FR 2641631 A1 19900713 FR 9000074 A 19900105 l 2 641631 Montage de transformation de Fourier rapide en temps réel. La présente invention concerne un montage destiné à effectuer en temps réel la transformation de Fourier discrète raplde en commandant des opérateurs dits "papillon" montés en réseau. On connait un montage de ce type par l'article de P. Eckelmann "Transordlnateurs - leur utlllsatlon correcte; exemples pour la transformation de Fourier rapide en OCAM" (ELEKTRONIK, numéro 4 du 22/02/85, pages 57-62) . Un autre montage est connu sous la forme d'un processeur de signaux TFR (Transformation de Fourier Raplde) TMS 32U. Ces montages déjà connus sont, au fond, des calculateurs programmables: il s'agit de montages universels non optimises pour la transformation de Fourier discrète rapide, et devant être programmés pour leur utilisation selon l'algorithme de transformation à effectuer. Une transformation de Fourier rapide en temps réel pour l'analyse de fréquence de signaux d'entrée variant en fonction du temps est certes possible sur la base de l'optimisation articulée autour des logiciels de tels montages universels. Cependant, la structure des programmes de calcul pour le fonctionnement de tels calculateurs limite la vitesse de calcul. Ces limitations s'avèrent gênantes en particulier lorsqu'il s'agit de transformer en temps réel un grand nombre de données d'entrée (dites "mots") discrètes complexes (donc comprenant une partie réelle et une partie imaginaire), 2 2 6 42641631 comme cela est nécessaire, par exemple, pour le traitement de signaux d'installations radar à hyperfréquences à des fins de classification. Compte tenu de ces limitations relatives aux applications de montages pour la transformation de Fourier en temps réel courants dont on dispose, l'invention a pour objet un montage de ce type, permettant d'obtenir une augmentation notable du débit de données, donc une vitesse de transformation plus élevée. Pour atteindre cet objectif, selon l'invention, les deux moltiés d'une séquence de mots d'entrée complexes sont transférés par l'intermédiaire d'un registre d'entrée série-parallèle et d'une mémoire intermédiaire a plusieurs opérateurs "papillon" (4 multiplications - 6 additions) fonctionnant en parallèle, dont les sorties peuvent être dirigées par un multiplexeur pour l'enchaînement récurrent, sur la mémoire intermédiaire ou, pour débiter des mots de sortie fonction de la fréquence, sur un registre de sortie parallèle-série. Selon cette solution, la transformation de Fourier en temps réel est effectuée dans un circuit de calcul comprenant des opérateurs "papillon" (4 multiplications + 6 additions) fonctionnant en parallèle, réalisé par matériel (en "hardware") , à synchronisation pipeline et fonctionnement récurrent. Les mots d'entrée complexes fonction du temps, se présentant déjà groupés de façon optimale pour les opérateurs "papillon" combinés, sont traités en deux moitiés de bloc, successivement, chaque moitié de bloc pouvant comporter deux fois plus de mots 3 2641631 d'entrée complexes que d'opérateurs papillon fonctionnant en parallèle prévus. D'autres variantes et développements, alnsl que d'autres caractéristiques et avantages de l'invention ressortiront de la description qui va suivre d'un exemple de mise en oeuvre de l'invention par la technique des circuits, représenté de façon fortement schématique, en se limitant à l'essentiel, sous la forme d'un schéma fonctionnel unîfilaire unipolaire, en regard du dessin annexé dont: la figure 1 représente le montage en parallèle de plusieurs opérateurs "papillon" à fonctionnement récurrent en pipeline; la figure 2 représente la réalisation par la technique des circults de chacun des opérateurs papillon de la figure 1. La fonction du temps A (t), 21, esquissée sur la figure 1, est le signal de sortie complexe, transportant des informations d'amplitude et de fréquence, d'un appareil de mesure, par exemple d'un dispositif radar (cf EP- 0 251 498), que l'on doit transformer en une fonction de la fréquence par la transformation de Fourier discrète rapide. Pour cela, un circuit TFR (Transformation Rapide de Fourier) 22 reçoit par l'intermédiaire d'un quantificateur échantillonneur 23 une séquence i de mots d'entrée 24i complexes (c'est-à-dire comportant des parties imaginaires I et réelle Q), par l'intermédiaire d'un filtre de pondération 25, destiné à la compensation de sources d'erreur provenant des fenêtres de temps du train 4 2641631 d'échantillonnage (cf figure 3, page 102, dans ELECTRONIK, numéro 21, du 17 octobre 1986). Dans un convertisseur d'adresses à inversion de bits 26, on obtient la séquence de mots 241' optimisée en ce qui concerne la place en mémoire pour la combinaison des opérateurs (cf figure la dans ELECTRONIK 21/17.10.86, page 102). De celle-ci, c'est d'abord la première moitié qui est chargée et adressée d'un registre d'entrée série-parallèle 27 à une mémoire intermédiaire RAM 28. Un multiplexeur 29 en extrait les paires de mots à combiner mutuellement par l'intermédiaire d'un montage de commande 30, programmé selon la combinaison d'opérateurs à réaliser, pour les introduire de façon quasl-parallèle dans les opérateurs papillon 31 prédéterminés chacun selon la combinaison de montage. On en prévoit donc en parallèle deux fois moins que de mots d'entrée 241' à combiner entre eux. La séquence totale de mots d'entrée 241 devant subir la transformation de Fourier comprend autant de valeurs i que d'opérateurs papillon 31 fonctionnant en parallèle prévus. Des sorties d'opérateurs 35, la (première) moitié des mots d'entrée 24i' transférée auparavant dans la mémoire intermédiaire 28 est d'abord transcrite, pour être disponible comme informations d'entrée pour les opérations de combinaison suivantes du pas suivant (selon la combinaison prédéterminée), etc., jusqu'à ce que la première moitié des mots de sortie 32 représentée dans le plan de fréquences puisse être transférée du multiplexeur 29 dans la première moitié d'un registre de sortie parallèle-sérle 33. La seconde moitié des mots d'entrée 2641631 regroupés 24i' peut alors également être transférée dans la mémoire RAM intermédiaire 28 et, selon le réseau de combinaison des opérateurs, être traitée corrélativement, pour remplir alors aussi le registre de sortie 33 de la seconde moitié des mots de sortie 32 se présentant fonction de la fréquence. Un circuit de commande 34 pour la commande séquentielle des registres et des multiplexeurs, ainsi que pour les opérations de combinaison est indiqué symboliquement de façon simplifiée sur la figure 1, pour être complet. Chaque opérateur papillon 31 comporte, selon la figure 2, après l'entrée 36, pour chacun de ses deux mots d'entrée complexes 241' (I/Q), un registre 37. L'un des deux mots d'entrée complexes est combiné dans un multiplicateur complexe 38, avec le coefficient de transformation complexe fourni par la mémoire des constantes 39 (cf "Basics of the FFT" dans Electronik Design, du 27/05/1982, page 154) et, transféré sous forme de produit complexe dans un registre pipeline 40. Tandis qu'alors avec le produit mémorisé de façon intermédiaire ici, les combinaisons additionsoustraction parallèles de cette opération papillon ont lieu avec le second mot d'entrée complexe et sont transférées à la sortie 35, la multiplication complexe à effectuer avec le mot entrée suivant se présentant peut déjà avoir lieu dans la zone précédant le registre pipeline 40. Cela permet la réalisation récurrente quasi-parallèle extraordinairement rapide du réseau de combinaison des opérateurs papillon 31 pour sortir les mots de sortie fonction de la fréquence 321 6 2641631 pour chaque moitié respective des mots d'entrée 24i' fonction du temps. 7 6 4 2641631 REVENDICATIONS 1. Montage (22) pour effectuer en temps réel la transformation de Fourier discrète rapide par commande d'opérateurs papillon combinés (31), caractérisé en ce que les deux moitiés d'une séquence de mots d'entrée complexes (24i') sont transférées successivement par l'intermédiaire d'un registre d'entrée série-parallèle (27) et d'une mémoire intermédiaire (28) , à plusieurs opérateurs papillon (4 multiplications + 6 additions) fonctionnant en parallèle (31) dont les sorties (35) peuvent être dirigées par un multiplexeur (29) pour combinaison récurrente sur la mémoire intermédiaire (28) ou pour débiter les mots de sortie fonction de la fréquence (32i) sur un registre de sortie parallèle-série (33). 2. Montage selon la revendication 1, caractérisé en ce qu'on prévoit dans chaque opérateur papillon (31) entre un registre de transfert (37) et un registre pipeline (40) un multiplicateur complexe (38) pour les parties réelle et imaginaire d'un mot d'entrée complexe (241' (I/Q) et d'un coefficient de transformation contenu dans une mémoire des constantes (39). 3. Montage selon la revendication 2, caractérisé en ce que le produit complexe du registre pipeline (40) est combiné de façon additive et soustractive avec le second mot d'entrée complexe, tandis que, dans le multiplicateur (38), le premier mot d'entrée complexe subséquent est pondéré par le coefficient de transformation.