FR 2640095 A1 19900608 FR 8911052 A 19890821 L'invention est destinée principalement à être utilisée dans des puces à circuits intégrés faisant appel à l'utilisation simultanée de fonctions numériques et analogiques. Des circuits analogiques, ou linéaires, sont utilisés en association avec des configurations logiques RTL,.TTL, ECL ou CMOS dans de nombreuses applications. Le choix des circuits logiques est fondé sur les caractéristiques de performance souhaitées et les circuits analogiques sont sélectionnés en vue d'assurer la fonction requise et d'être compatibles avec le procédé de fabrication des circuits logiques. De manière typique, un circuit intégré est conçu en vue de fonctionner à une tension d'alimentation donnée, mais il est à même de fonctionner normalement sur une gamme de tensions d'alimentation. Malheureusement, lorsqu'un système logique fonctionne à une faible tension, il se peut qu'il délivre des sorties erronées et que sa performance soit donc incorrecte. C'est pourquoi il est devenu courant de prévoir une fonction de circuit qui réagit à une condition de tension d'alimentation faible et qui inhibe ou bloque les sorties des circuits numériques lorsque la condition de tension faible est présente. En réalité, si elle se rapporte principalement au blocage de circuits numériques, l'invention peut également s'appliquer à des circuits linéaires utilisés seuls. Pour assurer un blocage aux tensions faibles, l'un des meilleurs moyens consiste à spécifier ou identifier un état de tension faible et à prévoir ensuite un circuit capable de détecter cet état de manière fiable et de produire un signal pouvant être utilisé pour effectuer l'interruption électrique du fonctionnement de circuits. La détermination d'une telle tension peut présenter un problème étant donné que la réponse du circuit peut avoir pour résultat une tolérance au niveau de la réponse aux tensions faibles. De plus, le circuit qui réagit à la tension faible peut présenter une tolérance. La combinaison de ces tolérances peut conduire à une grande marge d'incertitude, et la conception du circuit doit donc prendre en compte toutes les tolérances et assurer une réponse apte à engendrer un blocage efficace quelles que soient les conditions. Ces tolérances sont agravées davantage par Tes effets de la température -2- qui doivent être pris en compte. Il est donc nécessaire d'évaluer la réponse aux tensions faibles de manière prudente et de prévoir des valeurs bien supérieures à celles qui seraient requises dans la plupart des conditions. Une puce de commande de moteur constitue une une application bien connue de circuits linéaires-numériques combinés. Dans ce dispositif, un moteur est commandé à l'aide de contrôleurs numériques ou de mode de commutation hautement efficaces, actionnés par des impulsions produites en réponse aux circuits linéaires. Il est important d'empêcher la production de fausses impulsions si l'on veut que le moteur reste à l'arrêt aux moments o il est censé l'être. En outre, il est important d'éviter que le moteur ne reçoive simultanément des commandes d'entraînement en direction avant et en direction arrière, ce qui pourrait endommager celui-ci et/ou ses contrôleurs. La figure 1 est caractéristique d'un circuit de blocage aux tensions faibles typique de l'art antérieur. Bien que la figure 1 ne l'illustre pas, il est entendu que le circuit comprend un circuit régulateur de tension classique qui produit une tension VREF. Il est évident que la tension d'alimentation devra avoir une certaine valeur minimale supérieure à VREF afin d'éviter une mise hors fonction. Les circuits sont actionnés à partir d'une alimentation Vs reliée positivement à la borne 10 et négativement à la borne de terre 11. L'émetteur d'un transistor latéral 12 à plusieurs collecteurs ou multicollecteur est relié +Vs. La base de ce transistor est couplée à un collecteur ainsi qu'à un puits 13 à courant constant. Ainsi, Is passe dans le collecteur inférieur du transistor 12. Si les trois collecteurs ont une longueur-et un écartement effectifs identiques, I2 et I3 sont tous deux égaux à I1. I2 passe dans la diode Zener 14 et la polarise donc en rupture inverse. I2 passe également dans la base du transistor 15 et, finalement, dans la diode 16. I3 passe dans le collecteur du transistor 15. Puisque I2=I3, le transistor 15 sera donc dans un état de saturation et mettra ainsi le transistor 17 hors circuit car la résistance 19 relie l'émetteur inférieur du transistor 17 à -3- l'émetteur du transistor 15. Dans ces conditions, l'émetteur supérieur du transistor 17 ne peut pas s'élever de manière appréciable au-dessus d'environ 0,1 volt, ce qui permettra de maintenir à l'arrêt les transistors 20-22. De cette manière, le circuit logique numérique pourra fonctionner normalement. Si, pour une raison quelconque, Vs chute jusqu'à une valeur faible, à un certain niveau, la diode Zener 14 cessera d'être conductrice et la circulation de I2 cessera. Cependant, It et I3 continueront de circuler. Par exemple, si la tension de la diode Zener est égale à 6,3 volts, lorsque la tension Vs chute jusqu'à environ 7,6 volts, la diode Zener commence à être mise hors fonction. En cas de légère réduction supplémentaire de l'alimentation, la diode Zener 14 cessera d'être conductrice et 12 cessera de circuler. Le transistor 15 sera alors mis hors circuit. I3, qui passait auparavant dans le transistor 15, passera maintenant dans la base du transistor 17, le mettant ainsi en circuit. L'émetteur inférieur du transistor 17 fonctionnera à un potentiel égal à une diode plus la chute de tension aux bornes de la résistance 19. L'émetteur supérieur laissera passer un courant similaire et engendrera une tension analogue aux bornes de la résistance 23. Celle-ci sera couplée, par l'intermédiaire des résistances 24-26, aux transistors 20-22, lesquels seront ainsi mis en circuit. L'état conducteur des transistors 20-23 aura pour effet de désactiver le circuit numérique correspondant et l'on obtiendra ainsi un blocage aux tensions faibles. Sur le plan pratique, les valeurs de Il, I2 et I3 sont rendues très faibles. En réalité, on prévoit un courant juste assez important pour polariser de manière fiable la diode 14 en claquage inverse. Etant donné que I3 circule dans la base du transistor 17, lorsque celui-ci est conducteur, un courant considérablement plus élevé est délivré par les émetteurs, ce qui assure de manière fiable la commutation des transistors 20-22. Cependant, le niveau de commutation de circuits est associé au claquagedela diode Zener qui présente une tolérance ainsi qu'un coefficient de température. De plus, les circuits de transistors ont des tolérances et toutes -4- les tolérances sont influencées par la température. En conséquence, il est important que la tension de la diode Zener soit suffisamment élevée pour que le blocage aux tensions faibles se produise au-dessus d'un minimum critique. L'invention a pour objet de prévoir un blocage aux tensions faibles basé sur le début de saturation d'un transistor du circuit intégré. L'invention a également pour objet de sélectionner le transistor le plus susceptible d'entrer en condition de saturation et de le doter d'un détecteur de satutation qui produit un signal de blocage dès le début de la saturation. L'invention a encore pour objet de sélectionner un transistor PNP latéral et un transistor NPN vertical étant donné qu'ils sont le plus susceptibles de devenir saturés à des tensions d'alimentation faibles et de les doter de détecteurs de saturation qui initieront chacun une fonction de blocage en début de saturation. Ces objectifs, ainsi que d'autres, sont atteints de la manière suivante. Un transistor PNP latéral multicollecteur est utilisé en tant que source de courant multiple pour les circuits linéaires. Un régulateur de tension, dont le fonctionnement est basé sur le principe de l'intervalle de bande du silicium, est utilisé pour engendrer une tension de référence. Un transistor NPN faisant partie des circuits linéaires est sélectionné comme étant le plus susceptible de devenir saturé à des tensions d'alimentation faibles et il est doté d'un détecteur de saturation qui produit un courant de sortie au début de la saturation. Un détecteur analogue est prévu pour le collecteur du transistor latéral PNP le plus susceptible de devenir saturé à des tensions d'alimentation faibles. Ces deux détecteurs sont couplés à un noeud de circuit commun. L'un de ces deux détecteurs fournira la première indication de saturation, mais il n'est pas possible de prévoir-lequel des deux le fera. Cependant, lorsque l'un ou l'autre des deux collecteurs dotés de détecteurs commence à devenir saturé, le noeud de circuit est tiré vers le haut et les circuits associés assurent la fonction de blocage. Le noeud de circuit reçoit également un courant de tirage vers le haut dérivé -5- d'un circuit qui détecte la condition dans laquelle le potentiel d'alimentation est en dessous du niveau de mise hors fonction du régulateur. Cette dernière fonction permet un blocage fiable dans le cas de tensions d'alimentation extrêmement faibles qui pourraient empêcher un fonctionnement fiable des détecteurs de saturation. La figure 1 est un diagramme schématique d'un circuit de blocage aux tensions faibles couramment utilisé dans l'art antérieur; La figure 2 est un diagramme schématique du circuit de l'invention; La figure 3 est une illustration topographique du transistor latéral PNP multicollecteur de la figure 2, représentant la construction du détecteur de saturation. La figure 4 est une illustration topographique du transistor vertical NPN de la figure 2 représentant la construction du détecteur de saturation. La figure 2 est un diagramme schématique illustrant une application de l'invention. Lorsque les éléments sont identiques à ceux de la figure 1, les mêmes références seront utilisées. Il convient de noter que les éléments de blocage logiques 20-26 sont les mêmes. Le conducteur 29 véhicule VREF qui est régulée et obtenue de la manière suivante. Le coeur du régulateur est un circuit de référence à intervalle de bande 30 qui est du type spécifié dans le brevet US RE30 586. Les transistors 31 et 32 fonctionnent à des densités de courant différentielles si bien qu'un potentiel à VBE apparalt aux bornes de la résistance 33. Une charge de miroir de courant 34 détermine les courants de collecteurs circulant dans les transistors 31 et 32. Pour obtenir le différentiel des densités de courant, il est possible soit d'établir une proportion entre les tailles des deux transistors et de les faire fonctionner avec des courants identiques, soit d'utiliser des transistors de même taille et d'établir une proportion entre leurs courants. En variante, il est possible d'établir un rapport entre les tailles et entre les courants. Etant donné que VBE apparaît aux bornes de la résistance 33, il est évident que le courant de collecteur circulant dans le -6transistor 32 est proportionnel à la température absolue (PTAT). En conséquence, le courant circulant dans la résistance 35 est également proportionnel à la température absolue. Si la tension aux bornes de la résistance 35 ajoutée à la tension VBE du transistor 31 est égale à l'intervalle de bande du silicium extrapolé au zéro absolu (environ 1,2 volt), la tension des bases des transistors 31 et 32 continuera à être égale à environ 1,2 volt sur une large gamme de températures. Le coefficient de température positif (ou PTAT) de la tension aux bornes de la résistance 35 sera annulé par le coefficient de température négatif de VEE du transistor 31. La charge de miroir de courant 34 excite l'amplificateur 36 dont la sortie établit le niveau de VPEF de la ligne 29. Le montage du diviseur à résistances, qui se compose des résistances 37-39, est tel que lorsque 1, 2 volt apparalt aux bornes des bases des transistors 31 et 32, la valeur désirée de VREF est présente sur la ligne 29. Dans l'exemple présenté par la demanderesse, VREF est égal à +5,00 volts. La résistance 35 est variable et fait l'objet d'un ajustage en usine de manière à ce qu'il soit possible d'étalonner VREF avec précision. Il convient de noter que l'émetteur d'un transistor latéral multicollecteur 41 est relié au conducteur +Vs. Les divers collecteurs 4246 jouent le rôle de sources de courant pour les diverses fonctions de circuit, dont certaines vont maintenant être décrites. Le collecteur 42 est relié à la base pour créer un miroir de courant dans lequel le courant extrait du collecteur 42 détermine la capacité de fourniture de courant de tous les autres collecteurs. Les collecteurs 42 et 43 sont reliés au générateur de tension de polarisation 48 qui fournit la tension de polarisation au transistor 49. Le fonctionnement de ce circuit est décrit dans le brevet US 3 930 172. La tension de polarisation fournie au transistor 49, qui commande le courant qui circule dans la résistance 57, est commandée par le circuit 48 de manière à être indépendante de Vs. La fonction du transistor 49 sera décrite plus en détail ci-après. Le noeud de circuit 50 est le noeud de déclenchement de blocage, 2-640095 -7- et son fonctionnement est le suivant. Le transistor 51 est représenté comme étant un dispositif NPN à deux émetteurs. En réalité, la configuration illustre une connexion inversée du transistor si bien que celui-ci fonctionne comme un dispositif à deux collecteurs, l'un d'eux étant relié à sa base. L'autre collecteur est relié au noeud 50. Ainsi, le transistor 51 agit comme une paire de transistors NPN de faible bêta et crée donc un miroir de courant de faible valeur. Le courant en provenance du collecteur du transistor 41 passe dans ladite configuration et le transistor 51 réfléchit faiblement ce courant depuis le noeud 50. Ainsi, en fonctionnement normal, le noeud 50 est tiré vers le bas. Le transistor 52 est ainsi mis hors circuit. Dans cette condition, le courant de la source 53 passera dans la base du transistor 54, le mettant ainsi en circuit. Le passage du courant dans le transistor 54 aura pour effet de tirer la base du transistor 56 vers le bas, l'empêchant ainsi de polariser les transistors 20-22 pour les rendre conducteurs. Etant donné que les transistors 20-22 sont hors circuit, les circuits logiques associés au circuit de la figure 2 seront entièrement opérationnels. Il est entendu que le courant circulant dans la sortie du transistor 51 à miroir de courant est relativement faible et que ses effets peuvent être facilement annulés. Dans une analyse préalable du circuit, au stade de sa conception, il a été établi que le collecteur 44 du transistor 41, qui délivre un courant à l'amplificateur 36, serait le premier à être saturé lorsque Vs est abaissé. En conséquence, conformément à l'invention, un transistor 58 de détection de saturation a été ajouté. Sa base est commune à celle du transistor 41 et son émetteur est, en fait, le collecteur 44. Lorsque le collecteur 44 est saturé, il ré-émet des porteurs minoritaires (trous) qui peuvent être recueillis par le collecteur du transistor 58 qui est relié au noeud 50. En fonctionnement normal, en l'absence de saturation de collecteur, pratiquement aucun courant ne circule dans le transistor 58. Cependant, lorsque le collecteur 44 devient saturé, le transistor 58 tire le noeud 50 vers le haut car l'effet du -8- transistor 51 sera annulé. Ceci aura pour effet de mettre en circuit le transistor 52, ce qui mettra hors circuit le transistor 54. Ainsi, le courant de la source 55 passera dans la base du transistor 56, lequel sera mis en circuit, et le courant de base passera dans les transistors 20-22. Il en résultera un verrouillage des circuits numériques ayant pour effet de les bloquer. En résumé, lorsque le noeud 50 est tiré vers le haut, les circuits numériques sont bloqués, tandis que, en l'absence de toute intervention sur le noeud , celui-ci passe à l'état bas et les circuits numériques sont opérationnels. le transistor 60 est un dispositif NPN vertical et constitue, comme établi ci-dessus, un autre transistor de la puce à circuit intégré capable de devenir saturé. Dans certaines conditions, il se peut qu'il entre en saturation avant le transistor 41. En conséquence, conformément à l'invention, le transistor 60 est doté d'un détecteur de saturation 61 dont le collecteur est également relié au noeud 50. Ainsi, lorsque le transistor 60 entre en saturation, le transistor 61 tire le noeud 50 vers le haut et les circuits numériques seront ainsi bloqués. L'émetteur du transistor 60 est relié à la borne CI 62 par l'intermédiaire de la résistance 63. La borne 62 peut être laissée ouverte ou reliée soit à +Vs soit à lamasse. En condition ouverte ou dans le cas d'un raccordement à +Vs, le transistor 64 limite l'émetteur du transistor 60 à VREF + VBE OU au potentiel de la ligne 29 plus une diode. Les transistors 65 et 66 limitent le circuit de retour de base du transistor 60 de manière à ce qu'il se situe dans une gamme de +VBE de VREF. Leurs émetteurs sont couplés à la base du transistor 60 par l'intermédiaire de la résistance 67. La source de courant 68 délivre des courants à la base du transistor 60 pour le rendre conducteur. Le courant de la source 68 est établi par une réflexion de courant en provenance du courant circulant dans les éléments 69, qui sont disposés en série avec le collecteur du transistor 60. Le courant de la source 68 s'écoulera en grande partie dans la résistance 67 et dans le transistor 65, jusqu'à la masse. Lorsque la borne 62 est maintenue enl'airou lorsqu'elle est reliée à la masse, par l'intermédiaire d'une résistance de valeur élevée (supérieure à 100 kohm), il est très peu probable que le transistor 60 devienne saturé. Cependant, si une résistance de valeur modérée (20 kohm ou moins) est présente entre la borne 62 et la terre, il est probable que le transistor 60 devienne saturé le premier lorsque Vs est abaissé. C'est alors que le transistor 61 joue un rôle important. Lorsque le transistor 60 devient saturé, le potentiel base-émetteur du transistor 61 le mettra en circuit et le collecteur tirera le noeud 50 vers le haut. D'après ce qui précède, on se rend compte que lorsque l'un ou l'autre des transistors 58 et 61 détecte une saturation, le noeud 50 sera tiré vers le haut pour provoquer un blocage des circuits numériques. Lorsque Vs est abaissé davantage, il arrivera un moment O VREF diminuera également. A ce moment, on peut considérer que le régulateur 30 est mis hors fonction. En d'autres termes, le potentiel sur la ligne 29 n'est plus régulé et chutera au fur et à mesure que Vs diminue davantage. Dans cette condition, la condition de saturation du transistor ne peut plus être considérée comme une indication fiable d'une réduction de Vs. Il peut arriver qu'une condition de saturation qui s'est produite en raison de la diminution de Vs disparaisse lorsque Vs décroît davantage. En conséquence, il est nécessaire de prévoir un moyen réagissant à cette valeur encore plus faible de la tension Vs. Un circuit de référence 70 fonctionne comme un régulateur fictif et, en tant que tel, duplique le circuit de référence désigné par 30. Le circuit 70 est appelé régulateur fictif car bien que sa configuration soit celle d'un régulateur, il n'assure pas la fonction de régulation. Les transistors 71 et 72 à densités de courant différentielles ont leurs émetteurs reliés en commun à la terre par l'intermédiaire de la résistance 73, et/.VBE apparaît aux bornes de la résistance 74. Ainsi, le transistor 71 constitue le dispositif à haute densité de courant. Les transistors de charge 75 et 76 fournissent respectivement des courants de collecteur aux transistors 72 et 71. Ils dupliquent l'action de la charge 34. Les -10bases des transistors 71 et 72 sont reliées au point de jonction des résistances 37 et 38. Ainsi, les transistors 71 et 72 peuvent fonctionner à un potentiel qui normalement dépasse la référence de l'intervalle de bande d'environ 100 millivolts. En conséquence, le - collecteur au niveau du transistor 71 sera normalement à l'état bas. Ceci obligera le transistor 77 à devenir conducteur si bien que le collecteur du transistor 49 sera à l'état haut. Ainsi, le courant circulant dans le transistor 49 (et la résistance 57) passera également dans le transistor 77 depuis la ligne 29. Dans cette condition, ni le transistor 78, ni le transistor 79 ne seront conducteurs. Pour des valeurs faibles de Vs, lorsqu'il y a perte du niveau de VREF et que la ligne 29 chute en dessous de 5 volts, il arrivera un moment o les bases des transistors 71 et 72 chuteront en dessous de la référence de l'intervalle de bande du silicium établie par le circuit 70. Lorsque ces conditions se produisent, le collecteur du transistor 71 passera à l'état haut et mettra hors circuit le transistor.77. Le courant circulant dans le transistor 49 passera alors dans le transistor 78 connecté en diode. Etant donné que le transistor 79 est relié suivant une configuration de miroir de courant, le courant du transistor 78 est réfléchi dans le noeud 50. Ainsi, tant que les bases des transistors 71 et 72 sont en dessous de l'intervalle de bande, le noeud 50 sera maintenu à l'état haut quelle que soit la performance des transistors 58 et 61. Il s'ensuit un blocage fiable des circuits numériques pour des valeurs très faibles de Vs. Le circuit de la figure 2 a été construit à l'aide d'éléments monolithiques au silicium avec jonctions d'isolement classiques. La figure 3 illustre la construction du transistor 58 et ses rapports avec le transistor 41. Le dessin illustre la topographie des divers éléments de transistor, mais l'oxyde, la passivation et la métallisation ont été omis pour plus de clarté. Le dessin représente une partie d'une surface de puce à CI, un anneau 81 représentant une diffusion d'isolement P+ qui pénètre intégralement dans la couche épitaxiale de type N. A4nsi, la région 82, à l'intérieur de l'anneau _1"-_ 81, représente un caisson du type N électriquement isolé du reste de la puce. Le transistor 41 a été construit à l'aide de deux émetteurs 83 et 84 qui sont reliés ensemble par métallisation (non représenté). Les collecteurs de type P 42 et 44 sont situés à distance de l'émetteur 83 et essentiellement autour de celui-ci. Les collecteurs 43, 45 et 46 sont situés à distance de l'émetteur 84 et essentiellement autour de celui-ci. La région 85 diffusée N+ recouvre légèrement le collecteur 42. La région 85 constitue une connexion ohmique vers le caisson épitaxial 82 de type N et comprend la base du transistor. Le rectangle 86représente la zone d'une ouverture pratiquée dans la couche d'oxyde et dans laquelle une métallisation réalisée ultérieurement assure un contact simultané avec les régions 42 et 85 à l'endroit o elles se recouvrent. Ce contact relie le collecteur 42 à la base du transistor. Une région de contact analogue 87 permet un raccordement électrique avec le collecteur 44. Il convient de noter la présence d'une autre région 88 de type P juste à l'extérieur du collecteur 44. La région 89 représente le raccordement métallique au collecteur 88. En fonctionnement normal, le collecteur 44 recueille sensiblement la moitié des porteurs minoritaires injectés par l'émetteur 83. Un très petit nombre, voire aucun, de ces porteurs parvient jusqu'au collecteur 88 et son courant est voisin de zéro. Cependant, lorsque le collecteur 44 devient saturé, il ré-émet les porteurs qu'il a recueillis et le collecteur voisin 88 les recueille. Ainsi, le transistor 58 fonctionne comme un transistor latéral dans lequel l'émetteur est le collecteur 44, la base est constituée par le matériau de type N présent entre les collecteurs 44 et 88, et son collecteur est la région 88. En raison de sa géométrie, le transistor 58 existe électriquement uniquement lorsque le collecteur 44 entre en saturation. La figure 4 est une illustration analogue à celle de la figure 3, mais elle se rapporte à la topographie du transistor 60.- L'anneau 91 représente un anneau d'isolement P+ qui isole la région 92 de type N du reste de la puce CI. La région P 93 représente la base du -12- transistor de type P et le rectangle 94 représente l'emplacement d'un contact de base ohmique réalisé par métallisation (non représenté). La région N+ 95 constitue l'émetteur tandis que le rectangle 96 constitue le contact d'émetteur. La région N+ 97 est une diffusion N+ qui établit un contact ohmique avec le caisson 92 de type N et avec laquelle le contact est établi par l'intermédiaire du rectangle 98. La région diffusée P 99 est espacée et en regard de la base 93 tandis que le rectangle 100 est une région de contact associée. Ainsi, la base 93 du transistor 60 constitue un émetteur du transistor latéral 61 dans lequel 99 est le collecteur et le matériau de type N situé entre les deux constitue la base du transistor latéral. Bien que non représenté sur les figures 3 et 4, chacun des transistors actifs est situé au-dessus d'une couche ensevelie N+ créée entre la pastille de substrat au sil-iciun et sa couche épitaxiale. De telles couches ensevelies N+ sont bien connues dans la fabrication des circuits intégrés. Les éléments de circuit suivants ont été utilisés pour la mise en oeuvre du circuit de la figure 2. -13- COMPOSANT VALEUR UNITES Rs5it ne2 koh Résistance 23 5 k ohms Résistance 24 4 k ohms Résistance 25 4 k ohms Résistance 26 4 k ohms Résistance 33 2 k ohms Résistance 35* 9,5 - 11,128 k ohms Résistance 37 7,23 k ohms Résistance 38 300 ohms Résistance 39 -2,46 k ohms Source courant 53 2 à 50 microampère Source courant 55 200 microampère Résistance 57 2,03 k ohms Résistance 63 100 ohms Résistance 67 100 ohms Résistance 73 9 k ohms Résistance 74 2 k ohms Source courant 68** 1 - 1000 microampère * La résistance 35 est ajustée pour régler VREF sur 5,00 volts. ** La source de courant 68 est programmée par le courant dans le transistor 60 qui est réglé par l'élément relié à la borne 62. Le circuit est conçu pour fonctionner sur une gamme de tensions d'alimentation allant de 9 à 40 volts. VREF était égal à 5 volts +1% sur toute la gamme d'alimentation. Alors que la tension d'alimentation était abaissée, la borne 62 étant enl'airon a constaté que les circuits de blocage devenaient opérationnels à environ 8,8 volts. Le blocage continuait à s'appliquer jusqu'à une -14- valeur inférieure égale à environ 2 volts. L'invention a été décrite et un exemple de fonctionnement a été décrit en détail. A la lecture de la description ci-dessus, l'homme de l'art se rendra compte que des variantes et équivalences sont possibles, sans sortir du cadre ni de l'esprit de l'invention. Par exemple, bien qu'un mode de réalisation portant sur une structure combinant éléments numériques et linéaires ait été décrit en détail à titre d'exemple, l'invention pourrait être utilisée dans une structure entièrement linéaire. En conséquence, il est entendu que la portée de l'invention n'est limitée que par les revendications suivantes. -15- REVENDICATIONS 1. Circuit intégré de blocage aux tensions faibles fonctionnant & partir d'une alimentation pouvant présenter un niveau de tension inférieur au niveau normal, caractérisé en ce qu'il comprend: un noeud de circuit (50); des moyens couplés audit noeud de circuit et aptes à assurer une fonction de blocage lorsque l'alimentation est en dessous d'une valeur minimale prédéterminée; des moyens.(58, 61) situés dans au moins un transistor pour détecter le début de la saturation et pour fournir un courant de sortie en rapport avec ledit début de saturation; et des moyens pour coupler ledit courant de sortie audit noeud de circuit (50) de sorte que le début de saturation a pour effet d'assurer ladite fonction de blocage. 2. Circuit selon la revendication 1, caractérisé en ce que ledit circuit intégré comprend à la fois des circuits linéaires et des circuits numériques et lesdits circuits numériques sont bloqués en réponse à un accroissement de potentiel au niveau dudit noeud de circuit (50)., - 3. Circuit intégré selon la revendication 1, caractérisé en ce que ledit noeud de circuit (50) est couplé à des moyens relativement faibles (51) pour le tirer vers le bas lorsqu'il s'agit d'obtenir un fonctionnement normal. 4. Circuit intégré selon la revendication 3, caractérisé en ce que ledit noeud de circuit est tiré vers le haut afin d'annuler l'effet dudit moyen (51) de tirage vers le bas relativement faible pour activer ladite fonction de blocage. 5. Circuit intégré selon la revendication 2, caractérisé en ce qu'une pluralité de transistors dans lesdits circuits linéaires comprennent des moyens (58,61) pour détecter le début de saturation et chaque moyen de détection est couplé audit noeud de circuit (50). 6. Circuit intégré selon la revendication 4, caractérisé en ce que ledit transistor est un transistor latéral multicollecteur (41) et l'un desdits collecteurs (42-46) a pour fonction de fournir une indication de la saturation, lesdits moyens (58,61) pour détecter la -16- saturation comprenant un collecteur supplémentaire situé sur le côté dudit collecteur, en regard de l'émetteur, et en ce que ledit collecteur supplémentaire agit en association avec la base du transistor et ledit collecteur, lorsqu'il est saturé, ré-émet les porteurs recueillis vers ledit collecteur supplémentaire lequel, à son tour, applique le courant audit noeud de circuit (50). 7. Circuit intégré selon la revendication 4, caractérisé en ce que ledit transistor est une structure à configuration verticale (60) dans laquelle lesdits moyens de détection de saturation (61) comprennent un collecteur latéral espacé de et en regard du bord de la région de base dudit transistor, et en ce que ledit collecteur latéral devient actif lorsque ledit transistor devient saturé et que le transistor latéral résultant fournit du courant audit noeud de circuit (50). 8. circuit intégré selon la revendication 5, caractérisé en ce que ladite configuration de circuit linéaire comprend un régulateur de tension (30) qui maintient constant le niveau de l'alimentation en présence de conditions de ligne et de charge variables, ledit régulateur de tension (30) comprenant un générateur de tension de référence qui engendre un potentiel associé à l'intervalle de bande, ledit circuit de blocage comprenant en outre un circuit régulateur fictif (70) fonctionnant à un incrément de tension supérieur audit potentiel associé à l'intervalle de bande, ledit circuit régulateur fictif (70) étant couplé pour piloter un générateur de courant couplé pour fournir un courant audit noeud de circuit (50) lorsque ledit circuit régulateur fictif détecte un potentiel inférieur à l'intervalle de bande, assurant ainsi une fonction de blocage aux faibles tensions à compensation de température.