FR 2646964 A1 19901116 FR 9005924 A 19900511 DISPOSITIF A SEMICONDUCTEURS ET PROCEDE DE FABRICATION La présente invention concerne un dispositif à semiconducteurs et un procédé de fabrication correspondant, et elle porte plus particulièrement sur un dispositif et un procédé capables d'améliorer le rendement et l'uniformité. Les figures 3(a) à 3(g) montrent un procédé de fabrication de l'art antérieur pour un transistor hétéro-bipolaire (ou HBT). Sur la figure 3(a), la référence 1 désigne un substrat en GaAs semi- isolant. Une couche 2 en GaAs de type n constituant une couche de sous- collecteur et ayant une épaisseur de couche d'environ 500 nanomètres et une concentration d'impuretés de 5 x 1018 cm-3, est formée sur le substrat 1. Une couche de GaAs de type n, 3, constituant une couche de collecteur et ayant une épaisseur de couche d'environ 500 nanomètres et une concentra- tion d'impuretés d'environ 5 x 1016 cm3, est formée sur la couche en GaAs -F + de type n, 2. Une couche en GaAs de type p, 4, constituant une couche de base et ayant une épaisseur de couche d'environ 100 nanomètres et une concentration d'impuretés d'environ 1 x 1019 cm-3 est formée sur la couche de GaAs de type n, 3. La référence Sa désigne une couche dont la composi- tion varie progressivement, entre la couche de GaAs de type p, 4, et une couche d'émetteur 5, qui est une couche consistant en AIx Ga lxAs de type n, dans laquelle x varie progressivement de 0 à 0,3 à partir du bas, et qui a une épaisseur de couche d'environ 50 nanomètres et une concentration d'impuretés d'environ 3 x 1017 cm 3. Une couche 5 en A13 Ga 7As de type n constituant une couche d'émetteur et ayant une épaisseur de couche d'environ 100 nanomètres et une concentration d'impuretés d'environ 3 x 1017cm 3, est formée sur la couche à variation progressive Sa. La ré- férence 5b désigne une couche dont la composition varie progressivement, entre la couche d'émetteur 5 et une couche de recouvrement d'émetteur 6, qui est une couche consistant en AIx GalxAs de type n dans laquelle x varie progressivement de 0,3 à 0 à partir du bas, et ayant une épaisseur de couche d'environ 50 nanomètres et une concentration d'impuretés d'environ 3 x 1017 cm3. Une couche de recouvrement d'émetteur 6 consistant en GaAs de type n+ ayant une épaisseur de couche d'environ 200 nanomètres et une concentration d'impuretés d'environ 5 x 1018 cm-3 est formée sur la cou- che à variation progressive 5b. Sur la figure 3(b), la référence 7 désigne un motif fictif de fabrica- tion d'électrode d'émetteur, à titre de première sorte de couche d'isolation, consistant en SiON ou SiN et ayant une épaisseur de couche d'environ 500 nanomètres. Une région -de base externe 8 est formée de façon à être de type p, par une opération d'implantation d'ions Mg, et de façon à avoir une profondeur d'environ 300 nanomètres et une concentration d'impuretés d'environ 5 x 1018 cm3. Sur la figure 3(c), la référence 9 désigne une seconde sorte de cou- che d'isolation consistant en SiO et ayant une épaisseur de couche d'envi- ron 300 nanomètres. La référence 10 désigne une région d'isolation qui est formée par implantation d'ions B ou d'ions H, et ayant une profondeur d'environ 1100 nanomètres. Sur la figure 3(d), la référence 1l désigne une paroi latérale qui est formée par traitement de la seconde sorte de couche d'isolation 9, par exemple par attaque ionique réactive. Sur les figures 3(e) et 3(f), la référence 12 désigne un motif de ma- tière de réserve pour la formation de l'électrode de base, et les référen- ces 13 et 13a désignent une métallisation d'électrode de base qui consiste par exemple en AuZn. Sur la figure 3(g), la référence 14 désigne une première sorte ou une seconde sorte de couche d'isolation qui est est aplanie par la technique d'aplanissement utilisant une matière de réserve photosensible, et par l'at- taque à vitesse uniforme qui est effectuée sur la matière de réserve photo- sensible et la couche d'isolation, par attaque ionique réactive (RIE), et la référence 15 désigne une électrode d'émetteur qui consiste par exemple en un alliage de la famille AuGe. On va maintenant décrire le processus de fabrication. Une structure formée par croissance épitaxiale qui est représentée sur la figure 3(a) est obtenue par un procédé d'épitaxie par jet moléculaire (ou MBE), ou par un procédé de dépôt chimique en phase vapeur de type organométallique (ou MOCVD). Ensuite, comme le montre la figure 3(b), on forme une première sor- te de couche d'isolation consistant SiON ou SiN, sur la totalité de la sur- face de la structure formée par croissance épitaxiale qui est représentée sur la figure 3(a), et on applique une opération de photolithographie à la couche d'isolation, pour produire ainsi un motif fictif pour l'électrode d'émetteur 7. On attaque ensuite la couche 6 de GaAs de type n (couche de recouvrement d'émetteur), en utilisant le traitement d'attaque par voie humide employant par exemple une solution mélangée d'acide sulfurique, de peroxyde d'hydrogène et d'eau, et en utilisant le motif fictif 7 à titre de 1 5 masque. Ensuite, on implante des ions Mg4 en utilisant à titre de masque la première sorte de couche d'isolation 7, et on forme une région de base ex- terne 8, ayant une profondeur d'environ 300 nanomètres et une concentra- 18 -3 tion d'impuretés d'environ 5 x 1018 cm3. Sur la figure 3(c), on forme sur la totalité de la surface de la tran- che la seconde sorte de couche d'isolation 9, consistant en SiO, après quoi on Implante des ions B* ou H+, en utilisant à titre de masqueun motif de matière de réserve photosensible, et on forme une région d'isolation 10 ayant une profondeur d'environ 1100 nanomètres. Comme le montre la figure 3(d), on traite la seconde sorte de couche d'isolation 9 consistant en SiO0, par exemple par une opération d'attaque Ionique réactive (RIE) utilisant un mélange de gaz de composition C2F6 + CHF3 + 02 + He, ce qui forme une paroi latérale 11. Lorsque la seconde sorte de couche d'isolation consiste en SIN, on utilise le mélange de gaz CHF3 + 02. On effectue ici l'opération d'attaque dans des conditions telles que la première sorte de couche d'isolation 7 ne soit pas attaquée (ces conditions concernent par exemple la température du substrat et le rapport de mélange des gaz). Comme le montre la figure 3(e), on forme un motif de matière de ré- serve photosensible 12 et on dépose en phase vapeur sur la totalité de la surface un métal 13 tel que AuZn, et on forme des électrodes de base 13a, en utilisant à titre de masque le motif de matière de réserve photosensible 12 et la première sorte de couche d'isolation 7. Les électrodes de base sont séparées de la couche de recouvrement d'émetteur 6 par des intervalles qui correspondent à l'épaisseur de la paroi latérale 11. Comme le montre la figure 3(f), on attaque par exemple avec de l'acide fluorhydrique le motif de matière de réserve photosensible 12, la première sorte de couche d'isolation 7 et la paroi latérale, afin d'enlever ces structures,et le métal 13 inutile est également enlevé en même temps. La référence 40 désigne ici une électrode de collecteur. Comme le montre la figure 3(g), on forme sur la totalité de la surfa- ce une première ou une seconde sorte de couche d'isolation 14, et on dépo- se sur cette couche une matière de réserve photosensible s'étendant sur toute la surface, pour aplanir la surface. On effectue ensuite une attaque à vitesse égale de la matière de réserve photosensible et de la couche d'iso- lation 14, en procédant par attaque ionique réactive, afin de mettre à nu la face supérieure de la couche de recouvrement d'émetteur 6, ce qui a pour effet d'aplanir la couche d'isolation 14. On dépose une métallisation d'électrode d'émetteur 15, consistant par exemple en un alliage de la famille AuGe, sur la partie à nu de la cou- che de recouvrement d'émetteur 6. Dans le procédé de fabrication de l'art antérieur d'un transistor hétérobipolaire ayant une telle structure, on utilise une implantation d'ions Mg+ pour relier la région de base à la surface et pour former une électro- de base à la surface du dispositif. Cependant, dans ce procédé d'implantation ionique, la concentration d'impuretés de la région de base externe 8 est faible, soit au maximum d'environ 5 x 1018 cm3, et il a été impossible de réduire notablement la résistance de la base externe. Au moment de la formation d'une électrode d'émetteur, l'aplanissement de surface utilisant une matière de réserve photosensible et la mise à nu de la surface supérieure de la couche de recouvrement d'émetteur utilisant l'attaque à vitesse égale qui est appliquée à la matière de réserve photo- sensible et à la couche d'isolation, par attaque ionique réactive, sont ac- complis en utilisant la différence de niveau, formant une marche, qui est due à la couche de recouvrement d'émetteur 6, et la reproductibilité et l'uni- formité sont mauvaises. La couche de recouvrement d'émetteur 6 est constituée par une cou- che de GaAs de type n, et elle doit former une marche d'environ 200 à 300 nanomètres. En outre, cette structure est formée par l'attaque par voie humide. Il en résulte que la reproductibilité et l'uniformité de la largeur de l'émetteur sont mauvaises, à cause des variations dans les opérations d'attaque par voie humide, et il est donc difficile de définir de façon fine. la largeur, de l'émetteur. Lorsque l'électrode de base 13a est formée séparément de l'émetteur, à un intervalle correspondant à l'épaisseur de la paroi latérale, il est dif- ficile d'obtenir la séparation entre la métallisation d'électrode de base 13 qui est déposée en phase vapeur sur le motif de matière de réserve photo- sensible 12, et le motif fictif d'électrode d'émetteur 7. Ceci a conduit à une dégradation du rendement de fabrication. Un but de rinvention est de procurer un dispositif à semiconducteurs permettant de réduire la résistance de base et de définir de façon fine le motif de l'électrode d'émetteur, ce dispositif étant avantageux en ce qui concerne les améliorations de vitesse et d'intégration qu'il permet, et pré- sentant en outre d'excellentes propriétés de reproductibilité et d'uniformité. Un autre but de l'invention est de procurer un procédé de fabrication d'un tel dispositif à semiconducteurs. Selon un aspect de l'invention, on forme une couche en InGaAs de type n sur une face supérieure du dispositif, ce qui permet de former un contact ohmique pour une électrode d'émetteur au moyen d'un métal réfrac- taire ne formant pas un alliage. Il en résulte qu'on peut définir de façon fine le motif de l'électrode d'émetteur, ce qui améliore la vitesse de fonc- tionnement et la densité d'intégration du dispositif. En outre, du fait qu'une région de base externe est formée de façon auto-alignée en utilisant à titre de masque l'électrode d'émetteur et sa paroi latérale, il est possible de réduire la résistance de base et donc d'améliorer les performances du dis- positif. Selon un autre aspect de l'invention, du fait que l'aplanissement et la mise à nu de la surface supérieure de l'électrode d'émetteur sont ac- complis au moyen d'un appareil de dépôt chimique en phase vapeur par ré- sonance cyclotron d'électrons (ou ECR), on peut déposer une couche de métal à faible résistance sur l'électrode d'émetteur en métal réfractaire. On peut donc réduire la résistance d'émetteur, ce qui améliore les perfor- mances du dispositif. En outre, du fait que le dispositif est aplani par l'apla- nissement et la mise à nu de la surface supérieure de l'électrode d'émetteur par l'appareil de dépôt chimique en phase vapeur par résonance cyclotron d'électrons, une opération ultérieure telle que la formation d'interconnexions est simplifiée, ce qui améliore la densité d'intégration du dispositif. D'autres caractéristiques et avantages de l'invention seront mieux compris à la lecture de la description détaillée qui va suivre de modes de réalisation, donnés à titre d'exemples non limitatifs. La suite de la des- cription se réfère aux dessins annexés dans lesquels: les figures l(a) et l(b) sont un schéma montrant une représentation en cou- pe et une représentation en plan d'un dispositif à semiconducteurs conforme à un mode de réalisation de l'invention;. les figures 2(a) à 2(g) sont des schémas montrant des coupes qui correspon- dent à des étapes de processus pour la fabrication d'un dispositif à semi- conducteurs représenté sur les figures l(a), l(b); les figures 3(a) à 3(g) sont des schémas qui montrent des coupes correspon- dant à des étapes de processus pour la fabrication d'un dispositif à semi- conducteurs conforme à l'art antérieur; et la figure 4 est un schéma montrant une coupe d'un structure formée par croissance épitaxiale pour la fabrication d'un transistor hétéro-bipolaire de la famille InP, conforme à un autre mode de réalisation de l'invention. Les figures l(a) et l(b) montrent respectivement une représentation en coupe et une représentation en plan d'un transistor hétéro-bipolaire con- forme à un mode de réalisation de l'invention, et les figures 2(a) à 2(f) montrent un processus de fabrication de ce transistor. Sur les figures l(a), l(b), la référence 21 désigne un substrat en GaAs + semi-isolant. Une couche de GaAs de type n, 22, constituant une couche de sous-collecteur ayant une épaisseur de couche d'environ 500 nanomètres et 18 -3 une concentration d'impuretés d'environ 5 x 1018 cm 3, est formée sur le substrat 21. Une couche de GaAs de type n, 23, constituant une couche de collecteur et ayant une épaisseur de couche d'environ 500 nanomètres et une concentration d'impurets d'environ 5 x 016 cm3, est forme sur la couche concentration d'impuretés d'environ 5 x I10 cm-,est formée sur la couche de GaAs de type n, 22. Une couche de AIxGa xAs de type p+ 24, dans laquelle x varie pro- gressivement de 0 à 0,1 à partir du bas, qui constitue une couche de base et qui a une épaisseur de couche d'environ 100 nanomètres et une concen- tration d'impuretés d'environ 1 x 1019 cm-3, est formée sur la couche de GaAs de type n, 23. La référence 25 désigne une couche en AIo 3Gao, 7As de type n, cons- tituant une couche d'émetteur et ayant une épaisseur de couche d'environ nanomètres et une concentration d'impuretés d'environ 3 x 1017 cm3. La référence 25a désigne une couche en AIxGalxAs de type n dans laquelle x varie progressivement de 0,1 à 0,3 à partir du bas, qui constitue une couche à variation progressive entre la couche de base 24 et la couche d'émetteur 25, et qui a une épaisseur de couche d'environ 30 nanomètres et 17 -3 une concentration d'impuretés d'environ 3 x 1017 cm3. La référence 25b désigne une couche en AIxGa ixAs de type n dans laquelle x varie. progressivement de 0,3 à 0 à partir du bas, qui constitue une couche à variation progressive entre la couche d'émetteur 25 et une couche de recouvrement d'émetteur 26, et qui a une épaisseur de couche d'environ 30 nanomètres et une concentration d'impuretés d'environ 3 x 1017 cm3. La référence 26 désigne une couche en In Ga As de type n qui 0,5 0,5 constitue une couche de recouvrement d'émetteur destinée à former un con- tact ohmique sans alliage, ayant une épaisseur de couche d'environ 50 nano- mètres et une concentration d'impuretés d'environ 2 x 1019 cm3. La référence 26a désigne une couche en InxGal xAs de type n* dans laquelle x varie progressivement de 0 à 0,5 à partir du bas, qui constitue une couche à variation progressive entre la couche d'émetteur 25 et la cou- che de recouvrement d'émetteur 26, et qui a une épaisseur de couche d'en- viron 30 nanomètres et une concentration d'impuretés d'environ 2 x 1019 cm-3. La référence 27 désigne une électrode d'émetteur consistant en un métal réfractaire tel que W ou WSi et ayant une épaisseur d'environ 300 nanomè- tres. La référence 30 désigne une région de base externe qui est formée par diffusion de dopants de type p, tels que Zn, ayant une profondeur d'environ 300 nanomètres et une concentration d'impuretés d'environ 2 x 1019 cm3. La référence 31 désigne une région d'isolation qui est formée par im- plantation ionique, par exemple d'ions B. ou H+, ayant une profondeur de 1000 nanomètres. La référence 32 désigne une couche d'isolation qui est for- mée par un appareil de dépôt chimique en phase vapeur (ou CVD) par réso- nance cyclotron d'électrons (ou ECR), pour l'aplanissement de la surface et la mise à nu de la surface supérieure de l'électrode d'émetteur 27. La référence 33 désigne une électrode base ayant une composition telle que AuZn ou Ti/Mo/Au à partir du bas, et la référence 34 désigne une métallisation à faible résistance, par exemple du type Ti/Au, qui est for- mée sur l'électrode d'émetteur 27. Sur les figures 2(a) à 2(g), les mêmes références numériques que sur les figures l(a), l(b) désignent les éléments identiques ou correspondants. La référence 28 désigne une paroi latérale qui consiste en une couche d'iso- lation, par exemple en.SiO, qui est formée sur les surfaces latérales de l'électrode d'émetteur 27 et de l'électrode de recouvrement d'émetteur 26, consistant en une couche In0 5Ga0 5As de type n qui est formée au-dessous. La référence 29 désigne une couche d'oxyde dopé, consistant par exem- ple en ZnO SiO2, qui a une concentration en Zn d'environ 70 %, et qui est utilisée à titre de source de diffusion en phase solide. On va maintenant décrire le processus de fabrication. En premier lieu, on forme par croissance épitaxiale la structure qui est représentée sur la figure 2(a), en utilisant le procédé d'épitaxie par jets moléculaires (ou MBE), ou le procédé de dépôt chimique en phase va- peur du type organométallique (ou MOCVD). Ensuite, comme le montre la figure 2(b), on dépose un métal réfrac- taire tel que WSi sur la totalité de la surface, par pulvérisation cathodi- que, et on attaque la couche formée par pulvérisation cathodique, au moyen d'une opération d'attaque ionique réactive utilisant un mélange de gaz qui consiste en CF4 + 02, pour former ainsi une électrode d'émetteur 27 sur la couche InGaAs de type n, 26. Dans ce cas, du fait que la concentration de la couche en InGaAs de 19 -3 type n, 26, est élevée, par exemple supérieure à 1 x 1019 cm 3, il est pos- sible d'obtenir une faible résistance de contact sans alliage, c'est-àdire sans une opération de recuit, même lorsqu'on utilise un métal réfractaire tel WSi pour l'électrode d'émetteur 27. En outre, du fait que l'électrode d'émetteur 27 est formée par une r 26 4 6 9 6 4 technique employant une pulvérisation cathodique suivie par une attaque io- nique réactive, on peut très aisément définir un motif de façon fine. Sur la figure 2(c), seule la couche en InGaAs de type n, 26, qui se trouve sur la surface la plus supérieure est attaquée par une opération d'attaque par voie humide ou par voie sèche utilisant un gaz de la famille du chlore. Lorsqu'on emploie une opération d'attaque par voie humide, en utilisant à titre d'agent d'attaque du HCI concentré qui est chauffé à envi- ron 60 C, il est possible d'attaquer sélectivement seulement la couche en InGaAs de type n, 26, sans attaquer la couche inférieure en AIGaAs de type n, 25. On forme ensuite une paroi latérale 28 sur les surfaces latérales de l'électrode d'émetteur 27 et de la couche de recouvrement d'émetteur 26. On peut réaliser ceci en formant du SiO sur la totalité de la surface et en ne laissant le SiO que sur les surfaces latérales de la couche de recouvre- ment d'émetteur 26 et de l'électrode d'émetteur 27, par une opération d'at- taque anisotrope, telle qu'une opération d'attaque ionique réactive utilisant un mélange de gaz de composition C2F6 + CHF3 + 02 + He. On utilise Ici SiO pour les parois latérales, du fait qu'il est dif- ficile de traiter SiN. En tenant compte du fait qu'il peut y avoir des cas dans lesquels SiO n'est pas utilisable à titre de masque de diffusion, il est préférable de former une couche de SiN sous la forme d'une couche sous- jacente pour S10. On formera un motif dans cette couche sous-jacente de SiN en procédant par attaque ionique réactive avec un mélange de gaz de compo- sition CHF3 + 02 Sur la figure 2(d), on forme un oxyde dopé tel que ZnO SiO2, 29, sur la totalité de la surface, par une opération de pulvérisation cathodique ou une opération similaire. - Ensuite, en effectuant une opération de recuit, on diffuse sélective- ment des dopants de type p tels que Zn (diffusion en phase solide), en uti- lisant comme masque l'électrode d'émetteur 27 et la paroi latérale 28, pour former ainsi une région de base externe 30. Dans ce cas, bien que ceci ne soit pas représenté sur la figure, des couches doubles consistant en une couche de SiO et une couche de SiN au-dessous de la couche SiO précitée, sont formées dans une partie de l'autre région, dans laquelle la diffusion n'est pas nécessaire. Ces couches doubles sont formées par la technique d'attaque ionique réactive au moment de la formation de la paroi latérale. La diffusion est effectuée dans un four de diffusion à une température de 500 C à 7000 C, pendant quelques dizaines de minutes. Dans ces condi- tions, du fait que l'électrode d'émetteur 27 consistant en un métal réfrac- taire tel que WSi à un point de fusion supérieur à 1000 C, elle ne fondra pas pendant la diffusion. D'autre part, la région de base externe 30 a une concentration d'impuretés supérieure à 1 x 1019 cm 3, et il est possible d'obtenir une région de base externe ayant une faible résistance. Sur la figure 2(e), on effectue une implantation ionique, par exemple avec des ions B+ ou H+,en utilisant une matière de réserve photosensible comme masque, pour rendre isolante la partie non nécessaire de la région de base externe 30, et on forme une région d'isolation 31 ayant une profondeur d'environ 1000 nanomètres. Ceci permet de réduire les capacités parasites. Sur la figure 2(f), après avoir enlevé la matière de réserve photo- sensible, on forme une couche d'isolation 32 sur la totalité de la surface de l'électrode d'émetteur 27, en employant un appareil de dépôt chimique en phase vapeur par résonance cyclotron d'électrons, pour aplanir la surface, et on effectue une opération de pulvérisation cathodique dans l'appareil de dépôt chimique en phase vapeur par résonance cyclotron d'électrons, en uti- lisant le gaz Ar, et en contrôlant l'épaisseur de la couche d'isolation 32, pour réaliser ainsi l'aplanissement et la mise à nu de la surface supérieu- re de l'électrode d'émetteur 27. Sur la figure 2(g), on enlève par la technique d'attaque ionique réac- tive une partie désirée de la couche d'isolation 32 qui a été aplanie, en utilisant la matière de réserve photosensible comme masque, et on forme une électrode ohmique de type p (électrode de base) 33, par le procédé d'évapo- ration et de décollement. On forme cette électrode de base 33 en effectuant une opération de frittage au moyen d'un alliage tel que AuZn à une température de 450 C pendant deux minutes. Du fait que la concentration de surface de la région de base externe est élevée, par exemple 2 x 1019 cm 3, on peut obtenir une résistance de contact suffisamment faible même si on utilise pour l'électrode de base une électrode ohmique non alliée formée par des métaux tels que Ti/Mo/Au, à partir du bas. Ensuite, comme le montrent les figures l(a), 1(b), on forme un métal à faible résistance 34, tel que Ti/Au, sur l'électrode d'émetteur 27, par le procédé d'évaporation et de décollement. Ceci permet de réduire la ré- sistance de l'électrode d'émetteur. Dans ce mode de réalisation, on peut définir de façon fine le motif de l'électrode d'émetteur en métal réfractaire, avec une uniformité élevée et une reproductibilité élevée, par attaque sélective de la couche InGaAs de type n. On peut former un contact ohmique pour l'électrode d'émetteur sans allier le métal réfractaire. Du fait que des dopants de type p sont dif- fusés sélectivement en utilisant comme masque l'électrode d'émetteur en mé- tal réfractaire, pour produire ainsi de façon auto-alignée une région de base externe ayant une concentration d'impuretés élevée, on peut réduire la résis- tance de la région de base externe, et on peut améliorer l'uniformité et la reproductibilité d'un transistor hétéro-bipolaire à hautes performances. Du fait que les opérations d'aplanissement de surface et de mise à nu de la sur- face supérieure de l'électrode d'émetteur sont effectuées par un appareil de dépôt chimique en phase vapeur par résonance cyclotron d'électrons, on peut déposer un métal à faible résistance sur un émetteur en métal réfrac- talre, avec une reproductibilité élevée. De plus, I'amélioration des perfor- mances du dispositif peut être obtenue par la réduction de la résistance d'émetteur. L'aplanissement du dispositif permet de simplifier le processus d'interconnexion, et ceci conduit à une amélioration de la densité d'in- tégration. Bien que dans le mode de réalisation qui est illustré cidessus, on * ait décrit un transistor hétéro-bipolaire de la famille GaAs utilisant un sub- strat en GaAs semi-isolant, on peut également appliquer l'invention à un transistor hétéro-bipolaire de la famille InP utilisant un substrat en InP. La figure 4 représente la structure, formée par croissance épitaxiale, du tran- sistor hétéro-bipolaire de la famille InP. Sur la figure 4, la référence 40 désigne un substrat en InP semi-isolant. Une couche de sous-collecteur en InGaAs de type n, 41, ayant une épaisseur de couche d'environ 700 nanomè- tres et une concentration d'impuretés d'environ 1 x 1019 cm3, est formée sur le substrat 40. Une couche de sous-collecteur en InGaAs de type n, 42, d'environ 600 nanomètres d'épaisseur, est formée sur la couche de sous- collecteur 41. Une couche de base en InGaAs de type p, 43, ayant une épais- seur de couche d'environ 100 nanomètres et une concentration d'impuretés d'environ I x 1019 cm3, est formée sur la couche de sous-collecteur 42. Une couche d'espacement en InGaAs de type n, 44, ayant une épaisseur de couche d'environ 20 nanomètres et une concentration d'impuretés d'environ 5 x 17 -3 1017 cm, est formée sur la couche de base 43. Une couche d'émetteur en InAlAs 45 ayant une épaisseur de couche de 150 nanomètres et une concentra- tion d'impuretés d'environ 5 x 1017 cm3, est formée sur la couche d'espace- ment 44. Une seconde couche de recouvrement en InAIAs de type n, 46,ayant une épaisseur de couche d'environ 100 nanomètres et une concentration d'im- 19 -3 -n puretés d'environ I x 1019 cm 3, est formé sur la couche d'émetteur 45.-Une première couche de recouvrement en InGaAs de type n, 47, ayant une épais- seur de couche d'environ 150 nanomètres et une concentration d'impuretés d'environ 1 x 1019 cm 3, est formée sur la seconde couche de recouvrement 46. Bien que dans le mode de réalisation décrit ci-dessus, on effectue une diffusion en phase solide en accomplissant une opération de recuit thermique en employant un oxyde dopé, pour produire une région de base externe, on peut également employer un procédé dans lequel on effectue une opération de recuit au moyen d'une lampe, après avoir déposé une couche par pulvérisa- tion cathodique, un procédé à tube ouvert dans lequel pn effectue une opé- ration de diffusion en introduisant par exemple dans le tube de la vapeur Zn, ou un autre procédé de diffusion. La structure formée par croissance épitaxiale pour le transistor hétéro- bipolaire n'est évidemment pas limitées la structure de la figure l(a). Comme il ressort de façon évidente de la description précédente, et conformément à l'invention, on forme une couche en InGaAS de type n sur une surface supérieure du dispositif, et on forme une électrode d'émetteur en métal réfractaire par l'attaque sélective de cette couche en InGaAs. On peut donc définir de façon fine le motif de l'électrode d'émetteur, avec une uniformité élevée et une reproductibilité élevée. Du fait que la diffusion de dopant de type p est effectuée de manière auto-alignée, en utilisant l'électrode d'émetteur à titre de masque, pour produire ainsi une région de base externe à concentration élevée, on peut réduire la résistance de la base externe et on peut obtenir un transistor hétéro-bipolaire à hautes performances, avec une uniformité élevée et une reproductibilité élevée. Du fait que l'aplanissement et la mise à nu de la surface supérieure de l'électrode d'émetteur sont effectués au moyen d'un appareil de dépôt chi- mique en phase vapeur par résonance cyclotron d'électrons, on peut déposer un métal à faible résistance sur une électrode d'émetteur en métal réfrac- taire, avec une reproductibilité élevée. On peut donc réduire la résistance d'émetteur, ce qui permet d'améliorer les performances du dispositif. En outre, du fait que le dispositif est aplani par l'aplanissement et la mise à nu de la surface supérieure de l'électrode d'émetteur par l'appareil de dépôt chimique en phase vapeur par résonance cyclotron d'électrons, il est possible de simplifier un processus ulté:;eur tel que la formation d'in- terconnexions, ce qui procure divers effets favorables pour améliorer la den- sité d'intégration. Il va de soi que de nombreuses modifications peuvent être apportées au dispositif et au procédé décrits et représentés, sans sortir du cadre de l' invention. REVENDICATIONS 1. Dispositif à semiconducteurs, caractérisé en ce qu'il comprend une couche en InGaAs de type n, à concentration élevée (26), qui est for- mée sur la surface du dispositif à semiconducteurs; une électrode d'émet- teur (27) consistant en un métal réfractaire capable de produire un contact ohmique sans alliage, qui est formée sur la couche en InGaAS de type n a concentration élevée (26); et une région de base externe (30) qui est for- mée au voisinage de l'électrode d'émetteur (27) par une diffusion utilisant à titre de masque l'électrode d'émetteur (27) et sa paroi latérale (28). 2. Dispositif à semiconducteurs selon la revendication 1, caracté- risé en ce que le métal réfractaire consiste en W ou WSi. 3. Procédé de fabrication d'un dispositif à semiconducteurs caracté- risé en ce qu'il comprend: une première opération qui consiste à produire une structure formée par croissance épitaxiale (21-26) pour un transistor hétéro-bipolaire, consistant en GaAs/AIGaAs et portant sur sa surface une couche en InGaAs de type n à concentration élevée (26); une seconde opé- ration consistant à produire une électrode d'émetteur (27) consistant en un métal réfractaire capable de produire un contact ohmique sans alliage; une troisième opération consistant à attaquer sélectivement la couche en InGaAs de type n (26), en utilisant l'électrode d'émetteur (27) comme mas- que; une quatrième opération consistant à produire une couche d'isolation sur la totalité de la surface, et à former ensuite une paroi latérale (28) sur les surfaces latérales de l'électrode d'émetteur (27) et la couche en InGaAs de type n+ (26) qui se trouve au-dessous, en procédant par attaque anisotrope; une cinquième opération consistant à former un oxyde dopé (29), au moins sur la surface qui est mise à nu par l'attaque sélective de la cou- che en InGaAs de type n+ (26); une sixième opération consistant à former une région de base externe (30) en diffusant sélectivement des dopants à partir de l'oxyde dopé (29), et en utilisant l'électrode d'émetteur (27) et la paroi latérale (28) à titre de masque; et une septième opération consis- tant à rendre isolantes les parties non nécessaires de la région de base ex- terne (30), en effectuant une implantation ionique et en utilisant à titre de masque une matière de réserve photosensible. 4. Procédé de fabrication d'un dispositif à semiconducteurs selon la revendication 3, caractérisé en ce qu'il comprend en outre une opération qui consiste à produire une couche d'isolation (32) sur la totalité de la surface de l'électrode d'émetteur (27), au moyen d'un appareil de dépôt chi- mique en phase vapeur par résonance cyclotron d'électrons, pour aplanir la surface, et à mettre à nu la surface supérieure de l'électrode d'émetteur (27), par pulvérisation cathodique de la couche d'isolation (32) par réso- nance cyclotron d'électrons. 5. Procédé de fabrication d'un dispositif à semiconducteurs selon la revendication 3, caractérisé en ce qu'il comprend en outre une opération qui consiste à déposer un métal à faible résistance (34) sur l'électrode d'émetteur (27) consistant en un métal réfractaire, qui est produite par l'apla- nissement et la mise à nu de la surface supérieure, par dépôt chimique en phase vapeur par résonance cyclotron d'électrons. 6. Procédé de fabrication d'un dispositif à semiconducteurs selon la revendication 5, caractérisé en ce que le métal à faible résistance (34) con- siste en Ti/Au. 7. Procédé de fabrication d'un dispositif à semiconducteurs selon la revendication 3, caractérisé en ce que le métal réfractaire consiste en W ou WSI. 8. Procédé de fabrication d'un dispositif à semiconducteurs selon la revendication 3, caractérisé en ce que la structure formée par croissance épitaxiale (21-26) est formée par le procédé d'épitaxie par jets moléculaires ou le procédé de dépôt chimique en phase vapeur de type organométallique, au cours de la première opération. 9. Procédé de fabrication d'un dispositif à semiconducteurs selon la revendication 3, caractérisé en ce que l'électrode d'émetteur (27) est for- mée par une technique de pulvérisation cathodique et d'attaque ionique ré- active, en utilisant un mélange de gaz de composition C4 + 02 au cours de la seconde opération. 10. Procédé de fabrication d'un dispositif à semiconducteurs selon la revendication 3, caractérisé en ce que l'attaque sélective qui est effectuée dans la troisième opération est une attaque par voie humide utilisant du HCI concentré, ou une attaque par voie sèche utilisant un gaz de la famille du chlore. 1l. Procédé de fabrication d'un dispositif à semiconducteurs selon la revendication 3, caractérisé en ce que la couche d'isolation qui est formée dans la quatrième opération consiste en SiO, et l'attaque anisotrope est effectuée en utilisant un mélange de gaz de composition C2F6 + CHF3 + 02 + He. 12. Procédé de fabrication d'un dispositif à semiconducteurs selon la revendication 3, caractérisé en ce qu'une couche sous-jacente consistant en SiN est formée sous la couche d'isolation consistant en SiO dans la qua- trième opération, et une opération d'attaque ionique réactive de la couche de SiN est effectuée en utilisant un mélange de gaz de composition CHF3 + 02. 13. Procédé de fabrication d'un dispositif à semiconducteurs selon la revendication 3, caractérisé en ce que la couche d'isolation qui est formée à la quatrième opération est laissée dans une partie dans laquelle une dif- fusion n'est pas nécessaire au cours de la formation de la paroi latérale (28). 14. Procédé de fabrication d'un dispositif à semiconducteurs selon la revendication 3, caractérisé en ce que l'oxyde dopé (29) qui est utilisé à la cinquième opération consiste en ZnO SiO2. 15. Procédé de fabrication d'un dispositif à semiconducteur selon la revendication 3, caractérisé en ce que la diffusion qui est effectuée à la sixième opération est une diffusion en phase solide qui est induite par l'opé- ration de recuit thermique, et en ce que le dopant consiste en Zn. 16. Procédé de fabrication d'un dispositif à semiconducteurs selon la revendication 3, caractérisé en ce que les ions qui sont implantés à la septième opération sont des ions B ou H.