FR 2640444 A1 19900615 FR 8816231 A 19881209 Z640444 DISPOSITIF SEMICONDUCTEUR INTEGRE COMPRENANT UN ETAGE AMPLI- FICATEUR DE PUISSANCE EN HYPERFREQUENCES' DescriptionL L'invention concerne un dispositif semiconducteur intégré comprenant un étage amplificateur de puissance en hyperfréquences. Un étage amplificateur est connu de la publication intitulée: 'GaAs IC Direct coupled amplifiers' par D.HORNEBUCKLE dans '1980 IEEE/MNTT Symposium Dig. p.387-389'. Ce document décrit un étage amplificateur formé de trois tran- sistors, l'entrée hyperfréquences étant appliquée sur la grille du premier transistor monté en inverseur dont le drain est couplé directement à la grille d'un second transistor. Le drain de ce second transistor est porté directement à une ten- sion d'alimentation continue VDD et la source de ce second transistor est portée à travers des diodes au drain d'un quatrième transistor dont la grille et la source court-cir- cuitée sont portées à une tension d'alimentation continue né- gative. Ce mêmne drain est relié à la grille d'un troisième transistor monté en inverseur. La sortie hyperfréquences se fait sur le drain de ce dernier transistor. Ce circuit pré- sente l'inconvénient d'être instable à haute fréquence et de générer aussi des oscillations. Cela est d au fait qu'il est -constitué d'un transistor monté en drain commun suivi d'un transistor monté en source commune. Ce document enseigne aussi que le coefficient de réflexion à l'entrée du circuit chargé par 50 ohms est supérieur & 1. En effet une résistance néga- tive apparait à l'entrée de ce circuit, ce qui n'est pas souhaitable pour un amplificateur. Un étage amplificateur de puissance est aussi connu de la publication intitulée "GaAs FET principles and technology par James V. DILORENZO, p. 230 à 347'. Ce document décrit notamment un étage amplificateur de puissance constitué d'un transistor à effet de champ de type interdigité composé d'une pluralité de doigts de grille intercalés entre des doigts de drain et de source. L'augmentation de la puissance de sortie d'un tel composant est obtenue en augmentant le nombre de doigts de grille, de drain et de source. Par taille du transistor, il faut entendre la dimension de la largeur de grille qui est aussi proportionnelle au nombre des doigts de grille. Un des buts de l'invention est de fournir un étage amplificateur de puissance en hyperfréquences dont la puissance de sortie est augmentée par rapport à un étage am- plificateur de puissance selon l'art antérieur de mème déve- loppement de grille, à fréquence de fonctionnement égale. Un autre but de l'invention est de fournir un étage amplificateur de puissance travaillant à des fréquences plus élevées que les étages connus de l'état de la technique à mène puissance de sortie pour un développement de grille total égal. Les buts de l'invention sont atteints au moyen d'un circuit tel que défini dans le préambule et en outre caractérisé en ce que cet étage comprend deux transistors à effet de champ munis de premiers moyens de connexion entre ces transistors pour agir sur la puissance de sortie par unité de largeur de grille de l'étage, et de seconds moyens de con- nexion entre ces transistors pour agir sur la valeur de la ca- pacité d'entrée de l'étage, et en ce que cet étage comprend aussi des moyens pour assurer le retour du courant continu à la masse et des moyens de polarisation en continu. L'invention sera mieux comprise au moyen de la description suivante illustrée par les figures annexées dont - les figures la à ld qui représentent le circuit selon l'invention dans quatre variantes de réalisation; - la figure 2 qui représente le coefficient S11, du circuit selon l'invention en trait plein, et d'un transistor de puissance de même développement de grille en trait discon- tinu, en fonction de la fréquence; --la figure 3 qui représente la partie réelle de l'impédance d'entrée ZE, des mêmes éléments; - la figure 4 qui représente le courant drain drain-source en fonction de la tension drainsource des mêmes éléments; - la figure 5 qui représente le gain G en fonction de la fréquence F, des mèmes éléments. Tel que représenté sur la figure la, le circuit selon l'invention comprend un premier transistor T1 dont la grille GI reçoit le signal d'entrée hyperfréquences. Ce cir- cuit comprend aussi un second transistor T2 dont le drain D2 fournit le signal de sortie hyperfréquences. Selon l'invention les drains D1 du premier transistor et D2 du second transistor sont reliés directement, ce qui constitue un moyen pour agir sur la puissance de sortie par unité de largeur de grille de l'étage formé par les deux transistors. Le circuit selon l'invention présente en outre des moyens pour agir eur la valeur de la capacité d'entrée de l'étage de façon à diminuer cette capacité, ces moyens consis- tent & relier la source S1 du premier transistor à la grille G2 du second transistor. Des moyens sont en outre prévus pour assurer le retour du courant continu à la masse. A cet effet, la source Si du premier transistor peut être connectée à la masse à tra- vers une résistance R1 (voir figure la), ou bien à travers une ligne hyperfréquences L1 comme il est montré sur la figure lb, ou encore par un transistor monté en résistance T'1 comme montré sur la figure Id. Pour obtenir ce montage, la grille et la source cour-circuitées du transistor T'1 sont portées à la masse, et son drain est relié à la source du premier transistor T1. La ligne hyperfréquences L1 pourra présenter favo- rablement une valeur égale au quart de la longueur d'onde de la fréquence du signal d'entrée. Le circuit selon l'invention comprend aussi des moyens de polarisation qui consistent en une résistance R2 disposée entre l'électrode de grille du second transistor et une tension d'alimentation continue VG2. Dans ce cas la source S2 du second transistor est connectée directement a la masse. Dans une variante de l'invention, représentée sur les figures lc et ld, les moyens de polarisation comprennent une résistance R'2-disposée entre la grille G2 du second tran- sistor et la masse, et une résistance R'2 montée en parallèle avec une capacité de découplage C'2 disposée entre la source S2 du second transistor et la masse. Dans cette variante, le transistor T2 est dit auto-polarisé. Enfin le découplage en continu peut être assuré en disposant une capacité C entre la source du premier transistor et la grille du second transistor. Dans l'une ou l'autre des variantes de l'inven- tion, la ligne de transmission peut être de type microruban ou coplanaire déposée sur un substrat semi-isolant par exemple le substrat recevant les transistors T1 et T2 ou sur un substrat en alumine ou sur un autre substrat. Le circuit selon l'invention sera favorablement réalisé avec les éléments dont les valeurs sont rassemblées dans le tableau I. De plus, de préférence le circuit selon l'inven- tion sera réalisé sur un substrat en arséniure de gallium au moyen de transistors à effet de champ. Le transistor T1 du circuit selon l'invention a une largeur de grille Wl et le transistor T2 une largeur de grille W2. On comparera ci-après les performances du circuit selon l'invention avec les performances d'un étage amplifica- teur de puissance tel que décrit dans le document de l'état de la technique cité en second et dont la largeur de grille est V = #l +W2 Le calcul de l'impédance d'entrée du circuit selon l'invention montre que la partie réelle de cette impédance est toujours supérieure à O. La figure 3 représente-le module de cette impé- - dance d'entrée ZE en fonction de la fréquence F en trait plein (courbe BI comparée au module de l'impédance d'entrée d'un circuit formé d'un seul transistor de puissance de même développement de grille total (courbe B'). La figure 3 montre qu'à développement de grille égal, l'impédance d'entrée du circuit selon l'invention est plus élevée que celle d'un seul transistor tel utilisé dans le second document cité. Or il est connu que l'impédance d'entrée d'un transistor est inversement proportionnelle à sa largeur de grille. Il est d'autre part connu que si l'on veut augmenter la puissance de sortie de l'étage comportant ce transistor, il faut augmenter la largeur de grille de ce transistor. Donc, si t5 l'on veut augmenter la puissance de sortie d'un étage selon l'état de la technique connu du second document cité, on dimi- nue automatiquement son impédance d'entrée, ce qui est un grave inconvénient, car l'adaptation à l'entrée devient alors difficile. Selon l'invention, on pourra augmenter la puis- sance de sortie en augmentant la largeur de grille des deux transistor, du fait que la diminution de l'impédance d'entrée qui en aurait résulté avec un dispositif connu est ici com- pensée. D'autre part, il est également connu que l'augmen- tation de la largeur de grille d'un transistor entraîne l'aug- mentation de la capacité parasite à l'entrée. Selon l'inven- tion cet inconvénient est évité. En effet, la capacité gênante au premier ordre est ici donnée par (C1 + C2)/2, C1 étant la capacité d'entrée du transistor T1, C2 étant la capacité d'entrée du transistor T2. La capacité gênante est donc plus faible que celle du dispo- sitif connu à développement de grille égal. Selon l'invention on peut donc - soit augmenter la puissance de l'étage en aug- mentant la largeur du transistor et en évitant les inconvé- nients du circuit connu, & fréquence de coupure égale, la fré- quence de coupure étant limitée par la capacité d'entrée; - soit augmenter la fréquence de coupure en con- servant la mnme puissance de sortie. La figure 2 représente en trait plein le coeffi- cient de réflexion S11 à l'entrée du circuit (courbe A) et en trait discontinu le coefficient de réflexion d'un étage formé d'un seul transistor de rmême développement de grille (courbe A'). On constate que l'étage selon l'invention présente un coefficient de réflexion à l'entrée 511 toujours inférieur à 1, ce qui est plus favorable à la réalisation d'un amplifica- teur. La figure 4 représente les caractéristiques du courant total de sortie IDS en fonction de la tension de sortie VD dans le cas de l'étage selon l'art antérieur en trait discontinu (courbe C') et dans le cas du circuit selon l'invention (courbe C) en trait plein, pour une polarisation d'entrée grille-source VGS = O volt. La puissance maximale de sortie peut être calculée à partir de ces courbes et vaut pour le circuit selon l'inven- tion: Pmax = 118.VB x IDSS- ou VB est la tension d'avalanche, et IDSS le courant drain-source à saturation. Les puissances de sortie du circuit selon l'inven- tion et du circuit selon l'art antérieur sont donc iden- tiques. Mais l'impédance d'entrée étant plus forte dans le circuit selon l'invention, on peut donc atteindre cette puissance de sortie à une fréquence beaucoup plus élevée. De plus, la polarisation de la grille du second transistor du circuit selon l'invention joue comme une commande de réglage et permet d'ajuster cette puissance de sortie. La figure 5 représente le gain maximal G en trait plein (courbe D) pour le circuit selon l'invention et en trait discontinu (courbe.D') pour l'étage à un transistor selon l'art antérieur en fonction de la fréquence F. Ces courbes montrent que le gain est plus élevé d'environ 2dB pour le circuit selon l'invention et ceci sur une très large bande de fréquence. Le circuit selon l'invention montre donc les avan- tages suivants: - il est plus stable; - il montre une impédance d'entrée plus forte; - il présente un gain plus élevé en haute fré- quence; - le gain peut être contrôlé par le choix de la polarisation de grille du second transistor; - les tailles des transistors peuvent être choisies pour privilégier l'un des points cités ci-dessus. Enfin le dispositif selon l'invention peut être inséré entre deux réseaux d'adaptation, un réseau d'adaptation pour l'entrée et un réseau d'adaptation pour la sortie, de ma- nière à former un circuit amplificateur conventionnel. Le cir- cuit d'adaptation pour l'entrée sera muni de moyens pour pola- riser la grille du premier transistor et le circuit d'adap- tation pour la sortie sera muni de moyens pour polariser si- multanément les drains des deux transistors. TABLEAU I Transistors Résistances Capacités Il = 0,5 p R1 = 1 kQ C = 5 pF T1 { C'2 = 5 pF WVI = 100 PM R2 = 1 kQ J2 = 0,5pm R'2 = 1 kQ T2 { W2 = 100 p R'2 = 10 à 30 Q Dans ce tableau -1 et 22 sont les longueurs de grille des transistors T1 et T2 respectivement, et WV et W2 leur largeur de grille. Revendications 1. Dispositif semiconducteur intégré comprenant un étage amplificateur de puissance en hyperfréquences, caracté- risé en ce que cet étage comprend deux transistors à effet de champ muni de premiers moyens de connexion pour agir sur la puissance de sortie par unité de largeur de grille de l'étage, et de seconds moyens de connexion pour agir sur la valeur de la capacité d'entrée de l'étage, et en ce que cet étage com- prend aussi des moyens pour assurer le retour du courant con- tinu & la masse et des moyens de polarisation en continu. 2. Dispositif selon la revendication 1, caractérisé en ce que lesdits premiers moyens consistent en la connexion des drains couplés des deux transistors, le signal de sortie hyperfréquences étant disponible sur ces drains communs. 3. Dispositif selon la revendication 2, caractérisé en ce que lesdits seconds moyens consistent à relier la source du premier transistor, lequel reçoit le signal d'entrée hyper- fréquences, a la grille de l'autre transistor dit second tran- sistor. 4. Dispositif selon la revendication 3, caractérisé en ce que les moyens pour assurer le retour du courant continu à la masse comprennent une ligne hyperfréquences disposée entre la source dudit premier transistor et la masse. 5. Dispositif selon la revendication 4, caractérisé en ce que la ligne hyperfréquences a une valeur égale au quart de la longueur d'onde de la fréquence du signal d'entrée. 6. Dispositif selon la revendication 3, caractérisé en ce que les moyens pour assurer le retour du courant continu & la masse comprennent une résistance de forte valeur disposée entre la source dudit premier transistor et la masse. 7. Dispositif selon la revendication 6, caractérisé en ce que la résistance est constituée par un transistor dont la grille et la source court-circuitées sont portées & la masse, le drain étant relié à la source dudit premier transistor. 8. Dispositif selon l'une des revendications 4 à 7, caractérisé en ce que les moyens de polarisation comprennent une forte résistance disposée entre l'électrode de grille dudit second transistor et une borne d'alimentation continue, et la connexion directe de la source du second transistor à la masse. 9. Dispositif selon l'une des revendications 4 à 7, caractérisé en ce que les moyens de polarisation comprennent d'une part une résistance disposée entre l'électrode de grille dudit second transistor et la masse, et d'autre part une résistance et une capacité de découplage montées en parallèle entre la source dudit second transistor et la masse. 10. Dispositif selon l'une des revendications 2 à 9, caractérisé en ce qu'une capacité de découplage en continu est disposée entre la source dudit premier transistor et la grille dudit second transistor. i1. Dispositif selon l'une des revendications précé- dentes, caractérisé en ce que l'entrée de l'étage amplifi- cateur est connectée à undit premier circuit d'adaptation, muni de moyens pour polariser la grille du premier transistor, et en ce que la sortie de l'étage amplificateur est connectée & undit second circuit d'adaptation muni de moyens pour pola- riser simultanément les drains des deux transistors.