FR 2641427 A1 19900706 FR 8817490 A 19881230 -1 CIRCUIT SOUSTRACTEUR-AMPLIFICATEUR POUR CONVERTISSEUR ANALOGIQUE NUMERIQUE A CASCADE La présente invention concerne un circuit soustracteur amplificateur, incorporé dans un convertisseur analogique numérique à fractionnement. Ce circuit permet de convertir un signal électrique analogique en un signal numérique de grande précision, avec un grand nombre de bits, malgré la limitation que représente le pouvoir de résolution du convertisseur analogique-numérique (CAN). Dans tous les convertisseurs connus, quel que soit leur principe, le signal analogique d'entrée est "pesé" par comparaison avec des signaux de "poids" connus. Plus on désire de précision dans la conversion, c'est-àdire plus on désire de bits en sortie, plus faible est l'intervalle constant - entre les poids. Il arrive une limite pour laquelle l'intervalle, qui représente la sensibilité ou le pouvoir de résolution du CAN, est inférieur à la tension de basculement des transistors qui composent les circuits de mesure. Pour franchir cette limite, les CAN à fractionnement, qui sont connus, isolent la partie du signal analogique qui est inférieure à la tension de basculement, l'amplifient, et délivrent les bits de poids inférieurs, avec une précision qu'il n'aurait pas été possible d'atteindre autrement. L'invention concerne le circuit qui permet d'isoler cette fraction inférieure du signal analogique et de la convertir en signaux binaires. Selon l'invention, le signal analogique d'entrée est adressé en parallèle à un premier CAN et à un circuit soustracteur-amplificateur. Ce premier CAN délivre tous les bits de poids supérieurs pour lesquels il n'y a pas de problème de sensibilité des transistors. Mais simultanément, ces bits sont adressés au soustracteur dans lequel, reconvertis en signal analogique, ils sont comparés au signal analogique d'entrée: la différence est un petit signal qui est amplifié de façon à permettre sa conversion en numérique par un second CAN, qui délivre les bits de poids inférieurs. Le soustracteur-amplificateur est constitué par deux transistors en parallèle, dont le drain commun est alimenté par une source de courant modulable. La source de courant modulable est constituée, d'une part, par le courant correspondant au signal d'entrée, et d'autre part par le courant correspondant aux bits de sortie du premier CAN qui sont reconvertis en analogique. Ces deux courants sont soustraits par les deux transistors en parallèle, dont le second a un gain supérieur au premier, ce qui assure l'amplification. La sortie du soustracteur-amplificateur se fait au moyen d'un stabilisateur de tension de sortie. Le signal de sortie est adressé à un second CAN, qui délivre les bits de poids inférieurs. De façon plus précise, l'invention concerne un circuit soustracteur-amplificateur, pour un convertisseur analogique-numérique transformant un signal analogique d'entrée en un signal numérique à N bits, et comportant deux CAN en cascade dont le premier délivre les bits de poids supérieurs N1 et le second délivre les bits de poids inférieurs N2 du signal à N bits, ce circuit étant caractérisé en ce qu'il comporte un transistor d'entrée et un transistor amplificateur, montés en parallèle, alimentés par une source de courant modulable constituée par: une charge active qui transforme le signal analogique d'entrée, appliqué sur la grille du transistor en un courant proportionnel à N = N1 + N2, un convertisseur numérique-analogique en parallèle avec la charge active, qui retransforme les bits de poids supérieurs N1, issus du premier CAN en un courant proportionnel à N1, 26 4 1427 le courant qui traverse le transistor amplificateur étant égal à la différence entre le courant modulable et le courant qui traverse le transistor d'entrée, donc proportionnel à N2. L'lnvention sera mieux comprise par la description détaillée qui suit maintenant d'un exemple de réalisation, cette description s'appuyant sur les figures jointes en annexe, qui représentent: - figure i: schéma en diagramme de blocs d'un CAN à fractionnement utilisant le circuit soustracteur-amplicateur selon l'invention, - figure 2 schéma électrique du soustracteur-amplicateur selon l'invention, - figure 3 schéma électrique du premier CAN et du soustracteur-amplicateur selon l'invention. De façon à rendre la description plus claire et plus précise, l'invention sera exposée en s'appuyant sur l'exemple d'un CAN à 8 bits, réalisé avec des transistors linéaires de type TEGFET, en arséniure de gallium, dont la dispersion technologique est de l'ordre de 20 à 30 mV, ce qui rend pratiquement impossible la réalisation directe de CAN de résolution 10 mV par exemple. Mais ces précisions ne limitent nullement la portée de l'invention: elles ne sont retenues que pour la clarté. Soit VE un signal analogique d'entrée. Si v est la sensibilité ou le pouvoir de résolution d'un CAN classique, on peut poser: VE = Nv Un CAN classique de 8 bits, ayant donc 8 sorties S numérotées de 0 à 7, peut mesurer VE en 255 intervalles de valeur vO, et en donner en sortie un nombre binaire représentant le nombre N N = E7 Si 21 o iF 26 4 1 4 2 7 Le premier bit est noté 0 parce que 20 = 1 En prenant les 4 bits supérieurs, on obtient un nombre N = Y 7 S. 2] 1 4 j. = S7.27 + S626 + S5.25 + S4.24 _ 3 22 = 16(S7.2 + S6.2 + S5.2 + S4) Le nombre N1 est mesuré par un CAN de 4 bits dont le pouvoir de résolution 16 v0 est 16 fois supérieur à celui du CAN de 8 bits. Technologiquement, il est beaucoup plus facile de réaliser un CAN de 4 bits de pouvoir de résolution 16 v0 qu'un CAN de 8 bits de pouvoir de résolution vo0. Mais il faut compléter le nombre N1 au moyen d'un circuit soustracteur permettant de mesurer VS = VE - N1 v0 et de l'amplifier par 16 V'S = 16 VS Comme par définition VE = Nv0 VS = (N-- N1) vo = _.o3 Sk.2k vo V'S = 16 Vs = 16 vozo3Sk.2k = 16 voN2 Le signal V's peut être mesuré par un deuxième CAN de 4 bits de sensibilité 16v dont la sortie représente le o complément N2 du nombre N à déterminer N = N1 + N2 2 6 4 1 4 2 7 Ainsi, deux CAN identiques, de 4 bits chacun et de sensibilité 16 v0 chacun donnent N1 et N2 plus facilement qu'un CAN unique de 8 bits et de sensibilité vo. En d'autres termes, pour numériser un signal analogique sur 8 bits avec une résolution de 10 mV, on ne sait pas réaliser un CAN 8 bits de 10 mV de sensibilité - à cause de la dispersion technologique de 20 à 30 mV -, mais on sait réaliser deux CAN 4 bits de 160 mV de sensibilité, qui donnent le même résultat. La figure i représente le schéma de blocs d'un CAN à cascade 8 bits utilisant le circuit soustracteur-amplificateur selon l'invention. Le signal d'entrée VE = Nv0 est adressé simultanément à un premier CAN 4 bits repéré 1, et à un soustracteur 2. L'extension en pointillé du premier CAN est relative au cas ou la numérisation serait effectuée sur 12, 16 bits ou plus: dans ce cas, toutes les sorties du CAN 1 sont adressées au soustracteur 2, pour en tirer N2 = N-N1 Le premier CAN 1 délivre les 4 bits de poids supérieurs S4 à S7, qui sont adressés simultanément sur la sortie du dispositif d'ensemble, et sur l'entrée du soustracteur 2. Ces 4 bits supérieurs mesurent les nombres N1 de 16 à 240 par pas de 16 (240 + 16 = 256). L'ensemble du soustracteur 2 et de l'amplificateur 3 constitue le soustracteur amplificateur qui est l'objet de l'invention et qui sera détaillé en figure 2. Le signal analogique qui en sort, 16 N2v0 ou de façon plus générale K N2vo, est adressé à un second CAN 4, identique au premier CAN 1, qui délivre les 4 bits de poids inférieurs SO à S3, qui mesurent les nombres de 0 à 15. Le premier CAN 1 a, dans l'exemple choisi, un pouvoir de résolution de 16v0: les signaux de valeur inférieure à 16v0 sont détectés par le soustracteur 2 qui compare le signal d'entrée VE Nv0 avec le signal N1v0 obtenu par reconversion de 4 bits S4 à S7 en un signal analogique. La différence. 264 1 42? Nvo -Nv Nvo est amplifiée par un facteur 16 par l'amplificateur 3. Le signal amplifié 16N2v0 est transformé par le second CAN 4, qui a même pouvoir de résolution 16v que le premier CAN, en un nombre binaire N2 de 4 bits. La figure 2 représente le schéma électrique du circuit soustracteur-amplificateur 2 + 3. Il comprend un convertisseur numérique-analogique formé par les 4 transistors 14 à 17 et leurs charges. Les 4 bits (O ou 1 logique) de poids supérieurs S4 à S7 (nombre N1) sont appliqués sur les grilles des transistors interrupteurs 14 à 17, dont les sources sont chargées, à travers une diode Schottky, par une charge active, respectivement de valeurs 24, 25, 26 et 27. Ce convertisseur numérique-analogique (NA) fournit donc un courant N1i (i étant le courant correspondant à l'intervalle de tension vo). Il comprend en outre un transformateur tension-courant, formé par le transistor d'entrée E et une charge active 5, de valeur 24 = 16. Le signal d'entrée VE = Nvo, appliqué sur la grille du transistor d'entrée E, est transformé en un courant iE = Nio. Enfin, en sortie, un transistor A amplificateur est réuni à un système de stabilisation de la tension de sortie VA, composé d'un transistor suiveur 6 et de sa charge de rappel 7. Bien entendu, tous ces transistors sont alimentés entre une tension VDD et la masse, ou entre VDD et VSS pour le circuit de stabilisation. D'un point de vue technologique, les transistors E et A sont linéaires, de type TEGFET, à mêmes tensions de seuils VT négatives. Ils ont une pente ou transconductance G constante mais telle que GE = 16 GA 26 4 142 7 Les transistors 6 et 7 du circuit de stabilisation sont à tensions de seuils négatives et les transistors interrupteurs 14 à 17 & tensions de seuils positives. Les charges actives sont des transistors dont la grille est reliée à la source: ce sont leurs dimensions qui font que ces charges actives débitent des courants en proportion 24io, 251o, 261o et 27io. Le courant de charge ic est commun aux deux transistors E et A: i 1Ei + iA i= 16i + N i c o b iE = Ni = (N1 + N2)io = GE(VE - VT) iA iC iE = (16 N2)io = GA(VA - VT) (la tension de seuil VT est la même pour les deux transistors E et A). Si la variation AVE du signal d'entrée ne dépasse pas 16vo, le CAN 1 ne charge pas, et I est constant. GE VE + GA A 0 VA= - i VE GA Mais on a choisi GE/GA = 16. De l'expression de iA' on tire VA = (16- N2) 16 vO + VT On peut donc numériser VA au moyen d'un CAN 4, à 4 bits, de sensibilité 16 vo, dont les sorties donnent un nombre binaire M = 16 - N2 Le nombre M est converti en nombre N2 soit par des inverseurs, soit en utilisant un CAN à cascade selon le brevet français enregistré sous le numéro 87 15535, du 10 novembre 1987, appartenant à la demanderesse, en utilisant les sorties complémentaires S0 à S3 de ce CAN M = 16 - N2 S3 S23 S2S1 S S S2 S1 S0 N2 16 1 1 1 1 0 0 0 0 0 1 i 1 O O O 0 i 1 14 1 1 0 1 O 0 O 2 13 1 1 0 0 0 0 1 1 3 12 1 0 1 1 0 0 0 4 1il 1 0 1 0 0 1 0 1 5 1 0 0 1 0 1 1 0 6 9 1 0 0 0 0 1 1 1 7 8 0 1 1 1 1 0 0 0 8 7 O 1 1 0 1 O 0 1 9 6 O 1 0 1 1 0 1 0 10 0 1 O O 1 0 1 1 11 4 0 O 1 1 1 1 O O 12 3 0 0 1 0 1 1 O 1 13 2 O O 0 1 1 11 0 14 1 0 0 0 0 1 I 1 1 15 L'étage de sortie A haute stabilité, constitué par les transistors A, 6, 7 et les diodes, est décrit dans le brevet français enregistré sous le numéro 87 15866 du 17 décembre 1987, appartenant à la demanderesse. Ainsi le CAN 8 bits de la figure 1 permet, grâce au soustracteuramplificateur de l'invention, de numériser avec précision et facilité un signal analogique dont les bits de poids supérieurs sont donnés par un premier CAN et les bits de 264 1 427 poids inférieurs par un deuxième CAN, les deux CAN ayant la même sensibilité, 16 v en l'occurrence. o La figure 3 représente le schéma électrique du premier CAN et du soustracteur-amplificateur selon l'invention. Elle est coupée par une ligne pointillée X'X: au-dessus de X'X se trouve un CAN à cascade selon le brevet préclté 87 15535, qui délivre les bits de poids supérieurs S4 à S7. Au-dessous de X'X se trouve le soustracteur-amplificateur selon l'invention: le signal d'entrée VE lui est appliqué en parallèle avec le CAN 1, et il délivre un signal VA qui est à son tour appliqué à un second CAN 4 identique au premier. Pour faciliter l'exposé, on a supposé que le CAN est à 8 bits, dont les 4 bits inférieurs sont plus aisément déterminés, grâce à l'invention (d'o le nombre 16 parce que 24 = 16) Mais la transposition est évidente pour l'homme de l'art, en fonction: - du nombre de bits requis pour déterminer N, - de la sensibilité v requise pour chaque CAN 1 et 4, - de la technologie utilisée, et donc de la dispersion sur la réalisation des transistors. En particulier, si le nombre N est déterminé par i bits, en comptant les bits à partir de zéro, dont le bit d'ordre j est le premier des bits de poids supérieur, le gain du transistor d'entrée E est égal à 2j fois le gain du transistor amplificateur A, et les charges actives sont en progression 2j, 2j+ 1...2i, pour le convertisseur numérique-analogique. Le circuit selon l'invention peut être réalisé en silicium, mais pour obtenir des transistors E et A linéaires de pentes bien déterminées, il est préférable de le réaliser en arséniure de gallium, avec des TEGFETS. 264 1 427 REVENDI CATION S 1. Circuit soustracteur-amplificateur, pour un convertisseur analogiquenumérique (CAN) transformant un signal analogique d'entrée (VE) en un signal numérique à N bits, et comportant deux CAN en cascade dont le premier (1) délivre les bits de poids supérieurs N1 et le second (4) délivre les bits de poids inférieurs N2 du signal à N bits, ce circuit étant caractérisé en ce qu'il comporte un transistor d'entrée (E) et un transistor amplificateur (A), montés en parallèle, alimentés par une source de courant modulable (ic) constituée par: - une charge active (5) qui transforme le signal analogique d'entrée (VE), appliqué sur la grille du transistor en un courant (IE) proportionnel à N = N1 + N2, - un convertisseur numérique-analogique (14 à 17) en parallèle avec la charge active (5), qui retransforme les bits de poids supérieurs N1, issus du premier CAN (1) en un courant proportionnel à N1, le courant (iA) qui traverse le transistor amplificateur (A) étant égal à la différence entre le courant modulable et le courant qui traverse le transistor d'entrée (E) , donc proportionnel à N2. 2. Circuit soustracteur amplificateur selon la revendication 1, caractérisé en ce que le transistor d'entrée (E) et le transistor amplificateur (A) sont deux transistors linéaires, ayant mêmes tensions de seuils VT négatives, la pente ou transconductance (G du transistor d'entrée (E) étant égale à 2J fois la pente du transistor amplificateur (A), j étant le premier des bits de poids supérieurs en comptant les bits à partir de zéro: G E = 2GA. 3. Circuit soustracteur amplificateur selon la revendication 2, caractérisé en ce qup la charge active (5) qui transforme le signal analogique d'entrée (VE) en un courant (iE) est proportionnelle à 21. 4. Circuit soustracteur amplificateur selon la revendication 2, caractérisé en ce que le convertisseur numérique-analogique est formé par une pluralité de transistors (14 à 17) en parallèle, dont les grilles sont commandées par les sorties logiques (S4 à S7) du premier CAN (1), et dont les sources sont chacune en série avec une diode et avec une charge, la pluralité des charges étant proportionnelle à 2J, 2+1... 2i, i étant le nombre total de bits fournis par le CAN à cascade. 5. Circuit soustracteur amplificateur selon la revendication 1, caractérisé en ce que sa tension de sortie (VA) est stabilisée par un étage comprenant un transistor suiveur(6) dont la source est montée en série avec une pluralité de diodes de décalage et avec un transistor de rappel (7), la tension de sortie (VA) étant appliquée sur la grille du transistor amplificateur (A).