FR 2641388 A1 19900706 FR 8817501 A 19881230 264138 3 Circuit intégré comprenant un générateur de courant commuta- ble" La présente invention a pour objet un circuit inté- gré comprenant un générateur de courant commutable présentant au moins un premier état de fourniture du courant et un deuxième état de haute impédance. On connait déjà de l'art antérieur de telles sources de courant commutables (en particulier mettant en oeuvre des amplificateurs en classe A à charge active), mais elles ont pour inconvénient de nécessiter la commutation d'au moins un transistor pnp. En effet, les sources qui fournissent du cou- rant sont & transistor(s) pnp, et celles qui tirent du courant sont A transistor(s) npn, ceci étant nécessaire pour garantir un courant débité ou absorbé parfaitement contrôlé et indépen- dant de la charge. Or, dans les circuits intégrés, les tran- sistors npn sont toujours beaucoup plus rapides en commuta- tion. L'invention a pour objet un circuit intégré présen- tant une source de courant commutable du type précité dans le- quel la fonction de commutation est assurée à l'aide unique- ment de transistors npn, de manière à obtenir une vitesse éle- vée de commutation. Le circuit selon l'invention est ainsi caractérisé en ce qu'il comporte un premier étage comprenant un miroir de courant présentant une première et une deuxième branches four- nissant respectivement un premier et un deuxième courant sen- siblement de même intensité et un deuxième étage, du type dif- férentiel, et comportant un premier et un deuxième transistor de type npn dont les émetteurs sont connectés entre eux ainsi qu'à une première source de courant d'intensité donnée et dont les collecteurs sont connectés respectivement auxdites premié- re et deuxième branches du miroir de courant, le collecteur du premier transistor constituant la sortie du générateur de cou- 264 1398 8 rant commutable, en ce qu'il comporte une deuxième source de courant commandable présentant un troisième transistor de type npn et connectée aux émetteurs des premier et deuxième tran- sistors, ladite deuxième source de courant présentant un état de fourniture de courant et un état inactif, en ce qu'il com- porte un circuit de commutation agencé pour, dans le premier état, mettre la deuxième source de courant en état inactif, et pour déséquilibrer le deuxième étage de manière à ce que le premier transistor soit pratiquement en état de non-conduc- tion, et dans le deuxième état, mettre la deuxième source de courant en état de fourniture de courant, et mettre le deuxiè- me étage en état d'équilibre et en ce que la première et la deuxième source de courant ont sensiblement la même intensité. Les seules commutations sont ainsi celles de tran- sistors npn (deuxième source de courant, deuxième étage), le fait que la première et la deuxième source de courant ont sen- siblement la même intensité permettant de maintenir sensible- ment constant le courant dans les transistors pnp du miroir de courant. Selon un mode de réalisation avantageux, les bases des premier et deuxième transistors sont reliées à une source de tension de référence à travers respectivement une première et une deuxième résistance, le générateur comporte une troi- sième source de courant commandable de type npn connectée à la base du premier transistor et présentant un état de fourniture de courant et un état inactif, et le circuit de commutation comporte un moyen pour commander la troisième source de cou- rant de manière à la mettre dans son état de fourniture de courant dans ledit premier état, et la mettre en son état inactif dans ledit deuxième état. Le déséquilibre du deuxième étage peut être avanta- geusement choisi pour que le premier transistor ne soit pas entièrement bloqué, tout en assurant un blocage efficace du passage du premier courant. De la sorte, la passage du premier au deuxième état est extrêmement rapide. Selon un mede de réalisation préféré, correspondant à une commutation selon trois états, le circuit de commutation commandable de type npn présente un état de fourniture de cou- rant et un état inactif et comporte une quatrième source de courant connectée au collecteur du premier transistor. Selon un mode de réalisation préféré, le circuit de commutation est agencé pour que, dans le troisième état, la deuxième et la quatrième source de courant soient en état de connexion, et le deuxième étage soit en état d'équilibre. L'intensité de la quatrième source de courant peut être sensi- blement égale à celle de la première source de courant. Selon une variante, le circuit de commutation est agencé pour que, dans le troisième état, la deuxième source de courant soit en état inactif, que le deuxième étage soit en état de déséquilibre, et que la quatrième source de courant soit en état de fourniture de courant. Le courant de la qua- trième source de courant peut être sensiblement égal au double de celui de la première source de courant. Une source de courant commandable peut être un con- vertisseur numérique-analogique à transistors npn et à sortie de courant. L'invention sera mieux comprise à la lecture de la description qui va suivre en liaison avec la figure 1, qui re- présente un mode de réalisation préféré de l'invention, et la figure 2, une variante de l'invention. Selon la figure, un miroir de courant à deux tran- sistors, du type Widlar présente deux transistors pnp T3 et T4 dont les émetteurs sont connectés à une source de tension d'a- limentation Vcc, dont les bases sont interconnectées, la ba- se et le collecteur du transistor T4 étant interconnectés. On obtient ainsi des courants sensiblement identiques délivrés par les collecteurs des transistors T3 et T4, ce premier étage constituant donc un miroir de courant à deux branches. Pour plus de détail sur ce type de miroir de courant, et sur d'au- tres types de miroirs de courant, on pourra se reporter à l'ouvrage 'Analysis and Design of Analog Integrated Circuits" de Gray et Meyer (2èmetrimestre 1984 John WILEY AND SONS, Editeurs). Les courants fournis par ce premier étage alimen- tent un deuxième étage npn, du type différentiel, à partir du- quel sont réalisées les commutations. Ce deuxième étage compte deux transistors T1 et T2 couplés par les émetteurs et dont les collecteurs sont connectés respectivement à ceux des tran- sistors T3 et T4. Les émetteurs interconnectés des transistors T1 et T2 sont connectés à une source de courant d'intensité I1 constituée par un transistor T10 dont la base est portée & un potentiel donné U, dont le collecteur est connecté aux émet- teurs des transistors T1 et T2 et dont l'émetteur est relié au pôle de mode commun par une résistance R10. Les bases des transistors T1 et T2 sont reliées à une source de tension de référence VREF à travers des résistances R1 et R2 dont les valeurs sont choisies pour que l'étage différentiel soit équi- libré (à savoir R1 = R2 sauf à tenir compte des dispersions). Une deuxième source de courant présentant un transistor T20 dont le collecteur est connecté aux émetteurs des transistors T1 et T2, dont l'émetteur est relié au pôle de mode commun par une résistance R20, est commandé par un signal logique S1 fourni par un circuit logique de commande LC. Lorsque S1 est au niveau haut la source de courant (R20, T20) est active avec un courant d'intensité 12. Le déséquilibre de l'étage différentiel (T1, T2) est obtenu à l'aide d'une source de courant présentant un transistor T30 npn dont le collecteur est connecté à la base du transistor T1, dont l'émetteur est relié au pôle de mode commun par une résistance R30 et dont la base est attaquée par le signal Sl, inverse logique de S1, délivré par le circuit logique de commande LC. Lorsque S1 est au niveau haut, la source de courant T30 tire un courant I3, ce qui a pour effet d'abaisser le potentiel de la base du transistor T1 et donc de la bloquer progressivement. On choisit R1I3 suffisamment petit (environ 300mV) pour que le passage du courant dans le tran- sistor T2 soit négligeable, sans toutefois le bloquer complè- tement. A l'état d'équilibre de l'étage différentiel, le tran- sistor T1 n'est pas non plus à l'état saturé. On reste donc pratiquement dans la zone linéaire de fonctionnement d'un éta- ge différentiel, ce qui optimise le temps de commutation entre le premier et le deuxième état. On pourrait bien entendu faire travailler T1 entre blocage et saturation, mais le temps de commutation serait plus long, tout en restant largement infé- rieur au temps de commutation d'un transistor pnp. Le fonctionnement de circuit est alors le suivant. Lorsque S1 est au niveau bas (premier état), aucun courant ne passe dans T20. L'étage différentiel (T1, T2) est déséquili- bré, donc le transistor T1 est quasiment bloqué. Le transistor T4' est traversé par le courant I1, donc le transistor T3. La sortie S se comporte donc comme une source de courant fournis- sant un courant I1. Lorsque S1 est au niveau haut (deuxième état), T20 est traversé par le courant 12. L'étage différentiel (Tl, T2) est équilibré, ce qui fait que les transistors T4 et T2 d'une part et T3 et T1 d'autre part sont traversés par un courant Il + 12 -ecuate etov 1. La sortie S ne débite pas de courant et se trouve 2 en état de haute impédance. On a ainsi obtenu la commutation d'une source de courant fournissant du courant (donc à tran- sistor pnp) en ne faisant commuter que des transistors npn. Pour 12 = 11, le courant dans les branches du miroir de cou- rant ne varie pas. On évite donc un temps d'établissement de courant dans le miroir de courant. Si la deuxième source de courant fournissant le courant 12 n'existait pas, le temps de commutation serait grevé par un temps très élevé que mettrait le miroir de courant à voir son courant chuter de moitié, donc un temps de commutation correspondant à-celui de transistors pnp. La présence de 12 permet de faire travailler les transis- tors T3 et T4 à courant constant. Dans le cas o la mise en oeuvre d'un générateur de courant à trois états est souhaitée, on peut connecter à la sortie S une source de courant commandable de type npn, qui selon un mode de réalisation préféré, peut être mise en état de fourniture de courant (courant 14) lorsque le générateur 264 1 388 est en état de haute impédance ("deuxième état"). La source de courant est constituée par un transis- tor T40 dont la base est attaquée par le signal S1, et dont l'émetteur est relié au pâle de mode commun par une résistance R40. Le collecteur du transistor T40 est connecté à un circuit différentiel d'aiguillage commandé par un signal S2 fourni par le circuit logique de commande LC et qui est au niveau bas (donc S2 = S1) pour commander le troisième état (seulement lorsque S1 = 1). Le circuit d'aiguillage comporte deux transistors T41 et T42 couplés par les émetteurs, ceux-ci étant connectés au collecteur du transistor T40. Le transistor T41 reçoit sur sa base une tension de référence V'REF et son collecteur est connecté à la sortie S. Le transistor T42 reçoit sur sa base le signal S2 inverse logique de S2 et son collecteur est con- necté à la source de tension d'alimentation Vcc. Lorsque S1 = 0, la source de courant (R40, T40) est inactive; en ou- tre S2 = 0, dont T41 est bloqué. Lorsque S1 = 1, la source de courant (T40, R40) est traversée par un courant 14. Si S2 = 0, T42 conduit et est traversé par le courant 14. Si S2 = 1, T42 est bloqué, T41 conduit, et le générateur se comporte comme une source de courant tirant un courant 14. On peut choisir 14 = I1. Au moins une des sources de courant commandables peut être commandée numériquement. Autrement dit, elle peut être constituée par un convertisseur numérique-analogique à tran- sistors npn et à sortie en courant. Ceci permet d'obtenir des niveaux nominaux du courant multiples par exemple pour un sys- tème adaptatif (commutation rapide entre les états, variation lente des niveaux nominaux des courants). La figure 2 se différencie da la figure 1 par le fait que la base du transistor T40 est connectée à la sortie S1 du circuit logique de commande LC, et 14 est choisi sensi- blement égal à 2I1 au cas o on souhaite l'égalité entre le courant fourni et le courant absorbé. Dans l'état de haute impédance (Si = 1, Si = 0), la source de courant (R4o, T40) est inactive. Dans l'autre état correspondant à S1 = O (S1 = OS 1), le signal S2 commande soit un état de débit de courant (S2 = 0), S débitant le courant I1, soit un état absorbeur de courant (S2 = 1), S absorbant le courant I4-I1 I1. Ce mo- de de réalisation est moins intéressant que le précédent. Le courant absorbé est en effet le résultat d'une différence de deux courants, et la précision est donc moins bonne, mais par contre, la logique de commande peut être un peu plus simple dans le cas o l'état de haute impédance est peu ou pas utili- sé. L'invention, en particulier dans sa variante à trois états, s'applique tout particulièrement à un système de verrouillage de niveau mettant en oeuvre la charge, la déchar- ge, (avec un courant de même valeur absolue de préférence), ou l'état stationnaire, d'un élément capacitif, en particulier pour un tuner TV (circuit dit de 'clamp"). On rappelera que, pour obtenir des courants I2 et I4 de valeur différente (fig.1) ou I3 et I4 de valeur diffé- rente (fig. 2) avec une même valeur de tension de base des transistors correspondants, il suffit de donner des dimensions différentes à ceux-ci (T20 et To pour la fig. 1, T30 et Tio pour la fig. 2). L'invention ne se limite pas aux modes de réalisa- tion décrits ou représentés. Ainsi plusieurs sources de cou- rant commandables pouvant être connectées au collecteur du transistor TI, par exemple pour réaliser un générateur de cou- rant à niveaux multiples (positifs, négatifs, ou nul), ou bien encore la source de courant commandable connectée au collec- teur du transistor Tl peut dans le même but présenter elle- même plusieurs niveaux de courant (LC étant susceptible de fournir plusieurs niveaux de tension à la base de T4o). REVENDICATIONS: 1. Circuit intégré comprenant un générateur de courant commutable présentant un premier état de fourniture de courant et un deuxième état de haute impédance caractérisé en ce qu'il OS comporte un premier étage comprenant un miroir de courant pré- sentant une première et une deuxième branches fournissant res- pectivement un premier et un deuxième courant sensiblement de même intensité et un deuxième étage, du type différentiel, et comportant un premier (T1) et un deuxième (T2) transistor de type npn dont les émetteurs sont connectés entre eux ainsi qu'à une première source de courant d'intensité donnée (R10, T10) et dont les collecteurs sont connectés respectivement auxdites première et deuxième branches du miroir de courant, le collecteur du premier transistor (T1) constituant la sortie du générateur de courant commutable, en ce qu'il comporte une deuxième source de courant commandable (R20, T20) présentant un troisième transistor de type npn et connectée aux émetteurs des premier (T1) et deuxième (T2) transistors, ladite deuxième source de courant présentant un état de fourniture de courant et un état inactif, en ce qu'il comporte un circuit de commu- tation (LC) agencé pour, dans le premier état, mettre la deuxième source de courant (R20, T20) en état inactif, et pour déséquilibrer le deuxième étage de manière à ce que le premier transistor (Tl) soit pratiquement en état de non-conduction et dans le deuxième état, mettre la deuxième source de courant (R20, T20) en état de fourniture de courant, et mettre le deuxième étage en état d'équilibre et en ce que la première et la deuxième source de courant ont sensiblement la même inten- sité. 2. Circuit selon la revendication 1 caractérisé en ce que les bases des premier et deuxième transistors sont reliées à une source de tension de référence (VREF) à travers res- pectivement une première (R1) et une deuxième (R2) résistance, en ce qu'il comporte une troisième source de courant commanda- ble connectée à la base du premier transistor (T1) et présen- tant un état de fourniture de courant et un état inactif, et en ce que le circuit de commutation (LC) comporte un moyen 26 41388 pour commander la troisième source de courant de manière à la mettre à son état de fourniture de courant dans ledit premier état, et dans son état inactif dans ledit deuxième état. 3. Circuit selon une des revendications précédentes, caractérisé en ce que, pour une commutation selon trois états, le circuit de commutation présente une quatrième source de courant (R40, T40) commandable de type npn présentant un état de fourniture de courant et un état inactif, et connectée au collecteur du premier transistor (T1). 4. Circuit selon la revendication 3, caractérisé en ce que le circuit de commutation est agencé pour que dans le troisième état la deuxième (R20, T20) et la quatrième source de courant (R40, T40) soient en état de fourniture de courant et le deuxième étage soit en état d'équilibre. 5. Circuit selon la revendication 4, caractérisé en ce que le courant de la quatrième source de courant (R40, T40) est sensiblement égal à celui de la première source de courant (R1o, T10). 6. Circuit selon la revendication 3, caractérisé en ce que le circuit de commutation est agencé pour que, dans le troisième état, la deuxième source de courant soit en état inactif, que le deuxième étage soit en état de déséquilibre, et que la quatrième source de courant (R40, T40) soit en état de fourniture de courant. 7. Circuit selon la revendication 6, caractérisé en ce que le courant de la quatrième source de courant (R40, T40) est sensiblement égal au double de celui de la première source de courant (R10, T10). 10. Circuit selon une des revendications précédentes caractérisé en ce qu'au moins une source de courant commanda- ble est un convertisseur numérique-analogique à transistors npn et à sortie en courant.