FR 2641142 A1 19900629 FR 8817108 A 19881223 26 4 1142 Circuit intégré à décalage compensé et procédé pour sa mise en oeuvre La présente invention a pour objet un circuit inté- gré à décalage compensé. La compensation des décalages des circuits intégrés ("offset") est en général le résultat d'améliorations des schémas électriques et/ou de la technologie de fabrication. Pour obtenir des tensions de décalage très faibles et compte tenu de la dispersion sur la fabrication, on est obligé d'a- voir recours à des tris, ce qui diminue le rendement réel en fabrication. La présente invention propose un circuit intégré dont la structure permet une compensation des décalages réali- sée de préférence lors du contrôle sous pointes du circuit. L'idée de base de l'invention consiste à mémoriser dans le circuit luimême au moins une valeur de correction d'erreur mesurée lors du test du circuit et destinée à compen- ser le décalage correspondant. Le circuit selon l'invention est ainsi caractérisé en ce qu'il comporte au moins un circuit de compensation de décalage présentant un compteur dont la sortie est connectée à une entrée d'une mémoire programmable et à une première entrée d'un convertisseur numérique-analogique, en ce qu'une sortie de la mémoire programmable est connectée à une deuxième entrée du convertisseur numérique-analogique en parallèle avec la première entrée, en ce qu'une entrée du compteur est suscepti- ble d'être attaquée par un signal impulsionnel de comptage, en ce qu'une entrée d'écriture de la mémoire programmable est susceptible d'être attaquée par un signal d'écriture, et en ce que la sortie du convertisseur numérique-analogique est agen- cée pour produire un signal de sortie susceptible de compenser ledit décalage. Le décalage peut être une tension de décalage et la 26 4 1142 sortie dudit convertisseur connectée à l'entrée d'une source de courant commandable, en série avec une résistance dont une première borne est connectée à une source de tension de réfé- rence (Uref) et dont une deuxième borne est connectée à un point de compensation dudit élément de circuit. Selon un mode de réalisation avantageux, le circuit est caractérisé en ce que l'entrée du compteur et/ou l'entrée d'écriture de la mémoire programmable sont reliée(s) au pôle de mode commun à travers une résistance. Ceci permet de ver- rouiller lesdites entrées au niveau bas lors d'une utilisation ultérieure du circuit, et donc d'éliminer un risque éventuel de déprogrammation. Selon un mode de réalisation préféré, lorsque le compteur est à l'état 0, le dispositif de compensation est agencé pour que l'élément de circuit soit en état de surcom- pensation du décalage, compte tenu des dispersions de fabrica- tion, et en ce que le convertisseur numérique-analogique est agencé pour que son signal de sortie produise une compensation décroissant au-fur et à mesure du chargement de compteur. L'invention concerne également un procédé pour la mise en oeuvre du circuit précité caractérisé en ce qu'il com- porte les-étapes suivantes: a) mesure d'au moins un décalage à compenser b) incrémentation du compteur par un signal impulsionnel de comptage. c) itération des étapes a) et b) jusqu'à compensation du décalage. d) inscription dans la mémoire du compte du compteur obtenu lors de la dernière étape bi de l'itération. L'invention sera mieux comprise à la lecture de la descrip- tion qui va suivre, donnée à titre d'exemple non limitatif, en liaison avec les dessins qui représentent: - la figure 1, un mode de réalisation de l'invention con- cernant la compensation du décalage de tension d'entrée 2641 142 d'un amplificateur intégré. - la figure 2, une variante avantageuse de la figure 1. Selon la figure 1, un amplificateur différentiel A intégré présente en sortie une tension continue de décalage Vo dont la valeur est susceptible de varier d'un exemplaire à l'autre du même circuit en raison des dispersions inévita- bles du procédé de fabrication. Cet amplificateur A peut être par exemple un des étages d'entrée d'un circuit intégré pré- sentant par ailleurs d'autres fonctions. On comprendra en par- ticulier que l'invention peut être mise en oeuvre pour compen- ser les tensions de décalage de plusieurs éléments de circuit, par exemple de plusieurs étages d'entrée en mettant en oeuvre autant de dispositifs de compensation que de tensions de déca- lage à compenser. Le circuit de la figure 1 se limite, dans un but d'illustration, au cas d'une seule tension. Un compteur CNT présente une entrée de comptage Ec accessible à des impulsions de comptage par une broche du circuit PIN1. Une mémoire programmable PRM présente une en- trée de programmation Ep accessible à un signal impulsionnel de programmation par une broche du circuit PIN2. La sortie du compteur CNT attaque une entrée de la mémoire programmable PRN (bus 10) et une entrée d'un convertisseur numérique-analo- gique CNA (bus 20). La sortie de la mémoire programmable PRM attaque (bus 30) l'entrée du convertisseur numérique-analogi- que CNA en parallèle avec la sortie du compteur CNT (bus 20). Soit la valeur inscrite dans le compteur CNT, soit celle ins- crite dans la mémoire PRM est prise en compte par le conver- tisseur CNA. La sortie du convertisseur numérique-analogique délivre une tension qui commande le courant d'une source de courant I commandée en tension et qui est disposée en série avec une résistance R connectée à une source de tension de ré- férence UREF. Le point commun à la résistance R et à la source de courant I est connectée à une entrée de l'amplifica- teur A. La variation de courant I traversant la résistance R fait varier la tension Uo appliquée à ladite entrée de l'am- plificateur A et donc la valeur de la tension de décalage Vo mesurée en sortie sur une borne POUT du circuit à l'aide d'un dispositif de mesure de tension MES. Les bornes d'entrées PIN1 et PIN2 sont avanta- geusement reliées au pôle de mode commun (masse) à travers des résistances R1 et R2 ce qui permet de les ramener au niveau bas en l'absence de signal à leur entrée. Lors du test de contrôle sous pointes du circuit, la tension V est mesurée par le dispositif MES. Si cette va- leur est supérieure au seuil que l'on s'est fixé, une impul- sion de comptage appliquée à la borne PIN1, laquelle incré- mente d'une unité le compteur CNT, ce qui modifie la tension à la sortie du convertisseur CNA et donc le courant I, ce qui modifie Vo. Ce cycle est réitéré jusqu'à ce que Vo soit inférieur à un seuil donné ou bien passe par 0. Une impulsion appliquée sur la broche PIN2 qui attaque l'entrée Ep de programmation de la mémoire PRM fixe alors dans celle-ci la dernière valeur qui y a été appliquée par la sortie du comp- teur CNT. Selon un mode préféré, on choisit les paramètres du dispositif de manière telle que la valeur de I surcompense à coup sur, compte tenu des dispersions de fabrication, la ten- sion de décalage que l'on peut obtenir en sortie, lorsque le compteur CNT est à zéro. En d'autres termes, lorsque CNT est à zéro, VO est supérieur en valeur absolue à Vomax, tension maximale de décalage. Dans le cas représenté à la figure 1, plus le comp- teur CNT a un compte élevé, plus la tension appliquée à l'en- trée de commande de la source de courant I (par exemple la ba- se d'un transistor formant source de courant) est élevée et plus le courant I est élevé, et donc plus UREF-UO augmen- te. Si Uo est appliqué à l'entrée non inverseuse de A, Vo diminue également. On voit donc que le choix de UREF, de R et des paramètres de la source I permet de réaliser une large variation de la tension de décalage Vo mesurée, et donc une bonne compensation. La figure 2 représente une variation de réalisation de la figure 1 selon laquelle les bus 20 et 30 sont raccordés bit par bit à des portes OU 1 à 6 (pour une réalisation à 6 bits) de manière à attaquer en parallèle le convertisseur CNA. Lors de l'opération de mesure, le bus 20 impose la valeur présente dans le compteur CNT. Lors de l'utilisation du cir- cuit, le bus 30 impose la valeur programmée dans la mémoire PRM, la sortie du compteur restant à zéro. 26 4 1142 REVENDICATIONS: 1. Circuit intégré à décalage compensé caractérisé en ce qu'il comporte au moins un circuit de compensation de déca- lage d'un élément de circuit, présentant un compteur (CNT) dont la sortie est connectée à une entrée d'une mémoire pro- grammable (PRM) et à une première entrée d'un convertisseur numériqueanalogique (CNA), en ce qu'une sortie de la mémoire programmable (PRM) est connectée à une deuxième entrée du con- vertisseur numérique-analogique (CNA), en parallèle avec la première entrée, en ce qu'une entrée de compteur (CNT) est susceptible d'être attaquée par un signal impulsionnel de comptage, en ce qu'une entrée d'écriture de la mémoire pro- grammable est susceptible d'être attaquée par un signal d'é- criture, et en ce que la sortie du convertisseur numérique- analogique est agencée pour produire un signal de sortie sus- ceptible de compenser ledit décalage. 2. Circuit intégré selon la revendication 1 caractéri- sé en ce que ledit décalage consiste en une tension de décala- ge et en ce que la sortie du convertisseur numérique-analogi- que (CNA) est connectée à l'entrée d'une source de courant commandable, en série avec une résistance dont une première borne est connectée à une source de tension de référence (UREF) et dont une deuxième borne est connectée à un point de compensation dudit élément de circuit. 3. Circuit selon une des revendications 1 ou 2 caracté- risé en ce que l'entrée du compteur (CNT) est reliée au pôle de mode commun à travers une première résistance (R1). 4. Circuit selon une des revendications précédentes caractérisé en ce que l'entrée d'écriture de la mémoire pro- grammable (PRM) est reliée au pôle de mode commun à travers une deuxième résistance (R2). 5. Circuit selon une des revendications précédentes, caractérisé en ce que, lorsque le compteur est à l'état 0, le dispositif de compensation est agencé pour que l'élément de circuit soit en état de surcompensation, et en ce que le 26 4 1142 convertisseur numérique-analogique (CNA) est agencé pour que son signal de sortie produise une compensation décroissant au fur et à mesure du chargement du compteur. 6. Procédé pour la mise en oeuvre d'un circuit selon l'une des revendicatior précédentes caractérisé en ce qu'il comporte les étapes suivantes: a) mesure d'au moins un décalage à compenser b) incrémentation du compteur par un signal impulsionnel de comptage. c) itération des étapes a) et b) jusqu'à compensation dudit décalage. d) inscription dans la mémoire programmable (PRM) du compte du compteur atteint lors de la dernière étape b) de l'itéra- tion.