FR 2645347 A1 19901005 FR 8916810 A 19891219 DISPOSITIF A SEMICONDUCTEURS ET PROCEDE DE FABRICATION La présente invention concerne un dispositif à semiconducteurs et un procédé de fabrication de ce disposi- tif, et elle porte plus particulièrement sur un dispositif et un procédé capables d'améliorer la dépendance de la ten- sion de seuil vis-à-vis de la direction de la grille dans un transistor à effet de champ à semiconducteurs composés. La figure 7 montre un transistor à effet de champ à grille auto-alignée en métal réfractaire de l'art anté- rieur. Sur la figure 7, la référence 1 désigne un substrat en GaAs semiisolant. Une couche active 2 est formée sur le substrat 1 en GaAs d'orientation (100). Une électrode de grille 3 en siliciure de tungstène est formée sur la couche active 2. Des couches 4a et 4b dopées avec une concentra- tion élevée sont formées sur le substrat en GaAs 1. Des électrodes ohmiques 5a et 5b sont respectivement formées sur les couches 4a et 4b dopées avec une concentration éle- vée. La référence F3 désigne une contrainte de compression de la couche d'isolation 6 qui est appliquée à la partie d'extrémité de l'électrode de grille 3, et la référence F4 désigne une contrainte de traction du siliciure de tungstè- ne dans la partie d'extrémité de l'électrode de grille 3. Dans cet exemple de l'art antérieur, en ce qui concerne les contraintes qui sont appliquées à la partie d'extrémité de l'électrode de grille 3, il existe une con- trainte de traction F3 qui est produite par le siliciure de tungstène et une contrainte de compression F4 qui est pro- duite par la couche d'isolation 6. Lorsque de telles con- traintes apparaissent & la partie d'extrémité de l'électro- de de grille 3, il se produit une déformation dans le substrat en GaAs semi-isolant 1, au-dessous de l'électrode de grille 3 et, en fonction de la direction de la déforma- tion, des charges-piézoélectriques sont engendrées dans le substrat directement au-dessous de l'électrode de grille 3, et il apparaît une distribution de charges positives et né- gatives, comme on le sait de façon générale. La figure 10 montre une distribution de charges piézoélectriques qui est représentée dans le document IEEE Transactions on Electron Devices, vol. ED-31, n 10.1984. Sur la figure 10, la référence 10 désigne un substrat en GaAs semiisolant, la référence 13 désigne une électrode de grille, les références 16a et 16b désignent des couches d'isolation (Si3N4) et la référence F désigne une contrain- te qui est appliquée à la partie d'extrémité de l'électrode de grille 13, à partir des couches d'isolation 16a et 16b. Lorsque la contrainte F est engendrée, il apparaît une dé- formation dans le substrat 10. Dans le cas considéré ici, lorsqu'on utilise pour le substrat un semiconducteur compo- sé, tel qu'un substrat en GaAs semi-isolant, les atomes de Ga et As prennent une polarisation qui est due au fait que la déformation et la distribution de charges piézoélectri- ques varient en fonction de l'orientation cristalline du substrat. Par exemple, lorsque des contraintes telles que celles représentées sur la figure 7 sont engendrées dans la partie d'extrémité de l'électrode de grille 3, les charges positives augmentent dans la direction [0113 de la face cristalline (100) du GaAs, tandis que des charges négatives augmentent dans la direction[Oll], et aucune charge pié- zoélectrique n'est engendrée dans la direction [010]. On sait de façon générale que lorsqu'on diminue la longueur de grille, il apparaît l'effet de canal court qui déplace la tension de seuil vers le côté négatif. Dans le cas o la distribution de charges piézoélectriques qui résulte de la contrainte appliquée au substrat varie en fonction de la direction dans le cristal du substrat, comme dans le cristal semiconducteur composé consistant en GaAs, envisagé ci-dessus, l'effet de canal court varie en fonc- tion de la direction de l'électrode de grille 3 du transis- tor à effet de champ, qui est formée sur le substrat. La figure 8 montre la dépendance de l'effet de canal court vis-à-vis de la direction de la grille, dans le cas o le transistor à effet de champ présente les contraintes qui sont représentées sur la figure 7. Comme le montre la figu- re, l'aptitude à la commande et la variation de la tension de seuil Vth sont stables dans le transistor à effet de champ ayant une direction de grille Oi10], tandis que le déplacement de la tension de seuil Vth qui est dû à l'effet de canal court est élevé dans le transistor à effet de champ ayant une direction de grille [011]. En outre, le taux de variation V th/Lg dans la plage inférieure au mi- cron est défavorablement élevé dans le transistor à effet de champ ayant une direction de grille [0o0o]. Les figures 9(a) et 9(b) montrent respectivement un schéma de circuit et une vue en plan d'une configuration de motif dans le cas o un circuit intégré est réalisé en utilisant les transistors à effet de champ qui sont repré- sentés sur la figure 7. La figure 9(a) montre une structure de circuit de logique à transistors à effet de champ à cou- plage direct (ou DCFL pour "Direct Coupled FET Logic"), et la figure 9(b) montre le motif correspondant. Sur la figure 9(b), les références 7a et 7b dési- gnent des interconnexions d'électrodes de grille, les réfé- rences 8a, 8b, 8c désignent des interconnexions d'électro- des ohmiques, et la référence 9 désigne une interconnexion de masse. Comme le montre la figure 9(b), les interconne- xions d'électrodes ohmiques 8a et 8b remplissent les fonc- tions d'une électrode de source et d'une électrode de drain associées à l'interconnexion d'électrode de grille 7a, et les électroees ohmiques 8b et 8c remplissent les fonctions d'une électrode de source et d'une électrode de drain asso- ciées à l'interconnexion d'électrode de grille 7b, et l'électrode ohmique 8b et l'interconnexion d'électrode de grille 7b, ainsi que l'interconnexion d'électrode ohmique 8a et l'interconnexion de masse 9 sont respectivement con- nectées par des fils de connexion llb et lia. Lorsqu'un circuit intégré est réalisé en utilisant les transistors à - effet de champ de la figure 7, la direction de l'électrode de grille 3 qui est formée sur le substrat en GaAs semi- isolant 1 doit être la même dans tous les cas, comme le montre la figure 9(b), à cause de la dépendance, vis-à-vis de la direction du cristal, de la distribution des charges piézoélectriques qui sont produites directement au-dessous de l'électrode de grille 3 du transistor à effet de champ, et l'interconnexion d'électrode de grille 7b doit être formée dans la même direction que l'interconnexion d'élec- trode de grille 7a, ce qui conduit à une configuration de motif rectangulaire. Le dispositif à semiconducteurs de l'art anté- rieur qui est construit de cette manière présente les pro- blêmes suivants, résultant de la dépendance, vis-à-vis de la direction du cristal, de la distribution des charges piézoélectriques qui sont produites au-dessous de l'élec- trode de grille 3. 1) Lorsqu'on adopte un transistor à effet de champ ayant une direction de grille Oli], le décalage de Vth qui est dû à l'effet de canal court est élevé et la maîtrise de la tension Vth est mauvaise. 2) Lorsqu'on adopte un transistor à effet de champ ayant une direction de grille 0oi1], le taux de va- riation -Vth/aLg dans un domaine dans lequel la longueur de grille est inférieure au micron est augmenté, et la ten- sion Vth est susceptible d'être affectée par des variations de la longueur de grille, et ceci conduit à une augmenta- tion de la variation de Vth. 3) Lorsqu'on adopte un transistor à effet de champ ayant une direction de grille [010], la maîtrise et la variation de Vth sont améliorées, mais il apparaît une difficulté qui consiste dans la rupture du cristal dans cette direction, ce qui exige l'utilisation d'un autre dis- positif dans la fabrication d'un masque. En outre, la tail- le de puce est défavorablement augmentée, ce qui entraîne une diminution du rendement de fabrication. De cette manière, du fait que la tension de seuil varie sous la dépendance de la direction de la grille, des transistors à effet de champ constituant un circuit intégré doivent avoir la même direction de grille, et le degré de liberté de conception est diminué, ce qui conduit à un obstacle à la réduction de l'aire de la puce. Un but de l'invention est de procurer un disposi- tif à semiconducteurs capable d'assurer une reproductibili- té élevée et une uniformité élevée pour la tension de seuil d'un transistor & effet de champ, avec la possibilité d'ob- tenir un circuit intégré de petite taille. Un but supplémentaire de l'invention est de pro- curer un procédé pour fabriquer un tel dispositif à semi- conducteurs. Selon un aspect de l'invention, dans un disposi- tif à semiconducteurs dans lequel une électrode de grille est formée sur un substrat en semiconducteur composé, la contrainte du métal de grille qui est concentrée dans la partie d'extrémité de l'électrode de grille, et la con- trainte qui est appliquée à la partie d'extrémité de l'électrode de grille par une couche d'isolation qui est formée sur la totalité de la surface du substrat, en re- couvrant l'électrode de grille, présentent une relation telle que leur somme vectorielle est égale & zéro. Selon un autre aspect de l'invention, on effectue sur un substrat semiconducteur composé une opération de pulvérisation cathodique dans une condition de pression de gaz de 4 à 27 Pa, en utilisant une cible ayant une composi- tion comprise entre WSi0 2 e WSi0 8 pour produire l'élec- trode de grille par le dépôt de siliciure de tungstène ayant la même contrainte que la couche d'isolation qui sera formée ultérieurement pour recouvrir l'électrode de grille, après quoi on forme la couche d'isolation de façon à recou- vrir l'électrode de grille. Du fait que la contrainte du métal de grille et la contrainte de la couche d'isolation qui sont concentrées dans la partie d'extrémité de l'électrode de grille ont les mêmes valeurs, les concentrations de contraintes dans la partie d'extrémité de l'électrode de grille se détruisent mutuellement. En outre, on évite la génération de charges piézoélectriques, et on atténue efficacement l'effet de ca- nal court du transistor à effet de champ, et on n'observe également aucune dépendance de Vth vis-à-vis de la direc- tion de la grille. En outre, du fait qu'on n'observe aucune dépendance vis-à-vis de la direction de la grille, on peut fabriquer des circuits intégrés comprenant des transistors à effet de champ ayant des grilles disposées dans des di- rections arbitraires. L'invention sera mieux comprise à la lecture de la description qui va suivre d'un mode de réalisation, don- né à titre d'exemple non limitatif. La suite de la descrip- tion se réfère aux dessins annexés sur lesquels: La figure 1 est une coupe d'un dispositif à semi- conducteurs conforme à un mode de réalisation de l'inven- tion; La figure 2 est un graphique représentant la dé- pendance de l'effet de canal court vis-à-vis de la direc- tion de la grille pour un dispositif à semiconducteurs con- forme au mode de réalisation de l'invention; La figure 3 est un graphique montrant la dépen- dance de la contrainte du siliciure de tungstène vis-à-vis de la pression du gaz de pulvérisation cathodique; Les figures 4(a) et 4(b) montrent respectivement un schéma d'un circuit DCFL et un schéma de motif montrant une configuration de motif de ce circuit, conformément au mode de réalisation de l'invention; Les figures 5(a) à 5(d) sont des coupes qui il- lustrent le procédé de fabrication d'un dispositif à semi- conducteurs conforme au mode de réalisation de l'invention; La figure 6 est un schéma destiné à l'explication du procédé de mesure de la contrainte d'une couche d'isola- tion; La figure 7 est un schéma montrant une coupe la- térale d'un dispositif à semiconducteurs antérieur; La figure 8 est un graphique montrant la dépen- dance de l'effet de canal court vis-à-vis de la direction de la grille pour le dispositif à semiconducteurs de l'art antérieur; Les figures 9(a) et 9(b) montrent respectivement un schéma d'un circuit DCFL et un schéma de motif corres- pondant, qui est défini en utilisant le dispositif à semi- conducteurs de l'art antérieur; et La figure 10 est un schéma montrant la distribu- tion de charges piézoélectriques engendrées dans le subs- trat, sous l'effet de la dbntrainte de la couche d'isola- tion qui est formée dans le substrat en GaAs semi-isolant. La figure 1 montre une coupe de la structure d'un dispositif à semiconducteurs conforme à un mode de réalisa- tion de l'invention. La structure du transistor à effet de champ est la même que celle de la figure 7, et les référen- ces numériques identiques désignent des parties identiques ou correspondantes sur les deux figures. Les figures 5(a) à 5(d) sont des coupes qui illustrent un procédé pour la fabrication du dispositif & semiconducteurs de la figure 1. On va maintenant décrire le procédé de fabrica- tion de ce mode de réalisation. En premier lieu, avant l'accomplissement du pro- cessus de fabrication des figures 5(a), 5(d), on mesure la contrainte de la couche d'isolation 6 qui est concentrée dans la partie d'extrémité de l'électrode de grille 3. On effectue ceci en mesurant le degré de flexion qui se mani- feste lorsque la couche d'isolation 6 est fabriquée dans un état dans lequel aucun motif n'est formé sur un substrat 1 en GaAs d'orientation (100), comme le montre la figure 6. En d'autres termes, lorsqu'il se produit une flexion de ty- pe convexe, comme celle représentée dans la partie (b) de la figure 6, une contrainte de compression s'exerce sur le substrat 1. Lorsqu'il se produit une flexion de type conca- ve, comme le montre la partie (c) de la figure 6, une con- trainte de traction s'exerce sur le substrat 1. On évalue l'importance de la contrainte par le degré de flexion du substrat. Il existe en outre un autre procédé de mesure de la contrainte, qui est un procédé consistant à évaluer la contrainte par diffraction de rayons X. Ce procédé vise à mesurer la déformation qui ap- paraît lorsqu'on forme la couche d'isolation sur un subs- trat en GaAs d'orientation (100), et on obtient la mesure à partir de la variation du degré de diffraction des rayons X. On mesure préalablement de cette manière la con- trainte de la couche d'isolation 6 qui sera formée par un processus ultérieur, après quoi on implante des ions Si+, 12 -2 dans des conditions de 50 keV et 1,5 x 1012 cm 2, et on ef- fectue une opération de recuit pour produire une couche active 2 ayant une épaisseur de 60 à 100 nm. On dépose en- suite une couche de WSi (x = 0,2 à 0,8) sur la totalité x d'une face cristalline (100) du substrat 1 en GaAs semi- isolant, par pulvérisation cathodique jusqu'à une épaisseur d'environ 300 nm, et on forme par photolithographie une électrode de grille ayant une longueur de grille désirée de 1 à 0,5 micron. Dans le processus de dépôt de la couche de WSi qui est considéré ici, la contrainte dans la couche 3 x en WSix, après recuit, qui est déposée dans des conditions correspondant & une puissance appliquée de 450 W et une pression de pulvérisation cathodique deO 0,4 à 2,7Pa, en uti- lisant une cible qui consiste en WSi0 5, varie dans une plage de +4,5 x 10 Pa (contrainte de compression) à -6x 10 Pa (contrainte de traction), à cause de la dépendance vis-à-vis de la pression du gaz de pulvérisation cathodique qui est représentée sur la figure 3. Par conséquent, dans un cas dans lequel la couche d'isolation manifeste une con- trainte de compression de +2,5 x 108 Pa (= F1), comme il est représenté sur la figure 1, on utilise une cible en WSiO,5 pour effectuer l'opération de pulvérisation cathodi- que dans des conditions correspondant à une puissance ap- pliquée de 450 W et une pression de 0,7Pa, pour produire ainsi une couche 3 en WSi (x = 0,5), ayant une contrainte x de compression F2 de +2,5 x 108 Pa. Ensuite, comme le montre la figure 5(b), on ef- fectue une implantation ionique d'ions Si+ dans le substrat semi-isolant 1, dans des conditions de 60 keV et 1 x 1013 -2 cm, et on effectue une opération de recuit pour produire ainsi des couches diffusées à concentration élevée, 4a et 4b. Ensuite, comme le montre la figure 5(c), on forme des électrodes ohmiques 5a et 5b, consistant en AuGe/Ni/Au, d'environ 200 nm d'épaisseur, sur les couches diffusées à concentration élevée respectives 4a et 4b, après quoi, com- me le montre la figure 5(d), on forme sur la totalité de la surface du substrat, avec une épaisseur de 500 à 600 nm, une couche d'isolation consistant en un matériau tel que SiON, SiO2, ou SiN (dans le mode de réalisation considéré, il s'agit d'une couche d'isolation ayant une contrainte de compression de 2,5 x 108 Pa), dont la contrainte de com- pression a été mesurée précédemment de la manière décrite ci-dessus, et ceci achève la fabrication du dispositif du mode de réalisation. Dans le procédé de fabrication de ce mode de réa- lisation, on ajuste la contrainte de la couche 3 en WSix en commandant la pression du gaz de pulvérisation cathodique pour former le matériau WSi au moment de la fabrication de x l'électrode de grille 3, et en commandant à la fois la con- trainte vectorielle F2 de la couche 3 en WSix, et la con- trainte vectorielle F1 de la couche d'isolation 6, qui sont concentrées dans la partie d'extrémité de l'électrode de grille, de façon qu'elles présentent une relation telle que leur somme vectorielle soit égale à zéro, après quoi on ob- tient un transistor à effet de champ ne présentant aucune dépendance de l'effet de canal court vis-à-vis de la direc- tion de la grille, comme le montre la figure 2. La figure 4(b) montre un exemple d'un schéma de motif du mode de réalisation de l'invention, dans lequel le circuit de la figure 4(a) est constitué par un circuit in- tégré utilisant ce transistor à effet de champ. Sur cette figure, les parties identiques à celles de la figure 9(b) sont désignées par les mêmes références numériques. Lors- qu'on définit le motif du circuit DCFL de la figure 4(a) en utilisant le transistor à effet de champ ayant la structure décrite ci-dessus, on peut sélectionner arbitrairement la direction de la grille, du fait qu'il n'y a pas de dépen- dance de l'effet de canal court du transistor à effet de champ vis-à-vis de la direction de la grille. A titre d'exemple, l'interconnexion d'électrode de grille 7a et l'interconnexion d'électrode de grille 7b peuvent être dis- posées mutuellement dans une orientation verticale, comme le montre la figure 4(b). Dans le dispositif à semiconducteurs conforme au mode de réalisation présent, la contrainte du métal de lI grille et la contrainte de la couche isolante qui sont con- centrées dans la partie d'extrémité de l'électrode de gril- le se détruisent mutuellement, ce qui fait que leur somme vectorielle est égale à zéro et, par conséquent, on peut atténuer l'effet de canal court du transistor à effet de champ, et on n'observe aucune dépendance vis-àvis de la direction de la grille. Dans la fabrication d'un circuit intégré, ceci permet d'améliorer fortement le degré de li- berté dont on dispose pour définir la configuration du mo- tif, ce qui facilite l'intégration dans une large mesure. Dans le mode de réalisation qui est illustré ci- dessus, on utilise le substrat 1 en GaAs pour le semicon- ducteur composé, mais on peut utiliser un substrat en semi- conducteur composé constitué par d'autres matériaux des groupes III-V, tels que InP ou InAs. En outre, on peut uti- liser un substrat en semiconducteur composé utilisant des éléments des groupes II-VI. Comme il résulte de façon évidente de la descrip- tion précédente, et conformément à l'invention, la con- trainte du métal de grille et la contrainte de la couche d'isolation qui sont concentrées dans la partie d'extrémité de l'électrode de grille présentent une relation telle que leur somme vectorielle est égale à zéro, et il est possible d'atténuer l'effet de canal court du transistor à effet de champ, ainsi que de réduire la variation de la tension de seuil. Dans la définition du motif d'un circuit integré, on n'observe aucune dépendance vis-à-vis de la direction de la grille et on peut employer une direction de grille arbi- traire, ce qui procure une plus grande liberté de concep- tion et permet de réduire l'aire de la puce. Il va de soi que de nombreuses modifications peu- vent être apportées au dispositif et au procédé décrits et représentés, sans sortir du cadre de l'invention. -2645347 REVENDICATIONS 1. Dispositif à semiconducteurs comportant une électrode de grille (3) formée sur un substrat en semicon- ducteur composé (1), et une couche d'isolation (6) qui est formée de façon à recouvrir l'électrode de grille (3), ca- ractérisé en ce que la contrainte dans le métal de grille (3) et la contrainte dans la couche d'isolation (6) qui sont concentrées dans la partie d'extrémité de l'électrode de grille, présentent une relation telle que leur somme vectorielle soit égale à zéro. 2. Dispositif à semiconducteurs selon la revendi- cation 1, caractérisé en ce que le substrat en semiconduc- teur composé (1) consiste en un substrat en semiconducteur composé des groupes III-V, ou un substrat en semiconducteur composé des groupes II-VI. 3. Dispositif à semiconducteurs selon la revendi- cation 1, caractérisé en ce que le substrat en semiconduc- teur composé (1) est un substrat en GaAs semi-isolant, et l'électrode de grille (3) et la couche d'isolation (6) sont formées sur une face de cristal (100) de ce substrat. 4. Dispositif à semiconducteurs selon la revendi- cation 1, caractérisé en ce que plus de deux transistors à effet de champ sont disposés avec des directions de grille (3) différentes, dans un circuit intégré qui est fabriqué sur le substrat en semiconducteur composé (1). 5. Procédé de fabrication d'un dispositif à semi- conducteurs comportant une électrode de grille (3) formée sur un substrat en semiconducteur composé (1), et une cou- che d'isolation (6) formée de façon à recouvrir l'électrode de grille (3), caractérisé en ce que: on forme une élec- trode de grille (3) dans laquelle existe une contrainte égale à celle de la couche d'isolation (6), en effectuant sur le substrat en semiconducteur composé (1) une opération de dépôt par pulvérisation cathodique sous une pression de gaz réglée, en employant une cible ayant la composition WSi; et on forme la couche isolante (6) de façon à recou- x vrir l'électrode de grille (3). 6. Procédé de fabrication d'un dispositif à semi- conducteurs selon la revendication 5, caractérisé en ce que la première opération comprend l'acomplissement d'un dépôt par pulvérisation cathodique sur le substrat en semiconduc- teur composé (1), en utilisant une cible ayant une composi- tion comprise entre WSio 0,2 et WSio 08, sous une pression de gaz réglée dans une plagedeO,4 à 2,7Pa, ce qui a-pour effet de déposer du siliciure de tungstène dans lequel existe une contrainte identique à celle de la couche d'isolation (6) qui sera formée ultérieurement, pour produire ainsi une électrode de grille (3). 7. Procédé de fabrication d'un dispositif à semi- conducteurs selon la revendication 5, caractérisé en ce qu'on détermine préalablement, dans une opération effectuée avant la première opération, la contrainte de la couche d'isolation (6) qui sera produite ultérieurement de façon à recouvrir l'électrode de grille au cours de la seconde opération. 8. Procédé de fabrication d'un dispositif à semi- conducteurs selon la revendication 7, caractérisé en ce qu'on obtient la contrainte de la couche d'isolation (6) à partir du degré de déformation du substrat semiconducteur composé (1) qui se manifeste lorsque la couche d'isolation (6) est déposée dans une condition dans laquelle aucun mo- tif n'est formé sur le substrat en semiconducteur composé (1). 9. Procédé de fabrication d'un dispositif à semi- conducteurs selon la revendication 7, caractérisé en ce qu'on obtient la contrainte de la couche d'isolation (6) en effectuant une mesure par diffraction de rayons X sur le substrat en semiconducteur composé (1), après avoir déposé la couche d'isolation (6) dans un état dans lequel aucun motif n'est formé sur le substrat en semiconducteur composé (1). 10. Procédé de fabrication d'un dispositif à se- miconducteurs comportant un transistor à effet de champ sur un substrat en semiconducteur composé (1), caractérisé en ce qu'il comprend les opérations suivantes: on forme une couche active (2) sur le substrat en semiconducteur composé (1); on effectue une opération de dépôt par pulvérisation cathodique sur la couche active (2), en utilisant une cible ayant la composition WSi x, sous une pression de gaz réglée, x pour produire ainsi une couche (3) en WSix ayant une con- trainte identique à celle de la couche d'isolation (6) qui sera formée ultérieurement, et on attaque la couche en WSi x pour produire ainsi une électrode de grille désirée (3); on forme une couche dopée à concentration élevée (4a, 4b), par un procédé d'implantation ionique, en utilisant l'électrode de grille (3) comme masque, et on forme une électrode ohmi- que (5a, 5b) sur la couche de dopage à concentration élevée (4a, 4b); et on forme la couche d'isolation (6) sur la to- talité de la surface du substrat (1), de façon à recouvrir l'électrode de grille (3). 11. Procédé de fabrication d'un dispositif à se- miconducteurs selon la revendication 10, caractérisé en ce que la seconde opération comprend l'accomplissement d'un dépôt par pulvérisation cathodique sur la couche active (2), en utilisant une cible ayant une composition comprise entre WSi 0,2 et WSi0,8' sous une pression-de gaz réglée, dans une plage deQ4 à 2,7 Pa, pour déposer ainsi une couche de siliciure de tungstène ayant une contrainte identique à celle de la couched'isolation (6) qui sera formée ultérieu- rement, pour produire ainsi une électrode de grille (3). 12. Procédé de fabrication d'un dispositif à se- miconducteurs selon la revendication 5, caractérisé en ce que le substrat en semiconducteur composé (1) est un subs- trat en semiconducteur composé des groupes III-V ou un substrat en semiconducteur composé des groupes II-VI. 13. Procédé de fabrication d'un dispositif à se- miconducteur selon la revendication 5, caractérisé en ce que le substrat en semiconducteur composé est un substrat en GaAs semi-isolant (1), et l'électrode de grille (3) et la couche d'isolation (6) sont formées sur une face de cristal (100) de ce substrat.