FR 2647597 A1 19901130 FR 9006639 A 19900529 TRANSISTOR A EFFET DE CHAMP (FET) A SEMI-CONDUCTEURS A ISOLATEUR METALLIQUE (MIS) A JONCTION ET PROCEDE POUR SA FABRICATION --_____-- - - - - -- - - - - -- - - - - -- - - - - La présente invention se rapporte à un transis- tor à effet de champ FET à semi-conducteurs à isolateur métallique MIS à Jonction et à un procédé pour sa fabri- cation. La figure 3 est une vue en coupe transversale montrant un transistor à effet de champ FET à semi- conducteurs à isolateur métallique MIS à l'arséniure de gallium GaAs de l'art antérieur et décrit dans "IEEE Electron Device Letters, vol. EDM-7, No. 11". Sur la figure 3, la référence numérique 1 désigne un substrat GaAs semi-isolant. Une couche tampon 2 GaAs est disposée sur le substrat 1. Une couche de canal 3 GaAs de type n est disposée sur la couche tampon 2. Une couche 4 GaAlAs non-dopée est disposée sur la couche de canal 3. Des couches de contact 5 GaAlAs de type N+ sont disposées sur la couche 4 GaAlAs. Des électrodes ohmiques de drain et de source 6 sont respectivement disposées sur les couches de contact 5 et une électrode à gâchette ou porte de Schottky 7 est disposée sur la couche 4 GaAlAs. On va décrire ci-après un procédé de fabrication de ce transistor à effet de champ FET à semi-conducteurs à isolateur métallique à Jonction GaAs. La figure 4(a) est une vue en coupe transversale montrant une galette ou pastille épitaxiale pour le transistor à effet de champ à semi-conducteurs à isola- teur métallique GaAs MIS FET produit par un appareil d'épitaxie par faisceau moléculaire, désigné appareil MBE. Sur la figure 4(a), les mêmes références numériques que celles montrées à la figure 3 désignent les mêmes portions ou des portions correspondantes. La couche 3 GaAs de type n sert de canal du transistor à effet de champ FET et la couche GaAlAs non-dopée 4 sert de pellicule isolante de porte ou gàchette. Après avoir produit une pastille épitaxiale comme cela est montré à la figure 4(a), on produit des électrodes ohmiques de drain et de source 6 sur une couche de contact 5 GaAs de type n+ comme cela est montré & la figure 4(b) en ayant recours au procédé d'arrachage et & un recuit. Après quoi, on grave sélectivement à l'eau forte en utilisant un agent de réserve comme masque pour produire une structure évidée, permettant à la surface de la couche 4 GaAlAs d'être exposée. Subsequemment, on produit une électrode à gâchette de Schottky 7 sur la couche GaAlAs 4, comme cela est montré à la figure 4(c) avec l'utilisation du dessin d'agent de réserve par un procédé d'arrachage. Dans le transistor à effet de champ FET à semi-conducteurs à isolateur métallique MIS à Jonction de l'art antérieur réalisé comme cela a été décrit ci-dessus, une couche 3 GaAlAs à résistance élevée est placée entre la couche de contacts GaAs de type n+ directement au-dessous des électrodes ohmiques de source et de drain 6 et la couche 3 GaAs de type n qui sert de couche de canal. Par conséquent, la résistance de source Rs et la résistance de drain Rd du transistor à effet de champ FET sont élevées et les caractéristiques de fréquence sont détériorées. En outre, dans le procédé de gravure sélective à l'eau forte de la couche 5 GaAs de type n+ montrée à la figure 4 (c), la couche 4 GaAlAs est également attaquée de façon défavorable, et ceci donne lieu à des varia- tions dans les caractéristiques des éléments. La présente invention vise à résoudre les prob- lèmes précités et a pour but de fournir un transistor à effet de champ FET à semi-conducteurs à isolateur métallique MIS à Jonction qui réduit la résistance de source Rs du transistor à effet de champ FET tout en conservant la propriété de tension à haut pouvoir de coupure et l'uniformité des caractéristiques du transistor à effet de champ FET à semi-conducteurs à isolateur métallique MIS. Un autre but de la présente invention est de proposer un procédé de fabrication d'un transistor à effet de champ FET à semi-conducteurs à isolateur métallique MIS à Jonction qui empêche le risque de corrosion défavorable du GaAlAs lors de la gravure à l'eau forte. D'autres buts et avantages de la présente invention apparaîtront à la lecture de la description détaillée donnée ci-après; on comprendra cependant que la description détaillée et le mode de réalisation spécifique ne sont donnés qu'à titre d'illustration étant donné que différents changements et modifications peuvent être apportés dans l'esprit et la portée de l'invention et qui apparaîtront à l'homme de l'art à partir de cette description détaillée. Un transistor à effet de champ FET à semi- conducteurs à isolateur métallique MIS à jonction selon la présente invention comprend une électrode ohmique de drain et de source produite directement sur la couche de canal. Ceci réduit la composante de résistance parasite due à la couche de semi-conducteurs non-dopée et les caractéristiques de haute fréquence s'en trouvent améliorées. Dans un procédé de fabrication d'un transistor à effet de champ FET à semiconducteurs à isolateur métallique MIS à jonction selon la présente invention, des portions d'une couche à semi-conducteurs non-dopée au niveau o seront produites les électrodes ohmiques de drain et de source sont enlevées par gravure à l'eau forte et les électrodes ohmiques sont produites directe- ment sur la couche GaAs de type n exposée à l'ouverture. Ceci réduit la résistance Rs du transistor à effet de champ et la résistance Rd du drain du transistor à effet de champ FET. En outre, aucun procédé n'est nécessaire pour évider par gravure & l'eau forte la couche de courant porteur haute densité sur la surface supérieure extrême et les variations dans les caractéristiques des éléments sont fortement réduites. On va maintenant brièvement décrire les dessins dans lesquels les figures l(a) à l(f) sont des vues en coupe transversale montrant des étapes opératoires pour la production d'un transistor à effet de champ FET à semi-conducteurs à isolateur métallique MIS à jonction selon un mode de réalisation de la présente invention. Les figures 2(a) à 2(d) sont des vues en coupe transversale montrant des étapes opératoires pour produire un transistor à effet de champ FET à semi- conducteurs à isolateur métallique MIS à Jonction selon un autre mode de réalisation de la présente invention; la figure 3 est une vue en coupe transversale montrant un transistor à effet de champ FET à semi- conducteurs à isolateur métallique MIS de l'art antérieur; et les figures 4(a) à 4(d) sont des vues en coupe transversale montrant des étapes opératoires pour produire le transistor à effet de champ FET à semi- conducteurs à isolateur métallique MIS de l'art antérieur. On va maintenant décrire dans le détail les modes de réalisation préférés de la présente invention avec référence aux dessins dans lesquels: 3O Les figures l(a) à l(f) sont des vues en coupe transversale montrant des étapes opératoires pour produire un transistor à effet de champ FET à semi- conducteurs à isolateur métallique MIS à jonction selon un mode de réalisation de la présente invention. Sur ces figures, la référence numérique 1 désigne un substrat GaAs semi-isolant. Une couche tampon GaAs 2 est disposée sur le substrat 1. Une couche de canal 3 GaAs de type n est disposée sur la couche tampon 2. Une couche 4 GaAlAs non-dopée est disposée sur la couche GaAs 3. La réfé- rence numérique 50 désigne un dessin d'agent de réserve ayant des portions d'ouvertures correspondant & la source et au drain, la référence numérique 60 désigne un métal ohmique, la référence numérique 70 désigne un dessin d'agent de réserve, et la référence numérique 80 désigne une électrode à gâchette de Schottky. On va décrire ci-après le procédé de fabrica- tion. Dans un premier temps, on fait pousser successi- vement une couche tampon 2 GaAs, une couche 3 GaAs de type n, et une couche 4 GaALAs non-dopée sur le substrat 1 GaAs semi-isolant par le procédé de croissance épi- taxiale, par exemple, un procédé d'épitaxie par faisceau moléculaire (MBE) un procédé MOCVD, ou un procédé LPE. Ici, on produit une couche 3 GaAs de type n dans une condition o la densité du courant porteur est de 6 x 1017 cm-3 et l'épaisseur est de 0, 06 microns de façon à obtenir l'IDSS souhaitée (valeur de courant traversant le transistor à effet de champ FET lorsque la tension de gâchette est égale à zéro), une gm souhaitée (conduc- tance mutuelle) et une Vp souhaité (tension de pince- ment) lorsqu'une électrode à gâchette de Schottky est produite dans le dernier procédé. Ensuite, on plaque un agent de réserve sur la pastille, et on exécute un dessin d'agent de réserve 50 ayant des portions d'ouverture correspondant aux régions de production d'électrodes ohmiques de drain et de source à l'aide d'une technique photolithographique usuelle comme cela est montré à la figure l(a). Ensuite, comme cela est montré à la figure l(b), on procède à la gravure à l'eau forte de la couche 4 GaAlAs non-dopée ce qui entraîne une augmentation de la résistance de source Rs et de la résistance de drain Rd en utilisant l'agent de réserve comme masque, ce qui permet d'exposer la couche de canal 3 GaAs de type n. Cette gravure & l'eau forte n'est pas obligatoirement interrompue & la surface de la couche de canal 3 GaAs de type n. Cependant, lorsque la gravure à l'eau forte est interrompue & la surface de la couche de canal 3 GaAs de type n, en adoptant un procédé de gravure à l'eau forte sélective, on peut éviter la variation des caractéristiques de fuite. Pour la gravure sélective de la couche GaAlAs et non pour la couche GaAs, on connaît bien la gravure à l'eau forte par voie humide à l'aide d'une solution d'acide fluorique. Subséquemment, on dépose un métal ohmique 60 tel que AuGe/Ni, sur toute la surface de la pastille par un procédé d'évaporation comme cela est montré à la figure 1(c). Ensuite, on enlève les portions inutiles de métal par un procédé d'arrachage comme cela est montré à la figure l(d), après quoi on effectue un recuit en atmos- phère H2 à 380 C pendant 5 minutes ce qui permet d'ob- tenir de bonnes caractéristiques ohmiques. Ensuite on produit un dessin d'agent de réserve 70 ayant une portion d'ouverture correspondant à la région de production de l'électrode de gâchette et on dépose un métal à gâchette de Schottky tel que Ti/Au, sur toute la surface par un procédé d'évaporation, comme cela est montré à la figure l(e). Puis on enlève les portions inutiles de métal par un procédé d'arrachage, ce qui permet d'obtenir le transistor à effet de champ FET à semi-conducteurs à isolateur métallique MIS montré à la figure l(f). Comme cela est décrit ci-dessus, la couche à semi-conducteurs non-dopée au-dessous des électrodes ohmiques de drain et de source qui augmente la résistance parasite est enlevée par gravure à l'eau forte et des électrodes ohmiques sont produites sur la couche de canal GaAs de type n exposée à cette région. Par conséquent, la résistance de source Rs et la 2647'97 résistance de drain Rd du transistor à effet de champ FET sont réduites et aucun procédé n'est nécessaire pour évider par gravure à l'eau forte la couche de courant porteur haute densité sur la surface supérieure extrême, ce qui se traduit par une réduction des variations dans les caractéristiques des éléments. Les figures 2(a) à (d) sont des vues en coupe transversale montrant les étapes opératoires pour pro- duire un transistor à effet de champ FET à semi- conducteurs à isolateur métallique MIS à Jonction selon un second mode de réalisation de la présente invention. Dans ces figures, les mômes références numériques que celles montrées à la figure 1 désignent les mêmes portions ou des portions correspondantes. Dans ce second mode de réalisation, après avoir produit une électrode à gàchette de Schottky, on effectue une gravure à l'eau forte sur une couche GaAlAs non-dopée. On va décrire ci-après le procédé de production. En premier lieu, de façon similaire au premier mode de réalisation, on fait successivement pousser une couche tampon 2 GaAs, une couche 3 GaAs de type n, et une couche 4 GaAlAs non-dopée sur une substrat 1 GaAs semiisolant par le procédé de croissance épitaxiale, par exemple un procédé d'épitaxie par faisceau molé- culaire MBE, un procédé MOCVD, ou un procédé LPE. Apres quoi, on plaque un agent de réserve sur la pastille, et l'on produit un dessin d'agent de réserve ayant une portion d'ouverture correspondant à la région de production d'électrodes à gachette de Schottky à l'aide d'une technique photolithographique usuelle. Ensuite, on dépose un métal de gâchette de Schottky tel que Ti/Au sur toute la surface par un procédé d'évaporation et l'on enlève par un procédé d'arrachage les portions inutiles du métal pour produire une électrode de gàchette 80 comme cela est montré à la figure 2(a). On plaque alors de nouveau l'agent de réserve sur toute la surface de la pastille et l'on produit un dessin d'agent de réserve 50 ayant des portions d'ouverture correspon- dant aux régions de production d'électrodes ohmiques de source et de drain par une technique photolithographique usuelle comme cela est montré à la figure 2(b). Ensuite, comme cela est montré à la figure 2(c), on grave à l'eau forte une couche 4 GaAlAs non-dopée en utilisant l'agent de réserve 50 comme masque, ce qui permet d'exposer la surface de la couche de canal 3 GaAs de type n. Subsé- quemment, on dépose un métal ohmique 60 tel que AuGe/Ni sur toute la surface par un procédé d'évaporation et l'on enlève les portions inutiles de métal par un procédé d'arrachage, ce qui permet d'obtenir un transistor à effet de champ FET à semi-conducteurs à isolateur métallique MIS montré à la figure l(f). Dans ce second mode de réalisation, on enlève la couche GaAlAs non-dopée directement au-dessous des électrodes ohmiques de source et de drain qui provoquent une résistance parasite par une gravure à l'eau forte et l'on produit des électrodes ohmiques sur la couche de canal GaAs de type n exposée à cette région. Par consé- quent, la résistance parasite est réduite et aucun procédé n'est nécessaire pour l'enlèvement par gravure à l'eau forte, ce qui a pour résultat de réduire les variations des caractéristiques des éléments. Tandis que dans les premier et second modes de réalisation décrits ci-dessus la couche à semi-conduc- teurs non-dopée est constituée par GaAlAs, celle-ci peut être constituée par tout matériau pouvant pousser épitaxialement sur la couche GaAs, par exemple GaInAs. Comme il ressort de la description précitée, selon la présente invention, un transistor à effet de champ FET à semiconducteurs à isolateur métallique MIS à Jonction comprend des électrodes ohmiques de source et de drain produites directement sur la couche de canal. 2647.597 Par conséquent, la composante de résistance parasite due à la couche à semi-conducteurs non-dopée est réduite et les caractéristiques haute fréquence sont améliorées. Selon un procédé de production d'un transistor à effet de champ FET à semi-conducteurs à isolateur métallique MIS & jonction, une couche à semiconducteurs non-dopée au-dessous des électrodes ohmiques de drain et de source est enlevée par gravure à l'eau forte et les électrodes ohmiques sont produites directement sur la couche de canal GaAs de type n exposée à l'ouverture. Par conséquent, la résistance de source Rs et la résis- tance de drain Rd du transistor à effet de champ FET qui se produisent dans le passage de courant en provenance des électrodes ohmiques de source et de drain vers la région de canal sont fortement réduites. En outre, étant donné qu'aucun procédé n'est nécessaire pour évider par gravure à l'eau forte la couche du courant porteur haute densité au niveau de la surface supérieure extrême, les variations dans les caractéristiques des éléments sont fortement réduites. Ainsi, les caractéristiques haute fréquence du transistor à effet de champ FET à semi-con- ducteurs à isolateur métallique MIS s'en trouvent améliorées. REVENDICATIONS 1. Transistor à effet de champ FET à semi-con- ducteurs à isolateur métallique MIS à Jonction, caracté- risé en ce qu'il comprend: une couche de canal (3) produite sur un substrat semi-isolant (1) par l'intermédiaire d'une couche tampon (2); des électrodes ohmiques de source et de drain produites directement sur une région prédéterminée de la couche de canal; et une électrode à porte ou gâchette de Schottky (80) produite sur la couche de canal (3) entre les électrodes ohmiques de source et de drain par l'inter- médiaire d'une couche à semi-conducteurs non-dopée (4). 2. Transistor à effet de champ FET à semi-conduc- teurs à isolateur métallique MIS à Jonction selon la revendication 1, caractérisé en ce que le substrat (1) comprend GaAs semi-isolant, la couche tampon (2) comprend GaAs, la couche de canal (3) comprend GaAs de type n, et la couche à semi-conducteurs non-dopée (4) comprend GaAlAs. 3. Procédé de production d'un transistor à effet de champ FET à semiconducteurs à isolateur métallique MIS à Jonction caractérisé en ce qu'il comprend les étapes consistant à: enlever par gravure à l'eau forte une couche à semi-conducteurs non-dopée (4) de la région de production ohmique de source et de drain, de façon à exposer une couche de canal (3) existant en-dessous avant de produire cette région ohmique de source et de drain; et produire des électrodes ohmiques sur la couche de canal (3) exposée. 4. Procédé de 'production d'un transistor à effet de champ FET & semiconducteurs à isolateur métallique MIS à Jonction selon la revendication 3, caractérisé en ce qu'il comprend les étapes consistant à: produire une couche de canal (3) sur un substrat semi-isolant (1) par l'intermédiaire d'une couche tampon (2); produire une couche à semi-conducteurs non-dopée (4) sur la couche de canal (3); plaquer un agent de réserve sur la couche à semi-conducteurs non-dopée et réaliser le dessin de l'agent de réserve (70) de façon à obtenir des portions d'ouverture correspondant à la région de production ohmique de source et de drain; graver à l'eau forte cette couche à semi-conduc- teurs non-dopée (4) en utilisant l'agent de réserve comme masque de façon à exposer la couche de canal (3); déposer un métal d'électrode ohmique (50) de source et de drain sur toute la surface de la pastille et enlever l'agent de réserve pour produire des électrodes ohmiques de source et de drain sur la couche de canal (3); plaquer l'agent de réserve sur toute la surface de la pastille et réaliser le dessin de l'agent de réserve (70) de façon à obtenir une portion d'ouverture correspondant à une région de production d'électrodes à gâchette de Schottky (80); et déposer un métal d'électrodes à gâchette Schottky sur toute la surface de la gâchette et enlever l'agent de réserve pour produire une électrode à gâchette de Schottky (80). 5. Procédé de production d'un transistor à effet de champ FET à semiconducteurs à isolateur métallique MIS à Jonction selon la revendication 4, caractérisé en ce que le substrat (1) comprend GaAs semi-isolant, la couche tampon (2) comprend GaAs, la couche de canal (3) comprend GaAs de type n, et la couche & semi-conducteurs non-dopée (4) comprend GaAlAs. 6. Procédé de production d'un transistor & effet de champ FET à semiconducteurs à isolateur métallique MIS à jonction selon la revendication 3, caractérisé en ce qu'il comprend les étapes consistant à: produire une couche de canal (3) sur un substrat semi-isolant (1) par l'intermédiaire d'une couche tampon (2); produire une couche à semi-conducteurs non-dopée (4) sur la couche de canal (3); produire une électrode à gàchette de Schottky (80) sur une région prédéterminée de la couche à semi- conducteurs non-dopée (4); plaquer l'agent de réserve sur toute la surface de la pastille et réaliser le dessin de l'agent de réserve (70) de façon à obtenir des portions d'ouverture correspondant à la région de production ohmique de source et de drain; graver à l'eau forte la couche à semi-conducteurs non-dopée (4) en utilisant l'agent de réserve comme masque de façon à exposer la couche de canal (3); et déposer un métal d'électrodes ohmiques de source et de drain sur toute la surface de la pastille et enlever l'agent de réserve pour produire des électrodes ohmiques de source et de drain sur la couche tampon. 7. Procédé de production d'un transistor à effet de champ FET à semiconducteurs à isolateur métallique MIS à Jonction selon la revendication 6, caractérisé en ce que le substrat (1) comprend GaAs semi-isolant, la couche tampon (2) comprend GaAs, la couche de canal (3) comprend GaAs de type n, et la couche à semi-conducteurs non-dopée (4) comprend GaAlAs.