FR 2639765 A1 19900601 FR 8910770 A 19890810 La présente invention concerne un composant de mémoire semi-conductrice rémanente (non volatile), en particulier sa structure. Dans une cellule de mémoire rémanente clas- sique, une tension continue de 12 à 15 V.est appliquée à une grille de commande 6 et une tension de 6 à 8 V., suffisante pour produire des électrons chauds dans une région de drain, est appliquée à un drain 7 pour injec- ter des électrons dans une grille flottante 5 pendant un programme. Ainsi, la cellule devient du type à enrichis- sement à mesure que plus d'électrons, possédant suffisam- ment d'énergie pour franchir la barrière d'oxyde de grille, s'accumulent sur la grille flottante. En consé- quence, un fort courant continu passe dans la cellule du fait qu'une haute tension est appliquée à la grille de commande 6 et au drain 7 pendant le programme. En outre, une tension de 0 V. est appliquée à la grille de commande 6 et une tension continue de 12 à 18 V. est aussi appliquée au drain 7 pour effacer le contenu de la cellule, en faisant ainsi en sorte que les électrons injectés traversent par effet-tunnel l'oxyde de grille en direction du drain 7. En conséquence, il se manifeste un problème de dégradation de l'oxyde 2 de la grille flot- tante àmesure quele nombrede cycles de programme/effacement augmente. La présente invention a été conçue pour améliorer la fiabilité de l'oxyde de grille flottante et pour obtenir une faible consommation d'énergie du fait qu'il est possible de la programmer par une tension relativement faible. Conformément à la présente invention, il est créé un composant de mémoire semi-conductrice rémanente, comprenant une région de champ en oxyde épais, des pre- mière et seconde régions actives entourées par la région de champ, des première et seconde couches d'isolation de grille situées sur les première et seconde régions acti- ves, une première grille de faible résistance formée sur les première et seconde couches d'isolation de grille, une troisième couche d'isolation située sur la première grille, une seconde grille de faible résistance formée sur la troisième couche d'isolation, une région de canal située en dessous de la première couche d'isolation de grille et formée par la première grille, et un drain et une source fortement dopés et d'un type opposé à celui du substrat. En outre, les processus de formation du transistor avec un canal et zone de diffusion en substrat n+ peuvent être réalisés en opérant sur le puits de type opposé à la place du substrat semi-conducteur. Selon d'autres caractéristiques de l'invention: - le substrat, en dessous de la secondecouche d'isolation de grille et dans la seconde région active, est fortemnet dopé avec le même type que le substrat semiconducteur, - le substrat est de type -n et la source et le drain sont fortement dopés avec une impureté de type -p, - le substrat est un puits n formé dans le substrat -p et la source et le drain sont fortement dopés avec une impureté de type -p, - le substrat est de type -n et la région située en dessous de la seconde couche d'isolation de grille est fortement dopée avec une impureté de type -n, - le substrat est agencé en forme de puits -n sur le substrat de type -p et la région située en dessous de la seconde couche isolante de grille est for- tement dopée avec une impureté de type -n, - les première et seconde couches d'isola- tion de grille sont des couches de SiO2 et la troisième couche d'isolation est une couche de SiO2 ou une couche composite d'oxyde- nitrure-oxyde, - les première et seconde grilles sont for- mées de polysilicium et des dormeurs de type -n sont injectés dans le polysilicium pour obtenir une faible résistance, - les première et seconde grilles sont for- mées de polysilicium fortement dopé et d'un métal ou siliciure de faible résistance, - la seconde couche d'isolation de grille est un couche de SiO2 d'une épaisseur de 50 à 150 A de telle sorte que les électrons quittent le substrat au travers du second oxyde de grille sous l'effet de la différence de tension entre la seconde grille et le substrat pendant l'effacement de la cellule, en déca- lant ainsi négativement la tension de seuil, - la première couche d'isolation de grille est une couche de Sio2 d'une épiasseur de 100 à 500 A de telle sorte que la première grille soit rendue con- ductrice et que les électrons chauds dûs à la haute tension source-drain soient injectés dans la première grille en franchissant la barrière d'oxyde de grille pendant le programme de la cellule, en décalant ainsi positivement la tension de seuil, - la troisième couche d'isolation a une épaisseur de 150 à 600 A pendant sa formation, - la première et la seconde grille sont gravées en auto-alignement. D'autres caractéristiques et avantages de l'invention seront mis en évidence dans la suite de la description, donnée à titre d'exemple non limitatif, en référence aux dessins annexés dans lesquels: La Figure 1 montre une structure verticale de la cellule conventionnelle; Les Figures 2(a) à (c) représentent respec- tivement des schémas montrant l'agencement et la structure verticale de la cellule conforme à l'invention, les coupes étant faite selon les lignes AA et BB. Sur les Figures 2(a) à 2(c), les références 11 et 12 désignent respectivement le substrat -n et l'o- xyde de champ, les références 13 et 14 désignent le canal du transistor et l'oxyde-tunnel tandis que les références , 16 et 17 désignent respectivement la grille flottante, la grille de commande et l'oxyde "interpoly". On va maintenant décrire la structure de la présente invention. En premier lieu, le transistor MOS avec un canal et la zone de diffusion n+ sont formés sur le substrat semi-conducteur 11, l'oxyde tunnel 14 est formé sur ladite zone de diffusion n+ et la grille flot- tante est formée sur l'oxyde-tunnel 14 et le transistor à un canal. Ensuite, la grille de commande 16 est formée après la formation de l'oxyde "interpoly" 17. Les conditions opératoires sont les suivan- tes. Comme indiqué sur la Figure 2(b), si une grande tension négative est appliquée à la grille de commande et si une tension de 5 V. est appliquée au substrat semi- conducteur 11 pour effacer le contenu de la cellule, le champ électrique proportionnel à la différence de tension entre le substrat semi-conducteur 11 et la grille flot- tante est engendré par couplage capacitif dans l'oxyde- tunnel 14. Si le champ électrique est suffisamment grand pour propulser des électrons par effet de tunnel, des électrons se trouvant dans la grille flottante la quittent en direction du substrat. La tension de seuil VTE de la cellule effacée devient suffisamment négative (VTE " 0). Si la tension grille-source appliquée est plus grande que la tension de seuil après l'état d'effa- cement, le transistor est rendu conducteur et du courant passe. Si la tension drain-source VDS est suffisamment petite (VDS t 0), des électrons chauds sont engendrés dans la région d'appauvrissement de canal qui est proche du drain. Certains de ces électrons chauds sont injectés dans la grille flottante du fait qu'ils possèdent une énergie suffisante pour franchir la barrière d'oxyde de grille. En conséquence, la cellule programmée devient le transistor du type à appauvrissement ou à faible tension de seuil Vtp après un programme, de sorte que la tension de seuil de la cellule programmée est décalée progressi- vement. Pour déterminer la donnée après programme/ effacement (1 ou 0), des tensions continues de 3 V. et V. sont respectivement appliquées au drain et à la source. Egalement, une tension de 3 V. est appliquée à la grille, en déterminant ainsi la donnée (1 ou 0) en correspondance à l'activation/désactivation de la cellule. Comme mentionné ci-dessus, le programme peut être réalisé à une basse tension et les caractéristiques de fiabilité de la cellule peuvent être améliorées en formant la zone de diffusion et l'oxyde-tunnel sur le substrat. Bien entendu, la présente invention n'est pas limitée au mode de réalisation qui vient d'être décrit, mais s'étend à toute variante conforme à son esprit. REVENDICATIONS 1.- Composant de mémoire rémanente, caracté- risé en ce qu'il comprend une région de champ en oxyde épais, des première et seconde régions actives entourées par la région de champ, des première et seconde couches d'isolation de grille situées sur les première et seconde régions activées, une première grille de faible résistance formée sur les première et seconde couches d'isolation de grille, une troisième couche d'isolation située sur la première grille de faible résistance, une seconde grille de faible résistance formée sur la troisième couche d'iso- lation, une région de canal (13) située en dessous de la première couche d'isolation de grille et formée par la première grille, et un drain et une source fortement dopés, d'un type opposé à celui du substrat (11) et séparés par la région de canal (13). 2.- Composant de mémoire rémanente selon la revendication 1, caractérisé en ce que le substrat, en dessous de la seconde couche d'isolation de grille et dans la seconde région active, est fortement dopé avec le même type que le substrat semiconducteur. 3.- Composant de mémoire rémanente selon la revendication 1, caractérisé en ce que le substrat est de type -n et la source et le drain sont fortement dopés avec une impureté de type -p. 4.- Composant de mémoire rémanente selon la revendication 1, caractérisé en ce que le substrat est un puits -n formé dans le substrat -p et la source et le drain sont fortement dopés avec une impureté de type -p. 5.- Composant de mémoire rémanente selon la revendication 2, caractérisé en ce que le substrat est de type -n et la région située en dessous de la seconde couche d'isolation de grille est fortement dopée avec une impureté de type -n. 6.- Composant de mémoire rémanente selon la revendication 2, caractérisé en ce que le substrat est agencé en fomre de puits -n sur le substrat de type -p et la région située en dessous de la seconde couche isolante de grille est fortement dopée avec une impureté de type -n. 7.- Composant de mémoire rémanente selon la revendication 1, caractérisé en ce que les première et seconde couches d'isolation de grille sont des couches deSiO2 et la troisième couche d'isolation est une couche de SiO2 ou une 'couche composite d'oxyde-nitrure-oxyde. 8.- Composant de mémoire rémanente selon la revendication 1, caractérisé en ce que les première et seconde grilles sont formées de polysilicium et des dormeurs de type -n sont injectés dans le polysilicium pour obtenir une faible résistance. 9.- Composant de mémoire rémanente selon la revendication 1, caractérisé en ce que les première et seconde grilles sont formées de polysilicium fortement dopé et d'un métal ou siliciure de faible résistance. 10.- Composant de mémoire rémanente selon la revendication 1, caractérisé en ce que la seconde couche d'isolation de grille est une couche de SiO2 d'une épaisseur de 50 à 150 A de telle sorte que les électrons quittent le substrat au travers du second oxyde de grille sous l'effet de la différence de tension entre la seconde grille et le substrat pendant l'effacement de la cellule, en décalant ainsi négativement la tension de seuil. 11.- Composant de mémoire rémanente selon la revendication 1, caractérisé en ce que la première couche d'isolation de grille est une couche de SiO2 d'une épaisseur de 100 à 500 A de telle sorte que la première grille soit rendue conductrice et que les électrons chauds dûs à la haute tension source-drain soient injectés dans la première grille en franchissant la barrière d'oxyde de grille pendant le programme de la cellule, en décalant ainsi positivement la tension de seuil. 12.- Composant de mémoire rémanente selon la revendication 1, caractérisé en ce que la troisième couche d'isolation a une épaisseur de 150 à 600 A pendant sa formation. 13.- Composant de mémoire rémanente selon la revendication 1, caractérisé en ce que la première et la seconde grilles sont gravées en auto-alignement.