FR 2644659 A1 19900921 FR 8903611 A 19890320 Procédé et équipements d'extrémité perfectionnés pour établir des liaisons de télécommunications de débit élevé à travers des canaux indépendants La présente invention concerne la synchronisation de canaux banalisés indépendants d'un réseau de télécommunications afin d'obtenir une liaison de débit élevé. Plus particulièrement, l'invention concerne des perfectionnements apportés à un procédé et des équipements d'extrémité connus destinés à de telles liaisons de débit élevé. La demande de brevet français N 88-09088 du 5 juillet 1988 décrit un procédé et des équipements d'extrémité selon lesquels des bits ou trames de synchronisation sont émis en continu pendant lu toute la durée d'une liaison. La transmission de trames de synchronisation en continu présente l'inconvénient de prélever une part de débit dans chacun des canaux banalisés intervenant dans la liaison. Par conséquent, il est nécessaire pour établir une liaison de débit strictement égale à n.D, n étant un entier supérieur à 1 et D un débit de base des canaux banalisés, de disposer d'un nombre de canaux supérieur à n, typiquement d'un nombre de canaux égal à n+l. De plus, dans ces équipements d'extrémité le traitement des trames de synchronisation à la réception sont effectués en parallèle par n circuits de synchronisation inclus respectivement dans n circuits de réception de canal intervenant dans la liaison de débit élevé. Une diminution sensible pourrait être apportée au coût de revient desdits circuits de réception de canal en remplaçant ce traitement parallèle par un traitement séquentiel des trames de synchronisation. Un seul circuit de synchronisation suffit dans ce cas et il est partagé entre tous les circuits de réception de canal. La présente invention vise à fournir un procédé et des équipements d'extrémité perfectionnés ne présentant pas les 3u inconvénients mentionnés ci-dessus. A cette fin, le procédé selon l'invention pour établir une liaison de télécommunications de débit élevé entre une extrémité de -2- transmission et une extrémité de réception par association d'un nombre prédéterminé de n canaux banalisés indépendants d'un réseau de télécommunications à commutation temporelle synchrone, dans l'extrémité de transmission des trames de synchronisation étant transmises dans chacun des canaux et dans l'extrémité de réception les trames étant détectées afin de commander la synchronisation de moyens de réception et de compenser des disparités de temps de transit dans les canaux, est caractérisé en ce que dans l'extrémité de transmission lesdites trames de synchronisation sont transmises dans les canaux uniquement pendant une phase d'établissement et synchronisation de la liaison à débit élevé antérieurement à une phase de transfert de données, et dans l'extrémité de réception les trames de synchronisation sont détectées séquentiellement et la synchronisation est effectuée canal par canal, et en ce que pendant 1 ladite phase de transfert de données la liaison de débit élevé a un débit égal à n.D, o D est un débit strictement égal à un débit de base que peut écouler chacun des canaux. Un équipement d'extrémité selon l'invention pour la mise en oeuvre du procédé ci-dessus comprend des moyens de transmission, des moyens de réception, et des moyens de commande, et est caractérisé en ce que lesdits moyens de réception comprennent N circuits de canal pour recevoir respectivement N canaux, o N est une valeur maximale du nombre n, des moyens de synchronisation activés pendant la phase d'établissement et synchronisation pour recevoir séquentiellement les trames de synchronisation, détecter des débuts de trame et synchroniser successivement les circuits de canal, une mémoire tampon mémorisant N files tampon associées respectivement aux N circuits de canal et des moyens d'adressage de lecture activés pendant la phase de transfert de données pour adresser séquentiellement en lecture les files tampon. L'invention sera mieux comprise à la lecture de la description suivante du procédé perfectionné et de plusieurs réalisations préférées de l'équipement d'extrémité perfectionné selon l'invention en référence aux dessins annexés correspondants dans lesquels: -3- - la Fig. 1 est un bloc-diagramme montrant un exemple d'interconnexion entre un équipement d'extrémité selon l'invention associé à une installation d'abonné et un autocommutateur local; - la Fig. 2 montre la structure d'une trame de type MIC; - la Fig. 3 est un bloc-diagramme de l'équipement d'extrémité; - la Fig. 4 montre des trames et multitrames de synchronisation produites par l'équipement d'extrémité et transmises dans les canaux du réseau de télécommunications pendant une phase d'établissement et synchronisation de la communication; - la Fig. 5 est un bloc-diagramme détaillé d'un circuit de démultiplexage inclus dans l'équipement d'extrémité; - la Fig. 6 est un bloc-diagramme détaillé d'un circuit de réception multicanaux inclus dans l'équipement d'extrémité; - la Fig. 7 est un bloc-diagramme schématique d'une mémoire tampon incluse dans le circuit de réception multicanaux; - la Fig. 8 est un diagramme montrant différents phases d'une communication multicanaux et notamment la phase d'établissement et synchronisation de la communication; et - la Fig. 9 est un diagramme détaillant une sous-phase de synchronisation. En référence à la Fig. 1, un équipement d'extrémité multicanaux EE selon l'invention est raccordé à une installation d'abonné AB et à un autocommutateur local AC d'un réseau de télécommunications de type RNIS à communication temporelle synchrone. L'installation d'abonné AB est reliée à l'équipement EE à travers une ligne bidirectionnelle LA. La ligne LA est prévue pour écouler dans les deux sens de communication un canal de débit variable égal à n.D, o D est un débit de base par exemple égal à 64 kbit/s dans le cas o le réseau de télécommunications est de type MIC et n est un entier variant entre 1 et un nombre maximum N, N étant typiquement compris entre 2 et 30. Le canal dé débit variable est par exemple supporté par des multiplex temporels MIC à 2,048 Mbit/s. L'équipement EE est relié à l'autocommutateur AC à travers une liaison multiplex bidirectionnelle LR. Selon un sens de communication sortant, un 6 4,4 6 59 -4- 64465 -- 4 -- premier multiplex temporel MIC à 2,048 Mbit/s de la liaison LR convoie au maximum N canaux de données sortants DT1 à DTN. Selon un sens de communication entrant un second multiplex temporel MIC à 2,048 Mbit/s de la liaison LR convoie au maximum N canaux de données entrants DR1 à DR. L'équipement EE peut aussi être relié à l'autocommutateur AC à travers plusieurs liaisons bidirectionnelles ayant par exemple chacune un débit utile égal à 144 kbit/s. Comme montré à la Fig. 2, un multiplex temporel MIC à 2,048 Mbit/s comprend 30 voies de données correspondant respectivement à des intervalles temporels IT1 à IT15 et IT17 à IT3I, une voie de synchronisation correspondant à un intervalle temporel IT0 convoyant des mots de verrouillage de la trame MIC, et une voie de signalisation correspondant à un intervalle temporel IT16. N voies de données du multiplex MX sont respectivement attribuées aux N canaux de données entrants DT1 à DTN ou DR1 à DR. L'intervalle temporel IT16 convoie des informations de signalisation correspondant aux N canaux de données. En référence à la Fig.3, l'équipement d'extrémité multicanaux EE selon l'invention comprend essentiellement une interface de ligne d'abonné 1, un contrôleur de communication 2, un circuit de démultiplexage 3, et un circuit de réception multicanaux 4, des- multiplexeurs 5 et 7 par exemple du type MIC à 2,048 Mbit/s et une interface de ligne du réseau 6. L'interface de ligne d'abonné 1 est connectée à la ligne LA. Selon le sens de communication sortant, les informations transmises par l'installation d'abonné AB sont délivrées au contrôleur de communication 2 et au circuit de démultiplexage 3 par l'interface I sous la forme de mots TD multiplexés d'une trame MIC, MX1. Parallèlement à chaque mot TD transmis, des numéros d'intervalle temporel multiplexés NI sont également fournis par l'interface 1. Les numéros NI varient de 0 à 31 et indiquent les voies MIC correspondantes de mots TD transmis par l'interface 1. Selon le sens de communication entrant, l'interface 1 reçoit des mots multiplexés d'une autre trame MIC, MX2, fournie par le circuit de multiplexage 7. Dans cette trame MX2, des informations de signalisation SG(IT16) ont été introduites par le circuit de -5- multiplexage 7. Les informations SG(IT16) fournies par le contrôleur 2 sont incluses dans l'intervalle temporel IT16 de la trame et sont destinées à l'installation d'abonné. Le contrôleur de communication 2 est par exemple un circuit à microprocesseur; il gère la signalisation de commande d'appel des communications et commande le fonctionnement de l'équipement d'extrémité EE pendant les différentes phases et sous-phases de communication, en produisant des mots et bits de signalisation, des mots de commande interne et des signaux de rythme destinés aux différents circuits de l'équipement EE. Le circuit de démultiplexage 3 comprend un circuit de transmission de bits de synchronisation qui a pour fonction de transmettre des bits de synchronisation de trame et de multitrame BS pour les inclure dans les mots TD à la place de bits de données et cela pendant une phase d'établissement et synchronisation de la communication. Un multiplexeur d'aiguillage 200 est prévu dans le circuit 20 afin de transmettre les bits de synchronisation BS dans les canaux DT1 à DTN sous la commande d'un signal ES qui indique à l'état "1" la phase d'établissement et synchronisation de la communication. Le contrôleur de communication 2 et le circuit de réception multicanaux 4 sont tous deux connectés à l'interface de ligne du réseau 6. L'interface 6 transmet au circuit de réception 4 et au contrôleur 2 les mots RD multiplexés de la trame MIC entrante, et des numéros d'intervalles temporels multiplexés NI. Le contrôleur de communication 2 fournit au circuit de réception 4 les numéros d'intervalles temporels NIa affectés aux différents circuits de canal 411 à 41N inclus dans le circuit 4, selon un ordre de synchronisation affecté aux canaux. Le contrôleur 2 transmet également au circuit 4 des adresses de sélection de canal AC pour adresser des circuits de canal inclus dans le circuit de réception 4 afin de leur attribuer les numéros d'intervalles temporels NIa. De plus, en fin de phase d'établissement et synchronisation de la communication, le contrôleur 2 transmet un mot de débit DB et une impulsion SI pour initialiser un compteur de lecture inclus dans le circuit 4. Le circuit de réception 4 délivre au circuit de démultiplexage 3 à travers un unique fil, les bits de -6- synchronisation BS correspondant successivement aux canaux de données DT1 à DTN ainsi qu'une impulsion de commande de commutation CI pour commuter la synchronisation sur un circuit de canal suivant. Cette impulsion CI est également fournie au contrôleur de communication 2 qui peut ainsi suivre l'évolution de la synchronisation des canaux. Les N canaux de données DT1 à DTN sont traités dans le réseau de télécommunications comme N canaux banalisés indépendants de débit de base égal à 64 kbit/s. Les N canaux de données DT1 à DTN empruntent différents trajets dans le réseau de télécommunications et sont reçus à la réception avec des retards variables importants. Il est donc nécessaire de prévoir à la réception une resynchronisation des canaux entre eux. Pendant la phase d'établissement et synchronisation de la communication, les bits de synchronisation de trame et multitrame BS ont pour fonction d'introduire des marquages temporels en définissant des trames et multitrames synchrones dans les canaux DT1 à DT. Le tramage et multitramage des canaux DTI à DTN est réalisé par exemple conformément à la recommandation H221 du CCITT définissant une structure de trame et multitrame numérique pour des services multimédias. Comme montré à la Fig. 4 pour le canal de données DT, une multitrame MF est composée de 16 trames successives F0 à F15. Chacune des trames F0 à F15 est constituée de 80 octets successifs du canal DT. Chaque octet de trame comprend 7 bits-non utilisés et n un huitième bit de poids faible qui est constitué par un bit de synchronisation BS. Un mot de verrouillage de trame FAW="0011011" est compris dans chacune des trames paires F0, F2,... F14 de la multitrame MF. Le 3u mot de verrouillage de trame FAW est porté par les bits BS des deuxième à huitième octets des trames paires F0, F2... F14. Un mot de verrouillage de multitrame!FAW="0010I1" est compris dans chaque multitrame MF. Le mot -de verrouillage de multitrame KFAW est porté par les bits BS des premiers octets respectivement 3 des six premières trames impaires F1, F3... Fil. De plus, afin de compléter le marquage temporel du canal DT, le bit BS du premier octet de chacune des trames paires F0, F2... -7- F14 et des deux dernières trames impaires F13 et F15 est positionné à l'état "0" et celui du deuxième octet de chacune des trames impaires F1, F3... F15 est positionné à l'état "1". Ce sont les multitrames MF qui servent de support à la synchronisation de façon à pouvoir absorber des variations de temps de transit allant jusqu'à 80 ms, voire plus si les multitrames sont numérotées. De plus, les bits BS peuvent convoyer également des informations de code détecteur d'erreur afin de permettre une mesure de qualité de service lors de la phase d'établissement et synchronisation de la communication. En référence à la Fig. 5, le circuit de démultiplexage 3 comprend un décodeur d'adresse 30, N circuits de canal 311 à 31N et un circuit de transmission de bits de synchronisation 32. Le décodeur d'adresse 30 comprend un port d'entrée recevant les adresses de sélection de canal AC délivrées par le contrôleur de communication 2 et N sorties S1 à SN connectées respectivement aux N circuits de canal 311 à 31N. Le circuit de canal 31 est montré en détail à la Fig. 5 et comprend un registre de numéro d'intervalle temporel 313, un comparateur de mots 311, un registre de données 310 et une porte logique ET, 312. Le registre 313 a pour fonction de mémoriser le numéro d'intervalle temporel NIa du multiplex temporel MIC, MX1, numéro qui est affecté au circuit de canal 31 par le contrôleur de n communication 2. Un port d'entrée de données du registre 310 est relié à un bus interne du circuit de démultiplexage 3 convoyant les numéros NIa transmis par le contrôleur 2. Une entrée de commande d'écriture E du registre 313 est reliée à la sortie S du décodeur n d'adresse 30. Lorsque le numéro NIa et une adresse correspondante AC-n sont transmis par le contrôleur 2, la sortie S du décodeur 30 n délivre une impulsion à l'état actif "1" à l'entrée E du registre 313 et le numéro NIa est chargé consécutivement dans le registre 313 du circuit de canal 31. n Le comparateur 311 reçoit à des premier et second ports d'entrée respectivement le numéro d'intervalle temporel NIa chargé dans le registre 313 et les numéros d'intervalles temporels NI délivrés par l'interface de ligne d'abonné 1 et convoyés par un bus interne du circuit 3. Le comparateur 311 a pour fonction de 8- détecter dans les trames MIC, MXI, délivrées par l'interface 1 les intervalles temporels IT de numéro NI=NIa et de commander le chargement dans le registre de données 310 des mots TD délivrés pendant ces intervalles temporels et correspondant au canal de données DT. Pendant la phase d'établissement et synchronisation, n les bits de synchronisation BS viennent dans le bit de poids faible du registre de données 310 si c'est le canal d'ordre n qui est en cours de synchronisation. L'introduction des bits BS en lieu et place des bits de données de poids faible est effectuée par la porte 312. Des ports de sortie de données des registres 310 des canaux 311 à 31 sont connectés respectivement à N ports d'entrée du multiplexeur 5 (Fig. 3) afin de transmettre les mots TD dans les canaux de données DT1 à DT Comme montré également à la Fig. 5, le circuit de transmission de bits de synchronisation 32 comprend essentiellement un démultiplexeur d'aiguillage 320 et un compteur 201. Le démultiplexeur 320 reçoit en entrée les bits BS fournis par le circuit de réception multicanaux 4 (Fig. 1). N sorties du démultiplexeur 320 sont reliées respectivement aux N circuits de canal 311 à 31N. Le compteur 321 reçoit les impulsions de commutation CI fournies également par le circuit de réception multicanaux 4. Un mot de sélection de canal MS=n est délivré par le compteur 321 et est appliqué à un port de commande du démultiplexeur 320. Le mot MS=n sélectionne une sortie correspondante du démultiplexeur 320 et les bits BS sont transmis au circuit de canal 31. n Le multiplexeur 5 reçoit également en entrée des informations de signalisation correspondantes SG(IT16) fournies par le contrôleur de communication 2. Les informations SG(IT16) sont relatives aux N canaux DT1 à DTN et sont incluses dans l'intervalle temporel IT16 du multiplex sortant de la liaison LR. Le multiplexeur 5 délivre en sortie octet par octet un multiplex MX3 correspondant au multiplex sortant de la liaison LR. Le multiplex NX3 est appliqué à un port d'entrée de l'interface de ligne du réseau 6. L'interface 6 est connectée au réseau à travers la liaison LR. -9- En référence à la Fig. 6, le circuit de réception multicanaux 4 comprend un décodeur d'adresses 40, N circuits de canal 411 à 41N, un circuit de synchronisation 42, un multiplexeur d'aiguillage 420 et un démultiplexeur d'aiguillage 421 commandés par un compteur 422, une mémoire tampon 43, et un compteur de lecture 44. Le décodeur d'adresse 40 comprend un port d'entrée recevant les adresses de sélection de canal AC délivrées par le contrôleur de communication 2 et N sorties S1 à SN connectées respectivement aux N circuits de canal 411 à 41N. Le circuit de canal 41 est montré en détail à la Fig. 5 et n comprend un registre de numéro d'intervalle temporel 410, un comparateur de mots 411, un registre de données 412, et un compteur d'écriture 414. Le registre 410 a pour fonction de mémoriser le numéro d'intervalle temporel NIa du multiplex temporel MIC, IX1, affecté au circuit de canal 41 par le contrôleur de communication 2. Un n port d'entrée de données du registre 410 est relié à un bus interne BN du circuit de réception 4 convoyant les numéros NIa transmis par le contrôleur 2. Une entrée de commande d'écriture E du registre 410 est reliée à la sortie S du décodeur d'adresse 40. Lorsque le n numéro NIa et une adresse correspondante AC-n sont transmis par le contrôleur 2,la sortie S du décodeur 40 délivre une impulsion à n l'état actif "1" à l'entrée E du registre 410 et le numéro NIa est chargé consécutivement dans le registre 410 du circuit de canal 41. n Le comparateur 411 reçoit à des premier et second ports d'entrée respectivement un numéro d'intervalle temporel NIa attribué au circuit 41 et les numéros d'intervalle temporel NI n délivrés par l'interface de ligne du réseau 6 et convoyés par un bus interne BI du circuit 4. Le comparateur 411 a pour fonction de détecter dans les trames MIC délivrées par l'interface 6 les intervalles temporels IT de numéro NI=NIa et de commander le chargement dans le registre de données 412 des mots RD délivrés pendant ces intervalles temporels et correspondant au canal de données entrant DR. Une sortie du comparateur 411 délivre un n signal CP à l'état actif "1" lorsque l'égalité NI=NIa est détectée. Le signal CP est appliqué à une entrée de commande d'écriture E et - 10 - à une entrée d'horloge CL respectivement du registre de données 412 et du compteur d'écriture 414. Le registre de données 412 comprend un port d'entrée de données connecté à un bus interne BO convoyant les mots RD. Les mots RD inclus dans les intervalles temporels de numéro NI=NIa sont détectés par le comparateur CP et chargés dans le registre 412 qui les délivre au fur et à mesure par un port de sortie de données. Une sortie de poids faible du port de sortie du registre 412 délivre les bits de synchronisation BS. n Les N circuits de canal 41 à 41 délivrent séquentiellement 1 - N respectivement des bits de synchronisation BS1 à BSN retardés différemment par la transmission à travers le réseau de télécommunications. Les bits de synchronisation BS sont appliqués respectivement à N entrées du multiplexeur d'aiguillage 420. Une 13 sortie du multiplexeur 420 est reliée à une entrée du circuit de synchronisation 42. Une sortie du circuit de synchronisation 42 est reliée à une entrée du démultiplexeur d'aiguillage 421. Le démultiplexeur 421 comprend N sorties connectées respectivement aux Y circuits de canal 411 à 41N. Des numéros d'ordre NO obtenus par comptage à partir du compteur 422 sont appliqués à des entrées de commande du multiplexeur 420 et du démultiplexeur 421. Les circuits de canal 411 à 41N sont affectés dans l'ordre de remplissage ultérieur des données et dans l'ordre de synchronisation des canaux, et leurs bits de synchronisation BS sont tour à tour sélectionnés. Les bits BS délivrés par le circuit de canal 41 nn sont alors appliqués à l'entrée du circuit de synchronisation 42 et celui- ci fournit en réponse une impulsion de synchronisation correspondante DM indiquant le début d'une multitrame MF. n L'impulsion DM est transmise à travers le démultiplexeur 421 vers n le circuit de canal 41n et est appliquée à une entrée n d'initialisation de comptage INIT du compteur d'écriture 414. Après la réception de l'impulsion DMn, le circuit de canal 41 est n n synchronisé et le compteur 422 est incrémenté afin de sélectionner le circuit de canal suivant 41+1 et de permettre sa synchronisation. Pendant la phase d'établissement et synchronisation d'une communication de débit n.D, les circuits de canal 41 à 4I sont sélectionnés et synchronisés successivement au 1 n - il - fur et à mesure de la transmission des bits BS dans les canaux DT1 à DT. Le circuit de synchronisation 42 fournit ainsi n successivement n impulsions de synchronisation DM1 à DM pour la 1 n synchronisation respectivement de circuits de canal 411 à 41. Parallèlement, le circuit 42 produit également les bits de synchronisation BS qui sont transmis au circuit de démultiplexage 3. Les canaux de transmission et les canaux de réception correspondants sont traités simultanément afin de pouvoir transmettre entre les extrémités des informations de verrouillage de multitrame. La commutation d'un canal au canal suivant est commandée par l'impulsion CI un temps TO0 après la réception de l'information de synchronisation de multitrame transmise par l'extrémité distante et après la transmission de ladite information vers l'extrémité distante. La synchronisation relative entre les différents canaux requiert une absence totale de saut de phase dans la transmission des bits BS lors d'une commutation d'un canal au canal suivant. Typiquement, selon l'invention, la durée nécessaire à la synchronisation d'un circuit de canal est de l'ordre de 320 ms. Dans le circuit de canal 41 n, le compteur d'écriture 414 est n un compteur binaire. Une entrée d'horloge CL du compteur 414 reçoit le signal CP fourni par le comparateur 411. Le signal CP commande l'incrémentation du contenu du compteur 414. Le compteur délivre en sortie une adresse de mot de canal AM. Le numéro d'ordre NO-n est fixe pour un circuit 41. L'adresse n AM et le numéro d'ordre NO délivrés respectivement par le compteur d'écriture 414 et par exemple par une structure câblée constituent respectivement un champ de poids fort et un champ de poids faible d'une adresse d'écriture AE appliquée à un port d'entrée d'adresse d'écriture E de la mémoire tampon 43 à travers un bus interne BE du circuit de réception 4. Le compteur de lecture 44 comprend un compteur programmable 440 ayant Log2N étages et un compteur 441 de capacité CM/N o CM est la capacité maximale en mot de 8 bits de la mémoire tampon 43. Le compteur programmable 440 a essentiellement pour fonction de produire cycliquement des numéros d'ordre NOa=l à n pendant la phase de transfert de données d'une communication de débit n.D. A - 12 - cette fin, un signal de rythme HR par exemple de fréquence égale à n.8 kHz est appliqué à une entrée d'horloge CL du compteur 440. Préalablement au transfert de données lors d'une communication de débit n. D, le compteur 440 est programmé pour un comptage de 1 à n par le mot de débit DB=n et l'impulsion SI fournis par le contr6leur 2. Le mot DB et l'impulsion SI sont appliqués respectivement à un port de programmation et à une entrée de commande de programmation du compteur 440. Le compteur programmable 440 a également pour fonction de produire à partir de l'horloge HR de fréquence n.8 kHz un signal d'horloge H8a de fréquence égale à 8 kHz obtenu en divisant par n la fréquence du signal HR. Le signal H8a est appliqué à une entrée d'horloge CL du compteur 441. Le compteur 441 a pour fonction de produire une adresse de mot de canal ANa incrémentée à la fréquence 8 kHz du signal d'horloge H8a. Le compteur 441 est remis à zéro par l'impulsion SI appliquée à une entrée de remise à zéro RAZ. L'adresse Aia et le numéro d'ordre NOa constituent respectivement un champ de poids fort et un champ de poids faible d'une adresse de lecture AL appliquée à un port d'entrée de lecture L de la mémoire tampon 43. En référence à la Fig. 7, la mémoire tampon 43 est équivalente à N files tampon F1 à FN respectivement associées aux circuits de réception de canal 411 à 41N, et sa capacité CM est de l'ordre de 16 Ko pour N=12 et des variations de temps de transit de l'ordre de ms. L'écriture d'un mot de données entrant RD dans une des files F à F est commandée par l'adresse d'écriture AE. Le numéro 1 N d'ordre NO=--n inclus dans l'adresse d'écriture AE sélecte en écriture la file F correspondant au canal DR ayant transmis le n n mot de données entrant RD. L'adresse de mot de canal AM adresse une cellule de mémoire vide de la file sélectée F disponible pour n charger le mot de données entrant RD. La lecture de mots de données sortants RD dans les files F à i FN est effectuée cycliquement sous la commande de l'adresse de lecture AL. La lecture des mots de données est décalée de quelques mots par rapport à l'écriture dans la file tampon correspondant au - 13 - temps de mémorisation le plus court. Le numéro d'ordre NOa de l'adresse AL est incrémenté au rythme du signal HR et sélecte en lecture cycliquement chacune des n files F1 à Fn correspondant aux n canaux de réception DR1 à DR activés pour une communication de débit D.n. L'adresse de mot de canal AMa adresse dans la file sélectée en lecture par le numéro d'ordre NOa, une cellule de mémoire contenant un mot de donnée RD à lire. Les mots de données sortants RD sont transmis au circuit de multiplexage 7 puis à l'interface 1 après mise en forme et introduction des informationsde signalisation SG(IT16). En référence à la Fig. 7, une connexion entre l'équipement d'extrémité EE selon l'invention et le réseau de télécommunications pour une communication de débit n.D se divise en trois phases, une phase d'établissement et synchronisation de la communication P1, une phase de transfert de données P2, et une phase de rupture de la communication P3. La phase d'établissement et synchronisation de la communication P1 est détaillée à la Fig. 8; elle se subdivise en plusieurs sous-phases successives P10 à P15. 2G Pendant la première sous-phase P10, un premier numéro d'abonné est transmis par l'équipement EE par exemple à travers un canal de signalisation afin d'établir une première communication de débit D à travers les canaux DT et DR1. Cette première communication étant établie, se déroule ensuite la sousphase P11l qui est une phase de négociation de débit pendant laquelle est convenu le débit auquel seront transmises les données lors de la phase P2. Un premier mot d'information de débit DB=n et une information indiquant l'acceptation éventuelle d'un débit de repli sont transmis de préférence à travers un canal de signalisation d'usager à usager associé au canal DT1. Dans le cas o le nombre de canaux libres nécessaires pour transmettre le débit n.D est effectivement disponible, un second mot d'information de débit DB-n identique au premier mot d'information de débit est transmis en retour à l'équipement EE. Dans le cas contraire, le second mot d'information de débit DB indique un débit de repli disponible. Le débit de repli est accepté ou refusé par l'équipement EE, dans le cas d'un refus, l'établissement de la - 14 - communication multicanaux est impossible et l'équipement EE rompt la communication. Il est supposé que le débit n.D est effectivement disponible. L'équipement EE reçoit alors un second mot d'information de débit DB=n mettant fin à la sous-phase Pll. Les échanges de mots d'information de débit et d'acquittement pendant la sous-phase PlI sont suivis par le contrôleur de communication 2 de l'équipement EE et le contrôleur 2 est ainsi informé du nombre de communications de débit D qu'il est nécessaire d'établir. Afin de permettre à l'équipement EE d'établir n-1 communications de débit D supplémentaires, le réseau communique éventuellement n-1 numéros d'abonné supplémentaires à l'équipement EE pendant la sous-phase P12. Pendant la sous-phase P13, le contrôleur 2 de l'équipement EE active n-1 canaux supplémentaires afin d'établir les n-1 communications de débit D supplémentaires. Pendant la sous-phase P14, le contrôleur 2 de l'équipement EE du côté demandeur transmet n numéros d'ordre NO=1 à n des canaux DT1 à DTn de préférence à travers des canaux de signalisation d'usager à usager. Les numéros d'intervalles temporels sont envoyés aux n circuits de canal 411 à 41 du circuit de réception n multicanaux 4 de l'équipement EE. L'établissement de la synchronisation de trame et multitrame dans les deux sens de communication et pour chacun des canaux est effectué pendant la dernière sous-phase P15. Le contrôleur 2 de l'équipement EE transmet les bits de synchronisation BS successivement dans les canaux DT1 à DT et la synchronisation -est n effectuée canal par canal dans le circuit de réception multicanaux 4. Lorsque la synchronisation est faite pour tous les canaux, l'équipement EE est prêt pour la phase de transfert de données P2. A la Fig. 9, les échanges d'informations intervenant entre une extrémité demandeur et une extrémité demandé pendant la sous-phase de synchronisation P15 sont montrés sous la forme d'un diagramme. - 15 - REVENDICATIONS 1 - Procédé pour établir une liaison de télécommunications de débit élevé (n.D) entre une extrémité de transmission et une extrémité de réception par association d'un nombre prédéterminé de n canaux banalisés indépendants (DT1 à DTN, DR1 à DRN) d'un réseau de télécommunications à commutation temporelle synchrone, dans l'extrémité de transmission des trames de synchronisation (BS, MF) étant transmises dans chacun des canaux (DT1 à DTN, DR1 à DRN) et dans l'extrémité de réception les trames (BS, MF) étant détectées afin de commander la synchronisation de moyens de réception (4) et de compenser des disparités de temps de transit dans les canaux (DT1 à DIN, DR1 à DR,), caractérisé en ce que dans l'extrémité de transmission lesdites trames de synchronisation (BS, MF) sont transmises dans les canaux (DT1 à DTN, DR1 à DRN) uniquement pendant une phase d'établissement et synchronisation de la liaison de débit élevé (PI) antérieurement à une phase de transfert de données (P2), et dans l'extrémité de réception les trames de synchronisation (BS, MF) sont détectées séquentiellement et la synchronisation est effectuée canal par canal, et en ce que pendant ladite phase de transfert de données (P2) la liaison de débit élevé a un débit égal à n.D, o D est un débit strictement égal à un débit de base que peut écouler chacun des canaux (DT1 à DTN, DR1 à DR.). 2 - Procédé conforme à la revendication 1, caractérisé en ce que pendant ladite phase d'établissement et synchronisation (Pi) une première liaison de télécommunications de débit D est établie entre l'extrémité de transmission et l'extrémité de réception et des informations sont échangées entre lesdites extrémités afin de convenir du débit n.D de la liaison de débit élevé à établir et consécutivement du nombre de liaisons supplémentaires n-1 à établir, et éventuellement afin de fournir à l'extrémité de transmission des numéros d'abonné de l'extrémité de réception que l'extrémité de transmission doit transmettre au réseau afin d'établir les n-1 liaisons supplémentaires. 3 - Procédé conforme à la revendication 1 ou 2, caractérisé en ce que pendant ladite phase d'établissement et synchronisation (PI) les trames de synchronisation (BS, MF) sont échangées -16- séquentiellement et le passage pour le traitement de synchronisation d'un canal au suivant intervient un temps prédéterminé fixe (T0) après la réception par l'extrémité.concernée d'une information d'acquisition de synchronisation transmise par l'autre extrémité et après la transmission de ladite information également par l'extrémité concernée, un ordre de synchronisation entre les canaux ayant été précédemment établi de manière à permettre un dialogue entre les extrémités à travers un même canal bidirectionnel. 4 - Equipement d'extrémité pour la mise en oeuvre du procédé conforme à l'une quelconque des revendications 1 à 3 comprenant des moyens de transmission (3, 5), des moyens de réception (4, 7) et des moyens de commande (2), caractérisé en ce que lesdits moyens de réception (4, 7) comprennent N circuits de canal (4I1 à 4IN) pour recevoir respectivement N canaux (DR1 à DRT), o N est une valeur maximale du nombre n, des moyens de synchronisation (42, 420, 421, 422) activés pendant la phase d'établissement et synchronisation (P1) pour recevoir séquentiellement les trames de synchronisation (BS, MF), détecter des débuts de trame et synchroniser successivement les circuits de canal (411 à 41N), une mémoire tampon (43) mémorisant N files tampon (F1 à FN) associées respectivement aux N circuits de canal (4I1 à 4IN), et -des moyens. d'adressage de lecture (44) activés pendant la phase de transfert de données (P2) pour adresser séquentiellement en lecture les files tampon (F1 à FN). - Equipement conforme à la revendication 4, caractérisé en ce que les moyens de synchronisation comprennent des moyens (420, 421, 422) reliés à chacun des circuits de canal (411 à 41N) pour sélectionner séquentiellement, canal par canal, les trames de synchronisation (BS, MF) à traiter, et un circuit de synchronisation (42) recevant les trames de synchronisation sélectées (BS, MF) pour détecter les débuts de trame et produire pendant la phase d'établissement et synchronisation (Pl) au moins une impulsion de synchronisation (DM) par circuit de canal (41) impliqué dans la liaison de débit élevé (n.D), ledit circuit de synchronisation (42) fournissant également les trames de synchronisation (BS) à introduire séquentiellement dans différents - 17 - circuits de canal (31) inclus dans les moyens de transmission (3) ainsi qu'une impulsion indiquant la fin du traitement de synchronisation pour un circuit (CI) afin de commander le passage dudit traitement de synchronisation à un circuit suivant. 6 - Equipement conforme à la revendication 4 ou 5, caractérisé en ce qu'un circuit de canal (41n) comprend des moyens (411) pour détecter des mots numériques (RD) délivrés par le canal correspondant (DRn), un registre (412) pour stocker temporairement chacun des mots numériques détectés (RD), et des moyens de comptage (414) initialisés pendant la phase d'établissement de synchronisation (P1) par une impulsion de synchronisation (DM) correspondante délivrée par les moyens de synchronisation (42) pour produire une adresse d'écriture (AE) destinée à la file correspondante (Fn) dans la mémoire tampon 43, ladite adresse (AE) étant incrémentée au fur et à mesure de la réception des mots numériques (RD) délivrés par ledit canal (DR).