FR 2635390 A1 19900216 FR 8810858 A 19880812 - i - Unité centrale pour système de traitement de 1l'information L'invention se situe dans le domaine des systèmes de traitement de l'information et notamment des systèmes à haute performance utilisant des unités vectorielles. L'invention concerne plus particulièrement une architecture d'unité centrale pouvant servir d'unité vectorielle pour ce type de système. Pour augmenter les performances des grands ordinateurs scientifiques, on est amené à multiplier le nombre de processeurs de façon à ce que ceux-ci puissent travailler simultanément. Cette méthode, appelée parallélisation, permet donc théoriquement d'obtenir un temps de cycle global égal au temps de cycle d'un processeur élémentaire divisé par le nombre des processeurs du système. En réalité, la performance dépend aussi du taux de vectorisation que le compilateur peut obtenir pour l'application donnée. Ce problème concerne essentiellement les techniques de programmation et de compilation qui sortent du cadre de la présente invention. Par conséquent, dans la suite de l'exposé, nous ferons abstraction de cette question pour nous préoccuper essentiellement de l'architecture physique des unités centrales capables de traiter des applications vectorisées, au moins partiellement. La performance d'un système dépend également de la performance des mémoires avec lesquelles les processeurs élémentaires doivent communiquer. Les paramètres fondamentaux pour évaluer la performance d'une mémoire sont le temps d'accès et le temps de cycle. Le temps d'accès est défini comme étant l'intervalle de temps qui sépare l'envoi d'une requête par 1 'un des processeurs et l'apparition d'un signal d'acquittement indiquant que la demande est prise en compte par la mémoire et ainsi qu'une nouvelle demande peut être adressée. Le temps de cycle définit l'intervalle de temps qui sépare le moment o une demande est reçue par la mémoire et l'instant o la réponse est disponible dans le registre de sortie de la mémoire. Selon l'évolution actuelle dans la conception des grands ordinateurs, il est nécessaire de disposer de mémoires ayant des capacités de plus en plus -2 - importantes. Cependant, il faut aussi que les mémoires associées aux processeurs aient des performances compatibles avec celles des processeurs. Il faut donc réaliser des mémoires présentant un temps d'accès et un temps de cycle le plus court possible. Mais ces conditions sont difficilement compatibles avec l'augmentation de la capacité de la mémoire car avec les technologies actuelles, le temps d'accès d'une mémoire augmente avec sa capacité. Pour résoudre ce problème, une solution classique consiste à utiliser une mémoire constituée de plusieurs modules, chaque module ayant par conséquent ur temps d'accès inférieur à celui qu'aurait une mémoire non modulaire de même capacité. D'autre part, on utilise la technique de l'entrelacement selon laquelle des demandes successives ou simultanées envoyées par les processeurs s'adressent successivement ou simultanément à des modules différents de la mémoire. Cependant, cette solution pose un autre problème qui est celui des liaisons entre les processeurs et les divers modules mémoires. Selon une première métnode connue, on utilise un réseau d'interconnexion du type "crossbar" qui permet la liaison entre un processeur quelconque et un module quelconque. Cette solution est toutefois limitée par l'augmentation de la complexité du dispositif d'interconnexion lorsque le taux de parallélisation augmente. En effet, un réseau "crossbar" implique une centralisation des chemins qui a les effets défavorables suivants: augmentation de la connectique (d'autant plus importante lorsque les chemins sont larges); - allongement des connexions lorsque la taille de la mémoire augmente, avec un effet défavorable sur les débits et les temps d'accès; - intégration difficile car le pourcentage de connexions est élevé par rapport aux fonctions logiques associées; - nécessité d'une gestion des commandes centralisée ce qui entraine des difficultés dans la gestion des flots de données et des conflits; - 3 - - absence de modularité; - difficulté de mettre en oeuvre des redondances pour permettre des reconfigurations. Une autre solution connue qui n'a pas ces inconvénients consiste à utiliser une liaison de type bus entre les processeurs et les différents modules. Dans ce cas, on prévoit un contrôleur mémoire par module, chaque contrôleur étant muni d'un registre d'entrée et d'un décodeur d'adresses. Pour augmenter le débit, on utilise deux bus distincts pour véhiculer les demandes et les réponses de sorte que, en mode entrelacé, le temps d'accès global de la mémoire est théoriquement égal au temps d'accès d'un module divisé par le nombre de modules. Cependant, cette dernier solution présente l'inconvénient suivant. La réponse à une demande adressée à un module quelconque de'la mémoire est disponible dans le registre de sortie du module au bout d'un temps correspondant au temps de propagation de la demande de l'un des processeurs au module auquel s'ajoute le temps de cycle du module. Or le temps de propagation et le temps de cycle peuvent être variables d'un module à l'autre. Ces différences deviennent particulièrement sensibles lorsque le nombre de processeurs et le nombre de modules augmentent car il devient alors possible que les réponses à deux demandes adressées à deux modules différents se présentent simultanément sur le bus de sortie. L'invention a pour but de remédier à cet inconvénient en assurant que les réponses issues des différents modules seront véhiculées successivement vers les différents processeurs dans un ordre identique à l'ordre d'envoi des demandes correspondantes et acceptées par les modules. Plus précisément l'invention a pour objet une unité centrale pour système de traitement de l'information, ladite unité comprenant plusieurs processeurs associés à plusieurs modules mémoires destinés à recevoir des demandes desdits processeurs lesdites demandes ayant la forme de signaux de commande, d'adressage et éventuellement de données, chaque module comprenant des moyens pour décoder lesdites demandes apparaissant sur son entrée et des moyens pour fournir des signaux de réponse auxdites demandes, -4- ladite unité centrale étant caractérisée en ce que les demandes issues de chaque processeur sont transmises à l'entrée de chacun desdits modules par l'intermédiaire d'un registre à décalage d'entrée, en ce que les réponses issues de chacun desdits modules sont transmises à l'entrée de chaque processeur par l'intermédiaire d'un registre à décalage de sortie, en ce que pour tout processeur donné, le nombre d'étages dudit registre à décalage d'entrée permettant d'accéder aux modules est différent pour chacun des modules (MMj) et en ce que pour tout processeur le nombre total d'étages appartenant aux registres à décalage d'entrée et de sortie io associés à l'un desdits modules est constant et indépendant du module et du processeur considérés. L'invention permet une réalisation particulièrement simple et selon laquelle l'unité centrale est caractérisée en ce qu'elle comporte un seul registre à décalage d'entrée et un seul registre à décalage de sortie, en ce que chaque processeur et chaque module est associé à un étage dudit registre à décalage d'entrée et à un étage du registre à décalage de sortie, en ce que la sortie de chaque processeur est reliée à la sortie de l 'étage associé du registre à décalage d'entrée, en ce que la sortie de chaque module est reliée à la sortie de l'étage associé du registre à décalage de sortie, en ce que l'entrée de chaque processeur est reliée à la sortie de l'étage associé du registre à décalage de sortie et en ce que l'entrée de chaque module est reliée à la sortie de l'étage associé du registre à décalage de sortie. La solution précédente permet bien d'obtenir les performances recherchées en mode entrelacé. Cependant, il est aussi utile de pouvoir fonctionner selon un mode quelconque et par conséquent prévoir un mécanisme interdisant qu'une demande adresse un module qui vient d'être adressé par une demande précédente moins d'un certain temps minimum auparavant, ce temps minimum dépendant du temps d'accès du module. Ce problème existe également dans le système avec bus évoqué précédemment. Pour résoudre cette difficulté, on prévoit habituellement un système à fenêtres géré par les processeurs, pour prévenir ce genre de conflits; On peut également prévoir un circuit d'inhibition temporisé qui interdit l'envoi d'une demande adressée à un module et succédant à une première -5- demande adressée au même module après un intervalle de temps inférieur à une durée déterminée qui est fonction du temps d'accès global caractérisant chaque couple module-processeur du système. Bien que ces solutions résolvent le problème de collision de demandes successives trop rapprochées, il en résulte une complication dans la réalisation soit des processeurs soit du circuit, d'inhibition. Cette solution présente en outre l'inconvénient d'entrainer un temps de cycle global du système important. Aussi selon une variante de l'invention, le problème précédent e-: résolu selon le principe suivant: le registre à décalage d'entrée est rebouclé sur lui-même et à chaque demande issue de l'un des processeurs, on associe un indicateur véhiculé avec la demande et signalant que la demande est valide. Tant que la demande n'est pas acceptée par l'un des modules de la mémoire, la demande reste présente dans le registre à décalage, mais dès que la demande est acceptée, cet indicateur prend une autre valeur signifiant que la demande a été acceptée par un des modules. Ainsi, en fonction de la valeur de cet indicateur chaque processeur pourra déterminer s'il peut envoyer une nouvelle demande sur le registre à décalage d'entrée. Aussi l'invention a également pour objet une unité centrale, caractérisée en ce que chaque module est associé à un circuit d'acquittement des demandes pour associer à chaque demande un indicateur de demande véhiculé par ledit registre à décalage d'entrée, ledit circuit d'acquittement des demandes forçant ledit indicateur de demande à une première valeur déterminée lorsqu'un signal d'acquittement est délivré par ledit module indiquant qu'il accepte la demande présente à son entrée et en ce que chaque étage du registre à décalage d'entrée qui est associé à un processeur a sa sortie reliée à un circuit de contrôle des demandes associé audit processeur, ledit circuit de contrôle des demandes comportant un dispositif de sélection des demandes autorisant le transfert dans l'étage du registre à décalage d'entrée placé en aval dudit processeur - soit d'une nouvelle demande disponible en sortie dudit processeur, si la valeur dudit indicateur contenu dans ledit étage est égale à ladite première valeur déterminée, - 6- - soit de la demande contenue dans ledit étage associé audit processeur dans le cas contraire, l'indicateur de demande associé à toute nouvelle demande transférée dans ledit étage aval étant forcé à une seconde valeur déterminée par ledit circuit de contrôle des demandes, et en ce que la sortie du premier étage du registre à décalage d'entrée est reliée à l'entrée du dernier étage dudit registre à décalage d'entrée par l'intermédiaire du circuit d'acquittement des demandes ou du circuit de contrôle des demandes associé audit premier étage. Un problème analogue au précédent se pose aussi dans le cas o on utilise un registre à décalage de sortie unique pour véhiculer les réponses des modules. Il peut en effet se produire des situations o une réponse contenue dans l'étage du registre à décalage placé en amont d'un module entre en conflit avec une réponse disponible en sortie de ce module. Une solution pourrait consister à prévoir au niveau des processeurs un mécanisme de contrôle des adresses pour prévenir dans tous les cas ce genre de situation. Mais cette solution complique la tache des processeurs, ce qui dégrade les performances. Aussi selon une autre variante de l'invention, on résout ce problème d'une façon analogue à la solution au problème précédent. Dans ce but, l'invention concerne également une unité centrale, caractérisée en ce que chaque processeur est associé à un circuit d'acquittement des réponses pour associer à chaque réponse un indicateur de réponse véhiculé par ledit registre à décalage de sortie, ledit circuit d'acquittement des réponses forçant ledit indicateur de réponse à une première valeur déterminée' 3o lorsqu'un signal d'acquittement des réponses est délivré par ledit processeur indiquant qu'il accepte la réponse présente à son entrée et en ce que la sortie de chaque étage du registre à décalage de sortie qui est associé à un module est reliée à un circuit de contrôle des réponses (MCj), ledit circuit de contrôle des réponses comportant un dispositif de sélection des réponses autorisant le transfert dans 1 'étage du registre à décalage de sortie placé en aval dudit module - 7 - soit d'une réponse disponible en sortie dudit module si la valeur dudit indicateur de réponse contenu dans ledit étage est égale à ladite première valeur déterminée, soit de la réponse contenue dans ledit étage associé audit module dans le cas contraire, l'indicateur de réponse associé à toute nouvelle réponse transférée dans ledit étage aval étant forcée à une seconde valeur déterminée par ledit circuit de contrôle des réponses et en ce que la sortie du premier étage du registre à décalage de sortie est reliée à l'entrée du dernier étage dudit registre à décalage de sortie par l'intermédiaire du circuit d'acquittement des réponses ou du circuit de contrôle des réponses associé audit premier étage. D'autres caractéristiques et détails de réalisation de l'invention seront exposés dans la suite de la description en relation avec les figures o: - La figure 1 montre un schéma de réalisation de la présente invention. - La figure 2 montre une variante de réalisation de la présente invention. - Les figures 3 à 6 montrent des détails de réalisation de la variante selon la figure 2. - les figures 7 à 10 montrent des détails de réalisation d'une seconde variante de l'invention. - La figure 11 montre un système informatique utilisant plusieurs unités centrales selon l'invention. - Les figures 12 et 13 montrent des détails de réalisation des circuits d'interface entre plusieurs unités centrales. La figure 1 représente une unité centrale conformément à l'invention selon un mode de réalisation simplifié. - 8- L'unité centrale comporte une pluralité de processeurs élémentaires PE1, PE2... PEi,...PEpet une pluralité de modules mémoire MMi,...MMj,... MMn_1, tfn. Chaque processeur PEi comporte une interface de sortie pour émettre des demandes à destination de l'un des modules mémoire. De façon classique, une demande correspond à un ordre de lecture ou d'écriture dans le module considéré. En général une demande est constituée en parallèle d'un code de fonction servant à définir l'opération à effectuer par la mémoire, d'une information d'adresse et, dans le cas d'une écriture, des données à écrire. La demande peut également comporter une étiquette d'origine servant à identifier la demande ou le processeur ayant émis la demande. Ces processeurs peuvent faire partie de l'unité vectorielle d'un calculateur vectoriel. Ils peuvent aussi appartenir aux unités scalaires ou même constituer les processeurs d'entrée-sortie du système. Chaque module mémoire MMj comporte une interface d'entrée pour recevoir les 2O demandes issues des processeurs. L'interface d'entrée des modules comprend généralement un registre d'entrée servant à mémoriser les demandes reçues ainsi qu'un décodeur d'adresse pour sélectionner ce module, par exemple en réponse aux poids forts de l'adresse reçue. Chaque module comporte également une interface de sortie comprenant un registre de sortie servant à emmagasiser les réponses prêtes destinées à l'un des processeurs. Une réponse est constituée des données lues, dans le cas d'une lecture, ou d'un compte-rendu d'erreurs servant à informer les processeurs que l'opération demandée a été correctement ou non effectuée. Une réponse comprend également une étiquette de destination servant à identifier le processeur demandeur. Généralement, les étiquettes d'origine d'une demande et celle de destination pour la réponse correspondante sont identiques. Chaque processeur PEi comporte une interface d'entrée comprenant un décodeur d'étiquette et un registre pour recevoir les réponses issues des modules mémoire. -9 - Conformément à l'invention, chaque demande issue de l'un des processeurs PEi peut accéder aux divers modules de la mémoire par l'intermédiaire d'un registre à décalage d'entrée constitué des étages REM1,... REMji, REMj, REMn_1, REMn, REP1, REP2,... REPij1, REPi,... REPp_1. Chaque étage, respectivement, REMj ou REPi du registre à décalage d'entrée a sa sortie reliée respectivement à l'entrée d'un module correspondant MMj ou à la sortie d'un processeur correspondant PEi et à l'entrée de l'étage aval, respectivement REMj_1 ou REPi_1. o10 De la même façon, l'unité centrale comprend un registre à décalage de sortie constitué des étages RSP1, RSP2,... RSP i_, RSPi,... RSPp.1, RSPp, RSM1,... RSMj.1, RSMj,... RSMn_1. Chaque étage, respectivement, RSMj ou RSPi du registre à décalage de sortie a sa sortie reliée respectivement à la sortie d'un module correspondant MMj ou à l'entrée d'un processeur correspondant PEi et à l'entrée de l'étage aval, respectivement RSMj_1 ou RSPi-1' Chaque étage des registres à décalage d'entrée et de sortie reçoit sur son entrée d'horloge un signal d'horloge issu d'un circuit non représenté. Nous allons maintenant décrire le fonctionnement du dispositif de la figure 1. Nous supposerons d'abord que les processeurs fonctionnent en mode parallèle, par exemple dans le cas d'une opération vectorielle et que les modules mémoire sont adressés en mode entrelacé. Dans ce cas, chaque processeur élémentaire PEi peut commander simultanément, à chaque cycle d'horloge, une opération de lecture ou d'écriture et présente donc en sortie une demande correspondante. Lors de calculs vectoriels, les demandes sont normalement bien cadrées, c'est-à-dire que le premier processeur PE1 s'adresse au premier module MM1, le second processeur PE2 s'adresse au second module MM2, etc. Chaque processeur PEi chargera alors 1'étage-REPi.1 du registre à décalage d'entrée qui est situé directement en aval de ce processeur. A chaque impulsion d'horloge appliqué au registre, chaque demande est décalée dans l'étage suivant. Comme nous avons n modules mémoire, après n décalages, la demande du processeur PE1 sera présente à l'entrée du module MM1, la demande du processeur PE2 sera présente à l'entrée du module MM2, etc. Ainsi, les modules pourront exécuter en parallèle les demandes qu'il leurs sont adressées. Après une durée égale au - 10 - temps de cycle des modules, les réponses seront normalement disponibles en sortie de ces modules et pourront être introduites dans le registre à décalage de sortie dans le même ordre que les demandes dans le registre à décalage d'entrée. Par exemple, la réponse correspondant à la demande adressée au module MMj sera introduite dans l'étage aval RSMj_1 du registre à décalage de sortie. Si p est le nombre de processeurs, la première demande issue du module MM1 sera disponible à l'entrée du processeur PE1 après p décalages, c'est-à-dire après p impulsions d'horloge. Nous pouvons aussi constater qu'avec cette organisation, le temps d'accès to:al à une donnée est indépendant non seulement du processeur qui a émis la demande mais aussi du module destinataire. Il convient de noter que le choix du nombre de processeurs et du nombre de modules doit tenir compte des performances respectives de chaque processeur et de chaque module. Ainsi, si le temps de cycle d'un processeur est voisin de celui d'un module mémoire, on a intérêt à choisir un nombre de modules égal au nombre de processeurs. Par contre, si les processeurs sont plus performants que les modules, chaque processeur peut envoyer des demandes à un rythme supérieur à celui auquel les modules peuvent répondre. On a alors intérêt à choisir un nombre n de modules égal à un multiple du nombre p des processeurs. Lorsque l'unité centrale ne fonctionne pas en mode parallèle, des demandes issues des processeurs peuvent être adressées à des modules dans un ordre quelconque. Or le temps de cycle des registres à décalage est normalement prévu pour être très inférieur au temps d'accès de chacun des modules. Il faut donc éviter que deux demandes trop rapprochées s'adressent au même module. De même, il faut éviter qu'une réponse issue d'un module entre en conflit avec une réponse placée dans l'étage situé en amont de ce module. Ces situations peuvent être évitées grâce à un mécanisme de gestion des adresses commandé dans les processeurs. Cependant, cette solution présente l'inconvénient de compliquer la compilation et d'alourdir la tâche des processeurs, ce qui risque de nuire aux performances. La variante de réalisation présentée à la figure 2, permet de résoudre ce problème sans présenter les inconvénients précités. Sur la figure 2, on - il - retrouve avec les mêmes signes de références les modules mémoires, les registres à décalage d'entrée et de sortie et les processeurs. Par rapport à la figure 1, la figure 2 présente les différences suivantes. Tout d'abord le registre à décalage d'entrée est complété par un étage supplémentaire REPp placé en aval du premier étage REM1 du registre à décalage d'entrée. De plus, chaque module mémoire MMj est associé à un circuit MAj, appelé o10 "circuit d'acquittement des réponses", dont l'entrée est reliée à la sortie de l'étage amont REMj du registre à décalage d'entrée et dont la sortie est reliée à l'entrée de l'étage aval REMj_1. Une autre sortie du circuit d'acquittement MAj est relié à l'entrée du module associé MMj. Le circuit d'acquittement MAj reçoit également un signal d'acquittement ACKj issu du module MMj pour indiquer si une demande est acceptée par ce module. Enfin, chaque processeur PEi est associé à un circuit PCi appelé "circuit de contrôle des demandes" dont l'entrée est reliée à la sortie de l'étage amont REPi du registre à décalage d'entrée et dont la sortie est reliée à l'entrée de l'étage aval REPi_l. Le circuit de contrôle des demandes PCi comporte une entrée reliée à la sortie du processeur PEi correspondant. Le circuit de contrôle des demandes PCi reçoit également du processeur PEi un signal Di indiquant que le processeur est prêt à envoyer une nouvelle demande. Ce circuit PCi fournit enfin au processeur PEi un signal SPi qui sera défini ultérieurement. Bien que cela ne soit pas visible sur la figure 2, chaque étage REPi, REMj du registre à décalage d'entrée comporte, en plus des bascules affectées aux signaux de demande, une bascule supplémentaire et les liaisons entre les étages comportent une ligne supplémentaire affectée à cette bascule. Le but de cette bascule et de cette ligne supplémentaire est de pouvoir véhiculer un indicateur binaire B dont la valeur logique indique si la demande associée est valide, c'est-à-dire si elle a été prise en compte ou non par l'un des modules de la mémoire. Le fonctionnement détaillé des circuits d'acquittement et des circuits de contrôle des demandes sera exposé plus en détails en référence aux figures - 12 - 3 et 4. Néanmoins, on peut déjà indiquer dans les grandes lignes le fonctionnement du registre à décalage d'entrée selon la variante de la figure 2. En supposant qu'une demande issue d'un processeur PEi peut être introduite dans le registre à décalage d'entrée, le circuit de contrôle des demandes PCi délivre à sa sortie. la demande proprement dite accompagnée de l'indicateur B dont la valeur logique indique la présence d'une demande valide, c'est-à-dire non encore acceptée par la mémoire. Cette demande et o10 l'indicateur associé progressent dans le registre à décalage tant qu'ils n'ont pas atteint le module destinataire MMj identifié par l'adresse. Lorque la demande arrive dans l'étage REMj placé en amont du module MMj, l'adresse associée à la demande est reconnue par ce module et s'il est disponible, il transmet un signal d'acquittement ACKj au circuit d'acquittement MAj. Au cycle d'horloge suivant, la demande est transmise à l'étage aval mais le circuit d'acquittement force l'indicateur B à une autre valeur logique indiquant que la demande a été acceptée par le module MMj. Si par contre, le module n'est pas disponible, celui-ci envoie un signal d'acquittement ACKj ayant une valeur complémentaire de la précédente. Au temps d'horloge suivant, la demande est également transmise à l'étage aval mais l'indicateur B conserve sa valeur initiale. La demande et son indicateur progressent ensuite dans le registre à décalage d'entrée et grâce à l'étage supplémentaire REPp la même demande pourra à nouveau se présenter à l'entrée du module destinataire MMj après un tour complet dans le registre à décalage. Lorsque l'un des processeurs PEi est prêt à envoyer une demande, il positionne son signal Di à une première valeur déterminée. Ce signal est reçu par le circuit de contrôle des demandes correspondant PCi qui comporte des moyens pour tester la valeur logique de l'indicateur B contenu dans l'étage REPi. Si la valeur de l'indicateur B indique une demande valide, la demande et l'indicateur contenus dans le registre REPi sont transmis sans modification à l'étage REPi1_ situé en aval. PCi signale par SPi au processeur PEi que sa demande n'est pas autorisée à être introduite dans le registre à décalage. Si par contre, l'indicateur contenu dans le registre REPi indique une demande non valide, la demande du processeur PEi est introduite dans l'étage REPi_j par l'intermédiaire du circuit PCi. Le - 13 - processeur est alors informé que sa demande est acceptée par le signal SPi engendré par le circuit PCi. Nous voyons que cette solution résoud le problème des conflits des demandes posé précédemment car dans le cas o deux demandes trop rapprochées seraient présentées au même module mémoire, la deuxième demande qui ne peut pas être prise en compte par ce module continue à progresser dans le registre à décalage. Elle sera représentée à ce module après un nombre de décalage égal au nombre total de modules et de processeurs et une nouvelle o10 tentative de prise en compte sera effectuée. Par rapport à la figure 1, la réalisation selon la figure 2 présente aussi des modifications portant sur le registre à décalage de sortie. Chaque module MMj est associé à un circuit MCj appelé "circuit de contrôle des réponses" relié à la sortie du module correspondant. Chaque circuit de contrôle des réponses MCj a une autre entrée reliée à la sortie de l'étage RSMj situé en amont du module associé MMj et a sa sortie reliée à l'entrée de 1 'étage aval RSMj_. Chaque circuit de contrôle des réponses MC2 reçoitégalement un signal Rj issu du module et dont la valeur logique indique la présence ou 1 'absence d'une réponse disponible en sortie du module. De même, chaque processeur PEi est associé à un circuit PAi appelé "circuit d'acquittement des réponses" relié à l'entrée du processeur correspondant. Chaque circuit d'acquittement des réponses PAi a une entrée reliée à la sortie de l'étage RSPi situé en amont du module associé PEi et a une autre sortie reliée à l'entrée de l'étage RSPi.j situé en aval. Chaque circuit d'acquittement des réponses PAi reçoit un signal d'acquittement RACKi issu du processeur associé et dont la valeur logique indique si la réponse a été acceptée ou non par le processeur. La sortie du circuit d'acquittement des réponses PA1 associé au premier processeur PE1 est reliée à l'entrée du circuit de contrôle des réponses MCn associé au dernier module MMn par l'intermédiaire d'un étage supplémentaire RSMn. Chaque circuit de contrôle des réponses MCj fournit au module associé MMj un signal SMj qui sera défini ultérieurement. - 14 - Comme pour le registre à décalage d'entrée, chaque étage RSMj, RSPi du registre à décalage de sortie comprend une bascule supplémentaire (non représentée) et les liaisons reliant les étages entre eux comportent une ligne supplémentaire. Cette bascule supplémentaire et cette ligne supplémentaire permettent de véhiculer un indicateur de réponse Br ayant une première valeur logique lorsque la réponse associée a été acceptée par 1 'un des processeurs et une seconde valeur logique lorsque cette réponse n'a pas éte'acceptée. io Le registre à décalage de sortie selon la figure 2 fonctionne de la façon suivante. Lorsqu'une réponse valide, c'est-à-dire non encore acceptée par 1 'un des processeurs est présente dans l'étage RSPi associé au processeur destinataire de cette réponse et que cette réponse peut être acceptée par le processeur, ce dernier envoie au circuit d'acquittement des réponses PAi un signal RACKi ayant une première valeur logique indiquant que la réponse est acceptée. Le circuit d'acquittement des réponses PAi transmet alors la réponse dans 1 'étage aval RSPj 1 tout en forçant l'indicateur des réponses Br à une première valeur logique. Si la réponse n'est pas acceptée par le processeur, celui-ci envoie un signal RACKi ayant une deuxième valeur logique, le circuit d'acquittement des réponses PAi met en communication la sortie de l'étage RSPi directement avec l'entrée de l'étage aval RSPi_1. Lorsqu'un module MMj a une réponse prête, ce dernier envoie au circuit de contrôle des réponses associé MCj un signal Rj ayant une première valeur logique. Si l'indicateur Br contenu dans l'étage RSMj situé en amont du module a la première valeur logique déterminée, le circuit de contrôle des réponses MCj met en communication la sortie du module associé avec l'entrée de l'étage RSMj_1 situé en aval. Simultanément, le circuit de contrôle de contrôle des réponses MCj force l'indicateur de réponse Br associé à une deuxième valeur logique et le transmet à la bascule correspondante de l'étage aval RSMj 1. Si l'indicateur contenu dans l'étage situé en amont du module MMj a une valeur égale à la deuxième valeur logique, la réponse disponible en sortie du module est bloquée et le contenu de l'étage amont RSMj est transmis sans modification dans l'étage aval RSMj 1. - 15 - Lorsqu'une réponse disponible dans un module MMj a été introduite dans le registre à décalage de sortie ceci est signifié au module par le signal SMj. Le registre à décalage de sortie selon la figure 2 permet donc d'éviter la collision de deux réponses, l'une issue d'un module mémoire, l'autre issue de l'étage situé en amont de ce module. La description qui précède montre que les processeurs et les modules o10 mémoire jouent un rôle totalement symétrique. En effet, dans le cas de demandes, les processeurs jouent le rôle d'émetteur et les modules celui de récepteur. Inversement, pour les réponses, les rôles sont inversés et les modules jouent alors le rôle d'émetteurs tandis que les processeurs jouent le rôle de récepteurs. Il convient de noter le temps total d'accès à un module mémoire augmentant avec le nombre d'étages du registre à- décalage d'entrée. Cependant, l'organisation représentée sur les figures 1 et 2 n'est pas la seule possible. En effet, on peut choisir une répartition différente des processeurs et des mémoires le long des registres à décalage. Le choix de la répartition sera fonction des temps de cycle respectifs des processeurs élémentaires et des modules mémoires. Si par exemple le temps de cycle d'un processeur est voisin du temps d'accès d'un module mémoire, il peut être avantageux d'alterner l'emplacement des processeurs et des modules. Dans ce cas, le temps total d'accès est réduit car une demande issue d'un processeur peut être adressée au module voisin sans devoir circuler tout au long du registre à décalage d'entrée. D'une façon générale, il est aussi possible d'alterner des groupes de processeurs et des groupes de modules, les nombres respectifs de processeurs et de modules par groupe étant fonction du temps de cycle des processeurs et du temps d'accès des modules. En référence aux figures 3 à 6, nous allons maintenant donner une description plus détaillée des circuits de contrôle des demandes - 16 - PCi d'acquittement des demandes MAj de contrôle des réponses MCj et d'acquittement des réponses PAi. Nous retrouvons sur la figure 3, le circuit de contrôle des demandes PCi qui est constitué d'un circuit de sélection 2PCi et d'un circuit de commandes 1PCi. Le circuit de sélection 2PCi comprend un premier multiplexeur 1 à deux entrées, une première entrée recevant un signal logique fixe, l'autre entrée étant reliée à la bascule de l'étage REPi contenant l'indicateur B. Un deuxième multiplexeur 2 à deux entrées a sa nremière entrée reliée à la sortie du processeur PEi et sa seconde entr-e reliée aux sorties des autres bascules de l'étage REPi. Les deux multiplexeurs 1 et 2 sont commandés par un signal Si issu du circuit de commandes 1PCi. Le circuit de commandes 1PCi reçoit l'indicateur B contenu dans l'étage REPi et le signal Di issu du processeur PEi. Dans l'exemple de réalisation représenté, nous avons supposé que l'indicateur est un élément binaire qui lorsqu'il prend la valeur 1 logique indique que la demande est valide donc non encore acceptée par la mémoire. Lorsque l'indicateur prend la valeur O logique, la demand associée a été 2o acceptée par la mémoire. Par ailleurs, nous avons supposé que -lorsque le signal Si prend la valeur i logique, les multiplexeurs 1 et 2 mettent en communication leur entrée supérieure avec leur sortie. Enfin, nous supposerons que le signal Di prend la valeur 1 logique lorsqu'une demande est présente à la sortie du processeur. Le circuit de contrôle des demandes fonctionne de la façon suivante. Le circuit de contrôle 1PCi délivre le signal Si avec la valeur 1 logique lorsque l'indicateur B a la valeur O logique et lorsque le signal Di a la valeur 1 logique. Le signal Si prend la valeur O logique dans les cas contraires. Ainsi, lorque Si est égal à 1, la demande présente en sortie du processeur est transmise à la sortie du multiplexeur 2 et simultanément l'indicateur B prend la valeur 1 logique en sortie du multiplexeur 1. Si Si est égal à O, le contenu de l'étage REPi est alors présent aux sorties des multiplexeurs 1 et 2. Un signal SPi lié logiquement au signal Si est transmis au processeur PEi pour l'informer si sa demande a été introduite ou non dans le registre à décalage d'entrée. -17 La réalisation à l'aide de circuits logiques classiques du circuit de commandes 1PCi ne sera pas décrite plus en détails car elle ne présente aucune difficulté pour l'homme du métier. On peut toutefois noter qu'il conviendra de choisir une technologie adaptée aux performances du registre à décalage. Les circuits d'acquittement MAj et MAj+1 associés aux deux modules MMj et MMj+1 sont représentés sur la figure 4. Le circuit d'acquittement MAj associé au module MMj est simplement constitué d'une porte loo'que 3 à o10 deux entrées dont la première entrée reçoit le signal d'acquittement ACKj du module associé et dont la seconde entrée est reliée à la sortie de la bascule de l'étage amont affectée à l'indicateur. La sortie de la porte 3 est reliée à l'entrée de la bascuie de l'étage aval affectée à l'indicateur. Le circuit est identique pour le circuit MAj+1 de l'étage amont. En fonctionnement, lorsqu'une demande est adressée au module Mj et que cette demande est présente dans le registre REMj, si la demande est valide c'est-à-dire si l'indicateur B contenu dans ce dernier registre a la valeur i logique et si la mémoire est disponible, la mémoire prend. en compte la demande et délivre un signal d'acquittement ACKj ayant la valeur 1 logique. La porte logique 3 délivre alors en sortie la valeur O logique. Si une demande non valide, c'est-à-dire avec B égal O, est contenue dans le registre REn_1, cette demande est mise directement en communication avec l'étage aval REMj.1 sans modification de l'indicateur B. Bien entendu, l'étage amont pourrait aussi être un processeur sans entrainer de modifications pour le circuit MAj. La figure 5 représente seulement le circuit de contrôle des réponses MCj associé au module MMj car les circuits associés aux autres modules sont identiques. Comme pour le circuit de contrôle des demandes, le circuit de contrôle des réponses MCj est constitué d'un circuit de sélection 2MCi et d'un circuit - 18 - de commande 1MCj. Le circuit de sélection 2MCj comprend deux multiplexeurs 4 et 5 à deux entrées. La première entrée du premier multiplexeur 4 est reliée à la sortie de la partie de l'étage RSMj affectée à la réponse proprement dite. La seconde entrée du multiplexeur 4 est reliée à la sortie du module MMj. La première entrée du second multiplexeur 5 est reliée à la sortie de la bascule de 1 'étage RSMj affectée à l'indicateur de réponse Br. Sa seconde entrée est maintenue à la valeur I logique. Le circuit de commande 1MCj est relié en entrée à la sortie de la bascule C; de l'étage RSMj contenant l'indicateur de réponse Br. Le circuit 1MCj reçoit également le signal Rj du module MMj. Nous supposons que le signal Rj prend la valeur i logique lorsqu'une demande est disponible dans le module MMj. La sortie Sj du circuit 1MCj est reliée à l'entrée de commande des deux multiplexeurs 4 et 5. Lorsque le signal Sj a la valeur 1 logique, les multiplexeurs 4 et 5 mettent en communication leur entrée inférieure avec leur sortie. Le circuit de commande 1MCj est conçu de façon à ce que, lorsque le signal Rj a la valeur i logique et que l'indicateur Br a la valeur 0 logique, le signal Sj prend la valeur 1 logique autorisant ainsi le transfert de la réponse présente dans __ l'interface de sortie du module MMj dans l'étage aval RSMj_1- Simultanément, l'indicateur Br fourni à cet étage prend la valeur 1 logique. Si l'indicateur de réponse Br contenu dans l'étage RSMj a la valeur 1 logique, signifiant ainsi que la réponse est valide, le circuit de commande 1MCi délivre un signal SMi au module MMj pour informer ce module que la réponse ne peut pas être introduite dans le registre à décalage de réponse. De plus, le signal Sj prend la valeur 0 logique et la demande contenue dans l'étage RSMj est intégralement transférée dans le registre aval RSMj_1. Il en résulte que l'indicateur de réponse introduit dans le registre aval conserve la valeur 1 logique. Bien entendu, si aucune réponse n'est disponible dans le module MMj, le signal Rj prenant alors la valeur 0 logique, le signal Sj prend la valeur 0 logique autorisant ainsi le transfert sans modification de la demande et de l'indication contenus dans l'étage RSMj vers l'étage aval RSMj_1. La figure 6 représente un mode de réalisation du circuit d'acquittement des réponses PAi associé au processeur PEi. - 19 - Le circuit d'acquittement des réponses PAi comprend essentiellement une porte logique 6 recevant sur une première entrée l'indicateur Br contenu dans l'étage RSPi du registre à décalage de sortie. La porte 6 reçoit sur sa seconde entrée le signal RACKi issu du processeur PEI. La sortie de la porte 6 est reliée à l'entrée de l'étage aval RSPi_1 du registre à décalage de réponse. Conformément à la convention exposée précédemment, lorsque l'indicateur Br a la valeur 1 logique, cela signifie que la réponse associée est valide c'est-à-dire qu'elle n'a pas été acceptée par le processeur. On suppose également que le signal RACKi prend la valeur 1 logique lorsque le processeur PEi accepte une demande valide. s15 Compte tenu de cette convention, le fonctionnement du circuit d'acquittement des réponses est le suivant. Lorsqu'une réponse contenue dans le registre RSPi est destinée au processeur PEi et est associée à un indicateur de réponse Br dont la valeur logique est égale à 1, cela signifie que cette réponse valide devrait être prise en compte par le processeur. Si tel est le cas, le signal RACKi délivré par le processeur prend la valeur 1 logique et le circuit 5 délivre en sortie la valeur O logique. Dans le cas contraire, le signal RACKi a la valeur O logique et la sortie du circuit 6 prend la valeur 1 logique signifiant ainsi que la demande n'a pas été acceptée par le processeur. Si par contre, l'indicateur Br contenu dans le registre RSPi a la valeur O logique, la sortie 6 prend la valeur O logique également. Nous avons vu précédemment que les circuits de contrôle des demandes ou de contrôle des réponses nécessitent la lecture des indicateurs placés dans les registres associés aux processeurs ou aux modules ainsi que l'actionnement de multiplexeurs. Or si le registre à décalage fonctionne à une fréquence très élevée, il devient difficile de réaliser des circuits de contrôle suffisamment rapides pour suivre le rythme du décalage. Il convient donc de prévoir un mécanisme d'anticipation permettant à ces contrôleurs de déterminer les conditions de transfert des demandes ou des réponses avec une période d'horloge d'avance. -20- Les figures 7 à 10 montrent une variante de réalisation permettant cette anticipation. La figure 7 représente le cas o un processeur PEi est placé immédiatement en aval d'un autre processeur PEi+1. La figure 8 représente le cas o un module MMj est placé immédiatement en aval d'un autre module MMj+1. La figure 9 représente le cas o un processeur PEi est placé immédiatement en aval d'un module MMj. La figure 10 représente enfin le cas o un module MMj est placé immédiatement en aval d'un processeur PEi. Sur les figures 7 à 10, nous retrouvons avec les mêmes références les éléments déjà représentés sur la figure 2. Cependant, les circuits de contrôle ont des fonctions modifiées et comportent des entrées supplémentaires qui sont reliées aux sorties de l'étage situé en amont-du module ou du processeur précédent et à la sortie d'acquittement ou de requête de ce module ou de ce processeur précédent. Dans le cas prévu à la figure 7, le processeur PEi est précédé par un autre processeur PEi+1. Le circuit de contrôle des demandes PCi est relié à-la sortie de l'étage REPi+1 du registre à décalage d'entrée. Ce contrôleur reçoit également le signal Di+1 issu du processeur PEi+1. 2c Le contrôleur des demandes PCi sera conçu de façon à autoriser le transfert d'une demande du processeur PEi dans le registre à décalage d'entrée que dans le cas o aucune réponse valide n'est présente en amont du processeur PEi+1 et à condition qu'aucune demande ne soit présente en sortie de ce processeur. Cette condition peut être facilement détectée au moyen de circuits logiques sensibles à l'indicateur B contenu dans l'étage REPi+1 et au signal Ds+1 indiquant qu'une demande est en instance dans le processeur PEi+1. La situation est analogue dans le cas représenté à la figure 8 et qui concerne les réponses. Le circuit de contrôle des réponses MCj associé au j module Mj autorisera le transfert d'une réponse disponible dans ce module lorsqu'aucune réponse valide n'est présente en amont du module précédent MMj+1 et qu'aucune réponse n'est disponible dans ce module. Cette condition est déterminée par le circuit MCj en fonction de l'indicateur de réponse Br contenu dans l'étage RSMj+1 et du signal Rj+1 indiquant qu'une réponse est disponible dans le module MMj+1. - 21 - Dans le cas de la figure 9, le processeur PEi est placé en aval d'un module MMj et le circuit de contrôle des demandes PCi associé au processeur PEi est relié à la sortie de l'étage REMj associé au module MMj. Le circuit PCi reçoit également le signal ACKj délivré par le module MMj. Le circuit de contrôle des demandes PCi est alors conçu de façon à ce qu'une demande issue du processeur PEi soit autorisée à être introduite dans le registre à décalage d'entrée lorsqu'une demande contenue dans l'étage REMj n'est pas valide (Br = 0) ou lorsque cette demande est valide alors que le signal ACKj indique que cette demande sera acceptée par le module MMj ca celle-ci 1o est destinée à ce module et ce module est disponible. Enfin, dans le cas de la figure 10, le circuit de contrôle des réponses MCj associé au module MMj reçoit l'indicateur Br contenu dans l'étage RSPi associé à un processeur PEi placé en amont de ce module. Le signal RACKi issu du processeur PEi est également appliqué à l'entrée du contrôleur de réponse MCj. Le circuit de contrôle des réponses MCj autorisera l'introduction dans le registre à décalage de réponse d'une réponse disponible en sortie du module MMj lorsque la réponse contenue dans l'étage RSPi n'est pas valide (Br = 0) ou lorsque cette réponse est valide alors que le signal RACKi indique que cette réponse sera acceptée par le processeur PEi car celle-ci est destinée à ce processeur et ce processeur est disponible. La réalisation des circuits de contrôle des demandes et des réponses selon cette variante est tout à fait à la portée de l'homme du métier compte tenu des explications déjà données. Il est donc inutile d'en donner une description plus détaillée. D'autre part, il convient de noter que les modes de réalisation-décrits jusqu'à présent supposaient que l'interface d'entrée des modules et des processeurs comportait des circuits de décodage sensibles aux poids forts de l'adresse ou à l'étiquette reçus pour commander la prise en compte de la demande ou de la réponse et pour engendrer les signaux d'acquittement correspondants ACKj, RACKi. Toutefois, l'invention ne se limite pas à ces cas particuliers et les solutions équivalentes ne sortent pas du cadre de 1 'invention. - 22 - Par exemple, on pourrait aussi choisir des modules mémoire munis d'interface d'entrée sans décodeur et sans circuit d'acquittement. Il conviendrait alors d'inclure ces fonctions dans chaque circuit d'acquittement des demandes MAj pour obtenir le même résultat. L'unité décrite précédemment a une capacité de traitement proportionnelle au nombre de processeurs et au nombre de modules qui la constituent. Si l'on veut augmenter cette capacité, on est donc amener à multiplier le nombre de processeurs et de modules. Or le temps qui s'écoule entre l'envoi 1o du demande par un processeur et le moment o celui-ci reçoit la réponse est fonction du nombre d'étage des registres à décalage donc du nombre de processeurs et de modules. Il ne sera donc pas possible d'augmenter indéfiniment la puissance de l'unité centrale par une simple augmentation du nombre des processeurs et des modules. Aussi selon un autre aspect de.l'invention, ce problème est résolu en prévoyant une architecture de système utilisant une pluralité d'unités centrales ayant chacunes un nombre limité de processeurs et de modules. Chaque unité centrale pourra alors travailler en mode local avec de très bonnes performances. Cependant, il faut prévoir des moyens pour que chaque unité centrale puisse communiquer avec les autres. La figure 11 montre l'interconnexion entre deux unités centrales CPU1 et CPU2. L'unité centre CPU1 a une constitution identique à l'une de celles qui ont été décrites précédemment mais o un étage du registre à décalage d'entrée et un étage du registre à décalage de sortie sont utilisés pour réaliser l'interface avec l'autre unité centrale CPU2. Là figure 11 montre les moyens à utiliser pour que l'unité centrale CPU1 puisse transmettre des demandes à l'unité centrale CPU2 et pour que CPU2 puisse fournir les réponses à CPU1. Ainsi, le registre à décalage d'entrée de la première unité CPU1 communique avec le registre à décala2e d'entrée de la deuxième unité centrale CPU2 par l'intermédiaire d'un circuit d'acquittement des demandes MAj conforme à l'une des descriptions précédentes et d'un circuit d'interface des demandes D1-2 qui est luimême relié à un circuit de contrôle des demandes PCi de la deuxième unité - 23 - centrale CPU2. Inversement le registre à décalage de sortie de la deuxième unité centrale CPU2 communique avec le registre à décalage de sortie de la première unité centrale CPU1 par l'intermédiaire d'un circuit d'acquittement des réponses PAl, d'un circuit d'interface des réponses R2-1 et d'un circuit de contrôle des réponses MCj du registre à décalage de sortie de la première unité centrale CPU1. Les circuits d'interface D1-2 et R2-1 sont conçus selon la règle suivante. L'ensemble constitué par l'interface des demandes D1-2, la seconde unité o10 centrale CPU2 et l'interface des réponses R2-1 doit être vu par la première unité centrale CPU1 comme s'il s'agissait d'un module mémoire. Inversement, l'ensemble constitué par l'interface de réponse R2-1, la première unité centrale CPU1, et l'interface de demandes D1-2 doit être vu par la seconde unité centrale CPU2 comme s'il s'agissait d'un processeur. Bien entendu, il est possible de symétriser les rôles des deux unités centrales en prévoyant un autre couple d'interface pour permuter les rôles des deux unités centrales. Il est également possible de faire communiquer l'une des unités centrales avec d'autres et ainsi de constituer un véritable réseau d'unités centrales. Ces possibilités d'interconnexions entre plusieurs unités peuvent être utilisées de diverses façons. On peut prévoir, par exemple, que la seconde unité centrale CPU2 est composée uniquement de modules mémoire. Dans ce cas, CPU2 sert de mémoire secondaire, tandis que les modules mémoire de CPU1 jouent le rôle de mémoire de travail. D'une façon générale, il est ainsi possible de réaliser un système de mémoires hiérarchisées en prévoyant une troisième unité composée aussi de modules reliée à CPU2 puis une quatrième unité reliée à la troisième, etc... Selon un autre exemple d'application, la se.onde unité centrale CPU2 comprend des processeurs spécialisés et fonctionne alors comme un co- processeur capable de sous-traiter des applications spécifiques pour CPU1. La figure 12 montre de façon plus détaillée un exemple de réalisation de la liaison entre le registre à décalage d'entrée de la première unité centrale - 24 - CPU1 avec le registre à décalage d'entrée de l'unité central CPU2. Les éléments PCi, MAj, REi appartenant aux deux unités centrales ont déjà été décrits en relation avec les figures 3 et 4. L'interface des demandes D12 comprend un décodeur DE2 dont l'entrée est reliée à la sortie d'un étage REj du registre à décalage d'entrée de la première unité centrale CPU1. Ce décodeur reçoit en entrée l'adresse de destination de la demande contenue dans l'étage REj et délivre un signal dont la valeur indique si cette adresse est destinée à la seconde unité centrale. L'interface D1-2 comporte un amplificateur 8 qui reçoit l'indicateur de demande B1 contenu dans to l'étage REj. Si la demande est bien destinée à l'unité CPU2 et si la demande est valide (B1 = 1), la porte ET 7 qui reçoit les signaux de sortie du décodeur DE2 et de l'amplificateur 8 délivre le signal Di appliqué au circuit de commande 1PCi du circuit de contrôle des demandes PCi de la deuxième unité centrale CPU2. La signification du signal Di a déjà été expliquée en relation avec la figure 3. Le signal SPi engendré par le * circuit de commande 1PCi sert alors de signal ACKj appliqué à la porte 3. Ainsi, pour l'unité centrale CPU1, le circuit d'interface des demandes D12 se comporte comme une interface d'entrée d'un module mémoire. Inversement, pour l'unité centrale CPU2, l'interface D1-2 se comporte comme l'interface 2o de sortie d'un processeur. -- Le circuit d'interface des réponses R2-1 représenté à la figure 13 est identique, du point de vue fonctionnel, au circuit D1-2. Le circuit d'interface des réponses R2-1 comprend un décodeur de sortie DS1, un amplificateur 9 et une porte ET 10. L'entrée du décodeur DS1 est reliée à la sortie d'un étage RSPi du registre à décalage de sortie de la seconde unité centrale CPU2 et délivre un signal indiquant si la réponse'- est destinée à l'unité centrale CPU1. La porte ET reçoit ce signal ainsi que le signal de sortie de l'amplificateur 9 qui est représentatif de 1 'indicateur de réponse Br 2 extrait de l'étage RSPi de la seconde unité centrale CPU2. La porte ET 10 fournit le signal Rj déjà défini en relation avec la figure 5. Ce signai Rj est appliqué au circuit de commande lMCj d'un circuit de contrôle des réponses MCj de la première unité centrale CPU1. En retour, ce circuit de commande fournit le signal SMj déjà défini servant de signal RACKi appliqué au circuit d'acquittement des réponses PAi de la deuxième unité centrale CPU2. - 25 - Ainsi, l'interface de réponse R2-1 se comporte pour la seconde unité centrale CPU2 comme l'interface d'entrée d'un processeur et pour l'unité centrale CPU1 comme l'interface de sortie d'un module mémoire. Bien entendu, les figures 12 et 13 ne sont que des exemples de réalisation dont surtout l'aspect fonctionnel importe. - 26 - Revendications: 1. Unité centrale pour système de traitement de l'information, ladite unité comprenant plusieurs processeurs (PEi) associés à plusieurs modules mémoires (MMj) destinés à recevoir des demandes desdits processeurs (PEi), lesdites demandes ayant la forme de signaux de commande, d'adressage et éventuellement de données, chaque module (MMj) comprenant des moyens pour décoder lesdites demandes apparaissant sur son entrée et des moyens pour fournir des signaux de réponse auxdites demandes, ladite unité centrale étant caractérisée en ce que les demandes issues de chaque processeur (PEi) sont transmises à l'entrée de chacun desdits modules (MMi) par i0 l'intermédiaire d'un registre à décalage d'entrée (REM1,..., REMj,... REMn,... REP1,... REPi,... REPp_1), en ce que les réponses issues de chacun desdits modules (MMj) sont transmises à l'entrée de chaque processeur (PEi) par l'intermédiaire d'un registre à décalage de sortie (RSP1,... RSPi,... RSPp,... RSM1,... RSMj,... RSMni), en ce que pour tout processeur (PEi) donné, le nombre d'étages dudit registre à décalage d'entrée permettant d'accéder aux modules (MMj) est différent pour chacun des modules (MMj) et en ce que pour tout processeur (PEi), le nombre total d'étages appartenant aux registres à décalage d'entrée et de sortie associés à l'un desdits modules (MM) est constant et indépendant du module et du processeur considérés. 2. Unité centrale selon la revendication 1, caractérisée en ce qu'elle comporte un seul registre à décalage d'entrée et un seul registre à décalage de sortie, en ce que chaque processeur (PEi) et chaque module (MMj) est associé à un étage (REPi, REMj) dudit registre à décalage d'entrée et à un étage (RSPi, RSMj) du registre à décalage de sortie, en ce que la sortie de chaque processeur (PEi) est reliée à la sortie de l'étage associé (REPi) du registre à décalage d'entrée, en ce que la sortie de chaque module (MMÂj) est reliée à la sortie de 1 'étage associé (REMj) du registre à décalage de sortie, en ce que l'entrée de chaque processeur est reliée à la sortie de 1 'étage associé (RSPi) du registre à décalage de sortie et en ce que l'entrée de chaque module est reliée à la sortie de l'étage associé (RSMj) du registre à décalage de sortie. 3. Unité centrale selon la revendication 2, caractérisée en ce que chaque module (MMji) est associé à un circuit d'acquittement des demandes (MAj) - 27 - pour associer à chaque demande un indicateur de demande (B) véhiculé par ledit registre à décalage d'entrée, ledit circuit d'acquittement des demandes (MAj) forçant à une première valeur déterminée ledit indicateur de demande (B) lorsqu'un signal d'acquittement (ACKj) est délivré par ledit module (MMj) indiquant qu'il accepte la demande présente à son entrée et en ce que chaque étage (REPi) du registre à décalage d'entrée qui est associé à un processeur (PEi) a sa sortie reliée à un circuit de contrôle des demandes (PCi) associé audit processeur (PEi), ledit circuit de contrôle des demandes (PCi) comportant un dispositif de sélection des demandes (2PCi) autorisant le transfert dans l'étage (REPi.1) du registre à décalage d'entrée placé en aval dudit processeur (PEi) - soit d'une nouvelle demande disponible en sortie dudit processeur (PEi), si la valeur dudit indicateur (B) contenu dans ledit étage (REPi) est égale à ladite première valeur déterminée, - soit de la demande contenue dans ledit étage (REPi) associé audit processeur (PEi) dans le cas contraire, 1 'indicateur de demande (B) associé à toute nouvelle demande transférée dans ledit étage aval (REPi_1) étant forcé à une seconde valeur déterminée par ledit circuit de contrôle des demandes (PCi), et en ce que la sortie du premier étage (REM1) du registre à décalage d'entrée est reliée à l'entrée du dernier étage (REPp) dudit registre à décalage d'entrée par l'intermédiaire du circuit d'acquittement des demandes (MA1) ou du circuit de contrôle des demandes associé audit premier étage (REM1). 4. Unité centrale selon la revendication 3, caractérisée en ce- que le circuit de contrôle des demandes (PCi) d'un processeur (PEi) est relié à la sortie de l'étage (REPi+l, REMj) placé en amont de l'étage (REPi) du registre à décalage d'entrée associé audit processeur (PEi), en ce que ledit circuit de contrôle des demandes (PCi) commande ledit dispositif de sélection des demandes (2PCi) pour autoriser le transfert d'une nouvelle demande dudit processeur à l'entrée de l'étage (REPi_1) du registre à décalage d'entrée placé en aval dudit processeur (PEi) dans les cas suivants - 28 - a) ledit étage amont (REMj) est associé à un module (MMj) et contient un indicateur de demande (B) dont la valeur est égale à ladite première valeur déterminée, ou bien la valeur dudit indicateur (B) est égale à ladite seconde valeur déterminée et la demande contenue dans ledit étage amont (REMj) adresse ledit module (MMj) et ledit module (MMj) est disponible, b) ledit étage amont (REPij+) est associé à un processeur (PEi+1) et contient un indicateur de demande (B) dont la valeur est égale à ladite première valeur déterminée et aucune demande n'est prête.en sortie dudit io processeur amont (PEi+i). 5. Unité centrale selon l'une des revendications 2 à 4, caractérisée en ce que chaque processeur (PEi) est associé à un circuit d'acquittement des réponses (PAi) pour associer à chaque réponse un indicateur de réponse (Br) véhiculé par ledit registre à décalage de sortie, ledit circuit d'acquittement des réponses (PAi) forçant ledit indicateur de réponse (Br) a une première valeur déterminée lorsqu'un signal d'acquittement des réponses (RACKi) est délivré par ledit processeur (PEi) indiquant qu'il accepte la réponse présente à son entrée et en ce que la sortie de chaque étage (RSMj) du registre à décalage de sortie qui est associé à un module (MMj) est reliée à un circuit de contrôle des réponses (MCj), ledit circuit de contrôle des réponses (MCj) comportant un dispositif de sélection des réponses (2MCj) autorisant le transfert dans l'étage (RSMj_1) du registre à décalage de sortie placé en aval dudit module (MMj) - soit d'une réponse disponible en sortie dudit module (MMj) si la valeur dudit indicateur de réponse (Br) contenu dans ledit étage (RSMj) est égale à ladite première valeur déterminée, - soit de la réponse contenue dans ledit étage (RSMj) associé audit module (MMj) dans le cas contraire, l'indicateur de réponse (Br) associé à toute nouvelle réponse transférée dans ledit étage aval (RSMjl1) étant forcée à une seconde valeur déterminée par ledit circuit de contrôle des réponses (MCj), et en ce que la sortie du premier étage (RSP1) du registre à décalage de sortie est reliée à l'entrée du dernier étage (RSMn) dudit registre à décalage de sortie par - 29 - l'intermédiaire du circuit d'acquittement des réponses (PA1) ou du circuit de contrôle des réponses associé audit premier étage (RSP1). 6. Unité centrale selon la revendication 5, caractérisée en ce que le circuit de contrôle des réponses (MCj) d'un module (MMj) est relié à la sortie de l'étage (RSMj+1, RSPi) placé en amont de l'étage (RSMj) du registre à décalage de sortie associé audit module (MMj), en ce que ledit circuit de contrôle des réponses (MCj) commande le dispositif de sélection des réponses de (MCj) pour autoriser le transfert d'une nouvelle réponse dudit module (MMj) à l'entrée de l'étage (RSMj_1) du registre à décalage de sortie placé en aval dudit module (MMj) dans les cas suivants: a) ledit étage amont (RSPi) est associé à un processeur (PEi) et contient un indicateur de réponse (Br) dont la valeur est égale à ladite première valeur déterminée, ou bien, la valeur dudit indicateur (Br) est égale à ladite seconde valeur déterminée et la réponse contenue dans ledit étage amont (RSPi) est destinée audit processeur (PEi) et ledit processeur (PEi) est disponible, b) ledit étage amont (RSMj+1) est associé à un module (MMj+1) et contient un indicateur de réponse (Br) dont la valeur est égale à ladite première valeur déterminée et aucune réponse n'est prête en sortie dudit module amont (MMj+i). 7. Unité centrale selon l'une des revendications précédentes, caractérisée en ce que les demandes contiennent en parallèle un code de fonction servant à définir l'opération à effectuer dans l'un des modules (MMj), une information d'adresse, des données dans le cas d'une écriture et une étiquette d'origine dans le cas d'une lecture, ladite étiquette d'origine étant représentative de l'identité du processeur (PEi) qui envoie la demande, et en ce que les réponses contiennent en parallèle une étiquette de destination correspondant à l'étiquette d'origine pour la demande considérée, des données dans le cas d'une lecture, ou un compte-rendu d'erreurs. 8. Système de traitement de l'information, caractérisé en ce qu'il comprend une pluralité d'unités centrales selon l'une des revendications 1 à 7 et en - 30 - ce que une première unité centrale (CPU1) transmet des demandes à une seconde unité centrale (CPU2) par l'intermédiaire d'un circuit d'interface des demandes (D1-2) fonctionnant comme l'interface d'entrée d'une mémoire de ladite première unité centrale (CPU1) et comme l'interface de sortie d'un processeur de ladite autre unité centrale (CPU2) et en ce que ladite seconde unité centrale (CPU2) transmet ses réponses à une autre unité centrale (CPU1) par l'intermédiaire d'un circuit d'interface des réponses (C2-1) fonctionnant comme l'interface d'entrée d'un processeur de la seconde unité centrale (CPU2) et comme l'interface de sortie d'une mémoire de ladite autre unité centrale (CPU1). 9. Système de traitement de l'information selon la revendication 8, caractérisé en ce que ledit circuit d'interface d'entrée (D1-2) comporte un décodeur (DE2) dont l'entrée est reliée à la sortie d'un étage (REMj) du registre à décalage d'entrée d'une première unité centrale (CPU1), ledit décodeur (DE2) d'entrée permettant de détecter si la demande contenue dans ledit étage (REMj) est destinée à une seconde unité centrale (CPU2) et en ce que le circuit d'interface de réponse (R2_1) comporte un décodeur de sortie (DS1) dont l'entrée est reliée à la sortie d'un étage (RSPi) du registre à décalage de sortie de la seconde unité centrale (CPU2), ledit décodeur de sortie (DS1) permettant de détecter si la réponse contenue-dans ledit étage (RSPi) du registre à décalage de sortie de la seconde unité centrale (CPU2) est destinée à l'unité centrale (CPU1) à laquelle ledit décodeur de sortie est relié.