FR 2628547 A1 19890915 FR 8803751 A 19880309 GENERATEUR STABILISE DE FOURNITURE DE TENSION DE SEUIL DE TRANSISTOR MOS La présente invention concerne le domaine des circuits intégrés de type MOS (métal-oxyde-semiconducteur). Dans de tels circuits, on a souvent besoin de comparer un signal de tension variable Vin à une tension de référence VREF. La figure 1, représente schématiquement un tel compara- teur utilisé dans l'art antérieur. Ce comparateur reçoit sur ses entrées les deux tensions à comparer, l'étage de sortie Etant constitué d'un inverseur 2. Cet inverseur fournit à un transistor MOS M, quand la tension de référence et la tension de polarisation du comparateur 1 sont convenablement choisies, une tension égale à sa tension de seuil au moment o Vin = VREF. Un circuit classique de fourniture de tension de polari- sation pour le comparateur 1 comprend deux transistors MOS M1 et M2 en s&rie entre une source d'alimentation VDD et la masse. Le transistor M1 est un transistor MOS à appauvrissement et le tran- sistor M2 est un transistor MOS à enrichissement. Le transistor Mi sert de charge et sa grille et sa source sont interconnectées tan- dis que le drain et la grille du transistor MOS M2 sont également interconnectés. La tension de polarisation du comparateur 1 est prélevée sur le point d'interconnexion des transistors Ml et M2. On notera dans ce qui précède et dans la suite de la présente description que l'on désigne ici par inverseur un circuit fournissant une tension de sortie haute quand son entrée est à bas niveau et inversement et non pas un circuit inversant la polarité des tensions d'entrée. La figure 2 représente plus en détail un mode de réali- sation du circuit de la figure 1 et plus particulièrement du com- parateur 1. Ce comparateur comprend deux transistors MOS à enrichissement M3 et M4 dont les grilles sont connectées respecti- vement à Vin et à une tension de référence VREF. Le drain du tran- sistor M3 est relié à la tension d'alimentation VDD, le drain du transistor M4 est relié à cette même tension par l'intermédiaire d'un transistor MOS à déplétion servant de charge M5 dont la gril- le est reliée à la source. Les sources des transistors M3 et M4 sont interconnectées et sont reliées à la masse par un transistor MOS de polarisation M6 de type à enrichissement. L'étage de sor- tie, ou étage de décalage de niveau, du comparateur comprend des transistors MOS à enrichissement M7 et M8 reliés en série, la grille du transistor M7 étant reliée à la grille du transistor M5 et la grille du transistor M8 étant reliée aux grilles des tran- sistors M2 et M6. La tension de polarisation réglée par les transistors Ml et M2 sert à établir le niveau du courant dans les transistors M6 et MB. Les dimensions de ces transistors par rapport aux autres transistors du comparateur et du circuit de décalage de niveau sont choisies pour établir à la sortie de l'inverseur 2 une ten- sion égale à la tension de seuil d'un transistor à enrichissement à canal N pour un ensemble donné de température de fonctionnement et de paramètres de fabrication lorsque Vin = VREF. Mais, si l'une de ces conditions change, la tension de sortie de l'inverseur ne sera plus égale à la tension de seuil du transistor MOS. Ainsi, si l'on appelle Vx la tension au niveau des drains communs des transistors M143 et M4, et Vy la tension sur la grille du transistor M7, si la tension de polarisation augmente, les transistors M6 et M8 deviendront plus passants et la tension aux noeuds Vx et Vy diminuera. Il en résultera une diminution de la tension à l'entrée de l'inverseur et une augmentation de la tension à sa sortie. Cette tension ne sera alors plus égale à la tension de seuil d'un transistor MOS à canal N au moment o Vin = VREF Inversement, si la tension de polarisation sur la grille des transistors M6 et M8 diminue, la tension de sortie de l'inverseur 2 croltra. Un objet de la présente invention est de prévoir un cir- cuit permettant d'obtenir une tension correspondant toujours à la tension de seuil d'un transistor MOS même quand les paramètres de fonctionnement, température ou conditions de fabrication, varient. Pour atteindre cet objet, la présente invention propose de jouer sur la tension de polarisation du comparateur. Ainsi, la présente invention prévoit un générateur stabilisé compris dans un circuit intégré MOS pour fournir une tension de polarisation à un premier comparateur relié à un pre- mier inverseur destiné à fournir une tension égale à une tension de seuil de transistor MOS lorsque ces deux entrées sont au même potentiel. Ce générateur comprend un deuxième comparateur et un deuxième inverseur identiques aux premiers, et un troisième inver- seur recevant la sortie du deuxième et dont la sortie est reliée aux entrées de polarisation des comparateurs, ce troisième inver- seur étant dimensionné pour que sa tension de seuil soit légère- ment supérieure à celle d'un transistor MOS. Selon un mode de réalisation de la présente invention, le deuxième comparateur comprend deux transistors MOS de com- paraison dont les grilles sont interconnectées et reçoivent la tension de référence VREF et dont les sources sont connectées à la masse par l'intermédiaire d'un transistor de polarisation qui reçoit sur sa grille la sortie du troisième inverseur. Selon un mode de réalisation de la présente invention, le troisième inverseur comprend un transistor à appauvrissement en série avec un transistor à enrichissement, le transistor à enri- chissement étant identique au transistor auquel on veut fournir une tension de polarisation de seuil, le transistor à appauvrisse- ment ayant une résistance à l'état passant élevée devant celle du transistor à enrichissement au voisinage de son seuil de conduc- tion. Ces objets, caractéristiques et avantages ainsi que d'autres de la présente invention seront exposes plus en détail dans la description suivante de modes de réalisation particuliers faite en relation avec les figures jointes parmi lesquelles: la figure 1 représente sous forme de blocs un comparateur selon l'art antérieur; la figure 2 représente de façon plus détaillée le cir- cuit selon l'art antérieur; la figure 3 représente sous forme de blocs un circuit de polarisation selon la présente invention; la figure 4 représente de façon plus détaillée un cir- cuit selon la présente invention. Dans ces diverses figures, des éléments identiques ou analogues sont désignés par 'les mêmes références numériques. D'autre part, on notera que les transistors MOS à enrichissement (normalement bloqués) sont représentés avec un trait de grille séparé par un blanc d'un trait symbolisant le substrat alors que les transistors MOS du type à appauvrissement (normalement passants) sont désignés avec un trait de grille séparé par une zone hachurée d'un trait symbolisant le substrat. Comme le représente la figure 3, un circuit selon la présente invention, est utilisé pour polariser le comparateur 1 du circuit classique illustré en figure 1. Le circuit de polarisation comprend un comparateur 11 et un inverseur 12 connectés de la même façon que le comparateur 1 et l'inverseur 2 de la figure 1 si ce n'est que les deux entrées du comparateur 11 sont reliées ensemble à la tension de référence VREF. La sortie de l'inverseur 12 est reliée à l'entrée d'un inverseur 13 dont la sortie 14 fournit la tension de polarisation des comparateurs 11 et 1. Le circuit est dimensionné pour que l'inverseur 12 fournisse normalement une ten- sion presque égale au seuil de l'inverseur 13 qui est lui-même di- mensionné pour que sa tension de seuil soit pratiquement égale au seuil d'un transistor MOS. Etant donné que la tension d'entrée de l'inverseur 13 est pratiquement égale et légèrement supérieure au seuil de conduction de cet inverseur, un petit courant circule dans cet inverseur et établit en sortie une tension de polarisa- tion à l'équilibre pour le comparateur de tension. Le fonctionnement de ce circuit sera mieux compris en relation avec la description d'un exemple de mise en oeuvre illustré en figure 4 oh l'on retrouve le comparateur 11, l'inver- seur 12 et l'inverseur 13. Le comparateur 11 est identique au com- parateur 1 illustré en détail en figure 2. Les transistors MOS constituant ce comparateur sont désignés à la figure 4 par les mêmes références que celles de la figure 2 affectées d'un prime. L'inverseur de sortie 13 comprend un transistor MOS à enrichisse- ment M10 dont la grille reçoit la sortie de l'inverseur 12 et qui est relié à la tension VDD par l'intermédiaire d'une charge cons- tituée d'un transistor MOS à appauvrissement Mll. La grille du transistor Mll-est reliée à la connexion 14 des transistors Mll et MO10 qui sert également de borne de sortie reliée à la connexion commune des transistors M6' et 148' qui correspond à l'entrée de polarisation du comparateur 11. De même, la borne 14 est reliée à la borne de polarisation du comparateur 1. Le transistor M1O est un transistor identique au transistor M que l'on veut polariser exactement à sa tension de seuil. Les circuits I1l et 12 sont tels que la tension Vp à l'entrée du transistor M10 est très légèrement supérieure à sa tension de seuil. Ainsi, la sortie de l'inverseur 2 vers le transistor M sera à une même valeur et on aura atteint le résultat souhaité. A l'équilibre: Vp = VT + Ids * gm - o VTest la tension de seuil de grille du transistor MO10 ou du transistor M, gm est la transconductance du transistor M10 et Ids est le courant dans le transistor Ml. Si l'on suppose que la tension de seuil VT du transistor MO10 (et donc simultanément du transistor M formé sur le même cir- cuit intégré) augmente momentanément par rapport à une valeur d'équilibre par suite de variations de paramètres tels que la tem- pérature, il en résultera une diminution du courant dans le tran- sistor M10. Ceci amènera la tension de polarisation sur la borne 14 à crottre, c'est-à-dire que la tension Vx au point de raccorde- ment des transistors M13' et M4' chute. Ceci provoquera une diminu- tion de la tension de sortie du comparateur 11 et donc une augmentation de Vp. Une augmentation de Vp tendra à faire décroi- tre la tension de polarisation sur la borne 14. Cette action de la tension de polarisation est en sens opposé de l'influence d'une croissance de VT. Le même raisonnement s'applique dans le cas in- verse o VT tendrait à décroître. Ainsi, la tension de polarisa- tion est maintenue à l'équilibre de sorte que la sortie de l'inverseur 13 se trouve toujours immédiatement au dessus de la tension de seuil d'un transistor MOS. Si l'on considère le circuit de la figure 1, il convient bien entendu pour qu'il fonctionne que la résistance du transistor Mll soit élevée devant la résistance du transistor M10 au voisi- nage du seuil de conduction. Cette résistance au voisinage du seuil de conduction étant de l'ordre de la centaine d'ohms, on choisira la résistance Ml de l'ordre de la centaine de kilhoms. REVENDICATIONS 1. Générateur stabilisé compris dans un circuit intégré MOS pour fournir une tension de polarisation à un premier com- parateur (1) relié à un premier inverseur (2) destiné à fournir une tension égale à une tension de seuil de transistor MOS (M) lorsque ses tensions d'entrée sont identiques, caractérisé en ce qu'il comprend un deuxième comparateur (11) dont les entrées sont reliées ensemble à une tension de référence et un deuxième inver- seur (12) identiques aux premiers, et un troisième inverseur (13) recevant la sortie du deuxième et dont la sortie (14) est reliée aux entrées de polarisation des comparateurs (1, 11), ce troisième inverseur étant dimensionné pour que sa tension de seuil soit identique à celle d'un transistor MOS. 2. Générateur stabilisé selon la revendication 1, caractérisé en ce que le deuxième comparateur (11) comprend deux transistors MOS de comparaison (M3', M4') dont les grilles sont interconnectées et reçoivent la tension de référence issue du pre- mier comparateur (1) et dont les sources sont connectées à la mas- se par l'intermédiaire d'un transistor de polarisation (M6') qui reçoit sur sa grille la sortie (14) du troisième inverseur (13). 3. Générateur stabilisé selon l'une des revendications 1 ou 2, caractérisé en ce que le troisième inverseur (13) comprend un transistor à appauvrissement (Mll) en série avec un transistor à enrichissement (M10), le transistor à enrichissement étant iden- tique au transistor (M) auquel on veut fournir une tension de po- larisation de seuil, le transistor à appauvrissement ayant une résistance à l'état passant élevée devant celle du transistor à enrichissement au voisinage de son seuil de conduction.