FR 2628916 A1 19890922 FR 8803334 A 19880315 () RÉPUBLIQUE FRAN AISE N de publication: 2 628 916 (à n'utiliser que pour les INSTITUT NATIONAL commandes de reproduction) DE LA PROPRIÉTÉ INDUSTRIELLE( N d'enregistrement national: 88 03334 PARIS Int CI': H 04 L 27/18. @ DEMANDE DE BREVET D'INVENTION A1 Date de dépôt: 15 mars 1988. Qj Demandeur(s): ALCATEL THOMSON FAISCEAUX HERTZIENS, Société anonyme. - FR. () Priorité: @ Inventeur(s): Philippe Sehier. Date de la mise à disposition du public de la demande: BOPI " Brevets ") n 38 du 22 septembre 1989. ( Références à d'autres documents nationaux appa- rentés: (rt Titulaire(s): ( Mandataire(s): Dominique du Boisbaudry, Sospi. _ Dispositif de synchronisation en modulation de phase à quatre états décalée. La présente invention se rapporte à un dispositif de synchronisation en modulation de phase à quatre états déca- lée, comprenant - un démodulateur 10 quatre phases, ' - un module de traitement 11,,,. - un circuit de décision 12 qui permet d'obtenir le signe de la partie réelle du signal yk qui sort du module précédent " 'È-' " ' MI -un circuit de calcul de l'erreur de rythme 13 suivi d'un,,. circuit de correction14 qui délivre une horloge H de I ' commande, - '! C. I_ _^ - un circuit de calcul de l'erreur de phase 15 suivi d'un;" ,.-.I circuit de correction 16 qui délivre un signal de correction _, '- tD d'erreur de phase.------ V- Application notamment aux télécommunications par fais- J ceaux hertziens. Coe Ve |UL o Vente des fescicules à l'IMPRIMERIE NATIONALE. 27. rue-de la Convention -75732 PARIS CEDEX 1S Dispositif de synchronisation en modulation de phase à quatre états décalée L'invention se rapporte à un dispositif de synchronisation en modulation de phase à quatre états décalée. L'invention concerne la démodulation cohérente de signaux modulés suivant une modulation de type OQPSK ("Offset Quadrature Phase Shift keying") ou en français: MDP4 (Modulation de phase à quatre états) décalée, cette classe de modulations comprenant le cas important de la MSK ("Minimum Shift Keying"). Ce type de modulation est de plus en plus employé pour la transmission sur faisceaux hertziens car elle présente des avantages importants, parmi lesquels celui de présenter une enveloppe constante. Le dispositif de l'invention permet d'effectuer, de façon performante et simple, la synchronisation en phase nécessaire à la démodulation cohérente. En effet, la qualité d'un tel dispositif influe de façon importante sur les performances en taux d'erreurs du récepteur. La synchronisation en phase pour des modulations de type OQPSK pose des problèmes qui n'existent pas pour les autres modulations comparables (QPSK ("Quadrature Phase Shift heying"), et BPSK ("Binary Phase Shift Keying" ou MDP2 c'est à dire "modulation de Phase à deux états"). I1 existe plusieurs types de dispositifs permettant la synchronisation en phase pour cette classe de modulation de type OQPSK. Les plus voisins seront désignés de la façon suivante: DD: "Decision Directed" Dans lesquels la décision sur les symboles est utilisée dans le calcul du signal d'erreur permettant d'asservir la boucle. NDD: "Non décision Directed" Dans lesquels cette décision n'est pas utilisée. Le dispositif NDD donne de moins bonnes performances (suivant le critère de la variance résiduelle de l'erreur de phase) que le - dispositif DD. Le dispositif de l'invention utilise les décisions et sera donc désigné dans ce qui suit par: -2- MDD: "Modified Décision Directed". Dans les dispositifs DD et NDD, il existe un bruit résiduel de l'erreur de phase d'origine non thermique et irréductible à bande de boucle fixée. C'est-à-dire que, lorsque le rapport signal à bruit tend vers l'infini, il subsiste une fluctuation non nulle de l'erreur de phase, entrainant un taux d'erreur résiduel. Ce bruit résiduel peut être arbitrairement réduit en diminuant la bande de boucle, mais alors le système n'est plus capable de suivre les modulations aléatoires dues principalement aux oscillateurs locaux situés à l'émission et à la réception, cela justifie l'intérêt d'une bande de boucle grande et pouvant être rendue éventuellement adaptative en fonction du rapport signal/bruit. L'invention permet de réduire fortement ce bruit résiduel et de l'annuler totalement dans le cas particulier de la modulation MSK. L'invention propose, donc, un dispositif de synchronisation en modulation de phase à quatre états décalée, caractérisée en ce qu'il comprend: - un démodulateur quatre phases, - un module de traitement, - un circuit de décision qui permet d'obtenir le signe de la partie réelle du signal Yk qui sort du module précédent, - un circuit de calcul de l'erreur de rythme suivi d'un circuit de correction qui délivre une horloge H de commande, un circuit de calcul de l'erreur de phase suivi d'un circuit de correction qui délivre un signal de correction d'erreur de phase. Avantageusement le module de traitement 11 est un module de k multiplication par (-j)k. La tension d'erreur de la boucle de rythme est r S S égale à:e k = y k-1 (dk + dk 2) o Y k-1 est la partie imaginaire de Yk-l' Yk-1 est le signal yk décalé d'un temps bit, avec Yk = (-j) Xk, ou xk est le signe de sortie du démodulateur, et o dk-2 est le signal dk, signe de la partie réelle de Yk ' décalé de deux temps bit. La tension d'erreur de la boucle de phase est égale à ePk = gl (dk-2 - k) Y k-l + - Y k- Ckl est le signal Yk décalé d'un temps bit avec Yk = (-J) Xk = Y k + j Y k; Xk étant le signal de sortie du démodulateur, ou dk2, dk1 sont le signal dk signe de la partie réelle de Yk décalés respectivement de deux temps bit et d'un 262891-6 - 3 - temps bit, et gl = g(T) o T représente le temps bit et o g(t) est la réponse impulsionnelle de l'ensemble de filtrage subi par le signal. Dans une première réalisation du dispositif de l'invention la tension d'erreur de la boucle de phase est reliée à un VC0, via un filtre, pour permettre une commande analogique du démodulateur. Dans une seconde réalisation la tension d'erreur de la boucle de phase est reliée à un multiplieur via un filtre, un intégrateur numérique délivrant un signal, et un circuit de calcul de ej Les caractéristiques et avantages de l'invention ressortiront d'ailleurs de la description qui va suivre, à titre d'exemple non limitatif, en référence aux figures annexées sur lesquelles: - la figure 1 représente schématiquement le dispositif selon l'invention; - la figure 2 représente schématiquement une variante du dispositif selon l'invention. Le dispositif selon l'invention, tel que représenté sur la figure 1, comprend: - un démodulateur 10 qui est un démodulateur quatre phases, k un module de traitement il permettant une multiplication par (-j)k, k étant le numéro de l'échantillon, - un circuit de décision 12 qui permet d'obtenir le signe de la partie réelle du signal Yk qui sort du module précédent 11, - un circuit de calcul de l'erreur de rythme 13 suivi d'un circuit de correction 14 qui délivre une horloge H de commande, - un circuit de calcul de l'erreur de phase 15 suivi d'un circuit de correction 16 qui délivre un signal de correction d'erreur de phase. Le démodulateur 10 est un démodulateur à quatre états de phase classique dans lequel le signal x(t) en fréquence intermédiaire ou en hyperfréquence, en démodulation directe, est séparé en deux signaux, selon une voie réelle et une voie imaginaire, qui comportent respectivement un modulateur en anneau 30 (31), un filtre 32 (33), un circuit d'échantillonnage 34 (35) qui est un convertisseur analogique- numérique. -4- On obtient en sortie de ce démodulateur un signal xk ayant une composante réelle xk et une composante imaginaire xk: tel que xk = x c + S. xk + JXk Ce démodulateur quatre phases 10 est représenté ici pour situer le dispositif de synchronisation dans la chaîne de réception. Le signal issu des voies réelle et imaginaire est numérisé au rythme bit H, les échantillons obtenus étant considérés comme complexes. Le module de traitement Il comporte un compteur 36 modulo 4 suivi k d'un multiplieur 37 permettant d'obtenir la valeur (_j) qui est entrée sur le multiplicateur complexe 38, à la sortie duquel on obtient donc Yk = (-j) Xk = Yk + i Yk Ainsi les échantillons xk sont multipliés par (-j); k étant généré par un compteur modulo 4, incrémenté au rythme bit. La multiplication (38) est réalisée par un ensemble de circuits logiques. Le circuit de décision 12 permet d'obtenir le signal dk qui est le signe de la partie réelle de Yk' ce signe constitue la décision sur les symboles émis (au décodage différentiel près). Les circuits 20, 21, 22, 23, 24 sont des circuits retard d'un temps bit qui permettent d'obtenir, à partir respectivement de signaux S S L ed*S L YkS Yk S ykL dk et dk-1 des signaux y k-S ' y k-' dk-1 et dk2' Les circuits retard 23, 24 et le circuit de décision 12 peuvent être réalisés respectivement, par exemple, à l'aide d'une bascule D. Par contre les circuits retard 20, 21 et 22 qui permettent d'obtenir respectivement y kS y k1 et y kC1 peuvent être réalisés par k-l' Y k-i1 k-i1evn teraié a n bascules D en parallèle (n étant un nombre qui dépend du nombre de bits en sortie des convertisseurs 34 et 35). Le circuit 13 de calcul de l'erreur de rythme, comportant un additionneur 34 et un multiplieur 40, permet de calculer la tension d'erreur de la boucle de rythme: rS e k = -y k-S (dk + dk-2) qui est entrée dans le circuit de correction 14 formé d'un filtre 41 suivi d'un VC0.42 ("Voltage controlled oscillator") qui délivre une.horloge H de commande notamment de tous les circuits synchrones. k Dans le module 11 de multiplication du signal complexe par (-j)k, k est incrémentée à chaque période de l'horloge à la fréquence bit. Cette opération permet d'obtenir toutes les variables de décision sur la voie réelle (comme en BPSK) alors que ces variables sont, avant multiplication, réparties sur la voie réelle aux instants 2.k.T et sur la voie imaginaire aux instants 2 (K+l).T (o T représente le temps bit). Cette opération permet de diminuer de façon importante la complexité des dispositifs aval et, en particulier, les-dispositifs.de synchronisation de phase et de rythme. La boucle d'asservissement de l'horloge rythme fonctionne selon le principe connu dit "avance-retard". Toutefois ce dispositif prend une k forme particulièrement simple grace à la multiplication par (_j)k. Le circuit 15 de calcul de l'erreur de phase, comportant un additionneur 44, un soustracteur 45 et deux multiplieurs 46, 47, permet de calculer la tension d'erreur de la boucle de phase: ePk= g (dk2 - dk) Y k-l + dk l y k-l qui est envoyé sur le circuit de correction 16 qui comporte un filtre 48 suivi d'un VCO 49 ("Voltage Controlled oscillator") qui délivre une commande analogique de démodulateur 10. gl = g(T) o T représente le temps bit, et g(t) est la réponse impulsionnelle de l'ensemble du filtrage subi par le signal; g(t) est supposé pair et vérifie le critère de Nyquist (soit g (2kT)=O pour k = 0 et g(0) = 1). En cas de modulation OQPSK on a gl!- 0,5 ce qui permet de P simplifier la valeur de ek qui se réduit à une simple addition. Dans le cas de la modulation MSK, gl- 0,13. Sur la figure 2, les éléments identiques à ceux de la figure 1 ont conservé les mêmes références. Dans cette variante du dispositif de l'invention, on opère la correction de boucle de phase sur les signaux échantillonnés. P Ainsi la tension d'erreur de phase e k est envoyée sur le filtre 48 dont la sortie est reliée à un inteégrateur numérique 50 délivrant une valeur, suivi d'un circuit 51 de calcuI de e-ji qui est entré sur un second multiplicateur complexe 52 disposé en sortie du premier multiplicateur complexe 38 cité précédemment. Le circuit VCO, désolidarisé du filtre 48, n'est donc plus commandable en tension et forme donc alors un synthétiseur relié au démodulateur lO. 2628 9 1 6 Il est bien entendu que la présente invention n'a été décrite et représentée qu'à titre d'exemple préférentiel et que l'on pourra remplacer ses éléments constitutifs par des éléments équivalents sans, pour autant, sortir du cadre de l'invention. - 7 - REVENDICATIONS 1/ Dispositif de synchronisation en modulation de phase à quatre états décalée, caractérisé en ce qu'il comprend: - un démodulateur (10) quatre phases, - un module de traitement (11), - un circuit de décision (12) qui permet d'obtenir le signe de la partie réelle du signal Yk qui sort du module précédent (11), - un circuit de calcul de l'erreur de rythme (13) suivi d'un circuit de correction (14) qui délivre une horloge H de commande, - un circuit de calcul de l'erreur de phase (15) suivi d'un circuit de correction (16) qui délivre un signal de correction d'erreur de phase. 2/ Dispositif selon la revendication 1, caractérisé en ce que le module de traitement (11) est un module de multiplication par (-j). 3/ Dispositif selon la revendication 1, caractérisé en ce que la tension d'erreur de la boucle de rythme est égale à: r S.S e k = -y k-l ' (dk + dk-2) o y k-l est la partie imaginaire de Yk-l' Yk-1 est le signal Yk décalé d'un temps bit, Yk = (j)k xk, o xk est le signal de sortie du démodulateur, et o dk2 estle signal dk, signe de la partie réelle de Yk' décalés respectivement de deux temps bit. - 4/ Dispositif selon la revendication 1, caractérisé en ce que la tension d'erreur de la boucle de phase est égale à: P C S e k = gl (dk2 - dk) yk- k k- + dk-1 k- C o yk est le signal Yk décalé d'un temps bit avec Yk = (-j) xk = y k + i Y k' Xk étant le signal de sortie du démodulateur, o dk-2' dkl sont le signal dk, signe de la partie réelle de Yk décalé de deux temps bit et d'un temps bit, et gl = g(T) o T représente le temps bit et o g(t) est la réponse impulsionnelle de l'ensemble de filtrage subi par le signal. / Dispositif selon la revendication 4, caractérisé en ce que la tension d'erreur de la boucle de phase est reliée à un VCO (49), via un filtre (48), pour permettre une commande analogique du démodulateur (10). 6/ Dispositif selon la revendication 4, caractérisé en ce que la tension d'erreur de la boucle de phase est reliée à un multiplieur (52) via un filtre (48), un intégrateur numérique (50) délivrant un signal f, et un circuit (51) de calcul de e-j r-XX dJ I II %O x--- II6 I IL I I I J 1.0 1.1