FR 2634593 A1 19900126 FR 8909606 A 19890718 PROCEDE DE TRAITEMENT D'UN CIRCUIT INTEGRE POUR REALISER UN DETECTEUR DE TEMPERATURE QUI SOIT D'UN SEUL TENANT AVEC LUI Cette invention concerne un procédé de traitement d'un circuit intégré pour réaliser un détecteur de température qui soit d'un seul tenant avec lui. Il est classique de mettre en oeuvre un dispositif à couplage de charge (charge coupled device, CCD) à une température cryogénique pour réduire le courant d'obscurité. Lorsqu'un CCD est mis en oeuvre à une température cryogénique, il est fréquemment souhaitable de surveiller la température de la puce CCD. C'est une utilisation classique d'un transistor bipolaire de régler la température d'un CCD qui est attaché à un bloc de montage. Un trou est percé dans le bloc de montage et un transistor bipolaire discret dans un boîtier TO5 (ou plus petit) est ajusté dans le trou. Pour un courant donné base-émetteur, la tension baseémetteur du transistor est reliée liénairement à la température. En appliquant un courant constant base-émetteur et en réglant la tension base- émetteur, on peut obtenir une information concernant la température du CCD. Dans ce type de détecteur de température, on peut utiliser une diode au lieu d'un transistor bipolaire. L'utilisation d'un transistor bipolaire discret ou d'une diode pour régler la température d'un CCD de la manière décrite ci-dessus entraîne des inconvénients, parce que la température détectée par le transistor ou diode est la température du bloc de montage, non la température de la puce CCD. La température d'une puce CCD peut être réglée en utilisant une résistance de polysilicium formée sur la puce pendant la fabrication du CCD. La résistance comprend des pastilles d'attache pour une liaison à un circuit extérieur qui règle la valeur de résistance de la résistance. Un inconvénient de cette technique est que des résistances sensibles à la température ne sont généralement pas aussi sensibles à la température que des transistors bipolaires ou des diodes. Un mode de réalisation préféré de la présente invention dans un premier aspect est un procédé de traitement d'un circuit intégré formé dans une puce semi-conductrice possédant une face avant et une face arrière, la puce possédant au moins des première et deuxième régions fonctionnelles distinctes. La première région fonctionnelle comprend au moins une zone de matière de type p et au moins une zone de matière de type n qui rencontre la zone de matière de type p dans une jonction p-n. Le circuit intégré comprend aussi des pastilles de liaison reliées respectivement à la zone de matière de type p et à la zone de matière de type n pour relier ces zones à un circuit extérieur. Au moins l'une des pastilles de liaison est isolée électriquement de la deuxième région fonctionnelle du circuit intégré. Le procédé comprend les étapes de monter la puce sur un élément de support, et enlever de la matière de la puce de façon à séparer les régions fonctionnelles de la puce l'une de l'autre. Un mode de réalisation préféré de la présente invention dans son deuxième aspect est un circuit intégré qui comprend un élément de support et une puce semi-conductrice possédant des faces avant et arrière et qui est attachée sur l'une de ces faces à l'élément de support. La puce comprend au moins des première et deuxième régions fonctionnelles qui sont isolées électriquement l'une de l'autre. La première région fonctionnelle comprend au moins un zone de matière de type p et au moins une zone de matière de type n qui rencontre la zone de type p dans une jonction p-n. Le circuit intégré comprend aussi des pastilles de liaison qui sont reliées respectivement à la zone de matière de type p et à la zone de matière de type n, pour relier ces zones à un circuit extérieur. Un mode de réalisation préféré de la présente invention dans un troisième aspect est un circuit intégre qui comprend une puce semi-conductrice possédant au moins des première et deuxième régions fonctionnelles, la première région fonctionnelle comprenant au moins une zone de matière de type p et au moins une zone de matière de type n qui rencontre la zone de matière de type p dans une jonction p-n. Des pastilles de liaison sont reliées respectivement à la zone de matière de type p et à la zone de matière de type n pour relier ces zones a un circuit extérieur. Au moins une des pastilles de liaison est isolée électriquement de la deuxième région fonctionnelle du circuit intégré. En vue d'une meilleure compréhension de l'invention et pour indiquer la façon dont elle peut être mise en oeuvre, on va maintenant se référer, à titre d'exemple, aux dessins annexés dans lesquels: la FIG. 1 est une vue partielle en coupe à plus grande échelle d'un CCD partiellement fabriqué, prise selon la ligne I-I de la FIG. 3; la FIG. 2 est une vue partielle en coupe à plus grande échelle du CCD partiellement fabriqué, prise selon la ligne II-II de la FIG. 3; la FIG. 3 est une vue de dessus du CCD partiellement fabriqué; et la FIG. 4 est vue semblable à celle de la FIG. 1 mais prise à une étape ultérieure de la fabrication du CCD. La FIG. 1 représente une puce 2 de circuit intégré en silicium qui a été traitée en utilisant une technologie classique de semiconducteur à grille isolée par oxyde métallique ou technologie MOS, et comprend une première région fonctionnelle 4, qui comprend une jonction p-n 6, et une région auxiliaire 8. La région auxiliaire contient une jonction p-n 10, qui a été formée concuremment avec la jonction 6. Puisque la puce est monocristalline, les plans de cristaux de la région auxiliaire 8 sont parallèles aux plans correspondants de la région 4 ou coincident avec eux. Des bandes de liaison 12 sont reliées respectivement à la zone de type n et à la zone de type p de la région auxiliaire 8. Comme l'indique la FIG. 3, les bandes 12 se terminent sur des pastilles respectives d'attache 16. Une bande 20 de liaison (FIG. 2 et 3) est reliée au substrat 18 à un emplacement à l'intérieur de la limite de la zone principale fonctionnelle 4 et se termine dans une pastille d'attache 22. D'autres zones (non représentées) de la région fonctionnelle principale sont reliées à d'autres pastilles (non représentées). Les bandes de liaison et les pastilles d'attache sont situées au sommet d'une couche de bioxyde de silicium 26 ou silice. Une structure d'électrode de grille en polysilicium (non représentée) recouvre la couche 26 o elle couvre la région fonctionnelle principale 4 de la puce. La région 4 de la puce et la structure d'électrode de grille constituent ensemble un CCD. Une couche 30 de verre de borosilicate à forte teneur en silice est formée au-dessus de la surface avant de la puce (la surface à travers laquelle la puce est traitée), et la puce est amincie depuis sa surface arrière à une épaisseur d'environ 10 à 20 um. Le verre de borosilicate qui s'attache fermement aux bandes métalliques de liaison et aux pastilles d'attache ainsi qu'à la couche de silice, renforce la puce amincie. L'utilisation de verre de borosilicate comme matière de renforcement pour des CCD amincies est décrite dans la demande de brevet américain numéro de série 07/018 832 déposée le 24 février 1987. Amincir la puce permet au CCD d'être utilisé comme dispositif d'imagerie avec un éclairage en face arrière. La puce est gravée sélectivement depuis sa surface arrière pour enlever la matière de puce entre les régions 4 et 8, de la manière décrite dans la demande de brevet européen 314 334 du déposant (priorité USA 114 884 du 29.10.87), dont la description est incorporée ici de cette façon par référence. La silice est enlevée là o elle couvre les pastilles d'attache, et de cette manière les pastilles d'attache sont exposées. De cette façon, la région auxiliaire 8 est isolée de la région fonctionnelle principale 4, comme l'indique la FIG. 4. La jonction p-n à l'intérieur de la région 8 amène la région 8 à constituer une diode. L'anode et la cathode de la diode sont reliées à des pastilles d'attache respectives. La puce amincie est attachée à travers la couche de support 30 à un bloc de montage. La diode formée dans la région 8 est utilisée pour détecter une température en fournissant un courant constant à sa cathode et en mesurant la tension développée aux bornes de la jonction p-n. Puisque l'anode de la diode est isolée du substrat 18 du CCD, il ne passe pas de courants de substrat entre les régions 4 et 8. En utilisant une diode fabriquée sur la même puce que le CCD, il est possible de détecter la température à un emplacement qui est très proche de la zone active du CCD. L'isolation électrique et physique de la diode par rapport au CCD assure que le fonctionnement du CCD n'entraîne pas d'indications erronées de température et que la diode n'affecte pas le fonctionnement du CCD. La fabrication de la diode n'implique pas d'étapes de fabrication autres que celles qui sont nécessaires pour la fabrication du CCD. On comprend que la présente invention n'est pas limitée au mode de réalisation particulier qui a été décrit, et que des variations peuvent y être apportées sans s'écarter du cadre de l'invention tel qu'il est défini dans les revendications jointes ou des équivalents de celles-ci. Par exemple, l'invention n'est pas limitée à l'utilisation d'une diode unique, puisque des diodes multiples, à différents emplacements par rapport à la région fonctionnelle 4, peuvent être formées. En outre, l'invention n'est pas limitée à l'utilisation de diodes comme éléments de détection de température, et des transistors bipolaires peuvent être utilisés en variante. L'utilisation de transistors bipolaires impliquerait une implantation de plus que l'utilisation de diodes, mais ceci n'est pas un inconvénient significatif puisque le procédé classique de fabrication d'un CCD implique de multiples implantations d'impuretés qui réalisent différents types de conductivité. L'invention n'est pas limitée à ce que la région principale fonctionnelle de la puce soit un CCD. Les régions 4 et 8 ne doivent pas obligatoirement être isolées par une gravure par rapport à la face arrière de la puce, puisqu'une isolation par tranchée peut être effectuée à partir de la face avant. Revendications 1. Procédé de traitement d'un circuit intégré formé dans une puce semiconductrice possédant une face avant et une face arrière, la puce comportant au moins des première (4) et deuxième (8) régions fonctionnelles, la première région fonctionnelle (4) comprenant au moins une zone de matière de type p et au moins une zone de matière de type n qui rencontre la- zone de matière de type p dans une jonction p-n (6), et le circuit intégré comprenant des pastilles de liaison (22,16) reliées respectivement à ladite zone de matière de type p et à ladite zone de matière de type n, grâce à quoi ces zones peuvent être reliées à un circuit extérieur, au moins l'une des pastilles de liaison(22) étant isolée électriquement de la deuxième région fonctionnelle (8) du circuit intégré, et le procédé comprenant les étapes de: monter la puce sur un élément de support, et enlever de la matière de la puce de façon à séparer les régions fonctionnelles de la puce l'une de l'autre. 2. Procédé selon la revendication 1 comprenant le montage de la puce sur l'élément de support au moyen de sa face avant, et dans lequel l'étape d'enlever de la matière de la puce comprend une gravure sélective de la puce par sa face arrière. 3. Procédé selon la revendication 1, comprenant l'amincissement de la puce. 4. Circuit intégré comprenant: un élément de support une puce semiconductrice qui possède des faces avant et arrière et qui est attachées par l'une de ces faces à l'élément de support, la puce possédant au moins une première (4) et une deuxième (8) régions fonctionnelles qui sont isolées électriquement l'une de l'autre, la première région fonctionnelle (4) comprenant au moins une zone de matière de type p et au moins une zone de matière de type n qui rencontre la zone de matière de type p dans une jonction p-n (6) et au moins une première (22) et une deuxième (16) pastilles de liaison reliées respectivement aux zones de matière de type p et de matière de type n. 5. Circuit intégré selon la revendication 4, dans lequel la deuxième région fonctionnelle (8) de la puce comprend au moins une zone de matière de type p et au moins une zone de matière de type n qui rencontre la zone de matière de type p dans une jonction p-n (10). 6. Circuit intégré selon la revendication 5, dans lequel la deuxième région fonctionnelle (8) de la puce comprend une partie du dispositif de couplage de charge (CCD). 7. Circuit intégré comprenant: une puce semi-conductrice possédant au moins une première (4) et une deuxième (8) régions fonctionnelles, la première région fonctionnelle (4) comprenant au moins une zone de matière de type p et au moins une zone de matière de type n qui rencontre la zone de matière de type p dans une jonction p-n (6), des pastilles de liaison (22, 16) qui sont reliées respectivement à la zone de matière de type p et à la zone de matière de type n de la première région fonctionnelle (4), pour relier ces zones à un circuit extérieur, au moins l'une des pastilles de liaison (22) étant électriquement isolée de la deuxième région fonctionnelle (8) du circuit intégré. 8. Circuit intégré selon la revendication 7, dans lequel la deuxième région fonctionnelle (8) de la puce comprend une partie d'un dispositif de couplage de charge.