FR 2624331 A1 19890609 FR 8900323 A 19890112 La présente invention se rapporte au domaine de la com- mutation à multiplexage temporel,en particulier,dans un stan- dard téléphonique géré par ordinateur. Il existe de nombreux standards téléphoniques gérés par ordinateur disponibles dans le commerce utilisés pour la com- mutation de signaux vocaux et, dans certains cas, également de signaux de données. Le plus souvent, les signaux vocaux sont convertis en numérique et transférés sur un bus commun en multiplex temporel. Un courant de bits séquentiels est, par exemple, transféré entre deux lignes sur le bus au cours d'un créneau de temps particulier. Dans un autre standard géré par ordinateur disponible dans le commerce, les bits de données sont transférés en parallèle sur un bus bidirec- tionnel entre les lignes. Il existe des limitations aussi bien pratiques que théo- riques à la bande passante disponible qui peut être obtenue au moyen d'un bus donné et, par conséquent, il existe une limitation en ce qui concerne le nombre d'appels ou autres échanges qui peuvent être effectués sur le bus. La présente invention se rapporte à l'étalement de cette bande passante dans un bus de standard téléphonique. On donnera ultérieure- rement dans la présente description (en se référant.à la Fig. 1) une description d'un standard téléphonique géré par ordinateur de la technique antérieure commercialisé par la socié té ROLM Corporation. On décrira le problème que pose l'étale- ment de la bande passante avec l'architecture de ce standard. On décrira ci-après une architecture perfectionnée confor- mément à la présente invention d'un bus fonctionnant en mul- tiplex temporel pour un standard téléphonique géré par ordi- nateur. Dans le mode de réalisation actuellement préféré, le standard téléphonique comporte un bus principal (bus "inter- châssis") et une série de bus de "châssis". Une série de cir- cuits d'expansion appelés des "expanseurs" sont utilisés pour coupler le bus interchassis aux bus de châssis. Des cartes de ligne qui etablissent des interfaces avec des postes téléphoniques, les lignes commerciales etc. sont..DTD: connectées à ces bus de chassis. Suivant la présente invention, le bus interch&ssis comprend un bus de départ unidirectionnel qui reçoit des signaux provenant des expanseurs et un bus d'arrivée uni- directionnel qui transmet des signaux aux expanseurs. Le bus de départ fournit des signaux au bus d'arrivée par l'inter- médiaire d'un _rcuit de renversement. L'ordinateur utilisé pour commander l'échange communique avec le bus de départ et avec le bus d'arrivée par l'intermédiaire d'un circuit ap- pelé circuit contrôleur de multiplexage temporel. Cet ordi- nateur, par l'intermédiaire du circuit contrôleur de multi- plexage temporel et des bus de départ et d'arrivée, détecte des conditions, telles que "décroché", le numéro appelé, etc... puis distribue les informations relatives aux liaisons à des tables des liaisons qui font partie des expanseurs. Cet agen- cement de tables de liaisons réparties supprime la nécessité d'une diffusion des adresses au cours de chaque créneau de temps. Le circuit de renversement produit un retard temporel qui est une fonction de la longueur du bus interchâssis. Il assure également la connexion à d'autres standards (noeuds). Un signal d'horloge est distribué par le bus d'arrivée pour assurer la mise en fonction séquentielle des expanseurs à la fois pour l'émission et pour la réception. De cette ma- nière, le temps de propagation le long du bus de départ et du bus d'arrivée peut être plus long que la période de cycle du bus sans provoquer de perturbations sur ce bus. D'autres perfectionnements apportés au standard géré par ordinateur décrit apparaitront à la lecture de la des- cription qui va suivre et à l'examen des dessins annexés dans lesquels: la Fig. 1 est un schéma-bloc représentant un standard géré par ordinateur de la technique antérieure; la Fig. 2 est un schéma-bloc d'un standard géré par ordinateur représentant l'architecture d'ensemble de la présente invention; la Fig. 3 est une vue arrière de trois armoires logeant le standard géré par ordinateur. Cette vue est utilisée pour illustrer l'acheminement du bus ou câble interchâssis; la Fig. 4 représente une série de diagrammes des temps etde graphiques utilisés pour décrire la synchronisation du bus interchâssis; la Fig. 5 est un schéma-bloc d'un circuit expanseur utilisé avec la présente.nvention; la Fig. 6 est un schéma-bloc d'un circuit de renverse- ment utilisé dans la présente invention; la Fig. 7 est un schéma-bloc du circuit contrôleur de multiplexage temporel utilisé dans la présente invention; les Fig. 8a et 8b contiennent des schémas électriques des terminaisons et des circuits d'attaque utilisés pour exciter le bus interchâssis et le circuit d'attaque uti- lisé pour le signal d'horloge distribué par le bus; la Fig. 9 est un schéma-bloc représentant le couplage utilisé par l'intermédiaire du circuit de renversement lors- que plusieurs standards gérés par ordinateur sont raccordés entre eux; la Fig. 10 représente sous une forme schématique le câble interchâssis de la Fig. 3. On décrira ci-après l'architecture perfectionnée pour un standard géré par ordinateur qui réduit les blocages et autes problèmes associés à une commutation à multiplexage temporel. Dans la description qui va suivre, on a donné de nombreux détails spécifiques,tels que des fréquences d'hor- loge spécifiques,etc.afin de permettre une pleine compréhen- sion de la présente invention. Il apparaitraclairement, ce- pendant, à un spécialiste de la technique que la présente invention peut être mise en oeuvre sans ces détails spéci- fiques. Dans d'autres cas, des circuits bien connus n'ont été représentés que sous forme de schémas-blocs afin de ne pas obscurcir inutilement la présente invention. Standard téléphonique géré par ordinateur de la technique antérieure Dans le standard de la technique antérieure de la Fig.1, un bus bidirectionnel 10 interconnecte une série d'expanseurs 11 et assure également le couplage à un circuit contrôleur de multiplexage temporel 17. En pratique, le bus 10 est un long câble flexible, plat à multiples conducteurs qui intercon- necte les expanseurs qui sont disposés sur des châssis montés dans une armoire et le circuit contrôleur de multiplexage temporel 17. Ainsi, le bus 10 est quelquefois appelé le bus interchâssis (BIC). Sur chaque châssis, un expanseur 11 met en mémoire intermédiaire les signaux du bus 10 et couple les signaux à un bus de châssis 12.Ce bus, en pratique, est un agencement de plan arrière dans lequel les trajets conduc- teurs son formés sur une plaquette de circuit imprimé. Une série de cartes, telles que les cartes de ligne 15 s'en- fichent dans le bus de châssis 12. Ces cartes assurent l'é- tablissement des interfaces avec des postes téléphoniques et avec des lignes commerciales et, par conséquent, reçoivent les paires torsadées ou autres lignes utilisées pour établir les connexions avec les postes téléphoniques, avec les lignes commerciales ou analogues. Les cartes 15, comme il est bien connu, détectent les conditions décroché, l'infor- mation de signalisation (par exemple, le numéro appelé) et 2u exécutent d'autres fonctions bien connues. Dans le standard de la Fig. 1, les signaux d'adresse, de données et de commande sont transmis séquentiellement sur le bus 10 et sur le bus 12. Ce multiplexage temporel est effectué sous la commande d'une unité de traitement centrale (UT) 20. L'unité UT 20, une unité à disque 21 et une mémoire 22 sont connectées à un bus d'ordinateur bidirectionnel 19 qui est connecté au bus 10 par l'intermédiaiaire du circuit contrôleur de multiplexage temporel 17. Le circuit contrôleur de multiplexage temporel 17 comporte une tabledes liaisons 18 qui est une mémoire à accès sélectif. La table 18 met en mémoire les adresses d'"origine" et de"destination" pour chaque appel qui est effectué sur le bus 10. En d'autres termes, lorsqu'un appel est effectué, les numéros appelant et appelé sont détectés sur le bus 10 et mis en mémoire dans des emplacements appropriés de la table 18. Cette table est analysée au cours de chaque tranche de temps pour four- nir des signaux d'adresse qui,après transmission aux bus de châssis, accèdent aux cartes de ligne. Quatorze lignes du bus 10 portent les adresses de "destination", quatorze lignes portent les adresses"d'ori- gine", seize lignes portent les données et divers signaux de commande sont transmis sur d'autres lignes du bus 10. Quatre des quatorze lignes d'adresse et d'origine identi- fient l'un de seize expanseurs possibles. Les 10 lignes d'adresse de "destination" et les 10 lignes d'adresse d'"ori- gine" restantes identifient une ligne particulière connec- tée à une carte de ligne. Dans le câble plat actuellement préféré, un conducteur sur deux du câble est mis à la terre pour réduire le bruit et le couplage parasite entre les conducteurs qui transmettent des signaux. Sur les bords de chaque câble, plusieurs lignes sont utilisées pour transpor- ter du courant (par exemple de 5V) alimentant lesterminaisons (tellesque laterminaison 14 de la Fig. 1) et servant égale- ment à d'autres fins. La transmission sur les bus 10 et 12 est divisée en trames lesquelles sont divisées en créneaux de temps.(Aux fins de la description et pour faciliter la compréhension des problèmes liés aux systèmes de commutation de la tech- nique antérieure,il apparait utile d'utiliser des exemples numériques). Dans le standard disponible dans le commerce représenté sur la Fig. 1, il y a 384 créneaux de temps dans chaque trame. Chaque créneau de temps a une durée de 216 ns. Par conséquent, chaque liaison établie par le bus est échan- tillonnée (16 bits) à une fréquence de 12 kHz. Ceci fournit une bande passante théorique (rapport de Nyquist) de 6 kHz pour chaque liaison; cependant, en pratique, pour réduire les besoins de filtrage, on utilise une bande passante d'approximativement 3,5 kHz. Au cours de chaque créneau de temps,une adresse de "destination", une adresse d'"origine" et des données sont transférées. On utilise le traitementen "pipeline" pour permettre une circulation continue à la fois des adresses et des données au cours de chaque créneau de temps. Par exemple, chaque expanseur provoque un retard d'un créneau de temps lorsqu'il transfère des adresses et des données. En théorie, avec 384 créneaux de temps,jusqu'à 192 conversations bidirectionnelles peuvent transiter simulta- nément par le standard de la Fig. 1. Certains créneaux sont utilisés pour le transfert d'informations de signalisation provenant des bus de châssis, ce qui réduit le nombre total des liaisons possibles. Du fait que l'information de signali- sation change lentement par rapport à la fréquence des trames un appel sélectif relativement peu fréquent des cartes de ligne peut être utilisé (16 créneaux de temps sont utilisés à cette fin dans le standard de la Fig. 1). D'autres créneaux de temps ne sont pas utilisables du fait de considérations de "compression" dans la table des liaisons. Un créneau de temps peut être disponible pour transmettre des informations mais il se peut qu'aucun dispositif ne soit prêt à transmettre des informations utiles dans ce créneau de temps. Il pourrait sembler qu'il serait possible d'accroître la capacité du bus simplement en accroissant le nombre des cré- neaux de temps par trame (c'est-à-dire en raccourcissant les cycles de bus par rapport à la durée de 216 ns décrite). On peut comprendre le problème que poserait cette solution en examinant tout d'abord la Fig. 3. Supposons que le standard occupe trois armoires appelées ARM1, ARM2 et ARM3. Le câble du bus interchâssis suit un trajet allant d'une armoire à la suivante, traversant des plaquettes de connexionsde BIC dont une est prévue sur chaque châssis. Ces plaquettes reçoivent les cartes d'expanseur. Le contrôleur de multiplexage tempo- rel est représenté comme étant disposé à peu près au milieu de la longueur du câble. Comme on peut le voir le cable est extrêmement long et par conséquent, il faut tenir compte du temps de propagation d'un signal le long du câble et de la largeur du signal. Si deux transmissions de signaux sont si- multanément présentes sur le bus, l'une peut perturber l'autre. (Avec le bus de la technique antérieure,les signaux ne sont pas superposés linéairement sur le bus). Supposons qu'une émission se produise à partir d'une extrémité du bus destinée à un expanseur situé à l'autre extrémité du bus. Si une émission ultérieure se produit à cette autre extré- mité du bus avant que la première émission soit reçue, il peut se produire une collision sur le bus et des données peuvent être perdues. Ceci se produit en fait et est appelé "effet de grignotage" (une partie d'une émission est "gri- gnotée" et disparait). Le problème se produit typiquement lorsque les émissions proviennent des extrémités du câble pendant des créneaux de temps consécutifs. Pour empêcher cet effet, l'unité UT 20 est programmée pour empêcher des émissions consécutives entre les extrémités du cable. Cette limitation empêche la pleine utilisation des créneaux de temps. Si on accroissait la fréquence de la transmission sur le bus , l'effet de grignotage empirerait. Par exemple, des régles spéciales seraient nécessaires non seulement pour les transmissions entre les extrémités du câble mais égale- ment pour les transmissions entre des emplacements intermé- diaires du câble. Par conséquent, on ne peut pas accroître le trafic sur le bus 10 simplement en accroissant le nombre des créneaux de temps contenus dans une trame. Il résulte de ce qui précède que l'architecture du bus et le cloisonnement du standard de la Fig. 1 entraînent des limitations en ce qui concerne l'accroissement de la capacité. On n'a représenté sur la Fig. 1 que l'architecture générale du standard du commerce. On n'a pas représenté, par exemple le bus BIC, le contrôleur de multiplexage et les expanseurs redondants qui sont fréquemment utilisés). Architecture du standard géré par ordinateur perfectionné Le standard de la Fig. 2 est cloisonné ou divisé de la même manière que le standard de la Fig. 1, cependant,il présente des différences importantes en ce qui concerne la structure du bus. Comme dans le cas du standard de la Fig.1, des expanseurs sont utilisés sur chacun des châssis (tels que l'expanseur 31) pour interconr.ncter le bus interchassis aux bus de châssis. En fait, bien que l'expanseur 31 soit différent de l'expanseur 11 de la Fig. 1, les bus de châssis et les cartes de ligne utilisés dans le mode de réalisation de la Fig. 2 sont identiques à ceux utilisés dans le mode de réalisation de la Fig. 1. Sur la Fig. 2, on n'a représen- té qu'un seul expanseur 31; cependant, dans le mode de réa- lisation actuellement préféré, on peut utiliser jusqu'à 16 expanseurs. Le bus bidirectionnel 10 de la Fig. 1 est divisé, dans la présente invention, en deux bus unidirectionnels sépares. Ces bus sont désignés bus de départ BIC 27 et bus d'arrivée BIC 29. En fait, comme on le décrira, le c&ble utilisé en pratique pour le standard de la Fig. 1 peut être utilisé comme bus de départ et comme bus d'arrivée de la Fig. 2. Un circuit contrôleur de multiplexage temporel 33 qui correspond au circuit contrôleur de multiplexage temporel 17 de la Fig. 1 est couplé à la fois au bus de départ et au bus d'arrivée. Le contrôleur 33 est également couplé à un bus d'ordinateur 19 qui peut être identique au bus 19 de la Fig. 1. On décrira le contrôleur 33 en se référant à la Fig. 7. Le bus de départ est couplé au bus d'arrivée par l'inter- médiaire d'un circuit de renversement 38. On décrira ce cir- cuit en détail en se référant à la Fig. 6. En théorie, ce cir- cuit n'est pas nécessaire pour un standard à un seul noeud, tel que celui représenté sur la Fig. 2. Il fournit un avan- tage important pour les liaisons internoeuds comme on le dé- crira en se référant à la Fig. 9. Cependant, le circuit de renversement, même dans l'application à un seul noeud, rem- plit plusieurs fonctions. Par exemple, il assure le retard des signaux se propageant du bus 27 au bus 29, retard qui peut être modifié en fonction de la longueur du bus. En outre, le circuit de renversement convertit les niveaux lo- giques utilisés pour la transmission des signaux sur le bus de départ (7, 2 V/bas niveau et 8,0 V/haut niveau) en des signaux aux niveaux logiques de la logique à transistor- transistor (TTL) utilisée pour la transmission des signaux sur le bus d'arrivée. Les circuits d'attaque à couplage par courant linéaire sont utilisés pour commander le bus de dé- part; ces circuits d'attaque et lesterminaisons desbus ont été representés sur la Fig. 8. Tous les signaux transmis d'un expanseur à un autre expanseur sont émis sur le bus de départ 27 puis transmis par l'intermédiaire du circuit de renversement 38 au bus d'arrivée 29 et finalement aux autres expanseurs. Les si- gnaux émis par le contrôleur de multiplexage temporel des- tinés aux expanseurs ou émis par les expanseurs à destina- tion du contrôleur de multiplexage temporel 33 suivent le même trajet, c'est-à-dire qu'ils sont émis sur le bus 27 et transmis par le circuit de renversement 38 au bus 29. Un perfectionnement important que présente l'architec- ture de la Fig. 2 résulte de l'emploi d'un signal d'horloge distribué en combinaison avec les bus unidirectionnels. Les signaux d'horloge sont engendrés par la source 39 de signaux d'horloge et sont transmis sur la ligne 40.(La source 39 de signaux d'horloge et le circuit de renversement 38 sont si- tués sur la même plaquette de circuit imprimé). Les lignes on la même longueur que le bus 29 et, en fait, des conduc- teurs contenus dans le câble utilisé pour former le bus d'ar- rivée transmettent les signaux de la source 39 de signaux d'horloge. A chaque signal d'horloge émis par la source 39, des données sont transférées par le circuit de renversement au bus d'arrivée 29. Les signaux se propagent le long du bus 29 à la même vitesse que les signaux d'horloge se propagent le long des lignes 40. Lorsque les signaux d'horloge at- teignent l'expanseur 31, l'expanseur est mis en fonction et reçoit les données du bus 29. Les impulsions d'horloge trans- mises sur les lignes 40 et les données transmises sur le bus 29 se propagent depuis l'expanseur 31 jusqu'au contrôleur de multiplexage temporel 33 dans la même période de temps. Un circuit n'accepte des données-que lorsqu'il reçoit une impul- sion d'horloge. Les impulsions d'horloge et les signaux de données passent d'une unité à la suivante (dans une seule direction). Les signaux ne se croisent jamais sur le bus d'arrivée. (Du fait qu'il y a plusieurs sources de signaux connectées aubus de départ, les signaux peuvent se croiser sur ce bus. Les circuits d'attaque formant source de courant empêchent que ce croisement pose un problème, comme on l'ex- pliquera ultérieurement). Chacune des unités situées le long du bus 29 (essentiellement les expanseurs) reçoit toujours des données provenant du bus dans l'ordre dans lequel elles sont placées sur le bus par le circuit de renversement. Par conséquent, plusieurs ensembles de signaux de données et d'impulsions d'horloge peuvent se propager simultanément sur le bus 29 sans provoquer de perturbations (les données sont transférées suivant la technique "pipeline"). En d'autres termes, étant donné que les impulsions d'horloge qui mettent en fonction chacun des expanseurs répartis le long du bus 29 se propagent avec les données et passent séquentiellement de- vant chacun des expanseurs, il n'est pas nécessaire qu'un en- semble particulier de données et d'impulsions d'horloge ait atteint les terminaisons 41 et 42 avant qu'un autre ensemble de données et d'impulsions d'horloge soit transmis. Par exemple, deux expanseurs espacés l'un de l'autre le long du bus 29 peuvent recevoir simultanément des données. Les signaux d'horloge appliqués sur les lignes 40 dé- clenchent également les émissions par les expanseurs et par le contrôleur de multiplexage temporel sur le bus de départ. L'expanseur le plus éloigné du circuit de renversement est le premier à être actionné par les signaux d'horloge et l'ex- panseur le plus proche du circuit de renversement est le der- nier à être actionné. Comme dans le cas du bus 29, plusieurs expanseurs peuvent être en train d'émettre en même temps (réel). La terminaison 28 absorbe tous les signaux qui se pro- pagent à partir des expanseurs dans la direction inverse. Seuls les signaux dans le sens direct (qui se propagent avec le signal d'horloge) arrivent au circuit de renversement. Le fonctionnement des circuits d'attaque formant source de cou- rant linéaire de chaque expanseur n'est pas entravé par la présence de signaux se propageant en sens inverse qui entre- raient en collision avec les signaux transmis.(Il ne se pro- duit qu'une émission des expanseurs ou du circuit de contrô- leur de multiplexage temporel à chaque créneau de temps du bus BIC). En pratique, les vitesses de transmission sur le bus de départ et le bus d'arrivée ont été accrues d'un facteur de quatre par rapport aux transmissions effectuéessur le bus 10 de la Fig. 1. Le signal d'horloge de "créneau de temps" des lignes 40 est transmis à des intervalles de 54 ns. (Les lignes 40 transmettent lessignaux d'horloge pour les créneaux de temps et pour les trames). En fait, le temps de propaga- tion le long du bus 29 peut atteindre 95 ns, dans le mode de réalisation de la Fig. 2, du fait que le câble de retour qui s'étend depuis le circuit 38 jusqu'à la ligne 30 allonge le câble. Par conséquent, plusieurs transmissions de données et de signaux d'horloge sont présentes sur le bus à un unique moment donné (dans le présent mode de réalisation, jusqu'à trois transmissions peuvent être présentes). Cependant, pour les raisons expliquées ci-dessus, il ne se produit aucune perturbation du fait que le signal d'horloge est distribué avec les données sur le bus. Comme mentionné, dans le mode de réalisation actuellement préféré, le signal d'horloge fourni par la source 39 de si- gnaux d'horloge sert à la fois à permettre la réception et à provoquer la transmission. Un signal d'horloge séparé pour- rait être distribué aux expanseurs et au contrôleur de multi- plexage temporel situé le long du bus de départ. Ce signal d'horloge passerait d'une unité à la suivante de la même ma- nière que le signal se propage le long des lignes 40. Dans le standard de la technique antérieure représenté sur la Fig. 1, au cours de chaque créneau de temps, une in- formation d'adresse et des données sont simultanément trans- mises sur le bus 10. L'information d'adresse est obtenue de la table des liaisons 18. Avec l'architecture perfectionnée de la Fig. 2, la table des liaisons est répartie entre tous les expanseurs. Par exemple, l'expanseur 31 a sa propre table des liaisons 32. Chaque table des liaisons comprend une mé- moire à accès sélectif de 1Kx18 (dont seulement 384x18 empla- cements sont utilisés) qui est chargée à partir du bus 29. La répartition de la table entre les expanseurs supprime la né- cessité d'effectuer la transmission des adresses d'"origine" et de "destination" par le circuit contrôleur de multiplexage temporel à l'expanseur au cours de chaque créneau de temps. Comme mentionné, ces adresses varient lentement (par exemple au début et à la fin de chaque appel) par rapport aux données vocales qui sont échantillonnées et transmises à une fré- quence d'environ 12 kHz. Les bus 27 et 29 de la Fig. 2 sont principalement des bus de données; cependant, ces bus sont également utilisés pour programmer les tables desliaisons ré- parties. Sur la Fig. 3 à laquelle on se référera à nouveau, et comme précédemment décrit, le câble du bus interchâssis (BIC) a été représenté acheminé à travers les châssis de trois armoires. Dans le standard de la technique antérieure, représenté sur la Fig. 1, le câble s'étend, dans l'ensemble, à partir d'un emplacement 44 vers le bas dans l'armoire 3 jusqu'à un emplacement 45 situé dans l'angle supérieur gauche de l'armoire 2. Le câble de retour du BIC s'étendant directe- ment entre les emplacements 44 et 45 n'est pas utilisé dans la technique antérieure.(Ce câble de retour dans le mode de réalisation actuellement préféré est utilisé dans le bus de départ comme représenté sur la Fig. 10, tandis que sur la Fig. 2 le câble de retour fait partie du bus d'arrivée) .La présente invention peut être mise en oeuvre en utilisant le câblage existant dans le standard antérieur représenté sur la Fig. 1. En d'autres termes, on peut modifier le standard de la technique antérieure de façon à incorporer la présente invention sans changer le câble du bus BIC principal. Comme indiqué ci-dessus, les 28 lignes d'adresse utilisées avec l'architecture de la technique antérieure ne sont pas utili- sées dans la présente invention. Par conséquent, il y a un nombre suffisant de lignes dans le câble BIC existant pour permettre à ce câble d'être utilisé à la fois comme bus dedé- partetcomme bus d'arrivée. La circulation des signaux jus- qu'au bus de départ etjusqu'au bus d'arrivée et à par- tir de ces bus se produit sur les plaquettes de connexions BIC existantes. Ces plaquettes fournissent les trajets 46 et 47 représentés sur la Fig. 2 dans le cas de l'expanseur 31. Sur la Fig. 10 à laquelle on se référera, on a représen- té schématiquement le câble BIC de la Fig. 3. Le circuit de renversement et la terminaison du bus de départ (TBD) sont situés dans l'emplacement 45 de l'armoire; la terminaison du bus d'arrivée (TBA) et un canon de traversée pour le câble de départ sont situés dans l'emplacement 44 de l'armoire. Le câble (de retour) qui a été ajouté s'étend depuis l'empl!ce- ment 44 jusqu'au circuit de renversement. Le câblage du stan- dard de la technique antérieure représenté sur la Fig. 1 est utilisé pour le bus d'arrivée et pour le bus de départ direc- tement connecté aux expanseurs et au contrôleur de multi- plexage temporel à travers les plaquettes de connexions exis- tantes. Si l'on compare entre elles les Fig. 2 et 10, on no- tera que,sur la Fig. 10, le bus de départ fait une boucle en retour au circuit de renversement tandis que sur la Fig. 2, le bus de destinationcomporte la boucle supplémentaire qui assure le fonctionnement des expanseurs et du contrôleur de multiplexage temporel dans la séquence correcte. Sur la Fig. 2, le signal d'horloge commande le bus de départ en direction du circuit de renversement tandis que sur la Fig. 10, le si- gnal d'horloge qui est appliqué sur le bus d'arrivée provoque la propagation des données sur le bus de départ dans une di- rection orientée en éloignement du circuit de renversement. Cependant, les signaux sont ramenés par une boucle en retour jusqu'au circuit de renversement et,par conséquent, ils ar- rivent à ce circuit puis au bus d'arrivée dans la séquence correcte. Fonctionnement général du standard de la Fig. 2 La circulation des signaux sur les bus de départ et d'arrivée s'effectue à une vitesse quatre fois supérieure à la vitesse de circulation des signaux sur les bus de châssis. Comme précédemment mentionné, le fonctionnement des bus de châssis se produit en cycles ou créneaux de temps de 216 ns. Ces créneaux de temps sont représentés par les créneaux ou tranches de temps 50 sur la Fig. 4. Les bus BIC (de départ et d'arrivée) ont quatre cycles, chacun de 54 ns pour chaque créneau de temps des bus de châssis. Par conséquent, quatre fois plus de données peuvent être transférées entre les ex- panseurs que le long du bus de châssis associé à un expan- seur particulier quelconque. Par conséquent, quatre fois plus d'appels ou de liaisons peuvent être traités par le standard. Il est évident que ceci n'est pas le cas si un tra- fic important est limité à un seul bus de châssis. Comme ceci était le cas du standard de la Fig. 1, chaque trame comporte 384 créneaux de temps de bus de châssis.Seize de ces créneaux de temps sont utilisés par le contrôleur de multiplexage temporel 33 de la Fig. 2 pour remplir des fonc- tions telles que le chargement des tables des liaisons; la plupart des créneaux de temps sont utilisés pour effectuer des liaisons (par exemple des appels) entre les expanseurs (certains créneaux de temps ne sont pas utilisés). Chacune des tables des liaisons comprendun espace de mémoire permet- * tant de contenir 384 adresses de châssis. Au début de chaque trame du mode de réalisation actuel- lement préfér,un signal d'horloge de trame est émis par la source 39 de signaux d'horloge sur l'une des lignes 40,1e long du bus d'arrivée. Les 16 premiers créneaux de temps de bus de châssis sont utilisés par le contrôleur de multi- plexage temporel.(Il n'est pas indispensable que le nombre de créneaux de tempsutilisé soit de 16; en d'autres termes, un plus petit nombre ou un plus grand peut être réservé au contrôleur. En outre, ces créneaux de temps peuvent être situés à un point quelconque de la trame, il n'est pas né- cessaire qu'ils se produisent au début de la trame). Le con- trôleur émet un signal appelé dans la présente description le signal de zone immédiate (ZIM) au début de chaque trame. (Ce signal est transmis sur une ligne non représentée sur la Fig. 2). Pendant la phase 01 du cycle d'horloge du bus BIC (voir la Fig. 4), le contrôleur de multiplexage tempo- rel émet sur les bus 22 et 28 un signal qui identifie pour les circuits expanseurs et pour le circuit de renversement la commande qui doit être exécutée. Par exemple, pendant la phase 01, le contrôleur de multiplexage temporel Pour- rait indiquer qu'une table des liaisons doit être chargée et identifier son châssis, que des cartes de ligne doivent être sélectivement appelées, que des données doivent être lues pour vérifier le contenu d'une table ou que le circuit de renversement doit être configuré. Pendant les phases 02 et 03 (si le chargement d'une table doit se produire),le contrôleur de multiplexage temporel identifie l'emplacement de la table qui doit être accédé (qui correspond à un cré- neau de temps d'un bus de chassis particulier) et fournit l'élément d'entrée (adresse de châssis, commande de lecture/ écriture et phase du signal d'horloge du bus à utiliser) pour la table des liaisons. Lors de la phase 04 du cycle d'horloge du bus BIC, les données sont rechargées dans le circuit con- trôleur de multiplexage temporel. Les quatre phases du signal d'horloge du bus BIC sont utilisées de la même manière pour l'appel sélectif etc... et pour configurer le circuit de ren- versement comme on le décrira. C'est également pendant ces seize créneaux de temps que les adresses "d'origine" et "de destination" distribuées mises en mémoire dans les tables des liaisons sont placées dans les expanseurs appropriés. Supposons qu'un appel soit placé à partir d'une ligne connectée à la carte AA de l'expanseur A. L'adresse de cette ligne est écrite dans l'emplacement 53 de la table des liai- sons représentée sur la Fig. 4. (L'unité de traitement dé- tecte par l'intermédiaire du contrôleur de multiplexage tem- porel, une condition décroché, choisit un emplacement dans la table A et écrit l'adresse dans cet emplacement). Suppo- sons, en outre, que la ligne appelée se trouve sur la carte BB de l'expanseur B. L'adressede la ligne appelée de la carte BB est écrite dans l'emplacement 54 de la table des liaisons de l'expanseur B.(Ceci est à nouveau effectué par le contrôleur de multiplexage temporel). Chaque élément entré dans une table des liaisons a 18 bits de long, dont dix sont l'adresse de châssis et 5 sont décodés pour fournir jusqu'à 32 signaux de mise en fonction de créneau de temps. Un bit est utilisé pour la commande delecture/écriture et les deux derniers bits identifient la phase (01 à 04) qui doit être utilisée pour les communications sur le bus BIC. Les emplacements 53 et 54 sont séparés dans le temps par quatre créneaux de temps de bus de châssis. Au cours de chaque trame,chaque expanseur explore sa table des liaisons sous la commande des signaux d'horloge transmis sur les lignes 40. Un compteur de créneaux de temps, incrémenté par les signaux d'horloge forme une adresse pour accéder à la table des liai- sons. Une nouvelle adresse de la table des liaisons est pro- duite à chaque créneau de temps de bus de châssis. En premier lieu, l'expanseur Aadresse la carte AA et lit les données de la carte. Ceci nécessite deux créneaux de temps de bus de chassis.(En pratique, du fait du fonctionnement en "pipeline" qui est utilisé, l'adressage, l'accès, etc... se produisent simultanément). Ensuite, les données sont placées sur le bus de départ, par exemple, pendant la phase 02 de l'un des cycles du bus BIC représenté comme étant le cycle 55. Les expanseurs sont capables d'utiliser l'un quelconque de quatre cycles du bus BIC (01 à 04) pour transmettre des données sur le bus BIC. La transmission depuis le bus de départ à travers le circuit de renversement et sur le bus d'arrivée prend ap- proximativement 432 ns dans le mode de réalisation actuelle- ment préféré. Quatre créneaux de temps de bus de châssis après que les données ont été extraites de la carte AA, l'em- placement 54 de la table des liaisons B est adressé et l'ex- panseur B accepte les données du bus d'arrivée et les trans- met à la ligne appropriée portée par la carte BB. Bien que cette disposition ne soit pas représentée, les entrées sont effectuées dans les tables A et B pour permettre aux données de circuler depuis la carte BB jusqu'à la carte AA de sorte qu'une conversation bilatérale peut être effectuée. Par con- séquent, les données sont transférées entre les deux lignes, une fois à chaque trame. Dans le mode de réalisation actuellement préféré, il est toujours admis que le retard total du bus BIC et du cir- cuit de renversement est de 432 ns. Si un standard parti- culier ne comporte qu'une seule armoire, il comporte, de ce fait, moins de câblage et, par conséquent, le temps de propa- gation le long du câble est plus court. Lors de l'initiali- sation du standard, le contrôleur de multiplexage temporel peut, en tant que l'une de ses commandes, fixer le retard da.n3 le circuit de renversement à une durée fixe appropriée quelconque en fonction du nombre d'armoires que comporte le standard. Si, par exemple, il n'y a qu'une seule armoire, le retard produit dans le circuit de renversement est plus grand de sorte que le retard total reste constant. Alterna- tivement, le circuit de renversement peut mesurer le retard et, à partir de cette mesure, fixer le retard dans le cir- cuit pour obtenir un retard total prédéterminé. On doit noter que le bus de départ et le bus d'arrivée forment une spirale. Une caractéristique inhérente à cette configuration en spirale est que le temps de propagation de la sortie d'une unité quelconque à son entrée est une cons- tante. Les expanseurs transmettent et reçoivent les données à une fréquence constante qui est synchronisée par le signal d'horloge distribué. Cependant, les cycles d'émission et de réception de chaque expanseur sont déphasés l'un par rapport à l'autre du fait que l'impulsion d'horloge est distribuée par le câble de la manière ci-dessus décrite. Dans le mode de réalisation actuellement préféré, on utilise une unique unité de traitement en combinaison avec un unique contrôleur de multiplexage temporel. Comme mention- né,16 des 384 créneaux de temps de bus de châssis sont utili- sés par cet unique contrôleur de multiplexage temporel. Un contrôleur de multiplexage temporel commandé par une seconde unité de traitement peut être utilisé avec le bus décrit dans la présente demande. Des créneauxde temps seront alors attribués au second contrôleur de multiplexage temporel pour lui permettre d'accéder au bus pour établir des liaisons, etc... Plusieurs ordinateurs seront utilisés si un seul ordinateur ne peut assurer une commande suffisante. Circuit expanseur On a représenté sur la Fig. 5 un circuit expanseurdu mme ty- pe que le circuit expanseur 31 de la Fig. 2. Les connexions du circuit expanseur avec le bus d'arrivée et avec le bus de départ ont été représentées sur le côté gauche de la fi- gure. Les connexions avec le bus de châssis sont représentées sur le côté droit de la figure. Le circuit expanseur reçoit deux signaux de synchronisa- tion de la ligne 40, le signal d'horloge du BIC sur la ligne a et le signal d'horloge de trame sur la ligne 40b, ces deux signaux étant appliqués à un compteur 63 de créneaux de temps. Trois lignes désignées Redondance BS0 à BS2 sont con- nectées à des lignes 58. Dans certains standards, il y a des bus redondants. Les signaux des lignes 58 sont périodique- ment interrogés pour déterminer quels sont les bus qui sont actifs. Le signal de zone immédiate (ZIM) précédemment dé- crit est appliqué par une ligne 59 du décodeur de commande 67. Le bus d'arrivée est connecté à l'expanseur par l'inter- me-iaire de lignes 46. Les lignes 46 sont connectées à des circuits récepteurs de données 82 qui transmettent les don- nées à des bascules 68 de maintien des données d'entrée. Ces circuits récepteurs et ces bascules ont été représentés en détail sur la Fig. 8. Les bits de parité sont reçus sur une ligne 60 (les bits sont transmis sur les bus 27 et 29). Les données de sortie sont transmises par l'intermédiaire de bas- cules 69 de maintien des données de sortie, de circuits émet- teurs 83et de lignes 47 au bus de départ 27. Les bascules 69 et les circuits émetteurs 83 ont été représentés en détail sur la Fig. 8. Les bits de parité émis sont appliqués sur une ligne 61. Les lignes 46, 47, 58, 59, 60 et 61 sont toutes connectées au bus d'arrivée ou au bus de départ par l'inter- médiaire de la plaquette de connexions,telle que celle repré- sentée sur la Fig. 3. Lorsque le signal ZIM est présent sur la ligne 59, les signaux des bascules 68 de maintien des données d'entrée sont transmis au décodeur 65 de châssis. Un groupe de cavaliers 66 est programmé pour chacun des expanseurs de sorte que chaque expanseur reconnait une adresse particulière qui lui est propre. Lorsque l'expanseur est adressé, le décodeur 67 de commande décode la commande reçue des bascules 68 de maintien des données d'entrée et rend actives les lignes de commande appropriées pour commander l'expanseur pendant la période ZIM. Les signaux du décodeur 67 de commande déterminent si des données doivent être écrites dans la table des liaisons 72, retransmises en retour sur les lignes 47 à des fins de vérification, s'il existe des erreurs de parité ou si une transmission du point d'accès d'entrée au point d'accès de sortie doit être effectuée pour contrôler des trajets de cir- cuit expanseur. (On notera que divers signaux de synchronisa- tion n'ont pas été représentés afin de ne pas compliquer exagérément la Fig. 5). Si la table des liaisons doit être programmée, le cré- neau de temps approprié (emplacement de la table des liaisons) est choisi par l'intermédiaire-des amplificateurs séparateurs et du multiplexeur 64 puis les données sont transmises parl'intermediairedes amplificateurs séparateurs 70 aux lignes d'entrée/sortie de données de la table des liaisons 72. Lorsque les données sont vérifiées,elles sont à nouveau adressées par l'intermédiaire du multiplexeur 64,transmises par l'intermédiaire d'amplificateurs séparateurs 71 aux bas- cules 69 des données de sortie etpar ces dernières,aux lignes de sortie 47. La parité de toutes les données d'arrivée est contrôlée par le circuit de contrôle/erreur de parité 80 et un état d'erreur est transmis sur la ligne 61. Pour les données de sortie, les moyens 81 générateurs de parité examinent les données et préparent les bits de parité appropriés pour la ligne 61. Pendant la période de temps au cours de laquelle ces données sont transmises sur les bus 27 et 29, le compte du compteur 63 adresse la table des liaisons 72. Les données de sortie de la table des liaisons qui correspondent à une com- mande d'adressage de châssis et de lecture/écriture sont ap- pliquées à des bascules 73 de maintien d'adresse de châssis. De là, une partie de l'adresse est transmise au décodeur 74 de créneau de temps et le reste de l'adresse est appliqué à la mémoire-tampon d'adresse 75. Le décodeur 74 met en fonc- tion l'une de trente lignes; 10 bits de l'adresse provenant de la table des liaisons (par l'intermédiaire de la mémoire- tampon 75) permettent la sélection d'une ligne particulière sur la carte. Les données provenant du châssis ou destinées au châssis sont transmises sur un bus bidirectionnel 77. Les données ar- rivantes sont transmises par l'intermédiaire des bascules de maintien 76 tandis que les données de sortie sont transmises par l'intermédiaire de bascules de maintien 78 au bus 47. En fonctionnement, les données sont enregistrées dans les bascules 68 à chaque signal d'horloge du bus BIC. Même si les données ne sont pas destinées à cet expanseur parti- culier, elles sont néanmoins enregistrées. Ceci est nécessaire étant donné qu'on ne dispose pas de suffisamment de temps pour déterminer si les données sont destinées à un expanseur particulier et pour les enregistrer ensuite. Les données sont transmises suivant la technique pipeline à travers l'expanseur. Le décodeur 65 (du fait des connexions par cavaliers 66)ne permet le décodage des commandes que si elles doivent être exécutées (pendant la période ZIM). Si les données revues par un expanseur (en dehors de la période ZIM) ne sont pas destinées à cet expanseur, il n'y a pas d'adresse propre à l'expanseur de la table 72 pour ce créneau de temps. Ceci empêche que les données soient transmises à une carte de ligne ou extraites d'une telle carte. Par suite de l'effet de la transmission en pipeline sur chaque signal d'horloge du bus BIC, un expanseur transmet des données à une carte de ligne tandis qu'un autre expanseur lit des données qui seront utilisées par un expanseur 4 créneaux de temps de châssis plus tard. Circuit de renversement On a représenté sur la Fig. 6 le circuit de renversement 38 de la Fig. 2. Le circuit de renversement particulier re- présenté est conçu pour être utilisé dans un standard géré par ordinateur "indépendant", c'est-à-dire un standard qui n'est pas lié à un autre standard. Le standard indépendant, cependant, peut comporter plusieurs armoires et, comme on le décrira, le retard produit par le circuit de renversement varie en fonction du nombre des armoires. Sur la Fig. 9, on a représenté une autre version du circuit de renversement dans laquelle le circuit de renversement assure la liaison avec d'lautres standards. Le circuit de la Fig. 6 reçoit les signaux du bus de départ 27 par l'intermédiaire de circuits récepteurs 85 du bus de départ. Les données de sortie du circuit de renverse- ment sont transmises sur le bus d'arrivée 29 par l'intermé- diaire de circuits d'attaque 91 de transmission de données. Les circuits récepteurs 85 et les circuits d'attaque 91 ont été représentés sur la Fig. 8. Le récepteur et détecteur 94 de signaux d'horloge reçoit les signaux d'horloge du bus BIC et les signaux d'horloge de trame de la fin de la ligne 40 (cette extrémité de la ligne 40 a été désignée par les réfé- rences 400a et 400b pour la distinguer de l'extrémité de dé- part de la ligne). Le récepteur 94 de signaux d'horloge a été représenté sur la Fig. 8 de même que l'émetteur 98 de signaux d'horloge. Les signaux qui circulent sur le bus de départ (16 bits de données, un bit de parité et le signal ZIM) sont transmis par l'intermédiaire de bascules bistables 86, 87, 88 puis par l'intermédiaire du multiplexeur 89, de bascules bistables 90 et des circuits d'attaque 91 au bus d'arrivée. Lorsque le signal ZIM est présent, les données sont décodées par le décodeur 95 de commande et les signaux de commande appropriés sont appliqués aux bascules 96 de mémoire de con- figuration et au multiplexeur 89. Le décodeur 95 de commande reconnait les commandes de chargement dans les bascules 96 de mémoire de configuration des données présentes à la sortie des bascules 86 et de lecture de la configuration enregistrée dans les bascules 96 sur le bus d'arrivée par l'intermédiaire du multiplexeur 89 (pour vérification). Lors de l'initiali- sation du standard, le circuit contrôleur de multiplexage tem- porel charge dans les bascules 96 les données de configura- tion qui représentent le nombre d'armoires du standard (une, deux ou trois). Ces données de configuration commandent la fréquence à laquelle les données sont transférées par les signaux d'horloge entre les bascules 86, 87, et 88. Comme précdemment indiqué, lorsque le standard comporte trois armoires, les données sont transférées par les signaux d'hor- loge plus rapidement que lorsqu'il n'y a qu'une seule ar- moire. Ceci est effectué pour maintenir un retard total constant. Le signal d'horloge transmis sur la ligne 99 dé- termine la fréquence à laquelle les données sont transférées à travers les trois groupes de bascules.Les signaux d'horloge provenant du générateur 97 (non représenté) commandent la fréquence de transfert à travers les bascules 86, 87 et 88. Lorsque le signal ZIMn'est pas présent, le multiplexeur 89 dirige les données provenant des bascules 88 vers les bascules 90, puis sur le câble du bus BIC 29. Les signaux d'horloge transmis sur les lignes 40a, 40b sont engendrés par un générateur 97 de signaux d'horloge. Le générateur de signaux d'horloge reçoit un signal d'entrée provenant d'une horloge externe et commande les lignes 40a, b par l'intermédiaire d'un circuit 98 émetteur de signaux d'horloge. Circuit contrôleur de multiplexage temporel Le contrôleur 33 de multiplexage temporel de la Fig. 2 a etéreprésenté ainsi que sa connexion avec le bus d'arrivée par l'intermédiaire de lignes 101 et avec le bus de départ par l'intermédiaire de lignes 102. Les lignes 101 et les lignes (lignes 40) de signaux d'horloge sont connectées aux circuits récepteurs 116; ces récepteurs ont été représentés sur la Fig. 8. La transmission aux lignes 102 par le bus de départ se produit par l'intermédiaire d'émetteurs 123 qui sont également représentés sur la Fig. 8. Les données prove- nant du bus 19 d'ordinateur sont transmises au circuit con- trôleur de multiplexage temporel par l'intermédiaire du bus 112 et des points d'accès bidirectionnels 106 et pour les diagnostics par l'intermédiaire du point d'accès 107. Un microprocesseur 109 (n de pièce 8x305) est utilisé pour commander la circulation des données sur le bus 112. Un pro- gramme pour le processeur 109 est mis en mémoire dans la mémoire morte 110. Une mémoire 111 à accès sélectif est éga- lement couplée au bus 112 et est commandée par le processeur 109. Il y a plusieurs trajets de bus sur la Fig. 7 qui sont utilisés pour les routines de diagnostic; ces trajets ne sont pas nécessaires pour la présente invention mais on les a néanmoins représentées. Le trajet principal de la circula- tion des données provenant de l'ordinateur s'effectue par l'intermédiaire du point d'accès bidirectionnel 106,sur le bus 112,dans les bascules 115 de maintien,ensuite, dans la mémoire-tampon de sortie 122 et,finalement,sur le bus de dé- part par l'intermédiaire des émetteurs 123. Les données prove- nant du bus d'arrivée sont transmises par les récepteurs 116 à la mémoiretampon d'entrée 118 puis par l'intermédiaire de la porte 120 de données d'entrée sur le bus 112. La porte 121 de données de sortie permet aux données provenant du bus de l'ordinateur d'être extraitesdes bascules de maintien 175 et transmises par l'intermédiaire de la mémoire-tampon 122 et de la porte 121 en retour sur le bus 112. Cette boucle est utilisée pour vérifier le fonctionnement de parties du con- tr8leur de multiplexage temporel. Les moyens 117 de commande d'entrée/sortie du multiplexeur temporel reçoivent les si- gnaux d'horloge et de trame et produisent des signaux de com- mande pour commander la circulation des données à travers les bascules et les portes de la Fig. 7. La parité est con- tr8ôlée et des bits de parité sont engendrés par les moyens 119 de génération et de contrôle de parité. Le circuit de commande 124 reçoit les signaux de l'ordi- nateur transmis par le bus 19, décode les signaux et les met en mémoire. Il transmet également des informations d'é- tat en retour à l'ordinateur, à la demande. Parmi les signaux produits par le circuit de commande 124, on mentionnera les signaux de sélection de bus, BSO-2, précédemment mentionnés (utilisés en combinaison avec les bus redondants). Les si- gnaux d'initialisation du système sont également produits par le circuit de commande 124. Le circuit de commande 124 per- met également un accès direct de la mémoire (ADM) entre l'o- dinateur et la mémoire-tampon de sortie 122. Ce trajet com- prend le bus 112 et les bascules de maintien 115. Circuits émetteurs et récepteurs du bus BIC Pour assurer un fonctionnement correct du standard géré par ordinateur de la présente invention, il faut prendre des précautions en ce qui concerne l'émission et la réception des signaux sur les bus 27 et 29. Le bus de départ 27 pr.- sente un problème particulier. Seul le circuit de renverse- ment émet des signaux sur le bus d'arrivée; ce bus est com- mandé avec des niveaux logiques de la logique à transistor- transistor (TTL). Nous référant brièvement à la Fig. 2, un expanseur proche du circuit de renversement 38 peut émettre dans un créneau de temps du bus BIC, cette émission étant suivie par l'émission d'un signal provenant d'un expanseur plus éloigné du circuit de renversement, tel que l'expanseur 31,lors du créneau de temps du bus BIC suivant. Chaque fois qu'une émission est ef- fectuée sur le bus de départ, le signal se propage dans les deux sens. (Le bus de départ est bidirectionnel en ce sens que les données valides ne sont transmises que dans un seul sens). Le premier signal émis se déplaçant en direction de la terminaison 28 (l'onde qui se déplace en sens inverse) peut,en fait, arriver au niveau de l'expanseur 31 au moment o l'expanseur 31 doit émettre. Ainsi, une émission de l'ex- panseur 31 pourrait être perdue du fait de l'effet de "gri- gnotage" précédemment décrit. On empêche, cependant, cet ef- fet dans la présente invention en utilisant des circuits d'at- taque du bus de départ formant source de courant pour la transmission des données sur le bus de départ. Ces circuits d'attaque, en effet, ajoutent leur signal au signal présent sur le bus au moment o ils émettent. Ceci assure une émis- sion qui peut être détectée même si l'émission se produit sur un signal qui se propage en sens inverse sur le bus. Ces circuits d'attaque appellent un courant de 18 milli-ampères du bus pour transmettre un signal de bas niveau etde 0 milli- ampère pour transmettre un signal haut niveau. Ce courant s'ajoute au courant quelqu'il soit qui est présent sur le bus. Ceci correspond aux niveaux de tension de 7,2 V pour l'état de bas niveau et de 8,0 V pour l'état de haut niveau, par exemple, à l'entrée du circuit de renversement. On note- ra que si l'on utilisait une logique à transistor-transistor pour commander le bus de départ,des données seraient perdues du fait que la logique à transistor-transistor ne superpose pas son signal linéairement aux autres signaux déjà présents. Les données arrivent au circuit de renversement 33 en prove- nance des divers expanseurs sur le bus de départ dans l'ordre dans iaquel elles ont été transmises du fait des impulsions d'horloge distribuées décrites ci-dessus. Etant donné que seul le circuit de renversement émet sur le bus d'arrivée, on peut utiliser des circuits d'attaque à logique à transis- tor-transistor (TTL). Chacun des expanseurs ainsi que le contrôleur de multi- plexage temporel utilisent l'émetteur représenté à l'inté- rieur du cadre en pointillé 83 de la Fig. 8a. Cet émetteur est utilisé pour commander chacune des lignes de données du bus de départ. (Sur laFig. 5,on a représenté unémetteur 83 qui fait partie de l'expanseur 31). L'expanseur et le contrôleur de multiplexage fournissent sur la ligne 129 les niveaux de sor- tie de la logique transistor-transistor qui sont convertis en signaux de commande à fourniture de courant. Cette ligne est connectée à la borne me base d'un transistor 131. Les transistors 131 et 132 fournissent les signaux d'intensité de haut niveau et de bas niveau pour le bus de départ. La base du transistor 132 reçoit un signal de référence engendré par l'intermédiaire d'un transistor 134. Un signal de mise en fonction d'émission est appliqué par un circuit 133 à l'émetteur du transistor 134.Le circuit 133 est mis en fonction par le signal d'horloge des lignes 40. La terminai- son 28 de la Fig. 1 est une résistance de 86 ohms connectée à une source de tension de +8 V. Les autres extrémités des lignes du bus de départ (à l'entrée du circuit de renverse- ment) sont connectées à une source detension de +8 V par l'intermédiaire d'une résistance de 110 ohms. Le récepteur de signaux du bus de départ (récepteur 85 du circuit de renversement) reçoit un signal d'entréesur la borne de base d'un transistor 135 et ce signal est converti en un signal au niveau de la logique à transistor-transistor par les transistors 135 et 136 (Fig. 8b). Le signal au niveau de la logique à transistor-transistor produit sur une ligne 137 est, par exemple, appliqué aux bascules bistables 86, 87, 88 et 90 représentées sur la Fig. 6. Le circuit d'attaque 91 du bus d'arrivée de la Fig. 6 a eté également représenté sur la Fig. 8 et ce circuit est une pièce à logique à transistor-transistor disponible dans le commerce (n de pièce 74-128 ou 74 AS804). Chacun des expan- seurs ainsi que le circuit contrôleur de multiplexage tempo- rel détecte (reçoit) les signaux du bus d'arrivée par l'inter- médiaire d'une résistance de 510 ohms dans un élément dis- ponible dans le commerce représenté dans les cadres en traits interrompus désignés par les références 68 et 82. Les résis- tances de terminaison pour le bus d'arrivée sont également représentées à l'extrémité de la ligne 29a. Dans la partie inférieure de la Fig. 8a, le circuit d'at- taque 98 de la ligne de signaux d'horlogefreprésenté sur la Fig. 6,a été représenté comme étant une pièce à logique à transistor-transistor disponible dans le commerce. Les expan- seurs et le contrôleur de multiplexage temporel reçoivent le signal d'horloge au moyen du circuit représenté à l'intérieur du cadre 138 en traits interrompus. Ce circuit produit sur les lignes 40 un signal d'horloge au niveau de la logique à transistor-transistor qui est utilisé pour commander à la fis laréception des données et l'émission des données, comme précédemment décrit. Le récepteur 94 de signaux d'horloge du circuit de renversement de la Fig. 6 a été représenté en dé- tail à l'intérieur du cadre 94 en traits interrompus de la Fig. 8. Le signal de sortie de ce circuit est utilisé par le décodeur de commande et par les bascules 86 de maintien des données d'entrée de la Fig. 6. La terminaison 41 de la Fig.2 est représentée surla Fig. 8 comme étant constituée par une résistance de 470 ohms connectée à une source de +5V. Liaisons avec d'autres noeuds par l'intermédiaire du circuit de renversement Sur la Fig. 9 à laquelle on se référera maintenant, on a représenté sous une forme schématique le standard géré par ordinateur comme comportant le bus de départ 145, le bus d'ar- rivée 146, des circuits expanseurs 147 et 149 et un circuit 148 contrôleur de multiplexage temporel. Le circuit de renver- sement est représenté à l'intérieur d'un cadre 150 en traits interrompus. Ce circuit de renversement remplit la même fonc- tion et peut comporter les mêmes circuits que celui représen- té sur la Fig. 6. Le retard produit par les bascules de la Fig. 6 a été représenté par le rectangle 152. Le circuit de renversement de la Fig. 9 comporte un multiplexeur supplémen- taire 153. Ce multiplexeur est capable de choisir soit les données provenant du bus de départ 145 (par l'interméediaire du circuità retard 152) soit les données provenant d'une ligne 155. Le bus de départ,outre qu'il est raccordé au cir- cuit à retard 152 est connecté au circuit LEN154 deliaison entre noeuds. Ce circuit assure les communications avec d'autres noeuds sur des lignes 156. Le multiplexeur 153 permet l'établissement d'une con- nexion à une ligne d'un autre standard situé à distance sans nécessiter l'emploi de créneaux de temps supplémentaires. Lorsqu'un circuit expanseur émet sur le bus de départ des signaux qui sont destinés au standard éloigné, les signaux sont déviés du bus d'arrivée et transmis au standard situé à distance par l'intermédiaire du circuit LEN 154. En même temps que cette dérivation est produite, les données qui doivent être reçues par le circuit du standard qui a émis les données sont transmises à la ligne 155 puis,par l'inter- médiaire du multiplexeur 153,sur le bus d'arrivée 146. Ceci permet l'émission et la réception de données sans l'emploi de créneaux de temps supplémentaires. Ainsi, on a décrit un standard géré par ordinateur qui utilise deux bus unidirectionnels exploités en multiplex temporel. En outre, la présente invention permet l'emploi du câblage existant en redéfinissant les signaux transmis sur le bus de la technique antérieure et en utilisant de nouveaux circuits en combinaison avec le bus. REVENDICATIONS 1. Un ensemble de bus conçu pour être utilisé avec un appareil de multiplexage temporel au moyen duquel plusieurs premiers circuits (31) communiquent au moyen d'un multiplexage temporel de signaux sur le bus. cet ensemble de bus étant caractérisé en ce qu'il comprend: un premier bus parallèle (27) pour recevoir des signaux des premiers circuits, le premier bus étant connecté aux premiers circuits; un second bus parallèle (29) pour transmettre des signaux aux premiers circuits, le second bus étant connecté aux premiers circuits; un circuit de renversement (38) pour transmettre les signaux du premier bus au second bus, le circuit de renversement étant Jnnecté aux premier et second bus; les premier et second bus étant agencés de façon que le temps de propagation entre l'émission et la réception d'un signal par l'un quelconque des premiers circu.its est une constante, lesdits premiers circuits comprenant en outre une mémoire (32) I 5 pour enregistrer une table des liaisons pour fournir les adresses des lignes de communication choisies à coupler auxdits premiers circuits, de sorte que davantage d'informations peuvent être transmises sur l'ensemble de bus sans qu'il se produise des signaux perturbateurs. 2. Ensemble de bus selon la revendication 1, caractérisé en ce que les premier et second bus (27, 29) sont des bus unidirectionnels. 3. Ensemble de bus selon la revendication 2, caractérisé en ce que les premiers circuits (31) utilisent des circuits d'attaque (83) formant source de courant, lesdits circuits d'attaque supprimant le risque d'interfé- rence provoqué par la présence simultanée de multiples signaux sur ledit premier bus. 4. Ensemble de bus selon l'une des revendications 2 et 3, caractérisé en ce qu'il comporte des moyens (40) de distribution de signal d'horloge pour distribuer un signal d'horloge au moyen du second bus 429) à partir du circuit de renversement (38), le signal mettant séquentiellement en fonction chacun des premiers circuits (31) pour qu'ils reçoivent des signaux du second bus (29) et émettent des signaux sur le premier bus (27) . 5. Ensemble de bus selon la revendication '-, caractérise en ce que les premier et second bus (27, 29) comprennent une pluralité de trajets parallèles. 6. Ensemble de bus selon la revendication 5, caractérisé en ce que le circuit de renversement (38) produit un retard pour les signaux transmis du premier bus au second bus. 7. Ensemble de bus selon la revendication 6, caractérisé en ce que le retard précité est réglable. 8. Ensemble de bus selon la revendication 7, caractérisé en ce que le circuit de renversement (38) convertit les signaux du premier bus (27) d'un premier niveau logique à un second niveau logique pour leur transmission sur le second bus (29).