FR 2635239 A1 19900209 FR 8910366 A 19890801 La présente invention concerne de façon générale les circuits intégrés, et plus précisément un circuit numérique à retard qui peut être réalisé sous forme d'un circuit intégré. On utilise couramment des lignes à retard dans des circuits électroniques très divers, par exemple des cir- cuits d'accord, qui sont sensibles à des retards particu- liers. La fonction d'une ligne à retard dans ces circuits est de retarder un signal numérique d'entrée d'un temps prédéterminé. Par exemple, les séparateurs de données à disque dur utilisent habituellement des lignes à retard composées de circuits LC de précision et de circuits tam- pons, destinés à créer des retards de 30 ns, 40 ns et ns. Le principal inconvénient des lignes numériques à retard actuellement disponibles est qu'elles nécessitent des composants et des selfs précis qui sont relativement coûteux et qui présentent des variations avec la tempéra- ture et la tension. En outre, il n'est pas commode en pra- tique d'incorporer ces lignes à retard classiques dans un circuit intégré, indépendamment de la technologie utilisée pour la fabrication du circuit. L'invention concerne donc un élément précis à retard qui ne nécessite pas l'utilisation de composants et d'in- ductances de précision. Elle concerne aussi un élément numérique précis à retard qui assure une compensation automatique des varia- tions de température et de tension. Elle concerne aussi un élément numérique précis à retard qui peut être facilement incorporé à un circuit intégré. Elle concerne aussi une ligne active à retard qui peut être incorporée à un circuit intégré, si bien que les broches du dispositif peuvent être éliminées et qu'une ligne active à retard externe n'est pas nécessaire. A cet effet, le circuit comporte une horloge de référence et deux rangées de M et N éléments commandés à retard. L'horloge de référence transmet un signal par une rangée d'éléments à retard et l'horloge ainsi retardée est comparée à une horloge non retardée dans un détecteur de déphasage ou comparateur dont le signal de sortie est une tension de commande. Celleci est appliquée aux entrées de commande de chacun des éléments à retard. Des éléments commandés à retard peuvent être sous forme de circuits tampons dans lesquels le retard est variable et est com- mandé par un signal d'entrée de commande. D'autres caractéristiques et avantages de l'inven- tion ressortiront mieux de la description qui va suivre d'une ligne numérique à retard, faite en référence aux dessins annexés sur lesquels: la figure 1 est un diagramme synoptique d'une ligne numérique à retard selon un mode de réalisation de l'in- vention; la figure 2 est un diagramme synoptique plus dé- taillé de la ligne à retard de la figure 1; et la figure 3 est un schéma de l'un des éléments com- mandés à retard de la ligne à retard des figures 1 et 2. - La figure 1 représente un mode de réalisation de l'invention sous forme schématique, comprenant une horloge de référence 10 ayant une fréquence connue et réglée avec précision, par exemple de 2,0 MHz. Le signal de sortie de l'horloge de référence 10 est appliqué à une entrée d'un détecteur de déphasage 12 et à une entrée d'un élément 141 de retard commandé en tension et dont le signal de sortie est appliqué à l'entrée d'un second élément à retard 142 commandé en tension. Un nombre N de tels éléments à retard commandés en tension, le dernier portant la référence 14N, sont connectés en série ou en cascade, le signal de sortie de l'élément précédent étant appliqué & l'entrée de l'élé- ment qui le suit immédiatement. Le signal de sortie du dernier des N éléments à retard commandés en tension, qui constitue le signal retardé d'horloge, est appliqué à une seconde entrée ou entrée retardée du détecteur de déphasage 12. Comme décrit plus en détail dans la suite du présent mémoire, chacun des éléments 14 à retard, commandés en tension, comporte plusieurs circuits tampons montés en série, introduisant un retard entre son entrée et sa sor- tie. Ce retard est variable et il est réglé par le niveau du signal de commande qui est appliqué à la bande d'entrée de commande de l'élément à retard. Le retard introduit dans le signal numérique d'entrée par l'élément à retard entre son entrée et sa sortie est inversement proportionnel à la tension de commande appliquée à son entrée de commande. On se réfère à nouveau à la figure 1; le signal d'entrée auquel le retard doit étre appliqué est transmis à l'entrée d'un élément à retard 161 commandé en tension dont le signal de sortie est appliqué à un élément supplémen- taire à retard 162 commandé en tension. Les éléments à retard 161 et 162 sont reliés afin qu'ils forment une seconde rangée de M éléments à retard 161 à 16M qui sont commandés en tension et connectés en série. Le signal de sortie de l'élément final 16M de cette rangée connectée en série est un signal de sortie qui est retardé par rapport au signal d'entrée d'un temps prédéterminé et réglé. Les éléments individuels à retard 14, 16 de la ligne à retard de la figure 1, ainsi que ceux de la figure 2, sont prati- quement identiques les uns aux autres. Le signal de commande appliqué à l'entrée de com- mande des éléments commandés à retard 14, 16 pour le réglage des retards est observé à la sortie du détecteur de déphasage 12 qui détecte le retard de phase entre le signal d'horloge retardé dans les éléments 141- 14N au signal non retardé de référence d'horloge. Lorsque la phase comprise entre le signal retardé d'horloge et le signal non retardé d'horloge de référence est inférieure à une quantité préré- glée, le niveau de la tension de commande, à la sortie du détecteur de déphasage, est modifié afin que le retard augmente dans chacun des éléments commandés à retard 14 et 16. Inversement, si le retard de phase entre le signal retardé d'horloge et le signal d'horloge de référence dépasse une quantité préréglée, le niveau du signal de commande est modifié afin que le retard diminue dans chacun des éléments 14, 16 à retard commendés en tension. Comme les éléments 14, 16 à retard commandés en tension sont pratiquement identiques, comme indiqué précédemment, le retard subi dans chacun de ces éléments est aussi toujours le même lorsqu'un même signal de commande est appliqué à chaque élément. Dans le circuit de la figure 1, le retard subi dans chaque élément commandé à retard 14, 16 est tel que: Retard d'élément = angle de phase/(360' x fhorloge référence x N) (1) Le retard entre le signal d'entrée et le signal de sortie est: Retard de signal = M x retard d'élément M x angle de phase/(360e x fhorloge référence x N) (2) Dans les équations précédentes (1) et (2), l'angle de phase est celui auquel le détecteur de déphasage 12 est déclenché. Compte tenu des équations (1) et (2), on note-- qu'il est possible de dériver un retard du signal qui est un multiple entier quelconque et/ou une fraction quelconque de la fréquence d'horloge de référence par utilisation d'un nombre entier d'éléments commandés à retard 14, 16 dans les étages ou séries N et M respectivement. Le cas échéant, les étages ou lignes supplémentaires à retard de signaux à éléments à retard commandés en tension et connectés en série, ayant un nombre différent M d'éléments dans chaque étage, peuvent être utilisés par le signal de commande produit par le détecteur de déphasage 12 afin que diffé- rents multiples entiers des temps de retard des éléments individuels soient obtenus, comme indiqué sur la figure 1. La figure 2 représente une réalisation pratique du circuit de la figure 1, à titre d'exemple et d'illustra- tion. Dans le circuit de la figure 2, le signal d'horloge de référence d'entrée à 2,0 MHz est transmis par un circuit 18 de division par deux qui donnr un signal à une fréquence de 1,0 MHz et ayant une horloge de référence à coefficient d'utilisation égal à 50 %, nécessaire au détecteur de dé- phasage. L'un des signaux de sortie du circuit 18 est inversé afin qu'un signal d'horloge de référence et un signal inversé d'horloge de référence ou complémentaire soient disponibles, ces signaux étant respectivement appli- qués aux entrées des éléments à retard 20 et 22 commandés en tension. L'horloge de référence et son complément sont appliqués par un filtre passe-bas comprenant des portes NON-ET 24 et 26 et des circuits RC 28 et 30 respectivement. Les circuits RC 28 et 30 sont connectés respectivement aux entrées positive et négative d'un comparateur ou amplifica- teur différentiel 32 par une ligne de niveau supérieur 34 et une ligne de niveau inférieur 36. Le circuit à retard de la figure 2 comporte cinq éléments à retard commandés en tension 141 à 145, le premier recevant l'horloge de référence à son entrée, à partir de la sortie de l'élément à retard 20. Le signal de sortie du dernier des éléments 14 de la série est appliqué aux entrées restantes des portes NON-ET 24 et 26. Dans le circuit de la figure 2, le facteur N des équations (1) et (2) est égal à 5. Le signal d'entrée du circuit est appliqué à un premier étage de deux éléments montés en série, constitué des éléments commandés en tension 16a et 16b, ainsi qu'à un second étage de retard constitué d'un seul élément à retard commandé en tension 16c. Chacun des éléments à retard com- mandés en tension 14, 16, 20, 22, 24 et 26 reçoit la ten- sion de commande du détecteur de déphasage 12 à son entrée respective de commande. Le circuit de la figure 2 a deux étages de retard, M étant égal à 1 et 2. Le circuit de la figure 2 utilise une détection de déphasage de 900 et une commande de tension qui est inver- sement proportionnelle au retard. Comme l'indique l'équa- tion (1) qui précède, pour N - 5, un angle de phase égal à ' et une fréquence d'horloge de 1 MHz, le retard de l'élément est de 50 ns. Ainsi, l'étage à retard dans lequel M = 1 donne un retard du signal de 50 ns alors que l'étage à retard dans lequel M = 2 donne un retard du signal de ns. Comme indiqué précédemment, la détection de phase subit un filtrage passe-bas assuré par des circuits RC 28 et 30 à la sortie des portes NON-ET 24 et 26, respecti- vement. Lorsque les tensions moyennes des lignes 34 et 36 sont presque égales, le circuit est stable. Lorsque le retard appliqué par passage dans les N éléments à retard 14 est inférieur à 250 ns, le coefficient d'utilisation, dans la ligne 34, augmente et la tension de commande à la sortie du comparateur 32 diminue, si bien que le retard augmente dans chacun des éléments à retard commandés en tension. In- versement, lorsque le retard des N éléments à retard aug- mente, le niveau de la tension de commande augmente si bien que le retard imposé par les éléments à retard diminue. La figure 3 représente un circuit qui a été déter- miné comme avantageux comme élément 14, 16 à retard com- mandé en tension dans les circuits à retard des figures 1 et 2. Le circuit de la figure 3 est un élément numérique à retard CMOS qui, en plus de son utilisation comme ligne à retard comme indiqué sur les figures 1 et 2, peut aussi être utilisé avantageusement à la place des dispositifs à retard classiques à séries d'inverseurs et des circuits à retard à sélection de prise. Le circuit de la figure 3 présente un avantage particulier sur les séries d'inver- seurs car ces derniers nécessitent une source de tension de commande qui fournit un courant élevé et qui est très bien régulée. En outre, dans la série classique d'inverseurs, lorsque la tension de commande est réduite, le niveau de déclenchement de la tension de sortie est aussi réduit. Ceci perturbe le coefficient d'utilisation du signal de sortie et introduit des difficultés de décalage de niveau lorsque le circuit coopère avec d'autres circuits. Le niveau de commutation d'entrée est aussi affecté de manière nuisible. Dans le circuit de la figure 3, ces inconvénients sont évités essentiellement parce que la tension de commande n'assure pas directement l'alimentation des cir- cuits tampons. En outre, dans le circuit de la figure 3, la tension de sortie se trouve aux niveaux maximaux d'alimen- tation et les niveaux de déclenchement d'entrée se trouvent au centre des niveaux d'alimentation, quel que soit le niveau de la tension de commande. On se réfère maintenant à la figure- 3; l'élément numérique à retard qui y est schématiquement représenté comporte un étage 40 générateur d'une tension de commande et une série d'étages à retard 42. La tension de commande CTL est appliquée à la grille d'un dispositif MOS de type P Q1 dont la source est connectée au drain et à la grille d'un dispositif MOS Q2 de type N, par une ligne VGN. Le drain du dispositif Q1 est connecté à la tension Vdd alors que la source du dispositif Q2 est connectée à la masse. Les dispositifs Q1 et Q2 constituent'un miroir de courant qui transmet les mêmes courants aux dispositifs limiteurs de courant Q3 et Q4 de type N dans les étages à retard qui suivent afin qu'une distorsion soit évitée sur les flancs. A cet effet, le rapport des dimensions des dispositifs des types P et N dans le miroir de courant, dans le générateur de tension de commande 40, doit être le même que le rapport des dimensions des dispositifs P et N dans les étages à retard 42. La section 42 d'étages à retard est constituée d'une série d'inverseurs CMOS 46 connectés en série avec les dispositifs limiteurs de courant Q3 et Q4 entre la tension Vdd et la masse. L'étage inverseur initial reçoit le signal d'entrée à sa grille et le signal de sortie de chaque inverseur est appliqué à la grille de l'inverseur suivant. Les grilles des dispositifs limiteurs de courant Q3 et Q4 de type P et N sont commandées respectivement par les ten- sions de commande VGP et VGN, provenant de la section géné- ratrice de tension de commande 40. Lors du fonctionnement du circuit de la figure 3, une tension est appliquée à la ligne VGP. Les tensions relativement faibles permettent aux dispositifs limiteurs de courant de type P de l'étage à retard et aux sections de générateurs de tension Q1, Q3 de transmettre un courant accru. Cette limite de courant est reflétée dans la ligne VGN par l'intermédiaire de la section génératrice de ten- sion. Ceci provoque la limitation du courant transmis à la masse par les dispositifs Q2, Q4 de type N, avec la même amplitude que le courant transmis à la ligne Vdd et limité par les dispositifs Q1, Q3 de type P. Cette symétrie réduit la déformation du coefficient d'utilisation et maintient le point de déclenchement en tension de chaque étage à retard au même emplacement que pour d'autres circuits logiques, avec le même rapport entre les dispositifs des types P et N. Les temps de montée et de descente sont déterminés par le courant fourni par les dispositifs de limitation à la capacité du noeud piloté (la résistance des dispositifs de signalisation, à l'état conducteur dans chaque étage, con- tribue aussi au retard avec un degré variable). Les temps de commutation minimaux et maximaux d'entrée et la tolé- rance d'erreur sur le retard déterminent les dimensions des dispositifs des lignes à retard. Le retard nécessaire et les caractéristiques particulières de traitement déter- minent le-nombre d'étages de retard nécessaire. REVENDICATIONS 1. Elément numérique à retard, caractérisé en ce qu'il comprend au moins une première rangée (14) et une seconde rangée (16) d'éléments à retard (14, 16) qui peuvent être commandés, qui sont connectés en série, et qui sont présents en nombre entier N. M, chacun des éléments à retard étant tel que le retard établi entre son entrée et sa sortie est réglé par un signal de commande appliqué à son entrée de commande, l'élément numérique à retard com- prenant une source (10) d'un signal d'horloge de référence, un dispositif destiné à retarder le signal d'horloge de référence par passage dans l'une (14) des première et seconde rangées (14, 16) d'éléments à retard, si bien qu'un signal retardé d'horloge de référence est établi, un dispo- sitif (12) couplé à la source de signal d'horloge et à la première rangée (14) d'éléments à retard afin qu'il compare le signal d'horloge de référence et le signal retardé d'horloge de référence et crée un signal de commande repré- sentatif de la comparaison entre le signal -d'horloge de référence et le signal retardé d'horloge de référence, et un dispositif (12) destiné à appliquer le signal de com- mande à l'entrée de commande de chacun des éléments à retard qui peut être commandé, afin que le retard introduit par chacun des éléments à retard dans le signal d'entrée varie. 2. Elément à retard commandé en tension, dans lequel un retard introduit dans un signal d'entrée, entre son entrée et sa sortie, est réglé par un signal de commande appliqué à une entrée de commande, l'élément à retard étant caractérisé en ce qu'il comprend une section de commande (40) de tension d'entrée qui reçoit le signal d'entrée de commande et qui crée une première et une seconde tension de commande, plusieurs inverseurs CMOS (46) montés en série, l'entrée du premier des inverseurs recevant un signal d'en- trée, chacun des inverseurs étant connecté en série avec un premier et un second dispositif complémentaire de commande MOS (Q3, Q4), entre une source de tension et un potentiel de référence, les grilles du premier et du second disposi- tif de commande recevant respectivement la première et la seconde tension de commande.