FR 2628272 A1 19890908 FR 8815127 A 19881121 i La présente invention concerne un circuit de conversion numérique-analogique et le procédé associé, et, plus particuliè- rement, elle concerne un circuit de conversion numérique-analogique permettant de convertir un signal numérique d'entrée à m bits en un signal analogique à l'aide d'un convertisseur numérique-analogique (ci-après appelé convertisseur N/A) à n bits, o n Dans le domaine des circuits d'audiofréquence numériques, que l'on appelera circuits audionumériques, et des circuits ana- logiques, le fait qu'un circuit de conversion numérique-analogique soit tel qu'un signal numérique d'entrée à m bits subisse une conversion numérique-analogique à l'aide d'un convertisseur N/A possédant des bornes d'entrée parallèles pour n bits (n circuit de conversion N/A classique. Sur la figure 4, une donnée parallèle constituée de m bits est transmise via des bornes d'entrée 11 a 1m. Le bit le plus significatif (MSB) représentant la polarité de la donnée est direc- tement appliqué à une entrée d'un convertisseur N/A 2, les bits éme allant du deuxième au nme sont respectivement appliques à un premier groupe d'entrées de commutateurs SW1 à SWn_1 d'un sélecteur 3, et les bits allant du (m-n)eme à partir du deuxième bit, c'est-à-dire du (2+m-n)>me bit, au mème bit, ou bit le moins signi- ficatif (MSB), sont respectivement appliqués à un deuxième groupe d'entrées des commutateurs SW1 à SWn_1. Le MSB et les (n-1)- bits transmis via le sélecteur 3 sont transformés en une donnée analo- gique dans le convertisseur N/A 2, lequel possède n bornes d'entrée de bits en parallèle. Après un ajustement sélectif de niveau effec- tué par un amplificateur à gain variable 4, la donnée analogique produite par le convertisseur N/A 2 est délivrée par l'amplifi- cateur 4 au titre de signal analogique de sortie. Le convertisseur N/A 2 commence la conversion N/A en réponse à un signal d'instruc- tion de début fourni via une borne d'entrée 5. Plusieurs des bits les plus significatifs parmi les m bits de la donnée parallèle, par exemple les trois bits supérieurs, qui ne sont pas produits comme deuxièmes signaux d'entrée aux commutateurs SW1 à SW n1 sont également fournis à un détecteur de niveau 6. La pondération des données respectivement en parallèle est déterminée par la logique de codage des bits respectifs. Ainsi, si-les codes des trois bits supérieurs sont codés par le détecteur de niveau 6 constitué par exemple par un circuit OU-exclusif, il est possible de déterminer le niveau de signal d'un signal numérique d'entrée par rapport à un niVeau fixé qui est déterminé par les trois bits supérieurs du signal numérique d'entrée. Le détecteur de niveau 6 produit un signal de sortie de détection lorsque le niveau de signal du signal numérique d'entrée est inférieur au niveau fixé. Le signal de sortie de détection déclenche un multivibrateur monostable redéclenchable (ci-après appelé MMV redéclenchable) 7. Le signal de sortie du MMV redéclen- chable 7 est utilisé comme signal de commande permettant de faire commuter les contacts des commutateurs SW1 à SWn_1 et de modifier le gain de l'amplificateur à gain variable 4. Dans ce montage, lorsque le niveau de signal du signal numérique d'entrée est supérieur à la valeur fixée, aucun signal de commande n'est produit par le MMV redéclenchable 7 de sorte que les commutateurs SW1 à SWn_1 constituant le sélecteur 3 sont maintenus dans l'état tel que représenté sur le dessin et que le gain de l'amplificateur à gain variable 4 n'est pas modifié. Par consé- quent, les n bits constituant le MSB et les (n-1) bits les plus significatifs suivants sont appliqués au convertisseur N/A 2 si bien que la donnée est convertie en un signal analogique de sortie. Inversement, lorsque le niveau de signal du signal numé- rique d'entrée est inférieur à la valeur fixée, les contacts respectifs des commutateurs SW1 à SWn_1 du sélecteur 3 sont commutés sur les positions basses du dessin en réponse au signal de commande du MMV redéclenchable 7. Ainsi, le LSB et les (n-1) bits les moins significatifs suivants sont tous décalés vers le MSB de (m-n) bits, c'est-à-dire de deux bits dans le cas représenté à titre d'exemple, et ces n bits les moins significatifs sont appliqués au convertisseur N/A 2 en même temps que la donnée du MSB. Dans le même temps, le gain de l'amplificateur à gain variable 4 est modifié et passe à une valeur inférieure en réponse au signal de commande du MMV redéclenchable 7 et le niveau de signal du signal analogique de sortie est atténué d'une valeur correspondant à l'augmentation de valeur de la donnée numérique qui a été provoquée par le décalage ci-dessus mentionné de deux bits de La donnée. En résultat, le niveau de signal du signal analogique de sortie correspondra à celui de la valeur initiale de la donnée numérique. Dans ce cas, comme représenté sur la figure 5, le MMV redéclenchable 7 possède un temps de retard prédéterminé to, si bien que l'état des commutateurs SW1 à SWn_1 et le gain de l'ampli- ficateur à gain variable 4 varient lorsqu'aucun signal numérique d'entrée possédant un niveau de signal supérieur ou égal au niveau fixe n'existe pendant le temps d'attente tO. C'est un but de l'invention'd'éliminer l'inconvénient -ci- dessus indiqué de la technique antérieure et, plus particuliè- rement, de fournir un convertisseur N/A dais lequel il est possible de minimiser la déformation qui est produite lors de la commutation à un mode de niveau de petit signal. Pour réaliser cet objectif, ainsi que d'autres, le conver- tisseur N/A selon l'invention est conçu de façon que la commutation au mode de petit signal soit exécutée au premier passage par zéro après écoulement d'un temps prédéterminé après l'instant de détec- tion de la réduction du niveau de signal du signal numérique d'entrée,o il devient inférieur à un niveau fixé prédéterminé. La description suivante, conçue à titre d'illustration de l'invention, vise à permettre une meilleure compréhension de ses caractéristiques et avantages; elle s'appuie sur les dessins annexes, parmi lesquels: la figure 1 est un schéma de principe montrant un mode de réalisation de l'invention; la figure 2 est un schéma de principe montrant un exemple du montage du détecteur d'inversion de la figure 1; la figure 3 représente une forme d'onde servant à expli- quer le fonctionnement du circuit de la figure 1; la figure 4 est un schéma de principe montrant un conver- tisseur N/A classique; et la figure 5 représente une forme d'onde servant à expli- quer le fonctionnement du circuit de la figure 4. Sous forme d'un schéma de principe, la figure 1 représente un mode de réalisation de la présente invention, o les parties équivalentes à des parties de la figure 4 sont désignées par des références correspondantes. Comme on peut le voir sur le dessin, le montage de ce mode de réalisation est.le même que celui présenté sur la figure 4, sauf en ce qui ce concerne l'existence d'un détec- teur d'inversion 8 servant à détecter l'apparition d'une inversion de polarité. dans le signal analogique représenté par le signal numérique d'entrée, et celle d'un circuit ET 9 possédant deux entrées auxquelles sont appliques les signaux de sortie respectifs du détecteur d'inversion 8 et du MMV redéclenchable 7, le signal de sortie du circuit ET 9 étant utilisé comme signal de commande servant à faire commuter l'état des commutateurs SW1 à SWn_1 du sélecteur 3 et à modifier le gain de l'amplificateur à gain variable 4. Les explications se rapportant à des parties se trouvant identiquement sur la.figure 4 sont donc omises. Le détecteur 8 d'inversion de polarité est constitué de la manière présentée sur la figure 2. Une bascule de type D 10 possède une entrée de données D qu.i reçoit la donnée relative au MSB du signal numérique d'entrée et une entrée d'horloge CK qui reçoit un signal d'instruction de début de conversion N/A. Une bascule de type D 11 possède une entrée D qui reçoit le signal de sortie Q de la bascule de type D 10 et une entrée CK qui reçoit le signal d'instruction de début de conversion N/A ci- dessus mentionné. Un circuit OU-exclusif 12 possède deux entrées qui reçoivent respecti- vement les signaux de sortie des bascules de type D 10 et 11. Dans ce montage, si l'on suppose que le signal numérique d'entrée est codé par exemple à l'aide d'un code de complément à 2, le MSB du signal numérique d'entrée indique la polarité du signal numérique d'entrée. Si l'on suppose que la conversion N/A débute sur le flanc postérieur du signal d'instruction de début de conver- sion N/A, le détecteur d'inversion de polarité 8 compare la donnée du MSB relative au flanc postérieur, (c'est-à-dire relative au - signal de sortie de la bascule 10) avec La donnée MSB précédente (c'est-à-dire relative au signal de sortie de la bascule 11). L'existence d'un désaccord entre les deux données indique qu'une 2628272Z inversion de polarité s'est produite, et le détecteur d'inversion de polarité 8 produit un signal de détection ayant par exemple un niveau haut. Il faut un temps minimal t pour que le MMV redéclenChable 7 commute le mode de la donnée numérique en un mode de niveau de petit signal, comme représenté sur la figure 3. Le signal de sortie du MMV redéclenchable 7 devient haut lorsque le niveau de signal du signal numérique d'entrée reste inférieur au niveau de décision (le niveau fixé) pendant une durée égale à l'intervalle t, tandis que le signal de sortie du MMV redéclenchable 7 devient bas lorsque le niveau de signal devient égal ou supérieur au niveau de décision. Les signaux de sortie du détecteur d'inversion de polarité 8 et du MMV redéclenchable 7 sont respectivement appliqués aux deux entrées de la porte ET 9. Le signal de sortie de la porte ET 9 est utilisé comme signal de commande servant à modifier l'état des commutateurs SW1 à SWn.1 et à modifier le gain de l'amplificateur à gain variable 4. Avec ce montage, le passage d'un mode de niveau de grand signal à un mode de niveau de petit signal s'effectue lorsque le niveau de signal du signal de sortie de conversion N/A vaut approximativement 0 volt apres écoulement du temps minimal néces- saire t. Lorsque la fréquence la plus basse à enregistrer sur un disque est par exemple 4 Hz dans le système de traitement de repro- duction d'une platine pour disque compact ou d'un moyen analogue, le temps minimal nécessaire t est fixé de façon qu'une onde sinusoîdale de 4 Hz puisse être reproduite sans distorsion. Ainsi, puisqu'il existe deux possibilités de commutation pour chaque période de la fréquence de 4 Hz, il suffit de choisir le temps minimal nécessaire t, qui est le temps d'attente pour la commu- tation au mode de petit signal, de façon que sa valeur ne soit pas inférieure à t = 1/(4 x 2). Alors que le mode.de réalisation ci-dessus présenté montre un cas o le signal numérique d'entrée, le sélecteur 3 et le convertisseur N/A 2 sont du type parallèle, ceux-ci pourraient être du type série de sorte que la détection d'inversion utilisant le MSB serait réalisée par exemple après une conversion série- parallèle. De plus, alors que le mode de réalisation présente le cas o la commande du niveau de signal du signal analogique de sortie est effectué à l'aide d'un amplificateur à gain variable 4, il pourrait être utilisé un simple atténuateur tel qu'une résis- tance ou un moyen analogue, car le r&le principal de l'amplifi- cateur à gain variable 4 est d'effectuer une atténuation. Comme décrit ci-dessus, dans le convertisseur numérique- analogique selon l'invention, la commutation du mode de niveau de grand signal au mode de niveau de petit signal s'effectue à un instant o l'inversion de la polarité du signal analogique initial correspondant à un signal numérique d'entrée est détectée après écoulement d'une durée prédéterminée à partir de l'instant de détection de la réduction du niveau de signal du signal numérique d'entrée à une valeur inférieure à un niveau fixé prédéterminé, de sorte que le niveau de signal du signal analogique de sortie est égal à une valeur voisine de 0 volt à l'instant de la commutation, ce qui rend possible de supprimer la déformation du signal analo- gique de sortie due à cette commutation. Bienr entendu, l'homme de l'art sera en mesure d'imaginer, à partir du dispositif et du procédé dont la description vient d'être donnée à titre simplement illustratif et nullement limitatif, diverses variantes et modifications ne sortant pas du cadre de l'invention. REVENDICATIONS 1. Circuit de conversion numérique-analogique comprenant un moyen (6) de détection de niveau servant à déterminer le moment o le niveau de signal d'un signal numérique d'entrée à m bits est inférieur à une valeur fixée prédéterminée, un moyen-(2) de conver- sion numérique-analogique (N/A) à n bits (n étant inférieur à m), un moyen (3) répondant à un signal de commande prédéterminé en décalant ledit signal numérique d'entrée d'un nombre prédéterminé de bits dans le sens du bit le plus significatif (MSB) et fournis- sant le signal numérique décalé audit moyen de conversion numériqueanalogique, et un moyen (4) répondant audit signal de commande prédéterminé en atténuant, d'une valeur correspondant audit nombre prédéterminé de bits, le niveau de signal du signal analogique de sortie dudit moyen de conversion numérique- analogique, caractérisé en ce qu'il comprend en outre: un moyen (8) de détection d'inversion servant à détecter une inversion de polarité dudit signal numérique d'entrée; et un moyen (7, 8, 9, 10) servant à produire ledit signal de commande prédéterminé à la première inversion de polarité détectée par Ledit moyen de détection d'inversion après écoulement d'un temps prédéterminé à partir de l'instant de la détection par ledit moyen de détection de niveau. 2. Procédé de conversion d'un signal numérique en un signal analogique, caractérisé en ce qu'il comprend les opérations suivantes: détecter le moment o le niveau de signaL dudit signal numérique est inférieur à un niveau de signal prédéterminé; détecter une inversion de polarité dudit signai numérique un certain temps prédéterminé après ladite détection de niveau; et si une inversion de polarité a eu lieu et que le niveau du signal numérique est resté inférieur au niveau de signal prédéter- miné, produire un signal de commande afin de décaler les bits du signal numérique avant qu'ils ne soient introduits dans un conver- tisseur numérique-analogique et afin d'atténuer le niveau de signal du signal de sortie du convertisseur numérique-analogique. Z6Z'BZXt 3. Circuit de conversion numérique-analogique (N/A) permettant de convertir un signal d'entrée numérique en un signal de sortie analogique suivant une certaine conversion particulière, ledit circuit de conversion étant caractérisé en ce qu'il comporte un moyen de commutation (3, 4) permettant la commutation d'une première conversion particulière à une deuxième conversion parti- culière, ledit circuit de conversion comprenant en outre un moyen (6, 7, 8, 9) qui ne permet ladite commutation de ladite première conversion particulière à ladite deuxième conversion particulière que dans le voisinage d'un passage par zéro dudit signal de sortie analogique. 4. Circuit de conversion (N/A) selon la revendication 3, caractérisé en ce que ledit moyen de commutation. comprend un ampli- ficateur à gain variable (4). 5. Circuit de conversion (N/A) selon la revendication 3, caractérisé en ce que ledit moyen de commutation comprend un moyen (3) servant à décaler les bits dudit signal d'entrée. 6. Circuit de conversion (N/A) selon la revendication 3, caractérisé en ce que ledit moyen de commutation répond à un signal de commande, ledit circuit de conversion comportant un premier moyen (6, 7) servant à produire un premier signal en fonction d'une propriété dudit signal d'entrée numérique, un deuxième moyen (8) servant à produire un deuxième signal représentant un passage par zéro dudit signal de sortie analogique, et un troisième moyen (9) répondant auxdits premier et deuxième signaux en produisant ledit signal de commande.