FR 2623952 A1 19890602 FR 8716465 A 19871127 COMPARATEUR DIFFERENT A BASCULE AUTOSTABLISE A HORLOGE UNIQUE La présente invention concerne un circuit électronique, comparateur différentiel à bascule autostabilisé, à préamplification et à horloge unique. Prévu pour fonctionner à très grande vitesse - dans le domaine des hyperfréquences, Jusqu'à plusieurs gigahertz - son unique horloge, ses tensions de repos autostabilisées et son architecture le rendent très peu sensible aux dispersions technologiques sur la fabrication des transistors, dispersions qui entrainent des erreurs ou des instabilités de mesure. Ce comparateur a été étudié pour être réalisé en circuit intégré sur matériaux du groupe III-V tel que GaAs, mais bien entendu il peut aussi être réalisé, sans sortir du cadre de l'invention, en silicium: sa vitesse de travail est seulement moins rapide. Les comparateurs à bascule différentiels mieux connus sous la dénomination de comparateurs "latchés" mettent en oeuvre le mécanisme de la réaction positive: l'écart de tensions entre les entrées se retrouve après amplification, sur les sorties (Phase de mesure). C'est alors qu'on réinjecte ces signaux sur les entrées (Phase de divergence). Le fait de reboucler les sorties sur les entrées conduit à une amplification rapide des écarts de tensions. Une telle structure, dotée d'un circuit de remise à l'équilibre, devient très intéressante puisqu'elle permet de réaliser des comparateurs dont le temps de basculement est très faible. La figure 1 donne un exemple de schéma électrique de comparateur à bascule à étages différentiels imbriqués, selon l'art_ connu. Les signaux d'entrées E1 et E2, adressés sur les grilles des transistors T6 et T7, sont couplés avec les signaux de sorties S1 et S2, prélevés sur les grilles des transistors T8et T, c'est à dire aussi sur les drains des transistors T6 et T7. Dans cette architecture, il est nécessaire d'avoir deux horloges complémentaires, H1 et H2, dont les impulsions sont appliquées sur les grilles des transistors T2 et T3. Ce comparateur comporte deux étages différentiels imbriqués: un étage interne T2 + T4 + T5 + T8 + T9 et un étage externe T3 + T6 + T7+ T8 + T9. Dans cette structure, le passage de la phase de mesure à la phase de divergence s'effectue en commutant le courant de l'étage différentiel externe à l'étage différentiel interne, au moyen des horloges et des transistors T2 + T3, et la divergence s'amorce. Les translateurs de niveau (TIO, D1,D2,D3,T12) et (Tll,D4,D5,D6,T13) sont indispensables pour compenser la différence de niveaux de repos existant entre les entrées et les sorties. Les inconvénients dûs à cette structure sont principalement: - la nécessité d'horloges complémentaires H1 et H2, sans recouvrement, - le manque de sensiblilité, dûe à l'injection de charges au cours des commutations, - l'absence de stabilisation des niveaux de repos pour faire face aux imperfections technologiques, parce qu'il n'est pas toujours vérifié que IT1 = IT4 + IT5 - l'instabilité des signaux de sortie due aux commutations de courant, lorsque l'on passe de l'étage externe à l'étage interne ou réciproquement. Le comparateur selon l'invention permet de remédier à ces inconvénients par: - compensation des dispersions technologiques, dûe à la stabilisation des tensions - fonctionnement avec une horloge unique - bonne sensibilité, par suppression du transfert de courant entre pont interne et pont externe. Il met en oeuvre des élements de circuits qui sont en soi connus, tels qu'un amplificateur différentiel en entrée, un circuit de divergence et des translateurs de niveaux en sorties, mais le couplage entre l'amplificateur différentiel et le circuit de divergence se fait au moyen de deux suiveurs de tension qui isolent l'amplificateur du circuit de divergence. La tension de repos sur les sorties de l'amplificateur peut alors être imposée au moyen d'une boucle d'autoasservissement. Le couplage entre l'amplificateur différentiel et le circuit de divergence se fait sur la grille des transistors de charge de ce circuit, ces transistors étant eux-mêmes en série, chacun avec un transistor d'isolement qui peut fonctionner soit en mode résistif, soit en mode saturé. De façon plus précise, l'invention concerne un comparateur différentiel latché fonctionnant à très hautes fréquences, comportant un amplificateur différentiel sur les entrées duquel sont appliqués les signaux à comparer, et un circuit de divergence, en deux branches symétriques par rapport aux sorties de l'amplificateur, ce circuit de divergence comportant pour chaque branche trois transistors de rebouclage, d'isolement et de charge montés en série, et un translateur de niveau de tension, les sorties du comparateur étant prélevées sur les sorties des translateurs de niveaux, ce comparateur différentiel latché étant caractérisé en ce que le couplage entre les sorties de l'amplificateur diférentiel et le circuit de divergence se fait sur les grilles des transistors de charge du circuit de divergence. L'invention sera mieux comprise, et son fonctionnement et ses avantages ressortiront mieux de la description plus détaillée qui suit maintenant, en s'appuyant sur les figures jointes en annexe, qui représentent - figure 1: schéma électrique d'un comparateur latché selon l'art connu, qui a déjà été décrite, - figure 2: schéma électrique d'un comparateur 'latché autostabilisé et à horloge unique, selon l'invention. Le comparateur différentiel selon l'invention, sur la figure 2, comporte les groupes d'éléments suivants: - un circuit de préampl!fication, qui reçoit les signaux d'entrée sur ses entrées E1 et E2. Il est formé par un amplificateur cascodé, de type connu, qui regroupe les transistors T14 à T20. - une boucle d'autoasservissement T21,D1 à D6, T22, qui permet de stabiliser les tensions de repos sur les sorties S1 et S2 du préamplificateur, - un circuit de divergence, formé par les transistors de couplage T23 et T24, les transistors d'isolement T25 et T26, les transistors de rebouclage différentiel T27, T28 et T29, et complété par deux translateurs de niveaux T30,D8, D9, T32 et T31, D10, DflT33, - les transistors de remise à l'équilibre de l'ensemble T34 et T35, montés en parallèle avec les transistors de rebouclage T27 35' 2 et T28, et sur la grille desquels (T34 et T35) est appliqué le signal de l'unique horloge H. La sortie 1 du comparateur est prise sur le drain du transistor 33 du translateur de niveau, et est simultanément rebouclée sur la grille du transistor de rebouclage T27, et la sortie 02, prise sur le drain du transistor T32 est rebouclée sur la grille de T28. L'ensemble est alimenté entre deux tensions analogiques VDD et V SS ces tensions n'étant pas toutes reportées sur la figure 2 dans le seul but de ne pas la surcharger. Le nombre de diodes, six dans la bouele d'autoasservissement, deux dans chaque translateur de niveaux, n'est pas limitatif de l'invention: il correspond à une technologie de réalisation en GaAs, mais peut différer selon la technologie mise en oeuvre. Ces diodes peuvent être remplacées par des resistances ou des transistors dans des technologies ne comportant pas de diodes. On conviendra d'appeler SIA et SIB les sorties intermédiaires, entre les transistors de couplage et d'isolement, T23 et T25, T24 et T26, et SA et SB les sorties intermédiaires, appliquées sur les translateurs de niveaux T30 et T31. Tous les transistors utilisés dans ce montage sont de type normalement passant, c'est à dire qu'ils sont conducteurs si aucune tension n'est appliquée sur leur grille. Sommairement, le fonctionnement de ce comparateur est le suivant. Le circuit de préamplification amplifie la' différence de tension entre les deux entrées El et - E2. Les signaux présents en sorties S1 et S2 de l'étage différentiel de préamplification sont envoyés dans l'étage de divergence grâce à un mode de couplage original par les transistors de charge T23 et T24 de l'étage de divergence. Si l'horloge H est au niveau logique bas, T27 et T28 sont conducteurs, T34 et T35 sont bloqués, la divergence s'amorce puisque les signaux de sortie sont envoyés sur les entrées de l'étage de divergence (grilles de T27 et T28). Après la divergence de SA et SB on remet le circuit à l'équilibre en plaçant l'horloge H au niveau logique haut, après quoi on peut reprendre un cycle de divergence. De façon plus détaillée, il s'agit de comparer la tension présente sur E1 à celle sur E2. L'écart de tension V(E1) - V(E2) se trouve amplifié d'un facteur G, gain du préamplificateur. On a alors V(S1) - V(S2) = G. (V(E1) - V(E2)). Dès lors il convient de considérer deux phases de fonctionnement - Phase 1: l'horloge H est à l'état logique haut: les transistors T34 et T35 conduisent; T27 et T28 sont donc court-circuités. Les transistors d'isolement T25 et T26 ne sont pas saturés parce que la largeur de leurs grilles est intermédiaire entre celle de la grille de la source de courant T29 et celle de la grille des transistors de couplage T23 et T24. A titre d'exemple non limitatif, T23 et T26 ont une largeur de grille de 5 microns, T25 et T26 ont une largeur de 7,5 microns et T29 une largeur de 10 microns. En effet, comme l'intensité Imposée par une source de courant (transistor ayant une tension grille-source nulle) est proportionnelle à la taille du transistor, et que 2x7,5 = 15>10, T25 et T26 ne peuvent pas 0 être tous deux saturés simultanément T25 et T26 fonctionnement donc en mode résistif. En conséquence, les deux ensembles symétriques formés par les transistors de couplage, d'isolement et de remise à l'équilibre, T23 + T25+ T34 et T24 + T26 + T35, forment deux suiveurs-décaleurs. En effet, la tension grille-source de T34 est égale à celle de T35 et le courant dans la branche de gauche est égal à celui dans la branche de droite. Les tensions grilles-sources de T23 et T24 sont donc égales, ainsi l'écart VS1-VS2 se reporte entre les points SIA et SIB. T25 et T26 étant identiques, parcourus par un même courant et fonctionnant en mode résistif, leurs tensions drains-sources sont égales. On en déduit donc que V(SA) - V(SB) = V(S1) - V(S2) = G. (V(E1) - V(E2)). C'est après cette préamplification que la phase de divergence peut s'amorcer. - Phase 2: En phase de divergence, l'horloge H est au niveau logique bas: T34 et T35 sont bloqués et n'interviennent plus dans le fonctionnement du circuit. T27 et T28 ne sont désormais plus court-circuités. On a alors affaire à un étage différentiel latché classique. L'écart de tension V(SA) - V(SB) est réinjecté sur les grilles de T27 et T28, par l'intermédiaire des deux translateurs de niveaux. On assiste alors à la divergence des tensions en SA et SB, phénomène qui est très rapide. Dans ce cas, l'un des transistors T25 ou T26 fonctionne en régime saturé. En résumé, un faible écart des tensions en El et E2 conduit rapidement à un écart important des tensions en sorties 01 et 02 L'originalité de cette architecture réside dans - le mode de couplage entre l'étage de préamplification et l'étage de divergence par les transistors de charge T23 et T24 de ce dernier, - la présence des transistors d'isolement T25 et T26 qui peuvent fonctionner tantôt en mode résistif, tantôt en mode saturé, et dont le rôle sera exposé plus loin, 1 - la bouele d'autoasservissement, permise par l'isolement du préamplificateur, dû au mode de couplage, et qui stabilise les tensions de repos, - l'horloge unique, la stabilisation et l'horloge unique étant des avantages engendrés par le mode de couplage. En ce qui concerne la stabilisation de toutes les tensions de repos, la boucle d'autoasservissement T21, D1 à D6,T22 a pour rôle de stabiliser les tensions de repos en S1 et S2 par asservissement du courant dans T14, et grâce au mode de couplage employé entre le circuit de préamplification et l'état de divergence, et puisqu'il a été démontré qu'en phase de mesure (horloge à l'état haut), les éléments T23, T25, T34 ainsi que T24, T26 et T35 forment deux suiveurs de tensions, les tensions de repos en SA et SB sont imposées. De plus, puisque les éléments T30, D8, D9, T32 et T31, D10, D11, T33 constituent également des suiveurs de tensions, les niveaux de repos de 01 et 02 sont également imposés. En résumé, la boucle d'auto-asservissement décrite précédemment stabilise toutes les tensions de repos du circuit.. La nécessité d'une horloge H unique, plus facile à réaliser que deux horloges complémentaires, pour passer de la phase de mesure à la phase de divergence justifie la présence des transistors d'isolement T25 et T26. Dans les comparateurs latchés' classiques il est nécessaire de disposer d'horloges complémentaires pour pouvoir envoyer sur les entrées alternativement les tensions à mesurer (phase de mesure) et celles obtenues aux sorties du différentiel (phase de divergence). Il est possible de réaliser ces deux phases avec une horloge unique. Lorsque l'horloge H est à l'état logique bas, le comparateur se trouve en phase de divergence. Lorsque l'horloge est à l'état logique haut, la différence V(SA) - V(SB) vaut G(V(E1) - V(E2)). En phase de divergence, les entrées E1 et E2 n'ont plus d'effet sur le sens de divergence si les signaux d'entrées ne peuvent plus faire revenir le comparateur sur sa décision, ce qui est rendu possible par les transistors d'isolement T25 et T26. En effet considérons les étapes de fonctionnement - étape 1: supposons que V(Sl) - V(S2) soit faible, alors V(SA) - V(SB) est faible également durant la phase de mesure. - étape 2: la phase de divergence commence. Les tensions en SA et SB vont s'écarter fortement de leurs niveaux de repos. Supposons également que le signe de V(E1) - V(E2) est positif alors V(S1) > V(S2) et V(SA) >V(SB), et pendant la phase de divergence, V(SA) croit alors que V(SB) décroit fortement. On en déduit que la différence de tension entre S2 et SB augmente, ce qui tend à faire augmenter le courant dans T23, courant toutefois limité par T25 qui se place en mode saturé. Dès lors, la tension S2 n'a plus aucune influence sur V(SB) puisque ces deux noeuds sont reliés par une source de courant. Pour ce qui est de la branche de droite, la tension entre S1 et SA diminue et T26 se place en mode resistif. - étape 3: si une variation brutale des tensions d'entrée conduit au fait que V(S1) - V(S2) change de signe (V(S1) du circuit, V(S1) - V(S2) n'agit plus sur le signe de V(SA) - V(SB). En résumé, lorsque la divergenee est amorcée, les signaux d'entrée ne peuvent plus faire revenir le système-sur sa décision avant que l'on ne revienne en phase de mesure. Ce type de comparateur dfférentiel est utilisé en particulier dans les convertisseurs analogiques-numérique, pour transformer un signal analogique à plusieurs gigahertz dans les systèmes d'acquisition de données. REVENDICATIONS 1 - Comparateur différentiel à bascule, fonctionnant à très hautes fréquences, comportant un amplificateur différentiel (T14 à T20) sur les entrées duquel sont appliqués les signaux (E1, E2) à comparer, et un circuit de divergence en deux branches symétriques par rapport aux sorties (Sl, S2) de l'amplificateur, ce circuit de divergence comportant pour chaque branche trois transistors de rebouclage (T27, T28), d'isolement (T25, T26) et de charge (T23, T24) montés en série, et un translateur de niveau de tension (T30, D8, D9, T32) (T31, D10, Dil., T33), les sorties (01,02) du comparateur étant prélevées sur les sorties des translateurs de niveaux, ce comparateur différentiel étant caractérisé en ce que le couplage entre les sorties (S1 et S2) de l'amplificateur différentiel et le circuit de divergence se fait sur les grilles des transistors de charge (T23-T24) du circuit de divergence. 2 - Comparateur différentiel à bascule selon la revendication 1, caractérisé en ce que, dans chaque branche du circuit de divergence, les transistors d'isolement (T25, T26) ont une largeur de grille plus petite que la largeur de grille du transistor (T29) source de courant du circuit de divergence, mais plus grande que la largeur de grille des transistors de charge (T23, T24) du circuit de divergence, et fonctionnent de ce fait soit en régime résistif, soit en régime saturé. 3 - Comparateur différentiel à bascule selon la revendication 1, caractérisé en ce que les transistors d'isolement (T25, T26) et de charge (T23, T24) isolent l'amplificateur différentiel des signaux de forte amplitude présents dans le circuit de divergence. 4 - Comparateur différentiel à bascule selon la revendication 3, caractérisé en ce que l'amplificateur différentiel étant isolé du circuit de divergence, ses tensions de sorties (S1, S2) sont stabilisées par une boucle d'autoasservissement (T21, D1 à D6, T22) qui impose la tension 1i de repos sur la grille du transistor (T14) source de courant de l'amplificateur. - Comparateur différentiel à bascule selon la revendication 1, caractérisé en ce qu'un unique signal d'horloge (H) est appliqué sur les grilles de deux transistors de remise à l'équilibre (T34, T35), montés chacun en parallèle avec l'un des transistors (T27, T28) de rebouclage du circuit de divergence. - 6 - Comparateur différentiel à bascule selon la revendication 1, caractérisé en ce que tous les transistors du circuit sont de type normalement passant. 7 - Comparateur différentiel à bascule selon l'une quelconque des revendications 1 à 6, rRractérisé en ce qu'il est réalisé sous forme de circuit intégré en matériau du groupe III -V tel que GaAs. 8 - Convertisseur Analogique numérique caractérisé en ce qu'il comporte au moins un comparateur différentiel à bascule selon l'une quelconque des revendications 1 à 7.