FR 2628910 A1 19890922 FR 8902937 A 19890301 ( RÉPUBLIQUE FRAN AISE N de publication: 2 628 910 (à n'utiliser que pour les INSTITUT NATIONAL -commandes de reproduction) DE LA PROPRIETÉ INDUSTRIELLE ^n DE LA PROPRIÉTÉ INDUSTRIELLE N d'enregistrement national: 89 02937 PARIS () Int CI': H 03 K 5/26; H 04 L 27/00; H 03 L 7/08. @ DEMANDE DE BREVET D'INVENTION A1 Date de dépôt: 1er mars 1989. Q Demandeur(s): John FLUKE Mfg. Co., Inc. US. () Priorité: US. 1er mars 1988, n 162 455. ) Inventeur(s): Steven Peter Cok. - Date de la mise à disposition du public de la demande: BOPI " Brevets " n 38 du 22 septembre 1989. (6 Références à d'autres documents nationaux appa- rentés: rt Titulaire(s) Q Mandataire(s): Michel de Beaumont, Cabinet Conseil. Détecteur de phase/fréquence N-r. (a La présente invention concerne un circuit détecteur de pase/fréquence numérique 12' pour détecter des différences de phase et de fréquence entre un signal d'entrée Fi et un C t6 signal de référence Fr comprenant des moyens 200. 202 pour 82 recevoir les signaux d'entrée et de référence: des moyens 204, ' 21 4 2Z 220 pour produire des ondes en créneaux ayant un rapport cyclique correspondant à une différence de phase et de fré- Fr 1 S quence entre les signaux d'entrée et de référence: des moyens RIo... _ 222 pour intégrer les ondes en créneaux pour fournir des signaux en dents de scie: des moyens 206, 210 pour addition- F ner les signaux en dents de scie lorsque la différence de.' _ R I phase et de fréquence atteint une valeur prédéterminée: et des moyens sensibles aux signaux en dents de scie pour 252 -R O fournir une sortie représentative de la différence de phase et de fréquence. Co O D Vente des fascicules 'IMPRIMERIE NATIONALE 27 rue de la Convention75732 PARIS CEDEX 15 N fO o M DVente des fascicules à I'IMPRIMERIE NATIONALE. 27. rue de la Convention -- 75732 PARIS CEDEX 15 I4 2628910 DETECTEUR DE PiASE/FREQUENCE N-t La présente invention concerne de façon générale des circuits pour comparer la différence de phase/fréquence entre deux signaux d'entrée numériques, et concerne plus particulièrement un procédé et un circuit pour augmenter la plage de modulation de 3 phase linéaire d'un détecteur de phase/fréquence numérique dans une boucle à verrouillage de phase en utilisant un circuit sensi- ble à la plage maximale du détecteur pour fournir une sortie qui s'ajoute à la sortie du détecteur et augmente la plage de plu- sieurs fois sa valeur initiale. Un circuit pour détecter la différence de phase et de fréquence entre deux signaux d'entrée numériques présente une utilité générale dans l'analyse de signal et est particulièrement important dans des communications numériques et des synthèses de fréquence. Dans une boucle à verrouillage de phase numérique, par exemple, un signal d'entrée est appliqué à un détecteur de phase pour une comparaison avec un signal de référence. Un signal d'erreur, qui est fonction de la différence de phase/fréquence instantanée entre les signaux d'entrée, est filtré et appliqué pour commander un oscillateur à fréquence commandée par la tension (VCO). La sortie du VCO, qui constitue la sortie de la boucle à verrouillage de phase, est appliquée en tant que signal de référence au détecteur de phase pour provoquer le "verrouillage" de la phase/fréquence du VCO sur la phase/fréquence du signal d'entrée. Dans quelques applications, des boucles à verrouillage de phase sont utilisées pour une démodulation de signal comme cela 2628 9 1 0 est exposé dans Gardner, Floyd 'L., Phase Lock Tecniques, seconde édition, 1979, Tohn Wilev & Sons, Chapitre 9. Dans d'autres appli- cationq, des boucles à verrouillage de phase sont utilisées pour la modulation du signal (GarAner, Chapitre 9, supra) ou dans une synthèse de fr&quence comme cela est décrit dans le brevet des Etats-Unis d'Amérique 4 360 793 d'Erps et al., cédé à la deman- deresse de la pr&sente invention. Dans tous les cas, un d&tecteur de phase/fréquence numé- rique classique comprend une pafre de bascules ou autres disposi- tifs bistables connectés ensemble et à une porte logique dans un circuit de r&action. Les états logiques des deux bascules sont dé- termninés à la fois par les deux signaux d'entrée numériques dont la différence de fr&quence/phase doit être détectée et par la por- te logique. Les bascules étant initialeuent remises à zéro, les bornes de données des deux bascules sont connectées à un niveau logique "1" et les bornes d'horloge sont connectées respectivement aux deux signaux d'entrée numériques. La sortie de chaque bascule est mise au niveau logique "1" en réponse à la détection d'une transition positive de son signal d'entrée. Uinsi, si le signal d'entrée appliqué à la première bascule présente la première tran- sition positive, la première bascule est mise au niveau logique "1" et ensuite, la seconde bascule, en présence d'une transition positive de son signal. d'entrée, est mise au niveau logique 1". Immédiatement après que la seconde bascule est mise à un, toute- fois, les deux bascules sont remises à zéro par la porte logique qui réagit aux sorties des deux bascules, et toutes deux restent remises à zéro jusqu'à ce que l'une ou l'autre des bascules détec- te une transition de signal positive sur son entrée. Les sorties des deux bascules sont ainsi des ondes en créneaux présentant des rapports cycliques qui correspondent à la différence de phase/fréquence entre les deux signaux d'entrée. Si le premier signal est en avance sur le second signal, seule la première bascule fournit une onde en créneaux, le rapport cyclique correspondant à la valeur de l'avance de phase/fréquence entre les 26 2 8 9 1 0 deux signau: d'entrée. Si le second signal d'entrée est en avance, seule la seconde bascule fournit une onde en créneaux avec un rap- port cyclique qui correspond à la valeur de l'avance de phase/fré- quence du second signal d'entrée par rapport au premier. Les deux ondes en créneaux sont combinées dans un circuit de différence et le résultat est intégré pour obtenir une dent de scie approximati- vement centrée sur zéro, c'est-à-dire que la dent de scie a une première polarité lorsque le premier signal d'entrée est en avance et la polarité opposée lorsque le second signal d'entrée- est en avance. La dent de scie a une amplitude qui correspond à la diffé- rence de phase/fréquence entre les deux signaux d'entrée numéri- ques et une période fixe de 360 . Alors que la différence de phase/fréquence entre les deux signaux d'entrée aumente de façon monotone, la sortie du détecteur est un train de dents de scie possédant un nombre de cycles de dents de scie qui correspond au nombre de cycles complets de différence de phase/fréquence entre les deux signaux d'entrée numériques. Un premier objet de la présente invention est, par conséquent, de prévoir un procédé et un circuit pour augmenter la plage de détection d'un détecteur de phase/fréquence numérique. Un objet est de prévoir un procédé et un circuit pour augmenter la plase de sortte d'un détecteur de phase/fréquence numérique de plusieurs fois ce qui était possible auparavant quand la différence de phase/fréquence entre les signaux d'entrée et de référence est supérieure à la valeur prédéterminée initiale en ajoutant la différence de phase/fréquence supplémentaire à la sor- tie du détecteur à l'aide d'étages additionnels. D'autres objets et avantages de la présente invention apparaîtront à l'homme de l'art à la lecture de la description détaillée suivante, dans laquelle il est représenté et décrit seu- lement un mode de réalisation particulier de l'invention, simple- ment à titre d'illustration du meilleur mode envisagé de mise en oeuvre de la présente invention. Comme on le verra, l'invention est susceptible de divers autres modes de réalisation, et ses nom- 2628 9 1 0 breux détails peuvent être modifiés selon diverses considérations évidentes, ceci sans sortir du domaine de l'invention. En conse- quence, les dessins et la description dotvent être considérés com- me étant de nature illustrative et non restrictive. Cette description sera faite en relation avec les figures jointes parmi lesquelles: la figure 1 est un schéma sous forme de blocs d'une boucle à verrouillage de phase numérique classique du type dans lequel le détecteur de fréquence/phase de la présente invelition peut être incorporé; la figure 2 est un schéma de circuit d'un détecteur de phase/fréquence numérique classique dont la présente invention constitue une amélioration; les figures 3(1)-3(5) sont des formes d'onde illustrant le fonctionnement du détecteur de phase/fréquence nunérique clas- sique de la figure 2; la figure 4 est la caractéristique de sortie du détec- teur de phase/fréquence classique de la figure 2; la figure 5 est la caractéristique souhaitée du détoc- teur de phase/fréquence numérique amélioré selon les principes de la présente invention; et la figure 6 est le schéma sous forme de blocs de la présente invention. La présente invention est destinée à augmenter la plage de modulation de phase linéaire dans une boucle à verrouillage de phase numérique du type décrit dans le brevet des Etats-Unis d'Amérique 4 360 788 de Erps et a]., et incorporée dan; des syn- thétiseurs de fréquence fabriqués par John Fluke Mfg. Co., Inc., Everett, Washington. Dans la figure 1, la boucle à verrouillage de phase classique, désignée de façon générale par la référence 0l, com- prend un détecteur de phase 12 du type visé par la présente inven- tion, un filtre 14 et un oscillateur à fréquence commandée par la tension (VCO) 16 connectés en une boucle directe. Le détecteur de 26 28910 phase 12 a une entrée qui reçoit un signal d'entrée F. et une se- conde entrée qui reçoit un signal de référence r et produit un signal correspondant à la différence de phase et de fréquence en- tre les deux signaux d'entrée. Le signal du détecteur est filtré ou lissé à l'aide d'un filtre 14 et appliqué en tant qu'entrée de commande au VC: 16. La sortie du V^O 16, Fo, est renvoyée nar l'internédiaire d'un diviseur de fréquence programmable 13 en tant que signal de référence Fr au dEtecteur de phase 19. Conmie cela est décrit en détail dans le brevet de Erps et al, supra, le si- 1l gnal prodult par le VCO 16 est commandé pour avoir une fréquence qui est un multiple ou un sous-multiple, selon la programmation du diviseur de fréquence 18, du signal d'entrée Fi et une phase ayant une relatirn prédéterminée, selon une polarisation de décalage in- corporée dans le détecteur 12, avec la phase du signal d'entrée. On notera que, bien qu'une application particulièrement importante du détecteur de phase de la présente invention soit destinée à une boucle à verrouillage de phase telle que celle représentée dans la figure 1, le détecteur de phase possède de nombreuses autres applications importantes dans le traitement de signal et la mesure de signal. La sortie moyenne maximale relativement basse du détec- teur de phase/fréquence classique auquel la présente invention ap- porte une amélioration doit être complètement comprise avant que la présente invention puisse être appréciée. Un détecteur class!- que, représent- dans la figure 2, comprend une paire de bascules- 29, 22 qui, dans des buts d'illustrat;i, sont représentées comne des bascules de type D. Dans une bascuie de type D un niveau logi- que appliqué à la borne D est transféré à la borne de sortie Q lors de l'apparition du front montant d'une impulsion d'horloge appliquée sur la borne d'horloge. Chacune des bascules de type D , 22 possède aussi une borne de sortie Q' qui fournit le complé- ment logique de la borne Q. et une borne de remise à zéro R qui, en réponse à un niveau logique "O" ou signal "de niveau bas", re- met la borne de sortie Q à un niveau logique "0". Dans des buts d'illustration, les bascules 20, 2? sont supposées se déclencher pour un niveau logique positif, c'est-à-dire qu'un niveau logique "1" est défini comme étant un niveau de tension "haut" et un ni- veau logique "0" est défini conmme étant un niveau de tension "bas". Une porte NON ET 24 a deux entrées connectées resnecti- venent aux bornes de sortie O des bascules 20, 22 et une borne de sortie connectée aux borne; de remnise à zéro R des deux bascules. La borne d'entrée D de chacune des bascules 20, 22 est connectée à un niveau logique "1" et les deux bornes d'horloge sont connectées rPspectivement à un premier signal variable V (entrée) et à un se- cond signal fixe R (référence). T.e signal d'entrée V peut corres- pondre à Fi et le signal d'entrée R peut correspondre au signal Fr de la figure 1, bien que les deux signaux V, R puissent être arbi- traires. Egale-ment, bien que les deux signaux V, R soient, dans le cas général, des signaux numériques ou en créneaux ayant des frq- quence3 et des phases variables et différentes, le signal R peut être un signal de référence possédant une fréquence et une phase fixes. Les sorties Q des bascules 20, 22, désignées respective- ment par les références 26, 28, sont appliquées à des filtres op- tionnels 30, 32 pour fournir des signaux de sortie U, L et ensuite à un circuit sommateur 34. La sortie du circuit sommateur 34 est de façon typique moyennée ou lissée dans un intégrateur 36. Lorsque le circuit détecteur 12 est utilisé dans une boucle à ver- roulllage de phase, l'intégration de sorte est réalisée par le filtre normal de la boucle à verrouillage de phase, conmme celui portant la référence 14 dans la figure 1. A titre d'aperçu général du détecteur 12, la borne de sortie Q de chacune des bascules 20, 22 est mise au niveau logique 1" en réponse à la transition positive de son horloge d'entrée provoquée par le signal d'entrée V ou par le signal d'entrée R. Toutefois, si les deux bascules 20, 22 sont mises à un, la sortie de la porte NON ET 24 applique un niveau logique "0" aux bornes de 26 28 9 1 0 remise à zéro R de chacune des bascules, provoquant la reuise au niveau logique "0" des bornes de sortie 0. Ainsi, l'une ou l'autre des basculeq 20, 22 sera mise à un avec le premier des signaux d'entrée V ou R qui présente une transition positive; les deux bascules seront remises à zéro à l'arrivée de la transition posi- tive du second des signaux d'entrée V, R. Les deux bascules 29, 22 produiseat ainsi des créneaux possédant des rapports cycliques qu4 correspondent à la différence de phase et de fréquence entre les deux sIgnaui d'entrée; si le signal d'entrée V est en avance sur le silnal d'entrée R, la bascule 20 domine et produit une onde en créneux et la bascule 22 ne fonctionne pas; si le signal d'entrée P est en avance, la bascule 22 domine et produit une onde en cré- neaux et la bascule 20 ne fonctionne pas. Le fonctionnement du détecteur 12 et la façon dont il est concerné par l'amélioration seront expliqués avec plus de dé- tails en faisant référence à la figure 3 représentant des formes d'onde typiques produites dans le détecteur-de phase et la figure 4 représentant les formes d'onde de sortie. La figur.- 3(1) et la figure 3(2) représentent respec- tivement les signaux d'entrée V et R appliqués aux bornes d'hor- loge des bascules 20 et 22. Ces deux signaux d'entrée sont à des fréquences différentes et peuvent avoir des rapports cycliques différents, bien que les rapports cycliques n'aient pas de signi- fication puisque chacune des bascules 20, 22 est sensible au front avant. Les figures 3(3) et 3(4) montrent les formes d'onde des signaux de sortie sur les lignes 26 et 21. On suppose que les deux bascules 20, 22 sont initiale- ment remises à zéro à l'aide de la prem'ère transition positCve 38' du signal d'entrée V, d'o il résulte que les sorties Q des deux bascules 20 et 22 sont au niveau logiqqe "0" conafie cela est représenté en 40' et 42' dans les figures 3(3) et 3(4). La transi- tion positive suivante du signal d'entrée R en 44' dans la figure 3(2) amène la borne de sortie Q de la bascule 22 à se mettre à un niveau logique "1" comme cela est représenté en 46' dans la figure 2628 9 1 0 3(4). A l'apparition de la transition positive suivante du signal d'entrée V en 48' dans la figure 3(1), la borne de sortie Q de la bascule 20 commence A passer au niveau logique "1", et la porte 24 répond presque immédiatement pour remettre à 0 les deux bascules, ramenant la sortie Q de la bascule 22 à un niveau logique "0" co,- me cela est représenté en 50' dans la figure 3(4). Il est clair que ce cycle d'événements se répète lors de l'apparition de la transition positive du signal d'entrée R en 52' et du signal d'entrée V en 54', et est de nouveau répété lors de l'apparition des transitions positives des signaux d'entre R et V en 56' et 58'. uendant cette durée, la bascule 22, étant "domi- nante" produit une onde en créneaux ayant un rapport cyclique qui décroit avec une diminution de la différence de phase./fréquence entre les deux signaux d'entrée R et *V, et la sortie de l'autre bascule 20 est à un niveau logique "O". Après l'apparition de la transition positive du signal d'entrée V en 60', toutefois, la fréquence des impulsions appli- quées à la borne d'horloge de la bascule 20 est telle qu'il y aura deux impulsions, l'une ayant une transition positive en 58' et l'impulsion suivante ayant une transition positive en 60' avant l'apparition de l'impulsion suivante du signal d'entrée R à une transition positive 62'. L'effet de la seconde impulsion successi- ve en 60' est de mettre maintenant]a sortie de la bascule 22 à un niveau "1" puisque les deux bascules 20, 22 étaient précédemment remises à zéro avant la trausition d'impulsion positive 60'. Ensuite, une transition positive du signal d'entrée R en 62' re- mettra la sortie Q de la bascule 20 à zéro, et la séquence cont;- nue, la bascule 20 étant validée et la bascule 292 invalidée comme cela est représenté dans les figures 3(3) et 3(4). La séquence re- commencera éventuellement si la différence de pha:;e et de fréquen- ce entre les si-na.ix d'entrée V et R change, l'une des bascules étant toujours validée et produisant une onde en créneaux ayant un rapport cyclique qui correspond à la différence de phase/fréquence et l'autre bascile étant invalidée. Celle des deux bancules 20 et 35.22 qui est validée à un instant donné dépend de celui des signaux d'entrée V, R qui est en avance. Commnne cela a été mentionné, les lignes de sortie 26, 28 des bascules 20, 22 traversent des filtres optionnels passe-bas , 32 vers un circuit de différence 34 dont la sortie est moyen- née ou lissée par l'intégrateur 36. Le signal de différence, lissé par l'intégrateur 36, est une dent de scie représentée dans la figure 3(5) qui passe par "0" lorsque la "domination" est transférée entre la bascule 2n et la bascule 22 conmme cela est représenté dans la région illustrée par les figures 3(l)-3(4) et qui se répète avec une période d'un cycle complet (2=) de phase/fréquence commnne cela est représenté dans la figure 4. Lorsque les deux signaix d'entrée V et R sont à l'inté- rieur d'un cycle uniq.le positif et négatif o ils sont synchroni- sés l'un sur l'autre ou "verrouill5s", on dit que la caractéris- tique du détecteur se trouve dans la "région active" coine cela est représenté dans la figure 4. Quand les deux signaux d'entrée sont h l'extérieur de la région active, le détecteur de phise 12 produit une dent de scie ayant un signal moyen maxinal (voir les lignes en pointi'Lis de la figure 4) qui a une grandeur égale à la moitié de l'amplitude du pic de la dent de scie et une polarité qui dépend de celui des deux signaux qui est en avance. Dans la figure 5, il est représenté la caractéristique de sortie souhaitée du détecteur de phase/fréquence numérique par opposition à la sortie représentée dans la figure 4 pour un détec- teur classique. Dans la figure 5, l'axe zéro 100 définit le niveau de courant zéro. On considère une sortie bipolaire. TLe point hore- zontal zéro 102 définit le point de départ arbitraire au niveau duquel le signal d'entrée V a la même phase que le signal de réfé- rence R. En se déplaçant vers la droite à partir du point 102, le signal d'entrée V sera en avance sur le signal de référence R et Inversenent en se déplaçant vers la gauche du point zéro 102 le signal d'entrée V sera en retard sur le signal de référence R. Au fur et h mesure que la différence de phase est aug- mentée entre le signal d'entrée V et le signal de référence de ré- férenc- R, le courant augmentera suivant la pente 104 pour atteindre le niveau de sortie normal 106. Il existe une faible ir- 2628 9 1 0 10. régulartté autour du point de sortie normal de 2x 106, comme cela sera décrit plus loin, et ensuite le courant augmente jusqu'au point de sortie 108 au point 4t qui est égal à deux fois le niveau de sortie normal 106. L'action se répète à chaque passage par 2n, 4n, 6u, etc. Si la différence de phase augmente au-delà d'un maximumri N, il y a une discontinuité qui amène le courant à chuter du niveau de sortie de pic 120 au niveau de sortie 122. Si la dif- férence de phase continue à augmenter, le courant recommencera à augmentevers le niveau de sortie de pic 120 et ceci se répètera indfinimment charn' 2x. De même, en examinant le cas o le signal d'entrée V est en retard sur le signal de référence R, le détecteur de phase!frS- quence numérique fonctionnera de la même manière du fait que le courant augaentera dans une directiorf négative 183 jusqu'à ce que le niveju de sort., du pic de sor-'e négatif 110 soit atteint, point auquel il y aura une discontinuité si la différence de phase auomeqte pour amener le niveau de courant à chuter de -nouveau jusqu'au niveau zéro 112. Il y aurait une tendance à l'existence de discontinuités au niveau zéro 100 et à chaque multiple de 2s de.la différence de phase/fréquence. Un circuit pour éliminer les discontinuités et pour réduire les irrégularités sera présenté plus loin. Puisque les composants électronlques dans les détecteurs ne fonctionnent pas de façon idéale, on va considérer les irrégu- larités qui apparaissent au niveau de sortie 106 et au niveau zéro lnO. Pour éviter un fonctionnement continu en l'un quelconque de ces deux points, on souhaite que le niveau de fonctionnement du détecteur soit établi loin de ces points, et dans le mode de réalisation préféré il est établi au nivea;u de fonctionnement 114. Dans le mode de réalisation préféré, ce niveau de fonctionnement 114 est choisi pour être à mi-chemin entre le niveau de sortie zéro 100 et le niveau 106 qui est approximativement centré entre les pics pos'tits et négatifs. Avec le niveau choisi dans le mode de réalisation préfé- ré, il est possible d'obtenir la plage maximale à partir du détec- teur de phase/fréquence dans les deux cas de relation de phase en avance et en retard pour une modulation de phase du dispositif. Un autre avantage est qu'en plaçant le niveau de fonctionnement aussi loin des discontinuités et irrégularités que possible, c'est-à- dire à mi-chemin, la distorsion en pourcentage devient une petite- partie d'une variation de phase très grande. Dans la figure 6, les bascules 2n, 22 ont été remplacées par un compteur/déconmteur classique 204, des circuits de coinci- dence 206, un circuit de décalage 20g, lun circuit de compensation 210 et des circuits de butte haute et basse 212, 232. Il existe de nombreuse, configurations que peuvent prendre ces circuits conne cela apparatra à i'homm- de l'art à l'aide des descriptions sui- vantes de leur mode de foact'onnement. Des courants sont représen- tés con.-,- étant prc-ranrmés nar le covipteur/décoapteur 204), produits dans un DA^ (convertisseur nun&rique/analog'que) 220, et filtrés dans un amplificateur opératloainel 222. Des diviseurs additionnels NV 200 et NR 202, qui peuvent dióiser par un ou plus, ajoutent une souplesse dans le choix des fréquences de signal du détecteur de phase de correction V 250 et R 252. Les diviseurs 200, 202 sont aussi utilisés pour déterminer une cdincidence et maintenir le compteur/décomipteur 204 soit à un maxinun soit à un miiiniun. Le compteur/décompteur 204 possède un fonctionnenent in- certain pour Aes apparitions en codincidenc' des signaux de conpta- ge et de décomptage V 250 et R 252. En conséquence, lorsque les signaux V et R se rapprochent d'une codinciAence le circuit de décalage 208 évite des problèmes de cdincidence et le circuit de conren3ation 210 minimise les irrégularités de décalage. La sortie du DAC 220 est intégrée et filtrée dans l'an- plificateur opérationnel suivant 229. Dans les figures 5 et 6, le fonctionnement du détecteur 12' incorporant la présente invention seri expliqué en termes de sortie (figure 5). Le fonctionnement du détecteur 12', si la fréquence du signal V 250 est en avance sur la fréquence du signal R 252 de moins de 2x est sensiblement le même que celui du détec- teur classique 12. Le compteur/déconpteur 204 alterne entre des comptages de n et de n + 1 et possède le même rapport cyclique que le détecteur classique. L'exposé suivant insistera sur la zone ou la difEérence de phase se rapproche de 2g ou de multiples de cette valeur. Lorsque la différence se rapproche de 2n, au point 106 de la figure 5, le rapport cyclique du cycle de sort;. n, n + 1 du comptelir/décompteur 204 se rappro-he de 100 %. Ouand le rapport cyclique n, n + 1 se rapproche de 10( %, le circuit de codincidence 206 est établi pour indiquer une cond'tion proche de la cdinciden- ce. Cet établissement amène le circuit de décalage de temps 209 à éloign'r le signal V de la co'ncidence et amène aussi une imnul- sion du circuit de conpensation 210 à remplir la durée du décala- ge. Lorsque la différence de phase contiiLne jusqu'à et au-dela de 2u, le circuit de coinci.enice 20!S est ré-établi et remet le cir- cuit de décalage 208 à la durée initiale et supprime l'impulsion du circuit de compensation 210 et en même temps fait avancer le comptage du conpteur/décompteur 204 d'un, vers une séquence alter- nant entre n + 1 et n + 2 de rapport cyclique maintenant petit. Le fonctionnement se poursuit maintenant normalement jusqu'à un rap- port cyclique élevé pour n + 1, n + 2, point 108 de la figure 5. Le proc;dé de coincidence est répété encore, encore et encore jusqu'à ce que le comptage n + x, n + x + 1 atteigne le maximum 'idu compteur/décompteur 204. Lorsqu. le compteur!?écompteur 204 s'approche du maxi- mun, le circuit de butée haute 212 empêche le comnteur/décon.pteur 204 de se boucler en retour à zéro mais ma'ntient le comptage * maximal moins un en alternant entre M-1 et N avec un rapport cy- clique variable qui produit la forme d'onde en dents de scie (points 120, 122, 118 de la figure 5). Cet exposé a commencé en un point au-dessus d'un point zéro de phase arbitraire, le point 100 de la figure 5, avec un comptage de n, n + 1, montrant le fonctionnement dans une direc- tion croissante lorsque V étatt en avance sur R, et on peut mon- trer tout aussi facilement que, lorsque la différence de phase se rapproche de zéro et que le rapport cyclique se rapproche de zéro, le circuit de coincidence 206, le circuit de décalage 208, et le circuit de compensation 21 tendent d'une façon analogue à élimi- ner les probl3mes de coincidence et à minimiser les irrégularités. Pour une différence de phase inférieure à zéro, le cor.pteur/é- compteir 204 alterne alors entr- des comptages de n-i et n. Quani le retar' de phase de V par rapport à R atteint 2n ou des multiples de 2n l'action de coincidence se poursuit et réduit le coinpt-ge de un, de n-l,n à n-2,n-1, et se repète jusqu'à ce que le conrpteu' /déconpteur 904 8tteiMre un mininun, instant auquel le circuit de butée basse 232 maintient le compteur/décomp- teur 204 en un bouclage sur le ma:'mum. Ceci produit une forme d'onde en dents de scie (points 11' à 142' de la fig.ure 5) qui est une fonction de la différence de frEquence de V 250 moins R 252. Ces formes d'onde en dents de scie se poursuivent à cha- que fin du comptage du compteur dans la direction appropriée, la direction positive lorsque la fréquence V est supérieure à celle de R et le compteur/décompteur 204 à un niveau maximal, ou la di- rection négative lorsque la fréquence de V est inférieure à celle de R et le compteur/décompteur.204 à un niveau minimal. Toutefois, lorsque la direction de fréquence change à l'une ou l'autre extre- mité du comptage, le retour est une transition lente vers une pen- te. Cette action donne la succession des points 100, 12n, 122, 118, 116, 142, 12S, 100 de la figure 5. Les changements de fré- quence se trouvent au niveau des points 118 et 128 dans la figure 5. Dans cet expose, il a été montré et décrit seulement un mode de réalisatton particulier de la présente invention mais, comme celn a été mentionné précédemment, il est entendu que la présente invention peut être utilisée dans d'autres combinaisons et environner.ents varies et peut subir des changements ou moiifi- cation;. Par exemple, il serait possible d'ajouter en cascade des bascules supplémentaires de façon à prévoir une plage augmentée par duplication de la caractéristique au-dessus du niveau 10) éga- lement dans la direction négative. En outre, comme cela apparaîtra à l'homme de l'art, des étages supplémentaires peuvent être ajou- tés si l'on désire augmenter encore la plage en utilisant une ap- proche analogue à celle décrite ici. guuanbia2 ap, la DsePqd ap eDu9aqg1T, -el ap aA-Lv-atisgadaieliao as aun ai.Lanoj inod a-ebs ap squap ua xneuSTs xne salq!suas sua ow sap SI z@ ' a*ulmaeagrgjd inalA aun JUTaB -_e aDuanbgag ap ia asemd ap aoua*blp eI anbsoI a!5 ap s-uap ua x.ieu"Fs sal iztuuo-:.ppp i:,od (oIZ 'gUEZ) suéom sap a aps ap squap ua xne2Ts sap a.- uarl'o jnod xnuau5 a ua sapuo sel aJea23uT anod (zzz) suaom sap SI ! avuagjga ap q agaluap xnu.Ts soI ealua 2uanba; ap la aseqd ap azuaaggp aun Q ptap 2dsa1oD anb-tT;X zloddei un iuvXte mreau -oD ua sapuo sep alTnpoad.anod (OZZ 'o0Z) sua om sap a zaDicgUJ9 ap aa acalup,p xnBuZTs sel Jio,,z anod (ZOZ ';CZ) suatom sap ç : puedmoD itF,nb 3 ua g '(.l) aDualagge ap IPuS4s un qa (T.') enue1p Iyu2Ts un aazua aouanbaIj ap la eseqd ap s-ueauciglp sep JaiaDqp anod (, ZI) anbagmnu aDuanbag/aseqd ap arnaieagp altnzTD OL68ZO9ZIDIOA 0 l6 839 2628 9 1 0 1/4 f6/! _10 1 Fi Fo 3F FIG. I FIG.2 34_=vo 30 FIG. 2 - FIG.2 2/4 3B' 48' 54a 5t 1 FIG.3(1)' r uu r v 44'52' I 56' 62' FIG.3(2) ' Y; R - ' 1II I I I I I I II I I,I "I FIG.3(3) ',, X20 FIG.34)Q 022 FU(--u II '',I o20 FIG.3(5)I i FIGSn À t, I II ili IIil I II iIIil,,i Il j REGIONtÂ ACTIVE ZERO I"- FIG.4 2628 9 1 0 3/4 L6J L61 120 PIC POSITIF 'N' FIG. 5 f08 fi 104/ I o. -6 14-7r 27t 49r 6,x O2rr6 116 28 188 / PIC NEGATIF 'O' FtG. 5 2628 9 1 0 4/4 vco 16 No.8 2' 2082 222"_ Fr L si '_ B/ 1 U vc,6_._VC _ > _o4-,; PROG. NCOINCIE 2 NR FIG.6; SORTIE I- v... /, III 250 - VvZ 252 -R-- 2{0 FIG.6