FR 2627325 A1 19890818 FR 8814114 A 19881028 1 Z2627325 La présente invention concerne des circuits intégrés, et plus particulièrement, des circuits tels que ceux employant une technologie de semiconducteur (MOS). Des circuits intégrés I métal-oxyde-semiconducteur complémentaire monolithiques (CMOS) comprennent -des transistors des deux types de porteurs, c'est-à-dire, des transistors I canal P et I canal N. Un tel type de transistor à porteurs peut $tre forme directement dans le substrat du dispositif. Par exemple, si le substrat a été dopé selon un type de conductivité W, des tran- sistors i canal P peuvent atre formes directement dans le substrat. Toutefois, les transistors du type de porteurs oppose, des transistors i canal N, sont typiquement formes dans des caissons de type P formés dans le substrat de type N. Un problème inhérent aux circuits intégrés CIOS de cette sorte consiste en ce qu'une région de diffusion N+ dans un caisson P peut créer un transistor bipolaire NPN vertical parasite. De msme une région de diffusion P+ adjacente I un caisson P- peut former un transistor bipolaire PNP latéral parasite. En conséquen- ce, le substrat du dispositif peut fonctionner comme base commune pour chacun des dispositifs parasites PNP, et peut aussi fonction- ner comme collecteur commun pour les transistors parasites NPN. Dans certaines circonstances, la jonction base-émetteur du transistor PNP peut avoir une. polarisation directe, excitant non seulement le transistor PNP mais aussi un transistor parasite voisin NPN. Deux transistors ainsi excités peuvent fonctionner comme un thyristor (SCR) de sorte que même après que l'état qui a provoqué initialement la polarisation directe'de la jonction base- Smetteur du transistor PNP a disparu, le SCR peut rester passant. Cette condition est souvent appelée effet de verrouillage et peut entraîner qu'un courant élevé indésirable lO traverse l'alimentation de puissance du dispositif ce qui peut provoquer une destruction du dispositif. Des essais antérieurs pour empêcher l'effet de verrouillage ont été orientés essentiellement vers une réduction de la résistance de certains chemins du courant à travers les lignes métalliques, les substrats ou les caissons, selon le cas. De plus, le gain des transistors bipolaires parasites vertical et latéral peut aussi être réduit au moyen de techniques de traitement variées pour diminuer la probabilité d'excitation accidentelle d'une structure SCR. Par exemple, des anneaux de garde peuvent réduire le nombre des porteurs minoritaires dans le substrat pour réduire ainsi le gain effectif (8) du transistor parasite lataral. Toutefois, si des courants transitoires importante peuvent Etre présents dans le dispositif, ces techniques antérieures se sont souvent révélées Itre soit insuffisantes soit incommodes pour un usage dans des applications variées. Un objet de la présente invention est de prévoir un circuit intégré dans lequel l'apparition de l'effet deverxouillage estsensiblement liminte. Ceci est atteint en contrôlant la jonction base-&metteur d'au moins l'un des transistors parasites d'une structure SCR et en commandant la polarisation de la jonction base-émetteur d'une manière telle qu'elle assure que la jonction base-émetteur con- serve une polarisation inverse ou qu'elle reste à un degré limita de polarisation directe. Dans le mode de réalisation représenté, un circuit comparateur est prévu pour comparer la tension d'ali- mentation au potentiel du substrat au voisinage de la jonction base-4metteur de l'un ou plusieurs des transistors parasites laté- raux susceptibles de participer I une excitation du SCR. Dans le cas o la tension du substrat chute en dessous d'une valeur prédé- terminée par rapport I la tension d'alimentation, une action cor- rective est réalisée pour empêcher un abaissement supplémentaire de la tension du substrat. Par exemple, le courant à travers l'un ou plusieurs des commutateurs peut être limite pour permettre que la tension du substrat revienne I un niveau qui assurera que le transistor parasite n'est pas conducteur. Aussi, des parties du circuit peuvent Itre coupées pour limiter une conduction à travers le substrat. De cette mani&re, la jonction base-émetteur du trans- istor latéral ne peut pas acquérir une polarisation directe suffi- sante pour rendre le transistor passant, empêchant ainsi efficacement une excitation de la structure SCR et tout effet de verrouillage qui en résulte. - Ces objets et avantages ainsi que d'autres apparaîtront dans la description détaillée suivante en relation avec les figures jointes parmi lesquelles La figure 1 est un schéma d'un circuit de capacité- commutée; la figure 2 est une représentation schématique d'un dispositif semiconducteur mettant en application le circuit de la figure 1 et constituant un mode de réalisation de l'invention., la figure 3 est une vue en coupe du dispositif de la figure 2; la figure 4 est un schéma d'un circuit de capaciti commutie selon un mode de réalisation préfiré de la présente invention; - la figure 5 est une représentation schématique d'un dispositif semiconducteur comprenant le circuit de la figure 4; la figure 6 est un schéma d'un circuit double de pompage de charge selon un autre mode de réalisation de la présente inven- - tion; la figure 7 est un schéma d'un circuit d'horloge pour le circuit de pompage de charge de la figure 6; la figure 8 est un schéma temporel représentant les for- mes d'onde des signaux d'horloge du circuit d'horloge de la figure 7; et la figure 9 est un schéma d'un circuit comparateur pour le circuit de pompage de charge de la figure 6. La figure 1 représente un circuit de capacité commutée qui est susceptible d'effet de verrouillage. Le ci*uit 10 est représenté dans un but d'illustration du fait que d'autres types de circuit sont aussi susceptibles d'effet de verrouillage. Lecircuit-10 comprend un condensateur C qui a une borne couplée par un commutateur 12 d'entrée I transistor I canal P à une ligne 14 de tension d'alimentation d'entrée. Un commutateur I transistor I canal N 16 couple l'autre borne du condensateur C à la masse. Quand les tran- sistors 12 et 16 sont tous les deux passants, la tension d'alimentation d'entrée est appliquée sur le condensateur C et emmagasinée pour être utilisée par d'autres parties du circuit (non représentées). Les figures 2 et 3 sont des représentations schématiques d'un dispositif de circuit intégré 20 qui met en application, le circuit de capacité commutée 10 de la figure 1. Comme cela est représenté, le dispositif 20 a un substrat de type N- et une région de contact N+ 24 formée dans le substrat 22. Le transistor à canal P 12 comprend une région de diffusion de source P+ 26 formae dans le substrat de type N-. Une seconde -région de dif- fusion P+ 28 formée dans le substrat de type N- 22 et espacée de la rigion de source 26 fonctionne comme le drain du transistor à canal P 12. Des couches de grille et d'isolant supérieures ont'ti omises par souci de clarté. Une troisiie région de diffusion T+ est couplée par un contact 32 et une ligne étallique 34 a la tension d'alimentation d'entrée. La ligne métallique 34 est aussi en contact avec la rEgion de contact "+ en 35, couplant le substrat à la tension d'alimentation. La région 30 est la région de source d'un autre transistor à canal P 36 d'une autre partie du circuit. Le transistor à canal N 16 inclut une première région de diffusion de drain N+ 40 formée dans un caisson P- 42 qui lui même est formé dans le substrat N- 22. Une seconde région de diffusion N+ 44 formée dans le caisson P- 42 et espacée de la région de drain 40 fournit la région de source du transistor 16. Une borne du condensateur C (externe au dispositif 20) est connectée par un contact 50 à la région de drain 28 du transistor 12. L'autre borne du condensateur C est connectée par un contact similaire 52 à la région de drain 40 du transistor 16. La source du transistor 16 est connectée par un contact 54 à la masse. Enfin, la ligne métallique 14 vers la tension d'alimentation est en contact avec la région de source 26 du transistor 12 et la région N+ 24 en 56 et 58, respectivement. Comme on le voit mieux dans la figure 3, la région de source 44 du transistor 16, la partie sous-jacente du caisson P-42 et le substrat 22 peuvent former ensemble un transistor parasite bipolaire vertical NPN comme cela est indiqué par des pointillés en 60. De plus, la région de source P+ 30, le substrat adjacent 22 et le caisson P- 42 peuvent former ensemble un transistor parasite bipolaire latéral PNP comme cela est indiqué en pointillés en 62. Ainsi, le caisson P- 42 peut remplir les fonctions à la fois de base du transistor parasite NPN 60 et de collecteur du transistor parasite PNP 62. De même, le substrat 22 peut remplir à la fois les fonctions de base du transistor parasite PNP 62 et de collec- teur du transistor parasite NPN 60. Couplés de cette manière, les transistors parasites 60 et 62 peuvent former un thyristor (3CR). Si le substrat est de type P-au lieu de type N-, l'emplacement physique des transistors parasites NPN et PNP est interchangé. Le substrat 22 a une résistance inhérente désignée par Rsub pour le passage du courant de substrat 70 aboutissant au con- tact 35 de tension d'alimentation. Un second passage de courant 72 aboutissant au contact 58 de tension d'alimentation a une résis- tance inhérente R'sub. En raison de la résistance inhérente Rs de la ligne d'entrée de tension d'alimentation 14, la tension du substrat adjacent au contact 58 est affectée par le courant allant à travers la ligne d'entrée 14 au commutateur à transistor 12. Un courant transitoire suffisamment grand peut, dans certaines cir- constances, faire chuter la tension du substrat de sorte qu'une polarisation directe de la jonction base-émetteur est suffisante pour rendre passant le transistor bipolaire parasite PNP 62. Le transistor parasite PNP 62 peut aussi rendre passant le transistor parasite NPN 60 de la structure SCR. Le SCR étant passant, le SCR peut le rester, même après que l'état de courant transitoire qui initialement a rendu passant le transistor latéral 62 n'est plus présent. Il en résulte que, le dispositif 20 peut drainer des quantités excessives de puissance ce qui peut conduire à la destruction du dispositif. Une approche antérieure par empêcher l'effet de verrouillage a consisté en une diminution de la résistance des lignes métal- liques, par exemple, en augmentant la taille des lignes métal- liques. Toutefois, cette approche n'est pas toujours pratique, en particulier quand les contraintes dimensionnelles sont primor- diales. De plus, des tensions de substrat localisées ne sont pas toujours affectées seulement par des courants I travers des lignes métalliques mais peuvent aussi être affectées par des courants e travers le substrat lui même ou les caissons de diffusion. Dans de tels cas, on a essayé de diminuer la résistance de ces passages de courant par dopage. Une autre approche a consisté à utiliser des anneaux de garde et d'autres techniques pour dimintuer le Sain (p) des transistors parasites. Toutefois, ces techniques ne sont pas toujours efficaces pour empêcher l'effet de verrouillage de survenir et ne sont pas tou.jours réalisables dans de nombreuses applications. Selon l'aspect de l'invention, on peut emp-cher l'effet de verrouillage en prévoyant une seconde ligne métallique 76 (indiquée en pointillés) entre l'alimentation de puissance et le contact de substrat 58 et en supprimant une ligne 58'. De façon spécifique, la seconde ligne métallique 76 ea- pêche un courant de s'écouler I travers le substrat vers la région de source 26 du transistor 12. De plus, les potentiels du substrat et de la région de source I canal P 26 peuvent être indépendants. La ligne de métallisation 76, transportant seulement un courant mininal, ne souffrira pas de la chute de tension qu'un courant transitoire &levé dans la ligne métallique 14 pourrait provoquer au niveau de la région de source 26. En conséquence, le substrat restera sensiblement à la tension d'alimentation, empêchant la ai- se en conduction du transistor PNP 62 et tout effet de verroullage résultant. Dans leu figures 4 et 5, un circuit de capacit& commutie selon un autre mode de réalisation de la présente invention est indiqué de façon générale par la référence 100. Le circuit 100 évite l'effet de verrouillage en surveillant le potentiel du substrat adjacent A une structure SCR qui est susceptible d'être excitée, et en effectuant une action corrective ccmme cela convient pour empêcher la mise en conduction de la structure SCR. Une telle approche est applicable si une ligne métallique suppltoentaire, calme cela a été décrit ci-dessus, est incommode ou encore inefficace pour empêcher l'effet de verrzuillage *15 Dans le mode de réalisation représente, le circuit 100 comprend un comparateur 102 ayant une entrée non-inverseuse cou- plée à la tension d'alimentation d'entrée et une entrée inverseuse couplée au substrat 22 par un contact 104 (figure 5). Le corn- parateur 102 contrôle la différence de potentiel appliquée à la jonction base-émetteur du transistor parasite latéral et fournit un signal de sortie plus positif ou 1 logique I une sortie 106 si la tension base-Emetteur crie une polarisation directe et supe- rieure à une valeur prédêterminée. Dans le mode de réalisation représenté, cette valeur prédéterminée est choisie égale & 0,4 volt de sorte que le comparateur 102 fournit une sortie plus posi- tive pour indiquer que le transistor PIP 62 approche du point de conduction. La sortie plus positive est définie ici comme un état "logique 1". En remplacement du commutateur I transistor 12 de la figure 1, le circuit 100 des figures 4 et 5 comporte une paire de commutateurs I transistor I canal P en parallèle 110 et 112 qui sont représentés dans la figure 5 comme partageant une région de diffusion de drain P+ commune 114. Les commutateurs à transistor 110 et 112 ont des régions de diffusion de source séparées 116 et 118, respectivement, et des électrodes de grille séparées (non représentées). La région de source 118 et l'électrode de grille du commutateur à transistor 112 sont de façon significative plus petites que celles du commutateur à transistor 110 de sorte que le commutateur 112 a une résistance strie effective supérieure, ce qui diminuera la quantité de courant pouvant circuler dans le com- mutateur 112. Pour rendre passant le commutateur à transistor 112, un signal de commande sur une ligne 120 est appliqué à la grille du commutateur à transistor 112. Le circuit 100 comprend une porte OU 122 ayant une entrée couplée à la sortie 106 du comparateur 102, et une seconde entrée couplée à la ligne de signal de commande 120. La sortie de la porte OU 122 est couplée à la grille du com- mutateur à transistor 110. En conséquence, quand la sortie du com- parateur 102 passe au niveau logique 1 indiquant que le transistor PNP 62 approche du point de conduction, la sortie de la porte OU 122 a aussi une sortie au niveau logique 1, bloquant ainsi le signal de commande provenant de la grille du commutateur à tran- sistor 110. De cette manière, le commutateur à transistor 110 est invalidé, ce qui laisse seulement le commutateur plus petit 112 pour continuer à charger le condensateur C. Il en résulte que, le courant dans la ligne d'entrée 14 est réduit de façon importante réduisant la chute de tension dans la ligne et dans la région base-"metteur du transistor parasite empichant ainsi une conduc- tion par le transistor parasite latéral PP. Ainsi, la structure SCR n'a pas la possibilité de devenir passante et on empéche l'effet de verrouillage immrinent. Une fois que le potentiel du substrat s'est &levé suf- fisamment pour modifier la sortie du comparateur 102, le com- mutateur à transistor 110 est de nouveau validé, permettant au commutateur 110 de recommencer la charge du condensateur C en parallèle avec le commutateur à transistor 112. Pendant ce temps, toutefois, l'état transitoire qui a initié l'invalidation du com- mutateur à transistor 110 peut avoir disparu. Si ce n'est pas le cas, le comparateur 102 et la porte OU 122 continueront à inva- lider le commutateur à transistor 110 jusqu'à ce que l'état tran- sitoire en cours ne soit plus présent. On voit ci-dessus que la jonction base-émetteur du tran- sistor PNP 62 possède normalement une polarisation inverse, une polarisation nulle ou un degré limité de polarisation directe per- mise. Le but du comparateur 102 est d'empêcher une polarisation directe excessive, qui entraine la conduction du transistor para- site. Dans le mode de réalisation reprisenté, une conduction pourrait survenir pour une polarisation directe de 0,6 volt. En conséquence, le comparateur a été choisi pour se déclencher I une polarisation directe de 0,4 volt, permettant une marge de 0,2 volt. La fourniture d'un décalage d'entr&e de 0,4 volt au com- parateur 102 peut Etre atteinte au moyen de plusieurs procédés bien connus comprenant le choix d'un transistor d'entrée de taille appropriée (voir figure 9) ou en implantant sélectivement un tran- sistor d'entrée pour modifier le seuil du NOS. On notera en outre que, dans le dispositif décrit ci- dessus, le substrat est connecté directement I l'alimentation de puissance d'entrée. Tandis que cet exemple de circuit fournit une bonne illustration de nombreuses caractiristiques de la priésente invention, il est reconnu que dans de nombreuses applications, le substrat monolithique n'est pas connecté directement t une allmen- tation de basse impédance. L'exemple suivant illustre l'application de la prisente invention 1 un dispositif ayant un substrat flottant, rencontré communiment dans des circuits d'alimentation de puissance et des mimoires 140OS. La figure 6 reprisente un double circuit de pompage de charge qui a été modifié selon un second mode de réalisation de la prisente invention pour emptcher l'effet de verrTuillage Le double circuit de pompage de charge, indiqué de façon générale par la référence 200, est fabriqué commne une partie d'un circuit intégré (IC) utilisant un procédé CMDS à caisson P- et comporte un circuit de pompage de charge 201 qui fournit une tension d'alimentation positive qui est deux fois celle de la tension d'alimentation d'entrée positive. De plus, la tension double est inversée par un second circuit de pompage de charge 203 pour fournir une tension d'alimentation négative égale au double de la grandeur de la ten- sion d'alimentation d'entrée. S Des circuits doubles dans de tels circuits CHOS à caissons P- possèdent habituellement un substrat flottant puisque le potentiel de substrat doit typiquement changer par rapport aux tensions d'alimentation lorsque le circuit commence à fonctionner, Parce que le substrat est commun au dispositif, il est difficile d'isoler les effets des variations de potentiel du substrat. Il en résulte que, si le potentiel du substrat chute en dessous du potentiel d'alimentation le plus positif, il peut s'ensuivre l'effet de verrouillage. Des circuits inverseurs de tension, d'autre part, peu- vent exiger seulement des caissons flottants dans un circuit C.MOS à caisson P-. Des caissons flottants posent moins de contraintes de fabrication puisqu'ils peuvent être isolés les uns des autres. Toutefois, le circuit lnverseur peut entraîner qu'une demande importante de courant transitoire sur le substrat augmente 'de façon significative la probabilité d'effet de verrouillage. Canne cela sera expliqué avec plus de détails ci-dessous, la présente invention peut éliminer l'effet de verrouillage mêne dans des dispositifs ayant des substrats flottants. Le circuit de pompage de charge 200 comprend quatre con- densateurs Cl, C2, C3 et C4 qui sont externes au circuit intSgré. Après l'application de la tension d'alimentation d'entrée sur les bornes VCC et GND du circuit intégré, le substrat du circuit intégrt est amené I la tension d'alimentation (5 volts, dans le mode de réalisation représenté) par l'intermidiaire du conden- sateur C3 qui n'est pas chargé initialement. Pendant une première phase d'horloge, la tension d'alimentation d'entrée est appliquée au condensateur Cl du premier circuit de pompage de charge 201 par l'intermédiaire d'un commutateur à transistor à canal P 202 et d'un commutateur à transistor I canal N 204, chargeant le conden- sateur C1 à la tension d'alimentation d'entrée. Les commutateurs à transistor 204 et 202 sont commandés par une paire de signaux de commande B1 et B2, respectivement, qui sont produits par un cir- cuit d'horloge 210 de la figure 7. Les formes d'onde de sortie du circuit d'horloge 210 sont représentées dans la figure 8. Pendant la phase 1 d'horloge de la figure 8, le signal de commande B1 assure un état haut qui rend passant le commutateur à transistor à canal N 204. De même, le signal de commande B2 qui assure un état bas pendant la phase d'horloge 1, rend passant le commutateur à transistor à canal P 202, couplant la tension d'alimentation aux bornes du condensateur externe Cl, comme cela a été décrit ci- dessus. Pendant la phase d'horloge suivante (phase 2), les signaux de commande B1 et B2 changent d'état de sorte que les com- mutateurs à transistor 202 et 204 sont bloqués. Aussi, une paire de transistors à canal P 212 et 214 sont rendus passants par un signal de commande A2 du circuit d'horloge 210 de la figure 7, qui connecte le condensateur CI en série avec la tension d'alimenta- tion d'entrée. De plus, la tension sur le condensateur Cl est appliquée aux bornes du condensateur C3, chargeant le condensateur C3 par l'intermédiaire du substrat et élevant le potentiel du substrat au noeud 218 jusqu'à deux fois la valeur de la tension d'alimentation d'entr&e après plusieurs cycles de pompage de charge. De cette façon, une tension égale à deux fois la tension d'alimentation d'entrée est rendue disponible pour alimenter une charge telle que la charge B. Le second circuit de pompage de charge 203 comprend le condensateur externe C2 qui a initialement une borne connectée au substrat au noeud 218 et l'autre borne à la masse, chargeant ainsi le condensateur C2 jusqu'à un potentiel égal à deux fois la ten- sion d'alimentation d'entrée. Cette connexion est fournie par un transistor à canal P 220 et un transistor à canal N 222 qui sont rendus passants par les signaux de commande B2' et B1, respec- tivement. Pendant la phase d'horloge suivante, les commutateurs à transistor 220 et 222 sont bloqués et une paire de transistors à canal N 224 et 226 est rendue passante par le signal de commande AI pour relier des condensateurs C2 et C4 en parallèle entre la masse et V-, chargeant le condensateur réservoir C4 jusqu'à au moins deux fois la tension d'entrée (-2 Vcc) au noeud V-. Cette tension d'alimentation négative est disponible pour alimenter une charge A. Le circuit int6gré 200 de la figure 6 possède un subs- trat de type N-. Les transistors à canal N 204, 222, 224 et 226 du circuit 200 sont form6s dans des caissons P-. Chaque rigion de diffusion de type N-, le caisson P- et le substrat sous-jacents peuvent ensemble former éventuellement un transistor bipolalre- parasite vertical NPN comme cela a été pràcédemment décrit. Un tel transistor NPN parasite est représent6 en pointillés à la référen- ce 240. De même, chaque diffusion P+, le substrat adjacent et un caisson P- voisin peuvent former éventuellement un transistor pa- rasite latéral PNP comme cela est indiqué en pointillés à la réfé- rence 242, par exemple. Comme cela a été noté ci-dessus, le substrat du circuit intégré 200 n'est pas directement couplé ou 'c blé" à une tension d'alimentation fixe. En conséquence, le potentiel du substrat est en général déterminé par le fonctionnement du circuit. Par exem- ple, si la capacité C2 de la seconde pompe de charge est sup&rieu- re à la capacité C3 de la première pompe de charge, la seconde pompe de charge peut drainer excessivement la première pompe de charge, abaissant le potentiel du substrat jusqu'h des niveaux dangereux. De mome, une charge B peut charger excessivement la première pompe de charge. Cette condition peut survenir en parti- culier au démarrage, si les condensateurs réservoirs C2 et CA n'ont pas encore acquis leur charge totale respective. Si le potentiel du substrat chute en dessous de la ten- sion d'alimentation d'entrée, la jonction base-4metteur du tran- sistor parasite PNP 242 peut acquérir une polarisation directe jusqu'à un degré qui rendra passant le transistor 242. Parce que les transistors parasites PNP et NPN 241 et 240 sont couplés ensemble par le substrat commun et un caisson P-, le transistor NPN 240 peut aussi devenir passant, donnant en r6sultat l'effet de verrouillage de la structure SCR. Dans le but d'empecher la stucture SCR de provquer l'effet de venu.l:lage selon la présente invention, un comparateur 260 est prévu pour surveiller la polarisation de la jonction base-émetteur du transistor parasite PNP 242. De manière spécifique, le com- parateur 260 a une entrée inverseuse couplée à la borne d'entrée VCC de tension d'alimentation d'entrée et une entrée non- inverseuse couplée au substrat par la borne V+ du circuit intégré. La sortie 262 du comparateur 260 est appliquée I l'entrée d'un commutateur à MOSFET 264 entre la charge B et le noeud de substrat 218. Tant que le potentiel du substrat ne s'abaisse pas de plus de 0,4 volt en dessous de la tension d'alimentation d'entrée, la sor- tie 262 du comparateur 260 restera à un état logique 1 ce qui rend passant le commutateur 264 et couple la charge B au noeud de substrat 218. Toutefois, si le potentiel du substrat s'abaissait en dessous de cette valeur, le comparateur 260 changerait sa sor- tie, provoquant le blocage du commutateur 264, déconnectant ainsi la charge B du substrat et du condensateur C3. La sortie 262 du comparateur 260 est aussi couplée par un inverseur 266 à une entrée d'une porte OU 268. L'autre entrée de la porte OU 268 reçoit 'le signal de commande B2 du circuit d'horloge 210 de la figure 7. De nouveau, tant que le potentiel du substrat reste au dessus de la valeur critique, le signal de com- mande 32 est transmis par la porte OU 268 (comme 1') vers la grille du commutateur b transistor 220. Toutefois, une sortie au zéro logique du comparateur 260 indiquant une polarisation directe excessive imminente du transistor parasite PM 242 entraIne que la porte OW 268 arrête l'application du signal de commande 32 vers le commutateur à transistor I canal P 220. De cette manière, le com- mutateur à transistor 220 ne peut devenir passant, invalidant le second circuit de pompage de charge 202 et empêchant le drainage du substrat et du condensateur C3 par le condensateur C2 de la seconde pompe de charge. Le second circuit de pompage de charge 202 restera invalidé et la charge Brestera déconnectée jusqu'à ce que le potentiel du substrat s'élève suffisamment pour permettre au' comparateur 260 de remettre sa sortie au 1 logique. De cette manière, la possibilitO d'éviter une polarisation directe excessive accidentelle du transistor parasite PNP et la mise en conduction résultante de la structure parasite SCR se trouve assurée. Un comparateur similaire et un circuit logique correspon- dant peuvent Itre ajoutés aux autres parties de ce circuit ou aux autres circuits quand on estime que le risque d'effet de verrouillage est inacceptablement élevé. Le circuit d'horloge 210 de la figure 7 pour produire les signaux de commande d'horloge A1, A2, B1 et B2 comprend une bascule CMOS 300 qui reçoit les si-naux d'entrée d'horloge CL et CL et produit les signaux de sortie A et B aux sorties 302 et 304, respectivement. La relation entre les signaux de commande A et B et le signal d'entr*e CL est représentée dans la figure 8. La sortie du signal de commande A 302 est couplée à l'entrée d'un étage de sortie d'inverseur CMOS 306 qui produit le signal de commande A1 comme le représente la figure 8. Un second étage de sortie d'inverseur C{OS 308 reçoit le signal de sortie A1 de l'étage de sortie 306 et produit le signal de commande A2 qui, comme le représente la figure 8, est sensiblement le signal de commande Al mais inverse. Les signaux de commande B1 et B2 sont produits I partir du signal de commande B par les étages de sortie 310 et 312, respectivement, d'une manière simtlaire. Dans la figure 9, le circuit comparateur 260 de la figure 6 est représenté avec plus de détails. Le comparateur 260 comprend une paire différentielle de transistors d'entrée I canal N 352 et 354. La grille du transistor I canal N 354 est destinése l'entrée non-inverseuse (+) du comparateur 260 et est couplSe X;la tension d'alimentation d'entrée. La grille de l'autre transistor d'entrée à canal N 352 comprend l'entrée inverseuse et est coupiSe au substrat. Le comparateur 260 comprend en outre un transistor de source de courant 356 et une paire de transistors à canal P montes en miroir de courant 360 et 362 couplée aux transistors d'entrée 352 et 354, respectivement. La sortie de la paire différentielle 350 au noeud 366 est couplée à la grille du transistor I canal P 368 de l'étage de sortie d'inverseur CMOS 370. La grille du tran- sistor à canal N 372 de l'étage de sortie d'inverseur 370 est couplée aux grilles au transistor de source de courant 356 de la paire différentielle 350 et d'un autre transistor à canal N 380. qui polarise les transistors I canal N 356 et 372. En fonctionnement, quand la tension du substrat est plus élevée que la tension d'alimentation d'entrée, la sortie du cou- parateur en 262 produit une sortie haute ou 1 logique. Si le potentiel du substrat s'abaisse de plus de 0,4 volt ou de tout autre décalage approprié en dessous de la tension d'alimentation d'entrée, le comparateur produit une sortie basse ou zéro logique, indiquant un état de défaut. En réponse, le circuit logique de la figure 6 invalide la seconde pompe de charge et déconnecte la charge B de la première pompe de charge pour permettre à la tension du substrat de revenir à un niveau supérieur à celui de la tension d'alimentation d'entrée. A titre de variante, dans la figure 4, un commutateur I transistor est invalidé pour réduire le courant en réponse à un tel état de défaut indiqué par un com- parateur similaire. De cette manière, on peut empêcher l'effet de ve=_uillage dans des circuits intégrés. Il est entendu, bien str, que des modifications de la présente invention, sous ces divers aspects, apparaltront à l'home de l'art, quelques unes étant apparentes seulement après Atude et d'autres étant des questions de routine en conception électronique. Par exemple, on notera que la jonction base-émetteur d'un transistor NPN peut aussi bien étre surveillée. Ena conséquence, le potentiel d'un caisson peut %tre survelllé l ce dernier se trouve là o la jonction base-émetteur d'un transistor parasite est formée. tn outre, l'invention est applicable I des dispositifs BIMHOS et en utilisant des technologies de dispositif telles que des techniques de fabrication au sllicium, à l'arsé- niure de gallium, et au germanium. De plus, l'invention peut aussi être utilisée dans des circuits employant des techniques de com- mutation par induction o des substrats et des caissons sont commutés entre des potentiels différents. De même, des circuits qui sont exposés à des tensions d'entrée élev&es qui excèdent les connexions d'alimentation peuvent aussi être susceptibles d'effet de verrouillage. D'autres applications comprennent des circuits intégrés ayant une forme et des profondeurs de diffusion qui impliquent un gain bipolaire parasite inévitablement élev&. Encore d'autres modes de réalisation sont aussi possibles, leurs conceptions spécifiques dépendant de l'application particulière. Ainsi, le domaine de l'invention ne doit pas être limite au mode de r&alisation particulier décrit ici mais sera défini par les reven- dications ci-après. - 17 - REVENDICATIONS 1. Circuit intégré (100) comportant un thyristor (SCR) parasite comprenant un transistor latéral bipolaire (62) ayant une région de collecteur (42) confondue avec la région de base d'un transistor bipolaire vertical (60) carac- térisé en ce qu'il comprend: un moyen (102) de contrôle de la polarisation de la jonction base-émetteur d'au moins un des transistors bipo- laires latéral et vertical du SCR; et un moyen (122) sensible au moyen de contrôle pour le maintien d'une polarisation de la jonction base-émetteur qui empêche une activation du SCR; dans lequel on empêche l'effet de verrouillage du circuit intégré. 2. Circuit selon la revendication 1, caractérisé en ce que le moyen de contrôle (102) contrôle la polarisation de la jonction base-émetteur du transistor bipolaire latéral (62) du SCR. 3. Circuit selon la revendication 1, caractérisé en ce que le moyen de contrôle (102) contrôle la polarisation de là jonction base-émetteur du transistor bipolaire vertical (60) du SCR. 4. Circuit selon la revendication 1, caractérisé en ce que le moyen de contrôle comprend un comparateur (102) pour comparer la tension d'une des régions de la jonction base-émetteur à une tension prédéterminée et en ce que le moyen de maintien comprend un moyen (122) pour modifier la tension d'une région de la jonction base-émetteur. 5. Circuit selon la revendication 1, comprenant un substrat (22), caractérisé en ce que le moyen de contrôle comprend un comparateur (102) pour comparer le potentiel du substrat (22) adjacent à la jonction baseémetteur à une tension prédéterminée. - 6. Circuit selon la revendication 5, caractérisé en ce que le moyen de maintien comprend un moyen (122) pour - 18 - réduire le courant circulant vers le substrat (22) en réponse au comparateur (102). 7. Circuit selon la revendication 1, comprenant en outre un commutateur à transistor (110, 112) formé dans le substrat, caractérisé en ce que le moyen de maintien comprend un moyen (122) pour réduire le courant circulant dans le commutateur à transistor en réponse au moyen de contrôle. 8. Circuit selon la revendication 5, caractérisé en ce que le moyen de maintien comprend un moyen (122) sensible au comparateur (102) pour supprimer.des parties du circuit pour réduire le courant de substrat. 9. Circuit selon la revendication 5, caractérisé en ce que le moyen de maintien comprend un moyen de commutation (122) sensible au moyen de comparateur (102) pour déconnecter du substrat (22) une partie (110) du circuit chargeant le substrat pour réduire la charge du substrat. 10. Circuit selon la revendication 1, comportant un substrat (22), caractérisé en ce que le moyen de contrôle contrôle la polarisation de la jonction base-émetteur du transistor bipolaire latéral (62) et produit un signal si la polarisation excède une valeur prédéterminée; et le moyen de maintien (122) change le potentiel d'une des régions de base et d'émetteur du transistor latéral (62) pour assurer que la polarisation de la jonction base-émetteur reste inférieure à la valeur prédéterminée pour empêcher une excitation du SCR. 11. Circuit intégré selon la revendication 1, destiné à être utilisé avec une alimentation de puissance, ce circuit comportant un substrat a potentiel flottant, carac- térisé en ce que: le moyen de contrôle (102) compare le potentiel de la tension d'alimentation au potentiel du substrat adjacent au SCR; et le moyen de maintien (122) modifie le potentiel du substrat adjacent au SCR pour empêcher une excitation du SCR. 12. Circuit intégré selon la revendication 1 pour - 19 être utilisé avec une alimentation de puissance, ce circuit comportant un substrat (22) et un caisson (42) le caisson (42) et le thyristor (ECh) parasite étant formés dans le substrat (22) caractérisé en ce que le moyen de contr8le (102) compare la tension d'alimentation au Potentiel du caisson (42) adjacent au SCR et le moyen de maintien (122) modifie le potentiel du caisson (42) adjacent au úCE pour empêcher une excitation du SCIF.. 13. Circuit intégré selon la revendication 1 com- prenant un circuit intégré CM.OS comportant des transistors (204, 222, 224, 226) possédant des porteurs d'un premier type formés dans le substrat (22) de conductivité du premier type, des caissons de conductivité du type opposé contenant des transistors possédant des porteurs du type opposé, et une structure parasite SCI, (240, 242) dans laquelle le substrat (22) forme la région de base d'un transistor bipolaire la- téral parasite (242) ayant des porteurs majoritaires dudit premier type de porteurs et la région de collecteur d'un transistor bipolaire parasite vertical (240) ayant des por- teurs majoritaires du type opposé et dans lequel un caisson forme la région de collecteur du transistor latéral (242) et le collecteur du transistor vertical (240). 14. Circuit intégré selon la revendication 1 com- Frenant: une entrée adaptée à recevoir une tension d'aliven- tation; un substrat (22) de conductivité d'un premier type; un caisson (42) de conductivité d'un second type formé dans le substrat (22); un transistor iOS (16) ayant des porteurs du pre-. mier type formé dans le caisson (42); un second transistor iCE (110, 112) ayant des porteurs du second type formé dans le substrat; ce second - 20 - transistor (110, 112) ayant une première et une seconde grille; caractérisé en ce que le moyen de contrôle comprend: un comparateur (102) pour comparer la tension d'alimentation au potentiel du substrat. adjacent au second transistor MOS (110, 112); et le moyen de maintien comprend: un moyen logique (122) couplé à la sortie du compa- rateur (102) pour invalider une des grilles du second tran- sistor MOS (110, 112) pour diminuer le courant circulant vers le substrat pour augmenter le potentiel du substrat adjacent au second transistor MOS (110, 112) et pour empêcher ainsi une excitation du SCR. 15. Circuit intégré selon la revendication 1 com- prenant un circuit de double pompage de charge (200) pour alimenter une charge (B) et comportant un substrat et un premier circuit de pompage de charge (201) formé dans le substrat pour multiplier par deux la tension d'une alimenta- tion d'entrée et un second circuit de pompage de charge (203) formé dans le substrat pour inverser la sortie du premier circuit de pompage de charge (201), caractérisé en ce que le moyen de contrôle (260) contrôle le potentiel du substrat dans une région susceptible de prendre part à une mise en conduction du SCR parasite; et le moyen (268) sensible au moyen de contrôle inva- lide le second circuit de pompage de charge (203) quand le potentiel de la région du substrat atteint une valeur prédé- terminée. 16. Circuit selon la revendication 15, comprenant en outre un moyen (264) sensible au moyen de contrôle (260) pour déconnecter une charge (B) d'un circuit de pompage de charge quand le potentiel de la région du substrat atteint une valeur prédéterminée. 17. Circuit intégré selon la revendication 1 com- prenant un circuit de pompage de-charge, caractérisé en ce que le moyen de contrôle (260) contrôle le potentiel du - 21 - substrat dans une région susceptible de prendre part à une mise. en conduction du SCR parasite; et le moyen (268) sensible au moyen de contrôle inva- lide une partie du circuit pour réduire le courant de subs- trat quand le potentiel de la région du substrat atteint une valeur prédéterminée. 18. Procédé pour empêcher l'effet de verrouillage dans un circuit intégré comportant un thyristor (SCR) para- site comprenant un transistor bipolaire latéral (62) ayant une région de collecteur (42) confondue avec la région de base d'un transistor bipolaire vertical (60), caractérisé en ce qu'il comprend les étapes suivantes: contrôler la polarisation de la jonction base-émet- teur d'au moins un des transistors bipolaires latéral et vertical du SCR; et en réponse au contrôle, maintenir une polarisation de la jonction baseémetteur qui empêche une excitation du SCR. 19. Procédé selon la revendication 18, caractérisé en ce que l'étape de contrôle contrôle la polarisation de la jonction base-émetteur du transistor bipolaire latéral (62) du SCR. 20. Procédé selon la revendication 18, caractérisé en ce que l'étape de contrôle comprend une comparaison de la tension de l'une des régions de la jonction base-émetteur à une tension prédéterminée et en ce que l'étape de maintien comprend la modification de la tension d'une région de la jonction base-émetteur. 21. Procédé selon la revendication 18, caractérisé en ce que l'étape de contrôle comprend une comparaison du potentiel du substrat adjacent à la jonction base-émetteur à une tension prédéterminée. 22. Procédé selon la revendication 21, caractérisé en ce que l'étape de maintien comprend une réduction du courant circulant vers le substrat en réponse au comparateur. - 22 - 23. Procédé selon la revendication 18, caractérisé en ce que le circuit comprend un commutateur à transistor (12) formé dans le substrat, et dans lequel l'étape de main- tien comprend une réduction du courant circulant dans le commutateur à transistor en réponse au résultat de l'étape de contrôle. 24. Procédé selon la revendication 21, caractérisé en ce que l'étape de maintien comprend une invalidation d'une partie du circuit pour réduire le courant du substrat. 25. Procédé selon la revendication 21, caractérisé en ce que l'étape de maintien comprend une déconnexion du substrat d'une partie du circuit chargeant le substrat pour réduire la charge du substrat.