FR 2633742 A1 19900105 FR 8813215 A 19881007 La présente invention se rapporte à un micro- ordinateur contenu dans une carte à circuit intégré ou analogue, et plus particulièrement à un signal d'horloge pour écrire dans une mémoire morte programmable effaçable électriquement ou EEPROM prévue en tant qu'unité de mémoire dans un micro-ordinateur. L'écriture dans une EEPROM nécessite généralement un signal d'horloge afin d'obtenir le synchronisme et l'écriture d'une donnée, etc., est accomplie en synchronisme avec ce signal d'horloge d'écriture. Certaines EEPROM conventionnelles contiennent des circuits oscillants pour le signal d'horloge d'écriture. Le temps passé à écrire dans une EEPROM dépend de la fréquence du signal d'horloge à la sortie d'un tel circuit oscillant. La figure 4 donne un schéma-bloc de la configuration d'un micro-ordinateur conventionnel qui contient une EEPROM ayant un circuit oscillant et un diviseur et qui est incorporé dans une carte à circuit intégré ou analogue. Sur la figure 4, un module 10 de micro-ordinateur comprend une unité centrale de traitement 1 servant d'unité de traitement et une EEPROM 2 servant d'unité de mémoire fixe. L'unité 1 est illustrée sous la forme d'une unité ayant une fonction de traitement et contenant une unité arithmétique et logique, un registre, un compteur, une mémoire (aucun d'entre eux n'étant montré sur le dessin) et analogues, qui sont requis pour le traitement. L'unité centrale de traitement 1 délivre une donnée à l'extérieur par un bus d'entrée et de sortie de données 3a et reçoit un signal d'horloge de l'extérieur par une ligne 3b de signaux d'horloge. La mémoire morte programmable effaçable électriquement 2 contient une unité de stockage 2a comprenant un agencement de mémoire, un circuit de commande nécessaire à l'écriture de la donnée dans l'agencement de mémoire et un circuit de verrouillage (dont aucun n'est représenté sur le dessin), un circuit oscillant 2b pour faire osciller un signal d'horloge à une fréquence propre et un diviseur 2c pour - - diviser le signal d'horloge, que fait osciller le circuit 2b pour le convertir en un signal d'horloge à une fréquence donnée. L'unité 1 et la EEPROM 2 sont connectées par un bus de commande 4, un bus d'adresse 5 et un bus de données6. Le signal d'horloge divisé par le diviseur 2c est envoyé à l'unité de stockage 2a par une ligne 2d de signaux d'horloge. Dans cette EEPROM 2, le signal d'horloge produit par le circuit oscillant 2b qui y est contenu est divisé, au rapport donné, par le diviseur 2c, de manière que la donnée soit écrite en synchronisme avec le signal divisé d'horloge. Bien que le micro-ordinateur conventionnel soit configuré comme on l'a décrit ci-dessus, une dispersion se produit pendant l'écriture de la donnée parce que le signal d'horloge produit par le circuit oscillant contenu dans la EEPROM est généralement instable. Il est par conséquent nécessaire d'établir une valeur, dans le divi- seur, de manière que la valeur minimale de la dispersion du temps d'écriture satisfasse le temps d'écriture. Il y a ainsi un problème parce qu'il est nécessaire d'établir un temps plus long que le temps requis pour l'écriture réelle, avec pour résultat un long temps d'écriture. La présente invention a été conçue afin de résoudre le problème ci-dessus décrit. Elle a pour objectif un micro-ordinateur dans lequel la EEPROM ne contient aucun circuit oscillant mais un diviseur pour diviser un signal plus stable d'horloge qui est introduit à la EEPROM de l'extérieur du micro-ordinateur de manière que le signal divisé d'horloge soit utilisé en tant que signal d'horloge pour écrire dans la EEPROM, permettant au rapport de division du diviseur d'être librement changé à travers l'unité centrale de traitement, de l'extérieur du micro- ordinateur,de manière à pouvoir établir un temps souhaité d'écriture. En considération de l'objectif ci-dessus mentionné, la présente invention offre un micro-ordinateur comprenant une EEPROM pourvue d'une unité de stockage fixe et une unité centrale de traitement pour contrôler le fonctionne- ment de la EEPROM, cette EEPROM contenant un diviseur qui divise un signal stable d'horloge de l'extérieur du. micro-ordinateur.et le convertit en un signal d'horloge à une fréquence souhaitée dans le but d'obtenir un signal d'horloge qui a la fréquence souhaitée, le signal d'horloge étant utilisé comme signal de synchronisation nécessaire à l'opération d'écriture, et l'unité centrale de traitement contrôle le fonctionnement de la EEPROM, et établit le rapport de division du diviseur contenu dans la EEPROM à une valeur souhaitée selon l'affectation,de l'extérieur du micro-ordinateur. Un autre aspect de la présente invention réside dans une carte à circuit intégré contenant le micro- ordinateur ci-dessus décrit. Dans le micro-ordinateur de la présente invention, la EEPROM contient le diviseur mais pas de circuit oscil- lant. Le signal stable d'horloge est introduit dans la EEPROM, de l'extérieur, et il est divisé et converti en un signal d'horloge à une fréquence souhaitée par le diviseur qui y est contenu afin de l'utiliser en tant que signal d'horloge d'écriture. Le rapport de division du diviseur est contrôlé par l'unité centrale de traitement selon l'assignation, de l'extérieur du micro-ordinateur. L'invention sera mieux comprise, et d'autres buts, caractéristiques,. détails et avantages de celle-ci apparaîtront plus clairement au cours de la description explicative qui va suivre faite en référence aux dessins schématiques annexes donnés uniquement à titre d'exemple illustrant un. mode de réalisation de l'invention et dans lesquels: - la figure 1 donne un schéma-bioc de la configura- tion d'un micro-ordinateur qui est un mode de réalisation de la présente invention; - la figure 2 donne un schéma-bloc d'un mode de réalisation de la configuration du circuit du diviseur montré à la figure:; - 2633742 - la figure 3 est un organigramme du programme de commande impliquant l'opération d'établissement d'un rapport de division; il est stocké dans l'unité centrale de traitement; et - la figure 4 donne un schéma-bloc de la configura- tion d'un micro-ordinateur conventionnel. Un mode de réalisation de la présente invention est décrit ci-dessous en se référant aux dessins joints. La figure 1 donne un schéma-bloc d'un mode de réalisation du micro-ordinateur de la présente invention. Un module de micro-ordinateur 100 comprend une unité centrale de traitement 11 servant d'unité de traitement et une EE==M 20 servant d'unité de mémoire fixe. De la même maniè.: - dans une unité centrale de traitement conven- tionnel.e, l'unité 11 est illustrée comme un ensemble qui contient une unité arithmétique et logique, un registre, un compteur, une mémoire (aucun d'entre eux n'étant représenté sur le dessin) et analogues et qui a une fonction de traitement. L'unité 11 délivre la donnée à l'extérieur par un bus 3 d'entrée et de sortie de données et reçoit un signal stable d'horloge de l'extérieur par une ligne b de signaux d'horloge. La EEPROM 20 comprend une unité de stockage 2a contenant un agencement de cellules de mémoire, un circuit de commande nécessaire à l'écriture d'une donnée dans l'agencement de cellules de mémoire et un circuit de verrouillage (aucun d'entre eux n'étant repré- senté sur le dessin) et ainsi de suite, et un diviseur pour diviser le signal stable d'horloge obtenu de l'exté- rieur parla ligne 3b de signaux d'horloge, par un rapport souhaité de division. Le signal d'horloge à une fréquence souhaitée, divisé par le diviseur 20c,est envoyé à l'unité de stockage 2c par une ligne 2d de signaux d'horloge. L'unité 11 et la EEPROM 20 sont connectées par un bus de commande 4, un bus d'adresses5 et un bus de données6. Le rapport de division du diviseur 20c contenu dans la EEPROM 20 est assigné à l'unité 11, de l'extérieur, par le bus 3a d'entrée et de sortie de données, donc l'unité 11 reconnaît l'assignation et établit le rapport de division dans le diviseur 20c par l'intermédiaire du bus de donnée 6. L'ajustement du rapport de division du diviseur 20c est accompli par un programme de commande lie stocké au préalable dans la mémoire de l'unité 11, et comprenant l'opération d'ajustement du rapport de division. La figure 2 donne un schéma-bloc de la configuration du circuit d'un mode de réalisation du diviseur 20c. Sur la figure 2, le diviseur 20c comprend un registre 201 d'ajustement du temps d'écriture et deux compteurs 202a et 202b. Chacun de ces deux compteurs 202a et 202b peut avoir la même fonction que celle, par exemple, d'un circuit intégré Mitsubishi (LSTTL) M74LS161AP. Les deux compteurs 202a et 202b sont connectés l'un à l'autre en série et chacun a une borne d'entrée d'horloge CLK, une borne de sortie de la retenue RC0, quatre bornes d'entrée de programme P0 à P3 qui reçoivent les signaux de programme pour établir le rapport de division du registre 201 d'ajustement du temps d'écriture, des bornes d'entrée de validation Ep, ET, une borne d'entrée de charge CHet une bor- ne d'entrée deremise à l'état initial'couplée directement R. Le signal d'horloge de l'extérieur passe par la ligne 3b de signaux d'horloge et entre dans la borne CLK d'entrée d'horloge du compteur 202b. Le signal d'horloge est alors divisé par chacun des deux compteurs 202a et 202b aux rapports de division qui y sont respectivement établis, puis passe par la ligne de signaux d'horloge 2d, de la borne de sortie de report RCO du bloc de division 202a, et est envoyé à l'unité de stockage 2a (se référer à la figure 1). La donnée utilisée pour établir le rapport de division de l'unité centrale de traitementll est établie dans le registre d'ajustement du temps d'écriture 201, par le bus de données6. Les signaux de commande de l'unité 11 tels que le signal de charge 4a qui est introduit à la borne d'entrée de charge CH, un'signal de validation. 4b qui est introduit aux bornes d'entrée de validation Ep, ET y un signal de remise à l'état initial qui est introduit à la borne R d'entrée de remise à l'état initial dorectement couplée et ainsi de suitesont envoyés par le bus de commande. Lorsqu'une instruction est produite par l'unité 11 pour la EEPROM 20 à l'état o un temps souhaité d'écriture est établi dans le registre 201, le signal de charge 4a est introduit de manibre que les contenus du registre 201 établissant le temps d'écriture soient chargés dans les compteurs 202a, 202b, par les bornes PO à P3 d'entrée de programme, et une instruction est produite, pour commencer à compter, par le signal de validation 4b. Par suite, l'opération d'écriture dans l'unité de stockage 2a commence puis est arrêtée lorsqu'un signal indiquant un débordement est émis par la borne de sortie de report RCO du compteur 202a par la ligne 2d de signaux d'horloge. Le signal de remise à l'état initial qui est introduit à la borne d'entrée de remise à l'état initial directement couplée R de chacun des compteurs 202a, 202b,est commun avec celui pour l'unité 11. La figure 2 montre également la fonction du mode de réalisation de la configuration du circuit du diviseur. Un circuit ayant une telle configuration peut être combiné à l'unité de stockage 2a. La figure 3 est un organigramme du programme de commande lia qui a été stocké au préalable dans la mémoire de l'unité 11 et qui comprend l'opération d'ajustement du rapport de division. Lorsque l'unité 11 reçoit d'abord une instruction pour changer de rapport de division, de l'extérieur (étape S1), l'opération consistant à déterminer le rapport de division à établir dans le registre d'ajuste- ment du temps d'écriture 201 du diviseur 20c est accomplie en utilisant l'instruction reçue (étapeS2). Le rapport de division est alors établi dans le registre 201 d'établisse- ment du temps d'écriture par le bus de données6 (étape 3). Le rapport de division établi dans le registre 201 est chargé dans les compteurs 202a, 202b par commande par l'intermédiaire du bus de commande 4 (étape 4) et l'écriture dans l'unité de stockage 2a de la EEPROM 20 est accomplie pour le temps établi souhaité d'écriture (étape 5). Les opérations aux étape S4 et étape S5 sont répétées jusqu'à ce qu'il ne reste plus de donnée à écrire (étape 6). Bien que cela ne soit pas représenté sur le dessin, lorsqu'aucune instruction de changement du rapport de division n'est produite de l'extgrieur, les étapes S1 à S3 ne sont pas exécutées, et l'opération usuelle d'écriture est accomplie. Le mode de réalisation ci-dessus décrit peut être mis en usage pratique dans des micro-ordinateurs utilisés pour toute application, par exemple, le mode de réalisation peut être utilisé dans des micro-ordinateurs contenant des cartes à circuit-intégré. Comme on l'a décrit ci-dessus,vu que la présente invention permet d'obtenir un signal d'horloge requis pour écrire dans la EEPROM en divisant un signal stable d'horloge sans aucune dispersion de l'extérieur, la EEPROM ne doit pas nécessairement contenir un circuit oscillant et ainsi l'espace correspondant au circuit oscillant peut être supprimé. De plus, comme il n'y a pas de dispersion dans le temps d'écriture, celui-ci ne doit pas être établi avec une certaine marge. Par conséquent, la vitesse de l'opération d'écriture peut être augmentée, c'est-à-dire que le temps d'écriture peut être réduit, en comparaison avec lesmicroordinateus conventionnels Et. la fiabilité de l'opération d'écriture dans la EEPROM est accrue. Par ailleurs, comme le rapport de division du diviseur contenu daps le micro-ordinateur peut être établi à toute valeur souhaitée, cela a pour effet qu'un signal d'horloge à une fréquence souhaitée peut toujours être obtenu en changeant le rapport de division du diviseur même si la fréquence du signal d'horloge de l'extérieur est changée. R E V EN D I C A T I O N S 1.- Micro-ordinateur du type comprenant uni mémoire morte programmable effaçable électriquement, prévu en tant qu'unité fixe de stockage, et une unité centrale de traitement pour commander le fonctionnement de ladite mémoire, caractérisé en ce que ladite mémoire morte programmable effaçable électriquement (20) contient un diviseur (20c) qui divise un signal stable d'horloge de l'extérieur dudit micro-ordinateur et. le convertit en un signal d'horloge à une fréquence souhaitée afin d'obtenir un signal d'horloge ayant ladite fréquence souhaitée, ledit signal d'horloge étant utilisé comme signal de synchronisa- tion nécessaire à l'opération d'écriture,*et ladite unité centrale de traitement (11) commande le fonctionnement de ladite mémoire morte programmable effaçable électriquement (20) ainsi que l'établissement du rapport de division du diviseur contenu dans ladite mémoire (20) à une valeur souhaitée selon l'assignation de l'extérieur dudit microordinateur. 2.- Micro-ordinateur selon la revendication 1, caractérisé en ce qu'il est contenu dans une carte à circuit intégré.