FR 2635624 A1 19900223 FR 8811038 A 19880819 -- i -- Procédé de synchronisation et dispositifs de récupération de synchronisation pour communications à l'alternat La présente invention concerne de manière générale la synchronisation de signaux numériques dans des liaisons de communication. Plus particulièrement l'invention concerne la synchronisation de signaux numériques de paquets et de trames de paquets dans des liaisons de communication à l'alternat notamment par fibres optiques. La transmission à l'alternat de signaux de communication est une solution intéressante pour des réseaux de télécommunications par fibres optiques. Cette solution autorise en effet l'utilisation d'une même fibre optique pour deux sens de transmission et pour plusieurs communications d'abonné et permet ainsi de rentabiliser au mieux la capacité très importante de la fibre. Dans une communication à l'alternat, par exemple entre un central téléphonique et une installation d'abonné, la liaison entre le central et l'installation d'abonné n'est pas permanente et il est nécessaire de récupérer la synchronisation au début de chaque période de communication. Afin d'obtenir un bon confort d'écoute pour la communication, la récupération de la synchronisation appelée également récupération de verrouillage de trame dans les réseaux de télécommunications de type RNIS, doit être réalisée de manière extrêmement rapide, généralement en moins de 10 millisecondes. Les dispositifs connus de récupération de verrouillage de trame sont généralement conçus pour des communications bidirectionnelles de type duplex. Dans ces dispositifs, le verrouillage de trame est déclaré acquis, à l'établissement d'une communication, après plusieurs réceptions successives d'un motif particulier de verrouillage de trame ce qui entratne un temps de récupération du verrouillage de trame relativement important. De tels dispositifs sont donc inadaptés pour une récupération rapide du verrouillage de trame dans une communication à l'alternat. La présente invention vise à fournir un procédé de synchronisation et des dispositifs de récupération de - 2 - synchronisation destinés aux communications à l'alternat et tirant avantage d'une forme d'onde particulière des signaux de communication à l'alternat afin d'introduire dans lesdits signaux des mots de synchronisation de grande longueur à partir desquels une récupération de la synchronisation est obtenue très rapidement et avec une bonne fiabilité. A cette fin, le procédé selon l'invention pour synchroniser un signal de communication dans une liaison bidirectionnelle à l'alternat, ledit signal comprenant des premiers intervalles temporels occupés par des informations utiles et des seconds intervalles temporels vides d'informations utiles et à un premier état logique déterminé, est caractérisé en ce que dans une extrémité de transmission du signal, un motif numérique de synchronisation prédéterminé est inclus au début de chacun des premiers intervalles temporels, et en ce que dans une extrémité de réception du signal, ledit motif est considéré associé aux seconds intervalles temporels et constituant avec les seconds intervalles temporels des mots de synchronisation qui sont détectés dans le signal de communication afin de récupérer la synchronisation du signal. Un dispositif de récupération de synchronisation selon l'invention est caractérisé en ce qu'il comprend des premiers moyens pour détecter dans le signal de communication des séquences de bits au premier état logique (1"0") de durée au moins égale à la durée des seconds intervalles temporels, des seconds moyens pour détecter le motif de synchronisation dans le signal de communication, et des moyens pour indiquer la détection d'un mot de synchronisation lorsqu'un motif de synchronisation est détecté immédiatement après une séquence de bits au premier état logique ("0") de durée au moins égale à la durée des seconds intervalles temporels. Selon une caractéristique de l'invention, le dispositif de récupération de synchronisation comprend également des moyens reliés aux moyens pour indiquer pour signaler une anomalie dans la - 3 - synchronisation après un nombre prédéterminé de défauts de détection successifs du mot de synchronisation. Dans un dispositif de récupération de synchronisation selon l'invention le mot de synchronisation du fait de sa longueur est pratiquement inimitable et la synchronisation est récupérée avec une bonne fiabilité après une seule détection du mot de synchronisation. D'autres avantages et caractéristiques de l'invention apparaîtront plus clairement à la lecture de la description suivante du procédé de synchronisation et de plusieurs réalisations préférées d'un dispositif de récupération de synchronisation selon l'invention en référence aux dessins annexés correspondants dans lesquels: - la Fig. 1 montre une forme d'onde d'un signal numérique de communication à l'alternat; et - la Fig. 2 montre le schéma de principe d'un dispositif de récupération de synchronisation selon l'invention. Dans un équipement de transmission-réception à l'alternat, le dispositif de récupération de synchronisation selon l'invention est situé en aval d'un dispositif de duplexage ayant un port bidirectionnel relié à un support de transmission tel que fibre optique pour transmettre et recevoir en alternat des signaux numériques tels par exemple que des paquets ou des trames numériques, une entrée recevant un signal numérique sortant à transmettre dans le support de transmission, et une sortie délivrant un signal numérique entrant en provenance du support de transmission. Il est par exemple considéré une transmission à l'alternat ayant une période de répétition TR=500 ps et une fréquence de transmission de bits Fb=5,120 MHz pour transmettre des trames numériques de longueur L-1024 bits. En référence à la Fig. 1, le signal numérique entrant PE présente des premiers et seconds intervalles temporels alternés IT0 et IT1 respectivement de longueurs L=1024 bits et L1=1536 bits. Les intervalles temporels IT0 contiennent chacun une trame entrante en provenance du support de transmission. Pendant les intervalles IT1, l'équipement de transmission-réception dans lequel est inclus le - 4 - dispositif de récupération de synchronisation est dans une phase de transmission d'une trame sortante et le signal numérique entrant PE a consécutivement pendant toute la durée des intervalles IT1 une valeur constante, par exemple une valeur nulle à laquelle correspond un état logique "0". Les intervalles temporels IT1 sont appelés par la suite intervalles temporels vides. Les intervalles vides IT1 ont une longueur L 11536 bits supérieure à la longueur L=1024 bits des intervalles temporels IT0 du fait d'une durée de garde qui est prévue entre la fin de la transmission d'une trame sortante et la commutation du sens de communication pour la réception d'une trame entrante. Selon le procédé de l'invention, les intervalles temporels vides IT sont utilisés pour la synchronisation. Un intervalle vide IT1 est associé à un motif déterminé MF placé au début de la trame suivant l'intervalle IT1, pour constituer un mot de synchronisation ou mot de verrouillage de trame MVT. Le motif MF comprend un premier bit à l'état "1", soit à un état complémentaire à l'état "0" correspondant aux intervalles vides IT1. Le motif MF a une longueur relativement très faible par exemple égale à n=4 bits. Le motif MF est par exemple constitué de la combinaison binaire "1110" et au mot de verrouillage de trame MVT correspond donc la combinaison binaire "00....01110" comprenant une séquence de L1=1536 bits à l'état "0" suivie du motif MF"1110". i En référence à la Fig. 2, le dispositif de récupération de synchronisation selon l'invention comprend essentiellement un registre à décalage 1, un comparateur de mots 2, un compteur 3 et un circuit de signalisation de perte de verrouillage de trame 4. Le registre à décalage 1 comprend n=4 étages. Il reçoit le signal de paquet entrant PE à une entrée de données D et un signal de rythme de transmission de bits Hb de fréquence Fb=5,120 MHz à une entrée d'horloge CL. Quatre sorties parallèles de données Q1 à Q4 du registre 1 sont respectivement reliées à quatre premières entrées du comparateur 2. Une sortie série de données QS du registre 1 délivre le signal de paquet PE retardé de n-4 éléments binaires. Le comparateur 2 a pour fonction de détecter dans le signal PE le motif MF="1110" lorsque celui-ci est chargé dans le registre à - 5.-- décalage 1. Quatre secondes entrées du comparateur 2 reçoivent respectivement les n=4 bits du motif MF qui sont mémorisés par exemple sous forme câblée. Le comparateur 2 délivre en sortie un signal EG à l'état "1" lorsque le motif MF est détecté dans le signal PE. Le compteur 3 est un compteur binaire modulo L1-1536. Le compteur 3 a pour fonction de détecter les intervalles temporels vides IT1 dans le signal PE. A cette fin, le compteur 3 reçoit le signal de rythme Hb à une entrée d'horloge CL et un signal de remise à zéro RAZ à une entrée d'initialisation R. Un signal d'indication de débordement DE à l'état "1" est fourni par le compteur 3 lorsqu'une séquence d'au moins L1=1536 bits consécutifs est détectée dans le signal PE. Le signal de remise à zéro RAZ est produit par une porte logique ET à deux entrées 300 recevant le signal PE sortant du registre 1 et un signal de rythme complémentaire Hb. Le signal Hb est produit par un inverseur logique 301 à partir du signal de rythme Hb. Une autre porte logique ET à deux entrées 302 est prévue dans le dispositif afin de produire un signal de verrouillage de trame VT à partir des signaux EG et DE. Les chargements et décalages des bits du signal PE dans le registre 1 sont commandés par des états "1" du signal de rythme Hb intervenant pendant des premières demi-périodes de durée égale à 1/(2.Fb) du signal Hb. L'initialisation à zéro du compteur 3 est commandée par des bits à l'état "1" du signal PE contenus dans les intervalles temporels IT0 et cela pendant des secondes demi-périodes du signal de rythme Hb correspondant à des états "0" dudit signal Hb. Après la transmission par la sortie série QS du registre 1 du dernier bit des L1=1536 bits à l'état "0" contenus dans un intervalle temporel vide IT1, le signal RAZ est resté à l'état inactif "0" pendant au moins une durée égale à IT1. Le compteur 3 a alors compté au moins L1 =1536 impulsions du signal de rythme Hb et est en débordement. Le signal DE est donc à l'état "1". Lorsque le premier bit à l'état "1" du motif MF="1110" est fourni par la sortie série QS du registre 1, sur un front montant du signal Hb, -6- l'ensemble des bits du motif MF est chargé dans le registre 1 et le signal EG délivré par le comparateur 2 vient à l'état "1". Le signal de verrouillage de trame VT=DE.EG commute également à l'état "1". A l'issue d'une durée égale à 1/(2.Fb) après le transfert du premier bit du motif MF par la sortie série QS du registre 1 et la commutation du signal EG à l'état "1", le signal Hb vient à l'état "1" et ouvre la porte 300. Le signal de remise à zéro RAZ commute consécutivement à l'état "1" et initialise le compteur 3 à zéro. Le signal DE vient à l'état "0", la porte 302 se ferme, et le signal de verrouillage de trame VT revient à l'état "0". Une détection du mot de verrouillage de trame MVT dans le signal numérique entrant est donc signalée par une impulsion à l'état "1" de durée égale à 1/(2.Fb) apparaissant dans le signal VT. Le circuit de signalisation de perte de verrouillage de trame 4 a pour fonction de signaler une perte de verrouillage de trame après par exemple m=3 défauts de détection consécutifs du mot de verrouillage de trame MVT. Il comprend essentiellement m=3 bascules analogues 400 à 402 connectées en cascade. Les m=3 bascules sont de préférence de type D. A une entrée de données D de la bascule 400 est appliqué un état "1". Les entrées de données D des bascules 401 et 402 sont reliées respectivement à des sorties de données Q des bascules 400 et 401. Des entrées de remise à zéro R des bascules 400 à 402 reçoivent les impulsions à l'état "'1" du signal de verrouillage de trame VT. Un signal de rythme de trame Ht de période Tt=TR=500 ps est appliqué à des entrées d'horloge CL des bascules 400 à 402. L'état "1" appliqué à l'entrée de données D de la bascule 400 ne traverse les m=3 bascules 400 à 402 pour être délivré par la sortie de données Q de la bascule 402 et produire un signal de perte de verrouillage de trame PVT à l'état "1" qu'après au moins m=3 impulsions successives à l'état "1" manquantes dans le signal de verrouillage de trame VT, c'est-à-dire après au moins m=3 défauts de détection du mot de verrouillage de trame MVT. Une diode électroluminescente 403 alimentée par le signal PVT à travers une résistance 404 est prévue dans le circuit 4 afin de produire une alarme visuelle en cas de perte du verrouillage de trame. - 7 - R E V E N D I C A T I 0 N S 1 - Procédé pour synchroniser un signal de communication (PE) dans une liaison bidirectionnelle à l'alternat, ledit signal (PE) comprenant des premiers intervalles temporels (IT0) occupés par des informations utiles et des seconds intervalles temporels (IT1) vides d'informations utiles et à un premier état logique déterminé ("0"), caractérisé en ce que dans une extrémité de transmission du signal, un motif numérique de synchronisation prédéterminé (MF) est inclus au début de chacun des premiers intervalles temporels (ITo), et en ce que dans une extrémité de réception du signal, ledit motif (MF) est considéré associé aux seconds intervalles temporels (IT1) et constituant avec les seconds intervalles temporels (IT1) des mots de synchronisation (MVT) qui sont détectés dans le signal de communication (PE) afin de récupérer la synchronisation du signal (PE). 2 - Dispositif de récupération de synchronisation pour la mise en oeuvre du procédé conforme à la revendication 1, caractérisé en ce qu'il comprend des premiers moyens (3, 300, 301) pour détecter dans le signal de communication (PE) des séquences de bits au premier état logique ("0") de durée au moins égale à la durée (L1) des seconds intervalles temporels (IT1), des seconds moyens (1, 2) pour détecter le motif de synchronisation (HF) dans le signal de communication (PE), et des moyens (302) pour indiquer la détection d'un mot de synchronisation (MVT) lorsqu'un motif de synchronisation (MF) est détecté immédiatement après une séquence de bits au premier état logique ("0") de durée au moins égale à la durée (L1) des seconds intervalles temporels (IT1). 3 - Dispositif conforme à la revendication 2, caractérisé en ce qu'il comprend, en outre, des moyens (4) reliés aux moyens pour indiquer (302) pour signaler une anomalie dans la synchronisation après un nombre prédéterminé (m=3) de défauts de détection successifs du mot de synchronisation (MVT). 4 - Dispositif conforme à la revendication 2 ou 3, caractérisé en ce que les premiers moyens pour détecter comprennent un compteur 8- binaire (3) dont le contenu est incrémenté par des impulsions d'un signal de rythme de bits (Hb) correspondant au signal de communication (PE) et est remis à zéro par des bits contenus dans les premiers intervalles temporels (IT0) et à un second état logique ("1") complémentaire audit premier état logique ("lots).