FR 2614431 A1 19881028 FR 8705960 A 19870423 2 6 1 4 4 3 1 - 1 - CIRCUIT DE TRAITEMENT D'UN SIGNAL PSEUDO-OSCILLATOIRE, NOTAMMENT POUR DETECTEUR DE PROXIMITE INDUCTIF. La présente invention concerne un circuit de traitement d'un signal pseudo-oscillatoire généré par un circuit oscillant, notamment pour un détecteur de proximité inductif ou appa- reil analogue. Un détecteur de proximité à circuit résonnant est décrit dans la demande de brevet FR 86 13359 du 19 Septembre 1986. Le circuit résonnant comprend un condensateur en parallèle avec une bobine influencable par un objet à détecter et il est relié à une alimentation par l'intermédiaire d'un inter- rupteur statique qui est piloté par des impulsions de commande générées par un circuit de traitement. En fonction de l'état des impulsions de commande, l'inter- rupteur est fermé ou ouvert et le circuit résonnant est chargé par l'alimentation ou respectivement se décharge avec un amortissement variable en fonction de l'objet détecté. Le circuit de traitement comprend un comparateur et un circuit logique. Le comparateur compare la tension de rela- xation du circuit résonnant à un seuil pour générer des impulsions de mesure représentatives de la présence et de la distance d'un objet électriquement conducteur; les impul- sions de mesure sont transmises au circuit logique qui, -2- d'une part, délivre un signal de mesure à un organe d'exploitation à entrée numérique, d'autre part, commande les cycles de fermeture et d'ouverture de l'interrupteur statique. Le détecteur de proximité décrit a pour avantage de permet- tre la détection d'objets même très proches tout en facili- tant un traitement numérique direct de l'information analo- gique de proximité. Il paraît souhaitable de réaliser le circuit de traitement d'un tel détecteur de proximité - ou d'un autre appareil analogue utilisant un circuit résonnant influençable - sous forme de circuit intégré adapté à la technologie MOS et de réduire la consommation de ce circuit. De plus, dans un tel circuit, il serait intéressant de mini- miser ou de supprimer les réglages et d'assurer une auto- compensation des dérives en température et en tension d'ali- mentation. L'invention a notamment pour but de répondre à ces desidera- ta dans un circuit de traitement du type précédemment décrit. Selon l'invention, le circuit de traitement est tel que le circuit oscillant est relié d'un côté au potentiel haut de l'alimentation et est référencé alternativement de l'autre côté à un potentiel sensiblement égal à la moitié de ce potentiel haut de l'alimentation et au potentiel bas de l'alimentation, cette liaison alternée étant déterminée par un deuxième interrupteur statique commandable de manière synchrone au premier interrupteur. Des modes de réalisation de l'invention seront décrits ci- après, à titre d'exemples non limitatifs, avec référence aux dessins annexés dans lesquels: --3-- -3- La figure 1 représente un circuit de traitement conforme à l'invention; La figure 2 montre une variante de réalisation d'une partie du circuit de la figure 1; Les figures 3 à 9 montrent divers signaux caractéris- tiques du circuit. Le circuit de traitement représenté est destiné à un détec- teur de proximité inductif; il comprend un circuit oscil- lant ou résonnant 10 qui comporte une bobine d'inductance L1 en parallèle à un condensateur de capacité Cl, ainsi qu'en série avec la bobine Ll une faible résistance Ri représenta- tive des pertes. La bobine étant influençable par la proximité d'objets élec- triquement conducteurs, il en résulte que l'amortissement du circuit oscillant varie en fonction de cette proximité. Une première borne 10a du circuit oscillant 10 est reliée via un interrupteur série Il à une source d'énergie, plus précisément au moyen d'une source 12 de courant constant à laquelle est appliqué le potentiel haut VDD de l'alimenta- tion. A une deuxième borne lO0b du circuit oscillant, on applique soit une tension VDD/2; soit le potentiel bas -ici zéro volt- de l'alimentation, par des moyens qui seront décrits plus loin. Un point chaud A du circuit oscillant est relié, d'une part, à une entrée d'un circuit logique 13, d'autre part, à une entrée de signal 15 d'un comparateur 14, le circuit logique 13 et le comparateur 14 faisant partie du circuit de traite- ment. Le comparateur présente une entrée de seuil 16 reliée à un point C porté à un potentiel de seuil VREF égal à VDD/2 + EREF. La sortie 17 du comparateur est reliée à une entrée du circuit logique 13 pour appliquer à cette entrée des impulsions Si constituées par des créneaux dont la -4largeur correspond au dépassement du potentiel de seuil VREF par la tension VA du circuit oscillant. Le circuit logique 13 reçoit, d'autre part, des impulsions SO dont chacune initialise un cycle de chargedécharge du circuit oscillant 10. Le circuit logique 13 comprend des moyens logiques et des moyens de comptage et de validation qui lui permettent de générer, d'une part, sur une sortie reliée à l'électrode de commande de l'interrupteur Il des impulsions S2 de commande des cycles de fermeture et d'ouverture de Il, d'autre part, sur une sortie susceptible d'être connectée à un organe d'exploitation à entrée numérique un signal S3 représentatif de la présence et de la distance d'un objet électriquement conducteur. Un point froid B du circuit oscillant est relié, d'une part, au point milieu D d'un pont diviseur composé de deux résis- tances R2, R3 de forte valeur identique, d'autre part, au potentiel bas de l'alimentation via un interrupteur statique I2. Les résistances R2 et R3 sont respectivement reliées au potentiel haut VDD et au potentiel bas de l'alimentation. On comprend que les points B et D sont ainsi référencés à VDD/2, ceci permettant de suivre les variations de la ten- sion d'alimentation. L'interrupteur I2 est commandé de manière synchrone à l'interrupteur Il par les signaux S2 générés par le circuit logique 13. Le point B est donc réfé- rencé à VDD/2, sauf pendant la brève impulsion de charge du circuit oscillent, par l'utilisation d'un pont de résistan- ces R2, R3 à faible consommation. Dans le circuit de traitement conforme à l'invention, la tension de référence VREF est élaborée sans qu'il soit besoin de recourir à un deuxième pont de résistances. A cet effet, le point C du circuit de traitement est relié, d'une part, au potentiel VDD via une première source de courant 18, d'autre part, au point D via une résistance réglable R4 elle-même reliée au potentiel bas par l'intermédiaire d'une deuxième source de courant 19 extrayant le même courant que celui injecté par la source 18. De la sorte, le point B reste bien au potentiel VDD/2 puisque le courant i qui traverse la résistance R4 ne traverse pas les résistances R2, R3. Les sources de courant 18, 19 peuvent de plus être constituées par des transistors commandés par un même courant de base. Le réglage de R4 permet de régler le seuil du comparateur 14. De manière avantageuse, les sources de courant 12, 18, 19 peuvent facilement être réalisées de manière à varier de manière identique en fonction de la température et de la tension d'alimentation VDD. Le point C est relié au point D par l'intermédiaire d'une capacité C2 située en parallèle à la résistance de seuil R4; le point D est relié au potentiel bas par une capacité C3 située en parallèle à la résistance R3 et à la source de courant 19. Les capacités C2, C3 sont choisies de valeur supérieure aux capacités parasites Cp, Cp, d'entrée du comparateur 14. Ces capacités C2, C3 assurent un découplage en alternatif des points de référence de tension C et D et permettent d'éviter, d'une part, que la tension au point A ne devienne négative quand le potentiel du point B passe de zéro à VDD/2, d'autre part, que les capacités parasites n'amortissent le circuit résonnant de façon indésirable. Un troisième interrupteur statique I3 dont l'état est complémentaire, de celui de Il, I2 est prévu sur la liaison entre les points B et D pour éviter que les capacités de découplage C2, C3 ne se déchargent vers le point bas de l'alimentation quand l'interrupteur I2 est fermé. Les inter- rupteurs Il, I2, I3 sont commandés de façon synchrone par les impulsions S2. Dans la variante de réalisation illustrée par la figure 2, un inverseur I4 commandable de façon synchrone à Il, I2 et I3 est disposé entre, d'une part, l'entrée de seuil 16 du --6 -- 43 -6- comparateur 14 et, d'autre part, en fonction de l'état de l'inverseur, le point C ou le point de potentiel bas de l'alimentation. Ceci permet. de comparer pendant la charge du circuit oscillant la tension au point A avec le point bas de l'alimentation de manière que la sortie du comparateur change d'état lorsque VA passe à zéro. Le circuit logique 13 est agencé pour faire alors cesser l'impulsion de commande S2, de sorte que la charge du circuit oscillant est automa- tiquement ajustée. On notera que le circuit oscillant 10, représenté ici sous forme de circuit résonnant parallèle alimenté par une source de courant constant, peut en variante être un circuit réson- nant série alimenté via une source de tension constante. Dans ce cas, le point chaud A du circuit relié à l'entrée 15 du comparateur est le point intermédiaire entre l'inductance L et la capacité C du circuit oscillant. La détection du passage de VA à zéro est alors remplacée par la détection du passage à zéro du courant dans le circuit oscillant. Le fonctionnement du circuit de traitement conforme à l'invention est expliqué ci-après en regard des figures 3 à 9. Seul un petit nombre d'oscillations a été représenté dans un but de clarté. La figure 3 représente le signal-SO émis sous forme d'impul- sions à l'instant to pour commander le circuit logique 13, afin d'initialiser un cycle de charge-décharge du circuit oscillant. La fréquence du signal SO est déterminée par exemple par un oscillateur; en variante, ce signal peut être régénéré à chaque fin de cycle. La figure 4 montre le signal S2 généré par le circuit logi- que 13 pour commander les interrupteurs I1-I4. A l'instant to, en réponse à l'impulsion d'initialisation SO, le signal de commande S2 passe à l'état haut.. En conséquence, l'inter- rupteur Il se ferme, de sorte que (voir figure 5) le circuit oscillant est chargé à travers la source de courant constant 7- 12. L'interrupteur I2 se ferme également à l'instant to si bien que le potentiel au point B (voir figure 6) passe à 0 volt. L'interrupteur I3 s'ouvre pour éviter que les capaci- tés de découplage C2, C3 ne se déchargent via I2. L'inver- saur I4 est commuté à l'instant t sur sa position assurant o la liaison de l'entrée 16 du comparateur avec la masse. Ainsi le signal de sortie Sl du comparateur 14 passe à son niveau haut dès l'instant to0. Le potentiel en A évolue comme représenté figure 5, puis repasse à zéro à l'instant to + To/2, T0 étant la période de pseudooscillation du circuit oscillant. Il en résulte que le signal de sortie Sl du comparateur revient à son niveau bas et que le circuit logique 13 fait revenir le signal S2 à l'état bas. De la sorte, Il et I2 s'ouvrent, I3 se ferme et I4 établit la liaison de l'entrée 16 du comparateur avec le point C. Ainsi à l'instant to + To/2, la tension de relaxation VA du circuit oscillant (figure 5) commence à osciller autour de V avec l'amplitude relativement élevée permise par DD/2 l'agencement selon l'invention. A chaque fois que le compa- rateur détecte VA > VREF, son signal de sortie Sl est à l'état haut (voir figure 9). Le circuit logique compte les fronts des créneaux Sl et génère un signal correspondant de sortie S3 exploitable par un appareil à entrée numérique. Le circuit de traitement décrit se prête bien à l'intégra- tion en technologie MOS. Il présente une faible consommation et ne nécessite pas de réglages dus par exemple aux change- ments de l'inductance de la bobine de détection, tout en compensant les dérives en température et en tension d'ali- mentation. -8- Revendications 1. Circuit de traitement d'un signal pseudo-oscilla- toire, notamment pour détecteur de proximité inductif ou appareil analogue, comportant: - un circuit oscillant (10) muni d'un condensateur (Cl) et d'une bobine (Ll), - une source d'énergie susceptible d'être reliée à une première borne (10a) du circuit oscillant au moyen d'un premier interrupteur (Il), - un comparateur (14) comparant la tension de relaxation (VA) du circuit oscillant à un seuil prédéterminé (VREF), pour générer des impulsions de mesure (Sl), - un circuit logique (13) qui génère, d'une part, des impul- sions (S2) de commande des cycles de fermeture et d'ouver- ture de l'interrupteur, d'autre part, un signal de sortie (S3) fonction des impulsions de mesure (Sl), caractérisé par le fait que: - une deuxième borne (10b) du circuit oscillant est référen- cée alternativement à un potentiel sensiblement égal à la moitié du potentiel haut (VDD) de l'alimentation et au * potentiel bas de l'alimentation, cette référence alternée étant déterminée par un deuxième interrupteur statique (I2) commandé de manière synchrone au premier interrupteur (Il) par le circuit logique (13). 2. Circuit de traitement selon la revendication 1, caractérisé par le fait que: - la deuxième borne (lOb) du circuit oscillant est reliée au point milieu (D) d'un pont diviseur (R2, R3), - le comparateur (14) présente une entrée de seuil (16) connectée à un point de seuil (C) relié, d'une part, au potentiel haut de l'alimentation via une première source de courant (18), d'autre part, au potentiel bas de - 9 - l'alimentation via une résistance de seuil (R4) et une deuxième source de courant (19). 3. Circuit de traitement selon la revendication 2, caractérisé par le fait que: - le point de seuil (C) est relié au point milieu (D) du pont diviseur par une capacité de découplage (C2) en parallèle à la résistance de seuil (R4), - le point milieu (D) est relié au potentiel bas de l'ali- mentation par une capacité de découplage (C3) en parallèle à la résistance (R3). 4. Circuit de traitement selon la revendication 3, caractérisé par le fait que le point milieu (D) du pont diviseur (R2, R3) est relié à la deuxième borne (0lb) du circuit oscillant par l'intermédiaire d'un troisième inter- rupteur statique (I3) commandé de manière synchrone aux premier et deuxième interrupteurs (Il, I2) par le circuit logique (13). 5. Circuit de traitement selon l'une des revendica- tions 1 à 4, caractérisé par le fait que le comparateur (14) présente une entrée de seuil (16) reliée par l'intermédiaire d'un inter- rupteur statique inverseur (I4) soit à un point (C) couplé à un potentiel de seuil (VREF) soit au potentiel bas de l'ali- mentation, l'interrupteur (I4) étant commandé de manière synchrone aux premier et deuxième interrupteurs (Il, I2) par le circuit logique (13).