FR 2614156 A1 19881021 FR 8805172 A 19880419 La présente invention est dirigée vers un moyen formant filtre perfectionné particulièrement utile en combinaison avec certains types de convertisseurs numériques-analogiques. Les convertisseurs numériquesanalogiques fonctionnent pour produire, à leur sortie, un signal à un niveau analogique correspondant à la valeur d'un signal d'un mot numérique appliqué à leur entrée. Les convertisseurs numériques- analogiques envisagés pour une utilisation dans la mise en pratique de l'invention sont, normalement, périodiquement "initialisés" parce que la sortie du convertisseur numérique/analogique et certains de ses noeuds internes peuvent être à ou prendre des niveaux non souhaitables. Cela est particulièrement vrai d'un convertisseur numérique-analogique qui comprend un réseau d'échelonnage diviseur de tension capacitif car la charge peut s'accumuler en divers points du réseau d'échelonnage avec pour résultat des tensions de décalage aux divers noeuds. Il est par conséquent nécessaire d'initialiser périodiquement la sortie, l'entrée et les noeuds internes du convertisseur numérique-analogique avant ou après application de chaque nouveau signal de mot numérique au convertisseur. Typiquement, le convertisseur numérique-analogique est initialisé juste avant l'application d'un nouveau mot numérique à son entrée. Lorsque les signaux de mot numérique sont cycliquement (ou périodiquement) appliqués à un convertisseur, chaque cycle de conversion de données (TD) comprend un intervalle d'initialisation (TI) suivi d'un intervalle de conversion analogique (Tc). Pendant Ti, la sortie du convertisseur est entraînée à un niveau de référence et, pendant TC, la sortie du convertisseur est entraînée à un niveau déterminé par la valeur du mot numérique introduit. On sait connecter un filtre, tel qu'un filtre à condensateurs commutés à la sortie d'un convertisseur numérique-analogique afin de filtrer la forme d'onde (c'est-à-dire d'éliminer les fortes discontinuités). A titre d'exemple, un filtre à condensateurs commutés connu échantillonne la sortie d'un convertisseur numérique- analogique pendant M (tel que 16) sous-intervalles égaux ou unités de temps, o M est un nombre entier, et pendant l'une des M unités de temps d'échantillonnage (normalement la première ou la dernière), la sortie du convertisseur est établie à une amplitude du niveau de référence. Typiquement, le filtre à condensateurs commutés comprend une section d'entrée d'échantillonnage et de maintien pour échantillonner la sortie du convertisseur et stocker les niveaux des signaux échantillonnés et un intégrateur qui intègre, ou filtre, les échantillons. Le signal produit à la sortie de l'intégrateur peut alors être plus amplement traité par des étages successifs de filtre. L'initialisation périodique du convertisseur numérique-analogique, bien que nécessaire, introduit des composantes non souhaitées, errornées ou de bruit dans le signal produit à la sortie du convertisseur. A chaque fois que le convertisseur est initialisé, sa sortie est commutée, au début de l'initialisation, d'un niveau correspondant à un signal d'entrée à un niveau correspondant à une tension de référence et, à la fin de l'initialisation, la sortie du convertisseur est de nouveau commutée du niveau de référence à un nouveau niveau de signal. Ainsi, étant donné la nécessité d'initialiser le convertisseur numérique-analogique, sa sortie est commutée deux fois pendant un court intervalle de temps, produisant des discontinuités et des composantes de bruit à haute fréquence qui sont alors appliquées au filtre. L'introduction de ces discontinuités et des composantes de bruit à haute fréquence dans le système n'est pas souhaitable car cela nécessite un filtrage supplémentaire, qui signifie plus de complexité et de frais. De même, le filtrage additionnel retarde le traitement du signal. Le problème associé à la production des niveaux non voulus ou "erronés" pendant chaque TI, o ces niveaux non voulus se produisent dans un courant de signaux qui représentent l'information, est résolu dans des circuits selon l'invention en stockant la valeur du signal produit à la sortie du convertisseur numérique- analogique juste avant TI. La valeur du signal stockée juste avant T est alors appliquée et continue à être appliquée au circuit du filtre tandis que le convertisseur numérique-analogique est initialisé. Les niveaux de référence produits à la sortie du convertisseur pendant TI ne sont pas appliqués au filtre et n'affectent pas le traitement du signal. Dans un circuit particulier selon l'invention, la sortie d'un convertisseur numérique-analogique est couplée par un moyen de commutation, qui comprend un moyen de stockage analogique, à un circuit d'intégration pour le filtrage. Le moyen de commutation comprend un moyen pour échantillonner la sortie du convertisseur juste avant TI et pour stocker la valeur du signal sur un moyen de stockage analogique. A l'arrivée de et pendant TI, le moyen de stockage analogique est couplé au circuit d'intégration et le convertisseur est découplé du moyen de stockage analogique et du circuit d'intégration. La valeur du signal appliqué au circuit d'intégration est alors la valeur du signal présent à la sortie du convertisseur numérique-analogique juste avant le temps TI. Cela empêche le niveau de référence (non-signal) produit à la sortie du convertisseur pendant l'initialisation d'être appliqué à l'entrée du filtre et permet de produire une forme d'onde continue plus régulière à la sortie du filtre. L'invention sera mieux comprise et d'autres buts, caractéristiques, détails et avantages de celle-ci apparaîtront plus clairement au cours de la description explicative qui va suivre faite en référence aux dessins schématiques annexés donnés uniquement à titre d'exemple illustrant un mode de réalisation de l'invention et dans lesquels: - la figure 1 donne un schéma bloc d'un convertisseur numérique-analogique de l'art antérieur utilisant un filtre à condensateurs commutés conventionnel; - la figure 2 montre les traces a-d des signaux qui apparaissent aux points portant des lettres identiques dans le convertisseur numérique-analogique de la figure 1 et montre les traces e, f et Mequi pour comparer la sortie (trace f) du convertisseur numérique- analogique de la figure 1 à la sortie équivalente (trace Mequi) de convertisseur numérique-analogique de la figure 3 selon l'invention; les traces e, f et Mequi étant tracées à une échelle différente des traces ad; - la figure 3 donne un schéma bloc d'un convertisseur numériqueanalogique perfectionné selon l'invention; et - la figure 4 montre les traces des signaux qui apparaissent aux points portant des lettres identiques dans le convertisseur numérique-analogique de la figure 3. Dans la description qui suit, des chiffres identiques de référence sont utilisés sur les figures 1 et 3 pour désigner un appareil ayant une fonction correspondante. Pour la facilité de l'explication, le terme "signal de commande" indique les portions relativement positives des traces ou impulsions de tendance positive, telles que celles montrées aux figures 2 et 4. Le circuit convertisseur numérique-analogique de l'art antérieur montré à la figure 1 comprend une section d'entrée 10, une section 20 de convertisseur numérique-analogique, un filtre 30 et un circuit 40 de synchronisation, temporisation et commande. Dans le circuit de la figure 1, un courant de signaux numériques d'entrée se propageant en série (impulsions) est appliqué à une borne d'entrée i de la section 10. On peut supposer que les signaux numériques d'entrée (impulsions) sont appliqués par groupes de N (comme huit) impulsions, chaque groupe de N (comme huit) impulsions définissant un mot, et chaque impulsion représentant soit un "1" logique, c'est-à-dire une pleine amplitude ou un "0" logique, c'est-à-dire une amplitude négligeable. Le nombre des "uns" et "zéros" dans chaque mot définit l'amplitude du signal analogique correspon- dant éventuellement produit à la sortie 26 du circuit d'échelonnage 22 et à la sortie 2 du filtre. La section d'entrée 10 comprend un tampon 11 répondant au courant des signaux numériques d'entrée appliqués en série à la borne d'entrée 1 et aux signaux de commande à la ligne 14 du circuit 40 pour faire passer les signaux numériques d'entrée par groupes de huit (c'est-à-dire un mot à la fois) vers un registre à décalage 12. Chacun des signaux numériques se présentant en série, apparaissant à la borne d'entrée 1 est configuré de manière appropriée dans le tampon 11. Les signaux numériques en forme à la sortie du tampon 11 sont alors introduits dans le registre à décalage 12, sous la commande des signaux de temporisation produits dans le circuit 40. La section 10 comprend de. plus un moyen pour le déclenchement du registre à décalage 12, chaque mot de 8 bits en même temps, chacun des 8 signaux numériques d'entrée se propageant en série correspondant à un mot étant ainsi transféré en parallèle sur huit lignes formant un bus 15 et via le bus 15 à l'entrée du circuit convertisseur numérique-analogique 20. Le circuit 20 comprend un montage de verrouillage 21, un circuit d'échelonnage 22 et un amplificateur 23. Le montage de verrouillage 21 comprend des verrouillages ou bascules (flips- flops) qui répondent à et stockent l'information numérique reçue en parallèle du registre à décalage 12. Les N (tels que 8) bits binaires de chaque mot numérique introduit assemblés dans le registre 12 de la section d'entrée 10 et transférés en parallèle, via les conducteurs 15, aux entrées des verrouillages 21, sont stockés dans les verrouillages 21 en réponse à un signal de commande "a", du type montré en "a" sur la figure 2, qui est appliqué à l'entrée de validation E des verrouillages 21. Les sorties numériques des verrouillages dans le circuit 21 sont appliquées à l'entrée du circuit d'échelonnage 22 qui convertit l'information numérique présente à son entrée en un niveau analogique à sa sortie 26. Le circuit d'échelonnage 22 peut par exemple être un circuit d'échelonnage capacitif du type montré à la figure 1 du brevet US No. 4 641 130 intitulé "Analog-to-Digital Converter with Scaling of Input Signal" au nom de Mastroianni ou dans le brevet US No. 4 380 756 intitulé "Charge Redistribution Circuit Having Reduced Area" au nom de Worsman ou le brevet US No. 4 195 282 intitulé "Charge Redistribution Circuits" au nom de Cameron. La sortie 26 du circuit d'échelonnage 22 est connectée à l'entrée d'un amplificateur opérationnel 23 dont la sortie est connectée à une ligne de sortie 24 qui est connectée à l'entrée du filtre à condensateurs commutés 30. Pour la facilité de la description qui suit, on suppose que des mots numériques sont cycliquement appliqués à l'entrée du convertisseur numérique analogique (c'est-à-dire à la fréquence de 8kHz), avec un mot numérique différent appliqué à chaque cycle (par exemple un mot différent étant appliqué toutes les 125 microsecondes). On suppose de plus que: (a) pendant. chaque cycle de conversion de données (To), typiquement au début de chaque cycle, le convertisseur numérique- analogique est initialisé pendant TI, que l'on peut voir s'étendant du temps tll au temps t12 sur la figure 2 et que, pendant chaque TI, la sortie du convertisseur numérique-analogique est établie à un niveau de référence, VREF, montré aux formes d'ondes b et f; et (b) que pendant TC de chaque cycle, l'information du signal analogique est produite à la sortie 24 du convertisseur numérique-analogique correspondant à la valeur du mot numérique introduit. Le circuit convertisseur 20 est initialisé une fois par cycle, d'un temps t l à un temps t^2, (o, L est un nombre entier indiquant le nombre de cycles) par l'application d'un signal impulsionnel "a" via un conducteur 44 à l'entrée d'initialisation I du circuit d'échelonnage 22. pendant chaque TI (c'est-à-dire le temps t rl au temps t 2, le circuit d'échelonnage 22 produit à sa sortie 24 une amplitude au niveau de référence, comme cela est montré par les traces b et f de la figure 2. L'opération d'initialisation du circuit d'échelonnage 22 est connue et ne doit pas être plus amplement décrite en détail. A la fin de chaque TI (temps t12 et t22 de la figure 2), l'opération d'initialisation du circuit 20 est terminée. Ensuite, le circuit d'échelonnage 22 produit à sa sortie 26 l'information analogique correcte (c'est-à-dire l'information analogique correspondant à la valeur codée dans le mot numérique qui est traité) jusqu'à TI suivant. Ainsi, comme le montre la trace b de la figure 2, pendant la partie d'initialisation de chaque cycle, la sortie 24 prend une amplitude du niveau de référence et pendant la partie restante de l'intervalle, elle prend un niveau indiquant l'information. Le filtre 30 comprend un circuit intégrateur 31 à condensateurs commutés et des étages additionnels de filtre 32. L'intégrateur 31 comprend un premier commutateur Si, un second commutateur S2 et un moyen de stockage capacitif (ou analogique) Cl. La combinaison de Si, C1 et S2 fonctionne comme une résistance dépendant de la fréquence connectée entre le conducteur 24, qui sert également d'entrée du filtre, et le noeud "d'addition" 33. Le noeud 33 est appelé le noeud d'addition car les courants d'entrée et de réaction s'additionnent à ce point. La fréquence à laquelle Si1 et S2 sont commutés détermine la résistance équivalente du réseau (S1, C1, S2) comme on le sait. Voir, par exemple, les brevets US No. 4 483 017 intitulé "Pattern Recognition System Using Switched Capacitors" au nom de Hampel et autres et No. 4 429 285 intitulé "Frequency-Controlled Variable-Gain Amplifiers" au nom de Bradshaw. Chacun des commutateurs Si et S2 est indiqué à la figure 1 comme étant un commutateur à ouverture-fermeture, du type mécanique. Cependant, on comprendra que d'autres types de commutateurs, comme du type à simple conductivité ou à transistor complémentaire ou portes de transmission et/ou comme cela est montré dans les références citées ci-dessus, peuvent être utilisés pour accomplir la fonction de chacun des commutateurs Si et S2. Chacun des commutateurs Si et S2 a une entrée de commande et est validé (fermé) par l'application, à son entrée de commande, d'une impulsion positive. Les commutateurs SI et S2 sont alternativement validés, M (comme 16) fois pendant chaque TI et TC, au moyen d'impulsions ne se chevauchant pas, appliquées aux conducteurs 45 et 46. Le commutateur S1, en réponse à un signal de commande "c" tel que montré à la figure 2, échantillonne les signaux analogiques présents sur la ligne 24 et applique le signal échantillonné au condensateur Cl, le signal échantillonné étant ainsi stocké au condensateur Cl. Le commutateur S2, en réponse aux signaux de commande "d" du type montré à la figure 2, couple les signaux stockés au condensateur Cl au noeud d'addition 33 de l'intégrateur. L'intégrateur comprend un condensateur d'intégration C31 et un amplificateur.opérationnel A31 ayant une borne d'entrée négative (-), une borne d'entrée positive (+) et une borne de sortie 031. Le condensateur C31 est connecté entre la borne de sortie 031 et la borne d'entrée négative de A31 qui est connectée au noeud d'addition 33. La borne d'entrée positive est illustrée ramenée à la masse. La sortie 031 est couplée via un moyen additionnel de filtrage 32 à la borne de sortie 2. Le circuit de temporisation et de commande 40 comprend un moyen répondant aux signaux de commande appliqués au bus 7 et au montage dans le moyen de synchronisation 43 pour synchroniser le fonctionnement de la section d'entrée 10 et le fonctionnement du circuit convertisseur 20 et du filtre 31 au moyen de signaux de temporisation de synchronisation produits dans le circuit 40. Le circuit 40 comprend un moyen de synchronisation 43 pour attaquer la section d'entrée 10 à une fréquence appropriée à la fréquence à laquelle les mots assemblés sont disponibles pour une application aux verrouillages 21 et afin de synchroniser le fonctionnement du filtre 31 sur le fonctionnement des verrouillages 21 et du circuit d'échelonnage 22. Le moyen de synchronisation peut être l'un parmi un certain nombre de circuits connus et ne sera pas décrit en détail. Le circuit 40 comprend également une source d'impulsions d'horloge (SC) 41, répondant également aux signaux de commande au bus 7, dont la sortie (les impulsions d'horloge "c" également appelées signaux.de commande "c") est connectée à l'entrée d'horloge (CLK) d'un circuit compteur 42 pour produire les signaux de commande "a", comme le montre la figure 2, qui sont apliqués par la ligne 44 à l'entrée (E) des verrouillages 21 et à une entrée (I) du circuit d'échelonnage 22. Une impulsion "a" est produite pour un nombre M d'impulsions "c", M étant un nombre entier tel que 16, comme cela est montré à la figure 2. Les signaux impulsionnels "a" sont également espacés les uns des autres dans le temps et se présentent à une fréquence suffisante pour admettre chaque mot de N bits assemblé dans le registre 12 vers les verrouillages 21. Les signaux de commande "c" sont également couplés via la ligne 45 au commutateur S1 pour contr8ler la mise en circuit et hors circuit du commutateur Sl et ainsi contrôler l'échantillonnage du signal sur la ligne 24 et le transfert du signal sur la ligne 24 au condensateur Cl. Les impulsions d'horloge "c" sont également appliquées à un réseau 43' à retard (D) pour produire un signal de commande "d" qui est appliqué via la ligne 46 au commutateur S2. Le signal de commande d commande la mise en circuit et hors circuit du commutateur S2 et le transfert de l'information du condensateur Cl au noeud d'entrée 33 de l'amplificateur opérationnel A31. Les signaux de commande a, c et d sont montrés par les traces de noms identiques de la figure 2. A partir de la relation des signaux indiqués par les traces c et d, on peut voir que les impulsions positives sur les conducteurs 45 et 46, qui servent de signaux de commande, ne se chevauchent pas. Le nombre M d'impulsions "c" et le nombre M d'impulsions "d" produites pendant chaque cycle de conversion de données (TD) définissent M sous-intervalles ou unités de temps pendant chaque cycle. La fonction générale du circuit montré à la figure 1 est: (a) assembler à une certaine fréquence fixe, dans la section d'entrée 10, des bits de données se présentant en série, qui sont introduits à la borne 1, en mots de N bits, N étant un nombre entier tel que huit; (b) coupler, via "N" trajets indiqués dans l'ensemble en , chaque mot assemblé de N bits à une entrée de données, comprenant des verrouillages 21, du circuit convertisseur 20; (c) convertir, au moyen du circuit d'échelonnage 22, la valeur codée dans chaque mot numérique introduit, en un niveau analogique correspondant et produire, par l'amplificateur opérationnel 23, à la sortie 24 du circuit convertisseur , un signal analogique continu correspondant à la valeur du signal numérique introduit; (d) transférer les échantillons prélevés pendant chacun des M (tel que 16) sous intervalles ou unités de temps de longueur égale de l'intervalle du signal analogique à travers la section d'entrée d'échantillonnage et de maintien de l'étage de filtre à condensateurs à commutation 31 à l'intégrateur de l'étage 31; et (e) filtrer dans l'étage 31 et dans les étages suivants de filtre (indiqués dans l'ensemble en 32) en un signal de sortie analogique continu d'un niveau échelonné à la sortie 2. Au début de chaque Ti, (temps t Q1 comme le montrent les traces b et f de la figure 2, les sorties 26 et 24 du convertisseur numérique-analogique 20 sont entraînées à un niveau de référence, VREF, quelle que soit la valeur du bit de l'information lu au préalable. La trace b représente, essentiellement, un cycle à la sortie 24 tandis que la trace f représente le niveau.du signal à la sortie 24 sur plusieurs cycles. A la fin de chaque TI (comme le temps TO 2) comme le montre la figure 2, les sorties 26 et 24 sont de nouveau entraînées à un niveau correspondant à la valeur du signal d'entrée comme le montrent les traces b et f. Ainsi, comme cela est très évident en se référant à la trace f, pendant chaque TI, le niveau à la sortie du circuit d'échelonnage est commuté deux fois entre deux niveaux différents (le niveau du signal et le niveau de référence) en une très courte période de temps. La commutation de la sortie de cette manière introduit un bruit à haute fréquence et de fortes discontinuités dans le circuit. De même, l'application du niveau de référence au filtre pour un traitement subséquent est équivalente à la lecture 'd'un faux bit de l'information dans le système car le niveau de référence introduit dans le système n'a aucun rapport avec la valeur réelle du signal d'entrée. Pour filtrer les discontinuités ajoutées et supprimer le bruit ajouté à haute fréquence, il faut un filtrage additionnel. Dans des circuits selon l'invention, l'effet du niveau de référence imposé sur le réseau d'échelonnage pendant le cycle d'initialisation est empêché d'affecter le reste du circuit. Comme le montre la figure 3, et comme cela sera détaillé ci-dessous, dans des circuits selon l'invention, seule l'information correspondant au signal réel d'entrée est introduite dans le circuit du filtre et se propage pour un plus ample traitement. Cela élimine la nécessité d'un filtrage additionnel requis dans l'art antérieur. Dans le convertisseur numérique-analogique de la figure 3, comme pour le convertisseur numérique- analogique de la figure 1, des bits de données se propageant en série sont appliqués à l'entrée 1 et sont assemblés dans la section 10 en mots numériques de N bits chacun, et les bits de chaque mot sont alors appliques en parallèle au circuit convertisseur 20, o N est un nombre entier, tel que huit. Le fonctionnement de la section d'entrée 10 de la figure 3, comme celle de la figure 1, est synchronisé sur le fonctionnement du circuit de temporisation 40. Les N bits de chaque mot assemblé dans la section d'entrée 10 sont appliqués en parallèle à l'entrée de données du circuit convertisseur 20. Le circuit convertisseur 20 admet un mot numérique appliqué à son entrée de données et est initialisé en réponse aux signaux de commande reçus par le conducteur 44, d'un circuit de temporisation 401. Le fonctionnement des circuits 10 et 20 est similaire à celui indiqué dans la description de la figure 1 et ne sera pas répété. Le circuit de temporisation 401 de la figure 3, comme le circuit de temporisation 40 de la figure 1, comprend une source 41 d'impulsions d'horloge fonctionnant continuellement, qui répond également aux signaux de commande au bus 7. Pendant chaque cycle de conversion de données (TD), la source 41 produit M impulsions d'horloge "h" régulièrement espacées (indiquées par la trace h de la figure 4); o M est, par exemple, un nombre entier, tel que 16. Comme sur la figure 1, les "h" impulsions d'horloge de la source 41 de la figure 3 sont appliquées à l'entrée du compteur 42, forçant le compteur 42 à produire "g" signaux impulsionnels (indiqués par la trace g de la figure 4) au conducteur 44, qui sont utilisés comme signaux d'initialisation au commencement de chaque cycle de conversion de données. Les impulsions d'horloge "h" de la source 41 de la figure 3 sont également appliquées via le conducteur 451 au dispositif à retard 43' pour produire un groupe de "i" impulsions au conducteur 462 (ce qui est indiqué par la trace i de la figure 4), qui ne recouvrent pas les impulsions h au conducteur 451. Le filtre à condensateurs commutés 311 montré à la figure 3 comprend un premier moyen de commutation composé de premier et troisième commutateurs S1 et S3 et un second moyen de commutation composé de second et quatrième commutateurs S3 et S4. Le filtre à condensateurs commutés 311 comprend également un premier condensateur Cl et un second condensateur C2. Chacun des commutateurs S1 et S3, lorsqu'il est validé, relie l'entrée du filtre 311 à l'un des condensateurs respectifs Cl et C2. Chacun des second et quatrième commutateurs S2 et S4, lorsqu'il est validé, relie un condensateur respectif C1 ou C2 au "noeud d'addition" 33. Chacun des commutateurs S1, S2, S3 et S4 peut être un simple transistor ou un transistor complémentaire, une porte de transmission, comme on l'a décrit pour les commutateurs S1 et S2 au préalable en se réfèrant à la figure 1. Les entrées de commande des commutateurs S1 et S3 sont connectées ensemble et à un conducteur de sortie 450 du circuit 401. L'entrée de commande de chacun des commutateurs S2, S4 est connectée à un conducteur respectif des conducteurs de sortie 460 et 461 du circuit 401. Le circuit de temporisation 401 de la figure 3 produit, à son conducteur de sortie 450, les signaux de commande "J" (indiqués par la trace J de la figure 4) qui valident les deux commutateurs S1 et S3, concurremment, un nombre (M-1) de fois pendant chaque Tc. Le circuit 401 produit également, à son conducteur de sortie 460, les impulsions de commande "k" (indiquées par la trace k de la figure 4), qui valident le commutateur S2 un nombre (M,-1) de fois pendant chaque Tc. Les impulsions "k" ne recouvrent pas les impulsions "J" et lorsque S1 (et S3) est en circuit, S2 est hors circuit et lorsque S2 est en circuit, S1 (et S3) est hors circuit. Par ailleurs, la 2-614156 production des impulsions "j" et/ou "k" est inhibée pendant Ti, et le.s commutateurs Si, S3 et S2 restent ouverts (hors circuit) pendant chaque TI. Pendant chaque TI, le circuit de temporisation 401 produit une impulsion "1" (indiquée par la trace 1 de la figure 4) au conducteur 461, qui valide le commutateur S4 et provoque le transfert du signal de pré-initiali- sation stocké au condensateur C2 vers le noeud 33. Avant de décrire le circuit et le fonctionnement de la figure 3 en détail, il faut noter que le circuit de la figure 3 se définit, par rapport au circuit de la figure 1, par les points importants qui suivent: 1. Le filtre 311 est modifié relativement au filtre 31 par le fait qu'un condensateur additionnel C2 est prévu avec un moyen de commutation S3 et S4 pour également échantillonner et stocker les signaux produits à la sortie 24 du convertisseur numérique-analogique 20, et pour coupler sélectivement le signal stocké au noeud 33 de l'intégrateur; 2. Le circuit de temporisation et de commande 401 est modifié relativement au circuit 40 pour produire les signaux nécessaires de commande pour faire fonctionner le filtre 311 de manière que: (a) le condensateur C2 échantillonne et stocke via le commutateur S3-le signal "anlogique" produit à la sortie 24 du convertisseur numérique-analogique 20 Juste avant. TI; (b) pendant TI, le filtre 311 soit découplé de la sortie 24; et (c) le condensateur C2 soit couplé via le commutateur S4 au noeud 33 de l'intégrateur pendant TI pour qu'ainsi le signal de pré-initialisation stocké sur C2 passe à l'intégrateur et que le niveau analogique correspondant à la valeur du signal d'entrée juste avant TI continue à être appliqué à l'intégrateur pour un plus ample traitement à travers le filtre. Le fonctionnement du circuit de la figure 3 est décrit ci-dessous en se référant à la figure 4. On suppose qu'avant le temps t11, un signal ayant un niveau Ll est présent à la sortie 24 et est stocké au condensateur C2. Au début de Ti, au tempstll, l'impulsion "g" devient positive et la sortie 24 est entratnée à un niveau de référence, VREF, comme cela est montré pour la trame m de la figure 4. Comme le signal "J" reste bas pendant l'intervalle d'initialisation, les commutateurs Si et S3 restent ouverts (hors circuit). En conséquence, le niveau de référence à la sortie 24 ne se trouve pas transféré à Cl et/ou C2. Comme le signal "k" reste également bas pendant l'intervalle d'initialisa- tion, le commutateur S2 reste également ouvert (hors circuit) et le niveau du signal présent sur Cl n'est pas couplé au noeud 33. Le signal Lt étant stocké sur C2 est une représentation analogique valable et non adultérée du signal d'entrée car le commutateur S3 a été utilisé pour coupler le niveau Ll pendant un intervalle de temps précédant T et depuis ce temps, S3 est resté ouvert et le commutateur S4 n'a pas été fermé. Lorsque le signal "l" devient positif au temps tla, pendant Ti, le commutateur S4 est validé (fermé ou mis en circuit) et le niveau Lt stocké à C2 est transféré au noeud d'addition 33 de l'intégrateur. En conséquence, le signal transféré au noeud 33 pendant l'intervalle d'initialisation a la même valeur ou le même niveau que le signal appliqué au noeud 33 Juste avant l'intervalle d'initialisation. Le signal d'entrée fourni au noeud 33 pendant TI a alors une valeur déterminée par un niveau de tension ou de signal comme le montre l'équivalent de la trace M sur la figure 4. A la fin de TI, au temps t12, le signal "g" retourne au niveau "bas" et la sortie 24 du convertisseur analogique- numérique 20 est entraînée à un niveau de signal réel (tel que le niveau de signal L2 de la trace m de la figure 4). A l'impulsion "J" suivante, montrée par il à la figure 4, Si et S3 sont validés et le niveau du signal L2 est échantillonné par Sl et S3 et stocké aux condensateurs Cl et C2 respectivement. A l'impulsion "k" suivante, montrée par kl à la figure 4, S2 est validé et le niveau L2 stocké sur Cl est transféré au noeud 33. Le niveau L2 stocké sur C2 du fait de jil reste stocké sur C2 jusqu'à l'impulsion "j" suivante, montrée par j2 sur la figure 4, o le niveau à. la sortie 24 est transféré aux condensateurs Cl et C2. Cependant, C2 reste à l'état auquel il est établi (c'est-à-dire non perturbé) car son information n'est pas extraite. En supposant que le niveau L2 reste constant Jusqu'au temps t21, le niveau du signal L2 couplé au noeud 33 reste constant. Ainsi, au temps tl, 16 o l'impulsion j (M-l) devient positive, o l'impulsion j(M-l) est la 15ème impulsion "J" depuis la fin de l'intervalle d'initialisation au temps t 12, le niveau L2 est de nouveau appliqué à Cl et C2 via les commutateurs Sl et S3. A l'impulsion "k" suivante, montrée par k(M-1) sur la figure 4, le signal stocké à Cl est transféré au noeud 33. Le transfert peut perturber le niveau de Cl. Cependant, il faut noter que le condensateur C2 reste non perturbé et stoeke un niveau réel L2 car S4 reste hors circuit et S3 est maintenant ouvert. Au temps t21, TI est institué et la sortie 24 passe au niveau de référence. Mais, pendant TI, il n'y a ni impulsion "j" ni impulsion "k". Par conséquent, les commutateurs Sl, S2 et S3 restent hors circuit. Maintenant, l'impulsion "l" se produisant au temps t2a, identifiée par lm sur la figure 4, force le niveau L2 stocké à C2 à être transféré au noeud 33. Il est par conséquent évident que tandis que la sortie 24 du convertisseur numérique-analogique est commutée au début de chaque période d'initialisation entre un signal analogique et le niveau de référence et à la fin de chaque période d'initialisation entre le niveau de référence et un nouveau niveau analogique, le signal transféré au noeud 33 et par le filtre est toujours commuté uniquement pendant les niveaux de signal analogique. Le signal traité par l'intégrateur est alors tel que montré par l'équivalent de la trace M des figures 2 et 4 Mequi). Il faut noter que sur la figure 2, l'équivalent de la trace M a été tracé en dessous de la trace f et sur plusieurs cycles pour accentuer la réponse du circuit de l'invention en comparaison au circuit de l'art antérieur. Ainsi,-les circuits selon l'invention permettent d'éliminer, des signaux qui sont traités par le filtre, les composantes de bruit à haute fréquence et le changement de niveau introduit à la sortie du conver- tisseur du fait de la nécessité de l'initialisation. Il est important que C2 fonctionne comme un moyen de stockage analogique et stocke un signal de pré-initialisation (c'est-à-dire un niveau correspondant à la valeur du signal d'entrée juste avant initialisa- tion). Il est également important que les demandeurs reconnaissent que le filtre de l'art antérieur pourrait être modifié par addition de commutateurs S3 et S4 et du moyen de stockage analogique C2 sans affecter l'intégration de l'intégrateur 31. Le schéma souhaité des signaux de commande aux conducteurs de sortie 450, 460 et 461, est produit au moyen d'inverseurs 411, 415, 416, 419 et 420; de circuits NON-ET 412, 413, 417 et 418; et de bascules 414 du type à établissement-positionnement, tous étant connectés comme cela est indiqué à la figure 3. La source 41 d'impulsions d'horloge, le dispositif à retard 43' et le compteur 42 fonctionnent comme on l'a décrit en se référant à la figure 1. Le fonctionnement du circuit 401 de temporisation et de commande de la figure 3 sera mieux compris en se référant à la figure 4. Comme on l'a noté ci-dessus, la source d'horloge 41 produit les impulsions "h" comme cela est montré par la trace nommée de manière identique sur la figure 4. Au flanc menant (positif) de chaque 16ième ou Mième impulsion "h" appliquée au compteur 42, la sortie "g" du compteur 42 passe à l'état "haut" et reste "haute" Jusqu'au flanc menant (positif) de l'impulsion "h" suivante, point auquel "g" passe à l'état bas et un intervalle de conversion analogique (Tc) est amorcé. Le signal "g" est appliqué à une entrée de la porte NON-ET 413 et à l'inverseur 411 dont la sortie, qui est l'équivalent de g, est appliquée à une entrée de la porte NON-ET 412. Les impulsions "h"' sont appliquées aux secondes entrées des portes 412 et 413. La sortie 0412 de la porte NON-ET 412 est appliquée à l'inverseur 415, à la sortie duquel sont produites les impulsions "j" qui commandent la mise en circuit et hors circuit des commutateurs Si et S3. Il faut noter qu'une impulsion "J" est produite à chaque fois qu'une impulsion "h" est produite, sauf pendant la période d'initialisation o l'impulsion "g" est haute. La sortie 0412 est appliquée à l'entrée R de la bascule 414 et la sortie 0413 de la porte NON-ET 413, montrée par la trace de-nom identique de la figure 4, est appliquée à l'entrée S de la bascule 414. La sortie Q de la bascule 414 (montrée par la trace de nom identique sur la figure 4) est appliquée à l'inverseur 416 et une entrée de la porte NON-ET 418. La sortie 0416 de l'inverseur 416, montrée par la trace de nom identique de la figure 4, est appliquée à une entrée de la porte NON-ET 417. Un signal "i", montré par une trace de nom identique sur la figure 4, dérivé du signal "h" par un réseau à retard 43', est appliqué aux secondes entrées des portes NON-ET 417 et 418. Le retard 43' est conçu pour assurer que la partie positive des impulsions "i" ne recouvrira pas la partie positive des impulsions "h", les impulsions "j" et "k" ne se recouvrant pas. Cela assure que lorsque S1 et S3 sont fermés (ou validés), S2 (et S4) sera inhibé et que lorsque S2 (et S4) est validé (fermé) S1 et S3 sont inhibés. L'application de la sortie 0416 (qui est l'inverse de Q414) à la porte NON-ET 417 et l'inversion de la sortie de 417 via l'inverseur 419 produit les impulsions "k" qui sont appliquées au bras de commande du commutateur S2. Il y a une impulsion "k" produite par impulsion "J", les impulsions "k" étant retardées relativement aux impulsions "j" pour assurer une opération d'ouverture avant fermeture des commutateurs S1 et S2 et la propagation appropriée du signal. Il est évident, par le fonctionnement du circuit, que le circuit inhibe la production d'une impulsion "J" et/ou d'un impulsion "k" pendant le temps TI. La sortie (0418) de la porte NON-ET 418 est appliquée à l'inverseur 420 dont la sortie est le signal "1" ayant la forme montrée par la trace de même nom de la figure 4. Un signal impulsionnel "1" positif est produit, une fois par cycle, pendant TI. L'impulsion "1" positive valide le commutateur S4 et provoque le transfert du signal stocké au condensateur C2 au noeud d'entrée 33 de l'intégrateur. Le montage montré à la figure 3 du circuit de temporisation 401 pour produire le schéma requis des signaux de commande aux conducteurs 450, 460 et 461 n'est donné qu'à titre d'exemple. On notera que de nombreuses autres configurations de dispositifs logiques (portes NON-ET, inverseurs, bascules, etc...) peuvent être utilisées pour produire des signaux similaires de commande. Dans le circuit de la figure 3, les entrées de commande des commutateurs Si et S3 sont connectées l'une à l'autre. En conséquence, pendant chaque intervalle de conversion, les commutateurs Si et S3 sont concurremment validés (M-l) lois, les commutateurs Si et S3 appliquant un échantillon du signal analogique aux condensateurs Cl' et C2. Comme tous les signaux échantillonnés pendant les (M-l) impulsions de chaque intervalle d'un signal analogique sont d'une amplitude uniforme, l'effet de ce stockage continu d'échantillons sur le. profil des ensembles d'échantillons de sortie est nul. Il est évident qu'au lieu de valider le commutateur S3 à chaque fois que le commutateur Si est validé, S3 pourrait être validé une fois avant chaque intervalle d'initialisation pour coupler la valeur alors existante du niveau analogique au condensateur C2. REVENDICATIONS 1. Ensemble d'un filtre et d'un convertisseur numérique-analogique, caractérisé en ce qu'il comprend: un convertisseur numérique-analogique (20) ayant une entrée à laquelle sont appliqués des signaux numériques et ayant une sortie o sont produits des signaux analogiques correspondant auxdits signaux numériques, ledit convertisseur comprenant un moyen pour l'initialiser périodiquement pendant un intervalle d'initialisation, et pendant chaque intervalle d'initialisation, la sortie du convertisseur est établie à un niveau de tension de référence; et un filtre (311) ayant une entrée et une sortie; ledit filtre étant couplé à son entrée à la sortie dudit convertisseur, ledit filtre ayant un moyen pour sélectivement échantillonner, stocker et traiter les signaux présents à la sortie dudit convertisseur, ledit filtre comprenant également un moyen pour échantillonner et stocker sélectivement le signal de "pré-initiali- sation" présent à la sortie dudit convertisseur Juste avant l'initialisation dudit convertisseur et pour traiter ledit signal de préinitialisation dans ledit filtre pendant ledit intervalle d'initialisation, ledit filtre comprenant de plus un moyen pour inhiber le traitement dans et via ledit filtre des signaux présents à la sortie dudit convertisseur pendant ledit intervalle d'initialisation. 2. Ensemble selon la revendication 1, caractérisé en ce que le filtre est un filtre à condensateurs commutés (311). 3. Ensemble selon la revendication 1, caractérisé en ce que le moyen pour sélectivement échantillonner et stocker les signaux présents à la sortie du convertisseur numérique-analogique comprend des premier et- second moyens commutateurs (S1, S2) et un premier condensateur; et en ce que le moyen pour sélectivement échantillonner et stocker le signal de préinitialisation comprend des troisième et quatrième moyens commutateurs (S3, S4) et un second condensateur (C2). 4. Ensemble selon la revendication 3, caractérisé en ce que le premier moyen commutateur (S1) est couplé entre la sortie du convertisseur et le premier condensateur; en ce que le second moyen commutateur (S2) est couplé entre le premier condensateur et un noeud intermédiaire (33); en ce que le troisième moyen commutateur (S3) est couplé entre la sortie du convertisseur et le second condensateur; et en ce que le quatrième moyen commutateur (S4) est couplé entre le second condensateur et le noeud intermédiaire. 5. Ensemble selon la revendication 4, caractérisé en ce que le filtre comprend de plus: un amplificateur opérationnel (A31) ayant une entrée et une sortie, ladite entrée étant connectée au noeud intermédiaire; et un condensateur d'intégration (C31) connecté entre la sortie de l'amplificateur opérationnel et le noeud intermédiaire. 6. Ensemble selon la revendication 3, caractérisé en ce qu'il comprend de plus un moyen pour valider, pendant l'intervalle d'initialisation, le quatrième moyen commutateur (S4) et inhiber les premier, second et troisième moyens commutateurs (Si, S2, S3). 7. Ensemble selon la revendication 1, caractérisé en ce que le filtre comprend: un amplificateur opérationnel (A31) ayant une entrée et une sortie, ladite entrée étant connectée à un noeud d'addi- tion; un condensateur d'intégration (C31) connecté entre la sortie de l'amplificateur et le noeud; le moyen pour sélectivement échantillonner, stocker et traiter le signal présent à la sortie dudit convertisseur (20) comprenant des premier et second moyens de communication (S1 et S2) et un premier moyen de stockage analogique ( C1) couplé entre la sortie du convertisseur et le noeud d'addi- tion; et en ce que le moyen pour sélectivement échantillonner et stocker le signal de pré-initialisation et pour traiter ledit signal de préinitialisation comprend des troisième et quatrième moyens commutateur et un second moyen de stockage analogique couplé entre la sortie du convertisseur et le noeud d'addition (C2). 8. Ensemble selon la revendication 1, caractérisé' en ce que le filtre comprend de plus un noeud d'addition (33); un amplificateur opérationnel (A31) ayant une entrée connectée au noeud d'addition et ayant une sortie connectée à la borne de sortie du filtre (311); un condensateur d'intégration (C31) connecté entre la borne de sortie et le noeud d'addition du filtre (311); des premier, second, troisième et quatrième moyens com- mutateurs (S1, S2, S3, S4); des premier et second moyens de stockage analogique (Cl, C2); un moyen reliant le premier moyen commutateur entre la borne d'entrée du filtre (311) et le premier moyen de stockage analogique pour sélectivement coupler le signal à ladite borne d'entrée audit moyen de stockage analogique; un moyen reliant le second moyen commutateur entre le premier moyen de stockage analogique et. le noeud d'addition pour sélectivement coupler le signal stocké au premier moyen de stockage analogique audit noeud intermédiaire; un moyen reliant ledit troisième moyen commutateur entre ladite borne d'entrée et ledit second moyen de stockage analogique pour sélectivement coupler l'information à ladite borne d'entrée audit second moyen de stockage analogique; un moyen reliant le quatrième moyen commutateur entre le second moyen de stockage analogique et le noeud d'addi- tion pour sélectivement coupler l'information stockée audit second moyen de stockage analogique audit noeud intermédiaire; et un moyen de commande (401) couplé Eux oremier, second, troisième et quatrième moyens commutateurs pour, pendant un temps prédéterminé, TD, valider lesdits premier, second et troisième commutateurs (M-1) fois, M 4tant un nombre entier supérieur à 2, ledit moyen de commande comorenant de plus un moyen pour valider ledit premier moyen comrutateur lorsque ledit second moyen commutateur est mis hors circuit et pour valider ledit second moyen commutateur lorsque ledit premier moyen commutateur est mis hors circuit, et ledit moyen de commande comprenant également un moyen pour valider ledit quatrième moyen commutateur une fois pen'ant ladite période prédéterminée, TD, pour, pendant le temps o ledit quatrième moyen commutateur est validé, inhiber les premier, second et troisième moyens commutateurs. 9. Ensemble selon la revendication 8, caractérisé en ce que les premier et second moyens de stockage analogique sont des condensateurs (C1, C2).