FR 2619983 A1 19890303 FR 8712158 A 19870901 1i 2619983 CIRCUIT GENEPRATEUR DE SYNCHRONISATION POINT D'UNE IMAGE DE TELEVION ET SON UTILISATION POUR L'INCRUSTATION DE SYMBOLOGIE Ia présente invention concerne un circuit générateur d'un signal de synchronisation point d'une image de télévision et une utilisation plus particulièrement envisagee pour ce circuit consistant à incruster une symbologie en vidéo synthétique dans l'image. Les réseaux de télévision ont obligatoirement un centre de traitement et d'exploitation des sources vidéo. Pour faciliter l'exploitation et rendre la diffusion plus agréable, il est nécesssaire d'utiliser des sources vidéo synchrones. Ce r4sultat est obtenu assez simplement dans le cas d'un studio constitué de eaméras vidéos de même genre et d'une régie; un générateur de synchronisation fournit un signal d'horloge principal à la cadence ligne et trame et pilote les différentes caméras ainsi que la régie. Très rapidement, les sources vidéos se sont diversifiées; sont apparus des magnétoscopes, des caméras portables indépendantes, des circuits incrustateurs de symboles et de caractères aphanumériques, des caméras en circuit solide à transfert de charges, etc..... Aussi, la synchronisation ligne à ligne ne suffit plus. La base de temps de certaines de ces sources vidéos, en particulier les caméras solides sont à des fréquences élevées correspondant à la fréquence point et pouvant atteindre jusqu'à 10 Mllz. Pour ces configurations on utilise alors des bases de temps avec des oscillateurs à fréquence élevée et dont la fréquence est asservie au signal de synchronisation ligne choisi comme référence. L'oscillateur peut être constitué par un circuit classique à self et capacité dont 2 2 6 1 9 9 8 3 on contrôle la fréquence par un discriminateur. La tension d'erreur du discriminateur est obtenue en comparant la fréquence du signal fourni à celle du signal externe de référence. C'est la technique dite des générateurs verrouillés. En autonome, c'est-à-dire non asservis, ces générateurs sont imprécis et inexploitables. Une amélioration est apparue en remplaçant ces oscillateurs par un oscillateur à quartz dont on déplace la fréquence par des circuits additionnels du genre capacité série ou parallèle, varicap, etc..... Ces oscillateurs sont plus précis mais sont limités en température. Ils ne peuvent satisfaire des normes sévères imposées notamment pour des équipements militaires, par exemple de -40 C à + 125 C. Pour - fonctionner correctement, les générateurs précités A self et capacité o0j à quartz, ont besoin d'un signal extérieur pour produire l'asservissement de fréquence; le signal délivré par le générateur n'est pas pur il est affecté d'une certaine instabilité due au rattrapage constant de l'asservissement et au bruit dans la bande totale d'exploitation, la fréquence des oscillateurs n'est jamais suffisamment élevée pour éliminer le rattrapage de fréquence dû à l'asservissement ce qui se traduit par des décalages d'une ligne à l'autre sur l'image. Dans le cas d'incrustation de symboles ou de caractères alphanumériques, les phénomènes précités produisent des distorsions par décalage horizontal de la symbologie. Le but de l'invention est de remédier à ces inconvénients, en particulier aux limitations thermiques et aux diffi.ultés d'incrustation de symbologie. Selon l'invention, il est réalisé un circuit générateur de synchronisation point d'une image vidéo balayée ligne par ligne à une cadence de synchronisation ligne correspondant au strandard de télévision utilisé, ledit circuit comprenant 2 6 1 9 9 8 3 - une horloge A quartz, de fréquence correspondant A la fréquence point FP dudit standard; - un circuit de retard à N sorties pour retarder le signal d'horloge de 1 à N Incréments de valeur 1/NFP d'une sortie à la suivante; - un circuit logique de décodage et de commande recevant les N signaux d'horloge décalés et le signal de synchronisation ligne, déterminant et codifiant le rang du premier signal d'horloge décalé qui suit le signal de synchronisation ligne; - et un circuit logique de sélection qui reçoit les N signaux d'horloge décalés et l'information de rang codé pour sélectionner le signal d'horloge décalé de rang correspondant lequel constitue le signal d'horloge asservi en phase au signal de synchronisation ligne. Le générateur de base est ainsi une horloge à quartz, donc un générateur de très haute stabilité, avec une dérive en fréquence très lente et qui assure les corrections de phase temporelles tant que l'écart reste Inférieur ou égal à l'incrément de retard. Les particularités et avantages de l'invention apparaîtront dans la description qui suit donnée à titre d'exemple, à l'aide des figures annexées qui représentent: - Fig. I, un schéma simplifié d'un circuit générateur de synchronisation point conforme à l'invention: - Fig.2, une forme d'onde relative au standard de télévision et au problème à résoudre; - Fig.3. des formes d'onde relatives au fonctionnement du circuit selon la figure 1; - Fig.4. un exemple de réalisation d'un circuit générateur de synchronisation p)int selon l'invention; - Fig.5, un bloc diagramme correspondant à une utilisation du circuit générateur de synchronisation point selon l'invention pour réaliser une incrustation de symbologie dans une image vidéo de télévision. 4 2619983 En référence à la figure 1, le circuit générateur de synchronisation point comporte une horloge à quartz 1 qui délivre un signal d'horloge HP de période TP correspondant à la période point du standard de télévision envisagé. Un circuit ligne à retard 2 produit un retard global égal à la période TP et comporte un nombre N de sorties pour produire N incréments successifs de retard de valeur TP/N. Ces signaux sont indiqués Hi à HN, le signal HN se retrouvant en phase avec le signal HP de la période suivante. Le décalage de ces signaux est représenté sur la figure 3. Les sorties décalées H1 à HN sont appliquées d'une part à une logique de décodage et de commande 3 et d'autre part, à une logique de sélection 4. La logique 3 reçoit par ailleurs le signal de synchronisation ligne SL d'un circuit générateur d'image de télévision annexe (Fig.5). En se reportant à la figure 2, l'instant to de référence correspond au front avant du signal de synchronisation ligne SL. Il prend effet à la fin d'une exploration ligne de l'image vidéo. L'instant tl correspond à la fin de la durée de suppression ligne TS et au début de la durée vidéo TV de la ligne vidéo suivante, et ainsi de suite, à la période ligne TL. La période de suppression ligne TS est de 11 microsecondes par exemple. Au cours de cette durée TS le circuit générateur de synchronisation point a pour tâche de mettre en phase (avec une précision au moins égale à l'incrément TP/N) le signal HP d'horloge point avec le début du balayage vidéo de ligne à l'instant tl, comme représenté par le signal HPc qui est le signal d'horloge calé délivré en sortie du circuit logique de sélection 4. On considère, à titre d'exemple, que la fréquence point est de 10 MHz et la période TP est donc de 100 nanosecondes. La durée de suppression point TS est très grande devant la période point TP et que cette durée TS est largement suffisante pour produire l'asservissement de phase désiré compte tenu des retards apportés par les différents circuits 2 à 4 formant la chaine d'asservissement. S 26 19983 La logique de décodage et de commande 3 détermine et codifie le rang du premier signal d'horloge décalé HJ (H3 dans le cas de la figure 3 en considérant la transition 1-0 du signal extérieur SL) qui suit l'instant de référence to considéré de l'impulslon de synchronisation SL. La logique de sélection 4 reçoit l'information de rang J codée et sélectionne la sortie HJ correspondante qui est indiquée selon la référence HPc signifiant horloge point calée. La figure 4 représente un mode de réalisation. On j5 considère une horloge à quartz à 10 MHz. Cette horloge est appliquée à une ligne à retard 2 de retard total 100 ns, et comportant 10 sorties décalées de 10 en 10 ns Hi à H10. Le signal d'horloge HP constitue également une référence HO qui se trouve dans ce cas en phase avec le signal H10. L'état des 10 sorties retardées H1 à H10 et celui du signal non retardé HO sont mémorisées dans le circuit mémoire 31 à l'instant de référence to défini par un front de la synchronisation pilote extérieure SL. Le données mémorisées représentent les états successifs de HP décalés de 10 ns de l'un au suivant au cours d'une période de ce signal d'horloge de fréquence 10MHz. Ces états sont transmis à un circuit transcodeur 32 qui les remplace par un mot binaire de quatre bits donnant le rang du signal d'horloge le plus proche de l'instant to. Dans l'exemple figure 3 ce signal est la sortie H3 donc de rang 3 ce qui se traduit par le code 0011 en sortie du transcodeur hexadécimal 32. La logique 3 est complétée par un comparateur rapide 33 qui compare cette indication de rang avec celle qui existait au cours du balayage de ligne précédent et qui transmet à la logique de sélection 4 soit la même information de rang si elle r est inchangée, soit la nouvelle indication de rang (diminuée ou augmentée d'une unité correspondant à un incrément de O10ns) s'il y a eu variation au cours de la période TI, de balayage ligne considérée. Par souci de simplification on n'a pas indiqué les synchronisations des circuits 32,33 et 4 qui s'effectuent à 2 19983 la cadence du signal SI, et en tenant compte des retards successifs apportés par ces différents circuits. La période de suppression ligne TS est un multiple de la période d'horloge par exemple égale à 110 fois cette période et la sélection du signal HPC assure la remise en phase à l'instant T] avec un décalage inférieur à un incrément de retard 1Ons considéré. Le mode de calage par glissement de phase utilisé permet de fonctionner correctement dans des plages thermiques inportantes et convient pour des normes militaires. La stabilité du calage et sa précision (de l'ordre du dixième de la période point dans l'exemple précité) permet de produire des incrustations de caractères et de symboles sans effet visuel sensible de décalages horizontaux. La logique 4 de sélection permet de faire évoluer la phase du signal de sortie HPC par incrément de I0ns pour la rendre identique à celle qui a été sélectionnée par ailleurs pour la synchronisation de ligne extérieurs SL. Cette opération de remise en phase se réalise durant le temps de synchronisation TS, ou pour les décalages importants à la mise en route, durant la suppresion ligne. Dans tous les cas la mise en phase se réalise hors de la partie utile TV de la ligne vidéo, le décalage maximum étant de iOns dans l'exemple envisagé. Ce montage est utilisable dans tous les systèmes comportant différents ensembles générateurs vidéo destinés à être couplés entre eux et en particulier en présence de caméras solides ou de magnétoscopes. En référence à la figure 5, il est représenté une utilisation d'un circuit 11 conforme à l'invention pour réaliser une incrustation de vymbologie dans un système de visualisation vidéo comportant un générateur d'image vidéo de télévision 10 qui délivre la vidéo d'image VI. Un processeur graphique 12 qui comporte urn générateur de symbole 13 reçoit l'horloge point calée HPc du générateur l et délivre la vidéo de symbole VS calée en phase temporelle au mélangeud'incrustation 15. Le 7 2619983 signal vidéo mélangé résultant VM est transmis à un dispositif de visualisation 17 annexe. Le générateur d'image 10 peut comporter plusieurs sources vidéo, par exemple deux caméras, et la vidéo VI peut résulter déjà d'un mélange de plusieurs signaux vidéo. 26Z 19983 REVENDICATIONS 1. Circuit générateur de synchronisation point d'une Imnage vidéo balayée ligne par ligne à une cadence de synchronisation ligne correspondant au standard de télévision utilisé, ledit circuit comprenant: - une horloge à quartz (1) de fréquence correspondant à la fréquence point (FP) dudit standard; - un circuit de retard (2) à grand N sorties pour retarder le signal horloge (HP) de 1 A N incréments de valeur 1/NFP) d'une sortie à la suivante l0 - un circuit logique de décodage et de commande (3) recevant les N signaux (H1 à HN) décalés et le signal de synchronisation ligne (SL) extérieur, déterminant et codifiant le rang (J) du premier signal d'horloge décalé qui suit le signal de synchronisation - et un circuit logique de sélection (4) qui reçoit les N signaux d'horloge décalés et l'information de rang (J) codée pour sélectionner la sortie d'horloge (HJ) de rang correspondant. 2. Circuit selon la revendication 1, caractérisé en ce que le circuit logique de décodage et de commande (3) comporte une mémoire (31) pour mémoriser les états des N signaux d'horloge décalés (Hi à HN) à un instant de référence (to) de réception dudit signal de synchronisation ligne (SL), ladite mémoire étant suivie d'un circuit transcodeur (32) pour traduire en binaire ledit rang, et un circuit comparateur rapide (35) -)ur fournir l'information de rang au circuit logique de sélection (4) en le rectifiant s'il y a lieu après comparaison avec la valeur de rang utilisée au cours du balayage ligne précédent. 3. Utilisation d'un circuit selon la revendication 1 ou 2 pour réaliser une incrustation de symbplogie dans un système comportant un générateur d'image vidéo de télévision q; 26 19983 (10) délivrant un signal vidéo d'image (VI) et ledit signal de synchronisation ligne (SL), ce dernier étant appliqué à un circuit générateur de synchronisation point (11) selon la revendication 1 ou 2 et qui pilote par sa sortie (HPc) un processeur graphique (12) comportant un générateur de symboles (13), la sortie vidéo de symbologie (VS) dudit processeur graphique étant - mélangée avec la vidéo d'image dans un mélangeur d'incrustation (15) pour fournir le signal vidéo mélangé (VM) vers un dispositif de visualisation annexe (17).