FR 2621201 A1 19890331 FR 8812774 A 19880929 La présente invention concerne un circuit de traitement de signal numérique, tel qu'un signal vidéo numérique comportant un intervalle de suppression de faisceau. L'invention se rapporte plus spécialement à un circuit de traitement numérique dans lequel les traitements du signal en plusieurs blocs de traitements de signal sont commandés sur la base de données de commande de fonctionnement qui sont introduites dans l'intervalle de suppression du signal numé- rique d'entrée, de sorte qu'on peut simplifier la structure du cir- cuit et effectuer un traitement de signal complexe. Un équipement de prises de vues tel qu'une caméra vidéo convertit de façon générale une image optique formée à la sur- face d'un élément de prise de vues en un signal vidéo électrique et produit un signal de télévision en couleur suivant la norme NTSC (National Television System Committe) après divers traitements de signal appliqués au signal vidéo tels que l'ajustement de l'équili- brage des blancs et la correction de gamma, etc. En outre, dans un tel équipement de prises de vues, le signal de télévision en couleur à la norme NTSC est doté d'un inter- valle de suppression de faisceau, c'est-à-dire d'un intervalle de retour à la ligne entre les lignes de balayage pendant lequel aucune image vidéo n'est reproduite. L'intervalle de suppression se rapporte aux intervalles de temps existant entre les intervalles effectifs de signal videéo, c'està-dire entre les segments de signal effectifs contenant une information videéo. Récemment, avec le développement des techniques de traitement numérique du signal, on a été amené à utiliser un circuit de traitement numérique de signal dans le système de traitement de signal appliqué aux signaux videéo. Par exemple, comme représenté sur la figure 1, un tel circuit de traitement numérique de signal comporte une borne 101 d'entrée de donnée à laquelle un signal numérique d'entrée est fourni, plusieurs blocs 102, 103 et 104 de traitements de signal servant à effectuer des traitements prédéterminés du signal tels qu'un ajuste- ment de l'équilibrage des blancs et une correction de gamma pour le signal numérique d'entrée D.n et une borne de sortie de donnée , les blocs et les bornes du circuit étant chacun connectés en série les uns avec les autres. De plus, un bloc 106 de circuit de commande servant à commander chaque traitement de signal des blocs de traitement de signal 102, 103 et 104 est connecté à chaque bloc de traitement de signal 102, 103 et 104 via des lignes respectives de signal de commande 107, 108 et 109. Dans le circuit de traitement de signal ci-dessus décrit, chaque bloc de traitement de signal 102, 103 et 104 est formé d'un circuit intégré. La commande de leur fonctionnement est directement effectuée par le moyen du bloc de commande 106 ci-dessus décrit via les lignes respectives de signal de commande 107, 108 et 109, si bien que les traitements prédéterminés du signal numé- rique d'entrée Dn. sont effectués au niveau des blocs respectifs de traitement de signal 102, 103 et 104 de manière que soit délivré le signal de sortie numérique traité Dout par l'intermédiaire de la borne de sortie de donnée 105. Le nombre des lignes de signal connectées aux blocs respectifs de traitement de signal 102, 103, 104 formés par des circuits intégrés comme ci-dessus décrit dans le circuit de trai- tement de signal vidéo se monte approximativement à plus d'une cen- taine de lignes, comprenant les lignes de signal servant à délivrer et fournir les données des composantes de couleur, par exemple le rouge (R), le vert (G) et le bleu (B), des signaux de prises de vues, les lignes de signal de commande 107, 108 et 109, les lignes d'alimentation électrique et les lignes de signal d'horloge. Toutefois, le circuit de traitement de signal numé- rique ainsi formé de plusieurs circuits intégrés à grande échelle rencontre des problèmes liés au nombre excessif de lignes de signal et à la structure très complexe du circuit. De plus, il est besoin d'un autre circuit de traite- ment de signal numérique pour effectuer les traitements de signal plus complexes s'appliquant au signal numérique d'entrée. Par con- séquent, des blocs de traitement de signal conçus pour pouvoir fournir et délivrer des quantités très importantes de données,par exemple pour les commandes de fonctionnement, sont nécessaires. Un des procédés permettant d'introduire et de délivrer des quantités importantes de données sans augmenter le nombre des lignes designal connectéesaux blocs de traitement de signal est par exemple le pro- cédé de transmission des données en série. Toutefois, des erreurs temporelles se produisent pendant les traitements du signal vidéo, de sorte qu'il est besoin d'un équipement pour assurer la réception et la transmission des données. Par conséquent, il n'existe pas de procédé pouvant résoudre actuellement, d'une manière satisfaisante, les problèmes. C'est donc un but de l'invention de fournir un circuit perfectionné de traitement de signal numérique pouvant réaliser-un traitement de signal complexe à l'aide d'une structure relativement simple. Un autre but de l'invention est de fournir un circuit perfectionné de traitement de signal numérique pouvant diminuer le nombre des lignes de signal. Selon un aspect de l'invention, il est proposé un cir- cuit de traitement de signal numérique possédant plusieurs blocs de circuit de traitement de signal et un bloc de commande qui commande le fonctionnement des blocs de traitement de signal. Le circuit com- prend un moyen de combinaison servant à combiner à l'intervalle de suppression de faisceau d'un signal numérique d'entrée une donnée de commande de fonctionnement, un bloc de commande, et des blocs de traitement de signal connectés en cascade dans lesquels le signal numérique d'entrée est traité en fonction des données de commande de fonctionnement lues à partir du signal numérique d'entrée pendant l'intervalle de suppression. Dans le circuit de traitement de signal numérique selon l'invention, des lignes de signal servant à fournir ou déli- vrer les signaux numériques d'entrée sont utilisées pour fournir ou délivrer une donnée de commande de fonctionnement entre les blocs de traitement de signal et le bloc de commande. La description suivante, conçue à titre d'illustration de L'invention, vise à donner une meilleure compréhension de ses caractéristiques et avantages; elle s'appuie sur les dessins anne- xés, parmi lesquels: la figure 1 est un schéma de principe simplifié, ou schéma de blocs de circuit, d'un circuit de traitement de signal numérique selon la technique antérieure; la figure 2 est un schéma de principe simplifié, ou schéma de blocs de circuit, d'un circuit de traitement de signal numérique seLon un mode de réalisation préféré de l'invention; la figure 3 est un schéma de principe simplifié d'un bloc de traitement de signal du mode de réalisation préféré repré- senté sur la figure 2; la figure 4 est un schéma de principe simplifié d'un exemple du circuit arithmétique représenté sur la figure 3; la figure 5 est un graphe caractéristique servant à expliquer le fonctionnement du circuit arithmétique représenté sur la figure 4; la figure 6 est un schéma de principe simplifié d'un autre exemple du circuit arithmétique représenté sur la figure 3; la figure 7 est un graphe caractéristique servant à expliquer le fonctionnement du circuit arithmétique représenté sur la figure 6; la figure 8 est un schéma de principe simplifié d'un autre exemple du circuit arithmétique représenté sur la figure 3; les figures 9 (a) à 9 (e) sont des diagrammes de formes d'onde servant à expliquer le fonctionnement du circuit arithmétique représenté sur la figure 8; la figure 10 est un graphe caractéristique servant à expliquer le fonctionnement du circuit arithmétique représenté sur la figure 8; la figure 11 est un schéma de circuit simplifié d'un autre exemple du circuit arithmétique représenté sur la figure 3; les figures 12 (a) à 12 (l) sont des diagrammes de formes d'onde servant à expliquer le fonctionnement du circuit arithmétique représenté sur la figure 11; - la figure 13 est un schéma de principe simplifié d'un bloc de traitement de limite de niveau représenté sur la figure 11; la figure 14 est un schéma de principe simplifié d'un bloc de traitement de correction de retard représente sur la figure 11; la figure 15 est un schéma de principe simplifié d'un bloc de traitement de donnée de filtre passe-bas (ou de donnée LPF) représenté sur la figure 11; la figure 16 est un schéma de principe simplifié o'un bloc de traitement d'approximation de caractéristique de filtre reorésenté sur la figure 11; et la figure 17 est un schéma de principe simplifié d'un bloc de traitement de détection de niveau représenté sur la figure 11. Sur La figure 2, est représenté un mode de réalisation préféré d'un circuit de traitement de signal numérique vidéo servant à traiter un signal d'image (signal vidéo d'entrée) venant d'une caméra vidéo. Conme représenté sur la figure 2, le circuit 1 de traitement de signal numérique comporte trois blocs de traitement de de signal 5, 6 et 7 connectés en série, qui sont disposés entre une borne d'entrée de donnée 2 à laquelle est délivré un signal vidéo d'entrée (D.) et une borne de sortie de donnée 8 par laquelle le signal vidéo traité (Dout) est délivré, les blocs de traitement ser- vant à effectuer des traitements prédéterminés du signal numérique d'entrée (D. n) tels qu'un ajustement de l'équilibrage des blancs, une correction de gamma, une séparation de niveau, un rehaussement d'image, etc. Un circuit 4 de commutation de donnée d'entrée est installé entre la borne d'entrée de donnée 2 et le bloc de traitement de signal 5 afin de commuter et de connecter la borne d'entrée de donnée 2 ou la borne de sortie de donnée de commande de fonctionne- ment 31 du bloc de commande 3 avec le bloc de traitement de signal 5. Ce circuit de commutation de donnée d'entrée 4 et ces blocs de trai- tement oe signal 5, 6 et 7 reçoivent un signal de suppression de faisceau (BK) indiquant si le signal numérique d'entrée (D. n) se -in trouve ou non au niveau d'un intervalle de suppression via une borne 33 de sortie de signal de suppression du bloc de commande 3. En outre, le bloc de traitement de signal 7 ci-dessus indiqué fournit le signal numérique de sortie (Dout) à la borne de sortie de donnée 8 cidessus indiquée et au bloc de commande 3. De plus, un circuit externe (non représenté sur la figure 2) est con- necté au bloc de commande 3 afin de transmettre diverses données au bloc de commande 3 et d'en recevoir. Le circuit de commutation de donnée d'entrée 4 c4-dessus indiqué connecte le bloc de commande 3 au bloc de traitement de signal en réponse au signal de suppression (BK) fourni par Le bloc de commande 3 lorsque Le signal numérique d'entrée (D. n) se trouve sur l'intervalle de suppression. Le bloc de commande 3 ci-dessus indiqué introduit une donnée de commande de fonctionnement (CD) des blocs de traitement ae signal respectifs 5, 6 et 7 dans l'intervalle de suppression du signal numérique d'entrée (D. n). La donnée de commande de fonctionnement (CD) comporte une donnée de spécification de bloc servant à indiquer L'un quel- conque des blocs de traitement de signal 5, 6 et 7 et une donnée de spécification de fonctionnement donnant des instructions de fonc- tionnement au bloc de traitement de signal spécifié. Les blocs de traitement de signal respectifs 5, 6 et 7 ci-dessus indiqués lisent la donnée de spécification de blocs et la donnée de commande de fonc- tionnement (CD) en réponse au signal de suppression (B!K) fourni par le bloc de commande 3. Lorsqu'ils ont été désignés par l'intermédiaire de la donnée de spécification de bloc, ils lisent la donnée de spéci- fication de fonctionnement et effectuent le traitement de signal prédéterminé qui est indiqué par le moyen de la donnée de spécifi- cation, ou instruction, de fonctionnement sur le signal numérique (D.) devant être délivré ultérieurement au bloc de traitement de in signal correspondant. De plus, sur la figure 2, le bloc de commande 3 déter- mine si l'opération réelle de traitement de signal a ou non été normalement effectuée à partir du signal numérique de sortie (Dout) délivré par le bloc de traitement de signal 7 ci-dessus indiqué. La figure 3 représente une structure particulière du bloc de traitement de signal 5 représenté sur la figure 2. Comme représenté sur la figure 3, le bloc de traitement de signal 5 comporte un circuit 52 de commutation de donnée d'entrée, un circuit 53 de commutation de donnée de sortie, un circuit arithmé- tique 54, et un circuit de commande 55. Le circuit de commutation de de donnée d'entrée 52 est connecté à une borne d'entrée de donnée 51 par Laquelle le signal numérique d'entrée (D. n) est fourni. Le cir- cuit de commutation de donnée de sortie 53 est connecté à La borne 51 d'entrée de donnée de manière à délivrer le signal numérique de sortie (D out) à une borne 56 de sortie de donnée. Le circuit arithmé- tique 54 effectue Le traitement de signal sur le signal numérique d'entrée (D.) fourni via le circuit de commutation de donnée d'entrée in 52 et il fournit le signal traité au circuit de commutation numérique de sortie 53. Le circuit de commande 55 commande le fonctionnement du circuit arithmétique 54 en fonction de la donnée de commande de fonctionnement (CD) fournie via le circuit de commutation de donnée d'entrée 52. Le circuit de commande 55 ci-dessus indiqué commande chaque opération de commutation en fonction du contenu du signal de suppression (BK) fourni par la borne 33 de sortie de signal de sup- pression du bloc de commande 3 via la borne 57 d'entrée de signal de suppression de sorte que, pendant l'intervalle du signal videéo, le circuit de commutation de donnée d'entrée 52 connecte la borne de donnée d'entrée 51 au circuit arithmétique 54 et le circuit de commutation de donnée de sortie 53 connecte le circuit arithmétique 54 à la borne de sortie de donnée 56. Le circuit arithmétique 54 effectue alors le traitement de signal prédéterminé sur le signal numérique d'entrée (D. n) fourni via la borne de donnée d'entrée 51 in et délivre le signal traité via la borne de sortie de donnée 56. De plus, le circuit de commande 55 ci-dessus indiqué commande, en réponse au signal de suppression (BK), chaque opération de commutation de façon que, pendant l'intervalle.de suppression, le circuit de commutation de donnée d'entrée 52 connecte la borne d'entrée de donnée 51 au circuit de commande 55 et le circuit de commutation de donnée de sortie 53 connecte la borne d'entrée de donnée 51 à La borne de sortie de donnée 56. Le signal numérique d'entrée (D.) fourni à la borne d'entrée de donnée 51 cidessus in indiquée est directement délivré via la borne de sortie de donnée 56. En outre, le circuit de commande 55, en réponse au signal de suppression, lit la donnée de spécification de bloc dans la donnée de commande de fonctionnement (CD) fournie par le bloc de 262 120 1 commande 3 pendant l'intervalle de suppression. Ensuite, le circuit de commande 55 lit la donnée d'instruction de fonctionnement lorsque cela est spécifié par la donnée de'spécification de bloc contenue dans la donnée de commande de fonctionnement (CD) et commande le circuit arithmétique 54 de façon que le traitement de signal spé- cifié par la donnée de spécification d'opération soit effectué sur le signal numérique d'entrée devant lui être ultérieurement fourni. Par conséquent, le bloc de traitement de signal 5 peut effectuer un traitement de signal voulu sur le signal numérique d'entrée (D.) en fonction de l'instruction contenue-dans la donnée de commande de fonctionnement (CD). En outre, le circuit de commande 55 commande le circuit de commutation de donnée 53 ci-dessus indiqué en réponse à l'ins- truction contenue dans la donnée d'instruction d'opération de façon qu'une borne de sortie de donnée supplémentaire 58 soit connectée à la borne de sortie de donnée 56. Pendant l'intervalle de suppres- sion du signal numérique d'entrée (D in), la donnée, qui indique par exemple l'état présent de traitement du signal dans le bloc, peut être délivrée à l'étage suivant. On note que les autres blocs de traitement de signal 6 et 7 sont eux aussi conçus sensiblement de la même façon que le bloc de traitement de signal 5 ci-dessus décrit. La donnéede com- mande de fonctionnement (CD) insérée dans le signal numérique d'entrée (D. n) est lue pendant l'intervalle de suppression de sorte que le traitement de signal voulu selon la donnée de commande de fonctionnement (CD) est effectué sur le signal numérique d'entrée (D). in Par conséquent, dans le circuit 1 de traitement de signal numérique, le bloc de commande 3 ci-dessus indiqué peut com- mander le traitement de signal de chacun des blocs de traitement de signal 5, 6 et 7 par l'intermédiaire de la donnée de commande de fonctionnement (CD) introduite dans l'intervalle de suppression du signal numérique d'entrée (D in). Puisque la ligne de signal servant à fournir et délivrer le signal numérique d'entrée (D. n) peut être utilisée pour fournir ou délivrer la donnée de commande d'opération (CD) ci-dessus indiquée, il est par conséquent possible d'omettre de nombreuses Lignes de signal qui.auraient fourni ou délivré la donnée decommande d'opération (CD) ci-dessus indiquée et aurait respectivement été connectéesentre les blocs de traitementde signal antérieurement proposés. Dans Le même temps, un grand nombre de données peuvent être fournies et délivrées à des vitesses élevées. Par conséquent, le circuit 1 de traitement de signal numérique peut être réalisé sous la forme d'un circuit de traitement de signal numé- rique de densité élevée et de structure simple et peut réaliser un traitement de signal plus complexe. On notera que l'invention n'est pas Limitée au seul mode de réalisation préféré des figures 2 et 3. Les différents blocs de traitement de signal peuvent être constitués de trois blocs, ou plus, et la donnée de commande de fonctionnement (CD) peut être fournie à partir de La borne de sortie de donnée 8 ci-dessus indi- quée pendant l'intervalle de suppression du signal numérique d'entrée (D) et être fournie aux blocs de traitement de signal respectifs 5, 6 et 7. Selon l'invention, les lignes de signal servant à fournir et délivrer le signal numérique d'entrée sont utilisées pour fournir ou déLivrer la donnée de commande de fonctionnement, et la donnée de commande de fonctionnement introduite dans l'intervalle de suppression du signal numérique d'entrée est utilisée pour com- mander le traitement de signal effectué par les différents blocs de traitement de signal. Par conséquent, puisque le circuit de trai- tement de signal numérique selon l'invention peut fournir ou délivrer la donnée de commande de fonctionnement en utilisant les lignes de signal qui servent à fournir et délivrer le signal numérique d'entrée, il est possible d'omettre de nombreuses lignes de signal par lesquelles la donnée de commande de fonctionnement pouvait être fournie et déli- vrée aux blocs de traitement de signal respectifs et il est possible de fournir et de délivrer à des vitesses élevées une grande quantité de données. On va ensuite décrire ci-dessous des exemples parti- culiers du circuit arithmétique 54 représenté sur la figure 3. Tout d'abord, on va décrire un circuit de correction de gamma à titre d'exempLe du circuit arithmétique 54 en relation avec les figures 4, 5, 6 et 7. La figure représente le schéma de principe d'un cir- cuit de correction de gamma utilisé comme circuit arithmétique 54 représentatif. Le circuit de correction de gamma (circuit arithmé- tique) 54 comprend un circuit de sortie de donnée d'approximation 202 auquel la donnée d'entrée (D n) est fournie par la borne d'entrée de donnée 201, une mémoire de table de recherche 203 à laquelle la donnée d'entrée (D n) est fournie à partir de la borne d'entrée de donnée 201 cidessus indiquée, et un additionneur 204 qui ajoute la donnée d'approximation (Da) fournie par le circuit 202 de sortie de donnée d'approximation à une donnée de correction (Db) délivrée par la mémoire 203 et il fournit la donnée de sortie ainsi obtenue (Dout) à la borne de sortie de donnée 205. Le circuit de sortie de donnée d'approximation 202 délivre une donnée d'approximation (Da) ayant une caractéristique d'approximation, représentee suivant une ligne en trait interrompu à laquelle une approximation de ligne brisée (approximation poly- gonale) est appliquée, en vue de la réalisation d'une caractéris- tique de conversion non linéaire de la donnée de sortie (Dout) du circuit arithmétique 54, représentée suivant une Ligne en trait continu, relativement à la donnée d'entrée (D n) reportée sur l'axe horizontal de la figure 5. De plus, dans la mémoire de table de recherche 203 ci-dessus indiquée,. une donnée de correction (Db) exprimée sous la forme (Db)=(D ut)-(Da) a été préalablement écrite à une adresse spécifiée par la donnée d'entrée (D. n) ci-dessus indiquée. La don- née de correction (Db) est, comme exprimé ci-dessus, la différence entre la donnée de sortie (Dout) du bloc de traitement de signal numérique 5 et la donnée d'approximation (Da) relative à la donnée d'entrée (D.). in La donnée de correction (Db) écrite à l'adresse spéci- fiée par la donnée d'entrée (D. n) fournie dans la donnée d'entrée elle-même fournie à une ligne d'adresse de la mémoire 203 est déli- 26 2 1201 vrée sur La ligne de donnée. De plus, l'additionneur 204 pro.uit 'a donnée de sortie (Dout) sous la forme exprimée par (Dout) = (Da)+ (Db) en additionnant la donnée d'approximation (Da) délivrée par le cir- cuit de sortie de donnée d'approximation 202 à la donnée de correc- tion (Db). De plus, le circuit arithmétique 54 effectue un trai- tement non linéaire prédéterminé en additionnant: (a) la donnée d'approximation (Da) dont la caractéristique d'approximation est proche de la caractéristique de conversion non linéaire délivrée par le circuit de sortie de donnée d'approximation 202 relativement à la donnée d'entrée (D.) fournie à la borne d'entrée de donnée 201 in ci-dessus indiquée; et (b) la donnée de correction (Db) indicative de La différence entre la donnée de sortie (Dout) ayant la carac- téristique de conversion non linéaire lue dans la mémoire de table de recherche 203 et la donnée d'approximation (Da). La donnée de sortie non linéaire (Dout), c'est-à-dire la donnée à laquelle a été appliquée la correction de gamma, est délivrée via la borne de sor- tie de donnée de sortie 205. Par conséquent, le circuit arithmétique 54 peut réduire de manière notable la donnée de sortie non linéaire (Dout) par com- paraison avec le cas o la donnée de sortie non linéaire (Dout) est entièrement écrite dans la mémoire 203, puisque la donnée de correction (Db) écrite dans la mémoire 203 est une donnée indicative de la différence entre la donnée de sortie non linéaire (D out) et la donnée d'approximation (Da). Ainsi, on peut réduire l'échelle du circuit et, en conséquence, réduire la consommation électrique. La figure 6 représente un autre circuit de sortie de donnée d'approximation 222 et la mémoire de table de recherche 223. Le circuit de sortie de donnée d'approximation 222 déLivre la donnée d'approximation (Da), indiquée par la ligne en trait interrompu de la figure 7, à laquelle une approximation en marches d'escalier, ou approximation par pas successifs, est appliquée en vue de l'obten- tion de la caractéristique de conversion non linéaire de la donnée de sortie (Dout) indiquée par la ligne en trait continu de la figure 7 relativement à la donnée d'entrée (D. n) reportée sur l'axe horizontal de la figure 7, à l'aide de la mémoire de table de recherche 223, 2 6 2 1201 qui est une mémoire de recherche dans une table, de La même manière qu'avec la mémoire 203 ci-dessus indiquée. Dans cet exemple, la donnée de correction (Db), c'est-à-dire la donnée indicative de la différence entre la donnée de sortie (Dout) possédant la caracté- out ristique de conversion non linéaire relativement à la donnée d'entrée (D.) et la donnée d'approximation (Da) ayant la caractéristique d'approximation par pas successifs, comme exprimé par la relation (Db) = (D out) - (Da), est écrite à l'adresse spécifiée par la donnée d'entrée (D n). Ainsi, Le traitement non linéaire prédéter- mine est effectué pour la donnée d'entrée (D) fournie à la borne in d'entrée de donnée 201 de façon que la donnée de sortie non linéaire (D ut) puisse être déLivrée par la borne de sortie de donnée 205. On note que les autres structures du circuit sont identiques à celles du circuit arithmétique 54 ci-dessus décrit. Sur Les figures 4 et 6, des numéros de référence identiques désignent des éLéments correspondants, et on omettra d'en donner des descriptions détaillées. Des exemples de circuits de correction de gamma ont été présentés sur les figures 4 et 6. Ainsi, l'ajuste-ent de la caractéristique de gamma est réalisé au moyen du signal de commande formé sur la base de La donnée de commande de fonctionnement (CD), et la caractéristique de gamma voulue est sélectionnée. Par consé- quent, on prépare plusieurs sortes de mémoires de table 203 pour la figure 4 ou 223 pour la figure 6 et l'une voulue des mémoires de table est sélectionnée en fonction du signal de commande. Selon une autre possibilité, la donnée contenue dans la table de la mémoire 203 ou 223 peut être transmise sous forme du signal de commande et cette donnée peut être écrite dans une mémoire de table 203 ou 223 constituée d'une mémoire vive (RAM) de manière à pouvoir obtenir une correction de gamma voulue (Db). Comme autre exemple du circuit arithmétique 54, on va décrire ci-dessous, en relation avec la figure 8, la structure d'un circuit de correction d'ouverture auquel un circuit de compensation de niveau, par exemple un circuit à coude, est raccordé de manière 34 à constituer l'étage suivant. 2 6 2 1201 Chaque signal vidéo d'entrée numérique des trois couleurs primaires R (rouge), G (vert) et B (bleu) est fourni au circuit arithmétique 54. Les trois signaux vidéo de couleurs pri- maires correspondent à la donnée d'entrée (D.n) de la figure 3. Le circuit de traitementde signal vidéo de la figure 8 comporte un circuit 310 de correction d'ouverture servant à effectuer une correction d'ouverture sur chacun des signaux vidéo d'entrée (R), (G) et (B) respectivement fournis à des bornes d'entrée cor- respondantes 301R, 301G et 301B, le circuit 330 de traitement de compensation de niveau servant à effectuer le traitement de com- pression de niveau sur chaque signal vidéo pour lequel la correction d'ouverture a été effectuée dans le circuit de correction d'ouver- ture 310 et délivrant les signaux vidéo corrigés aux bornes de sortie respectives 302R, 302G et 302B, et un bloc de commande 340 servant à ajuster de manière variable la quantité de correction d'ouverture produite par le circuit de correction d'ouverture 310 ci-dessus indiqué. Un signal de commande tel que la caractéristique de compression de niveau du circuit 330 de traitement de compression de niveau soit ajustée en fonction du niveau du signal vidéo d'entrée est délivré via une borne 304 d'entrée de commande au circuit 330 de traitement de compression de niveau et au bloc de commande 340. Le circuit de correction d'ouverture 310 ci-dessus indiqué comprend: (a) un bloc 320 générateur de signal de correc- tion d'ouverture servant à sélectionner le signal de correction d'ouverture à partir du signal vidéo d'entrée (G) fourni à la borne d'entrée 301G; (b) trois circuits retardateurs 311R, 311G et 311B servant à fournir des quantités de retard correspondant aux durées de traitement pendant lesquelles les signaux sort traités dans le bloc 320 générateur de signal de correction d'ouverture pour les signaux vidéo d'entrée respectifs (R), (G) et (B) présents sur les bornes d'entrée respectives 301R, 301G et 301B; et (c) trois addi- tionneurs 312R, 312G et 312B servant à additionner le signal de correction d'ouverture fourni par le bloc générateur de signal de - correction d'ouverture 320 à chaque signal vidéo fourni via les trois circuits de retard 311R, 311G et 311B. 26 2 1 2 0 1 Le bloc 320 générateur de signal de correction d'ouver- ture comporte un circuit 321 de détection d'ouverture servant à détecter la partie ouverture du signal vidéo d'entrée (G) fourni à la borne d'entrée 301G ci-dessus indiquée, un additionneur de niveau 322 servant à produire un signal de sortie prédéterminé en fonction du niveau du signal vidéo d'entrée (G) fourni à la borne d'entrée 301G, un multiplicateur 323 servant à multiplier le signal de sortie du circuit de détection d'ouverture 321 par le signal de sortie de l'additionneur de niveau 322, et un circuit d'élimination de bruit 324 servant à éliminer les composantes'de bruit du signal de sortie du multiplicateur 323. Le circuit de détection d'ouverture 321 produit un signal de sortie tel que représenté de manière équivalente sur la figure 9 (b) lors de la détection d'un flanc montant et d'un flanc descendant de la forme d'onde indicative de la partie ouverture du signal vidéo d'entrée (G) représenté de manière équivalente sur la figure 9 (a) qui est reçu de la part de la borne d'entrée 301G. Le signal de sortie du circuit de détection d'ouver- ture 321 est fourni au multiplicateur 323 et est multiplié par le signal de l'additionneur de niveau 322, lequel est délivré en fonc- tion du niveau du signal vidéo d'entrée (G) fourni à la borne d'entrée 301G de manière à faire l'objet d'un traitement dépen- dant du niveau, et il est transformé en une forme d'onde de signal telle que représentée de-manière équivalente sur la figure 9 (c). Ensuite, le signal de sortie ci-dessus indiqué est fourni au circuit d'élimination de bruit 324 ci-dessus indiqué. On note que le signal de sortie de l'additionneur de niveau 322 ci-dessus indiqué définit la quantité de correction d'ouverture du traitement de correction d'ouverture effectué sur les signaux video d'entrée respectifs (R), (G) et (B) dans le circuit de correction d'ouverture 310 et est produit sous une forme non linéaire en fonction du niveau du signal video d'entrée (G) de manière que soit effectué un traitement de correction d'ouverture favorable. Le circuit d'élimination de bruit 324 effectue une opération appelée reserrement d'image, dans laquelle les signaux de niveau très petit contenus dans le signal de sortie 2 6 2 1 2 0 1 du multiplicateur 323 sont éLiminés-comme composantes de bruit et il produit un signal de correction d'ouverture représenté de ianiere équivalente sur la figure 9 (d). Chacun des additionneurs 312R, 312G et 312B du circuit de correction d'ouverture 310 effectue un traitement d'addition sur le signal de correction d'ouverture fourni par le bloc 320 généra- teur de signal de correction d'ouverture et chacun des signaux vidéo d'entrée (R), (G) et (B) fournis via les circuits de retard corres- pondants 311R, 311G et 311B, puis les signaux vidéo qui ont ainsi été soumis à l'opération de correction d'ouverture sont fournis au circuit 330 de traitement de compression de niveau ci-dessus décrit. Ainsi, par exemple, dans l'un des additionneurs, 312G, le signal de correction d'ouverture fourni par le bloc générateur de signal de correction d'ouverture 320 est additionné au signal vidéo d'entrée (G) de façon qu'une forme d'onde en surmodulation ou en sousmodula- tion, qui fait ressortir la partie ouverture, soit additionnée au flanc montant ou au flanc descendant de la forme d'onde du signal vidéo d'entrée. Ainsi, est produit un signal vidéo compensé en ouver- ture tel que représenté sur la figure 9 (e). On notera que, alors que les temps de retard survenant inévitablement pendant le traitement des signaux n'ont pas été pris en considération pour les formes d'onde de signal représentées sur les figures 9 (a) à 9 (e), les circuits de retard 311R, 311G et 311B du circuit de correction d'ouverture 310 réalisent chacun la com- pensation des erreurs de temps ci-dessus indiquées si bien que les instants auxquels chacun des signaux vidéo d'entrée (R), (G) et (B) apparaissent coïncident avec ceux auxquels le signal de correction d'ouverture apparait. Le circuit de traitement de compression de niveau 330 ci-dessus indiqué effectue un traitement de compression de niveau sur chaque signal vidéo (R), (G) et (B) qui a été soumis à la cor- rection d'ouverture et a été délivré par le circuit de correction d'ouverture 310. Les circuits de compression de niveau 331R, 331G et 331B constituant le circuit de traitement de compression de niveau 330 délivrent chacun le signal vidéo traité à une borne de sortie correspondante 302R, 302G et 302B. Le signal de commande est envoyé aux circuits de compression de niveau respectifs 331R, 331G et 331B par l'intermédiaire de la borne d'entrée 304. * Chacun des circuits de compression de niveau 331R, 331G et 331B effectue une correction dite en coude, ou une autre correction, en effectuant le traitement de compression de niveau sur la caractéristique non linéaire sélectivement fixée en fonction du signal de commande à partir des différentes caractéristiques non linéaires telles que les caractéristiques de niveau du signal de sortie représenté suivant l'axe vertical relativement au niveau du signal d'entrée représenté suivant l'axe horizontal, comme on pourra le voir sur la figure 10. Il faut noter que l'on fait appel à la caractéristique de compression de niveau pour modifier le niveau du signal videéo, cette caractéristique pouvant être décrite comme une courbe en augmen- tation régulière ou une courbe du deuxième degré concave. Le bloc de commande 340 comprend un premier circuit de commande 341 servant à commander l'additionneur de niveau 322 et un deuxième circuit de commande 342 servant à commander le circuit d'élimination de bruit 324. Ces premier et deuxième circuits de commande 341 et 342 reçoivent le signal de commande via la borne d'entrée 304. Le premier circuit de commande 341 commande la carac- téristique d'entrée-sortie de l'additionneur de niveau 322 de façon quele signal vidéo de sortie ne produise pas une image non naturelle du fait du traitement de compression de niveau effectué par le cir- cuit de traitement de compression de niveau 330, si bien qu'il y a ajustement variable de la quantité de correction d'ouverture produite par le circuit de correction d'ouverture 310 pour chaque signal video d'entrée (R), (G) ou (B). De plus, le deuxième circuit de commande 342 modifie la caractéristique d'élimination de bruit du circuit d'élimination de bruit 324 de façon que le bruit n'augmente pas dans le signal vidéo de sortie à la faveur du traitement de compression de niveau effectué par le circuit de traitement de compression de niveau 330, 2 6 2 1 2 0 1 si bien que l'ajustement s'effectue de manière que les composantes de niveau très faible du signal d'ouverture soient éliminées jusqu'à un niveau prédéterminé. Dans l'appareil de traitement de signal vidéo ci-dessus décrit à titre d'exemple, la quantité de correction d'ouverture du circuit de correction d'ouverture 310 ci-dessus décrit est ajustée de manière variable de façon à assurer l'existence d'un inter- verrouillage avec la caractéristique de réglage du circuit de trai- tement de compression de niveau 330. Par conséquent, on peut réaliser un traitement de correction d'ouverture favorable en même temps que le traitement de compression de niveau en fonction des niveaux des signaux vidéo d'entrée (R), (G) et (B). On note que l'additionneur de niveau 322, le circuit d'élimination de bruit 324 et chaque circuit de compression de niveau 331R, 331G ou 331B peuvent commander de manière non linéaire chaque caractéristique correspondante par écriture et lecture des données se trouvant par exemple dans la table de recherche constituée par la mémoire. Dans le mode de réalisation préféré décrit ci-dessus, lorsque le signal vidéo d'entrée est fourni, le circuit de correction d'ouverture effectue le traitement de correction d'ouverture pour le signal vidéo d'entrée, le circuit de traitement de compression de niveau effectue le traitement de compression de niveau pour le signal vidéo qui a été soumis au traitement de correction d'ouverture afin de produire le signal vidéo de sortie. Ensuite, le circuit de commande ajuste de manière variable la quantité de correction d'ouverture pro- duite par le circuit de correction d'ouverture, en interverrouillage avec la caractéristique de réglage du circuit de traitement de corm- pression de niveau. Par conséquent, puisque, dans l'appareil de traitement de signal vidéo selon Le mode de réalisation préféré ci-dessus décrit, la quantité de correction d'ouverture ajoutée au signal vidéo d'entrée est ajustée de manière variable en relation avec la caractéristique de réglage du circuit de traitement de compression de niveau, il est possible d'effectuer un traitement de correction d'ouverture favc- rable en fonction du niveau du signal vidéo d'entrée en même temps que le traitement de compression de niveau. On va décrire ci-dessous, en relation avec les figures 11 à 17, comme dernier exemple du circuit arithmétique 54 de la figure 3, un exemple d'un circuit limiteur numérique qui effectue numériquement ce que l'on appelle la limitation de blanc, la limi- tation de noir, etc. Sur la figure 11, une donnée d'entrée (D.) est four- nie via une borne d'entrée de donnée 402 à un circuit limiteur numé- rique 401 et une donnée de limite supérieure (Dh) est fournie au circuit limiteur numérique 401 via une borne 403 d'entrée de donnée de limite supérieure. De plus, une donnée de limite inférieure (Dl) est fournie à un bloc 410 de traitement de limitation de niveau via une borne 404 d'entrée de donnée de limite inférieure. La donnée de sortie (D1) du bloc 410 de traitement de limitation de niveau est fournie à un bloc 420 de traitement de cor- rection de retard, à un bloc 430 de traitement de donnée de filtre passe-bas (donnée LPF) et à un bloc 440 de traitement d'approxima- tion de caractéristique de filtre. La donnée de sortie (D4) du bloc de traitement d'approximation de caractéristique de filtre 440 ci- dessus indiqué est fournie au bloc 450 de traitement de détection de niveau. En même temps que la donnée de limite supérieure (Dh) fournie via la borne 403 d'entrée de donnée de limite supérieure, la donnée de limite inférieure (Dl) est fournie via la borne 404 d'entrée de donnée de limite inférieure. Un bloc 460 de traitement de synthèse reçoit la donnée de sortie (D2) du bloc 420 de traite- ment de correction de retard, la donnée de sortie (D3) du bloc 430 de traitement de donnée LPF ci-dessus décrit, et la donnée de sor- tie (D5) du bloc 450 de traitement de détection de niveau. La donnée de sortie (Dout) du bloc de traitement de synthèse 460 est fournie à une borne de sortie de donnée 405. Des circuits connectés en série comprenant un con- vertisseur numérique-analogique (N/A) 406 et un filtre d'inter- polation 407 sont connectés à la borne de sortie de donnée 405 du circuit limiteur numérique 401 directement ou bien par l'intermé- diaire d'un autre circuit de traitement de.signal numérique. Ensuite, la donnée de sortie (Dout) fournie à la borne de donnée de sortie out 2 6 2 1201 est convertie par le convertisseur analogique-numérique 406 et le filtre d'interpolation 407 est fourni à la borne de sortie de signal analogique 408. On va décrire ci-dessous, en relation avec Les figures 13 à 17, la structure de chaque bloc constituant le circuit limiteur numérique 401. On va également décrire Le traitement particulier du signal en relation avec un diagramme de formes d'onde représentant de manière équivalente les différentes données se trouvant en des parties respectives du circuit limiteur numérique 401 à l'aide des figures 12 (a) à 12 (l) sous forme analogique. - Comme on peut le voir sur la figure 13, le bloc 410 de traitement de limitation de niveau ci-dessus indiqué comprend des premier et deuxième circuits de commutation 412 et 413 connectés en série entre la borne d'entrée de donnée 402 et la borne de donnée de sortie 411 et des premier et deuxième comparateurs 414, 415 déli- vrant le signal de commande qui est utilisé pour les opérations de commutation des circuits de commutation 412, 413, respectivement. Le premier comparateur 414 comporte une première borne d'entrée connectée à la borne d'entrée de donnée 402, l'autre borne d'entrée étant connectée à la borne d'entrée de limite supé- rieure 403, et une borne de sortie connectée à une extrémité d'entrée de commande du premier circuit de commutation 412 ci-dessus indiqué. Le deuxième comparateur 415 possède une première extrémité d'entrée connectée à la borne d'entrée de donnée 402, L ' autre extrémité d'entrée étant connectée à la borne 404 d'entrée de donnée de limite inférieure, et une extrémité de sortie qui est connectée à une extré- mité d'entrée de commande du deuxième moyen de commutation 413. Le premier moyen de commutation 413. Le premier moyen de commutation 412 possède une borne de sortie qui commute entre la borne d'entrée de donnée 402 et la borne d'entrée de donnée de limite supérieure 403. Le deuxième circuit de commutation 413 commute de façon à connecter l'extrémité de sortie du premier circuit de com- mutation 412 et la borne d'entrée de donnée de limite inférieure 404 à La borne de sortie de donnée 411. 2 6 2 1201 Le premier comparateur 414 commande la connection de commutation du premier circuit de commutation 412 à l'aide du signal de sortie de celuici, comme indiqué ci-après. De manière détailLée, le premier comparateur 414 connecte la borne d'entrée de donnée 402 au deuxième circuit de commutation 413 lorsque la donnée d'entrée (D. n) délivrée par la borne d'entrée de donnée 402 est plus petite in que la donnée de limite supérieure (Dh) venant de la borne d'entrée de donnée de limite supérieure 403. Lorsque la donnée d'entrée (D.) est plus grande que la donnée de limite supérieure (Dh), la borne d'entrée de donnée de Limite supérieure 403 ci-dessus indiquée et le deuxième circuit de commutation 413 sont connectés. Inversement, le deuxième comparateur 415 délivre Le signal de façon à commander la connection de commutation du deuxième circuit de commutation 413 de la manière suivante. Ainsi, le deuxième comparateur 415 connecte le premier circuit de commutation 412 à la borne de sortie de donnée 411 ci-dessus indiquée lorsque la donnée d'entrée (D. n) fournie par la borne d'entrée de donnée 402 est plus grande que la donnée de limite inférieure (Dl) fournie par la borne d'entrée de donnée de limite inférieure 404. Lorsque la donnée d'entrée (D. n) est plus in petite que la donnée de limite inférieure (Dl), le deuxième compa- rateur 415 connecte la borne d'entrée de donnée de limite inférieure 404 à la borne de sortie de donnée 411. Ainsi, le bloc de traitement de limitation de niveau 410 connecte la borne d'entrée de donnée 402 et la borne de sortie de donnée 411 via les premier et deuxième circuits de commutation 412 et 413 de façon que la donnée d'entrée (D. n) soit directement délivrée par la borne de sortie de donnée 411 si la donnée d'entrée (D.) fournie via la borne de donnée d'entrée 402 est une donnée in dont la valeur est comprise entre la donnée de limite supérieure (Dh) et la donnée de limite inférieure (Dl). De plus, lorsque la donnée d'entrée (D.) est une donnée supérieure à la donnée de in limite supérieure (Dh), le premier circuit de commutation 412 con- necte la borne d'entrée de donnée de limite supérieure 403 à l'extré- mité d'entrée du deuxième moyen de commutation 413. La donnée de limite supérieure (Dh) est délivrée par la borne de sortie de donnée 411 via le deuxième moyen de commutation 413. En outre, si la donnée 2621 201 d'entrée (D.) est une donnée dont la valeur est inférieure à la in donnée de limite inférieure (Dl), le deuxième circuit de commutation 413 connecte la borne d'entrée de donnée de limite inférieure 404 à la borne de sortie de donnée 411 de sorte que la donnée de limite inférieure (Dl) est délivrée via la borne de donnée de sortie 411. En d'autres termes, le bloc 410 de traitement de limitation de niveau effectue un traitement de nature à remplacer la donnée dont le niveau de signal est supérieur à la donnée de limite supérieure (Dh) par la donnée de limite supérieure (Dh) et à remplacer la donnée dont le niveau de signal est plus, petit que la donnée de limite inférieure (Dl) par la donnée de limite infé- rieure (Dl). Par exemple, lorsque, dans le bloc 410 de traitement de limitation de niveau, la borne d'entrée de signal de donnée 402 du circuit de limitation numérique 401 reçoit la donnée d'entrée (D.) représentée sur la figure 12 (a), le circuit de limitation numérique 401 effectue le traitement de limitation de niveau en fonction du niveau de limite supérieure indiqué par la donnée de limite supérieure (Dh) fournie à la borne d'entrée de donnée de limite supérieure 403 et du niveau de limite inférieure indiqué par la donnée de limite inférieure (Dl) fournie à la borne d'entrée de donnée de limite inférieure 404. Ainsi, le bloc de traitement de limitation de niveau 410 produit une donnée (D1) telleque repré- sentée sur la figure 12 (b). On note que la donnée (D1) délivrée par la borne de sortie de donnée 411 du bloc 410 de traitement de limitation de niveau est fournie à un bloc 420 de traitement de correction de retard, un bloc 430 de traitement de donnée LPF, et un bloc 440 de traitement d'approximation de caractéristique de filtre. Le bloc 420 de traitement de correction de retard comporte un circuit de retard 422, comme représenté sur la figure 14. Une donnée (D2) est produite, comme indiqué sur la figure 12 (c), laquelle présente un retard correspondant à une période d'horloge pour La donnée (D1) fournie à la borne d'entrée de donnée 421. La donnée de retard (D2) est fournie à la borne de sortie de donnée 423. La raison pour laquelle est produite la donnée de retard (D2), qui présente un retard d'une période d'horloge par rap- port à la donnée (D1) fournie à la borne d'entrée de donnée 421 est de permettre la synchronisation de la donnée (D2) a traiter dans le bloc 460 de traitement de synthèse avec les temps des données (D3) et (D5). La donnée (D2) ci-dessus indiquée est transformée en un signal analogique par le convertisseur numérique-analogique 406 et est transformée en un signal de sortie analogique (Sout) par le filtre d'interpolation 407. A ce moment, une surmodulation apparait sur le flanc montant de la forme d'onde de signal analogique comme dans le circuit limiteur numérique précédemment proposé de sorte que la forme d'onde de sortie est susceptible de dépasser le niveau de limite supérieure de la donnée de limite supérieure (Dh). Le bloc 430 de traitement de donnée LPF comporte, comme indiqué sur la figure 15, deux circuits de retard 432 et 433, un additionneur 434, un multiplicateur par 1/2 désigné par la réfé- rence 435, un additionneur 436 et un multiplicateur par 1/2 437, ces circuits étant connectés en série entre la borne d'entrée de donnée 431 et la borne de sortie de donnée 438. Les circuits de retard 432 et 433 sont des circuits servant à retarder d'une période d'horloge les données fournies à l'extrémité d'entrée correspondante de la même manière que le circuit de retard 422 ci-dessus indiqué. L'addi- tionneur 434 est un circuit servant à fournir la donnée d'addition de la donnée délivrée par le circuit de retard 433 et de la donnée (D1) fournie par le bloc 410 de traitement de limitation de niveau à la borne d'entrée de donnée 431. De plus, l'additionneur suivant 436 est un circuit servant à délivrer la donnée d'addition de la donnée fournie par le multiplicateur par 1/2 435 et la donnée four- nie par le circuit de retard 432. Les multiplicateurs par 1/2 435 et 437 fournissent respectivement une donnée valant la moitié de la donnée qui leur a été fournie. Le bloc 430-de traitement de donnée LPF représenté sur la figure 15 produit une donnée (D3). Ainsi, si on suppose que la donnée fournie par le circuit de retard 432 est désignée par une donnée de base Z = 1, la donnée fournie à la borne d'entrée de donnée 431 par le bloc 410 de traitement de limitation de niveau -1 indique une donnée Z précédée par une période d'horloge, et La donnée délivrée par le circuit de retard 433 est la donnée Z+1 retardée d'une période d'horLoge. Ensuite, il est utilisé un filtre passe-bas de caractéristique (F(1)) exprimée comme suit F(1) = (Z-1 + 2 + Z+1)/4---Equation 1 pour traiter la donnée (D1) fournie à la borne d'entrée de donnée 431 par le bloc 410 de traitement de limitation de niveau. Le bloc 430 de traitement de donnée LPF fournit la donnée (D3) ci-dessus indiquée, par la borne de sortie de donnée 438, au bloc 460 de trai- tement de synthèse ci-dessus indiqué. En d'autres termes, lorsque le bloc 430 de traitement de donnée LPF reçoit la donnée (D1) indiquée sur la figure 12 (b) à sa borne d'entrée de donnée 431, la donnée (D3) est produite de telle façon que le taux de variation de la donnée soit graduel et qu'un retard d'une période d'horloge soit produit, comme représenté sur la figure 12 (d). Ainsi qu'on peut le voir sur la figure 16, le bloc 440 de traitement d'approximation de caractéristique de filtre comporte deux circuits de retard 442 et 443 placés entre la borne d'entrée de donnée 441 et la borne de sortie de donnée 447, un additionneur 444, un multiplicateur par 1/16 désigné par la référence 445 et un circuit de soustraction 446, ces circuits étant connectés en série, ainsi qu'un multiplicateur par 18/16448 servant à multiplier par 18/16 la donnée délivrée par le circuit de retard 442 et fournis- sant la donnée multipliée par 18/16 au circuit de soustraction 446. Les circuits de retard 442 et 443 sont des circuits servant à retarder d'une période d'horloge la donnée fournie à leur extrémité d'entrée de donnée, de la même manière que les circuits de retard respectifs 422, 432 et 433. L'additionneur produit la donnée (D4). Ainsi, l'additionneur 444 est un circuit servant à délivrer la donnée d'addition de la donnée fournie par le circuit de retard 443 et de la donnée (D1) fournie par le bloc 410 de traitement de limitation de niveau à la borne d'entrée de donnée 441. De plus, le 2 6 2 1 2 0 1 multiplicateur par 1/16 445 est un circuit servant à délivrer une donnée valant 1/16 fois la donnée fournie par l'additionneur 444. En outre, le circuit de soustraction 446 est un circuit servant à soustraire la donnée fournie par le multiplicateur par 18/16 448 de la donnée fournie par le multiplicateur par 1/16 445. Si l'on suppose que, dans le bloc 440 de traitement d'approximation de caractéristique de filtre, la donnée délivrée par le circuit de retard 442 est une donnée de base Z = 1, la donnée (D1) fournie par le bloc 410 de traitement de limitation de -1 niveau à la borne d'entrée de donnée 441 est une donnée Z précé- dée d'une période d'horloge, et la donnée délivrée par le circuit de retard 442 est une donnée Z 1 retardée d'une pèriode d'horloge. La caractéristique du filtre d'interpolation 407 ci-dessus indiquée peut être approchée à l'aide de la caractéris- tique (F(2)) donnée dans l'équation 2 suivante: F(2) = (Z- + 18 - Z+1)/16--Equation 2 La caractéristique d'approximation de filtre (F(2)) est prévue pour la donnée (D1) fournie à la borne d'entrée de donnée 441 par le bloc 410 de traitement de limitation de niveau. Le bloc 440 de traitement d'approximation de caractéristique de filtre four- nit la donnée (D4) venant de la borne de sortie de donnée 447 au bloc 450 de traitement de détection de niveau. En d'autres termes, dans le bloc 440 de traitement d'approximation de caractéristique de filtre, la donnée (D4) indi- quée sur la figure 12 (e) est délivrée par la borne de sortie de donnée 447 lorsque la donnée (D1) représentée sur la figure 12 (b) est fournie. La donnée (D4) désigne une donnée d'approximation, qui prédit un niveau de signal pour la forme d'onde de signal de sortie analogique dans les cas o la donnée (D2) est directement transformée en un signal de sortie analogique via le convertisseur analogique- numérique (N/A) 406 et le filtre d'interpolation 407. Le bloc 450 de traitement de détection de niveau ci- dessus indiqué comprend, comme représenté sur la figure 17, un cir- cuit de soustraction 452 servant à soustraire la donnée de limite supérieure (Dh) fournie à la borne d'entrée de donnée de Limite supérieure 403 de la donnée (D4) fournie à la borne d'entrée de donnée 451 par le bloc 440 de traitement d'approximation de carac- téristique de filtre, et un circuit de commutation 453 dont une première extrémité d'entrée est destinée à recevoir la donnée de sortie (D+) ducircuit de soustraction 452 et dont l'autre extrémité d'entrée est destinée à recevoir la donnée de base [0], l'extré- mité de sortie du circuit de commutation étant connectée à un addi- tionneur 454. Le circuit de commutation 453 possède une extrémité d'entrée de commande destinée à recevoir le signal de commande délivré par l'extrémité de sortie d'un comparateur 456. Le compa- rateur 456 reçoit, par une première borne d'entrée, la donnée de sortie (D+) du circuit de soustraction 452 et, par son autre borne d'entrée, il reçoit la donnée de base [0], si-bien que le compara- teur 456 commande l'opération de commutation du circuit de commu- tation 453. De plus, la donnée de sortie (D-) d'un circuit de soustraction 457 servant à soustraire la donnée (D4) fournie à la borne d'entrée de donnée 451 de la donnée de limite inférieure (Dl) fournie à la borne d'entrée de donnée de limite inférieure 404 est délivrée à une première extrémité d'entrée d'un circuit de com- mutation 458. L'autre extrémité d'entrée du circuit de commutation 458 reçoit la donnée de base [0] et son extrémité de sortie est connectée à l'additionneur 454. L'opération de commutation du cir- cuit de commutation 458 est commandée par le signal de commande délivré par l'extrémité de sortie d'un comparateur 459. Le compa- rateur 459 reçoit par une première extrémité d'entrée la donnée de sortie (D+) et, par son autre extrémité d'entrée, la donnée de base [0]. L'additionneur 454 additionne les données fournies par les extrémités de sortie des circuits de commutation respectifs 454 et 458 afin de produire la donnée (D5), la donnée (D5) étant four- nie à la borne de sortie de donnée 455. Le comparateur 456 compare la donnée (D+) délivrée par le circuit de soustraction 452, c'est-à-dire la donnée (D+) qui a été obtenue en soustrayant la donnée de limite supérieure (Dh) de la donnée (D4) fournie à la borne d'entrée de donnée 451, avec la donnée de base [0]. Lorsque la donnée (D+) est plus grande que la donnée de base [0], le circuit de commutation 453 est commandé de façon que le circuit de soustraction 452 soit connecté à l'addi- tionneur 453. - 2 6 2 1201 De plus, le comparateur 456 commande le circuit de commutation 453 de façon que la donnée de base E0] soit fournie à L'additionneur 454 lorsque La donnée (D+) est plus petite que la donnée de base [0]. Le comparateur 459 compare la donnée (D-), que l'on a obtenue en soustrayant la donnée (D4) fournie par le bloc 440 de traitement d'approximation de caractéristique de filtre à la borne d'entrée de donnée 451 de la donnée de limite inférieure (Dl), à savoir la donnée de sortie du circuit de soustraction 457, avec la donnee de base [0]. Lorsque la donnée (D-) est plus grande que la oonnee de base [0], le circuit de commutation 458 est commandé de façon que le circuit de soustraction 457 soit connecté a l'addi- tionneur 454. De plus, lorsque la donnée (D-) ci-dessus indiquée est plus petite que la donnée de base [0], le circuit de commu- tation 458 est commandé de façon que la donnée de base E0] soit fournie à l'additionneur 454. Les données délivrées par les cir- cuits de commutation 453 et 458 sont additionnées par l'addition- neur 454 et sont fournies à la borne de sortie de donnée 455. De manière plus détaillée, le bloc 450 de traite- ment de détection de niveau délivre la donnée de base [0] venant de la borne de sortie de donnée 455 lorsque la donnée (D4) fournie par le bloc 440 de traitement d'approximation de caractéristique de filtre à la borne d'entrée de donnée 451 est une donnée dont la valeur est comprise entre la donnée de limite supérieure (Dh) et la donnée de limite inférieure (Dl) Lorsque la donnée (D4) possède une valeur qui n'est pas située entre les données de limite supérieure..DTD: (Dh) et de limite inférieure (Dl), une donnée (D5) désignant la quan- tité dont le niveau de la donnée est en excès est délivrée par la borne de sortie 455. Par conséquent, le bloc 450 de traitement de détection de niveau ci-dessus décrit produit la donnée (D5) indiquée sur la figure 12 (f) qui correspond à la quantité de dépassement de niveau de la donnée audessous de la donnée de limite inférieure (Dl) ou au-dessus de la donnée de limite supérieure (Dh). La donnée (D5) est fournie par la borne de sortie de donnée 455 au bloc 460 de trai- tement de synthèse. 2 6 2 1 2 0 1 Comme indiqué sur la figure 11, le bloc 460 de trai- tement de synthèse reçoit chacune des données (D2), (D3) et (D5) et comprend trois multiplicateurs 461, 463 et 464, un circuit de soustraction 462, et un additionneur 465. Le circuit multiplicateur 461 délivre une donnée (D6) qui est le produit de la donnée (D5) fournie par le bloc 450 de traitement de détection de niveau par une constante prédéterminée [A]. Le circuit de multiplication 463 délivre une donnée (D8) qui est le produit de la donnée (D7) déLi- vrée par le circuit de soustraction 462 et de la donnée (D2) fournie par le bloc 420 de traitement de correction de retard. Le multipli- cateur 464 délivre une donnée (D9) qui est le produit de la donnée (D6) délivrée par le multiplicateur 461 et de la donnée (D3) déli- vrée par le bloc 430 de traitement de donnée LPF. L'additionneur 465 fournit une donnée (Dout) qui est l'addition de la donnée (D9) délivrée par le multiplicateur 464 et de la donnée (D8) délivrée par le multiplicateur 463, à la borne de sortie de donnée 405. Comme décrit ci-dessus, le bloc 460 de traitement de synthèse produit la caractéristique (F(3)) représentée suivant l'équa- tion 3 ci-après pour la donnée (D2) fournie par le circuit 420 de correction de retard de manière à produire la donnée de sortie (Dout) sur la borne de sortie de donnée 405. L'équation 3 s'exprime de la manière suivante: F(3) = alpha (1/2 + (Z 1+ Z 1)/4) + (1-alpha) = 1 + [(Z-1 + z +1)/4 - 1/2] alpha ---Equation 3 Dans l'équation 3, alpha désigne la valeur de la don- née (D5) délivrée par le bloc 450 de traitement de détection de niveau et multipliée par la constante [A] du multiplicateur 461. De manière plus détaillée, dans le bloc 460 de trai- tement de synthèse, le multiplicateur 464 produit la donnée de cor- rection (D9), laquelle est le produit de la donnée (D6) modifiée selon la donnée (D5) délivrée par le bloc 450 de traitement de détection de niveau par la donnée (D3) fournie par le bloc 430 de traitement de donnée LPF pour laquelle la caractéristique de filtre passe-bas a été produite. Ensuite, dans Le bLoc 460 de traitement de synthèse, l'additionneur 465 additionne La donnée de correction (D9) à La donnée (D2) fournie par le bloc 410 de traitement de limitation de niveau via le bloc 420 de traitement de correction de retard pour laquelle la limitation de niveau a été produite, et la donnée ainsi obtenue par addition est délivrée comme étant la donnée de sortie (D). out Par conséquent, lorsque la donnée (D2) indiquée sur la figure 12 (c), la donnée (D3) indiquée sur la figure 12 (d) et la donnée (D5) indiquée sur la figure 12 (f) sont fournies au bloc 460 de traitement de synthèse, le multiplicateur 461 produit une donnée (D6) représentée sur la figure 12 (g) en multipliant la don- née (D5) fournie au bloc 450 de traitement de détection de niveau par la constante prédéterminée [A]. La donnée (D6) est fournie res- pectivement au circuit de soustraction 462 et au multiplicateur 464. La donnée (D6) correspond à une variable [alpha] apparaissant dans l'équation 3, celle-ci variant en fonction de la valeur de la donnée (D5). Le circuit de soustraction 462 produit une donnée (D7) indiquée sur la figure 12 (h) en soustrayant la donnée (D6) de la donnée de base E1] et fournit la donnée (D7) au multiplicateur 463. Le multiplicateur 463 produit une donnée (D8) représentée sur la figure 12 (i) en multipliant la donnée (D2) fournie par le bloc 420 de traitement de correction de retard par la donnée (D7) et fournit la donnée (D8) à l'additionneur 465. Le multiplicateur 464 produit la donnée (D9) représentée sur la figure 12 (j) en multipliant la donnée (D6) fournie par le multiplicateur 461 par la donnée (D3) founie par le bloc 430 de traitement de donnée LPF et fournit la donnée (D9) à l'additionneur 465. L'additionneur 465 produit la don- née de sortie (Dout) représentée sur la figure 12 (k) en addition- nant la donnée (D8) à la donnée (D9) et fournit la donnée (Dout) à la borne de sortie 405. Dans ce cas, la donnée de sortie (Dout) est telle que le taux de variation de parties de la donnée (D2) correspondant à la donnée de limite supérieure (Dh) et la donnée de limite inférieure (Dl) subissent une Légère réduction en fonction d'une quantité de sur- modulation produite lorsque La donnée (D2) est convertie en une forme analogique et est transmise via Le filtre d'interpoLation 407. La donnée de sortie (Dout) obtenue de la borne de sortie de donnée 405 du circuit limiteur numérique 401 est conver- tie en le signal de sortie analogique (Sout) représenté sur la figure 12 (l) par l'intermédiaire du convertisseur numérique- analogique (N/A) 406 et du filtre d'interpolation 407 et elle est délivrée via la borne de sortie de signal 408, comme représenté sur la figure 11. Le signal de sortie analogique (Sout) possède une forme d'onde approximativement égale à celle représentée de manière équivalente sous la forme de signal analogique, et la surmodulation amène le signal de sortie analogique (Sout) à ne pas dépasser le niveau de limite supérieure de la donnée de limite supérieure (Dh). Comme décrit ci-dessus, le circuit limiteur numérique 401 de l'exemple présenté sur la figure 11 produit la donnée de sortie (D ut) en additionnant la donnée de correction (D9) à la donnée (D2) dans le cas o la surmodulation se produit pendant le passage de la donnée analogique (D2) dans le filtre d'interpolation 407, la donnée (D2) étant produite par exécution du traitement de limitation de niveau pour la donnée d'entrée (D. n) dans le bloc 410 de traitement de limitation de niveau. Ainsi, dans le cas o la donnée d'entrée (D.) est formée par le signal analogique et passe in dans le filtre d'interpolation 407, la donnée de sortie (Dout) peut être produite de manière à pouvoir être convertie en un signal ana- logique (Sout) favorable sans qu'il se produise une surmodulation. Un même traitement est effectué pour la sousmodulation produite sur un flanc descendant de la forme d'onde du signal de sortie analogique (Sout) dans le circuit limiteur numérique 401, mais on ne donnera pas ici d'explication à ce sujet. Si on utilise le circuit limiteur numérique 401 au titre du circuit arithmétique 54 représenté sur la figure 3, on peut ajuster la donnée de limite supérieure (Dh) et la donnée de limite inférieure (Dl) en réponse au signal de commande obtenu de la part du circuit de commande 55. Bien entendu, l'homme de L'art sera en mesure d'ima- giner, à partir du circuit dont la description vient d'être donnée à titre simplement illustratif et nullement limitatif, diverses variantes et modifications ne sortant pas du cadre de l'invention. REVENDICATIONS 1. Circuit de traitement de signal numérique utilisé dans une caméra vidéo pour traiter un signal vidéo numérique com- portant, de manière répétée, un intervalle de signal effectif et un intervalle de suppression de faisceau, ledit circuit de trai- tement de signal numérique étant caractérisé en ce qu'il comprend: une borne d'entrée (2) recevant le signal vidéo d'entrée (D. n); in un moyen (3) générateur de donnée de commande ser- vant à produire une donnée de commande (CD) associée à une adresse de bloc; un moyen (4) d'insertion de donnée de commande ser- vant à insérer ladite donnée de commande associée à l'adresse de bloc dans l'intervalle de suppression de faisceau dudit signal vidéo numé- rique; et plusieurs blocs de circuit de traitement de signal (5, 6, 7) connectés en série les uns avec les autres, chacun desdits blocs de circuit de traitement de signal traitant le signal vidéo numérique de l'intervalle de signal effectif en fonction de la donnée de commande contenant l'adresse de bloc qui désigne le bloc correspondant et chacun desdits blocs de traitement de signal comportant un moyen de séparation de donnée de commande servant à séparer la donnée de commande comportant l'adresse de bloc qui désigne le bloc correspondant. 2. Circuit de traitement de signal numérique selon la revendication 1, caractérisé en ce que chacun desdits blocs de cir- cuit de traitement de signal comporte en outre un circuit d'opération recevant le signal vidéo numérique et la donnée de commande afin de traiter le signal vidéo numérique et la donnée de commande de manière à traiter l'intervalle de signal effectif du signal vidéo numérique en fonction de la donnée de commande et à délivrer le signal traité au bloc suivant. 3. Circuit de traitement de signal numérique selon la revendication 2, caractérisé en ce que chacun desdits blocs de cir- cuit de traitement comporte un circuit de commande servant à décoder l'adresse de bloc et à commander ledit moyen de séparation de façon que la donnée de commande comportant l'adresse de bloc qui désigne le bloc correspondant soit séparée et que la donnée de commande comportant une adresse de bloc qui désigne un bloc autre que le bloc correspondant soit fournie au bloc suivant. 4. Circuit de traitement de signal numérique selon la revendication 2, caractérisé en ce que ledit circuit d'opé- ration de l'un desdits blocs de traitement de signal comporte un circuit de correction de gamma servant à commander la caractéris- tique d'entrée-sortie du signal vidéo numérique et en ce que ladite donnée de commande commande la caractéristique d'entrée-sortie. 5. Circuit de traitement de signal numérique selon la revendication 4, caractérisé en ce que ledit circuit de correction de gamma comporte un moyen générateur de donnée d'approximation polygonale, une table de données de correction contenant les don- nées correspondant à la différence entre la donnée approchée poly- gonale et la donnée voulue, et un moyen d'addition servant à additionner la donnée approchée polygonale et la donnée extraite de la table de données de correction, et en ce que ladite donnée de commande commande la donnée de sortie de ladite table de données de correction. 6. Circuit de traitement de signal numérique selon la revendication 4, caractérisé en ce que ledit circuit de correction de gamma comporte un moyen générateur de donnée d'approximation en marches d'escalier, une table de données de correction comportant les données correspondant à la différence entre la donnée approchée en marches d'escalier et la donnée voulue, et un moyen d'addition servant à additionner la donnée approchée en marches d'escalier et la donnée extraite de la table de données de correction, et en ce que ladite donnée de commande commande la donnée de sortie de ladite table de données de correction. 7. Circuit de traitement de signal numérique selon la revendication 2, caractérisé en ce que ledit circuit d'opération de l'un desdits blocs de traitement de signal comporte un circuit de correction d'ouverture possédant un signal de correction d'ouverture relativement au signal vidéo numérique et un moyen d'addition ser- vant à additionner le signal de correction d'ouverture audit signal vidéo numérique, ainsi qu'un circuit de compression de niveau rece- vant le signal de sortie dudit circuit de correction d'ouverture, et en ce que ladite donnée de commande commande le niveau dudit signal de correction d'ouverture et la caractéristique dudit cir- cuit de compression de niveau. 8. Circuit de traitement de signal numérique selon la revendication 2, caractérisé en ce que ledit circuit d'opération de l'un desdits blocs de traitement de signal comporte un circuit limi- teur de blanc et un circuit limiteur de noir, et ladite donnée ce commande commande le niveau de limite de blanc et le niveau de limite de noir.