FR 2620836 A1 19890324 FR 8713332 A 19870921 i SOURCE DE COURANT AJUSTABLE ET CONVERTISSEUR NUMERIQUE/ANALOGIQUE A AUTO-CALIBRATION UTILISANT UNE TELLE SOURCE La présente invention concerne des sources de courant ajustables avec précision par une tension et plus particulièrement l'application de telles sources de courant à la formation de con- vertisseurs numérique/analogique à autocalibration de haute préci- sion, par exemple à 12 bits. Dans l'art antérieur, pour obtenir des convertisseurs numériques/analogiques de haute précision et de grande linéarité, on utilise généralement des transistors de type bipolaire associés à des réseaux R-2R qui réalisent un ensemble de source de courant commutables dont les valeurs rapportées à la valeur d'un courant de référence forment une progression géométrique de raison 2. Toutefois, en raison des dispersions de fabrication qui affectent la résistance des réseaux R-2R et les transistors bipolaires, il est nécessaire, dès que le nombre de bits du convertisseur numérique/analogique dépasse 7 ou 8, d'effectuer un ajustage par laser des résistances des réseaux R-2R si l'on désire obtenir une très grande linéarité. Dans l'art antérieur pour obtenir des convertisseurs numnriques/analogiques de haute précision et grande linéarité, sans avoir recours à l'ajustage par laser d'un quel- conque élément du convertisseur, on a proposé divers types de convertisseurs numériques/analogiques à autocalibration dont les éléments calibrables sont des condensateurs; lesdits condensa- teurs appartenant à un ensemble de condensateurs dont les valeurs de capacité rapportées à la valeur de capacité d'un condensateur unitaire forment une progression géométrique de raison 2. Un objet de la présente invention est de prévoir une source de courant simple, ajustable avec une particulièrement grande précision. Un autre objet de la présente invention est de prévoir un convertisseur numérique/analogique réglable avec précision uti- lisant une source de courant ajustable et pouvant donc avoir un nombre de cellules élevé. Un autre objet de la présente invention est de prévoir un tel convertisseur numérique/analogique particulièrement simple à fabriquer et précis dans son fonctionnement. Ces objets, caractéristiques, avantages ainsi que d'autres de la présente invention sont atteints en prévoyant une source de courant ajustable comprenant un transistor bipolaire dont la base reçoit un signal propre à fixer approximativement le courant qui le traverse, et un transistor MOS, en série avec le transistor bipolaire, dont la grille reçoit un signal de réglage mémorisé par un condensateur connecté entre sa grille et son drain. De préférence le transistor bipolaire est un transistor NPN et le transistor MOS un transistor à canal P à enrichissement, la source du transistor MOS étant connectée à une tension haute, son drain étant connecté au collecteur du transistor bipolaire et l'émetteur du transistor bipolaire étant connecté à une source de tension basse. De préférence le signal de réglage provient d'un ampli- ficateur de courant fournissant un signal d'erreur résultant de la comparaison entre ladite source de courant et une source de courant de référence. Un convertisseur numérique/analogique selon l'invention est tel que ses étages correspondant aux bits d'ordre inférieur comprennent des sources de courant classiques et en ce que ses étages correspondant aux bits d'ordre supérieur comprennent chacun une source de courant selon la présente invention. Ce convertisseur numérique/analogique comprend des moyens de commutation et d'amplification pour comparer périodique- ment le courant dans chacune des sources de courant correspondant aux bits d'ordre supérieur à la somme des courants des sources de courant des bits inférieurs et pour ajuster en conséquence le courant dans lesdites sources de courant correspondant aux bits d'ordre supérieur. Ces objets, caractérisques et avantages de la présente invention seront exposés plus en détail dans la description suivante de modes de réalisation particuliers faite en relation avec les dessins joints parmi lesquels: la figure 1 représente schématiquement une source de courant ajustable selon la présente invention; la figure 2 représente schématiquement un convertisseur numérique/analogique selon la présente invention; la figure 3 représente schématiquement une variante de connexion de la source de courant selon la présente invention dans un convertisseur nunmérique/analogique; la figure 4 illustre le procédé de calibration selon la présente invention; et la figure 5 représente un exemple d'amplificateur de courant à fonctionnement séquentiel utilisable lors de l'étape de calibration. La figure 1 représente une source de courant ajustable par une tension selon l'invention. Cette source de courant est destinée à laisser passer un courant choisi I et est connectée entre une borne de tension haute A et une borne de tension basse B, par l'intermédiaire de circuits non représentés. Elle comprend essentiellement un transistor bipolaire BT en série avec un tran- sistor MOS MT. Dans l'exemple représenté, le transistor bipolaire BT est un transistor NPN dont l'émetteur est connecté à la borne B et dont le collecteur est connecté au drain du transistor MT, un transistor à canal P à enrichissement. La source du transistor MT est connecté à la borne A. La grille du transistor MT est connec- tée à son drain par l'intermédiaire d'un condensateur de mémorisa- tion C. Normalement, une source de courant classique comprend seulement le transistor bipolaire BT dont la base reçoit une ten- sion de polarisation appropriée, en fonction des valeurs des ten- sions haute et basse pour fixer le courant dans le transistor bipolaire. En fait, en raison des dispersions de fabrication, on n'arrive jamais exactement à la valeur de courant souhaitée. Selon l'invention, le transistor MOS MT disposé en série avec le transistor bipolaire BT permet d'effectuer un réglage fin en modifiant légèrement la tension collecteur/émetteur du tran- sistor bipolaire BT. Ce réglage est effectué par action sur la grille G du transistor MOS. On notera que l'influence du réglage est d'autant plus nette que l'impédance entre l'émetteur du trans- istor BT et la borne de tension basse B est faible. En outre, se- lon l'invention, il est prévu de mémoriser la tension de grille appliquée sur le transistor MOS au moyen du condensateur C. Ainsi, il est possible d'agir périodiquement seulement sur la grille du transistor MT, la valeur de réglage restant mémorisée sur le condensateur C en dehors des périodes de calibration. La figure 2 représente un mode de réalisation d'un con- vertisseur numérique/analogique selon la présente invention. Dans cette figure, le bloc 10 représente un convertisseur numérique/ analogique classique, le bloc 11 représente un étage supplémentai- re de convertisseur selon la présente invention et le bloc 12 représente un exemple d'étage de polarisation pour le bloc 11. Un-e cellule du convertisseur numérique/analogique classique 10 est représentée dans un bloc 13. Cette cellule comprend un transistor bipolaire 131 dont le collecteur est relié par un interrupteur 132 à l'entrée plus (+) ou à l'entrée moins (-) d'un amplificateur différentiel 14. L'émetteur du transistor 131 est reliée à un point de connexion 133 par une résistance 2R et ce point de connexion est relié aux résistances 2R des cellules adjacentes par des résistances de valeur R. Dans chaque cellule, le transistor 131 a une surface d'émetteur correspondant à l'ordre du bit converti par cette cellule et l'interrupteur 132 est connecté à l'entrée (-) ou à l'entrée (+) de l'amplificateur 14 selon que le bit en question a une valeur binaire "1 ou "O". La base du transistor 131 est polarisée par un circuit 15 comprenant un amplificateur différentiel 151 dont une première entrée (-) est reliée à la masse et dont la deuxième entrée (+) est reliée à une source de tension de référence 152 par l'intermédiaire d'une ré- sistance R. Cette deuxième entrée (+) de l'amplificateur différen- tiel 151 est reliée au collecteur d'un transistor bipolaire 153 dont l'émetteur est relié à une tension d'alimentation basse VEE par l'intermédiaire d'une résistance 2R et dont la base est reliée à la sortie de l'amplificateur 151. On fixe ainsi le courant IO passant dans le transistor 153 et donc son potentiel de base. Ce potentiel de base est appliqué aux bases de tous les transistors 131 qui laisseront donc passer des courants proportionnels au cou- rant IO, selon le poids du bit de la cellule correspondante. Dans ce bloc 10, les deux premières cellules sont des cellules à trans- istors identiques qui laissent passer le courant correspondant au bit de poids le plus faible. On notera que la première de ces deux premières cellules comprend une résistance de valeur R et non 2R en série avec son transistor. Le bloc 11 désigne la cellule du convertisseur numérique/analogique correspondant au bit d'ordre immédiatement supérieur à la dernière cellule du bloc 10, par exemple au huitième bit si le convertisseur numérique/analogique du bloc 10 est un convertisseur à sept bits. Un seul bloc 11 a été représenté, mais on concevra que pour réaliser un convertisseur à grand nombre de bits, plusieurs cellules analogues à celles du bloc 11 seront utilisées. Dans ce bloc 11, on retrouve le transis- tor bipolaire BT, le transistor MOS MT et le condensateur C de la figure 1. La borne B de la figure 1 est reliée à la tension d'alimentation VEE et la borne A de la figure 1 est reliée à un commutateur S permettant de connecter la cellule selon l'invention à l'une ou l'autre des entrées de l'amplificateur différentiel de sortie 14. On a également représenté en figure 2, dans le bloc 12, un circuit de polarisation de la base du transistor bipolaire BT. Comme on le verra sur la figure, ce circuit comprend essen- tiellement des miroirs de courant et est destiné à polariser le transistor BT de telle sorte que son courant de collecteur ait une valeur aussi voisine que possible du double de la valeur du cou- rant correspondant au bit de poids le plus fort du bloc 10. Ce circuit 12 permet de s'affranchir du fait qu'il n'y a pas de ré- sistance 2R en série entre l'émetteur du transistor bipolaire BT et la tension basse VEE. On notera que le convertisseur de la figure 2 est uni- quement destiné à faire comprendre la présente invention et à expliquer une technique de conversion compatible avec l'utilisa- tion de cellules selon la présente invention. Il conviendra de garder à l'esprit que le schéma réel d'un convertisseur fait appel à des techniques de circuiterie plus complexes qui ne seront pas exposées ici par souci de simplicité de la description. La figure 3 représente uniquement à titre d'exemple une réalisation possible plus détaillée d'une cellule 11 selon l'invention. On retrouve dans cette figure 3 le transistor MOS MT et sa borne de grille G, le condensateur C et le transistor BT. Le transistor BT est connecté en miroir de courant avec un tran- sistor non référencé faisant partie du bloc 12 de la figure 2. De façon classique, le commutateur S est réalisé au moyen d'une paire de transistors NPN dont les bases reçoivent le signal correspon- dant à la valeur du bit de la cellule 11 et son signal complé- mentaire. Dans cette figure 3, la caractéristique principale est que l'émetteur du transistor BT au lieu d'être relié directement à la tension basse VEE est relié à cette source de tension par l'intermédiaire d'un transistor bipolaire PNP vertical 20 dont l'émetteur est connecté à l'émetteur du transistor BT et dont le collecteur est relié à la tension basse VEE. La tension sur l'émetteur de ce transistor est fixée par un asservissement com- prenant un amplificateur 21 dont une première entrée (+) reçoit une tension de référence, dont la deuxième entrée (-) est reliée à l'émetteur du transistor 20 et dont la sortie est reliée à la base de ce transistor. Ce montage permet de s'affranchir des fluctua- tions éventuelles de la tension basse VEE. Ceci ne constitue qu'un exemple des divers perfectionnements qui peuvent être apportés au dispositif. La figure 4 représente un exemple de réalisation du procédé de calibrage selon l'invention. On retrouve dans cette figure 4 le bloc 10 de la figure 2 correspondant à un conver- tisseur numérique/analogique délivrant des courants IO à I8, le courant IO est égal au courant Il, le courant Il correspondant au bit de moins significatif et le courant I8 au bit le plus significatif. Ainsi, chacune des cellules peut être connectée à une entrée ICAL d'un amplificateur différentiel de courant à fonc- tionnement séquentiel AI. Le bloc 30 contient des cellules du type de la cellule 11 de la figure 2. On a représenté quatre cellules fournissant des courants I9 à I12 correspondant au quatre bits les plus significa- tifs à convertir. Ce bloc comprend également des entrées G9 à G12 correspondant aux grilles des transistors MOS des cellules respec- tives fournissant les courants I9 à I12. Dans la figure, les con- nexions sont indiquées comme correspondant au calibrage de la cellule fournissant le courant Ill. La sortie de l'amplificateur AI est connectée par un commutateur SGll à la grille Gll du transistor MOS qui permet le calibrage du courant Ill. Dans une première phase, (non représentée), les courants IO à 110 sont appliqués à l'entrée ICAL et la valeur correspon- dante est mémorisée par l'amplificateur AI. Dans une deuxième phase, correspondant aux connexions de la figure 4, le courant 111 -8 est relié à l'entrée de l'amplificateur AI et comparé à la valeur mémorisée. Le signal d'erreur en sortie de l'amplificateur AI est appliqué sur la grille Gll pour ramener le courant Ill à une valeur égale à la somme des courants 10 à I10. La précision de l'asservissement ne dépend alors que du gain de l'amplificateur AI et des éventuelles erreurs de décalage de zéro de cet amplificateur. Un exemple de circuit d'amplificateur-comparateur de courant à fonctionnement séquentiel est illustré en figure 5. L'amplificateur AI lui-même comprend un amplificateur différentiel A1 dont la première entrée (+) est connectée à la masse, dont la deuxième entrée (-) est connectée à un noeud N par l'intermédiaire d'un condensateur Cl et dont l'entrée est connectée à la sortie par l'intermédiaire d'un interrupteur S3. Le noeud N est relié à la source d'alimentation positive VCC par l'intermédiaire d'une résistance R1 et peut être connecté par des interrupteurs Si et S2 à l'une ou l'autre des sources de courant IREF (IREF étant égal à la somme des courants Io à Ilo) et Ill, dans l'exemple repré- senté, par des commutateurs Si et S2. Les commutateurs Si et S3 sont fermés simultanément dans une première phase l et le commu- tateur S2 est fermé dans une deuxième phase 42 durant laquelle les commutateurs Si et S3 sont ouverts. Ainsi, au cours de la phase 1, le condensateur Cl se charge à la tension VCC - RlIREF - Vos, Vos étant la tension de décalage de zéro de l'amplificateur Ai. En conséquence, lors de la deuxième phase %2, on obtient en sortie de l'amplificateur Al un signal correspondant à Rl(Ill IREF) avec une compensation de la tension de décalage de zéro. REVENDICATIONS 1. Source de courant ajustable comprenant un transistor bipolaire (BT) dont la base reçoit un signal propre à fixer ap- proximativement le courant qui le traverse, caractérisée en ce qu'elle comprend en outre un transistor MOS (MT), en série avec le transistor bipolaire, dont la grille (G) reçoit un signal de ré- glage mémorisé par un condensateur (C) connecté entre sa grille et son drain. 2. Source de courant ajustable selon la revendication 1, caractérisé en ce que le transistor bipolaire est un transistor NPN et le transistor MOS un transistor à canal P à enrichissement, la source du transistor MOS étant connectée à une tension haute, son drain étant connecté au collecteur du transistor bipolaire et l'émetteur du transistor bipolaire étant connecté à une source de tension basse. 3. Source de courant ajustable selon l'une des reven- dications 1 ou 2, caractérisé en ce que le signal de réglage pro- vient de l'amplificateur de courant fournissant un signal d'erreur résultant de la comparaison entre ladite source de courant et une source de courant de référence. 4. Convertisseur numérique/analogique, caractérisé en ce que ses étages correspondant aux bits d'ordre inférieur compren- nent des sources de courant classiques et en ce que ses étages correspondant aux bits d'ordre supérieur comprennent chacun une source de courant selon l'une quelconque des revendications 1 à 3. 5. Convertisseur numérique/analogique selon la reven- dication 4, caractérisé en ce qu'il comprend des moyens de com- mutation et d'amplification pour comparer périodiquement le courant dans chacune des sources de courant correspondant aux bits d'ordre supérieur à la somme des courants des sources de courant des bits inférieurs et pour ajuster en conséquence le courant dans lesdites sources de courant correspondant aux bits d'ordre supérieur. -