FR 2611395 A1 19880902 FR 8802311 A 19880225 La présente invention concerne un système de récu- pération de données et de signaux d'horloge en code Manchester. Le système est particulièrement utile pour la récu- pération des données et des signaux d'horloge parmi des signaux codés, biphasés et à marquage biphasé en code Manchester. Les codes Manchester sont analogues en ce qu'ils ont une transition régulière toutes les périodes d'un bit et une transition intermédiaire qui peut être pré- sente ou non suivant la valeur des données. Un fonction- nement convenable nécessite le verrouillage en phase du signal récupéré d'horloge sur les transitions régulières. Un problème posé par les réalisations des boucles de ver- rouillage en phase peut être l'établissement d'un ver- rouillage erroné en phase sur un signal d'entrée qui con- tient une proportion importante de transitions dépendant des données et, après verrouillage, il peut hésiter à changer pour repasser à la phase convenable. Dans le système selon l'invention, le problème est résolu par un nouveau procédé de détection de l'erreur de phase. Le système devient instable lorsqu'un verrouil- lage erroné est établi et est suivi par des données aléa- toires et en conséquence il établit un verrouillage con- venable de la phase sur une transition régulière d'entrée. Plus précisément, l'invention concerne un système de récupération de données et de signaux d'horloge en code Manchester, comprenant un dispositif d'entrée desti- né à recevoir un signal codé d'entrée, un dispositif d'intégration de données et un dispositif d'intégration d'erreur destiné à former des signaux présentés à un dispositif de modulation d'erreur lui-même destiné à cré- er un signal d'erreur de commande d'un circuit à boucle de verrouillage en phase comprenant un oscillateur com- mandé en tension qui a une première et une seconde sor- tie, la première sortie créant des signaux de commande, le dispositif d'intégration de données provoquant son échantillonnage pendant pratiquement une période complète de bit et le dispositif d'intégration d'erreur provo- quant son échantillonnage pendant pratiquement une demi- période de bit, d'une manière qui permet la récupération d'un signal d'horloge à partir du premier signal de sor- tie de l'oscillateur commandé en tension et la récupéra- tion des données à partir du dispositif d'intégration de données qui est destiné à créer un signal biphaséen code Manchester. Selon un aspect de l'invention, un système de récu- pération de données et de signaux d'horlogeen code Man- chester est tel qu'un dispositif de traitement de données est destiné à recevoir le signal biphaséen code Manchester et à transformer la polarité des transitions de deux pé- riodes successives de bits en données véritables, et à créer un signal de données de sortie de non retour à zéro. D'autres caractéristiques et avantages de l'inven- tion ressortiront mieux de la description qui va suivre, faite en référence aux dessins annexés sur lesquels: la figure 1 est un diagramme synoptique d'un sys- tème de récupération de données et de signaux d'horloge encode Manchester selon l'invention; la figure 2 est un circuit d'un exemple de modula- teur d'erreur; la figure 3 est un graphique représentant des fonc- tions de signaux d'erreurs de phases pour un signal maxi- mal d'entrée de données de transitions, lorsque des tran- sitions dépendant des données sont présentes; la figure 4 est un graphique représentant des fonc- tions de signaux d'erreurs de phases pour un signal d'en- trée minimal de données de transitions, lorsque des transitions dépendant de signaux d'horloge sont seules présentes; et la figure 5 représente des formes d'onde en codage Manchester. On se réfère à la figure 1; un signal d'entrée encode Manchester de faible niveau est amplifié par un amplificateur limiteur LA afin que des niveaux convena- bles de travail des signaux soient établis. Le signal d'entrée IP est modulé par le signal d'horloge CK tiré de l'oscillateur VCO commandé en ten- sion afin que les informations de données puissent être récupérées. Lorsque le circuit est convenablement ver- rouillé en phase, une transition de la forme d'onde d'horloge est alignée sur la transition régulière du si- gnal d'entrée en code Manchester, si bien que le signal de sortie du modulateur SM est constamment élevé ou fai- ble pendant une période d'horloge, suivant que la transi- tion du signal d'entrée est positive ou négative. Toute erreur de phase provoque l'apparition d'une période à signal inversé de sortie du modulateur d'erreur EM, qui est retiré par filtrage par l'intégrateur DI de données. Le dispositif DI d'intégration de données assure l'inté- gration sur une période complète de bit si bien que la polarité de sortie est une meilleure estimation de la transition du signal d'entrée. Lors d'un fonctionnement avec un signal biphasé Manchester, le signal de sortie du dispositif DI d'inté- gration de données peut être directement interprété comme données. Dans le cas du fonctionnement avec un code à marquage biphasé, un circuit supplémentaire DP de traite- ment numérique est nécessaire afin qu'il transforme la polarité de transition de deux périodes successives de bits en données véritables. Le circuit de traitement com- porte deux basculeurs D et une porte OU exclusif EX OR, montée comme représenté sur la figure 1 afin qu'elle crée un signal de sortie NRZ de données à non-retour à zéro. Un signal d'erreur de phase est tiré de l'intégra- teur d'erreur EI qui intègre un signal d'entrée pendant une demi-période de bit qui est symétrique autour du centre de la période d'intégration de données. Cette pé- riode est déterminée par un signal d'horloge en quadra- ture (déphasé de 90 ) créé par une horloge en quadrature QD qui est commandée par un second signal de sortie de l'oscillateur commandé en tension VCO. Lorsque le système est verrouillé en phase, une transition du signal d'entrée apparaît au centre de cette période et la moyenne intégrée est égale à zéro. Cepen- dant, s'il existe une erreur de phase, un signal résul- tant d'erreur est obtenu, sa polarité dépendant de la polarité de la transition du signal d'entrée. Un signal de correction d'erreur de phase vraie est obtenu par cor- rection de la polarité à l'aide du dispositif EM de modu- lation d'erreur. Le signal corrigé d'erreur est alors utilisé pour la commande de l'oscillateur VCO commandé en tension par l'intermédiaire d'un amplificateur d'er- reur et d'un filtre normal de boucle à verrouillage en phase EA, LPF. Une caractéristique importante du modulateur d'er- reur est qu'il existe une relation linéaire entre le signal provenant du dispositif EI d'intégration d'erreur et le signal de sortie, alors que la polarité du signal d'entrée provenant de l'intégration des données donne unein- formation de commutation. En fait, le gain du modula- teur d'erreur est supérieur au signal d'entrée de données. La fonction du dispositif d'intégration DI, EI peut être appréciée en référence à la demande de brevet britan- nique n 86.05 002. La détection du verrouillage en phase est assurée par le détecteur PLD de verrouillage en phase qui con- trôle le module des signaux tirés des deux circuits d'in- tégration DI et EI. Lorsque le système est verrouillé, le signal de l'intégrateur de données est supérieur au signal de sortie de l'intégrateur d'erreur. Les hommes du métier peuvent facilement apprécier le fonctionnement de tous les autres rectangles repré- sentés sur la figure 1, et leur description n'est donc pas nécessaire. Un exemple d'un type connu de modulateur d'erreur EM est représenté sur la figure 2 sur laquelle le signal d'entrée de données DI/P présente une relation positif-négatif en fonction du signal de sortie de l'in- tégrateur de données DI. Le signal d'entrée d'erreur EI/P est un signal analogique d'entrée qui dépend du signal de sortie de l'intégrateur d'erreur EI. On se réfère à la figure 3 qui représente les fonc- tions des signaux d'erreur. La fonction A représente un signal d'entrée de données à transitions maximales lors- que des transitions dépendant des données sont présentes. La période BP d'un bit est aussi représentée. La fonc- tion B représente un signal d'horloge en phase pendant une période d'intégration d'un bit. La fonction C repré- sente l'effet de l'erreur de phase sur le signal de sor- tie de l'intégrateur de données. La fonction D représente l'effet du gain du modulateur d'erreur sur le signal de sortie de l'intégrateur de données. La fonction E repré- sente le signal d'horloge en quadrature et la demi- période d'intégration de bit HBI. La fonction F repré- sente l'effet de l'erreur de phase sur le signal de sor- tie d'erreur de l'intégrateur d'erreur. La fonction G représente le signal résultant de sortie du modulateur d'erreur. Les flèches SPLP de verrouillage stable en phase sont indiquées pour les positions d'erreur de phase PER de 0 à + 180 et + 360 . On se réfère à la figure 4 qui représente d'autres fonctions d'erreur de phase. La fonction H représente Un signal d'entrée de données à transitions maximales lorsque seules des transitions dépendant du signal d'hor- loge sont présentes. La période BP d'un bit est à nouveau représentée. La fonction I représente l'horloge en phase pendant une période d'intégration d'un bit. La fonction J représente l'effet de l'erreur de phase sur le signal de sortie de l'intégrateur de données. La fonction K représente l'effet du gain du modulateur d'erreur sur le signal de sortie de l'intégrateur de données. La fonc- tion L représente le signal d'horloge en quadrature et la demi-période d'intégration d'un bit HBI. La fonction M représente l'effet de l'erreur de phase sur le signal de sortie de l'intégrateur d'erreur. La fonction N repré- sente le signal résultant de sortie du modulateur d'er- reur. Les flèches SPLP indiquent le verrouillage stable en phase, pour des positions d'erreur de phase PER de 0 et + 360 On se réfère à la figure 5 qui représente des for- mes d'ondes en code Manchester, complétant la description. La forme d'onde MM est une forme d'onde en code biphasé Manchester. La forme d'onde CK est une forme d'onde d'horloge. La forme d'onde NRZ représente les données de non retour à zéro. Les données sont représentées sous forme de 0 et 1 et, d'après la relation des formes d'on- de, lorsque l'on considère les formes d'onde MN, les 0 correspondent aux transitions négatives et les 1 aux transitions positives. Lorsqu'on considère la forme d'onde MM à partir de laquelle la forme d'onde NRZ est créée, les 0 sont représentés par des creux et les 1 par des crêtes. On peut noter, d'après les fonctions de sortie du modulateur d'erreur que, lorsque la forme d'onde d'hor- loge est déphasée de 180 , le verrouillage en phase peut être établi lorsque des transitions dépendant des données apparaissent dans le signal d'entrée. Cependant, lorsque ces transitions ne sont pas présentes, la boucle à ver- rouillage de phase devient très instable si bien que le signal d'horloge est décalé en phase et se verrouille sur les transitions régulières du signal d'entrée. La description qui précède n'est pas destinée à limiter la portée de l'invention. Par exemple, d'autres formes de circuits peuvent être utilisées à la place de circuits d'intégration et de maintien, par exemple des circuits d'intégration et de vidage. REVENDICATIONS 1. Système de récupération de données et de signaux d'horloge en code Manchester, caractérisé en ce qu'il comprend un dispositif d'entrée (LA) destiné à recevoir un signal codée d'entrée, un dispositif (DI) d'intégra- tion de données et un dispositif (EI) d'intégration d'er- reurs destiné à recevoir des versions modifiées du signal d'entrée et destiné à former des signaux présentés comme signal d'erreur destinés à la commande d'un circuit à bou- cle de verrouillage en phase comprenant un oscillateur commandé en tension (VCO) qui a une première et une se- conde sortie, la première sortie créant des signaux de commande, le dispositif (DI) d'intégration de données provoquant son échantillonnage pratiquement pendant une période complète de bit, et le dispositif (EI) d'inté- gration d'erreur provoquant son échantillonnage pendant pratiquement une demi-période de bit, d'une manière qui permet la récupération d'un signal d'horloge à partir du premier signal de sortie de l'oscillateur commandé en tension (VCO) et la récupération des données à partir du dispositif (DI) d'intégration de données qui est des- tiné à créer un signal biphasé en code Manchester. 2. Système selon la revendication 1, caractérisé en ce qu'un dispositif (DP) de traitement de données est destiné à recevoir le signal biphasé en code Manchester et à transformer la polarité des transitions de deux périodes successives de bits en données véritables, et à créer un signal de données de sortie à non retour à zéro. 3. Système selon l'une des revendications 1 et 2, caractérisé en ce que le signal de sortie du dispositif (DI) d'intégration de données et le signal de sortie du dispositif (EI) d'intégration d'erreur sont destinés à être appliqués à un modulateur d'erreur (EM) destiné à créer un signal résultant d'erreur qui est renvoyé à l'oscillateur commandé en tension (VCO) par l'intermé- diaire d'un amplificateur d'erreur et d'un filtre à boucle de verrouillage en phase (EA, LPF). 4. Système selon la revendication 3, caractérisé en ce que le dispositif d'entrée est un amplificateur limiteur (LA). 5. Système selon la revendication 4, dans lequel le signal d'entrée, après amplification, est destiné à être modulé par un modulateur de signaux (SM) avant appli- cation au dispositif (DI) d'intégration de données, le modulateur étant commandé par le signal tiré de la pre- mière sortie de l'oscillateur commandé en tension (VCO). 6. Système selon la revendication 5, caractérisé en ce que le dispositif (EI) d'intégration d'erreur est destiné à être commandé par un signal tiré de la seconde sortie de l'oscillateur commandé en tension (VCO) par l'intermédiaire d'un circuit d'horloge en quadrature (QD) destiné à déphaser le signal de 90 . pratiquement. 7. Système selon la revendication 6, caractérisé en ce que le signal de sortie du dispositif (DI) d'inté- gration de données est destiné à être appliqué à un détec- teur de verrouillage en phase (PLD) destiné à créer des signaux de sortie qui sont représentatifs d'une condition de verrouillage en phase.