FR 2623016 A1 19890512 FR 8715404 A 19871106 -1 2623016 DISPOSITIF DE FUSION D'UN FUSIBLE La présente invention a pour objet un dispositif de fusion d'un fusible dans un circuit intégré de type CMOS. Elle trouve son application dans de nombreux circuits intégrés, notamment pour définir des mémoires mortes, ou pour y remplacer, par des circuits fonctionnels redondants, des circuits fonctionnels mis hors service. Dans des applications de cartes à mémoire les fusibles peuvent aussi servir à protéger, en accès, certaines zones des mémoires. Avant leur fusion, la connexion qu'ils établissent permet de programmer le circuit intégré de la carte à mémoire pour y introduire des codes secrets ou des algorithmes de reconnaissance. Après leur fusion, cette programmation ainsi qu' une lecture de ces codes secrets ou de ces algorithmes deviennent impossibles. Dans un circuit intégré les fusibles sont principalement réalisés par des connexions en polysilicium ou en métal. Les dimensions de la section de ces connexions ainsi que la longueur utile de fusion du fusible sont déterminées en fonction d'un courant nominal de fusion. Le principe de la fusion d'un fusible est simple. Il suffit de faire passer par le fusible un courant suffisamment important afin de le faire fondre. En pratique ce courant, dans les circuits intégrés modernes, est de l'ordre de quelques dizaines de milliampères. Après la fusion du fusible, une des bornes du fusible, celle à laquelle on voulait rendre impossible l'accès, se trouve électriquement en l'air. Pour éviter une telle - 2 - situation, cette borne du fusible est reliée à un détecteur de niveau. Ce détecteur de niveau est susceptible d'une part de révéler la fusion du fusible, et d'autre part de maintenir à un potentiel constant l'extrémité de la connexion en l'air. Il y a cependant des problèmes liés à la fusion du fusible. D'abord le courant de fusion doit être assez important, ce qui demande, pour l'acheminement de ce courant, un transistor de commande très grand. Ce transistor de commande sert à faciliter la programmation de la fusion des divers fusibles d'un circuit. La grosseur du transistor est liée au courant que ce transistor doit laisser passer. D'autre part, le front de montée de l'impulsion de courant doit être très raide. En effet, si la montée en courant est lente, toutes proportions gardées, le fusible fond petit à petit. Au fur et à mesure qu'il fond, sa résistance électrique augmente. En effet, par exemple, les dimensions de sa section peuvent se réduire au cours de cette fusion. Comme cette résistance augmente, l'énergie que le fusible est susceptible de dissiper diminue. Comme cette énergie diminue, le fusible chauffe de moins en moins au risque de ne plus pouvoir fondre. Si ce phénomène se produit, il est ultérieurement impossible de faire fondre le fusible. Enfin, la commande du transistor d'acheminement du courant nécessite de prévoir, dans la procédure de fusion d'un fusible, l'application d'un ordre de fin de fusion qui complique cette procédure. En pratique, -3- il faut prévoir un temps de fusion. Et ce temps de fusion doit être relativement grand afin d'assurer une bonne fusion dans tous les cas. Les fusibles présentent par ailleurs une grande fragilité aux décharges électrostatiques. Cette fragilité est due essentiellement à la présence du gros transistor de commande de la fusion du fusible. En effet, du fait de sa grosseur, ce transistor ne constitue pas une bonne protection vis à vis de décharges électrostatiques de haute tension, même si son entrée de commande est désactivée. Il est en effet possible que ce gros transistor laisse passer l'énergie des décharges électrostatiques lorsque le circuit intégré est manipulé, notamment en fin de fabrication et au moment de 1' installation de ce circuit intégré dans un système électronique. Ces décharges électrostatiques répétées peuvent avoir le même effet qu'un front de montée trop lent du courant du fusion. Au moment o on veut faire fondre le fusible, la résistance de celui-ci peut être importante à cause des amorces de fusion qu'il a subies. L'énergie qu'il est susceptible de dissiper est alors trop faible: il ne fond plus. La présente invention a pour objet de remédier à ces inconvénients tout en ne s'appliquant cependant qu'aux circuits intégrés de type CMOS. Cette restriction n'est pas gênante, car actuellement la technologie CMOS est de plus en plus utilisée, notamment elle est souvent préférée à la technologie NMOS. La technologie CMOS se caractérise par un substrat semiconducteur d'un type de conductivité donnée (généralement de type P) dans lequel sont réalisés des caissons d'isolement par implantation d'impuretés correspondant à un' type de conductivité opposée (généralement de type N). Des transistors et des jonctions diverses peuvent être ménagés par implantation de régions dopées avec un type d'impuretés ou un autre soit dans le substrat soit dans ces caissons. La technlogie CMOS est cependant connue pour souffrir d'un phénomène de basculement de conduction, dit de "latch up" dans la littérature anglosaxonne. Ce basculement correspond à un déclenchement de thyristors parasites qui sont naturellement créés dans un circuit CMOS avec caissons. Ces thyristors parasites sont formés par une succession de régions de types de conductivité alternées. Une première région, d'un type de conductivité donnée (généralement P) est contenue dans un caisson d'un deuxième type de conductivité donnée (généralement N), ce caisson est luimême placé dans un substrat du premier type de conductivité donnée (généralement P), et comporte une ou des régions du deuxième type de conductivité (généralement N). La succession de ces quatre régions de conductivité alternée constitue un thyristor dont le maintien au blocage est dans certains cas délicat. Dans l'invention on met cependant à profit l'existence de ce thyristor parasite pour faire fondre le fusible en raccordant une borne de ce fusible à ce thyristor et en le déclenchant. Au moment de la fusion, le courant est fourni par un générateur de potentiel de fusion. Le courant traverse le fusible et le thyristor dont une des -5- bornes est reliée à l'autre pôle du générateur de potentiel de fusion. En agissant ainsi on obtient immédiatement la solution aux problèmes évoqués. D'une part le thyristor, tout en étant de taille plus faible, accepte un courant très fort. D'autre part le thyristor conduit tant que le fusible n'est pas complètement fondu: tant que le fusible laisse passer du courant. Dès que le fusible est fondu, le thyristor se désamorce, il n'est pas nécessaire de prévoir dans la procédure un ordre de fin de fusion. De plus on montrera que quand il n'est pas déclenché, ce thyristor parasite présente une protection du fusible, à l'égard des décharges électrostatiques, bien plus grande que dans l'état de la technique cité. L'invention a donc pour objet un dispositif de fusion d'un fusible dans un circuit intégré de type CMOS, caractérisé en ce qu'il comporte un thyristor en série avec le fusible, ce thyristor étant un thyristor parasite de ce circuit intégré, et des moyens pour commander la mise en conduction de ce thyristor. L'invention sera mieux comprise à la lecture de la description qui suit, et à l'examen des figures qui l'accompagnent. Elles ne sont données qu'à titre indicatif et nullement limitatif de l'invention. Les figures montrent: - figure 1: une coupe d'un circuit intégré de type CMOS muni d'un thyristor parasite; figure 2: le schéma équivalent du circuit représenté par ce thyristor parasite; - figure 3: une première variante d'un dispositif de déclenchement d'un thyristor parasite; -6- - figure 4: une deuxième variante d'un circuit de déclenchement; - figure 5: une représentation schématique d'un détecteur de niveau pour vérifier l'état de fusion du fusible; - figure 6: un perfectionnement technologique d'un transistor de rappel de ce détecteur de niveau. La figure 1 représente un thyristor parasite d'un circuit intégré de type CMOS. Ce circuit intégré, non représenté, est intégré dans un substrat l, ici de type P- comportant des caissons, notamment un caisson 2, de conductivité inverse: N-. Classiquement le substrat 1 copmporte des régions dopées 3 et 4 avec des mêmes impuretés que celles qui ont servi à doper le caisson 2 mais en plus grande concentration: N+. Elles servent à réaliser diverses fonctions électroniques, notamment des transistors. Le substrat comporte également une prise de substrat constituée par une région dopée avec des mêmes impuretés, mais avec une concentration plus élevée P+, que le substrat lui-même. Cette prise de substrat sert à polariser le substrat à un potentiel fixe. Quand le substrat est de type P ce potentiel fixe VSS vaut généralement zéro volts, il peut même être inférieur à zéro. Une des régions dopées N+ dans le substrat, par exemple ici la région 3 proche du caisson 2, est également polarisée au potentiel VSS. Le caisson 2 comporte d'une manière analogue des régions 6 et 7, dopées P+ avec des impuretés différentes de celles qui ont servi à doper le caisson 2. Il comporte également une région 8, -7- dopée N+ avec des mêmes impuretés que pour lui-même, qui sert de prise de caisson. En général, une prise de caisson est polarisée à un potentiel inverse du potentiel de polarisation de substrat. Avec un substrat, de type P et des caissons de type N le caisson est polarisé positivement à Vcc. Une des régions dopées P+ dans le caisson, par exemple ici la région 6 proche de la région 3, est également polarisée au potentiel VCC. On peut déterminer que les régions fortement dopées 3 et 6, de part et d'autre de la frontière 9 du caisson dans le substrat 1, en combinaison avec le caisson 2 et le substrat 1 constituent un thyristor parasite de type P+ N- P- N+. On peut accéder aux régions intermédiaires de ce thyristor par les prises 8 de caisson et 5 de substrat respectivement. Le schéma équivalent de ce thyristor est représenté sur la figure 2. Dans le caisson, la région 6, le caisson 2, et le substrat 1 forment un transistor T1 bipolaire. Dans le substrat, la région 3, le substrat 1, et le caisson 2 forment un transistor bipolaire T2. Tout se passe comme si le transistor T1, dans l'exemple de type PNP était relié par son émetteur à Vcc (dans la région 6, figure 1), était relié par son collecteur, par l'intermédiaire de résistances R2 et R3 en série, à la prise de substrat 5, et était relié par sa base, par l'intermédiaire d'une résistance R1, à la prise 8 de caisson. Le transistor T2, de type NPN peut être considéré comme relié par son émetteur à la région 3, par son collecteur, par l'intermédiaire de résistances en série R1 et R4, à la région 8, et par sa base, par l'intermédiaire -8- de la résistance R3, à la prise 5 de substrat. Les bases de ces transistors, respectivement les points A et B, sont donc reliées aux points milieux des ponts de résistance respectivement Rl-R4, et R2-R3. Au repos, le thyristor n'est pas conducteur. La tension au point A est égale à la tension Vcc, et la tension au point B est égale à VSS. Les deux transistors Tl et T2 sont bloqués. Pour déclencher le thyristor, il suffit de faire baisser la tension au point A jusqu'à ce que le transistor T 1 commence à conduire. Il suffit par exemple de faire baisser cette tension de 0,6 volts. Cette chute de tension est égale à la tension emetteur-base du transistor Tl. Dès que le transistor Tl se met à conduire, la tension au point B monte du fait que du courant passe dans la résistance R3. En conséquence, le transistor T2 qui était bloqué devient passant. Comme le 2Q transistor T2 devient passant, du courant passe maintenant dans les résistances Rl et R4. Ceci continue à faire chuter la tension au point A et a pour résultat une réaction positive. Le phénomène de basculement se produit alors. Les deux transistors entrent en saturation en faisant passer un courant très important (quelques centaines de milliampères) entre l'alimentation Vcc et le potentiel de masse VSS. Seuls une coupure ou un écroulement de l'alimentation Vcc peuvent arrêter ce phénomène. L'idée de l'invention est d'utiliser un moyen de commande pour faire chuter le potentiel du point A, ou réciproquement pour faire monter le potentiel du point B lorsque le thyristor est bloqué. La description qui va suivre correspond, sans qu'on puisse en déduire une quelconque restriction, à cette première solution: faire baisser la tension au point A. La figure 3 montre en coupe une première variante de réalisation d'un circuit de déclenchement du thyristor. Dans cette figure, le fusible 10 a été représenté ainsi que son alimentation avec une tension de fusion VFUS qui peut être spécifique. Dans l'invention néanmoins, du fait de la plus grande efficacité du thyristor, on peut arriver à faire fondre les fusibles avec une tension plus faible que Vcc. Dans sa réalisation le dispositif de fusion du fusible est de type circulaire, centré autour d'un axe 11 situé sensiblement à l'aplomb de la borne 12 du fusible la plus proche du thyristor. Le thyristor parasite de déclenchement comporte donc une région centrale 8 dopée N+, entourée par une région en couronne 6 dopée P+ . Ces régions 8 et 6 sont contenues dans le caisson 2 également de type circulaire, lui même entouré par une région circulaire 3 de type N+ dans le substrat. La région 3 est elle-même contenue dans un autre région circulaire 5 dopée P+. Les régions 8, 6, 3 et 5 ont ici les mêmes fonctions que celles présentées ci-dessus. Les régions 3 et 5 sont raccordées par des connexions 13 et 14 au potentiel de polarisation du substrat. Les deux régions 6 et 8 du caisson 2 sont reliées en commun à la borne 12 du fusible 6 par des connexions 15 à 17. - 10 - Un transistor MOS T3 de déclenchement du thyristor est constitué par une région limitrophe 18 du caisson 2, proche de la frontière 9, par une région 19 du substrat, en vis à vis de cette région 18 de l'autre côté.de la frontière 9, et. par la région 3 annulaire dopée N+. Ce transistor hybride est donc constitué de régions dont les concentrations en impuretés sont respectivement N-, P- et N+. Une grille 20 superposée au dessus d'un oxyde de grille d'isolement électrique non représenté est alimentée par un signal de commande COM. La grille 20 est à cheval sur la frontière 9. Elle gouverne effectivement la conduction du transistor T3 dans la région 19. Elle est sans influence sur la région 18 et donc il n'est pas gênant de la laisser déborder au dessus de cette région 18. Au moment de l'application d'une impulsion positive sur la grille 20, du courant circule dans le transistor T3 ainsi constitué. Ce courant ne peut provenir que du caisson 2. Du fait de la résistance interne du matériau semi-conducteur du caisson (résistance Ri), le potentiel dans ce caisson 2 chute. On provoque ainsi la chute de potentiel au point A. Pour que le phénomène de déclenchement du thyristor se produise il faut cependant faire en sorte que le transistor T3 puisse assurer une chute de tension d'au minimum 0,6 volts sur le point A. Pour celà la résistance R1 doit être relativement grande et la résistance R4 relativement petite. En outre, il faut que le transistor T3 ne soit pas lui-même trop résistif. La figure 1 montre avec des tirets le monde de raccordement du transistor T3 dans le schéma équivalent du thyristor. - l1 - La variante présentée sur la figure 3 a d'autres avantages importants. Elle permet en particulier de se protéger très efficacement des décharges de type électrostatique. Considérons par exemple que, sur la broche 21 du' fusible, un dispositif de protection contre des décharges électrostatiques supérieures à 20 volts soit branché en parallèle. Dans l'état de la technique cité, le transistor de fusion du fusible déclenchait généralement à une même tension que le dispositif de protection (par avalanche de jonction, BVdSS,etc...), ou même éventuellement à une tension plus basse. Ceci conduisait à la détérioration du fusible, ou éventuellement à sa destruction inopinée. Dans le dispositif représenté la conduction de la jonction de type N- P- entre le caisson et le substrat est située, du fait des faibles concentrations d'impuretés au voisinage de cette jonction,à typiquement 100 à 150 volts. Dans ces conditions le dispositif de protection du fusible est toujours sollicité en premier. Il joue son rôle normalement: le fusible ne peut pas être détérioré. Dans une autre variante représentée sur la figure 4 le' transistor de déclenchement du thyristor est un transistor MOS classique. Il comporte une région 22 proche de la frontière 9 ainsi que la région 3 située à proximité de la région 22, de même concentration d'impuretés qu'elle (N+). La région 22 est séparée de la région'3 par une distance correspondant au canal de conduction de ce transistor. Ce canal est commandé par une grille 23 recevant le signal de commande COM. Le caisson 2 comporte en outre une - 12 - autre région 24, dopée N+, jouant le rôle de prise de caisson secondaire et reliée électriquement par une connexion 25 à la région 22 du transistor de commande. Dans cette variante, la région 22 n'est plus reliée directement au potentiel VSS. Elle n'y est reliée que conditionnellement: lorsque le signal COM est appliqué sur la grille 23 et qu'il rend le transistor 3-22 conducteur. Le transistor de commande est donc ici un transistor MOS classique. Avant de faire fondre le fusible, le potentiel disponible sur la connexion 25 est sensiblement le potentiel VFUS. Lorsque la commande de fusion est appliquée sur la grille 23, le transistor 22-23-3 se met à conduire de telle sorte que le potentiel d'un point milieu C d'un pont diviseur formé par des résistances R5 R1 chute. A ce moment aucun courant ne passe dans la résistance Ri. Mais du fait de la position géographique de la région 24, entre la région 8 et la région 6, la chute du potentiel au point C entraine une chute sensiblement égale du potentiel au point A du transistor T1. Dans ces conditions, le phénomène attendu, le déclenchement du thyristor, se produit. L'intérêt de cette variante réside dans la réalisation d'un transistor 2223-3 de type classique par opposition au transistor hybride 18-19-3 de la figure 3. Cependant, dans cette solution, la protection contre les décharges électrostatiques est moins bien assurée. En effet une décharge électrostatique peut emprunter un chemin passant successivement par la connexion 16, la région 8, le caisson 2 la région 24, la - 13 - connnexion 25, et la région 22 avant d'aller à la masse par avalanche de la jonction 22-1 et BVdSS du transistor de commande. Dans ces conditons c'est la jonction 22-1 et la longueur du canal du transistor T3 qui assurent.la tenue en tension contre cette décharge. Comme la région 22 est fortement dopée, la barrière de potentiel de cette jonction est plus faible. On est alors confronté à un inconvénient du même type, de ce point de vue, que dans l'état de la technique cité. un perfectionnement de l'invention permet cependant de résoudre aussi ce problème. Il peut y avoir une multitude de circuits de détection de l'état du fusible. La figure 5 en représente un exemple. Ce circuit comporte essentiellement un transistor de rappel T4 et un inverseur de détection comportant deux transistors 26, 27. Les transistors 26 et 27 sont branchés en série entre l'alimentation Vcc du circuit intégré et la masse. Lorsque l'inverseur de détection détecte le changement d'état du fusible, il bascule. La sortie'28 du détecteur de niveau est connectée au point milieu des deux transistors 26 et 27. Ces deux transistors sont commandés en commun, par l'intermédiaire d'une résistance R6, par un potentiel disponible aux bornes d'un transistor T4. Le transistor T4 est branché en parallèle aux bornes du transistor T3, il reçoit le potentiel Vcc sur sa grille. Lorsque le fusible a fondu, lorsque la commande CON a cessé, le transistor T4 provoque la mise à la masse de l'entrée des transistors 26 et 27. Le transistor 27 est alors bloqué, tandis que le transistor 26 est conducteur. La sortie 28 est - 14 - portée au potentiel Vcc. La présence de la résistance R 6 sert à protéger le fusible 10 des décharges électrostatiques qui pourraient passer par les transistors 26 ou 27. Au moment d'une telle décharge, une grande différence de potentiel se déploie dans la résistance R6 de telle façon que la barrière de potentiel du transistor 27 soit suffisante pour résister aux résidus de cette décharge électrostatique. Par contre ceci n'est pas envisageable avec le transistor T4 qui est quasiment toujours conducteur ni avec le transistor T3 de la variante de la figure 4. Pour néanmoins atteindre ce but, ces deux transistors peuvent être réalisés de la manière représentée sur la figure 6. De préférence les transistors T3 et T4 comprennent une grille 29 qui gouverne un canal de conduction entre deux régions 30 et 31 dopées N+. Une de leurs régions, la région 31, celle qui est géographiquement la plus proche du thyristor dans le substrat 1, est implantée dans un caisson 32 dopé N-. Du fait de la faible concentration des impuretés dans le caisson 32, la jonction N- Pentre ce caisson et le substrat résiste aux décharges électrostatiques. Une différence de potentiel de volts peut par exemple être maintenue (en pratique elle peut cependant être limitée par le claquage de l'oxyde de grille entre la région 32 et la grille 29, vers 50 volts). La longueur du canal doit cependant être suffisante pour éviter un passage en perçage prématuré du transistor T4. REVENDICATIONS 1. Dispositif de fusion d'un fusible (10) dans un circuit intégré de type CMOS comportant un thyristor (6, 2, 1, 3), en série avec le fusible, et des moyens pour commander la mise en conduction de ce thyristor caractérisé en ce que le thyristor comporte un substrat (1) semiconducteur d'un premier type (P-) de conductivité, ce substrat étant le substrat du circuit intégré, un caisson (2) semi-conducteur d'un deuxième type (N-) de conductivité et réalisé dans ce substrat, une première région (6) dans le caisson dopée avec des impuretés (P+) correspondant au premier type de conductivité, et une deuxième région (3) hors et au voisinage du caisson dopée avec des impuretés (N+) correspondant au deuxième type de conductivité, les moyens pour commander comportant un transistor (18-20) de type MOS constitué par l'alignement d'une région (18) caisson, d'une région (19) substrat, et la deuxième région (3) dopée hors du caisson. 2. Dispositif selon la revendication 1 caractérisé en ce que ce thyristor est un thyristor de type parasite (1-2) de ce circuit intégré. 3. Dispositif selon la revendication 1 ou la revendication 2 caractérisé en ce que le transistor de commande de thyristor comporte une grille (20) de commande superposée à une zone (9) géographiquement intermédiaire entre la région (18) caisson et la deuxième région (3) dopée hors du caisson. 4. Dispositif de fusion d'un fusible (10) dans un circuit intégré de type CMOS comportant un thyristor (6, 2, 1, 3), en série avec le fusible, et des moyens pour commander la mise en conduction de ce thyristor, caractérisé en ce que le thyristor comporte un substrat (1) semiconducteur d'un premier typé (P-) de conductivité, ce substrat étant le substrat du circuit intégré, un caisson (2) semi-donducteur d'un deuxième type (N-) de conductivité réalisé dans ce substrat, une première région (6) dans le caisson dopée avec des impuretés (P+) correspondant au premier type de conductivité, et une deuxième région (3) hors et au voisinage du caisson, dopée avec des impuretés (N+) correspondant au deuxième type de conductivité, les moyens pour commander comportant un transistor (22, 23, 3) de type MOS constitué par l'alignement d'une troisième région (22) hors du caisson, dopée elle aussi avec des impuretés (N+) correspondant au deuxième type de conductivité, avec une région substrat, et avec la deuxième région (3) dopée hors du caisson, cette troisième région (22) hors du caisson étant connectée (25) à une quatrième région (24) dans le caisson, dopée avec des impuretés (N+) correspondant au deuxième type de conductivité, cette quatrième région (24) étant géographiquement intermédiaire entre la première région (6) dopée dans le caisson et une cinquième région (8) dans le caisson, dopée comme la quatrième région, la première et la cinquième région dans le caisson étant reliées (16, 17) en commun à une borne du fusible. 5. Dispositif selon l'une quelconques des revendication 1 à 4 caractérisé en ce qu'il comporte un circuit de forçage du potentiel d'une borne du fusible après fusion de ce fusible, ce circuit étant muni d'un transistor (T4) de rappel, ce transistor de rappel comportant deux régions (30, 31) dopées avec des impuretés correspondant à un type (N+) de conductivité, dans un matériau semi-conducteur de conductivité d'un autre type (P-), une des régions (31) étant réalisée dans un domaine (32) plus vaste qu'elle, dopée de la même façon qu'elle, mais avec une concentration d'impuretés plus faible (N-).