FR 2613574 A1 19881007 FR 8804224 A 19880330 La présente invention se rapporte à un appareil pour produire deux signaux de différence de couleurs (R-Y) et (B-Y) à partir d'échantillons numériques produits en échantillonnant un signal vidéo composite CVS par un signal d'horloge principale MCS dont l'obliquité est corrigée. Dans un récepteur de télévision numérique, un signal vidéo couleur analogique de diffusion est appliqué à une antenne conventionnelle de réception. Le signal reçu par l'antenne est traité par un tuner analogique et montage à fréquence intermédiaire. Un signal vidéo composite CVS sur bande de base, du montage à fréquence intermédiaire,est appliqué à un convertisseur analogique- numérique (A/N). Le convertisseur A/N développe des représentations binaires ou numériques du signal vidéo composite CVS analogique en réponse à un signal d'échan- tillonnage ou d'horloge principale MCS. Les échantillons binaires sont traités dans des circuits numériques pour conditionner de manière appropriée les composantes de luminance Y et de chrominance C du signal vidéo composite CVS pour une application au montage de matriçage du récepteur de télévision. Les signaux du rouge (R), du vert (G) et du bleu (B) développés par les circuits de matrice sont reconvertis au format analogique pour application au tube-image. Pour la démodulation de chrominance, il est avantageux d'établir la fréquence du signal d'horloge d'échantillonnage MCS à quatre fois la fréquence de sous- porteuse couleur Fsc et de verrouiller en phase le signal d'horloge à 4 Fsc sur le signal de salve de couleur BS incorporé dans le signal vidéo composite CVS reçu. L'échantillonnage du signal de chrominance C en utilisant une horloge verrouillée sur la salve à 4 Fsc (BLC) produit la séquence qui suit d'échantillons: -(B-Y), -(R-Y),(B-Y), (R-Y), -(B-Y) et ainsi de suite. La démodulation peut être accomplie simplement par démultiplexage du courant d'échantillons en courantsséparésde données (R-Y) et (B-Y). Cependant, pour des caractéristiques à base de mémoire (comme élément d'image dans l'élément d'image, image gelée, zoom, filtrage récursif etc.) , il est souhaitable de traiter ie signal vidéo au moyen d'une horloge verrouillée sur la ligne (LLC). Une horloge verrouillée sur la ligne produit un nombre fixe entier (tel que 910) de points d'échantillonnage par ligne horizontale. Cela simplifie le traitement des caractéris- tiques vidéo basées sur la mémoire (comme mémoires de ligne, de trame simple ou de trame double) parce que les échantillons respectifs sont verticalement alignés (en effet, la trame de télévision est orthogonalement échantillonnée). Pour un signal vidéo NTSC standard (comme un signal diffusé de télévision), une fréquence d'horloge d'échantillonnage, qui est un multiple entier pair de la fréquence de sous-porteuse couleur Fsc, contient un nombre entier fixe d'impulsions d'horloge dans chaque période d'une ligne horizontale. La fréquence de sous- porteuse Fsc est établie à 455/2 fois la fréquence horizontale FH (en effet, FSc = (455/2) x FH) dans un signal de télévision standard NTSC. Une fréquence d'horloge d'échantillonnage FMCS de 4 Fsc a exactement 910 périodes d'horloge (4 x 455/2) dans chaque période d'une ligne horizontale. Pour un signal vidéo NTSC standard, un signal d'horloge peut être concurremment verrouillé sur la salve et verrouillé sur la ligne, facilitant ainsi à la fois la démodulation de chrominance et les applications à base de mémoire (comme le zoom). Cependant, tous les signaux de télévision compa- tibles avec NTSC ne sont pas précisément conformes avec le format standard de diffusion de NTSC. Par exemple, les signaux produits par un enregistreur de cassettes vidéo (VCR) ont des périodes d'une ligne horizontale variable dans le signal reproduit. Cela a pour résultat une varia- tion du nombre d'impulsions d'horloge développées par ligne horizontale (comme 909,9, 910, 910,1, etc.). En général, pour des signaux non standards de télévision, il n'est pas possible qu'un signal d'horloge soit simulta- nément verrouillé sur la salve et verrouillé en ligne. Deux tentatives précédemment connues pour le traitement de signaux non standards de télévision dans le domaine numérique emploient soit une horloge verrouillée sur la salve ou une horloge verrouillée sur la ligne. L'utilisation d'une horloge verrouillée sur la salve simplifie la démodulation de chrominance. Cependant, une horloge verrouillée sur la salve produit une variation du nombre d'impulsions d'horloge par ligne horizontale et par conséquent, provoque une variation d'une ligne à l'autre de la phase du signal d'horloge relativement à la composante de synchronisation horizontale. La variation de la phase d'une ligne à l'autre du signal d'horloge relativement au signal de synchronisation horizontale provoque un défaut d'alignement des éléments respectifs d'image de lignes successives de la trame de télévision, nécessitant ainsi un traitement additionnel pour les applications à base de mémoire. Afin de compenser le défaut d'alignement d'une ligne à l'autre des éléments d'image avant qu'ils ne soient inscrits dans la mémoire dans un système à horloge verrouillée sur la salve, les échantillons du signal d'entrée sont décalés dans le temps ou bien leur obliquité est corrigée selon les différences de phase entre les impulsions reçues de synchronisation horizontale IHSP et les impulsions d'horloge d'échantillonnage MCSP. De plus, les échantillons du signal extrait de la mémoire sont corrigés pour les erreurs d'obliquité avant leur applica- tion à la matrice RGB du récepteur de télévision. Le brevet US NO 4 638 360, intitulé "TIMINGCORRECTION FOR A PICTURE-IN-PICTURE TELEVISION SYSTEM" décrit un exemple d'un montage pour corriger les erreurs en base de temps dans les signaux entrant et sortant dans un système de traitement de signaux vidéo à base de mémoire,employant une horloge verrouillée sur la salve. Alternativement, on peut utiliser une horloge verrouillée sur la ligne pour échantillonner les signaux non standards de télévision. Bien que cela simplifie le traitement des caractéristiques vidéo (comme image dans l'image), cela complique l'opération de démodulation de la chrominance lorsque le signal de télévision est non standard. On peut se référer à un article présenté par Tom Nillesen, intitulé "LINE LOCKED DIGITAL COLOUR DECODING", à la International Conference on Consumer Electronics,en Juin 1985,à Chicagopour des détails d'un appareil de démodulation de chrominance qui fonctionne dans un système à horloge verrouillée sur la ligne. La demande de brevet US NI 032 258 intitulée "TELEVISION RECEIVER HAVING A SKEW CORRECTED CLOCK", décrit une autre tentative pour échantillonner un signal non standard de télévision. Un convertisseur A/N produit des échantillons numériques d'un signal vidéo composite CVS reçu en réponse à un signal d'horloge principale MCS dont l'obliquité est corrigée. Le signal d'horloge MCS dont l'obliquité est corrigée a se phase ajustée au début de chaque période d'une ligne horizontale et a une fréquence constante qui est un multiple fixe L (tel que 4) de la fréquence de sous-porteuse couleur Fsc entre des ajustements successifs de phase. Selon la présente invention, un appareil de démodulation de chrominance est révéléjqui fonctionne avec un signal d'horloge MCSdont l'obliquité est corrigée, et un signal d'erreur d'obliquité SES indiquant l'ajuste- ment de phase une fois par ligne du signal d'horloge. L'appareil de démodulation de chrominance comprend un moyen répondant au signal d'horloge MCS dont l'obliquité est corrigée et au signal d'erreur d'obliquité SES pour produire intérieurement un signal sc représentatif de la sous-porteuse couleur verrouillé sur la salve. L'appareil de démodulation de chrominance comprend de plus un moyen couplé pour recevoir les échantillons numériques du signal vidéo composite CVS et répondant au 261357' signal sc représentatif de la sous-porteuse couleur, intérieurement produit et verrouillé sur la salve,pour produire une paire de signaux de différence de couleurs R-Y et B-Y. L'invention sera mieux comprise, et d'autres buts, caractéristiques, détails et avantages de celle-ci apparaîtront plus clairement au cours de la description explicative qui va suivre faite en référence aux dessins schématiques annexés donnés uniquement à titre d'exemple illustrant un mode de réalisation de l'invention et dans lesquels: - la figure 1 donne un schéma-bloc d'un appareil pour produire un signal d'horloge principale MCS dont l'obliquité est corrigée, ainsi qu'un signal d'erreur d'obliquité SES l'accompagnant; - la figure 2 est un schéma logique d'un appareil pour produire une paire de signaux de commande FCS et SCS à utiliser dans l'appareil générateur de signaux d'horloge de la figure i; - la figure 3 illustre des formes d'onde de signaux utiles à la compréhension du fonctionnement de l'appareil générateur de signaux de commande de la figure 2; - les figures 4 et 5 représentent des formes d'onde de signaux utiles pour décrire la fonction de l'appareil générateur de signaux d'horloge de la figure 1; - la figure 6 donne un schéma-bloc d'un appareil de démodulation de chrominance à utiliser avec le signal d'horloge MCS dont l'obliquité est corrigée, et le signal d'erreur d'obliquité SES l'accompagnant, selon les principes de la présente invention; et - la figure 7 donne un schéma-bloc partiel d'un appareil pour produire un nouveau signal de ligne NLS à utiliser dans l'appareil de démodulation de chrominance de la figure 6. Sur les dessins, les lignes interconnectant divers blocs représentent soit des connexions par un simple conducteur,porteuses de signaux analogiques ou bien des bus multiconducteurs porteurs de signaux numé- riques parallèles multibits,selon le cas. Ceux qui sont compétents dans la technique du traitement de signaux vidéo noteront facilement qu'un grand nombre des fonctions décrites ci-dessous peuvent être mises en pratique dans un domaine numérique ou analogique. On suppose que le signal vidéo reçu se conforme nominalement au format standard NTSC. Des exemples de signaux se conformant nominalement au format standard NTSC sont des signaux vidéo produits par un enregistreur de cassettes vidéo ou un tourne-vidéodisque (ci-après, signaux vidéo non standards). On suppose de plus que la fréquence d'horloge nominale souhaitée FMCS est de quatre fois la fréquence de sous-porteuse couleur Fc sC L'appareil générateur de signaux d'horloge 20 de la figure 1 (qui forme l'objet de la demande de brevet US NO 032 258 ci-dessus mentionnée) comprend un oscillateur autonome 22 pour produire un signal asynchrone à fréquence fixe FFOS. La fréquence FFFOS de l'oscillateur autonome 22 est établie à un multiple entier fixe K (tel que 32) de la fréquence nominale souhaitée (comme 4 Fsc) du signal d'horloge dont l'obliquité est corrigée MCS. Un circuit 30 divisant la fréquence par K (ci- après,diviseur) est couplé à la borne de sortie 24 de l'oscillateur asynchrone 22 pour produire le signal d'horloge principale MCS,dont l'obliquité est corrigée, à sa borne de sortie 32. La phase du signal d'horloge MCS est remise à l'état initial au début de chaque ligne à la manière expliquée ci-dessous. Le signal d'horloge MCS dont l'obliquité est corrigée présente l'avantage que la cadence des éléments d'image est constante d'une ligne à l'autre, car l'horloge est remise à l'état initial au début de chaque ligne horizontale. Cela aide à réaliser des applications à base de mémoire comme élément d'image dans élément d'image, zoom, gel de l'image etc. Le choix de la fréquence de l'oscillateur est déterminé par la résolution de temporisation requise pour les éléments d'image. Il est avantageux d'établir le multiple K (FFFOS/4 Fsc) égal à une puissance entière ou à un multiple entier de deux (comme 128) pour simpli- fier la conception du diviseur 30. Une fréquence d'oscil- lateur FFFOS par exemple de 1,832727 GHz est égale à 128 fois la fréquence nominale souhaitée de 14,31818 MHz (4 Fsc) du signal d'horloge principale MCS. Cela a pour résultat 0,546 nanoseconde de résolution de temporisation ou de cadence pour la trame de télévision. Le diviseur 30 comprend un circuit 40 diviseur par m (o m est un nombre entier fixe) qui est connecté en série avec une bascule ou flip-flop JK 50. Lorsque m est une puissance de 2 (comme 16), le circuit diviseur par m peut être réalisé avec un certain nombre de bascules 42, 44... et 48 reliées en configura- tion en série à la manière montrée à la figure 1. Les bascules 42-48 sont restaurées une fois par ligne horizontale en réponse à un premier signal de commande ou de temporisation FCS. La figure 2 montre un appareil 100 pour produire le premier signal de commande FCS en réponse au signal d'oscillateur à fréquence FFOS, et un flanc particulier 102 (tel que le flanc menant) d'une impulsion du signal de synchronisation horizontale revue IHSSP. Le signal de synchronisation horizontale IHSS appliqué à la borne d'entrée de l'appareil générateur de signaux de commande est un signal analogique continu dans le temps. Le signal de synchronisation horizontal IHSS peut être dérivé des circuits conventionnels à boucle verrouillée en phase hori- zontale du récepteur de télévision. L'appareil générateur de signaux de commande 100 comprend un certain nombre de bascules ou flip-flops du type D 104, 106 et 108 et deux portes OU 110 et 112. Le fonctionnement de l'appareil générateur de signaux de commande 100 sera expliqué en se référant aux formes d'onde illustrées à la figure 3. Le signal d'oscillateur à fréquence fixe FFOS (forme d'onde 3 a) est appliqué aux bornes d'entrée d'horloge des bascules 104-108. Le flanc menant 102 (forme d'onde 3 b) d'une impulsion du signal de synchro- nisation horizontale reçue IHSSP est appliqué à la borne d'entrée de données D1 de la première bascule 104. Les sorties Q1 et Q1 (formes d'onde 3 c et 3 d) de la première bascule 104 sont appliquées à une borne d'entrée de la porte OU 112 et à la borne d'entrée de données D2 de la seconde bascule 106, respectivement. Les sorties Q2 et Q2 (formes d'onde 3 e et 3 f) sont appliquées à la borne d'entrée de données D3 de la troisième bascule 108 et à une borne d'entrée de la porte OU 110, respectivement. La sortie Q3 (fqrme d'onde 3 g) de la troisième bascule 108 est appliquée aux bornes respectives d'entrée des portes OU 110 et 112. Les premier et second signaux de commande ou de temporisation FCS et SCS (formes d'onde 3 h et 3 i) sont produits aux bornes de sortie 114 et 116 des portes OU et 112, respectivement. La forme d'onde 3 j montre le complément SCS du second signal de commande SCS. Comme on peut le voir par la forme d'onde 3 h, le premier signal de commande FCS s'étend du second flanc montant 122 du signal d'oscillateur à fréquence fixe FFOS (suivant la présence du flanc menant 102 d'une impulsion du signal de synchronisation horizontale reçue IHSSP) à son troisième flanc montant 124. Le second signal de commande SCS, par ailleurs, s'étend du premier flanc montant 120 au troisième flanc montant 124 du signal d'oscillateur à fréquence fixe FFOS à la manière illustrée par la forme d'onde 3 i. Le flanc menant 126 de la première impulsion du signal de commande FCSP se produit après le flanc menant 128 de la seconde impulsion du signal de commande associée SCSP. Comme on l'a précédemment indiqué, le diviseur 30 se compose'd'un circuit 40 diviseur par m et d'une bascule ou flip-flop JK 50. La sortie Q4 de la bascule 48 du circuit 40 diviseur par m est appliquée à la borne d'entrée d'horloge de la bascule JK 50 par une porte ET 66. Le second signal de commande SCS est appliqué aux bornes d'entrée J et K de la bascule 50. l'application du second signal de commande SCS aux bornes d'entrée J et K de la bascule 50 empêche un changement de sa sortie Q (c'est-à- dire le signal MCS) tandis que le circuit 40 diviseur par m est remis à zéro une fois par ligne,en réponse au premier signal de commande FCS. Selon un autre aspect de l'appareil générateur de signaux d'horloge 20 de la figure 1, un circuit 60 est prévu pour aligner la nouvelle transition prédéterminée (c'est-à-dire montée ou descente) de chaque impulsion du signal d'horloge MCSP dont l'obliquité est corrigée (se produisant après chaque impulsion du signal de synchroni- sation horizontale reçue IHSSP), quel que soit l'état de sortie Q5 de la bascule JK 50 pendant l'opération de restauration. La fonction du circuit d'alignement 60 sera expliquée ci-dessous à l'aide des formes d'onde des figures 4 et 5. Le circuit d'alignement 60 comprend une bascule ou flip-flop JK 62, une porte OU 64 et une porte ET 66. Les bornes d'entrée J et K de la bascule 62 sont respecti- vement polarisées à un état un logique (+5V) et à un état zéro logique (masse). La borne d'entrée d'horloge de la bascule JK 62 est couplée pour recevoir le signal de sortie Q4 de la bascule 48. La porte OU 64 a ses bornes d'entrée couplées pour recevoir le second signal de commande SCS et le signal Q5/MCS à la sortie de la bascule JK 50, et sa borne de sortie est couplée à la borne de restauration de la bascule 62. La porte ET 66 a ses bornes d'entrée couplées pour recevoir le signal Q4 à la sortie de la bascule 48 et le signal Q5 " à la sortie de la bascule 62. La sortie de la porte ET 66 est appliquée à la borne d'entrée d'horloge de la bascule 50. La figure 4 montre une situation o les signaux de commande FCS et SCS (formes d'onde 4 b et 4 c) se produisent tandis que le signal d'horloge Q5/MCS (forme d'onde 4 d) est bas. la figure 5 montre la situation o les signaux de commande FCS et SCS (formes d'onde 5 b et c) se produisent tandis que le signal d'horloge Q5/MCS (forme d'onde 5 d) est haut. On peut voir que les tout premiers flancs montants 80 et 82 du signal d'horloge MCS se produisent après un intervalle fixe de temps " " suivant la fin des impulsions du premier signal de commande FCSP 70 et 72 respectivement. Cela est vrai, que le signal d'horloge MCS soit bas ou haut, au moment de la présence des signaux de commande ou de temporisation FCS et SCS. La forme d'onde 4 a montre le signal Q4 à la sortie du circuit diviseur pas m 40. Les bascules 42-48 du circuit diviseur par m 40 sont restaurées par le premier signal de commande FCS (forme d'onde 4 b). Lorsque l'impulsion de remise à zéro FCSP 70 est supprimée, la sortie Q4 du circuit 40 diviseur par m suit le schéma régulier montré par la forme d'onde 4 a (c'est-à-dire un flanc tombant 84 du signal Q4 pour tous les m cycles du signal FFOS). L'impulsion RP de remise à l'état initial (forme d'onde 4 e) force le signal Q5" (forme d'onde 4 f),à la sortie de la bascule62, à passer à l'état bas. Le signal Q5" reste bas jusqu'à la présence du premier flanc 84 de tendance négative du signal Q4 (forme d'onde 4 a) appliqué à la borne d'entrée d'horloge de la bascule JK 62, moment auquel le signal Q5" passe à l'état haut. Le signal Q4" (forme d'onde 4 g) à la sortie de la porte ET 66 suit le signal d'entrée Q4 (forme d'onde 4 a) lorsque l'autre signal d'entrée Q5" (forme d'onde 4 f) de la bascule 62 est haut. Lorsque les bornes d'entrée J et K de la bascule 50 sont basses (c'est-à-dire que SCS il est bas), sa sortie Q5 reste basse. Lorsque les bornes d'entrée J et K de la bascule 50 sont hautes (c'est-à-dire que SCS est haut), chaque flanc de tendance négative du signal d'entrée d'horloge Q4" force la bascule 50 à changer d'état de sortie Q5. La sortie (forme d'onde 4 d) de la bascule 50 est le signal d'horloge MCS dont l'obliquité est corrigée. Comme on l'a précédemment indiqué, les formes d'onde de la figure 5 illustrent une situation o les signaux de commande FCS et SCS (formes d'onde 5 b et 5 c) se produisent tandis que le signal d'horloge Q5/MCS (forme d'onde 5 d) est haut. Les formes d'onde 5 a, 5 b et 5 c représentant les signaux Q4, FCS et SCS sont les mêmes que les formes d'onde respectives 4 a, 4 b et 4 c de la figure 4. La sortie Q5" (forme d'onde 5 f) de la bascule 62 reste haute, parce que la bascule 62 n'est pas restaurée: La sortie Q4" (forme d'onde 5 g) de la porte ET 66 suit le signal Q4 (forme d'onde 5 a) à la sortie du circuit 40 diviseur par m. Comme les entrées J et K de la bascule 50 sont hautes (c'est-à-dire que SCS est haut), chaque flanc tombant du signal d'entrée d'horloge Q4" (forme d'onde 5 g) déclenche la bascule 50. La forme d'onde 5 d représente la sortie MCS de la bascule 50. On peut noter que le tout premier flanc montant 82 du signal d'horloge MCS se produit au même intervalle de temps" n" après remise à l'état initial du circuit diviseur par m 40 en réponse au premier signal de commande. MCS. L'appareil générateur de signaux d'horloge 20 comprend de plus un moyen 150 couplé au diviseur 30 pour capturer et conserver son état courant SES avant que le diviseur ne soit remis à l'état initial à chaque ligne horizontale en réponse au premier signal de commande FCS. Le signal d'état SES (qui représente le compte de diviseur au moment o le diviseur 30 est remis à l'état initial) indique l'erreur d'obliquité ou de phase du signal d'horloge MCS relativement à l'impulsion de synchronisation horizontale associée IHSSP au début de chaque ligne d'image. Le moyen de capture d'état 150 se compose d'un certain nombre de bascules 152, 154... 158 et 160 du type D dont les bornes d'entrée D sont couplées pour recevoir les états respectifs de sortie Q1' Q2. Q4 et Q5 des bascules 40, 44... 48 et 50 du diviseur. Le complément SCS (forme d'onde 3 j) du second signal de commande SCS est appliqué à toutes les bornes d'entrée d'horloge des bascules ou flip-flops 152-160 capturant l'état. L'état courant SES des bascules 42-50 du diviseur, indiquant l'erreur d'obliquité ou de phase,est verrouillé dans les bascules respectives 152160 en réponse au signal SCS. De la figure 3, on peut voir que le flanc menant 128 de l'impulsion du second signal de commande SCSP (forme d'onde 3 i) se produit avant le flanc menant 126 de l'impulsion du premier signal de commande FCSP (forme d'onde 3 h). Cela permet au moyen capturant l'état 150 desauve- garder l'état courant SES du diviseur 30 avant qu'il ne soit remis à l'état initial par le premier signal de commande FCS. Le signal d'horloge MCS dont l'obliquité est corrigée et le signal d'erreur d'obliquité SES sont utilisés dans l'appareil de démodulation de chrominance 200 selon les principes de la présente invention. Le signal vidéo composite reçu CVS est appliqué à la borne d'entrée 202 d'un convertisseur analogique-numérique (A/N) 210. Le convertisseur A/N 210 produit des représentations numériques à 8 bits CVS' du signal vidéo reçu CVS à une fréquence déterminée par le signal d'horloge MCS dont l'obliquité est corrigée. Les échantillons numériques CVS' sont appliqués à une paire de multiplicateurs 220 et 230, o ils sont multipliés par les valeurs respectives du cosinus et du sinus de l'angle de phase sc d'un signal de sous-porteuse couleur verrouillé sur la phase, o sc = Ssc t ou 2 " Fc. t. Les sorties FMO et SMO des premier et second multiplicateurs 220 et 230 peuvent être représentées comme multiplicateurs 220 et 230 peuvent être représentées comme suit: FM0=(B-Y) + composantes fréquence double (2 Fsc). 1 SMO=(R-Y) + composantes fréquence double (2 F Sc)... 2 Dans les équations ci-dessus, (B-Y) et (R-Y) sont des signaux de différence de couleurs et les composantes aux fréquences doubles sont des composantes ayant le double de la fréquence de sous-porteuse couleur Fc SC Deux filtres passe-bas 250 et 260 sont couplés aux multiplicateurs respectifs 220 et 230 pour éliminer les composantes à fréquence double (2. Fsc) non souhaitables,..DTD: des sorties respectives. Les valeurs du sinus et du cosinus appliquées aux multiplicateurs 220 et 230 sont produites par une mémoire morte à accès aléatoire 240 en réponse à la phase instantanée 0sc d'un signal intérieurement produit dont la phase est verrouillée sur le signal de sous-porteuse couleur. La description de la façon dont l'information d'angle de phase c est produite sera donnée ci-après. Sc L'appareil de démodulation de chrominance 200 comprend un circuit 300 pour produire l'angle de phase sc d'un signal représentatif de la sousporteuse couleur, verrouillé sur la salve. Le circuit 300 comprend un oscillateur à temps non intégré (DTO) 310, un moyen 320 pour compenser les discontinuités, une fois par ligne, du signal d'horloge MCS dont l'obliquité est corrigée et un moyen 330 pour compenser l'erreur de phase entre le signal A sc intérieurement produit et le signal de salve BS incorporé dans le signal vidéo composite reçu CVS. L'oscillateur 310 comprend un élément retardateur 312 et un additionneur 314. L'élément retardateur 312 se compose d'un certain nombre (p) de bascules du type D, qui sont déclenchées par le signal d'horloge principale MCS. A chaque période d'horloge, l'additionneur 314 ajoute à la somme précédente de p-bits (à une première borne d'entrée 316) un incrément de (p-l) bits( à une seconde borne d'entrée 318). Seuls p bits de la sortie de l'additionneur sont verrouillés par les bascules du type D, pour ainsi former un accumulateur modulo (2P). L'incrément à la borne 318 se compose de la somme de: une valeur de (p-1) bitsNCSS à la borne 340, représentative de la fréquence de sous-porteuse couleur nominale Fsc (c'est-à-dire 3,58 MHz au format NTSC), une valeur de (p-1) bitsNSES à la borne 322, représentative de la valeur normalisée du signal d'erreur d'obliquité SES de q bits, une fois par ligne, et une valeur de (p-12) bits actifs PES à la borne 332 représentative de l'erreur de phase A c entre le Sc signal sc représentative de la sous- porteuse couleur, intérieurement produit et le signal de salve BS incorporé dans le signal vidéo composite reçu CVS. La valeur de p est choisie de façon à obtenir le degré souhaité de résolution dans la production du signal Asc représentatif de la sous-porteuse couleur. la relation entre la résolution r en Hz (comme 30 Hz), La fréquence d'horloge nominale FMCS (comme 14,3 MHz dans le format NTSC) et le nombre de bits p est donnée ci-dessous: r = FMCS/2P. Dans ce mode réalisation particulier, p est de 20 bits. Un additionneur 350 ajoute le signal d'erreur de phase PES à la borne 332 à la valeur nominale NCSS de la fréquence de sous-porteuse couleur Fsc à la borne 340. Un autre additionneur 360 ajoute la valeur normalisée du signal d'erreur d'obliquité NSES à la borne 322, à la sortie de l'additionneur 350, une fois par ligne horizontale. On considère l'exemple de situation qui suit: p = 8 bits q = 5 bits Signal d'erreur de phase PES = O Signal normalisé d'erreur d'obliquité NSES = O Fréquence nominale du signal d'horloge principale MCS: 4 FSc sc Valeur numérique nominale représentative du signal de sous-porteuse couleur donnée ci-dessous: NCSS =2P/4 = 2p-2 = 26 = 0100 0000 Dans ces circonstances, la sortie de l'additionneur 314 est augmentée d'un incrément constant 0100 000 à chaque période d'horloge jusqu'à ce qu'un débordement se produise lorsque la sortie de l'additionneur nécessite p+l de 9 bits. Après débordement, le cycle se répète. La séquence de sortie DTO est donnée ci-dessous: SORTI E DTO NO HORLOGE SORTIE ADDITIONNEUR 1 0000 0000 2 0100 0000 3 1000 0000 4 1100 0000 0000 0000 6 0100 0000 7 1000 0000 8 1100 0000 9 0000 0000 Par le tableau ci-dessus, on peut voir que la sortie de DTO 310 est une réponse du type en dent de scie, qui passe par un groupe de quatre valeurs (0000 0000, 0100 0000, 1000 0000 et 1100 0000) à la fréquence de Fc (c'est-sc-dire un cycle pour quatre impulsions d'horloge). (c'est-à-dire un cycle pour quatre impulsions d'horloge). Dans cet exemple, les valeurs de sortie de DTO sont établies par la valeur de NCSS (c'est-à-dire 0100 0000), qui représente la valeur nominale de la fréquence du signal de sous-porteuse couleur Fsc. Comme on l'a précédemment indiqué, les deux valeurs de PES et NSES sont supposées être égales à zéro. Le bloc fonctionnel 320 se compose d'un multipli- cateur 324 et d'une porte ET 326. Le multiplicateur 324 produit une valeur numérique normalisée de (p-1) bits NSES en multipliant le signal d'erreur d'obliquité SES de q bits par un facteur de normalisation NF=2P - q/4. Comme le facteur de normalisation NF est une puissance entière de 2, la fonction de multiplication peut être réalisée par un simple décalage des bits. Une entrée de la porte ET 326 est couplée pour recevoir le signal d'erreur d'obliquité normalisé de p-1 bits NSES. Le complément NLS (4 i et 5 i) d'un nouveau signal de ligne NLS est appliqué à l'autre entrée de la porte ET 326. La porte ET 326 produit le signal normalisé d'erreur d'obliquité NSES à sa borne de sortie 322, une fois par ligne horizontale, en réponse au signal NLS. L'addition du signal normalisé d'erreur d'obliquité NSES à la valeur nominale NCSS du signal de sous-porteuse couleur compense,dans la sortie 0sc de DTO, l'étirement des impulsions d'horloge MCSP au début de chaque ligne horizontale. Une bascule 370 ou flip-flop du type D, montrée à la figure 7, produit le signal NLS. La borne d'entrée D de la bascule 370 est polarisée à un état logique un (+ 5V). Le signal d'horloge MCS et le second signal de commande SCS sont appliqués à la borne d'entrée d'horloge et à la borne de restauration de la bascule 370, respectivement. Les formes d'onde 4 i et 5 i montrent le signal NLS à la borne de sortie 372 de la bascule 370. Le bloc fonctionnel 330 comprend une porte ET 334 et un filtre en boucle de la salve 336. La porte ET 334 a ses bornes d'entrée couplées pour recevoir le signal à la borne 262 et le signal de déclenchement de la salve BGS. Le signal de déclenchement de la salve BGS est un un logique pendant le segment de salve du signal vidéo composite reçu CVS. Lorsque BGS est un un logique, la porte ET 334 produit, à sa sortie, la sortie du filtre passe-bas 260. Pendant cet intervalle, la sortie du filtre passe-bas 260 repré- sente l'erreur de phase sc entre le signal Asc représentatif de la sousporteuse couleur intérieurement produit et le signal de salve BS incorporé dans le signal vidéo composite reçu CVS. Lorsque le signal Asc intérieurement produit est en phase avec le signal de salve BS, la sortie du filtre passe-bas 260 est zéro. Lorsque le signal 3sc est en avance sur le signal BS, la sortie du filtre passe-bas 260 est négative. Par ailleurs, lorsque le signal 0sc est en retard sur le signal BS, la sortie du filtre passe-bas 260 est positive. Le filtre en boucle de la salve 336 produit une moyenne pondérée PES (comme, wi.s Ac) de la sortie t\ sc de la porte ET 334 sur plusieurs cycles du signal de salve BS. L'addition d'une valeur d'erreur de phase positive ou négative PES à la valeur nominale NCSS du signal de sousporteuse couleur respectivement, accélère ou ralentit la fréquence de sortie de DTO d'une manière forçant la sortie Asc de DTO à se synchroniser sur le signal de salve BS. La mémoire morte 240 produit les valeurs des fonctions sinusoïdales et cosinusoidales pour les angles de phase représentés par les valeurs de sc appliquées à l'orifice d'entrée d'adresse de la mémoire morte. La relation entre l'angle de phase du signal de sous-porteuse couleur et l'entrée 0 sc de la ROM 240 est donnée ci- dessous: angle de phase = sc/2p x 211, o sc représente un nombre positif. En résumé, le circuit 300 produit un signal représentatif de la sousporteuse couleur esc verrouillé sur la salve, à partir du signal d'horloge MCS dont l'obliquité est corrigéeet qui n'est pas continu, pour une utilisation dans l'appareil de démodulation de chrominance 200. DTO 310 produit une sortie modulo (2P), qui est représentative du signal sc représentatif de la sous-porteuse couleur, verrouillé sur la salve. Le bloc fonctionnel 320 compense les discontinuités d'une fois par ligne dans le signal d'horloge MCS dont l'obli- quité est corrigée. Le bloc fonctionnel 330 corrige les erreurs de phase entre le signal sc intérieurement produit et le signal de salve couleur BS incorporé dans le signal vidéo composite reçu CVS. R E V E N D I C A T I 0 NS 1.- Appareil de démodulation de chrominance dans un téléviseur numérique ayant un convertisseur analogique/ numérique pour convertir un signal vidéo composite reçu CVS en ses représentations numériques en réponse à un signal d'horloge MCS dont l'obliquité est corrigée; ledit signal vidéo composite CVS comprenant des composantes de synchro- nisation horizontale et verticale et une composante du signal de salve; ledit signal d'horloge dont l'obliquité est corrigée ayant sa phase ajustée une fois par ligne horizontale et ayant une fréquence constante L. Fsc (o L est une constante) entre des ajustements successifs de phase; ledit récepteur de télévision comprenant de plus un moyen pour produire un signal d'erreur d'obliquité SES indiquant lesdits ajustements de phase une fois par ligne; caractérisé par: un moyen (310, 210, 324, 326, 334, 360) répondant audit signal d'horloge MCS dont l'obliquité est corrigée et audit signal d'erreur d'obliquité SES pour produire intérieurement un signal non discontinu et représentatif de lasous-porteuse couleur escverrouillé en phase sur ladite composante du signal de salve et dédit signal vidéo composite CVS; et un moyen (240, 230, 260) couplé pour recevoir les représentations numériques du signal vidéo composite CVS et répondant au signal tsc représentatif de la sous-porteuse,intérieurement produit,pour produire au moins une composante de différence de couleurs du signal vidéo composite. 2.- Appareil selon la revendication 1, caractérisé en ce que le moyen précité pour produire la composante de différence de couleurs comprend: une mémoire morte (240) couplée pour recevoir le signal sc représentatif de la sous-porteuse couleur pour produire des valeurs sinusoïdales associées; un moyen (230) pour multiplier les représentations numériques du signal vidéo composite CVS par les valeurs sinusoïdales respectives pour produire, à une borne de sortie, un signal de différence de couleurs (R-Y) et les composantes associées à haute fréquence; et un filtre passebas (260) couplé au moyen multiplicateur sinusoidal pour produire, à sa sortie, le signal de différence de couleurs (R-Y) à l'exclusion relative des composantes à haute fréquence associées. 3.- Appareil selon la revendication 2, caractérisé en ce que la mémoire morte, couplée pour recevoir le signal Osc représentatif de la sousporteuse couleur, produit de plus des valeurs de cosinus; et en ce qu'il comprend de plus: un moyen (220) pour multiplier les représentations numériques du signal vidéo composite CVS par les valeurs respectives de cosinus pour produire, à une borne de sortie, un signal de différence de couleurs (B-Y) et les composantes associées à haute fréquence; et un filtre passe-bas (250) couplé au moyen multiplicateur de cosinus pour produire, à une borne de sortie, le signal de différence de couleurs (B-Y) à l'exclusion relative des composantes à haute fréquence associées. 4.Appareil selon la revendication 1, caractérisé en ce que le moyen générateur du signal sc représentatif de la sous-porteuse couleur comprend: un oscillateurà temos non intégré (310) ayant une capacité de p bits et répondant au signal d'horloge MCS dont l'obliquité est corrigée, pour ajouter, à chaque période d'horloge, une valeur incrémentielle à sa sortie précédente, représentative dudit signal sc, jusqu'à ce qu'un débordement se produise lorsque la valeur représenta- tive de la somme de la sortie précédente et de la valeur incrémentielle dépasse p bits; un moyen (210) pour produire une valeur numérique représentative de la fréquence de sous-porteuse couleur Fsc; un moyen (324, 326) pour produire une valeur numérique normalisée du signal d'erreur d'obliquité SES une fois par ligne horizontale, et une valeur zéro autrement; un moyen (334) pour produire une valeur isc indiquant la différence de phase entre le signal Asc intérieurement produit et la composante du signal de salve du signal vidéo composite CVS; et un moyen (360) pour produire la valeur incrémen- tielle en combinant, par addition, la valeur représentative de la fréquence de sous-porteuse couleur, la valeur normalisée une fois par ligne du signal d'erreur d'obli- quité SES et la valeur A sc de la différence de phase. 5.- Appareil selon la revendication 4, caractérisé en ce que l'oscillateur précité comprend: un additionneur (314) ayant une borne de sortie et deux bornes d'entrée, l'une des bornes d'entrée d'additionneur étant couplée pour recevoir la valeur incrémentielle; et un élément à retard (312) ayant une borne de d'entrée couplée à la borne de sortie d'additionneur et répondant au signal d'horloge MCS dont l'obliquité est corrigée pour retarder la sortie de l'additionneur d'une période d'horloge; la sortie dudit élément à retard, représentative dudit signal Asc ' étant appliquée à une seconde borne d'entrée de l'additionneur. 6.- Appareil selon la revendication 5, caractérisé en ce que le moyen précité pour produire une valeur normalisée une fois par ligne du signal d'erreur d'obliquité SES comprend: un moyen (324) pour multiplier le signal d'erreur d'obliquité SES par un facteur de normalisation NF pour produire la valeur normalisée. un moyen (326) couplé au moyen multiplicateur pour faire passer la valeur normalisée NF vers une borne de sortie une fois par ligne horizontale pour application au moyen générateur de valeurs incrémentielles. 7.- Appareil selon la revendication 6, caractérisé en ce que le moyen pour produire ladite composante de différence de couleurs comprend: une mémoire morte (240) couplée pour recevoir le signal 0sc représentatif de la sous-porteuse couleur pour produire des valeurs associées de sinus; un moyen (230) pour multiplier les représentations numériques du signal vidéo composite CVS par les valeurs respectives de sinus pour produire, à une borne de sortie, un signal de différence de couleurs (R-Y) et composantes à haute fréquence associées; et un filtre passe-bas (260) couplé au moyen multiplicateur pour produire, à sa borne de sortie, le signal de différence de couleurs (R-Y) à l'exclusion relative des composantes associées à haute fréquence. 8.- Appareil selon la revendication 7, caractérisé en ce que le moyen produisant le signal de différence de phase Lsc comprend: une porte ET (334) ayant une première borne d'entrée couplée pour recevoir la sortie du filtre passe- bas et une seconde borne d'entrée couplée pour recevoir un signal de déclenchement de la salve BGS; ledit signal de déclenchement de la salve BGS indiquant la présence de la composante du signal de salve dans le signal vidéo composite CVS; et un filtre en boucle (336) de la salve pour faire la moyenne de la sortie de la porte ET sur plusieurs cycles du signal de salve pour produire le signal de différence de phase t sc à sa sortie.