FR 2600453 A1 19871224 FR 8708731 A 19870622 La présente invention concerne un dispositif de mémoire à semiconducteurs, et elle porte en particulier sur une mémoire vive dynamique (encore appelée DRAM) qui procure, sur sa puce, plus de deux modes de fonctionnement d'écriture/lec5 ture, comprenant un mode de colonne statique, un mode de page rapide, un mode de segment de mot, etc, en plus d'un mode de fonctionnement d'écriture/lecture normal, qui est ce qu'on appelle un mode de page normal, de façon à pouvoir mettre en oeuvre sélectivement diverses fonctions sur la même puce, en 10 sélectionnant l'un quelconque des divers modes de fonctionnement. Les mémoires vives dynamiques qui ont été commercialisées au cours des dernières années procurent des modes de fonctionnement d'écriture/lecture rapides, comme un mode de page rapide, un mode de segment de mot, un mode de colonne statique, etc, en plus d'un mode de page normal. Pour réaliser de telles mémoires vives dynamiques, les fabricants de semiconducteurs ont généralement conçu un tel circuit de façon qu'il soit capable de procurer plusieurs modes de fonc20 tionnement sur la même puce de mémoire, et ils ont ensuite sélectionné un mode de fonctionnement parmi ceux-ci. Il ont ainsi évité les problèmes liés au rendement au niveau de la conception ou au niveau de la fabrication en grande quantité, qui apparaissent lorsque ces mémoires vives sont réalisées 25. sur des puces différentes. En fait, les modes de fonctionnement prévus ont essentiellement été sélectionnés par le changement du masque employé dans une opération de définition d'interconnexions en aluminium, ou a n a1l o g u e, ou en établis30 sant une interconnexion pour un plot particulier dans un processus d'assemblage, permettant ainsi de fournir de façon correspondante différentes puces pour les divers modes de fonctionnement. Des problèmes sont cependant apparus du fait que le procédé de l'art antérieur pour sélectionner des modes de fonctionnement au coups du processus de fabrication du dispositif de mémoire à semiconducteurs, peut exiger de changer les masques chaque fois. que le mode de fonctionnement varie, et ce changement des masques utilisés dans le processus de fabrication peut empêcher le fabricant de satisfaire rapidement les exigences de ses clients, et peut également conduire à des stocks accrus de puces ayant des modes de fonctionnement particuliers, à cause de changements rapides de la demande du marché. On notera tout particulièrement qu'en ce qui 10 concerne les dispositifs de mémoire à semiconducteurs récents ils est nécessaire de changer la disposition des plots du fait de la diversification des boîtiers, tandis que, d'autre part, le changement de masques dans le processus d'interconnexion entraîne une augmentation considérable du nombre de 15 masques nécessaires en combinaison avec les divers boitiers. Il faut également noter que les changements effectués dans le processus d'interconnexion permettent de satisfaire rapidement les tendances du marché, mais ce procédé exige fondamentalement de prévoir un grand nombre de plots de 20 soudage sur une puce et entraîne une augmentation de l'aire de la puce en relation avec la configuration de celle-ci adaptée au nombre accru de modes de fonctionnement. L'invention permet d'éliminer les inconvénients et les problèmes décrits ci-dessus. Un but de l'invention est 25 donc de procurer un dispositif de mémoire à semiconducteurs perfectionné dans lequel on puisse sélectionner un mode de fonctionnement désiré, de façon simple et rapide, parmi un ensemble de modes de fonctionnement d'écriture/lecture sur la même puce, sans augmenter de façon excessive le nombre de 30 masques nécessaires dans le processus d'interconnexion, ou l'aire de la puce. Un autre but de l'invention est de procurer un dispositif de mémoire à semiconducteurs caractérisé en ce quail t comporte un ensemble de circuits de commande de mode de fonc35 tionnement formés sur une puce de mémoire du dispositif, pour mettre en oeuvre respectivement un ensemble correspondant de modes de fonctionnement d'écriture/lecture, comprenant au moins un mode de colonne statique, un mode de page rapide et un mode de segment de mot, et uh ensemble de circuits de sé5 lection de mode de fonctionnement formés sur la puce de mémoire, chacun des circuits de sélection de mode de fonctionnement comportant un élément fusible destiné à sélectionner l'un quelconque des circuits de l'ensemble de circuits de commande de mode de fonctionnement, lorsque l'élément fusible 10 est coupé. Dans le dispositif de mémoire à semiconducteurs de l'invention, il est possible de sélectionner les modes de fonctionnement sur la puce par la rupture d'éléments fusibles au moyen d'un faisceau laser provenant d'un appareil d'ajus15 tement a laser externe, 'ou d'un courant électrique provenant d'une alimentation externe, en plus de la possibilité de changer les interconnexions des plots. Conformément à l'invention, du fait qu'on peut sélectionner les modes de fonctionnement en coupant les élé20 ments fusibles sur la puce, on peut préparer aisément et rapidement les divers types de puces ou de dispositifs de mémoire correspondant aux modes de fonctionnement désirés, sans augmenter inutilement le nombre de masques employés dans le processus d'interconnexion, ni l'aire nécessaire aux plots de 25 soudage. Conformément à l'invention, il existe deux manières de procéder possibles pour sélectionner l'un quelconque des divers modes de fonctionnement, à savoir: (1) couper un fusible, ce qui minimise l'aire occupée par une puce, et (2) réaliser les interconnexions de la manière appropriée, ce qui permet de réagir rapidement aux demandes du marché. Il en résulte qu'il n'est pas nécessaire de prévoir autant de plots de soudage qu'il y a de modes de fonctionnement pour procurer une puce permettant la sélection de l'un quelconque des di35 vers modes de fonctionnement, et il demeure néanmoins possi- ble de disposer d'un moyen de sélection des modes de fonctionnement qui ne sacrifie pas la-possibilité de réagir rapidement au marché. L'invention sera mieux comprise à la lecture de la description détaillée qui va suivre de modes de réalisation et en se référant aux dessins annexés sur lesquels: La figure 1 est un schéma de circuit montrant un circuit de sélection de mode de fonctionnement dans un dispositif de mémoire à semiconducteurs conforme à un mode de réa10 lisation de l'invention; La figure 2 est un schéma de circuit montrant un circuit de sélection de mode de fonctionnement dans un dispositif de mémoire à semiconducteurs conforme à un autre mode de réalisation de l'invention; La figure 3, formée des figures 3A et 3B, est un schéma synoptique d'un dispositif de mémoire à semiconduc-.. teurs comprenant le circuit de sélection à semiconducteurs représenté sur la figure 1 ou la figure 2 Les-figures 4(a) - 4(c) représentent des diagrammes 20 séquentiels qui montrent -les modes de fonctionnement du dispositif de mémoire à semiconducteurs représenté sur la figure 3, et la figure 4(a) est un diagramme montrant un mode de page, la figure 4(b) est un diagramme montrant un mode de colonne statique, et la figure 4(c) est un diagramme montrant 25 un mode de segment de mot; et La figure 5 est une représentation schématique montrant un exemple d'interconnexion. La figure 1 est un schéma de circuit logique montrant un circuit de sélection de mode de fonctionnement 41 dans un dispositif de mémoire à semiconducteurs conforme a un mode de réalisation de l'invention. Sur la figure 1, la référence 11 désigne un plot de soudage portant une interconnexion, la référence 12 désigne une résistance connectée à la tension d'alimentation positive, destinée à fixer un poten35 tiel lorsque le plot de soudage n'est pas connecté, les réfé- rences 13 et 14 désignent des circuits inverseurs constitués par des transistors et des éléments similaires, la référence désigne une borne connectée à une source d'énergie électrique (non representée), la référence 16 désigne un noeud sur lequel un signal de niveau haut ou bas sélectionne l'un quelconque des circuits de commande de mode de fonctionnement 37 à 40 qu'on expliquera ci-après, la référence 17 désigne un circuit logique NON-OU constitué par des transistors et deséléments similaires, la référence 18 désigne un élément fusi10 ble qui est prévu pour être coupé par un faisceau laser provenant d'un appareil d'ajustement a laser externe (non représenté), et la référence 19 désigne une porte de transfert. La figure 2 représente un autre mode de réalisation de l'invention, qui permet de sélectionner les modes de fonc15 tionnement, soit par un fusible électrique, soit par un changement des interconnexions. Sur la figure 2, la référence 20 désigne un fusible électrique prévu pour être coupé par un courant électrique provenant d'une alimentation externe (non représentée), et la référence 22 désigne une résistance. La figure 3 est un schéma synoptique d'un dispositif de mémoire à semiconducteurs, dans lequel une seule puce permet de disposer de plusieurs modes de fonctionnement. Sur la figure 3, la référence 30 désigne un ensemble de réseaux de cellules de mémoire comprenant des réseaux de cellules de 25 mémoire 30a à 30h divisés en huit sections, des amplificateurs de lecture 30i et 30j, un décodeur de ligne 30k et un décodeur de colonne 301. En outre, la référence 31 désigne un amplificateur-séparateur R--S, la référence 33 désigne un amplificateurséparateur ZCAS, la référence 32 désigne un am30 plificateur-séparateur d'adresse, la référence 34 désigne un préamplificateur, la référence 35 désigne un amplificateurséparateur d'entrée de données et la référence 36 désigne un amplificateur principal. De plus, les références 37, 38, 39 et 40 désignent 35 respectivement un circuit de commande de mode de segment de mot, un circuit de commande de mode de colonne statique, un circuit de commande de mode de page normal et un circuit de commande de mode de page rapide. Ces circuits de commande de mode de fonctionnement procurent les modes de fonctionnement représentés sur les figures 4(a), 4(b) et 4(c). On notera cependant que le mode de page rapide est omis dans l'illustration. La référence 41 désigne le circuit de sélection de mode de fonctionnement qui comprend quatre circuits du type représenté sur la figure 1. Les références 42 à 45 désignent 10 respectivement des portes de transfert qui peuvent être placées à L.'état passant par le signal de sortie du circuit de sélection de mode de fonctionnement 41. La figure 5 représente une manière de réaliser les interconnexions des plots de soudage. Sur la figure 5, la ré15 férence 50 désigne un boîtier dans lequel est logée une puce 51 du dispositif de mémoire à semiconducteurs représenté sur la figure 3, la référence 52 désigne un plot de soudage pour la puce 51, la référence 53 désigne un groupe de broches, la référence 54 désigne un groupe de bornes qui sont connectées 20 aux broches respectives 53, et la référence 55 désigne un fil. On va maintenant expliquer le fonctionnement du mode de réalisation en se référant à la figure 1. Conformément à ce mode de réalisation, on peut obtenir un mode de fonc25 tionnement particulier en connectant le plot de soudage 11 au niveau de la masse, ou en coupant le fusible 18 au moyen d'un laser, du fait que le noeud de sortie 16 du circuit logique NON-OU 17 est maintenu au niveau de la masse, ce qui fait qu'un circuit de commande de mode de fonctionnement ou 30 circuit de commande interne, connecté au noeud 16, est maintenu au niveau de la masse. En d'autres termes, lorsque la connexion n'est paseffectuée ou lorsque le fusible n'est pas coupé, du fait que l'entrée de l'inverseur 13 est maintenue au niveau de tension 35 de la borne 15, connectée à la source d'énergie électrique par l'intermédiaire de la résistance de connexion à la tension positive, 12, et que l'entrée de l'inverseur 14 est également maintenue au niveau de tension de la borne 15, les deux entrées du circuit NON-OU 17 sont à un niveau logique bas et, par conséquent, le noeud 16 est à un niveau logique haut. Ensuite, si le plot de soudage 11 est connecté au niveau de la masse, l'entrée de l'inverseur 13 est à un niveau logique bas et l'une des entrées du circuit NON-OU 17 est à un niveau logique haut, ce qui fait que le noeud 16 est à un ni10 veau logique bas. Le noeud 16 peut également être placé à un niveau logique bas en coupant le fusible 18 au moyen d'un faisceau laser, au lieu de connecter le plot de soudage. En effet, l'entrée de l'inverseur qui était à un niveau logique haut avant que le fusible 18 soit coupé peut être placée à un niveau logique bas par la coupure du fusible 18. Du fait que ceci fait passer l'autre entrée du circuit NON-OU 17 à un niveau logique haut, le noeud 16 est alors à un niveau logique bas. De cette manière, du fait que le noeud 16 connecté à l'une des portes de transfert 42 à 45 peut être placé à un niveau logique bas en connectant le plot 11 au niveau de la masse ou en coupant le fusible 18 avec le faisceau laser, on peut obtenir quatre sortes différentes de mémoires vives dy25 namiques au moyen d'une seule puce, d'une manière telle que la seule porte de transfert placée à l'état passant soit la porte de transfert exigée, c'est-à-dire celle qui correspond au circuit de commande de mode de segment de mot 37, ou au circuit de commande de mode de colonne statique 38, ou au circuit de commande de mode de page normal 39, ou au circuit de commande de mode de page rapide 40. Il faut également noter que du fait qu'on peut obtenir des puces différentes non seulement par coupure par laser, mais également par une interconnexion, on peut réduire l'aire occupée par le plot en compa35 raison avec des structures de l'art antérieur, et il est pos- sible de réagir rapidement aux demandes du marché. On notera en outre qu'alors que le fusible 18 est coupé par un faisceau laser dans le mode de réalisation décrit ci-dessus, dans le mode de réalisation représenté sur la figure 2 le fusible électrique 20 peut être coupé par l'application d'un potentiel de niveau haut à la borne de grille 24 du transistor 23, et on peut obtenir exactement le même effet que dans le mode de réalisation décrit ci-dessus. - Il faut en outre noter que bien qu'on ait donné une 10 explication concernant le mode de segment de mot, le mode de colonne statique, le mode de page normal et le mode de page rapide, en relation avec le mode de réalisation décrit cidessus, en ce qui concerne les quatre modes de fonctionnement, on peut évidemment employer également des modes de fonction15 nement autres que ceux indiqués ci-dessus, y compris de nouveaux modes de fonctionnement qui pourront être utilisés dans le futur. Il faut également noter que les modes de fonctionnement auxquels l'invention est applicable ne sont pas limités aux quatre modes mentionnés ci-dessus, et que l'invention peut 20 être appliquée à un ensemble de modes quelconque. On notera en outre que la structure despuces de semiconducteurs auxquelles l'invention peut être appliquée n'est pas nécessairement limitée à celle indiquée dans le mode de réalisation décrit ci-dessus, et qu'on peut employer n'im25 porte quelle structure à condition qu'elle contienne un circuit périphérique capable d'offrir plus de deux modes de fonctionnement avec une seule puce. Bien que dans le mode de réalisation décrit cidessus, quatre des circuits de sélection de mode de fonction30 nement représentés sur la figure 1 soient incorporés en correspondance avec les modes de fonctionnement disponibles, il est également acceptable d'utiliser seulement deux au moins de ces circuits. Dans ce cas, on peut décoder les signaux.de sortie des deux circuits de sélection de mode de fonctionne35 ment. L'invention est applicable de façon générale à condition qu'au moins n circuits de sélection de mode de fonctionnement soient incorpores en correspondance avec 2n modes de fonctionnement (n étant un nombre entier positif). Bien que dans le mode de réalisation ci-dessus, tous les modes de fonctionnement puissent être sélectionnés soit par coupure du fusible, soit par réalisation de la connexion, il n'est absolument pas nécessaire de prévoir ces deux possibilités pour tous les modes de fonctionnement, et on peut évidemment sélectionner les modes de fonctionnement 10 simplement par coupure du fusible. I1 va de soi que de nombreuses autres modifications peuvent être apportées au dispositif décrit et représenté, sans sortir du cadre de l'invention. REVENDICATIONS 1. Dispositif de mémoire à semiconducteurscaractérisé par un ensemble de circuits de commande de mode de fonctionnement (37-40) formés sur une puce de mémoire-de ce dispositif, 5 pour mettre en oeuvre respectivement un ensemble correspondant de modes de fonctionnement d'écriture/lecture, comprenant au moins un mode de colonne statique, un mode de page rapide et un mode de segment de mot, et un ensemble de circuits de sélection de mode de fonctionnement (41), formés sur la puce de 10 mémoire, chaque circuit de l'ensemble de circuits de sélection de mode de fonctionnement (41) comportant un élément fusible (18, 20) qui permet de sélectionner l'un quelconque des circuits de l'ensemble de circuits de commande de mode de fonctionnement (37-40) lorsque l'élément fusible est coupé. 2. Dispositif de mémoire à semiconducteurs selon la revendication 1, caractérisé en ce que l'élément fusible est un fusible à coupure par laser (18) qui peut être coupé par un faisceau laser provenant d'un appareil d'ajustement a laser externe. 3. Dispositif de mémoire à semiconducteurs selon la revendication 1, caractérisé en ce que l'élément fusible est un fusible électrique (20) qui peut être coupé par un courant électrique provenant d'une source d'énergie externe. 4. Dispositif de mémoire à semiconducteurs caracté25 risé par un ensemble de circuits de commande de mode de fonctionnement (37-40) formés sur une puce de mémoire de ce dispositif, pour mettre en-oeuvre respectivement un ensemble correspondant de modes de fonctionnement d'écriture/lecture, comprenant au moins un mode de colonne statique, un mode de page rapideet un mode de segment de mot, et un ensemble de circuits de sélection de mode de fonctionnement (41) formés sur la puce de mémoire,-chaque circuit de l'ensemble de circuits de sélection de mode de fonctionnement (41) comportant un élément fusible (18, 20) qui permet la sélection de l'un quelconque des 35 circuits de l'ensemble de circuits de commande de mode de fonctionnement (37-40) lorsque l'élément fusible est coupé, et comportant un plot de soudage (11) permettant de sélectionner un circuit quelconque parmi l'ensemble de circuits de commande de mode de fonctionnement (37-40) lorsque le plot de soudage (11) est connecté. 5. Dispositif de mémoire à semiconducteurs selon la revendication 4, caractérisé en ce que l'élément fusible est un fusible à coupure par laser (18) qui peut être coupé par un faisceau laser provenant d'un appareil d'ajustement j laser 10 externe. 6. Dispositif de mémoire à semiconducteurs selon la revendication 4, caractérisé en ce que l'élément fusible est un fusible électrique (20) qui peut être coupé par un courant électrique provenant d'une source d'énergie externe.