FR 2600224 A1 19871218 FR 8608638 A 19860616 -- 1 -La présente invention concerne la transmission d'informations numériques au moyen d'un conduit à débit plus élevé, ledit conduit ne présentant à priori aucune relation de phase avec la voie numérique de départ. De tels problèmes surgissent en particulier dans les techniques de transmission par faisceaux hertziens, par câbles métalliques ou optiques, ou dans tout support de transmission d'informations numériques. Diverses solutions ont déjà été proposées. L'une d'el10 les consiste à augmenter le débit de la voie entranteafin de le rendre égal au débit du conduit par la technique de justification. Une telle technique n'est pas très satisfaisante car elle nécessite une structure de trame. Elle est complexe à mettre en oeuvre du fait des informations supplé15 mentaires d'indication de justification qu'il est nécessaire d'insérer. En outre, la méthode de justification ne peut fonctionner que dans des plages de fréquence très étroites du fait de la gigue qu'elle introduit. Une autre technique consisterait à sur-échantillonner 20 la voie à faible débit, mais il est nécessaire que la différence de débit entre la voie à faible débit et la voie à grand débit soit élevée. Le procédé de l'invention permet de s'affranchir de ces inconvénients des techniques connues. Il consiste es25 Sentiellement à générer des paquets d'informations et à transmettre ces paquets avec une périodicité déduite du rythme- du signal incident. La restitution du rythme d'horloge en réception se déduit de la périodicité d'arrivée des paquets. En outre, si chaque paquet est dimensionné pour contenir un nombre entier d'octets de bits d'information, il devient alors possible, sans augmenter la complexité du dispositif, de transmettre une synchronisation d'octets. Une telle structure s'adapte tout particulièrement pour ren35 dre un conduit numérique apte à transmettre un signal 64 kbit/s en offrant des accès de type co-directionnels conformes à la recommandation G 703 du CCITT. En outre, le conduit numérique étant asynchrone du rythme Hi à transmettre, la transmission des paquets peut - 2 être affectée d'une gigue importante. L'invention vise également à pallier ces défauts. Le procédé de l'invention, permettant la transmission d'un train numérique de données Di associées à une horloge Hi sur un conduit numérique à débit plus élevé, consiste essentiellement à découper le train numériqueDi en paquets de p bits, chaque paquet étant associé à un préambule formé par exemple de q éléments binaires, ce préambule comportant un mot de synchronisation permettant de reconnaître le 10 début de chaque paquet et à émettre les paquets au rythme Hi/p et, en réception, après reconnaissance du mot de synchronisation, à restituer le train numérique Di initial avec son horloge Hi d'origine. Le procédé de l'invention prévoit en outre à l'émission 15 d'inscrire les paquets de p éléments binaires au rythme Hi dans au moins un registre et de lire ces registres au rythme Hc (Hc étant choisi supérieur à Hi). Le procédé de l'invention est tel que le préambule comporte, outre le mot de synchronisation, des éléments binai20 res représentant la valeur du déphasage entre les horloges Hi et Hc au moment de l'émission de chaque paquet. De plus, les éléments binaires du préambule représentant le déphasage entre les horloges Hi et Hc sont utilisés en réception pour corriger la phase de l'horloge Hi restituée 25 et donc réduire la gigue éventuelle. Le préambule comporte au moins un bit permettant de transmettre par exemple une signalisation à bas débit. Le dispositif de mise en oeuvre du procédé de l'invention comporte à l'émission des moyens pour générer des pa30 quets de p éléments binaires, des moyens pour associer à chaque paquet un mot de préambule formé de q éléments binaires, des moyens pour émettre périodiquement les paquets selon un rythme d'émission déduit du rythme associé au train à transmettre par division par p et, en réception, des moyens 35 pour reconnaître le mot de synchronisation, des moyens pour récupérer le rythme Hi initial et restituer le train numérique Di. Le dispositif de l'invention comporte en outre à l'émission des moyens pour écrire alternativement les données dans 40 deux registres (10, 11) de p bits chacun sous la commande - 3 d'un signal d'horloge d'écriture dérivé du signal Hi et pour lire, sous la commande d'un signal H1 de lecture, lesdits registres en alternance sous la commande hi fournie par la base de temps écriture 12, des moyens 14 pour récupérer ces données, des moyens 16 pour générer les préambules et les insérer en tête des données afin de former des paquets, la lecture desdits registres (10, 11) étant effectuée à un ryth-me HI déduit du rythme Hc à débit élevé et des moyens pour émettre lesdits paquets sur le conduit. Le dispositif de l'invention comporte de plus en réception des moyens (21, 22) pour reconnaître le mot de synchronisation dans le préambule de chaque paquet, des registres (26, 27) pour écrire les données utiles des paquets entrants sous le contrôle d'un circuit 25 d'aiguillage d'horloge, des 15 moyens 29 pour reconstituer le signal d'horloge Hi d'origine à partir de la détection du mot de synchronisation des paquets, ledit circuit 25 permettant l'écriture dans lesdits registres au rythme Hc entrant et la lecture de ces mêmes registres au rythme Hi reconstitué, lesdites opérations d'écriture et de 20 lecture étant effectuées alternativement. Selon une réalisation préférée de l'invention, l'horloge Hc est l'horloge du conduit à débit élevé. Selon une autre réalisation de l'invention, l'horloge Hc est fournie à l'émission par un oscillateur local. Le système de l'invention est extrêmement souple et permet un fonctionnement dans une plage de fréquence très large; cette souplesse peut se retrouver aussi bien au niveau de la voie entrante à bas débit qu'au niveau du conduit. D'autres avantages et caractéristiques apparaîtront à la lecture de la description suivante illustrée par des dessins. La figure 1 représente un schéma d'une liaison selon l'invention à l'émission et à la réception. La figure 2 représente un schéma du dispositif de géné35 ration des paquets à l'émission à partir du signal à bas débit. La figure 3 représente un chronogramme des signaux présents sur le dispositif de la figure 2. La figure 4 représente un schéma du dispositif réception - 4 des signaux à bas débit. La figure 5 représente un chronogramme des signaux présents sur le dispositif de la figure 4. En se référant à la figure 1, soit un train numérique formé par exemple de données arrivant en continu, ledit train présentant une fréquence fl d'horloge. Comme on soule haite/raccorder à un conduit numérique présentant une fréquence f2 d'horloge telle que f2 supérieure à fl, on dispose selon l'invention un dispositif 1 à l'émission et un dis10 positif 2 en réception permettant d'effectuer une transformation appropriée du train numérique incident à l'émission et la transformation inverse en réception. Dans un exemple de réalisation du procédé de i'invention, la fréquence fl est égale à 64 khz mais l'invention s'appliquerait de la même façon à toute fréquence d'horloge. L'invention consiste essentiellement à partir du train numérique incident Di, à générer des paquets d'éléments binaires de longueur constante et à émettre ces paquets périodiquement avec une périodicité déduite de l'horloge Hi asso20 ciée au train Di. Chaque paquet comprend, en plus des informations utiles, un préambule. Dans le cas o le paquet d'informations utiles est formé de 64 bits, on constitue avantageusement le préambule d'un octet. En particulier, dans ce préambule, on peut affecter 25 5 bits pour constituer un mot de synchronisation permettant la reconnaissance du début du paquet. Deux bits peuvent être attribués à la transmission d'une information utile à la restitution de l'horloge, comme il sera explicité ultérieurement. Le dernier bit de cet octet de préambule, enfin, peut être utilisé pour transmettre une signalisation à bas débit. La figure 2 représente, à l'émission, le dispositif de formation des paquets. Le train numérique Di est placé en série dans deux registres 10 et 11 alternativement par blocs 35 de p bits au rythme de l'horloge Hi associée. Dans un exemple préféré de l'invention, on confère une dimension de registre égale à 64 éléments binaires: l'horloge associée est alors de 64 khz. Cette horloge Hi rythme une base de temps écriture 12 qui fournit un signal hi, d'une part, à destina- - 5 tion d'un circuit d'aiguillage d'horloge 13, d'autre part, à destination d'un circuit 14 de sélection de registre. Le circuit d'aiguillage d'horloge 13 reçoit, d'une part, l'horloge Hi incidente associée au train numérique Di de données et, d'autre part, l'horloge H1 de lecture des registres 10 et 11 issue d'un circuit 19 qui sera explicité ultérieurement. Le signal hi est un signal permettant une alternance dans l'écriture et la lecture des registres 10 et 11. Le circuit 13 est un permutateur qui permet la sélection des horloges ap10 pliquées aux registres 10 et 11 dans le déroulement alterné de leurs cycles d'écriture et de lecture. Ce signal hi rythme donc la sélection du registre approprié par le circuit 14. Une base de temps 15 de lecture est asservie au signal Hc d'horloge du conduit numérique à débit 15 élevé. Cette base de temps 15 est déclenchée par le signal J fourni par la base de temps écriture 12. Cette base de temps fournit des signaux Cp de commande au dispositif 16 de génération du préambule. Ce circuit 16 reçoit le résultat de la mesure effectué par un circuit 120 représentant la phase 20 de l'horloge Hc du conduit numérique à débit élevé à l'instant o apparaît le signal J de déclenchement de la base de temps de lecture 15. Le résultat de cette mesure effectuée par le circuit est appliqué au circuit 16 et codé au moyen de deux élé25 ments binaires inscrits dans le message de préambule. Ce message de préambule, généré par ce circuit 16, est inséré au début de chaque paquet sous la commande de C1 fourni par la base de temps lecture 15 au moyen du circuit 17. Un repointage au moyen du circuit 18 peut être effectué en sortie 30 du circuit 17 au rythme de l'horloge Hc du conduit numérique à débit élevé. Le signal C1 généré par la base de lecture 15 permet l'ouverture de la porte 19 qui permet la génération de l'horloge de lecture des p bits de chaque registre. Lorsque la lecture des p bits est achevée, la base de temps 15 repasse en position attente jusqu'à l'arrivée d'une nouvelle commande J. Le chronogramme de la figure 3 illustre ce découpage en paquets de 64 éléments binaires du train numérique Di. Le signal Di de données est décomposé en deux groupes de paquets de 64 bits par exemple. Le signal hi correspond au rythme des paquets et ses fronts permettent de générer le signal J de déclenchement de l'écriture. La lecture des paquets est ef5 fectuée avec un léger retard par rapport à l'écriture, du fait de l'insertion du préambule au début de chaque paquet. Le signal C1 de commande de porte d'horloge lecture complète ce chronogramme. Un tel système impose bien évidemment une fréquence de lecture plus élevée que la fréquence d'écriture. 10 La figure 4 représente le dispositif 2 de réception de la figure 1. Le train numérique Dc de données issu du conduit numérique de fréquence élevée est reçu au moyen d'un premier registre 21 qui, associé au circuit 22, identifie le début des paquets en détectant le mot de synchronisation. On a choisi avantageusement un mot de synchronisation formé de 5 éléments binaires. La reconnaissance de ce mot de synchronisation par le circuit 22 provoque le déclenchement de la base de temps écriture 23 rythmée par le signal d'horloge Hc fourni par le 20 conduit à débit élevé. Cette base de temps 23 fournit alors une commande Ce sur l'entrée du circuit 24 qui génère un signal d'horloge permettant l'écriture des données utiles contenues dans un paquet, lesdites données étant associées au préambule reconnu. Cette écriture est effectuée dans deux 25 registres de p bits 26 et 27 alternativement sous le contrôle du circuit 25 qui permute les horloges écriture et lecture appliquées à ces registres. Ces registres 26 et 27 sont bien entendu des registres à 64 éléments binaires dans l'exem- ple de l'invention. Simultanément, la base de temps 23 fournit 30 au circuit 22 un signal i d'inhibition pendant le chargement des registres 26 et 27 afin de ne pas avoir de fausses synchronisations dûes à des imitations pendant l'inscription des données utiles dans les registres 26 et 27. La base de temps écriture 23 fournit également une impulsion z vers un circuit correcteur de phase 28. Ce circuit 28 modifie la phase du signal z fourni par cette base de temps 23 en fonction des états des éléments binaires 6 et 7 de l'octet de préambule inscrits dans le registre 21 pour former le signal S. Ce signal S est alors appliqué à l'entrée de la base de temps 7 29 qui sert à rythmer l'écriture et la lecture des registres 26-et 27, cette lecture étant contrôlée par le circuit 25 afin de ne lire qu'un registre qui a été préalablement chargé. Ce circuit 25 est un permutateur qui permet la sélection 5 des horloges appliquées aux registres 26 et 27 dans le déroulement alterné de leurs cycles d'écriture et de lecture. Cette base de temps 29 comprend un oscillateur et des circuits bien connus de division par 64 permettant de restituer le rythme Hi à 64 khz dans l'exemple de la présente descrip10 tion. Cette base de temps 29 fournit un signal hi qui, appliqué au circuit 30, contrôle la sélection du registre 26 ou 27 à lire. Puis un repointage du train numérique ainsi reconstitué est effectué au rythme Hi au moyen du circuit 31. Le chronogramme de la figure 5 illustre la récupération 15 selon l'invention d'un signal numérique, par exemple à 64 kbit/s, à partir d'un conduit à débit plus élevé. La reconnaissance du mot de synchronisation permet à la base de temps 23 de générer deux signaux Ce, d'une part, et i, d'autre part. Le signal Ce permet l'inscription des données dans un des deux registres 26 ou 27. Le signal i inhibe la reconnaissance éventuelle d'un mot de synchronisation pendant l'inscription des données dans ces registres 26 et 27. Pendant ce temps, on effectue une lecture de l'autre registre au rythme de l'horloge Hi restituée. La synchronisation de la base de temps de lecture 29 est telle qu'il n'y ait pas de chevauchement entre l'écriture et la lecture d'un même registre. L'écriture dans le registre R2, par exemple, 30 commence après la fin de sa lecture précédente, comme représenté sur la figure 5. Le procédé de transmission des informations par paquets de p bits selon l'invention présente ainsi de très grands avantages; outre une mise en oeuvre extrêmement simple, le 35 procédé de l'invention ne nécessite pas une organisation en trame;il permet également de pallier une éventuelle gigue dont les paquets pourraient être affectés si le support de transmission du conduit n'est pas synchrone. Afin de réduire cette gigue, le circuit 120 à l'émission 40 mesure la phase de l'horloge Hc au début de l'envoi de chaque - 8 paquet. Le résultat de cette mesure, codé par les bits 6 et 7 du préambule, est utilisé pour corriger la phase du signal lors de la reconstitution du rythme Hi. Cette mesure est effectuée par le circuit 120 à partir des informations d'hor5 loge écriture et lecture fournies par les circuits 12 et 15 respectivement. Le résultat est transmis à l'aide des éléments binaires 6 et 7 du préambule de chaque paquet. Une telle correction de phase permet une réduction importante de la gigue. En augmentant la dimension du préambule, il serait encore possible d'affecter un nombre plus important d'éléments binaires pour la transmission de l'information de phase et donc d'obtenir une réduction plus importante de la gigue résiduelle. L'amplitude maximale de la gigue Am est liée au nombre de bits n affectés à l'information de phase par la relation de phase suivante: Am = 1 x débit à transmettre eb (débit train restitué) 2n débit du conduit En outre, si chaque paquet est dimensionné pour contenir un nombre entier d'octets de bits d'information utiles, il devient alors possible, sans augmenter la complexité du dispositif, de transmettre une synchronisation d'octet. Une telle structure s'adapte tout particulièrement pour rendre 25 un conduit numérique apte à transmettre un signal 64 kbit/s offrant des accès de type codirectionnels conformes à la recommandation G 703 du CCITT. Il suffit alors de synchroniser l'envoi des paquets par cette synchronisation d'octets. Le procédé de l'invention impose une faible augmentation 30 de débit et permet ainsi pour le conduit un débit minimal relativement peu élevé. Ainsi, dans le cas de paquets de 72 bits formés d'un préambule de 8 bits et d'un bloc de données de 64 bits, le débit minimal du conduit est 72 Hi soit une augmentation minimale de 12,5 %. La limite supérieure de débit est essentiellement dûe à la technologie utilisée pour la réalisation. En outre, le mot de synchronisation est choisi tel qu'il ne puisse y avoir d'erreur de décodage en présence d'erreurs de transmission isolées (par exemple par imitation). Le procédé de l'invention s'applique également à l'adap5 tation d'un train numérique à bas débit sur un conduit numérique à débit plus élevé offrant une interface binaire et rythme de type. contradirectionnel. Il suffit alors d'ajouter au dispositif d'émission 1 un oscillateur local qui génère un rythme Hc approprié. -10 REVENDICATIONS 1 - Procédé de transmission d'un train numérique Di de données associées à une horloge Hi sur un conduit numérique à débit plus élevé, procédé caractérisé par le fait qu'à l'émission on découpe le train numérique Di en paquets 5 de p bits, qu'à chaque paquet on associe un préambule formé par exemple de q éléments binaires, ledit préambule comportant un mot de synchronisation permettant de reconnaître le début de chaque paquet, et qu'on émet les paquets au rythme Hi/p et par le fait qu'en réception, après reconnaissance 10 du mot de synchronisation, on restitue le train numérique Di initial avec son horloge Hi d'origine. 2 - Procédé de transmission selon la revendication 1 caractérisé par le fait qu'à l'émission on écrit les paquets de p éléments binaires au rythme Hi dans au moins un regis15 tre et qu'on lit ces registres au rythme Hc (Hc choisi supérieur à Hi). 3 - Procédé selon l'une des revendications 1 et 2 ca- ractérisé par le fait que le préambule comporte, outre le mot de synchronisation, des éléments binaires représen20 tant la valeur du déphasage entre les horloges Hi et Hc au moment de l'émission de chaque paquet. 4 - Procédé selon la revendication 3 caractérisé par éléments le fait que lesdits / Dinaires représentant le déphasage entre les horloges Hi et Hc sont utilisés en réception pour 25 corriger la phase de l'horloge Hi restituée et donc réduire la gigue éventuelle. - Procédé selon l'une des revendications 1 à 4 caractérisé par le fait que ledit préambule comporte au moins un bit permettant de transmettre, par exemple, une signali30 sation à bas débit. 6 - Dispositif de mise en oeuvre du procédé selon l'une des revendications 1 à 5 caractérisé par le fait qu'il comporte à l'émission des moyens pour générer des paquets de p éléments binaires, des moyens pour associer Aà chaque pa35 quet un mot de préambule formé de q éléments binaires, des moyens pour émettre périodiquement lesdits paquets selon un rythme d'émission déduit du rythme associé au train à transmettre par division par p, et, en réception, des moyens pour reconnaître le mot de synchronisation, des moyens pour -11i récupérer le rythme Hi initial et restituer le train numérique Di. 7 - Dispositif selon la revendication 6 caractérisé par le fait qu'il comporte à l'émission des moyens pour écrire alternativement les données dans deux registres de p bits chacun (10 et 11) sous la commande d'un signal d'horloge d'écriture dérivé du signal Hi et pour lire, sous la commande d'un signal H1 de lecture, lesdits registres en alternance sous la commande hi fournie par la base de temps 10 écriture 12, des moyens 14 pour récupérer ces données, des moyens 16 pour générer lesdits préambules et les insérer en tête des données afin de former des paquets, la lecture desdits registres (10, 11) étant effectuée à un rythme H1 déduit du rythme Hc à débit élevé et des moyens pour émet15 tre lesdits paquets sur le conduit. 8 - Dispositif selon l'une des revendications 6 et 7 caractérisé par le fait qu'il comporte en réception des moyens (21, 22) pour reconnaître le mot de synchronisation dans le préambule de chaque paquet, des registres (26, 27) 20 pour écrire les données utiles des paquets entrants sous le contrôle d'un circuit 25 d'aiguillage d'horloge, des moyens 29 pour reconstituer le signal d'horloge Hi d'origine à partir de la détection du mot de synchronisation des paquets, ledit circuit 25 permettant l'écriture dans lesdits 25 registres au rythme Hc entrant et la lecture de ces mêmes registres au rythme Hi reconstitué, lesdites opérations d'écriture et de lecture étant effectuées alternativement. 9 - Dispositif selon l'une des revendications 6 à 8 caractérisé par le fait que l'horloge Hc est l'horloge du 30 conduit à débit élevé. - Dispositif selon l'une des revendications 6 à 8 caractérisé par le fait que l'horloge Hc à l'émission est fournie par un oscillateur local.