FR 2598852 A1 19871120 FR 8607082 A 19860516 DISPOSITIF DE PROTECTION D'ENTREE POUR CIRCUITS INTEGRES EN TECHNOLOGIE CMOS. La présente invention concerne un dispositif de protection d'entrée pour circuits intégrés en technologie CMOS, plus particulièrement un dispositif susceptible d'assurer la protection des circuits intégrés CMOS contre les décharges électrostatiques. La protection des entrées des circuits intégrés CMOS contre les décharges électrostatiques doit être assurée conformément à la norme américaine MIL STD 883C Méthode 3015.2 qui définit la procédure de test des circuits intégrés ainsi que les valeurs auxquelles ces circuits doivent être testés. D'après cette norme, les 10 circuits intégrés doivent pouvoir supporter une tension transitoire de 2000 volts. Aussi, divers circuits de protection d'entrée ont déjà été proposés pour répondre à cette contrainte. Pourtant, la plupart de ces circuits n'arrivent pas à tenir cette tension. Parmi les circuits de'protection d'entrée connus, on peut mentionner notamment ceux 15 représentés sur les figures IA et 1B. Le circuit de la figure IA est constitué par une résistance R montée en série sur la ligne d'entrée L et reliée à un transistor MOS T dont la grille g est connectée sur la ligne L et dont l'électrode el ou drain, dans le mode de réalisation représenté, est connectée sur 20 la ligne R tandis que l'électrode e2 ou source est connectée à la masse, l'ensemble résistance et transistor étant monté entre chaque plot d'entrée et chaque entrée du circuit intégré. Dans ce montage, l'isolant de grille du transistor est choisi relativement épais. Le transistor MOS est un transistor communément appelé transistor 25 MOS a oxyde épais. Selon l'autre mode de réalisation représenté sur la figure IB, la résistance série R est connectée à un transistor T' constitué par un transistor MOS dont la grille g' est connectée à la masse tandis que les électrodes e'l et e'2 sont respectivement connectées sur la 30 ligne L et à la masse. Dans ce montage, l'isolant de grille est choisi relativement mince. Il s'agit donc d'un transistor MOS de type normal. Il est aussi possible d'envisager un circuit de protection d'entrée combinant les deux modes de réalisation ci-dessus. Toutefois, il se pose en général un problème d'encombrement car le 5 transistor MOS doit présenter déjà une largeur d'environ 200 1- m pour répondre aux spécifications de la norme. Il existe d'autres types de circuits de protection d'entrée. Toutefois, la plupart ne fonctionnent pas dans tous les cas et peuvent claquer pour une tension de 400 volts, la tension de claquage dépendant en général de 10 l'environnement, par exemple de la proximité des lignes d'alimentation. Dans les modes de réalisation des figures IA et lB, la résistance série R peut être réalisée soit en silicium polycristallin, soit, par exemple, par une diffusion de type N+ dans le cas d'un 15 substrat P. Or, il semble que les problèmes de claquage soient dus principalement à la réalisation de la résistance série. En effet, lorsque la résistance série est réalisée en silicium polycristallin, on observe un problème de tenue en courant qui entraîne un claquage du silicium polycristallin. Si la résistance série est réalisée par une 20 diffusion, on observe, lors de l'application d'une tension élevée, une migration du métal constituant le contact, en général de l'aluminium, dans la diffusion formant la résistance série, cette migration entraînant le perçage de la jonction.. réalisée entre la résistance série et le substrat. La présente invention a pour but de remédier aux inconvénients ci-dessus en fournissant un nouveau circuit de protection d'entrée, plus particulièrement une nouvelle résistance série, qui permette de répondre à la norme américaine MIL STD 883C et qui tienne une tension de 2000 volts. La présente invention a donc pour objet un circuit de protection d'entrée pour circuits intégrés en technologie CMOS du type comportant, entre chaque plot d'entrée et chaque circuit proprement dit, une résistance série et un transistor, caractérisé en ce que la résistance série est constituée par une diffusion réalisée dans un caisson isolé à potentiel flottant. Selon un mode de réalisation particulier, dans le cas d'un substrat de type P, la résistance est constituée par une diffusion P+ dans un caisson N- flottant. D'autre part, pour éviter les problèmes de perçage, la diffusion 5 P+ présente, suivant les technologies, une profondeur comprise entre 0,5 pm et 0,7h m, de préférence de l'ordre de 0,6 mm et le caisson N- présente une profondeur comprise entre 3 et 6 microns. De ce fait, en cas de migration du metal constituant le contact, si celui-ci peut traverser la diffusion P+, il est tout à fait improbable que cette 10 migration arrive au niveau de la jonction caisson flottant-substrat. Or, cette jonction ne doit pas être percée sous peine de courtcircuit de la jonction diffusion-substrat. Selon une autre caractéristique de la présente invention, le circuit de protection d'entrée comporte de plus une seconde 15 résistance montée en série entre la première résistance série et le transistor. Cette seconce résistance est constituée par une diffusion de type N+ dans le cas d'un substrat P. En ce qui concerne le transistor, il peut être réalisé conformément a l'art antérieur, soit par un transistor MOS à oxyde 20 épais dont la grille est connectée sur la ligne d'entrée, soit par un transistor MOS classique à oxyde mince avec sa grille connectée à la masse. D'autres caractéristiques et avantages de la présente invention apparaîtront à la lecture de la description d'un mode de réalisation 25 préférentiel d'un circuit de protection d'entrée conforme à la présente invention faite avec référence aux dessins ci-annexés dans lesquels: - les figures lA et IB, déjà décrites, représentent des circuits de protection d'entrée conformes à l'art antérieur, - la figure 2 représente un schéma électrique d'un circuit de protection d'entrée conforme à la présente invention, - les figures 3A et 3B sont une vue de dessus et une vue en coupe du circuit de la figure 2 réalisé en technologie CMOS. Comme représenté sur les figures 2 et 3, le circuit de protection d'entrée conforme à la présente invention comporte essentiellement, entre chaque plot d'entrée E et aque ligne d'entrée L des circuits intégrés réalisés en technologie CMOS, une résistance RI réalisée par une diffusion dans un caisson d'isolement à potentiel flottant symbolisé par la diode D et la ligne L'. Cette 5 résistance série RI est connectée à une seconde résistance R2 réalisée par une diffusion de type opposé, cette résistance R2 étant elle-même connectée à un transistor T' qui, dans le mode de réalisation représenté, est identique au transistor T' de la figure IB. De manière plus détaillée et comme représenté sur les figures 3A et 10 3B, dans le cas d'un substrat P, la résistance RI est constituée par une diffusion P+ qui est réalisée dans un caisson d'isolement flottant réalisé par une diffusion N-. Comme représenté sur les figures, la diffusion P+ est entourée, pour des raisons technologiques, par des diffusions N+. Pour former la résistance R2, l'une de ces diffusions 15 N+ se prolonge hors du caisson N- jusqu'au transistor T' dont les deux électrodes sont formées par des diffusions N+ et la grille g' par un dépôt de silicium polycristallin. Sur la figure 3A, des hachures obliques définissent les zones d'oxyde épais entourant les régions actives (transistors, résistances, etc.) du circuit. D'autre part, 20 comme représenté sur les figures 3A et 3B, des contacts CI et C2 ont été réalisés, de manière connue par ouverture de la couche de SiO2, au-dessus de la diffusion P+ et au niveau de la diffusion P+ et de la diffusion N+ constituant la résistance R2. Ces contacts ont été réalisés par dépôt d'aluminium. Le contact CI est d'autre part relié 25 au plot d'entrée E constitué par un dépôt d'aluminium sur l'oxyde épais. Selon une autre caractéristique de la présente invention et pour améliorer la dissipation thermique, le contact C1 est un contact présentant une surface relativement importante. D'autre part, pour permettre un fonctionnement efficace du circuit d'entrée conforme à la présente invention, la diffusion P+ présente de manière classique une épaisseur comprise entre 0,5.4 m et 0,7 f m, de préférence de l'ordre de 0,6 j m tandis que le caisson d'isolement N- présente une épaisseur comprise entre 3 et 6), m. -5 Comme expliqué ci-dessus, l'épaisseur du caisson d'isolement évite, en cas de migration de l'aluminium formant le contact CI, que cette migration n'atteigne la jonction N-P et ne la détruise. En fait, la jonction entre le caisson N- et le substrat est très 5 fortement capacitive. En conséquence, l'ensemble constitué par la diffusion P+ et le caisson N- joue le rôle d'un circuit RC à constantes réparties. Aussi, lorsque l'on envoie pour les tests un pic calibré à 2000 volts, on obtient en sortie de R1 un pic fortement amorti, ce qui permet au transistor T' de fonctionner normalement. 10 On a décrit ci- dessus un mode de réalisation de la présente invention, toutefois il est évident pour l'homme de l'art que le transistor T' peut être remplacé par le transistor T représenté à la figure lA sans sortir du cadre de la présente invention. D'autre part, selon une caractéristique de la présente invention, la résistance R2 15 est facultative et la résistance RI peut être connectée directement au transistor de protection. REVENDICATIONS 1. Un circuit de protection d'entrée pour circuit intégré en technologie CMOS du type comportant, entre chaque plot d'entrée et chaque circuit proprement dit, une résistance série (RI) et un transistor (T'), caractérisé en ce que la résistance série est 5 constituée par une diffusion (P+) réalisée dans un caisson d'isolement à potentiel flottant (N-). 2. Un circuit de protection selon la revendication 1, caractérisé en ce que, dans le cas d'un substrat de type P, la résistance (R1) est constituée par une diffusion de type P+ dans un 10 caisson d'isolement N- a potentiel flottant. 3. Un circuit de protection selon l'une quelconque des revendications 1 et 2, caractérisé en ce qu'il comporte de plus une seconde résistance (R2) montée en série entre la première résistance série (RI) et le transistor (T'). 4. Un circuit de protection selon l'une quelconque des revendications 2 et 3, caractérisé en ce que la seconde résistance (R2) est constituée par une diffusion de type N+. 5. Un circuit de protection selon l'une quelconque des revendications I à 4, caractérisé en ce que le caisson d'isolement 20 présente une épaisseur très supérieure à l'épaisseur.de la diffusion.