FR 2607987 A1 19880610 FR 8617043 A 19861205 Procédé et dispositif de modulation et de démodulation à plusieurs états, à niveau de protection ajustable. La présente invention concerne un procédé et un dispositif de modulation et de démodulation à niveau de protection ajustable. Elle s'applique notamment à la réalisation d'émetteurs récepteurs en radiotéléphonie numérique à bande étroite et elle concerne plus particulièrement les systèmes de modulation de fréquence ou de phase de type 4FSK à transition progressive o chaque élément de signalisation encore appelé symbole, véhicule 2 bits d'information ou dibits; FSK étant l'abréviation du terme anglo-saxon "Frequency Shift Keying". Dans les systèmes de modulation connus de type 4FSK les éléments de signalisation ou symboles sont organisés sous la forme de dibits auxquels sont associées des fréquences de modulation. Par exemple, au dibit (0,0) est associé une fréquence F0, au dibit (0,1) est associée une fréquence Fl, au dibit (1,1) est associée une fréquence F2 et au dibit (1,0) est associée une fréquence F3, ces fréquences étant toutes différentes les unes des autres. La correspondance entre dibit et fréquence émise est déterminée de telle sorte qu'il n'y ait qu'un bit de différence entre les dibits associés à 2 fréquences adjacentes pour rendre minimal le taux d'erreur par bit à la réception. Néanmoins, la présence de bruit qui accompagne normalement chaque dibit affecte généralement ce type de transmission, et ceci d'autant plus que les liaisons entre émetteur et récepteurs sont fortement bruitées. Dans cette circonstance les risques de confusion entre des fréquences qui sont adjacentes dans le schéma de modulation sont augmentés et la qualité de la restitution des messages originaux par le démodulateur est affectée. Pour certaines transmissions, comme c'est le cas, par exemple, en transmission numérique de la parole, une confusion entre fréquences adjacentes n'est pas gênante car elle n'altère généralement que faible- ment la restitution du signal, et un taux d'erreurs relativement important peut encore être accepté sans que cela nuise à l'intelligibilité de la parole en réception. Par contre, pour d'autres transmissions il est impératif que la restitution des messages soit sinon parfaite au moins plus fidèle. Cela devient le cas, par exemple, pour la transmission de l'amplitude de référence en transmission de la parole, car toute altération se traduit par des fluctuations importantes du niveau de parole synthétique obtenu qui nuisent à la compréhension. La fragilité des champs binaires correspon- dants nécessite de les accompagner par des bits de redondance ou des mots de code autocorrecteur d'erreur, de type BCH par exemple, ou BCH désigne les codes connus sous la désignation Bose-Chaudhuri- Hocquenghernm. Cependant ces codes ont des possibilités qui sont souvent limitées à la correction et à la détection d'un nombre réduit d'erreurs, et au-dessus d'un nombre déterminé d'erreurs les transmissions doivent être reprises. Le but de l'invention est de pallier les inconvénients précités. A cet effet, l'invention a pour objet un procédé de modulation et démodulation de signaux binaires à plusieurs états à niveau de protection ajustable, caractérisé en ce qu'il consiste à séparer avant modulation les signaux binaires en signaux critiques et non critiques, à attribuer aux signaux non critiques tous les états de la modulation et à attribuer pour les signaux critiques un nombre d'états qui sont dans le schéma de modulation les plus distants possibles les uns des autres. D'autres caractéristiques et avantages de l'invention apparaîtront ci-après de la description qui suit faite en regard des dessins annexés qui représentent: - la figure 1 un schéma de modulation connue à quatre états de variation de phase - la figure 2 un diagramme explicatif du principe de modulation mis en oeuvre par l'invention - la figure 3 un organigramme reflétant les différentes étapes du procédé selon l'invention - les figures 4 et 5 les schémas de réalisation d'un modulation et d'un démodulateur selon l'invention. 2607987T Suivant le principe de modulation connue à 4 états de variation de phase qui est représenté à la figure 1, les symboles sont codés en associant à chaque état deux éléments binaires ai et bi pour constituer ce qui encore est appelé un dibit. Dans la représentation de la figure 1, les 4 états sont figurés en 4 sommets QI, Q2, Q3, Q4 d'un carré, qui correspondent respectivement aux dibits (0,0), (0, 1), (1, 1), (1, 0). A chacun de ces états est associée une fréquence F0, Fl, F2 ou F3 telle que, par exemple, pour le dibit (0, 0) le modulateur transmettra une fréquence FO=Fc-34 rqec F0= Fc3 F2, pour le dibit (0, 1) il transmettra une fréquence 1 FI = Fc-A, pour le dibit (1,1) il transmettra la fréquence F2= Fc + 'F2 et pour le dibit (1,0) il transmettra la fréquence 3ZlF F3=Fc+ 3AF Suivant ce type de modulation, la correspondance entre dibits et fréquences est déterminée pour qu'il n'y ait qu'un bit de différence entre les dibits associés aux fréquences adjacentes, ceci permet de rendre minimal le taux d'erreur à la réception. Cependant pour éviter que des erreurs de décodage de dibits aient lieu à la réception lorsque les liaisons sont fortement perturbées chacun des bits des messages transmis à protéger plus particulièrement sont codés dans le procédé selon l'invention en dibits tels que pour un bit (0) par exemple, corresponde le dibit (0,0) avec la fréquence F0 et qu'à un bit (1) corresponde un dibit (1,0) avec la fréquence d'émission F3. Dans ce procédé, les fréquences F0 et FI, d'une part, et F2 et F3, d'autre part, sont considérées comme équivalentes. A un bit (0) correspondent alors les fréquences F0 et FI et à un bit (1) correspondent les fréquences F2 et F3. Le procédé permet de diminuer considérablement la probabilité d'erreur à la réception puisque la trans- formation d'un bit (1) en un bit (0) et vice versa revient à confondre les deux fréquences extrêmes utilisées, ce qui est, pour un rapport signal/ bruit donné, beaucoup plus rare que la confusion de deux fréquences adjacentes. Une illustration du procédé selon l'invention est représentée à la figure 2 o les quatre configurations possibles de réception de dibits ai et bi sont représentées avec les fréquences F0, FI, F2 et F3 correspon- dantes. Sur cette figure, les combinaisons des bits (ai, bi) = (0,0) et (ai, bi) = (1,0) correspondent bien aux fréquences F0 et F3 les plus éloignées dans la répartition des fréquences et les combinaisons de dibits (ai, bi) = (0,1) et (ai, bi) = (1,1) correspondent aux fréquences intermé- diaires FI et F2. Le plan de codage de la figure 2 permet de considérer chacun des couples (ai, hi) comme étant formés par un bit d'information ai auquel est adjoint un bit de qualité hi. En effet, dans les deux combinai- sons (ai, hi) = (0,0) et (ai, hi) = (0,I) seul le bit bi change alors que le bit ai conserve la valeur ai = 0. Egalement on constate que dans les deux combinaisons (ai, hi) = (1,1) et (ai hi) = (1,0) seul le bit bi change alors que le bit ai conserve la valeur ai = 1. Par conséquent, en réception si dans le dibit reçu le bit bi = 1 la transmission aura été mauvaise et dans ce cas aucune décision ferme ne pourra être prise sur la valeur du bit d'informa- tion ai correspondant reçu. Le bit ai correspondant décodé pourra alors être effacé pour être éventuellement reconstitué à l'aide par exemple d'un code autocorrecteur d'erreur du type BCH par exemple. Un mode de réalisation de ce procédé est représenté par des étapes 1 à 14 de l'organigramme de la figure 3. Pour l'exécution de ce procédé, on suppose que le démodulateur du dispositif de réception comprend de façon connue, un compteur de mots "N", un compteur de bits "i", un registre de mémorisation de mots "SR" et un totalisateur d'effacements "TE". Eventuellement ceux-ci pourront être formés par les registres correspondant d'un microprocesseur ou des cases mémoire de la mémoire vive qui lui est associée. Dans l'organigramme représenté chaque message reçu par le démodulateur est composé de N mots de dix dibits (ai, hi) et le code correcteur est supposé capable de corriger au plus deux effacements. En début de réception le compteur de mots "N" est vide et le compteur de bits "i" est également vide comme ceci est représenté aux étapes 1 et 2. Le premier dibit reçu est figuré à l'étape 3 et il est mémorisé dans le registre "SR" par exécution des étapes 4 et 5 à condition qu'à l'Pétape 4 le bit bi soit nul. Si à l'étape 4, le bit bi n'est pas nul, le contenu du compteur totalisateur d'effacements "TE" est augmenté d'une unité à l'étape 6 et le dibit (ai, hi) est mémorisé dans le registre SR à l'étape 7. Le procédé retourne ensuite à l'étape 3 pour accueillir le dibit (ai, hi) suivant après avoir augmenté de une unité le contenu du compteur de dibits "i" à l'étape 8. Le processus est renouvelé de cette façon jusqu'à l'étape 9 tant que le nombre de dibits reçu n'a pas dépassé 10 et tant que le nombre d'effacements totalisés par le compteur totalisateur d'effacements "TE" à l'étape 6 n'a pas dépassé 2. Ce contrôle qui a été utilisé à l'étape 10 permet de déclarer le mot reçu invalide à l'étape 11 si le compteur totalisateur "TE" a dépassé la valeur 2 et le retour à l'étape 2 pour la démodulation du mot suivant, en augmentant de une unité le contenu du compteur de mots N à l'étape 12. Le procédé s'arrête à l'exécution des étapes 13 et 14 lorsque le nombre de mots reçus a atteint le nombre total N max de mots codés suivant ce procédé et contenus dans la trame du message transmis. Un schéma de réalisation d'un dispositif de modulation conforme à l'invention est représentée à la figure 4, il comprend un démultiplexeur 15, des registres de formation de mots 16 et 17, une mémoire morte programmable PROM 18 permettant l'adjonction de bits de redondance autocorrecteurs d'erreurs, un multiplexeur 19, un modulateur 20 et un séquenceur 21. Les informations à transmettre sont appliquées sur une entrée I du démultiplexeur 15 pour être réparties sur deux voies distinctes A et B. Les informations fragiles sont transmises sur la voie A dans les registres de formation de mots 16. Les informations de mots non fragiles sont transmises par la voie B dans les registres de formation de mots 17. La mémoire morte programmable PROM 18 est adressée par les mots contenus dans les registres de formation de mots 16, elle contient pour chaque mot des codes de correction correspondants. Le multiplexeur 19 possède deux entrées reliées respectivement, l'une à la sortie de registre de formation de mots 17, l'autre à la sortie de la mémoire morte programmable PROM 18. Ce multiplexeur 19 est commandé par le séquenceur 21 pour appliquer à l'entrée du modulateur 20 les mots provenant soit de la mémoire 18, soit des registres de formation de mots 17. Le modulateur 20 transmet de façon connue les 4 fréquences F0 à F3 définies par les plans de modulation des figures 1 et 2. Un schéma de réalisation d'un dispositif de démodulation con- forme à l'invention est représenté à la figure 5. Ce dispositif comprend, un démodulateur 21, un démultiplexeur 22, une première voie de traite- ment constituée d'une mémoire morte programmable PROM 23 et d'un circuit de correction d'erreurs et d'effacements 24 couplé à un registre parallèle série 25. Il comprend également une deuxième voie de traite- ment constituée d'un registre parallèle série 26. Les deux voies de traitement sont multiplexées au travers d'un multiplexeur 27. Tous les messages reçus par le démodulateur 21 sont constitués soit d'informations fragiles ou d'informations non fragiles utilisant un plan de fréquences composés des quatre fréquences F0 à F3 définies précédemment. Le démultiplexeur 22 assure la sélection dans les trames de messages reçus des informations fragiles et non fragiles pour les appliquer, alternative- ment selon le cas, à l'entrée de la mémoire morte programmable 23 ou directement dans les registres 26. Dans les deux cas les symboles composant les messages reçus sont constitués par des dibits correspondant au plan de modulation de la figure 2. Dans le cas des informations fragiles, les dibits correspondants sont séparés par la mémoire morte programmable 23 en bits d'information m' et en bit de qualité q'. Comme ces bits sont protégés et sont normalement émis suivant une modulation de type binaire, utilisant les fréquences extrêmes F0 et F3 du plan de modulation, ces dibits appartiennent à des mots de codes correcteurs d'erreurs qui sont lus dans la mémoire morte programmable 18 du modulateur de la figure 4. Ces codes correcteurs d'erreurs corrigent de façon connue à la fois les bits non effacés et les bits effacés, définis dans le plan de modulation des informations fragiles et permettent de recons- tituer la valeur des symboles transmis dont on connait la position dans le message mais dont la qualité est reconnue douteuse. En retournant au procédé décrit à la figure 3 on conçoit que ces codes correcteurs d'erreurs permettront de reconstituer au moins 2 bits effacés s'il n'est constaté aucune erreur dans le code des messages reçus. Bien naturellement, le principe de l'invention reste applicable à des modulations plus compliquées. Par exemple, à partir d'une modulation de base capable d'acheminer directement des symboles de 8 bits (octets) on peut concevoir qu'il est possible d'obtenir des modulations plus proté- gées en n'utilisant parmi les 256 formes d'ondes possibles, qu'un sous- ensemble de 128 formes d'ondes choisies, comme étant les plus distantes possibles (symbole de 7 bits) ou encore de 64 formes d'ondes (symbole de 6 bits) etc... ou enfin de 2 seulement (1 bit par symbole) pour réaliser la protection maximale. lDans tous ces cas en associant des symboles à des codes correcteurs on décidera comme précédemment qu'un symbole est valide, si la décision du démodulateur montre qu'il appartient au sous- ensemble choisi (éventuellement à un voisin proche d'un symbole dudit sous ensemble) et on l'effacera dans le cas contraire. REVENDICATIONS 1. Procédé de modulation et démodulation de signaux binaires à plusieurs états à niveau de protection ajustable, caractérisé en ce qu'il consiste à séparer (15) avant démodulation les signaux binaires en signaux critiques et non critiques, à attribuer aux signaux non critiques tous les états de la modulation (00; 01; 11; 10) et à attribuer pour les signaux critiques un nombre réduit d'états (00; 10) qui sont dans le schéma de modulation les plus distants possibles les uns des autres. 2. Procédé selon la revendication 1, caractérisé en ce que les signaux binaires critiques sont accompagnés de signaux binaires supplé- mentaires permettant de construire un code autocorrecteurs d'erreurs. 3. Procédé selon l'une quelconque des revendications 1 et 2, caractérisé en ce que la modulation est une modulation à 4 états de phase et/ou de fréquence (F0, FI, F2,F3). 4. Procédé selon l'une quelconque des revendications 1 et 3, caractérisé en ce que l'on associe à chaque signal binaire critique deux fréquences (F0, F3) qui sont les plus distantes l'une de l'autre dans le schéma de modulation. 5. Procédé selon les revendications 3 et 4, caractérisé en ce que les quatre fréquences de modulation F0, FI, F2, F3 sont définies par rapport à une fréquence centrale Fc telle que: FO = Fc- 3tF Fî=Fc- 4; F2 = Fc+ 1F et F3=FcF 2 2 2- F3=Fc+ 3-2F 6. Procédé selon l'une quelconque des revendications I à 5, caractérisé en ce qu'il consiste à coder chaque mot binaire à transmettre en dibits pour constituer un bit d'information (ai) et un bit de qualité (bi), à mémoriser (5, 7) chaque dibit reçu, et à tester (4) le bit de qualité de chaque dibit reçu pour vérifier (10, 11) la validité de chacun des mots transmis. 7. Procédé selon la revendication 6, caractérisé en ce que chaque mot reçu est déclaré invalide au-dessus d'un nombre prédéterminé d'effa- cements (10, 11). 8. Procédé selon les revendications 6 et 7, caractérisé en ce que chaque mot erroné déclaré valide est corrigé à l'aide d'un code autocor- recteur d'erreurs. 9. Dispositif de modulation pour l'application du procédé selon l'une quelconque des revendications I à 8, caractérisé en ce qu'il com- prend un démultiplexeur (15) pour séparer les informations fragiles des informations non fragiles, des registres de reformation des informations en mots de dibits (16 et 17), une mémoire morte programmable (18) pour adjoindre aux informations fragiles des bits de redondance autocor- recteurs d'erreurs, un modulateur (20) couplé à un multiplexeur (19) pour transmettre alternativement les dibits des informations fragiles et non f ragiles. 10. Dispositif de démodulation pour l'application du procédé selon l'une quelconque des revendications I à 8, caractérisé en ce qu'il com- prend un démodulateur (21) couplé à un démultiplexeur (22) pour séparer les dibits reçus représentant les informations fragiles et non fragiles, une mémoire morte programmable (23) pour séparer, dans les dibits reçus des informations fragiles, les bits d'information et les bits de qualité, la mémoire morte programmable (23) étant coupléà un circuit de correction d'erreurs et d'effacements (24) pour reconstituer la valeur des symboles transmis dont on connaît la position dans le message mais dont la qualité est reconnue douteuse.