FR 2608340 A1 19880617 FR 8617571 A 19861216 ! CIRCUIT DE LECTURE D'UN DISPOSITIF PHOTOSENSIBLE A TRANSFERT DE LIGNE, DISPOSITIF PHOTOSENSIBLE A TRANSFERT DE LIGNE COMPORTANT UN TEL CIRCUIT ET PROCEDE DE LECTURE D'UN TEL DISPOSITIF La présente invention concerne un circuit de lecture d'un dispositif photosensible à transfert de ligne. Elle concerne également un dispositif photosensible à transfert de ligne compor- tant un tel circuit de lecture et un procédé de lecture d'un tel dispositif. Les dispositifs photosensibles à transfert de ligne sont bien connus de l'art antérieur. On rappelle que ces dispositifs comportent généralement, comme cela est représenté schématiquement sur la figure 1, une zone photosensible 1, constituée d'une matrice de M lignes, chaque ligne comprenant N éléments photosensibles-P. Cette zone reçoit l'image à analyser et la transforme en charges élec- triques, dites charges-signal Qs. Les éléments photosensibles d'une même ligne sont reliés entre eux, ainsi qu'a un registre d'adressage 2 qui permet de sélectionner une ligne de la matrice. Les éléments photosensibles d'une même colonne sont reliés à une même colonne conductrice 3. Lorsqu'une ligne de la matrice est sélectionnée par le registre d'adressage, les charges-signal créées dans chacun des éléments photosensibles de cette ligne sont transférés par l'inter- médiaire des colonnes conductrices 3 vers un registre de lecture à transfert de charge 4 à entrées parallèles et sortie série. La demande de brevet européen 0.078.038 au nom de Matsushita et le brevet français 2.538.200 au nom de Thomson-CSF concernent des dispositifs photosensibles à transfert de ligne. Dans ces deux brevets on améliore l'efficacité du transfert des charges en superposant une quantité de charge Qo0, dite d'entral- nement ou de polarisation, lors du transfert de chaque quantité de chargesignal Q5 d'une colonne conductrice 3 sur une capacité C1, puis en superposant une quantité de charge d'entraînement ou de polarisation Q1 lors du transfert de chaque quantité de charge-signal Qs d'une capacité C1 vers le registre de lecture. Il est connu que lorsqu'on transfère des charges par écrémage au-dessus d'une barrière de potentiel d'une capacité source vers une capacité drain, il faut superposer au signal à transférer une charge de polarisation constante qui maintient l'efficacité du transfert à un niveau acceptable quelle que soit l'amplitude du signal à transférer. On a illustré sur la figure 2 les différents transferts dont il vient d'être question. Ces transferts ne constituent qu'une partie des transferts décrits dans le brevet Thomson-CSF cité o le transfert des charges-parasites se fait aussi avec des charges de polarisation. Lors des transferts des capacités C1 vers le registre de lecture, les quantités de charges d'entraînement Qo sont retenues sur les capacités C1 et des quantités de charges égales à Q1 + QS sont transmises dans le registre. En sortie du registre, on lit donc des quantités de charges égales à Q1 + QS. Après chaque transfert de charges-signal Q5s, des charges de polarisation Qo et Q1 sont renvoyées respectivement des capacités C1 vers les colonnes et et du registre de lecture vers les capacités C1, comme cela est illustré par la figure 2. Le problème qui se pose est que les structures proposées par l'art antérieur ne sont pas utilisables lorsque les colonnes conduc- trices présente une capacité élevée, de l'ordre d'un nanofarad, comme cela est le cas dans des applications actuelles qui seront détaillées par la suite. On va montrer dans ce qui suit quelles sont les limites des structures proposées par l'art antérieur, en ce qui concerne la valeur maximale tolérable pour la capacité des colonnes conductrices. La capacité d'un registre à transfert de charge est telle qu'on ne peut pas utiliser une quantité de charge d'entraînement ou de polarisation Q1 qui soit supérieure à quelques pico-coulombs sans être conduits à des surfaces rédhibitoires pour le registre 4. En effet, le registre doit pouvoir transporter la charge d'entraînement Q1 ainsi qu'une chargesignal QS dont la valeur maximale est de quelques pico-coulombs. On adoptera, par exemple, la limite suivante sur la valeur de Q1 QI 1 p.C (1) Par ailleurs, on sait, par exemple par le brevet Thomson cité, qu'une quantité de charge d'entraînement Qi doit avoir une valeur suffisante pour permettre de passer en forte inversion au début du transfert des charges en provenance d'une capacité Ci. Cette condition se traduit par la formule suivante: Qi FND C, >/OF= kT Ln ND (1,) 1' q n. o OF donne la position du niveau de Fermi, k est la constante de Boltzmann, T la température, q la charge de l'électron, ND la concentration du dopage du substrat et n. la concentration intrin- sèque. On choisit pour ND et ni les valeurs moyennes suivantes: ND = 1O16/cm3 et ni = 1010cm3, ce qui donne la condition suivante sur les valeurs de Q1 et de C1: Q1 Q / 0,360 V (2) Etant donnée la relation (1), on obtient la condition suivante sur la valeur de la capacité C1: C1 quantités de charge Qo0, avec une excursion de tension V compa- tible avec les sources de tension ordinairement utilisées dans les semiconducteurs. Cette excursion de tension V étant de l'ordre de quelques volts, on peut poser la condition suivante: ea Vu10 V(4) et la quantité de charge de polarisation maximale Q0 qui peut être stockée dans chaque capacité C1 s'écrit, étant données les relations (3) et (4). Qo42,8pF. 10 V=28pC (5) L'application de la condition précédemment énoncée sur le transfert en forte inversion: Qi /F soit /O =0,360V UI O permet de déterminer la valeur maximale tolérable Co0 pour les capacités Co des colonnes conductrices 3: C28 PC: CO 0,360v = 78 pF (6) La relation (6) montre que les structures proposées par l'art antérieur ne permettent pas un fonctionnement satisfaisant lorsque la capacité CO des colonnes conductrices 3 est supérieure à quelques dizaine de picofarads. Ceci peut être vérifié en calculant la charge de polarisation QO qui est rendue nécessaire lorsqu'on utilise des colonnes conduc- trices 3 de capacité Co0 de l'ordre de 1000 pF. L'application de la condition précédemment énoncée sur le transfert en forte inversion C i>/ (FF 1'), soitCt>/D,360 V (2) donne la condition suivante Qo >/360 p.C (7) Par ailleurs, dans l'article paru le 8 août 1985, aux noms de 3.L. Berger, L. Brissot et Y. Cazaux de Thomson-CSF, dans la revue IEEE Transactions on Electron Devices, vol. ED 32, numéro 8, et qui est intitulé "Line-transfer image sensor operating in the double- reading mode", il est défini page 1517, relation (6), une expression de l'inefficacité de transfert qui permet de calculer la valeur de la quantité de charge d'entraînement servant à effectuer ce transfert. L'inefficacité de transfert- o à partir de la capacité Co des colonnes vers une capacité C1 s'écrit de la façon suivante, lorsqu'on néglige un terme du second ordreE F: ú= Co3 2kT/q..1 (8) P Qo2 T1 o T1 est la durée du transfert, et p caractérise le canal o s'effectue le transfert. L'expression de Qo est alors la suivante: Qo = 2 o3kT (9) On obtient pour Q la valeur suivante: Q0 = 1000 pC (10), en adoptant les valeurs courantes suivantes: 7%, B = 104 A/V2, kT = 26 mV b"; q La valeur obtenue pour Q (10) est tout à fait disproportionnée étant donnée la relation (5), Qo 28 pC, obtenue lors des calculs précédents. La Demanderesse a donc montré que les structures proposées dans l'art antérieur ne sont pas utilisables lorsque la capacité CO des colonnes conductrices est élevée par rapport à la capacité de stockage de l'élément photosensible et du registre de lecture. Par exemple, lorsque cette capacité Co est de l'ordre d'lnF alors que la capacité des éléments photosensibles et du registre est de l'ordre de 6 2608340 I pF. Il faut savoir que les structures de l'art antérieur sont utili- sables lorsque la capacité des éléments photosensibles, des colonnes conductrices et du registre à transfert de charge est de l'ordre de quelques picofarads. La présente invention permet de résoudre le problème précé- demment énoncé. Elle concerne une nouvelle structure du circuit de lecture d'un dispositif photosensible à transfert de ligne qui permet de tenir compte de la valeur élevée de la capacité des colonnes conductrices. Ce circuit de lecture permet un transfert efficace et avec un bruit minimum -des charges-signal depuis les éléments photosensibles vers le registre de lecture à transfert de charge qui assure une sortie série de l'information vidéo. La présente invention concerne un circuit de lecture d'un dispositif photosensible à transfert de ligne, comportant une zone photosensible constituée d'éléments photosensibles disposés selon des lignes et des colonnes, les éléments photosensibles d'une même colonne étant reliés à une colonne conductrice qui aboutit au circuit de lecture,ce circuit de lecture comportant au moins un registre à décalage à transfert de charge, la capacité des colonnes conduc- trices étant élevée par rapport à celle des éléments photosensible et du registre, caractérisé en ce que le circuit de lecture comporte, pour chaque colonne conductrice, plusieurs capacités de stockage des charges séparées par un transistor MOS, fonctionnant en satu- ration et assurant le passage des charges-signal provenant de chaque colonne conductrice d'une capacité à la suivante jusqu'au registre de lecture, les capacités de stockage ayant des valeurs décroissantes lorsqu'on se rapproche du registre de lecture, en ce que le circuit de lecture comporte aussi des moyens pour générer des quantités de charge de polarisation accompagnant le transfert des charges-signal provenant d'une colonne conductrice vers une capacité de stockage, puis leur transfert d'une capacité de stockage à la suivante jusqu'au registre, les quantités de charges de polarisation ayant des valeurs décroissantes lorsqu'on se rapproche du registre de lecture et en ce que le circuit de lecture comporte aussi des moyens assurant le retour des quantités de charges de polarisation d'une capacité de stockage ou du registre vers la capacité précédante. La présente invention concerne également un dispositif photo- sensible à transfert de ligne muni d'un tel circuit de lecture et un procédé de lecture d'un tel dispositif. D'autres objets, caractéristiques et résultats de l'invention ressortiront de la description suivante, donnée à titre d'exemple non limitatif et illustrée par les figures annexées qui représentent: - les figures 1 et 2, des schémas de dispositifs photosensibles à transfert de ligne selon l'art antérieur; - la figure 3, le schéma d'une partie d'un mode de réalisaion d'un circuit de lecture selon l'invention - les figures 4a, b et c, une vue en coupe transversale du circuit de lecture de la figure 3 et des schémas expliquant son fonctionnement; - la figure 5, le schéma d'un dispositif photosensible à trans- fert de ligne utilisant des circuits de lecture selon l'invention; - la figure 6, une vue de dessus d'une partie du dispositif de la figure 5; les figures 7a à g, une vue en coupe transversale d'une partie du dispositif de la figure 5 et des schémas expliquant son fonction- nement; - les figures sa à m, des diagrammes temporels des signaux de commande utilisés par le dispositif de la figure 6. Sur les différentes figures, les mêmes repères désignent les mêmes éléments, mais, pour des raisons de clarté, les cotes et proportions de divers éléments ne sont pas respectées. Les figures 1 et 2 ont été décrites dans l'introduction de la description. Sur la figure 3, on a représenté de façon schématique une partie d'un mode de réalisation d'un circuit de lecture selon l'inven- tion. Ce circuit de lecture se termine par un registre de lecture à transfert de charge 4. A chaque étage de ce registre est relié un circuit 5 tel que celui qui est représenté sur la figure 3 et qui est constitué, dans l'exemple représenté sur la figure 3, par une succession de cinq capacités C1 à C5 et de six transistors MOS T1 à T5. Ce circuit est relié à une colonne conductrice 3 d'un dispositif photosensible à transfert de ligne tel que ceux des figures 1 et 2; cette colonne 3 est symbolisée sur la figure 3 par sa capacité CO sur laquelle se déverse une quantité de charge-signal Q5 en provenance d'un élément photosensible P. A chaque colonne conductrice 3 du dispositif photosensible à transfert de ligne est relié un circuit 5 débouchant sur l'un des étages du registre de lecture 4. Sur la figure 3, on n'a représenté pour des raisons d'encombrement que deux circuits 5 débouchant sur le registre de lecture 4, et seul l'un des circuits 5 est représenté de façon détaillée. On voit sur la figure 3 que le circuit 5 est constitué par un transistor MOS T1 relié à l'une des bornes de la capacité Co, dont l'autre borne est à la masse et relié à l'une des bornes B d'une capacité C1. La grille du transistor MOS T1 reçoit un signal de commande ( I et l'autre borne C de la capacité C1 reçoit un signal de commande c. A la borne B est relié un transistor MOS T2, recevant sur sa grille le signal de commande OE2 et qui est également relié à une borne D d'une capacité C2 dont l'autre borne E reçoit un signal de commande C2 Quatre autres transistors T3, T, T5, T6 et quatre autres capacités C2, C3, C4, C5 sont reliés de la même façon que sont reliés les transistors T1, T2 et les capacités C1, C2. Le dernier transistor T6 débouche sur un étage du registre de lecture 4. La figure 4a est une vue en coupe transversale à travers l'un des circuits 5 de la figure 3. Comme cela est d'usage, chaque transistor MOS est représenté par deux diodes séparées par une grille. Ainsi le transistor MOS T1 est constitué des deux diodes d et d2 séparées par la grille G1 qui reçoit le signal 0ú1. Le transistor MOS T2 est constitué des deux diodes d2 et d3 séparées par la grille G2 qui reçoit le signal OE2 et ainsi de suite... La capacité C1 qui reçoit le signal OC, sur sa borne C a sa borne B reliée à la diode d2. De même, la capacité C2 reçoit le signal OE2 sur sa borne E et a sa borne D reliée à la capacité C3. Les caractéristiques des transistors MOS et les signaux de commande qu'ils reçoivent sont tels qu'ils fonctionnent en saturation. Le circuit de lecture selon l'invention utilise la méthode bien connue de transfert de charge par écrémage au-dessus d'une barrière de potentiel. Les figures 4b et c montrent l'évolution des potentiels dans le substrat semiconducteur 6 dans lequel est réalisé le circuit 5,de la figure 3. Les potentiels croissant sont dirigés vers le bas. L'invention concerne des circuits de lecture pour dispositifs photosensibles à transfert de ligne dont la capacité Co0 des colonnes conductrices 3 est très importante par rapport à la capacité des détecteurs et du registre de lecture. En conséquence, sur la figure 4b, on a représenté une quantité de charge QS de faible amplitude qui est transférée sur la capacité C de grande valeur d'une colonne conductrice 3. Comme cela a été montré précédemment, il faut superposer à Q5 une quantité de charge de polarisation Qo0 qui vérifie la relation (1') et qui est donnée par la relation (9') en fonction des paramètres utiles du circuit, pour effectuer le transfert vers la capacité C1 lorsque le signal (E1 appliqué à la grille G1 est à un niveau haut et permet ce transfert. Les autres grilles des circuits reçoivent des signaux de commande au niveau bas. La capacité C1 reçoit aussi un signal d'horloge OC, au niveau haut. Comme le transistor T1 fonctionne en saturation, le potentiel de la diode dl qui est flottant s'aligne sur le potentiel fixé par la grille G1, et cela correspond au transfert vers la capacité C1 d'une quantité de charge égale à Qo + Qs' comme cela est illustré sur la figure 4b à gauche, en trait plein. La capacité C1 est choisie de valeur inférieure à la capacité CO des colonnes. Ainsi, on peut transférer la quantité de charge- signal Qs vers la capacité C2 suivante en retenant la quantité de charge Qo0 et en utilisant une quantité de charge d'entraînement Q1 d'amplitude inférieure à Qo. La relation (9) montre bien que l'amplitude de la charge d'entraînement dépend fortement de la valeur de la capacité source. La capacité C1 étant de valeur inférieure à la capacité Co0, la charge d'entraînement Q1 est de valeur inférieur à la charge d'entraînement Qo0. Comme le transfert précédant celui-ci s'effectue alors que le transistor MOS T2 est en saturation. Le signal OE2 appliqué à la grille G2 est à un niveau haut supérieur au niveau haut fixé par le signal (E1 sous la grille G1, comme cela est représenté en pointillés sur la figure 4b. Le signal (5C2 appliqué à la capacité C2 est aussi au niveau haut. Les autres signaux Cl OC %,"E3 OC3 sont au niveau bas. Il est bien entendu qu'il ne s'agit là que d'un mode de fonctionnement possible parmi d'autres et qu'en particulier, les divers signaux de commande utilisés peuvent être modifiés. Le potentiel de la diode d2 qui est flottant s'aligne sur le potentiel fixé par la grille G2 ce qui correspond au transfert de Ql+QS vers la capacité C2 comme cela est représenté sur la figure 4b. On effectue ensuite le transfert de la quantité de charge- signal QS de C2 vers C3, en retenant la quantité de charge d'entraînement Q1 et en utilisant une quantité de charge d'entraî- nement Q2. Comme la capacité C2 est choisie de valeur inférieure à celle de la capacité C1, on peut utiliser une charge d'entraînement Q2 de valeur inférieure à Q1. Et ainsi de suite, la quantité de charge signal QS est transférée sur des capacités de valeur décroissante en utilisant des charges d'entraînement également de valeur décrois- sante. Ainsi après un nombre variable de transferts, et donc l'uti- lisation d'un circuit 5 comportant un nombre variable de transistors MOS fonctionnant en saturation et de capacités, la quantité de charge-signal QS est transférée dans le registre de lecture en même temps qu'une charge de polarisation. Sur la figure 3, six transistors T1 à T5 et cinq capacités C1 à I! C5 constituent le circuit 5. On transfère dans le registre de lecture une quantité de charge égale à Q5 + Q5. Les capacités C1 à C5, et donc les charges de polarisation Qo à Q5, sont de valeur décroissante. La quantité de charge d'entraI- nement Q5 est d'amplitude telle qu'elle peut être sans problème transférée dans le registre de lecture 4 en même temps que la charge-signal Q5s. Les grilles G1 à G6 reçoivent des signaux de commande aà (E6 dont le niveau haut est d'amplitude croissante afin que les transferts successifs s'effectuent toujours dans le même sens et afin de retenir les quantités de charges d'entraînement. Lorsque la quantité de charge-signal QS a été transférée dans le registre de lecture, les charges d'entraînement de Q4 à Q1 sont transférées, en sens inverse, du registre jusqu'à CO pour permettre le transfert de la charge-signal suivante. Cette étape est illustrée sur la figure 4b uniquement en ce qui concerne le retour de Qo0 vers Co, mais cette étape commence par le retour de Q4 vers C4 à partir de C5, puis par le retour de Q3 vers C3 à partir de C4, et ainsi de suite. Les charges d'entraînement Q5 sont transférées, du registre vers les capacités C5, lorsque le signal OE6 passe au niveau haut, juste avant le transfert vers le registre de Q5 + Q5S Si l'on prend pour exemple le retour de QO vers CO, celui-ci s'opère lorsque le signal (5EI appliqué à la grille G1 est à un niveau haut Vs(El) et alors que le signal OC, appliqué à la capacité C1 passe à un niveau bas. L'amplitude de Qo0 est déterminée par l'amplitude OC, de la variation du potentiel de la capacité C1 entre son niveau bas actuel et son niveau haut, lors du transfert de (Q1 + QS) vers C2, lorsqu'il y a alignement sur le potentiel VS (QE2) fixé par la grille G2. On peut écrire: QO/(C 1*CP) = ' C 1 (C I/C1+Cp1)( Vs(2)-Vs()) o Cpl est la capacité de la diode d2, par rapport au substrat, au point B d'oÀQo - C C (1 s (Vs 2) - VS (E1)).(cl+CPl) (11) Des expressions analogues définissent les autres charges d'entraînement, excepté la charge d'entraînement Q5 qui est intro- duite par le registre de lecture, de façon connue. Pour éviter un fonctionnement du registre de lecture avec des tensions trop élevées, on est conduit à limiter l'amplitude des barrières de potentiel 4 VS = Vs (i) - VS (Ei - 1) par exemple entre 1,5 et 2,5 V. On peut choisir des barrières de potentiel zA Vs égales sur tout le circuit 5. En ce qui concerne les tensions A CI ' 1\C2'"' on peut les choisir égales pour simplifier l'électronique de commande. On a vu précédemment que les charges d'entraînement ou de polarisation devaient satisfaire à la relation suivante q2 OF kT Ln ND = n k (') Ci q q 2> 0 hi Par ailleurs, à partir de la relation (11) qui s'écrit Qi = 4Ci+ l ' Ci+l - (VS ( o, N est le nombre de capacités du circuit 5. La relation (1') peut alors s'écrire QN QN N n k.T N=.r /ô/ q N nkT C soit r O N /Ln nkT Co etN / Ln r Si l'on choisit d'adopter les valeurs suivantes CO = 1000 pF, QN = lpC, o QN est la charge d'entraînement véhiculée par le registre, r = 8 et n = 12, on obtient pour N la limite suivante: N > 2,7. On choisit alors N = 3, et chaque circuit 5 comporte alors trois capacités C1, C2, C3 de valeurs respectivement 125 pF, 15pF et 2pF. Tous les dispositifs à transfert de charge dont il est question sont des dispositifs à canal enterré, o le transfert des charges s'effectue en volume. Ainsi, le transfert des charges s'effectue en volume dans le registre de lecture 4 et dans les circuits 5, au niveau des grilles des transistors MOS. Lorsque le transfert des charges s'effectue en volume, les effets de champ électrique latéral sont beaucoup plus importants que lorsque le transfert des charges s'effectue en surface. Il en résulte une modulation de la barrière de potentiel existant sous chaque grille de transfert, cette modulation ayant pour effet de limiter l'efficacité de transfert. Dans la demande de brevet français 2.551.919, déposée le 13 septembre 1983, au nom de Thomson-CSF, il est proposé de remédier à cet inconvénient de la modulation de la barrière de potentiel en remplaçant chaque grille de transfert des charges par une première grille portée à une tension continue suivie selon le sens de transfert des charges par une seconde grille recevant un signal de commande. Ainsi dans le cas de la figure 4, chaque grille G1 à G6 reçoit un signal de commande 'EI à (OE6 et chacune de ces grilles est précédée par une grille G1 à G6 portée à une tension continue. La présence de ces grilles G1 à G6 ne modifie pas le fonctionnement du circuit 5 tel qu'il a été exposé précemment. On va dans ce qui suiLt par la description des figures 5 à 8 donner un exemple d'utilisation du circuit de lecture décrit précé- demment. Le cas particulier pris comme exemple concerne le domaine de la radiologie. On utilise une matrice d'éléments photosensibles de grandes dimensions, par exemple 40cm x 40cm, qui comporte 1000 lignes et 1000 colonnes d'éléments photosensible. Sur la figure 5, on a représenté de façon schématique cette matrice 1. Chaque élément photosensible, est constitué par une photo- diode en série avec une capacité.. On peut ainsi obtenir des matrices de grandes dimensions du fait que les dépôts en couche mince, de silicium amorphe par exemple, sur un substrat en verre, sont maintenant bien maîtrisés. Il est question de telles matrices dans les demandes de brevet français n ' 86.00656 et n 86.00716, déposées en janvier 1986, au nom de ThomsonCSF, et qui ne sont pas encore publiées. On a montré sur la figure 5 que l'on utilise pour lire la matrice I des circuits de lecture selon l'invention 50, comportant plusieurs circuits 5, tels que ceux représentés sur la figure 3. Sur la figure 5, chaque circuit de lecture comporte 100 circuits 5 et se trouve relié à 100 colonnes conductrices 3 provenant de la matrice 1. Les circuits 5 sont portés par un support en céramique 6, muni de pistes sérigraphiées qui relient les circuits les uns aux autres. La capacité des connexions de colonnes 3 ainsi réalisées est très élevée, de l'ordre de 1000 pF, par rapport aux capacités de l'ordre d'l pF des détecteurs et du registre de lecture relié aux circuits 5. Dans les dispositifs photosensibles entièrement réalisés sur du silicium, la capacité des connexions de colonnes est beaucoup plus faible, de l'ordre d'l pF. Chaque circuit de lecture 50 est donc relié à un registre de lecture 4 du type CCD qui comporte 200 ou 400 étages, afin d'éviter d'utiliser des grilles de transfert qui soient trop longues. Les étages intermédiaires peuvent être utilisés pour stocker et lire les charges parasites, comme on le verra par la suite. On peut utiliser ensuite un multiplexeur 7 pour multiplexer les sorties des registres de lecture 4, afin que le dispositif de la figure 5 ne comporte qu'une seule sortie S. Dans les deux brevets Thomson-CSF précédemment cités, la lecture des éléments photosensibles se fait en utilisant des amplifi- cateurs différentiels montés en intégrateur. Les circuits de lecture selon l'invention permettent la suppression de ces amplificateurs qui sont difficiles à réaliser et coûteux. La figure 6 montre de façon schématique, vu de dessus, une partie du dispositif photosensible de la figure 5. On a représenté trois lignes 11, 12, 13 et quatre colonnes cl, c2, c3, c4 comportant des.éléments - photosensibles constitués par une capacité C en série avec une photodiode d et reliant une ligne à une colonne, la cathode de la photodiode étant reliée à une colonne. L'invention s'applique quelles que soient les positions respectives de la capacité et de la photodiode et que l'anode ou la cathode de la photodiode soient reliées à une ligne ou à une colonne. On a représenté une partie du registre d'adressage des lignes 2 qui délivre des signaux de commande p et une partie d'un circuit de lecture 50 selon l'invention. Chaque connexion de colonne 3 est reliée à un circuit 5, tèl que celui représenté sur les figures 3 et 4. Sur la figure 6, les circuits 5 sont représentés vus de dessus et comportent trois capacités de stockage Cl,C2, C3 et quatre transistors MOS T1 à T4. Les transistors MOS T4 conduisent les charges sur un registre de lecture 4. Chaque diode d4 débouche à la fois sur une grille G4 et sur une autre grille %R suivie par un drain D qui reçoit une tension de polarisation VD et qui est utilisé pour l'évacuation des charges parasites comme cela sera expliqué par la suite. On a aussi représenté sur la figure 6 une partie d'un registre de lecture 4, commandé par deux signaux d'horloge (1, 02 et comportant quatre étages 8 pour chaque connexion de colonnes 3 reliée au circuit de lecture 50. On va maintenant expliquer le fonctionnement du dispositif de la figure 6 en décrivant les figures 7a à g et ga à m. Il faut savoir que le procédé de lecture qui est utilisé pour lire le dispositif de la figure 6 a été partiellement décrit dans la demande de brevet n 86.00656 déjà citée. Une phase de ce procédé de lecture consiste à superposer au signal utile un fond de charge pour polariser chaque photodiode au- delà de sa tension de coude de manière certaine lors de l'impulsion de commande de lecture, même en l'absence de signal utile. Pour réaliser une telle superposition. On peut alterner, comme cela apparaît sur la figure 8, une étape d'initialisation avec éclairement de tout le panneau, et lecture "à blanc" du panneau ligne après ligne, puis une étape d'inscription, au cours de laquelle le signal à détecter est appliqué à tout le panneau, et enfin une étape de lecture effective du panneau, ligne après ligne. Les signaux d'adressage 0p fournissent la charge de pola- risation grâce à leurs amplitudes différentes égales à Vpl pour la lecture "à blanc" et à a Vp2 pour la lecture effective. La figure 7a est une vue en coupe transversale à travers le circuit 5 et le registre de lecture 4 de la figure 6. On s'intéresse plus particulièrement au fonctionnement de l'élément photosensible relié à la ligne 12 et à la colonne c2. Sur la figure 7a, on a représenté la structure physique de la photodiode d qui peut être, par exemple, comme cela est représenté une photodiode du type PIN dont la zone N est reliée à la colonne c2 et dont la zone P est reliée en un point M à la capacité C. Les figures 7b à 7g montrent l'évolution au cours du temps du potentiel dans le substrat semiconducteur, tel que du silicium, dans lequel est réalisé le circuit 5. Les figures 8a à 8 m montrent le diagramme temporel des signaux de commande utilisés. Sur les figures 8a à m, on a représenté successivement le flash de remise à niveau du dispositif, appelé flash RAN, le signal Op appliqué à la ligne 12 par le registre 2, le signal X détecté par le dispositif photosensible par l'intermédiaire d'un scintillateur, les signaux (i1 à E4' le signal 0R' les signaux OCl' 0C2' C3' puis les signaux 1 et 2 commandant le registre de lecture 4. Une première étape du fonctionnement du dispositif est appelée l'étape d'initialisation. A l'instant to, le signal Op que reçoit la ligne 12 est à O Volt, à I'état bas. Du fait des lectures précédentes, les photodiodes de la matrice sont polarisées en inverse, comme cela est illustré sur la figure 7b pour la photodiode de l'élément photosensible reliant la ligne 12 à la colonne c2. Le potentiel de la capacité CO a été fixé précédemment par VSEI et la charge de polarisation Qo a été ramenée de C1 sur CO. Les phases E 1 à 4 et ( sont au niveau bas, et les phases XC', QC2 et 5C3 sont au niveau haut. A l'instant tl, tout le panneau photosensible reçoit un flash de remise à niveau ou flash RAN qui est représenté sur la figure 8a. Ce flash a pour but de décharger les photodiodes qui se trouvent trop polarisées en inverse. Le flash de remise à niveau introduit une quantité de charge QRAN qui fait varier les potentiels dans la zone P de chaque photo- diode d et sur la capacité CO de la colonne conductrice 3 reliée à chaque photodiode. Sur la figure 7b, on voit que le point M reçoit une quantité de charge + QRAN et son potentiel augmente de la valeur suivante %VM = QRAN 1 l+CD/CO+CRD/C o CD est la capacité existant entre la zone P et la zone N de chaque photodiode. Cette capacité CD est représentée en trait discontinu sur la figure 7a. La capacité CO de la colonne conductrice 3, reçoit une ' quantité de charge, QRAN, provenant de toutes les photodiodes reliées à cette même colonne conductrice 3. La variation de potentiel sur la capacité CO, A VCO, se fait en sens inverse de la variation de potentiel au point M,tVM. A l'instant t', les signaux E E21 E3 et % passent au niveau haut ce qui permet l'évacuation de la quantité de charge QRAN vers le drain D comme cela est illustré sur la figure 7b à droite. Lorsque le flash de remise à niveau est terminé, on fait revenir les quantités de charge d'entraînement QO' QI' Q2 et Q3 vers leur capacité d'origine CO, C1, C2. En effet, le transfert de la quantité de charge QRAN vers le drain se fait en utilisant ces quantités de charges d'entraînement. L'étape d'iniatialisation se poursuit par une lecture à blanc ligne après ligne de la matrice photosensible. Cette lecture s'effectue par le passage du signal (3p au niveau haut, successivement pour chaque ligne de la matrice. A l'instant t2, la ligne 12 reçoit un signal (p au niveau haut. Les photodiodes de cette ligne 12 sont polarisées en direct. On n'a représenté sur les figures a à m que la lecture "à blanc" de la ligne 12. Entre les instants t2 et t3, la ligne 12 reçoit une impulsion de tension d'amplitude Vpl. On voit sur la figure 7c qu'une quantité de charge QOD est transférée de la capacité CO vers le point M pendant l'intervalle de temps Ti = t3 - t2. La tension aux bornes des photodiodes de la ligne 12 devient égale à la tension coude des photodiodes Vc. A l'instant t4, commence le transfert vers le registre de lecture de quantités de charge correspondant à la lecture des éléments photosensibles de la ligne 12. On lit ainsi un signal correspondant au signal d'obscurité de chaque photodiode de la ligne 12. Le transfert de ces quantités de charge se fait en leur super- posant sucessivement les charges d'entraînement QO, QI' Q2, Q3. Sur les figures 8a à m, on a indiqué le début du transfert de ces charges vers le registre de lecture par le passage du signal (3E1 au niveau haut à l'instant t4 pendant un temps T1. Le signal (El revient au niveau bas et le signal (3E2 passe alors au niveau haut pendant un temps T2, puis le signal (E3 pendant un temps T3 et le signal ( E4 pendant un temps T4. Une fois les charges entrées dans le registre de lecture, les signaux d'horloge (1 et 2 du registre passent alternativement au niveau haut pour assurer le transfert des charges vers la sortie du registre. Les charges d'entraînement QO, QI' Q2' sont ensuite renvoyées vers leur capacité d'origine par le passage au niveau bas de (C3 puis de %_2 puis de OC1 et le passage au niveau haut de (E3' E2' El' La charge d'entraînement Q3 est renvoyée du registre vers la capacité C3, au début de l'intervalle de temps T4, alors que (E4 est au niveau haut et que (31 est encore au niveau bas. Une fois la lecture '"à blanc" de la ligne 12 terminée, on effectue la lecture "à blanc" de la ligne 13, et ainsi de suite on lit "à blanc" toutes les lignes du panneau. On peut mettre en mémoire le signal de sortie du registre de lecture correspondant au signal d'osbscurité des photodiodes de chaque ligne du panneau pour faire une correction ultérieure lors de l'étape de lecture. Lorsque chaque ligne du panneau a été lue "à blanc", le signal 0p revient à zéro pour toutes les lignes du panneau. Toutes les photodiodes du panneau se trouvent à nouveau polarisées en inverse mais avec une valeur plus faible qu'à l'instant to car le signal (p, lors de l'étape d'initialisation, a une amplitude Vpl plus faible que son amplitude Vp2 lors de l'étape de lecture. Pour la ligne 12, c'est à partie de l'instant t3 que (p revient à zéro ce qui est illustré sur la figure 7d. A l'instant t5, commence l'étape d'inscription du panneau. Le signal à détecter, qui est en l'occurence un rayonnement x, est envoyé simultanément sur tout le panneau par l'intermédiaire d'un scintillateur. La variation de potentiel au point M est sensiblement égale à * QSj/C et la variation de potentiel sur la capacité CO est sensi- blement égale à-Qsi/Co, par analogie avec ce qui s'est passé au temps t1 lorsqu'a été appliquée l'impulsion de remise à niveau. Cette évolution de potentiel est décrit sur la figure 7d. Le signal X est appliqué entre les instants t5 et t6. Entre ces instants, les signaux OEl' (E2' (l3 et i sont au niveau haut. Ainsi, les charges s'écoulent directement de la capacité CO vers le drain d'évacuation des charges D. Les charges d'entraînement sont ramenées vers leur capacité d'origine à partie de l'instant t7 par le passage successif de C3' (C2' OC, au niveau bas et le passage successif de}E3' OE2' (El au niveau haut, ce qui est illustré sur la figure 7e en ce qui concerne le retour des charges Q1 et QO. L'étape d'inscription est alors terminée. L'étape suivante est la lecture, ligne après ligne, de tout le panneau. La lecture de chaque ligne du panneau peut comporter les trois séquences suivantes: - la lecture éventuelle des charges parasites constituées par les charges résiduelles provenant de la lecture de la ligne précédante; le transfert des charges-signal provenant de chaque élément photosensible sur une colonne conductrice; - puis, la lecture des charges-signal. Sur les figures 8a à m, on n'a représenté que la lecture de la ligne 12. - A partir de l'instant t8, la lecture des charges parasites Qp constituées par les charges résiduelles provenant de la lecture de la ligne précédente commence. Les signaux de commande El' %2' 3 et E4 passent successivement au niveau haut. Il y a transfert de la quantité de charge d'entraînement Q3 du registre vers la capacité C3, puis le signal 5! passe à son tour au niveau haut et il y a transfert dans le registre de Qp + Q3. Les signaux de commande du registre (31 et 52 passent une fois au niveau haut, comme cela est représenté sur les figures 8 I et m. On stocke alors dans les étages intermédiaires du registre les charges parasites. Les charges d'entraînement QO' QI, Q2 sont ramenées vers leur capacité d'origine et commence alors à l'instant t9 le transfert des chargessignal des éléments photosensibles de la ligne 12 sur les colonnes conductrices. A l'instant t9, la ligne 12 reçoit un signal 0p d'amplitude égale à4 Vp2. Les photodiodes de cette ligne sont polarisées en direct. Le schéma de la figure 7f montre que chaque photodiode pompe une quantité de charge égale à QOD+QS sur sa colonne conductrice pour se retrouver à sa tension de coude Vc au temps t10 lorsque le signal 3p revient à zéro. La charge de polarisation Qo0 se trouve ainsi diminuée de la valeur QOD+QS comme cela est représenté sur la figure 7g. Cette quantité de charge QOD+QS est ensuite soustraite de QI' puis de Q2 et Q3 lors de son transfert vers le registre de lecture. Les signaux d'horloge Q1 et Q2 du registre transfèrent l'information en sortie du registre. Les charges d'entraînement Qo' QI' Q2 sont ramenées vers leurs capacités d'origine. Parmi les variantes de l'invention, on peut citer la possibilité d'utiliser une matrice photosensible constituée de plusieurs modules, mis bout à bout. Cette possibilité a été décrite dans la demande de brevet français n* 86.06334, déposée le 30 avril 1986, au nom de Thomson-CSF, et non encore publiée. Chaque module comporte un réseau de détecteurs photosensibles ayant le même nombre de colonnes que la matrice mais ayant un nombre inférieur de lignes. On peut prévoir que chaque module comporte ses propres moyens d'adressage des lignes, situés sur un bord du substrat, c6té détecteurs et ses propres moyens de lecture, situés de l'autre côté du substrat par rapport aux détecteurs, un écran opaque au rayon- nement à détecter étant intercalé entre le substrat et ces moyens et ces moyens étant reliés aux connexions de colonnes provenant du côté opposé du substrat par des connexions suivant l'une des faces latérales du substrat. L'utilisation de modules 2 raboutés pour constituer la matrice photosensible permet une diminution de la valeur de la capacité des colonnes. Une variante de l'invention consiste à utiliser des ampli- ficateurs de contre-réaction situés dans l'exemple de la figure 6 entre les connexions de colonnes 3 et la grille G1. L'entrée des amplificateurs est reliée à une connexion de colonne et la sortie des amplificateurs est reliée à la grille G1. L'utilisation d'amplificateurs de contre-réaction a été décrite dans la demande de brevet français 2.57L 572 déposée le 9 octobre 1984 au nom de Thomson-CSF. REVENDICATION S 1. Circuit de lecture d'un dispositif photosensible à transfert de ligne, comportant une zone photosensible (1) constituée d'éléments photosensibles (P) disposés selon des lignes et des colonnes, les éléments photosensibles (P) d'une même colonne étant reliés à une colonne conductrice (3) qui aboutit au circuit de lecture, ce circuit de lecture comportant au moins un registre à décalage à transfert de charge (4), la capacité des colonnes conductrices (3) étant élevée par rapport à celle des éléments photosensibles (P) et du registre (4), caractérisé en ce que le circuit de lecture (50) comporte, pour chaque colonne conductrice (3), plusieurs capacités de stockage des charges (Ci, C2...C5) séparées par un transistor MOS (TI, T2...T5), fonctionnant en saturation et assurant le passage des charges-signal (QS) provenant de chaque colonne conductrice (3) d'une capacité à la suivante jusqu'au registre de lecture (4), les capacités de stockage (C1, C2...C5), ayant des valeurs décroissantes lorsqu'on se rapproche du registre de lecture (4), en ce que le circuit de lecture comporte aussi des moyens pour générer des quantités de charge de polarisation (Qop Q1,...Q5) accompagnant le transfert des charges- signal (QS) provenant d'une colonne conductrice (3) vers une capacité de stockage, puis leur transfert d'une capacité de stockage à la suivante jusqu'au registre, les quantités de charges de polari- sation ayant des valeurs décroissantes lorsqu'on se rapproche du registre de lecture (4) et en ce que le circuit de lecture comporte aussi des moyens assurant le retour des quantités de charges de polarisation d'une capacité de stockage ou du registre vers la capacité précédante. 2. Circuit de lecture selon la revendication 1, caractérisé en ce qu'il comporte un registre à décalage à transfert de charge (4), des capacités de stockage des charges (Cl, C2...C5) et des transistors MOS (T1, T2...T5) qui sont constituées par des dispositifs à transfert de charge à canal enterré. 3. Circuit de lecture selon la revendication 2, caractérisé en ce que chaque transistor MOS (T1, T2...T5) comporte une grille de transfert des charges (G1, G2...G6) constituée par une première grille pouvant recevoir une tension continue, suivie selon le sens de transfert des charges, par une seconde grille pouvant recevoir un signal de commande pulsé. 4. Circuit de lecture selon l'une des revendications 1 à 3, caractérisé en ce que le transistor MOS (T4) le plus proche de registre de lecture (4) comporte une grille (G4) conduisant les charges vers le registre de lecture (4) et une autre grille (OR) conduisant les charges vers un drain d'évacuation (D). 5. Dispositif photosensible à transfert de ligne, comportant une zone photosensible (I) constituée d'éléments photosensible (P) disposés selon des lignes et des colonnes, les éléments photosensibles (P) d'une même colonne étant reliés à une colonne conductrice (3) qui aboutit à un circuit de lecture, ce circuit de lecture comportant au moins un registre à décalage à transfert de charge (4), la capacité des colonnes conductrices (3) étant élevée par rapport à celle des éléments photosensibles (P) et du registre (4), caractérisé en ce qu'il comporte un circuit de lecture (50) selon l'une des reven- dications I à 4. 6. Dispositif selon la revendication 5, caractérisé en ce qu'il est constitué par plusieurs modules mis bout à bout. 7. Dispositif selon l'une des revendications 5 ou6, caractérisé en ce qu'il comporte des amplificateurs de contre réaction dont l'entrée est reliée à une connexion de colonne (3) et la sortie est reliée à une grille (G1) appartenant au premier transistor MOS (T1) du circuit delecture (50). 8. Dispositif selon l'une des revendications 5 à 7, caractérisé en ce que chaque élément photosensible (P), est constitué par une photodiode (d) en série avec une capacité (c). 9. Dispositif selon la revendication 8, caractérisé en ce que chaque photodiode (d) est du type PIN. 10. Procédé de lecture d'un dispositif photosensible à transfert de ligne selon l'une des revendications 8 ou 9, caractérisé en ce qu'il comporte les étapes suivantes: a) - une étape d'initialisation, au cours de laquelle toute la zone photosensible (1) reçoit un flash lumineux intense (flash RAN, t1) déchargeant les photodiodes qui sont trop polarisées en inverse, ce qui s'accompagne de l'évacuation de charges vers le drain, ensuite on effectue une lecture ligne après ligne de la zone photosensible (1) en faisant successivement passer en direct les photodiodes de chaque ligne de la zone photosensible (ligne 12, 4 Vpl, t2, t3) en utilisant des impulsions de tension d'amplitude4 Vpl; b) - une étape d'inscription, au cours de laquelle le signal à détecter (signal X) est envoyé sur toute la zone photosensible (1, t5, t6), ce qui s'accompagne de l'évacuation de charges vers le drain; c) - une étape de lecture de la zone photosensible ligne après ligne, avec pour chaque ligne: - transfert des charges-signal (QS) provenant des éléments photosensibles sur les colonnes conductrices (3) par le passage en direct des photodiodes en utilisant une impulsion de tension d'amplitude V2 supérieure à l'amplitude t Vp des impulsions utilisées lors de l'étape a (ligne 12,Vp2, tg9, tlo); - puis, lecture des charges-signal avec transfert des charges- signal dans le registre, tous les transferts de charges vers le registre ou vers le drain étant accompagnés par des charges d'entraînement (QO' QI' Q2...) qui sont ensuite ramenées sur leur capacité d'origine. 11. Procédé selon la revendication 10, caractérisé en ce que lors de l'étape a, on transfère vers le registre de lecture (4, t4) les quantités de charge correspondant à la lecture des éléments photo- sensibles de cette ligne et en ce que ces informations correspondant au signal d'obscurité des photodiodes de chaque ligne de la zone photosensible (1) sont mises en mémoire pour faire une correction ultérieurlors de l'étape c. 12. Procédé selon l'une des revendications 10 ou 11, carac- térisé en ce que lors de l'étape c, la lecture de chaque ligne commence par la lecture des charges parasites (t8, Qp) constituées par les charges résiduelles provenant de la lecture de la ligne précédante et par le transfert de ces charges dans le registre de lecture (4).