FR 2598872 A1 19871120 FR 8706979 A 19870519 - 1 -Système de démodulation de signal numérique. La présente invention porte sur un système de démodulation de signal numérique et, en particulier, sur un tel système dont le fonctionnement reste libre de distorsion de forme d'onde et/ou d'interférence de polarisation croisée par évanouissement (fading). Dans la figure 1, on a illustré un système de démodulation de signal numérique connu ayant un annuleur d'interférence de polarisation croisée. Dans cette figure, un signal principal reçu en A modifié par interférence et un signal d'interférence reçu en B sont démodulés 10 par des démodulateurs D (A) et D (B), respectivement, le signal démodulé est appliqué à un convertisseur analogique-numérique C (A) ou C (B), selon la branche considérée, qui convertit un signal d'entrée analogique sous forme numérique par échantillonnage du signal d'entrée en utilisant un signal d'horloge régénéré dans 15 la branche considérée. Un filtre transversal F sert à annuler la composante d'interférence dans le signal principal. La sortie du convertisseur analogique-numérique C(B) dans la branche d'interférence est appliquée au filtre transversal dont la sortie est reliée à un circuit de combinaison CC tel qu'un soustracteur recevant également 20 la sortie du circuit analogique-numérique C(A) dans la branche principale. Ainsi, la composante d'interférence dans la branche principale est annulée dans le circuit de combinaison dont la sortie est reliée à une borne de sortie S. Les coefficients de prise du filtre transversal sont ajustés par un circuit de commande, ZF, en utilisant une méthode de zéro forcé, pour délivrer les coefficients à partir du bit de décision donnant une polarité de signal et un signal d'erreur, en multipliant la polarité du signal de décision et celle du signal d'erreur et en intégrant le produit résultant. La réalisation selon la figure 1 présente cependant les inconvénients 30 suivants: a) quand le niveau du signal analogique d'entrée est supérieur au niveau maximal possible du convertisseur analogique-numérique, le convertisseur analogique-numérique se sature. Ce cas se présente lorsqu'un signal d'entrée a été déformé par distorsion de forme 35 - 7 2 d'onde et/ou interférence. La saturation du convertisseur analogiquenumérique produira une distorsion non linéaire et dégradera la capacité de compensation du filtre transversal; b) quand les signaux de la branche du signal de seconde polarisation et de la branche du signal de première polarisation ne sont pas synchrones, le fonctionnement dans le filtre transversal et le circuit de combinaison n'est pas synchrone et, dans ces conditions, l'annulation de la composante d'interférence est impossible; c) la méthode connue de zéro forcé ZF pour obtenir un coefficient du filtre transversal n'est pas satisfaisante lorsque l'interférence inter-symbole est importante, et de plus l'étendue de la plage pour la convergence devient faible lorsque le filtre est hors de commande possible, et conduit à une détérioration des caractéristiques de démodulation du système lui-même. La présente invention a donc pour but d'éviter les inconvénients et les limites du système de démodulation de signal numérique selon l'art connu pour obtenir un système de démodulation de signal numérique nouveau et amélioré. Elle a également pour but d'obtenir un système de démodulation 20 de signal numérique qui fonctionne correctement même si un signal d'entrée présente une très grande distorsion et/ou est modifié par interférence importante. La présente invention a aussi pour autre but d'obtenir un système de démodulation de signal numérique qui fonctionne correctement 25 même si deux signaux de polarisation sont asynchrones. La présente invention a en outre pour but d'obtenir un système de démodulation de signal numérique qui fonctionne correctement même si l'interférence inter-symbole est importante et/ou le fonctionnement du filtre transversal est hors de commande. La présente invention a donc pour objet un système de démodulation de signal numérique qui annule un signal d'interférence, dans lequel une fréquence radio commune est utilisée pour les deux signaux d'onde de polarisation verticale et d'onde de polarisation horizontale comportant,: - un premier démodulateur pour démoduler un premier des signaux - 3 de polarisation, - un deuxième démodulateur pour démoduler le deuxième des signaux de polarisation, - un premier convertisseur analogique-numérique couplé à la sortie du premier démodulateur, recevant un signal d'horloge régénéré par le premier démodulateur, - un deuxième convertisseur analogique-numérique couplé à la sortie du deuxième démodulateur, - un filtre transversal couplé à la sortie du deuxième convertisseur 10 analogique-numérique pour délivrer un signal de compensation à partir de la sortie du deuxième convertisseur analogique-numérique, - un circuit de combinaison couplé à la sortie dudit premier convertisseur analogiquenumérique et à la sortie du filtre transversal, - un circuit de commande couplé au circuit de combinaison et à la sortie dudit deuxième convertisseur analogique-numérique, pour ajuster les coefficients de prises du filtre transversal, et - une borne de sortie couplée à la sortie dudit circuit de combinaison, ledit système étant caractérisé en ce que ledit deuxième convertisseur analogique-numérique reçoit ledit signal d'horloge régénéré par 20 ledit premier démodulateur. Selon une autre caractéristique, le système comporte, en outre, un atténuateur, relié à l'entrée de chacun desdits premier convertisseur analogique-numérique et deuxième convertisseur analogiquenumérique, un circuit de modification couplé à la sortie dudit 25 circuit combinatoire et dudit deuxième circuit combinatoire, et en ce que une table de mémoire morte constitue ledit circuit de modification. En outre, de manière préférentielle, ledit circuit de commande met en oeuvre de manière sélective une méthode de zéro forcé ou 30 une méthode de niveau maximal d'erreur, et le temps d'intégration du produit d'un signal de décision et d'un signal d'erreur est adaptatif, selon l'interférence inter-symbole. Les caractéristiques et avantages de la présente invention ressortiront de-la description donnée ci-après des réalisations 35 données dans les dessins ci-annexés. Dans ces dessins: -4 - la figure 1 est un schéma bloc d'un démodulateur numérique avec un égaliseur, selon l'art connu; - la figure 2 est un schéma bloc d'un démodulateur numérique selon la présente invention; - la figure 3 est un schéma bloc, selon une variante, du démodulateur numérique selon la présente invention - la figure 4 est un schéma bloc montrant une variante en regard des figures 2 et 3; - les figures 5A, 5B et 6 illustrent le fonctionnement du 10 démodulateur résultant de la figure 4; - la figure 7 est un schéma bloc d'un circuit de commande de filtre transversal, pouvant être utilisé dans la figure 2, 3 ou 4; - la figure 8 est un schéma bloc montrant un circuit de commande 15 des coefficients de prises du filtre transversal de la figure 7 - la figure 9 est un schéma bloc d'un détecteur d'état asynchrone rentrant dans la figure 8; - la figure 10 est un schéma bloc d'un compteur ascendantdescendant rentrant dans la figure 9; - la figure 11 montre des courbes illustrant les avantages du système selon l'invention. La figure 2 montre sous forme de schéma-bloc le système de démodulation de signal numérique pour une transmission à double polarisation sur deux branches A, B. Dans cette figure, la référence 12 25 désigne un oscillateur local pour un signal de polarisation principale de la branche A, 13 un oscillateur local pour un signal de polarisation croisée, 10 un mélangeur sur la branche A, 11 un mélangeur sur la branche B; 4 est un démodulateur pour le signal de polarisation principale, 5 est un démodulateur pour le signal de polarisation croisée; 30 14 est un convertisseur analogique-numérique qui convertit le signal de polarisation principale d'entrée sous forme numérique avec suffisament de pas de quantification en utilisant le signal d'horloge de référence H4 régénéré par le démodulateur 4 dans la-branche de polarisation principale. La référence 15 est un convertisseur analogique-numérique 35 qui convertit le signal de polarisation croisée d'entrée sous forme -5 numérique avec suffisament de pas de quantification en utilisant le signal d'horloge de référence H5 régénéré par le démodulateur 5 dans la branche de prolarisation croisée. La référence 15C désigne un convertisseur analogique-numérique pour convertir le signal 5 de polarisation croisée sous forme numérique avec suffisamment de pas de quantification en utilisant le signal d'horloge de référence H4 régénéré par le démodulateur 4 dans la branche de polarisation principale. La référence 16 désigne un annuleur d'interférence de polarisation croisée, qui comporte un circuit de combinaison, 10 ou soustracteur, 17, un filtre transversal 18 et un circuit de commande 19 pour ajuster les coefficients de prises du filtre transversal 18. La caractéristique importante du système selon la figure 2 réside en ce que le convertisseur analogique-numérique 15C dans la branche de polarisation croisée reçoit le signal d'horloge de référence H4 dans la branche de polarisation principale. Dans cette configuration, le signal d'erreur E appliqué au circuit decommande 19 à partir de la branche de polarisation principale est synchronisé avec le signal de décision D appliqué au circuit de commande 19 par la branche de polarisation croisée, même si le signal de polarisation 20 croisée n'est pas synchrone avec le signal de polarisation principale. Bien entendu, les deux entrées du soustracteur 17 sont synchronisées l'une avec l'autre. On remarque que la configuration selon la figure 2 peut annuler la composante d'interférence même si la branche de polarisation 25 principle est asynchrone avec la branche de polarisation croisée. La configuration selon la figure 1 ne peut pas fonctionner correctement quand les deux signaux dans les deux branches sont asynchrones. La figure 3 montre une variante de réalisation, selon la présente invention, dans laquelle les interférences dans les deux 30 branches de polarisation principale et de polarisation croisée sont annulées. La sortie du démodulateur 4 dans la branche de polarisation principale est couplée au convertisseur analogique-numérique 14 pour le signal de polarisation principale et à un convertisseur analogique-numérique 141 pour la compensation de l'interférence de la branche de polarisation principale à la branche de polarisation -6 croisée. Le convertisseur analogique-numérique 14 fonctionne avec le signal d'horloge de référence H4 de la branche de polarisation principale, et le convertisseur analogique-numérique 14 avec le signal d'horloge de référence H5 de la branche de polarisation croisée. De manière similaire, la sortie du démodulateur 5 dans la branche de polarisation croisée est appliquée au convertisseur analogique-numérique 15 pour le signal de polarisation croisée et au convertisseur analogique numérique 15C pour la compensation de l'interférence de la branche de polarisation croisée à la branche 10 de polarisation principale. Le convertisseur 15 fonctionne avec le signal d'horloge de référence H5 pour la branche de polarisation croisée et le convertisseur 15C avec le signal d'horloge de référence H4 pour la branche de polarisation principale. La référence 16I désigne l'annuleur d'interférence de polarisation 15 croisée pour la branche de polarisation principale. Le circuit de commande l91 de ce circuit annuleur reçoit le signal d'erreur EI de la branche de polarisation principale et le signal de décision D de la branche de polarisation croisée pour fournir la corrélation de ces deux signaux pour commander le filtre transversal 181 qui 20 reçoit la sortie du convertisseur analogique-numérique 15C. Ainsi, l'interférence du signal de polarisation croisée dans le signal de polarisation principale est annulée. De manière similaire, 16C est un annuleur d'interférence de polarisation croisée pour le sigpal de polarisation croisée, qui annule l'interférence du signal 25 de polarisation principale sur le signal de polarisation croisée. Cet annuleur 16C comporte un circuit de commande 19C recevant le signal d'erreur EC de la branche de polarisation croisée et le signal de décision DC de la branche de polarisation principale pour commander un filtre transversal 18C recevant la sortie du 30 covertisseur analogiquenumérique 141. I' La sortie du soustracteur 17I de la branche de polarisation principale est couplée.à une borne de sortie S1, ce soustracteur est relié au convertisseur analogique-numérique 14 et au filtre 18I sur la branche de polarisation croisée un soustracteur 17C est relié au convertisseur analogique-numérique 15 et au filtre transversal 18C - 7 et a sa sortie couplée à une borne de sortie S2 de cette branche. Dans les configurations selon les figures 2 et 3, on note que l'interférence de polarisation croisée est annulée en utilisant un circuit numérique dans la bande de base, même si le signal de polarisation principale est asynchrone avec le signal de polarisation croisée. De plus la présente invention a l'anvantage de pouvoir utiliser un oscillateur local indépendant pour chacune des branches, alors qu'un oscillateur local commun devait être utilisé pour les deux branches, dans le système selon l'art antérieur. En outre, 10 la présente invention a l'avantage de ne nécessiter aucun circuit de quadrature, ce qui était indispensable dans un annuleur d'interférence antérieur fonctionnant dans la bande intermédiaire. La figure 4 montre un perfectionnment apporté à un convertisseur des figures 2 et 3, son fonctionnement est illustré par les figures 5A, 15 5B et 6. La figure 4 illustre un tel convertisseur perfectionné. Elle montre également un filtre transversal et sa commande pour simplifier les explications. La figure 4 montre que le filtre transversal est utilisé comme un égaliseur pour l'une des branches concernée. 20 Dans la figure 4, la référence 101 est une borne d'entrée, qui correspond à la sortie du mélangeur 10 ou 13 des figures 2 et 3. La référence 103 est un démodulateur qui est le même que le démodulateur 4 ou 5 des figures 2 et 3. La référence 104 est un atténuateur, 105 est un convertisseur analogique-numérique, 25 qui est le même que le convertisseur analogiquenumérique 14, 14I, 15 ou 15C des figures 2 et 3. La référence 106 désigne un filtre transversal qui est le même que le filtre 18, 18I ou 18C des figures 2 et 3. La référence 107 désigne un circuit de modification. La référence 108 désigne un circuit de commande qui est le même que celui 19, 19I ou 19C des figures 2 et 3. La référence 102 désigne globalement l'ensemble formé par le démodulateur 103, l'atténuateur 104 et le convertisseur analogique-numérique 105. La particularité de cette figure 4 réside dans la présence de l'atténuateur 104 à l'entrée du convertisseur analogique-numérique 35 105, et du circuit de modification 107 couplé à la sortie du filtre transversal 106. En outre, le convertisseur analogique-numérique 105 a un nombre de bits de sortie supérieur au nombre de bits de décision nécessaires. L'avantage de cette configuration selon la figure 4 réside en ce que le convertisseur analogique fonctionne correctement même si le niveau du signal d'entrée excède le niveau maximal permis du convertisseur. Le niveau du signal d'entrée excèdera celui maximal permis en cas d'évanouissement et/ou distorsion. Le fonctionnement du circuit de la figure 4 est décrit en regard des figures 5A et 5B, dans le cas o l'atténuateur 104 atténue le niveau du signal de moitié (rapport d'atténuation ). En supposant que le niveau de référence est le milieu noté a, dans la plage des niveaux du signal d'entrée, les sorties du démodulateur 103, montrées par les cercles en pointillés, sont atténuées dans le rapport i ainsi que montré par les cercles noircis. Ainsi par exemple, le signal de niveau hi est comprimé en signal de niveau h2 (h2 = hl). Le niveau h2 est couverti sous forme numérique par le convertisseur analogique-numérique qui délivre les 5 sorties de décision notées pl à p5 dans la figure 5, parmi 20 lesquelles 3 sorties de décision sont prises. L'effet de l'atténuateur est aisé à comprendre lorsque le niveau du signal d'entré excède la plage d'amplitude maximale analogique permise notée M. Ainsi lorsqu'un signal u, de niveau tl, qui est supérieur au niveau maximal permis, est délivré par le démodulateur, 25 la sortie numérique serait (1, 1, 1, 1,). De manière semblable, lorsqu'un signal v, de niveau t'2 légèrement inférieur au niveau maximal permis, est délivré, la sortie numérique serait (1, 1, 1, 1). Aussi,,bien que le niveau du signal v différe du niveau du signal u, leur sortie numérique reste identique. -30 Avec l'atténuateur 104, le niveau tl du signal u devient t2 et celui t'l du signal v devient t'2. Les sorties numériques de ces signaux sont alors (1,1,0,0) et (1,0,1,1), respectivement. En conséquence les deux signaux u et v sont nettement différenciés. Les sorties numériques comprimées sont corrigées par le circuit 35 de modification 107, ainsi que décrit ci-après. -9 La figure 5B illustre la compression considérée ci-avant, l'axe horizontal montre le niveau du signal analogique d'entrée e et l'axe vertical la sortie numérique p. En l'absence d'atténuateur, si le niveau maximal du signal d'entré est de 1, il lui correspond la sortie numérique (1, 1...1), ainsi qu'il apparait à partir de la courbe C correspondante. D'autre part, en présence de l'atténuateur dont le rapport de compression est r = , la courbe C' montre que le niveau maximal permis devient 2, qui est 2 fois celui considéré dans le cas précédent. Dans ces conditions du fait de la présence de l'atténuateur, le convertisseur analogiquenumérique n'est pas saturé même en cas d'évanouissement et/ou de distorsion. Le circuit de modification 107 corrige les sorties numériques comprimées. Ce circuit de modification 107 est constitué par une 15 table de mémoire ROM. La figure 5A illustre le cas o le circuit analogique numérique a 5 bits de sortie, parmi lesquels 4 sont utilisés comme il a été indiqué ciavant. Ainsi le signal v est en premier lieu converti en (1, O, 1, 1). Ce signal numérique (1, 0, 1, 1) est modifié en (1, 1, 1) dans le circuit de modification. Ce signal final (1, 1, 1) sur les 3 sorties pl', p2', p3' du circuit de modification est le même que le signal de décision issu du signal v lorsque l'atténuateur n'est pas présent. La figure 5A (b) montre le résultat donné par la table ROM du circuit de modification. La relation entre le niveau d'entrée 25 et le niveau de sortie du circuit de modification est indiquée dans la table 1, en regard de la figure 5A (a) et (b). - 10 - TABLE 1 pl, p2, p3, p4 pl', p2', p3' 1,1,1,1 1, 1, 1 1, 1, 1, 0 1, 1, 1 1,1,0,1 1, 1, 1 1, 1, 0, 0 1, 1, 1 1, 0, 1, 1 1, 1, i 1, 0, 1, 0 1, 1, 0 1,0,0,1 1, 0 , 1 1,0,0,0 1, 0, O 0,1,1,1 0,1,1,0 0, 1, 1 O, 1, 0 0,1,0,1 O, O, 1 0,1,0,0 O, O, O 0,0,1,1 O, O, O 0,0,1,0 O, O, O 0,0,0,1 O, O, O 0,0,0,0 O, O, 0 On note que si le signal d'entrée de filtre transversal est saturé à (1, 1, 1) ou (0, O, 0), la capacité d'égalisation du filtre 25 est considérablement détériorée. La présente invention permet avantageusement de mettre en oeuvre effectivement un filtre transversal en cas d'évanouissement et/ou distorsion. - 1i Les conditions des figures 5A et 5B, dans lesquelles le rapport de compression est , n'ont été données qu'à titre d'exemple. En pratique, le rapport de compression de est trop important, et ce rapport de compression grand diminuerait le pas de quantification et le gain d'un convertisseur analogique-numérique. En conséquence, un rapport de compression préféré serait supérieur à 3/4. La figure 6 montre le cas o le rapport de compression est de 3/4, la partie 6 (a) montre la relation entre le niveau d'entrée, dont quatre niveaux ont été indiqués par les cercles noircis, et 10 le signal de sortie du convertisseur sur 5 sorties pl à p5, la partie 6(b) montre l'effet de la table de mémoire ROM du circuit de modification à 5 sorties pIl' à p5'. Deux de ces sorties donnent le signal de sortie de décision et les autres le signal d'erreur pour le fonctionnement du filtre transversal. Une commande de filtre transversal, correspondant au circuit 19 dans la figure 1, 19I et 19C dans la figure 3 et 105 dans la figure 4, est décrite ci-après. Conventionnellement, la méthode de zéro forcé ZF est utilisée dans la commande de filtre transversal. Cette méthode ZF a été décrite dans l'article "Automatic Equalization for Digital Communication" de RW. LUCKY, Bell System Technical Journal 44, n 4, pages 547588, 1965. Dans la méthode ZF, un coefficient de prise est obtenu par les étapes consistant à obtenir le signe d'un signal de décision et d'un signal d'erreur qui indique le signe de l'interférence 25 - 12 inter-symbole dans un circuit de décision, à établir le produit dudit signal de décision et dudit signal d'erreur après passage de ces signaux dans un circuit de retard, et à intégrer ledit produit. Cependant, lorsque la méthode ZF est utilisée dans le présent démodulateur de signal numérique, elle a pour inconvénient de conduire à une vitesse de convergence trop lente quand l'interférence intersymbole est importante et la plage devient faible quand le système devient asynchrone. Ces inconvénients proviennent principalement 10 d'erreur d'un signal d'erreur. La méthode de maximum de niveau d'erreur, méthode MLE, a été proposée pour palier les inconvénients de la méthode ZF. Cette méthode MLE a été décrite dans l'article "Automatic Equalizer in 1.544 Mb/s PCM-FDM System" de H.Yamamoto and T.Endo dans la revue ECL (Electrical 15 Communiccation Laboratory), vol 23, n 6, 1974. Dans la méthode MLE, l'information d'erreur n'est utilisée que lorsque le signal d'erreur est au niveau maximal,et l'information d'erreur précédente mémorisée dans l'intervalle de temps précédent est retenue sauf en cas de niveau d'erreur maximal. La méthode MLE connue a cependant pour 20 inconvénient le fait que la réponse de la commande ne se trouve pas améliorée. Le circuit de contrôle de filtre transversal utilisé dans la présente invention doit satisfaire au fait que l'étendue soit importante, les caractéristiques de réponse soient excellentes 25 et que le circuit soit réalisé par des éléments numériques. La commande perfectionnée de filtre transversal est décrite en regard des figures 7 à 12. Les particularités importantes de la commande perfectionnée de filtre transversal résident en ce que: a/ lorsqu'une erreur est grande, la méthode MLE est utilisée alors que lorsqu'une erreur est petite la méthode ZF est utilisée, et b/ la constante d'intégration pour obtenir le produit d'un signal de décision et d'un signal d'erreur est ajustable en fonction de la valeur de l'interférence inter-symbole. 35 - 13 La figure 7 illustre, sous forme de schéma-bloc, le circuit de commande de filtre transversal selon la présente invention. Dans cette figure, la référence 24 désigne une borne d'entrée d'un signal démodulé, 25 est une borne d'entrée de signal d'horloge, 26 est un convertisseur analogique-numérique à 5 bits de sortie, pl à p5, 27 à 32 sont des circuits de retard, 33 et 34 sont des circuits de contrôle pour fournir les coefficients de prises pour les prises notées C-3 et C3. Des circuits de commande pour les prises C-2 à C2 ne sont pas représentés. Chacun des circuits de contrôle 33 10 et 34 reçoit les signaux des sorties pl à p5. La figure 8 montre le schéma bloc d'un circuit de contr6ôle pour une seule prise, tel que le circuit 33 ou 34. Dans cette figure 8, la référence 35 est une porte logique ou-exclusif, pour fournir le produit du signal de décision de la sortie pl et du signal d'erreur de la sortie p3; 36 est un détecteur de niveau maximal d'erreur il reçoit le signal des sorties p3 à p5 sur une porte ET 41 et une porte NI 42 qui sont toutes deux reliées à une autre porte NI 43 pour fournir un signal de sortie quand le d'erreur est de niveau maximal (000 ou 111). La référence 37 20 est un détecteur d'état asynchrone qui teste les signaux d'erreur des sorties p3, p4, et p5 et fournit un signal de sortie "1" dans la condition de synchronisme et un signal de sortie "o" dans la condition d'asynchronisme. La référence 38 désigne un signal de maintien qui reçoit la sortie de la porte OU-exclusif 35 (multiplieur) 25 et fonctionne pour: c/ transmettre le produit délivré par la porte OU exclussif 35 à un compteur ascendant-descendant 40, 2) mémoriser le produit, ou 3) arrêter le signal d'horloge de fonctionnement du compteur ascendant30 descendant 40, selon la sortie d'un circuit logique OU 44 qui reçoit la sortie du détecteur d'état asynchrone 37 et la sortie du détecteur de niveau maximal d'erreur 36 et qui est relié à une porte ET 45. = 14 La référence 39 est un circuit de commande de sélection de décalage de bits qui reçoit les signaux de décision des sorties pl et p2 et les signaux d'erreur des sorties p3, p4 et p5 du convertisseur analogiquenumérique 26 et ajuste la constante d'intégration d'un intégrateur 40 (compteur ascendant-descendant 40) de manière que lorsque que l'erreur est importante, la constante d'intégration soit petite et quand l'erreur est faible la constante d'intégration soit grande. Le réglage de cette constante d'intégration est réalisée en sélectant une position de bit d'entrée dudit compteur ascendant-descendant 40. Cette référence 40 qui 10 désigne le compteur ascendant-descendant fonctionne comme un intégrateur dans un circuit digital, le nombre de positions de bits du compteur ascendant-descendant 40 est ajusté par le circuit de commande de sélection de décalage de bits 39. Lorsque le circuit de commande de prise selon la figure 8 est 15 utilisé dans la figure 2 ou la figure 3, les bits de décision des sorties pl, p2 du convertisseur analogique-numérique 26 sont fournis par la branche de polarisation croisée et les bits d'erreur des sorties p3, p4, p5 et les bits de décision des sorties pl et p2, soit l'ensemble des bits de sortie du convertisseur analogique-numérique, par la branche de 20 polarisation principale. Aussi, bien qu'un seul convertisseur soit montré dans la figure 8 pour des raisons de simplicité de la figure, la commande ci-dessus est celle résultante. La figure 9 montre le schéma bloc d'un détecteur 37 d'état asynchrone qui reçoit les signaux de la sortie p3 qui donne le signe de 25 l'interférence inter-symbole et les signaux des sorties pd et p5 qui donnent la valeur absolue de l'interférence inter-symbole (signal d'erreur). Un circuit logique, comportant une porte Ni 46 et une porte ET 47 recevant toutes deux les signaux des trois sorties p3, p4 et p5 et une porte OU 48 couplée aux sorties des deux portes précédentes, détermine une interférence inter-symbole. Lorsque la sortie de la porte OU 48 est "1", on traduit quel'interférence inter-symbole est importante et, quand la sortie de la porte OU 48 est "0", on traduit que l'interférence inter- symbole est faible. La sortie de cette porte OU 48 est reliée à un compteur à bascules bistables 49 à 52 qui compte le 35 nombre d'états de sortie du circuit OU 48. Dans une réalisation, lorsqu'il y a plus de deux intervalles de temps avec l'état 'l'- sur la - 15 sortie du circuit OU 48, parmi 16, soit 2, intervalles de temps, on traduit que l'état d'asynchronisme est détecté et un signal "0" est délivré à la sortie 63. Dans cette figure 9, un compteur à bascules 53 à 56 qui reçoit d'une borne d'entrée 57 un signal d'horloge, une porte OU 58 reliée aux sorties de ce compteur et à la borne 57 et un circuit de retard 61 délivrent une impulsion de réinitialisation aux bascules 49 à 52 du premier compteur, tous les 16 intervalles de temps du signal d'horloge, et une impulsion de basculement à la bascule 60, par ailleurs couplée 10 par une porte OU 59 aux sorties des trois bascules 50 à 52, à chaque période de 16 intervalles de temps. Le circuit de commande de sélection de décalage de bits 39 est réalisé par un circuit logique combinatoire, qui détermine la longueur du compteur ascendant-descendant 40 selon les signaux des sorties pl à 15 p5. Les relations entre ces signaux des sorties pl à p5 et la longueur L du compteur ascendant-descendant 40 sont données dans la table 2 ci-après: D 0 0 1 1 pl 0 1 0 1 p2 E p3 p4 p5 1 1 1 16 17 17 16 1 1 0 17 18 18 17 1 0 1 18 19 19 18 L 1 0 0 19 20 20 19 0 1 1 19 20 20 19 0 1 0 18 19 19 18 0 0 1 '17 18 18 17 0 0 0 16 17 17 16 TABLE 2 - 16 - A titre d'exemple, quand les signaux des sorties pl à p5 sont (0,1,1,0,1), la longueur L du compteur est 19. En pratique, le circuit combinatoire selon la table 2, délivre les signaux de commande CT1 à CT5 qui sont appliqués au compteur ascendant5 descendant 40 à bascules bistables 79 à 85. Dans la figure 10, on a donné le schéma bloc d'un compteur ascendantdescendant tel que 40. La sortie du circuit de commande de sélection de décalage précédent 39 de bits est appliquée aux entrées 73 à 77 des bascules bistables 79 à 83. Lorsque l'interférence inter10 symbole est faible, les signaux de commande aux entrées 73 à 77 sont (1,1,1,1,1) et toutes les bascules sont commandées. Ceci signifie que le nombre de bits de position du compteur est 20 et que toutes les bascules à partir de la bascule 79 sont commandées. Dans ces conditions, un temps d'intégration suffisamment long est pris et une corrélation à quantifi15 cation élevée est obtenue. D'autre part, lorsque l'interférence inter-symbole est importante, les signaux de commande aux entrées des bascules 79 à 83 sont (0,0,0,0,1), le compteur ascendant-descendant commence à compter à partir de la bascule 83. Dans ces conditions de nombre de positions de 20 bits du compteur est 16, le temps d'intégration est le plus court et la vitesse de réponse la plus élevée. L'entrée 78 reçoit le signal de commande appliqué aux bascules du compteur ascendant-descendant pour sa commande en comptage ou décomptage. Les bascules 79 à 85 sont en outre couplées l'une à la suivante par des portes logiques, simplement 25 référencées 86 à 98 et de 110 à 119 mais non décrites, telles que représentées dans cette figure. La sortie du compteur ascendantdescendant est donnée sur le nombre de positions de bits, commençant à partir du bit le plus significatif, selon le nombre de bits requis pour le signal de commande d'un coefficient de prise. Les descriptions données des figures 8 à 10 ont été faites en regard du circuit de commande de coefficients de prises pour une seule prise, l'une des prises C-3 à C3; il est évident qu'un nombre N de tels circuits sont suffisants pour fournir les coefficients de prises pour N prises. Dans ce cas le circuit de détection d'état asynchrone 37 de la 35 figure 8 peut être commun à tous ces circuits de commande. La figure 11 illustre des courbes expérimentales de la commande du - 17 filtre transversal selon la présente invention. Dans cette figure, l'axe horizontal donne le temps de convergence t en ms et l'axe vertical le niveau N de signal de commande en mV. Les courbes sont données par mesure du niveau du signal de commande après qu'une interférence de polarisation croisée prédéterminée soit appliquée à l'annuleur de polarisation croisée de la figure 2. Dans la figure 1, la courbe Cl illustre les résultats de la présente invention et la courbe C2 ceux obtenus par la méthode ZF connue. Comme il ressort de cette figure, le temps de convergence résultant de la présente invention est de 150 ms 10 (courbe Cl) pour que le niveau initial Ni devienne le niveau requis N2, alors que celui résultant de la méthode ZF connue était de 600 ms (courbe C2) dans les mêmes conditions. Il en résulte donc que le temps de convergence d'une commande de filtre transversal est réduit de 1/4 dans la réalisation selon l'invention. La présente invention permet donc l'obtention d'un système de démodulation de signal numérique nouveau et perfectionné. Bien entendu, les réalisations illustrées n'ont été données qu'à titre d'exemple et ne peuvent limiter la portée de l'invention. - 18 - REVENDICATIONS 1/ Système de démodulation de signal numérique qui annule un signal d'interférence, dans lequel une fréquence radio commune est utilisée pour les deux signaux d'onde de polarisation verticale et d'onde de polarisation horizontale, comportant: - un premier démodulateur (4) pour démoduler un premier des signaux de polarisation, - un deuxième démodulateur (5) pour démoduler le deuxième des signaux de polarisation, un premier convertisseur analogique-numérique (14) couplé à la sortie du premier démodulateur (4), recevant un signal d'horloge régénéré par le premier démodulateur (4), - un deuxième convertisseur analogiquenumérique couplé à la sortie du deuxième démodulateur (5), - un filtre transversal (18) couplé à la sortie du deuxième convertisseur analogiquenumérique pour délivrer un signal de compensation à partir de la sortie du deuxième convertisseur analogique-numérique, - un circuit de combinaison (17) couplé à la sortie dudit premier convertisseur analogique-numérique (14) et à la sortie du filtre 20 transversal (18), - un circuit de commande (19) couplé au circuit de combinaison (17) et à la sortie dudit deuxième convertisseur analogique-numérique, pour ajuster les coefficients de prises du filtre transversal (18), et - une borne de sortie couplée à la sortie dudit circuit de combinaison., 25 ledit système étant caractérisé en ce que ledit deuxième convertisseur analogique-numérique (15c) reçoit ledit signal d'horloge régénéré par ledit premier démodulateur. 2/ Système de démodulation de signal numérique selon la revendication 1, caractérisé en ce qu'il comporte, en outre: - un troisième convertisseur analogique-numérique (15) couplé à la sortie dudit deuxième démodulateur (5), recevant un signal d'horloge régénéré par ledit deuxième démodulateur (5), - un quatrième convertisseur analogique-numérique (14) couplé à la sortie du premier démodulateur (4), recevant un signal d'horloge 35 régénéré par ledit second démodulateur (5), - un deuxième filtre transversal (18c) couplé à la sortie dudit quatrième convertisseur analogique-numérique (14I) pour délivrer le signal de compensation à partir du premier signal de polarisation, - un deuxième circuit de combinaison (17c) couplé à la sortie dudit troisième convertisseur analogique-numérique (15) et à la sortie du deuxième filtre transversal (18c), - un deuxième circuit de commande (19c) couplé à la sortie dudit deuxième circuit de combinaison (17c) et à la sortie dudit quatrième convertisseur analogique-numérique (14i), pour les coefficients de 10 filtrage dudit deuxième filtre transversal (18c), et - une deuxième borne de sortie couplée à la sortie dudit deuxième circuit de combinaison (17c) pour délivrer le deuxième signal de polarisation démodulé. 3/ Système de démodulation de signal numérique selon la revendication 1, 15 caractérisé en ce qu'il comporte, en outre, un atténuateur (104), relié à l'entrée de chacun desdits premier convertisseur analogique- numérique (14) et deuxième convertisseur analogique-numérique (15c), un circuit de modification (107) couplé à la sortie dudit circuit combinatoire (17I) et dudit deuxième circuit combinatoire (17c), et en ce que une table de 20 mémoire morte (ROM) constitue ledit circuit de modification. 4/ Système de démodulation de signal numérique susceptible d'annuler un signal d'interférence, caractérisé en ce qu'il comporte: - un démodulateur (103) pour délivrer des signaux de sortie multi-niveaux sous forme analogique, - un atténuateur (104) couplé à la sortie dudit démodulateur (103) pour comprimer l'amplitude des signaux de sortie multi- niveaux, un convertisseur analogique-numérique-analogique (105) couplé à la sortie dudit atténuateur (104), pour convertir les signaux comprimés multi-niveaux sous forme analogique en forme numérique, et - un circuit de modification (107) couplé à la sortie d'un filtre transversal (106) pour égaliser l'amplitude et la phase du signal d'entrée vers une valeur modifiée, utilisant une table de conversion d'une mémoire ROM, et -20 - I - une borne de sortie couplée à la sortie dudit circuit de modification (107) pour fournir le signal de sortie numérique démodulé. / Système de démodulation de signal numérique selon la revendication 4, caractérisé en ce que ledit filtre transversal 106) et un circuit de commande de coefficients de prises (108) sont montés entre ledit convertisseur analogique-numérique (105) et ledit circuit de modification (107) pour égaliser la sortie dudit convertisseur analogique-numérique (105). 6/ Système de démodulation de signal numérique selon la revendication 1, 10 caractérisé en ce que ledit circuit de contrôle (19) pour ajuster les coefficients de prises du filtre transversal comporte: - un circuit multiplicateur (35) pour délivrer le produit du signe du signal de décision dudit premier convertisseur analogique-numérique (26, 14) et le signe du signal d'erreur délivré par ledit troisième 15 convertisseur analogique-numérique (26, 15c), - un détecteur d'erreur de niveau maximal (36) pour détecter si ledit signal d'erreur est audit niveau maximal, - un détecteur d'état asynchrone (37) pour détecter si ledit signal de décision à la sortie dudit premier convertisseur analogique-numéri.que 20 est en état asynchrone, - un circuit de maintien (38) pour mémoriser la sortie dudit circuit multiplicateur (35), - un intégrateur de signal numérique (40) pour intégrer la sortie dudit circuit de maintien (38), - un circuit de commande de sélection de décalage de bits (39) pour ajuster la constante d'intégration dudit intégrateur de signal numérique (40) en fonction dudit signal de décision et dudit signal d'erreur, et dans lequel ledit circuit de commande de sélection de décalage de bits (39) ajuste la constante d'intégration dudit intégrateur de signal 30 numérique (40) de manière que la constante d'intégration soit faible lorsque ledit signal de décision et ledit signal d'erreur sont grands et ladite constante d'intégration soit grande lorsque ledit signal de décision et ledit signal d'erreur sont faibles, - un circuit OU (44) pour délivrer la somme logique des signaux de 35 sortie dudit détecteur d'état asynchrone (37) et dudit détecteur d'erreur de niveau maximal (36), et - 21 dans lequel ledit circuit de maintien (38) mémorise l'état antérieur lorsque le circuit OU (44) ne délivre pas de signal de sortie et délivre simplement en sortie le signal d'entrée lorsque le circuit OU (44) délivre un signal de sortie. 7/ Système de démodulation de signal numérique selon la revendication 6, caractérisé en ce que ledit circuit de commande de sélection de décalage de bits (39) ajuste la constante d'intégration dudit intégrateur de signal numérique (40) par sélection de la borne d'entrée dudit intégrateur (40).