FR 2598048 A1 19871030 FR 8705765 A 19870423 DISPOSITIF SEMICONDUCTEUR A TRANSISTORS EN MONTAGE DU TYPE DIT DARLINGTON, A VITESSE DE COMMUTATION ACCRUE La présente invention se rapporte à un dispositif semiconducteur, notamment à un dispositif comportant des transistors d'étage d'attaque et d'étage de sortie connectés selon le montage dit "montage Darlington". La figure 2 représente un agencement typique d'un circuit a transistors connectés selon le montage Darlington, ce circuit 10 comportant un transistor 1 d'étage d'attaque qui, par son émetteur, est couplé à la base d'un transistor d'étage de sortie 2. Pour accroitre la vitesse de commutation de ce circuit, une diode 3 est connectée entre la base du transistor 2 et la base du transistor 1, dans le sens allant vers cette dernière. Le comportement de commutation du circuit à montage Darlington selon la figure 2 est représenté schématiquement sur la figure 3 sur laquelle IC représente le courant de collecteur ou sortie, et IB représente le courant de base ou entrée. Le temps de blocage t du circuit de la figure 2 est défini par la durée allant de la coupure 20 du courant de base IB à l'instant o le courant IC s'annule. Pour améliorer le fonctionnement du circuit à transistors en montage Darlington, il est souhaitable d'augmenter sa vitesse de commutation, c'est-à-dire de diminuer la durée du temps de blocage t. Or, les tentatives antérieures visant à atteindre ce résultat ont eu 25 des répercussions négatives sur d'autres caractéristiques du circuit. Par exemple, lorsque le circuit à transistors en montage Darlington est formé sur un seul substrat semiconducteur, la réduction de la durée de vie (délai moyen de recombinaison des porteurs de charge) dans ce substrat affecte les deux transistors 1 et 2 de l'étage 30 d'attaque et de l'étage de sortie, de sorte que le facteur d'amnplifli cation de courant hFE se trouve détérioré. Cet inconvénient est une source de problèmes importants si le substrat semiconducteur utilisé est de taille relativement grande. La présente invention a pour but d'accroître la vitesse de 35 commutation d'un circuit à transistors connectés en montage 15 20 25 30 Darlington, sans détériorer d'autres caractéristiques, par exemple le facteur d'amplification de courant de ce circuit. L'invention a également pour but de parvenir à une vitesse de commutation accrue dans un circuit à transistors connectés en montage Darlington, quelle que soit la taille du substrat semiconducteur utilisé. Selon l'invention, ces buts sont atteints avec un dispositif semiconducteur, comprenant un circuit à transistors connectés selon le montage dit montage Darlington, ce circuit comportant un étage d'attaque avec élément à transistor et un étage de sortie avec élément à transistor qui est connecté en montage Darlington audit élément à transistor de l'étage d'attaque, dispositif dans lequel ledit élément à transistor de l'étage d'attaque possède une durée de vie des porteurs de charge non recombinés plus courte que la durée de vie dans ledit élément à transistor de l'étage de sortie, pour accroître la vitesse de commutation dudit circuit à transistors connectés selon le montage Darlington. Parmi les divers modes de réalisation possibles, l'invention prévoit notamment que: - lesdits éléments à transistor des étages d'attaque It de sortie sont formés avec des substrats semiconducteurs différents; lesdits éléments à transistor des étages d'attaque et de sortie sont formés avec un substrat semiconducteur commun; - ledit élément à transistor de l'étage d'attaque comporte un agent réducteur de durée de vie. Les caractéristiques et avantages de l'invention apparaîtront plus complètement dans la description présentée dans ce qui suit, à titre d'exemple non limitatif, en se reportant aux dessins annexés, dont les figures représentent: - la figure 1, une représentation composite d'une vue en plan d'un dispositif semiconducteur selon la présente invention, la figure montrant en outre les connexions électriques entre les divers éléments; - la figure 2, un schéma d'un circuit correspondant, applicable au dispositif semiconducteur selon la figure 1; - la figure 3, un graphique montrant le courant de base et le courant de sortie des circuits à transistors en montage Darlington selon les figures 1 et 2; - la figure 4, un schéma d'un circuit à transistors, en montage Darlington, à trois étages; - la figure 5, une représentation composite d'une vue en plan d'un dispositif semiconducteur mettant en oeuvre le circuit de la 10 figure 4, selon un premier mode de réalisation de l'invention; et - la figure 6, une représentation composite d'un dispositif semiconducteur mettant en oeuvre le circuit de la figure 4, selon un deuxième mode de réalisation de la présente invention. Sur les figures, les références identiques indiquent des éléments 15 identiques ou équivalents. Comme indiqué plus haut, la configuration électrique fondamentale d'un circuit à transistors connectés en montage Darlington, comme représenté sur la figure 2, est connue. La présente invention concerne la réalisation d'un tel circuit dans un matériau 20 semiconducteur, de manière à obtenir une vitesse de commutation accrue, sans détériorer d'autres caractéristiques du circuit. Pour bien faire comprendre l'invention, on va d'abord considérer l'agencement représenté sur la figure 1. Selon la présente invention, un dispositif semiconducteur 25 comporte un transistor 1 d'étage d'attaque et un transistor 2 d'étage de sortie qui est relié, en montage Darlington, au transistor 1 de l'étage d'attaque. De manière connue, une diode d'accélération 3 peut être connectée entre l'électrode de base du transistor 1 de l'étage d'attaque et celle du transistor 2 de l'étage de sortie. 30. Selon l'invention, les transistors 1 et 2 sont constitués par les éléments à transistor 10 et 20, et la durée de vie, c'est-à-dire le délai moyen de recombinaison des porteurs de charge, dans l'élément à transistor 10 est plus courte que dans l'élément à transistor 20. Selon l'invention, un agent réducteur de durée de vie, par exemple l'or, 35 est prévu dans l'élément à transistor 10, de manière à abréger le I temps nécessaire au blocage du transistor 1 de l'étage d'attaque. Afin d'être doté des diverses interconnexions électriques représentées schématiquement sur la figure 2, le dispositif semiconducteur représenté sur la figure 1 comporte divers fils et 5 électrodes. Par exemple, le transistor 1 de l'étage d'attaque présente une électrode de base 11 à laquelle est connectée une borne de base B. Le transistor d'attaque 1 comporte en outre une électrode d'émetteur 12. Le transistor 2 de l'étage de sortie est pourvu d'une électrode de base 21 et d'une pluralité d'électrodes d'émetteur 22 qui sont 10 conjointement couplées à une borne d'émetteur E. L'électrode de base 21 du transistor de sortie 2 est reliée, via un conducteur 4, à l'électrode d'émetteur 12 du transistor 1 de l'étage d'attaque. La diode 'd'accélération 3 est couplée entre le conducteur 4 et la borne de base B. Les avantages inhérents à la réduction de la durée de vie dans l'élément à transistor 10 de l'étage d'attaque peuvent être compris en se reportant à la figure 3. Le fait que la durée de vie dans l'élément à transistor 10 de l'étage d'attaque est plus courte que celle dans l'élément à transistor 20 de l'étage de sortie a pour résultat une 20 réduction du temps de blocage (temps de coupure) t1 du transistor 1 de l'étage d'attaque. De cette diminution du temps t1, il résulte une diminution globale du temps t de blocage du transistor de sortie, et cela sans affecter les autres propriétés du circuit. Considérant ce qui précède, on peut voir que les buts de la présente invention sont atteints en établissant, dans l'élément à transistor 10 de l'étage d'attaque, correspondant au transistor i de l'étage d'attaque, une durée de vie abrégée par rapport à celle dans l'élément à transistor 20 de l'étage de? sortie, correspondant au 30 transistor 2 de l'étage de sortie. Selon l'invention, cela peut être réalisé de diverses manières. Par exemple, l'élément à transistor 10 de l'étage d'attaque peut être formé d'un substrat semiconducteur différent ou séparé de celui de l'élément à transistor 20 de l'étage de - sortie. Le choix du ou des substrat(s) semiconducteur(s) utilisé(s) 35 pour les deux éléments à transistor 10 et 20 peut donc être fait de manière à assurer, dans l'élément 10, une durée de vie plus courte que dans l'élément 20. Un agent réducteur de durée de vie tel que l'or peut être introduit dans l'élément à transistor 10, de manière à obtenir &la plus courte durée de vie désirée selon la présente invention. Par 5 exemple, des résultats satisfaisants ont été obtenus en diffusant de l'or dans l'élément à transistor 10 de l'étage d'attaque, a une température de 760'C, pendant trente minutes. Dans ce mode de réalisation, il y a une diffusion relativement moindre de l'agent réducteur de durée de vie dans l'élément à transistor 20 de l'étage de 10 sortie qui, idéalement, ne contient aucun agent réducteur de durée de vie Si le transistor de l'étage d'attaque est formé avec un substrat semiconducteur différent, il n'y a plus besoin d'une aussi grande surface de sécurité pour le transistor de iltage d'attaque: 15 fonctionnellement nécessaire par rapport au transistor de l'étage de sortie, Cela peut aussi être obtenu en diminuant l'épaisseur de la couche 7 haute résistance du substrat du transistor de l'étage d'attaque, en réduisant ainsi son facteur d'amplification de courant, tout aussi bien que la durée de vie. Si l'on utilise des matériaux de 20 substrat pour transistor séparés conformément à la présente invention, les substrats individuels peuvent alors être fixés physiquement à un substrat de montage commun, métallique (non représenté), puis être interconnectés de manière appropriée par des moyens conducteurs, par exemple un fil 4. Les techniques appropriées à la réalisation d'un tel 25 montage sur substrat métallique sont connues dans l'art antérieur et n'ont pas à être détaillées ici pour expliquer la présente invention. - L'invention inclut aussi la formation d'éléments de substrat, 10, , pour transistors, sur un substrat semiconducteur identique, par exemple un substrat commun, un agent réducteur de durée de vie n'étant 30 prévu que dans l'élément de substrat 10 pour le transistor de l'étage d'attaque. Un tel dépôt contrôlé de matière réductrice de durée de vie peut être réalisé par des méthodes bien connues de l'homme de l'art, de sorte que leur description détaillée n'est pas hécessaire à la compréhension de l'invention. La figure 4 représente un dispositif à transistors connectés en : D V: X 0 D: 0 n :: :: :::: f :: f 0:.? ::: ::: :::: D:: : :: :: f::: -: :: 0 5 à,:: -:: : ': 10 ::, -:,:::: :: D :::: 0 '0 :: :: :;; ès :: :::::: : f f:: \, .. : 7: D :::;:0::0 20: à:: ::: A:: : 0:; :: 2:: A: 0::::: :::: 0 2i: f f: 0 ::: :: ::: :::: :D: ?: : 0 0T 0 X:30 : D a f 0 V :: :: ' 0 0 0:::: Of: - 0; 0 \ 0 35 : : :: d:: ::..: : -:0: : : f montage Darlington, à trois étages. Il comporte un transistor 1 d'étage d'attaque, un transistor 2 d'étage de sortie, et un transistor 5 de deuxième étage. Deux diodes 31, 32 sont connectées entre la base du transistor 1 de l'étage d'attaque et, respectivement, la base du transistor 5 et celle du transistor 2. La figure 5 représente un premier mode de réalisation du circuit à trois étages selon la figure 4, dans un matériau semiconducteur. Le transistor 1 de l'étage d'attaque est disposé dans un premier élément de substrat semiconducteur 10 et comporte une électrode de base 11 et une électrode d'émetteur 12. Une borne de base B est reliée à la base 11 du transistor 1. L'agencement représenté sur la figure 5 comporte en outre un deuxième substrat 50 dans lequel est aménagé un transistor 5 de deuxième étage et un transistor 2 d'étage de sortie. Ce dernier comporte des électrodes d'émetteur 22 auxquelles est reliée un borne de sortie B. Le transistor 5 du deuxième étage comporte une électrode de base 51 qui est reliée par un fil 4, par exemple en aluminium, a l'électrode d'émetteur 12 du transistor 1 de l'étage d'attaque. Des diodes 31, 32 sont connectées entre l'électrode de base 11 et, respectivement, la base du transistor 5 et celle du transistor 2. Selon la présente invention, un agent réducteur de durée de vie peut être introduit dans le substrat 10 du transistor de l'étage d'attaque, de manière à améliorer le temps de blocage du transistor 1 de l'étage d'attaque. La vitesse de commutation de l'ensemble du circuit connecté en montage Darlington peut ainsi être améliorée sans affecter d'autres caractéristiques telles que, par exemple, le facteur d'amplification du transistor de sortie 2. Comme déjà indiqué en considérant la figure 1, les substrats 10 et 50 peuvent être soit formés séparément sur un substrat de montage commun, métallique, soit formés par le même substrat semiconducteur sur un substrat de montage commun, métallique (non représenté), l'agent réducteur de durée de vie étant alors maîtrisé de manière correspondante. La figure 6 représente un deuxième mode de réalisation du circuit à trois étages, à transistors, selon la figure 4, réalisé conformément à l'invention dans un matériau semiconducteur. Dans cette variante de réalisation, le transistor 1 de l'étage d'attaque et le transistor 5 du deuxième étage sont prévus sur le même élément de substrat semiconducteur 60, tandis que le transistor 2 de l'étage de sortie est formé avec un élément de substrat semiconducteur 20. Le 5 transistor 5 est pourvu d'une électrode d'émetteur 52 couplée, par un fil 4, à l'électrode de base 21 du transistor 2 et à la diode 32. Pour le reste, le schéma selon la figure 6 peut être compris en se reportant à la description précédente concernant les figures 4 et 5. Selon l'invention, la durée de vie propre au substrat dans lequel 10 le transistor d'attaque 1 est disposé est plus courte que celle propre au substrat dans lequel le transistor de sortie 2 est disposé. Cela peut être obtenu par un agent réducteur de durée de vie introduit dans l'élément de substrat 60. L'agent réducteur de durée de vie peut être prévu dans toute l'étendue du substrat 60, ou seulement dans la surface 15 correspondant à l'emplacement du transistor 1 de l'étage d'attaque. Les éléments de substrat 20 et 60 peuvent être formés sur un substrat semiconducteur commun, ou l'on peut utiliser des substrats semiconducteurs différents, comme décrit plus haut. De ce qui précède, il ressort que la présente invention 20 s'applique également aux dispositifs semiconducteurs connectés en montage Darlington, comportant quatre étages ou plus. En prévoyant, dans le substrat correspondant au transistor de l'étage d'attaque, une durée de vie plus courte que celle dans le substrat correspondant à l'étage de sortie, la présente invention 25 permet d'obtenir, sans détériorer une quelconque autre caractéristique de fonctionnement, une vitesse de commutation accrue dans un circuit à montage Darlington. La différence de durée de vie peut être obtenue aussi bien si les deux éléments de substrat sont de natures différentes que s'ils sont formés sur un matériau de substrat 30 identique ou commun. Dans ce dernier cas, un agent réducteur de durée de vie est introduit sélectivement dans l'élément correspondant au transistor de l'étage d'attaque, tandis que, dans le premier cas, on peut soit utiliser un agent réducteur de durée de vie, soit utiliser des matériaux de substrat différents, pour obtenir les caractéristiques 35 de différence de durée de vie désirées. Bien entendu, diverses modifications peuvent être apportées par g l'homme de l'art aux dispositifs ou procédés qui viennent d'être décrits uniquement a titre d'exemple non limitatif, sans sortir du cadre de l'invention. REVEIDICATIOS: 1. Dispositif semiconducteur comprenant un circuit à transitors connectés selon le montage dit montage Darlington, ce circuit 5 comportant un étage d'attaque avec élément (10) à transistor (1) et un étage de sortie avec élément (20) à transistor (2) qui est connecté en montage Darlington audit élément (10) à transistor de l'étage d'attaque, caractérisé en ce que ledit élément (10) à transistor (1) de l'étage d'attaque possède une durée de vie des porteurs de charge non 10 recombinés plus courte que la durée de vie dans ledit élément (20) à transistor (2) de l'étage de sortie, pour accroître la vitesse de commutation dudit circuit à transistors connectés selon le montage Darlington. 2. Dispositif selon la revendication 1, caractérisé en ce que 15 lesdits éléments (10, 20) à transistor (1, 2) des étages d'attaque et de sortie sont formés avec des substrats semiconducteurs différents (10,20; 10,50). 3. Dispositif selon la revendication 2, caractérisé en ce que ledit élément (10) à transistor (1) de l'étage d'attaque comporte un 20 agent réducteur de durée de vie. 4. Dispositif selon la revendication 1, caractérisé en ce que lesdits éléments (10, 20) à transistor (1, 2) des étages d'attaque et de sortie sont formés avec un substrat semiconducteur commun. 5. Dispositif selon la revendication 4, caractérisé en ce que 25 ledit élément (10; 60) à transistor (1) de l'étage d'attaque comporte un agent réducteur de durée de vie.