FR 2586499 A1 19870227 FR 8512528 A 19850820 Dispositif échantillonneur-bloqueur à pont de diodes La présente invention concerne un dispositif échantillonneur- bloqueur à pont de diodes, en particulier à pont de diodes SCHOTTKY, notamment pour des applications dans le domaine du traitement de signaux vidéo. Plus particulièrement, l'application visée concerne les circuits associés à un circuit capteur d'image photo-sensible matriciel à transfert de charges utilisé dans une caméra de télévision. Un dispositif photosensible à transfert de charges comporte une matrice d'éléments photosensibles sur laquelle est projetée la lumière d'une image pour créer dans chaque élément une charge électrique qui est proportionnelle à l'éclairement reçu et à la durée d'accumulation de ces charges. Il comporte également une matrice d'éléments mémoires ou sont transférées ces charges pour y être stockées en attendant d'être évacuées vers une sortie pour générer un signal vidéo. Parmi les dispositifs photosensibles connus, on distingue plusieurs types de dispositifs et notamment les dispositifs à transfert de trame. Dans le cas d'un dispositif photosensible dit à transfert de trame, ces deux matrices sont distinctes, l'accumula- tion des charges a lieu pendant la durée d'une trame, le transfert a lieu pendant l'intervalle entre l'analyse de deux trames et l'évacua- tion des charges a lieu pendant la durée de l'analyse de la trame suivante. Le déplacement des charges, pour leur transfert et leur évacuation, est commandé par des champs électriques appliqués au moyen d'un réseau d'électrodes surmontant les éléments photo- sensibles et les éléments mémoires. Ce dispositif comporte donc un certain nombre d'organes élémentaires de types synchrones, commandés par des impulsions d'horloges. Les fréquences de ces impulsions sont en relation de dépendance avec les fréquences de balayage de lignes et de points à l'intérieur d'une ligne. Le dispositif comprend un registre de sortie évacuant les charges enregistrées dans la zone mémoire. Le signal de sortie de ce registre va être utilisé pour générer le signal vidéo représentant une image projetée sur le dispositif photosensible. Il est issu d'une conversion de type charge-tension. Dans la réalité, il s'agit d'un signal composite comportant un signal utile de type impulsionnel, d'amplitude variable selon les conditions d'éclairement, mixé à des signaux parasites, également de type impulsionnel, notamment des signaux dûs à des couplages parasites avec des impulsions d'horloges à la fréquence du balayage points. Le signal utile a typiquement une amplitude de l'ordre de 700 mV pour un éclairement proche de la saturation du dispositif photosensible et pouvant descendre jusqu'à 2 mV pour un blanc, à bas niveau de lumière. Par contre, le signal parasite à la fréquence horloge a une amplitude typique de 200 mV crête à crête quels que soient le niveau d'éclairement et, donc, l'amplitude du signal utile. Dans les conditions extrêmes de basse luminosité, il est nécessaire d'amplifier le signal utile pour pouvoir l'exploiter. Aussi, il est d'usage de prévoir un amplificateur d'un gain typique de Pordre de dix. Le signal parasite est également amplifié, de sorte que le problème demeure d'extraire la partie utile d'un signal qui comporte une partie parasite d'amplitude cent fois plus importante. Il est donc nécessaire d'opérer un échantillonnage et de mémoriser l'amplitude du signal utile échantillonné. Cette mémori- sation doit s'effectuer pendant des temps relativement longs. Enfin l'intervalle de temps pendant lequel le signal utile est présent est très court, de l'ordre de quelques dizaines de nanosecondes. Il est donc nécessaire que l'acquisition s'effectue en un temps inférieur, par exemple en utilisant des impulsions d'échantillonnage de l'ordre de 10 ns. Toutes ces caractéristiques imposent des contraintes sévères pour la réalisation d'un dispositif échantillonneur-bloqueur permet- tant l'acquisition et la mémorisation des signaux utiles dans l'appli- cation préférentielle qui vient d'être rappelée. On connaît des dispositifs échantillonneurs-bloqueurs à pont de diodes SCHOTTKY comprenant un étage amplificateur, un étage échantillonneur comportant le pont des diodes SCHOTTKY suivi d'une mémoire analogique, et un étage amplificateur de sortie. Cependant dans les dispositifs de ce type, il est prévu un étage de commande comportant des liaisons soit capacitives, soit selfiques par utilisation de transformateurs. Ils ne peuvent convenir pour l'application rappelée, car ils ne satisfont pas simultanément à toutes les exigences soulevées, notamment un temps d'acquisition court, un temps de maintien long et un faible résidu de parasite d'échantillonnage. L'invention vise à satisfaire les besoins évoqués. Selon une des caractéristiques essentielles du dispositif selon l'invention, il est prévu un circuit de commande différentiel à liaison continue, circuit commandant le pont des diodes SCHOTTKY par des impulsions de commandes complémentaires. L'invention a donc pour objet un dispositif échantillonneur- bloqueur comprenant, connectés en cascade, un premier étage amplificateur recevant un signal à échantillonner sur son entrée, un étage d'échantillonnage et de mémorisation analogique du signal de sortie du premier étage amplificateur et un second étage ampli- ficateur, l'étage d'échantillonnage et de mémorisation analogique comprenant un pont de diodes comportant deux branches parallèles de diodes disposées tête-bêche, connectées entre une borne d'entrée recevant le signal de sortie du premier étage amplificateur et une borne de sortie connectée d'une part, à l'entrée du deuxième étage amplificateur et, d'autre part, à un organe de mémorisation analogi- que, caractérisé en ce qu'il comprend des circuits de commande d'échantillonnage à liaisons continues comprenant des premier et second générateurs de tension de même polarité reliés chacun, d'une part à des première et seconde bornes constituées chacune par le point commun entre deux diodes tête-bêche de chacune des branches du pont et, d'autre part, à une borne commune à un potentiel de référence, un générateur de courant constant et des moyens de commutation commandés par des signaux impulsionnels d'échan- tillonnage présentant des premier et second niveaux, ces moyens de commutation connectant le générateur de courant constant à la première borne du pont de diodes pendant un premier intervalle de temps, lorsque les signaux d'échantillonnage sont au premier niveau, et à la seconde borne dans le cas contraire, de manière à comman- der la conduction du pont de diodes par des signaux impulsionnels complémentaires et la recopie de l'amplitude des signaux présents sur la borne d'entrée dans l'organe de mémorisation analogique pendant le premier intervalle de temps. L'invention sera mieux comprise et d'autres avantages et particularités apparaîtront à la lecture de la description qui suit à la lumière des dessins annexés et parmi lesquels: - la figure I représente schématiquement un dispositif photo- sensible bi-phasé. à transfert de trame; - la figure 2 est un exemple de signal fourni en sortie d'un tel dispositif; - la figure 3 illustre schématiquement Parchitecture d'un dispositif échantillonneur-bloqueur; - la figure 4 est un exemple de réalisation d'un étage amplifi- cateur d'entrée pour un tel dispositif; - les figures 5 à 10 illustrent différents aspects du fonctionne- ment du dispositif selon l'invention; - la figure 11 est un exemple de réalisation d'un circuit de commande d'échantillonnage pour un tel dispositif; - la figure 12 est un exemple de réalisation d'un étage amplificateur de sortie pour un tel dispositif. Il semble tout d'abord utile de rappeler brièvement les princi-- pales caractéristiques d'un dispositif photosensible à transfert de charges qui constitue un cadre d'application préférentielle de la présente invention. La figure I représente un schéma synoptique d'un dispositif photosensible, par exemple du type THX 1138 commercialisé par la société de droit français THOMSON-CSF, permettant d'analyser une trame d'image en 288 lignes comportant chacune 208 points élémen- taires. Il fonctionne selon le principe du transfert de trame, les transferts étant réalisés au moyen de deux horloges déphasées. Sur la figure 1, ce dispositif comporte trois zones: une zone photosensible 11 constituée d'une matrice de 288 lignes comportant chacune 208 éléments photosensibles, d'une zone mémoire 10 cons- tituée d'une matrice comportant le même nombre d'éléments mé- moires et un registre de sortie 7 connecté à un amplificateur de sortie 9 extérieur. La zone photosensible 11 a une face connexe à une face de la zone mémoire 10, face à travers laquelle est réalisé le transfert des charges pendant un intervalle de temps correspon- dant à l'intervalle inter-trames du signal vidéo fourni par le disposi- tif photosensible. La zone photosensible 11 possède trois bornes d'entrée 1, 2 et 12 recevant respectivement un signal d'horloge IP' un signal d'horloge 2P' et une tension continue de polarisation de drains anti-éblouissement, de valeur VB par rapport au substrat, dont est pourvu le dispositif. La zone mémoire 10 possède deux bornes d'entrée 3 et 4, recevant respectivement des signaux d'horloge é-M et 3 2M dé- phasés. La zone mémoire 10 possède une seconde face qui est connexe au registre de sortie 7, dans lequel les charges sont transférées par paquet correspondant à une ligne. Le registre de sortie 7 possède deux bornes d'entrée 5 et 6 recevant respecti- vement des signaux d'horloge IIL et k2L déphasés, et une sortie reliée à l'entrée d'un amplificateur de sortie 9. L'amplificateur de sortie 9 est relié à une borne de sortie 8 fournissant un signal vidéo. Une image est projetée par un système optique sur la zone photosensible 11. Les photons de l'éclairement procuré par cette image créent des paires électron-trou dans les éléments photo- sensibles de la zone 11. Des charges s'accumulent dans ces éléments proportionnellement à l'éclairement reçu et à sa durée. Dans cet exemple le temps d'intégration est égal à la durée d'analyse d'une trame, 20 ms, moins le temps nécessaire au transfert des charges vers la zone mémoire, environ I ms. Lorsque le dispositif photo- sensible est utilisé classiquement, pendant la durée de l'accumu- lation les signaux d'horloge IP et 2P ont une valeur constante telle que la polarisation des éléments photosensibles permette l'accumulation des charges dans ces éléments. Pour analyser des trames paires et des trames impaires entrelacées, ces valeurs constantes sont permutées d'une trame à la suivante pour procurer un décalage, correspondant à un demi-élément dans la direction ) verticale, des éléments photosensibles o s'accumulent les charges. Pendant l'intervalle inter-trame les signaux d'horloge 1P' 2P' 1 IM' et f2M reçoivent des impulsions déphasées dont le nombre correspond au nombre de lignes des matrices de la zone photosensible 11 et de la zone mémoire 10, pour transférer les charges de la zone 11 à la zone 10. Pendant l'analyse de la trame suivante, c'est-à-dire l'accumulation de nouvelles charges dans la zone photosensible 11, les charges de la zone mémoire 10 sont transmises dans le registre 7 par paquets correspondant à une ligne, en appliquant des impulsions d'horloge lM et i2M' déphasées entre elles, et dont le nombre correspond au nombre de lignes de la matrice de la zone mémoire 10. Le contenu du registre de sortie 7 est transféré vers l'amplificateur 9 sous Paction des signaux d'hor- loge fIL et i 2L' qui sont déphasés entre eux, et dont la fréquence correspond au rythme d'analyse des éléments d'image. Le signal de sortie du registre 7 amplifié par l'amplificateur 9 à l'allure représentée schématiquement par la figure 2. L'axe vertical du diagramme de la figure 2 représente l'amplitude du signal et l'axe horizontal est l'axe des temps. Le signal présent sur la borne 8 a une période T de 133 ns. Il comporte un signal impulsionnel parasite à flancs raides, d'amplitude Vp très importante, au-dessus d'une valeur VN correspondante au niveau du noir. Comme il a été indiqué, l'amplitude de ce signal parasite peut atteindre 2V ou plus. Cette impulsion dure 33 ns: intervalle de temps T1. L'intervalle de temps T2 entre deux impulsions parasites est de 100 ns. Pendant cet intervalle de temps le signal utile a une amplitude Vu extrêmement variable selon l'éclairement, pouvant aller de 20 mV à quelques volts. C'est ce type de signal qu'il faut amplifier et échantillonner dans l'application principale de l'invention, avec les difficultés que cela comporte. La figure 3 illustre schématiquement l'architecture générale d'un dispositif échantillonneur-bloqueur. Le dispositif d'échantillonnage-blocage comporte un ampli- ficateur d'entrée A1 jouant le rôle d'interface entre une source, non illustrée, délivrant un signal vidéo transmis à l'entrée e et le pont de diodes SCHOTTKY D1 à D4, d'un étage d'échantillonnage propre- ment dit, CEM, afin d'optimiser l'attaque du pont de diode quelles que soient les caractéristiques de la source délivrant le signal d'entrée. La configuration du dispositif, en soi, est commune à celle des dispositifs de l'art connu. Des dispositions spécifiques à l'invention seront détaillées dans le cours de la description. Notamment, dans le cadre de l'invention, en ce qui concerne l'amplificateur d'entrée A1, les caractéristiques principales sont les suivantes: - entrée différentielle; - bande passante élevée; - bruit très faible; - impédance de sortie très faible, optimisée pour attaquer le pont de diodes SCHOTTKY D1 à D4. La sortie SA1 de cet amplificateur A1 est directement reliée au pont de diodes D1 à D4 par l'entrée eE, pont qui reçoit ou délivre les informations suivantes - Borne Pd'entrée eE: entrée du signal vidéo; Borne d'entrée el: impulsion d'échantillonnage et maintien Sc1 - Borne d'entrée e2: impulsion complémentaire d'échantil- lonnage de sortie SE et maintien SC2; - Borne de sortie SE: sortie du signal vidéo échantillonné. Les bornes e1 et e2 du pont de diodes SCHOTTKY D1 à D4 reçoivent donc deux impulsions complémentaires, respectivement SC 1 et SC2, pour commander l'ouverture et la fermeture de l'échantillonneur bloqueur. La borne de sortie SE est également connectée à une capacité CM de mémorisation de l'information analogique et à l'entrée eA2 haute impédance de l'amplificateur de sortie A2. Cet amplificateur doit présenter une impédance d'entrée très élevée de façon à maintenir l'information analogique mémorisée dans la capacité CM le plus longtemps possible sans altération. Le rôle et les caractéristiques des différents sous-ensembles constituant l'échantillonneur bloqueur seront mieux compris à partir de l'étude détaillée qui va suivre. La figure 4 illustre le synoptique d'un exemple de réalisation simplifiée de l'amplificateur d'entrée A1. L'étage d'entrée de l'amplificateur A1 est constitué par un circuit amplificateur différentiel comportant quatre transistors Q1 à Q4 agencés deux par deux de façon à fournir une structure super J. Le but de ce différentiel à structure super j9 est de réduire au maximum le courant de base des transistors d'entrée de façon à minimiser le bruit propre de l'Pétage d'entrée. Les transistors Q1 à Q4 sont, dans Pexemple illustré, des transistors bipolaires de type NPN. Les transistors Q1 et Q4 commandent par leurs émetteurs les bases des transistors Q2 et Q3, ces derniers étant couplés par leurs émetteurs. L'amplificateur A1 est alimenté par une source de tension fournissant une tension continue VA par rapport au potentiel de la terre. A l'exception du transistor Q3 dont le collecteur est relié à une borne d'alimentation de potentiel VA via une résistance de charge R3, les transistors QI' Q2 et Q4 ont leur collecteur direc- tement relié à cette borne de potentiel VA. L'émetteur du transistor Q1 est relié à la terre par une source de courant SI1; l'émetteur du transistor Q4 est relié à la terre par une source de courant Si3 et les émetteurs des transistors Q2 et Q3 y sont reliés par une source de courant commune S12. Bien qu'il ait été représenté sur la figure I une entrée unique e, en réalité l'amplificateur A1 comporte deux entrées: une entrée directe e+ et une entrée inverseuse e-. On peut donc, à convenance, inverser ou non le signal d'entrée du fait de la structure différentielle, ce qui est intéressant dans de no'5breux cas. Chaque entrée est munie d'un pont diviseur d'adaptation de niveau disposé entre la borne d'entrée et le potentiel de la terre: les résistances R1 et R2 pour l'entrée e+ et les résistances R5 et R4 pour l'entrée e-. les bases des transistors Q1 et Q4 sont reliées aux points milieux de ces ponts. Enfin, l'amplificateur A1 comprend un étage de sortie à un transistor bipolaire de type NPN - Q5. Le collecteur de ce transistor est relié à la borne d'alimen- tation de potentiel VA et sa base est reliée au point 1, point de connexion entre la résistance de charge R3 et le collecteur du transistor Q3. Le gain en boucle fermé est défini par un réseau de contre- réaction inséré entre la sortie SA1 et l'entrée e- de l'amplificateur. Dans l'exemple illustré, ce réseau comprend une résistance R6. Le contrôle de la bande passante de l'amplificateur A1 est obtenu par un compromis entre le pôle engendré par une capacité C2 disposée entre le point I et la terre et un réseau comprenant en série une capacité C1 et une résistance R7 reliant les bases des transis- tors Q1 et Q4. On peut évidemment contrôler la bande passante en augmen- tant la valeur de la capacité C2, mais cela s'effectue au détriment de la réponse dynamique de l'amplificateur A1 car il faut pouvoir charger et décharger très rapidement cette capacité, ce qui nécessi- terait une augmentation prohibitive du courant collecteur du diffé- rentiel. Une dissipation prohibitive et une augmentation du courant base engendrent une augmentation du bruit. D'un autre côté, le contrôle de la bande passante ne saurait s'effectuer uniquement par le réseau R7CI, car cela conduit géné- ralement à une très faible valeur pour la résistance R7 induisant aussi un bruit important. Le produit "Gain x Bande" d'un tel amplificateur peut attein- dre des valeurs élevées. En effet, le gain en boucle ouverte Go est sensiblement égal R3 à: 2±-- relation dans laquelle t2 et t3 représentent les résis- tances dynamiques d'émetteur des transistors Q2 et Q3. La bande passante BP en boucle ouverte est en général limitée par le pôle engendré par le réseau R3, C2, o C2 représente la somme des capacités au point 1, le choix des éléments permettant de rejeter les autres pôles à des fréquences supérieures à la bande passante. Le produit "Gain x Bande": Go x B, devient ainsi: G0xB = 0 2 lc( '2+': 3) C2 Pour fixer les idées, des valeurs typiques des différents paramètres sont: T 2 + T3 = 20. C2 = 5pF d'ou "GO x B " = 1600 MHz Les éléments R4, R5 et R6 permettent d'optimiser le gain de l'amplificateur et sa tension moyenne en sortie pour réaliser l'adap- tation entre le signal d'entrée et le circuit d'échantillonnage propre- ment dit. Le dimensionnement précis de ces éléments ainsi que celui des autres éléments et le choix des types de transistors dépend naturel- lement de l'application envisagée et est à la portée de l'homme de métier. La sortie SA1 de l'amplificateur A1 est reliée à l'entrée eE des circuits CEM, d'échantillonnage et de maintien. Un circuit d'échantillonnage et maintien est illustré par le schéma équivalent représenté sur la figure 5. Les symboles V et R représentent respectivement le géné- s s rateur de tension délivrant le signal et la résistance de sortie de l'amplificateur d'entrée A1, ri représente la résistance interne du circuit échantillonneur, CM la capacité mémoire et IE le courant de fuite de l'amplificateur de sortie vers l'impédance d'entrée Re de l'amplificateur A2. L'échantillonnage est commandé par un signal de commande VSE agissant sur une commutateur K. Un tel signal est représenté par le diagramme de la figure 6 o T traduit la durée de l'échantil- lonnage et T la récurrence de l'échantillonnage. Le commutateur K (figure 5) est fermé durant la période t et ouvert durant la période (T-). L'axe horizontal est l'axe des temps t. Le signal de commande VSE est un signal impulsionnel pouvant prendre deux états arbitrai- res "0" et "1" logiques. Il faut que l'on puisse recopier l'information analogique aux bornes de la capacité CM en un temps inférieur à t, ce qui conduit à la relation suivante: (Rs +ri)CM" I D'un autre côté, il faut que l'on puisse maintenir la tension analogique sans dégradation durant le temps (T - T), ce qui impose que Pl'on respecte la condition suivante: IE (T-l) - CAVavec AV" V, V étant la tension analogique mémorisée et AV représen- tant la perte de l'information aux bornes de C pendant l'intervalle de temps (T - T). On peut se fixer comme éléments de calcul les données typiques suivantes: - fréquence d'échantillonnage: 8 MHz environ, d'o T = 125 ns - durée d'échantillonnage: t = 25 ns d'o T - x = 100 ns On peut dès lors analyser le comportement du pont de diodes SCHOTTKY pour acquérir le signal vidéo. Pour l'acquisition du signal vidéo, on peut considérer deux cas. Selon le premier cas, la tension transmise à la borne d'en- trée eE passe d'une valeur V1 à une valeur V2 avec V1 Si l'on se replace dans les conditions d'un circuit réel à pont de diodes SCHOTTKY, la figure 7 illustre schématiquement ce cas de fonctionnement. La tension à la borne de sortie SE mémorisée par la capacité CM est égale à V1 avant échantillonnage et la tension à échan- tillonner est égale à V2 avec V1 La capacité CM va se charger à courant constant. Ce courant constant 1 est fourni par la conduction de la diode D4. Il transite de la même façon dans la diode D2 un courant 12 qui est absorbé par les circuits de commande de l'échantillonneur qui seront décrits ultérieurement. Ce courant est fourni par l'ampli- ficateur A1. La capacité CM va ainsi se charger jusqu'à ce que la tension atteigne la valeur V2. L'égalité des tensions aux bornes eE et SE provoque le passage en conduction des quatre diodes D1 à D4. Le courant I1 va se répartir dans les diodes D1 et D4, tandis que le courant 12 proviendra de la somme des courants traversant respectivement les diodes D2 et D3. Le condensateur CM ne reçoit aucune autre charge additionnelle car les deux courants I1 et 12 sont égaux, les tensions des bornes eE et SE étant identiques. De même, l'amplificateur d'entrée A1 ne délivre plus de courant vers le pont de diodes. Le deuxième cas à considérer est la condition inverse selon laquelle la tension transmise à la borne d'entrée passe de la valeur V1 à la valeur V2, mais cette fois avec V1 V2. Il faut pouvoir dans ce cas décharger la capacité mémoire CM de telle sorte que la tension à ses bornes puisse passer de V1 à V2 avec V2 ( La décharge de la capacité CM est obtenue par la mise en conduction des diodes D3 et D1. Dans ce cas, l'amplificateur d'attaque du pont de diodes doit être capable d'absorber le cou- rant Il. D'un autre côté, la capacité CM va se décharger avec le courant constant 12. Cette décharge du condensateur CM va durer tant que l'on n'aura pas égalité entre les tensions présentes aux bornes eE et SE- On assiste, dès lors que cette égalité est obtenue, à la conduc- tion des diodes D2 et D4 de sorte que l'on arrête la décharge de la capacité CM. On se retrouve ainsi avec la même situation que pour le premier cas: conduction simultanée des diodes D1 à D4, et annulation des courants de l'amplificateur d'entrée et du conden- sateur CM. En résumé, le pont associé à des circuits de commande peut se représenter suivant le schéma illustré par la figure 8. En effet, les circuits de commande de l'échantillonneur- bloqueur peuvent être représentés sous la forme d'un schéma équi- valent comprenant deux sources de tension VE et VF de résistances internes respectives R' et R" en parallèle sur une source de courant constant 13. A l'équilibre, une tension de valeur V en sortie SA1 de l'amplificateur A1 est recopiée aux bornes du condensateur CM. A la conduction du pont de diodes D1 à D#, un courantI circule dans la résistance R' et les deux branches du pont de diodes, D - D2, d'une part, D4 - D3, d'autre part. Ce courant est fourni par un générateur de tension VE. Ce courant obéit à la relation: VE - VC1 Il R' avecVC1 - V = Vd; relation dans laquelle Vd est la tension directe de conduction d'une diode et V la tension en sortie de l'amplificateur AI. Un courant 12 circule également dans la résistance R", fourni par le générateur de tension VF. Le courant obéit à la relation: VF - VD1 I2 - R" avec V - VD1 = Vd Les deux courants IIet 12 sont additionnés dans une source de courant 13, telle que la relation suivante soit satisfaite: 13 = I1 + 12 Au blocage du pont de diodes, comme représenté sur la figure 9, la source de courant 13 est commutée à la borne el, le courant 13 circule alors dans R', et la tension devient: VC2 = VE - (R' x 13) Cette tension, inférieure à V, provoque le blocage des diodes D1 et D4. La tension VF étant supérieure à la tension V, les diodes D2 et D3 sont bloquées, aucun courant ne circule dans la résistance R". La tension de la borne e2 est égale à VD2 = VF. La figure 10 représente le diagramme des tensions VCI, VDi, VC2 et VD2, à la conduction et au blocage du pont de diodes, par rapport au niveau de la te.nso-i V. On remarque sur ce diagramme que la tension V, c'est-à-di- re - tensor s Jr la borne d'entrée eE pe-ut évoluer entre les valeurs VC2 et VD2, pendant le blocage des diodes: la différence VD2 - VC2 représente l'amplitude maximale des tensions parasites pouvant être éliminées par le circuit d'échan- tillonnage. On remarque également que l'amplitude des impulsions aux bornes e1 et e2 dépend de la valeur de la tension V de sortie de l'amplificateur A1: si V croît, l'amplitude de l'impulsion à la borne e1 croît, et celle de l'impulsion à la borne e2 diminue; si V diminue, l'inverse se produit. On va maintenant décrire un exemple de réalisation pratique des circuits de commande de l'échantillonneur-bloqueur conforme à l'invention permettant d'obtenir le fonctionnement qui vient d'être explicité. Un telexemple de réalisation des circuits de commande CC est représenté sur la figure 11. Les sources de tension VE et VF, les résistances de source R' et R", la source de courant 13 des figures 9 et 10, et la commutation de cette sources entre les bornes e1 et e2 sont réalisées par deux ponts de résistances R'1 - R'2 et R'3 - R'4 associés à deux transistors bipolaires Q'1 et Q'2 de type NPN constituant un amplificateur différentiel à liaisons directes. Les circuits sont alimentés par une double source d'alimentation en tension, fournissant les tensions V+ et V- par rapport au potentiel de la terre. Les ponts de résistances R'1 - R'2 et R'3 - R'4 sont disposés entre une borne d'alimentation au potentiel V+ et la terre. Les points communs des résistances des ponts constituent les sorties SC1 et SC2 des circuits de commande et sont reliés aux bornes d'entrée e et e2 du pont de diodes. Ces points milieux sont également reliés aux collecteurs des transistors Q'1 et Q'2. Ceux-ci sont montés en émetteur commun relié à une borne d'alimentation, de potentiel V, par une résistance R'5. La borne d'entrée ec des circuits de commande CC est associée à un pont de résistance R'6 - R'7 dont le point commun est connecté à la base du transistor Q'I * Entre cette base et la terre sont disposées en parallèle, t.te- bêche, deux diodes D5 et D6. 25.86499 Enfin, la base du transistor Q'2 est reliée à la terre. La source de tension VE du schéma équivalent des figures S8 et 9 est constituée par la tension à vide du pont R'1 - R'2, soit: = R/ R'2 VE = V + + R' 2 R'1 R'2 avec une résistance interne équivalente R' =R R De la même manière, la source de tension VF est constituée par la tension à vide du pont R'3 R'4 soit: (R'I4 R'3 R'4 VF = V+ R +R' avec R" R3 +R' La source de courant 13 est réalisée par les transistors Q'1 ou Q'2' portés alternativement à la conduction par l'impulsion de commande appliquée sur la base de QI, la valeur du courant I3 étant déterminée par la résistance R5 tel que 13 = (V-)/R5. Le circuit de commande du transistor Q'I' à partir d'une impulsion de commande VSE, par exemple présentant les niveaux logiques "TTL": = OV, +4V, est donc constitué des résistances R'6 et R'7 et des diodes D5 et D6. Ce circuit permet de limiter l'excursion de tension sur la base du transistor Q'1, afin: - d'une part, d'augmenter la vitesse de commutation de l'ampli- ficateur différentiel Q'I, - Q'2, et - d'autre part, de contrôler la valeur du courant 13 pendant la conduction de Q'I, et de la rendre sensiblement égale à celle atteinte pendant la conduction de Q'2. Pour une valeur typique de tension de saturation de conduction des diodes égale à 0,7 Volts, on a: a/ IB V -0,7 2 RI5 V- b/ IB V_ I - R'5 relations dans lesquelles IB1 et IB2 sont les courants de base respectifs des transistors Q'I et Q'2. Les circuits de commande du dispositif échantillonneur-blo- queur selon l'invention présentent donc les avantages suivants: - Commande du pont de diodes par des niveaux continus bien définis (pas de liaison capacitive, ni selfique). - Possibilité de maintien de longue durée. - Temps d'acquisition très rapide, typiquement de l'ordre de 10 ns. - Symétrie des deux circuits de commande: ce qui permet que les signaux parasites, générés par les impulsions de commande et injectés dans la capacité mémoire se neutrodynent et que l'on puisse minimiser ainsi les signaux parasites d'échantillonnage résiduel. Enfin, d'un point de vue pratique, les circuits de commande CC de Péchantillonneur sont compatibles avec les circuits intégrés du commerce fournissant un signal logique, aux niveaux "TTL" par exemple ou a tout autre standard sans adaptation. Un tel circuit intégré sera utilisé pour générer le signal unique de commande VSE. Enfin, si l'on se reporte à nouveau au synoptique général de l'échantillonneur-bloqueur représenté sur la figure 3, le dispositif selon l'invention comprend un amplificateur de sortie A2 dont l'entrée est connectée à la borne SE. La figure 12 illustre un exemple de réalisation pratique d'un tel amplificateur. Cet amplificateur est connecté à une source d'alimentation fournissant un potentiel VA' par rapport à la terre, qui peut être de façon préférentielle, par souci de simplification, le potentiel VA alimentant l'amplificateur A1. Dans l'exemple illustré, l'amplificateur A2 comprend trois étages connectés en cascade comprenant chacun un transistor: Q"iy Q"2' Q"3; les deux derniers étant des transistors bipolaires de type NPN et le premier, pour des raisons qui vont être explicitées, un transistor à effet de champ de type DMOS. L'entrée eA2 est connectée à l'électrode de commande du transistor Q"I', celui-ci étant disposé en série entre une résistance R"I de charge reliée à la borne de potentiel VA' et une résistance 3 R", reliée à la terre. Le point Il de connexion entre le transistor Q"i et la résis- tance R"1 est relié directement à la base du transistor Q"2' de type PNP dont le collecteur est connecté à une résistance de charge R"5, elle-même connectée à la terre. L'émetteur de ce transistor est relié à la borne d'alimentation de potentiel VA par une résistance R"2. Enfin, la base du transistor Q"3 de l'étage de sortie, de type NPN, est reliée directement au collecteur du transistor Q"2. Le collecteur du transistor Q"3 est relié directement à la borne d'alimentation de potentiel VA' et son émetteur est relié, d'une part, à la borne de sortie S de l'amplificateur A2 et, d'autre part, via une résistance R"6, à la terre. Un réseau de contre-réaction comprenant une résistance R"4 est disposé entre le drain du transistor Q"I et l'émetteur du transistor Q"3. Les caractéristiques particulières demandées à l'amplifica- teur A2 vont maintenant être précisées. Le courant d'entrée doit être très faible, afin de conserver l'information de la capacité de mémorisation CM (figure 1), le plus longtemps possible, sachant que la perte d'information AVE, aux bornes de cette capacité CM est égale à: = E xAt àVE E M avec IE le courant d'entrée du transistor QI" et Et le temps d'interruption entre deux échantillons successifs. Pour minimiser ce courant d'entrée, le transistor employé est de préférence un transistor à effet de champ, en technologie DMOS. L'impédance de sortie doit également être faible, afin de réaliser l'interface avec un étage de restitution de la composante continue ou avec un câble coaxial. L'impédance de sortie ZS de ce montage est donnée par la relation: Zs=R"4 2 /63 relation dans laquelle P2 est je ?i-- e- courant du transistor Q"2 et, 3 est le gain en courant du transistor Q"3 La bande passante doit être supérieure à la fréquence maxi- male contenue dans le signal échantillonné. Le contrôle de la bande passante est réalisé par une capacité CB disposée entre le point Il et l'émetteur du transistor Q"2. En effet, la fréquence de coupure fc de cet amplificateur est égale à: fc = 2; C R Go avec RA la résistance apparente au point Il et Go le gain en boucle ouverte de l'amplificateur A2. L'invention n'est naturellement pas limitée aux seuls exemples de réalisation précisément décrits mais s'étend à toutes variantes à la portée de l'homme de métier. Le dispositif échantillonneur-bloqueur à pont de diodes selon l'invention peut être associé à tout -dispositif à transfert de charges, notamment lorsqu'il est nécessaire d'avoir un temps d'acquisition court, un temps de maintien long et un faible résidu d'échantillon- nage, pour l'extraction des informations en sortie de ce type de dispositifs. REVENDICATIONS 1. Dispositif échantillonneur-bloqueur comprenant, connectés en cascade, un premier étage amplificateur (A1) recevant un signal à échantillonner sur son entrée (e), un étage d'échantillonnage et de mémorisation analogique (CEM) du signal de sortie du premier étage amplificateur (A1) et un second étage amplificateur (A2), l'étage d'échantillonnage et de mémorisation analogique comprenant un pont de diodes (D1 - D4) comportant deux branches parallèles de diodes disposées tête-bêche, connectées entre une borne d'entrée (eE) recevant le signal de sortie (SA1) du premier étage ampli- ficateur (A1) et une borne de sortie (SE) connectée d'une part, à l'entrée (eA2) du deuxième étage amplificateur (A2) et, d'autre part, à un organe de mémorisation analogique (CM), caractérisé en ce qu'il comprend des circuits de commande d'échantillonnage (CC) à liaisons continues comprenant des premier et second générateurs de tension de même polarité reliés chacun, d'une part à des première et seconde bornes (el, e2) constituées chacune par le point commun entre deux diodes tête-bêche de chacune des branches du pont et, d'autre part, à une borne commune à un potentiel de référence, un générateur de courant constant (13) et des moyens de commutation commandés par des signaux impulsionnels d'échantillonnage (VSE) présentant des premier et second niveaux, ces moyens de commu- tation connectant le générateur de courant constant (13) à la première borne du pont de diodes pendant un premier intervalle de temps (t), lorsque les signaux d'échantillonnage (VSE) sont au premier niveau et à la seconde borne dans le cas contraire, de manière à commander la conduction du pont de diodes (D1-D4) par des signaux impulsionnels complémentaires (SC1, SC2) et la recopie de l'amplitude des signaux présents sur la borne d'entrée (eE) dans l'organe de mémorisation analogique (CM) pendant le premier inter- valle de temps (T). 2. Dispositif selon la revendication 1, caractérisé en ce que le potentiel de référence est le potentiel de la terre et en ce que les premier et second générateurs de tension sont constitués par une première source de tension constante (V), dont un pôle est relié à la terre, et un diviseur à deux résistances (R'1 - R'2, R'3 - R') en série connectées entre l'autre pôle de la première source dje tension (V+) et la terre, le point commun entre les résistances en série étant connecté à la première borne (el) pour le premier générateur et à la seconde borne (e2) pour le second générateur. 3. Dispositif selon la revendication 2, caractérisé en ce que les moyens de commutation sont constitués par un amplificateur diffé- rentiel symétrique comprenant des premier (Q'1) et second (Q'2) transistors montés en émetteurs couplés, dont les collecteurs sont reliés respectivement aux première (e1) et seconde (e2) bornes du pont de diodes, la base du second transistor (Q'2) étant reliée à la terre et la base du premier transistor (Q'1) recevant les signaux périodiques d'échantillonnage et en ce que le générateur de courant constant est constitué par un circuit comprend une résistance (R'5) et une seconde source de tension constante (V-) de polarité opposée à la première source de tension constante (VI+), la résistance (R'5) étant disposée entre les émetteurs des premier (Q'1) et second (Q'2) transistors et cette seconde source de tension constante (V-), de manière à ce qu'un courant (I3) d'amplitude constante circule dans l'un ou l'autre des deux transistors de l'amplificateur différentiel selon l'état des signaux d'échantillonnage. 4. Dispositif selon l'une quelconque des revendications I à 3, caractérisé en ce que les diodes (D1-D4) du pont sont des diodes SCHOTTKY. 5. Dispositif selon l'une quelconque des revendications 1 à 3, caractérisé en ce que l'organe de mémorisation analogique est un condensateur (CM). 6. Dispositif selon la revendication 1, caractérisé en ce que l'amplificateur (A1) du premier étage est un amplificateur diffé- rentiel à transistors montés en émetteurs couplés à configuration superP, à impédance de sortie optimisée à l'impédance présentée par le pont de diodes (D1-D4). 7. Dispositif selon la revendication 1, caractérisé en ce que l'amplificate'ir (A2) du second étage comporte un étage d'entrée à transistor à effet de champ en technologie "DMiOS". 8. Dispositif selon l'une quelconque des revendications 1 à 7, caractérisé en ce que le signal à échantillonner est un signal délivré par un dispositif photo-sensible à transfert de charges. 9. Dispositif selon l'une quelconque des revendications 1-à 7, caractérisé en ce que le signal à échantillonner est un signal de type vidéo délivré par un dispositif photo-sensible à transfert de charges formant la rétine d'une caméra de télévision.