FR 2585907 A1 19870206 FR 8611100 A 19860731 La présente invention concerne des systèmes de transmission par signal porteur sur le réseau électrique. L'invention porte plus particulièrement sur un procédé et un dispositif originaux pour composer des messages et extraire des données contenues dans des messages, de façon à obtenir une meilleure immunité au bruit dans un système de transmis- sion par signal porteur sur le réseau électrique. Les systèmes de transmission utilisant le réseau électrique sont devenus récemment une solution viable pour la réalisation de liaisons de transmission dans de nombreu- ses applications. Bien que diverses autres liaisons de transmission de données, comme des liaisons optiques, RF, ultrasonores et câblées possèdent des avantages dans cer- tains domaines, chacune d'elles présente des limitations de ses possibilités d'application. Par exemple, les liaisons optiques ne fonctionnent qu'en visibilité directe, les liaisons RF sont restreintes par de nombreux règlements, les liaisons ultrasonores sont arrêtées par les murs et les liaisons câblées exigent une installation coûteuse de lignes de transport de signal. Le système de transmission par signal porteur sur le réseau électrique permet d'utili- ser des lignes d'énergie alternative préexistantes dans la liaison de transmission. Dans de nombreuses applications telles que des techniques de gestion d'énergie d'immeubles, l'utilisation de systèmes de transmission utilisant le réseau électrique permet de ramener à une tâche relativement simple l'instal- lation de systèmes de ce type dans des immeubles existants. L'utilisation du réseau électrique alternatif évite toute mise en place de câbles après la construction pour l'instal- lation de dispositifs de télécommande qui commandent des dispositifs consommateurs d'énergie tels que des compres- seurs, des moteurs, et des appareils de chauffage, de clima- tisation et d'éclairage. Ces dispositifs de télécommande et des dispositifs détecteurs supplémentaires peuvent communi- quer par le réseau électrique. L'utilisation du réseau électrique alternatif en tant que support de transmission permet de transférer direc- tement des données par le réseau électrique alternatif en compagnie du courant alternatif normal. On trouve dans le réseau électrique alternatif non seulement le signal indési- rable correspondant de façon caractéristique à une tension efficace de 117 volts, mais également des pointes de tension se mesurant en kilovolts, qui constituent des difficultés de conception fondamentales pour des circuits émetteurs- récepteurs à courants porteurs. Dans des environnements industriels, il existe un niveau de bruit parasite encore plus élevé, produit par des moteurs, des compresseurs et d'autres équipements industriels, qui est susceptible de produire des erreurs dans les données transmises sur les lignes d'énergie. A des cadences de données faibles telles que 1200 bauds, on dispose actuellement d'émetteurs-récepteurs à courants porteurs pour le réseau électrique et de disposi- tifs de traitement de données, capables d'assurer l'immunité au bruit. Cependant, lorsque les cadences de données augmen- tent, comme par exemple à une cadence de 2300 bauds, le bruit présent sur le réseau électrique devient un facteur plus important en ce qui concerne l'apparition de données erronées. L'invention a donc pour but de procurer un système de transmission par le réseau électrique, de type nouveau et perfectionné, capable de fonctionner à des cadences de don- nées accrues, avec une meilleure immunité vis-à-vis du bruit lié à des erreurs dans les données. Un autre but de l'invention est de procurer un for- mat de message pour l'émission et la réception de données dans un système de transmission sur le réseau électrique à fiabilité élevée. L'invention porte sur un dispositif de composition de messages de données pour la transmission par un signal porteur sur le réseau électrique, qui permet de structurer des données parallèles pour l'émission en série sur un réseau électrique. De plus, le dispositif de composition de message extrait des données série reçues par le réseau électrique, des données parallèles qui peuvent ensuite être traitées. On utilise un micro-contrôleur pour structurer un train de don- nées d'entrée d'une largeur d'un multiplet, de façon à don- ner un train de bits de message de sortie pour l'émission en série sur un réseau électrique. Le micro-contrôleur extrait un train de données de sortie d'une largeur d'un multiplet, à partir d'un train de bits de message d'entrée série reçu sur le réseau électrique. Le micro-contrôleur, fonctionnant sous la commande d'un programme, comprend des moyens de com- position de message qui réagissent à des multiplets de don- nées parallèles consécutifs apparaissant dans le train de données d'entrée d'une largeur d'un multiplet, en générant une partie de préambule du train de bits de message de sor- tie série, en convertissant le train de données d'entrée d'une largeur d'un multiplet en une partie de données du train de bits de message de sortie série, et en générant une partie de total de contrôle du train de bits de message de sortie. Le micro-contrôleur comprend des moyens d'extraction qui réagissent à un train de bits de message d'entrée série comportant une partie de préambule, une partie de données et une partie de total de contrôle, en extrayant de la partie de données des bits du message d'entrée un train de données de sortie d'une largeur d'un multiplet, comprenant des mul- tiplets de données parallèles consécutifs. Les moyens de composition de message calculent le total de contrôle du message de sortie à partir des multiplets de données qui apparaissent dans le train de données d'entrée d'une largeur d'un multiplet. Les moyens d'extraction se synchronisent sur le train de bits du message d'entrée et ils calculent une valeur de total de contrôle correspondant aux bits de la par- tie de données reçue du train de bits du message d'entrée, et ils comparent la valeur de total de contrôle calculée avec les bits présents dans la partie de total de contrôle du train de bits du message d'entrée, et ils fournissent des données de sortie d'une largeur d'un multiplet après vérifi- cation du total de contrôle. Le système comprend en outre des moyens émetteurs-récepteurs destinés à convertir le train de bits de sortie en un train de bits de message de sortie en modulation par saut de fréquence, et à convertir également un train de bits de message d'entrée en modulation par saut de fréquence en un train de bits série correspon- dant. Des moyens de couplage sont prévus pour transmettre au réseau électrique les signaux provenant de l'émetteur- récepteur et pour transmettre à l'émetteur-récepteur les signaux provenant du réseau électrique. Des moyens d'échan- tillonnage sont prévus pour conditionner un train de bits de message d'entrée provenant de l'émetteur-récepteur, pour l'application aux moyens d'extraction. Des moyens de détec- tion de signal porteur sont prévus pour valider les moyens d'extraction de façon qu'ils traitent un train de bits de données d'entrée, sous l'effet de la détection du train de bits de données du message d'entrée. L'utilisation du micro-contrôleur de l'invention dans le système de transmission sur le réseau électrique, permet d'effectuer un transfert de données sur un réseau électrique avec des cadences de données accrues, avec une moindre sensibilité au bruit. D'autres caractéristiques et avantages de l'inven- tion ressortiront de la description détaillée qui suit, fai- te en relation avec les dessins annexés dans lesquels les éléments analogues sont toujours désignés par les mêmes références et dans lesquels: La figure 1 est un schéma synoptique d'un système de transmission par signal porteur sur le réseau électrique, de type caractéristique; La figure 2 est un schéma synoptique d'un exemple d'une paire de modules de commande utilisant le système de transmission par signal porteur sur le réseau électrique conforme à l'invention, et ce schéma montre également des signaux associés; La figure 3 est un schéma des circuits émetteurs- récepteurs de signal porteur acheminé sur le réseau électri- que, et de circuits de détection de signal porteur; La figure 4 est un schéma des circuits d'échantil- lonnage de données et des circuits du micro-contrôleur; La figure 5 est une représentation graphique du format de message utilisé dans l'invention; La figure 6 est une représentation graphique des caractéristiques temporelles des échantillons prélevés dans une période de bit. La figure 1 représente sous forme de schéma synop- tique un système de gestion d'énergie pour un magasin. L'énergie d'entrée du magasin, qui est par exemple de l'énergie triphasée à 480 volts, est fournie sur des lignes d'énergie 10 et 12 pour alimenter des équipements du magasin tels que des équipements de chauffage, de ventilation et de climatisation, et un équipement de réfrigération. L'énergie d'entrée du magasin est appliquée par la ligne 12 au trans- formateur 14 qui abaisse la tension de l'énergie d'entrée et, dans cet exemple, ce transformateur fournirait de fagon caractéristique de l'énergie triphasée à 208 volts. On peut utiliser l'énergie à 208 volts pour l'éclairage et divers autres équipements du magasin. Des modules de commande binaires 22 et 24 sont respectivement connectés à la ligne d'énergie 10 par des lignes 18 et 20. Les modules de com- mande binaires 22 et 24 utilisent les lignes d'énergie 10 et 16 en tant que réseau de transmission pour la communication avec d'autres modules. Les modules de commande binaires 22 et 24 commandent les équipements qui absorbent de l'énergie à partir de la ligne d'énergie 10. De façon similaire, des modules de commande binaires 26 et 28 sont respectivement connectés à la ligne d'énergie 16 par des lignes 30 et 32. Les modules de commande binaires 26 et 28 communiquent mutuellement par la ligne d'énergie 16 et ils communiquent avec d'autres modules par les lignes d'énergie 16 et 10. Les modules de commande binaires 26 et 28 commandent les équipe- ments qui absorbent de l'énergie à partir de la ligne d'énergie 16. Pour assurer un couplage permettant la communica- tion entre différents niveaux de tension d'alimentation, c'est-à-dire de part et d'autre du transformateur 14, et entre des lignes correspondant à des phases différentes, on utilise un pont 34. Le pont 34 applique sur les lignes 36 et 38 les messages de données fournis par les modules, pour leur faire contourner le transformateur 14. Un module d'interface d'ordinateur de magasin 40 est connecté à la ligne 16 par la ligne 42. Le module d'in- terface d'ordinateur de magasin 40 permet l'accès aux com- munications par l'ordinateur de magasin 44 qui est connecté par la ligne 46 au module d'interface d'ordinateur de maga- sin 40. On peut utiliser l'ordinateur de magasin 44 pour transférer des paramètres de commande et pour permettre l'accès à des données en vue de la génération de compte- rendus concernant les conditions de gestion d'énergie. La fonction d'interface entre l'opérateur et l'ordinateur de magasin est assurée par le terminal à écran cathodique 48, qui est connecté par la ligne 50 à l'ordinateur de magasin 44. De plus, une imprimante 52 est connectée par la ligne 54 à l'ordinateur de magasin 44 pour fournir des compte-rendus sur papier concernant les conditions du système. Des modules d'entrée analogiques (MIA) 56 et 58 sont respectivement connectés à la ligne 16 par les lignes et 62. Les modules d'entrée analogiques 56 et 58 sont connectés à des capteurs analogiques tels que des capteurs de température et de pression (non représentés). Les modules d'entrée analogiques fournissent des données aux modules de commande binaires pour le calcul d'ordres de commande des équipements. La figure 2 représente sous forme de schéma synoptique la partie de transmission d'un exemple d'une pai- re de modules de commande binaires (MCB) 100 et 102. Le module 100 comprend un microprocesseur 102 qui échange des données avec le micro-contrôleur 106 par l'intermédiaire de la ligne 104. Le micro-contrôleur 106 compose des messages de données pour l'émission sur la ligne 108 vers l'émetteur- récepteur 110. L'émetteur-récepteur 110 module les données numériques en un signal analogique pour la transmission sur la ligne d'énergie 112. Lorsque l'émetteur-récepteur 100 reçoit un message provenant du module 102, il convertit le signal analogique en un signal sous forme numérique qui est dirigé par les lignes 114 vers l'échantillonneur 116. L'échantillonneur 116 dirige un signal de données vers le microcontr81eur 106, par la ligne 118. On utilise le détecteur de signal porteur 120 en combinaison avec l'émetteur-récepteur 110, pour détecter la présence d'un signal porteur valide sur la ligne d'énergie. On utilise le détecteur de signal porteur dans le système, du fait du conflit qui est une possibilité inhérente à un système modulaire multiple. Lorsque le détecteur de signal porteur 120 détecte un signal porteur valide, il applique sur la ligne 122 un signal de validation dirigé vers le micro-contrôleur 106, pour autoriser ce der- nier à traiter les données regues par l'intermédiaire de l'émetteur-récepteur 110 et de l'échantillonneur 116. Le module 102 est similaire au module 100 dans la mesure o un émetteurrécepteur 126 et un détecteur de signal porteur 128 sont connectés à la ligne d'énergie. Le signal de sortie de l'émetteur-récepteur 126 est dirigé vers l'échantillonneur 132 par la ligne 130. Le signal de sortie de l'échantillonneur 132 est transmis par la ligne 134 vers le micro-contrôleur 136. Le micro-contrôleur 136 est égale- ment connecté à l'émetteur-récepteur 126 et au détecteur de signal porteur 128 par les lignes respectives 138 et 140. La ligne 142 transmet des données entre le micro-contrôleur 136 et le microprocesseur 144. La figure 2 montre un exemple de segment de messa- ge émis, qui est dirigé du micro-contrôleur 106 vers l'émetteur-récepteur 110 par la ligne 108. Dans le segment de message émis sur la ligne 108, les bits i et i+2 sont représentés avec un niveau logique "0", tandis que les bits i+1 et i+3 ont le niveau logique "1". Lorsque le segment de message émis est appliqué à la ligne d'énergie 112, du bruit parasite induit sur la ligne d'énergie par des moteurs, des compresseurs et d'autres équipements électriques, peut appa- raitre simultanément à la transmission du message. Ce bruit peut produire des erreurs dans les données o le rejet du message, considéré comme étant invalide. Lorsque le module 100 émet un message, le module 102 ainsi que tous les autres modules connectés au réseau reçoivent le message. Un segment de message reçu, sur la ligne 130 du module 102, correspond au segment de message émis sur la ligne 108 du module 100. Le segment de message reçu est caractérisé par la présence d'impulsions de bruit parasites pendant les périodes de bit. Par exemple, une impulsion de bruit 150 apparaît pendant la période de bit i. De façon similaire, des impulsions de bruit 152 et 154 sont présentes pendant le bit i+1, tandis que des impulsions de bruit 156 et 158 apparaissent pendant le bit i+2. Le segment de message reçu est conditionné par l'échantillon- neur 132, dont le fonctionnement sera décrit ultérieure- ment, de façon à produire un segment de message pratique- ment exempt de bruit qui correspond au segment de message émis. En appliquant au micro-contrôleur 136, à partir de l'échantillonneur 132 et par la ligne 134, le segment de message conditionné, le risque que le micro-contrôleur 136 interprète le bit de façon incorrecte est considérablement réduit. En l'absence de l'utilisation de l'échantillonneur 132, le micro-contrôleur 136 peut interpréter de façon erronée une impulsion de bruit, comme l'impulsion de bruit 154 pendant le bit i+1, comme un état logique valide dans le message. Du fait de l'utilisation de l'échantillonneur 132, les messages reçus sont conditionnés de façon à faire dispa- raître toutes ces impulsions de bruit présentes dans les bits, ce qui évite une lecture erronée des données. La figure 3 représente les circuits de l'émetteur- récepteur et les circuits de détection de signal porteur. Sur la figure 3, des données sont émises par les lignes A, B et C du réseau électrique alternatif d'entrée, et ces don- nées sont appliquées par des condensateurs 200a - 200c à l'enroulement 202 du transformateur 204 dont l'autre borne est connectée à la ligne de neutre N. Chaque condensateur a - 200c isole mutuellement les phases A-C du réseau électrique alternatif, tout en permettant le transfert de données sur chaque ligne de phase. Un second enroulement 206 du transformateur 204 est en couplage inductif avec l'enrou- lement 202. Une extrémité de l'enroulement 206 est connectée à un potentiel positif de 18 volts et est connectée à la masse par un condensateur 208. Un condensateur 210 est con- necté entre les extrémités de l'enroulement 206. Le conden- sateur 210 et l'enroulement 206 forment un circuit oscillant qui atténue le bruit présent dans le message. L'autre extré- mité de l'enroulement 206 est connectée par une résistance 212 à un point 214. Le circuit de couplage par transforma- teur qui est décrit assure le couplage bidirectionnel des signaux porteurs émis et reçus par le réseau électrique, entre les lignes d'énergie et le module. On envisage la pos- sibilité de connecter le module à une seule phase du réseau électrique. Le point 214 est connecté à la cathode d'une diode zener 216 dont l'anode est connectée à la masse. Le point 214 est également connecté à la borne d'entrée/sortie de signal porteur (E/S P) de l'émetteur-récepteur de signal porteur transmis par le réseau électrique. L'émetteur-récepteur 218 est de façon caractéristique un émetteur-récepteur de cou- rant porteur fabriqué par National Semiconductor Corpora- tion, Santa Clara, Californie, portant la référence LM1893. Le fonctionnement de l'émetteur-récepteur 218 est décrit dans les publications suivantes: "A New Carrier Current Transceiver I.C" par Mitchell Lee, IEEE Transactions on Con- sumer Electronics, Part 1, Volume CE-28, no 3, août 1982; et "A Carrier Current Transceiver I.C. for Data Transmission over the AC Power Lines" par Dennis M. Miticelli et Michael E. Wright, IEEE Journal of Solid State Circuits, Volume SC-17, n 6, décembre 1982. L'émetteur-récepteur 218 conver- tit un signal numérique sous la forme d'un train de bits, reçu sur une entrée de données d'émission (TxD) en un signal de sortie analogique en modulation par saut de fréquence, lorsqu'un signal logique à l'état haut ou "1" est appliqué sur une entrée de sélection d'émission/réception (Tx/Rx). L'entrée Tx/Rx est connectée par une résistance 226 à un potentiel positif de 5 volts. L'émetteur-récepteur 218 pré- sente en sortie le signal émis et ce signal est dirigé vers un étage amplificateur qui est extérieur à l'émetteur- récepteur 218. L'étage amplificateur comprend une résistance 220 qui est connectée entre la base et l'émetteur d'un transis- tor 222 dont la base est connectée à la borne de base d'étage amplificateur d'émetteur-récepteur (BB), et un émetteur qui est connecté à la borne d'émetteur d'étage amplificateur d'émetteur-récepteur (BE). Le collecteur du transistor 222 est connecté au point 214. L'émetteur du transistor 222 est connecté à la masse par l'intermédiaire de la résistance 224. Pendant le fonctionnement en mode de réception, l'entrée Tx/Rx est attaquéepar un signal à l'état logique bas ou "O". Un signal porteur d'entrée provenant du point 214 et qui est appliqué à l'entrée E/S P, se présente sous la forme d'un train de bits série en modulation par saut de fréquence (FSK). L'émetteur-récepteur convertit les don- nées FSK sous une forme numérique, de façon à faire apparaî- tre un train numérique de bits série correspondant sur une sortie de réception (RxD). On utilise un circuit de visualisation associé à l'émetteur-récepteur 218 pour indiquer si l'émetteur- récepteur est dans le mode d'émission ou le mode de récep- tion. Le circuit de visualisation comprend un inverseur 228 dont l'entrée est connectée à l'entrée Tx/Rx et dont la sortie est connectée à la cathode de la diode électrolumi- nescente (DEL) 230. L'anode de la DEL 230 est connectée par l'intermédiaire d'une résistance 232 à un potentiel positif de 5 volts. Lorsque le signal Tx/Rx est à l'état haut, ce qui correspond au mode d'émission, la DEL 230 conduit, ce qui l'éclaire pour indiquer le mode d'émission. La sortie de données de réception (RxD) est connectée de façon simi- laire par une résistance 238 à un potentiel positif de volts. L'entrée Tx/Rx est également connectée à l'anode de la diode zener 234. La cathode de la diode 234 est con- nectée à la masse par le condensateur 236, et à l'entrée (ALC) de l'émetteur-récepteur 218, par la résistance 237. On utilise cette partie des circuits d'émetteur-récepteur pour commander le circuit de commande automatique de niveau de l'émetteur-récepteur 218. L'énergie d'alimentation qui est appliquée à l'émetteur-récepteur 218 correspond de façon caractéristique à une tension positive de 18 volts, et elle est appliquée à une entrée V+. L'entrée V+ est également connectée à la masse par l'intermédiaire de condensateurs 240 et 242 connec- tés en parallèle. L'émetteur-récepteur 218 comprend une diode zener de référence interne de 5,6 volts, connectée à une entrée Z qui est ellemême connectée à un potentiel positif de 18 volts par l'intermédiaire de la résistance 244. Le condensateur 246 est connecté entre les entrées CAP 1 et CAP 2, tandis que l'entrée FREQ est connectée à la masse par l'intermédiaire de la résistance 248 et du potentiomètre 250, connectés en série, qui définissent la fréquence centrale du signal porteur. Une entrée de limiteur/filtre (LF) est con- nectée à la masse par l'intermédiaire du condensateur 252. De façon similaire, une entrée de condensateur de blocage de décalage (OHCAP) et l'entrée d'intégrateur de bruit (NI) sont respectivement connectées à la masse par l'intermédiaire de condensateurs 254 et 256. Une entrée de filtre d'émetteur- récepteur à boucle de verrouillage de phase (PLLF1) est con- nectée à une seconde entrée de filtre à boucle de verrouil- lage de phase (PLLF2), par l'intermédiaire d'une résistance 258 et d'un condensateur 260 connectés en série. Des moyens de dét6ction de signal porteur sont connectés au point 214 par l'intermédiaire de l'interrupteur ou du cavalier 262. Un condensateur 264 et une résistance 266 connectés en série relient le point 214 à l'entrée non inverseuse de l'amplificateur 268, par l'intermédiaire du cavalier 262. L'entrée non inverseuse de l'amplificateur 268 est également connectée à la masse par l'intermédiaire de la résistance 270. Des diodes 272 et 274 connectées tête-bêche, sont branchées entre l'entrée non inverseuse de l'amplificateur 268 et la masse, de façon à limiter l'ampli- tude du signal appliqué au circuit de détection de signal porteur lorsque l'émetteur-récepteur est en cours d'émission sur le réseau électrique. Un condensateur 264 et une résis- tance 266 connectés en série sont incorporés dans le circuit de détection de signal porteur pour éviter une mise en court-circuit de la sortie de l'émetteur-récepteur lorsque ce dernier est en cours d'émission sur le réseau électrique. L'entrée inverseuse de l'amplificateur 268 est connectée au curseur du potentiomètre 276. Le potentiomètre 276 est connecté entre la masse et une extrémité de la résistance 278. L'autre extrémité de la résistance 278 est connectée à un potentiel positif de 5 volts. Un condensateur 280 est connecté entre l'entrée inverseuse de l'amplifica- teur 268 et la masse. L'alimentation de l'amplificateur 268 est assurée par une entrée de tension connectée à un poten- tiel de 5 volts, et l'entrée de tension d'alimentation est également connectée à la masse par un condensateur 282. L'amplificateur 268 est de façon caractéristique une moitié d'un double amplificateur en circuit intégré LM383. La sortie de l'amplificateur 268 est connectée à l'anode de la diode 284 tandis que la cathode de cette diode est connectée à la masse par l'intermédiaire du condensateur 286. La sortie de l'amplificateur 268 est également connec- tée à un potentiel positif de 5 volts par l'intermédiaire d'une résistance 288. Une résistance 290 est connectée entre l'anode et la cathode de la diode 284. Le point de connexion de la cathode de la diode 284, de la résistance 290 et du condensateur 286 est connec- té à l'entrée inverseuse de l'amplificateur 292. L'amplifi- cateur 292 est de façon caractéristique l'autre moitié du double amplificateur en circuit intégré LM383. La sortie de l'amplificateur 292 est connectée à l'entrée non inverseuse de cet amplificateur par l'intermédiaire d'un réseau de réaction qui comprend les résistances 294, 296, 298 et 300. Un potentiel positif de 5 volts est appliqué au réseau de réaction. Le potentiel positif de 5 volts est appliqué par l'intermédiaire de la résistance de limitation de courant 302 à l'anode de la DEL 304, tandis que la cathode de cette DEL est connectée à la sortie de l'amplificateur 292. La DEL 304 s'éclaire lorsqu'un signal porteur a été détecté. Le fonctionnement de base du circuit détecteur de signal porteur est tel que le signal reçu sur l'entrée non inverseuse de l'amplificateur 268 est amplifié et émis vers le réseau redresseur (diode 284, résistance 290), qui charge alors le condensateur 286. Il existe sur le condensateur 286 une tension continue filtrée qui est fonction de l'amplitude du signal porteur à l'entrée de l'amplificateur 268. L'étage de sortie (amplificateur 292 et réseau de réaction) du cir- cuit de détection de signal porteur est fondamentalement un circuit comparateur. Lorsque la tension sur le condensateur 286 atteint la tension de référence qui est établie sur l'entrée non inverseuse de l'amplificateur 292, la tension de sortie de l'amplificateur 292 change d'état. Par consé- quent, un "1" ou un "0" logique est présent sur la sortie de l'amplificateur 292, et cet état logique constitue le signal DETPOR qui dépend de la présence d'un signal porteur à l'en- trée de l'amplificateur 268. Le potentiomètre 276 permet de régler le seuil du comparateur 268, de façon à fixer la sen- sibilité de l'étage de sortie en ce qui concerne la détec- tion d'un signal porteur. La figure 4 représente des moyens d'échantillonna- ge destinés à échantillonner les données reçues par l'émet- teur-récepteur à partir du réseau électrique. La figure 4 montre également un micro-contrôleur destiné à composer des messages de données pour l'émission sur le réseau électri- que, et à extraire des données à partir d'un message composé qui est reçu. Les moyens d'échantillonnage comprennent des regis- tres à décalage 400 et 402, un compteur 404 et des portes logiques 406 et 408. Les registres à décalage 400 et 402 sont des registres à décalage à entrée série/sortie parallè- le à 8 bits, qui portent de façon caractéristique la référen- ce 74HC164. Le registre à décalage 400 comporte une paire d'entrées de signal (A et B) connectées à la sortie RxD de l'émetteur-récepteur 218, et une entrée d'horloge (CLK) qui est connectée à un oscillateur à 40 kHz (non représenté). L'entrée de remise à zéro (CLR) du registre à décalage 400 est connectée à une sortie (D2) du micro-contrôleur 410. Une sortie (QA) du registre à décalage 400 est connectée à une entrée d'une porte OU-EXCLUSIF 406. Une autre sortie (QH) du registre à décalage 400 est connectée à une paire d'entrées de signal (A et B) du registre à décalage 402. L'entrée d'horloge (CLK) du registre à décalage 5402 est connectée à l'oscillateur à 40 kHz. L'entrée de remi- se à zéro (CLR) du registre à décalage 402 est connectée à la sortie (D1) du micro-contrôleur 410. Un interrupteur ou un cavalier 412 permet de connecter sélectivement la sortie du registre à décalage 402 (sortie QF ou sortie QH) à une autre entrée de la porte 406. La sortie de la porte 406 est con- nectée par l'inverseur 408 à une entrée de validation de comptage (CTEN) du compteur 404. Le compteur 404 est un compteur binaire réversible à 4 bits qui est de façon caractéristique du type 74HC191. La sortie sélectionnée (QF ou QH) du registre à décalage 402 est connectée à l'entrée de sélection de sens croissant/ décroissant (DN/UP) du compteur 404. L'entrée d'horloge (CLK) du compteur 404 est également connectée à l'oscilla- * teur à 40 kHz, tandis que l'entrée de chargement de données (LD) est connectée à la sortie D1 du micro-contrôleur 410. Les entrées de données du compteur 404 (A, B, C et D) sont maintenues à l'état bas par connexion à la sortie de l'in- verseur 414 dont l'entrée est connectée par la résistance 416 à un potentiel positif de 5 volts. Un interrupteur ou un cavalier 418 connecte sélectivement l'entrée de données A du compteur à la sortie de l'inverseur 414 ou au potentiel de volts, par l'intermédiaire de la résistance 416. La sortie (QD) du compteur 404 est connectée à l'entrée A4 du circuit tampon 420 qui comporte une sortie correspondante Y4 connec- tée à l'entrée G3 du micro-contrôleur 410. Le micro-contrôleur 410 est un micro-contrôleur en une seule puce, comme par exemple une puce de micro- contrôleur portant la référence COP440, fabriquée par Natio- nal Semiconductor Corporation. Le micro-contrôleur 410 com- porte une unité arithmétique et logique interne, une mémoire de programme, des circuits tampons d'entrée et de sortie, une logique de commande/décodage d'instructions, ainsi qu'un bus de données interne. Le micro-contrôleur 410 est programmé de fagon à fonctionner à la manière d'un "émetteur-récepteur asynchrone universel intelligent", de façon à composer des messages à partir de multiplets de données à 8 bits, reçus à partir d'un microprocesseur (non représenté) sur un bus de données (bus D, DO - D7), sur les accès LO - L7 du micro- contrôleur 410, qui sont connectés à un registre tampon interne. Les données d'entrée sont appliquées à une mémoire vive, par un bus de données interne, en vue du traitement. Les accès RO - R7 du micro-contrôleur 410 sont connectés au bus d'adresse à huit bits (bus A, AO - A7) du microproces- seur. L'oscillateur (non représenté) applique un signal d'horloge à 4 MHz à l'entrée d'horloge (CLK1) du micro- contrôleur 410, pour définir le rythme de fonctionnement du processeur. Le micro-contrôleur 410 peut être restauré par le microprocesseur en plaçant le signal TRE RST+ à un niveau logique "1", ou par le matériel, pendant une condition de mise sous tension qui place le signal MR+ à un niveau logique "1". Ces deux signaux sont appliqués par la porte 402 à l'entrée de restauration (REST) du micro-contrôleur 410. Le microprocesseur applique le signal (TRE SEL-) à l'entrée G1 du micro-contrôleur 410, par l'intermédiaire du circuit tam- pon 420. Ce signal (lorsqu'il est placé à un niveau logique "0") est utilisé pour déclencher un transfert de données du circuit tampon 420 vers l'entrée H2 du micro-ordinateur 410, par l'intermédiaire de l'interrupteur ou du cavalier 428. On utilise ce signal en association avec G1 pour indiquer un transfert d'écriture (niveau logique "0") ou un transfert de lecture (niveau logique "1"). Le micro-contrôleur 410 fournit le signal (TRE RDYI-) provenant de la sortie GO du micropro- cesseur. On utilise ce signal pour indiquer le moment auquel un transfert de données a été achevé. Le signal de détection de signal porteur (DETPOR-) qui provient du circuit de détec- tion de signal porteur est appliqué à une entrée (IN2) du micro-ordinateur 410. Le signal de détection de signal por- teur autorise le microprocesseur à commencer le traitement d'un train de données reçu sur l'entrée G3, à partir du cir- cuit d'échantillonnage. Le micro-contrôleur 410 comporte une série de sor- ties universelles DO - D3, avec la sortie DO connectée à l'entrée TxD de l'émetteur-récepteur 218, de façon à fournir les données assemblées, c'est-à-dire un train de bits série, pour l'émission sur le réseau électrique. Les signaux de sortie proviennent d'une sortie d'un registre tampon interne du micro-contrôleur 410. La sortie D1 est connectée au con- vertisseur logique de restauration 424, lui-même connecté au circuit tampon 420, et elle est également connectée au compteur 404 et aux registres à décalage 400 et 402 pour restaurer respectivement leur fonctionnement après l'émission d'un train de bits assemblé. La restauration de ces compo- sants a pour but d'éliminer des signaux parasites qui peuvent affecter la validité de données futures. La sortie D2 est connectée à l'entrée Tx/Rx de l'émetteur-récepteur 218, et l'état du signal sur cette ligne valide les circuits d'émission ou les circuits de réception de l'émetteur- récepteur 218. Dans la configuration de module de commande binaire, on n'utilise pas la sortie D3. Le signal ES/M est transmis par l'interrupteur ou le cavalier 426 à la ligne de signal ES VALID-. Le signal ES/M provient du microprocesseur et on l'utilise pour indiquer le début d'un cycle de bus d'E/S (niveau logique "0") ou de mémoire (niveau logique "1"). Dans le cas de la configuration en module de sortie binaire, la sortie D3 est connectée par l'intermédiaire de l'interrupteur ou du cavalier 426 de façon à fournir le signal ES VALID-. Dans cette configuration, le micro-contrô- leur 410 peut déclencher un cycle de bus d'E/S en plaçant ce signal à un niveau logique "0". Le micro-contr8leur 410 comporte également quatre accès de sortie universels supplémentaires (HO - H3). La sor- tie HO est connectée au microprocesseur et correspond à un signal (TRE INTR-) qui applique une interruption au micro- processeur pour indiquer qu'un signal a été reçu et que des données ont été extraites de ce signal dans le micro-contrô- leur. La sortie H1 applique au microprocesseur un signal (TRE OCCUP-) en tant qu'indicateur d'état signalant que le micro-contr8leur est soit en train d'assembler un message soit en train de désassembler un message, et est incapable de répondre à des ordres provenant du micro-ordinateur. Dans le cas de la configuration en module de commande binaire, le microcontr8leur 410 utilise l'entrée H2 pour déterminer la direction du transfert de données. Un "O" logique indique que des données sont transférées du microprocesseur vers le micro-contrôleur 410. Un "1" logique indique que des données sont transférées du micro-contrâleur 410 vers le micropro- cesseur. Dans le cas de la configuration en module de sortie binaire, on utilise la sortie H2 en tant que sortie en asso- ciation avec la sortie D3. Le signal de sortie de D3 indique le démarrage du cycle de bus d'E/S, et on utilise H2 pour déterminer la direction du transfert de données. Le signal de sortie provenant de H2 est appliqué à la ligne de signal RD-, par l'intermédiaire de l'inverseur 430 et de l'inter- rupteur ou du cavalier 432. Le signal de sortie provenant de H2 est également appliqué à la ligne de signal WR-, par l'intermédiaire de l'interrupteur ou du cavalier 428. On utilise un "O" logique sur H2 pour indiquer un transfert d'écriture, tandis qu'un "1" indique un transfert de lecture vers le micro-contrôleur 410. Le micro-contrôleur comporte quatre entrées uni- verselles (INO - IN3), parmi lesquelles l'entrée INO est toujours maintenue à un niveau logique bas par l'intermédiai- re de la sortie de l'inverseur 414. Les entrées IN1 - IN3 sont maintenues au niveau haut par l'intermédiaire d'une résistance 434 connectée à une tension positive de 5 volts. Comme on l'a indiqué précédemment, l'entrée IN2 est connec- tée au signal de détection de signal porteur (DETPOR-). Dans le cas de la configuration en module de com- mande binaire, l'entrée série (SI) du micro-contrôleur 410 est connectée à un potentiel de 5 volts par l'intermédiaire de l'interrupteur ou du cavalier 436 et de la résistance 438. Le micro-contrôleur utilise cette entrée pour identi- fier le type de la configuration présente. Dans le cas de la configuration en module de sortie binaire, l'entrée série (SI) est connectée par l'interrupteur 436 à l'inverseur 414 qui est lui-même connecté à un potentiel positif de volts par l'intermédiaire de la résistance 416. Ainsi, un niveau logique "1" sur l'entrée (SI) indique que la configu- ration est un module de commande binaire, tandis qu'un "O" logique indique que la configuration est un module de sortie binaire. Le module de sortie binaire remplit simplement des fonctions de commande de sortie sous la dépendance d'ordres émis sur le réseau, sans effectuer un traitement indépendant. Lorsque le micro-contrôleur n'est pas occupé à traiter l'information reçue, le microprocesseur active le signal TRE SEL- pour déclencher la composition-de messages à partir de multiplets appliqués séquentiellement, qui sont formés par des données parallèles à 8 bits présentées sur le bus de données (BUS D), à partir du microprocesseur. Le micro-contrôleur 410 compose avec les données un train de bits constituant un message série, pour l'émission sur le réseau électrique par l'émetteur-récepteur. La figure 5 illustre le format de message préféré. Le train de bits composant un message qui est représenté sur la figure 5 comprend un préambule en trois parties, destiné à la synchronisation de l'émetteur-récepteur de réception et à la détection initiale d'erreurs dans le message. Le préambule comprend la période d'initialisation de Transmission par le Réseau Electrique (TRE), suivie par la période de synchronisation d'émission/réception, qui est ensuite suivie par un mot de code spécifique qui a été sélec- tionné de façon analytique pour minimiser le risque d'une détection erronée conduisant à une erreur de synchronisation. La première partie du préambule est la séquence d'initialisation TRE qui comprend quatre cycles de "1" et de "0" alternés. La séquence d'initialisation TRE est utilisée par un émetteur-récepteur fonctionnant en réception. La fonction de réglage automatique de l'émetteur-récepteur fonctionnant en réception exige la réception d'une transi- tion entre l'état haut et l'état bas pour que la boucle de verrouillage de phase se verrouille sur le signal porteur entrant. Le circuit TRE ne peut donc pas garantir qu'il émettra des données de réception valides sur la première transition entre un "1" et un "0". Cependant, pendant ce temps, l'unité réceptrice tente de déterminer le début d'une période de bit. Elle effectue ceci en initialisant ses horloges de réception lorsqu'une transition se produit. Du fait que la validité de la première transition n'est pas garantie, le récepteur dispose de trois transitions supplé- mentaires du niveau haut vers le niveau bas pour synchroni- ser ses horloges. On utilise trois transitions, au lieu d'une, pour donner au récepteur autant d'opportunités de ce synchroniser sur le signal entrant, sans entraîner un retard de transmission notable. La seconde partie du préambule consiste en une période de synchronisation d'émission/réception. L'émetteur émet deux "O", suivis d'un "1", suivi par deux "0", suivis par deux "1". Le récepteur utilise ceci pour indiquer que la séquence d'initialisation TRE a été achevée. Du fait qu'il est possible que le récepteur se synchronise en plus d'un point dans la séquence d'initialisation, cette partie du préambule est conçue de façon que le récepteur puisse aisé- ment identifier la fin de l'initialisation et se préparer à contrôler le mot de code suivant. Il le fait en attendant la première apparition de deux zéros dans le train de bits reçu. On peut aisément reconnaître la différence entre ces deux "O" et la configuration de "O" et de "1" alternés dans la première partie du préambule. Uniquement pour le cas o la première série de deux "O" est reçue de façon incorrecte, l'émetteur émet une seconde série de deux "O". Ceci offre au récepteur deux chances d'identifier correctement la fin de la séquence d'initialisation. La troisième partie du préambule consiste en un mot de code spécifique du format de message de transmission par le réseau électrique, qu'on utilise pour vérifier que le micro-contrôleur fonctionnant en réception s'est synchronisé correctement sur le message entrant. Le mot de code est constitué par deux "O" suivis par trois "1", qui sont ensui- te suivis par un "O", un "1" et un "O". Après vérification de cette séquence par son microprogramme interne, le micro- contrôleur fonctionnant en réception détermine qu'un message valide va suivre. Une fois que le micro-contrôleur fonction- nant en réception a vérifié le mot de code, le micro-contrô- leur ne resynchronise pas la partie de données du message. La puce de micro-contrôleur est constituée par un grand nombre de blocs fonctionnels, qui comprennent l'unité centrale de traitement (UCT), l'unité arithmétique et logi- que (UAL), la mémoire morte (MEM), la mémoire vive (MEV), l'unité de compteur/temporisateur et des circuits d'entrée et de sortie. Tous ces blocs fonctionnels sont utilisés à la fois pendant les opérations d'émission et de réception. Pendant une opération d'émission, le message entier est tout d'abord transféré du microprocesseur vers la MEV interne du micro-contrôleur, et le message est enregis- tré sous la forme d'une série de bits séquentiels. Une fois que le transfert a été achevé, le micro-contrôleur place la sortie Tx/Rx (D2) à un niveau logique "1". Ceci place l'émetteur-récepteur de TRE dans l'état d'émission. Le micro-contrôleur place ensuite la sortie TxD (DO) dans l'état du premier bit dans le message à émettre. Le compteur/tempo- risateur est ensuite réglé de façon à interrompre l'UCT à la cadence d'une fois par période de bit (1/2300 seconde). Cha- que fois qu'une interruption de compteur/temporisateur se produit, le micro-contrôleur émet le bit suivant du message. Pendant une opération de réception, le micro- contrôleur utilise les entrées RxD (G3) et DETPOR- (IN2). Lorsque l'entrée DETPOR- accomplit une transition d'un niveau logique "1" vers un niveau logique '"0", le micro- contrôleur utilise ce fait comme une indication de l'émis- sion d'un message. Il contrôle alors les données entrantes provenant de l'entrée RxD et il attend une transition du niveau haut vers le niveau bas. Cette transition marque le début d'une période de bit. Le microcontrôleur attend ensuite pendant une demi-période de bit et il initialise ensuite le compteur/temporisateur pour que celui-ci produise une interruption à chaque période de bit (1/2300 seconde), en partant du centre du bit reçu. Ensuite, chaque fois qu'une interruption du compteur/temporisateur se produit, le micro-contrôleur lit l'état de l'entrée RxD et il enregistre l'état de ce bit dans sa MEV. En enregistrant les bits de façon séquentielle, le micro-contrôleur accumule dans la MEV la totalité du message reçu. Une fois que ceci est terminé, le micro-contrôleur calcule un total de contrôle à l'aide duquel il vérifie le message reçu. Le mot de code est suivi par un bit de début de message qui est formé par un "1". Le bit de début est suivi par les'données du message. Les données du message sont émises dans l'ordre allant du multiplet de plus fort poids Jusqu'au multiplet de moindre poids et, dans chaque multi- plet, dans l'ordre allant du bit de plus fort poids Jusqu'au bit de moindre poids. Un multiplet de définition de trame suit directe- ment les bits de début et il consiste en une zone de 8 bits qu'on utilise pour identifier le type de message, tel qu'un message de diffusion générale dans le système, un ordre de module, des données initiales de système, une demande de module ou un ordre d'entrée/sortie. Le multiplet de définition de trame est suivi par un multiplet de définition de source qui consiste en une zone de 8 bits contenant l'adresse du module qui a déclenché le message. Cette adresse est déterminée par des commutateurs travaillant en héxadécimal qui sont réglés sur une adresse d'identification spécifique prédéterminée pour chaque modu- le. Le multiplet d'adresse de source identifie le module qui est à l'origine de l'émission. Le multiplet d'adresse de source est suivi par un bit de fin/début de données de mes- sage, qui est un "1" et qui est suivi par un "0". Le micro-contrôleur qui compose le message place des bits de fin/début de données de message dans les données du message émis, à la suite du multiplet d'adresse de sour- ce. Le micro-contrôleur récepteur utilise les bits de fin/ début de données de message pour vérifier la synchronisation sur les données entrantes. Les bits de fin/début de données de message sont placés à des intervalles de 16 bits dans le message émis. La première apparition de bits de fin/début de don- nées de message est suivie par une zone de 8 bits qu'on appelle le multiplet d'adresse de destination, qui contient l'adresse du module qui doit recevoir le message. Le multi- plet d'adresse de destination est suivi par une zone de 8 bits qu'on utilise lorsque des données de message sont émises par l'intermédiaire d'un module de pont. Le module de pont utilise cette information d'adresse pour déterminer la destination ultime lorsque le message est retransmis par le pont. L'adresse de destination peut être l'adresse du module de pont lorsque des messages sont transmis par le pont pour être retransmis vers un module final. Le multiplet d'extension d'adresse est suivi par des bits de fin/début de données de message, qui consistent de façon caractéristique en un "1" suivi d'un "0". Comme précédemment, le micro-contrôleur récepteur utilise les bits de fin/début de données de message pour vérifier la-synchro- nisation des données entrantes. Le second groupe de bits de fin/début de données de message est suivi par la zone de données. La zone de don- nées peut consister soit en une zone de données à un seul multiplet (8 bits), comme le montre la figure 5, soit en une zone de données de neuf multiplets (72 bits). Lorsque la zone de données est formée de neuf multiplets, des bits de fin/début de données de message sont intercalés à des inter- valles de 16 bits, comme décrit précédemment. Sur la représentation de la figure 5, la zone de données consiste en un seul multiplet de zone de données qui est suivi par un multiplet de total de contrôle. Le mul- tiplet de total de contrôle est une zone de 8 bits contenant deux valeurs de contreôle à 4 bits. La première valeur de contrôle est une valeur à 4 bits qui résulte de la combinai- son par une fonction OU-EXCLUSIF du contenu des données de message, à l'exclusion des bits de fin/début de données de message, c'est-à-dire le multiplet de définition de trame, le multiplet d'adresse de source, le multiplet d'adresse de destination, le multiplet d'extension d'adresse et le multi- plet de zone de données. La seconde valeur de contrôle à 4 bits est une somme à 4 bits du nombre de bits dans les données de message, à l'exclusion des bits de fin/début de données de message, qui sont fixés à "1". On utilise un mul- tiplet de total de contrôle pour indiquer que des bits de données de message reçus sont conformes aux bits de données de message émis. Les bits de total de contrôle sont suivis par des bits de fin qui indiquent la fin de l'émission du message. Les bits de fin sont émis sous la forme de deux m1. Lorsque le circuit de détection de signal porteur d'un module récepteur détecte un signal porteur, il applique un signal DETPOR- au micro-contrôleur récepteur. Ce signal permet au micro-contrôleur d'interrompre un autre traitement concurrent et de recevoir le message. La synchronisation de l'émetteur-récepteur a lieu pendant la période d'initialisa- tion de TRE du message, comme on l'a expliqué précédemment. La synchronisation du micro-contrôleur récepteur est accom- plie lorsqu'une première transition du niveau haut vers le niveau bas apparaît pendant la période de synchronisation d'émission/réception, et à ce point le micro-contrôleur initialise son horloge de réception. Après l'apparition de la transition du niveau haut vers le niveau bas, le micro- contrôleur récepteur effectue trois lectures supplémentai- res de l'état des données entrantes pendant la même période de bit. Si deux des lectures sur trois indiquent que les données sont toujours dans l'état bas, la synchronisation est confirmée. Si deux au moins des trois lectures indiquent que les données ne sont pas dans l'état bas, comme par exem- ple si la première transition de l'état haut à l'état bas a été produite par une pointe de bruit, le micro-contrôleur récepteur ne synchronise pas son horloge de réception à ce moment. Le micro-contrôleur récepteur attend ensuite à nou- veau jusqu'à l'apparition de la seconde transition de l'état haut vers l'état bas pendant la période de synchronisation d'émission/réception. En utilisant la technique de lecture multiple, on peut minimiser l'effet de pointes de bruit sur la validité des données entrantes. Pendant la réception d'un message entrant, le micro-contrôleur récepteur peut trouver qu'il est nécessaire de se resynchroniser sur les données entran- tes. Lorsque ceci se produit, le micro-contrôleur tente de prévoir la position du front montant suivant. Le micro-contrôleur récepteur cherche le mot de code pour vérifier que la synchronisation sur le message entrant est correcte. Le micro-contrôleur compare le mot de code reçu avec une séquence programmée de bits correspon- dants. Lorsque la vérification a été faite, le micro-contrô- leur récepteur sait qu'un message valide doit suivre. Le micro-contrôleur resynchronise sa logique de récepteur interne sur la première transition de l'état haut vers l'état bas du mot de code. Une fois que le mot de code a été vérifié, le micro-contrôleur récepteur ne se resynchronise plus pendant la partie de données du message. Si le mot de code reçu contient une erreur qui est détectée par le micro- contrôleur, ce dernier est programmé de façon à faire redémarrer la séquence de réception pour détecter les don- nées de synchronisation d'émission/réception. Lorsque le mot de code a été validé et lorsque la synchronisation est correcte, le micro-contrôleur recherche des bits de début qui suivent immédiatement le mot de code et qui indiquent le début des données de message. Le circuit échantillonneur échantillonne les bits de message reçus et il produit un signal de sortie dont l'état correspond à l'état prédominant du bit pendant la période de bit. Le circuit d'échantillonnage échantillonne continuellement le bit de données en prélevant quinze échan- tillons sur une période de 375 microsecondes qui s'étend sur la partie centrale de la période de bit de 435 microsecondes (2300 bauds) qui est utilisé pour déterminer l'état du bit. La figure 6 illustre la technique d'échantillonnage qui est mise en oeuvre pendant un exemple de période de bit. La figure 4 représente le matériel d'échantillon- nage par lequel des données reçues sur la ligne RxD sont échantillonnées à une cadence d'horloge de 40 kHz et sont décalées à la même cadence dans des registres à décalage 400 et 402. L'oscillateur à 40 kHz peut être synchronisé avec l'oscillateur à 4 MHz, bien que ceci ne soit pas obli- gatoire. Le compteur à 4 bits 404 compte les données au fur et à mesure de leur passage par le registre à décalage 402. Le compteur 404 compte en sens croissant pendant l'échantil- lonnage d'un bit à l'état haut, tandis qu'il compte en sens décroissant pendant que les bits sont décalés dans les regis- tres 400 et 402, pendant un bit à l'état bas suivant. Avec - les cavaliers 412 et 418 dans la position représentée sur la figure 4, le compteur 404 fournit sur la sortie de compteur QD (la sortie de bit de plus fort poids du compteur binaire à 4 bits) une indication de l'état qui apparaît le plus sou- vent dans 8 sur 15 des échantillons apparaissant pendant la période de bit. Si huit échantillons ou plus sont à l'état haut pendant la période de bit, la sortie QD fournit un signal de sortie à l'état haut en tant que signal représen- tatif de l'état du bit. Le micro-contrôleur échantillonne la sortie QD pendant la période de bit, après que les 15 der- niers échantillons ont été comptés. Bien qu'on montre à titre d'exemple que la micro-contrôleur prélève trois échan- tillons pendant la période de bit, après le prélèvement des 16 échantillons, il suffit que le micro-contrôleur prélève un échantillon.En faisant passer les cavaliers 412 et 418 dans la position opposée à celle représentée sur la figure 4, on prépositionne le compteur de façon qu'il commence à compter à 1 et que sa sortie QD passe à l'état haut lorsque 7 des 13 échantillons du bit sont à l'état haut. En utilisant la technique d'échantillonnage décrite, on peut isoler les données reçues vis-à-vis du bruit du réseau électrique qui dure jusqu'à 150 microsecon- des et qui se reproduit de façon caractéristique toutes les 8,3 millisecondes. En utilisant cette technique d'échantil- lonnage pour éliminer le bruit présent dans un signal entrant, le microcontrôleur est capable de consacrer moins de temps au décodage des données, ce qui permet d'obtenir des cadences de données accrues à la réception des données. Pendant la réception de la partie du message entrant qui correspond aux données de message, le micro- contrôleur récepteur n'effectue aucun autre traitement jusqu'à ce que le message complet ait été reçu, sauf la vérification des bits de fin/début. Une fois que le message complet a été reçu, le micro-contrôleur recalcule le total de contrôle sur le mes- sage complet et il compare ce calcul avec les données de total de contrôle qui sont jointes au message. Si les don- nées de total de contrôle calculées coincident avec les don- nées de total de contrôle reçues, on considère qu'un message valide a été reçu. Les données de message sont ensuite prê- tes à être traitées par le micro-contrôleur et/ou à être acheminées vers le microprocesseur du module. La technique de composition de messages décrite ici permet d'émettre et de recevoir des données sans erreurs sur un support de transmission qui est bruyant par nature. En utilisant le format de message et la technique d'échan- tillonnage de réception qui sont décrits, le module peut traiter sans erreurs les données reçues, en accomplissant les tâches qui lui sont affectées. Les éléments décrits per- mettent des cadences de données qui peuvent être notablement supérieures à la cadence de 2300 bauds prise à titre d'exem- ple. On envisage la possibilité d'utiliser des cadences de données encore plus élevées avec le système décrit ici. Il va de soi que de nombreuses modifications peu- vent être apportées au dispositif et au procédé décrits et représentés, sans sortir du cadre de l'invention. REVENDICATIONS 1. Système pour assembler en un train de bits de message de sortie un train de données d'entrée organisées en multiplets, en vue de l'émission sur un réseau électrique (112) et pour extraire un train de données de sortie organi- sées en multiplets, à partir d'un train de bits de message d'entrée reçu sur un réseau électrique, caractérisé en ce qu'il comprend: des moyens de composition de messages (106, 136) fonctionnant sous la dépendance de multiplets de don- nées parallèles consécutifs, apparaissant dans un train de données d'entrée organisé en multiplets, de façon à générer une partie de préambule d'un train de bits de message de sor- tie série, à convertir le train de données d'entrée organisé en multiplets en une partie de données du train de bits de message de sortie, et à générer une partie de total de con- tr8le pour ce train de bits de message de sortie; et des moyens d'extraction (106, 136) fonctionnant sous la dépen- dance du train de bits de message d'entrée série ayant une partie de préambule, une partie de données et une partie de total de contrôle, de façon à extraire de la partie de don- nées du train de bits de message d'entrée, un train de don- nées de sortie organisé en multiplets, comprenant des mul- tiplets de données parallèles consécutifs. 2. Système selon la revendication 1, caractérisé en ce que les moyens de composition de messages (106, 136) calculent la partie de total de contrôle du message de sor- tie à partir des multiplets de données qui apparaissent dans le train d'entrée organisé en multiplets. 3. Système selon la revendication 1, caractérisé en ce que les moyens d'extraction (106, 136) comprennent en outre: des moyens d'enregistrement en tampon qui réagis- sent au train de bits de message d'entrée en enregistrant ce train de bits de message d'entrée; des moyens de synchroni- sation destinés à synchroniser les moyens d'enregistrement en tampon avec le train de bits de message d'entrée; des moyens arithmétiques (410) destinés à calculer une valeur de total de contrôle de récepteur correspondant aux bits qui se trouvent dans la partie de données du train de bits de mes- sage d'entrée, à comparer cette valeur de total de contrôle de récepteur avec les bits présents dans la partie de total de contrôle du train de bits de message d'entrée, et à pro- duire un signal de vérification lorsque la valeur de total de contrôle de récepteur correspond aux bits qui figurent dans la partie de total de contrôle du train de bits de mes- sage d'entrée; et des moyens de sortie qui réagissent au signal de vérification en émettant les multiplets de données parallèles consécutifs dans le train de bits de sortie orga- nisé en multiplets. 4. Système selon la revendication 1, caractérisé en ce que les parties de préambule des trains de bits de message d'entrée et de sortie ont un format pratiquement identique. 5. Système selon la revendication 1, caractérisé en ce qu'il comprend en outre des moyens émetteurs-récep- teurs (110, 126, 218) connectés aux moyens de composition de messages et aux moyens d'extraction (106, 136), pour rece- voir le train de bits de message de sortie et pour convertir ce train de bits de message de sortie de la forme d'un train de bits série à la forme d'un train de bits en modulation par déplacementdefréquence, et réagissant au train de bits de message d'entrée sous la forme d'un train de bits en modula- tion. par déplacement de fréquence en produisant un train de bits série correspondant. 6. Système selon la revendication 5, caractérisé en ce qu'il comprend en outre des moyens de couplage (204) connectés aux moyens émetteursrécepteurs (110, 126, 218) pour appliquer à un réseau électrique (112) le train de bits de message de sortie en modulation par déplacement de fré- quence provenant des moyens émetteurs-récepteurs, et pour appliquer aux moyens émetteurs-récepteurs (110, 126, 218), sur un réseau électrique (112), le train de bits de message d'entrée en modulation par déplacement de fréquence. 7. Système selon la revendication 6, caractérisé en ce qu'il comprend en outre des moyens de détection de signal porteur (120, 128) connectés aux moyens de couplage (204) et aux moyens d'extraction (106, 136), ces moyens de détection de signal porteur (120, 128) réagissant au train de bits de message d'entrée en modulation par déplacement de fréquence en produisant un signal de détection de signal porteur qui valide les moyens d'extraction (106, 136) pour extraire le train de données de sortie organisé en multi- plets, à partir de la partie de données du train de bits de massage d'entrée. 8. Système selon la revendication 5, caractérisé en ce qu'il comprend en outre des moyens d'échantillonnage (116, 132) connectés entre les moyens émetteurs-récepteurs (110, 126) et les moyens d'extraction (106, 136), pour effectuer un échantillonnage multiple de l'état de chaque bit dans le train de bits de message d'entrée, et pour fournir un train de bits de message d'entrée conditionné, dans lequel chaque bit correspond à l'état d'échantillon prédominant de chaque bit dans le train de bits de message d'entrée, et ce train de bits de message d'entrée condition- né est appliqué aux moyens d'extraction pour extraire le train de données de sortie organisé en multiplets. 9. Système selon la revendication 7, caractérisé en ce qu'il comprend en outre des moyens d'échantillonnage (116, 132) connectés entre les moyens émetteurs-récepteurs (110, 126) et les moyens d'extraction (106, 136), pour effectuer un échantillonnage multiple de l'état de chaque bit dans le train de bits de message d'entrée, et pour fournir un train de bits de message d'entrée conditionné, dans lequel chaque bit correspond à l'état d'échantillon prédominant de chaque bit dans le train de bits de message d'entrée, et ce train de bits de message d'entrée condition- né est appliqué aux moyens d'extraction pour extraire le train de données de sortie organisé en multiplets. 10. Dispositif destiné à composer un train de bits de sortie série, à partir d'une séquence de groupes de bits de données d'entrée parallèles pour l'émission sur un réseau électrique (112), caractérisé en ce qu'il comprend: des moyens tampons d'entrée destinés à recevoir et à enregistrer une séquence de groupes de bits de données d'entrée parallè- les; des moyens arithmétiques (410) connectés aux moyens tampons pour recevoir les bits de données enregistrés, pour calculer des bits de total de contrôle correspondant aux bits de données enregistrés, et pour produire des bits de préambule, ces moyens arithmétiques (410) fournissant séquen- tiellement les bits de préambule, les bits de données enre- gistrés et les bits de total de contrôle; et des moyens tampons de sortie qui fonctionnent sous la dépendance des bits de préambule, des bits de données enregistrés et des bits de total de contr8le apparaissant séquentiellement, et qui produisent un train de bits de sortie série correspon- dant à une cadence de bit prédéterminée. 11. Dispositif destiné à extraire une séquence de groupes de données de sortie parallèles, à partir d'un train de bits d'entrée série assemblés sous un certain for- mat, qui est reçu sur un réseau électrique (112), caractéri- sé en ce qu'il comprend: des moyens tampons d'entrée desti- nés à recevoir et à enregistrer un train de bits d'entrée série comprenant des bits de préambule, des bits de données et des bits de total de contrôle; des moyens arithmétiques (410) connectés aux moyens tampons d'entrée pour recevoir le train de bits d'entrée enregistré, pour calculer des bits de total de contrôle correspondant aux bits de données enre- gistrés, pour comparer les bits de total de contrôle calcu- lés avec les bits de total de contrôle du train de bits d'entrée, et pour fournir sur une sortie les bits de données enregistrées, sous l'effet d'une concordance entre les bits de total de contrôle calculés et les bits de total de con- trôle enregistrés; et des moyens tampons de sortie connec- tés à la sortie pour recevoir les bits de données enregis- trés et pour émettre ces bits de données enregistrés sous la forme d'une séquence de groupes de données de sortie paral- lèles. 12. Procédé pour composer un train de bits de mes- sage de sortie série à partir de bits parallèles d'un train de données d'entrée organisé en multiplets, en vue de l'émission sur un réseau électrique (112), caractérisé en ce que: on génère une série de bits de préambule ayant chacun un état binaire prédéterminé; on génère une série de bits de données de message correspondant à des bits parallèles d'un train de données d'entrée organisé en multiplets; et on génère une série de bits de total de contrôle, de façon que les séquences respectives des bits de préambule, des bits de données de message et des bits de total de contrôle forment un train de bits de message de sortie série. 13. Procédé selon la revendication 12, caractérisé en ce qu'on génère une série de bits de début entre les bits de préambule et les bits de données de message; on génère une série de bits de fin à la suite des bits de total de contrôle; et on génère des groupes de bits de fin/début dans la série de bits de données de message, ces bits de fin/début étant générés après un nombre prédéterminé de bits de données de message.