FR 2595172 A1 19870904 FR 8702579 A 19870226 La présente invention se rapporte à un amplificateur à large bande comprenant un dispositif de circuit destiné à améliorer la réponse en fréquence. En particulier, cet amplificateur à large bande est du type qui comprend des transistors pnp verticaux à collecteur isolé. Cet amplificateur comprend avantageusement un circuit de gain ayant un transistor de type pnp vertical à collecteur isolé doté d'une borne sur la couche épitaxiale n, et un circuit de sortie ayant un étage final constitué par une paire complémentaire dont les émetteurs sont connectés entre eux. En particulier, l'amélioration de la réponse en fréquence d'un tel amplificateur, auquel l'invention se rapporte, est obtenue à l'aide d'un dispositif de circuit qui ramène à un minimum les capacités parasites de jonction du transistor pnp vertical compris dans le circuit de gain. En effet, ainsi qu'il est connu, l'utilisation des transistors pnp trouverait un grand emploi dans les amplificateurs à large bande, en raison des amplifications d'étude qui.sont liées à leur emploi, si ces transistors avaient de bonnes caractéristiques de réponse en fréquence. Les technologies actuelles ont mis à la disposition des utilisateurs des transistors pnp verticaux dits à collecteur isolé qui présentent de bonnes caractéristiques de réponse en fréquence, mais la grande capacité parasite totale de jonction, vue du col- lecteur vers la masse, constitue encore un grave facteur limitatif vis-àvis de l'utilisation des pnp verticaux isolés, en ce sens qu'elle est préjudiciable à leurs performances de réponse aux fré- quences élevées. En particulier, les capacités parasites limitent l'amplifi- cation du signal au-dessous d'une certaine fréquence. La structure physique d'un transistor pnp vertical à collec- teur isolé comporte la présence de deux capacités parasites signi- ficatives, vues du collecteur vers la masse: - une première capacité de jonction SC1 existe entre la couche dopée p+ du collecteur et la couche épitaxiale n qui isole le col- lecteur du substrat p du transistor, qui est connecté à la masse; - une deuxième capacité parasite de jonction SC2 existe entre la couche épitaxiale n et ledit substrat p. En raison de l'étendue de ces jonctions et des forts dopages des régions p, ces capacités valent respectivement environ 7 pF et environ 6 pF à zéro volt. La solution technique connue qui peut être utilisée pour réduire ces pacacités parasites à un minimum consiste, par exemple, à connecter la borne de la couche épitaxiale n au collecteur du transistor, en court-circuitant ainsi la capacité SC1, mais la part imputable à SC2 subsiste. Une deuxième solution technique connue consiste à connecter la borne de la couche épitaxiale n au pôle de l'alimentation posi- tive, en annulant, l'effet de la capacité SC2, mais la part impu- table à SC1 subsiste. En conséquence, ces deux modes de résolution du problème, bien qu'ils réduisent la valeur totale des capacités parasites de jonction, présentent l'inconvénient de ne pas réduire cette valeur dans une mesure suffisante pour les besoins et, en particulier, la deuxième solution connue présente en outre l'inconvénient de ne pas être fréquemment applicable, puisque la jonction entre la couche épitaxiale, qui est ainsi polarisée, et le collecteur du transistor pnp, cède à de basses valeurs de la tension. Une troisième solution technique connue, ainsi qu'on le décrit dans la demande de brevet italien n 22913-A/85, consiste à inclure un circuit dit "bootstrap" (amplificateur à contre-réaction) comprenant un transistor pnp vertical à charge d'émetteur dont les bornes d'émetteur et de base sont respectivement connectées à la borne de la couche épitaxiale et au collecteur du transistor à collecteur isolé. Bien qu'il réponde sensiblement à l'objectif consistant à réduire les capacités parasites, un tel circuit présente malheureu- sement l'inconvénient de ne fonctionner correctement que pour de petits signaux tandis que, dans le cas de signaux de grande ampli- tude, il ne serait en mesure de suivre correctement que l'allure des seules demi-ondes négatives du signal. Le problème qui est à la base de l'invention est celui de la réduction -à un minimum de la totalité des capacités parasites des transistors pnp verticaux à collecteur isolé compris dans un amplificateur à large bande au moyen d'un dispositif de circuit, incorporé dans un tel amplificateur et en mesure de suivre les deux demi-ondes d'unsignal de grande amplitude, en surmontant ainsi les inconvénients qui ont été cités à propos de la technique connue. Selon l'invention, ce problème est résolu par un amplifica- teur à large bande comprenant un dispositif de circuit destiné à améliorer la réponse en fréquence, et du type comprenant un cir- cuit de gain qui contient un transistor du type pnp vertical à collecteur isoLé muni d'une borne de la couche épitaxiale n, et un circuit de sortie qui comprend un étage final constitué par une paire complémentaire formée par des transistors npn et pnp dont les émetteurs sont connectés l'un à l'autre, caractérisé en ce qu'il comprend une autre paire complémentaire formée de deux transistors, alimentés dans ledit circuit de sortie et qui pos- sèdent des émetteurs, connectés entre eux et connectés à travers un conducteur à ladite borne de la coucheépitaxialen du transistor pnp compris dans le circuit de gain. D'autres caractéristiques et avantages de l'invention seront mieux compris à la lecteur de la description qui va suivre d'un exemple de réalisation et en se référant aux dessins annexes sur lesquels: la figure 1 représente schématiquement un amplificateur à large bande comprenant des transistors pnp verticaux; la figure 2 représente en détail le dispositif selon l'in- vention et ses liaisons avec l'amplificateur. Comme on peut le voir en se reportant à ces figures, on a désigné dans son ensemble par 1 un amplificateur à large bande composé de trois étages dans lesquels on peut distinguer un ampli- ficateur différentiel 2, un circuit de gain 3 et un circuit de sortie à basse impédance 4. En particulier, un dispositif selon l'invention est contenu à l'intérieur du circuit de sortie 4. Ledit amplificateur différentiel 2 est de type connu et il amplifie des différences de tension. A cet effet, il comprend une paire de bornes d'entrées ES1 et ES2 qui sont respectivement con- nectées à la base B1 à et à la base B2 d'une paire de transistors T1 et T2 structurelLement identiques et de type npn, qui ont leurs émetteurs E1 et E2 connectés l'un à L'autre et leurs collecteurs C1 et C2 connectés à un'pôle positif de l'alimentation électrique Vc, respectivement à travers une résistance R1 et à travers une résistance R2 de même valeur. Lesdits émetteurs E1 et E2 sont par ailleurs connectés à la terre à travers un générateur d'intensité constante I1, classique et soi et dit de polarisation. L'amplificateur différentiel 2 est dans son ensemble connecté audit circuit de gain 3 à travers des liaisons schématiques fonctionnelles 5 et 6 qui réunissent respectivement lecollecteur C1 à l'émetteur E3 d'un tran- sistor T3 et le collecteur C2 à l'émetteur E2d'un transistor T4; ces transis- tors T3 et T4 ont leurs bases B3 et B4 connectées l'une à l'autre. Lesdits transistors T3 et T4 sont du type pnp vertical à collecteur isolé et à haute fréquence de coupure. Le transistor T4 a son émetteur E4 connecté à une aire dopée p de sa structure, non représentée sur les figures, sa base B4 connectée à une aire n+ et son collecteur C4 connecté à une aire p+. En outre, T4 est muni d'une borne n visible sur la figure 2, connectée à la couche épi- taxiale n de ce transistor. La base B4 du transistor T4 est connectée à La fois au pôle d'alimentation Vc à travers un générateur de tension Vp et à la masse, à travers un générateur d'intensité I2, ces générateurs étant des générateurs de polarisation. Les collecteurs C3 et C4 des transistors T3 et T4 sont réunis respectivement aux collecteurs C5 et C6 d'une paire de transistors T5 et T6 de type npn; les transistors T5 et T6 ainsi réunis forment donc ce qu'on appelle un miroir d'intensité. Lesdits transistors T5 et T6 ont leurs bases B5 et B6 con- nectées l'une à l'autre, le transistor T5 a également sa base B5 et son collecteur C5 court-circuités; ces transistors ont en outre leurs émetteurs E5 et E6 connectés à la masse, l'un à travers une résistance R5 et l'autre à travers une résistance R6. Comme on peut le voir en se reportant en particulier à l'exem- pie de la figure 2, le transistor T4 selon l'invention comprend une première capacité parasite SC1 de jonction, entre l'aire p+ du col- lecteur et la couche épitaxiale n, et une deuxième capacité para- sité SC2 entre une aire d'isolation p+ connectée à la masse et la même couche épitaxiale n. Entre les collecteurs C4 et C6 et coïncidant du point de vue électrique avec eux, se trouve un noeud A qui constitue la borne d'entrée pour ledit circuit à basse impédance de sortie 4 de l'amplificateur à large bande 1. Ledit noeud A est connecté, à travers un conducteur 7, à la base B7 d'un transistor T7 de type npn qui a son collecteur C7 con- necté à une ligne de conduction 8 qui est à son tour connectée à l'alimentation Vc, et son émetteur E7 connecté à une ligne de con- duction 9 et, ensuite à la masse, avec interposition d'un généra- teur d'intensité de polarisation I4. Ladite base B7 est connectée à la base B8 d'un transistor T8, de type pnp, qui a son collecteur C8 à la masse à travers la ligne 9 et son émetteur E8 connecté à la ligne 8 à travers un générateur d'intensité de polarisation I3. On a indiqué en T9 et T10 deux transistors qui sont respecti- vement du type npn et du type pnp, et qui forment un dispositif à paire complémentaire dont les émetteurs E9 et E10 sont réunis, selon l'invention, et qui constituent donc une première paire complémentaire de transistors alimentée dans l'étage final du circuit de sortie 4. Le transistor T9 a sa base B9 connectée à l'émetteur E8 et à la base Bll d'un transistor Tll de type npn, qui constitue le premier élément d'une deuxième paire complémentaire de transistors constituée par les transistors Tll et T12, et qui forment l'étage final du circuit de sortie 4 selon la technique connue. Le transistor T10 a sa base B10 connectée à l'émetteur E7 et à la base B12 du transistor T12, de type pnp. Le transistor T9 a son collecteur C9 connecté à ladite ligne 8 tandis que le transistor T10 a son collecteur C10 à la masse à travers la Ligne 9. Selon l'invention, les émetteurs E9 et E10, réunis l'un à l'autre, sont connectés, à travers un conducteur 10, à la couche épitaxiale n du transistor T5 compris dans le circuit de gain 3. Finalement, la paire complémentaire de transistors Tll et T12 a ses émetteurs Ell et E12 réunis entre eux et connectés à une borne de sortie U, tandis que les collecteurs Cll et C12 sont res- pectivement connectés à la ligne 8 et à la ligne 9. Le fonctionnement du dispositif selon l'invention se produit de la façon suivante. L'amplificateur différentiel 2 et le circuit de gain 3, qui sont disposés en cascade, produisent dans le noeud A une valeur de tension amplifiée d'environ 80 décibels par rapport à l'ampli- tude d'un signal de tension présent aux bornes d'entrée ES1 et ES2. Le circuit de gain 3 comprend les transistors T3 et T4 de type pnp vertical à collecteur isolé et à haute fréquence de cou- pure, de sorte que l'on obtiendrait cette amplification de tension dans une gamme de fréquences plutôt large, en l'absence de la limi- tation des capacités parasites de jonction SC1 et SC2 du transistor T4, qui introduisent des atténuations aux hautes fréquences. Le circuit de sortie 4 fait apparaître sur la borne de sortie U la tension qui se développe dans le noeud A, mais avec une impé- dance suffisamment basse. Le dispositif selon l'invention, constitué par la paire com- plémentaire des transistors T9 et T10, alimentés dans ce circuit de sortie 4, présente sur les émetteurs E9 et E10 une tension égale à celle qui est présente sur le noeud A et qui est envoyée à travers le conducteur 10 à la couche épitaxiale n du transistor T4 du cir- cuit de gain 3. Des tensions égales sont donc appliquées aux bornes opposées de la capacité de jonction SC1 et l'effet de SC1 est annulé. L'intensité nécessaire pour charger l-a capacité SC2 à la suite de l'utilisation du circuit décrit selon l'invention est égale à celle qui serait nécessaire pour charger une capacité Cx placée sur le noeud A et d'une valeur égale à La valeur de SC2 divisée par le produit de 3p.Pn o On est le gain d'intensité du transistor npn T9 et Op est le gain d'intensité du transistor pnp T10. De cette façon, l'effet de SC2 sur le noeud A est réduit par un facteur Op.gn, comparativement au cas o l'on n'utilise pas le circuit objet de l'invention. Avec le dispositif selon l'invention, les performances d'en- semble de l'amplificateur à large bande sont notablement améliorées. En particulier, on tire le meilleur parti des hautes performances des transistors pnp verticaux à collecteur isoLé, sous l'aspect de leur réponse aux hautes fréquences, du fait qu'on a réduit leur capacité parasite. En outre, avec un tel dispositif, on obtient des améliorations pouvant atteindre jusqu'à 100 % de la vitesse de variation de la tension au noeud A en regard de signaux de grande amplitude. L'accroissement de la complexité du circuit est en outre pratiquement négligeable, et il en est de même de son encombrement, puisque aussi bien T9 que T10 sont d'une petite surface puisqu'ils n'ont à-piloter que la charge constituée par SC2; T10 peut être un transistor pnp à collecteur non isolé du substrat, puisque son collecteur est à la masse. Bien entendu, diverses modifications pourront être apportées par l'homme de L'art au dispositif qui vient d'être décrit uniquement à titre non limitatif sans pour cela sortir du cadre de l'invention. REVENDICATION Amplificateur à large bande comprenant un dispositif de circuit destiné à améliorer la réponse en fréquence, et du type comprenant un circuit de gain ayant un transistor de type pnp ver- tical à collecteur isolé doté d'une borne de la couche épitaxiale n, et un circuit de sortie ayant un étage final constitué par une paire complémentaire formée par des transistors npn et pnp dont Les émet- teurs sont connectés entre eux, caractérisé en ce qu'iL comprend une autre paire complémentaire formée de deux transistors (T9) et (T10) alimentés dans ledit circuit de sortie (4) et ayant leurs émetteurs (E9) et (E10) connectés entre eux et connectés à travers un conducteur (10) à ladite borne (N) de la couche épitaxiale n du transistor pnp (T4) compris dans le circuit de gain (3).