FR 2590726 A1 19870529 FR 8616401 A 19861125 La présente invention concerne un dispositif de protec- tion pour des transistors de puissance PNP à l'encontre de l'effet d'excitation par des transistors parasites dans des circuits intégrés monolithiques de type bipolaire. Comme cela est bien connu de l'homme de l'art, parmi les circuits intégrés monolithiques de technologie bipolaire, il exis- te des problèmes particuliers d'"interaction" entre dispositifs actifs physiquement adjacents dans la topologie du circuit qui sont mis en évidence dans le cas de conditions de fonctionnement extrêmes, par exemple, la saturation d'un ou plusieurs transistors provoquée par des excursions excessives de l'impédance de charge ou d'autres conditions anormales dans le fonctionnement du circuit. L'"interaction" se traduit par la création, c'est-à-dire l'excitation, d'un "transistor parasite" par l'intermédiaire des jonctions du transistor réel d'o il résulte une excitation anor- male des dispositifs, en particulier des transistors PNP adja- cents, qui peut provoquer des claquages destructifs. Bien entendu, ce problème est particulièrement impor- tant dans le cas de transistors intégrés de puissance constituant les étages de sortie du circuit intégré, en raison des niveaux relativement élevés des courants ainsi que de la probabilité accrue pour que de tels transistors soient excités accidentel- lement à la saturation, par exemple par suite d'une variation de l'impédance de charge du transistor, de façon externe au circuit intégré. Toutefois, il existe une série complète de situations de circuit, également différente de celle des étages de sortie de puissance dans lesquelles le problème susmentionné se manifeste. Par exemple, un tel problème est particulièrement impor- tant dans les circuits qui alimentent des charges inductives ou capacitives et qui sont en conséquence soumis aux problèmes dits de "masse négative". L'objet principal de la présente invention est de pré- voir un dispositif de protection pour contrebalancer de façon effi- cace les effets de la création d'un transistor parasite par suite de la survenance de conditions de fonctionnement particulières du circuit intégré. Cet objet et d'autres avantages sont atteints au moyen du dispositif de protection objet de la présente invention qui s'avère particulièrement efficace pour protéger une structure inté- grée composite typique PNP + NPN, et l'empêcher d'être indûment excitée par un transistor parasite NPN formé entre la base et l'émetteur de la structure composite PNP + NPN, respectivement, avec son collecteur et son émetteur. Le dispositif de protection selon l'invention est mis en oeuvre en insérant, à une position appropriée dans la configura- tion du circuit intégré, un transistor PNP dont le collecteur est connecté à la base du transitor PNP (ou de la structure composite PNP + NPN) à protéger; son émetteur peut être connecté au même point que l'émetteur du transistor PNP à protéger ot à un point à tension plus élevée que la tension du point d'émetteur du transis- tor PNP à protéger alors que la base du transistor de protection peut être laissée non connectée, bien qu'elle soit de préférence connectée de façon appropriée à un circuit de commande du gain B du transistor. Un tel circuit de commande du gain B du transistor a, en premier lieu, une fonction antifuite, c'est-à-dire la fonction de réduire la probabilité pour que le transistor de protection soit induûment amené en conduction par des "événements" non pertinents, en outre, l'adoption d'un tel circuit de commande permet un ré- glage précis du circuit (lors de la conception) pour permettre une intervention plus efficace du transistor de protection. Le circuit de commande peut être constitué d'une diode et ou d'une résistance connectées entre la base et l'émetteur du transistor de protection. Selon l'objet de l'invention, le transistor parasite, en raison de sa position relative et de ses dimensions par rapport aux diverses régions ou "blocs" dans la configuration du circuit intégré, chaque fois qu'il est accidentellement fermé, interagit avec le transistor PNP (ou avec la structure composite PNP + NPN) à protéger ainsi qu'avec le transistor PNP de protection de sorte que le transistor PNP de protection fournit au point de base du transistor PNP à protéger un courant égal ou supérieur au courant extrait de ce point par le transistor parasite par suite de sa mise en conduction, évitant ainsi que le transistor PNP (ou la structure composite PNP + NPN) à protéger soit indûment rendu passant par le transistor parasite. Une telle condition peut également être obtenue en choisissant le transistor PNP de protection de dimensions simi- laires à celles du transistor PNP à protéger et en disposant les deux blocs ou régions relatives aux bases des deux transistors PNP à une distance sensiblement similaire du bloc d'émetteur du tran- sistor parasite (correspondant typiquement au bloc de collecteur du transistor réel susceptible de prendre une tension anormalement basse) pour que,(par symétrie), le transistor parasite extraie un courant sensiblement identique de la base du transistor PNP de protection et du point de base du transistor PNP à protéger et que, en conséquence, le transistor de protection fournisse par son collecteur un certain courant au point de base du transistor PNP à protéger au moins égal ou supérieur à celui extrait par le tran- sistor parasite. Toutefois, de façon plus avantageuse, on préfère régler de façon convenable le gain B du transistor de protection (en in- sérant de façon convenable une résistance de valeur appropriée dans le circuit de polarisation de la base) exploitant ainsi l'effet multiplicateur du gain du transistor PNP de protection pour équilibrer la sortie de courant vers le point de base du tran- sistor à protéger pour fournir un résultat égal ou supérieur à celui extrait du transistor parasite à partir de ce point. Un avantage de ce fait réside dans la possibilité de réduire considérablement les dimensions du transistor PNP de pro- tection ainsi que dans la possibilité d'assurer une plus grande liberté dans la sélection de l'agencement spécial des divers blocs ou régions par rapport aux différents transistors réels dans la configuration de circuit intégré, pour autant, dans certaines limites, qu'il est possible de régler le gain Z du transistor PNP de protection d'une façon appropriée pour obtenir une compensation satisfaisante. Ces objets, caractéristiques et avantages de la présente invention sont exposés plus en détail dans la description suivante d'un mode de réalisation particulier faite en relation avec les figures jointes parmi lesquelles: la figure 1 est un schéma d'une partie de circuit d'un circuit intégré monolithique de type bipolaire qui a pour but d'illustrer à la fois le problème technique que la présente inven- tion vise à résoudre ainsi que la façon dont ce problème est réso- lu selon la présente invention; la figure 2 est une représentation schématique de la façon dont un transistor parasite interagit avec les transistors réels disposés nécessairement les uns près des autres dans la con- figuration, c'est à dire la topographie, du circuit intégré de la figure 1; la figure 3 représente une partie du schéma de circuit de la figure 1 pour mettre en évidence une structure composite typique PNP + NPN couramment utilisée dans de tels circuits inté- grés et ayant les fonctions du transistor NPN T1 de la figure 1 ainsi que pour montrer la façon très négative et dangereuse dont le transistor parasite interagit avec le transistor PNP réel qui se trouve à son voisinage; et la figure 4 représente la même partie de schéma de circuit que la figure 3 précédente modifiée selon la présente in- vention. Le circuit de la figure 1 représente un cas typique o des transistors intégrés monolithiques T1, T2, T3 et T4 sont amenés à exciter une charge inductive illustrée en figure 1 par un enrou- lement externe L connecte aux broches ou bornes A et B du circuit intégré. La façon dont le circuit particulier de la figure 1 fonc- tionne se comprendra facilement et peut être résumé par les condi- tions de niveaux suivantes de la tension des signaux appliqués respectivement aux bornes d'entrée IN1 et IN2. IN1 = haut T1 = passant T2 = bloqué IN1 = bas T1 = bloqué T2 = passant IN2 = haut T3 = passant T4 = bloqué IN2 = bas T3 = bloqué T4 = passant En supposant que l'on est dans l'état particulier INl=haut et IN2=bas, c'està-dire que les transistors T1 et T4 sont passants et les transistors T2 et T3 bloqués, dans l'enroulement L entre les bornes A et B circulera un courant I ayant une direction de A vers B de valeur déterminée par la tension Vcc et par les caractéristiques de la charge L. Si maintenant l'état de IN1 est inversé, c'est-à-dire que le signal appliqué passe de l'état haut à l'état bas, ceci provoque le blocage du transistor T1 et la mise en conduction du transistor T2 et, à partir de l'instant initial de la commutation jusqu'à la suppression du courant I dans l'enroulement L, le point A sera amené à une tension négative égale à -VD2. Ceci est dû au fait que le courant dans l'enroulement L, étant incapable de pré- senter des variations brutales d'intensité, tendra à maintenir la même direction de circulation de A vers B. 20. Le courant étant incapable de passer par le transistor T1 qui est le dernier bloqué, et ne pouvant pas non plus d'autre part passer par la diode Dl qui est polarisée en inverse, ni par le transistor T2 qui est autorisé à conduire dans le sens opposé, le seul trajet possible est à travers la diode D2 qui, étant connec- tée à la masse, amènera le point A à la tension -VD2 (-0,7 volt). En conséquence, également, le collecteur du transistor T2 se trou- vera à -0,7 volt. Dans des circuits intégrés bipolaires, quand il arrive qu'un collecteur soit à moins 0,7 volt, ceci excite un transistor parasite qui crée une certaine situation anormale dans le fonction- nement du dispositif. Le phénomène est schématiquement représenté en figure 2 o sont indiqués par des carrés 1, 2, 3 et 4 de nombreux blocs ou régions relatifs à des transistors distincts du circuit intégré. Quand, par exemple, le potentiel du bloc ou région 1 (correspon- dant par exemple à la région de collecteur du transistor T2 du o907Z6 circuit de la figure 1) chute à -0,7 volt, le transistor parasite désigné symboliquement dans la figure devient passant et extrait du courant des blocs ou régions adjacents des autres transistors (réels). La situation devient très critique si, au voisinage, se trouve un transistor PNP connecté comme cela est décrit ci-après et qui est indûment rendu passant par le transistor parasite. Comme cela est bien connu de l'homme de l'art, une struc- ture normalement utilisée pour mettre en oeuvre le transistor T1 du circuit de la figure 1 est couramment une structure composite intégrée PNP + NPN, formée, comme cela est représenté en figure 3 dans un cadre en pointillés, d'un transistor PNP T1A et d'un tran- sistor NPN T1B. En conséquence, le transistor parasite excite le transistor PNP T1A qui rend passant le transistor NPN T1B, amenant ainsi la structure T1 à l'état de conduction alors que celle-ci devrait rester bloquée pour le fonctionnement correct du circuit intégré. Une telle excitation anormale par le transistor parasite est également accompagnée de la possibilité d'un claquage irréver- sible de la structure composite T1. De façon évidente, dans ce type d'événements, les blocs ou régions les plus proches de celui qui est amené à une tension en dessous de la masse, c'est-à-dire dans l'exemple particulier le collecteur du transistor T2, seront les plus affectés par le tran- sistor parasite. D'autre part, il est souvent impossible d'espacer suffisamment les régions appartenant aux différents transistors dans la configuration du circuit pour empêcher ou réduire les effets consécutifs de l'excitation du transistor parasite en raison d'exigences évidentes de l'intégration. Le dispositif de protection objet de la présente inven- tion est schématiquement représenté en figure 4 qui représente la même partie du schéma du circuit que la figure 3 précédente modi- fiée selon la présente invention. Un transistor PNP de protection TI est situé dans la con- figuration de circuit intégré, immédiatement au voisinage du bloc ou région de collecteur du transistor T2, de préférence d'une façon telle qu'il est plus proche de ce dernier bloc que du tran- sistor T1A. Le transistor PNP de protection TI a son collecteur con- necté au point de base du transistor PNP T1A à protéger, son émet- teur connecté au point d'émetteur du transistor T1A (bien que l'émetteur de TI, comme cela a été exposé précédemment, puisse être connecté également à un point de tension supérieure à la tension de l'émetteur de T1A) et sa base connectée à un circuit de polarisation de commande qui est normalement constitué en connec- tant une diode ou de préférence une résistance de valeur appro- priée entre la base et l'émetteur du transistor de protection TI. En supposant par exemple que le transistor de protection TI a été conçu de sorte que la surface de son bloc de base corres- ponde plus ou moins à la moitié de la surface du bloc de base du transistor T1A à protéger et que ces deux blocs soient situés plus ou moins à la même distance du bloc de collecteur du transistor T2, dans ces conditions, le transistor parasite excité par la chute de tension du point A (c'est-à-dire du collecteur du transis- tor T2) en dessous du potentiel de la masse, présente une action similaire respectivement sur les bases du transistor de protection TI et du transistor à protéger TlA. En d'autres termes, si le transistor parasite extrait par exemple 50 WA du point 1, il extraira environ 100 WA du point 2 (le bloc de base du transistor T1A ayant une dimension double de celle du bloc de base du transistor TI). Toutefois, simultanément, le transistor de protection TI fournira au point 2 un courant égal à B x 50 WA, et, en addition- nant les courants au point 2, le transistor à protéger T1A aura sur sa base un courant égal à Z x 50 - 100 WA. En conséquence, si on a pris soin à l'étape de concep- tion de régler le gain 5 du transistor de protection TI pour qu'il soit égal à 2 en insérant une résistance de valeur appropriée dans le réseau de polarisation de la base, la sortie de courant au point 2 par le transistor de protection sera égale à 100 WA et en conséquence le transistor T1A sera maintenu bloqué, empêchant ainsi sa mise anormale à l'état passant. Bien que la présente invention ait été décrite en rela- tion avec une application particulière, elle peut s'appliquer à différents types de circuits, comme le notera l'homme de l'art, tout en restant dans le domaine de l'invention. REVENDICATIONS 1. Dispositif de protection à l'encontre de l'effet d'excitation par un transistor parasite sur un transistor PNP adja- cent (T1) dans la configuration d'un circuit intégré monolithique de type bipolaire caractérisé en ce qu'il comprend un transistor de protection PNP (TI) dont le collecteur est connecté au point de base dudit transistor (T1) à protéger et dont l'émetteur est con- necté à un point à une tension supérieure ou égale à la tension de l'émetteur du transistor à protéger; ce transistor de protection PNP étant réalisé dans le circuit intégré à une position sensible- ment voisine du transistor PNP à protéger. 2. Dispositif selon la revendication 1, caractérisé en ce que la base du transistor PNP de protection est maintenue non connectée. 3. Dispositif selon la revendication 1, caractérisé en ce que la base du transistor de protection PNP est connectée à un circuit de commande du gain Z. 4. Dispositif selon la revendication 3, caractérisé en ce que le transistor PNP de protection a sensiblement les mêmes dimensions que le transistor PNP à protéger, les blocs de base respectifs étant sensiblement à la même distance du bloc d'émet- teur du transistor parasite, et le gain t du transistor de protec- tion étant sensiblement égal à l'unité. 5. Dispositif selon la revendication 1, caractérisé en ce que le transistor PNP de protection a des dimensions inférieu- res à celles du transistor PNP à protéger et un gain 8 supérieur à l'unité.