FR 2596599 A1 19871002 FR 8604519 A 19860328 Circuit de multiplexage pour dispositifs à transfert de charges La présente invention concerne un circuit de multiplexage pour dispositifs à transfert de charges. Dans les dispositifs à transfert de charges employés en télévision, des charges électriques représentant les valeurs du signal de luminance 5 sont injectées dans des condensateurs et les tensions développées aux bornes de ceux-ci sont appliquées à des dispositifs extérieurs au travers de circuits à haute impédance d'entrée. Entre deux injections de charges une tension d'initialisation est appliquée aux bornes des condensateurs pour fixer le niveau du noir du 10 signal de luminance. Cette opération donne au signal délivré une structure discontinue. En principe cette tension de noir devrait conserver une valeur déterminée constante après chaque période d'initialisation. On constate cependant qu'à son niveau se superpose d'une part, 15 une tension parasite qui est engendrée par une impulsion de signal transmise par des couplages capacitifs existant au sein du substrat entre le condensateur et l'électrode de commande du transistor qui applique la tension d'initialisation et d'autre part, un signal de bruit provenant de différentes sources extérieures ou intérieures. Ces phénomènes sont d'autant plus gênants que la composante de luminance du signal est faible, des signaux liés à l'initialisation devenant alors généralement plus importants en amplitude que le signal vidéo luimême, ce qui provoque dans ce cas une mauvaise restitution des gris de l'image, et qu'ils sont la cause d'autres nuisances lorsque notamment, les 25 signaux provenant des N sorties d'un ou plusieurs dispositifs à transfert de charges sont multiplexés dans le temps, car dans ce dernier cas les différences de niveau de noir et les différences de sensibilité des dispositifs engendrent des signaux parasites d'amplitude variable dans le temps à la fréquence de multiplexage, l'amplitude de ces variations 30 correspondant aux décalages en tension des N niveaux du noir, ou des N niveaux de luminance. Il serait par conséquent judicieux, pour exploiter au mieux, en les multiplexant, les signaux délivrés par les N voies ou dispositifs à transfert de charges, de procéder à différents traitements visant à améliorer la qualité de chaque signal pris isolément et celle du multiplexage des N signaux. En ce qui concerne la qualité de chaque signal pris isolément diverses améliorations pourraient être apportées en éliminant, par exemple par "échantillonnage et maintien", de la structure discontinue et la tension parasite de réinitialisation et en éliminant partiellement les signaux de bruits générés par les sources extérieures ou intérieures, mais 10 il faudrait en même temps éliminer les signaux parasites résiduels générés par l'opération "d'échantillonnage et maintien". En outre, en ce qui concerne la qualité du multiplexage des N signaux, celle-ci pourrait être obtenue par ajustage automatique des N tensions de noir et des N gains des N voies pour obtenir des tensions de 15 luminance identiques. Le but de l'invention est de procéder aux traitements cités. A cet effet, l'invention a pour objet, un circuit de multiplexage de signaux de télévision pour dispositifs à transfert de charges caractérisé en ce qu'il comprend pour chaque signal multiplexé, un premier circuit échantillonneur-bloqueur pour mémoriser le niveau du noir du signal fourni à la fréquence point du signal de télévision, un deuxième circuit échantillonneur-bloqueur pour mémoriser l'amplitude de luminance du signal, un troisième circuit échantillonneur-bloqueur pour mémoriser à 25 l'instant d'échantillonnage du deuxième circuit échantillonneur le niveau de noir mémorisé dans le premier circuit échantillonneur, et un circuit soustracteur dont les deux entrées d'opérandes sont reliées respectivement aux sorties des deuxième et troisième circuits échantillonneurs-bloqueurs. Le circuit de multiplexage selon l'invention a pour principal avantage qu'il permet de réaliser un multiplexage de plusieurs signaux avec un alignement parfait du niveau des noirs en éliminant cd'une part, les signaux parasites à fréquence point présents dans le signal issu du dispositif à transfert de charges et d'autre part, les signaux résiduels 35 d'échantillonnage et le bruit basse fréquence. D'autres caractéristiques et avantages de l'invention apparaîtront au cours de la description qui suit faite en regard des dessins annexés qui représentent: - la figure I le schéma de principe de l'étage de conversion charge-tension électrique d'un dispositif à transfert de charges; - la figure 2 un graphe des temps correspondant au fonctionnement du dispositif représenté à la figure I; - la figure 3 un schéma de réalisation d'un élément de circuit de multiplexage selon l'invention; - la figure 4 un chronogramme illustrant le fonctionnement du circuit de traitement du signal de la figure 3; - la figure 5 un mode de réalisation complet du circuit de multiplexage selon l'invention. L'étage de conversion charge-tension électrique qui est représenté 15 à la figure 1 comprend un transistor à effet de champ 1, relié en série à un condensateur 2 entre un potentiel + U d'alimentation et un point de masse M. Le point commun entre la source du transistor I avec le condensateur 2, est relié à la grille de commande d'un transistor à effet dechamp 3 qui est alimenté sur sa source par une source de courant 4. 20 Dans le dispositif à transfert de charges qui est ainsi représenté des charges électriques q à transférer sont appliquées au point commun entre le transistor 1 et le condensateur 2. Celles-ci développent une tension aux bornes du condensateur 2. Entre deux injections de charges le condensateur 2 est réinitialisé avec une tension de référence par la mise en 25 conduction du transistor 1 qui reçoit sur sa grille un signal dinitialisation INIT d'amplitude VR. Le signal développé aux bornes du condensateur 2 est recopié par le transistor 3 qui restitue un signal VS aux bornes de la source de courant 4. Le transistor 3 permet ainsi la lecture à haute impédance du signal qui est contenu dans le condensateur 2. Une représentation sous la forme d'un diagramme de temps du signal VS est montré à la figure 2. Le signal VS représenté se compose de trois parties principales qui apparaissement régulièrement au cours d'intervalles de temps T1, T2 et T3 qui sont représentés juxtaposés dans cet ordre sur la figure 2. La partie de signal VS reférençant le niveau du noir apparaît durant l'intervalle de temps T1. La partie du signal utile transportant la composante de luminance apparaît au cours de l'intervalle de temps T2. Enfin la partie du signal qui apparaît durant l'intervalle de temps T3 est provoquée par l'impulsion d'initialisation qui est appliquée sur la grille du 5 transistor 1. Pendant l'intervalle de temps T2 l'amplitude du signal VS peut varier entre le niveau de référence du noir lorsqu'aucune charge n'est injectée dans le condensateur 2 et jusqu'à un niveau maximal correspondant à un niveau de blanc lorsque les charges injectées dans le condensateur 2 développent une tension maximale négative. La partie apparaissant 10 durant l'intervalle de temps T3 devrait théoriquement avoir le même niveau que la partie apparaissant durant l'intervalle de temps T1 car elle correspond à la phase d'initialisation mais on constate qu'une impulsion parasite est ajoutée au signal pendant la durée de cette initialisation, cette impulsion étant due au couplage capacitif existant entre le conden15 sateur 2 et l'Pélectrode de commande du transistor 1. Cette difficulté est surmontée grâce au dispositif selon l'invention qui est représenté à la figure 3. Le dispositif représenté comprend un premier amplificateur 5, des premier, deuxième et troisième circuits échantillonneurs-bloqueurs, portant respectivement les références 6, 7, 8, 20 un amplificateur 9 et un circuit soustracteur 10. L'amplificateur 5 reçoit sur son entrée le signal VS de la figure 2 fourni par le dispositif à transfert de charges, décrit précédemment à l'aide de la figure 1, à la sortie duquel il est connecté. La sortie (point A) du circuit amplificateur 5 est reliée, d'une part, à l'entrée du premier circuit échantillonneur25 bloqueur 6 et d'autre part, à l'entrée du deuxième circuit échantillonneurbloqueur 7. La sortie (point B) du premier circuit échantillonneur-bloqueur 6 est reliée à Pentrée du troisième échantillonneur-bloqueur 8 par l'intermédiaire du circuit amplificateur 9. Les sorties des deuxième (point C) et troisième (point D) échantillonneur-bloqueur 7 et 8 sont reliées 30 respectivement aux entrées marquées "+" et "-" du circuit soustracteur 10. Chacun des circuits échantillonneur-bloqueur 6, 7, 8 est constitué de façon connue par des interrupteurs de courant à transistors à effet de champs ou équivalents notés respectivement 6a, 7a, 8a, et par des condensateurs référencés respectivement 6b, 7b, et 8b. Le condensateur 35 7b est branché entre l'entrée marquée "+" du circuit soustracteur 10 et la ligne de masse M. Le condensateur 6b est relié entre l'entrée du circuit amplificateur 9 et la ligne de masse M. Le condensateur Sb est relié entre l'entrée marquée "-" du circuit soustracteur 10 et la ligne de masse M. Le circuit interrupteur 7a réalise la connexion de la sortie du circuit 5 amplificateur 5 avec d'une part, l'entrée marquée "+" du circuit soustracteur 10 et d'autre part, l'extrémité correspondante du condensateur 7b. Le circuit interrupteur 6a réalise la connexion entre la sortie du circuit amplificateur 5 avec d'une part, l'entrée du circuit amplificateur 9 et l'extrémité correspondante du condensateur 6b. Enfin l'interrupteur de 1o courant 8a réalise la connexion entre la sortie du circuit amplificateur 9 avec d'une part, l'entrée marquée "-" du circuit soustracteur 10 et d'autre part, l'extrémité correspondante du condensateur 8b. L'interrupteur de courant 6a est commandé par un signal d'échantillonnage ECH1 et les interrupteurs de courant 7a et 8a sont commandés 15 simultanément par un signal d'échantillonnage ECH2 dont les positions relatives dans le temps par rapport au signal d'entrée VS sont représentées à la figure 4. Le signal VS représenté à la figure 4 a la forme du signal vidéofréquence de la figure 2 à la différence toutefois qu'il lui est rajouté une composante de bruit BBF basse fréquence dont l'enveloppe est 20 représentée en pointillés. Le signal qui est représenté en-dessous du signal VS est le signal d'échantillonnage ECHI qui commande la fermeture de l'interrupteur de courant 6a à chaque apparition du niveau de noir du signal VS. Le signal échantillonné représentant les niveaux de noir du signal VS qui est appliqué sur l'entrée de l'amplificateur 9 est représenté à 25 la ligne suivante sous la forme de paliers représentant les niveaux successifs de noir du signal VS. Le signal ECH2, qui est représenté à la ligne suivante et qui commande la fermeture des interrupteurs de courant 7a et Sa, apparaît simultanément aux instants d'apparition du signal de luminance du signal VS et les échantillons obtenus qui sont mémorisés 30 dans le condensateur 7b branché à l'entrée marquée "+" du circuit soustracteur 10, sont représentés à la ligne suivante sous la forme de deux signaux juxtaposés correspondant, dans l'exemple de représentation du signal VS, à deux niveaux N, N2, NI correspondant à du noir (luminance minimale) et N2 à du blanc (luminance maximale). La ligne suivante 35 représente le signal qui est appliqué à l'entrée marquée "-" du soustrac- 2596599' teur 10 et qui correspond au transfert des niveaux du signal, mémorisés dans le condensateur 6b, dans le condensateur 8b aux instants d'échantillonnage ECH2. Enfin sur la dernière ligne sont représentés les signaux correspondant aux niveaux N1, N2, de luminance du signal VS représenté 5 sur la première ligne et qui apparaissent en sortie du circuit soustracteur 10 (point E). En désignant par BBF la composante de bruit basse fréquence, par PAR1 le signal parasite fourni par le circuit échantillonneur-bloqueur 6b, par PAR2 le signal parasite fourni respectivement par chacun des circuits 10 échantillonneurs-bloqueurs 7b et 8b et par Su le signal utile formé par les composantes de luminance du signal VS, le fonctionnement du circuit de la figure 3 peut être explicité à l'aide de ces notations de la façon suivante. Le signal qui est mémorisé dans le condensateur 6b par le circuit échantillonneur-bloqueur 6 contient l'information bruit basse fréquence 15 BBF auquel s'ajoute le signal parasite PAR1. Le signal qui est mémorisé dans le condensateur 7b par le circuit échantillonneur-bloqueur 7 contient l'information de signal utile Su auquel s'ajoute le bruit basse fréquence BBF et le signal parasite fourni par l'échantillonneur- bloqueur 7. Le signal qui est mémorisé dans le condensateur 8b de l'échantillonneur-bloqueur 8 20 contient le bruit basse fréquence BBF auquel s'ajoute le signal parasite PAR2 fourni par le circuit échantillonneur-bloqueur 8, le signal parasite PAR1 ayant été éliminé par l'échantillonneur-bloqueur 8. Le circuit soustracteur 10 qui effectue la soustraction entre l'amplitude du signal qui est mémorisé dans le condensateur 7b et l'amplitude du signal qui est 25 mémorisé dans le condensateur 8b fournit dans ces conditions un signal qui vérifie la relation (Su + BBF + PAR2)- (BBF + PAR2) = Su Le signal fourni par la sortie du circuit soustracteur 10 apparait par conséquent débarrassé des composantes de bruit et des parasites transmis 30 par les différents échantillonneurs-bloqueurs. L'alignement du noir pour chaque échantillonnage du signal de luminance est donc dans ces conditions bien réalisé. Pour exploiter au mieux, en les multiplexant, les signaux délivrés par les N voies ou dispositifs à transfert de charges, il est nécessaire de 35 procéder aux différents traitements suivants: En ce qui concerne la qualité de chaque signal pris isolément il faut: - éliminer par échantillonnage et maintien la structure discontinue du signal et de la tension parasite de réinitialisation. - éliminer partiellement les signaux de bruits générés par les sources extérieures ou intérieures. - éliminer les signaux parasites résiduels générés par l'opération d'échantillonnage et maintien, - et en outre, en ce qui concerne la qualité du multiplexage de N 10 signaux il faut: - ajuster automatiquement les N tensions de noir, - ajuster les N gains des voies pour obtenir des tensions de luminance identiques. Le principe du traitement de signal mis en oeuvre par le circuit 15 représenté à la figure 3 peut être avantageusement étendu au multiplexage avec alignement des noirs de plusieurs signaux vidéo fournis par plusieurs dispositifs à transfert de charges ou par un dispositif à n sorties démultiplexées de la manière qui est représentée à la figure 5 qui réalise un circuit de multiplexage à n entrées. Dans le circuit représenté, chaque 20 signal appliqué sur une entrée E1 à En est amplifié de telle sorte qu'il délivre pour un même niveau de signal à l'entrée du dispositif un signal d'amplitude égale et est traité par un circuit formé par les mêmes éléments que le circuit représenté à la figure 3. Il en résulte que pour réaliser le multiplexage des signaux E1 à En il est nécessaire de prévoir n 25 amplificateurs à gain variable 51 à 5n, 3 x n interrupteurs, 6a1... 6an, 7a1... 7an, 8aI... San pour constituer n dispositifs du type de celui représenté à la figure 3 disposés sur chacune des voies de multiplexage, comme il est également nécessaire de prévoir n amplificateurs 91... 9n pour séparer chaque deuxième circuit et troisième circuit 30 échantillonneur-bloqueur. Comme dans la structure ainsi réalisée chacun des condensateurs des deuxièmes circuits échantillonneurs-bloqueurs se retrouve placé en parallèle à l'entrée marquée "+" d'un seul circuit soustracteur 10, l'ensemble de ces condensateurs est remplacé par un condensateur unique 7b et 8b aux entrées marquées "+" et "-" du circuit 35 soustracteur 10. Il est également nécessaire de placer n condensateurs 6bl à 6bn aux entrées respectives des n amplificateurs 91 à 9n pour constituer les n premiers circuits d'échantillonneurs-bloqueurs (61... 6n). Il va de soi que chacune des n voies de multiplexage qui sont ainsi réalisées pourra être 5 commandée par des signaux de commande supplémentaires venant se rajouter aux signaux d'échantillonnage ECH1 et ECH2 précédemment décrits et qui devront être prévus en fonction des multiples applications que pourra recevoir l'invention précédemment décrite. Le fonctionnement du circuit de multiplexage de la figure 5 est le 10 suivant. Un des amplificateurs d'entrée 51 étant pris en référence, le gain de chacun des (n-l) autres amplificateurs d'entrée 52 5n est réglé de telle sorte qu'il délivre un signal de même niveau que celui de l'amplificateur pris en référence 51, pour des signaux d'entrée des dispositifs d'amplitudes égales. Les n interrupteurs 6a1 à 6an transmettent les 15 références de noir ainsi que les n informations de bruit BBF à BBF aux n condensateurs de mémorisation 6b1 à 6bn. 1 n Ces informations sont retransmises séquentiellement par les interrupteurs 8aI à 8an au condensateur unique de mémorisation des noirs 8b aux bornes duquel se trouve donc le signal multiplexé dans le temps 20 (noir + BBF + PAR2), PAR2 étant le signal parasite résiduel généré par les échantillonneurs 8aI à San. Dans le même temps, les interrupteurs 7a1 à 7an étant commandés deux par deux en synchronisme avec les interrupteurs 8a1 à San, les n interrupteurs 7aI + 7an transmettent séquentiellement les n informations 25 de luminance Su à S ainsi que les n informations de bruit BBF à BBF uI un l au condensateur unique de mémorisation de luminance 6b, aux bornes duquel se trouve donc le signal multiplexé dans le temps (Su + BBF + PAR2) , PAR2 étant Je signal parasite résiduel généré par les échantillonneurs 7a1 à 7an. Le circuit soustracteur 10 qui effectue la soustraction entre l'amplitude du signal qui est mémorisé dans le condensateur 6b et l'amplitude du signal qui est mémorisé dans le condensateur 8b fournit dans ces conditions un signal qui vérifie à chaque instant la relation: (Su +BBF + PAR2)-(BBF +PAR2) = Su n n n n n Le signal fourni par la sortie du circuit soustracteur 10 est donc un signal multiplexé dans le temps résultant des n signaux délivrés par les n sorties de dispositifs, et qui présente les caractéristiques suivantes: - niveaux de noir alignés - amplitudes de luminance égales (pour des signaux égaux aux entrées des dispositifs) bruit basse fréquence éliminé - structure discontinue éliminée - parasites résiduels d'échantillonnage éliminés. REVENDICATIONS 1. Circuit de multiplexage de signaux de télévision pour dispositifs à transfert de charges caractérisé en ce qu'il comprend pour chaque signal multiplexé un premier circuit échantillonneur-bloqueur (6) pour mémoriser le niveau du noir du signal fourni à la fréquence point du signal de télévision un deuxième circuit échantillonneur-bloqueur (7) pour mémoriser l'amplitude du signal un troisième circuit échantillonneur- bloqueur (8) pour mémoriser à l'instant d'échantillonnage du deuxième circuit échantillonneur le niveau 10 de noir mémorisé dans le premier circuit échantillonneur (7) et un circuit soustracteur (10) dont les deux entrées d'opérandes sont reliées respectivement aux sorties des deuxième et troisième circuits échantillonneurs-bloqueurs (7, 8). 2. Circuit selon la revendication 1, caractérisé en ce que chaque 15 premier, deuxième et troisième circuit échantillonneur-bloqueur comprend un interrupteur (6a, 7a, 8a) de courant relié à un condensateur (6b, 7b, 8c) pour charger le condensateur à des instants d'échantillonnage déterminés. 3. Circuit selon la revendication 2, caractérisé en ce que chaque 20 interrupteur de courant est constitué par un transistor à effet de champ. 4. Circuit selon l'une quelconque des revendications I et 2, caractérisé en ce que le premier circuit échantillonneur-bloqueur (6) est commandé aux instants cPd'apparition du niveau de noir dans le signal de télévision et que les deuxième et troisième circuits échantillonneurs25 bloqueurs (7, 8) sont commandés aux instants Pd'apparition du signal de luminance du signal de télévision. 5. Circuit selon l'une quelconque des revendications I à 4, caractérisé en ce que chaque signal à multiplexer est transmis aux entrées respectives des premier et deuxième circuits échantillonneurs- bloqueurs 30 (6, 7) par l'intermédiaire d'au moins un amplificateur (5). 6. Circuit de multiplexage à n voies de multiplexage, caractérisé en ce qu'il comprend n premier, deuxième et troisième circuits échantillonneurs-bloqueurs selon l'une quelconque des revendications I à , les sorties des n deuxièmes circuits échantillonneurs-bloqueurs (71..o 7n) étant reliées en parallèle à la première entrée d'opérande du circuit soustracteur (10) et les sorties des n troisièmes circuits échantillonneursbloqueurs (81... 8n) étant reliées en parallèle à la deuxième entrée d'opérande du circuit soustracteur (10).