FR 2594612 A1 19870821 FR 8602026 A 19860214 CIRCUIT DE DECODAGE D'ECHANTILLONS NUMERIQUES EN MICD L'invention concerne un circuit de décodage d'é- chantillons numériques définissant N points d'un signal ini- tial transmis par un émetteur, en modulation d'impulsions co- dées différentielle MICD, à une cadence déterminée par une horloge H1, sous la forme d'une différence absolue da, codée sur p bits, entre deux échantillons consécutifs du signal ini- tial. Ce circuit de décodage trouve son application dans les étages de réception effectuant le traitement de don- nées numériques stockées dans des mémoires de masse ou trans- mises -ar voies hertziennes. Une invention de ce genre est connue du livre "Digital processing of speech signals" de L.R. RABINER, R.W. SCHAFER, Prentice-Hall Inc Englewood Cliffs, NEW-JERSEY, pages 208 et suivantes. Le codage par modulation d'impulsions codées différentielle MICD (DPCM en langue anglaise) est une techni- que de codage numérique dans laquelle les différences des va- leurs entre deux échantillons adjacents codés numériquement sont utilisées pour le stockage ou la transmission. Le codage HICD peut aussi être considéré comme un codage à prédiction dans lequel on utilise la différence entre une valeur présente et une prédiction. Les variations entre deux données numéri- ques successives, codées sur q bits, sont déterminées puis re- présentées par des valeurs transmises sous la forme d'échan- tillons numériques, codés sur p bits avec p inférieur à q afin de réduire le débit numérique nécessaire à la transmission. Le circuit de réception opère la transformation inverse, c'est-à-dire qu'il ajoute successivement la valeur représentée par les échantillons numériques da reçus à la va- leur précédemment déterminée. Ces échantillons da sont codés -2 - de sorte qu'à la réception le circuit de décodage va présenter un organe de transcodage suivi d'un additionneur dont la sor- tie est bouclée sur une de ses entrées, l'ensemble opérant à la même cadence que celle définie à l'émission. Les applications qui exploitent le codage HICD mettent à profit le fait que ce type de codage permet, sans trop dégrader le signal reconstruit, de réduire considérable- ment le débit numérique à transmettre, ce qui est très impor- tant dans le cas des mémoires de masse ou des liaisons hert- ziennes. La figure 5.31(b) de l'art antérieur indique un schéma général d'un décodeur dans lequel les données transmi- ses sont décodées puis ajoutées dans un-additionneur à un si- gnal de prédiction issu de la sortie de l'additionneur. L'in- dice n utilisé montre que le système est synchrone et opère à une cadence unique. ' Ainsi le signal initial, qui est défini à l'émis- sion par N points, est également obtenu sur N points à la ré- ception après décodage. Généralement ce signal est ensuite lissé par filtrage. Le récepteur doit ainsi effectuer d'abord la reconstitution du signal puis son filtrage pour le rendre ex- ploitable. Ceci entraîne une certaine complexité et nécessite un grand nombre de fonctions logiques notamment pour le fil- trage. Le nombre de couches logiques que chaque opération met en oeuvre conduit à une certaine limitation de la vitesse d'exécution du circuit de décodage. Un but de l'invention est donc'd'assurer une plus grande vitesse d'exécution en réduisant le nombre de couches logiques mises en oeuvre pour la restitution du signal de ré- ception en combinant entre elles les opérations de décodage et de filtrage. Un autre but de l'invention, en diminuant le nom- bre de couches et donc de fonctions logiques, est de réduire la surface de cristal nécessaire pour la réalisation d'un cir- -3- cuit intégr& constituant le circuit de décodage. Pour cela l'invention telle que définie dans le préambule est remarquable en ce que le circuit de décodage comprend des moyens de décodage MICD qui effectuent, à partir des échantillons numériques reçus suivant l'horloge Hl de pé- riode Tl, un transcodage et une division de la différence ab- solue da par un nombre n, afin de fournir des échantillons numériques transcodis dad=da/n, qui sont traités dans un ad- ditionneur, à une cadence plus élevée que celle du transcoda- ge, déterminée par une horloge H2 de période T2, telle que T2-T1/n, avec n entier supérieur à 1, afin de restituer M points du signal MICD décodé avec M supérieur à N, les points supplémentaires étant obtenus par interpolation linéaire. Il est connu que pour obtenir une restitution correcte d'un signal il est nécessaire de l'échantillonner à une cadence qui présente une limite inférieure liée aux fré- quences maximales à transmettre, c'est-à-dire à la bande pas- sante du signal. Pour cette fréquence d'échantillonnage mini- male, le nombre minimal d'échantillons permet théoriquement de reconstituer le signal initial. Le signal ainsi reconstruit est ensuite filtré. L'invention se propose de réaliser l'opé- ration de filtrage en effectuant une interpolation linéaire entre deux échantillons numériques reçus consécutivement, opé- rée au cours de l'opération de décodage MICD proprement dite, qui a pour objet d'ajouter continûment une valeur incrémenta- le. Selon l'invention cette valeur incrémentale est déterminée par le taux d'interpolation utilisé. Ce taux détermine le rap- port des périodes T1 et T2 des horloges H1 de l'émission et H2 de l'étage final du circuit de décodage. Ce rapport est tel que T2=Tl/n avec n supérieur à 1. Les valeurs incrémentales transmises par l'émetteur étant da, les valeurs incrémentales ajoutées continûment, pendant chaque période T2, vont être égales à dad=da/n. La boucle va ainsi, pour chaque période T1, ajouter n fois la valeur da/n puis pour la période T1 suivante va ajouter n fois une autre valeur da/n, selon le mécanisme: -4 - - séquence (i-1) de durée T1 X(i-1, 0) + dad(i-1) = X(i-1, 1) X(i-1, 1) + dad(i-1) X(i-1, 2) X(i-1, n) + dad(i-1) = X(i, 0) - séquence i de durée T1 X(i, 0) + dad(i) - X(i, 1) X(i, n) + dad(i) - X(i+1, 0). Afin de pouvoir effectuer successivement toutes ces opérations il est nécessaire de stocker temporairement les échantillons numériques dans des bascules. L'invention possède donc des moyens de décodage MICD qui comprennent: une bascule B1 qui stocke, sous le contr8le de l'horloge Hi, les échantillons MICD reçus et les transmet à un dispositif de transcodage qui délivre des échantillons transcodis à une bascule B2 contr8lée par une horloge H3, de période T1, re- tardée par rapport à H1, - un additionneur, qui reçoit sur une première entrée les don- nées de la bascule B2, et fournit son résultat à une bascule B3, contr8lée par l'horloge H2, qui transmet ses données sur la seconde entrée de l'additionneur selon un montage en bou- cle, la sortie de l'additionnneur étant également reliée à une bascule B4, contr8lée par une horloge H4, de période T2, retardée par rapport à H2, qui délivre le signal MICD déco- dé. Les échantillons numériques da reçus par le cir- cuit de décodage sont codés sur p bits à l'émission. Le dispo- sitif de transcodage selon l'invention génère des échantillons d'amplitude dad=da/n qui doivent être codés sur un nombre plus élevé de bits pour assurer une précision suffisante aux opéra- tions. Ce nombre de bits est égal à (p+s), c'est-à-dire que s bits sont ajoutés avec s défini comme étant la première puis- sance de 2 qui vérifie l'inégalité n inférieur ou égal à 2s. - 5 - L'invention sera mieux comprise à l'aide des fi- gures suivantes, données à titre d'exemples non limitatifs,qui représentent: figure 1: une illustration du mécanisme de décodage et d'in- terpolation selon l'invention, figure 2: un schéma-bloc du circuit de décodage selon l'in- vention, figure 3: un diagramme des temps pour un circuit de décodage avec n - 2, figure 4: un schéma d'un dispositif de fondu enchaîné compre- nant deux circuits de décodage selon l'invention. La figure 1 illustre le mécanisme de décodage et d'interpolation mis en oeuvre par l'invention. Soit un signal à restituer représenté par une courbe 5. En utilisant, après décodage, les échantillons numériques da qui se présentent à la sortie du circuit de décodage, on restitue par additions successives les points de la courbe X(i-1, 0), X(i, 0),... Le circuit de décodage selon l'invention permet de déterminer des points intermédiaires, par exemple un point X(i-1, 1) dans le cas de la figure 1 avec n = 2, ou plus généralement n-1 points intermédiaires X(i-1, n-l). Le schéma-bloc du circuit de décodage 6 est re- présenté sur la figure 2. Il comprend une bascule B1 11 qui stocke sous le contr8le de l'horloge Hi les codes des ichan- tillons numériques da présents sur la connexion 10, codés sur p bits. Ces codes entrent dans un dispositif de transcodage 12 qui délivre en sortie les échantillons transcodés de valeur da/n. Ce transcodage peut être effectué par exemple à l'aide d'une mémoire morte dans laquelle les codes des échantillons da sont utilisés comme adresses pour lire les échantillons da/n préalablement stockas. Il peut également être effectué par une mémoire vive ou un réseau logique programmable. Le transcodage peut par exemple être effectué de la manière sui- vante: 6 - valeurs de la code valeurs valeur différence de transmis reconstituées dad(n-2) signal 0-2 0 1 0,5 3-6 1 4 2,0 7-12 2 9 4,5 13-21 3 16 8,0 22-35 4 27 13,5 - 36-61 5 44 22 62-99 6 79 39,5 -255 7 120 60 -(1-2) 8 -1 -0,5 -(3-6) 9 -4 -2,0 -(7-12) 10 -9 -4,5 -(13-21) 11 -16 -8,0 -(22-35) 12 -27 -13,5 -(36-61) 13 -44 -22 -(62-99) 14 -79 -39,5 -(100-255) 15 -120 -60 Chaque échantillon dad = da/n est conservé dans une bascule B2 13, contr8lée par l'horloge H3, pendant la pé- riode T1. La sortie de la bascule B2 13 est reliée à une des entrées d'un additionneur 15 dont la sortie est rebouclée sur sa deuxième entrée à travers une bascule B3 14 contr8lée par l'horloge H2 qui délivre une valeur Si. La sortie de l'addi- tionneur 15 est également réunie à une bascule B4 16 contr8lée par l'horloge H4 qui délivre le résultat final Si + dadi sur la connexion 17 avec (p+s) bits. Ainsi les bascules 11 et 13 conservent leurs don- nées stables pendant chaque période T1, tandis que les bascu- les 14 et 16 conservent les leurs pendant chaque période T2. La figure 3 représente le diagramme des temps dans le cas o le taux d'interpolation est égal à 2. L'horloge - 7 - H2 a donc une période T2 deux fois plus courte que la période T1 de l'horloge HI. Les codes des échantillons numériques re- çus Ci sont stockés par exemple sur le front montant de l'hor- loge Hi selon les échantillons Di. Ceux-ci sont transcodés et stockés selon les échantillons dadi sur le front montant de H3. Les échantillons Si sont stockés sur le front montant de H2 et le résultat Si+dadi est délivré sur le front montant de H4. Le circuit de décodage selon l'invention est uti- lise pour traiter les signaux de luminance Y et les signaux de différence de couleurs R-Y et B-Y selon un standard télévi- sion. Pour cela trois circuits de décodage selon l'invention traitent simultanément ces signaux. Ceci est utilisé dans des appareils de visualisation d'images codées numériquement set- vant par exemple dans des ordinateurs de type domestiques ou autres. Ils peuvent également servir dans tout dispositif de visualisation d'images ou tout dispositif audio mettant en oeuvre le décodage MICD. La figure 4 représente le schéma d'un dispositif de fondu enchainé d'images, comprenant deux circuits de déco- dage selon l'invention. Les signaux en provenance de deux images diffé- rentes, que l'on désire représenter successivement en les en- chaînant, arrivent sur les connexions d'entrée 101 et 102 et pénètrent dans les circuits de décodage 61 et 62. Pour riali- ser le fondu enchaîné les dispositifs de transcodage 121 et 122 délivrent les valeurs da/n précédentes altérées par des coefficients d'atténuation respectivement k et 1-k. Pendant la durée au cours de laquelle le fondu enchaîné doit s'effec- tuer, les coefficients k et 1-k sont réguli&rement modifiés de 1 à 0 pour l'un et simultanément de 0 à i pour l'autre. Ceci est obtenu en utilisant des mémoires vives comme dispo- sitifs de transcodage 121 et 122 qui sont rechargées réguliè- rement avec des valeurs modifies à chaque fois par les coeffi- cients nouveaux k et 1-k par un contrôleur 18. 9 4 6 12 -8 - Selon un autre mode les dispositifs de transcoda- ge 121 et 122 sont des réseaux logiques programmables qui dé- livrent les valeurs modifiées choisies par le contrôleur 18. Selon ces deux modes les données issues des dis- positifs 61 et 62 sont additionnées dans un additionneur 19 qui délivre un signal égal à la somme pondérée des signaux M1 et M2 présents sur les deux voies d'entrée 101 et 102 suivant l'équation: s - k À Ml+(1-k) M2, le coefficient k variant d'une visualisation d'image à une autre, l'effet obtenu étant un fondu enchaîné. -9- REVENDICATIONS: 1. Circuit de décodage d'échantillons numériques dé- finissant N points d'un signal initial transmis par un émet- teur, en modulation d'impulsions codées différentielle MICD, à une cadence déterminée par une horloge H1, sous la forme d'une différence absolue da, codée sur p bits, entre deux échantil- lons consécutifs du signal initial, caractérisé en ce qu'il comprend des moyens de décodage MICD qui effectuent, à partir des échantillons numériques reçus suivant l'horloge H1 de pi- riode Tl, un transcodage et une division de la différence ab- solue da par un nombre n, afin de fournir des échantillons numériques transcodés dad-da/n, qui sont traités dans un ad- ditionneur, à une cadence plus élevée que celle du transcoda- ge, déterminée par une horloge H2 de période T2, telle que T2=T1/n, avec n entier supérieur à 1, afin de restituer M points du signal MICD décodé avec M supérieur à N, les points supplémentaires étant obtenus par interpolation linéaire. 2. Circuit selon la revendication 1, caractérisé en ce que les moyens de décodage MICD comprennent: - une bascule B1 qui stocke, sous le contr8le de l'horloge Hi, les échantillons MICD reçus et les transmet à un dispositif de transcodage qui délivre des échantillons transcodés à une bascule B2 contr8lée par une horloge H3, de période T1, re- tardée par rapport à H1, - un additionneur, qui reçoit sur une première entrée les don- nées de la bascule B2, et fournit son résultat à une bascule B3, contr8lée par l'horloge H2, qui transmet ses données sur la seconde entrée de l'additionneur selon un montage en bou- cle, la sortie de l'additionnneur étant également reliée à une bascule B4, contr8lée par une horloge H4, de période T2, retardée par rapport A H2, qui délivre le signal MICD déco- dé. 3. Circuit selon la revendication 2, caractérisé en ce que le dispositif de transcodage fournit pour chaque ichan- tillon numérique codé sur p-bits, des échantillons numériques - 10 - transcodés dad-da/n, codés sur (p+s) bits, o s est défini comme étant la première puissance de 2 tel que n est inférieur ou égal à 2s. 4. Circuit selon la revendication 3, caractérisé en ce que le dispositif de transcodage est une mémoire morte, une mémoire vive ou un réseau logique programmable. 5. Dispositif de visualisation d'images, caractérisé en ce qu'il comprend au moins un circuit de décodage selon une des revendications 1 à 4. 6. Dispositif de visualisation d'images au standard télévision, caractérisé en ce qu'il comprend trois circuits de décodage, selon une des revendications 1 à 4, qui effectuent le décodage des signaux de luminance et de chrominance. 7. Dispositif de traitement de signaux audio, carac- térisé en ce qu'il comprend au moins un circuit de décodage selon une des revendications 1 à 4. 8. Dispositif de fondu enchaîn6, caractérisé en ce qu'il comprend selon une des revendications 2 à 6, - sur une première voie, au moins un circuit de décodage muni d'un dispositif de trancodage qui délivre des valeurs qui peuvent être modifiées par un coefficient k, - sur une seconde voie, au moins un circuit de décodage muni d'un dispositif de transcodage qui délivre des valeurs qui peuvent être simultanément modifiées par un coefficient l-k, les coefficients k et 1-k pouvant être régulièrement modi- fiées par un contrôleur entre des valeurs 0 à 1 pour l'un et simultanément 1 à 0 pour l'autre, - et un additionneur qui additionne les signaux issus de ces deux voies selon un mécanisme de fondu enchaîné.