FR 2596931 A1 19871009 FR 8604859 A 19860404 I MULTIPLICATEUR DE TENSION CONTINUE POUVANT ETRE INTEGRE A UNE STRUCTURE SEMICONDUCTRICE. La présente invention concerne un multiplicateur de tension continue pouvant être intégré à une structure semiconductrice notamment pour commander un transistor de puissance élaboré sur un substrat semiconducteur. Les applications croissantes de l'électronique à tous les secteurs industriels conduisent à une multiplication des longueurs de câbles électriques. En particulier dans les automobiles; le câblage électrique des différents organes est de plus en plus complexes chacun d'eux étant pratiquement commandé individuellement. D'une 10 manière générale, ce câblage se fait sous la forme d'un faisceau de fils de plus en plus volumineux dont le contrôle et le dépannage après montage sont pratiquement impossibles. La solution h ce problème réside en l'utilisation du multiplexage. Chaque accessoire ayant la faculté de reconnaître l'information qui le concerne, on 15 peut donc relier tous ces accessoires par un même fil de commande. Un tel type de multiplexage conduit à l'association sur un même substrat d'un transistor de puissance et de sa logique de commande. L'un des problèmes soulevés par cette nouvelle conception de l'électronique automobile est la commande d'un transistor de 20 puissance en série avec une charge. En particulier, si le transistor de puissance est du type VD MOS (transistor à effet de champ à structure verticale et à canal diffusé) il faut, pour le rendre conducteur, appliquer sur sa grille une tension plus élevée que celle existant entre sa source et son drain. Le VD MOS et sa charge étant 25 branchés directement sur la batterie d'accumulateurs, il faut donc disposer d'une tension continue supérieure à la tension de batterie. Puisqu'on ne désire pas introduire une autre source de tension continue dans une automobile, on doit donc avoir recours à un multiplicateur de tension. On connaît des multiplicateurs de tension continue basés sur la charge et la décharge d'un condensateur et la commande par un signal d'horloge. De tels dispositifs comprennent au moins deux diodes et sont réalisés en éléments discrets nécessitant donc des fils de connexion. Puisque l'on désire éviter autant que possible les fils de câblage, on doit intégrer ce multiplicateur sur le même substrat 5 que le VD MOS. Pour des raisons de simplification de fabrication, on souhaite réaliser le circuit logique de commande du VD MOS directement dans le substrat qui sert de drain au VD MOS sans isolement particulier entre la zone constituant le VD MOS et la zone de la logique. On peut alors profiter des opérations de diffusion qui 10 serviront à élaborer le VD MOS pour intégrer sur le substrat les diodes citées plus haut. Par exemple, si le substrat est de type N, on pourra profiter de l'opération consistant à diffuser une zone de type P (afin de réaliser le canal du VD MOS) pour implanter également un caisson de type P formant l'anode d'une diode. On profiterait alors 15 de la diffusion de type N nécessaire pour former la source du VD MOS pour implanter également dans le caisson P une région N formant la cathode de la diode. Cette solution qui paraît séduisante n'est cependant pas envisageable. En effet, il sera impossible d'obtenir sur la grille du VD MOS une tension supérieure à la tension 20 batterie à cause de la jonction constituée entre le caisson P de la diode et le substrat de type N qui est lui-même porté au potentiel de la batterie. Une solution à ce problème consiste à isoler la diode ainsi créée du substrat. Une telle isolation implique des opérations particulières (création d'une couche enterrée, d'anneaux de garde, 25 etc...) qui ne peuvent être exécutées en même temps que l'élaboration du VD MOS. Ces étapes supplémentaires entraîneraient une augmentation importante du prix de revient du dispositif semiconducteur. Afin de pallier ces inconvénients, l'invention propose de 30 remplacer la diode attaquant la grille du VD MOS par une résistance constituée à partir d'un transistor MOS à déplétion et de modifier le rapport cyclique du signal d'horloge afin que cette résistance se comporte comme la diode du circuit multiplicateur classique. Il faut noter que le multiplicateur de tension selon l'invention a été imaginé pour résoudre un problème concernant une structure semiconductrice particulière. Cependant, le nouveau schéma électrique ainsi mis au point peut être utilisé dans d'autres applications dans le cas ou une structure classique ne conviendrait pas. L'invention a donc pour objet un multiplicateur d'une tension continue ayant une valeur déterminée par rapport à un point de référence et comprenant au moins une cellule du type doubleur de tension par charge et décharge d'un condensateur et commande par un signal d'horloge, le multiplicateur étant destiné à fournir un 10 signal de commande à un dispositif présentant une capacité d'entrée de valeur déterminée, caractérisé en ce qu'il comprend: - des moyens électroniques permettant de mettre une première électrode du condensateur au potentiel du point de référence en fonction du signal d'horloge, - une diode reliée à la seconde électrode du condensateur et permettant le passage du courant de charge sous l'effet de la tension continue de valeur déterminée, cette charge s'effectuant lorsque la première électrode du condensateur est mise au potentiel du point de référence, - une résistance reliant le point commun entre la diode et le condensateur au dispositif à commander, le multiplicateur étant également caractérisé en ce que le signal d'horloge possède un rapport cyclique tel que le temps de charge du condensateur soit inférieur à son temps de décharge. La résistance reliée au dispositif à commander peut avantageusement être réalisée au moyen d'un transistor MOS à déplétion ayant sa grille reliée à l'une de ses deux autres électrodes. L'invention concerne également l'intégration du multiplicateur de tension sur un substrat semiconducteur notamment lorsque le 30 dispositif à commander est un VD MOS élaboré à partir d'un substrat de type N, ledit transistor MOS à déplétion étant élaboré à partir d'un premier caisson de type P, le condensateur étant élaboré à partir d'un second caisson de type P. Le premier caisson étant porté au potentiel de ladite tension continue de valeur déterminée, ladite diode sera alors constituée par la jonction existant entre la zone de type P dudit premier caisson et la zone de type N du transistor MOS à déplétion qui est reliée au condensateur. L'invention sera mieux comprise et d'autres avantages 5 apparaîtront au moyen de la description qui va suivre et des figures annexées parmi lesquelles: - la figure 1 est un schéma électrique représentant un VD MOS associé à une charge, - la figure 2 est un schéma électrique comportant un 10 multiplicateur de tension selon l'art connu, la figure 3 représente un substrat semiconducteur associant un transistor de puissance et une diode, - les figures 4 et 5 représentent des transistors MOS utilisés sous forme de diodes, - les figures 6 et 7 sont des schémas électriques comportant des multiplicateurs de tension selon l'invention, - la figure 8 représente une structure semiconductrice selon l'invention. La figure 1 est un schéma électrique représentant un VD MOS 20 référencé I en série avec une charge Rc. Cet ensemble est branché aux bornes de la batterie d'une automobile et la charge Rc peut par exemple figurer les phares du véhicule. Pour rendre le transistor 1 conducteur, il faut appliquer sur sa grille G une tension VG supérieure à la tension drain, c'est-à-dire supérieure à la tension 25 VBAT. La saturation du VD MOS est obtenue pour une tension VG supérieure d'environ 5 volts à la tension drain. Pratiquement et pour plus de sécurité, on prendra VG = VBAT + 10 V. Pour une batterie de 12 V, la tension grille sera donc de 22 V. En l'absence d'autre source de tension continue il faut donc introduire un multiplicateur de 30 tension continue et ce dispositif doit être intégré sur le même substrat que le VD MOS. La figure 2 représente le schéma électrique d'un multiplicateur de tension continue de l'art connu associé au circuit de la figure 1. On a représenté sur la figure 2 la capacité C' existant entre la grille et le substrat du transistor 1. Le multiplicateur comprend deux diodes D1 et D2 placées en série entre la tension VBAT et la grille du transistor 1. Un circuit comprenant un inverseur 2 en série avec un condensateur C est relié au point P commun aux deux diodes D1 et D2. L'entrée de l'inverseur est 5 susceptible de recevoir un signal d'horloge S. Le fonctionnement du dispositif est le suivant. Si le signal d'horloge S à l'entrée de l'inverseur vaut "1", sa sortie est au potentiel de la masse et le condensateur C se charge à VBAT. Lorsque le signal d'horloge passe à "0", la sortie de l'inverseur passe à 111", c'est-à-dire à VBAT. Alors 10 la tension au point P vaut 2 VBAT. Cette tension va permettre la conduction du VD MOS après une succession de charges et -le décharges des capacités C et C'. On cherchera à avoir un nverseur de faible puissance. Pour ce faire, la capacité C sera suffisammrent petite par rapport à C'. Si la capacité C' est environ 10 fois plus 15 grande que la capacité C, il suffira de 10 impulsions d'horloge pour rendre le VD MOS passant. Pour un signal d'horloge de I MHz 'a commande des phares par exemple se fera en!0,>s. Le problème qui se pose d'abord lorsque l'on veut passer à l'intégration du multiplicateur de tension sur le substrat du VD MOS 20 est la réalisation de la diode qui attaque la grille. Si le substrat supportant le VD MOS est de type N, la solution qui vient à l'esprit est de réaliser un caisson P puis d'implanter une zone N pour obtenir une diode. La figure 3 représente une telle solution. Sur la partie du substrat 3 de type N+ située à droite de la figure on a élaboré un VD 25 MOS représenté de façon simplifiée. Ce transistor comprend deux caissons P dans lesquels des zones implantées N ont été réalisées. Les références 4 et 5 représentent respectivement la couche d'isolant de grille et le contact de grille. On a réalisé sur la partie gauche du substrat 3 une diode en profitant des opérations 30 d'implantations P et N qui ont servi à la fabrication du VD MOS. La cathode de la diode ainsi constituée est réunie par une métallisation 6 à la grille du VD MOS pour satisfaire au schéma électrique de la figure 2. Cette manière de procéder paraît satisfaisante. Cependant, il sera impossible avec une telle configuration d'obtenir 2 VBAT au point P. En effet, le condensateur C étant chargé à VBAT grâce a une première impulsion d'horloge, dès que la partie P de la jonction constituant la diode D2 passe au-dessus de ce potentiel, la jonction constituée par cette partie P et le substrat N+ porté au potentiel VBAT de drain, devient passante. Le condensateur C se décharge 5 vers la batterie au lieu de se décharger vers la grille du VD MOS. Le remède à ce problème consisterait à isoler la diode D2 du reste du substrat en utilisant des solutions connues (caisson, couche enterrée, etc.). Mais on introduit alors des étapes supplémentaires dans le procédé de fabrication. Ces étapes supplémentaires étant 10 indésirables, il faut procéder autrement. Il est connu de fabriquer une diode à partir d'un transistor MOS en reliant sa grille à l'une des deux autres électrodes du transistor. La figure 4 montre un transistor 10 disposé de telle sorte. Les polarités de la diode équivalente sont indiquées sur la figure. Cette 15 solution réalisée à partir des mêmes opérations de diffusion que le VD MOS n'est cependant pas possible à cause de l'effet de substrat qui interdirait la conduction de la diode D2 réalisée à partir d'un tel transistor. Il est également connu pour remédier à cet effet de substrat 20 de réaliser une diode de la manière indiquée par la figure 5. Un transistor MOS référencé 11 est élaboré dans un caisson P; sa grille est reliée à son drain et sa source au substrat. Cette solution n'est pas possible non plus car le caisson de type P sera polarisé en direct par rapport au substrat. Il n'y a plus alors d'isolation par jonction. L'invention propose de remplacer cette diode D2 par une résistance R comme le montre la figure 6 et de modifier le rapport cyclique du signal d'horloge. Avec un faible rapport cyclique la résistance se comportera comme une diode. Le rapport cyclique sera choisi de préférence de telle façon que le temps de charge de la 30 capacité C soit faible par rapport au temps de décharge de cette capacité vers la grille du VD MOS. Pour que la capacité C se charge le plus vite possible il faut que la résistance de sortie R' du circuit précédent la capacité C (en l'occurence l'inverseur 2) soit suffisamment faible par rapport à la résistance R. Un fonctionnement correct peut être obtenu pour R' environ 10 fois plus petite que R et pour un rapport cyclique du signal S d'horloge de 10 à 20 % (c'est-à-dire que la durée du signal S de valeur "1" est 4 à 9 fois plus faible que la période de ce signal). Une méthode pratique pour réaliser une résistance sur un 5 substrat semiconducteur est d'utiliser un MOS à deplétion et à canal N. Ce transistor sera réalisé à partir d'un caisson P qui devra être relié au potentiel le plus positif possible, c'est-à-dire au potentiel + VBAT pour minimiser l'effet de substrat. Ce faisant, on peut utiliser l'une des deux diodes existant entre le substrat (c'est-à-dire le 0 caisson P) du transistor MOS à déplétion et ses électrodes de source et de drain comme diode DI. La capacité C pourra être obtenue à partir d'un caisson P recouvert d'une couche d'isolant elle-.mme recouverte d'une électrode. Le schéma électrique associé à la structure semiconductrice est alors celui représenté à la figure 7. 15 La capacité C sera obtenue à partir d'un caisson P référencé 15 et le N MOS à déplétion sera élaboré à partir d'un caisson P référencé 16. La figure 8 représente une structure semiconductrice associant un transistor de puissance du type VD MOS et un multiplicateur de tension continue. Cette structure a été élabore a 20 partir d'un substrat 20 en silicium dopé N+ et comportant une couche épitaxiale 21 dopée N. A partir de la couche épitaxiale 21; rn réalisé des caissons P au cours d'une même opération. Le caisson 2 servira de support au condensateur C, le caisson 23 servira ce substrat au N MOS à déplétion et les caissons 24 et 25 permettronr 25 d'élaborer le VD MOS. Chacune des opérations suivantes est connroe en soi. Les zones de type N des transistors sont implantées au cours de la même opération. L'élaboration des transistors ne pose pas de problème et ne sera pas décrite plus en détail. Sur le caisson 22, une couche d'isolant 26 est déposée suivie d'un contact 27. L'isolant peut 30 être de l'oxyde de silicium SiO2 et le contact peut être du silicium polycristallin. Des connexions seront déposées pour relier la grille du MOS à déplétion à l'une de ses zones de type N (connexion 28), le caisson 22 à la sortie de l'inverseur (connexion 29), le contact 27 a l'une des extrémités de la résistance constituée par le N MOS à déplétion (connexion 30), l'autre extrémité de la résistance à la grKlle du VD MOS (connexion 31) et le caisson 23 au potentiel + VBAT (connexion 32). Le dispositif selon l'invention a l'avantage de ne pas exiger d'opérations supplémentaires. L'inverseur peut être intégré sans 5 problème sur le substrat. La description a porté sur une structure élaborée à partir d'un substrat de type N mais l'adaptation à un substrat de type P est aisée. La structure développée par l'invention résulte de la solution apportée à une suite de problèmes qui sont apparus quand on a voulu 10 intégrer un multiplicateur de tension continue sur un substrat semiconducteur particulier. Le schéma électrique qui est à la base de l'invention (résistance R, rapport cyclique particulier du signal d'horloge) pourrait cependant être utilisé en dehors du domaine des semiconducteurs pour résoudre des problèmes spécifiques. REVENDICATIONS 1. Multiplicateur d'une tension continue ayant une valeur déterminée par rapport à un point de référence et comprenant au moins une cellule du type doubleur de tension par charge et décharge d'un condensateur et commande par un signal d'horloge, le 5 multiplicateur étant destiné à fournir un signal de commande à un dispositif présentant une capacité d'entrée (C') de valeur déterminée, caractérisé en ce qu'il comprend: - des moyens électroniques permettant de mettre une première électrode du condensateur (C) au potentiel du point de 10 référence en fonction du signal d'horloge (S), - une diode (DI) reliée à la seconde électrode du condensateur et permettant le passage du courant de charge sous l'effet de la tension continue de valeur déterminée, cette charge s'effectuani lorsque la première électrode du condensateur (C) est mise au 15 potentiel du point de référence, - une résistance (R) reliant le point commun (P) entre la diode (DI) et le condensateur (C) au dispositif à commander, le multiplicateur étant également caractérisé en ce que le signa d'horloge (S) possède un rapport cyclique tel que le temps de charge 20 du condensateur (C) soit inférieur à son temps de décharge. 2. Multiplicateur selon la revendication 1, caractérisé eC- ce que ladite résistance (R) est environ dix fois plus grande que a résistance de sortie desdits moyens électroniques et que le rappcrt cyclique du signal d'horloge est tel que le temps de charge du 25 condensateur (C) soit 4 à 9 fois plus faible que son temps de décharge. 3. Multiplicateur selon l'une des revendications I ou 2, caractérisé en ce que la résistance reliée au dispositif à commander est réalisée au moyen d'un transistor MOS à déplétion (16) ayant sa 30 grille reliée à l'une de ses deux autres électrodes. 4. Multiplicateur selon la revendication 3, caractérisé en ce que le dispositif à commander est un VD MOS (1) élaboré à partir d'un substrat de type N, le substrat comprenant également un premier caisson (23) de type P permettant d'élaborer ledit transistor MOS à déplétion et un second caisson (22) de type P permettant d'élaborer ledit condensateur (C). 5. Multiplicateur selon la revendication 4, caractérisé en ce que le premier caisson (23) est porté au potentiel de ladite tension continue de valeur déterminée, ladite diode (DI) étant alors constituée par la jonction existant entre la zone de type P dudit premier caisson et la zone de type N du transistor MOS à déplétion 10 qui est reliée au condensateur (C). 6. Multiplicateur selon l'une quelconque des revendications I à , caractérisé en ce que lesdits moyens électroniques sont constitués par un inverseur (2).