FR 2591350 A1 19870612 FR 8518238 A 19851210 La présente invention concerne un procédé de test d'une pluralité de photodiodes infrarouge d'une plaquette de détection, après hybridation sur une plaquette de traite- ment des courants de sortie de ces diodes, comprenant une pluralité de transistors d'entrée à effet de champ, en parallèle, associés aux photodiodes de détection, respec- tivement. Si on considère, par exemple, la plaquette de détection d'une caméra thermique pour l'analyse de paysages en temps réel, cette plaquette contient une mosaïque de plusieurs centaines, voir d'un millier, de photodiodes infrarouge. Cette plaquette de détection est superposée sur et inter- connectée à une plaquette de traitement, généralement en silicium semiconducteur dans lequel sont intégrés des circuits de traitement à transfert de charges, comprenant des circuits d'entrée à injection directe comprenant une pluralité de transistors d'entrée à effet de champ, asso- ciés respectivement à la pluralité des photodiodes de détection, par connexions par exemple du type "poutre" (beam-lead). La superposition et l'interconnexion des deux plaquettes constituent ce qu'on appelle l'hybridation. La plaquette de traitement ayant de son c8té été testée, c'est-à-dire son bon fonctionnement vérifié, il convient de tester à son tour la plaquette de détection. Après un contrôle préliminaire, pour s'assurer que tous les plots de la plaquette de détection sont bien électriquement reliés aux circuits de traitement, par exemple en mesurant les tensions d'avalanche de diodes de protection de ces circuits de traitement, l'hybride étant monté-en cryostat, il convient en fait de s'assurer du fonctionnement correct de l'association détecteurs-silicium. Une fois les photodiodes "hybridées" et encapsulées, il est quasiment impossible d'accéder à chacune d'elles avec un dispositif de test du type à pointes. La présente inven- tion vise donc à proposer un procédé qui s'affranchit de cette impossibilité. A cet effet, la présente invention concerne un procédé de test d'une plaquette de détection hybridée sur une pla- quette de traitement du type mentionné ci-dessus, carac- térisé par le fait qu'on met sous tension les grilles de polarisation des transistors d'entrée de la plaquette de traitement, on fait varier la tension de ces grilles en mesurant, pour chaque couple photodiodetransistor d'entrée et pour chaque valeur de la tension grille, la valeur de l'information de sortie du circuit correspondant de la plaquette de traitement, et on trace les courbes, caracté- ristiques de ces informations de sortie en fonction des tensions grille, qu'on assimile aux courbes caractéristiques des photodiodes, avant de ne conserver le composant hybride que si toutes les courbes sont satisfaisantes. Si une seule des courbes obtenues n'est pas satisfaisante, c'est-à-dire si la zone d'avalanche d'une photodiode s'étend sur pratiquement toute la caractéristique, alors l'ensemble considéré de la plaquette de détection et de la plaquette de traitement hybridées est rejeté. Le procédé de test de l'invention permet donc de déterminer dans un lot d'hybrides ceux qui sont fonctionnels. L'originalité de l'invention de la présente demande est liée au mérite de la demanderesse d'avoir constaté que la courbe courant de sortie-tension grille était, pour une bonne photodiode, quasiment identique à la courbe caracté- ristique de la photodiode. La démonstration va maintenant en être donnée. Rappelons brièvement d'abord ce qu'est un transistor à effet de champ FET (field effect transistor) à structure MOS (metal oxyd semi conductor), représenté sur la figure 1 et, par son schéma électrique, sur la figure 2. Un substrat 1, généralement en silicium semi-conducteur, d'un type de conductivité, comporte deux zones 2 de dopage, de l'autre type de conductivité, diffusées à partir de deux ouvertures pratiquées dans une couche d'oxyde 3. Deux bornes de contact 4 connectées aux deux zones de dopage 2 constituent le drain et la source. Une couche métallique , sur la couche d'oxyde entre les deux ouvertures de do- page, constituant la grille de polarisation, et connectée à une troisième borne de contact, assure la polarisation du transistor. Quand la grille 5 est sous tension, il se crée sous celle-ci une charge d'espace qui comble en por- teurs minoritaires l'espace s'étendant entre les deux zones de dopage 2 et qui connecte la source et le drain 4,4. Un transistor à effet de champ ne devient passant qu'à partir d'une différence entre la tension grille V et la g tension source VS égale à une tension de seuil Vt, qui est une constante du transistor. Pour une valeur V donnée, g l'abscisse à l'origine de la courbe F représentative du courant I du transistor en fonction de la tension source VS est donc égale à V -Vt. Le point de fonctionnement P (I, VS) d'un étage d'entrée constitué par un transistor à effet de champ couplé à une photodiode fonctionnant en injection directe et en inverse se trouve à l'intersection de la caractéristique F du transistor et de la caractéris- tique D courant I - tension V de la diode (figure 3). La con naissance de Vg, d'une part, et la mesure de I, d'autre part, permet donc d'appréhender le point A, d'ordonnée I et d'abscisse Vg-Vs, c'est-à-dire d'abscisse V à la constante Vt près. Si on fait varier Vg, la courbe F se déplace, avec son abscisse à l'origine, et le point P de fonctionnement se déplace le long de la courbe D. Le point A décrit une courbe D' et c'est cette courbe D' qui, conformément à l'invention, est assimilée à la courbe D. On a représenté sur la figure 4 cette courbe D', lieu des points A0, A1, A2, A3,... associés aux courbes FP, Fi F2, F3... aux points P0, P1, P2, P3.. et aux abscisses à l'origine, des courbes F, Vgo-Vt, Vgl-Vt, Vg2-Vt, Vg3-Vt,... On notera que la courbe D', qui est une courbe mesurée, ne s'étend pas au-delà des courants de valeurs négatives. Pour un transistor à effet de champ, le courant I est donné par la relation I =- K (Vg - Vt)2, (1) K étant une constante. De l'équation (1) on tire Vs =Vg - Vt (2) Si on dérive par rapport à V les deux membres de l'équa- g tion (2), Vt étant une constante, on obtient Vs = fVg + (3) De l'équation (3) on tire, après division par SI, 6SY Sv 1 s _ __z_ 4 (4) SI SI 2 NI S V est l'impédance Z de la photodiode, soit la pente de la courbe caractéristique de la photodiode. V est la pente de la courbe D'. est l'impédance d'entrée du transistor. 2 I Comme l'impédance de la diode, au point de fonctionnement, est beaucoup plus grande que celle du transistor lorsque la diode est bonne, c'est-à-dire quand elle présente une portion de courbe I (V) presque horizontale, on peut donc, i en première approximation, négliger le terme pour écrire 2 V IVS SV, JI - bI (5) La relation (5) démontre donc le bien-fondé de l'assimila- tion de la courbe D de la diode I (V), ou I (Vs), à la courbe D' lieu du point A mesuré I (Vg), dont les pentes sont les mêmes. De préférence, toutes les grilles des transistors d'entrée sont portées à la même tension, et les informations de sortie des circuits de traitement sont multiplexés. Ainsi, si on incrémente la tension grille V des transis- g tors et que l'on mesure, pour toutes les valeurs de Vg, les valeurs des courants de sortie I relatifs à toutes les photodiodes, on obtient un réseau de caractéristiques I0(Vg), I1(Vg), I2(V),... pour l'ensemble des photo- diodes de la plaquette de détection (figure 5). En référence à la figure 5, on remarquera que les courbes I (Vg) du réseau sont tangentes à l'axe des abscisses Vg, au lieu de le couper. Cela tient au fait que, dans cette zone Z des courbes, proche de cet axe, négliger le terme 1 est une approximation fausse. L'essentiel reste 2 Vif toutefois la quasi-horizontalité des courbes dans la zone H. Dans la pratique, on mesurera, non pas les courants de sortie, mais, et après intégration et conversion, les tensions de sortie VO des circuits de traitement, qui sont proportionnelles aux courants de sortie, selon la fonction de transfert des circuits de traitement T VO I, T étant le temps d'intégration pour la transformation du courant en quantité de charges, C étant la capacité de la diffusion de sortie du circuit de traitement pour la conversion en potentiel de la quantité de charges. L'invention sera totalement comprise à l'aide de la des- cription suivante d'un hybride dont la plaquette de détec- tion est à tester selon le procédé de l'invention. La figure 1 représente un transistor à effet de champ à structure MOS. La figure 2 représente le schéma électrique du transistor de la figure 1. La figure 3 représente les courbes caractéristiques d'une photodiode et d'un transistor à effet de champ couplé à la photodiode. La figure 4 représente un réseau de courbes caractéristi- ques d'un transistor à effet de champ pour différentes valeurs de tension grille. La figure 5 représente un réseau de caractéristiques courants de sortie silicium - tensions grilles de transis- tors d'entrée du circuit silicium associés à des photodiodes. La figure 6 représente schématiquement une plaquette de détection et une plaquette de traitement hybridées, à tes- ter selon le procédé de l'invention, et La figure 7 représente un réseau de caractéristiques simi- laires à celles de la figure 5, mais en représentation spatiale. La plaquette de détection 10 à tester, en l'occurrence celle d'une caméra thermique pour l'analyse de paysages en temps réel, contient une mosaïque de photodiodes infra- rouge IR 2011, 2012,... 20, 20... 20e... 20i 20ml, 20m2,... 20mn, disposées en n lignes et m colonnes. La plaquette de détection 10 est superposée sur et inter- connectée à une plaquette de traitement 30, en l'espèce sur substrat silicium semi-conducteur. Ainsi chaque photo- diode 20.. est reliée, ici par beam-lead, à un circuit à transfert de charges CCD 40j.. de la plaquette 30, son anode étant reliée à la masse. Chaque circuit 40.ij comprend un transistor à effet de champ ij, ici à structure MOS, relié, par sa source, à la cathode de la diode 20ij, et, par son drain, à un intégrateur 53ij. L'intégrateur 53ij assure la transformation du courant de la diode 20.. en quantité de charges. L'inté- mj grateur 53ij est relié, par sa borne opposée à celle qui est reliée au transistor 50ij, à un convertisseur quantité de charges - tension 54ih. Le convertisseur 54ij assure en fait une division par une valeur capacitive. La sortie du convertisseur 54ij est reliée à une entrée d'un multi- plexeur 55. Les grilles 51 des transistors 50 sont toutes reliées à une source de tension variable V. g Le test de la plaquette de détection 10 consiste à faire varier la tension Vg, à mesurer, à l'aide d'un voltmètre 56 connecté à la sortie du multiplexeur 55, pour les dif- férentes valeurs de Vg, les différentes valeurs des ten- sions V de sortie des circuits de traitement 40, à tracer o le réseau des courbes caractéristiques V0(Vg), associées aux photodiodes 20, respectivement, et à vérifier qu'elles sont satisfaisantes. Avantageusement, le réseau de courbes Vo0(Vg) est tracé en représentation spatiale, ce qui permet de mieux approcher encore la qualité du composant hybride IR-CCD. A titre d'exemple, on a représenté, sur la figure 7, un tel réseau spatial, faisant appara tre un défaut d'impédance très marqué en liaison avec la courbe V0kl(Vg) de la diode kl, c'est-à-dire que la tension V0 ou le courant Icrolt très vite avec la tension grille V. Au contraire, les g autres éléments de détection exhibent des impédances très élevées, c'està-dire un "plateau" quasi-horizontal et une zone d'avalanche lointaine, et sont donc sans défaut. Néanmoins, un tel composant hybride est à rejeter. La représentation spatiale du réseau de courbes s'effectue facilement par des moyens informatiques, par exemple à l'aide du programme ci-dessous. OPTION BASE 1 INTEGER Y(64,256:,Yref (64) DIM T$C40],St$C40] SHORT X(256>,O.(64,256) C MAT Yref=ZER MAT O=ZER Copy$="" DATA V sortie = fr(Vpol), points de mesure),Vpol (Voltsz),Vs (Volts), 6 1.4,0, 2. READ T$,St$,X$,Y$,C1$,C2$,C3$,Xi,XfsYi,'Yf Sc=3 1101 V$=C"O"1 i Vprmax=l. 1 5 13i G=2 0=150 s150 Xi=.s O = =1.5 M=Mo=64 Acq:N=IHT 230C MAT Y=ZER 240 FOR I=1 TO N e S,:=3 -26. WRITE IO. Sc,5;2 2 C V=IHNT (255*X i +( Xf-Xi) *(I-1 (H N- 1) Vprntax) 28 X. I) =Vprma::*V*(1 255) 291 PRINT X(I- B00i WRITE BIH Sc;-(l1+V+30*2-S8) 310 IF I=1 THEN WRAIT 1000 32 WIT 50 0 S-=1 34H FOR J=1 TO Mo C WIRITE IO Sc,5;1 3e. 9C WRITE.IO Sc,5;0 cs:RED IO0 Sc, 5;R se IF A=34 THEN S 390 Uo=RERDBI N Sc) C ''J, IJ=-I-ULo+Y(J, I) 411 NiEX-T J 42e NE:;T I 4:: S =3 440 WRITE IO Sc,5;2 C0 WIRITE BIH Sc;-256 460 WRITE IO Sc,5;3 470 Zero: HNoo=5 480 IF N +Y(J,I) 538 HEXT I 548 Yref(J≥Yref'J>/Noo 558 FOR I=1 TO N 560 YCJ,I)=Y(J,I>-Yref(CJ> 578 HEXT I 580 NEXT J 590 Id:MRT O=Y 600 Koe=l.613 S618 Gain=Koe*10le(1024*G) 628 MRT O=O*(Gain) 630 Plot:PLOTTER IS "GRRPHIOS" 648 GRRPHICS 650 StS="C"&VAL$SN)&" "&St$ 660 LOCRTE 0,141.43,0,1008 670 MOVE 65,94 680 LRBEL T$ 698 NMOVE 65,89 788 LABEL St$ 710 MOVE 65,3 720 LABEL X$ 738 MOVE 3,89 740 LRBEL Y$ 750 LOCRTE 15,128,10,85 760 SCRLE Xi,Xf,Yi,Yf 770 LRXES (Xf-Xi)/20,(Yf-Yi)/20,Xi,Yi,-5,5 788 FRRME 790 FOR J=l TO M S MOVE X(1),O(J,1) 810 FOR 1=1 TO N 820 DRRW X(I),O(J,I) 830 NEXT I 840 NEXT J 850 END Revendications 1. Procédé de test d'une pluralité de photodiodes infra- rouge (20) d'une plaquette de détection (10), après hybridation sur une plaquette (30) de traitement des courants de sortie de ces diodes, comprenant une plura- lité de transistors d'entrée à effet de champ (50), en parallèle, associés aux photodiodes de détection (20), respectivement, caractérisé par le fait qu'on met sous tension les grilles de polarisation (51) des transistors d'entrée (50) de la plaquette de traitement (30), on fait varier la tension de ces grilles en mesurant (56), pour chaque couple photodiode-transistor d'entrée et pour chaque valeur de la tension grille, la valeur de l'information de sortie du circuit correspondant (40) de la plaquette de traitement, et on trace les courbes, caractéristiques de ces informations de sortie en fonction des tensions grille, qu'on assimile aux courbes caractéristiques des photodiodes (20), avant de ne conserver le composant hybride que si toutes les courbes sont satisfaisantes. 2. Procédé de test selon la revendication 1, dans lequel on porte toutes les grilles (51) des transistors d'entrée (50) à la même tension. 3. Procédé de test selon la revendication 2, dans lequel les informations de sortie des circuits de traitement (40) sont multiplexées (55). 4. Procédé de test selon l'une des revendications 1 à 3, dans lequel on intègre (53) les courants de sortie des transistors d'entrée (50) de la plaquette de traitement (30), et on convertit en potentiels (54) avant multi- plexage (55). 5. Procédé de test selon l'une des revendications 1 à 4, dans lequel lesdites courbes caractéristiques sont tracées en représentation spatiale.