FR 2595870 A1 19870918 FR 8603507 A 19860312 -1 La présente invention concerne l'architecture générale des circuits intégrés et les procédés de fabrication qui permettent de réaliser ces circuits. Les utilisateurs de circuits intégrés ont des exigences très variables concernant les spécifications de structure et de fonctionnement des circuits intégrés dont ils ont besoin. Cela oblige les fabricants à changer souvent de configuration de circuits pour satisfaire des demandes de circuits très différents les uns des autres. Si la fabrication porte sur un circuit à fabriquer en grande série on peut amortir les coûts de conception des topographies et de fabrication des circuits correspondants même si le circuit est très complexe. Mais si la fabrication porte sur des petites séries, le coût de 15 conception des topographies et la fabrication correspondante des masques ne peuvent plus être amortis même si le circuit est simple. C'est pourquoi, à côté des procédés de conception et de fabrication classiques destinés aux grandes séries et bien adaptés aux circuits complexes (conception de topographie optimisée pour un 20 besoin spécifique et fabrication d'un seul produit correspondant à cette topographie), on a proposé pour des circuits simples et des petites séries le concept de réseaux prédiffusés. Dans ce concept, la configuration principale du circuit est figée, seules les dernières étapes de fabrication, et plus précisément celles qui correspondent à 25 la réalisation d'interconnexions conductrices entre des éléments de circuit, peuvent varier en fonction des besoins d'un utilisateur. Ces dernières étapes s'appellent étapes de personnalisation du circuit. L'utilisateur fournit ses spécifications, des interconnexions sont dessinées pour répondre à ces spécifications, sans toucher à la disposition figée des autres couches de la topographie, et le circuit intégré personnalisé peut être produit sur la base de la topographie globale comprenant les couches inférieures de configuration figée et les couches supérieures (en général quatre) de configuration variable. Non seulement les coûts et les délais de conception sont réduits puisque la partie correspondant à la configuration figée est répartie sur un grand nombre d'utilisateurs ou d'applications, mais les coûts de fabrication sont réduits (seuls quatre masques spéci10 fiques doivent être réalisés pour une application particulière) et les délais de fabrication sont également réduits puisqu'on peut fabriquer à l'avance des stocks de circuits intégrés comportant la configuration figée sans interconnexions. On comprendra aisément que ce concept de réseau prédiffusé 15 offre donc des avantages considérables, mais aussi que ses possibilités sont limitées du point de vue de la complexité des circuits qu'on peut réliser, surtout à cause de l'encombrement des interconnexions entre les éléments de circuit qui sont à des positions figées (donc par définition non optimisées en fonction de l'application). Pour mieux faire comprendre ces limitations, on va expliquer d'une part la structure générale d'un réseau logique prédiffusé et d'autre part des améliorations qui ont été apportées au concept de réseau prédiffusé pour augmenter leur domaine d'application vers des complexités croissantes. Un réseau prédiffusé comprend en général des rangées de transistors, ou de paires de transistors, ou de microcellules de quelques transistors; ces transistors, ou paires, ou microcellules sont au départ non connectés les uns aux autres. Ils font partie de la configuration figée; ils sont disposés régulièrement avec un pas 30 constant entre les rangées et les colonnes. Lors de la "personnalisation" du circuit, les microcellules sont connectées entre elles par des interconnexions locales pour former des cellules ayant des fonctions désirées; les cellules sont elles-mêmes connectées entre elles par des interconnexions générales qui passent dans des zones réservées aux interconnexions, situées entre les rangées ou les colonnes de microcellules. Ces zones réservées aux interconnexions sont appelées canaux de routage. L'encombrement des interconnexions dans les canaux de routage croît très vite avec la complexité du circuit à réaliser. Dans une conception plus récente que l'on trouvera décrite en détail dans le brevet français N 82. 05245 les canaux de routage sont supprimés; les rangées de microcellules sont toutes adjacentes les unes aux autres et remplissent tout l'espace réservé au réseau 10 prédiffusé; les interconnexions générales entre cellules passent audessus de rangées de microcellules non utilisées mais subsistant dans la configuration finale du circuit réalisé. Il en résulte une plus grande souplesse de réalisation des interconnexions puisqu'on n'est pas tenu de faire passer les interconnexions dans des canaux de 15 routage prédéfinis ayant une surface limitée. Ce concept de réseau prédiffusé sans canaux de routage d'interconnexions est appelé réseau à interconnexions libres ou encore réseau du type "mer de portes", en anglais "sea of gates". Avec la complexité croissante des circuits demandés par les 20 utilisateurs même pour des petites séries, et avec la demande de fonctions électroniques spécifiques comme des mémoires qui ne peuvent être réalisées efficacement à partir d'un réseau prédiffusé de transistors conçu plus spécialement pour la réalisation de fonctions logiques (portes, bascules, etc...), sont apparus des circuits 25 prédiffusés tentant de conserver les avantages du concept de configuration prédiffusée (coûts et délais de conception réduits, coûts et délais de fabrication réduits), tout en réduisant leurs limitations. Ces circuits comportent dans leur configuration prédiffusée 30 d'une part une ou plusieurs zones constituant chacune un réseau prédiffusé classique (rangées de transistors ou de paires de transistors, ou de microcellules à transistors), et d'autre part des macrocellules prédiffusées à fonctions électroniques complexes ou spécifiques dont la topographie est réalisée en vue d'une optimi- sation de l'encombrement, c'est-à-dire pas du tout à partir de réseaux réguliers de transistors. Dans ce type de circuit prédiffusé à macrocellules complexes, on peut imaginer que la zone constituant le réseau prédiffusé de 5 transistors soit constituée classiquement avec des rangées de transistors séparés par des canaux de routage d'interconnexions ou bien qu'elle soit constituée en réseau prédiffusé à interconnexions libres du type "mer de portes";. Mais l'architecture de ces circuits est toujours la suivante: la 10 surface du circuit intégré comprend des zones réservées à des macrocellules prédiffusées, et des zones réservées à des réseaux prédiffusés de transistors ou de microcellules, ces dernières étant destinées à la réalisation de cellules logiques par interconnexion locale des microcellules lors de la personnalisation du circuit; entre 15 les zones de macrocellules et les zones de réseaux de microcellules sont prévus des intervalles pour permettre le passage des interconnexions générales qui doivent être réalisées entre les cellules et les macrocellules. Les circuits ainsi obtenus paraissent particulièrement avan20 tageux par leurs possibilités puisqu'ils incorporent à la fois des macrocellules complexes et des possibilités de réaliser à volonté des interconnexions et des cellules logiques plus simples en fonction des besoins d'un utilisateur. Mais ces circuits sont sujets à des limitations dues aux possibilités réduites de réalisation de cellules dans 25 la zone prédiffusée et dues aussi naturellement à la nature figée de la configuration des macrocellules complexes. La présente invention propose une nouvelle architecture de circuit intégré permettant non seulement d'améliorer considérablement les possibilités et les performances des circuits fabriqués 30 selon le processus industriel de prédiffusion (processus dans lequel la plupart des niveaux de masquage ont une configuration figée et dans lequel les circuits sont même éventuellement fabriqués et stockés avec une configuration figée en attendant les étapes de conception et fabrication personnalisée des interconnexions), mais aussi d'amé- liorer les coûts et délais de conception de circuits intégrés qui ne font pas appel à un processus industriel de prédiffusion. A partir de cette architecture nouvelle adaptée à des circuits prédiffusés comme à des circuits entièrement spécifiques, la 5 présente invention propose un processus industriel nouveau permettant d'améliorer les possibilités ainsi que les coûts et délais de conception de circuits intégrés entièrement spécifiques (non prédiffusés), ce processus utilisant de manière inattendue les propriétés d'une architecture normalement prévue pour des circuits 10 destinés à subir un processus de prédiffusion. On expliquera plus loin cette architecture et le processus industriel selon l'invention, mais il est important de faire remarquer ici que les architectures de circuits intégrés sont étroitement dépendantes de la nature du processus industriel et que les architectures de circuits prédiffusés 15 ne sont normalement pas les mêmes que les architectures de circuits spécifiques. L'architecture de circuit intégré proposée par la présente invention est la suivante: des zones de macrocellules, correspondant chacune à une fonction complexe ou spécifique agencée selon une 20 topographie compacte, sont espacées les unes des autres dans la surface disponible pour le circuit, les intervalles autour des zones de macrocellules et entre les zones de macrocellules étant entièrement remplis de rangées adjacentes de transistors, des interconnexions locales étant prévues entre certains de ces transistors pour former 25 des cellules logiques de topographie moins compacte, et des interconnexions générales étant prévues au-dessus de transistors non utilisés dans ces rangées, pour relier les cellules entre elles, les macrocellules entre elles, et les cellules avec les macrocellules. Les interconnexions s'étendent entre des positions de contacts 30 d'accès aux transistors et aux macrocellules, contacts d'accès qui sont de préférence tous choisis parmi des points d'un réseau régulier dont le pas est celui des transistors des rangées adjacentes. Dans le cas d'un circuit de type prédiffusé, les zones de macrocellules ont une position et une configuration figée au moins en ce qui concerne les niveaux prédiffusés, mais tout Pespace disponible entre ces zones, c'est-à-dire la totalité ou la quasitotalité du reste de la surface disponible de circuit intégré est rempli de rangées de transistors prédiffusés pouvant servir à réaliser des fonctions logiques de liaison entre les macrocellules en fonction des spécifications de l'utilisateur. Dans le cas d'un circuit spécifique, qui n'est pas destiné à être traité industriellement selon un processus de prédiffusion, cette architecture nouvelle, inattendue pour un circuit non prédiffusé, 10 facilite le processus de fabrication en réduisant les coûts et les délais de conception; le processus de fabrication est en effet le suivant: On utilise une bibliothèque de topographies de cellules de circuits intégrés comprenant d'une part des macrocellules à fonctions électroniques complexes ou spécifiques optimisées du point de vue de l'encombrement et du fonctionnement, et d'autre part des microcellules de transistors destinées à être juxtaposées en rangées pour former un réseau régulier de type "mer de portes" permettant la réalisation de cellules logiques au moyen d'inter20 connexions locales entre les microcellules, les macrocellules pouvant être interconnectées entre elles ou avec les cellules logiques par des interconnexions générales aboutissant à des contacts d'accès prévus à cet effet dans les macrocellules et les microcellules. On choisit en fonction des spécifications d'un utilisateur les macrocellules à utiliser et on modifie éventuellement les topographies de ces macrocellules en fonction de ces spécifications. On met en place globalement ces macrocellules à des positions espacées les unes des autres dans une surface disponible destinée à contenir 30 la topographie globale du circuit intégré à réaliser. On remplit entièrement respace entre les macrocellules avec des microcellules disposées en rangées adjacentes justaposées sans espacement de routage d'interconnexions entre ces rangées. On termine la conception de la topographie globale par la réalisation de configu- rations d'interconnexions locales entre microcellules pour former des cellules logiques, et d'interconnexions générales entre les cellules, entre les macrocellules, et entre les cellules et les macrocellules, les interconnexions générales passant au-dessus de micro5 cellules inutilisées. Enfin, on fabrique les circuits intégrés par reproduction sur un substrat de circuit intégré de la topographie ainsi réalisée. Là encore, de préférence, les positions des macrocellules sont choisies telles que leurs contacts d'accès sont à des positions d'un réseau 10 régulier de positions de contacts d'accès ayant un pas constant qui correspond au pas d'espacement des microcellules de transistors. D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture de la description détaillée qui suit et qui est faite en référence aux dessins annexés dans lesquels: - la figure 1 représente schématiquement une topographie globale de circuit intégré de la technique antérieure, - la figure 2 représente schématiquement une topographie de circuit intégré ayant l'architecture proposée selon la présente invention. Le circuit intégré de type prédiffusé représenté à la figure 1 à titre d'exemple comprend une unité arithmétique et logique 10 travaillant sur 16 bits, une mémoire vive dynamique 12 capable de stocker 2048 bits, et un réseau 14 de 3000 microcellules de transistors pouvant être interconnectées à volonté pour former des 25 cellules logiques. Ces trois blocs sont placés au centre de la surface centrale disponible de la puce. Cette surface centrale est délimitée par un rectangle tireté 16, le contour extérieur de la puce étant désigné par la référence 18. Des plots de contact 20 pour la liaison avec l'extérieur sont placés à la périphérie de la puce, ainsi éventuellement que quelques éléments de circuit non représentés tels que des amplificateurs de sortie directement reliés aux plots de contact 20. A titre d'exemple, on a dessiné la limite de la surface de puce disponible telle que les plots 20 soient situés sur cette limite, mais les plots peuvent être soit compris dans la surface disponible soit à l'extérieur. Le réseau 14 de microcellules de transistors à été dessiné en représentant en traits hachurés dans un sens des rangées 22 de transistors à effet de champ à canal N et en traits hachurés dans l'autre sens des rangées 24 de transistors à effet de champ à canal P, avec des canaux 26 de routage d'interconnexions entre les rangées ou groupes de rangées de transistors. Dans un exemple on peut considérer que chaque microcellule 10 prédiffusée comprend un transistor à canal P et un transistor N adjacent. Les intervalles entre le bloc 10 (unité arithmétique et logique), le bloc 12 (mémoire dynamique) et le bloc 14 (réseau de portes), sont libres et sont destinés au passage des interconnexions générales néces15 saires (effectuées à la demande en fonction des spécifications de l'utilisateur) entre les blocs 10, 12, et 14. Seules quelques interconnexions ont été représentées pour ne pas alourdir la figure, mais il est évident que ces interconnexions sont dans la pratique très nombreuses. On rappelle que dans ce circuit intégré, les blocs 10 et 12 sont des macrocellules de topographie compacte dont les interconnexions internes ont une configuration figée (ou pratiquement figée); au contraire le bloc 14 est un réseau de topographie régulière dont les interconnexions sont dessinées à la demande d'un utilisateur pour 25 réaliser des cellules de topographie non compacte. La topographie schématique indiquée à la figure 1 est une topographie utilisée uniquement pour un circuit prédiffusé. Un circuit possédant une topographie dont tous les niveaux de masquage sont entièrement conçus pour une utilisation particulière n'a norma30 lement pas cette configuration. L'architecture proposée à la figure 2, est destinée à améliorer les possibilités et les coûts de réalisation de circuits intégrés prédiffusés ou non prédiffusés. Les améliorations portent: - sur la possibilité d'augmenter la complexité des circuits prédiffusés, - sur l'augmentation des performances (telles que la vitesse de fonctionnement) liées à la disposition ou à la longueur des inter5 connexions, - sur la réduction des coQts et délais de conception (pour des circuits intégrés non prédiffusés). L'architecture du circuit intégré de la figure 2 est caractérisée par le fait que des blocs correspondant chacun à une 10 macrocellule ayant une topographie compacte sont espacés les uns des autres dans la surface disponible de la puce et que l'intervalle entre ces blocs est entièrement rempli de rangées de transistors ou de microcellules de transistors sans canaux de routage d'interconnexions entre ces rangées, de sorte qu'on puisse prévoir à 15 n'importe quel endroit de la surface disponible soit des cellules logiques réalisées par interconnexion locale de microcellules, soit des interconnexions générales passant au-dessus de microcellules non connectées. Sur la figure 2 on a représenté une macrocellule 30 constituant 20 une unité arithmétique et logique fonctionnant sur 16 bits, une macrocellule 32 constituant une mémoire dynamique de 8 kilobits, une macrocellule 34 constituant une mémoire morte de 4 kilobits. Les macrocellules sont dessinées chacune avec une topographie compacte c'est-à-dire avec un encombrement global 25 beaucoup plus réduit que si ces macrocellules devaient être réalisées à Paide des microcellules d'un réseau régulier de type "réseau prédiffusé". Les intervalles entre les macrocellules, sur la totalité de la surface disponible de la puce sont remplis justement par un réseau 30 régulier de microcellules de type réseau prédiffusé. On peut prévoir que la surface disponible de la puce s'étend même au delà du périmètre défini par les plots de contact de connexion vers l'extérieur (plots 40 sur la figure 2); pour illustrer cela, on a représenté à la figure 2 des rangées de microcellules s'étendant sur la quasi-totalité de la surface de la puce entre les macrocellule et autour d'elles, y compris éventuellement sous les plots de contact 40; les amplificateurs de sortie connectés aux plots peuvent alors eux-mêmes être réalisés par les transistors du réseau 5 de microcellules ou bien par des blocs de topographie compacte placés à proximité des plots et entourés par le réseau de microcellules. Le réseau de microcellules remplissant les intervalles entre les macrocellules 30, 32, 34 est du type "mer de portes", constitué de 10 rangées adjacentes de microcellules ou de transistors, sans canaux de routage. On a représenté symboliquement des rangées 42 hachurées dans un sens (rangées de transistors à canal N), et des rangées 44 hachurées dans un autre sens (rangées de transistors à canal P), ces rangées alternées couvrant toute la surface disponible 15 entre les macrocellules. Pour faciliter le tracé automatique des interconnexions générales entre les macrocellules, ou entre les cellules et les macrocellules, la configuration interne des macrocellules et la position de ces macrocellules sont choisies telles que les interconnexions qui 20 doivent partir de ces macrocellules puissent partir de positions de contacts d'accès qui ne sont pas n'importe o: ces contacts d'accès sont à des positions d'un réseau régulier de positions qui est le prolongement du réseau régulier de positions de contacts d'accès vers les microcellules de la mer de portes. Sur la figure 2, ni les interconnexions ni les contacts d'accès ne sont représentés pour ne pas alourdir le dessin. Pour un circuit intégré destiné à subir un processus de prédiffusion, l'emplacement et la topographie des macrocellules 30, 32, 34 sont figés, y compris la configuration des interconnexions 30 internes aux macrocellules. Les tranches de circuits intégrés peuvent être préparées à l'avance jusqu'au stade précédant la réalisation des interconnexions. En fonction des spécifications d'un utilisateur on définit la configuration d'interconnexions nécessaire: - pour réaliser des cellules logiques (interconnexion locales entre microcellules du réseau remplissant les intervalles entre macrocellules), - pour réaliser des interconnexions générales entre cellules, 5 entre macrocellules, et entre les cellules et les macrocellules, ces interconnexions générales passant au-dessus de microcellules non utilisées du réseau. On complète cette configuration avec la configuration (figée) des interconnexions internes dans les macrocellules, pour obenir la 10 topographie complète du circuit intégré. On fabrique le circuit intégré sur la base de cette topographie complète, ou on termine les tranches prédiffusées en leur appliquant la topographie d'interconnexions dessinée. Pour un circuit qui n'est pas destiné à subir un processus de 15 prédiffusion, et dont tous les niveaux de masquage sont définis pour une application déterminée, la configuration et la position des macrocellules ne sont pas définies à Pavance. Le processus industriel de conception et de fabrication se déroule de la manière suivante: Dans une bibliothèque de topographie de macrocellules ayant 20 des fonctions complexes ou spécifiques, dessinées d'une manière compacte, on choisit les macrocellules principales qui permettent de remplir les spécifications du circuit demandé par un utilisateur; on choisit également tun type de microcellule qui pourra être agencé en réseau régulier du type "mer de portes". Les macrocellules sont dessinées avec une topographie qui permet des prises de contact d'accès à des positions corresondant à celles du réseau de microcellules. On met en place globalement les macrocellules à des positions espacées les unes des autres dans une surface disponible destinée à 30 contenir la topographie globale du circuit intégré à réaliser. Les macrocellules ont des positions de contacts d'accès qui coîncident alors avec les positions d'un réseau régulier correspondant au pas des microcellules de la mer de portes. On remplit entièrement l'espace disponible entre les macrocellules, avec des microcellules disposées en rangées adjacentes juxtaposées, sans espacement de routage.d'interconnexions entre ces rangées ou entre les rangées et les macrocellules. On établit la configuration des interconnexions du circuit intégré avec: des interconnexions internes dans les macrocellules; ces interconnexions sont figées ou quasi figées; elles font partie de la bibliothèque de cellules; - des interconnexions locales entre microcellules de la mer de 10 portes, pour réaliser des cellules logiques - des interconnexions générales entre les cellules logiques, entre les macrocellules, et entre les cellules et les macrocellules, ces interconnexions générales passant au-dessus de microcellules non utilisées de la mer de portes. 15 Enfin, le circuit dont la topographie est ainsi terminée est fabriqué par reproduction de cette topographie sur un substrat de circuit intégré. Cette architecture particulière permet une facilité de 20 conception très accrue tout en permettant de très bonnes performances grâce à la souplesse qu'on peut avoir sur le choix des positions des interconnexions générales et sur le choix des positions des cellules logiques formées dans la mer de portes. Par ailleurs, la conception des circuit intégrés va se faire de 25 plus en plus en utilisant dans les bibliothèques de cellules des macrocellules dont la topographie peut être "paramétrisée", c'est-àdire que ces macrocellules peuvent être dessinées automatiquement par logiciels en fonction de paramètres qu'on introduit dans Pordinateur d'assistance à la conception. L'invention permettra donc de mettre à profit d'une manière particulièrement intéressante ces 30 nouvelles possibilités. Enfin, certains circuits intégrés complexes (processeurs de signaux, microprocesseurs) utilisent des mémoires mortes dont la programmation doit se faire à d'autres niveaux que le niveau d'interconnexions et qui se prêtent donc mal à une réalisation sous forme prédfffusée. Le procédé selon l'invention et l'architecture nouvelle proposée ici sont très bien adaptés à des circuits incorporant des mémoires mortes. REVENDICATiONS 1. Circuit intégré caractérisé en ce qu'il comporte lParchitecture suivante: des zones de macrocellules (30, 32, 34) correspondant chacune à une fonction complexe ou spécifique agencée selon une topographie compacte sont espacées les unes des autres dans la surface disponible pour le circuit, les intervalles entre les zones de macrocellules étant entièrement remplis de rangées adjacentes (42, 44) de transistors sans canaux de routage d'interconnexions entre ces rangées, des interconnexions locales étant prévues entre certains 10 de ces transistors pour former des cellules logiques de topographie moins compacte que celle des macrocellules, et des interconnexions générales étant prévues au-dessus de transistors non utilisés dans ces rangées, pour relier les cellules entre elles, les macrocellules entre elles, et les cellules avec les macrocellules. 2. Circuit intégré selon la revendication 1, caractérisé en ce que les interconnexions s'étendent entre des positions de contact d'accès aux transistors et aux macrocellules, contacts qui sont tous choisis parmi les points d'un réseau régulier dont le pas est celui des transistors des rangées adjacentes. 3. Circuit intégré du type prédiffusé, comportant des éléments prédiffusés fixes pouvant être interconnectés d'une manière variable en fonction des besoins lors d'une étape de personnalisation, les éléments prédiffusés fixes comprenant d'une part une zone de réseau prédiffusé de transistors en rangées, destinés à être interconnectés 25 localement lors de la personnalisation pour former des cellules logiques qui elles-mêmes peuvent être reliées entre elles et avec d'autres éléments de circuit par des interconnexions générales également établies lors de la personnalisation, et d'autre part des zone de macrocellules correspondant chacune à une fonction complexe ou spécifique de topographie plus compacte que celle des cellules logiques, caractérisé en ce que les zones de macrocellules (30, 32, 34) sont séparées les unes des autres et que l'espace entre les zones de macrocellules est entièrement rempli par la zone de réseau prédiffusé de transistors, celle-ci étant constituée par des rangées adjacentes (42, 44) de transistors,non séparés par des canaux de routage d'interconnexions, permettant, lors de la personnalisation, d'établir entre les zones de macrocellules, d'une part de cellules logiques réalisées au moyen d'interconnexions locales entre les 10 transistors du réseau prédiffusé, d'autre part des interconnexions générales entre ces cellules ou entre les macrocellules ou entre les cellules et les macrocellules, ces interconnexions générales passant au-dessus de transistors non utilisés du réseau prédiffusé. 4. Procédé industriel de réalisation de circuits intégrés dans lequel on utilise un bibliothèque de topographies de cellules de circuits intégrés comprenant d'une part des macrocellules à fonctions électroniques complexes ou spécifiques et d'autre part des microcellules de transistors destinées à être juxtaposées en rangées pour former un réseau régulier de type prédiffusé permettant la 20 réalisation de cellules logiques au moyen d'interconnexions locales entre les microcellules de transistors, les macrocellules pouvant être interconnectées entre elles ou avec les cellules logiques par des interconnexions générales aboutissant à des contacts d'accès prévus à cet effet dans les macrocellules et les microcellules, caractérisé 25 en ce que: - on choisit en fonction des spécification d'un utilisateur les macrocellules à utiliser, et on modifie éventuellement les topographies de ces macrocellules en fonction de ces spécifications; - on met en place globalement ces macrocellules à des 30 positions espacées les unes des autres dans une surface disponible destinée à contenir la topographie globale du circuit intégré à réaliser, - on remplit entièrement l'espace entre les macrocellules avec des microcellules disposées en rangées adjacentes juxtaposées sans espacement de routage d'interconnexions entre ces rangées, - on termine la conception de la topographie globale par la réalisation de configurations d'interconnexions locales entre micro5 cellules pour former des cellules logiques, et d'interconnexions générales entre les cellules, entre les macrocellules, et entre les cellules et les macrocellules, les interconnexions générales passant au-dessus des microcellules, - on fabrique les circuits intégrés par reproduction sur un 10 substrat de circuit intégré de la topographie ainsi réalisée. 5. Procédé industriel de réalisation de circuits intégrés selon la revendication 4, caractérisé en ce que les contacts d'accès des macrocellules et des microcellules sont placés à des positions cd'un réseau régulier de positions ayant un pas constant qui est le pas des 15 microcellules.