FR 2585915 A1 19870206 FR 8610969 A 19860729 1. La présente invention se rapporte à un appareil pour corriger les dépassements positifs et négatifs qui se produisent dans le traitement des signaux numériques binaires dans un système de traitement de signaux numériques à bits fixes, comme un téléviseur numérique. Dans la technique de la télévision, des efforts considérables ont été dirigés vers la mise sous forme numérique du signal vidéo couleur dans le domaine analo- gique, le traitement des échantillons sous forme numérique du signal vidéo analogique pour séparer les composantes de chrominance et de luminance et pour démoduler les composantes de chrominance en signaux respectifs sur bande de base, puis la reconversion des échantillons numériques en signaux analogiques respectifs pour leur application au tube-image de télévision pour la reproduction. Une motivation de ces efforts vient du fait que la télé- vision numérique peut offrir un grand nombre de caracté- ristiques nouvelles, comme une visualisation d'images arrêtées, une visualisation multi-images, une inter- connexion directe vers des amplificateurs paraboliques de satellite, et autres. Tandis que les circuits numériques deviennent plus rapides et moins coûteux, le concept de la télévision numérique devient de plus en plus pratique et attrayant. Dans un téléviseur numérique, le système de nombres binaires en complément à deux est en usage général parce qu'il simplifie le circuit requis pour accomplir les manipulations arithmétiques. Pour convertir un nombre binaire pur en son équivalent positif en complément à deux, un zéro est ajouté à la position du bit de poids supérieur suivant. Lorsque le négatif d'un nombre binaire en complément à deux positif est requis, le nombre binaire négatif est formé en prenant le complément de chaque position de bit de la représentation positive puis en ajoutant un un. Les nombres décimaux et les nombres binaires en complément à deux correspondants sont montrés à titre d'exemple au Tableau 1. Le bit de poids fort (MSB) des nombres binaires en complément à deux indique le signe. Si le MSB est un zéro, le nombre binaire en complément à deux est positif; si le MSB est un un, le nombre binaire en complément à deux est négatif. TABLEAU 1 Nombre décimal Nombre en complément -128 -127 -126 à deux 1000 0000 1000 0001 1000 0010 -2 -1 +1 +2 +126 +127 1111 1110 1111 1111 0000 0000 0000 0001 0000 0010 0111 1110 0111 1111 Un avantage du système à nombres en complément à deux réside dans le fait que les nombres binaires sont soustraits en ajoutant le complément à deux du diminuteur au diminuende et en ignorant le bit de report. Cela élimine la nécessité d'avoir un circuit séparé pour accomplir des soustractions. Par exemple, la soustraction (10)-(3) peut être accomplie sous la forme d'une addition (10)+(-3). Ainsi, 0000 1010 (+10) 0000 1010 (+10) -0000 0011 (+3) +1111 1101 (-3) 0000 0111 (+7) 0000 0111 (+7) Dans le traitement des signaux binaires, il y a des situations o des changements non garantis de signe se produisent du fait de dépassements. La capacité de traitement de mots d'un système de traitement numérique binaire à bits fixes est limitée. Par exemple, up système de traitement numérique à 8 bits ne peut traiter que des nombres entiers entre -128 (1000 0000) et +127 (0111 1111) . dans le système de nombres binaires en complément à deux. Les dépassements se produisent lorsque le nombre de bits dans la somme ou produit résultant dépasse la plage des nombres que le système peut traiter (comme -128 à +127 dans un système en complément à deux à 8 bits). Les dépassements de signal dans un système de traitement de signaux numériques peuvent se produire aussi bien en directions positive que négative. Les dépassements positifs se produisent, par exemple, lorsque deux nombres positifs de 8 bits sont ajoutés dans un système en complément à deux pour produire un nombre négatif erroné de 8 bits. Par exemple, 0111 1111 (+127) 0111 1111 (+127) +0111 1111 (+127) ou +0000 0001 ( +1) 1111 1110 ( -2) 1000 0000 (-128) Les dépassements négatifs peuvent par ailleurs se produire dans le système en complément à deux lorsque deux nombres négatifs de 8 bits sont ajoutés pour produire un nombre positif erroné de 8 bits. Par exemple, 1000 0000 (-128) 1000 0000 (-128) +1000 0000 (-128) ou +1111 1111 ( -1) 0000 0000 ( 0) 0111 1111 (+127) L'appareil de correction de dépassements selon l'invention substitue la valeur la plus positive (comme 0111 1111 ou +127) et la valeur la plus négative (comme 1000 0000 ou -128) aux échantillons erronés lorsqu'un dépassement positif et un dépassement négatif s'est produit respectivement. L'appareil de correction de dépassements comprend un circuit pour produire des valeurs appropriées de substitution, comprenant à titre d'exemple deux inver- seurs qui sont reliés en série. Le bit de poids fort (MSB) d'un échantillon potentiellement erroné est appliqué à l'entrée du premier inverseur. La sortie du premier inverseur forme le MSB des valeurs de substitution, et il est appliqué à l'entrée du second inverseur. La sortie du second inverseur est étendue pour définir les bits de moindre poids (LSB) des valeurs de substitution. Lorsqu'une condition d'erreur de dépassement est détectée, la valeur erronée de l'échantillon traité est remplacée par la valeur appropriée de substitution. Selon une autre mise en oeuvre de l'invention, le second des deux inverseurs (qui sert de tampon) est éliminé et les LSB des valeurs de substitution sont produits directement en éliminant le MSB des échantillons potentiellement erronés. L'invention sera mieux comprise, et d'autres buts, caractéristiques, détails et avantages de celle-ci apparaîtront plus clairement au cours de la description explicative qui va suivre faite en référence aux dessins schématiques annexés donnés uniquement à titre d'exemple illustrant plusieurs modes de réalisation de l'invention et dans lesquels: - la figure 1 donne un schéma-bloc général d'un système de traitement de signaux numériques comprenant un appareil de correction de dépassements selon la présente invention; - la figure 2 représente un schéma-bloc du présent appareil de correction de dépassements de la figure 1; - la figure 3 illustre une modification du présent appareil de correction de dépassements de la figure 2; et - la figure 4 donne un schéma-bloc d'un exemple de circuit, approprié à une utilisation dans le système de traitement de signaux numériques de la figure 1, pour produire un signal de contrôle indiquant un dépassement. Dans le système de traitement de signaux numériques de la figure 1, indiqué par un chiffre de référence 10, une borne d'entrée 12 applique une séquence d'échantillons numériques binaires à n bits en parallèle en système en complément à deux à un processeur numérique 20. Le processeur numérique 20 accomplit des opérations de traite- ment de signaux comprenant des opérations arithmétiques telles que l'addition, la soustraction et autres.-Le processeur numérique 20 a deux sorties: (a) les échantillons binaires à n bits traités à une borne 22 et (b) un signal de contrôle de I bit à une borne 24, indiquant la présence ou l'absence du dépassement dans les échantillons traités. Il faut noter que le signal d'entrée traité à la borne 22 et le signal de contrôle l'accompagnant à la borne 24 sont tous deux synchronisés par l'horloge du système et ont le même débit (n=8). Les échantillons traités d'entrée à la borne 22 et le signal associé de contrôle à la borne 24 sont appliqués à un circuit 30 de correction de dépassements selon la présente invention. Le circuit 30 de correction de dépasse- ments substitue la valeur la plus positive (0111 1111 ou +127) et la valeur la plus négative (1000 0000 ou -128) aux échantillons traités d'entrée à 8 bits à la borne 22 lorsqu'une condition de dépassement positif ou négatif est rencontrée respectivement. Comme cela est représenté sur la figure 2, l'appareil 30 de correction de dépassements comprend un moyen 50, répon- dant au MSB des échantillons potentiellement erronés à la borne 22, pour produire les valeurs de substitution à 8 bits à sa borne de sortie 52. Le moyen générateur de valeurs de substitution produit la valeur la plus positive 0111 1111 (c'est-à-dire +127 ou 7FHex) et la valeur la plus négative 1000 0000 (c'est-à-dire -128 ou 80Hex) lorsque le MSB d'un échantillon potentiellement erroné à la borne 22 est un et zéro, respectivement, pour ainsi indiquer un dépassement positif et un dépassement négatif. Le moyen 50 générateur de valeurs de substitution comprend deux inverseurs 54 et 56 qui sont reliés en série. Le MSB des échantillons traités d'entrée, éventuellement erronés, est appliqué à l'entrée du premier inverseur 54. La sortie du premier inverseur 54 forme le MSB des valeurs de substitution à 8 bits et elle est de plus appliquée à l'entrée du second inverseur 56 qui sert de tampon. La sortie du second inverseur 56 est étendue pour définir les 7 LSB des valeurs de substitution à 8 bits. Les sorties des deux inverseurs 54 et 56 sont combinées pour former les valeurs de substitution à 8 bits (c'est-à-dire 7FHex et Hex)- Par exemple, lorsque le MSB d'un échantillon d'entrée traité et potentiellement erroné est un "un" indiquant un dépassement positif, les sorties des premier et second inverseurs 54 et 56 sont respectivement un "zéro" et un "un" et la valeur à la borne de sortie 52 est 0111 1111 (c'est-à-dire + 127). Par ailleurs, lorsque le MSB d'un échantillon d'entrée traité et potentiellement erroné est un "zéro" indiquant un dépassement négatif, la valeur à la borne 52 est 1000 0000 (c'est-à-dire -128). L'appareil 30 de correction de dépassements contient de plus un multiplexeur 60 à deux entrées qui répond au signal de contrôle indiquant un dépassement à la borne 24. Aune entrée du multiplexeur 60 sont appliqués les échantillons d'entrée traités non altérés et potentiel- lement erronés à la borne 22. A la seconde entrée du multiplexeur 60 sont appliquées les valeurs associées de substitution (7FHex et8OHex) à la borne 52. Le multi- plexeur 60 laisse passer les valeurs non altérées des échantillons traités d'entrée à sa borne de sortie 32 lorsqu'il n'y a pas de dépassement. Par ailleurs, le multiplexeur 60 applique les valeurs appropriées de substitution (7FHex ou 80Hex) qui sont associées aux échantillons traités d'entrée à la borne 32 lorsqu'un dépassement s'est produit dans les échantillons traités d'entrée. La figure 3 montre une modification 30' du présent circuit 30 de correction de dépassements. Sur la modification de la figure 3, le second inverseur tampon 56 est éliminé et les 7 LSB des valeurs de substitution sont produits directement en étendant le MSB des échantillons traités d'entrée potentiellement erronés. Le reste du circuit de la figure 3 est le même que celui de la figure 2. La figure 4 montre un exemple de circuit 70 pour produire le signal de contrôle indiquant le dépassement lorsqu'une addition est accomplie. Le circuit 70 générateur du signal de contrôle, qui fait partie du processeur numérique 20, peut simplement être un ensemble logique programmable (PLA) recevant les signes des deux nombres A et B qui doivent être ajoutés et le signe de la somme C. Le PLA 70 peut être programmé pour produire le signal de contrôle indiquant le dépassement à sa borne de sortie 24 comme cela est illustré au Tableau 2. TABLEAU 2 A B C = A + B Sortie + + - 1 - - + 1 + - + 0 + - - O - + + 0 - + - 0 L'appareil de correction de dépassements selon l'invention produit et substitue des valeurs limites appropriées 7FHeX et 80Hex aux échantillons traités d'entrée potentiellement erronés lorsqu'il y a respecti- vement un dépassement positif ou un dépassement négatif. Le présent appareil accomplit non seulement efficacement sa fonction mais il emploie relativement moins de composants et est par conséquent moins coûteux. R EV E N DI C A T I ON S 1.- Appareil de correction de dépassements de signaux numériques à utiliser avec une source d'échantil- lons d'entrée traités à n bits, potentiellement erronés, en système en complément à deux, caractérisé par: une source (24) d'un signal de contrôle synchrone avec et ayant le même débit que lesdits échantillons traités d'entrée et indiquant la présence ou l'absence d'un dépassement dans lesdits échantillons d'entrée traités; un moyen (50) répondant au MSB desdits échantil- lons d'entrée traités potentiellement erronés pour produire des valeurs de substitution à n bits qui lui sont associées; ledit moyen générateur de valeurs de substitu- tion comprenant un inverseur (54) dont l'entrée est reliée au MSB desdits échantillons traités d'entrée; la sortie dudit inverseur définissant le MSB desdites valeurs de substitution à n bits; et les n-1 LSB desdites valeurs de substitution à n bits étant déterminés par le MSB desdits échantillons traités d'entrée; et - un commutateur à deux entrées (60) répondant audit signal de commande; une entrée dudit commutateur à deux entrées recevant les échantillons traités d'entrée non modifiés; la seconde entrée dudit commutateur étant pourvue desdites valeurs associées de substitution; ledit commutateur produisant à sa sortie soit lesdits échantillons d'entrée traités non altérés ou lesdites valeurs associées de substitution selon l'absence ou la présence du dépassement. 2.- Appareil selon la revendication 1, caractérisé en ce que le moyen générateur de valeurs de substitution comprend également un second inverseur (56) ayant une entrée couplée pour recevoir la sortie de l'inverseur et un moyen pour étendre la sortie dudit second inverseur pour former lesdits n-1 LSB desdites valeurs de substitution à n bits.