FR 2573215 A1 19860516 FR 8301323 A 19830128 ! La présente invention concerne un procédé et un dispositif d'élimination des impulsions brèves dans un radar Doppler, qu'il soit ou non à compression d'impulsions. Dans les radars destines à effectuer la détection et la loca- lisation des véhicules mobiles au sol, il est nécessaire d'opérer en coups de sonde brefs et espaces afin de diminuer la possibilité de destruction par des missiles anti-radiation et de rendre plus difficile la mise en oeuvre des contre-mesures adverses. Les échos de véhicules doivent donc être détectés et localisés très rapidement, ce qui suppose l'existence de moyens automatiques permettait d'éviter la saturation de l'opérateur par des fausses alarmes provenant des résidus de fouillis et des signaux de brouillage actifs ou passifs. Ce contrôle automatique indispensable du taux de fausse alarme devra tenir compte de la nature particulière des cibles et des caractéristiques des divers signaux parasites. La fausse alarme est provoquée par la présence, dans une cellule de résolution du radar, d'un signal parasite dépassant le seuil de détection. Ce signal parasite peut provenir, soit d'un écho parasite dû à une source extérieure, soit d'un lobe secondaire en distance dû à la compression d'impulsion et résultant de la présence d'un signal utile de niveau important dans une cellule de résolution proche de la cellule de résolution considérée. La présence d'une impulsion brève, c'est-à-dire présenteuniquement dans une tranche de distance donnée, entraîne l'apparition dans la chaîne de traitement du signal, filtre Doppler et intégrateur, d'un régime transitoire correspondant à la réponse impulsionnelle de la chaîne. Pour une amplitude de signal parasite supérieure de vingt déci- bels au bruit normal du radar, ce régime transitoire est détecté et conduit donc à une fausse alarme. En présence d'échos fixes forts, ou de bruit normal, cette fausse alarme correspond à une dégradation du taux d'élimination du radar, ce qui est préjudiciable à son exploi- tation opérationnelle. Pour éviter ce régime transitoire, il suffit, après l'avoir détectée, d'éliminer cette impulsion brève avant son introduction dans la chaîne de traitement du signal et de la remplacer, par exemple, par l'information présente lors de la récurrence précédente. La suppression de ce signal, de durée très brève devant le temps d'observation, n'affecte pas la qualité de la mesure. La présente invention se propose donc de fournir un procédé permettant de détecter ces impulsions braves et un dispositif utilisant ce procédé, placé à l'entrée de la chaîne de traitement du signal, permettant de détecter et d'éliminer cette impulsion brave et de la remplacer par l'information présente dans la même porte en distance lors de la récurrence précédente. Selon la présente invention, le procèd4 d'élimination des impulsions braves consiste, successivement pour chacune des j -I à N portes en distance d'une période de récurrenced'indice i, donnée: à retarder les composantes a..ij et bij, de.l'6chantillon V., du vecteur signal Vi(t), associé à la porte en distance d'indice j de la 3.im izme période de récurrence, de la durée Tr de la période de récurrence; à calculer, à partir des composantes retardées précédentes ai_1 jet bi1 et des composantes non retardées aij et bij, le carré du - 2.4. + module APij du vecteur différence AV. ij V - ViI; à retarder ce carré du module APij2 de la durée Tr de la période de récurrence; et à comparer le carré du module non retardé Api. avec le carré du module 2 2 2 2 retardé Apil j. Si la relation APil j - K 4 Pij 4 APi_ j + K est vérifiée, K étant un seuil de bruit de mesure, alors on mémorise l'état "pas d'impulsion brève" PIBij = O et on retarde de deux fois la durée Tr de la période de récurrence, cet état "pas d'impulsion brève". On transmet ensuite les composantes non retardées aij et bij. Si cette relation n'est pas vérifiée, on teste tout d'abord les deux états PIBi_2 j et PIBi_1 j précedents. Alors, si PIBi2 j = 0 et PIBiI j - 0, on mémorise l'état "impulsion brève détectée" PIBij 1 et on transmet les compo- santes retardées ai_ j et bi.1 j. Si PIBi.2 j = Oet PIBi_1 j = 1, on mémorise l'état "impulsion brave détectée" PIBi.. = 1 et on transmet les composantes aij et bij. Et si PIBi 2 = 1 et PIBi j X 1, on mémorise l'état "pas d'impulsion brave détectee" PIB.. = 0 et on transmet les composantes aij et bij. L'invention sera mieux comprise et d'autres caractéristiques apparaîtront à l'aide de la description ci-après et des dessins joints oỉ - la figure 1 représente une chaîne de traitement du signal radar comportant un dispositif d'élimination des impulsions braves selon la présente invention; - la figure 2 représente un diagramme vectoriel permettantsde comprendre le principe de l'élimination de brouillage selon la présente invention; - la figure 3 représente un schéma du dispositif d'élimination des impulsions braves selon-la présente invention; et - la figure 4 représente un détail du dispositif d'élimination des impulsions braves représenté sur la figure 3. Sur la figure 1, est représentée la chaîne de traitement du signal radar comportant un corrélateur COR, un filtre Doppler FD, un intégrateur INT, ou détecteur intégrateur, et un système S à seuil k0. De façon à éliminer les fausses alarmes provenant d'impulsions braves, un dispositif d'élimination EI de ces impulsions braves est disposé à l'entrée de cette chaîne de traitement du signal. Ce dispositif d'élimi- nation des impulsions braves selon la présente invention reçoit, de la mémoire tampon MT, les composantes aij et bij de l'échantillon Vij, du vecteur signal reçu, au temps tij, dans la porte en distance d'indice j ime -iJ au cours de la iième périodede récurrence. L'échantillonnage et le codage de ces vecteurs signal reçus Vi(t) sont obtenus par les codeurs CODI et COD2, respectivement de la voie en phase et de la voie en quadrature. Ces codeurs reçoivent des mélangeurs MELI et MEL2 respec- tivement les composantes ai(t) et bi(t) de ce signal vidéo analo- gique Vi(t). Le principe de cette élimination de brouillage peut être compris à l'aide du diagramme représenté sur la figure 2. our une porte en distance, d'indice j, donnée, cet indice étant, pour simplifier les notations, abandonna sur cette figure, on a représenta les achan- tillons v i-2 j' Vi-j, i et i+l j notes i-2, i-l, i et i+l, des vecteurs signal i_2(t), -1(t), 'i(t) et Vi+i(t) reçus au cours des périodes de récurrences successives Tri_2, Tri_, Tri et Tri+1. A chaque période de récurrence, et en particulier pour la porte en distance j, on calcule le carré du-module Apij = (aij - aiI j)2 + (bij bil j)2 du vecteur différence Aeij V. - V Compte tenu de la vitesse de LJ j i-]' rotation de l'antenne et de la largeur du faisceau en gisement, la modu- lation d'amplitude du paramètre Apij2 est très lente. Cela revient à dire que l'on pourra considérer ce paramètre comme pratiquement constant d'une récurrence à la suivante. Pour une porte en distance, d'indice j,donnée, cet indice étant abandonné pour simplifier les notations, le critère de détection d'une impulsion brave choisi est le suivant: a)si le paramètre Ap.2 est tel que la relation 2 2 2 Ep2_ K % PIB. = 0; 10. introduction des composantes aiet bi du vecteur Vi, en fait Vi, dans la chaîne de traitement du signal. b) si le paramètre Api 2 est tel que la relation précédente n'est pas vérifiée, soit que l'une ou l'autre des relations Api2 > Api2 + K 2 2 i-1 ou APi - si PIBi_2 = 0 et PIBi11 X 0, c'est que les deux récurrences précé- dentes ne contenaient pas d'impulsion brève; alors on réalise les opérations suivantes: À mémorisation du module carré Api2 en lieu et place du module carré retardé Apil2; mémorisation de l'état "impulsion brave détectée", soit PIBi 1; introduction des composantes retardées ai_1 et bi_1 du vecteur V 11, en remplacement des composantes ai et bi du vecteur Vi, dans la chaîne de traitement du signal. - si PIBi.2 - 0 et PIBiI - 1, c'est que la récurrence précédente contenait, seule, une impulsion brave; alors on réalise les opé- rations suivantes: mémorisation du module carré Ap. en lieu et place du module carré retardé Api_12; À mémorisation de l'état "impulsion brave détectée", soit PIB. =; À introduction des composantes aiet bi du vecteur Vi dans la chatne de traitement du signal. - si PIBi_2 = I et PIBi1 = I, c'est que les deux récurrences précé- dentes contenaient déjà un effet d'une impulsion brave sur leur module carré associé; alors on réalise les opérations suivantes: mémorisation du module carré Pi en lieu et place du module carré retardé Api; mémorisation de l'état "pas d'impulsion brève détectde", soit PIB. 0; 5. introduction des composantes ai et bi du vecteur Vi dans la chaîne de traitement du signal. Ces opérations devront être réalisées pour chacune des portes en dis- tance successives d'une période de récurrence donnée, soit pour toutes les valeurs possibles de j. Le dispositif permettant d'obtenir une élimination des impul- sions brèves selon le procédé ci-dessus est décrit sur la figure 3. Il comporte une mémoire retard MP de la composante en phase a.ij et une mémoire retard MQ de la composante en quadrature b... Le retard Tr i.] introduit par ces mémoires est exactement égal à la durée Tr de la période de récurrence. Pour simplifiera on ne considerera ici que le traitement effectué dans la porte en distance d'indice j et au cours de la période de récurrence d'indice i considérées, étant entendu que le traitement des diverses composantes reçues dans les diverses portes en distance s'effectue successivement, de la porte j = 0 à la porte j = N, a l'aide du même matériel. L'utilisation de mémoires internes MP, MQ, Mm, MI et M2 qui introduisent des retards Tr égaux à la durée de la période de récurrence permet de changer de période de récurrence tout en conservant la même porte en distance. Ainsi, tous les indices j se rapportant à la porte en distance considérée ont été supprimés sur la figure 3 et la description de cette figure ne se rapportera qu'à cette porte en distance sans que cela nuise à la genéralité du traitement. Un aiguilleur AI reçoit ensuite les composantes ai et bi fournies sur les entrées des mémoires MP et MQ ainsi que les composantes retardées ai_1 et bi11 fournies par ces mémoires. Cet aiguilleur AI transmet ensuite, soit les composantes ai et bi reçues, soit les compo- santes retardées ai.I et biI suivant l'état de son entrée de commande. La décision de validation de l'une ou l'autre de ces paires de compo- santes est réalisée à partir du calcul du module carré Api = (ai - ai_)2 + (bi bil)2 du vecteur différence AVi = V. - V Ce module carré est obtenu par un + calculateur de module CM recevant les composantes ai et bi du vecteur Vi et les composantes retardées ai.1 et bi_1 du vecteur Vi1. Ce calcul peut être réalisé par exemple par deux premiers additionneurs- soustracteurs binaires réalisant respectivement les opérations (ai - ai) et (bi - bi 1) suivis chacun par une mémoire programmable, du type PROM, permettant de réaliser une élévation au carré. Ces mémoires sont alors suivies par un troisième additionneur-soustracteur binaire réalisant la ) 22 sommation des variables de sortie (ai - ai_1) et (bi -bi_)2 de ces deux mémoires. C'est à partir de ce module carré APi2 que le circuit de décision D commandera l'aiguilleur AI. Une mémoire retard Mm de ce module carré est d'autre part interposée entre le calculateur de module CM et ce circuit de décision D et fournit le module carré retardé APi_. Le retard introduit par cette mémoire retard est égal à la durée de la période de récurrence Tr. C'est à partir du module carré reçu Api 2 et du module carré retardé APiL que ce circuit de décision élabore sa variable de sortie, mais il ne peut le faire qu'après avoir testé le ou les états "pas d'impulsion brave" ou PIB précédents. Ces états PIB sont élaborés par ce circuit de décision D. Une première mémoire retard MI de cet état PIB fournit à ce circuit de décision l'état retardé PIB i1 à partir de l'état PIBi qui lui a été fourni un instant t - Tr plus tot. Une deuxième mémoire retard M2 de cet état PIB fournit à ce circuit de décision l'état deux fois retardé PIBi 2 à partir de l'état retardé PIBi1 reçu de la première mémoire retard MI. Le détail de ce circuit de décision D a été représenté sur la figure 4, en considérant aussi un traitement se rapportant à la porte en distance d'indice j et en ne reportant pas cet indice sur la figure. Ce circuit de décision comporte deux sommateurs ou additionneurs-soustracteurs Z et Erecevant d'une part le module carré retardé APil2 et d'autre part la constante K, K étant un seuil de bruit de mesure. Ces additionneurs- soustracteurs réalisent respectivement la somme (Apil 2 + K) et la différence (APil - K) et fournissent respectivement cette somme et cette différence aux entrées B d'un premier et d'un second compa- rateurs C+ et C-. Les entrées A de ce premier et de ce second comparateurs reçoivent toutes deux le module carré Api2 fourni par le calculateur de module CM (figure 3). Si le module carré Api2 fourni est supérieur à la grandeur (Api_1 + K) , le premier comparateur C fournira sur sa sortie A > B un élément binaire au niveau logique 1.-Si le module carré Ap. fourni sur l'entrée A du comparateur C est inférieur à la grandeur (APi2 - K), ce second comparateur C fournira sur sa sortie A deuxième mémoire M2. Chacune des mémoires MP et MQ devra pouvoir emmagasiner autant de mots mémoire, aij ou bij, qu'il y a de portes en distance découpées sur la durée de la période de récurrence. Le nombre d'éléments binaires que comportent ces mots mémoire dépendra du pas de numérisation des composantes aij.. et bij.. choisi. Le calculateur de module CM fournit à la mémoire module Mm les valeurs successives du module carré Api. du vecteur différence AVij = Vij j-Vi j. Il en sera de même pour cette mémoire qui devra aussi pouvoir mémoriser autant de mots mémoire qu'il y a de portes en distance. Les première et deuxième mémoires Ml et M2 contiennent les éléments binaires PIBij... Elles doivent pouvoir contenir J autant d'éléments binaires qu'il y a de portes en distance. Bien que la présente invention ait été décrite dans le cadre d'un exemple particulier de réalisation, il est clair qu'elle n'est pas limitée audit exemple et qu'elle est susceptible de modifications ou de variantes sans sortir de son domaine. REVENDICATIONS 1. Procédé d'élimination d'impulsions braves dans un radar Doppler à compression d'impulsions, caractérisé en ce qu'il consiste, successivement pour chacune des j - 1 à N portes en distance d'une période de récurrence,d'indice i,donnée, à retarder les composantes a.. et bij, de l'échantillon Vij du vecteur signal reçu, de la durée Tr de la période de récurrence et à calculer à partir des composantes retardées précédentes ai_1 jet bi_1 jet des composantes non retardées ai.. et b.. le carré du module Apij.. du vecteur diffg- :1.] 13 13 rence àAV.. V.j - Vi j à retarder ce carré du module Api.2 de la durée Tr de la période de récurrence, à comparer le carré du module non 2 2 retardé Apij..2 avec le carré du module retardé Api j et, si la reaio2'2 K 2 2 irelation Pil j - K Pij 4 Pi-1 j + K est vérifiée, K étant un seuil de bruit de mesure, à mémoriser l'état "pas d'impulsion brève" PIBij = 0, à retarder deux fois de la durée Tr de la période de récurrence cet état "pas d'impulsion brave" et à transmettre les compo- santes non retardées aij et bij, et si cette relation n'est pas vérifiée, à tester les deux états PIBi_1 jet PIBi_2 j précédents et, si PIBi_2 j -0 et PIBi1 = 0,à mémoriser l'état "impulsion brève détectée" PIBij 1 et à transmettre les composantes retardées a i1 j et bi1 j. si PIBi_2 j - O et PIBi-1 j = 1,à mémoriser l'état "impulsion brave détectée" PIBij - 1 et à transmettre les composantes aij et bij et, si PIBi2 j = I et ij i-2 j PIBi_1 j = 1, à mémoriser l'état "pas d'impulsion brève détectée" PIBij = O et à transmettre les composantes aij et bij. 2. Dispositif d'élimination d'impulsions brèves selon le procédé de la revendication 1, caractérisé en ce qu'il comporte, à l'entrée, une mémoire retard (MP) de la composante en phase ai.. et une $:3 mémoire retard (MQ) de la composante en quadrature b.. ainsi qu'un aiguilleur (AI) recevant les composantes ai.. et bi.. et les composantes retardées ai1 j et bi_1 j et transmettant,suivant l'état de son entrée de commande,l'une ou l'autre de ces paires de composantes, cette commande étant réalisée par un circuit de décision (D) recevant, d'un calculateur de module (CM), le carré du module non retardé Apij2 la- boré à partir des composantes d'entrée aij et bij et des composantes retardées ai_1 j et bi_1 j, recevant, d'une mémoire retard (Mm), le 2 2 module carrt retardé Api_t j 2laboré à partir du module carré Api2 fourni par le calculateur de module, recevant, d'une première mémoire retard (MI) de l'état "pas d'impulsion brave dêtectfe"PIBij, l'état une fois retardé PIBi1 j et, recevant, d'une seconde mémoire retard (M2) de l'état une fois retardé PIBi_. j, l'état deux fois retardé PIBi.2 j, cet i-I l'état deux 1-2 y état "pas d'impulsion brève détectée" PIBij étant élaboré par ce circuit détecteur (D) lui-même qui reçoit d'autre part de l'extérieur la valeur du seuil K de bruit de mesure. 3. Dispositif d'élimination des impulsions braves selon la revendication 2, caractérisé en ce que le circuit de décision (D) comporte un premier sommateur utilisé en additionneur (ZE) recevant sur une entrée la valeur du seuil K de bruit de mesure et sur une autre entrée le carré du module retarde Apà 1 2, et un second sommateur uti- m lisé en soustracteur (ZE) recevant sur une entrée la valeur du seuil K de bruit de mesure et sur une autre entrée le carré du module retardé Api_1 j, ce premier sommateur (Z) fournissant sur l'entrée B + 2 d'un premier comparateur (C) sa sortie (APi 1 j + K) et ce deuxième sommateur (Z) fournissant sur l'entrée B d'un deuxième comparateur (C) sa sortie (Api j2 - K), ce premier comparateur (C), qui reçoit d'autre part sur son entrée A le carré du module Apij, fournissant sa sortie A > B à un circuit logique (L) et ce deuixième comparateur (C), qui reçoit d'autre part sur son entrée A le carré du module Apij2, fournissant sa sortie A fournit le signal de commande de l'aiguilleur (AI).