FR 2583922 A1 19861226 FR 8609051 A 19860623 CIRCUIT ANTISATUrATION POUR TRANSISTOR P-N-P INTEGRE La présente invention est relative à un circuit antisaturation pour transistors p-n-p de circuits intégrés monolithiques. De tels circuits intégrés sont réalisés sur une seule puce de semiconducteur, la plupart du temps du silicium, en passant par une suite appropriée de phases de fabrication comprenant une oxydation de surface, une photolithographie, une croissance épitaxiale, une diffusion d'impureté, une métallisation. On réalise selon ce processus des diodes, transistors et composants passifs qui sont interconnectés sur la puce-même au moyen de métallisations appropriées. Les transistors p-n-p intégrés réalisés sur le substrat, c'est-à-dire sur la puce en matériau semi- conducteur, présentent en fonctionnement un problème particulier. Quand on fait fonctionner le transistor p-n-p dans la zone de saturation de sa caractéristique, cela peut donner lieu à un courant de fuite vers le substrat, ce qui risque de s'avérer inacceptable pour le bon fonctionnement de l'ensemble du circuit intégré. Dans des conditions de saturation, c'est-à-dire quand la tension VCE du transistor chute sensiblement jusqu'à zéro, la base peut venir à se trouver à un potentiel plus bas par rapport au potentiel du collecteur et, donc, la jonction base-collecteur peut devenir polarisée en sens direct. Ce fait entratnela création d'un tran- sistor p-n-p parasite par l'intermédiaire de la jonction base-collecteur du vrai transistor dont le collecteur sert d'émetteur du transistor parasite dont le collec- teur est à son tour représenté par le substrat en matériaux semiconducteur de la puce. Naturellement, on constate particulièrement ce problème en cas de transistors de puissance p-n-p intégrés à la fois pour l'intensité des courants et pour la probabilité accrue que de tels transistors soient accidentellement portés à la saturation, par exemple en cas de variation de l'impédance de charge du tran- sistor. La présente invention vise donc à réaliser un circuit de protection capable d'éviter que la jonction base-collecteur d'un transistor p-n-p intégré ne soit polarisée en sens direct et, donc, d'empêcher de forts courants de fuite vers le substrat. La présente invention vise en outre à réaliser un circuit antisaturation pour un transistor p-n-p intégré dont les performances soient pratiquement insensibles aux variations de température. Ces objectifs et avantages sont atteints grâce au circuit particulièrement simple et efficace selon l'in- vention qui s'intègre facilement sur la puce contenant le transistor p-np qui, de préférence, ne doit pas être saturé ou, s'il est saturé, ne doit pas être saturé trop profondément en cas de conditions accidentelles de signal d'entrée ou de charge. Le circuit selon l'invention pour empêcher la saturation d'un transistor p-n-p intégré comportant un générateur de courant générique dans la branche de base du circuit de polarisation capable de limiter le cou- rant de base maximal est caractérisé en ce que le cir- cuit antisaturation comprend essentiellement deux transistors n-p-n, respectivement QN1 et QN2, qui ont tous deux l'émetteur relié audit générateur de courant, QNl1 étant relié, en série par rapport au générateur de courant, à la base du transistor p-n-p par l'intermédiaire de son collecteur, le collecteur de QN2 étant relié à l'émetteur du transistor p-n-p, la base de QN2 étant reliée par l'intermédiaire d'une diode D1 au collecteur du transistor p-n-p et à un diviseur de tension consti- tué de deux résistances R1 et R2 pour polariser la base de QN1 de façon que la tension VCE de QN1 soit réglable en dimensionnant R1 et R2 de manière à satisfaire une équation du type suivant: VCE VBEN VDl VCB Ni N2 MAX (en l'absence d'éventuels composants passifs dans le montage) o VCB est la tension maximale tolérable entre le colleç ur et la base du transistor p-n-p au-delà de laquelle le transistor QN2 est conducteur, limitant donc le courant de base du transistor p-n-p et empochant sa saturation. Dans le but de mieux illustrer l'invention, on va décrire celle-ci en référence à la figure unique du dessin anne- xé qui est un schéma électrique représentatif d'une forme de réalisation particulièrement préférée de l!invention. Sur la figure, le transistor p-n-p, QP1, est repré- senté relié à une résistance de charge RC et possédant un générateur IMAX de courant générique dans la branche de base du circuit de polarisation. Le générateur est globalement capable de limiter le courant de base du transistor à une valeur maximale préétablie. Le circuit antisaturation selon l'invention est représenté par deux transistors n-p-n, respectivement QN1 et QN2, par la diode D1 et par le diviseur constitué des deux résis- tances R1 et R2 montées comme représenté. Le courant maximal passant par le générateur IMAX sera donc repré- senté sensiblement par la somme du courant de base Ib du transistor p-n-p QP1 et du courant final IC passant par le transistor QN2. N2 Dans le cas o, à une certaine valeur de la charge RC ou pour une autre raison, le transistor QPI approche des conditions de saturation, il suffit que le transis- tor QN2 soit conducteur afin que le courant de base Ib soit directement limité à une valeur inférieure à la valeur maximale préétablie par le générateur IMAX. Par conséquent, lorsque, dans des conditions de fonctionnement normales, le transistor QP1 est hors saturation, c'est-à-dire que sa tension VCB collecteur- émetteur est inférieure à une certaine tenslôn maximale préétablie VB, la tension entre le collecteur et CBMA l'émetteur du rarnsistor QN1 (en série avec le généra- teur du courant de base) satisfait à l'équation: CIN, BEN DI CB, VCEN1 + VD- V Pi En affectant une certaine valeur maximale tolérable préétablie à la tension collecteur-base du transistor QP1, VCB, il est alors possible de dimensionner de façon ap priée R1 et R2 afin que la tension entre le collecteur et l'émetteur du transistor QN1 satisfasse à l'équation: VCEN1 VBEN2 + VD1- VCBMAX Le transistor QN2 est normalement éteint, c'est- à-dire qu'il est non conducteur, en raison de la grande différence de tension qui existe sur sa base et son collecteur. Si le transistor p-n-p, QP1, entre dans la zone de saturation (par exemple au moment d'une brusque augmentation de l'impédance de charge), la chute brutale de la tension entre son émetteur et son collecteur et la hausse consécutive de la tension sur la résistance de charge RC amène la tension de base du transistor QN2 à approcher, en l'atteignant presque, la tension de son collecteur en déterminant une conduction à tra- vers le transistor. Le courant I "soustrait donc une partie notable du courant de base maximal déterminé par le générateur IMAX en réduisant énormément le courant efficace de base Ib du transistor p-n-p, QP1, empêchant ainsi la satura- tion ou limitant son ampleur. Avec le rétablissement de conditions de charge nor- males, le trnasistor QN2 revient en état d'extinction à la suite de la baisse de sa tension de base et le courant IC retombe à zéro. N2 Le circuit antisaturation de la présente invention offre l'avantage supplémentaire d'être pratiquement insensible aux variations de température. En fait, tous les termes de l'équation discutée plus haut présentent le même type de dépendance par rapport à la température, toutes les tensions -étant relatives à des jonctions de même caractère, si bien que la hausse de la température correspond à une baisse de la tension VCB à laquelle le circuit antisatu- ration intervient M ur éviter la saturation du tran- sistor QP1 ou pour limiter l'ampleur de celle-ci. Bien que l'invention ait été décrite en faisant référence au schéma électrique de la forme de réalisa- tion préférée, il est entendu que des variantes et modi- fications de ce schéma peuvent être réalisées par un technicien compétent à condition toutefois de rester dans l'esprit et le cadre de l'invention définie dans les revendications annexées. Par exemple, le circuit selon l'invention peut com- porter d'autres éléments. Des composants passifs tels que des résistances peuvent par exemple être introduits dans diverses branches du circuit, c'est-à-dire que des résistances peuvent, pour différentes raisons, être introduites dans la branche de base d'un ou plusieurs des transistors QP1, QN1 et QN2, ou dans la branche du collecteur du transistor QN2, sans modifier les perfor- mances essentielles du circuit selon l'invention. Ainsi donc, à la différence de ce qui est représenté sur la figure, dans le cas o un ou plusieurs composants passifs sont introduits dans le montage considéré du circuit par rapport à l'équation discutée plus haut, 2'583922 l'équation elle-même devra bien entendu contenir un terme, VR, représentatif de la chute de tension concer- nant ce ou ces plusieurs composants passifs présents dans le montage du circuit dans des conditions corres- pondant à la VCB tolérable préétablie. MAX REVENDICATIONS: 1. Circuit antisaturation pour transistor p-n-p intégré comportant un générateur de courant géné- rique dans la branche de base de son circuit de pola- risation capable de limiter le courant de base maximal, caractérisé en ce que le circuit antisaturation comprend essentiellement deux transistors np-n, respectivement QN1 et QN2, qui ont tous deux l'émetteur relié audit générateur de courant, QN1 étant monté, en série avec le générateur de courant, entre ce dernier et la base du transistor p-n-p par l'intermédiaire de son collec- teur, le collecteur de QN2 étant relié à l'émetteur du transistor p-n-p, la base de QN2 étant reliée par l'in- termédiaire d'une diode D1 au collecteur du transistor p-n-p; et un diviseur de tension constitué de deux résistances R1 et R2 polarisant la base de QN'1 de façon que la tension VcE de QN1 soit réglable en dimensionnant R1 et R2 de manière à satisfaire une équation du type: VCEN1 = VBEN2 + VD1 - VCBMAX + (VR) o VCB est la tension maximale tolérable entre le collec Mr et la base du transistor p-n-p au-delà de laquelle le transistor QN2 est conducteur, limitant donc le courant de base du transistor p-n-p et empêchant sa saturation et o (VR) est une chute de tension totale générique parrapport à un ou plusieurs éléments passifs présents dans la maille considérée du circuit dans les conditions correspondant à VCB MAX 2. Circuit selon la revendication 1, dans lequel (VR) est sensiblement égale à zéro, la maille considé- rée du circuit étant dépourvue de tout élément passif.