FR 2578125 A1 19860829 FR 8502972 A 19850228 BASCULE BISTABLE STATIQUE EN TECHNOLOGIE CMOS L'invention concerne les circuits intégrés réalisés en techno- logie CMOS, c'est-à-dire utilisant simultanément sur un mrme substrat semiconducteur des transistors à effet de champ à canal N et des transistors à effet de champ à canal P. De nombreux circuits logiques nécessitent l'utilisation de bas- cules bistables statiques (bascules D à verrouillage). Un schéma de bascule bistable statique classique, réalisé en technologie CMOS, est représenté à la figure 1. Cette bascule comporte une entrée E, une sortie S, et entre les deux, un ensenmble en cascade comprenant un premier inter- rupteur, un premier étage inverseur, un deuxième interrupteur et un deuxième étage inverseur. La bascule est commandée par deux signaux d'horloge péricdiques complémentaires H et H. Le premier interrupteur comprend un transistor MOS TI à canal N en parallèle avec un transistor MOS T2 à canal P, ces deux transistors étant placés entre la borne d'entrée E et l'entrée A d'un inverseur I1 du premier étage inverseur. La grille du transistor TI à canal N est commandée par le signal d'horloge H, la grille du transistor T2 à canal P est commandée par le signal d'horloge complémentaire H. Le deuxième interrupteur comprend un transistor MOS T3 à canal N en parallèle avec un transistor MOS T4 à canal P; ces deux transistors sont placés entre la sortie B de l'inverseur Il et l'entrée C d'un inverseur I2 du deuxième étage inverseur. La grille du transistor à canal N T3 est commandée par le signal d'horloge complémentaire I1; la griile du transistor à canal P T4 est com- mandée par le signal d'horloge H. Le premier étage inverseur comprend, entre les noeuds de circuit A et B, outre l'inverseur I1 qui a son entrée reliée au noeud A et sa sortie au noeud B, une boucle de maintien comprenant un 2578 125 troisième inverseur I3 et un troisième interrupteur. Le troisième inverseur a son entrée reliée au noeud B et sa sortie reliée au noeud A par l'intermédiaire du troisième interrupteur. Le troisième inter- rupteur comprend un transistor MOS T5 à canal N en parallèle avec un transistor MOS T6 à canal P. La grille du transistor à canal N T5 est commandée par le signal d'horloge complémentaire IH; la grille du transistor MOS à canal P T6 est commandée par le signal d'horloge H. De la même façon, le deuxième étage inverseur comprend, entre le noeud C et la sortie S de la bascule, d'une part l'inverseur 12 qui a son entrée reliée au noeud C et sa sortie reliée à la sortie S, et d'autre part une boucle de maintien comprenant un quatrième inverseur I4 et un quatrième interrupteur. Le quatrième inverseur a son entrée reliée à la borne S et sa sortie reliée au quatrième interrupteur; le quatrième interrupteur est par ailleurs relié au noeud A et il comprend en parallèle un transistor T7 à canal N et un transistor T8 à canal P. La grille du transistor T7 à canal N est commandée par le signal d'horloge H. La grille du transistor T8 à canal P est commandée par le signal d'horloge complémentaire H. Les inverseurs sont en principe chacun constitués de deux transistors complémentaires en série entre deux bornes d'alimen- tation en énergie non représentées fournissant une tension d'alimen- tation VCC. L'entrée de l'inverseur est prise sur les grilles reliées des deux transistors, la sortie sur leurs drains. Le fonctionnement de la bascule est le suivant: a) première demi-période: H au niveau logique 1; TI et T2 sont conducteurs, T3 et T4 bloqués, T5 et T6 bloqués. Le niveau logique de l'entrée E est inversé à la sortie B de l'inverseur Il. Le deuxième étage inverseur n'est pas influencé par l'entrée E puisque les transistors T3 et T4 sont bloqués. b) deuxième demi-période: H au niveau logique 1; TI et T2 sont bloqués; l'entrée E n'a plus d'influence sur l'état de la bascule; T5 et T6 sont rendus conducteurs et l'état précédent du noeud B est confirmé par l'application du complément de cet état sur le noeud A à travers l'inverseur I3 et les transistors T5, T6. Cet état du noeud B, confirmé par cette boucle de verrouillage, est par ailleurs transmis à l'entrée C du deuxième inverseur 12 et la sortie S prend donc l'état complémentaire de celui du noeud B. c) première demi-période de la période suivante H est au niveau logique 1. L'état de la sortie S est confirmé par la boucle de verrouillage du deuxième étage puisque T7 et T8 devien- nent conducteurs en même temps que T3 et T4 se bloquent. Ce montage classique de bascule présente un certain nombre d'inconvénients que la présente invention élimine dans une large mesure. 1 / Le fonctionnement décrit ci-dessus n'est efficace que si les signaux H et H sont rigoureusement complémentaires; car s'il y a un recouvrement partiel des signaux H et 11, on risque d'avoir une transmission directe des signaux d'entrée vers la sortie sans ver- rouillage par l'un des groupes de transistors TI, T2 ou T3, T4: par exemple si H et H présentent un intervalle de temps de recou- vrement pendant lequel H et H sont pratiquement tous deux au niveau 1, TI et T3 sont simultanément conducteurs, ce qui n'est pas admissible; cela arrive également si les signaux H et H ont des fronts de montée insuffisamment raides. Lorsque la fréquence de fonctionnement augmente, il devient extrêmement difficile de faire des signaux complémentaires H et H sans recouvrement (c'est-à-dire des signaux parfaitement complé- mentaires et à fronts de montée et descente très raides). 2 / De toutes façons, il est difficile d'avoir des signaux à fronts de montée très raides lorsque ces signaux sont appliqués à une charge capacitive; or les grilles des divers transistors commandés par les horloges H et H sont bien des charges capacitives; plus les transistors sont nombreux plus il sera difficile de conserver des fronts raides pour les signaux d'horloge. Il ne faut pas oublier qu'en pratique un circuit intégré pourra comporter de nombreuse bascules commandées par les mêmes signaux d'horloge. On a donc intérêt à réduire le nombre de transistors utilisés. 3 / Un problème qu'il faut prendre en compte dans la réali- sation d'une bascule, ou plus généralement d'un inverseur (et la bascule de la figure 1 comporte quatre inverseurs), est le niveau de tension d'entrée à partir duquel l'inverseur bascule (dans un sens ou dans l'autre): il faut que l'inverseur bascule franchement pour une valeur de tension d'entrée intermédiaire entre la tension qui définit le niveau logique bas et celle qui définit le niveau logique haut. Par exemple, pour une logique fonctionnant entre 0 et 5 volts théoriquement, on peut s'arranger pour que le basculement se produise à 2, 5 volts. Comme la mobilité des charges électriques dans les transistors à canal P est plus faible que dans les transistors à canal N, on prévoit en général pour résoudre ce problème que les transistors à canal P des inverseurs sont deux fois plus gros que les transistors à canal N. Mais cela augmente l'encombrement global de la bascule et c'est un inconvénient. Pour éviter ces inconvénients la présente invention part de l'idée qu'on peut se dispenser d'utiliser pour certains interrupteurs deux transistors complémentaires en parallèle. Pour bien comprendre l'aspect inattendu de cette proposition, il faut se rappeler que dans la technologie CMOS on s'arrange, chaque fois que c'est possible, pour utiliser comme interrupteur un ensemble de deux transistors MOS complémentaires actionnés par deux signaux d'hor- loge complémentaires; ceci est vrai en particulier chaque fois qu'un interrupteur doit être placé en amont d'un inverseur. La raison de cette disposition quasi-universelle est la sui- vante: si l'interrupteur n'était constitué que d'un transistor à canal N, il n'y aurait pas de problème pour transmettre un niveau logique bas (0 volt) à travers l'interrupteur vers l'entrée de l'inverseur: s'il y a 0 volt à l'entrée du transistor à canal N pendant que celui-ci est rendu conducteur, il y a aussi 0 volt sur sa sortie. Mais, pour transmettre un niveau haut (5 volts) ce n'est plus le cas; en effet, s'il y a 5 volts à l'entrée du transistor à canal- N pendant qu'il est rendu conducteur, il y a seulement 5 volts-Vt à sa sortie, Vt étant la tension de seuil du transistor. Or l'inverseur, en technologie CMOS, 2578 1 25 est constitué par un transistor à canal P en série avec un transistor à canal N, les grilles des deux transistors étant réunies pour constituer l'entrée de l'inverseur; appliquer 5 volts-Vt à l'entrée de l'inverseur est alors certes suffisant pour rendre conducteur le transistor à canal N mais c'est insuffisant pour bloquer convena- blement le transistor à canal P. L'inverseur ne fonctionne pas bien; il consomme du courant. C'est pourquoi on prévoit toujours en amont d'un inverseur CMOS, depuis qu'on s'est rendu compte de ce problème, des interrupteurs à deux transistors complémentaires en parallèle, les deux transistors étant actionnés par des signaux d'horloge complémentaires lcrsque le deuxième transistor de l'inter- rupteur doit transmettre un niveau haut (5 volts) il transmet bien ce niveau haut sans le faire chuter d'une tension de seuil. Selon l'invention, on prévoit une bascule bistable statique an technologie CMOS comprenant une entrée, une sortie, un premier inverseur, un premier interrupteur reliant l'entrée de la bascule a l'entrée du premier inverseur, un deuxième inverseur, un deuxième interrupteur reliant la sortie du premier inverseur à l'entrée du deuxième inverseur, un troisième inverseur, un troisième inter- rupteur reliant la sortie du troisième inverseur à l'entrée du premier inverseur, un quatrième inverseur, un quatrième interrupteur reliant la sortie du quatrième inverseur à l'entrée du deuxième inverseur, le premier interrupteur et le quatrième interrupteur étant commandés en phase par un premier signal d'horloge et le second et le troisième interrupteurs étant commandés en phase par un deuxième signal d'horloge en opposition de phase avec le premier, caractérisé en ce que - chaque interrupteur est constitué par un unique transistor à effet de champ à canal N, dont la grille est commandée par le premier signal d'horloge (premier et quatrième interrupteurs) et par le deuxième signal d'horloge (deuxième et troisième interrupteurs) - deux transistors MOS à canal P sont prévus, le premier transistor à canal P étant placé en parallèle sur le troisième interrupteur et ayant sa grille connectée à un premier noeud de 2578 125 circuit tel qu'il soit conducteur au moins lorsque la sortie du premier inverseur est à un niveau logique bas, et le second transistor à canal P étant placé en parallèle sur le quatrième interrupteur et ayant sa grille connectée à un deuxième noeud de circuit tel qu'il soit conducteur au moins lorsque la sortie du deuxième inverseur est à un niveau logique bas. Le premier noeud de circuit peut être la sortie du premier inverseur ou un point à un potentiel de référence constituant un niveau logique bas, par exemple la masse. Le deuxième noeud de circuit peut être la sortie du deuxième inverseur ou un point à un potentiel de référence constituant un niveau logique bas, par exemple la masse. D'autres caractéristiques et avantages de l'invention apparaî- tront à la lecture de la description détaillée qui suit et qui est faite en référence aux dessins annexés dans lesquels: - la figure 1 déjà décrite représente une bascule classique de la technique antérieure, - la figure 2 représente un premier mode de réalisation de la bascule selon l'invention. - la figure 3 représente un deuxième mode de réalisation de la bascule selon l'invention. Le schéma de la bascule à verrouillage de la figure 2 est similaire dans son architecture à celui de la figure 1, mais il montre clairement que maintenant: - les interrupteurs sont chacun constitué par un unique transistor à canal N commandé soit par le signal d'horloge H soit par le signal d'horloge complémentaire HI: le transistor N1 (premier interrupteur placé entre l'entrée E de la bascule et l'entrée A du premier inverseur Il) est commandé par le signal H; le transistor N2 isolant le premier inverseur Il du second inverseur 12 est commandé par le signal i-; le transistor N3 reliant la sortie du troisième inverseur I3 à l'entrée du premier inverseur Il est commandé par le signal Fi; enfin le transistor N4, reliant la sortie du quatrième 257812S inverseur 14 à l'entrée du deuxième inverseur I2 est commandé par le signal H. - de plus, deux transistors à canal P, P3 et P4, de dimensions non critiques (par exemple de même largeur de canal que les transistors N3 et N4), sont placés l'un en parallèle sur le transistor N3, l'autre en parallèle sur le transistor N4; les grilles de ces transistors sont reliées à la masse ou à tout potentiel susceptible de les rendre franchement conducteurs. Le fonctionnement de ce circuit est à la base le même que celui de la figure 1, mais avec une différence fondamentale qui marque bien le caractère inattendu du schéma selon l'invention: alors que dans la bascule de la figure 1 rien ne s'oppose au basculement du premier inverseur pandant la phase d'horloge H, ni au basculement du deuxième inverseur pendant la phlase d'horloge H, il y a maintenant un conflit entre le signal direct imposé par l'entrée et le signal imposé par les boucles de verrouillage. Par exemple, si l'état verrouillé par l'inverseur I3 est un niveau logique haut sur le noeud A, et si on veut forcer un état bas par l'entrée E pendant la phase H, il y a un conflit momentané à travers les transistors P3 et NI qui sont conducteurs et tendent à imposer des états contradictoires sur le noeud A. Dans ces conditions, le noeud A prendra initialement un potentiel qui dépend des rapports entre les conductances des transis- tors situés de part et d'autre du noeud A. On s'arrange pour que les conductances soient telles que le noeud A prenne un potentiel suffisamment haut pour faire basculer l'inverseur I1. Aussitôt le conflit cesse puisque l'inverseur I3 bascule aussi et applique maintenant le même niveau logique que l'entrée E. Seule une courte phase transitoire est donc critique mais elle se résoud par le dimensionnement approprié des transistors. En pratique on pourra donner aux transistors les dimensions suivantes (par exemple), exprimées par le rapport W/L entre la largeur de grille W et la longueur de canal L des transistors - transistors des inverseurs, y compris ceux qui seraient en amont de l'entrée E de la bascule: W/L = 3/2 - transistor NI, N2: W/L = 5/2 (transistor large), - transistors P3, P4: W/L = 3/5 (transistors longs). Si maintenant on examine ce qui se passe lorsque l'état verrouillé sur le noeud A est un état haut et qu'on veut forcer un état bas par l'entrée E, on vérifie que la situation est la même: un conflit transitoire existe et disparait très rapidement si le dimen- sionnement des transistors est convenablement choisi. En fait on peut vérifier que ce conflit est beaucoup moins critique que le précédent (dans le cas o les inverseurs comportent des transistors N et P de même dimension), ceci à cause de la conductivité naturellement plus faible des transistors à canal P. Les dimensions de transistors choisies à titre d'exemple ci-dessus pour permettre le basculement dans le sens état bas vers état haut (au noeud A) sont encore plus favorables au basculement dans le sens inverse. La situation ainsi décrite à propos du noeud A est exactement la même au noeud C. La figure 3 représente un autre mode de réalisation de l'invention. La grille du transistor P3 n'est plus à la masse mais reliée à la sortie de l'inverseur Il. De même la grille du transistor P4 est reliée à la sortie de l'inverseur I2. Lorsqu'un état logique haut est verrouillé sur le noeud A, la situation est exactement la même que dans le cas de la figure 2; le transistor P3 est conducteur. Il y a un conflit momentané si on veut forcer le noeud A à un état bas par l'entrée E pendant le signal d'horloge H. Ce conflit est d'ailleurs celui qui est le plus facile à résoudre comme on l'a dit ci-dessus (plus facile que le conflit consistant à forcer un état haut lorsqu'un état bas est verrouillé). Lorsqu'un état logique bas est verrouillé sur le noeud A, il n'y a cette fois aucun problème de conflit car la grille du transistor P3 est à un niveau logique bas qui le bloque; la sortie de l'inverseur 13 est alors isolée du noeud A par les transistors N3 et P3 tous deux bloqués. La disposition de la figure 3 améliore donc considérablement le problème des conflits de basculement, au prix d'une charge capacitive supplémentaire pour les inverseurs Il et I2 qui doivent maintenant commander les transistors P3 et P4. Dans le cas de la figure 3, on peut prévoir les mêmes rapports W/L que ceux qui ont été indiqués par la figure 2. Toutefois les transistors P3 et P4 peuvent être plus court, par exemple identiques aux transistors des inverseurs (W/L = 3/2) puisque le problème de conflit à résoudre n'existe que pour le sens de conflit le plus facile résoudre. On peut imaginer bien entendu que les schémas des figures 2 et 3 soient mélangés, c'est-à-dire qu'un étage soit cons-rit avec le transistor à canai P commandé par la masse et l'autre étage avec le transistor à canal P commandé par la sortie de l'inverseur Il ou I2. Grâce à ces schémas selon l'invention, on obtient les avantages suivants: 1) le nombre de transistors du circuit, outre les transistors constituant les inverseurs, n'est que de six (au lieu de huit), réduisant l'encombrement de la bascule; 2) le nombre de transistors commandés par les signaux d'hor- loge n'est que de quatre (au lieu de huit), réduisant la charge capacitive des lignes transportant les signaux d'horloge; 3) il n'y a plus besoin de prévoir des signaux d'horloge aussi parfaitement complémentaires et à fronts extrêmement raides comme cela était nécessaire. Il suffit en effet que le niveau haut de HI soit bien disjoint du niveau haut de H (pas de recouvrement des niveaux hauts). Mais les niveaux bas peuvent avoir un léger recou- vrement sans inconvénient puisqu'il n'y a plus de transistors à canal P dans la chaine directe entre l'entrée E et la sortie S. La rapidité de fonctionnement peut donc être augmentée; 4) les transistors constituant les inverseurs peuvent avoir une même largeur de canal (au lieu d'une largeur double le plus souvent prévue pour les transistors à canal P), réduisant encore l'encom- brement de la bascule; 2578 125 ) lorsqu'un niveau logique haut est appliqué sur l'entrée E, le noeud A passe au niveau haut, éventuellement après un conflit momentané; le transistor P3 est alors conducteur ou le devient (figure 3) et le potentiel ramené sur le noeud A à travers un transistor à canal P conducteur est un vrai niveau logique haut et pas un niveau haut diminué d'une tension de seuil de transistor. l REVENDICATIONS i. Bascule bistable statique en technologie CMOS comprenant une entrée (E) , une sortie (S), un premier inverseur (Il), un premier interrupteur reliant l'entrée de la bascule à l'entrée du premier inverseur, un deuxième inverseur (12), un deuxième interrupteur reliant la sortie du premier inverseur à l'entrée du deuxième inverseur, un troisième inverseur (13), un troisième interrupteur reliant la sortie du troisième inverseur à l'entrée du premier inverseur, un quatrième inverseur (14), un quatrième interrupteur reliant la sortie du quatrième inverseur à l'entrée du deuxième inverseur, le premier interrupteur et le quatrième interrupteur étant commandés en phase par un premier signal d'horloge et le second et le troisième interrupteurs étant commandés en phase par un deuxième signal d'horloge en opposition de phase avec le premier, caractérisé en ce que chaque interrupteur est constitué par un unique transistor à effet de champ à canal N, dont la grille est commandée par le premier signal d'horloge (premier et quatrième interrupteurs) et par le deuxième signal d'horloge (deuxième et troisième interrupteurs) - deux transistors MOS à canal P sont prévus, le premier transistor à canal P étant placé en parallèle sur le troisième interrupteur et ayant sa grille connectée à un noeud de circuit tel qu'il soit conducteur au moins lorsque la sortie du premier inverseur est à un niveau logique bas, et le second transistor à canal P étant placé en parallèle sur le quatrième interrupteur et ayant sa grille connectée à un deuxième noeud de circuit tel qu'il soit conducteur au moins lorsque la sortie du deuxième inverseur est à un niveau logique bas. 2. Bascule bistable selon la revendication 1, caractérisée en ce que le premier noeud de circuit et le second noeud de circuit sont constitués par une masse à un niveau logique bas. 2578 125 3. Bascule bistable selon la revendication 2, caractérisée en ce que les transistors à canaux P en parallèle sur les troisième et quatrième interrupteurs sont des transistors à canaux plus longs que les autres transistors de la bascule. 4. Bascule bistable selon la revendication 1, caractérisée en ce que le premier noeud de circuit est la sortie du premier inverseur et le deuxième noeud est la sortie du deuxième inverseur. 5. Bascule bistable statique en technologie CMOS selon la revendication 1, dans lequel les inverseurs comportent chacun deux transistors complémentaires en série entre des bornes d'alimen- tation, les grilles des transistors étant reliées pour constituer l'entrée de l'inverseur, caractérisée en ce que la largeur de canal est sensiblement la même pour ces deux transistors complémentaires de l'inverseur.