FR 2577363 A1 19860814 FR 8601977 A 19860213 La présente invention se rapporte aux portes de transmission et concerne plus particulièrement une porte de transmission constituée par des transistors à effet de champ à grille isolée. Les transistors à effet de champ à grille isolée sont largement utilisés comme des portes de transmission pour les raisons suivantes: (a) la conduction entre la source et le drain qui définissent les extrémités du circuit de conduction du transistor est contrôlée 0 facilement par l'application d'un signal de commande à l'électrode de grille du transistor; et (b) en général, le signal de commande appliqué à l'électrode de grille ne contamine ni ne se mélange avec le signal transmis par le circuit de conduction du transistor à effet de champ à grille isolée en raison de l'impédance extrêmement élevée entre sa grille et son circuit de conduction. Dans des circuits et des dispositifs nécessitant une grande précision, des portes de transmission complémen- taires sont utilisées pour établir une conduction bipolaire symétrique. Un circuit de ce genre de la technique antérieure est représenté sur la figure 1 qui montre un circuit comparateur conventionnel utilisant des portes de transmission à métal-oxyde-semi-conducteurs complémen- taires (CMOS). Les portes de transmission complémentaires (par exemple TGl, TG2, TG3) sont formées en connectant le circuit source-drain, c'està-dire le circuit de conduction, d'un transistor à effet de champ à grille isolée d'un type de conductivité, par exemple P, en paral- lèle avec le circuit de conduction d'un transistor à effet de champ à grille isolée du second type de conducti- vité, par exemple N. Normalement, des signaux complémen- taires de commande sont appliqués aux électrodes de grille de deux transistors pour les débloquer ou les bloquer en même temps. Il est normalement considéré que les portes de transmission complémentaires utilisant des transistors à effet de champ à grille isolée de types complémentaires de conductivité produisent une "commutation à décalage nul" car: (a) il n'y a aucune chute de tension de diode comme dans les circuits à transistors bipolaires, et (b) les signaux complémentaires (par exemple CLR, CLR et CLI, CLi) appliqués aux électrodes de grille des transistors complémentaires s'annulent entre eux en raison de la structure symétrique des composants et en raison de leur fonctionnement complémentaire. Il est cependant apparu qu'en utilisant des portes de transmission complémentaires à des fréquences d'échantillonnage élevées (par exemple au-dessus de 1 MHz) pour transmettre des signaux sur un point d'échantil- lonnage et maintien de haute impédance (par exemple le point 1), on introduisait des décalages notables de tension. Il est apparu que les décalages étaient dus en partie à des capacités parasites entre grille et source/drain et aux conditions de fonctionnement disymé- trique. Aux fréquences d'échantillonnage élevées, les temps de montée et de descente des signaux d'autorisation (déblocage) et d'inhibition (blocage), appelés. ci-après également des signaux d'horloge, appliqués aux électrodes de grille des transistors de portes de transmission sont très courts (par exemple 2V/nanoseconde). Il en résulte qu'une plus grande partie des transitions du signal d'horloge à haute fréquence sont couplées entre l'électrode de grille et les électrodes de source et de drain par les capacités parasites entre grille et drain (CDG) et entre grille et source (CGS). Par conséquent, aux fré- quences élevées, une plus grande partie des signaux d'horloge appliqués à la grille sont mélangés avec les signaux ou les niveaux de référence qui se propagent sur les circuits source-drain (de conduction). Le problème est plus sérieux quand la porte de transmission est bloquée et il est plus évident à l'extrémité du circuit de conduc- tion de la porte de transmission connectée à un point ayant une impédance en courant continu relativement élevée. Le problème du décalage résultant du fonctionnement non-symétrique sera mieux expliqué en regard des figures 1 et 2. Le circuit de la figure 1 a pour fonction de comparer un signal d'entrée VIN avec un signal de référence VREF et de produire une version amplifiée de la différence entre VIN et VREF à la sortie d'un inverseur Il. En fonctionnement, les portes de transmission TG2 et TG3 sont autorisées (débloquées) simultanément. Le déblocage de TG2 relie VREF au point 1 qui fonctionne comme un point d'échantillonnage et maintien. Le déblocage TG3 place automatiquement à zéro l'inverseur Il dont on peut supposer qu'il s'agit d'un inverseur CMOS. La mise à zéro automatique de l'inverseur Il entraîne que l'entrée et la sortie de cet inverseur soit placée à son point de déclenchement. Pour faciliter l'explication, il sera supposé que l'inverseur Il a un potentiel de fonctionnement VDD de 5 volts et. qu'il est symétrique, de sorte qu'il peut être supposé que son point de déclenchement est à 2,5 volts (c'est-à-dire VDD/2). Après le couplage de VREF avec le point 1 et la mise à zéro automatique de I1, des signaux d'horloge sont appliqués aux portes de transmission TG2 et TG3 pour les bloquer. La porte de transmission TG1 est ensuite autorisée à coupler VIN avec le point 1. La différence de tension entre VIN et VREF est alors amplifiée autour du point de déclenchement de l'inverseur Il. Cependant, le circuit de la figure 1 présente un problème essentiel quand TG2 (ou TG1) est inhibé. A cet effet, une charge non compensée est injectée au point d'échantillonnage et maintien 1 par l'inhibition des transitions du signal d'horlge appliquées à TG2 (ou TG1) et TG3 et une tension de décalage est produite au point 1 qui modifie la valeur vraie de VREF (ou VIN) précédemment appliquée à ce point et constituant donc un signal d'erreur. Il sera supposé par exemple que le signal de commande de +5 volts est appliqué aux électrodes de grille de NG2, NG3 et PG1 et qu'un signal de commande de zéro volt est appliqué aux électrodes de grille de PG2, PG3 et NG1. Par conséquent, TG2 et TG3 sont débloqués et TG1 est bloqué. Il sera supposé également que: (1) VREF est à zéro volt de sorte que le point 1 est chargé à zéro volt par TG2, et (2) les points 2 et 3 sont chargés à 2,5 volts en raison du déblocage de TG3 et du fait que l'inverseur Il est un inverseur symétrique complémen- taire. Un examen détaillé de TG2 pour cette condition supposée du signal montre que la grille, la source et le drain de PG2 sont à zéro ou au voisinage. Pour cette condition du signal, PG2- n'a pas de canal de conduction entre sa source et son drain et ses capacités parasites (c'està-dire CG1 et CG2) sont des valeurs de capacité "basses". A titre d'exemple, des valeurs de capacité parasites "basses" peuvent être de l'ordre de 0,01 pico- farads (pF). Par ailleurs, la grille de NG2 est à 5 volts tandis que sa source et son drain sont à zéro volt. La différence de 5 volts entre la grille et la source et le drain assure que NG2 est débloqué, qu'il existe un canal de conduction (couche d'enrichissement) entre sa source et son drain et que la capacité parasite de NG2 se trouve à une valeur de capacté "élevée". A titre d'exemple, la valeur de capacité parasite "élevée" de chaque condensateur parasite peut être supposée de l'ordre de 0,03 picofarads (pF). Quand le signal d'horloge CLR effectue une transition négative de +5 volts à 0 volt et que CLR effec- tue une transition positive de 0 volt à + 5 volts, TG2 est inhibé. Dans ces conditions de commande, il faudrait s'attendre à ce que la transition décroissante de CLR annule la transition croissante de CLR. Mais, comme cela a été indiqué ci-dessus, il est apparu comme le montre la figure 2 que lorsqu'une tension VREF (ou VIN) de zéro volt se propage par TG2 (ou TG1) vers le point 1 et TG2 (ou TG1) est ensuite inhibée, une charge négative est piégée au point 1, de sorte qu'un décalage de tension négative allant jusqu'à 50 millivolts est produit au point 1. Il est apparu que ce décalage résulte dans une large mesure de: (a) des différences initiales de capacités parasites de NG2 et PG2, et (b) de la différence de réponse de NG2 et PG2 au signal de blocage. La transi- tion négative de CLR est couplée par la- capacité para- site initialement "élevée" de NG2 au point 1 tandis que la position positive de CLR est couplée par la capacité parasite initialement "basse" de PG2 au point 1. Il est donc évident qu'une charge plus négative qu'une charge positive est injectée au point 1. Mais, ce qui importe peut-être davantage, lorsque CLR devient négatif et CLR devient positif, et avec VREF = 0, est que NG2 passe à l'état de capacités parasites élevées (par exemple 0,03 pF) à un état de faible capacité parasite (par exemple 0,01 pF) pendant que PG2 passe d'un état de capacité parasite basse (par exemple 0,01 pF) à une capacité parasite encore plus basse (par exemple 0, 005 pF). Il est apparu que pour certains signaux ou niveaux de polari- sation, les transistors complémentaires de la porte de transmission, bien que commandés par des signaux complé- mentaires, ne réagissent pas d'une façon complémentaire. Par conséquent, une charge est injectée par CG2 de NG2 dans le point 1, plus négative que la charge positive injectée par CG2 de PG2 et la charge négative piégée au point 1 produit une tension de décalage négative (erreur) à ce point. D'une manière analogue, lorsque VREF est à 5 volts ou au voisinage, et si TG2 est débloqué, NG2 se trouve dans un état de faible capacité et PG2 dans un état de forte capacité. Quand TG2 est ensuite bloqué: (a) la grille de PG2 passe de 0 volt à + 5 volts, son circuit source-drain restant au voisinage de +5volts. PG2 passe alors d'une capacité parasite "élevée" (par exemple 0,03 pF) à une capacité parasite "basse" (par exemple 0,01 pF) et (b) la grille de NG2 passe de +5 volts à 0 volt, son circuit source-drain restant à +5 volts. NG2 passe alors de la capacité parasite "basse" (par exemple 0,01 pF) à une capacité parasite encore plus basse (par exemple 0,005 pF). Par conséquent, la transition positive de CLR injecte au point 1 par CG2 de PG2 une charge plus positive que celle qu'injecte la transition négative de CLR par CG2 de NG2. Ainsi, un décalage positif de tension est produit au point 1. Comme le montre la figure 2, le décalage introduit au point 1 est fonction du niveau de tension transmis par le circuit de conduction des portes de trans- mission à transistors complémentaires. La tension de décalage est au maximum aux extrémités de la plage (par exemple 0 et 5 volts) des tensions à transmettre et minimales entre les extrêmes. Quand le niveau de tension (par exemple VREF, VIN ou Vbias) le long des circuits de conduction des portes de transmission est à mi-chemin (par exemple 2,5 volts entre le niveau haut (par exemple volts) et le niveau bas (par exemple 0 volt) des transi- tions du signal d'horloge, les portes de transmission fonctionnent de façon très symétrique. Le piageage de charge est alors à peu près compensé et le décalage résul- tant est négligeable. Le fonctionnement d'une porte de transmission complémentaire conventionnelle entraîne des décalages de tension allant jusqu'à + 50 millivolts dans toute la plage du signal d'entrée ou de la tension de référence comme le montre la figure 2. Cela est inacceptable lorsqu'il y a lieu d'échantillonner les tensions d'entrée et de référence et de les comparer avec une précision de 1 millivolt (0,001 volt) en utilisant des signaux d'horloge à 5 volts (5000 fois supérieure au niveau de détection) sans injecter de charge contaminante. Comme cela a été expliqué ci-dessus, l'invention repose en partie sur le fait, que, pour toute une variété de facteurs, les portes de transmission complémentaires n'assurent pas de compensation de la contamination par des signaux de commande dans toute la plage des niveaux des signaux d'entrée ou de référence qui doivent être transmis par la porte de transmission complémentaire. L'invention concerne donc un moyen de compenser des portes de transmission complémentaires pour obtenir un décalage très réduit. Dans des circuits selon l'invention, chaque transistor à effet de champ à grille isolée d'une porte de transmission complémentaire est associé avec un "faux" composant correspondant du même type de conductivité. Chaque faux composant est commandé de manière complémentaire de celle du transistor à effet de champ à grille isolée de la porte de transmission pour obtenir une annulation substantielle des signaux de commande qui sont couplés par capacité avec les circuits de conduction des transistors à effet de champ à grille isolée. D'autres caractéristiques et avantages de l'invention seront mieux compris à la lecture de la description qui va suivre d'un exemple de réalisation en se référant aux dessins annexés sur lesquels: La figure 1 est un schéma d'un circuit de la technique antérieure, La figure 2 est une courbe montrant des tensions de décalage obtenues avec des portes de transmission complémentaires conventionnelles, La figure 3 est un schéma d'un circuit selon l'invention, La figure 4 montre des formes d'ondes associées avec le circuit de la figure 3, Les figures 5A et 5B sont des courbes caracté- ristiques des capacités parasites de transistors à effet de champ à grille isolée de type N et de type P en fonction des tensions entre grilles et source et drain, La figure 6A est une coupe schématique des faux-composants qui peuvent être utilisés pour la mise en oeuvre de l'invention, et La figure 6B représente schématiquement un circuit équivalent de la figure 6A. Les composants actifs qui sont préférés pour la mise en oeuvre de l'invention sont des transistors à effet de champ à grille isolée. Pour cette raison, le circuit représenté sur les figures utilise ces transistors et sera décrit dans ce sens ci-après. Mais il n'y a pas lieu d'écarter l'utili- sation d'autres composants appropriés et à cet effet, le terme "transistor" lorsqu'il est utilisé sans limitation garde son sens générique. Sur les figures, les transistors à effet de champ de grille isolée du type enrichi, de conductivité P sont identifiés par la lettre P suivie par une référence numérique particulière et ceux de type de conductivité N sont identifiés par la lettre N suivie par une référence numérique particulière. Les caractéristiques de ces transistors sont bien connues et n'ont pas à être décrites en détail. Cependant, pour mieux comprendre la description qui va suivre, les définitions et caractéristiques suivantes concernant l'invention sont décrites: 1. Chaque transistor à effet de champ à grille isolée comporte une première et une seconde électrodes qui définissent les extrémités de son circuit de conduction et une électrode de commande (grille) dont le potentiel appliqué détermine la conductivité de circuit de conduction. La première et la seconde électrodes d'un transistor à effet de champ à grille isolée sont appelées les électrodes de source et de drain. Dans le cas d'un transistor à effet de champ à grille isolée de type P, l'éclectrode de source est définie comme celle de la première et la seconde électrodes à laquelle est appliqué le potentiel le plus positif (le plus élevé). Dans le cas d'un transistor à effet de champ à grille isolée de type N, l'électrode de source est définie comme celle de la première et la seconde électrodes à laquelle est appliqué le potentiel le moins positif (inférieur). 2. Une conduction se produit lorsque le potentiel grille-source appliqué (VGS) a un sens qui débloque le transistor et une amplitude supérieure à une valeur donnée qui est définie comme la tension seuil VT du transistor. Pour débloquer un transistor à effet de champ à grille isolée enrichie de type P, sa tension de grille VG doit être plus négative que sa tension de source Vs d'au moins VT. Pour débloquer un transistor à effet de champ de la grille isolée enrichie de type N, sa tension VG doit être plus positive que sa tension Vs de VT. 3. Les transistors à effet de champ à grille isolée sont bi-directionnels, dans ce sens que lorsqu'un signal d'autorisation est appliqué à l'électrode de commande, un courant peut circuler dans un sens ou dans l'autre dans le circuit de conduction défini par la première et la seconde électrodes, c'est-à-dire que la source et le drain sont interchangeables. 4. Sur les figures et dans la description qui va suivre, les capacités parasites entre grille et drain/source (CGS et CGD) sont identifiées par CG1 et CG2 car la source et le drain sont interchangeables, particulièrement quand les transistors à effet de champ à grille isolée fonctionnent comme des portes de transmission. Au cours de la description qui va suivre, un potentiel de la masse ou au voisinage est défini arbitrai- rement comme état logique "0" ou "bas" et un potentiel à +VDD ou +V volts ou au voisinage est défini arbitrai- rement comme un niveau logique "1" ou "haut". Le circuit de la figure 3 comporte des portes de transmission complémentaires TG1 et TG2 et leurs portes de transmission associées de compensation ("fausses") CGT1 et CGT2. TGl a pour fonction de coupler sélectivement une tension d'entrée VIN entre une borne d'entrée 11 et un point d'échantillonnage et maintien 1. TG1 est constitué par des transistors à effet de champ à grille isolée complémentaires PG1 et NG1 dont les circuits de conduction sont connectés en parallèle entre la borne 11 et le point 1. CTG1 est constitué par des transistors à effet de champ à grille isolée complémentaires CPGl et CNG1 dont les circuits de conduction sont connectés en parallèle entre le point 1 et un point flottant Fl. Comme cela sera expliqué ci-après, il suffit que CPG1 et CNG1 soient connectés en commun au point 1 pour établir un couplage capacitif parasite entre leurs électrodes de grille respectives et une extrémité (source ou drain) de leurs circuits de conduction connectés au point 1. L'autre extrémité de leurs circuits de conduction peut être laissée flottante comme le montrent les figures 6A et 6B. Les électrodes de grille de NG1 et CPG1 sont connectées en commun -à une ligne 13 et sont commandées par un signal d'horloge CLI appliqué à cette ligne. Les électrodes de grille de PGl et CNGl sont connectées en commun à une ligne 15 et sont commandés par le signal d'horloge CLI appliqué à cette ligne. Les signaux d'hor- loge CLI et CLI sont complémentaires comme le montre la figure 4. TG2 est constitué par des transistors à effet de champ à grille isolée complémentaires PG2 et NG2 dont les circuits de conduction sont connectés en parallèle entre une borne 17 et le point 1. CTG2 est constitué par des transistors à effet de champ à grille isolée complémentaires CPG2 et CNG2 dont les circuits de conduction sont connectés en parallèle entre le point 1 et un point flottant F2. Comme pour CPG1 et CNG1, il suffit que CPG2 et CNG2 soient connectés en commun au point 1 pour établir un couplage capacitif parasite entre leurs électrodes de grille et une extrémité (source ou drain) de leurs circuits de conduction connectés au point 1. L'autre extrémité de leurs circuits de conduction peut être laissée flottante. Les électrodes de grille de NG2 et CPG2 sont connectées en commun à une ligne 19 et sont commandées par un signal d'horloge CLR appliqué à la ligne 19. Les électrodes de grille de PG2 et CNG2 sont connectées en commun à une ligne 21 et sont commandées par un signal d'horloge CLR appliqué à cette ligne. Les signaux d'horloge CLR et CLR sont complémentaires conLme le montre la figure 4. Le point 1 est connecté à une armature d'un condensateur de couplage CC dont l'autre armature est connectée à l'entrée d'un inverseur complémentaire Il. Le circuit de conduction d'une porte de transmission complémentaire TG3 constitué par des transistors à effet de champ à grille isolée PG3 et NG3 est connecté entre l'entrée et la sortie de 1rinverseur I1. Les circuits de conduction de PG3 et NG3 sont connectés en parallèle entre les points 2 et 3 qui définissent respectivement l'entrée et la sortie d'un inverseur Il. Dans ce mode de réalisation, CLR est appliqué à l'électrode de grille de NG3 et CLR est appliqué à l'électrode de grille de PG3 de sore que TG2 et TG3 sont débloqués ou bloqués en même temps. -12 La porte de transmission TG3 remplit la fonction de "mise à zéro automatique" de l'inverseur Il. Autrement dit, quand TG3 est autorisé, l'inverseur Il passe à son point de déclenchement, la tension au point 2 étant égale à la tension au point 3. Dans le cas o Il est symétique, il peut être supposé que le blocage de TG3 entraîne que la tension V2 à son point d'entrée 2 et la tension V3 à la sortie de Il passent à VDD/2; s'il est supposé que VDD es 5 volts, VDD/2 = 2,5 volts. Les signaux d'hor- loge (CLR, CLR et CLi, CLI) effectuent des transitions entre 0 et 5 volts. Quand TG3 est inhibé (c'est-à-dire bloqué), la tension de grille de PG3 passe de 0 volt à + 5 volts tandis que la tension de grille de NG3 passe de 5 volts à zéro volt. Avec la tension aux drains et sources de PG3 et NG3 à VDD/2, CG1 et CG2 de PG3 sont à peu près égaux à CG1. et CG2 de NG3. Ainsi, l'effet des transitions d'horloge complémentaires appliquées aux électrodes de grille de PG3 et NG3 est pratiquement annulé en ces points. Pour cette raison, aucune compensation n'est prévue pour la porte de transmission TG3. La compensation apportée par les portes de transmission de compensation ("fausses") sera maintenant décrite en détail. Il sera supposé à titre d'exemple que VREF est d'abord appliqué par TG2 au point 1 d'échan- tillonnage et maintien en commençant à l'instant tl par CLR passant au niveau haut et CLR passant au niveau bas comme le montre la figure 4 et que simultanément, l'inver- seur Il est mis automatiquement à zéro par le déblocage de TG3. Pendant l'application de VREF (en fait jusqu'à l'instant t5) CLI est au niveau bas et CLI au niveau haut de sorte que TG1 est bloqué. Le déblocage de TG3 entraîne que V2 et V3 passent à VDD/2 volts ou au voisinage. Le déblocage de TG2 entraîne que VREF qui peut avoir toute valeur dans la plage entre zéro volt et 5. volts, soit appliqué au point 1 par les circuits de conduction de PG2 et NG2. Ainsi, à l'instant t3, V1 est chargé (ou déchargé) à VREF et V2 est établi à VDD/2 ou au voisinage. A l'instant t3, CLR passe du niveau haut au niveau bas et CLR passe du niveau bas au niveau haut, bloquant ainsi TG2 et TG3 et débloquant CTG2. La réponse de TG2 et CTG2 sera maintenant décrite en supposant que VREF était égal à zéro volt et Vl a été chargée à zéro volt. (a) Juste avant l'instant t3, la grille de NG2 est à +5 volts tandis que sa source et son drain sont à zéro volt. Dans cette condition de déblocage, NG2 est placé en condition de capacités parasites "élevées" comme le montre la courbe caractéristique de la figure 5A qui indique comment la capacité parasite entre la grille et la source et le drain varie en fonction du potentiel entre la grille et la source et le drain pour un transistor à effet de champ à grille isolée de type N. Selon la figure 5A, il peut être supposé que chacune des capacités CG1 et CG2 de NG2 est égale à 0,03 pF. Entre les instants t3 et t4, la grille de NG2 passe de 5 volts à zéro volt tandis que le potentiel Vl au point 1 reste voisin de zéro volt. Avec le potentiel grille-source de NG2 à zéro volt, CG2 de NG2 passe à une valeur de capacité "basse" qui peut être supposée égale à 0,01 pF. Ainsi, de l'instant t3 à l'instant t4, la capacité parasite de NG3 passe d'une valeur "élevée" à une valeur "basse". (b) Juste avant l'instant t3, la grille, la source et le drain de CNG2 sont à zéro volt. CNG2 se trouve donc à une valeur de capacité "basse". Entre les instants t3 et t4, la grille de CNG2 passe de zéro volt à +5 volts pendant que son drain et sa source restent à zéio volt, plaçant CNG2 en condition de capacité parasite "élevée". Le fonctionnement de NG2 et CNG2 est donc fortement complé- mentaire de sorte que leurs signaux complémentaires de commande tendent à s'annuler à un degré élevé. (c) Juste avant le temps t3, la grille, le drain et la source de PG2 sont à zéro volt, ce qui place PG2 à l'état non conduc- teur de capacités parasites "basses". Entre les instants t3 et t4, la grille de PG2 passe à +5 volts tandis que sa source et son drain restent à O volt. Cela entraîne que PG2 soit bloqué davantage avec une polarisation inverse effective de 5 volts, et dans un état de capacité encore "plus bas" comme le montre la courbe caractéristique de la figure 5B qui indique comment la capacité parasite d'un composant de type P varie en fonction de la tension grille-source/drain. Par conséquent, une très petite partie de la transition positive de CLR apparaissant entre les instants t3 et t4 est couplée au point 1. (d) Juste avant l'instant t3, la grille de CPG2 est à + 5 volts tandis que sa source et son drain sont à zéro volt. CPG2 est alors à l'état de capacités parasites "inférieures" comme le montre la figure 5B. Quand CLR passe de + 5 volts à zéro volt entre les instants t3 et t4, la grille de CPG2 est placée à zéro volt et le drain et la source de CPG2 restent à ce niveau. CPG2 est alors placé à l'état de capacités parasites "basses". Ainsi, entre les instants t3 et T4, PG2 passe de l'état de capacité "basse" à "inférieure" pendant que CPG2 passe de l'état de capacité "inférieure" à "basse". Les signaux complémentaires de commande appliqués à l'électrode de grille de PG2 et CPG2 tendent ainsi à s'annuler et un décalage très faible est produit au point 1 comme le montre la figure 4. La figure 4 montre comment la tension Vl au point 1 varie en fonction des transistors de commutation appliqués aux grilles des transistors des portes de transmission. Les formes d'ondes de la figure 4 sont assez idéalisés car elles sont en fait relativement complexes. Mais le point à noter est que, dans des circuits selon l'invention, il y a une réduction notable du décalage avec une très faible charge piégée au blocage de TG2 (ou TG1). La partie de la figure 4 désignée par A montre la réponse idéalisée à Vl pour VREF et VIN à zéro voit et la partie désignée par B montre la réponse idéalisée par V1 pour VREF et VIN à +5 volts. Si VREF est +5 volts, il apparaît que CTG2 produit un degré élevé de compensation pour TG2, pour des raisons analogues à celles décrites cidesius. Dans ce cas, quand TG2 est bloqué, après avoir échantillonné VREF et couplé VREF avec le point 1, le circuit possède les propriétés suivantes: (a) NG2 passe de l'état de capacité "basse" (sa grille, son drain et sa source étaient initialement +5 volts) à un état de capacité "plus basse" (sa grille passe à zéro tandis que son drain et sa source restent a +5 volts) (b) CNG2 passe d'un état de capacité "plus basse" (étant donné que sa grille était à zéro tandis que sa source et son drain étaient à + 5 volts) à un état de capacité "basse" (car sa grille passe à+ 5 volts tandis que sa-source et son drain restent à + 5 volts); (c) PG2 passe d'un état de capacité "élevée" (car sa grille était à zéro volt tandis que sa source et son drain étaient à + 5 volts) à un état de capacité "basse" (car sa grille, sa source et son drain sont à + 5 volts); (d) CPG2 passe d'un état de capacité "basse" (étant donné que sa grille, sa source et son drain étaient à + 5 volts) à un état de capacité "élevée" (sa grille passe à zéro volt tandis que sa source et son drain étaient à + 5 volts). Comme précédemment, CNG2 varie dans le sens inverse de NG2 et CPG2 varie dans le sens inverse' de PG2. Les signaux de commande appliqués par leurs capacités parasites tendent alors à s'annuler. Le degré élevé de compensation obtenu à + 5 volts avec l'adjonction des composants de compensation ("faux") et (CPG2, CNG2 et/ou CPG1, CNG1) apparaît dans la partie B de la figure 4. Il est évident que si un degré élevé de compen- sation est obtenu aux niveaux extrêmes à transmettre, un degré de compensation encore plus élevé est obtenu dans la plage médiane entre 0 et + 5 volts. Dans le circuit de la figure 3, un haut degré d'annulation est obtenu grâce à l'utilisation d'un faux composant P (par exemple CPG2) pour annuler l'effet d'un transistor à effet de champ à grille isolée de type P (par exemple PG2) et d'un faux composant N (par exemple CNG2) pour annuler l'effet d'un transistor à effet de champ à grille isolée de type N (par exemple NG2). Comme le montre la figure 4, les signaux de commande peuvent être produits pour avoir des temps de montée et de descente relativement symétriques afin d'assurer que ces signaux de commande soient complémen- taires dans une large mesure. Une meilleure compensation est obtenue quand les formes d'ondes sont symétriques mais le présent principe de compensation offre une tolérance considérable même si les signaux de commande ne sont pas exactement symétriques. Un aspect important de l'invention est que les "faux" composants ne sont pas nécessairement- des transistors complets. Autrement dit, chaque faux composant peut comporter une connexion avec une seule région diffusée (source ou drain) avec une région de grille/canal voisine de la région diffusée. Cela est représenté sur les figures 6A et 6B. La figure 6A est une coupe d'un composant N de compensation (CN) et d'un composant P de compensation (CP). Le composant CN comporte deux régions 62, 64 de conductivité N+ séparées par une région de canal (ou substrat) et une électrode de grille 61 au-dessus du canal et isolée de ce dernier. Le composant CP comporte de même deux régions 66, 68 de conductivité P+ séparées par une région de canal et une électrode de grille 63 au-dessus du canal et isolée de ce dernier. Des signaux complémentaires de commande (horloge et horloge) sont appliqués aux électrodes de grille des composants CN et CP. Une seule région N+ de CN et une seule région P+ de CP sont représentées, connectées en commun au point 1. Les régions 64 et 68 ne sont pas nécessairement connectées à un point quelconque, pour réduire l'espace nécessaire à la mise en place des composants CP et CN. Les autres régions 62 et 68 peuvent être plus petites que les régions 64 et 66, ce qui réduit encore l'espace nécessaire. La figure 6B est un schéma équivalent de la structure de la figure 6A. Il faut noter que CNG1 et CPG1 ou CNG2 et CPG2 pourraient être formés comme le montre la figure 6A et/ou remplacés par des composants ayant le circuit équivalent à celui de la figure 6B. La structure des figures 6A, 6B permet de former des composants très petits. Cela apporte un avantage notable à un dispositif de haute densité, permettant d'appliquer des règles de réalisation minimales. Cette disposition est également importante en ce qu'elle permet que de très petites capacités soient formées, ce qui réduit l'effet de charge au point d'échantillonnage et maintien. Egalement, le faux composant peut être réalisé pour avoir une géométrie comparable à celle du transistor à effet de grille isolée qu'il doit compenser. De cette manière, les variations de traitement tendent à s'annuler. Un autre aspect important de l'invention concerne l'application des signaux d'horloge aux portes de transmis- sion. Il faut noter en regard de la figure 4 que CLR et CLR sont destinés à bloquer TG2 et TG3 avant que CLI et CLI débloque TG1. Les dispositions de commande par horloge à "ouverture" avant "fermeture" assurent que le haut degré de compensation obtenu au point 1 ne soit pas affecte par l'interaction entre la tension de référence et le signal d'entrée avec les signaux de commande par horloge et par l'interaction entre la tension de référence et la tension du signal d'entrée. Egalement, le blocage de TG2 avant le déblocage de TG1 assure que VREF n'est jamais en court-circuit avec VIN. Il semblerait que le déblocage de TG1 alors que TG2 est encore bloqué pourrait éliminer la nécessité des composants séparés de compensation associés avec chaque porte de transmission complémentaire. Mais il est apparu que la disposition d'ouverture avant fermeture est préférable au déblocage TG1 quand TG2 est bloqué et assure un degré plus élevé et plus sûr de compensation. Dans le circuit de la figure 3, une compensation a été apportée pour chacun des transistors TG1 et TG2. Il est apparu que dans certaines applications, il suffisait de prévoir une "porte de transmission de compensation" pour seulement la porte TG1 qui couple VIN dans le circuit. Mais dans ce cas, les dimensions de CNG1 et CPG1 doivent être augmentées par rapport au circuit de compensation complète de la figure 3 pour compenser TG2. Bien entendu, diverses modifications peuvent être apportées par l'homme de l'art au dispositif décrit et illustré à titre d'exemple nullement limitatif sans sortir du cadre de l'invention. REVENDICATIONS 1. Circuit de porte de transmission, caractérisé en ce qu'il comporte un premier transistor à effet de champ à grille isolée (NG1, NG2) d'un premier type de conductivité (N) et- un second transistor à effet de champ à grille isolée (PG1, PG2) d'un second type de conductivité (P) dont les circuits de conduction sont connectés en parallèle entre un premier et un second points (11,1; 17,1) pour transférer un signal (VIN; VREF) entre ledit premier et ledit second points, ledit second point (1) étant couplé par un condensateur (Cc) avec l'entrée d'un amplificateur (Il) et un signal de commande (CLI; CLR) étant appliqué à l'électrode de grille dudit premier transistor à effet de champ à grille isolée et le complé- ment (CLI; CLR) dudit signal de commande étant appliqué à l'électrode de grille dudit second transistor à effet de champ à grille isolée, et en ce que, pour annuler tLout décalage de tension produit audit second point en raison du couplage capacitif du signal de commande ou de son complément, ledit circuit comprenant en outre un troisième et un quatrième composants à effet de champ à grille isolée (CNG1, CPG1; CNG2, CPG2) dudit premier et dudit second types de conductivité respectivement, ledit troisième composant (CNG1, CNG2) comprenant une première région (64) du premier type de conductivité et une électrode de commande (61) qui en est isolée, et ledit quatrième composant (CPG1; CPG2) comprenant une première région (66) du second type de conductivité et une électrode de commande (63) isolée de sa première région, lesdites premières régions dudit troisième et dudit quatrième composants étant connectées entre elles et audit second point et ledit signal de commande étant appliqué à l'électrode de commande dudit quatrième composant et ledit complément dudit signal de commande étant appliqué à l'électrode de commande dudit troisième composant. composant. 2. Circuit selon la revendication 1, carac- térisé en ce que ledit signal de commande est appliqué directement à l'électrode de commande dudit quatrième composant et à l'électrode de grille dudit premier transistor à effet de champ de la grille isolée, et ledit complément dudit signal de commande est appliqué directement à l'électrode de commande dudit troisième composant et à l'électrode de grille dudit second transis- tor à effet de champ à grille isolée. 3. Circuit selon la revendication 2, caracté- risé en ce que ledit premier type de conductivité est le type de conductivité N et ledit second type de conduc- tivité est le type de conductivité P. 4. Circuit selon la revendication 3, caractérisé en ce que ledit troisième composant comporte une seconde région (62) dudit premier type de conductivité, ledit quatrième composant comportant une seconde région (68) dudit second type de conductivité, et lesdites secondes régions dudit second et dudit troisième composants n'étant pas connectées à un autre point du circuit. 5. Circuit selon la revendication 1, caractérisé en ce que chacun dudit troisième et dudit quatrième composants comporte une seconde région (62, 68) espacée de ladite première région et d'un type de conductivité qui est le même que celui de ladite première région. 6. Circuit selon la revendication 1, caractérisé en ce qu'il comporte en outre un troisième point (11) pour recevoir un signal qui doit être comparé avec le signal audit premier point (17), et comportant un cinquième et un sixième transistors à effet de champ à grille isolée, (NGl, PGl) respectivement du premier et du second types de conductivité dont les circuits de conduction sont connectés en parallèle entre ledit troisième point et ledit second point, le circuit comportant en outre un septième et un huitième composants à effet de champ à grille isolée (CNG1, CPG1) respectivement dudit premier et dudit second types de conductivité, ledit septième composant (CNG1) comprenant une première région (64) dudit premier type de conductivité et une électrode de commande (61) qui en est isolée, et. ledit huitième composant (CPG1) comprenant une première région (66) dudit second type de conductivité et une électrode de commande (63) qui en est isolée, un second signal de commande (CLI) étant appliqué auxdites électrodes de grille dudit cinquième transistor à effet de champ à grille isolée (NG1) et dudit huitième composant (CPG1) et le complément (CLI) dudit second signal de commande étant appliqué auxdites électrodes de grille dudit sixième transistor à effet de champ à grille isolée (PG1) et audit septième composant (CNG1). 7. Circuit selon la revendication 6, caractérisé en ce que ledit signal de commande (CLR) et son complément appliqués aux électrodes de commande respectives dudit premier et dudit second transistors à effet de champ à grille isolée ont une polarité et une amplitude pour débloquer simultanément ou pour bloquer simultanément le premier et le second transistors à effet de champ à grille isolée, ledit second signal de commande et son complément appliqués aux électrodes de commande respectives dudit cinquième et dudit sixième transistors à effet de champ à grille isolée ayant une polarité et une amplitude pour débloquer simultanément ou bloquer simulta- nément ledit cinquième et ledit sixième transistors à effet de champ à grille isolée. 8. Circuit selon la revendication 7, caractérisé en ce que ledit signal de commande et ledit second signal de commande sont en relation de phase pour bloquer ledit premier et ledit second transistors à effet de champ à grille isolée avant de débloquer ledit cinquième et ledit sixième transistors à effet de champ à grille isolée et pour bloquer ledit cinquième et ledit sixième transistors à effet de champ à grille isolée avant de débloquer ledit premier et ledit second transistors à effet de champ à grille isolée.