FR 2579398 A1 19860926 FR 8603817 A 19860318 PHN 11.317 1 Récepteur de télévision en couleurs muni d'un circuit de télévision pour la conversion d'un signal multiplexé dans le temps en signaux simultanés et circuit intégré convenant à une telle conversion". L'invention concerne un récepteur de télévision en couleurs, muni d'un circuit de télévision pour la conversion d'un signal multiplexé dans le temps en signaux simultanés, signal multiplexé dans le temps qui présente une succession interrompue d'une première information concernant la luminance se produisant dans des premières durées de temps, premières informations qui sont séparées par une autre succession de deuxième et troisième informations concernant la chrominance, qui se produisent dans des deuxième, respectivement troisième durées de temps et les signaux simultanés correspondant aux premières informations, aux deuxième respectivement troisième informations et aux troisième respectivement deuxième informations répétées, ces deuxième et troisième informations, répétées ou non, étant dilatées dans le temps, de sorte que celles-ci se produisent dans les signaux simultanés pendant les mêmes première, respectivement quatrième durées de temps que les premières informations, ces durées de temps correspondant aux durées de balayage de ligne de télévision, circuit de télévision présentant à cet effet, entre une entrée et une sortie des circuits d'échantillonnage, d'expansion et de répétition de signal pour les deuxième et troisième informations concernant la chrominance, ces circuits étant munis de registres à décalage présentant des vitesses de lecture, respectivement d'enregistrement différentes sous commande d'impulsions d'horloge à des fréquences d'impulsion d'horloge différentes, ainsi qu' un circuit intégré convenant à cet effet. Un tel récepteur de télévision en couleur peut être appliqué par exemple à un système de télévision en couleurs, qui est décrit dans un rapport public "Experimental and Development Report 118/82", de l'organisme anglais "Indeoendent Broadcasting Authority", (I.B.A.) intitulé "MAC: A Television System for High-Quality Satellite Broadcasting". Le rapport mentionne plusieurs PHN 11.317 2 variantes pour un codage d'image dit MAC (Multiplexed Analogue Componente. Pour toutes les variantes il s'applique, comme il ressort d'un tableau à la page 9 du rapport, que l'information de luminance et de chrominance subissent chacune une compression dans le temps, celle de l'information de chrominance étant le double de l'autre. L'information de chrominance présente deux composantes par période de ligne, dont chaque fois l'une se présente de façon comprimée dans le temps, dans le signal codé multiplexé dans le temps. Dans ce signal, l'information de luminance correspondant à chaque période de ligne est présente de façon comprimée dans le temps. Pour la compression dans le temps dans le cas d'information de luminance, le rapport mentionne les facteurs 2/3 et 3/4, les facteurs de compression dans le temps pour,l'information de chrominance étant égaux à 1/3 et 3/8. L'information d'image par période de ligne dans le signal codé multiplexé dans le temps est composée de façon séquentielle à partir d'information de luminance comprimée dans le temps et l'une des informations de chrominance comprimées dans le temps correspondantes. Dans le récepteur, le signal codé multiplexé dans le temps est prélevé sur le signal reçu par l'intermédiaire du canal de transmission, notamment la communication du satellite, et amené audit circuit, qui donne une expansion dans le temps pour l'information de luminance et de chrominance à l'aide d'information de synchronisation et d'identification et délivre de façon répétée l'information de chrominance dilatée sur la période de ligne suivante. Pour les variantes décrites, on peut songer en outre à un système dans lequel l'information de luminance n'est pas ou guère comprimée, de sorte que seules les informations de chrominance nécessitent une expansion de signal. La répétition de l'information de chrominance peut être réalisée de façon connue dans le récepteur par utilisation d'un dispositif à retard, dont le retard est égal à une période de ligne. Ce dispositif de retard suit le circuit d'expansion, qui fournit l'information de chrominance de façon directe pendant une période de ligne et par l'intermédiaire du dispositif à retard pendant la période de ligne suivante. Comme PHN 11.317 3 exigences, il s'applique que le dispositif à retard ralentit le signal uniquement sur précisément une période de ligne et n'exerce du reste pas d'influence sur les amplitudes, les fréquences et les phases. La nécessité de satisfaire à ces exigences aboutit à l'application d'un dispositif à retard précis coûteux dans lequel des effets de vieillissement ne peuvent pas exercer d'influence. L'invention vise à réaliser un récepteur de télévision en couleurs muni d'un circuit du genre décrit ci- dessus, la répétition d'information de chrominance pour les signaux simultanés ne nécessitant pas de dispositif à retard coûteux. Un récepteur de télévision en couleurs conforme à l'invention est caractérisé en ce que dans le circuit d' échantillonnage, d'expansion et de répétition de signal, l'entrée du circuit de télévision est couplée à une entrée de signal d'au moins un registre à décalage du genre entrée- série, sortie-parallèle, et en ce oue la sortie respective du circuit de télévision présentant les deuxième, respectivement troisième informations, répétées ou non, concernant la chrominance, est couplée à des sorties de signal respectives d'un premier registre à décalage de sortie et d'un deuxième registre à décalage de sortie du genre entrée-parallèle, sortiesérie, les sorties parallèles du registre à décalage d'entrée étant couplées par l'intermédiaire d'un circuit d'enclenchement et de déclenchement présentant des entrées parallèles des premier, respectivement deuxième registres à décalage de sortie, ce circuit d'enclenchement et de déclenchement étant enclenché périodiquement avant qu'il ne se produise les première respectivement quatrième durées de temps, pendant des durées de suppression de ligne de télévision, et étant déclenché pendant les première, respectivement quatrième durées de temps, qui correspondent aux durées de balayage de ligne de télévision, et les premier et deuxième registres à décalage de sortie délivrant par durée de balayage de ligne respective, les deuxième, respectivement troisième informations et les deuxième, respectivement troisième informations à la sortie de circuit respective. PHN 11.317 4 Outre le fait avantageux que l'obtention de la répétition de signal de chrominance ne nécessite pas de dispositif à retard, le traitement de signal égal du signal de chrominance direct et du signal de chrominance répété fournit une égalité optimale des deux signaux de sortie successifs. Une forme de réalisation simple d'un récepteur de télévision en couleurs conforme à l'invention est caractérisée en ce que le circuit d, 'échantillonnage, d'expansion et de répétition, de signal est muni d'un seul registre à décalage d'entrée présentant plusieurs étages de registre, dont le nombre est égal à plus ou moins deux fois le nombre d',étages de registre des registres à décalage de sortie, les sorties parallèles du registre à décalage d'entrée étant couplées successivement, à tour de rôle, aux entrées parallèles des premier, respectivement deuxième registres à décalage de sortie. De cette sélection d'un registre à décalage d'entrée présentant un nombre double d'étages de registre il ressort que la fréquence d'impulsion d'horloge pendant l'enregistrement du registre à décalage d'entrée doit être deux fois plus élevée que dans le cas connu d'un seul registre à décalage d'entrée-sortie du genre entrée-série, sortie- série, qui fonctionne comme circuit d'expansion de signal. Une forme de réalisation dans laquelle il ne faut pas une fréquence d'impulsion d'horloge d'enregistrement deux fois plus élevée est caractérisée en ce que le circuit d'échantillonnage, d'expansion et de répétition de signal est muni d'un premier registre à décalage d'entrée et d'un deuxième registre à décalage d'entrée présentant chacun plusieurs étages de registre, dont le nombre est plus ou moins égal au nombre d'étages de registre des registres à décalage de sortie, les sorties parallèles du premier registre à décalage d'entrée, respectivement du deuxième registre à décalage d'entrée étant couplées aux entrées parallèles des premier, respectivement deuxième registres à décalage de sortie. Une autre forme de réalisation simple est caractérisée en ce que la fréquence d'impulsion d'horloge dans PHN 11.317 5 le circuit d'échantillonnage, dont la sortie est couplée, par l'intermédiaire d'un circuit de commutation, à l'entrée de signal respective des premier et deuxième registres à décalage dentrée,est deux fois plus élevée que la fréquence d'impulsion d'horloge dans ces registres à décalage d'entrée et le circuit de commutation. Au besoin, pour obtenir que le signal de sortie répétée se produise exactement une période de ligne après le signal de sortie directement précédent, une forme de réalisation est caractérisée en ce que la lecture dans les premier et deuxième registres à décalage de sortie se produit en opposition de phase. En effet, lors de l'enregistrement dans un registre à décalage d'entrée ou dans les deux registres à décalage d'entrée, l'information est décalée d'une période d'impulsion d'horloge d'enregistrement dans des étages à registre correspondants. Afin d' obtenir qu'à l'aide du seul registre à décalage d'entrée ou les deux registres à décalage d'entrée, les deux informations de chrominance ouissent être traitées, une forme de réalisation est caractérisée en ce que le circuit d'échantillonnage, d'expansion et de répétition de signal est muni de quatre registres à décalage de sortie, qui sont couplés comme deux fois lesdits premier et deuxième registres à décalage de sortie à une première, respectivement deuxième sortie du circuit de télévision, les circuits d'enclenchement et de déclenchement correspondant à une paire, respectivement l'autre paire des premier et deuxième registres à décalage de sortie fonctionnant à tour de rôle pendant les première et deuxième durées de suppression de ligne. Un circuit intégré conforme à l'invention convenant à un récepteur de télévision en couleur est caractérisé en ce que dans un substrat de circuit d'un premier genre de semiconducteur sont présents au moins trois canaux parallèles d'un autre genre de semiconducteur, un canal intérieur étant séparé du canal extérieur le plus proche par des régions interrompues d'un premier genre de semiconducteur, des systèmes d'électrodes séparés étant présents de façon PHN 11.317 6 isolée du substrat, au-dessus des canaux correspondant au registre à décalage d'entrée, respectivement de sortie, une bande d'électrodes se trouvant au-dessus desdites régions dans le substrat et de façon à en être isolée, cette bande et ces régions correspondant au circuit d'enclenchement et de déclenchement. Une autre forme de réalisation, qui ne comporte qu'un seul registre à décalage d'entrée, est caractérisée en ce que dans le substrat de circuit du premier genre de semiconducteur sont présents trois canaux parallèles de l'autre genre de semiconducteur, le canal central étant séparé des deux canaux extrêmes par des régions interrompues du premier genre de semiconducteur, interruptions qui sont décalées vers un canal extrême et vers l'autre canal extrême sur la moitié d'une longueur de région, les canaux extrêmes étant réunis à une extrémité du canal central fermée dans le substrat, alors que trois systèmes d'électrodes séparés sont présents, d'une façon isolée du substrat, au-dessus du canal central et des deux canaux extrêmes appartenant au registre à décalage d'entrée et aux deux registres à décalage de sortie, et alors que, des deux côtés du canal central, au- dessus desdites régions dans le substrat et de façon à en être isolées, sont prévues deux bandes d'électrodes qui, ensemble avec les régions, appartiennent au circuit d'enclenchement et de déclenchement. Une autre forme de réalisation susceptible de délivrer les deux informations de chrominance de façon directe et répétée, est caractérisée en ce que dans le substrat de circuit du premier genre de semiconducteur sont présents cinq canaux parallèles de l'autre genre de semiconducteur, le canal central étant séparé des deux canaux voisins par des régions interrompues du premier genre de semiconducteur, interruptions qui se situent l'une en face de l'autre, l'un desdits canaux voisins étant séparés d'un canal extrême par des régions interrompues du premier genre de semiconducteur, interruptions qui sont présentes entre le canal extrême et le canal voisin avec la moitié du nombre d'interruptions entre le canal central et le canal voisin, un canal extrême et le canal voisin étant réunis à une extrémité, alors que cinq systèmes d'électrodes PHN 11.317 7 séparés sont présents, d'une façon isolée du substrat, au- dessus du canal central et des deux canaux voisins et des deux canaux extrêmes appartenant respectivement au registre à décalage d'entrée et au quatre registres à décalage de sortie, et alors oue des deux côtés des canaux voisins, au-dessus desdites régions dans le substrat et de façon à en être isolées, sont prévues deux bandes d'électrodes qui appartiennent, ensemble avec les régions, à l'un des circuits d'enclenchement et de déclenchement. Une réalisation du circuit intégré dans laquelle la - lecture aux premier et deuxième registres à décalage de sortie s'effectue grâce à sa structure en opposition de phase, est caractérisée en ce que les canaux réunis présentent un dernier étage à registre de décalage de sortie à cet endroit, le nombre d'électrodes d'un dernier étage étant égal à la moitié du nombre de l'autre dernier étage. L'invention sera expliquée à titre d'exemple à l'aide du dessin sur lequel La figure 1 représente de façon synoptique un circuit qui fait partie d'un récepteur de télévision en couleurs conforme à l'invention, La figure 2 donne un aperçu d'une réalisation possible d'un circuit intégré avec quelques uns des composants représentés sur la figure 1, La figure 3 représente de façon synoptique une autre réalisation que la figure 1, La figure 4 représente une réalisation possible d'un circuit intégré, et La figure 5 représente de façon synoptique une autre réalisation que la figure 1. Sur la figure 1, A désigne un registre à décalage d'entrée du genre entrée série, sortie parallèle. L'entrée de signal du registre à décalage A est couplée à l'entrée de circuit à laquelle est amené un signal multiplexé dans le temps appelé Y/U/V. L'entrée du signal Y/U/V se présente dans un récepteur de télévision en couleurs qui convient à un système de télévision en couleurs fonctionnant par transmission ou stockage du signal multiplexé dans le temps Y/U/V. Y représente PHN 11.317 8 l'information concernant la luminance et U et V représentent deux informations concernant la chrominance. On admet que l'information de luminance Y se produit comme une première information dans une succession interrompue, ce qui est désigné dans des premières durées de temps T1, comme sur la figure 1 par YT1. Les premières informations Y sont séparées par une autre succession d'une deuxième information (Ul) et d'une troisième information (V) concernant la chrominance se produisant dans des deuxième durées de temps (T2) respectivement des troisième durées de temps (T3), ce qui est désigné, sur la figure 1, par UT2 et VT3. L'ordre de succession dans le signal multiplexé dans le temps Y/U/V peut être arbitraire. A titre d'exemple, on mentionne un cycle U, Y, V, Y sur deux périodes de ligne. Les informations de luminance Y appartiennent à deux lignes de télévision successives. Les informations de chrominance U et V appartiennent alors comme signaux chromatiques différentiels à l'une de ces deux lignes de télévision ou bien, l'une appartient à une ligne et l'autre à l'autre. A part cela, dans le récepteur, il n'est pas nécessaire de répéter une fois les informations de chrominance U et V. Les informations de chrominance U et V se présentent d'une façon comprimée dans le temps pour le signal multiplexé dans le temps Y/U/V. Pour l'information de luminance Y il s'applique que celle-ci peut se présenter d'une façon comprimée ou non. Ledit rapport décrit des systèmes de télévision dans lesquels l'information de luminance Y se présente toujours de façon comprimée dans le temps dans le signal multiplexé dans le temps Y/U/V. La demande de brevet français 8.404.101 décrit un système de télévision, dans lequel l'information de luminance Y ne se présente (pratiquement) pas d'une façon comprimée dans le temps dans le signal multiplexé dans le temps Y/U/V, qui comprend en outre les informations de chrominance comprimées U et V. Comme cycle, on a mentionné U, V, Y. De plus, il faut une répétition d'information pour les informations de chrominance U et V. D'une façon indépendante de la réalisation spécifique du récepteur de télévision en couleurs, la nécessité d'une répétition de l'information de chrominance s'impose toujours. Le récepteur de télévision en couleurs peut être réalisé comme récepteur- PHN 11.317 9 reproducteur muni d'un écran de reproduction ou comme récepteur- émetteur. Le récepteur-émetteur peut faire partie, comme dispositif de transcodage, d'un système d'antenne central par exemple. Sur la figure 1, près de l'entrée du circuit au signal Y/U/V est indiqué que l'information de luminance Y est traitée ailleurs dans le récepteur de télévision en couleurs. Ce genre de traitement se passe de commentaires, du fait que celui-ci n'importe pas pour la présente invention. Ce qui est d'importance c'est qu'en fin de compte, il se forme trois signaux simultanés, qui correspondent aux premières informations concernant la luminance et les deuxième, respectivement troisième informations concernant la chrominance et les troisième, respectivement deuxième informations répétées concernant la chrominance. Les deuxième et troisième informations, répétées ou non, concernant la chrominance doivent être dilatées de façon que celles-ci se produisent dans les (première ou quatrième) durées de temps pendant lesquelles se produisent également les premières informations concernant la luminance ou bien, pendant les mêmes durées de balayage de ligne de télévision. Dans le cas des première ou quatrième durées de temps, l'information de luminance Y est présente de façon non comprimée, respectivement comprimée, dans le signal multiplexé dans le temps Y/U/V. Sur la figure 1, U, U' indiquent les deuxièmes informations de chrominance rendues simultanées, directes et répétées. Une autre possibilité, qui est représentée en lignes interrompues, consiste à délivrer les troisièmes informations de chrominance directes et répétées rendues simultanées V, V'.La formation de U, U' ou de V, V' est en fonction des durées de temps T2 ou T3, qui sont inscrites dans le registre à décalage d'entrée A. Selon la figure 1, l'inscription s'effectue sous commande d'impulsions d'horloge à fréquence FCPO, comme indiqué à une entrée d'impulsion d'horloge du registre A. Les impulsions d'horloge présentant la fréquence d'impulsion d'horloge FCPO proviennent d'une source d'impulsions d'horloge non représentée sur le dessin, qui peut fournir d'autres impulsions d'horloge à d'autres fréquences. La formation des impulsions d'horloge à fréquence FCPO pendant les - 22579398 PHN 11.317 10 durées de temps T2 ou T3 détermine si, en fin de compte, l'information U, U' ou V,V, se produit à la sortie du circuit. Pour l'explication du fonctionnement du circuit selon la figure 1, qui est réalisé entre l'entrée à signal multiplexé dans le temps Y/U/V et l'entrée aux signaux U, U, ou V, V, avec un circuit d'échantillonnage, d'expansion et de répétition de signal, il s'applique ce qui suit. Le registre à décalage d'entrée A est représenté et présente un nombre de (2m+1) étages de registre AO, A1, A2, A3, A4...A2mi, A2m. Le premier étage Ao couplé à l'entrée au signal Y/U/V fonctionne comme circuit d'échantillonnage, les impulsions d'horloge à fréquence FCPO fonctionnant comme impulsions d'horloge d'échantillonnage. Les étages de registre suivants sont munis de sorties parallèles, qui sont couplées successivement, à tour de rôle A1, A3,...A2m-1; A2, A4.. A2m) par l'intermédiaire d'un premier circuit d'enclenchement et de déclenchement, respectivement d'un deuxième circuit d'enclenchement et de déclenchement B1, B2, respectivement à des entrées parallèles d'un premier registre à décalage de sortie, respectivement deuxième registre à décalage de sortie C1, C2 respectivement. Les registres C1, C2 sont munis d'étages de registre CI11, C12...C1m respectivement C21, C22...C21. Il s'avère que le nombre de (2m+1) étages de registre du registre à décalage d'entrée A est égal à plus ou moins deux fois le nombre de m étages de registre des registres A décalage de sortie C1 et C2. Les registres à décalage de sortie C1 et C2 sont du genre entrée- parallèle, sortie-série. Dans les registres C1 et C2, l'inscription s'effectue à partir du registre A, par l'intermédiaire des circuits d'enclenchement et de déclenchement respectifs BI et B2, notamment pendant une durée de suppression de ligne de télévision THB, qui suit les deuxième respectivement troisième durées de temps UT2 ou VT3, pendant lesquelles l'information est inscrite dans le registre A. Sur la figure 1, la durée THB est indiquée à une entrée de circuit pour le circuit d'enclenchement et de déclenchement commun (B1, B2). Après la durée THB, le circuit (B1, B2) est mis hors service et les registres PHN 11.317 11 à décalage de sortie Cl et C2 peuvent être commandés à tour de rôle pour la lecture pendant des durées de balayage de ligne de télévision THS. Sur la figure 1, une entrée d'impulsion d'horloge du registre C1, C2 respectivement est représentée de façon accouplée à la sortie respective d'un circuit de commutation désigné par D. Le circuit de commutation D présente une sortie de commutation o une première durée de balayage de ligne est désignée par THS1. A une autre sortie de commutation, une deuxième durée de balayage de ligne suivante est désignée par THS2, sortie qui est couplée, par l'intermédiaire d'un circuit inverseur de phase (-) désigné par E, à l'entrée d'impulsion d'horloge du registre C2. Le circuit de commutation D présente une entrée de commutation, qui reçoit un signal de commutation y indiqué à fréquence moitié de la fréquence de ligne (1/2 FH) à partir d'une source non représentée sur le dessin, de sorte que, lors des durées indiquées THSI et THS2, les sorties sont connectées alternativement à une entrée de signal. Cette entrée de signal du circuit de commutation D reçoit des impulsions d'horloge à fréquence d'impulsion d'horloge indiquée FCP1. Sous commande des impulsions d'horloge à fréquence FCP1, lors des premières durées de balayage de ligne THS1, le registre à décalage de sortie C1 délivre l'information de chrominance expansée U (ou V) à une entrée d'un circuit de passage désigné par G. A une autre entrée du circuit G, lors des deuxièmes durées de balayage de ligne suivantes, THS2, le registre de sortie C2 délivre l'information de chrominance expansée U' (ou V'). Le contenu de l'information de chrominance (U' ou V') est égale, abstraction faite d'un décalage d'un étage de registre du registre à décalage d'entrée A, à celui de l'information de chrominance U (ou V). Le circuit G délivre à tour de rôle les informations U et U' (ou V et V') à une entrée d'un circuit amplificateur K, dont une sortie est connectée à la sortie de commutation à laquelle se présente l'information expansée U, U' (ou V, V'). Le degré de l'expansion est égal à la moitié du rapport entre les fréquences d'impulsion d'horloge FCPO et FCP1. La moitié du facteur résulte de la répartition de signal sur les deux registres à décalage de sortie PHN 11.317 12 C1 et C2. Lors de l'enregistrement et de la lecture des registres à décalage A, C1 et C2, les paquets de charge correspondant à l'information de chrominance sont envoyés davantage. Lors de la durée de suppression de ligne THB, qui suit la durée de temps UT2 ou VT3, les registres C1 et C2 sont censés avoir la même position. Puis, les paquets de charge sont envoyés alternativement au circuit de passage G. De la figure 1, il ressort qu'un circuit d'échantillonnage, d'expansion et de répétition de signal (A, B, C, D, E, G, K) délivre les informations U, U' ou V, V' sans nécessiter un dispositif à retard pour la répétition (U' ou V'). La structure pratiquement identique de deux unités (A, B1, Cl) et (A, B2, C2) offre un même traitement de signal pour l'information de chrominance, ce qui permet d'obtenir une uniformité optimale de deux signaux de sortie successifs. De la figure 1, il ressort que les contenus des registres à décalage de sortie C1 et C2 présentent un décalage d'un étage de registre du registre à décalage d'entrée A. Pour qu'au besoin, le signal de sortie (répété) provenant du registre C2, se produise exactement une période de ligne après le signal provenant du registre C1, il faut que les impulsions d'horloge aux registres C1 et C2 se produisent en opposition de phase. Sur la figure 1, cela est atteint par l'application du circuit inverseur de phase E. Comme autre solution, on mentionne l'application d'un dispositif à retard de signal dont le retard est égal à la moitié d'une période d'impulsion d'horloge (1/2FCP). La figure 2 montre un aperçu d'une réalisation possible d'un circuit intégré présentant quelques uns des composants représentés sur la figure 1. Les composants, qui sont déjà indiqués sur la figure 1, sont désignés par les mêmes références ou des références adaptées sur la figure 2. Le circuit intégré selon la figure 2 est réalisé à titre d'exemple comme un dispositif à couplage chargé. Dans un substrat du type de conductivité p sont formés trois canaux parallèles de type n. La figure 2, représente un canal central et deux canaux extrêmes, qui appartiennent aux registres respectivement A', C1 et PHN 11.317 13 C2'. Au registre A' sont indiqués les premier et deuxième étages de registre A1 et A2. Au registre C1 sont indiqués les premier et dernier étages C11 et C1m. Au registre C2' sont indiqués les premier et dernier étages C21 et C2'm. Entre les trois canaux sont représentées des régions séparées de type p. Le canal central est séparé des deux canaux extrêmes par les régions interrompues de type p, les interruptions étant décalées vers un canal extrême et vers l'autre canal extrême sur la moitié d'une longueur de région. Les canaux extrêmes sont réunis à (G) à l'extrémité du canal central fermée dans le substrat. Sur le substrat présentant les canaux de type n et les régions de type p sont prévus des systèmes d'électrodes électriques isolés. Les registres A', C1 et C2' sont réaliséschacun avec un système d'électrodes à quatre phases, qui est désigné par 1, 2, 3 et 4. Les systèmes d'électrodes peuvent être prévus dans une structure monocouche ou multicouches sur et dans la couche isolante. Pour la simplicité, les électrodes sont représentées de façon à se raccorder les unes aux autres, mais celles-ci sont isolées les unes des autres, le tout de façon que par système soient présentes quatre électrodes en forme de came. Sur la figure 2, deux bandes conductrices sont désignées par B1 et B2 d'une façon partiellement hachurée. Les bandes B1 et B2 s'étendent sur les régions de type p et les interruptions interjacentes. Sous commande de tensions amenées aux bandes B1 et B2, ces interruptions fonctionnent comme les commutateurs, représentés sur la figure 1, du circuit d'enclenchement et de déclenchement (B1, B2). Les deux bandes d'électrodes B1 et B2 constituent, de concert avec les régions interrompues de type p, le circuit d'enclenchement et de déclenchement (B1, B2). A l'entrée de circuit avec le signal U/V est représentée une région de type n+ constituant un contact d'entrée. Du côté opposé du circuit intégré est représentée une première région de type n+ pour la connexion à une tension d'alimentation. De plus, une deuxième région de type n+, qui en est séparée par l'intermédiaire d'une électrode-porte de rétablissement, est représentée et présente une connexion à un transistor " 257939E PHN 11.317 14 fonctionnant avec une électrode porte isolée, qui fait partie du circuit amplificateur K. L'électrode d'évacuation du transistor K est connectée à la sortie à laquelle se présente le signal U, U' ou V, V'. La simplicité de la réalisation représentée sur la figure 2 du circuit intégré présentant essentiellement les registres A, C1, C2', le circuit de commutation (B1, B2) et le circuit de passage G se traduit par un traitement de signal aussi uniforme que possible pour les deux informations de chrominance U, U', respectivement V, V' ce qui est avantageux. Il y a lieu de noter que l'électrode appartenant au circuit G présente une propre amenée de tension, de sorte que, lors des durées de balayage de ligne THS1 respectivement THS2, les paquets de charge ne sont transmis qu'à partir du registre Cl, C2' respectivement. De plus, la figure 2 montre que le dernier étage C2'm s'écarte du registre C2' du dernier étage C1m du registre C1. En munissant, de la façon représentée sur le dessin, l'étage C2' de la moitié du nombre d'électrodes, on atteint automatiquement une transmission en opposition de phase au circuit de passage G, ce qui permet de se passer du circuit E réalisé comme circuit inverseur de phase ou comme dispositif à retard, dont le retard est égal à la moitié d'une période d'impulsion d'horloge. Rien que par la structure du circuit, la lecture s'effectue en opposition de phase au registre à décalage de sortie C1 et C2'. Pour une réalisation plus détaillée que celle donnée sur la figure 2, il y a lieu de se référer, en ce qui concerne les détails, aux brevets des Etats-Unis d'Amérique No 3 965 481 et 4 207 477. La figure 3 montre de façon synoptique une autre réalisation que celle de la figure 1. Les composants déjà mentionnés sur la figure 1 sont désignés par les mêmes références ou par des références adaptées. C'est ainsi que le registre à décalage d'entrée A y est représenté de façon non changée, mais par contre, on a prévu quatre registres à décalage de sortie UC1, UC2, VC1 et VC2. Les quatre registres à décalage de sortie sont couplés comme deux fois lesdits premier PHN 11.317 15 (C1) et deuxième (C2) registres à décalage de sortie à une première respectivement deuxième sortie de circuit à signal U, U', U, respectivement V', V, V,. Un couplage ou respectivement l'autre couplage comprend le circuit de passage UGou respectivement VG et le circuit amplificateur UK ou respectivement VK.UB1 et UB2 désignent des circuits d'enclenchement et de déclenchement, qui sont enclenchés pendant des durées de suppression de ligne THB1. VBI et VB2 sont des circuits d'enclenchement et de déclenchement qui sont enclenchés pendant des durées de suppression de ligne THB2. La sortie à durée de temps THS1 du circuit de commutation D est couplée de façon directe au registre UC1, mais par l'intermédiaire d'un circuit inverseur de phase VE au registre VC2. La sortie à durée de temps THS2 est couplée de façon directe au registre VC1 et par l'intermédiaire du circuit inverseur de phase UE au registre UC2. Les circuits UE et VE peuvent être remplacés par des dispositifs à retard dont le retard est égal à la moitié d'une période d'impulsion d'horloge. Pour l'explication du fonctionnement du circuit selon la figure 3, il s'applique ce qui suit, ce à quoi on part de l'amenée d'un signal multiplexé dans le temps Y/U/V à cycle U, Y, V, Y sur deux périodes de ligne à durées de temps UT2, YT1, VT3, YT1. Lors de la durée de temps UT2, l'information de chrominance U est décrite sous forme de paquets de charge dans le registre à décalage d'entrée A sous commande des impulsions d'horloge à fréquence FCPO. Lors de la première durée de suppression de ligne suivante THB1, cette information est transmise par l'intermédiaire du circuit (UB1, UB2) aux registres à décalage de sortie UC1 et UC2. Selon la réalisation représentée sur la figure 3, l'information destinée au registre UC2 peut être transmise par, l'intermédiaire du registre UC1 ou par l'extérieur. Lors de la première durée de balayage de ligne suivante THS1, le registre UC1 présentant l'information U est lu vers la sortie de circuit (U, U', U) et lors de la deuxième durée de balayage de ligne suivante THS2, le registre UC2 présentant l'information U'. Le même traitement d'information se présente d'une façon décalée d'une période de ligne dans les registres à décalage de sortie VC1 (information V, durée de temps PHN 11.317 16 THS2) et VC2 (information V', durée de temps THS1), après que ceux-ci sont remplis à partir du registre A pendant la durée de suppression de ligne THB2, qui suit la durée d'information VT3. La figure 3 montre que dans le cas d'une succession de signal U, U', U dans le cas d'une sortie de circuit, l'autre sortie de circuit présente la succession de signal V', V, VI. La figure 4 représente une forme de réalisation d'un circuit intégré qui peut être actif selon le circuit de la figure 3. Pour la description de la structure de la région du circuit selon la figure 4, il y a lieu de se référer à la description de la figure 2. La figure 4 montre cinq anneaux parallèles du type de semiconducteur n. Le canal central (A') est séparé des deux canaux voisins (UC1, VC1) par la région interrompue de type p. Les interruptions se trouvent les unes en face de l'autre. Ledit canal voisin (UC1, VC1) est séparé d'un canal extrême (UC2', respectivement VC2') par d'autres régions interrompues de type p, le nombre d'autres interruptions étant égal à la moitié du nombre d'interruptions situées de l'autre côté. Le canal extrême (UC2' ou VC2') et le canal voisin (UC1 ou VC1) sont réunis à une extrémité (G). Sur la figure 4, cinq systèmes d'électrodes séparés isolés du substrat sont présents au- dessus des canaux respectifs. Des deux côtés des canaux voisins (UC1 et VC1) des bandes d'électrodes UB1 et UB2 respectivement VB1 et VB2 sont présentes au-dessus des régions de type p et appartiennent, ensemble avec les régions de type p, à l'un des circuits d'enclenchement et de déclenchement (UB1, UB2) et (VB1, VB2). A partir du registre A', les registres UC1 plus UC2, et VC1 plus VC2' sont remplis à tour de rôle d'information. Selon la figure 4, l'information au registre UC2' respectivement VC2' est transmise par le registre UC1 respectivement VCi à l'aide du circuit d'enclenchement et de déclenchement (UB1, UB2) respectivement (VB1, VB2). Pour une réalisation plus détaillée, il y a lieu de se référer au brevet des Etats-Unis d'Amérique No 4 131 950. La figure 5 représente une autre forme de réalisation que celle représentée sur la figure 1. Les composants déjà indiqués sur la figure 4 sont désignés par les mêmes références ou par des références adaptés. Au lieu du seul PHN 11.317 17 registre à décalage d'entrée A de la figure 1, un premier registre à décalage d'entrée A1 et un deuxième registre à décalage d'entrée A2 respectivement sont présents selon la figure 5. Les registres à décalage d'entrée et de sortie A1, A2 respectivement C1, C2 sont tous munis d'un nombre de m étages de registre. De la façon décrite pour la figure 1 pour les unités (A, B1, Cl) et (A, B2, C2),,l'unité (A1, B1, C1) fournit l'information U (ou V) et l'unité (A2, B2, C2) l'information U, (ou V'). L'amenée des informations de chrominance en question aux registres A1 et A2 s'effectue par l'intermédiaire d'un circuit d'échantillonnage séparé AO et d'un circuit de commutation L. Au circuit A0 sont amenées des impulsions d'horloge d'échantillonnage à fréquence d'impulsion d'horloge FCPO. Les impulsions d'horloge à fréquence FCPO sont amenées par l'intermédiaire d'un diviseur de fréquence Q à un facteur de division par deux (F:2) à une entrée de commutation du circuit de commutation L. Les impulsions d'horloge à fréquence 1FCPO sont amenées du reste de façon directe à une entrée d'impulsion d'horloge du circuit à décalage d'entrée A1 et sont amenées, par l'intermédiaire d'un circuit inverseur de phase R, à une entrée d'impulsion d'horloge du circuit à décalage d'entrée A2. Au lieu du circuit inverseur de phase R, on peut utiliser un dispositif à retard présentant un retard égal à une période d'impulsion d'horloge 1/FCPO. Lors du transport d'information de chrominance pendant la durée de temps UT2 ou VT3, celle-ci est enregistrée d'une façon divisée sur les deux registres à décalage d'entrée A1 et A2 sous forme de paquets de charge. Les registres A1 et A2, qui fonctionnent en opposition de phase, sont commandés par des impulsions d'horloge à fréquence IFCPO, ce qui peut être avantageux par rapport à la double fréquence d'impulsion d'horloge FCPO au registre à décalage d'entrée simple A de la figure 1. Le degré de l'expansion de signal est, ici aussi, égal à un facteur FCPO divisé par FCP1. Comme le circuit selon la figure 3 montre une expansion possible du circuit selon la figure 1, la même expansion peut être effectuée dans le circuit selon la figure 5. Au lieu de l'application du circuit de commutation L PHN 11.317 18 pour la répartition d'information, on peut songer à un étage d'entrée commun pour les registres A1 et A2, dans lesquels l'information de chrominance se présentant comme paquet de charge est divisée en deux paquets de charge égaux qui, en synchronisme, sont transmis à les registres A1 et A2. Un circuit intégré convenant au circuit selon la figure 5 peut être réalisé de façon simple par division du registre à décalage d'entrée A,, dans la réalisation donnée sur la figure 2, en deux registres à décalage d'entrée séparés. On peut songer à l'application d'une région continue de type p au centre, dans la direction longitudinale du canal central de type n. La même modification peut être appliquée au circuit intégré représenté sur la figure 4, de sorte que l'extension donnée sur la figure 3 peut également être effectuée sur la figure 5. Pour toutes les réalisations du circuit intégré, il s'applique qu'au moins trois canaux parallèles de type n sont présents dans le substrat du circuit du type p, un canal intérieur étant séparé d'un canal extrême voisin par des régions interrompues de type p. D'une façon isolée du substrat, des systèmes d'électrodes séparés sont prévus au-dessus des canaux appartenant aux reoistres à décalage d'entrée A', A1, A2 respectivement ou bien, aux registres à décalage de sortie C1 et C2,UC1 et UC2, respectivement VCl et VC2,. Au-dessus desdites régions dans le substrat et de façon à en être isolée est prévue la bande d'électrode, cette bande et ces régions appartenant au circuit d'enclenchement et de déclenchement (B1, B2), (UB1, UB2) respectivement (VB1, VB2). PHN 11.317 19 REVENDICATIONS: 1. Récepteur de télévision en couleurs, muni d'un circuit de télévision pour la conversion d'un signal multiplexé dans le temps en signaux simultanés, signal multiplexé dans le temps qui présente une succession interrompue d'une première information concernant la luminance se produisant dans des premières durées de temps, premières informations qui sont séparées par une autre succession de deuxième et troisième informations concernant la chrominance, qui se produisent dans des deuxième respectivement troisième durées de temps et les signaux simultanés correspondant aux premières informations, aux deuxième respectivement troisième informations et aux troisième respectivement deuxième informations répétées, ces deuxième et troisième informations, répétées ou non, étant dilatées dans le temps, de sorte que celles-ci se produisent dans les signaux simultanés pendant les mêmes première respectivement quatrième durées de temps que les premières informations, ces durées de temps correspondant aux durées de balayage de ligne de télévision, circuit de télévision présentant à cet effet, entre une entrée et une sortie des circuits d'échantillonnage, d'expansion et de répétition de signal pour les deuxième et troisième informations concernant la chrominance, ces circuits étant munis de registres à décalage présentant des vitesses de lecture respectivement d'enregistrement différentes sous commande d'impulsions d'horloge à des fréquences d'impulsion d'horloge différentes, caractérisé en ce que dans le circuit d'échantillonnage, d'expansion et de répétition de signal, l'entrée du circuit de télévision est couplée à une entrée de signal d'au moins un registre à décalage du genre entrée-série, sortie-parallèle (A, A1 ou A2)et en ce cue la sortie respective du circuit de télévision présentant les deuxième respectivement troisième informations, répétées ou non, concernant la chrominance, est couplée à des sorties de signal PHN 11.317 20 respectives d'un premier registre à décalage de sortie (Cl, UC1, VC1) et d'un deuxième registre à décalage de sortie (C2, UC2, VC2) du genre entrée-parallèle, sortie-série, les sorties parallèles du registre à décalage d'entrée étant couplées, par l'intermédiaire d'un circuit d'enclenchement et de déclenchement (Bl, B2; UB1, UB2; VB1, VB2) présentant des entrées parallèles des premier, respectivement deuxième registres à décalage de sortie, ce circuit d'enclenchement et de déclenchement étant enclenché périodiquement avant qu'il ne se produise les première respectivement quatrième durées de temps, pendant des durées de suppression de ligne de télévision, et étant déclenché pendant les première, respectivement quatrième durées de temps, qui correspondent aux durées de balayage de ligne de télévision, et les premier et deuxième registres à décalage de sortie délivrant par durée de balayage de ligne respective, les deuxième respectivement troisième informations et les deuxième, respectivement troisième informations à la sortie de circuit respective. 2. Récepteur de télévision en couleurs selon la revendication 1, caractérisé en ce que le circuit d'échantillonnage, d'expansion et de répétition de signal est muni d'un seul registre à décalage d'entrée (A) présentant plusieurs étages de registre, dont le nombre est égal à plus ou moins deux fois le nombre d'étages de registre des registres à décalage de sortie (Cl, C2;UC1, UC2; VC1, VC2) les sorties parallèles du registre à décalage d'entrée étant couplées successivement, à tour de rôle, aux entrées parallèles des premier, respectivement deuxième registres à décalage de sortie. 3. Récepteur de télévision selon la revendication 1, caractérisé en ce que le circuit d'échantillonnage, d'expansion et de répétition de signal est muni d'un premier registre à décalage d'entrée (A1) et d'un deuxième registre à décalage d'entrée (A2) présentant chacun plusieurs étages de registre, dont le nombre est plus ou moins égal au nombre d'étages de registre des registres à décalage de sortie (Cl, C2), les sorties parallèles du premier registre à décalage PHN 11.317 21 d'entrée, respectivement du deuxième registre à décalage d'entrée étant couplées aux entrées parallèles des premier respectivement deuxième registres à décalage de sortie. 4. Récepteur de télévision selon la revendication 3, caractérisé en ce que la fréquence d'impulsion d'horloge dans le circuit d'échantillonnage (AO) dont la sortie est couplée, par l'intermédiaire d'un circuit de commutation (L) à l'entrée (A1, A2) de signal respective des premier et deuxième registres à décalage d'entrée (A1, A2) est deux fois plus élevée que la fréquence d'impulsion d'horloge dans ces registres à décalage d'entrée et le circuit de commutation. 5. Récepteur de télévision selon l'une des revendications précédentes, caractérisé en ce que la lecture dans les premier et deuxième registres à décalage de sortie (Cl, C2; Cl,C2') se produit en opposition de phase. 6. Récepteur de télévision selon l'une des revendications précédentes, caractérisé en ce que le circuit d'échantillonnage, d'expansion et de répétition de signal est muni de quatre registres à décalage de sortie (UC1, UC2, VC1, VC2), qui sont couplés, comme deux fois lesdits premier et deuxième registres à décalage de sortie (C1, C2) à une première, respectivement deuxième sortie du circuit de télévision, les circuits d'enclenchement et de déclenchement (UB1, UB2; VB1, VB2) correspondant à une paire, respectivement l'autre paire des premier et deuxième registres à décalage de sortie (UCI, UC2; VC1, VC2) fonctionnant à tour de rôle pendant les première et deuxième durées de suppression de ligne. 7. Circuit intégré convenant à un récepteur de télévision en couleur selon l'une des revendications précédentes, caractérisé en ce que dans un substrat de circuit d'un premier genre de semiconducteur sont présents au moins trois canaux parallèles (A', C1, C2'; A', UC1, UC2'; A', VC1, VC2') d'un autre genre de semiconducteur, un canal intérieur étant séparé du canal extérieur le plus proche par des régions interrompues d'un premier genre de semiconducteur, des systèmes d'électrodes séparés étant présents de façon isolée du substrat, au-dessus des canaux correspondant au PHN 11.317 22 registre à décalage d'entrée, respectivement de sortie, une bande d'électrodes (B1, B2; UB1, UB2; VB1, VB2) se trouvant au- dessus desdites régions dans le substrat et de façon à en être isolée, cette bande et ces régions correspondant au circuit d'enclenchement et de déclenchement. 8. Circuit intégré selon la revendication 7 et convenant à un récepteur de télévision selon la revendication 1 ou 2, caractérisé en ce que dans le substrat de circuit du premier genre de semiconducteur sont présents trois canaux parallèles (A', Cl, C2') de l'autre genre de semiconducteur, le canal central (A') étant séparé des deux canaux extrêmes (Cl, C2') par des régions interrompues du premier genre de semiconducteur, interruptions qui sont décalées vers un canal extrême et vers l'autre canal extrême sur la moitié d'une longueur de région, les canaux extrêmes étant réunis (G) à une extrémité du canal central fermée dans le substrat, alors que trois systèmes d'électrodes séparés sont présents d'une façon isolée du substrat, au-dessus du canal central et des deux canaux extrêmes appartenant au registre à décalage d'entrée et aux deux registres à décalage de sortie,et alors que des deux côtés du canal central, au-dessus desdites régions dans le substrat et de façon à en être isolées sont-prévues deux bandes d'électrodes (B1, B2) qui, ensemble avec les régions, appartiennent au circuit d'enclenchement et de déclenchement. 9. Circuit intégré selon la revendication 7 et convenant à un récepteur de télévision selon la revendication 6 en dépendance de la revendication 1 ou 2, caractérisé en ce que dans le substrat de circuit du premier genre de semiconducteur sont présents cinq canaux (A', UC1, VC1, UC2,, VC2,) parallèles de l'autre genre de semiconducteur, le canal central (A') étant séparé des deux canaux voisins (UC1, VC1) par des régions interrompues du premier genre de semiconducteur, interruptions qui se situent l'une en face de l'autre, l'un desdits canaux voisins étant séparés d'un canal extrême (UC2'; VC2') par des régions interrompues du premier genre de semiconducteur, interruptions qui sont présentes entre le canal extrême et le canal voisin avec la moitié du nombre d'interruptions entre le canal central et le canal PHN 11.317 23 voisin, un canal extrême et le canal voisin étant réunis (G) à une extrémité, alors que cinq systèmes d'électrodes séparés sont présents, d'une façon isolée du substrat, au- dessus du canal central et des deux canaux voisins et des deux canaux extrêmes appartenant respectivement au registre à décalage d'entrée et au quatre registres à décalage de sortie, et alors que des deux côtés des canaux voisins, au-dessus desdites régions dans le substrat et de façon à en être isolées sont prévues deux bandes d'électrodes (UB1, UB2; VB1, VB2) qui appartiennent, ensemble avec les régions, à,l'un des circuits d'enclenchement et de déclenchement. 10. Circuit intégré selon la revendication 8 ou 9 et convenant à un récepteur de télévision selon la revendication 5, caractérisé en ce que les canaux réunis présentent un dernier étage à registre de décalage de sortie (G) à cet endroit, le nombre d'électrodes d'un dernier étage (C2,m) étant égal à la moitié du nombre de l'autre dernier étage (Clm)