FR 2581809 A1 19861114 FR 8507123 A 19850510 "AMPLIFICATEUR POUR HAUTES FREQUENCES". La présente invention a pour objet un amplificateur pour hautes fréquences du type comportant plusieurs étages différen- tiels en cascade à couplage direct. Les amplificateurs connus de ce type, utilisables notam- ment comme amplificateurs d'entrée d'un diviseur de fréquence, présentent un gain élevé, de l'ordre de 20 à 30 par- exemple, dans la partie moyenne de la gamme de ses fréquences utiles, mais ceci s'accompagne d'une bande passante réduite vers les plus hautes fréquences, pour lesquelles sa courbe de réponse présente une pente négative relativement élevée(-18 à 24 dB/oc- tave). En effet, il est difficile avec de tels amplificateurs, d'obtenir des gains supérieurs à l'unité à la fréquence maximale d'utilisation de l'amplificateur dans le cas o celle-ci, par exemple de l'ordre du GHz, se rapproche sensiblement de la fré- quence de coupure intrinsèque des transistors utilisés, par exemple lorsqu'elle atteint le cinquième ou éventuellement le tiers de cette fréquence de coupure. Il est par contre possible d'obtenir une bande passante étendue avec un amplificateur à un seul étage, mais le gain dans la partie moyenne de la bande pas- sante est alors limité, à une valeur de l'ordre de 4 ou 5 par exemple. Si d'autre part, on associe en cascade deux étages de mê- me type, l'amplificateur ainsi réalisé voit son gain devenir in- férieur à 1 à une fréquence inférieure à celle pour laquelle un étage en tant que tel a son gain égal à 1. Ceci est dO au fait que l'impédance d'entrée de l'étage utilisé en sortie de l'am- plificateur induit une atténuation supplémentaire de l'étage utilisé en entrée. Autrement dit, l'étage d'entrée, du fait de son couplage à l'étage de sortie a une bande passante moins étendue vers les fréquences élevées. L'invention se propose de remédier à ces inconvénients et concerne à cet effet un amplificateur pour hautes fréquences comportant deux étages différentiels en cascade, à savoir un -2- étage d'entrée et un étage de sortie, et présentant un gain qui peut être rendu supérieur à 1 pour une fréquence maximale d'uti- lisation de l'amplificateur, par exemple 1 GHz, qui se rapproche sensiblement de la fréquence de coupure intrinsèque des transis- tors utilisés, tout en présentant un gain élevé à des fréquences situées dans la partie moyenne de la gamme de ses fréquences utiles. L'idée de base de l'invention consiste à assigner à cha- cun des deux étages, dont chacun présente de préférence un gain supérieur ou égal à 1 dans la gamme des fréquences utiles de l'amplificateur, les fonctions suivantes: - l'étage d'entrée est un amplificateur résonnant, capable d'am- plifier des signaux faibles et présentant un gain important à des fréquences situées dans la partie moyenne de la gamme de ses fréquences utiles ainsi qu'un gain maximal nettement supérieur à des fréquences situées dans le haut de la gamme de ses fré- quences utiles, cette valeur plus élevée du gain maximal lui permettant de conserver une valeur de gain au moins égale à 1 à des fréquences élevées en dépit de la pente négative importante qu'il présente en raison de son couplage avec l'étage de sortie. - l'étage de sortie est un amplificateur à "avance de phase" ca- pable de travailler avec de forts signaux et d'apporter un gain important à des fréquences situées dans la partie moyenne dé la gamme de ses fréquences utiles, et présentant une pente négative plus faible d'environ -6dB/octave aux fréquences élevées. Dans ce but, les étages de l'amplificateur selon l'inven- tion sont réalisés de la manière suivante: - l'étage d'entrée comprend un premier et un deuxième transis- tors dont les émetteurs, couplés entre eux, sont connectés à une première source de courant, dont les bases reçoivent des signaux d'entrée, et dont les collecteurs sont connectés respectivement aux émetteurs d'un troisième et d'un quatrième transistors dont les collecteurs sont reliés chacun à une source de tension d'a- limentation respectivement par une première et une deuxième ré- sistance de polarisation, les bases du troisième et du quatrième transistors étant connectées respectivement aux collecteurs du -3quatrième et du troisième transistor; - l'étage de sortie comprend un cinquième et un sixième transis- tors dont les bases sont connectées respectivement aux collec- teurs du premier et du deuxième transistors, dont les collec- teurs sont reliés chacun à ladite source de tension d'alimenta- tion respectivement par une troisième et une quatrième résistan- ce de polarisation et dont les émetteurs sont reliés entre eux par un premier condensateur en parallèle avec un premier pont diviseur résistif dont le point milieu est connecté à une deuxième source de courant; - les éléments du premier pont diviseur résistif, le premier condensateur et les résistances de polarisation sont choisis de manière telle que l'amplificateur ait globalement un gain supé- rieur à i dans sa gamme de fréquences d'utilisation. Selon une variante, les collecteurs des cinquième et sixième transistors sont chacun reliés à la base d'un transistor de sortie monté en émetteur suiveur. Afin de limiter l'amplification de la composante continue des signaux d'entrée, l'amplificateur selon l'invention peut comporter un deuxième pont diviseur résistif, connecté entre le collecteur du cinquième transistor et la masse, et dont le point milieu, découplé par un deuxième condensateur, est relié à la base du premier transistor par l'intermédiaire d'une première résistance d'entrée, ainsi qu'un troisième pont diviseur résis- tif connecté entre le collecteur du sixième transistor et la masse, et dont le point milieu, découplé par un troisième con- densateur est relié à la base du deuxième transistor par l'in- termédiaire d'une deuxième résistance d'entrée. ' On notera enfin que l'étage de sortie peut travailler en régime de saturation, et donc produire en sortie des signaux écrêtés en réponse à des signaux d'entrée sinusoïdaux, et de ce fait d'assurer une fonction de mise en forme qui le rend parti- culièrement utilisable comme amplificateur d'entrée d'un divi- seur de fréquence. L'invention sera mieux comprise à la lecture de la des- cription qui va suivre, donnée à titre d'exemple non limitatif, -4 - en liaison avec les figures qui représentent: - la figure 1, un schéma de l'amplificateur selon l'invention, - la figure 2, les courbes de réponse de chacun des deux étages dans la bande de fréquence utile de l'amplificateur - la figure 3, un schéma équivalent de la boucle de limitation du gain de la composante continu du signal, - la figure 4, un schéma équivalent de l'impédance d'entrée de l'étage de sortie. - la figure 5, la courbe de réponse de l'amplificateur. Selon la figure 1, l'étage d'entrée de l'amplificateur comporte un étage différentiel à deux transistors Tl et T2 cou- plés par les émetteurs, ceux-ci étant connectés à une source de courant constituée par un transistor T5 dont l'émetteur est re- lié à la masse par une résistance R3, la base du transistor T5 recevant une tension de commande U qui fixe le courant 211 déli- vré par la source de courant. Les entrées E1 et E2 de l'amplificateur sont constituées respectivement par les bases des transistors T3 et T4. Deux transistors T3 et T4 formant le circuit résonnant de l'étage d'entrée ont leurs émetteurs reliés respectivement aux collec- teurs des transistors Tl et T2, la base du transistor T3 étant connectée au collecteur du transistor T4 et vice-versa. Les col- lecteurs des transistors T3 et T4 sont reliés à une source de tension d'alimentation à travers des résistances de polarisation respectivement R1 et R2 d'égale valeur. Cette source de tension est figurée par une alimentation +V dont le potentiel est abais- sé d'une tension émetteur-base (environ 0,8V) par un transistor T14 monté en diode dont le collecteur et la base sont à cet ef- fet connectés ensemble à l'alimentation +V, et l'émetteur à la borne commune des résistances R1 et R2. L'étage de sortie comporte un étage différentiel à deux transistors T6 et T7 dont les émetteurs sont reliés entre eux par un condensateur Cl en parallèle avec un pont résistif (R8, R9) dont le point milieu est connecté à une source de courant constituée par un transistor T8 dont l'émetteur est relié à la masse par une résistance RIO, la base du transistor T8 recevant - 5 - la tension de commande U qui fixe le courant 2I2 délivré par la source de courant. Les résistances R8 et R9 et le condensateur Cl forment un circuit d'avance de phase permettant d'améliorer le gain de l'étage de sortie dans le haut de la gamme des fréquences utiles. La base des transistors T6 et T7 reçoit les signaux de sortie de l'étage d'entrée délivrés par le collecteur respecti- vement des transistors T1 et T2. Le collecteur des transistors T6 et T7 sont reliés à une source de tension d'alimentation à travers des résistances respectivement R6 et R7. Cette source de tension se présente sous la forme d'une alimentation V dont la tension est abaissée par une résistance R5 disposée en série en- tre l'alimentation V et le point commun aux résistances R6 et R7, et qui est donc toujours parcourue par le courant 212. Les sorties de l'étage de sortie sont constituées par les collecteurs des transistors T6 et T7 et peuvent être utilisés directement. On a représentés des transistors T9 et Tlo montés en émetteur suiveur, dont le collecteur est connecté à l'alimen- tation V, la base respectivement au collecteur des transistors T6 et T7 et l'émetteur à des transistors Tll et T12 montés en diode dans le sens direct, ce qui produit globalement un décala- ge de deux tensions base-émetteur (1,6V environ). A cet effet, les transistors Tll et T12 ont leur collecteur court-circuité à leur base et connecté respectivement à l'émetteur des transis- tors Tg et Tlo. Les émetteurs des transistors Tll et T12, relié à la masse respectivement à travers des résistances R25 et R26, constituent les sorties respectivement 51 et S2 de l'amplifica- teur. La figure 2 montre l'allure des courbes de réponses de l'étage d'entrée couplé à l'étage de sortie et de l'étage de sortie dans la bande des fréquences utiles de l'amplificateur, entre une fréquence minimale Fm et une fréquence maximale FM. La courbe de réponse de l'étage d'entrée 1 couplé à l'é- tage de sortie présente dans la gamme inférieure des fréquences de l'amplificateur un gain sensiblement constant G1. Le gain de- -6- vient sous l'effet du circuit résonnant nettement plus élevé à partir d'une fréquence F1 jusqu'à une fréquence d'anti- résonan- ce F'1 correspondant à un gain maximal, au-dessus de laquelle le gain diminue à nouveau pour rejoindre une asymptote 10 de pente -12dB/octave, le gain restant supérieur ou égal à 1 (OdB) à la fréquence maximale FM. La courbe de réponse de l'étage de sortie 2 présente dans la gamme inférieure des fréquences de l'amplificateur un gain sensiblement constant G2 qui peut être voisin de G1. Le gain devient sous l'effet du circuit d'avance de phase légèrement plus élevé à partir d'une fréquence F0 jusqu'à une fréquence F'0 au dessus de laquelle le gain diminue à nouveau pour rejoindre une asymptote 20 de pente -6 dB/octave, le gain restant supé- rieur ou égal à 1 (OdB) à la fréquence maximale FM choisie. Dans la partie inférieure de la gamme utile des fréquen- ces de l'amplificateur, les deux étages ont des gains voisins (G1 G2) jusqu'à une fréquence F1 à partir de laquelle l'étage d'entrée commence à avoir un gain plus important sous l'éffet du circuit résonnant précité (zone hachurée). Du fait que l'asymp- tote 10 de la courbe 1 a une pente plus forte que celle 20 de la courbe 2, il existe une fréquence de croisement, qui peut être inférieure ou de préférence supérieure à FM. Nous allons maintenant expliquer comment il convient de choisir les paramètres du circuit pour obtenir les courbes de réponse mentionnés cidessus. A cet effet, on utilise à titre d'illustration un exemple avec Fm c 40 MHz et FM 1GHz, cor- respondant au cas d'un amplificateur d'entrée destiné à un divi- seur de fréquence utilisable dans un récepteur de télévision fonctionnant dans cette bande de fréquences. La demanderesse pense que la courbe de réponse Gl(s) de l'étage d'entrée seul, c'est-à-dire non couplé à l'étage de sor- tie peut être représentée en première approximation par la for- mule suivante: Gl(S.): Gl(1-sTl) (i+sT2)(i+sT3) -7 - avec Gl = Rll VT T1 = CBC[4R1 + Rb (1 + Gl = 21- F T2 = CBC(Rb + 4 R1) = 1. 2'iI F2 T3 = K CB - T 2F3 avec K = 4 et VT= 26 mV Il -21' F3 CBC et CBE représentent respectivement les capacités base-collecteur et base-émetteur des transistors T3 et T4. On a toujours Tl> T2. La relation T2> T3 est également toujours vérifiée car CBE 2CBC pour les transistor utili- sés en technologie intégrée et le terme VT est petit (11lmA) par rapport à Rb + 4R1 d'o: Fl L'allure de la courbe 1 de la figure 2 est donc une pro- priété caractéristique du schéma électrique de l'étage d'entrée. Pour plus de renseignements sur la modélisation des tran- sistors aux très hautes fréquences, on pourra se reporter à l'ouvrage de P.R.GRAY et R.G.MEYER "Analysis and Design of Ana- log Integrated Circuits" (ed. John Wiley and sons USA-1977). Avec un type de transistor présentant une fréquence de coupure intrinsèque fT de l'ordre de 5GHz, on a ainsi obtenu avec R1 = 1001- et Il = lmA et donc Gl=4, les valeurs suivan- tes: FI = 300 Mhz, F2 540 Mhz, F3 = 900 Mhz. On notera que le choix d'une valeur élevée pour GI a pour effet d'abaisser la valeur de F3. Le réglage optimal consiste à ajuster les différents paramètres pour que FM soit le plus grand possible (les deux étages une fois couplés). Lorsque l'étage d'entrée est couplé à l'étage de sortie, les valeurs de Tl, T2 et T3 sont légèrement modifiées et la courbe G(s) tend pour les fréquences supérieures è F3 vers une asymptote à -12 dB/octave. Dans l'exemple ci-dessus, la fréquence FM pour laquelle l'étage d'entrée a un gain de 1 est nettement supérieure à 1Ghz. -8 - Dans la partie moyenne et inférieure de la bande des fré- quences utiles, le rétro-couplage des transistors T3 et T4 est sans effet et le gain a la valeur-Gl qui se calcule comme pour un étage différentiel classique. GC = R1 Il VT L'impédance du deuxième étage telle qu'elle est vue par une sortie du premier étage est schématisée à la figure 4. Elle consiste en la résistance de base intrinsèque Rb6 du transistor T6 en série avec d'une part la résistance base-émetteur -RBE6 de T6 et la résistance R8, la capacité base-émetteur CBE6 de T6 étant aux bornes de RBE6 et un condensateur de valeur 2C1 aux bornes de R4. La courbe de réponse G'(s) du deuxième étage peut s'ex- primer par la formule: G' (s) = G2 (1 + sTo) avec TO = 2 R8Cl (1 + sT4) (1 + sT5) d'o Fo= 4 XR8 C1 et avec R6 = R7 G2 = R6 Ic - R6 VT + R8I2 R8 Par exemple pour C1 = 2,5 pF,- R6 = 360-QC-et R8 =80}-, on a G2 = 4,5 et F'o 2 400MHz. Il convient cependant de noter que le réglage de l'ampli- ficateur ne peut être optimal que si le réglage des deux étages est réalisé lorsque les deux étages sont couplés entre eux, l'é- tage de sortie étant lui-même de -préférence relié au circuit qu'il doit alimenter. En effet, l'impédance d'entrée de l'étage de sortie modifie considérablement ainsi qu'on l'a mentionné 9- plus haut, les caractéristiques hautes fréquences de l'étage d'entrée. Une bonne approximimation pour le réglage global de l'am- plificateur consiste à déterminer tout d'abord les paramètres de l'étage d'entrée en tant que tel comme indiqué ci-dessus, à choisir le gain désiré G2 de l'étage de sortie en fixant un rap- port R7 = R6 à choisir la fréquence Fo voisine de la fréquen- R9 R8 ce FI de l'étage d'entrée, et à faire varier les valeurs de R8 = R9 et de Cl en maintenant constant le rapport R_7 = RR6 et le R9 R8 produit R8C1 jusqu'à obtenir une fréquence maximale correspon- dant à un gain de 1 (OdB) ceci correspondant à une adaptation des deux étages entre eux. Selon un mode de réalisation préféré, l'amplificateur présente un circuit introduisant un couplage entre sa sortie et son entrée pour limiter le gain en continu. A cet effet, le collecteur du transistor T6 est rélié à la masse par un premier pont diviseur comportant deux résistan- ces Ri1 et R12, un condensateur C2 étant connecté aux bornes de la résistance R12, entre le point milieu du pont diviseur et la masse. Le point milieu du pont diviseur est relié à la base du transistor T1 à travers une résistance d'entrée R14. De même, le collecteur du transistor T7 est relié à la masse par un deuxième pont diviseur comportant deux résistances R21 et R22, un conden- sateur C3 étant connecté aux bornes de la résistance R22, entre le point milieu du deuxième pont diviseur et la masse. Le point milieu du pont diviseur est relié à la base du transistor T2 à travers une résistance d'entrée R24. R12, R13, C2 et C3 sont choisis de telle manière que, dans la bande utile de l'amplificateur, C2 = C3 agissent comme un court- circuit, ce qui fait qu'à ces fréquences, tout se passe comme si R14 et R24 étaient branchées entre la base respectivement de T3 et T4 et la masse. R14 et R24 déterminent donc l'impédance d'en- trée de l'étage d'entrée. On prend par exemple R14= R24= 500-O-. En dessous d'une fréquence Fm _ = 1 2- R12 C2 21 R22 C3 - 10 - on obtient une diminution du gain de l'amplificateur jusqu'à une valeur Go (voir fig. 3) égale à i + Rll= 1 + R21 R12 R22 qui est la valeur du gain obtenu pour la composante continue du signal. Pour obtenir un gain inférieur à 2, on prend Rll chargent à travers respectivement les résistances R14 et R24. Les bornes de R14 sont toutes les deux au potentiel el et celles de R24 au potentiel e2. De ce fait, le schéma équivalent est ce- lui de la figure 3, sous la forme d'un amplificateur A à deux entrées el et e2 et deux sorties sI et s2, la résistance R12 étant disposée entre el et la masse, la résistance R22 entre e2 et la masse, la résistance Rll entre s et el et la résistance R21 entre s et e2- La condition d'équilibre des courants dans chacune des branches donne la valeur du gain mentionnée ci-dessus. Par exemple, pour R1l = R21 = 5,4 k Z-, R12 = R22 = 7,4k.-, C2 = C3 = lpF, on a Fm,42MHz et Go = 1,73 pour un gain global de l'amplificateur de G = G1 G2É18, en conservant les valeurs des exemples ci-dessus. Une fonction de mise en forme des signaux peut 8tre réalisée par l'étage de sortie, par écrêtage des signaux sinusoïdaux (fonctionnement en régime de saturation). Il suffit pour cela de choisir la tension d'alimentation de l'étage de sortie, par exemple en choisissant la valeur de la résistance R5, pour que, étant donné le gain G obtenu, l'écrêtage se produise pour les signaux d'entrée E1, E2 de niveau le plus faible qui soient prévus dans les conditions d'utilisation de l'amplificateur. 258 1809 - l1 - REVENDICATIONS 1. Amplificateur pour hautes fréquences comportant plusieurs étages différentiels en cascade à couplage direct caractérisé en ce que ceux-ci sont au nombre de deux et comportent: - un étage d'entrée comprenant un premier (Tl) et un deuxième (T2) transistors dont les émetteurs, couplés entre eux, sont connectés à une première source de courant (R3, TS), dont les bases reçoivent des signaux d'entrée (El, E2) et dont les col- lecteurs sont connectés respectivement aux émetteurs d'un troi- sième (T3) et d'un quatrième (T4) transistors dont les collec- teurs sont reliés chacun à une source de tension d'alimentation (V) respectivement par une première (Rl) et une deuxième (R2) résistance de polarisation, les bases du troisième (T3) et du quatrième (T4) transistors étant connectées respectivement aux collecteurs du quatrième (T4) et du troisième transistor (T3). - un étage de sortie comprenant un cinquième (T6) et un sixième (T7) transistors dont les bases sont connectées respectivement aux collecteurs du premier (Tl)et du deuxième (T2) transistors, dont les collecteurs sont reliés chacun à ladite source de ten- sion d'alimentation respectivement par une troisième (R3) et une quatrième (R4) résistance de polarisation (R6, R7), et dont les émetteurs sont reliés entre eux par un premier condensateur (Cl) en parallèle avec un premier pont diviseur résistif (Rs, R9) dont le point milieu est connecté à une deuxième source de cou- rant (Rlo, T8). et en ce que les éléments (R8, R9) du premier pont divi- seur résistif, le premier condensateur (Cl) et les résistances de polarisation sont choisis de manière telle que l'amplifica- teur ait globalement un gain supérieur à 1 dans sa gamme de fréquences d'utilisation. 2. Amplificateur selon la revendication 1, caractérisé en ce que ledit choix est tel que l'amplificateur ait également un gain supérieur è une valeur nominale donnée à sa fréquence mini- male d'utilisation. 3. Amplificateur selon une des revendications 1 ou 2 carac- térisé en ce que les collecteurs des cinquième (T6 et sixième - 12 - (T7) transistors sont chacun reliés è la base d'un transistor de sortie (Tg, Tl) monté en émetteur suiveur. 4. Amplificateur selon une des revendications l à 3 caracté- risé en ce que, pour limiter l'amplificateur de la composante continue des signaux d'entrée (El, E2), il comporte un deuxième pont diviseur résistif (Rll, R12), connecté entre le collecteur du cinquième transistor (T6) et la masse, et dont le point mi- lieu, découplé par un deuxième condensateur (C2), est relié à la base du premier transistor (Ti) par l'intermédiaire d'une pre- mière résistance d'entrée (R14), ainsi qu'un troisième pont di- viseur résistif (R21, R22) connecté entre le collecteur du sixième transistor (T7) et la masse, et dont le point milieu, découplé par un troisième condensateur (C3), est relié à la base du deuxième transistor (T2) par l'intermédiaire d'une deuxième résistance d'entrée (R24). 5. Amplificateur selon une des revendications précédentes caractérisé en ce que son gain est tel que, pour les signaux d'entrée d'un niveau supérieur à un niveau minimal nominal, l'é- tage de sortie fonctionne en régime de saturation, de telle sor- te qu'à des signaux d'entrée sinusoïdaux correspondent en sortie des signaux écrêtés.