FR 2580133 A1 19861010 FR 8505254 A 19850405 2 580133 i DISPOSITIF PHOTOSENSIBLE A TEMPS DE POSE AJUSTABLE LOCALEMENT La présente invention concerne un dispositif photosensible à temps de pose ajustable localement. Il est connu dans l'art antérieur de réaliser des dispositifs photosensibles dont le temps de pose est ajustable globalement pour l'ensemble du dispositif. C'est le cas par exemple dans la demande de brevet français n 82.20762, déposée le 10 Décembre 1982 au nom de THOMSON-CSF, et publiée sous le numéro 2.499.866. Ces dispositifs ne donnent pas entièrement satisfaction dans de nombreuses applications o les scènes analysées comportent une grande dynamique d'éclairement. C'est le cas par exemple lorsqu'on analyse un paysage en contre-jour ou un objet opaque sur un fond clair. On choisit en général de favoriser soit la zone claire, soit la zone sombre, ce qui fait perdre une partie de l'information de l'autre zone. Par exemple, si l'on ouvre le diaphragme de l'objectif pour analyser une zone sombre, la zone claire devient alors saturée. L'utilisation d'un dispositif anti-éblouissement ne permet pas de résoudre ce problème car il provoque la perte par écrêtage d'une partie de l'information correspondant à la zone claire. Si au contraire on ferme le diaphragme pour analyser une zone très éclairée, l'information provenant de la zone sombre est en partie inexploitable. La présente invention permet de résoudre les problèmes précé- demment énoncés et propose un dispositif photosensible comportant au moins une ligne de détecteurs photosensibles, caractérisé en ce qu'il comporte des moyens assurant une modification locale du temps d'intégration, pour certains détecteurs, en fonction de l'éclai- rement reçu par chaque détecteur. D'autres objets, caractéristiques et résultats de l'invention 2 2580133 ressortiront de la description suivante, donnée à titre d'exemple non limitatif et illustrée par les figures annexées qui représentent: - les figures 1,3 et 5, trois modes de réalisation de dispositifs photosensibles selon l'invention; - les figures 2a, bet c, 4 a, b, c, det e, des signaux de commande des dispositifs des figures 1 et 3; - la figure 6, un mode de réalisation du circuit de commande des dispositifs des figures 1, 3 et 5. Sur les différentes figures, les mêmes repères désignent les mêmes éléments, mais, pour des raisons de clarté, les cotes et proportions des divers éléments ne sont pas respectées. La figure I concerne un mode de réalisation d'un dispositif photosensible selon P'invention. Dans le mode de réalisation de la figure 1, on a représenté une barrette de détecteurs photosensibles, qui ne comporte qu'une seule ligne de détecteurs D1 à Dn, des photo-diodes par exemple. Un registre à décalages 1, à entrée série et sorties parallèles permet d'adresser séquentiellement chaque détecteur. Il peut s'agir par exemple d'un registre à décalage logique, qui fonctionne avec deux signaux d'horloge 01 et 02. On entre dans ce registre une impulsion I1 qui est transférée d'une sortie du registre à la suivante avec une période T. Dans le mode de réalisation de la figure 1, chaque sortie du registre adresse la grille d'un transistor MOS, référencé T1, T2...Tn. Une deuxième électrode de ces transistors MOS est reliée à un détecteur, tandis que leur troisième électrode constitue la sortie S du dispositif. Cette sortie S permet de lire la quantité de charge stockée par chaque détecteur adressé. Cette quantité de charge est propor- tionnelle à l'éclairement reçu pendant le temps d'intégration. Par ailleurs, chaque détecteur est relié à des moyens assurant une modification locale du temps d'intégration, qui sont constitués par des transistors MOS T'1, T'2...T'n reliés par l'une de leurs électrodes à un détecteur D1, D2...Dn, par une autre électrode à une diode d'évacuation des charges DE polarisée à un potentiel constant V. La grille des transistors MOS T'1 à T'n est commandée par une électrode des transistors MOS T"1 à TI"n dont les grilles reçoivent un même signal de commande 0A et dont une autre électrode est reliée à une sortie d'un deuxième registre à décalages 2. Ce registre, à entrée série et sorties parallèles, est commandé par des signaux d'horloge 03 et 04 et reçoit sur son entrée une information 12 qui est véhiculée d'une sortie du registre à la suivante. Le fonctionnement du dispositif de la figure 1 est le suivant. Le registre I fonctionne à une fréquence telle que la période de lecture des détecteurs égale T. Sur la figure 2a, on a représenté le signal de commande C1 reçu par la grille du transistor T1. Ce signal C1 est périodique de période T. C'est donc avec une période T que les charges stockées par le détecteur D1 sont évacuées vers la sortie S après avoir traversé le transistor MOS T1. Le signal de commande C2 appliqué au transistor T2 relié au détecteur C2 est représenté en pointillés sur la figure 2a. Il est légèrement décalé dans le temps par rapport au signal C1. Sur la figure 2b, on a représenté le signal de commande C'1 appliqué au transistor T'1 également relié au détecteur D1. 1I Dans l'exemple des figures 2a, b et c, le registre 2 fonctionne à la même fréquence que le registre 1, mais l'information 12 est décalée de T/2 par rapport à l'information I1. Le temps de pose, c'est-à-dire le temps d'intégration Ti du détecteur D1, égale alors T/2. Après un temps égal à T/2, les charges stockées dans le détecteur D1 sont évacuées dans une diode DE portée au potentiel V. Ce sont donc les charges stockées pendant un temps d'intégration égal à T/2 qui seront lues sur la sortie S. Le signal l5A est porté au niveau haut de façon à transmettre le signal C'1 au bon moment. Sur la figure 2c, on a représenté à titre d'exemple le signal 0A au niveau haut alors que l'impulsion 12 est en regard des détecteurs D1 à Djet des détecteurs Dk à D1. Le temps d'intégration n'est donc divisé par deux que pour ces détecteurs-là. On réalise donc un temps de pose ajustable localement. Il est possible lorsque tous les détecteurs ont été lus de les remettre à un même potentiel en appliquant ce potentiel à la connexion de sortie S entre deux adressages du registre 1. Sur la figure 3, on a représenté un mode de réalisation légèrement différent de celui de la figure 1. Dans ce mode de réalisation, les transistors MOS T1, T2...Tn qui commandent les détecteurs D1 à Dn peuvent être adressés par l'un ou l'autres des registres 1 et 2, par l'intermédiaire de transistors MOS Tot à Ton et T "l1 à Tln qui reçoivent sur leurs grilles respectivement les signaux de commande 0A1 et 0A2. Sur la connexion de sortie S, on trouve une alternance d'infor- mations utiles et non utiles. En effet, lorsqu'un détecteur est relié à la connexion S c'est soit pour être lu, soit pour l'évacuation des charges qu'il a stockées afin de commencer une nouvelle période d'intégration. Les signaux de commande _A1 et 0A2 sont sensiblement en opposition de phase. Comme dans le cas de la figure 1, pour obtenir pour certains détecteurs un temps d'intégration égal à T/2, on peut utiliser des signaux 01, 02, 03 et 04 de même période et des informations 1 et 12 décalées de T/2 Par rapport à celui de la figure 1, le dispositif de la figure 3 présente l'avantage d'utiliser le même chemin pour l'évacuation des charges parasites et pour celle des charges signal ce qui permet de -25 diminuer le bruit spatial. Les dispositifs des figures I et 3 permettent de réaliser plusieurs temps d'intégration différents. Par exemple si les détecteurs Di à Dj reçoivent deux fois trop de lumière, c'est-à-dire environ. deux fois le niveau de saturation et si les détecteurs Dk à D1 reçoivent quatre fois trop de lumière, on cherche à obtenir un temps d'intégration de T/2 pour les détecteurs Di à D., de T/4 pour les détecteurs Dk à D1, alors que le temps I J d'intégration reste égal à T pour les autres détecteurs. - Sur la figure 4a, on a représenté symboliquement les divers J groupes de détecteurs avec leurs tem" d'intégration: T. = T/2 pour les détecteurs Di à Dj, T. = T pour les détecteurs D. à Dket Ti = T/4 pour les détecteurs Dk a D1. Sur les figures 4b à e, on a représenté, en prenant pour exemple le mode de réalisation de la figure 1, les signaux de commande C et C' appliqués aux détecteurs Di à Djet Dk à Dl pour avoir les temps d'intégration souhaités. En ce qui concerne les détecteurs Dj à Dk dont le temps d'intégration égale T, il suffit de mettre le signal tA au niveau bas. Il est possible pour obtenir les temps d'intégration T/2 et T/4 de modifier la période des signaux d'horloge 03 et 04 du registre 2. Ainsi par exemple, entre les détecteurs Djet Dk on peut stopper les signaux d'horloge 03 et t4. Apres le détecteur D1, on transfère l'information 12 très rapidement dans le registre Z pour - revenir à un temps d'intégration de T/2 pour le détecteur Di. Les détecteurs D1 et Di ne peuvent pas être voisins si l'on veut pouvoir passer d'un temps d'intégration de T/4 à un temps d'inté- gration de T/2. La distance minimale en nombre de détecteurs entre les détecteurs I et i égale: n. (T/4 + n. tmin). i/T o n est le nombre total de détecteurs et o tmin est le temps minimum pour transférer l'information 12 d'un étage du registre 2 au suivant. Une autre possibilité pour obtenir les temps d'intégration T/2 et T/4 est d'utiliser un troisième registre à décalages 3 comme cela est représenté sur la figure 5, dans le cas du mode de réalisation de la figure 3. Ce registre 3 reçoit une information 13 et des signaux d'horloge 05 et 06. Des transistors MOS Po01 à T0n relient les sorties de ce registre aux grilles de commande des transistors MOS T1 à Tn. On peut de la même façon utiliser un troisième registre 3 dans le cas du dispositif de la figure 1. Ce troisième registre est connecté au dispositif dans la même façon que le deuxième registre à Z$tti! & décalages 2. Sur la figure 6, on a représenté un mode de réalisatien du circuit de commande des dispositifs des figures 1, 3 et 5. On compare le signal de sertie S peur chaque détecieur au seuil de saturation Vsat à l'aide d'un amplificateur différentiel 4 par exemple. On attribue par exemple un 1 si S est supérieur à Vsat et un O dans le cas contraire. On stocke dans une mémoire 5 le résultat de ces comparaisens. La sortie de cette mémoire 5 est reliée à un micro-pr cesseur 6 qui réalise la commande des signaux *l 2 03' 2 4... et des informations Il, I2... transférées dans les registres. Pour les détecteurs qui se voient attribuer un I le temps d'intégration passe à T/2. Le résultat des comparaisons entre les signaux S et Vsat est également stockée dans une autre mémoire 7. Dès cette première lecture du signal de sortie S, un ampli- ficateur différentiel 8 permet de comparer le signal de sortie S à VSat/2. Cette comparaison n'est utilisée qu'à partir de la deuxième lecture. Le résultat de cette comparaison est stocké dans une mémoire 9. On peut par exemple attribuer un I si le signal S est inférieur à Vsat/2 et un O dans le cas contraire. Un troisième amplificateur différentiel 10 a ses entrées reliées aux mémoires 7 et 9 et sa sortie au micro-processeur 6. Lors de la deuxième lecture du signal de sortie S des détec- teurs, on examine comment se situe le signal de sortie S des détecteurs dont le temps d'intégration a été précédemment porté à T/2: - si leur signal de sortie S est encore supérieur à VSat, leur temps d'intégration devient égal à T/4; - si leur signal de sortie S est devenu inférieur à VSat/2, leur temps d'intégration devient égal à T. On peut bien sûr concevoir des circuits de commande plus élaborés o l'on fait intervenir d'autres tensions de référence par exemple VSat/4, 3VSat/4... et d'autres temps d'intégration par exemple T/4, 3 T/4... Le dispositif selon l'invention a été décrit dans le cas de barrettes de détecteurs. Il peut s'agir par exemple de photo-diodes ou de photo-MOS. L'invention est bien sûr applicable dans le cas de matrices photosensibles constituées de plusieurs lignes de détec- teurs. On peut alors traiter chaque ligne de la matrice comme une barrette de détecteurs ou traiter globalement les lignes. REVENDICATIONS 1. Dispositif photosensible comportant au moins une ligne de détecteurs photosensibles (D1, D2...Dn), caractérisé en ce qu'il comporte des moyens assurant une modification locale du temps d'intégration, pour certains détecteurs, en fonction de l'éclairement reçu par chaque détecteur. 2. Dispositif selon la revendication 1, caractérisé en ce qu'il comporte un registre à décalage à entrée série et sorties parallèles (1) qui adresse séquentiellement les détecteurs (D1, D2...Dn) d'une même ligne de détecteurs par l'intermédiaire de transistors MOS. 3. Dispositif selon la revendication 2, caractérisé en ce que ces transistors MOS (T1, T2...Tn) ont leur grille reliée à une sortie du registre, et sont reliés par ailleurs à un détecteur (D1, D2...Dn) et à la sortie (S) du dispositif. 4. Dispositif selon la revendication 3, caractérisé en ce que les moyens assurant une modification locale du temps d'intégration sont constitués par un deuxième registre à décalages à entrée série et sorties parallèles (2), dont les sorties commandent une électrode d'une série de transistors MOS (T"Il, T"2...T"n), dont les grilles reçoivent le même signal de commande (0A) et dont une autre électrode commande les grilles d'une autre série de transistors MOS ('1, p2...*n), qui sont connectés à un détecteur (D1, D2...Dn) et à une diode d'évacuation des charges portée à un potentiel constant (V). 5. Dispositif selon la revendication 2, caractérisé en ce qu'une première série de transistors MOS (T1, T2...Tn) est reliée entre les détecteurs (Di, D2...Dn) et la sortie (S) du dispositif, en ce qu'une deuxième série de transistors MOS (Toi, T02... TOn) est reliée entre chaque sortie du registre (1) et la grille d'un transistor MOS de la première série (T1, T2...Tn), les transistors MOS de la deuxième série (To1, TO02... Ton) recevant sur leur grille le même signal de commande (OA1) et en ce que les moyens assurant une modification locale du temps d'intégration sont constitués par un deuxième registre à décalages (2) à entrée série et sorties parallèles, et par une troisième série de transistors MOS (T"1, T"2...T"n), reliés entre l'une des sorties du deuxième registre et la grille d'un transistor MOS de la première série (TOi, T 02...Ton), et dont la grille reçoit un même signal de commande (0A2). 6. Dispositif selon l'une des revendications 4 ou 5, caractérisé en ce que les moyens assurant une modification locale du temps d'intégration comportant un troisième registre à décalages (3), à entrée série et sorties parallèles, connecté au dispositif de la même façon que le deuxième registre à décalages (2). 7. Dispositif selon l'une des revendications 4 à 6, caractérisé en ce que le ou les registres à décalages (2, 3) des moyens assurant une modification locale du temps d'intégration sont commandés par un circuit de commande qui détermine le temps d'intégration de chaque détecteur (D1, D2... Dn) par comparaison de son signal de sortie (S) avec un signal de référence tel que le niveau de saturation (VSat), le demi-niveau de saturation (Vsat/2) des détecteurs.