FR 2575620 A1 19860704 FR 8519303 A 19851227 la présente invention concerne des circuits amplificateurs de signaux, intégrés monolithiquement et, en particulier, des étages amplificateurs à dynamique de sortie élevée. Un étage amplificateur à dynamique de sortie élevée com- prend en général une paire de transistors terminaux fonction- nant en classe AB, montés en série entre eux entre les p8les d'un générateur de tension d'alimentation au moyen de leurs bornes d'émetteur et de collecteur et pilotés à la conduction, en opposition de phase entre eux, par leurs bornes de base. La borne de sortie de l'étage est constituée par le point de jonc- tion entre les deux transistors. Dans ce cas, l'excursion maximale possible du signal en sortie, égale à la tension d'alimentation moins la perte de tension du circuit, ou la tension minimale nécessaire pour que le circuit maintienne ses caractéristiques de fonctionnement typiques, est égale à la tension d'alimentation moins deux fois la tension collecteur-émetteur VCE sat d'un transistor bipolaire qui travaille en saturation. Dans un étage amplifi- cateur à transistors fonctionnant en classe AB, on obtient en effet le minimum de perte de tension pour chaque demi-onde de signal en faisant travailler en saturation le transistor ter- minal qui est en conduction, lorsque le signal en entrée atteint le niveau correspondant à l'excursion maximale en sortie. Pour les étages amplificateurs de ce type, on utilise, dans l'état de la technique, des solutions de montage plus ou moins compliquées, en fonction des caractéristiques que l'on veut obtenir. Un étage à dynamique de sortie élevée, présentant une tension minimale de fonctionnement inférieure à celle des autres circuits connus à égalité d'excursion de pic à pic du signal en sortie, est décrit par exemple dans la demande de brevet italien n 22466 A/83 de la même Demanderesse. Le but de la présente invention est de réaliser un étage amplificateur de signaux, intégré monolithiquement, à dynamique de sortie élevée qui soit caractérisé par une grande simplicité de montage, tout en conservant de très bonnes performances générales. Ce but est atteint avec un étage amplificateur de signaux, intégré monolithiquement, à dynamique de sortie élevée, compre- nant un premier, un deuxième et un troisième transistors bipo- laires de type NPN et un premier et un second circuits miroirs de courant. La borne de collecteur du premier transistor est raccordée au p8le positif d'un générateur de tension d'alimen- tation. La borne de base du premier transistor es la borne d'entrée de l'étage. Les bornes de base du deuxième et dm troisième transistors sont raccordées à la borne d'émetteur du premier transistor, laquelle est raccordée, par l'intermédiaire d'un premier générateur de courant constant, au p8le négatif du générateur de tension d'alimentation. Le deuxième et le troisième transistors ont les émetteurs raccordés à ce p8le négatif. Ia branche d'entrée du premier circuit miroir de courant et la branche de sortie du second circuit miroir de courant sont raccordées aux bornes de collecteur du troisième et du deuxième transistors. Les branches de sortie et d'entrée, res- pectivement du premier et du second circuits miroirs de courant sont raccordées l'une et l'autre, par l'intermédiaire d'un second générateur de courant constant, au p0le négatif. L'invention sera mieux comprise à l'aide de la description détaillée qui suit, donnée purement à titre d'exemple et, par conséquent, non limitative en référence au dessin ci-annexé, dont l'unique figure est le schéma de montage d'un étage ampli- ficateur de signaux suivant l'invention. Le schéma de montage d'un étage amplificateur de signaux selon l'invention, représenté sur la figure, comprend un pre- mier T1, un deuxième T2 et un troisième T3 transistors bipo- laires, tous de type IPN. La borne de base du transistor T1 constitue la borne d'en- trée IN de l'étage. Les bornes de collecteur et d'émetteur du transistor T1 sont raccordées respectivement au pôle positif +Vcc d'un généra- teur de tension d'alimentation et, par l'intermédiaire d'un premier générateur de courant constant A1, au p8le négatif -Vcc du même générateur de tension. Les bornes de base des transistors T2 et T3 sont raccordées l'une et l'autre à la borne d'émetteur du transistor T1, tandis que leurs bornes d'émetteur sont raccordées au pale négatif -Vcc c c Le schéma de montage représenté sur la figure comprend aussi un quatrième T4, un cinquième T5, un sixième T6 et un septième T transistors bipolaires, chacun de type PNP. Les bornes d'émetteur de ces transistors T4, T5, T6, T7 sont reliées au pôle positif +Vcc. La borne de base du tran- sistor T4 est raccordée à la borne de base du transistor T5. La borne de base du transistor T6 est raccordée à la borne de base du transistor T7. Les bornes de base et de collecteur du transistor T4 sont reliées entre elles; de même, les bornes de base et de collecteur du transistor T6 sont reliées entre elles. La borne de collecteur du transistor T est raccordée à la borne de collecteur du transistor T3 Les bornes de collecteur des transistors T5 et T6 sont reliées toutes deux au pale néga- tif -Vcc par l'intermédiaire d'un second générateur de courant constant A2. Les bornes de collecteur des transistors T2 et T7 sont reliées l'une à l'autre, pour constituer la borne de sortie OUT de l'étage. Le transistor T4 et le transistor T5 constituent ensemble un premier circuit miroir de courant S1: leurs bornes de col- lecteur en constituent respectivement la branche d'entrée et la branche de sortie. Le transistor T6 et le transistor T7 constituent ensemble un second circuit miroir de courant S2: leurs bornes de col- lecteur en constituent respectivement la branche d'entrée et la branche de sortie. Les circuits miroirs de courant ainsi constitués sont déli- mités sur la figure par des lignes de tirets. Le schéma de montage comprend également un premier conden- sateur de compensation C1 monté entre la borne de base du transistor T1 et la borne OUT de sortie. Un second eondensa- teur de compensation C2 est monté entre la borne de base du transistor T2 et la borne OUT de sortie. En se référant au schéma de montage représenté sur la figure, on décrira maintenant le fonctionnement d'un étage amplificateur selon l'invention, en supposant que chaque com- posant se trouve dans des conditions normales de polarisation en l'absence de signal. Supposons qu'il soit appliqué, à la borne IN d'entrée, un signal qui détermine une augmentation de conduc- tion du transistor T1. Du fait que le générateur A1 impose un passage de courant constant vers le p8le -Vcc, l'augmentation du courant d'émetteur du transistor T1 provoque, en agissant sur les bornes de base des transistors T2 et T3, une montée de la conduetion de l'un et l'autre de ces transistors. L'augmentation du courant de collecteur du transistor T3 détermine une croissance du niveau de courant dans la branche d'entrée et, en conséquence, dans la branche de sortie du circuit miroir de courant Si. Du fait que le générateur de courant constant A2 impose une valeur prédéfinie pour la montée totale de courant qui passe dans les branches de sortie et d'entrée du premier S1 et du second S2 circuits miroirs de courant respectivement, l'augmentation du courant qui passe dans la branche de sortie du circuit miroir de courant S1 produit une diminution du cou- rant qui passe dans la branche d'entrée du circuit miroir de courant S2. Il en résulte une diminution correspondante du courant qui passe dans la branche de sortie du circuit miroir de courant S2 A l'augmentation du courant de base fourni au transistor T2 par le transistor T1 correspond par contre une augmentation du courant de collecteur du transistor T2, ce qui fait que la tension collecteur-émetteur aux bornes de celui-ci décrolt, de même, en conséquence, que la tension disponible sur la borne OUT de sortie, en référence au potentiel du p8le négatif -cc. Pour des niveaux élevés du signal en entrée, en corres- pondance des demi-ondes qui déterminent une augmentation de conduction du transistor T1, le transistor T2 travaille véri- tablement en saturation, ce qui permet une perte de tension minime. Par contre, lorsque le signal en entrée détermine une diminution de la conduction du transistor T1, le fonctionne- ment en courant de chaque transistor est opposé par rapport à celui qui a été décrit précédemment: le transistor T2 reçoit du transistor T7 un courant plus grand que ce que supporterait son propre courant de base, fourni par le transistor T1; la tension collecteur-émetteur du transistor T7 diminue, provo- quant une élévation de la tension disponible à la borne OUT de sortie, en référence au potentiel du pale négatif -Vcc. Pour des niveaux élevés du signal en entrée, en correspon- dance des demi-ondes qui déterminent une diminution de conduc- tion du transistor T1, le transistor T7 arrive à travailler en saturation, ce qui permet dans ce cas encore une perte de ten- sion minime. L'amplification résultante du signal est déterminée essen- tiellement par le gain en courant de chacun des deux circuits miroirs de courant S1 et S2. L'excursion maximale du signal est, comme on l'a indiqué pour des étages de ce type, égale à la tension d'alimentation moins deux fois la tension collecteur-émetteur VCE sat d'un transistor bipolaire qui travaille en saturation et, par consé- quent, la meilleure qui puisse être obtenue en opérant avec des transistors. Le point de travail au repos de l'étage est déterminé par le courant constant imposé par le générateur de courant A2 et par les gains en courant des circuits miroirs de courant S1 et S2. Le courant maximal disponible à la borne OUT de sortie est égal au courant constant imposé par le générateur de courant A2 multiplié par le gain en courant du second circuit miroir de courant S2. - Un étage amplificateur selon l'invention peut donc offrir une dynamique de sortie élevée, avec un rapport optimal entre courant de repos et courant de pic en sortie. Il peut être utilisé, même quand de basses tensions d'alimentation sont disponibles. On constatera surtout la simplicité de circuit d'un étage amplificateur selon l'invention, ce qui rend cet étage o économique industriellement, tant par la facilité de sa réali- sation que par le nombre réduit de ses composants. Un étage amplificateur selon l'invention est particulière- ment propre à constituer l'étage final d'un amplificateur différentiel, intégré monolithiquement, à dynamique de sortie élevée. Par le fait qu'il a été seulement décrit et représenté un exemple d'exécution de l'invention, il va de soi que de nombreu- ses variantes sont possibles, sans que l'on s'écarte pour autant du cadre de l'invention. Les circuits miroirs de courant S1 et S2 peuvent par exemple être réalisés de manière plus compliquée par rapport à ce qui est indiqué sur la figure, afin d'en obtenir de meilleures caractéristiques. En outre, leur nombre peut être supérieur à 2, pourvu qu'ils soient toujours accouplés entre eux deux à deux au moyen d'un générateur de courant constant, comme indiqué sur la figure pour S1 et S2. REVEDI CATIONS 1_. Etage amplificateur de signaux, intégré monolithiquement, comprenant un premier (T1) et un second (T2) éléments de cir- cuit à semiconducteur qui présentent chacun une première, une seconde bornes et une borne de commande, la borne de commande du premier élément de circuit (T1) étant une borne d'entrée (IN) de l'étage, la seconde borne du premier élément de circuit (T1) étant raccordée à une première borne (+V c) d'un générateur de tension d'alimentation, la première-borne du premier élément de circuit (T1) étant raccordée à la fois à la borne de commande du second élément de circuit (T2) et, par l'intermédiaire d'un premier générateur de courant constant (A1), à une seconde borne (-Vcc) du générateur de tension d'alimentation, à laquel- le est également raccordée la première borne du second élément de circuit (T2), caractérisé en ce qu'il comprend un troisième élément de circuit à semiconducteur (T3) qui présente une pre- mière, une seconde bornes et une borne de commande, et au- moins un premier (S1) et un second (S2) circuits miroirs de courant, raccordés à la première borne (+Vcc) du générateur de tension d'alimentation et comportant chacun une branche d'entrée et une branche de sortie, la première borne et la borne de commande du troisième élément de circuit (T3) rétant raccordées respectivement à la seconde borne (-V c) du généra- teur de tension d'alimentation et à la première borne du pre- mier élément de circuit (T1), la branche d'entrée du premier circuit miroir de courant (S1) étant raccordée à la seconde borne du troisième élément de circuit (T3), la branche de sortie du premier circuit miroir de courant (S1) et la branche d'entrée du second circuit miroir de courant (S2) étant raccor- dées toutes deux à la seconde borne (-Vcc) du générateur de tension d'alimentation par l'intermédiaire d'un second générateur de courant constant (A2) la branche de sortie du second circuit miroir de courant (S) et la seconde borne du second élément de circuit (T2) étant raccordées ensemble pour constituer une borne de sortie (OUT) de l'étage. 2. Etage amplificateur de signaux selon la revendication 1, caractérisé en ce que chacun des éléments de circuit à semcon-O ducteur (T1, T2, T3) comprend au moins un transistor comportant une première, une seconde bornes et une borne de commande, rac- cordées respectivement à la première, la seconde bornes et à la borne de commande de l'élément de circuit lui-mtme. 3. Etage amplificateur de signaux selon la revendication 1, caractérisé en ce qu'au moins un élément de circuit à semi- conducteur est un transistor bipolaire dont les bornes d'émetteur, de collecteur et de base sont respectivement la première, la seconde bornes et la borne de commande dudit élément. 4. Etage amplificateur de signaux selon la revendication 1, caractérisé en ce que chacun des éléments de circuit à semi- conducteur (T1, T2, T3) est un transistor bipolaire de type NPN dont les bornes d'émetteur, de collecteur et de base sont respectivement la première, la seconde bornes et la borne de commande dudit élément. 5. Etage amplificateur de signaux selon l'une quelconque des revendications 1 à 4, caractérisé en ce qu'au moins l'un des circuits miroirs de courant (S1, S2) comprend un premier (f4. T6) et un second transistors (T5, T7) de type PNP, dont les bornes de base sont reliées entre elles et les bornes d'émet- teur sont raccordées à la première borne (+Vcc) du générateur de tension d'alimentation, les bornes de collecteur de ces premier et second transistors étant respectivement la branche d'entrée et la branche de sortie du circuit miroir de courant. 6. Circuit amplificateur de signaux, intégré monolithiquement, caractérisé en ce qu'il comprend au moins un étage amplifica- teur de signaux selon l'une quelconque des revendications 1 à 5.