FR 2581812 A1 19861114 FR 8606632 A 19860507 La présente invention concerne les convertisseurs numérique-analogique à basse tension en circuit intégré, et en particulier des circuits de décalage de niveau d'entrée destinés à ces convertisseurs. Divers circuits de conversion numérique-analogique sont connus. A mesure qu'a progressé l'état de la technique, on a réalisé des convertisseurs numérique-analogique (CNA) ayant une précision accrue et une bande passante (c'est-à- dire une vitesse de fonctionnement) plus grande, et capables de fonctionner sous des tensions d'alimentation assez basses. D'autres perfectionnement dans ces domaines sont néanmoins très souhaitables afin d'élargir le marché des CNA en les rendant susceptibles d'être utilisés économiquement dans une plus vaste gamme de produits peu coûteux. Il est très souhaitable de conférer à un circuit intégré monolithique, notamment à un CNA monolithique, la faculté de fonctionner (dans les limites de spécifications prédéterminées) non seulement sous des tensions d'alimentation très basses, mais également sous des tensions d'alimentation très élevées. Le concepteur du circuit se trouve en butte à diverses dif- ficultés lorsqu'il s'agit de doter un circuit intégré de cette faculté, notamment dans le cas d'un CNA monolithique. Par exemple, obtenir la possibilité d'un fonctionnement sous des tensions d'alimentation très basses pose souvent le problème d'engendrer des tensions actives internes qui soient correctes en réponse au "pire cas" des signaux d'entrée aux normes de la logique transistor-transistor (TTL). Il est également difficile en employant de basses tensions d'alimentation d'engendrer les tensions maximales de sortie qui sont habituellement requises. Le problème de la "marge disponible"est celui que pose l'obtention de niveaux convenables pour les signaux de sortie dans un circuit intégré lorsque l'une des tensions d'alimentation ou les deux sont bas- ses,par exemple de+4,75volts ou -4,75 volts.Il est difficile d'engendrer des tensions de sortie suffisamment élevées si le circuit a peu de "marge d:sponible" lorsqu'une basse tension d'alimentation positive est utilisée. Il en va de même pour une excursion négative de sortie lorsque la ten- sion d'alimentation négative est faible. Pour une grande excursion positive de sortie, la tension émetteur-base d'un transistor NPN de tirage au positif (transistor supérieur) doit être incluse dans la "marge disponible", et un étage antérieur doit être prévu pour attaquer la base du transis- tor NPN supérieur. Les spécialistes reconnaîtront que dans les circuits modernes très rapides à faible consommation, de tels étages antérieurs nécessitent également une "marge disponibie" correcte pour y faire entrer les diverses chutes de tension émetteur-base et collecteur-émetteur qui sont nécessaires pour produire le signal qui attaque la base du transistor NPN supérieur. Des exigences similaires s'appli- quent au transistor NPN de tirage au négatif (transistor inférieur). Lorsque les tensions d'alimentation (+VCc et/ou -Vcc) sont très élevées en valeur absolue, par exemple de +15 à +18 volts (ou -15 à -18 volts), il y a alors un ris- que que les tensions de claquage collecteur-émetteur des transistors supérieur et inférieur soient dépassées pendant certaines conditions de fonctionnement. Ceci risque de se produire car la tension de claquage collecteur-émetteur normale des transistors supérieur et inférieur, quand ils sont conducteurs, est en général d'environ 20 volts pour une technologie typique de fabrication de circuits bipo- laires rapides, et les tensions collecteur-émetteur des transistors supérieur et inférieur dépassent cette valeur si +Vcc est de +15 volts ou plus et -Vcc est de -15 volts ou moins. Pour résoudre ce problème, des composants actifs supplémentaires, tels que des transistors et diodes Zener, ont été placés en série avec les transistors supérieur et inférieur pour "absorber" une partie des tensions collecteur- émetteur excessives qui seraient autrement appliquées à ces transistors en provoquant leur claquage. Il a été prévu de créer des chutes de tension tant par des diodes Zaner que par des espaces émetteur-collecteur placés en séie avec les transistors inférieur et supérieur pour éviter les claquages qui se produisent lorsque des tensions d'ali- mentation élevées sont appliquées à des circuits de sortie en "pusn-pull". Ces circuits supplémentaires compliquent fcrtement La conception d'un circuit, en le rendant plus coûteux, en réduisant souvent sa rapidité, en augmentant sa consommation d'énergie et en réduisant la "marge d spo- nible" nécessaire pour obtenir des niveaux corrects du signal de sortie. Une autre contrainte à laquelle sont confrontés les concepteurs de circuits intégrés monolithi- ques est la limitation du nombre de broches ou points d'ac- cès des boîtiers économiques o doivent être logées les microplaquettes. Pour les CNA monolithiques, il est souvent souhaitable d'avoir la possibilité de connecter des compo- sants externes, tels que des potentiomètres, pour effectuer un ajustement précis des courants de bits, comme cela peut être nécessaire dans certaines applications pratiques des CNA monolithiques. Il peut aussi être souhaitable de bran- cher des condensateurs externes pour effectuer un filtrage des signaux de bruit, étant donné qu'on ne peut envisager d'incorporer des condensateurs de filtrage de forte valeur à un circuit intégré monolithique en raison du taux élevé d'occupation de la surface de microplaquette qui est inhé- rent aux condensateurs intégrés. Il est donc -clair qu'on a toujours besoin de meilleures structures et techniques de réalisation des circuits, qui donnent la possibilité de faire fonctionner des circuits à de grandes vitesses spécifiées, sur une large plage de tensions d'alimentation et avec un minimum de complexité des circuits, tout en ne demandant qu'une surface minimale de microplaquette monolithique pour par- venir à ces buts. On a besoin en particulier d'une structure perfec- tionnée d'amplificateur de sortie qui donne la possibilité d'un fonctionnement sous des tensions d'alimentation aussi bien basses qu'élevées en valeur absolue et qui soit capa- ble de fonctionner avec un minimum de "marge disponible" afin de produire des niveaux de tension du signal aussi élevés que possible lorsque les valeurs absolues des ten- sions d'alimentation positive et/ou négative sont basses. Un autre problème majeur auquel doivent faire face les concepteurs de circuits monolithiques est celui qu'impose la nécessité de prévoir des structures de circuit qui non seulement répondent aux exigences susients:nnes, mais y répondent également sur une large plage de tempéra- tures. Les CNA de l'art antérieur ont été conçus pour recevoir des tensions d'alimentation négative relativement élevées à partir desquelles des résistances de précision développent des tensions déterminant les courants de bit et à partir desquelles sont actionnés'les commutateurs qui additionnent sélectivement ces courants de bit pour pro- duire un courant analogique de sortie en réponse à des si- gnaux numériques d'entrée. Certains CNA de l'art antérieur ont utilisé des diodes Zener ayant des tensions d'avalanche d'environ sept volts afin de décaler vers le bas les niveaux TTL d'entrée jusqu'aux niveaux de tension inférieurs qui sont requis pour commander les commutateurs de courants de bit. Cette technique ne peut être mise en oeuvre si la ten- sion d'alimentation négative n'est pas sensiblement plus grande en valeur absolue que la tension d'avalanche des diodes Zener. Bien que des techniques de décalage de niveau par effet résistif aient été employées à diverses fins, elles n'ont pas été mises en oeuvre dans les cas nécessi- tant un décalage constant des niveaux de tension dans des circuits intégrés monolithiques, sans doute à cause de la perte de rapidité qui en résulte et d'un manque de maîtrise du décalage des niveaux de tension qui est dû aux fluctua- tions des opérations de fabrication. Un but de la présente invention est de fournir un circuit de décalage de niveau, fonctionnant à basse ten- sion, compatible aux normes TTL, pour piloter les commuta- teurs de courant de bit d'un CNA, ce circuit de décalage de niveau étant insensible aux variations de traitement de fabrication, aux variations de tensions d'alimentation et aux changements de la température de fonctionnement. En termes brefs, et conformément à l'un de ses modes de réalisation, la présente invention fournit un cir- cuit de décalage de niveau d'entrée cmtile aux normes iTL, qui. comprend une diode dont la cathode est connectée à une borne d'entrée numérique d'un convertisseur numérique-analogique et dont l'anode est Connectée à l'entrée d'un transistor NPN à charge d'émetteur, l'anode de cette diode étant re- liée par une résistance de tirage à une première tension de référence. Une résistance de décalage de niveau est con- nectée entre l'émetteur du transistor NPN à charge d'émet- teur et un circuit compensé de source de courant qui fait passer un courant dans la résistance de décalage de niveau pour engendrer une chute de tension pratiquement constante aux bornes de la résistance de décalage de niveau, malgré les variations affectant les paramètres de traitement de fabrication et les variations de la température de fonc- tionnement. La borne à tension inférieure de la résistance de décalage de niveau est connectée à la base de l'un des transistors d'une paire de transistors NPN à émetteurs cou- plés. La base de l'autre transistor de la paire à émetteurs - couplés est connectée à une deuxième tension de référence. La paire de transistors NPN à émetteurs couplés commute un courant de bit en le faisant passer dans un noeud de som- mation de courants de sortie au cas o l'entrée numérique est au niveau bas, et dans un conducteur de masse au cas o l'entrée numérique est au niveau haut. L'invention sera décrite plus en détail par la description suivante faite en regard des dessins annexes sur lesquels: la figure 1 est le schéma de principe d'une par- tie d'un convertisseur numérique-analogique dont traire la présente invention; la figure 2 est le schéma de principe d'un circuit amplificateur de sortie qui recoit un courant analogique de sommation produit par le circuit de la figure 1; la figure 3 est un diagrame servant à décrire le fonctionnement du circuit de la figure 2; et la figure 4 est un diagramme montrant les carac- téristiques de claquage collecteur-imetteur d'un transistor NPM en fonction de son courant de base et de son courant, de collecteur. En se référant aux figures 1 et 2, on voit 1e schéma de principe d'un convertisseur numérique-analogique 1 comprenant plusieurs bornes d'entrée numérique, telles qu'une boree d'entrée 2, qui sont connectées à plusieurs "circuits de bit" individuels, tels qu'un circuit de bit 3A. Par exemple, si le CNA 1 est un CNA à 16 bits, il comporte 16 "circuits de-bit" tels que le circuit 3A et 16 bornes t. d'entrée numérique séparées telles que la borne d'entrée 2. Sur la figure I., seul un circuit de bit, 3A, est décrit en détail. Le circuit de bit 3A est celui du bit de plus fort poids du CNA 1 décrit. Les autres circuits de bit, tels que 3B, sont essentiellement similaires au circuit de bit 3A, sauf qu'ils ne sont pas nécessairement connectés à un "circuit d'ajustement du courant de bit" décrit ci-après. L'échelonnement binaire approprié des courants de bit est classiquement réalisé au moyen d'un habituel réseau de résistances R-2R en échelle et n'est pas représenté. Le circuit de bit 3A comprend une résistance de précision 12 connectée entre -Vcc (ligne de la tension d'alimentation négative) et un conducteur 11. Le conducteur 11 est connecté à l'émetteur d'un transistor NPN 10 monté en source de courant. La base du transistor 10 de chacun des circuits de bit est corineczee a une ligne 13 qui fournit une tension de polarisation VB2 compensée en tem- pérature. Le collecteur du transistor 10 de chaque circuit de bit est connecté à un conducteur 9 qui est à son tcur connecté aux émetteurs de d.ux transistors NPN 5 et 6 cons- tituant une paire à émetteurs couplés. Les transistors 5 et, agissent comme commutat:eur de courant de bit. Le col- lecteur du transistor commutateur 5 est relié à la masse et le collecteur du transistor commutateur 6 est connecté à un conducteur 24 de sommation des courants. Une ligne 24A est connectée de facon classique pour recevoir les autres courants de bit dans un circuit de résistances R-2R en échelle. La base du transistor 5 est reliée par un con- ducteur 8 à un circuit de décalage de niveau qui décale vers le bas les niveaux de tension commandés par VA, jus- qu'aux niveaux requis pour le fonctionnement correct de la base du transistor commutateur 5. Dans chaque circuit de bit, le courant de bit IBIT est envoyé dans la résistance 12 par le transistor 10 monté en source de courant, et il est commuté entre la masse, quand la base du transistor 5 est à un niveau haut, et le conducteur 24 de sommation des courants, quand la base du transistor 5 est à un niveau bas. La somme de tous les courants de bit constitue un courant analogique de sortie Is. IS est appliqué à l'entrée inver- seuse d'un amplificateur différentiel 71 à grand gain, re- présenté sur la figure 2. Une tension de polarisation VB1 est appliquée par une ligne 7 à la base du transistor commutateur 6 de chacun des circuits de bit tels que le circuit 3A. Le spé- cialiste peut prévoir sans difficulté des circuits de pola- risation classiques effectuant un suivi de la température, destinés à fournir la tension de polarisation VB1 appliquée à la ligne 7. Chacun des circuits de bit comprend un circuit de décalage du niveau d'entrée comprenant une diode 15, une résistance de tirage 17, un transistor NPN 18 à charge d'émetteur, une résistance 19 de décalage de niveau et un circuit de source de courant 31 compense en température. Une tension d'entrée VA aux normes TTL est appli- quée à l'émetteur du transistor 15 monté en diode, le col- lecteur et la base de ce transistor 15 étant reliés par un conducteur 16 à la résistance de tirage 17 et au transistor NPN 18. La borne supérieure de la résistance 17 reçoit une tension de référence appropriée VREF1 Le collecteur du REFV transistor 18 est connecté à la ligne de tension d'alimen- tation positive (+VCC) et son émetteur est relié par une résistance en Nichrome 19 au conducteur 8. Le conducteur 8 est connecté au collecteur d'un transistor NPN 20 d'une source de courant 31. La source de courant 31 en soi est constituée par une sortie d'un circuit de miroir de courant du type NPN qui est classique;- ce circuit comprend des transistors NPN 20, 23 et 27 chargés par des résistances d'émetteur 21, 28 et 29, respectivement. Les bases des transistors 20 et 27 sont çonnectées à l'émetteur du transistor 23 dont la base est reliée au collecteur du transistor 27 par un conducteur 30. Le courant envoyé dans le collecteur du transistor 27 détermine le courant ILS passant dans le collecteur du transistor 20, et également dans les autres transistors, non représentés, semblables au transistor 20 qui se trouvent dans les autres circuits de bit. Le cou- rant de collecteur du transistor 27 est déterminé par un circuit séparé 32 de miroir de courant du type PNP. Le cir- cuit 32 de miroir de courant du type PNP comprend des tran- sistors PNP 33 et 34 dont les bases sont connectées à l'émetteur d'un transistor PNP 37. La base du transistor 37 est connectée au collecteur du transistor PNP 34. Les émet- teurs des transistors 33 et 34 sont reliés à +Vcc par des résistances d'émetteur 35 et 36. Le courant passant par le transistor 34, et par suite par le transistor 33 et le tran- sistor 27 du miroir de courant 31, est déterminé par une résistance de précision au Nichrome 40 dont la forme et la structure sont proportionnées à celles de la r-sis- tance au Nichrome 19 susmentionnée lu circuit 14 de deca- lage de nieau. La résistance 40 est connectée entre l'émet- teur d'un transistor NPN 38 et -Vcc. Le collecteur du tran- sistor 38 est connecté au collecteur et à la base des tran- sistcrs PNP 34 et 37, respectivement. La base du transistor 38 est reliée par un con- ducteur 39 à la cathode d'une diode Zener 65 qui fait partie d'un circuit 63 de tension de référence dans lequel une source de courant 68 alimente une chaîne de composants comprenant des diodes 64 et 66 de compensation de tempéra- ture et la diode Zener 65 à coefficient de température positif. Le conducteur 39 est également connecté à la base d'un transistor NPN 42 et une résistance au Nichrome 41 est connectée entre l'émetteur du transistor NPN 42 et -Vcc. La résistance au Nichrome 41 est proportionnée à la résis- tance 97 décrite ci-après en regard de la figure 2. Le col- lecteur du transistor 42 est connecté à un second circuit de miroir de courant du type PNP, qui est essentiellement semblable au circuit 32 de miroir de courant du type PNP, et qui comprend des transistors PNP 43 et 44 dont les bases sont connectées à l'émetteur d'un transistor PNP 46 dont la base est connectée aux collecteurs des transistors 42 et 43. Les émetteurs des transistors 43 et 44 sont reliés à +Vcc par des résistances respectives 102 et 101. Le col- lecteur du transistor 44 est relié par un conducteur 25 au circuit 70 de commande de polarisation, décrit ci-après en regard de la figure 2. La figure 1 montre aussi un circuit, désigné par la référence numérique 78, destiné à engendrer la tension de polarisation VB2 susmentionnée appliquée sur la ligne 13 et également à réaliser l'ajustement précis du courant de bit de l'un (ou plusieurs) des circuits de bit du CNA 1. Le circuit 78 comprend un transistor NPN 62 à charge d'émetteur dont la base est connectée à un conducteur 67 d- tension de référence et dont l'émetteur est relie par une résistance 61 de 500 ohms à un conducteur 49. Le con- ducteur 49 est relié par une résistance 59 de 6,15 kilo- ohms à un conducteur 60 qui est lui-même relié par une résistance 58 de 3,35 kilohms à un conducteur 57. Le con- ducteur est relié à -Vcc par l'intermédiaire d'un circuit 53 multiplicateur de VBE. Le circuit multiplicateur de VBE 53 comprend un transistor NPN 54 dont l'émetteur est con- necté à -Vcc et dont la base est reliée à -Vcc par une résistance 56 et également à son collecteur par une résis- tance 55. Le collecteur du transistor 54 est également connecté au conducteur-57. Le conducteur 60 est connecté à la base d'un transistor NPN 51 dont l'émetteur est relié à -VCC par une résistance 52. L'émetteur du transistor 51 est également connecté la ligne 13 de VB2. Le conducteur 49 est couplé à -Vcc par un conden- sateur externe de filtrage 50. Le conducteur 49 est égale- ment couple à -Vcc par un potentiomètre externe 48. La borne 48A du curseur du potentiomètre 48 est reliée au conduc- teur 11 par une résistance 47. En se référant maintenant à la figure 2, on voit- que l'entrée non inverseuse de l'amplificateur différentiel 71 mentionné précédemment est mise à la masse. La sortie de cet amplificateur 71 est connectée à un étage de sortie à gain unité du type push-pull qui est identifié par la référence numérique 69. Le circuit de l'amplificateur 71 est tout à fait classique et il peut être prévu sans dif- ficulté par les spécialistes. Divers circuits amplificateurs différentiels courants à grand gain et faible consommation peuvent être utilisés pour réaliser l'amplificateur 71. La sortie de l'amplificateur 71 est connectée à la base d'un transistor PNP 72 dont l'émetteur est connecté à un conducteur 73 et dont le collecteur est relié par un conducteur 89 à la base d'un transistor NPN inférieur 87 258 1812 et par une résistance 90 à -VC. L'émetteur du transistor inférieLr ú7 est reLié à -Và par une résistance 88. Le conducteur 73 est connecté au collecteur d'un transistor ?NP 74 monté en source de courant, dont l'émet- 5. teur est relié à +Vcc par une résistance 74A. Le conducteur 73 est également connecté à la base d'un transistor NPN su- périeur 30 dont le collecteur est connecté à +Vcc. Le tran- sistor PN 72 agit comme un émetteur suiveur qui attaque la base du transistor NPN supérieur 80. L'émetteur du tran- sistor supérieur 80 est relié par une résistance 81 de 24 ohms à un conducteur de sortie 82 sur lequel est engendrée une tension de sortie VS. Une résistance de charge externe Rc, désignée par la référence'numérique 83, relie le con- ducteur 82 à la masse. Une résistance de contre-réaction 86, de valeur RR, est connectée entre le conducteur de sortie 82 et le conducteur 24. Une résistance 84 de 2 kilohms est connectée entre la base du transistor supérieur 80 et le conducteur de sor- tie 82. L'anode d'une diode 85 est connectée au conducteur 82 et la cathode de cette diode 85 est connectée au conduc- teur 73. Un courant de polarisation IpOL compensé en tem- pérature, qui est constant à une température donnée, est délivré par le collecteur du transistor PNP 74 monté en miroir de courant. La base du transistor 74 est connectée à la base d'un transistor PNP 75 et à l'émetteur d'un tran- sistor PNP 77. L'émetteur du transistor 74 est relié à +Vcc par la résistance 74A. L'émetteur du transistor 75 est re- lié à +Vcc par une résistance 76, et le collecteur du tran- sistor 75 est relié par un conducteur 79 à la base du tran- sistor 77 et au collecteur d'un transistor NPN 92. Les transistors 74, 75 et 77 forment un circuit de miroir de courant du type PNP dont le courant est déterminé par un circuit comprenant des transistors 93, 95 et 96, ainsi que par le circuit de miroir de courant 45 représenté sur la figure 1. La surface d'émetteur du transistor 74 est double de celle du transistor 75, de sorte qu'un courant écal à pOL 2 est amené à passer darns le collecteur du transistor par le transistor 93 et la résistance 94, et qu'un cou- rant double, c'est-à-dire Ip est amené à passer dans le collecteur du transistor 74. Une résistance 97 est connectée entre le conducteur 25 et un conducteur 98. La base du transistor NPN 92 est mise à la masse et son émetteur est connecté au collecteur du transistor 93. L'émetteur du transistor 93 est relié à -Vcc par la résis- tance 94. La base du transistor 93 est reliée par le con- ducteur 25 au collecteur et à la base du transistor NPN 95 monté en diode. La base et le collecteur du transistor 96 monté en diode sont connectés à l'émetteur du transistor 95 et l'émetteur de ce transistor 96 est connecté au conduc- teur 98. Une résistance 99 de 48 ohms est connectée entre le conducteur 98 et -VCC Le Tableau 1 donne des exemples de valeurs des divers composants représentés dans les circuits des figures I et 2. TABLEAU 1 Composant Valeur Résistance 17 10 kilohms pour le bit de plus fort poids; kilohms pour les autres bits Résistance 19 4,25 kilohms pour les deux bits de plus forts poids; 8,7 kilohms = pour les autres bits Résistance 21 1,6 kilohm Résistance 28 5 kilohms Résistance 29 1,6 kilohm Résistance 35 925 ohms Résistance 36 800 ohms Résistance 40 27 kilohms Résistance 41 27 kilohms Résistance 55 13,4 kilohms Résistance 56 5,4 kilohms TABLEAU 1 'suite) Composant Valeur Resistance 58 3,35 kilohms R4sistance 39 6,15 kilohms Risistance 61 500 ohms Rîsistance 74A 250 ohms Résistance 76 _00 ohms Résistance 81 24 ohms Ré-sistance 84 2 kilohms Résistance 86 5 kilohms Résistance 88 24 ohms Résistance 90 2 kilohms Résistance 94 1,65 kilohm Résistance 97 9 kilohms R-sistance 99 48 ohms Condensateur 50 0,1 microfarad On décrit maintenant le fonctionnement de l'étage de sortie push-pull 69 de la figure 2. En étudiant le fonc- tionnement de l'étage de sortie push-pull 69, il importe de garder à l'esprit que le CNA monolithique 1, représenté par les schémas de principe des figures 1 et 2, doit être réa- lisé suivant un processus "classique" de fabrication de circuits intégrés monolithiques bipolaires, dans lequel la tension "normale" de claquage collecteur-émétteur, BVCEO, des transistors NPN est d'à peu près 18 à 22 volts. Les diverses résistances peuvent être par exemple des résis- tances de Nichrome en couche mince ou bien des résistances diffusées de type P formées pendant la même étape opéra- toire que celle o sont formées les régions de base des transistors NPN. Le collecteur du transistor NPN supérieur 80 est connecté directement sur +Vcc, au lieu d'être relié en sé- rie à d'autres composants qui absorberaient une partie de la tension collecteur-émetteur excessive qui, sans eux, serait appliquée au transistor 80 lorsque le transistor NPN inférieur 87 amène Vs à une valeur approchant de -VCC, 1l différence résultante entrc VS et +Vcc dépassant 1. ten- sion normale de claquage collecteur-émetteur. On entend ici que la tension de claquage collec- teur-émetteur "normale" ou à l'état "conducteur" désigne une tension de claquage collecteur-émetteur du transistor en question lorsque celui-ci est considéré comme "conduc- teur" et conduit un courant collecteur appréciable, par exemple d'au moins 0,1 milliampère Conformément à un aspect important de la présente invention, l'émetteur du transistor NPN inférieur 87 est relié à -Vcc par une résistance 88 de faible valeur (24 ohms), et son collecteur est directement connecté au conducteur de sortie 82, au lieu d'y être relié par des composants supplémentaires qui absorberaient une partie de la tension collecteur-émetteur excessive qui, sans eux, serait appli- quee dans le cas o le transistor supérieur 80 amène Vs à une valeur approchant de +VCc, la différence résultante entre Vs et -Vcc dépassant la tension "normale" de claquage collecteur-émetteur du transistor inférieur 87. Les spécialistes reconnaîtront que, dans un transistor NPN o passe un courant de collecteur plus grand, qu'environ 50 microampères, l'ionisation par choc survenant dans la région d'appauvrissement collecteur-base peut con- duire à des phénomènes d'avalanche, en réduisant fortement * la tension de claquage du transistor considéré tel que 80 ou 87. La manière dont varie la tension de claquage collecteur-émetteur en fonction du courant de collecteur -et du courant de base va être examinéeen regard de la figure 4, la connaissance de cette relation étant utile pour comprendre le fonctionnement de l'étage de sortie push- pull de la figure 2. En se référant maintenant à la figure 4, on voit représentée la caractéristique de Ic (courant de collecteur) par rapport à VCE (tension collecteur-émetteur) présentée par un transistor NPN typique, tel que le tran- sistor supérieur 80. La courbe A montre la caractéristique de BVCEO (tension de claquage collecteur-émetteur en base ouverte) du transistor sueérfeur O0 (ou du transistor infé- rleur 87). Pour des courants de collecteur dépasarn. quelques microampères, E= est d'environ 20 volts. La c-urbe B montre la caractéuiszique,e aV (tension de claauage cES collecteur-émetteur avec base et émetteur en court-circuit). Pour des courants de collecteur dépassant quelques micr- ampères, BVCE est d'environ 56 volts. Les spécialistes savent que BVcEO esz très inféereur à BVCEs parce que 1- courant inverse de la jonction collecteur-base passe dans la régiDn de base du transistor et est multiplié par le gain en courant "bêta" du transistor, en produisant un courant de collecteur fortement amplifié (de plusieurs centaines de fois) qui fait apparaître une ionisation par choc à une tension colleczeur-émetteur d'environ 20 volus. Ce phénomène amorce une avalanche rapide qui aboutit sou- vent à la destruction du transistor et/ou à d'autres effets néfastes. Les courbes C, D, E et F montrent des BVCER (ten- sions de claquage collecteur-émetteur avec une résistance de 2 kilohms connectée entre base et émetteur) pour des valeurs successivement décroissantes de courant constant injecté dans la base et la résistance de 2 kilohms, ces courbes étant relevées au moyen d'un traceur de courbes classique. Les résistances 84 et 90 de la figure 2 influent donc respectivement sur les tensions de claquage collecteur- émetteur du transistor supérieur 80 et du transistor inférieur 87,lorsqu'ils sont bloqués.Onpeut voirque lefait deébloquer sen- siblement le transistor supérieur 80 ou le transistor inférieur 87 lorsque l'autre fournit ou absorbe un fort courant de sortie n'élève pas nécessairement sa tension de claquage collecteur-émetteur, comme le met en évidence la courbe A de la figure 4. En plus du blocage total ou presque total du transistor, un chemin a été prévu pour dériver le cou- rant de fuite collecteur-base en dehors de la base de façon à empêcher la multiplication par bêta afin d'élever la ten- sion de claquage collecteur-émetteur vers BVCE., comme in- diqué par la courtbe de la figure 4. Avec ces données de base, le fonrtionnement du circuit push-pull de la présente invention peut être développé. Dans les conditions de fonctionnement au repos, quand le courant analogique de sommation ou courant de sor- tie du CNA, IS, esz nul, V est de zéro volt. A ce moment, en supposant un fonctionnement à température ambiante, Ip L est d'environ 0,7 milliampères. Le courant circulant dans RC est nul. Le courant I traversant le transistor supé- rieur 80 est d'environ 0,5 milliampère et le courant pas- sant dans la résistance 84 est d'environ 0,35 milliampère Par conséquent, le courant I7 (somme de I3 et I4) passant dans le transistor inférieur 87 est d'environ 0,85 milli- ampère. Comme 13 est d'environ 0,35 milliampère, I2 est également d'environ 0,35 milliampère. (On admet que tous les courants de base sont négligeables). Par suite, I6 est également d'environ 0,35 milliampère On donne maintenant plusieurs exemples du fonc- tionnement de l'étage de sortie. En premier lieu, si la valeur du courant analo- gique I (conducteur 24) est suffisamment grande pour faire monter V à +10 volts, le courant traversant RC (R =5 kilo- s ohms> est porté de la valeur zéro du courant de repos à environ 2 milliampères. Le courant 19 passant dans RR est de 1 milliampère. ISH est alors de 3 milliampères. Des ré- sultats de simulation sur ordinateur effectuée par la Deman- deresse montrent que le courant I4 est d'environ 2,6 milli- ampères. i 3, et par suite I 4, sont alors portés à environ 0, 4milliampère àcause de l'augmentation dela sommede la chute de tension aux bornes de la résistance 81 et de la VBE du transistor 80 ainsi que d'une augmentation pratiquement égale de la chute de tension aux bornes de la résistance 84. Ceci fait tomber 12, et par suite I6, à environ 0,3 milli- ampère, puisque IPOL n'est pas affecté par les variations du courant de sortie, en réduisant ainsi la tension entre la base du transistor 87 et -Vcc à environ 9,6 volt, ce qui blo- que presque compiètement Le transistor inférieur E7. Ainsi, la contre-réaction effectuiée par la résistance 81 et l'émet- teur du transistor supérieur 80 provoque une réduction de I12 en réponse à l'augmentation du courant de sortie déli- vré par le transistor supérieur 80, ce qui bloque pratique- menc le transistor inférieur 87. Cette réduction de 12 dé- termine une tension suffisamment basse aux bornes de la résistance 90 pour que la chute de tension aux bornes de cette résistance en dérivation 90 de faible valeur (2 kilo- ohms) laisse le courant de fuite inverse collecteur-base sortir de la base du transistor inférieur 87, ce qui aug- mente sensiblement sa tension de claquage collecteur- émetteur, comme expliqué ci-dessus en regard de la figure 4. Les simulations sur ordinateur de la Demanderesse montrent qu'il en résulte le passage d'un courant d'environ.0,2 microampère dans le transistor 87, d'o une forte élévation de sa tension de claquage. Comme deuxième exemple, RC passant de 5 kilohms à l'infini, et VS étant égal à +10 volts, +Vcc à +15 volts- et -Vcc à -15 volts, les simulations de la Demanderesse montrent que le courant 14 est d'environ 0,65 milliampère, I3, et par suite Il, sont très légèrement augmentés à par- tir de la valeur de repos de 0,35 milliampère, et 12 est légèrement réduit à partir de la valeur de repos. (Le "pire cas", c'est-à-dire la plus grande valeur de 17 traversant le transistor inférieur 87, se produit lorsque RC est in- finie). Il en résulte une réduction de la tension de pola- risation directe appliquée à la base du transistor infé- rieur 87, entraînant une diminution d'environ 20 micro- ampères de la valeur de I7. Cette valeur de I7 dans le pire cas élève la tension de claquage émetteur-collecteur du transistor inférieur 87 bien au-delà de la tension collec-- teur-émetteur de 25 volts qui est appliquée à ce transistor (conformément à la figure 4), et ce malgré la valeur plus élevée du courant 17 comparativement à l'exemple précédent. 1'18 Comme troisième exemple, on suppose que la valeur d'entrée de IS rend conducteur le transistor inférieur 87, en abaissanc VS à -10 volts. Ceci engendre une tension collecteur-emetteur de 25 volts sur le transistor supérieur 80. Le cour-nt passant dans RC de la masse au conducteur,2 est porté de la voleuir de repos à environ 2 milliampères. Le courant passant dans RR du conducteur 24 au conducteur 82 est d'environ I milliampère. Le courant 17 (I3 + ISBy traversant le Transistor inférieur 87 est d'environ 3,3 milliampères. cette augmentation du courant de sortie tiré par le transistor inférieur 87 provoque une contre-réaction sous forme d'une tension accrue aux bornes de la résistance 88 et d'une augmentation sensiblement égale de la tension aux bornes de la résistance 90, entraînant une augmentaticn de I2 et une diminution correspondante de I1. Plus particu- lièrement, 12 est porté à environ 0,4 milliampère, ce qui fait tomber Il, et par suite I3, à environ 0,3 milliampère. Ceci abaisse la tension entre la base du transistor supé- rieur 80 et le conducteur 82 à environ 0,6 volt. Les simu- lations de la Demanderesse montrent que ceci détermine un courant d'environ 0,5 microampère dans le transistor 80, ce qui élève sa tension de claquage collecteur-émetteur bien au-delà de la tension collecteurémetteur de 25 volts qui lui est appliquée à la valeur actuelle de Vs. Comme exemple supplémentaire, les résultats de simulation de la Demanderesse montrent qu'en augmentant RC de 5 kiiohms à l'infini, 17 est alors d'environ 1,35 milliampère. Le courant de contre-réaction passant dans RR est encore de 1 milliampère. 12 est légèrement augmenté au- dessus de la valeur de repos de 0,35 milliampère, ce qui amène I1, et par suite I3, à passer légèrement au-dessous de la valeur de. repos d'environ 0,3 milliampère. La tension accrue aux bornes de la résistance 84 fait monter 14 à en- viron 40 microampères. Dans cette situation, la tension de claquage collecteur-émetteur du transistor supérieur 80 dépasse encore largement les 25 volts qui lui sont appliqués. Il faut ma:ntenar.n s'intéresser à la facon cdon- une augmentanitn ie la tenpérac4re de fonctlonner.nc affecte!e fonetionnement décrit ci-dessus de l'étte Me sortie 69. L'augmentation de la temçprature de fonctio.ne- ment réduit les tensicas eémetteur-base des transistors. Par exemple, à l'état de repos, si la température s'élv de la température ambianze à, oar exemple, +125 C, la V=E du transistor supérieur 80 diminue d'environ 200 mili- volts. En conséquence, IpOL doit tre réduit suffisamment pour maintenir à peu près le même courant de repos qu'à température ambiante dans le transistor supérieur 80 et le transistor inférieur 87. Afin d'éviter qu'une augmentation de température n'entraîne une augmentation considérable des courants de repos passant dans le transistor supérieur 80 et le tran- sistor inférieur 87, le circuit 70 représenté sur la figure 2 réduit IpOL à mesure que la température augmente, d'une facon sensiblement conforme au graphique représenté sur la figure 3. Le circuit de miroir de courant du type PNP comprenant les transistors 74 et 75 impose à IpoL une va- leur double de celle du courant qui circule dans le tran- sistor PNP 75. La manière selon laquelle le circuit 70 de la figure 2 réduit IpOL à mesure que la température aug- mente peut se comprendre. en reconnaissant tout d'abord que le transistor NPN 92 est facultatif et n'a pour rôle que de protéger si nécessaire le transistor 93 à l'encontre d'une tension collecteur-émetteur trop grande. Les struc- tures géométriques des émetteurs des transistors 93 et 95 sont adéquatement calculées pour que la tension présente sur l'émetteur du transistor NPN 93 soit pratiquement égale à la tension présente sur l'émetteur du transistor monté en diode, et ce sur tout l'intervalle des tempé- ratures de fonctionnement allant de -25 à +125 C. Il s'en- suit que la somme de la chute de tension dans le transis- tor 96 monté en diode et de la petite chute de tension dans la résistance 99 est sensiblement égale à la chute de ten- sion dans la résistance 94. il est ensui:e important de se rendre compte que le circuit de miroir dz courant 45 de la fleure 1 délivre un courant pratiquemen'- constant sur le conducteur 25, ce courant se divisant entre le chemin comprenant les transis- tors 95 et 96 montés en diodes et le chemin comorenant la résistance 97. A mesur3 que la température augmente, les tensions émetteur-base des transistors 95 et 96 montés en diodes diminuent. Cette diminution entraîne une réduction de la tension aux bornes de la résistance 94 et par suite une réduction de IpoL/2. La courbe A de la figure 3 illus- tre qualitativement la décroissance de IpoL/2 dans le cas o la résistance 97 est omise; la courbe A montre une dé- croissance sensiblement linéaire de IPOL/2 à mesure que la température augmente. Les simulations de fonctionnement du circuit effectuées par la Demanderesse montrent que cette vitesse de décroissance ne suffit pas à maintenir des courants de repos constants dans les transistors supé- rieur et inférieur 80 et 87. L'adjonction de la résistance 97 a pour effet d'accélérer la vitesse de décroissance de IPOL/2 lorsque la température augmente, ce qui est repré- senté par la courbe B sur la figure 3. Une partie du cou- rant venant du conducteur 25 est dérivée par la résistance 97 en dehors des transistors 95 et 96 montés en diodes, en réduisant ainsi la densité du courant qui y circule. Cette réduction de la densité de courant augmente la vitesse de variation de la VBE des transistors 95 et 96 en fonction de la température. Il en résulte que la tension aux bornes de la résistance 94, et donc IpoL/2, diminuent plus vite lorsque la température augmente. L'effet global du circuit 70 du courant de pola- risation est donc de réduire suffisamment IpoL à mesure que POL la température s'élève de facon que le courant Il ou 12 conduit par le transistor de sortie (80 ou 87), qui fournit ou ab- sorbe un fort courant de sortie, et sa résistance associée (84 ou 90) soit suffisamment grand pour priver de courant l'autre transistor de sortie et sa résistance (84 ou 90), en permettant ainsi au courant inverse de fuite collecteur- base de ce transistor de sortie privé de courant d'être dérivé hors de la base de ce transistor. Il s'ensuit que la tension de claquage collecteurémetteur de ce transistor de sortie privé de courant s'élève de sa valeur BVCEO jus- qu'à une valeur plus grande qui dépend de la valeur de la résistance 84 ou 90, conformément à l'étude faite précédem- ment en regard de la figure 4. La résistance 99 de 48 ohms est proportionnée aux résistances 81 et 88 de 24 ohms en ce qui concerne le traitement de fabrication et les varia- tions avec la température. La résistance 94 est proportionnée aux résistances 84 et 90 en ce qui concerne le traitement de fabrication et les variations avec la température. La quantité de courant envoyée dans le conducteur 25 par le circuit 25 de miroir de courant du type PNP de la figure 1 détermine IpOL/2 et en conséquence 1POL. Par conséquent, la tension aux bornes de la résis- tance 94 et par suite le courant qui y passe sont commandés en contraignant un courant sensiblement constant à passer dans le transistor 96 monté en diode et la résistance 99 - de 48 ohms, et un courant IpoL/2 dépendant de la tempéra- ture est ainsi amené à passer dans la résistance 94. Le cir- cuit 74, 75 de miroir de courant du type PNP double ce courant pour produire IpoL, lequel est ensuite divisé en les courants I1 et 12 de façon à faire passer des courants proportionnels, dépendants de la température, dans les résistances 84 et 90. Le spécialiste reconnaîtra que ces courants engendrent des tensions qui amènent le transistor et la résistance 81 à produire un courant 14 sensible- ment constant et relativement indépendant de la température, et amènent le transistor 87 et la résistance 88 à produire un courant I7 sensiblement constant et relativement indé- pendant de la température. Un fonctionnement analogue a lieu dans des conditions qui ne sont pas celles du repos et, à températures basses ou élevées, le courant de collec- teur du transistor de sortie qui ne fournit pas ou n'absorbe pas de courant de sortie es- si faible que sa tension de =laquage collecteurémettceur se trouve portée à une valeur sûre. Cn va maintenant décrire le fonctionnement du circuit 14 de décalags de niveau qua montre la figure 1. Un niveau TTL bas appliqué comme tension V au-conducteur 2 A est décalé vers le haut par la tension émetteur-base du transistor 15 monté en diode, puis est appliqué à la base du transistor 18 à charge d'émetteur, dont l'émetteur est pratiquement à VA volts. Une résistance 19 de décalage de niveau, qui est proportionnée à la résistance 41, provoque un décalage de niveau d'environ 2 volts et applique le ni- veau d'entrée TTL bas décalé à la base du transistor 5 commutateur de courant de bit. Quand VA est au niveau haut, c'est alors VREF1 qui est appliquée à la base du transistor 18 (car la diode 15 est bloquée) et le niveau de VREF1 est décali par la résistance 19. Etant donné une valeur Vc aussi petite que -4,75 volts et en tenant compte des con- traintes s'appliquant au valeurs VB et VB2, le problème est d maintenir pratiquement constante la chute de tension dans la résistance 19 de décalage de niveau sur une étendue normale de variations des paramètres de fabrication et de variations de température de -25 à +125'C. S'il n'est pas possible d'obtenir cette compensation des variations des paramètres de fabrication et des variations de température, la technique de décalage de niveau mise eh oeuvre par le circuit 14 ne saurait être utilisée en pratique dans un CNA à basses tensions. La manière dont on fait varier le courant IDN (c'est-à-dire le courant de décalage de niveau) de facon à maintenir pratiquement constante la chute de tension dans la résistance 19, consiste à piloter le circuit 31 de miroir de courant du type NPN au moyen du circuit 32 de miroir de courant du type PNP dont le courant d'entrée est déterminé par le transistor 38, la résistance 40 et la tension de référence présente sur le conducteur 39. Les spécialistes reconnaitront que la résistance 19 de décalage de niveau peut voir sa valeur varier à cause de variations affeztant les opérations de gravure du Ni- chrome par lesquelles est formée la résistance 19 et égale- s ment à cause due variations portant sur les divers paramètres qui définissent la résistivité de la résistance 19. Par con- séquent, la résistance 40, qui est proportionnée à la résis- tance 19 et a la- m.me largeur et la même structure finale que celle-ci, est utilisée pour produire le courant traver- sant le circuit 32 de miroir de courant du type PNP, de sorte que toutes les variations de la résistance 19 qui seraient dues aux opérations de fabrication sont équilibrées par des variations correspondantes du courant produit par la résis- tance 40 à destination du circuit 32 de miroir de courant du type PNP, et par suite du courant passant dans le circuit 31 de miroir de courant du type NPN, et donc de IDN. Afin d'obtenir la possibilité d'ajuster le cou- rant de bit IBIT au moyen du potentiomètre externe 48, le circuit 78 de la figure 1 rend un courant d'ajustement IAJ sensiblement constant vis-à-vis des variations de tempéra- ture et des variations de +Vcc et -Vcc. Un problème qui s'est posé dans la conception du circuit a été d'obtenir cette possibilité et également de fournir une tension de polarisation à très faible bruit VB2sur laligne 13, en n'utilisant qu'une seule broche du bottier dans lequel le CNA 1 est encapsulé. La tension appliquée sur le conduc- teur 49 est convenablement compensée en température grâce au coefficient de température négatif des tensions émetteur- base des transistors 64 et 66 montés en diodes, ainsi qu'au multiplicateur de VBE 53 et au coefficient de température positif de la diode Zener 65. La diode Zener 65 engendre sur le conducteur de tension de référence 67 une quantité de bruit dont l'importance est inacceptable pour un CNA à haute précision tel qu'un CNA à 16 bits, de sorte qu'il est souhaitable de prévoir un condensateur externe de filtrage afin d'éliminer ce bruit avant d'utiliser la tension de réfé- rence pour produire la tension VB2 de la ligne 13. Il serait idéal de brancher un condensateur ex- terne de filtrage à la base du transistor à charge d'émet- teur 51 qui est le meilleur point à haute impédance. La va- leur élevée de résistance (résistances 59 et 61) qui existe entre la base de ce transistor à charge d'émetteur 51 et la tensihon de référence tres bruyante du conducteur 67 forme- ralt alors, en association ive-z le condensateur de filtrage, un filtre RC passe-bas. Le point idéal de branchement d'un potentiomètre externe tel que le potentiomètre 48 serait l'émetteur d'un transistor à charge d'émetteur (non représenté) dont la base serait référencée sur le conducteur 67. Malheureusement, cette démarche "idéale" conduit à utiliser deux broches du boîtier. Le branchement d'un potentiomètre externe tel que le potentiomètre 48 à la base du transistor à charge d'émetteur 51 (point idéal de bran- chement d'un condensateur externe de filtrage) conduirait à charger de façon inacceptable le conducteur 60, en pro- voquant une variation de VB2. Le circuit représenté sur la figure 1 répond efficacement à ces exigences contradictoires en prévoyant une résistance 61 de 500 ohms entre l'émetteur du transis- tor à charge d'émetteur 62 et le conducteur 49. Cette résistance de 500 ohms évite que la très basse impédance d'émetteur du transistor à charge d'émetteur 62 ne soit présentée au condensateur externe de filtrage 50, et per- met d'effectuer un filtrage efficace du bruit sur le con- ducteur 49 au moyen d'un condensateur relativement petit ayant une capacité d'à peu près 0,1 microfarad. Pour des valeurs de résistance du potentiomètre 48 égale à 1 mégohm ou davantage, la charge effective imposée sur le conduc- teur 49 est négligeable. Il va de soi que la présente invention n'est pas limitée à la forme particulière de réalisation décrite et qu'on pourra y apporter diverses modifications sans pour autant sortir de son cadre. Par exemple, si l'on fait en sorte que la tension VB1 du conducteur 70 de la figure 1 varie avec la température d'une manière prédéterminée, on peut faire varier de la même manière le décalage pra- tiquement constant de niveau effectué par la résistance 19 de décalage de niveau. REVENDICATIONS 1. Convertisseur numérique-analogique comprenant: i) plusieurs circuits de bit (3A, 3B) comportant chacun une résistance (12) déterminant, pour ce circuit de bit, un courant de bit traversant un transistor (10) monté en source de courant dont l'émetteur est connecté à la résistance et le collecteur est connecté à un circuit (4) commutateur de courant de bit qui aiguille ce courant de bit vers un conducteur de sommation (24) en réponse à un signal d'entrée numérique, ce circuit commutateur de cou- rant de bit comprenant des premier -(5) et deuxième (6) transistors dont les émetteurs sont connectés au collecteur du transistor monté en source de courant, et ii) un circuit de polarisation produisant une ten- sion de polarisation et l'appliquant à la base du deuxième transistor de chacun des circuits commutateurs de courant de bit; caractérisé en ce que chaque circuit de bit comprend: çoit le signal d'entrée numérique et dont l'anode est cou- plée à une résistance de tirage (17) et à la base d'un troisième transistor (18); {b) une résistance (19) de décalage de niveau dont une première borne est couplée à l'émetteur du troi- sième transistor et la seconde borne. est couplée à la base du premier transistor (5) du circuit commutateur de courant de bit; et (c) des moyens de source de courant à com- pensation couplés à la seconde borne de la résistance de décalage de niveau pour faire passer un courant de décalage dans la résistance de décalage de niveau et faire varier le courant de décalage de niveau de façon à lui faire en- gendrer une chute de tension pratiquement constante aux bornes de la résistance de décalage de niveau malgré les variations de valeur de la résistance de décalage de niveau dues aux variations de la température et des paramètres de fabrication. 2. Convertisseur numérique-analogique selon la revendication 1, caractérisé en ce que les premier, deu- xième et - troisième transistors sont des transistors NPN. 3. Convertisseur numérique-analogique selon la revendication 2, caractérisé en ce que les moyens à compen- sation comprennent un circuit (31) de miroir de courant du type NPN comprenant un quatrième transistor NPN (20) dont la base est connectée à la base d'un cinquième transistor NPN (27), les émetteurs des quatrième et cinquième transistors NPN étant couplés à une ligne de première tension d'alimen- tation, et le courant de décalage de niveau passe dans le collecteur du quatrième transistor NPN en réponse à un pre- mier courant de commande passant dans le collecteur du cin- quième transistor NPN. 4. Convertisseur numérique-analogique selon la revendication 3, caractérisé en ce que les moyens à compen- sation comprennent un circuit (32) de miroir de courant du type PNP comprenant un premier transistor PNP (33) dont la base est connectée à la base d'un deuxième transistor PNP (34), les émetteurs des premier et deuxième transistors PNP étant couplés à une ligne de seconde tension d'alimentation, le premier courant de commande passant également dans le premier transistor PNP en réponse à un deuxième courant de commande passant dans le collecteur du deuxième transistor PNP. 5. Convertisseur numérique-analogique selon la revendication 4, caractérisé en ce que les moyens à compen- sation comprennent des moyens (63) pour appliquer une ten- sion de référence sur un conducteur (39) de tension de référence, et un sixième transistor NPN (38) dont la base est connectée au conducteur de tension de référence et dont l'émetteur est couplé à l'une des bornes d'une résistance (40) de commande de courant, l'autre borne de la résistance de commande de courant étant couplée à la ligne de première tension d'alimentation, la résistance de commande de cou- rant étant du même type que la résistance de décalage de niveau et lui étant proportionnée, le sixième transistor NPN coopérant avec la résistance de commande de courant et la première tension d'alimentation pour produire le cou- rant de commande dans la résistance de commande de courant. 6. Procédé pour commuter des courants de bit dans un circuit de conversion numérique-analogique, caractérisé en ce qu'il comprend les étapes consistant à: (a) appliquer un niveau d'entrée à une première borne d'un circuit commutateur d'entrée pour engendrer un premier ou un second niveau de signal sur une seconde borne du circuit commutateur d'entrée;- (b) appliquer le niveau de signal présent sur la seconde borne du circuit commutateur d'entrée à la base d'un premier transistor dont l'émetteur est connecté à une résistance de décalage de niveau; et (c) faire passer un courant de décalage de niveau dans la résistance de décalage de niveau de façon à engen- drer une chute de tension pratiquement constante aux bornes de la résistance de décalage de niveau, et à ajuster le courant de décalage de niveau -pour compenser les variations de valeur de la résistance de décalage de niveau dues aux variations de la température et aux variations des paramètres de fabrication de la résistance de décalage de niveau de manière à garantir que la chute de tension soit pratiquement indépendante de ces variations. 7. Procédé selon la revendication 6, caractérisé en ce qu'il consiste de plus à produire un courant de com- mande en engendrant une chute de tension pratiquement cons- tante aux bornes d'une résistance de commande qui est du même type que la résistance de décalage de niveau et qui est proportionnée à la résistance de décalage de niveau, et à utiliser le courant de commande pour piloter des cir- cuits de miroir de courant qui produisent le courant de décalage de niveau.