FR 2578671 A1 19860912 FR 8503227 A 19850305 ! CIRCUIT DE COMMANDE D'UN PANNEAU A PLASMA DE TYPE ALTERNATIF La présente invention concerne un circuit de commande d'un panneau à plasma de type alternatif. Les panneaux à plasma de type alternatif sont bien connus de l'art antérieur. Par les demandes de brevet n 81.19941 et n 83.09289, publiées sous les numéros 2.515.402 et 2.547.091, au nom de. THOMSON-CSF, on connait des circuits de commande de panneaux à plasma de type alternatif. Ces circuits de commande utilisent des circuits intégrés qui sont différents pour chacun des deux réseaux d'électrodes du panneau. Ainsi sur la figure 1 du premier brevet cité, on a désigné par -la référence X les circuits intégrés reliés aux électrodes xl à xn du panneau et par la référence Y les circuits intégrés reliés aux électrodes Y1 à Yn- De même, on connait, par exemple par l'article de la revue "Electronique et Applications Industrielles" n 276, du 15 Novembre 1979, pages 26 à 28, qui est intitulé " Les circuits de commande d'afficheurs à panneau à plasma", des circuits intégrés de commande de panneaux à plasma, fabriqués par Texas Instruments. Il s'agit des circuits SN 75500 N et SN 75501 N. Le circuit SN 75500 N est destiné à commander les colonnes du panneau et le circuit SN 75501 N est destiné à commander les lignes du panneau. Il est bien connu des spécialistes que le circuit SN 75501 N peut être utilisé pour commander les lignes et les colonnes. Mais comme ce circuit n'est pas prévu pour cet usage, cela pose des problèmes, de signaux de commande notamment. La présente invention propose un circuit intégré conçu pour fonctionner avec les deux réseaux d'électrodes du panneau, sans complication des commandes, et qui ne présente donc pas les incon- vénients du circuit Texas SN 75501 N. La présente invention concerne un circuit de commande d'un panneau à plasma de type alternatif, assurant l'élaboration des signaux d'entretien, et des signaux sélectifs, d'inscription et d'ef- facement du panneau, ces signaux étant appliqués entre deux électrodes appartenant à un premier et un second réseaux d'élec- trodes orthogonaux, ce circuit de commande comportant des circuits intégrés munis notamment d'un circuit logique définissant le signal à exécuter, sa durée et les électrodes sur lesquelles ce signal sera actif; caractérisé en ce que: - les mêmes circuits intégrés sont utilisés pour le premier et le second réseau d'électrodes; - sur le premier réseau, les circuits intégrés participent à l'élaboration des signaux sélectifs et transmettent la tension de référence des signaux d'entretien; - sur le second réseau, les circuits intégrés participent à - l'élaboration des signaux sélectifs, transmettent la tension en créneaux des signaux d'entretien et leur tension de référence est flottante, c'est-à-dire qu'elle suit les signaux d'entretien et que, lors de l'élaboration des signaux sélectifs, elle suit le potentiel le plus bas qu'il soit possible d'appliquer aux électrodes; - les circuits logiques reçoivent un signal indiquant si le circuit intégré est utilisé sur le premier ou sur le second réseaux d'élec- trodes, de façon à ce que dans le cas d'une utilisation sur le premier réseau, les électrodes actives soient portées au niveau haut par rapport aux électrodes non-actives, et dans le cas d'une utilisation sur le second réseau, les électrodes non-actives soient portées au niveau haut par rapport aux électrodes actives. D'autre objets, caractéristiques et résultats de l'invention ressortiront de la description suivante, donnée à titre d'exemple non limitatif et illustrée par les figures annexées qui représentent: - les figures 1 à 5, des signaux de commande du panneau; - la figure 6, le schéma d'un mode de réalisation d'un circuit logique selon l'invention. - les figures 7 à 8, deux modes de réalisation de l'organisation d'un panneau à plasma et des circuits associés. Sur les différentes figures, les mêmes repères désignent les mêmes éléments, mais, pour des raisons de clarté, les cotes et proportions des divers éléments ne sont pas respectées. Sur la figure 1, on a représenté les signaux d'entretien d'inscription et d'effacement qui sont appliqués aux cellules du panneau. Les panneaux à plasma comportent un grand nombre de cellules disposées sous forme matricielle. Chaque cellule est cons- tituée par l'espace gazeux situé à l'intersection de deux électrodes appartenant aux deux réseaux d'électrodes orthogonaux du panneau. Chaque cellule se trouve soumise à des signaux de commande Vx - Vy, représentés-sur la figure 1, et constitués par la différence des tensions Vx et Vy appliquées aux deux électrodes entre lesquelles elle se trouve. En ce qui concerne les signaux d'inscription et d'effacement, sur la figure 1, on a représenté en pointillés les signaux Vx -Vy qu'il faut appliquer pour inscrire ou effacer une cellule et on a représenté -par des astérisques les signaux Vx - Vy à appliquer aux cellules qui y ne doivent pas être inscrites, ni effacées. Sur les figures 2 à 5, on a également utilisé ces deux modes de représentation pour les signaux sélectifs. Sur les figures 2 et 3, on a représenté les signaux Vx et Vy qui sont appliqués à chacun des réseaux d'électrodes pour obtenir les signaux Vx Vy de la figure 1. Sur la figure 2, on voit que les signaux Vx participent à l'élaboration des signaux sélectifs d'inscription et d'effacement et transmettent la tension de référence des signaux d'entretien c'est-à- dire du O V sur la figure 2. Sur la figure 3, on voit que les signaux Vy participent à l'élaboration des signaux sélectifs d'inscription et d'effacement et transmettent la tension en créneaux des signaux d'entretien. On pourrait intervertir les signaux Vx et Vy. Les signaux d'entretien ne sont pas produits par les circuits intégrés mais par des amplificateurs externes aux circuits intégrés. Les circuits intégrés ne font que transmettre les signaux d'entretien. Dans le cas des signaux Vx et V qui sont représentés sur les y figures 2 et 3, on constate que les circuits intégrés associés à l'un des réseaux d'électrodes, ce sont les électrodes en y, transmettent la totalité des signaux d'entretien alors que les circuits intégrés associés à l'autre réseau d'électrodes, ce sont les électrodes en x, transmettent uniquement la tension de référence des signaux d'entretien. Les circuits intégrés selon l'invention sont réalisés de façon à pouvoir supporter une tension de 100 Volts. On est donc conduit pour obtenir le signal Vy qui évolue entre - 100 V et + 100 V à utiliser une tension de référence flottante Vréf qui suit les signaux d'entretien qui évoluent également entre - 100 V et + 100 V. Cette tension de référence flottante Vréf est représentée sur la figure 4. On constate, par rapport à la tension V de la figure 3, que Vrf suit les signaux d'entretien et que lors de l'élaboration des ref signaux sélectifs, la tension Vréf suit le potentiel le plus bas qu'il soit possible d'appliquer aux électrodes. Sur la figure 5, on a représenté la tension V - Vréf qui évolue entre 0 et 100 V. La comparaison des figures 2 et 5 montre que: - pour le signal Vx, les électrodes actives, c'est-à-dire qui doivent être inscrites ou effacées, sont portées à +100 V au-dessus du niveau des électrodes qui ne sont pas modifiées; - alors que pour le signal (V - Vrf), ce sont les électrodes non y ref modifiées qui sont portées à + 100 V au-dessus des électrodes actives. Dans les deux brevets THOMSON-CSF cités, le circuit de commande d'un panneau à plasma comporte des circuits intégrés associés à des amplificateurs pour l'élaboration des signaux d'en- tretien et chaque circuit intégré comporte notamment un circuit logique définissant le signal à exécuter, sa durée et les électrodes sur lesquelles ce signal sera actif. 2578671 Sur les figures 2 et 3 du brevet THOMSON-CSF 2.515.402 on a représenté la structure générale des circuits intégrés utilisés. Sur la figure 2 du brevet français 2.547.091, on a représenté la structure d'un circuit logique faisant partie d'un circuit intégré. Chaque circuit logique se compose essentiellement de regis- tres à décalages à entrée série et sorties parallèles et d'un système de décodage et de validation. De ce fait, les données ou adresses logiques désignant les électrodes actives et non-actives sont entrées en série dans les registres à décalages et se retrouvent en parallèle sur les sorties des registres qui correspondent respectivement aux électrodes du panneau à plasma. Un ordre définissant le signal d'inscription ou d'effacement à appliquer aux électrodes actives valide alors les sorties parallèles des registres vers un circuit d'interface basse tension/haute tension. Selon l'invention, on prévoit d'appliquer à chaque circuit logique un signal indiquant sur quel réseau d'électrodes est utilisé le circuit intégré dont il fait partie, de façon à ce que: - dans le cas d'une utilisation sur l'un des réseaux, les électrodes actives soient portées au niveau haut par rapport aux électrodes non-actives; - dans le cas d'une utilisation sur l'autre réseau, les électrodes non-actives soient portées au niveau haut par rapport aux électrodes actives. Selon l'invention, on réalise des circuits logiques qui satisfont à la table logique suivante: Strobe Inv Bit du registre Sortie du circuit logique I I état indifférent état haut I 0 " " état bas 0 1 1 état bas 0 I 0 état haut 0 0 1 état haut 0 0 0 état bas Le signal "Strobe" est une entrée du circuit logique qui par convention lorsqu'elle est à "1" indique qu'un circuit intégré n'est pas sélectionné et lorsqu'elle est à "0" indique qu'un circuit intégré est sélectionné. Le signal "Inv" est le signal dont il a été question précédemment qui, par convention, lorsqu'il est à "0" indique qu'un circuit intégré est utilisé sur l'un des réseaux d'électrodes, les électrodes en x qui reçoivent V dans notre exemple et qui lorsqu'il est à "1" X indique qu'un circuit intégré est utilisé sur l'autre réseau d'élec- trodes, les électrodes en y qui reçoivent Vy dans notre exemple. Un bit du registre à décalage est, par convention, à l'état I si l'on désire activer une électrode et à l'état 0 si l'on ne désire pas activer une électrode. Sur la figure 6, on a représenté un exemple de réalisation d'un circuit logique selon l'invention. On a désigné par la référence 1 le registre à décalage à entrée série des données D et à sorties parallèles. Ce registre reçoit un signal d'horloge H. L'acquisition des données dans le registre et l'application d'un ordre aux électrodes du panneau sont dissociés dans le temps. Les données D sont entrées en série dans le registre au rythme de l'horloge d'acquisition des données H. Un bit du registre est réservé à chaque électrode commandée. Ce circuit logique comporte de façon classique un- circuit de décodage et de validation 6 qui, pendant la durée du signal à exécuter, valide ou non les sorties qui vont vers l'interface basse tension/haute tension, BT/HT, référence 5; cet interface permet d'appliquer directement aux électrodes des signaux d'amplitude V. L'accès au panneau se fait donc par segments de points en lignes et en colonnes. Chaque point de ces segments est défini comme actif ou non par un bit d'un registre à décalage. Dans le mode de réalisation de la figure 6, le système de décodage et de validation 6 comporte des circuits ET inversés 2. Chaque circuit 2 est relié à l'une des sorties du registre 1 et à la Z578671 sortie d'un inverseur 3 qui reçoit le signal Strobe. Cette information est commune à tous les circuits 2 faisant partie du même circuit intégré. Un circuit OU exclusif inversé 4 reçoit la sortie d'un circuit 2 et le signal Inv qui est généralement le même pour un même circuit intégré. Les sorties des circuits OU exclusif inversé 4 sont reliés à l'interface basse tension/haute tension 5. Selon que le circuit intégré est destiné à produire un signal Vx ou Vy, on peut relier en permanence le signal Inv au niveau haut ou au niveau bas. Il est aussi possible si l'on ne désire pas utiliser une broche de chaque circuit intégré pour rentrer l'information Inv de réaliser deux types de circuits intégrés, pour l'un des types l'entrée Inv sera connectée de façon interne au niveau haut et pour l'autre type, la broche Inv sera connectée de façon interne au niveau bas. Lors de la réalisation des circuits intégrés; c'est seulement lors de la réali- sation du dernier niveau de masques, qui est le niveau d'inter- connexions, qu'existera une différence. Il est également possible de rentrer le signal Inv en série avec les données D. Il faut alors une mémoire pour maintenir ce signal sur l'entrée des circuits 2. On peut bien sûr envisager diverses variantes du schéma de la figure 6 qui satisfont à la table logique établie précédemment. Dans le brevet 2.547.091 déjà cité, il est expliqué comment faire fonctionner un panneau à plasma en mode surimpression ou/et en mode remplacement. Le panneau à plasma muni d'un circuit de commande selon l'invention peut fonctionner selon ces deux modes. Sur la figure 7, on a représenté de façon schématique un panneau à plasma 7 entouré des circuits intégrés 8 de son circuit de commande. Les amplificateurs associés aux circuits intégrés ne sont pas représentés. Chaque circuit intégré permet de commander généralement 32 électrodes. Sur la figure 7, les circuits intégrés commandant l'un des réseaux d'électrodes ont leur broche Inv reliée au niveau bas, c'est- à-dire à la masse du dispositif et les circuits intégrés commandant l'autre réseau d'électrodes ont leur broche Inv reliée au niveau haut, à une tension Vccl Le signal "strobe" est propre à chaque circuit intégré. Sur la figure 7, on a représenté les signaux Stly, St2y... Stnriy et les Stix, St2x...Stnx. Les données Dx et D et les signaux d'horloge H et H x y x y utilisent une même connexion pour les circuits intégrés d'un même réseau. Le panneau représenté sur la figure 7 fonctionne en mode surimpression. Sur la figure 8, on a représenté de façon schématique un 1 panneau à plasma 7 entouré de circuits intégrés 8 dans le cas o l'on désire fonctionner dans le mode remplacement d'images par lignes complètes. En ce qui concerne les circuits intégrés disposés verticalement qui commandent les lignes du panneau, on retrouve les mêmes connexions que dans le cas de la figure 7. Les entrées Inv sont reliées au niveau haut à Vcc1. Les entrées "Strobe" Stly, St2y Stny sont propres à chaque circuit intégré, et les données Dy, les signaux d'horloge Hy sont envoyées sur une seule connexion pour tous les circuits intégrés. En ce qui concerne les circuits intégrés disposés horizon- talement qui commandent les colonnes du panneau, on constate les modifications suivantes: - le signal Inv n'est pas en permanence au niveau haut ou au niveau bas. Le signal Inv est un signal logique commandé; chaque circuit intégré reçoit séparément ses données Dlx, D2x. Dnx, par contre le signal d'horloge Hx reste commun aux circuits intégrés reliés à un même réseau d'électrodes; - les broches Strobe de tous les circuits intégrés reçoivent le..DTD: même signal Stx. Pour effectuer un remplacement d'image comme cela a été expliqué dans le brevet 2.547.091 déjà cité, on procède de la façon suivante: - on charge les registres à décalages des circuits intégrés commandant les colonnes avec la nouvelle image à afficher; - simultanément ou non, on charge le registre d'un circuit commandant les lignes avec l'adresse d'une ligne; on efface les points complémentaires des points à inscrire en appliquant un signal Inv au niveau haut aux circuits commandant les colonnes en même temps qu'on applique un signal Strobe à 0; - on rend simultanément active la ligne sélectionnée en mettant le signal Strobe à 0; - immédiatement après, on inscrit la nouvelle image en mettant à 0 les signaux Inv et Strobe des circuits commandant les colonnes en même temps que la ligne sélectionnée est activée. On réalise ainsi de façon simple un remplacement d'image de tous les points d'une ligne du panneau. Ceci est particulièrement intéressant pour réaliser une gestion de l'image de type vidéo. Un petit nombre de signaux permet de réaliser la commande du panneau. Un seul signal individuel est nécessaire par circuit intégré: le signal données Dix pour les circuit commandant les colonnes et le signal Strobe pour les circuits commandant les lignes. Comme cela avait été exposé dans le brevet cité, on peut réaliser ainsi des effacements et des inscriptions rapprochées. REVENDICATIONS 1. Circuit de commande d'un panneau à plasma de type alternatif, assurant l'élaboration des signaux d'entretien, et des signaux sélectifs, d'inscription et d'effacement du panneau, ces signaux étant appliqués entre deux électrodes appartenant à un premier et un second réseaux d'électrodes orthogonaux, ce circuit de commande comportant des circuits intégrés munis notamment d'un circuit logique définissant le signal à exécuter, sa durée et les électrodes sur lesquelles ce signal sera actif; caractérisé en ce que: ele- les mêmes circuits intégrés (8) sont utilisés pour le premier et le second réseaux d'électrodes; - sur le premier réseau, les circuits intégrés participent à l'élaboration des signaux sélectifs et transmettent la tension de référence (O V) des signaux d'entretien; - sur le second réseau, les circuits intégrés, participent à l'élaboration des signaux sélectifs, transmettent la tension en créneaux des signaux d'entretien et leur tension de référence est flottante, c'està-dire qu'elle suit les signaux d'entretien et que, lors de l'élaboration des signaux sélectifs, elle suit le potentiel de plus bas qu'il soit possible d'appliquer aux électrodes; - les circuits logiques (6) reçoivent une signal (Inv) indiquant si le circuit intégré (8) est utilisé sur le premier ou sur le second réseaux d'électrodes, de façon à ce que dans le cas d'une utilisation sur le premier réseau, les électrodes actives soient portées au niveau haut par rapport aux électrodes non-actives et dans le cas d'une utilisation sur le second réseau, les électrodes non-actives soient portées au niveau haut par rapport aux électrodes actives. 2. Circuit selon la revendication 1, caractérisé en ce que le niveau haut égale + 100 Volts. 3. Circuit selon l'une des revendications 1 ou 2, caractérisé en ce que les circuits logiques (6) satisfont à la table logique suivante o: - le signal "Strobe" est une entrée du circuit logique qui par convention lorsqu'elle est à "1" indique que le circuit intégré n'est pas sélectionné et lorsqu'elle est à 1O"0 indique que le circuit intégré est sélectionné; - le signal "Inv" est le signal reçu par le circuit logique qui par convention à "0" indique que le circuit intégré est utilisé sur le premier réseau d'électrodes et à "1" indique que le circuit intégré est utilisé sur le second réseau d'électrodes; - un bit du registre à décalages (1) faisant partie du circuit logique est, par convention, à l'état I si l'on désire activer une électrode et à l'état 0 si l'on ne désire pas activer une électrode. Strobe Inv Bit du registre Sortie du circuit logique I I état indifférent état haut O " " état bas 0 I I état bas 0 I O état haut 0 0 I état haut 0 0 O état bas 4. Circuit selon l'une des revendications 1 à 3, caractérisé en ce qu'il comporte deux types de circuits intégrés dans lesquels ledit signal (Inv) appliqué aux circuits logiques est appliqué de façon interne. 5. Circuit selon l'une des revendications I à 3, caractérisé en ce que ledit signal (Inv) est appliqué aux circuits logiques, multi- plexé avec les données qui sont entrées dans le registre. 6. Circuit selon l'une des revendications 3 à 5, caractérisé en ce que chaque circuit logique comporte un circuit de décodage et de validation (6) avec: - un circuit ET inversé (2), relié à l'une des sorties du registre et à la sortie d'un inverseur (3) qui reçoit le signal Strobe; - un circuit OU exclusif inversé (4) qui reçoit la sortie d'un circuit ET inversé (2) et le signal Inv.