FR 2575836 A1 19860711 FR 8500254 A 19850109 Appareil de traitement de signaux La présente invention concerne un appareil de traitement de signaux destiné à réaliser une discrimination sélective entre divers signaux d'entrée de fréquences différentes ayant la forme d'onde d'impulsions rectangulaires avec des valeurs logiques binaires de "1" et "0" ou la forme d'onde d'un courant alternatif usuel, et à établir un signal de sortie précisant la fréquence et la nature de chaque signal d'entrée. Plus précisé- ment, elle concerne un appareil apte à multiplier ou diviser la-fréquence de chaque signal d'entrée et à produire, par l'intermédiaire d'un filtre passe-bande, un signal de sortie précisant la fréquence du signal d'entrée. Dans un appareil de traitement de signaux classique destiné à réaliser une discrimation sélective entre une variété de signaux d'entrée de fré- quences différentes et à produire un signal de sortie précisant la fréquence de chaque signal d'entrée en cours de réception, il est de pratique courante d'introduire les signaux d'entrée en parallèle sur une pluralité de filtres passe-bande prévus respectivement en fonction de la nature des signaux d'entrée et aptes à permettre le passage de signaux ayant les fréquences correspondantes de sorte que le signal d'entrée reçu est discriminé de manière sélective selon sa fréquence, un circuit redresseur étant prévu dans un étage postérieur à chacun des filtres passe-bande pour redresser et lisser individuellement le signal de sortie du filtre passe-bande associé, engendrant ainsi un signal de sortie présentant des valeurs logiques bi- naires de "1" et "0". Toutefois, du fait qu'un tel appareil de traitement de signaux fait nécessairement appel à un circuit de traitement comprenant au moins des filtres passe-bande et des circuits redresseurs pour toute la gamme des signaux d'entrée à traiter, l'appareil devient fatalement coûteux et encom- brant. Il existe un autre inconvénient en ce que chaque filtre passebande est d'une dimension importante, notamment si le signal qu'il reçoit se trouve dans une plage de basses fréquences. Un but de la présente invention est par conséquent de réaliser un appareil de traitement de signaux perfectionné, de structure simplifiée, qui soit apte à traiter divers signaux d'entrée de fréquences différentes dans un circuit de traitement commun et à produire un signal de sortie pré- cisant la.fréquence du signal reçu en entree. Un appareil de traitement de signaux conforme à la présente invention est d'une nouvelle conception caractérisée en ce que la fréquence de chaque signal d'entrée est multipliée ou divisée dans un circuit convertisseur de fréquence dont les multiplicateurs ou diviseurs sont modifiés selon une séquence répétée par un circuit de commande. Le signal, ainsi converti en fréquence, est appliqué sur un circuit de traitement commun dont le signal de sortie est discriminé de manière sélective par un signal de commande synchronisé avec la modification des multiplicateurs ou des diviseurs du circuit convertisseur de fréquence, et l'on obtient ainsi un signal de sortie précisant la fréquence du signal reçu en entrée. D'autres avantages et caractéristiques de la présente invention ressortiront de la description détaillée qui suit, faite à titre d'exemple non limitatif, en référence aux dessins annexés dans lesquels: - la figure 1 est un schéma synoptique d'un mode de réalisation d'un appareil de traitement de signaux conforme à la présente invention; - les figures 2a à 2f représentent les formes d'ondes de signaux électriques traités par l'appareil de la figure 1; et - la figure 3 montre un exemple d'une configuration d'un circuit convertisseur de fréquence. La figure 1 est un schéma.synoptique d'un appareii de traitement de signaux réalisé conformément à la présente invention pour discriminer de manière sélective n sortes de signaux d'entrée à ondes rectangulaires A1, A2 -à-An de fréquences F1, F2---Fn, l'un au moins de ces signaux d'entrée Al, A2----An étant appliqué sur une borne 1. Le signal d'entrée sur la borne 1 est appliqué en parallèle sur un premier et un second circuits convertisseurs de fréquences 2, 3 qui assurent la multiplication ou la division des fréquences, le signal converti en fréquence étant introduit dans des premier et second circuits de traite- ment 4, 5. Ces circuits de traitement 4, 5 sont connus et comprennent des filtres passe-bande 41, 51, des détecteurs de niveau 42, 52 tels que des basculés de Schmitt, pour détecter les niveaux des signaux de sortie des filtres passe-bande 41, 51 et des circuits redresseurs 43, 53, destinés à redresser et lisser les signaux de sortie des détecteurs de niveau 42, 52. Les signaux de -ortie des deux circuits convertisseurs de fréquence 2, 3 de l'étage précédent sont appliqués respectivement aux filtres passe- bande 41, 51. Chacun des premier et second circuits convertisseurs de fréquence 2, 3 a pour r8le de multiplier ou diviser la fréquence du signal d'entrée. Les multiplicateurs ou diviseurs du premier circuit convertisseur de fréquence sont modifiés séquentiellement par des signaux de commande issus d'un premier circuit de commande 6, tandis que ceux du seond circuit convertisseur de fréquence 3 sont modifiés séquentiellement par des signaux de commande issus d'un second circuit de commande 7. Chacun des circuits convertisseurs de fréquence 2, 3 présente une nouvelle configuration selon laquelle le signal d'entrée est d'abord converti sous forme numérique en code binaire ou analogue, ce signal converti est ensuite inscrit dans une mémoire vive RAM, puis le signal inscrit est extrait à une vitesse fonction du signal de commande et le signal extrait est converti en un signal analogique afin d'engendrer un signal de sortie. Le signal appliqué par le premier circuit de commande 6 au premier circuit convertisseur de fréquence 2 est constitué de n sortes de signaux de commande B1, B2--- Bn qui correspondent respectivement aux n sortes de signaux d'entrée A1, A2 --- An appliqués sur la borne 1 et sont délivrés selon une séquence répétée. Il en résulte que le premier circuit convertis- seur de fréquence 2 est commandé de façon que ses multiplicateurs ou divi- seurs sont modifiés selon une séquence répétée pour prendre les valeurs N1, N2 --- Nn correspondant respectivement aux n sortes de signaux A1, A2 --- An. Les multiplicateurs ou diviseurs N1, N2 -- Nn du premier circuit convertisseur de fréquence 2 sont établis de manière sélective pour qu'après chaque conversion de fréquence des signaux individuels, chacune des fré- quences multipliées ou divisées N1. F1, N2. F2 ----Nn. Fn coïncide avec la fréquence centrale du filtre passe-bande 41. Par conséquent, lorsqu'un signal A1 par exemple est appliqué comme signal d'entrée sur la borne 1, la fréquence F1 du signal A1 est multipliée ou divisée par N1 à chaque arrivée d'un signal de commande B1 et le signal résultant de fréquence N1. F1 est introduit dans le filtre 41 pour le traverser. Par conséquent, un signal d'impulsions de fréquence N1.F1 est engendré par le circuit de dé- tection de niveau 42 dans l'intervalle entre la génération d'un signal de commande B1 et la génération du signal suivant B2 de sorte que la sortie du circuit redresseur 43 n'est portée à la valeur logique "1" que pendant la présence sur l'entrée de ce dernier, d'un tel signal d'impulsions ou est portée à la valeur logique "0" en l'absence d'un tel signal d'impulsions. Si les signaux d'entrée appliqués sur la borne 1 sont de plusieurs sortes, par exemple dans le cas d'une combinaison de signaux Al et A2, un signal d'impulsions est produit sur la borne de sortie du circuit de détection de niveau 42 à chaque fois que les signaux de commande B1 et B2 sont générés, de sorte que la sortie du circuit redresseur 43 est portée à la valeur logique "1" seulement lors de la présence de ces signaux d'impulsions sur l'entrée de ce dernier à la valeur logique "0" à tout autre moment. Par conséquent, lorsqu'une pluralité de signaux sont appliqués sur le premier circuit convertisseur de fréquence 2, un signal résultant de valeur logique "l", obtenu sur la borne de sortie du premier circuit de traitement 4, de- vient un signal de division du temps. Le premier circuit de commande 6, apte à produire selon une séquence répétée des signaux de commande B1, B2 --- Bn de valeur logique "1", comprend- unehorloge destinée à générer des impulsions d'horloge de fréquence fixe, et un compteur en anneau à n bits piloté par ces impulsions d'horloge pour fonctionner pas à pas selon une séquence repétée. Les signaux de sortie du compteur en anneau présentant la valeur logique "1" dans chaque bit peuvent être utilisés comme signaux de commande B1, B2 ---Bn. A la sortie du premier circuit de traitement 4, est prévu un cir- cuit sélecteur 8 destiné à produire un signal représentant la fréquence du signal appliqué au premier circuit convertisseur de fréquence 2, et un circuit discriminateur 9 est prévu à la sortie du circuit sélecteur 8 pour évaluer le résultat de la sélection faite par le circuit sélecteur 8. Le circuit sélecteur 8 comprend n étages de circuits de verrouillage 81 82....8n correspond respectivement aux n sortes de signaux A1, A2,... An. Chacun des circuits de verrouillage 81, 82,...8n reçoit, sur sa borne de données, le signal de sortie du premier circuit de traitement 4, ainsi que le signal associé parmi les signaux de commande B1, B2.... Bn, com- me signal de synchronisation et, à chaque fois qu'arrive un signal de commande B1, B2,... Bn, il intervient pour maintenir l'état des données de valeur logi- que "1" ou "0" obtenues sur la borne de sortie du circuit redresseur 43. Le circuit discriminateur 9 comprend n étages de portes ET à deux entrées 91, 92.. 9n associées respectivement aux circuits de verrouillage 81, 82.. . 8n du circuit sélecteur 8. Les portes ET 91 92. 9n sont respectivement reliées aux circuits de verrouillage 81 8..2 8n et reçoivent les signaux de sortie des circuits de verrouillage associés sur l'une de leurs bornes d'entrée tout en recevant en commun le signal de sortie du second circuit de traitement 5 sur leur seconde borne d'entrée. Sur les n sortes de signaux de commande C1, C2... Cn correspondant respectivement aux n sortes de signaux A1, A2... An, ceux envoyés par le second circuit de commande 7 au second circuit convertisseur de fréquence 3 se rapportent aux circuits qui maintiennent la valeur logique "1". Par con- séquent, si un seul circuit maintient la valeur logique "1", un seul signal de commande correspondant est émis par celui-ci. Toutefois, lorsque plusieurs circuits maintiennent la valeur logique "1", plusieurs signaux de commande correspondants sont émis par ceux-ci selon une séquence répétée. Ainsi, en fonction des signaux de commande C1, C2,... Cn émis par le second circuit de commande 7, des multiplicateurs ou diviseurs du second circuit convertis- seur de fréquence 3 prennent les valeurs M1, M2,... Mn qui correspondent respectivement aux n sortes de signaux A1, A2,... An. Les multiplicateurs ou diviseurs M1, M2... Mn du circuit convertis- seur de fréquence 3 sont établis de manière sélective de telle façon qu'après la conversion de fréquence des signaux individuels, chacune des fréquences multipliées ou divisées M1. F1, M2. F2,... Mn. Fn coïncide avec la fréquence centrale du filtre passe-bande 51. Dans l'appareil de traitement de signaux conforme à la présente invention, o la génération séquentielle des signaux de commande par le premier circuit de commande 6 est répétée, comme le montrent les figures 2a, 2b et 2c, les multiplicateurs ou diviseurs Ni, N2... Nn du premier circuit convertisseur de fréquence 2 sont modifiés selon une séquence répétée comme le montre la figure 2d. Par conséquent, lorsque le signal d'entrée appliqué sur la borne 1 n'est qu'un simple signal A de fréquence F1, le signal de sortie du premier circuit convertisseur de fréquence 2 est converti de façon à avoir une fréquence N1. F1 à chaque fois qu'est généré un signal de commande B1 et est ensuite appliqué au filtre passe-bande 41 qu'il tra- verse, de sorte que le signal de sortie du premier circuit de traitement 4 n'est porté à la valeur logique "1" qu'en présence du signal de commande B1 et passe à la valeur logique "0" à tout autre instant, comme le montre la figure 2e. Du fait que la sortie du premier circuit de traitement 4 passe à la valeur logique "1" en réponse au signal de commande B1 qui lui est appliqué, le circuit de verrouillage 8 maintient la valeur logique "1", comme le montre la figure 2f, tandis que chacun des autres circuits de ver- rouillage 81... 8n maintient la valeur logique "0" obtenue à la sortie du premier circuit de traitement-4 en réponse respectivement aux signaux de commande correspondants B2... Bn. Il s'ensuit que le second circuit de com- mande 7 produit un signal de commande C1 pour initialiser un multiplicateur ou un diviseur M1 du second circuit convertisseur de fréquence 3, de sorte qu'un signal ayant une fréquence convertie M1. F1 est envoyé au second cir- cuit de traitement 5 avant d'être introduit dans le filtre passe-bande 51, et qu'un signal de valeur logique "1" est délivré par le second circuit de traitement 5. Par conséquent, en ce qui concerne le circuit discriminateur 9, seule la sortie de la porte ET 91 passe à la valeur logique "1", signalant que le résultat de la sélection faite par le circuit sélecteur 8 a été corri- gé et que le signal appliqué au premier circuit convertisseur de fréquence 2 présente une fréquence Fl. Lorsque le signal d'entrée appliqué sur la borne 1 passe d'un signal A1 de fréquence F1 à un signal A2 de fréquence F2 par exemple, le premier circuit convertisseur de fréquence 2 produit, en réponse à chaque arrivée d'un signal de commande B2, un signal d'une fréquence convertie (N2.F2) qui est autorisé à traverser le filtre passe-bande 41 du premier circuit de traitement 4, alors que le second circuit de traitement 4 produit un signal de valeur logique "1". Par conséquent, en ce qui concerne le circuit sélec- teur 8, le circuit de verrouillage 82 seul maintient la valeur logique "1" tandis que chacun des autres circuits de verrouillage maintient la valeur logique "0". Par conséquent, le second circuit de commande 7 produit un signal de commande C2 destiné à initialiser un multiplicateur ou un diviseur M2 du second circuit convertisseur de fréquence 3, pour que le second cir- cuit de traitement 5 produise un signal de sortie de valeur logique "1". Ainsi, en ce qui concerne le circuit discriminateur 9, la sortie de la porte ET 92 seule émet un signal logique "1", signalant que le résultat de la sélection faite par le circuit sélecteur 8 a été corrigé et que le signal appliqué sur l'entrée du premier circuit convertisseur de fréquence 2 pré- sente une fréquence F2. Si le signal d'entrée appliqué sur la borne 1 est une combinaison des signaux A1 et A2 ayant respectivement des fréquences F1 et F2, la sor- tie du premier circuit de traitement 5 passe à une valeur logique "1" en réponse à chaque arrivée des signaux de commande B1 et B2, de la même manière que précédemment, de sorte que les circuits de verrouillage 81, 8 1'2 du circuit sélecteur 8 maintiennent la valeur logique "1" tandis que tout autre circuit de verrouillage maintient la valeur logique "O". Par conse- quent, le second circuit de commande 7 produit des signaux de commande B1 et B2 en alternance, afin d'initialiser tour à tour les multiplicateurs ou diviseurs M1, M2 du second circuit convertisseur de fréquence 3, pour que le second circuit de traitement 5 produise un signal de sortie de valeur logique "1". Ainsi, les portes ET 91 92 du circuit discriminateur 9 fournis- sent des signaux de valeur logique "1", signalant que le résultat de'la sélec- tion faite par le circuit sélecteur 8 a été corrigé et que les signaux appli- qués sur l'entrée du premier circuit convertisseur de fréquence 2 présentent des fréquences F1 et F2 respectivement. On va décrire maintenant en se référant à la figure 3, un mode de réalisation du premier circuit convertisseur de fréquence 2 faisant appel à une mémoire vive "RAM' comme moyen de stockage. Il va de soi que le second circuit convertisseur de fréquence 3 peut avoir la même configura- tion que le premier circuit convertisseur de fréquence 2. Le circuit convertisseur de fréquence 2 comprend, en plus de la mémoire vive 20 déjà mentionnée, un convertisseur analogique-numérique 21 destiné à convertir le signal de sortie d'un circuit de réception, en l'occurrence la borne, en données numériques à n bits, un circuit de com- mutation 22 situé du c8té entrée-sortie de données de la mémoire vive 20, un second circuit de commutation 23 situé du côté entrée de signaux d'a- dressage de la mémoire vive 20, un circuit de verrouillage 24 destiné à maintenir les données numériques émises par la mémoire vive 20 par l'inter- médiaire du circuit de commutation 22, un convertisseur numérique analogique destiné à convertir les données numériques maintenues en données analo- giques, un circuit de commande de mémoire 26 destiné à produire un signal de commande d'écriture/lecture W/R, un signal d'horloge CP et deux sortes de signaux d'adressage ADW, ADR, un inverseur 27 destiné à inverser le signal de commande d'écriture/lecture W/R, et une porte ET 28 destinée à envoyer au circuit de verrouillage 24 un signal ET qui est le produit logique du signal issu de l'inverseur 27 et du signal d'horloge CP. Le signal de commande d'écriture/lecture W/R est un signal binaire pouvant avoir des valeurs logiques "1" et "0" qui indiquent respectivement un mode écriture et un mode lecture. Ce signal est établi de façon à pré- senter une valeur logique "1" pendant une durée prédéterminée à une fré- quence fixe afin d'indiquer un mode écriture et à présenter une valeur logique "0" à tout autre instant afin d'indiquer un mode lecture. La fréquence du signal d'horloge CP est modifiée selon une séquence répétée pour prendre les valeurs F1, F2.... Fn en conformité avec les multiplicateurs ou diviseurs N1, N2... Nn correspondant aux-fréquences extraites de la mémoire vive 20. La mémoire vive 20 a une capacité de stockage de L mots x n bits. Pendant la période de valeur logique "0" du signal de commande d'écriture/ lecture W/R, les données stockées dans la zone de la mémoire définie par le signal d'adressage pour la lecture ADR sont introduites en séquence dans le circuit de commutation 22 en synchronisme avec l'avance pas à pas du signal d'adressage ADR. Par contre, lorsque le signal de commande d'écriture/ lecture W/R est inversé pour présenter une valeur logique "1", la sortie du circuit de commutation 22 est inscrite dans la zone de la mémoire définie par le signal d'adressage pour l'écriture ADW. En réponse à l'arrivée de chaque signal de commande d'écriture/ lecture W/R de valeur logique "1", le convertisseur analogique-numérique 21 convertit le signal de sortie du circuit de réception 1 en données numériques et les envoie en parallèle au circuit de commutation 22. Ce circuit 21 est équipé d'autant d'interrupteurs qu'il y a de bits dans les données numéri- ques émises en parallèle par le convertisseur analogique-numérique 21, et une borne commune 22 des interrupteurs individuels est reliée à la borne d'entrée-sortie de données de la mémoire vive 20. Une borne 222 de chaque interrupteur est reliée à une borne de sortie du convertisseur analogique- numérique 21, tandis que son autre borne 223 est reliée à une borne d'entrée du circuit de verrouillage 24. Les bornes 22 et 22 sont normalement mises 1 3 en contact afin de raccorder la mémoire vive 20 au circuit de verrouillage 24 mais, lors de l'arrivée d'un signal de commande d'écriture/lecture W/R de valeur logique "1", les bornes 221 et 222 sont mises en contact pour raccorder la mémoire vive 20 au convertisseur analogique-numérique 21. Le circuit de commutation 23 est équipé d'autant d'interrupteurs qu'il y a de bits dans les signaux d'adressage ADW, ADR, et une borne 231 de chaque interrupteur est reliée à une borne d'entrée des signaux d'adres- sage de la mémoire vive 20, tandis que les bornes 232 et 233 de celles-ci sont reliées respectivement aux bornes de sortie des signaux d'adressage ADW, ADR. Les bornes 231 et 232 sont normalement mises en contact pour en- voyer les signaux d'adressage ADR à la mémoire vive 20 mais, lors de l'arrivée d'un signal de commande d'écriture/lecture W/R de valeur logique "1", les bornes 231 et 232 sont mises en contact pour envoyer le signal d'adressage ADW à la mémoire vive 20. Le circuit de commande de mémoire 26 a, outre la fonction mention- née ci-dessus d'émettre un signal de commande d'écriture/lecture W/R à une fréquence fixe, d'autres fonctions qui consistent à produire un signal d'adressage d'écriture ADW qui avance en synchronisme avec le signal de commande d'écriture/lecture W/R, à produire des signaux d'horloge CP à des fréquences F1, F2... Fn correspondant aux signaux de commande B1, B2... Bn ou C1, C2... Cn issus du circuit de commande 6 ou 7 représentés sur la fi- gure 1 et à produire un signal d'adressage de lecture ADR qui avance en synchronisme avec ces signaux d'horloge. La fréquence du signal d'horloge CP est modifiée de F1 jusqu'à Fn au moins une fois pendant une période du signal de commande d'écriture/ lecture W/R. Le circuit de commande de mémoire 26 comprend, par exemple, un générateur d'impulsions de fréquence fixe, un diviseur de fréquence d'écriture destiné à démultiplier la fréquence du signal d'impulsions issu du généra- teur, un compteur d'adresses d'écriture destiné à compter les signaux de sortie du diviseur de fréquence, n étages de diviseurs de fréquence destinés à démultiplier la fréquence du signal d'impulsions respectivement par des diviseurs prédéterminés N1, N2.... Nn, n étages de portes ET à deux entrées destinées à laisser passer périodiquement les signaux de sortie de n étages de diviseurs de fréquence de lecture à l'aide des signaux de commande B1, B2... Bn, une porte OU destinée à produire un signal OU qui est la somme logique des signaux de sorties de ces portes ET et un compteur d'adresses de lecture destiné à compter les signaux de sortie de la porte OU. Dans ce circuit de commande de mémoire 26, le signal de sortie du diviseur de fréquence d'écriture sert de signal de commande d'écriture/lecture W/R, et les signaux de sortie des compteurs d'adresse d'écriture et de lecture servent respectivement de signaux d'adressage ADW et ADR. En ce qui concerne le circuit convertisseur de fréquence de la figure 3, dans lequel les bornes 221 et 223 sont normalement en contact dans un premier circuit de commutation 22 et les bornes 231 et 233 sont' normalement en contact dans un second circuit de commutation 23, lorsque le signal de commande d'écriture/lecture W/R présente la valeur logique "0", les données stockées dans la zone de mémoire définie par le signal d'adressage ADR sont extraites en séquence de la mémoire vive 20 en synchro- nisme avec l'avance pas à pas du signal d'adressage ADR, et les données numériques sont maintenues par le circuit de verrouillage 24 en réponse à l'arrivée de chaque signal d'horloge CP provenant de la porte ET 28. Par contre lorsque le signal de commande d'écriture/lecture W/R est inversé pour prendre la valeur logique "1", les bornes 221 et 222 sont mises en contact dans le circuit de commutation 22 ainsi que les bornes 231 et 232 dans le circuit de commutation 23, de sorte que la sortie du convertisseur analogique numérique 21 est inscrite dans la zone de la mémoire vive 20 définie par le signal d'adressage ADW. Le circuit de verrouillage 24 répète sa fonction de maintien des données précédentes lors du mode écriture. Conformément à la présente invention, comme on vient de le décrire, la fréquence de chaque signal d'entrée est multipliée ou divisée par le circuit convertisseur de fréquence, les multiplicateurs ou diviseurs étant modifiés selon une séquence répétée par un circuit de commande, le signal ainsi converti en fréquence étant appliqué à un circuit de traitement dont le signal de sortie est ensuite sélectionné et soumis à une discrimination à l'aide d'un signal de commande synchronisé avec cette modification des multiplicateurs ou diviseurs du circuit convertisseur de fréquence, pro- duisant de ce fait un signal représentatif de la fréquence du signal appli- qué à l'entrée. Grâce à cet agencement, il est possible d'utiliser en commun le circuit de traitement comprenant un filtre passe-bande, un détecteur de niveau et un redresseur. Il va de soi que diverses modifications peuvent être apportées à l'appareil décrit et représenté sans pour autant sortir du cadre de l'invention. REVENDICATIONS 1. Appareil de traitement de signaux caractérisé en ce qu'il com- prend: a) un circuit convertisseur de fréquence (2) assurant la multiplica- tion ou la division de la fréquence d'un signal d'entrée; b) un circuit de commande (6) destiné à produire un signal de com- mande pour modifier selon une séquence répétée, des multiplicateurs ou diviseurs du circuit convertisseur de fréquence; c) un circuit de traitement (4) destiné à redresser et à lisser le signal de sortie du circuit convertisseur de fréquence (2) après que celui-ci a été appliqué à un filtre passe-bande (41) qui permet le passage d'un signal d.'une fréquence prédéterminée seulement; et d) un circuit sélecteur (8) sensible à la fois au signal de sortie du circuit de traitement (4) et au signal de commande, pour produire un signal représentatif de la fréquence du signal appliqué sur l'entrée du circuit convertisseur de fréquence (2). 2. Appareil de traitement de signaux selon la revendication 1, caractérisé en ce que les multiplicateurs ou diviseurs individuels du cir- cuit convertisseur de fréquence (2) correspondent respectivement aux fré- quences des signaux à traiter, et possèdent des valeurs numériques propres, chacune étant sélectionnée pour convertir la fréquence correspondante du signal d'entrée en une fréquence autorisée à traverser le filtre passe- bande (41). 3. Appareil de traitement de signaux selon la revendication 4, caractérisé en ce que le circuit sélecteur (8) comprend une pluralité de circuits de verrouillage (81, 82...8n) correspondant respectivement aux fréquences des signaux à traiter, chaque circuit de verrouillage (81, 82.. . 8n) servant à bloquer le signal de sortie du circuit de traitement (4) à l'aide du signal de commande. 4. Appareil de traitement de signaux selon la revendication 1, caractérisé en ce qu'il comprend en outre un second circuit de commande (7) destiné à produire un second signal de commande en fonction du signal de sortie du circuit sélecteur (8), un second circuit convertisseur de fréquence (3) dont les multiplicateurs ou diviseurs peuvent être modifiés sélective- ment par ce second signal de commande, un second circuit de traitement (5) Z575836 destiné à redresser et à lisser le signal de sortie du second circuit convertisseur de fréquence (3) après son introduction dans un filtre passe-bande (51) qui autorise seulement le passage d'un signal d'une fré- quence prédéterminée, et un circuit discriminateur (9) apte à évaluer le signal de sortie du circuit sélecteur (8) à l'aide des signaux de sortie du second circuit de traitement (5) et du circuit sélecteur (8), ledit signal d'entrée étant appliqué en parallèle aux premier et second circuits convertisseurs de fréquence (2, 3). 5. Appareil de traitement de signaux selon la revendication 4, caractérisé en ce que les multiplicateurs ou diviseurs individuels du second circuit convertisseur (3) correspondent respectivement aux fréquences des signaux à traiter, et possèdent des valeurs numériques propres sélectionnées chacune de façon à convertir la fréquence correspondante du signal d'entrée en une fréquence autorisée à traverser le filtre passe-bande (51) du second circuit de traitement (5). 6. Appareil de traitement de signaux selon la revendication 1, caractérisé en ce que le circuit convertisseur de-fréquence (2, 3) assure les fonctions d'inscription du signal d'entrée dans une mémoire vive (20) après conversion dudit signal sous forme numérique d'extraction subséquente du signal inscrit à une vitesse se conformant au signal de commande et enfin de conversion du signal extrait sous forme analogique.