FR 2581814 A1 19861114 FR 8602312 A 19860220 La présente invention concerne les convertisseurs numérique-analogique en circuit intégré, et elle porte plus particulièrement sur des circuits de sortie symétriques qu'on peut utiliser sur une plage étendue de tensions d'alimentation basses et élevées, sans employer de diodes zener et de chutes de tension collecteur-émetteur supplé- mentaires en série avec les transistors connectés à la tension positive et à la tension négative, ainsi que sur des circuits qui procurent une'"plage de tension disponible" accrue pour permettre d'obtenir des niveaux de tension de sortie "élevés", d'environ 1,4 volt au-dessous de la ten- sion d'alimentation positive et au-dessus de la tension -Vcc. On connatt divers circuits convertisseurs numé- rique-analogique. Au fur et à mesure des progrès de la- technique, on a réalisé des convertisseurs numérique-analo- gique (CNA) monolithiques ayant une précision accrue, une plus grande largeur de bande (c'est-à-dire une plus grande vitesse de fonctionnement), et capables de fonctionner à partir de tensions d'alimentation ayant une valeur absolue relativement faible. Néanmoins, de nouveaux progrès dans chacun de ces domaines sont extrêmement souhaitables pour élargir les marchés des CNA, en rendant possible, du point de vue économique, l'utilisation de CNA dans une gamme plus étendue de produits à faible coût. Il est extrêmement souhaitable de faire en sorte qu'un circuit intégré monoli- thique, en particulier un CNA monolithique, soit capable de fonctionner (dans le cadre de spécifications prédétermi- nées), non seulement avec des tensions d'alimentation de valeur absolue très faible, mais également avec des ten- sions d'alimentation de valeur absolue très élevée. L'in- corporation d'une telle possibilité dans un circuit inté- gré, en particulier dans un CNA monolithique, impose diverses difficultés au concepteur du circuit. A titre d'exemple, l'obtention de la possibilité de fonctionner à partir de tensions d'alimentation de valeur absolue faible présente souvent le problème de la génération de tensions de fonctionnement internes appropriées sous l'effet de signaux d'entrée TTL correspondant au cas le plus défavo- rable. L'utilisation de tensions d'alimentation ayant une valeur absolue faible rend également difficile la généra- tion des tensions de sortie maximales qui sont habituelle- ment nécessaires. On utilise l'expression "plage de tension disponible" en relation avec le problème de l'obtention de niveaux de signal de sortie appropriés dans un circuit intégré dans le cas o l'une des tensions d'alimentation ou les deux ont une valeur absolue faible, comme par exem- ple +4,75 volts ou -4,75 volts. Il est difficile de produi- re des tensions de sortie de valeur suffisamment élevée si le circuit a une faible "plage de tension disponible",- lorsqu'on utilise une tension d'alimentation positive de valeur faible. Il en est de même pour une excursion de sor- tie négative lorsque l'alimentation négative est une ali- mentation à faible tension. Dans le cas d'une excursion de sortie positive élevée, la tension émetteur-base d'un transistor NPN connecté à la tension d'alimentation posi- tive doit être incorporée dans la "plage de tension dispo- nible", et un étage de circuit placé en amont doit être prévu pour attaquer la base du transistor NPN connecté à la tension d'alimentation positive. Dans le cas de circuits modernes, rapides et à faible consommation, l'homme de l'art notera que de tels étages de circuits placés en amont exigent également une "plage de tension disponible" appropriée pour accepter les diverses chutes de tension émetteur-base et collecteur-émetteur qui sont nécessaires pour produire un signal qui attaque la base du transistor NPN connecté à la tension d'alimentation positive. Une con- dition similaire s'applique au transistor NPN connecté à la tension d'alimentation négative. Lorsque les tensions d'alimentation (+Vcc et/ou -Vcc) ont une valeur absolue très élevée, par exemple +15 à +18 volts (ou -15 à -18 volts), les tensions de claqua- ge collecteur-émetteur des transistors connectés à la tension d'alimentation positive et à la tension d'alimen- tation négative risquent d'être dépassées pendant certai- nes conditions de fonctionnement. Ceci risque de se pro- duire du fait que, de façon caractéristique, la tension de claquage collecteur-émetteur normale des transistors connectés à la tension d'alimentation positive et à la tension d'alimentation négative, lorsqu'ils sont conduc- teurs, est d'environ 20 volts pour un'processus de fabri- cation caractéristique pour des transistors bipolaires rapides, et les tensions collecteur-émetteur des transis- tors connectés à la tension d'alimentation positive et à la tension d'alimentation négative peuvent dépasser cette valeur si +Vcc est de +15 volts ou plus et si -Vcc a une valeur de -15 volts ou une valeur pls négative.Pour résoudre ce problème, on a placé des dispositifs actifs supplémen- taires, tels que des transistors et des diodes zener, en série avec les transistors connectés à la tension d'ali- mentation positive et à la tension d'alimentation négati- ve, pour "absorber" une partie des tensions collecteur- émetteur excessives qui seraient par ailleurs appliquées aux transistors connectés à la tension d'alimentation positive et à la tension d'alimentation négative et qui entraîneraient leur claquage. On a utilisé à la fois des chutes de tension de diode Zener et des chutes de tension col- lecteur-émetteur placées en série avec les transistors connectés à la tension d'alimentation positive et à la tension d'alimentation négative, pour éviter les claquages qui se produisent au moment de l'application de tensions d'alimentation élevées à des circuits de sortie symétri- ques. L'utilisation de tels éléments de circuit supplémen- taires complique considérablement la conception d'un cir- cuit, ce qui rend le circuit plus coûteux, réduit souvent sa vitesse, augmente sa consommation et réduit la "plage de tension disponible" qui est nécessaire pour obtenir des niveaux de signal de sortie appropriés. Une autre contrainte à laquelle sont confrontés les concepteurs de circuits intégrés monolithiques réside dans le nombre limité de broches ou de conducteurs de boîtiers économi- ques dans lesquels on doit monter les puces. Dans le cas de CNA monolithiques, il est souvent souhaitable de pré- voir une possibilité de connexion de composants externes, tels que des potentiomètres, pour effectuer un réglage précis des courants correspondant aux bits, comme il peut être nécessaire dans certaines applications pratiques de CNA monolithiques. Il peut également être souhaitable de connecter des condensateurs externes pour effectuer un filtrage de signaux de bruit, du fait que l'incorporation de grands condensateurs de filtrage internes dans un cir- cuit intégré monolithique n'est pas possible en pratique, à cause de l'aire de puce élevée que nécessitent des conden- sateurs en circuit intégré. On peut ainsi voir qu'il existe un besoin perma- nent de disposer de techniques de conception et de struc- tures de circuits perfectionnées qui permettent de faire fonctionner des circuits à des vitesses élevées spéci- fiées, sur une plage étendue de tensions d'alimentation, avec une complexité minimale des circuits, tout en n'exi- geant qu'une aire minimale d'une puce monolithique pour atteindre ces buts. Il existe un besoin spécial portant sur une - structure de sortie d'amplificateur perfectionnée qui procure la possibilité de fonctionner aussi bien avec des tensions d'alimentation de niveau élevé qu'avec des ten- sions d'alimentation de niveau faible, et qui soit capable de fonctionner avec une "plage de tension disponible" mini- male, de façon à produire les niveaux de tension de signal les plus élevés possible lorsque les valeurs des tensions d'alimentation positive et/ou négative sont faibles. Un autre problème important auquel sont toujours confrontés les concepteurs de circuits monolithiques rési- de dans la complexité qui résulte de la nécessité de réa- liser des structures de circuit qui, en plus de satisfaire les exigences précédentes, les satisfont sur une plage de températures étendue. Les CNA antérieurs disposaient de tensions d'alimentation négatives de valeurs relativement élevées, à partir desquelles on pouvait produire des tensions aux bornes de résistances de précision déterminant les cou- rants de bits, et à partir desquelles on pouvait faire fonctionner des interrupteurs de courant qui faisaient sélectivement la somme des courants de bits pour produire un courant de sortie analogique sous la dépendance des signaux d'entrée numériques. Certains CNA de l'art anté- rieur ont utilisé des diodes zener ayant des tensions de claquage d'environ 7 volts pour décaler vers le bas des niveaux d'entrée TTL, jusqu'aux niveaux de tension infé- rieurs nécessaires pour commander les interrupteurs de courants de bits. On ne peut pas utiliser cette technique si la tension d'alimentation négative n'a pas une valeur absolue notablement supérieure à la tension de claquage des diodes zener. Bien qu'on ait utilisé dans différents buts des techniques de décalage de niveau par résistances, on n'a pas utilisé ces techniques dans le cas o un déca- lage de niveau de tension constant est nécessaire dans des circuits intégrés monolithiques, probablement à cause de la diminution des vitesses de commutation et de la comman- de imprécise des decalages des niveaux de tension, du fait de variations résultant du processus de fabrication. Certains CNA antérieurs offrent la possibilité de connecter un condensateur externe qui a pour fonction de filtrer le bruit qu'un circuit de référence à diode zener produit à l'intérieur du CNA. Certains CNA anté- rieurs permettent également un réglage précis du courant de bit d'un bit particulier, par exemple le bit de fort poids, par le réglage d'un potentiomètre externe connec- té au CNA. De tels CNA antérieurs utilisent des conduc- teurs séparés pour la connexion du condensateur de fil- trage et du potentiomètre de réglage du courant de bit. Cependant, dans certains cas, on peut ne pas disposer de deux conducteurs supplémentaires dans le bottier. Il serait souhaitable de pouvoir connecter un condensateur externe de filtrage du bruit et un potentiomètre de réglage de bit, sans que ceci n'exige deux conducteurs supplémentaires pour le bottier du CNA. L'invention a pour but de procurer un circuit de sortie perfectionné qui fournisse un niveau de signal de sortie de valeur absolue maximale lorsqu'une tension d'alimentation de valeur absolue minimale est appliquée au circuit, et qui soit également capable de fonctionner lorsque la valeur absolue de la tension d'alimentation est telle que la tension de claquage collecteur-émetteur normale des transistors de sortie est dépassée. Un autre but de l'invention est de procurer un circuit symétrique perfectionné qui fournisse un niveau de signal de sortie positif maximal lorsqu'une tension d'alimentation positive minimale est appliquée au circuit, et qui soit également capable de fonctionner lorsque la tension d'alimentation positive dépasse des niveaux qui entraînent le dépassement de la tension de claquage collecteur-émetteur des transistors de sortie. Un autre but de l'invention est de procurer un circuit de sortie symétrique qui fonctionne avec une "plage de tension disponible" minimale, ou une différence de tension minimale entre le niveau de la tension d'ali- mentation positive et le niveau du signal de sortie maxi- mal que produit le circuit. Un autre but de l'invention est de procurer un circuit de sortie symétrique qui fonctionne avec une dif- férence de tension minimale entre le niveau de tension d'alimentation le plus bas ou le plus négatif et le niveau de signal de sortie minimal ou le plus négatif que produit le circuit. Succintement, et conformément à un mode de réa- lisation, l'invention procure un circuit à transistors symétrique perfectionné qui fournit une tension de sortie de valeur absolue maximale en produisant une chute de tension de valeur absolue minimale entre une première tension d'alimentation et une valeur maximale du niveau de tension de sortie, et qui peut fonctionner avec une différence élevée entre la première tension d'alimenta- tion et une seconde tension d'alimentation, cette diffé- rence conduisant à des tensions collecteur-émetteur qui dépassent notablement la tension de claquage collecteur- émetteur normale d'un transistor connecté à la tension d'alimentation positive et d'un transistor connecté à la tension d'alimentation négative qui font partie du cir- cuit, et on obtient ceci en produisant une réaction qui réduit le courant de collecteur dans le transistor connec- té à la tension d'alimentation positive ou à la tension d'alimentation négative qui ne fournit pas ou qui n'absor- be pas un courant de charge de sortie, jusqu'à un niveau suffisamment faible pour que la tension de claquage collecteur-émetteur de ce transistor connecté à la tension d'alimentation positive ou à la tension d'alimentation négative soit augmentée jusqu'à une valeur supérieure à la différence de tension entre la tension de sortie et les première ou seconde tensions d'alimentation, en bloquant pratiquement ou presque ce transistor et en établissant un chemin à faible résistance qui permet à la quasi-totalité du courant de fuite collecteur-base inverse de ce tran- sistor de s'écouler à partir de la base du transistor. Dans le mode de réalisation de l'invention qui est décrit, le collecteur d'un transistor NPN connecté à la tension d'alimentation positive est connecté directement à la tension d'alimentation positive. L'émetteur du transistor NPN connecté à la tension d'alimentation positive est connecté à la borne de sortie par une première résistan- ce. Une seconde résistance est connectée entre la borne de sortie et la base du transistor NPN connecté à la tension d'alimentation positive. La base du transistor NPN connecté à la tension d'alimentation positive et la seconde résistance sont connectées à une source de cou- rant de polarisation qui est également connectée-à la base d'un transistor NPN connecté à la tension d'alimen- tation négative et à une troisième résistance qui est connectée entre la tension d'alimentation négative et la base du transistor NPN connecté à la tension d'alimenta- tion négative. Une quatrième résistance est connectée entre la tension d'alimentation négative et l'émetteur du transistor NPN connecté à la tension d'alimentation néga- tive. Une tension de sortie élevée aux bornes d'un dispo- sitif de charge augmente le courant de sortie, ce qui augmente la chute de tension aux bornes de la première résistance et, par conséquent, augmente la chute de ten- sion aux bornes de la seconde résistance et augmente la fraction du courant de polarisation qui est appliquée au conducteur connecté à la seconde résistance et à la base du transistor NPN connecté à la tension d'alimentation positive, et diminue la fraction du courant de polarisa- tion qui est appliquée à la troisième résistance, dans une proportion suffisante pour bloquer le transistor NPN connecté à la tension d'alimentation négative, et pour réduire à une valeur voisine de zéro le courant de col- lecteur de ce transistor, en permettant au courant de fuite collecteurbase inverse du transistor NPN connecté à la tension d'alimentation négative de s'écouler à par- tir de sa base en circulant par la troisième résistance, ce qui augmente sa tension de claquage collecteur-émetteur jusqu'à un niveau de sécurité. Lorsque la tension de sor- tie est à un niveau faible, par le fait qu'un courant de sortie élevé est absorbé par le transistor NPN connecté à la tension d'alimentation négative, la tension aux bornes de la quatrième résistance augmente, ce qui augmente la tension aux bornes de la troisième résistance. Ceci diminue la fraction du courant de polarisation qui circule vers la seconde résistance et le transistor NPN connecté à la ten- sion d'alimentation négative, ce qui réduit son courant de collecteur à zéro, et permet à son courant de fuite col- lecteur-base inverse de s'écouler à partir de sa base en circulant dans la seconde résistance, ce qui augmente sa tension de claquage collecteurémetteur jusqu'à un niveau de sécurité. La résistance shunt effective qui est conriec- tée aux bases des transistors connectés à la tension d'alimentation positive et à la tension d'alimentation négative, lorsque ceux-ci sont bloqués de façon à élever leurs tensions de claquage collecteur-base comme décrit ci-dessus, est suffisamment faible pour que des courants de fuite collecteur-émetteur de ces transistors s'écoulent à partir de leurs bases, en empêchant la multiplication par bêta qui diminuerait leurs tensions de claquage collec- teur-émetteur. Un circuit de source de courant fournit le courant de polarisation et fait en sorte que la valeur du courant de polarisation diminue en présence de températu- res de fonctionnement croissantes, ce qui permet au fonc- tionnement décrit ci-dessus de se poursuivre lorsque les tensions émetteur-base du transistor NPN connecté à la tension d'alimentation positive et du transistor NPN con- necté à la tension d'alimentation négative, diminuent en fonction de la température à un taux d'environ -2mV/ C. L'invention sera mieux comprise à la lecture de la description qui va suivre de modes de réalisation, et en se référant aux dessins annexés sur lesquels: la figure 1 est un schéma d'une partie d'un con- vertisseur numérique-analogique sur lequel porte l'inven- tion; la figure 2 est un schéma d'un circuit amplifi- cateur de sortie qui reçoit un courant de sommation analo- gique produit par le circuit de la figure 1; la figure 3 est un graphique utile à la descrip- tion du fonctionnement du circuit de la figure 2; la figure 4 est une graphique montrant les caractéristiques de claquage collecteur-émetteur d'un transistor NPN, en fonction de son courant de base et de son courant de collecteur. En considérant maintenant les figures 1 et 2, on voit un convertisseur numérique-analogique 1 qui comprend un ensemble de bornes d'entrée numériques, comme la borne d'entrée 2, qui sont connectées à un ensemble de "cir- cuits de bit" individuels, comme le circuit de bit 3A. A titre d'exemple, si le CNA 1 est un CNA à 16 bits, il y aura 16 "circuits de bit" tels que le circuit 3A, et 16 bornes d'entrée numériques séparées telles que la borne d'entrée 2. Un seul circuit de bit, à savoir le circuit 3A, est représenté en détail sur la figure 1. Le circuit de bit 3A correspond au bit de plus fort poids dans le CNA 1 qui est décrit. Les circuits de bit restants comme le circuit 3B, sont fondamentalement similaires au circuit de bit 3A, à l'exception du fait qu'ils ne sont pas nécessairement connectés à un "circuit de réglage de cou- rant de bit", qu'on décrira ultérieurement. L'établisse- ment de relations de proportionnalité appropriées entre les courants de bit, au moyen d'un réseau de résistances en échelle R-2R habituel, est classique et on ne le décrira pas. Le circuit de bit 3A comprend une résistance de précision 12 connectée entre -Vcc (le conducteur de tension d'alimentation négative) et le conducteur 11. Le conducteur il 11 est connecté à l'émetteur d'un transistor NPN de "source de courant", 10. La base du transistor de source de courant de chacun des circuits de bit est connectée à un conduc- teur 13, sur lequel apparaît une tension de polarisation compensée en température, VB2. Le collecteur du transistor de source de courant 10 de chaque circuit de bit est con- necté à un conducteur 9, qui est connecté à son tour aux émetteurs de deux transistors NPN, 5 et 6, qui constituent une "paire à cauplage d' émetteurs". Les transistors 5 et 6 fonctionnent à la manière d'un commutateur de courant de bit. Le collecteur du transistor commutateur de courant de bit 5 est connecté à la masse, et le collecteur du tran- sistor commutateur de courant de bit 6 est connecté à un conducteur de sommation de courant 24. Un conducteur 24A est connecté d'une manière classique de façon à recevoir d'autres courants de bit dans un circuit de résistances en échelle de type R-2R. La base du transistor 5 est connec- tée par un conducteur 8 à un circuit de décalage de niveau qui décale vers le bas les niveaux de tension commandés par VA, vers les niveaux nécessaires au fonctionnement correct de la base du transistor commutateur de courant de bit 5. Pour chacun des circuits de bit, le transistor de source de courant 10 fournit un courant IBIT dans la résistance 12, et ce courant est commuté soit vers la masse lorsque la base du transistor 5 est à un niveau haut, soit vers le conducteur de sommation de courant 24 lorsque la base du transistor 5 est à une tension basse. La somme de tous les courants de bit est un courant de sortie analogi- que IS. Le courant IS est appliqué à l'entrée négative d'un amplificateur différentiel à gain élevé, 71, représen- té sur la figure 2. Une tension de polarisation VB1 est appliquée à la base du transistor commutateur de courant de bit 6 de chacun des circuits de bit tels que le circuit 3A. L'homme de l'art pourra réaliser aisément un circuit de polarisa- tion à compensation de température de type classique, pour fournir la tension de polarisation VBi qui est appliquée au conducteur 7. Chacun des circuits de bit comprend un circuit de décalage de niveau d'entrée comprenant une diode 15, une résistance 17 connectée à la tension d'alimentation positive, un transistor NPN à collecteur commun 18, une résistance de décalage de niveau 19 et un circuit de sour- ce courant compensé en température, 31. Une tension d'entrée VA, compatible avec les niveaux TTL, est appliquée à l'émetteur du transistor NPN , connecté en diode, dont le collecteur et la base sont connectés par le conducteur 16 à la résistance 17 reliée à la tension d'alimentation positive et au transistor NPN 18. La borne supérieure de la résistance 17 est connectée à une tension de référence appropriée VREF1. Le collecteur du transistor 18 est connecté à +Vcc, et son émetteur est connecté au conducteur 8 par une résistance en Nichrome 19. Le conducteur 8 est connecté au collecteur d'un tran- sistor NPN 20 de la source de courant 31. Le circuit de source de courant 31 lui-même correspond à une sortie d'un circuit miroir de courant NPN qui est classique; il comprend des transistors NPN 20, 23 et 27, avec des résistances d'émetteur respectives 21, 28 et 29. Les bases des transistors 20 et 27 sont connectées à l'émetteur du transistor 23, dont la base est connectée par le conducteur 30 au collecteur du transistor 27. Le courant qui est fourni au collecteur du transistor 27 détermine le courant ILs dans le collecteur du transistor Ls 20, et également le courant dans les transistors semblables au transistor 20 dans les autres circuits de bit qui ne sont pas représentés. Le courant dans le transistor 27 est déterminé par un circuit miroir de courant PNP séparé 32. Le circuit miroir de courant PNP 32 comprend des transis- tors PNP 33 et 34 dont les bases sont connectées à l'émetteur d'un transistor PNP 37. La base du transistor 37 est connectée au collecteur du transistor PNP 34. Les émetteurs des transistors 33 et 34 sont connectés à +Vcc par des résistances d'émetteur 35 et 36. Le courant qui circule dans le transistor 34, et donc dans le tran- sistor 33 et le transistor 27 du miroir de courant 31, est déterminé par une résistance en Nichrome 40 dont la forme et la structure correspondent, avec un rapport déterminé, à celles de la résistance en Nichrome 19 pré- citée du circuit de décalage de niveau 14. La résistance est connectée entre l'émetteur du transistor NPN 38 et -VCC. Le collecteur du transistor 38 est respectivement connecté au collecteur et à la base des transistors PNP 34 et 37. La base du transistor 38 est connectée par le conducteur 39 à la cathode d'une diode zener 65, qui fait partie d'un circuit de référence de tension 63, dans lequel une source de courant 68 polarise une chaîne de composants comprenant des diodes de compensation de tempé- rature 64 et 66, et une diode zener à coefficient de tem- pérature positif, 65. Le conducteur 39 est également connecté à la base du transistor NPN 42, auquel est associée une résis- tance en Nichrome 41 qui est connectée entre l'émetteur du transistor NPN 42 et -Vcc. La résistance en Nichrome 41 correspond, avec un rapport prédéterminé, à la résistance 97 qu'on décrira ultérieurement en relation avec la figure 2. Le collecteur du transistor 42 est connecté à un second circuit miroir de courant PNP 45, qui est fondamentalement similaire au circuit miroir de courant PNP 32, et qui com- prend des transistors PNP 43 et 44 dont les bases sont connectées à l'émetteur du transistor PNP 46, tandis que la base de ce dernier est connectée aux collecteurs des transistors 42 et 43. Les émetteurs des transistors 43 et 44 sont connectés à +Vcc par des résistances respectives 2581814' 102 et 101. Le collecteur du transistor 44 est connecté par le conducteur 25 au circuit de commande de polarisation 70 qu'on décrira ultérieurement en relation avec la figure 2. La figure 1 comprend également un circuit, dési- gné par la référence 78, destiné à générer sur le conduc- teur 13 la tension de polarisation VB2 précitée, et destiné également à effectuer un réglage précis du courant de bit pour un (ou plusieurs) des circuits de bit du CNA 1. Le circuit 78 comprend un transistor NPN à collecteur commun, 62, dont la base est connectée à un conducteur de tension de référence 67 et dont l'émetteur est connecté au conduc- teur 49 par une résistance de 500 ohms 61. Le conducteur 49 est connecté au conducteur 60 par une résistance de 6,15 kiloohms 59, et le conducteur 60 est connecté au con- ducteur 57 par une résistance de 3,35 kiloohms, 58. Le conducteur 57 est connecté à -Vcc par un circuit multipli- cateur de VBE, 53. Le circuit multiplicateur de VBE, 53, comprend un transistor NPN 54 dont l'émetteur est connecté à -Vcc, et dont la base est connectée à -Vcc par une résistance 56 et est également connectée à son collecteur par une résistance 55. Le collecteur du transistor 54 est également connecté au conducteur 57. Le conducteur 60 est connecté à la base du tran- sistor NPN 51, dont l'émetteur est connecté à -Vcc par une résistance 52. L'émetteur du transistor 51 est également connecté au conducteur de VB2, 13. Le conducteur 49 est connecté à un condensateur de filtrage externe 50, relié à -Vcc. Le conducteur 49 est également connecté à -Vcc par un potentiomètre externe 48. Le potentiomètre 48 comporte une borne de résistance variable 48A qui est connectée au conducteur 11 par la résistance 47. En considérant maintenant la figure 2, on note que l'entrée positive de l'amplificateur différentiel 71 mentionné précédemment est connectée à la masse. Sa sortie est connectée à un étage de sortie symétrique à gain égal à l'unité, désigné par la référence 69. Le circuit de l'amplificateur 71 est entièrement classique et l'homme de l'art pourra le réaliser aisément. On peut utiliser divers circuits amplificateurs différentiels à gain élevé-et à faible consommation de type caractéristique pour réaliser l'amplificateur 71. La sortie de l'amplificateur 71 est connectée à la base du transistor NPN 72, dont l'émetteur est connecté au conducteur 73 et dont le collecteur est connecté à -VCc par la résistance 90, et est connecté par le conduc- * teur 89 à la base du transistor NPN connecté à la tension d'alimentation négative, 87. L'émetteur du transistor 87 connecté à la tension d'alimentation négative est relié à -Vcc par la résistance 88. Le conducteur 73 est connecté au collecteur d'un transistor PNP de source de courant 74 dont l'émetteur est connecté à +Vcc par une résistance d'émetteur 74A. Le con- ducteur 73 est également connecté à la base d'un transistor PNP 80, relié à la tension d'alimentation positive, dont le collecteur est connecté- à + Vcc. Le transistor PNP 72 fonctionne en transistor à collecteur commun et attaque la base du transistor NPN 80 connecté à la tension d'alimen- tation positive. L'émetteur du transistor connecté à la tension d'alimentation positive, 80, est connecté par une résistance de 24 ohms 81 au conducteur de sortie 82, sur lequel apparaît une tension de sortie VS. Une résistance de charge externe RL est désignée par la référence 83 et elle connecte le conducteur 82 à la masse. Une résistance de réaction 86, ayant une valeur RF, est connectée entre le conducteur de sortie 82 et le conducteur 24. Une résistance de 2 kiloohms 84 est connectée entre le conducteur de sortie 82 et la base du transistor , connecté à la tension d'alimentation positive. L'anode de la diode 85 est connectée au conducteur 82 et sa cathode est connectée au conducteur 73. Un courant de polarisation compensé en tempéra- ture, IpoL, qui est constant à une température particuliè- re, est généré dans le collecteur du transistor miroir de courant PNP 74. La base du transistor 74 est connectée à la base du transistor PNP 75 et à l'émetteur du transistor PNP 77. L'émetteur du transistor 74 est connecté à +Vcc par la résistance 74A. L'émetteur du transistor 75 est connecté à +Vcc par la résistance 76, et le collecteur du transistor 75 est connecté par le conducteur 79 à la base du transistor 77 et au collecteur du transistor NPN 92. Les transistors 74, 75 et 77 forment un circuit miroir de courant PNP dont les courants sont commandés par le cir- cuit comprenant les transistors NPN 93, 95 et 96, et par le circuit miroir de courant 45 qui est représenté sur la figure 1. L'aire d'émetteur du transistor 74 est égale au double de celle du transistor 75, ce qui fait qu'un cou- rant égal à IpoL/2 circule (sous l'action du transistor 93 et de la résistance 94) dans le collecteur du transis- tor 75, et que le double de ce courant, c'est-à-dire IpOL circule dans le collecteur du transistor 74. La résistance 97 est connectée entre les conducteurs 25 et 98. La base du transistor NPN 92 est connectée à la masse, et son émetteur est connecté au collecteur du transistor 93. L'émetteur du transistor 93 est connecté à -VcC par la résistance 94. La base du transistor 93 est connectée par le conducteur 25 au collecteur et à la base du transistor NPN 95, connecté en diode. Le collecteur et la base du transistor 96, connecté en diode, sont connec- tés à l'émetteur du transistor 95, et l'émetteur du tran- sistor 96 est connecté au conducteur 98. Une résistance de 48 ohms 99 est connectée entre le conducteur 98 et -Vcc' Le Tableau ci-dessous indique des exemples de valeurs des divers composants représentés dans le circuit des figures 1 et 2. TABLEAU Composant Valeur Résistance 17 10 kfL pour le bit de fort poids; 20 k. pour les autres bits Résistance 19 4,5 ka pour les deux bits de fort poids, 8,7 k. pour les autres bits Résistance 21 1,6 kiL. Résistance 28 5 kfL Résistance 29 1,6 ka Résistance 35 925-CL- Résistance 36 800 fl Résistance 40 27 kI Résistance 41 27 k. - Résistance 55 13,4 kfl Résistance 56 5,4 ki. Résistance 58 3,35 kSL Résistance 59 6,15 k.t Résistance 61 500 -CL Résistance 74A 250 IL Résistance 76 500-L Résistance 81 24 IL Résistance 84 2 k L Résistance 86 5 k-L Résistance 88 24 -L Résistance 90 2 k.CL Résistance 94 1,65 kIL Résistance 97 9 k&L Résistance 99 48 C Condensateur 50 0,1 JIF On va maintenant décrire le fonctionnement de l'étage de sortie symétrique 69 de la figure 2. Pour com- prendre le fonctionnement de l'étage de sortie symétrique 69, il est important de noter que le CNA monolithique 1, représenté par les schémas de circuit des figures 1 et 2, est destiné à être fabriqué par un processus de fabrication de circuit intégré bipolaire monolithique "standard", dans lequel la tension de claquage collecteur-émetteur "normale" BVCEO des transistors NPN est approximativement de 18 volts à 22 volts. Les diverses résistances peuvent être par exem- ple des résistances en Nichrome à couches minces, ou des résistances diffusées de type P formées pendant l'opération au cours de laquelle on forme les régions de base des tran- sistors NPN. Le collecteur du transistor NPN 80, qui est le transistor connecté à la tension d'alimentation positive, est directement connecté à +VCC, au lieu d'être branché en série avec d'autres circuits qui absorberaient une partie de la tension collecteur-émetteur excédentaire qui serait par ailleurs appliquée au transistor 80 lorsque le tran- sistor NPN 87, connecté à la tension d'alimentation néga- tive, amène Vs à une tension proche de -Vcc, ce qui fait que la différence résultante entre V et +Vcc dépasse la tension de claquage collecteur-émetteur normale. On appelle ici tension de claquage collecteur- émetteur "normale" ou "à l'état conducteur" d'un transis- tor NPN, une tension de claquage collecteur-émetteur lorsque le transistor est considéré comme étant "conduc- teur", et conduit un courant de collecteur appréciable, par exemple au moins 0,1 milliampère. Conformément à un aspect important de l'inven- tion, l'émetteur du transistor NPN connecté à la tension d'alimentation négative, 87, est relié à -Vcc par une résistance 88 de faible valeur (24 ohms), et son collec- teur est connecté au conducteur de sortie 82 de manière directe, au lieu d'être connecté par l'intermédiaire de circuits supplémentaires qui absorberaient la tension collecteur-émetteur excédentaire qui serait par ailleurs appliquée dans le cas o le transistor 80, connecté à la tension d'alimentation positive, amène VS à une valeur proche de +VCC, ce qui fait que la différence résultante entre VS et -Vcc dépasse la tension de claquage collecteur- émetteur "normale" du transistor 87 connecté à la tension d'alimentation négative. L'homme de l'art notera que, dans un transistor NPN ayant un courant de collecteur supérieur à environ microampères, l'ionisation par chocs qui se produit dans la région de déplétion collecteur-base peut conduire au phénomène d'avalanche, ce qui réduit considérablement la tension de claquage d'un transistor tel que le transistor ou 87. On expliquera en relation avec la figure 4 la manière selon laquelle la tension de claquage collecteur- émetteur varie en fonction du courant de collecteur et du courant de base, du fait que la compréhension de ce phéno- mène sera utile à la compréhension du fonctionnement de l'étage de sortie symétrique de la figure 2. En considé- rant maintenant la figure 4, on voit la caractéristique représentant IC (courant de collecteur) en fonction de VCE (tension collecteur-émetteur), pour un transistor NPN caractéristique, tel que le transistor 80 connecté à la tension d'alimentation positive. La courbe A montre la caractéristique BVCEO (tension de claquage collecteur- émetteur avec la base ouverte) du transistor 80 connecté à la tension d'alimentation positive (ou du transistor 87 connecté à la tension d'alimentation négative). Pour des courants de collecteur supérieurs à quelques microampères, BVCEO est d'environ 20 volts. La courbe B représente la caractéristique BVCEs (tension de claquage collecteur- émetteur avec la base court-circuitée à l'émetteur). Pour des courants de collecteur supérieurs à quelques microam- pères, BVCES est d'environ 56 volts. L'homme de l'art sait que BVCEO est très inférieure à BVcES du fait qu'un cou- rant de fuite inverse de la jonction collecteur-base entre dans la région de base du transistor et est multiplié par le gain en courant "bêta" du transistor, ce qui produit un courant de collecteur fortement amplifié (dans un rapport de plusieurs centaines), qui provoque une ionisation par chocs à une tension collecteur-émetteur d'environ 20 volts. Ceci produit un claquage par avalanche rapide qui provoque lui-même souvent la destruction du transistor et/ou d'autres effets nuisibles. Les courbes C, D, E et F représentent BVCER (tensions de claquage collecteur-émetteur avec une résis- tance de 2 kiloohms connectée entre la base et l'émetteur), pour des valeurs successivement décroissantes d'un courant d'attaque constant appliqué à la base et à la résistance de 2 kiloohms, les mesures étant effectuées au moyen d'un tra- ceur de courbe classique. Les résistances 84 et 90 de la figure 2 affectent ainsi respectivement les tensions de claquage collecteur- émetteur du transistor 80 connecté à la tension d'alimenta- tion positive et du transistor 87 connecté à la tension d'alimentation négative, lorsque ces transistors sont blo- qués. On peut voir que le fait d'amener dans une condition voisine du blocage le transistor 80 connecté à la tension d'alimentation positive ou le transistor 87 connecté à la tension d'alimentation négative, lorsque l'autre fournit ou absorbe un courant de sortie élevé, n'augmente pas nécessairement sa tension de claquage collecteur-émetteur, comme le montre la courbe A sur la figure 4. En plus de l'opération consistant à amener le transistor au blocage ou dans une condition voisine du blocage, il est nécessaire d'établir un chemin pour dériver hors de la base le courant de fuite collecteur-base, afin d'empêcher la multiplication parbêta, pour faire croître la tension de claquage collec- teur-émetteur en direction de BVCES, comme l'indique la courbe F de la figure 4. Après ces considérations d'ordre général, on peut maintenant passer à l'explication du fonc- tionnement du circuit symétrique de l'invention. Dans les conditions de fonctionnement de repos, dans lesquelles le courant de la jonction de sommation analogique, ou le courant de sortie IS du CNA, est égal à zéro, la tension VS est de zéro volt. Dans ces condi- tions, en supposant un fonctionnement à la température ambiante, IpL est d'environ 0,7 milliampère. Le courant traversant RL est égal à zéro. Le courant 14 qui circule dans le transistor 80 connecté à la tension d'alimenta- tion positive est d'environ 0,5 milliampère et le courant qui circule dans la résistance 84 est d'environ 0,35 milliampère. Par conséquent, le courant I7 (qui est la somme de I3 et 14) circulant dans le transistor 87 connec- té à la tension d'alimentation négative, est d'environ 0,85 milliampère. Du fait que 13 est d'environ 0,35 milli- ampère, I2 est également d'environ 0,35 milliampère. (On suppose que tous les courants de base sont négligeables.) Par conséquent, I est également d'environ 0,35 milliampè- re. On va maintenant donner plusieurs exemples du fonctionnement de l'étage de sortie. Premièrement, si le courant analogique IS (con- ducteur 24) a une valeur suffisamment grande pour que Vs soit amenée jusqu'à +10 volts, le courant circulant dans RL (RL = 5 kiloohms) est augmenté jusqu'à environ 2 milli- ampères, à partir de la valeur de repos égale à zéro. Le courant Iq circulant dans RF est de 1 milliampère. IOH est alors de 3 milliampères. Les résultats de simulationssur ordinateur effectuées par la Demanderesse montrent que le courant T4 est d'environ 2,6 milliampères. Dans ces condi- tions, I3, et donc I1, sont augmentés jusqu'à environ 0,4 milliampère, du fait de l'augmentation de la somme de la chute de tension aux bornes de la résistance 81 et du VBE du transistor 80, et d'une augmentation pratiquement gale de la chute de tension aux bornes de la résistance 84. Ceci diminue I2, et donc I6, jusqu'à environ 0,3 milli- ampère, du fait que IpOL est constant en présence de varia- tions du courant de sortie, ce qui réduit à environ 0,6 volt la tension entre la base du transistor 87 et -Vcc, ce qui fait que le transistor 87 connecté à la tension d'alimentation négative est presque bloqué. Dans ces con- ditions, la réaction par la résistance 81 et l'émetteur du transistor 80 connecté à la tension d'alimentation positive provoque une diminution de 12 sous l'effet de l'augmentation du courant de sortie fourni par le transis- lO tor 80 connecté à la tension d'alimentation positive, ce qui bloque pratiquement le transistor 87 connecté à la tension d'alimentation négative. Cette diminution de 12 fait apparaître aux bornes de la résistance 90 une tension suffisamment faible pour que la chute de tension aux bor- nes de la résistance shunt 90 de faible valeur (2 kilo- ohms) permette au courant de fuite collecteur-base inverse de sortir de la base du transistor 87 connecté à la ten- sion d'alimentation négative, ce qui augmente considéra- blement sa tension de claquage collecteur-émetteur, comme il a été expliqué ci-dessus en relation avec la figure 4. Les simulations sur ordinateur effectuées par la Demande- resse montrent que ceci conduit à la circulation d'un cou- rant d'environ 0,2 microampère dans le transistor 87 con- necté à la tension d'alimentation négative, ce qui augmente considérablement sa tension de claquage. Dans un second exemple, avec RL augmentéede kiloohms jusqu'à l'infini, et avec VS égale à +10 volts, +Vcc égale à +15 volts et -Vcc égale à -15 volts, les simulations effectuées par la Demanderesse montrent que le courant 14 est d'environ 0,65 milliampère, I3 et donc I1 sont légèrement augmentés à partir de la valeur de repos de 0,35 milliampère, et I2 est légèrement diminué à partir de la valeur de repos. (La valeur la plus élevée ou cor- respondant au cas le plus défavorable pour le courant I.7 qui circule dans le transistor 87 connecté à la tension d'alimentation négative, apparaît lorsque RL est infinie.) Ceci conduit à une diminution, par rapport à la valeur de repos, de la tension de polarisation directe sur la base du transistor 87 connecté à la tension d'alimentation négative, ce qui donne une valeur de I7 d'environ 20 micro- ampères. La valeur de I7 correspondant au cas le plus défa- vorable augmente la tension de claquage collecteur-émet- teur du transistor 87 connecté à la tension d'alimentation négative jusqu'à une valeur très supérieure à la tension collecteur-émetteur de 25 volts qui est appliquée au tran- sistor 87 connecté à la tension d'alimentation négative (conformément à la figure 4), malgré la valeur plus élevée du courant I7, par rapport à l'exemple précédent. A titre de troisième exemple, on supposera que la valeur d'entrée de IS fait passer à l'état conducteur le transistor 87 connecté à la tension d'alimentation négative, ce qui fait descendre Vs jusqu'à -10 volts. Ceci fait apparaître une tension collecteur-émetteur de volts aux bornes du transistor 80 connecté à la tension d'alimentation positive. Le courant qui circule de la masse vers le conducteur 82 en traversant la résistance RL est augmenté jusqu'à environ 2 milliampères à partir de la valeur de repos. Le courant qui circule du conducteur 24 vers le conducteur 82 en traversant la résistance RF est d'environ 1 milliampère. Le courant I7 (I3 + IoL) qui cir- cule dans le transistor 87 connecté à la tension d'alimen- tation négative est d'environ 3,3 milliampères. Cette augmentation du courant de sortie absorbé par le transis- tor 87 connecté à la tension d'alimentation négative provo- que une réaction sous la forme d'une augmentation de la tension aux bornes de la résistance 88 et d'une augmenta- tion pratiquement égale de la tension aux bornes de la résistance 90, ce qui conduit à une augmentation de 12 et à une diminution correspondante de I1. Plus précisément, 12 est augmenté jusqu'à environ 0,4 milliampère, ce qui 258181z réduit Il1, et donc I3, jusqu'à environ 0,3 milliampère. Ceci réduit à environ 0,6 volt la tension entre le conduc- teur 82 et la base du transistor 80 connecté à la tension d'alimentation positive. Les simulations effectuées par la Demanderesse montrent que ceci produit un courant d'environ 0,5 microampère dans le transistor 80 connecté à la tension d'alimentation positive, ce qui augmente sa tension de cla- quage collecteur-émetteur jusqu'à une valeur très supérieu- re à la tension collecteur-émetteur de 25 volts qui est O10 appliquée à ce transistor pour la valeur présente de Vs. A titre d'exemple supplémentaire, si la résistan- ce de charge RL est augmentée de 5 kiloohms jusqu'à l'infi- ni, les résultats des simulations effectuées par la Deman- deresse montrent que le courant I7 est d'environ 1,35 mil- liampère. Le courant de réaction qui circule dans RF est toujours de 1 milliampère. 12 est légèrement augmenté au-dessus de la valeur de repos de 0,35 milliampère, ce qui fait décroître légèrement Il, et donc 13, audessou de la valeur de repos d'environ 0,35 milliampère. La tension accrue aux bornes de la résistance 84 augmente 14 jusqu'à environ 40 microampères. Dans ces conditions, la tension de claquage collecteurémetteur du transistor 80, connecté à la tension d'alimentation positive, est toujours très supérieure à la tension de 25 volts qui est appliquée à ce transistor. Il faut ensuite considérer comment l'augmentation de la température de fonctionnement affecte le fonctionne- ment décrit ci-dessus de l'étage de sortie 69. Le fait d'augmenter la température de fonctionnement diminue les tensions émetteur-base des transistors. A titre d'exemple, dans la condition de repos, lorsque la température augmente depuis la température ambiante jusqu'à +125 C, la tension VBE du transistor 80 connecté à la tension d'alimentation positive diminue d'environ 200 millivolts. Il est donc nécessaire de réduire IpOL d'une manière suffisante pour maintenir approximativement le même courant de repos qu'à la température ambiante dans le transistor 80 connecté à la tension d'alimentation positive et dans le transistor 87 connecté à la tension d'alimentation négative. Pour éviter des augmentations considérables des courants de repos dans le transistor 80 connecté à la ten- sion d'alimentation positive et dans le transistor 87 con- necté à la tension d'alimentation négative, lorsque la température augmente, le circuit 70 représenté sur la figure 2 diminue IpOL lorsque la température augmente, de façon générale conformément au graphique représenté sur la figure 3. Le circuit miroir de courant PNP comprenant les transistors 74 et 75 donne à IpOL une valeur égale au dou- ble de celle du courant qui circule dans le transistor PNP 75. On peut comprendre la manière selon laquelle le cir- cuit 70 de la figure 2 réduit IpOL lorsque la température augmente, en notant tout d'abord que le transistor NPN 92 est facultatif et remplit seulement la fonction consistant à protéger, si nécessaire, le transistor 93 contre une tension collecteur-émetteur excessive. Les configurations géométriques des émetteurs des transistors 93 et 95 sont proportionnées de façon appropriée de manière que la ten- sion sur l'émetteur du transistor NPN 93 soit pratiquement égale à la tension sur l'émetteur du transistor connecté en diode 95, sur toute la plage de température de fonc- tionnement de -25 à +125 C. Par conséquent, la somme de la chute de tension aux bornes du transistor connecté en dio- de 96 et de la faible chute de tension aux bornes de la résistance 99 est pratiquement égale à la chute de tension aux bornes de la résistance 94. Ensuite, il est important de comprendre que le circuit miroir de courant 45 de la figure 1 fait circuler dans le conducteur 25 un courant pratiquement constant qui se divise entre la branche comprenant les transistors con- nectés en diodes 95 et 96, et la branche comprenant la résistance 97. Lorsque la température augmente, les ten- sions émetteur-base des transistors connectés en diodes et 96 diminuent. Cette diminution entraîne une diminu- tion de la tension aux bornes de la résistance 94, et diminue donc IPOL/2. La courbe supérieure A sur la figure 3 représente qualitativement la diminution de IpoL/2 si la résistance 97 est omise; la courbe A montre une dimi- nution relativement linéaire de IpoL/2 lorsque la tempé- rature augmente. Les simulations du fonctionnement du circuit effectuées par la Demanderesse montrent que ce taux de diminution n'est pas suffisant pour maintenir constants les courants de repos dans les transistors 80 et 87, respectivement connectés à la tension d'alimentation positive et à la tension d'alimentation négative. L'adjonc- tion de la résistance 97 a pour effet d'augmenter le taux de diminution de IpoL/2 lorsque la température augmente, comme l'indique la courbe B sur la figure 3. La résistance 97 dérive par rapport aux transistors connectés en diodes et 96 une partie du courant provenant du conducteur 25, ce qui diminue la densité de courant dans ces transistors. Cette diminution de la densité de courant augmen- te le taux de variation de VBE pour les transistors 95 et 96 en fonction de la température. Ceci conduit à un taux de diminution plus élevé de la tension aux bornes de la résistance 94, et donc de IpoL/2, lorsque la température augmente. L'effet résultant du circuit de commande du cou- rant de polarisation, 70, est alors de diminuer suffisam- ment IpOL lorsque la température augmente, de façon que le courant I1 ou 12 conduit par le transistor de sortie (80 ou 87) qui fournit ou qui absorbe un courant de sortie élevé, et par sa résistance associée (84 ou 90),soit suffisamment élevé pour "sous-alimenter" l'autre transistor de sortie et sa résistance (84 ou 90), grâce à quoi le cou- rant de fuite collecteur-base inverse de ce transistor de 2 5 8 1 8 1 4 sortie sous-alimenté peut être dérivé hors de la base de ce transistor de sortie. Ceci élève la tension de claquage collecteur-émetteur de ce transistor de sortie sous-ali- menté, depuis sa valeur BVCEO jusqu'à une valeur beaucoup plus élevée qui dépend de la valeur de la résistance 84 ou , conformément à l'explication donnée précédemment en relation avec la figure 4. La résistance 99 de 48 ohms est appariée dans un rapport prédéterminé avec les résistances de 24 ohms 81 et 88 en ce qui concerne les variations de fabrication et de température. La résistance 94 est appa- riée dans un rapport prédéterminé avec les résistances 84 et 90 en ce qui concerne les variations de fabrication et de température. La quantité de courant que le circuit miroir de courant PNP 45 de la figure 1 fournit au con- ducteur 25 commande IpoL/2, et donc IpoL. Par conséquent, le fait d'imposer la circulation d'un courant pratiquement constant dans le transistor con- necté en diode 96 et dans la résistance de 48 ohms 99,com- mande la tension aux bornes de la résistance 94, et donc le courant qui traverse cette résistance, et fait donc cir- culer dans la résistance 94 le courant IpoL/2 qui est fonction de la température. Le circuit miroir de courant PNP 74, 75 double ce courant pour produire le courant IpoL, qui est ensuite divisé pour donner les courants I1 et I2, de façon à faire circuler dans les résistances 84 et 90 des courants proportionnels qui sont fonction de la température. L'homme de l'art notera que ces courants pro- duisent des tensions sous l'effet desquelles le transistor et la résistance 81 produisent un courant 14 pratique- ment constant et relativement indépendant de la températu- re, et le transistor 87 et la résistance 88 produisent un courant 17 pratiquement constant et relativement indépen- dant de la température. Un fonctionnement analogue à lieu dans des conditions autres que les conditions de repos, et même à des températures élevées ou basses, le courant de collecteur qui circule dans le transistor de sortie qui ne fournit pas ou n'absorbe pas de courant de sortie est si faible que sa tension de claquage collecteur-émetteur est élevée jusqu'à une valeur de sécurité. On va maintenant décrire le fonctionnement du circuit de décalage de niveau 14 de la figure 1. Un niveau TTL bas égal à VA appliqué au conducteur 2 est décalé vers le haut par la tension émetteur-base du transistor connec- té en diode 15, et il est ensuite appliqué à la base du transistor à collecteur commun 18, dont l'émetteur est pratiquement à VA volts. Une résistance de décalage de niveau 19, qui est appariée dans un rapport prédéterminé avec la résistance 41, produit un décalage de tension d'environ 2 volts, et applique la tension d'entrée TTL décalée vers le bas à la base du transistor commutateur de courant de bit 5. Si VA est à l'état "haut", la tension VREF1 est appliquée à la base du transistor 18 (du fait que la diode 15 est bloquée), et la résistance 19 décale le niveau de VREF1. Pour une valeur faible donnée de -Vcc, telle par exemple que -4,75 volts, et en considérant les contraintes imposées aux valeurs de VB1 et VB2, le problè- me est de savoir comment maintenir à une valeur pratique- ment constante la chute de tension aux bornes de la résis- tance de décalage de niveau 19, sur une plage normale de variation des paramètres de fabrication et sur une plage de variation de température de -25 à +125 C. Si on ne peut pas réaliser cette compensation des variations des paramè- tres de fabrication et des variations de température, la technique de décalage de niveau du circuit 14 ne peut pas être utilisée en pratique dans un CNA à faible tension. Pour faire varier le courant ILS (c'est-à-dire le courant de décalage de niveau) de façon à maintenir pratiquement constante la chute de tension aux bornes de la résistance 19, on attaque le circuit miroir de courant NPN 31 au moyen du circuit miroir de courant PNP 32, dont le courant d'entrée est déterminé par le transistor 38, la résistance 40 et la tension de référence sur le conducteur 39. L'homme de l'art notera que la résistance de décalage de niveau 19 peut présenter des variations de valeur sous l'effet de variations dans les divers traite- ments d'attaque du Nichrome au moyen desquels on forme la résistance 19, et également sous l'effet de variations des divers paramètres qui définissent la résistivité de la résistance 19. Par conséquent, on utilise la résistance 40, qui est appariée dans un rapport prédéterminé avec la résistance 19 et qui a la même largeur et la même structure de bornes que cette dernière, pour générer le courant dans le circuit miroir de courant PNP 32, de façon que toute variation de la valeur de la résistance 19 qui est produite par le processus de fabrication, soit compensée par une variation correspondante du courant que la résistance 40 produit pour le circuit miroir de courant PNP 32, et donc également du courant dans le circuit miroir de courant NPN 31, et donc du courant ILS. Pour offrir la possibilité de régler le courant de bit IBIT au moyen d'un potentiomètre externe 48, le cir- cuit 78 de la figure 1 fait en sorte que le courant IADJ soit pratiquement constant lorsque la température varie et lorsque +Vcc ou -Vcc varient. Dans la conception du cir- cuit, on a été confronté au problème consistant à offrir cette possibilité et à produire également une tension de polarisation VB2 à très faible bruit sur le conducteur 13, en n'utilisant qu'un seul conducteur du bottier dans lequel est monté le CNA 1. La tension produite sur le con- ducteur 49 est compensée en température de façon appro- priée, grâce au coefficient de température négatif des tensions émetteurbase des transistors NPN connectés en diodes 64 et 66, au multiplicateur de VBE et au coefficient de température positif de la diode zener 65. La diode zener produit sur le conducteur de tension de référence 67 un niveau de bruit trop élevé pour être acceptable pour un CNA de haute précision, comme un CNA à 16 bits, ce qui fait qu'il est souhaitable de prévoir un condensateur externe pour filtrer et éliminer ce bruit avant d'utiliser la tension de référence pour produire la tension VB2 sur le conducteur 13. De manière idéale, le meilleur point à haute impédance pour la connexion d'un condensateur de filtrage externe serait la base du transistor à collecteur commun 51. Dans ces conditions, la valeur de résistance élevée (résistances 59 et 61) entre la base de ce transistor à collecteur commun 51 et la tension de référence à bruit élevé sur le conducteur 67, formerait un filtre RC passe-bas, en combinaison avec le condensateur de filtra- *ge. L'emplacement idéal pour connecter un potentio- mètre externe tel que le potentiomètre 48 serait un tran- sistor à collecteur commun (non représenté) ayant son électrode de base référencée au conducteur 67. Malheureusement, cette façon de procéder "idéale" exige deux conducteurs du boîtier. La connexion d'un potentiomètre externe tel que le potentiomètre 48 à la base du transistor à collecteur commun 51 (qui est le point idéal pour connecter un condensateur de filtrage externe) chargerait de façon inacceptable le conducteur 60, entrai- nant ainsi une variation de VB2. Le circuit représenté sur la figure 1 procure une solution effective à ces exigences contradictoires en utilisant une résistance de 500 ohms 61 entre l'émetteur du transistor à collecteur commun 62 et le conducteur 49. Cette résistance de 500 ohms empêche que la très faible résistance d'émetteur du transistor à collecteur commun 62 ne soit présentée au condensateur de filtrage externe 50, et permet un filtrage effectif du bruit sur le conducteur 49, avec un condensateur relativement faible ayant une valeur d'environ 0,1 microfarad. Pour des valeurs de résistance du potentiomètre 48 de 1 mégohm ou plus, la charge effective qui est appliquée au conducteur 49 est négligeable. En résumé, le mode de réalisation de l'invention qui est décrit procure un étage de sortie symétrique qui produit une tension de sortie pouvant effectuer aisément des excursions jusqu'au voisinage d'environ 1,4 volt par rapport à la tension d'alimentation positive ou négative, et qui peut fonctionner avec des tensions +Vcc de +4,75 volts jusqu'à +15 volts ou plus, et des tensions -Vcc de -4,75 volts jusqu'à -15 volts ou des tensions plus négatives, sur une plage de température de -25 à +125 C. L'étage de sortie symétrique est incorporé dans un CNA-à 16 bits qui fonctionne sur les mêmes plages de tension d'alimentation et de température, et qui peut aisément travailler avec des niveaux d'entrée logiques TTL corres- pondant au cas le plus défavorable. Le CNA décrit accomplit ceci tout en évitant l'utilisation de structures de circuit complexes pour l'étage amplificateur de sortie, qu'on uti- lise de façon caractéristique pour protéger les transistors de sortie contre un claquage à des tensions d'alimentation élevées. On réalise à la fois les fonctions de filtrage externe et de réglage de courants de bit en utilisant un seul conducteur du CNA. Bien qu'on ait décrit l'invention en considérant un mode de réalisation particulier, l'homme de l'art pourra apporter diverses modifications au mode de réalisa- tion décrit sans sortir du cadre de l'invention. A titre d'exemple, la technique consistant à faire fonctionner le circuit de façon à produire un chemin externe pour les courants de fuite collecteur-base inverses de chaque tran- sistor, avant de soumettre ces transistors à des tensions collecteurémetteur excessives, peut être utilisée sur des circuits de sortie autres que des circuits symétriques. Sur la figure 2, on peut obtenir un effet identique à celui d'une dérive thermique accrue en supprimant la résistance 97 et en intercalant une résistance en série avec la base de l'une des diodes 95 ou 96. Sur la figure 1, on peut supprimer la résistance 61 s'il n'est pas nécessai- re de réduire la tension sur le conducteur 49. Bien qu'on utilise des tensions d'alimentation positive et négative (+Vcc et -Vcc) dans l'exemple de l'invention qui est décrit, la tension à laquelle les tensions d'alimentation sont référencées n'a évidemment aucune importance. A titre d'exemple, on pourrait décaler toutes les tensions d'ali- mentation, y compris la masse, de Vcc volts vers le haut. On notera que les diverses valeurs de courant données dans le but d'illustrer le fonctionnement du cir- cuit symétrique sont choisies pour faciliter l'explica- tion et ne doivent pas être interprétées comme des valeurs exactes, bien que les valeurs de courant données à titre d'exemples aient été choisies sur la base de diverses simulations par ordinateur. REVENDICATIONS 1. Un circuit de sortie symétrique, caractérisé en ce qu'il comprend: (a) un transistor connecté à la tension d'alimentation positive (80), ayant un collecteur relié à un premier conducteur de tension d'alimentation (+ Vcc) et un émetteur relié à un conducteur de sortie (82); (b) un transistor connecté à la tension d'alimenta- tion négative (87) ayant un collecteur relié au conducteur de sortie (82) et un émetteur relié à un second conducteur de tension d'alimentation (Vcc); (c) un circuit d'entrée (70, 71, 72, 74-79) qui réagit à un signal d'entrée (IS) en appliquant des premier et second signaux aux bases res- pectives du transistor connecté à la tension d'alimenta- tion positive (80) et du transistor connecté à la tension d'alimentation négative (87), pour faire en sorte que le transistor connecté à la tension d'alimentation positive (80) fournisse un courant de sortie au conducteur de sor- tie (82), et que le transistor connecté à la tension d'alimentation négative (87) absorbe un courant de sortie à partir du conducteur de sortie (82); (d) un premier circuit (81, 84) qui réagit à une tension de sortie du conducteur de sortie (82) en augmentant la tension de claquage collecteur-émetteur du transistor connecté à la tension d'alimentation négative (87) jusqu'à un niveau supérieur à la différence de tension entre le conducteur de sortie (82) et le second conducteur de tension d'ali- mentation (-Vcc), en réduisant la tension base-émetteur du transistor connecté à la tension d'alimentation négati- ve (87) à un niveau suffisamment bas pour bloquer prati- quement ce transistor, et en établissant un chemin à fai- ble résistance prédéterminé pour permettre au courant de fuite collecteurbase inverse de sortir de la base du transistor connecté à la tension d'alimentation négative (87); et (e) un second circuit (88, 90) qui réagit à la tension de sortie en augmentant la tension de claquage collecteur-émetteur du transistor connecté à la tension d'alimentation positive (80) jusqu'à un niveau supérieur à la différence de tension entre le conducteur de sortie (82) et le premier conducteur de tension d'alimentation (+Vcc), en réduisant la tension base-émetteur du transis- tor connecté à la tension d'alimentation positive (80) à un niveau suffisamment bas pour bloquer pratiquement ce transistor, et en établissant un chemin à faible résistan- ce prédéterminé pour permettre au courant de fuite collec- teur-base inverse de sortir de la base du transistor con- necté à la tension d'alimentation positive (80). 2. Circuit de sortie symétrique selon la reven- dication 1, caractérisé en ce que la tension de claquage collecteurémetteur du transistor connecté à la tension d'alimentation positive (80), lorsque ce transistor est conducteur, est inférieure à la différence de tension entre une valeur minimale de la tension de sortie (Vs) et la tension du premier conducteur de tension d'alimenta- tion (+Vcc). 3. Circuit de sortie symétrique selon la reven- dication 1, caractérisé en ce que la tension de claquage collecteurémetteur du transistor connecté à la tension d'alimentation négative (87), lorsque ce transistor est conducteur, est inférieure à la différence de tension entrela valeur maximale de la tension de sortie (VS) et la tension du second conducteur de tension d'alimentation (-VCC). 4. Circuit de sortie symétrique selon la reven- dication 1, caractérisé en ce que le circuit d'entrée com- prend un premier transistor (72) et des moyens qui réagissent au signal d'entrée (Is) en augmentant la tension de la base du transistor connecté à la tension d'alimentation positive (80) jusqu'à une valeur approximativement égale à la première tension d'alimentation (+Vcc) diminuée de la tension de saturation collecteur-émetteur du premier tran- sistor, ce qui a pour effet d'augmenter la tension de sor- tie (Vs) jusqu'à une valeur approximativement égale à la première tension d'alimentation (+Vcc) diminuée de la som- me de la tension de saturation collecteur-émetteur du pre- mier transistor (72) et de latension base-émetteur du transis- tor connecté à la tension d'alimentation positive (80). 5. Circuit de sortie symétrique selon la reven- dication 2, caractérisé en ce que le circuit d'entrée com- prend des moyens de génération de courant de polarisation (70, 74-79) destinés à produire un courant de polarisation (IpoL) qui est pratiquement constant par rapport au cou- rant de sortie, à fournir une première partie du courant de polarisation (IPoL) à un premier conducteur connecté à la base du transistor connecté à la tension d'alimentation positive (80), et à fournir une seconde partie du courant de polarisation (IpoL) à un second conducteur qui est con- necté à la base du transistor connecté à la tension d'ali- mentation négative (87). 6. Circuit de sortie symétrique selon la reven- dication 5, caractérisé en ce que le premier circuit com- prend des moyens (81, 84) branchés entre l'émetteur et la base du transistor connecté à la tension d'alimentation positive (80) dans le but d'augmenter la première partie du courant de polarisation (IpoL), et de réduire ainsi la seconde partie du courant de polarisation, lorsque le courant de sortie que fournit le transistor connecté à la tension d'alimentation positive (80) augmente, la seconde partie réduite du courant de polarisation (IpoL) réduisant notablement la tension baseémetteur du transistor connecté à la tension d'alimentation négative (87). 7. Circuit de sortie symétrique selon la reven- dication 6, caractérisé en ce que le second circuit com- prend des moyens (88, 90) branchés entre l'émetteur et la base du transistor connecté à la tension d'alimentation négative (87), dans le but d'augmenter la seconde partie du courant de polarisation (IpoL) lorsque le courant de sortie absorbé par le transistor connecté à la tension d'alimentation négative (87) augmente, ce qui a pour effet de réduire la première partie du courant de polarisation (IpoL) et de réduire notablement la tension base-émetteur du transistor connecté à la tension d'alimentation positi- ve (80). 8. Circuit de sortie symétrique selon la reven- dication 7, caractérisé en ce que le premier circuit com- prend une première résistance (81) connectée entre l'émetteur du transistor connecté à la tension d'alimenta- tion positive (80) et le conducteur de sortie (82), et une seconde résistance (84) connectée entre la base du transistor connecté à la tension d'alimentation positive (80) et le conducteur de sortie (82). 9. Circuit de sortie symétrique selon la reven- dication 8, caractérisé en ce que le second circuit com- prend une troisième résistance (88) connectée entre l'émetteur du transistor connecté à la tension d'alimenta- tion négative (87), et le second conducteur d'alimentation (-Vc), et une quatrième résistance (90) connectée entre la base du transistor connecté à la tension d'alimentation négative (87) et le second conducteur de tension d'alimen- tation (-Vcc). 10. Circuit de sortie symétrique selon la reven- dication 9, caractérisé en ce que les moyens de génération de courant de polarisation (70, 74-79) comprennent des moyens destinés à diminuer le courant de polarisation (IPOL) lorsque la température du circuit de sortie symé- trique (69) augmente. 11. Circuit de sortie symétrique selon la reven- dication 10, caractérisé en ce que les moyens de réduction du courant de polarisation comprennent une source de cou- rant du type miroir de courant (74-79) qui alimente un cir- cuit de commande de courant (70), et le circuit de commande de courant (70) comprend des première et seconde diodes connectées en série (95, 96), branchées en parallèle sur un circuit comprenant la jonction émetteurbase d'un second transistor (93) connecté en série avec une cinquième résis- tance (94), et également branchées en parallèle avec une sixième résistance (97), la chute de tension résultante aux bornes de la cinquième résistance (94) commandant la valeur du courant de polarisation (IpoL). 12. Circuit de sortie symétrique selon la reven- dication 10, caractérisé en ce que les valeurs des seconde et quatrième résistances (84, 90) sont suffisamment faibles pour faire respectivement en sorte que la tension de cla- quage BVCER du transistor connecté à la tension d'alimenta- tion positive (80) soit toujours inférieure à la différence de tension entre le conducteur de sortie (82) et le premier conducteur de tension d'alimentation (+Vcc), et que la ten- sion de claquage BVCER du transistor connecté à la tension d'alimentation négative (87) soit toujours inférieure à la différence de tension entre le conducteur de sortie (82) et le second conducteur de tension d'alimentation (-Vcc). 13. Procédé de mise en oeuvre d'un circuit symé- trique comprenant les opérations suivantes: (a) on appli- que une première partie d'un courant de polarisation constant (IpoL) à un premier conducteur connecté à la base d'un transistor connecté à la tension d'alimentation posi- tive (80), dont l'émetteur est relié à un conducteur de sortie (82), et on applique une partie restante du courant de polarisation (IpoL) à un second conducteur connecté à la base d'un transistor connecté à la tension d'alimenta- tion négative (87), dont le collecteur est relié au conduc- teur de sortie (82), le collecteur du transistor connecté à la tension d'alimentation positive (80) étant relié à un premier conducteur de tension d'alimentation (+Vcc), et l'émetteur du transistor connecté à la tension d'alimenta- tion négative (87) étant relié à un second conducteur de tension d'alimentation (-Vcc); (b) on fait en sorte que le transistor connecté à la tension d'alimentation positive (80) applique un courant de sortie au conducteur de sortie (82), ce qui augmente la tension de sortie (Vs) du conduc- teur de sortie (82), et augmente la première partie du cou- rant de polarisation (IpoL) sous l'effet de l'augmentation du courant de sortie, ce qui a pour action de diminuer la seconde partie du courant de polarisation (IpoL); et (c) simultanément à l'opération (b), on bloque le transistor connecté à la tension d'alimentation négative (87) en réduisant suffisamment sa tension base-émetteur pour blo- quer ce transistor sous l'effet de la diminution de la seconde partie du courant de polarisation (IpoL), et on fait circuler à partir de la base du transistor connecté à la tension d'alimentation négative (87) une quantité suffisante du courant de fuite inverse de la jonction collecteur- base de ce transistor, de façon à augmenter la tension de claquage collecteur-émetteur du transistor connecté à la tension d'alimentation négative (87), jusqu'à un niveau supérieur à la différence de tension entre le conducteur de sortie (82) et le second conduc- teur de tension d'alimentation (-Vcc). 14. Procédé selon la revendication 13, caracté- risé en ce qu'il comprend les opérations consistant à faire absorber un courant de sortie au transistor connec- té à la tension d'alimentation négative (87), à partir du conducteur de sortie (82), et à augmenter la seconde par- tie du courant de polarisation (IpoL) sous l'effet de l'augmentation du courant de sortie absorbé, ce qui dimi- nue la première partie du courant de polarisation (IpoL) en bloquant simultanément le transistor connecté à la tension d'alimentation positive (80), ce qui est effectué en réduisant suffisamment la tension baseémetteur de ce transistor pour qu'il se bloque sous l'effet de la diminu- tion de la première partie du courant de polarisation (IpoL), et en faisant circuler à partir de la base du transistor connecté à la tension d'alimentation positive une quantité suffisante du courant de fuite inverse de la jonction collecteur-base de ce transistor, de façon à augmenter la tension de claquage collecteur-émetteur du transistor connecté à la tension d'alimentation positive (80) jusqu'à un niveau supérieur à la différence de ten- sion entre le premier conducteur de tension d'alimenta- tion (+Vcc) et le conducteur de sortie (82). 15. Circuit de sortie, caractérisé en ce qu'il comprend: (a) un transistor (87) ayant un collecteur connecté à un conducteur de sortie (82) et un émetteur connecté à un premier conducteur de tension d'alimenta- tion (-Vcc); (b) des moyens connectés entre le conducteur de sortie (82) et un second conducteur de tension d'ali- mentation (+Vcc), pour fournir du courant au conducteur de sortie (82); (c) un circuit d'entrée (70, 71, 72, 74-79) qui réagit à un signal d'entrée (Is) en appliquant un signal à la base du transistor (87) pour que ce transistor absorbe un courant de sortie à partir du conducteur de sortie (82); et (d) des moyens de réaction (86) qui réa- gissent à une tension de sortie (VS) du conducteur de sor- tie (82) en réduisant suffisamment la tension base- émetteur du transistor (87) pour bloquer le transistor et pour faire circuler à partir de la base du transistor (87) une quantité suffisante du courant de fuite collec- teur-base inverse du transistor, afin d'augmenter la ten- sion de claquage collecteur-émetteur du transistor (87) jusqu'à un niveau supérieur à la différence de tension entre le conducteur de sortie (82) et le premier conduc- teur de tension d'alimentation (+Vcc). 16. Circuit de sortie, caractérisé en ce qu'il comprend: (a) un transistor ayant un collecteur (80) con- necté à un premier conducteur de tension d'alimentation (+Vcc) et un émetteur connecté à un conducteur de sortie (82); (b) des moyens connectés entre le conducteur de sortie (82) et un second conducteur de tension d'alimenta- tion (-Vcc) pour absorber un courant à partir du conducteur de sortie (82) ; (e) un circuit d'entrée (70, 71, 72, 74-79) qui réagit à un signal (IS) en appliquant un premier signal à la base du transistor (80) pour que ce transistor fournisse un courant de sortie au conducteur de sortie (82); et (d) des moyens de réaction (86) qui réagissent à une tension de sortie (Vs) du conducteur de sortie (82) en réduisant suffisamment la tension base-émetteur du tran- sistor (80) pour bloquer ce transistor et pour faire circu- ler à partir de la base du transistor (80) une quantité suffisante du courant de fuite collecteur-base inverse du transistor pour augmenter la tension de claquage collec- teur-émetteur du transistor jusqu'à un niveau supérieur à la différence de tension entre le conducteur de sortie (82) et le premier conducteur de tension d'alimentation (+VCC). - 17. Procédé de mise en oeuvre d'un circuit de sortie, caractérisé en ce qu'il comprend les opérations suivantes: (a) on connecte un collecteur d'un transistor (87) à un conducteur de sortie (82) et on connecte un émetteur du transistor (87) à un premier conducteur de tension d'alimentation (-Vcc); (b) on applique un signal à la base du transistor (87) pour que le transistor absorbe un courant de sortie à partir du conducteur de sortie (82), après quoi on supprime le signal appliqué à la base du transistor (87), pour bloquer le transistor, et on fournit du courant au conducteur de sortie (82) pour déplacer la tension (Vs) du conducteur de sortie vers celle d'un second conducteur de tension d'alimentation (+Vcc); et (c) on réduit la tension base-émetteur du transistor (87) sous l'effet de la variation de la tension de sortie, dans une mesure suffisante pour bloquer le transistor, et on fait circuler à partir de la base du transistor (87) une quantité suffisante du courant de fuite collecteur- base inverse du transistor, pour augmenter la tension de claquage collecteur-émetteur du transistor jusqu'à un niveau supérieur à la différence de tension entre le con- ducteur de sortie (82) et le premier conducteur de tension d'alimentation (-Vcc). 18. Procédé de mise en oeuvre d'un circuit de sortie, caractérisé en ce qu'il comprend les opérations suivantes: (a) on connecte un émetteur d'un transistor (80) à un conducteur de sortie (82), et on connecte un collecteur du transistor (80) à un premier conducteur de tension d'alimentation (+Vcc); (b) on applique un signal à la base du transistor pour que le transistor fournisse un courant de sortie au conducteur de sortie (82), après quoi on supprime le signal appliqué à la base du transis- tor, pour bloquer le transistor, et on absorbe un courant à partir du conducteur de sortie (82), pour déplacer la tension (Vs) du conducteur de sortie vers celle d'un second conducteur de tension d'alimentation (-Vcc); (c) on réduit la tension base-émetteur du transistor (80) sous l'effet de la variation de la tension de sortie, dans une mesure suffisante pour bloquer le transistor, et on fait circuler à partir de la base du transistor (80) une quan- tité suffisante du courant de fuite collecteur-base inver- se du transistor, pour augmenter la tension de claquage collecteur-émetteur du transistor jusqu'à un niveau supé- rieur à la différence de tension entre le conducteur de sortie (82) et le premier conducteur de tension d'alimen- tation (+Vcc).