FR 2581267 A1 19861031 FR 8506408 A 19850426 DIVISEUR DE FREQUENCE PAR DEUX L'invention concerne un circuit intégré diviseur de fréquence par deux, du type bascule maitre-esclave à deux sorties complémentaires Q et Q, comportant deux entrées pour des signaux alternatifs de commande H et son complémentaire H-, les circuits maître et esclave étant formés de deux portes de multiplexage et les signaux de commandes H et H étant générés à partir d'un circuit comportant une seule entrée pour un si- gnal alternatif E de même fréquence. Ce circuit trouve son application dans la réalisa- tion de diviseurs de fréquence fonctionnant sur une large ban- de de fréquence. Un tel circuit est connu de la publication de M. ROCCHI et M.GAVANT intitulée "Circuits intégrés numériques sur arséniure de gallium pour applications au-delà du gigahertz" dans la revue ACTA ELECTRONICA 23, 3, 1980, p.243-267. Ce document cité décrit un circuit intégré du type bascule T maitreesclave, à deux sorties complémentaires Q et Q et deux entrées complémentaires hyperfréquences H et H. L'étage maître et l'étage esclave sont formés chacun de quatre portes ET, et de deux portes NON-OU, constituant deux bascules de type R-S, commandées chacune par les signaux d'entrée H et Het par les sorties rebouclées en croix. Cependant ce circuit présente un certain nombre d'inconvénients. En premier lieu, la complémentarité des si- gnaux d'entrée hyperfréquences H et H est très critique. En effet, le signal d'entrée complémentaire H est utilisé pour découpler la bascule RS du maître lorsque le signal d'entrée H est à l'état haut. Dans ce cas, les informations complémen- taires de sortie de l'esclave circulent directement à travers le maître et l'état stable est atteint au bout d'un temps qui -2- est la somme du temps de propagation d'une porte ET et d'une porte NON-OU. Comme il est nécessaire que, lorsque le maître se ferme, le rebouclage soit à nouveau assuré pour ne pas perdre l'état, le signal d'entrée complémentaire H doit assu- rer le rebouclage avant que le signal d'entrée H n'impose un zéro à l'entrée des portes NON-OU. Ce résultat ne peut être obtenu que si les signaux d'entrée complémentaires H et H sont engendrés de façon rigoureusement symétrique. Dans le cas con- traire il peut en résulter une perte d'information ou un phé- nomène d'auto-oscillation. Or, ce circuit connu a été réalisé en logique BFL, à l'aide de transistors à effet de champ en arséniure de gai- lium, à désertion de charges. Les propriétés physico-chimiques de l'arséniure de gallium permettent en effet la réalisation de circuits intégrés fonctionnant à des fréquences très éle- vées, et les transistors à effet de champ à désertion de char- ges sont d'une réalisation relativement aisée. Mais ces transistors à effet de champ, à désertion de charges en arséniure de gallium présentent en contrepartie un certain nombre de défauts. Tout d'abord, les circuits qui utilisent ces tran- sistors montrent une consommation assez élevée. Ensuite, ces transistors présentent un phénomène d'hystérésis qui entraîne qu'il est précisément très difficile d'obtenir la complémentarité des signaux d'entrée indispensa- ble au bon fonctionnement du circuit connu. Un circuit générateur d'entrées complémentaires est cependant proposé dans le document cité, mais comme on le verra plus loin, ce circuit est strictement applicable au cir- cuit diviseur de fréquence connu et ne peut être transposé. D'autre part, dans le but de réaliser des circuits intégrés toujours plus performants et à densité d'intégration toujours plus grande, il est recherché de diminuer de plus en plus la consommation des circuits sans pour autant diminuer la vitesse ou la fréquence de fonctionnement. -3- C'est pourquoi, les transistors à effet de champ à enrichissement, dont la technologie est maintenant satisfai- sante, sont à ce jour préférés du fait qu'ils sont dépourvus des défauts inhérents aux transistors à désertion de charges, et que leur consommation est environ dix fois moindre. Mais les circuits conçus pour être réalisés dans une technologie incluant des transistors à désertion de char- ges (normalement passant en l'absence de signal grille-source) ne peuvent être transposés purement et-simplement dans une technologie incluant des transistors à enrichissement (norma- lement bloqués en l'absence de signal grille-source). Ainsi, par exemple, le circuit décrit dans le do- cument cité met en oeuvre des portes complexes ET, NON-OU, qui fonctionnent dans de bonnes conditions à l'aide des transis- tors à désertion de charges du fait qu'elles présentent des excursions logiques importantes (supérieures à 1V), le report de la tension d'un étage au suivant étant réalisé par l'in- termédiaire d'étages translateurs de niveaux à diodes imposant l'utilisation d'une tension d'alimentation continue supplémen- taire. Ce genre de portes complexes de type NON-ET ne peut être réalisé à l'aide de transistors à enrichissement du fait que les deux transistors nécessaires pour former une telle porte ne sont jamais complètement passants avec les ni- veaux imposés par cette dernière technologie. C'est pourquoi la présente invention propose un nouveau circuit diviseur de fréquence par deux tel que défini dans le préambule qui permet de s'affranchir de tous les in- convénients cités. Selon l'invention, ce circuit est remarquable en ce que chaque porte de multiplexage est constituée de deux portes NON-OU et d'une porte OU-CABLE, et reçoit d'une part les signaux alternatifs d'entrée H et H, et d'autre part le signal rebouclé en croix de la sortie de l'autre porte de mul- tiplexage du même étage et le signal de sortie de l'une des -4- portes de multiplexage de l'autre étage, et en ce que le géné- rateur de signaux complémentaires est muni de moyens pour que les signaux complémentaires présentent des fronts de montée abrupts. Dans une mise en oeuvre de l'invention, ce circuit est remarquable en ce qu'il est réalisé à l'aide de transis- tors à effet de champ du type dit à enrichissement normalement pincés en l'absence de signal grille-source, en ce qu'il com- porte des moyens pour diminuer le temps de propagation dans les portes NON-OU. Dans cette mise en oeuvre, ce circuit peut être en outre remarquable en ce que, chaque porte NON-OU étant formée de deux transistors en parallèle dont les sources couplées sont reliées à la masse, dont les drains couplés sont portés à la tension d'alimentation continue VDD à travers une résis- tance de charge, et dont les grilles reçoivent les entrées de la porte, les moyens pour diminuer le temps de propagation dans cette porte NON-OU sont constitués par le fait que la sortie de la porte, qui est disponible sur les drains couplés, est reportée sur l'entrée d'un étage dit tampon composé d'un transistor dont le drain est porté directement à l'alimenta- tion continue VDD, et dont la source est portée à la masse à travers une résistance dont la valeur est choisie pour que la capacité d'entrée de l'étage tampon soit faible et qu'ainsi la résistance de charge de la porte NON-OU soit également faible, ce qui produit la diminution recherchée du temps de propaga- tion dans cette porte. Dans cette mise en oeuvre, ce circuit peut être encore remarquable en ce que chaque OU-CABLE est formé par la réunion des sources des transistors des étages tampons des deux portes NON-OU d'une porte de multiplexage et en ce que la résistance de polarisation de ces transistors d'étage tampon est mise en commun pour n'en faire qu'une, la sortie du OU- CABLE étant alors au point commun entre ces sources et cette résistance. -- 5 -2 -5 Dans l'une ou l'autre ces mises en oeuvre le cir- cuit peut être remarquable en ce que le générateur de signaux complémentaires est constitué de deux branches formées chacune de la succession d'un étage inverseur et d'un étage suiveur, la première branche recevant le signal alternatif d'entrée E et fournissant le signal alternatif de sortie complémentaire H, et la seconde branche recevant l'inverse E du signal alter- natif d'entrée, par l'intermédiaire d'un étage inverseur sup- plémentaire par exemple, et fournissant le signal alternatif de sortie H, cette seconde branche étant telle que la source du transistor inverseur est polarisée par le signal alternatif d'entrée E, l'ensemble de cette structure constituant les mo- yens pour que les signaux H et H présentent des fronts de mon- tée abrupts. Selon l'une ou l'autre de ces formes de réalisa- tion, ce circuit est remarquable en ce que 6 étant le temps de propagation dans une porte NON-OU, la fréquence maximale fM de fonctionnement de la partie diviseur de fréquence est don- née par la relation: IM 2 Dans une réalisation particulière ob les transis- tors sont en arséniure de gallium (GaAs) la fréquence de fonc- tionnement f est comprise dans le domaine: MHz. f et la consommation est de l'ordre de P:40 mW. L'invention sera mieux comprise à l'aide de la description suivante illustrée par les figures annexées dont: - la figure 1 qui représente le schéma logique du circuit selon l'invention; - la figure 2a qui représente une porte complexe du circuit selon l'invention, cette porte étant réalisée à l'aide de transistors à effet de champ h enrichissement; -6- - la figure 2b qui représente le circuit selon l'invention réalisé à l'aide d'une telle porte complexe; la figure 3 qui représente le diagramme temporel du circuit en fonctionnement; - la figure 4 qui représente le circuit générateur de signaux d'entrée complémentaires; - la figure 5 qui représente les courbes de trans- fert de ce dernier circuit. Tel que représenté sur la figure 1, le circuit se- lon l'invention est donc constitué de deux étages, un étage maitre P1 et un étage esclave P2. Chacun de ces étages est formé de deux portes complexes dites de multiplexage NON-OU, OU. Ainsi le maître est formé d'une première porte de multiplexage comportant deux portes NON-OU notées Gl et G2, et une porte OU notée G5, et d'une seconde porte de multiplexage comportant deux portes NON-OU notées G3 et G4 et une porte OU notée G6. L'esclave est formé d'une première porte de multi- plexage comportant deux portes NON-OU notées G'l et G'2 et une porte OU notée G'5, et d'une seconde porte de multiplexage comportant deux portes NON-OU notée G'3 et G'4 et une porte OU notée G'6. Les portes Gl et G4 du maître reçoivent chacune le signal d'entrée alternatif H. La porte G1 reçoit en outre la sortie complémentaire Q issue de la porte G'6 de l'esclave, tandis que la porte G4 reçoit en outre la sortie Q issue de la porte G'5 de l'esclave. Les portes G2 et G3 du maître reçoivent chacune le signal d'entrée complémentaire H. La porte G2 reçoit en outre le complémentaire M du signal intermédiaire, issu de la porte G6 du maître, tandis que la porte G3 reçoit en outre le signal intermédiaire M issu de la pote G5 du maître. Les portes OU G5 et G6 du mattre réalisent en fait -7- uniquement le cablage des sorties des portes GL et G2 d'une part, et G3 et G4 d'autre part. Ces portes G5 et G6 dites "OU-CABLE" ne comportent donc aucun temps de propagation. Les portes G'1 et G'4 de l'esclave reçoivent chacune le complémentaire H du signal d'entrée alternatif. La porte G'1 reçoit en outre le signal intermédiaire M issu de la porte G5 du maître, tandis que la porte G'4 reçoit le complémentaire M du signal intermédiaire, issu de la porte G6 du maître. Les portes G'2 et G'3 de l'esclave reçoivent cha- cune le signal d'entrée alternatif H. La porte G'2 reçoit en outre le signal complémentaire Q issu de la porte G'6 de l'es- clave, tandis que la porte G'3 reçoit en outre le signal de sortie Q issu de la porte G'5 de l'esclave. Les portes G'5 et G'6 de l'esclave sont formées respectivement par le cablage des sorties des portes G'I et G'2 d'une part, et G'3 et G'4 d'autre part, en sorte qu'elles forment des OU-CABLES tout à fait semblables aux portes G5 et G6 du maître. Dans un exemple de réalisation avantageuse de la présente invention, ce circuit est formé de transistors à ef- fet de champ, par exemple en arséniure de gallium (GaAs), du type dit à enrichissement, c'est-à-dire normalement bloqués à tension grille-source nulle (Normally-OFF). Ces transistors présentent en effet à ce jour les meilleures performances du fait de leur très grande vitesse de fonctionnement et de leur très faible consommation. Les caractéristiques de ces transistors sont en effet les suivantes: Pour une grille surbaissée, la tension de pince- ment VT:0 La largeur de grille Lg = 0,7 m IDS - 75 A/pm à 0,7 V (courant drain-source à saturation). -8- Gm = 200 mS/mm (gain du transistor en courant) avec I Siemens (S) = 1 Ampère/Volt Cependant, dans le but d'améliorer encore la vi- tesse de commutation du circuit en fonctionnement et en parti- culier de passer de la fréquence de 4 GHz selon l'art anté- rieur à des fréquences de l'ordre de 6 GHz, la porte de multi- plexage incluant deux portes NON-OU telles que G1 et G2 et un OU-CABLE tel que G5 est prévue selon le schéma de la figure 2a. Telle que représentée sur la figure 2a, cette por- te de multiplexage P3 comprend donc une première porte NON-OU, par exemple G1, formée de deux transistors T1l et T12 montés en parallèle et chargés sur une résistance Ro10, et une seconde porte NON-OU, par exemple G2, formée de deux transistors T21 et T22 montés en parallèle et chargés sur une résistance R20. Le signal de sortie issu de ces portes est disponible respec- tivement aux noeuds 10 et 20 et est reporté sur les grilles des transistors T13 et T23, dont les drains sont portés direc- tement à l'alimentation continue VDD et dont les sources sont couplées et portées à la masse par l'intermédiaire d'une résistance R50. Le noeud 15 de couplage des sources des transis- tors T13 et T23 constitue la fonction OU-CABLE de la porte G5 par exemple. Les transistors T13 d'une part, et T23 d'autre part, associés à la résistance R50, constituent chacun un étage dit "tampon". En effet, il faut souligner que le passage d'une fréquence inférieure à 4 GHz à une fréquence supérieure à 4 GHz, constitue une "barre" difficile à franchir. Dans le circuit selon l'invention, la valeur de la résistance R50 est choisie pour que la capacité d'entrée du transistor de l'étage tampon soit faible, et que la compa- tibilité des niveaux soit néanmoins conservée. Ceci permet d'utiliser des résistances de charge des portes NON-OU, telles que Rlo et R20, de faible valeur; et par conséquent ceci -9- permet d'augmenter la vitesse de fonctionnement de la porte NON-OU. Une porte NON-OU associée à un étage tampon, telle que décrite précédemment présente donc comme avantages: - une faible sensibilité à la sortance, - un très faible temps de commutation permettant d'atteindre des fréquences de l'ordre de 6 GHz à l'entrée du circuit diviseur de fréquence selon l'invention, - une très faible consommation propre aux transis- tors à enrichissement. Une porte de multiplexage P3 telle que représentée figure 2a fournit en sortie la fonction complexe (par exemple pour les portes G1, G2 et G5): M = M + H + H + Q = M.H + Q.H Cette fonction est réalisée en un seul tpd (tpd = time propa- gation delay en anglo-saxon). La figure 2b représente le circuit complet divi- seur de fréquence par deux selon l'invention, réalisé à l'aide de quatre portes de multiplexage. La figure 3 montre le diagramme temporel de fonc- tionnement de ce circuit. En s'appuyant sur la figure 1, et en supposant que l'état initial du système à l'instant to est ce- lui qui est donné dans le tableau I: TABLEAU I Instant to H = O M = O Q = 1 H=l M=l q=O alors, lors de la première transition, è l'instant t1, l'esclave se ferme -il y a mémorisation- et le signal - 10 - intermédiaire M passe au niveau haut exactement en même temps que son complémentaire M passe au niveau bas. Cet état du signal intermédiaire M et de son complémentaire M est atteint au bout d'un temps noté 6 après l'instant t1. Lorsque ensuite, à l'instant t2, le signal d'en- trée H revient à zéro, et que son complémentaire H passe à 1, le maître se ferme et passe donc en mode de mémorisation. Les signaux de sortie Q et son complémentaire Q changent de niveau au bout d'un temps S après l'instant t2. La fréquence maximale théorique fM de fonction- nement du diviseur de fréquence par deux selon l'invention est donc: fM =7 Dans le but de concevoir un circuit qui soit capa- ble de fonctionner sur une très large bande de fréquences, c'est-à-dire non seulement en hyperfréquences, comme il a été dit précédemment, mais aussi en basses fréquences (de l'ordre de 102 MHz), il doit être adjoint au diviseur de fréquence proprement dit un circuit générateur de signaux d'entrée com- plémentaires capable de générer de tels signaux présentant des transitions abruptes. En effet, lors d'une transition du signal d'entrée H, on a vu que, chaque étage, maitre, ou esclave, passe alter- nativement d'une phase de mémorisation à une phase d'acquisi- tion et inversement. Analysons alors plus précisément le fonctionnement du OU-CABLE représenté par exemple figure 2a, les transistors étant du type à enrichissement. Avec une tension d'alimentation continue VDD = 2V, une entrée inactive sur l'un des transistors (T23 par exemple) du OU-CABLE se traduit par un niveau logique bas d'environ 0,4 V. En supposant l'entrée de l'autre transistor (T13) haute, le niveau logique est d'environ 1,5 V. Le niveau de sortie au noeud 15 est alors de l'ordre de 0,8 V. 258 1 267 - 11 - Lors de la transition, l'entrée de T13 passe au niveau bas, alors que l'entrée de T23 monte. Cependant, le résultat doit être une conservation du niveau haut en sortie sur le noeud 15. Or le transistor T23 doit compenser une tension grille-source de l'ordre de 0,6 V avant de devenir suffisam- ment passant pour imposer le niveau haut au noeud 15. Ce point réagira donc dans un premier temps à T13 et son niveau com- mencera par chuter. Ce problème est absolument négligeable en hyper- fréquences du fait du très faible temps de propagation (tpd) de chaque porte. Il n'en est pas de même à plus basse fréquence. Si les signaux d'entrée présentent des transitions lentes, une perte d'information peut advenir. Il suffit cependant, pour assurer un bon fonction- nement d'une porte de multiplexage telle que représentée fi- gure 2a, que les transitions des signaux d'entrée basse-fré- quences soient abruptes. Ce résultat peut être obtenu à l'aide d'un circuit P4 générateur de signaux d'entrée complémentaires, capable en outre de redresser les fronts de transition des signaux d'en- trée basse-fréquences (figure 1). Un générateur de signaux d'entrée complémentaires est connu du document cité précédemment comme art antérieur (ACTA ELECTRONICA 23-3-1980, p.243-267). Mais le montage con- nu, formé d'un amplificateur différentiel, nécessite une ten- sion d'alimentation continue VDD et une tension supplémen- taire VSS telles que: VDD - VSs > 3,5 V. Ceci n'est pas possible dans le circuit selon l'invention, puisque la tension d'alimentation continue VDD est de 2V, que la tension d'alimentation continue la plus basse est la masse à OV et qu'il n'est évidemment pas souhaité de rajouter une troisième alimentation continue. De plus le - 12 - circuit connu n'a pour but que de réaliser une bonne complé- mentarité des signaux et non pas des fronts de montée abrupts en basses fréquences. Une solution avantageuse réside dans un circuit double, dont chacune des parties est formée de la succession de deux étages, un étage inverseur et un étage suiveur, cir- cuit qui génère les deux signaux d'entrée H et H du diviseur, en opposition de phase, à partir d'un signal alternatif d'en- trée E. Ce circuit P4 est représenté figure 4. Les étages inverseurs sont formés du transistor T3 et de la résistance R3 d'une part, et du transistor T'3 et de la résistance R'3 d'au- tre part. Les étages suiveurs sont formés du transistor T4 et de la résistance R4 d'une part, et du transistor T'4 et de la résistance R'4 d'autre part. Comme il serait très difficile de maintenir à un niveau fixe, avec une polarisation ordinaire, la tension grille du transistor suiveur T3 du fait qu'il s'agit d'un transistor à effet de champ et que le courant de grille n'est pas nul, alors le circuit de polarisation de grille de ce transistor doit être spécialement étudié. Selon l'invention, la grille du transistor T3 est polarisée avec l'inverse du si- gnal d'entrée E, le signal E lui-même étant appliqué sur la source du transistor T3. Le circuit P4 générateur des signaux d'entrée com- plémentaires H et H, tel que représenté figure 4, réalisé avec la même technologie que le circuit diviseur et alimenté par les mêmes tensions continues, présente un gain G, tel que G =5 qui permet d'obtenir des transitions abruptes pour les signaux H et H, même aux basses fréquences, et donc un fonc- tionnement parfait du diviseur sur une très large bande de fréquences. La figure 5 montre les courbes de transfert de ce circuit P4 générateur de signaux, dans les conditions de réalisation exposées dans le tableau II. L'excursion est de 258 1 267 - 13 - l'ordre de 500 mV en sortie (Vs) pour 100 mV an entrée *(VE), dans la zone de gain maximal. En tenant compte du fait que les quatre portes de multiplexage sont identiques, le tableau II donne les valeurs de la largeur de grille des transistors, et les valeurs des résistances des circuits tels que représentés figure 2a d'une part et figure 4 d'autre part. TABLEAU II Transistors Largeur de Résistances Valeur grille Tjj, T12 20 pm Rlo, R20 2 KQ T22, T21 20 um R50 0,8 KQ T13, T23 40 Mm T1 100 pm Rl, R4 0,3) K T2 60 pm. R2 0,35 KQ R3 1,2 Ko T3, T4 45 pin R'3 1,5 KR T'3, T'4 45 pm R'4 0,5 KS Ainsi réalisés ces circuits permettent d'obtenir un fonctionnement du diviseur dans un domaine de fréquences f telles que: - 14 - MHz Des variantes peuvent être apportées à la réali- Q5 sation de ces circuits sans pour autant sortir du cadre la présente invention tel que défini par les revendications ci- après annexées. - 15 - REVENDICATIONS: 1. Circuit intégré diviseur de fréquence par deux, du type bascule maltreesclave à deux sorties complémentaires Q et Q, comportant deux entrées pour des signaux alternatifs de commande H et son complémentaire H, les circuits maître et es- clave étant formés chacun de deux portes de multiplexage et les signaux de commandes H et H étant générés à partir d'un circuit dit générateur de signaux complémentaires comportant une seule entrée pour un signal alternatif E de même fréquen- ce, caractérisé en ce que chaque porte de multiplexage est constituée de deux portes NON-OU et d'une porte OU-CABLE, et reçoit d'une part les signaux alternatifs d'entrée H et H, et d'autre part le signal rebouclé en croix de la sortie de l'au- tre porte de multiplexage du même étage et le signal de sortie de l'une des portes de multiplexage de l'autre étage, et en ce que le générateur de signaux complémentaires est muni de mo- yens pour que les signaux complémentaires présentent des fronts de montée abrupts. 2. Circuit selon la revendication 1, caractérisé en ce qu'il est réalisé à l'aide de transistors à effet de champ du type dit à enrichissement normalement pincés en l'absence de signal grille-source, et en ce qu'il comporte des moyens pour diminuer le temps de propagation dans les portes NON-OU. 3. Circuit selon la revendication 2, caractérisé en ce que, chaque porte NON-OU étant formée de deux transistors en parallèle dont les sources couplées sont reliées à la masse, dont les drains couplés sont portés à la tension d'ali- mentation continue VDD à travers une résistance de charge, et dont les grilles reçoivent les entrées de la porte, les mo- yens pour diminuer le temps de propagation dans cette porte NON-OU sont constitués par le fait que la sortie de la porte, qui est disponible sur les drains couplés, est reportée sur l'entrée d'un étage dit tampon composé d'un transistor dont le drain est porté directement à l'alimentation continue VDD, et dont la source est portée à la masse à travers une - 16 - résistance dont la valeur est choisie pour que la capacité d'entrée de l'étage tampon soit faible et qu'ainsi la résis- tance de charge de la porte NON-OU soit également faible, ce qui produit la diminution recherchée du temps de propagation dans cette porte. 4. Circuit selon la revendication 3, caractérisé en ce que chaque OUCABLE est formé par la réunion des surces des transistors des étages tampons des deux portes NON-OU d'une porte de multiplexage et en ce que la résistance de polarisa- tion de ces transistors d'étage tampon est mise en commun pour n'en faire qu'une, la sortie du OU-CABLE étant alors au point commun entre ces sources et cette résistance. 5. Circuit selon l'une des revendications 2 à 4 ca- ractérisé en ce que le générateur de signaux complémentaires est constitué de deux branches formées chacune de la succes- sion d'un étage inverseur et d'un étage suiveur, la première branche recevant le signal alternatif d'entrée E et fournis- sant le signal alternatif de sortie complémentaire H, et la seconde branche recevant l'inverse E du signal alternatif d'entrée, par l'intermédiaire d'un étage inverseur supplémen- taire par exemple, et fournissant le signal alternatif de sor- tie H, cette seconde branche étant telle que la source du transistor inverseur est polarisée par le signal alternatif d'entrée E, l'ensemble de cette structure constituant les moyens pour obtenir que les signaux H et H présentent des fronts de montée abrupts. 6. Circuit selon l'une des revendications précédentes caractérisé en ce que 6 étant le temps de propagation dans une porte NONOU, la fréquence maximale fM de fonctionnement de la partie diviseur de fréquence est donnée par la relation: fM = 7. Circuit selon la revendication 5 ou 6, caractérisé en ce que, les transistors étant en arséniure de gallium - 17 - (GaAs) la fréquence de fonctionnement f est comprise dans le domaine: MHz et la consommation est de l'ordre de P 40 mW.