FR 2582135 A1 19861121 FR 8606928 A 19860514 La présente invention concerne un circuit de précharge pour lignes de mot d'un dispositif de mémoire, en particulier à cellules programmables. Il est connu que, dans les mémoires programmables à haute densité, une partie importante du temps nécessaire pour la lecture est utilisée pour porter la ligne de mot sélectionnée à un niveau permettant à la cellule de mémoire intéressée de conduire éventuellement un courant suffisant pour faire sauter l'amplifica- teur de lecture. Ceci est principalement dû au temps de propagation important des signaux le long de la ligne de mot intéressée, la- quelle se caractérise par une résistance et une capacité associées notables, surtout si la matière utilisée pour la ligne de mot est le silicium polycristallin. En particulier, dure longtemps le temps d'accès déterminé par le signal de validation qui fait passer le dispositif de mémoire d'un état d'attente, dans lequel tous les circuits du dispositif sont invalidés, à un état de fonctionnement approprié pour la lecture d'une donnée. Pour diminuer le temps d'accès aux cellules de mémoire, en particulier à la sortie d'un état d'attente, on a imaginé de précharger toutes les lignes de mot à la tension d'alimentation (Vcc) de la mémoire pendant les phases d'attente, tandis que, dans les phases de lecture, toutes les lignes de mot, à l'exception de celle qui est adressée (qui conserve la tension de régime de niveau haut) sont mises à la masse. Dans ce cas, avant de pouvoir obtenir une lecture correcte, il faut que toutes les lignes de mot, sauf celle qui est sélectionnée, soient ramenées à une valeur de tension infé- rieure au seuil d'une cellule vierge. Cette solution, qui est acceptable pour de nombreuses applications, présente certains inconvénients, spécialement si elle est appliquée à des mémoires à haute densité: - le courant transitoire associé à la commutation de toutes les lignes de mot peut introduire un bruit sur les lignes d'alimentation à la masse; - la capacité qui couple le substrat du dispositif de mémoire et les lignes de mot a pour effet que la tension du substrat s'abaisse pendant la commutation, avec pour résultat que tous Les noeuds couplés au substrat subissent une perturbation plus ou moins grave; - la résistance du substrat constitue une contribution appréciable au temps de décharge des lignes de mot lorsque ces der- nières commutent toutes ensemble; elles peuvent en effet être consi- dérées schématiquement comme un circuit RC, dans lequel R est égal à l'ensemble des résistances des bandes de silicium polycristallin constituant les lignes de mot branchées en parallèle, plus la résis- tance du substrat et du contact substrat-masse, et C est la somme des capacités de toutes les lignes de mot par rapport au substrat, de sorte que, étant données les valeurs de capacité qui interviennent (0,5 nF), la résistance du substrat ne peut évidemment pas être négligée; - le couplage capacitif de toutes les lignes de mot et de la bande de dopage N qui constitue une ligne de bit porte cette dernière à un potentiel négatif par rapport à la masse pendant la sortie de la phase d'attente; la jonction N-P (substrat) peut ainsi se trouver polarisée correctement, en déterminant l'injection de porteurs minoritaires dans le substrat, ce qui entraîne le risque de mettre en conduction les bipolaires parasites formés par une ligne de bit (N), le substrat (T) et les éventuelles jonctions N voisines. Ces inconvénients ont incité certains constructeurs à se dispenser de la précharge des lignes de mot, en renonçant aux avantages-de réduction du temps d'accès qui en résulterait. Le but de l'invention est de réaliser un circuit de précharge de lignes de mot pour mémoires à cellules programmables, pouvant aussi être étendu à d'autres types de mémoire, qui permette d'obtenir les avantages de la précharge, relatifs à la vitesse d'accès, tout en réduisant au minimum les effets négatifs mentionnés plus haut. Selon l'invention, ce but a été atteint à l'aide d'un circuit de précharge, caractérisé en ce qu'il comprend, pour chaque ligne de mot de la mémoire, un diviseur de tension interposé entre une borne d'alimentation des cellules de mémoire et la masse et possédant un noeud intermédiaire qui est connecté à ladite ligne de mot, ledit diviseur de tension comprenant, entre ledit noeud intermédiaire et la masse, un transistor de précharge ayant des caractéristiques électriques et géométriques analogues à celles des cellules de mémoire. En d'autres termes, la présente invention prévoit de fournir aux lignes de mot de la mémoire une tension de pré- charge de valeur réduite qui permette de limiter le temps d'accès des signaux, en évitant par ailleurs les inconvénients qui sont actuellement liés aux dispositifs à précharge. En même temps, l'utilisation d'un diviseur de tension à transistor de précharge possédant des caractéristiques analogues à celles des cellules de mémoire évite les éventuelles imprécisions et incertitudes de la détermination de la tension optimale de précharge, qui, autrement, se produiraient en raison de la large plage des variations des caractéristiques de cellules. D'autres caractéristiques et avantages de l'invention apparaîtront au cours de la description suivante d'un exemple de réalisation, donnée en relation avec la figure unique annexée, qui montre les détails du circuit de précharge associé à une ligne de mot d'une mémoire à matrice de cellules programmables. Comme on peut le voir en se reportant à la figure unique, C1,... Cn désignent les cellules de mémoire associées à une même ligne de mot WL, dont chacune peut être alimentée par une tension V via une ligne de bit correspondante BL1,... BLn. La ligne de mot WL constitue le noeud intermédiaire d'un diviseur de tension composé d'un transistor de charge T1 et d'un transistor de précharge T3, le premier étant interposé entre une borne d'alimentation mise à la tension Vcc et la ligne de mot, et le deuxième étant interposé entre la même ligne de mot et la masse. Le transistor T3 est choisi de manière à avoir des caracté- ristiques électriques et géométriques analogues à celles des cel- lules Cl,... Cn de la mémoire. Un transistor de transfert T2 piloté par un signal de validation S est associé à la ligne de mot WL dans le but d'exclure le transistor T3 pendant les cycles actifs de la mémoire. De cette façon, lorsque le dispositif de mémoire est dans L'état d'attente, la ligne de mot WL est préchargée à une tension intermédiaire entre Vcc et O, qui assure une haute vitesse d'accès des signaux sans donner lieu aux inconvénients qui, autrement, se produiraient en raison de la forte tension de précharge. La tension de précharge est choisie de manière à être la tension minimale indispensable pour faire conduire un courant suffisant à une cellule vierge. Le transistor T3, qui a les mêmes caractéristiques que les cellules de mémoire, permet d'autre part à la tension de pré- charge de varier en fonction des paramètres qui influent sur la transconductance des cellules. Si la transconductance augmente, celle du transistor T3 augmente également et, par conséquent, la tension de précharge diminue, et inversement. En outre, le diviseur de tension T1, T3 diminue la dépendance de la tension de précharge vis-à-vis des variations de la tension d'alimentation. Le transistor T2 sert à séparer la ligne de mot du circuit de précharge pendant les cycles actifs. IL est commandé, ainsi qu'on l'a déjà dit, par le signal de validation S de la puce de mémoire. IL est à remarquer que la résistance de la ligne de mot a pour effet que la tension de précharge n'est pas uniforme sur toute la ligne de mot. Toutefois, du fait des faibles courants mis en jeu, la différence est négligeable. Il est finalement à remarquer que le circuit de pré- charge selon l'invention s'adapte à tous les types d'amplificateurs de lecture utilisés pour la lecture des données mémorisées, mais qu'il est particulièrement bien approprié dans ceux du type diffé- rentiel, dans lesquels le courant de la cellule de mémoire est comparé au courant d'une cellule de référence. Généralement, on alimente en fait les électrodes de commande des deux cellules par la même ligne de mot en raison de considérations de symétrie, de sorte que, avec ce circuit, les deux cellules sont préchargées exactement à la même tension, ce qui améliore la réponse de l'ampli- ficateur de lecture. Bien entendu, diverses modifications pourront être apportées par l'homme de l'art au circuit qui vient d'être décrit uniquement à titre d'exemple non limitatif sans sortir du cadre de l'invention. R E V E N D I C A T I O NS -1 - Circuit de précharge pour lignes de mot d'un dis- positif de mémoire, en particulier à cellules programmables, caracté- risé en ce qu'il comprend, pour chaque ligne de mot (WL) de la mémoire, un diviseur de tension (T1, T3) interposé entre une borne d'alimen- tation des cellules de mémoire (C1,... Cn) et la masse et possédant un noeud intermédiaire connecté à ladite ligne de mot (WL), ledit diviseur de tension (T1, T3) comprenant, entre ledit noeud intermé- diaire et la masse, un transistor de précharge (T3) possédant des caractéristiques électriques et géométriques analogues à celles des cellules de mémoire (C1,... Cn). 2 - Circuit de précharge selon la revendicaiton 1, caractérisé en ce que ledit diviseur de tension (T1, T3) comprend également un transistor de charge (T1) interposé entre ladite borne d'alimentation et ledit noeud intermédiaire. 3 - Circuit de précharge selon la revendication 1, caractérisé en ce qu'il comprend un transistor de transfert (T2) asso- cié à ladite ligne de mot (WL) et commandé par un signal de valida- tion de la mémoire pour désactiver ledit transistor de précharge (T3) pendant les cycles actifs de la mémoire.