FR 2580878 A1 19861024 FR 8505760 A 19850417 - -1' 2580878 PROCEDE DE COANDE DE L'INSTANT D'OUVERITURE D'UN INIEFR R, et CIRUIT OGIQuE CORRESPONDANT La présente invention concerne les interrupteurs de puissance, notamment les hâcheurs, constitués par des transistors disposés en série. De toute évidence, pour éviter que la tension appliquée entre le Collecteur et l'émetteur de chacun des transistors monte à un niveau inadmissible pour le transistor considéré, il est nécessaire que-touS les transistors se bloquent simultanément. En outre, en obtenant un blocage simultané des transistors en série, on obtient une économie sensible de l'énergie mise en oeuvre, puisqu'un tel blocage permet de réduire les pertes de puissance. Or, le temps de blocage de chacun des transistors est essentiellement fonction des caractéristiques propres de ceux-ci et varie donc sur une plage de dispersion relativement importante d'un transistor à l'autre. La présente invention a donc pour but de décaler dans le temps le signal de commande de blocage d'un transistor de manière à ce que le blocage effectif du transistor soit obtenu à un instant déterminé. Selon un premier aspect, la présente invention concerne un procédé de commande de l'ouverture d'un interrupteur, notamment un transistor, à un instant déterminé quelles que soient les caractéristiques propres de cet interrupteur. Selon l'invention, on cesse d'émettre l'ordre normal de fermeture de l'interrupteur à un intervalle de temps déterminé avant cet instant déterminé, et l'on émet à la place un ordre additionnel de fermeture d'une durée égale à la différence entre cet intervalle et le temps réel requis par l'interrupteur pour passer de l'état fermé à l'état ouvert. De préférence, le temps réel requis par l'interrupteur pour changer d'état est déterminé lors de ses précédents passages de l'état fermé à l'état ouvert. Ce temps réel est déterminé et mis en méimoire lors de chaque passage de l'état fermé à l'état ouvert. Selon un autre de ses aspects, l'invention concerne un circuit logique pour la maise en oeuvre de ce procédé. Selon l'invention, ce circuit logique comprend un premier générateur d'un signal logique correspondant à l'ordre normal de fermeture de l'interrupteur commandant une bascule monostable émettant une impulsion d'une dune déterminée en réponse à l'échelon correspondant à la Cessation de l'ordre normal de fermeture, une porte ou aux deux entrées de laquelle sont respectivement appliques le signal issu du premier générateur et le signal issu de la bascule monostable et dont le signal de sortie est appliqué à une première entrée d'un comparateur tandis que l'on applique à l'entrée de signe opposée un signal logique représentatif de l'état réel de l'interrupteur, la borne de sortie du premier caromparateur étant reliée à la borne d'entrée d'un circuit intégrateur dont la borne de sortie est reliée à une première borne d'entrée d'un deuxième circuit comparateur dont la seconde borne d'entrée, de polarité inverse, est reliée à la sortie d'un générateur de rampes commandé par la bascule monostable, le deuxième ccmparateur présentant sur sa borne de sortie un signal logique représentatif du signe de la différence des deux signaux qui lui sont appliqués en entrées, cette borne de sortie étant reliée à l'une des entrées d'une porte ET dont l'autre entrée est reliée à la sortie de la bascule monostable et dont la sortie est reliée à une entrée d'une porte O à l'autre entrée de laquelle est appliqué le signal issu du premier générateur et dont le signal de sortie constitue le signal logique réel corruspnant à l'ordre de fermeture de l'interrupteur. IMmention sera mieux comprise et d'autres buts, avantages et carasctristiques de celle-ci apparaitront plus clairement à la lecture d^ la description qui suit d'un mode préféré de réalisation donnée à titre non limitatif et à laquelle une planche de dessins est annexée et sur laquelle: La Figure 1 représente schématiquement un circuit logique conformément à la présente invention et, la Figure 2 représente schématiquement la forme des signaux en fonction du temps en différents points du circuit représenté figure 1. En référence maintenant aux Figures, le générateur 1 émet un signal logique A correspondant à l'ordre normal de fermeture de l'interrupteur non représenté ici, mais pouvant tout aussi bien être un transistor, un thyristor ou n'inmporte quel type de relais statique ou non. L'échelon arrière de ce signal comuande une bascule monostable 2 délivrant un créneau B d'une durée déterminée, par exemple de 20 microsecondes. Ce créneau est appliqué, d'une part, à une porte OU 3, d'autre part à un générateur de rampes 4, et enfin à une porte ET 5. La porte OU 3 a son autre entrée reliée au générateur 1, et sa sortie reliée à une entrée d'un premier comparateur 6 à l'autre entrée, de polarité opposée, duquel est appliqué un signal logique C représentant l'état réel de l'interrupteur. Ce dernier signal C est, par exemple, obtenu en mesurant à tout instant la tension entre les broches de l'interrupteur et en engendrant un signal à l'état 1 lorsque cette tension est nulle, c'est-à-dire lorsque l'interrupteur est fermé, et un signal à l'état O lorsque cette tension est non-nulle, c'est-à-dire lorsque l'interrupteur est ouvert. Le premier comiparateur engendre donc, en sortie un signal D représentant, en signe et en durée, la différence des deux signaux qui lui sont appliqués en entrées. Ce signal D est alors intégré de façon permanente au moyen du circuit intégrateur 7 dont le signal de sortie est référencé E. 4 2580878 Pendant ce temps, le signal de sortie B de la bascule monostable 2 est appliqué au générateur de rampes 4 de caractéristiques bien déterminées et engendrant le signal référencé F Figure 2, présentant une porte déterminée. Ces deux signaux E et F sont appliqués à un deuxième ccparateur 8 engendrant un signal logique (non représenté sur la Figure) représentatif du signe de la différence des deux signaux E et F, à l'état 1 lorsque l'amplitude du signal E est supérieure à celle du signal F, à l'état O dans le cas contraire. On comprend donc qu'en reliant la sortie de ce deuxième comparateur 8 à une entrée d'une porte ET 5 à l'autre entrée de laquelle est appliqué le signal B issu de la bascule monostable 2, on obtienne en sortie de cette porte ET une impulsion de largeur variable G correspondant à un ordre additionnel de fermeture de l'interrupteur, d'une durée égale à la différence entre la largeur du signal B issu de la bascule monostable 2 et le temps réel requis par l'interrupteur pour passer de l'état fermé à l'état ouvert. Ce temps réel est, en pratique, déterminé lors de chaque ouverture, mis en mémoire par l'intégrateur 7, et utilisé pour l'ouverture suivante lors de l'émission de l'ordre additionnel de fermeture de l'interrupteur. Dans ce but, une porte OU 9 regoit respectivement sur ses entrées le signal normal A issu du générateur 1 et le signal additionnel G issu de la porte Er 5, de telle manière que le signal de sortie H de cette porte Ou 9 constitue le signal logique réel correspondant à l'ordre de fermeture de l'interrupteur. Avec un tel circuit logique, après deux ou trois comutations successives, l'interrupteur s'ouvre systématiquement à l'échelon descendant du signal B, quelles que soient les caractéristiques propres de l'interrupteur. Sur la Figure 2 on a représenté trois cycles de changements d'état de l'interrupteur. Au cours du premier cycle, à gauche, on constate que l'amplitude du signal E est, dans l'hypothèse considérée, relativement faible; le signal additionnel en résultant G présente alors une courte durée. De ce fait, l'interrupteur va s'ouvrir (échelon descendant du Signal C) avant le moment requis (échelon descendant du signal B issu de la bascule monostable 2). Il en résulte une impulsion positive D qui est appliquée à l'intégrateur 7 dont le signal de sortie présente alors une amplitude plus élevée. Lors du cycle suivant, le signal additionnel G résultant de la comparaison des amplitudes des signaux E et F, présente une plus grande durée, ce qui permet d'obtenir, dans l'exemple considéré, une coincidence précise entre le moment déterminé pour l'ouverture de l'interrupteur (échelon descendant du signal B) et le moment réel de cette ouverture (échelon descendant du signal C). Le troisième cycle, représenté à droite sur la Figure 2, illustre le cas o l'ouverture réelle se produit après l'instant déterminé par l'échelon descendant du signal B. On constate qu'alors le signal D présente une polarité opposée et que l'amplitude du signal E de sortie du circuit intégrateur 7 diminue de manière consécutive, de telle sorte que la durée du signal additionnel G suivant (non représenté sur la Figure) soit inférieure à celle du signal additionnel précédent. Bien que seul un mode de réalisation de l'invention ait été décrit, il est évident que toute modification apportée par l'Homme de l'Art dans le mnme esprit ne sortirait pas du cadre de la présente invention tel que définit par les revendications ci-après. REVEMICATIONS 1- Procédé de comade de l'ouverture d'un interrupteur notamment un transistor, à un instant déterminé, quelles que soient leS Caractéristiques propres dudit interrupteur, caractérisé en ce que l'on cesse d'émettre l'ordre normal (A) de fermeture dudit interrupteur à un intervalle de temps déterminé avant ledit instant déterminé, et que l'on émet à la place un ordre additionnel (G) de fermeture d'une durée égale à la différence entre ledit intervalle et le temps réel requis par ledit interrupteur pour passer de l'état fermé à l'état ouvert. 2 - Procédé selon la revendication 1, caractérisé en ce que ledit temps réel requis par ledit interrupteur pour changer d'état est déterminé lors de ses précédents passages de l'état fermé à l'état ouvert. 3 - Procédé selon la revendication 2, caractérisé en ce que ledit temps réel est déterminé et mis en mamire lors de chaque passage de l'état fermé à l'état ouvert. 4 - Circuit logique pour la mise en oeuvre du procédé selon l'une quelc ue des revendications 1 à 3, caractérisé en ce qu'il comprend un premier générateur (1) d'un signal logique (4) correspondant à l'ordre normal de fermeture dudit interrupteur, comarandant une bascule monostable (2) émettant une impulsion (B) d'une durée déterminée en réponse à l'échelon correspondant à la cessation de l'ordre normal de fermeture, une porte ou (3) aux deux entrées de laquelle sont respectivement appliqués le signal (A) issu dudit premier générateur (1) et le signal (B) issu de ladite bascule monostable (2) et dont le signal de sortie est appliqué à une première entrée d'un premier comparateur (6) tandis que l'on applique à l'entrée de signe cpposée un signal logique (C) représentatif de l'état réel dudit interrupteur, la borne de sortie dudit premier comparateur (6) étant reliée à la borne d'entrée d'un circuit intégrateur (7) dont la borne de sortie est reliée à une première borne 7 2580878 d'entrée d'un deuxième circuit comparateur (8) dont la seconde borne d'entrée, de polarité inverse, est reliée à la sortie d'un générateur de rampes (4) commiandé par ladite bascule monostable (2), ledit deuxième comparateur (8) présentant sur sa borne de sortie un signal logique représentatif du signe de la différence des deux signaux (E,F) qui lui sont appliqués en entrées, cette borne de sortie étant reliée à l'une des entrées d'une porte ET (5) dont l'autre entrée est reliée à la sortie de ladite bascule monostable (2) et dont la sortie est reliée à une entrée d'une porte O (9) à l'autre entrée de laquelle est appliqué le signal (A) issu dudit premier générateur (1) et dont le signal de sortie (H) constitue le signal logique réel correspondant à l'ordre de fermeture dudit interrupteur.