FR 2582173 A1 19861121 FR 8507282 A 19850514 82173 -1- PHF85/539A12 CIRCUIT INTEGRE DE CONVERSION NUMERIQUE-ANALOGIQUE N/A MUNI D'UN DISPOSITIF DE REDUCTION DE PICS DE COMMUTATION L'invention concerne un circuit intégré de con- version numérique-analogique N/A, muni d'un dispositif de ré- duction des pics de commutation, convertissant des signaux de commande à n états binaires Bn en signaux analogiques, compre- nant n paires différentielles Pn de transistors Tln et T2n re- liés à n générateurs de courant qui délivrent des courants de valeurs In pondérées selon les poids binaires 2n des états bi- naires Bn. Elle concerne également les applications utili- sant un tel circuit intégré de conversion notamment le traite- ment d'images. Un circuit de ce type est décrit dans la publica- tion intitulée: "Circuit Technique for Ultra Fast D/A Conver- ters de W. LUSCHNIG et R. PETSCHACHER, ESSCIRC'83 9th European Solid State Cir. Conf. LAUSANNE Sep. 21-23 (1983). I1 y est décrit un convertisseur numérique-analo- gique rapide comportant un dispositif de réduction des pics de commutation (en anglais "glitch"). Un signal numérique, desti- né à être transformé en un signal analogique, se présente gé- néralement sous la forme d'un mot de n états binaires. Chaque état binaire 8n va ainsi posséder un poids binaire 2n. Une ma- nière d'assurer la conversion numérique-analogique est donc d'effectuer la somme de courants dont les valeurs In sont pon- dérées selon le poids binaire 2n de l'élément binaire Bn qui les contrôle. Pour assurer une conversion numérique-analogique rapide le circuit décrit par ces auteurs comprend des paires différentielles. Mais lorsque les configurations des mots bi- naires successifs sont très différentes, avant d'obtenir un signal stable, il apparaît des variations rapides de la sortie 82173 -2- PHF85/539A12 liées à la commutation des transistors. Ainsi avec un mot bi- naire composé de 8 éléments binaires ce phénomène est à son maximum lorsque deux mots binaires qui se succèdent présentent les configurations 0111i1111 puis 10000000 ou l'inverse. Pour cette transition les sept sources de courant des états binai- res de poids faibles doivent toutes commuter simultanément à l'opposé de la source de courant de poids fort. Dans un cir- cuit de conversion numérique-analogique intégré, les techni- ques d'intégration conduisent à un bon regroupement des carac- téristiques des éléments constitutifs du circuit intégré, en particulier les transistors. Ceux-ci ont donc des caractéris- tiques très voisines et vont commuter sous des conditions très voisines. Il s'ensuit que lors de transitions illustrées par les deux configurations précédentes, le signal analogique de sortie va présenter des anomalies de transition appelées pics de commutation (ou "glitches" en anglais) qui vont se carac- tériser par la grandeur de ce pic et par sa durée, donc son énergie. L'énergie des pics de commutation est un paramé- tre important d'un circuit de conversion numérique-analogique et ceci d'autant plus que le circuit de conversion est rapide, donc pour lequel le niveau du signal analogique de sortie doit être rapidement stabilisé. La solution décrite par W. LUSCHING et R. PETS- CHACHER consiste à créer une dissymétrie de fonctionnement entre les deux transistors de chaque paire différentielle ac- tionnée par chaque élément binaire Bn. En effet, par l'appli- cation sur la base de l'un des transistors de cette paire dif- férentielle d'un signal de polarisation ajustable, on provoque un délai ajustable qui dépend du sens de variation du signal de commande appliqué sur la base de l'autre transistor de la paire différentielle. Mais ceci présente des inconvénients car tout d'abord ce signal externe de polarisation nécessite une con- nexion vers une broche du circuit et un circuit propre à réa- 82173 -3- PHF85/539A12 liser cette polarisation. Or disposer d'une broche n'est pas toujours possible sur des circuits intégrés performants o les broches sont réservées aux fonctions essentielles et indispen- sables. D'autre part, ce circuit de polarisation doit être adapté aux variations de températures de l'environnement dans lequel opère le circuit de conversion numérique-analogi- que et ceci doit nécessiter des réglages et des moyens appro- priés compte tenu du mode externe de polarisation choisi. Le but de l'invention est donc de diminuer l'é- nergie des pics de commutation d'un circuit de conversion nu- mérique-analogique N/A en ne faisant pas appel à des réglages et des moyens externes au circuit et en adoptant des moyens peu sensibles aux conditions de température dans lesquelles évolue le circuit de conversion N/A. Pour cela, l'invention telle que définie dans le préambule est remarquable en ce que les transistors Tln étant réunis à leurs signaux binaires de commande respectifs et les transistors T2n étant respectivement réunis aux signaux binai- res de commande inverses des précédents, l'instant de bascu- lement des paires différentielles, sur un front montant du si- gnal de commande, est décalé de l'instant de basculement sur un front descendant du signal de commande, en effectuant un décalage des seuils de basculement des transistors Tln par rapport aux transistors'T2n, d'une valeur constante Vd, obte- nue par le dispositif de réduction des pics de commutation constitué de résistances Rn, respectivement mises en série avec les émetteur des transistors de l'une des séries de tran- sistors Tln ou T2n de telle sorte que Rn. In = Vd. 2 Supposons qu'une paire différentielle symétrique P1 reçoit un signal binaire 81 à l'état logique 1 et que la paire différentielle symétrique P2 reçoit un signal binaire B2 à l'état logique O. Pour la paire P1 c'est par exemple le transistor Tll qui est conducteur et le transistor T21 qui est bloqué. Pour la paire P2 l'ordre des transistors est inversé: 82173 -4- PHF85/539A12 le transistor T12 est bloqué et le transistor T22 est conduc- teur. Lorsque la configuration (B1 = 1, B2 = O) passe à la configuration (B1 = O, B2 = 1), les transitions suivantes se présentent: Tll passe à l'état bloqué T21 passe à l'état conducteur T12 passe à l'état conducteur T22 passe à l'état bloqué. Or, les paires différentielles sont conçues pour être symétriques dans la géométrie des transistors afin que les paramètres caractérisant le fonctionnement de chacun des transistors constituant cette paire soient très proches, leurs dispersions étant liées au procédé de fabrication. Mais le comportement dynamique d'une telle paire différentielle ne sera pas symétrique selon le sens de variation du signal de commande. En effet, si l'on observe la variation du courant dans le collecteur d'un transistor, on constate que le délai qui s'écoule entre le signal de commande et la variation de ce courant, ainsi que la vitesse à laquelle ce courant évolue, ne sont pas identiques selon qu'il passe d'un état bloqué à un état conducteur et inversement. Un des moyens pour réduire cet effet consiste à décaler le seuil de basculement des différentes paires entre une transition d'un état bloqué vers un état conducteur vis- à-vis d'une transition d'un état conducteur vers un état blo- qué. Pour cela l'invention décale les seuils de tous les transistors Tln ou de tous les transistors T2n d'une va- leur sensiblement égale Vd. Ainsi lorsque le signal logique Bn présente une transition 1 - O ou 0 --* 1 des décalages tem- porels vont apparaître pour les deux types de transitions. Chaque paire différentielle est réunie à une source de courant de valeur In qui dépend du poids binaire de l'élément binaire auquel elle est connectée. On a: In = i. 2n. 82173 -5- PHF85/539A12 Pour assurer le décalage Vd, le dispositif de ré- duction des pics de commutation est constitué de n résistances Rn chacune étant respectivement mise en série avec les n émet- teurs des transistors de l'une des séries de transistors Tin ou T2n. Les résistances Rn constituent une série dont les va- leurs sont déterminées par: Rn. In = Vd soit Rn = 2. Vd. 2 i. 2n La valeur du courant élémentaire i se détermine en fonction des possibilités technologiques et des spécifica- tions propres à l'application. La valeur du décalage Vd dépend de la technologie d'intégration utilisée et de la vitesse de fonctionnement prévue pour le convertisseur N/A. Si la valeur de Vd est grande les pics de commutation sont réduits mais le temps d'établissement du signal de sortie augmente, ce qui peut affecter la vitesse de fonctionnement du circuit de con- version. Ce dispositif de réduction des pics de commuta- tion reste très efficace si le signal de commande varie avec la température ou avec la tension d'alimentation. L'invention sera mieux comprise à l'aide des des- sins, donnés à titre d'exemple, qui représentent: Figure 1: un schéma électrique d'une paire dif- férentielle classique. Figure 2: un diagramme représentant schémati- quement, en fonction du temps, l'établissement des tensions de commande et des courants pour deux paires différentielles identiques illustrant l'apparition des pics de commutation. Figure 3: un diagramme montrant l'allure des pics de commutation observés sur un circuit de conversion nu- mérque-analogique. Figure 4: un schéma électrique de deux paires différentielles munies du dispositif de réduction des pics de commutation selon l'invention. Figure 5: un diagramme indiquant, en fonction du 82173 -6- PHF85/539A12 temps, le déplacement de l'instant de basculement de deux pai- res différentielles Pn et Pn+l lorsque les transistors TUn et Tl(n+l) sont commandés l'un par un front montant et l'autre par un front descendant. La figure 1 montre le schéma électrique d'une paire différentielle classique, pour laquelle les deux tran- sistors T1, T2 sont réunis par leur émetteur à une même source de courant 12, et sont connectés, à un potentiel commum, cha- cun par leur collecteur à travers une résistance de charge. Les deux transistors TI, T2 sont commandés sur leur base 15, 16 par des tensions Vi et V2. Le mécanisme d'apparition des pics de commutation est illustré par la figure 2. Soient deux paires différentiel- les, Pn, Pn+1 telles que celle de la figure 1, ayant des ca- ractéristiques identiques. Pour chaque paire, les signaux de commande des bases de Tin et de T2n d'une part et Tl(n+l) et T2(n+1) d'autre part sont inversés. Supposons qu'à un instant donné, la tension de commande de la base de Tin soit Vin et celle de la base de Ti(n+l) soit Vl(n+l) telles que représentées par les courbes 21 et 23 de la figure 2. Lorsque VUn passe d'un niveau haut à un niveau bas le courant Iln dans le collecteur de TUn repré- senté par la courbe 22 est en retard sur la tension de comman- de. Ce retard est dû aux différents éléments parasites liés au transistor et à la technologie utilisée: capacités parasites, résistances séries.... Le courant IUn décroît jusqu'à une va- leur nulle (transistor Tin bloqué). Lorsque la tension de com- mande Vin croit à nouveau d'un niveau bas vers un niveau haut, le courant Iln se rétablit (transistor Tin conducteur) mais les éléments parasites n'interviennent pas de la même manière et le retard du courant Iln sur la tension de commande Vin et son temps de rétablissement sont différents du cas précédent (courbe 27). Supposons que simultanément la paire différen- tielle Pn+l reçoit un signal de commande Vl(n+l) inversé par 82173 -7- PHF85/539A12 rapport à Vin représenté par la courbe 23. Le comportement des mécanismes de retard décrits pour Tl(n+l) sont identiques à ceux décrits pour Tln. L'allure du courant Il(n+l) est repré- senté par la courbe 24. Pour représenter ce qui se passe dans un circuit de conversion numérique-analogique à sommation de courants, il faut considérer la somme des courants Il(n) et Il(n+l) représentée par la courbe 25. Le comportement dynami- que dissymétrique des paires différentielles crée l'apparition du pic de commutation représenté par la zone hachurée 26 de la figure 2. La figure 3 représente l'allure réelle des pics de commutation d'un circuit de conversion numérique-analogique qui effectue la sommation de courants issus de sources de cou- rant pondérés selon une échelle en 2n. L'échantillon En_1 est par exemple l'échantillon 01111111 et l'échantillon En est l'échantillon 10000000. Dans cet exemple, il y a n = 8 paires différentielles. La figure 3 représente la tension de sortie Vs du circuit de conversion N/A en fonction du temps, sur la- quelle une période d'échantillonnage T est isolée. Lorsque l'échantillon En est appliqué le pic de commutation 31 appa- rait avec un certain retard. La zone est repérée par des ha- chures. Ce pic de commutation 31 est caractérisé par sa durée et la valeur maximale de son amplitude, c'est-à-dire par son énergie. Le pic de commutation étant en réalité constitué d'une partie négative et d'une partie positive, l'énergie du pic de commutation correspond à la différence des énergies re- latives à chacun de ces pics. L'échelle de la tension de sor- tie Vs de la figure 3 représente des pas élémentaires égaux à l'excursion du signal de sortie produite par le changement du seul élément binaire le moins significatif (LSB en anglais) du mot à convertir. L'énergie du pic de commutation s'exprime gé- néralement par le produit d'une durée multipliée par la valeur maximale de l'amplitude du pic exprimée en LSB. Selon la vitesse - donc la durée T - à laquelle opère le circuit de conversion N/A dans une application don- 82173 -8- PHF85/539A12 née, cette énergie va être ou non très critique. Cette énergie caractérisant une imprécision, donc une erreur, sera d'autant plus génante que la période T sera courte donc que le circuit de conversion N/A opérera rapidement. En ramenant cette éner- gie à une valeur moyenne répartie sur toute la durée T, le pic de commutation 31 se ramène à la zone 33 repérée par des croix. Sa hauteur caractérise l'erreur sur la précision du convertisseur N/A relative à ce phénomène et pour la période d'échantillonnage T. Plus la durée T est courte, plus la hau- teur de la zone 33 s'élève et plus le convertisseur présente une erreur importante pouvant le rendre impropre à une appli- cation requérant une vitesse de fonctionnement élevée. La fi- gure 3 montre également un autre pic de commutation 32, géné- ré par un mécanisme semblable au précédent, dO au passage de l'échantillon En 10000000 à l'échantillon En+l 01111111. L'invention permet de réduire l'énergie de ces pics de commutation à l'aide d'un dispositif de réduction re- présenté sur la figure 4. Pour analyser le mécanisme de fonctionnement, on définit le point de basculement d'une paire différentielle Pn de transistors Tln et T2n lorsque les courants sont égaux dans les deux collecteurs 42, 43 soit In/2. Dans ce cas, la tension base-émetteur des transistors au silicium TUn et T2n est voi- sine de 750 mV. Les tensions de commande appliquées sur les deux bases varient par exemple d'un niveau maximal Vmax = 2 volts à un niveau minimal Vmin = 1,5 volt. Pour que les cou- rants Iln et I2n soient égaux, il faut appliquer sur la base du transistor T2n une tension égale à VA + VBE, alors que la tension à appliquer sur la base 44 du transistor TUn est égale à VA + VBE + R.In, o Rn.In représente la 2 2 chute de tension Vd dans la résistance Rn 47 de la paire dif- férentielle Pn. Cette tension Vd est choisie à une valeur dé- terminée en fonction de la technologie choisie par exemple Vd = 30 mV pour une technologie bipolaire rapide à isolement par diffusion. Les courants In étant, dans le cas du circuit 82173 -9- PHF85/539A12 de conversion N/A décrit, pondérées selon les poids binaires 2n, les résistances Rn doivent être choisie pour chaque paire différentielle de telle sorte que: Rn. In = Vd. Le signal de sortie du circuit de conversion N/A est prélevé sur les sorties 48, 49 qui réunissent respectivement tous les collec- teurs des transistors Tln, Tl(n+l)... entre eux, et tous les collecteurs des transistors T2n, T2(n+l)... entre eux. Pour que les courants soient égaux dans les deux collecteurs 42, 43, la tension de commande à appliquer sur la base 44 de Tln est supérieure de la valeur Vd à la tension à appliquer sur la base 45 de T2n. En conséquence par rapport à la situation d'une paire différentielle symétrique, le tran- sistor TUn basculera plus tôt pour un front descendant de la tension de commande, mais basculera plus tardivement pour un front montant. Ceci est illustré par le diagramme de la figure o sont représentés, en fonction du temps, les signaux de commande 51, 52 des transistors Tln et Tl(n+l) des paires dif- férentielles Pn et P(n+l). Ces signaux de commande sont pré- sentés inversées pour traiter la situation la plus significa- tive. Le point D qui apparaît au temps ta représente l'instant de basculement d'une paire différentielle symétrique. Mais pour des paires différentielles munies du dispositif de réduction des pics de commutation selon l'inven- tion, l'instant de basculement de la paire différentielle va être décalé selon que le front est montant ou descendant. Le niveau de tension de commande provoquant le basculement étant plus élevé pour les transistors munis de leurs résistances d'émetteur, chaque transistor basculera plus tôt pour un front descendant et plus tard pour un front montant. On observe ainsi le séquencement suivant: Tl(n+l) bascule au temps tl sur un front descendant Tln bascule au temps t2 sur un front montant TUn bascule au temps t3 sur un front descentant Tl(n+l) bascule au temps t4 sur un front montant. Le retard entre tl et t2, lié à l'existence du 82173 -10- PHF85/539A12 seuil Vd créé par les résistances Rn, Rn+l de chaque paire, permet de compenser les retards qui apparaissent dans une pai- re différentielle symétrique. Bien évidemment chaque paire différentielle Pn participe à l'énergie des pics de commutation selon le poids binaire de l'élément binaire auquel elle se rapporte. Selon la précision recherché il peut être possible de négliger d'effec- tuer la correction de retard pour une ou plusieurs des paires de poids binaire les plus faibles. Avec un circuit de conversion numérique-analogi- que muni d'un dispositif de réduction de pics de commutation, réalisé selon une technologie bipolaire rapide à isolement par diffusion, opérant sur des mots de 8 éléments binaires, la va- leur maximale de l'énergie des pics de commutation a été de l'ordre de 40ns.LSB pour la configuration binaire des échan- tillons d'entrée la plus défavorable. Cette énergie, si elle est intégrée sur la durée de la période d'échantillonnage, comme peut le faire l'oeil humain dans le cas des applications de traitement d'images, aura le même effet qu'une erreur de linéarité de 40ns.LSB, T c'est-à-dire, dans le cas d'une période d'échantillonnage de ns, à une erreur équivalente de 1 LSB. 82173 -11- PHF85/539A12 REVENDICATION: 1. Circuit intégré de conversion numérique-analogi- que N/A, muni d'un dispositif de réduction des pics de commu- tation, convertissant des signaux de commande à n états binai- res Bn en signaux analogiques, comprenant n paires différen- tielles Pn de transistors Tin et T2n reliés à n générateurs de courant qui délivrent des courants de valeurs In pondérées se- lon les poids binaires 2n des états binaires Bn, caractérisé en ce que, les transistors TUn étant réunis à leurs signaux binaires de commande respectifs et les transistors T2n étant respectivement réunis aux signaux binaires de commande inver- ses des précédents, l'instant de basculement des paires diffé- rentielles, sur un front montant du signal de commande, est décalé de l'instant de basculement sur un front descendant du signal de commande, en effectuant un décalage des seuils de basculement des transistors Tin par rapport aux transistors T2n, d'une valeur constante Vd, obtenue par le dispositif de réduction des pics de commutation constitué de résistances Rn, respectivement mises en série avec les émetteurs des transis- tors de l'une des séries de transistors Tin ou T2n de telle sorte que Rn. In = Vd.