FR 2576133 A1 19860718 FR 8500526 A 19850115 I MEMOIRE EN CIRCUIT INTEGRE A HAUTE FIABILITE L'invention concerne des mémoires en circuit intégré à haute fiabilité et plus particulièrement des mémoires munies de circuits de réparation. Une mémoire en circuit intégré se présente sous la forme d'une pastille semiconductrice munie de circuits électroniques microscopiques agencés les uns par rapport aux autres et qui peuvent contenir par leurs états électriques des informations numé- risées. L'évolution de la technique de fabrication des mémoires va dans le sens de l'augmentation de la densité des circuits contenus dans les mémoires, de même que vers l'augmentation de la taille des mémoires elles-mêmes. Les raisons de cette évolution sont essen- tiellement liées à la fiabilité supérieure des circuits intégrés par rapport à des organisations comparables faites avec des éléments discrets. Cette évolution technique souhaitée rencontre une diffi- culté majeure: la possibilité qu'il y a de fabriquer effectivement les les circuits mémoires projetés. L'augmentation de la densité des circuits conduit les fabricants à réaliser des méemoires dont le pas élémentaire est de l'ordre du micromètre. En conséquence les masques photolithographiques utilisés pour la fabrication des mémoires doivent être réalisés avec précision: ils sont chers. D'autre part, l'évolution technique des circuits est telle que l'intérêt commercial de ces circuits est limité dans le temps. Ils sont rapidement obsolètes. De ce fait les fabricants ne disposent pas d'un temps suffisant pour améliorer la productivité de leurs machines. Les rendements de ces machines de fabrication sont toujours infé- rieurs à un. La fabrication, on dit plut6t l'échantillonnage, des mémoires est donc suivie d'une phase de vérification de la qualité des mémoires fabriquées: les pièces défectueuses sont mises au rebut. Les rebuts sont d'autant plus importants que les mémoires à fabriquer sont de grande taille, ou que leur pas de fabrication est plus petit, ou encore que la conception du circuit est plus récente. Pour palier ces inconvénients, les fabricants ont imaginé de munir ces mémoires de circuits de réparation. Les circuits de réparation ont pour but de substituer, dans une mémoire,-un circuit en bon état à un circuit déficient. La présente invention a pour but d'augmenter l'efficacité de fonctionnement des circuits de réparation ainsi que de simplifier la mise en service de ces circuits de réparation. Il en résultera une amélioration du rendement de fabrication. Dans les mémoires l'information est contenue dans des cellules mémoires. Celles-ci sont réparties matriciellement selon un arran- gement de lignes et de colonnes. Les mémoires comportent aussi des décodeurs: au moins un décodeur ligne pour sélectionner une ligne de cellules, et éventuellement un décodeur colonne pour sélec- tionner une colonne de cellules. Dans les mémoires les cellules d'une même ligne de cellules sont reliées à une connexion commune ou éventuellement à deux mêmes connexions complémentaires dites lignes de bit. Ces lignes de bit permettent de véhiculer les états électriques contenus, ou à contenir, dans les cellules mémoires. Ces lignes de bit sont polarisées à une extrémité chacune par un circuit d'alimentation et sont reliées à l'autre extrémité chacune à un circuit de sélection de ligne de bit. Les circuits de sélection de lignes de bit d'une ligne de cellules sont eux-même commandés par des sorties du décodeur ligne qui correspondent à la ligne de cellules en question. Les circuits de réparation concernés par la présente -invention sont des circuits interconnectés entre des cir- cuits de sélection et les sorties correspondantes du décodeur. La mission de ces circuits de réparation est de bloquer les circuits de sélection d'une ligne de cellules et de mettre ainsi hors fonctionnement les lignes de bit de cette ligne de cellules. Lorsque ce bloquage a eu lieu, le circuit de réparation établit une liaison entre le décodeur et une connexion de réparation. Une ligne supplé- mentaire de cellules est reliée à cette connexion de réparation. Cette ligne supplémentaire est redondante par rapport à la capacité affichée de la mémoire. Les circuits de réparation doivent donc pouvoir se trouver dans deux états distincts. Dans un premier état, ils n'interférent pas sur le fonctionnement normal du décodeur, des circuits de sélection, et des lignes de cellules. Dans un fonction- nement en réparation ils transportent les ordres de sélection affectés à une ligne de cellules en mauvais état à une ligne de cellules redondante. Pour pouvoir prendre ces deux états les circuits de réparation de l'état de la technique comportent un circuit bistable mis en cascade avec un fusible. En situation normale le fusible n'est pas coupé, le bistable est dans un premier état. Quand on veut passer à une situation en réparation le fusible est décom- posé. Cette décomposition du fusible est obtenue par des moyens extérieurs. Le bistable change alors d'état. Il est connu dans l'état de la technique des moyens pour faire fondre les fusibles. Ces moyens comportent essentiellement des moyens pour maintenir la pastille semiconductrice en face d'un laser. On déplace le rayon du laser par rapport à la pastille pour que ce rayon soit dirigé très précisément sur un fusible à faire fondre. On envoie une impulsion de rayon laser: le fusible fond. Le circuit de réparation change alors d'état, et une liaison s'établit entre la ou les sorties du décodeur qui correspondent à la ligne de cellules en question et une connexion de réparation qui aboutit à une ligne supplémentaire de cellules. Dans le même temps l'information de changement d'état du circuit de réparation est utilisée pour bloquer les circuits de sélection de la ligne de cellules mise ainsi hors fonctionnement. Cette réalisation présente deux inconvénients. Le principal inconvénient réside dans la manipulation du laser. D'une part l'acqui- sition du laser est coûteuse ce qui grève le prix des mémoires fabriquées, et d'autre part la manipulation de ce laser est délicate. En effet il est nécessaire de placer le laser par rapport à la pastille de telle manière qu'il vise exactement l'emplacement du fusible à faire fondre. Le temps perdu dans l'apprentissage de la manipulation du laser, manipulation relative à chaque type de mémoire fabriquée, vient en déduction de la durée de vie commerciale de la mémoire en question. Par ailleurs, il n'est pas toujours suffisant d'effectuer le remplacement d'une ligne de cellules déficiente par une ligne de cellules redondante. En effet, si la ligne de cellules déficients est le lieu d'un courtcircuit électrique, par exemple entre une de ses lignes de bit et un circuit d'alimentation, la mémoire, qui est fonctionnellement bonne puisque reparée, est quand même rejetée lors des tests de vérification pour excès de consommation élec- trique. Cet excès de consommation électrique fait sortir le circuit des gammes de spécifications garanties par le fabricant. Dans ces conditions, on ne peut attendre des circuits de réparation tous les avantages que l'on avait espéré y trouver. La présente invention permet de remédier aux inconvénients cités en proposant des circuits de réparation dans lesquels l'accès au fusible pour le décomposer est obtenu en utilisant tout simplement un des décodeurs de la mémoire. On y programme l'adresse d'une igne ou d'une colonne de cellules en question, ce qui permet de la sélectionner, et on envoie en même temps une impulsion sur une borne unique de commande supplémentaire pour décomposer le fusible correspondant à la ligne ou à la colonne de cellules sélec- tionnée. D'autre part-on exploite l'information de changement d'état du circuit de réparation d'information pour couper en plus l'ali- mentation de la ligne de cellules en question. L'invention a pour objet une mémoire en circuit intégré - dans laquelle des cellules mémoires sont réparties matriciel- lement en lignes et en colonnes, les cellules d'une même ligne de cellules étant reliées à des mêmes connexions dites lignes de bit, ces lignes de bit étant polarisées d'une part chacune par un circuit d'alimentation et étant en série d'autre part chacune avec un circuit de sélection de ligne de bit, - dans laquelle des circuits de réparation comportent des moyens pour bloquer des circuits de sélection et mettre ainsi hors fonctionnement des lignes de bit de lignes de cellules, et des moyens pour débloquer des circuits de sélection de lignes de bit de lignes de cellules supplémentaires qui remplacent les lignes de cellules mises hors fonctionnement, caractérisée en ce qu'elle comporte des moyens pour interrompre l'alimentation des lignes de cellules mises hors fonctionnement. L'invention sera mieux comprise à la lecture de la description qui suit et à l'examen des figures qui l'accompagent. Cette descrip- tion et ces figures ne sont données qu'à titre indicatif et nullement limitatif de l'invention. En particulier il est tout à fait possible de transposer la description de l'invention portant sur des mémoires statiques à des mémoires d'un type différent (DRAM, EPROM...) ou que ces mémoires soient à accès aléatoire ou non. En plus la description assimilant les lignes aux lignes de bits et les colonnes aux lignes de mot ne peut pas faire obstacle à une transposition évidente des moyens mis en oeuvre. Ceux-ci peuvent être associés à l'une ou l'autre de ces directions de partition de la mémoire. Ces figures montrent: Figures la et lb, une représentation schématique d'une mémoire comportant les particularités de l'invention. Ces figures sont représentées sur deux feuilles distinctes qui se correspondent exactement par trois connexions 1, I, III; - Figures 2 et 3 des variantes de réalisation de mémoire selon l'invention. Les figures la et lb représentent une mémoire statique à accès aléatoire munie des améliorations de l'invention. Cette mémoire est en circuit intégré. Ce qui est représenté sur la figure est un schéma de principe d'organisation de cette mémoire. On sait en technologie conventionnelle et avec des procédés connus réaliser de telles mémoires. La mémoire comporte (figure lb) un arran- gement de cellules mémoire I réparties en lignes et en colonnes. Toutes les cellules d'une ligne donnée 2 sont reliées à deux mêmes connexions complémentaires 3 et 4 dites lignes de bit. Elles sont dites complémentaires parce que quand l'une est dans un état électrique donné (correspondant à un état logique donné) l'autre est dans un état électrique complémentaire (correspondant à un état logique inverse). Ces lignes de bit LBm et LBm sont polarisées à une extrémité chacune par un circuit d'alimentation respectivement 5 et 257613'3 6. Plus généralement les circuits 5 et 6 comportent chacun un transistor relié d'une part à une connexion 7 d'alimentation qui reçoit un potentiel Vcc par une broche extérieure 8. L'objet de ces circuits de polarisation est de maintenir les lignes de bit 3 et 4 à des potentiels inférieurs à Vcc de manière à ce que ces potentiels puissent basculer vers un état ou vers un autre (Vcc ou O) en fonction de l'état de l'information contenue dans une cellule telle que I quand cette cellule 1 est mise en relation avec ces lignes de bit. A une autre extrémité, les lignes de bits 3 et 4 sont chacune i0 en série avec un circuit de sélection respectivement 9 et 10. Dans un exemple les circuits de sélection comportent chacun un transistor en série avec la ligne de bit. Ces transistors reçoivent sur leurs électrodes de commande, respectivement Il et 12, un ordre en provenance d'un décodeur. Cet ordre est transmis par la connexion !I. Lorsque le décodeur sélectionne une ligne de cellules, les électrodes 11 et 12 sont portées à des potentiels tels que les transistors 9 et 10 sont équivalents à des court-circuits. Les états électriques transportés par les lignes de bit 3 et 4 sont alors appliqués à deux connexions complémentaires de sorties respec- tivement 13 et 14.'Les connexions 13 et 14 peuvent être mises ainsi en relation avec n'importe laquelle des lignes de cellules de la mémoire. Mais à un instant donné seule la ligne de cellules sélec- tionnée peut transmettre sur ces connexions de sorties son infor- mation. De manière à sélectionner une cellule parmis toutes les autres cellules d'une même ligne, cette cellule peut recevoir par ailleurs une instruction de mise en communication délivrée par une con- nexion supplémentaire 15 dite ligne de mot. Toutes les lignes de mot de la mémoire sont en relation avec un décodeur dit décodeur colonnes 16. Le décodeur colonne 16 recoit par ailleurs les adresses colonnes des informations contenues, ou à contenir, dans la mémoire et que l'on veut lire, ou écrire. Si l'adresse d'une cellule mémoire est connue il est possible d'y accéder, en repérant le mot mémoire auquel elle apppartient par une ligne de mot telle que la ligne 15, et en sélectionnant par une connexion telle que la connexion II la ligne de cellules à laquelle elle appartient également. La cellule mémoire I comporte en conséquence deux circuits de sélection, respec- tivement 17 et 18, reliés aux deux lignes de bit d'une part et à deux bornes complémentaires de prise d'information, respectivement 19 et 20, d'autre part. Les électrodes de commande 21 et 22 de ces circuits sont reliées à la ligne de mot 15. Pour le stockage de l'information la cellule I comprend essentiellement un bistable d'un type connu, ici avec quatre transistors numérotés 23 à 26, alimenté par deux connexions respectivement 27 et 28 entre Vcc et la masse. Dans l'invention les mémoires comportent également des lignes de cellules supplémentaires telles que 29 comparables aux lignes de cellules normales. Les cellules des lignes de cellules redondantes sont raccordées, cellule à cellule, sur les mêmes lignes de mot que celles des lignes de cellules 2. Les circuits de réparation (figure la) ont pour mission de commuter la sélection appliquée sur la connexion Il en une sélection appliquée sur une connexion 111 qui permet à la ligne de cellules 29 d'être aussi en relation avec les connexions de sortie 13 et 14. A cet effet, les lignes de bits 30 et 31 de la ligne 29 sont mises en relation avec les connexions 13 et 14 aux moyens de transistors en série 32 et 33 dont l'électrode de commande, 34 et 35, est reliée à la connexion DI. Autrement dit, à tous moments, les ordres donnés sur la connexion Il d'une ligne de cellules et sur la connexion III de la mémoire sont complémentaires: ou bien la ligne de cellules est en bon état et la ligne 29 redondante n'est pas utilisée ou bien c'est le contraire. En temps normal un circuit de réparation est affecté à une ligne de cellules 2. Si dans la mémoire il n'y a qu'une seule ligne redondante 29 on ne pourra procéder à la réparation des mémoires que si celles-ci ne contien- nent qu'une seule ligne de cellules défectueuse. Le circuit de réparation 36 d'une ligne de cellules visible sur la figure 1 a comporte trois parties. Une première partie 37 comporte un circuit bistable. Une seconde partie 38 est constituée essentiel- lement par un fusible qui relie une borne 39 du bistable 37 à un potentiel imposé (ici le potentiel d'alimentation Vcc). En troisième partie le circuit de réparation 36 comporte un commutateur 40 recevant sur une entrée de commande 41 une tension correspondant à l'état électrique du bistable 37 et recevant sur une entrée de commutation 42 un ordre en provenance du décodeur 43. Cet ordre qui est l'ordre-de sélection est transmis, selon l'état du bistable 37, sur la connexion II vers la ligne de cellules 2 qui correspond à la sortie concernée 44 du décodeur 43, ou sur une connexion de réparation IH. La connexion Il est propre à chaque ligne de cellules. La connexion III chemine parallèlement au plan mémoire et aux connexions de sortie 13 et 14 (ou, oe qui revient au même, paral- lèlement aux lignes de mots 15). La connexion HI relie donc tous les circuits de réparation d'un groupe de lignes de cellules auxquelles on a attribué une même ligne de cellules redondante 29. Pour que la réparation soit faisable il faut qu'une seule des lignes de cellules de ce groupe soit défectueuse. Une caractéristique importante de l'invention est que l'état électrique du bistable 37 qui est utilisé pour effecter la commu- tation de la sélection, dans le commutateur 40, des lignes de cellules 2 ou 29 est également utilisé, par une connexion 1, pour venir commander les circuits d'alimentation 5 et 6. Ceux-ci permettent la polarisation des lignes de bits 3 et 4 de la ligne de cellules 2 que l'on cherche à découpler de la mémoire. La ligne de cellules 2 est donc découplée fonctionnellement de la mémoire par application de l'ordre, provenant du commutateur 40, sur les circuits de sélection 9 et 10 par la connexion I. Elle sera également découplée électri- quement de la mémoire par application d'un ordre adéquat sur les circuits 5 et 6. Ce qui est donc nouveau dans l'invention c'est qu'on pilote les circuits 5 et 6 au lieu de les laisser branchés en permanence comme cela était le cas juqu'à présent par une con- nexion 45 rappelée ici en pointillés. Disposant du bistable 37 il est tout a fait judicieux d'utiliser l'information qu'il représente, et qui renseigne en elle-même sur l'état de la ligne de bit, pour piloter les circuits 5 et 6. Cela n'est pas une obligation. Cependant pour des raisons d'encombrement lors de l'implantation des circuits dans le réseau général de la mémoire cette disposition est tout à fait intéressante: il n'y a que la connexion I à réaliser. On remarque à l'examen de la figure lb que la réalisation de la connexion I peut présenter une certaine difficulté du fait qu'elle traverse une bonne partie de la mémoire. En fait étant parallèle à une ligne de bit (par exemple la ligne de bit 3) elle peut être réalisée, pour sa majeure partie, en même temps que celle-ci. Pour le reste il suffit d'adapter les instants pendant lesquels différentes connexions sont réalisées dans la mémoire pour réaliser en même temps les parties complémentaires de cette connexion I. La mémoire comporte encore des moyens intrinsèques 52 pour faire fondre les fusibles. Ces moyens ne sont pas des moyens rapportés extérieurement tel qu'un laser. Ce sont des moyens contenus dans les circuits logiques de la mémoire. Les moyens pour faire fondre les fusibles correspondant à chaque ligne de cellules comprennent essentiellement un interrupteur 46, mis en série avec le fusible 38, et commandé par une porte logique 47. Cette porte logique 47 a deux entrées. Une première entrée 48 est reliée à une sortie 44 du décodeur qui désigne la ligne de cellules que l'on veut sélectionner. Une deuxième entrée 49 est reliée à une connexion 50 commune à toutes les portes logiques des circuits de réparation de la mémoire. Elle est reliée par ailleurs à une borne unique d'accès extérieur 51. Le fonctionnement des moyens 52 pour faire fondre le fusible 38 est le suivant. On envoit par un bus 53 sur le décodeur 43 l'adresse ligne d'une ligne de cellules que l'on veut neutraliser parce que l'on a repéré que cette ligne était défectueuse. Le défaut peut être fonctionnel et ou électrique. Le décodeur 43 délivre sur sa sortie 44 relative à cette ligne un état électrique, dans un exemple un état zéro, correspondant à la sélection de cette ligne. La borne 51 qui en temps normal est portée à un état électrique un, par exemple Vcc, est portée par des moyens extérieur à un état zéro. Ces moyens extérieurs peuvent être tous moyens de contact élec- trique. La porte logique 47 qui dans l'exemple est une porte NOR, délivre à sa sortie 54 un état un puisqu'elle reçoit deux états zéro en entrée. L'interrupteur 46 qui comporte essentiellement un gros transistor recoit cet état un sur sa base et se met en court-circuit. Le fusible est alors raccordé en parallèle entre l'alimentation Vcc et la masse. Un courant fort peut passer alors dans ce fusible. Ce courant est d'autant plus fort que le transistor 46 est lui-même gros. Ce courant fait fondre le fusible et celui-ci se décompose. En conséquence le point A, milieu entre le fusible 38 et l'interrupteur 46 qui était auparavant forcé à un potentiel Vcc, se retrouve maintenant en l'air. Dans ces conditions le circuit 37 est capable de changer d'état. L'état électrique au point A, disponible à la borne 39 du circuit 37, change et autorise la commutation du commutateur 40. Le fonctionnement du commutateur 40 s'explique de la manière suivante. Le commutateur 40 comporte deux transistors respectivement 63 et 64 en technologie complémentaire: dans un exemple le transistor 63 est d'un type P et le transistor 64 est d'un type N. Ils recoivent le même potentiel du point A sur leur électrode de commande. Ils sont reliés par ailleurs par une de leurs électrodes principales à une connexion 56. Cette connexion 56 mène à la sortie 44 du décodeur 43 qui gouverne la ligne de cellules en question. En fonction de l'état électrique du point A et quand la connexion 56 reçoit un état électrique correspondant à la sélection de la ligne de cellules, un seul de ces deux transistors 63 ou 64 devient passant pour permettre le transport de cette information vers les connexions II ou III respectivement. Cette alternative reflette l'état dans lequel se trouve le fusible: en bon état ou décomposé. L'ordre de sélection de la ligne de cellules disponible à la sortie 44 du décodeur 43 transite par le commutateur 40. Dans un exemple cet ordre est orienté par ce commutateur vers la connexion III correspondant à la ligne de cellules redondante tandis que la Il connexion II passe à un état invalidant pour découpler la ligne 2. Une fois les défauts ainsi compensés la mémoire est utilisable comme n'importe quelle mémoire. L'adresse de la ligne de cellules redondante qui vient de prendre la place de la ligne de cellules défectueuse est ainsi fictivement assimilée à l'adresse de la ligne de cellules qu'elle remplace. On voit ainsi que l'usage du laser n'est plus nécessaire. En effet, la destruction des fusibles se fait en utilisant les possibilités du décodeur 43 auquel on applique l'adresse de la ligne de cellules défectueuse. Il sera vu plus loin qu'il est possible d'effectuer la réparation de plusieurs lignes de cellules défectueuses en effectuant une partition de la mémoire. Puis une fois que toutes les réparations ont été entreprises, on polarise de nouveau la borne 51 à un état électrique un: la sélection des lignes de cellules s'effectue à la demande en cours d'utilisation par les connexions 56 qui relient les sorties concernées du décodeur aux entrées concernées des commutateurs 40. Il n'est pas du tout gênant de disposer d'une seule connexion 50 pour effectuer toutes les réparations désirées de lignes de cellules. En effet seule une porte logique 47, celle qui reçoit l'ordre de sélection du décodeur 43 et l'ordre de décomposition du fusible, laisse passer à sa sortie 54 l'ordre utile. Les autres portes logiques des autres circuits de réparation des autres lignes de cellules restent inactifs. L'invention comporte encore une autre particularité par rap- port à l'état de la technique. Cette particularité appartient au bistable 37. En effet lorsque le fusible 38 est détruit par un rayon laser, il est possible de concevoir un circuit simple pour que le point A change d'état électrique. Cette simplificité n'est malheureu- sement pas possible dans l'invention o on distingue la présence de l'interrupteur 46. Une fois que le fusible 38 est détruit il faut que le point A ne reste pas en l'air mais vienne changer à coup sûr d'état électrique. Ceci est le rôle du circuit 37 de l'invention. Tout autre circuit est bien entendu concevable mais celui qui est décrit ici possède en outre certains avantages. Ce circuit 37 comporte essentiellement cinq transistors: les transistors 57 à 61. Dans un exemple o la mémoire est réalisée en technologie MOS complémentaire (CMOS) seul le transistor 58 est de type P les autres sont de type N de même que le transistor 46 interrupteur. Les transistors 58 à 60 sont en cascade entre l'alimen- S tation Vcc et la masse. Le transistor 57 est monté en parallèle-entre le point A et la masse. Le point A est relié à l'électrode de commande les transistors 58 et 59. Le point milieu de ces deux transistors est relié d'une part à l'électrode de commande du transistor 57 et d'autre part à l'électrode de commande du transistor 61. L'électrode de commande du transistor 60 est portée au même potentiel que son drain. Le drain et la source du transistor 61 sont portés au potentiel Vcc. Lorsque le fusible n'est pas détruit, le point A est porté au potentiel Vcc. Le transistor 58 qui est de type P est donc bloqué. En -conséquence le point B qui est le poiit milieu entre le transistor 58 et le transistor 59 est à zéro. Donc le transistor 57 est bloqué puisqu'il est de type N et qu'il reçoit un état zéro sur sa grille de commande. Le transistor 57 bloqué maintient le point A à Vcc. En conséquence le circuit 37 est stable dans l'état o le point A est porté au potentiel Vcc. Par contre lorsque le fusible est détruit un état zéro s'installe au point A de la manière suivante. A l'instant de la mise sous tension de la mémoire (le jour o l'on décide de l'utiliser) le transistor 61 qui se comporte à l'égard de la mise sous tension comme une capacité transmet sur sa grille 62 un état 1. Le point B à l'état un met le transistor 57 en court-circuit. En conséquence le point A tombe à l'état zéro. Le point A à l'état zéro rend conducteur le transistor 58. Ceci achève de maintenir à un le point B qui se trouve alors effectivement porté au potentiel Vcc. Ce faisant le circuit 37 se confirme dans un autre état stable inverse du précédent. La présence du transistor 60 est utile pour décaler le seuil de déclenchement du bistable dans le bon sens. Ce décalage, qui n'influe pas quand le fusible 38 est en bon état, est par contre orienté dans le bon sens, celui qui tente de porter B à Vcc, quand le fusible est décomposé. De même le transistor 46 qui jouait le rôle d'interrupteur et qui est un gros transistor se présente, à l'état bloqué, sous la forme d'une grosse capacité au moment de la mise sous tension de la mémoire. En conséquence le point A, au moment de la mise sous tension, a plutôt tendance à être porté au potentiel de la masse qu'à rester en l'air. Cette évolution elle aussi est favorable à l'installation d'un potentiel A à zéro quand le fusible est décomposé. La figure 2 représente une architecture préférée de réalisation des mémoires. Dans celle-ci les lignes de cellules telles que 2 sont réunies en des groupes tels que 65 comportant un nombre donné de lignes de cellules: par exemple 16. A chaque groupe de lignes de cellules est affectée une ligne 29 redondante. Cette ligne 29 peut remplacer celle des lignes 2 qui s'avérerait défectueuse. On remarque dans cetteréalisation le décodeur ligne 43 qui permet d'accéder à toutes les lignes de cellules de la mémoire. En aval du décodeur 43 se situe l'ensemble 72 des circuits 52 servant à faire fondre les fusibles relatifs aux lignes de cellules: une même con- nexion 50, reliée à la broche extérieure 51, déssert tous les circuits 52. Par contre l'ensemble des circuits 36 de réparation est divisé en des groupes 73 correspondant aux groupes 65 de lignes de cellules. Pour chaque groupe 73 il n'y a qu'une seule connexion telle que 11I qui permet l'accès à la ligne de cellules 29 redondante. Par contre il y a autant de connexions Il et I qu'il y a de lignes de cellules dans le 2 groupe. Enfin on distingue sous l'empilement des groupes le décodeur 16 qui permet d'accéder aux colonnes de la mémoire. Le décodeur 43 et le décodeur 16 sont reliés à des bus d'adresse respectivement 53 et 66 pour permettre la sélection de l'information contenue dans une seule cellule de la mémoire. Dans la description effectuée jusqu'à présent les cellules mémoire sont des cellules représentatives d'un bit d'information. L'invention est tout à fait transposable à des mémoires o les cellules mémoire comporteraient plusieurs bits d'information. La figure 3 représente une variante de réalisation de l'in- 2 5 76133 vention. Dans cette variante, la réalisation du bistable 37 et de l'interrupteur 46 s'est trouvé trop encombrante pour pouvoir être intégrés facilement en face d'une ligne de cellule 2. Leur encom- brement est tel qu'ils empiètent nécessairement sur la place réservée à deux lignes de cellules. Comme l'organisation présentée jusqu'ici se fait ligne de cellules par ligne de cellules cette consé- quence peut être une perte de place redhibitoire. Pour palier cet inconvénient on peut décider de relier deux lignes de cellules adjacentes, les lignes 2 et 67, à un même ensemble de réparation. Il en résulte immédiatement que la ligne 29 de réparation doit être elle aussi dédoublée: en ligne 29 et 68. Dans cette variante il n'y a qu'un seul fusible pour le circuit de réparation, mais celui ci est mis en oeuvre dès que l'une quelconque des deux lignes de cellules concernée s'avèrre défectueuse. Les sorties du décodeur, respectivement 44 et 69, relatives à ces lignés sont alors introduites dans une porte logique 70 dont la sortie est reliée à l'électrode de commande des moyens 36, 52 pour faire fondre les fusibles. L'information disponible au point A du circuit de réparation est alors transmise à deux commutateurs en parallèle: les commutateurs 40 et 71. Ces commutateurs commut- tent les accès aux lignes 2 et 67 en des accès respectivement III et IV aux lignes de cellules redondantes 29 et 68. Ces deux dernières lignes de cellules ainsi que toutes les lignes de cellules, soit d'un groupe de lignes de cellules soit de la mémoire elle-même, sont également reliées aux connexions de sortie 13 et 14. Le commu- tateur 71 est tout a fait comparable au commutateur 40. Dans l'exemple représenté la porte 70 est une porte ET puisque la sélection des lignes de cellules concernées se fait par un état logique zéro pour les sorties respectivement 44 et 69 du décodeur 43. REVENDICATIONS 1. Mémoire en circuit intégré - dans laquelle des cellules (1) mémoire sont réparties matri- ciellement en lignes (2) et en colonnes (15), les cellules d'une même (2) ligne de cellules étant reliées à des mêmes connexions (3, 4) dites lignes de bit, ces lignes de bit étant polarisées (5, 6) d'une part chacune par un circuit d'alimentation et étant en série (9, 10) d'autre part chacune avec un circuit de sélection de ligne de bit, - dans laquelle des circuits de réparation (36) comportent des moyens (63) pour bloquer des circuits de sélection et mettre ainsi hors fonctionnement des lignes de bit de lignes de cellules (2), et des 1O moyens (64) pour débloquer des circuits de sélection (32, 33) de lignes de bit de lignes de cellules supplémentaires (29) qui rem- placent les lignes de cellules mises hors fonctionnement, carac- térisée en ce qu'elle comporte - des moyens (I) pour interrompre l'alimentation des lignes de cellules mises hors fonctionnement. 2. Mémoire selon la revendication 1, caractérisé en ce que les moyens pour interrompre sont commandés (A) par les moyens (40) pour bloquer et débloquer contenus dans les circuits de réparation. 3. Mémoire selon l'une quelconque des revendications I ou 2, caractérisée en ce que les circuits de sélection comportent chacun un transistor (9) commandé par son électrode de commande (11) sur laquelle il reçoit un ordre (II) de sélection délivré (56) par un décodeur (43). 4. Mémoire selon l'une quelconque des revendications 1 à 3, caractérisée en ce que les circuits d'alimentation comportent chacun un transistor (5) relié (7) d'une part à une borne (8) d'alimentation de la mémoire et relié d'autre part par son électrode de commande aux moyens (I) pour interrompre. 5. Mémoire selon la revendication 4, caractérisée en ce que les moyens pour interrompre comportent un circuit bistable (36) dont l'état électrique est imposé par l'état, décomposé ou non, d'un fusible (38) et une connexion (1) reliant une sortie de ce circuit bistable aux électrodes de commande des transistors- des circuits d'alimentation. 6. Mémoire selon la revendication 5, caractérisée en ce qu'elle comporte pour chaque ligne de cellules des circuits (9, 10) de sélection de ligne de bit, un circuit de réparation (36), et une partie (44, 52) d'un décodeur (43) qui concerne cette ligne (2) de cellules, l'ensemble de ces circuits étant intégré dans la mémoire, et en ce que la connexion (I) reliant la sortie du circuit de réparation aux transistors des circuits de polarisation chemine dans la mémoire parallèlement aux lignes de bit (3) de la ligne de cellules.