FR 2566538 A1 19851227 FR 8410047 A 19840626 COMPARATEUR ANALOGIQUE A TRANSFERT DE CHARGE ET DISPOSITIFS UTILISANT UN TEL COMPARATEUR La présente invention concerne un comparateur analogique à transfert de charge. A la connaissance de la Demanderesse, il n'existe pas actuel- lement de tels comparateurs. Cependant dans certaines applications utilisant des dispositifs à transfert de charge, il est parfois nécessaire de comparer deux quantités de charge entre elles. Ceci est en particulier le cas avec les dispositifs à transfert de charge utilisés comme mémoires analogiques multiniveaux dans lesquels l'information est stockée sous forme de paquets de charge calibrés qui sont périodiquement régénérés et réinjectés. L'opération de calibration et de recali- bration lors de chaque réinjection se réalise avec N comparateurs qui repèrent la position du paquet de charge par rapport à un signal de référence correspondant à N paquets de charge de référence. Habituellement cette opération s'effectue en convertissant les paquets de charge en tension et en utilisant des comparateurs de tension de type connu. La présente invention a pour but de remédier à cet incon- vénient en fournissant un comparateur qui effectue la comparaison directement au niveau des paquets de charge et évite en conse- quence les conversions charge-tension et réciproquement. En conséquence, la présente invention a pour objet un cornm- parateur analogique à transfert de charge caractérisé en ce qu'il comporte un moyen pour recevoir une quantité de charge-signal et une quantité de charge de référence et pour comparer entre elles directement- les deux quantités de charge. Selon un mode de réalisation préférentiel, le comparateur analogique à transfert de charge de la présente invention comporte deux capacités MIS adjacentes couplées entre elles par une grille de passage et reliées respectivement à l'entrée et à la sortie d'un amplificateur, un moyen d'initialisation de la comparaison relié à l'entrée de l'amplificateur et des moyens pour introduire sous chaque capacité respectivement la charge-signal et la charge de référence. Les quantités de charge n'étant plus transformées en tension, le comparateur analogique conforme à l'invention présente une très grande sensibilité. La présente invention concerne aussi divers dispositifs uti- lisant le comparateur analogique à transfert de charge ci-dessus. Ainsi la présente invention concerne un convertisseur ana- logique-numérique utilisant N étages comparateurs tels que décrits cidessus. Elle concerne aussi une mémoire analogique multiniveaux comportant des comparateurs du type ci-dessus utilisés en recali- brateur. D'autres caractéristiques et avantages de la présente invention apparaîtront à la lecture de la description de divers modes de réalisation faite avec référence aux dessins ci-annexés dans lesquels: les figures l(a) à l(g) sont respectivement une vue en coupe schématique d'un comparateur conforme à la présente invention et des schémas représentant l'évolution des potentiels de surface lors des différents stades de la comparaison; - la figure 2 représente la caractéristique d'un amplificateur; - la figure 3 est un schéma détaillé du comparateur de figure I dans le cas d'une lecture en tension; - la figure 4 est une vue en plan de dessus d'un mode de réalisation d'un convertisseur analogique numérique utilisant des comparateurs conformes à la présente invention; les figures 5(a) à 5(d) sont respectivement une vue en coupe par V-V de figure 4 et des schémas représentant l'évolution des potentiels de surface lors du fonctionnement du convertisseur, et - la figure 6 est une vue de dessus schématique d'une mémoire analogique multiniveaux comportant des comparateurs conformes la présente invention utilisés en recalibrateur. Sur les différentes figures, les mêmes références désignent les mêmes éléments. Toutefois, pour des raisons de clarté, les c6tes et proportions des divers éléments n'ont pas été respectées. Comme représenté sur la figure I(a), le comparateur ana- logique à transfert de charge conforme à la présente invention est constitué principalement par -deux capacités MIS I et 2 formées de manière connue par le substrat S qui peut être par exemple en silicium de type p, une couche d'isolant par exemple en oxyde de silicium et une grille réalisée par exemple en silicium polycristailin ou en aluminium. Les deux capacités I et 2 sont couplées entre elles par une grille de passage Gp reliée à un potentiel périodique Op. D'autre part, les grilles des deux capacités MIS I et 2 sont reliées respectivement à l'entrée E et à la sortie S d'un amplificateur A. De plus, un transistor MOS TO est utilisé pour initialiser la compa- raison. De manière spécifique, le drain du transistor MOS To est connecté à une tension continue V1 choisie de manière à positionner l'amplificateur A au niveau de son point instable, comme cela sera expliqué ci-après. La source du transistor MOS TO0 est connectée à l'entrée de l'amplificateur A et la grille du transistor MOS est connectée à un potentiel périodique 0O qui rend le transistor TO passant lors de l'initialisation de la comparaison, c'est-a-dire pen- dant l'injection des paquets de charges correspondant à la charge signal QS et à la charge de référence Qréf respectivement sous les capacités 1 et 2. La tension VI est choisie pour positionner l'amplificateur A à son point instable comme mentionné ci-dessus. En effet, pour obtenir sous les capacités MOS I et 2 des puits de potentiel identiques, il est nécessaire que la tension d'entrée de l'ampli- ficateur appliquée sur la grille de la capacité I soit égale à la tension de sortie de cet amplificateur appliquée sur la grille de la capacité 2. D'autre part, pour pouvoir détecter une variation de la tension de sortie par rapport à la tension d'entrée, il est nécessaire de se placer au niveau du point instable de la caractéristique de l'amplificateur illustrée par la courbe en trait plein représentée à la figure 2. En effet la courbe en trait plein représente la carac- téristique V$ en fonction de VE d'un amplificateur. Si l'on trace la première bissectrice, on voit que cette bissectrice coupe la carac- téristique en trois points référencés r' 1, 1". Pour- ces trois points VS = VE. Cependant si l'on se place au point I correspondant à la tension VI, on s'aperçoit que,pour un léger déséquilibre de la tension VS par rapport à VE, il y a basculement vers la valeur de V$ correspondant à Vhaut ou vers la valeur de Vs correspondant à Vbas suivant le sens du déséquilibre. Ainsi, pour réaliser la comparaison de deux quantités de charge stockées sous les capacités I et 2, on utilise cette possibilité de basculement autour du point instable I, !0 comme cela sera expliqué de manière plus détaillée avec référence aux figures 1(b) à 1(g). Comme représenté sur la'figure J(b), lors de l'initialisation de la comparaison, la tension eOo est au niveau haut de façon à imposer la tension VI à Pl'entrée de l'amplificateur A. Cette tension VI étant celle pour laquelle l'amplificateur délivre une tension de sortie égale à celle d'entrée, la tension V! est aussi imposée à la sortie de l'amplificateur. Il en résulte que les puits de potentiel sous les capacités 1 et 2 sont égaux. La grille 0p étant au niveau bas, la charge signal Q$ est introduite sous la grille de la capacité 1 et une charge de référence Qréf sous la grille de la capacité 2 en utilisant tout dispositif d'introduction de charges de type connu. Le dispositif d'introduction de charges peut être constitué par une simple grille de passage lorsque le comparateur est connecté à un dispositif à transfert de charge ou par un dispositif réalisant une conversion tension-charge constitué principalement par une diode d'injection lorsque le signal est sous forme d'une tension. Lorsque l'initialisation est terminée, le potentiel 00 est alors ramené au niveau bas de manière que le potentiel au point E appliqué sur la grille de la capacité 1 redevienne flottant. Comme représenté sur la figure 1(c), le potentiel Op de la grille Gp est porté au niveau haut, à savoir à un niveau supérieur au niveau créé par VI, de sorte que les charges peuvent s'écouler entre les deux capacités adjacentes. Le puits de potentiel le plus rempli s'écoule alors dans le puits voisin. Dans le mode de réalisation représenté, on a supposé par exemple Qréf supérieure à QS. Les charges s'écoulent donc sous la capacité 1, ce qui abaisse son potentiel. L'amplificateur A transmet cette variation de potentiel sur la grille de la capacité 2. Il en résulte que le potentiel de surface sous la grille de la capacité 2 décrott rapidement jusqu'à atteindre le niveau 0 (Vbas) comme représenté sur les figures 1 (d) et 1 (e). Dans cette condition, après avoir ramené le potentiel Op au 0 niveau bas, l'ensemble des charges Qréf + QS se retrouve du côté de la charge la plus petite, à savoir sous la capacité I comme représenté sur la figure 1(f). Si au lieu de prendre Qréf supérieure à QS' on prend comme condition QS supérieure à Qréf' les charges s'écoulent de la capacité 1 vers la capacité 2, ce qui élève le potentiel de la capacité I et fait basculer l'amplificateur A vers le niveau Vhaut. Dans ce cas, l'ensemble des charges QS + Qréf se retrouve sous la capacité 2 à savoir du côté de la charge la plus petite comme représenté sur la figure 1(g). En conséquence suivant que la charge signal QS est inférieure ou supérieure à la charge de référence Qréf' l'ensemble des charges QS + Qréf se retrouve soit sous la capacité I soit sous la capacité 2 et en lisant en charge ou en tension l'état final du comparateur, on obtient donc le résultat de la comparaison. En effet l'état final du comparateur peut être lu de deux façons: - soit en tension: dans ce cas le point S en sortie de l'amplificateur est au niveau haut si Qréf inférieure à QS et le point S est au niveau bas si Qréf supérieure à QS. - soit en charge: dans ce cas l'ensemble des charges QS + Qréf se retrouve sous la grille de la capacité présentant la plus petite charge initiale. On décrira maintenant en se référant plus particulièrement à la figure 3, un mode de réalisation d'un amplificateur pouvant être utilisé dans la présente invention pour obtenir la tension VI. Dans ce cas, J'amplificateur A est réalisé à l'aide de deux inverseurs montés en série. De manière plus spécifique, chaque inverseur est constitué par un transistor MOS Tl, T'u dont la grille reçoit le signal d'entrée, et dont le drain donne le signal de sortie. D'autre part, le drain est connecté par l'intermédiaire d'une résistance de charge à une tension continue VDD. Cette résistance de charge est constituée dans le mode de réalisation représenté, par un transistor MOS T2 T'2 à dépletion dont la grille est bouclée sur la source. Si les deux inverseurs T1, T2 et T'1, T'2 sont identiques, la polarisation initiale à la tension VI s'obtient simplement en court-circuitant le premier inverseur T i, T2 par le transistor MOS TO, à savoir en connectant le drain et la source du transistor MOS TO0 respectivement à l'entrée et à la sortie du premier inverseur T1, T2. En effet; on voit à l'aide de la caractéristique de transfert de l'inverseur représentée en pointillés sur la figure 2 que l'inverseur court-circuité n'a qu'un point de repos I qui délivre la tension V à l'entrée et à la sortie de l'amplificateur. D'autre part, dans le mode de réalisation du comparateur de la figure 3, la lecture de l'état final se fait en tension et les charges doivent être évacuées avant de recommencer une comparaison. Pour réaliser cette évacuation, on prévoit près de chaque capacité I et 2 un dispositif d'évacuation des charges constitué, pour chaque capa- cité, par une grille GR reliée à un potentiel OR et par une diode D polarisée en inverse par une tension continue VDD. Pendant toute la comparaison le potentiel R est au niveau bas pour empêcher le passage des charges vers les diodes D, mais à la fin de la compa- raison le potentiel OR est porté à un niveau haut, ce qui permet d'évacuer les charges se trouvant soit sous la capacité I soit sous la capacité 2 vers la diode correspondante. On décrira maintenant avec référence aux figures 4 et 5 un convertisseur analogique numérique ou un calibrateur de charge utilisant un comparateur du type représenté aux figures I à 3. Comme expliqué de manière plus détaillée ci-après, suivant le type de lecture utilisé, le même dispositif de base peut être utilisé soit comme convertisseur soit comme calibrateur. Aussi, dans la description ci-après, on parlera principalement de convertisseur analogique-numérique. Pour simplifier les figures le convertisseur analogique numé- rique ne comporte que quatre niveaux, mais il est évident pour l'homme de l'art que ce convertisseur peut comporter facilement un plus grand nombre de niveaux. Le convertisseur analogique numérique représenté à la figure 4 0 est constitué par la mise en parallèle de quatre comparateurs analogiques à transfert de charge du type décrit ci-dessus. Chaque comparateur est constitué respectivement des capacités El, Si; E2, S2; E3, S3; E4, S4, de la-grille de passage Gp et de l'amplificateur Al, A2, A3, A4, courtcircuité par le transistor MOS TO relié à un potentiel bO. Comme représenté sur la figure 4, les différents étages comparateurs sont couplés entre eux au niveau des capacités par des grilles de passage GE et GS portées respectivement à des potentiels 0E et OS. Les grilles de passage GE et GS assurent l'écoulement des charges respectivement dans le canal des capacités El, E2, E3, E4 et dans le canal des capacités SI, S2, S3, S4. Ces canaux sont délimités par des barrières d'isolement I représentées par des hachures sur la figure 4. D'autre part, des capacités de stockage de charge G, et G2 permettant de stocker respectivement la charge signal et une charge supérieure à N fois la charge de référence sont prévues en amont de chaque canal corres- pondant aux capacités El, E2, E3, E4 et aux capacités SI, 52' S3y S4o De plus, une diode D' d'évacuation des charges reliée à la tension continue VDD est prévue en aval de la capacité S4 recevant la charge de référence du dernier étage comparateur. Le rôle de cette diode D' sera expliqué en détail ci-après. On expliquera maintenant le fonctionnement du comparateur en se référant plus particulièrement aux figures 5(a) à 5(d). Tout d'abord la charge QS à comparer qui se trouve sous la grille de stockage G1 est introduite dans le canal des capacités El, E2, E3, E4 et des grilles GE. Pour cela le potentiel 0E appliqué sur les grilles GE qui se trouvait à un niveau bas comme représenté sur la figure 5(b), passe à un niveau haut comme représenté sur la figure (c). De ce fait, la charge Q5 se répand sous les grilles des capacités El, E2, E3, E4 dont la capacité de stockage maximum QC est fixée par le niveau haut de OE. la charge Q. correspond en fait à la charge unitaire avec laquelle la charge-signal QS doit être calibrée. Dans le mode de réalisation représenté, la charge QS a rempli les puits de potentiel sous E1 et E2 mais n'a rempli le puit de potentiel sous E3 qu'avec une charge Qr inférieure à la charge QC comme représenté à la figure 5(c). En même temps, une charge QSAT qui est choisie pour être supérieure à N Qréf, à savoir à 4 Qréf dans le mode de réalisation représenté, est introduite dans le canal des capacités S1, S2, S3, S4. La charge QSAT se répand dans les puits de potentiel créés sous les grilles des capacités Si, S2, S3, S4 dont la capacité de stockage maximum Qréf est fixée par le niveau haut du potentiel 0$ appliqué sur les grilles Gs. De préférence, on choisit la capacité de stockage maximum Qréf de telle sorte que la charge QC - Qréf soit supérieure à 2 QMIN' QMIN étant le seuil de sensibilité commum à tous les comparateurs. La charge QSAT remplit tous les puits de potentiel sous les grilles des capacités SI, 52, S3, 54 et l'excédent de charge est évacué à l'extrémité des étages comparateurs vers la diode D'. Pendant cette opération de remplissage des puits de potentiel sous les grilles des capacités El, E2, E3, E4 et SI, S2, S3, S, le potentiel 0p appliqué sur la grille Gp est au niveau bas et les grilles des capacités E1, E2, E3, E4, S, S2, S3, S4, recoivent toutes la tension VI commune aux comparateurs en positionnant la phase 0O au niveau haut. La tension V1 est supé- rieure aux potentiels 0E et OS, ladite tension et les potentiels étant choisis de manière à réaliser des charges QC et Qréf bien définies. On suppose que les amplificateurs Ai, A2, A3, A4 qui peuvent être constitués par deux inverseurs en série comme dans le mode de réalisation de la figure 3, ne présentent aucune dispersion sur les niveaux VI. Dans le cas contraire, il est possible pendant cette opération de remplissage de les déconnecter des grilles des capa- cités El, E2, E3, E4 et SI1, S2, 53, 54 et d'appliquer sur ces grilles une tension commune VG par l'intermédiaire de transistors MOS T'O polarisés en triode par le potentiel 0G comme représenté sur la figure 5(a). En effet, pour que le convertisseur analogique numérique fonctionne correctement, il est important de réaliser des charges QC et Qréf homogènes d'un étage à l'autre. Lorsque l'opération de remplissage est achevée, les potentiels jE et 0S appliqués sur les grilles GE et GS sont portés à un niveau bas ce qui isole les capacités El, E2, E3, E4 et respectivement les capacités Sl, S2, S3, S4, entre elles. Ensuite les points Pil P2' P3' P4 sont rendus flottant. Le potentiel OP est alors porté au niveau haut et les quatre comparaisons s'effectuent en parallèle au niveau de chaque étage comparateur de la même manière que pour le comparateur des figures I à 3. Dans ce cas la lecture du résultat peut aussi s'effectuer de deux façons: soit en tension, soit en charge. La lecture en tension est réalisée par une lecture des niveaux de sortie des amplificateurs. Les n premiers comparateurs sont au niveau "1" à savoir les deux premiers comparateurs dans le mode de réalisation représenté, tandis que les autres étages comparateurs sont au niveau "O". Un codage binaire est alors possible à partir de ces n niveaux. Pour la lecture en charge, on obtient pour l'ensemble des n premiers puits SI 52,...Sn' la charge n (QC + Qréf)' la charge résiduelle Q r + réf se trouvant dans le (n + 1)leme puits E. Cette charge n (QC + Qréf) peut être récupérée pour fournir la charge recalibrée lorsque le convertisseur est utilisé de préférence comme calibrateur. Si par exemple Qréf = QC/m, on obtient en sortie une charge égale n. + QC qu'il suffit de partager en deux parties Q m jmC et n QC pour obtenir la charge recalibrée n QC Le partage de charge peut se faire dans un canal CCD (pour Charge Coupled Device en langue anglaise) comme décrit dans le brevet français 77.28737 publié sous le n 2.404.281 ou par division capacitive. L'avantage d'un partage dans un canal CCD est qu'on obtient directement une charge réinjectable. On décrira maintenant en se référant plus particulièrement à la figure 6, une mémoire multiniveaux à transfert de charge utilisant des comparateurs conformes à la présente invention asso- ciés en recalibrateur. La mémoire L est constituée par une ligne à retard réalisée par exemple par un registre à transfert de charge de type CCD. Cette ligne à retard est bouclée sur elle même à travers le recalibrateur. Le recalibrateur est constitué comme le convertisseur analogique numérique des figures 5 et 4 par N étages comparateurs associés en parallèle. Dans ce cas, l'injection des charges dans le recalibrateur est réalisée soit à partir de la mémoire soit à partir d'un dispositif d'injection externe et les charges récalibrées sont injectées directement dans la mémoire. En conséquence, la sortie de la ligne à retard est reliée par l'intermédiaire d'une grille de passage non représentée à la première capacité Ei du recalibrateur. D'autre part, la lecture des étages comparateurs étant effec- tuée en charge, les capacités Si, 52, S3, S4 des étages comparateurs sont couplées par l'intermédiaire d'une grille de passage G'p et d'une électrode 7 à l'entrée de la ligne à retard pour lui injecter une charge calibrée n QC D'autre part, pour enregistrer le signal à mémoriser, celui ci est injecté par l'intermédiaire de la diode DE sous une grille de stockage Gi permettant l'injection de charge dans le canal des capacités El, E2, E3, E4, comme décrit pour le convertisseur de la figure 4. De plus, une grille de passage GpI et une diode D1 d'éva- cuation des charges sont positionnées en aval de l'électrode;- pour permettre l'évacuation de la charge résiduelle non calibrée comme I1 cela sera expliqué ci-après. Avec ce type de mémoire, les charges QS sont injectées une première fois par l'intermédiaire de la diode DE et de la grille G! sous les grilles des capacités El, E2, E3, E4 du calibrateur o elles sont codées en série comme cela a été expliqué avec référence au convertisseur des figures 4 et 5. m+I Cetdsonbesu e De ce fait, la charge codée n. QC est disponible sous les grilles des capacités S I, S, 53, S4. Le contenu des puits de potentiel sous les grilles des capacités SI, S2, S3, S4 est sommée en parallèle sous une électrode I dont le canal est partagé de telle sorte que la largeur utile soit égale à W = Wo m+, W étant la largeur initiale de la grille G'p comme représenté sur la figure 6. La charge n QC est alors disponible à l'entrée de la ligne a retard L tandis que la charge n Qc / m est évacuée vers la diode D1 d'évacuation des charges de manière connue. La charge n QC est ensuite recalibrée à chaque passage et le signal parcourant la ligne à retard peut être lu en permanence sur une grille flottante G disposée en un endroit quelconque de la ligne et reliée à un amplificateur A'. Il est évident pour l'homme de l'art que de nombreuses modifications peuvent être apportées aux modes de réalisation décrits ci-dessus sans sortir du cadre de la présente invention. 256653a REVENDICATIONS 1. Comparateur analogique à transfert de charge caractérisé en ce qu'il comporte un moyen pour recevoir (1, 2) une quantité de charge-signal et une quantité de charge de référence et pour comparer (To, A, Gp) entre elles directement les deux quantités de charge. 2. Comparateur selon la revendication I caractérisé en ce qu' comporte deux capacités MIS (1, 2) adjacentes couplées entre elles par une grille de passage (Gp) et reliées respectivement à l'entrée et à la sortie d'un amplificateur (A), un moyen (TO) d'initialisation de la comparaison relié à l'entrée de l'amplificateur et des moyens pour introduire sous chaque capacité respectivement la charge-signai et la charge de référence. 3. Comparateur selon la revendication 2 caractérisé en ce que le moyen d'initialisation de la comparaison est constitué par un transistor MOS (TO0) dont le drain est connecté à une tension continue positionnant l'amplificateur au niveau de son point instable (VI) et dont la porte est connectée à un potentiel périodique (0O) rendant le transistor passant lors de l'introduction de la charge- signal et de la charge de référence dans les capacités. 2Q 4. Comparateur selon l'une quelconque des revendications 2 et 3 caractérisé en ce que la grille de passage (Gp) est reliée à un potentiel périodique (0p) mettant en communication les deux capa- cités après introduction des charges. 5. Comparateur selon l'une quelconque des revendications 2 à 4 caractérisé en ce que l'amplificateur (A) est constitué par deux inverseurs (TI, T2, T!', T2) montés en série. 6. Comparateur selon les revendications 3 et 5 caractérisé en ce que le drain du transistor MOS (TO0) constituant le moyen d'initialisation de la comparaison est connecté à la sortie du premier inverseur (T 1, T2). 7. Comparateur selon l'une quelconque des revendications 1 à 6 caractérisé en ce qu'il comporte de plus des moyens de lecture en charge du résultat de la comparaison. 8. Comparateur selon l'une quelconque des revendications I à 6 caractérisé en ce qu'il comporte de plus un moyen (S) de lecture en tension du résultat de la comparaison. 9. Comparateur selon la revendication 8 caractérisé en ce qu'il comporte, au niveau de chaque capacité, un moyen d'évacuation des charges (D, GR) pour évacuer les charges restant sous les capacités après la lecture en tension du résultat de la comparaison. Comparateur selon la revendication 9 caractérisé en ce que le moyen d'évacuation des charges est constitué par une grille de passage (GR) adjacente à la capacité et reliée à un potentiel périodique (R) porté au niveau haut après la lecture du résultat de la comparaison et une diode (D) polarisée en inverse par une tension continue (VDD). Il. Convertisseur analogique-numérique ou calibrateur carac- térisé en ce qu'il comporte N étages comparateurs selon l'une quelconque des revendications I à 9 montés en parallèle, les capacités (E, E2 E3 E4 Si S2 S3 S4) des N comparateurs étant couplées respectivement entre elles par des grilles de passage (GEl GS) constituant les moyens d'introduction des charges dans chaque étage et en ce qu'il comporte des moyens (Gi, G2) pour injecter dans le premier étage comparateur la charge'signal et une charge au moins égale à N fois la charge de référence. 12. Convertisseur analogique-numérique ou calibrateur selon la revendication 11 caractérisé en ce qu'il comporte un dispositif (D') d'évacuation des charges prévue en aval de la capacité (54) de stockage de la charge de référence du dernier étage comparateur. 13. Concertisseur analogique-numérique ou calibrateur selon la revendication 11 caractérisé en ce que les grilles de passage (GEl Gs) sont reliées à un potentiel périodique (OE, OS) dont le niveau haut défini respectivement la valeur de la charge de calibration (QC) et la valeur de la charge de référence (Qréf). 14. Convertisseur analogique-numérique ou calibrateur selon la revendication 13 caractérisé en ce que la charge de calibration (QC) et la charge de référence (Qréf) sont choisies pour que la charge (QC - Qréf) soit supérieure à 2 QMIN' QMIN étant le seuil de sensibilité commun à tous les étages comparateurs. 15. Calibrateur selon l'une quelconque des revendications 11 à 14 caractérisé en ce que, dans le cas d'une lecture en charge, il comporte des moyens permettant de partager la charge en deux parties de manière à obtenir une charge recalibrée. 16. Mémoire multiniveaux caractérisée en ce qu'elle comporte bouclée entre la sortie et l'entrée un calibrateur selon l'une quel- conque des revendications I i à 15.