FR 2566583 A1 19851227 FR 8409875 A 19840622 PROCEDE DE FABRICATION n'AU MOINS jUNl TRANSISTOR A EFFET DE CHAMP, EN nCOUCHE MINCiE, ET TRANSISTOR nOTENU PAR CE PROCEDE La présente invention concerne un procédé de fabrication d'un tran- sistor à effet de champ, coplanaire et auto-aliqn.. Le procédé met en oeuvre trois niveaux de masquage et utilise un semiconducteur en couche mince. Il s'applique au domaine de la microélectronique en grande surface et en particulier À la commande et à l'adressage d'un écran plat à cristal liquide ou d'un capteur d'images. Actuellement, le semiconducteur en couche mince le mieux adapté aux dispositifs en grande surface est le silicium amorphe hydrogénS. Ceci est dû À la faible température de dépôt du semiconducteur qui rend possible l'utilisation de substrats transparents et économiques tels que le verre et également à l'homogénéité de la couche déposée, même sur de grandes surfaces. Cependant, l'utilisation de ce matériau impose quatre contraintes principales qu'il est nécessaire de respecter afin d'obtenir des dispositifs ayant des performances optimales. Première contrainte, les dépôts des couches de semiconducteur et d'isolant de grille doivent être réalisés dans la foulée et dans la même enceinte afin de préserver une bonne qualité de l'interface semiconducteur- isolant. Dans le cas du silicium amorphe hydrogéné (a - Si: H) ceci est généralement respecté car les dispositifs utilisés pour déposer le a - Si: H permettent également le dépôt de l'isolant de grille sans altérer la propreté du premier dépôt. Deuxième contrainte de fabrication, la nécessité de disposer de bons contacts source et drain Impose l'utilisation d'une couche de silicium amorphe hydrogéné qui soit fortement dopée en contact avec les électrodes de source et de drain. Des contacts source et drain de bonne qualité peuvent être obtenus au moyen d'une couche intermédiaire de a - Si: H dopé durant le dépôt par addition d'un gaz supplémentaire contenant un élément dopant ou au moyen de l'implantation ionique. Troisième contrainte de fabrication, en raison de la faible conductivité du silicium amorphe hydrogéné, les distances entre le canal et les contacts source d'une part et drain d'autre part doivent être minimales. Les contacts de source et de drain ainsi que la grille doivent être définis de manière précise (auto-aliqnement des électrodes) afin de réduire les capacités parasites se présentant à travers l'isolant de grille. Les contacts de source et de drain ainsi que la grille doivent être situés du même côté de la couche de semiconducteur afin de supprimer la résistance d'acc.s à travers l'épais- seur de ladite couche. Dans la majorité des transistors en couche mince fabriqués actuellement, la grille et les contacts de source et de drain se recouvrent partiellement et sont placés de part et d'autre de la couche de a - Si.: H. Il est apparu récemment une méthode d'auto-alignement permet- tant la réalisation de transistors en couche mince en configuration dite "staggered" dans la terminologie anglo-saxonne ('etest-è-dire présentant la succession: substrat-grille-isolant-semlconducteur-contacts de drain et de source). Cette méthode a fait l'objet d'un article intitulé "A selfaliqnment processed a - Si TFT matrix circuit for LCD panels" par ASAMA et al dans la revue SID 83 Digest, pages 144 et]45. La découpe des contacts source et drain dans la couche de a - Si: H dopée n est réalisée par une Insolation depuis le substrat ce qui permet à la grille de servir de masque. Cette technique n'est applicable qu'à ce type de structure dans laquelle grille et contacts sont de part et d'autre de la couche de a Si: H qui doit être suffisamment mince pour être transparente. La quatrième contrainte de réalisation est constituée par le nombre de niveaux de masquage. Quatre niveaux de masquaqe sont généralement utilisés pour la fabrication des transistors en couche mince en a - Si: H. Trois niveaux suffisent au procédé auto-aligné. Pour augmenter le rende- ment de fabrication et en diminuer le coût, Il est nécessaire de limiter le nombre des niveaux de masquage au strict minimum. A ce jour, aucun des procédés connus ne permet de satisfaire les quatre contraintes énumérées ci-dessus. Le procédé de fabrication selon l'invention satisfait ces contraintes par des techniques d'autoalignement et d'implantation ionique. Il permet de réduire à trois le nombre des niveaux de masquage. L'invention a donc pour objet un procédé de fabrication d'au moins un transistor à. effet de champ, en couche mince, de-type coplanaire et à auto- alignement des électrodes, caractérisé en ce que le procédé comprend les huit étapes suivantes - première étape: dépôts successifs sur un substrat d'une couche semiconductrice et d'une couche d'isolant de grille, deuxième étape: formation de mésas par un premier jeu de masques de résine et par attaque des couches d'isolant de Grille et semiconductrice jusqu'au niveau du substrat, chacune des mOsas étant destinée è la formation d'un transistor, - troisième étape: dépôt d'une couche d'isolant de passivation et mise à nu de l'isolant.de arille par retrait de la résine, - quatrième étape: dépôt des éleetrodes de grille des transistors par un deuxième jeu de masques de résine et photolithographie, - cinquième étape attaque de la couche disolant de grille non recouverte par les électrodes de grille jusqu'à mise à nu de la couche semiconductrice, - sixième étape: obtention de contacts ohmlques de source et de drain par implantation Ionique, -septième étape: élimination de la résine de protection de grille suivie d'une activation des ions irmplantés à l'étape précéedente, - huitième étape: dépôt des électrodes de source et de drain par un troisième jeu de masques de résine et retrait de la résine. L'invention a aussi pour objet un transistor à effet de champ en couche mince, de type coplanaire et à électrodes auto-alignées réalisé sur un substrat isolant, caractérise en ce qu'il est obtenu par le proc.dé de fabrication exposé ci-dessus. L'invention sera mieux comprise et d'autres avantages apparattront à la lecture de la description qui va suivre et d'après les figures annexées- parmi lesquelles: - la figure 1 illustre la première étape du procédé selon l'invention, - les figures 2 et 3 illustrent la seconde étape du procédé, - les figures 4 et 5 illustrent la troisième étape du procédé, les figures 6 à 9 illustrent la quatrième étape du procédé, - les figures 10 et 11 illustrent la cinquième étape du procédé, - la figure 12 illustre la sixième étape du procédé, - la figure 13 illustre la septième étape du procédé, - les figures 14 à 16 illustrent la huitième étape du procédé. La description va porter, À titre d'exemple, sur un procédeé de fabrication de transistors en couche mince (TFT) réalisés sur a Si: H sur un substrat faisant partie d'un écran de visualisation è cristal liquide. res transistors sont alors destines À l'adressaqe et à la commande intégrée de dispositifs en grande surface. Le procède selon l'invention est également applicable À d'autres semiconducteurs amorphes ou polycristallins déposés en couche mince. Le procédé selon l'invention est un procédé colletif de fabrication. Par souci de simplification, les dessins ne montreront que la fabrication d'un transistor. La figure 1 est illustrative de la première étape du procédé de fabrication selon l'invention. Cette-étape consiste à déposer sur un substrat transparent 1, une couche 2 de silicium amorphe hydrogéné a - SI. H, puis une couche d'isolant 3. Si le substrat est en vrre les rnméthodes de dépôt doivent être réalisées À une température qui n'altère pas ses propriétés, Pour le semiconducteur, une température de dépôt de l'ordre de 200 à 300 C peut être obtenue par une méthode de dépôt; en phase gazeuse par décharge luminescente. L'hydrogénation résulte d'une incorporation pendant le dépôt selon une méthode connue. La couche d'isolant 3 est déposée dans la foulée de la eouche 2 par le même procédé de décomposition plssma de gaz dont la nature dépend de l'espèce isolants que l'on veut obteniro Par exemple, si l'isolant 3 est du nitrure de silicium 51S3 N4 on procédera b la décomposition d'un mélange de silane 51i H et de gaz ammoniac NH3. Des isolants tels que l'oxyde de silicium SiC2 et l'oxynitrure de siliclum SiC)N peuvent également convenir. La température de dépôt de la couche 3 ne doit pas être supérieure à la température de dépôt de la couche de a - Si: H afin que l'hydrogène ne quitte pas cette couche. Typiquement, les épaisseurs des dépôts sont de l'ordre de 0,2 à 0,5 /um pour la couche 2 de a - SI: H et de 0,1 à 0,2 /um pour la couche d'isolant. Les figures 2 et 3 sont illustratives de la seconde étape du procédé. La figure 2 est une vue de face correspondant à la figure} et la figure 3 est une vue de dessus. Cette seconde étape est constituée par le premier niveau de masquage servant b délimiter les mesas sur lesquelles seront élaborés les transistors. La manière de procéder est connue: protection par une couche 4 de résine des parties b conserver (une mésa par futur transistor) et attaque de la partie à éliminer par voie chimique ou sèche (plasma). On obtient ainsi sur le substrat 1 la superposition des trois couches: semiconducteur 2- isolant 3 - résine 4. Les dimensions des mésas dépendront de l'intensité du courant que devra supporter chaque transistor. LJn ordre de qrandeur possible, pour le type d'utilisation proposeé, est d'environ 30 /um sur 100 lum. Les figures 4 et 5 sont illustratives de la troisième étape du procédé qui consiste à déposer un isolant de passivation des flancs de la mésa afin d'éviter les court-circuits entre source ou drain d'une part et grille d'autre part. Comme représenté à la figure 4, une couche 5 d'isolant est déposée par l'une des méthodes de dépôt citées. L'isolant peut être de l'oxyde de silicium Si 02, du nitrure de silicium Si3 N4 ou un autre Isolant. La couche d'isolant de passivation peut avoir 0,5 /urn d'épaisseur. Par la méthode dite de lift- off, les éléments de résine 4 restant de la seconde étape sont éliminés ce qui a pour objet de faire réapparaître l'isolant de grille déposé au cours de la première étape, comme l'indique la figure 5. La quatrième étape consiste A déposer le métal de grille, en qgénéral de l'aluminium, et A procéder A une découpe photolithographique classique de la grille métallique ce qui constitue le second niveau de masquage. Aux figures 6 et 7, qui représentent des vues de face et de dessus, on distingue la couche métallique 6 d'une épaisseur d'environ 0,2 /um déposée par évaporation. nn distingue également un masque 7 de résine déposé sur la couche métallique 6. Ce masque va délimiter l'électrode de grille 61 du transistor. Celle-ci aura par exemple une forme en T dont la largeur L (de l'ordre de 2 à 10 /um) de la partie verticale déterminera la longueur du canal du transistor et dont la barre horizontale servira de prise de contact électrique. Les figures 8 et 9 qui représentent également des vues de face et de dessus, sont illustratives du dispositif obtenu à l'issue de la quatrième étape du procédé o l'électrode de grille 61 est recouverte du masque 7 qui a servi b la délimiter. La cinquième étape consiste à attaquer, par voie chimique ou sèche, l'isolant de grille non situé directement sous l'électrode de grille 61 de façon à mettre à découvert les plages latérales de a -Si: H sur lesquelles seront formés les contacts source et drain. r)ans cette étape, tout ou partie de l'isolant de passivation 5 non protégé par l'ensemble formé par lélectrode de arille 61 et la résine 7 peut être élimin , l'isolement recherché sur les flancs de la mésa ob déborde l'électrode de qrille n'étant pas affect4 par cette attaque. Ou fait de la différence d'épaisseur entre les couches d'isolant 3 et , la seconde étant environ 5 fois plus épaisse que la première, Il est possible de garder une épaisseur déterminée d'isolant de passivation. A l'issue de cette étape, le dispositif obtenu se présente sous la forme représentée à aux figures 10 et 1l qui sont respectivement une vue de face et une vue de dessus. La sixième étape du procédé consiste en l'obtention de contacts ohmiques de source et de drain sur la couchs de semiconducteur d&couverte. On emploie la technique d'implantation ionique à température ambiante. La figure 12 illustre cette étape du procéde. Les ions implantés sont par exemple: le phosphore ou l'arsenic pour disposer de contacts de type n, le bore pour disposer de contacts de type p. L'auto-alignement est obtenu par l'électrode de grille elle-même recouverte de résine. Cette couche de résine constitue une protection supplémentaire pour éviter la pénétration d'im- plants dans l'isolant de grille. Typiquement, les doses d'ions implantés sont de l'ordre de quelques 1016/cm2 pour une énergie variant de 50 h 250 keV selon l'épaisseur de la couche de semiconducteur et dans le cas d'un contact n. Il est intéressant de procéder À une implantation à différents niveaux d'énerqie afin d'optimiser la répartition des ions implantés en fonction des performances demandées aux transistors. La septième étape du procédé consiste à éliminer la résine de protection de l'électrode de grille puis À faire une activation des implants. La résine est éliminée par voie chimique ou sèche. L'activation des Implants est réalisée par un recuit sous un flux de gaz neutre à une température de l'ordre de 200 à 300 C., c'est-à-dire compatible avec la non-exodiffusion de l'hydrogène de la couche de a - Si: H. L'avantage de cette méthode est d'éviter la formation d'une résistance d'accès du canal du transistor. Cette étape est illustrée par la figure 13 qui représente le dispositif obtenu après l'élimination de la résine et activation des implants. Il est aussi possible de réaliser la sixième étape à une température comprise entre 200 et 300 C et ainsi d'activer les impuretés des leur Implantation. Dans ee cas, la septième étape consiste h retirer la résine de la grille. IJne attaque plasma sera nécessaire car la résine aura été recuite. La huitième et dernière étape est constituée par l'élaboration des contacts métalliques source et drain sur le semiconducteur dopé. (eci est obtenu par un troisième niveau de masquage et par la technique dite de lift- off. Les contacts métalliques seront en qénéral en aluminium et déposés par évaporation. On peut encore les réaliser en chrome ou en un alliage de nickel et de chrome. rans un tel procédé de réalisationi la longueur du canal est définie par la grille et la largeur par la mésa si bien que le positionne- ment de la source et du drain n'est pas très critique par rapport à la grille et la rnémsa Le point sensible est d'éviter le court-circuit qui pourrait se produire entre l'électrode de grille et les électrodes de source et de drain. A cette fin, Il est préférable de réserver une marue de sécurité déterminée entre ces contacts, typiquement de l'ordre de 5 10 um.r Cette distance est compatible avec une extension du procédé pour la réalisation de grandes surfaces, par exemple 20 cm sur 20 cm.o Les figures 14- 15 et 16 sont illustratives de cette desnière étspe du procédéo Par des techniques de masquage connues, on dépose des éléments de résine 8 sur chaque futur transistor. Chaque élément de résine 8 recouvre toutes les parties è ne pas métalliser, notamment O IFdsctrode de grille 6.l9 la couche d'isolan[ de grille 3 sous-jacente et les parties de semiconducteur dopé è ne pas métalliser. La couche métallique 9 a une épaisseur sensiblement égale 0,2 /Um. Les figures 15 et 16 présentent une vue de face et une vue de dessus de la structure finale obtenueo L'opération de lift-off de la résine permet de donner au transistor sa structure finale en délimitant les électrodes de source 91 et de drain 92o On peut remarquer que le procédé de fabrication selon l'invention conduit b une structure qui possède un canal dont la longueur est déterminée par la grille et dont la largeur e&t dêterminée par la méSao nans le cadre de la réalisation d'un écran de visualisation à accès matriciel, la couche métallique 9 peut, en plus de la formation des électrodes de source et de drain de chaque transistor, servir également à former des bandes conductrices d'accès'soit aux électrodes sources, soit aux électrodes drain. Cet écran peut être utilisé en transmission puisque le substrat est transparent et que l'isolant de passivation, qui- le recouvre en grande partie, l'est aussi de par ses propriétés optiques et sa faible épaisseur. REVENDICATIONS 1. Procédé de fabrication d'au moins un transistor è effet de champ, en couche mince, de type coplanaire et b auto-aliqnement des électrodes, caractérisé en ce que le procédé comprend les huit étapes suivantes. - première étape: dépôts successifs sur un substrat (1) d'une couche semiconductrice (2) et d'une couche d'isolant de grille (3), - deuxième étape: formation de mésas par un premier jeu de masques de résine (4) et par attaque des couches d'isolant de grille (3) et semicondue- trice (2) jusqu'au niveau du substrat (1), chacune des mésas étant destinée à la formation d'un transistor, - troisième étape: dépôt d'une couche d'isolant de passivation (5) et mise à nu de l'isolant de grille (3) par retrait de la résine (4), - quatrième étape: dépôt des électrodes de grille (6]) des transistors par un deuxième jeu de masques de résine (7) et photolithographie, - cinquième étape o attaque de la couche d'isolant de grille (3) non recouverte par les électrodes de grille (61) jusqu'è mise è nu de la couche semiconductrice (2), - sixième étape: obtsntion de contacts ohmiques de source et de drain par Implantation ionique, - septième étape: élimination de la résine (7) de protection de grille suivie d'une activation des ions implantés à l'étape précédente, huitième étape: dépôt des électrodes de source (91) et de drain (92) par un troisième jeu de masques de résine (8) et retrait de la résine. 2. Procédé de fabrication selon la revendication 1, caractérisé en ce que, au cours de-ladite premiere étape, les couches semiconductrices (2) et d'isolant de grille (3) sont déposées dans le même dispositif de dépôt et par la même méthode. 3. Procédé de fabrication selon la revendication 29 caractérisé en ce que ladite méthode de dépôt est une méthode de dépôt en phase gazeuse par décharge luminescente. 4. Procédé de fabrication selon l'une quelconque des revendications 1 è 3, caractérisé en ce que la couche semiconductrice (2) est une couche de silicium amorphe hydrogéné. 5. Procédé de fabrication selon l'une quelconque des revendications 1 à 4, caractérisé en ce que l'isolant de qrille (3) est de l'oxyde de silicium, du nitrure de silicium ou de l'oxynitrure de silicium. 6. Procédé de fabrication selon l'une quelconque des revendications] à 5, caractérisé en ce que, les contacts ohmiques de source et de drain dtant de type n, les ions implantés sont du phosphore ou de l'arsenic. 7. Procédé de fabrication selon l'uns quelconque des revendications! à , caractérisé en ce que, les contacts ohmiques de source et de drain êtent de type p, les ions implantds sont du bore. 8. Procédé de fabrication selon l'une quelconque des revendications] à 7, caractérisé en ce que l'implantation ionique de la sixième Étape est réalisée ê différents niveaux d'Yneraie afin d'optimiser Ela répartltion des Ions implantés. 9. Procédé de fabrication selon l'une quelconque des revendications 1 À 8, earactérisé en ce que les électrodes de grille (61), de source (91) et de drain (92) sont réalisês en un métal tel que l'aluminium ou le chrome ou en un alliage de nickel et de chromeo 10. Procédé de fabrication selon l'une quelconque dos revendications 1 à 9, caractérisd en ce que les électrodes de qrile (61), de source (91) et de drain (92) sont déposées par évaporation. 11. Procédé de fabrication selon l'une quelconque des revendications 1 à 10, caractérisé en ce que l'activation des Ions Implantés est r0alisde par recuit sous un flux de gaz neutre. 12. Transistor À effet de champs en couche mince, de type coplanaire et à électrodes auto-alignées (61, 91, 92) réalisé sur un substrat isolant (1), caractérisé en ce qu'il est obtenu par le procddd de fabrication selon l'une quelconque des revendications 1 à 11. 13. Transistor À effet de champ selon la revendication 12, caractérisé en ce que le substrat isolant (1) est transparent.