FR 2568701 A1 19860207 FR 8412320 A 19840803 PROCEDE ET DISPOSITIF POUR L'ELABORATION D'UN SIGNAL DE SYNCHRONISATION A PARTIR DES TENSIONS DE PHASE D'UN RESEAU. La présente invention concerne un procédé et un dispositif pour l'élaboration, à partir de tensions alternatives d'un réseau polyphasé, d'un signal d'horloge utilisable pour ordonner, en synchronisme avec lesdites tensions, le séquen- cement d'opérations effectuées par un système notamment numérique. Elle s'applique plus particulièrement, mais non exclusive- ment, à l'élaboration du signal de synchronisation pour la commande numérique, par microprocesseur, d'un variateur électronique de vitesse pour moteur à courant continu utili- sant un montage redresseur à valves commandables, par exem- ple, un pont de puissance à thyristors, du type montage de Graetz, alimenté par un courant polyphasé. On sait que dans un variateur à courant triphasé de ce genre, le montage redresseur se compose habituellement d'un pont constitué par trois paires de thyristors montés de la façon suivante: Les deux thyristors de chacune des paires sont montés en série dans un même sens. Le point de jonction des deux thyristors d'une même paire est relié à une phase correspondante du réseau triphasé. -2- Les deux extrémités libres des thyristors d'une même paire sont respectivement raccordées aux deux bornes d'alimenta- tion du moteur. Ce redresseur doit en outre comprendre un circuit permettant d'effectuer l'allumage successif de couples de thyristors du pont en synchronisme avec les passages à zéro des tensions composées du réseau, mais avec un certain déphasage b. Le réglage de la tension de sortie de ce redresseur est alors obtenu en faisant varier ce déphasage b. Il est clair qu'en vue d'effectuer une commande de la commu- tation des différents couples de thyristors, il convient de déterminer avec précision les instants o les tensions de phase du réseau passent à zéro en les distinguant les unes par rapport aux autres et de déterminer éventuellement, en fonction de la tension demandée, l'angle de déphasage 0 avec lequel, à partir de cet instant, la commutation devra s'effectuer. Il convient de noter à ce sujet que l'idée d'utiliser la tension alternative du réseau en vue d'engendrer un signal de synchronisation pouvant servir à la commande de la commu- tation d'un pont de thyristors n'est pas nouvelle. Il est en effet facilement envisageable de produire un tel signal de synchronisation à partir de la détection des passages à zéro (ou même, à une valeur déterminée) des tensions de phase du réseau. Toutefois, les systèmes utilisés sont volumineux et onéreux, parce qu'ils font nécessairement intervenir un transformateur triphasé à enroulements complexes (enroule- ment direct et enroulement inverse). L'invention propose donc, en vue d'éviter ces inconvénients, un procédé d'élaboration d'un signal de synchronisation, à partir de la tension alternative du réseau qui ne fait intervenir que des composants simples et, en particulier, -3- des transformateurs monophasés pouvant consister en ceux utilisés dans le circuit d'alimentation. Ce procédé fait nécessairement intervenir un système numéri- que, par exemple à microprocesseurqui peut avantageusement consister en celui qui utilise le signal de synchronisation par exemple en vue d'effectuer la commande asservie des thyristors d'un pont redresseur tel que celui précédemment décrit. D'une façon plus précise, le procédé selon l'invention comprend deux phases successives, à savoir: - une phase d'initialisation comprenant: - la mesure et/ou la vérification de la période du réseau par au moins un comptage du temps entre deux passages à zéro, avec un même front, d'une première tension de phase du réseau, - la détermination du sens de rotation des tensions de phase du réseau d'après les signes des autres tensions de phase du réseau, au moment du passage à zéro avec le même front de ladite première tension de phase du réseau, l'élaboration d'un processus incrémental permettant de prévoir en fonction de ladite période et dudit sens les instants de passage à zéro, et le sens des fronts montants et descendants des différentes phases du réseau lors de ces passages à zéro, et - une phase de fonctionnement comprenant: - le multiplexage des tensions de phase du réseau sui- vant le sens de rotation des phases précédemment déterminé, au rythme des instants de passage à zéro précédemment déterminés, -4- - la conformation du signal produit par le multiplexage en un premier signal crénelé, - l'élaboration d'un deuxième signal crénelé par inver- sion des fronts montants dudit premier signal crénelé, et - l'élaboration du signal de synchronisation par détec- tion des fronts descendants dudit deuxième signal crénelé. Il convient de noter que le choix du type de front utilisé pour l'élaboration du signal de synchronisation est lié à la technologie des composants, par exemple du microprocesseur, utilisés. Ainsi, par exemple, d'une façon analogue, l'élaboration du deuxième signal crénelé pourrait tout aussi bien s'effectuer par inversion des fronts descendants du premier signal crénelé. Dans ce cas, le signal de synchronisation pourrait être obtenu par détection des fronts montants de ce deuxième signal crénelé. L'invention a également pour but de réduire, dans le signal de synchronisation obtenu conformément au procédé précédem- ment défini, l'influence des perturbations qui pourraient survenir aussi bien du réseau que du circuit électronique utilisé. A cet effet, elle propose tout d'abord d'utiliser, pour conformer le signal produit par le multiplexage, une bascule à hystérésis qui ne change d'état que lorsque la tension de phase aiguillée par le multiplexeur change de signe. Cette disposition permet notamment d'éviter la prise en compte de toute perturbation n'entrainant pas un changement de signe de la tension de phase considérée du réseau. -5- En outre, elle prévoit, dans le procédé précédemment décrit, l'habilitation préalable des fronts du deuxième signal crénelé qui sont utilisés pour produire le signal de synchronisation, cette habilitation étant effectuée par ouverture d'une porte (ou fenêtre) au voisinage des instants de passage à zéro des tensions de phase du réseau, détermi- nés par le susdit processus incrémental. Des modes d'exécution de l'invention seront décrits ci- après, à titre d'exemples non limitatifs, avec référence aux dessins annexés dans lesquels: La figure 1 est une représentation schématique par- tielle d'un variateur de vitesse pour moteur à courant continu utilisant un microprocesseur. Les figures 2a à 2c sont des diagrammes représentatifs des courbes de tension de phase du réseau alimentant le variateur de vitesse représenté figure 1. Les figures 2d à 2g sont des diagrammes représentant les signaux de sortie des différents étages du dispo- sitif servant à l'élaboration, à partir des tensions du réseau, du signal de synchronisation utilisé par le microprocesseur. Les figures 3a à 3c sont des diagrammes permettant d'illustrer le fonctionnement de la fenêtre de valida- tion utilisée pour la détermination des instants de synchronisation. Le variateur de vitesse représenté sur la figure 1 est ali- menté par le courant alternatif d'un réseau triphasé dont les trois conducteurs de phase RST présentent des tensions de phase el, e2, e3 et sont parcourus par des courants il, i2, i3. -6- Ce variateur de vitesse comprend un pont de puissance à thyristors du type montage de Graetz, constitué par trois paires de thyristors V1 - V4, V3 - V6, V5 - V2. La sortie de ce pont de puissance est connectée à un moteur à courant continu M. Le principe d'un montage de Graetz est bien connu et ne sera, par conséquent, pas décrit en détail. I1 convient cependant de rappeler que ia tension aux bornes du réseau triphasé se décompose en six tensions composées (el - e3), (e2 - e3), (e2 - el), (e3 - el), (e3 - e2) et (el - e2). Toutes ces tensions composées sont décalées les unes par rapport aux autres de 600, de sorte que la période de la tension du réseau se décompose donc en six zones de 600 (période T/6) délimitées par les instants de passage à zéro de ces six tensions composées. A chacune de ces zones correspond une période de conduction d'un couple déterminé de thyristors du pont. La variation de la tension moyenne délivrée par le pont peut alors être réglée en faisant varier l'angle de déphasage 0 par rapport aux points de butée redresseur. La commande d'allumage des thyristors du pont peut donc être réalisée à partir de la détermination des paramètres sui- vants: - les instants de passage à zéro des tensions composées du réseau, - le sens de rotation des tensions de phase el, e2, e3 du réseau RST qui permet de définir l'ordre séquentiel des périodes de conduction des thyristors, et - l'angle de déphasage 0. Dans ce type d'application, l'invention a plus particuliè- rement pour but l'élaboration d'un signal de synchronisation qui permette, avec un coût minimum, d'assurer l'ordonnance- -7- ment de la commande des thyristors du pont par un processus numérique. Comme précédemment mentionné, la première étape du procédé permettant d'élaborer ce signal de synchronisation est une étape d'initialisation au cours de laquelle on mesure et/ou on vérifie la valeur de la période T du réseau. Cette mesure de la période T peut être avantageusement réalisée par un microprocesseur 1, par l'intermédiaire d'un circuit 2 détectant les passages à zéro par front montant de l'une des tensions de phase el, e2, e3 du réseau RST. Dans ce cas, lors d'un passage à zéro par front montant de la tension de phase considérée, le microprocesseur 1 entame un comptage de temps qui se termine par le passage à zéro suivant, par front montant de la tension de phase. Le niveau de ce compteur qui correspond à la période T du secteur peut être ensuite mis en mémoire et être éventuellement comparé à la période théorique du réseau. Dans le cas d'une non concordance importante, une signalisation peut être déclen- chée. Bien entendu, cette phase de détermination de la période du réseau peut être répétée plusieurs fois pour vérification. L'étape d'initialisation suivante consiste en la détermina- tion du sens de rotation des tensions de phase du réseau, c'est-à-dire l'ordre dans lequel ces tensions de phase se succèdent. Cette détermination peut être effectuée au moyen du circuit 2 en détectant, à la fin de la mesure de période précédente, lorsque la tension de phase dont on mesure la période repas- se à zéro par front montant, le signe à cet instant des autres tensions de phase. A partir de ces informations de signe, une simple table de vérité permet de déterminer -le sens de rotation des phases el, e2, e3, ce qui permet au microprocesseur 1, à l'aide d'un processus incrémental simple, d'évaluer, compte tenu de la période T précédemment -8- déterminée et dudit sens de rotation, les instants de passa- ge à zéro théoriques et le sens, montant ou descendant de ces passages à zéro, des différentes tensions composées du secteur. Une fois cette étape d'initialisation accomplie, on peut passer à l'étape de fonctionnement du procédé. L'élaboration du signal de synchronisation au cours de cette phase implique l'utilisation d'un circuit du type de celui contenu dans le bloc en trait interrompu 3 de la figure 1. Ce circuit fait tout d'abord intervenir un multiplexeur 4 comprenant au moins trois entrées parallèles 5, 6, 7 respec- tivement reliées au trois conducteurs de phase R,S,T du réseau. La commande de ce multiplexeur 4 est assurée par le microprocesseur qui délivre deux bits de commande sur deux entrées de commande respectives 8, 9 qui déterminent, en fonction de la période de passage à zéro, des tensions composées du secteur et du sens de rotation de ces tensions, laquelle des tensions de phase el, e2, e3 du secteur doit être appliquée à la sortie (série) 10 du multiplexeur 4. A titre illustratif, les figures 2a à 2c représentent les trois sinusoides de tensions respectives des trois phases du réseau RST. Ces trois phases du réseau sont déphasées les unes par rapport aux autres de 60 C. Sur la figure 2a, on a également superposé les sinusoïdes de tension e2 et e3 (respectivement des phases S et T) à la sinusoide de tension el de la phase R du réseau, de manière à faire apparaître les instants de passage à zéro (t1 à t6) de ces courbes et les zones de période T/6 entre ces instants. Il convient de noter que sur les figures 2a à 2c, on n'a pas représenté les six tensions composées du réseau. En réalité, seules de ces six tensions, trois sont significatives, les trois autres se déduisant par symétrie par rapport à l'axe du temps. -9- La figure 2d représente la forme du signal obtenu à la sortie du multiplexeur 4 qui consiste sur une période T: - entre l'instant 0 et l'instant tl, en la portion de sinu- solde (T/6) correspondante de la tension e3; - entre l'instant t1 et l'instant t2, en la portion de sinusolde (T/6) correspondante de la tension e2; - entre l'instant t2 et l'instant t3, en la portion de sinusoide (T/6) correspondante de la tension el; - entre l'instant t3 et l'instant t4, en la portion de sinusoide (T/6) correspondante de la tension (e3); - entre l'instant t4 et l'instant t5, en la portion de sinusoide (T/6) correspondante de la tension (e2), et - entre l'instant t5 et l'instant t6, en la portion de sinusoide (T/6) correspondante de la tension (el). Le signal produit par le multiplexeur 4 est ensuite transmis à un comparateur à hystérésis 12 conçu pour basculer seule- ment lorsque la phase aiguillée par le multiplexeur 4 change de signe et dépasse un seuil déterminé. Ce comparateur 12 agit à la façon d'un conformateur permettant de transformer le signal fourni par le multiplexeur 4 en un signal en créneaux (figure 2e) comprenant une succession de créneaux positifs (état 1) et de créneaux négatifs (état 0). Du fait qu'il ne bascule que pour des changements de signe des tensions de phase du réseau et, au-delà dudit seuil, ce comparateur 12 permet une première élimination des perturba- tions du réseau, telles que, par exemple, des trous de commutation. Le signal en créneaux fourni par le comparateur 12 est ensuite transmis à l'une des deux entrées 13 d'un circuit - 10 - logique 14 de type "OU EXCLUSIF", dont l'autre entrée 15 reçoit un signal logique (figure 2f) élaboré par le micro- processeur 1 en fonction des temps de passage à zéro des tensions de phase du secteur et de leur sens de rotation. Ce signal consiste en une succession de créneaux positifs correspondant en période et en durée aux créneaux négatifs du signal délivré par le comparateur 12, mais légèrement déphasés par rapport à ceux-ci. Le fonctionnement de ce circuit logique est alors le sui- vant: Dans le temps précédent l'instant tl, l'entrée 13 du circuit 14 qui reçoit un signal négatif (demi alternance négative du signal de la figure 2e) est à l'état 0, tandis que le signal appliqué par le microprocesseur sur l'entrée 15 est à l'état 0. La sortie 16 du circuit 14 va donc se trouver à l'état 0, et à l'instant t1 va basculer à l'état 1, en créant un front montant, par suite du passage de l'entrée 13 à l'état 1. La sortie du circuit se maintient à 1 jusqu'à ce que le signal appliqué par le microprocesseur passe à l'état 1. On obtient donc à la sortie du circuit une période d'interruption At. La sortie 16 du circuit 14 est alors à l'état 0 jusqu'à l'instant t2 o le signal fourni par le comparateur 12 retourne à l'état 0, ce qui a pour effet de faire à nouveau basculer à 1 par un front montant la sortie 16 du circuit 14. La sortie 16 du circuit 14 repassera ensuite à l'état 0, après une nouvelle interruption At, dès le retour à l'état 0 du signal produit par le microprocesseur. Ce cycle de fonctionnement se poursuit, de sorte que l'on obtient, à la sortie du comparateur, un signal crénelé dont les fronts descendants sont en synchronisme des passages à zéro des tensions composées du secteur. - 1l - Ce signal est ensuite transmis à l'une des deux entrées d'un circuit logique de type NON ET 17 destiné à assurer la vali- dation des fronts descendants du signal fourni par le circuit logique 14. La deuxième entrée de ce circuit NON ET reçoit du microprocesseur un signal de verrouillage. Les figures 3a à 3c permettent d'illustrer le fonctionnement de ce circuit. On notera tout d'abord que la figure 3a correspond à la figure 2g précédemment décrite, mais dans laquelle, pour faciliter la compréhension, on a élargi les créneaux. La figure 3b représente le signal appliqué par le micropro- cesseur sur l'entrée du circuit NON ET. Ce signal comprend une succession de créneaux de période T/6 et s'étendant de part et d'autre des instants tl, t2..., c'est-à-dire des instants o les tensions composées du réseau passent par 0. Ce signal peut être donc facilement élaboré à partir des paramètres déterminés lors de la phase d'initialisation. On constate que ce signal permet d'effectuer un masquage du signal transmis par le circuit pendant des durées T/6 - ú, de sorte que pendant ce masquage, les perturbations qui pourraient intervenir en amont du circuit 17 se trouvent ainsi inhibées. Par contre, à l'approche des temps t1, t2..., ce signal passe à l'état logique 1 et autorise donc un changement d'état du circuit logique NON ET. Lorsqu'in- tervient aux instants tl, t2 ensuite le front montant des créneaux du signal produit par le circuit logique 14, le circuit logique NON ET 17 repasse à l'état logique 0 en créant ainsi un front descendant exploitable par le micro- processeur 1 pour assurer sa synchronisation. Bien entendu, ce résultat pourrait être obtenu par un cir- cuit logique inverse, en inversant les états du signal produit par le comparateur et des signaux fournis par le microprocesseur. - 12 - Le signal d1élivré par le circuit NON ET 17 peut être utilisé dans de nombreuses applications. Ainsi, par exemple, dans le cas du variateur de vitesse précédemment décrit, il peut à la fois servir à assurer la synchronisation et. l'ordonnancement des thyristors V1 à V6 du pont et à la détermination, par intégration synchrone, de la valeur moyenne du courant délivré à la sortie du pont. - 13 - Revendications de brevet 1. Procédé pour l'élaboration, à partir du courant alternatif d'un réseau polyphasé, d'un signal de synchroni- sation utilisable pour ordonner en synchronisme avec ledit courant, le séquencement d'opérations effectuées par un système numérique, caractérisé en ce qu'il comprend: A - une phase d'initialisation comportant: - la mesure et/ou la vérification de la période T du réseau, par au moins un comptage du temps entre deux passages à zéro d'une première tension de phase (el, e2 ou e3) du réseau (RST), - la détermination du sens de rotation des tensions de phase (el, e2, e3) du réseau (RST) d'après les signes des autres tensions de phase du réseau, au moment d'un passage à zéro déterminé de la première tension de phase du réseau, - l'élaboration d'un processus incrémental permettant d'évaluer, en fonction de ladite période (T) et dudit sens de rotation, les instants de passage à zéro et le sens des fronts montants et descendants des différen- tes tensions de phase du réseau (RST), lors de ces passages à zéro, et B une phase de fonctionnement comportant: - le multiplexage (4) des tensions de phase du réseau suivant le sens de rotation des phases précédemment déterminées, au rythme des instants de passage à zéro précédemment déterminés, de manière à obtenir une tension formée par des portions successives des ten- sions de phase du réseau (RST), l'aiguillage d'un arc - 14 - de sinusoide d'une tension de phase étant consécutif au passage à zéro de l'arc de sinusoide de la tension de phase précédente, - la conformation du signal produit par le multiplexage en un premier signal crénelé, - l'élaboration d'un deuxième signal crénelé par inver- sion des fronts montants dudit premier signal crénelé, - l'élaboration du signal de synchronisation par détec- tion des fronts descendants dudit deuxième signal crénelé. 2. Procédé selon la revendication 1, caractérisé en ce que l'élaboration du deuxième signal crénelé est effectuée par inversion des fronts descendants du premier signal crénelé, et en ce que le signal de synchronisation est obtenu par détection des fronts montants dudit deuxième signal crénelé. 3. Procédé selon l'une des revendications 1 et 2, caractérisé en ce que la susdite conformation du signal produit par le multiplexage est obtenue au moyen d'une bascule à hystérésis qui ne change d'état que lorsque la tension de phase aiguillée par le multiplexeur change de signe. 4. Procédé selon l'une des revendications précéden- tes, caractérisé en ce qu'il comprend en outre une phase d'habi- litation des fronts du deuxième signal crénelé qui sont utilisés pour produire le susdit signal de synchronisation, cette phase d'habilitation étant effectuée par ouverture d'une porte au voisinage des instants de passage à zéro des tensions de phase du réseau, déterminés par le susdit processus incrémental. - 15 - 5. Dispositif pour la mise en oeuvre du procédé selon l'une des revendications 1 et 2, caractérisé en ce qu'il comprend: - un processeur (1) comprenant des moyens de comptage permettant de mesurer et de mettre en mémoire le temps entre deux passages à zéro d'une tension de phase (el, e2 ou e3) du réseau (RST), des moyens pour déterminer, à l'aide d'une table de vérité, le sens de rotation des tensions de phase (el, e2, e3) du réseau (RST) à l'ins- tant du passage à zéro de l'une des tensions de phase, d'après le signe des autres tensions de phase du réseau, des moyens permettant par un processus incrémental, d'évaluer en fonction de ladite période et dudit sens de rotation, les instants de passage à zéro, et le sens des fronts montants et descendants des différentes tensions de phase du réseau, lors de ces passages à zéro, - un circuit relié aux conducteurs de phase du réseau (RST) et permettant de fournir au microprocesseur un signal numérique représentatif du passage à zéro de l'une des tensions de phase ainsi qu'un signal numérique représen- tatif du signe de ces tensions de phase, - un multiplexeur (4) comprenant au moins trois entrées parallèles (5, 6, 7) respectivement reliées aux trois conducteurs de phase du réseau (RST), au moins deux bornes de commande (8, 9) recevant un signal numérique élaboré par le processeur (1) en fonction des instants de passage à zéro et du sens de rotation des tensions de phase déterminé par ledit processeur (1), et une sortie (10) délivrant une tension formée par des portions successives des tensions de phase composées du réseau (RST), l'aiguillage d'un arc de sinusoide d'une tension de phase étant consécutif au passage à zéro de l'arc.de sinusoïde de la tension de phase précédente, - 16 - - une bascule (12) reliée à la sortie (10) du multiplexeur (4), cette bascule (12) ne passant de l'état 1 à l'état 0 que lorsque la tension de phase aiguillée par le multi- plexeur (4) change de signe, - un circuit logique de type "OU EXCLUSIF" (14) connecté par l'une de ses entrées (13) à la sortie de la bascule (12) et par son autre entrée (15) à une sortie du proces- seur (1) délivrant une succession de créneaux positifs correspondant, en période et en durée, aux créneaux négatifs du signal délivré par le comparateur (12) mais légèrement déphasés par rapport à ceux-ci, et - un circuit logique de type "NON ET" (17) dont une entrée (18) est connectée à la sortie (16) du circuit logique de type "OU EXCLUSIF" (14) et dont l'autre entrée (19) reçoit un signal élaboré par le processeur (1) et formé d'une succession de créneaux constituant des fenêtres de validation et émis au voisinage des instants (tl, t2,... tn) de passage à zéro des tensions de phase du réseau (RST).