FR 2566146 A1 19851220 FR 8418540 A 19841205 i 2566146 La présente invention concerne des circuits ré- gulateurs de tension du genre communément appelé réfé- rences de tension de bande interdite, et elle porte plus particulièrement sur des circuits de référence de tension de bande interdite qui ont un gain en boucle ouverte éle- vé et une faible sensibilité aux variations du courant de charge, et qu'on peut régler pour obtenir des amplitudes accrues. Les circuits de référence de tension de bande o10 interdite connus ontdivers défauts. La plupart d'entre eux sont très complexes, lorsqu'ils sont réalisés en circuits intégrés, et ils occupent une aire élevée d'une puce de semiconducteur. Certains des circuits de référence de ten- sion de bande interdite antérieurs n'ont pas un gain en tension approprié et sont excessivement sensibles à des variations du "courant de charge" que le circuit de réfé- rence de tension de bande interdite doit fournir à un cir- cuit de charge. Certains des circuits de référence de ten- sion de bande interdite antérieurs ne sont capables que de générer une seule tension de référence particulière,et on ne peut pas les régler pour produire une tension de référence accrue, indépendante de la température. L'art antérieur le plus proche connu des deman- deurs est un circuit de référence de tension de bande in- terdite développé par le co-inventeur Henry, qui utilise la même "cellule de gain" ou "cellule de bande interdite" que la présente invention, et qui établit une réaction po- sitive de la sortie du circuit vers la cellule de gain.La réaction positive fait intervenir un transistor de sortie NPN à charge d'émetteur, et un transistor NPN dont l'émet- teur est connecté à la base du transistor de sortie à char- ge d'émetteur, dont le collecteur est connecté à un circuit miroir de courant qui fournit le courant de polarisation de la cellule de gain, et dont la base est connectée aux émet- teurs des transistors PNP qui constituent les dispositifs 2 2566146 de charge et aux &etteurs des transistors NEN qui oonstituent une pai- re d'entrée différentielle de la cellule de bande inter- dite. Le transistor de sortie à charge d'émetteur fait apparaître aux bornes d'une première résistance la ten- sion de décalage d'entrée de la paire de transistors NPN correspondant à l'entrée différentielle de la cellule de bande interdite. Une seconde résistance est connectée en série avec la première résistance, et on règle le rapport entre les première et seconde résistances de façon que le coefficient de température positif de la tension dévelop- pée aux bornes de la première résistance compense le coef- ficient de température négatif d'une diode connectée en série avec ces résistances. L'impédance vue au niveau de l'émetteur du transistor de sortie NPN de ce circuit de tension de référence de bande interdite est faible, et elle est fondamentalement égale à la somme des première et seconde résistances. Le courant de polarisation de la cel- lule de bande interdite est établi par un courant qui dé- pend de la température. Ceci conduit à des variations en fonction de la température dans la tension de décalage d'entrée de la cellule de gain, et donc dans la tension de référence que produit ce circuit de référence de tension de bande interdite. L'impédance d'entrée faible empêche d'accroître effectivement la tension de bande interdite pro- duite par ce circuit. En résumé, il demeure un besoin portant sur un circuit de tension de référence de bande interdite perfec- tionné, qui ne soit pas excessivement complexe, qu'on puisse réaliser aisément avec des techniques classiques de fabrica- tion de circuits intégrés, qui ait une impédance de sortie élevée, un gain élevé et une tension de sortie indépendante de la température qui soit accrue par rapport à la tension de bande interdite produite à partir de la tension de déca- lage d'entrée de la paire différentielle de la cellule de bande interdite, et qui soit beaucoup plus indépendant des 2566 1 46 variations du courant de charge que des circuits de réfé- rence de tension de bande interdite antérieurs. Un but de l'invention est donc de procurer un circuit de référence de tension de bande interdite perfec- tionné qui ait un gain plus élevé que des circuits de ré- férence de tension de bande interdite de l'art antérieur. Un autre but de l'invention est de procurer un circuit de référence de tension de bande interdite perfec- tionné qui élimine les erreurs dues à des variations du courant de charge. Un autre but de l'invention est de procurer un circuit de référence de tension de bande interdite qui pro- duise une tension de référence ayant un coefficient de tem- pérature très faible, qu'on puisse régler à une valeur quel- conque dans une plage continue de tensionis de sortie accrues. Un autre but de l'invention est de procurer un circuit de référence de tension de bande interdite perfec- tionné qui soit plus indépendant des variations de l'alimen- tation que des circuits de référence de tension de bande interdite antérieurs. Un autre but de l'invention est de procurer un circuit de référence de tension de bande interdite perfec- tionné ayant les avantages précédents, sans augmenter con- sidérablement sa complexité par rapport à des circuits de référence de tension de bande interdite antérieurs. Un autre but de l'invention est de procurer un circuit de référence de tension de bande interdite perfec- tionné qui puisse produire des niveaux de tension de réfé- rence accrus, indépendants de la température, dans une plage étendue, entre les tensions des conducteurs d'alimentation au potentiel haut et au potentiel bas qui alimentent le cir- cuit. Brièvement, et selon l'un de ses modes de réali- sation, l'invention procure un circuit de référence de ten- sion de bande interdite perfectionné, comprenant une cellule de bande interdite ayant une paire de bornes d'entrée différentielle entre lesquelles est appliquée une tension de décalage d'entrée différentielle; une erreur incrémen- tielle dans une tension de décalage d'entrée différentiel- le est amplifiée par le gain de la cellule de bande inter- dite. Le signal de sortie résultant de la cellule de ban- de interdite est appliqué à un circuit à charge d'émetteur pour produire une correction de la tension de décalage d'entrée différentielle appliquée, en faisant circuler un courant de réaction dans des première et seconde résis- tances qui sont extérieures à la cellule de bande interdi- te, le rapport de ces résistances étant réglé de façon à produire un coefficient de température prédéterminé pour une tension de bande interdite qui est produite par la cellule de bande interdite. La sortie de:la cellule de bande interdite est connectée à un circuit à contre-réac- tion de type "bootstrap", ce qui donne une impédance de sortie extrêmement élevée à la cellule de bande interdite, assurant ainsi un gain très élevé pour la cellule de bande interdite. Un signal de sortie incrémentiel produit par la cellule de bande interdite est appliqué à l'entrée d'un circuit séparateur ou à gain égal à l'unité, pour faire circuler le courant de réaction dans les première et seconde résistances, et également pour faire circuler un autre courant de réaction dans une troisième résistance aux bornes de laquelle apparaît la tension de bande inter- dite, et dans une quatrième résistance au moyen de laquelle la tension de bande interdite est accrue jusqu'à une valeur supérieure déterminée par le rapport entre les troisième et quatrième résistances. Dans le mode de réalisation de l'invention qui est décrit, la cellule de bande interdite comprend des premier et second transistors NPN et des pre- mier et second transistors PNP. Les émetteurs des premier et second transistors NPN sont connectés ensemble, et les émetteurs des premier et second transistors PNP, qui fonc- 256.6146 tionnent en dispositifs de charge pour les premier et second transistors NPN, respectivement, sont également connectés ensemble. Les bases des premier et second tran- sistors PNP sont connectées ensemble et elles sont égale- ment connectées au collecteur du second transistor PNP. Un circuit miroir de courant de type NPN comprend deux transistors NPN fonctionnant en sourcede courant. Le collec- teur du premier transistor NPN fonctionnant en source de courant est connecté aux émetteurs communs des premier et second transistors NPN de la cellule de bande interdite. Le collecteur du second transistor NPN fonctionnant en source de courant est connecté au collecteur d'un troi- sième transistor PNP dont l'émetteur est connecté aux émetteurs des premier et second transistors PNP, et dont la base est connectée au collecteur du premier transis- tor NPN de la cellule de bande interdite. Une première ré- sistance est connectée entre les bases des premier et second transistors NPN de la cellule de bande interdite et elle est également connectée en série avec une seconde ré- sistance et avec un transistor NPN connecté en diode qui commande le circuit miroir de courant de type NPN. Les émetteurs des premier, second et troisième transistors PNP sont connectés à la base d'un quatrième transistor PNP, dont le collecteur est connecté à la masse et dont l'émet- teur est connecté à la base d'un troisième transistor NPN. Le troisième transistor NPN est connecté en transistor à charge d'émetteur, avec des troisième et quatrième résis- tances série connectées entre la masse et l'émetteur du troisième transistor NPN. Le point de jonction entre les troisième et quatrième résistances est connecté à la base d'un quatrième transistor NPN. Le quatrième transistor PNP et les troisième et quatrième transistors NPN sont incorpo- rés dans un circuit de réaction qui fait apparaître aux bor- nes de la première résistance une tension égale au décalage différentiel des premier et second transistors NPN de la celluie de bande interdite, lorsque le circuit de référen- ce de tension de bande interdite fonctionne. La cellule de bande interdite ainsi que l'émetteur du troisième tran- sistor PNP reçoivent du courant par l'intermédiaire d'un transistor PNP connecté en diode qui fait fonction de dis- positif de commande pour un circuit miroir de courant de type PNP, dont un premier transistor PNP fonctionnant en source de courant est connecté à l'émetteur du quatrième transistor PNP, à la base du troisième transistor NPN et au collecteur du quatrième transistor NPN. Un second tran- sistor PNP fonctionnant en source de courant dans le cir- cuit miroir de courant de type PNP alimente un cinquième transistor NPN, dont l'émetteur est connecté au second transistor NPN du premier circuit miroir de courant de type NPN. Le collecteur du cinquième transistor NPN com- mande la base d'un transistor PNP connecté en série avec le transistor PNP connecté en diode, pour commander la cir- culation du courant qui alimente la cellule de bande inter- dite et le troisième tlransistor PNP. En fonctionnement, le rapport entre les première et seconde résistances détermi- ne le coefficient de température d'une tension de bande interdite qui est produite sur la base du quatrième tran- sistor NPN, et le rapport entre les troisième et quatrième résistances accroit la tension de bande interdite jusqu'à un niveau prédéterminé. Les variations du courant de charge sont divisées par le bêta du troisième transistor NPN, et elles sont également divisées par le bêta du quatrième transistor PNP, et sont en fait absorbées par le troisième transistor PNP, ce qui fait qu'elles n'ont pratiquement au- cun effet sur la tension de décalage différentielle de la paire d'entrée différentielle constituant les premier et second transistors NPN de la cellule de bande interdite. L'impédance en collecteur ouvert du quatrième transistor NPN assure un gain de boucle ouverte très élevé, qui assure à son tour une tension de sortie indépendante de la température, 2566 1 46 ayant la valeur accrue désirée, qui est produite sur l'émetteur du troisième transistor NPN. L'invention sera mieux comprise à la lecture de la description qui va suivre de modes de réalisation et en se référant aux dessins annexés sur lesquels: la figure I est un schéma de circuit détaillé d'un mode de réalisation de l'invention; la figure 2 est un schéma représentant un autre circuit de démarrage qu'on peut utiliser en relation avec le circuit de la figure 1; et la figure 3 est un schéma d'un circuit de sor- tie modifié qu'on peut utiliser en relation avec le cir- cuit de référence de tension de bande interdite de la fi- gure 1. En considérant maintenant la figure 1, on voit un circuit de référence de tension de bande interdite 50 qui comprend un transistor PNP latéral 1 dont l'émetteur est connectA par une résistance 19 à un conducteur de ten- sion d'alimentation positive 18. La base du transistor PNP 1 est connectée à un conducteur 20, et son collecteur est connecté à un conducteur 21. L'émetteur d'un second transis- tor PNP latéral 2 est connecté par une résistance 22 à un conducteur de tension d'alimentation positive 18, et sa base est connectée par une résistance 23 au conducteur 20. Le collecteur du transistor PNP 2 est connecté à sa base. L'émetteur d'un troisième transistor PNP latéral 3 est con- necté par une résistance 24 au conducteur d'alimentation po- sitif 18. La base du transistor 3 est connectée au conduc- teur 20 et son collecteur est connecté à un conducteur 26. Le collecteur et la base du transistor 2 sont connectés à l'émetteur d'un transistor PNP latéral 4 dont la base est connectée au conducteur 21. Le collecteur du tran- sistor PNP 4 est connecté au conducteur 27. Le collecteur du transistor NPN 5 est connecté au conducteur 21 et sa base est connectée au conducteur 27. L'émetteur du transistor 5 est connecté à un conducteur 28. L'émetteur du transistor PNP 6 est connecté au conducteur 27, et son collecteur est connecté au conducteur 28. La base du transistor PNP 6 est connectée au conducteur 29. Le transistor 7 est un transistor PNP latéral dont l'émetteur est connecté au conducteur 27 et dont le collecteur est connecté au conducteur 29. Un condensateur de 10 picofarads est connecté entre le conducteur 29 et le conducteur de masse 31. La base du transistor 7 est connectée à la base d'un autre transistor PNP latéral 8 dont l'émetteur est connecté au conducteur 27. Le collec- teur du transistor PNP 8 est connecté à sa base et il est également connecté au conducteur 32. La base du transistor PNP 9 est connectée au conducteur 27 et son émetteur est connecté au conducteur 26. Le collecteur du transistor PNP 9 est connecté au con- ducteur de masse 31. La base du transistor NPN 10 est con- nectée au conducteur 26, son collecteur est connecté au con- ducteur de tension d'alimentation positive 18 et son émet- teur est connecté au conducteur de sortie 33. Le conduc- teur 33 est également connecté à une borne d'une résistance 34 dont l'autre borne est connectée au conducteur 35. Le conducteur 35 est connecté à la base du transistor NPN 12 et il est également connecté par la résistance 36 au conducteur de masse 31. Une tension de bande interdite VBG pratiquement indépendante de la température apparaît sur le conducteur 35,et une tension de sortie Vs aroue,pra- tiquement indépendante de la température, apparaît sur le conducteur 33. L'électrode de grille d'un transistor à effet de champ à jonction et à canal N, 11, est connectée au conduc- teur de masse 31. Sa borne de source est connectée au con- ducteur 28 et son électrode de drain est connectée au con- ducteur 21. Le collecteur du transistor NPN 12 est connecté au conducteur 26 et son émetteur est connecté au conduc- teur 37. Le conducteur 37 est connecté par une résistance 38 à la base du transistor NPN 13. Le collecteur du transistor NPN 13 est connecté au conducteur 29., et son émetteur est connecté au conduc- teur 39. Le collecteur du transistor NPN 14 est connecté au conducteur 32, son émetteur est connecté au conducteur 39 et sa base est connectée au conducteur 40. Les transis- tors NPN 13 et 14 constituent une paire d'en- trée différentielle d'une cellule de bande inter- dite 52 qui est encadrée par une ligne en pointil- lés 52. Une résistance 41 est connectée entre les conducteurs 37 et 40. Une résistance 42 est connectée entre le conducteur 40 et un conducteur 43 qui'est connecté à la fois à la base et au collecteur du transistor NPN 17. L'émet- teur du transistor NPN 17 est connecté au conducteur de mas- se 31. Le collecteur du transistor NPN 16 est connecté au conducteur 39, et sa base est connectée au conducteur 43. L'émetteur du transistor NPN 16 est connecté au conducteur de masse 31. Le collecteur du transistor NPN 15 est connec- té au conducteur 28, sa base est connectée au conducteur 43 et son émetteur est connecté au conducteur de masse 31. Le tableau 1 donne des exemples des valeurs de résistances dans le circuit de tension de bande interdite de la figure 1. Le condensateur 30 a une capacité de picofarads. L'émetteur du transistor 14 est dimensionné de fagon à avoir une aire dix lois supérieure à celle de l'émetteur du transistor 13, dans ce mode de réalisation de l'invention, bien que ce rapport puisse avoir des va- leurs pratiques allant approximativement de 4 à 20. L'émet- teur du transistor 17 a une aire double de celle de l'émet- teur du transistor 16, et l'émetteur du transistor 15 a une aire trois lois supérieure à l'aire d'émetteur du transis- tor 16. L'aire d'émetteur du transistor 3 est égale au double de l'aire d'émetteur bs transistors 1 et 2, bien que ce rapport n'ait rien de critique. Les aires d'émet- teur des transistor 12 et 17 sont égales au double de l'aire d'émetteur du transistor 16, bien que l'aire d'émetteur du transistor 12 ne soit en rien critique.La raison qui conduit à choisir les rapports d'aires d'émet- teurs indiqués ci-dessus apparaîtra au cours de la des- cription du fonctionnement du circuit de référence de tension de bande interdite 50. TABLEAU 1 RESISTANCE OHMS 19 3 000 22 3 000 23 200 24 1 500 34 25 167 36 24 784 38 1 183 41 1 183 42 23 655 En fonctionnement, le transistor à effet de champ à jonction et à canal N 11, dont l'électrode de grille est connectée au conducteur de masse 31, est pola- risé à l'état conducteur de façon qu'au moment de la mise sous tension du conducteur d'alimentation +V, 18, le drain du transistor à effet de champ à jonction 11, qui est con- necté au conducteur 21, soit couplé de façon résistive à +V, ce qui a pour effet de polariser en direct la jonction émetteur-base du transistor PNP 4, lorsque sa tension d'émetteur s'élève sous l'effet du courant qui circule dans la résistance 22 et le transistor PNP 2, connecté en diode. Au moment o le conducteur d'alimentation 18 atteint un po- tentiel approximativement égal à 2 chutes de tension de dio- de au-dessus du potentiel de la masse, le courant dans le transistor PNP 2 est reproduit, par le circuit miroir. Cette valeur initiale de Il est reproduite par le transis- tor PNP 1 fonctionnant en source de courant, pour donner une valeur initiale de courant I2, et la valeur initiale de Il est également reproduite par le transistor PNP 3, pour produire une valeur initiale de I3. Le courant de collecteur du transistor 4, c'est-à-dire Il, commence éga- lement à faire monter le potentiel du conducteur 27. Le courant I3 commence à faire monter le poten- tiel du conducteur 26, ce qui fait passer à l'état conduc- teur le transistor NPN à charge d'émetteur 10. Le courant I5 qui circule dans l'émetteur du transistor NPN 10 circu- le vers le conducteur de masse en passant par les résis- tances 34 et 35, ce qui polarise à l'état conducteur le transistor NPN 12. Ceci fait circuler un courant I9 dans les résistances R1 et R2 et le transistor NPN 17 connecté en diode. * On notera que le transistor NPN 16 est l'un des deux transistors fonctionnant en source de courant qui appartiennent à un circuit miroir de courant comprenant les transistors NPN 15, 16 et 17, ce qui fait que le cou- rant I9 est reproduit par effet de miroir pour donner les courants I4 et I10. D'autre part, le courant I2 élève le potentiel du conducteur 21 et une partie du courant I2 circule vers le drain du transistor à effet de champ à jonction 11, ce qui produit le courant Ill. La moitié environ de I1 fournit le courant I4 que produit le transistor NPN source de cou- rant 16, en circulant dans la cellule de bande interdite 52. Des courants égaux circulent dans la cellule de bande interdite 52,dans le chemin comprenant les transistors PNP 7 et 13 et dans le chemin comprenant les transistors 8 et 14. Finalement, lorsque les divers courants approchent de leurs valeurs d'équilibre, le potentiel du conducteur 26 est suf- fisamment élevé par 13 pour polariser en direct le transis- tor PNP 9. Le Tableau 2 ci-dessous donne les valeurs d'équilibre descourants ci-dessus pour les valeurs de composants indiquées dans le Tableau 1. TABLEAU 2 Courant Microampères Il 50 I2 50 I3 100 I4 25 I5 100 16 20 I7 25 I8 50 I9 50 o10 75 Il1 30 La valeur du courant I9 (c'est-à-dire 50 micro- ampères) est déterminée par la tension de décalage entre les électrodes de base des transistors NPN 13 et 14 de la cellule de bande interdite, qui apparaît du fait qu'on impose la circulation de courants égaux dans l'émetteur du transistor NPN 13 et dans l'émetteur du transistor NPN 14, ce dernier ayant une aire d'émetteur dix fois supérieu- re à celle du transistor 13. Comme l'indique le Tableau 2 ci-dessus, la cel- lule de bande interdite 52 n'est traversée que par 25 mi- croampères du courant I1 de 50 microampères. Les 25 micro- ampères restants traversent le transistor PNP 6 sous la forme du courant I7. Le transistor NPN 5 fixe la tension collecteur-base du transistor PNP 6 à une valeur proche de zéro volt, ce qui fait qu'elle correspond à la tension collecteur-base des transistors PNP 7 et 8, indépendamment de VS. Cette action de fixation de niveau fait effective- ment en sorte que la tension sur le collecteur du transistor PNP 6 "suive" la tension d'émetteur du transistor PNP 6, ce qui par une action de "double bootstrap" transfère vers le conducteur 27 le signal de tension incrémentielle pré- sent sur le conducteur 29. Le coefficient de température de la tension de polarisation émetteur-base directe du transistor NPN 12 est négatif, de même que le coefficient de température du transistor NPN 17, connecté en diode. On règle le rapport des résistances 41 et 42 de façon que la tension de bande interdite VBG sur le conducteur 35 ait un coefficient de température pratiquement égal à zéro. On accomplit ceci en utilisant le rapport de la résistance 42 à la résistan- ce 41 pour "multiplier" le coefficient de température posi- tif du terme k ln(10), de façon qu'il corresponde au coef- ficient de température négatif de 2VBE (des transistors 12 et 17). La combinaison en série de ces deux termes conduit à un coefficient de température égal à zéro pour VBG. Le courant I9 est donné par l'expression: I9 = (k-Tln(lO))/R1 q le nombre 10 étant le rapport entre les aires d'émetteur des transistors NPN 13 et 14. La tension constante VBG qui est développée aux bornes de la résistance 36 fait circuler un courant cons- tant VBG/R36 dans la résistance 36. Ceci correspond à la valeur de I5. On peut aisément montrer que VS est donnée par l'expression: VS = VBG(+ R34) R36 La valeur de Vs peut ainsi être "accrue" depuis VBG jusqu'à n'importe quelle valeur désirée, dans les limi- tes imposées par la tension d'alimentation sélectionnée qui est appliquée au conducteur 18, et cette tension VS sera in- dépendante de la température, du fait que le rapport des ré- sistances 34 et 36 est indépendant de la température. On notera que du fait que le transistor PNP 9 et le transistor NPN 10 sont tous deux branchés en une configu- ration à charge d'émetteur, le rapport des résistances 34 et 36 détermine les valeurs des tensions continues sur les conducteurs 26 et 27. La cellule de bande interdite 52, en associa- tion avec le fonctionnement du transistor PNP latéral 6, fait en sorte que le transistor PNP 9 applique la tension nécessaire à la base du transistor NPN 10 pour que le cou- rant I8 ait le niveau nécessaire pour développer la ten- sion de décalage exigée aux bornes de la résistance 41. La résistance 38 connectée entre la base du transistor NPN 13 et l'émetteur du transistor NPN 12, a une valeur égale à celle de la résistance 41, dans le but d'égaliser l'effet du courant de base du transistor 14, circulant dans la résistance 41, et du courant de base égal du transistor 13, qui circule dans la résistance 38. Le gain de boucle élevé de la cellule de bande interdite 52, en association avec l'utilisation d'un tran- sistor PNP 9 à charge d'émetteur, et l'utilisation du transistor NPN 12 à impédance de collecteur élevée, con- duit à un gain de boucle très élevé pour le circuit repré- senté sur la figure 1. Ce gain de boucle élevé assure un fonctionnement stable du circuit, même pour des valeurs faibles du condensateur de compensation 30, et il assure également la capacité de fournir un courant de sortie appro- prié pour garantir l'accroissement de tension précis don- nant la tension VS à partir de la tension de bande interdite VBG. La structure décrite produit l'impédance "d'entrée" re- lativement élevée sur le conducteur 35, du fait que l'impé- dance des résistances 41, 42 et de la diode 17, vue par l'émetteur du transistor NPN 12,est en fait multipliée par le bêta du transistor 12. Pour comprendre comment on obtient le gain élevé mentionné ci-dessus pour la cellule de bande interdite 52,il est utile de noter tout d'abord que le gain sera égal à la transconductance gm du dispositif actif (c'est-à- direle tran:;istor NPN 13) multipliepar l'impédance de charge effective qui est rue au noeud 29; l'homme de l'art appré- ciera aisément l'existence de cette relation. Il est éga- lement utile de noter que les transistors PNP 6, 7 et 8 et le transistor NPN 5 sont toujours conducteurs. Par con- séquent, les conducteurs 28, 29 et 32 sont tous à un po- tentiel inférieur d'une chute de tension VBE au-dessous du conducteur 27. On supposera ensuite qu'il y a une diminution incrémentielle de la tension VBE du transistor 13. Ceci conduit à une augmentation amplifiée de la tension sur le conducteur 29. Cependant, le conducteur 29 doit rester à un potentiel inférieur d'une chute de tension VBE par rap- port au potentiel sur le conducteur 27, et cette condi- tion est également vraie pour les conducteurs 28 et 32.Par conséquent, la tension du conducteur 29 s'élève, de même que la tension des conducteurs 28 et 32. Du fait que tou- tes les électrodes de chaque dispositif (c'est-à-dire les transistors PNP 6 et 7) connecté au conducteur 29, se com- portent effectivement comme des charges pour le transistor NPN 13, et du fait qu'elles subissent la même transition de tension que le conducteur 29, ces dispositifs représen- tent une impédance de charge presque infinie pour le collec- teur du transistor NPN 13. Cette technique correspond à ce qu'on appelle l'effet de bootstrap pour les tensions sur les conducteurs 28 et 32, à partir de la tension sur le conducteur 29. Le gain de la cellule de bande interdite 52 est donc très élevé, comme on le désire. Les variations du courant de charge qui sont pro- duites par une charge de sortie (non représentée) connectée au conducteur 33 sont divisées par le bêta du transistor NPN 10,- ainsi que par le bêta du transistor PNP 9. Ces varia- tions de courant de charge "atténuées" sont ensuite effective- ment "absorbées" par le transistor PNP 6. Le transistor NPN 5 ne"voit" donc pas l'effet de telles variations du courant - 16 de charge, ce qui fait que ces effets ne sont pas ren- voyés par le transistor PNP 4 vers les émetteurs des tran- sistors PNP 7 et 8 de la cellule de bande-interdite 52. Le condensateur 30 de 10 picofarads stabilise le fonctionnement du circuit de référence de tension de bande interdite 50. (Il est intéressant de noter qu'un condensateur de stabilisation de valeur très supérieure, de 100 picofarads, est exigé pour le circuit qui est dé- crit dans le brevet des E.U.A nO 3 887 863). Dans cer- tains cas, il peut être souhaitable de connecter un conden- sateur de 10 picofarads entre les conducteurs 21 et 27 pour améliorer la stabilité du fonctionnement du circuit, en particulier en présence de conditions de charge inhabi- tuelles. On va maintenant considérer la figure 2 qui mon- tre un circuit de démarrage autre que celui représenté sur la figure 1. Au lieu d'utiliser le transistor à effet de champ à jonction 11, représenté sur la figure 1, on uti- lise un transistor à effet de champ à jonction analogue, l1A, dont l'électrode de grille est connectée au conducteur de masse 31, dont l'électrode de drain est connectée au conducteur de tension d'alimentation positive 18, et dont l'électrode de source est connectée à la base du transistor NPN 53. L'électrode de source du transistor à effet de champ à jonction 11A est également connectée à une chaîne série de quatre transistors connectés en diodes, 54, 55, 56 et 57, et la "cathode" du transistor 57 connecté en diode est con- nectée au conducteur de masse 31. Le collecteur du transistor NPN 53 est connecté au conducteur 21 de la figure 1 (en supposant que le tran- sistor à effet de champ à jonction 11 sct supprimé). Lors- que la tension d'alimentation positive +V augmente, et iors- que le transistor NPN 53 devient conducteur, son courant de collecteur, absorbé à partir de la base du transistor PNP 4, actionne le circuit miroir de courant comprenant les transis- tors PNP 1 et 3, comme expliqué précédemment. Pour faci- liter encore davantage l'opération de démarrage, le cou- rant résultant qui circule dans le transistor NPN 53 cir- cule également vers la base du transistor NPN 12, ce qui, simultanément, établit la tension de décalage d'entrée aux bornes de la résistance 41 et actionne les transistors NPN 15 et 16 du circuit miroir de courant. On considérera maintenant la figure 3 qui repré- sente un circuit de sortie constituant une variante utile de celui de la figure 1. La tension sur l'émetteur du tran- sistor PNP 9 est décalée ici vers le haut de la valeur d'une chute de tension de diode, au moyen d'un transistor NPN 58 connecté en diode. Le niveau de tension résultant, décalé vers le haut, sur le conducteur 26A est appliquéà la base du transistor de sortie NPN à charge d'émetteur 10. Dans ce cas, le collecteur d'un transistor NPN 59 est con- necté à la base du transistor NPN 10, sa base est connectée à l'émetteur du transistor NPN 10, et son émetteur est con- necté au conducteur 33A qui est analogue au conducteur 33 sur la figure 1. Cette sortie, associée à un transistor externe fourni par l'utilisateur qui produit une tension de sortie V' analogue à la tension V S sur la figure 1, peut S fournir un courant très élevé. Une résistance 60 est connec- tée entre la base et l'émetteur du transistor NPN 59. Il va de soi que de nombreuses modifiaations peu- vent être apportées au dispositif décrit et représenté, sans sortir du cadre de l'invention. REVENDICATIONS 1. Circuit de référence de tension de bande interdite perfectionné, caractérisé en ce qu'il comprend, en combinaison: (a) une cellule de bande interdite (52) comprenant des premier et second transistors NPN (13, 14) et des premier et second transistors PNP (7, 8), avec les émetteurs des premier et second transistors NPN (13, 14) connectés ensemble, les émetteurs des premier et second transistors PNP (7, 8) connectés ensemble, les collecteurs du premier transistor PNP (7) et du premier transistor NPN (13) connectés ensemble, et le collecteur et la base du second transistor PNP (8) connectés à la base du pre- mier transistor PNP (7) et au collecteur du second transis- tor NPN (13); (b) une première résistance (41) connectée entre les bases des premier et second transistors NPN (13, 14), et une seconde résistance (42) connectée à la base du second transistor NPN (14); (c) une première source de cou- rant constant (15, 16, 17) qui réagit à un premier courant de commande circulant dans les première et seconde résis- tances (41, 42) en faisant sortir un premier courant cons- tant du point de connexion entre les émetteurs des premier et second transistors NPN (13, 14), cette première source de courant constant produisant également un second courant constant notablement supérieur au premier courant constant, et cette première source de courant constant faisant en sorte que les premier et second transistors NPN (13, 14) produisent une tension de décalage différentielle aux bornes de la pre- mière résistance (41), pour produire le premier courant de commande; (d) un troisième transistor NPN (12) dont l'émet- teur est connecté de façon à appliquer le premier courant de commande à la première résistance (41); (e) un troisième tran- sistor PNP (6) dont l'émetteur est connecté aux émetteurs des premier et second transistors PNP (7, 8) et dont la base est connectée au collecteur du premier transistor NPN (13), tan- dis que son collecteur est connecté de façon à fournir une par- 2566 1 46 tie du second courant constant; (f) une seconde source de courant constant qui réagit au second courant de com- mande déterminé par le second courant constant et au cou- rant qui circule dans le troisième transistor PNP (6) en produisant un troisième courant constant, dont une par- tie circule dans le troisième transistor NPN (12), et en produisant un quatrième courant constant;(g) un quatriè- me transistor PNP (9) dont la base est connectée aux émet- teurs des premier (7), second (8) et troisième (6) tran- sistors PNP, et dont l'émetteur est connecté de façon à recevoir une partie du troisième courant constant; (h) un quatrième transistor NPN (10) dont la base est connectée à l'émetteur du quatrième transistor PNP (9), et dont l'émetteur est connecté à la base du troisième transistor NPN (12); (i) une troisième résistance (36) qui est con- nectée à la base du troisième transistor NPN (12), le qua- trième transistor PNP (9), le quatrième transistor NPN (10), la seconde résistance (36) et le troisième transistor NPN (12) produisant une réaction à gain élevé à partir de la cellule de bande interdite (52), pour produire le premier courant de commande dans la première résistance (41), pour appliquer ainsi la tension de décalage différentielle entre les bases des premier et second transistors NPN (13, 14);. et (j) un cinquième transistor NPN (5) dont l'émetteur est connecté au collecteur du troisième transistor PNP (6) et dont la base est connectée à l'émetteur du troisième tran- sistor PNP (6), de façon à transférer effectivement par un circuit"bootstrap"la tension de collecteur du troisième transistor PNP (6) à l'émetteur dudittroisièmetransistorPNP (6). 2. Circuit de référence de tension de bande in- terdite perfectionné selon la revendication 1, caractérisé en ce qu'il comprend une quatrième résistance (34) qui con- necte l'émetteur du quatrième transistor NPN (10) à la base du troisième transistor NPN (12). 3. Circuit de référence de tension de bande in- terdite perfectionné selon la revendication 2, caractérisé en ce que le rapport des valeurs des première et seconde résistances (41, 42)'a une valeur telle que la tension sur la base du troisième transistor NPN (12) soit pratique- ment indépendante de la température. 4. Circuit de référence de tension de bande in- terditeperfectionné selon la revendication 3, caractérisé en ce que le rapport des valeurs des troisième (36) et quatrième (34) résistances a une valeur telle que la ten- sion sur l'émetteur du quatrième transistor NPN (10) ait une valeur accrue dans des proportions prédéterminées par rapport à la tension sur la base du troisième transistor NPN (12). 5. Circuit de référence de tension de bande interdite perfectionné selon la revendication 4, caractéri- sé en ce que le troisième courant constant est notablement supérieur au premier courant de commande, le second cou- rant de commande est notablement inférieur au second cou- rant constant, et le quatrième courant constant est nota- blement supérieur au premier courant constant. 6. Circuit de référence de tension de bande interdite perfectionné selon la revendication 5, caractéri- sé en ce qu'il comprend un cinquième transistor PNP (4) qui est connecté de façon à commander la circulation du quatriè- me courant constant vers la cellule de bande interdite (52) et le troisième transistor PNP (6). 7. Circuit de référence de tension de bande interdite perfectionné selonlarevendication 6, caractérisé en ce qu'il comprend un circuit de démarrage (11; 11A, 54-57) qui réa- git à une tension d'alimentation (+V) appliquée au circuit de référence de tension de bande interdite perfectionné (50) en faisant circuler initialement le second courant de com- mande. 8. Circuit de référence de tension de bande in- terdite perfectionné selon la revendication 6, caractéri- sé en ce qu'il comprend un circuit de démarrage (11; llA, 54-57) qui réagit à une tension d'alimentation (+V) qui est appliquée au circuit de référence de tension de bande interdite perfectionné (50) en faisant circuler initiale- ment le premier courant de commande. 9. Circuit de référence de tension de bande in- terdite perfectionné selon la revendication 1, caractérisé en ce que le rapport des aires d'émetteur des premier et second transistors NPN (13, 14) possède une valeur N pré- déterminée de façon à rendre la tension de décalage diffé- rentielle approximativement égale à kT ln(N). q 10. Circuit de référence de tension de bande in- terdite perfectionné selon la revendication 1, caractérisé en ce qu'il comprend des moyens capacitifs (30) qui sont connectés au collecteur du premier transistor NPN (13) pour stabiliser sa tension. 11. Circuit de référence de tension de bande in- terdite perfectionné, caractérisé en ce qu'il comprend, en combinaison: (a) un circuit de bande interdite (52) ayant une paire de bornes d'entrée différentielle (37, 40) desti- nées à recevoir entre elles une tension de décalage d'entrée différentielle, pour permettre la circulation d'un premier courant constant dans la cellule de bande interdite (52), afin de produire un signal de sortie incrémentiel sous l'ef- fet d'une variation incrémentielle de la tension de décalage d'entrée différentielle qui est appliquée entre les bornes d'entrée différentielle (37, 40); (b) un circuit de"boots- trap" double (6, 7) qui réagit au signal de sortie incrémen- tiel en maintenant à une valeur très élevée l'impédance de sortie vue par le signal de sortie incrémentiel, en transfé- rant par une action de"bootstral' le signal de sortie incré- mentiel vers un autre conducteur (27) auquel l'impédance de sortie est connectée, dans le but de faire en sorte que cette impédance de sortie ait ladite valeur très élevée; (c) un premier élément résistif (41) situé à l'extérieur de la cellule de bande interdite (52) et connecté entre les bornes d'entrée différentielle (37, 40) pour conduire un courant de réaction qui développe la tension de décala- ge d'entrée différentielle; (d) un circuit séparateur (9, 10, 12) qui réagit au circuit de bootstrap en appli- quant le courant de réaction au premier élément résistif (41); (e) un second élément résistif (42) situé à l'exté- rieur de la cellule de bande interdite (52) et connecté au premier élément résistif (41) pour conduire pratique- ment la totalité du courant de réaction, afin de fixer à une valeur prédéterminée le coefficient de température d'une tension de référence qui est produite à un point de connexion entre les première et seconde résistances; et (f) des troisième et quatrième éléments résistifs (34, 36) connectés au circuit séparateur (9, 10, 12) et au pre- mier élément résistif (41) pour accroître la tension de référence dans une proportion déterminée. 12. Circuit de tension de référence de bande interdite perfectionné selon la revendication 11, caracté- risé en ce que le circuit séparateur comprend un premier transistor à charge d'émetteur (9) connecté de façon à at- taquer un second transistor à charge d'émetteur (10) et un transistor de réaction (12), et l'émetteur de ce transistor de réaction (12) est connecté au premier élément résistif (41), le collecteur du transistor de réaction (12) est con- necté à une sortie du premier transistor à charge d'émetteur (9), et la base du transistor de réaction (12) est connec- tée par le troisième élément résistif (34) à une sortie du second transistor à charge d'émetteur (10). 13. Procédé pour produire une tension de référence de bande interdite, caractérisé en ce qu'il comprend les opérations suivantes: (a) on fait circuler un premier cou- rant constant dans une cellule de bande interdite (52) ayant une paire de bornes d'entrée différentielle (37., 40), et on 2 5 6 6 1 4.6 fait apparaître une tension de décalage différentielle aux bornes d'une première résistance (41) qui est connec- tée entre les bornes d'entrée différentielle (37, 40); (b) on fait fonctionner la cellule de bande interdite (52) pour détecter et amplifier une variation d'erreur incré- mentielle dans la tension de décalage différentielle qui est appliquée entre la paire de bornes d'entrée différen- tielle (37, 40), et pour produire ainsi un premier signal de courant incrémentiel; (c) on fait circuler ce premier signal de courant incrémentiel dans un circuit d'impédan- ce de charge (6, 7), cette circulation du premier signal de courant incrémentiel dans le circuit d'impédance de charge (6, 7) faisant apparaître un signal de tension in- crémentielle sur une sortie de la cellule de bande inter- dite (52); (d) on transfère par une action de"bootstrap" ce signal de tension incrémentielle vers un autre conduc- teur (27) auquel le circuit d'impédance de charge (6, 7Y est connecté, ce qui donne une impédance très élevée au circuit d'impédance de charge et donne donc une valeur très élevée au produit de cette impédance et de la trans- conductance de la cellule de bande interdite, et donne ainsi un gain très élevé à la cellule de bande interdite (52); (e) on applique le signal de tension incrémentielle à une entrée d'un premier circuit à gain en tension égal à l'unité (9, 10, 12); (f) on applique la tension de sor- tie du premier circuit à gain en tension égal à l'unité à la première résistance (41), pour produire ainsi la tension de décalage différentielle aux bornes de la première résis- tance (41); (g) on fait également circuler le courant tra- versant la première résistance (41) dans une seconde résis- tance (42) connectée en série avec la première résistance, pour produire la tension de bande interdite, et on fait en sorte que les valeurs des première et seconde résistances (41, 42) aient un rapport tel que le coefficient de tempéra- ture de la tension de bande interdite ait une valeur prédé- terminée; et (h) on accroit de manière résistive dans des proportions déterminées la valeur de la tension de bande interdite, pour lui donner un niveau prédéterminé, en appliquant la tension de bande interdite aux bornes d'une troisième résistance (36), et en faisant en sorte que le courant résultant qui circule dans cette résistance traver- se également une quatrième résistance (34). 14. Procédé selon la revendication 13, carac- térisé en ce que l'opération (g) comprend l'opération qui consiste à faire en sorte que les courants qui circulent dans la seconde résistance (42) traversent également la jonction émetteur-base d'un transistor (12) dont l'émet- teur est connecté à la seconde résistance, et la tension sur la base de ce transistor (12) est la tension de bande interdite. 15. Procédé selon la revendication 13, caracté- risé en ce que la cellule de bande interdite (52) comprend des premier et second transistors NPN (13, 14) connectés par les émetteurs, dont les bases sont connectées respecti- vement aux bornes d'entrée différentielle (37, 40), et des premier et second transistors PNP (7, 8) connectés par les émetteurs, dont les bases sont également connectées ensemble, les collecteurs du premier transistor PNP (7) et du premier transistor NPN (13) étant connectés ensemble, tandis que la base et le collecteur du second transistor PNP (8) sont con- nectés au collecteur du second transistor NPN (14). 16. Circuit destiné à produire une tension de référence de bande interdite, caractérisé en ce qu'il com- prend: (a) une première résistance (41); (b) une cellule de bande interdite (52) ayant une paire de bornes d'entrée dif- rérentielle (37, 40) et des moyens situés dans cette cellule pour faire apparaître une tension de décalage différentielle aux bornes de la première résistance (41) sous l'effet d'un premier courant constant traversant la cellule de bande inter- dite (52), cette première résistance étant connectée entre 2566 146 les bornes d'entrée différentielle (37, 40); (c) des mnyens destinés à faire en sorte que le premier courant constant traverse la cellule de bande interdite (52); (d) un circuit d'impédance de charge (7) connecté de façon que la cellule de bande interdite (52) détecte et ampli- fie une variation d'erreur incrémentielle dans la tension de décalage différentielle qui est appliquée entre la paire de bornes d'entrée différentielle (37, 40), cette cellule de bande interdite (52) produisant un premier signal-de courant incrémentiel sous l'effet de la variation d'erreur incrémentielle; (e) des moyens destinés à faire en sorte que le premier signal de courant incrémentiel circule dans le circuit d'impédance de charge (7) pour produire un si- gnal de tension incrémentielle sur une sortie de la cellu- le de bande interdite (52); (f) des moyens (6) destinés à transférer par action de"bootstrap"le signal de tension incrémentielle vers un autre conducteur (27) auquel le cir- cuit d'impédance de charge (7) est connecté, ce qui donne une impédance très élevée au circuit d'impédance de charge, et donne donc une valeur très élevée au produit de cette impédance et de la transconductance de la cellule de bande interdite, et donc une valeur très élevée au gain de la cellule de bande interdite; (g) un premier circuit à gain en tension égal à l'unité (9, 10); (h) des moyens destinés à appliquer le signal de tension incrémentielle à une entrée du premier circuit à gain en tension égal à l'unité (9, 10); et (i) des moyens (12) destinés à appliquer la tension de sortie du premier circuit à gain en tension égal à l'unité (9, 10) à la première résistance (41), pour produire ainsi la tension de décalage différentielle aux bornes de cette pre- mière résistance (41).