FR 2568709 A1 19860207 FR 8511629 A 19850730 La présente invention concerne des circuits matri- ciels utilisant des semiconducteurs à couche mince, et plus particulièrement des circuits matriciels se trouvant dans des dispositifs de lecture ou de visualisation. On a récemment accordé une attention partiuclière à l'emploi de semiconducteurs à couche mince à base d'hydrure de silicium amorphe (a-Si:H) ou de sulfure de cadmium-sélé- niure de cadmium (CdS-CdSe) pour des afficheurs bidimension- nels à cristaux liquides et des capteurs d'image linéaires destinés aux télécopieurs. Un semiconducteur à couche mince peut facilement être déposé sur un substrat transparent par décharge lumines- cente, évaporation ou pulvérisation réactive, comme on le désire. Il peut être réalisé sous forme d'un réseau de photo- diodes, de photodétecteurs du type photoconducteur, de tran- sistors à effet de champ, ou autres. On peut ainsi obtenir des dispositifs de lecture ou de visualisation linéaires à grande surface, peu onéreux, qui n'étaient pas réalisables au moyen de semiconducteurs cristallins classiques. On utilise habituellement des circuits matriciels dans les dispositifs de lecture et de visualisation afin de simplifier les circuits et de les réaliser sous forme bi- dimensionnelle. En considérant maintenant le cas de capteurs d'image linéaires, une description va être faite de leurs circuits matriciels. Les figures 1 et 2 montrent les circuits matri- ciels de capteurs d'image linéaires. Sur les figures 1 et 2, des éléments e d'un semiconducteur à couche mince sont con- nectés en blocs de n éléments (n =4 sur les figures 1 et 2). Il existe m blocs de cette nature qui forment une rangée. Aux fins de la description, un élément quelconque sera dé- signé ci-après par eij, l'indice i étant le numéro du bloc auquel appartient l'élément et l'indice j étant le numéro de la position de l'élément dans ce bloc. Ainsi, 1 ( i et 1 j n. Sur la figure 1, les éléments de chaque bloc sont reliés ensemble par une de leurs bornes. Les autres bornes des éléments (eil à ei4; 1 amplificateur 5 selon les positions des commutateurs 1 à 4. Aux éléments e respectifs de chaque bloc est appliquée une tension Vi (i étant le numéro du bloc; 1 i respectifs qui sont fonction de l'intensité des rayons inci- dents traversent les éléments actifs correspondants eil à ei4. Ces courants sont appliqués séquentiellement à l'ampli- ficateur 5 et amplifiés par celui-ci lors de l'actionnement des commutateurs 1 à 4. Des tensions V1 à Vm sont appliquées séquentiellement comme le montre le chronogramme de la fi- gure 3, de sorte que des courants, qui sont fonction de l'intensité des rayons incidents, traversent tous les élé- ments e et sont appliqués séquentiellement à l'amplificateur 5. Dans le circuit matriciel de la figure 2, les li- gnes 11 à 14 sont connectées respectivement aux entrées d'amplificateurs 6 à 9 dont les sorties sont respectivement connectées aux entrées de zones d'affectation d'un registre à décalage 10 qui délivre séquentiellement son contenu mémo- risé sous forme d'un signal en série chronologique à chaque fois que des impulsions de décalage (non représentées) lui sont appliquées. Etant donné que les tensions V1 à Vm sont appliquées comme le montre la figure 3, des courants qui sont fonction de l'intensité des rayons incidents sont obtenus en provenance de tous les éléments e de la rangée du circuit matriciel de la figure 2, tout comme dans le circuit matriciel de la figure 1. Afin que l'activation de la rangée complète des éléments eij soit terminée en Ta secondes, chaque élément eij doit parvenir à un état opérationnel normal en au plus Ta/m secondes comptées après application de la tension Vi. Par exemple, si Ta = 10 ms et m = 64, alors Ta/m = 156 As. Bien que le calcul donne à chaque élément un temps Ta/m = 156 As, il peut en réalité ne disposer que d'un délai de 50 gs en raison de diverses limitations. Les figures 4A à 4C sont chacune un graphique du courant, rapporté au temps, qui traverse un photodétecteur du type photoélectrique coplanaire segmenté d'une longueur de 10 Nm comportant une électrode à contact ohmique sur une couche n+ à titre d'élément eij, immédiatement après appli- cation au photodétecteur d'une tension de 10 V. Sur ces graphiques, le temps (as) est porté en abscisses et le cou- rant (A) est porté en ordonnées. Les figures 4A, 4B et 4C se rapportent respecti- vement à la relation courant-temps pour des éclairements de (lx), 10(lx) et l'obscurité. Comme il ressort de ces graphiques, un fort cou- rant passe juste après application de la tension de 10 V, mais, après un laps de temps de 200 As, le courant devient constant (état stationnaire). Dans les cas de l'éclairement de 10(lx) (figure 4B) et de l'obscurité (figure 4C), le courant qui passe juste après application de la tension est considérablement plus grand que le courant d'état station- naire. Ainsi, il apparait clairement qu'à l'état station- naire, le courant est environ 5 fois plus grand dans le cas de l'éclairement 100(lx) que dans le cas de l'éclairement (lx), tandis que, juste après application de la tension, le premier courant n'est que 2,3 fois plus grand que le dernier courant, ce qui fait qu'il est difficile de distin- guer les intensités lumineuses. Il s'ensuit que les capteurs d'image classiques sont susceptibles de faire des erreurs dans la lecture des documents. Afin de remédier à ces inconvénients, on pourrait envisager un procédé qui consisterait soit à augmenter le temps opératoire Ta de la rangée complète des éléments eij, a j soit à augmenter le nombre n d'éléments et par suite le nombre des commutateurs 1 à 4 de la figure 1 ou le nombre des amplificateurs 6 à 9 de la figure 2. Cependant, ces procédés réduisent les performances des capteurs d'image et élèvent leur coût.Ils ne sont donc pas recommandables. La présente invention a été mise au point en con- sidération des problèmes ci-dessus. Un but de la présente invention est de fournir un circuit matriciel rapide et peu coûteux qui soit peu susceptible de fonctionner de façon incorrecte. Un autre but de la présente invention est de fournir un circuit matriciel qui comprend: un premier moyen de sélection pour sélectionner une tension entre celle de de la masse et une tension désirée autre que celle de la masse; et un second moyen de sélection pour sélectionner une sortie entre la sortie d'un moyen d'attaque qui applique une tension prédéterminée à chacun des blocs, et la sortie du premier moyen de sélection; la tension désirée étant appliquée à un bloc durant un certain intervalle de temps avant qu'une tension prédéterminée soit appliquée à un bloc quelconque et lorsqu'aucune tension prédéterminée n'est appliquée aux autres blocs. La présente invention sera décrite plus en détail en regard des dessins annexés sur lesquels: la figure 1 est un schéma de principe d'un premier exemple d'un circuit matriciel classique; la figure 2 est un schéma-de principe d'un second exemple d'un circuit matriciel classique; la figure 3 est un chronogramme représentant les moments d'application des tensions V1 à Vm; les figures 4A à 4C représentent les caractéris- tiques temporelles de courants photoélectriques traversant un semiconducteur à couche mince; la figure 4A donnant une courbe caractéristique correspondant à un éclairement de (lx), la figure 4B donnant une courbe caractéristique correspondant à un éclairement de 10(lx) et la figure 4C donnant une courbe caractéristique correspondant à l'obs- curité; la figure 5 montre des courbes caractéristiques du courant photoélectrique en fonction de la fréquence pour un semiconducteur à couche mince; la figure 6A illustre l'état initial typique d'un semiconducteur lorsqu'une tension lui est appliquée; la figure 6B illustre l'état stationnaire typique de ce semiconducteur; la figure 7 est un chronogramme montrant une tenu sion Vi à appliquer, pour indiquer le mode de fonctionne- ment d'une forme de réalisation de la présente invention la figure 8 montre une courbe caractérisant un rapport de dépendance entre des intensités lumineuses en fonction du rapport cyclique d'impulsions répétitives la figure 9 est un schéma de principe montrant une structure particulière d'une forme de réalisation d'un circuit matriciel selon la présente invention la figure 10 est un chronogramme de fonctionnement de cette forme de réalisation la figure lIA représente la forme d'onde d'un si- gnal impulsionnel S.; la figure 11B représente un signal impulsionnel S2 en synchronisme avec le signal impulsionnel S, la figure 12A montre la forme d'onde du signal de sortie d'un circuit matriciel classique la figure 12B montre la forme d'onde du signal de sortie de la forme de réalisation de la figure 9; la figure 13 montre une structure particulière d'une autre forme de réalisation de la présente invention les figures 14A à 14C représentent les formes d'onde de signaux impulsionnels S1, S3 et S4; la figure 15A montre la forme d'onde du signal de sortie du circuit matriciel classique de la figure 2; et la figure 15B montre la forme d'onde du signal de sortie de la forme de réalisation de la figure 13. Il sera décrit tout d'abord la base théorique sur laquelle se fonde la présente invention pour atteindre ses buts. La figure 5 est une représentation graphique de la dépendance, vis-à-vis de la fréquence d'impulsions, du courant Ip d'un élément, mesuré 50 1s après la montée d'im- pulsions de tension répétitives (la tension étant dans ce cas de 10 V et le rapport cyclique des impulsions de 50 %) qui sont appliquées à un élément d'un semiconducteur à cou- che mince. La courbe 11 représente la dépendance mesurée vis-à-vis de la fréquence d'impulsions sous un éclairement de 100(lx) et la courbe 12 représente la dépendance mesurée vis-à-vis de la fréquence sous un éclairement de 10(lx). Comme il ressort de ces graphiques, tant dans le cas d'un éclairement de 100(lx) que dans le cas d'un éclai- rement de 10(lx), le courant I tend à décroître à mesure que la fréquence du signal impulsionnel répétitif augmente; notamment dans le cas de 10(lx) la décroissance de Ip est forte. Ainsi, dans la région des fréquences élevées, le courant Ip dans le cas de 100(lx) est environ 4,3 fois plus grand que le courant Ip dans le cas de 10(lx) et est proche de la valeur de Ip (environ 5 fois plus grand que le courant Ip du cas 10(lx)) de l'état stationnaire. Ce phé- nomène va être décrit ci-après d'un point de vue théorique. Lorsqu'un champ électrique fort est appliqué à un semiconducteur de résistance relativement élevée au moyen d'électrodes dont il est muni, des porteurs (par exemple des électrons) sont globalement injectés par les électrodes et il s'établit ainsi une charge d'espace dans le semicon- ducteur. Le courant traversant le semiconducteur est déter- miné par cette charge d'espace. Ce courant est dénommé "courant limité par la charge d'espace" et sera désigné ci-après par CLCE. A l'état stationnaire, la valeur I du CLCE est donnée par: I = KV28y/41TL x 10 (A/cm2)...(1) o K est la permittivité, V est la tension appliquée, est la mobilité dans le semiconducteur, L est la distance entre électrodes et 8 est le rapport (Nc/Nt) de la densité Nc des porteurs dans la bande de conduction du semiconduc- teur à la densité Nt des porteurs à son niveau bas de cap- tage o les porteurs constituent chacun un centre de recom- binaison. Cependant, l'état du semiconducteur immédiatement après qu'un champ électrique lui a été appliqué n'est pas son état stationnaire et les porteurs injectés par les élec- trodes tombent difficilement au niveau de captage. Cet état initial est illustré d'une façon typique sur la figure 6A. Sur la figure 6A, une tension vient juste d'être appliquée à un semiconducteur 13, c'est-à-dire entre ses côtés 14 et 15 correspondant à des électrodes positive et négative, et de nombreux trous 18 se forment du côté 14 de l'électrode positive. Il existe un niveau bas de captage 16 dans le semiconducteur 13, mais les électrons 17 injectés par l'électrode négative du côté 15 ne sont pas encore tom- bés au niveau 16 dans cet état initial. Etant donné que, dans cet état initial, -c est assez grand comparativement à Nt, la valeur 8 est élevée et par suite le CLCE est important. Cependant, à mesure que le temps s'écoule, la dis- parition des électrons 17 et des trous 18 sous l'effet de leur combinaison approche de l'équilibre avec l'apport de porteurs par les électrodes. En même temps, les élec- trons 17 tombent au niveau de captage 16 (état 19) ou sont de nouveau excités pour revenir du niveau 16 à la bande de conduction et ainsi la densité des électrons dans la bande de conduction approche de l'équilibre avec celle du niveau de captage 16. Par conséquent, la valeur de 5 se rapproche d'une valeur fixe qui est petite comparativement à sa va- leur initiale et, de même, le CLCE se rapproche d'une valeur fixe qui est petite comparativement à sa valeur initiale. Cette approche théorique dégage le phénomène par lequel les graphiques des figures 4A à 4C présentent une valeur élevée de courant initial qui se stabilise en descendant à une valeur d'etat stationnaire. Dans le cas des figures 4A et 4B, c'est-à-dire lorsque le semiconducteur est exposé à la lumière, les con- ditions deviennent complexes. Toutefois, la valeur du cou- rant est exprimée par: I = qpNc(F)V/L + KV29p/4lL3...(2) o q est une charge électrique, et N (F) est la densité des électrons dans la bande de conduction en fonction de l'in- tensité de la lumière incidente lorsqu'aucun champ électri- que n'est appliqué au semiconducteur. Le premier terme de la formule (2) représente un courant qui varie en fonction de l'intensité F de la lumière incidente, et le second terme représente CLCE. C'est-à-dire que la différence entre les valeurs de courant à l'état stationnaire dans les graphiques des figures 4A et 4B reflète la différence entre les valeurs de courant représentées par les premiers termes. Comme décrit ci-dessus, cependant, dans l'état initial juste après application de la tension, la valeur du second terme est si grande que la différence entre les cou- rants représentés par les premiers termes, due à la diffé- rence entre les intensités de lumière incidente, est diffi- cile à déceler. Autrement dit, on pourrait considérer que juste après application de la tension, la dépendance du courant vis-à-vis de l'intensité lumineuse est réduite. Ceci entraîne par conséquent le fonctionnement incorrect des capteurs d'image classiques. Comme le montre la figure 5, il apparaît un phé- nomène selon lequel, lorsque des impulsions de tension répé- titives sont appliquées, le courant I produit 50 As après application de la tension décroît en fonction de la fréquence des impulsions; en particulier, dans la région des fré- quences quelque peu élevées, le degré de dépendance de I vis-à-vis de l'intensité lumineuse est accru. En se basant sur l'approche théorique ci-dessus, ce phénomène peut s'ex- quer comme suit. Lorsque des impulsions de tension répétitives de fréquence relativement élevée sont appliquées au semicon- ducteur, les électrons n'ont pas le temps de s'échapper du niveau bas de captage et demeurent par conséquent à ce ni- veau tout le temps. Par conséquent, le facteur e du second terme de la formule (2) n'est pas suffisamment grand à l'état initial, le courant I décroît corrélativement, et le cou- rant représenté par le premier terme contribue pour une grande part au courant I. C'est-à-dire que la différence entre les intensités lumineuses F se répercute assez forte- ment sur le courant I. Les particularités de la réponse transitoire en courant après application d'une tension, telles que décrites ci-dessus, sont considérées comme importantes dans les semi- conducteurs à couche mince qui présentent chacun de nombreux niveaux bas de captage. Les circuits matriciels que montrent les figures 1 et 2 vont maintenant être à nouveau décrits sur la base des résultats expérimentaux et des considérations théoriques mentionnées ci-dessus. Dans les circuits des figures 1 et 2, des tensions Vi sont appliquées aux blocs respectifs aux moments indi- qués sur la figure 3 parmi lesquels il est possible de ménager un intervalle de temps o aucun bloc n'est activé entre les intervalles de temps o les blocs respectifs sont activés sous l'application des tensions Vi correspondantes. Si des tensions sont appliquées à tous les blocs pendant l'intervalle ainsi ménagé, un bloc quelconque sera indiffé- rent au fait qu'il lui est appliqué une impulsion de ten- sion ayant une période particulière avant qu'il devienne normalement actif. Le chronogramme de ces tensions Vi est donné par la figure 7. La figure 7 est un chronogramme des tensions Vi appliquées (1 les circuits matriciels des figures 1 et 2. En s'intéressant au cas de la tension V4 appliquée au 4ème bloc, on voit que des impulsions de tension répé- titives ont été appliquées avant un intervalle de temps T4 o le 4ème bloc devient actif. Ces impulsions de tension répétitives sont fournies en appliquant les tensions V1 à V5 au 4ème bloc pendant des périodes P1 à P4 autres que les intervalles T1 à T3 o les ler à 3ème blocs deviennent actifs. Ceci s'applique de même à tous les autres blocs et ne se limite pas au seul 4ème bloc. Il a déjà été indiqué que l'application d'une telle tension V accroît la dépendance vis-à-vis de l'inten- sité lumineuse d'un courant photoélectrique traversant un élément eij. 1J En fonctionnement réel, cependant, le pourcentage que représente l'intervalle de temps o chaque bloc est ac- tif, Ti/(Ti+Pi), est de préférence grand. En d'autres termes, le rapport cyclique des impulsions répétitives est de préférence petit. Le maximum de ce rapport cyclique est Pi/(Ti +Pi). On verra que, comme le montre la figure 8, la dépendance du courant I vis-à-vis de l'intensité lumineuse ne décroît pas beaucoup malgré la diminution du rapport cyclique. Il est ainsi possible d'améliorer les caracté- ristiques sans réduire le pourcentage représenté par l'in- tervalle d'activité. Sur le graphique de la figure 8, le rapport cyclique d'impulsions de tension répétitives est porté en abscisses, tandis que le rapport de courants Ip(100) sous un éclairement de 100(lx) à Ip(10) sous un éclairement de 10(lx), soit Ip(100)/Ip(10), est porté en ordonnées. La Demanderesse a intensément étudié et confronté des circuits destinés à mettre en pratique le procédé ci- dessus. A la suite de quoi la Demanderesse a abouti à une structure préférentielle de circuit qui va être décrite ci-dessous. La figure 9 est un schéma de principe d'une forme de réalisation d'un circuit matriciel conforme à la présente invention. il Sur la figure 9, les éléments ei.. sont chacun des photodétecteurs constitués d'un semiconducteur à couche mince. Ici, m = 64 et n = 32. Une unité matricielle 23, qui comprend ces éléments eij et une section de câblage multicouche réalisée sur le même substrat, est connectée à une unité 24 d'attaque des élec- trodes communes (désignée ci-après par "unité commune") qui applique des tensions Vi aux éléments respectifs et à une unité 25 d'attaque des électrodes individuelles (désignée ci-après par "unité individuelle") qui reçoit bloc par bloc les courants photoélectriques provenant des éléments et les fait sortir sous forme d'un signal en série chronologique. L'unité commune 24 est constituée comme suit. Les bornes parallèles Ri (1 plique également atx symboles Ri qui apparaissent ci-après) d'un registre à décalage 26 sont connectées à des bornes d'entrée correspondantes d'inverseurs INi et à des élec- trodes de commande correspondantes de transistors TRil. Les bornes de sortie des inverseurs INi sont connectées à des électrodes de commande correspondantes de transistors TRio. La borne positive d'une source d'alimentation 27 à tension continue (tension Va) est reliée aux drains des transistors TRil et sa borne négative est à la masse. D'autre part, la borne positive d'lune source d'alimentation 28 à tension continue (tension Vb) est re- liée par l'intermédiaire d'un transistor TRP1 aux drains des transistors TRio0 La borne négative de la source de tension continue 28 est à la masse et est également reliée par l'intermédiaire d'un transistor TRP2 aux drains des transistors TRio. L'électrode de commande du transistor TRP1 reçoit un signal impulsionnel S2 tandis que l'électrode de commande du transistor TRP2 reçoit le signal impulsionnel S2 par l'intermédiaire d'un inverseur INP. Les sources de transistors TRil et TRio sont reliées ensemble à la borne commune correspondante d'élé- ments eij de l'unité matricielle 23 et appliquent une ten- sion au bloc correspondant. La structure de l'unité individuelle 25 est main- tenant décrite. Les drains de transistors TRAj0 (1 j 32; ceci s'applique également aux symboles TRA. qui apparaissent ci-après) sont connectés à des lignes correspondantes Ii de l'unité matricielle 23 et également aux drains de transis- tors TRAil. Les bornes de sortie parallèle d'un registre à décalage 29 (32 bits) sont connectées aux bornes d'entrée correspondantes d'inverseurs INV. et également aux électrodes J de commande des transistors TRAJ1. Les sources des transis- tors TRAjl sont connectées à la borne d'entrée d'un amplifi- cateur 30 alors que les sources des transistors TRAj sont à la masse. - Le fonctionnement de cette forme de réalisation ainsi réalisée va être décrit en regard du chronogramme de la figure 10 sur lequel R1, R2, R3, R4,... représentent les niveaux de sortie sur les sorties parallèles R1, R2, R3, R4,... du registre à décalage 26, V0 représente la tension présente sur les drains des transistors TRio, et VI' V2,.-- représentent les tensions telles qu'indiquées sur la figure 7. On admet maintenant que seule la sortie de l'une, R1, des bornes de sortie parallèle du registre à décalage 26 passe au niveau haut. Ceci rend conducteur le transistor TR! et bloque le transistor TR10. La tension Va de la source d'alimentation continue 27 est appliquée en tant que tension V1 aux éléments ell à eln du premier bloc (l'intervalle de temps correspondant est désigné par AT; par exemple, AT = 60 ps). Pendant cet intervalle, le signal impulsionnel S2 étant au niveau bas, le transistor TRP2 est conducteur et la tension V0 est au niveau de la masse. A la fin de l'intervalle AT, la borne R1 passe au niveau bas et, après un intervalle de temps AP (par exemple de 20 Fs), la borne R2 passe au niveau haut. Ainsi, durant l'intervalle aP, les bornes R1 à Rm sont toutes au niveau bas, de sorte que les transistors TRil et TRio sont respec- tivement bloqués et conducteurs. A ce moment, le signal impulsionnel S2 passe au niveau haut et le transistor TRP1 devient conducteur. Ainsi, la tension V0 est la tension Vb de la source d'alimentation continue 28 et la tension V1 appliquée au premier bloc devient la tension Va pendant l'intervalle AT et Vb pendant l'intervalle subséquent AP. Par ailleurs, les tensions V2,..., Vm appliquées aux au- tres blocs passent au niveau de la masse pendant l'inter- valle AT et à la tension Vb pendant l'intervalle subséquentAP. De cette façon, les tensions appliquées V1 à Vm passent séquentiellement au niveau haut (tension Va, puis Vb) à un intervalle AT + AP (ici de 80 ps), et il en résulte ainsi des tension appliquées Vi suivant le séquencement in- diqué sur la figure 10. La tension Va de la source d'alimen- tation continue 27 et la tension Vb de la source d'alimenta- tion continue 28 présentent la relation Va= Vb ou Va Par ailleurs, l'unité individuelle 25 applique séquentiellement les courants photoélectriques provenant des éléments eil à ein à l'amplificateur 30 durant les inter- valles AT o la tension appliquée Vi est égale à Vao La figure 11A représente une partie de la forme d'onde de la tension V0 de la figure 10 et la figure 11B représente une forme d'onde présente à l'une, SR1, des bornes de sortie parallèle du registre à décalage 29. Sur les figures 11A et 11B, lorsque la tension V0 arrive au niveau de la masse, c'est-à-dire après un laps de temps (par exemple de 28 ls) correspondant à un intervalle ATA compté à partir du début de l'intervalle AT, le signal de sortie sur la borne SR1 du registre à décalage 29 passe au niveau haut pendant seulement un intervalle de temps APe (par exemple de 1)s), et le transistor TRAll devient con- ducteur, ce qui permet aux courants photoélectriques prove- nant des éléments eil de parvenir à l'amplificateur 30. Etant donné qu'à ce moment les bornes de sortie SR2 à SRn sont au niveau bas, les transistors TRA20 à TRAnO sont conducteurs et les éléments eil à ein sont mis à la masse. De cette façon, les bornes de sortie SR2 à SRn passent séquentiellement au niveau haut au cours d'un inter- valle de temps ATB et les courants photoélectriques prove- nant des éléments ei2 à ein sont transmis séquentiellement à l'amplificateur 30, en sorte qu'est obtenu un signal S0 en série chronologique. La figure 12A représente le signal de sortie de l'amplificateur 30 lorsque les impulsions de tension clas- siques que montre la figure 3 sont appliquées au circuit matriciel de la figure 9 (en admettant que V0 est au niveau de la masse). La figure 12B représente la forme d'onde pré- sente à la sortie de l'amplificateur 30 lorsqu'est utilisée la forme particulière de réalisation de la présente inven- * tion. Les courbes 301 sont obtenues sous un éclairement de (lx) alors que les courbes 302 sont obtenues sous un éclairement de 10(lx). Sur la figure 12A, malgré un éclairement uniforme, les signaux de sortie provenant des premier et dernier élé- ments d'un même bloc sont d'amplitudes différentes et le rapport de l'amplitude du signal de sortie sous un éclaire- ment de 100(lx) à l'amplitude du signal de sortie sous un éclairement de 10(lx) décroît depuis le premier élément jusqu'au dernier. Par contre, une grande amélioration se remarque sur la figure 12B. La figure 13 est un schéma de principe d'une autre forme de réalisation du circuit matriciel selon la présente invention. Sur la figure 13, l'unité matricielle 23 et l'unité commune 24 sont identiques à celles de la figure 9, et un signal impulsionnel S1 appliqué au registre à déca- lage 26 est également identique à celui de la figure 9. Par conséquent, il n'en sera pas fait de description sup- plémentaire et seule l'unité individuelle 25 sera décrite plus en détail. Des diodes Schottky D (1 j que également aux symboles Dj qui apparaissent ci-après) sont connectées par une de leurs bornes à des lignes cor- respondantes 1. et à la masse par leurs autres bornes, de sorte que, lorsque les lignes j sont au niveau haut, ces sorte que, lorsque les lignes l. sont au niveau haut, ces diodes sont polarisées en sens direct. Les lignes 1. sont J de plus connectées à des bornes d'entrée correspondantes d'amplificateurs AMP. dont les bornes de sortie sont con- nectées par l'intermédiaire d'un circuit échantillonneur- bloqueur 32 à des bornes d'entrée parallèle correspondantes d'un registre à décalage 33. - On admet que la tension Va est appliquée au i-ème bloc en synchronisme avec la tension V représentée sur la figure 14A. A ce moment, les courants photoélectriques tra- versant les éléments eil à ein sont amplifiés par les ampli- ficateurs AMP1 à AMPn puis appliqués aux entrées du circuit échantillonneur-bloqueur 32 qui, cependant, ne maintient pas les signaux provenant des amplificateurs AMPi à moins que ne lui soit appliqué un signal de maintien S3 représenté sur la figure 14B. Comme le montre la figure 14B, le signal de main- tien S3 est appliqué au circuit échantillonneur-bloqueur 32 à un instant coincidant avec la fin de l'intervalle AT, ins- tant auquel les signaux de sortie des amplificateurs AMP1 à AMP sont maintenus par le circuit échantillonneur-bloqueur n 32 puis mémorisés par le registre à décalage 33. Le registre à décalage 33 reçoit alors des impulsions de décalage à 1 MHz pendant seulement un intervalle de temps ATC de 32 >s, comme le montre la figure 14C, de sorte qu'il délivre son contenu mémorisé sous forme d'un signal S0 de série chronologique par sa borne de sortie série. La figure 15A représente la forme d'onde d'un si- gnal S0 de série chronologique obtenu par application des tensions de séquencement Vi représentées sur la-figure 3 (en admettant que V0 est au niveau de la masse) tandis que la figure 15B représente la forme d'onde d'un signal S de série chronologique obtenu par le procédé de commande que montre la figure 7. Les courbes 34 sont obtenues sous un éclairement de 100(lx) et les courbes 35 sont obtenues sous un éclairement de 10(lx). Dans le cas du circuit matriciel que montre la figure 13, un signal est extrait par le circuit échantillonneur-bloqueur à la fin de l'intervalle aT au moment oo un élément eij devient actif. Ainsi, les éléments sont chacun à un étatstable et les signaux de sortie des éléments ne varient pas du début à la fin. Cependant, dans le cas de la figure 15A, le rapport des amplitudes des signaux de sortie sous des éclairements de 100 et 10(lx) reste encore faible. Par contre, en mettant en oeuvre le procédé de commande selon la présente inven- tion, ce rapport est nettement meilleur, comme le montre la figure 15B. Bien que toute la description ait été faite en référence à un capteur d'image linéaire, choisi à titre d'exemple, on doit remarquer que la présente invention ne se limite pas à ce cas et peut également être appliquée à la commande d'autres dispositifs à semiconducteurs à couche mince. Par exemple, la présente invention peut s'appli- quer à des dispositifs bidimensionnels à semiconducteur à- couche mince utilisés dans les afficheurs à cristaux liquides, les afficheurs électrochimiques, etc. Dans la présente forme de réalisation, étant donné que les tensions Vi, appliquées aux éléments pendant l'in- tervalle AT, et la tension V0, appliquée pendant l'inter- valle AP, sont fournies par deux sources d'alimentation indépendantes (sources d'alimentation continue 27 et 28), elles peuvent facilement être réglées à des valeurs opti- males. De plus, le registre à décalage 26 est de structure simplifiée et facile à intégrer. Comme décrit ci-dessus en détail, le circuit ma- triciel selon la présente invention présente une structure simple pour améliorer l'efficacité opératoire d'éléments d'un semiconducteur à couche mince. Ainsi, un fonctionne- ment incorrect peut difficilement se produire et on par- vient à un faible coût des circuits matriciels. REVENDICATIONS 1. Circuit matriciel comportant plusieurs blocs qui comprennent chacun plusieurs éléments (eil à ein) de semiconducteur, les éléments de semiconducteur de chaque bloc étant destinés à recevoir en même temps une tension prédéterminée, chaque élément devenant actif lorsqu'il reçoit cette tension prédéterminée, et un moyen d'attaque (26, 27) pour appliquer séquentiellement aux blocs la ten- sion prédéterminée, caractérisé en ce qu'il comprend: un premier moyen de sélection (TRP1, TRP2) pour sélectionner une tension entre la tension de la masse et une tension désirée autre que celle de la masse; et un second moyen de sélection (TRll à TRml, TR10 à TRmo) pour sélectionner une sortie entre la sortie dudit moyen d'attaque et la sor- tie dudit premier moyen de sélection; la sortie dudit se- cond moyen de sélection rendant actifs lesdits éléments de chaque bloc. 2. Circuit matriciel selon la revendication 1, caractérisé en ce que ledit semiconducteur comprend un semi- conducteur à couche mince. 3. Circuit matriciel selon la revendication 2, caractérisé en ce que ledit semiconducteur à couche mince comprend de l'hydrure de silicium amorphe. 4. Circuit matriciel selon la revendication 2, caractérisé en ce que ledit semiconducteur à couche mince est du type photoconducteur. 5. Circuit matriciel selon la revendication 1, caractérisé en ce que chacun desdits éléments comprend une photodiode. 6. Circuit matriciel selon la revendication 1, caractérisé en ce que chacun desdits éléments comprend un photodétecteur du type photoconducteur. 7. Circuit matriciel selon la revendication 1, caractérisé en ce que chacun desdits éléments comprend un transistor à effet de champ. 8. Circuit matriciel selon la revendication 1, caractérisé en ce que chacun desdits éléments comprend un récepteur photosensible.