FR 2563955 A1 19851108 FR 8506364 A 19850425 La présente invention concerne un circuit retardateur de signaux numériques qui comporte plusieurs sections retardatrices qui retardent chacune indépendamment un signal d'entrée numérique pendant une durée voulue. Par exemple, des signaux numériques émanant d'un géné- rateur de configurations numériques sont appliqués à un circuit numérique à vérifier. Dans ce cas, il est commode de faire varier indépendamment la phase de chaque bit des signaux numériques paral- lèles venant du générateur de configurations, c'est-à-dire de retarder chaque bit des signaux numériques indépendamment pendant une durée voulue selon les caractéristiques du circuit numérique soumis à l'essai. Même si le signal numérique est unique, il est commode de produire plusieurs signaux de sortie numériques retar- dant le signal numérique unique pendant des durées différentes. A cet effet, il est besoin d'un circuit retardateur de signaux numé- riques possédant plusieurs sections numériques. Dans un circuit retardateur de signaux numériques classique, chacune des sections retardatrices comporte un moyen retardateur variable. Ce moyen retardateur variable comprend plusieurs dispositifs retardateurs (par exemple des lignes à retard, des lignes à retard à paramètres répartis, des dispositifs actifs comme des amplificateurs tampons, des portes logiques, etc.) qui sont connectés en série afin de retarder un signal numérique d'entrée, et un moyen de sélection servant à sélectionner l'un des signaux de sortie des dispositifs retardateurs afin d'ajuster la durée de retard. Puisque le circuitclassique nécessite les différents dispositifs retardateurs et le moyen de sélection pour chaque section retardatrice, plus le nombre des sections retardatrices augmente, et plus le nombre des dispositifs retardateurs augmente. Ainsi, le circuit devient coûteux et complexe. Il est nécessaire que les retards des dispositifs retardateurs contenus dans les sections retardatrices soient égaux entre eux de manière à accorder les caractéristiques de retard des sections retardatrices. Toutefois, il est difficile d'accorder les caractéristiques de nombreux dis- positifs retardateurs. Selon L'invention, un circuit retardateur de signaux numériques comporte un-seul groupe d'un ou plusieurs dispositifs retardateurs permettant de retarder plusieurs signaux numériques d'entrée. L'unique groupe du ou des dispositifs retardateurs produit plusieurs signaux de sortie (y compris un signal non retardé) en retardant un signal d'horloge pendant des durées voulues différentes, et il est utilisé en commun pour plusieurs sections retardatrices. Chacune des sections retardatrices comporte un moyen de sélection servant à sélectionner l'un des signaux de sortie du ou des dis- positifs retardateurs communs et un moyen de verrouillage servant à verrouiller le signal numérique d'entrée en réponse au signal de sortie du moyen de sélection. Puisque le moyen de sélection est prévu dans chacune des sections retardatrices, la durée de retard peut être ajustée pour toutes les sections retardatrices. Les dispositifs retardateurs sont communs à toutes les sections retar- datrices, si bien que les caractéristiques de retard des sections retardatrices sont égales entre elLes et que Le circuit retardateur devient compact et peu coûteux. Il faut noter que la durée maximale de retard du signal d'horloge est comprise dans une période du signal numérique d'entrée possédant la période minimale. C'est donc un but de l'invention de proposer un dispo- sitif retardateur de signaux numériques perfectionné servant à re- tarder plusieurs signaux numériques d'entrée indépendamment pendant des durées différentes au moyen d'un unique groupe de dispositifs retardateurs. Un autre but de l'invention est de proposer un circuit retardateur de signaux numériques perfectionné comportant plusieurs sections retardatrices qui présentent les mêmes caractéristiques de retard. Un autre but de l'invention est de proposer un circuit retardateur de signaux numériques perfectionné qui est compact et peu coûteux par rapport à la technique antérieure. La description suivante, conçue à titre d'illustration de l'invention, vise à donner une meilleure compréhension de ses caractéristiques et avantages; elle s'appuie sur les dessins annexés,' parmi lesquels: - la figure 1 est un schéma de principe d'un premier mode de réalisation préféré selon l'invention; - la figure 2 est un diagramme temporel servant à expliquer le fonctionnement du mode de réalisation de la figure 1; et - la figure 3 est un schéma de principe d'un générateur de configurations numériques comportant un deuxième mode de réali- sation préféré selon l'invention. Il est représenté sur la figure 1 un schéma de principe d'un premier mode de réalisation selon l'invention. Une borne 10 d'entrée de signal d'horloge est connectée à un circuit série constitué de dispositifs retardateurs 12 à 18. Ces dispositifs retardateurs sont par exemple des lignes à retard, des lignes à retard à paramètres répartis, une ligne à retard comportant des prises intermédiaires, ou bien des dispositifs actifs, par exemple des amplificateurs tampons ou des portes logiques. Dans la ligne retardatrice comportant les prises inter- médiaires, chaque partie retardatrice fait fonction d'un dispositif retardateur. Les durées de retard des dispositifs retardateurs peuvent être égales entre elles ou peuvent être différentes les unes des autres. Chaque borne d'entrée D4 à DO de multiplexeurs à 26, faisant fonction de moyens de sélection, est respectivement connectée à la borne d'entrée 10 et aux extrémités de sortie des dispositifs retardateurs 12 à 18. Dans chacun des multiplexeurs 20 à 26, la borne de sortie Q se connecte à l'une des bornes d'entrée DO à D4 en réponse à un signal de commande appliqué à la borne de com- mande S. Des bascules 28 à 34 de type D, faisant fonction de moyens de verrouillage, possèdent des bornes d'entrée D respectivement destinées à recevoir des signaux numériques d'entrée de la part de! bornes 36 à 42 et elles possèdent des bornes d'horloge respectivement destinées à recevoir les signaux de sortie Q des multiplexeurs 26. Il faut noter qu'un unique signal d'entrée numérique peut être appliqué aux bornes d'entrée D de toutes les bascules 28 à 34. Les bornes de sortie Q des bascules 28 à 34 sont respectivement connectées à des bornes de sortie 44 à 50. Chaque combinaison d'un des multi- plexeurs 20 à 26 et d'une des bascules 28 à 34 constitue une sec- tion retardatrice. On va maintenant décrire le fonctionnement du mode de réalisation de la figure 1 en relation avec des formes d'onde présentées sur la figure 2. Lorsqu'un signal d'horloge A est appliqué à la borne d'horloge 10 et est retardé par les dispositifs retarda- teurs 12 à 18, les signaux de sortie retardés de ceux-ci sont tels que présentés par les formes d'onde B à E. Dans ce mode de réa- lisation, les durées de retard des dispositifs retardateurs sont les mêmes. Puisque les structures des sections retardatrices sont identiques, on ne discutera que la section retardatrice 20-28. Un signal d'entrée numérique F est appliqué à la borne d'entrée 36, o une période du signal d'entrée F (période d'horloge permettant de produire le signal F) est plus longue que la période du signal d'horloge E retardé par rapport au signal d'horloge A (durée totale de retard des dispositifs retardateurs 12 à 18). Lorsque le multi- plexeur 20 sélectionne le signal d'horloge A en fonction du signal de commande, la bascule 28 verrouille le signal d'entrée numérique F en réponse au flanc antérieur du signal d'horloge A, et le signal de sortie numérique présent sur la borne 44 est d'une forme d'onde G. Lorsque le multiplexeur 20 sélectionne le signal d'horloge B, un signal numérique H est obtenu sur la borne 44. Le signal de sortie H est retardé par rapport au signal de sortie G pendant la durée de retard du dispositif retardateur 12. De façon identique, lorsque le multiplexeur 20 sélectionne le signal d'horloge C, le signal de sortie numérique I est obtenu. Le signal de sortie I est retardé par rapport au signal de sortie G pendant la durée de retard totale des dispositifs retardateurs 12 et 14. Lorsque le multiplexeur 20 sélectionne le signal d'horloge D, le signal de sortie numérique J est retardé par rapport au signal de sortie G pendant la durée de retard totale des dispositifs retardateurs 12 à 16. Lorsque le signal d'horloge E est sélectionné, le signal de sortie numérique K est retardé pendant la durée totale de retard des dispositifs retarda- teurs 12 à 18. Les sections retardatrices 22-30, 24-32 et 26-34 fonctionnent de la manière ci-dessus décrite. Lorsque les multi- plexeurs 20 à 26 sélectionnent le signal d'horloge A, les durées de retard des signaux de sortie numériques ne sont pas nulles par rap- port aux signaux d'entrée numériques si les signaux d'entrée ne sont pas en phase avec le signal d'horloge A. Toutefois, ceci n'affecte pas les relations relatives de toutes les sections retardatrices, parce que ceci affecte toutes les sections retar- datrices. Comme discuté ci-dessus, on peut ajuster les déphasages des signaux de sortie numériques présents sur les bornes 44 à 50 en commandant indépendamment les durées de retard de chacune des sections retardatrices. La figure 3 montre un schéma de principe d'un généra- teur de configurations numériques utilisant un deuxième mode de réalisation de l'invention. Des dispositifs identiques à ceux de la figure 1 sont désignés par les mêmes numéros de référence, et seules les différences existantes seront discutées. Un générateur 52 de signaux d'horloge de référence, par exemple un oscillateur à cristal, produit un signal d'horloge devant être appliqué au dispositif re- tardateur 12 et aux multiplexeurs 20 à 26. Des amplificateurs tampons 54 à 58 sont prévus entre les dispositifs retardateurs respectifs afin de compenser l'atténuation du signal d'horloge par les dispositifs retardateurs. Les amplificateurs tampons ne sont pas reliés aux côtés d'entrée des multiplexeurs 20 à 28, puisque les multiplexeurs ont une fonction tampon. Un circuit de commande 60 applique les signaux de commande de sélection aux multiplexeurs 20 à 26. Un diviseur de fréquence variable 62 divise la fréquence du signal d'horloge venant du générateur 52 de signaux d'horloge si cela est nécessaire, et le signal de sortie du diviseur 62 est ap- pliqué à un compteur d'adresse 64. Une mémoire 66 emmagasine une configuration numérique parallèle à quatre bits, et la configuration numérique est lue séquentiellement dans cette mémoire sous commande du signal d'adresse venant du compteur d'adresse 64. Chaque bit de la configuration numérique lue est appliqué à la borne d'entrée D de chacune des bascules 28 à 34. Les amplificateurs tampons 68 à 74 sont connectés entre les bornes de sortie Q des bascules 28 à 34 et les bornes de sortie 44 à 50, respectivement. Dans le mode de réalisation de la figure 3, les signaux de sortie venant de la mémoire 66 sont les signaux d'entrée numériques appliqués au circuit retardateur. Il est possible de modifier la fré- quence des signaux d'entrée-numériques en modifiant Le rapport de division du diviseur de fréquence 62. Puisque la fréquence d'horloge divisée est inférieure à la fréquence d'horloge du générateur 52 de signaux d'horloge, un fonctionnement erroné ne peut pas se produire par suite du changement de fréquence si la durée totale de retard des dispositifs!retardateurs 12 à 18 est fixée de manière à être plus courte que la période du signal d'entrée numérique produit avec le signal d'horloge non retardé. Il faut noter que les signaux d'entrée numériquessont synchronisés avec le signal d'horloge. Si les durées de retard de propagation des amplificateurs tampons 54 à 58 ne peuvent pas être négligées par rapport aux dispositifs re- tardateurs 12 à 18, il faut alors les prendre en considération. Alors, la configuration numérique constituée des bits qui possèdent les différences de retard voulues (déphasages) peut être obtenue sur les bornes de sortie 44 à 50. Comme précédemment décrit, l'invention utilise un seul groupe de dispositifs retardateurs en commun pour les diffé- rentes sections retardatrices, de sorte qu'il n'y a pas de disper- sion des durées de retard dans les sections retardatrices et qu'il est possible de réduire le nombre des dispositifs retardateurs. Ainsi, les caractéristiques du circuit retardateur sont stables, et sa structure est simple et peu coûteuse. L'invention est efficace lorsqu'un degré élevé de précision est nécessaire pour la durée du retard ou lorsque Le nombre des sections retardatrices est grand. -Alors que la demanderesse a présenté et décrit ci-dessus les modes de réalisation préférés de l'invention, il apparaîtra clai- rement à l'homme de l'art que de nombreuses variantes et modifications peuvent être apportées dans les limites de L'invention. Par exemple, il est possible de souhaiter un nombre quelconque de sections re- tardatrices, et le moyen de sélection peut être une combinaison de portes logiques ou un commutateur mécanique, à la place du multi- plexeur. Le moyen de verrouillage peut être une bascule J-K. Les amplificateurs tampons insérés entre les dispositifs retardateurs peuvent être de simples amplificateurs ou des circuits de porte. Il est possible de prévoir des dispositifs retardateurs de compen- sation de retard comme étages suivant les moyens de verrouillage pour compenser les retards de propagation des moyens de sélection et des moyens de verrouillage. Le signal de sortie d'un unique moyen de sélection peut commander les différents moyens de ver- rouillage. Les moyens retardateurs peuvent être des dispositifs retardateurs connectés en parallèle qui présentent des durées de retard différentes. Si L'on utilise une ligne à retard comme dis- positif retardateur, son impédance caractéristique doit être prise en compte. Si plusieurs circuits retardateurs selon l'invention sont connectés en série, iL est possible de retarder le signal d'entrée numérique pendant une durée plus longue qu'une période. Il est possible d'utiliser un seul dispositif retardateur, et le moyen de sélection peut sélectionner le signal d'horloge non retardé ou le signal d'horloge retardé. Bien entendu, l'homme de l'art sera en mesure d'ima- giner, à partir du circuit retardateur dont la description vient d'être donnée à titre simplement illustratif et nullement limitatif, diverses autres variantes et modifications ne sortant pas du cadre de l'invention. 2563-955 R E V E N D I C A T I ON S 1. Circuit retardateur de signaux numériques, caractérisé en ce qu'il comprend: un dispositif retardateur (12 à 18) servant à retarder un signal d'horloge; un premier et un deuxième moyen de sélection (20 à 26) sélectionnant chacun une des bornes d'entrée et de sortie dudit dispositif retardateur; et un premier et un deuxième moyen de verrouillage (28 à 34) servant à verrouiller des signaux d'entrée numériques en réponse à des signaux de sortie desdits premier et deuxième moyens de sélec- tion, respectivement. 2. Circuit retardateur de signaux numériques seLon la revendication 1, caractérisé en ce que Ledit moyen de sélection est un multiplexeur. 3. Circuit retardateur de signaux numériques selon la revendication, caractérisé en ce que ledit moyen de verrouillage est une bascule.