FR 2562739 A1 19851011 FR 8405483 A 19840406 AMPLIFICATEUR DIFFERENTIEL A LARGE BANDE A DOUBLE CONTRE-REACTION DE MODE COMMUN La présente invention concerne les amplificateurs différentiels à large bande, capables par exemple de travailler jusqu'à des fréquences de l'ordre de 20 mégahertz. Un type d'amplificateur connu est représenté à la figure I1: il comprend un étage différentiel pour l'obtention d'un gain désiré et un étage suiveur de tension, à gain unitaire, pour l'adaptation d'impédance par rapport à la charge qui sera placée en sortie. De plus, l'amplificateur comporte une branche de contre-réaction de mode commun par laquelle on réinjecte d'une certaine manière dans l'étage différentiel un signal représentant l'amplitude du signal présent sur l'une des sorties de l'étage différentiel. Plus précisément, sur le schéma de la figure 1, l'étage différentiel comprend une branche de polarisation commune alimen- tant en courant deux branches différentielles; les branches diffé- rentielles comprennent chacune un transistor MOS d'entrée (TI pour la première branche, T2 pour la seconde) en série avec un transistor MOS de charge (T3, T4 respectivement) ayant sa grille reliée à sa source s'il s'agit d'un transistor de type déplété (à tension de seuil négative) ou sa grille reliée a son drain s'il s'agit d'un transistor enrichi (à tension de seuil positive); ici, T3 et T4 sont des transistors déplétés; les entrées El et E2 de l'étage différentiel sont les grilles des transistors TI et T2; les sorties Sl et 52 sont respectivement le point de jonction des transistors TI et T3 de la première branche et le point de jonction des transistors T2 et T4 de la seconde. La branche de polarisation commune est constituée par un transistor MOS T5 relié entre une première borne d'alimentation A du circuit et les sources réunies des transistors d'entrées TI et T2. Les branches différentielles sont reliées par les drains des transis- tors de charge T3 et T4 à une deuxième borne d'alimentation B. L'étage suiveur d'adaptation d'impédance comprend deux tran- sistors MOS T6 et T7 en série entre les bornes A et B, le transistor T7, relié à la borne A, recevant sur sa grille une tension de polarisation Vp et le transistor T6, relié à la borne B, recevant sur sa grille la première sortie SI de l'étage différentiel. La sortie S de l'amplificateur est prise au point de jonction du drain du transistor T7 et de la source du transistor T6. La branche de contre-réaction de mode commun, qui sert à stabiliser les niveaux de sortie sur les bornes SI et S2 en modifiant le courant dans la branche de polarisation commune, comprend deux transistors T8 et T9 montés comme un étage suiveur entre la deuxième sortie S2 de l'étage différentiel et la grille de commande du transistor T5 de la branche commune; le transistor T8 a son drain relié à la borne B, sa grille au point 52, sa source au drain du transistor T9 et à la grille du transistor T5; le transistor T9 a sa source reliée à la borne A et sa grille alimentée par une tension de polarisation qui peut être la même (Vp) que celle du transistor T7. Dans d'autres schémas d'amplificateurs il est connu qu'on peut aussi prévoir une double contre-réaction de mode commun en plaçant un autre transistor en parallèle sur le transistor T5, cet autre transistor ayant sa grille commandée par la sortie S1 à travers un suiveur de tension. Par ailleurs, un problème essentiel dans les amplificateurs à large bande est d'éviter leur oscillation à des fréquences élevées lorsqu'ils sont bouclés en gain unitaire. Par exemple, un amplifi- cateur présentant un gain supérieur à l'unité dans une bande passante de l'ordre de 20 MHz pourra présenter un risque d'oscil- lation à 80 MHz si sa courbe de réponse en fréquence est telle qu'à MHz il possède un gain supérieur ou égal à I tout en présentant une rotation de phase de 180 à cette fréquence. Pour éviter ce genre d'oscillation on est conduit à diminuer artificiellement la fréquence de coupure principale de l'amplifi- cateur; à titre d'exemple, on a représenté à la figure 1 l'intro- duction d'une capacité CI (en pointillés) que l'on a pu essayer de placer entre la sortie SI (celle qui attaque l'Pétage suiveur) et la deuxième borne d'alimentation B pour réduire le risque d'oscillation. Mais on se heurte vite à une difficulté: en plaçant cette capacité, on diminue globalement la bande passante de l'amplifi- cateur et on ne remplit donc plus les spécifications voulues, notamment en ce qui concerne le temps de montée de l'ampli- ficateur. Ainsi, en voulant supprimer le risque d'oscillation à 80 MHz pour un amplificateur dont la bande passante s'étendait jusqu'à 20 MHz, on est amené à descendre la bande passante au dessous de MHz, ce qu'on ne veut pas faire. Ce problème est très général pour les amplificateurs à large bande et ne peut pas être résolu de manière totalement satis- faisante, les risques d'oscillation apparaissant d'autant plus que la bande passante doit être plus élevée et que le gain lui aussi doit être plus élevé. Seuls des compromis permettent d'atteindre les spécifi- cations que l'on se fixe. La présente invention propose une nouvelle astuce pour repousser le risque d'oscillation en maintenant le produit gain x bande passante aussi large que possible (ce produit étant une grandeur caractéristique des performances de l'amplificateur). Selon l'invention, dans un amplificateur tel que celui qui vient d'être décrit en référence à la figure 1, on prévoit d'une part une deuxième branche de contre-réaction de mode commun, similaire à la première, entre la première sortie SI de l'Pétage différentiel et la grille d'un transistor placé en parallèle avec le transistor T5 de la branche commune de polarisation, et d'autre part une capacité entre la deuxième sortie S2 et la deuxième borne d'alimentation B, cette capacité étant telle que la capacité équivalente entre la deuxième sortie S2 et la deuxième borne d'alimentation B soit nettement supérieure à la capacité équivalente entre la première sortie SI et la deuxième borne d'alimentation B. La réduction du risque d'oscillation est tout particulièrement importante si on prévoit que la conductance des transistors de charge T3, T4 est largement inférieure à la conductance des transistors d'entrée T1, T2. L'ordre de grandeur de la capacité équivalente entre S2 et B peut être d'environ 3 à 6 fois la capacité équivalente entre SI et B. De préférence, on placera à la fois une capacité de compen- sation entre S1 et B, et une autre, nettement plus importante, entre 52 et B. D'autres caractéristiques et avantages de l'invention apparai- tront à la lecture de la description détaillée qui suit et qui est faite en référence aux dessins annexés dans lesquels: - la figure I déjà décrite, représente un amplificateur de la technique antérieure, - la figure 2 représente l'amplificateur selon Pinvention. Sur la figure 2, les éléments déjà décrits de la figure I sont rigoureusement repris avec les mêmes références et les mêmes liaisons entre eux. La différence se situe dans l'adjonction d'une capacité C2 entre la borne B et la deuxième sortie S2 (celle qui n'est pas reliée à l'entrée de l'étage suiveur de sortie T6, T7), et dans l'adjonction d'une deuxième branche de contre-réaction de mode commun entre la sortie S1 et la branche commune de polarisation. La branche commune comprend maintenant non pas un seul transistor T5, mais deux transistors en parallèle T5 et T10 (drains réunis et sources réunies), la grille du transistor T10 étant reliée au point de jonction de deux transistors TII et T12 connectés en série entre les bornes A et B et constituant la deuxième branche de contre-réaction de mode commun. Le transistor TII, relié à la borne B, a sa grille commandée par la première sortie SI (celle qui est reliée par Pétage suiveur à la sortie S de l'amplificateur). Le transistor T12, relié à la borne A, a sa grille polarisée par une tension de polarisation qui peut être la tension Vp déja men- tionnée. Enfin, une capacité CI peut être connectée entre la sortie SI et la borne B (comme d'ailleurs à la figure 1), pourvu cependant que la somme C'I des capacités équivalentes vues entre les points SI et B (incluant CI, ainsi que les capacités parasites des transistors T3, T6, TUI notamment) reste nettement inférieure à la somme C'2 des capacités équivalentes vues entre les points S2 et B (incluant C2 ainsi que les capacités parasites des transistors T4, T8 notamment). On peut montrer, par des calculs fondés sur des modélisations électriques simples des transistors, que les capacités C1 et C2 agissent d'une part pour abaisser le pôle principal de la fonction de transfert de l'amplificateur à une fréquence liée à C'I + C'2, de même d'ailleurs que la capacité C1 le faisait dans le schéma de la figure I1; mais de plus les capacités CI et C2 introduisent un couple pôle-zéro o le zéro est à fréquence plus basse que le pôle lorsque C'2 est nettement supérieur à C'[ car la fréquence du zéro est essentiellement liée à 1/C'2 tandis que la fréquence du p8le est liée à 1 (l/C'i + I/C'2). L'avance de phase introduite par ce couple p8le-zéro, o le zéro est à plus basse fréquence que le pôle, entratne un recul du risque d'oscillation sans réduction du gain de l'amplificateur. L'abaissement du pôle principal réduit aussi ce risque en réduisant la bande passante et le temps de montée de l'amplificateur, mais on peut, contrairement à ce qui était le cas dans le schéma de la figure 1, éviter une réduction excessive de la bande passante en limitant la somme C'I + C'2 et en cherchant à obtenir l'effet principal de réduction du risque d'oscillation par un déséquilibre important de C'I et C'2 (avec C'2 supérieur à C'I) plutôt que par une simple augmentation de la somme C'I + C'2. On pourrait montrer que dans un schéma tel que celui de la figure 1, l'introduction d'une autre capacité C2 entre S2 et B ne servirait qu'à déstabiliser l'amplificateur en introduisant un couple pôle-zéro ou le pôle est à plus basse fréquence que le zéro. Seule l'augmentation de la capacité Ci (entre Si1 et B) et surtout pas l'augmentation de la capacité C2 contribue à abaisser le risque d'oscillation, mais par abaissement de la fréquence du pôle principal, donc avec réduction de la bande passante et du temps de montée de l'amplificateur. Cette amélioration apportée par l'invention se fait tout parti- culièrement sentir lorsque la conductance des transistors d'entrée TI, T2 de l'étage différentiel est nettement supérieure a celle des transistors de charge (T3, T4) et c'est pourquoi on choisit de préférence pour ces derniers des transistors de type déplété (tension de seuil négative) ayant leur grille reliée à leur source. A titre d'exemple, la capacité Cl peut être de 0,3 picofarad (de l'ordre de grandeur des capacités parasites) et la capacité C2 de 1,5 picofarad, pour un amplificateur de temps d'établissement de 40 nanosecondes (de 0 à 2 volts à quelques millivolts près), cet amplificateur étant destiné à un convertisseur numérique-analogique rapide. REVENDICATIONS 1. Amplificateur différentiel comprenant un étage différentiel et un étage suiveur, l'étage différentiel comprenant une branche commune reliée entre une première borne d'alimentation (A) et le point de jonction de deux branches différentielles reliées par ailleurs à une deuxième borne d'alimentation (B), la branche commune comportant deux transistors en parallèle (T5, T10) dont les grilles sont commandées séparément, et chaque branche différentielle comportant un transistor d'entrée (T1, T2) en série avec un tran- sistor de charge (T3, T4), l'étage différentiel ayant deux entrées (El, E2), respectivement reliées aux grilles des transistors d'entrée (T1, T2) des branches différentielles, et deux sorties (SI, 52) qui sont les points de jonction des transistors d'entrée (TI, T2) avec les tran- sistors de charge (T3, T4), la première sortie (SI) étant reliée à l'entrée de l'étage suiveur (T6, T7) et la sortie de l'étage suiveur constituant la sortie de l'amplificateur, caractérisé en ce qu'il est prévu deux branches de contre-réaction de mode commun cons- tituées chacune par un étage suiveur relié entre une sortie respec- tive (SI, S2) de l'étage différentiel et la grille d'un transistor respectif (T5, TIO) de la branche commune, une capacité (C2) étant connectée entre la deuxième sortie (S2) de l'étage différentiel et la deuxième borne d'alimentation (B), de telle sorte que la capacité équivalente (C'2) entre cette deuxième sortie (S2) et la deuxième borne d'alimentation (B) soit nettement supérieure à la cpQcité équivalente (C'l) entre la première sortie (SI) et la deuxièmrne borne d'alimentation (B). 2. Amplificateur différentiel selon la revendication 1, carac- térisé en ce qu'une autre capacité (Cl) est connectée entre la première sortie (SI) de l'étage différentiel et la deuxième borne d'alimentation (B). 3. Amplificateur différentiel selon l'une des revendications 1 et 2, caractérisé en ce que les transistors de charge (T3, T4) de l'étage différentiel sont des transistors de type dépiété ayant leur grille reliée à leur source.