FR 2568386 A1 19860131 FR 8500086 A 19850104 La présente invention concerne les circuits de référence de tension à bande interdite, et elle porte plus particulièrement sur de tels circuits ayant une lar- geur de bande très supérieure à ce qu'on peut obtenir avec des circuits à bande interdite antérieurs. On utilise couramment des circuits à bande in- terdite dans des circuits intégrés pour produire des ten- sions de référence invariantes vis-à-vis de la tempéra- ture qui sont employées de façon interne dans le circuit intégré dans divers buts, comme par exemple en tant que tensions de référence ou que tensions de polarisation. Les divers circuits de référence de tension à bande inter- dite connus présentent divers inconvénients. La plupart de ces circuits sont très complexes et occupent une fraction importante de l'aire d'une puce de semiconducteur. Certains des circuits de référence de tension à bande interdite an- térieurs n'ont pas un gain en tension approprié et sont donc excessivement sensibles à des variations des courants de charge que le circuit à bande interdite doit fournir à un circuit de charge. Certains des circuits de référen- ce de tension à bande interdite antérieurs ne sont capa- bles de générer qu'une tension de référence particulière, et on ne peut pas les régler pour produire des tensions de référence accrues, de valeur plus élevée, indépendantes de la température. L'état de la technique est indiqué de façon générale dans les brevets des E.U.A. nO Rè-30586, 4 325 017, 4 249 122, 4 339 707 et 4 064 448. Le circuit antérieur connu de la demanderesse qui est le plus proche de celui de l'invention est décrit dans une demande de bre- vet conjointe et cédée à la demanderesse, intitulée "IMPROVED BANDGAP REFERENCE CIRCUIT", déposée le 25 mai 1984 par Stephen R. Burnham et Paul M. Henry. Tous les circuits à bande interdite antérieurs les plus proches de celui de l'invention utilisent des tran- sistors PNP latéraux en tant que dispositifs actifs dans les voies de signal des étages amplificateurs qui amplifient des différences entre les signaux d'entrée différentiels d'une cellule de bande interdite. L'utilisation de tran- sistors PNP latéraux limite sévèrement la largeur de ban- de des étages amplificateurs, à moins qu'on n'utilise des techniques nécessitant des circuits complexes, du fait que la largeur de bande des transistors PNP latéraux dans la technologie actuelle des circuits intégrés est limitée à environ un mégahertz. Ceci constitue une limitation impor- tante des circuits à bande interdite antérieurs, du fait que les applications modernes des circuits à bande inter- dite conduisent à leur utilisation dans des circuits inté- grés qui commandent des systèmes qui sont soumis à des courants transitoires de fréquence élevée. Si le circuit à bande interdite a une faible largeur de bande, les ten- sions transitoires présentes sur une tension de noeud de référence générée par le circuit à bande interdite et com- mandant d'autres circuits critiques sont filtréoeset tendent à s'amortir lentement en produisant des ondulations, ce qui entratne un fonctionnement défectueux des circuits dans le système commandé. Les circuits de référence à ban- de interdite doivent donc avoir des largeurs de bande éle- vées, pour une raison qui est précisément identique à celle pour laquelle les circuits régulateurs de tension doivent de façon générale avoir une largeur de bande élevée, c'est- à-dire pour qu'ils puissent présenter une récupération très rapide après la présence de courants de charge transitoires. Les étages amplificateurs à transistors PNP la- téraux qui sont utilisés en relation avec certains circuits de référence de tension à bande interdite antérieurs, peu- vent être utilisés commodément avec la technologie courante des circuits intégrés bipolaires, et certains de ces cir- cuits, comme celui mentionné dans la demande de brevet con- jointe de Burnham/Henry, doivent être conçus avec soin pour atteindre des gains suffisamment élevés. Il demeure donc un besoin portant sur un cir- cuit de référence de tension à bande interdite perfec- tionné, simple et à grande largeur de bande, procurant une tension de référence accrue et indépendante de la tem- pérature qui soit très stable et qui ait une réponse à des variations de charge transitoires qu'il est possible de prévoir de façon très précise. L'invention a donc pour but de procurer un cir- cuit de référence de tension à bande interdite de type per- fectionné, ayant une largeur de bande très supérieure à celle de circuits de référence de tension à bande interdi- te antérieurs. Un autre but de l'invention est de procurer un circuit de référence de tension à bande interdite qui soit économique, qui ait une grande largeur de bande et dont on puisse prévoir avec précision les caractéristiques de récupération en présence de variations transitoires de la charge. Brièvement, et conformément à l'un de ses mo- des de réalisation, l'invention procure un circuit de ré- férence à bande interdite à grande largeur de bande qui comprend une cellule de bande interdite ayant des première et seconde entrées différentielles, la première de ces en- trées étant connectée de façon à recevoir une tension de référence, un circuit de rapport résistif destiné à appli- quer une "tension thermique" à la seconde entrée différen- tielle de la cellule de bande interdite, un circuit de char- ge dans la cellule de bande interdite, destiné à produire un signal amplifié représentatif d'un déséquilibre de cou- rant dans la cellule de bande interdite, et des circuits destinés à amplifier à nouveau le signal pour produire une tension de référence de sortie, dans lequel le signal am- plifié ne passe que par des transistors NPN verticaux dans le circuit de charge et le circuit amplificateur. Le cir- cuit de tension de référence à bande interdite et à grande largeur de bande comprend également un circuit de réac- tion qui réagit à la tension de référence de sortie en produisant un signal de réaction et en l'appliquant au circuit de rapport résistif, pour établir et pour corriger la tension thermique. Le mode de réalisation de l'inven- tion qui est décrit utilise un circuit miroir de courant PNP en tant que dispositif de charge à courant constant dissymétrique pour un c8té de la cellule de bande inter- dite, un circuit à charge d'émetteur de type NPN pour iso- ler la sortie dissymétrique de la cellule de bande inter- dite et pour appliquer son signal à l'entrée d'un étage amplificateur ayant un transistor NPN actif et un tran- sistor de charge à courant constant branché en miroir de courant, de type PNP. Le signal amplifié est isolé par un transistor NPN à charge d'émetteur et il est appliqué à un transistor NPN de réaction et à un circuit diviseur qui effectue une division résistive de la tension de réfé- rence de sortie qui est appliquée au circuit de rapport résistif. Le circuit de rapport résistif est réglé de fa- çon à réaliser une compensation précise du coefficient de température négatif de la tension VBE du transistor NPN de réaction. L'invention sera mieux comprise à la lecture de la description qui va suivre d'un mode de réalisation, don- né à titre d'exemple non limitatif. La suite de la descrip- tion se réfère aux dessins annexés sur lesquels:. - la figure i est un schéma simplifié d'un circuit de référence de tension à bande interdite; la figure 2 est un schéma de circuit détaillé d'un mode de réalisation de l'invention; et la figure 3 est un graphique utile à la descrip- tion du fonctionnement des circuits des figures 1 et 2. En considérant maintenant la figure 1, on voit un circuit générateur de tension de référence à bande inter- dite, 1, qui comprend une cellule de bande interdite encadrée par les lignes en traits mixtes 2. La cellule de bande interdite 2 comprend un transistor NPN 33 dont la base est connectée au conducteur 101 et dont l'émetteur est connecté à un circuit de source à courant constant 3. L'émetteur du transistor 33 est également connecté à l'émetteur du transistor 34, dont la base est connectée au conducteur de masse 5. Les quatre flèches symbolisant l'émetteur du transistor 34 indiquent que son aire d'émet- teur est quatre fois plus grande que celle du transistor 33. Le collecteur du transistor 33 est connecté au moyen d'un conducteur 6 et d'une résistance 17 à un conducteur d'alimentation en tension +V. De façon similaire, le col- lecteur du transistor 34 est connecté au conducteur +V par un conducteur 7 et une résistance 18. La base du transistor 33 est connectée par le conducteur 101 et la résistance 21 au conducteur de réac- tion 103, et elle est également connectée par la résistan- ce 16 au conducteur de masse 5. Les conducteurs 6 et 7, qui constituent les bornes de sortie de la cellule de bande interdite 2, sont respectivement connectés aux entrées positive et négative de l'amplificateur à gain élevé 8. La sortie de l'amplifi- cateur 8 est connectée au conducteur 37, auquel est appli- quée la tension de sortie VREF. Une résistance 19 est connectée entre le conduc- teur 37 et le conducteur 102, sur lequel apparaît,une ten- sion de bande interdite VBG. Une résistance 20 est connectée entre le conducteur 102 et le conducteur de masse 5. Le conducteur 102 est également connecté à la base du transis- tor NPN de réaction 36, dont le collecteur est connecté à +V, et dont l'émetteur est connecté au conducteur de réac- tion 103. On notera que la structure précédente, représen- tée sur la figure 1, est envisagée non pour décrire précisé- ment l'invention, mais pour faciliter la description du fonc- tionnement fondamental du circuit à bande interdite, dont un mode.de réalisation particulier constitue la présente invention et qui est représenté sur la figure 2. Le fonc- tionnement du circuit de la figure 2 est similaire à celui du circuit simplifié de la figure 1. Sur la figure 1, le fonctionnement fondamental est le suivant. L'amplificateur 8 détecte toute différence de faible valeur entre les tensions sur les conducteurs 6 et 7, et il fait varier VREF en lui donnant une valeur qui est renvoyée en réaction et force VTH à avoir une valeur pour laquelle les conducteurs 6 et 7 sont précisément à la même tension. On suppose que les valeurs des résistances 17 et 18 sont égales. Le gain très élevé de l'amplificateur 8 force donc la circulation de courants égaux dans les tran- sistors 33 et 34. Les résistances 19 et 20 remplissent la fonction qui consiste à "accroître proportionnellement" la tension VBG sur le conducteur 102, pour établir la valeur de réfé- rence VREF. On peut exprimer ceci différemment en disant que VREF est divisée conformément au rapport entre la ré- sistance 19 et la résistance 20, pour établir la valeur de la tension de bande interdite VBG qui est appliquée à la base du transistor de réaction 36. A ce point, il faut avoir à l'esprit qu'un but du circuit de tension de référence à bande interdite 1 est de produire pour VREF un niveau qui soit indépendant de la tem- pérature. La tension base-émetteur du transistor de réac- tion36 n'est cependant pas indépendante de la température, et elle diminue en fait lorsque la température augmente, comme l'indique la courbe 39 sur la figure 3. Sur la figure 3, la variation nulle désirée de la tension de bande inter- dite VBG sur le conducteur 102 est indiquée par la référence 38. La référence 44 désigne la région hachurée sur la figure 3 qui représente la différence entre la courbe 39 et la cour- be 38, et représente la valeur de la tension au noeud 103. On notera ensuite que la tension sur le oonduc- teur 101, c'est-à-dire la tension VTH, est égale à (kT/q)Log(N), en désignant par N le rapport entre l'aire de l'émetteur du transistor 34 et l'aire de l'émetteur du transistor 33. On peut voir que la valeur de VTH augmente lorsque la température augmente. L'homme de l'art verra aisément qu'on peut sé- lectionner le rapport entre la résistance 21 et la résis- tance 16 de fagon que la variation de la tension de réac- tion sur le conducteur 103 ait une pente égale mais de si- gne opposé à la pente de la ligne 39 sur la figure 3, et compense donc précisément le coefficient de température négatif de la tension base-émetteur du transistor de réac- tion 36. A ce point, on va décrire le mode de réalisa- tion détaillé de l'invention en se référant à la figure 2. La référence 1A désigne le circuit de référence de tension à bande interdite perfectionné de l'invention. Lorsque c'était possible, on a utilisé les mêmes références numé- riques pour désigner les composants identiques ou similaires sur la figure 2 et sur la figure 1. Pour certaines raisons pratiques, la structure de la cellule de bande interdite 2 sur la figure 2 est quelque peu différente de la structure représentée sur la figure 1. Premièrement, les résistances 17 et 18 représentées sur la figure 1 ont été supprimées et on trouve à la place un tran- sistor PNP latéral 9, fonctionnant en source de courant, dont l'émetteur est connecté à +V par une résistance de contre-réaction 10A, et dont le collecteur est connecté au conducteur 7. En association avec des transistors PNP laté- raux 11 et 13, le transistor PNP latéral 9 constitue un cir- cuit miroir de courant de type PNP, comme l'homme de l'art le notera aisément. La base du transistor 9 est connectée à l'émetteur du transistor 13, dont le collecteur est connec- té à -V. La base du transistor 9 est également connectée à la base du transistor 11, dont l'émetteur est connecté à +V par la résistance de contre-réaction lOB. Le collecteur du transistor 11 est connecté à la base du transistor 13 au moyen du conducteur 14, et il est également connecté au collecteur du transistor NPN 3B, qui est l'un des transis- tors de source de courant d'un circuit miroir de courant de type NPN, comprenant les transistors NPN 3A, 3B, 3C, 3D, 3E et 3F. Une source de courant 29 attaque le transis- tor connecté en diode 3F, qui établit la tension base- émetteur des transistors fonctionnant en source de courant dans ce circuit miroir de courant. Si on le désire, on peut utiliser des résistan- ces de contre-réaction en série avec les émetteurs de cha- cun des transistors NPN fonctionnant en source de courant, pour améliorer leur appariement, mais, par commodité, ces résistances ne sont pas représentées sur la figure 2. L'homme de l'art notera aisément que le collec- teur du transistor PNP source de courant 9 présente au collecteur du transistor NPN 34A une impédance très supé- rieure à celle qu'on peut obtenir par une résistance uti- lisable en pratique, comme la résistance 18 représentée sur la figure 1, dans l'état actuel de la technologie des circuits intégrés. La résistance 17 de la figure 1 n'est pas uti- lisée dans la cellule de bande interdite sur la figure 2. - Un transistor NPN 10 dont la base est connectée à une ten- sion de référence dont le niveau est supérieur de 3 chutes de tension de diode à celui du conducteur de masse 5, est connecté par son émetteur au collecteur du transistor 33A. Le transistor 10 a pour fonction d'égaliser les tensions collecteur-base des transistors 33A et 34A. Pour augmenter la tension nominale aux bornes de la résistance 16, on a utilisé l'expédient consistant à ajouter un transistor connecté en diode, 33B, identique au transistor 33A, en série avec l'émetteur du transistor NPN 33A. De façon similaire, le transistor connecté en diode 34B est connecté en série avec l'émetteur du tran- sistor 34A, dont le collecteur est connecté au conducteur 7. Les émetteurs des transistors 33B et 34B sont connectés ensemble et sont également connectés au transistor source de courant 3A, dont l'émetteur est connecté à -V. Dans le mode de réalisation préféré de l'invention, l'aire d'émet- teur du transistor 33B est égale à celle du transistor 33A, et l'aire d'émetteur du transistor 34B est égale à l'aire d'émetteur du transistor 34A. On notera que plus le rapport des aires des émetteurs des transistors 34A et 34B, vis- à-vis des aires d'émetteurs correspondantes des transis- tors 33A et 33B, est grand, moins l'atténuation de réac- tion due aux résistances 21 et 16 doit être forte; et plus l'atténuation est faible, plus la largeur de bande en boucle fermée est grande. Alors que le signal de sortie de la cellule de bande interdite représentée sur la figure i est appliqué sous la forme d'un signal d'entrée différentiel à l'ampli- ficateur 8, sur la figure 2 le signal de sortie amplifié que la cellule de bande interdite 2 produit sur le conduc- teur 7 est pris sous la forme d'un signal de sortie "dissy- métrique"; au lieu d'un signal de sortie différentiel, et il est appliqué à la base d'un transistor à charge dfémet- teur 40, dont le collecteur est connecté à +V. L'émetteur du transistor à charge d'émetteur ou séparateur 40 est connecté au conducteur 27, qui est lui- même connecté au collecteur du transistor source de courant 3C. La base du transistor 40 est également connectée à une borne du condensateur de compensation 12. L'émetteur du transistor séparateur 40 est également connecté par le con- ducteur 27 à la base d'un transistor amplificateur de se- cond étage, 41, qui est un transistor NPN, conformément à l'invention. L'émetteur du transistor NPN 41 est connecté au conducteur de masse 5, et son collecteur est connecté par le conducteur 22 à l'autre borne du condensateur de compensation 12, ainsi qu'au collecteur du transistor PNP source de courant 23. Les transistors PNP latéraux 23 et 25 forment un autre circuit miroir de courant de type PNP. Les émetteurs de ces deux transistors PNP fonctionnant en source de courant sont connectés à +V par des résistances de contre-réaction respectives O10C et 10D. Leurs bases sont toutes deux connectées par le conducteur 26 au col- lecteur du transistor 25. Le signal de sortie du second étage amplifica- teur sur la figure 2, apparait sur le conducteur 22 et il est transmis par le conducteur 22 à la base du transistor NPN à charge d'émetteur 50, dont le collecteur est connec- té à +V, et dont l'émetteur est connecté au conducteur 28. Le collecteur du transistor PNP source de cou- rant 25 est connecté par le conducteur 26 au collecteur du transistor NPN source de courant 3D. Le conducteur 28 connecte l'émetteur du transis- tor NPN à charge d'émetteur 50 au collecteur du transistor NPN miroir de courant 3E. Le conducteur 28 est également connecté à la base du transistor NPN 51, dont l'émetteur attaque le conducteur 37 sur lequel est produite la tension de référence de bande interdite accrue, VREF, indépendante de la température. Le collecteur du transistor 51 est con- necté à +V. Le conducteur 37 est connecté au collecteur du transistor NPN de réaction 36, dont l'émetteur est connecté au conducteur de réaction 103, comme sur la figure 1. Les résistances 19 et 20 et le conducteur 102 sont connectés de la même manière que sur la figure 1, et remplissent la même fonction qui consiste à accroître proportionnellement VBG pour produire VREF. Le fonctionnement en continu correspondant à l'am- plification dissymétrique effectuée par la cellule de bande interdite de la figure 2 diffère du fonctionnement de la il cellule représentée sur la figure 1, dans laquelle le circuit miroir de courant PNP comprenant les transistors 9, 11 et 13, permet au courant I2 traversant les tran- sitors 34A et 34B d'avoir une valeur de 50 microampères, de la manière déterminée par le courant Il, qui est éga- lement de 50 microampères, ce dernier étant produit par le transistor NPN 3B, fonctionnant en source ou miroir de courant, et par la source de courant 29. Le transistor NPN miroir de courant 3A, donne une valeur de 100 microampères au courant 13 qui circule dans son collecteur. Le courant 14 qui traverse les tran- sistors 33A et 34A est donc forcé à 50 microampères. Tout déséquilibre entre 12 et 14 produit par une varia- tion de la tension VTH sur le conducteur 101 est donc am- plifié sur le conducteur 7 avec un gain d'environ 500, et il est à nouveau amplifié sur le conducteur 22 avec un gain supplémentaire d'environ 2000, et une réaction est établie d'une manière analogue à celle décrite ci-des- sus en relation avec la figure 1, pour produire la correc- tion nécessaire sur le conducteur 101. Un aspect original de l'invention ci-dessus consiste dans l'utilisation exclusive de transistors NPN en tant que dispositifs actifs dans les parties amplifica- trices du circuit à bande interdite de la figure 2, com- * prenant les transistors 40, 41, 50, 51 et 36. Ces transis- tors NPN ont une fréquence de coupure très supérieure à celle des transistors PNP latéraux qu'on peut réaliser en pratique à l'heure actuelle, dans l'état présent de la tech- nique. Le tableau suivant donne des exemples de valeurs pour les résistances et le condensateur du mode de réalisa- tion de la figure 2. TABLEAU I Résistance 10A 2 kiloohms Résistance 10B 2 kiloohms Résistance 10C 2 kiloohms Résistance 10D 2 kiloohms Résistance 16 700 ohms Résistance 21 5 kiloohms Condensateur 12 2,5 picofarads Les valeurs des résistances 19 et 20 ne sont en rien critiques, et elles sont simplement choisies de façon à faire circuler un courant de polarisation approprié dans le transistor à charge d'émetteur 51, et de façon à donner le rapport d'accroissement proportionnel désiré faisant passer de la tension de bande interdite VBG à la valeur dé- sirée, indépendante de la température, de VREF. Les va- leurs précises des courants produits par les transistors NPN fonctionnant en miroir de courant 3C, 3D et 3E ne sont en rien critiques. L'homme de l'art notera qu'à la température am- biante, la valeur de VTH est d'environ 71 millivolts, si on donne la valeur 4 à N, c'est-à-dire le rapport entre les aires des émetteurs des transistors 34A et 34B, et les ai- res des émetteurs des transistors 33A et 33B. On désire de façon caractéristique que la valeur de VBG soit égale à la tension de bande interdite du sili- cium, qui est d'environ 1,14 volt. Il est souhaitable que la somme de la tension base-émetteur VBE(36) du transistor 36 et de la tension sur le conducteur 103 soit égale à la tension de bande interdite VBG. La figure 3 montre ces deux composantes de tension et leur somme, sur une plage de tem- pératures théorique. Mathématiquement, on peut extrapoler la valeur de VBE(36), pour obtenir VBG à une température égale à 0 Kelvin. A cette même température, la valeur extrapolée de VTH est égale à zéro. La partie hachurée 44 du dessin représente la tension au noeud 103, qui est égale à R21+R16 VTH, en désignant par R16 et R21 les valeurs des R16 résistances 16 et 21. Le choix approprié du rapport des résistances et de N permet à la tension au noeud 103 d'aug- menter en fonction de la température, dans un rapport tel que la tension au noeud de bande interdite 102 demeure pra- tiquement constante dans la plage intéressante, de 200 à 4000 Kelvin. Il faut noter qu'avec une analyse précise, la composante VBE(36) présente une légère courbure et que la tension de bande interdite varie légèrement en fonction de la température. On peut inclure ces effets dans la concep- tion d'ensemble du circuit de référence de la figure 2. On a trouvé que le mode de réalisation de l'in- vention décrit ci-dessus avait une très grande largeur de bande, d'environ 30 mégahertz. Ceci est très supérieur à la largeur de bande d'amplificateur de tous les circuits amplificateurs de référence de tension à bande interdite connus dans l'art antérieur, qui utilisent tous des ampli- ficateurs à un seul étage de gain, formés par des circuits PNP miroirs de courant ou des circuits de réaction de type bootstrap, qu'on appelle quelquefois des circuits miroirs de courant flottants. Ces derniers circuits ont de façon caractéristique une largeur de bande d'amplificateur infé- rieure à un mégahertz. Le circuit représenté sur la figure 2 n'exige ce- pendant pas une aire de puce de semiconducteur supérieur à celle des amplificateurs miroirs de courant flottants PNP à un seul étage, et il est beaucoup plus simple du point de vue de l'analyse des circuits. La largeur de bande améliorée du circuit représenté sur la figure 2 fait en réalité inter- venir deux étages d'amplification au lieu d'un seul. Le pre- mier étage d'amplification comprend la moitié droite de la cellule d'amplification 2 et le transistor PNP source de courant 9, et le second étage comprend le transistor NPN 41 et le transistor PNP source de courant 23. Les perfor- mances considérablement améliorées résultent du fait que le signal amplifié ne passe par aucun des transistors PNP sources de courant; ces transistors font simplement fonction de dispositifs de charge à impédance élevée. La fréquence de coupure des transistors NPN verticaux dans les circuits intégrés bipolaires est de façon caractéristi- que supérieure à 500 mégahertz. Pour les transistors PNP latéraux, la fréquence-de coupure est de façon caractéris- tique d'environ un mégahertz seulement. Il en résulte que des circuits à haute fréquence à transistors PNP latéraux, et des amplificateurs comprenant de tels circuits, ont des largeurs de bande limitées à une valeur de l'ordre du mé- gahertz, à moins d'utiliser des techniques faisant appel à des circuits complexes. A titre de comparaison pour montrer la simplicité de conception et d'analyse du circuit de la figure 2 par rapport aux étages d'amplification antérieurs précités à "miroir de courant PNP flottant", incorporés dans des cir- cuits générateurs de tension de bande interdite de l'art antérieur, on peut noter que le gain du circuit de l'inven- tion avec ses deux étages d'amplification de type NPN est simplement gm1gm2RllR12, en désignant par gml la transcon- ductance du côté droit de lacellule debande interdite 2, par Rill'impédance au noeud 7, par gm2 la transconductance du transistor NPN 41 et par R12 l'impédance au noeud 22. Ce gain est très stable, on peut le prévoir avec précision et il a une valeur d'environ i 000 000. Comme mentionné précé- demment, le gain du circuit miroir de courant PNP flottant peut théoriquement être proche de l'infini mais, en pratique, lorsqu'on construit réellementces dispositifs, des phénomè- nes subtils dans le fonctionnement du circuit font que le gain réel est fréquemment très inférieur à celui prévu et souvent très inférieur à 1 000 000. En outre, la largeur de bande des circuits miroirs de courant PNP est toujours très inférieure à la largeur de bande de 30 mégahertz du présent circuit. Cette largeur de bande extrêmement élevée per- met au condensateur de compensation 12 d'avoir une valeur très faible, de façon caractéristique d'environ 2 à 5 pico- farads seulement, comparé à la plage de 30 à 40 picfarads des condensateurs de compensation qui sont exigés de fa- çon caractéristique dans des circuits de référence de ten- sion à bande interdite antérieurs. La période de récupération du circuit de référen- ce à bande interdite de la présente invention, sous l'effet de variations de charge transitoires en sortie, est donc réduite d'un ordre de grandeur ou plus, par rapport aux circuits de tension de référence à bande interdite anté- rieurs, employant des transistors PNP latéraux actifs dans leurs étages d'amplification. On considère donc que le cir- cuit à bande interdite de la figure 2 représente une con- ception beaucoup plus sûre, à moindres risques, qui n'exi- ge aucun compromis de taille, de complexité ou de perfor- mances, et qui a toujours une largeur de bande très supé- rieure et des temps de récupération très inférieurs à tout circuit de référence de tension à bande interdite connu. Bien qu'on ait décrit l'invention en considérant un mode de réalisation particulier, l'homme de l'art notera qu'on peut apporter diverses modifications au mode de réali- sation décrit, sans sortir du cadre de l'invention. A titre d'exemple, on peut procéder de diverses manières autres que celles décrites, pour obtenir des densités de courant égales dans les transistors NPN situés dans chacun des cotés droit et gauche de la cellule de bande interdite. REVENDICATIONS 1. Circuit générateur de tension de référence à bande interdite à grande largeur de bande, caractérisé en ce qu'il comprend, en combinaison: (a) une cellule de bande interdite (2) ayant des première et seconde entrées différentielles, la première entrée différentielle étant connectée de façon à recevoir une première tension de référence (5); (b) un circuit de rapport (16, 21) desti- né à appliquer une tension thermique (VTH) à la seconde entrée différentielle de la cellule de bande interdite; (c) un circuit de charge (9, 10, 11, 13) dans la cellule de bande interdite (2), destiné à produire un premier si- gnal amplifié représentatif d'un déséquilibre de courant dans la cellule de bande interdite (2); (d) des moyens d'amplification (40, 41, 50, 51) qui réagissent au premier signal amplifié en produisant une tension de référence de sortie (VREF), ces moyens d'amplification comprenant un certain nombre de transistors actifs par lesquels passe le premier signal amplifié; et (e) des moyens de réaction sensibles à la température (36,103) qui réagissent à la tension de référence de sortie (VREF) en produisant un si- gnal de réaction et en appliquant ce signal de réaction au circuit de rapport (16, 21), le circuit de rapport fonc- tionnant sous la dépendance du signal de réaction de façon à compenser la tension thermique (VTH), afin que la tension de référence de sortie (VREF) soit pratiquement indépendan- te de la sensibilité à la température des moyens de réaction (36, 103), et tous les transistors actifs (40, 41, 50, 51) sont des transistors NPN, les moyens d'amplification ne con- tenant aucun transistor traversé par le premier signal ampli- fié qui ne soit pas un transistor NPN. 2. Circuit générateur de tension de référence à bande interdite à grande largeur de bande selon la revendi- cation 1, caractérisé en ce que la cellule de bande interdite (2) comprend des premier et second transistors NPN (34A, 33A), dont les bases sont respectivement connectées aux premiè- re et seconde entrées différentielles, et en ce que le circuit de charge comprend un premier transistor PNP sour- ce de courant (9) dont le collecteur est connecté au col- lecteur du premier transistor NPN (34A), et le premier si- gnal amplifié est produit sur le collecteur du premier transistor PNP source de courant (9). 3. Circuit générateur de tension de référence à bande interdite à grande largeur de bande selon la re- vendication 2, caractérisé en ce que les moyens d'amplifi- cation comprennent un troisième transistor NPN (41) dont l'émetteur est connecté de façon à recevoir la première tension de référence (5), et un second transistor PNP sour- ce de courant (23) dont le collecteur est connecté au col- lecteur du troisième transistor NPN (41), et des premiers moyens de couplage (40), destinés à coupler le collecteur du premier transistor PNP source de courant (9) à la base du troisième transistor NPN (41),afin d'appliquer le pre- mier signal amplifié à la base du troisième transistor NPN (41). 4. Circuit générateur de tension de référence à bande interdite à grande largeur de bande selon la reven- dication 3, caractérisé en ce que les moyens de réaction sensibles à la température comprennent un transistor NPN de réaction (36), dont la tension émetteur-base diminue lors- que la température augmente, et en ce que le circuit de rap- port comprend des première et seconde résistances (16, 21) connectées en série entre l'émetteur du transistor NPN de réaction (36) et la première tension de référence (5), le point de connexion (101) entre les première et seconde ré- sistances étant connecté à la seconde entrée différentielle de la cellule de bande interdite (2). 5. Circuit générateur de tension de référence à bande interdite à grande largeur de bande selon la revendica- tion 4, caractérisé en ce que le rapport des première et se- conde résistances (16, 21) est sélectionné de façon à compenser un coefficient de température négatif du tran- sistor NPN de réaction (36). 6. Circuit générateur de tension de référence à bande interdite à grande largeur de bande selon la reven- dication 5, caractérisé en ce qu'il comprend un condensa- teur de compensation (12) qui est branché entre le collec- teur du troisième transistor NPN (41) et le collecteur du premier transistor PNP source de courant (9). 7. Circuit générateur de tension de référence à bande interdite à grande largeur de bande selon la reven- dication 2, caractérisé en ce que la cellule de bande in- terdite (2) comprend un premier transistor connecté en diode (34B) dont la base et le collecteur sont connectés à l'émetteur du premier transistor NPN (34A), et un se- cond transistor connecté en diode (33B), dont la base et le collecteur sont connectés au second transistor NPN (33A), et dont l'émetteur est connecté à l'émetteur du premier transistor connecté en diode (34B). 8. Circuit générateur de tension de référence à bande interdite à grande largeur de bande selon la reven- dication 3, caractérisé en ce que les premiers moyens de couplage comprennent un premier transistor NPN à charge d'émetteur (40) dont la base est connectée au collecteur du premier transistor PNP source de courant (9), et dont l'émet- teur est connecté à la base du troisième transistor NPN (41). 9. Circuit générateur de tension de référence à bande interdite à grande largeur de bande selon la revendi- cation 8, caractérisé en ce que les moyens d'amplification comprennent un second transistor NPN à charge d'émetteur (50) dont la base est connectée au collecteur du troisième transistor NPN (41), et un troisième transistor NPN à charge d'émetteur (51) dont la base est connectée à l'émetteur du second transistor à charge d'émetteur (50), et dont l'émet- teur est connecté à la tension de référence de sortie (VREF) et est également connecté à la base du transistor NPN de réaction (36). 10. Circuit générateur de tension de référence à bande interdite à grande largeur de bande selon la reven- dication 9, caractérisé en ce qu'il comprend une troisième résistance (19) qui est connectée entre l'émetteur du troi- sième transistor à charge d'émetteur (51) et la base du transistor NPN de réaction (36), et une quatrième résis- tance (20) qui est connectée entre la base du transistor NPN de réaction (36) et la première tension de référence (5). 11. Circuit générateur de tension de référence à bande interdite à grande largeur de bande selon la reven- dication 6, caractérisé en ce que la configuration géomé- trique d'un transistor appartenant à la cellule de bande interdite (2) et la configuration géométrique du premier transistor PNP source de courant (9) sont sélectionnées de façon à donner un gain d'environ 500 pour la cellule de bande interdite (2). 12. Circuit générateur de tension de référence à bande interdite à grande largeur de bande selon la reven- dication 11, caractérisé en ce que la configuration géomé- trique du troisième transistor NPN (41) et la configuration géométrique du second transistor PNP source de courant (23) sont sélectionnées de façon à donner un gain de second éta- ge d'environ 2000 pour les moyens d'amplification. 13. Circuit générateur de tension de référence à bande interdite à grande largeur de bande selon la reven- dication 1, caractérisé en ce que tous les transistors NPN actifs (40, 41, 50, 51) sont des transistors NPN verticaux dans un circuit intégré. 14. Procédé d'obtention d'une tension de référen- ce à bande interdite, caractérisé en ce qu'il comprend les opérations suivantes: (a) on établit une cellule de bande interdite (2) ayant des première et seconde entrées diffé- rentielles, et on connecte la première entrée différen- tielle à une première tension de référence (5); (b) on applique une tension thermique (VTH) à la seconde entrée différentielle de la cellule de bande interdite (2), au moyen d'un circuit de rapport résistif (16, 21) ; (c) on produit sur un premier noeud de sortie (7) de la cellule de bande interdite (2) un premier signal amplifié repré- sentatif d'un déséquilibre de courant dans la cellule de bande interdite (2), au moyen d'un premier circuit de charge (9, 11, 13) connecté au premier noeud de sortie (7); (d) on amplifie le premier signal amplifié pour pro- duire une tension de référence de sortie (VREF), en fai- sant passer ce premier signal amplifié par un ensemble de transistors actifs (40, 41, 50, 51); et (e) on produit un signal de réaction sous la dépendance de la tension de référence de sortie (VREF), et on applique ce signal de REF réaction au circuit de rapport résistif (16, 21), par l'in- termédiaire d'un transistor actif de réaction (36), pour compenser la tension thermique (VTH), afin que la tension de référence de sortie (VREF) soit pratiquement indépendan- te de la sensibilité à la température du transistor de réac- tion (36), et tous les transistors actifs (40, 41, 50, 51, 36) par lesquels passe le premier signal amplifié ou le si- gnal de réaction, ainsi que les transistors actifs de la cellule de bande interdite (2), sont des transistors NPN verticaux. 15. Procédé selon la revendication 14, caractéri- sé en ce que la cellule de bande interdite (2) comprend des premier et second transistors NPN (34A, 33A), dont les bases sont respectivement connectées aux première et seconde en- trées différentielles, et en ce que le premier circuit de charge comprend un premier transistor PNP source de courant (9) dont le collecteur est connecté au collecteur du pre- mier transistor NPN (34A), le premier signal amplifié appa- raissant sur le collecteur de ce premier transistor PNP source de courant (9).