FR 2551568 A1 19850308 FR 8413376 A 19840829 i 2551568 L'invention concerne les circuits intégrés Plus particulièrement, elle concerne la régulation de la fourniture de haute tension interne (Vpp) dans un dispositif de mémoire à circuit intégré. La tension de programmation engendrée sur la pastille dans un dispositif de mémoire à circuit intégré est fonction du nombre d'étages multiplicateurs de tension utilisés dans le générateur de haute tension interne et de la source de tension (Vcc) Parfois, la tension de programmation peut devenir plus 10 élevée que les tensions de rupture de certains des transistors des circuits à haute tension au sein du circuit intégré Quand cette tension de rupture est dépassée, il se peut que le contenu de la mémoire soit perturbé Par suite, la fiabilité de tout système comportant un tel circuit intégré se dégrade Dans un 15 montage de traitement de données, un tel manque de fiabilité peut entraîner la perte d'information précieuse En outre, de telles tensions excessives peuvent endommager le circuit intégré ou endommager autrement l'équipement dans lequel il est utilisé. La solution de la technique antérieure pour la régulation 20 de la tension de programmation des circuits intégrés prévoit une régulation de tension hors pastille qui augmente le besoin de pièces, d'énergie et d'espace pour les circuits En-outre, une telle régulation hors pastille est sujette à l'interférence de ligne et à des états transitoires de circuit qui peuvent influencer nuisiblement la précision et l'efficacité du circuit régulateur. L'invention propose un procédé et un appareil pour la régulation de la tension interne (Vpp) engendrée au sein d'un circuit intégré, par limitation de la valeur maximale de la 30 tension à un niveau qui ne dépasse pas la tension de rupture, assistée par le champ, des transistors placés sur la pastille et/ou la tension de seuil du transistor de champ L'invention trouve une application dans un dispositif de mémoire à circuit intégré interposé entre un circuit générateur de haute tension 35 et un circuit de programmation Une régulation de tension est ainsi assurée de telle sorte que la tension fournie par le circuit générateur de haute tension au circuit de programmation n'est jamais à un niveau de seuil critique qui perturberait le 2 2551568 contenu du dispositif de mémoire. L'invention incorpore à un circuit de régulation plusieurs types et taille différents de transistors régulateurs et autres dispositifs solides de ce genre Chaque transistor est repré5 sentatif d'un type ou d'une taille différente, parmi les divers types et taille de transistors utilisés sur le circuit intégré particulier auquel l'invention est incorporée Par exemple, si le circuit comprend à la fois des transistors du type à effet de champ et du type bipolaire, des transistors 10 représentatifs, à effet de champ et bipolaires, sont inclus dans le circuit régulateur Etant donné que les transistors sont tous traités au même moment -étant formés sur le même substrat de circuit intégré ils ont les mêmes caractéristiques que d'autres transistors du même type placés sur la pastille. 15 L'invention place chacun des transistors régulateurs représentatifs, dans le circuit de régulation, de façon telle que les transistors claquent en premier lieu en cas de tension excessive, et limitent donc les tensions envoyées aux composants d'actionnement et de mémorisation du circuit intégré De-cette 20 manière, une régulation précise de tension est maintenue et le contenu d'un circuit de mémoire associé n'est pas perturbé. Dans l'invention, un premier transistor fournit une tension réglée ne dépassant pas la tension de seuil de champ du transistor, à un premier noeud de circuit La tension réglée 25 fournie est typiquement supérieure à la plus basse tension de rupture du dispositif de circuit La tension réglée est fournie par l'intermédiaire de transistors régulateurs couplés en série et ensuite, pris à un transistor de chacun des divers types utilisés dans le circuit intégré Quand l'un des types repré30 sentatifs de transistor régulateur claque, la tension en excès est conduite à une masse du circuit La tension en excès n'est donc pas présentée au montage interne de programmation et d'actionnement du circuit intégré Les transistors reliés en série assurent une chute de tension suffisante pour maintenir une 35 alimentation appropriée des composants internes du circuit intégré afin d'empêcher une interruption de fonctionnement du dispositif par suite d'une rupture de transistor régulateur. De cette manière, on évite la perturbation du contenu de la 3 2551568 mémoire. La figure 1 est un schéma par blocs d'un circuit intégré typique réalisant l'invention et, la figure 2 un schéma d'un régulateur de tension pour circuit intégré selon l'invention. Un schéma par blocs d'un mode d'exécution préférentiel de l'invention est représenté sur la figure 1 L'invention trou ve typiquement une application dans une mémoire morte programmable effaçable électriquement de 256 bits (E 2 PROM), dans de 10 plus grandes E 2 PROM ou dans d'autres dispositifs de mémoire à circuit intégré de ce genre 10 Dans le circuit E 2 PROM, un générateur de haute tension 11, typiquement placé hors de la pastille de E 2 PROM, engendre une tension de programmation qui est couplée à un circuit de programmation 13 par un mode d'exé15 cution de l'invention, le régulateur 12 Le régulateur 12, plac sur la pastille de E 2 PROM, commande la tension interne de programmation (Vpp) en limitant la valeur maximale de la tension Vpp à un niveau qui ne dépasse pas la tension de rupture, assistée par le champ, des transistors du circuit E 2 PROM et/ou 20 la tension de seuil du transistor de champ, fournie au circuit de programmation 13. Par la figure 2, on voit que le circuit 12 comprend une entrée de générateur à haute tension qui est typiquement de 24 à 30 V, courant continu, et une sortie de tension Vpp vers 25 le circuit interne de programmation La tension au noeud de circuit A est limitée au seuil de champ (VT) du transistor T 1, qui est d'environ 25 V, courant continu, dans l'exemple d'exécution de l'invention Cette tension est trop élevée pour servir dans le montage de programmation o la tension de ruptu 30 re assistée par le champ est typiquement de 21 V, courant continu La tension au noeud de circuit B est modifiée en direction de la tension au noeud de circuit A par le transistor T 2. La tension au noeud de circuit C suit celle au noeud de circuit B, par l'intermédiaire du transistor T 3. Quand la tension au noeud de circuit C (Ve) s'élève au potentiel de rupture des transistors T 5 à T 7 (qui sont typique ou représentatifs des divers types de transistors incorporés au circuit intégré auquel une énergie réglée est fournie), la tension au noeud de circuit C cesse de croître et la tension au noeud de circuit B (Vb) est ainsi maintenue à Vb= Vc+VT 3 ' VT 3 étant la chute de tension de part et d'autre du transistor T 3 Il passe un courant faible (Isub) par le transistor T 2 mais le rattrapage de perte sur un canal long est de seulement 2 à 3 V Vds et en conséquence, Isub est inférieur à 0,1 IA. La tension Vpp à l'intérieur du noeud de circuit D (Vd) s'élève à Vd = Vb VT 4 = Vc + VT 3 VT 4, VT 4 étant la chute de tension de part et d'autre du transistor T 4 Les transistors T 3 et T 4 O 10 sont identiques et par suite, VT 3 = VT 4 Donc, Vd = Vc= potentiel de rupture des transistors T 5, T 6 et T 7. Les transistors T 5 T 7 ne sont pas reliés directement au noeud A parce que le courant de rupture en ce point (Isub) est considérablement plus fort et pourrait donc causer une perturbation de données dans la mémoire associée Dans le mode d'exécution représenté par la figure 2, le transistor T 5 est un transistor à effet de champ (comportant de l'oxyde de champ au lieu de l'oxyde normal de grille), présentant un espacement drain-source qui est le minimum permis pour le processus; le 20 transistor T 6 est un transistor à "cellule de mémoire factice" dont l'électrode flottante et la grille sont reliées à la masse, ce qui représente la condition de rupture dans le pire des cas pour toute la disposition de mémoire; et le transistor T 7 est un transistor à mode d'enrichissement dont la grille est reliée 25 à la masse, ce qui représente la condition de rupture dans le pire des cas pour ce type de transistor. Les transistors T 5 T 7 sont fabriqués de manière à être typiques ou représentatifs des divers types de transistors incorporés au circuit intégré auquel l'invention fournit une 30 énergie réglée Les transistors T 5 T 7 sont tous fabriqués avec une disposition et une configuration de circuit prévues pour "le pire des cas" Donc, les caractéristiques de rupture de ces transistors'sont les mêmes ou sont pires que celles des transistors qu'ils protègent, c'est-à-dire ceux du circuit fonctionnel Si plus de trois types, tailles ou autres caractéristiques désirées de transistors sont inclus dans le circuit, des transistors représentatifs supplémentaires peuvent être reliés au noeud de circuit C comme indiqué pour les transistors T 5 T 7. En service, quand une tension supérieure à un niveau maximal choisi est fournie au présent circuit régulateur, la tension en excès est conduite à la masse par la rupture de l'un quelconque des transistors T 5 T 7 Cela se fait sans interférence avec la tension interne de programmation fournie au circuit de programmation 13 par le circuit régulateur Un avantage particulier de l'invention est que les transistors représentatifs T 5 T 7 sont tous formés en même temps que tous 10 les autres transistors du circuit intégré Etant donné que tous les transistors sont traités en même temps et formés sur le même substrat de circuit intégré, ils ont des caractéristiques communes entre eux et on peut donc faire en sorte qu'ils présentent des caractéristiques de rupture pratiquement iden15 tiques Ces caractéristiques à peu près identiques permettent aux transistors régulateurs représentatifs T 5 T 7 d'intercepter des tensions supérieures à un maximum choisi et de diriger l'excès vers la masse du circuit tandis que le fonctionnement normal du circuit interne de programmation est maintenu par la tension réglée Vpp fournie au circuit interne de programmation par le transistor T 4. L'explication ci-dessus a été donnée à titre d'exemple. On comprendra que l'invention peut être réalisée sous plusieurs modes d'exécution équivalents Par exemple, l'invention peut être prévue sur tout autre type de circuit intégré nécessitant une tension interne réglée L'invention peut aussi être fabriquée dans les autres technologies de circuits intégrés, telles que les technologies bipolaire et CMOS En outre, des dispositifs semiconducteurs et autres ayant des tensions de rupture 30 critiques peuvent être incorporés au circuit normal en même temps que des transistors régulateurs représentatifs Aussi, l'étendue de l'invention ne sera limitée que par celle des revendications. REVENDICATIONS 1 Régulateur de haute tension interne couplé entre la source extérieure de haute tension et le circuit fonctionnel, pour circuit intégré relié à une source extérieure et dont le circuit fonctionnel comporte divers dispositifs semiconducteurs pouvant être actionnés par ladite haute tension; caractérisé par le fait qu'il comprend: un premier étage régulateur couplé à la source de haute tension de manière à limiter à un premier niveau la haute tension interne fournie au circuit fonctionnel, et l O un deuxième étage régulateur couplé au premier et comprenant au moins un des dispositifs semiconducteurs qui constituent le circuit fonctionnel, ce dispositif solide fournissant une déviation pour détourner du circuit fonctionnel ladite haute tension interne quand ledit dispositif semiconducteur reçoit 15 une haute tension interne supérieure au seuil de rupture du dispositif, de sorte que ladite haute tension interne est limitée à un niveau ne dépassant pas la plus basse tension de rupture du dispositif solide de circuit intégré ni ladite première tension. 2 Régulateur selon la revendication 1, caractérisé par le fait que le premier étage comprend un premier transistor(Tl) présentant une première borne et une borne de commande couplée à la source extérieure de haute tension et une deuxième borne couplée à une masse du circuit, le premier étage régulateur 25 limitant la haute tension interne à une valeur maximale ne dépassant pas la tension de seuil de champ du premier transistor, la borne de commande et la première borne de ce transistor étant couplées à un premier noeud de circuit (A). 3 Régulateur selon la revendication 2 caractérisé en ce 30 qu'il comprend en outre un deuxième transistor (T 2) présentant une première borne reliée au premier noeud de circuit, ce deuxième transistor comprenant une borne de commande et une deuxième borne reliée à un deuxième noeud de circuit (B). 4 Régulateur selon la revendication 3 caractérisé en ce 35 qu'il comprend un troisième transistor (T 3) comprenant une première borne et une borne de commande reliée au deuxième noeud de circuit, ce troisième transistor comprenant une deuxième borne reliée à un troisième noeud de circuit (C). Régulateur selon la revendication 4, caractérisé en ce qu'il comprend en outre un quatrième transistor (T 4) comprenant une première borne reliée au premier noeud (A) de circuit, 5 ce quatrième transistor comprenant une borne de commande reliée au deuxième noeud (B) de circuit et une deuxième borne reliée à un quatrième noeud (D) de circuit de manière à fournir la haute tension interne au circuit fonctionnel. 6 Régulateur selon la revendication 5, caractérisé en ce que le deuxième étage régulateur comprend en outre plusieurs transistors régulateurs (T 5, T 6 et T 7) représentant chacun l'un des divers dispositifs semiconducteurs inclus dans le circuit fonctionnel, lesdits transistors réulate"rs comprenant chacun une première borne couplée au troisième noeud (C) de circuit, 15 une deuxième borne reliée de manière à détourner du circuit fonctionnel la haute tension interne, lesdits transistors régulateurs comprenant une borne de commande reliée alternativement et sélectivement audit troisième noeud de circuit et à ladite masse du circuit. 7 Régulateur selon la revendication 1, caractérisé en ce que le circuit fonctionnel comporte un circuit de mémoire. 8 Régulateur de haute tension interne couplé entre la source de haute tension et le circuit de mémoire, dans un dispositif de mémoire à circuit intégré comprenant une source de 25 haute tension et un circuit de mémoire muni de divers transistors pouvant être actionnés par ladite source de haute tension, régulateur capable de fournir une tension interne réglée au circuit de mémoire et caractérisé en ce qu'il comprend: un premier transistor présentant une grille et une borne 30 de drain couplée à la source de tension en un premier noeud de circuit, ainsi qu'une borne de source couplée à une source de potentiel, ledit premier transistor assurant un premier stade de régulation de tension pour limiter ladite tension interne à une valeur maximale ne dépassant pas ladite tension 35 de seuil de champ du premier transistor; un deuxième transistor comprenant une borne de drain reliée audit premier noeud de circuit, ledit transistor comportant une grille et une borne de source reliée à un deuxième noeud de circuit; un troisième transistor comprenant une grille et une borne de drain reliée au deuxième noeud de circuit ledit troisième transistor comportant une borne de source reliée à un troisième noeud de circuit; un quatrième transistor comprenant une borne de drain reliée au premier noeud de circuit, ledit quatrième transistor comportant une borne de grille reliée audit deuxième noeud de circuit, et une borne de source reliée à un quatrième noeud 10 de circuit de manière à fournir-une sortie de ladite tension interne au circuit de mémoire, et plusieurs transistors régulateurs représentant chacun l'un des divers transistors du circuit de mémoire et qui comprennent chacun une borne de drain couplée audit troisième 15 noeud de circuit, une borne de source reliée à la masse du circuit, et une borne de grille reliée alternativement et sélectivement audit troisième noeud de circuit et à ladite masse du circuit de sorte que ladite tension interne est limitée à une valeur ne dépassant pas ladite tension de seuil de champ du premier transistor ni la tension de rupture desdits transistors régulateurs. 9 Régulateur selon la revendication 8, caractérisé en ce que le dispositif de mmoire constitue un dispositif(E 2 ROM). ce que le dispositif de mémoire constitue un dispositif(E PROM).