FR 2558647 A1 19850726 FR 8400981 A 19840123 TRANSISTOR A EFFET DE CHAMP DE TYPE SCHOTTKY POUR APPLICATIONS HYERFREQUENCES ET PROCEDE DE REALISATION PERMETTANT D'OBTENIR UN TEL TRANSISTOR L'invention concerne un transistor à effet de champ, pour applications hyperfréquences, comportant, sur un substrat semi- isolant monocristallin, une couche mince active dopée N d'un matériau présentant une mobilité électronique élevée, à la surface de laquelle sont déposés deux contacts ohmiques formant les régions d'accès source et drain du transistor, entre lesquels un contact métallique constitue l'électrode de grille de type Schottky. Ce transistor peut être utilisé soit comme élément discret, soit comme élément d'un circuit intégré et trouve son application dans le domaine des hyperfréquences. L'invention concerne également un procédé de réalisation de ce transistor. Un tel transistor est connu de l'art antérieur par la pu- blication de D. Boccon-Gibod dans ACTA ELECTRONICA 23,2,1980 p.99-109 intitulée "Modèle analytique et schéma équivalent du transistor à effet de champ en arséniure de gallium", ainsi que par la publication de C. Azizi et P. Rossel dans ACTA ELECTRONICA 23,3,1980 p.205-221, in- titulée "Modèles mathématiques du transistor à effet de champ en GaAs, pour la conception assistée par ordinateur des circuits". Un procédé de fabrication de ce transistor est connu par la publication de M. Cathelin dans ACTA ELECTRONICA 23,3,1980 p. 193-204. Le transistor décrit dans le premier document cité est un MESTEC (MEtalSemiconducteur-Transistor à Effet de Champ) en arséniure de gallium (GaAs) représenté sur la figure 1 de ce même document. Un substrat monocristallin en arséniure de gallium semi-isolant, de résistivité élevée supérieure à 108 Q.cm, sert de support à une couche mince d'épaisseur environ 0,2 pm d'arséniure de gallium dopé N. A la surface de la couche N, se trouvent deux contacts ohmiques formant la source et le drain, entre lesquels une diode Schottky réalise le contact de grille de longueur L, et a pour effet de créer une zone désertée dont l'épaisseur dépend essentiellement du dopage de la couche N, et peu du métal constituant la grille. Les espaces source- grille et drain-grille de longueurs respectives L5 et LD permettent -2- d'éviter les courts-circuits entre les différents contacts. Sous la grille, dans la direction drain-source, circule un courant dont la valeur dépend des propriétés physiques de la couche N et de la forme géométrique du canal conducteur. L'application de ten- sions entre le drain et la source VDS, et entre la grille et la source VGS, modifie la géométrie du canal, en particulier son épaisseur et donc la valeur du courant ID traversant le transistor. Le second document cité décrit le fonctionnement de ce tran- sistor et la figure 1 de ce document en fournit un schéma équivalent. Les contacts de drain et source forment avec l'arséniure de gallium des zones d'accès qui constituent des résistances en série avec la partie active du transistor. La résistance d'accès à la source est notée R5; la résistance d'accès de drain est notée RD. Par ailleurs RG est la ré- sistance qui traduit l'effet distribué de la grille parallèlement à sa largeur. Ce schéma équivalent montre qu'il y a tout intérêt, pour améliorer les performances du transistor, à diminuer ces résistances d'accès. Or les travaux menés ces dernières années ont prouvé qu'un tel transistor à effet de champ, réalisé en un matériau présentant une mobi- lité électronique élevée, est particulièrement bien.adapté à la concep- tion de circuits hyperfréquences. C'est pourquoi l'objet de la présente invention est de pré- senter un nouveau transistor à effet de champ dont les résistances d'ac- cès sont diminuées en hyperfréquences. A cet effet, ce transistor à effet de champ, tel que décrit dans le préambule, est remarquable en ce que, une couche diélectrique est disposée sur la couche active, entre les électrodes de source et de grille d'une part, et entre les électrodes de grille et de drain d'autre part, et en ce que, la couche métallique constituant les contacts ohmi- ques se prolonge continOment sur cette couche diélectrique, sans cepen- dant faire court-circuit avec la grille. Dans ces conditions les résistances d'accès source-grille et grille-drain sont diminuées, du fait qu'il s'établit, en hyperfré- quences, une capacité dans chacune de ces couches diélectriques, entre la couche métallique du contact ohmique qui les recouvre et la couche active de type N sous-jacente. Le troisième document cité décrit différentes méthodes de réalisation d'un transistor à effet de champ. Une première technique -3- préconisée (figure 2 du document cité) conduit à l'alignement de la grille dans l'espace drain-source. Les contacts ohmiques sont d'abord localisés et réalisés par alliage or-germanium puis une fente représen- tant l'image de la grille est formée sur une laque photosensible entre le drain et la source. A travers cette fente de dimension environ 1 pm, l'arséniure de gallium constituant la couche active est gravé par voie chimique ou par oxydation suivie d'une dissolution de l'oxyde. Après un dernier traitement de surface approprié de l'arséniure de gallium, le métal de grille est déposé dans cette fente. La laque photosensible est ensuite dissoute, laissant en place la métallisation de grille dans la fente. Cette méthode présente l'inconvénient d'être très difficile à mettre en oeuvre ce qui pose un problème pour l'intégration à grande échelle. De plus elle ne permet pas de réaliser le transistor selon l'in- vention. Une autre technique préconisée par le document cité et illustrée par la figure 3 de ce document, utilise deux implantations ioniques localisées. L'une d'ions sélénium pour la réalisation de la couche active, l'autre d'ions soufre localisée sous les contacts drain et source pour diminuer les résistances de contact ohmique. La surface de l'arséniure de gallium constituant le transistor est protégée par une couche de nitrure de silicium Si 3N4 nécessaire au recuit d'implantation. Grâce à une laque photosensible, des ouvertures sont pratiquées dans cette couche de nitrure pour les contacts ohmiques et la grille. Cette technique conduit donc à une structure obligatoirement plane et ne per- met pas de réaliser un transistor selon l'invention. C'est pourquoi la présente invention vise à fournir en outre un procédé de réalisation d'un tel transistor, ce procédé étant remarqua- ble en ce que sont réalisés successivement sur un substrat monocristallin semi-isolant: a) une couche épitaxiale de type N; b) une première couche diélectrique présentant des ouvertures délimitant les contacts de source et drain; c) une couche métallique continue d'un composé métallique propre à former les contacts ohmiques de source et drain; d) une seconde couche diélectrique épaisse; e) une couche de laque photosensible qui après traitement dé- limite l'ouverture correspondant au contact de grille; -4- f) une série d'attaques chimiques sélectives qui permettent de graver, par cette ouverture, la couche diélectrique épaisse, la cou- che métallique continue, la première couche diélectrique et une partie de l'épaisseur de la couche active N, de manière à y pratiquer une ca- vité; g) une couche métallique propre à constituer le contact de grille, couvrant l'ensemble du dispositif et en particulier le fond de cette cavité; h) une dissolution de la couche de laque photosensible, entrai- nant la couche métallique supérieure, tout en conservant la partie de cette couche qui s'est déposée dans la cavité'et qui constitue la grille. i) une dissolution totale ou partielle de la seconde couche diélectrique épaisse. Selon une variante de ce procédé de réalisation, il peut être fait, dans les ouvertures délimitant les contacts ohmiques de source et drain, avant le dépôt de la couche métallique qui constitue ces contacts, des caissons de type N+ dans la couche active N. Selon une réalisation particulière, o le transistor est en arséniure de gallium, la couche active peut être réalisée par implan- tation localisée d'ions sélénium (Se) et les caissons par implantation localisée d'ions soufre (S+). Selon une mise en oeuvre de l'un de ces procédés de réali- sation, la première couche diélectrique, dans laquelle sont réalisées les ouvertures de source et drain, peut être une laque photosensible. Selon une mise en oeuvre de l'un de ces procédés de réalisation, la couche métallique constituant les contacts ohmiques et couvrant la première couche diélectrique peut être un alliage or-ger- manium. Enfin selon une mise en oeuvre de l'un de ces procédés de réalisation, le contact de grille peut être constitué d'une multi- couche Ti-Pt-Au ou Cr-Pt-Au. La description suivante en se référant aux figures annexées fera mieux comprendre les particularités du transistor selon la présente invention ainsi que de son procédé de réalisation. La figure la représente, en coupe transversale, un tran- sistor selon la présente invention et la figure lb, ce même transistor vu du dessus. -5- La figure 2 représente les différentes étapes du procédé de réalisation d'un transistor selon la présente invention. La figure 3 représente le schéma équivalent au transistor en fonctionnement en hyperfréquences. Les figures sont représentées schématiquement à échelle, mais pour la clarté du dessin, les dimensions dans le sens de l'épais- seur de la couche transversale, sont fortement exagérées. - D'une façon générale, les zones de même type sont hachurées de la même façon. Dans les différentes figures les parties correspon- dantes sont désignées par les mêmes chiffres de référence. Tel que représenté sur la figure la, le transistor à effet de champ selon l'invention, comprend, sur un substrat semi-isolant 1, de forte résistivité, une couche active 2, de type N, recouverte d'une couche diélectrique 4. Cette dernière présente, d'une part, deux ouver- tures ll et 12 délimitant l'emplacement des contacts de source et drain 17 et 18 respectivement, et d'autre part, entre ces ouvertures, une troisième ouverture 14 délimitant l'emplacement du contact de grille 8. L'ouverture 14 est prolongée jusque dans la couche active 2, de manière à y former une cavité 15, alors que les ouvertures 11 et 12 en dégage seulement la surface. Une couche métallique 5, de composition appropriée à former les contacts ohmiques avec la couche active, est déposée dans les ouvertures 11 et 12 prévues à cet effet, ainsi que sur la couche diélectrique 4, de manière à couvrir continOment la totalité du transis- tor, excepté les parois de l'ouverture 14 et les parois et le fond de la cavité 15. Le contact de grille 8 est constitué par le dépôt sur le fond de la cavité 15, creusée dans la couche active, d'un métal appro- prié à former un contact de type Schottky. La longueur L de la grille 8 est légèrement inférieure à la dimension transversale D de l'ouverture 14 et de la cavité 15, en sorte qu'il ne peut y avoir court-circuit en- tre la couche métallique 5 et le contact de grille 8. -La figure lb montre en vue du dessus ce même transistor. En hyperfréquences, des capacités apparaissent dans la couche diélectrique 4, entre la couche métallique 5 et la couche ac- tive 2. Ces capacités, notées CD et CS, se placent en parallèle avec les résistances d'accès RD et R5 respectivement, comme il est montré sur le schéma équivalent du transistor en fonctionnement de la figure 3. -6- En hyperfréquences, elles court-circuitent les résistances RD et RS, permettant d'améliorer les performances du transistor en fonctionne- ment et notamment d'augmenter la valeur de la fréquence de coupure. Dans une réalisation préférentielle d'un tel transistor, + des caissons 3 dopés n sont formés sous la source et sous le drain. Ces caissons sont connus, d'après la publication de M. Cathelin, pour diminuer les résistances dues aux contacts ohmiques. La figure 2 représente les différentes étapes du procédé de réalisation du transistor selon l'invention. Tel que le montre la figure 2a, ce procédé consiste à partir d'un substrat 1 monocristallin semi-isolant de résistivité élevée, sur lequel est réalisée par implantation ionique par exemple une couche 2, dite active, de type n. Une couche diélectrique 4 est déposée à la surface de la couche 2, les zones correspondant aux contacts de source et drain sont délimitées par un masque et des ouvertures 11 et 12 sont pratiquées dans ces zones, par un traitement chimique approprié, jusqu'à découvrir la surface de la couche active 2, ce qui est illustré par la figure 2b. Facultativement, il peut alors être réalisé, par ces ouver- tures, des caissons 3 de type n +, par exemple par implantation ionique localisée. La figure 2c montre qu'il est ensuite déposé continûment sur la totalité du dispositif une couche métallique 5 d'une composition appropriée à constituer les contacts ohmiques 17 et 18 avec la couche 2 dans les ouvertures 11 et 12 respectivement. Puis une couche diélectrique 6 épaisse devant les différences de niveau de la couche 5, est déposée sur l'ensemble ainsi constitué. Une couche de photorésist 7 vient couvrir la couche 6. Cette étape du procédé de réalisation est illustrée par la figure 2d. Sur la couche de photorésist 7, un masque délimite ensuite la position de la grille et un traitement chimique approprié fournit une ouverture 13 dans la couche 7 à cet emplacement, ce qui est montré sur la figure 2e. Une attaque chimique sélective permet alors de pratiquer par cette ouverture une cavité 14 dans la couche diélectrique épaisse 6, la couche métallique 5 et la couche diélectrique 4, ainsi qu'une cavité de faible profondeur dans la couche active 2. Une légère sous-gravure -7- de la couche de photorésist est en outre pratiquée de manière à ce que la longueur transversale D des cavités 14 et 15 soit légèrement supé- rieure à celle de l'ouverture 13 de la couche de photorésist qui est choisie égale à la longueur L de grille 8 prévue. Cette étape du pro- cédé est illustrée par la figure 2f. Sur l'ensemble ainsi constitué est alors déposée une couche métallique 8 d'un métal propre à réaliser un contact de type Schottky sur la couche N. Cette couche vient couvrir l'ensemble de la couche de photorésist 7, ainsi que partiellement le fond de la cavité 15, sur la longueur L délimitée par l'ouverture 13 de la couche de photorésist 7, ce qui est montré sur la figure 2g. Un traitement chimique permet d'éliminer la couche 7 en- trainant en même temps la partie de la couche 8 qui la recouvre (pro- cédé dit de LIFT-OFF) sans toutefois détériorer la partie de la couche 8 déposée au fond de la cavité 15 et qui constitue le contact de grille. Uln traitement chimique supplémentaire permet d'enlever la seconde couche diélectrique épaisse 6 partiellement ou totalement en fonction des ouvertures qu'il est nécessaire d'ouvrir pour réaliser les connexions électriques du transistor. Dans une mise en oeuvre particulière de ce procédé de réali- sation, le substrat 1 peut être de l'arséniure de gallium monocristallin semi-isolant de résistivité P>108 Q.cm. La couche active 2 de type n peut alors être réalisée par une implantation ionique localisée d'ions sélénium (Se+). La couche diélectrique 4 peut être constituée de photo- résist sur laquelle un alliage Or-Germanium constitue la couche 5 de contact ohmique, après réalisation de caissons 3 de ype n+ par implanta- tion ionique localisée d'ion soufre (S+) dans les ouvertures 11 et 12 de la couche 4. Enfin, après dépôt d'une couche épaisse de diélectrique et d'une couche de photorésist, une multicouche métallique telle que Or-Cuivre-Nickel ou Titane-Platine-Or ou Chrome-Platine-Or peut consti- tuer la couche 8. Un transistor à effet de champ ainsi réalisé peut être uti- lisé soit comme élément discret, soit comme élément d'un circuit intégré. Il est évident que de nombreuse variantes, tant dans la for- me et les dimensions de ce transistor que dans les matériaux mis en oeuvre par le procédé de réalisation,peuvent être imaginées, sans sortir - 8- du cadre de la présente invention, tel que défini par les revendica- tions ci-après annexées. -9- REVENDICATIONS: 1. Transistor à effet de champ pour applications hyper- fréquences, comportant sur un substrat monocristallin semi-isolant, une couche mince active dopée N, d'un matériau présentant une mobilité électonique élevée, à la surface de laquelle sont déposés deux contacts ohmiques formant les régions d'accès source et drain du transistor entre lesquels un contact métallique constitue l'électrode de grille de type Schottky, caractérisé en ce qu'une couche diélectrique est disposée sur la couche active, entre les électrodes de source et de grille d'une part O10 et entre les électrodes de grille et de drain d'autre part, et en ce que la couche métallique constituant les contacts ohmiques se prolonge continûment sur cette couche diélectrique, sans cependant faire court- circuit avec la grille. 2. Procédé de réalisation d'un transistor à effet de champ selon la revendication 1 caractérisé en ce que sont réalisées successi- vement sur un substrat monocristallin semi-isolant: a) une couche épitaxiale de type N; b) une première couche diélectrique présentant des ouvertures délimitant les contacts de source et drain c) une couche métallique continue d'un composé métallique propre à former les contacts ohmiques de source et drain d) une seconde couche diélectrique épaisse; e) une couche de laque photosensible, qui après traitement délimite l'ouverture correspondant au contact de grille; f) une série d'attaques chimiques sélectives qui permettent de graver, par cette ouverture, la couche diélectrique épaisse, la couche métallique continue, la première couche diélectrique et une partie de l'épaisseur de la couche active N,de manière à y prati- quer une cavité; g) une couche métallique propre à constituer le contact de grille, couvrant l'ensemble du dispositif et en particulier le fond de cette cavité; h) une dissolution de la couche de laque photosensible entraînant la couche métallique supérieure, tout en conservant la partie de cette couche qui s'est déposée dans la cavité et qui constitue la grille; i) une dissolution totale ou partielle de la seconde -10- couche diélectrique épaisse. 3. Procédé de réalisation selon la revendication 2, caracté- risé en ce que dans les ouvertures délimitant les contacts ohmiques de source et drain, avant le dépôt de la couche métallique qui constitue ces contacts, des caissons de type N+ sont réalisés dans la couche N. 4. Procédé de réalisation selon l'une des revendications 2 ou 3, caractérisé en ce que le substrat est en arséniure de gallium. 5. Procédé de réalisation selon la revendication 4, caractéri- sé en ce que la couche active de type N est réalisée par implantation localisée d'ions sélénium (Se+) dans le substrat. 6. Procédé de réalisation selon la revendication 3 et l'une des revendications 4 ou 5, caractérisé en ce que les caissons de type N+ sont réalisés par implantation localisée d'ion soufre (S+) dans le substrat. 7. Procédé de réalisation selon l'une des revendications 2 à 6, caractérisé en ce que la première couche diélectrique est une couche de laque photosensible. 8. Procédé de réalisation selon l'une des revendications 2 à 7,caractérisé en ce que la couche métallique constituant les contacts ohmiques et couvrant la première couche diélectrique est un alliage OrGermanium. 9. Procédé de réalisation selon l'une des revendications 2 à 8, caractérisé en ce que la couche métallique de contact de grille est constituée de la superposition des matériaux Titane, Platine, Or ou Chrome, Platine, Or formant une multicouche.