FR 2555000 A1 19850517 FR 8318126 A 19831115 255500 ' DISPOSITIF PHOTOSENSIBLE POUR L'INFRA-ROUGE La présente invention concerne un dispositif photosensible pour l'infra-rouge. Par l'article intitulé "Electronically scanned C M.T. detector array forthe 8-14 MJm band" paru dans la revue "Electronics Letters", du ler avril 1982, volume 18, numéro 7, pages 285 à 287, on connait un dispositif photosensible pour l'infra-rouge qui va être décrit en se référant à la figure I annexée à la présente description. Ce dispositif comporte un réseau de N lignes et M colonnes de détecteurs infra-rouges intégrés sur un substrat semi-conducteur. Les détecteurs Dll, D21, D31..., D12, D22, D32... sont des photo- diodes, intégrées sur un substrat semi-conducteur en cadmium, mercure et tellurure (C.M.T.). A chaque photodiode est associée un transistor MOS T1. On voit sur la figure 1 que l'anode de chaque photodiode est reliée à la masse et sa cathode à un transistor MOS T1. Un premier réseau d'électrodes verticales relie les grilles des transistors MOS associés aux détecteurs d'une même colonne. Un second réseau d'électrodes horizontales relie les transistors MOS associés aux détecteurs d'une même ligne. Un premier registre à décalages permet d'adresser successivement chaque électrode du premier réseau. Lorsqu'une électrode du premier réseau est adres- sée, il y a intégration des charges correspondant au rayonnement infrarouge, reçu par les détecteurs reliés à cette électrode, par exemple les détecteurs D11, D12, D13 sur la figure 1. L'intégration des charges se fait par des amplificateurs opérationnels montés en intégrateurs, avec une capacité C1, C2, C3 entre leur entrée négative et leur sortie, et qui sont reliés à chaque électrode du second réseau. Un multiplexeur reçoit les sorties des amplificateurs et fournit un signal S de lecture en série des charges intégrées dans les détecteurs d'une colonne. L'intégration des charges des détec- teurs D21, D22, D23 de la colonne suivante commence ensuite. Les premiers transistors MOS T1 ainsi que le premier registre à décalages sont intégrés sur un substrat semi-conducteur en sili- cium qui est interconnecté avec le substrat portant les détecteurs infrarouge. Les premiers transistors MOS T1 et le premier registre à décalages sont placés dans le même cryostat porté à 77K que les détecteurs infrarouge. Le problème qui se pose et que la présente invention permet de résoudre, est que les amplificateurs opérationnels montés en intégrateurs ne peuvent pas être placés à l'intérieur du cryostat. Comme leur consommation, et dons leur température sont élevées, cela poserait des difficultés de les mettre dans le cryostat. De plus, à cause de cette consommation élevée, ils sont réalisés en compo- sants discrets et sont encombrants. La conséquence est qu'il faut établir de nombreuses connexions entre le cryostat et le reste du dispositif. De plus, les connexions entre le cryostat et les amplificateurs opérationnels transportent des signaux à bas niveau, et sensibles aux parasites. La présente invention permet de résoudre ce problème. Elle concerne un dispositif photosensible pour l'infra-rouge ayant un fonctionnement comparable à celui du dispositif décrit dans l'article cité, mais dans lequel le cryostat ne comporte qu'une seule sortie, à fort niveau de tension et basse impédance. Selon la revendication 1, la présente invention concerne un dispositif photosensible pour l'infra-rouge comportant: - un réseau de N lignes et M colonnes de détecteurs infra- rouges intégrés sur un premier substrat semi-conducteur; - un premier transistor MOS relié à chaque détecteur et à deux réseaux d'électrodes, l'un des réseaux reliant les transistors MOS associés aux détecteurs d'une même ligne et l'autre ceux associés aux détecteurs d'une même colonne, et un premier registre à décalage, qui adresse l'une après l'autre les électrodes d'un premier réseau, les transistors MOS et le registre étant intégrés sur un second substrat semi-conducteur et placés dans un cryostat avec les détecteurs; - des moyens reliés à chaque électrode du second réseau qui assurent l'intégration des charges correspondant au rayonnement reçu par les détecteurs reliés à chacune des électrodes du premier réseau et qui assurent la lecture en série des charges intégrées, caractérisé en ce que ces moyens comportent, intégrés dans le second substrat semi-conducteur et placés dans le cryostat: - deux capacités et un second transistor MOS, reliés à chaque électrode du second réseau, la première capacité assurant l'inté- gration des charges puis le second transistor MOS reliant la pre- mière et la deuxième capacité pour que les charges se répartissent sous la première et la deuxième capacité; - des moyens assurant la lecture en série du niveau des charges dans les deuxièmes capacités, alors que se produit dans les pre- mières capacités l'intégration des charges des détecteurs reliés à l'électrode suivante du premier réseau. D'autres objets, caractéristiques et résultats de l'invention ressortiront de la description suivante, donnée à titre d'exemple non limitatif et illustrée par les figures annexées qui représentent: - la figure 1, le schéma d'un dispositif photosensible pour l'infra-rouge selon l'art antérieur; - la figure 2, le schéma d'un mode de réalisation des moyens d'intégration et de lecture selon l'invention; - les figures 3a à h, un exemple de réalisation de signaux de commande du dispositif selon l'invention; - les figures 4a à g, une vue en coupe transversale d'un mode de réalisation du dispositif selon l'invention et des schémas expli- quant son fonctionnement. Sur les diff érentes figures, les mêmes repères désignent les mêmes éléments, mais, pour des raisons de clarté, les cotes et proportions de divers éléments ne sont pas respectées. La figure I a été décrite dans l'introduction à la description Sur la figure 1, une ligne verticale en pointillés sépare les éléments de gauche-détecteurs, premiers transistors MOS, premier regitre à décalages qui sont placés dans le cryostat, des éléments de droite - moyens d'intégration et de lecture, qui sont situés hors du cryostat. La figure 2 représente le schéma d'un mode de réalisation selon l'invention des moyens d'intégration et de lecture qui sont placés dans le cryostat et intégrés sur le même substrat semi- conducteur que les premiers transistors MOS- T1 et le premier registre à décalages. Le reste du disposisitf photosensible est le même que sur la figure 1. Chaque électrode du second réseau S, S2, S3... - il s'agit sur les figures de lignes mais cela pourrait aussi bien être des colonnes - est reliée à deux capacités et à une second transistor MOS. Ainsi l'électrode S1 est reliée à une première capacité C1l, connectée entre SI et un potentiel de référence qui peut être celui du substrat semiconducteur portant les moyens d'intégration et de lecture. Sur les figures, ce potentiel est représenté par le symbole "masse" habituel Un second transistor MOS T12, sépare la première capacité Cil d'une seconde capacité C12, connectée entre une électrode du transistor T12 et le potentiel de référence. Les autres électrodes S23 S3... sont reliées à des capacités C21, C22, C31I C32... et à des seconds transistors MOS T22 T32... Une même tension de commande V2 est appliquée aux grilles des seconds transistors MOS. Les charges provenant des détecteurs d'une même colonne sont simultanément intégrées dans les premières capacités puis les seconds transistors MOS relient les premières et les secondes capacités et le niveau des charges est lu dans les secondes capa- cités, alors que commence l'intégration dans les premières capacités des charges des détecteurs de la colonne suivante. Sur les figures 3a à h, on a représenté un mode de réalisation des signaux de commande du dispositif selon l'invention. Les figures 3a,b,c montrent les tensions VXi, VX2, VX3 appliquées aux colonnes X1, X2, X3 par le premier registre à décalage. Chacune de ces tensions passe périodiquement au niveau haut Chacune des colonnes X1, X2, X3... est donc successivement adressée. 255500 0 Ainsi, au temps tIls, le passage au niveau haut de Vxi provoque la conduction des premiers transistors MOS T1 de la première colonne de détecteurs X1. Les charges créées dans ces détecteurs par Je rayonnement infra-rouge incident sont stockées dans les premières capacités, Cil C21 C31... Au temps t2, le passage au niveau haut de la tension de commande V2 figure 3d- provoque la conduction des seconds transistors MOS T12, T22, T32... Les premières et les secondes capacités sont reliées et les charges de chaque première capacité se répartissent sous la première et la deuxième capacité. Au temps t3, le passage au niveau haut de VX2 provoque l'intégration dans les premières capacités C1i, C21, C31 des charges des détecteurs de la deuxième colonne X2, et ainsi de suite les charges d'une colonne de détecteurs sont intégrées alors que les charges de la colonne précédente sont lues. Sur la figure 2, les moyens d'intégration que l'on vient de décrire, sont reliés à des moyens de lecture qui comportent, pour chaque ligne, un troisième et un quatrième transistors MOS, T14 et T15, T24 et T25... Les troisièmes transistors MOS sont montés en suiveur et reliés aux deuxièmes capacités par leur grille. Les quatrième transistors MOS ont leur grille reliée aux sortie Y1, Y2, Y3... du second registre à décalages et sont connectés entre un troisième transistor MOS et la sortie à haut niveau S du dispositif. Sur les figures 3f, g, h on a représenté les tensions Vyl, Vy2, Vy3 aux sorties Y'1, Y2, Y3 du second registre à décalages. Au temps t4, le passage au niveau haut de Vy, provoque la conduction du quatrième transistor MOS T15 qui fournit sur la sortie S le signal de lecture des charges intégrées par le détecteur Dll. Au temps t5 commence la lecture des charges intégrées par le détec- teur D12, et au temps t6 celle des charges intégrées par le détecteur D13, alors que se produit depuis le temps t3 l'intégration des charges provenant des détecteurs D21, D22, D23... dans les premières capacités. On a également représenté sur la figure 2 des transistors permettant la remise à niveau des premières et deuxièmes capacités. Il s'agit des transistors Tll et T13 pour la première ligne SI, T21 et T23 pour la deuxième ligne S2... Ces transistors sont reliés à l'une des capacités et à une tension de commande constante V3. La grille des transistors connectés aux premières capacités est com- mandée par un signal de commande en créneaux Vi1, représenté sur la figure 3e. La grille des transistors connectés aux secondes capacités est reliée à une sortie du deuxième registre de lecture par exemple le transistor T13 reçoit le signal de commande Vy2, le transistor T23 le signal de commande Vy3... et ainsi de suite. La figure 4a est une vue en coupe transversale réalisée dans le substrat semi-conducteur, en silicium de type P par exemple, sur lequel est intégré un mode de réalisation du dispositif selon l'in- vention, excepté les photodétecteurs. Cette coupe a été effectuée au niveau des éléments reliés à la photodiode D12 Cette photodiode a son anode reliée à un potentiel de réfé- rence, représenté sur la figure par le symbole "masse" et sa cathode reliée à un premier transistor MOS T1 constitué de deux diodes dl, d2 et de deux grilles. La première grille G1 est portée à un potentiel constant et contribue à la polarisation de la photodiode. La deu- xième grille reçoit le signal Vxi provenant du premier registre à décalages. Une électrode horizontale relie les diodes d2 des transistors T1 d'une même ligne. Cette connexion aboutit à une diode d3 qui fait partie du transistor MOS T22. Ce transistor comporte trois grilles, - une grille G2 et une grille G3 à un potentiel constant qui entourent une grille qui reçoit le signal de commande V2. Le transistor T23 fait suite au transistor T22, sa grille reçoit le signal de commande Vy,3, et il comporte la diode d4, commune avec le transistor T22, et une diode d5 qui reçoit le signal V3. La première capacité C21 est constituée par les capacités de toutes les diodes d2 des transistors T1 de la deuxième ligne, plus la 25550 O capacité sous la diode d3 et la grille G2. La seconde capacité C22 est constituée par les capacités sous la grille G3 et la diode d4. Sur la figure 4a, on n'a pas représenté le transistor T21 relié à d3, les transistors T23, T24, T25 et le second registre à décalages qui sont reliés à d4. Les figures 4b à g montrent l'évolution des potentiels de surface dans le substrat semi-conducteur au cours du temps. La figure 4b montre la situation avant toute intégration. Les capacités C21, C22 et la diode d5 sont au potentiel V3. Au temps t1 -figure 4c- le signal VXi passe au niveau haut, le premier TMOS T1 conduit, et les charges en provenance de la photodiode D12 sont accumulées dans la capacité C21. Au temps t2 -figure 4d- le signal V2 passe au niveau haut, le transistor T22 conduit, et le même niveau de potentiel s'établit entre les capacités C21 et C22. Il y a transfert d'une partie des charges stockées dans la capacité C21 sous la capacité C22 pour obtenir le même niveau de charges dans la capacité C22. Au temps t'2 -figure 4e- le signal VXi est au niveau bas, le transistor MOS T1 est bloqué, l'intégration des charges provenant de la photodiode D12 est terminée. Le signal V2 est au niveau bas, le transistor MOS T22 est bloqué, et les capacités C12 et C22 sont séparées. Le signal V1 passe au niveau haut -figure 3e- le transistor T21 conduit et remet au potentiel V3 la première capacité C21. Au temps t3 -voir figure 4f- le signal VX2 passe au niveau haut. L'intégration des charges provenant de la photodiode D22 qui n'est pas représenté commence. Au temps t5, le signal Vy2 passe au niveau haut Le transistor T25 conduit et le niveau des charges dans la capacité C22 est lu par le transistor T24. Au temps t6, le signal Vy3 passe au niveau haut, le transistor T23 conduit et provoque la remise au niveau V3 de la capacité C22, alors que l'intégration des charges se poursuit dans la capacité C21. Il est possible de remettre à niveau les secondes capacités simultanément et une fois que toutes les secondes capacités on été lues. Selon une variante de l'invention, les moyens de lecture peuvent être constitués par un registre à décalages à transfert de charge à entrées parallèles et sortie série. Ce registre est alors intégré dans le substrat semiconducteur à la suite des transistors T21, T22... On n'utilise pas dans ce cas le deuxième registre à décalages ni les transistors TI4, T15, T24, T25-... Les charges sont transférées dans le registre à transfert de charge jusqu'à un dispositif de lecture des charges dont la sortie constitue la sortie à haut niveau du dispositif photosensible. On peut soit établir le même niveau de charges entre les premières et les deuxièmes capacités, puis entre les deuxièmes capacités et le registre à transfert de charge, soit établir simulta- nément le même niveau de charges entre les premières capacités et le registre à transfert de charge. Dans ce cas les secondes capacités sont essentiellement constituées par les capacités des électrodes de stockage du registre à transfert de charge. Les détecteurs sensibles à l'infra-rouge peuvent être des photodiodes comme sur les figures ou un autre type de détecteurs infra-rouge, tel que par exemple un détecteur du type grille -isolant semiconducteur. Dans le cas de photodiodes, elles peuvent être reliées soit à une diode réalisée sur le second substrat semi-conducteur, comme sur les figures, soit à une grille réalisée sur ce second substrat sans que le fonctionnement du dispositif selon l'invention soit modifié. Les photodiodes peuvent être par exemple reliées à une grille d'un premier transistor MOS T1 ayant une autre grile reliée par une électrode commune aux transistors T1 d'une même colonne. De même les photo-détecteurs et le reste du dispositif sont intégrés sur des substrats semi-conducteurs différents, et bien adaptés. Par exemple pour les photo-détecteurs de l'antimoniure d'indium, du tellurure d'étain et de plomb, du tellurure de cadmium et de mercure... Le reste du dispositif est intégré par exemple sur un substrat semi-conducteur en silicium de type P ou N. Enfin, il est bien entendu que les rôles des électrodes du premier et du second réseau d'électrodes peuvent être inversés sans problème, c'est-à-dire que le premier registre à décalages peut être relié aux électrodes du premier réseau et les moyens d'intégration et de lecture selon l'invention aux électrodes du second réseau. REVENDICATIONS 1. Dispositif photosensible pour l'infra-rouge comportant: - un réseau de N lignes et M colonnes de détecteurs infra- rouge (Dl1, D12, D13...) intégrés sur un premier substrat semi- conducteur, - un premier transistor MOS (T1) relié à chaque détecteur et à deux réseaux d'électrodes, l'un des réseaux reliant les transistors MOS associés aux détecteurs d'une même ligne et l'autre ceux associés aux détecteurs d'une même colonne, et un premier registre à décalage, qui adresse l'une après l'autre les électrodes d'un premier réseau, les transistors MOS et le registre étant intégrés sur un second substrat semiconducteur et placés dans un cryostat avec les détecteurs; - des moyens reliés à chaque électrode du second réseau qui assurent l'intégration des charges correspondant au rayonnement reçu par les détecteurs reliés à chacune des électrodes du premier réseau et qui assurent la lecture en série des charges intégrées, caractérisé en ce que ces moyens comportent, intégrés dans le second substrat semi-conducteur (1) et placés dans le cryostat: - deux capacités (Cii, C12, C21, C22...) et un second tran- sistor MOS (T12, T22, T32...), reliés à chaque électrode du second réseau (S1, S2' S3...), la première capacité (Ci C21, C31...) assurant l'intégration des charges puis le second transistor MOS (T12, T22, T32...) reliant la première et la deuxième capacité pour que les charges se répartissent sous la première et la deuxième capacité, - des moyens assurant la lecture en série du niveau des charges dans les deuxièmes capacités, alors que se produit dans les pre- mières capacités l'intégration des charges des détecteurs (D21, D22, D23...) reliés à l'électrode suivante du premier réseau. 2. Dispositif selon la revendication 1, caractérisé en ce qu'il comporte des moyens (Tl1, T13, T21, T23...) assurant la remise à niveau des premières et des secondes capacités (Cii, C22, C21, 255500 0 l C22...), ces remises à niveau ayant lieu pour les premières capacités (Cil, C21, C31...) après qu'elles aient été reliées aux secondes capacités et pour les secondes capacités (C12, C22, C32...) après que le niveau des charges dans ces secondes capacités ait été lu. 3. Dispositif selon la revendication 2, caractérisé en ce que ces moyens sont constitués par un transistor MOS relié à chaque capacité (Ti1, T13, T21, T23..1 4. Dispositif selon l'une des revendications I à 3, caractérisé en ce que les moyens assurant la lecture en série des charges contenues dans les deuxièmes capacités sont constitués par - un second registre à décalages; - un troisième transistor MOS (Ti4, T24...) monté en suiveur qui est relié à chaque seconde capacité (C12, C22...) et à un quatrième transistor MOS (T15, T25...), chaque quatrième transistor MOS (T15, T25... ) étant adressé périodiquement par le second registre à décalage et ayant une électrode commune avec les autres quatrième transistors MOS constituant la sortie (S) du dispositif. 5. Dispositif selon l'une des revendications 1 à 3, caractérisé en ce que les moyens assurant la lecture en série des charges sont constitués par un registre à décalage à transfert de charge dans lequel les charges sont transférées jusqu'à un dispositif de lecture des charges fournissant la sortie (S) du dispositif photosensible. 6. Dispositif selon la revendication 5, caractérisé en ce que le même niveau de charges est établi simultanément entre les pre- mières capacités (Ci1, C21...) et le registre à transfert de charge, les secondes capacités étant essentiellement constituées par les capacités des électrodes de stockage du registre à transfert de charge. 7. Dispositif selon la revendication 5, caractérisé en ce que le même niveau de charges est établi entre les-premières (Cil, C21..) et les deuxièmes (C12, C22...) capacités, puis entre les deuxièmes capacités et le registre à transfert de charge.