FR 2558989 A1 19850802 FR 8501463 A 19850201 i PROCEDE ET DISPOSITIF D'INTEGRATION DE CIRCUITS AU NIVEAU D'UNE TRANCHE DE SEMICONDUCTEUR La présente invention concerne la fabrication et l'utilisation de circuits intégrés. L'invention porte plus particulièrement sur la détermination d'une matrice de circuits intégrés fonctionnant correctement, formés sur un substrat consistant en une tranche de semiconducteur. On a développé plusieurs techniques pour accroi- tre l'intégration de circuits par l'interconnexion de cir- cuits fonctionnant effectivement, sur une tranche qui con- tient une matrice de circuits qui fonctionnent et de cir- cuits qui ne fonctionnent pas. Une technique de coe type, correspondant à ce qu'on peut appeler la réalisation d'in- terconnexions à la demande, comprend le test individuel de circuits formés sur la tranche, la localisation des cir- cuits qui fonctionnent, et la formation sous la commande d'un ordinateur d'interconnexions mécaniques spécifiques pour cette tranche particulière. On utilise un masque pour former une couche d'interconnexion métallique spécifique qui interconnecte uniquement les circuits qui fonctionnent. Parmi les inconvénients de cette technique figurent le coût de fabrication d'un masque réalisé spécialement pour chaque tranche individuelle, et la nécessité d'une opération de métallisation ultérieure qui peut introduire des défauts supplémentaires, rendant la tranche complètement inutilisa- ble. Dans ces conditions, le coût et le travail consentis pour fabriquer la tranche et pour produire le masque spécial, qui ne présente une utilité que pour cette tranche parti- culière, sont gaspillés. Le brevet US 4 122 540 décrit une autre techni- que pour accroître l'intégration des circuits. La techni- que du brevet précité consiste à réaliser des circuits in- dividuels avec des conducteurs d'interconnexion' et à dispo- ser les circuits sur une grille d'intercornnexion. On con- necte des circuits individuels à la grille d'interconnexion, ou on les déconnecte de celle-ci en fonction de l'état fonc- tionnel des circuits. Contrairement à la technique d'inter- connexion à la demande, cette technique n'exige pas des étapes de traitement supplémentaires. Il est cependant né- cessaire d'établir une grille d'interconnexion orthogonale sur deux couches de matières. Ceci signifie qu'il faut au moins deux couches de métal, ou plans de connexion, -pour les lignes conductrices horizontales et verticales de la grille. Un autre inconvénient de la technique du brevet précité consiste en ce qu'une limite est imposée à l'utili- sation de circuits individuels fonctionnant effectivement. Du fait que les circuits sont interconnectés d'une manière prédéterminée, il peut ne pas être possible de parvenir à une intégration à très haut niveau si le nombre de circuits foncticnnant effectivement qui sont disponibles le long d'une ligne de la grille est inférieur au nombre nécessaire. A titre d'exemple, dans une matrice de 14 x 14, comprenant 196 circuits qui, après intégration, donne une matrice de 9 x 10 comprenant 72 circuits qui fonctionnent effectivement, il est possible que les 72 circuits exigés qui fonctionnent ne tombent pas aux emplacements exigés sur la grille. En ef- fet, les 72 circuits qui fonctionnent peuvent être répartis d'une manière telle qu'ils ne forment pas une matrice de 9 x 8. Le produit final peut ainsi ne pas être un produit ca- pable de fonctionner, comportant une matrice de 9 x 8. La technique du brevet précité exige que le nom- bre de circuits qui fonctionnent soit très supérieur au nombre effectivement nécessaire. Elle peut par exemple exiger 100 circuits qui fonctionnent pour former une ma- trice de 9 x 8 contenant 72 circuits qui fonctionnent. Ceci est dû à l'imposition d'une grille d'interconnexion et à l'absence de souplesse d'interconnexions ultérieures (après le test). La technique du brevet précité supprime l'étape de métallisation ultérieure et le masque métalli- que spécial qu'exige la réalisation d'interconnexions à la demande en "gaspillant" des circuits qui fonctionnent. Un autre problème que 'soulève la technique du brevet précité réside dans la difficulté de tester des circuits individuels en présence de la grille d'intercon- nexion. Pour tester correctement ces circuits sans que l'un des circuits ne perturbe les résultats obtenus pour un autre, il est nécessaire de déconnecter la grille d'in- terconnexion du circuit qui est testé. La grille d'inter- connexion doit ensuite devenir une structure à très faible impédance après la programmation. Le brevet US 4 038 648 décrit une autre techni- que d'intégration au niveau de la tranche. Ce brevet pré- voit la mise hors circuit de bits d'un dispositif qui ne fonctionnent pas, par l'utilisation de bascules électri- ques. Une telle technique exige de restaurer les bascules à chaque mise sous tension du dispositif. Un programme sup- plémentaire de diagnostic et de test est donc nécessaire pour restaurer les bascules à la mise sous tension. Une telle technique n'est de façon générale pas pratique et présente l'inconvénient supplémentaire qui consiste en ce que les circuits individuels ne sont pas isolés physiquement parle test. L'invention procure une technique d'intégration de circuits au niveau de la tranche destinée à permettre la constitution d'une matrice électriquement ordonnée de circuits intégrés qui fonctionnent effectivement, sur une tranche de semiconducteur. Contrairement à la technique d'intercon- nexion à la demande, il n'est pas nécessaire d'employer un masque spécial pour chaque tranche. L'invention n'im- pose pas non plus initialement une grille d'interconne- xion sur les circuits individuels qui fonctionnent effec- tivement. On peut donc tester aisément les circuits indi- viduels. Il n'y a en outre pas d'exigence concernant un certain pourcentage par ligne des circuits qui fonction- nent, pour produire une matrice de circuits qui fonction- ne, et il n'est pas nécessaire de redéfinir la configura- tion de bascules de circuits internes au moment de la mi- se sous tension des circuits. Un mode de réalisation préféré de l'invention est illustré par l'utilisation d'un circuit de mémoire vi- ve statique de 16 K en tant qu'élément constitutif. d'un mo- dule de mémoire de 2M, bien que l'invention puisse être mise en oeuvre sous la forme d'une mémoire ou d'un dispo- sitif autre qu'une mémoire. Dans le mode de réalisation préféré, une matrice comportant 126 circuits de mémoire est disposée en 8 lignes x 16 colonnies sur un substrat de tranche de circuit intégré, ce qui donne 2M bits par tranche ou 256K octets par tranche. On forme chaque circuit sur un substrat con- sistant en une tranche de semiconducteur. On teste indi- viduellement chaque circuit pour déterminer s'il fonction- ne effectivement. On forme ensuite sur la tranche une gril- le conductrice générique pour interconnecter tous les cir- cuits intégrés sur la tranche. On isole les circuits qui ont été trouvés défectueux au moment du test, en éliminant les connexions entre le circuit défectueux et la grille conductrice. Chaque ligne de matrice procure plusieurs cir- cuits individuels et comprend un décodeur redondant. Les dé- codeurs redondants sont programmés de façon à réaffecter des circuits supplémentaires qui fonctionnent, d'un emplacement de ligne de matrice physique à un emplacement de ligne de matrice électrique comportant des circuits défectueux. De toute manière, on forme des lignes de matrice complètes dont tous les circuits fonctionnent, et on ordonne une dis- tribution aléatoire de circuits qui fonctionnent pour réa- liser une matrice de circuits qui fonctionnent.'En combi- nant des décodeurs redondants et des circuits supplémen- taires associés qui fonctionnent, avec un décodeur de li- gne principal et des circuits associés, on forme une li- gne complète. On place à une position de bit des circuits individuels dans une ligne en prévoyant pour chaque cir- cuit une interconnexion correspondant à des positions de bit supplémentaires, et en éliminant ensuite les intercon- nexions pour toutes les positions de bit sauf celle à la- s15 quelle le circuit est affecté. On combine des circuits fonctionnant partielle- ment avec d'autres circuits fonctionnant partiellement et complémentaires, pour produire à partir d'eux un circuit complet qui fonctionne. A titre d'exemple, si une moitié supérieure d'un circuit et une moitié inférieure d'un autre circuit fonctionnent, on peut combiner électriquement les dispositifs pour former un circuit complet qui fonctionne. On effectue ceci en combinant une adresse pour chaque par- tie du circuit avec le même signal de sélection de circuit, de façon que le circuit sélectionné corresponde à l'adresse liée à la partie qui fonctionne dans le circuit. A titre d'exemple, si un circuit comporte une moitié supérieure qui fonctionne et si on combine (par une fonction ET) l'adresse correspondant à la moitié supérieure avec le signal de sélec- tion de circuit du circuit complété, la moitié supérieure qui fonctionne ne peut être sélectionnée que lorsque la moitié supérieure du circuit complet est adressée. De façon similai- re, si un autre circuit aléatoire comporte une moitié infé- rieure qui fonctionne et si on combine (par une fonction ET) l'adresse qui correspond à la moitié inférieure avec le même signal de sélection de circuit du circuit complété, la moi- tié inférieure qui fonctionne ne peut être sélectionnée que lorsque la moitié inférieure du circuit complété est adressée. Ainsi, lorsqu'on adresse une moitié inférieure du circuit complé, le circuit partiel qui est électriquement affecté à la moitié supérieure du circuit complet, à un em- placement de matrice donné, ignore le signal de sélection de circuit. A la place, l'adresse est combinée avec l'autre circuit ayant une moitié inférieure qui fonctionne, pour donner la moitié inférieure du circuit complet pour cet em- placement de matrice. On peut adresser l'autre moitié de fa- çon similaire. La combinaison de circuits qui fonctionnent par- tiellement pour donner un circuit complet n'est pas limitée à des circuits dont une moitié fonctionne. En utilisant cette technique, on peut combiner en un circuit complet quatre circuits qui fonctionnent partiellement, chacun d'eux ayant un quadrant différent qui fonctionne. Dans un tel cas, on combine deux adresses avec le signal de sélection de cir- cuit pour effectuer une sélection de circuit partiel. L'invention procure donc un procédé pour obtenir un rendement de fabrication maximal en partant d'une tranche de circuit intégré sur laquelle sont formés des circuits qui fonctionnent, des circuits qui fonctionnent partiellement et des circuits qui ne fonctionnent pas. L'aspect physique d'une tranche formée conformément à l'invention est celui d'une "marqueterie" de dispositifs utilisables et inutilisables. Electriquement, on ne peut pas distinguer une tranche formée conformément à l'invention de n'importe quel autre dispositif fonctionnant entièrement qui est fabriqué pour remplir une fonction similaire. On peut former sur une tranche intégrée un système ou un sous-système complet, en éliminant le coût des opérations consistant à découper la tranche par rayage, à monter en bottier des dispositifs discrets séparés, et à combiner ensuite les dispositifs en boîtiers individuels en un système ou un sous-système sur une carte de circuit imprimé. Outre la diminution considérable du coût d'inter- connexion et de la taille physique du système, on parvient à une augmentation notable de la vitesse d'exécution et de la fiabilité du système. Un aspect de l'invention porte sur un procédé de fabrication d'une matrice électrique de circuits de mémoire qui fonctionnent, à partir d'une distribution aléatoire de circuits de mémoire qui fonctionnent et de circuits de mémoire qui ne fonctionnent pas, sur un subs- trat consistant en une tranche de semiconducteur, ca- ractérisé en ce que: on teste chaque circuit de mémoire complètement isolé, pour déterminer s'il fonctionne ou non; on isole les circuits de mémoire qui ne fonctionnent pas en supprimant les connexions entre les circuits de mémoire qui ne fonctionnent pas et des métallisations de grille d'interconnexion et en interconnectant les métallisations de grille d'interconnexion; on forme une grille conductrice sur le substrat consistant en une tranche de semiconduc- teur pour interconnecter les métallisations de grille d'in- terconnexion; on programme des décodeurs de sélection de circuit redondants pour affecter des circuits de mémoire qui fonctionnent de façon à former des lignes de matrice complètes à partir des circuits de mémoire distribués de façon aléatoire sur le substrat consistant en une tranche de semiconducteur; et on affecte des lignes.d'entrée/sor- tie de canal à chaque circuit de mémoire qui fonctionne et à des positions de bits séquentielles corres- pondantes, en éliminant des connexions entre les circuits de mémoire et la grille conductrice qui correspondent à d'autres positions de bit. Un autre aspect de l'invention porte sur un dispo- sitif pour réaliser une matrice de circuits qui fonctionnent sur un substrat consistant en une tranche de semiconducteur, à partir d'une distribution aléatoire de circuits qui fonc- 25898.9 tionnent et de-circuits qui ne fonctionnent pas, caracté- risé en ce qu'il comprend: un ensemble de circuits qui fonctionnent et de circuits qui ne fonctionnent pas, ayant des métallisations de grille; une grille conductrice for- mée sur le substrat consistant en une tranche de semicon- ducteur pour interconnecter les circuits par l'intermé- diaire des métallisations de grille; et un fusible asso- cié à chaque circuit, grâce à quoi on isole vis-à-vis de la grille conductrice des circuits ne fonctionnant pas, en faisant sauter des fusibles qui connectent à la grille conductrice des métallisations de grille de circuits qui ne fonctionnent pas, après le test des circuitset avant la formation de la grille conductrice. Un autre aspect de l'invention porte sur une matrice de circuits de mémoire qui fonctionnent, obtenue à partir d'une distribution aléatoire de circuits de mé- moire qui fonctionnent et de circuits de mémoire qui ne fonctionnent pas formés sur un substrat consistant en une tranche de semiconducteur, caractérisée en ce qu'elle com- prend: une grille conductrice formée sur le substrat con- sistant en une tranche de semiconducteur pour interconnec- ter les circuits de mémoire; des moyens destinés à program- mer des décodeurs de sélection de circuit redondants, pour affecter des circuits de mémoire qui fonctionnent, de fa- gon à former des lignes de matrice complètes à partir de circuits de mémoire distribués de façon aléatoire sur le substrat consistant en une tranche de semiconducteur; et des moyens destinés à affecter des conducteurs d'entrée et de sortie de canal à chaque circuit de mémoire qui fonctionne, en éliminant des connexions entre ces cir- cuits de mémoire et la grille conductrice qui correspondent à d'autres positions de bit. Un autre aspect de l'invention porte sur un procédé pour réaliser une matrice électrique de circuits qui fonction- nent, à partir d'une distribution aléatoire de circuits qui fonctionnent et de circuits qui ne fonctionnent pas, for- més sur un substrat consistant en une tranche de semicon- ducteur, caractérisé en ce que: on teste chaque circuit complètement isolé, pour déterminer s'il fonctionne ou non; on isole les circuits qui ne fonctionnent pas, en établis- sant des connexions entre les circuits qui fonctionnent et des métallisations de grille d'interconnexion; et on forme une grille conductrice sur le substrat consistant en une tranche de semiconducteur, pour interconnecter les métal- o10 lisations de grille d'interconnexion. Un autre aspect de l'invention porte sur.un pro- cédé de réalisation d'une matrice électrique de circuits qui fonctionnent, à partir d'une distribution aléatoire de circuits qui fonctionnent et de circuits qui ne fonction- nent pas formés sur un substrat consistant en une tranche de semiconducteur, caractérisé en ce que: on teste chaque circuit complètement isolé, pour déterminer s'il fonctionne ou non; on isole les circuits qui ne fonctionnent pas, en formant une grille conductrice sur le substrat consistant en une tranche de semiconducteur, pour interconnecter les circuits qui fonctionnent; on programme des décodeurs de sélection de circuit redondants pour affecter des circuits qui fonctionnent, de façon à former des lignes de matrice complètes à partir des circuits distribués de façon aléa- toire sur le substrat consistant en une tranche de semicon- ducteur; et on affecte des lignes d'entrée/sortie de canal à chaque circuit qui fonctionne et aux positions de bit séquentielles correspondantes.. Un autre aspect de l'invention porte sur un dis- positif procurant une matrice de circuits qui fonctionnent formés sur un substrat consistant en une tranche de semicon- ducteur, à partir d'une distribution aléatoire de. circuits qui fonctionnent et de circuits qui ne fonctionnent pas, ca- ractérisé en ce qu'il comprend: un ensemble de circuits qui fonctionnent et de circuits qui ne fonctionnent pas, compor- tant des métallisations de grille; une grille conductrice formée sur le substrat consistant en une tranche de semi- conducteur, pour interconnecter les circuits par l'inter- médiaire de la métallisation de grille; et un fusible associé à chaque circuit, grâce à quoi on connecte à la grille conductrice des circuits qui fonctionnent, en éta- blissant des connexions par fusible qui relient les métal- lisations de grille des circuits qui fonctionnent à la grille conductrice, après le test de circuit et avant la formation de la grille conductrice. L'invention sera mieux comprise à la lecture de la description qui va suivre de modes de réalisation, dcn- nés à titre d'exemples non limitatifs. La suite de la des- cription se réfère aux dessins annexés sur lesquels: La figure 1 est une représentation schématique d'une tranche de semiconducteur montrant une distribution physique (aléatoire) de circuits fonctionnant complètement et partiellement, et une distribution électrique (systéma- tique) de circuits qui fonctionnent; La figure 2 est une représentation sous forme de shéma synoptique d'une carte de mémoire vive de l'art antérieur; La figure 3 est une représentation schématique d'une ligne de la grille d'interconnexion et d'une inter- connexion par fusible conformes à l'invention; Les figxres 4a,4b sont une représeitation schématique montrant des lignes de sélection de circuit normales et re- dondantes et des fusibles connectant les lignes à un cir- cuit; La figure 5 est une représentation schématique montrant des lignes d'entrée et de sortie et des fusibles connectant ces lignes à un circuit; Les figures 6a-6c montrent des modes de réalisa- tion logiques et de circuits qui permettent de combiner des circuits fonctionnant partiellement pour former un circuit S8989 fonctionnant complètement; La figure 7 montre un mode de réalisation de l'invention qui permet d'affecter plusieurs circuits à une ligne de sélection de circuit particulière; La figure 8 est un schéma synoptique montrant une technique de test de sélection de circuit; ' La figure 9 montre un mode de réalisation de l'invention offrant plusieurs lignes de sélection de cir- cuit programmables; La figure 10 est un schéma montrant la reconfi- guration électrique de circuits à distribution aléatoire, pour obtenir une matrice virtuelle; et La figure 11 est un schéma montrant une struc- ture dans laquelle chaque circuit comprend un décodeur d'adresse de sélection non affecté. Lorsqu'on forme des circuits intégrés sur une tranche de semiconducteur, on obtient une matrice de dis- positifs qui fonctionnent, de dispositifs qui fonctionnent partiellement et de dispositifs qui ne fonctionnent pas. On obtient donc une distribution physique aléatoire de cir- cuits qui fonctionnent et de circuits qui fonctionnent par- tiellement, comme il est représenté pour la tranche 10 sur la figure 1. L'invention permet d'effectuer une redistribu- tion systématique ou électrique des dispositifs qui fonc- tionnent et des dispositifs qui fonctionnent partiellement, pour produire une matrice électrique uniforme de circuits qui fonctionnent, à laquelle on peut accéder aisément, comme il est représenté pour la tranche virtuelle 12 sur la figure 1. L'invention consiste donc en une technique qui établit une ma- trice de circuits intégrés formés sur un substrat consistant en une tranche de semiconducteur. La figure 1 montre des dispositifs qui fonctionnent, qui fonctionnent partiellement et qui ne fonctionnent pas, dis- posés en une matrice de 11 x 11. La taille de matrice qui est envisagée ici est prise uniquement à titre d'exemple et on ne doit pas considérer qu'elle limite l'invention à une tail- le de matrice particulière quelconque. On peut mettre en oeuvre l'invention en utilisant n'importe quel nombre de tailles de matrice, et on peut l'appliquer à un circuit intégré ayant un type fonctionnel uniforme, ou à un mélan- ge de circuits intégrés ayant différents types fonction- nels. La figure 2 montre un schéma synoptique par- tiel et simplifié d'une carte de mémoire de l'art anté- rieur. La carte de mémoire représentée constitue une base pour la description d'un exemple de réalisation de l'in- vention. L'invention est cependant prévue pour l'utilisa- tion avec n'importe quel dispositif à circuit intégré, pour réaliser une intégration au niveau de la tranche don- nant un rendement maximal en éléments qui fonctionnent effectivement. La mémoire, telle que la mémoire 16 repré- * sentée sur la figure 2,est une mémoire vive statique de 16K. Un dispositif de mémoire caractéristique de 16K x 1 bit exige les connexions de broches suivantes: quatorze lignes d'adresse, une ligne VDD, une ligne VSS une ligne de sélection de circuit, une ligne de validation d'écritu- re, une ligne d'entrée de données et une ligne de sortie de données, soit un total de vingt conducteurs. Une carte de circuit imprimé comporte généralement 126 dispositifs de ce type disposés en une matrice de 8 x 16, ce qui donne 2M bits ou 256K octets d'espace de mémoire adressable, com- me le montre la figure 2. Dans la carte de mémoire considérée à titre d'exemple, dix-sept des vingt connexions sont établies en parallèle vers la totalité des 126 dispositifs, comme le montre le bus 14 sur la figure 2. Chaque colonne de matrice comprend une ligne d'entrée I1-I8 et une ligne de sortie 01-08. Chaque ligne de matrice comprend une ligne de sélec- tion de circuit CS1-CS,6. La sélection de circuit est comman- dée par un circuit décodeur 22. L'accès à n'importe quelle ligne de matrice des puces de mémoire 16-21 est donc fonc- tion de l'informationr de sélection d'adresse et de cir- cuit. Lorsqu'on accède à un multiplet (soit 8 bits ou un octet dans le mode de réalisation de l'invention considéré à titre d'exemple), on active une ligne de sé- lection de puce correspondant à une ligne de matrice don- née; et on sélectionne la position de bit interne désirée au moyen des signaux d'adresse. Dans le mode de réalisation de l'art antérieur, consistant par exemple en une carte de circuit imprimé, on forme des lignes horizontales et verticales pour intercon- necter la matrice de mémoire, en employant différentes cou- ches de métal déposées sur la carte. Du fait que tous les circuits se trouvant sur la carte ont été testés au préala- ble, il n'est pas nécessaire de modifier l'implantation de connexions correspondant à des circuits qui ne fonctionnent pas. L'invention interconnecte une matrice de circuits inté- grés sur un substrat consistant en une tranche de semicon- ducteur. On forme sur la tranche un certain nombre de cir- cuits intégrés, mais sans une grille d'interconnexion. Selon l'invention, on teste lescircuits individuels pour déterminer leur état fonctionnel. On localise les cir- cuits qui fonctionnent, ceux qui fonctionnent partiellement et ceux qui ne fonctionnent pas. On forme ensuite une cou- che de métal sur le substrat constitué par la tranche, pour réaliser une grille d'interconnexion. On peut former la gril- le d'interconnexion par n'importe quelle technique connue, comprenant le dépôt en phase vapeur, la pulvérisation ca- thodique et la lithographie par rayons X et par faisceau d'électrons. On connecte chaque circuit à la grille. On isole de la grille lescircuitsqui ne fonctionnentpas,comme le mon- tre la figure 3. On voit sur la figure 3 une seule ligne 24 de la grille d'interconnexion qui comprend une métallisation de connexion 25 et une métallisation de test 26. La métal- lisation de test 26 est connectée à un circuit intégré 27. Avant la formation de la grille d'intercnnexicn, on isole électriquement complètement chaque dispcsitif par rapport à d'autres cirquits, pour pouvoir tester chaque dispositif. La métallisation de test 26 prccure'un point commode pour connecter une sonde de test. Un seul point de test 26 est représenté à titre d'exemple. Il y a en réalité dans le mode de réalisation préféré vingt points de test de ce type connectés au circuit intégré 27, mais on n'a représenté dans un but de simplicité qu'un seul de ces points de test (et une seule de ces lignes de grille d'interconnexion). Il existe entre la grille et le circuit 27 une liaison sous la forme d'un fusible 28. Le fusible peut con- sister en n'importe quelle sorte de dispositif fusible connu pour circuit intégré, tel qu'un fusible en sili- cium polycristallin ou un fusible en métal. Les fusibles peuvent également être initialement non conducteurs et on peut les rendre conducteurs par une technique connue quelconque, comme l'exposition à un laser ou à un courant excessif, ou par connexion par laser de deux couches semi- conductrices. Dans de telles applications, le processus est inversé. En effet, les circuits qui fonctionnent et ceux qui fonctionnentpartiellement sont connectés et les circuits qui ne fonctionnent pas sont laissés seuls. Dans le mode de réalisation de l'invention considéré à titre d'exemple, si le dispositif 27 est un dispositif qui ne fonrc- tionne pas, on fait sauter le fusible 28, de préférence avant la formation de la grille d'interconnexion, par l'une quel- conque des techniques connues, comme par un faisceau laser ou par un courant excessif. De cette manière, un circuit qui ne fonctionne pas est totalement isolé de la grille d'inter- connexion et n'affecte ou ne dégrade pas le fonctionnement de la matrice de circuits. Dans l'exemple de la figure 4a,on ouvre toutes les connexions de ce type qui sont représen- tées en faisant sauter des fusibles appropriés des dispo- sitifs qui ne fonctionnent pas. Dans des dispositifs ayant des grilles d'interconnexion formées conformément à la technologie utilisant un faisceau d'électrons, on établit uniquement des connexions dirigées vers les circuits qui fonctionnent et ceux qui fonctionnent partiellement, et on n'utilise pas de fusibles. On a représenté à titre d'exemple un seul fusi- lO ble 28 reliant la métallisation de connexion 25 à la mé- tallisation de test 26. Dans la pratique réelle, on peut utiliser un seul fusible ou un groupe de fusibles à cha- que point pour réduire la résistance et pour augmenter la capacité d'acheminement de courant, comme par exemple dans le cas des métallisations d'alimentation, Vss et VDD. Une fois qu'on a éliminé de la grille d'interconnexion les dis- positifs qui ne fonctionnent pas, on organise les disposi- tifs distribués de façon aléatoire qui fonctionnent et qui fonctionnent partiellement, pour former une matrice vir- tuelle. On effectue une réorganisation électronique de la distribution physique des dispositifs qui fonctionnent, en affectant d'une manière systématique des lignes de sé- lection de circuit et des lignes d'entrée/sortie. La comman- de des lignes de sélection de circuit est une fonction qui est assurée par un circuit intégré séparé formé sur le subs- trat consistant en une tranche. De tels circuits intégrés sont des décodeurs. Dans l'exemple d'une carte de mémoire de 256K octets, un dispositif de sélection de circuit com- porte quatre entrées et seize sorties. Chaque ligne est con- çue de façon à être connectée à une ligne de matrice compre- nant huit circuits ou plus. La figure 4.a représente sous forme de schéma sy- noptique une structure de sélecteur et décodeur de circuit. On supposera pour les bescins de cet exemple qu'une ligne de matrice comprenant des circuits 44 et 52 comporte onze circuits. En plus de la ligne de sélection de circuit CS1, une ou plusieurs lignes de sélection de circuit redondan- tes sont connectées aux circuits le long de la ligne de matrice. Un dispositif de sélection de circuit 30 comprend donc un décodeur de sélection de circuit principal 31 et deux décodeurs de sélection de circuit redondants 32 et 33, définissant des lignes de sélection de circuit CS1, RCS1 et RCS1'. Ces lignes correspondent respectivement aux lignes 34, 35 et 36. Pour chaque circuit, il existe une métallisa- tion de connexion de grille correspondant à chaque ligne de sélection. Ainsi, le circuit 44 comprend des métallisa- tions 37-39 et le circuit 52 comprend des métallisations 45-47. Chaque métallisation connecte sa ligne de sélection respective à une métallisation de test de circuit, par l'intermédiaire d'un fusible d'interconnexion. Pour le cir- cuit 44, la métallisation de test 43 est connectée aux mé- tallisations de ligne 37-39 par des fusibles 40-42; et pour le circuit 52 la métallisation de test 51 est connec- tée aux métallisations de ligne 45-47 par les fusibles 48- 50. Cependant, dans l'exemple de la figure 4a, on a affec- té arbitrairement un état défectueux au circuit 52 pour montrer que toutes les lignes de sélection de circuit sont isolées de la grille d'interconnexion dans le cas d'un cir- cuit défectueux. On affecte le circuit 44 à l'une quelconque des lignes de sélection de circuit en faisant sauter les fusibles pour les deux autres lignes. De cette manière, on peut éli- miner un décodeur 31-33 défectueux, ou bien on peut affec- ter à une ligne de sélection de circuit pour une autre li- gne de matrice un circuit qui fonctionne ou un circuit qui fonctionne partiellement et qui n'est par ailleurs pas affec- té. Dans l'exemple d'une matrice comportant onze cir- cuits dans une ligne de matrice, on supposera que le cir- cuit 44 est un circuit qui fonctionne. On fait sauter les fusibles41 et 42, ce qui ouvre toute connexion entre les lignes de sélection de circuit 35 et 36 et le circuit 44. Il y a deux possibilités dans une ligne de matrice de onze circuits: (1) il peut y avoir 8 circuits qui fonctionnent, ou moins, dans la ligne de matrice; et (2) il peut y avoir plus de 8 circuits qui fonc- tionnent dans la ligne de matrice. Si le nombre de circuits qui fonctionnent dans la ligne de matrice est inférieur ou égal à 8, on fait sauter des fusibles de façon que les lignes de sélection de circuit redondantes 35 et 36 ne soient connectées à au- cun des circuits dans la ligne de matrice. Lorsqu'il y a plus de huit circuits qui fonctionnent dans la ligne de matrice, on connecte l'une des lignes de sélection de circuit supplémentaires 35 et 36 à un circuit supplémentai- re qui fonctionne. Si le circuit 44 est un circuit supplé- mentaire qui fonctionne dans sa ligne de matrice, on fait sauter le fusible 40 et l'un des fusibles 41 ou 42. On supposera dans l'exemple considéré qu'on a obtenu une ligne de matrice de circuits (par exemple la ligne de matrice 3) ne comportant que cinq circuits qui fonctionnent, tandis que la ligne de matrice 1 comporte 11 circuits qui fonctionnent. La ligne de sélection de cir- cuit principale de la ligne de matrice 3 est connectée aux cinq circuits qui fonctionnent dans la ligne de matrice 3. Une ligne de sélection de circuit redondante de la ligne de matrice 1 est connectée aux trois circuits supplémentaires qui fonctionnent dans la ligne de matrice 1. Du fait que le décodeur de la ligne supplémentaire dans la ligne de matrice 1 est un décodeur de réserve, on peut le programmer de façon qu'il ait une adresse identique à celle du décodeur de sélec- tien de circuit principal de la ligne de matrice 3. Par conséquent, chaque fois que la ligne de matrice 3 est sélectionnée, la ligne de sélection de circuit principale pour la ligne de matrice 3 et l'une des lignes de sélec- tion de circuit pour la ligne de matrice 1 sont activées simultanément. Il en résulte que huit circuits qui fonc- tionnent sont sélectionnés, à savoir trois dans.la ligne de matrice 1 et 5 dans la ligne de matrice 3. La figure 4b montre un schéma simplifié d'un circuit de programmation de décodeur redondant. Un tran- sistor Q1 faisant fonction de source de courant alimente un bus de sélection. On peut faire fonctionner une série de transistors d'adresse Q2-Q5 ccnformément à diverses adresses d'entrée (A/A/B/BY qui sent appliquées au dispo- sitif de sélection de circuit. A chaque transistor est associé un fusible correspondant 54-57. Pour programmer le décodeur sur une adresse désirée particulière, qui corres- pond elle-meme à un circuit de sélection particulier, on fait sauter les fusibles relatifs aux transistors qui ne correspondent pas à l'adresse désirée; on ne fait pas sau- ter les fusibles relatifs aux transistors qui correspondent à l'adresse désirée. Il en résulte que la ligne de sélec- tion de circuit est activée lorsque l'adresse appropriée est appliquée au décodeur. Dans un but de simplicité, on a représenté sur la figure 4b un décodeur de sélection du type un parmi quatre, avec deux adresses et leurs complé- ments. Dans la pratique réelle, il y a davantage d'adresses et de transistors dans un décodeur. Bien que ceci ne soit pas obligatoire, il est avantageux de tester la tranche complète, avant de faire sau- ter des fusibles, pour déterminer quels sont les circuits qui fonctionnent dans chaque ligne de matrice, et pour optimiser ainsi l'utilisation de circuits qui fonctionnent. Dans l'exem- ple ci-dessus,silaligne de matrice 1 comprend deux circuits supplémentaires qui fonctionnent en plus des huit nécessaires (soit un total de dix circuits qui fonctionnent), on peut uti- liser les deux circuits supplémentaires qui fonctionnent avec les cinq circuits qui fonctionnent dans la ligne de matrice 3, ou bien on peut les utiliser avec une autre ligne de matrice qui comporte six circuits qui fonction- nent. Un exemple de la souplesse que procuré cet as- pect de l'invention concerne la situation dans laquelle deux lignes de matrice ne comprennent pas un total de huit circuits qui fonctionnent. Ainsi, la ligne de matrice 3 peut comporter cinq circuits qui fonctionnent et la li- gne de matrice 1 peut comporter deux circuits supplémen- taires qui fonctionnent. Ceci donne un total de sept cir- cuits qui fonctionnent. On peut trouver une troisième li- gne de matrice comportant un circuit supplémentaire qui fonctionne. On programme alors la troisième ligne de ma- trice (par exemple la ligne 9) d'une manière identique à celle de la ligne 3. Les trois lignes de matrice, c'est- à-dire la ligne 1, la ligne 3 et la ligne 9, sont ainsi toutes activées simultanément pour donner une ligne de ma- trice comprenant huit dispositifs qui fonctionnent. La limite extrême de cet aspect de l'invention conduit à un maximum de huit lignes de matrice avec soit un circuit supplémentaire qui fonctionne (c'est-à-dire un total de neuf circuits qui fonctionnent), soit un circuit normal qui fonctionne, soit une combinaison de deux. On uti- lise de cette manière un nombre maximal de circuits, ce qui améliore le rendement de fabrication et permet de réaliser une intégration effective au niveau de la tranche. Dans le dispositif de l'art antérieur de la figu- re 2, quatorze lignes d'adresse, deux lignes d'alimentation et une ligne de validation d'écriture sont utilisées en com- mun par toutes les cellules dans le dispositif. Dans une in- tégration au niveau de la tranche, il n'est pas nécessaire de réaffecter ces lignes, et il suffit de les déconnecter des circuits qui ne fonctionnent pas. La description faite en relation avec les figures 4a, 4b porte sur l'affectation de lignes de sélection de circuit pour assembler des li- gnes de matrice de circuits qui fonctionnent, distribuées d'urne manière systématique, à partir d'une série de cir- cuits distribués de façon aléatoire et formés dans un subs- trat semiconducteur qui contient des circuits qui fonc- tionnent, des circuits qui fonctionnent partiellement et des circuits qui ne fonctionnent pas. Une fois qu'on a ordonné la distribution aléatoire en affectant des lignes de sélection de circuit, on doit affecter les lignes d'en- trée et de sortie à une colonne appropriée, de façon à pou- voir accéder, d'un point approprié, à un circuit sélec- tionné et adressé. Bien que dans cette description, on af- fecte tout d'abord les lignes de sélection de circuit et ensuite les lignes de sortie, il faut noter qu'on peut af- fecter les lignes dans n'importe quel ordre ou qu'on peut les affecter simultanément. Dans un circuit de mémoire, il est souhaitable de présenter en sortie ou en entrée huit bits en parallèle au cours de chaque accès en mémoire. Lorsque huit circuits sont activés par la ligne de sélection de circuit, comme décrit ci-dessus, l'obtention d'un signal de sortie ou la réception d'un signal d'entrée s'effectue dans l'ordre approprié. Pour réaliser ceci, huit lignes de connexion parallèles sont établies le long de chaque ligne de matrice de circuits sur le substrat consistant en une tranche. La figure 5 montre un bus de sortie O1-08 (ou un bus d'entrée I1-I8), qui comprend un embranchement de huit lignes pour la ligne de matrice 1 et un embranchement de huit lignes pour la ligne de matrice 2. De tels embranche- ments-existent pour chaque ligne de la matrice. Dans l'exem- ple d'un dispositif de mémoire, il existe huit lignes de ma- trice de ce type. On voit que le bus de lignes de matrice 58 est connecté à un circuit 76 au niveau d'une série de mé- tallisations de connexion de grille 59-66, qui sont ensuite connectées à la métallisation de test 75 par un ensemble de fusibles correspondants 6774. Si le circuit 76 ne fonctionne pas, on fait sauter la totalité des huit fusi- bles 67-74 pour isoler le circuit par rapport au bus d'en- trée et de sortie 58. En suivant la première ligne de matrice, lors- qu'on trouve un premier circuit qui fonctionne, on fait sauter les fusibles 66-74 et on établit la connexion par le fusible 67 pour la position de bit 1. Lorsqu'on trouve le circuit suivant qui fonctionne, on fait sauter les fu- sibles 67 et 69-74 et on établit la connexion par le fu- sible 66 pour la position de bit 2, et ainsi de suite. Ainsi, lorsqu'on trouve un quatrième circuit qui fonction- ne, on fait sauter tous les fusibles de sortie à l'excep- tion du quatrième (70), ce qui correspond à la quatrième position de bit. Tous les circuits qui fonctionnent pour une li- gne de matrice particulière ne sont pas nécessairement dans cette ligne de matrice particulière. On peut collèc- ter les circuits à partir d'un nombre quelconque de lignes de matrice, jusqu'à un maximum de huit lignes de matrice, comme onr l'a expliqué cidessus dans l'exemple concernant les lignes de sélection de circuit. En supposant que la li- gne de matrice 1 comporte trois circuits supplémentaires qui fonctionnent et que la ligne de matrice 3 comporte un total de cinq circuits qui fonctionnent, on connecte les trois circuits supplémentaires qui fonctionnent de la ligne i aux trois premières lignes de sortie du bus 58 et on con- necte les cinq circuits de la ligne de matrice 3 aux cinq lignes de sortie suivantes du bus 58. Il y a donc toujours huit sorties fournies par huit circuits sélectionnés pour les huit positions de bit d'une ligne de matrice sélection- née, indépendamment de l'emplacement physique réel des cir- cuits qui fonctionnent sur le substrat consistant en une tran- che. Dans certains cas, on peut obtenir un circuit qui fonctionne partiellement. Le circuit peut être une partie supérieure, une partie inférieure, une partie gau- che ou une partie droite qui fonctionne dans un circuit qui par ailleurs nre fonctionne pas. On programme le cir- cuit partiel de façon qu'il réagisse à une adresse sur une ligne d'adresse, par exemple la ligne A. On programme la ligne d'adresse de façon qu'elle coopère avec la ligne de sélection de circuit pour une ligne de matrice correspon- dante, afin d'activer le circuit particulier lorsque la position de bit correspondante est sélectionnée. Les fi- gures 6a-6c montrent les formes schématiques de modes de réalisation de l'invention qui affectent des circuits par- tiels par paires pour former des circuits complets qui fonctionnent. Sur la figure 6a, on effectue une affectation à une partie d'un circuit qui correspond à une partie de circuit supérieure ou une partie inférieure (ou une partie gauche ou une partie droite). L'adresse A est égale à "1" si on trouve une partie supérieure d'un circuit; l'adresse A est égale à "O" si on trouve une partie inférieure d'un circuit. On programme le circuit en faisant sauter des fu- sibles appropriés. Si le circuit fonctionne entièrement, onr ne fait sauter que les fusibles F1 et F4, ou F1 et F3. Si dans un circuit qui fonctionne partiellement, l'adresse A est égale à "1", on fait sauter les fusibles F2 et F3. Si dans un circuit qui fonctionne partiellement, l'adresse A est égale à "O", on fait sauter les fusibles F2 et F4. L'adresse A est transmise directement par le fu- sible F4 à la porte ET 78, dans laquelle elle est combinée selon une fonction ET avec le signal de sélection de circuit pour la ligne de matrice considérée, afin de produire un si- gnal de sélection de circuit pour cette partie du circuit. L'adresse A peut également être transmise par un inverseur 77 et un fusible F3 à la porte ET 78, pour être combinée se- ion une fonction ET avec le signal de sélection de cir- cuit, pour produire un signal de sélection de circuit pour cette partie du circuit. On supposera à titre d'exemple que la ligne d'adresse est programmée, en compagnie de la ligne de sé- lection de circuit, pour activer un circuit particulier dans la condition dans laquelle l'adresse A est égale à "1", et que cette partie du circuit est connectée aux li- gnes d'entrée/sortie (E/S) pour une position de bit parti- culière, par exemple la ligne 4. Ainsi, lorsqu'on trouve le circuit suivant fonctionnant partiellement ayant une partie qui fonctionne, avec l'adresse A égale à "O", on le programme pour qu'il soit sélectionné lorsque l'adresse A est égale à "O". Le second circuit partiel est également * connecté à la même ligne d'E/S, c'est-à-dire la ligne 4. Par conséquent, lorsque l'adresse A est égale à "1", le premier circuit est sélectionné et utilisé en tant que moi- tié du circuit, et lorsque l'adresse A est égale à "O", le second circuit est sélectionné et utilisé en tant que l'au- tre moitié du circuit. Si on utilise deux circuits partiels avec sept circuits fonctionnant entièrement, un total de neuf cir- cuits donne huit circuits qui fonctionnent. Avec l'inven- tion, il est possible de former une ligne de matrice com- plète de circuits, avec seize circuits partiels fonction- nant à moitié. Dans un tel cas, on connecte une ligne de sé- lection de circuit pour une ligne de matrice particulière à l'ensemble des seize circuits partiels. On programme la moi- tié des circuits de façon qu'ils aient l'adresse A égale à "1" et on programme l'autre moitié de façon qu'ils aient l'adresse A égale à "O". On connecte les huit lignes d'E/S d'une manière telle que chacune de ces lignes aille vers deux des circuits partiels, l'un de ces circuits étant un circuit pour lequel l'adresse A est égale à "1" et l'autre étant un circuit pour lequel l'adresse-A est égale à "0". Les figures 6b et 6c montrent d'autres modes de réalisation de l'invention pour la programmation d'une adresse partielle. Le mode de réalisation de la figure 6b représente un mode de réalisation pour un cir- cuit ayant une ligne de sélection de circuit à l'état haut lorsque le circuit est sélectionné, et qui exige de faire sauter le fusible FI' ou F2' pour affecter une adresse partielle au circuit associé. Le mode de réalisa- tion de la figure 6c représente un mode de réalisation pour un circuit ayant une ligne de sélection de circuit à l'état bas lorsque le circuit est sélectionné, et qui exige moins de composants qui fonctionnent que le mode de réalisation de la figure 6b, mais qui exige l'opération supplémentaire consistant à faire sauter des fusibles Fi" et F2" lorsqu'un circuit fonctionnant entièrement est adres- sé. On peut utiliser dans chaque circuit des techni- ques de redondance connues pour remplacer une ligne de matrice et/ou une colonne défectueuse. On peut de façon si- milaire remplacer une ligne de matrice de circuits sur une tranche par une ligne de matrice de circuits en réserve. A titre d'exemple, on peut laisser sur la tranche une ou plusieurs lignes de matrice en réserve, comprenant huit - circuits qui fonctionnent. Ces dispositifs ne sont pas sé- lectionnés, en utilisant des lignes de sélection de cir- cuit de réserve, en l'absence de programmation de leus déco- deurs associés. Si, après la formation de la grille d'inter- connexion (par exemple pendant une seconde opération de mé- tallisation), on trouve qu'une ligne de matrice est défec- tueuse, on peut remplacer cette ligne de matrice particuliè- re par la ligne de matrice en réserve sur la tranche. La technique procure les quatre caractéristiques de redondance suivantes: 1) Redondance à l'intérieur du circuit; 2) Redondance dans l'affectation des circuits; 3) Redondance dans l'affectattion partielle; et 4) Redondance au niveau des lignes de matrice. On peut mettre en oeuvre la redondance à l'in- térieur du circuit (rubrique 1). au moyen de techniques connues, avant de former une grille d'interconnexion sur la tranche. On peut mettre en oeuvre des redondances au niveau de l'affectation des circuits et de l'affectation des circuits qui fonctionnent partiellement (rubriques 2 et 3) conformément à l'invention, avant ou après la forma- tion d'une grille d'interconnexion sur la tranche. On met en oeuvre la redondance au niveau des lignes de matrice (rubrique 4) après la formation de la grille d'interconne- xion sur la tranche, conformément aux enseignements de l'invention. En utilisant cette combinaison de techniques, on parvient à un rendement maximal en bits utilisables sur une tranche. Dans l'art antérieur, on n'assemble pas des pro- duits partiels à cause du coût d'assemblage, qui'est extrê- mement élevé. Un tel coût n'est de façon caractéristique pas justifié par le bénéfice que procure la vente du pro- duit. En utilisant cette technique dans le cadre de l'inven- tion, on utilise aisément un produit partiel dans une inté- gration au niveau de la tranche, et on utilise ainsi pour obtenir un bénéfice un produit qui jusqu'à présent était perdu. Conformément à l'invention, on produit des si- gnaux de sélection de circuit sur la tranche, par l'utilisa- tion de circuits décodeurs séparés qui sont formés sur le substrat. Il est également possible d'acheminer des adresses de sélection de circuit vers tous les circuits pour produire un signal de sélection de circuit à l'intérieur de chaque cir- cuit, comme on le décrira ultérieurement. Lorsqu'on produit les signaux dans des circuits séparés, les décodeurs de sé- lection de circuit doivent fonctionner correctement, faute de quoi la tranche complète est inutilisable. Pour garantir le bon fonctionnement d'un décodeur de sélection de cir- cuit, on intègre sur la tranche plus d'un décodeur de sélection de circuit, et on les interconnecte pendant la formation de la grille d'interconnexion. Si en testant un décodeur on trouve qu'il est défectueux, on le déconnecte de la grille d'interconnexion en faisant sauter les fu- sibles défectueux, comme décrit ci-dessus. La figure 7 est un schéma synoptique d'une telle configuration montrant des circuits décodeurs D1- D3 (84-86) connectés par l'intermédiaire de fusibles 87-89 à des métallisations de connexion de ligne de sélection de circuit 90-92. Pour déconnecter de la grille d'inter- connexion un décodeur de sélection de circuit défectueux, on fait sauter le fusible associé, ce qui isole le circuit. Si le décodeur Dl fonctionne et si les décodeurs D2 et D3 ne fonctionnent pas, on supprime les décodeurs D2 et D3 en faisant sauter les fusibles 88 et 89. Dans le mode de réalisation de l'invention qui est considéré ici, on suppose qu'un circuit formé sur le substrat consistant en une tranche comporte vingt connre- xions. On effectue donc le test avec une sonde comportant vingt connexions. Les décodeurs de sélection de circuit ont plus de vingt connexions. Ceci est du à l'existence de li- gnes de matrice supplémentaires. Il faut noter qu'on pré- voit des lignes de matrice en un nombre supérieur à celui qui est nécessaire pour réaliser la matrice désirée. On peut par exemple prévoir 64 lignes de matrice pour réaliser une matrice de 16 lignes. Il est nécessaire de tester toutes les parties.Le test des décodeurs de sélection de circuit est représenté sous forme de schéma synoptique sur la figure 8, sur laquelle un décodeur 93 comprend un registre à décalage 94 qui est connecté à la sortie du décodeur. Une série de vecteurs de test sont appliqués à une entrée du décodeur de sélection de circuit, et les signaux de sortie qui sont produits conformé- 255W8989 ment à ces vecteurs sur des lignes CS1-CS2 sont transmis par le registre à décalage 94 pour produire un signal de sortie sous farmie de bits. Si le signal de sortie du re- gistre à décalage est conforme aux vecteurs de test qui sont appliqués à l'entrée du décodeur 93, on détermine que le décodeur de sélection de circuit est un dispositif qui fonctionne. Lorsque le test est terminé, on isole le regis- tre à décalage 94 du décodeur de sélection de circuit par les techniques décrites ici, c'est-à-dire en faisant sau- ter les fusibles appropriés. La description relative aux figures 4a, 4b por- tait sur l'affectation de lignes de sélection de circuit redondantes à des circuits fonctionnant correctement et par ailleurs non affectés, pour former des lignes de matri- ce qui fonctionnent. La figure 9 représente soUS forme de schéma synoptique une autre technique pour affecter des lignes de sélection de circuit à des circuits qui fonction- nent. Un circuit 78 qui fonctionne comprend une métallisa- tion de test 83 connectée à seize lignes de sélection de circuit CS1-CS16, au niveau de métallisations de ligne 79 et 80, par des fusibles 81 et 82. Pour affecter le circuit 78 à une ligne de sélection de circuit particulière, pour former une ligne de matrice, on fait sauter les fusibles pour toutes les lignes de sélection de circuit, sauf cette ligrnc particulière. De cette manière, on peut affecter à n'importe quelle ligne de matrice un circuit situé à n'im- porte quel point dans la matrice, indépendamment de son em- placement physique. La figure 10 représente sous forme schématique une reconifiguration électrique de circuits distribués de fa- son aléatoire, pour produire une matrice de circuit systéma- tique. Un décodeur de sélection de circuit 95 comprend des lignes de sélection de circuit CS1-CSn, disposées de façon à faire fonctionner une série de circuits. Une première li- gne de matrice comprend des circuits 100-109. Du fait que l'exemple montre dix circuits qui fonctionnent dans la première ligne de matrice, les huit premiers circuits -107 sont représentés connectés à la ligne CS1 (97) qui est la ligne de sélection de circuit pour la ligne de ma- trice 1. Par conséquent, les fusibles 122, 124, 126, 128, , 132, 134 et136 restent intacts. On fait sauter les fusibles qui connecteraient les circuits qui fonctionnent à la ligne de sélection de circuits redondante RCS1 (96). On fait ainsi sauter les fusibles 123, 125, 127, 129, 131, 133, 135 et 137. Les lignes d'entrée et de sortie pour la ligne de matrice 1 sont affectées dans l'ordre des positions de bit à un bus d'entrée-sortie 200. Ainsi, pour les circuits -107, qui constituent la ligne de matrice 1, les fusi- bles 158-165 des positions de bit correspondantes sont re- présentés intacts. Chacun des circuits 100-117 comprend huit lignes d'entrée et huit lignes de sortie. Les fusibles pour ces lignes ne sont pas représentés, du fait que les connexions pour toutes les positions de bit dans un octet d'entrée ou de sortie correspondant, sauf pour la position de bit affectée, ont été éliminées en faisant sauter les fusibles correspondants pour ces positions. A titre d'exem- ple, le fusible 158 connecte le circuit 100 à la position de bit 1 pour les lignes d'entrée (ou de sortie) de la li- gne de matrice 1 dans le bus 200; le fusible 159 connecte le circuit 101 à la position de bit 2 pour les lignes d'en- trée (ou de sortie) de la ligne de matrice 1 dans le bus ; et ainsi de suite. Les circuits 108 et 109 sont des circuits sup- plémentaires qui fonctionnent entièrement, dans la ligne de matrice 1. On les déconnecte de la ligne de sélection de circuit CS1 en faisant sauter les fusibles 138 et 140. Les fusibles 139 et 141 connectent aux circuits 108 et 109 une ligne de sélection de circuit redondante pour la ligne de matrice 1 (RCS1). De plus, la ligne de sélection de circuit redondante RCS1 n'est pas connectée à la ligne de sélec- tion de circuit CS2 par une connexion physique entre la ligne de sélection de circuit CS2 et la ligne de sélection du circuit redondante RCS1. Le mode préféré d'adressage de la ligne de sélection de circuit redondante RCS1, au moment de l'adressage de la ligne de sélection de circuit CS2, consiste à programmer la ligne de sélection de circuit re- dondante RCS1 de façon qu'elle réagisse à une adresse de la ligne de sélection de circuit CS2, comme décrit ci- dessus. Les circuits 108 et 109 deviennent donc les deux premiers circuits pour la ligne de matrice 2. Les connexions des lignes d'entrée et de sortie des circuits 108 et 109 sont réalisées, dans l'ordre des positions de bit, par l'intermédiaire des fusibles respec- tifs 166 et 167. Les circuits 108 et 109 procurent les deux premières positions de bit pour la ligne de matrice 2. La ligne de matrice 2 est représentée sur la figure 10 sous une forme comprenant des circuits 108-117. Dans Cet exemple, les circuits 110, 111, 113, 114, 116 et 117 sont représentés comme des circuits qui fonctionnent entièrement. Les circuits 112 et 115 sont représentés comme des circuits qui fonctionnent partiellement. On affecte des circuits à la ligne de sélection de circuit CS2 jusqu'à ce que six cir- cuits, en plus des circuits 108 et 109, soient groupés pour former une ligne de matrice complète de huit circuits qui fonctionnent. Les six circuits complètent la ligne de matri- ce commencée par les deux circuits supplémentaires qui fonc- tionnent dans la ligne de matrice 1. On laisse intacts les fusibles 142155, ou on les fait sauter, selon ce qui est nécessaire pour connecter leurs circuits associés à la ligne de sélection de circuit CS2. De façon similaire, les fusibles de lignes d'entrée et de sortie 168-174 représentent des fu- sibles de positions de bit correspondantes par lesquels on affecte les circuits à leur position de bit correcte pour pro- duire une connexion d'entrée-sortie pour la ligne de matrice 2. Les circuits 112 et 115 sont des circuits qui fonctionnent partiellement. La ligne de sélection CS2 est donc connectée aux portes ET 119 et 120 qui se trouvent dans chaque circuit. Un signal d'adresse est transmis par les portes ET 119 et 120 de façon à valider le fonction- nement des circuits 112 et 115 lorsqu'une partie correspon- dante du circuit est nécessaire. Le fonctionnement de la porte ET est similaire à celui relatif au circuit repré- senté sur la figure 6, et on peut le programmer dans cha- que circuit. Ainsi, si on doit adresser une moitié infé- rieure d'un circuit, on sélectionne le circuit 112; si on doit adresser une moitié supérieure du circuit, on sélec- tionne le circuit 115. La sélection de l'un quelconque des circuits associés qui fonctionnent partiellement est une fonction de la programmation d'adresse. On combine les lignes d'en- trée et de sortie des circuits 112 et 115 pour définir une entrée et une sortie de circuit à une position de bit appro- priée.Dans le mode de réalisation préféré, on relie ensem- ble les lignes d'entrée et de sortie de circuits associés qui fonctionnent partiellement, par l'affectation des cir- cuits à une position de bit commune. On accomplit ceci en faisant sauter des fusibles appropriés tout en laissant intacts les fusibles des positions de bit correspondantes. Les circuits partiels partagent une position de bit commune, et les lignes d'entrée et de sortie de circuit sont dirigées vers une partie sélectionnée appropriée du circuit global qui fonctionne. On combine en parallèle les lignes d'entrée et de sortie provenant des circuits 108-116, pour produire un bus d'entrée et de sortie à huit bits. On fait sauter des fusi- bles appropriés pour diriger les lignes d'entrée et de sortie vers des positions de bit appropriées. Un circuit restant qui fonctionne 117 est représenté connecté à une ligne de sélec- tion de circuit redondante RCS2 par un fusible 157. La ligne de sélection de circuit redondante RCS2 est programmée pour avoir la même adresse que la ligne de sélection de circuit CS. Le circuit 117 est affecté par un fusible 175 à une première position de bit pour la ligne de matrice 3. Des circuits qui fcnctionnent dans la ligne de matrice 3 (non représentés) sont ensuite affectés dans l'ordre-des bits pour compléter la ligne de matrice. Comme on l'a dit précédemment, on peut diriger des adresses de sélection de circuit vers tous les cir- cuits et on peut établir pour chaque circuit un décodeur d'adresse de sélection non affecté, destiné à produire un signal de sélection de circuit spécialisé. Une telle confi- guration est représentée sous forme schématique sur la fi- gure 11, sur laquelle une matrice de circuits, comprenant des circuits 201, 202 et 211, est interconnectée par un bus d'adresse de sélection 207 et par un bus d'entrée et de sortie 208. Chaque circuit comporte une partie de décodeur programmable respective, 203, 205 et 209; et chaque circuit comporte une partie respective qui fonctionne, 204, 206 et 208. Les décodeurs programmables 203, 205 et 209 compren- nent des fusibles du type décrit ici, qu'on peut aisément couper pendant le processus de fabrication pour affecter un circuit associé qui fonctionne dans une organisation en bits ou en multiplets. A titre d'exemple, sur un substrat consistant en une tranche de semiconducteur qui comporte 128 circuits qui fonctionnent,on peut disposer les circuits en une matrice de 128 x 1 (organisation en bits), ou une matrice de 64 x 2, 32 x 4, 16 x 8 et 8 x 16 (organisation en multiplets). Une telle configuration augmente la souplesse et permet d'uti- liser l'invention dans un grand nombre d'applications de circuit. Une configuration organisée en bits est très utile dans les applications qui exigent de grandes matrices de mémoi- re, dans lesquelles chaque tranche de semiconducteur procure la mémoire nécessaire pour un bit dans un multiplet. Une con- figuration organisée en multiplets est très utile dans - des applications correspondant à des mémoires de plus petite taille, dans lesquelles chaque tranche peut four- nir la mémoire nécessaire pour le nombre total de multi- plets pour un dispositif dans lequel la mémoire est incor- porée, comme un micro-ordinateur. Le Tableau 1 est un exemple de programmation d'un décodeur d'adresse de sélection non affecté dans une application correspondant à une organisation en bits. Dans l'exemple de la figure 11, sept lignes de décodeur d'adres- se de sélection sont établies pour chaque décodeur d'adres- se de sélection non affecté. Le nombre réel de lignes de décodeur d'adresse de sélection qui sont utilisées détermi- ne le nombre des circuits qui fonctionnent qu'il est possi- ble d'adresser. On laisse intacts ou on fait sauter des fu- sibles incorporés dans les décodeurs, pour affecter une adresse de la manièreindiqué dans le Tableau 1. Ainsi, lorsque l'adresse "0000000OO" est'reçue, un circuit indivi- duel sur le substrat consistant en une tranche de semicon- ducteurs est adressé. de façon exclusive. Les lignes d'en- trée et de sortie pour tous les circuits se trouvant sur le substrat consistant en une tranche de semiconducteur - sont reliées ensemble à une position de bit commune. Cette configuration est établie dans le but de permettre au dis- positif dans lequel la tranche est incorporée d'affecter une position de bit appropriée. Il faut noter qu'une li- gne d'E/S quelconque peut être laissée connectée et que les sept autres lignes sont déconnectées. Ces sept lignes ne sont déconnectées que pour minimiser la charge sur les mé- tallisations d'entrée et de sortie. Le fait de les laisser connectées n'empêche pas le circuit de fonctionner mais ra- lentit son fonctionnement. Le Tableau 2 montre une technique d'adressage par décodeur d'adresse non affecté pour une application de la présente invention correspondant à une organisation en mul- tiplets qui utilise des circuits individuels organisés en- bits. On laisse donc les fusibles intacts ou on les fait :auter dans chaque circuit qui fonctionne, par groupes de huit dans l'exemple considéré, pour produire un signal de sortie à huit bits pour chaque adresse de sélection. Ainsi, une première adresse "0000000" est appliquée à huit cir- cuits qui fonctionnent. Les lignes d'entrée et de sortie des circuits qui fonctionnent sont connectées à diverses positions de bit de façon à donner un multiplet à huit bits. De façon similaire, les huit circuits suivants sur le substrat consistant en une tranche de semiconducteur sont disposés par ordre de bit et ils sont programmés de fa- çcn à réagir à l'adresse suivante appliquée sur le bus de sélection. On peut noter que seules les quatre premières adresses sont utilisées dans ce cas et que les trois derniè- res adresses sont négligées ou peuvent être utilisées pour l'application du signal de sélection de tranche. TABLEAU 1 DECODEUR D'ADRESSE DE SELECTION NON AFFECTE; ORGA- NISATION EN BITS A PARTIR DE CIRCUITS ORGANI- SES EN BITS C7 C1! SORTIE(ENTREE) CONNECTEE A: O O O O O O O! o (z1) O O O O O O 1 o! (I1) O2-o8 (I2-i 8) 0 0 0 0 0 1 0! 01 (I1) sont déconnectées 0 0 0 0 0 1 1! 01 (I1) TABLEAU 2 DECODEUR D'ADRESSE DE SELECTION NON AFFECTE; ORGA- NISATION EN MULTIPLETS A PARTIR DE CIRCUITS ORGANISES EN BITS C7 C1! SORTIE(ENTREE) CONNECTEE A: 0 00 0 0 00101 (h) 0 0 0 0 0 O 0! 2(i o o o o o o o 02 (i2) 0 0 000 0 O I 0 ( 18) O O O O O O i! ai (îî) ! ! ! iO O 0 0 0 O 0 1 0 ( 0 i OOO1! 08 (I8) Le Tableau 3 montre une technique de décodage d'adresse de sélection non affectée pour une application de l'invention correspondant à une organisation en multi- plets qui utilise des circuits individuels organisés en mul- tiplets. Dans un tel cas, la technique d'adressage est si- milaire à celle du Tableau 1 à l'exception du fait que tou- tes les lignes d'E/S sont connectées à chaque circuit qui fonctionne, ce qui supprime la nécessité de déconnecter sept paires de lignes. Lorsqu'on utilise des circuits organisés et multiplets, chaque circuit comporte huit paires de métal- lisations d'E/S et huit paires de métallisations de conne- * xion, similaires à celles représentées sur la figure 5. Ainsi, les fusibles 67-74 de la figure 5 seraient connectés à huit métallisations de test (similaires à la métallisation 75 de la figure 5) de chaque circuit. Bien que-l'utilisation de circuits individuels organisés en multiplets ne convien- ne pas pour une application correspondant à une organisation en bits, elle a l'avantage de n'exiger la sélection que d'un seul circuit, au lieu de huit circuits pour lire ou écrire un multiplet complet. TABLEAU 3 DECODEUR D'ADRESSE DE SELECTION NON AFFECTE; ORGA- NISATION EN MULTIPLETS A PARTIR DE CIRCUITS ORGANISES EN MULTIPLETS C7 C1! SORTIE(ENTREE) CONNECTEE A: 0 0 0 000 08 ( 1 8 O O O O O 0 1! 01-08 (I11I8) 0O O O O O 1 0! 1-08 (I -I8) 0 0 0 0 0 1 1! 01-08 (Ii-I8) À! À L'invention procure une technique pour attein- dre le but recherché depuis longtemps consistant en une véritable intégration au niveau de la tranche. Bien que la description faite ici porte sur des dispositifs de mé- moire statiques, les techniques sont prévues pour l'utili- sation avec divers dispositifs, comme par exemple des dis- positifs de mémoire tels que des mémoires bipolaires NMOS, CMOS et à dispositifs à couplage de charge comprenant des mémoires vives, des mémoires mortes, des mémoires mortes programmables, des mémoires mortes programmables effaça- bles et des mémoires mortes programmables effaçables de fa- çon électrique; et des circuits autres que des mémoires, dans lesquels les circuits formés sur le substrat consistant en une tranche de semiconducteur remplissent de façon prédo- minante des fonctions similaires. On pourrait par exemple ordonner conformément à l'invention plusieurs microproces- seurs à i bit pour réaliser un microprocesseur à plusieurs bits. Par conséquent, l'invention améliore non seulement les rendements de fabrication, mais également la fiabilité. Les SO coûts d'assemblage et les coûts de production sont également réduits par l'élimination de cartes de circuit imprimé. Il va de soi que de nombreuses modifications peuvent être apportées au procédé et au dispositif décrits et représentés, sans sortir du cadre de l'invention. a 2r5898 9 REVENDICATIONS 1. Procédé pour réaliser une matrice électri- que de circuits qui fonctionnent, à partir d'une distri- bution aléatoire de circuits qui fonctionnent et de cir- cuits qui ne fonctionnent pas (27, 44, 52), formés sur un substrat consistant en une tranche de semiconducteur (8), caractérisé en ce que: on teste chaque circuit (27, 44, 52) complètement isolé pour déterminer s'il fonctionne ou non; on isole les circuits qui ne fonctionnent pas (52) en éliminant des connexions entre les circuits qui ne fonctionnent pas et des métallisations de grille d'inter- connexion (25, 45, 46, 47); et on forme une grille conduc- trice (24) sur le substrat consistant en une tranche de semiconducteur (10), pour interconnecter ces métallisa- tions de grille d'interconnexion. 2. Procédé selon la revendication 1, caractéri- sé en ce qu'il comprend en outre les opérations suivantes: on établit des décodeurs de sélection redondants (31, 32, 33) pour chaque ligne de matrice de circuits; on établit un ensemble de circuits (44, 52) dans chaque ligne de ma- trice de circuits, et on programme les décodeurs de sélec- tion redondants (31, 32, 33) de façon à affecter des cir- cuits redondants qui fonctionnent, pris dans un emplacement réel du substrat consistant en une tranche de semiconduc- teur (10), à un emplacement d'une ligne de matrice électri- que, en combinaison avec des circuits qui fonctionnent pris dans un emplacement réel du substrat consistant en une tranche de semiconducteur comportant, en correspondance,des circuits qui fonctionnent et des circuits qui ne fonction- nent pas, pour former des lignes de matrice complètes à par- tir des circuits qui fonctionnent. 3. Procédé selon la revendication 1, caractérisé en ce qu'il comprend en outre les opérations suivantes: on établit un jeu de conducteurs d'entrée et de sortie (I -I8, 01-08) pour chaque circuit formé sur le substrat consistant en une tranche de semiconducteur (10), pour chaque posi- tion de bit dans un multiplet de la matrice; on affecte une paire des lignes d'entrée et de sortie (I1-I8, 01-08) à chaque circuit qui fonctionne, dans l'ordre des posi- tions de bit; et on isole le circuit affecté qui fonction- ne, par rapport aux lignes d'entrée et de sortie corres- pondant à toutes les autres positions de bit. 4. Procédé selon la revendication 1, caractéri- sé en ce qu'il comprend en outre les opérations suivantes: on teste chaque circuit (27, 44, 52) pour déterminer s'il fonctionne partiellement; on combine des circuits partiels complémentaires pour produire un circuit unique qui fonc- tionne à un emplacement de la matrice; on adresse une pre- mière partie, fonctionnant partiellement, en combinant une adresse de partie de circuit et un signal de sélection de circuit, et on adresse une seconde partie fonctionnant par- tiellement en combinant une adresse correspondante avec le signal de sélection de circuit. 5. Procédé selon la revendication 1, caractéri- sé en ce qu'il comprend en outre les opérations suivantes: on établit une ligne de sélection de circuit (34, 35, 36) pour chaque ligne de matrice, allant vers chaque circuit (44, 52) formé sur le substrat consistant en une tranche de semiconducteur (10); et on affecte des circuits qui fonctionnent (44) à des positions de ligne de matrice en isolant ces circuits qui fonctionnent de toutes les lignes de sélection de circuit sauf la ligne qui correspond à la position de ligne de matrice à laquelle un circuit qui fonc- tionne doit 9tre affecté. 6. Procédé selon la revendication 1, caractérisé en ce qu'il comprend en outre les opérations suivantes: on établit des décodeurs de sélection de circuit redondants (31, 32, 33); on teste chacun des décodeurs de sélection de circuit (31, 32, 33) pour déterminer s'ils fonctionnent et on isole les décodeurs de sélection de circuit qui ne fonction- nent pas, en éliminant des connexions entre les décodeurs qui ne fonctionnent pas et la grille conductrice. 7. Procédé selon la revendication 1, caractéri- sé en ce qu'il comprend en outre les opérations suivantes: on établit un décodeur de sélection de circuit programma- ble (30) pour chaque circuit formé sur le substrat consis- tant en une tranche de semiconducteur (10); on programme ce décodeur de façon à.sélectionner ledit circuit lorsque ce circuit est adressé de façon spécifique, par l'affectation de lignes de décodeur correspondantes à la grille conduc- trice; et on élimine d'autres connexions correspondantes entre le décodeur de circuit (30) et la grille conductrice. 8. Procédé selon la revendication 7, caractéri- sé en ce qu'il comprend en outre les opérations suivantes: on programme tous les décodeurs de sélection (30) associés aux circuits (44, 52) de façon que chacun réagisse à une seule adresse spécifique; et on affecte des lignes d'en- trée et de sortie communes (I1-I8, 01-08) à chaque circuit qui fonctionne, ce qui donne une entrée et une sortie ayant une organisation en bits. 9. Procédé selon la revendication 7, caractérisé en ce qu'il comprend en outre les opérations suivantes: on programme tous les décodeurs de sélection (30) associés aux circuits en groupes de multiplet, chaque groupe réa- gissant à une seule adresse spécifique; et on affecte des lignes d'entrée et de sortie (Iî-I8, 01-08) à des circuits, qui fonctionnent dans chaque groupe de multiplet, dans l'or- dre des positions de bit, ce qui procure une entrée et une sortie ayant une organisation en multiplets. 10. Procédé selon la revendication 7, caractérisé en ce qu'il comprend en outre les opérations suivantes: on programme tous les décodeurs de sélection (30) associés aux circuits de façon que chacun réagisse à une seule adresse spécifique; et on affecte des lignes d'entrée et de sortie communes -(Ii-I8, 01-08) à chaque circuit qui fonctionne,avec une répartition en multiplets, grâce à quoi chaque cir- cuit qui fonctionne est adressé individuellement pour don- ner une entrée et une sortie ayant une organisation en mul- tiplets. 11. Procédé de fabrication d'une matrice électri- que de circuits de mémoire qui fonctionnent, à partir d'une distribution aléatoire de circuits de mémoire qui fonc- tionnent et de circuits de mémoire qui ne fonctionnent pas, sur un substrat consistant en une tranche de semiconduc- teurs (10), caractérisé en ce que: on teste chaque circuit de mémoire (27, 44, 52) complètement isolé, pour détermi- ner s'il fonctionne ou non; on isole les circuits de mé- moire qui ne fonctionnent pas (52) en supprimant les con- nexions (28, 48, 49, 50) entre les circuits de mémoire qui ne fonctionnent pas et des métallisations de grille d'interconnexion (25, 45, 46, 47) et en interconnectant les métallisations de grille d'interconnexion, on forme une grille conductrice (24) sur le substrat consistant en une tranche de semiconducteur (10) pour interconnecter les métallisations de grille d'interconnexion; on programme des décodeurs de sélection de circuit redondants (31, 32, 33) pour affecter des circuits de mémoire qui fonctionnent (44) de façon à former des lignes de matrice complètes à partir de circuits de mémoire distribués de façon aléatoire sur le substrat consistant en une tranche de semiconducteur (10), et on affecte des lignes d'entrée/sortie de canal (I1- I8, 01-08) à chaque circuit de mémoire qui fonctionne et à des positions de bit séquentielles correspondantes, en élimi- nant des connexions (28, 40, 41, 42) entre les circuits de mémoire (27, 44) et la grille conductrice qui correspondent à d'autres positions de bit. 12. Procédé selon la revendication 11, caractéri- sé en ce qu'il comprend en outre les opérations suivantes: on combine des circuits de mémoire qui fonctionnent partiel- lement pour former un circuit de mémoire fonctionnant complè- tement qui est affecté à une ligne de bit de données et à une ligne de sélection de circuit (34, 35, 36);et on adres- se indépendamment l'une de l'autre une première partie et une seconde partie, en combinant un signal d'adresse de partie avec le signal de sélection de circuit de mémoire. 13. Prccédé selon la revendication 11, caractéri- sé en ce qu'il comprend en outre les opérations suivantes: on établit un décodeur d'adresse de sélection de circuit programmable (30) pour chaque circuit qui fonctionne; on programme chaque décodeur (30) de façon qu'il réagisse à une adresse spécifique, ce qui permet d'adresser de façon spécifique chaque circuit qui fonctionne; et on affecte des lignes d'entrée et de sortie (I1-I8, 01-08) pour tous les circuits qui fonctionnent à une position de bit commu- ne, grâce à quoi on obtient une entrée et une sortie crga- nisées en bits. 14. Procédé selon la revendication 11, caracté- risé en ce qu'il comprend en outre les opérations suivantes: on établit un décodeur d'adresse de sélection de circuit programmable (30) pour chaque circuit qui fonctionne; on programme les décodeurs de sélection de circuit (30) avec un groupement en multiplets, de façon que chaque adresse spécifique adresse un groupe de circuits qui fonctionnent correspondant à un multiplet; et on affecte des lignes d'en- trée et de sortie (I1-I8, 01-08) dans chaque groupe de mul- tiplet, dans l'ordre des positions de bit, grâce à quoi on obtient une entrée et une sortie organisées en multiplets. 15. Procédé selon la revendication 11, caractéri- sé en ce qu'il comprend en outre les opérations suivantes: on établit un décodeur d'adresse de sélection de circuit programmable (30) pour chaque circuit qui fonctionne; on pro- gramme chaque décodeur de façon qu'il réagisse à une adresse spécifique, ce qui fait que chaque circuit qui fonctionne est adressé de façon spécifique; et on affecte des lignes d'entrée et de sortie communes (I1I8, 01-08) à chaque circuit qui fonctionne, avec un groupement en multiplets, grâce à quoi chaque circuit qui fonctionne procure, lorsqu'il est adressé, une entrée et une sortie organisées en multiplets. 16. Dispositif pour réaliser une matrice de circuits qui fonctionnent sur un substrat consistant en une tranche de semiconducteur (10), à partir d'xine dis- tribution aléatoire de circuits qui fonctionnent et de circuits qui ne fonctionnent pas, caractérisé en ce qu'il comprend: un ensemble de circuits qui fonctionnent et de circuits qui ne fonctionnent pas (27, 44, 52), ayant des métallisations de grille, une grille conductrice (24) formée sur le substrat consistant en une tranche de semi- conducteur (10) pour interconnecter les circuits par l'in- termédiaire des métallisations de grille, et un fusible (28, 40, 41, 42, 48, 49, 50) associé à chaque circuit, grâce à quoi on isole vis-à-vis de la grille conductrice des circuits ne fonctionnant pas, en faisant sauter des fusibles qui connectent à la grille conductrice des métal- lisations de grille de circuits qui ne fonctionnent pas, après le test descircuitset avant la formation de la gril- le conductrice. 17. Dispositif selon la revendication 16, carac- térisé en ce qu'il comprend en outre: au moins un décodeur de sélection redondant (31, 32, 33) pour chaque ligne de matrice de circuits; et des moyens pour programmer ces déco- deurs de sélection redondants (31, 32, 33) de façon à affec- ter des circuits qui fonctionnent, pris à un emplacement du substrat consistant en une tranche de semiconducteurs (10), à un emplacement de ligne de matrice, en combinaison avec des circuits qui fonctionnent pris à un emplacement du substrat consistant en une tranche de semiconducteur (10) ayant, en correspondance, des circuits qui fonctionnent et des circuits qui ne fonctionnent pas, pour former des lignes de matrice complètes à partir des circuits qui fonctionnent. 18. Dispositif selon la revendication 16, caracté- risé en ce qu'il comprend en outre: un jeu de conduc- teurs d'entrée ez de sortie (Ii-I8, 01-08) connectés à chaque circuit formé sur le substrat consistant en une tranche de semiconducteur, pour chaque position de bit dans un multiplet de la matrice; desmcyens pour affec- ter une paire de conducteurs d'entrée et de sortie à cha- que circuit qui fcnctionne, dans l'ordre des positions de bit; et des moyens pour isoler le circuit affecté qui fonc- tionne par rapport à tous les conducteurs d'entrée et de sortie correspondant aux autres positions de bit. 19. Dispositif selon la revendication 16, ca- ractérisé en ce qu'il comprend en outre: des moyens pour combiner des circuits fonctionnant partiellement et com- plémentaires, pour produire un seul circuit qui fonction- ne à un emplacement de matrice; des moyens (F1, F2, F3, F4, 77, 78) pour adresser un premier circuit quifonc- tionne partiellement, en combinant une adresse de cir- cuit correspondante et un signal de sélection de circuit, et des moyens (F1, F2, F3, F4, 77, 78) pour adresser un second circuit qui fonctionne partiellement, en combinant une adresse de circuit correspondante avec le signal de sélection de circuit. 20. Dispositif selon la revendication 16, carac- térisé en ce qu'il comprend en outre: un conducteur de sé- lection de circuit (34, 35, 36) pour chaque ligne de matri- ce, connecté à chaque circuit (44, 52) formé sur le subs- trat consistant en une tranche de semiconducteur (10),dans ladite ligne de matrice, et des moyens pour affecter des circuits qui fonctionnent à des positions de ligne de ma- trice en isolant ces circuits qui fonctionnent de toutes les lignes de sélection de circuit, à l'exception de la ligne qui correspond à la position de matrice virtuelle à laquelle le circuit qui fonctionne doit être affecté. 21. Dispositif selon la revendication 16, carac- térisé en ce qu'il comprend en outre: au moins un décodeur de sélection de circuit redondant (84, 85, 86); et des moyens (87, 88, 89) pour isoler des décodeurs de sélec- tion de circuit qui ne fonctionnent pas, en éliminant des connexions entre ces décodeurs ne fonctionnant pas et la grille conductrice. 22. Dispositif selon la revendication 16, carac- térisé en ce qu'il comprend en outre: un décodeur de sé- lection de circuit programmable (30) pour chaque circuit formé sur le substrat consistant en une tranche de semi- conducteur (10); des moyens destinés à programmer ce déco- deur pour sélectionner ledit circuit, lorsque ce circuit est adressé de façon spécifique, en affectant des lignes de décodeur correspondantes (34, 35, 36) à la grille con- ductrice; et des moyens pour éliminer des connexions cor- respondantes entre le décodeur de circuit et la grille conductrice. 23. Dispositif selon la revendication 22, carac- térisé en ce qu'il comprend en outre: des moyens pour pro- grammer chaque décodeur de sélection de circuit afin d'adresser de façon spécifique chaque circuit qui fonction- ne; et des moyens pour affecter à une position de bit com- mune des conducteurs d'entrée et de sortie (I -I8, 01-08) pour tous les circuits qui fonctionnent, ce qui procure une structure d'ensemble organisée en bits. 24. Dispositif selon la revendication 22, carac- térisé en ce qu'il comprend en outre: des moyens pour pro- grammer chaque décodeur de sélection de circuit afin d'af- fecter aux circuits des adresses communes, en groupes cor- respondant à des multiplets d'entrée et de sortie; et des moyens pour affecter des conducteurs d'entrée et de sortie (I1-I8, 01-08) pour chaque circuit qui fonctionne dans les groupes de circuits qui fonctionnent, dans l'ordre des posi- tions de bit, de façon que chaque groupe définisse des mul- tiplets d'entrée et de sortie, ce qui procure une structure -d'ensemble organisée en multiplets. 25. Dispositif selon la revendication 22, carac- térisé en ce qu'il comprend en outre: des moyens pour programmer chaque décodeur de sélection de circuit, afin- que chaque circuit qui fonctionne soit adressé de manière spécifique; et des moyens pour affecter à chaque circuit qui fonctionne des lignes d'entrée et de sortie communes (Ii-I8, 01-08), avec un groupement en multiplets, grâce à quoi chaque circuit qui fonctionne procure, lorsqu'il est adressé, une entrée et une sortie ayant une organisation en multiplets. 26. Matrice de circuits de mémoire qui fonction- nent, obtenue à partir d'une distribution aléatoire de circuits de mémoire qui fonctionnent et de circuits de mémoire qui ne fonctionnent pas (27, 44, 52) formés sur un substrat consistant en une tranche de semiconducteur (10), caractérisée en ce qu'elle comprend: une grille conductrice (24) formée sur le substrat consistant en une tranche de semiconducteur (24) pour interconnecter les circuits de mémoire (27, 44, 52); des moyens destinés à programmer des décodeurs de sélection de circuit redon- dants (31, 32, 33), pour affecter des circuits de mémoire qui fonctionnent, de façon à former des lignes de matrice complètes à partir de circuits de mémoire distribués de façon aléatoire sur le substrat consistant en une tranche de semiconducteur (10); et des moyens destinés à affecter des conducteurs d'entrée et de sortie de canal (Ii-I8, 01- O8) à chaque circuit de mémoire qui fonctionne, en élimi- nant des connexions entre ces circuits de mémoire et la grille conductrice qui correspondent à d'autres positions de bit. 27. Dispositif selon la revendication 26, caracté- risé en ce qu'il comprend en outre: des moyens pour combiner des circuits de mémoire qui fonctionnent partiellement, de façon à produire un seul circuit de mémoire fonctionnant com- plètement, qui est affecté à une ligne de bit de données et à une ligne de sélection de circuit (34, 35, 36); et des moyens (F1, F2, F3, F4, 77, 78) pour adresser indépendam- mnient l'un de l'autre un premier circuit qui fonctionne partiellement et un second circuit qui fonctionne partiel- lement, en combinant un signal d'adresse de circuit fonc- tionnant partiellement correspondant, avec le signal de sélection de circuit de mémoire. 28. Procédé pour réaliser une matrice électri- que de circuits qui fonctionnent, à partir d'une distri- bution aléatoire de circuits qui fonctionnent et de cir- cuits qui ne fonctionnent pas (27, 44, 52), formés sur un substrat consistant en une tranche de semiconducteur (10), caractérisé en ce que: on teste chaque circuit (27, 44, 52) complètement isolé, pour déterminer s'il fonctionne ou non; on isole lescircuits qui ne fonctionnent pas (52), en établissant des connexions entre les circuits qui fonction- nent et des métallisations de grille d'interconnexion (37, 38, 39); et on forme une grille conductrice sur le subs- trat consistant en une tranche de semiconducteur (O10),pour interconnecter les métallisations de grille d'interconne- xion. 29. Procédé selon la revendication 26, caractéri- sé en ce qu'il comprend en outre les opérations suivantes: on établit des décodeurs de sélection redondants (31, 32, 33) pour chaque ligne de matrice de circuits; on établit un ensemble de circuits (44, 52) dans chaque ligne de matri- ce de circuits, et on programme les décodeurs de sélection redondants (31, 32, 33) de façon à affecter des circuits redondants qui fonctionnent, pris dans un emplacement réel du substrat consistant en une tranche de semiconducteur (10), à un emplacement de ligne de matrice électrique, en combinai- son avec des circuits qui fonctionnent pris dans un emplace- ment réel du substrat consistant en une tranche de semicon- ducteur (10) qui comporte, en correspondance,des circuits qui fonctionnent et des circuits qui ne fonctionnent pas, pour former des lignes de matrice complètes à partir des cir- cuits qui fonctionnent. 30. Procédé selon la revendication 28, caracté- risé en ce qu'il comprend en outre les opérations suivan- tes: on établit un jeu de conducteurs d'entrée et de sor- tie (I1-I8, 01-08) pour chaque circuit formé sur le subs- trat consistant en une tranche de semiconducteur (10), pour chaque position de bit dans un multiplet de la matri- ce; et on affecte une paire de ces conducteurs d'entrée et de sortie à chaque circuit qui fonctionne, dans l'ordre des positions de bit. 31. Procédé selon la revendication 28, caracté- risé en ce qu'il comprend en outre les opérations suivan- tes: on teste chaque circuit pour déterminer s'il fonc- tionne partiellement; on combine des circuits partiels com- plémentaires pour produire un seul circuit qui fonctionne à un emplacement de matrice; on adresse une première par- tie fonctionnant partiellement en combinant une adresse de partie de circuit (A) et un signal de sélection de cir- cuit (CS); et on adresse une seconde partie fonctionnant partiellement en combinant une adresse correspondante (A) avec le signal de sélection de circuit (CS). 32. Procédé selon la revendication 28, caracté- risé en ce qu'il comprend en outre les opérations suivan- tes: on établit pour chaque ligne de matrice un conducteur de sélection de circuit (34, 35, 38) allant vers chaque cir- cuit (44, 52) formé sur le substrat consistant en une tran- che de semiconducteur (10); et on affecte des circuits qui fonctionnent à des positions de ligne de matrice en établis- sant des connexions entre les circuits qui fonctionnent et la ligne qui correspond à la position de ligne de matrice à laquelle le circuit qui fonctionne doit être affecté. 33. Procédé selon la revendication 28, caractéri- sé en ce qu'il comprend en outre les opérations suivantes: on établit des décodeurs de sélection de circuit redondants (84, 85, 86), orn teste chacun de ces décodeurs de sélec- * tion de circuit pour déterminer s'ils fonctionnent, et on établit des connexions entre les décodeurs de sélection de circuit qui fonctionnent et la grille conductrice. 34. Procédé selon la revendication 28, caracté- risé en ce qu'il comprend en outre les opérations suivan- tes: on établit un décodeur de sélection de circuit pro- grammable (30) pour chaque circuit (44, 52) formé sur le substrat consistant en une tranche de semiconducteur (10); et on programme ce décodeur de façon à sélectionner le cir- cuit lorsque ce circuit est adressé de manière spécifique, par l'affectation de lignes de décodeur correspondantes (34, 35, 36) à la grille conductrice. 35. Procédé selon la revendication 34, caracté- risé en ce qu'il comprend en outre les opérations suivantes: on programme tous les décodeurs de sélection (30) associés aux circuits, de façon que chacun d'eux réagisse à une seu- le adresse spécifique; et on affecte des lignes d'entrée et de sortie communes (I-I8, 01-8) à chaque circuit qui fonctionne, ce qui procure une entrée et une sortie ayant une organisation en bits. 36. Procédé selon la revendication 34, caracté- risé en ce qu'il comprend en outre les opérations suivan- tes: on programme tous les décodeurs de sélection (30) asso- ciés aux circuits en groupes de multiplet, chaque groupe correspondant à une seule adresse spécifique; et on affecte des lignes d'entrée et de sortie (Ii-I8, 01-08) à des cir- cuits qui fonctionnent, dans chaque groupe de multiplet, dans l'ordre des positions de bits, ce qui procure une en- trée et une sortie ayant une organisation en multiplets. 37. Procédé selon la revendication 34, caractéri- sé en ce qu'il comprend en outre les opérations suivantes: on programme tous les décodeurs de sélection (30) associés aux circuits de façon que chacun d'eux réagisse à une seule adresse spécifique; et on affecte des lignes d'entrée et de sortie communes (I1-I8, 01-08) à chaque circuit qui fonc- ticnne, avec un groupement en multiplets, grâce à quoi chaque circuit qui fonctionne est adressé individuellement pour donner une entrée et une sortie ayant une organisa- tien en multiplets. 38. Procédé de réalisation d'une matrice élec- trique de circuits qui fonctionnent, à partir d'une dis- tribution aléatoire de circuits qui fonctionnent et de circuits qui ne fonctionnent pas (27, 44, 52) formés sur un substrat consistant en une tranche de semiconducteur (10), caractérisé en ce que: on teste chaque circuit (27, 44, 52) complètement isolé, pour déterminer s'il fonctionne ou non; on isb-le les circuits qui ne fonctionnent pas (52),en formant une grille conductrice sur le subs- trat consistant en une tranche de semiconducteur (10), pour interconnecter les circuits qui fonctionnent (44);on programme des décodeurs de sélection de circuit redondants (31, 32, 34) pour affecter des circuits qui fonctionnent, de façon à former des lignes de matrice complètes à partir des circuits distribués de façon aléatoire sur le substrat consistant en une tranche de semiconducteur (10), et on affecte des lignes d'entrée/sortie de canal (Il, I8 01-08) à chaque circuit qui fonctionne (44) et aux positions des bits séquentie/escorrespondantes. 39. Procédé selon la revendication 38, caracté- risé en ce qu'il comprend en -outre les opérations suivan- tes: on combine des circuits qui fonctionnent partiellement, pour donner un seul circuit fonctionnant complètement qui est affecté à une ligne de bit de données et à une ligne de sélection de circuit; et on adresse indépendamment l'une de l'autre une première partie et une seconde partie, en com- binant un signal d'adresse de partie (A) avec le signal de sélection de circuit (CS). 40. Procédé selon la revendication 38, caractéri- 2558989 se en ce qu'il comprend en outre les opérations suivantes: cn établit un décodeur d'adresse de sélection de circuit programmable (30) pour chaque circuit qui fonctionne; on programme chaque décodeur (30) de façon qu'il réagisse à une adresse spécifique, afin d'adresser de manière spécifi- que chaque circuit qui fonctionne; et on affecte à une po- sition de bit commune des lignes d'entrée et de sortie (I1-I8, 01-08) pour tous les circuits qui fonctionnent, ce qui procure une entrée et une sortie ayant une organisa- tion en bits. 41. Procédé selon la revendication 38, caracté- risé en ce qu'il comprend en outre les opérations suivan- tes: on établit un décodeur d'adresse de sélection de cir- cuit programmable (30) pour chaque circuit qui fonctionne; on programme ce décodeur de sélection de circuit (30) avec un groupement en multiplets, de façon que chaque adresse spécifique adresse un groupe de circuits quifonctionnent correspondant à un multiplet; et on affecte des lignes d'entrée et de sortie (I1-I8, 01-08) dans chaque groupe correspondant à un multiplet, dans l'ordre des positions de bit, ce qui procure une entrée et une sortie ayant une organisation en bits. 42. Procédé selon la revendication 38, caracté- risé en ce qu'il comprend en outre les opérations suivan- tes: on établit un décodeur d'adresse de sélection de cir- cuit programmable (30) pour chaque circuit qui fonctionne; on programme chaque décodeur (30) de façon qu'il réagisse à une adresse spécifique, de façon à adresser de manière spécifique chaque circuit qui fonctionne; et on affecte des lignes d'entrée et de sortie (I1-I8, 01-08) à chaque cir- cuit qui fonctionne, avec un groupement correspondant à des multiplets, grâce à quoi chaque circuit qui fonctionne pro- cure, lorsqu'il est adressé, une entrée et une sortie ayant une organisation en multiplets. 43. Dispositif procurant une matrice de circuits qui fonctionnent formés sur un substrat consistant en une tranche de semiconducteur (10), à partir d'une distribution aléatoire de circuits qui fonctionnent et de circuits qui ne fonctionnent pas, caractérisé en ce qu'il comprend: un ensemble de circuits qui fonctionnent et de circuits qui ne fonctionnent pas (27, 44, 52); et une grille conductrice (24) formée sur le substrat consistant en une tranche de semiconducteur (10) pour interconnecter ces circuits. 44. Dispositif procurant une matrice de cir- cuits qui fonctionnent formés sur un substrat consistant en une tranche de semiconducteur (10), à partir d'une dis- tribution aléatoire de circuits qui fonctionnent et de cir- cuits qui ne fonctionnent pas (27, 44, 52), caractérisé en ce qu'il comprend: un ensemble de circuits qui fonction- nent et de circuits qui ne fonctionnent pas (27, 44, 52), comportant des métallisations de grille; une grille con- ductrice formée sur le substrat consistant en une tranche de semiconducteur (10), pour interconnecter les circuits (27, 44, 52) par l'intermédiaire de la métallisation de grille; et un fusible (26, 40, 41, 42, 48, 49, 50) associé à chaque circuit, grâce à quoi on connecte à la grille con- ductrice des circuits qui fonctionnent, en établissant des connexions par fusible qui relient les métallisations de grille des circuits qui fonctionnent à la grille conduc- trice, après le test du circuit et avant la formation de la grille conductrice.