FR 2551555 A1 19850308 FR 8413512 A 19840831 La présente invention concerne un détecteur de l'intensité d'un signal et plus précisément mais non exclusivement un tel détecteur destiné à donner une indication sur l'intensité d'un signal reçu (IISR) destiné à des communications radioélectriques. De nombreuses applications nécessitent la présence d'un dispositif quelconque permettant la détermination de la variation de l'intensité d'ue signal, soit pourla commande d'un indicateur, soit pour l'exécu10 tion d'une fonction de commande Un exemple de cette dernière utilisation est constitué par les systèmes radioélectriques cellulaires qui nécessitent le contrôle dans un récepteur de l'intensité du signal reçu de plusieurs émissions provenant de cellules différentes 15 si bien qu'une décision peut être prise sur la nature du signal qui doit être choisi pour la démodulation. L'invention concerne un détecteur simple destiné à indiqueÄ l'intensité d'un signal reçu et, dans un mode de réalisation particulièrement avantageux, un détecteur 20 qui peut être utilisé dans un système radioélectrique de type cellulaire. L'invention concerne un détecteur d'intensité d'un signal comprenant un premier, un second et un troisième transistor du même type de conductivité, 25 les émetteurs des transistors étant tous reliés les uns aux autres et à l'une de deux lignes d'alimentation en courant continu, les collecteurs du premier et du second transistor étant couplés chacun à l'autre des deux lignes d'alimentation continue, la base du premier 30 et du second transistor étant reliées, par l'intermédiaire d'une résistance, à la base du troisième transistor, et le collecteur du troisième transistor est destiné à former une source d'un courant de sortie qui est représentatif du niveau du signal différentiel prélevé 35 entre les bases du premier et du second transistor. Les émetteurs du premier, du second et du troisième transistor peuvent être reliés à ladite pre- mière ligne d'alimentation par l'intermédiaire d'une résistance ou, dans une variante, par l'intermédiaire d'une source d'un courant constant Cette dernière peut comporter un quatrième transistor du même type 5 de conductivité que les trois premiers et dont le collecteur est relié à leurs émetteurs, 1 ' émetteur est relié à la première des lignes d'alimentation par l'intermédiaire d'une résistance, et la base est reliée à un circuit de polarisation. La liaison du collecteur du premier et du second transistor à l'autre des lignes d'alimentation continue peut être réalisée par l'intermédiaire d'une charge aux bornes de laquelle un signal de sortie est créé La base du premier transistor peut être reliée 15 à une entrée de signaux et la base du second transistor peut être découplée par un condensateur aux fréquences des signaux Un tel arrangement convient au pilotage d'un signal couplé à l'entrée, du type à un seul fil. Plusieurs détecteurs peuvent être connectés successive20 ment par couplage du signal de sortie du collecteur, formé aux bornes de la charge, à la base du premier transistor du détecteur suivant et les courants de sortie des troisièmes transistors de tous les détecteurs peuvent être transmis à un circuit sommateur. Dans une variante, les liaisons des collecteurs du premier et du second transistor à l'autre des lignes d'alimentation peuvent être réalisées chacune par l'intermédiaire d'une charge telle qu'un signal différentiel de sortie est créé entre eux Les bases du premier 30 et du second transistor peuvent être couplées chacune à une entrée différente afin qu'elles soient connectées à un dispositif d'excitation d'un signal différentiel. Plusieurs de ces détecteurs peuvent être connectés successivement par couplage des collecteurs du premier 35 et du second transistor chacun à une base différente du premier et du second transistor du détecteur suivant, et les courants de sortie du troisième transistor de tous les détecteurs peuvent être transmis à un circuit sommateur. Dans tous les, cas, la charge peut être une résistance Le couplage d'un détecteur et du suivant 5 peut être réalisé par un circuit à charge d'émetteur. Dans une variante, la charge ou chaque charge peut comporter un transistor supplémentaire du type de conductivité opposé à celui des premier, second et troisième transistors et dont l'émetteur est relié 10 à l'autre des lignes d'alimentation continue, dont le collecteur est relié au collecteur du premier ou du second transistor et, dans tous les détecteurs sauf le dernier, dont la base est polarisée par couplage à la base du troisième transistor de l'étage suivant. 15 Le couplage entre le collecteur du transistor supplémentaire ou de chaque transistor supplémentaire et le collecteur du premier ou du second transistor peut être réalisé par l'intermédiaire d'un circuit collecteurémetteur d'un autre transistor ayant un type de conductivité identique à celui du premier, du second et du troisième transistor, et la base de l'autre transistor ou de chaque autre transistor peut être reliée à la base du transistor ou de tous les transistors supplémentaires Les bases des transis25 tors supplémentaires du dernier détecteur peuvent être reliées à la base du premier transistor du premier détecteur afin que le circuit détecteur soit polarisé. Le circuit peut être réalisé de manière que la source du courant de sortie soit soustraite d'une 30 source d'un courant de référence afin qu'un courant de différence soit formé et augmente avec le niveau du signal différentiel entre les bases du premier et du second transistor du premier détecteur La source du courant de référence peut être réalisée afin qu'elle 35 transmette un courant dont la valeur est égale à la somme des courants provenant de tous les détecteurs en l'absence d'un signal d'entrée, si bien que le courant de différence est égal à zéro dans ces conditions. D'autres caractéristiques et avantages de l'invention ressortiront mieux de la description qui va suivre faite en référence aux dessins annexés sur lesquels: la figure 1 représente un schéma fondamental d'un détecteur d'intensité de signaux réalisé selon l'invention; la figure 2 représente le circuit de la figure 10 1 avec une charge d'émetteur constituée par une source d'un courant constant; la figure 3 est un schéma analogue à la figure 2 mais destiné à transmettre un signal amplifié pouvant être transmis à un détecteur suivant analogue, la sortie 15 15 pouvant être reliée au détecteur suivant par l'intermédiaire d'un étage tampon, par exemple un circuit à charge d'émetteur destiné à éviter la charge de l'amplificateur par le détecteur suivant; la figure 4 est un schéma analogue à la figure 20 3 mais mettant en oeuvre une charge active; la figure 5 est un schéma analogue à celui de la figure 3 mais comprenant des transistors cascodes et donnant des signaux de sortie différentiels; la figure 6 est un circuit détecteur d'intensi25 té de signaux réalisé selon l'invention et mettant en oeuvre un détecteur du type de la figure 5; la figure 7 est un schéma d'un circuit détecteur d'intensité de signaux réalisé selon l'invention et ayant trois détecteurs analogues à celui de la figure 30 5, mais mettant en oeuvre l'arrangement d'une charge active représentée sur la figure 4; la figure 8 est un schéma d'un circuit analogue à celui de la figure 7 mais comprenant un transistor tampon dans le circuit de polarisation, avant les tran35 sistors de la charge active; la figure 9 est un schéma d'un circuit analogue à celui de la figure 8, ne comprenant pas de transistors cascades; et la figure 10 est un schéma d'une réalisation particulièrement avantageuse de l'invention sous forme d'un amplificateur à fréquence intermédiaire destiné 5 à un système radioélectrique cellulaire et donnant un signal de sortie d'indication de l'intensité d'un signal reçu. On se réfère d'abord à la figure 1 qui indique qu'un détecteur fondamental comporte trois transistors 10 NPN TRI, TR 2 et TR 3 Les émetteurs des transistors sont à la fois reliés les uns aux autres à une ligne négative 10 d'alimentation par l'intermédiaire d'une charge L Les bases des transistors TR 1 et TR 2 sont reliées chacune à la base du transistor TR 3 par l'inter15 médiaire d'une résistance R 1, R 2. Les collecteurs des transistors TR 1 et TR 2 sont reliés chacun à une ligne positive 11 d'alimentation. Le collecteur du transistor TR 3 est relié à une sortie 12 alors que la base du transistor TR 1 est reliée 20 par un condensateur C 1 à une entrée 13 La base du transistor TR 2 est reliée à la ligne négative 10 d'alimentation par l'intermédiaire d'un condensateur C 2. Le circuit est polarisé par tous dispositifs convenables et, à titre illustratif, on a représenté un circuit 25 14 de polarisation qui comporte un circuit diviseur de tension formé par des résistances R 3 et R 4 montées en série entre les lignes 11 et 10 d'alimentation, la connexion des transistors étant reliée par des résistances individuelles R 5 et R 6 aux bases des transistors 30 TRI et TR 2 respectivement. Lors du fonctionnement du circuit fondamental de la figure 1 et en l'absence d'un signal à l'entrée 13, le courant qui circule dans la charge L est partage par les transistors TR 1, TR 2 et TR 3 et un courant de 35 sortie en 12 est représentatif d'un niveau de signal zéro Lorsqu'un signal alternatif est appliqué à l'entrée 13, le courant circulant dans le transistor TR 3 est réduit proportionnellement à l'amplitude du signal si bien que le courant disponible à la borne 12 de sortie diminue en proportion du niveau du signal De 5 cette manière, une source d'un courant de sortie représentative du niveau du signal à la base du transistor TR 1 est formée, si bien que le signal est représentatif du niveau du signal différentiel entre les bases des transistors TR 1 et TR 2. Il faut noter que le circuit de la figure 1 peut fonctionner avec un signal d'entrée à un seul fil transmis à la borne 13 d'entrée et que la base du transistor TR 2 est découplée aux fréquences des signaux par le condensateur C 2 si bien que le courant 15 de sortie est représentatif du signal différentiel mesuré entre les bases des transistors TR 1 et TR 2. Le circuit peut être adapté à une excitation par un signal différentiel d'entrée par suppression du condensateur C 2 et par liaison de la base du transistor TR 2 20 à une borne supplémentaire d'entrée par l'intermédiaire d'un condensateur analogue au condensateur C 1, le circuit étant alors sensible à un signal différentiel d'entrée qui l'excite entre les deux bornes d'entrée. La charge L peut être par exemple une résis25 tance ou une source d'un courant constant. Le circuit de la figure 2 est analogue à celui de la figure 1, mais une source de courant constant à transistor est utilisée dans le circuit des émetteurs des transistors TR 1, TR 2 et TR 3 Un transistor NPN 30 TR 4 à son collecteur relié aux émetteurs raccordés des transistors TR 1, TR 2 et TR 3, son émetteur relié par une résistance R 7 à la ligne négative 10 d'alimentation et sa base polarisée par le circuit 14 par l'intermédiaire d'une résistance R 8 Le courant constant trans35 mis par le collecteur du transistor TR 4 ast partagé par les transistors TR 1, TR 2 et TR 3. La sensibilité et la plage dynamique des circuits représentés sur les figures 1 et 2 sont limitées dans une certaine mesure et, dans de nombreuses applications, il préférable d'utiliser plusieurs de ces circuits montés en série, chaque circuit transmettant un signal de niveau amplifier au circuit suivant. La figure 3 représente un exemple d'obtention d'un tel signal amplifié Dans ce cas, une charge sous forme d'une résistance R 9 est montée dans le circuit du collecteur du transistor TR 2, entre le collecteur 10 et la ligne positive 11 Une tension amplifiée de signal est créée aux bornes de la résistance R 9 et elle appara t à une sortie 15 destinée à être reliée à l'entrée 13 d'un détecteur analogue Une série de ces détecteurs peut être raccordée afin que l'ensemble forme un circuit 15 détecteur d'intensité d'un signal, et les signaux de sortie 12 sont additionnés dans tous les cas afin qu'ils forment un courant représentatif du niveau du signal Il faut noter que, lorsque le niveau du signal d'entrée du premier détecteur augmente, il atteint une valeur 20 à laquelle le dernier détecteur de l'arrangement en série constitue une limite, et, lorsqu'il augmente encore, les détecteurs sont progressivement limités mais les courants additionnés restent représentatifs du niveau du signal d'entrée jusqu 'a ce que tous les 25 étages soient limités Il faut noter que le circuit du collecteur du transistor TR 1 peut aussi comporter une résistance analogue à la résistance R 9 et permettant l'excitation par un signal différentiel, vers un circuit suivant, par connexion du collecteur du transistor 30 TR 1 à la base du transistor TR 2 de l'étage suivant par l'intermédiaire d'un condensateur. Un perfectionnement particulièrement avantageux de l'invention est le remplacement de la résistance R 9 par une charge à transistor actif La figtre 4 repré35 sente un tel arrangement. Sur la figure 4, la résistance R 9 est supprimée et un transistor PNP TR 5 dont le collecteur est relié Z 551555 au collecteur du transistor TR 2 et l'émetteur est relié à la ligne positive 11, occupe sa place La base du transistor TR 5 est polarisée par le circuit de polarisation par l'intermédiaire d'une résistance R 10 Lorsque 5 plusieurs détecteurs du type représenté sur la figure 4 sont montés en cascade par connexion de la sortie 15 à l'entrée 13 d'un détecteur suivant, les résistances R 1 et R 2 constituent la charge pour l'étage précédent. Ceci présente l'avantage d'éliminer les résistances 10 de charge et d'éviter les étages tampon entre les détecteurs, par exemple des circuits à charge d'émetteur. Un transistor analogue au transistor TR 5 peut aussi être incorporé au circuit du collecteur du transistor TR 1 afin qu'il forme une sortie supplémentaire et per15 mette le pilotage du détecteur suivant par un signal différentiel. Dans certains cas, pour des considérations portant sur le gain, il peut être avantageux d'incorporer au circuit du collecteur des transistors TR 1 et TR 2, 20 des transistors cascodes supplémentaires Une telle incorporation peut être réalisée dans l'un quelconque des circuits des figures 1 à 4 et, à titre illustratif, la figure 5 représente une variante du circuit de la figure 3 destine à permettre une excitation d'un détec25 teur suivant par un signal différentiel. La figure 5 représente des transistors cascodes NPN supplémentaires TR 6 et TR 7 connectés aux circuits de collecteur des transistors TR 1 et TR 2 respectivement. Le collecteur du transistor TR 2 est relié à l'émetteur 30 du transistor TR 7 dont le collecteur est relié par une résistance R 9 à la ligne positive 11 d'alimentation. Le transistor TR 6 est de même connecté au circuit du collecteur du transistor TR 1 Les bases des transistors TR 6 et TR 7 sont couplées l'une à l'autre et polarisées 35 par le circuit 14 par l'intermédiaire d'une résistance. Les transistors cascodes fonctionnent de manière connue et donnent un plus grand gain à l'étage. Plusieurs circuits détecteurs tels que décrits en référence aux figures 3 a 5 peuvent être utilisés successivement afin qu'ils forment un circuit détecteur à plusieurs étages Les figures 6 à 10 représentent 5 des exemples de tels circuits On se réfère maintenant à la figure 6 qui représente un circuit mettant en oeuvre le détecteur de la figure 5, mais avec une excitation différentielle entre un détecteur et le suivant, le couplage entre eux étant réalisé par des transistors i O TR 8 et TR 9 à charge d'émetteur Dans le mode de réalisation représenté, deux détecteurs seulement sont indiqués en série, mais il faut noter que plus de deux détecteurs peuvent être connectés successivement de manière analogue Les signaux provenant des transistors TR 3 des 15 différents détecteurs sont transmis à l'entrée d'un circuit sommateur 21 qui donne un signal de sortie indicateur de l'intensité du signal reçu, à une borne 22 Les deux étages détecteurs portent la référence 20 Un circuit de réaction continue est formé entre 20 le premier et le dernier étage par montage de transistors T Ri O et T R 11 à charge d'émetteur qui sont reliés aux collecteurs des transistors TR 1 et TR 2 respectivement o dernier étage détecteur et dont les émetteurs sont relies par des circuits résistifs aux bases des transis25 tors TR 2 et TR 1 respectivement du premier étage détecteur. La figure 7 représente un détecteur d'intensite d'un signal qui a trois détecteurs du type représenté sur la figure 5 mais en outre l'arrangement à 30 charge active de la figure 4 L'arrangement de polarisation n'est pas représente en détail mais il peut etre analogue a celui de la figure 6 Cependant, le circuit de la figure 7 met en oeuvre une polarisation particulièrement avantageuse des transistors de la 35 charge active et des transistors cascodes Ceci apparaît en ce que les bases des transistors de la charge active TR 5, TR 5 A et les bases des transistors cascodes TR 6 et TR 7 sont toutes reliées en commun et sont reliées à la base du transistor TR 3 de l'étage suivant. Bien que le circuit de la figure 7 soit réalisé afin qu'il assure une excitation différentielle d'un 5 étage au suivant, il peut être facilement transformé à une excitation par un seul fil, par connexion de la base et du collecteur du transistor TR 5 A qui joue alors le r 6 le d'une diode. Dans le traitement des circuits intégrés 10 destinés à donner des transistors NPN de gain élevé, il est souvent difficile d'obtenir un gain élevé des transistors PNP Ainsi, dans l'arrangement de la figure 7, le courant de base consommée par les transistors TR 5 et TR 5 A peut parfois être suffisant pour qu'il 15 perturbe l'équilibre de l'arrangement de polarisation des transistors TR 1, TR 2 et TR 3 du détecteur suivant. Ce problème est résolu à l'aide de la variante représentée sur la figure 8 sur laquelle un transistor PNP supplémentaire est monté dans la ligne de polarisation 20 entre les bases des transistors TR 5, TR 5 A et la base du transistor TR 3 de l'étage suivant La base du transistor TR 3 de l'étage suivant est reliée à la base d'un transistor TR 12 dont l'émetteur est relié aux bases des transistors TR 5 et TR 5 A Le collecteur du transistor 25 TR 12 est relié à la ligne négative 10. La figure 9 représente une variante du circuit de la figure 8 et, dans ce cas, les transistors cascodes TR 6 et TR 7 sont supprimeés, mais la polarisation des transistors TR 5 et TR 5 A est encore conservée par l'inter30 médiaire d'un transistor tampon TR 12. La figure 10 représente une réalisation particulièrement avantageuse correspondant au principe indiqué précédemment et elle représente un amplificateur à fréquence intermédiaire destiné à un systèmq radioélec35 trique cellulaire Le système comporte six étages détecteurs identiques 20, analogues à celui de la figure 9 Les étages sont reliés les uns après les autres 1 1 et, dans ce cas, une polarisation automatique est assurée par liaison des sorties 15 et 15 A des deux charges du dernier étage aux bases des transistors TR 1 et TR 2 du premier étage, dans tous les cas par l'intermédiaire 5 d'une paire de résistances série R 20 et R 21 dont la connexion est découplée aux fréquences des signaux par un condensateur C 20 La source de courant constant destiné à chaque étage, formée par un transistor TR 4 est polarisée à une tension commune provenant du circuit 10 14 de polarisation si bien que tous les étages ont les mêmes possibilités en courant Le courant de sortie du collecteur de tous les transistors TR 3, transmis aux sorties 12 des différents détecteurs, parvient à une ligne commune qui est reliée afin qu'elle trans15 mette un signal d'entrée à un circuit miroir de courant Il faut noter que tous les circuits détecteurs 20 transmettent un courant de sortie qui est représentatif du signal d'entrée correspondants et que ce courant diminue lorsque le niveau du signal augmente En outre, 20 lorsque le niveau du signal est amplifié d'un étage au suivant, le premier étage donne un courant de sortie relativemnent élevé alors que les derniers étages donnent des courants de sortie relativement faibles Le courant combiné de sortie transmis comme signal à l'entrée 25 du circuit miroir 30 est donc une valeur qui diminue encore lorsque le niveau du signal augmente Dans les conditions normales, il est préférable que le courant soit relié positivement au niveau du signal croissant, et le circuit miroir 30 est réalisé afin qu'il transmette 0 un courant de sortie indiquant l'intensité du signal reçu à une sortie 31, augmentant en fait en fonction du niveau croissant du signal aux entrées du premier étage Le circuit miroir est un circuit simple dans lequel la partie inférieure 30 b transmet un courant 35 constant dont la valeur est égale et opposée à celle du courant transmis à l'entrée du circuit miroir, par les détecteurs, en l'absence d'un signal d'entrée trans- mis au premier étage détecteur La partie 30 b formant source de courant est polarisée à partir du même point du circuit 14 de polarisation que les étages détecteurs si bien que toute variation du courant dues à des variations de température est égale à la variation du courant assurée par les sources de courant à transistors TR 4 pour tous les détecteurs si bien que les variations de courant dues à la température sont les mêmes dans les détecteurs que dans le circuit 30 b, les varia10 tions étant ainsi annulées dans le miroir de courant Ce miroir de courant soustrait en fait les courants combinés de sortie des détecteurs d'un courant fixe afin qu'ils forment un courant de sortie indiquant l'intensité du signal reçu. L'amplificateur à fréquence intermédiaire de la figure 10 transmet un signal différentiel de sortie entre les sorties 32 et 33, mais il faut noter que le circuit peut être modifié, selon les indications données précédemment, afin qu'il transmette un signal 20 par un seul fil, avec excitation par-un seul fil entre les étages Le circuit de la figure 10 peut comporter des détecteurs modifiés d'après les variantes de détecteurs décrites en référence aux figures 3 à 5. Les circuits décrits peuvent particulièrement 25 bien être réalisés sous forme de circuits intégrés. Certaines applications possibles de l'invention sont les systèmes radioélectriques cellulaires, les téléphones sans fil et les récepteurs radioélectriques de faible puissance. REVENDICATIONS 1 Détecteur de l'intensité d'un signal, caractérisé en ce qu'il comprend un premier, un second et un troisième transistor (TR 1, TR 2, TR 3) ayant le 5 même type de conductivité, les émetteurs de tous les transistors étant connectés les uns aux autres et étant reliés à l'une de deux lignes d'alimentation ( 10) en courant continu, les collecteurs du premier et du second transistor (TR 1, TR 2) sont reliés chacun à l'autre 10 des deux lignes d'alimentation continue ( 11), les bases du premier et du second transistor étant reliées chacune par une résistance (R 1, R 2) à la base du troisième transistor (TR 3), et le collecteur du troisième transistor (TR 3) est destiné à former une source d'un courant 15 de sortie qui est représentatif du niveau d'un signal différentiel appliqué entre les bases du premier et du second transistor (TR 1, TR 2). 2 Détecteur selon la revendication 1, caractérisé en ce que les émetteurs des premier, second 20 et troisième transistors (TR 1, TR 2, TR 3) sont reliés à la première des lignes d'alimentation par une résistance (L). 3 Détecteur selon la revendication 1, caractérisé en ce que les émetteurs du premier, du second 25 et du troisième transistor (TR 1, TR 2, TR 3) sont reliés chacun à la première des lignes d'alimentation par l'intermédiaire d'une source de courant constant. 4 Détecteur selon la revendication 3, caractérisé en ce que la source de courant constant est 30 un quatrième transistor (TR 4) ayant le même type de conductivité que les trois premiers et dont le collecteur est couplé à leurs émetteurs, dont l'émetteur est couplé à la première des lignes d'alimentation ( 10) par l'intermédiaire d'une résistance (R 7) et dont 11 base est 35 couplée à un circuit de polarisation. Détecteur selon l'une quelconque des revendications précédentes, caractérisé en ce que le couplage du collecteur du premier ou du second transistor à l'autre des lignes d'alimentation continue ( 11) est assuré par une charge (R 9) aux bornes de laquelle un signal de sortie ( 15) est formé. 6 Détecteur selon la revendication 5, caractérisé en ce que la base du premier transistor (TR 1) est couplée à une entrée de signaux, et la base du second transistor (TR 2) est découplée aux fréquences des signaux par un condensateur. 7 Circuit détecteur de l'intensité de signaux, caractérisé en ce qu'il comprend plusieurs détecteurs ( 20) selon la revendication 6, montés successivement par couplage du signal de sortie de collecteur, créé aux bornes de la charge, à la base du premier transistor 15 (TR 1) du détecteur suivant, et les courants de sortie des troisièmes transistors (TR 3) de tous les détecteurs sont transmis à un circuit sommateur. 8 Détecteur selon l'une quelconque des revendications 1 à 4, caractérisé en ce que les couplages 20 des collecteurs du premier et du second transistor (TR 1, TR 2) à l'autre des lignes d'alimentation ( 11) sont réalisés par l'intermédiaire d'une charge (L) telle qu'un signal différentiel de sortie est créé entre elles. 9 Détecteur selon la revendication 8, caractérisé en ce que les bases du premier et du second transistor (TR 1, TR 2) sont reliées chacune à une entrée différente afin qu'un signal différentiel d'excitation puisse être transmis. 10 Circuit détecteur de l'intensité de signaux, caractérisé en ce qu'il comprend plusieurs détecteurs ( 20) selon la revendication 9, montés successivement par couplage des collecteurs du premier et du second transistor (TRI, TR 2) à une base différente 35 du premier et du second transistor (TR 1, TR 2) du détecteur suivant, et les courants de sortie des troisièmes transistors (TR 3) de tous les détecteurs sont transmis $ 55 un circuit sommateur. 11 Circuit selon l'une des revendications 7 et 10, caractérisé en ce que chaque charge est une résistance. 12 Circuit selon la revendication 11, caractérisé en ce que le couplage d'un premier détecteur ( 20) au suivant ( 20) est réalisé par l'intermédiaire d'un circuit à charge d'émetteur. 13 Circuit selon l'une des revendications 10 7 et 10, caractérisé en ce que la charge ou chaque charge comporte un transistor supplémentaire (TR 4) dont la conductivité est de type opposé à celui du premier, du second et du troisième transistor (TRI, TR 2, TR 3) et dont l'émetteur est relié à l'autre des 15 lignes d'alimentation continue ( 11), le collecteur est relié au collecteur du premier ou du second transistor (TR 1, TR 2), et, dans tous les détecteurs sauf le dernier, la base est polarisée par couplage à la base du troisième transistor (TR 3) de l'étage suivant. 14 Circuit selon la revendication 13, caractérisé en ce que le couplage du collecteur du transistor supplémentaire (TR 4) ou de chaque transistor supplémentaire e L du collecteur du premier ou du second transistor (TR 1, TR 2) est réalisé par l'intermédiaire du trajet 25 collecteur-émetteur d'un autre transistor ayant le même type de conductivité que le premier, le second et le troisième transistor, et la base de l'autre transistor ou de chaque autre transistor est reliée à la base du transistor supplémentaire ou de chaque transistor supplémentaire. Circuit selon l'une des revendications 13 et 14, caractérisé en ce que le couplage de la base du troisième transistor (TR 3) de l'étage suivant à la base du transistor supplémentaire ou de Qhaque tran35 sistor supplémentaire (TR 4) est réalisé par l'intermédiaire d'un circuit à charge d'émetteur. 16 Circuit selon l'une quelconque des revendi- cations 13 à 15, caractérisé en ce que la base de chaque transistor supplémentaire du dernier détecteur est couplée à la base du premier transistor du premier détecteur afin que le circuit détecteur soit polarisé. 5 17 Circuit selon l'une quelconque des revendications 7 et 10 à 16, caractérisé en ce que le courant de la source du courant de sortie est soustrait du courant d'une source d'un courant de référence afin qu'un courant de sortie qui augmente avec le niveau 10 du signal différentiel entre les bases du premier et du second transistor (TR 1, TR 2) du premier détecteur soit formé. 18 Circuit selon la revendication 17, caractérisé en ce que la source d'un courant de référence 15 est destinée à transmettre un courant dont la valeur est égale à la somme des courants provenant de tous les détecteurs ( 20) en l'absence d'un signal d'entrée, si bien que le courant différence est nul dans ces conditions.