FR 2553892 A1 19850426 FR 8416463 A 19841019 La présente invention est relative à un indicateur discriminateur de forme d'onde et plus particulièrement à un indicateur discriminateur de forme d'onde pou5 vant permettre les essais, en cours de fabrication, de composants analogiques et de conversion de données, de haute performance. L'une des tâches les plus difficiles auxquelles se trouve confronté le fabricant de composants ra10 pides et de précision pour conversion de données, réside dans une mesure précise et efficace des paramètres de performance dynamique. Les caractéristiques dynamiques essentielles sont habituellement déterminées au moyen d'un labo15 rieux examen en laboratoire de quelques systèmes choisis au hasard Bien souvent, la procédure implique l'utilisation de plusieurs appareils différents et elle exige des techniciens confirmés pour la manipulation des instruments et la notation correcte des résultats Les spécifications de performance sont 20 alors données sous l'une des forme " type " ou encore " garanti, mais non testé à 10 eo " ce qui, du point de vue du client, n'est pas très satisfaisant. Certaines mesures, comme par exemple le temps d'établissement d'un convertisseur digital/analo25 gique à sortie courant rapide, sont traditionnellement d'une réalisation tellement délicate que les spécifications annoncées correspondent en fait à "deviner juste" et c'est le client qui en fera la vérification en étudiant le comportement apparent du système dans son circuit propre. Il devient par conséquent de plus en plus souhaitable de pouvoir procéder à ces mesures dynamiques difficiles au niveau de la fabrication tout comme dans le laboratoire d'études Pour cela, il faut que plusieurs caractéristiques différentes, telles que temps d'établissement, fréquence de balayage, bande passante, temporisation et autres puissent être testées de façon rapide, fiable, avec le minimum de manipulation de fiches ou d'intervention de la part de l'opérateur. Ces nécessités s'imposèrent claire40 ment aux présents inventeurs au cours des phases de premières mises au point d'une famille de composants rapides de conversion de données: à savoir, deux convertisseurs à établissement rapide digital/analogique et un amplificateur rapide échantil5 lonneur- bloqueur Les convertisseurs digital/analogiques, tous deux en version entrée ECL et TTL devaient se stabiliser avec une précision de 0 01 % en 40 nanosecondes et il fallait que l'amplificateur échantillonneur- bloqueur accepte un signal de 10 volts, avec la même précision, en 250 nanoseconds environ. 10 Les choix de conception les plus importants étant ceux qui touchaient aux performances de rapidité et de précision, il fallait pouvoir mesurer les paramètres dynamiques de façon sûre et vérifiable Il fallait aussi une technique appropriée à des tests en cours de fabrication de volume moyen à fort et 15 que les clients pourraient utiliser également dans leurs études de performances et pour les contrôles à l'entrée des marchandises. On connaît déjà différentes techniques ou variantes telles que: 1 amplificateurs d'écrêtage rapides avec vision de la sortie par oscilloscope 2 oscilloscopes discriminateurs 3 techniques de comparateurs à viseur, 4 indicateurs de formes d'onde de type commercial. Les oscilloscope à bande passante de type traditionnel conviennent pour la mesure des caractéris25 tiques dynamiques avec une précision maximale de 1 ou 2 % On ne peut faire directement des mesures précises de temps d'établissement parce que la très vaste gamme dynamique du signal surcharge les amplificateurs de l'oscilloscope Il s'ensuit que des circuits de tests ont été mis au point dans le but pré30 cis de prévenir les surcharges de l'oscilloscope. Par un écrêtage de la forme d'onde de test au moyen de diodes ou "d'amplificateurs d'écrêtage"' spéciaux, il est possible de représenter la forme d'onde sur l'échelle de plus grande sensibilité sans surcharge trop forte. 35 Toutefois, la précision de la mesure est encore fonction de plusieurs amplificateurs rapides, à circuit ouvert, entre la source du signal et l'écran de visualisation Le circuit écrêteur et les amplificateurs sont eux-memes sujets à présenter des persistances thermiques, des circuits de terre et des dé40 formations de signal. Une autre technique déjà connue 2 estinée à prévenir une surcharge sur l'oscilloscope consiste à additionner la forme d'onde de stabilisation avec un généra5 teur à gradins de même amplitude mais de polarité opposée, de manière à annuler les variations importantes sur le signal. Cette méthode exige que le temps d'établissement du générateur à gradins lui-même soit sensiblement plus court que celui du dispositif testé, ce qui présente un problème de vérification 10 des tests S'il était possible de mesurer la caractéristique de stabilisation du générateur à gradins, c'est qu'on saurait déjà mesurer le temps d'établissement Par conséquent, on considère que le générateur à gradins permet des calculs reposant sur des circuits théoriques plutôt que des vérifications expé15 rimentales. On a utilisé avec succès des techniques d'écrêtement de signal et de générateur à gradins pour mesurer la stabilisation courant/mode DAC avec une résolution allant jusqu'à 12 bits, mais leur réalisation satisfaisante exige un 20 très haut niveau de compétence technique L'opérateur peut commettre des erreurs dans l'interprétation de la forme d'onde visualisée et le dispositif de test se limite à la mesure du temps d'établissement uniquement Pour le calcul des autres paramètres, il faut tout un ensemble d'appareils et de schéma 25 de montage d'instruments dans le laboratoire. Les oscilloscopes discriminateurs ontune bande passante très importante et échappent au problème de surcharge des modèles traditionnels, mais la précision du pont discriminateur à diode interne est limitée à un ou deux milli30 volts Il se pose aussi de nombreux problèmes pratiques lorsque l'on cherche à exciter la faible impédance de sortie. On connaît une méthode intéressante pour tester les temps de stabilisation, au niveau de la fabrication: elle utilise un comparateur à viseur avec seuils ré35 glables Une fois déterminée la valeur finale en courant continu de la forme d'onde, un système de convertisseurs numérique/ analogique fixe les niveaux de référence sur les limites positive et négative de la bande d'erreur L'excitation test est alors appliquée au système en cours de test et la sortie du comparateur à viseur est validée à la fin du temps de stabili- sation prévu Si la sortie du système en cours de test dépasse la bande erreur, le comparateur déclenche un basculeur pour signaler le défaut dans le temps de stabilisation. La méthode du comparateur à viseur convient pour les tests en cours de fabrication du type accepté/ rebuté pour les formes d'onde de rapidité moyenne Cependant, elle ne se prête pas aux études en laboratoire ou aux travaux de caractérisation, car elle ne fournit aucune donnée sur la 10 forme effective de l'onde. Pour satisfaire les besoins à la fois du laboratoire de recherches et de l'atelier de fabrication, il faut un système qui enregistre en permanence et de façon approfondie la forme d'onde En d'autres termes, le système idéal 15 sera un indicateur de forme d'onde rapide et précis. Ayant admis cette nécessité, les fabricants d'instruments pour tests ont mis au point des indicateurs de différents types Les appareils enregistreurs de forme d'onde, les enregistreurs de transitoires, les oscilloscopes numériques sont tous conçus pour saisir et mémoriser un ensemble de points amplitude/temps sous forme numérique Une fois le signal chiffré, il est également utile pour les décisions à prendre au niveau de la fabrication "accepté/rebuté" et pour les études approfondies de conception. Bien que le principe de l'indicateur soit très intéressant, les appareils actuellement existant dans le commerce ne présentent pas encore l'ensemble de caractéristiques bande passante et résolution nécessaire au type de mesure de très grande précision dont il s'agit, par exem30 ple pour les tests dynamiques des composants rapides pour conversion de données et autres éléments semblables. Il faut un indicateur discriminateur de forme d'onde qui soit de très grande précision d'une part, et d'autre part, convienne pour les tests dynamiques et la caractérisation des différentes formes d'onde Son coût doit être relativement modéré et il doit être bien adapté tant aux contrôles en fabrication qu'aux travaux études et recherche. La présente invention surmonte la plupart des inconvénients présentés par les dispositifs antérieurs 40 et elle fournit un indicateur discriminateur de forme d'onde pour la réalisation de tests dynamiques sur des composants rapides de conversion de données y compris des contrôles de caractéristiques de performance dynamique entièrement automatisés sur des amplificateurs échantillonneurs-bloqueurs et des convertisseurs relativement rapides numérique/analogique y compris les mesures précises du temps d'établissement Toutes ces conditions sont réalisées sur la présente invention et l'on peut mesurer différents paramètres du système y compris le temps de saisie, le temps d'établissement échantillonneur/bloqueur, l'intervalle de temps, l'amplitude des transitoires, le décalage échantillonneur/bloqueur, rejet d'entrée, temps de montée, fréquence de balayage et autres. La présente invention présnte un indi15 cateur discriminateur de forme d'onde pour les tests dynamiques de systèmes rapides de conversion des données et elle contient une source de signaux forme d'onde à tester Il est prévu un système comparateur présentant au moins une première, deuxième et troisième entrée et au moins une sortie compara20 teur, ainsi qu'un système permettant de coupler effectivement le signal de forme d'onde à tester à l'entrée du signal du système comparateur Il est prévu aussi un système pour l'intégration du signal de sortie à partir de la sortie du système comparateur ainsi qu'un parcours de retour pour ramener le si25 gnal de sortie intégré sur l'entrée de référence du comparateur dans le but de constituer un système de circuit de retour comparateur/intégrateur. Il est prévu un système de commande pour la sélection programmable d'un point d'échantillonnage 30 sur le signal forme d'onde à tester, ainsi qu'un système de commande pour l'émission d'une séquence d'impulsions de fixation serrées avec une phase programmable par rapport à la forme d'onde test L'indicateur contient aussi un système permettant un couplage effectif des impulsions de fixation sur 35 l'entrée validation de blocage pour échantillonner à plusieurs reprises le comparateur sur un point échantillonnage temps choisi jusqu'à ce que le retour du signal de sortie intégré oblige le signal présent sur l'entrée de référence du comparateur à égaler la valeur échantillonnée du signal forme 40 d'entrée testé, moment auquel le signal de retour oscille au- tour de la valeur échantillon et le circuit se stabilise Un système de conversion analogique/numérique lit la valeur finale une fois que le circuit est stabilisé et la transforme en 5 une valeur numérique équivalente du temps et une valeur numérique équivalente de l'amplitude de la valeur échantillonnée et des autres paramètres pour mémorisation et traitement et analyse logiciels dans l'ordinateur numérique. De préférence, l'ensemble du procédé 10 sera commandé par une calculatrice numérique qui sert d'organe de commande et la calculatrice choisit et commande la ligne à retard programmable pour la sélection du point test dans le signal forme d'onde. La source des signaux de forme d'onde 15 peut être donnée par le système en cours de test pour la sortie du signal forme d'onde ou par un système extérieur répondant à une excitation test ou similaire La source peut être un signal extérieur forme d'onde en temps réel et un système est prévu pour déclencher le signal pour la synchronisation du système retard programme De même, on peut utiliser un circuit à blocage de phase (PLL) pour le blocage du signal et l'émission du système de retard programme. En variante, on peut prévoir un indicateur discriminateur de forme d'onde pour la mesure précise 25 des différents paramètres d'un système testé, comme par exemple, le temps de stabilisation d'un convertisseur rapide numérique/analogique, comprenant une calculatrice numérique, un système d'émission de la stimulation test, un système de sélection des polarités, une ligne à retard programmable, un circuit intégrateur comparateur pour l'intégration de la forme d'onde d'entrée et un système convertisseur analogique/numérique en vue de la conversion de la sortie en une indication numérique et de son envoi à la calculatrice numérique. L'invention prévoit de plus un cir35 cuit de boucle intégrateur/comparateur amélioré comportant un filtre T disposé sur le parcours entre la sortie du comparateur de blocage et les entrées opérationnelles de l'amplificateur avec pour objet de lisser les pointes du signal et de contrôler le courant sur l'intégrateur et donc sa pente, en vue 40 d'améliorer la précision De plus, on peut également prévoir un T-filtre similaire dans le circuit de retour pour isoler la sortie de l'intégrateur des perturbations qui pourraient survenir en conséquence de la synchronisation de l'entrée de vali5 dation de blocage du comparateur de blocage ou de perturbations causées par la commutation de l'entrée du comparateur de blocage, pour éviter les bruits de fond et pour émousser les pointes du signal sur la boucle de retour. Une autre forme de réalisation de l'in10 vention prévoit un système de test discriminateur de forme d'onde pour tester dynamiquement un amplificateur rapide échantillonneur-bloqueur en vue de mesurer les paramètres tels que temps de saisie, intervalle de temps, temps de stabilisation échantillonnage/blocage, amplitude transitoires, fréquence de 15 balayage, décalage échantillonnage/blocage, réjection entrée blocage, temps de montée et autres Le système de test comprend une calculatrice numérique, un système pour la génération des signaux d'horloge, un compteur binaire à 8 bits pour le comptage des signaux d'horloge et sa mémorisation, et un système com20 parateur magnitude ou amplitude permettant de comparer le compte mémorisé avec les 8 bits supérieurs d'une sortie 16 bits à sélection de retard et mot de commande sur la calculatrice numérique Lorsqu'une comparaison positive indique que les signaux sont égaux, une sortie est envoyée à la ligne à retard programmable laquelle mémorise les 8 bits inférieurs du mot de commande à sélection de retard du 16 bits pour réglage "fin" du signal de retard, lequel est alors différencié et mis à niveau pour fournir le signal trace du comparateur. On a prévu un registre à décalage pour 30 retarder les signaux horloge de manière à générer une première stimulation test en onde carrée, de période pré-déterminée et un deuxième signal de registre à décalage retardé selon une période pré-déterminée On utilise un système supplémentaire pour retarder la première excitation test onde carrée en vue de générer un signal de sélection de polarité et un système de génération onde carrée à stabilisation rapide fournit un signal onde carrée + 5 V pour l'entraînement dynamique du circuit d'amplitude échantillonneur/bloqueur en cours de test Le circuit sélecteur échantillonnage/blocage réagit à la commande d'un 40 programme pour génération d'un signal blocage sélection de de polarité fourni sur l'entrée blocage du système discriminateur-bloqueur en cours de test Tant la stimulation test à onde carrée que le signal de sélection échantillonnage/blocage échan5 tillonnage peuvent être commandés par programme au moyen des circuits de sélection de polarité pour que le générateur onde carrée et le circuit de blocage utilisent l'entrée, inversent l'entrée ou fassent abstraction du signal d'entrée On utilise un circuit de sortie, comprenant plusieurs boucles compa10 rateur/intégrateur pour échantillonner et intégrer différents signaux émis par le discriminateur/bloqueur en cours de test et pour émettre les valeurs définitives comme indiqué plus haut. La boucle de circuit comprend des comparateurs de blocage et des intégrateurs de sortie analogiques, ainsi que le système 15 filtre l"T" modifié pour améliorer la performance de la boucle comparateur/intégrateur Un multiplexeur analogique détermine quelle est celle des sortie Sdu système boucle considéré ou des comparateurs qu'il convient de lire à un instant donné, la lecture est fournie à un convertisseur analogique/numérique afin que la correspondance numérique soit elle-même fournie à la calculatrice numérique pour mémorisation, traitement et analyse. La présente invention fournit une technique et un appareil de mesure de grande précision et de 25 grande souplesse permettant d'atteindre des résultats jusqu'ici inconnus dans la mesure du temps d'établissement et qui satisfait toutes les conditions essentielles exigées d'un appareil de test en cours de fabrication Ce système peut être facilement adapté à la mesure des caractéristiques dynami30 ques des -amplificateurs opérationnels, des convertisseurs numériques/aiialogues, des amplificateurs discriminateur-bloqueur et autres composants de systèmes analogiques, quelle que soit leur vitesse de fonctionnement De plus, la souplesse du présent système le rend adapté aux tests des caracté35 ristiques de commutation dynamique des circuits logiques numériques également. Le dessin annexé, donné à titre d'exemple non limitatif, permettra de mieux comprendre les caractéristiques de l'invention. Figure 1 est un schéma de principe de l'indicateur discriminateur de forme d'onde selon la présente invention. Figure 2 est le schéma de principe de l'équivalent fonctionnel d'un comparateur de type traditionnel dont la sortie est bloquée par un basculeur de type "D". Figure 3 est le schéma de principe d'un comparateur à blocage véritable, tel qu'il est utilisé dans la présente invention. Figure 4, avec les schémas 4 a, 4 b, 4 c et 4 c, est la représentation d'une forme d'onde et du procédé d'indication discrimination faisant l'objet de la présente invention. Figure 5 est le schéma de principe 15 d'une boucle de type traditionnel comparateur/intégrateur Figure 6, avec les schémas 6 a, 6 b, 6 c et 6 d représentent le calcul de l'erreur intégrateur dans le système de la présente invention. Figure 7 est la forme d'onde d'une 20 réaction à stabilisation oscillante qui dépasse les limites d'une bande d'erreur prédéterminée entre les échantillonnages. Figure 8 est le schéma de principe d'un instrument de test automatisé pour la mesure du temps de stabilisation d'un convertisseur numérique/analogique dont la 25 sortie mode courant donne une précision de 1/2 bit moindre significatif en moins de 40 nanosecondes. Figure 9 est le schéma, à la fois de principe et électrique de la ligne à retard 8 bits, du générateur stroboscopique, de la boucle comparateur/intégrateur, 30 du voltmètre programmable et circuit commun correspondant au schéma de principe de la figure 8. Figure 10 est le schéma, à la fois de principe et électrique de l'horloge, des circuits de retard, de mise à niveau et de sélection de polarité correspondant au 35 schéma de principe de la figure 8. Figure 11 est le schéma de principe d'un appareil de test dynamique des amplificateurs échantillonneurs-bloqueurs, qui mesure le temps de saisie, le temps de stabilisation échantillonnage/blocage, l'intervalle de temps, 40 l'amplitude des transitoires, la fréquence de balayage et autres de la présente invention. Figure 12 est le schéma, partie de principe, partie électrique des comparateurs de magnitude, des compteurs 8 bits, des circuits de ligne à retard 8 bits, du basculeur, du registre à décalage et retard correspondant au schéma de principe de la figure 11. Figure 13 est le schéma, partie de principe, partie électrique, du générateur onde carrée, du cir10 cuit de sélection polarité, du circuit de sélection de la polarité de blocage, du circuit du générateur de traces, du circuit de mise à niveau, du circuit horloge, du circuit commutateur échantillonneur/bloqueur de l'appareil testé, du circuit de multiplexeur analogique, du circuit test initial et circuit 15 de l'indicateur correspondant au schéma de principe de la figure 11. Figure 14 est le schéma, de principe pour une part, du circuit du comparateur de blocage, du circuit de boucle de sortie comparateur/intégrateur, du circuit de 20 boucle signal erreur et du circuit de boucle entrée du schéma de principe de la figure 11. Figure 15 est un schéma des circuits du générateur onde carrée correspondant au schéma de principe de la figure 11. Figure 16 représente le tracé de la caractéristique "temps de saisie" mesurée dans laquelle t = O correspond à la transition blocage/échantillonnage. Figure 17 représente le tracé de la caractéristique de stabilisation détaillée telle que mesurée 30 sur le noeud de fausse sommation de l'amplificateur échantillonnage et blocage en cours de test Figure 18 est un réseau à diode Schottky pour la génération d'un étalon destiné à la validation des résultats des tests. Figure 19 est le tracé calculatrice de la forme d'onde produite par la forme d'onde de trainage de la diode Schottky, telle qu'elle est mesurée par le système indicateur de la présente invention. Figure 20 est le schéma dans ses 40 grandes lignes d'une autre forme de réalisation de l'indica- teur discriminateur prévu dans la présente invention, et Figure 21 est le schéma d'une boucle perfectionnée comparateur/intégrateur utilisable dans le pré5 sent système. La figure 1 représente le schéma de principe de l'indicateur discriminateur de forme d'onde correspondant à la présente invention La sortie d'un générateur de signal test 22 est fournie à un système en cours de test 10 23 pour constituer l'excitation test La sortie du système en cours de test est fournie à l'entrée inverseur ou signal d'un comparateur à blocage 27 faisant partie d'une boucle comparateur/intégrateur 26 On fournit aussi une sortie du générateur de signal test 22 en entrée à une temporisation numérique pro15 grammable 24 qui est commandée par des signaux de commande ou des ordres provenant d'une calculatrice numérique 25 La sortie de la temporisation programmable numériquement 24 produit des impulsions repères qui sont fournies à l'entrée de la validation blocage du comparateur à verrouillage 27 pour échan20 tillonnage du signal forme d'onde présent sur l'entrée de conversion La sortie du comparateur à verrouillage 27 est reliée à l'une des bornes d'une résistance 32 dont l'autre borne est raccordée sur l'entrée de conversion d'un amplificateur opérationnel 28 L'amplificateur opérationnel 28 comprend un con25 densateur d'intégration 29 couplé fonctionnellement entre l'entrée de conversion et le noeud 33 de sortie amplificateur analogique pour constituer un intégrateur 31 Le noeud de sortie intégrateur 33 est connecté au moyen d'un circuit de réaction 34 sur l'entrée de référence non conversion du compara30 teur de verrouillage 27 pour compléter la formation de la boucle comparateur/intégrateur 26 La sortie intégrateur 33 est également connectée sur une entrée d'un convertisseur analogique/numérique 35 qui est commandé par la calculatrice 25 pour sortir l'équivalent numérique de la valeur échantillonnée 35 intégrée présente sur la sortie intégrateur 33 et pour transférer cet équivalent numérique à la calculatrice en vue de mémorisation et pour traitement et/ou analyse ultérieurs. Le fonctionnement du schéma de principe de la figure 1 est maintenant décrit brièvement avec ré40 férence à ladite figure La forme d'onde en cours de test est fournie par la sortie du système testé 23 et amenée sur l'entrée conversion ou signal du comparateur à verrouillage 27 La sortie numérique du comparateur est intégrée par l'amplifica5 teur opérationnel 28 et l'ensemble 31 de condensateur d'intégration 29 et la sortie intégrateur 33 est ramenée par le conducteur de retour 34 sur l'entrée non conversion ou entrée de référence du comparateur à verrouillage 27 Le générateur de signal test 22 fournit un signal à l'entrée de la temporisation 10 programmable numérique 24, laquelle choisit, selon les instructions de la calculatrice, un retard prédéterminé qui sert à la génération des signaux repères pour l'échantillonnage du comparateur à verrouillage 27 Comme le comparateur 27 est échanti Lonné à plusieurs reprises par les impulsions sur l'en15 trée-de validation de verrouillage, le signal de forme d'onde sur l'entrée conversion est échantillonné à plusieurs reprises et intégré par l'intégrateur 31 Le signal sur la sortie intégrateur 33 finalement oblige le signal présent sur l'entrée non conversion du comparateur à verrouillage 27, par l'intermé20 diaire du conducteur de retour 34, à égaler la valeur échantillonnée et à produire un état d'équilibre dans lequel la sortie de l'intégrateur oscille autour de la valeur échantillonnée. Une fois la boucle stabilisée, cette valeur définitive est lue par le convertisseur 35 analogique/numérique et elle est en25 voyée sur la calculatrice 25 pour mémorisation et traitement ultérieur. Le comparateur à verrouillage 36 de la figure 2 est fonctionnellement équivalent à un comparateur traditionnel 37 dont la sortie est verrouillée par un bascu30 leur type "D" 38 L'entrée repère du comparateur correspondrait alors à l'entrée d'horloge du basculeur 38. Toutefois, dans un comparateur à verrouillage véritable, tel que celui de la figure 3, le verrouillage a lieu lors de la phase d'entrée analogique 40 du 35 comparateur à verrouillage 39 Le comparateur à verrouillage 39 a aussi des phases de sortie 41, un conducteur entrée conversion ou signal 43, un conducteur entrée non conversion ou référence 44 et un conducteur entrée trace 42 couplé à une entrée de validation de verrouillage dans le premier étage d'entrée analogique 40 du comparateur 39 Les étages de sortie 41 fournissent la sortie ou des signaux de sortie différentiels via le conducteur 45, selon un système déjà connu dans ce domaine. Etant donné que le verrouillage se fait à l'étage d'entrée analogique 40 et que llétage d'entrée analogique 40 a un gain très modéré, mais une très importante bande passante, le retard dans la propagation et la limitation de bande passante pour les étages de sortie à forte amplifica10 tion n'affectent pas la précision de la mesure de l'échantillonage pris par le basculeur de verrouillage 39 Comme le verrouillage est déclenché par le front, le temps d'ouverture effective est bien inférieur à 500 picosecondes. La technique de l'échantillonnage répé15 titif, que l'on désigne souvent sous le nom de "échantillonnage en temps équivalent" présente plusieurs avantages importants par rapport aux méthodes d'enregistreurs de transitoires ou de comparateur à viseur En premier lieu, les parasites intermittents du système sont moyennés par l'intégrateur ampli20 ficateur opérationnel 31 L'efficacité de ce moyennage de parasites est déterminéepar la constante d'intégration et le nombre d'échantillons prélevés pour chaque point de temps Ceci s'oppose à l'indicateur à effet Schottky "enregistreur de transitoires" dans lequel l'amplificateur échantillonneur-bloqueur 25 fonctionne comme un détecteur des crêtes pour les parasites du système. Deuxièmement, l'intégrateur amplificateur opérationnel 31 fonctionne à de très faibles fréquences, essentiellement en continu, par rapport à la forme d'onde con30 trôlée Seul le circuit d'entrée du comparateur doit tracer la forme d'onde d'entrée et donc on n'a pas besoin d'un amplificateur rapide de précision, ce qui constitue une limitation d'importance pour les systèmes d'échantillonnage traditionnels. Un troisième avantage important de 35 la technique d'échantillonnage répétitif utilisé dans la présente invention consiste dans le fait que la résolution de la mesure n'est pas limitée par la tendance qu'a le comparateur à osciller dans le cas de tensions d'entrée différentielles très faibles Dans les autres systèmes, cette "plage d'oscilla40 tion" qui est normalement de 1 à 5 millivolts pour les compa- rateurs rapides représente une limite à la résolution tout à fait importante On peut empêcher les oscillations en ajoutant une réaction positive, mais l'hystéresis en résultant, au5 tour du point de déclenchement du comparateur est également préjudiciable à la précision d u système. Dans l'indicateur discriminateur de forme d'onde faisant l'objet de la présente invention, on empêche cette oscillation en échantillonnant le comparateur à 10 verrouillage au moyen d'une impulsion relativement étroite (largeur 5 à 10 nanosecondes) Cela permet à la boucle de réaction de suivre la valeur échantillonnée avec une précision bien plus grande que ce que la "limite d'oscillation" laisserait penser Dans le présent système, la limite de résolution 15 est d'environ 50 microvolts ou approximativement 50 fois plus précise que la précision du comparateur seul. La sélection de la constante d'intégration est importante pour pouvoir conserver cette résolution. LA pente de sortie de l'intégrateur doit être suffisamment pe20 tite pour que la sortie intégrateur d Vout = I In dt CF soit modifiée d'une valeur négligeable entre les échantillonnages On prend un échantillon par cycle de la forme d'onde d'entrée de sorte que le temps entre les échantillons est égal la période T t To:1 à la période T (entre éch) = To = 1 f o Si la différence Vmax représente l'erreur intégrateur maximale possible, la pente maximale est calculée par l'équation: d Vout Vx I In d T Vmax C dt T o: F dans laquelle IIN est déterminée par la valeur de la résistance d'entrée RIN et la grandeur de la tension de sortie du comparateur. La figure 4 représente la technique d'indication de la forme d'onde utilisée dans la présente invention, tandis que la figure 5 peut servir à comprendre les équations présentées La figure 6 représente les formes d'onde utilisée pour calculer l'erreur intégrateur comme suit La va40 leur échantillonnée correcte ne sera pas forcément égale à la valeur moyenne de la sortie intégrateur, mais elle peut se trouver en un point quelconque entre les limites positives et négatives comme on le voit en figure 6 C'est ainsi qu'il est im5 portant de choisir une value suffisamment petite pour Vax -max' Pa exemple, si la forme d'onde en cours de test a une fréquence de 1 M Hz et si la valeur d'erreur autorisée maximale est fixée à 50 microvolts, la constante d'intégration devra être: d Vout = Vmax = I In = 50 V dt T CF s To Si l'on a une forme d'onde de fréquence plus basse à mesurer avec une très grande précision, le rapport IIN /CF sera beaucoup plus petit A mesure que la pente de sortie décroît, il peut se faire qu'il faille un temps beaucoup trop long à la boucle comparateur/intégrateur pour qu'elle connaisse un changement de niveau de toute l'échelle Dans ce cas, l'intégrateur peut être conçu avec un IIN /CF variable, suffisamment grand pour permettre la prompte saisie de modifications importantes dans la valeur échantillonnage et suffisamment petit pour au20 toriser une poursuite de précision. Le choix del'incrément d'échantillonnage est également important parce que l'indicateur fonctionne selon un mode synchrone beaucoup plus qu'en temps réel, de telle sorte que la résolution de la base temps peut être arbitraire25 ment petite La ligne à retard programmable utilisée dans le présent système varie par incrément de une nanoseconde, en donnant une cadence échantillonnage effective maximale de 1 G Hz. Cela permet des mesures précises de temporisation et de temps de montée, mais cela n'implique pas que le système puisse chif30 frer une forme d'onde de 1 G Hz La bande passante du niveau entrée du comparateur est limitée à environ 100 M Hz ce qui est suffisant pour les systèmes considérés S'il s'avère nécessaire de chiffrer de façon précise des composants de fréquence plus grande, il faudra un comparateur à verrouillage avec niveau 35 d'entrée de fréquence plus-fort et avec un temps d'ouverture plus court. Bien que le système puisse échantillonner la forme d'onde en paliers de 1 nanoseconde, l'incrément en temps réel utilisé dépend du paramètre testé Par exemple, 40 la mesure du retard signal avec une précision de 1 nanoseconde exige le chiffrage de la forme d'onde sur plusieurs points adjacents, tandis que la mesure de la fréquence de balayage exige le chiffrage de deux points seulement pouvant être à une dis5 tance de 10 ou de 100 nanosecondes Pour que les tests soient faits rapidement, il est souhaitable de prendre le minimum de points d'amplitude temps possible, sans compromettre la valeur de la mesure. Pour les mesures du temps de stabili10 sation, la résolution base temps nécessaire n'apparaît pas immédiatement Si l'on prend trop peu d'échantillons sur la période considérée il peut se faire que la forme d'onde dépasse la bande erreur entre les échantillons Pour faire comprendre ce point, considérons le cas d'une réaction de stabilisation oscillante telle que celle qui fait l'objet de la figure 7 Si l'incrément d'échantillonnage est un multiple entier de la période d'oscillation, les points échantillonnage peuvent facilement coincider avec les passages à zéro de la forme d'onde. Dans ce cas, le temps de stabilisation mesuré sera beaucoup 20 plus court que le temps de stabilisation réel. L'une des possibilités de prévenir ce type d'erreur consiste à appliquer le critère d'échantillonnage de Nyquist T est la composante de fréquence la plus forte de la forme d'onde. Toutefois il est nécessaire de faire un usure stricte du facteur de Nyquist seulement dans les cas o le signal à chiffrer est pris complètement au hasard ou est tout à fait inconnu. Etant donné que la forme d'onde de stabilisation n'est pas un 30 pur hasard, on peut faire des hypothèses raisonnables pour diminuer le nombre de points d'échantilonnage et par conséquent accélérer le test. La figure 8 est le schéma de principe de l'une des applications de l'indicateur discriminateur de forme d'onde selon la présente invention, utilisée pour la mesure du temps d'établissement d'un convertisseur 12 bits numérique/analogique dont la sortie en mode courant atteint Ur précision de 1/2 bit moindre significatif en moins de 40 nanosecondes Dans le schéma de principe de la figure 8, une hor40 loge 58 fournit des signaux d'horloge sur la sortie d'une ligne à retard de 8 bits 59 La ligne à retard 59 reçoit aussi des signaux de commande de la calculatrice numérique 61 via la partie sélection retard 60 Une fois choisi le retard commandé 5 par la calculatrice, la sortie de la ligne retard 8 bit 59 est fournie à l'entrée d'un générateur de traces 62 dont la sortie est fournie à un réseau traducteur niveau TTL à ECL 63, lequel contient une première résistance 64 dont l'une des bornes est connectée sur la sortie d'un générateur 62 et la borne opposée 10 est connectée à une source de potentiel de + 5 V, ainsi qu'une deuxième résistance ayant une borne connectée directement sur la sortie du générateur 62, la seconde borne étant connectée sur l'entrée de validation de verrouillage de la boucle comparateur/intégrateur de l'élément 66, selon description ci-après. 15 Simultanément, l'horloge 58 fournit des signaux horloge sur l'entrée d'un système temporisation 67 dont la sortie est fournie à l'entrée d'une partie d'un élément de sélection de polarité 69 qui reçoit aussi un signal de commande de la calculatrice numérique 61 par l'intermé20 diaire du conducteur 80 La sortie du sélecteur de polarité est mise à l'entrée d'un système 68 de transfert de niveaux dont la sortie sert à contrôler le convertisseur numérique/ analogique en cours de test 71 La sortie du convertisseur numérique/analogique en cours de test 71 lst fournie au moyen du conducteur 50 à l'entrée d'une boucle comparateur/intégrateur 66 et après que les échantillons précédemment décrits ont été pris à plusieurs reprises et que l'état d'équilibre a été atteint, on sort la valeur définitive par la résistance 72 sur l'entrée d'un voltmètre programmable 73 La sortie du voltmètre programmable 73 est l'équivalent numérique de la valeur définitive entrée analogique Cet équivalent numérique est transféré sur l'ordinateur de commande numérique 61 en vue de mémorisation et traitement ultérieur par une barre omnibus à instrument 74 IEEE 488 Les détails des éléments de la fi35 gure 8 sont décomposés dans les circuits des figures 9 et 10 comme ci-après. La figure 10 représente les circuits à l'intérieur de la partie bloc sélection de polarité 68, la partie bloc transfert niveau 68, le bloc convertisseur en cours 40 de test 71, l'horloge 58 et le circuit retard 67 de la fig 8 L'horloge du bloc 58 contient un oscillateur à contrôle de tension 140 qui peut être, par exemple, un oscillateur type 74 LS 324, comme ceux qui sont fabriqués par Texas Instruments Inc L'oscillateur 140 a ses trois entrées de terre effectivement mises à la terre; la broche CX 1 est connectée à la broche CX 2 par un condensateur 141, la broche "plage" et la broche "commande de fréquence" connectées à un noeud 142 mis à la terre par une résistance 143 Le noeud 142 est également raccordé à 10 une source de potentiel + 5 V au moyen d'une résistance 144 et les deux entrées Vcc sont également raccordées toutes deux sur la source de potentiel + 5 V La sortie oscillateur est prise sur la broche Y de sortie de validation et raccordée directement sur un noeud de sortie 145. L'oscillateur à contrôle de tension est, à proprement parler, un couple d'oscillateurs indépendants sur une seule puce monolithique, chacun ayant des sorties complémentaires La fréquence de sortie de chaque oscillateur est fixée par un seul composant extérieur, soit condensa20 teur soit quartz, en association avec les entrées sensibles à la tension, l'une pour le contrôle des fréquences et l'autre pour la plage des fréquences Ces entrées peuvent servir pour faire varier la fréquence de sortie en changeant la tension qui leur est appliquée L'oscillateur de très grande stabilité 25 peut être mis en fonctionnement sur n'importe quelle fréquence normale Selon une forme de réalisation préférée de la présente invention, l'oscillateur 140 est réglé pour fonctionner à environ 1 M Hz Les signaux de sortie du noeud de sortie oscillateur 145 sont connectés au moyen d'un conducteur 157 sur 30 l'entrée horloge d'un basculeur 158 type D ayant son entrée préréglée et son entrée libre connectées fonctionnellement sur une source de potentiel + 5 V, et sa sortie Q et son entrée D couplées entre elles La sortie Q ou sortie non conversion du basculeur 158 est fournie sur le noeud de sortie basculeur 35 158 qui fournit les signaux horloge modifiés par le conducteur 76 sur le circuit ligne à retard de la figure 9 et par le conducteur 161 sur l'une des entrée du circuit de sélection de polarité 69. Le circuit de sélection de polarité 40 69 contient un créneau logique exclusif OU 121 ayant deux en- trées et une seule sortie La première entrée du créneau exclusif OU 121 est connectée fonctionnellement pour recevoir les impulsions horloge modifiées du fait qu'ellessont divi5 sées en deux par le basculeur, au moyen du conducteur 161, tandis que l'autre entrée est connectée sur un noeud entrée 119 Le noeud 119 est connecté par une résistance 120 à une source de potentiel + 5 V et à une entrée 118 de la calculatrice numérique 61 pour fournir un ordre de sélection numé10 rique sous commande programmée de manière que la polarité de la commutation du convertisseur numérique/analogique soit commandée de façon sélective par ladite calculatrice La sortie du créneau exclusif OU 121 est connectée sur l'entrée D in du premier étage du circuit de transfert de niveau 68 de la 15 fig 8. Le premier étage du circuit de transfert de niveau 68 comprend un translateur 122 TTL à ECL, lequel peut être par exemple un appareil de type traditionnel, tel que le translateur MC 1 124 TTL/MECL fabriqué par Motorola 20 Inc Le translateur 122 sert pour les interfaces signaux données et signaux commande entre une partie logique saturée et la partie MECL des systèmes numériques Le translateur 122 a des entrées compatibles TTL et des sorties complémentaires MECL émetteur ouvert Lorsque l'entrée repère commune sur le 25 système est un niveau logique basse, elle oblige toutes les sorties actives à prendre un état logique BAS MECL et toutes les sorties de conversion à prendre un état logique MECL HAUT. L'avantage que présente le translateur 122 c'est que les informations de niveau TTL peuvent être transmises de façon dif30 férentielle par une paire de lignes équilibrées, sur le MECL o le signal peut être reçu pour traitement ultérieur. L'entrée Din est prise sur la sortie du créneau Exclusif OU 121 et la sortie Dout est connectée directement sur un noeud de sortie 124 L'entrée V est concc nectée directement sur une source de potentiel + 5 V tandis que l'entrée repère commune est connectée, par une résistance 123 sur une source de potentiel + 5 V Le translateur 122 contient aussi une entrée A in et une sortie Ao comme il est déincrit plus loin. crit plus loin. La sortie de l'oscillateur 140 sur 145 fournit les signaux horloge par le conducteur 146 sur l'entrée d'un réseau retard 67 Le réseau retard 67 contient un premier onduleur 147 dont l'entrée est couplée fonctionnelle5 ment au conducteur 146 et la sortie couplée fonctionnellement sur l'entrée d'un second onduleur 148 La sortie de l'onduleur 148 est couplée à l'une des bornes d'une résistance 149 dont la borne opposée est couplée à un noeud 151 Le noeud 151 est fonctionnement couplé à la terre par un condensateur 152 et directement à l'entrée d'un troisième onduleur 153 La sortie du troisième onduleur 153 est branchée sur l'entrée d'unquatrième onduleur et la sortie du quatrième onduleur 154 est connectée sur l'entrée d'un cinquième onduleur 155 La sortie du cinquième onduleur 155 est couplée sur l'entrée d'un 15 sixième onduleur 156 dont la sortie est couplée directement sur l'entrée Ain du translateur de niveau 122 pour donner un signal horloge retardé. La sortie Aout est couplée fonctionnellement sur un noeud de sortie 126 qui est couplé directe20 ment sur l'entrée horloge CLK d'un circuit verrouillage 128. Le noeud 126 est aussi couplé à une source de potentiel -5 V par une résistance 127 La sortie Dout du translateur 122 est couplée directement sur le noeud 124 et le noeud 124 est couplé directement sur l'entrée Ain du verrou 128 Le noeud 124 est également couplée par une résistance 125 à une source de potentiel -5 V. Selon une forme de réalisation préférée de l'invention, le verrou 128 peut être un blocage de type traditionnel tel qu'un basculeur asservi type D de fabri30 cation Motorola Inc Le verrou contient six basculeurs asservis relativement rapides type "D" La synchronisation est commune aux six basculeurs et les données entrent dans l'élément principal tandis que l'horloge est basse Le transfert de données asservi se fait au passage de l'horloge en positif Par 35 conséquent, les sorties ne peuvent changer d'état que lors d'un passage positif de l'horloge Une modification dans les informations présentes sur l'entrée de données n'affecte pas les informations de sortie à tout autre moment, en raison de la conception "asservie" du système, selon une technique 40 déjà connue Par conséquent, le signal présent sur le noeud 126 est amené sur l'entrée horloge commune CLK du verrouillage 128 de sorte que les données sont transférées de l'entrée A. in sur la sortie Aout au passage positif de l'horloge Le signal de sortie est fourni au noeud de sortie 129 et le noeud 129 est couplé fonctionnellement à la terre par un condensateur 121 monté en parallèle avec une résistance 132. Le noeud 129 est également couplé directement sur l'entrée Ain d'un tampon 133 Le tampon 133 peut 10 être par exemple un système traditionnel tel que un créneau MC 10197 HEX "ET" de fabrication Motorola Inc Le tampon 133 assure une fonction ET logique hex rapide avec caractéristique de repère L'entrée commune est connectée directement au noeud 136 qui est effectivement couplé au sol par une résistance 15 137 Le noeud 137 est également couplé par une résistance 138 à la borne -E volt d'un réseau résistance chutrice 135 La sortie Aout du tampon 133 est fournie par le conducteur 134 sur out un ensemble de noeuds communs sur la borne opposée des résistances du réseau 135 Depuis la borne sur laquelle est raccordée 20 la source de potentiel -5 V. Le dispositif en cours de test est un convertisseur numérique/analogique 71 qui, sous la forme de réalisation préférée de l'invention peut être un dispositif traditionnel tel que un DAC 63 fabriqué par la Burr Brown Corpo25 ration or Tucson, Arizona Le convertisseur numérique/analogique 71 testé comprend une résolution à 12 bits, ainsi que la précision, un temps d'établissement de 35 nanosecondes, des entrées compatibles ECL, faible énergie transitoire, un seuil logique réglable pour commutation idéale, une ligne d'alimentation déri30 vation interne pour réduire le temps d'établissement, une résistance de réaction interne pour poursuite thermique etc Le convertisseur numérique/analogique 71 est un convertisseur numérique/ analogique à établissement ultra-rapide, sortie courant 12 bits, dont les entrées sont compatibles ECL et les sorties se 35 stabilisent en 35 nanosecondes ou moins à 0 012 % de la plage de pleine échelle. La sortie 134 du tampon 133 est raccordée au noeud commun du réseau de chute 135, qui sont connectés sur les entrées de données 2 à 12, tandis que la première entrée de données ou entrée MSB est couplée fonctionnellement aux noeuds communs par une résistance 130 Par alimentation du signal sur le conducteur 134 sur le bit le plus significatif par une résistance 130 et directement sur les autres positions de bits 52 à 12 tout le convertisseur numérique/analogique testé peut être communté entre O et la pleine échelle avec la polarité choisie par la calculatrice 61 comme dit précédemment La sortie du convertisseur encours detest 71 est fournie par le conducteur 50 sur le circuit de boucle comparateur/intégrateur 10 66 de la figure 9 Dans le présent système, le basculeur "D" 158 peut être un dispositif traditionnel tel qu'un basculeur "D" type L 574 fabriqué par la Signetics Corporation Le basculeur 158 est un basculeur type "D" déclenché par l'arête, présentant des entrées de données individuelles, horloge, réglage, remise à zéro et des sorties complémentaires Q, ainsi que prévu par une technique connue Dans le circuit de la figure 9, le signal d'horloge modifié provenant du noeud 159 est fourni par le conducteur 76 sur l'entrée d'une ligne retard logique pro20 grammable à 8 bits Sous la forme de réalisation préférée de la présente invention, la ligne à retard 59 peut être, par exemple, une ligne à retard programmable logique compatible TTL 8 bits, profil bas, telle que par exemple la PTTLDT-20-1 fabriquée par la EC 2 Engineered Component Company of San Luis 25 Obispo, Californie La ligne à retard logique programmable 8 bits peut être programmée par la présence soit d'un " 1 " logique ou d'un " O " logique sur chacune des broches de programmation. Comme les bornes d'entrée et de sortie sont déterminées et les programmes sont exécutés uniquement par des niveaux de tension 30 continue, la programmation peut se faire par commutation à distance ou par terminaison permanente des broches de programmation appropriées au sol; la ligne de retard logique peut également être programmée automatiquement par des données fournies par calculatrice. Dans le présent circuit, le retard est contrôlé par la calculatrice 61 utilisant un orifice de sortie parallèle multi-applications et un réseau de terminaison résistive 75 La ligne à retard programmable 59 couplée opérationnellement sur un noeud de sortie 77 La ligne à retard 40 programmable 8 bits 59 peut être réglée entre O et 255 nano- secondes, par échelons de 1 nanoseconde pour déterminer le point d'échantillonnage Le différenciateur est conçu pour donner une impulsion de sortie relativement étroite, d'une lar5 geur de 5 à 10 nanosecondes Le noeud de sortie 77 est fourni à l'entrée du circuit générateur du repère, 62 sur la figure 8, lequel contient-un créneau logique "Non-Et" comportant une première et une deuxième entrée, et une sortie, un premier onduleur 79 et un deuxième onduleur 82 Le noeud de sortie 77 est 10 directement connecté sur l'une des entrées du créneau"Non-Et" et sur l'entrée du premier onduleur 79 La sortie de l'onduleur 79 est fonctionnellement couplée à la terre par un condensateur 81 et sur la deuxième entrée du créneau Non-Et 78. La sortie du créneau Non-Et 71 est fournie à l'entrée d'un on15 duleur 82 et la sortie de l'onduleur 82 est connectée sur un noeud 83 à l'entrée d'un circuit translateur de niveau 63 Le circuit translateur de niveau 63 contient une résistance 64 fonctionnellement couplée entre le noeud 83 et une source de potentiel + 5 V et une résistance 65 dont l'une des bornes est 20 fonctionnellement couplée au noeud 83 et dont l'autre borne est connectée sur le noeud d'entrée de validation de verrouillage 84 du circuit comparateur/intégrateur 66 de la figure 8 Le circuit du générateur de repère 62 et la sortie de la ligne à retard 59 fonctionnent comme suit: 25 Le bord montant de la ligne à retard est converti en impulsion positive (largeur environ 7 nanosecondes) au moyen d'un circuit différenciateur TTL contenant un créneau Ni Et 78 et les onduleurs 79 et 82 L'impulsion TTL venant de la sortie du circuit différenciateur 62 est transférée aux niveaux ECL par le réseau résistance 63 o elle est sortie sous forme de signal repère du comparateur ou impulsion repère comparateur pour échantillonner l'entrée validation verrouillage du comparateur à verrouillage 86 dans la boucle 66 comparateur/intégrateur décrite ci-après. La boucle comparateur/intégrateur 66 de la figure 9 contient un comparateur de verrouillage 86, ayant une entrée signal non conversion, une entrée référence conversion, une entrée validation verrouillage, une sortie conversion et une sortie non conversion La sortie conversion du 40 comparateur à verrouillage 86 est branchée directement sur le noeud d'entrée donversion 87 qui sert d'entrée à un circuit de filtrage T 88, comme décrit ci-après Le noeud 87 est connecté à l'une des bornes d'une résistance 89 dont l'autre borne est 5 connectée à un noeud 100 Le noeud 100 est branché sur l'une des bornes d'une résistance 90 dont l'autre borne est connectée au noeud d'entrée conversion 93 d'un amplificateur opérationnel 92 L'amplificateur opérationnel 92 contient aussi une entrée non-conversion prise sur un noeud d'entrée non-conversion 10 94 et une sortie intégrateur amplificateur opérationnel prise sur le noeud 95 Un condensateur dtintégration 96 est couplé fonctionnelement entre l'entrée conversion sur le noeud 93 de l'amplificateur opérationnel 92 et la sortie amplificateur opérationnel sur le noeud 95 pour former un intégrateur 109. La sortie non-conversion du comparateur à verrouillage 86 est prise sur le noeud de sortie non conversion 97 qui sert aussi d'entrée à un deuxième réseau de filtrage T modifié, comprenant un circuit de pré- filtrage et une résistance de contrêle intensité Le noeud 97 est connecté 20 par unerésistance 99 à un noeud 150, et le noeud 150 est mis à la terre par un condensateur 102 Le noeud 150 est également connecté à l'une des bornes d'une résistance 101, dont l'autre borne est connectée sur le noeud d'entrée non-conversion 94, également mis à la terre par un condensateur 103. 25 Le noeud d'entrée de validation verrouillage est directement connecté à l'entrée validation verrouillage du comparateur 86 et il est également connecté, par unerésistance 85-à une source de potentiel -5 V De même, le noeud de sortie conversion 87 et le noeud de sortie non conver30 sion 97 du comparateur de verrouillage 86 sont connectés fonctionnellement à la source -5 V par l'intermédiaire d'une première résistance 105 et d'une deuxième résistance 104. Le noeud de sortie intégrateur 94 est connecté, par le conducteur 108, à l'entrée non conversion d'un 35 suiveur de tension amplificateur opérationnel 107 dont la sortie est connectée à un noeud de sortie 110 L'entrée conversion de l'amplificateur opérationnel 107 est connectée directement au noeud de sortie 110 par un conducteur de retour ou parcours 111 Le noeud 110 est connecté à un réseau diviseur 40 de tension 112 qui comprend une première résistance 113 dont l'une des bornes est connectée directement sur le noeud 110, et la borne opposée connectée sur un noeud diviseur de tension 115 Le noeud diviseur de tension 115 est couplé fonctionnelle5 ment à la terre par l'intermédiaire d'une seconde résistance de division de tension 114 Un condensateur 115 est également connecté en parallèle avec la deuxième résistance division de tension 114, entre le noeud de sortie diviseur de tension 115 et la terre Le noeud de sortie diviseur de tension 115 est con10 necté par un conducteur 117 à l'entrée conversion ou référence du comparateur à verrouillage 86 L'association des conducteurs 108 et 113, le suiveur de tension amplificateur opérationnel 107 et le circuit diviseur de tension 112 constituent le parcours réaction 106 devant compléter la boucle comparateur/inté15 grateur 66 de la figure 8. Selon une forme de réalisation préférée de la présente invention, le comparateur à verrouillage peut être, par exemple, un système traditionnel tel que le comparator de tension Am 685 fabriqué par la Advanced Micro Devices Inc Le comparateur à verrouillage 86 a un niveau d'entrée analogique qui contient l'entrée de validation de verrouillage pour la synchronisation ou pour échantillonner le signal présent sur l'entrée signal et il contient aussi des étages de sortie Le comparateur de verrouillage 86 est un comparateur 25 de tensions rapide qui utilise un NPN perfectionné, une diode Schottky, des composants haute fréquence qui rendent possibles des délais de propagation extrêmement courts sans sacrifier les excellentes caractéristiques d'adaptation que-l'on ne trouvait jusqu'à présent que sur les circuits intégrés liné30 aires dehautes performances, mais lents Le circuit comporte des entrées analogiques différentielles et des sorties logiques complémentaires compatibles avec la plupart des ECL La capacité du courant de sortie est suffisante pour la plupart des applications et un faible décalage à l'entrée et une forte ré35 solution font que ce comparateur convient particulièrement pour les traitements de précision à grande vitesse analogique/ numérique. Les fonctions de verrouillage prévues permettent d'utiliser ce comparateur en mode échantillonnage40 blocage Si l'entrée de validation de verrouillage est un est un signal logique HAUT, le comparateur fonctionne normalement, mais lorsque l'entrée de validation de verrouillage est excitée sur un BAS logique, les sorties du comparateur sont ver5 rouillées sur leurs états logiques existant. Les signaux repère comparateur fournis par le générateur 62 au noeud d'entrée de validation de verrouillage 84 servent à synchroniser ou à échantillonner le comparateur à verrouillage 86 pour échantillonner le signal pré10 sent sur l'entrée signal, tel que la forme d'onde signal provenant du système en cours d'essai sur le conducteur 50 de la figure 10 La calculatrice contrôle le temps d'échantillonnage comme dit précédemment, et la sortie est fournie à la boucle amplificateur opérationnel et intégrateur 66 pour apparaître 15 sur le noeud de sortie intégrateur 95 La sortie intégrateur est renvoyée à l'entrée de référence du comparateur à verrouillage 86 La sortie du comparateur à verrouillage représente le signal échantillonné à intégrer. L'amplificateur opérationnel 92 est un 20 amplificateur opérationnel de type traditionnel, tel qu'un système O PA 102 fabriqué par la Burr-Brown Corporation, Tucson, Arizona De même le suiveur de tension de l'amplificateur 107 est un dispositif connu, comme par exemple un suiveur de tension LM 310 fabriqué par la National Semiconductor Inc. Le fonctionnement de la boucle comparateur/intégrateur 66 de la figure 9 est identique à celui de la boucle précédemment décrite, bien que l'on y ajoute un suiveur de tension et un diviseur de tension avec filtre Le suiveur de tension 107 de l'amplificateur tamponne la sortie provenant 30 de l'intégrateur sur le noeud 95 contre les perturbations de signaux qui se produiraient normalement en conséquence de l'échantillonnage de l'entrée validation verrouillage du comparateur 86 ou en conséquence de la commutation de l'entrée du comparateur de verrouillage Le diviseur de tension 112 comporte 35 des résistances 113 et 114, et ensemble ils donnent un facteur de gain de tension d'environ 10:1 pour l'ensemble de la boucle comparateur/intégrateur Les résistances chutrices 104 et 105 exécutent leurs fonctions traditionnelles et le système filtre "T" sert à émousser les crêtes de signaux passant de la sortie 40 comparateur à l'entrée de l'intégrateur tout en contrôlant le passage de courant sur l'intégrateur et par conséquent sa pente pour le processus d'intégration Le montage de circuits filtres "T" est utile pour permettre d'atteindre l'améliora5 tion en précision nécessaire pour permettre au système de fonctionner comme il le fait. Une fois que le signal réaction a obligé le signal présent sur l'entrée de référence à osciller autout de la valeur échantillonnée du signal test jusqu'à ce qu'un 10 état d'équilibre soit atteint et que la boucle se stabilise, la valeur définitive sur le noeud 95 est lue par l'intermédiaire d'une résistance 72 par le voltmètre programmable 73. Le voltmètre programmable 73 est un système de type conventionnel, par exemple le voltmètre programmable Packard 347 8 A, sus15 ceptible de recevoir la valeur définitive sur le noeud 95 et de la convertir en son équivalent numérique L'équivalent numérique est alors transféré à la calculatrice numérique 61 par l'intermédiaire d'une barre omnibus à instrument 74 IEEE en vue de mémorisation et de traitement et analyse ultérieurs 20 selon les besoins. La calculatrice de commande numérique 61 de la présente invention peut être n'importe quelle calculatrice digitale de type traditionnel, par exemple une Hewlett Packard HP-85 fabriquée par la Hewlett Packard Company. 25 La calculatrice valide le contr&le par programme du fonctionnement du système y compris la génération des signaux de contrôle ou ordres nécessaires, la sélection du temps de retard, la mémorisation et l'analyse des paramètres chiffrés et autres. La programmation de la calculatrice 61 pour l'exécution des fonctions nécessaires ici décrites est évidente à toute personne moyennement informée de cette technique et le Manuel d'instructions et guide de programmation HP 85 de Hewlett Packard édité en Janvier 1981 par la Hewlett Packard Co avec référence à cette calculatrice contient des instructions plus que suffisantes pour enseigner à quiconque la manière de réaliser la programmation nécessaire. En résumé on trouvera ici la description de l'indicateur à signal discriminateur pour la mesure du temps de stabilisation d'un convertisseur numérique/analo40 gique 12 bits dont la sortie mode courant atteint une précision de 1/2 bit moindre significatif en moins de 40 rnanosecondes Le circuit est significatif puisque le test du temps de stabilisation d'un convertisseurnumérique/analogique a toujours constitué l'une des mesures les plus difficiles à faire dans tous les cas Les circuits des figures 8, 9 et 10 montrent que l'horloge 58 produit un signal d'excitation test et l'on fait appel à une ligne à retard programmable à 8 bits, réglable entre O et 255 nanosecondes par paliers de 1 nanose10 conde pour programmer un retard commandé par calculatrice en utilisant la sortie parallèle multi-applications de la calculatrice Le bord montant de la sortie de la ligne à retard est converti en une impulsion positive d'environ 7 nanosecondes de largeur par le circuit différenciateur TTL 62 et 15 ensuite, l'impulsion TTL en résultant est transposée aux niveaux ECL avec un réseau résistance 63 pour la génération des signaux repères du comparateur. Le signal horloge d'origine est également utilisé pour commuter le convertisseur numérique/analo20 gique en cours de test entre 0 et la pleine échelle, en utilisant une polarité choisie par le calculateur au moyen d'un circuit de sélection de polarité Pour donner l'assurance que le comparateur peut échantillonner au temps de transition effec Lif du convertisseur N/A, on fait appel à un circuit de 25 retard Cela compense le retard inhérent au repère Le calculateur peut ainsi s'étalonner luimême au "point zéro" de la forme d'onde de sortie du convertisseur N/A en chiffrant les deux avant et après la transition. La sortie du convertisseur N/A de O 30 10 m A est convertie en tension par sa propre impédance ohmique de sortie de telle sorte que la valeur du bit moindre signifiant est environ dix fois plus grande que la résolution minimale du système. La forme de la boucle de retour 66 35 comparateur/intégrateur pourrait inclure un réseau de filtre "T" qui isolerait l'entrée de référence du comparateur de la sortie de l'intégrateur Cela est nécessaire pour empêcher que l'entrée comparateur, qui commute à la fréquence de l'horloge, ne cause des perturbations sur la sortie de l'intégra40 teur La sortie courant continu est envoyée à un voltmètre numérique qui communicate avec la calculatrice 61 au moyen de la barre omnibus pour instruments 74. On trouve une autre adaptation du sys5 tème indicateur discriminateur de forme d'onde dans la réalisation d'un appareil de test pour les amplificateurs échantillonneurs-bloqueurs qui mesurent le temps d'acquisition, le temps de stabilisation échantillonnage/blocage, le retard d'ouverture, le décalage échantillonnage/blocage, le rejet d'en10 trée en mode bloqueur, la vitesse de balayage, le temps de levée et autres La figure 11 représente le schéma de principe d'un système de test échantillonnage/blocage qui élargit les possibilités de l'indicateur de base de la présente invention Le schéma de principe de la figure il montre l'uti15 lisation de trois boucles séparées comparateur/intégrateur: pour l'entrée, la sortie et le signal erreur amplificateur (noeud fausse sommation) On utilise un quatrième comparateur à verrouillage sans intégrateur pour détecter le chronométrage exact des passages blocage/échantillonnages et échan20 tillonnage/blocage sur l'entrée de commande blocage. Le schéma de principe de la figure 11 comporte une horloge 162 pour fournir les impulsions d'horloge à un premier et un deuxième compteurs à 4 bits, 163 et 164 Les sorties du compteur 163 sont connectées fonctionnel25 lement directement sur les entrées correspondantes d'un comparateur de grandeur à 4 bits 165 dont les entrées opposées sont réglées par le calculateur numérique parallèle 169 et sont fournies par la barre omnibus 167 ou par une ouverture I/O sur les entrées correspondantes du premier comparateur 30 de grandeur 165 De même, le deuxième compteur 4 bits 164 a ses sorties couplées fonctionnellement sur un premier jeu d'entrées d'un deuxième comparateur de grandeur 166 à r- bit, dont l'autre jeu d'entrées est pris sur la barre omnibus 167 Lorsque les comparateurs de grandeur 165 et 166 déter35 minent que le comptage des impulsions horloge mémorisé dans les compteurs 163 et 164 est équivalent au comptage fixé par le calculateur, la sortie égalité fournit un signal qui indique cette égalité sur l'entrée "D" du basculeur 168 Le basculeur type "D" 168 a son entrée d'horloge connectée di40 rectement sur la source des signaux horloge, son entré pré- réglée et son entrée libre sont couplées à une source + 5 Volt par l'intermédiaire d'un réseau terminaison résistive du calculateur numérique. La sortie Q non conversion du basculeur type D 168 est branchée directement sur l'entrée d'une ligne à retard 8 bits 172 dont la période retard est fixée par programme du calculateur numérique 169 La sortie de la ligne à retard 8 bits 172 fournit l'entrée pour le circuit générateur de repère 173 dont la sortie est fournie au réseau chuteur 174 qui comprend un noeud 160 sur la sortie du générateur de repères fonctionnellement couplée à une source de potentiel par l'intermédiaire d'une résistance 175 Le noeud est également couplé au moyen d'une résistance 176 sur un noeud 269 et le noeud 169 est mis à la terre par une résistance 177 et par le conducteur 174, fournit les signaux repère pour synchroniser l'entrée de validation de chacun des comparateurs de blocage des circuits des éléments 193, 194, 195 et 196, comme décrit plus loin Lorsque l'on atteint un 20 comptage prédéterminé, la sortie QD du compteur 164 fournit un signal sur les entrées A et B d'un registre à décalage 171. Une fois obtenu un premier temps, la sortie QB du registre à décalage fournit un signal au réseau de retard 181 et après retard du signal, celui-ci est fourni au circuit de sélection 25 de polarité 182 en même temps que les informations de controle des ordres émanant du calculateur 169 via la barre omnibus ou les ouvertures de sortie 139 Une fois que le calculateur a établi la polarité des excitations de test ou des signaux onde carrée, la sortie correspondante est fournie sur 30 l'entrée dfn générateur onde carrée 183 qui génère une séquence impulsions onde carrée et fournit la sortie du noeud 184 Le noeud 184 connecte les impulsions onde carrée à l'appareil échantillonneur/bloqueur en cours de test 187 au moyen du conducteur 186. Simultanément, lorsque le registre à décalage 171 sort un signal par sa sortie QD ' le circuit de sélection de la polarité de blocage de l'élément 188 qui reçoit les ordres de sélection de polarité de blocage émis par le calculateur par l'intermédiaire de la barre omnibus 40 168, oblige le circuit de sélection de polarité de blocage 188 à sortir un signal sur le noeud de sortie 189 Le signal du noeud 189 est fourni par le conducteur 191 sur l'une des entrées d'un comparateur de blocage 680 selon description ci5 après et le signal du noeud 189 est également couplé par le conducteur 192 sur l'entrée de commande de blocage HC de l'appareil 187 en cours de test La sortie de l'amplificateur échantillonnage/blocage en cours de test 187 est fournie, par un conducteur 197 sur l'entrée d'une boucle de sortie intégra10 teur/comparateur 195, selon description ci-après, tandis qu'un conducteur 198 pris sur un faux noeud test est amené sur la boucle intégrateur/comparateur signal d'erreur 194, selon description ciaprès. La boucle intégrateur/comparateur 193, 15 194, 195 fonctionne comme il est dit plus haut, et une fois que l'état d'équilibre a été atteint et que la boucle se stabilise, la valeur définitive analogique intégrée est fournie par l'entrée d'un circuit multiplexeur analgique 201, commandé par l'ordinateur 169 au moyen de la barre omnibus 168 pour 20 sortir le signal définitif sélectionné, par le conducteur 202 à l'entrée d'un voltmètre programmable 203 qui exécute une conversion analogique/numérique et fournit l'équivalÉnt numérique de la valeur définitive du signal à la calculatrice numérique 169 par l'intermédiaire de la barre omnibus instrument 25 204, IEEE 488. Selon une forme préférée de réalisation de la présente invention, les compteurs 163 et 164 sont des appareils traditionnels à 4 bits, comme l'appareil type 74 LS 163 fabriqué par Texas Instruments, Dallas, Texas Chacun des 30 compteurs à 4 bits 164 est un appareil synchrone préréglable avec pré-analyse interne de report pour permettre leur application dans des systèmes de comptage à grande vitesse, chacun est un compteur binaire à 4 bits On obtient un fonctionnement synchrone au moyen d'une même synchronisation pour tous les basculeurs de manière que leschangemens sur la sortie coincident entre eux si les entrées comptage/validation et les déclencheurs internes ont donné les instructions correspondantes. Ce mode de fonctionnement supprime les crêtes de comptage de sortie aui accompagnent habituellement les compteurs synchrones 40 Une entrée horloge tamponnée déclenche les 4 basculeurs au bord montant ou déplacement positif de la forme d'onde entrée horloge et les compteurs sont entièrement programmables de telle sorte que leurs entrées peuvent être pré-réglées pour l'un ou l'autre niveau. De même, dans la forme de réalisation préférée de la présente invention, chacun des comparateurs de grandeur 165 et 66 comporte un comparateur de grandeur type traditionnel à quatre bits, comme par exemple l'appareil 75 L 585 10 fabriqué par Texas Instruments Inc Dallas, Texas Les comparateurs de grandeur à 4 bits font la comparaison des codes binaire pur et BCD pur et il y a trois décisions entièrement codées sur deux mots de 4 bits, disponibles à l'extérieur sur trois sorties distinctes. La ligne à retard 8 bits 172, le basculeur type "D" 168, les comparateurs de verrouillage et les amplificateurs opérationnels utilisés dans les boucles comparateurs/intégrateurs 193, 194 et 195 et le comparateur de verrouillage du comparateur de blocage de l'élément 196, selon 20 description ci-après, sont identiques à ceux que nous avons déjà rencontrés De plus, le voltmètre programmable utilisé pour la conversion ahalogique/numérique, la barre omnibus, les éléments parallèles et/ou en série et la calculatrice numérique peuvent être indentiques à ceux que nous avons déjà décrits Le registre à décalage 171 est un registre à 8 bits présentant des entrées série à déclenchement et une entrée asynchrone libre Les entrées série à déclenchement permettent un contrôle absolu sur les données reçues en régime BAS sur l'une ou sur les deux entrées, interdisent l'entrée de 30 nouvelles données et rétablissent le premier basculeur en niveau BAS à l'impulsion horloge suivante Une entrée à niveau HAUT valide l'autre entrée, ce qui déterminera alors l'état du premier basculeur Les données des entrées série peuvent être modifiées alors que l'horloge est soit HAUT soit BAS, mais 35 on ne peut entrer que des informations qui satisfassent les conditions de montage La synchronisation se fait au passage de BAS à HAUT par l'entrée horloge et toutes les entrées sont bouclées par des diodes pour diminuer les effets de la ligne *de transfert. Enfin, le multiplexeur analogique 201 de la figure 11 peut être un multiplexeur analogique traditionnel MPC-8 S CMOS, tel que celui qui est fabriqué par la Burr-Brown Corporation, Tucson, Arizona Il s'agit d'un multi5 plexeur analogique à 8 voies, monolithique, à sens unique dont les entrées numériques et analogiques sont protégées des surtensions dépassant l'une ou l'autre des alimentations Ces unités CMOS contiennent un décodage adresse à voie binaire indépendant et elles sont compatibles avec les niveaux lo10 giques entrées DTL, TTL ou CMOS. Le fonctionnement de l'appareil test échantillonneur/bloqueur du schéma de principe de la figure 11 est décrit rapidement avant de voir les schémas détaillés des figures 12, 13, 14 et 15 L'appareil de test échantillon15 neur/bloqueur va très au-delà des possibilités de l'indicateur de base décrit précédemment par l'utilisation de trois boucles séparées, comparateur/intégrateur pour l'entrée, pour la sortie et pour le signal d'erreur amplificateur (noeud de fausse sommation) On utilise un quatrième comparateur de verrouillage, sans intégrateur pour détecter le chronométrage précis des passages blocage/échantillonnage et échantillonnage/ blocage sur l'entrée de commande de blocage de l'appareil en cours de test. Tous les comparateurs sont verrouil25 lés simultanément par le circuit de retard variable programmable entre O et 64 microsecondes par incréments de 1 nanoseconde La valeur exacte du retard est fixée en plaçant un mot de commande de 16 bits sur l'une des ouvertures de sortie parallèle du calculateur Le circuit de chronométrage utilise 30 une horloge de 4 M Hz pilotée par quartz pour permettre 256 signaux de retard approximatifs allant de O à 63 75 microseconde Le signal d'horloge incrémente un compteur binaire à 8 bits toutes les 250 nanosecondes La valeur du compteur est comparée en permanence avec les 8 bits supérieurs du mot 35 de sélection retard provenant du calculateur Lorsque les deux nombres sont égaux, la sortie du comparateur de grandeur à 8 bits est HAUT Ce bord montant est transmis par la ligne à retard de O à 255 nanosecondes, qui ajoute la valeur du retard "fin" choisi par les 8 bits bas du mot de commande à 16 40 bits Le signal de retard est alors converti enlune impulsion repère comparateur par un circuit changement niveau/différenciateur similaire à celui qui a été précédemment décrit pour l'appareil de test convertisseur numérique/analogique. Le signal excitation test est créé en divisant les fréquences horloges 4 Mhz par un facteur de 256, ce qui donne une onde carrée dont la période est de 64 microsecondes L'échantillonnage/blocage lui-même este commandé par un générateur onde carrée à stabilisation rapide qui conver10 tit les niveaux TTL en plus ou moins cinq volts Le générateur peut être mis sur contrôle logiciel pour suivre l'excitation de test, l'inverser ou n'en pas tenir compte Dans ce dernier cas, la sortie générateur peut être fixée à + 5 volts continu pour satisfaire à la valeur finale. Le signal de commande de blocage TTL peut être contrôlé de la même façon que la sortie du générateur onde carrée, sauf qu'il est retardé de 500 nanosecondes par un registre à décalage 171 Par contrôle indépendant des polarités du générateur onde carrée et du signal de comm20 ande de blocage, l'appareil de test peut être aménagé de façon à pouvoir mesurer de nombreux paramètres et caractéristiques de circuits. Pour la mesure des temps de saisie, on utilise la méthode bien cornnue de "noeud de fausse somma25 tion" Comme cette technique produit le signal d'erreur de l'amplificateur interne dans l'échantillonneur/bloqueur,elle compense automatiquement les persistances de stabilisation lente dans le générateur des signaux Cela est pratique puisque l'échantillonneur/bloqueur examiné 187 est basé sur le principe d'un amplificateur de conversion Cependant, il convient de noter que les amplificateurs non-conversion et les échantillonneurs/bloqueurs peuvent être mesurés avec autant de précision en chiffrant les signaux d'entrée et de sortie. Dans ce cas, des calculs logiciels compenseraient les éven35 tuelles imperfections dans le générateur de signal de test. La saisie, la stabilisation échantillonnage/blocage et le retard ou intervalle de temps sont définis par rapport au temps du passage de commande blocage. Par conséquent, le signal de commande blocage est fourni à un 40 comparateur à verrouillage 196 dont l'entrée de référence est liée à une référence de 1 4 Volt, le seuil de commutation TTL Le voltmètre lit directement la sortie du comparateur et il n'est pas nécessaire d'avoir un intégrateur car la forme de l'onde n'est pas un facteur essentiel. Dans la recherche du temps exact du passage du signal, le calculateur fonctionne par "approximations successives" Tout d'abord, le comparateur échantillonne en un point de temps particulier et sa sortie est chiffrée. Ensuite, on choisit un point de temps différent Si la sortie du comparateur déclenche, le calculateur essaie une valeur moyenne entre les deux premières Ce processus se poursuit jusqu'à ce que le point du temps de commutation soit trouvé et toutes les mesures ultérieures seront faites en référence 15 à cette valeur. La figure 13 représente l'horloge 162 de la figure 11 comme contenant un oscillateur piloté par quartz 206 dont la sortie est fournie à une entrée horloge d'un basculeur type "D" 205 L'entrée "D" est connectée direc20 tement à la sortie de conversion Q, tandis que l'entrée libre et l'entrée pré-réglées sont couplées directement à une source de potentiel + 5 V La sortie non conversion Q fournit les signaux d'horloge au circuit de la figure 12 pour utilisation comme dit plus loin. La figure 12 représente les signaux horloge arrivant par le conducteur 207 en provenance de la sortie horloge de la figure 13 Le conducteur 207 fournit les signaux horloge aux entrées horloges du premier et du deuxième compteurs binaires à 8 bits, 163 et 164 respectivement Les 30 compteurs comptent les impulsions horloge et le compte sera représenté par un mot binaire de 4 bits sur chacune des 4 sorties des compteurs Ces sorties sont données directement à 4 entrées correspondantes des comparateurs de grandeurs 165 et 166 Les comparateurs de grandeur sont programmés pour rece35 voir les 8 bits supérieurs d'un mot de retard de 16 bits commandé par le programme émis par le calculateur 169 par un réseau de résistance de terminaison et les entrées correspondantes 209 Les comparateurs de grandeur comparent en permanence le mot de commande présenté par le calculateur sur son premier 40 jeu d'entrées avec le comptage des compteurs binaires 4 bits 163 et 164, et lorsque les valeurs sont égales, le comparateur de grandeur 166 émet-un signal sur la sortie égalité par le conducteur 211 sur l'entrée "D" d'un basculeur type "D" 168. L'entrée horloge du basculeur 168 reçoit les impulsions horloges par l'horloge 162 par le conducteur 207 et les deux entrées: pré-réglée et libre du basculeur "D" 168 sont couplées ensemble sur une source de poten10 tiel de + 5 V La sortie Q du basculeur 168 fournit un signal de sortie sur le conducteur 214 à l'entrée de la ligne à retard 8 bits 172 La ligne à retard 8 bits 172 est préprogrammée avec les 8 bits bas du mot de sélection de retard 16 bits du calculateur et fait le réglage "fin" nécessaire sur le signal de retard La sortie de la ligne à retard 8 bits 172 est fournie au circuit de générateur de repère de la figure 13 par le conducteur 180. Simultanément, quand le deuxième compteur 4 bits 164 atteint un comptage qui change la valeur sur la sortie QD' le conducteur 215 transfère le signal sur les deux entrées A et B du registre à décalage 171 L'entrée libre au registre à décalage 171 est couplée directement à une source de potentiel + 5 V et lorsque le signal QD change d'état, un signal est sorti sur l'entrée d'un circuit de re25 tard réglable manuellement 216 qui comprend plusieurs créneaux onduleurs branchés en série, dont le nombre exact peut être choisi pour contrôler le retard de sortie présent sur le conducteur de sortie 217 De même, lorsque la sortie QD du registre à décalage 171 change d'état, un signal de sortie 30 sera transmis par le conducteur 218 au circuit de sélection de la polarité de blocage 188 de la figure 13. La figure 13 représente un circuit de générateur repères 173 et un circuit de décaage niveau 174. Le circuit générateur 173 reçoit le signal de sortie prove35 nant de la ligne à retard 8 bits 172, par le conducteur 180 et le fournit à un noeud d'entrée 219 Le noeud 219 fournit le signal à l'une des entrées d'un créneau logique Non-Et 220; à deux entrées, et dont la seconde entrée et mise à la terre par un condensateur 223 Le signal du noeud 219 est également 40 fourni à l'entrée d'un onduleur 221 et la sortie de l'ondu- leur 221 est raccordée directement sur la deuxième entrée du créneau Nonet 220 La sortie du créneau Non-Et 220 est connectée sur l'entrée d'un onduleur 224 et la sortie de l'ondu5 leur 224 représente une impulsion relativement étroite fournie au circuit chuteur 174 sur le noeud d'entrée 160 Le noeud 160 est connecté à une source de potentiel + 5 V par une résistance 175 et par une résistance 176 au conducteur de sortie 169 Le conducteur de sortie 169 est connecté à l'entrée 10 du circuit de la figure 14, comme dit plus loin et est utilisé pour fournir des signaux repère comparateur à l'entrée de validation de verrouillage de chacun des comparateurs à verrouillage de la figure 14. Le circuit de sélection de polarité de 15 l'élément 182 de la figure 13 contient un premier créneau logique Non-Et à trois entrées 224, un premier, un deuxième et un troisième créneau Non-Et logiquesà deux entrées 225, 226 et 227 et une paire d'onduleurs 228 et 229 Une première entrée du réseau de sélection de polarité onde carrée 182 est reçue en provenance du calculateur numérique 169 par l'intermédiaire d'un réseau de terminaison résistive 209, connu dans la technique traditionnelle, et elle est fournie, par le conducteur 232 au noeud d'entrée 233 Le noeud 233 fournit un signal de commande du calculateur à une première entrée du 25 créneau Non-Et 225 Le même signal est fourni par le noeud 233 au noeud 236 et de là, à la première entrée des créneaux Non-Et 226 et 227 Le signal retardé provenant de la sortie QB du registre à décalage 171 de la figure 12 est fourni par le conducteur 217 au noeud d'entrée 200 Le noeud 200 fournit 30 le signal retardé à la seconde entrée du créneau Non-Et 225 et à l'entrée de l'onduleur 228 dont la sortie fournit le signal converti à la deuxième entrée du créneau Non-Et 226. La deuxième entrée du créneau Non-Et 227 est connectée directement pour recevoir le signal de commande calculateur par l'intermédiaire du circuit terminaison 209, et les sorties de chacun des créneaux Non-Et 225, 226 et 227 sont fonctionnellement couplées à la première, deuxième et troisième entrées du créneau Non-Et 224 La sortie du créneau Non-Et 224 est connectée sur l'entrée d'un onduleur 229 et la sortie de l'on40 duleur 229fournit le signal générateur IN sur le conducteur 231 au circuit générateur onde carrée de la figure 15, comme décrit ci-après. La figure 15 représente un générateur onde carrée qui peut être utilisé avec le système de test fai sant l'objet de la présente invention Le signal générateur IN est fourni par le conducteur 231 sur l'une des bornes de la résistance 236, l'autre borne étant raccordée à la base du transistor PNP 237 dont le collecteur est connecté directe10 ment sur une source de potentiel -15 V L'émetteur du transistor PNP 237 est connecté au noeud 128 qui connecte l'émetteur du transistor 237 à l'émetteur d'un second transistor PNP 239 Le collector du transistor 239 est connecté directement à un noeud 241 et le noeud 241 est connecté à la source 15 de potentiel 15 V par une résistance 242 Le noeud 238 est connecté par une résistance 243 à une source de potentiel + 15 V. La base du transistor 239 est connecté par une résistance 244 à un noeud de sortie 245 Le noeud 245 20 est connecté à l'anode d'une diode 246 dont la cathode est connectée directement à un noeud 247 Le noeud 247 est connecté sur l'anode d'une deuxième diode 248 dont la cathode est mise directement à la terre Le noeud 247 est également connecté à la base d'un transistor PNP 249 dont le collecteur 25 est connecté directement à la source de potentiel -15 V et dont l'émetteur est couplé fonctionnellement à la cathode de la diode 265 L'anode de la diode 265 est connectée par un condensateur 264 à un noeud 263 Le noeud 266 est également connecté à l'anode d'une diode Zener 267 dont la cathode est 30 connectée à la cathode d'une diode 268 dont l'anode est connectée au noeud 263 De plus, le noeud 266 est connecté au collecteur du transistor NPN 273 dont l'émetteut est connecté à la source de potentiel -15 V et dont la base est connectée directement au noeud 241. Le noeud 245 est connecté par une résistance 251 à un noeud 252 et le noeud 252 est connecté à l'anode d'une diode Zener 253 dont la cathode est connectée à une source de potentiel + 15 V Le noeud 252 est également connecté par une résistance 254 à un noeud 255 et le noeud 255 40 est connecté à la source + 15 V par un condensateur 256. Le noeud 255 est également connecté à la cathode d'une diode 257 dont l'anode est connectée à la source de potentiel + 15 V et à l'une des bornes d'une résistance 258 dont la borne op5 posée est connectée à un transistor PNP 259 Le transistor 259 a son collecteur couplé directement au noeud 263 et son émetteur est couplé avec la source de potentiel + 15 V par le montage en parallèle de la résistance 261 et de la capacité 262. Le noeud 263 est connecté directement au noeud 274 et le noeud 274 est connecté à la base du transistor NPN 269 dont le collecteur est connecté directement à la source de potentiel + 15 V Le noeud 274 connecte aussi ensemble la base du transistor NPN 269 à la base d'un second transistor PNP 271 dont le collecteur est connecté directement à la source de potentiel -15 V L'émetteur du transistor 269 est connecté directement à l'émetteur du transistor 271 et leur union est représentée par le noeud 270 Le noeud 270 est connecté par le conducteur 279 à un noeud 272 Le noeud 272 20 est connecté par une résistance 281 à la sortie d'un contr 0leur de tension 282, de type traditionnel, disponible dans le commerce, dont l'entrée est connectée à la source de potentiel + 15 V La sortie pilotée est connectée à une source de potentiel de + 5 V et terre par un condensateur 283 De plus le noeud 272 est connecté au créneau d'un transistor à effet de champ voie P, 284, dont l'électrode de source est directement connectée au sol par le condensateur 283 et l'électrode de décharge est connectée sur le noeud de sortie commune 285. Le noeud 266 est également connecté à 30 un noeud 275 qui connecte ensemble la base d'un transistor NPN 276 à la base d'un transistor PNP 277 Le collecteur du transistor 276 est connecté directement à la source de potentiel + 15 V et le collecteur du deuxième transistor 277 est connecté directement à la source de potentiel -15 V L'émetteur 35 du transistor 276 est directement couplé sur l'émetteur du transistor 277 et la jonction est désignée par noeud 278. Le noeud 278 est connecté directement à un noeud 287 et le noeud 287 est connecté par la résistance 289 à la sortie d'un contrôleur de tension 291, de type traditionnel et disponible 4 o dans le commerce, dont l'entrée est connectée directement sur la source de potentiel -15 V La sortie du contrôleur de tension est également couplée à une source de potentiel -5 V et à la terre par l'intermédiaire d'un condensateur 292 Le noeud 5 287 est de plus connecté directement au créneau d'un transistor à effet de champ à voie N 288, dont l'électrode de décharge est mise à la terre par le condensateur 292 et l'électrode de source est couplée sur le noeud de sortie commun 285 de telle sorte que l'on ait un'signal d'onde carré de niveau sortie + 5 ou -5, par le conducteur 286, fourni à un circuit de commutation 199 associé avec l'é chantillonneur/bloqueur en test 187 de la figure 13. Le fonctionnement du circuit générateur onde carrée de la figure 15 est relativement convention15 nel et il en sera parlé ici brièvement du point de vue fonctionnel Le conducteur d'entrée 231 fournit un signal niveau logique TTL à une paire différentielle qui comprend les transistors PNP 237 et 239 Le transistor 259, allié aux résistances 254, 258, 261, 921, aux condensateurs 256, 262 et à la 20 diode 257 forme une source de courant Le transistor 249 et les diodes qui lui sont associées forment un bouclage pour empêcher la saturation de la source de courant La diode Zener 267 et la diode 268 forment une chute de tension 10-7 volt et tant la première paire de transistors de polarité opposée 25 269, 271 que laseconde paire de transistors de polarité opposée 276, 277 constituent des tampons pour l'excitation de la capacité d'entrée des transistors correspondant à effet de champs de polarité opposée 284, 288 Chaque fois que la paire différentielle 237, 239 met en circuit le transistor 273, 30 la paire tampons 276, 277 maintient le transistor à effet de champ; 288 "hors circuit" et la paire tampon 269, 271, excite le transistor à effet de champ 284, de telle sorte qu'une sortie + 5 V apparaît sur le noeud de sortie 285 En cnntrepartie, lorsque le transistor 273 est coupé par le signal 35 d'entrée, la paire tampon 269, 271, garde le transistor 284 hors circuit, tandis que la paire de tampons 276, 277, excite le transistor 288 de telle sorte qu'un signal de -5 V apparaît sur le noeud 285, donnant une sortie onde carrée. La sortie générateur onde carrée sur 40 le conducteur 286 est fournie au circuit de la figure 13 sur le noeud 294 Le noeud 294 est connecté à un contact 295 de repos, sur le bras mobile de commutation 296 commandé par relais, faisant partie du commutateur 297 qui contient aussi un bras de commutation de travail que l'on peut fermer sur le contact du commutateur tampon hors circuit 309, si on le désire. La sortie du commutateur 297 est connectée directement à un contact 298 Un deuxième commutateur double commandé par relais a son-bras de contact 299 normalement fermé sur le con10 tact 298 pour compléter le parcours conducteur par la zone commutateur 301 sur le noeud 302 Le noeud 302 est connecté directement sur l'entrée analogique IN du circuit échantillonneur et bloqueur en examen 187. Un contact 305 est connecté directement 15 à la terre et fait contact avec le deuxième bras de commutation de la paire 301 lorsqu'il est actionné par le relais Ce relais contient un noyau transformateur 304, une bobine 305 et une diode 306 couplée par son anode à l'un des bouts de la bobine 305 et sa cathode étant connectée fonctionnellement à 20 l'autre extrémité de la bobine et simultanément aussi sur la source de potentiel + 5 V L'anode de la diode 306 est connectée par le conducteur 227 au collecteur d'un transistor NPN 328 dont l'émetteur est mis à la terre La base du transistor 328 est mise à la terre par une résistance 331 et à la ca25 thode de la diode 332 dont l'anode est connectée par le conducteur 338 et par un système de bouclage modifié 333, y compris un conducteur d'entrée 334, un noeud 335, et une résistance 336, les résistances étant ensemble couplées par le conducteur 337 sur la source de potentiel + 5 V Dans la suite, les 30 terminaisons seront appelées simplement entrées 333 et autres, alimentées par le calculateur numérique 169. D'autre part, le réseau de commutation 199 de la figure 13 contient un ccntact 311, normalement non conducteur disposé en face d'un bras de commutation mobile 312 35 normalement ouvert dont le bras opposé est appelé élément de commutateur 315 La connection 313 entre la paire de bras commutateurs 315 et 312 est faite directement sur l'entrée tampon IN du circuit échantillonnage/blocage en examen Le circuit contient aussi un noyau 317, une bobine 318, et une diode 319 dont l'anode est connectée sur l'une des bornes de la bobine 318 et la cathode est connectée sur l'autre bout de la bobine 318 et sur une source de potentiel de + 5 V Une entrée commande calculateur est fournie par le réseau terminai5 son 333 et le conducteur 326 à l'anode d'une diode 325 dont la cathode est connectée à un noeud 323 Le noeud 323 est mis à la terre par une résistance 324 et est connecté à la base d'un transistor NPN 322 dont l'émetteur est à la terre et dont le colecteur est connecté par le conducteur 321 à l'anode de 10 la diode 319 pour le contrôle du fonctionnement du système de commutation commandé par relais ainsi que la conduction du transistor 328 comme décrit précédemment Par conséquent la position du système commutation détermine le circuit en examen 187 reçoit ou non la sortie du générateur onde carrée sur 15 l'entrée analogique, en fonction des ordres du calculateur. Le conducteur 308 venant de l'entrée signal du comparateur 401 figure 14 est connecté directement au noeud Ain 302. Le circuit de sélection de polarité de blocage 188 de la figure 13 contient trois créneaux logiques 20 Non-Et 339, 341 et 342, chacun possédant deux entrées et une sortie Le signal de sortie retardé par le registre à décalage et fourni par la sortie QD via le conducteur 218 de la figure 12 est fournie par le conducteur 218 sur l'entrée d'un onduleur 343 dont la sortie est connectée directement sur l'une 25 des entrées du créneau Non-Et 341 Le signal sur le conducteur 218 est également connecté directement sur la première entrée du créneau Non-Et 342 Un ordre de contrôle calculateur est connecté directement sur la deuxième entrée du créneau Non-Et 341 et un deuxième signal de contrôle calculateur est fourni par le conducteur 344 à la deuxième entrée du créneau Non-Et 342 La sortie du créneau Non-Et 341 est connectée sur une entrée du créneau Non-Et 339 et la sortie du créneau Non-Et 342 est connectée sur la seconde entrée du créneau Non-Et 339 La sortie du créneau Non-Et 339 est cornec35 tée sur l'entrée d'un onduleur 345 dont la sortie fournit le signal de sélection commandé par calculateur E/B au circuit de la figure 14, par le conducteur 346 comme décrit ci-après et sur l'entrée de blocage du convertisseur E/B en examen 187 par le conducteur 347 Le circuit de la figure 13 contient aussi un circuit indicateur à LED 349 Une première entrée ordre calculateur est fournie par le conducteur 351 sur l'entrée d'un onduleur 352 dont la sortie est connectée par une résistance 353 à la cathode d'une LED 354 dont l'anode est connectée directement à une source de + 5 V pour pouvoir activer la diode électroluminiscente LED 343 afin qu'elle émette une lumière indiquant son état "prêt" Une seconde entrée ordre calculateur est connectée par le conducteur 355 à l'entrée d'un onduleur 356 dont la sortie est connectée par la résistance 357 à la cathode d'une diode électroluminescente 358 dont l'anode est connectée à la source de potentiel + 5 V pour activer la LED 358 pour qu'elle émette une lumière et signale un état "occupé" Un troisième signal ordre calcula15 teur est fourni par le conducteur 359 à l'entrée d'un onduleur 361 dont la sortie est connectée par une résistance 362 à la cathode d'une troisième LED 363 dont l'anode est connectée à la source de potentiel + 5 V pour que la diode 363 émette une lumière chaque fois que l'on a un état "passe" En20 fin un quatrième ordre calculateur est fourni par le réseau des terminaisons 204 et le conducteur 364 à l'entrée de l'onduleur 365 et la sortie de l'onduleur 365 est connectée par une résistance 366 à la cathode d'une LED 367 dont l'anode est connectée à une source de potentiel + 5 V pour alimenter 25 la diode de manière qu'elle émette une lumière chaque fois que l'on détecte un état "défaillance". Le conducteur 293 reçoit ou représente une ou des entrées de contrôle général qui peuvent être utilisées à des fins autres que celles que l'on donne habituel30 lement Le circuit de la figure 13 contient aussi un système de "test de démarrage" 368 Le système 368 comporte un contact à la terre 369 et un second contact directement couplé sur un noeud 372 avec un élément fermeture commutateur 371 en position normalement ouverte au-dessus des deux contacts mais manoeuvrable pour fermer les contacts de manière à compléter la trajectoire du circuit entre la terre et le noeud 372 Le noeud 372 est également mis à la terre par un condensateur 373 et à une source de potentiel + 5 V par une résistance 374. Le noeud 373 est connecté sur l'entrée d'un déclencheur Schmidtt dont la sortie est connectée par le conducteur 376 au système calculateur précédemment décrit La figure 13 représente aussi un multiplexeur analogique 301 présentant 4 entrées selon description ciaprès, qui sont prises sur le circuit de la figure 14 et 1 sortie connectée via le conducteur 202 au voltmètre programmable 203 de la figure 11, comme précédemment décrit, pour conversion analogique/numérique et transmission de la valeur digitale au calculateur en vue de mémorisation, traitement et analyse Une première commande 10 calculateur est également connectée par le conducteur 381 sur une entrée du multiplexeur analogique, tandis qu'une seconde commande est connectée par le conducteur 382 à une seconde entrée du multiplexeur 201 pour contrôler les opérations sous commandes générées par le calculateur. Nous décrivons maintenant les circuits de la figure 14 Le circuit de la figure 14 contient trois boucles comparateur/intégrateurs substantiellement identiques chacune de ces boucles est bâtie de façon substantiellement identique à la boucle décrite précédemmznt par référence au système de test de convertisseur numérique/analogique et elle fonctionne de façon essentiellement identique Par conséquent, nous ne donnerons qu'une brève description du fonctionnement de la boucle de la figure 14. La première boucle comparateur/inté25 grateur est conçue comme boucle comparateur/intégrateur d' ENTREE qui contient un comparateur à verrouillage 401. La forme d'onde d'entrée est fournie par le biais du conducteur 308 à partir du réseau résistif couplant les entrées de signaux des comparateurs à verrouillage 501 et 601 et elle 30 est connectée par une résistance 402 à l'entrée de signal non-conversion du comparateur 401 L'entrée non-conversion du comparateur à verrouillage 401 est également mise à la terre par une résistance 403 L'entrée conversion sur le comparateur à verrouillage 401 peut être connectée ou non à la terre par un condensateur 405 ainsi qu'il est indiqué par le trait discontinu 406 allant de l'entrée de conversion au condensateur 405 Le comparateur à verrouillage 401 contient un noeud échantillonnage comparateur 407 qui reçoit les signaux repères du comparateur par le conducteur 169 depuis la 40 sortie des circuits des éléments 173 ey 174 Le noeud 407 est aussi connecté par une résistance 408 à un -Vco MPT. La sortie conversion du comparateur à verrouillage 401 est fournie sur l'entrée dun réseau filtre T 409 par le noeud 410, comprenant un préfiltre et une résistance Le noeud 410 est connecté par une résistance 411 à un noeud 412 Le noeud 412 est mis à la terre par un condensateur 413 et il est connecté à un noeud 415 par une résistance 414 Le noeud 415 est connecté directement sur l'entrée con10 version d'un amplificateur opérationnel de type conventionnel 416 comportant une sortie amplificateur comme l'indique le noeud 417 Un condensateur d'intégration 418 est fonctionnellement couplé entre le noeud d'entrée de conversion 415 et le noeud de sortie amplificateur 417 en vue de constituer un in15 tégrateur 419. La sortie non conversion du comparateur de verrouillage 401 est connectée directement sur un noyau de sortie 420 qui sert d'entrée à un second réseau filtre T modifié Le noeud 420 est connecté par une résistance 20 421 au noeud 422, lequel est mis à la terre par le condensateur 423 Le noeud 422 est également connecté à un noeud 425 par la résistance 424 et le noeud 425 est mis à la terre par un condensateur 426 Le noeud 425 est connecté directement sur une entrée non-conversion de l'amplificateur opérationnel 25 416 et un circuit de retour i 427 est prissur le noeud de sortie intégrateur 417 pour aller sur un autre réseau filtre T 428 Le réseau filtre 428 a son conducteur 427 connecté par une résistance au noeud 430 Le noeud 430 est mis à la terre par un condensateur 431 et le noeud 430 et connecté 30 par la résistance 432 et le conducteur de réaction 433 sur l'entrée de référence de conversion du comparateur à verrouillage 401 Un noeud 410 est connecté sur le signal -VCO Mp source potentiel, comme l'est le noeud 420 par l'intermédiaire de la résistance 434. Ainsi qu'il a été dit précédemment,les impulsions repères du comparateur sont fournies par le conducteur 169 au noeud 407 et à l'entrée de validation du verrouillage du comparateur 401 de sorte que les échantillonnages sont pris sur la forme d'onde d'entrée au noeud 441 Le signal pré40 sent sur l'entrée de conversion du comparateur à verrouillage 401 est intégré par le comparateur 419 et le signal de sortie apparaît sur le noeud 417 Ce signal est filtré et ramené à l'entrée de référence pour obliger le signal de référence à osciller autour de la valeur échantillonnée lorsque l'équilibre est atteint et que la boucle se stabilise, auquel moment le signal apparaissant sur le noeud de sortie 417 peut être pris comme"valeur définitive" et fourni, par le conducteur 436 au multiplexeur analogique du 201 de la figure 13 pour la conversion analogique/numérique et le transfert sur le calculateur. La deuxième boucle comparateur-intégrateur est conçue comme boucle comparateur-intégrateur d'erreur noeud de sommation et tous les éléments communs sont désignés 15 par des numéros de référence plus élevés de 100 unités que les mêmes éléments de la première boucle L'entrée est prise sur le noeud 541 et la sortie est fournie parle conducteur 536 au multiplexeur analogique 201 De même, la troisième boucle intégrateur- comparateur est conçue comme la boucle de "sortie" et les éléments communs sont désignés par des chiffres plus hauts de 100 que ceux de la boucle précédente Son entrée est prise sur le conducteur 348 et sa sortie sur le conducteur 536. Enfin, le circuit contient un compara25 teur à verrouillage 196 désigné sous le nom de comparateur de blocage 680 Le comparateur 196 reçoit le signal de sélection E/B par le conducteur 346 et le fournit à la cathode de la diode Schottky 651 dont l'anode est connectée au noeud 652. Le noeud 652 est connecté à une source de potentiel +Vco MP 30 par unerésistance 653 Le noeud 652 est également connecté à l'anode d'une diode 654 dont la cathode est connectée à l'anode d'une diode 655 dont la cathode est connectée à l'anode d'une diode 656 dont la cathode est mise à la terre Cela fournit le signal d'entrée à l'entrée non conversion du compa35 rateur à verrouillage 296 L'entrée de conversion est prise sur le noeud 657 qui est couplé opérationnellement à la source de potentiel + VCOMP et à la terre par un condensateur 659. Le noeud 657 est également connecté à l'anode de la diode 660 dont la cathode est connectée à l'anode de la diode 661 dont 40 la cathode est à la terre La paire de diodes 660, 661 sert à créer une référence de 1 4 volt sur l'entrée de conversion. Le noeud échantillonnage 662 reçoit les impulsions repère du comparateur par le conducteur 169 pour échantillonner le si5 gnal d'entrée La sortie conversion du comparateur à verrouillage 196 est connectée par une résistance 665 à une source de potentiel -VCO Mp tandis que la sortie non conversion est connectée par une résistance 664 à la source de potentiel -VCOMP. La sortie non-conversion est également connectée par le con10 ducteur de sortie 666 pour fournir le signal de sortie au multiplexeur 201 analogique, figure 13, en vue de son traitement comme il a été dit plus haut. La figure 16 est un tracé calculateur de la caractéristique de temps de saisie mesurée dans la15 quelle t = 0 correspond au passage blocage/échantillonnage. La figure 17 représente la caractéristique de stabilisation détaillée telle qu'elle est mesurée en mode fausse sommation. Quelle que soit la technique de mesure, il est souhaitable de disposer d'un étalon pour valider les 20 résultats Bien qu'il soit impossible de générer un échelon de tension "parfait",(soit temps de montée = 0 et zéro chute ou sonnerie), on peut s'en rapprocher très fortement par un réseau de diodes Schottky selon la figure 18 L'entrée générateur 702 est connectée à la cathode d'une diode Schottky 25 703, dont l'anode est connectée à un noeud 704 Le noeud 704 est connecté à une source de potentiel -15 V, par l'intermédiaire d'une résistance 705 et à l'anode d'une deuxième diode Schottly 706 La cathode de la diode 706 est connectée à un noeud 707 et celui-ci est mis à la terre par la résistance 708 et est connecté à un conducteur de sortie 709 avec oscilloscope ou organe similaire. Lorsque l'on utilise le réseau à diodes Schottky 701, le temps de coupure théorique du réseau qui est dominé par la constante de temps RC, peut se calculer comme 35 suit: Cnoeud = Cdiode + Centrée comparateur avec: RC = 200 ohms x 5 picofarads = 1 nanoseconde se stabilisant à une valeur de 200 microvolts pour un échelon de 2 V ( 0 01 % stabilisation) et qui exige que: 40 V(ts) = 200 microvolts = V(O) ( 2 et RC) s s / Rc Si l'on résoud l'équation pour ts, onobtient t = 9 7 nanos secondes. Dans la pratique ce temps de stabili5 sation est affecté également par la sonnerie causée par l'inductance des conducteurs et l'imperfection des terres La figure 19 est le tracé calculateur de la forme d'onde de coupure avec diode Schottky, telle qu'elle est mesurée par le système indicateur Le temps de stabilisation mesuré à + 200 microvolts est à 7 nanosecondes de la valeur théorique. Il est également important de déterminer la "valeur définitive" Lorsque l'on parle de temps de stabilisation, il faut bien définir ce que l'on entend par "valeur définitive" Par exemple, il peut sembler que telle 15 sortie amplificateur stabilise très rapidement sur une bande d'erreur particulière lorsqu'on la regarde sur un intervalle de 1 à 10 millisecondes, mais si on l'observe sur une période de plusieurs millisecondes, elle peut également présenter une persistance induite thermiquement qui la fait dériver en 20 dehors de la gamme d'erreur prescrite Il dépend de l'application considérée que le système puisse être appelé ou non "amplificateur à stabilisation rapide", mais une définition rigoureuse de la valeur définitive désavouerait très probablement cette indication. Dans les applications concernant la présente invention, il existe deux méthodes de déterminer la valeur vraie La première consiste simplement à étendre le retard maximal de la base de temps programmable pour la porter à une quelconque valeur plus forte raisonnable, suffisante pour que les persistances thermiques et autres conséquences à long terme telles que la relaxation diélectrique des condensateurs et autres puissent se stabiliser La dilatation de la base temps a pour conséquence un plus grand espacement des impulsions échantillonnage répétitives ce qui exige que la pente de sortie de l'intégrateur devienne très petite pour conserver sa précision au système Dans ce cas, la constante d'intégration pourrait être variable comme dit plus haut. Une deuxième méthode de détermination de la valeur finale consiste à programmer le générateur de l'excitation de test pour une sortie continue tout en é- chantillonnant le comparateur à plusieurs reprises De cette façon, l'appareil examiné pourra atteindre son état d'équilibre et le calculateur lira la valeur finale après une attente programmée. Là encore, le réseau pour formes d'onde de coupure à diodes Schottky convient bien pour contrôler la mesure de la valeur définitive Le réseau stabilise parfaitement sur la terre, sans être influencé par les effets d'échauf10 fement dans la diode ou dans les résistances. Les usages à prévoir dans l'avenir pour cet indicateur à forme d'onde discriminateur sont nombreux, et le schéma de principe de la figure 20 représente l'un de ces systèmes en temps réel On fournit, par le conducteur 711, un 15 signal extérieur ou une forme d'onde en examen, qui peut être un signal en temps réel, à l'entrée de conversion de la boucle comparateur/intégrateur 712, avec comparateur à verrouillage 713 La sortie du mparateur à verrouillage est connectée par une résistance 714 au noeud 715 Le noeud 715 est connecté à 20 l'entrée conversion de l'amplificateur opérationnel 716 dont la sortie est prise sur le noeud sortie amplificateur 717 Un condensateur d'intégration 718 est connecté entre leroeud entrée 715, et le noeud de sortie intégrateur 717 pour constituer l'intégrateur 728 Le signal provenant du noeud de sortie 717 25 est renvoyé par le conducteur 719 au noeud 720,et, depuis le noeud 720, par le conducteur retour 724, à l'entrée de référence non conversion du comparateur à verrouillage 713. Le signal d'entrée sur le conducteur 711 est également fourni à un déclencheur ou un circuit de boucle bloqué en phase, de type bien connu, pour permettre le blocage sur le signal pour un point ou une référence pré-déterminés Le déclencheur ou le circuit à blocage de phase de l'élément 725 fournit une sortie à un retard programmé ou transfert de phase 726 qui contient également un système pour 35 la génération des signaux comparateur qui sont fournis par le conducteur 727 à l'entrée de validation de verrouillage du comparateur à verrouillage 713 pour permettre les échantillonnages Une fois que la boucle de réaction comparateur/intégrateur a permis d'atteindre à l'équilibre et à la valeur défi40 nitive d'apparaître sur le noeud 727, le contrôleur de cal- culateur 723 amènera le convertisseur analogique/numérique 722 à convertir la valeur analogique définitive en son équivalent numérique, équivalent numérique qui sera fourni au contrôleur de calculateur 723 en vue de mémorisation et traitement et analyses postérieurs éventuels Ce système peut connaître de nombreuses variantes et elles apparaîtront à l'évidence aux personnes du métier, comptetenu des enseignements fournis par les présents systèmes des demandeurs. Nous décrivons maintenant le circuit dela figure 21 qui représente une boucle modifiée comparateur/ intégrateur 731 Le signal d'entrée est fourni par le conducteur 732 à l'entrée non conversion d'un comparateur à verrouillage 733 L'entrée validation verrouillage du comparateur 15 733 reçoit des signaux de repère comparateur depuis le noeud entrée repères 735 par le conducteur 734 Le noeud 735 est également connecté à une source de potentiel négative, par l'intermédiaire d'une résistance 736. La sortie de conversion du comparateur 20 à verrouillage 733 est fournie directement au noeud de sortie 737 Le noeud 737 est connecté par une résistance 738 au noeud 739 Le noeud 737 est également connecté par l'ensemble série d'un commutateur normalement ouvert 742 et d'une résistance variable 741 sur le noeud 739, de sorte que la résistance va25 riable 741 n'est normalement pas en circuit, mais lorsque le commutateur 742 est fermé, la résistance 741 est placé en parallèle avec larésistance 738 pour changer les constantes de temps du circuit et autres Le noeud 739 est également connecté à l'une des bornes d'une résistance variable 744 dont 30 l'autre borne est connectée à un commutateur normalement ouvert 743, dont l'autre borne est connectée au noeud 739, de telle sorte que, tant que le commutateur 743 est ouvert, la résistance variable 744 est hors circuit, mais lorsque le commutateur 743 est fermé, la résistance variable 744 se trouve 35 en série avec la résistance 738 pour changer à nouveau les constantes de temps du circuit et autres. Le noeud 739 est de plus connecté par un condensateur 746 et un commutateur normalement fermé 748 avecla terre Un deuxième condensateur 749 a l'une de ses plaques mise à la terre et l'autre plaque est connectée sur sur un contact commutateur normalement ouvert 747, de telle sorte que tant que le commutateur 748 demeure fermé, le condensateur 749 est hors circuit, mais lorsque le commutateur 748 s'ouvre pour fermer le contact 747, le condensateur variable est mis en série avec le condensateur 746 Cependant, le noeud 739 est connecté par un commutateur 751 normalement ouvert et un condensateur 752 à la terre, de telle sorte que lorsque le commutateur 751 se ferme, le condensateur 752 est 10 en parallèle avec le condensateur 746 Le noeud 739 est connecté de plus par une résistance 753 à un noeud d'entrée 754 sur l'entrée de conversion d'un amplifcateur opérationnel 757 Le noeud 739 est encore connecté par un commutateur normalement ouvert 756 et une résistance variable 755 au noeud 754, de telle sorte que, lorsque le commutateur 756 est fermé, la résistance variable 755 est en parallèle avec la résistance 753 Le noeud 754 peut être reconnecté sur lui-même par l'association du commutateur normalement ouvert 801 et de la résistance variable 802 de sorte que, lorsque le commuta20 teur 801 est fermé, la résistance variable 801 est en série avec la résistance 753. La sortie de l'amplificateur opérationnel 757 est prise sur le noeud de sortie amplificateur 758. Un condensateur d'intégration 759 est connecté opérationnelle25 ment entre le noeud d'entrée 754 et le noeud de sortie 758 pour constituer un intégrateur de type connu dans la technique Le noeud 758 est également connecté à un commutateur normalement ouvert 762 et un condensateur variable 761 pour retourner sur le noeud d'entrée 754, de telle sorte que, tant 30 que le commutateur demeure ouvert, le condensateur 761 est hors circuit, mais lorsque le commutateur 762 se ferme, le cnndensateur 761 est mis en parallèle avec le condensateur d'intégration 759 pour modifier de façon sélective la pente de l'intégrateur. La sortie non-conversion du comparateur à verrouillage 733 est connectée directement sur un noeud de sortie 763 Le noeud 763 est connecté par le biais d'une résistance 764 à un noeud 765 Le noeud 763 est également connecté par un commutateur normalement ouvert 769 et la ré40 sistance variable 771 au noeud 765 de sorte que, lorsque le commutateur 769 est fermé, la résistance variable 771 est mise en parallèle avec la résistance 764 De plus, le noeud 765 est connecté par un commutateur normalement ouvert 766 et une ré5 sistance variable 767 en retour sur le noeud 768, de sorte que lorsque le commutateur 766 est fermé, la résistance variable 767 est mise en série avec la résistance 764 Le noeud 768 est encore connecté par un condensateur 772 et un commutateur normalement fermé 773 à la terre Le condensateur 774 a l'une de ses plaques mise à la terre, et la plaque opposée est connectée sur un contact de commutation 775 normalement ouvert de sorte que, lorsque le commutateur 773 normalement fermé, demeure fermé, seul le condensateur 772 est connecté entre le noeud 768 et la terre, mais lorsque le commutateur 773 ouvre au con15 tact 775, le condensateur 774 est mis en série avec le condensateur 772 pour faire varier la valeur de ce dernier. Le noeud 768 est également connecté par un commutateur normalement ouvert 776 et un condensateur variable 777 à l'entrée du commutateur normalement fermé 773, de 20 sorte que, lorsque le commutateur 776 est fermé, le condensateur variable est mis en parallèle entre le condensateur 772 entre le noeud 768 et la terre Le noeud 778 est également connecté par une résistance 779 au noeud 781 et le noeud 781 est connecté directement sur le noeud non conversion de l'am25 plificateur opérationnel 757 Le noeud 778 est également connecté par un commutateur normalement ouvert 782 et la résistance variable 783 au noeud 781, de sorte que, lorsque le commutateur 782 se ferme, la résistance variable 783 esjen parallèle avec la résistance 779 Lenoeud 781 est également mis 30 à la terre par le condensateur 784 Le circuit de la figure 21 a simplement pour objet de montrer les différentes méthodes de modification sélective des constantes de temps dans le circuit et particulièrement dans les réseaux filtre "T" qui servent à émousser les crêtes des signaux et à régler le courant 35 sur l'intégrateur de manière à contrôler la pente de l'intégrateur Bien qu'ils ne soient pas représentés, des circuits similaires,pour ne pas dire substantiellement identiques, peuvent être montés dans le réseau filtre "T" de la boucle de réaction pour faire varier les paramètres en vue d'avoir la meilleure prévention possible des oscillations sur la sortie de l'amplificateur opérationnel lorsque l'échantillonnage sur l'entrée de verrouillage aurait normalement tendance à en créer, pour empecher la sonnerie et pour émousser les crêtes de 5 signal sur la trajectoire de réaction, ce qui permet au système faisant l'objet de la présente invention d'obtenir des caractéristiques impossibles jusque-là Dans la pratique, les commutateurs seraient réalisés sous forme de transistor à effet de champ ou similaire. La boucle comparateur/intégrateur utiliséedans la présente invention pourrait être également réalisée en remplaçant l'intégrateur par un réseau logique approprié et un convertisseur numérique/analogique pour constituer la boucle de conversion analogique/digital selon la fig. 15 22 La forme d'onde à tester est fournie par le conducteur 971 à l'entrée signal d'un comparateur à verrouillage 972 dont la sortie est connectée à un réseau logique numérique 973, qui peut être géré par calculateur, cablé ou autres formules Le réseau logique 973 a ses sorties couplées sur les entrées d'un convertisseur N/A et un conducteur de sortie ou un orifice parallèle 975 fournit la valeur numérique définitive produite directement à un calculateur numérique ou autre système semblable en vue de mémorisation, visualisation, traitement et analyse de la forme d'onde La sortie Con25 vertisseur numérique/analogique sur le conducteur 976 est couplée à l'entrée de référence du comparateur 972 et les impulsions repère sont fournies sur l'entrée de validation de verrouillage du conducteur 977. La logique numérique 974 recherche 30 une valeur sur le convertisseur N/A 974 qui soit juste suffisante pour faire commuter le comparator 972 Il s'agit essentiellement d'un convertisseur A/N avec comparateur de verrouillage et le réseau de la logique 973 passe à zéro pour un état d'équilibre, la valeur définitive peut être fournie 35 par la sortie 975 pour traitement complémentaire Le système peut également adopter une méthode par "approximations successives"en utilisant la boucle convertisseur A/N et la logique numérique. La conception qui est à la base de 40 l'indicateur discriminateur de forme d'onde peut être réali- sée pratiquement selon un grand nombre de méthodes, en fonction de l'application désirée Pour les travaux de recherche et mise au point dans l'industrie, le système peut être fait sous forme d'un oscilloscope numérique d'échantillonnage selon la représentation générale de la figure 20 On y associe la vision directe du signal avec la mémorisation numérique de la forme d'onde pour analyse de logiciel Le circuit échantillonnage comparateur/intégrateur se trouverait vraisemblable10 ment sur la pointe de la sonde plutôt qu'à l'intérieur de l'oscilloscope ce qui supprime la nécessité d'exciter avec précision le cable avec sa terminaison Pour les tests des dispositifs spéciaux faits à la demande des clients, il n'est même pas indispensable que le circuit d'échantillonnage soit 15 fixé à la sonde Il n'est pas très coûteux de l'intégrer en un ou plusieurs points de test dans la construction de l'appareillage luimeme pour diminuer les longueurs de conducteurs nécessaires et les problèmes de terre. Pour utilisation en ateliers de fabri20 cation, il peut être intéressant d'incorporer l'indicateur dela présente invention dans une tête de test qui est connectée avec le matériel de test automatique existant La base de temps (fonction de retard programmable) et le circuit d'échantillonnage peuvent se trouver dans la tête de test elle25 même, et un peu de réflexion au niveau du calculateur local peut aider à éviter de surcharger le processeur de l'unité centrale avec les détails de l'exécution du test. Des améliorations ultérieures dans les bandes passantes et pour la résolution dépendront probable30 ment presque uniquement de-la conception de comparateur S à verrouillage plus rapides et plus précis, sauf réalisation de méthodes encore plus précises pour échantillonner les signaux à grande vitesse L'une des difficultés apparaissant dans pratiquement tous les essais en atelier est la nécessité 35 que l'objet à examiner puisse être introduit dans l'appareil et retiré avec facilité Tous les types de douilles sont dommageables pour les performances des systèmes à grande vitesse, lesquels sont conçus pour donner leurs meilleurs résultats lorsqu'ils sont soudés sur une plaquette circuit avec 40 un bon plan de terre. Avec cette description détaillée de l'appareil et de la méthode utilisée pour illustrer la forme de réalisation préférée de la présente invention et son fonctionnement,ainsi que les différentes variantes de réalisation, il apparaîtra à l'évidence aux personnes compétentes que de nombreuses modifications peuvent être apportées à la conception et à la réalisation du présent concept inventeur sans se départir de l'esprit et de l'objet de la présente invention qui n'est limitée que par les revendications annexées. REVENDICATIONS 1 Indicateur discriminateur de forme d'ondes pour le test des ondes produites par les dispositifs électroniques comprenant une source des signaux de forme d'onde à tester, caractérisé par un système d'échantillonnage de forme d'onde pour la sélection automatique du point d'échantillonnage désiré sur un signal forme d'onde en un temps particulier dudit signal et pour la mesure de la valeur des10 dits signaux forme d'onde, un système d'échantillonnage de ladite forme d'onde comprenant un système comparateur pour permettre la comparaison dudit signal forme d'onde audit point d'échantillonnage par rapport à un signal de référence, et un système de réaction couplé entre une sortie et une entrée 15 dudit système comparateur pour fournir ledit signal de référence audit système comparateur. 2 Indicateur discriminateur de Lforme d'onde, conformément à la revendication 1, caractérisé par le fait que ledit système comparateur comporte au moins une 20 première, deuxième et une troisième entrée et au moins une sortie, un système pour le couplage fonctionnel dudit signal onde à tester sur la première entrée dudit système comparateur, un système pour intégrer le signal de sortie de ladite sortie dudit système comparateur, un système pour ren25 voyer le signal de sortie intégré depuis la sortie dudit système intégrateur sur ladite deuxième entrée dudit système comparateur pour constituer un système de boucle comparateur/ intégrateur, un système de commande pour la sélection programmable d'un point échantillonnage dans le signal forme d'onde en cours de test, un système réagissant à ladite commande pour la génération d'une séquence d'impulsions repère dont l'espacement est programmable, un système pour le couplage fonctionnel desdites impulsions repères sur ladite troisième entrée dudit système de comparateur pour échantil35 lonner à plusieurs reprises ledit système comparateur en un point choisi jusqu'à ce que ledit système de renvoi dudit signal de sortie intégré oblige le signal présent sur la deuxième entrée dudit système comparateur à osciller autour de la valeur échantillonnée du signal testé sur la première entrée, pour donner un état d'équilibre et un système conver- tisseur analogique/numérique réagissant à un état d'équilibre dans ledit système de boucle comparateur/intégrateur se produisant lorsque le signal de sortie intégré oscille autour de la valeur échantillonnée pour lire ladite valeur et la convertir en une valeur numérique équivalente du point d'amplitude lu en vue de mémorisation, traitement logiciel et analyse par na il (-11 atelir 3 Indicateur discriminateur de forme 10 d'onde selon la revendication 2, caractérisé en ce que ledit système de commande comporte un système calculateur numérique pour le traitement commandé par logiciel desdits équivalents numériques desdites valeurs échantillonnées et pour la mémorisation de la valeur numérique équivalente de temps et des 15 points d'amplitude échantillonnés en vue d'analyse ultérieure. 4 Indicateur discriminateur de forme d'onde selon la revendication 3, caractérisé en ce que ladite commande contient de plus un système de retard programmable commandé par logiciel de calculateur qui réagit à ladite source 20 de signal de forme d'onde examiné, pour choisir le point de temps pour lequel ledit signal est échantillonné et pour générer un signal de sortie correspondant. Indicateur discriminateur de forme d'onde selon revendication 4, caractérisé en ce que ledit sys25 tème réagissant audit système de commande pour la génération de ladite séquence d'impulsions repères étroites avec phase programmable par rapport à la forme d'onde de test contient un système qui réagit audit système de retard programmable et audit point test choisi pour lequel ledit signal de forme d'onde 30 doit être échantillonné pour la génération desdites impulsions repère, ledit système de génération d'impulsions repères contenant un système de circuit différenciateur pour la conversion du bord montant de ladite sortie de signal retard en une impulsion relativement étroite allant dans le sens positif ainsi 35 qu'un système de circuit transfert de niveau pour le transfert de ladite impulsion relativement étroite en une impulsion de niveau compatible pour l'échantillonnage de la troisième entrée dudit système comparateur. 6 Indicateur discriminateur de forme 40 d'onde, selon revendication 5, caractérisé en ce que ladite source de signaux forme d'onde contient un dispositif en cours de test pour sortir ledit signal forme d'onde 7 Indicateur discriminateur de forme d'onde, selon revendication 6, caractérisé en ce que ladite source de signaux de forme d'onde contient un système de génération de l'excitation test pour l'excitation dudit dispositif en cours de test et pour le chronométrage dudit système de retard programmable. 8 Indicateur discriminateur de forme d'onde selon revendication 6, caractérisé en ce que ladite source de signaux de forme d'onde contient un signal de forme d'onde extérieur en temps réel ainsi qu'un système réagissant audit signal extérieur pour le déclenchement, sur une partie de ce signal en vue de la synchronisation dudit système de retard programmable. 9 Indicateur discriminateur de forme d'onde selon revendication 6, caractérisé en ce que ladite source de signaux de forme d'onde contient un signal de forme 20 d'onde extérieur en temps réel, ainsi qu'un système de boucle à blocage de phase pour blocage sur ledit signal de forme d'onde extérieur et pour en dériver un premier signal destiné à la synchronisation dudit système de retard programmable avec ledit premier signal pour la génération desdites impulsions pour l'échantillonnage du signal forme d'onde sur la première entrée dudit système comparateur. Indicateur discriminateur de forme d'onde selon revendication 2, caractérisé en ce que ledit système convertisseur analogique/numérique contient un volt30 mètre programmable. 11 Indicateur discriminateur de forme d'onde selon revendication 2 caractérisé en ce que ledit système comparateur contient un comparateur à verrouillage ayant un niveau d'entrée analogique et un niveau de sortie, ledit comparateur à verrouillage cnntenant aussi une première entrée de signaux, une deuxième entrée de référence et une troisième entrée de validation verrouillage pour la synchronisation du comparateur à verrouillage pour échantillonner le signal de forme d'onde sur l'entrée de conversion, ladite opération de 40 verrouillage se faisant au niveau d'entrée analogique dudit système comparateur ayant une bande passante relativement importante et une amplification relativement modérée pour garantir que ladite entrée de validation de verrouillage sera bien déclenchée par le front d'impulsions desdits échantillonnage en vue de diminuer de façon importante le temps d'ouverture effectif dudit système comparateur et la sortie dudit système d'intégration est renvoyée à l'entrée de référence du comparateur à verrouillage pour comparaison avec le signal de 10 forme d'onde sur l'entrée signal du comparateur à verrouillage pour former ladite boucle comparateur/intégrateur 12 Indicateur discriminateur de forme d'onde, selon revendication 2, caractérisé en ce que ledit système d'intégration de la sortie dudit comparateur contient un amplificateur opérationnehui a une entrée de conversion, une entrée non-conversion et une sortie intégrateur, ledit système d'intégration comportant de plus un condensateur d'intégration couplé fonctionnellement entre ladite entrée de conversion dudit amplificateur opérationnel et ladite sortie intégrateur en vue de constituer un intégrateur de signaux, ledit système de comparateur à verrouillage contenant un comparateur à verrouillage présentant une première entrée signaux pour recevoir le signal forme d'onde à tester, une deuxième entrée de référence pour recevoir le retour dudit signal intégré depuis ladite sortie intégrateur par le circuit de retour dans ladite boucle convertisseur/intégrateur, ledit comparateur à verrouillage contenant aussi une première entrée de conversion et une deuxième sortie non conversion et un système pour le couplage opéra30 tionnel de ladite entrée de validation de verrouillage àla sortie dudit système de génération d'impulsions repères pour la synchronisation dudit comparateur à verrouillage en vue d'échantillonner à plusieurs reprises le signal forme d'onde d'entrée sur l'entrée signaux jusqu'à ce qu'il y ait un état 35 d'équilibre dans ladite boucle comparateur/intégrateur et que la boucle se stabilise et un premier système pour le couplage opérationnel de ladite entrée de conversion dudit système opérationnel amplificateur/intégrateur, ledit premier système de couplage contenant un système pour le filtrage préliminaire 40 du signal à partir de la sortie de conversion du comparateur à verrouillage pour diminuer et émousser les crêtes de signaux ainsi qu'un système résistif pour contr 8 ler le niveau de l'intensité d'entrée fournie à l'entrée de conversion de 5 l'ensemble intégrateur/amplificateur, et par là, la pente de l'intégration, ce qui améliore très fortement la précision de l'opération d'intégration quelles que soient la vitesse du signal de forme d'onde et les autres caractéristiques. 13 Indicateur discriminateur de 10 forme d'onde selon revendication 12, caractérisé en ce que le premier système de couplage opérationnel contient un système résistif couplé entre la sortie de conversion dudit comparateur à verrouillage et la source de potentiel négatif pour abaisser le niveau du signal sur la sortie de conversion du15 dit comparateur à verrouillage. 14 Indicateur discriminateur de forme d'onde de la revendication 12, caractérisé en ce que ladite boucle comparateur/intégrateur contient un 2 ème sys tème pour le couplage opérationnel de ladite deuxième entrée 20 non conversion dudit comparateur à verrouillage sur l'entrée non conversion dudit système amplificateur/intégrateur, ledit deuxième système de couplage contenant un système de filtrage préliminaire du signal sur l'entrée non conversion du comparateur de verrouillage en vue de diminuer et émousser 25 les crêtes de signaux et il contient de plus un système résistif pour le contrôle du niveau de l'intensité d'entrée sur l'entrée non-conversion de l'intégrateur/amplificateur opérationnel pour améliorer la précision de l'intégration. Indicateur discriminateur de 30 forme d'onde selon la revendication 14, caractérisé en ce qu'il contient un système résistif couplé entre la sortie non inversion du comparateur deverrouillage et ladite source de potentiel négatif pour abaisser le niveau du signal sur la sortie non conversion dudit comparateur à verrouillage. 16 Indicateur discriminateur de forme d'onde selon la revendication 12, caractérisé en ce que ladite boucle de retour allant de la sortie de l'amplificateur opérationnel à la deuxième entrée de référence du comparateur à verrouillage contient un système de filtre RC pour 40 prévenir l'oscillation du signal de sortie de l'intégrateur/ amplificateur chaque fois que le comparateur à verrouillage commute lorsque l'entrée de validation du verrouillage est échantillonnée, elle contient aussi un système résistif pour 5 transmettre le courant de retour tout en limitant les crêtes en vue d'améliorer le fonctionnement de l'intégrateur/amplificateur opérationnel et dbnpêcher la sonnerie 17 Indicateur discriminateur de forme d'onde selon la revendication 12, caractérisé en ce 10 que ladite boucle de retour contient un système suiveur de tension de l'amplificateur opérationnel en vue de tamponner la sortie de l'intégrateur/amplificateur opérationnel. 18 Indicateur discriminateur de forme d'onde selon revendication 17, caractérisé en ce que ladite boucle de retour contient de plus un système diviseur de tension pour fixer un faceur de gain dans la boucle de l'ensemble comparateur/intégrateur. 19 Indicateur discriminateur de forme d'onde selon revendication 18, caractérisé par le fait 20 que ladite boucle de retour contient encore un système de filtre RC pour émousser les crêtes de courant dans le signal de sortie de l'intégrateur/amplificateur en vue d'améliorer encore le fonctionnement du système. Indicateur discriminateur de 25 forme d'onde selon revendication 18, caractérisé par le fait que ledit facteur de gain est fixé selon un rapport d'environ 10:1. 21 Indicateur discriminateur de forme d'onde selon revendication 2, caractérisé par le fait 30 que ledit système intégrateur contient un amplificateur opérationnel possédant une entrée conversion, une entrée nonconversion et une sortie intégrateur, il contient de plus un condensateur d'intégration couplé opérationnellement entre ladite entrée de conversion dudit amplificateur opé35 rationnel et ladite sortie intégrateur pour constituer un système intégrateur amplificateur opérationnel; ledit système comparateur contenant un comparateur à verrouillage présentant une premiere entrée de signaux pour la réception dudit signal de forme d'onde à tester, une deuxième entrée de ré40 férence pour la réception d'un signal de retour provenant de la sortie du système intégrateur/amplificateur opérationnel, tout en formant une boucle comparateur/intégrateur; et une troisième entrée de validation verrouillage; ledit compa5 rateur à verrouillage comportant une sortie comparateur et un système de couplage opérationnel entre l'entrée de validation de verrouillage et la sortie dudit système de génération des impulsions repères, pour synchroniser ledit comparateur à verrouillage en vue del'échantillonnage dudit signal de forme d'onde d'entrée au temps programmable jusqu'à ce qu'il y ait équilibre dans la boucle comparateur/intégrateur et que la boucle se stabilise; un système pour la lecture de la valeur définitive une fois la boucle stabilisée et ledit système pour couplage opérationnel de ladite sortie de comparateur à 15 verrouillage sur l'entrée de conversion dudit système intégrateur/amplificateur opérationnel, il comprend aussi un système de filtrage préliminaire du signal de sortie du comparateur à verrouillage en vue de diminuer et d'émousser les crêtes de signaux; il comprend encore un système résistif pour controler le niveau du courant d'entrée sur l'entrée de conversion de l'intégrateur/amplificateur opérationnel, et, par là, pour contrôler la pente du processus d'intégration, ce qui améliore très fortement la précision d'ensemble de l'opération de tests. 22 Indicateur discriminateur de forme d'onde selon revendication 21 caractérisé en ce que le système de couplage contient aussi un système résistif connecté opérationnellement entre la sortie du comparateur a verrouillage et une source de potentiel négatif pour abaisser 30 le signal de sortie. 23 Indicateur discriminateur de forme d'onde selon la revendication 21, caractérisé en ce que la boucle de retour entre la sortie intégration de l'amplificateur opérationnel et l'entrée de référence du comparateur 35 à verrouillage contient un système de filtre RC pour prévenir les oscillations dudit signal de sortie d'amplificateur opérationnel lorsque ledit comparateur à verrouillage commute à mesure quel'entrée de validation du verrouillage est échantillonnée, et pour empêcher les perturbations sur la sortie 40 intégrateur qui pourraient résulter de la commutation sur l'entrée comparateur; il contient de plus un système pour faire passer le courant de retour en vue d'éliminer les crêtes de courant dans la boucle de retour et améliorer ainsi l'en5 semble de l'intégration en évitant la sonnerie. 24 Indicateur discriminateur de forme d'onde selon revendication 2, caractérisé en un système comparateur et un système intégrateur comprenant un dispositif de boucle comparateur/intégrateur amélioré, y compris un 10 comparateur avec entrée de signaux, entrée de référence, entrée de validation verrouillage, sortie comparateur et un ampliecateur opérationnel comportant une entrée de conversion, une entrée nonconversion et une sortie amplificateur opérationnel, un système condensateur intégrateur couplé entre 15 ladite entrée de conversion dudit amplificateur, et ladite sortie de l'amplificateur pour former un système intégrateur amplificateur opérationnel, un système de couplage de ladite sortie comparateur à ladite entrée de conversion amplif Lcateur, un système pour la fourniture d'un signal de réfé20 rence à ladite entrée amplificateur non-conversion, un système pour la synchronisation de l'entrée de validation de verrouillage dudit comparateur à verrouillage pour la validation dudit comparateur en vue d'échantillonner le signal de forme d'onde présent sur l'entrée signaux du comparateur en 25 un point d'échantillonnage donné jusqu'à ce que l'on ait atteint un état d'équilibre dans la boucle comparateur/intégrateur et un système de boucle de retour pour le couplage operationnel de la sortie de l'amplificateur surl'entrée de référence du système comparateur pour former ladite boucle 30 intégrateur/comparateur et obliger ladite-entrée de référence dudit comparateur à égaler la valeur échantillonnée de la forme d'onde d'entrée sur l'entrée signaux du comparateur pour donner des conditions d'équilibre et permettre à la boucle comparateur/intégrateur de se stabiliser et permettre 35 la lecture de la valeur en équilibre, l'amélioration comportant: ledit système couplage y compris un système de préfiltre disposé entre la sortie dudit comparateur à verrouillage et l'entrée de conversion dudit amplificateur opérationnel pour émousser les crates de signaux et autres, et 40 un système résistif couplé opérationnellement entre ledit système de pré-filtre et l'entrée conversion dudit système amplificateur opérationnel pour établir le courant d'entrée et contrôler la pente dudit intégrateur. 25 Indicateur discriminateur de forme d'onde selon revendication 24 caractérisé en ce que ledit comparateur à verrouillage comporte un étage d'entrée analogique et un étage de sortie avec la fonction verrouillage se produisant au niveau d'entrée analogique, qui a un gain re10 lativement modéré et une bande passante relativement importante pour éliminer dans une large mesure les retards de propagation et les limitations de bande passante à l'étage de sortie forte amplification de manière à ne pas introduire d'erreur dans la précision de la mesure, ladite entrée de validation de verrouillage comportant les moyens nécessaires pour obtention d'un déclenchement par front d'impulsions du verrouillage de manière à diminuer très sensiblement le temps d'ouverture et améliorer encore le fonctionnement du présent système. 26 Indicateur discriminateur de forme d'onde selon revendication 24 caractérisé en ce que ledit système de couplage contient aussi un système de résistance chutrice opérationnellement couplé entre la sortie dudit comparateur à verrouillage et une source de potentiel né25 gatif. 27 Indicateur discriminateur de forme d'onde selon revendication 24, caractérisé en ce que ledit système de pré-filtre contient une première résistance filtre dont l'une des bornes est couplée à ladite sortie comparateur à verrouillage et ledit système résistif comprenant une deuxième résistance en série avec ladite première résistance et ayant l'une de ses bornes couplée à la borne opposée de ladite première résistance filtre, et l'autre borne étant couplée à l'entrée conversion de l'intégrateur/amplifi35 cateur opérationnel et ledit système de préfiltre contient aussi le condensateur de filtrage couplé entre la jonction de la première et de la deuxième résistance et la terre, l'action combinée des deux résistances et du condensateur filtre améliorant fortement le fonctionnement d'ensemble de l'intégration et permettant d'utiliser des appareils plus ra- pides etc 28 Indicateur discriminateur de forme d'onde selon revendication 27, caractérisé par un système ré5 sistif supplémentaire qui est couplé entre la sortie dudit intégrateur amplificateur opérationnel et l'entrée de référence dudit comparateur à verrouillage pour émousser très fortement les crêtes de signaux de retour et autres, pour empêcher les oscillations sur la sortie de l'intégrateur/amplificateur pou10 vant se produire lorsque le comparateur à verrouillage est échantillonné par une impulsion sur ladite entrée de verrouillage et pour empêcher les sonneries. 29 Indicateur discriminateur de forme d'onde selon revendication 28 caractérisé en ce que ledit en15 semble de systèmes de filtrage et lesdits système résistifs contiennent urepremière résistance ayant une borne couplée à la sortie de l'intégrateur amplificateur opérationnel; une deuxième résistance couplée entre l'autre borne de la première résistance et l'entrée de référence dudit comparateur à ver20 rouillage en vue de constituer une boucle de retour et un condensateur couplé entre la jonction des deux premières résistances et la terre. Indicateur discriminateur de forme d'onde selon revend 27 dont ladite boucle de retour contient 25 un système suiveur de tension sur l'amplificateur opérationnel qui possède au moins une de ses entrées couplée sur la sortie dudit amplificateur pour tamponner la sortie de l'intégrateur amplificateur opérationnel pour prévenir les crêtes de courant et autres; un système diviseur de tension pour fixer un 30 facteur d'amplification sur l'ensemble de la boucle comparateur/intégrateur et un système de filtrage pour mieux lisser le signal de retour et améliorer la précision d'ensemble de l'intégration du présent système. 31 Indicateur discriminateur de forme 35 d'onde selon revend 26 dontledit comparateur est un comparateur à verrouillage et la sortie dudit comparateur contient une première sortie de conversion et une deuxième sortie nonconversion, un premier système de couplage étant disposé entre l'entrée conversion dudit comparateur à verrouillage et l'entrée conversion dudit intégrateur amplificateur opération- nel, et un deuxième système de couplage étant disposé entre la sortie nonconversion dudit comparateur à verrouillage et l'entrée non-conversion dudit intégrateur amplificateur opé5 rationnel, lesdits premier et deuxième systèmes de couplage étant substantiellement identiques et chacun comportant un système filtre couplé à sa sortie comparateur à verrouillage correspondante pour émousser le signal de sortie en vue de prévenir les crêtes de courant et autres,; un système résis10 tif couplé fonctionnellement entre ledit système de filtre et une entrée amplificateur opérationnelle correspondante pour la fixation du niveau de courant passant sur l'intégrateur pour en déterminer la pente 32 Indicateur discriminateur de 15 forme d'onde selon revendication 31 caractérisé en ce que chacun desdits systèmes de filtre contient un filtre RC comprenant un système permettant d'augmenter ou de diminuer de façon sélective les valeurs d'au moins l'une de ladite résistance et ladite capacité, respectivement. 33 Indicateur discriminateur de forme d'onde selon revendication 32, caractérisé en ce que ledit système résistif comprend aussi un système permettant de faire varier de façon sélective la valeur dudit système résistif pour contrôler de manière sélective la pente de l'in25 tégrateur 34 Indicateur discriminateur de forme d'onde selon revendication 32, caractérisé en ce que ledit système de filtre contient une première résistance de filtre ayant l'une de ses bornes couplée à la sortie conver30 sion du comparateur à verrouillage; ledit système résistif contenant une deuxième résistance dont l'une des bornes est couplée à la borne opposée de la première résistance filtre l'autre borne étant couplée sur l'entrée de conversion de l'intégrateur amplificateur opérationnel et ledit système de 35 filtre contenant de plus un condensateur couplé entre la jonction des deux résistances et la terre. Indicateur discriminateur de forme d'onde selon revendication 34 caractérisé en ce que chacune des/ites premières résistances de filtre contient un 40 système pour la commutation sélective de résistance supplé- mentaires en série et parallèles en vue d'en modifier sélectivement la valeur; ladite seconde résistance contient un système pour la commutation sélective de valeurs supplément5 aires de résistances en série et parallèlespour en modifier sélectivement la valeur et ledit condensateur contient un système pour la commutation sélective de capacités supplémentaires en série et parallèlespour en modifier sélectivement la valeur. 36 Indicateur discriminateur de forme d'onde selon revendication 31, caractérisé en ce que ladite boucle de retour contient un système filtre et un système résistif pour la filtration des crêtes de signaux et autres dans le circuit de retour, et pour éviter les oscilla15 tions sur la sortie de l'intégrateur amplificateur opérationnel qui pourraient se produire lorsque le comparateur à verrouillage est commuté par les impulsions repère sur l'entrée de validation de verrouillage, et pour améliorer le fonctionnement de l'ensemble et éviter la sonnerie. 37 Indicateur discriminateur de forme d'onde selon revendication 36 caractérisé en ce que ledit ensemble de filtre et système résistif contient une première résistance dont l'une des bornes et connectée sur la sortie de l'intégrateur amplificateur opérationnel, une deu25 xième résistance dont l'une des bornes est connectée sur l'autre borne de la première résistance, l'autre borne étant connectée sur l'entrée de référence du comparateur à verrouillage, un condensateur couplé fonctionnellement entre la jonction des deux premières résistances et la terre. 38 Indicateur discriminateur de forme d'onde selon revendication 24, caractérisé en ce que ladite boucle de retour contient un système suiveur de tension sur l'amplificateur opérationnel pour tamponner la sortie del'intégrateur amplificateur opérationnel, ledit sui35 veur de tension présentant une entrée de conversion, une entrée non-conversion et une sortie de suiveur de tension amplificateur opérationnel, la sortie de 1 'intégrateur amplificateur opérationnel étant couplée sur l'entrée non Qcnversion de suiveur de tension amplificateur et l'entrée de conversion du suiveur de tension amplificateur étant couplée à la sortie dudit suiveur de tension amplificateur; ledit système de boucle de retour contenant de plus un système de division de tension couplé fonctionnellement entre ladite sortie de sui5 veur de tension amplificateur et l'entrée de référence du comparateur à verrouillage pour fixer un facteur de gain sur l'entrée de référence du comparateur de verrouillage. 39 Indicateur discriminateur de forme d'onde selon revendication 38, caractérisé en ce que ledit gain pour l'ensemble de la boucle comparateur/intégrateur est approximativement égal à 10; ladite boucle de retour contenant un système de filtre pour émousser davantage les crêtes de signaux dans la boucle de retour, ledit système diviseur de tension et ledit système filtre contenant unepre15 mière résistance multi-fonctions dont l'une des bornes est couplée à la sortie dudit système suiveur de tension amplificateur et l'autre borne est couplée sur l'entrée de référence du comparateur à-verrouillage, une résistance division de tension couplée entre la deuxième borne de la résistance 20 multi-fonctions et terre et un condensateur de filtrage en parallèle avec ladite résistance division de tension et couplée fonctionnellement entre la deuxième borne de ladite résistance multi-fonctions et la terre Indicateur discriminateur de 25 forme d'onde selon revendication 1, caractérisé par un système permettant la mesure précise des différents paramètres sur un dispositif test, comme par exemple: temps de stabilisation d'un convertisseur rapide numérique/analogique, par un système de calculateur numérique pour mémoriser les va30 leurs échantillonnages chiffrées, pour le traitement par programme et l'analyse des valeurs échantillonnées et pour des commandes exécutées par logiciel en vue de contrôler le procédé de mesures; par un système de génération des signaux d'excitation test; un système de sélection de polarité réa35 gissant auxdits signaux d'excitation et à un premier ordre émis par le calculateur de générer un signal de sélection de polarité en vue de commuter le dispositif testé, de façOn sélective à zéro ou à pleine échelle; un système de translation TTL à ECL pour convertir ledit signal de sélection de pola40 rité en une valeur ECL pour que le dispositif testé sorte un signal de forme d'onde; un système de ligne à retard recevant les données d'entrée par un calculateur numérique et réagissant auxdits signaux dexcitation test pour convertir le bord montant de la sortie de la ligne à retard en une impulsion positive; un système différenciateur réagissant à ladite impulsion positive pour produire un signal de repère; ledit système comparateur comprenant un système boucle comparateur/intégrateur comprenant un comparateur à verrouillage 10 présentant une entrée de signaux pour'recevoir ladite sortie de signal forme d'onde émis par ledit dispositif examiné, une entrée de référence, une entrée de validation verrouillage, une sortie non conversion, une sortie conversion et un amplificateur opérationnel ayant une entrée conversion, une 15 entrée non-conversion, une sortie amplificateur opérationnel et un condensateur d'intégration couplé entre ladite entrée conversion et ladite sortie amplificateur opérationnel pour constituer un intégrateur amplificateur opérationnel, la sortie dudit intégrateur étant renvoyée sur l'entrée de réfé20 rence dudit comparateur à verrouillage pour former ledit système de boucle comparateur intégrateur, ledit système de boucle réagissantaudit signal de forme d'onde à échantillonner fourni à ladite entrée de signaux dudit comparateur à verrouillage et audit signal de repère du comparateur fourni 25 à ladite entrée devalidation de verrouillage pour le contr 8 le sélectif de l'échantillonnage desdits signaux de forme d'onde d'entrée, à des temps commandés par le calculateur, ledit système boucle comparateurintégrateur obligeant ledit signal de renvoi sur l'entrée de référence du comparateur à ver30 rouillage à égaler la valeur du signal de forme d'onde échantillonné sur l'entrée signal du comparateur à verrouillage jusqu'à ce que l'équilibre soit atteint et que le système de boucle se stabilise; et un système convertisseur analog numérique réagissant à une deuxième ordre du calculateur pour 35 la lecture de la valeur finale sur la sortie intégrateur lorsque la boucle est stabilisée et la conversion de cette valeur en son équivalent numérique avec transfert du signal d'échantillonnage chiffré audit calculateur numérique en vue de la mémorisation ou du traitement ultérieur du signal ou autre. 40 41 Indicateur discriminateur de forme d'onde selon la revendication 40, caractérisé en ce que le système de génération des signaux excitation test comporte une horloge. 42 Indicateur discriminateur de forme d'onde selon revendication 41 caractérisé par le fait que ledit système horloge contient un oscillateur à contr 6 le de tension pour la génération d'un premier signal horloge et un système de basculeur réagissant audit premier si10 gnal horloge pour la génération d'un second système horloge. 43 Indicateur discriminateur de forme d'onde selon revendication 40 caractérisé en ce que ledit système de sélection de polarité contient un système de créneau logique exclusif OU 44 Indicateur discriminateur de forme d'onde selon revendication 40, caractérisé en ce que ledit système de transfert TTL à ECL contient un translateur TTL-ECL, un système de verrouillage couplé fonctionnellement à la sortie dudit système de verrouillage et un réseau de 20 décalage de niveau comprenant plusieurs circuits résistifs pour décalage de niveau sur la sortie dudit système tampon. Indicateur discriminateur de forme d'onde selon revendication 44 caractérisé en ce que ledit dispositif en cours de test contient un convertisseur à 12 bits numérique/analogique, chaque entrée, à l'exception de l'entrée du bit plus significatif, contenant l'un des circuits résistifs pour décalage de niveau, la position du bit le plus significatif dudit dispositif en cours de test étant couplée fonctionnellement pour recevoir ledit signal de sé30 lection de priorité pour une commutation sélective dudit dispositif testé selon les ordres du calculateur numérique. 46 Indicateur discriminateur de forme d'onde selon revendication 40 caractérisé en ce que ladite ligne à retard contient une ligne à retard programma35 ble 8 bits. 47 Indicateur discriminateur de forme d'onde selon revendication 40 caractérisé par le fait que lesdits moyens différenciateurs contiennent un créneau logique Non-Et avec une première et une deuxième entrée, et 40 une sortie créneau Non-Et, un premier onduleur étant fonc- tionnellement couplé à la sortie dudit système de ligne à retard et une sortie onduleur étant fonctionnellement couplée à ladite première entrée de créneau Non-Et, ladite deuxième entrée de créneau Non-Et étant fonctionnellement couplée directement à la sortie dudit système de ligne à retard, un deuxième onduleur ayant son entrée fonctionnellement couplée à la sortie dudit créneau Non-Et et sa sortie fonctionnellement couplée pour produire une impulsion repère. 48 Indicateur discriminateur de forme d'onde selon revendication 47 caractérisé par un système résistif pour le transfert dudit signal d'impulsions repère à des niveaux ECL permettant son utilisation sous forme de signal repère comparateur. 49 Indicateur discriminateur de forme d'onde selon revendication 40, caractérisé en ce que ledit système boucle comparateur/intégrateur contient un système fonctionnellement couplé dans ledit circuit de retour, ledit système de couplage de retour comprenant un sys20 tème filtre "T" pour prévenir les perturbations sur la sortie intégrateur qui seraient causées par la commutation du comparateur à verrouillage à chaque signal repère, et par commutation sur l'entrée signal. Indicateur discriminateur de 25 forme d'onde selon revendication 40, caractérisé en ce que ledit système de boucle comparabtr/intégrateur contient un système couplé dans ledit circuit de retour, ledit système de couplage comprenant un système de suivi de tension amplificateur opérationnel, un système diviseur de tension, un système 30 de filtrage, l'ensemble desdits systèmes suiveurs de tension de l'amplificateur opérationnel, desdits systèmes diviseurs de tension, et desdits systèmes de filtrage en vue d'éliminer les perturbations sur la sortie de l'intégrateur amplificateur opérationnel qui sont normalement produites par 35 la commutation du comparateur à verrouillage sous l'action des signaux repères dudit comparateur qui contrôlent l'échantillonnage du signal d'entrée, émoussant largement les crêtes de signaux, définissant un facteur d'amplification pour l'ensemble de la boucle comparateur/intégrateur, et tamponnant 40 le circuit de retour pour améliorer davantage encore le fonctionnement du système et la précision. 51 Indicateur discriminateur de forme d'onde selon revendication 50, caractérisé en ce que ledit système suiveur de tension amplificateur opérationnel contient un amplificateur opérationnel ayant une entrée de conversion, une entrée de non-conversion et une sortie, l'entrée de conversion dudit système suiveur de tension de l'amplificateur opérationnel étant directement couplesur la sor10 tie de l'intégrateur et l'entrée non-conversion dudit système suiveur de tension amplificateur étant directement couplée sur la sortie de l'amplificateur, ledit système diviseur de tension étant fonctionnellement couplé entre la sortie dudit système suiveur de tension de l'amplificateur et l'entrée de référence du comparateur à verrouillage, et ledit système de filtre étant aussi fonctionnellement couplé entre la sortie dudit système suiveur de tension et l'entrée de référence dudit comparateur à verrouillage. 52 Indicateur discriminateur de 20 forme d'onde selon revendication 40, caractérisé par un premier système de couplage fonctionnel de la sortie conversion dudit comparateur à verrouillag e sur l'entrée conversion dudit intégrateur amplificateur opérationnel; par un deuxième système de couplage fonctionnel de la sortie non25 conversion dudit comparateur à verrouillage sur l'entrée nonconversion dudit intégrateur amplificateur opérationnel, et un système de filtre "T" modifié dans le premier et le second système de couplage pour la filtration des crêtes de signaux, pour le réglage du niveau du courant d'intégration et pour le contr$le de la pente de l'intégrateur ainsi que pour améliorer la précision d'ensemble du système pour permettre le fonctionnement même dans le cas de dispositif à grande vitesse. 53 Indicateur discriminateur de forme d'onde, selon revendication 52 caractérisé en ce que 35 chacun desdits systèmes T filtre modifiés comprend une première résistance de pré-filtrage dont une borne est fonctionnellement couplée à une sortie comparateur, une deuxième résistance ayant sa première borne fonctionnellement couplée à l'entrée conversion de l'intégrateur amplificateur opéra40 tionnel, un système pour le couplage fonctionnel entre elles des secondes bornes desdites première et seconde résistances et un condensateur de pré-filtrage fonctionnellement couplé entre les secondes bornes desdites première et seconde résis5 tances et la terre. 54 Indicateur discriminateur de forme d'onde selon revendication 53, caractérisé en ce que chacun desdits premier et deuxième systèmes de couplage fonctionnels contient une résistance fonctionnellement cou10 plée entre la sortie correspondante dudit comparateur à verrouillage et une source de potentiel négatif pour abaisser la valeur de ladite sortie. Indicateur discriminateur de forme d'onde selon revendication 52, caractérisé en ce que chacun desdits systèmes defiltrage T modifié comprend un premier système résistif, un deuxième système résistif et un système capacitif, chacun d'eux pouvant varier en valeur en vue d'optimiser la performance du système. 56 Indicateur discriminateur de 20 forme d'onde selon revendication 52 caractérisé en ce que chacun des systèmes de filtre T ainsi modifié comprend une troisième, quatrième, cinquième et sixième résistances, et un deuxième et troisième condensateurs, ledit indicateur contenant encore un premier système de commutation pour la com25 mutation fonctionnelle de ladite troisième résistance en série avec ladite première résistance, un deuxième système commutation pour la commutation fonctionnelle de ladite quatrième résistance en parallèle avec ladite première résistance un troisième systèmecommutation pour la commutation fonction30 nelle de ladite cinquième résistance en série avec ladite deuxième résistance, un quatrième système de commutation pour la commutation fonctionnelle de ladite sixième résistance en parallèle avec ladite deuxième résistance, un cinquième système de commutation pour la commutation fonction35 nelle dudit deuxième condensateur en parallèle avec ledit premier condensateur, et un sixième système de commutation pour la commutation fonctionnelle dudit troisième condensateur en série avec ledit premier condensateur, ce qui permet la modification sélective de toutes les valeurs des paramètres dudit 40 système de filtre T dans chacun desdits premier et deuxième circuits de couplage grâce à la commutation de systèmes supplémentaires capacitifs et résistifs en parallèle ou en série. 57 Indicateur discriminateur de forme d'onde selon revendication 56, caractérisé par le fait qu'au moins l'une desdites troisième, quatrième, cinquième et sixième résistances, et lesdits deuxième et troisième condensateurs peuvent varier de façon sélective. 58 Indicateur discriminateur de forme d'onde selon revendication 57, caractérisé en ce que chacun desdits sytèmes de commutation peut être commandé par ordre émis par le calculateur. 59 Indicateur discriminateur de 15 forme d'onde selon revendication 49, caractérisé en ce que ladite entrée de validation de verrouillage dudit comparateur à verrouillage contient une résistance fonctionnellement couplée entre ladite entrée signal repère du comparateur et une source de potentiel négatif. 60 Indicateur discriminateur de forme d'onde selon revendication 40, caractérisé par un système retard couplant fonctionnellement lesdits signaux d'excitation test audit système translateur TTL à ECL, pour la génération d'un intervalle de temps en vue de compenser automati25 quement le retard échantillonnage et autres. 61 Indicateur discriminateur de forme d'onde selon revendication 60, caractérisé en ce que ledit système de retard contient plusieurs onduleurs couplés en série disposés fonctionnellement entre la sortie d'excitation 30 test et une entrée dudit système translateur. 62 Indicateur discriminateur de forme d'onde selon revendication 40, caractérisé en ce que ledit convertisseur analogique/numérique contient un voltmètre programmable. 63 Indicateur discriminateur de forme d'onde selon revendication 40, caractérisé par un système de barre omnibus pour instrument IEEE 488, couplé fonctionnellement sur la sortie dudit système de conversion analogique/nîmerique audit système calculateur numérique pour le transfert de la valeur chiffrée du signal échantillonnage de forme d'onde en vue de mémorisation, traitement, analyse et autres 64 Indicateur discriminateur de forme d'onde selon revendication 1, caractérisé par un système permettant le test dynamique d'un amplificateur échantillonneur/bloqueur rapide, pour la mesure de paramètres tels que le temps de saisie, le retard à l'ouverture, le temps de stabilisation échantillonnage/blocage, l'amplitude des transitoires, la fréquence de balayage, le décalage échantillonnage/ 10 blocage, le rejet d'entrée en mode blocage, le temps de montée, et autres, comprenant: un système calculateur numérique pour la mémorisation des valeurs de test, pour la génération d'ordres programmables et pour le traitement et l'analyse par logiciels des mesures de tests et autres, ledit système calculateur nu15 mérique sortant un mot de commande de sélection de retard à 16 bits qui donne la valeur exacte du retard souhaité; un système de génération de signaux d'horloge permettant "n" réglages approximatifs du retard pour zéro à "m" nanosecondes; un système de compteur binaire à 8 bits pour le comptage desdits si20 gnaux d'horloge produits et leur mémorisation, ledit système calculateur comprenant un système comparateur de grandeurs pour la comparaison du compte mémorisé dans ledit système compteur binaire, avec les 8 bits supérieurs de la sortie du mot de commande de sélection de retard à 16 bits émis par le25 dit calculateur et réagissant à l'égalité entre les deux nombres-pour générer un signal d'égalité comparaison haut; un système ligne à retard programmable pour la mémorisation des 8 bits bas du mot Je commande de sélection du retard à 16 bits émis par le calculateur digital, ledit système de ligne à re30 tard programmable réagissant au front d'ondes dudit signal égalité au comparateur haut pour appliquer un réglage de retard fin au signal de retard approximatif, en utilisant les 8 bits inférieurs du mot de commande de sélection de retard à 16 bits mémorisé et pour générer un signal de retard commandé par calculateur signalant cette condition; système différenciateur réagissant à ladite commande de retard émise par le calculateur pour former une impulsion positive relativement étroite; système de réduction pour transférer l'impulsion positive relativement étroite de niveau TTL au niveau ECL cor40 respondant avec génération d'un signal repère comparator; un système de registre à décalage pour diviser la fréquence desdits signaux d'horloge, en vue de générer de premiers signaux d'excitation test onde carrée présentant une période 5 de "x" microsecondes et un second signal de registre à décalage retardé de "y" nanosecondes;un systèmepourretarder ledit premier signal excitation test onde carrée; un système réagissant audit premier signal retardé d'excitation test onde carrée et à un premier ordre calculateur numérique pour la 10 génération d'un ordre de sélection de polarité onde carrée; un système générateur d'onde carrée à stabilisation rapide, réagissant audit ordre de sélection de polarité pour la conversion des niveaux de signaux TTL et la sortie d'un signal onde carrée + 5 V pour l'excitation dynamique dudit disposi15 tif amplificateur échantillonneur/bloqueur testé, ledit système générateur d'onde carrée réagissant à un troisième ordre calculateur numérique pour suivre lesdits signaux d'excitation test, les convertir et n'en pas tenir compte pour générer un signal continu + 5 V pour observer le signal défini20 tif échantillonné et chiffré; un système de sélection de polarité de blocage réagissant audit deuxième signal du registre à décalage et à un quatrième ordre du calculateur numérique pour la génération d'un signal de sélection de la polarité de blocage qui peut être converti, non converti ou négligé en fonction du troisième ordre dudit calculateur numérique, ledit signal de sélection de la polarité de blocage étant fourni à l'entrée de blocage dudit dispositif amplificateur échantillonneur/blocage en cours de test pour constituer les stimulations test; un système de sortie comportant 30 plusieurs système boucle intégrateur/comparateur pour l'intégration des différentes formes des valeurs échantillonnées et la génération d'un signal de valeur définitive correspondant à une de ces valeurs et un système réagissant à au moins un cinquième ordre calculateur pour la lecture de ladite va35 leur définitive choisie et sa conversion d'une forme analogique à une forme numérique en vue de mémorisation et traitement ultérieur dans ledit système calculateur. Indicateur discriminateur de forme d'onde, selon revendication 64 caractérisé en ce que le40 dit système de sortie comprend encore: un premier système de boucle comparateur/intégrateur "entrée", un deuxième système de boucle comparateur/intégrateur "erreur", un troisième système de boucle comparateur/intégrateur "sortie", un qua5 trième système de comparateur à verrouillage "blocage comparateur", chacun desdits systèmes de boucle et de comparateur contenant un comparateur à verrouillage ayant une entrée de signal pour la réception d'un signal paramètre test, une entrée de référence, une entrée de validation verrouillage, une 10 sortie de conversion et une sortie non-conversion, un premier amplificateur opérationnel d'entrée, un deuxième amplificateur opérationnel "erreur", un troisième amplificateur opérationnel sortie, chacun des premier, deuxième et-troisième amplificateurs opérationnels comprenant une entrée de conver15 sion, une entrée non conversion, une sortie intégrateur et un condensateur d'intégration fonctionnellement couplé entre ladite entrée de conversion et ladite sortie intégrateur pour constituer un onduleur amplificateur opérationnel; un premier, un deuxième et un troisième systèmes pour le couplage fonc20 tionnel de-la sortie convertie des premier, deuxième et troisième systèmes comparateur à verrouillage sur respectivement les entrées de conversion correspondantes desdits premier, deuxième et troisième intégrateurs amplificateurs; un premier, deuxième et troisième système Spour le couplage fonction25 nel de la sortie nonconversion desdits premier, deuxième et troisième systèmes de comparateur à verrouillage sur l'entrée non-conversion correspondante desdits premier, deuxième et troisième intégrateurs amplificateurs opérationnels; un premier, deuxième et troisième système de boucle de retour cou30 plantfonctionnellement les sorties intégrateurs desdits premier, deuxième et troisième intégrateurs amplificateurs opérationnels sur l'entrée de référence de chacun desdits premier, deuxième et troisième systèmes comparateurs à verrouillage, pour constituer lesdits premier, deuxième et troisième 35 systèmes de boucle; chacun desdits premier, deuxième, troisième systèmes de comparateur à verrouillage ayant son entrée de validation de verrouillage couplée fonctionnellement en vue de recevoir lesdits signaux repère de comparateur, pour l'échantillonnage du signal de forme d'onde présent sur 40 l'entrée de signal correspondante, lesdits premier, deuxième et troisième intégrateurs amplificateurs opérationnels correspondants réalisant l'intégration sur ladite valeur échantillonnée et lesdits premier, deuxième et troisième systèmesde boucle renvoyant la valeur échantillonnée intégrée sur l'entrée de référence des premier, deuxième et troisième systèmes comparateurs à verrouillage correspondants, respectivement, lesdits premier, deuxième et troisième systèmes de boucle comparateur/intégrateur obligeant la valeur intégrateur renvoyée 10 sur l'entrée de référence à égaler la forme d'onde correspondante échantillonnée sur l'entrée signal d'un premier, deuxième et troisième comparateur à verrouillage jusqu'à l'obtention d'un état d'équilibre, lorsque la sortie de l'intégrateur oscille autour de la valeur échantillonnée et que les 15 différents premier, deuxième et troisième systèmesde boucle se stabilisent; ledit amplificateur échantillonneur/bloqueur en examen comprenant une entrée analogique, une sortie analogique, une entrée de blocage et une entrée de blocage convertie; un quatrième système pour le couplage fonctionnel dudit 20 signal onde carrée sur l'entrée de signal analogique dudit E/B en examen; un cinquième système pour le couplage fonctionnel d'un noeud de fausse sommation dérivant dudit E/B en examen sur l'entrée signal dudit deuxième système comparateur; un sixième système de couplage fonctionnel dudit dispositif 25 E/B en examen à l'entrée signal dudit troisième système comparateur à verrouillage et un septième système de couplage fonctionnel dudit signal de sélection de polarité de blocage sur l'entrée dudit quatrième système comparateur à verrouillage. 66 Indicateur discriminateur de forme d'onde selon revendication 65 caractérisé en ce que ledit système de sélection de ladite valeur définitive comprend un système multiplexeur analogique avec première, deuxième, troisième et quatrième entrées couplées fonctionnellement sur 35 la sortie dudit premier intégrateur amplificateur opérationnel, ledit deuxième intégrateur amplificateur opérationnel, ledit trcsième intégrateur amplificateur opérationnel et le dit quatrième système comparateur à verrouillage, ledit système multiplexeur analogique réagissant à un cinquième ordre 40 numérique pour la sélection de la sortie de valeur définitive pour transformation analogique/numérique à un instant donné. 67 Indicateur discriminateur de forme d'onde selon revendication 66 caractérisé en ce que le système de conversion analogique/numérique contient un voltmètre programmable pour la conversion d'un signal d'entrée analogique indiquant une valeur définitive choisie en son équivalent numérique. 68 Indicateur discriminateur de 10 forme d'onde selon revendication 67 caractérisé en ce qu'il contient une barre omnibus pour instrument IEEE 488, pour le transfert de l'équivalent numérique du signal de sortie définitif à partir de la sortie dudit voltmètre programmable dans ledit système calculateur numérique. 69 Indicateur discriminateur de forme d'onde selon revendication 65 caractérisé en ce que lesdits premier, deuxième et troisième systèmes de boucle de retour contiennent chacun un système filtre T pour prévenir les oscillations sur les sorties correspondantes d'intégrateur am20 plificateur opérationnel, qui pourraient se produir par la com mutation des comparateurs à verrouillage correspondants en cours d'échantillonnage, pour prévenir la sonnerie et pour émousser les crêtes de signaux dans la boucle de retour. Indicateur discriminateur de 25 forme d'onde selon revendication 69, caractérisé en ce que ledit système de filtre T comprend une première résistance de filtre ayant une borne fonctionnellement couplée à la sortie d'un intégrateur amplificateur opérationnel correspondant, une deuxième résistance ayant une borne fonctionnellement 30 couplée à l'entrée de référence d'un système comparateur à verrouillage correspondant, les bornes opposées desdites première et deuxième résistances étant couplées entre elles, et un condensateur fonctionnellement couplé à la jonction entre lesdites bornes opposées desdites première et seconde résis35 tance et la terre. 71 Indicateur discriminateur de forme d'onde selon revendication 65, caractérisé par lesdits premier, deuxième et troisième systèmes de couplage fonctionnel de la sortie de conversion des premier, deuxième et troisième systèmes comparateurs à verrouillage sur l'entrée de conversion des premier, deuxième et troisième amplificateurs opérationnels, respectivement, et les premier, deuxième et troisième systèmes de couplage fonctionnel de la sortie 5 non-conversion des premier, deuxième et troisième systèmes comparateur à verrouillage sur l'entrée non conversion des premier, deuxième et troisième amplificateurs opérationnels, respectivement, chacun contient un système filtre T modifié pour émousser les crêtes des signaux et pour contrôler le 10 courant fourni à l'intégrateur pour en déterminer la pente, de ce fait améliorant la précision desdits premier, deuxième et troisième systèmes boucle comparateur/intégrateur. 72 Indicateur discriminateur de forme d'onde selon revendication 71 caractérisé en ce que chacun desdits systèmes filtre T modifiés contient une première résistance ayant une de ses bornes couplée fonctionnellement à une sortie desdits premier, deuxième et troisième système comparateur à verrouillage, et une deuxième résistance dont l'une des bornes est couplée fonctionnellement sur l'en20 trée de conversion desdits premier, deuxième et troisième amplificateurs opérationnels, les bornes opposées desdites première et deuxième résistances étant couplées entre elles et un système condensateur étant couplé entre la jonction desdites première et deuxième résistance et la terre. 73 Indicateur discriminateur de forme d'onde selon revendication 64, caractérisé en ce que ledit système différenciateur comprend un premier onculeur dont l'entrée est couplée fonctionnellement à la sortie dudit système ligne à retard à 8 bits et dont la sortie est couplée 30 fonctionnellement à l'une des entrées d'un créneau Non-Et, la deuxième entrée dudit créneau N On-Et étant couplée fonctionnellement à la sortiedudit système de ligne à retard 8 bits, la sortie dudit créneau Non-Et étant fournie à l'entrée d'un deuxième onduleur dont la sortie produit un signal à im35 pulsions positives relativement étroites. 74 Indicateur discriminateur de forme d'onde selon revendication 73 caractérisé en ce que ledit système de décalage des niveaux comprend un système de transfert de l'impulsion positive niveau TTL donnée par la sortie dudit système différenciateur en un signal correspon- dant de niveau ECL pour la génération dudit signal repère comparateur, il contient une première résistance dont l'une des bornes est couplée fonctionnellement à la sortie d'un deuxième onduleur et l'autre sortie est couplée fonctionnellement à la sortie de validation de verrouillage de chacun desdits systèmes de comparateur à verrouillage, une deuxième résistance ayant une première borne couplée fonctionnellement entre la première borne de la première résistance et la sor10 tie du second onduleur et la deuxième borne couplée fonctionnellement à une source de potentiel de + 5 V, et une troisième résistance dont l'une des bornes est couplée fonctionellement à la deuxième borne de la première résistance décalage de niveau, la borne opposée étant couplée à une source de po15 tentiel de -5 V pour sortir des signaux repère comparateur de niveau ECL. Indicateur discriminateur de forme d'onde selon revendication 64 caractérisé en ce que ledit système de génération de signaux de sélection de polarité 20 onde carrée contient un premier, deuxième et troisième créneauNon-Et, ayant chacun deux entrées et une sortie et un quatrième créneau Non-Et logique ayant trois entrées et une sortie; une entrée de chacun des premier, deuxième et troisième créneaux Non-Et étant fonctionnellement couplées pour 25 recevoir un ordre calculateur émis par ledit système de contrôle numérique en vue de la sélection programmable de la polarité de la sortie du générateur d'onde carrée, la deuxième entrée au premier créneau Non-Et et l'entrée à l'onduleur étant pris sur le système retard à la sortie dudit système re30 gistre à décalage et la deuxième entrée du troisième créneau Non-Et êtant connectée pour recevoir un deuxième ordre calculateur émis par le système calculateur numérique, la sortie de chacun des premier, deuxième et troisième créneaux Non-Et étant fonctionnellement couplée aux première, deuxième et troisième entrées du quatrième créneau Non-Et dont la sortie fournit le signal d'entrée générateur pour la détermination de la polarité du signal onde carrée émis par ledit système de génération onde carrée. 76 Indicateur discriminateur de 40 forme d'onde selon revendication 64, caractérisé en ce que ledit système de génération de signaux de sélection de la polarité de blocage contient un premier, deuxième et troisième créneaux logiques Non-Et, ayant chacun deux entrées et une sortie, et un premier et un deuxième onduleurs ayant chacun une entrée et une sortie, le premier onduleur ayant sa sortie fonctionnellement couplée pour recevoir un signal de registre à décalage retardé et sa sortie fonctionnellement couplée sur la première entrée du premier créneau non- et et l'eni O trée dudit deuxième onduleur, la deuxième entrée dudit premier créneau non-et étant fonctionnellement couplée audit système de calculateur numérique pour recevoir un ordre programmé pour déterminer la polarité de blocage; la première entrée du second créneau non-et étant fonctionnellement couplée à la 15 sortie du deuxième onduleur et la deuxième entrée du deuxième créneau non-et étant fonctionnellement couplée pour recevoir un deuxième ordre calculateur émis par ledit système calculateur numérique; les sorties desdits premier et deuxième créneaux logiques non-et étant fonctionnellement couplés sur les 20 première et deuxième entrées dudit troisième créneau logique Non-Et et la sortie dudit troisième créneau logique Non-Et étant alimentée par un système onduleur de retard sur l'entrée de blocage du dispositif amplificateur échantillonneur/ bloqueur en cours de test, pour fournir le signal de sélec25 tion de polarité de blocage. 77 Indicateur discriminateur de forme d'onde selon revendication 64, caractérisé par des systèmes de commutation fonctionnellement couplés sur les entrées et sorties dudit dispositif amplificateur échantillonneur/ bloqueur en cours de test pour la sélection programmable des positions de commutateur sous les ordres du calculateur émis par ledit système de commande numérique pour entrer et sortir différents signaux. 78 Méthode à indicateur discrimi35 nateur de forme d'onde pour tester les formes d'onde générées par des dispositifs électroniques, conformément à la revendication 1, caractérisée en ce qu'elle fournit une source de signaux de formes d'onde à tester, un système d'échantillonnage de la forme d'onde pour la sélection automatique du 40 point désiré pour l'échantillonnage d'un signal dé forme - d'onde en un instant donné dudit signal et pour la mesure de la valeur desdits signaux de forme d'onde, un système pour échantillonnage de la forme d'onde comprenant un système de comparateur pour comparer ledit signal de forme d'onde audit point d'échantillonnage avec un signal de référence, avec système de renvoi couplé entre une sortie et une entrée dudit système comparateur pour fournir ledit signal de référence audit système comparateur.