FR 2551218 A1 19850301 FR 8313869 A 19830830 PROCEDE DE DETERMINATION D'UNE VITESSE ET DISPOSITIF DE MISE EN OEUVRE. La présente invention concerne un procédé de détermination de la vitesse de déplacement linéaire ou de rotation d'un organe produisant des impulsions dont la fréquence est proportionnelle à cette vitesse et le dispositif de mise en oeuvre du procédé. On connaît des dispositifs dans lequels on mesure, d'une part, le déplacement, par le comptage des impulsions issues d'un capteur et, d'autre part, le temps, en enregistrant, dans un deuxième compteur, les impulsions d'une horloge 10 rapide Un tel dispositif est décrit dans le brevet FR 2.420 767. Toutefois, le dispositif du brevet FR 2 420 767 présente l'inconvénient de nécessiter une deuxième horloge, dite lente, pour engendrer un intervalle de temps pendant lequel 15 on compte les impulsions issues du capteur et les impulsions d'horloge Un autre inconvénient du dispositif est la nécessité de synchroniser l'ensemble du dispositif sur l'horloge rapide. Enfin, on s'aperçoit que, lorsque l'on a fixé la fréquence 20 de l'horloge rapide et la fréquence de l'horloge lente, le dispositif ne peut fonctionner correctement que dans une plage restreinte de fréquence d'impulsions issues de capteur, ladite plage étant, de toutes façons, inférieure à la fréquence de l'horloge rapide. D'autre part, la fréquence d'horloge lente limite également dans les basses fréquences la plage de fonctionnement du capteur. Cela est d'autant plus vrai que, dans le brevet FR 5 2 420 767, on a été amené à prévoir un circuit permettant de déterminer si la fréquence des impulsions issues du capteur est plus basse que celle de l'horloge lente et, dans ce cas, de déclencher le calcul uniquement sur l'apparition des impulsions issues du capteur. De même, dans l'article de S BEDERMAN, d'IBM T D B, Vol 13, N 4, Septembre 70, pages 1017 à 1018, on a décrit un dispositif dans lequel le compteur de mesure du temps 19 est remis à zéro par les impulsions issues du capteur, ce qui oblige donc le capteur à fonctionner à des fréquences infé15 rieures à la fréquence de l'horloge de mesure du temps. Par ailleurs, les interruptions qui provoquent le transfert des contenus des compteurs dans des registres ne sont pas corrélées avec les impulsions du capteur et les impulsions d'horloge Cela risque de faire perdre des impulsions de 20 capteur ou d'horloge et impose la nécessité de registres supplémentaires pour tenir compte du temps courant. La présente invention a pour but principal de pallier les inconvénients précédents en réalisant un procédé de détermi25 nation de la vitesse de déplacement d'un organe portant un capteur transmettant des impulsions, dont la fréquence peut s'étendre dans une large plage de fonctionnement et être quelconque par rapport à la fréquence du fonctionnement d'une horloge de mesure de temps. Ce premier but est atteint grace au fait que le procédé de détermination de la vitesse de rotation ou de déplacement linéaire d'un organe portant un capteur produisant des impulsions dont la fréquence est proportionnelle à la vitesse, utilisant un premier compteur pour compter les impulsions du 35 capteur mesurant les déplacements et un deuxième compteur pour compter les impulsions délivrées par une horloge de mesure du temps, est, suivant l'invention, caractérisé en ce qu'il comporte les étapes suivantes: chargement des premier et deuxième compteurs à une valeur présélectionnée, puis décomptage, de façon asynchrone, entre lesdits compteurs, de chaque impulsion issue du capteur pour le premier compteur, de chaque impulsion d'hor5 loge pour le second compteur; masquage, pendant un intervalle de temps déterminé, de signaux d'interruption produits, à des instants déterminés, par les impulsions issues du capteur et l'horloge de mesure du temps; lecture du contenu des compteurs par l'intermédiaire d'au moins un registre de lecture lors de l'interruption qui suit la fin du masquage; et rechargement des compteurs à une valeur présélectionnée, dès lors qu'il arrive sur l'entrée horloge du compteur une 15 impulsion qui suit ladite lecture. Un autre but de l'invention est de déterminer la vitesse avec une bonne précision quelle que soit la plage de fonctionnement du capteur. Ce deuxième but est atteint grâce à un procédé caractérisé en ce que les temps de masquage peuvent être de durée variable en fonction de la vitesse précédemment déterminée. Selon une autre caractéristique de l'invention, la durée de masquage est déterminée par un troisième compteur préchargé 25 à une valeur présélectionnée qui effectue un décomptage au rythme de l'horloge et fournit au cours du décomptage de la valeur présélectionnée, jusqu'à 0, un signal de masquage. Un dernier but est la réalisation d'un dispositif permettant la mise en oeuvre du procédé. Ce dernier but est atteint au moyen d'un dispositif, caractérisé en ce qu'il comprend: un microprocesseur; au moins trois compteurs programmables reliés à un bus d'adresses/données du microprocesseur; un circuit tampon stockant les adresses permettant la sélection des compteurs program35 mables, chaque compteur programmable étant associé à un registre de présélection d'une valeur de ré-initialisation descompteurs et à un registre de stockage des valeurs comptées; et un circuit logique produisant des signaux d'interruption en synchronisme avec une séquence engendrée par les impulsions envoyées par le capteur et par l'horloge de mesure du temps, lesdits signaux d'interruption étant envoyés à une entrée d'interruption du microprocesseur, 5 ladite entrée de commande d'interruption permettant le masquage des interruptions. D'autres caractéristiques et avantages de l'invention apparaitront plus clairement à la lecture de la description ci10 après: Au dessin annexé: La figure 1 représente un dispositif de mise en oeuvre 15 du procédé selon l'invention; La figure 2 représente un diagramme qui illustre le fonctionnement des compteurs programmables utilisés dans le dispositif; La figure 3 représente la table de vérité définissant les fonctions réalisées par les compteurs programmables; La figure 4 représente le format du mot de contrôle qui permet la programmation des compteurs; La figure 5 représente des diagrammes, en fonction du temps, illustrant le fonctionnement du dispositif de 30 mise en oeuvre du procédé; et La figure 6 est un organigramme montrant certaines étapes du procédé. La figure 1 représente le dispositif de détermination de la vitesse de rotation d'un capteur envoyant sur une entrée Ca des impulsions en forme de créneau dont la fréquence est proportionnelle à la vitesse de rotation d'un axe, sur lequel est monté le capteur La vitesse correspondant à la vitesse maximum est de l'ordre de 100 K Hz. Ce dispositif se compose plus particulièrement d'un circuit logique 1, d'un microprocesseur 2, par exemple de type 8051 5 de la firme "INTEL", d'un circuit de comptage programmable 3, par exemple de type 8253 de la firme "INTEL", d'un ensemble de bascules de mémorisation regroupées dans un circuit 4, par exemple de type 74 LS 373 de la firme "Motorola" et d'un circuit logique ordonnant la présélection des compteurs 10 du circuit 3. Le circuit logique 1 comprend deux bascules de type JK, à savoir: une première bascule 5 qui reçoit, sur son entrée CP 15, par l'intermédiaire d'un circuit logique 7 réalisant la 15 fonction NON ET, les impulsions en forme de créneau provenant du capteur (entrée CA), et une deuxième bascule 6 qui reçoit sur son entrée CP 16, par l'intermédiaire d'un inverseur 8, le signal émis par une horloge 9 qui fonctionne, par exemple à une fréquence d'en20 viron 25 K Hz pour ne pas saturer le compteur. Les entrées J et K des deux bascules 5, 6 sont branchées à une source de tension + 5 V et leurs entrées SD (remise à 1 de Q) sont portées à un potentiel de O V. La sortie Q 15 de la bascule 5 est reliée d'une part à l'en25 trée CD 16 (mise à O de Q) de la bascule 6 et, d'autre part, à la deuxième entrée du circuit logique NON ET 7. Par ailleurs, l'entrée CD 15 de la bascule 5 reçoit, par l'intermédiaire d'un inverseur 10, un signal de masquage MASQ provenant, comme il sera expliqué par la suite, de la 30 sortie OUT 2 du troisième compteur 32 du circuit de comptage. La sortie U 16 de la bascule 6, qui constitue en fait la sortie du circuit logique 1 est reliée à l'entrée INTO du microprocesseur 2. Le microprocesseur 2 comprend un port PO dont les sorties 35 P 00 à P 07 sont branchées aux entrées DO à D 7 du circuit de comptage 3. Ce circuit de comptage 3 consiste en un ensemble de trois compteurs programmables 30, 31, 32, avec chacun un registre interne de présélection 300, 310, 320 et un registre commun de lecture 3 01 Comme il sera expliqué par la suite, le compteur 30 est prévu pour assurer un décomptage des signaux du capteur, le compteur 31 pour le décomptage des impulsions 5 de l'horloge et le compteur 32 pour la détermination du temps de masquage. Les sorties P 00 à P 02 du port PO du microprocesseur 2 sont également reliées aux entrées 1 D à 3 D du circuit 4, lequel est un ensemble de bascules de mémorisation qui, lors de la 10 réception sur son entrée LE d'un signal de niveau 1, valide les entrées 1 D à 3 D et présente ainsi, sur ses sorties 1 Q à 3 Q, les valeurs validées tant que la réception d'un nouveau signal LE ne viendra pas modifier les états. Ce signal LE est fourni par la sortie ALE du microprocesseur 15 2. Les sorties 1 Q, 2 Q, 3 Q du circuit 4 sont branchées respectivement aux entrées CS, A 1, A O du circuit 3. Par ailleurs, les sorties P 3 6 et P 3 7 du port P 3 du circuit du microprocesseur 2 sont reliées respectivement aux entrées 20 WR et RD du circuit 3 Enfin, la sortie P 10 du port Pl du microprocesseur est reliée, d'une part, aux entrées GO, G 1, G 2 des compteurs 30, 31, 32 du circuit 4 et, d'autre part, à l'une des entrées de deux circuits logiques NON OU (NOR) 12, 13 dont les sorties sont respectivement reliées aux entrées 25 CKO et CK 1, CK 2 des compteurs 30 et 31, 32. La deuxième entrée du circuit NON OU 12 est connectée à la borne CA (capteur) par l'intermédiaire d'un circuit inverseur 14 tandis que la deuxième entrée du circuit NON OU 13 est connectée à la sortie du circuit inverseur 8. Le fonctionnement du dispositif exploitant le procédé selon l'invention doit d'abord être précédé de précisions techniques sur les modes de fonctionnement des différents circuits utilisés. Le microprocesseur 2 possède 4 K mots de 1 octet de program35 me interne et 128 octets de mémoire vive interne dont deux zones M 1 et M 2 sont réservées pour la mise en mémoire des informations lues sur les compteurs 30 et 31, comme il sera expliqué par la suite De plus, ce microprocesseur 2 peut adresser 64 K mots de 1 octet de programme externe et 64 K mots de 1 octet de mémoire vive externe Les accès entréessorties, ainsi que l'adressage du bottier compteur, sont réalisés comme l'adressage d'une mémoire vive Le bus du mi5 croprocesseur PO est multiplexé, c'est-à-dire que, pour une lecture ou une écriture en mémoire vive externe, l'adresse est disponible dans un premier temps sur' le port P 0, et doit être conservée dans un registre, par l'intermédiaire d'un signal ALE, et, dans un deuxième temps, le bus associé au 10 port PO se comporte comme un Bus de données Ce mode de fonctionnement est également celui utilisé pour sélectionner le circuit de comptage programmable 3 adressé par le circuit de stockage 4. Le boîtier du circuit de comptage programmable 3 comprend 15 les trois compteurs à seize bits 30, 31, 32 Chaque compteur peut fonctionner selon six modes (la présente application utilise le mode 1) Les transferts entre le microprocesseur et le circuit de comptage 3 sont de trois sortes: a) écriture, dans le circuit de comptage 3 d'un mot de contrôle: Pour programmer le fonctionnement du circuit 3. Pour programmer le compteur: à cet effet, on envoie par le port P 0-P 3 et le circuit 4, un signal 1,0,0, 1,1 respec25 tivement sur RD, WR, CS, A 1, A O; puis, on envoie, par le port P 0, les niveaux requis sur D 7, D 6, D 5 à DO pour désigner le compteur, le nombre de bits, le mode de fonctionnement choisi parmi les six possibles, et le mode de codage binaire ou B C D. Pour faire une lecture d'un compteur: à cet effet, on envoie par le port P 0-P 3 et le circuit 4, sur RD, WR, CS, A 1, A 0, respectivement les niveaux correspondants indiqués sur la figure 3; puis on envoie par le port P 0, les niveaux O, O respectivement sur D 5, D 4. b) Chargement des registres internes de présélection 300, 310, 320 à une valeur donnée par l'écriture dans le circuit de comptage 3 d'une donnée qui sera rechargée dans le -8 compteur à chaque transition montante du signal Gi appliqué sur les pattes G 0, G 1, G 2 (validation de la présélection du compteur sélectionné). c) Lecture donnée de l'état du-compteur mémorisé, par transfert successif sur le registre de lecture commun 301 et mémorisation dans une zone de mémoire du microprocesseur. Chaque compteur comprend trois entrées/sorties, à savoir: Entrée du signal CK 0, CK 1, CK 2: chaque transition descendante provoque le décompte d'une unité du compteur. Entrée de validation de la présélection G 0, Gl, G 2. Sortie OUT 0, OUT 1, OUT 2 indiquant que le compteur est à zero. L'adressage des différentes fonctions se fait de la façon définie à la figure 3. Le format du mot de contrôle est défini de la façon représentée à la figure 4. Le fonctionnement d'un compteur progammé en mode 1, qui est le mode utilisé, est représenté par les diagrammes de la figure 2. Ce diagramme permet de voir que l'écriture du mot de présélection se fait sur le front montant du signal de commande G fourni par le port P 10 du microprocesseur sur les entrées GO, G 1, G 2 du circuit de comptage 3. Ce front doit, pour être pris en compte apparaître 100 ns 30 avant le front montant du signal à compter C Ki, en sachant que l'état du compteur n'est modifié que sur le front descendant du signal à compter. Ce résultat est obtenu grâce aux circuits NON OU 12 et 13 qui permettent de bloquer les signaux inversés provenant du 35 capteur et de l'horloge pendant la durée du signal Gi. Ainsi, lors des fronts montants du signal Gi, le boîtier 3 effectue un transfert du contenu des registres internes de présélection 310 vers les compteurs correspondants. -9 Si le contenu du registre i représente le chiffre 90, le compteur i va décompter à partir de 90 sur chaque transition descendante du signal C Ki. Dans notre application, le compteur 30 recevra par exemple 5 le signal issu du capteur, et les compteurs 31 et 32 le signal d'horloge à 30 K Hz provenant du circuit NON OU 13 o La commande de la patte Gi est faite par le port d'entrée/sortie du microprocesseur P 10. Etant donné que ce bottier travaille en décompteur, les don10 nées lues lors d'un calcul de vitesse seront complétées à 1. De même pour la présélection qui, au lieu d'être 0001 (hexadécimale), sera FFFE ( 65535 en décimal). Le fonctionnement du circuit logique 1 va maintenant être expliqué à l'aide de la figure 5, dans laquelle on a repré15 senté les diagrammes des principaux signaux en fonction du temps. Ca H CP 15 Q 15 CP 16 représente représente est est est représente représente représentent représente représentent Q 16 MASQ G 0,G 1, G 2 CK O CK 1 et CK 2 le signal issu du capteur; le signal d'horloge; le signal présent à l'entrée de la bascule 15; le signal de sortie de la bascule 15; le signal présent à l'entrée CP de la bascule 16; le signal à la sortie Q de la bascule 16; le signal de masquage; le signal de réinitialisation des compteurs 30, 31 et 32; le signal à l'entrée CK O du compteur 30; le signal aux entrées CK 1 et CK 2 des compteurs 31 et 32. Comme précédemment mentionné, le procédé selon l'invention comprend, après une période d'initialisation o s'effectue le chargement des compteurs 30, 31, 32 à une valeur présé- lectionnée, une phase de masquage des signaux d'interruption transmis par la sortie Q de la bascule JK 16 à l'entrée INTO du microprocesseur 2. Ce masquage est provoqué par le signal MASQ émis par la 5 sortie OUT 2 du compteur 32 pendant que celui-ci effectue son décomptage En effet, selon ce mode de réalisation, le temps de masquage est déterminé par le compteur 32 qui, préchargé au moment de l'initialisation, effectue, à la suite du signal Gi émis par le port P 10 du microprocesseur, un 10 décomptage au rythme de l'horloge, comme représenté figure 2 (le décomptage commence au premier front descendant du signal d'horloge qui suit l'impulsion Gi). Après avoir été inversé par l'inverseur 10, le signal MASQ est appliqué à l'entrée CD 15 de la bascule JK 5, ce qui pro15 voque la mise à l'état logique O de la sortie Q 15 de la bascule 5 et la mise à l'état logique 1 de sa sortie Q 15 ' L'entrée CD 16 de la bascule JK 6 se trouve portée à l'état logique 1, de même que sa sortie Q 16 * On obtient donc un masquage du signal d'interruption à l'entrée INTO du micro20 processeur 2 Cet état correspond à la partie I du diagramme représenté figure 5 Dans cet état, le circuit NON ET 7 a ses deux entrées au niveau logique 1 et sa sortie (courbe CP 15) au niveau logique 0. Cet état se maintient jusqu'au moment o le compteur 32 ar25 rive à O A ce moment le signal de masquage MASQ change d'état, de sorte que l'entrée CD 15 de la bascule 5 passe à l'état O Ainsi, lors du premier front descendant suivant du signal CA, l'entrée CP 15 passe à l'état logique 1 tandis que la sortie Q 15 passe à l'état logique O débloquant ainsi la 30 bascule 16 (partie II de la figure 5). De ce fait, dès le premier front montant du signal d'horloge inversé appliqué à l'entrée CP 16, la sortie Q 16 de la bascule 16 passera à l'état O (fin de masquage), transition qui provoquera une interruption et amorcera ainsi une phase 35 de lecture des compteurs. Comme précédemment mentionné, dans la présente application, un seul registre 301 est utilisé pour la lecture des 25512 $ 18 compteurs 30 et 31 De ce fait, la lecture des compteurs 30 et 31 ne pourra pas s'effectuer simultanément mais successivement selon la séquence suivante': Dans une première étape, le microprocesseur 2 commande le transfert du contenu du compteur 30 dans le registre de lecture 301 (premier tamponnage); Dans une seconde étape s'effectue le transfert du contenu du registre de lecture dans la zone réservée M 1 de la mémoi10 re vive du microprocesseur; Dans une troisième étape, le microprocesseur commande le transfert du contenu du compteur 31 dans le registre de lecture 301 (deuxième tamponnage); Dans une quatrième étape, s'effectue le transfert du con15 tenu du registre de lecture 301 dans la zone réservée M 2 de la mémoire vive du microprocesseur. Le microprocesseur 2 peut ensuite effectuer le calcul de la vitesse en effectuant le quotient du contenu de la zone de 20 mémoire M 1 qui se trouve chargée par le contenu de la mémoire 30 par le contenu de la zone de mémoire M 2 qui se trouve chargée par le contenu de la mémoire 31 (partie III de la figure 5). A la suite de cette lecture, le microprocesseur émet par le port P 10 un signal Gi dont le front montant commande l'écriture du mot de présélection puis, lors du front descendant du signal horloge suivant, le signal MASQ émanant de la sortie OUT 2 du compteur 32 passe à 1 et une nouvelle séquence est à 30 nouveau entamée (partie IV de la figure 5). Dans l'exemple précédemment décrit, la précharge des compteurs 30, 31 et 32 est la suivante: le compteur 30 est préchargé à 65535 (valeur décimale) ; 35 le compteur 31 est préchargé à 65535 (valeur décimale); et le compteur 32 qui détermine le temps de masquage est préchargé à 90 (valeur décimale). 25512 e 8 On notera toutefois que le temps de masquage des interruptions peut être réglé en fonction de la plage de vitesse de rotation dans laquelle sera utilisé le dispositif. Dans des applications telles que la mesure de la vitesse de 5 rotation d'un moteur électrique pour la détermination des angles d'allumage des interrupteurs du convertisseur d'alimentation d'un moteur triphasé, on utilise des temps de masquage par exemple de l'ordre de 3,3 ms, pour un réseau de Hz. De même, la durée du temps de masquage peut évoluer en fonction de la vitesse de rotation du capteur, pour conserver une précision relativement bonne dans toute la plage de mesure. Le procédé et le dispositif selon l'invention permettent 15 donc, soit d'obtenir une bonne précision de mesure sur toute la plage, en faisant varier le temps de masquage, soit d'obtenir une précision un peu moins bonne sur la détermination de la vitesse, mais sans devoir modifier le temps de masquage et ce, pour une plage de fonctionnement plus étendue, 20 même si la fréquence de fonctionnement du capteur est supérieure ou inférieure à la fréquence d'horloge Ce n'est pas le cas dans les dispositifs actuellement connus o l'on a toujours une fréquence du signal d'horloge supérieure à la fréquence du signal capteur. Par ailleurs, en plus de la détermination de la vitesse de rotation, le procédé et le dispositif précédemment décrits présentent l'avantage de pouvoir utiliser le microprocesseur également à d'autres tâches Ainsi, dans le cas de 1 ' 30 application de la détermination de la vitesse à une commande de régulation de vitesse pour un moteur, le microprocesseur est utilisé principalement pour réaliser les fonctions de régulation, de sécurité et d'amorçage d'un variateur de vitesse électronique. Dans ce cas, le programme principal a besoin, périodiquement (par exemple toutes les 3,3 millisecondes), d'une information-de vitesse pour le calcul de l'erreur sur la vitesse; on utilise pour cela un masquage ayant, par exemple, une durée de 3,3 ms. La figure 6 représente l'organigramme du programme principal et des sous programmes nécessaires au procédé de détermina5 tion de la vitesse. Le programme principal comprend un sous programme 101, permettant une initialisation des compteurs 30, 31, 32 en écrivant des valeurs dans les registres 300, 310, 320, par exem10 ples 65535 dans 300, 65535 dans 310 et 90 dans 320, puis, après masquage des transitions (changement d'état de la sortie Q 16), en transférant ces valeurs dans les compteurs respectifs 30, 31, 32. Le programme principal se déroule normalement au cours de la 15 phase de masquage des transitions (sortie Q 16 à l'état logique 1); puis, lors d'une transition non masquée provoquant une interruption (consécutive au passage à O du signal MASQ fourni par la sortie OUT 2 du compteur 32), il se branche sur un sous programme 102 appelé programme d'interruption du 20 capteur. Ce sous programme 102 comprend une instruction de lecture selon la séquence précédemment décrite qui comprend le transfert du contenu du compteur 30 dans le regsitre 301, puis dans la zone mémoire M 1 du microprocesseur 2 et le 25 transfert du contenu du compteur 31 dans le registre 301 puis dans la zone mémoire M 2 du microprocesseur 2; cette opération de transfert sur les zones mémoire M 1 et M 2 est exécutée en faisant envoyer, par le microprocesseur, le signal 1 sur WR et sur A O et des signaux O sur RD, CS et 30 sur A. Cette instruction est suivie par une instruction qui provoque l'envoi sur les entrées GO, G 1, G 2 des compteurs 30, 31, 32 d'une impulsion Gi qui permet la réinitialisation des compteurs à des valeurs déterminées par le transfert du con35 tenu des registres des présélections 300, 310, 320, dans les compteurs 30, 31 et 32, lors des fronts actifs suivants des signaux qui commandent ces compteurs. La fin de l'interruption et le retour à l'état masqué s'opère sur un front montant du signal CP 16 qui provoque une inversion d'état des ignaux CP 15, Q 15 et Q 16 Enfin, le micropocesseur détermine la vitesse de rotation en 5 faisant le rapport des données contenues dans les zones mémoires M 1, M 2 Le résultat de ce rapport peut être utilisé dans le programme principal pour une fonction de régulation. Il peut également être disponible pour un dispositif d'affichage, non représenté, ou tout autre appareil, par le port 10 PO. On constate donc, à la lumière de la description qui précède, que le procédé et le dispositif évitent l'utilisation d'une deuxième horloge dite lente, comme dans le brevet FR 15 2 420 767. D'autre part, ce procédé ou ce dispositif présente l'avantage d'éviter la nécessité, soit de synchroniser le masquage avec les impulsions issues du capteur, comme dans le brevet FR 2 028 875, soit de valider le comptage, par des impul20 sions du capteur, comme dans le brevet US 3 757 167. Enfin, le procédé ou le dispositif permet d'avoir un capteur dont les signaux ont une fréquence supérieure à celle de l'horloge, ce qui n'est pas le cas dans le dispositif décrit dans l'article de BEDERMAN paru dans IBM TD B, Vol 13 N O 4, 25 Septembre 1970, pages 1017 à 1018. De plus, le procédé ou le dispositif permettrait, d'une part, en faisant varier le temps de masquage des signaux d'interruption, d'obtenir la meilleure précision possible, compte tenu du calcul de la vitesse précédente et, d'autre 30 part, de s'arranger également pour que les compteurs ne débordent pas pendant le temps de masquage, compte tenu de la plage de fonctionnement. Il n'y a aucune perte d'impulsions, aussi bien dans le pre35 mier compteur que dans le second et la précision du dispositif en valeur moyenne est donc parfaite. Il est bien évident que toute modification à la portée de l'homme de l'art fait également partie de l'invention. Revendications de brevet. 1 Procédé de détermination de la vitesse de rotation ou de déplacement linéaire d'un organe portant un capteur produisant des impulsions dont la fréquence est proportionnelle à la vitesse, utilisant au moins un premier compteur ( 30) pour compter les impulsions issues du capteur et mesurant les déplacements et un deuxième compteur ( 31) pour compter les impulsions délivrées par une horloge ( 9) de 10 mesure du temps, caractérisé en ce qu'il comporte les étapes suivantes: le chargement des compteurs ( 30, 31) à une valeur présélectionnée, puis le décomptage, de façon asynchrone entre les compteurs ( 30, 31), de chaque impulsion issue du capteur 15 pour le premier compteur ( 30), de chaque impulsion d'horloge ( 9) pour le second compteur ( 31); le masquage, pendant un intervalle de temps déterminé, de signaux d'interruption (Q 16) produits, à des instants déterminés, par les impulsions issues du capteur et de 20 l'horloge ( 9); la lecture du contenu des compteurs par l'intermédiaire d'au moins un registre de lecture ( 301) lors de l'interruption qui suit la fin du masquage; et le rechargement des compteurs à une valeur présélectionnée 25 dès lors qu'il arrive sur l'entrée horloge (CK 0, CK 1) des compteurs ( 30, 31) une impulsion qui suit ladite lecture. 2 Procédé selon la revendication I, caractérisé en ce que la durée de masquage est déterminée 30 par un troisième compteur préchargé à une valeur présélectionnée au cours de la susdite étape de chargement, ce troisième compteur effectuant un décomptage au rythme de l'horloge et fournissant, au cours de ce décomptage jusqu'à 0, un signal de masquage (MASQ). 35 3 Procédé selon l'une des revendications précédentes, caractérisé en ce que la susdite lecture du contenu des compteurs comprend les étapes suivantes: une première étape au cours de laquelle s'effectue le transfert du premier compteur ( 30) dans un registre de lecture ( 301) commun au premier et au deuxième compteurs ( 30, 31); une deuxième étape dans laquelle s'effectue le transfert du contenu du registre de lecture ( 301) dans la zone M 1 d'une mémoire; une troisième étape dans laquelle s'effectue le transfert 10 du contenu du second compteur ( 31) dans le registre de lecture ( 301); une quatrième étape au cours de laquelle s'effectue le transfert du contenu du registre de lecture dans la zone M 2 d'une mémoire; 4 Procédé selon la revendication 3, caractérisé en ce qu'il comprend en outre une opération de calcul de la vitesse, cette opération étant obtenue en effectuant le quotient du contenu de la zone de mémoire Ml qui 20 se trouve chargée par le contenu du premier compteur ( 30) par le contenu de la zone de mémoire M 2 qui se trouve chargée par le contenu du deuxième compteur ( 31). Procédé selon l'une des revendications précéden25 tes, caractérisé en ce que l'écriture du mot de présélection s'effectue sur le front montant d'un signal de commande Gi) apparaissant avant le front montant du signal appliqué sur l'entrée (C Ki) du compteur de préférence 100 ns avant ledit 30 front, l'état du compteur n'étant modifié que sur le front descendant dudit signal. 6 Dispositif pour la mise en oeuvre du procédé selon l'une des revendications précédentes, caractérisé en ce qu'il comprend un microprocesseur ( 2), un circuit de comptage programmable ( 3) comprenant trois compteurs ( 30, 31, 32), ce circuit de comptage ( 3) étant relié à un bus adresses/données (Po) du microprocesseur, un circuit de bascules de mémorisation ( 4) stockant les adresses permettant la sélection (CS, Ai, A 0) des compteurs ( 30, 31, 32) , chaque compteur ( 30, 31, 32) étant associé à un registre de présélection ( 300, 310, 320) d'une valeur de réinitialisation des compteurs et d'un registre commun de lecture 5 des valeurs comptées, et un circuit logique ( 1) recevant un signal de masquage produit par le troisième compteur ( 32) et produisant, en l'absence du signal de masquage des signaux d'interruption en synchronisme avec une séquence engendrée par les impulsions envoyées par le capteur et par la susdite 10 horloge ( 9), lesdits signaux d'interruption étant envoyés à une entrée d'interruption INTO du microprocesseur ( 2). 7 Dispositif selon la revendication 6, caractérisé en ce que le susdit circuit logique ( 1) comprend 15 deux bascules de type JK, à savoir: une première bascule ( 5) qui reçoit sur son entrée (CP 15), par l'intermédiaire d'un circuit logique NON ET ( 7) les impulsions en forme de créneau provenant du capteur; une deuxième bascule ( 6) qui reçoit sur son entrée (CP 16), 20 par l'intermédiaire d'un inverseur ( 8), le signal émis par une horloge ( 9), en ce que la sortie (Q 15) de la bascule ( 5) est reliée, d'une part, à l'entrée (CD 16) de la bascule ( 6) et, d'autre part, à la deuxième entrée du circuit logique NON ET ( 7), en ce que l'entrée (CD 15) de la bascule 5 reçoit, par l'intermédiaire d'un inverseur ( 10), un signal de masquage MASQ provenant de la sortie OUT 2 du troisième compteur ( 32) du circuit de comptage ( 3), et en ce que la sortie (Q 16) de la bascule ( 6) est reliée à 30 l'entrée INTO du microprocesseur 2. 8 Dispositif selon l'une des revendications 6 et 7, caractérisé en ce que la sortie (Pl O) du port (Pi) du microprocesseur est reliée, d'une part, aux entrées (GO, G 1, G 2) 35 des compteurs ( 30, 31, 32) du circuit ( 4) et, d'autre part, à l'une des entrées de deux circuits logiques NON OU ( 12, 13) dont les sorties sont respectivement reliées aux entrées CKO et CK 1, CK 2 des compteurs ( 30 et 31, 32), en ce que la deuxième entrée du circuit NON OU ( 12) est reliée au capteur par l'intermédiaire d'un circuit inverseur ( 14) et en ce que la deuxième entrée du circuit NON OU ( 13) est connectée à l'horloge ( 9) par l'intermédiaire du circuit inverseur ( 8).