FR 2556882 A1 19850621 FR 8320032 A 19831214 La présente invention concerne un composant semi- conducteur haute tension rapide, formé d'une zone interne, comprenant au moins une couche de silicium à haute résis- tivité, comprise entre deux couches extérieures supérieure et inférieure de silicium extrinsèque. On se référera principalement au cours de la présente description au cas de la diode PIN, qui corres- pond à une structure dans laquelle la zone interne est formée d'une couche unique de silicium à haute résistivité, les couches extérieures étant l'une du type N, l'autre du type P. Il ne s'agit cependant là que d'une application particulière, et on verra par la suite que les enseigne- ments de l'invention peuvent être appliqués à d'autres types de semiconducteurs à jonction, notamment des redres- seurs contrôlés et des transistors. Jusqu'à présent, les diodes PIN avaient la plupart du temps la structure indiquée -figure 1, à savoir une couche I de silicium à haute résistivité, comprise entre deux couches P et N formant respectivement l'anode et la cathode de la diode. L'épaisseur de la couche I est déterminée en fonction de la tension inverse que doit supporter la diode, par exemple sur la base d'un gradient de tension d'environ 20 V/gm, et les couches P et N sont des couches fortement dopées (P+ et N+). De façon classique, pour obtenir un temps de recouvrement inverse faible qui caractérise une diode rapide, on crée des centres de recombinaison supplémen- taires dans la région interne, généralement par dopage à l'or du silicium à haute résistivité. En effet, la charge stockée dans la jonction pendant la conduction directe s'évacue lors du changement de polarisation, et, pour une diode rapide, le courant inverse ne permettrait pas l'élimination de cette charge en un temps suffisamment bref. Le but du dopage à l'or est de réduire la charge initiale à évacuer. Il accentue le phénomène de recombi- naison des paires électron-trou à l'endroit de la jonction en créant des centres de recombinaison supplémentaires dans le silicium pour "tuer" rapidement les porteurs minori- taires, c'est-à-dire de réduire considérablement leur durée de vie à des valeurs de l'ordre de quelques dizaines de ns. La charge stockée étant réduite par ce moyen, on voit que le temps de recouvrement est directement lié à la durée de vie. Au contraire, dans un silicium à haute résistivité, non dopé à l'or, la durée de vie des Dorteurs minoritaires est de l'ordre de la ms. Dans la suite, on assimilera une telle durée de vie très longue à une durée "infinie", dans la mesure o le résultat théorique et pratique est le même que si la durée de vie était réellement infinie. Le dopage à l'or, qui permet de diminuer le temps de recouvrement de la diode, présente cependant l'inconvénient d'accroútre la tension de déchet (tension directe) de celle-ci très rapidement au fur et à mesure que la température de diffusion de l'or s'élève, ainsi que le courant inverse, qui passe d'une valeur de l'ordre des gA, pour un silicium intrinsèque non dopé, à une valeur de plusieurs mA. Pour remédier à ces inconvénients inhérents au dopage à l'or, il a été proposé une structure de diode PIN telle que celle représentée aux figures 2 et 3: un substrat épais N, formant cathode, est recouvert d'une couche à haute - résistivité d'épaisseur fonction de la tension inverse souhaitée, cette couche étant elle-même recouverte d'une mince couche superficielle de type P formant anode. Le très faible dopage de la zone à haute résistivité évite d'avoir un courant inverse élevé, mais la structure proposée ne permet pas d'avoir à la fois un faible temps de recouvre- ment trr et une tension inverse v7 élevée, même en consentant rr R' un sacrifice itmortant sur la tension de déchet (ces deux paramètres sont déterminés Dar les relations (interdépen- dantes) respectives: et V E W2 rr = QS/IT = 2 D et R c= EW avec QS: charge stockée; IT: courant inverse; W: largeur de la jonction; D: mobilité des porteurs; E: champ de c claquage). La figure 3 montre schématiquement la répartition des charges injectées (telles que représentées par la zone comprise entre la courbe de niveau de charge 6 et le niveau à l'équilibre thermique 7); dans une telle structure, cette répartition est dissymétrique. Il est donc nécessaire de faire un choix entre l'amélioration de l'un ou l'autre de ces deux paramètres, trr ou VR, mais pas les deux à la fois, même en admettant une tension de déchet plus importante, car trr et VR sont liés par les relations précédentes selon: V2 R R t = rr 2DE c Au contraire, l'invention propose une structure assurant un compromis amélioré entre la tension de déchet, la tension inverse, le temps de recouvrement et le courant inverse, par rapport aux composants proposés jusqu'à présent, avec meilleure possibilité de libre choix des paramètres à favoriser. Elle permet notamment la réalisation de compo- sants haute tension rapides utilisables en commutation (diodes, redresseurs commandés), ayant des performances qu'il n'était jusqu'à présent pas possible d'atteindre par les structures de l'art antérieur. Moyennant certains amé- 3C nagements, il est également possible d'appliquer le même principe à des transistors bipolaires ou des MOS-bipolaires, ou encore des dispositifs du type SIT (c'est-à-dire des thyristors à induction statique). Pour cela, l'une et l'autre des couches exté- rieures inférieure et supérieure sont, au moins dans une région active du composant, des couches minces; la couche de silicium à haute résistivité est dépourvue de centres de recombinaison supplémentaires susceptibles de réduire la durée de vie des porteurs minoritaires présents dans cette couche au moment de la transition de l'état passant à l'état bloqué, l'épaisseur et le dopage des couches exté- rieures étant déterminés en fonction du degré d'injection souhaité desdits porteurs minoritaires dans la phase de conduction. Par "couche mince", on entendra une couche d'épaisseur comprise entre quelques dizaines de nm et quelques gia, de préférence entre 0,2 et 1 gm environ. Par ailleurs, en ce qui concerne la zone à haute résistivité, son épaisseur est déterminée en fonction de la tension inverse souhaitée. En d'autres termes, l'invention propose une combinaison des deux caractéristiques structurelles sui- vantes: absence de dopage en centrestueurs de la zone interne, assurant un courant inverse minimal en conservant une durée de vie infinie aux porteurs minoritaires; injection contrôlée des porteurs, par le choix de l'épaisseur et du dopage de l'une et de l'autre des couches extérieures de silicium extrinsèque; cette in- jection contrôlée permet de n'injecter que la quantité nécessaire de porteurs, évitant ainsi d'avoir à "tuer" des porteurs qui se trouveraient en quantité excédentaire. Ceci permet également, en fonction de la valeur donnée à l'épaisseur et au dopage des couches extérieures, de 2556882 choisir entre la minimisation de la tension de déchet et la minimisation du temps de recouvrement, en fonction des applications auxquelles sera destiné le composant. Le composant peut être une diode, la zone interne étant alors formée d'une couche unique de silicium à haute résistivité, et les couches extérieures étant l'une du type N, l'autre du type P. Le composant pourrait être également un redresseur commandé à gâchette P ou N. la couche extérieure adjacente à la gâchette étant alors du type N ou P, respectivement, la zone interne étant formée d'une couche de silicium à haute résistivité de type v ou 7, respectivement, juxtaposée à la couche formant gâchette, et la couche extérieure opposée à la gâchette étant du type P ou N respectivement. Dans ces deux cas (diode et redresseur commandé), le composant présente, de préférence, une structure sensible- ment symétrique des deux couches extérieures minces de part et d'autre de la zone interne, assurant unprofil de charge plat dans cette zone interne, et par suite un meilleur compromis entre la tension inverse, le temps de recouvrement et la tension de déchet; l'épaisseur de ces deux couches extérieures est alors avantageusement du même ordre de gran- deur (si les électrons et les trous avaient la même mobilité, la structure pourrait être totalement symétrique). Le composant pourrait être également un transistor NPN ou PNP comportant une couche P ou N, respectivement, formant base; les couches extérieures sont alors du type N+ + N ou P, respectivement, et la zone interne est formée d'une -couche de silicium à haute résistivité de type v ou A, res- pectivement, juxtaposée à la couche formant base. En pratique, la fabrication d'un tel composant présente des difficultés importantes du fait de son épaisseur très faible. 255688Z En effet, dans le cas d'une diode par exemple, la zone à haute résistivité doit nécessairement être d'épaisseur réduite, de l'ordre de quelques dizaines de gm, déterminée seulement en fonction de la tension inverse souhaitée (par exemple 40 Nm pour une tension de 800 V), et les couches extérieures sont des couches minces, c'est- à-dire de l'ordre du gm. La réalisation et la manipulation de tranches de silicium aussi fines sont très difficiles sans risque de brisure. En outre, du point de vue électrique, cette faible épaisseur fait en sorte que la jonction est très proche de la surface du composant, entraînant une mauvaise tenue en tension de ce dernier en raison des effets parasites de bords, notamment lorsque l'on souhaite utiliser le composant en haute tension. Pour remédier à cela, l'invention prévoit également que, sur une au moins des faces supérieure et inférieure, la couche extérieure soit mince-dans une région centrale (vue en plan) et épaisse de part et d'autre de cette région, l'épaisseur de la région épaisse étant choisie de manière à assurer la tenue en tension aux bords du composant et à donner à celui-ci une robustesse d'ensemble suffisante pour permettre sa manipulation lors de la fabrication. De préférence, la région épaisse s'étend (en plan) sur toute la périphérie du composant selon un profil fermé. Dans le cas d'une diode, on a constaté, selon un aspect particulièrement avantageux de l'invention, que la région centrale et la région épaisse du composant forment -respectivement une diode rapide et une diode lente, qui peuvent être mises en parallèle avec interposition, en série avec la diode lente, d'un élément résistif limitant le passage du courant dans cette dernière de façon à conserver les caractéristiques de rapidité du système ainsi obtenu. De plus, la valeur de l'élément résistif peut être choisie de manière que le comportement oscillatoire du composant lors d'une transition de l'état passant à l'état bloqué soit voisin de l'amortissement critique, évitant ainsi bruit et surtension gênants. Une façon de réaliser cette mise en parallèle est de prévoir une couche extérieure sans discontinuité entre la région centrale et la région épaisse, l'élément résistif étant alors formé par une zone de transition, d'épaisseur contrôlée, de la couche extérieure. Il est également possible de prévoir, au contraire, une discon- tinuité entre la région centrale et la région épaisse et de rapporter sur le composant l'élément résistif reliant ces deux régions. D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture de la description détaillée ci-dessous d'exemples de réalisation, en réfé- rence aux figures annexées sur lesquelles: la figure 1, précitée, montre la structure d'une diode PIN de la technique antérieure, avec dopage à l'or, les figures 2 et 3, précitées, se réfèrent à une diode asymétrique de la technique antérieure, avec son profil de charge associé, la figure 4 représente une diode réalisée selon les enseignements de l'invention, la figure 5 montre le profil de charge associé à la diode de la figure 4, la figure 6 se réfère au cas o le composant -est un redresseur commandé à gâchette P, indiquant sa structure et son profil de charge, les figures 7 et 8 correspondent à deux variantes d'un transistor NPN réalisé suivant les enseignements de l'invention, 8 -2556882 la figure 9 est une coupe, selon la ligne IX-IX de la figure 10, d'une tranche de silicium dans laquelle ont été réalisées des diodes selon l'invention, avant séparation des composants unitaires, 5. la figure 10 est une vue de dessus de la tranche de la figure 9, la figure 11 est un détail, correspondant au repère XI de la figure 9, montrant la zone de transition d'épaisseur contrôlée formant élément résistif, 10. la figure 12 est un schéma équivalent électrique de la diode PIN selon l'invention, la figure 13 montre la variation du courant inverse au moment de l'inversion de polarisation, pour différentes valeurs de l'élément résistif, 15. la figure 14 est une variante correspondant à la figure 9, dans laquelle le creusement de la zone centrale est réalisé sur une seule des deux faces du composant, les figures 15a à 15f illustrent les étapes d'un procédé de fabricationd'unediode selon l'invention, en technologie mesa et avec creusement symétrique, les figures 16a à 16f illustrent les étapes d'un procédé de fabrication d'une diode selon l'invention, en technologie planar et avec creusement sur une seule des faces du composant. Sur la figure 4 a été représentée schématiquement une diode réalisée suivant les enseignements de l'invention: une couche de silicium à haute résistivité I est entourée de deux couches minces P et N formant respectivement anode -et cathode de la diode. L'épaisseur e de la couche interne est déterminée en fonction de la tension inverse que devra supporter la diode, en fonction d'un gradient de tension de l'ordre de 15 à 20 V/gm. La couche supérieure P et la couche inférieure N sont toutes deux des couches minces (au sens défini Dlus haut), de:nanire à ne pas injecter plus de porteurs u'il n'est nécessaire. (ici et dans la suite, on parlera de couches "supérieure" et "inférieure" pour la commodité de la description et en référence aux dessins, mais ces termes ne doivent suggérer aucune orientation particulière en ce qui concerne la structure ou la technologie de fa- brication). La zone interne est une zone de silicium à haute résistivité, c'est-à-dire très peu dopée, dont les por- teurs minoritaires ont une durée de vie infinie. La résistivité de cette zone interne est simple- ment celle qui convient à la tension inverse souhaitée, par exemple une résistivité de 25 Q.cm pour une tension de 800 V. La courbe 7 de la figure 5 indique la réparti- tion des charges dans la diode de la figure 4, depuis la cathode (à gauche) jusqu'à l'anode (à droite): le con- Lr6le de l'injection par le choix d'une faible épaisseur pour l'une et l'autre des régions d'extrémités N et P permet de conserver dans la région interne un profil de charge qui soit plat et symétrique,assurant une quantité de charges injectées dans la région interne relativement faible et dont l'élimination est par conséquent rapide à l'établissement de la tension inverse. Il en résulte ainsi, comme indiqué plus haut, un meilleur compromis entre tension inverse, temps de recouvrement et tension de déchet. La figure 6 se réfère au cas o le composant est un redresseur commnandé, par exemple un thyristor à - gâchette P. La structure est identique à celle de la diode précédemment décrite, à la seule différente de la zone interne qui n'est plus composée d'une unique couche à haute résistivité, mais qui comprend deux couches: une couche à haute résistivité de typer, et une couche de type P, formant gâchette. Le comportement d'un tel composant est, après basculement, tout à fait comparable à celui d'une diode PIN, et tout ce qui a été dit précédemment à propos de la diode peut trouver application ici. En particulier, on peut constater que le profil de charge dans la région interne (c'est-à-dire pour les deux couches P1 et v2) est un profil plat. Par ailleurs, comme dans une diode, le contrôle de l'injection se fera par les deux couches d'ex- trémité, qui sont ici les couches désignées N1 et P2. Cette structure est applicable à tout type de semiconducteur commandé, y compris les triacs et les semiconducteurs à ouverture par la gâchette. Dans ce dernier cas, le contrôle de l'injection peut en particulier conduire à une excellente maîtrise du comportement à l'ouverture, mieux que par les techniques classiques de dopage à l'or. La figure 7 représente le cas-d'un transistor réalisé selon les enseignements de l'invention. Dans ce cas, les deux couches supérieure et inférieure sont de type N+, et constituent respectivement le collecteur et l'émetteur du composant. La zone interne est formée d'une couche de silicium à haute résistivité de type v, et d'une couche de silicium dopé P formant la base du transistor (ceci pour le cas d'un transistor NPN; pour un transistor PNP, il convient de prendre les types inverses). Ici encore, le contrôle de l'injection se fait par les couches d'extrémités N+e et N. On démontre e c - cependant qu'il n'est pas nécessaire de contrôler l'in- jection par l'une et l'autre couches: en effet, si l'on recherche un gain maximal pour une tension de satu- ration et un temps de recouvrement faiblesmais non minimaux il convient de ne contrôler l'injection que pour la couche + + N c Dans ce cas, la couche Ne peut être relativement épaisse, comme représenté sur la figure 7. Il en résulte le profil de charge dissymétrique représenté sur cette figure. Si au contraire on cherche à minimiser la tension de saturation et le temps de recouvrement au détriment du gain, l'injection peut êtrecontrôlée pour + + les deux couches N et N; on retrouve alors (figure e c 8) le profil de charge symétrique et plat précédemment rencontré. En tout état de cause, la possibilité d'avoir une durée de vie infinie pour la zone centrale (couches Pb et vc) permet une modulation aussi homogène que possible de cette zone, avec un minimum de chute de tension in- terne. La figure 9 représente une tranche de silicium dans laquelle a été réalisé un ensemble de diodes selon l'invention. La figure 9, ainsi que la figure 10 qui en est une vue de dessus, représentent la tranche de silicium avant découpe en composants individuels. Le composant 10 comporte une région centrale 11 mince, entouréesur toute sa périphérie d'une région épaisse 12. La surépaisseur de la région 12 résulte pour l'essentiel d'une épaisseur plus grande donnée aux couches extérieures P et N. Cette surépaisseur peut également, mais non nécessairement, correspondre à une légère surépaisseur de la couche interne I. Comme il a été indiqué plus haut, la région épaisse périphérique 12 -permet d'éviter les effets de bords à la périphérie de la jonction. Elle permet également une fabrication et une manipulation du composant sans risque de rupture. La région centrale a en effet une épaisseur de quelques dizaines de Um, ce qui la rend très fragile; on peut par 12 2556882 contre donner à la région périphérique une épaisseur de l'ordre de 200 à 400 um, ce qui permet une manipulation du composant par les techniques classiques (notamment la découpe de la tranche de silicium, qui se fait par sillonnage de la zone épaisse). Sur les figures, on a donné au composant une forme sensiblement carrée. Cette forme est utile dans le cas de fabrication de plusieurs composants juxtaposés dans une tranche, qui sont ensuite séparés par découpage. Mais elle n'est absolument pas limitative, ni même critique, et d'autres formes peuvent être envisagées en fonction des besoins particuliers. La figure 11 montre le détail de la région de transition 13 entre la région mince 11 et la région épaisse 12. On peut voir que le léger élargissement de la couche interne de l'épaisseur e1 à l'épaisseur e2 permet d'obtenir dans la région de transition 13 une mince couche de silicium extrinsèque 14, qui formera élément résistif. Si la prise de contact se fait par des métallisations 15, 16 de la région centrale 11, on constate que, électriquement, le composant est équivalent au schéma électrique de la figure 12: la région centrale 11 constitue une diode rapide DR directement connectée entre les points de connexion X et Y du composant; la région périphérique épaisse 12 constitue, quant à elle, une diode lente DL, du fait de l'épaisseur importante (plusieurs dizaines de m) des couches externes P et N qui ne permettent plus de contrôler l'injection des porteurs dans la zone centrale. Cette diode lente DL constituée par la région périphérique n'est cependant pas connectée directement aux bornes X et Y du composant, mais par l'intermédiaire d'une résistance R constituée par les partie3 14 de la région de transition 13. En variante, on peut réaliser une couche exté- rieure non plus continue, mais discontinue entre la région centrale et la région périphérique, l'élément résis- tif étant alors un élément rapporté (non représenté), inté- gré ou non, reliant électriquement ces deux régions. Le comportement du circuit de la figure 12 est décrit en référence à la figure 13. Cette figure est un graphique sur lequel on a porté l'intensité traversant le composant entre les bornes X et Y, en fonction du temps, l'instant t = 0 correspondant au passage de l'état passant (polarisation directe) à l'état bloqué (polarisation in- verse). La courbe I montre le comportement qu'aurait la diode rapide DR seule: ce comportement est un comporte- ment oscillatoire amorti. De même, la courbe II montre l'allure du courant inverse pour une diode lente DL classique, seule. En donnant à R des valeurs croissantes, on obtient le réseau de courbes III, IV, V, la courbe résul- Lante se rapprochant d'autant plus de la courbe I que la valeur de R est élevée. De préférence, on donne à l'élément résistif du composant une valeur telle que le comportement d'ensemble du composant soit voisin de l'amortissement critique, ce qui correspond sensiblement à la courbe V. On donne ainsi au composant selon l'invention une caractéristique qui est celle connue dans la technique sous le nom de diode à recouvrement progressif ("diode soft"). Il est en effet souvent souhaitable d'avoir un comporLement non oscillatoire au moment des transitions, même si ce comportement est obtenu au prix d'une légère augmentation de la puissance dissipée (l'aire S étant en effet légèrement supérieure pour la diode obtenue que pour une diode rapide seule). 14 255688Z Le choix d'un point de fonctionnement à l'amortissement critique permet d'éviter ce comportement oscillatoire, pour un minimum de dissipation de puissance. Dans un exemle mratique de réalisation, on a réalisé une diode Se forme sensiblement carr5e avant une région centrale mince de cté L1 = 3000 gm et de i.mension hors tout L2 = 3500 gm (figure 10). La couche à haute résistivitj (figure 11) a une épaisseur e1 = 60 pm dans la région centrale et e2 = 80 pm dans la région périphérique. L'épaisseur e de chacune des couches P et N dans la région périphé- rique a une valeur de 70 pm, ce qui donne au composant une épaisseur totale de 220p mcompatible avec les techniques classiques de fabrication et de manipulation. La région de transition 13 a une largeur 1 d'au moins 50 Pm, et l'on donne à chaque zone 14 une résistance de 2,5 Q environ, soit une résistance série totale de 5 fi environ. Le composant ainsi réalisé présente les per- formances suivantes: tension inverse 1200 V; courant direct 30 A; tension de déchet 1,1 V; temps de recouvre- ment 45 ns. On notera que ce temps de recouvrement est en- viron 10 fois plus court que celui des diodes actuelle- ment disponiblespour des tensions inverses de l'ordre de 1200 V. On a également proposé, pour obtenir des perfor- mances équivalentes en tension inverse et temps de recouvre- ment, de mettre en série un grand nombre de diodes rapides basse tension. Mais cette mise en série, outre la multi- plication des composants individuels, se fait au détriment de la tension de déchet, multipliée par le nombre de diodes mises en série. Au contraire, la diode de l'invention permet de conserver une faible tension de déchet (de l'ordre du volt), qui ne varie, dans de faibles Droportions, 7u'en fonction de la tension inverse. La figure 14 représente une variante de réalisa- tion, dans laquelle la zone mince a été réalisée par creusement non plus des deux faces du composant, mais d'une seule face 20. Le choix de l'une ou de l'autre structure est sans influence sur les performances d'ensemble du composant; il n'est fonction que de considérations techno- logiques. En particulier, le fait de disposer d'une face entièrement plane 30 permet un soudage direct du composant sur un substrat, cette face 30 étant alors entièrement métallisée, au contraire de la face 20, qui n'est métalli- sée sélectivement que dans la zone centrale. Les figures 15aà 15f décrivent un procédé de fabrication d'une diode selon l'invention, par creusement symétrique des deux faces et emploi de la technologie mesa. Au contraire, les figures 16a à 16f se réfèrent à un procédé planar avec creusement d'une seule des deux faces. Cependant, ces choix technologiques ne sont donnés qu'à titre d'exemples illustratifs, et il est parfaitement possible de combiner les deux procédés décrits ou de mettre en oeuvre d'autres méthodes. EXEMPLE 1 (figures 15a à 15f) Figure 15a: On part d'une tranche honmogène de silicium à haute résistivité de type v, ayant une épaisseur permettant sa manipulation par les techniques classiques, par exemple une épaisseur de 220,m. La résistivité est choisie en fonction de la tension inverse souhaitée, par exemple une résistivité de 25 2.cm pour une tension de service de 800 V. Figure 15b: On procède à une double diffusion, de préférence symétrique, d'impuretésde manière à former deux zones 110 et 120 de types P et N+ d'épaisseur 85 Lm entourant une zone interne 130 de silicium à haute résis- tivité restée intacte sur une épaisseur de 50 gm. Figure 15c: On procède ensuite à une attaque sélective, par exemple une attaque chimique, de l'une et l'autre des zones dopées, de manière à former les régions centrales 121 et 131. L'attaque est réalisée à une profondeur légèrement supérieure à celle des zones diffu- sées. Le surplus de profondeur est aisé à ajuster, dans la mesure o le silicium à haute résistivité est beaucoup plus difficilement attaqué que les zones dopées. Figure 15d: On dope ensuite les deux faces 122 et 132 de la région centrale sur une très faible pro- fondeur, de manière à y créer des couches minces P et N. Ce dopage se fait de préférence par implantation ionique, ce qui permet un contrôle beaucoupplus précis du dopage que par diffusion. On se souviendra en effet que l'épaisseur et le dopage de ces couches extérieures déterminent le degré d'injection souhaité des porteurs minoritaires; il est donc nécessaire de maîtriser parfaitement ces deux paramètres. La diffusion se fait également sur les bords de la zone centrale et la périphérie interne de la zone épaisse, en 150. Figure 15e: Les deux faces du composant sont ensuite pourvues, sur la région centrale, de métallisations 122 et 123, limitées au centre de la plaquette, de façon à laisser subsister une zone résistive en 150, entre la diode mince 160 et la diode épaisse 170. Figure 15f: La plaquette est ensuite découpée, de façon classique, par creusement de sillons 140 dans les régions épaisses. Enfin, des connexions seront rapportées sur les métallisations 123 et 133 pour permettre la prise de contact. EXEMPLE II (Figures 16a à 16f) Le procédé que l'on va décrire nécessite des tranches de silicium épitaxiées spéciales. Il a l'avantage de contrôler plus facilement le creusement des zones cen- trales et donne un composant moins fragile, dans la mesure o l'épaisseur de la tranche est plus élevée. S Figure 16a: On part d'une tranche homogène- de silicium intrinsèque de type v, d'épaisseur 400 um environ. Figure 16b: On épitaxie sur cette tranche une + couche 220 de type N,en laissant subsister une couche 210 de siliciumà haute résistivité de 50 Pm. d'épaisseur environ (oore précédemment, l'éDaisseu de la couche à haute résistivité est déterminée en fonction de la tension inverse que devra supporter le composant). Figure 16c: On diffuse des anneaux de garde 230 à la surface de la couche à haute résistivité. Figure 16d: On procède au creusement de la région centrale 240. Ce creusement peut par exemple être réalisé par creusement électrolytique, ce qui permet d'arrêter le creusement très exactement à l'interface des deux couches N et v. Si l'on souhaite réaliser une zone de transition(correspondant à une résistance série),on pourra continuer à creuser sur une faible profondeur une fois l'interface atteint. Figure 16e: On dope les zones 250 et 260, de préférence par implantation ionique, comme précédemment. Figure 16f: On procède ensuite au dépôt des contacts: métallisation uniforme sur toute la face 251 de la tranche de silicium, sélec- tive sur les régions centrales 261 de l'autre face. La tranche est enfin découpée en composants individuels, chaque composant étant pourvu d'un fil de connexion permettant sa prise de contact, au moins sur la face 261 (un contact direct, sans connexion, est possible sur la face 251). 18 2556882 REVENDICATIONS 1. Un composant semiconducteur haute tension rapide, comprenant une zone interne, formée d'au moins une couche de silicium à haute résistivité, comprise entre deux couches extérieures supérieure et inférieure de silicium extrinsèque, caractérisé en ce que l'une et l'autre des couches extérieures inférieure et supérieure sont, au moins dans une région active du composant, des couches minces et en ce que la couche de silicium à haute résistivité est dépourvue de centres de recombinaison supplémentaires susceptibles de réduire la durée de vie des porteurs minoritaires présents dans cette couche au moment de la transition de l'état passant à l'état bloqué, l'épaisseur et le dopage des couches extérieures étant dé- terminés en fonction du degré d'injection souhaité desdits porteurs minoritaires dans la phase de conduction. 2. Un composant selon la revendication 1, caractérisé en ce que l'épaisseur des couches extérieures est du même ordre de grandeur pour l'une et l'autre couche. 3. Un composant semiconducteur selon la revendi- cation 1, caractérisé en ce que le composant est une diode, -a zonc interne étant formée d'une couche unique de silicium à haute résistivité, et les couches extérieures étant l'une du type N, l'autre du type P. 4. Un composant semiconducteur selon la revendi- cation 1, caractérisé en ce que le composant est un redresseur commandé à gâchette P ou N, la couche extérieure adjacente à la gâchette étant du type N ou P respectivement, la zone interne étant formée d'une couche de silicium à haute résistivité de type v ou a,, respectivement, juxta- posée à la couche formant gâchette, et la couche extérieure opposée à la gâchette étant du type P ou N, respectivement. 5. Un composant semiconducteur selon la revendi- cation 1, caractérisé en ce que le composant est un tran- sistor NPN ou PNP comportant une couche P ou N, respective- ment, formant base, les couches extérieures étant du type N ou P, respectivement, la zone interne étant formée d'une couche de silicium à haute résistivité de type v ou r, respectivement, juxtaposée à la couche formant base. 6. Un composant semiconducteur selon la revendi- cation 1, caractérisé en ce que sur l'une au moins des faces supérieure et inférieure, la couche extérieure est mince dans une région centrale (11), vue en plan, et épaisse de part et d'autre de cette région, l'épaisseur de la région épaisse (12) étant choisie de manière à assurer la tenue en tension aux bords du composant et à donner à celui-ci une robustesse d'ensemble suffisante pour per- mettre sa manipulation lors de la fabrication. 7. Un composant selon la revendication 6, caractérisé en ce que la région épaisse s'étend en plan, sur toute la périphérie du composant selon un profil fermé. 8. Un composant semiconducteur selon la revendi- cation 6, dans lequel la région centrale et la région épaisse forment respectivement une diode rapide (DR) et une diode lente (DL), caractérisé en ce que ces deux diodes sont mises en parallèle avec interposition, en série avec la diode lente, d'un élément résistif (R) de limitation du courant dans la diode lente, la prise de contact étant effectuée sur les couches minces de la région centrale. 9. Un composant semiconducteur selon la revendi- cation 8, caractérisé en ce que la valeur de l'élément résistif est choisie de manière que le comportement oscilla- toire du composant lors d'une transition de l'état passant à l'état bloqué soit voisin de l'amortissement critique. 10. Un composant semiconducteur selon la revendi- cation 8, caractérisé en ce que la couche extérieure est réalisée sans discontinuité entre la région centrale et la région épaisse, l'élément résistif étant alors formé par une zone de transition (14), d'épaisseur contrôlée, de la couche extérieure. 11. Un composant semiconducteur selon la revendi- cation 8, caractérisé en-ce que la couche extérieure est réalisée avec discontinuité entre la région centrale et la région épaisse, l'élément résistif étant alors un élément rapporté reliant électriquement ces deux régions.