FR 2555849 A1 19850531 FR 8418125 A 19841128 La présente invention se rapporte à un décodeur pour des signaux du type télétexte. Le télétexte ou le vidéotexte est un moyen de transmission d'une information textuelle et graphique par codage numérique de l'information pour sa transmission. Le mode spécifique du codage peut quelque peu varier selon le système ou le standard utilisé. Dans une transmission numérique de télétexte, le code numérique est incorporé dans un signal de télévision. Dans une transmission de vidéotexte, le code numérique est incorporé dans un signal transmis par le réseau téléphonique commuté public. Dans la présente description, "du type télétexte" est utilisé comme terme général pour télétexte et vidéotexte. En télétexte, une ligne de balayage de télévision est utilisée pour la diffusion d'une information textuelle et graphique codée en une représentation numérique binaire. Le télétexte peut être transmis pendant l'intervalle d'effacement vertical, lorsqu'aucune autre information d'image est transmise. L'information binaire de télétexte contient une information numérique de commande et d'affi- chage organisée en série en blocs de données. L'organisa- tion de l'information binaire dans le signal de diffusion est déterminée par la norme ou le standard employé par le diffuseur. Dans la description qui suit, on se référera, à titre d'exemple, au NABTS proposé (spécification de télétexte de diffusion en Amérique du Nord) qui a été décrit dans l'article "Tele text Standards in North America" de B.Astle dans RCA Engineer Septembre/Octobre 1983. Dans le NABTS, chaque ligne horizontale contenant des données de télétexte est appelée ligne de données et contient des paquets de données. Les données binaires du paquet sont subdivisées en multiplets. Chaque multiplet comprend huit unités binaires (bits). Les huit premiers multiplets ou octets de chaque paquet sont connus dans l'ensemble comme en-tête du paquet. Trois octets de l'en-tête du paquet définissent le numéro de canal et 2 2555849 chaque canal est organisé en pages. Chaque page est formée d'un certain nombre de paquets. Après sa réception par le téléviseur, la donnée numérique incorporée dans le signal vidéo est traitée par un décodeur de télétexte. Alors, la donnée numérique est extraite du signal vidéo par un diviseur de donnée appliquant un train de bits à un processeur de données (appelé quelquefois le processeur de préfixe). Le processeur de donnéesreçoit les commandes amorcées par l'utilisateur spécifiant l'information à afficher. Le processeur de donnéesstocke, dans une mémoire tampon, les données contenues dans le canal de télétexte choisi pour l'affichage. Les données tamponnées sont traitées et appliquées à un processeur d'affichage qui émet les signaux d'affichage. Lorsqu'un tube-image de télévision (CRT ou tube à rayons cathodiques) est utilisé comme dispositif d'affichage de l'image, le processeur d'affichage doit émettre les signaux d'affichage périodi- quement pour maintenir l'image sur l'écran de télévision. Selon la présente invention, on prévoit un décodeur de signaux du type télétexte contenant des données binaires représentant une information de commande et une information affichable pour un affichage par un dispositif d'affichage comprenant un agencement à mémoire commune pour stocker les données binaires; un moyen pour dériver, des signaux du type télétexte, des données présélectionnées pour un stockage dans la mémoire; un moyen de traitement pour le traitement des données présélectionnées stockées pour produire des données traitées, pour un stockage dans la mémoire; un processeur d'affichage répondant aux données traitées stockées pour produire des signaux pour forcer l'affichage à présenter ladite information affichable; un moyen de commutation pour coupler sélectivement le moyen dérivant, des signaux du type télétexte, des données présélectionnées pour stockage dans la mémoire, le moyen de traitement et le processeur d'affichage à l'agencement à mémoire commune et un moyen de temporisation pour commander le moyen de commutation de façon que le moyen dérivant, le moyen de traitement et le processeur d'affichage soient couplés à l'agencement de la mémoire pendant les tranches de temps d'une séquence prédéterminée de tranches de temps. Dans un mode de réalisation, on prévoit un décodeur de signaux du type télétexte contenant une information d'image comprenant un processeur de données pour obtenir un message numérique reçu des signaux du type télétexte. Une mémoire commune est utilisée pour stocker le message numérique pour un plus ample traitement par un micro- calculateur. Le microcalculateur extrait la donnée stockée, la traite et la stocke dans la mémoire commune. Un processeur d'affichage lit la donnée traitée de la mémoire commune et produit des signaux d'attaque d'un dispositif d'affichage. Un commutateur dirige la donnée entre la mémoire commune et le microcalculateur, le processeur de donnéesou le processeur d'affichage. Le commutateur fonctionne sous la commande d'une unité de temporisation. L'unité de temporisation rend la mémoire disponible pour un accès requis par le microcalculateur, le processeur de données ou le processeur d'affichage. L'invention sera mieux comprise, et d'autres buts, caractéristiques, détails et avantages de celle-ci apparaitront plus clairement au cours de la description explicative qui va suivre faite en référence aux dessins schématiques annexés donnés uniquement à titre d'exemple illustrant un mode de réalisation de l'invention et dans lesquels: - la figure 1 donne un schéma-bloc d'un exemple d'un décodeur de télétexte selon l'invention; la figure 2 est une illustration schématique d'une affectation de stockage dans une mémoire commune du décodeur de la figure 1; - les figures 3a et 3b montrent des schémas de l'utilisation de la mémoire commune dans diverses tranches de temps; et - la figure 4 donne un schéma- bloc d'un exemple d'un mode de réalisation d'un commutateur utilisé dans le décodeur de la figure 1. Le décodeur de télétexte de la figure 1, reçoit un signal vidéo modulé à l'entrée 20 d'un processeur de télévision 21. Le processeur 21 comprend des étages bien connus de télévision tels que le tuner, l'amplificateur à fréquence intermédiaire et le détecteur vidéo. Un diviseur de données 22 reçoit le signal vidéo détecté du processeur de télévision 21 pour détection et séparation de la donnée binaire de télétexte. Le diviseur de données22 produit des signaux de synchronisation horizontale et verticale par des lignes de signaux H et Vrespectivement) synchronisés sur le signal vidéo composite reçu. Le diviseur de donnée 22 applique un train de données en série et un signal reconstitué d'horloge par des lignes 70 à un processeur de données 24 tel qu'un processeur conventionnel de préfixe d'un décodeur de télétexte. Le signal reconstitué d'horloge est utilisé pour synchro- niser le signal d'horloge du système de télétexte développé par le processeur de données 24 et distribué aux divers étages dans le décodeur. Des commandes amorcées par l'utilisateur sont appliquées au processeur de données 24 par un micro- calculateur 25. En manoeuvrant un clavier 26, l'utilisateur choisit le magasin et le numéro de page à afficher. Le microcalculateur 25 reçoit la donnée choisie par l'utili- sateur au moyen du clavier 26 le long d'une ligne de signaux 42 et applique un mot de 12 bits au processeur de données 24 par les lignes de sélection 47. Ce mot signifie l'adresse requise du paquet défini par NABTS. Après la présence de la synchronisation horizontale, le processeur de données commence à rechercher la présence du code d'encadrement défini par NABTS dans le train de données en série reçu du diviseur de données22. Si un code valable d'encadrement se présente, le processeur de données 24 commence à tasser le train de données en série en unités de 8 bits appelées octets. Le processeur de données 24 traite les trois octets suivants pour obtenir l'adresse du paquet. Le microcalculateur 25 applique un mot de 12 bits au processeur de données 24 par les lignes 47 pour spécifier l'adresse du paquet requis. Lorsqu'il se présente une correspondance entre l'adresse du paquet requis et l'adresse du paquet de la donnée reçue de télétexte, le processeur de données 24 commence à trans- férer tous les octets subséquents incorporés dans les paquets de données définis par NABTS à une mémoire commune 28 du décodeur de télétexte en des tranches de temps contrôlées par une unité de temporisation 29. Les mots de donnée sont transférés à la mémoire 28 par le processeur de données 24 en utilisant un processus en deux étapes. A la première étape, un mot d'adresse est transféré d'un point d'adresse 30 du processeur de données 24 sur les lignes 31 à un point E d'un commutateur 32. L'unité de temporisation 29 applique des signaux de temporisation 54 au commutateur de commande 32 pour connecter les lignes de commutation S au point de contact E pour un transfert des mots d'adresse à un bus 33 par un point G. Le bus 33 peut être formé de 16 lignes pour définir un bus à 16 bits. Du bus 33, le mot d'adresse est transféré par les lignes 36 à un point d'entrée 34 d'un verrouillage d'adresse 35. Le mot d'adresse est stocké dans le verrouillage d'adresse 35 et un point de sortie 37 transfère le mot stocké d'adresse à un point d'adresse de mémoire 38 pour choisir l'emplacement, dans la mémoire 28, vers lequel est dirigé le transfert du mot de télétexte. A la seconde étape, un mot de donnée est transféré par les lignes 40, d'un point 39 du processeur de donnéES24 à un point F du commutateur 32. L'unité de temporisation 29 commande les lignes de commutation S du commutateur 32 pour transférer la donnée au même bus 33. Le bus 33 dirige la donnée au point de donnée 41 de la mémoire. Le mot de donnée est alors stocké dans la mémoire 28 à l'emplacement choisi par le mot stocké d'adresse du verrouillage d'adresse 35. Un mot de donné transféré à un emplacement de mémoire tout en appliquant une certaine adresse de mémoire, peut être transféré du même emplacement en appliquant la même adresse en un temps ultérieur. La mémoire commune 28 est utilisée simultanément par le microcalculateur 25, le processeur de données 24 et un processeur d'affichage 43. L'exploitation en temps partagé de la mémoire commune 28 est commandée par l'unité de temporisation 29. L'unité de temporisation 29 assigne une tranche de temps pour chaque accès à la mémoire commune 28. Les figures 3a et 3b illustrent l'affectation des tranches de temps pour le décodeur illus- tré sur la figure 1. Chaque tranche de temps du décodeur décrit à la figure 1 a une durée de 349 nanosecondes. La tranche de temps d'accès To-T1 est réservée au processeur d'affichage, T1-T2 au microcalculateur, T2-T3 au processeur d'affichage, T3-T4 au micro- calculateur, T4-T5 au processeur d'affichage, T5-T6 au microcalculateur, T6-T7 au processeur d'affichage et T7-T8 au microcalculateur; TN-TN+.1 est la tranche de temps d'accès du processeur d'affichage, TN+1-TN+2 au processeur de données, TN+2-TN+3 au processeur d'affi- chage, TN+3-TN+4 au processeur du microcalculateur, TN+4-TN+5 au processeur d'affichage, TN+5-TN+6 au processeur du microcalculateur, TN+6TN+7 au processeur d'affichage, TN+7-TN+8 au processeur du microcalculateur, TN+8-TN+9 au processeur d'affichage et TN+9-TN+10 au processeur de données. Le processus en deux étapes o un mot de donnée est transféré par le commutateur 32 est accompli dans une tranche de temps. Un accès à la mémoire commune 28 par le processeur de données 24 définit la tranche de temps d'accès du processeur de données. De même, un tel accès par le processeur de données d'affichage 43 définit la tranche de temps d'accès du processeur d'affichage et un tel accès par le microcalculateur 25 définit la tranche de temps d'accès du microcalculateur. Les tranches de temps sont mises en oeuvre d'une façon ne se chevauchant pas, de façon que seul le microcalculateur 25, le processeur d'affichage 43 ou le processeur de données 24 puisse avoir accès à la mémoire commune 28 pendant une tranche de temps. L'accès à la mémoire commune 28 est accompli par transfert de mots numériques par le commutateur 32. Lorsque le commutateur 32 permet l'accès à la mémoire commune 28 pour le processeur de données 24, le microcalculateur 25 ou le processeur d'affichage 43, les deux autres sont exclus pour un accès à la mémoire commune 28. L'unité de temporisation 29 produit des signaux de temporisation 54 pour commander le commutateur 32, des signaux de temporisation 55 pour commander la tempori- sation dans le microcalculateur 25 et des signaux de temporisation 56 pour commander la temporisation dans le processeur d'affichage 43. Par ces signaux de temporisa- tion, l'unité de temporisation 29 assigne une tranche de temps sur deux pour un accès à la mémoire 28 par le processeur d'affichage 43. Les tranches intermédiaires de temps non assignées à cet accès, sont assignées par l'unité de temporisation 29 soit au microcalculateur 25 ou au processeur de données 24. La décision d'assigner une tranche de temps au microcalculateur 25 ou au processeur de données 24 dépend de l'état des deux en un temps déterminé par l'unité de temporisation 29. Si le processeur de données 24 est prêt à accomplir un transfert de données dans la mémoire commune 28 dans une tranche de temps qui n'est pas assignée au processeur d'affichage 43, l'unité de temporisation 29 peut donner cette tranche de temps au processeur de données 24 pour obtenir l'accès à la mémoire commune 28. Si le processeur de données 24 n'est pas prêt à accomplir un transfert de données à la mémoire commune 28 dans une tranche de temps qui n'est pas assignée au processeur d'affichage 43, l'unité de temporisation 29 peut donner cette tranche de temps au microcalculateur 25 pour obtenir l'accès à la mémoire 28, à condition que le microcalculateur 25 soit prêt à accomplir un transfert dans une telle tranche de temps. Des lignes de demande 59 et 58 indiquent respecti- vement, à l'unité de temporisation 29, que le processeur de données 24 et le microcalculateur 25 nécessitent un accès à la mémoire commune 28. En utilisant des tranches prédéterminées de temps, il est possible d'obtenir l'accès à la mémoire commune 28 d'une manière efficace. Chaque tranche de temps dure suffisamment longtemps pour obtenir l'accès à la mémoire commune 28 en utilisant le processus en deux étapes. Comme le processeur d'affichage 43 obtient l'accès à la mémoire 28 une fois sur deux tranches de temps, on peut garantir qu'il recevra l'information requise d'affichage à une allure suffisamment rapide pour afficher chaque élément d'image à l'emplacement approprié sur la ligne de balayage. Le processus en deux étapes pour l'accès de la donnée de télétexte est illustré sur la figure 3b comme ayant lieu dans une tranche de temps d'accès entre le temps TN+1 et le temps TN+2 et également dans une tranche de temps d'accès entre TN+9 et Ti+10. Le processeur de données 24 recueille deux octets de la donnée reçue de télétexte pour stockage dans la mémoire 28. Comme cela est illustré sur la figure 3b, cela se produit une fois toutes les huit tranches d'accès de façon que deux octets de donnée puissent être introduits dans la mémoire 28 toutes les 2,8 microsecondes, ce qui est la fréquence des données reçues dans le système NABTS. A partir du moment o le processeur de données 24 recueille deux octets de donnée de télétexte pour stockage d'un mot de donnée dans la mémoire commune 28, jusqu'à l'obtention de l'octet suivant, il est garanti qu'une tranche de temps d'accès du processeur de données se présentera, comme on peut le déduire de la figure 3b. Par conséquent, le processeur de données 24 ne doit pas tamponner plus d'un mot de donnée. Cet aspect du processeur de données 24 simplifie la conception. Le processeur de données 24 stocke chaque mot subséquent de donnée dans une adresse consécutive de la mémoire. En faisant ainsi, il crée une mémoire tampon 201 du processeur de données comme cela est illustré par l'agencement schématique de la figure 2 de la mémoire commune 28 de la figure 1. Cette mémoire tampon peut être lue par le microcalculateur 25 pour un plus ample traitement, comme on l'expliquera ultérieurement. Par lecture des lignes 47, le microcalculateur 25 peut déterminer le nombre de mots de données transférés par le processeur de données 24 à la mémoire commune 28. La ligne 44 est utilisée pour choisir un transfert de données sur les lignes 47 vers ou au loin du processeur de données 24. Comme cela est illustré sur les figures 3a et 3b, l'accès du microcalculateur 25 à la mémoire 28 se produit en des tranches de temps qui ne sont occupées ni par le processeur de données 24 ni par le processeur d'affichage 43. Le microcalculateur 25 lit la mémoire tampon 201 du processeur de données, se trouvant dans la mémoire 28, et transfère son contenu à un groupe différent d'emplace- ments, une mémoire tampon de stockage de pages 202 de la figure 2 dans la mémoire commune 28 de la figure 1. La mémoire tampon de stockage de pages 202 est utilisée pour stocker la donnée de télétexte correspondant aux pages que l'utilisateur demandera le plus probablement. Par exemple, la page précédente sera probablement demandée par l'utilisateur. En la stockant dans la mémoire tampon 202, le décodeur peut donner une réponse rapide à un utilisateur de la page précédente parce que la page précédente est déjà stockée dans la mémoire tampon 202 au moment o l'utilisateur amorce cette demande. A.pres transfert de la donnée de télétexte de la mémoire tampon 201 à la mémoire tampon 202 de stockage de pages, le microcalculateur 25 traite la mémoire tampon de stockage de pages 202 et stocke les résultats dans un groupe différent d'emplacements de la mémoire commune 28 que l'on peut appeler carte des bits d'affichage 203, que l'on peut voir sur la figure 2. Le transfert réel de mots de donnée entre le micro- calculateur 25 et la mémoire 28 est également accompli par un processus en deux étapes. A la première étape, un mot d'adresse est transféré d'un point d'adresse 45 du micro- calculateur 25 sur les lignes 46 à un point A du commuta- teur 32. L'unité de temporisation 29 commande le commutateur 32 pour transférer le mot d'adresse au bus 33. Du bus 33, le mot d'adresse est transféré par les Iignes 36 au point d'entrée 34 du verrouillage d'adresse 35. Le mot d'adresse est stocké dans le verrouillage 35. Un point de sortie 37 transfère le mot stocké d'adresse au point d'adresse 38 de la mémoire pour choisir l'emplacement, dans la mémoire 28, vers lequel est dirigé le transfert du mot de télétexte. A la seconde étape, le microcalculateur 25 accomplit un transfert vers ou au loin de la mémoire 28. S'il faut un transfert vers la mémoire, un mot de donnée est transféré par les lignes 47, d'un point de donnée 48 du microcalculateur 25 à un point B du commutateur 32. L'unité de temporisation 29 commande le commutateur 32 pour transférer le mot de donnée au bus 33. Le bus 33 dirige les données vers le point 41 de donnée de la mémoire. Le mot de donnée est alors stocké dans la mémoire 28 à l'emplacement choisi par le mot stocké d'adresse du verrouillage 35. Par ailleurs, s'il faut un transfert de la mémoire 28 au microcalculateur 25, un mot de donnée est transféré du point 41 de donnée de la mémoire au bus 33 et de là au point B du commutateur 32 sous la commande de l'unité de temporisation 29. Du point B du commutateur 32, le mot de donnée est transféré par les lignes 47 au point de donnée 48 du microcalculateur. Comme on peut le déduire de la description qui précède, la figure 3a illustre les tranches de temps d'accès des transferts du microcalculateur 25 à la mémoire 28 dans une situation o la donnée de télétexte n'est pas transférée par le processeur de données 24 à la mémoire tampon 201 de traitement de données. Dans ce cas, des tranches alternées de temps sont allouées au microcalculateur 25. Cependant, il peut arriver que le microcalculateur 25 tente d'adresser la mémoire 28 en un temps qui n'est pas assigné à l'accès aux données du micro- calculateur 25. Lorsque cela se produit, le micro- calculateur 25 est maintenu en état d'attente jusqu'à la tranche suivante disponible de temps d'accès des données du microcalculateur 25. Le microcalculateur MC68000, fabriqué par Motorola Inc., Phoenix, Arizona, Etats Unis d'Amérique, par exemple, a une capacité inhérente d'entrée en un tel état d'attente en réponse à un signal approprié d'entrée. La figure 3b illustre les tranches de temps d'accès du microprocesseur à la mémoire 28 dans une situation o la donnée de télétexte est transférée par le processeur de données 24. Dans ce cas, seules les tranches de temps qui ne sont assignées ni à l'accès de donnée d'affichage ni à l'accès de donnée de télétexte sont assignées au microcalculateur 25. Une tranche de temps d'accès de donnée d'affichage est assignée toutes les tranches de temps d'accès sur deux et une tranche de temps d'accès de donnée de télétexte est assignée à une tranche de temps toutes les huit tranches de temps d'accès. Dans une situation o le processeur de données 24 accomplit un accès à la mémoire commune 28, le micro- calculateur 25 doit attendre son tour pour accéder lorsqu'une tranche de temps d'accès du processeur de données a la priorité. A l'exception d'un tel temps d'attente dû à la priorité donnée au processeur de données 24, le microcalculateur 25 continue à fonctionner sans retard d'attente. Le concept de pré-affecter des traezhes a1ternresdeteps pour le processeur d'affichage 43 et d'assigner les tranches restantes de temps pour le processeur de données 24 et le microcalculateur 25, tel qu'il est mis en oeuvre par l'unité de temporisation 29, a pour résultat un partage efficace de la mémoire commune 28 et un décodeur de télétexte capable de traiter rapidement une donnée de télétexte intégrale. Le transfert d'un mot de donnée de la mémoire commune 28 au processeur d'affichage 43 est semblable au transfert de la mémoire commune 28 au microcalculateur 25. Dans ce cas, comme le montre la figure 1, un mot d'adresse est produit à un point d'adresse 83 du processeur d'affi- chage 43 et le mot de donnée est reçu à un point de donnée 81. Le mot d'adresse est couplé à un point C du commutateur 32 et le mot de donnée est couplé par un point D. Des signaux de temporisation 56 de l'unité de temporisation 29 forment des signaux de temporisation pour commander le fonctionnement du processeur d'affichage 43. Le transfert de données est accompli d'une manière semblable au processus en deux étapes employé pour le transfert d'un mot de donnée de la mémoire commune 28 au microcalculateur 25. Un accès à la mémoire commune 28 nécessite le processus en deux étapes pour les modes de réalisation de la figure 1 parce que le bus 33 est utilisé pour le transfert des mots d'adresse et de donnée. On comprendra que l'opération d'accès accompliëpar le processus en deux étapes peut également être accompli par un processus en une étape dans d'autres variantes o les mots d'adresse et les mots de donnée sont appliqués à une mémoire commune sur des bus séparés. L'unité de temporisation 29 donne au processeur d'affichage 43 la plus haute priorité pour obtenir l'accès à la mémoire 28 par le fait qu'il offre une tranche de temps d'accès au processeur d'affichage de 349 nanosecondes dans toute période de 698 nanosecondes quel que soit l'état du microcalculateur 25 et du processeur de données 24. Par ailleurs, comme on l'a précédemment expliqué, une tranche de temps non utilisée par le processeur d'affi- chage 43 est donnée au processeur de données 24 s'il a un mot de donnée prêt au transfert et au microcalculateur si le processeur de données 24 ne demande pas un transfert à la mémoire 28. Le processeur d'affichage 43 de la figure I lit 4 mots de donnée d'élémentsd'image à chaque fois qu'il a un accès à la mémoire commune 28. Chaque mot d'élément d'image contient 4 bits binaires. Par conséquent, un mot de la mémoire de 16 bits de large est utilisé pour former les 4 mots d'éléments d'image sur un bus 33 de 16 bits, en une tranche de temps d'accès. Le processeur d'affichage 43, dans le mode de réalisation de la figure 1, a accès à la mémoire commune 28 dans des tranches alternées de temps par rapport à la séquence des tranches consécutives de temps produites par l'unité de temporisation 29. Le processeur d'affichage 43 peut être requis pour donner, à l'affichage 49, une information des éléments d'image à une allure suffisamment rapide pour un affichage dans l'affichage 49. Selon un aspect de l'invention, la capacité d'affichage rapide est obtenue en forçant le processeur d'affichage 43 à chercher ou à lire un certain nombre de mots de donnée d'éléments d'image dans chaque accès à la mémoire commune 28. A titre d'exemple, il peut lire 4 mots d'éléments d'image incorporés dans chaque mot de mémoire. Le processeur d'affichage 43 transforme chaque mot d'élément d'image de 4 bits en un code couleur, comprenant à titre d'exemple trois groupes de 3 bits pour un groupe et un code de transparence à titre d'exemple comprenant un bit. Les groupes du code de couleur déterminent la valeur des signaux analogiques séparés du rouge', du vert et du bleu respectivement. Ces trois signaux analogiques sont appliqués à un point ou orifice TELETEXTE d'un commutateur 50. Un second point ou orifice TV (télévision) du commutateur 50 procure un groupe différent de signaux du rouge, du vert et du bleu produits par un étage 52 de luminance/chrominance, d'une conception conventionnelle, qui reçoit le signal vidéo du processeur de télévision 21. Le commutateur 50 applique les signaux de son point TELETEXTE. Alternativement, il applique les signaux de son point TV, selon le code numérique du code de transparence transform pour l'élément d'image. Par conséquent, le code de transparence associé à un mot d'élément d'image force, selon son code numérique, l'affichage 49 à afficher soit une information de télétexte du processeur d'affichage 43 ou alternativement une autre information vidéo comme l'image conventionnelle de télé- vision du processeur de télévision 21. Cette capacité du code de transparence peut par exemple être utile pour le sous-titrage. Un mode avantageux de traitement des codes couleurs des éléments d'image et du code de trans- parence est décrit dans la demande de brevet US en cours N 556 352 du 29 Novembre 1983 intitulée A TELETEXT DECODER OPERATING ON PIXEL WORDS au nom de P. D. Filliman. Le commutateur 32, illustré sur la figure 1, peut également être mis enoeuvre en utilisant le bus montré sur la figure 4. Sur les figures 1 et 4, des chiffres identiques de référence identifient les mêmes fonctions. Le circuit incorporé dans la ligne en pointillé de la figure 4 représente le commutateur 32. Un étage d'attaque 424, 425, 426, 427 ou 428 peut attaquer le bus 33 sous la commande des signaux de temporisation 54 de l'unité de temporisation 29. L'unité de temporisation 29 permet que seul un étage d'attaque attaque le bus 33 en un certain temps pour obtenir un transfert valable d'un mot numérique. Si un mot numérique transféré à travers le bus 33 doit y rester pendant une plus courte période de temps que celle requise par le dispositif récepteur, un élément de stockage tel qu'un registre de données 429 illustré sur la figure 4, doit être introduit pour garder le mot numérique transféré jusqu'à ce que le dispositif soit prêt à lire le mot. Une telle configuration peut être utilisée pour l'introduction d'un mot de donnée dans le microcalculateur 25. En utilisant cette tentative, il est possible d'allouer une tranche plus courte de temps pour le transfert des mots numériques à travers le bus 33 que dans une situation o le commutateur 32 doit rester au même état jusqu'à ce que le microcalculateur 25 lise le mot de donnée. Dans le mode de réalisation de l'invention illustré et décrit précédemment, le microcalculateur 25 est utilisé pour commander le processeur de données 24 pour choisir l'information à stocker dans la mémoire 28. Le microcalculateur émet des signaux de commande en réponse à une commande amorcée par l'utilisateur. Le micro- calculateur accomplit également le traitement requis de la donnée tamponnée en lisant la mémoire 28 pour obtenir la donnée tamponnée, en accomplissant les opérations requises sur elle et en stockant la donnée traitée dans la même mémoire, mais pas nécessairement aux mêmes emplacements que ceux o réside la donnée tamponnée. Le microcalculateur utilise également la même mémoire pour le stockage et la récupération des résultats intermédiaires et de l'information d'état. Comme le microcalculateur 25 est en réalité un microcalculateur universel, il peut accomplir des tâches qui ne sont pas en rapport avec le décodage de signaux de télétexte. Pour accomplir ces tâches, le microcalculateur peut utiliser un espace de stockage 204 dans une zone de travail de la mémoire 28 comme cela est illustré sur la figure 2. Le microcalculateur 25 peut de plus accomplir un traitement sur des signaux du clavier. Dans le mode de réalisation, la mémoire commune 28 en partage de temps est utilisée pour tamponner les données reçues, pour produire un espace de travail pour le microcalculateur 25 et pour offrir l'accès au processeur d'affichage 43. Comme l'on n'utilise qu'une seule mémoire, on obtient une interconnexion sim.plifiée. Cela se prête à une utilisation plus efficace du point de vue prix de l'espace de stockage requis par le décodeur de télétexte. Dans le mode de réalisation, une unité de tempori- sation 29 produit les signaux de temporisation 54 pour faire fonctionner le microcalculateur 25, le processeur de données 24 et le processeur d'affichage 43 et pour faire fonctionner un moyen de commutation 32 qui permet l'accès à la mémoire commune pour le microcalculateur, le processeur de données ou le processeur d'affichage. L'unité de temporisation rend la mémoire accessible, selon ce qui est requis par le processeur d'affichage, le microcalculateur ou le processeur de données. L'unité de temporisation définit des tranches consécutivement récurrentes de temps. Ces tranches de temps se présentent à un intervalle régulier prédéterminé de temps. Un accès à la mémoire commune est obtenu en appliquant un mot d'adresse à la mémoire et en transférant un mot de donnée soit vers ou au loin de l'emplacement défini par le mot d'adresse. L'unité de temporisation offre un accès à la mémoire commune pendant la tranche de temps et un seul accès peut se produire pendant chaque tranche de temps. La séquence des tranches consécutives de temps est indépendante des fonctionnements en temps réel du micro- calculateur, du processeur de données et du processeur d'affichage, donc si le processeur de données, par exemple, nécessite unaccès à la mémoire commune, sa temporisation d'accès doit "s'adapter" aux temporisations prédéterminées des tranches de temps. L'affectation de chaque tranche de temps au processeur de données, au microcalculateur ou au processeur d'affichage est sous la commande de l'unité de temporisation. L'unité de temporisation affecte un nombre prédéterminé des tranches de temps pour l'usage exclusif du processeur d'affichage. L'unité de temporisa- tion applique les signaux de temporisation au processeur d'affichage de façon que ses temps d'accès coincident avec les tranches de temps allouées exclusivement à son usage. Une tranche de temps est allouée selon un schéma de priorité. Des demandes simultanées pour l'accès à la mémoire commune sont traitées par le schéma de priorité qui détermine l'affectation de chaque tranche de temps avant le début de cette tranche de temps. Par conséquent, l'arbitrage dans ce décodeur est accompli en synchronisme avec les tranches de temps qui ne sont pas pré-affectées au processeur d'affichage. Dans le mode de réalisation, un mot numérique qui est stocké dans la mémoire commune 28 pour le processeur d'affichage 43 contient plus d'un mot d'élément d'image. Un mot d'élément d'image donne une information au processeur d'affichage pour afficher un élément d'image. Le processeur d'affichage lit les mots d'éléments d'image incorporés dans le mot numérique pendant la tranche de temps d'accès du processeur d'affichage. R E V E N D I C AT I 0 N S 1.- Décodeur pour des signaux du type télétexte contenant des données binaires représentant l'information de commande et l'information affichable pour un affichage par un dispositif d'affichage, caractérisé par la combinaison de: un agencement formant mémoire commune (28, 35) pour stocker les données binaires; un moyen (22, 24, 26) pour dériver, des signaux du type télétexte, des données présélectionnées pour un stockage dans la mémoire; un moyen de traitement (25) pour traiter les données présélectionnées stockées et produire des données traitées, pour un stockage dans la mémoire; un processeur d'affichage (43) répondant aux données stockées traitées pour produire des signaux pour forcer l'affichage à afficher l'information affichable; un moyen de commutation (50) pour sélectivement coupler le moyen de dérivation (22, 24, 26), le moyen de traitement (25)et le processeur d'affichage (43) à l'agencement formant mémoire commune; et un moyen de temporisation (29) pour commander le moyen de commutation de façon que le moyen dérivant les données présélectionnées, le moyen de traitement et le processeur d'affichage soient couplés à l'agencement formant mémoire pendant des tranches de temps d'une séquence prédéterminée de tranches de temps. 2.- Décodeur selon la revendication 1, caractérisé en ce que le moyen de commutation couple sélectivement chacun du moyen dérivant les données présélectionnées, du moyen de traitement et du processeur d'affichage, à l'exclusion des deux autres, à l'agencement formant mémoire. 3.- Décodeur selon l'une quelconque des revendications 1 ou 2, caractérisé en ce que le moyen de temporisation produit des signaux de temporisation (54) pour commander le moyen de commutation, les signaux de temporisation définissant une première tranche récurrente d'accès o l'accès audit agencement formant mémoire est possible pour ledit processeur d'affichage, une seconde tranche récurrente de temps o l'accès audit agencement formant mémoire pour ledit moyen de traitement est possible et une troisième tranche récurrente d'accès o l'accès audit agencement formant mémoire pour ledit moyen dérivant les données est possible, les tranches de temps d'accès dudit processeur d'affichage étant prévues en des intervalles prédéterminés de temps. 4.- Décodeur selon l'une quelconque des revendications 1 ou 2, caractérisé en ce que le moyen de temporisation (29) est agencé pour forcer le moyen de commutation (32) à coupler le moyen dérivant les données (22, 24, 26), le moyen de traitement (25) et le processeur d'affichage (43) à l'agencement formant mémoire (28, 35) selon un ordre prédéterminé de priorité. 5.- Décodeur selon la revendication 4, caractérisé en ce que le processeur d'affichage (43) a la plus haute priorité. 6.- Décodeur selon la revendication 5, caractérisé en ce que le processeur d'affichage est couplé à l'agencement formant mémoire une tranche de temps sur deux. 7.- Décodeur selon l'une quelconque des revendications 5 ou 6, caractérisé en ce que le moyen dérivant les données a une plus forte priorité que le moyen de traitement. 8.- Décodeur selon la revendication 7, caractérisé en ce que le moyen dérivant les données et le moyen de traitement sont agencés pour produire des signaux de demande (58, 59) indiquant l'accès demandé à l'agencement formant mémoire et le moyen de temporisation (29) répond aux demandes selon l'ordre de priorité. 9.- Décodeur selon l'une quelconque des revendications précédentes, caractérisé en ce que l'agencement formant mémoire comprend: une mémoire commune (28) ayant un point d'adresse (38) et un point de donnée (41) pour le transfert des données dans et hors de la mémoire et un certain nombre d'emplacements de mémoire; et un moyen d'adresse (35) ayant un point d'entrée (34) pour recevoir un mot d'adresse de mémoire et un point de sortie (37) pour coupler le mot reçu d'adresse de mémoire au point d'adresse de mémoire (38); et en ce que le moyen de commutation (32) transfère sélectivement les données du moyen de traitement à la mémoire, les données du processeur de données à la mémoire, les données de la mémoire au moyen de traitement et les données de la.mémoire au processeur d'affichage, des emplacements dans la mémoire ou auxquels les données sont transférées étant déterminés par des adresses de mémoire qui sont obtenues au point de sortie du moyen d'adresse aux temps o lestransferts ont lieu, de façon que les données transférées du moyen de traitement ou du processeur de données à un emplacement de mémoire tout en appliquant une certaine adresse de mémoire en tout moment, puissent être transférées en un temps ultérieur au processeur d'affichage ou au moyen de traitement pour le même emplacement de mémoire en appliquant la même adresse de mémoire. 10.- Décodeur selon l'une quelconque des revendications précédentes, caractérisé en ce qu'il comprend de plus une mémoire de données (429) pour stocker les données pendant le transfert entre l'agencement formant mémoire (28, 35) et au moins le moyen dérivant les données (24), le moyen de traitement (25) ou le processeur d'affichage (43) par le moyen de commutation. 11.- Décodeur selon l'une quelconque des revendications précédentes, caractérisé en. ce que le moyen de commutation (32) comprend un bus (33) couplé à l'agencement formant mémoire (28), ayant un certain nombre de lignes de signaux et un certain nombre d'étages d'attaque de données (424 à 428) appliquant des mots de donnée au bus, lesdits étages d'attaque de données recevant des mots d'adresse et de donnée du moyen de traitement (25), du processeur de données (24) et du processeur d'affichage (43) et répondant au moyen de temporisation pour appliquer les adresses et les mots de donnée au bus pendant les tranches respectives de temps assignées aux étages d'attaque de données, de façon que seul un étage d'attaque de données puisse attaquer le bus en tout temps donné.