FR 2556153 A2 19850607 FR 8319211 A 19831201 Circuit de récupération du rythme d'une transmission synchrone de données utilisant une combinaison des codes biphase L et biphase modifié La présente invention concerne les transmissions synchrones de données utilisant une combinaison des codes biphase L et biphase modifié connue sous le nom de code quadriphase et consistant à faire correspondre aux données des symboles isochrones sans recouvrement prenant l'une des quatre formes définies par les fonctions 2 # t 2 # t # signe (sin T ); # signe (cos 2 # t) Elle est relative plus particulièrement à la récupération du rythme en utilisant, comme dans le brevet principal, les transitions consécutives, séparées de la durée T d'un symbole, apparaissant dans le signal reçu placé en bande de base. Ee circuit de récupération décrit dans le brevet principal comporte un circuit de sélection des transitions triant parmi les tran strions du signal reçu placé en bande de base, les transitions séparées de celles qui les précèdent immédiatement sensiblement de la durée d'un symbole (plus des sept huitiemes et moins des neuf huitièmes d'un symbole) et une base de temps synchronisée par le circuit de sélection des transitions. I1 est préférablement réalisé sous forme numérique et attaque par un signal remis sous forme binaire au moyen d'un circuit écrêter basculant à chaque passage par zéro ou plus généralement à chaque fran chissement de la valeur moyenne. Dans le cadre d'une transmission en bande de base par ligne téléphonique, le signal peut subir un filtrage passe-bas suffisamment sévère pour que certaines des impulsions les plus courtes durant le quart d'un symbole disparaissent c'est-à-dire ne donne plus lieu à deux franchissements de la valeur moyenne ce qui conduit, après écretage, à de fausses configurations avec des transitions espacées de la durée d'un symbole qui perturbent la récupération du rythme. La présente invention a pour but de rendre la récupération de rythme moins sensible aux déformations du signal résultant de sa transmission par une ligne téléphonique. Elle a pour objet un circuit de récupération de rythme qui comporte, outre un circuit de sélection des transitions triant les transitions séparées de celles qui les précèdent immédiatement d'un intervalle de temps sensiblement égal à la durée d'un symbole et une base de temps synchronisée par le circuit de sélection des transitions, avec ledit circuit de sélection des transitions muni d'un compteur de temps pour repérer les intervalles de temps entre transitions successives sensiblement égaux à la durée d'un symbole, un circuit d'inhibition du circuit de sélection des transitions qui initialise le compteur de temps de celui-ci lorsque l'amplitude instantanée du signal reçu placé en bande de base franchit les limites d'une plage prédéterminée entourant la valeur moyenne d'amplitude du signal. D'autres caractéristiques et avantages de l'invention ressortiront de la description ci-après de plusieurs modes de réalisation conformes à l'invention. Cette description sera faite en regard du dessin dans lequel - la figure 1 représente différentes formes de symboles ou de succession de symboles résultant d'un codage quadriphase, - la figure 2 représente le schéma d'un circuit de récupération de rythme selon l'invention, - et la figure 3 le schéma d'une variante de réalisation d'un circuit d'inhibition utilisé dans le circuit représenté à la figure précédente. Comme mentionné précédemment, le codage quadriphase utilise quatre formes de symboles correspondant aux fonctions + signe (sin 2 # t) ; # signe (cos 2 # t ) T T Les premières représentées en a et b à la figure 1 correspondent aux deux formes des symboles d'un code biphase L tandis que les secondes représentées en c et d à la figure 1 correspondent aux deux formes des symboles d'un code biphase modifié. La seule succession de deux formes de symbole présentant deux transitions consécutives espacées de la durée T d'un symbole est celle des deux formes de symbole du code biphase L # signe (sin 2 # T dont un exemple est représenté en e à la figure 1.Cette succession a la particularité d'avoir des transitions qui sont toujours en milieu de symbole et qui peuvent par conséquent permettre de synchroniser sans ambiguité une horloge de rythme. Le signal résultant d'un codage quadriphase est formé d'une succession d'impulsions de largeur T/4, T/2, 3 T/4 et T. Lorsqu'il est transmis en bande de base par une ligne téléphonique, il subit un filtrage passe-bas affectant en premier ses impulsions les plus courtes de largeur T/4. Ce filtrage peut même être suffisamment sévère pour que l'une au moins des transitions limitant ces impulsions en T/4 disparaisse.Lorsque cela se produit avec une succession des deux formes de symboles du biphase modifié telle que représentée en f à la figure 1 où deux impulsions en T/4 de signes alternés se présentent conséeutivement, il apparait en réception un signal, tel que représenté en g à la figure 1, aboutissant, lorsqu'il est appliqué à un circuit de remise en forme par écretage, à une fausse configuration de deux transitions consécutives qui sont séparées de la durée d'un symbole et placées en limite et non au milieu d'un symbole, et qui perturbent la récupération de rythme. La figure 2 représente un exemple de circuit de récupération de rythme rendu peu sensible à ces fausses configurations. Ce circuit comporte, outre une base de temps 10 synchronisée par un circuit de sélection des transitions 20 et un circuit de mise en forme 30, un circuit d'inhibition 40 du circuit de sélection des transitions 20. La base de temps 10 comporte un oscillateur contrôlé en tension 11 engendrant un signal d'horloge H1 dont la fréquence est très grande par rapport à celle du rythme des symboles et égale à un multiple entier m de celle-ci, un premier diviseur par m 12 formé d'un compteur par m incrémenté par le signal d'horloge H1 et remis à zéro par le circuit de sélection des transitions 20 et une boucle à verrouillage de phase formée d'un deuxième diviseur par m 13 fonctionnant à partir du signal d'horloge H1, d'un comparateur de phase 14 opérant sur les signaux de sortie des deux diviseurs 12 et 13 et d'un filtre intégrateur 15 intercalé entre le comparateur de phase 14 et l'entrée de contrôle de l'oscillateur 11. Le premier diviseur par m 12, remis à zéro par le circuit de sélection des transitions 20, délivre un premier signal de rythme réeu- péré reproduisant la gigue de phase affectant les transitions utilisées pour la synchronisation et d'éven+uels sauts de phase erronés dus à un triage imparfait des transitions. La boucle à verrouillage de phase filtre cette gigue et ces sauts de phase parasites et délivre en sortie du deuxième diviseur par m 13 un signal de rythme récupéré, synchronisé avec les symboles reçus, utilisable pour le décodage de ces derniers. Le circuit de sélection des transitions 20 comporte un détecteur de transition 21 transformant en impulsion positive chaque transition du signal reçu remis en forme appliqué à son entrée, une porte logique de triage 22 intercalée entre la sortie du détecteur de transition 21 et l'entrée de remise à zéro du premier diviseur par m 12 de la base de temps 10, et le compteur de temps 23 précité, avec circuit de maintien, engendrant l'ordre d'ouverture de la porte logique de triage 22. Le détecteur de transition 21 peut être formé d'une porte logique de type "ou exclusifn reliée par ses deux entrées à celle du détecteur de transition 27, I1 une directement et l'autre par l'intermédiaire d'un circuit à retard déterminant la largeur de l'impulsion émise à chaque transition. Le compteur de temps 23 et son circuit de maintien comporte un compteur diviseur par n' 230 suivi d'un compteur binaire à quatre étages 233 associé à deux registres de type D 234, 235 et une porte logique de type net" 236. Le compteur diviseur par n' 230 est cadencé par le signal d'horloge H1 de la base de temps 10 et remis à zéro par le circuit d'inhibition 40 dans une certaine plage autour de chaque transition du signal reçu placé en bande de base. Il délivre un signal d'horloge H3 à une fréquence seize fois supérieure au rythme des symboles contenus dans le signal reçu. Le compteur binaire 233 progresse sous l'action du signal d'horloge H3 et est remis à zéro par le circuit d'inhibition 40 en synchronisme avec le compteur diviseur 230. Le registre de type D 234, connecté aux sorties QO et Q1 des premier et deuxième étages du compteur binaire 233 par ses entrées d'horloge et de données et à la sortie du détecteur de transition 21 par son entrée de remise à un, bascule sur les fronts montants de son signal d'horloge et délivre sur sa sortie complémentée Q un signal au quadruple de la fréquence de rythme des symboles reçus présentant des fronts montants chaque fois que le compteur de temps arrive aux valeurs T et... L3 valeurs 16 T, 16 T, 16 T, 16 T etc...La porte logique de type "et" 236 connectée par ses entrées aux sorties Q2 et Q3 des troisième et quatrième étages du compteur binaire 238 est en sortie, au niveau logique 1 lorsque le compteur de temps est entre le3 valeurs T et 16 T incluses. Le registre de type D 235 connecté par son entrée donnée à la sortie de la porte logique de type "et" 236 et par son entrée d'horloge à la sortie Q du registre de type D 234 bascule sur les fronts montants de son horloge. Sa sortie passe au niveau logique 1 débloquant la porte de triage 22 chaque fois que le compteur de temps parvient à la valeur 13 T T6 et passe au niveau logique 0 si elle n'y est pas déjà, chaque fois que le compteur de temps atteint la valeur 1 T. 16 Une fois que le compteur de temps a atteint la valeur 136 T, la 16 sortie du registre de type D 235 passe au niveau logique 1 débloquant la porte de triage 22. Il peut alors se produire deux éventualités selon qu'unie transition apparait ou non avant que le compteur de temps ait atteint par débordement naturel la valeur 1,6 T. Si aucune transition 16 n'est apparue, la sortie du registre de type D 235 passe au niveau logique 0 et bloque la porte d'aiguillage 22 dès que le compteur de temps atteint à nouveau la valeur 116 T. Si, par contre, une transition est 16 apparue et a franchi la porte de triage 22, elle a également provoqué par le circuit d'inhibition une remise à zéro du compteur de temps pendant laquelle le registre de type D 234 se trouve dans un état indéterminé. Bloqué au niveau logique 1 sur sa sortie complémentée il ne délivrerait pas lorsque le compteur de temps atteindrait à nouveau la valeur 16 T le front montant nécessaire au basculement du registre D 235 ce qui retarderait le blocage de la porte de triage 22 d'un quart de durée dsun symbole. C'est pour éviter cela que la sortie complémentée Q du registre de type D 234 est remise à 0 à chaque transition du signal reçu par l'action du détecteur de transition 21 sur l'entrée de remise à un du registre de type D 234. Le circuit de mise en forme 30 est constitué d'un amplificateur différentiel à grand gain fonctionnant en écrêter. Le signal formé des symboles reçus placés en bande de base est appliqué à l'entrée E du circuit et parvient, par une capacité de couplage 31, à l'entrée non-inverseuse de l'amplificateur différentiel. Les deux entrées de l'amplificateur différentiel sont polarisées par l'intermédiaire d'une résistance 32 à la valeur moyenne Vm du signal regu qui est nulle en raison des formes équilibrées des symboles d'un codage quadriphase. Le circuit d'inhibition 40 est formé d'un amplificateur différentiel 41 et d'une porte logique de type "ou exclusif" 42. L'amplificateur différentiel 41 est monté en comparateur avec deux seuils distincts, un seuil bas utilisé lorsque le signal formé de symboles reçus a une amplitude instantanée inférieure à sa valeur moyenne et un seuil haut utilisé dans le cas contraire. Pour ce faire, il a son entrée non inverseuse connectée à l'entrée E par l'intermédiaire de la capacité de couplage 31, en parallèle sur celle de l'amplificateur différentiel du circuit de mise en forme 30, et son entrée inverseuse connectée à la prise intermédiaire d'un pont diviseur résistif 43, 44 connecté entre la sortie et l'entrée inverseuse de l'amplificateur différentiel du circuit de mise en forme 30.La porte logique de type "ou exclusif" 42 a deux entrées connectées aux sorties de l'amplificateur différentiel 41 et de celui du circuit de mise en forme 30. Lorsque l'amplitude instantanée du signal appliqué à l'entrée E est inférieure à la valeur moyenne du signal, la sor-tie de l'amplificateur différentiel du circuit de mise en forme 30 est au niveau bas entraînant la sélection du seuil bas pour l'amplificateur différentiel 41 et un comportement non inverseur de la porte logique de type "ou exclusif" 42. Si l'amplitude instantanée du signal appliqué à l'entrée E est inférieure au seuil bas, l'amplificateur différentiel 41 engendre en sortie un niveau logique bas, transmis par la porte logique de type "ou exclusif" 42 en sortie du circuit inhibiteur 40, correspondant à un état inactif de ce dernier.Si l'amplitude instantanée du signal appliqué à l'entrée E est supérieure au seuil bas tout en restant inférieure à la valeur moyenne du signal, l'amplificateur différentiel 41 engendre en sortie un niveau logique haut, transmis par la porte logique de type "ou exclusif" 42 en sortie du circuit inhibiteur 40, entraînant la mise à zéro du compteur de temps 23. Lorsque l'amplitude instantanée du signal appliqué à l'entrée E est supérieure à la valeur moyenne du signal, la sortie de l'amplifi- cateur différentiel du circuit de mise en forme 30 est au niveau haut entrainant la sélection du seuil haut pour l'amplificateur différentiel 4 i et un comportement en inverseur de la porte logique de type "ou exclusif1? 42.Si l'amplitude instantanée du signal appliqué à len- trée En tout en étant supérieure a la valeur moyenne du signal reste inférieure au seuil haut, l'amplificateur différentiel 41 engendre un niveau logique bas transformé par la porte logique de type ou exclu sif" 42 en un niveau logique haut en sortie du circuit d'inhibition 40 entra mans la mise à zéro du compteur de temps 23 Si l'amplitude instan- tanée du signal appliqué à l'entré l'entré r est supérieure au seuil haut, l'am- plificateur différentiel 41 engendre e sortie un niveau logique haut transformé par la porte logique de type "ou exclusif" 42 en un niveau logique bas en sortie du circuit d'inhibition 40 eorrespondan'c à un état inactif de ce dernier. En résumé le niveau logique de sortie du circuit d'inhibition 40 est bas lorsque l'amplitude instantanée du signal appliqué à 1' entrée E est en dehors de la plage limites par les seuils haut et bas de lVaepli- 'icateur différentiel 41 et haut dans le cas inverse En choisissant ces deux seuils de part et d'autre de la valeur moyenne du signal de manière à englober dans ladite plage les méplats provoqués dans le signal reçu placé e bande de base par les rentes des impulsions en T/4 (courbe g de la figure 1), on empeche la prise en compte par le circuit de récupéra- tiGn de rythme des transitions précédées et suivies de ces restes d'impulsions en evitantD par l'initialisation du compteur de temps 23 lorsque l'amplitude instantanée du signal appliqué à l'entrée E franchit les limites de ladite plage, que loris d'une suite de deux tels méplats espacés de la durée T d'un symbole, ce compteur de temps n'arrive à sa valeur de comptage qui déclenche l'ouverture de la porte de triage 22. Dans l'exemple de réalisation illustré, le circuit d'inhibition 40 initialise le compteur de temps 23 lorsque l'amplitude instantanée du signal appliqué à l'entrée E franchit les limites de la plage délimitée par les seuils haut et bas de l'amplificateur différentiel 41 et maintient en outre cette initialisation pendant toute la durée au cours de laquelle l'amplitude instantanée de ce signal reste dans cette plage. Bien qu'en pratique cela conduise à une réalisation légèrement soins simple, on pourrait prévoir de n'initialiser le compteur qu'aux seuls passages par les frontières de cette plage en remplaçant par exemple la porte "ou exclusif" 42 disposée en sortie de l'amplificateur différentiel 41 par un détecteur de transition traitant le signal de sortie de cet amplificateur et assurant l'initialisation du compteur de temps à chaque transition de ce dernier signal. La figure 3 représente une variante de réalisation du circuit inhibiteur 40 de la figure 2 montré, pour une meilleure compréhension, en compagnie du circuit de mise en forme 30 et du circuit détecteur de transition 21. Dans cette variante le circuit inhibiteur 40 comporte deux amplificateurs différentiels 45, 46 dont les sorties sont connectées aux entrées d'une porte logique de type Sou exclusif" 47. L'atpli- ficateur différentiel 45 est monté en comparateur à seuil bas, son entrée non inverseuse étant connectée à l'entrée E du circuit par l'intermédiaire de la capacité de couplage 31 et son entrée inverseuse étant portée à un potentiel de seuil bas par la prise intermédiaire d'un pont diviseur résistif 48, 49 connecté entre un point de potentiel à la valeur moyenne Vm du signal et un point de potentiel plus négatif -Y. L'ampli- ficateur différentiel 46 est monté en comparateur à seuil haut, son entrée non inverseuse étant connectée en parallèle sur celle de l'ampli- ficateur différentiel 46 et son entrée inverseuse étant portée à un potentiel de seuil haut par la prise intermédiaire d'un pont diviseur résistif 50, 51 connecté entre le point de potentiel à la valeur moyenne Vm du signal et un point de potentiel plus pasitif-+Y. En dehors de la plage limitée par les seuils haut et bas, les amplificateurs différentiels 45 et 46 ont les mêmes niveaux de sortie ce qui engendre en sortie de la porte logique de type "ou exclusif" 47 un niveau logique bas correspondant à un état inactif du circuit inhibiteur 40. Dans cette plage, les amplificateurs différentiels 45 et 46 ont des niveaux de sortie différents se traduisant en sortie de la porte logique de type "ou exclusif" 47 par un niveau logique haut entrainant la mise à zéro du compteur de temps 23. On peut, sans sortir du. cadre de l'invention modifier certaines dispositions ou remplacer certains moyens par des moyens équivalents. REVENDICATIONS 1/ Circuit de récupération de rythme d'une transmission synchrone de données utilisant un signal qui, en bande de base, est formé d'une succession d'éléments de signal ou symboles, à deux niveaux, sans recouvrement, isochrones de durée T pouvant prendre l'une des quatre formes définies par les fonctions + signe (sin 2iÇ t + ; ± signe (cos T comportant, conformément à la revendication 1 du brevet principal, un circuit de sélection des transitions (20) triant parmi les transitions du signal reçu placé en bande de base, les transitions séparées de celles qui les précèdent immédiatement d'un intervalle de temps sensiblement égal à la durée T d'un symbole et une base de temps (10) qui est synchronisée par les transitions triées par le circuit de sélection de transitions (20) et qui délivre le rythme récupéré des symboles, dans lequel ledit circuit de sélection des transitions (20) est muni d'un compteur de temps (23) pour repérer les intervalles de temps entre transitions successives du signal reçu placé en bande de base sensiblement égaux à la durée T, caractérisé en oe qu'il comporte en outre un circuit d'inhibition (40) du circuit de sélection des transitions (20) qui initialise le compteur de temps (23) de celui-ci lorsque l'amplitude instantanée du signal reçu placé en bande de base franchit les limites d'une plage prédéterminée entourant la valeur d'amplitude moyenne dudit signal. 2/ Circuit selon la revendication i, comportant en outre un circuit de mise en forme (30) détectant les transitions ou passages par la valeur d'amplitude moyenne du signal reçu placé en bande de base, caractérisé en ce que le circuit d'inhibition (40) comporte un amplificateur différentiel (41) monté en comparateur à deux seuils avec une entrée non inverseuse connectée en parallèle sur celle du circuit de mise en forme et une entrée inverseuse connectée à la prise intermédiaire d'un pont diviseur résistif (43, 44) connecté entre la sortie du circuit de mise en forme !30) et un point porté au potentiel de la valeur d'amplitude moyenne du signal reçu, et une porte logique de type "ou exclusif" à deux entrées (42) connectées en sortie du circuit de mise en forme (30) et de l'amplificateur différentiel (41). 3/ Circuit selon la revendication 1, caractérisé en ce que le circuit d'inhibition (40) comporte - un premier amplificateur différentiel (45) monté en comparateur à seuil avec une entrée non inverseuse à laquelle est appliqué le signal reçu placé en bande de base et une entrée inverseuse portée à un premier seuil de tension inférieur à la valeur d'amplitude moyenne dudit signal, - un deuxième amplificateur différentiel (46) monté en comparateur à seuil avec une entrée non inverseuse à laquelle est appliqué le signal reçu placé en bande de base et une entrée inverseuse portée à un deuxième seuil de tension supérieur à la valeur d'amplitude moyenne dudit signal - et une porte logique de type "ou exclusif"(47)à deux entrées connectées aux sorties des deux amplificateurs différentiels (45, 44).