FR 2554654 A1 19850510 FR 8317726 A 19831108 REDRESSEUR MONOALTERNANCE A CAPACITES COMMUTEES La présente invention concerne les circuits à capacités commutées qui sont des circuits échantillonnés mettant en oeuvre des transferts de charge entre capacités pour simuler notamment le comportement électrique de résistances. Un but de l'invention est de réaliser avec un tel type de circuit une fonction particulière qui est la fonction de redressement monoalternance d'une tension alternative, à savoir la transmission des alternances d'un signe déterminé et l'élimination des alternances du signe opposé. Cette fonction de redressement doit être aussi peu affectée que possible d'une part par les ten- sions de seuil des éléments effectuant le redressement proprement dit, et d'autre part par les tensions de décalage à l'entrée des amplificateurs opérationnels éventuellement utilisés. La présente invention propose un circuit à capacités commutées qui réalise cette fonction de redressement et qui comporte: - un amplificateur opérationnel comportant une entrée non-inverseuse reliée à la masse et une entrée inverseuse; - une première capacité reliée d'un côté à l'entrée inverseuse et susceptible d'être reliée de l'autre soit à la masse pendant une première phase de chaque période d'échantillonnage soit à l'entrée du redresseur pendant une deuxième phase, dis- jointe de la première, à chaque période; - une deuxième capacité reliée d'un côté à l'entrée inverseuse et susceptible d'être reliée de l'autre côté à la masse pendant la première phase ou à la sortie du redresseur pendant la deuxième phase; - un premier transistor à effet de champ ayant sa grille reliée à son drain, monté entre l'entrée inverseuse et la sortie de l'amplificateur opérationnel; - un deuxième transistor à effet de champ ayant sa grille reliée à son drain, monté de manière à être connecté entre la sortie de l'amplificateur opérationnel et la sortie du redresseur pendant la deuxième phase de chaque période échantillonnée; - un interrupteur fermé pendant la première phase d'échantillonnage, monté en parallèle avec le premier transistor. Il est prévu en principe une troisieme capacité suscep- tible d'être reliée entre la sortie du circuit et la masse pendant la deuxième phase. Pour éviter toute ambiguité, on appellera-dans tout ce qui suit "drain" des transistors le c8té qui est relié à la grille, que le transistor soit à canal n ou à canal p. La tension de sortie qui ne présente que les alternances d'un signe déterminé de la tension d'entrée, éventuellement amplifiée ou atténuée selon le rapport entre les valeurs des première et seconde capacités, est disponible en permanence aux bornes de la troisième capacité et elle peut être lue aussi bien pendant la premiere phase que pendant la deuxième phase de chaque période d'échantillonnage; elle se comporte donc, ce qui est intéressant, comme une tension non échantillonnée (bien que par la nature du redressement qui est effectué de manière échantillonnée, cette tension de sortie se présente en marches d'escalier). On peut prévoir avantageusement un amplificateur à gain unitaire relié à cette troisième capacité pour permettre de lire la tension de sortie sans la décharger. Le circuit ainsi constitua est tout particulièrement adapté a être intégre dans une technologie MOS (Metal-Oxyde- Semiconducteur). D'autres caractéristiques et avantages de l'invention apparaitront à la lecture de la description détaillée qui suit et qui est faite en référence aux dessins annexés dans lesquels la figure unique représente le schéma de base du circuit redresseur selon l'invention. L'entrée du circuit redresseur est désignée par E, sa sortie par S. Toutefois, une sortie S' apres un amplificateur tam- pon peut aussi être prévue. La tension d'entrée alternative à redresser est désignée par Ve et la tension de sortie redressée est Vs sur la sortie S ou Vs' sur la sortie S'. L'ensemble du circuit fonctionne de manière échantillonnée, avec des interrupteurs qui se ferment et s'ouvrent selon deux phases disjointes, à chaque période d'échantillonnage. Sur la figure, la lettre a, à côté d'un interrupteur, signifie que cet interrupteur se ferme uniquement pendant la première phase a de chaque période; la lettre b signifie au contraire qu'il ne se ferme que pendant la seconde phase b. L'entrée E du circuit est reliée par un interrupteur Il, fermé pendant la phase b, à une premiere borne d'une premiere capacité Cl dont l'autre borne est reliée à l'entrée inverseuse d'un amplificateur opérationnel A0; la premiere borne de la capacité peut être reliée à la masse pendant la phase a par un deuxième interrupteur I2. L'amplificateur opérationnel AO a aussi une entrée non inverseuse reliée à la masse. Un premier transistor à effet de champ T1 est prévu, ayant son drain relié à sa grille et jouant donc le rôl81e d'élément redresseur puisqu'il n'est conducteur que si sa tension drain- source dépasse sa tension de seuil propre qu'on appellera Vtl. Ce transistor T1 est connecté entre l'entrée inverseuse et la sortie de l'amplificateur AO. Un deuxième transistor à effet de champ T2 est également prévu, ayant aussi son drain relié à sa grille et jouant donc aussi le rôle d'élément redresseur à seuil. Il a une tension de seuil Vt2 égale ou non à Vtl, et il est connecté entre la sortie de l'amplificateur A0 et un point P qui est relié par un interrup- teur I3 à une première borne d'une deuxième capacité C2 et par un interrupteur I4 à la sortie S du circuit. Ces deux interrupteurs sont fermés pendant la deuxième phase b. Un autre interrupteur I5, fermé pendant la première phase a, permet de relier cette premiere borne de la capacité C2 à la masse. La capacité C2 est par ailleurs reliée par son autre borne à l'entrée inverseuse de l'amplificateur A0. Un interrupteur I6 permet de court-circuiter, pendant la première phase a, le transistor T1. Une troisième capacité C3 est connectée entre la sortie S et la masse, au moins pendant la premiere phase. C'est aux bor- nes de cette capacité C3 qu'est obtenue la tension alternative redressée ne présentant plus que des alternances d'un signe donné. On peut prévoir en outre un amplificateur opérationnel AO', monté en suiveur de tension à gain unitaire pour fournir une tension de sortie Vs' égale à Vs mais obtenue sous basse impédance et évitant la décharge de la capacité C3 entre Jeux périodes d'échantillonnage. L'amplificateur a alors une entrée (non-inverseuse) reliée à la sortie S et une autre entrée (inverseuse) reliée à sa propre sortie S'. Le fonctionnement du circuit est expliqué ci-apres en supposant d'abord que les deux transistors T1 et T2 sont des tran- sistors a canal n à tensions de seuil positives, que le drain de T1 est relié à l'entrée de l'amplificateur AO et que le drain de T2 est reliée à la sortie de l'amplificateur AO. Pendant la phase a de chaque période, les interrupteurs I2, I5 et I6 se ferment; la capacité Cl se charge à la tension Veo présente à l'entrée de l'amplificateur AO; ici Veo est égal à la tension Voff de décalage d'entrée de l'amplificateur AO qui est bouclé en gain unitaire par l'interrupteur I6; la capacité C2 se charge aussi à Voff; la tension de sortie Vso de l'amplificateur est égale à sa tension d'entrée Veo. Pendant la phase b qui suit, le raisonnement est différent selon que l'on est dans une alternance positive ou négative de la tension d'entrée Ve à redresser. 1 / Alternance positive: Ve positif Les interrupteurs I2, I5 et I6 s'ouvrent; les interrup- teurs Il, I3, I4 se ferment. La capacité C1 chargée à Voff transmet instantanément le potentiel Ve sur l'entrée inverseuse de l'amplificateur AO. Cette entrée était à Voff; elle tend à passer à Ve + Voff, de sorte que la sortie Vso tend à devenir très négative, l'amplificateur AO étant initialement en boucle ouverte. Le transistor T1 qui était bloqué pendant la phase a du fait de sa tension drain-source nulle devient rapidement conduc- teur car sa tension drain-source devient fortement positive. Dans ces conditions, la tension d'entrée Veo de l'amplificateur est ramenée pratiquement à Voff, et tout se passe comme si cette tension était appliquée à l'ensemble en série des capacités C2 et C3, de sorte qu'on retrouve aux bornes de C3 une fraction C2/C2+C3 de la tension de décalage Voff, c'est à dire une valeur très proche de zéro, surtout si la valeur de C2 est tres inférieure à celle de C3. Les alternances positives de la tension d'entrée Ve sont donc supprimées et laissent Vs très proche de zéro. On vérifie qu'alors le transistor T2 reste bloqué (tension négative à peu pres égale à -Vtl sur son drain et tension pratiquement nulle sur sa source). 2 / Alternances négatives: Ve négatif Les interrupteurs I2, I5 et 16 s'ouvrent; les interrup- teurs Il, I3, I4 se ferment. La capacité C1 chargée à Voff transmet instantanément le potentiel Ve sur l'entrée inverseuse de l'amplificateur AO. Cette entrée étant à Voff; elle tend à passer à Ve + Voff, de sorte que, Ve étant négatif, la tension de sortie Vso tend à devenir tris positive, l'amplificateur AO étant initialement en boucle ouverte. Le transistor Tl qui était bloqué pendant la phase a est confirmé dans ce blocage puisque sa tension de drain devient négative, et sa tension de source positive. Au contraire le transistor T2 est largement rendu con- ducteur par sa tension drain fortement positive. Des charges électriques positives peuvent donc être fournies par l'amplificateur AO à la capacité C2 à travers le transistor T2 pour ramener l'ensemble à un état d'équilibre dans lequel la somme des charges stockées sur les capacités Cl et C2 est toujours ClVoff + C2Voff puisqu'aucune charge n'a pu être amenée du c8té des armatures réunies des deux capacités (impédance d'entrée infinie de l'amplificateur AO); la tension d'entrée Veo de l'amplificateur revient à Voff (en fait à Voff + Vso/A si A est le gain de l'amplificateur, mais on considérera ce gain comme infini). Comme la charge de Cl est maintenant Cl(Voff-Ve) et celle de C2 est C2(Voff-Vs) et que cette somme doit toujours être égale à la somme de charges initiales ClVoff + C2Voff, on en déduit que Vs prend la valeur: Vs = - Ve C2 Pour les alternances négatives par conséquent la tension de sortie reproduit, inversée et éventuellement atténuée ou amplifiée selon le rapport des capacités C1 et C2 si elles ne sont pas égales. La tension de décalage Voff n'intervient pas car elle s'élimine dans l'égalité de charges définie ci-dessus. La sortie Vso de l'amplificateur reste à une valeur égale à Vs + Vt2 juste suffisante pour maintenir le transistor T2 en conduction. La capacité de sortie C3 se charge en conséquence à la tension Vs et conserve cette charge lorsque la phase b se termine, et que l'interrupteur I4 est à nouveau ouvert. L'amplificateur supplémentaire A0' monté en suiveur fournit en permanence une tension redressée sous basse impédance sans décharger la capacité C3. Il faut noter qu'il peut être souhaitable de prévoir, lors de la phase b, que l'interrupteur I4 se ferme légerement après l'interrupteur Il, surtout si la capacité C2 est notablement plus faible que la capacité C3, pour éviter, en cas d'alternance négative décroissante, que la capacité C2, retransmettant le potentiel Vs de la capacité C3, ne transmette sur l'entrée négative de l'amplificateur A0 un potentiel positif prenant le dessus sur le potentiel négatif Ve transmis par la capacité Cl, auquel cas le transistor T2 se bloquerait, le transistor T1 con- duirait et on perdrait le bénéfice de la mise en mémoire de la tension Voff dans les capacités C1 et C2. Pour terminer la description de l'invention, on peut signaler que les transistors Tl et T2 peuvent être chacun indifféremment à canal p ou à canal n; que leur drain est connecté à leur grille mais que pour chacun des transistors on peut prévoir que c'est soit son drain, soit sa source qui est relié à la sortie de l'amplificateur opérationnel A0. Toutefois, si les transistors sont de même type, la source de l'un doit être reliée au drain de l'autre à la sortie de l'amplificateur opérationnel, tandis que s'ils sont de type opposés, les deux drains ou les deux sources doivent-être réunies à la sortie de l'amplificateur. Il y a donc huit cas de figures possibles et, selon la combinaison choisie, le circuit redressera soit les alternances positives, soit les alternances négatives. Par exemple, si le transistor Tl est à canal n et le transistor T2 à canal p, l'un deux doit être globalement retourné. Si c'est le transistor T2, le circuit conservera toujours les alternances négatives inversées; si c'est le transistor Tl, le circuit conservera les alternances positives inversées. Les tensions de seuil Vtl et Vt2 des transistors ont de préférence des valeurs aussi proches que possible de zéro; ces valeurs peuvent être comprises entre -l volt et +1 volt par exemple. Enfin le circuit de redressement peut avoir un gain programmable par mise en service de capacités différentes réalisant des valeurs choisies de Cl et/ou C2. REVENDICATIONS 1. Redresseur monoalternance, caractérisE en ce qu'il est constitué par un circuit à capacités commutées comportant: - un amplificateur opérationnel (AO) comportant une entrée non-inverseuse reliée à la masse et une entrée inverseuse - une premiere capacité (C1) reliée d'un c8ôt l'entrée inverseuse et susceptible d'être reliée de l'autre soit à la masse pendant une première phase (a) de chaque période d'échantil- lonnage soit à l'entrée (E) du redresseur pendant une deuxième phase (b), disjointe de la première, à chaque période; - une deuxième capacité (C2) reliée d'un côté à l'entrée inverseuse et susceptible d'être reliée de l'autre côtéà la masse pendant la première phase ou à la sortie (S) du redresseur pendant la deuxième phase; - un premier transistor à effet de champ (T1) ayant sa grille reliée à son drain, monté entre l'entrée inverseuse et la sortie (S) de l'amplificateur opérationnel; - un deuxième transistor à effet de champ (T2) ayant sa grille reliée à son drain, monté de manière à être connecté entre la sortie de l'amplificateur opérationnel (AO) et la sortie (S) du redresseur pendant la deuxième phase de chaque période échantillonnée; - un interrupteur (I6) fermé pendant la première phase d'échantillonnage, monté en parallèle avec le premier transistor. 2. Redresseur selon la revendication 1, caractérisé en ce qu'il comporte une troisième capacité (C3) susceptible d'être reliée entre la sortie (S) du circuit et la masse pendant la deuxième phase (b). 3. Redresseur selon l'une des revendications 1 et 2, caractérisE en ce que la deuxième capacité (C2) est reliée à la sortie (S) du redresseur par deux interrupteurs (I3, I4), en série, le deuxième transistor (T2) étant relié au point de jonc- tion de ces deux interrupteurs. 4. Redresseur selon l'une des revendications 1 à 3, caractérisé en ce que la sortie (S) du redresseur proprement dit est reliée à l'entrée d'un autre amplificateur opérationnel (AO') bouclé en suiveur de tension à gain unitaire.