FR 2538984 A1 19840706 FR 8222122 A 19821230 -1- COMMUTATEUR POUR RESEAU NUMERIQUE MULTIDEBIT A COMMUTATION TEMPORELLE ASYNCHRONE ADAPTE AUX VIDEOCOMMUTATIONS La présente invention concerne un commutateur pour réseau numérique à commutation temporelle asynchrone apte à intégrer les services de données, audio (téléphone, radiodiffusion,) et vidéo (visiophonie, vidéodiffusion) . Le principe de la commutation temporelle asynchrone a déjà été décrit pour un commutateur intégrant le téléphone et les données, raccordé à des lignes multiplex hybrides de circuits et de paquets (cf. FR-A-2500704 du 20 février 1981) Ce commutateur est constitué par des équipements terminaux de commutation, ETC, reliés d'une part aux liaisons multiplex du réseau et d'autre part à un réseau de commutation. La Fig 1 donne une représentation unidirectionnelle o les entrées e et les sorties S ont été séparées Pour commuter le contenu ((i)) de la voie temporelle asynchrone entrante (i), de la liaison multiplex MU Xe à la voie temporelle asynchrone sortante (j) de la liaison multiplex sortante MUX q l'ET Cep forme un paquet (p) constitué par ((i)) auquel on ajoute l'adresse de destination (q, j) puis le présente au réseau de commutation (R) A l'aide de cette adresse, le réseau de commutation aiguille le paquet vers l'ETC s,q L'ETC insère ((i)) dans la voie (j) du MUX s q sq L'adresse (qj) est fournie par une mémoire de commande, locale à l'ETC et adressée à l'aide de (i) Il s'agit d'une commande par l'entrée, économique en mémoire comme on le verra par la suite, et très adaptée aux connexions point à point (pi > qj) et la fusion (ng, oh, pi qj) En revanche, ce mode de commande est inadapté aux connexions de diffusion. La commande peut, au contraire, s'effectuer par la sortie Dans ce cas, l'ETC ajoute à (i) la valeur (p) du multiplex entrant pour former un paquet d'étiquettes (pi) qu'il diffuse vers tous les ETC s Chacun d'eux, par exemple, ETC sq, adresse par (pi) une mémoire de commande qui lui est locale et en déduit le cas échéant, la valeur (j) de l'étiquette _ 538984 -2- de sortie Ce mode de commande est très adapté aux connexion de diffusion (pi -> qj, rk, si), en contrepartie, il est très coiûteux en mémoire de commande comme on le verra par la suite. L'objet de l'invention est de réaliser un réseau de commutation multiplex à division du temps pour réseau numérique asynchrone qui soit apte à la commutation de diffusion, à la commutation de fusion et à la commutation point à point, et soit cependant économique en capacité de mémoire. Conformément à l'invention, le réseau de commutation est un bus unique, commun à tous les ETC et ETC et qui permet à chaque ETC de diffuser chacun de ses paquets vers tous les ETC D'une façon plus précise, l'étiquette (i) de la voie asynchrone d'entrée est remplacée dans ETC par un identificateur destiné à être décodé dans les ETC et composé de trois mots, un premier mot caractérisant la nature de la connexion: point à point, fusion ou diffusion, un deuxième mot soit désignant le numéro du multiplex de sortie (q) soit sans signification selon la valeur du premier mot, et un troisième mot caractérisant soit le numéro de la voie asynchrone sortante (j), soit les numéros de plusieurs voies asynchrones sortantes dans le cas d'une communication de diffusion. Selon la valeur des 3 mots qui composent l'identificateur, les ETC acceptent ou n'acceptent pas les paquets. Si le premier mot indique une connexion point à point ou de fusion, on se trouve dans le cas de la commande par l'entrée, Les deuxième et troisième mots sont alors respectivement (q) et (j) et ne concernent que l'ETC sq Si le premier mot indique une connexion de diffusion, on se trouve dans le cas de la commande par la sortie Les ETC ignorent alors le s deuxième mot mais en revanche, ils exploitent le troisième mot pour adresser chacun, leur propre mémoire de commande qui leur donne, le cas échéant, le numéro de la voie sortante. I L'invention va être maintenant décrite en détail en relation avec les dessins annexés dans lesquels la Fig 1 se rapporte à un commutateur temporel asynchrone de l'art antérieur et a été explicite dans l'entrée en matière;. -3 - la Fig 2 représente le principe d'un multiplex temporel asynchrone; la Fig 3 représente l'organisation générale du commutateur, la Fig 4 représente la structure de l'unité de commutation; la Fig 5 donne l'organisation fonctionnelle de l'équipement terminal de commutation d'entrée ETC; les Figs 6 A et 6 B donnent l'organisation des équipements terminaux de commutation de sortie ETC; la Fig 7 représente la structure matérielle du bus la Fig 8 représente le schéma fonctionnel de l'allocateur du bus la Fig 9 présente les formes d'onde des signaux relatifs au bus; la Fig 10 représente le schéma de principe des ET Ce la Fig 11 donne la structure complète des ET Ce; la Fig 12 présente le schéma de principe des ETCS la Fig 13 donne la structure complète des ETCS II PRINCIPE DU COMMUTATEUR II,1 Le multiplexage temporel-asynchrone (Fig 2) Un multiplexage temporel asynchrone consiste en un entrelacement temporel de "trames" constituées d'une "séquence d'information" et d'une "étiquette". Les "trames" séquences" et "étiquettes" ont une longueur fixe, par exemple respectivement 1024, 1016 et 8 bits. La séquence est une suite de bits qui appartiennent à une voie temporelle asynchrone (VA) repérée localement dans le multiplex, par l'étiquette La Fig 2 représente trois séquences qui appartiennent à la VA N O 5 et une séquence à la VA N O 7. Le transport de l'étiquette avec la séquence supprime la nécessité d'un motif ou arrangement temporel périodique pour identifier une VA. Ceci entraîne que son débit est simplement proportionnel au nombre moyen de trames par unité de temps et qu'il peut donc être quelconque. Par exemple, avec des séquences de 1016 bits, le débit peut être de pour 2,4 trames par seconde 2400 b/s -4 - 64 kb/s pour 64 " " Mbs pour 100 000 " " Un exemple de synchronisation au niveau bit et de repérage des trames par un séparateur est donné dans la description des ETC (Cf - III 22 a). II,2 Organisation fonctionnelle du commutateur (Fig 3) Le commutateur a pour rale d'établir, maintenir puis relâcher des connexions entre des VA entrantes et sortantes supportées par les multiplex qu'il raccorde. La connexion entre la VA d'un multiplex entrant p (MUX) et la 1 ep VA d'un multiplex sortant q (MU Xsq) consiste, dans le commutateur, à émettre sur U Xsq toutes les trames d'étiquette (i) reçues sur MUX sq ep après avoir changé (i) et (j). Le commutateur se compose de deux sous-ensembles l'unité de commutation UCX, qui raccorde les MUX O à MUX (entrants vers sortants) et qui est chargée du démultiplexage, de l'aiguillage puis du multiplexage des trames; le marqueur MQ qui commande l'établissement et la rupture des connexions à l'intérieur de l'UCX et qui, à cette fin est raccordé: * à l'UCX par un accès spécialisé de marquage M; * aux MU Xeo et MU Xs O pour échanger les ordres de connexion. II,3 L'unité de commutation UCX (Fig 4) Elle est constituée des équipements terminaux de commutation (ETC) reliés entre eux par un bus B qui constitue le réseau de commutation et auxquels sont raccordés les MUX. L'aiguillage des trames dans l'UCX peut s'effectuer selon deux méthodes: par la sortie ou par l'entrée. * commande par la sortie: A chaque trame entrante, les ETC ajoutent au numéro i de la e VA, le numéro p du MUX, puis émettent sur le bus, le paquet ainsi formé L'étiquette globale ip est alors décodée par tous les ETC pour s reconnaître les trames qui les concernent A cette fin, on utilise dans chaque ET Cs, une mémoire de commande MC qui, pour chaque valeur de ip, s indique si la trame doit être acceptée en donnant le cas échéant, la nouvelle valeur j de la VA. -5 - Cette organisation est très adaptée aux communications de diffusion puisque plusieurs ET Cs peuvent accepter le même paquet, mais en contrepartie, elle est coûteuse en mémoire: si l'UCX raccorde N MUX de N VA, chaque M Cs a un volume de N N mots de log 2 N bits, soit au total: N 2 N log 2 N bits; c'est-à-dire un volume global proportionnel au carré du nombre des multiplex Avec N = 64 et N = 256 on obtient 8 388 608 bits. * commande par l'entrée Pour chaque trame entrante, les ETC remplacent i par le numéro global jq de la sortie, grâce à une mémoire de comande MC e Ensuite, ils émettent sur le bus le paquet qui ne sera accepté que par l'ETC no q. Cette méthode d'aiguillage ne requiert au total que N mots de log 2 N N bits par M Ce soit N N log 2 N N bits pour 'TUCX, c'est-à-dire un volume simplement proportionnel au nombre de MUX, soit 229 376 bits avec n = 64 et N = 256 En revanche, elle est adaptée aux communications de fusion. La commande retenue pour l'invention, et décrite ci-dessous, est mixte: elle se répartit entre l'entrée et la sortie, ce qui permet d'effectuer des communications de diffusion tout en limitant le volume mémoire à environ 400 000 bits. I 1,31 Le bus B Son débit est égal au produit du débit des MUX entrants par leur taux de charge En d'autres termes, le bus B concentre les débits entrants. II,32 Les ET Ce (Exemple ET Ce: Fig 5) Ils assurent les fonctions suivantes: - la réception série des trames au débit instantané de leur MU Xe; à l'aide d'une mémoire de commande MC, le transcodage de l'étiquette (i) de 8 bits en un identificateur de 15 bits, interne au commutateur, et destiné à être décodé dans les ETC: cette identificateur de 15 bits comprend un bit D, 6 bits x et 8 bits y. D indique la nature de la connexion: * si D 0, il s'agit d'une connexion point à point (pi -> qj) ou de fusion (ng, oh, pi) ->(qj). -6 - Alors: x = q numéro du MU Xs, q E Lo,63 l et y = j numéro de la VA sortante, j ú E 0,255 J * si D = 1, il s'agit d'une connexion de diffusion (pi-> qj, rk, si). x n'a pas de signification. y = a numéro global au commutateur de la connexion de diffusion; a |O, 255 mise en file F Cette file est destinée à: ep attendre la disponibilité du bus B; effectuer le changement de débit entre MUX et B. e avec l'autorisation de l'allocateur A (Fig 4), émission sur le bus B du paquet (séquence + identificateur) situé en fond de file. II,33 les ETC (Exemple ETC: Figs 6 A et 6 B) s sq Ils analysent les identificateurs de tous les paquets transmis sur le bus pour trier ceux qui doivent être aiguillés vers leur MUX: s si D = O (Fig 6 A), comparaison de la variable x à la constante q Si-x = q; rangement de la séquence et de l'étiquette y = j dans la file F sq si D = 1 (Fig 6 B), utilisation de y pour adresser la mémoire de commande M qui: sq * s'il existe une connexion: fournit la valeur j de l'étiquette sortante et autorise le rangement dans la file Fsq; * s'il n'existe pas de connexion: fournit un code particulier (par exemple 1111 1111) qui interdit l'accès à F o sq émission en série sur MUX des trames situées en fond de file sq F Celle-ci est destinée à: sq * effectuer le changement de débit instantané entre B et MU Xsq; sq * stocker une éventuelle série de trames arrivées quasi instantanément de plusieurs MU Xe 3 4 Volume des mémoires Chaque MC et chaque MC a respectivement une capacité de e s 256 x 15 bits et 256 x 8 bits, soit au total 256 ( 15 + 8) x 64 = 376 832 bits pour un commutateur de 64 multiplex de 256 voies chacun. l I,4 Le marqueur MQ -7 - C'est un processeur qui établit ou relâche les connexions en "marquant" les mémoires de commande MC et MC conformément à des ordres e s de connexion qu'il reçoit sur le MUX O et dont il accuse réception sur le MUX 0. a) connexion point à point (Exemple: pi -> qj) Le marqueur MQ inscrit: 0, q, j, à l'adresse i de la mémoire de commande MC ep b) connexion de fusion (Exemple: ng, oh, pi -> qj) Par les liaisons Men, Me O 0, Me, le MQ inscrit: O, q, j, à l'adresse g de M Cen 0 q j à l'adresse h de M Cn 0, q, j, à l'adresse h de M Cep eo O, q, j, à l'adresse i de MC ep c) connexion de diffusion (Exemple: pi > qj, rk, sl) Par la liaison Mep le MQ inscrit: 1, rien, a à l'adresse i de M Cep ep et par les liaisons Msq, Msr Mss il inscrit: j à l'adresse a de M Cq sq k " " a de MC sr tú " "ta de MC ss MS Pour relâcher les connexions, le MQ efface par écriture de "FF hexadécimal" dans les mots correspondants de la ou des mémoires de commande, III DESCRIPTION DE L'UCX III, 1 LE BUS (Fig 7) III,11 Principe Le bus assure la diffusion des paquets issus des ETC vers e tous les ETC s Tous les équipements récepteurs sont en permanence à l'écoute sur le bus et, à tout instant, il n'y a qu'un seul équipement émetteur actif, les autres présentant un état logique inactif pour la fonction OU logique. III,12 Description détaillée 8 - Le bus est réalisé de manière active, c'est-à-dire par une chaîne de circuits logiques, reliés entre eux par des liaisons point à point. Le débit global de 1,3 Gb/s est écoulé par 8 lignes à 165 Mb/s travaillant en parallèle. Le bus comporte, en outre, une ligne pour l'horloge d'échantillonnage et une ligne pour le signal de fin de paquet Fb. Chacune des 10 lignes de ce faisceau répond à une structure type "diabolo" à 64 entrées et 64 sorties (Cf Fig 7) comportant 7 circuits type 100 101 qui assurent la fonction OU logique jusqu' à un point central C d'o 9 circuits type 100 112 effectuent la diffusion vers les sorties. Pour n'accorder le droit d'émettre qu'à un seul ETC à la fois, un allocateur centralisé résoud les conflits d'accès L'allocateur comprend (Fig 8) un récepteur 31 des demandes d'accès issues des différents ETC qui assure l'acquisition des demandes et la sélection de l'une d'elles par exploration cyclique, un émetteur de séquencement 32 qui reçoit du récepteur l'information "demande présente" DA et le numéro N' de l'ETC sélecté, émet à destination de l'ETC, le droit d'émission e en CAL, acquitte la demande vers le récepteur, autorisant ainsi la recherche et la sélection éventuelle d'une nouvelle demande d'accès, et émet en permanence vers tous les ETC l'horloge de base HAL pour l'émission sur le bus. Ces différents signaux répondent au diagramme des temps de la Fig 9. Un intervalle minimal d'une période est observé entre deux séquences de HAL afin de tenir compte des aléas de temps de transfert sur le bus en fonction des positions de l'ET Ce émetteur et des ET Cs concernés. Une horloge interne Hi 30 pilote les deux mécanismes précédents. III,2 EQUIPEMENT TERMINAL DE COMMUTATION Dv ENTREE: ETC III,21 Organisation fonctionnelle 9 9- L'ET Cep reçoit d'un multiplex série asynchrone d'indice p, MU Xe P des trames d'étiquette (p, i) et émet sur le bus, sous forme de mots parallèles de 8 bits, des paquets de type (D, x, y). Il se compose (Fig 10) d'un équipement terminal de multiplex entrant Il dont le rôle est de séparer, dans le signal du multiplex entrant MUX, les données constitutives de la séquence (De), l'horloge d'échantillonnage (He), et la synchronisation de trame (Se), et de générer le séquencement d'entrée. L'équipement terminal de commutation d'entrée ETC comprend aussi une mémoire de commande 12 de 256 mots de 15 bits pour la transformation pi -> D, x, y, munie de son dispositif d'accès au marqueur, un ensemble 13 assurant les fonctions de conversion, série parallèle des données entrantes, de multiplexage de l'en-tête CD, X, Yl et de présentation à la file d'attente 14. Enfin, l'équipement de commutation d'entrée comprend une file d'attente 14 assurant, par stockage de mots de 32 bits, le changement de vitesse entre le MU Xe et le bus, c'est-à-dire la réception des données entrantes munies de l'en-tête D, x, y à un rythme Re compatible avec la vitesse du multiplex *entrant, le stockage de 32 mots de 32 bits nécessaires à la constitution d'un paquet entier destiné à être émis sur le bus, la mémorisation des mots appartenant à des séquences suivantes, susceptibles d'arriver sur l'ETC pendant la période d'attente du droit e d'émettre sur le bus et l'émission des données constitutives d'un paquet à un rythme Rs compatible avec celui du bus. L'envoi d'un paquet sur le bus 15 provoque l'envoi vers l'allocateur des demandes d'accès au bus (DAL), la réception, en retour, des informations de rythme (HAL) et du droit à l'émission (CAL) et l'émission synchronisée des signaux sur le bus: Données Db, Horloge Hb et Fin de paquet Fb. III,22) Description détaillée (Fig 11) L'équipement terminal de multiplex entrant 11 se compose d'un dispositif de détection 111 permettant d'extraire du signal composite, les données NRZ De, l'horloge d'échantillonnage He et la synchronisation de trame Se L'ETC exploite par exemple le principe de codage I 4 ANCHESTER Il avec horloge lente en l'absence de données décrit dans "Un - réseau local de vidéocommunications en anneau à commutation de paquets, le projet AMBRE 3 2 JP COUDREUSE IDATE 811 ". Un générateur de séquencement 112 remis à zéro par la synchronisation de trame Se délivre par comptage de Ne, aux ensembles 12 et 13 les impulsions nécessaires. En ce qui concerne la notation des temps entre deux remises à zéro du générateur de séquencement 112, les nombres sans ponctuation particulière sont des temps d'action unique, les nombres entre crochets indiquent une période de temps avec ses limites incluses et les nombres entre parenthèses représentent des impulsions congruentes modulo 32; exemple ( e): tous les temps e + 32 k (k entier). La mémoire de commande 12 est composée des circuits de mémoire proprement dits 121, soit 4 circuits 256 x 4 type 100422, montés en parallèle, d'un registre à décalage de 24 bits, 122, à chargement série et parallèle, et lecture parallèle, permettant de recevoir les ordres d'écriture issus du marqueur et de contenir les informations à retourner après lecture Ce registre contient 8 bits d'adresse, 1 bit de type de l'accès lecture ou écriture et 15 bits de données lues ou à écrire. L'ensemble des liaisons M avec le marqueur se décomposent en une liaison M de chargement série du registre 122 une liaison M de lecture série du registre 122; une liaison Mh horloge de décalage, lecture ou écriture du registre 122; une liaison M de synchronisation des échanges. La mémoire de commande 12 comporte également une logique de commande 123 assurant la prise en compte des ordres du marqueur par détection du passage à 1 du fil M après chargement du registre 122, le règlement des conflits d'accès à la mémoire par synchronisation des règlement des conflits d'accès a la mémoire par synchronisation des accès marqueur hors de la phase L 9 3/J de transformation pi -> D, x, y l'exécution de l'accès demandé par action sur le multiplexeur d'adresse 124 pour présenter l'adresse issue du registre 122, le positionnement de la mémoire en lecture ou écriture par ouverture de la porte 125, l'enregistrement des données éventuellement il _ lues et la remise à zéro du fil M signalant au marqueur la fin de l'opération demandée. L'ensemble 13 comporte un registre 131 de conversion série parallèle à 8 bits recevant au rythme H les données D Les données e e entrantes sont ensuite enregistrées par mots de 8 bits aux temps ( 25) et ( 33) dans les registres 135 et 136 et, via le multiplexeur 132, dans les registres 133 et 134 aux temps ( 9) et ( 17). D'autre part, en début de réception de trame, l'étiquette i est enregistrée sur un registre 137 au temps ( 9) et présentée via le multiplexeur 124 comme adresse à la mémoire de commande 121. La mémoire de commande 121 étant en technologie ECL, l'étiquette interne D, x, y est disponible environ 14 ps après la présentation de i, soit au temps 14. Aux temps ( 31) et ( 33), l'étiquette D, x, y est chargée dans les registres 133 et 134 via les multiplexeurs 138 et 132 -Tous les temps ( 33) l'ensemble des 32 bits des registres 133 à 136 étant pretun signal R de présentation à la file d'attente est généré. Pour satisfaire les contraintes de débit, la file d'attente 14 est réalisée à l'aide d'une mémoire RAM ECL 141 de 256 mots de 32 bits (soit 8 circuits ECL 256 x 4 type 100422) contr Slée par une circuiterie de gestion 142 qui génère les adresses et le signal de lecture ou d'écriture. Un registre d'entrée 143 et deux registres de sortie 144 et 145 de 32 bits chacun, assurent les mémorisations temporaires nécessaires à la synchronisation des accès mémoires, en fonction des demandes asynchrones d'entrée en file et de sortie R et R e s Le bloc d'accès au bus 15 comporte un séquenceur 151, recevant du circuit de gestion de la file d'attente 142 le signal UB lorsqu'un paquet entier, stocké en file, est prêt pour être émis sans interruption au rythme du bus. A la réception du signal UB, le séquenceur 151 génère vers l'allocateur une demande d'allocation-du bus DAL. Lorsque cette requ te est satisfaite, l'allocateur envoie vers l'ETC demandeur choisi le sigal de choix CAL - 12 - A l'aide du rythme de l'horloge de base HAL reçu en permanence par tous les ETC, le séquenceur entame alors la phase d'émission sur le bus. Par le signal RS, le mot de fond de pile, disponible dans le registre 145, est mémorisé dans le registre de sortie 152 tandis qu'une demande de nouvelle sortie est envoyée au circuit de gestion 142. Ce mot est ensuite démultiplexé en 4 octets dans le registre 153 via le multiplexeur 154, et émis sur le bus au rythme de Hb dérivé de HAL. Lorsque tous les mots du paquet sont émis, l'information fin de paquet (signal Fb) est émise sur le bus. Les portes 155, 156 et 157, validées pendant la phase d'émission, permettent, une fois celle-ci terminée de présenter sur le bus le zéro logique nécessaire au fonctionnement correct du OU logique, principe du bus. III,3 Equipement terminal de commutation de sortie ETC III,31 Organisation fonctionnelle L'ETC reconnaît, parmi les blocs émis sur le bus ceux qui lui sont destinés personnellement pour les communications point à point, lorsque x = q et les blocs de diffusion dont il est co- destinataire, c'est-â-dife dont il a connaissance du code a Puis il retransmet sur le multiplex série asynchrone d'indice q des trames d'étiquette (q, j). Le ETC se compose (Fig 12) a) d'un ensemble de réception 21 assurant les discriminations d'étiquettes et la génération du séquencement qui s'en suit. b) d'une mémoire de commande 22 de 256 mots de 8 bits pour la conversion oa-> j, munie de son dispositif d'accès au marqueur. c) d'un ensemble 23 assurant les fonctions de multiplexage de j et de présentation des données à la file d'attente. d) d'une file d'attente 24 qui assure, par stockage de mots de 32 bits, deux fonctions: ) le changement de vitesse entre le bus et le multiplex sortant, à savoir: 13 - la réception des blocs munis de leursétiquettes de sortie j, à un rythme X compatible avec leur transfert sur le bus. la sortie des trames vers le MUX au rythme X issu de l'horloge s s de base du multiplex. 20) la mise en attente de séries de paquets possibles, reçus "quasiinstantanément" d'ETC, c'est-à-dire éventuellement sans interruption au rythme bus Xe. e) un bloc d'émission 25 qui assure la conversion parallèle-série et l'émission des trames sous la commande de l'horloge Hs du multiplex sortant. f) un équipement terminal de multiplex sortant 26 permettant de générer un signal composite sur MU Xs à partir des données sortantes Ds, de l'horloge Hs et de l'information de synchronisation de trame Ts. III,32 Description détaillée (Fig 13) a) L'ensemble de réception 21 comporte une base de temps 211 qui, par comptage de HB, synchronisé par FB délivre aux ensembles 22 et 23 les références temporelles nécessaires. Les temps entre parenthèses sont congruentsmodulo 4. La partie D, x de l'étiquette est enregistrée au temps 1 dans le registre 231, puis le paramètre x est comparé dans le comparateur 212, au numéro q de l'ET Cs contenu dans le registre 213. Au temps 3 si cette comparaison est positive, la bascule 214 délivre le signal PAP de caractérisation de communication point à point. si le paramètre D l'indique, la bascule 215 délivre le signal DIF caractéristique d'une communication de diffusion. Si ni l'une ni l'autre de ces conditions ne sont satisfaites, l'ETC n'est pas concerné par le bloc en cours de transmission sur le bus et, par l'intermédiaire de la porte 216, la bascule 217 génère au temps 4, le signal de blocage du générateur de temps 211, et donc du mécanisme de réception. Les deux bascules 218 et 219 permettent de mettre en phase le signal fin de paquet transmis sur le bus pour re-synchroniser la file d'attente. b) la mémoire de commande 22 est composée 14 - des circuits mémoire proprement dits 221, soit 2 circuits 226 x 4 type 100122 en parallèle d'un registre à décalage de 17 bits 222 à changement série et parallèle et lecture parallèle pour dialogue avec le marqueur par l'ensemble des liaisons M. Ce registre contient 8 bits d'adresse, 1 bit de type d'accès et 8 bits de données. la logique de commande 223 assure la synchronisation, lors de la phase i 4 j de transformation a -> i, des accès marqueurs par positionnement du multiplexeur 224 et action sur le registre 222 et la porte 225. c) l'ensemble 23 se compose de 4 registres 231 à 234, chargés respectivement aux temps ( 1) à ( 4), pour le passage du format octet sur le bus, au format 32 bits dans la file d'attente. Lorsque ces 4 registres sont chargés, leur contenu est transféré au temps ( 5) dans le registre 235 pour être présenté par XP à la file d'attente 24. Le multiplexeur 236 permet d'introduire dans le registre 231, au temps 4, l'étiquette j d'une communication de diffusion dont le code a a été présenté comme adresse à la mémoire de commande 221, 18 nanosecondes plus t 6 t. d) la file d'attente 24 est réalisée à l'aide d'une mémoire RAM ECL de 256 mots de 32 bits 241 (soit 8 circuits 256 x 4 type 100422) contrôlée par une circuiterie de gestion 242. Les registres 243, 244 et 245 assurent les mémorisations nécessaires aux accès asynchrones sur ordre des signaux Xe et Xs. e) le bloc d'émission 25 répond au fonctionnement suivant: Dès qu'un paquet est prêt à sortir, le circuit de gestion de file 242 génère le signal UBS. Sous commande du séquenceur 251 piloté par l'horloge de base du multiplex sortant RMLTUX, les mots constitutifs du paquet sont s multiplexés en octets dans le registre 252 via le multiplexeur 253, puis sortis en série (Ds) au rythme Hs - -15 - Resynchronisé par le signal fin de paquet sortant (FBS), le séquenceur génère la synchronisation de trame Ts à destination de l'équipement terminal de multiplex sortant. f) celui-ci forme, à partir des données NRZ, Ds, un signal composite de MUX qui supporte en outre le rythme élément binaire Hs s codé MANCHESTER II et les périodes d'inter trames caractérisées par le rythme d'horloge lente H Ls. 16 2538984 R e v e N d i c a t i o N s 1 Réseau de commutation multiplex à division du temps pour réseau de transmission numérique asynchrone comprenant: unepluralité de voies principales multiplex entrantes (p) (p e lO, (n-l)l) composées de voies asynchrones véhiculant de paquets composés de données et d'une étiquette (i) et une pluralité de voies principales multiplex sortantes (q) (q E CO, (n-1 11) -composées de voies asynchrones véhiculant des paquets composés de données d'une étiquette (j); des équipements terminaux de commutation d'entrée et de sortie connectés respectivement auxdites voies principales multiplex entrantes et sortantes; un bus reliant entre eux les équipements terminaux de commuta- tion d'entrée et de sortie, des moyens de convertir l'étiquette (i) de la voie asynchrone drentrée en un identificateur destiné à être décodé dans les équipements trrminauxde commutation de sortie et composé de trois mots, un premier mot caractérisant la nature de la connexion: point à point, fusion ou diffusion, un deuxième mot soit désignant le numéro du multiplex de sortie (q) soit sans signification selon la veleur du premiet mot, et un troisième mot caractérisant soit le numéro de la voie asynchrone sortante (j), soit les numéros de plusieurs voies asynchrones sortantes dans le cas d'une commutation de diffusion et des moyens de commander l'acceptation par les équipements terminaux de commutation de sortie des paquets selon la valeur des 3 mots qui composent l'identificateur. 2 Réseau de commutation multiplex à division du temps conforme à la revendication 1, caractérisé en ce que,si le premier mot indique une connexion point à point ou de fusion, on se trouve dans le cas de la commande par l'entrée, les deuxième et troisième mots étant alors respectivement (q) et (j) et-ne concernant que l'équipement terminal de commutation de sortie et, si le premier mot indique une connexion de diffusion, on se trouve dans le cas de la commande par la sortie, les équipements terminaux de sortie ignorant alors le deuxième mot mais en revanche, exploitant le troisième mot pour adresser chacun, leur propre mémoire de commande qui leur donne, le cas échéant, le numéro de la voie sortante.