FR 2541016 A1 19840817 FR 8402105 A 19840210 La présente invention concerne des multiplicateurs analogiquesmonolithiques L'invention porte plus particuliè- rement sur des techniques destinées à procurer des améliora- tions importantes dans les performances de multiplicateurs analogiques à quatre quadrants. On dispose depuis plusieurs années de multiplica- teurs analogiques monolithiques De tels multiplicateurs sont basés sur un principe de circuit appelé le "Principe Translinéaire", conformément à la description faite dans un article de l'inventeur intitulé "Translinear Circuits: A Proposed Classification", Electronic Letters, Vol 11, NO 1, page 14, janvier 1975 Des sujets connexes sont abordés dans les brevets US 3 589 752, 4 075 574 et 4 156 283 On sait qu'une faible discordance dans les aires d'émetteur dans une paire de transistors (ou, de façon équi- \valente, une discordance correspondante entre leurs tensions baseémetteur pour les m 9 mes conditions de fonctionnement) produit un niveau important de non linéarité indésirable, essentiellement de forme parabolique, dans de nombreux cir- cuits multiplicateurs translinéaires Il suffit de façon caractéristique d'une discordance d'aire de 0,4 % (ou d'une discordance de VBE d'environ 100 l V) pour introduire 0,2 % de distorsion Bien qu'on puisse prendre des mesures impor- tantes pour maintenir une bonne définition des aires dans la fabrication de masques de circuits intégrés, et qu'on puisse prendre d'autres mesures pour réduire des discordan- ces telles que celles qui résultent de gradients thermiques et de dopage dans la puce de circuit intégré, on atteint une limite pratique pour laquelle le rendement de fabrication de puces ayant la précision désirée devient trop bas pour être acceptable L'expérience a montré qu'il est difficile d'ap- parier les VBE à beaucoup mieux que 50 EV d'une manière courante, ce qui conduit à une distorsion de l'ordre de 0,1 % Des niveaux de distorsion inférieurs à celui-ci se- raient avantageux dans de nombreuses applications. Des modes de réalisation préférés de l'invention qu'on décrira ci-après en détail procurent des techniques pour éliminer pratiquement la distorsion, en particulier la distorsion de forme parabolique, qui est produite par de petites discordances dans la tension base-émetteur de paires de transistors qui sont utilisées dans des multiplicateurs analogiques Un autre aspect de l'invention procure un pro- cédé perfectionné pour attaquer des transistors dans le "coeur" du multiplicateur de façon à réduire la distorsion qui résulte de valeurs finies du be Ata et de la tension d'effet Early, et de façon à parvenir simultanément à une commande plus précise du rapport de proportionnalité (c'est- à-dire du dénominateur) sur une dynamique très étendue Une autre caractéristique encore de l'invention permet le fonc- tionnement en diviseur sur l'ensemble des quatre quadrants, c'est-à-dire qu'elle procure un circuit dont la sortie est le quotient algébriquement correct d'une paire de variables dont les signes ne sont pas connus à l'avance. D'autres caractéristiques et avantages de l'inven- tion seront mieux compris à la lecture de la description qui va suivre de modes de réalisation préférés de l'inven- tion, et en se référant aux dessins annexés sur lesquels: La figure 1 est un schéma, partiellement sous forme synoptique, montrant un mode de réalisation préféré de l'invention; la figure 2 représente un circuit préféré pour per- mettre un réglage précis des tensions proportionnelles à la température absolue; La figure 3 montre une configuration avantageuse de résistance en circuit intégré à couche mince permettant un réglage précis de tensions proptiarme Ules à la température absolue; la figure 4 montre-une autre configuration de mul- tiplicateur procurant des avantages importants; la figure 5 est un schéma du circuit d'un amplifi- cateur préféré; La figure 6 montre une configuration de circuit destinée à commander le signe de l'un des signaux d'entrée du multiplicateur; la figure 7 montre des détails de circuit spécifi- ques de la configuration de la figure 6; la figure 8 est un schéma du circuit d'un conver- tisseur tension-courant; et la figure 9 présente des relations de conception de base pour un dispositif du commerce mettant en oeuvre des aspects de l'invention. La figure 1 montre la configuration d'ensemble d'un multiplicateur qui offre également des fonctions de diviseur, comme on le décrira En comparant cette configu- ration aux multiplicateurs courants de l'art antérieur,-on peut noter que Qi et Q 2, qui traitent le signal d'entrée X du multiplicateur, ne sont pas connectés en diode et atta- qués par leurs émetteurs, mais sont incorporés dans un sous- circuit dans lequel leurs bases sont attaquées par un ampli- ficateur différentiel, Ai, ayant un gain en boucle ouverte élevé et une faible résistance de sortie Contrairement à une configuration plus courante, le courant d'émetteur total de Qi et Q 2 n'est pas déterminé par le courant de polarisa- tion provenant du circuit d'interface X (qui est un conver- tisseur tension-courant, qu'on envisagera ultérieurement), mais par une source de courant séparée, désignée par 2 Iq, qui peut être commandéesur une plage d'environ 1000:1 (de façon caractéristique, de 250 n A à 250 p A). les bases des transistors "esclaves" Q 3 à Q 6, qui traitent le signal d'entrée Y, sont attaquées par l'amplifi- cateur Ai, qui est capable d'absorber leurs courants de base sans que ces transistors aient un effet notable sur les courants de signal dans Qi et Q 2 Le signal de sortie diffé- rentiel de Ai est transmis aux bases de Q 3-Q 6 par de petites résistances R 3 à R 6, auxquelles sont appliquées des sources de courant I 3 à I 6, ce qui introduit des tensions IR 3, 14 R 4, 15 R 5 et I 6 R 6 dans les circuits de base de Q 5 Q 6. Les tensions continues de faibles valeurs que la source de courant correspondante produit aux bornes des ré- sistances de base sont conçues de façon à être proportion- nelles à la température absolue (PTA) et à annuler avec précision les tensions de discordance de V^^ (qui sont de façon similaire proportionnelles à la température absolue, ou PTA) générées par les deux groupes de quatre transistors Ql-Q 3-Q 4-Q 2 et Qi-Q 5-Q 6-Q 2 Du fait qu'on ne peut pas pré- déterminer ces discordances, les courants ou les résistances seront réglés pendant la fabrication du multiplicateur On effectue un tel réglage en utilisant des moyens ayant une sensibilité appropriée, pour détecter à la fois le signe et la valeur absolue des produits de distorsion, conformément à une technologie connue qu'on n'envisagera pas davantage ici. Des résistances Rl et R 2 sont incorporées dans les bases de Qi et Q 2 pour équilibrer la résistance totale du circuit de base dans tous les transistors, ce qui est une configuration utile pour éliminer un autre type de mécanisme de distorsion Aucune tension d'ajustage n'est induite dans Rl et R 2 dans le mode de réalisation décrit. Les résistances R 3-R 6 qui génèrent des tensions PTA suffisamment faibles ne doivent pas avoir une valeur trop élevée, afin d'éviter une génération excessive de bruit Johnson dans ces positions très sensibles (le gain depuis le circuit de base jusqu'à la sortie finale du multiplicateur est de façon caractéristique d'environ 200) On a trouvé qu'une valeur de 20 IL était une limite supérieure réaliste dans le mode de réalisation préféré On génère aisément la tension PTA en utilisant une résistance à faible coefficient de température et un courant PTA généré aisément Dans un mode de réalisation préféré, on a utilisé la diffusion d'émetteur n+ pour les résistances Celle-ci avait une ré- sistance carrée de 4 à 5 Al/carré et un coefficient de tem- pérature de la résistance d'environ + 1300 ppm/OC à 270 C On a utilisé avec de telles résistances un générateur de cou- rant ayant un coefficient de température d'environ 2000 ppm/ OC à 2700, donnant ainsi une valeur résultante de 3300 ppm/ OC pour le coefficient de température de la tension, c'est- à-dire la m Cme valeur que pour une tension PTA. Ies sources de courant peuvent être réalisées-de la manière représentée sur la figure 2, qui montre également des détails de la technique d'ajustement La ligne de pola- risation de base correspond à une tension stable vis-à-vis de la température, EB, qui sera généralement choisie de fa- çon à donner le coefficient de température désiré au courant de collecteur Dans un mode de réalisation préféré, E était de 1,65 V, ce qui place environ 1,00 V aux bornes des résis- tances d'émetteur Du fait que la tension VBE du transistor utilisé dans cette source de courant diminue d'environ 2 m V/ OC, la tension aux bornes des résistances, et donc les cou- rants de collecteur, augmentent de 2000 ppm/OC, comme il est nécessaire pour obtenir une tension PT aux bornes des ré- sistances de charge n+ Ce type de compensation ne conduit pas à une tension de sortie exactement PTA, mais l'approxi- mation est satisfaisante en pratique. Il serait possible de régler les tensions de com- pensation dans les boucles de base en ajustant les résis- tances d'émetteur des sources de courant Cette technique n'est cependant pas aussi avantageuse que celle indiquée ci-dessus et décrite en détail ci-dessous. En considérant maintenant la figure 2 de façon plus détaillée, on note que les résistances d'ajustement R 3 C à R 6 C ont initialement une valeur très faible (environ 300 -), tandis que les résistances fixes R 5 B à R 6 B ont une valeur relativement élevée (environ 5 k-r L) R 5 A à R 6 A sont les résistances n+ de 20 QI (désignées par R 3 R 6 sur la figure 1) aux bornes desquelles les tensions de compensation sont développées Avant l'ajustement, la majeu- re partie du courant de collecteur des sources Q 7 à Q 10 est ainsi dérivée par rapport aux résistances n+, en direction des noeuds de sortie de Al Pour les valeurs de résistance utilisées ici, la division est telle que 94,3 o de ces courants passent directement vers Ai, et seuls les 5,7 % résiduels circulent dans les résistances de base n+ Plus précisément, dans le cas du mode de réalisation préféré, chacune des sources de courant a une intensité de 60 p A (à 2700), ce qui fait que la valeur initiale de toutes les tensions de compensation est seulement de 60 P x 20 Ox 0,057 ou 68 FI ; ces tensions s'équilibrent avec une préci- sion bien meilleure que 10 %, et l'incertitude résiduelle de 7 l V est très inférieure à l'incertitude intrinsèque sur la concordance des VB. On peut utiliser diverses techniques pour effectuer les réglages appropriés pour les tensions de compensation PTA Dans un algorithme préféré d'ajustement par laser, lorsque le programme d'ajustement par laser atteint le point approprié, des signaux sont appliqués au circuit intégré pour fixer d'abord l'indice de modulation Y (figure 2) à + 1 Ceci fait passer la paire de transistors Q 5/Q 6 à l'état inactif (du fait que ( 1-Y)Iy devient égal à zéro), et toute la non linéarité dans le coeur du circuit est alors produite par le groupe de quatre transistors Q 1-Q 3-Q 4-Q 2 (voir la figure 1) Le système de mesure associé à l'appareil d'ajustement par laser détermine la polarité de la tension de discordance de VBE qui produit cette non linéarité et commande le laser de façon à ajuster R 3 C ou R 40, en fonction de la mesure. lorsque la valeur de l'une ou l'autre de ces résis- tances augmente, une plus grande partie du courant de com- pensation circule respectivement dans R 3 A ou R 4 A Ia résis- tance appropriée est augmentée jusqu'à l'annulation de la distorsion pour ce groupe de quatre transistors Dans le cas pratique, la valeur maximale des résistances "C" est d'environ 10 k RQ, et jusqu'à 67 % du courant (ou 0,67 X P = 40 p A) circulent dans les résistances I'A" de 20 f L, ce qui introduit une tension de compensation maximale de 800 1 i V (à 270 C) Ceci convient pour ajuster tous les circuits intégrés, sauf ceux de la plus mauvaise qualité, qui seraient de toute façon suspects, si la concordance des VBE était si mauvaise La variable Y est ensuite fixée à - 1, ce qui rend la paire Q 3/Q 4 inactive, et une procédure d'ajustement simi- laire est effectuée pour le groupe de quatre transistors Qi-Q 5-Q 6-Q 2. La conception des résistances "C" doit prévoir une plage d'ajustement exceptionnellement étendue (de 300 Q à k L, dans l'exemple cité) La figure 3 est incorporée pour montrer une manière selon laquelle on peut y parvenir. Dans l'état initial (partie (a) de la figure 3), la majorité du courant circule parallèlement aux-deux contacts et la configuration géométrique est telle que le rapport longueur/ largeur est d'environ 0,3, ce qui correspond à 300 - pour une résistance carrée de 1 k IL /carré On effectue un ajus- tement grossier par une coupure dans la région située entre les contacts, du bas vers le haut Une fois que cette ligne de coupure s'étend au-dessus de la région de "circulation parallèle", le courant commence à prendre un chemin plus sinueux, jusqu'à ce qu'à la limite, lorsque la ligne de cou- pure s'étend presque jusqu'au sommet de la résistance, la configuration géométrique ressemble davantage à un méandre, les dimensions étant alors telles que sa valeur correspond à 10 fois la résistance carrée, ou plus (partie (b) de la figure 3). Il suffit d'ajuster la valeur d'une seule des ré- sistances de chaque paire de résistances "C", pour intro- duire la tension de compensation dans le circuit de base. L'autre résistance de chaque paire n'a toujours pas été- ajustée Ceci procure l'occasion de réaliser un ajustement de la tension de compensation avec une résolution très éle- vée, du fait qu'en effectuant un ajustement au sommet de la configuration géométrique complète, la variation de résis- tance est très faible (partie (c) de la-figure 3) Ainsi,- dans un procédé d'ajustement très serré, on effectue l'ajus- tement initial de façon à dépasser quelque peu la valeur finale, après quoi on effectue une coupure au sommet de la résistance pour s'approcher de la valeur ajustée finale avec une grande précision, dans l'autre direction. En retournant à la figure 2, on note que dans le cas o on a décidé d'effectuer l'ajustement au-delà de la limite de 800 li V (mentionnée cidessus), on peut simplement couper l'une des résistances "C" de façon à l'ouvrir com- plètement, puis ajuster l'autre résistance "'C" dans l'autre direction Ceci se déroulerait de la manière suivante: le -système de mesure détermine que même avec une tension de compensation de 800 i 2 V, le circuit intégré ne sera pas com- plètement ajusté avec la technique normale Il choisit donc de couper complètement, par exemple R 3 C, ce qui élève la tension dans R 3 A à la valeur totale de 60 PA x 2011 ou 1200 "V Ensuite, en ajustant R 4 C, on peut réduire à nou- veau la tension différentielle, vers la valeur exigée pour annuler la distorsion (à moins que le circuit intégré en question soit un cas désespéré) Cette technique ne laisse pas la seconde résistance disponible pour un ajustement à haute résolution, mais on peut supposer en toute sécurité qu'un tel ajustement ne serait pas demandé si la concordan- ce initiale des VBB était mauvaise On utiliserait le pro- cédé pour parvenir à un rendement de production élevé, mais le logiciel de test serait conçu de façon à indiquer le fait qu'un ajustement important a été nécessaire, et la pu- ce pourrait être déclassée automatiquement par gravure au laser d'un symbole approprié dans l'espace prévu sur la pu- ce pour le marquage de la classe de qualité. la figure 4 montre une autre configuration de mul- tiplicateur Cette configuration a une structure similaire à celle des multiplicateurs courants de l'art antérieur. Ainsi, Q 1 et Q 2 sont connectés en diode avec leurs collec- teurs en commun, et l'étage d'entrée X (qui est un conver- tisseur tension-courant) détermine le courant de polarisa- tion total appliqué à Q 1/Q 2 La figure 4 comporte cependant la caractéristique supplémentaire qui consiste dans l'intro- duction d'une fonction de tampon entre Q 1/Q 2 et Q 3-Q 6, pour améliorer les performances, comme on le décrira. L'introduction d'une fonction de tampon peut 4 tre effectuée de'diverses manières Dans le mode de réalisation décrit, des transistors à charge d'émetteur Q 11-Q 14 sont connectés entre les émetteurs de Q 1/Q 2 et les bases de Q 3- Q 6 Les courants de base de Q 3-Q 6 circulent dans les émet- teurs de Q 11-Q 14 Les courants de base de Qll-Q 14 sont pra- tiquement constants, ce qui fait qu'ils ont seulement l'ef- fet d'augmenter légèrement les courants de polarisation résultants de Q 1/Q 2, et cet éffet peut être pris en compte dans d'autres aspects de la conception d'ensemble A condi- tion que ces courants soient notablement inférieurs aux courants de polarisation d'émetteur I 11-I 14, l'introduction d'une fonction de tampon procure le résultat avantageux qui consiste en ce que de faibles niveaux de discordance de bêta et de non linéarité de bêta n'introduisent aucune distorsion dans le signal de sortie final du multiplicateur. Une caractéristique supplémentaire du circuit de la figure 4 consiste en ce qu'il procure un moyen pour an- nuler des erreurs de discordance d'aires (comme décrit précédemment) Plus précisément, si l'aire d'émetteur de l'un quelconque des transistors (Qx) est désignée par Ax (x représentant le numéro du transistor), on voit qu'il y a deux boucles translinéaires et, par conséquent, deux fac- teurs de rapport d'aires: 1 = (A 1 Al 2 A 4/A 2 A 11 A 3) 72 = (A 1 A 13 o A 5/A 2 A 14 A 6) Pour que chaque groupe de quatre transistors soit indépen- damment linéaire, il est essentiel que M 1 et A 2 soient exactement égaux à l'unité On peut cependant montrer ai- sément que si: I 11/112 91 et I 14/I 13 = 2 la distorsion de non linéarité due à la discordance des aires des émetteurs sera annulée Cette technique a l'avan- tage de conduire à un réglage stable vis-à-vis de la tempé- rature, du fait qu'il ne dépend que du rapport de Ill à I 12 et I 14 à I 13, et non de l'existence d'un certain coefficient de température spécial propre à ces courants Ces courants peuvent donc être fixes ou PTA, ou avoir n'importe quelle forme désirée en ce qui concerne leur comportement en tem- pérature. LIE SYSTEME AMPLIFICATEUR X La figure 5 montre des détails de l'amplificateur désigné par Ai sur la figure 1 Ai est conçu de façon à procurer un gain en tension élevé, une grande largeur de bande, un faible bruit-et une récupération rapide après une surcharge, et de façon à être complètement différentiel En outre, le niveau de mode commun sur les bases de Qi et Q 2 est maintenu constant lorsqu'on fait varier le courant de fixation de proportion (Iq). En considérant maintenant ceci de façon plus dé- taillée, on note que Ixl et Ix 2 sont les courants de signal X développés par l'étage d'entrée X (convertisseur tension- courant) I 20 et I 21 sont des courants de polarisation pour les transistors à charge d'émetteur Q 20 et Q 21, et ils pro- viennent du réseau d'ajustement de VBE (figure 2) L'ampli- ficateur différentiel proprement dit est formé par Q 20-Q 23; Q 24 et Q 25 sont des transistors de limitation en cas de ni- veau d'attaque excessif; Q 26 et Q 27 sont essentiellement des sources à courant constant fournissant environ 15 p A pour polariser Q 22, Q 23 La boucle de commande de mode com mun comprend Q 28, Q 29, R 17 et R 18 et fait également inter- venir Q 26 et Q 27. Le signal d'entrée X réside dans la différence 1 1 entre les courants( 1 +X)Ix et ( 1-X)Ix, fournis par le conver- tisseur tension-courant de l'entrée X, en désignant par X un indice de modulation qui est normalement dans la plage -0,8 à + 0,8, mais qui peut varier dans une plage maximale de -1 à + 1 Le courant de fixation de proportion, représenté ici par 2 Iq, provient de l'étage d'entrée Q (voir la figure 1), et il peut varier sur une plage allant jusqu'à 10000:1 (de façon caractéristique de 250 VA jusqu'à 25 n A)o Tout le courant de signal X différentiel est obli- gatoirement absorbé par les collecteurs de Q 1 et Q 2, à con- dition que le courant de définition de proportion soit suf- fisam-ent grand pour faire circuler ce courant (c'est-à- dire que Iq>IX Ixi), du fait que les courants dans les ré- sistances de charge R 11, R 12 sont portés à des valeurs égales par l'action de l'amplificateur différentiel à gain élevé, et du fait que les courants de polarisation dans Q 22 et Q 23 sont également maintenus égaux par la symétrie inhé- rente à la structure Les courants de collecteur de Ql et Q 2 peuvent s'exprimer sous la forme: Icl = ( 1-G)Iq Ic 2 = ( 1 +G)Iq dans laquelle G est également un indice de modulation dans la plage de -1 à + 1 On peut montrer que: G = X Ix/Iq c'est-à-dire que G est proportionnel à X, mais est multiplié par le "facteur de gain" Ix/Iq, qui peut s'élever jusqu'à 10000 à l'extrémité inférieure de la plage de Iq. L'indice de modulation, X, incorpore en réalité Ix, du fait qu'il est défini par la relation: X = Vx/(Ix Rx) dans laquelle Vx est la tension d'entrée X et Rx est la transrésistance du convertisseur courant-tension associé. On peut ainsi redéfinir l'indice G de la manière suivante: G = X Ix/Iq = Vx/(Iq Rx) d'o il ressort que G rencontre ses limites ( 1) lorsque Vx i = Iq Rx. Pour mieux comprendre le comportement d'ensemble du multiplicateur, dont la structure ci-dessus est une par- tie, on se réfèrera à la figure 9, portant la mention "Re- lations Fondamentales de Conception". En considérant en outre la figure 5, on note que Ecm est une source de tension de polarisation développée ailleurs dans le système; et elle est de façon caractéris- tique inférieure de 4 V à la tension de la ligne d'alimen- tation +Vs A la mise sous tension, il n'y a pas de courant tirant les noeuds de circuit vers +Vs, tandis que I 20, I 21, Ix 1, Ix 2 et Iq tendent tous à tirer le circuit vers -Vs. Lorsque la tension moyenne sur les bases de Q 1, Q 2 tombe à un VBE audessous de Ecm, Q 29 débloque Q 26-Q 28, ce qui établit les polarisations de fonctionnement pour l'amplifi- cateur la majeure partie de la réaction de commande de mo- de commun s'effectue par les résistances de charge Rll, R 12, du fait que les courants de collecteur de Q 26 et Q 27 aug- mentent proportiomnnellement plus lentement que le courant dans Q 28, une fois que le point de fonctionnement est at- teint, à cause de la présence de R 19, R 20 Cette boucle de mode conmmun est stabilisée par un pôle dominant qui est for- mé par la combinaison en parallèle de R 17 et R 18 et 03 Il n'est pas nécessaire que la réponseen fréquence de cette boucle soit très rapide, du fait que le convertisseur ten- sion-courant de l'entrée X fournit un signal qui est prati- quement exempt de variation de mode commun, et du fait que Iq ne peut pas varier très rapidement, à cause d'autres contraintes de conception dans l'interface Q L'action ré- sultante de cette boucle est de maintenir la tension moyen- ne sur la base de Q 1 et Q 2 à environ un VBE plus 250 m V (le produit de la moitié du courant de base de Q 28 et de R 17 ou R 18) au-dessous de Ecm. Les émetteurs de Q 22 et Q 23 se trouvent à l'entrée de l'amplificateur différentiel et les émetteurs de Q 20 et 254 1016 Q 21 se trouvent à sa sortie Le gain en tension différentiel en basse fréquence est très élevé (de façon caractéristique, 1500), ce qui fait que la tension différentielle nécessaire entre les bases de Ql et Q 2 pour permettre l'existence du signal X est notablement réduite sur leurs collecteurs Qi et Q 2 fonctionnent ainsi avec des tensions de collecteur pratiquement égales, de la même manière que le groupe de quatre transistors de sortie dans le coeur du circuits ce qui élimine l'une des diverses sources subtiles de distor- sion De plus, l'utilisation des résistances de charge R Ml et R 12 ne produit qu'un très faible effet de charge On utilise des résistances de préférence à des charges actives (c'est-à-dire à l'utilisation de deux transistors PNP comme Q 28), du fait qu'elles produisent beaucoup moins de bruit et qu'elles sont moins susceptibles de présenter des dis- cordances de variation lorsque Iq varie De plus, le sommet du réseau de charge procure un noeud auquel on peut stabi- liser la boucle de mode commun Cl et 02 améliorent la ré- ponse en haute fréquence en éliminant une partie de la pha- se en excès qui est associée à Q 22 et Q 23 Le p 8 le dominant dans le chemin différentiel est produit par la paire de transistors Q 1, Q 2, du fait que les transistors à charge d'émetteur Q 20, Q 21 ont une largeur de bande très supérieure. L'utilisation d'un amplificateur X offre les avan- tages importants suivants: ( 1) le bêta de Q 20 et Q 21 assure une fonction de tampon pour les courants de base nuisibles provenant des transistors dans le groupe de quatre transis- tors de sortie Si on le désire, on peut convertir ces tran- sistors en une configuration à charge d'émetteur double (configuration "Darlington") pour améliorer la précision à des niveaux de gain élevés (faibles valeurs de Iq); ( 2) aucune jonction thermiquement vulnérable et générant du bruit supplémentaire n'est introduite dans la boucle trans- linéaire primaire du multiplicateur; et ( 3) les relations de définition de proportion ne sont pas affectées par la valeur des courants de polarisation dans le convertisseur tension-courant de l'entrée X, ce qui atténue considérable- ment un grand nombre des problèmes rencontrés dans des structures antérieures, dont l'un consiste en une autre composante de distorsion (d'ordre pair) qui est introduite par la variation du courant de polarisation en fonction du niveau de mode commun du signal d'entrée, résultant de la tension finie d'effet Early des sources de courant De plus, * la nécessité d'une compensation de beta précise est éliminée. On peut noter que le courant de définition de pro- portion est maintenant appliqué à Ql et Q 2 dans le coeur du circuit par un générateur complètement indépendant, qui peut fournir un courant fixe plus précis Au prix d'une com- plexité relativement faible, ce générateur peut être conçu de façon que l'utilisateur puisse fixer le niveau de courant à partir d'une interfacede commande de dénominateur(comme il est représenté sur la figure 1), pour réaliser des opéra- tions de multiplication et de division à trois entrées. En forçant les courants de collecteur de Qi et Q 2 (au lieu des courants d'émetteur comme dans des multiplica- teurs antérieurs, dans lesquels les dispositifs équivalents sont connectés en diode), on satisfait une exigence fonda- mentale des circuits translinéaires, à savoir que le princi- pe de ces circuits repose sur la dépendance logarithmique entre la tension-base-émetteur et les tensions collecteur- émetteur dans Qi et Q 2, ce qui élimine un mécanisme de dis- torsion faisant intervenir une modulation de VBE par une tension d'effet Early. En considérant toujours la figure 5, on note que Q 24 et Q 25 limitent les tensions de collecteur de Q 22 et Q 23 pendant des conditions de niveau d'attaque excessif, tandis que R 15 et R 16 ont pour fonction d'avancer le début de la limitation, et donc de limiter l'excursion de tension différentielle sur la base de Qi et Q 2 à une valeur de crtte d'environ 500 m V O Mi OYENS PREVUS POUR LIE FONCTIONNEIX 4 ENT EN DIVISEUR A UATRE QUADRANTS la figure 6 montre les principaux éléments de l'interface Q Le circuit assure la détection du signe de la variable Q, pour commander ainsi la polarité du signal X de façon à donner un signal algébriquement correct pour l'équation de transfert globale. Le courant Iq est commandé par un circuit de valeur absolue, qui est en fait un redresseur à double alternance. A 2 est un amplificateur opérationnel qui reçoit sur son noeud d'entrée positive la moitié de la tension d'entrée différentielle QA-Q Bo Du fait des chemins de réaction pas- sant soit par Q 30 (lorsque la tension QA-QB est positive), soit par le circuit miroir de courant Q 31-Q 34 et R 33, R 34 (lorsque la tension QUQB est négative), cette tension d'entrée est placée aux bornes de la résistance de 20 k&L R 32 Le courant 2 Iq est donc égal à la valeur absolue de (QA-QB)/( 2 R 32), soit de façon caractéristique 250 p A pour un signal d'entrée de pleine échelle de + 10 V. la valeur absolue et le signe de QA-QB peuvent être commandés par l'utilisateur de n'importe quelle manière commode, illustrée sur la figure 1 par le sous-ensemble "Commande de Dénominateur"o Lorsque le signal d'entrée Q résultant est positif, la base du transistor Q 30 est plus positive que son émetteur, et le comparateur A 3 (qui possède à la fois des entrées et des sorties différentielles) est prévu de façon à produire un signal de sortie qui rende les bases des transistors de commutation en mode de courant Q 35, Q 36 plus positives que celles de Q 37, Q 38 Les courants de signal X sont donc dirigés vers le coeur du circuit avec une phase telle que I 1 = ( 1 + X)Ix I 2 = ( 1-X)Ix et la structure du système global est telle qu'avec cette phase, le signe résultant de la fonction de transfert est 2541016 - positif. Inversement, lorsque le signal d'entrée Q est né- gatif, et lorsque le circuit miroir de courant est actif, la polarité du signal d'entrée appliqué à A 3 est inversée et, par conséquent, les transistors de commutation Q 37, Q 38 conduisent le signal X, Il = ( 1-X) Ix I 2 = ( 1 +X)Ix En inversant ainsi le signal X, le signe du signal de sortie final est inversé et le circuit réagit donc à la fois au signe et à la valeur absolue du signal d'entrée Q pour réaliser une division dans quatre quadrants Si on le désirait, onh pourrait inverser dans le même but le signal Y. La figure 7 montre certains détails du circuit de commande de polarité On peut noter qu'on utilise des tran- sistors PNP latéraux et verticaux pour procurer la possibi- lité d'accepter des tensions d'entrée Q avec une plage de mode commun descendant jusqu'au niveau de la ligne -Vs (qui peut donc être mise à la masse pour le fonctionnement avec une seule alimentation) Cette possibilité n'existe que pour des signaux d'entrée positifs (QA >QB). On a prévu une compensation pour des erreurs possi- bles introduites par la valeur finie du paramètre alpha des divers transistors incorporés dans les chemins de signal. Par exemple, l'alpha de Q 35 et Q 36 est compensé par l'alpha presque exactement égal du circuit cascode présent dans la voie de réaction (Z) Ces circuits cascodes font partie des moyens de compensation de non linéarité qu'on va maintenant décrire. C O ONVERSION TENSION-COURANT Il est bien connu que des circuits translinéaires fonctionnent dans le mode de courant tandis que des inter- faces de signal pratiques sont en mode de tension Des moyens de conversion entre ces deux modes sont donc habituel- lement nécessaires dans des circuits multiplicateurs analo- giques Les exigences pratiques imposent qu'une telle con- version soit effectuée avec un minimum de distorsion (non linéarité). On peut dans certains cas utiliser des amplifica- teurs opérationnels; par exemple, l'interface Q qu'on vient d'envisager tire parti du gain élevé en boucle ouverte d'un amplificateur opérationnel pour assurer une conversion ten- sion-courant linéaire Cependant, l'utilisation de niveaux de réaction élevés entralne des pénalités de vitesse En outre, les circuits amplificateurs opérationnels ne se prt- tent pas très bien à l'utilisation d'entrées différentielles à haute impédance et par ailleursà un fonctionnement dans des conditions très symétriques. Dans le passé, on a utilisé fondamentalement dans ce domaine des convertisseurs tension-courant basés sur des étages à contre-réaction d'émetteur De tels convertisseurs présentent une non linéarité marquée, due à la variation des tensions base-émetteur des transistors, mais pour des si- gnaux d'entrée de pleine échelle de l'ordre de + 10 V, avec des niveaux d'écretage d'environ + 13 V à + 14 V, la dis- torsion s'élève à 0,1 % à 0,2 % de la pleine échelle On peut réduire cette distorsion par l'utilisation d'une con- tre-réaction active On pourra voir par exemple à cet égard l'article: "A New Wideband Amplifier Technique", IEEF Journal of Solid-State Circuits, Vol SC-3 No 4, pages 353- 365, décembre 1968, par B Gilbert De telles configurations utilisent un convertisseur tension-courant identique dans le chemin de réaction de l'amplificateur opérationnel de sortie, au lieu d'une simple réaction résistive Les non linéarités s'annulent très bien lorsque les deux convertis- seurs fonctionnent dans les m 9 mes conditions de signal Ce- pendant, dans un multiplicateur, cette dernière condition ne s'applique généralement pas Néanmoins, on peut parvenir de cette manière à une réduction utile de la distorsion, conformément à des techniques de l'art antérieur. Dans le cas présent, on recherche une plus grande précision et chaque convertisseur tension-courant (X, Y et Z) est conçu de façon à être indépendamment linéaire On utilise toujours une réaction active, mais essentiellement du fait qu'il se trouve qu'une telle réaction offre égale- ment certains autres avantages en ce qui concerne la sou- plesse d'emploi. La figure 8 montre l'un des trois convertisseurs tension-courant à hautes performances qui sont utilisés dans un mode de réalisation commercial de l'invention Ce convertisseur supprime un grand nombre des limitations dy- namiques de convertisseurs à entrée différentielle classi- ques et il comporte des caractéristiques de correction d'erreur qui le rendent linéaire de façon inhérente. Il faut d'abord noter que les courants de sortie ne proviennent pas, comme c'est habituellement le cas, des transistors extérieurs Q 4 O, Q 43, qui fonctionnent mainte- nant essentiellement en transistors à charge d'émetteur destinés à augmenter la résistance d'entrée La pleine ten- sion différentielle est-appliquée entre les résistances R 40 + R 43, et les bases des transistors intérieurs Q 41 et Q 42 suivent-donc le point milieu de cette tension d'entrée. Dans des conditions de signal nul, les courants de collec- teur de ces dispositifs sont égaux, et de façon caractéris- tique d'environ 130 p A, les courants de polarisation prove- nant de Q 45 et Q 46 De plus, tous les VBE sont égaux lors- que la borne +IN est positive, des courants circulent dans R 41 et R 42 de façon à réduire le courant de collecteur de Q 41 et à augmenter celui de Q 42 Dans le processus, les VEB de Q 40-Q 43 ne sont plus égaux, et on peut montrer que la différence résultante entre les quatre VBE produit une distorsion, par le fait que les tensions de signal aux bor- nes de R 41 et PR 42 sont inférieures à ce qu'elles seraient. dans le cas idéal, le déficit devenant proportionnellement plus important lorsque Q 40-Q 43 s'approchent des limites de leurs plages de courant. Dans ces conditions, les transistors cascades, re- présentés ici par Q 50 et Q 53, acheminent des courants de signal qui sont directement liés aux courants dans Q 40-Q 43, et il est relativement simple de montrer que la tension différentielle entre les émetteurs de Q 50 et Q 53 est prati- quement égale à la moitié du déficit dans le signal aux bornes de R 41 et R 42 qui est du à la différence entre les VBE de Q 40-Q 43 o Cette tension est détectée par un convertis- seur tension-courant auxiliaire comprenant Q 51, Q 52, R 51 et R 52 et polarisé par une source de courant Q 53, R 50, et elle est réinjectée dans le chemin de signal au niveau des émet- teurs de Q 50 et Q 53, mais en opposition de phase Dans des conditions de conception appropriées, l'annulation des ten- sions d'erreur induites par les VBE peut etre très bonne (théoriquement de l'ordre de quelques ppm) Des circuits de compensation de type cascode similaires à celui décrit ici ont été réalisés précédemment On pourra par exemple consul- ter l'article "A Cascode Amplifier Nonlinearity Correction Technique", ISSCC Digest of Technical Papers, février 1981, par P A Quinn. Le circuit de l'invention (figure 8) diffère d'une telle configuration de l'art antérieur par un détail unique, mais néanmoins important: les collecteurs de la paire Q 51 ', Q 52 ne sont pas connectés aux collecteurs de Q 50, Q 53, mais aux émetteurs Cette caractéristique à des conséquences im- portantes pour le but poursuivi ici, c'est-à-dire qu'elle permet la double utilisation de dispositifs déjà présents dans la structure générale du multiplicateur en tant que paire cascode Dans la voie X, ce sont les transistors si- tués dans le circuit de commutation d'inversion de polari- té (voir la figure 6) qui remplissent une double fonction, de cette manière; et dans la voie Y, ce sont les transis- tors situés dans la section de sortie du multiplicateur (Q 3-Q 6 sur la figure 2) On notera que dans les deux cas, il aurait été impossible d'utiliser la configuration repré- sentée dans l'article-de Quinn (cité ci-dessus), du fait que le signal de correction d'erreur est dérivé par rapport au transistors cascodes (Q 3, Q 4) utilisés dans cette con- figuration, alors que la phase du signal de sortie dans chaque cas de la figure 8 varie en fonction des conditions de signal. Il va de soi que de nombreuses modifications peu- vent être apportées au dispositif et au procédé décrits et représentés, sans sortir du cadre de l'invention. REVENDICATIONS 1 Multiplicateur à quatre quadrants du type com- prenant une première paire de transistors (QI, Q 2) inter- connectés de façon à traiter un premier signal d'entrée (X) du multiplicateur; et des seconde et troisième paires de transistors (Q 3, Q 4; Q 5, Q 6) destinées à former avec la première paire de transistors (Qi, Q 2) des groupes res- pectifs de quatre transistors ayant pour fonction de trai- ter un second signal d'entrée (Y) du multiplicateur; carac- térisé en ce qu'il comprend: un circuit (R 3-R 6, I 3-I 6) qui applique des tensions de compensation proportionnelles à la température absolue et réglables aux électrodes de commande de l'une au moins des paires de transistors (Q 3- Q 6) pour annuler la discordance inhérente des VBE. 2 Multiplicateur à quatre quadrants selon la re- vendication 1, caractérisé en ce que le circuit comprend des moyens (R 3R 6, I 3, I 6) connectés aux bases des seconde et troisième paires de transistors (Q 3-Q 6). 3 Multiplicateur à quatre quadrants selon la re- vendication 2, caractérisé en ce que le circuit comprend des résistances réglables (R 3-R 6) connectées aux bases; et des sources de courant proportionnel à la température absolue (I 3-I 6) qui sont connectées aux résistances pour produire les tensions de compensation respectives. 4 Multiplicateur à quatre quadrants selon la re- vendication 3, caractérisé en ce que les seconde et troi- sième paires de transistors (Q 3-Q 6) sont connectées avec des émetteurs communs, et ces émetteurs sont connectés de façon à recevoir le second signal d'entrée (Y) du multi- plicateur. Multiplicateur à quatre quadrants selon la re- vendication 4, caractérisé en ce qu'il comprend un amplifi- cateur opérationnel (Ai) qui est connecté aux extrémités des résistances (R 3-R 6) non connectées aux bases, de façon à attaquer ces bases sous la dépendance du premier signal d'entrée (X) du multiplicateur. 6 Multiplicateur à quatre quadrants du type com- prenant une première paire de transistors (Q 1, Q 2) inter- cornnectés de façon à traiter un premier signal d'entrée (X) du multiplicateur; et des seconde et troisième paires de transistors (Q 3, Q 4, Q 5, Q 6) destinées à former avec la première paire de transistors des groupes respectifs de quatre transistors ayant pour fonction de traiter un second signal d'entrée (Y) du multiplicateur; caractérisé en ce qu'il comprend: un amplificateur opérationnel (A 1) qui réagit au premier signal d'entrée (X) et qui comporte des première et seconde bornes de sortie; et des moyens (R 3- R 6) reliant les première et seconde bornes de sortie aux bases respectives des seconde et troisième paires de tran- sistors (Q 3-Q 6)o. 7 Multiplicateur à quatre quadrants selon la re- vendication 6, caractérisé en ce que les bornes de sortie sont respectivement connectées aux bases de la première paire de transistors (Q 1, Q 2). 8 Multiplicateur à quatre quadrants selon la re- vendication 6, caractérisé en ce qu'il comprend des moyens de charge (Q) connectés aux émetteurs de la première paire de transistors; et des moyens qui appliquent à l'entrée de l'amplificateur opérationnel (A 1) le signal qui est dé- veloppé dans les moyens de charge, pour forcer les courants de collecteur. 9 Multiplicateur à quatre quadrants selon la re- vendication 6, caractérisé en ce que les paires de transis" tors (Q 1-Q 6) sont connectées avec des émetteurs communs; et une source de courant est connectée aux émetteurs com- muns de la première paire de transistors (Q 1, Q 2). Multiplicateur à quatre quadrants selon la re- vendication 9, caractérisé en ce qu'il comprend des moyens (QA, QB) destinés à faire varier la valeur du courant pro- duit par ladite source de courant, de façon à permettre une division aussi bien qu'une multiplication. 11 Multiplicateur à quatre quadrants selon la re- vendication 6, caractérisé en ce que l'amplificateur opéra- tionnel (A 1) comprend une quatrième paire de transistors (Q 22, Q 23) dont les émetteurs constituent l'accès d'entrée de l'amplificateur; des première et seconde sources de courant commandées qui sont connectées aux émetteurs de façon à fournir des courants correspondant au premier si- gnal d'entrée (X); et des moyens reliant ces émetteurs aux collecteurs de la première paire de transistors (Q 1, Q 2). 12 Multiplicateur à quatre quadrants selon la re- vendication 11, caractérisé en ce qu'il comprend des pre- mière et seconde résistances de charge (Rll, R 12) connec- tées respectivement aux collecteurs de la première paire de transistors (Q 1, Q 2) et produisant une réaction de com- mande de mode commun. 13 Multiplicateur à quatre quadrants selon la re- vendication 11, caractérisé en ce que l'amplificateur opé- rationnel (A 1) comprend une cinquième paire de transistors (Q 20, Q 21) dont les émetteurs constituent l'accès de sortie de l'amplificateur; des moyens reliant respectivement les bases de la cinquième paire de transistors aux collecteurs de la quatrième paire de transistors (Q 22, Q 23); et des troisième et quatrième sources de courant (I 20, I 21) con- nectées aux émetteurs respectifs de la cinquième paire de transistors (Q 20, Q 21). 14 Multiplicateur à quatre quadrants selon la re- vendication 13, caractérisé en ce qu'il comprend des moyens (R 13, R 14) connectant les émetteurs de la cinquième paire de transistors (Q 20, Q 21) aux bases respectives de la pre- mière paire de transistors (Q 1, Q 2). Multiplicateur à quatre quadrants du type com- prenant une première paire de transistors (Q 1, Q 2) inter- connectés de façon à traiter un premier signal d'entrée (X) du multiplicateur; et des seconde et troisième paires de transistors (Q 3-Q 6) destinées à former avec la première pai- re de transistors (QI, Q 2) des groupes respectifs de quatre transistors ayant pour but de traiter un second signal d'entrée (Y) du multiplicateur; caractérisé en ce qu'il comprend: des moyens connectant en commun les émetteurs de la première paire'de transistors (Qi, Q 2); des moyens (Ai) appliquant aux bases de la première paire de transistors (Q 1, Q 2) des signaux différentiels correspondant au premier signal d'entrée (X); une source de courant ( 2 Iq) connectée aux émetteurs communs pour produire un courant commandé dans la première paire de transistors (Qi, Q 2); et des moyens (QA, QB) permettant de faire varier la valeur du courant qui est produit par cette source de courant, dans le but d'effectuer une division aussi bien qu'une multipli- cation. 16 Multiplicateur à quatre quadrants selon la re- vendication 15, caractérisé en ce qu'il comprend un ampli- ficateur opérationnel (Ai) qui réagit au premier signal d'entrée (X) et dont la sortie est connectée aux bases de la première paire de transistors (Qi, Q 2). 17 Multiplicateur à quatre quadrants selon la re- vendication 16, caractérisé en ce qu'il comprend des moyens de commande de dénominateur produisant un signal de comman- de (QA-QB) dont le signe peut 9 tre modifié, ces moyens per- mettant de fixer la valeur absolue dudit courant conformé- ment à la valeur absolue du signal de commande. 18 Multiplicateur à quatre quadrants selon la re- vendication 17, caractérisé en ce qu'il comprend des moyens sensibles au signe et qui permettent de fixer la polarité de l'un ou de l'autre des signaux d'entrée du multiplicateur (X, Y) conformément à ce signe. Multiplicateur à quatre quadrants selon la re- vendication 18, caractérisé en ce que les moyens sensibles au signe comprennent des moyens de commutation inverseurs dans le circuit d'entrée de l'amplificateur opérationnel (AI). Multiplicateur à quatre quadrants selon la re- vendication 16, caractérisé en ce qu'il comprend des moyens (R 3-R 6) qui réagissent au signal de sortie de l'amplifica- teur opérationnel (A 1) en commandant de façon différentielle les bases des seconde et troisième paires de transistors (Q 3-Q 6). 21 Multiplicateur à quatre quadrants selon la re- vendication 18, caractérisé en ce qu'il comprend un circuit de valeur absolue (A 2, Q 30-Q 34) destiné à commander la va- leur absolue du courant produit par la source de courant ( 2 Iq), indépendamment dudit signe. 22 Multiplicateur à quatre quadrants selon la re- vendication 21, caractérisé en ce que le circuit de valeur absolue (A 2, Q 30-Q 34) est un redresseur à double alternance. 23 Multiplicateur à quatre quadrants du type com- prenant une première paire de transistors (Q 1, Q 2) inter- connectés de façon à traiter un premier signal d'entrée (X) du multiplicateur; des seconde et troisième paires de transistors (Q 3, Q 4; Q 5, Q 6) interconnectés de façon à for- mer avec la première paire de transistors (Q 1, Q 2) des groupes respectifs de quatre transistors ayant pour fonction de traiter un second signal d'entrée (Y) du multiplicateur; et des moyens de transmission de signal (R 3 A R 6 A, R 3 B R 6 B, R 3 C R 6 C, Q 7 Q 10, R 7 R 10) connectant la première paire de transistors (Q 1, Q 2) aux seconde et troisième paires de transistors (Q 3 Q 6) pour réaliser une fonction de mul- tiplication; caractérisé en ce que les moyens de-transmis- sion de signal entre la première paire de transistors (Q 1, Q 2) et les seconde et troisième paires de transistors (Q 3 - Q 6) comprennent, pour chaque transistor des seconde et - troisième paires de transistors: une première résistance (R 3 A R 6 A) de valeurohmique faible, connectée à la base du transistor correspondant (Q 3 Q 6); une seconde-résistance connectée en parallèle avec la première résistance, cette seconde résistance comprenant une résistance ajustable (R 3 C- R 60) de valeur ohmique modérée, en série avec une résistance fixe (R 3 B R 6 B) de valeur ohmique relativement élevée; une source de courant (Q 7, R 7 Q 10, R 10) connectée à la jonc- tion entre la résistance ajustable (R 3 C R 6 C) et la résis- tance fixe (R 3 B R 6 B); le courant qui provient de la sour- ce de courant (Q 7, R 7 Q 10, R 10) circulant pratiquement dans la résistance ajustable (R 3 C R 60) avec seulement une faible composante de courant passant par la résistance fixe (R 3 B R 6 B) et la première résistance (R 3 A R 6 A). 24 Multiplicateur à quatre quadrants selon la re- vendication 23, caractérisé en ce que la première résistance (R 3 A R 6 A) est réalisée à partir d'une diffusion n+, dans la formation d'une puce monolithique. 25 Multiplicateur à quatre quadrants selon la re- vendication 23, caractérisé en ce que la résistance ajusta- ble (R 30 R 60) consiste en un élément de forme générale allongée ayant une paire de contacts sur des c 8 tés opposés à une première extrémité de l'élément; et la seconde ex- trémité de l'élément s'étend au-delà des contacts de façon que dans l'état non ajusté, la majorité du courant circule parallèlement aux deux contacts. 26 Multiplicateur à quatre quadrants selon la re- vendication 25, caractérisé en ce qu'on effectue un ajuste- ment grossier par une coupure dans la région située entre les contacts, en commençant à la première extrémité; et on effectue un ajustement fin en dépassant la valeur désirée pendant l'ajustement grossier et en effectuant ensuite une coupure dans la seconde extrémité de l'élément, dans une direction opposée à celle de l'ajustement grossier. 27 Multiplicateur à quatre quadrants du type com- prenant une première paire de transistors interconnectés (Q 1, Q 2), ayant chacun leur collecteur et leur base connec- tés ensemble pour former des diodes; des moyens destinés à appliquer un premier signal d'entrée de multiplicateur à la première paire de transistors (Q 1, Q 2); des seconde et troisième paires de transistors (Q 3, Q 4; Q 5, Q 6), avec des émetteurs communs et interconnectés à la première paire de transistors (Q 1, Q 2) pour réaliser une fonction de multipli- cateurn;des moyens destinés à appliquer un second signal d'entrée de multiplicateur aux seconde et troisième paires de transistors (Q 3 Q 6); caractérisé en ce qu'il comprend: des moyens remplissant une fonction de tampon (Qll-Q 14) branchés dans l'interconnexion entre la première paire de transistors (Q 1, Q 2) et les seconde et troisième paires de transistors (Q 3 Q 6), pour réduire des effets de distorsion dus à des courants de base non saturés et/ou non linéaires dans les seconde et troisième paires de transistors (Q 3-Q 6). 28 Multiplicateur à quatre quadrants selon la re- vendication 27, caractérisé en ce que les moyens remplissant une fonction de tampon comprennent des transistors à charge d'émetteur (Q 11 Q 14). 29 Multiplicateur à quatre quadrants selon la re- vendication 28, caractérisé en ce que les transistors à charge d'émetteur (Q 11 Q 14) sont connectés entre les émetteurs de la première paire de transistors (Q 1, Q 2) et les bases des seconde et troisième paires de transistors (Q 3 Q 6). Multiplicateur à quatre quadrants du type com- prenant une première paire de transistors ayant chacun leur collecteur et leur base connectés ensemble pour former des diodes désignées par Ql et Q 2; des moyens qui appliquent un premier signal d'entrée de multiplicateur à la première paire de transistors (Q 1, Q 2); des seconde et troisième paires de transistors ayant des émetteurs communs et dési- gnés par Q 3, Q 4, Q 5 et Q 6; des moyens qui appliquent un second signal d'entrée de multiplicateur aux seconde et troisième paires de transistors (Q 3 Q 6); et les seconde et troisième paires de transistors (Q 3 Q 6) étant intercon- nectées avec la première paire de transistors (Q 1, Q 2) pour réaliser une fonction de multiplicateur; caractérisé en ce qu'il comprend: des premier, second, troisième et quatriè- me transistors à charge d'émetteur connectés en tampon ern- tre les émetteurs de la première paire de transistors (Q 1, Q 2) et les bases des seconde et troisième paires de tran- sistors (Q 3 Q 6); ces transistors à charge d'émetteur étant désignés par Qll, Qi 2, Q 13 et Q 14; et des première, seconde, troisième et quatrième sources de courant connec- tées aux bases respectives des seconde et troisième paires de transistors et désignées par Ill, I 12, I 13 et I 14; la relation entre ces sources de courant (Ill I 14) et les facteurs de rapport d'aires des transistors (Q 3 Q 6) étant les suivantes: I 11/I 12 = (AM A 12 A 4/A 2 A 11 A 3) I 14/I 13 = (A 1A 13A 5/A 2A 14 A 6) en désignant par la lettre A l'aire d'émetteur du transis- tor portant le numéro correspondant. 31 Circuit de translation de signal destiné à 6 tre utilisé dans des circuits de haute précision, comme des convertisseurs tension courant d'entrée pour des mul- tiplicateurs analogiques, ce circuit comportant un circuit de sortie qui comprend des moyens de compensation de type cascode, caractérisé en ce qu'il comprend: une première paire cascode de transistors (Q 50, Q 53) dont les bases sont connectées ensemble; un circuit à transimpédance formé par une seconde paire de transistors (Q 51, Q 52) et par une première paire de résistances (R 51, R 52), pour permettre l'introduction d'un niveau défini de non linéarité dans le chemin de signal différentiel; des moyens d'application de signal de commande (Q 41, Q 42, Q 45, Q 46, R 40, R 43) connectés aux bases de la seconde paire de transistors; un circuit établissant une connexion en groupe de quatre croisé entre les paires de transistors (Q 50 Q 53) et les résistances (R 51, R 52), dans lequel: (a) la base de chacun des tran- sistors de la seconde paire de transistors (Q 51, Q 52) est connectée à l'émetteur d'un transistor correspondant de la première paire de transistors (Q 50, Q 53); (b) le collec- teur de chacun des transistors de la seconde paire de tran- sistors (Q 51, Q 52) est connecté à l'émetteur du transistor opposé (non correspondant) de la première paire de tran- sistors (Q 50, Q 53); (c) les résistances (R 51, R 52) sont connectées en série entre les émetteurs de la seconde paire de transistors (Q 51, Q 52) avec le point de connexion des résistances relié à une source de courant (Q 54); et un circuit de sortie connecté aux collecteurs de la première paire de transistors (Q 50, Q 53). 32 Circuit de translation de signal selon la re- vendication 31, caractérisé en ce que les moyens d'applica- tion de signal de commande comprennent: une paire de bor- nes d'entrée (+IN, -IN); une seconde paire de résistances connectées en série (R 40, R 43) branchées entre les bornes d'entrée (+IN, -IN); une troisième paire de transistors (Q 41, Q 42) dont les bases sont connectées au point commun de la seconde paire de résistances (R 40, R 43); les collec- teurs de la troisième paire de transistors (Q 41, Q 42) étant connectés aux bases de la seconde paire de transistors (Q 51, Q 52); et des sources de courant (Q 45, Q 46) connectées aux émetteurs de la troisième paire de transistors (Q 41, Q 42). 33 Procédé de compensation de la discordance des VBE-dans un multiplicateur à quatre quadrants du type com- prenant une première paire de transistors (Q 1, Q 2) inter- connectés de façon à traiter un premier signal d'entrée (X) du multiplicateur, et des seconde et troisième paires de transistors (Q 3, Q 4; Q 5, Q 6) formant avec la première paire de transistors des groupes respectifs de quatre transistors ayant pour but de traiter un second signal d'entrée (Y) du multiplicateur; caractérisé en ce que: on connecte des résistances ajustables (R 3 C R 6 C) aux bases des seconde et troisième paires de transistors (Q 3 - Q 6); on fait circuler dans ces résistances (R 3 C R 60) un courant proportionnel à la température àbsolue, pour pro- duire sur les bases des tensions de compensation propor- tionnelles à la température absolue; et on ajuste les ré- sistances pour annuler la distorsion qui est produite par la discordance des VBE. 34 Procédé selon la revendication 53, caractérisé en ce qu'on forme chaque résistance (R 3 C R 6 C) sous la forme d'un élément allongé dont les cotés opposés sont con- nectés entre des contacts, à l'une de leurs extrémités; et on ajuste cette résistance par une coupure par laser par- tant de ladite extrémité adjacente aux contacts. Procédé selon la revendication 34, caractérisé en ce qu'on prolonge la coupure par laser le long de l'élé- ment allongé jusqu'à dépasser légèrement la compensation correcte; et on coupe l'élément au laser à partir de son autre extrémité pour ajuster la compensation de façon fine, en sens inverse -