FR 2544147 A1 19841012 FR 8405521 A 19840406 La présente invention est relative d'une manière générale à des circuits de réduction de bruit pour un signal vidéo et plus particulièrement à un circuit de réduction de bruit qui traite un signal de manière à y réduire le bruit de façon efficace sans altérer la forme d'onde du signal vidéo d'origine. En général, le signal d'information vidéo d'un signal vidéo de télévision présente une corrélation essentiellement dans le sens vertical de l'image et il y a corrélation entre les lignes de balayage horizontal voisines les unes des autres Cette corrélation est- appelée en général corrélation verticale ou corrélation de lignes Cependant, il existe une composante de bruit se manifestant d'une manière aléatoire et ne présentant pas de corrélation verticale comme pour le signal d'information vidéo. On a donc imaginé un circuit habituel de réduc- tion de bruit dans lequel on utilise pour réduire le bruit le fait qu'il y a une corrélation verticale dans le signal d'information vidéo et pas de corrélation verticale dans la composante de bruit Ce circuit habituel de réduction de bruit comprend un circuit retard, qui retarde un signal vidéo d'entrée d'une période de balayage horizontal ( 1 H), et un signal d'addition, qui additionne le signal vidéo retardé du circuit retard et le signal vidéo d'entrée qui n'a pas été retardé Lorsque le signal vidéo retardé et le signal vidéo non retardé sont additionnés dans le circuit d'addition, le niveau de la composante du signal se trouve doublé du fait de cette addition, en raison de l'existence de la corrélation verticale dans le signal d'information vidéo Cependant, du fait qu'il n'y a pas de corrélation verticale dans la composante de bruit, l'énergie de la composante de bruit est ramenée par l'addition à-la valeur d'une racine carrée En d'autres termes,-le niveau de la compo- sante de bruit est égal à ï fois la valeur du niveau avant l'addition Dans ces conditions, lorsque le niveau de la composante de signal après l'addition revient à la valeur qu'il avait avant l'addition, la composante de bruit devient égale à l/ r fois le niveau d'origine et le rapport signal/bruit (S/N) est amélioré de 3 d B. Cependant, bien que, d'une manière générale, il y ait-corrélation verticale dans le signal vidéo, il n'y a pas de corrélation verticale en avant et en arrière d'un point o la forme d'onde du signal vidéo est soumise à un changement rapide (par exemple, dans un cas extrême, au point o le signal vidéo passe du blanc au noir). Dans ce cas, le niveau du signal vidéo n'est pas doublé dans le signal vidéo de sortie du circuit d'addition déjà mentionné, qui ajoute le signal vidéo retardé au signal vidéo non retardé, au niveau des parties du signal vidéo o il n'y a pas de corrélation verticale; On trouve donc des parties en échelon dans la forme d'onde dans les zones pour lesquelles il n'existe pas de cor- rélation verticale et la forme d'onde du signal vidéo de sortie du circuit d'addition diffère alors de la forme d'onde du signal vidéo d'origine La partie de la forme d'onde du signal vidéo dans laquelle il n'y a pas de corrélation verticale et qui est différente de la forme d'onde du signal vidéo d'origine, du fait du traitement du signal effectué pour réduire le bruit, sera appelé dans ce qui suit erreur de corrélation Lorsqu'il se produit une erreur de corrélation, la luminance et la couleur de la partie du signal vidéo o cette erreur de corrélation s'est produite deviennent différentes de la luminance et de la couleur de la partie correspondante du signal vidéo d'origine Le circuit habituel de réduc- tion de bruit décrit présente donc l'inconvénient qu'il est impossible d'obtenir une image reproduite d'une manière satisfaisante bien que l'on puisse-réduire le bruit. Le but de l'invention est donc, d'une manière générale, de permettre la réalisation d'un circuit nouveau et pratique de réduction de bruit pour un signal vidéo dans lequel les inconvénients signalés ci-dessus se trouvent supprimés. Le but de l'invention est également, d'une manière plus précise, la réalisation d'un circuit de réduction de bruit, pour un signal vidéo, qui permette de compenser une erreur de corrélation et, par conséquent, d'obtenir un signal vidéo de sortie qui ne comporte pas d'erreur de corrélation, qui ait la même forme d'onde que le signal vidéo d'origine et dans lequel le bruit ait été réduit. Le but de l'invention est également la;réalisation d'un circuit de réduction de bruit, pour un signal vidéo, qui permette de soumettre le signal vidéo de sortie dans lequel le bruit a été réduit à une contre-réaction posi- tive du côté entrée du circuit Dans le circuit suivant la présente invention, il n'y a pas d'erreur de cor- rélation et lé bruit peut être réduit d'une manière plus efficace. Diverses autres caractéristiques de l'invention ressortent d'ailleurs de la description détaillée qui suit. Des formes de réalisation de l'objet de l'inven- tion sont représentées, à titre d'exemples non limitatifs, au dessin annexé. La fig 1 est un schéma synoptique représentant un premier mode de réalisation d'un circuit de réduction de bruit pour un signal vidéo suivant la présente inven- tion. La fig 2 est un schéma synoptique représentant un deuxième mode de réalisation d'un circuit de réduction de bruit pour un signal vidéo suivant -la présente inven- tion. Les fig 3 (A) à 3 (I) représentent des formes d'onde de signaux correspondant aux différentes parties des schémas représentés aux fig 1 et 2. La fig 4 est un schéma de diagramme représen- tant un mode de réalisation d'un circuit pratique réalisant le schéma représenté à la fig 2. Un premier mode de réalisation du circuit de réduction de bruit pour un signal vidéo suivant l'inven- tion est décrit ci-dessous en se référant à la fig 1. Un signal vidéo a représenté à la fig 3 (A) dans laquelle un bruit a été multiplexé est appliqué à une borne d'entrée 11 Le signal vidéo a provenant de la borne d'entrée 11 est envoyé à un circuit 12 de retard 1 H, à un circuit de soustraction 13 et à un circuit d'ad- dition 14 Le signal vidéo a qui est envoyé au circuit 12 de-retard 1 H est retardé de 1 H, cette quantité 1 H -représentant une période de balayage horizontal, et est émis sous la forme d'un signal vidéo retardé b repré- senté à la fig 3 (B) Ce signal vidéo retardé b est envoyé au circuit de soustraction 13 et au circuit d'ad- dition 14 A la fig 3, la durée 1 H est exagérée et représentée comme une durée longue par rapport à l V qui représente une période de balayage vertical. Le signal vidéo a et le signal vidéo retardé b sont ajoutés dans le circuit d'addition 14 Le circuit d'addition 14 produit un signal d'additon c représenté à la fig 3 (C) et envoie ce signal c d'addition à un circuit d'addition 16 Le niveau du signal ajouté c est doublé dans les parties qui correspondent aux parties -du signal vidéo a et du signal vidéo retardé b o il y a corrélation verticale Cependant, du fait que la composante de bruit N n'a pas de corrélation verticale, le niveau de la composante de bruit N dans le signal d'addition c est ramené à la valeur d'une racine carrée et devient égal à 1 '2 fois la valeur du niveau d'origine de la composante de bruit n Cependant, il n'y a pas de corrélation verticale avant et après les branches avant et arrière de la composante de signal vidéo dans le signal vidéo a De ce fait, le signal d'addition c qui est obtenu en ajoutant le signal vidéo a et le signal vidéo retardé b comporte une erreur de corrélation au niveau de ces branches avant et arrière En d'autres termes, le niveau du signal d'addition c ne devient pas double au niveau de ces branches avant et arrière et il y a formation d'échelons S 1 et S 2 au niveau de ces branches avant et arrière Dans ces conditions, dans le circuit de réduction de bruit suivant l'invention, l'erreur de corrélation est compensée dans les conditions indiquées ci-dessous. Le circuit de soustraction 13 soustrait le signal vidéo retardé b du signal vidéo a et produit un signal d représenté à la fig 3 (D) Ce signal d a une forme d'onde correspondant à l'erreur de corrélation décrite cidessus et la composante de bruit est multiplexée dans ce signal d Le signal d est envoyé à un circuit 15 de limitation de bruit dans lequel la composante de bruit qui est multiplexée à un niveau moyen (niveau zéro) du signal d est éliminée Le circuit 15 de limitation de bruit produit un signal e, représenté à la fig 3 (E), qui a une forme d'onde correspondant seulement à l'erreur de corrélation Le circuit 15 de limitation du bruit est conçu de manière à faire passer un signal au-dessus d'un niveau prédéterminé, indiqué à la fig 3 (D) par un trait interrompu à un pointe et à bloquer un signal au-dessous de ce niveau prédéterminé ' De ce fait, la composante de bruit qui est multiplexée au niveau moyen du signal d est éliminée dans le circuit 15 de limitation de bruit Le signal de sortie e du circuit 15 de limi- tation de bruit est envoyé au circuit d'addition 16 com- me signal de compensation de l'erreur de corrélation. Le signal c provenant du circuit d'addition 14 est ajouté au signal c compensant l'erreur de corrélation qui provient du circuit 15 de limitation de bruit, dans le circuit d'addition 16 De ce fait, les parties du signal c dans lesquelles il n'y a pas d'erreur de corrélation, c'est-à-dire les parties en échelons S 1 et s 2, sont compensées par le signal e de compensation de l'erreur de corrélation, comme l'indique le trait interrompu représenté à la fig 3 (C) Il en résulte que le circuit d'addition 16 produit un signal f ayant une forme d'onde représentéeà la fig 3 (F) Le niveau de l'information vidéo dans le signal f est double du niveau de l'information vidéo dans le signal vidéo a. De plus, le signal f a été compensé de l'erreur de cor- rélation et comporte deux parties qui ne sont pas en échelon Comparé à la composante de bruit contenue dans le signal f, le bruit n'est pas réduit dans les parties de bruit faible N 1 et N 2 de 1 H qui correspondent au temps de retard dans le circuit 12 de retard de 1 H, mais le niveau du bruit est égal à f 2 fois le niveau d'origine dans les autres parties Dans ces conditions, lorsque le niveau du signal global f est divisé par 1/2, de manière que le niveau de la composante de signal soit le même que le niveau de la composante de signal dans le signal vidéo a, on obtient un signal vidéo de sortie g représenté à la fig 3 (G) Comme le montre la fig 3 (G) la forme d'onde du signal d'information vidéo dans le signal vidéo de sortie g est la même que la forme d'onde du signal d'information vidéo dans le signal vidéo a et ne comporte pas d'erreur de corrélation De plus, le niveau de pratiquement toute la composante de bruit a été réduit à 1/il fois le niveau d'origine dans le signal vidéo de sortie g Le signal f n'est représenté que par commodité et le signal g peut être obtenu en divisant les niveaux des signaux c et e par 1/2 et en ajoutant les signaux divisés de niveau dans le circuit d'addition 16 Dans ces conditions, le niveau de la composante de bruit dans le signal vidéo de sortie a été réduit à pratiquement 1/1 Y fois le niveau d'origine, c'est- à-dire que le rapport signal/bruit a été amélioré de 3 d B De plus, le signal vidéo de sortie g ne comprend pas d'erreur de corrélation par rapport à la composante de signal d'information vidéo et a la même composante de signal d'information vidéo que le- signal vidéo d'entrée d'origine a Ce signal vidéo de sortie 1 arrive par une borne de sortie 17. La description suivante a pour objet un deuxième mode de réalisation d'un circuit de réduction de bruit pour un signal vidéo suivant la présente invention, représenté à la fig 2 A cette fig 2, les parties qui sont identiques à celles que l'on trouve déjà à la fig 1 sont désignées par les mêmes références et leur descrip- tion ne sera pas reprise. Comme le montre la fig 2, le signal vidéo d'entrée a provenant de la borne d'entrée 11 est envoyé à un circuit 12 de retard 1 H, au circuit de soustraction 13 et au circuit d'addition 14 Le mode de fonctionnement du circuit 12 de retard 1 H, du circuit de soustraction 13, du circuit d'addition 14, du circuit 15 de limitation de bruit et du circuitd'addition 16 sont les mêmes que dans le premier mode de réalisation décrit en se référant à la fig 1. Le signal de sortie du circuit d'addition 16 est envoyé à un circuit d'addition 22, par l'intermédiaire d'un multiplicateur de coefficients 21 qui multiplie un coefficientlô En d'autres termes, le circuit 22 revoit une contre-réaction positive provenant du circuit d'addition 16 Le signal de sortie du circuit d'ad- dition 16 qui a été multiplié par le coefficient? est ajouté au signal vidéo d'entrée a dans le circuit d'ad- dition 22 Un signal de sortie du circuit d'addition 22 est soumis à un traitement de réduction de bruit dans un circuit de réduction de-bruit qui est le même que dans le premier mode de réalisation décrit ci-dessus et comprend les circuits 12 à 16 Du fait qu'une opération dans laquelle le signal qui a été soumis à un traitement de réduction de bruit est ramené de façon positive et soumis de nouveau à un traitement de réduction de bruitest répétée, un signal vidéo de sortie h, repré- senté à la fig 3 (H) (c'est-à-dire un signal vidéo de sortie i représenté à la fig 3 (t I)) est fourni par l'intermédiaire de la borne de sortie 17 Comme le mon- trent les fig 3 (H) et 3 (I), le bruit a été fortement réduit dans le signal vidéo de sortie h (i). Les égalités suivantes ( 1) et ( 2) s'appliquent au cas o une composante de bruit Nin est multiplexée dans le signal vidéo d'entrée a, o une composante N' est multiplexée dans le signal de sortie du circuit d'addition 22, et o une composante de bruit Nout est multiplexée dans le signal de sortie i. ( 1)2 Nin 2 + 2 Nout 2 = N' ( 1) Nout ( 1)N' ( 2) L'égalité suivante ( 3) peut se déduire des égalités ( 1 > et ( 2). -N i/N = N /( 1) ( 3) Cette égalité ( 3) montre que l'amélioration de bruit réalisée par le circuit de réduction de bruit suivant l'invention peut être exprimée par l'égalité suivante ( 4) log Nin/Nout= 20 log /( 1) ( 4) Dans ces conditions, lorsqu'on choisit pour le coefficient 9 une valeur de 0,5, par exemple, le rapport signal/bruit peut être amélioré d'environ 8 d B dans le circuit de réduction de bruit suivant l'invention. Dans le premier et le deuxième modes de réalisa- tion de l'invention décrits jusqu'à présent, on peut utiliser comme circuit retard 12 un autre circuit qu'un circuit-retard retardant le signal de 1 H Bien que l'influence de l'amélioration du rapport signal/bruit ne soit pas aussi importante dans ce cas que lorsqu'on utilise le circuit de retard 1 H, on peut utiliser comme circuit retard 12 un circuit retard qui retarde le signal de m fois 1 H, m étant un nombre entier égal ou supérieur à 2. Un mode de réalisation d'un circuit pratique correspondant au deuxième mode de réalisation représenté à la fig 2 est représenté à la fig 4 A la fig 4, les parties que l'on trouve à la fig 2 sont entourées de lignes en traits interrompus et désignées par les mêmes références. Comme le montre la fig 4, le signal vidéo d'en- trée provenant d'une borne d'entrée il est appliqué par l'intermédiaire d'une résistance R 1 à la base d'un transistor Q 1 qui constitue un circuit tampon Un signal de sortie provenant de l'émetteur du transistor Q 1 est envoyé à un circuit 12 de retard dé 1 H qui comprend un dispositif couplé en charge et à un circuit d'addition 14 qui comprend des résistances R 3 et R 4 Le signal de sortie de l'émetteur du transistor Q 1 est également envoyé à la base d'un transistor Q 2 dans le circuit de soustrac- tion 13 Le circuit de soustraction 13 comprend le transis- tor Q 2 ' un transistor Q 3 et une source de courant cons- tant 32. Le signal vidéo retardé provenant du circuit 12 de retard de 1 H est envoyé à la base d'un transistor Q 4 qui constitue un circuit tampon Un signal d'émetteur du transistor Q 4 est envoyé au circuit d'addition 14. Le signal d'émetteur du transistor Q 1 fourni par l'inter- médiaire de la résistance R 4 et le signal d'émetteur-de sortie du transistor Q 4 fourni par l'intermédiaire de la résistance R 3 sont ajoutés au point 33 Le signal 33 provenant du circuit d'addition 14 est envoyé au circuit d'addition 16, qui comprend des résistances R 5 et R 6, par l'intermédiaire d'un transistor Q 5 qui constitue un circuit tampon. Le signal de sortie d'émetteur du transistor Q 4 est également appliqué à la base du transistor Q 3 dans le circuit de soustraction 13 Le transistor Q 3 constitue, avec le transistor Q 2 ' un amplificateur différentiel Le résultat de la soustraction des signaux provenant des transistors Q 1 et Q 2 est fourni par un collecteur du transistor Q 3 Ce résultat de soustraction provient du circuit de-soustraction 13 et est envoyé au circuit 15 de limitation de bruit Le circuit 15 de limitation de bruit comprend des diodes D 1 et D 2, qui sont montées en parallèle de manière que leurs polarités soient opposées l'une à l'autre, une résistance R 7 et un condensateur C 1. Lorsque le niveau du signal provenant du transistor Q 3 est inférieur aux niveaux de seuil des diodes D 1 et D (indiqués par les lignes en traits interrompus à un point à la fig 3 (D)), les diodes D 1 et D 2 ne sont pas en circuit et aucun signal de sortie n'est fourni par le circuit 15 de limitation de bruit D'autre part, lorsque le niveau du signal provenant du transistor Q 3 est supérieur au niveau de seuil des diodes D 1 ou D 2, les diodes D 1 ou D 2 sont en circuit Dans ce cas, le signal e représenté à la fig 3 (E) est fourni par le circuit 15 de limitation de bruit. Les valeurs de la résistance de collecteur R 8 et de la résistance d'émetteur R du transistor Q 3, qui constitue le circuit de soustraction 13, et la valeur de la résistance R 7 du circuit 15 de limitation de bruit sont choisies chacune de manière à satisfaire aux iné- galités R 8 > R 9 et R 8 > R 7 De ce fait, un gain de tension G 1, lorsque les diodes D 1 et D 2 sont hors circuit, peut -s'exprimer par une relation G 1 = R 2/R 1 et un gain de tension G 2, lorsque la diode D ou D est-en circuit, peut s'exprimer par la relation G = /Rj, avec 2 3 R 1 ave G 1 > G 2 Dans ces conditions, les caractéristiques de fonctionnement non linéaire des diodes D et D 2 peuvent être améliorées Le transistor Q 3 constitue donc, *avec le transistor Q 2 un amplificateur différentiel, le circuit de soustraction 13 et agit de manière à améliorer la caractéristique de fonctionnement non linéaire du circuit 15 de limitation de bruit. Le signal de sortie du circuit 15 de limitation de bruit est envoyé au circuit d'addition 16 par l'inter- médiaire d'un transistor Q 6 qui constitue un circuit tampon Les signaux d'émetteur-des transistors Q 5 et Q 6 passent par les résistances correspondantes R 5 et R 6 du circuit d'addition 16 et sont ajoutées en un point 34. Un signal d'addition provenant du point 34 est fourni sous forme de signal vidéo de sortie par l'intermédiaire de la borne de sortie 17. Le signal de sortie du circuit d'addition 16 provenant du point 34 est envoyé à la base du transistor Q 7 qui constitue un circuit tampon Un signal d'émetteur de ce transistor QI est envoyé à un circuit 35 de multiplication et d'addition de coefficients qui comprend la résistance R et la résistance R 2 Le circuit 35 correspond au multiplicateur de'coefficient 21 et au circuit d'addition 22 représenté à la fig 2 Le signal provenant du transistor Q 7 est transmis par l'intermédiaire de la résistance R 2 et est ajouté au point 31, au signal provenant de la borne d'entrée 11 i qui est passé par la résistance R 1 Dans ces conditions, le signal provenant du transistor Q 7 est multiplié par le coefficient i qui peut être défini par = R 1/(R 1 + R 2) et est ajouté au signal provenant de la borne d'entrée 11. Lorsque les valeur s des résistances R 1 et R 2 sont choisies de manière à satisfaire par exemple l'égalité R 1 =R 2 le coefficient devient égal à 0,5 et le rapport signal/bruit peut être amélioré de 8 d B environ De plus, lorsque les valeurs des résistances R et R 2 sont choisies respectivement égales à 8,2 ktet 2,2 ka par exemple, le coefficient P devient approxi- mativement égal à 0,8 et le rapport signal/bruit peut être amélioré d'environ 16 d B. La présente invention n'est pas limitée aux modes o de réalisation représentés mais on peut y apporter dif- férentes variantes et modifications sans sortir du cadre de l'invention. REVENDICATIONS 1 Circuit de réduction de bruit pour un signal vidéo,,ce circuit de réduction de bruit comprenant n circuit retard ( 12) qui reçoit un signal vidéo d'entrée, dans lequel un bruit a été multiplexé, et retarde ce signal vidéo d'entrée d'une durée de retard prédéterminée qui est égale à m fois une période de balayage horizon- tal, m étant un nombre entier au moins égal à 1, et un premier circuit d'addition ( 14), qui reçoit le signal vidéo d'entrée et un signal vidéo de sortie retardé pro- venant du circuit retard et additionne le signal vidéo d'entrée et le signal vidéo retardé, caractérisé en ce qu'il comprend également: un circuit de soustraction ( 13), qui reçoit le signal vidéo d'entrée et le signal vidéo de sortie retardé du circuit retard ( 12) et effectue la soustraction entre le signal vidéo d'entrée et le signal vidéo retardé; un circuit ( 15) de limitation de bruit, qui élimine la composante de bruit, qui est multiplexée au niveau zéro d'un signal de sortie du circuit de soustraction, et produit un signal ayant une forme d'onde correspondant à l'erreur de corrélation qui est introduite dans un signal de sortie du-premier circuit d'addition ( 14) à la suite de l'addition effectuée dans le premier circuit d'addition; et un deuxième circuit d'addition ( 16) qui reçoit le signal de sortie du premier circuit d'addition et un signal de sortie du circuit de limitation de bruit et ajoute les signaux de sortie du premier circuit d'addition et du circuit de limitation du bruit de manière à produire un signal vidéo dans lequel l'er- reur de corrélation a été compensée et le bruit a été réduit. 2 Circuit de réduction de bruit selon la-reven- dication 1, caractérisé en ce que le niveau de bruit dans le signal vidéo du deuxièmxe-circuit d'addition est égal à 1/4 fois le niveau de bruit dans le signal vidéo d'entrée. 3 Circuit de réduction de bruit selon la reven- dication 1, caractérisé en ce qu'il comprend également des moyens ( 21, 22 et 35) de circuit de multiplication et d'addition de coefficients permettant de multiplier par un coefficient prédéterminé S le signal vidéo de sortie du deuxième circuit d'addition et d'ajouter le signal multiplié au signal vidéo d'entrée et le circuit de retard, et en ce que le premier circuit d'addition et le circuit de soustraction reçoivent respectivement un signal de sortie des moyens de sortie de multiplication et d'addition de coefficients. 4 Circuit de réduction de bruit selon la reven- dication 3, caractérisé en ce que les moyens de circuit de multiplication et d'addition comprennent un multipli- cateur ( 21) permettant de multiplier par un coefficient prédéterminé 13 le signal vidéo de-sortie du deuxième circuit d'addition et un troisième circuit d'addition ( 22) permettant d'additionner un signal de sortie du multiplicateur et du signal vidéo d'entrée. Circuit de réduction de bruit selon la reven- dication 3, caractérisé en ce que les moyens de circuit de multiplication et d'addition de coefficients compren- nent un circuit de multiplication et d'addition ( 35) comportant une première résistance de valeur (R 1) qui reçoit le signal vidéo d'entrée et une deuxième résis- tance de valeur (R 2) qui reçoit le signal de sortie du-deuxième circuit d'addition, en ce que cette première et cette seconde résistances sont reliées ensemble à un point d'addition et en ce que le signal vidéo de sortie du deuxième circuit d'addition est multiplié par le coefficient p qui satisfait à l'égalité R = + R) et est ajouté au signal vidéo d'entrée au point d'addition. 6 Circuit de réduction de bruit selon la reven- dication 3, caractérisé en ce que le deuxième circuit d'addition produit un signal vidéo dans lequel le bruit a été réduit de telle manière que l'amélioration corres- ponde à la formule 2 O Iogf-T /( 1 9) 7 Circuit de réduction de bruit selon la reven- dication 1, caractérisé en ce que le circuit de sous-* traction comprend un amplificateur différentiel qui comporte un couple de transistors (Q 2 ' Q 3), en ce que le circuit de limitation de bruit comprend un circuit qui contient un couple de diodes (DI, D 2) montées en parallèle de manière que leurs polarités soient opposées -l'une à l'autre et en ce que l'un (Q 3) des couples de transistors associé au couple de diodes intervient pour compenser une caractéristique de fonctionnement non linéaire d'un circuit qui comprend ce couple de diodes.