FR 2546348 A1 19841123 FR 8407877 A 19840521 La présente invention concerne un procédé de trans- mission d'une séquence de données qui est conçu pour être utilisé par exemple dans un enregistreur d'audiofréquences sur bande du type à modulation par impulsions codées (MIC) et, plus spécialement, elle concerne un procédé de codage permettant de produire le code de correction d'erreur qui est appliqué pour enregistrer par exemple un signal d'audiofréquences MIC sur une bande magnétique par une tête rotative. On connait un procédé permettant de former les codes de détection d'erreur et de correction d'erreur suivant les direc- tions respectivement longitudinale et latérale de données d'infor- mation numériques disposées en matrice Comme procédé correspon- dant au cas de la transmission de ces codes pour chaque colonne et à leur décodage du côté réception, on considère un procédé pour lequel la détection d'erreur est effectuée par ua premier code de détection d'erreur pour chaque colonne, un pointeur, ou étiquette, étant produit de ce fait, les données et le pointeur de chaque colonne étant mis dans une mémoire, puis la correction d'erreur est effectuée pour chaque rangée par un deuxième code de correction d'erreur, en référence à ce pointeur. D'autre part, le nombre de bits de quantification du signal MIC d'audiofréquences peut varier en fonction des buts visés dans l'utilisation de l'appareil d'enregistrement et, ou bien, de reproduction du signal M Id d'audiofréquences, ou aaalogue. Ainsi, pour enregistrer et reproduire le signal d'audiofréquences avec une haute qualité, la fréquence d'échantillonnage fs est fixée à 48 k Hz et le nombre de bits de quantification est fixé à seize bits. Pour enregistrer et reproduire le signal correspondant à une voie, dans une conférence par exemple, la fréquence d'échantillonnage f est fixée à 32 k Hz et le nombre de bits de quantification non linéaire est fixé à douze bits Lorsque la fréquence d'échantil- lonnage est faible, ceci permet d'effectuer l'enregistrement et la reproduction à mi-vitesse, par rapport à la vitesse de défile- nment normale de la bande magnétique (c'est-à-dire la vitesse de rotation normale de la tète rotative), de sorte que l'on réussit à réduire la consommation de la bande magnétique utilisée comme -support d'enregistrement. Il est souhaitable que le codeur et le décodeur ser- vant à effectuer la détection d'erreur et la correction d'erreur comme cidessus indiqué soient constitués à partir d'un matériel commun q u e 1 q u e S oit le nombre de bits de quantification et qu'ils aient une capacité analogue de correction d'erreur dans tous les cas. Un but de l'invention est de proposer un procédé de transmission d'une séquence de données, o, dans le cas o il y a commutation portant sur le nombre de bits d'un mot d'échantillon- nage, la capacité de correction d'erreur ne diminue pas quel que soit le nombre de bits. Un autre but de l'invention est de proposer un procédé de codage de la correction d'erreur qui soit d'emploi général et qui puisse s'adapter à plusieurs nombres de bits de quantifica- tion. Un autre but de l'invention est de proposer un procédé de codage de la correction d'erreur o, dans le cas o surviennent des erreurs qui dépassent la capacité de correction des codes de correction d'erreur, il ne se produit pas de problèmes tels qu'une perte des données due à une différence du nombre de bits de quanti- fication. Selon l'invention, on réalise les buts ci-dessus énoncés à l'aide d'un procédé de transmission d'une séquence de données, o une séquence de données d'entrée dans laquelle un mot est constitué de M bits est transmis sous forme d 'une séquence de données de transmission dans laquelle un mot est constitué de N bits; lorsque l'on suppose que le mot d'ordre a venant d'un certain instant de la séquence de données d'entrée est Wa> la séquence de données d'entrée est divisée en k types de groupes, constitués de Wnk+ 1 ' Wnk+ 2 x, - Wnk+k, o N est un entier arbitraire; lorsque l'on suppose que le mot d'ordre b venant d'un certain instant de la séquence de données de transmission est W'b, la séquence de données de transmission est divisée en k types de groupes, constitués de W' nk+l v nk+ 2 ', W nk' k; e les bits des mots se trouvant dans le groupe W nkm s ont les bits des mots appartenant au groupe de W'nk +m * Une autre particularité de l'invention est qu'il est proposé un procédé de codage de la correction d'erreur, o la détection d'erreur ou le codage de la correction d'erreur sont effectuées pour les données d'information numériques dans lesquelles plusieurs blocs constitués chacun de plusieurs symboles sont disposés en relation avec chacune de'plusieurs directions; et que, lorsque l'on suppose que les longueurs des symboles des données d'information numériques sont données en plusieurs types de longueurs, il, 2 1 tn' la longueur d'une séquence d'une opération de codage parmi plusieurs opérations de codage est déterminée comme étant un nombre entier de fois le plus petit commun multiple de j 1 ' 2 '3 ' in' ce qui permet que les symboles des données d'information numériques soient inclus dans l'unité du plus petit commun multiple de la séquence considérée. La description suivante, conçue à titre d'illustration de l'invention, vise à donner une meilleure compréhension de ses caractéristiques et avantages; elle s'appuie sur les dessins annexés, parmi lesquels: les figures 1 et 2 sont des schémas simplifiés mon- trant des constitutions de codes d'un mode de réalisation selon V'invention; les figures 3 A à 3 E sont des schémas simplifiés qui sont utilisés pour décrire l'opération de correction d'erreur selon un mode de réalisation de l'invention; la figure 4 est un schéma simplifié qui est utilisé pour décrire l'entrelacement pair-impair; les figures 5 A, 5 B et 5 C sont des schémas simplifiés utilisés pour décrire un autre mode de réalisation de l'invention; la figure 6 est un schéma de principe montrant un circuit d'un mode de réalisation de l'invention; la figure 7 est un schéma de principe montrant la constitution d'un exemple de circuit d'arrangement de bits; les figures 8, 9, 1 OA, l OB, 1 l A et l B sont des schémas simplifiés montrant des constitutions de codes plus pratiques d'un mode de réalisation de l'invention; 2546348 I les figures 12 A et 12 B sont des schémas simplifide nontrant le format d'une donnée d'enregistrement selon un mod de réalisation de l'invention; la figure 13 est un schéma de principe montrant un circuit d'enregistrement-reproduction suivant un mode de réalisa- tion de l'invention; et la figure 14 est un schéma simplifié qui est utilisé pour décrire un autre mode de réalisation de l'invention. Un mode de réalisation de l'invention est destiné à l'enregistrement d'un signal MIC d'audiofréquences sur une bande magnétique par une tête en rotation La figure 1 montre la corsti- tution du signal MIC d'audiofréquences et des données de redondance des codes de correction d'erreur qui sont enregistrés sur un segment devant être formé par balayage à un certain instant, par exemple par la tête rotative. Sur la figure 1, un bloc correspond à une rangée dans la direction verticale, et M blocs sont disposés dans la direction horizontale Le signal MIC d'audiofréquences d'un bloc comprend N mots, de sorte que le signal MIC d'audiofréquences est constitué au total de N x M mots Un code de détection d'erreur C 1 est ajouté à chaque bloc suivant la direction verticale de l'ensemble bidi- mensionnel constitué de ce signal}MIC d'audiofréquences, tandis qu'un code de correction d'erreur C 2 est ajouté suivant sa direc- tion horizontale Un code de contrôle P de N mots de ce coke de détection d'erreur C 1 est incorporé à chaque bloc et le code de détection d'erreur C 1 est également codé relativement à un code de contrôle Q de m mots du code de correction d'erreur G 2. Les codes de correction d'erreur ci-dessus définis sont enregistrés séquentiellement sur une bande magnétique à partir du bloc d'ordre O Le signal reproduit à partir de la bande magné- tique est d'abord soumis à une détection d'erreur dans chaque bloc par le code de détection d'erreur Ci, et la détection d'erreur s'effectue sur la base d'une unité de bloc A la suite de cette détection, un pointeur indiquant l'absence ou la présence d'une erreur est produit pour chaque bloc Par exemple, comme indiqué par les parties hachurées de la figure 2, les blocs d'ordre O et d'ordre i ont été détectés comme des blocs comportant des erreurs. La correction d'erreur par le code C 2 de correction d'erreur s'effectue suivant la direction horizontale à l'aide de la posi- tion d'erreur indiquée par le pointeur. Le nombre de mots N d'un bloc du code de détection d'erreur C 1 ci-dessus décrit est le nombre correspondant au cas o la longueur de mot de la donnée MIC d'audiofréquences est i 1 bits, par exemple 16 bits De plus, meme dans le cas o la longueur de mot de la donnée MIC d'audiofréquences est 12 bits, par exemple 12 bits, un même processus de codage de correction d'erreur est appliqué Dans ce cas, la dimension d'un plan bidimensionnel o C 1 et C 2 sont codés, à savoir le nombre de tous les bits, est rendue égale relativement aux deux longueurs de mot I et 12- Ainsi, la donnée d'un bloc considérée comme séquence de codage du code de détection d'erreur C 1 a une longueur de (N x Il) bits, tandis que la donnée d'une séquence de codage du code de correction d'erreur C 2 a une longueur de (M x il) bits. Lorsque l'on suppose que les données MIC continues sont disposées séquentiellement dans la direction de la séquence de C 2 à partir de la première rangée de la zone bidimensionnelle présente sur la figure 1, plusieurs mots inclus dans une séquence de codage du code de détection d'erreur Cl ne deviennent pas des mots continus Par exemple, lorsque les données MIC sont disposées séquentiellement à partir de la première rangée dans la direction horizontale comme les mots de données de 16 bits W 0, W 1, W 2, ou les mots de données de 12 bits W'03 W' W'l, les mots de (W 0, WM, W 2 M,) sont inclus dans le bloc d'ordre O dans le cas de 16 bits, tandis que les mots de (W'0 et une partie de W'1; W' et une partie de W' ( 4/3)M 11 *) sont inclus dans le ( 4/3)M e 43 Ml bloc d'ordre O dans le cas de 12 bits Ainsi, lorsque le bloc d'ordre O est détecté comme étant une erreur, ce mot d'erreur est réparti sur une base d'unité de mot, comme indiqué sur la figure 3 A. Si l'on suppose que la détection d'erreur du code de détection d'erreur C 1 s'effectue à l'aide de bits comme unité, lrq'nerernlgeetpoie com eaevi liee lorsqu'une erreur analogue est produite, comme cela se voit clairement 2544348 I sur les figures 3 A et 3 B, l'erreur est détectée coemm une erreur à deux mots dans le cas o la longueur du mot est 12 bits Par exemple deux mots de I'O et W'1 sont détectés comme étant les mots d'erreur en correspondance avec le mot d'erreur d'un mot Wo. Alors, la donnée MIC du nombre de mots qui est double du nombre de motsqui ne peuvent pas être utilisés lorsque la longueur du mot est il bits ne pourrait pas être utilisée Si une longueur de symbole du code de détection d'erreur Ci varie pour chaque longueur de mot, ceci n'entraînerait pas un tel problème, mais le codeur et le décodeur ne pourraient âtre réalisés sur une base constituvive commune dans un tel cas. Ainsi, selon l'invention, la longueur de ce bloc est fixée à une valeur qui est un nombre entier de fois le plus petit commun multiple L des longueurs de mot 91 et V Ainsi, comme indiqué sur la figure 3 C, on choisit la longueur de la séquence de codage de façon qu'elle ait une longueur qui soit par exemple trois fois le plus petit commun multiple L. Dans le cas correspondant à 16 bits et 12 bits, L est égal à 48 bits, et 9 mots ayant chacun une longueur de mot de 16 bits sont inclus dans un bloc, tandis que 12 mots ayant chacun une longueur de mot de 12 bits sont inclus dans un bloc De plus, par exemple, les mots adjacents des données MIC d'audiofréqupnces sont disposés sous forme de trois ou quatre mots inclus dans ce plus petit commun multiple L. On suppose maintenant que les données MIC d'audio- fréquences de la zone bidimensionnelle présentée sur la figure 2 sont disposées de telle façon que des groupes de trois mots sont les données continues de chaque bloc relativement aux données de 16 bits et qu'ils sont entrelacés sur la base d'une unité de bloc. On suppose également que ces données MIC d'audiofréquences sont réarrangées en une séquence de données en fonction de la séquence initiale On va ensuite discuter le cas o le bloc d'ordre O est détecté comme étant erroné par le code de détection d'erreur Ci dans les conditions ci-dessus Les données qui sont détectées comme étant erronées possèdent une répartition telle qu'indiquée par les parties hachurées de la figure 3 D Ainsi, lorsque la longueur -du mot est 16 bits, il survient une erreur qui comporte un grcupe de trois mots continus comme unité D'une part, dans le cas ou la longueur du mot est de 12 bits, il apparaît une erreur compor- tant un groupe de 4 mots continus comme unité La figure 3 E est un schéma agrandi de cette unité, o les trois mots continus W 1 et W 2 présentant chacun une longueur de mot de 16 bits sont les mots erronés et, en correspondance avec cela, les quatre mots continus W'O, W', 2 et W'3, ayant chacun une longueur de mot de 12 bits, deviennent les mots erronés. Ainsi, si les cas o le bloc d'ordre O est détecté comme erroné et o la correction d'erreur est impossible se pio- duisent simultanément pour des mots de 16 bits et des mots de 12 bits, il n'est pas possible d'utiliser des données de 9 mots et de 12 mots, si bien qu'il est nécessaire de les interpoler. En général, le nombre de mots ne pouvant pas être-utilisé lors- qu'une longueur de mot est de Q 2 bits vaut ( 11/t 2) fois le nombre, de mots qui ne peut pas être utilisé lorsque la longueur de mot est bits. En d'autres termes, relativement à l'exemple précé- dent, selon l'invention, il est possible de supprimer le nombre de mots ne pouvant pas être utilisé lorsqu'une longueur de mot est 1 bits en 1, 33 fois au lieu de 2 fois On obtiendra un effet analogue même lorsqu'une longueur de mot de la séquence de codage du code de détection d'erreur C 1 sera unifiée en i 2 bits. D'autre part, comme ceci résulte clairement des fi- gures 3 B et 3 E, dans le procédé ci-dessus défini, le mot impair W 21 (ou W' 2 nl) et le mot pair W 2 N (ou W' 2) auront été inclus dans une même tranche de mot. Lorsqu'un signal MIC d'audiofréquences est enregistré sous forme d'une trace oblique à l'aide d'une tête rotative, un groupe de mots impairs et un groupe de mots pairs sont respecti- vement enregistrés dans la première moitié de la piste et dans la dernière moitié de la piste Même lorsque le signal MIC d'audio- fréquences est enregistré suivant la direction longitudinale de la bande magnétique par une tête fixe, comme le montre la figure 4, un groupe de mots impairs et un groupe de mots pairs sont -enregistrés de manière divisée de telle façon que les emplacements d'enregistrement des deux mots adjacents ne sont séparés l'un de l'autre que par D Ce procédé est appelé l'entrelacement pair- impair et, même si une erreur de salve se produit par suite d'une lacune ou d'un défaut analogue au moment de la reproduction, il est possible d'interpole r à l'aide de la valeur moyenne des mots dépourvus d'erreur qui sont placés avant et après le mot erroné. Toutefois, comme ci-dessus mentionné, si les mots impairs et pairs du signal MIC d'audiofréquences appartiennent à un seul mot qui est traité comme les mots impairs, même si un entrelacement pair- impair est effectué, la capacité de correction d'erreur se détériorera de manière notable. Ainsi, selon un autre mode de réalisation de l'inven- tion, lorsque M = 12 bits, N = 16 bits et k = 2, les données MIC d'audiofréquences sont divisées en un groupe de données impaires et un groupe de données paires. Comme le montre la figure 5 A, un enregistreur sur bande du type MIC est conçu de façon à enregistrer une séquence de données qui a été divisée en un groupe de mots impairs (WI, W 3, W 5), ayant chacun 16 bits, et un groupe de mots pairs (W 2, W 4, W 6), ayant chacun 16 bits En correspondance avec cela, lors de l'enre- gistrement d'un signal MIC d'audiofréquences dont un mot est cons- titué de 12 bits, comme indiqué sur la figure 5 B, la séquence de données est divisée en un groupe de mots impairs (W', W'3 W' 15 W'7) et un groupe de mots pairs (w'2 W'4, W't& W') Chaque groupe se voit allouer une tranche de temps de 16 bits Dans ce cas, les mots de 12 bits sont divisés de façon que seuls les mots impairs sont inclus dans une même tranche de temps, comme indiqué sur le schéma agrandi de la figure 5 C De même, les mots de 12 bits sont divisés de telle façon que seuls les mots pairs soient inclus dans une même tranche de temps Après qu'un tel arrangement des bits a été effectué, l'enregistreur sur bande du type MIC exécute sensiblement le même traitement que dans le cas o le nombre des bits est 16, de façon à produire le signal d'enregistrement. La figure 6 montre les circuits d'enregistrement et de reproduction correspondant à un autre mode de réalisation de l'invention, o le signal d'audiofréquences analogique est délivré à une borne d'entrée 1 Ce signal d'audiofréquences est transformé par un convertisseur analogique-numérique 2 en un signal MIC d'audio- fréquences dont un mot est constitué de 16 bits Ce signal MIC d'audiofréquences est délivré à une borne d'entrée d'un circuit de commutation 3 Une bande de sortie 4 A du circuit de commutation 3 est connectée-à une borne d'entrée d'un codeur d'enregistrement 5, tandis que l'autre borne de sortie 4 B est connectée à une borne d'entrée d'un circuit de compression non linéaire numérique 6 Le circuit de commutation 3 sélectionne la borne de sortie-4 A pour l'enregistrement de données dans lesquelles le nombre de bits d'un mot d'échantillonnage est 16, tandis qu'il sélectionne la borne de sortie 4 B pour l'enregistrement de données dans lesquelles le mot d'échantillonnago possède 12 bits De plus, la fréquence d'échantillonnage commute entre 48 k Hz et 32 k Hz en association avec la marche en commutation de ce circuit de commutation 3 Ainsi, dans le cas du format de 16 bits, l'échantillonnage s'effectue à une fréquence de 48 k Hz et le signal MIC d'audiofréquences quanti- fié linéairement est délivré tel qu'il se présente au codeur d'enre- gistrement 5 Au contraire, dans le cas du format de 12 bits, 16 bits sont comprimés en 12 bits par le circuit de compression non linéaire 6 et ces données de 12 bits comprimées sont ensuite délivrées à un circuit 7 d'arrangement de bits Le signal de sortie du circuit 7 d'arrangement de bitsest délivré au codeur d'enregistrement 5. La figure 7 représente un exemple du circuit 7 d'arran- gement de bits Ce circuit 7 est constitué d'un registre à décalage 7 du type entrée en série et sortie en parallèle et d'un registre à décalage 22 du type entrée en parallèle et sortie en série Le registre à décalage 21 est constitué de 8 x 12 bits, soit 96 bits, et le registre à décalage 22 est constitué de 6 x 16 bits, soit 96 bits Sur la figure 7, les lignes reliant les registres à déca- lage 21 et 22 sont combinées sur la base d'une unité de 4 bits. Le signal MIC d'audiofréquences dont chaque mot est comprimé en 12 bits est délivré par une borne d'entrée 23 au registre à décalage 21 Un signal d'horloge de décalage est délivré par une borne 24 aux registres à décalage 21 et 22 à raison d'une impulsion pour chaque bit Le signal de sortie en parallèle du registre à décalage 21 devient un signal d'entrée en parallèle pour le registre à décalage 22 La connexion entre les registres à décalage 21 et 22 est telle que présentée sur la figure 7 On suppose maintenant que les tranches de temps ayant chacune 16 bits sont T 1 à T 6 sucessive- ment, en partant du côté o se trouve une borne de sortie 25 du registre à décalage 22 Dans ce cas, les mots impairs sont divisés et insérés dans les tranches de temps T 1, T 3 et T 5, comme indiqué sur la figure 5 C, tandis que les mots pairs sont de la même façon divisés et insérés dans les tranches de temps T 2, T 4 et T 6 Le registre à décalage 22 charge le signal de sortie du registre à décalage 21 au rythme d'une fois tous les huit mots de 12 bits, si bien que 96 bits sont décalés en réponse à une impulsion de charge fournie par une borne 26 Un signal de sortie en série du registre à décalage 22 sort par la borne de sortie 25. En plus de la combinaison de circuits utilisant les registres à décalage ci-dessus indiqués, le circuit 7 d'arrangement de bits peut être constitué par une Mg EV et son circuit de commande, comme cela sera indiqué ci-après. Le codeur d'enregistrement 5 code les coees de cor- rection d'erreur en utilisant 16 bits pour un mot et effectue l'entrelacement pair-impair en vue de séparer les emplacements d'enregistrement respectifs des données impaires et des données paires adjacentes Le signal de sortie de ce codeur d'enregistre- ment 5 est délivré à une tête magnétique 10 via un amplificateur d'enregistrement 8 et un commutateur enregistrement-reproduction 9. Le signal MIC d'audiofréquences dans lequel les codes de correction d'erreur ont été codés est enregistré sur une bande magnétique (non représentée) suivant la direction longitudinale de celle-ci par la tête magnétique 10 La fréquence d'échantillonnage est fixée à une valeur basse et le nombre de bits est ramené de 16 à 12, si bien que la quantité de données d'enregistrement est réduite de moitié et que la vitesse de défilement de la bande magnétique est également * réduite de moitié. Il est également possible d'adopter un procédé dit "multi-piste" dans lequel plusieurs pistes sont prévues dans la direction de la largeur de la bande magnétique, ou bien un procédé d'enregistrement utilisant une tête rotative. Lors de la reproduction, le signal qui doit être reproduit par la tête magnétique 10 est délivré à un circuit 12 d'extraction de signaux d'horloge via le commutateur enregistre- ment-reproduction 9 et un amplificateur de reproduction 11 Le circuit 12 d'extraction de signaux d'horloge est constitué sous forme d'un circuit à boucle de verrouillage de phase qui produit un signal d'horloge de bit qui est synchronisé avec le signal de reproduction Le signal d'horloge de bit reproduit est utilisé pour le traitement des données pendant la reproduction Le signal de reproduction apparaissant sur une sortie du circuit 12 d'extrac- tion de signaux d'horloge est délivré A un décodeur de repro- duction 13. Dans la décodeur de reproduction 13, le désentrelace- ment, permettant de ramener les données impaires et les données paires qui ont été enregistrées dans des emplacements séparés sui- vant la séquence appropriée, et la correction des erreurs sont effectués Il existe des différences entre les dimensions des errcurs qui peuvent être corrigées par les codes de correction d'erreur Parmi les codes de correction d'erreur, on peut utiliser les codes dits "Reed Solonon", les codes de simple parité, les codes adjacents, etc Ces codes peuvent être combinés sous forme de codes produit ou peuvent être utilisés avec les codes de con- trôle de redondance cyclique pour la détection des erreurs. Le signal MIC d'audiofréquences qui a été ramenié sa séquence temporelle initiale est produit sous forme du signal de sortie du décodeur de reproduction 13 Ce signal de reproduction est délivré à un circuit de commutation 14 Une borne de sortie 15 A de ce circuit de commutation 14 est connectée à une borne d'eutrée d'un circuit 18 de correction d'erreur, tandis que l'autre borne de sortie 15 B est connectée à une borne d'entrée d'un circuit 16 de réarrangement de bits, Le circuit de commutation 14 sélectionne la borne de sortie 15 A lorsque le nombre de bits du mot d'échan- tillonnage est 16 et il sélectionne la borne de sortie 15 B lors- qu'il s'agit de 12 bits Cette opération de commutation s'effectue automatiquement, par exemple à l'aide d'un signal de discrimination de format qui est ajouté au signal d'enregistrement au moment de la reproduction. Le circuit 16 de réarrangement de bits sert à ramener le mot de 16 bits inséré dans chaque tranche de temps sous la forme d'un mot de 12 bits Le circuit 16 de réarrangement de bits est constitué de telle façon qu'il existe une relation entrée-sortie opposée à celle du circuit 7 d'arrangement de bits présenté sur les figures 5 A, 5 B et 5 C et que l'impulsion de charge soit donnée au registre à décalage 21 Le signal de sortie du circuit 16 de réarrangement de bits est délivré à un circuit d'expansion non linéaire numérique 17 Ce circuit d'expansion non linéaire 17 effectue une dilatation qui est complémentaire de la compression effectuée par le circuit de compression non linéaire 6, si bien qu'il apparalt à sa sortie un signal MIC d'audiofréquences dont chaque mot est constitué de 16 bits. Le signal de sortie du circuit d'expansion non linéaire 17 est délivré au circuit 18 de correction d'erreur Le circuit de correction d'erreur 18 corrige les mots erronés qui -20 n'ont pas pu être corrigés par le décodeur de reproduction 130 Le circuit de correction d'erreur 18 effectue l'interpolation à l'aide d'une valeur moyenne lorsque les mots se trouvant avant et après le mot erroné sont corrects, tandis qu'il effectue l'opération consistant à maintenir la valeur intérieure ou la valeur postérieure lorsqu'un seul des mots situés avant et après le mot erroné est correct Le signal de sortie du circuit de correction d'erreur 18 est délivré à un convertisseur numérique-analogique 19, le signal d'audiofréquences analogique étant délivré par une borne de sortie 20. Lors de la reproduction, le circuit de commutation 14 est commuté en fonction du format des données de reproduction, la vitesse de défilement de la bande magnétique étant également déterminée en correspondance avec ce format. Comme dans d'autres modes de réalisation ci-dessus décrits de l'invention, le circuit 16 de réarrangement de bits permettant de transformer les mots de 16 bits en mots de 12 bits est inséré dans l'étage situé après la correction d'erreur et avant la compensation d'erreur Ceci est dû au fait que la cor- rection d'erreur devant être exécutée par le décodeur de repro- duction 13 est le traitement au cours duquel 16 bits sont utilisés comme mot, et, lorsque la correction d'erreur a été faite, les données sont complètement revenues à leur forme initiale; au con- traire, la compensation devant âtre effectuée par le circuit 18 de correction d'erreur est une opération arithmétique au cours de laquelle il est calculé une valeur moyenne de mots. On va maintenant décrire un exemple plus pratique du mode de réalisation de l'invention Le signal du canal L (canal gauche) et le signal du canal R (canal droit) d'un signal d'audio- fréquences stéréophonique sont échantillonnés h une fréquence d'échan- tillonnage de 48 kl Hz, si bien que sont formés des mots Li et Ri ayant chacun 16 bits Une zone bidimensionnelle correspondant à un segment est constituéeade 2 x 720 mots, soit L O à L 719 et R à 719 o On va expliquer le procédé d'arrangement de bits en relation avec la figure 8 La figure 8 montre une zone correspond êant à un seul canal, par exemple le canal gauche, et elle fait apparaître les numéros O à 719 des mots Il existe 48 blocs dans cette zone et les blocs n O à 47 s'ajoutent aux blocs respectifs, tandies que les mots s'insèrent dans chacun des blocs par groupes de quinze Les donndes correspondant à ces blocs sont séquentiel- lement enregistrées sur la bande magnétique à partir du bloc n O. 2 S Le mot erroné qui ne peut 8 tre corrigé parmi les mots erronés en raison des erreurs apparaissant à l'enregistrement et aà la reproduction est interpolé à partir des mots corrects se trouvant avant et après lui Comme ci-dessus mentionné, pour réaliser efficacement cette interpolation, on écarte les uns des autres les emplacements d'enregistrement des données MIC associées à un numéro pair et les données MIC associées à un numéro impair dans chaque canal Ainsi, les données paires L O a L 2, L 4,, L 718 sont placées dans les 24 blocs portant les numéros O à 23, tandis que les données impaires L L 3 L 5,, L 719 sont disposées dans les 24 blocs portant les numéros 24 à 47. Les données MIC sont disposées dans chacun des blocs n' O à 23 de telle façon que trois mots adjacents de cette séquence de données portant des numéros pairs soient formés en une unité, tandis que les données MIC sont réparties dans chacun des blocs n' 24 à 47 de telle façon que les trois mots adjacents de la séquence de données portant des numéros impairs soient formés en une unité En ce qui concerne les données désignées par un numéro pair, les trois mots Lo, L 2, L 4 sont disposés dans le bloc N O O et les trois mots L,, L 8, L 10 sont disposés dans le premier bloc; de cette manière, les données sont réparties de manière analogue et les trois mots L L L 1 sont donc placés dans le bloc 138 ' 140 ' 142 n' 23 Ensuite, les trois mots L 144 L 146, L 148 placés dans le bloc N O O En effectuant à répétition ces opérations, on effectue l'arrangement des données MIC désignées par un numéro pair, soit, au total, les 360 mots L d O Là 18 De plus, on effectue d'une manière identique l'arr angement des données MIC désignées par un numéro impair, si bien que tout groupe de trois mots adja- cents est formé en une unité Dans une telle zone, trois mots de chaque bloc sont voisins et les groupes chacun constitués de ces trois mots peuvent être séparés. On note en outre que l'autre canal, le canal droit, possède un agencement identique à celui présenté sur la figure 8. D'autre part, dans le cas o un mot est constitué de 12 bits, comme indiqué sur la figure 9, des données de 4 mots sont insérées dans la région de données correspondant à trois mots de 16 bits, en ce qui concerne les mots L'i et R'i' Par exemple, les données des mots de 12 bits N O 0, 2, 4 et 6 sont insérées dans la région de données des mots de 16 bits correspondant aux numéros 0, 2 et 4. En outre, selon un mode de réalisation de l'invention, puisque le processus de codage s'effectue sur la base de 8 bits pour un symbole, un mot est divisé en 8 bits de plus grande signification et 8 bits de moindre signification Les figures t OA et l OB montrent la constitution globale du codage pour des données MIC appartenant aux canaux gauche et droite et correspondant à la zone fondamentale présentée sur la figure 8, ainsi que les codes de contrôle respec- tivement associés au code de détection d'erreur Ci et au code de correction d'erreur G 2 Sur les figures IOA et l OB, le suffixe A se rapporte à un symbole comportant les 8 bits les plus signifi- catifs et le suffixe B se rapporte à un symbole comportant les 8 bits de moindre signification. Généralement, dans les enregistreurs sur bande du type à tête rotative, les conditions de contact entre la tête rotative et la bande magnétique sont mauvaises au niveau du bord o le contact glissant s'établit entre elles et au niveau du bord o le contact glissant se termine, ce qui entraîne alors une augmen- tation du taux d'erreur Ainsi, le symbole de codage de contrôle Q du code de correction d'erreur C 2 et le symbole de codage de con- trâle P du code de détection d'erreur C 1 qui sont associés à un tel effet sont respectivement placés dans les blocs possédant les adresses de bloc n O a 15 (figure 10 A) at dans les blocs possédant les adresses de bloc n 112 à 127 (figure l OB), qui correspondent à ces bords, Les données MIC d'audiofréquences et le symbole de codage de contrûle P considérés sont disposés dans les blocs ayant les adresses de bloc n 16 à 111 qui correspondent à la section centraleo Il est également possible de placer le symbole de codage de contrôle Q et le symbole de codage de contrôle P du code de détection d'erreur C considérés dans la section centrale et de placer les données MIC d'audiofréquence désignées par un numéro pair et les données MIC d'audiofréquences désignées par un numéro impair dans les sections se trouvant des deux cftéso - Le code de détection d'erreur C 1 utilise les codes Reed Solomon sur GF ( 2) de ( 32,30), et la séquence de codage pré sente un entrelacement du type achèvement à deux blocs afin d'au- toriser une détection certaine des erreurs portant sur les adresses de bloc, Par exemple, le code de détection d'erreur C 1 est codé sur la base de 30 symboles (Qo O O QO 2 Q 04, Q 06 "'* Q O o 28: Q Ol P 03 " Q 025 Q 027: Q 029) qui se positionnent dans des adresses paires de chacune des adresses de bloc N O O et 1, tandis que les symboles de codage de contrôle PO O et Pol sont ajoutés De la même façon, en ce qui concerne les adresses de bloc 16 et 17, une séquence de codage du code de détection d'erreur C 1 est formée de 32 symboles (LOA LOB L 2 A' 2 B ** *' 290 A' L 29 GB' L 292 A' L 292 B' "' L 580 A' L 580 B' P, P 16) quise positionnent dans les adresses paires des 580 B' 160 ' 6 blocs de chaque adresse de bloc De pluz, une séquence de codage du code de détection d'erreur C 1 est formée de 32 symboles (ROA, ROB, '', R 290 A' R 290 B ' ' R 580 A' 58 CB 170 ' 171) qui se posi- tionnent dans les adresses impaires des blocs des adresses de bloc 16 et 17. D'autre part, dans le cas des données à 12 bits, le traitement de codage s'effectue à l'aide de symboles ayant chacun 6 bits, bien qu'un mot est divisé en 6 bits de plus grande signi- fication et en 6 bits de moindre signification. Les figures 11 A et ll B montrent un exemple correspon- dant à une partie de la figure A, et les symboles de codage de contrôle d'erreur P et Q de la séquence de codage de détection d'erreur C 1 et de la séquence de codage de correction d'erreur C 2 peuvent être traités sur une base unitaire de 8 bits; dans ce cas, il ne se pose aucun problème. Ainsi, le codage du code de détection d'erreur C 1 s'effectue sur la base de trente symboles (QOO, Q 021 Q 04: QO 6 & "' Q 028, Q 029, Q 01, Q 03, Q 025: Q 027) qui se positionnent dans les adresses paires des blocs de chacune des adresses de bloc n O et 1 par exemple, et les symboles de codage de contrôle POO et P Ol sont ajoutés De plus, une séquence de codage du code de détection d'erreur C 1 est formée de quarante-deux symboles (L'o Af LOB' L 2 A' 2 B' ' ' LI 384 A'384 B' 386 A' 386 B' " ' 774 '- L'774 B' P 160 ' P 161) qui se positionnent dans les adresses paires des blocs de chacune des adresses de bloc n 16 et 17 Pour le canal droit, le processus est analogue. Sur la base de cet exemple, on notera que, dans les constitutions de codage présentées sur les figures l OA, l OB, 11 A et li B, deux symboles qui constituent le même mot sont inclus dans la meme séquence de codage du code de détection d'erreur C 1 Ceci est dû au fait que, dans les cas o cette séquence de codage est détectée comme erronée et o elle ne peut être corrigée par le code de correction d'erreur C 2, ce mot erroné peut être interpolé par quinze mots (dans le cas de 16 bits) ou par vingt mots (dans le cas de 12 bits). De plus, les données correspondant à un canal qui appartiennent aux données de deux canaux sont concentrées dans la séquence de codage du code de détection d'erreur Cl Toutefois, puisque les symboles ayant des numéros en correspondance mutuelle dans les deux canaux sont enregistrés alternativement, il est peu probable qu'on se trouve dans le cas o les erreuzs se concentreraient dans un seul canal lors de l'enregistrement. Un exemple de la matrice H du code de détection d'erreur C 1 est présenté ci-dessous. ( 1 1 1 11 1 1 H = 31 30 29 1 2 i a a ac a a a J o a est l'un quelconque des éléments sur GF ( 2). Si l'on suppose que la matrice de la séquence de données de reproduction de 32 symboles qui comportent deux symboles de T parité est V et que sa matrice transposée est V alors on effectue le décodage du code de détection d'erreur C 1 en formant deux syn- T dromes par l'opération arithmétique H VT Lorsque les deux syndromes sont nuls, cela signifie qu'aucune erreur n'est détectée et, dans l'autre cas, cela signifie que -les erreurs sont détectées Le code de correction d'erreur C, est, à proprement parler, le code suivant lequel une erreur unique peut être corrigée et des erreurs doubles ou multiples peuvent être détectées. De plus, 128 blocs sont divisés en 32 sections consti- tuées chacune de quatre blocs, et la séquence de codage du code de correction d'erreur C 2 est formée de 32 symboles venant de chaque groupe de quatre blocs Ce code de correction d'erreur C 2 est le code Reed Soloamon sur GF ( 2) de ( 32, 24), et huit symboles de codage de contrôle sont formés relativement à la totalité des 24 symboles des blocs, à raison d'un tous les quatre blocs (par exemple les adresses de bloc 16, 20, 24,, 104 et 108) parmi les 96 blocs des adresses de bloc 16 à 111 Ces symboles de codage de contrôle sont placés aux adresses correspondant à un bloc sur quatre (par exemple les adresses de bloc 0, 4, 8, 12, 112, 116, 120 et 124). Ainsi, l'entrelacement de quatre blocs s'effectue relativement au code de correction d'erreur C 2, et les symboles de codage de contrôle du code de correction d'erreur C 2 se placent dans 32 blocs des adresses de bloc 0 à 15 et 112 à 127 Toutefois, les symboles de codage de contrôle du code de détection d'erreur C 1 sont placés dans les adresses 30 et 31 du bloc, en ce qui concerne ces symboles de codage de contrôle. Le code de correction d'erreur C 2 est le code dans lequel il est possible de corriger une erreur quadruple, et, lors- qu'une correction par effacement est effectuée à l'aide d'un poiji- teur, il est possible de corriger une erreur octuple Un exemple de la matrice H du code de correction d'erreur C 2 est présenté ci-dessous. 1 1 1 l 1 1 1 a 29 a 28 a 27 a 3 a 2 a 1 a 6 a 4 a 2 a 9 a 6 a 3 1 =a 12 8 4 a 15 a 10 a 5 *al al a 5 1 18 12 6 * ***a a a 1 * a 21 a 14 a 7 1 De cette manière, les deux codes C 1 et C 2 ont la même longueur de 32 symboles, ceci permettant une simplification du matériel En outre, lors du décodage, la détection d'erreur s'effectue simplement à l'aide du code de correction d'erreur Ci; d'autre part, lorsque des erreurs sont détectées, un pointeur est placé dans sa séquence de codage, puis la correction d'erreur est effectuée à l'aide du code de correction d'erreur C 2 La cor- rection d'erreur s'effectue en rapport avec chacune des adresses O à 29 du bloc, si bien que les opérations de décodage sont effectuées fois. Chaque bloc des zones présentées sur les figures l OA et l OB possède un format de données tel que présenté sur la fi- gure 12 A Ainsi, un signal de synchronisation de bloc de 8 bits (un symbole) est ajouté à l'entête, une adresse de segment de 8 bits et une adresse de bloc de 8 bits sont ajoutées, puis un code de contrôle de redondance cyclique ( 8 bits) servant à la détection d'erreur de l'adresse de segment et de l'adresse de bloc est ajoute Le bit le plus significatif de l'adresse de bloc est utilisé pour assurer la distinction entre l'adresse de bloc de la donnée et l'adresse de bloc du sous-code De plus, les données de 30 symboles (données d'audiofréquences ou symboles de codage de contrôle Q du code de correction d'erreur C 2) sont placées après ce code de contrôle de redondance cyclique Deux symboles de codage de contrôle P du code de correction d'erreur C 1 sont placés dans la dernière partie. D'autre part, les données relatives à un segment produit par la tête rotative possèdent un format tel que présenté sur la figure 12 B Dans ce mode de réalisation, un segment est formé par la tête rotative suivant la direction oblique de la bande magnétique, laquelle est enroulée suivant un angle de 84,8 sur un tambour de guidage de bande d'un diamètre de 30 mm Des signaux pilotes de poursuite automatique de piste sont enregistrés dans chaque intervalle dé 3 des deux parties terminales et de la partie centrale de ce segment Les signaux pilotes sont enre- gistrés dans ces trois parties afin de prévenir le risque que les signaux pilotes ne puissent être reproduits par suite d'une lacune. * Une erreur de poursuite de piste est détectée à l'aide du signal -de reproduction de ces signaux pilotes de poursuite automatique de piste, et un élément piézoélectrique portant la tête rotative est excité sur la base de cette détection, afin d'éliminer l'erreur de poursuite de piste. De plus, les données des adresses de bloc O à 63 représentées sur la figure 10 A sont séquentiellement enregistrées sur un intervalle faisant un angle de 29,7 De plus, les sous- codes associés à quatre blocs, tels que codes temporels, données d'affichage, etc, sont écrits deux fois, avant et après le signal pilote de poursuite automatique de piste, dans la partie centrale. Les données des adresses de bloc 64 à 127 représentées sur la figure l IOB sont séquentiellement enregistrées sur un intervalle de 29,70 De plus, sur la figure 12 B, des intervalles faisant chacun un angle de 1,5 et présentés de manière hachurée désignent les intervalles situés entre les blocs, o aucune donnée n'est enregistrée, seuls des signaux de fréquence constante étant enre- gistrés sur ces intervalles. La figure 13 montre la constitution d'un circuit d'enregistrement-reproduction suivant un mode de réalisation de l'invention, dans lequel un signal d'audiofréquences analogique est délivré à une borne d'entrée 31 Ce signal d'audiofréquences analogique est mis sous forme numérique par un convertisseur ana- logique-numérique 32 Le signal MIC d'audiofréquences venant du convertisseur analogique-numdrique 32 est appliqué, comme données d'entrée, à une MEV 34 via un bus de données 33 La MEV 34 possède la capacité de mémoire suffisante pour emmagasiner les données de l'unité ( 2880 symboles dans l'exemple précédent) de laquelle le code de correction d'erreur est produit. De plus, les données lues dans la MEV 34 sont délivrées à un codeur 35 produisant le code de détection d'erreur C 1 et le code de correction d'erreur C 2 Des données d'adresse produites par un générateur d'adresse 36 sont délivrées à la MEV 34 via un bus d'adresse 37 Il est possible d'entrelacer ces données d'adresse pour modifier la séquence des données MIC par rapport à la séquence initiale Les données entrelacées sont lues dans la MEV 34 et sont délivrées au codeur 35, puis les symboles de codage de contrôle du code de détection d'erreur C 1 et du code de correction d'erreur C 2 sont formés et ces symboles de codage de contrôle sont écrits dans la MEV 34 Après la production des symboles de codage de contrôle, les données incluant ces symboles de codage de contrôle sont lues dans la MEV 34 pour chaque bloc et sont délivrées à un modulateur numérique 39. Bien que ceci ne soit pas représenté, des traitements ajoutant une adresse de bloc, une adresse de segment et un signal de synchronisation de bloc sont exécutés La tête rotative est connectée à une borne de sortie 40 du modulateur numérique 39 via un amplificateur-d'enregistrement et un transformateur rotatif. De plus, le signal reproduit par la tâte rotative à partir de la bande magnétique est délivré à un démodulateur numé- rique 42 via un transformateur rotatif et un amplificateur de reproduction, et les données démodulées sont écrites dans la MEV 34 via le bus de données 33 Les données lues dans la MEV 34 sont délivrées à un décodeur 43 et sont soumises aux traitements de détection d'erreur et de correction d'erreur Les données traitées par ce décodeur 43 sont écrites dans la MEV 34, et les données MIC qui ont été désentrelacées et ramenées à la séquence initiale sont lues dans la MEV 34 et sont délivrées à un conver- tisseur numérique-analogique 44, si bien que le signal d'audio- fréquences de reproduction est fourni par une borne de sortie 45. Les données d'adresse appliquées à la MEV 34 lors de la reproduction sont Également produites par le générateur d'adresse 36 Les impulsions d'horloge et les signaux temporels nécessaires à la commande des processus ci-dessus indiqués lors de l'enregistrement et de la reproduction sont produits par un générateur de signaux d'horloge 38 qui comporte un oscillateur à cristal. D'une part, lorsque la fréquence d'échantillonnage est 32 k Hz et que le nombre de bits de quantification est 12, la vitesse de défilement de la bande magnétique et la vitesse de rotation de la tête rotative sont réduites de moitié par comparai- son avec les valeurs correspondant au cas o la fréquence d'échan- tillonnage est 48 k Hz De ce fait, si l'on suppose la densité d'enregistrement constante, l'enregistrement sur la bande d'une cassette peut éventuellement être doublé. Dans le cas de la division de la séquence de données d'entrée et de la séquence de données de transmission en plusieurs groupes, ces séquences sont divisées en groupes à numérotation paire et en groupesà numérotation impaire dans le mode de réalisa- tion; toutefois, l'invention n'est pas limitée à cela Par exemple, lorsqu'un multiple de 3 est écrit sous la forme 3 n, il est possible de diviser ces séquences en trois groupes ( 3 n), ( 3 N + 1) et ( 3 N + 2), ou bien en quatre groupes ( 4 n), ( 4 N + 1), ( 4 N + 2) et ( 4 N + 3). De plus, relativement à N blocs de la structure bidi- mensionnelle dans laquelle le code de correction d'erreur C 1 est codé suivant la direction verticale et le code de correction d'erreur C 2 est codé suivant la direction horizontale, comme indiqué sur la figure 14, l'invention peut être appliquée au cas o le code de détection d'erreur C 3 est codé relativement à N mots aux emplacements correspondants de chaque bloc Par exemple, comme codes de correction d'erreur C et C 2, on utilise les codes Reed Solomon de ( 15,13), tandis qu'on utilise les codes de contrôle de redondance cyclique comme code de détection d'erreur C 3 Dans le cas o il existe trois types de longueurs de mots, à savoir 8 bits, 12 bits et 16 bits, la longueur d'une séquence de codage du code de détection d'erreur C 3 est fixée à 144 bits, soit un nombre entier de fois les 48 bits du plus petit commun multiple de ces nombres de bits. D'une part, l'invention peut également être appliquée au cas o une information numérique quelconque, par exemple un signal vidéo numérique ou un signal analogue, autre que le signal d'audiofréquencesnumérique, est transmis, Il est clair que l'inven- tion peut également être appliqué au cas o un appareil d'enregistre- ment sur disque magnétique, ou analogue, autre que l'appareil d'enregistrement du type à tête rotative, est utilisé. Selon l'invention, même dans la séquence de temps des données de transmission, les mots impairs et pairs sont respective- ment insérés dans des tranches de temps de numérotation impaire et de numérotation paire sur la base de la séquence de temps initiale; ainsi, dans le cas o est effectué l'entrelacement pair-impair, il est possible d'empêcher que la capacité de correction d'erreur ne diminue considérablement par suite d'une différence des nombres de bits. Dans cette invention, les traitements relatifs au codage de correction d'erreur peuvent être effectués en commun pour plusieurs nombres de bits de quantification, ce qui autorise la réalisation d'un codeur de type général. De plus, l'invention offre un avantage tel que, dans le cas o se produisent des erreurs dépassant la capacité de cor- rection relative au code de correction d'erreur, il est possible d'empocher que la quantité de données ne pouvant être utilisée soit doublée, du fait de la différence entre les nombres de bits de quantification. Bien entendu, l'homme de l'art sera en mesure d'ima- giner, à partir des procédés dont ra description vient d'âtre donnée à titre simplement illustratif et nullement limitatif, diverses variantes et modifications ne sortant pas du cadre de l'invention. REVENDICATIONS 1 Procédé de codage de correction d'erreur dans lequel la détection d'erreur ou le codage visant à la correction des erreurs sont effectués dans chacune de plusieurs directions relativement à des données d'information numériques dans lesquelles plusieurs blocs constitués chacun de plusieurs symboles sont placés, ledit procédé étant caractérisé en ce qu'il comprend les opérations sui- vantes dans le cas o il y a plusieurs types de longueurs ( 4 ' 2, Xt ) desdits symboles dans lesdites données d'infor- mationsnumériques, fixer la longueur d'une séquence correspondant à un codage parmi lesdits processus de codage à une valeur qui est un nombre entier de fois le plus petit commun multiple (L) des longueurs petit commun multiple de ladite séquence. 2 Procédé de codage de correction d'erreur selon la revendication 1, caractérisé en ce que lesdites longueurs des symboles sont de deux types, 12 bits et 16 bits. 3 Procédé de codage de correction d'erreur selon la revendication 1, caractérisé en ce que lesdites longueurs des symboles sont de deux types, 6 bits et 8 bits. 4 Procédé de codage de correction d'erreur selon la revendication 2, caractérisé en ce que lesdites données d'infor- mationsnumériques sont entrelacées de manière que les symboles à numérotation paire et les symboles à numérotation impaire soient séparés, et lesdites symboles adjacents sont les symboles adjacents dans chacun desdits symboles à numérotation paire et desdits sym- boles à numérotation impaire. 5 Procédé de transmission de données dans lequel des données d'entrée dont un mot est constitué de M bits et des données d'entrée dont un mot est constitué de N bits sont soumis à commuta- tion et sont transmis, ledit procédé étant caractérisé en ce qu'il comprend les opérations suivantes dans le cas o le mot d'ordre a de chacune desdites données d'entrée de M bits est Wa, diviser lesdites données d'entrée en k types de groupes Wnk+l' Wnk+ 2, ' nk+k' o n_ est un entier arbitraire; et dans le cas o le mot d'ordre b de chacune desdites données d'entrée de N bits est Wb, diviser lesdites données d'entrée en k types de groupes W' nk+l W nk+ 2 ' W, nkk' si bien que tous les bits des iots appartenant au groupe Wnk+m, m étant un entier compris entre 1 et k, sont les bits I O des mots appartenant au groupe W'nk+m. 6 Procédé de transmission de données selon la revendica- tion 5, caractérisé en ce que ledit nombre M est douze et ledit nombre N est seize. 7 Procédé de transmission de données selon la revendica- tion 5 caractérisé en ce que ledit nombre M est six et ledit nombre N est huit. 8 Procédé de transmission ca dcrmées selon la revenldicion 5, caractérisé en ce que ledit nombre k est deux et W k+ et Wnk+ 2 sont les données à numérotation paire tandis que W' k+l et W' k+ 2 sont les données à numérotation impaire, respectivement.