FR 2538909 A1 19840706 FR 8222077 A 19821230 4 2538909 COMPARATEUR DE PHASE La présente invention se rapporte aux comparateurs de phase et plus particulièrement aux comparateurs de phase destinés à mesurer le déca- lage de phase entre plusieurs oscillateurs de très haute stabilité délivrant un signal à une même fréquence, ces oscillateurs pouvant être des sources au cesium, des sources au rubidium, des masers à hydrogène ou des quartz thermostatés. Les oscillateurs de très haute stabilité sont utilisés dans de nom- breuses applications et notamment dans les télécommunications et dans les systèmes de navigation par satellite Pour exploiter les signaux délivrés par de tels oscillateurs il faut disposer de comparateurs de phase très performants alliant une bonne, précision à une large gamme Il est couramment nécessaire d'obtenir une précision de l'ordre de la nano- seconde pour une gamme de une milliseconde La gamme dans laquelle cette précision est demandée peut être supérieure à 107 fois la durée de la période du signal émis et les f réquences de ces signaux atteignent couramment des valeurs de 1 à 60 M Hz. Les comparateurs utilisés classiquement ne permettent de répondre qu'à l'un de ces critères En effet, les deux critères étant incompatibles, les comparateurs qui permettent d'obtenir une grande précision ne per- mettent pas en même temps de couvrir une large gamme ou bien, ils permettent de couvrir une large gamme de mesure avec une précision tout à fait moyenne. Par ailleurs le principe de fonctionnement de ces comparateurs consiste à effectuer des mesures modulo 2 ir Il est donc nécessaire d'adjoindre un diviseur de fréquence pour répondre au besoin, ce qui augmente le co t du matériel D'autre part, cette solution apporte un bruit de mesure supérieur au bruit produit par les oscillateurs eux-mêmes. Pour remédier à ces inconvénients l'invention propose un compa- rateur de phase apte à mesurer des décalages de phase de l'ordre de la nanoseconde entre au moins deux oscillateurs de très haute stabilité, et apte à obtenir ces mesures avec une grande résolution dans une gamme pouvant être très supérieure à la durée de la période du signal Pour des oscillateurs émettant des fréquences dans une gamme de 1 à 60 M Hz, le décalage de phase est mesuré avec une précision de quelques nano- secondes dans une gamme 107 fois plus étendue que la durée de la période du signal. La présente invention a donc pour objet un comparateur de phase destiné à comparer la phase de signaux délivrés par des oscillateurs caractérisé en ce qu'il comprend un ensemble de couples de chaînes de mesure chaque couple comprenant: une première et une deuxième chaîne de mesure reliée à un oscillateur et alimentées par le signal émis par cet oscillateur, l'une de ces chaînes comportant un convertisseur analogique-numérique suivi d'un diviseur numérique, pour délivrer un premier signal; l'autre chaîne comportant un circuit de changement de fréquence suivi d'un convertisseur analogique numérique, pour délivrer un deuxième signal; un multiplexeur recevant le signal délivré par chaque chaîne et délivrant deux à deux les signaux relatifs à deux chaînes de même nature; un circuit de comptage synchronisé par une horloge de comptage recevant deux à deux les signaux délivrés par le multiplexeur, l'un de ces signaux représentant le signal de début de comptage et l'autre repré- sentant le signal de fin de comptage, pour compter le temps séparant l'arrivée du signal début et l'arrivée du signal fin et transmettre un signal de comptage; un calculateur donnant des ordres de sélection des signaux de sortie du multiplexeur, délivrant des signaux de commandes pour le circuit de comptage et recevant le signal de comptage; un circuit de couplage assurant le couplage entre le calculateur et le circuit de comptage et le multiplexeur. D'autres particularités et avantages de l'invention apparaîtront clairement à la lecture de la description suivante présentée à titre d'exemple non limitatif et faite en regard des figures du dessin annexé sur lequel: la figure 1 est un schéma général d'un comparateur de phase conforme à l'invention; la figure 2 représente une réalisation particulière d'un couple de chaînes de mesure selon la figure 1; la figure 3 est une réalisation particulière de la partie logique du comparateur de phase selon la figure 1; la figure 4 est une réalisation particulière du multiplexeur 9 selon la figure 1. Sur la figure 1 on a représenté un schéma général d'un comparateur de phase selon l'invention. Les décalages de phase que l'on désire mesurer sont des décalages de phase provenant de signaux émis par un ensemble d'oscillateurs 01, 02, Ok à très haute stabilité Ces signaux sont des signaux sinuso Ydaux de fréquence F et de phase respectivement + 1, 42 + k que l'on référence F( 1) F( 4 k) Le décalage de phase entre 41 et 4 2 ou de manière générale i et 4 j peut atteindre plusieurs centaines de microsecondes. Le comparateur de phase comprend pour cela un ensemble de 1.5 couples de chaînes de mesures CI, C 2; C 3, C 4 et plus généralement Ci, Cj Les chaînes CI, C 3 Ci sont de même nature et permettent d'assumer une première fonction consistant à donner une plage dans laquelle se situe le décalage de phase entre deux oscillateurs donnés Les chaînes C 2, C 4 Cj sont de même nature et permettent d'assurer une deuxième fonction consistant à donner une grande précision dans la mesure du décalage de phase Chaque couple de chaîne est alimenté bien entendu par un oscil- lateur Le couple CI, C 2 est alimenté par l'oscillateur 01, et respecti- vement C 3, C 4 par 02,, Ci, Cj par Ok. Pour simplifier la description on se limitera à k = 2 étant bien entendu que ce nombre n'est pas limité. Les oscillateurs 01 et 02 entre lesquels on veut mesurer le décalage de phase alimentent chacun deux chaînes La chaîne C 1 reçoit un signal de fréquence F de phase + 1 noté F( 41) émis par le premier oscillateur 01. Cette chaîne C 1 comprend, un convertisseur analogique numérique 1 suivi d'un diviseur numérique de fréquence 2 La chaîne C 2 reçoit le même signal F( 4 1) que la chaîne C 1 et elle comprend un circuit de changement de fréquence 3 suivi d'un convertisseur analogique numérique 4 Les chaînes C 3 et C 4 sont alimentées par l'oscillateur 02 émettant un signal de fréquence F et de phase 4 > 2 noté F( 4 > 2) La phase 4 2 est légèrement différente de 4 1, c'est ce décalage A ( 4) entre 4 1 et 4 2 que l'on veut mesurer. La chaîne C 3 comprend tout comme la chaîne CI, un convertisseur analogique numérique 5 suivi d'un diviseur numérique de fréquence 6 La chaîne C 4 comprend tout comme la chaîne C 2, un circuit de changement de fréquence 7 suivi d'un convertisseur analogique numérique 8 Les signaux de sortie de chaque chaîne C 1-C 4 sont référencés respectivement NI N 4. Un multiplexeur 9 à N entrées et deux sorties, reçoit les signaux NI N 4 et délivre des couples de signaux M 1, M 2 relatifs à chaque instant de sélection à deux chaînes de même nature Le nombre d'entrées N du multiplexeur 9 est au moins égal au nombre de signaux de sorties des chaînes Cl C 4 Dans cette réalisation particulière N = 4. Les deux sorties du multiplexeur 9 sont reliées à un circuit de comptage 10 commandé par une horloge HO Le circuit -de comptage 10 est relié à un calculateur Il au moyen d'un coupleur 12 Le coupleur 12 est commandé par le calculateur et permet notamment de sélectionner les couples de signaux se présentant sur les voies MI, M 2, chaque couple sélectionné étant relatif à deux chaînes de même nature entre lesquelles on veut mesurer le déphasage. On explique maintenant le fonctionnement. Le procédé de la mesure comporte trois phases: on effectue une mesure de phase précise par comparaison des signaux de base de fréquence F Cette mesure est faite respectivement pour les signaux F ( 41) et F( 42) par les chaînes C 2 et C 4 La mesure donne la précision requise et permet de mesurer un déphasage A" compris entre 0 et T (T = l) C'est une mesure modulo T. on effectue une mesure plus grossière mais avec une gamme plus étendue en utilisant des signaux numérisés Cette mesure est faite respectivement pour les signaux F( 41) et F( 42) par les chaînes Ci et C 3. Cette mesure s'effectue avec une résolution r donnée par l'horloge de comptage HO sur une plage comprise entre 0 et Trn, Tm étant la période du signal E obtenu à la sortie des diviseurs par m, 2 et 6. on effectue une synthèse des deux mesures précédentes au moyen du calculateur qui en déduit un déphasage compris entre Tm et + Tm avec une précision + Ins pour des fréquences allant environs jusqu'à 1 G Hz. La précision de la mesure obtenue au moyen des chaînes Ci et C 3 est réalisée en effectuant un changement de fréquence des signaux d'entrée au moyen des circuits de changement de fréquence qui reçoivent le signal F + A F d'un oscillateur local OL (commun à toutes ces chaînes de même nature) Après ce changement de fréquence, les signaux sinu- soildaux AF ( f), AF ( 4 > 2) obtenus sont déphasés de la même quantité que les signaux F( fi) et F( Q 2) dont ils proviennent Il suffit alors de numériser ces signaux pour pouvoir effectuer la mesure du déphasage par chrono- métrie au moyen du circuit de comptage 10 La résolution obtenue sur le déphasage mesuré entre les chaînes C 2 et C 4 s'écrit: R = AF Le choix d'une fréquence intermédiaire AF aussi faible que possible dans les limites du bon fonctionnement permet d'obtenir une faible résolution. L'étendue de la mesure obtenue au moyen des chaînes CI et C 3 est réalisée par numérisation des signaux de base La division par m de ces signaux permet d'adapter les sorties NI et N 3 aux entrées du multiplexeur 9 Pour faciliter la compréhension on a choisi m de sorte que les signaux de sortie NI et N 3 aient la même période que les signaux de sorties N 2 et N 4 Il en découle que ( 4 > 1) = AF ( 41) et que F (+ 2) = A F ( 42) mais ceci n'est pas obligatoirement nécessaire, il suffit que le décalage de phase des signaux initiaux soit conservé à la sortie des circuits. Pour k > 2, le nombre de couplesde chaîne de mesure est augmenté d'autant Les sorties de ces chaînes sont reliées à des entrées du multiplexeur 9 qui multiplexe l'ensemble des signaux d'entrées et permet de délivrer chaque couple de signaux relatifs à deux chaînes de même nature On procède ainsi à des comparaisons successives pour connaître les décalages de phases entre les différents oscillateurs selon le procédé de mesure déjà décrit. La figure 2 représente une réalisation particulière d'un couple de chaînes de mesure On a conservé les références utilisées dans les chaînes CI et C 2. Le convertisseur analogique numérique 1 alimenté par le signal F (fl) comprend un atténuateur atténuant le signal dans un rapport de 1/10 au moyen d'un pont de résistances 20 et 21 Le signal ainsi atténué est appliqué à Pentrée d'un amplificateur opérationnel suiveur large bande 22 Cet amplificateur a un gain voisin de un et permet d'isoler le signal d'entrée des circuits connectés en aval L'amplificateur 22 est alimenté par des tensions + VO, VO, ces tensions d'alimentation étant découplées à la masse respectivement par deux condensateurs 23 et 24. Le signal obtenu à la sortie de l'amplificateur 22 est appliqué à l'entrée non inverseuse d'un comparateur rapide 25 à travers une résis- tance 26 Une résistance 27 reliée à l'entrée inverseuse du comparateur 25 permet de fixer la tension de référence VF et équilibre les courants d'entrée du comparateur 25 Ce comparateur 25 est alimenté par les tensions + VO, VO découplées respectivement par les condensateurs 28 et 29 Le signal de sortie du comparateur 25 est un signal carré de rapport cyclique 1/2 conforme à la logique TTL et apte a être exploité par le diviseur numérique 2. Le circuit de changement de fréquence 3 reçoit le signal F ( + 1) et le signal F + AF Un multiplieur analogique 30 reçoit à une entrée signal S, le signal F( 1) provenant de l'oscillateur Q 1 après atténuation dans un filtre en r et adaptation Le filtre est constitué par les résistances 31, 32 et 33 dont les valeurs sont déterminées en fonction des caractéristiques intrinsèques du multiplieur 30 L'entrée est adaptée au moyen des résistances 34 et 35 Le multiplieur 30 reçoit à une entrée fréquence porteuse FP, le signal provenant de l'oscillateur local OL Deux conden- sateurs 36 et 37 permettent de découpler les entrées S et FP. Un circuit de polarisation permet de polariser le multiplieur 30 et de fixer la valeur du courant en fonction des caractéristiques du multiplieur 30 Le circuit de polarisation comprend un ensemble de trois résistances 38 40 connectées entre les tensions d'alimentations -VI, + V 2 qui per- mettent d'obtenir les tensions de polarisation désirées Les deux points de polarisation A et B sont mis à la masse alternativement par les conden- sateurs 41 44 Une résistance 45 permet de régler l'amplitude crête du signal à l'entrée S Une résistance 46 permet de régler le courant continu d'alimentation du circuit 30 Deux résistances 47 et 48 sont reliées à l'alimentation + V 2 et respectivement aux sorties Si et 52 du multiplieur pour adapter l'étage de sortie. Les signaux obtenus aux sorties SI et 52 du multiplieur 30 contien- nent des composantes sinusoïdales dont les fréquences sont l'une la somme, l'autre la différence des fréquences des signaux d'entrée, et également quelques harmoniques. Un étage de filtrage et d'amplification permet d'éliminer les fré- quences somme et d'amplifier le signal de sortie utile Cet étage comprend deux cellules RC passe-bas respectivement référencées 49, 50 pour la sortie SI et 51, 52 pour la sortie 52 La fréquence de coupure de ces cellules RC est déterminée pour éliminer les harmoniques et ne conserver que le signal basse fréquence AF. L'étage comprend également un amplificateur 54 alimenté par les tensions + V 2, V 2 et dont le gain est fixé au moyen des résistances 55 et 56 L'amplification du signal permet d'augmenter les raideurs des fronts de montée du signal LF. Le convertisseur analogique numérique 4 est constitué par un comparateur rapide 56 alimenté par les tensions + V 2, V 2 Les tensions. d'alimentation sont découplées à la masse par des condensateurs 57 et 58. Deux résistances 59 et 60 introduisent un effet d'hystérésis dans la commutation et permettent d'éviter des accrochages autour du seuil de commutation Une résistance 61 égale à la résistance 59 relie l'entrée inverseuse de l'amplificateur 56 à la masse et permet d'équilibrer les entrées inverseuses et non inverseuse de l'amplificateur 56. Le signal de sortie de l'amplificateur est un signal carré de rapport cyclique 1/2 conforme à la logique TTL Il contient l'information de phase du signal d'entrée F. Sur la figure 3, on a représenté une réalisation particulière de la partie logique du comparateur de phase. Cette partie comprend le multiplexeur 9, le circuit de comptage 10 et le coupleur du calculateur 12 Le coupleur 12 est relié au calculateur Il par un bus d'adresses et de données. Dans l'exemple particulier ou k est au minimum égal à 2, on a deux chaînes de mesures fines délivrant les signaux NI et N 3, et deux chaînes de mesures donnant une gamme étendue et délivrant les signaux N 2 et N 4. Le multiplexeur 9 nécessite alors quatre entrées et deux sorties. Un registre de données d'entrée 70 du coupleur 12 délivre des signaux ADI et AD 2 transmis par le calculateur 11, qui permettent en fonction de leur état de sélectionner respectivement les signaux NI, N 3, ceci afin d'effectuer la mesure fine du décalage de phase entre les oscillateurs considérés, ou bien de sélectionner les signaux N 2, NW afin d'effectuer une mesure du décalage de phase dans une gamme étendue. Aux sorties du multiplexeur 9 on a, soit les signaux NI, N 3 soit les signaux N 2, N 4 sur les voies Ml, M 2 Ces voies sont reliées au circuit de comptage Le circuit 10 comprend un circuit logique de mesure 71 qui reçoit et émet des signaux vers un circuit logique de commande 72 relié au calculateur Il au moyen d'un registre -d'état 73 Le signal MES émis par le circuit 72 permet de déclencher les mesures Le circuit 71 émet un signal AUTO vers un compteur 74 qui commence alors le comptage des inter- valles de temps séparant un front montant du signal de la voie M I (signal "début") et un front montant du signal de la voie M 2 (signal "fin"). Le comptage est effectué sur 16 bits, l'horloge de comptage est le signal HO à 20 M Hz Le compteur permet dans cet exemple précis de mesurer des intervalles de temps de O à 3,277 ms. Le circuit 71 commande également la remise à zéro du compteur 74 en émettant un signal RAZ. Les données de comptage CP sont transmises à un registre de données de sorties 75 relié au calculateur Il par le bus de données. La mesure de phase dans une gamme étendue permet de déterminer deux bornes entre lesquelles se situe le décalage de phase au En effet A 4 est compris entre 1 AI et I + TO + a 1 I représentant le temps écoulé entre le signal "début" et le signal "fin" de comptage; A I représentant le temps de propagation dans les circuits logiques et TO la période de l'horloge HO. On peut donc écrire une première relation: 1 LI Dans notre exemple précis TO = 50 ns et T la période des signaux émis par les oscillateurs est de 200 ns On choisit TO pour que TO + 24 I soit inférieur à T La mesure de phase fine permet d'établir la relation suivante A Mbs = A 4 + k T, ou 4 abs est le décalage de phase en valeur absolue, et k est à déterminer. On peut donc écrire une deuxième relation: A abs = f + k T ( 2) La synthèse entre les relations ( 1) et ( 2) permet de déterminer une valeur unique pour k. Dans notre réalisation particulière le déphasage Aq est compris entre -I ms et + 1 ms avec une précision de + I ns. Sur la figure 4, on a représenté un schéma partiel de la partie logique concernant la réalisation du multiplexeur 9 dans le cas du le nombre d'oscillateurs est supérieur à 2 (k > 2) Prenons comme exemple le cas de 8 oscillateurs dont on veut comparer deux à deux la phase. Le multiplexeur 9 est constitué par trois multiplexeurs Un multi- plexeur 76 à huit entrées, deux sorties, reçoit les signaux N 1, N 3, NS, N 7, N 9, Nil, N 13, N 15 délivrés par les chaînes de même nature dans lesquelles on effectue la division de fréquence Un multiplexeur 77 à huit entrées, deux sorties, reçoit les signaux N 2, N 4, N 6, NS, NI 0, N 12, N 14, N 16 délivrés par les chaînes de même nature dans lesquelles on effectue le changement de fréquence. Les signaux de commande de sélection ADI et AD 2 permettent de sélectionner deux signaux parmi huit pour chaque multiplexeur 76 et 77. On a par exemple sélectionné les signaux NI puis N 3 à la sortie du multiplexeur 76 Dans ce cas les signaux N 2 puis N 4 sont sélectionnés à la sortie du multiplexeur 77. Un multiplexeur 78 à quatre entrées, deux sorties reçoit les signaux sélectionnés aux sorties des multiplexeurs 76 et 77 Ce multiplexeur est commandé par un signal FON, transmis par le registre 70 représenté sur la figure 3, et qui en fonction de son état sélectionne N 1 puis N 3 ou N 2 puis N 4. Le déroulement des autres opérations est strictement identique à ce qui a été décrit dans le cas o l'on a deux oscillateurs. En conclusion, l'incompabilité de fait, pour l'obtention d'une gamme de mesure étendue et d'une précision compatible avec des oscillateurs de très haute stabilité est obtenue en fractionnant la mesure en trois étapes. La première étape consiste à effectuer une mesure de phase précise en effectuant un changement de fréquence pour chaque signaux de base à comparer et en numérisant ces signaux L'un des signaux obtenu permet de commander le début de comptage tandis que l'autre commande la fin. L'intervalle de temps obtenu donne une mesure du déphasage modulo T, T étant la période du signal de base. La deuxième étape consisté à effectuer une mesure de phase plus grossière mais avec une gamme étendue, en effectuant une numérisation puis une division numérique de chaque signaux de base L'un des signaux obtenu permet de commander le début de comptage tandis que l'autre commande la fin L'intervalle de temps obtenu donne la plage dans laquelle se trouve le déphasage. La troisième étape consiste à effectuer la synthèse des deux fonctions pour obtenir la valeur absolue du déphasage avec la précision escomptée. Il REVENDICATIONS 1 Comparateur de phase destiné à comparer la phase de signaux F( 4 1), F( 2) délivrés par des oscillateurs ( 01, 02, Ok),caractérisé en ce qu'il comprend un ensemble de couples de chaînes de mesure (CI, C 2), (C 3, C 4) (Ci, Cj) chaque couple (Ci, Cj) comprenant: une première (Ci) et une deuxième (Cj) chaîne de mesure reliée à un oscillateur ( O k) et alimentées par le signal émis par cet oscillateur (Ok); l'une de ces chaînes comportant un convertisseur analogique-numérique ( 1) suivi d'un diviseur numérique ( 2), pour délivrer un premier signal (NI); l'autre chaîne (Cj) comportant un circuit de changement de fréquence ( 3) suivi d'un convertisseur analogique-numérique ( 4), pour délivrer un deuxième signal (N 2) -un multiplexeur ( 9) recevant le signal délivré par chaque chaîne et délivrant deux à deux les signaux (MI, M 2) relatifs à deux chaînes de même nature; un circuit de comptage ( 10) synchronisé par une horloge de comptage (HO) recevant deux à deux les signaux délivrés par le multiplexeur ( 9), l'un de ces signaux (MI) représentant le signal de début de comptage et l'autre (M 2) représentant le signal de fin de comptage pour compter le temps séparant l'arrivée du signal début et l'arrivée du signal fin et transmettre un signal de comtage (CP); un calculateur ( 11) donnant des ordres de sélection des signaux de sortie (M 11, M 2) du multiplexeur ( 9), délivrant des signaux de commande pour le circuit de comptage ( 10) et recevant le signal de comptage; et un circuit de couplage ( 12) assurant le couplage entre le calculateur (I 1) et le circuit de comptage ( 10) et le multiplexeur ( 9) 2 Comparateur de phase selon la revendication 1, caractérisé en ce que le circuit de comptage ( 10) comprend: un compteur ( 74) synchronisé par l Phorloge de comptage (HO) pour compter les intervalles de temps séparant un signal début d'un signal fin de comptage et délivrer un signal de comptage (CP); un circuit logique de mesure ( 71) recevant les signaux de sortie du multiplexeur (MI, M 2) et recevant un ordre de mesure (MES) lui permet- tant de déclencher le comptage en émettant un signal de comptage (AUTO) vers le compteur ( 74) et délivrant un signal de mesure disponible (RES) et de remise à zéro (RAZ) du compteur ( 74) à la fin de la mesure; et un circuit logique de commande ( 72) délivrant l'ordre de mesure (MES) vers le circuit logique de mesure ( 71) et recevant le signal de mesure disponible. 3 Comparateur de phase selon la revendication 1 ou 2, caractérisé en ce que le circuit de couplage ( 12) relié au calculateur ( 1 i 1) comprend: un registre de données d'entrées ( 70) transmettant des signaux de sélection (AD 1, AD 2) issus du calculateur ( 11), vers le multiplexeur ( 9); un registre d'état ( 73) recevant les états du circuit logique de mesure ( 71) au moyen du circuit logique de commande ( 72) et transmettant ces états au calculateur ( 11); et un registre de données de sorties ( 75) transmettant le signal de comptage (CP) du compteur ( 74) au calculateur ( 11). 4 Comparateur de phase selon l'une quelconque des revendications 1 à 3, caractérisé en ce que le calculateur ( 11) est relié au circuit de couplage ( 12) au moyen d'un bus d'adresses et de données. 5 Comparateur de phase selon l'une quelconque des revendications 1 à 4, caractérisé en ce que le convertisseur analogique-numérique ( 1) de la première chaîne (Ci) comprend un atténuateur constitué par un pont de résistances ( 20, 21) atténuant le signal d'entrée F( qi) suivi d'un amplifi- cateur opérationnel suiveur large bande ( 22) suivi d'un comparateur ( 25) comparant le signal de sortie de l'amplificateur ( 22) à une tension de référence (VF) et délivrant un signal carré de rapport cyclique 1/2 apte a être exploité par le diviseur numérique ( 2). 6 Comparateur de phase selon l'une quelconque des revendications 1 à 5, caractérisé en ce que le circuit de changement de fréquence ( 3) de la deuxième chaîne (Cj) comprend: un filtre adaptateur constitué par un ensemble de résistances ( 31 35) recevant le signal d'entrée F( q i), et délivrant un signal adapté un multiplexeur analogique ( 30) recevant le signal adapté à une première entrée (S) et recevant à une deuxième entrée (FP) un signal (F + t F) de fréquence différente à la fréquence du signal F( fi) reçu à la première entrée (S), provenant d'un oscillateur local (OL), et étant apte à délivrer après filtrage un signal basse fréquence ( a F) porteur de la phase du signal reçu à la première entrée et résultant de la différence entre les signaux reçus à la première (S), et à la deuxième entrée (FP); un circuit de polarisation ( 38 40) permettant d'obtenir les tensions de polarisation (-VI, +V 2) du multiplieur ( 30); un amplificateur ( 54) recevant le signal basse fréquence ( AF) et amplifiant ce signal. 7 Comparateur de phase selon l'une quelconque des revendications 1 à 6, caractérisé en ce que le convertisseur analogique-numérique ( 4) de la deuxième chaîne est constitué par un comparateur rapide à hystérésis ( 56) délivrant un signal carré de rapport cyclique 1/2 apte à être exploité par le multiplexeur ( 9). 8 Comparateur de phase selon l'une quelconque des revendications 1 à 7, caractérisé en ce que le multiplexeur ( 9) est constitué par un seul multiplexeur à quatre entrée et deux sorties, apte à recevoir les premier et deuxième signaux (NI, N 2) d'une première chaîne (CI) et les premier et deuxième signaux (N 3, N 4) d'une deuxième chaîne (C 2) et apte à délivrer en fonction des signaux de commande de sélection (AD 1, AD 2) les premiers signaux (NI, N 3) ou les deuxièmes signaux (N 2, N 4). 9 Comparateur de phase selon l'une quelconque des revendications 1 à 7, caractérisé en ce que le multiplexeur ( 9) comprend un premier ( 76), un deuxième ( 77) et un troisième ( 78) multiplexeur; le premier ( 76) recevant les premiers signaux (NI, N 3, -, N 15) de huit premières chaînes et délivrant en fonction des signaux de commande de sélection (AD 1, AD 2) deux de ces signaux; le deuxième ( 77) recevant les deuxièmes signaux (N 2, N 4, -, N 16) de huit deuxièmes chaînes et délivrant en fonction des signaux de commande de sélection (ADI, AD 2) deux de ces signaux; le troisième ( 78) recevant les signaux de sortie des premier ( 76) et deuxième ( 77) multiplexeur et délivrant sur commande d'un signal de sélection (FON) issu du registre de données d'entrée ( 70), l'un des deux signaux issus de chaque multiplexeur ( 76, 77).