FR 2545298 A1 19841102 FR 8406725 A 19840427 La présente invention concerne un procédé de codage pour la correction d'erreurs, appliqué à un enregistrement, par exemple d'un signal de sonsmodulé en impulsions codées sur une bande magnétique par une tête tournante. Un procédé est connu pour effectuer la détec- tion d'erreurs et le codage de codes de correction d'erreurs dans la direction longitudinale et la direction latérale de données numériques d'informations disposées en une matrice Dans le cas d'émission de ces codes pour chaque colonne et leur décodage à la réception, un procédé est considéré dans lequel la détection d'erreurs est effectué par un premier code de détection d'erreurs pour chaque colonne, un indicateur qui en résulte est produit et les données et l'indicateur de chaque colonne sont mis en mémoire, puis la correction d'erreurs est effectuée pour chaque colonne par un second code de correction d'erreurs en se référant à cet indicateur. Au décodage, une adresse de bloc est additionnée pour écrire les données de chaque colonne, appelée ci-après un bloc, dans la mémoire, en fonction de la séquence de temps correct Cependant, dont la manière dont la détection d'erreurs est effectuée pour chaque bloc, un problème se pose car si une adresse de bloc est fausse, il est impossible de détecter que les données sont écrites à une fausse adresse de la mémoire de sorte que si la correction par effacement en utilisant l'indicateur est effectuée par le second code de correc- tion d'erreurs, une fausse correction d'erreurs est effectuée. L'invention a pour but de permettre qu'âne détection d'erreurs soit effectuée avec certitude dans le cas o des données sont écrites dans une fausse adresse de blocs au décodage car une séquence de premier code de détection d'erreurs existe dans plusieurs blocs, deux par exemple Par conséquent, selon l'invention, comme correction d'erreurs par un second code de correction, la correction par effacement en utilisant un indicateur peut être effectuée, ce qui permet que la correction d'erreur soit utilisée avec une efficacité suffisante. Selon l'invention, une séquence codée d'un premier code de détection d'erreur détectable, qui est appliqué pour coder dans une direction les données d'in- formations numériques dans lesquelles plusieurs blocs sont disposés, consistant chacun en plusieurs symboles, peut exister dans certains parmi plusieurs blocs, une séquence codée d'un second code de correction d'erreurs est formée dans une autre direction par plusieurs symboles qui sont inclus respectivement dans les différentes. séquences codées du premier code de détection d'erreurs; et les blocs qui sont constitués par les symboles des données d'informations numériques et les données de redon- dance du premier code de détection d'erreurs, ainsi que les blocs qui sont constitués par les données de redon- dance du second code de correction d'erreurs et les données de redondance du premier code de détection d'erreurs sont émis séquentiellement. D'autres caractéristiques et avantages de l'invention seront mieux compris à la lecture de la description qui va suivre d'un exemple dé réalisation et en se référant aux dessins annexés sur lesquels: La figure 1 est un diagramme utilisé pour décrire la constitution d'un code selon l'invention, Les figures 2 A et 2 B sont des diagrammes illustrant la constitution d'un code dans un autre mode de réalisation, dans le cas o l'invention est appliquée à l'enregistrement de signaux -de son modulés en impulsions codées en deux canaux par une tête tournante, Les figures 3 A et 3 B sont des schémas illustrant des formats de données d'enregistrement dans un mode de réalisation de l'invention, La figure 4 est un schéma simplifié d'un mode de réalisation de l'invention, Les figures 5 A et 5 B sont des diagrammes qui sont utilisés pour décrire un autre exemple de constitu- tion d'un code auquel l'invention est appliquée, Les figures 6 A et 6 B sont des diagrammes qui sont utilisés pour décrire un autre mode encore de réa- lisation d'un code auquel l'invention est appliquée, et Les figures 7 A et 7 B sont des diagrammes qui sont utilisés pour décrire un autre exemple encore de constitution d'un code auquel l'invention est appliquée. Un mode de réalisation de l'invention s'applique à l'enregistrement d'un signal de son modulé en impulsions codées sur une bande magnétique sur une tête tournante. La figure 1 montre la constitution d'un code d'un signal de son modulé en impulsions codées et les données de redondance de codes de correction d'erreurs qui sont enregistrées sur un segment formé par balayage en une fois par la tête tournante. Selon la figure 1, un bloc consiste en chaque rangée dans la direction verticale et les 128 blocs d'adresses O à 127 sont disposés dans la direction hori- zontale Un premier code de correction d'erreurs C 1 est additionné à la direction verticale de cette matrice bidimensionnelle tandis qu'un second code de correction d'erreur C 2 est additionné à la direction horizontale. Le code de correction d'erreurs-C 1 est le code Reed Solomon sur GF ( 28) de ( 32,30) et sa séquence codée présente une constitution entrelacée de terminaisons de deux blocs. A titre d'exemple et comme le montre la figure 1 en regard de deux blocs voisins, une séquence codée est formée par 16 syliboles d'adresses paires dans le bloc à l'adresse de blocs " O " et de 16 symboles d'adresses impaires dans le bloc d'adresses de blocs " 1 par ailleurs, une autre séquence codée est formée par 16 symboles ayant des adresses impaires dans le bloc d'adresses de blocs " O "et de 16 symboles ayant des adresses paires dans le bloc d'adresses de blocs " 1 " Des symboles de parité du code de correction d'erreurs C 1 sont dis- posés dans les adresses 30 et 31 du bloc Cet entrelacement de terminaison à deux blocs est effectué en ce qui concerne tous les 128 blocs Un exemple de matrice H de code de correction d'erreur C 1 est représenté ci- après: 1 1 1 1 1 1 f" 31 L 30 o 29 13 c c dans lequel O est un élément sur GF ( 28) Si l'on suppose que la matrice de la séquence de données de reproduction de 32 symboles contenant deux symboles de parité est V et que sa matrice transposée est VT, le décodage du code de correction d'erreurs C 1 est effectué en formant deux syndromes par l'opération arithmétique H VT -Si ces deux syndromes sont 0, cela veut dire qu'aucune erreur n'est détectée et, dans les autres cas, cela veut dire que les erreurs sont détectées Le code de correction d'erreurs C 1 est le code dans lequel une seule erreur peut être corrigée et des erreurs doubles ou multiples peuvent être détec- tées. En outre, 128 blocs sont divisés en 32 sections consistant chacune en quatre blocs et la séquence codée du second code de correction d'erreurs C 2 est formée par 32 symboles extraits de chaque quatre blocs Ce code de correction d'erreurs C 2 est le code Reed Solomon sur GF ( 28) de ( 32,24) et 8 qymboles de parité sont formés en ce qui concerne au total 24 symboles des blocs tous les quatre blocs (par exemple aux adresses de blocs " O ", " 4 ", " 8 " " 188 " et " 92 ") parmi les 96 blocs ayant les adresses " O " à " 95 " Ces symboles de parité sont disposés aux adresses d'un bloc sur quatre (c'est-à-dire les adresses de bloc " 96 ", " 100 ", '104 " " 120 " et 124 "). Autrement dit, l'entrelacement de quatre blocs est effectué concernant le code de correction d'erreurs C 2 et les symboles de parité du code de correction d'erreurs C 2 se situent dans 32 blocs ayant les adresses de blocs " 96 " à " 127 " Mais les symboles de parité du code de correction d'erreurs C 1 concernant ces symboles de parité sont disposés aux adresses 30 et 31 dans le bloc. Le code de correction d'erreurs C 2 est le code dans lequel une erreur quadruple peut être corrigée, et, lorsque la correction par effacement est effectuée en utilisant un indicateur, une erreur obtuple peut être corrigée Un exemple de la matrice H du code de correction d'erreurs C 2 est représenté ci-après. J 1 1 1 1 1 1 1 ó 29 28 ó 27 3 O 2 1 I M 4 c 42 1 1 H = 9 6 3 ml 2,8d 4 1 5 O 1 151051 18 12 6 21 14 7 De cette manière, les codes de correction d'erreurs C 1 et C 2 ont la même longueur de code de 32 symboles, ce qui permet de simplifier les circuits. En outre, au décodage, la détection d'erreurs est effectuée simplement en utilisant le code de correction d'erreurs C 1; par ailleurs, quand des erreurs sont détectées, un indicateur est placé dans sa séquence codée et la correction d'erreur est ensuite effectuée en utilisant le code de correction d'erreur C 2 Cette correction d'erreur est effectuée par rapport à chacune des adresses O à 29 dans le bloc, de sorte que les opérations de décodage sont effectuées 30 fois En outre, dans le cas d'enre- gistrement sur une bande magnétique, chaque bloc est enregistré séquentiellement comme des données en série. Les figures 2 A et 2 B représentent une consti- tution de codes plus pratique dans un mode de réalisation de l'invention La figure 2 A montre la section des blocs ayant les adresses " O " à " 63 " parmi 128 blocs, tandis que la figure 2 B montre la section des blocs ayant les adresses " 64 " à " 127 " Sur cette figure 2, L et R représentent un signal de son modulé en impulsions codées dans chaque canal de signaux de son à deux canaux. Par exemple une fréquence d'échantillonnage fs de 48 k Hz est utilisée et un échantillon est converti en 16 bits. A ce moment, les données d'un total de 1440 mots sont enregistrées dans un segment concernant les deux canaux (L O L 719) et (R O R 719). Le codage de la correction d'erreur est effectué en utilisant 8 bits, comme un symbole; par conséquent, un mot est divisé entre les 8 bits de plus grand poids et les 8 bits de moindre poids qui sont représentés par les suffixes A et B Par conséquent, les données sonores modulées en impulsions codées de 2880 symboles sont incluses dans un segment et ces symboles sont divisés en 96 blocs consistant chacun en 30 symboles De plus, ils sont enregistrés séquentiellement bloc par bloc selon les adresses de bloc " O ", " 1 ", " 2 " En général, dans les enregistreurs sur bande du type à tête tournante, les conditions de contact entre la tête tournante et la bande magnétique sur la partie de bord ou le contact glissant commence et sur la partie de bord o le contact glissant se termine sont mauvaises; ainsi, cela entraine un taux d'erreur qui s'élève Par conséquent, des symboles de parité Q du code de correction d'erreur C 2 et des symboles de parité P du code de correction d'erreur C 1 concernant ces erreurs sont disposés respectivement dans les blocs ayant les adresses " O " à " 15 " et dans les blocs d'adresses " 112 " à " 127 " qui correspondent à ces * 35 parties de bord Les données de son modulées en impul- sions codées et les symboles de parité P qui les concernent sont disposés en blocs aux adresses " 16 " à " 111 " corres- pondant à la partie centrale. Par ailleurs, en ce qui concerne un mot qui ne peut être corrigé en raison d'erreurs au moment de l'enregistrement et de la reproduction, ce mot est interpolé par des mots corrects qui se situent avant et après lui dans la séquence de temps Pour effectuer efficacement cette interpolation, il est souhaitable de maintenir une certaine distance entre les positions d'enregistrement des données modulées en impulsions codées portant des nombres pairs et portant des nombres impairs dans chaque canal A cet effet, les données portant des nombres pairs parmi les données de son modulées en impulsions codées sont disposées aux adresses de bloc " 16 " à " 63 " (figure 2 A) et les données portant des nombres impairs parmi les données de son modulées en impulsions codées sont disposées dans les adresses de bloc " 64 " à " 111 " (figure 2) A titre d'exemple, une séquence codée de code de correction d'erreur C 1 incluse dans les adresses de blocs " 16 " et " 17 ", représentées sur la figure 2 A apparaissent ci-après. (Lo A, LOB' R 48 A, R 48 B' L 96 A, L 96 BP R 144 A, R 144 B' L 192 A, L 192 B, R 240 At R 240 B, L 288 A, L 288 B' R 336 A, R 336 B' L 384 A L 384 B, R 432 A' R 432 B, L 480 A, L 480 B, R 528 A, R 528 B, L 576 A, L 576 B, R 624 A, R 624 B,- L 672 A, L 672 B' P 160 ' P 161) Il est bien entendu, en regard de cet exemple que dans la constitution de code représenté sur la figure 2, en un premier point, deux symboles qui constituent le même mot sont inclus dans la même séquence codée de code de correction d'erreur C 1 Il en est ainsi car l'interpolation effectuée en utilisant 15 mots dans le cas o cette séquence codée est détectée comme une erreur et également ne peut être corrigée par le code de correction d'erreur C 2. Deuxièmement, étant donné que 15 mots sont inclus dans la même séquence codée du code de correction d'erreur C 1, l'entrelacement est réalisé de manière à ne pas incorporer les mots voisins Comme cela a été décrit cidessus, l'entrelacement est effectué de manière que les mots qui sont séparés par 48 mots les uns des autres dans chaque intervalle sont inclus, permettant ainsi d'améliorer les possibilités d'interpola- tion Il en est également de même en ce qui concerne le code de correction d'erreur C 2 Par exemple, en ce qui concerne les symboles de l'adresse O dans le bloc, la séquence de code de correction d'erreur C 2 est constituée par rapport aux 32 mots suivants. LOA-, L 4 A, L 8 A; L 2 A L 16 A L 20 A, L 24 A, L 28 A' L 32 A' L 36 A, L 40 A, L 44 A, RIA, R 5 A, R 9 A, R 13 At R 17 A' R 21 A, R 25 A' R 29 A' R 33 A' R 37 A' R 41 A' R 45 A' Q O ' Q 4 ' QS' Q 12 ' Q 16 ' Q 201 Q 24 ' Q 28). En outre, les données des deux canaux sont incluses dans les séquences codées des codes de correc- tion d'erreur C 1 et C 2 respectivement de sorte que leur nombre est aussi égal que possible Cela résulte de la prévention de la concentration d'erreurs dans le canal d'un côté. Chaque bloc présente un format de données représenté sur la figure 3 A Autrement dit, un signal de synchronisation de bloc de 8 bits (un symbole) est additionné à l'entête et une adresse de segments de 8 bits et une adresse de blocs de 8 bits sont additionnés puis un code CRC ( 8 bits) de détection d'erreur de cette adresse de segments et de cette adresse de bloc est ajouté Un bit de plus grand poids de l'adresse de bloc est utilisé pour discriminer l'adresse de bloc des données de l'adresse de bloc du sous-code En outre, les données de 30 symboles (données de son ou symbole de parité Q du code de correction d'erreur C 2) sont disposées après ce code CR Co Deux symboles de parité P du code de correction d'erreur C 1 sont disposés dans la dernière partie. Par ailleurs, les données d'un segment qui est produit dans la tête tournante présente le format de données représenté sur la figure 3 B Dans ce mode de réalisation, un segment est formé par la tête tournante dans une direction oblique de la bande magnétique qui est enroulée sous 84,80 autour d'un tambour de guidage de bande d'un diamètre de 30 mm Des signaux pilotes ATF destinés à suivre automatiquement la piste sont enre- gistrés à chaque intervalle de 30 aux deux parties d'extrémité et dans la partie centrale de ce segment. La raison pour laquelle les signaux pilotes sont enre- gistrés dans trois parties est d'éviter le risque que ces signaux pilotes ne puissent être reproduits en raison d'un évanouissement Une erreur d'alignement est détectée par la sortie de reproduction des signaux pilote ATF et un élément piézoélectrique qui supporte la tête tournante est commandé sur la base de cette détection pour éliminer l'erreur d'alignement. En outre, les données des adresses de bloc " O " à " 63 " représentées sur la figure 2 A sont enregis- trées séquentiellement dans une plage de 29,70 Par ailleurs, les souscodes de 4 blocs, comme des codes de temps, des données d'affichage, et autres sont écrits deux fois avant et après le signal pilote ATF dans la partie centrale Les données des adresses de bloc " 64 " à 1127 " représentées sur la figure 2 B sont enre- gistrées séquentiellement dans une plage de 29,70. Egalement selon la figure 3 B, les intervalles de chacun 1,50 dans les parties hachurées désignent des intervalles entre les blocs dans lesquels aucune donnée n'est enre- gistrée et des signaux pulsés d'une fréquence constante enregistrés dans ces intervalles. La figure 4 représente un-mode de réalisation d'un circuit d'enregistrement selon l'invention, dans lequel un signal analogique de son est appliqué à une borne d'entrée désignée par la référence numérique 1. Ce signal analogique de son est numérisé par un conver- tisseur analogique-numérique 2 Dans le cas de signaux de son à deux canaux, deux convertisseurs analogiques- numériques sont nécessaires Le signal de son modulé en impulsions codées provenant du convertisseur analo- gique-numérique 2 est appliqué aux entrées de données de mémoires à accès direct 3 et 4 Chacune de ces mémoires 3 et 4 a une capacité de mémoire qui lui permet de mémoriser les données de l'unité dont le code de correction d'erreur est codé ( 2880 symboles dans l'exemple présent). Un générateur d'adresses 5 et un générateur de temporisation 6 sont prévus pour les mémoires 3 et 4 de sorte que les mémoires à accès direct 3 et 4 sont commandées de manière que les données soient écrites et lues sur la base d'une unité de multiplet. La raison pour laquelle deux mémoires 3 et 4 sont prévues est que cela permet d'écrire le signal de son d'entrée modulée en impulsions codées dans une mémoire et de lire le signal de son dans l'autre mémoire, en codant ainsi les codes de correction d'erreur. Le signal de son prédéterminé modulé en impulsions codées qui a été lu dans la mémoire 3 ou la mémoire 4 est fourni à un codeur 7 de codes de correc- tion d'erreur C 1 et C 2 et les symboles de parité respec- tifs sont formés Ces symboles de parité sont écrits dans l'une ou l'autre des mémoires 3 et 4 Après la fin de la formation des symboles de parité, les données qui contiennent ces symboles de parité sont lues dans la mémoire 3 ou la mémoire 4 pour chaque bloc et elles sont fournies à un convertisseur parallèle-série 8 pour être converties en données en série. Les données de sortie du convertisseur parallèle-série sont fournies à un additionneur 9 L'adresse de bloc et l'adresse de segment qui sont formées par un générateur 11 d'adresse de bloc et d'adresse de segment et auxquels les codes CRC sont additionnés par la transmission par un codeur CRC 10, sont fournies à l'additionneur 9 La sortie de cet additionneur 9 est fourni à un codeur de canal 12 et elle est soumise à un traitement de codage de canal En outre, la sortie il du codeur de canal 12 et le signal de synchronisation de bloc provenant du générateur synchrone 14 sont additionnés à l'additionneur 13 La sortie de l'additionneur 13 est fournie à une tête tournante 17 par l'intermédiaire d'un amplificateur d'enregistrement 13 et d'un transforma- teur tournant 16 De cette manière, le signal de son est enregistré sur la bande magnétique par cette tête tournante 17. Bien que cela ne soit pas représenté, le traitement du signal reproduit à partir de la bande magnétique dans la tête tournante 17 se fait en mémori- sant les données de reproduction dans la mémoire à accès direct Autrement dit, les données de reproduction d'un segment sont écrites dans la mémoire sur la base des adresses de bloc reproduites; le code de correction d'erreur C 1 est décodé en utilisant 32 symboles qui sont- lus dans cette mémoire à accès direct et qui existent dans deux blocs voisins; l'indicateur obtenu par ce décodage est mémorisé dans la mémoire; ensuite le code de correction d'erreur C 2 est décodé en utilisant 32 symboles qui ont été lus dans la mémoire à accès direct. L'indicateur précité est utilisé pour contrôler si la position d'erreur obtenue est correcte ou non quand le code de correction d'erreur C 2 est codé, et pour effectuer la correction par effacement En outre, dans ce mode de réalisation, étant donné que la détection est faite individuellement pour voir si l'adresse de bloc reproduite est correcte ou non, dans le cas o l'adresse de bloc reproduite n'est pas correcte, les données de ce bloc ne sont pas écrites dans la mémoire à accès direct, mais elles sont abandonnées. Les figures 5 A et 5 B illustrent un autre exemple d'une constitution d'un code des données à enregistrer dans un segment D'une manière similaire à celle décrite ci-dessus, la constitution du code repré- sentée sur les figures 5 A et 5 B est adoptée en considé- ration des trois points suivants: Le premier point est que deux symboles constituant le même mot sont inclus dans chaque séquence codée du code de correction d'erreur C 1; le second point est que le signal de son modulé en impulsions codées qui est inclus dans chaque séquence codée des codes de correction d'erreur C et C 2 n'est pas dans les mots voisins; et le troisième point est que le signal de son modulé en impulsions codées inclus dans chaque séquence codée des codes de correction d'erreur C 1 et C 2 incluent les mots de deux canaux de sorte que leurs nombres sont aussi égaux que possible En outre, dans cette constitution de code, différente de celle de la figure 2, le signal de son modulé en impulsions codées qui est disposé dans deux blocs voisins est distribué comme les données dans des positions espacées l'une de l'autre; de plus, les symboles de parité du code de correction d'erreur C 1 sont rassemblés dans l'un ou l'autre de deux blocs voisins; de plus, deux symboles qui sont inclus dans le même mot de signal de son modulé en impulsions codées sont incluses dans le même bloc Avec cette constitution, il est possible de réduire le nombre des mots qui deviennent erronés en raison de l'erreur de train qui existe dans deux blocs. Les figures 6 A et 6 B illustrent un autre exemple encore d'une constitution de code des données qui sont enregistrées dans un segment Dans cet exemple des figures 6 A, 6 B, dans le but de séparer la position d'enregis- trement des données modulées d'ordre pair dans chaque canal de la position d'enregistrement des données désignées d'ordre impair, les données d'ordre pair sont disposées en 48 blocs ayant les adresses de bloc " 16 " à " 63 " et les données d'ordre impair sont disposées dans 48 blocs d'adresses " 64 " à " 111 "l Les données modulées en impulsions codées sont distribuées dans chaque bloc des adresses " 16 " à" 63 " "n utilisant trois mots voisins dans cette séquence de données d'ordre pair comme une unité tandis que les données modulées sont distribuées dans chaque bloc des adresses " 64 " et " 111 " en utilisant trois mots voisins dans cette séquence de données d'ordre impair comme une unité Dans cette disposition, trois mots de chaque bloc sont voisins entre eux et les groupes consistant chacun en trois mots peuvent être séparés les uns des autres. En général, dans les enregistreurs sur bande du type à tête tournante, les conditions de contact entre la tête tournante et la bande magnétique sur la partie de bord o le contact glissant commence et la partie de bord o le contact glissant se termine sont mauvaises, ce qui entraîne que le taux d'erreur augmente. Par conséquent, les symboles de codes de contrôle Q du code de correction d'erreur C 2 et les symboles de code de contrôle P du code de correction d'erreur C 1 concernant cette partie sont disposés respectivement dans les blocs ayant des adresses " O " à " 15 " (figure 6 A) et dans les blocs d'adresses " 112 " à " 127 " (figure 6 B) correspondant à ces parties de bord Les données de son modulé en impulsions codées et les symboles de code de contrôle P concernant ces données sont disposées dans les blocs d'adresses " 16 " à " 111 " correspondant à la section centrale. Le code de correction d'erreur C 1 est le code Reed Solomon sur GF ( 28) de ( 32,30) et la séquence de code présente la disposition entrelacée de terminaison à deux blocs pour détecter de façon sûre les erreurs des adresses de blocs Par exemple, le code de détection d'erreur C 1 est codé par rapport à 30 symboles (Q 00 t QO 2 Q 04 ' Q 06- Q 28 '0 Qo 1 ' Qo 03 t 25 ' Q 27, Q 29)qui se situent dans les adresses respectives d'ordre pair dans les blocs d'adresses " O " et " 1 " et les symboles de code de contrôle P 01 et P 02 sont ajoutés En ce qui concerne les adresses de blocs " 16 " et " 17 ", étalement, une séquence codée de code de détection d'erreurs C 1 -35 est formée de façon similaire par 32 symboles (LOAI LOB, L 2 -LL L L L 2 A,2 B"" 290 A L 290 B, L 92 A,292 B 580 A' L 580 B' P 1601 P 161) qui se situent dans les adresses respectives d'ordre pair des blocs En outre, une seéuence codée de code de détection d'erreur C 1 est formée par 32 symboles (ROA' ROB' R 290 A' R 29 OB, * Ri 80 GA' R 580 BB P 170, P 171) qui se situent dans les adresses d'ordre impair dans les blocs d'adresses " 16 " et " 17 ". Il faut remarquer à partir de cet exemple que dans la constitution de code représenté sur la figure 6 A, 6 B, deux symboles qui constituent le même mot sont inclus dans la même séquence codée de code de détection d'erreur C 1 Il en est ainsi car le mot d'erreur est simplement interpolé par 15 mots dans le cas o cette séquence codée est détectée comme une erreur et qu'elle ne peut également être corrigée dans le code de correction d'erreur C 2. De plus, les données dans un canal dans les données de deux canaux sont concentrées dans la séquence codée du code de détection d'erreur C Mais étant donné que les symboles des numéros de symboles correspondant mutuellement dans deux canaux sont enregistrés alterna- tivement, le cas se présente rarement o des erreurs apparaissent concentriquement dans un seul canal à l'enregistrement. Un exemple de la matrice H du code de correction d'erreurs C 1 est donné ci-après. p 1 1 ' ou 1 1 1 H3-1 30 29 3 2 Il sera supposé que la matrice de la séquence de données de reproduction de 32 symboles qui contient deux symboles de parité est V et que sa matrice transposée est V, et par conséquent le décodage du code de détection d'erreur C est effectué en formant deux syndromes par T * 35 l'opération arithmétique H V Quand les deux syndromes sont 0, cela veut dire qu'aucune erreur n'est détectée et dans les autres cas, cela veut dire que des erreurs sont détectées Le code de correction d'erreurs C 1 est de par sa nature le code dans lequel une seule erreur peut être corrigée et des erreurs doubles ou multiples peuvent être détectées. De plus, 128 blocs sont divisés en 32 sections consistant chacune en quatre blocs et la séquence codée du code de correction d'erreurs C 2 est formée par 32 symboles extraits de chaque 4 blocs Ce code de correction d'erreurs C 2 est le code Reed Solomon sur GF ( 28) de ( 32,24) et 8 symboles de code de contrôle sont formés en ce qui concerne un total de 24 symboles des blocs pour un bloc sur quatre (par exemple les adresses deblocs " 16 " ', 2011, "'24 " 1104 ", " 108 ") parmi les 96 blocs ayant des adresses " 16 " à " 111 "o Ces symboles de codes de contrôle sont disposés aux adresses d'un bloc sur quatre (par exemple les adresses de blocs IQ 11411, " 811, 8 " 12 ", " 112 " 116 " 1, " 11120 " 11, " 11124 " 1). Autrement dit, l'entrelacement de quatre blocs est effectué concernant le code de correction d'erreurs C 2 et les symboles de code de contrôle du code de correction d'erreurs C 2 se situent dans 32 blocs et dans les adresses " O " à " 15 " et '" 112 " à " 127 " Mais les symboles de codes de contrôle du code de détection d'erreurs C 1 concernant ces symboles de code de contrôle sont disposés aux adresses 30 et 31 dans le bloc. Le code-de correction d'erreur C 2 est le code dans lequel une erreur quadruple peut être corrigée et, lorsqu'une correction par effacement est effectuée en utilisant un indicateur, une erreur octuple peut être corrigée Un exemple de la matrice H du code de correction d'erreur C 2 est représenté ci-après: 1 1 1 1 1 1 1 29 ci 2827 c d 2 i 1 26 4 2 9 6 3 H -k 12 ç 84 1 10 5 18 12 6 1 21 14 7 l k 1 De cette manière, les codes C et C ont la i 2 même longueur de code de 32 symboles ce qui permet de simplifier les circuits En outre, au décodage, la détection d'erreurs est effectuée simplement en utilisant le code de correction d'erreur C 1; par ailleurs, quand des erreurs sont détectées, un indicateur est positionné dans sa séquence codée et la correction d'erreur est ensuite effectuée en utilisant le code de correction d'erreur C 2 Cette correction d'erreur est effectuée par rapport à chacune des adresses O à 29 dans le bloc de sorte que les opérations de décodage sont faites fois. Les figures 7 A et 7 B montrent un autre exemple d'une constitution de code de données à enre- gistrer dans un segment Dans cet exemple représenté sur les figures 7 A, 7 B, les données de son modulées en impulsions codées et les symboles de parité concernant ces données sont disposées en 48 blocs d'adresses " 10 " 1 à 471 " parmi 128 blocs comme le montre la figure 7 A et les symboles de parité Q du code de correction d'erreurs C 2 ainsi que les symboles de parité P-du code de correction d'erreurs C 1 concernant ces données sont disposés en 32 blocs d'adresses " 48 " à " 79 " comme le montre la figure 7 B, tandis que les données de son modulées en impulsions codées et les symboles de parité qui les concernent sont disposés en 48 blocs aux adresses " 80 " à " 127 " Les symboles d'ordre pair et les symboles d'ordre impair sont disposés collectivement dans ces deux sections de 48 blocs et sont entrelacés en fonction de l'ordre indiqué par les suffixes. Un codage de correction d'erreur similaire à celui du mode de réalisation décrit ci-dessus est effectué pour les symboles qui ont été disposés comme le montrent les figures 7 A, 7 B Autrement dit, la séquence codée C 2 est établie de manière que les symboles, à un symbole sur quatre parmi ceux qui sont disposés dans la direction horizontale soient extraits. Quatre symboles de parité Q sont produits concernant ces 12 symboles et sont formés continuellement pour la séqjuence codée à une séquence sur quatre respectivement. Il en résulte que la matrice ayant 64 blocs d'un côté ( 48 données + 16 parités), c'est-à-dire 128 blocs au total est formée. En outre, par exemple, la séquence codée dont seules les données de son du canal de gauche ou seules les &onnées de son du canal de droite sont extraites séquentiellement par rapport aux deux blocs des posi- tions de gauche est formée Ainsi, chaque paire de symboles de parités P 10, Pll, P 20 et P 21, sont produites respectivement en ce qui concerne les 30 symboles respec- tifs Ces symboles sont introduits dans les positions représentées Un symbole de parité sur 4 parmi ces symboles de parite'en plus des parties des symboles de parité Q sont produits séquentiellement pour deux blocs. De cette manière, le traitement de détection d'erreurs par la parité de 1216 symboles est effectué par rapport aux données de 2880 symboles, puis la transmission est effectuée en utilisant 4096 symboles comme une trame dans l'ensemble. Selon l'invention, des codes de détection d'erreur, par exemple des codes CRC peuvent être utilisés comme codes de correction d'erreur C 1 au lieu des codes sur GF ( 2 b) comme le code Reed Solomon ou autre. De plus, non seulement la détection d'erreurs mais également la correction d'erreurs peuvent se faire par le code de correction d'erreurs C 1, Ce code de correction d'erreurs Cl peut être entrelacé de manière à exister dans plusieurs blocs, sauf deux Cet entrela- cement permet de réduire les cas dans lesquels la correc- tion d'erreurs devient impossible lorsqu'elle est effectuée. En outre, l'invention peut être appliquée au cas ou d'autres informations numériques comme un signal vidéo numérique et autres, ainsi que des signaux numériques de son sont transmis Il est évident que l'invention peut aussi s'appliquer au cas d'utilisation d'un appareil d'enregistrement sur disque magnétique similaire, autre qu'un appareil d'enregistrement du type à tête tournante. Selon l'invention, étant donné que l'entre- lacement de plusieurs blocs est effectué en ce qui concerne le premier code de détection d'erreurs, il est possible de détecter de façon certaine que les données d'un bloc ont été écrites en mémoire à une fausse adresse et il est possible d'éviter l'erreur d'entrela- cement tel que le décodage du second code de correction d'erreurs soit faux En outre, l'indicateur par le premier code de détection d'erreurs ne diffère pas pour chaque séquence codée du second code de correction d'erreurs et il n'a que plusieurs configurations (le nombre des blocs dans lesquels le premier code de détection d'erreurs existe); il est donc possible d'effectuer facilement une correction par effacement en utilisant un indicateur. REVENDICATIONS 1 Procédé de codage pour la correction d'erreurs, par lequel des données de redondance pour la détection d'erreurs ou la correction d'erreurs sont additionnées concernant chacune d'une direction et d'une autre direction de données d'informations numériques dans lesquelles plusieurs blocs consistant chacun en plusieurs symboles sont disposés, procédé caractérisé en ce qu'il consiste essentiellement à permettre qu'une séquence codés d'au moins un premier code (C 1) de détection d'erreurs détectable qui est appliqué audit codage dans ladite une direction, existe dans plusieurs blocs parmi lesdits plusieurs blocs, à former une séquence codée d'un second code (C 2) de correction d'erreur dans ladite autre direction par lesdits plusieurs symboles qui sont inclus respectivement dans différentes-séquences codées desdits premiers codes de détection d'erreur, et à transmettre séquentiellement ( 15,16,17) les blocs qui sont constitués par les symboles desdites données d'informations numériques et des données de redondance dudit premier code de détection d'erreurs et les blocs qui sont constitués par les données de redondance dudit second code de correction d'erreurs et les données de redondance dudit premier code de détection d'erreurs. 2 Procédé selon la revendication 1, carac- térisé en ce que ledit premier code de détection d'erreurs est constitué par des codes dont la correction d'erreurs est également possible. 3 Procédé selon la revendication 2, carac- térisé en ce que ledit premier code de détection d'erreurs comporte plusieurs symboles de contrôle d'erreurs (P,Q). 4 Procédé selon la revendication 1, carac- térisé en ce que lesdits blocs sont constitués par des blocs d'un premier type comprenant seulement les uns des symboles de données d'informations numériques comportant des numéros pairs et des symboles de données d'informations numériques portant des numéros impairs, les blocs d'un second type comprenant seulement les autres desdits symboles de données d'informations nume- riques portant des numéros pairs et impairs, et les blocs comprenant ledit second code de correction d'erreurs produit à partir des symboles de données d'informations numériques qui sont inclus dans lesdits blocs du premier et du second types. Procédé selon la revendication 4, carac- térisé en ce que lesdits blocs dudit premier type et les blocs dudit second type sont respectivement émis individuellement. 6 Procédé selon la revendication 5, carac- térisé en ce que les blocs qui contiennent ledit second code de correction d'erreurs produit à partir desdits blocs du premier type sont transmis avant lesdits blocs du premier type, et les blocs qui contiennent ledit second bloc de correction d'erreurs produit à partir desdits blocs du second type sont transmis après lesdits blocs du second type - 7 Procédé selon la revendication 5, carac- térisé en ce que lesdits blocs qui contiennent ledit second code de correction d'erreurs produit à partir desdits blocs du premier type sont transmis après lesdits blocs du premier type et les blocs qui contiennent ledit second code de correction d'erreurs produit à partir des blocs du second type sont transmis avant lesdits blocs du second type.