FR 2545670 A1 19841109 FR 8307438 A 19830504 1 2 545670 La présente invention concerne un multiple- xeur, un démultiplexeur et un équipement de multiple- xage-démultiplexage à trames reconfigurables. La numérisation des réseaux de transmission nécessite l'utilisation d'équipements de multiplexa- ge-démultiplexage numérique assurant le regroupement d'un certain nombre de canaux d'informations de base dans un canal unique de transmission à plus haut dé- bit La diversité des équipements de multiplexage de par le monde ne cesse de croître compte tenu du nombre important de débits de base normalisés ou en cours de normalisation (données, codage de la parole, codage des images, etc), des différents niveaux hiérarchi- ques normalisés avec standards européen et américain, et enfin des différents types de multiplexage exis- tants, tels que le multiplexage synchrone, le multi- plexage avec justification positive ou le multiplexage avec justification positive-négative. La réalisation d'un équipement de multiple- xage nécessite le plus souvent la définition et le développement d'un certain nombre de composants spéci- fiques à haute intégration ne pouvant généralement pas être utilisés avantageusement dans d'autres équipe- ments de même technologie Cette méthodologie entraîne une multiplication des études de composants, et donc des coûts élevés d'achat et de maintenance, en parti- culier pour des matériels fabriqués en petite série. Par ailleurs, compte tenu de la complexité croissante des réseaux de télécommunications, il de- vient primordial, lors de l'étude d'un équipement de multiplexage, de concevoir des fonctions d'exploita- tion approfondies, une surveillance constante de la qualité de la transmission, et une localisation préci- se et efficace des organes de l'équipement de multi- plexage en défaut Ces fonctions d'exploitation sont généralement réalisées à l'aide de circuits à micro- processeurs Ce mode de réalisation n'utilise en fait qu'une très faible partie des possibilités techniques des circuits à microprocesseurs et entraîne un co Gt généralement élevé comparé à la fonction réalisée. On pourra se reporter à l'ouvrage "Transport et traitement de l'information dans les réseaux et systèmes téléinformatiques", DUNOD, 1979, par 13 C C MACCHI et J F GUILBERT, et plus particulière- ment aux pages 115 à 141 pour une présentation des multiplexeurs et aux pages 371 à 375 pour une présen- tation de multiplexeurs intelligents appelés concen- trateurs. Un objectif de la présente invention est de procurer un équipement de multiplexage universel quant au débit des canaux composants et du canal résultant. Ceci est obtenu par une paramétrisation de la structu- re de la trame qui est ainsi adaptée aux débits de ces canaux. De manière plus précise, l'invention a pour objet un multiplexeur à trame reconfigurable, ladite trame comprenant un mot de verrouillage de trame, des blocs de données et un bloc de service, ledit multi- plexeur comprenant: un multiplexeur synchrone recevant sur N entrées un nombre N de canaux à bas débit de débits quelconques et délivrant sur un canal de sortie un signal multi- plexé, un moyen d'insertion d'un mot de verrouillage de trame situé en aval du multiplexeur synchrone, une base de temps délivrant des signaux d'horloge et de synchronisation au multiplexeur synchrone et au moyen d'insertion d'un mot de verrouillage de trame, un moyen de surveillance pour surveiller l'état des voies composantes et l'état du multiplexeur à trame reconfigurable, 3 2545670 un moyen de gestion de la transmission appliquant un signal sur une entrée du multiplexeur synchrone, le- dit signal occupant le bloc de service dans la tra- me, un microprocesseur muni de mémoire vive et de mémoi- re morte, relié au moyen de surveillance, au moyen d'insertion du mot de verrouillage de trame, à la base de temps et au moyen de gestion de la transmis- sion, un interface utilisateur relié au microprocesseur, caractérisé en ce que la base de temps comprend: une base de temps rapide, un commutateur à deux entrées et deux sorties, le microprocesseur étant relié à une entrée dudit com- mutateur, la base de temps rapide à l'autre entrée dudit commutateur, ledit commutateur ayant en outre une entrée de commande gérée par le microprocesseur pour permuter ses sorties, deux moyens de mémorisation adressés chacun par une sortie du commutateur, le moyen de mémorisation adressé par la base de temps rapide au travers du commutateur contenant la configuration de trame ac- tuelle et étant accédé en lecture, le moyen de mémo- risation adressé par le microprocesseur au travers du commutateur étant accédé en écriture pour mémori- ser une nouvelle configuration de trame, un moyen d'élaboration des signaux d'horloge et de synchronisation recevant en entrée le contenu du moyen de mémorisation lu par la base de temps rapi- de. Par configuration de trame actuelle, on en- tend la structure de la trame effectivement émise Les signaux de synchronisation émis par le moyen de syn- chronisation peuvent servir à indiquer des bits de justification, des autorisations de justification ou 4 2545670 autres Le multiplexeur à trame reconfigurable décrit fonctionne donc aussi bien avec des canaux synchrones que plésiochrones. L'invention a également pour objet un démul- tiplexeur à trame reconfigurable, ladite trame compre- nant un mot de verrouillage de trame, des blocs de données et un bloc de service, ledit démultiplexeur comprenant un démultiplexeur synchrone recevant en entrée un signal multiplexé et délivrant en sortie N signaux composants et un signal auxiliaire, un moyen de recherche du mot de verrouillage de tra- me, une base de temps délivrant des signaux d'horloge et de synchronisation au démultiplexeur synchrone et au moyen de recherche du mot de verrouillage de trame, un moyen de gestion de la transmission recevant en entrée le signal auxiliaire du démultiplexeur syn- chrone, un microprocesseur muni de mémoire vive et de mémoi- re morte, relié au moyen de recherche du mot de ver- rouillage de trame, à la base de temps et au moyen de gestion de la transmission, un interface utilisateur relié au microprocesseur, caractérisé en ce que la base de temps comprend: une base de temps rapide, un commutateur à deux entrées et deux sorties, le microprocesseur étant relié à une entrée dudit com- mutateur, la base de temps rapide à l'autre entrée dudit commutateur, ledit commutateur ayant en outre une entrée de commande gérée par le microprocesseur pour permuter les sorties, deux moyens de mémorisation adressés chacun par une sortie du commutateur, le moyen de mémorisation adressé par la base de temps rapide au travers du 2545670 commutateur contenant la configuration de trame ac- tuelle et étant accédée en lecture, le moyen de mé- morisation adressé par le microprocesseur au travers du commutateur étant accédé en écriture pour mémori- ser une nouvelle configuration de trame, un moyen d'élaboration des signaux d'horloge et de synchronisation recevant en entrée le contenu du moyen de mémorisation lu par la base- de temps rapi- de. L'invention a enfin pour objet un ensemble de multiplexagedémultiplexage à trame reconfigurable comprenant un multiplexeur conforme à la description ci-dessus, un démultiplexeur conforme à la description ci-dessus, le microprocesseur et l'interface utilisa- teur étant uniques et communs au multiplexeur et au démultiplexeur. Selon un mode de réalisation préférée dans chaque dispositif selon l'invention, chaque moyen de mémorisation est une mémoire vive. Selon une caractéristique secondaire, dans chaque dispositif selon l'invention, les moyens de mé- morisation sont identiques. Les caractéristiques et avantages de lein- vention ressortiront mieux de la description qui va suivre, donnée à titre illustratif mais non limitatif, en référence aux dessins annexés dans lesquels: la figure 1 représente schématiquement la structure connue d'un équipement de multiplexages la figure 2 représente une structure de trame réalisée avec le multiplexeur de l'invention, la figure 3 représente un dessin schémati- que d'un mode de réalisation d'un multiplexeur selon l'invention, la figure 4 représente un dessin schémati- que détaillé de la base de temps conforme à linven- tion utilisée dans le multiplexeur de la figure précé- dente, la figure 5 est un chronogramme montrant les signaux d'horloges engendrés par la base de temps pour constituer la trame, la figure 6 représente un dessin schémati- que d'un démultiplexeur selon l'invention, la figure 7 représente un dessin schémati- que d'un ensemble de multiplexage-démultiplexage se- lon l'invention-, la figure 8 montre un exemple d'applica- tion d'un multiplexeur selon l'invention utilisé dans le domaine de la numérisation du réseau local, la figure 9 montre un exemple d'applica- tion d'un multiplexeur et d'un démultiplexeur selon l'invention,utilisé dans le domaine de la vidéocommu- nication. Un équipement de multiplexage peut être dé- coupé fonctionnellement en trois parties, comme on l'a représenté sur la figure 1 Un tel équipement comprend un multiplexeur-2 relié aux canaux de transmission bas débit par des interfaces d'adaptation bas débit 4 et relié au canal de transmission haut débit par un in- terface d'adaptation haut débit 6 L'interface bas dé- bit 4 est spécifique au type de câble et au code uti- lisé. Pour adapter au multiplexeur 2 le signal reçu d'un canal bas débit, l'interface 4 comprend de façon classique une partie émission et une partie ré- ception La partie émission comprend dans le cas de multiplexage synchrone des moyens pour rechercher le mot de verrouillage de trame dans le signal T 1 et une mémoire tampon pour mémoriser les données extraites de cette trame Ces données sont ensuite lues par le mul- tiplexeur 2 à l'aide d'un signal d'horloge émis par ce multiplexeur De manière symétrique, la partie récep- tion de cet interface 4 comprend une mémoire tampon pour recevoir les données issues du multiplexeur et un moyen pour envoyer sous forme de trame R 1 les données recueillies dans cette mémoire tampon. Dans le cas du multiplexage de signaux plé- siochrones, l'interface 4 comporte à l'émission un dispositif de synchronisation par la méthode dite de la justification positive ou positive-négative et en réception un dispositif de désynchronisation. Les connexions entre le multiplexeur 2 et chaque interface 4 comprennent notamment un canal de données pour transmettre les données de l'interface 4 au multiplexeur 2, le débit de ces données étant ryth- mé par un signal d'horloge transmis du multiplexeur 2 à l'interface 4, un canal de donnée pour transmettre les données du multiplexeur 2 à l'interface 4, le dé- bit de ces données étant rythmé par un autre signal d'horloge transmis du multiplexeur 2 à l'interface 4. D'autres connexions pour véhiculer des signaux de syn- chronisation, de présence signal ou d'alarmes exis- tent Dans les équipements de multiplexage connus, les multiplexeurs 2 reçoivent sur les canaux à bas débit ou sur le canal à haut débit, des signaux dont le débit est fixe par construction, ces signaux pouvant d'ailleurs être de débits différents selon les canaux. Le multiplexeur selon l'invention apporte une plus grande souplesse aux équipements de multiple- xage En effet, dans un multiplexeur selon l'inven- tion, le débit des canaux à bas débit et du canal à haut débit, ne sont pas fixés par construction mais sont paramétrables Cette paramétrisation peut être effectuée automatiquement si chacun des canaux véhicu- le un signal d'horloge en même temps que son signal de données Cette paramétrisation peut être aussi effec- tuée directement par l'utilisateur. On a représenté sur la figure 2, une struc- ture de trame obtenue avec un multiplexeur selon l'in- vention Cette trame est, de façon classique, consti- tuée d'un mot de verrouillage de trame suivi de blocs de données et d'un bloc de service Dans le cas de la figure, le bloc de service BS est unique et est placé à la fin de la trame Le débit et la position de ce bloc de service sont choisis par l'utilisateur Ce bloc de service véhicule des informations pour gérer la transmission de la trame ainsi que des informations d'exploitation d'alarme, surveillance vers l'équipe- ment distant Ces informations sont par exemple du type procédure HDLC (High Level Data Link control). Outre le système de détection d'erreurs performant incorporé dans cette procédure, le choix d'une procé- dure HDLC permet d'utiliser en partie, le multiple- xeur-démultiplexeur à trame reconfigurable dans des applications de multiplexage stat Istique de trame HDLC. Le bloc de service devient un bloc de données HDLC provenant du multiplexage statistique de données HDLC des canaux bas débits On peut citer comme application la numérisation du réseau local au débit de 144 kbit/s. La zone réservée aux données est découpée en blocs K 1, K 2, KN de longueurs identiques La lon- gueur de ces blocs de données est définie par l'utili- sateur, et peut être comprise par exemple entre 1 et éléments binaires Ces blocs de données vont être remplis par des paquets de données M 1, M 2, M 3, etc provenant des canaux à bas débit de débits quelcon- ques La longueur de ces paquets peut également être programmée par l'utilisateur Cette longueur est quel- conque mais il apparaît clairement que le taux de rem- plissage dans la trame est maximum si la longueur de chaque paquet est un multiple de la longueur des blocs de données Si tel n'est pas le cas, et ceci peut notamment être dû au débit particulier d'un canal bas débit, il apparaît une perte telle que d dans la tra- me. L'allocation des blocs de données aux pa- quets de données peut se faire de manière dynamique ou- statique selon la programmation du multiplexeur Lors- qu'un canal bas débit ne transmet pas de données, on peut insérer dans la trame un paquet de données, cor- respondant à ce canal, constitué de données de rem- plissage On peut également choisir de ne pas insérer de paquets concernant ce canal Ce dernier cas est intéressant puisqu'il permet d'optimiser le débit ré- sultant en ne transmettant les données que des canaux effectivement actifs Ce mode de fonctionnement est dit "mode concentrateur" On voit donc que la structu- re de la trame est affectée notamment par l'insertion ou l'extraction d'un canal à bas débit Cette trame est obtenue par un multiplexeur à trame reconfigurable selon l'invention, décrit à la figure 3. Le multiplexeur à trame reconfigurable re- ' présenté sur cette figure comprend un multiplexeur synchrone 8 qui reçoit sur N entrées des signaux de données Dem 1 Dem N provenant de N canaux à bas débit provenant de l'interface 5 symbolisant l'ensemble des interfaces bas débit Le multiplexeur synchrone 8 re- çoit également sur une autre entrée un signal Dem T délivré par un moyen 10 de gestion de la transmission. Les informations de gestion de la transmission quali- fient la structure de trame adoptée, c'est-à-dire les numéros et débits des voies composantes dont les don- nées utilisent les blocs Ki, o l'ai_ de ce multiplexeur, ce qui détermine l'ordre dans le- quel les paquets de données figurent dans la trame La base de temps 12 émet enfin un signal d'horloge Hem TR vers un moyen 14 d'insertion d'un mot de verrouillage de trame situé, sur la figure, en aval du multiplexeur synchrone 8 et un signal 1 TX, signal d'horloge dont la fréquence est égale au débit du signal DTX de données multiplexées émis vers l'interface haut débit 6 La structure du mot de verrouillage de trame (longueur et contenu binaire est définie par programmation de quelques paramètres de manière à s'adapter aisément à n'importe quelle structure de trame normalisée ou non Il est bien connu de l'homme de l'art que l'insertion du mot de verrouillage de trame peut également être réalisé avant le multiplexage des données, une frac- tion du mot de verrouillage de trame pouvant alors être insérée dans chaque canal bas débit De manière générale, on ne sort pas du domaine de l'invention en utilisant tout moyen d'insertion de verrouillage de trame connu. Le multiplexeur à trame reconfigurable com- prend également un moyen de surveillance 16 pour sur- veiller l'état des canaux à bas débit et l'état du multiplexeur à trame reconfigurable Ce moyen de sur- veillance 16 émet vers les canaux à bas débit des si- gnaux de surveillance de ces canaux pour surveiller la perte de mots de synchronisation, des manques de si- gnaux, la mesure du taux de justification Il reçoit des interfaces bas débit des signaux tels que présence il de chaque canal, présence de signal sur chaque canal, mesure du débit du signal de chaque canal, lecture des alarmes Il contrôle également le multiplexeur à trame reconfigurable par la mesure des fréquences des horlo- ges Hem 1, Hem, la mesure des fréquences des si- gnaux de synchronisation, par un programme d'auto-sur- veillance du microprocesseur,par un "chien de garde", par un programme de surveillance distant-local (avec la trame HDLC) Le signal de présence de signal est notamment utilisé en mode concentrateur pour détermi- ner la présence dans la trame du canal bas débit cor- respondant L'ensemble du multiplexeur à trame recon- f igurable est piloté par un microprocesseur 18 comman- dant le moyen 10 de gestion de la transmission, la base de temps 12, le moyen 14 d'insertion ou de ver- rouillage de trame, et communiquant avec le moyen de surveillance 16 et un interface utilisateur 19. La trame est configurée par la base de temps 12 En particulier, les signaux d'horloge Hem 1 Hem N, Hem T et Hem TR valident respectivement les si- gnaux Demi, Dem N, Dem T et le mot de verrouillage de trame Les signaux d'horloge précités déterminent éga- lement la longueur des mots ou-paquets de données dont la trame est composée L'ordre dans lequel ces mots sont présents dans la trame est quant à lui déterminé par les signaux de commande appliqués par la base de temps 12 sur une entrée de commande du multiplexeur synchrone 8 Lorsque l'on désire modifier la trame, par exemple en mode concentrateur si l'utilisateur d'un canal à bas débit se déconnecte, il faut modifier certains signaux d'horloge et de commande issus de la base de temps 12 La structure de la base de temps 12 représentée schématiquement sur la figure 4 permet de comprendre comment l'on peut modifier la trame. La base de temps 12 comprend une base de temps rapide 20 qui délivre le signal d'horloge HTX - 25 '45670 dont la fréquence correspond au débit du signal multi- plexé Cette base de temps rapide 20 est également connectée sur l'une des entrées d'un commutateur 22 à deux entrées et deux sorties Le bus d'adresses BA du microprocesseur 18 est relié a l'autre entrée du commutateur 22 Chacune des sorties de ce commutateur 22 est reliée à une mémoire vive 24 a et 24 b par des liai- sons permettant d'adresser ces mémoires vives Par ailleurs, le bus de données BD du microprocesseur 18 est relié à chacune des mémoires vives 24 a et-24 b. C'est dans ces deux mémoires vives que sont codées les configurations de trame L'une des mémoi- res, par exemple la mémoire vive 24 a, contient la con-. figuration de trame actuelle, c'est-à-dire utilisée au temps considéré et l'autre mémoire vive 24 b, contient une future configuration de trame Le commutateur 22 est positionné de telle sorte que la base de temps rapide 20 lise la mémoire contenant la configuration de trame actuelle pour engendrer les signaux d'horloge qui permettront d'élaborer cette trame Pendant ce temps, le microprocesseur 18 relié à l'autre mémoire vive, écrit dans cette mémoire des données correspon- dant à une nouvelle configuration de trame. Les données lues par la base de temps 20 dans la mémoire contenant la configuration actuelle, sont mises en forme par un moyen 26 qui délivre des signaux au multiplexeur synchrone 8 d'une part et à un moyen 28 d'élaboration des signaux d'horloge d'autre part Les signaux délivrés au multiplexeur synchrone 8 sont les signaux de commande qui permettent de relier une voie d'entrée du multiplexeur synchrone 8 à sa voie de sortie La structure du moyen d'élaboration 28 des signaux d'horloge dépend bien sûr de la manière dont la configuration de trame est mémorisée dans les mémoires vives A titre d'exemple, on va décrire un moyen d'élaboration 28 comprenant un décodeur en rela- tion avec une forme particulière de codage de la con- figuration de trame dans les mémoires vives. Chaque mémoire vive contient au moins LT mots de p éléments binaires chacun o LT est la lon- gueur maximale de la trame et p est telle que 2 P est supérieur ou égal au nombre N de canaux à bas débit. * Chacun des mots de la mémoire vive correspondant à la configuration actuelle va être lu successivement par la base de temps rapide Chacun de ces mots est appli- qué à l'entrée du moyen d'élaboration 28 et engendre une impulsion sur l'un des signaux d'horloge qui cor- respond à l'un des éléments binaires de la trame Par exemple, si la trame a un mot de verrouillage de trame de longueur 1 éléments binaires, les 1 premiers mots de la mémoire vive lus par la base de temps, rapide 20 et appliqués sur les entrées du moyen d'élaboration 28 se traduisent en sortie de ce moyen d'élaboration 28 et après mise en forme par un moyen 30, par un signal d'horloge Hem R comprenant 1 impulsions successives qui valident les 1 éléments binaires du mot de ver- rouillage de trame dans la trame Le moyen d'élabora- tion 28 comprend donc en entrée un décodeur à ú en- trées et N sorties Il peut comprendre après ce déco- deur d'autres moyens pour réaliser des signaux de syn- chronisation à partir des signaux d'horloge élaborés. Parmi ceux-ci, le signal de synchronisation en trame SLT est appliqué sur une entrée de la base de temps rapide 20 Ce signal dépend de la longueur de la trame qui est choisie par l'exploitant. Pendant que la base de temps rapide 20 lit une des mémoires vives pour engendrer des signaux d'horloge qui permettent d'émettre une trame, le mi- croprocesseur 18, s'il y a lieu de modifier la confi- guration de la trame, chargera dans l'autre mémoire vive au moyen de son bus de données BD une nouvelle configuration de trame Cette configuration pourra différer de la configuration actuelle par la position dans la trame des mots de données correspondant à cha- que canal à bas débit, éventuellement la longueur de la trame LT, la longueur des blocs de données K 1 KN' Cet équipement de multiplexage-démultiple- xage peut donc engendrer n'importe quelle trame à structure fixe (trames normalisées) ou une trame re- configurable dans les modes de fonctionnement multi- plexeur ou concentrateur, ou les deux à la fois, cer- tains canaux bas débits pouvant être multiplexés tem- porellement, d'autres concentrés, au choix de lutili- sateur. On a représenté sur la figure 5, un exemple de quelques signaux d'horloge engendrés par la base de temps 12 de la figure précédente La trame est symbo- lisée par une succession de blocs comprenant un mot de verrouillage de trame MVT, un mot M 3 correspondant à des données venant du canal à bas débit n O 3, un mot M., un mot M 1 Pendant la période de temps pendant laquelle le signal d'horloge Rem TR délivre des impul- sions, le mot de verrouillage de trame est émis sur la ligne multiplexée en synchronisme avec ces impulsions. De même, le mot M 3 est émis en synchronisme avec les impulsions du signal d'horloge Hem 3 Les autres mots M 5 et M 1 sont émis de la même manière. On a décrit, en référence aux figures 3 et 4, un multiplexeur à trame reconfigurable selon l'in- vention Il est clair que la base de temps, décrite en référence à la figure 4, utilisée dans le multiplexeur et permettant la reconfiguration de la trame peut éga- lement être utilisée dans un démultiplexeur à trame reconfigurable La figure 6 représente un schéma d'un tel démultiplexeur La structure de ce démultiplexeur est identique à celle du multiplexeur décrite en réfé- rence aux figures précédentes. Ce démultiplexeur comprend un microproces- seur 18 communiquant avec un moyen de surveillance 16 et un interface utilisateur 19 Ce microprocesseur 18 est également relié à un moyen 32 de détection et re- connaissance d'un mot de verrouillage de trame, à une base de temps et à un moyen 36 de gestion de la trans- mission Le démultiplexeur à trame reconfigurable com- prend enfin un démultiplexeur synchrone 34 recevant en entrée un signal multiplexé Dre et délivrant des si- gnaux composants extraits de cette trame Dre 1 Dre N et Dre Les N premiers signaux récités sont recueil- lis par l'interface 5 Chacun de ces signaux corres- pond à un canal à bas débit Le dernier signal précité Dre T est appliqué à l'entrée du moyen 36 de gestion de la transmission La commutation du signal multiplexé Dre TX présent en entrée du démultiplexeur synchrone 34 sur l'une des sorties précitées se fait par des en- trées de commande gérées par la base de temps 38 Cet- te base de temps 38 délivre également des signaux d'horloge Hrel Hre N dont les fréquences sont res- pectivement égales au débit des signaux Dre, Drel. Ces signaux d'horloge sont également appliqués à l'en- trée de l'interface à bas débit 5 La base de temps 38 émet également un signal Hre T appliqué à l'entrée du moyen 36 de gestion de la transmission et dont la fré- quence est égale au débit du signal Dre T La synchro- nisation de la base de temps 38 est réalisée par un signal issu du moyen 32 de détection et de reconnais- sance du mot de verrouillage de trame Le moyen de surveillance 16 qui échange des informations avec l'interface à bas débit 5 d'une part et avec le micro- processeur 18 d'autre part, est identique à celui dé- crit dans le multiplexeur à trame reconfigurable de la figure 3. Comme dans le multiplexeur à trame reconfi- gurable, le microprocesseur 18 a notamment pour r 8 le de coder dans une mémoire vive contenue dans la base de temps une nouvelle configuration de trame, la con- figuration de trame actuelle étant codée dans une au- tre mémoire vive de cette même base de temps 38 et étant lue par une base de temps rapide. On a représenté sur la figure 7, un ensemble de multiplexage-démultiplexage à trame reconfigura- ble Cet ensemble peut être découpé fonctionnellement en deux parties: un multiplexeur à trame reconfigura- ble identique à celui représenté sur la figure 3 et un démultiplexeur à trame reconfigurable identique à celui représenté sur la figure 6 Certains des cir- cuits tels que le microprocesseur 18, l'interface uti- lisateur 20 et le moyen de surveillance 16 sont com- muns aux deux parties On ne reprendra pas le détail de la description de cette figure qui se déduit aisé- ment des figures 3 et 6, chacune des bases de temps 12 et 38 commandant l'une le multiplexeur synchrone 8 et l'autre le démultiplexeur synchrone 34, a une structu- re identique à la base de temps représentée sur la figure 4. La figure 8 représente un exemple d'utilisa- tion de deux ensembles de multiplexage-démultiplexage à trame reconfigurable, dans le cadre de la numérisa- tion du réseau local Les canaux composants ont des débits normalisés Par exemple, un canal transmettant des données vers un moyen 40 a un débit de 64 kbit/s, un canal relié à un téléphone 42 et transportant un signal analogique codé et une signalisation a un débit de 72 kbit/s, des canaux reliés à des terminaux d'abonnés 44 et 46 ont des débits de 80 ou 144 kbit/s. Il peut aussi y avoir des moyens analogiques telsqu'un téléphone 39 dont l'information est codée directement dans l'équipement distant 48 Le débit résultant du signal émis par l'équipement distant 48 peut être de 704, 1544, 2048 kbit/s ou plus selon les canaux compo- sants connectés L'équipement local 50 gère la struc- ture de trame, les fonctions d'exploitation relatives à l'ensemble formé par la liaison haut débit, le mul- tiplexeur-démultiplexeur distant et les liaisons et régies d'abonnés distantes L'équipement local 50 transmet au moyen de blocs de données de service insé- rées dans la trame tout débit, vers l'équipement dis- tant 48, les caractéristiques de la structure de trame adoptée et éventuellement des informations d'exploi- tation Par l'intermédiaire de ces mêmes blocs de don- nées de service, l'équipement distant 48 informe dans l'autre sens l'équipement local 50 des caractéristi- ques des canaux bas débits connectés (débit, alarme, présence signal,). La figure 9 présente une application de mul- tiplexeur-démultiplexeur à trame reconfigurable dans le cadre de la distribution de canaux de télévision et de son haute fidélité codés numériquement Dans cet exemple, la liaison est unidirectionnelle Certains canaux Si, 54 de télévision ou de son haute fidéli- té sont multiplexés en permanence de manière à être commutés dans l'équipement distant 52 vers le ou les abonnés demandeurs Cet équipement distant comprend notamment un sous-ensemble de multiplexage 54 conforme à celui de la figure 6 et une unité de connexion mul- tipoint 56 D'autres programmes de télévision et de son haute fidélité, issus d'un moyen 55 et choisis par certains abonnés, peuvent être concentrés dans la tra- me haut débit par le moyen 60 conforme au multi- plexeur-concentrateur de la figure 3, puis commutés dans l'équipement distant 52 Les débits en présence peuvent atteindre le gigabit par seconde. Dans cet exemple, l'équipement local 58 re- çoit une commande externe 62 résultant des signalisa- tions des différents abonnés L'équipement local 58 transmet à l'équipement distant 52, à l'aide des blocs de données de service insérés dans la trame haut dé- bit, les caractéristiques de la structure de trame adoptée ainsi que les ordres de commutation à effec- tuer. REVENDICATIONS 1 Multiplexeur à trame reconfigurable, la- dite trame comprenant un mot de verrouillage de trame, des blocs de données et un bloc de service, ledit mul- tiplexeur comprenant: un multiplexeur synchrone ( 8) recevant sur N entrées un nombre N de canaux à bas débit de débits quelcon- ques et délivrant sur un canal de sortie un signal multiplexé, un moyen ( 14) d'insertion d'un mot de verrouillage de trame situé en aval du multiplexeur synchrone, une base de temps ( 12) délivrant des signaux d'hor- loge et de synchronisation au multiplexeur synchrone et au moyen d'insertion d'un mot de-verrouillage de trame, un moyen de surveillance ( 16) pour surveiller l'état des voies composantes et l'état du multiplexeur à trame reconfigurable, un moyen ( 10) de gestion de la transmission appli- quant un signal sur une entrée du multiplexeur syn- chrone, ledit signal occupant le bloc de service dans la trame, un microprocesseur ( 18) muni de mémoire vive et de mémoire morte, relié au moyen de surveillance, au moyen d'insertion du mot de verrouillage de trame, à la base de temps et au moyen de gestion de la trans- mission, un interface utilisateur ( 19) relié au microproces- seur, caractérisé en ce que la base de temps comprend une base de temps rapide ( 20), un commutateur ( 22) à deux entrées' et deux sorties, le microprocesseur ( 18) étant relié à une entrée du- dit commutateur, la base de -temps rapide ( 20) à l'autre entrée dudit commutateur, ledit commutateur ayant en outre une entrée de commande gérée par le microprocesseur ( 18) pour permuter ses sorties, deux moyens de mémorisation ( 24 a et 24 b) adressés chacun par une sortie du commutateur ( 22), le moyen de mémorisation adressé par la base de temps rapide ( 20) au travers du commutateur ( 22) contenant la configuration de trame actuelle et étant accédé en lecture, le moyen de mémorisation adressé par le mi- croprocesseur ( 18) au travers du commutateur ( 22) étant accédé en écriture pour mémoriser une nouvelle configuration de trame, un moyen ( 28) d'élaboration des signaux d'horloge et de synchronisation recevant en entrée le contenu du moyen de mémorisation lu par la base de temps rapi- de ( 20). 2 Multiplexeur selon la revendication 1, caractérisé en ce que chaque moyen de mémorisation est une mémoire vive. 3 Multiplexeur selon l'une quelconque des revendications 1 et 2, caractérisé en ce que les deux moyens de mémorisation sont identiques. 4 Multiplexeur selon l'une quelconque des revendications 1 à 3, caractérisé en ce que le moyen d'élaboration des signaux d'horloge et de synchronisa- tion comprend un décodeur recevant en entrée les mots mémorisés dans le moyen de mémorisation lu par la base de temps rapide. Démultiplexeur à trame reconfigurable, ladite trame comprenant un mot de verrouillage de tra- me, des blocs de données et un bloc de service, ledit multiplexeur comprenant: un démultiplexeur synchrone ( 34) recevant en entrée un signal multiplexé et délivrant en sortie N si- gnaux composants et un signal auxiliaire, un moyen ( 32) de recherche du mot de verrouillage de trame, une base de temps ( 38) délivrant des signaux d'hor- loge et de synchronisation au démultiplexeur syn- chrone ( 34) et au moyen ( 32) de recherche du mot de verrouillage de trame, un moyen ( 36) de gestion de la transmission recevant en entrée le signal auxiliaire du démultiplexeur synchrone ( 34), un microprocesseur ( 18) muni de mémoire vive et de mémoire morte, relié au moyen ( 32) de recherche du mot de verrouillage de trame, à la base de temps ( 38) et au moyen ( 36) de gestion de la transmission, un interface utilisateur ( 19) relié au microproces- seur ( 18), caractérisé en ce que la base de temps ( 38) comprend: une base de temps rapide ( 20), un commutateur ( 22) à deux entrées et deux sorties, le microprocesseur ( 18) étant relié à une entrée du- dit commutateur, la base de temps rapide ( 20) à l'autre entrée dudit commutateur, ledit commutateur ayant en outre une entrée de commande gérée par le microprocesseur ( 18) pour permuter les sortiesî deux moyens de mémorisation ( 24 a, 24 b) adressés cha- cun par une sortie du commutateur, le moyen de mnémo- risation adressé par la base de temps rapide ( 20) au travers du commutateur contenant la configuration de trame actuelle et étant accédée en lecture, le moyen de mémorisation adressé par le microprocesseur ( 18) au travers du commutateur étant accédé en écriture pour mémoriser une nouvelle configuration de trame, un moyen ( 28) d'élaboration des signaux d'horloge et de synchronisation recevant en entrée le contenu du moyen de mémorisation lu par la base de temps rapi- de. 6 Démultiplexeur selon la revendication 5, caractérisé en ce que chaque moyen de mémorisation est une mémoire vive. 7 Démultiplexeur selon l'une quelconque des revendications 5 et 6, caractérisé en ce que les deux moyens de mémorisation sont identiques. 8 Démultiplexeur selon l'une quelconque des revendications 5 à 7, caractérisé en ce que le moyen d'élaboration des signaux d'horloge et de syn- chronisation comprend un décodeur recevant en entrée les mots mémorisés dans le moyen de mémorisation lu par la base de temps rapide. 9 Ensemble de multiplexage-démultiplexage à trame reconfigurable comprenant un multiplexeur con- forme à la revendication 1,-un démultiplexeur conforme à la revendication 5, le microprocesseur et l'interfa- ce utilisateur étant uniques et communs au multi- plexeur et au démultiplexeur. Ensemble de multiplexage démultiplexage selon la revendication 9, caractérisé en ce que chaque moyen de mémorisation est une mémoire vive. 11 Ensemble de multiplexage-démultiplexage selon la revendication 10, caractérisé en ce que les deux moyens de mémorisation sont identiques. 12 Ensemble de multiplexage-démultiplexage selon l'une quelconque des revendications 10 et 11, caractérisé en ce que chaque moyen d'élaboration des signaux d'horloge et de synchronisation comprend un décodeur recevant en entrée les mots mémorisés dans le moyen de mémorisation lu par la base de temps rapide.