FR 2544537 A1 19841019 FR 8401269 A 19840127 La présente invention concerne une mémoire dynamique à accès direct ou aléatoire (mémoire DRAM). La mémoire DRAM utilise, comme cellule de mémoire, un circuit série qui est formé par un condensa- teur de stockage ou de mémorisation et par un transistor de commutation (transistor MISFET) Afin d'accroître la quantité d'information (le nombre de bits) et d'améliorer le temps d'accès, la tendance est d'accroître la densité d'intégration des mémoires DRAM Afin d'accroître la den- sité d'intégration d'une mémoire DRAM, le moyen le plus efficace consiste à réduire la zone d'occupation du con- densateur de stockage Cependant, la réduction de cette surface implique une réduction de la capacité du conden- sateur Malheureusement ceci entraîne un accroissement d'erreur temporaires imputable aux particules alpha (par- ticules y ment ou régénération. Plusieurs idées ont été proposées en vue de réduire la zone ou surface d'occupation du condensateur de stockage sans réduire la capacité de ce dernier Con- formément à l'une de ces idées, une mémoire DRAM compor- tant de nouveaux condensateurs de stockage\ (désigné sous le terme de "condensateurs en tranchée" ou "condensateurs ondulés"), dont les capacités sont formées non seulement à la surface d'un substrat semiconducteurs, mais égale- ment à l'intérieur de ce substrat semiconducteur, a été proposée dans la demande -de brevet déposée au Japon N O -53883 Les nouveaux condensateurs de stockaae sont formés de la manière suivante On forme chaque sillon (également désigné sous le terme de "gorge en U" ou "tranchée") dans une surface principale d'un substrat semiconducteur, on forme une pellicule isolante sur la surface à nu du substrat semiconducteur, à l'inté- rieur du sillon Ensuite, on forme une électrode du condensateur, recouvrant la pellicule isolante Ce con- Z 544537 densateur de type MIS est formé par le substrat semicon- ducteur, la pellicule isolante et l'électrode de conden- sateur situé à l'intérieur du sillon. L'auteur à la base de la présente invention a fabriqué la mémoire DRAM indiquée ci-dessus par tâton- nements et l'a étudié Il en résulte que cette étude a révélé les problèmes qui vont être décrits ci-après et qui se présentent dans le cadre d'une tentative supplé- mentaire visant à accroître la densité d'intégration de la mémoire DRAM. Le premier problème est l'étalement de la cou- che d'appauvrissement Dans le condensateur de stockage, une martie stockant lés charges servant d'information est la partie en forme de sillon à l'intérieur du substrat semiconducteur Dans le cas o l'on réduit plus encore la distance existant entre les condensateurs de mémorisation respectivement voisins afin d'accroître la densité d'inté- gration, les couches respectives d'appauvrissement, qui s'étendent à partir des parois latérales des sillons for- mant les condensateurs de stockage voisins, sont accou- plées les unes aux autres Lorsqu'il existe une différen- ce de potentiel entre les condensateurs de stockage voi- sins, les char Tes migrent depuis le condensateur possé- dant le potentiel le plus élevé jusqu'au condensateur possédant le condensateur le plus bas C'est-à-dire qu'il existe une fuite des charaes entre des condensateurs voi- sins Ceci conduit à l'inversion de l'information et, à son tour, à une réduction de la fiabilité Ce problème a gêné l'accroissement de la densité d'intégration de la mémoire DRAM. Le second problème est l'accroissement de l'influence des particules v densateur classique de stockage qui est plat, la struc- ture tridimensionnelle de ce condensateur basée sur la réalisation avec un sillon permet de mémoriser une densi- té plus importante de chargesà l'intérieur du substrat se- miconducteur Mais simultanément la structure est plus for- tement influencée par des porteurs minoritaires qui se dé- veloppent sous l'effet de la présence de particules D d'une surface principale du substrat semiconducteur de- vient plus importante, le degré de l'influence des por- teurs minoritaire augmente d'une manière plus nette Il est difficile d'obtenir une Quantité importante de cbar- ges suffisante pour nécliger l 'influence des porteur mino- ritairescréés par les particules M La raison en est que l'accroissement de la profondeur du sillon est limitée. Ce problème-a gêné l'accroissement de la fiabilité de la mémoire DRAM. Le troisième problème est la difficulté de l'obtention d'une forme plate Les dimensions du sillon suivant la direction de la largeur, aussitôt après qu'il ait été formé dans le substrat semiconducteur, est égale au moins approximativement à 1 micron, avec le niveau technique de fabrication Etant donné que l'épaississe- ment de l'électrode du condensateur est une cause de rup- ture d'une ligne de transmission de mots, le sillon ne peut pas être entièrement rempli par le matériau du l'électrode du condensateur et par le matériau de la - pellicule isolante Par conséquent il apparaît une dé- pression dans la partie supérieure du sillon Par con- séquent les lignes de transmission de mots et les li- gnes de transmission de bits, qui sont formées au-des- sus des sillons, sont sujettes à une rupture ainsi qu'à des disnersionsd'usinage dans la largeur du câblage, la longueur du câblage, etc Ceci est la cause des disper- sions des caractéristiques électriques des articles DRAM et de l'apparition d'articles non conformes. Un but de la présente invention est de four- 2544537 i nir une mémoire DRAM réalisée avec des condensateurs de stockage situés dans des sillons, et qui convient pour avoir une densité d'intégration accrue. Un autre but de la présente invention est d'empêcher le phénomène de fuite des charges entre des condensateurs de stockage voisins dans une mémoire DRAM, qui est réalisée avec les condensateurs de stockage placés dans des sillons. Un autre but de la présente invention est de réduire l'influence des porteurs minoritaires, créés par des particules O, sur les condensateurs de stockage dans une mémoire DRAI 4 aui est réalisée avec des condensa- teurs de stockage formés dans des sillons. Un autre but de la présente invention est d'empêcher un courant de fuite entre un condensateur de mémorisation et un substrat, de manière à prolonger la durée de rétention de l'information. Un autre but de la présente invention est d'empêcher l'apparition de dépressions au-dessus de sil- lons servant à la réalisation de condensateurs de stocka- ge dans une mémoire DRAM qui est réalisée avec des conden- sateurs de stockage placés dans les sillons. Les buts indiqués ci-dessus ainsi que d'au- tres buts de la présente invention et les caractéristiques nouvelles de cette dernière ressortiront à-l'évidence de la description qui va suivre. Les problèmes mentionnés ci-dessus sont réso- lus dans un dispositif de mémoire à semiconducteurs confor- me à l'inventionpar le fait que cette dernière comporte un substrat semiconducteur possédant une surface principale, des cellules de mémoire dont chacune est cons- tituée par un transistor MISFET et par un condensateur monté en série avec ce transistor MISFET, qui comporte une élec- trode de grille et deux régions de source ou de drain, tandis que le condensateur est constitué par une première couche conductrice,par une première pellicule isolante formée sur ladite première couche conductrice et par une seconde couche conductrice formée sur ladite première couche isolante, la première couche conductrice étant raccordée à l'une desdites régions de source ou de drain et étant disposée d'une manière indépendante Doirchaque condensateur de ladite cellule de mémoire, des sillons qui sont ménagés sur ladite sur- face principale dudit substrat semiconducteur au moyen d'une élimination partielle de ce dernier et qui sont prévus en correspondance avec lesdits condensateurs et dont la surface intérieure de chacun d'eux est recouver- te par une seconde pellicule isolante, une première partie dudit condensateur étant prévue sur l'ensemble d'une surface de ladite seconde pel- licule isolante dans ledit sillon, tandis qu'une seconde partie de ce condensateur autre que ladite première par- tie est Drévue sur une troisième particule isolante for- mée sur ledit substrat semiconducteur hormis dans une par- tie oû ladite première couche conductrice de ladite secon- de partie est raccordée à l'une desdites régions de sour- ce ou de drain, une capacité de ladite première partie étant supérieure à une capacité de ladite seconde partie, et lesdites seconde et troisième pelliculesisolantes étant réalisées d'un seul tenant, des lignes de transmission de mots qui s'éten- dent suivant une direction au-dessus dudit substrat semicon- ducteur et dont chacune est raccordée aux électrodes de arille destransistois MISFET, et des lignes de transmission de données qui s'étendent suivant une direction intersectant lesdites li- gnes de transmission de mots au-dessus dudit substrat se- miconducteur et dont chacune est raccordée aux autres régions de source ou de drain destransistors MISFET, les cellules de mémoire étant prévues en correspondance avec les points respectifs d'intersection desdites lignes de transmission de mots et desdites lignes de transmission de données. Conformément à la présente invention, un pro- cédé de fabrication d'un dispositif de mémoire à semicon- ducteurs du type indiaué plus haut est caractérisé par le fait qu'il inclut: (a) la phase opératoire de formation d'un mas- que pour la réalisation desdits sillons, sur une surface principale d'un substrat semiconducteur, (b) la phase opératoire de formation desdits sillons sur le côté de la surface principale dudit substrat semiconducteurs grâce à une élimination partielle de ce der- nier moyennant l'utilisation dudit masque, (c) la phase opératoire consistant à recouvrir une surface intérieure de chaque sillon par une seconde pel- licule isolante et à recouvrir au moins une partie de la surface principale dudit substrat semiconducteur pazune pellicule isolante, lesditesseconde et troisième pellicules isolantes étant réalisées d'un seul tenant, (d) la phase opératoire de formation de ladite- première couche conductrice sur ladite seconde pellicule isolante à l'intérieur dudit sillon, sur ladite troisième pellicule isolante et sur ledit substrat semiconducteur, ladite première couche conductrice étant formée de façon indépendante pour chaque cellule de mémoire et étant rac- cordée audit transistor MISFET dans sa zone contactant le- dit substrat semiconducteur, et (e) la phase opératoire de formation de ladi- te première pellicule isolante sur au moins ladite premiè- re couche conductrice,et de formation de ladite seconde couche conductrice sur ladite première couche isolante. On va décrire ci-après brièvement de façon ré- sumée un aspect typique de la présente invention. Le condensateur de stockage ou de mémorisation de chaque cellule de mémoire est formé dans un sillon iso- lé électriquement par rapport à un substrat semiconducteur. Le condensateur de stockage est constitué par une première et une seconde couche de silicium polycristallin et par une pellicule isolante interposée entre ces couches Les premiè- re et seconde couches de silicium polycristallin sont ense- velies dans le sillon La première couche de silicium poly- cristallin, qui est la couche inférieure, est isolée élec- triquement par rapport au substrat semiconducteur par une pellicule isolante La première couche de silicium polycris- tallin est raccordée au transistor MISFET de la cellule de mémoire Par conséquent on évite la formation de couches d'appauvrissement pouvant s'étendre depuis les condensateurs des cellules de mémoire voisines dans le substrat semicon- ducteur, ce qui permet d'obtenir une densité supérieure d'intégration. D'autres caractéristiques et avantages de la présente invention ressortiront de la description donnée ci-après, prise en référence aux dessins annexés, sur les- quels: la figure 1 est le schéma d'un circuit équiva- lent illustrant les parties essentielles d'une mémoire DRAM servant à expliciter une première forme de réalisation de la présente invention; la figure 2 A est une vue en plan montrant les. parties essentielles d'une cellule de mémoire et permettant d'expliciter la mémoire DRAM de la première forme de réa- lisation de la présente invention; la figure 2 B est une vue en coupe suivant la ligne X-X de la figure 2 A; la figure 3 est une vue en plan montrant les parties essentielles d'un réseau de mémoire qui est cons- titué par les cellules de mémoire telles que représentées sur les figures 2 A et 2 B; les figures 4 A et 12 B sont des vues permettant d'expliciter un procédé de fabrication de la mémoire DRAM représenté sur les figures 2 A et 2 B; la figure 13 A est une vue en plan illustrant les parties essentielles d'une cellule de mémoire servant à expliciter une mémoire DRAM conforme à une seconde forme de réalisation de la présente invention; la figure 13 B est une vue en coupe prise sui- vant'la ligne X-X sur la figure 13 A; les figures 14 A à 15 B sont des vues permettant d'expliciter un procédé de fabrication de la mémoire DRAM des figures 13 A et 13 B; la figure 16 A est une vue en plan illustrant les parties essentielles d'une cellule de mémoire etpermet- tant d'expliciter une mémoire DRAM conforme à une troisiè- me forme de réalisation de la présente invention; la figure 16 B est une vue en coupe prise sui- vant la ligne X-X delta figure 16 A; les figures 17 A à 18 B sont des vues permettant d'expliciter un procédé de fabrication de la mémoire DRAM représentée sur les fiaures 16 A et 16 B; et la figure 19 est une vue en coupe montrant une autre forme de réalisation de la présente invention. Ci-après, on va décrire les formes de réali- sation préférées de l'invention. La figure 1 est le schéma équivalent d'un circuit illustrant les parties essentielles d'une mémoire DRAM et permettant d'expliciter une première forme de réa- lisation de là présente invention. Les références SA 1, SA 2, désignent des am- plificateurs de lecture ou de détection dont chacun sert à amplifier la faible différence de potentiel entre une cel- lule de mémoire prédéterminée et une cellule fictive pré- déterminée Les références BL 11 et BL 12 désignent des li- gnes de transmission de bits qui s'étendent suivant la mê- me direction à partir de l'amplificateur de lecture SA 1. Les références BL 21 et BL 22 désignent des lignes de trans- mission de bits qui s'étendent suivant la même direction à partir de l'amplificateur de lecture SA 2 Ces lignes de- transmission de bits LB servent à transmettre l'informa- tion Les références PIL 1 et WL 2 désignent des lignes de transmission de mots qui s'étendent suivant une direction intersectant les liqnes de transmission de bits Les réfé- rences WL 3 et WL 4 désignent des lignes de transmission de mots qui s'étendent suivant la même direction que celle des lignes de transmission de mots WL 1 et WL 2. Les références M 11, M 12, M 21, M 22 ' désignent des cellules de mémoire qui retiennent des charges servant d'information Les cellules de mémoire respectiv M 11, M 12, M 21, M 22, sont constituées par des transistors MISFET Q 11 Q 12 ' Q 21 ' Q 221 ' et par des condensateurs C 11, C 12, C 21, C 22 Chacun des transistors MISFET Q 11, Q 12 ' Q 21 ' 22 comporte une extrémité raccordée à la ligne de transmission de bits prédéterminée DL et comporte une élec- trode de grille raccordée à la ligne de transmission de mots WL prédéterminée Chacun des condensateurs C 11, C 12, C 21, C 22 possède une extrémité raccordée à l'autre ex- trémitée d'un transistor correspondant faisant partie des transistors MISPET OQ 012 Q 222 et son autre ex- trémité est raccordée à une borne délivrant un potentiel fixe VSS (zéro V) - Les références D 11, D 12 t D 21, D 22, dési- gnent des cellules fictives servant à maintenir les char- ges et à l'aide desquelles on peut estimer si l'informa- tion des cellules de mémoire est " 1 " ou " O " Les cellules fictives respectives D 11, D 12, D 21, D 22 sont constituées par des transistors MISFET QD 11 ' QD 12 ' QD 21 ' QD 22, par des condensateurs CD 11, CD 12, CD 21 ' CD 22:et par des tran- sistors MISFET CQ Chacun des transistors MISFET Q D 11 ' Q D 12 ' QD 21 ' QD 22 - comporte une extrémité raccordée à la ligne de transmission de bits BL prédéterminée et comporte une o électrode de grille raccordée à la liane de transmission de mots WL prédéterminée Chacun des condensateurs CD 11, CD 12, CD 21, CD 22 comporte une extrémité raccordée à une autre extrémité d'untransistor correspondant faisant partie des transistors MISFET QD 11 ' QD 12 ' QD 21 ' QD 22 ' tandis que son autre extrémité est raccordée à la borne délivrant le potentiel fixe VSS Les transistors MISFET CQ sont prévus pour réaliser la décharge (l'effacement)des charges mémori- sées dans les condensateurs CD 11 ' CD 12, C 21, CD 22 D désigne une borne permettant d'appliquer une signal de dé- charge à l'électrode de grille du transistor MISFET CQ. Ci-après, on va décrire la structure-de la première forme de réalisation de la présente invention. La fiaure 2 A est une vue en plan illustrant les parties essentielles d'une cellule de mémoire et per- mettant d'expliciter-la mémoire DRAM conforme à la pre- mière forme-de réalisation de la présente invention, tan- dis que la figure 2 B est une vue en coupe prise suivant la ligne X-X de la figure 2 A La figure 3 est une vue en plan montrant les parties essentielles d'un réseau de cel- lules de mémoire qui est réalisé avec des cellules de mé- moire telles que représentées sur les figures 2 A et 2 B, Sur la figure 3, afin de rendre le dessin plus clair, on n'a pas représenté la pellicule isolante devant être for- mée entre les couches conductrices Sur l'ensemble de fiau- res relatives à la première forme de réalisation; on a repéré les parties possédant les mêmes fonctions par les mêmes symboles et on n'en a pas répété l'explication. La-référence 1 désigne un substrat semicon- ducteur de type p qui est constituée par du silicium po- lycristallin-(Si). La référence 2 désigne une pellicule d'isolant de champ, qui est formée entre les cellules de mémoire voisi- nes dans une surface principale du substrat semiconducteur 1 et qui sert à les isoler électriquement les unes par rap- 44537 port aux autres La pellicule d'isolant de champ 2 entoure d'un seul tenant deux cellules de mémoire qui sont raccor- dées à une ligne de transmission de bits 22 par l'intermé- diaire d'un trou de contact identique 21 Le réseau de cellule de mémoire est tel que les cellules de mémoire sont disposées sous la forme d'une matrice comme cela est représenté sur la figure 3, avec des unités fondamen- tales répétées et qui sont constituées chacune par les deux cellules de mémoire entourées d'un seul tenant par la pellicule d'isolant de champ Les transistors MISFET Q des deux cellules de mémoire se partagent une région semiconductrice de type n+ 19 qui est raccordée à la li- gne de transmission de bits 22. Le condensateur C de la cellule de mémoire est constitué par une première électrode (désignée ci- après sous le terme de "première plaque de condensateur") 9, par une seconde électrode (désignée ci-après sous le terme de "seconde plaque de condensateur") 16 et par une pellicule isolante 11 interposée entre ces plaques Les première et seconde plaques 9 et 16 du condensateur sont constituées par un matériau conducteur. La première plaque 9 du condensateur est raccordée au transistor MISFET Q de la cellule de mémoi- re Le potentiel fixe Vss est appliqué à la seconde pla- que 16 du condensateur Le condensateur C est essentiel- lement formé de manière à être enseveli dans une gorge ou un sillon (gorge en U) 6, qui est à son tour est mé- * nagé de manière à s'étendre depuis une partie prédéter- minée de la surface principale du substrat semicondue- teur 1, à l'intérieur de ce dernier Afin d'accroître la capacité du condensateur Có on ne donne pas une forme allongée au sillon 6, mais on lui donne la forme repré- sentée clairement sur la figure 2 A La référence 7 dési- gne une pellicule isolante qui est formée à l'intérieur du sillon 6, c'est-à-dire sur les surfaces du substrat 2544537. semiconducteur 1 correspondant à la surface latérale et à la surface intérieure du sillon 6 qui sert à isoler élec- triquement le substrat semiconducteur 1 et la première plaque 9 du condensateur La pellicule isolante 7 est plus plus épaisse qu'une pellicule isolante 3 A Ouelle que soit la tension appliquée à la première plaque 9 du condensa- teur, aucune information n'est stockée dans la partie pé- riphérique du sillon 6 à l'intérieur du substrat semicon- ducteur 1 Lorsque le potentiel de la première plaque 9 du condensateur est égal à zéro V, la capacité entre le substrat semiconducteur 1 et la première plaque 9 du con- densateur est très faible Lorsque le potentiel 9 du con- densateur est égale à 5 V, une simple couche d'appauvrisse- ment s'étend à la surface du substrat semiconducteur 1, et des charges servant à former une couche d'inversion ne sont pas délivrées à partir de la région semiconductrice 19. La référence 8 désigne un trou de contact qui est ménagé par élimination d'une partie prédéterminée de la pellicule isolante 3 A de manière à raccorder la premiè- re plaque 9 du condensateur et une région semiconductrice 19 constituant le transistor MISFET La première plaque 9 du condensateur est formée sur la pellicule isolante 7, sur la pellicule isolante 3 A et sur la région semiconduc- trice 19 Les trous de contact 8 ne sont pas représentés sur la figure 3 Par exemple zéro V ou 5 V sont appli- qus à la première plaque 9 du condensateur, et ce en cor- respondance avec l'information Les premières plaques res- pectives 9 des condensateurs des cellules de mémoire voi- sines sont isolées du point de vue structurel et du point de vue électrique Comme cela est représenté sur la fiau- re 3 par des lignes en trait mixte, les premières plaques 9 des condensateurs sont disposées d'une manière indépendan- te pour les cellules de mémoire respectives La pellicule isolante 11 et la seconde plaque 16 des condensateurs des cellules de mémoire sont communes aux cellules de mémoire dans le réseau identique de cellules de mémoire et sont réa- lisées d'un seul tenant Comme cela est visible sur la figu- re 3, la pellicule isolante 11 et la seconde plaque 16 du condensateur ne sont pas formées dans les régions sélec- tionnées dans lesquelles les transistors MISFET Q des cel- lules de mémoire sont prévus Les charges constituant l'in- formation sont stockées dans la partie de la pellicule iso- lante 11 qui est prise en sandwich entre la première pla- que 9 du condensateur et la seconde plaque 16 de ce' der- nier La référence 14 désigne un matériau de remplissage enseveli dans le sillon 6 Ce matériau sert à éviter l'ap- parition d'une dépression au-dessus du sillon 6 dans le cas o ce sillon 6 n'estpas rempli complètement par un ma- tériau conducteur et par un matériau isolant. La seconde plaque 16 du condensateur et le ma- tériau de remplissage 14 sont électriquement isolés par rapport à une électrode de grille et par rapport à une li- gne de transmission de mots 18 (WL) par des pellicules isolantes 16 et 15 A. Le transistor MISFET Q comporte une pellicu- le d'isolant de grille 17, une électrode de grille 18 et les régions semiconductrices de type N 19 dont chacune est une région de source ou de drain La pellicule d'iso- lant de grille 17 est prévue sur la partie de la surface principale du substrat semiconducteur 1, dans laquelle les transistors 'MISFET sont formés L'électrode de gril- le 18 est réalisée d'un seul tenant avec la ligne de transmission de mots WL qui sert à appliquer une tension à cette électrode de grille 18 Les régions semiconduc- trices 19 sont prévues des deux côtés de l'électrode de grille 18 dans la surface du substrat semiconducteur 1 correspondant à la partie constituant le transistor MIS- FET La région semiconductrice 19 est définie par l'électrode de grille 18, la pellicule d'isolant de champ 2 et la première plaque 9 du condensateur La liane de 25444537. transmission de MOTS WL s'étend au-dessus de la figure 6 dont la surface est aplanie. La référence 20 désigne une pellicule iso- lante qui est formée entre l'électrode de grille 18 ou la ligne de transmission de mots WL et la ligne de trans- mission de bits 22 et qui isole électriquement ces élé- ments l'un par rapport à l'autre Le trou de contact 21 sert à relier la réaion semiconductrice 19 et la ligne de transmission de bits 22 Cette ligne de transmission de bits 22 est disposée de manière à s'étendre sur la pel- licule isolante 20 et à relier les régions semiconductri- ces 19 par l'intermédiaire des trous de contact 21, dans des parties prédéterminées. On va maintenir décrire le fonctionnement de la première forme de réalisation Enréférence aux figures 2 A et 2 B en considérant à titre d'exemple la cellule de mémoire qui comporte le transistor MISFET Q et le conden- sateur C. On va expliciter le cas de l'enregistrement d'une information dans la cellule de mémoire Lorsqu'une tension de commande est appliquée à l'électrode de grille du transistor MISFET Q de la cellule de mémoire, ce tran- sistor MISFET Q est placé à l'état CONDUCTEUR Une tension correspondant à l'information est appliquée à la ligne de transmission de bits (BL) 22 quiest raccordée à la région semiconductrice 19 du transistor Q, qui est distante du condensateur C par rapport à l'électrode de arille Par conséquent la tension de la ligne de transmission de bits (BL) 22 correspondant à l'information est appdiquée à la première plaque 9 du condensateur par l'intermédiaire du transistor MISFET Q Lorsqu'une différence de potentiel existe entre la première plaque 9 du condensateur et la seconde plaque 16 du condensateur maintenue au potentiel fixe VSS, des charges destinées à constituer l'informa- tion sont stockées ou enregistrées dans le condensateur C. 22 44537 Ensuite, afin de retenir l'information dans la cellule de mémoire, le transistor MISFET Q est débranché ou placé à l'état BLOQUE. Dans le cas d'une extraction par lecture de l'information de la cellule de mémoire, on peut mettre en oeuvre l'opération inverse de l'opération d'enregistre- ment indiquée ci-dessus. Conformément à la première forme de réalisa- tion, le condensateur de la cellule de mémoire peut être formé à l'intérieur du sillon qui est électriquement iso- lé par rapport au substrat semiconducteur, avec pour ré- sultat le fait aue le phénomène de fuite entre ce conden- sateur et le condensateur de la cellule de mémoire voisi- ne peut être empêché. Afin de mieux isoler électriquement les cellu- les de mémoire voisines, on peut parfaitement bien former une région formant dispositif d'arrêt de canal, par exem- ple du type p, dans la partie du substrat semiconducteur 1 située au-dessous de la pellicule d'isolante de champ 2. Les figures 4 A, 5 A, 6 A, 7 A, 10 A, 11 A et 12 A sont des/vues en plan montrant des parties essentielles de la cellule de mémoire lors de différentes phases opératoi- res de fabrication et permettant d'expliquer une méthode de fabrication de la mémoire DRAM de la première forme de réalisation Les figures 4 A, 5 B, 6 B, 7 B, 8, 9, 10 B, 11 B et 12 B sont des vues en coupe montrant les parties essen- tielles de la cellule de mémoire lors de différentes pha- ses opératoires de fabrication et permettant d'expliquer le procédé de réalisation de la mémoire DRAM de la premiè- re forme de réalisation Les figures respectives repérées par B sont des vues en coupe prises suivant des lignes X-X des figures correspondantes repérées par A. On prépare un substrat semiconducteur de type p 1 avec du silicium monocristallin (Si) Comme cela est représenté sur les figures 4 A et 4 B, on recouvre le 2 l 44537 substrat semiconducteur 1 d'une manière sélective à l'aide d'une pellicule d'isolant de champ 2 (pellicule de Si O 2) d'une épaisseur comprise entre 0,6 et 1 micron de manière à isoler électriquement les cellules de mémoire voisines et les éléments semiconducteurs (non représentés) de cir- cuits périphériques, par exemple d'un circuit d'adressage, d'un circuit de lecture et d'un circuit d'enregistrement ou d'inscription On forme la pellicule d'isolant de champ 2 en utilisant une technique classique d'oxydation thermi- que sélective à la surface du substrat semiconducteur 1 en utilisant une pellicule de nitrure de silicium en tant que masque imperméable à l'oxydation Bien que ceci ne soit pas représenté, il est souhaitable de former une région for- mant dispositif d'arrêt de canal de type p à la surface du substrat 1, audessus de la pellicule d'isolant de champ 2 A ce sujet, avant de réaliser la pellicule d'isolant de champ 2, on réalise par implantation ionique l'implantation d'une impureté de type p, telle que du bore, dansile substrat semiconducteur 1 en utilisant le masque imperméable à l'oxydation Pendant l'oxydation thermique, le bore 10 s'use en formant la région constituant le dispositif d'arrêt de canal. Après la phase opératoire illustrée sur les figures 4 A et 4 B, on forme une pellicule isolante 100 sur l'ensemble de la surface du substrat semiconducteur 1. Comme pellicule isolante 3, on utilise à titre d'exemple une pellicule de bioxyde de silicium (Si O 2) possédant une épaisseur de 30 nanomètres et formée par oxydation thermique de la surface du substrat semiconducteur 1 En- suite, on forme sur la pellicule isolante 3 une pellicu- le isolante 4 destinée à servir de masque imperméable à l'oxydation Comme pellicule isolante 4, on utilise par exemple une pellicule de nitrure de silicium (Si 3 N 4) pos- sédant une épaisseur de 50 nanomètres et réalisée au moyen du dépôt chimique en phase vapeur {CVD) Ensuite, on for- me sur la pellicule isolante 4 une pellicule isolante 5 qui sert de masque pour l'attaque chimique à sec permettant de réaliser des sillons ou gorges et qui est plus épaisse que la pellicule isolante 3 Comme pellicule isolante 5, on utili- se à titre d'exemple une pellicule de bioxyde de silicium d'une épaisseur de 800 nanomètres, formée au moyen du dépôt chimique en phase vapeur On structure la pellicule isolan- te 5 de manière à réaliser le masque servant à former les sillons 6 qui constituent les condensateurs des cellules de mémoire En utilisant ce masque, on élimine successive- ment les pellicules isolantes 4 et 3, puis on élimine le substrat semiconducteur 1, en utilisant l'attaque chimi- que à sec anisotrope, comme par exemple une corrosion ioni- que réactive (RIE) en utilisant du gaz CCE 4 Ainsi, les sil- lons 6 se trouvent formés comme cela est représenté sur les figures SA et 5 B La largeur W du sillon 6 est compri- se entre environ 1 et 1,5 micron, tandis que la profondeur D de ce sillon par rapport à la surface du substrat semi- conducteur 1 est égale à environ 3 microns Le rapport des vitesses de corrosion du silicium et du bioxyde de silicium pour le gaz CCPâ est 4:1 On peut modifier la profondeur C en faisant varier l'épaisseur de la-pellicule isolante 5. Après les phases opératoires illustrées sur les figures 5 A et 5 B, on élimine la pellicule isolante 5 ayant servi de masque pour l'attaque chimique à sec et on met à nu la pellicule isolante 4 destinée à servir de mas- que pour l'oxydation thermique En utilisant la pellicule isolante 4 comme masque, on réalise une oxydation thermi- que de la surface du substrat semiconducteur 5 qui, est à nu dans le sillon 6, de manière à former une pellicule de Si O 2 7 possédant une épaisseur comprise entre 400 et 600 nanomètres et suffisamment plus épaisse que la pellicule isolante 3 sur la surface intérieure, c'est-àdire la surface latérale et la surface du fond du sillon 6 La pel- licule de Si O, 7 isole du point de vue électrique le L 2 4:4537 substrat semiconducteur 1 et la première plaque du condensa- teur Cet état est représenté sur les figures 6 A et 6 D. Après avoir réalisé la phase opératoire re- présentée sur les figures 6 A et 6 B, on élimine successi- vement les pellicules isolantes 4 et 3, On réalise l'oxyda- tion thermique de la surface à nu du substrat semiconducteur 9 de manière à former une nouvelle pellicule de Si O 3 3 A qui possède une épaisseur de 30 nanomètres On élimine la partie prédéterminée de la pellicule de Si O 3 3 A de manière à for- mer un trou de contact 8 Ce trou de contact sert à relier la première plaque du condensateur et une région semicon- ductrice destinée à constituer un transistor MISFET Ensui- te on dépose du silicium polycristallin, qui est un maté- riau conducteur, sur l'ensemble de la surface du substrat semiconducteur 1 et ce sur une épaisseur de 100 nanomètres, et on introduit du phosphore dans ce silicium polycristal- lin de manière à obtenir une faible résistivité On struc- ture le silicium polycristallin de manière à former la pre- mière plaque 9 du condensateur de la cellule de mémoire, comme représenté sur les figures 7 A et 7 B L'épaisseur de la pellicule de silicium polycristallin est comprise entre environ 50 et 100 nanomètres On forme une région semicon- ductrice de type N 10 ayant pour résistance de couche 60 Q /LD par diffusion de phosphore dans le substrat semiconducteur 1 à partir du silicium polycristallin, à l'intérieur du trou de contact 8. Une fois réaliséesles phases opératoires re- présentées sur les figures 7 A et 7 B, on forme sur la sur- face à nu de la première plaque 9 du condensateur une pel- licule isolante (non représentée) constituée par du bioxy- de de silicium et possédant une épaisseur de 6 nanomètres. On forme la pellicule isolante au moyen d'une oxydation thermique de la pellicule de silicium polycristallin,gui constitue la plaque 9 du condensateur Cette pellicule isolante sert à réduire une contrainte se développant 2 i 44537 sous l'effet de la différence entre les coefficients de di- latation thermique de la première plaque 9 du condensateur et d'une pellicule isolante 11 pouvant être formée lors d'une phase opératoire ultérieure, et également à réduire le courant de fuite de la pellicule isolante 11 Ensuite, on forme la pellicule isolante 11 servant au stockage des charges pouvant constituer l'information, sur l'ensemble i la surface du substrat semiconducteur 1 résultant, en utilisant le dépôt chimique en phase vapeur Comme pelli- cule isolante 11, on utilise à titre d'exemple une pelli- cule de nitrure de silicium dont la constante diélectrique est supérieure à celle du bioxyde de silicium, et dont l'épaisseur est égale à environ 15 nanomètres A la suite de cela, en vue de réduire le courant de fuite de la pel- licule isolante 11, on forme sur cette pellicule isolante 11, une pellicule isolante (non représentée) constituée par du bioxyde de silicium possédant une épaisseur de 2 nanomètres, par exemple en réalisant l'oxydation thermi- que de la pellicule isolante 11 Ultérieurement, afin de former la seconde plaqoedu condensateur de la cellule de mémoire on dépose du silicium polycristallin 12 sur 1 'en- semble de la surface du substratsemiconducteur résultant 1 On introduire du phosphore dans le silicium polycris- tallin de manière à réduire sa résistivité L'épaisseur de la pellicule 12 de silicium polycristallin est égale à environ 350 nanomètres Comme cela est représenté sur la figure 8, on forme une pellicule isolante 13 afin de réaliser l'isolation électrique entre le silicium poly- cristallin 12 et un matériau conducteur devant être dépe- sé sur ce dernier Cette pellicule isolante 13 est par exemple une pellicule de Si O 2 d'une épaisseur de 50 nano- mètres, qui est formée par oxydation thermique de la surface du silicium polycristallin 12 On peut parfaite- ment bien utiliser le dépôt chimique en phase vapeur en tant que procédé de formation de la pellicule isolante 13. 2 44537 A la suite des phases opératoires illustrées sur la figure 8, en vue de réaliser le remplissage des sil- lons 6, on dépose le matériau de remplissage 14 sur l'en- semble de la surface du substrat semiconducteur résultant 1 et ce sur une épaisseur dé par exemple 500 nanomètres. On élimine le matériau 14 en tout emplacement autre que- les parties ensevelies dans les sillons 6 On rend sensi- blement plane la surface du matériau de remplissage 14 et la surface à nu du silicium polvcristallin 12 Par consé- quent ceci supprime des dépressior au-dessus du sillon 6. A titre d'exemple le matériau de remplissage 14 est du si- licium polycristallin On réalise l'élimination du maté- riau de remplissage 14 au moyen d'une attaque chimique isotrope, par exemple une corrosion plasmatique La pel- licule isolante 13 protège le silicium polycristallin 12 pendant l'élimination du matériau de remplissage 14 Il est efficace que le silicium polycristallin 12 et le ma- tériau de remplissage 14 soient identiques Ensuite, on soumet à une oxydation thermique la surface du matériau de remplissage 14 Simultanément, la surface du silicium polycristallin 12 continue à être oxydée On forme une pellicule isolante 4 (pellicule de Si O 2), qui possède une épaisseur de 200 nanomètres, au moyen de d'oxydation thermique On élimine la pellicule isolante 15 et le si- licium polycristallin 12 dans une zone ou surface dans la- quelle on doit former le transistor MISFET, et l'on for- me la seconde plaque 16 du condensateur de la cellule de mémoire Ensuite, on forme une pellicule isolante 15 A (pellicule de Si O 2) comme cela est représenté sur la figure 9 de manière que la partie à nu du silicium poly- cristallin sur la surface latérale de la seconde plaque 16 du condensateur soit oxydée thermiquement, moyennant l'utilisation de la pellicule isolante il en tant que masque La pellicule isolante 11 est partiellement éli- minée comme représenté sur la figure 9 avant que la pel- licule isolante 15 A ne soit formée Par conséquent la pel- licule isolante 11 est subdivisée en une partie située au- dessous de la seconde plaque 16 du condensateur et en une partie située au-dessus de la surface dans laquelle on doit former la pellicule MISFET Pour cette attaque chimique, une précision élevée d'alignement ou de cadrage n'est pas nécessaire. Une fois réalisées les phases opératoires il- lustrées sur la figure 9, on élimine les pellicules iso- lantes 11 et 3 dans la-surface dans laquelle on doit for- mer le transistor MOSFET de la cellule de mémoire Dans la surface o s'effectue cette élimination, on forme une pellicule isolante 7 telle que représentée sur les figu- res 10 A et 1 OB afin de former une pellicule d'isolant de grille prévue pour le transistor MISFET On forme la pel- licule isolante 7 par oxydation thermique de la surface du substrat semiconducteur 1 mise à nu par suite de l'éli- mination des pellicules isolantes 11, 3 Il s'agit là d'une pellicule de Si O 2 qui possède une épaisseur de 30 nanomètres. A la suite des phases opératoires illustrées sur les figures 10 A à 1 OB, on dépose un matériau conduc- teur de manière à former une électrode de grille pour le transistor MISFET de la cellule de mémoire, ainsi qu'une ligne de transmission de mots Comme matériau conducteur, on utilise du silicium polycristallin, un métal à point de fusion élevé tel que du molybdène (Mo) ou du tungstène (W), un siliciurequi est un composé du métal à point de fusion élevé du silicium, ou une structure à deux couches qui est constituée par le silicium polycristallin et par le siliciure du métal à haut point de fusion, recouvrant le silicium En ce qui concerne les épaisseurs, il est pré_ férable de prévoir une valeur comprise entre 300 'et 400 na- nomètres pour la couche de silicium polycristallin et il est préférable d'utiliser une couche de silicium du métal à point de fusion élevé de 300 nanomètres et une couche de silicium polycristallin de 200 nanomètres pour la structure à deux couches constituée par la couche de si- liciure du métal à point de fusion élevée (W Ni 2) et par la couche de silicium polycristallin En tant que sili- ciure à métal à point de fusion élevé, on peut utiliser du siliciure de tungstène, du siliciure de molybdène, du siliciure de tantale et du siliciure de titane One structure le matériau conducteur de manière à former les électrodes de grille et les lignes de transmission de mots 18 En utilisant une électrode de grille et une ligne de transmission de mots 18 en tant que masque d'introduction d'une impureté, on réalise l'implantation ionique d'une impureté de type N dans le substrat semi- conducteur 1 au niveau de la surface dans laquelle doit être formé le transistor MOSFET de la cellule de mémoire. On fait diffuser l'impureté au moyen d'une fusion de re- distribution ou diffusion pénétrante de manière à former les régions semiconductrices de type N 19 Par conséquent le transistor MISFET Q est formé comme représenté sur les figures 11 A et 11 B. Après les phases opératoires illustrées sur les figures 11 A et 11 B, on forme une pellicule isolante sur l'ensemble de la surface du substrat semiconducteur résultant de manière à isoler électriquement l'électrode de grille, les lignes de transmission de mots 18 et les lignes de transmission de bits Comme pellicule isolante 2 On utilise par exemple une pellicule de verre au phospho- silicate (PSG) d'une épaisseur comprise entre 600 et 800 nanomètres La pellicule de PSG permet de supprimer la croissance d'ondulations dues à la superposition de cou- ches multiples et permet de capter des ions de sodium ( 13 a) perturbant les caractéristiques d'un dispositif à circuits intégrés à semiconducteurs On élimine les pel- licules isolantes 20 et 17 situées sur l'autre région semiconductrice 19, qui est distante par rapport à l'élec- * trode de grille 18, d'une région semiconductrice du tran- sistor MISFET Q raccordée au condensateur dé la cellule de mémoire On forme ainsi un trou de contact 21 servant au raccordement de la région semiconductrice 19 et de la ligne de transmission de bits Ensuite, comme représenté sur les figures 12 A et 12 B, on forme la ligne de"transmis- sion de bits 22 de manière à la raccorder à la région semiconductrice 19 par l'intermédiaire du trou de contact 21 Par exemple, on utilise comme ligne de transmission de bits 22 une couche d'aluminium (Al) d'une épaisseur de 700 nanomètres Ensuite on forme, en recouvrement sur cette couche, une pellicule de PSG et une pellicule de ni- trure de silicium en utilisant le dépôt chimique plasmati- que en phase vapeur, pour constituer une pellicule finale de passivation. Avec cette série de phases opératoire de fabri- cation, on réalise complètement le dispositif à circuit in- tégré à semiconducteurs de la présente forme de réalisation. La figure 13 A est une vue en plan illustrant les parties essentielles d'une cellule de mémoire et permet- tant d'expliciter la réalisation d'une mémoire DRAM selon une seconde forme de réalisation, la figure 13 b est une vue en coupe prise suivant la ligne X-X dela figure 13 A Dans la présente forme de réalisation, on utilise une pellicule isolante différente de celle utilisée pour la pellicule isolante de champ de la première forme de réalisation, qui se situe entre les deux cellules de mémoire raccordées à la même ligne de transmission de bits et dont les conden- sateurs sont voisins l'un de l'autre Sur l'ensemble des figures concernant la seconde forme de réalisation, les parties possédant les mêmes fonctions que celles prévues dans la première forme de réalisation sont affectées par les mêmes symboles et on n'en donne pas à nouveau d'ex- plication Sur la figure 13 A, les électrodesde grille et les lignes de transmission de mots 18 (WL) sont repérées par des lignes en trait plein de manière à rendre plus claire l'illustration. En se référant aux figures 13 A et 13 B, la référence 23 désigne une pellicule isolante qui est for- mée à la surface d'un substrat semiconducteur 1 à l'in- térieur du sillon 6 A et qui possède une épaisseur supé- rieure à celle de la pellicule isolante 3 A La pellicu- le isolante 23 isole électriquement le substrat semicon- ducteur 1 et la première plaque 9 du condensateur La pellicule isolante 23 A isole électriquement les condensa- teurs de deux cellules de mémoire qui sont raccordées à la même ligne de transmission de'bits (BL) 22 et dont les con- densateurs sont réciproquement voisins La pellicule iso- lante 23 A située entre les condensateurs peut être aisé- ment réalisée par oxydation thermique à-partir de la sur- face intérieure du sillon 6 A pendant la formation de la pellicule isolante 23. Conformément à la présente forme de réalisa- tion, on peut disposer les condensateurs à l'intérieur des sillons qui sont isolés électriquement par rapport au substrat semiconducteur. En outrel la pellicule d'isolant de champ possédant la forme d'un bec d'oiseau n'est pas requise pour établir l'isolation entre les condensateurs des cel- lules de mémoire voisines. Les figures 14 A et 15 A sont des vues en plan illustrant les parties essentielles d'une cellule de mé- moire lors de phases opératoires de fabrication et permet- tant d'expliquer un procédé de fabrication de la mémoire DRAM conforme à la seconde forme de réalisation Les figu- res 14 B et 15 B sont des vues en coupe illustrant des par- ties essentielles de la cellule de mémoire lors des pha- ses'opératoires de fabrication et permettant d'expliquer le procédfde fabrication de la mémoire DRAMI conforme à la seconde forme de réalisation Les vues en coupe repérées par B sont prises suivant les lignes X-X sur les figures correspondantes repérées par A. Tout comme dans le cas du procédé de fabri- cation de la première forme de réalisation, on prépare tout d'abord un substrat semiconducteur de type p On for- me une pellicule d'isolant de champ servant à isoler élec- triquement les éléments semiconducteurs (non représentés) qui constituent les circuits périphériques des cellules de mémoire du substrat semicondueteur 1, par exemple un cir- cuit d'adressage, un circuit de lecture et un circuit d'en- registrement ou d'inscription Ce point est identique au cas de la première forme de réalisation Dans la cellule de mémoire du substrat semiconducteur 1, on forme une pellicule d'isolant de champ 2 A comme cela est représenté sur les figures 14 A et 14 B On forme la pellicule d'iso- lant de champ 2 A comme dans la première forme de réalisa- tion, hormis pour la partie entre les deux cellules de mé- moire-qui sont raccordées sur la même ligne de transmission de bits et dont les condensateurs sont réciproquement voi- sins On forme la pellicule d'isolant de champ 2 A au moyen de l'oxydation thermique sélective bien connue du substrat semiconducteur 1 Il s'agit d'une pellicule de Si O 2 possé- dant une épaisseur comprise entre 0,6 et 1 micron. Après la phase opératoire illustrée sur les figures 14 A et 14 B, on forme des signaux 6 A en utilisant le même procédé que dans la première forme de réalisation, et ce en utilisant les pellicules isolantes 3, 4 et 5 La largeur et la profondeur du sillon 6 A peuvent être simi- lairesà celles prévues dans la première forme de réalisa- tion Comme cela est visible sur la figure 15 A, la forme des pellicules isolantes 4 et 5 est telle que la pellicu- le d'isolant de champ 2 A est en partie à nu Un masque servant à former les sillons 6 A est constitué par la pel- licule d'isolant de champ 2 A et par la pellicule isolante Les sillons 5 A peuvent être formés selon un auto-aligne- ment partiel avec la pellicule d'isolant de champ 2 A Ceci conduit à un accroissement des capacités des condensateurs. De préférence, la distance entre les signaux respectifs 6 A des deux cellules de mémoire RAM raccordées à la même ligne de transmission de bits et possédant les condensateurs voi- sins doit être faible, de préférence égale à un micron. Ensuite, on élimine la pellicule isolante 5 de manière à mettre à nu la pellicule isolante 4 En uti- lisant la pellicule isolante 4, on réalise une oxydation thermique du substrat semiconducteur 1 mis à nu dans les sillons 6 A Par conséquent, on forme les pellicules iso- lantes 23 et 23 A constituées par une pellicule de Si O 2 La pellicule isolante 23 s'étend le long de chaque sillon 6 A et est suffisamment plus épaisse ( 4-600 nanomètres) que la pellicule isolante 3 A et isole électriquement le substrat semiconducteur 1 et la première plaque du condensateur. En particulier, la pellicule isolante 23 A fournit l'isola- tion électrique entre les condensateurs (sillons 6 A) des deux cellules de mémoire raccordées à la même ligne de transmission de bits et possédant les condensateurs voi- sins Ces conditiorsde traitement thermique, etc, de cette pellicule isolante 23 A sont commandées de manière que le substrat semiconducteur 1 de la partie correspon- dante puisse être transformé de façon parfaite en Si O 2. A la suite des phases opératoires illus- trées sur les figures 15 A et 15 B, on réalise de façon similaire les phases opératoires du procédé de fabri- cation de la première forme de réalisation représentée-z sur les fiaures 5 A et 5 B et suivantes, ce qui a pour effet que le dispositif à circuits intégrés à semicon- ducteurs conforme à l'invention est alors terminé. La figure 16 A représente une vue en plan illustrant les parties essentielles d'une cellule de mémoire et permettant d'expliciter la réalisation d'une mémoire DRAM selon une troisième forme de réalisation, tan- dis que la figure 16 B est une vue en coupe prise suivant la ligne X-X sur la figure 16 A. Dans la présente forme de réalisation, la pel- licule isolante 3 A de la seconde forme de réalisation est remplacée par une pellicule isolante 23 B encore plus épais- se. Sur l'ensemble des figures-relatives à cette troisième forme de réalisation, les parties possédant les mêmes fonctions que dans le cas des première et seconde formne de réalisation sont affectées par les mêmes symbo- les et l'on n'en donnera pas une nouvelle explication Sur la figure 7 A, les électrodes de grille et les lignes de transmission de mots 18 (WL) sont repérées par des lignes en trait plein afin de donner une représentation claire. En se référant aux figures 16 A et 16 B, le symbole 23 B désigne une pellicule isolante qui est for- mé entre le substrat semiconducteur 1 et la première pla- que 9 du condensateur à l'intérieur du sillon 6 de maniè- re à être suffisamment plus épaisse que la pellicule iso- lante 3 A utilisée dans les première et seconde formesde réalisation La pellicule isolante 23 D isole électrique ment le substrat semiconducteur 1 et la première plaque du condensateur Même lorsqu'une tension correspondant à l'information est appliquée à la première plaque 9 du condensateur, les charges destinées à constituer l'in- formation sont à peine stockées à la surface du substrat semiconducteur 1 Aucune charge devant servir d'informa- tion de la cellule de mémoire n'est présente dans le substrat semiconducteur 1. Conformément à la présente forme de réali- sation, le condensateur peut être ménagé dans le seul sillon qui est isolé électriquement par rapport au substrat semiconducteur Comme cela sera indiqué ci-après, le pro- cessus de mise en oeuvre dans la troisième forme de réali- sation devient plus complexe que ceux des première et se- conde forrnesde réalisation Mais étant donné que -la pelli- cule isolante 23 B est épaisse, la capacité entre la premiè- re plaque 9 du condensateur et le substrat semiconducteur 1 est tout-àfait négligeable Par conséquent, la mémoire DRAM de cette troisième forme de réalisation est moins sen- sible à l'influence d'une fluctuation du potentiel de la surface du substrat semiconducteur 1 sous l'effet de por- teurs minoritaires créés par les particules n'est requise pour l'isolation des condensateurs des cellu- les de mémoire voisines. Les figures 17 A et 18 A sont des vues en plan illustrant les parties essentielles d'une cellule de mémoi- re lors des phases opératoires de fabrication et permettant d'expliquer un procédé de fabrication de la mémoire DRAM conforme à cette troisième forme de réalisation Les figu- res 17 B et 18 B sont des vues en coupe illustrant des par- ties essentielles de la cellule de mémoire lors des phases opératoires de fabrication et permettant d'expliciter le procédé de fabrication de la mémoire DRAM selon la troisiè- me forme de réalisation de la présente invention Les vues en coupe référencées B sont prises suivant les lignes X-X sur les figures correspondantes référencées A. Comme dans la seconde forme de réalisation, on prépare un substrat semiconducteur de type p 1 Comme représenté sur les figures 17 A et 18 B, on forme sur le substrat semiconducteur 1 une pellicule isolante 2 A sem- blable à celle de la seconde forme de réalisation Après la phase opératoire illustrée sur les figures 17 A et 17 B, on met en oeuvre la phase opératoire de la seconde forme de réalisation représentée sur les figures 15 A et 15 B, de manière à former simultanément des sillons 6 et des pellicules isolantes 23, 23 A Les pellicules isolantes 23 et 23 B possèdent des épaisseurs identiques ( 400-600 nanomètred Ensuite, on élimine une pellicule isolante 4 et on forme une pellicule isolante 4 A destinée à servir de masque pour l'oxydation thermique, au moyen du dépôt chimique en phase vapeur, sur des parties autres que les parties des sillons 6 et du substrat semiconducteur 1, sur lesquelles les premières plaques du condensateur sont formées Par exemple, on utilise une pellicule de nitru- re de silicium de 50 nanomètres en tant que pellicule isolante 4 A En utilisant la pellicule isolante 4 A, on oxyde thermique le substrat semiconducteur 1 de manière à former les pellicules isolantes 23 B servant à isoler électriquement le substrat semiconducteur 1 et les premiè- res plaques des condensateurs, comme représenté sur les figures 18 A et 18 B. Après les phases opératoires illustrées sur les figures 18 A et 18 B, on met en oeuvre de façon similai- re les phases opératoires du procédé de fabrication de la première forme de réalisation représentées sur les figures A et 5 B et suivantes, grâce à quoi le dispositif à circuits intégrés à semiconducteurs de la présente forme de réalisa- tion est terminé. On peut utiliser la pellicule isolante 4 à la place de la pelicule isolante 4 A sans l'éliminer Dans ce cas, après l'information des sillons 6, on soumet à une attaque chimique sélective la pellicule isolante 4 et on l'élimine de manière à fournir un masque possédant la mê- me forme que la pellicule isolante 4 A. Conformément à la présente invention, le con- densateur est ménagé à l'intérieur du sillon qui est isolé électriquement par rapport aux semiconducteurs Par consé- quent, les couches d'appauvrissement, qui s'étendent à l'intérieur du substrat semiconducteur à partir des con- densateurs respectifs des cellules de mémoire voisines, peuvent être éliminées Par conséquent, le phénomène de fuite vers les condensateurs respectifs des cellules de mémoire voisines est empêché- En outre, les porteurs mi- noritaires susceptibles d'être créés à l'intérieur du substrat semiconducteur par des particules Dû peuvent être empêchés de perturber des charges devant constituer l'in- formation En outre, le condensateur possédant une capa- cité élevée peut être formé dans une faible surface d'oc- cupation. Etant donné que le condensateur est formé sur la pellicule isolante et non pas dans le substrat semicon- ducteur, il n'apparaît aucun courant de fuite entre le con- densateur et le substrat, et la durée de retenue de l'in- formation peut être remarquablement prolongée. Etant donné que les condensateurs des cellules de mémoire voisines suivant une direction prédéterminée peu- vent être isolés électriquement sans utilisation de la pel- licule d'-isolant de champ, la densité d'intégration dans une partie formant réseau de mémoire peut être améliorée. Même lorsque le sillon possède une dimension en largeur supérieure à environ 1 micron, il est rempli par la première plaque du condensateur, par la seconde pla- que du condensateur et par le matériau de remplissage La par- tie supérieure du sillon est aplanie et les dispersions d'usinage de la première ligne de transmission de mots et de la ligne de transmission de bits devant être formées au-dessus du sillon, peuvent être réduites; Cidessus, on a décrit de façon concrète la présente invention en liaison avec ces formes de réalisa- tion Mais il va sans dire que la présente invention n'est pas limitée aux formes de réalisation précédentes et que diverses modifications peuvent y être apportées sans sortir du cadre de l'invention. Comme matériau de remplissage 14, il est éga=- lement possible d'utiliser du bioxyde de silicium à la place du silicium polycristallin. Comme cela est représenté sur la figure 19, 254453 ? le silicium polycristallin de la seconde plaque 7 du con- densateur peut être parfaitement bien utilisé pour rem- plir le sillon 6 de manière à rendre plane la surface de ce dernier, sans utiliser aucun matériau de remplissage 14 Dans ce cas, la pellicule isolante 13 formée doit être épaisse Cette disposition supprime les phases opé- ratoires de dépôt et d'attaque chimique du matériau de remplissage 14 ainsi que la phase opératoire de forma- tion de la pellicule isolante 15 La figure 19 montre une variante de la première forme de réalisation -En ce qui concerne les première et seconde forme de réalisa- tion, le silicium polycristallin de la seconde plaque 16 du condensateur peut être enseveli, d'une manière tout-à-fait semblable, dans le sillon 6, de manière à rendre plane la surface de ce dernier, sans utilisation du matériau de remplissage 14. En tant que pellicule isolante 11 du conden- sateur, on peut utiliser également une pellicule de bio- xyde de silicium (Si O 2). Bien que toutes les formes de réalisation sont des mémoires DRAM du type à lignes de transmission de bits repliées, la présente invention est également ap- plicable à des mémoires DRAMI du type à lignes de trans- mission de bits ouvertes. Les types de conductivité des substrats se- miconducteurs et des régions semiconductrices peuvent être tout-à-fait opposés à ceux prévus dans chaque forme de réalisation Les cellules de mémoire peuvent être ou bien munies de régions semiconductrices (puits) qui sont formées dans le substrat semiconducteur et qui possèdent le type de conductivité opposé à celui du substrat-semi- conducteur. REVENDICATIONS 1 Dispositif de mémoire à semiconducteurs, caractérisé en ce qu'il comporte: un substrat semiconducteur ( 1) possédant une surface principale, des cellules de mémoire (M 11, M 12, M 21, M 22, ) dont chacune est constituée par un transistor MISFET (Q.; Q 11 ' Q 121 Q 21 ' Q 22) et un condensateur (C; C 11, C 12, C 21, C 22-,) branchés en série avec ledit transistor MISFET (Q,) qui est constitué par une électrode de gril- let et par deux régions de source et de drain, alors que le condensateur (C;) est constitué par une première cou- che conductrice ( 9), par une première pellicule isolante ( 11) formée sur ladite première couche conductrice et par une seconde couche conductrice ( 7) formée sur ladite pre- mière couche isolante, la première couche conductrice ( 9) étant raccordée à l'une desdites" couches de source et de drain et étant disposée de façon indépendante pour chaque condensateur (C,) de ladite cellule de mémoire, des sillons ( 6) qui sont formés sur ladite surface principale dudit substrat semiconducteur ( 1) par élimination partielle de ce substrat semiconducteur et qui sont prévus en correspondance avec lesdits condensa- teurs (C) et dont la surface intérieure de chacune d'eux est recouverte par la seconde pellicule isolante ( 7), une première partie dudit condensateur (C) étant prévue sur l'ensemble d'une surface de ladite seconde pellicu- le isolante ( 7) à l'intérieur dudit sillon ( 6), tandis qu'une seconde partie du condensateur, autre que ladite première partie, est prévue sur une troisième pellicule isolante ( 3 A) formée sur ledit substrat semiconducteur ( 1), hormis dans une partie o ladite première couche conductrice ( 9) de ladite seconde partie est raccordée à l'une desdites régions de source ou de drain et qu'une capacité de ladite première partie est supérieure à une capacité de ladite seconde partie, lesdites seconde et troisième pellicule isolante ( 7,3 A) étant réalisées d'un seul tenant, des lianes de transmission de mots (WL; WL 1, WL 2, WL 3, WL 4; 18) qui s'étendent suivant une direction au-dessus dudit substrat semiconducteur ( 1) et dont cha- cune est raccordée aux électrodes de grille du transis- tor MISFET (Q), et les lignes de transmission de données (BL; BL 11, BL 12, BL 21, BL 22, 22) qui s'étendent suivant une direction intersectant lesdites lignes de transmission de mots au-dessus dudit substrat semiconducteur ( 1) et dont chacune est raccordée à l'autre desdites régions de source ou de drain des transistors MISFET (Q), les- dites cellules de mémoire (M 111,) étant prévues en correspondance avec des points d'intersection respec- tifs entre lesdites lignes de transmission de mots (WL; 18) et lesdites lianes de transmission de données (VL; 22). 2 Dispositif de mémoire à semiconducteurs selon la revendication 1, caractérisé en ce que lesdites première et seconde couches conductrices ( 9,16) sont des couches de silicium polycristallin et que lesdites secon- de et troisième pellicules isolantes ( 7; 3 A) sont des pellicules de bioxyde de silicium. 3 Dispositif de mémoire à semiconducteurs selon la revendication 2, caractérisé en ce que la sur- face de ladite seconde couche conductrice ( 16) de ladi- te première partie dudit condensateur (C) est essentiel- lement plane} 4 Dispositif de mémoire à semiconducteurs selon la revendication 1, caractérisé en ce que ladite seconde pellicule isolante ( 7) est plus épaisse que la- dite troisième pellicule isolante ( 3,3 A). 5 Dispositif de mémoire à semiconducteurs selon la revendication 1, caractérisé en ce que ladite seconde pellicule isolante ( 7) possède une épaisseur sensiblement égale à celle de la troisième pellicule isolante ( 3 A). 6 Dispositif de mémoire à semiconducteurs selon la revendication 1, caractérisé en ce que ladite première pellicule isolante ( 11) et ladite secon de cou- che conductrice ( 7) sont prévues de manière à être com- munes auxcondensateurs (C) de la pluralité des cellules de mémoire (M 11). 7 Dispositif de mémoire à semiconducteurs selon la revendication 1, caractérisé en ce qu'il comnor- te en outre un matériau de remplissage ( 14) qui est formé au-dessus de ladite seconde couche conductrice ( 16) de ladite première partie dudit condensateur (C) et est pré- vu de manière à remplir une dépression de la surface de ladite seconde couche conductrice ( 7) de ladite première partie et aui est électriquement isolé par rapport à la- dite seconde couche conductrice. 8 Dispositif de mémoire à semiconducteurs selon la revendication 7, caractérisé en ce que ledit matériau de remplissage ( 14) est prévu de manière à pos- séder une surface qui est essentiellement de niveau avec la surface de ladite seconde couche conductrice ( 16) de ladite seconde partie du condensateur (C). 9 Dispositif de mémoire à semiconducteurs selon la revendication 8, caractérisé en ce que ledit matériau de remplissage ( 14) est du silicium polycris- tallin qui est électriquement isolé par rapport à ladi- te seconde couche conductrice ( 7) par une quatrième pel- licule isolante ( 15) formée sur ladite seconde couche conductrice ( 16). Dispositif de mémoire à semiconducteurs selon la revendication 8, caractérisé en ce que ledit matériau de remplissage ( 14) est du bioxyde de silicium. 11 Dispositif de mémoire à semiconducteurs selon la revendication 1, caractérisé en ce qu'il compor- te en outre une cinquième pellicule isolante ( 23 A) qui isole les cellules de mémoire voisines et aui entoure au moins une zone o le condensateur (C) est formé et une zone o ledit transistor MISFET (Q) est formé, hormis la région de source ou de drain dudit condensateur MISFET ( cordé à ladite liane de transmission de données (BL; 22). 12 Dispositif de mémoire à semiconducteurs selon la revendication 11, caractérisé en ce que la cin- quième pellicule isolante ( 23 A) est une pellicule de bio- xyde de silicium. 13 Dispositif de mémoire à semiconducteurs selon la revendication 12, caractérisé en ce que ladite dinquième pellicule isolante ( 23 A), qui isole les deux sillons voisins ( 6) correspondant auxdits condensateurs (C) desdites cellules de mémoire (Mît) raccordées à la même ligne de transmission de bits (BL; 22) est essen- tiellement identique à ladite seconde pellicule isolante ( 7) et possède une épaisseur égale à environ au double de celle de cette seconde pellicule isolante et est réalisée d'un seul tenant avec cette dernière. 14 Dispositif de mémoire à semiconducteurs selon la revendication 12, caractérisé en ce que au moins une partie dudit sillon ( 6) est définiepar ladite cinquiè- me pellicule isolante ( 23). Procédé de fabrication d'un dispositif de mémoire à semiconducteurs qui comporte des cellules de mé- moire (M 1 l,) constituéeschacune parun transistor MIISFET (Q; 11,) et par un condensateur (G; C 11,) et des sil- lons ( 6) formés en correspondance avec les condensateurs (C) qui sont constitués chacun par une première couche con- ductrice ( 9), une première pellicule isolante ( 11) formée sur ladite première couche conductrice et une seconde cou- che conductrice ( 16) formée sur ladite première pellicule isolante, caractérisé en ce qu'il inclut: (a) la phase opératoire de formation d'un mas- que ( 4,5) servant à former lesdits sillons ( 6) sur une sur- face principale d'un substrat semiconducteur ( 1), (b) la phase opératoire de formation dudit sil- lon ( 6) sur l'élément de surface principaledudit substrat semiconducteur ( 1) par élimination partielle dudit substrat semiconducteur moyennant l'utilisation dudit masque ( 4,5); (c) la phase opératoire de recouvrement de la surface intérieure de chaque sillon ( 6) par une seconde pel- licule isolante ( 7) et de recouvrement d'au moins une par- tie de la surface principale dudit substrat semiconducteur ( 1) par une troisième pellicule Isolante ( 3 A), lesdites se- conde et troisième pellicules isolantes ( 7, 3 A) étant réa- lisées d'un seul tenant, (d) la phase opératoire de formation de ladite première couche conductrice ( 9) sur ladite seconde pellicu- le isolante ( 3 A) à l'intérieur dudit sillon ( 3), sur ladi- te troisième pellicule isolante ( 3 A) et sur ledit substrat semiconducteur ( 1), cette première couche conductrice ( 3) étant formée d'une manière indépendante pour chacune des cellules de mémoire (M 11,) et étant raccordée audit transistors MISFET (Q) dans sa zone de contact avec ledit substrat semiconducteur ( 1), et (e) la phase opératoire de formation de ladi- te première pellicule isolante ( 3) sur au moins ladite pre- mière couche conductrice ( 9), et de formation de ladite seconde couche conductrice ( 16) sur ladite première couche isolante. 16 Procédé de fabrication d'un dispositif de mémoire à semiconducteurs selon la revendication 15, carac- térisé en ce que lesdites première et seconde couchescon- ductrices ( 9,12) sont des couches de silicium polycristallin. 17 Procédé de fabrication d'un dispositif de mémoire à semiconducteurs selon la revendication 16, carac- térisé en ce que ladite seconde couche conductrice ( 16) est formée de manière que sa surface puisse devenir es- sentiellement plane. 18 Procédé de fabrication d'un dispositif de mémoire à semiconducteurs selon la revendication 15, carac- térisé en ce que ledit masque ( 4,5) comporte un premier masque ( 14) et un second masque ( 5) qui est formé sur ledit pre- mier masque, ces deux masques possédant la même forme, ladite phase opératoire (b) inclut la phase opératoire partielle de formation desdits sillons ( 6) par élimination partielle dudit substrat semiconducteur ( 1) moyennant l'utilisation dudit second-masque ( 5) et la pha- se opératoire partielle d'élimination dudit second masque ( 5), et ladite phase opératoire ( 6) inclut la phase opératoire partielle de formation de ladite seconde pellicule isolante sillon ( 6) par oxydation thermique du substrat semiconduc- teur ( 1) mis à nu, moyennant l'utilisation dudit premier masque ( 4), qui est un masque imperméable à l'oxydation, la phase opératoire partielle d'élimination dudit premier masque ( 4) et la phase opératoire partielle de formation de ladite troisième pellicule isolante thermique de ladite surface principale dudit substrat se- miconducteur ( 1), cette troisième pellicule isolante étant plus mince que ladite pellicule isolante ( 7). 19 Procédé de fabrication d'un dispositif de mémoire à semiconducteurs selon la revendication 15, caractérisé en ce que ledit masque ( 4,5) inclut un pre- mier masque ( 4) et un second masque ( 5) qui est formé sur ledit premier masque, ces deux masques possédant la même forme, que ladite phase opératoire (b) inclut la phase opératoire partielle de formation desdits sillons ( 6 A) par élimination partielle dudit substrat semiconduc- teur ( 1) moyennant l'utilisation du seconde masque ( 5) et:la phase opératoire partielle d'élimination dudit se- cond masque ( 5), et que ladite phase opératoire ( 6) inclut la phase opératoire partielle d'élimination sélective dudit premier masque ( 4), la phase opératoire partielle de formation de ladite seconde pellicule isolante ( 23) sur la surface inférieure de chaque sillon ( 6 A, 6) et de ladite troisième pellicule isolante ( 23 A) sur ladite sur- face principale dudit substrat semiconducteur ( 1) par oxydation thermique du substrat semiconducteur à nu, moyennant l'utilisation du premier masque ( 4) éliminé de façon sélective, lesdites seconde et troisième pel- liculesisolantes ( 23, 3, 3 A) possédant des épaisseurs essentiellement identiques alors que le premier masque ( 4) est un masque imperméable à l'oxydation, et la pha- se opératoire partielle d'élimination dudit premier mas- que ( 4). 20, Procédé de fabrication d'un dispositif de mémoire à semiconducteurs selon la revendication 15, caractérisé en ce qu'il comporte en outre: (f) la phase opératoire de formation d'un matériau de remplissage ( 14) sur ladite seconde couche conductrice ( 16), ce matériau de remplissage étant for- mé de manière à remplir une dépression d'une surface de la partie de ladite seconde couche conductrice ( 16) qui est formée dans chaque sillon ( 6), ledit matériau de rem- plissage étant isolé électriquement par rapport à ladite seconde couche conductrice. 21 Procédé de fabrication d'un dispositif de mémoire à semiconducteurs selon la revendication 20, caractérisé en ce que ledit matériau de remplissage ( 14) est formé -de manière que sa surface puisse être essen- tiellement de niveau avec la surface de ladite seconde couche conductrice ( 16) formdeau-dessus de ladite surface principale dudit substrat semiconducteur ( 1). 22 Procédé de fabrication d'un dispositif de mémoire à semiconducteurs selon la revendication 20, caractérisé en ce que ledit matériau de remplissage ( 14) est du silicium polycristallin et que ladite phase opéra- toire (f) inclut la phase opératoire partielle de recou- vrement de la surface de ladite seconde couche conductri- ce ( 16) par une quatrième pellicule isolante ( 15 j et la phase opératoire partielle de formation dudit matériau de remplissage ( 14) sur ladite quatrième pellicule iso lante ( 15). 23.Procédé de fabrication d'un dispositif de mémoire à semiconducteurs selon la revendication 15, ca- ractérisé en ce qu'il comporte en outre: (g) la phase opératoire réalisée avant la pha- se opératoire (a) et consistant à former une cinquième pel- licule isolante ( 23 A) sur laditesurface principale du sub- strat semiconducteur ( 1) par oxydation thermique sélective de ce dernier, ladite cinquième pellicule isolante ( 23 A) isolant les cellules de mémoire voisines. 24 Procédé de fabrication d'un dispositif de mémoire à semiconducteurs selon la revendication 23, carac- térisé en ce que lesdits sillons ( 6) sont formés par élimi- nation partielle dudit substrat semiconducteur ( 1) moyennant l'utilisation dudit masque ( 4,5) et de ladite cinquième pel- licule isolante ( 23 A) en tant que masque. Procédé de fabrication d'un dispositif de mémoire à semiconducteurs selon la revendication 23, carac- térisé en ce que ledit masqzue ( 4,5) inclut-un premier masque ( 4) et un second masque ( 5) qui est formé sur ledit pre- mier masaue, ces masques possédant la même forme, que ladite phase opératoire (b) inclut la phase opératoire partielle de formation dudit sillon ( 6) 2 c 44537 par élimination partielle dudit substrat semiconducteur ( 1 > moyennant l'utilisation dudit second nasque ( 5) et de ladite cinquième pellicule isolante ( 23 A) en tant que masque et la phase opératoire partielle d'élimination du- dit second masque ( 5), et que ladite phase opératoire (c) inclut la phase opératoire de formation d'au moins ladite seconde pellicule isolante ( 23) sur ledit substrat semiconduc- teur ( 1) par oxydation thermique du substrat semiconduc- teur à nu, moyennant l'utilisation dudit premier masque ( 4) et de ladite cinquième pellicule isolante ( 23 A) en tant que masque, le premier masque ( 41 étant un masque imperméable à l'oxydation. 26 Procédé de fabrication d'un dispositif de mémoire à semiconducteurs selon la revendication 23, carac- térisé en ce que lesdites cellules de mémoire (M 11,) sont isolées par lesdites seconde et cinquième pellicules isolantes ( 23, 23 A), que ladite seconde pellicule isolante ( 23) isole les parties les plus rapprochées des deux sil- lons voisins ( 6) faisant partie desdits sillons desdites cellules de mémoire, que ladite seconde pellicule isolan- te ( 23) est formée sur la surface intérieure de chaque sillon ( 6) par oxydation thermique du substrat semicon- ducteur ( 1) à nu, que ladite seconde pellicule isolante ( 23) formée sur ladite surface inférieure de l'un desdits deux sillons voisins,( 6) est réalisà d'un seultenant avec ladite seconde pellicule isolante ( 23) forméesur ladite surface intérieure de l'autre sillon ( 6), et que ladite cinquième pellicule isolante ( 23 A) isole des parties au- tres que lesdites parties isolées par ladite seconde pel- licule isolante.