FR 2527868 A1 19831202 FR 8209052 A 19820525 CIRCUIT INTEGRE LOGIQUE CONCU DE MANIERE A SIMPLIFIER SON IMPLANTATION SUR UN SUBSTRAT La présente invention concerne les circuits intégrés logiques et elle a pour but de proposer un type de structure intégrée tel que l'implantation de ces circuits sur un substrat, c'est-à-dire leur mise en place géométrique, et le dessin des masques de fabrication correspondants soient facilités pour le concepteur de circuits. Dans l'étude d'un nouveau circuit intégré, une durée de travail très importante doit être consacrée à l'implantation (positionnement) des divers éléments de circuit (transistors, interconnexions) sur la surface disponible, et au dessin des masques de fabrication. La difficulté de cette tâche provient de la nécessité de concevoir des interconnexions respectant les possibilités tech- nologiques de croisement, en réduisant autant que possible l'encombrement du circuit Elle provient aussi du caractère fasti- dieux du dessin des masques lorsque les circuits comprennent un grand nombre d'éléments On cherche donc, par la conception assistée par ordinateur, à automatiser l'implantation de certains types de circuits en utilisant des bibliothèques de schémas d'implantation, et aussi en utilisant des structures répétitives pour lesquelles l'ordinateur n'a qu'à répéter un motif de dessin à des endroits qui lui sont indiqués par le concepteur. Un exemple typique de structure répétitive est fourni par les réseaux logiques programmables (PLA, de l'anglais Program- mable Logic Array) Ces réseaux sont destinés, à partir de n variables d'entrée, à fournir p combinaisons logiques de ces variables ou de certaines de ces variables; ces p combinaisons sont des fonctions booléennes des variables et peuvent se ramener chacune à une somme de produits des variables Lorsqu'on veut gagner sur le temps d'implantation, au prix éventuellement d'une certaine perte en densité d'occupation de la surface disponible, on ne se préoccupera pas de dessiner un agencement optimal de transistors et d'interconnexions, tenant compte des fonctions logiques particulières à réaliser, mais on réalisera l'implanta- tion systématiquement sous forme de réseau matriciel de conduc- teurs de lignes et de conducteurs de colonnes avec un transistor de connexion ou une absence de connexion à chaque croisement de conducteurs, les positions des transistors étant déterminées par les combinaisons logiques à réaliser. Cette structure matricielle permet de gagner un temps considérable sur le dessin du circuit, mais elle n'est a priori utilisable que pour la réalisation de fonctions logiques qui peuvent s'exprimer sous forme de produits, ou sommes, ou sommes de produits de variables logiques On l'a donc utilisée pour réaliser des décodeurs, des mémoires, des réseaux logiques programmables. On reviendra sur les détails de réalisation d'une structure intégrée répétitive du type PLA, mais on peut déjà indiquer que le but de la présente invention est de proposer une structure intégrée améliorée qui permet de faciliter l'implantation de circuits logiques même lorsqu'ils ne peuvent pas s'exprimer sous forme de sommes de produits de variables d'entrée. En particulier, la présente invention a pour but de faciliter, grâce à une structure répétitive, l'implantation de circuits logi- ques tels que des bascules, compteurs, registres, qui comportent des bouclages entre sorties et entrées de portes logiques excluant la possibilité d'une réalisation sous forme de structure PLA. La structure intégrée selon l'invention se présente de la manière suivante: un réseau régulier de conducteurs en ligne et un réseau régulier de conducteurs en colonne se croisent dans une zone d'implantation du circuit logique (ou d'une portion du cir- cuit logique) à réaliser; certaines régions de croisement-entre un conducteur de ligne et un conducteur de colonne comportent une isolation entre ces deux conducteurs, tandis que d'autres comportent un transistor de disposition dite "normale" ayant une électrode principale reliée à un conducteur de colonne et une électrode de commande reliée à un conducteur de ligne; mais de plus, contrairement aux structures de type PLA ou aux mémoires et décodeurs, certaines autres régions de croise- ment, entre une ligne et une colonne qui par ailleurs sont toutes deux reliées à des transistors de disposition normale, comportent soit un court-circuit entre le conducteur de ligne et le conduc- teur de colonne, soit un transistor de disposition dite "inversée", c'est à dire ayant une électrode principale reliée au conducteur de ligne (et non de colonne) et une électrode de com- mande reliée au conducteur de colonne (et non de ligne). On comprendra que les termes ligne et colonne sont des dénominations parfaitement arbitraires et n'impliquent en rien une obligation de dessin o les lignes seraient horizontales et les colonnes verticales. Le terme 'électrode" de transistor doit s'étendre très généralement même s'il ne s'agit pas à proprement parler d'un con- ducteur: la région diffusée de source ou de drain d'un transistor MOS est considérée ici comme une électrode de source ou drain (électrode principale par opposition à la grille du transistor qui est une électrode de commande). La structure en réseau selon l'invention pourra donc comprendre, dans une même zone quadrillée par des conducteurs per- pendiculaires, soit trois types de régions de croisement (isolation, transistor normal, court-circuit, ou encore isolation, transistor normal, transistor inversé), soit quatre types de régions de croisement (isolation, transistor normal, transistor inversé, court-circuit), en tous cas un petit nombre de motifs de dessin dont la répétitivité facilite grandement la phase de conception Avec une conception assistée par ordinateur, le tra- vail essentiel consistera à définir sur le réseau les emplacements de chacun des types de connexion, l'ordinateur établissant alors le dessin des masques de tout le circuit par mise en place de motifs connus aux positions désignées. Il faut bien comprendre que la différence avec l'art antérieur se situe d'abord dans le fait que ces trois ou quatre types de régions de croisement cohabitent dans une même zone d'implantation et non dans des zones géographiquement séparées: 2 527868 ici, des court-circuits ou des transistors inversés se situeront au carrefour d'une ligne et d'une colonne qui toutes deux sont reliées par ailleurs, dans d'autres régions de croisement de la même zone d'implantation, à des transistors de disposition "normale". L'invention sera mieux comprise à la lecture de la description détaillée qui suit et qui est faite en référence aux dessins annexés dans lesquels: la figure 1 représente sous forme symbolique un exemple particulier de réseau logique programmable; la figure 2 représente sa réalisation pratique sous forme de structure classique en double réseau; la figure 3 en représente une figuration symbolique la figure 4 représente un compteur synchrone qui ne serait pas réalisable sous forme de structure de type PLA; la figure 5 représente symboliquement une implantation en réseau, selon l'invention, pour le circuit de la figure 4; la figure 6 représente symboliquement une autre implantation en réseau du même cirucit; la figure 7 représente un circuit logique qu'il ne serait pas intéressant d'implanter sous forme de structure PLA; la figure 8 représente symboliquement une implantation en réseau, selon l'invention, du circuit de la figure 7 les figures 9 à Il représentent des motifs élémentaires de la structure intégrée selon l'invention. Les figures 1 à 3 sont destinées à mieux faire comprendre la technique connue d'implantation des structures PLA pour montrer comment l'invention s'en détache. Un réseau logique programmable réalise des combinaisons logiques Sl à Sp qui sont des sommes de produits logiques de variables d'entrée a 1 à an. Il se décompose en un réseau "produit" (portes ET 10) à n entrées (al à an) et m sorties (bl à bm) établissant les différents produits intermédiaires apparaissant dans les com- binaisons à réaliser, et un réseau 'somme" (portes OU 12) à m entrées (bl à bm) et p sorties (Si à Sp) établissant les sommes de produits. La figure 1 montre un exemple d'un tel réseau. En pratique, on remplace les portes ET par des portes NOR (NON-OU) précédées d'inverseurs, et les portes OU par des por- tes NOR suivies d'inverseurs, car une porte NOR à k entrées est très facile à réaliser avec k transistors ayant chacun leur électrode de commande (grille d'un transistor MOS) reliée à une ligne conductrice d'entrée respective, une électrode principale (source d'un transistor MOS) reliée à une ligne de masse commune aux k transistors, et une autre électrode principale (drain) reliée à une colonne de sortie, également commune et reliée, à travers une charge, à un potentiel d'alimentation. La figure 2 montre la structure PLA de la figure 1 implantée selon un double réseau matriciel de portes NOR Un premier réseau 20 réalise la fonction "produit" et un deuxième reseau 22 réalise la fonction "somme" Ces réseaux sont implantés dans des zones géographiquement séparées Dans le premier réseau , les régions de croisement entre conducteurs de ligne et con- ducteurs de colonne comprennent soit une isolation, soit un tran- sistor connecté comme indiqué ci-dessus Dans le deuxième réseau, c'est la même chose, mais ce qui était colonne de sortie du premier réseau devient ligne d'entrée pour le deuxième. La figure 3 symbolise le réseau de la figure 2 avec une convention dans laquelle les conducteurs de ligne sont des traits horizontaux et les conducteurs de colonne des traits verticaux; les transistors sont figurés par un X s'ils sont normaux (grille reliée à une ligne) et par un O s'ils sont inversés (grille reliée à une colonne) Les croisements avec isolation entre conducteurs sont figurés sans aucun symbole particulier au croisement de deux traits Les inverseurs n'ont pas été figurés. Le schéma se divise donc en une zone d'implantation 20 o n'apparaissent que des transistors X et une zone 22 o n'apparaissent que des transistors O En réalité, on aurait pu tout aussi bien représenter ce schéma symbolique avec uniquement- des transistors normaux X dans les deux réseaux 20 et 22, en considérant que le deuxième réseau est bien distinct du premier et Z 527868 est analogue au premier mais qu'il est tourné de 900 et qu'il possède des lignes d'entrée verticales au lieu d'horizontales. Physiquement, les motifs de dessin des transistors du deuxième réseau seront d'ailleurs tout à fait semblables à ceux du premier mais tournés de 90 degrés; en particulier, si les conduc- teurs d'entrée du premier réseau sont en silicium polycristallin et les conducteurs de sortie en aluminium, le concepteur d'une structure PLA n'utilisera pas ces conducteurs d'aluminium pour attaquer le deuxième réseau: il les prolongera par des conduc- teurs en silicium polycristallin qui deviendront des lignes d'entrée (verticales) du deuxième réseau, lequel aura alors des colonnes de sortie (horizontales) en aluminium selon une structure tout à fait semblable à celle du premier réseau. Ceci montre bien que dans une structure de type PLA tous les transistors jouent le même rôle et peuvent être dessinés tous de la même manière; ceci résulte du fait que la structure com- porte des réseaux en cascade et du fait qu'à l'intérieur de chaque réseau, toutes les entrées sont appliquées aux lignes et toutes les sorties sont prélevées sur les colonnes. Selon la présente invention, on établit des structures en réseau dans lesquelles les variables d'entrée et les variables de sortie de portes logiques (portes intermédiaires ou portes de sortie finales) sont mélangées et peuvent apparaître aussi bien en ligne qu'en colonne, et parfois des deux côtés à la fois pour une même variable. Ces structures permettront notamment de réaliser des circuits dans lesquels il y a une imbrication de connexions telle que par exemple une porte NOR reçoive comme signaux d'entrée à la fois des variables d'entrée du circuit et des sorties d'autres portes NOR Elles permettront aussi de réaliser des circuits logi- ques bouclés, ce qui est particulièrement utile pour la réalisation de bascules, compteurs, registres et de toutes sortes de circuits qui peuvent se dessiner symboliquement à l'aide de portes NOR essentiellement, mais qui ne peuvent pas ou peuvent difficilement se ramener à des structures de type PLA, et qui n'ont donc jamais été implantés sous forme de réseau croisé de lignes et colonnes à motifs simples répétés. Les structures selon l'invention font apparaître des transistors normaux et inversés, ou des transistors normaux et des court-circuits, véritablement dans la même zone d'implantation, ce qu'on va expliquer à propos d'un exemple qui est un compteur synchrone représenté à la figure 4 par un circuit à portes NOR. Ce circuit est classique et ne nécessite pas de commen- taires particuliers Les signaux d'entrée extérieurs sont désignés par El, E 2 (entrées), Hl, H 2 (horloges) R, S (remise à zéro, forçage), OP (validation) et les sorties complémentaires par Q et Q*. Une porte NOR 40 reçoit OP, Hi, El, Q*, sa sortie est désignée par A; une porte NOR 42 reçoit OP, Hi, E 2, Q; sa sortie est désignée par B. Une porte NOR 44 et une porte NOR 46, de sorties C et D respectivement, reçoivent la première les signaux A, S et D, et la seconde les signaux B, R et C. Une porte NOR 48 recoit H 2 et C et une porte NOR 50 reçoit H 2 et D; les sorties sont F et G respectivement. Enfin, une porte NOR 52 reçoit F, R et Q* et une porte NOR 54 reçoit G, S et Q; les sorties sont Q et Q*. Les figures 5 et 6 représentent respectivement deux schémas symboliques d'implantation en réseau, conformément à l'invention, du circuit de la figure 4, avec les conventions de la figure 3, auxquelles il faut ajouter la représentation par un point noir renforcé d'un court-circuit entre deux conducteurs per- pendiculaires. Sur le schéma de la figure 5, on a établi des conduc- teurs horizontaux dont certains reçoivent des signaux d'entrée Hi, H 2, El, E 2, OP, R, S, mais dont certains autres constituent des sorties de portes NOR (A, B, C, D, F, G) y compris les sorties du compteur lui-même (Q, Q*) Certains signaux (A, B, C, D, F, G, Q, Q*) apparaissent aussi bien sur les lignes horizontales que sur les colonnes verticales et un point noir à l'intersection d'une ligne et d'une colonne correspondant au même signal représente un court-circuit entre le conducteur de ligne et le conducteur de colonne. Toutes les entrées et sorties de portes NOR doivent apparaître chacune au moins une fois en ligne ou en colonne. Dans le cas de la figure 5, toutes les sorties de portes NOR apparaissent sur les colonnes verticales et chaque colonne verticale (par exemple la première à gauche) correspond à une porte NOR ( 40) de la même manière que pour le réseau 20 de la figure 8, c'est à dire qu'un transistor "normal" X est placé à l'intersection de cette colonne et -de chacune des lignes correspondant aux signaux d'entrée de la porte NOR (Hl, El, OP, Q* pour la porte 40 de sortie A) Ce transistor "normal" X a sa grille reliée à une ligne, son drain -relié à une colonne et sa source reliée à la masse Les colonnes sont reliées à travers des charges individuelles (résistances ou transistors) non représentées, à un potentiel d'alimentation, comme à la figure 2. L'implantation se fait donc de manière similaire à celle d'une structure PLA avec en outre des court-circuits entre lignes et colonnes dans la même zone d'implantation que les transistors "normaux', c'est à dire que les points de court-circuit se situent au croisement de lignes et colonnes qui comportent par ailleurs des transistors 'normaux'. A la figure 6, on a représenté un autre schéma sym- bolique d'implantation en réseau, correspondant encore au compteur de la figure 4, mais réalisé différemment, avec non seulement des courtcircuits entre certaines lignes et colonnes mais aussi des transistors 'inverses en plus des transistors normaux. Les transistors inversés, figurés par un 0, sont situés dans la même zone d'implantation que les transistors normaux, donc à des croisements situés sur les mêmes lignes et les mêmes colon- nes que les transistors normaux. Sur la figure 6, les conducteurs de ligne sont horizon- taux et les conducteurs de colonne verticaux, de même qu'à la figure 5. Ici, on a mis comme variables de ligne les variables d'entrée Hi, H 2, OP, R, S, El, E 2 et également certaines sorties (C, D, Q, Q*) de portes NOR. D'autre part, pour ce schéma, toutes les sorties de por- tes NOR (A, B, C, D, F, G, Q, Q*) sont sur des conducteurs de colonne Les variables qui apparaissent à la fois en ligne et en colonne (C, D, Q, Q*) imposent un court-circuit au croisement d'une ligne et d'une colonne correspondant à la même variable. Pour ces variables qui apparaissent à la fois en ligne et en colonne et qui sont des sorties de portes NOR, on remarque que les entrées de ces portes peuvent se situer soit en ligne (avec un transistor normal) soit en colonne (avec un transistor inversé) Par exemple, la variable de sortie D correspond à la sortie de la porte NOR 46 qui doit recevoir comme entrées les variables C, R, et B La colonne D devrait donc (comme à la figure ) être commandée par trois transistors normaux aux intersections des lignes C, R et B En réalité on peut se dispenser de la ligne B et utiliser à la place une colonne B On commande alors la colonne D et la ligne D (réunies) d'une part par deux transistors normaux à l'intersection de la colonne D et des lignes C et R, et d'autre part par un transistor inversé à l'intersection de la ligne D et de la colonne B (le transistor inversé ayant sa grille reliée à la colonne B, son drain à la ligne D et sa source à la masse). Les courts-circuits entre lignes et colonnes correspon- dant à une même variable dispensent de prévoir de relier les lignes comportant des transistors inversés à un potentiel d'alimentation par l'intermédiaire de charges, bien que ces lignes correspondent à des sorties de portes NOR: les charges des colon- nes correspondantes sont des charges aussi pour les lignes Mais si une ligne comportait un transistor inversé sans que cette ligne soit reliée par un -court-circuit à une colonne, il faudrait prévoir en bout de cette ligne une liaison par une charge à un potentiel d'alimentation pour que cette ligne joue le rôle de sor- tie d'une porte NOR dont les entrées sont commandées par des colonnes. La figure 7 représente un exemple de circuit logique sans bouclage et qui pourrait théoriquement être mis sous forme de structure PLA mais qui comporte des imbrications telles qu'il est plus simple de le réaliser avec la structure de la présente inven- tion car la sortie du circuit s'exprime mieux sous forme d'une fonction logique comprenant des mises en facteurs imbriquées que sous forme d'une somme de produits de variables d'entrée. Le schéma de la figure 8 représente symboliquement l'implantation du circuit de la figure 7 sous forme d'un réseau comprenant des transistors normaux et des transistors inversés. Les variables d'entrée apparaissent aussi bien en ligne (a, b, c, d, e, f, k) qu'en colonne (g, h, i, j, 1). Les variables de sortie de portes NOR également peuvent apparaître en colonne (A, B, F, G) ou en ligne (C, D, E, H) Ici aucune variable n'apparait à la fois en ligne et en colonne et, par conséquent, d'une part il n'y a pas de points de court-circuit entre ligne et colonne dans le réseau, et d'autre part les lignes ou colonnes correspondant à une sortie de porte NOR (A, B, C, D, E, F, G, H) doivent être reliées par des charges individuelles (résistance ou transistor de charge) à un potentiel d'alimentation. Les sorties A et B ont été placées en colonne car elles dépendent des variables a, b, c, d, e, f toutes placées en ligne. Des transistors normaux X le long de ces colonnes rendent compte de cette dépendance. Les sorties C, D, E ont été placées en ligne car elles dépendent de variables A, B en colonne; elles dépendent aussi de variables g, h, i, j, qu'on place alors aussi en colonne Des transistors inversés O le long des lignes C, D, E rendent compte de cette dépendance. Les sorties F, G sont à nouveau placées en colonne car elles dépendent de C, D, E qui sont en ligne Comme elles dépendent aussi de k et 1, on place les variables k et 1 en ligne. Des transistors normaux X le long des colonnes F et G rendent compte de cette dépendance des colonnes par rapport aux lignes. Enfin, la sortie H est placée en ligne et un transistor inversé O est placé au croisement de cette ligne et de chacune des colonnes B, F, 1, G puisque ces variables sont appliquées à l'entrée de la dernière porte NOR correspondant à la sortie H. 1.1 La figure 8 montre donc un exemple de structure selon l'invention avec, aux croisements du réseau, soit une isolation entre conducteurs, soit un transistor normal (commandé par une ligne), soit un transistor inversé (commandé par une colonne) La différence avec une structure PLA est, comme le montre une com- paraison immédiate des figures 8 et 3, dans le fait que les tran- sistors normaux et inversés sont mélangés dans le même réseau: une bonne partie des transistors inversés (O) se situent à un croisement d'une ligne et d'une colonne le long desquelles on trouve par ailleurs des transistors normaux (X). Les structures en réseau ainsi obtenues peuvent être simplifiées éventuellement par réorganisation des positions des variables sur les lignes et les colonnes, par suppression d'espaces o ne figurent aucune interconnexion entre lignes et colonnes, par remplacement de deux transistors inversés par deux transistors normaux lorsqu'on rencontre quatre points adjacents comportant respectivement deux court-circuits diagonalement opposés et deux transistors inversés diagonalement opposés. On va maintenant décrire, en référence aux figures 9 à 11, une possibilité de réalisation pratique de la structure selon l'invention, montrant comment réaliser sur un même réseau les différentes sortes de croisement de conducteurs (transistor nor- mal, transistor inversé, court-circuit, isolation). L'exemple est défini pour une structure de type MOS (metal-oxyde-semiconducteur), à un niveau de silicium polycris- tallin et un niveau d'aluminium, pouvant être fabriquée par des procédés classiques. Les conducteurs de ligne sont en silicium polycristal- lin fortement dopé, et les conducteurs de colonne en aluminium. Dans une zone de croisement avec isolation, les conduc- teurs de ligne et de colonne sont isolés l'un de l'autre par une couche isolante épaisse (oxyde épais de silicium), et isolés aussi du substrat de la même manière Dans une zone de croisement avec court-circuit, l'aluminium descend en contact avec le silicium polycristallin. Là o il y a un transistor, du silicium polycristallin sert de grille et n'est isolé du substrat que par une couche iso- lante mince (oxyde mince de silicium). Les sources et drains des transistors sont réalisés par des zones fortement dopées du substrat (diffusion N+ pour un tran- sistor à canal N), les sources étant en fait des extensions latérales d'une ligne de masse (constituée par une diffusion N+), courant entre deux lignes de silicium polycristallin (une ligne de masse est prévue seulement pour deux lignes de silicium polycristallin et les transistors sont placés symétriquement de chaque c 8 té de cette ligne de masse) Les drains sont bien entendu séparés des sources par une région de canal au dessous de la par- tie de silicium polycristallin qui forme grille. Pour préciser ces notions, on a représenté à la figure 9 un schéma simplifié (vu de dessus) d'une zone de croisement avec transistor normal: la ligne de silicium polycristallin est désignée par 60, la colonne d'aluminium par 62, la diffusion N+ de ligne de masse par 64 avec une extension 66 qui forme la source. La diffusion N+ de drain est désignée par 68 Le canal du tran- sistor MOS est situé entre source et drain sous le passage de la ligne 60. La ligne de silicium polycristallin 60 est isolée du substrat par de l'oxyde épais sauf au passage entre la source et le drain o elle constitue une grille 69 et o elle n'est plus isolée que par de l'oxyde mince. La colonne d'aluminium 62 est isolée du substrat (notamment de la source et de la ligne de masse) ainsi que de la ligne de silicium 60, par de l'oxyde epais, sauf dans la région du drain o l'aluminium vient en contact avec le substrat (zone hachurée 70). La figure 10 montre en vue de dessus la constitution schématique d'un transistor de disposition inversée. La source est encore une extension 66 de la ligne de masse 64 Le drain est aussi une région diffusée N+ 72 séparée de la source, mais cette fois située entre la ligne de masse 64 et la ligne de silicium polycristallin 60, cette dernière ne servant plus de grille Le drain est décalé latéralement par rapport aux colonnes d'aluminium. La grille est formée par une portion isolée 74 de sili- cium polycristallin, déposée et gravée en même temps que les lignes 60; cette portion passe au-dessus de l'invervalle entre source 66 et drain 72, et, dans cet intervalle, elle n'est isolée du substrat que par de l'oxyde mince De plus, cette portion s'étend latéralement jusqu'à la colonne d'aluminium ( 76 sur la figure 10) et à cet endroit l'aluminium est en contact avec le silicium polycristallin (zone hachurée 78) alors qu'ailleurs il est isolé par de l'oxyde épais (notamment là o il croise la ligne de silicium polycristallin 60). Enfin, la ligne de silicium polycristallin 60 ou une extension 80 de cette ligne vient en contact direct avec le substrat au niveau du drain 72 (zone hachurée 82). Comme on le voit, le transistor inversé occupe plus de surface que le transistor normal et c'est pourquoi on peut préférer, pour un même circuit tel que celui de la figure 4, réaliser un réseau du type de la figure 5 (sans transistors inversés) plutôt qu'un réseau du type de la figure 6 malgré le plus faible nombre de lignes de ce dernier. Une zone de croisement de ligne 60 et de colonne 84 avec court-circuit et une zone de croisement de ligne 60 et de colonne 86 avec isolation ont été représentées côte à côte sur la figure 11 Pour le court-circuit, l'aluminium vient en contact (zone hachurée 88) avec la ligne de silicium polycristallin 60 qui est élargie par une extension 90 au niveau du croisement; dans le croisement avec isolation, l'aluminium passe au dessus du silicium polycristallin dont il est séparé par de l'oxyde épais Dans les deux types de croisement l'aluminium est isolé aussi du substrat (notamment de la ligne de masse 64) par de l'oxyde épais. Ces différents modèles de zones de croisement permettent de définir des motifs élémentaires répétitifs de masques de fabri- cation, motifs élémentaires qui peuvent être directement mis en place côte à côte par un ordinateur d'assistance à la conception, le concepteur indiquant quel motif doit être placé à tel ou tel croisement de ligne et colonne. REVENDICATIONS. 1 Circuit intégré logique comportant un réseau de con- ducteurs en ligne et un réseau de conducteurs en colonne se croisant dans une zone d'implantation de portes logiques, cer- taines régions de croisement entre un conducteur de ligne et un conducteur de colonne comportant une isolation entre ces deux con- ducteurs et d'autres régions comportant un transistor de disposi- tion dite "normale" (X) ayant une électrode principale ( 68) reliée à un conducteur de colonne ( 62) et une électrode de commande ( 69) reliée à un conducteur de ligne ( 60), caractérisé par le fait que d'autres régions de croisement, entre un conducteur de ligne et un conducteur de colonne qui sont par ailleurs tous deux reliés au niveau de régions de croisements de la même zone d'implantation, à des transistors de disposition normale, comportent soit un court- circuit ( 88) entre le conducteur de ligne ( 60) et le conducteur de colonne ( 84) soit un transistor de disposition dite "inversée" ( 0) ayant une électrode principale ( 72) reliée au conducteur de ligne ( 60) et une électrode de commande ( 74) reliée au conducteur de colonne ( 76). 2 Circuit intégré logique selon la revendication 1 caractérisé par le fait que la zone d'implantation comporte simultanément des régions de croisement avec court-circuit et d'autres avec un transistor de disposition inversée. 3 Circuit intégré logique selon l'une quelconque des revendications 1 et 2, caractérisé par le fait qu'une autre électrode principale ( 66) des transistors de disposition inversée et des transistors de disposition normale est reliée à une ligne de masse ( 64) commune à plusieurs transistors de la zone d'implantation. 4 Circuit intégré logique selon l'une quelconque des revendications 1 à 3, caractérisé par le fait que certaines colon- nes (A, B, F, G; fig 8) sont reliées, à travers des charges indi- viduelles, a une source de potentiel d'alimentation, et que certaines lignes (C, D, E, H; fig 8) sont également reliées, à travers des charges individuelles, à une source de potentiel d'alimentation. Circuit intégré logique selon l'une des reven- dications 1 à 4, caractérisé par le fait que certains conducteurs de ligne -sont isolés de la surface d'un substrat essentiellement par un isolant épais sauf au dessus de régions constituant des canaux entre source et drain de transistors MOS de disposition normale (fig 9), l'isolant étant mince à ces endroits, et sauf au dessus de régions de drain ( 72) de transistors MOS de disposition inversée (fig 10), le conducteur de ligne venant en contact direct avec la région de drain à ces endroits. 6 Circuit intégré logique selon l'une quelconque des revendications 1 à 5, caractérisé par le fait que certains conduc- teurs de colonnes sont, dans la zone d'implantation du réseau, isolés des conducteurs de ligne et du substrat par un isolant épais sauf dans des régions ( 88) de court-circuit entre ligne et colonne (fig 11) et sauf dans des régions ( 68) de drain de tran- sistors de disposition normale (fig 9) o le conducteur de colonne vient en contact avec le drain du transistor. 7 Circuit intégré logique selon l'une quelconque des revendications 1 à 6, caractérisé par le fait que les conducteurs de ligne sont constitués par des bandes ( 60) d'une couche con- ductrice, et que cette couche conductrice comprend par ailleurs des portions isolées individuelles ( 74) disposées chacune à une région de croisement comprenant un transistor de disposition inversée (fig 10), ces portions venant en contact-avec le conduc- teur de colonne ( 76) correspondant à ce croisement mais étant isolées du conducteur de ligne ( 60), et ces portions constituant- les grilles des transistors de disposition inversée isolées du substrat par une couche isolante mince au dessus de la région de canal entre source ( 66) et drain ( 72) de ces transistors. 8 Circuit intégré logique selon l'une quelconque des revendications 1 à 7, caractérisé par le fait qu'une ligne for- tement dopée ( 64) parallèle à un conducteur de ligne est prévue pour relier à la masse des électrodes de source de transistors, et 252786-8 que dans des régions de croisement correspondant à un transistor de disposition inversée (fig 10) la région de drain ( 72) de ce transistor est située entre la ligne fortement dopée ( 64) et le conducteur de ligne ( 60). 9 Circuit intégré logique selon la revendication 8, caractérisé par le fait que la région de drain ( 72) est située latéralement par rapport au conducteur de colonne ( 76, fig 10). Circuit intégré logique selon l'une quelconque des revendications 1 à 9, caractérisé par le fait que les conducteurs de ligne sont en silicium polycristallin et les conducteurs de colonne en aluminium.