FR 2525012 A1 19831014 FR 8305866 A 19830411 25012 -1- "Mémoire de lecture programmable et son procédé de fabrication". L'invention concerne une mémoire de lecture programmable compor- tant un corps semiconducteur dont une surface principale présente une ré- gion électro-isolante profonde et une région semiconductrice monocristal- line avoisinant à ladite région électro-isolante et dont une surface pré- sente plusieurs cellules de mémoire espacées, chaque cellule présentant une première jonction pn pratiquement horizontale,-située dans la région semiconductrice, et une seconde jonction pn correspondante, qui consti- tuent ensemble une paire de diodes de jonction pn montées en opposition. Chaque cellule de mémoire comporte une paire de diodes opposées, dont l'une peut être détruite sélectivement pour programmer la mémoire De plus, l'invention concerne le procédé de réalisation d'une telle mémoire. Les mémoires de lecture programmables (PRO Ms) sont d'une impor- tance accrue pour les applications aux dispositifs de mémoire électroni- ques Une mémoire de lecture programmable particulièrement importante est celle contenant une matrice de rangées et de colonnes de cellules de mé- moire constituées chacune par des diodes, présentant une jonction pn mon- tées en opposition Une première des diodes dans chaque cellule sert d'é- lément de matrice pour l'isolation électrique de la cellule, alors que la seconde électrode peut être détruite sélectivement pour la programmation d'un " 10 " logique ou d'un " 1 " logique dans la cellule La diode programma- ble est détruite dans un cas pratique du fait qu'un courant de blocage d'intensité suffisante traverse sa jonction pn pour court-circuiter de façon permanente cette jonction. Du matériau électro-isolant, dioxyde de silicium, par exemple est utilisé pour la séparation latérale de cellules de mémoire dans cer- taines mémoires de lecture programmables connues dudit genre Le brevet britannique 2005079 décrit une telle mémoire de lecture programmable, dans laquelle chaque diode de matrice est une diode verticale, dont la jonction pn horizontale se situe dans une région de silicium monocristalline d'un corps semiconducteur et est totalement délimitée latéralement par une ré- gion de dioxyde de silicium profonde pénétrant dans le corps Chaque diode programmable est une diode horizontale, dont jonction pn se situe dans une région de silicium polycristallin avoisinant la face supérieure de la ré- gion monocristalline La jonction pn de chaque diode programmable s'étend en général perpendiculairement à la face inférieure du corps Cette -2mémoire de lecture programmable est réalisée par formation d'une couche épitaxiale de type N sur la surface supérieure d'un substrat de type p, suivie d'une formation d'une couche épitaxiale de type p sur la couche épitaxiale de type n Une région profonde de type N est en contact avec la face inférieure de la région d'oxyde profonde formée autour des parties des couches épitaxiales pour former la diode matrice A l'endroit de cha- que cellule est présente une ouverture dans une couche isolante recouvrant la couche épitaxiale de type p Les jonctions pn pour les diodes program- mables sont formées dans une couche en silicium polycristallin déposée sur la couche isolante et sur les parties de la couche épitaxiale de type p découvertes par l'intermédiaire des ouvertures Bien que des courants as- sez faibles d'environ 20 m A soient nécessaires pour la programmation de cette mémoire de lecture programmable, l'encombrement des cellules est augmenté par suite de la présence de ces diodes horizontales. Une mémoire de lecture programmable conforme à l'invention est caractérisée en ce que chaque seconde jonction pn s'étend pratiquement parallèlement à la surface principale et se situe dans une autre région correspondante du corps, dont la face inférieure avoisine la région semi- conductrice située au-dessus de la première jonction pn correspondante de façon qu'entre les deux jonctions pn, la région intermédiaire commune à chaque paire de diodes avoisine complètement la région isolante, qui s'é- tend au moins partiellement au-dessus de la face supérieure De préféren- ce, chaque autre région est pratiquement en matériau semiconducteur poly- cristallin. Le terme "pratiquement horizontal" appliqué aux jonctions pn, signifie que chacune d'elles se situe en majeure partie dans un plan qui s'étend pratiquement parallèlement à la surface Chaque jonction est "pra- tiquement horizontale", même si elle monte ou descend quelque peu au point o elle avoisine la région isolante Ainsi, les deux diodes dans chaque cellule PROM sont des diodes verticales La diode inférieure, qui est dé- finie par la seconde jonction pn, est normalement l'élément de matrice, alors que la diode supérieure, qui est définie par la seconde jonction pn, est normalement l'élément programmable Or, lorsque les jonctions pn dans chaque cellule avoisinent complètement la région isolante, la présente mémoire de lecture programmable n'occupe que peu de place Dans un cas pratique, l'élément de mémoire dans chaque cellule occupe environ 2,251 umn, ce qui est notablement moins que dans des dispositifs connus 2 525012 -3- comparables. Les régions de cellule inférieures situées de façon directe au-dessous des premières jonctions pn sont d'un premier type de conduc- tion, alors que les régions de cellule intermédiaires sont d'un second type de conduction opposé au premier Les cellules sont normalement for- mées au-dessus d'une région de substrat du second type de conduction En conséquence, un problème se pose dû au fait que la région de substrat peut fonctionner comme le collecteur d'un transistor parasite, dans lequel la région inférieure de chaque cellule est la base et la région de cellule intermédiaire contiguë est l'émetteur Lorsque la seconde jonction pn de cette cellule est détruite, sa première jonction pn est polarisée en sens direct, de sorte que le transistor parasite correspondant devient conduc- teur Le courant injecté par le transistor parasite dans la région de sub- strat pourrait provoquer une augmentation suffisante de la tension entraî- nant une polarisation des jonctions pn entre le substrat et les régions de cellule inférieures d'autres cellules le long de la même colonne en sens direct De ce fait, les secondes jonctions pn de ces autres cellules ris- quent d'être affectées à leur tour. Pour pallier cet inconvénient, et pour réaliser également des interconnexions électriques avec les régions de cellule inférieures, on utilise avantageusement une couche enterrée composée Cette couche enter- rée comporte plusieurs régions enterrées à dopage élevé du premier type de conduction situé de façon directe au-dessous des régions de cellule infé- rieures Chaque région enterrée avoisine la région isolante le long de toute la périphérie inférieure de chaque région de cellule inférieure ou de chacune des régions de cellule inférieures correspondantes En faisant en sorte que la région enterrée vienne en contact avec la région isolante, on réduit notablement l'amplification de chaque transistor parasite prati- quement d'un facteur de 100 De ce fait, la tension obtenue pendant la programmation d'une cellule est notablement réduite, de sorte que les dio- des programmables dans d'autres cellules le long de la même colonne sont protégées. Le corps semiconducteur comporte en outre de préférence un ré- seau enterré à dopage élevé d'un second type de conduction qui entoure latéralement chaque région enterrée Le réseau enterré constitue un trajet de faible résistance pour l'évacuation de porteurs de charge, qui sont injectés dans la région de substrat par des transistors parasites pendant 25012 -4- la programmation, afin d'empêcher une augmentation du potentiel de subs- trat. Le réseau enterré est séparé latéralement des régions enterrées par une région à faible dopage comportant la région de substrat et s'éten- dant jusqu'à la région isolante La région à faible dopage sert à porter la tension de claquage des jonctions pn de substrat à une valeur accepta- ble. La présente mémoire offre le grand avantage d'être insensible à beaucoup de défauts provoqués par les matériaux et le procédé Seul l'élé- ment de mémoire réel de chaque cellule est fortement sujet à de tels dé- fauts et cette région est très petite Des connexions s'étendant à travers la région isolante vers la couche enterrée composée sont insensibles dans une grande mesure à beaucoup de ces défauts, alors que beaucoup de jonc- tions pn sont entièrement ou partiellement protégées par la région isolan- te De ce fait, cette mémoire de lecture programmable convient notamment à la réalisation de très grandes matrices de mémoire. Pour la réalisation de la mémoire de lecture programmable, la région isolante est d'abord formée de façon à confiner complètement à toute la périphérie de chacune d'un groupe de parties monocristallines d'une région dopée du premier type de conduction, situées de façon espa- cées à la surface de la région dopée, alors que cette région s'étend au moins partiellement au-dessus de la face supérieure Un agent de dopage du second type de conduction est appliqué par l'intermédiaire de la face su- périeure dans les parties monocristallines afin de définir les premières jonctions pn La région isolante est de préférence utilisée comme masque pour régler la dispersion latérale de l'agent de dopage du second type de conduction dans chaque partie monocristalline Les secondes jonctions pn sont ensuite définies par une formation des autres régions sur les parties monocristallines telle que chaque autre région comporte une partie supéri- eure du premier type de conduction et une partie inférieure contiguë du second type de conduction. La couche enterrée composée et la région isolante sont normale- ment formées dans un premier stade de la réalisation de la mémoire de lec- ture programmable Une impureté donnant le premier type de connexion est d'abord appliquée sélectivement dans un substrat semiconducteur monocris- tallin du second type de conduction à plusieurs premiers endroits situés de façon espacée le long d'une surface du substrat pour former les régions 2 525012 -5- enterrées De préférence, le réseau enterré est également défini par ap- plication sélective d'une impureté donnant le second type de conduction dans le substrat à un second endroit entourant chacun des premiers en- droits et situé à quelque distance de ces derniers Une couche semiconduc- trice épitaxiale est ensuite formée par croissance sur la surface du subs- trat Une partie en forme de réseau de la couche épitaxiale est enlevée le long de sa face supérieure pour former une creusure Le substrat et la partie restante de la couche épitaxiale sont ensuite exposés sélectivement à une température élevée pour provoquer l'oxydation d'une partie de la couche épitaxiale le long de la creusure, en vue de former la couche iso- lante et pour qu'une partie des impuretés introduites dans le substrat diffuse dans la couche épitaxiale vers le haut pour former ainsi la couche enterrée composée. La description ci-après, en se référant aux dessins annexés, le tout donné à titre d'exemple non limitatif, fera bien compendre comment l'invention peut être réalisée. La figure 1 montre en section transversale une vue d'une forme de réalisation d'une mémoire de lecture programmable conforme à l'inven- tion. Les figures 2 a et 2 b montrent en section transversale des vues latérales de la forme de réalisation de la figure 1 suivant les lignes 2 a-2 a et 2 b-2 b sur la figure 1 et les figures 3 a-3 m montrent en section transversale plusieurs stades de la réalisation de la forme de réalisation selon la figure 2 a. Les mêmes chiffres de référence sont utilisés dans le dessin et dans la description de la forme de réalisation préférentielle pour dési- gner les mêmes éléments ou des éléments similaires (le même élément ou un élément similaire) Pour la clarté des dessins, les dimensions ne sont généralement pas représentées à échelle réelle. La figure 1 montre en section transversale une forme de réalisa- tion préférentielle d'une mémoire de lecture programmable comportant un groupe de cellules PRCM identiques constituées chacune par une paire de diodes verticales isolées par oxyde et montées en opposition Les figures 2 a et 2 b montrent en section transversale perpendiculaire entre elles des vues latérales de la forme de réalisation selon la figure 1 illustrant la structure de la mémoire de lecture programmable dans un corps semiconduc- teur présentant une face inférieure plan 10 Comme le montrent les figures -6- 2 a et 2 b, la section transversale de la figure 1 est représenté selon le plan 1-1 parallèle à la face inférieure 10 Les éléments indiqués en poin- tillés sur la figure 1 se situent au-dessous du plan 1-1 Pour la clarté, les termes "inférieur", "en bas", "supérieur", "en haut", "dessous", "su- périeur", "vertical", "horizontal" et "latéral" sont définis par rapport à l'orientation du corps semiconducteur présentant la surface 10 parallèle à la terre. Les cellules PROM sont arrangées suivant une matrice de rangées et de colonnes Les rangées sont espacées d'une distance d'environ 20/UM. Six cel lules PD'i 12 B'12 D'12 F'12 ', 12 D et sont représentées sur la figure 1 Les cellules 12 B, 12 D et 12 F for- ment une rangée, alors que les cellules 12 B', 12 D' et 12 F' forment de façon directement opposée une rangée voisine Ainsi, chaque index "B", "D" ou "F" indique une colonne spéciale; les symboles non munis d'accents indiquent la rangée représentée sur la figure 2 a, alors que les symboles munis d'un accent indiquent la rangée voisine Plusieurs régions situées entre les colonnes sont désignées par le chiffre de référence présentant des indices alternatifs correspondants "A", "C", "E" et "G" Tout en dési- gnant arbitrairement l'une des cellules 12 B 12 Dy 12 F 12 B'e 12 ' et 12, leurs composants ou-les éléments de colonne séparés qui D copsn I éaé se distinguent par les indices "B", "D" ou "F", ou une région arbitraire des régions, dont les symboles présentent les indices "A, "C", "E" et "G", les indices "A" à "G", ainsi que les symboles munis d'accents sont généra- lement omis dans la présente description, bien que, sur le dessin, ils soient représentés comme partie des chiffres de référence complets De plus, les composants de plusieurs des cellules 12 ne sont pas indiqués sur le dessin ou le sont seulement en partie par des chiffres de référence afin d'éviter une trop grande quantité d'indications A titre d'exemple, seuls les composants de la cellule 12 D sont indiqués complètement sur les figures 2 a et 2 b. Les parties inférieures des cellules 12 sont formées dans une région de silicium monocristallin dopé le long d'une face supérieure 14 de la région monocristalline et sont séparées latéralement, les unes des au- tres, par des parties contiguës d'une région electroisolante 16 en forme de réseau profond en dioxyde de silicium, réalisée sélectivement dans le corps le long de la surface 14 La région monocristalline représentée sur 7- les figures 2 a et 2 b est la partie comprise entre les surfaces 10 et 14, abstraction faite de la région isolante 16 La distance de centre à centre des parties dans la région d'oxyde isolante 16 aux faces opposées de cha- que cellule 12 le long d'une rangée est d'environ 11 /um La région d'oxyde 16 présente des becs d'oiseau 18, qui s'introduisent dans la ré- gion monocristalline de façon à rétrécir chaque cellule 12 le long de la surface 14 à une section transversale d'environ 2,25 /m 2 Les sommets de la région d'oxyde 16 s'étendent sur environ 0,4 /um au-dessus de la surface 14 A partir de la surface 14, la face inférieure de la région d'oxyde 16 se situe à une profondeur d'environ 1,1 um. Chaque cellule 12 est constituée par une diode de matrice infé- rieure et une diode programmable supérieure La diode de matrice est un élément de jonction pn vertical, formé par une région inférieure de type n et une région intermédiaire de type p 22 dans la région monocristalline et une région de type p 24, constituée par du silicium polycristallin et contig(fe à la région de type p 22 le long de la surface 14 L'interface commun de la région N 20 et de la région p 22 définit une première jonc- tion pn 26 présentant une surface latérale d'environ 4 Mu 2 et une ten- sion de claquage d'environ 20 V Chaque région p 24 fait partie d'une ré- gion de silicium polycristallin correspondante, dont la partie restante est une région polycristalline n+ supérieure 28 La diode programmable est un élément de jonction pn vertical constitué par la région p composée 22, 24 et la région n+ 28, dont l'interface commun est une seconde jonction pn présentant une surface latérale d'environ 3/um 2 et une tension de claquage d'environ 8 V La plus grande étendue de la jonction pn 26 sert à éviter que celle-ci ne subisse des dommages lors de programmation de la diode programmable. La région p 22 est complètement délimitée par la région isolante 16, tout comme la jonction pn D'une façon analogue, la région p 24 est complètement délimitée par le bec d'oiseau 18, de sorte que la jonction pn est également complètement délimitée par région d'oxyde 16 Chaque jonction pn 26 ou 30 est horizontale sur la majeure partie de sa surface, mais monte ou descend légèrement près du point o elle avoisine la région d'oxyde 16 Le centre de chaque jonction 26 ou 30 étant parallèle à la face inférieure 10 et à la surface 14 et la partie de la jonction 26 ou 30 montant ou descendant étant très petite, les dites jonctions 26 et 30 sont caractérisées comme "pratiquement parallèles à la surface " -8- Les cellules 12 représentent la partie supérieure d'une structu- ture dans laquelle doivent être formées des connexions électriques entre les régions N inférieures 20 et les conducteurs de rangée de la mémoire de lecture programmable La partie inférieure de la structure est en principe constituée par un substrat semiconducteur de type p à faible dopage En l'absence d'une couche enterrée présentant des régions de type N et p à dopage élevé, chaque région de type p 22 (et 24) fonctionne comme l'émet- teur d'un transistor pnp parasite vertical, dont la base est la région n contiguë 20 et dont le collecteur est la partie de type p à faible dopage restante du substrat. Lors de la programmation d'une cellule, le potentiel de toutes les régions n+ 28 le long d'une colonne déterminée est augmenté par ac- croissement du potentiel du conducteur de colonne connecté auxdites ré- gions n+ 28 Lorsqu'une cellule déterminée 12, telle la cellule 12 Dy est programmée, il se produit un claquage par avalanche de la jonction pn Ds de sorte qu'un courant traverse la région p 22 D et 24 D et la jonction pn 26 D polarisée-en sens direct De ce fait, le transistor pnp parasite appartenant à ladite cellule 12 D peut devenir conducteur La jonction base-collecteur de ce transistor parasite vertical est la jonc- tion base-émetteur d'un transistor pnp parasite latéral, dont la jonction base-collecteur est formée par la partie de substrat de type p à faible dopage restante et la région N 20 de toute autre cellule 12, comme la cel- lule 12 'D le long de la même colonne. Lorsque le transistor pnp parasite est porté à saturation, sa jonction base-collecteur est polarisée en sens direct, de sorte que la tension de substrat est augmentée de façon telle que le transistor npn latéral devient conducteur De ce fait, la valeur de la tension de la ré- gion N 20 'D est abaissée presque jusqu'à celle de la région N 20 D' ce qui peut conduire à une dégradation de la jonction pn 30 'D du fait que la région n+ 28 'D est au même potentiel que la région n+ 28 D' Bref, le fonctionnement du transistor pnp parasite appartenant à chaque cellule 12 à programmer risque d'endommager les diodes programmables d'autres cellu- les le long de la même colonne Pour résoudre ce problème, on utilise une couche enterrée composée pour les cellules 12 en vue de réaliser des in- terconnexions électriques avec les conducteurs de mots et pour créer une autre isolation électrique entre les rangées. Une partie de cette couche enterrée composée est constituée d'un -9- jeu de région n+ enterrées 32, situées directement au dessous des régions n inférieures 20, et qui sont en contact avec la face inférieure de la région d'oxyde 16 De préférence, chaque région enterrée 32 constitue un ensemble ininterrompu présentant quatre des régions inférieures 20 Toute- fois, pour la clarté des dessins, chaque région 32 est indiquée sur les figures 1, 2 a et 2 b de façon à constituer un ensemble ininterrompu présen- tant seulement deux des régions inférieures 20 C'est ainsi que la région enterrée 32 C est représentée de façon à constituer un ensemble ininterrom- pu comportant les régions inférieures 20 B et 20 D De ce fait, chaque région séparée 32 avoisine la région isolante 16 le long de toute la péri- phérie inférieure de chaque région 20 qui constitue un ensemble continu avec la région en question 32. La concentration de dopage nette moyenne dans les régions enter- rées 32 est d'environ 1,6 1018 atomes/cm 3 Les régions inférieures 20 présentent une concentration de dopage nette assez uniforme d'environ 8. 1015 atomes/cm 3, valeur à laquelle retombent les concentrations des régions 32 le long de la région d'oxyde 16 o elles sont réunies avec les régions 20 (environ 1,0 /um au-dessous de la face supérieure 14) Les régions enterrées 32 s'étendent à partir de la surface 14 jusqu'à environ 4/un dans le corps. Chacune des régions 32 s'étend jusque dans une région p à faible dopage 34, dont la limite inférieure est constituée par la surface 10 et constitue avec cette dernière une jonction pn isolante 36, qui est norma- lement polarisée dans le sens de blocage La région p 34 présente une con- centration de dopage nette assez uniforme d'environ 1 1015 atomes/cm 3, valeur qui est également la concentration de dopage de type N des régions enterrées 32 le long des jonctions isolantes 36. Les jonctions isolantes 36 sont les jonctions de base collecteur pour les transistors pnp parasites qui peuvent devenir conductrices pen- dant la programmation Du fait que chaque région enterrée 32 située autour de chaque cellule correspondante 12 avoisine totalement la région d'oxyde 16, les régions n+ 32 font partie des bases des transistors pnp parasites. De ce fait, l'amplification de courant en est abaissée d'environ 10 fois en l'absence des régions 32 jusqu'à environ 1,0 Lorsque l'une des cellu- les 12 est programmée, la tension pouvant être formée dans la région de substrat 34 est réduite par suite de la diminution de l'amplification. Cela évite que les diodes programmables d'autres cellules 12 dans la même -10- colonne ne soient endommagées. Chaque région enterrée 32 est connectée à la surface 14 par l'intermédiaire d'une région n+ composée correspondante 38 constituée d'une région n+ inférieure 40 et d'une région n+ supérieure 42 La combi- naison des régions n+ 32 et 38 fournit les interconnexions nécessaires entre les régions de cellule inférieures 20 et les conducteurs de rangée. Le dopage élevé dans chaque région enterrée 32 sert à réduire la résistan- ce série entre sa région de connexion 38 et ses régions de cellule inféri- eures 20 Les régions de connexion 38 constituent simultanément des tra- jets de faible résistance vers la surface 14 afin de réduire des chutes de tension parasites se produisant pendant la programmation de cellule. L'autre partie de la couche enterrée composée est un réseau p+ enterré 44 qui entoure latéralement chacune des régions n+ enterrées 32. Le réseau enterré 44 est en contact avec la face inférieure de la région isolante 16 et s'étend partiellement le long de ses parois latérales vers le haut La concentration de dopage nette moyenne dans le réseau p+ 44 est d'environ 7 1017 atomes/cm 3 Le réseau enterrée 44 présente une con- centration de dopage nette d'environ 1 1017 atomes/cm, o il est en contact avec la face inférieure de la région d'oxyde 16, alors que sa con- centration de dopage de type p retombe à celle de la région de substrat 34 à environ 3,5 um au-dessous de la surface 14. Le réseau p+ 44 est connecté à la surface 14 par l'intermédiaire de plusieurs régions p+ 46 présentant une faible résistivité et s'étendant le long des colonnes dans la mémoire de lecture programmable La région isolante 16 et le réseau enterré 44, de concert avec les régions de con- nexion 46, assurent l'isolation latérale des cellules 12 de chaque région séparée 32 par rapport aux cellules de toutes les autre régions 32 De ce fait, cette combinaison assure l'isolation latérale relative des rangées. Le réseau 44, en combinaison avec les régions de connexion 46, constituent simultanément un trajet de faible résistance pour l'évacuation de trous captés pendant la programmation de cellule par la région de collecteur 34 des transistors pnp parasites Cela sert à éviter davantage que la pro- grammation de l'une des cellules 12 n'endommage les diodes programmables dans d'autres cellules 12 le long de la même colonne. Chaque région enterrée 32 est séparée latéralement du réseau enterré 44 par une région de faible dopage correspondante constituée par la région de substrat de type p 34 et une région de type N épitaxiale cor- -1 1- respondante 48, située entre la région 34 et la face inférieure de la ré- gion d'oxyde 16 Les régions de type N 48 présentent chacune une concen- tration de dopage nette assez uniforme d'environ 8 1015 atomes/cm 3 La combinaison de faible dopage de la région de type p 34 et des régions de type N 48 assure que les jonctions de substrat isolantes 36 présentent une tension de claquage suffisamment élevée (caractéristique environ 30 V). Une configuration de conducteurs complète la mémoire de lecture programmable Sur chaque région n+ 42 est déposée une couche n+ 50 en si- licium polycristallin Sur les régions n+ 28 et 50 et sur la région p+ 46 se situe une configuration de conducteurs 54 constituée par de l'aluminium contenant environ 1 % de silicium Les conducteurs 544 B' 54 D et 54 F sontdes conducteurs de colonne Abstraction faite du conducteur 54 C et de ses composants constituant des connexions avec des conducteurs de ran- gée, tous les autres conducteurs 54, comme le conducteur 54 D représenté sur la figure 2 b, s'étendent le long des colonnes. Une seconde configuration croisante de conducteurs de conception usuelle est utilisée pour la formation des conducteurs de rangée et pour compléter la configuration de conducteurs Cette seconde configuration de conducteurs n'est pas représentée pour la clarté du dessin Dans le cas d'application de la seconde configuration de conducteurs, une couche en dioxyde de silicium dopé à l'aide de phosphore (Vapox) est déposée sur les conducteurs 54 et sur la partie de la région d'oxyde 16 comprise entre les conducteurs 54 La configuration croisante de conducteurs est constituée par de l'aluminium pur, déposé sur la couche de Vapox et elle est connec- tée au conducteur 54 C et ses opposants à l'aide de trous de connexion * remplis d'aluminium, qui traversent la couche de Vapox. Pour programmer la mémoire de lecture programmable, un courant de blocage d'environ 40 m A est appliqué à travers chaque jonction pn 30 devant être détruite C'est ainsi que lorsque la jonction 30 D doit être détruite, une tension de blocage appropriée est appliquée entre les con- ducteurs 54 C et 54 D pendant une durée appropriée qui est en général inférieure à 1/usec, afin de provoquer le claquage par avalanche dans la diode programmable et d'engendrer le courant de blocage spécifique La diode programmable est ainsi chauffée jusqu'à la température eutectique d'aluminium-silicium d'environ 5770 C A ce moment, la diode est court-cir- cuitée de façon permanente lorsque de l'aluminium provenant du conducteur 54 D migre à travers' la région n+ 28 D pour établir un contact ohmique 12- avec la région 24 D de ce fait, suivant la convention appliquée, un " O " logique ou un " 1 " logique est introduit dans la cellule 12 D, alors que les cellules 12, dont les diodes programmables restent intactes se trou- vent dans les états logiques opposés. Les figures 3 a à 3 m montrent des stades de la réalisation de la mémoire de lecture programmable selon les figures 1, 2 a et 2 b Dans le procédé de réalisation on utilise du bore comme impureté de type p pour la formation des diverses régions de type p Sauf avis contraire, le bore est appliqué par implantation d'ions Du phosphore, de l'arsenic et de l'an- timoine sont utilisés sélectivement comme impuretés de type N complémen- taires Sauf avis contraire, ils sont également appliqués par implantation d'ions D'autres impuretés appropriées peuvent être utilisées au lieu de ces agents de dopage Beaucoup d'étapes d'implantation d'ions peuvent être remplacées par des étapes de diffusion. Les techniques usuelles de nettoyage et de masquage par photoré- sist sont utilisées pour la formation des diverses régions isolantes de type p et de type n Pour faciliter la description, des indications con- cernant les étapes de nettoyage, les étapes pour la réalisation d'un mas- que à photorésist et d'autres étapes connues dans la technologie des semi- conducteurs sont omises dans la description suivante Sauf avis contraire, chaque décapage de dioxyde de silicium s'effectue avec un agent de décapa- ge tamponné constitué par environ 7 parties de fluorure d'ammonium à 40 % et 1 partie d'acide fluorhydrique à 49 %. Les étapes préparatoires de mise en oeuvre du procédé sont cons- tituées par la définition de l'endroit de la couche enterrée composée constituée par la région n+ 32 et le réseau p+ 44 Sur la figure 3 a, on est parti d'un corps semiconducteur comportant un substrat de silicium monocristallin de type p 60 présentant une résistivité de 7 à 21 SL cm et une épaisseur d'environ 500 um La plaquette est exposée pendant 360 minutes à une atmosphère oxydante d'oxygène et d'hydrogène à 10000 C afin de former par croissance une couche 62 en dioxyde de silicium d'une épais- seur d'environ 1,2/um sur la face supérieure du substrat 60 Un masque de photorésist 64 présentant des ouvertures pratiquées au-dessus des en- droits destinés aux régions 32 et au réseau 44 est formé sur la couche d'oxyde 62 Les parties découvertes de la couche d'oxyde 62 sont décapées pendant 18 minutes jusqu'à ce qu'il subsiste une couche de dioxyde de si- licium d'une épaisseur de 80 à 140 nanomètres aux endroits ouverts dans le -13- masque 64. Après enlèvement du masque 64 est formé un masque de photorésist non critique 70 présentant une épaisseur nominale de 700 nanomètres et des ouvertures pratiquées au-dessus des endroits destinés aux régions 32 sur la surface du corps, comme le montre la figure 3 b Les parties découvertes de la partie restante de la couche d'oxyde 62 sont soumises à décapage pendant trois minutes jusqu'à ce que le silicium dans le substrat 60 soit mis à nu Lorsque le masque 66 se trouve à l'endroit requis, de l'antimoi- ne, dans une dose de 2 1015 ions/cm 2 et à énergie de 50 ke V, est im- planté par les ouvertures créées dans là partie restante de la couche d'oxyde 62 pour former des régions n+ 68. Après enlèvement du masque 66, le corps semiconducteur est expo- sé pendant 20 minutes à de l'azote à 1000 *C, pendant 13 minutes à de l'oxygène et à de l'hydrogène à 10000 C et pendant 75 minutes à de l'azote à 12000 C afin de former des creusures 70 dans les régions découvertes du substrat 60, avant de faire croître la couche 72 en dioxyde de silicium d'une épaisseur de 240 nanomètres La température élevée utilisée pour cette étape chasse l'antimoine vers le bas dans la région 68 (et vers les côtés) dans le substrat 60 Un masque de photorésist non critique 74 pré- sentant une épaisseur nominale de 1,2 mm et une ouverture en forme de ré- seau pratiquée au-dessus de l'endroit destiné au réseau enterré sont for- més sur la surface Les parties découvertes de la partie restande de la couche 62 sont soumises à décapage pendant 3,5 minutes jusqu'au silicium du substrat 60 Lorsque le masque 74 se trouve à l'endroit requis, du bore est implanté sous une dose de 2 10 ions/cm 2 et à énergie de 180 Ke V dans le substrat 60 pour former les régions p+ 76. Après enlèvement du masque 74, le corps semiconducteur est sou- mis à décapage pendant 20 minutes afin de chasser la couche d'oxyde 72 et les parties restantes de la couche d'oxyde 62, comme le montre la figure 3 d Une couche épitaxiale dopée à l'aide d'arsenic 78 et présentant une résistivité d'environ 0,7 cm est formée par croissance jusqu'à une épaisseur d'environ 1,75 um sur la surface découverte de silicium Les régions 68 et 76 sont ainsi enterrées dans la structure. Ensuite est formée la région d'oxyde 16 Une couche 80 en dio- xyde de silicium d'une épaisseur d'environ 30 nanomètres est d'abord for- mée par croissance sur la surface de la couche épitaxiale 78 Cela s'ef- fectue par exposition du corps à de l'hydrogène sec à 1000 'C pendant 11 14 - minutes Une couche 82 en nitrure de silicium d'une épaisseur d'environ nanomètres est déposée sur la couche d'oxyde 80 suivant un procédé d'évaporation chimique usuel sous une pression basse Le corps est ensuite exposé à de l'oxygène et à de l'hydrogène à 10000 C pendant 120 minutes, afin de former une couche mince 84 en dioxyde de silicium sur la couche en nitrure 82 Comme l'indique la figure 3 d, l'image de chaque creusure 70 réapparaît dans les couches 78, 80, 82 et 84 Un masque de photorésist 86 présentant une ouverture en forme de réseau correspondant à l'endroit des- tiné à la région isolante 16 est formé sur la couche 84 La partie exposée de la couche 84 est enlevée par décapage pendant 1,5 minute. Après enlèvement du masque 86, la partie mise à nu de la couche en nitrure 82 est enlevée jusqu'à la couche en oxyde 80 (voir la figure 3 e) par décapage à l'aide d'acide phosphorique chaud à 1650 C pendant 35 minutes La partie mise à nu de la couche d'oxyde 80 est ensuite enlevée jusqu'à la couche épitaxiale 78 par décapage pendant 1 minute Dans la partie découverte de la couche épitaxiale 78 est formée une creusure 87 jusqu'à environ 650 nanomètres Cela s'effectue pendant 5 minutes à 230 C à l'aide d'un agent de décapage constitué par 250 parties d'acide azotique à %, 40 parties d'acide fluorhydrique à 49 % et 1000 parties d'acide acéti- que saturées d'iode. La région isolante 16 présentant une épaisseur d'environ 1,251/um est ensuite créée dans la creusure 87, comme le montre la figure 3 f, par exposition du corps semi-conducteur à de l'oxygène et à de l'hy- drogène à 10000 C pendant 360 minutes La région d'oxyde 16 ne s'étend pas jusque dans le substrat 60, de sorte que des parties 48 de la couche épi- taxiale de type N 78 se situent directement au-dessous de la face inféri- eure de la région d'oxyde 16 Lors de cette étape, qui est effectuée à une température élevée, le bord diffuse dans la région 76 tant vers le bas dans le substrat 60 que vers le haut dans la couche épitaxiale 78, afin de former ainsi le réseau p+ 44, qui s'étend vers le haut, le long des parois latérales de la région 16 L'antimoine diffuse également dans la région 68 dans une plus ou moins grande mesure vers le bas dans le substrat 60 et de la même façon vers le haut dans la couche épitaxiale 78 afin de former ainsi la région enterrée de type n+ 32 Les parties de la face inférieure de la région d'oxyde 16 se situent notamment au-dessus des régions n+ 32, environ 100 nanomètres plus bas que la partie restante de la face inféri- eure de la région 16, ceci étant dû aux creusures 70 Les régions enter- - rées 32 s'étendent sur au moins une distance suffisamment longue vers le haut pour entrer en contact avec les parties superficielles les plus bas- ses de la région 16. Les parties restantes de type N de la couche épitaxiale 78, qui avoisinent latéralement la région d'oxyde 16, sont utilisées pour les cel- lules 12 et les régions de connexion 38 et 46 Chacune de ces parties mo- nocristallines n+ destinées aux cellules 12 présente des dimensions d'en- viron 2/umx 2/um au-dessus des becs d'oiseau 18. Les parties restantes de la couche d'oxyde 84 (qui s'agrandis- sent dans une plus ou moins grande mesure pendant l'étape précédente à une température élevée) sont enlevées, comme le montre la figure 3 g, par déca- page pendant 1,5 minute Les parties restantes de la couche en nitrure sont également enlevées pardécapage à l'acide phosphorique pendant 35 mi- nutes Les parties restantes de la couche d'oxyde 80 sont également enle- vées par décapage pend At 1 minute Une couche électro-isolante 88 en dio- xyde de silicium d'une épaisseur d'environ 1000 nanomètre est formée par croissance le long des parties découvertes de la couche épitaxiale 78 par exposition de la plaquette à de l'oxygène et de l'hydrogène à 900 C pen- dant 26 minutes Du fait que cette oxydation s'effectue à une température relativement basse, il n'y a pas de redistribution notable des impuretés dans les régions 32 et le réseau 44 La formation des régions enterrées 32 et du réseau enterré 44 est ainsi en majeure partie finie. Les régions de connexion 38 et 46, ainsi que d'éventuels tran- sistors dans le circuit périphérique sont ensuite réalisés Un masque de photorésist non critique 90 présentant une épaisseur nominale d'environ 800 nanomètres et des ouvertures pratiqués au-dessus des endroits destinés aux régions de connexion 38 est déposé à la surface du corps semiconduc- teur Les parties mises à nu de la couche d'oxyde 88 sont enlevées par décapage pendant 2 minutes Lorsque le masque 90 se trouve à l'endroit requis, du phosphore est implanté sous une dose de 3 10 ions/cm a énergie de 180 ke V dans les parties mises à nu de la couche épitaxiale 78, afin de former les régions n+ 92. Après enlèvement du masque 90, le corps semiconducteur est sou- mis à un chauffage à 10000 C pendant 120 minutes pour réparer les dommages causés au réseau par l'implantation Il est ensuite, exposé à de l'oxygène et à de l'hydrogène à 9000 C pendant 31 minutes, afin de former les couches 94 en dioxyde de silicium d'une épaisseur d'environ 140 nanomètres à l'en- -16- droit des parties découvertes de la couche épitaxiale 78, comme l'indique la figure 3 h Lors de cette étape d'oxydation, l'épaisseur des couches d'oxyde 88 augmente d'environ 100 nanomètres Le phosphore des régions 92 diffuse légèrement vers le bas, alors que le bord du réseau 44 diffuse légèrement vers le haut Lors de ce traitement il ne se produit pas de redistribution notable de l'antimoine dans les régions 32. Un masque de photorésist 96 d'une épaisseur nominale de 1,2 /um présentant des fenêtres situées au-dessus des endroits destinés aux régi- ons de connexion p+ 46 est ensuite déposé à la surface Le masque 96 n'est pas critique par rapport aux régions 46 Lorsque le masque 96 se trouve à l'endroit requis, du bore est implanté deux fois à travers les parties mises à nu de la couche d'oxyde 88 dans la région sousjacente de la couche épitaxiale 78 pour la formation de régions p+ 98 La première implantation s'effectue sous une dose de 1 i 013 ions/cm 2 et à énergie de 180 ke V, alors que la seconde implantation s'effectue sous une dose de 1 5 10114 ions/cm 2 et à énergie de 75 ke V. Après enlèvement du masque 96, il s'est formé un masque de pho- torésist 100 d'une épaisseur nominale de 800 nanomètres présentant des ouvertures pratiquées au-dessus des endroits destinés aux régions de con- nexion 38 sur la surface, comme le montre la figure 3 i Les couches d'oxyde 94 sont enlevées par décapage pendant 4 minutes Les régions n+ 42 sont formées dans les parties supérieures des régions 92 par implantation profonde d'arsenic sous une dose de 1 1015 ions/c 2 et à énergie de ke V, enlèvement du masque 100, suivi d'une implantation peu profonde d'arsenic, sous une dose de 2 1015 ions/cm 2 et à énergie de 50 ke V. L'ensemble est soumis à un chauffage à 10000 C dans de l'azote pendant 60 minutes pour réparer les dommages causé au réseau par l'implan- tation et pour entraîner une redistribution de l'arsenic et du bore dans les régions 42 et 48 Comme le montre la figure 3 j, les régions 42 s'éten- dent vers le bas Le bore du réseau enterré 44 s'étend dans une plus ou moins grande mesure vers l'extérieur et les régions 98 s'étendent vers le bas pour être réunies avec le réseau 44 et les réseaux de connexion p+ 46. Les régions 32 et 92 se trouvent agrandies dans une plus ou moins grande mesure. Ensuite sont formées les diodes dans les cellules 12 Un masque de photorésist non critique 102 présentant une épaisseur nominale de 1.2/um et des ouvertures situées au-dessus des endroits destinés aux 2 525012 -17- cellules 12 est créé sur la surface du corps semiconducteur Les parties mises à nu des couches d'oxyde 88 sont enlevées jusqu'à la couche épita- xiale 78 de façon à découvrir partiellement la surface 14 Lorsque le masque 102 se trouve à l'endroit requis, du bore est implanté dans la couche epitaxiale 78 sous une dose appropriée et à une énergie appropriée pour la formation des régions p 22, de façon à définir les jonctions pn 26 Lors de cette implantation, la région d'oxyde 16 sert de masque pour régler la distribution latérale des impuretés de bore et, de ce fait, l'étendue latérale des jonctions pn 26. Après enlèvement du masque 1 o 2, une couche en silicium poly- cristallin (non dopée) intrinsèque dans une épaisseur approriée (par exemple 200 nanomètres) est formée sur la surface du corps semiconducteur y compris les régions 22 et 42 Une impureté de type N (par exemple de l'arsenic, est implantée sous une dose et à énergie telles que les jonc- tions pn 30 se situent en fin de compte à environ 50 nanomètres au-dessus de la face supérieure 14 Un masque de photorésist 104, dont le photoré- sist polymérisé se situe en général sur les régions 22 et 42, est formé sur la couche polycristalline Les parties mises à nu de la couche poly- cristalline sont enlevées par décapage à l'aide d'un agent de décapage usuel (par exemple de l'hydroxyde de potassium) de façon qu'il subsiste une région polycristalline composée'le long de la surface 14 sur chacune des régions 22 et 42, comme le montre la figure 3 k Chaque région poly- cristalline composée est constituée par une partie polycristalline (non dopée) intrinsèque 106 et une partie polycristalline de type n+ supérieu- re 108. Après enlèvement du masque 104, l'ensemble est soumis à un chauffage à une température relativement basse (par exemple 950 'C) dans une atmosphère inerte, comme de l'argon, pour réparer les dommages causés au réseau par l'implantation, destinée à former les régions 22 (et 108). Par suite de ce traitement, une partie du bore diffuse suffisamment dans les régions 22 vers le haut pour qu'une partie du silicium polycristallin superposé soit dopé de type p, et constitue, de concert avec les régions superposées dopées à l'aide d'arsenic de type N des régions 108, les jonctions pn 30, comme le montre la figure 3 1 Les parties inférieures du silicium polycristallin sont des régions du type p 24, alors que les parties supérieures sont des régions n+ 28 Une partie du phosphore dans les régions 42 monte également dans le silicium polycristallin superposé 2 525012 -18- et engendre, de concert avec l'arsenic dans les régions superposées des régions 108, les régions n+ composées 50 L'arsenic des régions initiales tension vers le bas des régions p 22 jusqu'à leur position définitive, les régions 20 subsistant comme les parties restantes de la couche épitaxiale de type N 78 dans les cellules 12 Les régions 42 et 92 s'étendent égale- ment légèrement vers le bas jusqu'à leur position définitive, o les ré- gions 92 deviennent les régions n+ 40, qui sont réunies avec les régions enterrées correspondantes 28 Les régions 46 descendent également légère- ment jusqu'à leur position définitive Ce traitement complète la réalisa- tion des diodes dans les cellules PROM 12, ainsi que des connexions 38 et 46. La plaquette est maintenant prête pour la réalisation des con- nexions conductrices assurant le contact des régions 28, 50 et 46 le long de la face supérieure de la plaquette Un masque de photorésist non criti- que 110 présentant des ouvertures situées au-dessus des régions p+ 46 est formé sur la surface du corps semiconducteur Les régions d'oxyde 48 sont enlevées jusque sur les régions 46 par décapage pendant 4 minutes à l'aide d'un agent de décapage approprié. Après enlèvement du masque 110, une couche d'aluminium est dépo- sée selon une épaisseur appropriée (par exemple 700 nanomètres) sur la face supérieure du corps On donne ensuite à la couche d'aluminium la con- figuration nécessaire à la formation des conducteurs 54, comme le montre la figure 3 m, par formation d'un masque de photorésist 112 sur la couche d'aluminium, le photorésist polymérisé étant situé sur la couche d'alumi- nium, recouvrant les régions 28, 50 et 46, et de l'aluminium mise à nu étant ensuite éliminé par décapage à l'aide d'un agent de décapage usuel approprié Le masque 112 est ensuite enlevé, après quoi on obtient la structure représentée sur la figure 2 a (et 2 b). Comme il a été expliqué ci-dessus, une seconde couche de conduc- teurs d'aluminium est obtenue de façon usuelle Cela s'effectue par dépôt d'une couche de Vapo X sur la face supérieure du corps sur une épaisseur d'environ 900 nanomètres, formation par décapage de trous de connexion jusqu'au conducteurs sélectionnés parmi les conducteurs 54 à l'aide d'un masque de photorésist approprié, dépôt d'une couche d'aluminium pur sur la couche de Vapox sur les conducteurs sélectionnés 54, suivi d'une mise en configuration de cette couche d'aluminium à l'aide d'un autre masque de photorésist pour compléter la mémoire de lecture programmable. 19- Bien que l'invention ait été décrite à l'aide d'une forme de réa- lisation spéciale, cette description n'est donnée qu'à titre d'exemple et l'invention n'y est nullement limitée C'est ainsi que les régions de con- nexion pour la couche enterrée composée pourraient être réalisées après formation des diodes dans les cellules PROM De plus, les régions de con- nexion pour la couche enterrée composée et les diodes pour les cellules PROM pourraient être obtenues à l'aide d'étapes d'implantation et de dif- fusion qui sont en majeure partie les mêmes Des matériaux et des agents de dopage de type de conduction opposé pourraient être utilisés au lieu des matériaux et agents de dopage décrits ci-dessus C'est ainsi que plu- sieurs variantes sont possibles pour des spécialistes sans sortir du cadre de la présente invention i 2 525012 -20- REVENDICATIONS: 1 Mémoire de lecture programmable comportant un corps semiconduc- teur dont une surface principale ( 14) présente une région électroisolante profonde ( 16) et une région semiconductrice monocristalline avoisinant ladite région élètro-isolante et dont une surface présente plusieurs cel- lules de mémoire espacées, chaque cellule présentant une première jonction pn ( 26) pratiquement horizontale, située dans la région semiconductrice, et une seconde jonction pn ( 3 o) correspondante, qui constituent ensemble une paire de diodes de jonction pn montées en opposition, caractérisée en ce que chaque seconde jonction pn ( 30) s'étend pratiquement parallèlement à la surface principale et se situe dans une autre région correspondante du corps, dont la face inférieure avoisine la région semiconductrice situ- ée au-dessus de la première jonction pn ( 26) correspondante de façon qu'entre les deux jonctions pn, la région intermédiaire ( 22, 24) commune à chaque paire de diodes avoisine complètement la région isolante, ( 16) qui s'étend au moins partiellement au-dessus de la face supérieure. 2 Mémoire de lecture programmable selon la revendication 1, carac- térisée en ce que chaque autre région ( 24, 28) est essentiellement consti- tuée par du matériau semiconducteur polycristallin. 3 Mémoire de lecture programmable selon l'une des revendications 1 et 2, caractérisée en ce que chaque première jonction pn ( 26) est un élé- ment de matrice et chaque seconde jonction pn ( 30) est un élément program- mable. 4 Mémoire de lecture programmable selon la revendication 3, carac- térisée en ce que la région isolante ( 16) est constituée par un oxyde d'un matériau semiconducteur. Mémoire de lecture programmable selon l'une des revendications 1 et 2, dans laquelle la limite supérieure d'une région inférieure ( 2 o) d'un premier type de conduction constitue la première jonction pn ( 26) dans chaque cellule, caractérisée en ce que le corps semiconducteur comporte plusieurs régions enterrées ( 32) à dopage plus élevé du premier type de conduction, séparées latéralement qui appartiennent chacune à au moins l'une des régions inférieures, et qui constituent vers le haut un ensemble ininterrompu avec chaque région inférieure correspondante et avoisinent la région isolante ( 16) le long de toute la périphérie de chaque région cor- respondante. -21 - 6 Mémoire de lecture programmable selon la revendication 5, carac- térisée en ce que la concentration de dopage nette moyenne dans les ré- gions enterrées ( 32) est supérieure d'au moins deux ordres de grandeur a la concentration de dopage nette moyenne dans les régions inférieures ( 20). 7 Mémoire de lecture programmable selon la revendication 6, carac- térisée en ce qu'à partir de chacune des régions enterrées, ( 32) une ré- gion de connexion ( 38) de premier type de conduction s'étend vers la sur- face. 8 Mémoire de lecture programmable selon l'une des revendications 5 à 7, caractérisée en ce que le corps semiconducteur comporte un réseau enterré ( 44) du second type de conduction qui est opposé au premier type de conduction, le réseau ( 44) entourant latéralement chaque région enter- rée ( 32). 9 Mémoire de lecture programmable selon la revendication 8, carac- térisée en ce que le corps semiconducteur comporte une région à faible dopage qui constitue un ensemble ininterrompu avec les régions enterrées ( 32) et le réseau enterré ( 44) et s'étend le long de toute la périphérie latérale vers le haut jusqu'à la région isolante ( 16), tout en séparant le réseau enterré ( 44) des régions enterrées ( 32). Mémoire de lecture programmable selon la revendication 9, carac- térisée en ce que la concentration de dopage nette moyenne dans la région enterrée ( 32) et dans les régions enterrées est supérieure d'au moins un ordre de grandeur à la concentration de dopage nette moyenne dans la régi- on à faible dopage. 11 Mémoire de lecture programmable selon l'une des revendications 8 à 10, caractérisée en ce qu'au moins une région de connexion ( 46) du se- cond type de conduction s'étend à partir du réseau enterré vers la surfa- ce. 12 Procédé permettant de réaliser une mémoire de lecture program- mable selon la revendication 2, caractérisé en ce l'on introduit un agent de dopage semiconducteur par l'intermédiaire d'une face supérieure de la région semiconductrice dans une première région de cette dernière, afin de définir la première jonction pn ( 26) à l'aide de la région isolante ( 16) qui sert de masque pour régler l'étendue latérale de cette dernière. 13 Procédé permettant de réaliser une mémoire de lecture program- mable dans un corps semiconducteur selon la revendication 2, caractérisé en ce que dans le corps semiconducteur est réalisée une région électro Iso- -22- lante profonde, ( 16) qui avoisine complétement toute la périphérie de cha- cune des parties monocristallines d'un groupe d'une région dopée d'un pre- mier type de conduction séparées latéralement le long de la surface de la région dopée, et qui s'étend au moins partiellement au-dessus de la surfa- ce, en ce qu'un agent de dopage semiconducteur d'un second type de conduc- tion opposé au premier est appliqué par l'intermédiaire de la surface dans une portion de chaque partie monocristalline, d'une part afin d'y former une jonction pn, ( 26) qui s'étend pratiquement parallèlement à la surface et qui avoisine complètement la région isolante ( 16),et d'autre part, pour y faire subsister une région inférieure ( 20) du premier type de conduction et en ce qu'une autre région dopée correspondante est formée sur chaque partie monocristalline et comporte une partie supérieure ( 28) du premier type de conduction et une partie inférieure ( 22,24) contiguë du second type de conduction, qui constituent ensemble une seconde jonction pn ( 30) correspondante s'étendant pratiquement parallèlement à la surface et avoi- sinant complètement la région isolante. 14 Procédé selon la revendication 13, caractérisé en ce que chaque autre région dopée est essentiellement constituée par du matériau semicon- ducteur polycristallin. 15 Procédé selon l'une des revendications 13 et 14, caractérisé en ce que pour l'application des agents de dopage, la région isolante ( 16) fait office de masque. 16 Procédé selon l'une des revendications,14 et 15 caractérisé en ce que l'on forme plusieurs régions enterrées ( 32) du premier type de conduction, séparées latéralement les unes des autres dans le corps et présentant une concentration de dopage nette moyenne supérieure à celle des régions inférieures ( 20), chaque région enterrée ( 32) correspondant à au moins l'une des régions inférieures ( 20) constituant, vers le haut, un ensemble ininterrompu avec chaque région inférieure correspondante et av- oisinant la région isolante ( 16) le long de toute la périphérie de la ré- gion inférieure. 17 Procédé selon la revendication 16, caractérisé en ce que les étapes servant à former les régions enterrées ( 32) et à appliquer la ré- gion isolante ( 16) comprennent ensemble: l'application sélective d'une impureté semiconductrice du premier type de conduction dans un substrat semiconducteur monocristallin du second type de conduction à plusieurs premiers endroits espacés le long d'une -23- surface de substrat; la formation par croissance d'une couche semiconductrice épitaxiale ( 78) sur la surface du substrat; l'enlèvement d'une partie en forme de réseau de la couche épitaxiale ( 78) le long de sa surface pour former une creusure ( 87) dans cette face; et l'exposition sélective du substrat à l'endroit de la partie restante de la couche épitaxiale à une température élevée et sous une atmosphère oxydante, afin de provoquer l'oxydation d'une partie de la couche épi- taxiale dans la creusure pour former la région isolante ( 16) et pour assurer qu'une partie de l'impureté du premier type de conduction diffu- se vers le haut dans la couche épitaxiale pour être réunie avec la cou- che isolante et pour former les régions enterrées ( 32). 18 Procédé selon la revendication 17, caractérisé en ce que l'on forme un réseau enterré ( 44) du second type de conduction, qui entoure latéralement chaque région enterrée ( 32) et qui présente une concentration de dopage nette moyenne est supérieure à celle de la partie restante du second type de conduction du substrat. 19 Procédé selon la revendication 18, caractérisé en ce que pour former le réseau enterré ( 44), avant la croissance de la couche épitaxia- le ( 78), une impureté semiconductrice du second type de conduction est ap- pliquée sélectivement dans le substrat à un deuxième endroit qui entoure latéralement les premiers endroits et qui en est séparé. Procédé selon la revendication 19, caractérisé en ce qu'une par- tie de l'impureté du second type de conduction diffuse vers le haut pen- dant l'étape d'oxydation dans la couche épitaxiale ( 78) pour former ainsi le réseau enterré ( 44). 21 Procédé selon la revendication 2 o, caractérisé en ce que les impuretés appliquées aux premiers endroits et aux seconds endroits dans le substrat sont espacées de façon que les régions enterrées ( 32) soient sé- parées du réseau enterré.