FR 2530895 A1 19840127 FR 8308689 A 19830526 La présen-te invention concerne un circuit multivibrateur bistable, intégrable monolithiquement, comportant une sortie qui peut être placée dans un état préférentiel, utilisable par exemple dans des circuits de commande pour imprimantes ultra-rapides et dans des systèmes sophistiqués d'injection électronique pour moteurs de véhicules automobiles. Des multivibrateurs bistables sont, on le sait, des circuits logiques séquentiels particuliers, caractérisés par deux états internes stables possibles (désignés conventionnellement par les symboles 4 '0 ' et 1 ")'), auxquels sont associés deux états distincts de la sortie ou des sorties, représentés par des variables de sortie qui ne peuvent prendre que les valeurs O et lo L'état interne et l'état des sorties d'un multivibrateur bistable varient en fonction de l'entrée ou des entrées, auxquel- les sont associées des variables d'entrée qui en représentent l'état et qui ne peuvent prendre que les valeurs 1 et 0. Les différents types de multivibrateurs bistables peuvent être distingués les uns des autres par le nombre des entrées et par la manière dont l'état du circuit bistable lui-même est déterminé par la configuration des états d'entrée, ou bien par la fonction logique particulière qui caractérise le bistable. Au point de vue du circuit, chaque type de bistable peut être réalisé en utilisant des techniques et des composants de base divers, tout en maintenant la fonction logique qui leur est propre. Un composant électronique qui convient particulièrement bien à une utilisation dans des circuits logiques est le transistor En effet, un transistor convenablement polarisé peut être piloté alternativement d'un état de haute tension et de courant faible à un état de basse tension et de courant fort: dans le premier état, le Transistor est virtuellement, entre ses bornes d'émetteur et de collecteur, un circuit ouvert (état d'extinction, état "off" ou état " 1 o") et, dans le second état, il constitue un court- circuit (état de conduction, état "oln" ou état " 1 ") On peut donc adopter, comme variable de sortie, la tension collecteur-émetteur, en y associant les valeurs O et i correspondant aux deux états differents précités du transistor, suivant une logique "positive". Le mode de fonctionnement du transistor qui peut s'approcher du fonctionnement d'un interrupteur idéal (avec un état HORS et un état EN) est celui dans lequel le transistor travaille en saturation dans l'état de fermeture et est interdit dans l'état d'ouverture On peut piloter le transistor dans les deux états différents de saturation et d'interdiction en faisant varier con- venablement la tension base-émetteur: celle-ci peut donc être prise comme variable d'entrée. Les niveaux de tension base-émetteur qui déterminent les conditions de saturation sont plus élevés que ceux qui déterminent les conditions d'interdiction et ils sont bien distincts de ceux- ci, ce qui fait qu'avec la même logique "positive" adoptée pour la variable de sortie, on peut associer également les valeurs 1 et O à la variable d'entrée (tension base-émetteur), respectivement dans le cas de la saturation (tension base-émetteur élevée) et dans le cas de l'interdiction (basse tension base-émetteur). Le type de bistable qui est le plus simple et le plus écono- mique à réaliser du point de vue du circuit est celui qui est désigné par "S-R", comportant deux entrées désignées par les lettres S et R (initiales de SET = positionné et de PESET = remis en l'état initial) et une sortie dont l'état correspond directe- ment à l'état interne. Si les variables d'entrée d'un bistable de type S-R prennent toutes deux la valeur O, l'état interne reste in Lchangé; si la variable en entrée S prend la valeur O et la variable en entrée R prend la valeur 1, le bistable se positionne par contre dans l'état "O", auquel correspond la valeur O de la sortie, indépen- damnent de l'état précédent, et si la variable en entrée S prend la valeur 1 et la variable en entrée R prend la valeur 0, le bistable se positionne dans l'état " 1 ", auquel correspond la valeur 1 de la sortie, indépendamment de l'état précédent La situation dans laquelle les variables en entrée ont simultanément la valeur 1 ne détermine pas l'état du bistable. Comme on le sait, un multivibrateur bistable du type S-R peut être réalisé, du point de vue du circuit, avec deux transis- tors principaux, dont chacun a le collecteur raccordé, avec inter- position de résistances appropriées, à la base de l'autre transis- tor et à un premier pôle d'un générateur de tension, et avec deux autres transistors auxiliaires dont les collecteurs sont respec- tivement raccordés aux bases des deux transistors principaux et qui ont tous deux l'émetteur raccordé au second pôle du-générateur de tension d'alimentation. La borne de collecteur de l'un des deux transistors princi- paux constitue une sortie du multivibrateur bistable, sur laquelle on peut prélever une variable de sortie associée à l'état du bistable; les bornes de base des deux transistors auxiliaires constituent par contre les entrées S et R La borne de collecteur de l'autre transistor principal constitue une seconde sortie, sur laquelle peut être prélevée la "négation" de la variable de la première sortie, lorsque la configuration des entrées S et R est 0,0 ou bien 0,1 ou 1,0. Dans certaines applications techniques actuelles, comme par exemple dans des circuits de commande pour imprimantes ultra-rapi- des ou dans des systèmes d'injection électronique pour moteurs de véhicules automobiles, on a besoin de circuits multivibrateurs bistables, intégrables monolithiquement et réalisables industriel- lement dans des conditions économiques, comme le sont les circuits de type S-R, mais ayant une sortie qui puisse être également positionnée dans un état préférentiel, quelles que soient les valeurs prises par les variables en entrée qui déterminent son état dans des conditions normales de fonctionnement. Le but de la présente invention est de réaliser un circuit multivibrateur bistable, intégrable monolithiquement, comportant une sortie qui peut être positionnée dans un état préférentiel, indéoendamment des valeurs prises par les variables en entrée qui déterminent son état dans des conditions normales de fonction- nement, ce circuit pouvant être réalisé industriellement dans des conditions économiques. Ce but est atteint avec un circuit multivibrateur bistable qui comprend deux transistors principaux, dont chacun a le collec- teur raccordé, avec interposition de résistances appropriées, à la base de l'autre transistor et à un premier pôle d'un généra- teur de tension d'alimentation; aux bases de ces transistors sont raccordés respectivement les collecteurs de deux autres transistors dont les émetteurs sont reliés au second pôle du générateur de tension d'alimentation et dont les bases constituent les entrées du circuit D'après l'invention, la base de l'un des transistors principaux, dont le collecteur constitue une borne de sortie du circuit, est raccordée au collecteur d'un transistor dont l'émet- teur est relié au second pôle du-générateur de tension d'alimen- tation; la base de ce dernier transistor et les émetteurs des transistors principaux sont raccordés au collecteur d'un autre transistor, dont l'émetteur est raccordé au second pôle du généra- teur de tension d'alimentation et dont la base constitue une borne pour commander le positionnement de la sortie du circuit dans un état préférentiel pré-établi. l'invention pourra être bien comprise à l'aide de la descrip- tion détaillée qui suit et qui est donnée à simple titre d'exemple et, par suite, sans intention limitative, en référence aux dessins ci-annexés. la fig 1 est le schéma du circuit d'un multivibrateur bista- ble, dont une sortie peut être placée dans un état préférentiel, suivant la présente invention. la fig 2 est le schéma du circuit d'une forme de réalisation différente de multivibrateur bistable suivant l'invention. Sur les figures, on a utilisé les mêmes chiffres et lettres de référence pour les éléments correspondants. le circuit dont le schéma est présenté sur la fig 1 comprend un premier transistor bipolaire T 1, un deuxième T 2, u '-tr 6 isième T 3 et un quatrième T 4, tous du type NT Le collecteur de T 1 est raccordé au pôle positif, Vcc, d'un générateur de tension d'ali- mentation et à la base de T 2, avec interposition de résistances appropriées, respectivement Ri et R 12 Le collecteur de T 2 est raccordé au pole positif, + Vcc, et à la base de T 1, avec inter- position de résistances appropriées, respectivement R 2 et R 21. Aux bases de Tl et T 2 sont raccordés respectivement les col- lecteurs de T 3 et T 4, dont les émetteurs sont reliés au pole néga- tif, -Vcc, du générateur de tension d'alimentationo Avec de tels branchements, les transistors Tl, T 2, T 3 et T 4 constituent un multivibrateur bistable du type S-R, dont les bornes d' entrée, désignées respectivement par S (" 53 T') et R ("'RESET"), sont cons- tituécs par les bases de T 3 et T 4, tandis que le collecteur de T 1 et celui de T 2 constituent les bornes de sortie, respectivement Q et Q Le schéma de circuit de la fig 1 comprend également un cinquième T 5 et un sixième T 6 transistors bipolaires de type UPNR. Les émetteurs de Tl et T 2 et la base de T 6 sont raccordés au collecteur de T 5; le collecteur de T 6 est raccordé à un point de jonction entre la base de T 1 et le collecteur de T 2 et les émet- teurs de T 5 et T 6 sont reliés à -V c La base de T 5 constitue une borne PR pour le positionnement du circuit bistable dans un état pré férentiel. Le schéma de montage représenté sur la fig 2 est analogue à celui de la fig 1, mais à la différence qu'il comprend également un septième transistor bipolaire T 7 de type IEPN, dont le collec- teur et la base sont raccordés respectivement a un point de jonc- tion entre la base de T 2 et le collecteur de T 1 et au collecteur de T 5; en outre, l'émetteur de T 6 n'est pas relié directement à V cc, mais est branché sur -Vcc' avec l'émetteur de T 7, par l'in- termédiaire d'un circuit de commutation, indiqué sur la figure par un bloc rectangulaire désigné par le symbole SW et muni d'une borne de commande C, ce circuit permettant alternativement le raccordement de l'un ou de l'autre émetteur à cc On considèrera maintenant en particulier le fonctionnement du circuit multivibrateur bistable représenté sur la fig 1, en distingant les deux cas dans lesquels le potentiel de la borne PR est tel, par rapport au potentiel de référence de -Vc qu'il détermine la conduction en saturation ou l'interdiction du tran- sistor T 5. Dans le premier cas, c'est-à-dire en cas de tension base- -5 émetteur élevée, le transistor T 5 absorbe tout le courant d'émet- teur de T 1 et T 2, si bien que T 6 est en interdiction et n'influ- ence en aucune manière le fonctionnement normal du multivibrateur bistable de type S-R, constitué par l'ensemble comprenant les transistors T 1, T 2, T 3, T 4 et les résistances R 1, R 2, R 12 et R 21. O 10 Si alors les tensions base-émetteur des transistors T 3 et T 4 sont telles qu'elles déterminent l'interdiction, c'est-à-dire si les variables associées aux entrées S et R prennent toutes deux la valeur O (S=O, R=O), les conditions de polarisation de Tl et T 2 nre varient pas, ce qui fait que le nltivibrateur conserve l'état pré-existant et que le potentiel des sorties Q et Q, pris comme variable de sortie associé à l'état de ces sorties, reste inchangé. Si par contre la variable d'entrée S a la valeur 1 et que la variable d'entrée R a la valeur Q (s= 1, R= 0), T 3 est en satu- ration et détermine l'interdiction de Tl, tandis que T 4 est inter- dit et qu'en conséquence, T 2 est en saturation: les chutes de tension sur le diviseur P Rl, R 12, dimensionné à cet effet, élèvent le potentiel de la sortie Q au niveau haut 1, tandis que la sortie Q est forcée, par la saturation de T 2, au niveau bas O (Q=l, Q=O) indépendamment de l'état précédent. Dans le cas opposé (S= 0, R=l), T 3 est interdit et T 1 est en saturation, tandis que T 4, qui est en saturation, détermine l'interdiction de T 2:les tensions collecteur-émetteur en satu- ration des transistors T 1 et T 4 étant petites, le potentiel de la borne de sortie Q s'abaisse au niveau O, tandis que les conditions de chute de tension sur le diviseur R 2, R 21 élèvent le potentiel de Q au niveau 1 (Q= 0, Q=l) indépendamment de l'état précédent. Si les variables en entrée ont simultanément la valeur 1, T 3 et T 4 sont tous deux saturés et Tl, T 2 interdits: le potentiel des deux sorties est celui qui est déterminé par les diviseurs Rl, R 12 et R 2, R 21, d'o il résulte que Q=l, Q=l 1, indépendamment de l'état précédent. Par contre, dans le ca S o le niveau de potentiel de la borne PR est tel qu'il ne permet pas la conduction du transistor T 5, il se produit un changement du type de fonctionnement du circuit, qui ne peut plus être considéré comme un réseau séquentiel, mais comme un réseau combinatoire dont les sorties, à un instant donné, dépendent seulement des valeurs des entrées au même instant. Toutefois, comme on peut facilement le constater, la sortie Q est positionnée dans l'état préférentiel 1, indépendamment de la configuration particulière des entrées. On examinera plus précisément les divers cas possibles de configuration des entrées. Tant pour S=O, R=O que pour S=l, R=O, T 5 étant interdit, le transistor T 6 est forcé de conduire en saturation par le courant d'émetteur de Tl et T? qui atteint la base de T 6, n'étant plus absorbé par T 5-: la saturation de T 6 (et de T 3 pour 8 = 1) détermi- ne l'interdiction de T 1 l, ce qui fait que la sortie Q peut se mettre dans l'état 1 pour les 7 conditions de potentiel imposées par le diviseur Rl, R 12 - Pour S=O, R=l, T 4 est en saturation et T 2 et T 3 sont inter- dits: le courant qui passe dans R 2, R 21 a tendance à maintenir en conduction le transistor T 11, dont le courant d'émetteur, non absorbé par T 5, est suffisant pour amener T 6 à la saturation T 6 étant en saturation, la base de T 1 se trouve alors à un niveau de potentiel tel qu'il maintient T 1 en conduction au seuil d'inter- diction, d'o il résulte que le courant de collecteur-de Tl est très faible et que les conditions de potentiel imposées par le diviseur R 1, R 12 positionnent donc encore la sortie Q dans l'état 1. Pour &Sl, R=l, les transistors T 3 et T 4 sont saturés, ce qui fait que Tl, T 2 et T 6 sont interdits: dans ce cas également, la sortie Q est positionnée dans l'état 1 pour les conditions de potentiel imposées par le diviseur Rl, R 12. Tandis que la sortie Q est ainsi positionnée dans un état préférentiel déterminé lorsque le transistor T 5 est commandé à l'interdiction, l'état de la sortie Q dépend de la configuration des entrées S et R et il peut être O ou 1. On peut faire observer que si le collecteur de T 6 était par contre raccordé à un point quelconque de la jonction entre la base de T 2 et le collecteur de Tl, la structure du circuit résul- tant serait encore identique à celle de la fig 1: si l'on garde les mêmes dénominations des entrées et des sorties, ce qui a été exposé au sujet du circuit de la fig 1 serait donc encore valable, en remplaçant Q par Q Dans ce cas par conséquent, l'interdiction de T 5 déterminerait le positionnement dans un état pré-établi, en particulier dans l'état l, de la sortie Q, tandis que la sortie Q serait dans l'état O ou 1 en fonction de la configuration des entrées S et R. Dans le circuit représenté sur la fig 2, la borne de comman- de C permet de valider à la conduction en saturation, lorsque T 5 est interdit, T 6 ou T 7 alternativement et, dans un cas comme dans l'autre, la partie du circuit qui est en fonctionnement est rigou- reusement équivalente au circuit représenté sur la fig 1: puisque le collecteur de T 6 sur la fig 2 est raccordé à un point quelcon- que de la jonction entre la base de T 1 et le collecteur de T 2, tandis que le collecteur de T 7 est raccordé à un point quelconque de la jonction entre la base de T 2 et le collecteur de Tl, il semble évident, sur la base de ce qui a été exposé précédemment, que si T 6 conduit, la sortie Q est positionnée dans l'état préfé- rentiel 1 et que si par contre c'est T 7 qui conduit, la sortie Q est placée dans l'état préférentiel 1. En conclusion, le circuit de la fig 2 est un multivibrateur bistable de type S-R normal lorsque T 5 conduit, tandis qu'il fonc- tionne comme un réseau combinatoire à deux sorties Q et Q, dont l'une, déterminable par la commande C, est placée dans l'état pré- férentiel 1, indépendamment de la configuration des entrées, lors- que T 5 est en interdiction. Un circuit multivibrateur bistable suivant l'invention se prête particulièrement bien à l'intégration dans un bloc monoli- thique de semiconducteur, par les techniques connues d'intégration; du fait qu'il comprend unl nombre limité de résistances et de transistors, tous du même type, une telle réalisation est économique à l'échelle industrielle. Eu égard-au fait qu'il n'a été décrit et représenté que deux exemples d'exécution de l'invention, il va de soi que de nombreu- ses variantes sont possibles, sans que l'on s'écarte pour autant du cadre de la présente invention Par exemple, les circuits représentés sur les fige I et 2 peuvent être réalisés, pour peu que l'on y introduise des modifications appropriées de montage à la portée du spécialiste, en utilisant des transistors a effet de champ, en particulier du tyrpe MOSQ REVENDICATIONS - 1. Circuit multivibrateur bistable, intégrable mo- nolithiquement, caractérisé en ce qu'il comporte une sortie (Q,Q) qui peut être mise:; par des éléments de circuit (T 5, T 6, T 7) qu'il comprend à cet effet:; dans un état préférentiel, in- dépendamment des entrées qui en déterminent l'état dans les con- ditions normales de fonctionnement. Circuit multivibrateur bistable selon la reven- dication 1, comprenant un premier (Tl), un deuxième (T 2), un troisième (T 3) et un quatrième (T 4) transistors qui comportent chacun une première et une seconde bornes ainsi qu'une borne de commande et qui présentent le même type de conductivité, la se- conde borne du premier transistor (T 1) étant raccordée, par l'in- termédiaire de résistances appropriées (Rl, R 12), à un premier pôle (+ Vcc) d'un générateur de tension d'alimentation et à la borne de commande du deuxième transistor (T 2), la seconde borne du deuxième transistor (T 2) étant raccordée, par l'intermédiaire de résistances appropriées (R 2, R 21),au premier pôle du généra- teur de tension d'alimentation et à la borne de commande du pre- mier transistor (T 1), la seconde borne du premier transistor (T 1) étant une première sortie (Q) du circuit, la seconde borne du troisième transistor (T 3) et celle du quatrième transistor (T 4) étant raccordées respectivement à la borne de commande du premier transistor (T 1) et à la borne de commande du deuxième transistor (T 2), la première borne du troisième (T 3) et du quatrième (T 4) transistors étant raccordées au second pôle (-Vcc) du générateur de tension d'alimentation, les bornes de commande du troisième (T 3) et du quatrième (T 4) transistors étant les bornes d'entrée (S, R) du circuit, caractérisé en ce'que les éléments de circuit pour mettre ladite sortie (Q,Q) dans un état préférentiel comprennent un cinquième (T 5) et un sixième (T 6) transistors qui comportent chacun une première et une seconde bornes ainsi qu'une borne de commande et qui présentent des conductivités semblables à celle des autres transistors, la première borne du cinquième (T 5) et du sixième (T 6) transistors étant raccordées au second pôle (-Vcc) du générateur de tension d'alimentation, la seconde borne du cin- quième transistor (TS) étant raccordée à la borne de commande du sixième transistor (T 6) et à la première borne du premier (Tl) et du deuxième (T 2) transistors, la seconde borne du sixième transis- tor (T 6) étant raccordée à un point quelconque de la-jonction entre la borne de commande du premier transistor (Tl) et la secon- de borne du deuxième transistor (T 2), la borne de commande du cin- quième transistor (T 5) étant la borne de commande pour le position- nement de ladite première sortie (Q) dans un état préférentiel pré-établi. 3. Circuit multivibrateur bistable selon la reven- dication 1, comprenant un premier (T 1), un deuxième (T 2), un troi- sième (T 3) et un quatrième (T 4) transistors qui comportent chacun une première et une seconde bornes ainsi qu'une borne de commande et qui présentent le même type de conductivité, la seconde borne du premier transistor (T 1) étant raccordée, par l'intermédiaire de résistances appropriées (Rl, R 12), à un premier pôle (+Vcc) d'un générateur de tension d'alimentation et à la borne de commande du deuxième transistor (T 2), la seconde borne du deuxième transistor (T 2) étant raccordée, par l'intermédiaire de résistances appro- priées (R 2,R 21), au premier pôle du générateur de tension d'ali- mentation et à la borne de commande du premier transistor (T 1), la seconde borne du premier transistor (T 1) et celle du deuxième transistor (T 2) étant respectivement une première (Q) et une se- conde (Q) sorties du circuit, la seconde borne du troisième tran- sistor (T 3) et celle du quatrième transistor (T 4) étant raccordées respectivement à la borne de commande du premier transistor (T 1) et à la borne de commande du deuxième transistor (T 2), la premiè- re borne du troisième(T 3) et du quatrième (T 4) transistors étant raccordées au second pôle (-Vcc) du générateur de tension d'alimen- tation, les bornes de commande du troisième (T 3) et du quatrième (T 4) transistors étant les bornes d'entrée (S,R) du circuit, carac- térisé en ce que les éléments de circuit pour mettre ladite sor- tie (Q,Q) dans un état préférentiel comprennent un cinquième (T 5), un sixième (T 6) et un septième (T 7) transistors qui comportent chacun une première et une seconde bornes ainsi qu'une borne de commande et qui présentent des conductivités semblables à celle des autres transistors, la première borne du cinquième transistor (T 5) étant raccordée au second pôle (c-V) du générateur de ten- cc sion d'alimentation, auquel sont également raccordées la première borne du sixième transistor (T 6) et celle du septième transistor (T 7) par l'intermédiaire d'un élément de commutation (SW) qui est muni d'une borne de commande (C) au moyen de laquelle cet élément de commutation est alternativement validé pour relier la première borne de l'un de ces sixième (T 6) et septième (T 7) transistors au second pôle (-Vcc) du générateur de tension d'alimentation, la seconde borne du cinquième transistor (T 5) étant raccordée à la première borne du premier (T 1) et du deuxième (T 2) transistors et à la borne de commande du sixième (T 6) et du septième (T 7) tran- sistors, la seconde borne du sixième (T 6) et du septième (T 7) transistors étant raccordées respectivement à un point quelconque de la jonction entre la borne de commande du premier transistor (T 1) et la seconde borne du deuxième transistor (T 2) et à un point quelconque de la jonction entre la borne de commande du deuxième transistor (T 2) et la seconde borne du premier transistor (T 1), la borne de commande du cinquième transistor (T 5) -étant la borne de commande pour placer dans un état préférentiel la première (Q) ou la seconde (Q) sorties, selon que la première borne du sixième transistor (T 6) ou celle du septième transistor (T 7) est raccordée au second pôle (-Vcc) du générateur de tension d'alimen- tation. 4 Circuit multivibrateur bistable selon la revendi- cation 2 ou 3, caractérisé en ce que les transistors qu'il com- prend sont des transistors bipolaires, la première borne, la borne de commande et la seconde borne de chacun d'entre eux étant res- pectivement l'émetteur, la base et le collecteur. 5 Circuit multivibrateur bistable selon l'une quel- conque des revendications 1 à 4, caractérisé en ce que tout le cir- cuit est intégré dans un bloc monolithique de semi-conducteur.