FR 2535462 A1 19840504 FR 8218254 A 19821029 CIRCUIT NUMERIQUE DE MESURE DE LA FREQUENCE INSTANTANEE D'UN SIGNAL MODULE OU NON EN FREQUENCE, AINSI QUE RECEPTEUR DE TELEVISION OU DE RADIO EQUIPE D'UN TEL CIRCUIT La présente invention concerne un circuit numérique de mesure de la fréquence instantanée d'un signal modulé ou non en fré- quence, ainsi qu'un récepteur de télévision selon le procédé SECAM et un récepteur de radio équipés d'un tel circuit. La demande de brevet français n O 81 12 412 déposée le 24 juin 1981 par la demanderesse et non encore publiée décrit un cir- cuit numérique de démodulation d'un signal modulé en fréquence dans le- quel il est prévu de restituer, à partir du signal modulé, un signal numérique proportionnel à la fréquence instantanée de ce signal modulé. Un rappel plus précis du circuit décrit dans cette demande antérieure et de ses éléments constitutifs n'est pas nécessaire ici, il importe seulement de constater que le principe adopté pour le fonctionnement de ce circuit implique que l'amplitude du signal modulé en fréquence soit absolument constante Cette condition n'est cependant pas toujours réalisée dans la pratique, ou bien ne l'est qu'au prix d'un accroisse- ment de la complexité du circuit, difficilement acceptable dans un ma- tériel grand public tel qu'un récepteur de télévision. Le but de l'invention est de proposer un circuit numérique de mesure de la fréquence instantanée d'un signal modulé ou non en fré- quence, remarquable essentiellement par sa simplicité et par le fait qu'il ne fait plus intervenir aucune condition relative à l'amplitude du signal modulé. L'invention concerne à cet effet un circuit caractérisé en ce qu'il comprend d'une part, à la suite d'un convertisseur analogi- que-numérique, deux registres prévus en série pour qu'à chaque instant d'échantillonnage soient disponibles en sortie des deux registres et du registre de sortie du convertisseur des échantillons successifs xn, xn+l et xn+ 2 respectivement, et d'autre part des moyens pour déter- miner l'expression cos Y = (xn + xn+ 2)/2 x n+lî L'avantage essentiel de ce circuit est que la quantité cos'f peut s'exprimer de façon simple, liné- aire ou non, en fonction de la fréquence du signal modulé (ou non), et que cette expression de cos f est effectivement indépendante de l'ampli- tude du signal. Les particularités et avantages de l'invention apparaîtront maintenant de façon plus détaillée dans la description qui suit et dans les dessins annexés, donnés à titre d'exemples non limitatifs et dans lesquels la figure 1 montre un premier exemple de réalisation d'un circuit numérique de démodulation de fréquence conforme à l'invention la figure 2 montre l'échantillonnage d'un signal de type sinusoïdal, à fréquence constante et à trois instants tn, t 11 tn 2; la figure 3 représente l'allure de la courbe cos't = f (FS) o + correspond à l'intervalle d'échantillonnage en radians et o F 5 est la fréquence du signal modulé (ou non) les figures 4 à 6 montrent trois autres modes de réalisa- tion du circuit selon l'invention. Le circuit de mesure de fréquence instantanée selon l'inven- tion comprend, en référence à la figure 1, à la suite d'un convertis- seur analogique-numérique 10 qui reçoit le signal d'entrée analogique modulé en fréquence et délivre un signal numérique correspondant composé d'échantillons successifs x de ce signal d'entrée, des registres en i série, ici deux registres 20 et 21, qui reçoivent également les échan- tillons successifs xi qd rythme de la fréquence d'échantillonnage cons- tante fixée par un circuit d'horloge 30 A l'instant tn+ 2, on a donc en sortie du registre 21 l'échantillon xn, en sortie du registre 20 l'échantillon suivant xn+î, et en sortie du registre de sortie du con- vertisseur 10 l'échantillon suivant xn+ 2 Les échantillons xn et xn+ 2 sont envoyés vers les deux entrées d'un additionneur 40 dont la sortie est reliée à la première entrée d'un diviseur 50,dont la deuxième entrée reçoit, après décalage d'un bit pour une multiplication par deux, l'échantillon xn+î et dont la sortie est reliée à une mémoire 60 Cette mémoire délivre un signal numérique qui est proportionnel à la fréquence instantanée du signal d'entrée modulé en fréquence. En effet, si l'expression générale du signal analogique d'entrée est du type x = a sin wt (voir la figure 2), les signaux numé- riques en sortie des registres 21 et 20 et du registre de sortie du convertisseur ont respectivement pour expression à fréquence d'échantil- lonnage constante tel que le montre la figure 2: -3- xn = a sin t ( 1) xn+ 1 l = a sin ( ut +ô) ( 2) Xn+ 2 = a sin ( wt + 2 f) ( 3) L'addition de xn et xn+ 2 dans l'additionneur 40 conduit à l'expression: xn + Xn+ 2 =a sin t + sin ( wt + 2,)l ( 4) ou Xn + xn+ 2 = 2 asin ( wt + v) cos P ( 5) ou encore Xn + Xn+ 2 2 xn+l cos ( 6) De l'expression ( 6), il vient: xn + xn+ 2 cos t = ( 7) 2 xn+ Par ailleurs, il est évident que le déphasage ' est égal à F = 2 ( 8) FE o FE est la fréquence d'éch antillonnage, que l'on a choisie constante, et FS la fréquence du signal modulé On obtient donc, si C est un coef- ficient constant égal à FE/27: FE Arc cos% FS = -= C Arc cos'f ( 9) Le tracé de la courbe cos W = f(F 5) montre alors (voir la figure 3) qu'il existe bien entendu, pour une valeur déterminée de cos Y, plusieurs valeurs de Arc cos y, ce qui conduit à plusieurs valeurs de F 5-; mais la simple connaissance de la gamme de fréquence dans laquelle on opère permet de-lever cette ambiguïté et de sélectionner la valeur de F 5 cherchée. On constate donc qu'à partir de trois mesures consécu- tives faites à intervalles réguliers, on a pu connaître la fréquence instantanée d'un signal de type sinusoïdal, l'ambiguîté sur la gamme de fréquence étant levée, selon les cas, soit par la détermination du signe de la pente de la courbe cos f= f(F 5) s'il s'agit de deux domaines de fréquence consécutifs, soit par le type d'application lui-même comme on vient de le dire, soit encore par un moyen de comptage On peut remar- quer d'une part la simplicité de cette détermination de fréquence, mais 4- aussi le fait qu'elle est absolument indépendante de l'amplitude, comme le montre notamment l'expression ( 7) o l'amplitude a n'est plus présente. On peut enfin observer, d'après l'existence de plusieurs gammes de fré- quence pour une même valeur de cos TF, qu'il est possible de faire du "sous-échantillonnage", la limite à cette possibilité étant définie par le rapport entre le signal d'échantillonnage et le signal modulant la fréquence à mesurer. Des variantes peuvent être proposées dans le mode de réalisation représenté sur la figure 1, sans pour cela sortir du cadre de l'invention Il est par exemple équivalent, au lieu de diriger les échantillons xn+ 1 vers le diviseur 50, de prévoir une mémoire stockant pour tous les échantillons x nî successifs les valeur l/xn+ 1 correspon- dantes, puis d'envoyer la sortie de cette mémoire et celle de l'addition- neur 40 vers un multiplieur dont la sortie est envoyée vers la mémoire 60. Si l'excursion de cos ? pour l'application considérée est suffisamment réduite, il est possible d'assimiler la portion corres- pondante de la courbe cos if = f(F 5) à une droite La linéarité ainsi obtenue permet de supprimer la mémoire 60 et d'obtenir le signal démodu- lé directement sur la sortie donnant cos f = (xn + xn+ 2)/2 x n+l Ce cir- cuit simplifié est utilisable notamment dans le domaine de la télévision selon le procédé SECAM, pour la démodulation du signal de chrominance dont l'excursion de fréquence est assez réduite, de 3,9 à 4,7 mégahertz, avec une fréquence d'échantillonnage de 13,5 mégahertz (le cos dans ce cas de -0,24 à -0,58). Dans cette application, la suppression du signal continu lié à la porteuse se fait simplement par des soustractions de bits appropriées Par ailleurs, pour éviter les valeurs de l/x qui tendraient vers l'infini, on décode les valeurs du signal qui les généreraient et l'on bloque ces résultats, qui seraient faux, en conservant sur la sortie cos % le résultat précédent. Dans la description qui vient d'être faite du circuit se- lon l'invention, on a constaté que le principe de fonctionnement de celuici était indépendant de l'amplitude du signal Cependant, si cette amplitude devient trop faible, on ne dispose plus d'information à traiter. Il est donc utile d'effectuer une détermination, qui peut même être ap- proximative, de l'amplitude et de prévoir ensuite un circuit de contrôle automatique de gain. -5- A partir des expression ( 1), ( 2), ( 3) données plus haut, on arrive à exprimer cette amplitude simplement en fonction de xn, Xn+l' Xn+ 2: 2 2 a 2 4 x 1 n+(xn+l Xn 'Xn+ 2) ( 10) ( 2 Xn+l-Xn-Xn+ 2)( 2 Xn+l+Xn+Xn+ 2) 2 4 X N 1 n+l N n+ 2 4 x 2 (X 2 x x) ou encore a = n+l ( 11) 42) X 2 4 xn+ 1 (xn + Xn+ 2) Le circuit numérique de mesure de fréquence instantanée selon l'invention comprend alors, pour la détermination de a selon l'expression ( 11), les éléments supplémentaires suivants (voir la fi- gure 4, par rapport à la figure 1): un premier multiplieur 100 recevant l'échantillon xn de sortie du registre 21 et l'échantillon Xn+ 2 de sortie du registre de sortie du convertisseur 10 et délivrant l'expression xn xn+ 2; un premier élévateur au carré 110 de la sortie xn+ 1 du registre 20; un soustracteur 120 recevant d'une part la sortie de l'é- lévateur au carré 110 et d'autre part la sortie du premier multiplieur et délivrant l'expression (x x x) n+ 1 N n+ 2 un deuxième multiplieur 130 recevant la sortie de l'élé- vateur au carré 110, après décalage de deux bits pour une multiplication par 4, et la sortie du soustracteur 120 et délivrant l'expression x 2 1 2 x+ 1 _X 4 x 5 n+ (x 2 n+ xn xn+ 2) qui est le numérateur de l'expression ( 11) dui rarré de l'amplitude; un deuxième élévateur au carré 140 de la sortie de l'additionneur 40; un soustracteur 150 recevant d'une part la sortie de l'élévateur au carré 110 (après le même décalage de deux bits que précédemment, pour une multiplication par 4) et d'autre part la sortie du deuxième élévateur au carré 140 et délivrant l'expression 2 2 4 xn+l (xn + xn+ 2)2 qui est le dénominateur de l'expression ( 11); un diviseur 160 de la sortie du deuxième multiplieur 130 par la sortie du soustracteur 150, délivrant le carré de l'amplitude cherchée. -6- On notera ici que les élévations au carré peuvent être faites soit par lecture de tables, soit par multiplication directe On remarquera aussi qu'il est possible de réduire le nombre de multiplieurs et d'opérer par multiplexage pour la réalisation des multiplications. En effet, on a vu que la détermination de l'amplitude n'a pas besoin d'être fait e fréquemment: d'une part elle ne varie pas beaucoup, d'autre part elle n'intervient pas dans la démodulation de fréquence et simplement ne doit pas être trop faible. La figure 5 montre un exemple de réalisation du circuit selon l'invention o l'on opère effectivement par multiplexage, ce cir- cuit comprenant cette fois, par rapport à la figure 1, les éléments supplémentaires suivants: un unique multiplieur 200 présentant pour les diverses multiplications à effectuer successivement deux séries d'entrées: d'une part, dans le cas présent, les quatre entrées xn, xn+l, (x + xn+ 2), 2 N nlx xn+ 2) (xn+î xn xn+ 2 >, d'autre part les quatre entrées xn+l,-nn+ 2, Xn+ 1 xn 2 -l Xn+ 2) (xn + xn+ 2), xn+ 2, ainsi que plusieurs sorties délivrant les quatres résultats des opérations intermédiaires intervenant dans le calcul de 2 2 2 2 a savoirxn+l' Xn * xn+ 2 ' (Xn + Xn+ 2), et 4 xl (X n+l xn x n+ 2), résultats qui sont stockés dans des registres 201 à 204; un premier soustracteur 210 intervenant dans ces opé- rations intermédiaires pour le calcul de l'expression xn+ 11 xn xn+ 2 à partir des sorties des registres 201 et 202, la sortie de ce soustrac- teur étant envoyée vers l'une des deux séries d'entrée du multiplieur pour le calcul du numérateur de l'expression ( 11); un deuxième soustracteur 220 recevant d'une part la sortie x 2 du registre 201 (avec décalage de deux bits pour obtenir soti Xn+ 1 4 x n+l) et-d'autre part la sortie (xn + xn+ 2) du registre 203, et déli- 2 n+ln N 2 rgsr 20,edéi vrant l'expression du dénominateur de l'expression ( 11); un diviseur 230 de la sortie du registre 204 par la sortie du soustracteur 220, délivrant le carré de l'amplitude cherchée. Bien entendu, la présente invention n'est pas limitée aux modes de réalisation qui viennent d'être décrits et représentés et à partir desquels d'autres variantes peuvent encore être proposées sans pour cela sortir du cadre de l'invention. -7- En particulier, on peut par exemple obtenir d'autres formes équivalentes de l'expression ( 11) du carré de l'amplitude, expression qui s'écrit notamment, après transformations: Xn+l Xn ' xn+ 2 -5 a 2 = ( 12) sin 2 W Le circuit de démodulation selon l'invention comprend alors, pour la détermination de a 2 selon cette nouvelle expression ( 12), les éléments supplémentaires suivants (voir la figure 6, par rapport à la figure 1): des registres 310, 320, 321 prélevant les échantillons successifs en sortie du registre de sortie du convertisseur 10 et des registres 20 et 21 pour permettre la réalisation à vitesse plus lente des opérations nécessaires dans le circuit de détermination d'amplitude un premier multiplieur 330 délivrant l'expression Xn xn+ 2; un élévateur au carré 340 de la sortie xn+l; un soustracteur 350 recevant d'une part la sortie de l'élévateur au carré 340 et d'autre part la sortie du premier multiplieur 330 et délivrant l'expression (x 2 n+ xn xn+ 2); une mémoire 360 recevant la sortie cos 2 et servant de table pour délivrer la valeur correspondant de 1/sin W un deuxième multiplieur 370 recevant la sortie du soustracteur 350 et la sortie de la mémoire 360 et délivrant l'expres- sion du carré de l'amplitude cherchée. Là encore, si l'amplitude ne varie pas trop rapidement, on peut supprimer les éléments 330, 340, 370,pour les remplacer par un seul multiplieur opérant par multiplexage de la même manière que précédemment. Par ailleurs, d'autres transformations mathématiques de l'expression du carré de l'amplitude conduisent à la forme suivante: x +x 2 x x cos 2 N n+ l N Xn+l a = ( 13. sin 2 La réalisation du circuit de démodulation comprend alors, pour la nou- velle détermination de a 2 selon ( 13), les éléments supplémentaires suivants (toujours par rapport aux éléments de base prévus sûr la figure 1): deux registres prélevant les échantillons successifs xn et Xn+l en sortie des registres 21 et 20, deux élévateurs au carré pour le -8- 2 2 calcul, à partir du contenu de ces deux registres, de xn et xn+l deux multiplieurs (l'un pour le calcul de xn-xn+t, l'autre pour le cal- cul de 2 xn xn+ cos f, avec décalage d'un bit pour la multiplica- tion par deux), un additionneur de x 2 et xn+l, un soustracteur de 2 2 n n+ 12 (xn + xn+) et de 2 xn Xn+lcos f, une mémoire des valeurs de 1/sin 2 f correspondant à celles de cos t délivrées par le diviseur 50, et un mul- tiplieur de la sortie du soustracteur par celle de cette mémoire. On peut vérifier que l'expression ( 13) reste valable pour deux échantillons xn et xp qui ne sont plus successifs, et entre les- quels le déphasage est exprimé par la valeur (p-n) f; l'expression du carré de l'amplitude prend alors une forme tout à fait semblable à ( 13): 2 x 2 x 2 n -x pcos (p-n)l î a P ( 14) sin 2 O (p-n)fl expression ( 14) à laquelle correspond un circuit de détermination d'amplitude tout à fait similaire à celui prévu pour la détermination de a 2 selon l'expression ( 13). -9- REVENDICATIONS 1 Circuit numérique de mesure de la fréquence instantanée d'un signal modulé ou non en fréquence, caractérisé en ce qu'il comprend d'une part, à la suite d'un convertisseur analogique-numérique, deux i registres prévus en série pour qu'à chaque instant d'échantillonnage soient disponibles en sortie de ces registres et du registre de sortie du convertisseur des échantillons successifs Xn, xn+ 11 et xn+ 2 respecti- vement, et d'autre part des moyens pour déterminer l'expression cos (f = (xn + x 2)/2 Xn+ 1 l 2 Circuit selon la revendication 1, caractérisé en ce que lesdits moyens de détermination comprennent un diviseur recevant sur une première entrée la sortie d'un additionneur des échantillons xn et xn+ 2 et sur une deuxième entrée l'échantillon x n+l' ce diviseur délivrant un signal (xn + Xn+ 2)/2 Xn+l 3 Circuit selon la revendication 1, caractérisé en ce que lesdits moyens de détermination comprennent un multiplieur recevant sur une première entrée la sortie d'un additionneur des échantillons xn et xn+ 2 et sur une deuxième entrée la sortie d'une mémoire de stockage des valeurs dé l/xn+l qui correspondent aux échantillons xn+ 1 successifs, ce multiplieur délivrant un signal (x + x N 2)/2 xn+. n *n+ 2 n+l V 4 Circuit selon l'une des revendications 2 et 3, caracté- risé en ce qu'il comprend, en sortie desdits moyens de détermination, une mémoire de stockage des valeurs de la fréquence instantanée FS à mesurer en fonction des valeurs de cos 'f déterminées. 5 Circuit selon l'une des revendications 1 à 4, caractérisé en ce qu'il comprend des moyens pour décoder les valeurs du signal d'en- trée qui conduisent à des valeurs asymptotiques de l/x et conserver dans ce cas sur la sortie délivrant cos LF les résultats précédents correspondant aux valeurs non asymptotiques. 6 Circuit selon l'une des revendications 1 à 5, caractérisé en ce qu'il comprend, pour permettre la mise en place d'un circuit de contrôle automatique de gain, un circuit de détermination d'amplitude composé de deux multiplieurs, de deux élévateurs au carré, de deux sous- tracteurs et d'un diviseur agencés de façon à permettre la détermination de l'expression du carré de l'amplitude du signal d'entrée. -10- 7 Circuit selon l'une des revendications 1 à 5, caractérisé en ce qu'il comprend, pour permettre la mise en place d'un circuit de contrôle automatique de gain, un circuit de détermination d'amplitude agencé de façon à permettre la détermination de l'expression du carré de l'amplitude du signal d'entrée et composé à cet effet d'un multi- plieur, de registres de stockage des résultats de sortie de ce multi- plieur, de deux soustracteurs et d'un diviseur, ledit multiplieur étant prévu pour opérer par multiplexage entre deux séries d'entrées. 8 Circuit selon l'une des revendications 1 à 5, caractérisé en ce qu'il comprend, pour permettre la mise en place d'un circuit de contrôle automatique de gain, un circuit de détermination d'amplitude composé de trois registres supplémentaires prélevant les échantillons successifs en sortie du registre de sortie du convertisseur et des deux premiers registres pour permettre une réalisation plus lente des opéra- tions nécessaires dans le circuit de détermination d'amplitude, de deux multiplieurs, d'un élévateur au carré, d'un soustracteur et d'une mémoire servant de table de correspondance pour déterminer 1/sin 2 tf à partir de cos t, ces éléments étant agencés de façon à permettre la détermina- tion de l'expression du carré de l'amplitude du signal d'entrée. 9 Circuit selon l'une des revendications 1 à 5, caractérisé en ce qu'il comprend, pour permettre la mise en place d'un circuit de contrôle automatique de gain, un circuit de détermination d'amplitude composé de deux registres supplémentaires prélevant deux échantillons successifs xn et xn+l pour permettre une réalisation plus lente des opé- rations nécessaires dans le circuit de détermination d'amplitude, de deux élévateurs au carré, de deux multiplieurs, d'un additionneur, d'un sous- tracteur, d'une mémoire des valeurs de 1/sinm f correspondant à celles de cos f, et d'un multiplieur de la sortie du soustracteur par celle de cette mémoire. 10 Circuit selon la revendication 9, caractérisé en ce que les deux registres supplémentaires prélèvent-deux échantillons xn et x p de déphasage quelconque égal à (p-n) t il Récepteur de télévision caractérisé en ce qu'il comprend un étage numérique de démodulation de fréquence du signal de chrominance équipé d'un circuit selon l'une des revendications 1 à 10. -11- 12 Récepteur de radio modulé en fréquence, caractérisé en ce qu'il comprend un étage numérique de démodulation du signal modulé en fréquence équipé d'un circuit selon l'une des revendications 1 à 10.