FR 2533720 A1 19840330 FR 8216259 A 19820924 g 2533720 CIRCUIT DE COMPTAGE NON-LINEAIRE La présente invention concerne un circuit de comptage -non- linéaire. De façon plus précise l'invention concerne un circuit qui reçoit à son entrée un certain nombre (P) d'impulsions et qui délivre à sa sortie un nombre (N), par exemple sous forme binaire, avec N = f(p), f étant une fonction continue non-linéaire. Un tel circuit peut avoir de nombreuses applications Par exemple il peut être introduit dans un ensemble de calcul pour engendrer des fonctions non-linéaires d'une variable d'entrée Il peut également être utilisé dans les circuits électroniques associés à des capteurs de mesure qui délivrent une information sous la forme d'une fréquence Ce circuit sert alors, par exemple, à linéariser l'information délivrée lorsque le capteur ne donne pas à sa sortie une fréquence qui est effectivement une fonction linéaire de la valeur de la grandeur mesurée par le capteur Il peut encore être utilisé dans certains systèmes de compensation en température de 1-a fréquence d'une base de temps constituée essentiellement par un résonateur à quartz, et dans lesquels l'information de température servant à réaliser la compensation est fournie sous la forme d'un signal dont la fréquence est une fonction sensiblement linéaire de la température On sait en effet que la fréquence délivrée par un résonateur à quartz est le plus souvent une fonction sensiblement quadratique de la température Pour effectuer la compensation en fréquence il faut donc calculer le carré de la fréquence délivrée par le senseur de température. Une solution pour résoudre ce type de problèmes consisterait à utiliser un micro-processeur programmé pour effectuer la transfor- mation non-linéaire Cependant un telle solution est trop complexe et donc trop onéreuse si la fonction à réaliser est relativement simple et si cette fonction à réaliser est toujours la même, ou se présente sous un nombre très réduit de formes. C'est pourquoi l'invention a pour principal objet un circuit de comptage qui permet de mettre en oeuvre des fonctions non-linéaires avec une bonne précision tout en ayant une structure relativement simple. Pour atteindre ce but le circuit de comptage non-linéaire selon l'invention comprend N circuits diviseurs recevant chacun sur son entrée les impulsions à compter, chaque circuit diviseur divisant respectivement par des nombres entiers K 1, K 2 etc Kn le nombre d'impulsions appliquées à leurs entrées, pour délivrer sur sa sortie un signal de comptage à chaque fois qu'il a compté respectivement K 1 K 2 Kn impulsions; un compteur dont l'état à chaque instant est égal au nombre représentatif de la valeur de ladite fonction non- linéaire pour le nombre d'impulsions déjà appliquées à l'entrée du circuit de comptage; des premiers moyens de sélection commandables pour relier la sortie d'un des circuits diviseurs à l'entrée du compteur en réponse à un premier signal de sélection; n-i moyens de décodage pour comparer l'état du compteur à un parmi n-i nombres entiers k 1 k 2 kni 1 et pour émettre un signal de décodage lorsque l'état du compteur est égal à l'un desdits nombres; des moyens de commande sensibles au signal de décodage pour élaborer à l'appari- tion de chaque signal de décodage le premier signal de sélection appliqué au premier sélecteur et un deuxième signal de sélection; et des deuxièmes moyens de sélection commandables en réponse au deu- xième signal de sélection pour relier la sortie d'un des circuits de décodage à l'entree des moyens de commande, la sélection du circuit diviseur et du circuit de décodage particulier étant définie à chaque fois selon ladite fonction non-lineaire e mettre en oeuvre L'invention sera mieux comprise à la lecture de la description qui suit de plusieurs modes de réalisation de l'invention donnés à titre d'exemples non limitatifs La description se réfère au dessin annexe sur lequel: la figure 1 est un schéma très général du circuit de comp- tage non-lineaire selon l'invention; les figures 2 a et 2 b illustrent deux types de fonction continue qu'il est possible de mettre en oeuvre grâce au circuit de comptage selon l'invention; la figure 3 montre sous une forme plus détaillée un mode de réalisation du circuit de comptage pour la mise en: oeuvre d'une fonction du type représenté sur la figure 2 ae les figures 4 a à 4 c illustrent en détails un modà particu- lier de réalisation du circuit de la figure 3 dans e cas o la fonction à réaliser est continûment croissante. Comme le montre la figure 1, le circuit de comptage comprend tout d'abord N circuits diviseurs référencés resectivement Di. D 2.o Di,Dn comportant chacun une entrée d'horloe a et une sortie b Chaque diviseur Di reçoit sur son entrée a tes impulsions p & compter Chaque diviseur Di divise le nombre d'imbulsions reçues sur son entrée respectivement par les nombres entiers K 1, K 2 Kn En d'autres termes le diviseur Di délivre sur se sortie b une impulsion à chaque fois que Ki impulsions ont été appliquees à son entrée a. y Le circuit de comptage comporte également un compteur référencé C qui comprend une entrée d'horloge a et des sorties d'état portant la référence globale b Un premier sélecteur L 1 commandable permet de relier, en réponse à un signal de commande, la sortie b d'un des diviseurs Dû à l'entrée d'horloge a du compteur C Pour simplifier la figure, le sélecteur Li a été représenté sous la forme d'un contacteur mobile Bien entendu il s'agit simplement d'une repré- sentation symbolique, comme cela apparaîtra ultérieurement Les sorties d'état b du compteur C sont reliées & des décodeurs portant respectivement les références F 1 F 1 Fm_ 1 qui comparent l'état du compteur C à des nombres entiers respectivement k 1 k 1 kni 1 Les décodeurs F 1 délivrent sur leurs sorties a un signal de décodage SD lorsque le contenu du compteur C est égal au nombre k 1. Le circuit de comptage non-linéaire comprend enfin un ensemble de commande portant la référence générale G L'entrée a de l'ensemble de commande G est reliée aux sorties a des décodeurs Fi par l'in- termédaire d'un deuxième sélecteur référencé L 4 qui délivre un signal de commande S c chaque fois qu'un signal de décodage S. apparaît sur la sortie sélectionnée L'ensemble de commande G comporte une première sortie b par laquelle il peut émettre un premier signal de sélection 51 en réponse à l'application d'un signal de décodage SD sur son entrée a Ce premier signal de sélec- tion 51 sert à commander la position du sélecteur L 1 c'est-à-dire à déterminer quel diviseur D doit être relié au compteur C L'ensem- ble de commande G comporte une deuxième sortie c sur laquelle il peut émettre un deuxième signal de sélection 52 en'réponse à l'ap- parition d'un signal de commande SC Ce signal 52 sert à commander le sélecteur L 2 c'est-à-dire à définir celui des décodeurs Fi qui doit être relié à l'entrée a de l'ensemble de commande G. Le fonctionnement du circuit représenté sur la figure 1 est le suivant Initialement, et avant le début de l'application des impulsions p, les diviseurs D et le compteur C sont remis à zéro. Les sélecteurs L 1 et L 2 sont placés odans une position initiale adéquate correspondant au début de la non-linéarité à mettre en oeuvre Puis les impulsions p sont appliquées aux entrées des diviseurs Di On suppose que c'est le diviseur D 2 qui est relié à l'entrée du compteur C et que c'est le décodeur F 2 qui est relié à l'entrée a de l'ensemble de commande G Le diviseur D 2 émet un signal à chaque fois que K 2 impulsions sont appliquées à son entrée. Les impulsions délivrées par le diviseur D 2 incrémentent le compteur C Le contenu du compteur C est comparé en permanence aux nombres ki Lorsque le contenu du compteur C devient égal au nombre k 2 une impulsion de commande Sc est appliquée à-l'entrée a de l'ensemble de commande G Alors, l'ensemble de commande émet un nouveau signal de sélection 51 pour relier un autre diviseur Dû à l'entrée du compteur C et un nouveau signal de sélection 52 pour relier un nouveau décodeur Fi à l'entrée a de l'ensemble de commande Les signaux délivrés par le diviseur relié à l'entrée du compteur C continuent à incrémenter ce compteur jusqu'à ce que son contenu devienne égal au nombre k associé au décodeur relié à l'entrée de -l'ensemble de commande G Des cycles semblables se répètent jusqu'à ce que la totalité des impulsions p ait été appliquée aux entrées des divi- seurs D A cet instant le contenu N du compteur C représente la valeur numérique de la fonction non-linéaire (f) associée au circuit pour la valeur de la variable p égale au nombre total d'impulsions appliquées à l'entrée du circuit. La figure 2 a permet de mieux expliquer le principe du fonction- nement du circuit dans le cas o le graphe de la non-linéarité à réaliser est une courbe continue à dérivée croissante. Selon le principe du circuit de l'invention, le graphe de la non-linéarité mise en oeuvre par le circuit est approximé par une succession de segments de droite référencés I, II, III et IV sur la figure 2 a Le graphe de la figure 2 a représente le contenu q du compteur-C en fonction du nombre des impulsions p appliquées suc- cessivement à l'entrée du circuit de comptage Le premier segment I est décrit dans la première phase exposée précédemment Dans l'exem- ple particulier considéré le premier signal de sélection Si commande initialement le sélecteur Ll pour que la sortie du diviseur Dl soit reliée à l'entrée du compteur C et le signal 52 commande le sélec- teur L 2 pour que le comparateur Fl soit relié à l'entrée a de l'ensemble de commande G Pendant ce premier cycle ou phase, on décrit le segment I jusqu'à ce que le décodeur Fl délivre un signal de décodage SD A cet instant un nouveau signal de sélection 51 relie la sortie du diviseur D 2 à l'entrée du compteur C et un nouveau signal F 2 relie la sortie du décodeur F 2 à l'entrée a de l'ensemble de commande Dans cette deuxième phase on décrit le segment II jusqu'à ce que le décodeur F 2 délivre à nouveau un signal de décodage SD Dans la troisième phase correspondant au segment III le diviseur non représenté D 3 est relié au compteur C et le décodeur non représenté F 3 est relié à l'entrée de l'ensemble de commande G. Puis dans la dernière phase, correspondant à la portion IV c'est la sortie du diviseur D 4 qui est reliée à l'entrée du compteur C et le décodeur F 4 qui est relié à l'entrée de l'ensemble de commande G. Lorsque la totalité des impulsions p (nombre P) a été appliquée à l'entrée des diviseurs, le compteur C n'est plus incrémenté et son contenu final N représente la valeur numérique de la fonction non- linéaire (f) considérée pour la valeur P de la variable p. On voit qu'ainsi chaque segment est défini par un couple de nombres respectivement K, donné par les diviseurs D, et qui fixe la pente du segment et un nombre k fourni par un décodeur F qui fixe directement par soustractions successives (k I k) la "longueur" du segment Ces couples de valeur K et k i sont appliqués succes- sivement aux sélecteurs L 1 et L 2 à partir des informations contenues dans l'ensemble de commande G et appliquées aux sélecteurs sous la- forme des signaux de sélection Si et 52 On voit cependant dès à présent que dans l'exemple considéré ce sont des diviseurs consé- cutifs qui doivent être reliés successivement à l'entrée du compteur et que se sont également des décodeurs consécutifs qui doivent être reliés à l'entrée de l'ensemble de commande Il apparait ainsi que l'information contenue dans l'ensemble de commande G est très simple puisqu'elle consiste en des pas successifs pour commander les dé- placements des sélecteurs On conçoit aisément que dans un mode de réalisation concret servant à élaborer une fonction du type repré- senté sur la figure 2 a l'ensemble de commande G et les sélecteurs Li et L 2 pourront avoir une structure très simple. La figure 2 b illustre un mode de commande du circuit qui permet de mettre en oeuvre une non-linéarité dont la courbe représentative présente une dérivée qui change de signe Par exemple sur la figure 2 b on trouve un premier segment I' et un deuxième segment Il' qui présentent tous les deux une pente positive puis un segment III' qui présente une pente négative et enfin un quatrième segment IV' qui présente à nouveau une pente positive. Pour pouvoir mettre en oeuvre une telle fonction le circuit de comptage comporte un compteur C qui peut être commandé en comptage et en décomptage Le compteur comporte une entrée de commande supplémentaire référencée c qui reçoit un signal de signe SG délivré par la sortie d de l'ensemble de commande G En l'absence du signal SG le compteur C est incrémenté par les impulsions qui sont appli- quées à son entrée d'horloge a Au contraire lorsqu'un signal de signe SG est appliqué sur l'entrée c du compteur C, celui-ci est décrémenté par les impulsions appliquées sur son entrée d'horloge a. On comprend que lorsque le signal SG est appliqué au compteur C on réalise ainsi un segment à pente négative On voit également que, dans le cas o il existe un segment à pente négative, les valeurs successives de décodage k 1,, k k 3 n'ont pas des valeurs successives croissantes Dans ce mode de fonctionnement l'ensemble de commande G commande successivement la mise en oeuvre du diviseur Dl et du décodeur Fl, puis celle du diviseur D 2 et du décodeur F 2 pour décrire les segments I' et Il' A ce stades l'ensemble de commande G délivre sur sa sortie d un signal de signe SG qui met en position de décomptage le compteur C Par ailleurs les signaux 51 et 52 commande la mise en service du diviseur D 3 et du décodeur F 3 Les impulsions délivrées par le diviseur D 3 décrémentent le contenu du compteur C jusqu'à ce que ce contenu devienne égal à la valeur k 3 qui est inférieure à la valeur k 2 A ce moment l'ensemble de commande G ne délivre plus de signal de signe SG et le compteur C compte à nouveau les impulsions appliquées à son entrée d'horloge a Simultanément il délivre un signal de sélection S, pour mettre en service le diviseur D 4 Comme on l'a déjà compris aucun décodeur F ne doit être mis en service puisque le système s'arrêtera dés que la totalité des impulsions p aura été appliquée à l'entrée des diviseurs Cependant, par sécurité, on peut prévoir de mettre en oeuvre un décodeur, par exemple F 4, associé à un nombre k 4 dont la valeur est égale au contenu maximal du compteur C Ainsi, si accidentellement le nombre d'impulsions P est supérieur à la capacité du compteur C, le fonc- tionnement du circuit est arrêté. Il est important de préciser que si l'un des segments à mettre en oeuvre a une pente égale à 1, bien entendu, on n'utilisera pas de diviseur de valeur 1, mais une des bornes d'entrée du sélecteur L recevra directement les impulsions p. La figure 3 donne sous une forme plus détaillée un mode de réalisation du circuit de comptage dans le cas o la non-linéarité a la forme représentée sur la figure 2 a et o, de plus, les nombres entiers, c'est-à-dire les inverses des pentes, K 1 K 2 * K 5 valent respectivement 16, 8, 4, 2 et 1 Plus généralement on passe d'une pente à la suivante en multipliant la précédente par deux On appelera a, b, c, et d les valeurs correspondantes des nombres k 1 k 4 En outre dans le mode de réalisation représenté sur la figure 3 le circuit de comptage sert à élaborer une fonction non- linéaire de la fréquence d'un signal périodique à fréquence constan- te Pour cela on applique le signal de fréquence fe à l'entrée du circuit pendant une durée Tri On voit donc qu'en fait cela est équivalent à appliquer un certain nombre d'impulsions (fe x T r) ainsi que cela a été décrit en liaison avec la figure 1. Le circuit comprend tout d'abord quatre étages de division binaire référencés respectivement 2, 4, 6 et 8 Chaque étage Ào comporte une entrée d'horloge CK une sortie directe Q et une entrée de remise à zéro CL La sortie Q d'un étage de division est reliée à l'entrée CL de l'étage suivant L'entrée CK du premier compteur binaire 2 reçoit le signal de fréquence fe' Les sorties Q des étages de comptage binaire sont reliées aux entrées el, e 2, e 3 et e 4 d'un multiplexeur 10 En outre le signal fe est directement appliqué à l'entrée e 5 du multiplexeur 10 Le multiplexeur 10 comporte égale- ment une entrée de commande e 6 et une sortie si Le circuit de comptage comporte encore un compteur -binaire 12 dont l'entrée d'horloge CK est reliée à la sortie s I du multiplexeur 10 par l'intermédiaire d'une porte ET référencée 14 La porte 14 reçoit sur une deuxième entrée un signal de période de référence Tr' En d'au- tres termes la porte 14 est ouverte pendant la durée T Le signal Tr est également appliqué aux entrées de remise à zéro CL des étages de division de binaire 2 à 8 par l'intermédiaire d'un inverseur 16. Le circuit de comptage comporte également des comparateurs 18, 20, 22, 24 et 26 qui comparent un nombre binaire appliqué à leurs entrées respectivement aux nombres a, b, c, d et e Les entrées des comparateurs sont reliées à la sortie d'état 12 a du compteur 12 par un BUS 28 En conséquence chaque comparateur 18 à 26 reçoit en permanence sur son entrée l'état, c'est-à-dire le contenu, du compteur 12 Les sorties des comparateurs 18 à 26 sont reliées aux entrées e 1 à e 5 d'un deuxième multiplexeur référencé 30 Ce multi- plexeur comporte également une entrée de commande e 6 et une sortie si, La sortie S 1 du multiplexeur 30 est reliée à l'entrée d'horloge CK d'un compteur de pointage référencé 32 par l'intermédiaire d'une porte ET référencée 34 Une deuxième entrée de la porte 34 reçoit le signal délivré par la porte 14 L'état du compteur de pointage 32 X 4. est appliqué en permanence aux entrées de commande e 6 respectivement des multiplexeurs 10 et 30 par un BUS 36 Enfin la sortie de l'in- verseur 16 est reliée à l'entrée de remise à zéro CL du compteur de pointage 32. La correspondance entre les éléments de la figure 3 et ceux de la figure 1 est apparente pour l'homme de l'art Chaque sortie Q des compteurs binaires 2 à 8 correspond à la sortie des diviseurs Di, le multiplexeur 10 correspond au sélecteur L 1; le compteur 12 corres- pond au compteur C; les comparateurs 18 à 26 correspondent aux décodeurs F i le multiplexeur 30 correspond au sélecteur L 2; et le compteur de pointage 32 correspond à l'ensemble de commande G. Le fonctionnement du circuit de la figure 3 se déduit aisément des explications précédentes Avant que -ne commence le comptage, c'est-à-dire lorsque le signal Tr vaut zéro, la porte 14 est bloquée et un signal de niveau logique 1 est appliqué sur les entrées de remise à zéro des compteurs binaires 2 à 8 ainsi que sur l'entrée de remise à zéro du compteur de pointage 32 En outre, préalablement, un signal d'initialisation INIT a été appliqué sur l'entrée de remise à zéro CL du compteur 12 dont le contenu est donc remis à zéro Le compteur de pointage 32 applique sur les entrées de com- mande e 6 des multiplexeurs 10 et 30 la valeur de commande zéro ce qui a pour effet de relier les entrées el des multiplexeurs 10 et 30 à la sortie si de ces mêmes multiplexeurs O Au début du comptages, c'est-à- dire lorsque le signal Tr passe au niveau logique haut, la porte 14 est débloquée et le signal de remise à zéro n'est plus appliqué aux compteurs 2 à 8 et 32 Les impulsions du signal-de fréquence f e sont appliquées aux étages successifs de division par deux A chaque fois que seize impulsions ont été appliquées le A Z compteur 8 délivre une impulsion qui incrémente le compteur 12 d'une unité Lorsque l'état du compteur 12 devient égal à la valeur a; une impulsion apparaît sur la sortie si du multiplexeur 30 Cette impulsion est appliquée à l'entrée CK du compteur de pointage 32 à travers la porte de synchronisation 34 La valeur 1 est donc appli- quée aux entrées de commande e 6 des multiplexeurs 10 et 30 Cela a pour effet de relier l'entrée e 2 des multiplexeurs à leur sortie si. A chaque fois que huit impulsions du signal de fréquence fe ont été appliquées aux compteurs 2 à 8 une impulsion est appliquée à l'en- trée du compteur 12 Le cycle se répète pour les valeurs b, c et d de comparaison A partir du décodage de la valeur d, c'est directe- ment le signal de fréquence fe qui incrémente le compteur 12 Durant cette phase au plus tard le signal de période de référence Tr repasse à l'état zéro ce qui bloque la porte 14 et le compteur 12 n'est plus incrémenté Simultanément les compteurs 2 à 8 et 32 sont remis à zéro Comme cela a déjà été expliqué l'état du compteur 12 est alors égal à la valeur numérique de la fonction non-linéaire de la fréquence fe Si la période de référence r T est accidentellement trop longue, le compteur 12 risque d'avoir un état égal à sa capaci- té maximale avant que le signal Tr ne retombe au niveau logique zéro Dans ce cas le comparateur 26 décode cet état du compteur ce * qui arrête le fonctionnement du circuit. -Si l'on compare le circuit de la figure 3 à celui de la figure 1 on voit aisément, en outre, que les signaux Si et 52 de sélection, qui correspondent aux valeurs numériques appliquées successivement sur les entrées e 6 des multiplexeurs, ont tous les deux la même valeur On peut noter également que la sortie S 1 du multiplexeur 30 délivre le signal référencé SD sur la figure 1. Les figures 4 a à 4 c représentent plus en détail le mode de réalisation du circuit de comptage de la figure 3 Quant au fonc- tionnement, la seule différence réside dans le fait qu'il est prévu de plus un signal de commande référencé CS qui permet de comparer le contenu du compteur 12 à deux séries de nombres c'est-à-dire aux nombres a à e comme dans le cas de la figure 3 et également à des nombres a' a e' selon la valeur logique du signal de commande CS. Afin de rendre la lecture des figures plus simple l'ensemble du circuit a été partagé en deux demi-figures (figure 4 b et figure 4 c) la figure 4 a montrant la façon dont il faut assembler les deux demi-figures 4 b et 4 c. La figure 4 b montre que le signal de fréquence fe attaque l'entrée d'horloge du premier compteur binaire 2 à travers un inverseur 50 et une porte NON OU référencée 52 Les entrées de remise à zéro CL des -compteurs 2 à 8 sont attaquées par le signal Tr par l'intermédiaire de l'inverseur 16 Le signal T inversé est également appliqué à la deuxième entrée de la porte NON OU 52 Ainsi la porte 52 n'est ouverte que pendant que le signal T r est au niveau logique haut Sur cette figure on a représenté les étages de comp- tage binaire 54, 56 et 58 constituant le compteur de pointage 32 dde la figure 3 Plus généralement le nombre de ces étages de comptage doit être adapté au nombre de segments qui raprésentent la fonction non-linéaire à mettre en oeuvre L'entrée d'horloge CK du compteur 54 reçoit le signal SD La sortie Q de chaque compteur attaque l'entrée d'horloge du compteur suivant En outre le signal Tr inversé est appliqué à l'entrée de remise à zéro CL des compteurs 54 à 58 Les sorties Q et Q sont reliées aux entrées de portes NON OU à trois entrées, ces portes étant référencées 60, 62, 64, 66 et 68. Les liaisons sont telles que, lorsque le compteur est a la valeur zéro, c'est-à-dire lorsque tous les étages de comptage 54 à 58 sont à l'état zéro, un signal de niveau logique haut apparait à la sortie de la porte 60 alors que les autres portes 62 à 68 délivrent un signal logique de niveau bas De même lorsque le contenu du compteur 32 est égal à 1 c'est-à- dire lorsque l'étage de comptage 54 a un contenu égal à 1 alors que les compteurs 56 et 58 sont à zéro, la porte 62 délivre un signal de niveau logique haut alors que les portes 60, 64, 66 et 68 délivrent un signal logique de niveau bas. Plus généralement on aura compris que les portes logiques 60 à 68 délivrent respectivement un signal logique haut lorsque le contenu du compteur 32 vaut respectivement 0, 1, 2, 3 et 4. Le circuit de comptage des figures 4 comprend encore cinq portes ET référencées 70, 72, 74, 76 et 78 à deux entrées Les entrées de la porte 70 sont reliées d'une part à la-sortie de la porte 52 et d'autre part à la sortie de la porte 68 La sortie du compteur 2 et la sortie de la porte * 66 sont reliées aux entrées de la porte 72 etc En outre les entrées de la porte 78 sont reliées respectivement à la sortie de l'étage de comptage 8 et de la porte 60 Enfin les sorties des portes ET référencées 70 à 78 sont reliées aux entrées d'une porte OU référencée 80 La sortie de la porte 80 attaque une entrée d'une porte NON ET référencée 82 qui reçoit sur son autre entrée le signal Tr' La sortie de la porte 82 est reliée à l'entrée d'un inverseur 84 qui délivre sur sa sortie un signal référencé I p. On comprend aisément que l'ensemble des circuits 82 et 84 recons- titue la porte ET référencée 14 de la figure 3. On voit aisément que, au fur et à mesure de l'incrémentation du compteur de pointage 32, les portes 78 à 70 sont successivement débloquées ce qui a pour effet de relier directement et successi- vement la sortie des étages de comptage 8, 6, 4 et 2 et la sortie de la porte 52 à l'entrée de la porte 82 Par rapport à la figure 3 on comprend qu'ainsi les portes 60 à 68 et 70 a 78 reconstituent l'équivalent du multiplexeur 10 de la figure 3 En outre les signaux Sa à Se délivrés par les portes 60 à 68 constituent dans leur ensemble l'équivalent des signaux de sélection Si et 52 de la figure 1 On rappèle que dans le mode de réalisation de la figure 3 les signaux 51 et 52 sont identiques. Sur la figure 4 c on a représenté plus en détail le compteur 12 de la figure 3 qui est constitué par huit étages diviseurs binaires référencés 90, 92, 94, 96, 98, 100, 102 et 104 Chaque étage de division comporte une entrée d'horloge CK, des sorties Q et Q, et une entrée de remise à zéro CL L'entrée CK du diviseur 90 reçoit le signal I L'entrée de remise à zéro est attaquée par le signal INIT comme cela a déjà été indiqué Dans ce mode de réalisation les décodeurs 18 à 26 et le multiplexeur 30 de la figure 3 sont réalisés dans une même structure Cette structure consiste en un tableau de commutateurs constitués, par exemple, par des transistors MOS, Ce tableau comporte dix lignes référencées Ml à M 1 O et onze colonnes référencées Cl à Cil Les transistors de la colonne C Hi servent à l'alimentation du tableau de transistors entre les potentiels V et V+ Cette alimentation est commandée par l'intermédiaire du tran- sistor 106 dont la grille reçoit le signal IP tout comme la grille des transistors de la colonne Cll Les transistors des colonnes C 3 à C 10 servent au décodage du contenu des différents étages de comptage à 104 Pour cela les grilles des transistors d'une colonne sont reliées à la sortie Q ou à la sortie Q de l'étage de comptage 90 à 104 associé à lacolonne considérée Ces connections particulières ont été symbolisées par des lignes sortant des sorties Q et Q des étages-90 à 104 et entourant les transistors de la colonne consi- dérée En outre, si l'on considère que lorsque le signal Cs est au niveau logique haut on commande la comparaison aux nombres a à e et que c'est la comparaison aux nombres a' à e' qui est effectuée lorsque le signal Cs est au niveau bas, les lignes de transistors M 2, M 4, M 6, M 8 et M 10 servent à décoder les nombres a à e et les lignes Ml M 3 M 5 M 7 et M 9 servent à décoder les nombres a' à e' Pour cela, si l'on considère les transistors de la colonne Cl, le tran- sistor des lignes MI et M 2 à sa grille qui est attaquée par le signal Sa, le transistor des lignes M 3 et M 4 a sa grille attaquée par le signal Sb etc et le transistor des lignes M 9 et M 10 a sa grille attaquée par le signal Se. Les transistors de la colonne C 2 servent à faire la distinction entre le décodage des nombres a à e et des nombres a' a et Pour cela le signal CS est directement appliqué aux grilles des transis- tors de la colonne C 2 disposés sur des lignes paires Le signal CS, inversé par l'inverseur 108, est appliqué aux grilles des transis- tors de la colonne C 2 disposés dans lignes de rang impair. *, Le fonctionnement de cet ensemble de décodage est très simple. Dans la première phase de comptage c'est le signal Sa qui est au niveau logique haut Si de plus le signal de commande CS est au niveau logique haut, seule la ligne M 2 est débloquée Un signal SD apparaîtra donc sur la ligne 110 lorsque le contenu des étages de comptage 90 à 104 correspond au nombre a c'est-à-dire à l'appli- cation d'un niveau logique haut sur la grille de la totalité des transistors de la ligne M 2 des colonnes C 3 à C 10 Il en ira successivement de même lorsqu'on appliquera les signaux de sélection Sb Se Si,-au contraire le signal de commande C est au niveau logique bas, ce sont les lignes de transistors de rang impair qui seront successivement débloquées. Il découle de la description précédente que le circuit de comptage selon l'invention a une structure relativement simple puisqu'il est constitué par des portes logiques et par des étages de comptage binaire De plus il peut être adapté à un grand nombre de fonctions nonlinéaires, à condition que ces fonctions puissent être représentées par un nombre limité de segments. REVENDICATIONS 1 Circuit de comptage non-linéaire d'une pluralité d'impul- sions, caractérisé en ce qu'il comprend N circuits diviseurs (Di) recevant sur leur entrée lesdites impulsions pour diviser respectivement par des nombres entiers K 1, K 2 Kn le nombre d'impulsions appliquées à leur entrée et pour délivrer respectivement sur leur sortie un signal de comptage à chaque fois qu'ils ont compté respectivement K 1, K 2 Kn impulsions; un compteur (C) dont l'état à chaque instant représente la valeur de la fonction non-linéaire de comptage associée au nombre d'impulsions comptées; des premiers moyens de sélection (Li) commandables pour relier la sortie d'un desdits circuits diviseurs (Di) à l'entrée dudit compteur en réponse à un premier signal de sélection ( 51); n-1 moyens de décodage (F) pour comparer l'état dudit compteur (C) à n-i nombres entiers k 1, k 2 k,_ 1 prédé- terminés et pour émettre respectivement un signal de déco- dage (SD) lorsque l'état dudit compteur (C) est égal à l'un desdits n-1 nombres; un ensemble de commande (G) pour délivrer ledit premier signal de sélection (Si) et un deuxième signal de sélection ( 52) en réponse à l'application d'un signal de décodage (SD); et des deuxièmes moyens de sélection (L 2) commandables pour relier la sortie d'un desdits moyens de décodage (Fi) à l'entrée dudit ensemble de commande (G) en réponse audit deuxième signal de sélection ( 52). 2 Circuit de comptage selon la revendication 1, caractérisé en ce que ledit ensemble de commande (G) comprend un compteur de pointage ( 32) dont l'entrée d'horloge reçoit lesdits signaux de décodage (SD), et dont l'état fournit la valeur commune desdits premier et deuxième signaux de sélection ( 519 Se), en ce que ledit -premier moyen de sélection (L 1) comprend un premier multiplexeur ( 10) dont les N entrées sont reliées aux sorties des N circuits diviseurs, dont l'entrée de commande reçoit ledit premier signal de sélection ( 51) et dont la sortie est reliée à l'entrée dudit comp- teur ( 12), et en ce que ledit deuxième moyen de sélection comprend un deuxième multiplexeur ( 30) dont les n-i entrées sont reliées aux sorties des n-i moyens de décodage, dont l'entrée de commande reçoit ledit deuxième signal de sélection ( 52) et dont la sortie fournit lesdits signaux de décodage (SD)' 3 Circuit de comptage selon la revendication 1, caractérisé en ce que ledit compteur (C) peut être commandé en comptage et en décomptage en réponse à l'état d'un signal de commande (SG) délivré par ledit ensemble de commande (G) 'en synchronisme avec lesdits signaux de sélection (SI, 52)-