FR 2535136 A1 19840427 FR 8316700 A 19831020 La présente invention concerne un dispositif de contr 6 le de qualité de signaux dans lequel la phase d'un signal d'horloge destiné à démoduler des données dans un système de télécommunications numérique est volontaire- ment décalée pour augmenter le taux d'erreurs binaires d'un signal d'entrée, et dans lequel le pseudo-taux d'erreur apparaniment augmenté est mesuré pour contr Mler la qualité du signal d'entrée. Un dispositif de ce genre est connecté à un récepteur cornne le montre la figure I Sur la figure 1, la référence numérique 1 désigne la borne d'entrée pour un sig,1 d'entrée appliqué au récepteur 2; la référence $ désiîne une borne de sortie du récepteur 2 à laquelle app-rait u' signal en bande de base, c'est-àdire un signal qui n'a pas encore été démodull; la rf Eérence 4 désigne une borne de scrtie a laquelle apparaît un signal d'horloge retrouvé produit tar le r-écepteuir 2; la référence 5 désigne À disp 3 sitif de contrôle de qualité de signaux; la référence 6 eiécne une _or e d'entrée pour le signal en bande de base 2 t la r f,:rencc 7 designe une borne d'entrée pour le signal dohorloge retrouvé; la référence 8 désigne une borne de sortie pour des données démodulées; et la référence 9 s -i -;lne ine borne de sortie pour un signal d'impulsions dterreurs produit pour un pseudo-taux d'erreur. La eigure 2 est un schéma simplifié d'un xentle d e dispositif courant 5 de contrôle de qualité de o '11 a f:ia ure 29 les références 10 a et 10 b c.o: ti vne l;- sec:ivemen:t des circuits A et B d'échantillon- na$j et dc-is ons qui dctecten t a des intervalles d'échan- tillonnaqe prédéterminé si le signal d'entrée est "'1 " ou '0 ' et L i ia et Ilb désignent respectivement un déphaseur A oc; un d phaseur B qui établissent sélectivement les phases de signaux d'horloge appliquées aux circuits A et B dt chantillonnage et décision pour effectuer les opérations d'échantillonnage Plus particulièrement, le déphaseur A, lia est un déphaseur variable qui peut établir un déphasage voulu En outre, sur la figure 2, la référence 12 a désigne une porte OU-EXCLUSIF qui reçoit aux entrées les signaux de sortie des échantillonneurs A et B. En fonctionnement, le signal en bande de base est appliqué par la borne d'entrée 6 au circuit A d'échan- tillonnage et décision 10 a et au circuit B d'échantillonnage et décision 1 Ob Quand le signal n'est pas encore démodulé, il peut être représenté commûne une forme en "oeil" comme le montre la figure 3 Avec la forme en "oeil" de la figure 3, la forme d'ondes de transmission est une forme d'ondes de Nyquist A l'instant to, une amplitude "V' ou " O " est transmise sans interférence entre symobiles par des bits de données voisins. Dans le récepteur 2, au même instant, to, le signal en bande de base est échantillonné pour démoduler les données Le circuit A d'échantillonnage et décision 1 Oa effectue complètement la même opération que le récepteur 2 Le déphaseur A, lia a pour fonction de régler la phase du signal d'horloge appliqué à la borne d'entrée, afin que les instants d'échantillonnage du circuit A d'échantil- lonnage et décision 1 Oa coïncident avec le point de Nyquist du signal en bande de base Par conséquent, des données démodulées qui sont les mêmes que les données démodulées du récepteur sont produites à la borne de sortie 8. Le déphaseur B, llb décale légèrement la phase du signal d'horloge appliqué au circuit B d'échantillonnage et décision 1 Ob Par conséquent, le déphaseur B entraîne que l'échantillonneur B se comporte comme un échantillonneur à décalage qui effectue l'échantillonnage (démodulation) des données à un instant qui est légèrement décalé par rapport au point de Nyquist La valeur du décalage corres- pond par exemple à T sur la figure 3 La valeur AT est en général très inférieure à la moitié de la période T des données Par conséquent, les données de sortie du circuit B d'échantillonnage et décision 10 b sont toujours valides. Mais étant donné que l'instant d'échantillonnage du circuit B d'échantillonnage et décision 10 b est décalé de AT par rapport au point de Nyquist, le taux d'erreur binaire des données de sortie du circuit B d'échantillonnage et décision 1 Ob est supérieur à celui des données de sortie du circuit A d'échantillonnage et décision 1 Oa Dans ce sens le taux d'erreur binaire du circuit d'échantillonnage et décision est appelé un pseudo-taux d'erreur. La porte OU-EXCLUSIF 12 a est prévue pour émettre un signal d'impulsions d'erreur qui indique la différence entre les taux d'erreur binaire des circuits A et B d'échantillonnage et décision La sortie de la porte est au niveau bas quand les données sont-démodulées correctement par les deux circuits d'échantillonnage et décision 1 Oa et 1 Ob et au niveau haut quand l'un des échantillons produit une sortie erronée, par exemple quand les données sont démodulées correctement par le circuit A d'échantillonnage et décision 1 Oa mais sont démodulées de façon erronée par le circuit B d'échantillonnage et décision 10 b. Le signal d'impulsions d'erreur pour le pseudo- taux d'erreur est produit à la borne de sortie 9, comme décrit ci-dessus Le taux d'erreur binaire des données reçues peut être estimé en mesurant la fréquencedu signal d'impulsions d'erreur Autrement dit, même si le contenu des données est inconnu, la qualité du signal reçu peut être contrôlée en mesurant le taux d'erreur binaire de la manière décrite. Si le signal d'horloge provenant du récepteur 2 contient une erreur de phase At, l'instant d'échantillonnage du circuit d'échantillonnage et décision 10 a est to + At et le taux d'erreur binaire est augmenté audelà de ce qu'il serait dans le cas d'absence d'erreur de phase dans le signal d'horloge Dans ce cas, l'instant d'échantillonnage du circuit d'échantillonnage et décision 10 b est to + AT + At. Ainsi, si T >O et At> O, le pseudo-taux d'erreur est augmenté et dans le cas o AT > O et At taux d'erreur est réduit En général, la variation du pseudo- taux d'erreur avec At est beaucoup plus grande que celle du taux d'erreur binaire avec At comme le montre le graphe de la figure 4 Comme cela ressort de la figure 4, la relation entre le taux d'erreur binaire et le pseudo- taux d'erreur varie en fonction de l'erreur de phase a t du signal d'horloge et par conséquent, si le taux d'erreur binaire du signal reçu est estimé en mesurant le pseudo- taux d'erreur, le taux d'erreur binaire ainsi estimé contient une erreur. Des causes possibles d erreur de phase A t dans le signal d'horloge comprennent: ( 1) Une distorsion de forme d'onde dans le circuit de transmission, ( 2) Une erreur dans le déphaseur A et ( 3) Une variation des conditions d'environnement comme la température ambiante autour du récepteur et du dispositif de contrôle de qualité de signaux. Dans le cas ( 1) de distorsion de forme d'ondes dans le circuit de transmission, la relation entre le point de Nyquist du signal reçu et la phase du signal d'horloge est changée par la distorsion de forme d'ondes du signal reçu Par exemple, dans des communications par satellite, une distorsion de forme d'ondes se produit en raison de la non-linéarité de 1 émetteur-récepteur de satellite Si, dans une liaison montante vers le satellite à partir d'une station au sol, le niveau du signal est changé, par exemple par la présence de pluie, le point de fonction- nement de 1 'àéetteur-récepteur de satellite est changé et par conséquent, la caractéristique de distorsion du signal de la liaison descendante est changée Ainsi, diverses erreurs de phase se produisent dans le récepteur 2, selon les conditions de la liaison montante qui sont difficiles ou impossibles à contrôler. Par contre, les causes ( 2) et ( 3) décrites ci- dessus concernent le dispositif lui-même Par conséquent, l'influence de ces causes peut être supprimée en effectuant soignausement les réglages de phase et en prenant des dispositions pour la compensation de la température. Un objet de l'invention est donc d'éliminer les problèmes précités associés avec un dispositif courant de contrôle de qualité de signaux. Selon l'invention, ces résultats ainsi que d'autres sont obtenus grâce à un dispositif de contrôle de qualité de signaux dans lequel le signal d'entrée est soumis à un échantillonnage décalé avec des signaux d'horloge en retard ou en avance, opposés entre eux dans e sens du déphasage, et les signaux de sortie résultant s n cmb Sl de maninre que la précision de la mesure de taux d'erreur binaire ainsi obtenue soit largement indé- -endante Se la presence ou de l'absence d'une erreur de phase dans les signaux d'horloge. D'autres caractéristiques et avantages de i'in*vent:3 on apparaîtront au cours de la description qui -e:iu v-% de plusieurs exemples de réalisation et en se 4 anr aux dessins annexeés sur lesquels C f 2 gure 1 est cun schéma montrant un dj pol ftli -:ontr 81 e de qualité de signaux et un _ {'Ic efst?, e r, La fgure 2 est un schéma simplifié d'un disrositif courant de contrale de qualité de signaux, La figure 3 est un diagramme destiné à expliquer le pi Dcipie de 1-chantillonnage décalé La figure fi est une représentation graphique du p:-eud-taux d'erreur en fonction du taux d'erreur-binaire et en fonti Jcn de l'erreur de phase du signal d'horloge, T La igqure 5 est un schéma simplifié d'un sositif de con-r 81 le de qualité de signaux selon un mode 0 de r ai J ion de l 'inveticon, T fgire 6 est un schéma simplifié d'un autre X Ype d Dsn pseud O-d 1 tecteur d 'erreur selon l 'invention destiné R nn système de téléconmunications QPSK, La figure 7 est un schéma simplifié des éléments esentiels dun dispositif de contrôle de caractéristiques das ieuól le pseudo-détecteur d'erreur de la figure 6 :eu:t être utilisé, La figure 8 est une représentation graphique montrant le pseudo-taux d'erreur en fonction du taux d'erreur binaire, en fonction du décalage de phase d'horloge d'échantillonnage, à la fois dans la partie de boucle en opposi- tion de fréquence intermédiaire et la partie de canal non linéaire du dispositif de contrôle caractéristique de la figure 7, et La figure 9 est une représentation graphique montrant le pseudo-taux d'erreur en fonction du taux d'erreur binaire dans les parties de boucle en opposition de fréquence intermédiaire et de canal non linéaire du dispositif de contrôle de la f igure 7, pour le réglage du modulateur-déDdulateur dans la partie de boucle en opposition de fréquence intermé- diaire ou la partie de canal non-linéaire. Un mode préféré de réalisation de l'invention sera maintenant décrit en regard de la figure 5 Le dispositif de contrôle de qualité de signaux de la figure diffère du dispositif courant de la figure 2 en ce qu'il comporte un circuit 10 c d'échantillonnage et décision décalé, un déphaseur 11 c pour déphaser le signal d'horloge appliqué au circuit déchantillonnage et décision 10 c, une porte OU-EXCLUSIF 12 b qui reçoit aux entrées les sorties d'échantillonnage du circuit d'échantillonnage et décision a et du circuit d'échantillonnage et décision 10 c, une porte ou 13 qui reçoit à ses entrées les sorties des deux portes OU-EXCLUSIF 12 a et 12 b. Le fonctionnement du circuit de la figure 5 sera maintenant décrit Il sera supposé que la valeur du décalage du circuit B d'échantillonnage et décision 10 b est AT 1 (> 0) et que la valeur du décalage du circuit C d'échantillonnage et décision est àT 2 ("O) Autrement dit, le décalage du circuit d'échantillonnage et décision 10 b est en retard et le décalage du circuit C d'échantillonnage et décision 1 Ob est en avance Des signaux d'impulsions d'erreur correspondant aux pseudo-taux d'erreur résultant de ces deux différents échantillonnages décalés sont émis par les portes OUEXCLUSIF 12 a et 12 b Les deux signaux d'impulsions d'erreur sont appliqués à la porte OU 13 qui délivre un signal de sortie à la borne de sortie 9. Dans le dispositif de contrôle de qualité de signaux selon l'invention, conçu de la manière décrite ci-dessus, même si une erreur de déphasage Càt se produit dans le signal d'horloge en raison de la distorsion de forme d'ondes ou autres dans le circuit de transmission, le décalage d'erreur de déphasage est effectivement supprimé. Par exemple, s'il se produit une erreur de déphasage At(>O), comme cela apparaît sur le graphe de la figure 4, le pseudo-taux d'erreur de l'échantillonnage décalé en retard est augmenté et la fréquence du signal d'impulsions d'erreur provenant du circuit d'échantillonnage et décision 1 Ob augmente Par contre, le pseudo-taux d'erreur de l'échantillonnage décalé en avance avec un décalage AT ( n'est produit ( At = 0). Dans le dispositif de contrôle de qualité de signaux selon l'invention, deux types d'échantillonnage sont effectués Il en résulte que la fréquence finalement obtenue du signal d'impulsions d'erreur est environ double de celle d'un dispositif conventionnel Par conséquent, la précision du taux d'erreur binaire estimé à partir du pseudo-taux d'erreur mesurée dans une période prédéterminée est élevée comparativement à celle d'un dispositif courant. Avec le dispositif conventionnel de la Fig 2, de manière à faire coïncider la phase du signal d'horloge avec le point de Nyquist du signal reçu, il est nécessaire, dans la mise en marche initiale, de régler le déphaseur de phase lla pour minimiser le taux d'erreur binaire des données démodulées à la borne de sortie 8. Par contre, dans le dispositif selon l'invention, si les deux signaux de données décalés sont égaux en valeurs absolues (t T et àT) et si la forme d'ondes reçue est symétrique près du point de Nyquist, l'instant d'échantillonnage de l'échantillonneur 10 a peut coïncider avec le point de Nyquist en réglant le déphaseur A, lia de manière que la fréquence des impulsions d'erreur corresponde au pseudo-taux d'erreur à sa valeur minimale Ainsi, dans le dispositif selon l'invention, il n'est pas toujours nécessaire de mesurer le taux d'erreur binaire à la borne de sortie 8 Par conséquent dans le dispositif selon l'invention, la mise en route initiale peut se faire plus facilement avec un dispositif courant. Dans le mode de réalisation décrit ci-dessus, des signaux d'impulsions d'erreur correspondant à deux types de pseudo-taux d'erreur, pour un échantillonnage décalé en avance, un échantillonnage décalé en retard, sont appliqués à la porte OU Mais des signaux d'impul- sions d'erreur peuvent être aplliquées à deux bornes de sortie, o les signaux d'impulsions d'erreur émis peuvent être soumis à une conversion NRZ/RZ (sans retour à zéro/ à retour à zéro). Comme cela ressort de la description ci-dessus, selon l'invention, le signal d'entrée est soumis à un échantillonnage décalé avec des signaux d'horloge en - retard et en avance et les résultats sont combinés pour produire un signal d'impulsions d'erreur qui donne le pseudo-taux d'erreur Par conséquent, le taux d'erreur binaire estimé ainsi obtenu est extrêmement précis et il est indépendant de l'erreur de phase du signal d'horloge. La figure 6 illustre un autre exemple d'un détecteur de pseudo-taux d'erreur selon l'invention Dans le système de télécommunications à multiplexage en division temporelle INTELSAT, deux signaux de bandes de base P et Q sont transmis après avoir été soumis à une modulation QPSK. Le mode de réalisation de la figure 6 est orienté sur ce cas Dans ce dispositif, un échantillonnage décalé est effectué quatre fois pour chaque symbole de données. Les ré'sultats d'échantillonnage sont comparés avec les résultats d'échantillonnage obtenus au point de Nyquist à la porte OU-EXCLUSIF et sont finalement combinés à la porte OU qui émet un pseudo-taux d'impulsions d'erreur. Dans le mode de réalisation de la figure 6, des éléments de retard ayant des temps de retard de AT et 2 LT sont introduits après les circuits d'échantillonnage et décision correspondant respectivement aux circuits 10 a et 10 b de la figure 5 La fonction de ces éléments de -e Lardd est d'éliminer la distorsion provoquée par les ii:fúrences Sais les instants d'échantillonnage parmi les trois circuits d'échantillonnage En outre, si A T est siffisa mmï ent petit, les erreurs dues à une distorsion sont r 4 duites et peuvent être négligées et par conséquent, iss l,l:ents de retard peuvent être supprimés comme selon figure 5. Dans le système de Téléco xmunications INTELSAT vit esse de tansmi ss'on es: 120 832 Mobits/s o Sur la base de cette valeur, se décalage AT est choisi à 2,1 nanosecogainde 3 caesu Lon-dan-Ve avec la différence de phase C,/r 8 du S inal d 9 horloge. La disposition d'un système de contr 1 ôle de c%rac: -ris'-q:ues ese représentée sur la figure 7 Le $y;kme de '-a cgure 7 utilise un convertisseur etun tube ode: urocpessivss 'à 1,7 Gilz pour la simulation du canal r iî néiïriare d*u De liaison par satellite Le point de fonc%:ioaneim s:nc di tube a ondes progressives dans le st- re dô,-s)ai est choisi pour correspondre aux caraco _l M:ûrit iques i -u tube à ondes progressives dans INTELSAT V. Dans le canal non-linéaire, la forme d'ondes du sigral, reeu est déformée Par conséquent, pour obtenir ï.a meilleur taux d'erreur binaire avec un démodulateur, la phase du porteur retrouvé et celle d'un signal d'hor- loge retrouve doit être réglée de manière à compenser le sianal de distortion dans le canal non linéaire Mais l'essai de caractéristiques est effectué à la fois quand le démodulateur a été reréglé (ou réajusté) et quand il n'a pas été reréglé (ou réajusté) et ainsi, bien que l'effet de la non-linéarité du circuit de trans- mission soit détecté, l'effet de l'erreur de phase dans le porteur retrouvé et le signal d'horloge retrouvé est également détecté. Tout d'abord, l'efficacité du dispositif dans lequel l'échantillonnage décalé en avance et l'échantillonnage décalé en retard sont combinés sera décrite La figure 8 montre les caractéristiques de pseudo-taux d'erreur en fonction du taux d'erreur binaire selon différents procédés d'échantillonnage décalé dans la boucle en opposition de fréquence inter- médiaire et du canal non-linéaire, avec le démodula- teur réglé sur la boucle en opposition de fréquence intermédiaire utilisé Comme cela ressort de la figure 8, le taux d'erreur binaire actuel est 1 x 10-6 dans le canal non-linéaire, le taux d'erreur binaire estimé pour le procédé d'échantillonnage décalé en avance est -7 2,2 x 10 Si le procédé d'échantillonnage décalé en retard est utilisé, le taux d'erreur binaire estimé est 2,2 x 10 6 Quand les deux procédés d'échantillon- nage décalé sont utilisés en combinaison, la caracté- ristique de pseudo-taux d'erreur en fonction du taux d'erreur binaire dans le cas de la boucle en opposition en fréquence intermédiaire est pratiquement égale à celle dans le cas du canal non linéaire Cela veut dire que l'utilisation du procédé d'échantillonnage décalé selon l'invention permet d'estimer le taux d'erreur binaire avec une haute précision dans le canal non linéaire. La figure 9 montre les caractéristiques de pseudo-taux d'erreur en fonction du taux d'erreur binaire obtenu quand le démodulateur a été réglé dans le canal non-linéaire ou lorsqu'il n'y a pas été réglé Comme cela ressort de la figure 9, dans les deux cas, quand le taux d'erreur binaire actuel est supérieur à 1 x 10-6, l'erreur relative du taux d'erreur estimé est 30 % ou moins et quand le taux d'erreur binaire actuel est supé- rieur a 1 x 10 8, l'erreur relative du taux d'erreur estimé est 51 % ou moins Ce résultat indique que le détecteur de pseudo-erreur selon l'invention peut esti- mer exactement le taux d'erreur binaire dans le canal non linéaire et qu'il est pratiquement insensible à l'erreur de phase du porteur retrouvé et celle du signal d'horloge retrouvé. La description ci-dessus concerne l'essai de caractéristiques pour trouver les effets de non- linéarité du circuit de transmission En outre, les essais de caractéristiques suivants ont été effectués ( 1) Fluctuation du pseudotaux d'erreur dans le cas o la longueur de créneaux de mesure par trame de modulation en division temporelle est environ 1 000 symboles; ( 2) L'effet de l'ambiguité de phase de l'onde porteuse retrouvée; ( 3) L'effet de la variation de niveau de signal reçu; ( 4) L'effet de la variation du point de fonc- tionnement du tube à ondes progressives. Les résultats de ces essais de caractéristiques ont été satisfaisants et il a été confirmé que la détec- tion de pseudo-erreur décrite ci-dessus est efficace pour estimer exactement le taux d'erreur binaire dans un sys- tème de télécommunications à modulation en division temporelle L'invention s'avère donc efficace avec les circuits actuels. 2535136. REVENDICATIONS 1 Dispositif de contrôle de qualité de signaux du type comprenant un premier dispositif d'échan- tillonnage ( 1 Oa) destiné à échantillonner un signal d'entrée avec un premier signal d'horloge, un second dispo- sitif d'échantillonnage ( 10 b) destiné à échantillonner ledit signal d'entrée avec le second signal d'horloge, un circuit d'horloge (lia, 11 b) destiné à produire un premier et un second signal d'horloge ayant des phases différentes et un dispositif de combinaison ( 12 a) destiné à combiner les sorties dudit premier et dudit second dispositifs d'échan- tillonnage pour obtenir un signal d'erreur, dispositif caractérisé en ce qu'il comporte en outre un troisième dispositif d'échantillonnage ( 10 c) destiné à échantillonner ledit signal d'entrée selon un troisième signal d'horloge, ledit circuit d'horloge ( 11 c) produisant ledit troisième signal d'horloge avec un déphasage par rapport audit premier et audit second signal d'horloge et ledit dispo- sitif de combinaison ( 12 b, 13) combinant toutes les sorties dudit premier, dudit second et dudit troisième dispositifs d'échantillonnage pour obtenir ledit signal d'erreur. 2 Dispositif selon la revendication 1, carac- térisé en ce que les phases dudit second et dudit troisième signal d'horloge soient décalées dans des sens opposés par rapport audit premier signal d'horloge. 3 Dispositif selon la revendication 2, carac- térisé en ce que la valeur absolue du déphasage entre ledit premier et ledit second signal d'horloge est le même que celui entre ledit premier et ledit troisième signal d'horloge. 4 Dispositif selon la revendication 1, carac- térisé en ce que ledit dispositif de combinaison comporte une première porte OU-EXCLUSIF ( 12 a) destinée à combiner les sorties dudit premier et dudit second dispositifs d'échan- tillonnage, une seconde porte OU-EXCLUSIF ( 12 b) destinée à recevoir et à combiner les sorties dudit premier et dudit troisième dispositifs d'échantillonnage, une porte OU ( 13) qui reçoit et qui combine les sorties de la première et de la seconde portes OU-EXCLUSIF. , Dispositif selon la revendication 3, carac- téris 6 en ce que ledit dispositif de combinaison comporte une première porte OU-EXCLUSIF ( 12 a) destinée à combiner les sorties dudit premier et dudit second dispositifs 1 'échantillonnagev une seconde porte OU-EXCLUSIF ( 12 b) destinée à recevoir et à combiner les sorties dudit premier Ci et durlit Troisième dispositifs d'échantillonnage, une porte ou ( 13) qui reçoit et qui combine les sorties de la première et de la seconde portes OU=EXCLUSIF. o Dispositif selon la revendication 3, carac- terisç enî ce qu'il comporte en outre un dispositif à retard pour letarder les sorties des deux premiers dudit e';I:ers luli St F second et dudit troisième dispositifs d;)-hantililonngae pour aligner les phases des sorties du premier, Kôu second et du troisième dispositifs d'échan- til lonnage 2 N a 7 ? Dispositif selon la revendication 6, carac- tériú en Ce que ledit dispositif à retard comporte un premier circuit à retard pour retarder la sortie dudit premi er d ispositif d'échantillonhage d'une première valeur prédetermin e et un second dispositif à retard pour retarder 2 la sortie dudit second dispositif d'échantillonnage d'une seconde valeur préd terminée. 3 Dispositif selon la revendication 7, carac- térisé *n ce que ladite première valeur prédéterminée Y res rd Aà la valeur totale du déphasage entre ledit r m l et 'edit troisième signal d'horloge et ladite seconde -a:ieu-r r Déterminêe correspond à la valeur totale du d.::biasage entre ledit second et ledit troisieme signal d 1 'orloge. 9 Appareil de contrôle de la qualité d'un signal cotposite cr'iportant au moins un premier et un second signal de canal, appareil caractérisé en ce qu'il comporte une première et une seconde parties de traitement de signaux qui reçoivent chacune l'un dudit premier et dudit second signaux de canal comme signal d'entrée et comprenant chacune un premier dispositif d'échantillonnage pour échantillonner un signal d'entrée avec un premier signal d'horloge, un second dispositif d'échantillonnage pour échantillonner ledit signal d'entrée avec un second signal d'horloge, un troisième dispositif d'échantillonnage pour échantillonner ledit signal d'entrée avec un troisième signal d'horloge et un circuit d'horloge pour produire ledit premier, ledit second et ledit troisième signaux d'horloge avec des phases différentes, ledit appareil comportant en outre un dispositif de combinaison pour combiner les sorties dudit premier audit troisième dispo- sitifs d'échantillonnage des parties de traitement afin d'obtenir un signal d'erreur.