FR 2527878 A1 19831202 FR 8209452 A 19820528 CIRCUIT DE TRAITEMENT DE SIGNAL POUR CAMERA DE TELEVISION A DETECTEUR MATRICIEL D'IMAGE AFFECTE DE DEFAUTS LOCALISES La présente invention concerne les caméras de télévision à détecteur matriciel d'image, par exemple celles qui fonctionnent avec un analyseur photosensible solide à registres à transfert de charges (dits registres CCD). Ce type de détecteur est délicat à fabriquer en raison de la très grande finesse de motif des éléments de circuit qui les constituent, et il arrive fréquemment que des points, ou même des lignes ou des colonnes entières de points du détecteur, soient défectueux et se traduisent, lors de la restitution sur un écran d'une image filmée par la caméra, par des points, ou lignes ou colonnes de points fixes noirs ou brillants désagréables à l'oeil. Si on ne veut pas mettre au rebut l'analyseur solide dès lors qu'il présente un ou plusieurs défauts localisés, on peut pallier ces défauts par traitement du signal issu de l'analyseur, par exemple en remplaçant le signal provenant d'un point défectueux par le signal issu du point (non défectueux) qui le précède, ou par la moyenne des signaux correspondant au point précédent et au point suivant. Pour cela, on repère, pour un analyseur donné, l'emplacement exact de chacun des points défectueux; comme le détecteur d'image est du type matriciel, les éléments photosen- sibles sont agences en un reseau de lignes et colonnes, et chaque élément défectueux peut être repéré par une adresse de ligne et une adresse de colonne. Ces adresses sont enregistrées dans une mémoire non- volatile, à des positions successives, dans l'ordre des points défectueux rencontrés au cours de l'exploration de la surface pho- tosensible; à chaque analyseur, donc à chaque caméra correspondra une mémoire non-volatile programmable (mémoire PROM) contenant les adresses des points défectueux spécifiques de cette caméra. Lors du fonctionnement de la caméra, l'image projetée sur l'analyseur est explorée ligne par ligne, et point par point sur chaque ligne; la mémoire PROM fournit initialement l'adresse du premier point défectueux; cette adresse est comparée en per- manence à l'adresse du point courant exploré, c'est à dire du point traité à un instant donné par le circuit de traitement de signal de la caméra; s'il y a coïncidence, un ordre de correction est envoyé et la mémoire est commandée pour fournir alors l'adresse du point défectueux suivant; pour cela, l'adressage de la mémoire subit une incrémentation qui l'amène à la position de mémoire suivante; cette incrémentation se renouvelle chaque fois qu'un point défectueux est rencontré, jusqu'à la fin de l'exploration de l'image La mémoire est reinitialiseé à sa première position de mémoire à chaque nouveau balayage d'image. L'inconvénient de ce type de traitement est que si une colonne entière de points est défectueuse, on ne peut pas se con- tenter d'inscrire dans la mémoire une adresse globale de colonne il faut inscrire individuellement chaque point de cette colonne. En effet, le signal dû aux points défectueux ne peut être corrigé que point par point au fur et à mesure de l'exploration et non pour un groupe de points en colonne car les points en colonne ne se suivent pas dans l'exploration de l'image. On ne peut donc sauter d'un point de la colonne à un point suivant de la même colonne sans avoir au préalable examine les autres points défectueux dans l'ordre de l'exploration qui se fait ligne par ligne. Or, si l'analyseur comporte par exemple 500 lignes et 500 colonnes ( 250 000 éléments), chaque adresse de point se décompose par exemple en un mot de 10 bits d'adresse de ligne et un mot de 10 bits d'adresse de colonne. Si 20 points isolés sont défectueux, 20 adresses de 20 bits ( 400 bits) devront être mémorisées; si de plus deux colonnes sont défectueuses, ce ne sera pas deux adresses de colonnes ( 2 x 10 bits) qui devront être stockées dans la mémoire PROM mais 2 fois 500 adresses de points ( 2 x 500 x 20 bits) soit 20 000 bits environ Au total 20 400 bits devront être stockés en mémoire programmable pour 20 points isolés défectueux et 2 colonnes défectueuses La capacité de la mémoire devra donc être très élevée dès lors qu'une colonne est défectueuse. La présente invention propose un circuit de traitement amélioré qui élimine cet inconvénient en permettant d'enregistrer dans la mémoire programmable les adresses de colonnes entières défectueuses sans enregistrer les adresses de ligne et de colonne de tous les points de ces colonnes. Pour cela, on adjoint à la mémoire programmable non- volatile (PROM), une mémoire volatile (RAM) et on émet des ordres de correction de défauts soit à partir de la mémoire PROM qui con- tient les adresses de points isolés défectueux et qui est explorée cycliquement à chaque image, son adressage étant incrémenté à cha- que passage par un point défectueux, soit à partir de la mémoire RAM qui contient les adresses de colonnes entières défectueuses et qui est explorée cycliquement à chaque ligne, son adressage étant incrémenté à chaque passage sur une colonne défectueuse Les adresses de colonnes entières défectueuses sont inscrites dans la mémoire PROM et sont transférées dans la mémoire RAM, à la mise sous tension ou de manière répétée au début de chaque image. L'exploration cyclique ligne par ligne de la mémoire RAM fait qu'il n'y a pas besoin d'enregistrer dans cette mémoire (et donc dans la mémoire PROM d'o elles sont tirées) d'autres infor- mations que les adresses de colonnes défectueuses ( 10 bits par colonne défectueuse). Ainsi, non seulement la mémoire PROM peut se réduire pratiquement à la capacité nécessaire à l'enregistrement des adresses de points isolés défectueux, mais encore il n'est pas nécessaire de prévoir une deuxième mémoire PROM pour l'enregistrement séparé des adresses de colonnes défectueuses. Le circuit selon l'invention comprend à cet effet une mémoire programmable non-volatile; un premier comparateur pour comparer le contenu de la mémoire à une adresse de point courant exploré et fournir un signal de commande de correction en cas de coïncidence de ce con- tenu et cette adresse; une mémoire volatile couplée à la mémoire nonvolatile pour enregistrer des adresses de colonnes entières défectueuses contenues dans la mémoire non-volatile; un deuxième comparateur pour comparer le contenu-de la mémoire volatile à une adresse courante de colonne correspondant à un point exploré, pour fournir un signal de commande de correction s'il y a coincidence entre ce contenu et cette adresse; un circuit de commande de la m Emoire volatile pour incrémenter l'adressage de celle-ci apres chaque coïncidence détectée par le deuxième comparateur, pour remettre à une valeur initiale cet adressage à chaque ligne explorée, et pour effectuer initialement l'enregistrement dans la mémoire volatile des adresses de colonnes entières défectueuses. Le transfert initial de la mémoire PROM dans la-mémoire RAM peut se faire pendant les retours de trame, après la fin d'un balayage d'image et avant le debut du balayage suivant; un séquenceur effectue alors un transfert systématique des adresses de colonnes entières défectueuses (repérées comme telles par exemple par un bit spécifique) ou un transfert de toute une zone de la mémoire PROM réservée au stockage des adresses de colonnes entières défectueuses. Le transfert peut aussi se faire au cours de l'exploration de la première ligne: parmi les points défectueux de la première ligne, certains seront isolls; d'autres, repérés par exemple par un bit spécifique correspondront à-des adresses de colonnes entières défectueuses qui seront enregistrées dans la mémoire RAM en vue de la correction de ces colonnes à partir de la mémoire RAM et non de la mémoire PROM pendant le balayage des lignes suivantes. D'autres caractéristiques et avantages de l'invention apparara tront à la lecture de la description détaillée qui suit et qui est faite en référence au dessin annexé qui représente un schema du circuit de commande de correction selon l'invention. Les adresses de points défectueux sont inscrites dans une mémoire nonvolatile programmable (PROM) 10 Cette mémoire PROM 10 est commandée par un circuit de commande 12 qui permet notamment d'incrémenter ou de remettre à zéro un compteur 14 d'adresses de la mémoire Ce compteur 14 désigne successivement les adresses de la mémoire PROM qu'on désire lire On fera atten- tion dans la suite de ne pas confondre les adresses de la mémoire PROM 10 et les adresses de points défectueux ou de colonnes défectueuses qui sont contenues à ces adresses de la mémoire 10. Au cours de l'exploration de l'image, le compteur désigne à un instant donné une adresse de mémoire PROM 10 A cette adresse est contenue la désignation du prochain point défectueux. C'est donc cette désignation, par exemple 10 bits d'adresse de ligne et 10 bits d'adresse de colonne qui apparaît en sortie de la mémoire 10 et qui peut être inscrite dans un registre d'adresses de ligne 16 et un registre d'adresses de colonne 18. On ne se préoccupera pas ici de l'organisation en mots de la mémoire 10 On supposera que les mots sont des mots de onze bits ( 10 bits d'adresse de ligne ou de colonne et éventuellement un onzième bit dont on précisera l'utilité); deux mots successifs sont lus à chaque incrémentation du compteur 14, le premier mot (adresse de ligne) étant placé dans le registre 16 et le second (adresse de colonne) dans le registre 18, grâce à un circuit de démultiplexage 20 commandé par le circuit 12 Les mots pourraient être des mots de huit bits alors que 10 bits sont nécessaires pour le codage d'une ligne ou d'une colonne, auquel cas il faudrait lire trois mots par point défectueux, le circuit de démultiplexage étant alors un peu plus complexe. Les adresses contenues dans les registres 16 et 18 sont comparées en permanence dans des comparateurs respectifs 22 et 24 à l'adresse courante (en ligne et colonne) du point exploré, c'est à dire du point en cours de traitement par le circuit de traite- ment de signal associé à l'analyseur solide de la caméra Cette adresse est obtenue facilement à partir du circuit de traitement de signal du fait que cet analyseur est de type matriciel. Lorsqu'il y a coïncidence entre l'adresse du point défectueux fourni à un moment donné par la mémoire 10 et l'adresse du point courant explore, c'est à dire lorsque les deux com- parateurs 22 et 24 fournissent simultanément un signal de coïncidence à une porte ET 26, un ordre de commande de correction est transmis à la sortie de cette porte et, à travers une porte OU 28, à la sortie S du circuit de la figure vers le reste du circuit de traitement de signal (non représenté) qui effectue la correc- tion nécessaire (remplacement du signal correspondant à ce point défectueux par le signal du point précédent ou la moyenne du point précédent et du point suivant) La présence d'un signal de coïncidence en sortie de la porte ET 26 commande en même temps l'incrémentation du compteur 14, par l'intermédiaire du circuit de commande 12 pour mettre dans les registres 16 et 18 l'adresse du point défectueux suivant, et ainsi de suite jusqu'à la fin du balayage de l'image Un signal à fréquence image Fi permet de remettre à zéro le compteur 14 pour redonner, en vue du balayage suivant, la position du premier point défectueux de l'image. Selon l'invention, la mémoire PROM 10 contient essen- tiellement les adresses de points défectueux isolés Si une colonne entière est défectueuse, seule l'adresse de cette colonne (ou du premier point de cette colonne), et non les adresses de tous les points de la colonne, sera enregistrée dans la mémoire PROM, sous forme d'une adresse de 10 bits et éventuellement d'un onzième bit indiquant qu'il s'agit d'une adresse de colonne entière défectueuse. Une mémoire volatile (RAM 30) est connectée à la sortie du registre 18 pour enregistrer les adresses de colonnes entières défectueuses, repérées soit par le onzième bit, soit par leur rangement dans une zone particulière de la mémoire PROM 10. Un compteur 32 commande l'adressage de la memoire RAM , soit pour l'écriture, soit pour la lecture, et un circuit de commande 34 contrôle l'incrémentation et la remise à zéro de ce compteur, ainsi que le mode lecture/écriture de la mémoire RAM 30. Un séquenceur 36 contrôle les circuits de commande 12 et 34 de la mémoire 10 et de la mémoire 30 pour définir des moments de lecture ou d'écriture lors du fonctionnement du circuit. A la mise sous tension, ou mieux encore au début ou avant le début de chaque balayage d'image, le séquenceur définit une période de transfert, vers la mémoire volatile 30, des adresses de colonnes entières défectueuses contenues dans la mémoire non-volatile 10. Par exemple, le séquenceur peut recevoir, durant un retour de trame un signal à fréquence image Fi pour déclencher une période d'écriture de la mémoire RAM 30 Pendant cette période, toutes les adresses contenues dans une certaine zone de la mémoire ROM sont transférées dans la mémoire RAM; ou alors, toutes les adresses de colonnes repérées par leur onzième bit (dont la posi- tion dans le mot peut d'ailleurs être quelconque) sont transférées dans la mémoire RAM 30 Le transfert s'effectue à une fréquence f aussi élevée que possible compte tenu des possibilités des mémoires 10 et 30 (par exemple une fréquence f = 1,1 M Hz; les compteurs 14 et 32 sont incrémentés à cette fréquence pendant le transfert). Dans une autre possibilité de séquencement, ce transfert ne s'effectue pas pendant le retour de trame mais durant la première ligne d'analyse de l'image: dans ce cas, on range en memoire ROM l'adresse d'une colonne défectueuse à l'endroit ou on aurait rangé l'adresse du premier point défectueux de cette colonne si tous les points défectueux étaient considérés comme points isolés Les autres points des colonnes entières défectueuses ne sont pas stockés en mémoire, et le premier point d'une colonne entière défectueuse est repéré comme tel par un onzième bit dans le mot d'adresse de cette colonne, ce onzième bit étant transmis du registre 18 vers le circuit de commande 34 de la mémoire RAM par une connexion 19 Pendant la première ligne d'analyse de l'image, on rencontrera par exemple successivement dans la mémoire 10 une adresse de point isolé défectueux, puis un point d'une colonne entière défectueuse; ce point, repéré comme tel par son onzième bit dans le registre 18, force l'écriture dans la mémoire RAM 30 de l'adresse de la colonne correspondante, en même temps qu'un ordre de correction est donné par les signaux de coïncidence en sortie des comparateurs 22 et 24, et en même temps que l'adressage des deux mémoires, 10 et 30 est incrémenté d'une unité par les compteurs 14 et 32 sous la commande des circuits 12 et 34 Puis, l'analyse de la première ligne d'image se poursuit avec par exemple la rencontre du premier point d'une deuxième colonne défectueuse L'adresse de cette deuxième colonne présente dans le registre 18, est enregistrée à la deuxième position de mrmoire RC Ml A la fin de la première ligne, les adresses de colon- nes entières défectueuses sont dans la mémoire RAM. Quei que soit le mode d'enregistrement en mémoire vola- tile RA, cele ci est ensuits explorée avec une période cyclique qui correspond à la frquence de balayage d'une ligne (Fb), c'est à dire eue le compteur 32 est remis à zéro à chaque début de ligne pour revenir à la premiere position de mémoire RLM. La sorti-e de la aêioire RA> 30 est connectée a un com- parateur 38 qui reçoit par ailleurs l'adresse courante de colonne du point exploré par le circuit de traitement de signal Lorsqu'il y a coincidence entre le contenu de la mémoire et cette adresse de colonne, un ordre de correction est fourni par le comparateur 38, à travers la porze OU 28, à la sortie S du circuit, et un ordre d'incrmenrtation du compteur 32 est donné au circuit 34. Ainsi, dès la deuxi:me ligne de balayage, et à chaque ligne suivante jusqu'à la fin de l'exploration d'image, l'adresse de colonne de la première colonne entière défectueuse est fournie par la mémoire RAM 30 Lorsque cette colonne est rencontrée, un ordre de correction est donné, le compteur 32 est incrémenté et l'adresse de colonne défectueuse suivante est donnée A la fin de la ligne, le compteur 32 est systématiquement réinitialisé. Cette procédure se poursuit indépendamment de la recherche à partir de la mémoire PROM 10 et des comparateurs 22 et 24, des points défectueux isolis, la mémoire PROM n'étant quant à elle réinitiaiisée qu'à la fin du balayage d'image (fréquence Fi) et non du balayage ligne (fréquence Fh). Il est a noter que ce circuit permet facilement de corriger, si on le désire, une ligne entière de points défectueux, en n'inscrivant dans la mémoire PROM 10 que l'adresse du premier point de cette ligne ou l'adresse de cette ligne seule, en indi- quant par un bit spécifique supplémentaire qu'il s'agit d'une li- gne entière défectueuse Ce bit peut être transmis au circuit de traitement de signal pour commander le remplacement du signal cor- respondant à toute la ligne par le signal retardé de la ligne pre- cédente ou la moyenne de la ligne précédente et la ligne suivante. REVENDICATIONS 1 Circuit de traitement de signal pour analyseur photo- sensible matriciel, comportant un circuit de commande de correc- tion de défauts localisés permanents de l'analyseur, ce circuit de commande comportant une mémoire programmable non-volatile ( 10) contenant des adresses de points défectueux, et un premier com- parateur ( 22, 24) pour comparer le contenu de la mémoire ( 10) à une adresse courante de point exploré par le circuit de traitement de signal et pour fournir un signal de commande de correction s'il y a coïncidence entre ce contenu et cette adresse, caractérisé en ce que le circuit de commande de correction comprend en outre: une mémoire volatile ( 30) couplée à la sortie de la mémoire non-volatile ( 10) de manière à permettre l'enregistrement dans la mémoire volatile des adresses de colonnes entières défectueuses contenues dans la mémoire non-volatile, un deuxième comparateur ( 38) pour comparer le contenu de la mémoire volatile à une adresse courante de colonne explorée, et pour fournir un signal de commande de correction s'il y a coïncidence entre ce contenu et cette adresse, un circuit de commande ( 32, 34) de la mémoire volatile pour incrémenter l'adressage de la mémoire volatile après chaque co Tncidence détectée par le deuxième comparateur et remettre à une valeur initiale cet adressage à chaque ligne explorée, et pour effectuer l'enregistrement dans la mémoire volatile des adresses de colonnes entières défectueuses. 2 Circuit de traitement de signal selon la reven- dication 1, caractérisé par le fait que le circuit de commande de la mémoire volatile effectue cycliquement l'enregistrement des adresses de colonnes entières défectueuses après chaque balayage d'image. 3 Circuit de traitement de signal selon la reven- dication 2, caractérisé par le fait que les adresses de colonnes entières défectueuses sont rangées en mémoire non-volatile en mots le' comportant un bit spécifique indiquant qu'il s'agit de colonnes entières défectueuses. 4 Circuit de traitement de signal selon l'une des revendications 2 et 3, caractérisé par le fait que l'enregistrement dirns la mémoire volatile est effectué pendant le balayage de la oremière ligne de l'analyseur. Circuit de traitement de signal selon la reven- dication 2, caractérisé par le fait qu'il est prévu un séquenceur ( 36) pour commander systématiquement, pendant la période de retour de trame du balayage d'image, le transfert des adresses de colon- nes de la mémoire non-volatile vers la mémoire volatile.