FR 2532800 A1 19840309 FR 8314118 A 19830902 2532800 j La présente invention se rapporte d'une façon générale aux convertisseurs numériques-analogiques du type CMOS (métal-oxyde-semi-conducteurs complémentaire). Plus particulièrement, l'invention concerne un disposi- tif pour réduire au minimum les fuites de courant dans ces convertisseurs. Des convertisseurs numéfiques-analogiques CMOS sont disponibles dans le commerce depuis un certain temps et apportent d'importantes caractéristiques avantageuses. La Figure 1 montre un convertisseur courant du type CMOS qui comporte un réseau 10 en échelle R-2 R dont les résis- tances en dérivation sont connectées à des paires de com- mutateurs CMOS à canal N 12 A/B; 14 A/B; etco Les commuta- teurs individuels de chaque paire sont commandés de façon complémentaire de manière qu'un commutateur soit bloqué pendant que l'autre est débloqué et réciproquemenot En général, les commutateurs reçoivent une tension aux bor- nes de 10 mÈY pourune tension de référence de 10 V et un réseau en échelle de l O 20 k, Il existe trois configurations couramment uti- lisées des convertisseurs numériques-analogiques CMOS. Dans le but d'expliquer les pertes de courant, chacune de ces configurations sera examinée séparémento Le convertisseur représenté sur la Figure 2 comporte trois lignes séparées pour IOUT 1 î IOUT 2 et AGND (masse analogique) La résistance 16 de terminaison du réseau en échelle est reliée à la masse AGND Lorsqu un code "tous à "O O " est appliqué au convertisseur 9, tout le courant dans le réseau 10 en echelle R-2 R (à 11 excep- tion d'un bit de courant circulant par la résistance de terminaison vers la masse) est aiguillé vers la borne IOUT 2 Dans le cas idéal, aucun courant ne circule dans ces conditions vers la borne IOUT 1 Mais un pratique 9 un courant fini circule vers la borne IOUTI et il est conrnu comme courant de fuite. Lorsqu 'un code"tous à " 1 " est appliqué au convertisseur de la Figure 2, tout le courant dans le réseau en échelle R-2 R (à l'exception également d'un bit de courant par la résistance de terminaison vers la masse) est aiguillé vers la borne IOUT 1 Un courant qui circule par la borne IOUT 2 est défini comme courant de fuite La Figure 3 comporte également trois lignes sé- parées pour OUT 1 IOUT 2 et AGND La résistance 16 de ter- minaison d'échelle est reliée à IOUT 2 Lorsqu'un code tous à " O " est appliqué au convertisseur numérique-analogique tout le courant dans le réseau R-2 R est aiguillé vers la borne IOUT 2 et un courant qui circule par la borne IOUT 1 est un courant de fuite. Lorsqu 'un code tous à " 1 " est appliqué au con- vertisseur de la Fig 3, tout le courant dans le réseau R-2 R (à l'exception d'un bit de courant circulant par la résistance de terminaison vers IOUT 2) est aiguillé vers la borne 1 OUT 1 I En raison de ce bit de courant circulant par la ligne IOUT 2, il n'est pas possible de mesurer un courant de fuite Par conséquent, le courant de fuite est seulement défini sur la ligne 1 OUT 1 pour un code d'entrée "tous à " O ". Le convertisseur de la Figure 4 comporte une ligne IOUT et une ligne AG ND, cette ligne AGND incorporant les lgnes AGND et O OUT 2 des Figures 2 et 3 La résistance de terminaison 16 est reliée à AG Ni> Lors @'un cede tous à " O " est appliqué an convertisseur, tout le courant dans le réseau en échelle R-2 R est aiguillé vers la borne de masse AGN Do Un courant qui circule dans la ligne IOUT est un courant de fuite. Le courant de fuite défini ci-dessus pour les configurations des Fig 2 à 4 entraîne des erreurs de ia caractéristique de transfert anlmérique analogique, partie culièremént à des températures supérieures à 100 C pour lesquelles l'effet est plus prononcé Il y a donc lieu de réduire ces erreurs. Les courants de fuite mentionnés ci-dessus con- sistent en fait en deux composantes séparées qui résultent de deux raisons différentes Pour expliquer cela, il y a lieu de se référer à la Figure 5 qui représente de façon assez schématique la structure en circuit intégré des commutateurs 12 A, 12 B d'un convertisseur -CMOS cou- rant Le substrat 20 de type N est normalement à la tension d'alimentation la plus positive ( 5 V à 15 V) Le puits 22 de type P est au potentiel zéro (masse)0 Dans cette structure, le courant de flite comporte les deux composantes suivantes: a) Un coulrant de fu ite au-dessous du seuil du réseau en échelle R-2 R passant par le commutateur bloqué vers IOUT 1 ou IOUT 2 suivant la ligne sur laquelle le courant de fuite est mesuré o Ce dernier est ihdiqué par Il. b) un courant de fuite collecteur-émetteur du transistor bipolaire NPN de substrat avec la base à la masse Ce transistor est formé par une diode polarisée en opposition depuis le substrat (collecteur) N vers le puits (base) P et une diode depuis le puits (base) P- vers la diffusion de source N+ (émetteur) La diffusion de source (émetteur) N+ ge trouve à IOU To ou IOUT 29 sui- vant la ligne sur laquelle le courant de fuite est mesu- ré Ce courant est désigné par 12. L 'invention concerne donc un dispositir et une technique pour éliminer ou réduire au minimum les cou- rants de fuite décrits ci-dessus. I 1 s'est avéré que si, dans la disposition de la Fig 5, le puits 22 de type P est polarisé négative- ment (par exemple à environ 200 m V) par rapport aux bor- nes IOUT 1 et I OUT 29 les courants de fuite du transistor bipolaire ( 12) passant par les lignes IOUT sont virtuel- lement éliminés o Le courant de fuite ajudessous du seuil (I) est en m 9 me temps 1 égèrement réduit car la polarisa- tion négative sur le puits P a pour effet dîaugmenter- la tension seuil des commutateurs à,canal N-. I 1 est en outre apparu que le courant de fuite au-dessous du seuil (Il) est éliminé si l'attaque logique 2532800. au niveau bas descommutateurs 12 A, 12 E est polarisé négativement, c'està-dire en réduisant la tension de blocage de OV à -200 m V. D'autres caractéristiques et avantages de l'invention apparaîtronc au cours de la description qui va suivre. Sur les dessins annexés, donnés uniquement à titre d'exemples nullement limitatifs: Les Figures 1 à 4 sont des schémas montrant des configurations de convertisseurs analogiques-numéri- ques CMOS classiques, la Figure 5 représente schématiquement la dis- position du commutateur CMOS dans une pastille de circuit intégré diffusée, la Figure 6 est un schéma d'un premier mode de réalisation de l'invention. La Figure 7 est un schéma d'une disposition pour développer une tension de polarisation dans le -mode de réalisation de la Figure 6, la Figure 8 est un schéma équivalent correspon- dant à la Fig 7, la Figure 9 représente schématiquement une réa- lisation en circuit intégré du circuit de tension de po- larisation de la Fig 7, et -25 la Figure 10 est un schéma simplifié d'un autre mode encore de réalisation présentant les caractéristiques de l'invention. La Figure 6 représente donc un mode de réa- lisation de l'invention dans lequel les commutateurs 12 A, 12 B à canal N et leurs circuits d'attaque 30, 32 'sont placés dans un puits commun de type P désigné globalement par 34 (correspondant par exemple au puits 22 de type P- de la Fig 5) Ce puits commun P est maintenu à un poten- tiel négatif de -200 m V, par exemple au moyen d'une sour- ce 36 de tension de polarisation connectée à la borne de puits 38 et faisant partie de la même pastille de circuit intégré. La Figure 7 représente un exemple d'un circuit de la source 36 de tension de polarisation Une tension d'alimentation négative VS est appliquée aux bornes d'une résistance R 3 en série avec une diode do régulation D -3 produisant une tension régulée VD d'environ -700 m Y Cette tension est divisée par les résistances R 1 et R 2 pour ob- tenir la tension de polarisation (VTUB) de -200 m V pour le puits P-. La tension réelle de polarisation choisie repré- sente un compromis entre une tension trop élevée qui auag- mente la fuite de la diffuision de source N+ vers le puits P ainsi que la résistance de comnutateur débloqué (pro- duisant une erreur de gain), et une tension trop basse qui est insuffisante à la fois pour interrompre le courant de fui-e passantpar la barrière N+ Pu et pour bloquer le courant de fuite au-dessous du seuil de source à drain. Les indications présentes sont telles que la li- mite inférieure de la tension de polarisation est environ -150 m V La limite supérieure n'est pas aussi bien définie, mais de préférence dans la plage d'environ -300 m V l -500 m V La valeur des résistances R 1 et R 2 doit être choi- sie pour éviter les problèmes provoqué S par des courants transitoires (ITRANS) par les circuits d'attaque de comma- tateur 6 Pour illustrer les relations considérées, l C-a M-a- lyse ci-après quelque peu simplifiée est présentée. Si R 1 VTUB ITRNS = O, R TUB Â 1 VTUB 1 R 2 /R 1 VD R 2 VD 1 TUB VD = 0,7 v VTUB = 0,2 V t R 2 = 2,5 R 1 Si R 1 = Rx %?R 2 = 2,5 Rx La Figure 8 représente le circuit équivalent vu depuis le puits P dans le circuit de la Fig 7 Pour que le potentiel de polarisation ne s'élève pas au-des- sus de O V au moment de la commutation, la crute de ten- sion aux bornes de la résistance interne équivalente 0,714 RX doit être inférieure ou égale à 0,2 V. C 'est à-dire XTRANS x 0,714 RX 4 0,2 V 1 O 02 V l Xi TRANS x 0,71 Si l'on suppose que le courant transitoire est ML 0,22 -2 R i 25 " x o,714 X io- Rx = 28 I_ - R 1 = 28 XR 2 = 70-G. La valeur de R 3 est choisie pour assurer qu'til y a toujours un courant de polarisation direct par la diode D, Une étude plus amalytiqme pour calculer des va- leurs des composants devrait tenir compte des variations de la tension aux bornes de la diode avec 1 l température, et des variations des résistanees avec la température ( qu' elles soient en nellicule mince ou diffusées). La Fig 9 représente une réalisation d u circuit de la Fig 7 sous forme d'un circuit intégré Le puits 40 de type P qui contient normalement les circuits de logique numérique (et non le puits pour le circuit d'attaque de commutateur 30,32 et les commutateurs 12 A, 12 B) est élargi pour former un prolongement 42 à la masse et laisser la place pour la diode D 1 de type P N+ et une résistance 44 diffasée N+ La combinaison en série de R 1 et R 2, 98 L en tout, est divisée en deux, avec 5053 dans le prolongement 42 de masse numérique et 48-L dans un puits 46 séparé de type P- La raison pour laquelle des résistances sont divisées entre des parties séparées est d'éviter une polarisation directe supérieure à 0,35 V 2 32800 aux bornes des jonctions P N+, assurant ainsi que toutes les diodes parasites sont bloquées. Dans le circuit représenté, R 3 est extérieure au boitier Elle peut aussi être incluse dans la pastille sous la forme d'une résistance en pellicule minces sa éliminées simultanément mais l'effet des courants transi- toires dans les circuits d'attaque de commutateur doit être pris en considération Pour éviter cet effet de cou- rants transitoires, les conmutateurs 12 A, 12 B, etc à canal N peuvent avoir leurs seuils alternativement aug- mentes par implantation d'ions, seules les grilles arriè- re des commutateurs étant polarisées négativement (par exemple à -200 m V) Le puits P qui contient les conmu- tateurs à canal N doit être, dans cette disposition modi- fiee, séparé de celui qui contient les circuits d'attaque de commutateur 30, 32 qui peuvent être placés dans le puits 42 P à la masse utilisé pour les circuits. logiques numériques Le courant de fuite de transistor bipolaire est éliminé comme précédemment par la polarisa- tion de -200 m V des grilles arrière Le courant de faite au-dessous du seuil est éliminé par l'implantation d'ions des commutateurs à canal N-. Le circuit de la Figure 7 peut être utilisé pcur produire la polarisation de -200 m V pour le puits à canal P-qui contient les commutateurs à canal N-. Dans ce cas, la résistance équivalente vue à partir du puits P n'est pas critique car il n'y a aucun courant qui circule depuis le puits Le circui t de polarisation peut être facilement intégré sur le convertisseur numéri- que-analogique Les résistances R 1, R 2 et R 3 peuvent être des résistances à pellicule mince; comme précédemment, une tension extérieure de commande est nécessaire pour alimenter ce circuit en fonctionnement. La Fig 10 représense-un autre mode encore de réalisation de l'invention Cette disposition comporte un convertisseur analogique-numérique 50 de type CMOS classique avec sesbornes IOUT 1 et IOUT 2 toutes deux dé- calées dans le sens positif par rapport à DGND et AG ND ( O Volt) A titre d'exemple, ce décalage est produit en connectant une source de polarisation Positive 52 (par exemple 200 m V) à la borne positive de l'ampli Iica- teur opérationnel de sortie 54 La sortie de l'amplifi- cateur opérationnel est connectée à la borne de résistance de réaction RF/E qui, dans une configuration convention- nelle de convertisseur numérique-analogicque aboutit à une résistance de réaction sur pastille dans la structure de convertisseur (comme dans le cas de la Fig 6). La configuration de la Fig 10 élimine le cou- ranz de Dỉte de transistors bipolaires et réduit quelque peu le courant de fuite au-dessous du seuil en raison de l'augmentation effective de la tension seuil de canal N-. La résistance de terminaison de réseau en-échelle (non représentée sur la Fig 10) doit être connectée à IOUT 2 O La connexion de la résistance de terminaison d'échelle à AGND entrainerait une non linéarité du convertisseur numé- rique -analogique. Plusieurs modes de réalisation ont été décrits en détail ci-dessus mais il est bien entendu que de nom- breuses modifications peuvent y être apportées sans sortir du cadre ni de l'esprit de l'invention. REVENDICATIONS 1 Convertisseur numérique-analogique à métal- oxyde-semi-conducteurs complémentaire comprenant plui- sieurs paires de commutateurs ( 12 A, 12 B) dans un puits commun ( 34)> lescommutateursindivicuelsde chaque paire étant commandé de façon complémentaire res- pectivement à l'état débloqué et bloqué pour commuter une borne correspondante d'un réseau de résistances à l'une ou l'autre de deux lignes de sortie en fonction de l'état d'un bit d'entrée, chaque commutateur comportant une grille d'attaque et une grille arrière, convertisseur caractérisé en ce qu'il comnporte un dispositif oour rédui- re les courants de fuite et comprenant un circuit de pola- risation ( 36) qui développe une différence de potentiel prédéterminée entre lesdites lignes de sortie et ledit puits ce dernier étant plus négatif que lesdites lignes de sortie de manière à éviter un courant de fuite bipo- laire. 2 Convertisseur selon la revendication 1, ca- ractérisé en ce que ledit circuit de polarisation ( 36) polarise ledit puits négativement par rapport à la masse de manière à polariser de façon correspondante les gril 3 bs arrière de commutateurs. 4 Convertisseur selon la revendication 1, ca- ractérisé en ce que la différence de potentiel est de l'ordre de 150 m V à 500 m V. 4 Convertisseur selon la revendication 3, ca- ractérisé en ce que ladite différence de potentiel est de l'ordre de 200 m V - Convertisseur selon la revendication 2, ca- ractérisé en ce qv il comporte un dispositif pour rendre négative la tension des grilles de blocage par rapport auxdites lignes de sortie. b Convertisseur selon la revendication 5, ca- ractérisé en ce que la tension de grille de blocage est de l'ordre de 150 m V à 500 m V, négative par rapport aux- dites lignes de sortie. 7 Convertisseur selon la revendication 6, caractérisé en ce que ladite tension de grille de bloca- ge est de l'ordre de 200 Tnm V négative par rapport aux- dites lignes de sortie. 8 Convertisseur selon la revendication 2, ca- ractérisé en ce que ledit puits ( 34) polarisé négatives ment contient les circuits d'attaque ( 30, 32) desdits comnu tateurs, 9 Convertisseur selon la revendication 10, ca- ractérisé en ce qu'il comporte un second paits ( 42) for- mant une diode pour développer la tension de polarisas tion. Convertisseur selon la revendication 9, ca- ractérisé en ce qu'il comporte des résistances diffusées (R 1, R 2) sur ledit second puits ou des résistances en pellicule mince (R 1, R 2) pour abaisser la tension de la diode au niveau approprié. 11 Convertisseur selon la revendication 2, carac- térisé en ce que lesdits commutateurs ( 12 A, 12 B) orésentent une implantation d'ions pour éviter un courant de fuite au-dessous du seuil. 12 Convertisseur selon la revendication 1,-ca- ractérisé en ce qu'il comporte un amplificateur opéra- tionnel de sortie ( 54) connecté auxdites lignes de sor- tie respectivement et une source ( 52) de tension de po- larisation positive connectée audit amplificateur opéra- tionnel pour produire ladite différence de potentiel. 13 Convertisseur selon la revendication 12, ca- ractérisé en ce que ledit amplificateur opérationnel ( 54) consiste en un amplificateur opérationnel dont le. bornes dentrée sont connectées respectivement auxdites lignes de sortie, une résistance de réaction négative RF/B connectée entre la sortie de l'amplificateur opéra- tionnel et sa borne d'entrée négative, ladite source ( 52) de tension de polarisation positive étant connectée à l'entrée positive dudit amplificateur opérationnel. 25328)0 14 Convertisseur selon la revendication 13, caractérisé en ce que la tension de polarisatioh est de l'ordre de 150 m V à 500 mi V.