FR 2534728 A1 19840420 FR 8316389 A 19831014 "Circuit de production de signaux d'adresses pour un circuit de mémoire". La présente invention concerne d'une manière générale les circuits de production de signaux d'adresses pour des circuits de mémoire et plus particulièrement un cir- cuit de production de signaux d'adresses, qui produit un si- gnal d'adresse indiquant une valeur qui varie d'une quantité prédéterminée, et envoie le signal d'adresse produit à un circuit de mémoire. Lors de l'enregistrement de données à une adresse prédéterminée dans un circuit de mémoire et de la lec- ture des données à partir d'une adresse prédéterminée dans ce circuit de mémoire, il est nécessaire d'utiliser un si- gnal d'adresse qui spécifie l'adresse prédéterminée, comme cela est bien connu La valeur d'un tel signal d'adresse varie normalement de un Cependant, en fonction du type de données qui doivent être enregistrées dans ou lues hors du circuit de mémoire, il devient nécessaire de modifier la va- leur du signal d'adresse, d'une valeur prédéterminée. Il existe un appareil de reproduction qui re- produit des signaux enregistrés, à partir d'un support d'en- registrement sur lequel un signal codé de composanteest en- registré Le signal codé de composante est un signal dans lequel les données d'éléments d'image d'un signal Jde lumi- nance numérique et les données d'éléments d'image de deux types de signaux de différence de couleurs numériques sont multiplexées d'une manière séquentielle dans le temps Le signal de luminance numérique est obtenu en soumettant un signal de luminance, qui est associé à une image fixe, à une modulation d'impulsions numérique Les deux types de signaux de différence de couleurs numériques sont obtenus en soumettant les deux types de signaux de différence nu- mériques, qui sont associés à l'image fixe, à une modula- tion d'impulsions numérique L'appareil de reproduction décrit ci-dessus est équipé d'un circuit de mémoire Le si- gnal codé de composante, qui correspond à une image (ou à une trame), par exemple, est enregistré dans le circuit de mémoi- re et les signaux constituant le signal codé de composante, qui est enregistré dans le circuit de mémoire, sont lus si- multanémenten parallèle Ces signaux formant le signal codé de composante sont lus de façon répétée selon une séquence prédéterminée Etant donné qu'un dispositif d'affichage ser- vant à contrôler le signal qui est lu hors du circuit de mé- moire, réalise en général un balayage horizontal de la gau- che vers la droite de l'image et effectue un balayage verti- cal de la partie supérieure jusqu'à la partie inférieure de l'image à une vitesse prédéterminée, les données des éléments d'images, qui constituent le signal codé de composante, qui est enregistré dans le circuit de mémoire, sont lus hors du circuit de mémoire conformément à cette séquence de balayage. Cependant, lors de la conversion du nombre des lignes de balayage visant à convertir des données d'éléments d'images d'un système, qui utilise 525 lignes de balayage, en des données d'éléments d'image d'un système qui utilise 525 lignes de balayage, les données d'éléments d'image d'une li- gne de balayage du système à 525 lignes sont formées à partir des données d'éléments d'image du système à 625 lignes, dans deux lignes de balayage réciproquement voisines, à savoir une ligne de balayage située dans l'image associée à la première trame (trame impaire) et une ligne de balayage située dans l'image associée à la seconde trame (trame paire) Par consé- quent, afin de faciliter une telle conversion, il est préfé- rable que les données d'éléments d'image du signal codé de composante soient transmises du haut jusqu'au bas de l'ima- ge (c'est-à-dire que les données d'éléments d'image de la première trame et les données d'éléments d'image de la se- conde trame soient transmisesen alternance) et de la gauche vers la droite de l'image. Le signal codé de composante, qui est enre- gistré sur le support d'enregistrement, peut être constitué par un groupe de données d'éléments d'image comprenant des données d'éléments d'image qui sont disposées dans une sé- quence, depuis des données d'éléments d'image qui sont af- fichées dans la partie supérieure extrême de l'image-jus- qu'auxdonnées d'éléments d'image qui sont affichées dans la partie la plus inférieure de l'image, et depuis les données d'éléments d'image qui sont affichées dans la partie extré- me gauche de l'image jusqu'aux données d'éléments d'image qui sont affichées dans la partie la plus à droite de l'ima- ge par exemple Dans ce cas les données d'éléments d'image-, qui sont disposées selon une séquence différente de la sé- quence de lecture, sont envoyées successivement au circuits de mémoire dans l'appareil de reproduction Par conséquent dans ce cas, la valeur de l'adresse d'enregistrement dans la mémoire et'la valeur de l'adresse de lecture dans cette mémoire varient avec des valeurs différentes Par exemple si l'on suppose que les données d'éléments d'image, qui doi- vent être affichées en des emplacements conformes à la sé- quence de balayage du dispositif d'affichage décrit précé- demment, sont lues successivement par incrémentation de l'adresse de lecture dans le circuit de mémoire de un à par- tir de " O ", l'adresse d'enregistrement doit être modifiée d'une valeur qui est le nombre total de données d'éléments d'image affichées dans une ligne de balayage ou une frac- * 25 tion entière de ce nombre total C'est-à-dire que si 114 don- nées d'éléments d'image sont affichées sur une ligne de balayage, les données d'éléments d'image qui sont situées dans la partie la plus haute et la plus à gauche de l'ima- ge et qui sont envoyées en premier au circuit de mémoire, sont enregistrées à l'adresse " O " Les données d'éléments d'image, qui sont situées dans la seconde ligne de balaya- ge à partir de la partie la plus en haut (la première ligne de balayage de la seconde trame) et la plus à gauche de l'image et sont ultérieurement envoyées au circuit de mémoi re, sont enregistrées à l'adresse " 114 " Les données d'élé- 2534728; ments d'image, qui sont situées dans la troisième ligne de balayage à partir de la partie la plus élevée (la seconde ligne de balayage de la première trame) et la plus à gauche de l'image et sont envoyées ultérieurement au circuit de mémoire, sont enregistrées à l'adressa" 228 " 1 L'adresse d'en- registrement est ensuite incrémentée de cette manière, de 114 Lorsque toutes les données d'éléments d'image situées dans la partie la plus à gauche de l'image ont été enregis- trées dans le circuit-de mémoire, les données d'éléments d'image situées dans la partie la plus élevée, qui est la seconde à partir de la partie la plus à gauche de l'image, sont envoyées au circuit de mémoire, les données d'éléments d'image allant de la partie la plus élevée à la partie la plus basse dal'image sont ensuite envoyées de façon similai- re au circuit de mémoire Par conséquent l'adresse d'enregis- trement est successivement incrémentée de 114 à partir de l'adresse " 1 ". Dans le cas ci-dessus, l'adresse de lecture doit être incrémentéede un à partir de " O ", si l'adresse d'enregistrement est incrémentéede un à partir de " O " 1 Lors- que la séquence, avec laquelle les données sont envoyées au circuit de mémoire diffère de la séquence de lecture, il est nécessaire de modifier l'adresse d'enregistrement ou l'adresse de lecture, d'une manière prédéterminée. C'est pourquoi un but général de la présente invention est de fournir un nouveau circuit utile de produc- tion de signaux d'adresses pour un circuit de mémoire, qui satisfasse aux exigences décrites ci-dessus. Un autre but plus spécifique de la présente invention est de fournir un circuit de production de si- gnaux d'adresses pour un circuit de mémoire, qui divise l'ensemble des bits situés dans le signal d'adresse en bits supérieurs et en bits inférieurs de manière à subdivi- ser le signal d'adresse en un signal correspondant aucbits supérieurs et en un signal correspondant aux bits inférieurs, et produit d'une manière séquentielle dans le temps les si- gnaux correspondant aux bits supérieurs et aux bits inférieurs Confor- ne'nent au circuit de production de signaux d'adresses qui est agencé selon la présente invention, les terminaux de sortie doivent être prévus en un nombre inférieur au nombre total de bits dans le signal d'adresse C 'est pourquoi l'agencement du cir- cuit de production de signaux d'adresses conforme à la pré- sente invention est simple par rapport à la constitution du circuit de production de signaux d'adresses qui délivre simultanément l'ensemble des bits dans le signal d'adresse. Ce problème est résolu conformément à-l'in- vention à l'aide d'un circuit de production de signaux d'adresses pour un circuit de mémoire, du type indiqué plus haut, caractérisé en ce qu'il comporte un premier étage d'attaque en forme de bascule bistable servant à produire un signal à m bits correspondant à m bits supérieurs par- mi un total de 2 m bits dans un signal d'adresse qui doit être produit, m étant un nombre entier, un second étage d'attaque en forme de bascule bistable servant à produire un signal à m bits correspondant à m bits inférieurs dans ledit signal d'adresse, des circuits servant à subdiviser un signal, qui est représenté par 2 m bits et possède une valeur prédéterminée, en signaux possédant des valeurs qui correspondent à m bits supérieurs et à m bits inférieurs de la valeur prédéterminée, et servant à produire en alter- nance les signaux possédant les valeurs qui correspondent aux m bits supérieur et au m bits inférieurs ayant la va- leur prédéterminée, un premier additionneur servant à addi- tionner au moins la valeur de N bits dans le signal, qui pos- sède la valeur prédéterminée, et la valeur de N bits supé- rieurs dans-un signal de sortie dudit premier ou second étage d'attaque à bascule bistable, et servant à produire un signal à N bits qui correspond à N bits supérieurs dans lesdits premier et second étages d'attaque en forme de bas- cule bistable, N étant un nombre entier inférieur à M, un second additionneur servant à additionner au moins la va- leur de m-n bits dans le signal qui possède la valeur prédéterminée et(:nn)bits inférieurs du signal de sortie dudit premier ou second étage d'attaque en forme de bas- cule bistable et servant à produire un signal è (m-n) bits qui correspond à (m-n)bits inférieurs dans lesdits premier et second étages d'attaque en forme de bascule bistable, des moyens additionneurs servant à envoyer un signal de report dudit premier additionneur dudit second addition- neur de manière à additionner le signal de report et un au- tre signal d'entrée dudit second additionneur, et servant à envoyer un signal de report dudit second additionneur au- dit premier additionneur de manière à additionner lesignal de report dudit second additionneur E un autre signal d'en- trée dudit premier additionneur, et des moyens de comman- de des étages d'attaque servant à faire fonctionner en al- ternance lesdits premier et second étages d'attaque en for- me de bascule bistable de telle sorte que ces premier et second étages d'attaque produisent en alternance et selon un mode à division du temps, m bits supérieurs du signal d'adresse à 2 m bits et m bits inférieurs du signal d'adres- se à 2 rbits, que ledit premier étage d'attaque en forme de bascule bistable verrouille les signaux de sortie desdits premier et second additionneurs qui sont obtenus par en- voi d'un signal de sortie dudit premier étage d'attaque en forme de bascule bistable auxdits premier et second addi- tionneurs lorsque ledit premier étage d'attaque est ac- tionné, et que ledit second étage d'attaque en forme de bascule bistable verrouille les signaux de sortie desdits premier et second additionneurs, qui sont obtenus par envoi d'un signal de sortie dudit second étage d'attaque auxdits premier et second additionneurs lorsque ledit se- cond étage d'attaque en forme de bascule bistable est ac- tionné. Conformément à la présente invention, il est 2534728. possible de produire un signal d'adresse indiquant une valeur qui varie d'une valeur prédéterminée, au moyen d'un circuit de production de signaux d'adresses qui possède un agencement simple En outre, le circuit de production de signaux d'adres- se conforme à la présente invention est particulièrement ef- ficace lorsqu'il est appliqué à un circuit de mémoire qui en- registre des données d'éléments d'image qui sont transmis selon une séquence verticale de la gauche vers la droite (ou de la droite vers la gauche) de l'image, et lit successivement les données d'éléments d'image enregistrées, selon une séquen- ce à partir du haut jusqu'au bas et à partir de la gauche jus- que sur la droite de l'image, là o les éléments d'image doi- vent être affichés. D'autres buts et caractéristiques de la pré- sente invention ressortiront de la description donnée ci- après prise en référence aux dessins annexés, sur lesquels: la figure 1 montre un exemple du format d'un un signal vidéo numérique qui-est envoyé à un circuit de mémoire; la figure 2 montre un exemple d'un format de signal d'un groupe d'éléments d'image à l'intérieur du format de signal représenté sur la figure 1; la figure 3 montre un exemple du format d'un signal d'en-tête à l'intérieur du format de signal représen- té sur la figure 1; la figure 4 montre un exemple du format d'un signal numérique lors de l'enregistrement du signal vidéo numérique représenté sur la figure 1, sur un support d'enregistrement, en même temps qu'un autre signal; la figure 5 est un schéma-bloc montrant un exemple d'un appareil de reproduction comportant un circuit de production de signaux d'adressés conforme à la présente invention; la figure 6 est un schémabloc systématique montrant un exemple d'un circuit de mémoire et d'un circuit 2534728. de production de signaux d'adresses à l'intérieur du schéma- bloc de la figure 5; et la figure 7 est un schéma de circuit systéma- tique montrant une forme de réalisation d'un circuit de pro- duction de signaux d'adresses conforme à la présente inven- tion. Tout d'abord, avant de décrire le circuit de production de signaux d'adresses conforme à la présente in- vention, on va décrire un système d'enregistrement de signaux vidéo numériques et un appareil de reproduction de tels si- gnaux, antérieurement proposés, qui peuvent être utilisés avec le circuit de production de signaux d'adresses confor- me à la présente invention Le système d'enregistrement et l'appareil de reproduction antérieurement proposés sont dé- crits dans la demande de brevet français déposée NO 83 06203 endate du 15 Avril 1983, dont le titulaire est le demandeur de la présente demande Conformément à ce système d'enregis- trement un signal vidéo numérique, dans lequel on choisit le produit du nombre d'éléments d'image de luminance dans une ligne de balayage par le nombre des lignes effectives de balayage dans une image d'un système de télévision standard, égal à une valeur extrêmement proche de 218, mais ne dépas- sant pas 218, est multiplexé d'une manière séquentielle dans le temps avec un signal audio numérique et est enregistré sur un support d'enregistrement Par conséquent un circuit de mémoire, qui est situé dans l'appareil de reproduction reproduisant les signaux numériques à partir de ce support d'enregistrement qui mémorise le signal vidéo reproduit, peut être constitué par des éléments de mémoire commercia- lisés d'une manière générale En outre, un circuit de produc- tion de signaux d'adresses peut être utilisé en commun pour les différents éléments de mémoire situés dans le circuit de mémoire. On va supposer que le signal vidéo numérique, qui est enregistré sur un disque audio numérique en même 2534728 ' temps que le signal audio numérique, est enregistré avec un format de signal, tel que représenté par exemple sur la fi- gure 1 annexée à la présente demande La figure 1 montre le format du signal vidéo numérique qui-correspond à une image. Le signal vidéo numérique correspondant à une image est cons- titué par 684 signaux d'en-tête Hvi à Hv 684, et par des si- gnaux codés de composantes Yve YV 2, YV 3 YV 4 (R-Y)vî, (B-Y)vli, et (B-Y) vîî 4, qui concernent par exemple une image fixe en couleurs. On va tout d'abord donner une description du signal codé de composante Dans le signal vidéo couleurs pos- sédant 625 lignes de balayage, une fréquence de balayage ho- rizontal de 15625 lHz et correspond à une image, seul le signal situé à l'intérieur de la période vidéo est subdivi- sé en le signal de luminance et en les signaux de différence de couleurs (R-Y) et (B-Y), et est transmis Le signal de lu- minance est échantillonné à une fréquence d'échantillonnage de 9 M Hz et est quantifié avec un nombre de quantification de 8 bits D'autre part, les deux types de signaux de dif- férence de couleurs (R-Y) et (B-Y) sont chacun échantillon- né à une fréquence d'échantillonnage de 2,25 M Hz et sont quantifiés avec un nombre de quantification de 8 bits Com- me cela est décrit dans la demande de brevet français NO 83 06203, le nombre des points d'échantillonnage (éléments d'image) du signal de luminance dans une ligne de balayage est réglé à 456, de sorte que le produit du nombre des élé- ments d'image par le nombre des lignes effectives de balaya- ge prend une valeur qui est extrêmement proche de 218, mais inférieure à 2 En outre, le nombre des lignes effectives de balayage est réglé à 572 pour une image Par conséquent les nombres dès éléments d'image des deux types des signaux de différences de couleurs numériques (R-Y) et (B-Y) dans une ligne de balayage deviennent égaux chacun à 114. Avec l'utilisation d'un circuit de mémoire, le signal de luminance numérique devient un signal possédant une fréquence d'échantillonnage de 88,2 K Hz et un nombre de quantification de 8 bits, et les deux types de signaux de différence de couleurs numériques deviennent chacun un si- gnal possédant une fréquence d'échantillonnage de 88,2 K Hz et un nombre de quantification de 8 bits Le signal d'en-tê- te est un signal numérique possédant une fréquence d'échan- tillonnage de 44,1 k Hz et un nombre de quantification de 16 bits Par conséquent, si un mot est constitué de 16 bits, deux données d'éléments d'image peuvent être transmises dans un mot. Sur la figure 1, le signal vidéo numérique correspondant à une image comporte un total de 199728 mots. Les groupes de données d'éléments d'image Yvi à YV 456 du signal de luminance numérique, constitués de 286 mots, les groupes de données d'éléments d'image (R-Y)vi à (R-Y)V 114 et (B-Y)vi à (B-Y)V 114 des signaux de différence de cou- leurs numériques, constitués chacun de 286 mots, et un en- semble global de 684 signaux d'en-tête Hvi à HV 684, cons- tituéschacun par six mots et multiplexés au début de cha- cun des groupes de données d'éléments d'image, sont multi- plexés d'une manière séquentielle dans le temps dans ce si- gnal vidéo numérique correspondant à une image. Un total de 572 groupes de données d'éléments d'image de luminance dans la première colonne verticalede la partie la plus à gauche de l'écran sont indiqués par Y et chacune des données d'éléments d'image est disposée de façon séquentielle depuis l'extrémité supérieure de l'écran jusqu'à l'extrémité inférieure de ce dernier Comme cela est représenté sur la figure 2 annexée à la présente demande, les données d'éléments d'image Y 0 situées dans la partie supérieure extrême de l'écran sont disposées dans les Subits supérieurs du premier mot et les données d'élé- ment d'image de Y 456 situées dans la partie supérieure ve- nant en second de l'écran sont disposées dans les 8 bits inférieurs du premier mot De façon similaire, les données 1 l d'éléments d'image Y 912 sont disposés dans les huits bits supérieurs du second mot,et les données d'éléments d'image Y 1368 sont disposées dans les 8 bits inférieurs du second mot, les données d'éléments d'image Y 1824 sont disposées dans les 8 bits supérieurs du troisième mot,, et les données d'éléments d'image Y 260376 situées dans la partie la plus basse de l'écran sont disposées dans les 8 bits in- férieurs du 286-ème mot Un total de 572 groupes de données d'éléments d'image de luminance dans la seconde colonne à partir de l'extrémité de gauche de l'écran est repéré par YV 2# et un total de 572 groupes de données d'éléments d'image de luminance dans la troisième colonne à partir de l'extrémité de gauche de l'écran est indiqué par YV 3 O De façon similaire un total de 572 groupes d'éléments d'ima- ge de luminance dans la i-ème colonne (i est un nombre en- tier allant de 1 à 456) à partir de l'extrémité de gauche de l'écrani est indiqué par Yvi, Les différentes données d'éléments d'image sont disposées de la même façon que le groupe indiqué ci-dessus de données d'éléments d'image Yvon et les données d'éléments d'image correspondant à une colonne verticale sont transmises au moyen de 286 mots. En outre, un total de 572 groupes de données d'éléments d'image du premier signal de différence de cou- leurs numérique, disposés dans la j-ème colonne (j étant un nombre entier allant de 1 à 14) à partir de l'extrémité de gauche de l'écran sont repérés par (R-Y)vji et un total de 572 groupes de données d'éléments d'image du second si- gnal de différence de couleurs numérique disposés dans la j-ème colonne à partir de l'extrémité de gauche de l'écran sont repérés pi (B-Y)vj Chacun des 572 groupes-de données d'éléments d'image correspondant à une colonne sont dispo- sés selon une succession partant de l'extrémité supérieure jusqu'à l'extrémité inférieure de l'écran dans les 8 bits supérieurs du premier mot, les 8 bits inférieurs du pre- mier mot, les 8 bits supérieurs du second mot, les 8 bits 2534728: inférieurs du second mot, les 8 bits supérieurs du troisième mot,, et les 8 bits inférieurs du 286-ème mot, et les données d'éléments d'image correspondant à une colonne sont transmises par 286 mots Un signal d'entête comportant 6 bits par exemple est ajouté au début de chacun des groupes subdivisés, indiqués-ci-dessus, de données d'éléments d'ima- ge. En outre, comme représenté sur la figure 1, le signal codé de composante indiqué ci-dessus possède un format dans lequel le signal est transmis d'une manière séquentielle dans le temps sous la forme d'unités, une unité comprenant un ensemble de six groupes de données d'éléments d'image, c'est-à-dire quatre groupes de données d'éléments d'image Y v( 4 j-3), YV( 4 j-2), YV( 4 j-1) et Y V( 4 j) et les deux types de signaux de différences de couleurs numériques (R-Y) Vj et (B-Y)Vi. Ci-après, on va décrire le format des signaux d'en-tête H à H en se référant à la figure 3 Les si- gnaux d'en-tête Hvî à Hv 684 sont constitués chacun par de six mots Sur la figure 3, on a représenté l'agencement des bits suivant la direction verticale,le bit situé le plus haut représentant le bit de poids le plus élevé (MBS) et le bit le plus bas représentant le bit de poids le plus bas (LSE Les mots sont représentés suivant la direction horizontale. Le premier mot du signal d'en-tête comporte un-signal de synchronisation qui est constitué par quinze bits supérieurs qui sont tous des " 1 " et un code d'identification de canal de transmission à 1 bit représenté par "l P/2 P", qui est si- * tué au niveau du bit LSB Le code d'identification des ca- naux de transmission identifie les canaux qui sont utilisés pour transmettre le signal vidéo numérique, parmi les quatre canaux de transmission Lorsque ce code d'identification de transmission est " 1 P", c'est-à-dire lorsqu'il est " 1 ",il est établi que le signal vidéo numérique est transmis dans le quatrième canal D'autre part, lorsque le code d'identifica- tion des canaux de transmission-est " 2 P", c'est-à-dire lors- qu'il est " O ", ceci identifie que deux canaux, à savoir les troisième et quatrième canaux, sont utilisés pour transmet- tre le signal vidéo numérique Dans la présente forme de réalisation, on supposera que le code d'identification des canaux de transmission est " 2 P", c'est-à-dire " 10 " 1 Lorsque le code d'identification des canaux de transmission est " 2 P", le type d'image, auquel le signal vidéo numérique est asso- cié, peut être différent dans le troisième et dans le qua- trième canal Le type d'image peut être formé par des ima- ges telles qu'un paysage, un portrait et une scène montrant un musicien en train de jouer En rendant différents les types d'images qui sont transmis dans les troisième et qua- trième canaux, il devient possible à l'observateur de fai- re son choix Cependant, dans la présente forme de réalisa- tion, les troisième et quatrième canaux transmettent chacun un mot de la même image C'est-à-dire que ce procédé de transmission équivaut à fournir une fréquence d'échantillon- nage double. Différents codes d'identification sont trans- mis dans le second mode du signal d'en-tête Un code d'iden- tification de modes d'image à 4 bits représenté par "MODE" est situé dans les quatre bits supérieurs situés dans le se- cond mot du signal d'en-tête Ce mode d'identification de co- des d'image identifie si le signal vidéo numérique, qui doit être enregistré, est associé à une image fixe régulière (la description donnée précédemment en liaison avec la figure 3 était un exemple du cas o le signal vidéo numérique, qui doit être enregistré, est associé à cette image fixe régu- lière), une image mobile utilisant un code de duréesde pas- sage, une image fixe à haute définition comportant 1125 li- gnes de-balayage ou analogue Un code d'identification d'ef- fets spéciaux à deux bits représenté par "S E " est situé dans les cinquiène et sixième bits ultérieurs faisant partie des huit bits supérieurs dans le second mot du signal d'en-2534728 ' tête Ce code d'identification d'effets spéciaux identifie des effets spéciaux tels que l'apparition graduelle et la modification de l'image depuis le haut ou la gauche de l'image, par rapport à l'image fixe. Un code d'identification de catégories d'ima- ges à deux bits représenté par '"P G " est situé dans les septième et huitième bits ultérieurs faisant partie des huit bits supérieurs Lorsque le troisième et le quatrième canaux sont utilisés pour transmettre des signaux vidéo numériques indépendants, une image normale est transmise dans le quatriè- me canal par exemple Ensuite une image spéciale, dans la- quelle différents types de signaux vidéo numériques sont mul- tiplexés d'une manière séquentielle dans le temps, est trans- mis dans le troisième canal Dans ce cas, le code d'identifi- cation de catégories d'images indique la valeur d'un numé- ro de catégorie, qui est assigné à chacune des différentes catégories d'images (le nombre maximum de catégories est de 4 dans le présent exemple) transmisesdans le troisième canal. Chacune des images transmisesdans le troisième canal doit présenter un déroulement continu lorsqu'elle est affichée, et toutes les images (partitions musicales, paysage, illus- trations, scène montrant un musicien en train de jouer et analogue par exemple) ne devraient pas être remplacées par une autre image avant que leur affichage soit achevé Le code d'identification de catégories d'images identifie le numéro de catégorie, qui est affecté à la catégorie de l'image Par conséquent, lorsque l'observateur effectue une sélection en vue de produire l'image du troisième canal et spécifie un nu- méro de catégorie désiré, seule l'image correspondant au nu- méro de catégorie spécifié est reproduite de façon continue c' et l'image correspondant à ce numéro de catégorie spécifié ne peut pas être interrompue par des images correspondant à d'autres numéros de catégories. Le neuvième bit, c'est-à-dire le premier bit faisant partie des huit bits inférieurs, du second mot, qui 2534728 ' est représenté par " 1 ", indique un " 1 " binaire Ce neuvième bit est prévu de manière à empêcher le passage à '" O " de l'ensemble des six bits situés dans le second mot, lorsque les valeurs des différents codes prennent tous la valeur " 0 " Un code d'identification de quantités d'informations d'image à un bit représenté par "FR/FL", est situé au niveau du sixième bit du second mot du signal d'en-têteo Ce code d'identification d'informations d'image identifie si le signal vidéo numérique, qui doit être transmis, corres- pond à une image ou à une trame Il est décidé que le si- gnal vidéo numérique correspond à une image lorsque ce code d'identification de quantité d'information d'image est " 1 ", et d'autre part que le signal vidéo numérique corres- pond à une trame lorsque le code d'identification de l'infor- matioend'image est " O " Le format de la partie du signal vi- déo diffère en fonction du fait que le signal vidéo est transmis sous la forme d'images ou de trames Par conséquent, l'appareil de reproduction détecte le code d'identification de quantité d'informations d'image pour effectuer l'enregis- trement-du signal vidéo conformément au format du signal uti- lisé. Un code d'identification de transmission d'ima- ges à 1 bit représenté par "A/P "I est situé au niveau du onziè- me bit du second mot du signal d'en-tête Lorsque ce code d'identification de transmission d'image est " 1 ", ceci in- dique que le signal vidéo numérique, qui doit être transmis, est associé à une image fixe qui devrait être affichée en totalité sur l'écran (transmission dite en image totale). D'autre part, si le code d'identification de transmission d'image est " O ", ceci indique que le signal vidéo numéri- que, qui doit être transmis, est associé à une image qui se- rait affichée sur une partie de l'écran selon ce qu'on ap- pelle le réenregistrement partiel du signal vidéo numérique. Un code de spécification d'enregistrement à un bit représenté par "B 19 W", est situé au niveau du douzième bit du second mot du signal d'en-tête Un code de spécifica- tion de lecture à un bit représenté par "B 19 R" est situé au niveau du treizième bit dans le second mot du signal d'en- tête Ces codes de spécification d'enregistrement et de lec- ture sont prévus en rapport avec deux mémoires situées dans l'a D Dareil de reproduction et, qui seront décrites ci-après en référence à la figure 6 Lorsque les codesde spécification d'enregistremxent et de lecture sont tous les deux " O " (ou " 1 ") les données d'éléments d'image du signal vidéo numérique sont enregistrées dans une première (ou une seconde) mémoire,et les données d'éléments d'image mémorisées sont lues et affi- chées sur l'écran Cela signifie que le contenu de l'image est modifié pendant l'affichage de l'image et que par consé- quent il est possible d'afficher une image en déplacement en tant que partie de l'image fixe qui est actuellement af- fichée D'autre part, lorsque le code de spécification de lecture est " 1 ", les données d'éléments d'image lus hors d'une seconde mémoire sont affichées tandis que les données d'éléments d'image sont enregistrées dans la première mémoire Dans ce cas, l'affichage sur l'écran est modifié et il se produit l'affichage des données d'éléments d'image lues hors de la première mémoire, et ce à partir de l'affichage des don nées d'éléments d'image hors de la seconde mémoire, conformé- ment à un signal de fin de données, après que l'enregistre- ment en liaison avec la première mémoire soit achevé Le si- gnal de fin de données-est un signal à un mot qui est ajouté à la partie terminale du signal vidéo numérique En outre, lorsque le code de spécification d'enregistrement est " 1 " et que le code de spécification de lecture est " O ", les données d'éléments d'image lues hors de la première mémoire sont af- fichées alors que les données d'éléments d'image sont enre- gistrées dans la seconde mémoire. Trois codes d'identification de mémoire à un bit représentés par "B 2 " à "BO" sont situés dans les quator- zième, quinzième et seizième bits du second mot Six colon- nes de groupes d'éléments de mémoire 71-1 à 71-6 sont pré- sentes dans des mémoires 54 et 55 à l'intérieur de l'appa- reil de reproduction, qui sera décrit ci-après en référen- ce aux figures 5 et 6 Les trois codes d'identification de mémoire identifient la colonne des groupes d'éléments de mémoire, dans laquelle il faut mémoriser les groupes d'élé- ments de données d'image transmis immédiatement après le signal d'en-tête Par exemplesi les trois codes d'identi- fication de mémoire sont " 000 ", les groupes de données d'1 élé- ments d'image sont mémorisés dans la première colonne des groupes de données d'éléments d'image De même les groupes d'éléments de données d'image sont mémorisés dans les seconde à sixième rangées de groupes d'éléments de mémoire lorsque les trois codes d'identification de mémoire sont " 100 ", " 010 ", " 110 ", " 001 " et " 101 ". Les groupes de données d'éléments d'image du signal de lu- de luminance numérique sont mémorisés dans les quatre premières colonnes des groupes d'éléments de mémoire Les groupes de données d'éléments d'image du premier signal de différence de couleurs numéri- que sont mémorisés dans la cinquième colonne des groupes d'éléments de mémoire et les données d'éléments d'image du second signal de différence de couleurs numérique sont mémorisées dans la sixième colonne des groupes d'éléments de mémoire. Un troisième mot du signal d'en-tête est constitué par huit bits supérieurs 30 a et huit bits infé- rieurs 30 b Les huits bits supérieurs 20 a comprennent des bits B 3 à B 10 et les bits inférieurs 30 b comprennent des bits B 3 à B 10 Un quatrième mot du signal d'en-tête est constitué par huits bits supérieurs 31 a et huits bits in- férieurs 31 b Les huit bits supérieurs 31 a comprennent les bits Bll à B 18 et les huit bits supérieurs 31 b compren- nent les bits Bll à B 18 Ces troisième et quatrième mots du signal d'entête sont des codes d'adresses à 16 bits et indiquent une adresse dans le circuit de mémoire ser- vant à la mémorisation de premières données d'éléments d'ima- ge correspondant aux huit bits supérieurs du premier mot si- tué dans la partie du signal vidéo, qui est transmise à la suite du signal d'en-tête Les bits B 3 à B 10 indiquent le multiplet inférieur du code d'adresse et les bits Bll à B 18 indiquent le multiplet supérieur du code d'adresse. Les signaux de télévision utilisés de par le monde cosp Ortert soit 625 lignes de balayage, soit 525 lignes de balayage Bien que le signal vidéo numérique soit un si- gnal multiplexé de façon séquentielle dans le temps de don- nées d'éléments d'image de 572 lignes de balayage, qui in- cluent réellement l'information d'image, le signal vidéo numérique est transmis dans le système à 625 lignes Par conséquent, si la reproduction doit être effectuée dans le système à 625 lignes, le nombre des lignes de balayage doit être converti dans l'appareil de reproduction avant la mémorisation des données d'éléments d'image dans le cir- cuit de mémoire C'est pourquoi le signal d'adresse pour ce circuit de mémoire doit prendre deux adresses différentes en rapport avec le système à 625 lignes et avec le signal à 525 lignes Par conséquent les bits "B 3 " à "B 18 " faisant partie des huit bits supérieurs 30 a et 31 a indiquent l'adres- se des données d'éléments d'image dans les huit bits supé- rieurs du premier mot de la partie du signal vidéo dans le système à 625 lignes D'autre part, les bits "B 3 " à "B 18 " fisant partie des huit bits inférieurs 30 b et 31 b indiquent l'adresse des données d'éléments d'image dans les huit bits supérieurs du premier mot de la partie du signal vidéo dans le système à 525 lignes,obtenue par conversion du nombre de lignes de balayage. Un cinquième mot 32 et un sixième mot 33 du signal d'en-tête sont des mots de réserve Normalement ces mots 32 et 33 sont tous " O " Etant donné qu'on sait d'avan- ce que ces deux mots sont des " O ", ils ne sont pas détec- tés dans l'appareil de reproduction L'appareil de repro- duction passe ensuite à la détection du groupe suivant de données d'éléments d'image. Le signal vidéo possédant le format repré- senté sur la figure 1 est agencé à l'intérieur d'un signal d'un bloc représenté sur la figure 4 sous la forme d'un ou de deux mots, de la gauche vers la droite sur la figure 1. Le signal vidéo numérique est enregistré sur le support d'enregistrement sous la forme de ce bloc Sur la figure 4, un bloc est constitué par 130 bits Un signal de syn- chronisation S possédant une configuration fixe à 8 bits est situé au début d'un bloc Les positions, au niveau des- quelles chaque mot des données numériques à quatre canaux est disposé sont représentées par Ch-1 à Ch-4 Le signal vidéo numérique est transmis avec la mise en place d'un mot du signal vidéo numérique dans la position représentée par Ch-4 par exemple Le signal vidéo numérique peut être transmis en disposant deux mots, c'est-à-dire un mot dans chacune des deux positions représentées par Ch-3 et Ch-4. Les positions Ch-1 à Ch-3 ou, dans le dernier cas, les po- sitions Ch-i et Ch-2, qui ne sont pas occupées par le si- gnal audio numérique, sont utilisées pour transmettre le signal vidéo numérique Un mot d'un signal audio numérique, qui est échantillonné à la fréquence d'échantillonnage de 44,1 k Hz, est quantifiéet est formé de 16 bits, et placé dans les positions Ch-1 à Ch-3 ou, dans le dernier cas, dans les positions Ch-1 et Ch-2. Les positions, au niveau desquelles deux types de signaux de correction de code d'erreursà 16 bits sont disposés, sont représentées par P et Q Ces signaux de correction de code d'erreurs sont utilisés lors de la reproduction de manière à corriger les erreurs de code dans les données numériques, qui sont disposées dans les positions Ch-1 à Ch-4 et sont transmis Une position, dans laquelle est situé un signal de détection de code d'erreurs à 23 bits, est représentée par CRC Ce signal de détection de code d'erreurs est utilisé lors de la reproduction pour détecter l'existence d'une erreur de données à l'intérieur du bloc En outre une position, dans laquelle est disposé un bit d'un signal à 196 bits qui est utilisé pour un accès aléatoire et analogue,est représentéepar Adr L'ensemble des 196 bits de ce signal à 196 bits est par conséquent trans- mis au moyen de 196 blocs. Une position, dans laquelle ce qu'on appelle un ensemble de bits d'utilisateur formés de deux bits estdisposé, est représentéepar U Les bits d'utilisateur sont des bits de réserve Par conséquent le signal d'un bloc représenté sur la figure 4 est constitué par un ensemble de bits incluant le signal de synchronisation S jusqu'aux bits d'utilisateur U et le signal numérique est transmis d'une manière séquentielle dans le temps sous la forme de tels blocs à la même fréquence d'échantillonnage de 44,1 k Hz du signal audio numérique, par exemple Le signal numérique transmis traverse un modulateur et un appareil d'enregistrement qui utilisent un faisceau laser, et est finalement enregistré sur le disque Par conséquent si la vitesse de rotation du disque est égale à 900 tr/mn, 2940 blocs sont enregistrés ou reproduits au cours d'une rotation du disque Cela signifie que le signal à 196 bits est enregistré ou reproduit quinze fois au cours d'une ro- tation du disque. Dans un modulateur, le signal numérique possédant le format représenté sur la figure 4 est soumis à une modulation de fréquence modifiée (MFM) ou est rando- misé grâce à l'utilisation d'une séquence de longueur ma- ximale et la réalisation d'une addition modulo 2 par exem- ple et ensuite est mis sous la forme d'un signal modulé en puissance au moyen d'une modulation de fréquence d'une por- teuse de 7 M Hz par exemple En outre, 1 'appareil d'enregistre- ment forme un premier faisceau de lumière modulé, qui est obtenu par modulation du signal modulé en fréquence pro- venant du modulateur, et un second faisceau de lumière mo- dulé qui est modulé par un premier signal de commande de suivi de piste fpl ou par un second signal de commande de suivi de piste fp 2 Les premier et-second faisceaux de lumière modulés sont focalisés sur une couche photosensible qui-est formée sur un disque Un disque matrice est formé en mettant en-oeu-. vre des procédés connus de développement et de fabrication des disques Un disque 40 est formé par duplication à partir de ce disque matrice (figure 5), Sur le disque 40 on enregistre le signal obte- nu par modulation de fréquence du signal qui est obtenu par multiplexage séquentiel dans le temps du signal audio numé- rique et des signaux audio numériques présents sous la forme de blocs, dans lesquels un bloc possède le format de signal représenté sur la figure 4 Ce signal modulé en fréquence est enregistré sur une piste spirale principaledu disque 40 sous la forme de rangées de creux ou cavités intermittentes. Les premier et second signaux de commande de suivi de piste fpl et fp 2 possédant une fréquence constante à l'intérieur d'une bande plus étroite que la bande du signal modulé en fréquence indiqué ci-dessus, sont enregistrés en alternance sous la forme de rangées de creux intermittents ou de pis- tes secondaires en des emplacements essentiellement intermé- diaires entre les lignes centrales de pistes principales ad- jacentes pour chaque tour de piste du disque 40 En outre, un troisième signal de commande de suivi de piste fp 3 est enregistré sur la piste principale en des endroits o il se produit une commutation des côtés sur lesquels sont enregis- trés les premier et second signaux de commande de suivi de piste fpl et fp 2 Les gorges de suivi servant au guidage d'un stylet de reproduction ne sont pas formées sur le dis- que 40 et ce dernier joue le rôle d'une électrode. Le disque 40 est placé sur un plateau rotatif (non représenté) et est entraîné à une vitesse de rotation de 900 tr/mn Une partie inférieure d'un stylet de reproduc- tion 41 glisse sur la surface du disque 40 en rotation Le stylet de reproduction 41 est fixé à une extrémité d'un bras en console 42 et un aimant permanent 43 est fixé à l'autre extrémité de base du bras en console 42 La partie du bras en console 42,à laquelle est fixé l'aimant permanent 43, est entourée par une bobine de suivi de piste 44 et par une bobine 45 de compensation de petites instabilités, qui est fixée à l'appareil de reproduction La bobine de suivi de piste 44 produit un champ magnétique suivant une direction perpendiculaire à la direction magnétique de l'aimant per- manent 43 Par conséquent, le bras en console 42 est dépla- cé suivant l'une des directions, c'est-à-dire suivant la largeur de la piste conformément à la polarité d'un signal d'erreur de suivi de piste délivré par un circuit 46 de ser- vocommande de suivi de piste, avec une quantité de déplace- ment correspondant à l'amplitude du signal d'erreur de sui- vi de piste. Un signal reproduit à haute fréquence est ob- tenu à partir du circuit de lecture 48 Ce circuit de lectu- re 47 comporte un circuit résonnant dont la fréquence de ré- sonance est modifiée en réponse aux variations de la capaci- té électrostatique établie entre une électrode fixée sur une face arrière du stylet de reproduction 41 par dépôt et le disque 40 conformément aux rangées de creux ou cavités inter- mittentes, un circuit de réglage d'amplitude détectant un signai à haute fréquence provenant du circuit résonnant en modifiant son amplitude en fonction des variations indiquées ci-dessus de la capacité électrostatique, et un circuit ser- vant à préamplifier le signal à haute fréquence détecté en amplitude (signal reproduit) Le signal à haute fréquence obtenu à partir du circuit de lecture 47 est envoyé à un circuit démodulateur de fréquence 48, dans lequel le si- gnal principal d'information (les signaux audio numériques et le signal vidéo numérique multiplexé de façon séquentiel- le dans le temps dans ce cas) obtenu à partir de la piste principale est démodulé et une partie de ce signal est sépa- rée et envoyée au circuit de servocommande de suivi de pis- te 46. Le circuit de servocommande de suivi de pis- te 46 effectue une sélection de fréquence et tire du signal reproduit les premier, second et troisième signaux de comman- de de suivi de piste fpl àfp 3 Les enveloppes des premier et second signaux de commande de suivi de piste fpl, fp 2 ainsi obtenus-sont détectées et traversent un amplificateur diffé- rentiel (non représenté) de manière à fournir le signal d'er- reur de suivi de piste, et ce signal d'erreur de suivi de piste est appliqué à la bobine 44 de suivi de piste Ici, il faut noter que la relation de position entre les premier et second signaux de commande de suivi de piste fpl, fp 2 par rapport à la piste principale varie pour chaque tour de pis- te du disque 40 Par conséquent la polarité de suivi de pis- te est inversée pour chaque tour de piste du disque 40, au moyen d'une impulsion de commutation produite conformément à la détection ou à la reproduction du troisième signal de commande de suivi de piste fp 3 Le circuit 46 de servocomman- de de suivi de piste commande la bobine 44 de suivi de piste de telle sorte que le stylet de reproduction 41 est tenu de se déplacer en faisant un saut et est décalé d'une distance égale à un ou plusieurs pas de piste suivant la direction de la largeur de piste conformément à un signal d'instruction de déplacement ou de saut, lorsque ce signal est appliqué à une borne d'entrée 49. D'autre part, le signal numérique démodulé obtenu de la part du démodulateur de fréquence 48 est appli- qué à un décodeur 50, le signal numérique démodulé étant soumis à une démodulation MFM étant mis sous la forme du signal multiplexé de façon séquentielle dans le temps pos- sédant le format représenté sur la figure 4 Le début du bloc du signal multiplexé de façon séquentielle dans le temps est détecté conformément aux bits du signal de syn- chronisation S et le signal série est transformé en un si- gnal parallèle et en outre le signal est détecté Les si- gnaux de correction de code d'erreurs P et Q sont utilisés pour corriger l'erreur et régénérer le signal uniquement lorsqu'une erreur est détectée C'est pourquoi, lors de la correction de l'erreur et de la régénération du signal con- formément aux besoins, deux canaux des signaux audio numéri- ques à seize bits ne comportant aucune erreur, parmi les qua- tre canaux des signaux numériques à seize bits régénérés ou ramenés dans leur ordre originel avec un agencement entrela- cé des signaux, sont transformés en des signaux audio analo- giques par un-convertisseur numérique/analogique (D/A) si- tué à l'intérieur du décodeur 50 et sont délivrés par l'in- termédiaire de bornes de sortie 5 ia et 51 b Le signal de commande de lecture est envoyé à un circuit prédéterminé (non représenté) pour la mise en oeuvre d'une recherche à grande vitesse et analogue. Par exemple, le signal vidéo numériquequi a la fc mat représenté sur les figures 1 et 2 et qui est reproduit d'une manière séquentielle dans le temps à partir des troi- * sième et quatrième canaux, est envoyé à un circuit de conver- sion 52 servant à réaliser la conversion du nombre des lignes de balayage Le nombre des lignes de balayage, qui est égal à 625 lignes, est transformé en-525 lignes dans le circuit de conversion 52. Le circuit 52 de conversion du nombre des li- gnes de balayage est nécessaire dans l'appareil de reproduc- tion uniquement lorsqu'il est nécessaire de reproduire et de produire un signal vidéo couleurs analogique conformé- ment au système NTSC, qui est un système à 525 lignes, et il n'existe aucun besoin d'un tel circuit 52 de conversion du nombre de lignes de balayage dans des appareils de repro- duction o il suffit de reproduire et de produire un signal vidéo couleurs analogique conformément au système PAL ou au système SECAM, qui sont des systèmes à 625 lignes Cepen- dant un commutateur servant à réaliser la commutation de l'entrée et de la sortie du circuit 52 de conversion du nombre de lignes de balayage peut être prévu dans certains appareils de reproduction Dans de tels appareils de repro- duction, le commutateur peut être commuté de manière à ren- dre opérant ou inopérant le circuit 52 de conversion du nom- bre de lignes de balayage, conformément au nombre des li- gnes de balayage du système de télévision Les données d'éléments d'image de sortie du circuit 51 de conversion- du nombre des lignes de balayage sont envoyées à un circuit de mémoire 54 et 55 par l'intermédiaire d'un circuit de commutation 53. Le signal vidéo numérique obtenu successive- ment d'une manière séquentielle dans le temps de la part du décodeur 50 et possédant le format représenté sur la figure 1 est envoyé à un circuit 56 de détection du signal de syn- chronisation, à un circuit 57 de détection du signal d'en- tête et à un contrôleur d'enregistrement de mémoire 58 Le circuit 56 de détection du signal de synchronisation détec- te le signal de synchronisation à l'intérieur du signal d'en-tête et envoie un signal de détection à un circuit de commande 59 Le circuit 57 de détection du signal d'en-tête établit une distinction entre les différents codes de si- gnaux d'adresses à l'intérieur dusignal d'en-tête et en- voie un signal de sortie résultantau circuit de commande 59. Le circuit de commande 59 reçoit des signaux tels que le signal de détection du signal de synchronisation provenant du circuit 56 de détection du signal de synchroni- sation, des signaux de détection pour les différents codes à l'intérieur du signal d'en-tête obtenu à partir du circuit 57 de détection du signal d'en-tête, et un signal (signal de numéro de catégorie) spécifiant la catégorie désirée (dif- férents types d'imagesspécialesidentifiés par le code d'iden- tification de catégories d'images P"P G ") sélectionné par l'utilisateur de l'appareil de reproduction et appliqué à une borne d'entrée 60 par manipulation d'un commutateur extérieur ou analogue Le circuit de commande-59 établit un distinction entre les différents signaux qui lui sont envoyés et commande le circuit 52 de conversion du nombre des lignes de balayage, le circuit de commutation 53, le contrôleur d'enregistrement de mémoire 58, un circuit de commutation 62 et analogue. Le contrôleur d'enregistrement de mémoire 58 effectue une commande de telle sorte que les données d'éléments d'image situées dans le signal vidéo numérique qui est envoyé au circuit de mémoire 54 ou 55 sont enregistrées à une adresse prédéterminée conformé- ment au signal d'adresse présent dans le signal d'en-tête. Cependant, le contrôleur d'enregistrement de mémoire 58 effectue sa commande de telle sorte que lie signal n'est pas enregistré dans la mémoire de trames Le circuit de commutation 53 est commuté de manière à établir une liai- son avec un contact a ou b sous l'action du signal de com- mande provenant du circuit de commande 59 conformément au code de spécification d'enregistrement situé à l'intérieur du signal d'en-tête Par conséquent, le signal vidéo numé- rique est envoyé au circuit de mémoire 54 ou 55 qui est spécifié par le code de spécification d'enregistrement. Les circuits de mémoire 54 et 55 lisent si- multanément les données d'éléments d'image reproduites qui sont enregistrées, conformément à un signal de commande de lecture provenant d'un contrôleur de lecture de mémoire et d'un générateur de signaux de synchronisation 61, et assu- rent également une compensation des petites instabilités rapides introduites lors de la reproduction Les signaux de luminance numériques lus hors des circuits de mémoire 54 et 55 sont lus à une fréquence d'échantillonnage de 9 M Hz et avec un nombre de quantification de 8 bits en rapport avec une image et les premier et second signaux de diffé- rence de couleurs numériques lus hors des circuits de mémoi- re 54 et 55 et sont lus avec-une fréquence d'échantillonnage de 2,25 M Hz et avec un nombre de quantification de 8 bits en rapport avec une image Le signal de luminance numéri- que et les premier et second signaux de différence de cou- leurs numériques ainsi lus tors des circuits de mémoire 54 et 55 sont envoyés au circuit de commutation 62. Le circuit de commutation 62 produit de fa- çon sélective des données conformément au code de spécifica- tion de lecture à l'intérieur du signal d'en-tête Les don- nées des éléments d'image du signal de luminance numérique sont par conséquent envoyées à un convertisseur numérique/ analogique (D/A), et les données des éléments d'image des deux types des àignaux de différence de couleurs numériques sont envoyés respectivement à des convertisseurs numérique/ analogique 64 et 65. Le signal de luminance fourni par le conver- tisseur numérique/analogique 63, les signaux de différence de couleur (R-Y) et-(B-Y> délivréspar les convertisseurs nu- mérique/analogique 64 et 65, les signaux de synchronisation horizontal et verticale et le signal de salve de référence de couleurs fournis respectivement par le contrôleur de lec- ture de mémoire et par le circuit 61 de production de signaux de synchronisation, sont respectivement envoyés à un codeur 66 qui produit un signal vidéo couleursqui est conforme au système NTSC Le signal vidéo couleurs qui est conforme au système NTSC est envoyé à un récepteur de télévision en cou- leurs de contrôle (non représenté) par l'intermédiaire d'une borne de sortie 67 L'image fixe en couleurs, l'image par- tiellement mobile et analog Ue,uui est affichée sur le récep- teur de télévision, agit à la manière d'une information sup- plémentaire pour l'agrément de l'observateur, en rapport avec le son reproduit qui est obtenu par reproduction d E signaux audio délivrés par I'intermédiaire des bornes de sortie 5 la et 51 b. Ci-après on va décrire la constitution des cir- cuits de mémoire 54 et 55 situés dans l'appareil de reproduc- tion représenté sur la figure 5 La figure 6 montre la cons- titution de l'un des circuits de mémoire 54 et 55, qui possè- de une capacité de mémoire correspondant à une image, ainsi qu'un circuit 70 de reproduction de signaux d'adresses situé à l'intérieur du contrôleur d'enregistrement de mémoire 58. Les blocs Mil' M 21 ' M 311 M 61, M 12,M 22,M 62, M 13 M 23, M 63 M 161, et M 66, représentent chacun une trame à 64 k (mémoire à accès aléatoire ou direct de 64 kbits) Un en- semble de 36 RAM à 64 k sont alimentées chacunepar un signal d'adresse provenant du générateur commun 70 de signaux d'adres ses La capacité totale de mémorisation des 36 RAM à 64 k est légèrement supérieure à la capacité de mémoire qui correspond à une image Par conséquent, si les circuits de mémoire 54 et respectivement sont des mémoires de trames, l'agencement représenté sur la figure 6 correspond à l'ensemble du circuit de mémoire comprenant à la fois les circuits de mémoire 54 et 55. Le circuit de mémoire 54 ou 55 comporte une première colonne d'un groupe d'éléments de mémoire 71-1 qui est constitué par les 6 six mémoires RAM M 1 l, M 21, et M 61, une seconde colonne d'un groupe d'éléments de mémoire 71-2 qui est constitué par les six mémoires RAM M 12 M 22, et M 62 ' et des troisième, quatrième, cinquième, sixième colonnes de groupes d'éléments de mémoire 71-3 à 71-6 constituées cha- cune de façon similaire de six mémoires RAM Chaque bit des données d'éléments d'image est envoyé à chacune des six mémoi- res RAM dans chacune des six colonnes des groupes d'éléments de mémoire 71-1 à 71-6, par l'intermédiaire de bornes d'en- trée 72-1 à 72-6 et de commutateurs 51 à 56 qui possèdent six contacts En réalité lescommutateurs 51 à 56 sont des com- mutateurs analogiques qui fonctionnent électriquement Les six bits supérieurs dès données d'éléments d'image à 8 bits sont envoyés en parallèle aux bornes d'entrée 72-1 à 72-6. Le commutateur 51 envoie le bit de poids supérieur MSB des données d'éléments d'image à l'une des mémoires RAM Ml, M 12, M 16 ' De façon similaire un commutateur S (i est un nom- bre entier de 2 à 6) envoie le i-ème bit des données d'élé- ments d'image compté à partir dui'bit de poids supérieur MSB (MSS est considéré comme étant le premier bit) à l'une des mémoires RAM M (ij étant un nombre entier de 1 à 6) Par conséquent, dans le circuit de mémoire représenté sur la fi- gure 6, les deux bits inférieurs faisant partie des 8 bits- des données d'éléments d'image sont écartés, mais une telle élimination des deux bits inférieurs des données d'éléments d'image n'a essentiellement aucun effet sur l'image reprodui- te Naturellement, il est possible d'ajouter 12 mémoires RAM à 64 k supplémentaires au circuit de mémoire représenté sur la figure 6, afin de mémoriser l'ensemble de 8 bits des don- nées d'éléments d'image Cependant, dans l'appareil de repro- duction de signaux vidéo numériques destinés à un usage privé, il sera plus avantageux d'utiliser un circuit de mémoi- -20 re possédant la constitution représentà sur la figure 6 afin de maintenir à une faible valeur le coût de l'appareil de re- production. Ci-après, on va décrire le fonctionnement du circuit de mémoire représenté sur la figure 6 Par commo- dité, on va donner la description en rapport avec un appareil de reproduction dans lequel le signal vidéo numérique repro- duit est envoyé directement aux circuits de mémoires 54 et 55, et effectue la reproduction de maniez à produire un signal *vidéo couleurs analogique conformément au système PAL ou au système SECAM. Parmi les six colonnes de groupes d'éléments de mémoire 71-1 à 71-6, les quatre premières colonnes des groupes d'éléments de mémoire 71-1 à 71-4 mémorisent de façon indépendante les groupes de Connées d'éléments d'image de luminance En outre les cinquième et sixième colonnes des groipes d'éléments de mémoire 71-5 et 71-6 mémorisent de façon indé- pendante les données d'éléments d'image des deux types de si- gnaux de différence de couleur numériquesa -Comme cela a été décrit précédemment, le nombre;des éléments d'images de luminance dans une image est ( 114 x 4) éléments suivant la direction horizontale et 572 éléments suivant la direction verticale de l'image Quatre données d'éléments d'image de luÈinance réciproquement voi- sins, qui doivent être affichées sur la même ligne de bala- yage, sont mémorisées de façon indépendante par les groupes d'éléments de mémoire 71-1 à 71-4, à la même adresse Pour cette raison, en liaison avec une ligne de balayage, les données d'éléments d'image de luminance sont mémorisées dans les groupes d'éléments de mémoire 71-1 à 71-4 dans un ensem- ble de 114 adr(sses D'autre part, le nombre des éléments d'image de chacune des deux sortes de signaux de différence de couleur numériques est de 114 éléments suivant la direc- tion horizontale et de 572 éléments suivant la direction ver- ticale de l'image, comme décrit précédemment Chacune des don- nées d'éléments d'images des deux types de signaux de diffé- rence de couleurs numériques,qui doivent être affichés dans la même ligne de balayage, est mémorisé de façon indépen- dante dans les groupes d'éléments de mémoire 71-5 et 71-6. Par conséquent, pour une ligne de balayage, les données d'éléments d'image des deux sortes de signaux des diffé- rences de couleurs numériques sont mémorisées dans les grou- pes d'éléments de mémoire 71-5 et 71-6 dans un ensemble de 114 adresses Chacune des données d'éléments d'image des deux sortes de signaux de différence de couleur numériques eÈt mémorisée à la même adresse que les quatre données d'élé- ments d'image de luminance qui sont affichées dans la même position sur l'écran que les données d'éléments d'image des deux sortes de signaux de différence de couleurs numériques. Comme décrit précédemment en liaison avec les figures 1 et 2, le signal codé de composante reproduit est transmis de manière à faciliter la conversion du nombre des lignes de balayage C'est-à-dire que les données d'éléments d'image suivant la direction verticale de l'image sont trans- mises successivement selon une séquence telle que les 8 bits supérieurs d'un mot sont transmis en premier, puis les 8 bits inférieurs du même mot sont transmis, à la suite de quoi les 8 bits supérieurs d'un mot ultérieur sont-transmis, etc, et sont envoyés au circuit de mémoire 54 ou 55 L'adresse d'en- registrement en rapport avec le circuit de mémoire 54 ou 55 pour les données d'éléments d'image situées dans les 8 bits inférieurs de chaque mot doit posséder une valeur d'adresse qui est supérieure de " 114 ", c'est-à-dire de " 0072 " en sys- tème hexadécimal, par rapport à l'adresse d'enregistrement des données d'élémentsd'image situées dans les 8 bits supé- rieurs du même mot De façon similaire, l'adresse d'enregis- trement des données d'éléments d'image disposées dans les 8 bits supérieurs d'un mot quelconque doit posséder une valeur d'adresse qui est supérieurede "QO 72 " en système hexa- décimal, par rapport à l'adresse d'enregistrement des don- nées d'éléments d'image situées dans les 8 bits inférieurs d'un mot qui précède -le mot considéré Lorsque l'enregis- trement est effectué par positionnement des adresses d'en- registrement de cette manière, les données d'éléments d'images enregistrées peuvent être lues hors du circuit de mémoire 54 ou 55 selon une séquence de telle-sorte que les données d'éléments d'image sont lues de la gauche vers la droite de l'image et depuis le haut vers le bas de l'image, avec une incrémentation de l'adresse de lecture, de " 0001 ". Par conséquent, pendant l'opération d'enregis- trement, le circuit 70 de production de signaux d'adresses produit un signal d'adresse indiquant la valeur d'adresse pour les données d'éléments d'images situées dans les 8 bits supérieurs du premier mot et qui font partie du groupe de données d'éléments d'image succédant directement au signal d'en-tête, conformément à la valeur des codes d'adresses "B 3 " à "B 1-8 " représentés sur la figure 3 Ensuite, chaque fois que les données d'éléments d'image possédant le nombre dequanti- fication de 8 bits sont envoyées au circuit de mémoire 54 ou , le circuit 70 de production de signaux d'adresses déli- vre un signal d'adresse à 16 bits indiquant une-, aleur d'adre. se qui est incrémentée de " 0072 " en système hexadécimal et en voie ce signal d'adresse au circuit de mémoire 54 ou 55. En supposant que le signal d'en-tête H VI re- présenté sur la figure 1 est reproduit, le circuit 70 de pro- duction de signaux d'adresses délivre un signal d'adresse à 16 bits indiquant une valeur '" 0000 " en système hexadécimal et envoie ce signal d'adresse au circuit de-mémoire 54 et 55, D'autre part, chaque bit situé dans les 6 bits supérieurs des données d'éléments d'-image, qui sont situées dans les 8 bits supérieurs du premier mot du groupe de données d'éléments d'image Y V qui est associé au signal de luminance numérique, est transmis par les commutateurs 51 à 56 respectivement et -est enregistré à l'adresse " 0000 " dans les mémoires RAM M 1 à M 61, qui sont situées dans le groupe d'éléments de mémoi- re 71-1. Ensuite, le circuit 70 de protection de signau d'adresses produit un signal d'adresses indiquant une valeur " 10072 "' en système hexadécimal Cependant, les commutateurs S à 56 sont maintenus dans leur état connecté d'origine Ensui te chaque bit faisant partie des 6 bits supérieurs des donnée d'éléments d'image reproduites, qui sont situées dans les 8 bits inférieurs du premier mot du groupe de données d'élément d'image Y V 1 qui est associé au signal de luminance numérique, est transmis par les commutateurs S à 56 respectivement et est enregistré à l'adresse " 0072 " dans les mémoires RAM Ml à M 61 ' qui sont situées dans le groupe d'éléments de mémoire 71-1 Ensuite, de façon similaire, chaque bit situé dans les 6 bits supérieurs des données d'éléments d'image situées dans le groupe de données d'éléments d'image Y V est enregistré à une adresse incrémentélde " 0072 " dans les mémoires RAM M à M 61, qui sont situées dans le groupe d'éléments de mémoire 71-1 Il en résulte qu'un ensemble de 5-72 données d'éléments d'image faisant partie du groupe de données d'éléments d'ima- ge Yv 1 sont enregistrées dans le groupe d'éléments de mémoi- re 71-1. Le signal d'en-tete HV 2 est reproduit ultérieu- V 2 S erdi léiu rement, et le circuit 70 de production de signaux d'adresses produit à nouveau un signal d'adresse à 16 bits indiquant les valeurs " 0000 " en système hexadécimal Simultanément les commutateurs Sl à 56 sont commutés de sorte que chacunedes données à 1 bit appliquées aux bornes d'entrée 72-1 à 72-6 sont envoyées aux mémoires RAM M 12 à M 62 situées dans le grou- pe d'éléments de mémoire 71-2 Par conséquent chaque bit fai- sant partie des 6 bits supérieurs des données d'éléments d'ima- ge reproduites, qui sont situées dans les 8 bits supérieurs du premier mot et font partie du groupe des données d'é léments d'image YV 2 ' qui est associé au signal de luminance numéri- que, est transmis par les commutateurs 51 à 56 respectivement et est enregistré à l'adresse " 0000 " dans les mémoires RAM M 12 à M 62 qui font partie du groupe d'éléments de mémoire 71-2. Ensuite, le circuit 70 produit un signal d'adresses indiquant une valeur " 0072 " en système hexadécimal,et chaque bit faisant partie des 6 bits supérieurs des données d'élé- ments d'image reproduites, qui sont situées dans les 8 bits supérieurs du premier mot du groupe de données d'éléments d'image YV 2 qui est associé au signal de luminance numéri- que, est enregistré à l'adresse " 0072 " dans les mémoires RAM M 12 à M 62 qui font partie du groupe d'éléments de mé- moire 71-2 Ensuite, de façon similaire, chaque bit faisant partie des 6 bits supérieurs des données d'éléments d'image situés dans le groupe de données d'éléments d'image YV 2 est enregistré à une adresse qui est incrémentée de " 0072 " dans les mémoires RAM M 12 à M 62 qui font partie du groupe d'élé- ments de mémoire 71-2 - De façon similaire, les données d'éléments d'image situées dans les groupes de données d'éléments d'ima- ge YV 3 et YV 4 sont enregistrées respectivement dans les grou- pes d'éléments de mémoire 71-3 et 71-4 En outre, les données d'éléments d'images situées dans les groupes de données d'élé- ments d'image (R-Y)vl et (B-Y)vi sont enregistrées respective- ment dans les groupes d'éléments de mémoire 71-5 et 71-6 Les adresses, o les données d'éléments d'image faisant partie des groupes de données d'éléments d'image YV 3 ' YV 4 ' (R-Y)vi et (B-Y)vl sont enregistrées, sont incrémentées de " 0072 " et prennent les valeurs " 0000 ", " 0072 ", " 00 E 4 ", " 0156 " Les données d'éléments d'image, situées dans le groupe de don- nées d'éléments d'images YV 5 et qui sont obtenues ultérieure- ment, sont enregistrées dans le groupe d'éléments de mémoire 71-1 Cependant, la première adresse d'enregistrement, qui est produite par le circuit 70 de production de signaux d'adressesest " 0001 ", étant donné que le signal Hv 7 est re- produit aussitôt après le groupe de données d'éléments d'ima- ge YV 5 Ensuite, le circuit 70 de production de signaux d'adresses produit une adresse d'enregistrement qui est in- crémentéede " 0072 " en système hexadécimal et prend les va- leurs " 110073 " 11, " O OE 5 ", " 0157 ", En outre les données d'élé- ments d'image situées dans les groupes restants de données d'éléments d'image YV 6 ' YV 7 À YV 8 ' (R-Y)v 2 et (B-Y)v 2), qui constituent la même unité que le groupe de données d'élé- ments d'image Y 5,, sont enregistrées respectivement aux adresses " 0001 ", " 0073 ", dans les groupes d'éléments de mémoire 71-2 à 71-6 L'opération d'enregistrement décrite précédemment est répétée de façon semblable et les données d'éléments d'image présents dans les groupes de données d'éléments d'image YV 453 À YV 454 ' YV 456 À (R-Y)V 114 et (B-Y) V 114 qui constituent la dernière unité, sont respectivement enre- gistrées aux adresses " 0071 ", " 00 E 3 ", "E 155 " Lorsqu'un signal vidéo analogique, qui est conforme au système NTSC, est produit à partir du signal reproduit, le nombre des lignes de balayage du signal vidéo numérique délivré par le décodeur 50 est converti dans le circuit 52 de conversion du nombre de lignes de balayage, avant que soitmise en oeuvre l'enregistrement en liaison avec le circuit de mémoire 54 et 55 Dans ce cas, l'opéra- tion d'enregistrement en rapport avec le circuit de mémoi- re est la même que l'opération décrite précédemment, hor- misque le nombre des données est réduit aux cinq sixiè- mes du nombre de données dans le cas décrit précédemment en raison de la conversion du nombre des lignes de balaya- ge Par conséquent, on ne donnera pas une description dé- taillée de ce cas. Pendant une opération de lecture effectuée en liaison avec les circuits de mémoire 54 et 55, u ne adres- se commune de lecture, qui est produite par un circuit de production de signaux d'adress E situé à l'intérieur du-con- tr Bleur de lecture de mémoire 61 et envoyé aux groupes d'éléments de mémoire 71-1 à 71-6, est incrémentée de " 00011 ". Les données d'éléments d'image enregistrées présentes dans les groupes d'éléments 71-1 à 71-6 sont lues en parallèle. La vitesse, avec laquelle la lecture est effectuée en liai- son avec les groupes d'éléments de mémoire 71-1 à 71-4, est différente de la vitesse avec laquelle s'effectue la lectu- ré en liaison avec les groupes d'éléments de mémoire 71-5 et 71-6. La présente invention concerne un circuit de production de signaux d'adresses tel que le circuit 70 de production de signaux d'adresses qui produit un signal d'adresse indiquant une valeur qui est incrémentée d'une valeur prédéterminée (dans le cas décrit précédemment, l'in- crément est " 0072 ") On va décrire ci-après une forme de réalisation d'un circuit de production de signaux d'adresses conforme à la présente invention, en se référant à la figu- re 7. La figure 7 est un schéma systématique mon- trant une forme de réalisation d'un circuit de production de signaux d'adresses conforme à la présente invention Une valeur fournie par le circuit de commande 59 représentée sur la figure 5, qui est conforme aux codes d'adresses "B 3 " à "B 10 " présents dans le signal d'en-tête, est envoyéeà un cir- cuit 75 de positionnement de la valeur initiale par l'intermé diaire d'une borne d'entrée 74 Le circuit 75 de positionne- ment de la valeur initiale produit un signal d'adresse à 16 bits qui indique l'adresse à laquelle les premières données d'éléments d'image contenues dans chacun des groupes subdivi- sés de données d'éléments d'image doivent être enregistrées. Les première données d'éléments d'image sont les données qui sont disposées dans les 8 bits supérieurs du premier mot dans chacun des groupes de données d'éléments d'image subdivisé à 286 mots Les 8 bits supérieurs du signal d'adresse à 16 bits qui est produit par le circuit 75 de positionnement de la va- leur initiale, sont envoyés à un étage d'attaque en forme de bascule bistable 76 U et y sont verrouillés, les 8 bits inférieurs du même signal d'adresse sont envoyés à un étage d'attaque en forme de bascule bistable 76 L et y sont verrouil lés Par conséquent, lors de la reproduction des signaux d'en tête Hvi à HV 61 une valeur " 00 " en système hexadécimal (les valeurs indiquées ci-après sont toutes des valeurs en systè- me hexadécimal) est maintenue dans les étages d'attaque en forme de bascule bistable 76 U et 76 L Une impulsion de ver- rouillage est envoyée par le circuit 75 de positionnement de la vâleur initiale aux étages d'attaque en forme de bascu- * le bistable 76 U et 76 L. Tout d'abord, au début de l'opération, une impulsion de commande est envoyée par une borne de sortie 78 à un circuit 77 de production de signaux et est envoyée à l'étage d'attaque en forme de bascule bistable 76 L De ce fait, un signal à 8 bits, dans lequel l'ensemble des bits sont des " O " (valeur " 00 "), est délivré par l'étage d'atta- que en forme de bascule bistable ( 76 L) Les quatre bits su- périeurs du signal à 8 bits produits par l'étage d'attaque en forme de bascule bistable 76 L sont envoyés à un addition- neur 85 U, et les 4 bits inférieurs du même signal sont envoyés à un additionneur 85 U, par l'intermédiaire d'une voie de transmission à 8 bits Simultanément le signal de sortie à 8 bits de l'étage d'attaque en forme de bascule bistable 76 L est délivré en parallèle par l'intermédiaire de bornes de sortie 91-1 à 91-8, sous la forme d'un signal d'adresse, qui correspond aux 8 bits inférieurs du signal d'adresse à 16 bits Un contrôleur 86 contrôle le circuit 77 de produc- tion de signaux de telle sorte que chacun des signaux de sor- tie du circuit 77 de production de signaux et le signal de sortie du circuit 75 de positionnement de la valeur initiale sont synchronisés. -Ensuite, une impulsion de commande est produi- te par une borne de sortie 79 du circuit 77 de production de signal et envoyéeà l'étage d'attaque en forme de bascule bistable 76 U Par conséquent, l'étage d'attaque en forme de bascule bistable 76 U délivre un signal indiquant la valeur initiale 1 " 00 " 1 et les 4 bits supérieurs de ce-signal sont envoyés à l'additionneur 85 U, tandis que les 4 bits infé- rieurs dudit signal sont envoyés à l'additionneur 85 L, par l'intermédiaire de la voie de transmission à 8 bits Simul- tanément, le signal de sortie à 8 bits de l'étage d'attaque en forme de bascule bistable 76 U est délivré en parallèle par les bornes de sortie 91-1 à 91-8, sous la forme d'un signal d'adresse qui correspond aux 8 bits supérieurs du si- gnal d'adresse à 16 bits C'est-à-dire que le signal d'adres- se est délivré selon un mode à division du temps, par les bornes de sortie 91-1 à 91-8 selon une séquence avec les 8 bits inférieurs obtenus en premier et les 8 bits supé- rieurs obtenus ensuite, et la valeur initiale du signal d'adresse est " 0000 " Lorsqu'une impulsion de verrouillage est délivrée par une borne de sortie 80 du circuit 70 de pro- duction de signaux et est envoyé à un étage d'attaque en forme de bascule bistable 87 L, un signal à niveau bas est produit par l'intermédiaire d'une borne de sortie 80 et est envoyé à uhe borne d'entrée d'un circuit de porte 88, en synchro- nisme de phase avec le signal à niveau bas qui est délivré par la borne de sortie 80 L'autre borne d'entrée du cir- cuit de porte 88 est mise à la masse Par conséquent, lors- que le signal à niveau bas est envoyé à la borne d'entrée indiquée ci-dessus du circuit de commande 88, ce circuit reçoit un signal à niveau haut Ce signal de sortie à ni- veau haut du circuit de porte 88 est appliqué à chacune des bornes d'entrée correspondant aux 3 bits inférieurs présents dans l'additionneur 85 U, et également à une borne d'entrée correspondant au septième bit présent dans l'additionneur L Les additionneurs 85 U et 85 L sont tous les deux conçus de manière à additionner les signaux correspondant aux 4 bits supérieurs et aux 4 bits inférieurs faisant partie de l'entrée à 8 bits, et à délivrer un signal de sor- tie à 4 bits, qui correspond au résultat de l'addition. Le signal de sortie à 4 bits de l'additionneur 85 U est envoyé aux bornes d'entrée correspondant aux 4 bits supé rieursdans un étage d'attaque en forme de bascule bistable 87 U et aux bornes d'entrée correspondant aux 4 bits supérieurs dans l'étage d'attaque en forme de bascu- le bistable 87 L D'autre part, le signal de sortie à 4 bits de l'additionneur 85 L est envoyé aux bornes d'entrée correspondant aux 4 bits inférieurs dans l'étage d'attaque en forme de bascule bistable 86 U et aux bornes d'entrée correspondant aux 4 bits inférieurs dans l'étage d'atta- que en forme de bascule bistable 87 L. En outre, parmi les signaux de sortie à 8 bits des étages d'attaque en forme de bascule bistable 76 U, 76 L, 87 U et 87 L, les 4-bits supérieurs de l'un des signaux sont appliqués de façon sélective aux bornes d'en- trée correspondant aux 4 bits supérieurs dans l'addition- neur 85 U En outre, parmi les signaux de sortie à 8 bits des étages d'attaque à bascule bistable 76 U, 76 L, 87 U et 87 L, les 4 bits inférieurs de l'un des signaux sont appliqués de façon sélective aux bornes d'entrée correspondant aux 4 bits inférieurs dans l'additionneur 85 Lo - En outre, un signal de sortie de report(CA) de l'additionneur 85 est verrouillé par ue bascule bistable 89 et ce signal de sortie de report est envoyé à l'addition- neur 85 L En outre, un signal à niveau bas est en permanen- ce appliqué à une borne d'entrée correspond au cinquième bit dans l'additionneur 86 U, et à des bornes d'entrées correspon- dant au cinquième, au sixième et au huitième bits dans l'ad- ditionneur 85 L En outre, un signal de sortie de report de - l'additionneur 85 L est transmis par l'intermédiaire d'une voie de transmission 90 et est ensuite envoyé à l'addition- neur 85 U, dans lequel ce signal de sortie de report est ajou- té au moyen de l'autre borne d'entrée. Par conséquent, pendant la période pendant la- quelle un signal à niveau bas est délivré par la borne de sortie 80 du circuit 77 de production de signaux, le circuit de porte de porte 88 produit un signal à niveau haut, Pour cette raison l'additionneur 85 U ajoute la valeur " 7 " des 4 bits inférieurs à la valeur("la valeur initiale est " O ") des 4 bits supérieurs et délivre un signal de sortie à 4 bits. L'additionneur 85 U ajoute également la valeur du signal de report lorsque le signal de report est envoyé à cet addition- neur 85 U par l'intermédiaire de la voie de transmission 90. L'additionneur 85 U ajoute la valeur " 2 " des quatre bits infé- rieurs à la valeur("la valeur initiale est " O ") des quatre bits supérieurs et délivre 'un signal de sortie à 4 bits Lors- que le signal de sortie de report du circuit à bascule bista- ble 89 est envoyé à cet additionneur 85, ce dernier ajoute également le signal de sortie de report D'autre part, pen- dant la période pendant laquelle le signal à niveau haut est délivré par l'intermédiaire de la borne de sortie 80, le circuit de porte 88 produit un signal à niveau bas, Par con- séquent les valeurs présentes dans les-4 bits inférieurs des deux additionneurs 85 U et 85 L deviennent toutes les deux éga- les à " O ". Lorsque les 8 bits inférieurs de la valeur initiale " 0000 sont délivrés par l'étage d'attaque en for- me-de bascule bistable 76 L, un signal de commande à niveau bas est produit par l'intermédiaire de la borne de sortie et est envoyé au circuit de porte 88 Il en résulte qu'un signal provenant de l'additionneur 85 U et indiquant une valeur " 7 " est envoyé aux bornes d'entrées correspon- dant aux 4 bits supérieurs dans les deux étages d'attaque en forme de bascule bistable 87 L et 87 U, par l'intermédiai- re de la voie de transmission à 8 bits Un signal provenant de l'additionneur 85 L et indiquant une valeur " 2 " est en- voyé aux bornes d'entrée correspondant aux 4 bits inférieurs dans les deux étages d'attaque en forme de bascule bistable 87 L et 87 U, par l'intermédiaire de la voie de transmission à 8 bits Dans cet état, étant donné que l'impulsion de ver- rouillage provenant de la borne de sortie 81 n'est envoyée qu'à l'étage d'attaque en forme de bascule bistable 87 L, un signal indiquant une valeur " 72 " est verrouillé par l'étage d'attaque en forme de bascule bistable 87 L. Ensuite, en même temps que le niveau du si- gnal de sortie délivré par la borne de sortie 80 du circuit 77 de production de signaux est commuté au niveau haut, une impulsion de commande, qui est délivréepar la borne de sor- tie 79, est envoyéeà l'étage d'attaque en forme de bascule bistable 67 U Par conséquent les 8 bits supérieurs de la va- leur initiale " 0000 " sont délivrés par l'étage d'attaque en forme de bascule bistable 76 U et sont délivrés par les bornes de sortie 91-1 à 91-8 Dans le signal à 8 bits in- diquant la valeur " 00 ", les 4 bits supérieurs indiquant la valeur " O " sont envoyés à l'additionneur 85 U, tandis que les 4 bits inférieurs indiquant la valeur " O " sont envoyés à l'additionneur 85 L Etant donné que le signal de sortie obtenu au moyen de la borne de sortie 80 prend un niveau dans cet état, le signal de sortie du circuit de porte 88 prend un niveau bas Par conséquent, un signal indiquant une valeur " O " est envoyé aux bornes d'entrée correspondant aux 4 bits inférieurs dans les deux additionneurs 85 U et 85 L. De ce fait, un signal à 4 bits indiquant la valeur " O " est produit par les deux additionneurs 85 U et 85 L et le signal de sortie à 4 bits de l'additionneur 85 U est envoyé aux bor- nes d'entrée correspondant aux 4 bits supérieurs dans les deux étages d'attaque en forme de bascule bistable 87 U et 87 L Le signal de sortie à 4 bits de l'additionneur 85 L est envoyé aux bornes d'entrée correspondant aux 4 bits inférieurs dans les deux étages d'attaque en forme de bas- cule bistable 87 U et 87 L. Ensuite, une impulsion de verrouillage est délivréepar une borne de sortie 82 du circuit 77 de produc- tion de signaux et est envoy à l'étage d'attaque en forme de bascule bistable 87 U Par conséquent, les étages à bas- cule bistable 87 U verrouillent la valeurprécitée o" 00 " îcette valeur devient la valeur du multiplet supérieur de la secon- de adresse " 0072 ") En outre, une impulsion de commande est délivrée par la borne de sortie 80 Il en résulte que le signal à 8 bits indiquant la valeur " 72 ", qui -a été verrouil- lé par l'étage d'attaque en forme de bascule bistable 77 L jusqu'à cet instant, est délivré par les bornes 91-1 à 91-8 sous la forme d'un signal correspondant au multiplet inférieur de la seconde adresse En outre, au même moment, le signal à 4 bits indiquant la valeur " 7 " dans l'étage d'attaque en forme de bascule bistable 87 L est appliquée aux bornes d'en- trée correspondant aux 4 bits supérieurs dans l'additionneur 75 U et le signal à 4 bits indiquant la valeur " 2 " dans l'éta- ge d'attaque en forme de bascule bistable 87 L est appliqué aux bornes d'entrée correspondant aux 4 bits inférieurs dans l'additionneur 85 L En raison du signal à niveau bas qui est délivré par la borne de sortie 80, le circuit de porte 88 délivre à nouveau un signal à niveau haut Le signal à ni- veau haut du circuit de porte 88 est appliqué aux bornes d'en- trée correspondant aux 3 bits inférieurs dans l'additionneur U et à la borne d'entrée correspondant au septième bit dans l'additionneur 85 Par conséquent, il résulte de l'addition des valeurs " 7 " et " 7 " que l'additionneur 85 U délivre un si- gnal indiquant une valeur "E" D'autre part, en tant que résultat de l'addition des valeurs " 2 " et " 2 ", l'additionneur L délivre un signal indiquant une valeur " 4 " Le signal indiquant la valeur "E", qui est délivré par l'additionneur 85 U,et le signal indiquant la valeur " 4 ",qui est délivré par l'additionneur 85 L, sont verrouillés dans l'étage d'attaque en forme de bascule bistable 87 L par une impulsion de ver- rouillage qui est produite ultérieurement par la borne de sortie 81. Ensuite une impulsion de commande est envoyée par l'intermédiaire d'une borne de sortie 84 du circuit 77 d production de signaux et est envoyée à l'étage d'attaque en forme de bascule bistable 87 U Simultanément, un signal à niveau haut est à nouveau délivré par la borne de sortie 80 Par conséquent, le signal à 8 bits indiquant la valeur " O ", qui a été verrouillé dans l'étage d'attaque à bascule bistable 87 U jusqu'à cet instant, est délivré par les bornes de sortie 91-1 à 91-8 sous la forme d'un signal correspondant au multiplet supérieur du signal d'adresse Par conséquent, la seconde adresse indiquée par le signal d'adresse devient éga- le à " 0072 " En outre simultanément les signaux d'entrée, qui sont appliqués aux bornes d'entrée correspondant aux 4 bits inférieurs dans les deux additionneurs 85 U et 85 L,pren- nent respectivement le niveau bas De ce fait, l'addition- neur 85 u additionne le signal indiquant la valeur " O " qui est fourni par les 4 bits supérieurs dans l'étage d'atta- que en forme de bascule bistable 87 U et est envoyé aux bor- nes d'entrée correspondant aux 4 bits supérieurs dans l'ad- diitonneur 85 U, et le signal indiquant la valeur " O ", qui est envoyé aux bornes d'entrée correspondant aux 4 bits inférieurs dans l'additionneur 85 U, et produit un signal indiquant une valeur " O "o D'autre part, l'additionneur 85 L ajoute le signal indiquant la valeur " O ",qui est obtenu à partir des 4 bits inférieurs dans l'étage d'attaque en for- me de bascule bistable 87 U et est envoyé aux bornes d'en- trée correspondant aux quatre bits supérieurs dans l'ad- tionneur 85 L, et le signal indiquant la valeur " O ", qui est envoyé aux bornes d'entrée correspondant aux 4 bits inférieurs dans l'additionneur'85 L, et fournit un signal indiquant une valeur " O "o Ces signaux de sortie des addi- tionneurs 85 U et 85 L sont verrouillés dans l'étage d'at- taque en forme de bascule bistable 87 U lorsqu'une impul- sion de verrouillage est délivrée ultérieurement par la borne de sortie 82. Ensuite une impulsion de commande est produi- te par une borne de sortie 83 et le signal, qui est délivré par la borne de sortie 81, prend à nouveau le niveau bas. Par conséquent, un signal à 8 bits indiquant la valeur "E 4 " et produit par l'étag Ld'attaque en forme de bascule bista- ble 87 L est délivré par les bornes de sortie 91-1 à 91-8 sous la forme d'un signal correspondant au multiplet inférieur de la troisième adresse De plus l'additionneur 85 U addi- tionne le signal indiquant la valeur "E"', qui est obtenue à partir des 4 bits supérieurs dans l'étage d'attaque en forme de bascule bistable 86 L et est envoyé aux bornes d'en- trée correspondant aux 4 bits supérieurs dans l'additionneur U, et le signal indiquant la valeur " 7 ",fqui est délivré par le circuit de porte 88 et analogue et qui est envoyé aux bornes d'entrée correspondant aux 4 bits inférieurs dans l'additionneur 85 U Cet additionneur 85 U produit par conséquent un signal à 4 bits indiquant une valeur " 5 " De plus, un signal de sortie de report est délivré par une bor- ne de sortie de report de l'additionneur 85 U et est verrouil- lé dans le circuit à bascule bistable 89 D'autre part, l'ad- ditionneur 85 L additionne le signal indiquant la valeur " 4 " obtenu à partir des 4 bits inférieurs dans l'étage d'attaque à bascule bistable 87 L et envoyé aux bornes d'entrée corres. pondant aux 4 bits supérieurs dans l'additionneur 85 L, et le signal indiquant la valeur " 2 " qui est délivré par le circuit de porte 88 et analogue et est envoyé aux bornes d'entrée correspondant aux 4 bits inférieurs dans l'additionneur 85 L. Cet additionneur 85 L produit par conséquent un signal indi- quant une valeur " 6 " Ces signaux de sortie des additionneurs U et 85 L sont verrouillés dans l'étage 5 en forme de bascule bistable 87 L lorsqu'une impulsion de verrouillage est ulté- rieurement délivrée par la borne de sortie 81. Ensuite, une impulsion de commande est déli- vrée par la borne de sortie 84 et le signal, qui est déli- vré par la borne de sortie 80, prend à nouveau le niveau haut Par conséquent, un signal à 8 bits indiquant une va- leur " 00 " est délivré par l'étage d'attaque en forme de bas- cule bistable 86 U et est délivré par les bornes de sortie 91-1 à 91-8 sous la forme d'un signal correspondant au multi- plet supérieur de la troisième adresse De ce fait, la troi- sième adresse devient égale à " 00 E 4 " En outre, l'addition- neur 85 U additionne le signal indiquant la valeur "O", qui est obtenu à partir des 4 bits supérieurs dans l'étage d'attaque en forme de bascule bistable 87 U et est envoyé aux bornes d'entrée correspondant aux 4 bits supérieurs dans l'additionneur 85 U, et le signal indiquant la valeur " O " qui est envoyé aux bornes d'entrée correspondant aux 4 bits in- férieurs dans l'additionneur 85 U L'additionneur 85 U délivre par conséquent un signal à 4 bits indiquant la valeur "O". D'autre part, l'additionneur 85 L additionne le signal indi- quant la valeur " O ", qui est obtenu à partir des 4 bits in- férieurs dans l'étage en forme de bascule bistable 87 U et est envoyé aux bornes d'entrée correspondant aux 4 bits su- périeurs dans l'additionneur 85 L, le signal indiquant la va- leur " O " qui est envoyé aux bornes d'entrée correspondant aux 4 bits supérieurs dans l'additionneur 85 L, et un signal délivré par le circuit à bascule bistable 89 L'additionneur L délivre par conséquent un signal indiquant une valeur " 1 " Ces signaux de sortie des additionneurs 85 U et 85 L sont verrouillés dans l'étage d'attaque en forme de bascule bis ' table 87 U lorsqu'une impulsion de verrouillage est délivrée ultérieurement par la borne de sortie 82 du circuit 77 de production de signaux et est envoyée uniquement à l'étage d'attaque en forme de bascule bistable 87 U Par conséquent l'étage d'attaque en forme de bascule bistable 87 U délivre le signal indiquant la valeur " 00 " qui correspond au multiplet supérieur de la troisième adresse et ensuite cet étage d'at- taque en forme de bascule bistable 87 U verrouille le si- gnal indiquant la valeur " O " qui correspondra à l'octet su- périeur de la quatrième adresse. Ensuite, une impulsion de commande est déli- vrée par la borne de sortie 83 du circuit 77 de production de signaux et est envoyée à l'étage d'attaque en forme de bascule bistable 87 L De ce fait un signal à 8 bits indi- quant une valeur " 56 " est délivré par les bornes de sortie 91-1 à 91-8 sous la forme d'un signal correspondant aumulti- pletinférieur de la quatrième adresse Simultanément une impulsion d'effacement est délivrée par une borne de sor- tie 92 et est envoyée au circuit à bascule bistable 89 et de plus, le niveau du signal de sortie, qui est délivré. sur la borne de sortie 80, est à nouveau commuté au niveau bas Il en résulte que, comme cela peut être aisément com- prisde la description donnée précédemment,l'additionneur U additionne les valeurs " 5 " et " 7 " et délivre un signal indiquant une valeur "C" D'autre part, l'additionneur 85 L additionne les valeurs " 6 " et " 2 " et délivre un signal in- diquant une valeur " 8 " Par conséquent, un signal à 8 bits indiquant une valeur "C 8 ", qui sera la valeur dans le multi- plet inférieur de la cinquième adresse, est verrouillée dans l'étage d'attaque en forme de bascule bistable 87 L. Après que l'étage d'attaque en forme de bascule bistable 87 U soit commandé et que le signal indiquant la valeur " 01 ", qui correspond au multiplet supérieur de la quatrième adres- se, ait été délivré, le signal indiquant la valeur " 01 " est verrouillé sous la forme du signal correspondant au multiplet su- périeur de la cinquième adresse. Les opérat ions semblables à celles décrites précédemment se répètent Il en résulte qu'un signal d'adres- se indiquant une valeur qui est incrémentée de "'00721 " est dé- livré par les bornes de sortie 91-1 à 91-8, dans la séquence selon laquelle les B bits inférieurs du signal d'adresse sont délivrés en premier et les 8 bits supérieurs du signal d'adresse sont délivrés ultérieurement. La valeur positionnée dans le circuit 75 de réglage de la valeur initiale est modifiée de façon appro- priée conformément au signal délivré par l'intermédiaire de la borne d'entrée 74 Par exemple, la valeur position- née est " 0001 ", lorsque les signaux d'en-tête HV 7 à Hvi 2 sont reproduits, et " 0002 " lorsque les signaux d'en-tête HV 13 à HV 18 sont reproduits En outre, lors du positionne- ment de la valeur initiale, les étages d'attaque en forme de bascule bistable 87 U et 87 L, le circuit à bascule bis- table 89 et analogue sont tous ramenés à " O ". Conformément au circuit de production de si- gnaux d'adresses représenté sur la figure 7, il est possi- ble de produire un signal d'adresse indiquant une valeur qui est incrémentée successivement de " 0072 " à partir de la valeur positionnée En outre, le signal d'adresse à 16 bits, qui indique ume valeur unique, est subdivisé en les 8 bits supérieurs et en les 8 bits inférieurs et est déli- bré selon un mode à division de temps. L'application du circuit de production de si- gnaux d'adressesconforme à la présente invention n'est'pas limitée au cas décrit ci-dessus, dans lequel le circuit est utilisé pour un circuit de mémoire à l'intérieur d'un appareil de reproduction de disques audio, qui a été anté- 46 bi rieurement proposé dans la demande de brevet français mentionnée précédemment et déposée par le demandeur de la présente demande et selon laquelle le circuit de mémoi- re est conçu pour mémoriser des signaux vidéo numériques. Par exemple, le circuit de production de signaux d'adresses conforme à la présente invention peut être utilisé dans dif- férentes applications o le circuit est destiné à délivrer un signal d'adresse d'enregistrement ou un signal d'adres- se de lecture indiquant une adresse qui est successivement incrémentée d'une valeur prédéterminée. En outre, la présente invention n'est pas limitée à ces formes de réalisation et différentes modifi- cations et variantes peuvent y être apportées sans sortir du cadre de l'invention. REVENDICATIONS 1 Circuit de production de signaux d'adresses pour un circuit de mémoire, les données numériques étant suc- cessivement enregistrées dans ou lues à partir d'une adresse dans ledit circuit de mémoire, cette adresse étant successi- vement incrémentée d'une valeur prédéterminée, caractérisé en ce que ledit circuit de production de signaux d'adresses com- prend un premier étage d'attaque en forme de bascule bistable ( 87 U) servant à produire un signal à'nbits correspondant à m bits supérieurs parmi un total de 2 N bits dans un signal d'adresse qui doit être produit, m étant un nombre entier, un second étage d'attaque en forme de bascule bistable ( 87 L) servant à produire un signal à ';mbits correspondant à m bits inférieurs dans ledit signal d'adresse, des circuits ( 77,88) servant à subdiviser un signal, qui est représenté par 2 E bits et qui possède une valeur prédéterminée, en signaux possédant des valeurs correspondant à mbits supérieurs et à n bits inférieurs possédant la valeur prédéterminée, et ser- vant à produire en alternance les signaux possédant la va- leur qui correspond aux-m bits supérieurs et aux m bits inférieurs possédant la valeur prédéterminée, un premier additionneur ( 85 U) servant à additionner au moins la valeur de N bits dans le signal qui possède la valeur prédéterminée et la valeur de n bits supérieurs dans un signal de sortie dudit premier ou second étage d'attaque en forme de bascule bistable et servant à produire un signal à nbits qui correspond à N bits supérieurs dans lesdits premier et second étages d'attaque en forme de bascule bistable, N étant un nombre entier infé- rieur à m, un second additionneur ( 85 L) servant à addition- ner au moins la valeur de (m-n)bits dans le signal qui possè- de la valeur prédéterminée et de (m-n)bits inférieurs du si- gnal de sortie dudit premier ou second étage d'attaque en forme de bascule bistable, et à produire un signal à (m-n)bits qui correspond à(m- n)bits inférieur dans lesdits premier et second étages d'attaque en forme de bascule bis- table, des moyens additionneurs ( 89,90) servant à envoyer un signal de report dudit premier additionneur audit second ad- ditionneur de manière à additionner le signal de report et un autre signal d'entrée dudit second additionneur, et ser- vant à envoyer un signal de report dudit second additionneur audit premier additionneur de manière à additionner le signal de report dudit second additionneur et un autre signal d'en- trée dudit premier additionneur, et des moyens ( 77) de com- mande des étages d'attaque servant à faire fonctionner en al ternance lesdits premier et second étages d'attaque en for- me de bascule bistable de telle sorte que ces premier et se- cond étages d'attaque en forme de bascule bistable délivrent en alternance et selon un mode à division du temps m bits- supérieurs du signal d'adresse à 2 m bits et m bits infé- rieurs du signal d'adresses à 2 mnbits, et en ce que ledit premier étage d'attaque en forme de bascule bistable verrouille les signaux de sortie desdits premier et second additionneursqui sont délivrés par l'envoi d'un signal de sortie dudit premier étage d'attaque en forme de bascule bistable auxdits premier et second additionneurs lorsque ledit premier étage d'attaque en forme de bascule bistable est actionné, eten ceque ledit se- cond étage d'attaque en forme de bascule bistable verrouil- le des signaux de sortie desdits premier et second addition- neursqui sont obtenus par l'envoi d'un signal de sortie dudit second étage d'attaque en forme de bascule bistable auxdits premier et second additionneurs lorsque ledit second étage d'attaque en forme de bascule bistable est actionné. 2 Circuit de production de signaux d'adresses selon la revendication 1, caractérisé en ce qu'il est en outre prévu un circuit ( 75) de positionnement de la valeur initiale servant à régler une valeur initiale dudit signal d'adresse, un troisième étage d'attaque en forme de bascule bistable ( 76 U) servant à verrouiller un signal qui correspond atom bitssupérieursfaisant partie du signal à 2 m bits et indiquant làdite valeur initiale positionnée dans ledit circuit de positionnement de la valeur initiale, et servant à délivrer un signal verrouillé par des bornes de sortie et également à envoyer ledit signal verrouillé audit premier additionneur, et un quatrième étage d'attaque en forme de bascule bistable ( 76 L) servant à verrouiller un signal qui correspond à m bits inférieurs faisant partie du signal à 2 m bits indiquant ladi- te valeur initiale, et servant-à délivrer un signal verrouil- lé au niveau des bornes de sortie et à envoyer également ce signal verrouillé audit second additionneur, et en ce que lesdits moyens de commande des étages d'attaque délivrent en outre des signaux de commande servant à commander les fonctionne- ments desdits troisième et quatrième étages d'attaque en for- me de bascule bistable de sorte que les signaux de sortie de ces étages d'attaque sont délivrés selon un mode à division du temps. 3 Circuit de production de signaux d'adresses selon la revendication 1, caractérisé en ce que lesdits cir- cuits incluent un circuit ( 77) servant à produire une impul- sion qui prend deux niveaux et dont la variation du niveau est réalisée en synchronisme de phase avec les signaux qui actionnent en alternance lesdits premier et second étages d'attaque en forme de bascule bistable, et un circuit de porte ( 88) alimenté par ladite impulsion servant à délivrer un signal correspondant à N bits supérieurs faisant partie desdits m bits supérieurs ou desdits m bits inférieurs du- dit signal qui possède la valeur prédéterminée, audit pre- mier additionneur conformément au niveau de ladite impul- sion, et servant à envoyer un signal correspondant à(m-n) bits inférieurs faisant partie desdits N bits supérieurs ou desdits N bits inférieurs dudit signal qui possède la valeur prédéterminée, audit second additionneur con- formément au niveau de ladite impulsion. 4 Circuit de production de signaux d'adres- ses selon la revendication 1, caractérisé en ce que lesdits moyens additionneurs verrouillent le signal de report dudit premier additionneur et délivrent le signal de report verrouillé devant être additionné dans ledit second additionneur en tant que signal indiquant une valeur " 1 ", et en ce que lesdits moyens additionneurs comprennent un circuit à bascule bistable ( 89) qui est effacé essentiellement en même temps qu'intervient la comma ndedu second étage d'attaque en forme de bascule bis- table. Circuit de production de signaux d'adresses selon la revendication 1, caractérisé en ce que lesdites don- nées numériques sont des groupes de données d'éléments d'ima- ge qui sont obtenus en soumettant un signal vidéo analogique correspondant à une image ou à une trame à une modulation d'impulsions numérique, et que lesdits groupes de données d'éléments d'image sont constitués chacun par plusieurs données d'éléments d'image qui sont transmises d'une ma- nière séquentielle dans le temps selon une succession, de- puis une donnée d'élément d'image dans une ligne de balaya- ge située à la partie supérieure d'un écran à une donnée d'élément d'image dans une ligne de balayage située à la partie inférieure de l'écran, et de la gauche vers la droi- te de l'écran. 6 Circuit de production de signaux d'adresses selon la revendication 2, caractérisé en ce que ledit circuit de positionnement de la valeur initiale règle une valeur ini- tiale qui est spécifie par un codé d'adresses à l'intérieur d'un signal d'en-tête qui est transmis en même temps que les- dites données numériques.