FR 2535126 A1 19840427 FR 8316727 A 19831020 La présente invention concerne un circuit retardateur destiné à retarder un signal de combinaison défini par un signal de codage possédant une configuration prédéterminée suivi par un signal d'information transportant une donnée voulue, le signal de codage et le signal d'information étant répétés périodiquement. Un exemple de signal de combinaison tel que ci-dessus défini est un signal vidéo qui comprend un signal de salve (de synchronisation de couleur) corme signal de codage et un signal de couleur conme sigral d&information, le signal de salve et le signal de coeu' rta z 'rê dans une période de 1 H (environ 64 micro- secotdes) et se répétant périodiqueaiento Dans la trame de téiévision > il est souvent nécessaire d 4 retarder Ie signal vidéo de l H et à cet effet, on connaît un ce:oit gant un filtre en peigne qui possede un élément piézolélectrique déVp: s:é une plaque de verre ou défini par un dispositif à couplage de cidar'g. En ce qui concerne l'emploi d une ligne à retard par l'-rason conmie circuit retardateur es ainconvénients sont que le signal r'tar 1 pard une granda partie de sa puissance, que le coût de la ligne retard par ultrason ellem Rnme est très Èievé, et que la tailla de a 1 Igne a retard par ultrason elle-mgme est très grande par paraison avec d'autres éléments Électroniques places dans une puce de circuit intégré, ce qui conduit à un facteur d'encombrement important D'autre part, en ce qui concerne l'emploi du dispositif couplage de chiargo comme circuit retardateur, les inconvénients borique le disposlitîf à couplage de charge demande un générateur d'imullion d'horloge de haute qualité qui produit des impulsions d'hnorlce de c opniiande présentant un moindre écart> ceci entraúnant un cct de fabrication élevé; que le dispositif à couplage de charge consonime une puisisance importante par comparaison avec d'autres éfients 6 ^lectroniques, que le dispositif à couplage de charge prdsente un rayonnement élevé non souhaitable> et qu'il demande de nombreuses applications externes. Luinventin a été mise au point dans le but de sensi- blement circonscrire les inconvénients ci-dessus décrits et elle a pour principal objet de proposer un circuit retardateur d'une haute précision, pouvant être formé dans une puce de circuit intégré. C'est également un but principal de l'invention de proposer un circuit retardateur du type ci-dessus décrit qui fonc- tionne avec une haute précision quel Is que soient les variations de température. C'est un autre but de l'invention de proposer un circuit retardateur du type ci-dessus décrit qui possède une structure simple et peut facilement être fabriqué à un co t réduit. Pour réaliser ces buts, ainsi que d'autres, un circuit retardateur selon l'invention comprend plusieurs circuits logiques à injection intégrés (I 2 L) connectés en cascade entre des bornes d'entrée et de sortie Le signal de combinaison, ou signal vidéo, mis sous une forme numérique utilisant des niveaux logiques " 1 " et " O ", est appliqué à la borne d'entrée et est retardé d'un certain nombre de degrés de phase à chaque fois qu'il passe dans un circuit I 2 L d'une manière déterminée par un courant d'injection appliqué audit circuit 12 L Ainsi, lorsque le signal de combinaison est délivré par la borne de sortie, il est retardé du nombre voulu de degrés de phase, par exemple 1 H dans le cas d'un signal vidéo. Un circuit retardateur selon l'invention comprend en outre un circuit de commande qui mesure le déphasage entre le signal de combinaison présent à la borne d'entrée et celui présent à la borne de sortie et produit un signal de commande déterminé par le déphasage mesuré en vue de la commande du courant d'injection Le courant d'injection est appliqué à chaque circuit I 2 L ou à plusieurs circuits I 2 L en vue de la commande du retard total du signal de combinaison traversant les circuits I 2 L. Selon un mode de réalisation préféré de l'invention, le circuit retardateur comprend en outre un circuit de correction qui corrige la variation du retard apparaissant dans chaque circuit 12 L par suite de la variation de température, si bien que la circuit de correction commande le courant d'injection de façon à compenser la variation du retard - La description suivante, conçue à titre d'illustration de l'invention, vise à donner une meilleure compréhension de ses caractéristiques et avantages; elle s'appuie sur les dessins annexés, parmi lesquels: la figure 1 est un schéma équivalent d'un circuit I L A employer dans le circuit retardateur selon l'invention; la figure 2 est un graphe représentant une caracté ristique de retard d'un circuit I 2 L, dans lequel l'abscisse et l'ordonnée représentent respectivement l'intensité du courant d'injection et le temps de retard; la figure 3 est une forme d'onde d'un signal, choisi à titre d'exemple, devant être retardé par le circuit retardateur et montrant un moyen de mise sous forma numérique; la figure 4 est un schéma de circuit d'un circuit retardateur selon un premier mode de réalisation de l'invention; la figure 5 est un graphe représentant une caracté- ri$tique de variation du retard en fonction de la température, dans lequel l'abscisse et l'ordonnée représentent respectivement la température et le temps de retard; la figure 6 est un schéma de circuit d'un circuit retardateur selon un deuxième mode de réalisation de l'invention; la figure 7 est un graphe représentant une caractéris- tique de courant pour des diodes de compensation de température, dans lequel l'abscisse et l'ordonnée représentent respectivement la température et l'intensité du courant passant dans les diodes; la figure 8 est un schéma de circuit d'un circuit retardateur selon un troisième mode de réalisation de l'invention; la figure 9 est un schéma de circuit d'un circuit retardateur selon un quatrième mode de réalisation de l'invention; la figure 10 est un schéma de circuit d'un circuit retardateur selon l'invention employé dans une ligne à retard de 1 H destinée à retarder un signai vidéo dans un système PAL; la figure 11 est un schéma de circuit d'un circuit retardateur selon l'invention employé dans une ligne a retard de 1 H destinée à retarder un signal vidéo dans le système SECAM; et les figures 12 (a), 12 (b), 12 (c) et 12 (d) sont des formes d'onde d'un signal vidéo représentant un système de comp-iuni- cation multiplexe pour des caractères. On notera que, d'une figure à l'autre, des numéros identiques désignent des parties identiques. On se reporte à la figure 1, sur laquelle est présenté un circuit logique à injection intégré (I L), désigné par la réfé- rence Q, qui doit être employé dans un circuit retardateur selon l'invention Le circuit I 2 L comporte un transistor TRI à plusieurs collecteurs et un transistor TR 2 connecté à la terre par la base qui est destiné à fournir un courant de base au transistor TRI La référence Tl désigne une borne d'entrée, T 2 désigne une borne destinée à recevoir un courant d'injection et T 3 désigne des bornes de sortie. Lorsque la borne d'entrée Tl reçoit un signal de niveau "haut", le transistor TRI passe à l'état conducteur et donne un signal de sortie de niveau "bas" sur les bornes T 3 Inversement, lorsqu'elle reçoit un niveau "bas", le courant est écarté de la base du transistor TRI à plusieurs collecteurs Ceci rend le tran- sistor TRI non conducteur, et le signal de sortie s'élève jusqu'à un niveau "haut" déterminé par la résistance de charge, ou de tirage vers le haut, utilisée Le courant d'injection appliqué à la borne T 2 passe par le trajet base-émetteur du transistor TRI lorsque celui-ci est dans l'état conducteur, mais il est envoyé à la borne d'entrée Tl lorsque le transistor TRI est dans l'état non conducteur. Comme cela est bien connu de l'homme de l'art, il apparaît un retard entre le signal d'entrée appliqué à la borne d'entrée Tl et le signal de sortie produit aux bornes de sortie T 3, et ce retard dépend du courant d'injection appliqué à la borne T 2,- comme cela est montré sur le graphe de la figure 2, o l'abscisse et l'ordonnée représentent respectivement l'intensité du courant d'injection et le retard. Comme cela apparatt clairement sur le graphe de la figure 2, on peut ajuster le retard entre plusieurs dizaines et plusieurs centaines de nanosecondes Selon la technique antérieure, un tel retard est considéré conme un inconvénient, mais, selon l'invention, cette caractéristique est considérée comme un important facteur permettant de définir un circuit retardateur. Comme on l'aura compris à ce qui vient d'être énoncé, le signal qui peut être retardé est celui qui a été mis sous forme numérique au moyen de signaux de niveaux "haut" et "bas" Dans ces conditions, un signal possédant des niveaux "haut" ( 1) et "bas" ( 0), tels que ceux présentés sur la figure 3, peut être retardé, Il faut noter que le S 1 gnal retardé peut ne pas posséder da crêtes arrondies comme celles représentées, mais avoir des crêtes pluts plates Ainsi, le circuit 12 L pleut être appliqué au retard des signaux quanti-fiés Sur deux niveaux, caeles signaux à modulation de fréquence, les sgarà Vîlt'm-Pulsion, les sgaxnumériques, etc. vric f iguep 4, un circu-it retardateur selon le preniler raade ze aisaio e l'inven tion est représenté, lequel un ligne à reï-aîrd 2 -Sfn te ar un transistor TR 3 conneté à la terre ar lt'rc;uiuscircuits I 2 L, respectivement d-5 sîgn 1 avi les faze Qi, Q 2, et Qn, connectés en cascade entr(, 'ntrée 2 et l a r:c-rtîa 7 Plus spécialement, l'entrée 2 est co"céaà le bore du t ran* istor TR 3, le co llecteur du transistor îR 3 Bast cmct à i'trée du circuit T 2 L désign 6 pa-r QI, la sortie du circuit 1 L QI test connectée à l'entree -lu eiïrrui', I 2 L Q 2, et ainsi de suite, et la sotedu dernier circuit î 7 L Orî eit connectée la ri e ?, la borie destinée à recevo Ir le courant c U njection a-1 îqué -à chasîUe Cîr Cuît X L est connectde à une Ionztîon commune JI. Saon -u-k premier exemple, chaquie circui t 12 L est ikstin 6 iraun reterd de DL 3 nanosecondes 1 ( 0,1 microseconde) ct pai ta wct:uent, s'il -faut produire un retard total de 64 micro- a Iretard * 8 t égal à l IX,il est nécesstaire de placer Vk O circuits L 'L connectés en cascade Il va sans dire que l'on peut f iî,,-ter ve ausei grand nombre de circuits I 2 L dans une trës petite puca N circuits intégrés. 2 ') È lors que, lorsque le signal miis sous lo nienumrce Dar exemple uni eina N modulation de fréquence, traverse ' a ligne à -retaird 3, s'attend à obtenir un retard total correspondant au tenps choisi à l'avance 1 par exemple 64 microsecondes, il peut arriver que le retard total ait varié de manière non souhaitable en raise-n de dîvers faecteurs, le principal d'entre eux étant la temp Mérature Par exesmpie, le -raphe de la figure 5 montre la varia- tion du retard pour une variation de température de -20 'C à 700- lorsque le courant d'injection a une intensité de 0,1 MA (ligne en trait interrompu) et une intensité de 0,01 m A (ligne en trait plein). Pour corriger cette variation du retard, le circuit retardateur selon le premier mode de réalisation de l'invention possède en outre un circuit de commande, qui est décrit en détail ci-dessous. On revient à la figure 4 'L'entrée 2 est également connectée à un déphaseur de 90 , désigné par la référence 6, qui est lui-même connecté à un comparateur de pise 4 Le comparateur de phase 4 est également connecté à un collecteur du transistor TRI à plusieurs collecteurs placé dans le dernier circuit I 2 L Qn, ce collecteur étant sensiblement identique à la sortie 7 Une sortie du comparateur de phase 4 destinée à produire ur signal de commande représentant un déphasage entre les signaux présents sur l'entrée 2 et la sortie 7 est connectée à un filtre passe-bas 5 et, au-delà, à la jonction Jl. Il faut noter qu'un circuit tampon approprié (non représenté) doit de préférence être connecté entre le filtre passe- bas 5 et la jonction Jl De plus, au lieu d'être inséré entre l'entrée 2 et le comparateur de phase 4, le d éphaseur de 90 6 peut être inséré dans la sortie 7 et le comparateur de phase 4. Il faut également noter que le transistor TRI placé dans chaque circuit I 2 L, à l'exception du dernier circuit I 2 L, ne doit pas nécessairement être du type à plusieurs collecteurs, mais qu'il peut être du type à un seul collecteur, comme cela est repré- senté sur la figure 4, dans la mesure o aucun signal n'est recueilli du transistor TRI d'un circuit I L autre que le dernier. Il faut encore noter que, au lieu d'un circuit I 2 L, il peut être employé un autre élément semiconducteur dans la mesure o l'élément semiconducteur possède une caractéristique de retard analogue à celle d'un circuit I L. Le circuit de commande tel que ci-dessus décrit fonc- tionne de la manière suivante Lorsqu'un signal de combinaison mis sous forme numérique, qui est défini par un signal de codage pré- sentant une configuration prédéterminée suivi par un signal d'infor- mation transportant une donnée voulue, le signal de codage et le signal d'information étant répétés périodiquement, passe dans la ligne à retard 3, le signal de combinaison mis sous forme numérique qui est présent à la sortie 7 est retardé d'une durée choisie à l'avance, par exemple un cycle, par rapport au signal de combinaison mis sous forme numérique présent sur l'entrée 2. S'il n'y a pas de variation non souhaitable du retard dans la ligne à retard 3, le signal de codage produit concurremment sur la sortie 7 possède la même phase que le signal de codage ulté- rieur appliqué à lentrée 2 Ainsi, il n'existe aucune différence de phase entre les signaux de codage présents sur la sortie 7 et l'entrée 2 Dans ce cas, les signaun: de codage appliqués au compa- rateur de phase 4 en provenance du déphaseur de 90 6 et de la sortie 7 ont un déphasage de 90 Par conséquent, lorsque ces deux signaux de codage appliqués au comparateur de phase 4 sont exprimés en representation vectorielle et sont multiplies l'un par l'autre, la résultante ast égale à zéro Par conséquent, le comparateur de phase 4 continue de produire un signal de commande sans aucune variation Ce signal de commande est appliqué via le filtre passe- tas 5 à la jonction il J 1 comme courant d'injection Puisqu'il n'y a pas Ce variation du courant d'injection, il n'y aura pas de varia- tion du retard appliqué dans la ligne à retard 3, si bien que le retard voulu est maintenu. Au contraire, s'il existe une variation non souhaitable du retard dans la ligne à retard 3 de sorte que le retard produit dans la ligne à retard 3 est supérieur à la durée voulue, par exemple un cycle, la multiplication des signaux de codage en repré- sentation vectorielle dans le comparateur de phase 4 conduit à une valeur scalaire se trouvant dans une région plus ou moins déterminée par les paramètres choisis dans le comparateur de phase 4 On suppose alors que les paramètres sent choisis de façon à donner une valeur scalaire plus en résultat de la multiplication des deux signaux de codage dans la condition actuelle Par conséquent, le comparateur de phase 4 produit un signal de commande dont le niveau est accru d'une quantité relative à la valeur scalaire plus Ce signal de commande est appliqué à la jonction J 1 comme courant d'injection, ce qui augmente le courant d'injection relativement à la valeur scalaire plus Ainsi, comme cela apparait sur le graphe de la figure 2, le retard diminue de façon à corriger la variation non souhaitable du retard et à prendre la valeur de retard voulue. De la même manière que ci-dessus, s'il existe une variation non voulue du retard dans la ligne à retard 3 de sorte que le retard est inférieur au retard voulu, le comparateur de phase 4 produit une valeur scalaire moins Alors, le courant d'injection diminue relativement à la valeur scalaire moins Ainsi, le retard s'accroît de façon à corriger la valeur non voulue de retard et à prendre la valeur de retard voulue. On se reporte maintenant à la figure 6, sur laquelle est représenté un circuit retardateur selon le deuxième mode de réalisation de l'invention Par comparaison avec le circuit retarda- teur du premier mode de réalisation, le circuit retardateur du deuxième mode de réalisation possède en outre une série de diodes Dl, D 2, et Dn et une résistance RI connectées en série entre une ligne d'ali- mentation électrique constante +Vcc et la jonction JI Le signal de commande venant du comparateur de phase 4 est appliqué au filtre passebas 5 et, de là, à la base d'un transistor TR 4 connecté à la terre par l'émetteur Le collecteur du transistor TR 4 est connecté à la jonction Jl. Il faut noter que la caractéristique de température des diodes Dl à Dn est, lorsqu'elles reçoivent une tension de pola- risation directe, en relation inverse de la température Ainsi, le courant d'injection aura une caractéristique proportionnelle à la température Plus spécialement, lorsque la température s'élève, la tension directe appliquée aux bornes des diodes Dl à Dn devient petite* si bien que le courant d'injection augmente Au contraire> lorsque la température diminue, le courant d'injection diminue de manière relative On comprendra mieux cette relation à l'aide du graphe représenté sur la figure 7, o l'abscisse et l'ordonnée représentent respectivement la température et l'intensité du courant passant dans les diodes Dl à Dn la courbe représentée sur la figure 7 a été obtenue dans les conditions suivantes: la résistance Rl vaut 2,7 kf et la tension Vcc est égale à 9 V. Ainsi, lorsque la température s'élève, la durée du retard relative à chaque circuit I 2 L augmente, comme le montre le graphe de la figure 5 Mais, par l'utilisation des diodes D 1 à Dn, l'augmentation de la température provoque une augmentation du courant d'injection, comme cela est montré par le graphe de la figure 7 Et, comme le montre le graphe de la figure 2: l'augmentation du courant d'injection conduit à une diminution du retard Par conséquent, par l'utilisation des diodes Dl à Dn, il est possible de compenser 11 augrientation non souhaitable du retard survenant dans chaque 0 circuit I 2 L par suite de l'augmentation de température, si bien que la durée de renard peut Etre maintenue constante ou presque constante, à la durée voulue de retard, indépendamment des variations de la température Par conséquent, la courbe caractéristique de tempera- ture du circuit I 2 L> que représente la figure 5, peut être plus aplatie En raison du fonctionnement ci-dessus décrit, les diodes Dl à 17 i sont appelées diodes de compensation de température Il va sans dire que la variation non souhaitable du retard> que celle-ci soit due à une variation de la température ou à tout autre facteur, peut éaement être corrigée par le signal de commande produit par le comparateur de phase 4 de la manière ci-dessus décrite. On va discuter ci-après le nombre de diodes de compen- sation de température à employer. Lorsque ilintensité du courant d'injection est fixée L,1 tm A et si la variation de température s'étend de à 20 C a 7 OC, la variation du retard pour chaque circuit I L est :ne:aron r nloecondes 3 comme le montre la ligne en trait interrompu de L ifiure 5 Pour compenser une variation de retard de 6 nano- :e condo'' O voi D l'aide du graphe de la figure 2, que l'intensité tdî tourant d:-njection doit, varier de 0,075 à O a 145 m A par porte 7 % ic, gn 7 e* S'il y a cinq circuits I 2 L connectés en cascade dans la ie a retard 3 le courant total d'injection appliqué à la jonc- ?on J 1 eour une température de -20 C aura une intensité de 0,375 inm A, et, pour une temperature de 70 C, une intensité de 0,725 m A. Puisque la relation entre 1 lintensité Ij du courant d anjction et la valeur ri de la résistance RI peut 9 tre donnée de la manière suivante: Vcc (x+l) lVf d Vf(T-25)l rl o Vf est la tension de polarisation directe, d Vf est l'amplitude de variation de la tension de polarisation directe Vf, x est le nombre de diodes de compensation de température, + 1 s'ajoutant à x correspond à une unique jonction PN 4 de l'émetteur et de la base du deuxième transistor du circuit I 2 L, et T est la température, on peut obtenir un nombre x particulier lorsque les valeurs particu- lières des autres paramètres sont données. Par exemple, si Vf vaut 0,7 V à 250 C et que d Vf est égale à -0,0016 V ( C)1, on peut calculer à l'aide de l'équation ci-dessus que rl = 3,89 k&L et x = 8,77. Dans ce cas, il est nécessaire de prévoir neuf diodes de compensa- tion de température DI à D 9. On se reporte maintenant à la figure 8, qui représente un circuit retardateur selon le troisième mode de réalisation de l'invention Dans le circuit retardateur du deuxième mode de réali- sation de la figure 6, la série desdiodes Dl, D 2, et Dn et de la résistance Rl est connectée de façon à commander directement le courant d'injection délivré à l'émetteur du transistor TR 2 de chaque circuit I 2 L Au contraire, dans le circuit retardateur du troisième mode de réalisation de la figure 8, une série formée de diodes Dl, D 2 D 2, et Dn et d'une résistance Ri est connectée de façon à commander le courant d'injection par la commande du courant d'émetteur du transistor TRI de chaque circuit I L Plus spécialement, l'émetteur de chaque transistor TRI de la ligne à retard 3 et l'émetteur du transistor TR 3 sont connectés à une jonction commune J 2, qui est elle-même connectée au collecteur d'un transistor TR 4 connecté à la terre par l'émetteur La base du transistor TR 4 est connectée à la connexion en série des diodes Dl à Dn, par exemple entre les diodes Dl et D 2, comme cela est indiqué Une connexion série formée d'une résistance R 2 et d'une diode Zener Zl est connectée entre la source de tension constante +Vcc et la terre, de façon à produire une tension constante stable voulue en un point de jonction J 3 se trouvant entre la résistance R 2 et la diode Zener ZI La série formée des diodes Dl à Dn et de la résistance Rl est connectée entre la jonction J 3 et la terre. En outre, dans le circuit retardateur de la figure 8, la sortie du filtre passe-bas 5 est connectée à la jonction Jl, comme dans le premier mode de réalisation. En fonctionnement, lorsque la température augmente, le retard de la ligne à retard 3 augmente (figure 5) Mais, d'autre part, par suite de l'augmentation de la température, l'intensité du courant passant dans les diodes Dl à Dn augmente (figure 7), ce qui provoque une augmentation de la tension de polarisation placée sur la base du transistor TR 4 Ainsi, la conductivité du transistor TR 4 augmente, ce qui amène plus de courant à passer dans l'émetteur du transistor TR 1 de chaque circuit I L, en provoquant une augmentation du courant d'injection, Par conséquent, le retard diminue (figure 2), de manière à compenser l'augmentation du retard directement provoquée par l'augmentation de température En tout cas, comme dans le deuxième mode de réalisations la correction du retard s'effectue non seulement au moyen des diodes de compensation de température, mis également au moyen du signal de commande produit par le compa- rataur de phase 4. On passe maintenant à la figure 9, qui représente un circuit rets-dateur selon le quatrième mode de l'invention Lorsqu'on le compare au troisième mode de réalisation, on voit que le quatrième mode de réalisation est tel que la sortie du filtre passe-bas 5 est connectée à la jonction commune J 2 Comme le comprendra facilement l'homme de l'art, le signal de commande produit par le filtre passe- bas 5 commande le courant d'injection d'une manière analogue à celle décrite ci-dessus pour le premier mode de réalisation. De plus, par comparaison avec le troisième mode de réalisation, le circuit retardateur du quatrième mode de réalisation possède en outre une résistance variable VR 1 entre l'émetteur du transistor TR 4 et la terre Par conséquent, il est possible de modifier l'intensité du courant d'injection, ce qui rend possible de fixer manuellement la durée voulue de retard. Le comparateur de phase 4 possède une certaine limite de correction des variations non voulues de retard et, lorsque la variation du retard dépasse la limite, le comparateur 4 n'est plus en mesure de corriger convenablement la variation de retard liais, selon les modes de réalisation ci-dessus décrits en relation avec les figures 6, 8 et 9, cette variation de retard est partiellement corrigée par les diodes Dl, D 2, et Da et par la résistance Rl, si bien qu'il est possible de corriger la variation de retard avec précision et une haute fiabilité. On se reporte maintenant à la figure 10,qui représente un schéma de principe dans lequel le circuit retardateur du premier mode de réalisation est utilisé dans la ligne à retard de 1 H d'un circuit de traitement de signaux vidéo PAL Puisque la période l H est d'environ 64 microsecondes, il faut 640 circuits I 2 L pour produire le retard 1 H, dans la mesure o chaque circuit I 2 L a-un retard de 0,1 microseconde. Comme cela apparaîtra aisément à l'homme de l'art, le signal vidéo PAL comprend un signal de salve présentant une confi- guration prédéterminée, suivi par un signal de couleur transportant des données de couleur, le signal de salve et le signal de couleur étant répétés périodiquement avec un cycle de 1 H Puisque le signal vidéo PAL n'est pas mis sous forme numérique au moyen de niveaux logiques " 1 " et "O", on le met sous forme numérique par l'intermé- diaire d'une modulation en fréquence Ainsi, un modulateur de fréquence est connecté à l'entrée 2 de la ligne à retard 3 Le comparateur de phase 4 est connecté à un générateur 12 d'impulsion de déclenche- ment qui reçoit le signal de salve et produit l'impulsion lorsque le sional de salve est présent Le comparateur de phase 4 n'est actionné que lorsque l'impulsion venant du générateur 12 d'impulsion de déclenchement est présente Ainsi, le comparateur de phase 4 compare la phase du signal de salve en temps réel appliqué par l'entrée 2 via le déphaseur de 90 et la phase du signal de salve Retardé de 1 H venant de la sortie 7 et il produit un signal de crimande représentant leur déphasage Le signal de commande est renvoyé à la ligne à retard 3 afin de commander le courant d'injection de la manière ci-dessus décrite Ainsi, le retard de la ligne à retard 3 est commandé de façon à être sensiblement égal à la période 1 H. Le signal produit par la sortie 7 est d 6 modulé par un modlaturde er'o 1 ïeace Il, et le signal démodulé est appliqué à urd hdtc de couleur de type connu (non représenté) du syst:ème PAL. ú 1 aut Zi N oter uue le circuit retardateur d'autres _wdons de réalisation peut âtse Qmuloyé pour la ligne àretard 1 H 1 d'un aircuif d 5 traftement de sîguauz vidéo PAL, On ze r'eporte à la figure 111 qui représente un sc hémua l 1 dc v':Lci dano Js ve I le circuit -retar atcurdu pr'emier mode de ralisiion est employé dans la ligne à retard 1 H d'un circuît de traît N zignaux videso SECAM 4, Conmmie le comprendra facilement licr;:iui,e da rt, le signal veddéo 8 E Aicamprend le s grnal P-Yet le sig 'é B qu scxd répétés zduatvmnchacun des O y\ et B-Y ayant une période de durée 1 H, Le signal R-Y nmal du -,ale posditune fréqueice prédéterminée fle - rr io*, orun a a-sre c Uoeitif de -Wise sous Formue aum-é- (À *a:a:; 4 rlun Mnodulateur de fréquence. W A eircuit d 2 e commutation 1 6 possède deunt entrées 16 a et 16 b, zd'ow U: sorties 16 e et 16 d D et une borne 16 e de sélection de mode Venvrde 16 a Pt connect 4 e à la sortîe 7 de la igne à retard 3 et l'entrée 1 Gb est connectée à 12 e trde 2 de la ligne à retard 3 La sortie 16 c est connectée zà una détecteur R -Y 18 qui produît le signal R-Y et la sortie 16 d est connectée à un détecteur B-Y 20 qui produit le signal B-Y La sortie 16 c est également connectée au comparateur de phase 4 Le détecteur R-Y 18 et le détecteur B-Y 20 sont tous deux connectés à un circuit d'identification 22 qui produit un signal de niveau "haut" ou "bas" à destination d'une bascule 24. La sortie Q de la bascule 24 est connectée au circuit de commutation 16 par la borne 16 e de sélection de mode, et la sortie Q de la bascule 24 est connectée à un générateur 14 d'impulsion de déclen- chement qui reçoit également le signal de salve Le niveau de sortie de la bascule 24 passe alternativement du niveau "haut" au niveau "bas", chaque niveau "haut" et "bas:' ayant une durée de 1 H. Lorsque la bascule 24 produit le niveau "haut" par sa sortie Q, le circuit de commutation 16 fonctionne de telle manière que l'entrée 16 a soit connectée à la sortie 16 c et l'entrée 16 b soit connectée à la sortie 16 d Inversement, lorsque la bascule 24 produit un niveau "bas" à sa sortie Q, le circuit de commutation fonctionne de telle manière que l'entrée i 6 a soit connectée à la sortie 16 d et l'entrée 16 b soit connectée à la sortie 16 c. Pour le fonctionnement pendant une certaine période 1 l, on suppose que l'entrée 16 a reçoit de la sortie 7 le signal R-Y retardé de 1 H, l'autre entrée 16 b recevant le signal B-Y en temps réel de la part de l'entrée 2 Pendant cette période, la bascule 24 produit un niveau "haut" à sa sortie Q de sorte que le signal R-Y retardé de 1 H présent sur l'entrée 16 a est transféré à la sortie 16 e et, de là, au détectaur R-Y 18 et que, dans le même temps, le signal B-Y en temps réel présent sur l'entrée 16 b est transféré à la sortie 16 d et, de là, au détecteur B-Y 20 De plus, pendant cette période, puisque la sortie Q de la bascule 24 produit un niveau "bas", le générateur 14 d'impulsion de déclenchement est invalidé si bien qu'il ne produit aucune impulsion pendant cette période 1 H 11 Ainsi, le comparateur de phase 4 est maintrenu invalidé et ne produit aucun signal de commande pendant cette période 1 H. Ensuite, au cours de la période 1 H suivante, l'entrée 16 a reçoit le signal B-Y retardé de 1 H de la part de la sortie 7 et l'autre entrée 16 b reçoit le signal R-Y en temps réel de la part de l'entrée 2 Puisque la sortie Q de la bascule 24 produit alors un niveau "bas", le signal B-Y retardé de 1 H présent sur l'entrée 16 a est transféré à la sortie 16 d et, de là, au détecteur B-Y 20 et, dans le même temps, le signal R-Y en temps réel présent sur l'entrée 16 b est transféré à la sortie 16 c et, de là, au détecteur R-Y 18 De plus, pendant cette période, puisque la sortie Q de la bascule 24 produit un niveau "haut", le générateur 14 d'impulsion de déclenchement est activé de façon à produire une impulsion lorsque le signal de salve est présent pendant cette période 1 H. Ainsi, a la réception de l'impulsion de déclenchement provenant du générateur 14 d'impulsion de déclenchement, le comparateur de phase 4 compare la phase du signal de salve contenu dans le signal R-Y en temps réel vernant de l'entrée 2 avec celle du signal R-Y présent sur la sortie 16 c, de façon à produire un signal de commande permet- tant de com Ynander le courant d'injection de la manière ci-dessus décrite. Il faut noter que le circuit retardateur des autres modes de réalisation peut être utilisé avec la ligne à retard de 1 H d'un circuit de traitement de signaux vidéo SECAM. Il faut également noter que le circuit retardateur selun l'invention peut dtre employé pour retarder d'autres signaux, par exermple curx signal de caractère, transporté par exemple dans le 21 e signal de licne H, comme cela est représenté sur la figure 12 (a), et, ou bien, dans un autre signal de ligne H, comme cela est repré- senté sur les figures 12 (a) et 12 (b), dans un système de communica- tion multiplexe Pans ce cas, le signal de caractère peut être retardé d'une quantit 4 voulue par modification du courant d'injection, par exemple par modification de la valeur de la résistance variable VR 1 (figure 9). Plus spécialement, le signal de caractère (pour un caractère alphanumérique ou un caractère de symbole) est situé, comme le montre la figure 12 (c): après l'impulsion de synchronisation horizontale HS et le signal de constante CG, et est défini par un signal de départ d'horloge CRI, un signal de code de cadrage FRC et un signal de donnée DA Puisque le signal de départ d'horloge CRI est utilisé pour produire une impulsion de lecture du signal de caractère dans le récepteur de télévision, il est nécessaire d'accorder la phase de l'impulsion de lecture et celle du signal de caractère A cet effet, en ajustant la phase de l'impulsion de lecture ou celle du signal de caractère au moyen de la résistance variable VRI (figure 9), il est possible d'accorder les phases de ces deux signaux Lorsque l'on accorde les phases de ces deux signaux au moyen de la ligne à retard 3, il peut arriver que le retard de chaque circuit I 2 L soit modifié d'une manière non souhai- table, mais ceci peut être corrigé dans le cas o l'on emploie le circuit retardateur selon l'invention. Comme la description ci-dessus l'a monté, le circuit. retardateur selon l'invention est formé de circuits I 2 L et peut donc facilement être formé dans une puce de circuits intégrés Ainsi, il est possible d'améliorer le facteur d'encombrement, ce qui donne un circuit retardateur de taille compacte et un coût de fabrication réduit. En outre, puisque le signal de commande obtenu au moyen du circuit retardé peut être renvoyé au circuit retardateur, il est possible de corriger avec une haute précision les variations non souhaitables du retard. En outre, puisque des diodes de compensation de tempé- rature sont utilisées, il est possible de minimiser les variations non souhaitables du retard provoquées par les variations de la température. En outre, le circuit retardateur selon l'invention n'utilise, pour son fonctionnement, qu'une puissance électrique relativement petite. Bien entendu, l'homme de l'art sera en mesure d'ima- giner, à partir des circuits retardateurs dont la description vient d'être donnée à titre simplement illustratif et nullement limitatif, diverses variantes et modifications ne sortant pas du cadre de l'invention. REVE ND ICAT IONS 1 Circuit retardateur destiné à retarder un signal de combinaison mis sous forme numérique défini par un signal de codage possédant une configuration prédéterminée suivi par un signal d'inforination transportant une donnée voulue, le signal de codage et le;ignal é'inforîation étant répétés périodiquement, le circuit retardateur étant caractérisé en ce qu'il comprend: un moyen d'entrée ( 23 10) qui délivre ledit sîgnal de comb-lseicn mis sous forme nummrique; 0 ?;Ro 7 yer de sortie ( 7) qui produit un signal de combi- nalson mis sous forme nut étique retard S; uno {ine à retard ( 3) connectée entre ledit moyen &eartile ( 2 1 $)2 ct 1-cÈit moyeu de sortie ( 7) et destinée retarder Yèdit 4 ttv, de combinaison mis sous 'orme numérique, la ligne à reterd 1 rta3 é%ni par au moeis un dispositif à semiconducteurs (EJ Q 2 Q}'ayaat uie action de retard de signal produite par kion relativement à un signal de corma Ir qui lui et 1 s&nh Jue' ' oyen npflateur de phase ( 4, 5, 6) qci compara les 2 e phas*? 5 u,'V -;_; rignal : en Ju sersibiement Cal au retard voulu. 2 Circuit reterdateur seloa la reavendication l, caractérisé 5 en ce que dit moyen d Ientrée ( 20 l O) comprend un modulateur de fréquence ( 10) qui mat sous forme numérique le signal de combinaison qui lui t apliqué. 3, Circuit retardateur seton la revendication 1, caractérisé un có 4:ie idit moyen compa;óateur de phase comprend un déphaseur de ( 6 O et un comparateur de phase 4 Circuit retardateur selon la revendication 1, caractérisé en ce que ledit signal de combinaison est un signal vidéo. Circuit retardateur selon la revendication 1 l caractérisé en ce qu'il comprend en outre au moins une diode de compensation de température (Dl, D 2,,Dn) connectée à ladite ligne à retard ( 3) afin de compenser des variations de retard apparaissant dans ladite ligne à retard par suite de variations de la température. 6 Circuit retardateur selon la revendication 1, caractérisé en ce que ledit dispositif à semiconducteurs est un circuit logique à injection intégré, dit circuit 12 L. 7 Circuit retardateur selon la revendication 6, caractérisé en ce que ledit signal de commande est un courant d'injection délivré audit circuit I 2 L. 8 Circuit retardateur selon la revendication 6, caractérisé en ce que chaque circuit I 2 L comcprend un premier transis- tor (T Rl) et un deuxième transistor (TR 2) qui sont connectés de telle façon que: une base du premier transistor (T Rl), faisant fonction de borne d'entréeest connectée à un collecteur du deuxième transistor (TR 2); un émetteur du premier transistor (T Rl), qui est connecté à la terre, est connecté à une base du deuxième transistor (TR 2); un émetteur du deuxième transistor (TR 2) est connecté de façon à recevoir ledit courant d'injection; et le collecteur du premier transistor (T Rl) fait fonction de borne de sortie - 9 Circuit retardateur selon la revendication 8, caractérisé en ce que ledit signal de différence est appliqué audit émetteur du premier transistor (T Rl) comme courant d'injection. Circuit retardateur selon la revendication 8, caractérisé en ce que ledit signal de différence est appliqué audit émetteur du premier transistor (TRI). il Circuit retardateur selon la revendication 8, caractérisé en ce qu'il comprend en outre une source de tension cons- tante et au moins une diode de compensation de température (Dl, D 2, ,Dn) qui compense les variations de retard apparaissant dans ladite ligne à retard ( 3) par suite de variations de la température, ladite diode de compensation de température (Dl, D 2,,Dn) étant connectée entre ladite source à tension constante (+Vcc) et ledit émetteur du premier transistor (TRI). 12 Circuit retardateur selon la revendication 8, caractérisé en ce qu'il comprend en outre un troisième transistor (TR 4) connecté entre ledit émetteur du premier transistor (TRI) et la terre, une source de tension constante (+Vcc, R 2, Z 1), et au moins une diode de compensation de température (DI, D 2,,Dn) qui compense les variations de retard apparaissant dans ladite ligne à retard ( 3) par suite de variations de la température, ladite diode de compensation de température (D 1, D 2,,Dn) étant connectée entre ladite source de tension constante (+Vcc, R 2, Z 1) et une base dudit troisième transistor (TR 4). 13 Circuit retardateur selon la revendication 12, caractér 1 sé en ce qu'il comprend en outre une résistance variable (VRI) connectée enrtre ledit troisième transistor (TR 4) et la terre et destinée à modifiaer ledit courant d'injection. :4 G Circuit retardateur selon la revendication 1, tcaractérisé en ce que ledit signal vidéo est un signal vidéo du système PAL. 15 Circuit retardateur selon la revendication 1, caractérisé en ce que ledit signal de combinaison est un signal vidéo du système SECAM. 16 Circuit retardateur selon la revendication 1, eractérisé en ce que ledit signal de combinaison est un signal de caractère d'un système de communication multiplexe.