FR 2529416 A1 19831230 FR 8211164 A 19820625 La présente invention concerne un procédé de transmission d'un messa- ge de N données, sous forme série, entre deux cartes électroniques reliées eir- tre elles par un conducteur d'horloge, un conducteur de données et un con- ducteur de synchronisation L'une des cartes, qui est génératrice d'horlo- ge, génère sur le conducteur d'horloge, un signal d'horloge qui est reçu par l'autre carte qui est réceptrice d'horloge L'une des cartes, qui est génératrice de données, génère sur le conducteur de données, une succession de N données qui sont lues sur l'autre carte qui est réceptrice de données. L'une des cartes, qui est génératrice de signaux de synchronisation, génè- re un signal de synchronisation, pour activer temporairement le conducteur de synchronisation à la fin du message Dans le présent descriptif, le ter- me "carte" doit être pris dans un sens très large Il désigne des sous-en- sembles de formes diverses, comportant des composants électroniques, dis- posés à une certaine distance l'un de l'autre, destinés à être mis en re- lation entre eux. Dans des procédés de transmission d'un message de N données, connus de ce genre, tels que celui décrit dans le document PCE 2110, de février 1982, de RTC (La Radio Technique-Compelec), une seule des deux cartes est génératrice de données et l'autre carte est uniquement réceptricededonnées. C'est là un inconvénient car tout dialogue entre les deux cartes est im- possible, de même que tout retour d'information, de la seconde carte vers la première De plus, rien n'est prévu pour augmenter la sécurité de trans- mission d'un message entre les deux cartes. Le procédé de transmission, suivant la présente invention, est carac- térisé en ce que la carte réceptrice de données, après lecture de chaque donnée générée par la carte génératrice de données, génère à son tour une donnée sur le même conducteur de données, en sens inverse, en direction de l'autre carte qui lit ladite donnée avant de générer la donnée suivante, pour permettre la transmission bidirectionnelle simultanée de deux messa- ges de N données chacun Chaque carte agit, l'une à l'instant o le signal d'horloge est montant, l'autre à l'instant o le signal d'horloge est des- cendant Chaque carte génère, après lecture de la dernière donnée du messa- ge, généréapar l'autre carte, une information de parité, en direction de cette autre carte, et chaque carte, à la fin du message, lit l'information de parité émise par l'autre carte et valide les N données reçues de cette autre carte, si la parité est correcte et si, lorsqu'il s'agit de la carte qui ne génère pas le signal de synchronisation, le conducteur de synchroni- sation est activé. La présente invention permet la réalisation d'un procédé simple de transmission simultanée de messages de N données, entre deux cartes élec- troniques, en permettant un dialogue entre ces deux cartes, ou en permet- tant un retour d'informatiorb de la seconde carte, "réceptrice", vers la première, "génératrice", tout en assurant la sécurité de transmission deces messages entre les deux cartes dans un sens quelconque et en augmentant cette sécurité en permettant une transmission répétitive, en continu, des mêmes messages, tout en permettant une utilisation parallèle, pour d'autres tâches, des deux unités de commande prévues respectivement sur les deux cartes électroniques. La présente invention concerne également un dispositif électronique pour la mise en oeuvre du procédé de transmission conforme à la revendica- tion 1, permettant la transmission d'un message de N données, sous forme série, entre deux cartes électroniques reliées entre elles par un conduc- teur d'horloge, un conducteur de données et un conducteur de synchronisa- tion L'une des cartes, qui est génératrice d'horloge, comporte des moyens de génération, sur le conducteur d'horloge, d'un signal d'horloge, en di- rection de l'autre carte qui a des moyens de réception de ce signal L'une des cartes, "génératrices de données", comporte des moyens de génération de données, pour générer, sur le conducteur de données, une succession de n données qui sont lues sur l'autre carte, "réceptrice de données", qui a des moyens de lecture de ces données L'une des cartes comporte des moyens de génération, sur le conducteur de synchronisation, d'un signal de syn- chronisation prévu pour activer temporairement le conducteur de synchroni- sation à la fin du message. Un tel dispositif électronique, suivant l'invention, est caractérfsé en ce que les moyens de lecture de la carte dite "réceptrice de données" sont prévus pour lire les données générées par la carte dite "génératrice de données", à l'instant o le signal d'horloge est montant, respectivement descendant, la carte "réceptrice de données" comportant en outre des moyens de génération de données, prévus pour générer à leur tour, l'instant sui- vant, sur le même conducteur de données, un niveau représentatif d'une don née à transmettre à la carte "génératrice de données" Cette dernière com- porte des moyens de lecture des données précédemment émises par la carte "réceptrice de données", prévus pour lire ces données sur le conducteur de données, à l'instant o le signal d'horloge est descendant, respectivement montant, juste avant que les moyens de génération de données de la carte "génératrice de données" ne génèrent sur le même conducteur de données un niveau représentatif de la donnée à transmettre à la carte "réceptrice de données". Chaque carte comporte des moyens de calcul de parité des N données générées par elle, prévus pour générer sur le conducteur de données, après lecture de la nième donnée générée par l'autre carte, une information de parité. La carte qui ne comporte pas les moyens de génération du signal de synchronisation comporte un compteur d'horloge et des moyens de contrôle de parité, prévus pour, à l'instant o le signal d'horloge est montant, respectivement descendant, et o son compteur d'horloge atteint la valeur finale correspondant à la fin du message, lire l'information de parité émise par la seconde carte et valider le N données reçues de celle-ci, si à la fois la parité est correcte et le conducteur de synchronisation est activé Le compteur d'horloge est remis à sa valeur initiale, l'instant suivant, que les données soient validées ou non. La seconde carte, qui comporte les moyens de génération du signal de synchronisation, comporte des moyens de contrôle de parité prévus pour lire l'information de parité émise par la première carte-et valider le N données reçues de celle-ci, si la partie est correcte, à l'instant o le signal d'horloge est descendant, respectivement montant, alors que le conducteur de synchronisation est activé. Selon une réalisation de l'invention, les signaux générés sur le con- ducteur d'horloge par la carte génératrice d'horloge sont constitués par des signaux émis, à la fréquence du réseau d'alimentation alternatif, par un circuit de mise en forme, de façon à permettre aux deux cartes d'assu- rer simultanément d'autres tâches en synchronisme avec le réseau d'alimen- tation. Selon une réalisation de l'invention, les moyens de génération de données de chaque carte sont constitués par une unité de commande munie, d'une part d'une borne d'entrée-sortie bidirectionnelle, d'autre part d'un dispositif limiteur de courant, connecté en série sur le conducteur de don- nées, pour permettre l'existence simultanée, sur les deux bornes d'entrée sortie respectives des deux unités de commande, de données générées par les deux cartes. Selon une réalisation de l'invention, chaque carte comporte un filtre connecté entre l'unité de commande correspondante et le conducteur de don- nées, et un dispositif de temporisation prévu pour permette à ce filtre d'atteindre la valeur correspondant à la donnée transmise par l'autre car- te, après positionnement, par l'unité de commande, du conducteur de don- nées, en entrée, avant lecture de ladite donnée. Les dessins annexés illustrent, à titre d'exemple, un mode de réali- sation du dispositif électronique permettant la mise en oeuvre du procédé de transmission, faisant l'objet de la présente invention. La fig I représente schématiquement ce mode de réalisation. La fig 2 représente l'ordinogramme du programme de transmission, de la carte "génératrice d'horloge". La fig 3 représente l'ordinogramme du programme de transmission, de la carte "réceptrice d'horloge". La fig 4 représente schématiquement le chronogramme des signaux d'horloge et de synchronisation, ainsi que des données générées sur le con- ducteur de données. Le dispositif électronique, objet de la présente invention, est re- présenté sur les fig 1 à 4 Il est destiné à permettre la transmission de messages de N données, sous forme série, entre deux "cartes" électroniques 1 et 2 reliées entre elles par un conducteur d'horloge 3, un conducteur de données 5, et un conducteur de synchronisation 4. La carte 2 est génératrice d'horloge Elle comporte des moyens degé- nération sur le conducteur d'horloge 3 d'un signal d'horloge en direction de l'autre carte 1 qui a des moyens de réception de ce signal Ces moyens de génération sont constitués par un circuit de mise en forme 20 dont l'en- trée est reliée à une alimentation alternative basse tension, et dont la sortie est reliée, d'une part à l'entrée A d'un circuit intégré 21, d'autre part à la borne d'entrée-sortie AO d'un microprocesseur 22. Le circuit intégré 21 (par exemple référence MC 14050 BCP de Motoro- la) a pour rôle d'isoler le microprocesseur 22, de l'environnement exté- rieur à la carte 2 C'est à sa sortie G, correspondant à l'entrée A, que le conducteur d'horloge 3 est relié Le circuit intégré 21 comporte égale- ment une entrée B reliée à une borne d'entrée-sortie AI du microprocesseur 22, et une borne de sortie H correspondante à laquelle est relié le conduc- teur de synchronisation 4. Le microprocesseur 22 (par exemple référence M 6805 P 2 de Motorola) comporte une autre borne d'entrée-sortie bidirectionnelle A 2 à laquelle est relié le conducteur de données 5 par l'intermédiaire d'un dispositif li- miteur de courant, constitué par exemple par une résistance 23 Un conden- sateur 24 est relié entre la borne A 2 et le p 8 le négatif de l'alimentation. Il constitue, avec la résistance 23, un filtre destiné à supprimer les pa- rasites susceptibles d'être générés sur le conducteur de données 5 par l'environnement extérieur. Le microprocesseur 22 constitue l'unité de commande de la carte 2, qui est prévue pour agir uniquement à l'instant o le signal d'horloge est descendant (fig 4) Il comporte une unité centrale 25 chargée d'exécuter les instructions constituant le programme stocké dans la mémoire de pro- gramme ROM 26 Il comporte également une mémoire vive RAM 27 chargée de stocker des données Il s'agit aussi bien des données qui seront générées ou reçues par la carte 2, que des données temporaires utiles à la transmis- sion, telles que le compteur d'horloge Cpt 2. Ce microprocesseur 22 comportant le programme de transmission appro- prié constitue des moyens de génération de donnéEs pour générer, sur le con- ducteur de données 5, à l'instant o le signal d'horloge est descendant, une succession de N données, vingt quatre dans cet exemple, destinées à être lues sur l'autre carte 1, et des moyens de lecture pour lire les données générées par l'autre carte 1, juste avant que les moyens de génération de données de lacarte 2 ne génèrent sur le même conducteur de donnée 5 un ni- veau représentatif de la donnée à transmettre à la carte 1 Il constitue également desmoyens de calcul de parité de N données générées par la carte 2, prévus pour générer sur le conducteur de données 5 une information de parité et il constitue des moyens de contr 6 le de parité, prévus pour lire. l'information deparité émise par la carte I et valider éventuellement les N données reçues de celle-ci Il constitue également des moyens de généra- tion d'un signal de synchronisation. Le programme de transmission approprié stocké dans la mémoire de pro- gramme ROM 26 comprend (fig 2) une instruction 49 de positionnement de l'entrée-sortie A 2, en entrée, un module de temporisation 50, une instruc- tion 51 de branchement conditionnel à la valeur 24 du compteur d'horloge Cpt 2, une instruction 52 de branchement conditionnel à la valeur O du comp- teur d'horloge Cpt 2, une instruction 53 de branchement conditionnel à l'é- galité de la parité lue et de la parité calculée, un module 54 de lecture de données et calcul de parité de ces données, une instruction d'initiali- sation 55 du compteur Cpt 2 à la valeur 25, une instruction d'activation 56 du conducteur de synchronisation, un module 57 de génération de parité, une instruction 58 de désactivation du conducteur de synchronisation, un module 59 de lecture de parité, un module 60 de validation de message, un module 61 de génération de données et calcul de parité, une instruction 62 de décrémentationdu compteur d'horloge Cpt 2. La carte I est réceptrice d'horloge Elle comporte des moyens de ré- ception du signal d'horloge généré par le circuit de mise en forme 20 Ces moyens de réception sont constitués notamment par un circuit d'interface 30, à la borne d'entrée 31 duquel est relié le conducteur d'horloge 3, et dont la borne de sortie 32 est reliée à une entrée GO d'un microprocesseur 40. Ce circuit d'interface 30 comporte par exemple un transistor 33 dont la base est reliée à la borne d'entrée 31 par l'intermédiaire d'une résistan- ce 34, dont le collecteur est relié, d'une part à la borne de sortie 32, et d'autre part, par l'intermédiaire d'une résistance 35, au p 8 le positif de l'alimentation, et dont l'émetteur est relié au p 8 le négatif de l'ali- mentation Ce circuit d'interface 30 a pour r 3 le d'isoler le microproces- seur 40, de l'environnement extérieur à la carte 1. Un circuit d'interface 30 ' identique à 30, dont le r 8 le est identi- que à celui-ci, comporte une borne d'entrée 36 à laquelle est relié le cor- ducteur de synchronisation 4 et une borne de sortie 37 reliée à une borne d'entrée GI du microprocesseur 40. Le microprocesseur 40 (par exemple référence COP 444 L de NSC) com- porte une autre borne d'entrée-sortie bidirectionnelle G 2 à laquelle est relié le conducteur de donnéEs 5 par l'intermédiaire d'un limiteur de cou- rant constitué par exemple d'une résistance 23 ' qui, avec la résistance 23, permet l'existence simultanée, sur les bornes d'entrée-sortie bidirection- nelles G 2 et A 2 des deux microprocesseurs 40, 22, de données générées par les deux cartes Un condensateur 24 ' est relié entre la borne G 2 et le pô- le négatif de la borne d'alimentation Il constitue, avec la résistance 23 ', un filtre destiné à supprimer les parasites susceptibles d'être générés sur le conducteur de donnée 5 par l'environnement extérieur. Le microprocesseur 40 constituel'unité de commande de la carte 1, qui est prévue pour agir uniquement à l'instant o le signal d'horloge estmon- tant (fig 4) Il comporte une unité centrale 45 chargée d'exécuter-les instructions constituant le programme stocké dans la mémoire de programme ROM 46 Il comporte également une mémoire vive RAM 47 chargée de stocker des données Il s'agit aussi bien des données qui seront générées ou reçues par la carte 1, que des données temporaires utiles à la transmission, telles que le compteur d'horloge Cptl. Ce microprocesseur 40 comportant le programme de transmission appro- prié constitue des moyens de lecture prévus pour lire les données générées par la carte 2, à l'instant o le signal d'horloge est montant, et consti- tue des moyens de génération de donnéesprévus pour générer à leur tour, l'instant suivant, sur le même conducteur de données 5, un niveau repré- sentatif de la donnée à transmettre à la carte 2 Il constitue également des moyens de calcul de parité des N données, vingt quatre dans cet exem- ple, généréts par la carte 1, prévus pour générer sur le conducteur de don- néoe 5 une information de parité, et des moyens de contrôle de parité, pré- vus pour lire l'information de parité émise par la carte 2 à l'instant o le conducteur de synchronisation 4 est actif, et pour valider éventuelle- ment les N données reçues de celle-ci. Le programme de transmission approprié stocké dans la mémoire depro- gramme ROM 46 comprend (fig 3) une instruction 49 ' de positionnement de l'entrée-sortie G 2, en entrée, un module de temporisation 50 ', une instruc- tion 63 de branchement conditionnel, à l'état actif, du conducteur de syn- chronisation 4, une instruction 52 ' de branchement conditionnel à la valeur 0 du compteur d'horloge Cpt I, une instruction 53 ' de branchement condition- nel à l'égalité de la parité lue et de la parité calculée, une instruction 62 ' de décrémentation du compteur d'horloge Cpt I, un module 54 ' de lecture de données et calcul de parité des données déjà reçues, un module 61 ' de génération de données et calcul de parité, un module 59 ' de lecture de pa- rité, un module 60 ' de validation de message, une instruction 55 ' d'initia- lisation du compteur Cptl à la valeur 25, un module de génération de parité 57 '. Pendant le fonctionnement des cartes, émettrice d'horloge 2, récep- trice d'horloge 1, un signal d'horloge est généré, à la fréquence du réseau d'alimentation, sur le conducteur d'horloge 3 Chaque carte, à son tour, lit une donnée (DI à D 24 fig 4) générée par l'autre carte et génére, l'instant suivant, une donnée (Dl' à D 24 ' fig 4) en direction de l'autre carte, sur le conducteur de données 5. Ainsi (fig 3 et 4), à l'instant o le signal d'horloge est montant, sur la carte réceptrice d'horloge 1, le microprocesseur 40 exécute succes- sivement l'instruction 49 ' de positionnement (PE) de l'entrée-sortie G 2, en entrée, le module de temporisation 50 ', l'instruction 62 ' de décrémentation du compteur d'horloge Cpt 1, l'instruction 63 de branchement conditionnel à l'état actif du conducteur de synchronisation 4 Le module de temporisation ' est prévu pour permettre au filtre 23 '-24 ' d'atteindre la valeur cor- respondant à la donnée transmise par la carte 2,avant lecture de ladite donnée, par la carte 1 - Le conducteur de synchronisation 4 n'étant pas activé, puisque le message de vingt quatre données n'est pas terminé, le microprocesseur 40 exécute successivement le module 54 ' de lecture de la donnée (LDI) générée par la carte émettrice d'horloge 2,et de calcul de parité des données déjà reçues de cette carte 2, puis le module 61 ' de génération de la donnée (GDI') à transmettre vers la carte génératrice d'horloge 2, et de calcul de parité des données déjà générées par la carte 1. A cet instant le microprocesseur 40 a terminé l'exécution du program- me de transmission et peut, si nécessaire, exécuter d'autres programmes, par exemple de gestion d'affichage, de gestion de clavier, dans l'attente du prochain signal d'horloge montant o le programme de transmission sera à nouveau exécuté, et ainsi de suite pour les données suivantes. A l'instant (fig 2 et 4) o le même signal d'horloge est descendant, sur la carte émettrice d'horloge 2, le microprocesseur 22 exécute successi- vement l'instruction 49 de positionnement (PE) de l'entrée-sortie A 2, en entrée, le module de temporisation 50, et l'instruction 51 de branchement conditionnel à la valeur 24 du compteur d'horloge Cpt 2 Le module de tempo- risation 50 est prévu pour permettre au filtre 23-24 d'atteindre la valeur correspondant à la donnée transmise par la carte 1, avant lecture de ladite donnée, par la carte 2. Le compteur d'horloge Cpt 2 n'étant pas à la valeur 24, puisque la vingt quatrième donnée n'a pas été reçue, le microprocesseur 22 exécute successivement le module 54 de lecture de la donnée (LDI') générée par la carte réceptrice d'horloge 1 et de calcul de parité des données déjà reçues de cette carte 1, puis l'instruction 52 de branchement conditionnel à la valeur O du compteur d'horloge Cpt 2. Le compteur d'horloge Cpt 2 n'étant pas à la valeur 0, puisque ce n'est pas la vingt quatrième et dernière donnée qui vient d'être lue, le microprocesseur 22 exécute le module 61 de génération de la donnée (GD 2) à transmettre vers la carte réceptrice d'horloge 1 et de calcul de parité des données déjà générées par la carte 2, puis exécute l'instruction 62 de dé- crémentation du compteur d'horloge Cpt 2. A cet instant le microprocesseur 22 a terminé l'exécution du programr me de transmission et peut si nécessaire exécuter d'autres programmes, par exemple de régulation de vitesse de moteur, dans l'attente du prochain si- gnal d'horloge descendant o le programme de transmission sera à nouveau exécuté, et ainsi de suite pour les données suivantes. Lorsque le module 54 de lecture de donnée et de calcul de parité a lu la vingt quatrième et dernière donnée (LD 24 '), le compteur d'horloge Cpt 2 a la valeur 0, et le microprocesseur 22 exécute l'instruction 52 de branchement vers l'instruction 55 d'initialisation du compteur d'horloge Cpt 2 à la valeur 25, puis exécute successivement l'instruction 56 d'activa- tior du conducteur de synchronisation 4, le module 57 de génération de la parité dule 61 de génération de donnée et de calcul de la parité des vingt quatre données (DI à D 24) générées par la carte 2, composant le message Le pro- gramme se termine comme indiqué précédemment par l'instruction 62 de dé- erémentation du compteur d'horloge Cpt 2. Au prochain signal d'horloge montant (fig 3 et 4), le microproces- seur 40 exécute comme précédemment successivement l'instruction 49 ' (FE), le module de temporisation 50 ' et l'instruction 62 ' de décrémentation du compteur d'horloge Cpt I et l'instruction 63 de branchement vers l'instruc- tion 52 ' de branchement conditionnel à la valeur O du compteur d'horloge Cpt 1. Si la synchronisation entre la génération et la lecture du message est correcte, le compteur d'horloge Cpt I a la valeur O et le microproces- seur 40 exécute successivement le module 59 ' de lecture de la parité (LP) générée par la carte 2, l'instruction 53 ' de branchement conditionnel à l'égalité de la parité lue par le module 59 ' et de la parité calculée au précédent signal d'horloge montant, par le module 54 ' de lecture de donnée et de calcul-de -la parité des vingt quatre données (Dl à D 24) générées par la carte 2 Si la parité est correcte, le microprocesseur 40 exécute le mo- dule 60 ' de validation du message Dans le-cas contraire, le message n'est pas validé Dans les deux cas, le microprocesseur 40 exécute l'instruction ' d'initialisation du compteur d'horloge Cptl à la valeur 25 et le module 57 ' de génération de la parité (GP') calculée au précédent signal d'horloge montant, par le module 61 ' de génération de donnée et de calcul de la pari- té des vingt quatre données (Dl' à D 24 ') générées par la carte 1, composant le message L'exécution du programme de transmission est terminée en atten- dant le prochain signal d'horloge montant. Si la synchronisation entre la génération et la lecture du message n'est pas correcte, le compteur d'horloge Cptl n'atteint pas la valeur O à l'instant o le conducteur de synchronisation 4 est actif, et le micropro- cesseur exécute l'instruction 55 ' et le module 57 ' (GP'),sans valider le message. Au prochain signal d'horloge descendant, le microprocesseur 22, après exécution de l'instruction 49 (PE) et du module 50 (fig 2), puisque le compteur Cpt 2 a la valeur 24, exécute l'instruction 58 de désactivation (fig 4) du conducteur de synchronisation 4, puis le module 59 de lecture de la parité (LP') générée par la carte 1, puis l'instruction 53 de bran- chement conditionnel à l'égalité de la parité lue par le module 59 et dela parité calculée au précédent signal d'horloge descendant, par le module 54 de lecture de donnée et de calcul de la parité des vingt quatre données (Dl' à D 24 ') générées par la carte 1 Si la parité est correcte, le micro- processeur 22 exécute le module 60 de validation du message Dans le cas contraire, le message n'est pas validé Dans les deux cas, le microproces- seur 22 termine l'exécution du programme de transmission, comme précédem- ment indiqué, par l'exécution du module 61 qui génère la première donnée (GDI) du message suivant,en direction de la carte 1, et par l'exécution de l'instruction 62. REVENDICATIONS 1 Procédé de transmission d'un message de rn données, sous forme série, en- tre deux cartes électroniques ( 1, 2) reliées entre elles par un conduc- teur d'horloge ( 3), un conducteur de données ( 5) et un conducteur de synchronisation ( 4), l'une des cartes ( 2), qui est génératrice d'horloge, générant sur le conducteur d'horloge ( 3) un signal d'horloge quiest reçu par l'autre carte ( 1) qui est réceptrice d'horloge, l'une des car- tes ( 2), qui est génératrice de données, générant sur le conducteur de données ( 5), une succession de N données qui sont lues sur l'autre car- te ( 1) qui est réceptrice de données, l'une des cartes ( 2), qui est gé- nératrice de signaux de synchronisation, générant un signal de synchro- nisation, pour activer temporairement le conducteur de synchronisation ( 4) à la fin du message, caractérisé en ce que la carte ( 1) réceptrice de données, après lecture de chaque donnée générée par la carte généra- trice de données ( 2), générant à son tour une donnée sur le même con- ducteur de données ( 5), en sens inverse, en direction de l'autre carte ( 2) qui lit ladite donnée avant de générer la donnée suivante, pour per- mettre la transmission bidirectionnelle simultanée de deux messages de n données chacun, chaque carte agissant, l'une ( 1) à l'instant o le signal d'horloge est-montant, l'autre ( 2) à l'instant o le signal d'horloge est descendant, chaque carte générant, après lecture de la dernière donnée du message, générée par l'autre carte,une information de parité, en direction de cette autre carte, chaque carte, à la fin du message, lisant l'information de parité émise par l'autre carte et va- lidant les N données reçues de cette autre carte, si la parité est cor- recte et si, lorsqu'il s'agit de la-carte( 15 jui ne génère pas le signal de synchronisation, le conducteur de synchronisation ( 4) est activé. 2 Dispositif électronique pour la mise en oeuvre du procédé de transmis- sion conforme à la revendication 1, permettant la transmission d'un message de N données, sous forme série, entre deux cartes électroniques ( 1, 2) reliées entre elles par un conducteur d'horloge ( 3), un conduc- teur de données ( 5) et un conducteur de synchronisation ( 4), l'une des cartes ( 2), qui est génératrice d'horloge, comportant des moyens de gé- nération, sur le conducteur d'horloge ( 3), d'un signal d'horloge, en direction de l'autre carte ( 1) qui a des moyens de réception ( 30 et 40) de ce signal, l'une des cartes "génératrice de données" ( 2), comportant des moyens de génération de données ( 22), pour générer, sur le conduc- teur de données ( 5), une succession de N données qui sont lues sur l'au- tre carte, "réceptrice de données" ( 1), qui a des moyens de lecture ( 40) de ces données, l'une des cartes ( 2) comportant des moyens de gé- nération ( 22), sur le conducteur de synchronisation d'un signal de syn- chronisation prévu pour activer temporairement le conducteur de synchro- nisation ( 4) à la fin du message, caractérisé en ce que les moyens de lecture ( 40) de la carte "réceptriçe de données " ( 1) sont prévus pour lire les donrmées générées par la carte "g&érratricede données" à l'instant o le signal d'horloge est montant, respectivement descendant, la carte "réceptrie de données' (J) comportant es outre des moyens de gé- nération de données ( 40), préexs pour générer à leur tour, l'instant suivant, sur le mîme conducteur de données ("), unm niveau r eprésentatif d'une donnée à transmettre à Ea carte "généraÈriee de donnéE s" ( 2), cet- te dernière comportant des moyens de lecture (= 2 dos donnée S précédem- ment émises par la carte "réceaptrfce de données'" ()1), prévus pour lire ces données sur le conducteur de données ( 5), à 1 'finstant o le signal d'horloge est descendant, respectivement montant, juste avant que les moyens de génération de données ( 22) de la carte "géhératrice,de don- nées" ( 2) ne génèrent, sur le mème conducteur de dbnnées ( 5) uil niveau représentatif de la donnée à transmettre à la carte "Réceptrice de don- nées" ( 1), chaque carte comportant des moyens de calcul de parité des n données générées par elle, prévus pour générer sur le conducteur di données ( 5), après lecture de la nime donnée générée par l'autre carte,. une information de parité, la carte ( 1) qui ne comporte pas les moyens de génération du signal de synchronisation, comportant un compteur d'horloge (Cptl) et des moyens de contr 8 le de parité, prévus pour, à l'instant o le signal d'horloge est montant, respectivement descendant. et o son compteur d'horloge (Cptl) atteint la valeur finale correspon- dant à la fin du message, lire l'information de parité émise par la se- conde carte ( 2) et valider les N données reçues de celle-ci, si à la fois, la parité est correcte et le conducteur de synchronisation ( 4) est activé, le compteur d'horloge (Cptl) étant remis à sa valeur initia- le, l'instant suivant, que les données soient validées ou non,, la se- conde carte ( 2) comportant des moyens de contrale de parité prévus pour lire l'information de parité émise par la première carte ( 1) et valider les N données reçues de celle-ci, si la parité est correcte, à l'ins- tant o le signal d'horloge est descendant, respectivement montant, alors que le conducteur de synchronisation ( 4) est activé. 3 Dispositif électronique, selon la revendication 2, caractérisé en ce que les signaux générés sur le conducteur d'horloge ( 3) par la carte génératrice d'horloge ( 2) sont constitués pas des signaux émis, à la fréquence du réseau d'alimentation alternatif, par un circuit de mise en forme ( 20), de façon a permettre aux deux cartes d'assurer simulta- nément d'autres tâches en synchronisme avec le réseau d'alimentation. 4 Dispositif électronique, selon l'une quelconque des revendications 2 ou 3, caractérisé en ce que les moyens de génération de données de chaque carte ( 2; 1) sont constitués par une unité de commande ( 22; 40) munie, d'une part d'une borne d'entrée-sortie bidirectionnelle (A 2; G 2), d'autre part d'un dispositif limiteur de courant ( 23; 23 ', connecté en série sur le conducteur de données ( 5), pour permettre l'existence simultanée, sur les deux bornes d'entrée-sortie respectives (A 2; G 2) des deux uni- tés de commande, de données générées par les deux cartes ( 2; 1). 5 Dispositif électronique, selon la revendication 4, caractérisé en ce que chaque carte ( 2; 1) comporte un filtre ( 23, 24; 23 ', 24 ') connecté entre l'unité de commande correspondante ( 22; 40) et le conducteur de données ( 5), et un dispositif de temporisation ( 22; 40) prévu pour per- mettre à ce filtre d'atteindre la valeur correspondant à la donnée transmise par l'autre carte ( 1; 2), après positionnement, par l'unité de commande ( 22; 40), du conducteur de données ( 5), en entree, avant lec- ture de ladite donnée.