FR 2513794 A1 19830401 FR 8216286 A 19820928 La présente invention concerne un dispositif de mémoire à semiconducteurs et plus particulièrement un dis- positif de mémoire morte programmable (PROM) fonctionnant à grande vitesse. Les mémoiresmortes programmables à semiconducteurs (PROM) sont bien connues dans la technique antérieure Une mémoire PROM se compose d'un réseau de cellules de mémoire, dont chacune peut être programmée de manière à mémoriser un " O " ou un " 1 " binaire (à savoir ce qu'on appelle uneunité d'information binaire ou "bit")uune fois que la mémoire PROM a été complètement fabriquée et assemblée Une fois qu'une cellule individuelle est programmée, elle ne peut plus être modifiée ou "reprogrammée" ultérieurement. Un procédé usuel de fabrication de mémoires ROM consiste à utiliser un transistor bipolaire en tant que moyen de programmation Un tel transistor bipolaire est représenté sur la vue en coupe transversale de la figure la, annexée à la présente demande Le transistor 9 compor- te un collecteur 13 réalisé dans le substrat semiconducteur moyennant l'utilisation d'une impureté possédant un premier type de conductivité, une base 12 formée dans le collecteur 13 en utilisant une impureté possédant un type de conduc- tivité opposé à celui du collecteur 13, et un émetteur 11 réalisé dans la base 12 en utilisant une impureté possédant le même type de conductivité que dans le cas du conducteur 13, mais en une concentration supérieure On réalise de cet- te manière soit un transistor NPN soit un transistor PNP. Afin de programmer ce type de cellule, pour quelle repré- sente un premier état binaire, tel qu'un " 1 " ou un " O " (la cellule non proarammée représente l'autre état), il faut appliquer un courant émetteur-collecteur suffisant de manière à formerun court-circuit électrique (c'est-à- dire une voie de faible résistance) entre l'émetteur et le collecteur 13 par l'intermédiaire de la base 12 Ce court-circuit est représenté sur la figure lb annexée à la présente demande et est désigné par la référence 14 Des courants émetteur-collecteur typiques requis pour réaliser le court-circuit 14 dépend d'un certain nombre de facteurs (tels que la concentration du dopage de la base et la lar- qeur de cette dernière) et se situent en général dans la gamme allant de 70 à 150 milli-ampères C'est pourquoi les fabricants de tellesmémoires PROM recommandent en général d'utiliser un courant de programmation de l'ordre de 200 milli,-ampèresde manière à garantir que des courtscircuits désirés soient formés dans des cellules sélectionnées, ce qui réalise une programmation de ces dernières En rai- sont du courant interne de programmation requis, des dis- positifs d'accès associés aux moyens de programmation de chaque cellule doivent être capables de véhiculer de tels courants sans être eux-mêmes physiquement endommagés C'est pour cette raison que l'on utilisait comme dispositifs d' accès dans les dispositifs PROM de l'art antérieur, des transistors bipolaires ayant une aptitude à véhiculer des courants intenses. La figure 2 annexée à la présente demande repré- sente une partie d'un dispositif PROM de l'art antérieur utilisant des transistors bipolaires en tant que moyens de programmation Le dispositif PROM 100 contient des li- gnes de transmission de bits B 1 et B 2, et des lignes de transmission de mots W 1 et W 2 La cellule, à laquelle on, a accès par la ligne de transmission de mots W 1 et par la ligne de transmission de bits Bi, est désignée par la ré- férence 11 La cellule, à laquelle on a accès par l'inter- médiaire de la ligne detransmission de mots W 1 et par l'in- termédiaire de la ligne de transmission de bits B 2, est dé- signée par la référence 12 De façon similaire la cellule, à laquelle on a accès au moyen de la ligne de transmission de mots W 2 et au moyen de la ligne de transmission de bits W 1,est désigné par la référence 21 et la cellule, auquel on a accès par l'intermédiaire de la ligne de transmission de mots W 2 et de la ligne de transmission de bits B 1,est dé- signée par la référence 22 Chaque cellule est construite de façon similaire et par conséquent la discussion suivan- te concernant la cellule il s'applique également à toutes les cellules situées dans leréseau de mémoire 100. La cellule de mémoire 11 comporte un transistor d'accès T 11 comportant un collecteur 1, une base 2 et un émetteur 3 Le collecteur 1 est raccordé à la ligne de transmission de bits Bl et la base 2 est raccordée à la ligne de transmission de mots W 1 L'émetteur 3 est raccor- dé de la manière représentéeau collecteur 4 du transistor de programmation P 11 P est le transistor qui doit être programmé pour reproduire l'état de la cellule dont il fait partie La base du transistor de programmation P 11 est flottante et l'émetteur 6 est raccordé au conduc- teur de polarisation 91 Un amplificateur de détection ou de lecture A 1 comportant une borne de sortie 1 estraccor- dé à la ligne de transmission debits B 1. Pendant la programmation de la cellule de mémoire 11, un court-circuit est créé entre le collecteur 4 et 1 ' émetteur 6 du transistor de programmation P i de la manière indiquée ci-après Le conducteur de polarisation 91 est raccordé à la masse Toutes les autres lignes de trans- mission de bits sont maintenues à cet instant au niveau bas On accède à la ligne de transmission de mots W 1 en lui appliquant un niveau haut logique suffisantpour pola- riser dans le sens passant la jonction basse-émeteur du transistor Til, Toutes les autres lignes de transmission de mots sont maintenuesau niveau bas à cet instant La li- ane de transmission de bits B est raccordée à une sour- ce de potentiel fortement positif suffisant pour provoquer le passage d'un courant suffisant à travers le transistor P 11 de manière à court-circuiter la jonction collecteur- émetteur de ce transistor Lorsqu'un niveau haut est pré- sent dans la ligne de transmission de mot W 1, le transistor d'accès T 1 i est commuté à l'état conducteur ou passant. La source de potentiel élevé raccordée à la ligne de transmission de bits B 1 est raccordée au collecteur 4 du transistor de programmation Pl par l'intermédiaire du transistor d'accès T il En raison du potentiel élevé appliqué à son collecteur 4, le transistor de programma- tion P 11 véhicule un courant suffisant pour provoquer la rupture inverse de sa jonction collecteur-base L'émet- teur 6 étant raccordé au conducteur de polarisation 91, qui est relié à la masse, la jonction base-émetteur est polarisée dans le sens direct Le transistor de program- mation P 11 est constitué de telle manière qu'un courant suffisant est appliqué, pendant laprogrammation, à partir de la ligne de transmission de bit Bl pour provoquer l'e- tablissement d'un court-circuit permanent entre le collec- teur 4 et l'émetteur 6 Le transistor d'accès T 1 i est cons- truit de telle manière qu'il peut véhiculer ce courant de programmation sans être lui-même endommagé Etant donné aue le transistor d'accès T 11 est d'une taille assez im- portante, la vitesse de fonctionnement de la cellule 11 est assez faible Chaque cellule située dans le réseau de mémoire 100, qui doit être programmée, est programmée selon cette méthode. Pendant l'opération de lecture de la cellule de mémoire 11, le conducteur de polarisation 91 est raccordé à la masse, et l'accès à la ligne de transmission de bits E 1 s'effectue par application, à cette ligne, d'un niveau haut logique (c'est-à-dire une tension positive suffisante pour permettre la lecture de la cellule 11, mais insuffi- sante pour produire un courant suffisamment intense à travers le transistor Tl, pour court-circuiter la jonc- tion collecteur-émetteur de ce transistor), et l'accès est établi à la ligne de transmission de mots W 11 par applica- tion, à cette dernière, d'un niveau haut logique suffisant pour polariser dans le sens direct la jonction base-émet- teur du transistor T 11 i La ligne de transmission de bits B et la ligne de transmission de mots W 1 étant placées au niveau haut, le transistor d'accès T est conducteur, ce qui provoque l'application du niveau haut logique de- puis la ligne de transmission de bits Bl au collecteur 4 du transistor de programmation Pil Si le transistor de proarammation P 11 a été programmé, le niveau haut appli- qué au collecteur 4 provoque le passage d'un courant dans le court-circuit créé entre le collecteur 4 et l'émet- teur 6 du transistor de programmation P 11 en direction du conducteur de polarisation 91, qui est à la masse Le flux de courant traversant le transistor d'accès T i et le tran- sistor de programmation Pil vers la masse provoque la mise au niveau bas de la liane de transmission de bits B 1 Ce ni- veau bas est appliqué à l'amplificateur de détection A 1, ce qui a pour effet qu'à la borne de sortie 1 est applique un signal de sortie indiquant le fait que le transistor de programmation Pil a été programmé (c'est-à-dire comporte un court-circuit) D'autre part, si le transistor de program- 2 f nation P n'était pas programmé, un courant ne circulerait pas entre collecteur 4 et l'émetteur 6 du transistor de pro- grammation P 11, étant donné que la base n'est pas au niveau haut Ainsi, lors de la réalisation d'un accès à la cellule non programmée 11, la ligne de transmission de bits B 1 res- tera au niveau haut Ce niveau est appliqué à l'amplifica- teur A et le sianal de sortie disponible en O est une in- 1 1 dication du fait que la cellule de mémoire 11 n'est paspro- grammée. Une difficulté importante liée à ce procédé de l'art antérieur consistant à utiliser des transistors bi- polairesen tant que moyens de programmation réside dans le fait que chaque transistor d'accès associé à un seul tran- sistor de programmation doit être capable de véhiculer le courant intense de programmation sans être lui-même endom- magé Etant donné que le courant requis pour programmer un transistor bipolaire est de l'ordre de 200 milliampères, le transistor d'accès des mémoires PROM de l'art antérieur doit être construit en ayant une taille assez importante de manière à pouvoir véhiculer les 200 milliampères sans subir aucun dommage, lorsque la cellule de mémoire est programmée par fusion d'une jonction du transistor Etant donné la taille importante requise des transistors d'accès de telles mémoires PROM de l'art antérieur, la vitesse de fonctionnement de ces mémoires est assez faible. Un autre procédé de l'art antérieur pour cons- truire des mémoires PROM consiste à utiliser un métal réfractaire, tel que du nickel-chrome, du titane-tungstène ou du silicium polycristallin, de manière à former une liai- son fusible Une telle liaison fusible est représentée sur les figures 3 a et 3 b annexées à la présente demande La liaison fusible 71 contient une région étroite 72 telle qu'elle agit en tant que fusible Lorsque l'on fait passer un courant d'une intensité suffisante à travers le rétré- cissement 72, le matériau fond, ce qui forme une ouverture ou zone de rupture 73 telle que représentéesur la figure 3 b Le circuit de la figure 2 peut être utilisé pour réali- ser une mémoire PROM utilisant une liaison fusible, en rem- plaçant chaque transistor de programmation P 11, P 12, P 21 et P 22 par une liaison fusible unique La programmation et la lecture s'effectuent exactement de la même manière que dans le cas du circuit représenté sur la figure 2, à l'excpp- tion du; fait que les cellules proarammées contiennent des fusibles rompus au lieu de transistors court-circuités. Un courant typique requis pour une liaison fusible est à nouveau de l'ordre de 70 à 200 milliampères Ainsi, cette technique exige également que chaque transistor d'accès soit d'une taille assez importante afin de véhiculer le courant requis pour programmer chaque liaison fusible sans subir lui-même un quelconque endommagement; la vitesse de tels dispositifs PROM de l'art antérieur utilisant des liai- sons fusibles est assez lente. Des dispositifs PROM de l'art antérieur sont dé- crits par exemple dans les brevets déposés aux Etats Unis d'Amérique sous les No 3 191 151, 3 733 690 et 3 742 592 et 3 848 238. Conformément-à la présente invention, les problè- mes de l'art antérieur concernant la fabrication de mémoi- res mortes programmables fonctionnant à grande vitesse sont résolus en utilisant un transistor de programmation apte à commuter des courants de programmation intenses, et un transistor de lecture apte à détecteur l'état de la cellule (c'est-à-dire l'état programmé ou non programmé). Le transistor de programmation, utilisé uniquement lors de la programmation de la cellule et étant d'une taille assez importante, est assez lent Le transistor de lectu- re, utilisé uniquement lors de la lecture de la cellule, est construit de manière à être aussi petit que possible ce qui permet d'obtenir une vitesse nettement accrue de lecture par rapport atxdispositifs PROM de l'art antérieur qui utilisent un seul transistor par cellule de mémoire à la fois pour la programmation et la lecture. D'autres caractéristiques et avantages de la pré- sente invention ressortiront de la description donnée ci- après prise en référence aux dessins annexés, sur lesquels: les figures la et lb, dont il a déjà été fait men- tion, représentent une vue en coupe transversale d'un tran- sistor bipolaire de l'art antérieur avant et après sa pro- grammation; la figure 2, dont il a déjà été Jait mention, re- présente un schéma d'un dispositif PROM de l'art antérieur qui utilise un seul transistor d'accès par cellule à la fois pour les opérations de programmation et de lecture; les figures 3 a et 3 b, dont il a déjà été fait mention, représentent une vue en plan d'une liaison fusi- ble de l'art antérieur; la figure 4 représente un schéma d'un dispositif PROM réalisé conformément à la présente invention; et la figure 5 est un schéma détaillé de parties du circuit de la fiaure 4. Un schéma d'un dispositif PROM construit confor- mément à la présente invention est représenté sur la fi- gure 4 Le dispositif PROM 100 comporte un ensemble de N lignes de transmission de mots, W 1, W 2, - PN et un ensem- ble de M lianes de transmission de bits B 1, B 2, BM Ain- si se trouve réalisé un ensemble de N x M cellules, dont chacune est formée à "l'intersection" d'une seule ligne de transmission de mots et d'une seule liane de transmission de bits Par exemple la cellule 11 est formée'èl'intersec- tion" de la liane de transmission de mots W 1 et de la li- ane de transmission de bits B 1 On remarque que la ligne de transmission de mots W 1 et la ligne de transmission de bits B 1 ne sont pas raccordées directement, mais au con- traire uniquement par l'intermédiaire du transistor T 11 et de la liaison fusible F 11 La liaison fusible F 11 peut être constituée par du nickel-chrome, du silicium poly- cristallin, du titane-tunastène, une diode fusible ou une jonction de transistor ou par tout autre moyen appro- prié qui est apte à passer d'un état à un autre état (com- me par exemple d'un court-circuit à un circuit ouvert) pen- dant la programmation Chacune des cellules des fonctions du réseau est identique à la cellule 11 C'est pourquoi on ne va décrire que le fonctionnement de la cellule 11. Des moyens de programmation et de détection 200 sont raccordés à la ligne de transmission de bits B 1 Les moyens de programmation et de détection 200 servent à pro- grammer les différentes liaisons fusibles F 11, F 21 " FN raccordées à la ligne de transmission de bits B 1 Les moyens de programmation et de détection 200 servent également à détecter l'état logique (c'est-à-dire l'état programmé ou non programmé) de chaque liaison fusible F 11 à F Ni raccor- dée à la ligne de transmission de bits B 1 On comprendra que des moyens de programmation et de détection, identiques aux moyens 200, sont raccordés à chaque ligne de transmis- sion de bits B 1, B 21 B de manière à fournir les fonctions de programmation et de détection pour chaque cellule du réseau Cependant, dans la présente description, on ne va décrire que le fonctionnement des moyens de programmation et de détection 200. De façon typique la structure représentée schéma- tiquement sur la figure 4 est réalisée sous la forme d'un circuit intégré sur une seule puce ou microplaquette cons- tituée en un matériau semiconducteur à base de silicium. On va maintenant décrire la programmation de la cellule 11 On comprendra que chaque cellule à l'intérieur du réseau du dispositif PROM 11 est programmée d'une fa- çon similaire Le collecteur du transistor T 1 est raccor- dé à une source d'alimentation en tension positive VCC, comme le sont les collecteurs de chacun des N x M transis- tors contenus dans les N x M cellules de mémoire du disposi- tif PROM 100 La base du transistor T 1 i est raccordée à la ligne de transmission de mots W 1 La ligne de transmission de mots W 1, qui est raccordée à la cellule de mémoire 11 devant être programmée, est validée par son raccordement à une tension positive ( 1 logique) (non représentée) Tou- tes les autres lignes (;e transmission de mots W 2 à WN sont invalidées par raccordement à une basse tension ( O logique). Cette basse tension appliquée en vue d'invalider les lignes de transmission de mots W 2-9 WN place à l'état blqqué chaque transistor relié à ces lignes, ce qui invalide tous les transistors raccordés à ces lianes W 2-WN. Pendant la programmation de la cellule 11, la tension d'alimentation positive VCC appliquée au collec- teur de P 11 est accrue à environ 12 V, ce qui est à com- parer à la valeur typique de 5 V utilisée pendant l'opéra- tion de lecture du dispositif Pendant la programmation de 1 O la cellule 11, la borne de sortie Ol (partie des moyens de programmation et de détection 200) est également placée à 12 V s'il est souhaitable de commuter la liaison fusible F 1 il à l'état de circuit ouvert, et la borne de sortie est raccordée à la masse (ou à une tension inférieure à environ 6-7 volts,à savoir la tension de rupture de la diodes Zener 56) si l'on désire maintenir la liaison fu- sible F en tant que court-circuit. L'application de Vcc d'une valeur de 12 volts au dispositif PROM provoque l'invalidation de l'inver- seur 57, dont le conducteur d'entrée et le conducteur de sortie sont à l'état flottant Le circuit d'invalida- tionde l'inverseur 57 est d'un type bien connu des spécia- listes de la technique Un exemple d'un circuit utilisé en tant qu'inverseur 57 est représenté sur la figure 5, dé- crite ci-après Pendant la programmation, le conducteur d'entrée de l'inverseur 57 est invalidé,ce qui place à l'état flottant l'émetteur du transistor 53 Ainsi le transistor 53 reste à l'état bloaué pendant la procgrem- mation. Pendant l'opération de programmation, un mot entier introduit par la ligne de transmission de mots W 1 est proarammé simultanément Ainsi chaque liaison fu- sible, à laquelle la liane de transmission de-mots W 1 a accès, est programmée simultanément par l'application de bits formant le mot devant être mémorisé dans la ligne de transmission de mot W 1 reliée aux bornes de sortie Oà Le point important est que, si le dispo- sitif PROM selon la présente invention se trouve dans le mode de programmation (c'est-à-dire Vcc accrue à environ 12 volts), chaque liaison fusible raccordée à la liane de transmission de mots validée sera programmée ou commutée de l'état de court-circuit à l'état de circuit ouvert, uniquement si la tension sur sa borne de sortie associée 01 M est égale à environ 12 volts. Pour programmer la cellule 11 sur un 1 logique (liaison fusible F 11 ouverte), on établit l'accès à la ligne de transmission de mots W 1 et l'on applique une tension deprogrammation d'environ 12 volts à la borne de sortie 01 Pendant la programmation (VCC 12 volts), le conducteur d'entrée de l'inverseur 57 est flottant (impédance élevée) Ainsi l'inverseur 57 n'abaissera pas le courant d'émetteur provenant du transistor NPN 53, ce qui maintient ce transistor à l'état bloqué pen- dant la programmation La diode Zener 56, qui possède une tension de rupture Zener d'environ 6 volts, est conductrice, ce qui polarise dans le sens direct la jonction base-émetteur du transistor 54, en plaçant de ce fait le transistor 54 à l'état conducteur Alors un courant d'environ 50 milliampères circule à partir du collecteur du transistor T contenu dans la cellule de mémoire 11 (raccordée à V = 12 volts), en traversant le transistor T 11, la liaison fusible F et les transis- tors 54 et 55 en direction de la masse Pendant la pro- grammation, qui dure environ 1 milliseconde, la liaison fusible Fil est amenée de l'état de court-circuit (un premier état sélectionné tel qu'un O logique) à l'état de circuit ouvert (un second état sélectionné tel qu'un 1 logique). D'autre part, lorsqu'il est souhaitable de pro- grammer la ligne de transmission de mots W 1 et de main- tenir la cellule 11 dans le premier état sélectionné (défini arbitrairement comme étantun O logicrue correspon- dant à une liaison fusible F 11 court-circuitée),une ten- sion de programmation d'environ O volt (ou toute tension inférieure à la tension de rupture Zener de la diode Zener 56) est appliquée au noeud de sortie 01 La diode Zener 56 ne sera pas conductrice, le transistor 55 ne sera pas placé à l'état conducteur et par conséquent un courant ne sera pas renvoyé à travers la liaison fusible F 11 Cette dernière restera donc un court-circuit indiquant qu'un 0 logique est mémorisé dans la cellule de mémoire 11. Chaque mot mémorisé dans la mémoire PROM 100 est programmé d'une manière similaire, parapplication de V W 12 volts au collecteur des transistors correspon- cc dant à C 11 dans chaque cellule raccordée à la ligne de transmission de mots Wi, par validation de la ligne de transmission de mots WI correspondante (i étant un nombre entier donne tel que 1 mée, et par application d'une tension élevée d'environ 12 volts aux bornes de sortie 01-0 N correspondant aux bits du mot sélectionné qui doivent être mémorisés sous la for- me de uns logiques (c'est-à-dire les bits servant à obtenir l'état courtcircuité pour la liaison correspondant à la liaison F 11), toutes les autres bornes de sortie étant pla- cées à une basse tension d'environ O volt. Pendant l'opération de lecture du dispositif de mémoire PROM selon la présente invention, la tension d'ali- mentation positive VCC appliquée au dispositif PROM est éga- le à environ 5 volts Ainsi environ 5 volts sont disponibles sur le collecteur du transistor T il de la cellule 11 et de tous les autres transistors correspondantddu réseau de mémoi- re La tension Vcc d'une valeur de 5 volts est également appliquée à la borne 50 Etant donné que la tension appli- cluée à la borne 50 est inférieureàla tension de rupture de Zener de six ( 6) volts de la diode Zener 52, cette derniè- re n'est pas conductrice et le transistor de programmation 54 n'est pas placé à l'état conducteur pendant l'opération de lecture De façon similaire la tension de sortie maximale disponible de la part de l'inverseur 57 est environ Vcc = 5 volts et par conséquent la diode Zener 56, qui possède une tension de rupture de Zener de 6 volts, n'est pas conductri- ce et le transistor 55 n'est pas placé à l'état conducteur pendant l'opération de lecture. Cependant, pendant l'opération de lecture, la ten- sion V c d'une valeur de 5 volts appliquée à la borne 50 est également appliquéepar l'intermédiaire d'une résis- tance 51 (environ 3000 ohms) à la base du transistor 53. Cette tension appliquée à la base du transistor 53 est suffisante pour polariser dans le sens direct la jonction * base-émetteur du transistor 53, ce qui a pour effet de pla- cer ce transistor à l'état conducteur Moyennant l'utilisa- tion de techniques appropriées et bien connues d'adressage la ligne de transmission de mots Wi désirée est validée par suite dé'son raccordement -à un un logique (à une tension positive) et toutes les autres lignes de transmission de mots sont invalidées par suite de leur raccordement à un zéro logique Par exemple si l'on désire lire le contenu de la cellule de mémoire 11, on valide la ligne de trans- mission de moto W 1 en lui appliquant une tension positive. Toutes les autres lignes de transmission de mots W 2 à WN sont invalidées car un niveau bas logique, de façon typi- que zéro volt, leur est appliqué Si la liaison fusible Fil est intacte (c'est-à-dire non programmée ou en état de court-circuit), la base du transistor d'accès T i étant placée à un niveau haut logique, la jonction base-émetteur de ce transistor sera polarisée dans le sens direct et le transistor T sera conducteur, avec comme conséquence l' application d'une tension positive au collecteur du tran- sistor 53 Une tension d'environ 5 volts étant appliquée au collecteur du transistor 53 et ce dernier étant placé à l'état conducteur pendant l'opération de lecture, comme cela a été précédemment décrit, un courant d'une intensi- té suffisante est envoyée à l'entrée de l'inverseur 57 pour produire, dans le conducteur de sortie de l'inver- seur 57, un signal à niveau bas logique, qui sert de signal de sortie sur la borne de sortie 1 représentant l'état de la cellule 11. D'autre part si la liaison fusible F située dans la cellure 11 a été programmée de manière à former un circuit ouvert, le transistor T 1 i ne peut pas être placé à l'état conducteur et la tension positive appli- quée au collecteur de ce transistor -ne sera pas appli- quée au collecteur du transistor 53 Le collecteur du transistor 53 étant flottant, le courant envoyé dans le conducteur d'entrée de l'inverseur 57 est envoyé sous l'effet de la polarisation dans le sens direct de la jonction base-émetteur du transistor 53 Ce cou- rant de base-émetteur est négligeable (environ 400 mi- cro-ampères), ce qui a pour effet que la tension de sortie de l'inverseur 57 devient élevée, en envoyant de ce fait un un logique d'environ 5 volts à la borne de sortie 01, ce qui indique que la liaison fusible F 11 située dans la cellule 11 est programmée pour être en circuit ouvert Comme cela aété mentionné précédemment, cette tension sortie de 5 volts est insuffisante pour pro- voquer la rupture de la diode Zener, qui possède une tension de rupture de Zener d'environ 6 volts Ainsi la diode Zener 56 et le transistor de programmation 54 reste non conducteurs pendant l'opération de lecture. Afin d'obtenir une lecture à grande vitesse, le transistor de lecture 53 selon la présente invention est de préférence un transistor Schottky, du type bien connu dans la technique des semiconducteurs Le fonc- tionnement d'un conducteur Schottky est bien connu et fournit des vitesses accrues de commutation par rapport à des transistors bipolaires et à des transistors MOS classiques. Ainsi on peut voir que pendant la lecture du dispositif PROM selon la présente invention, les tran- sistors lents, qui peuvent véhiculer des courants in- tenses de programmation (comme par exemple les transis- tors 54 et 55 utilisés pour programmer les cellules dans la colonne 1), sont inactifs et la lecture est effectuée par un transistor rapide plus petit 53 D'autre part, lorsqu'une cellule est programmée, le transistor de lectu- re 53 et l'inverseur 57 sont invalidés et par conséquent ne sont pas soumis à un endommagement éventuel par les courantsintenses utilisés pendant la destruction-de la liaison fusible F 11 - Dans une autre forme de réalisation de la pré- sente invention, le circuit partiel 157 comportant un transistor NPN 55 et une diode Zener 56 des moyens de programmation et de détection 200 (figure 4) est rem- placé par le circuit 157 représenté sur la figure 5. Lorsque la borne de sortie 1 est placée à une tension de programmation (de façon typique 12 volts), qui dépasse la tension de rupture de Zener de la diode Zener Z 11 (de façon typique 6 volts) la diode Z 11 est conductrice, ce qui a pour effet qu'un courant de base circule à travers la résistance R 66 13 K ohmb) jusqu'au-transistor Q 58 La base du transistor NPN Q 58 est normalement maintenue à un ni- veau bas par l'intermédiaire de larésistance R 67 ( 10 K ohms) raccordée à la masse, et l'émetteur du transistor Q 58 est raccordé à la masse par l'intermédiaire de la résistance R 68 ( 5 K ohms) Le courant de base envoyé au transistor Q 58 et fourni par une tension de programmation appliquée à la borne d'entrée 1, rend conducteur le transistor Q 58 ce qui provoque la circulation d'un courant depuis Vcc à la masse en passant par la résistance de collecteur R 65 ( 750 ohms) et la résistance d'émetteur R 68 ( 5 K ohms) Ce- ci a pour effet que la base du transistor NPN Q 59 passe au niveau haut, ce-qui rend conducteur ce transistor Le tran- sistor Q 59 tire par conséquent un courant de collecteur de VCC a la masse travers la résistance de collecteur R 65 et la ré- sistance d'émetteur R 69 ( 1 K ohm) Ceci provoque l'applica- tion d'une tension élevée sur la base du transistor NPN Q 60 Etant donné que l'émetteur du transistor Q 60 est relié à la masse, ce transistor est ainsi placé à l'état conduc'- teur, ce qui entra Ine le tirage d'une quantité importante de courant de programmation (environ 50 m A) à partir de la borne 157 A Comme cela est représenté sur la figure 4, la borne 157 A est raccordée à l'émetteur du transistor 54 qui,coue cela aétéprécédemment décrit, est conducteur pen- dant la programmation Ainsi ce courant de programmation est tiré à partir de VCC et traverse le transistor d'accès C 11, la liaison fusible F 11, la ligne de transmission de bits B 1, le transistor 54 et le circuit partiel 157 jusqu'à la masse, en provoquant de ce fait la fusion ou l'ouver- ture de la liaison fusible F 11, lorsque la cellule de mé- moire 11 est programmée La résistance R 64 ( 8 K ohms) rac- cordée entre VCC et le collecteur du transistor Q 60 sert à envoyer une tension élevée (Vcc) à la borne 157 A lorsque le transistor Q 60 est à l'état bloqué (c'est-à-dire pen- dant la non programmation et pendant la programmation lorsqu'une faible tension est appliquée à la borne de sor- tie O' Cette tension élevée sur la borne 157 A est appli- quée à l'émetteur du transistor 54 (figure 4), ce qui main- tient ce dernier à l'état bloqué et réduit la capacité de ce transistor 54, en augmentant de ce fait la vitesse-du circuit lorsque le transistor Q 60 est bloqué La diode Zener Z 11 A' qui possède une tension de rupture de Zener d'environ 6 volts, est branchée entre le collecteur du transistor Q 60 etla masse, et sert à maintenir la tension sur la borne 157 A à une valeur d'environ 6 volts pendant la programmation (V Cc* 12 volts), lorsque le transistor Q 60 est bloqué (niveau bas logique sur la borne de sortie ou borne de validation 159 au niveau bas) afin d'empê- cher la rupture de la jonction émetteur-base du transistor 54 (figure 4) La diode Schottky D 28, qui possède une ten- sion directe d'environ 0,4 volt, est branchée entre la ba- se du transistor Q 58 et la borne de validation 159 et sert à maintenir les transistors Q 58, Q 59 et Q 60 à l'état bloqué pendant les durées pendant lesquelles un signal de valida- tion à niveau haut n'est pas présent sur la borne de vali- dation 159 Lorsqu'une basse tension ( O volt) est appli- quée à la bande de validation 159, une tension élevée ( 12 volts) appliquée à la borne de sortie 1 a pour ef- eet que la tension sur la base du transistor Q 58 ne dé- passe pas environ 0,4 volt, ce qui maintient le transis- tor Q 8 à l'état bloqué Ce transistor étant à l'état blo- qué, les transistors Q 59 et Q 60 restent également bloqué. Ainsi la programmation n'a pas lieu lorsqu'un niveau bas logique estappliquée à la borne de validation 159. Un schéma détaillé de l'inverseur 57 (figure 4) est représenté sur la figure 5 La résistance R 61 ( 4,5 K ohms) est raccordée au collecteur et à la base du transis- tor NPN (Q 56) dont l'émetteur est raccordé à la masse Ce- ci a pour effet que le transistor Q 56 est placé à l'état conducteur et qu'une tension de polarisation essentiellement constante est appliquèBà la base du transistor NPN Q 55. Lesémetteurs du transistor Q 55 sont raccordés à la masse et ce transistor sert de source de courant tendant à rame- ner le potentiel 141 à la masse Lorsque Vcc est augmentée jusqu'à la tension de programmation (environ 12 volts), la diode Zener Z 2 (possédant une tension de rupture de Ze- ner d'environ 6 volts) est conductrice, ce qui a pour effet l'envoi d'un courant auxrésistanceéR 62 ( 6 K) et R 63 ( 3 K), ce qui applique une tension de base au transistor NPN Q 57. Ceci rend conducteur le transistor Q 57, avec comme consé- quence la mise à la masse des bases des transistors Q 55 et Q 56, qui sont de ce fait placés à l'état bloqué Le transis- tor Q 55 étant à l'état bloqué pendant la programmation, la borne d'entrée 142 constitue un conducteur d'entrée d'im- pédance élevée de l'inverseur 57 Le noeud 141, raccordé à la borne 142, sert de noeud d'entrée de l'inverseur 57, comme représenté sur la figure 4. Pendant la lecture (VCC 2 5 volts), une basse tension étant appliqué à la borne d'entrée 142 de l'in- verseur 157, la noeud d'entrée 141 est amené à un faible niveau de tension par le transistor Q 55 formant source de courant La basse tension sur le noeud 141 a pour ef- fet que la diode Schottky D 25 transmet un courant à par- tir de à C à travers la résistance R 51 ( 8 K), ce qui maintient à un niveau bas les bases des transistors Schottky NPN Q 48 et Q 49 Ainsiles transistors Q 48 et Q 49 ne sont pas conducteurs et la tension appliquée à la base du transistor Q 53 est maintenue à un niveau'bas par la résistance R 57 ( 900 ohms) raccordée entre la base du transistor Q 53 et la masse Par conséquent le transistor Q 53 ne conduit pas Cependantle transistor Q 49 étant bloqué, une tension élevée est appliquée à la base du transistor NPN Q 51 à partir de Vcc par l'intermédiaire de la résistance R 53 ( 3 K) L'émetteur du transistor Q 51 est raccordé à la base du transistor NPN Q 52 et à la mas- se par l'intermédiaire de la résistance R 58 ( 5 K) Ainsi le transistor Q 51 est conducteur, ce Qui entraine le tira- ge d'un courant de collecteur à partir de Vcc à travers la résistance R 54 ( 50 ohms>, et provoque par conséquent l'ap- plication d'une tension élevée à la base du transistor NPN Q 52 De ce fait le transistor Q 52 est conducteur, ce qui établit un trajet de faible impédance entre VCC et la bor- ne de sortie 1 par l'intermédiaire de la résistance R 54 ( 50 ohms) et le transistor Q 52 Par conséquent, lorsqu'un signal à niveau bas est appliqué à la borne d'entrée 142 de l'inverseur 57, un signal à tension élevée est appliqué à la borne de sortie 1 de l'inverseur 57 En réalité, lors- qu'un zéro logique est appliqué à la borne d'entrée 142, le transistor Q 49 n'est pas complètement bloqué, mais conduit plutôt un courant de faible intensité La résistance R 57 peut être remplacéepar une résistance possédant une valeur d'environ 1000 ohms et par un transistor NPN Schottky sup- plémentaire (non représenté), dont l'émetteur est relié à la masse, dont la base est racccordéeaux émetteurs des transistors Q 48 et Q 49 par l'intermédiaire d'une première résistance de 900 ohms et dont le collecteur res raccordé aux émetteurs des transistors Q 48 et Q 49 par l'intermédiai- re d'une seconde résistance de 900 ohms Le transistor Q 49 étant non conducteur (zéro logique sur la borne d' entrée 142), cet autre circuit réduit le courant de collecteur traversant le transistor Q 49, ce qui ré- duit la chute de tension aux bornes de la résistance R 53, en augmentant de ce fait la tension appliquée à la base du transistor Q 51 Etant donné que la tension de sortie correspondant à un logique sur la borne 1 est inférieu- re, d'une valeur égale à deux chutes de tension aux bor- nes d'une diode polarisée en direct, à la tension sur la base des transistors W 51 (c'est-à-dire les chutes de tension base-émetteur des transistors Q 51 et Q 52), la tension de sortie correspondant à un un logique sur la borne 1 est accrue par rapport à la tension de sortie correspondantau un logique du circuit de la figure 5. D'autre part, si pendant la lecture (VCC 2 5 volts) un signal à niveau haut logique est appliquée à la borne d'entrée 147 de l'inverseur 57, la source de source de courant Q 55 ne peut pas maintenir le noeud 141 à la masse et par conséquentla diode Sch ottkv D 25 n'est pas conductrice Ainsi une tension élevée est appliquée aux bases du transistors Q 48 et Q 49 à partir de VCC, par l'in- termédiaire de la résistance R 51, ce qui a pour effet de placer à l'étatconducteur des transistors Q 48 et Q 49 Ces transistors étant conducteurs, une tension suffisante pour polariser en direct la jonction base-émetteur du transis- tor Q 53 est appliquée à la base de ce transistor, ce qui a pour effet de le rendre conducteur, ce qui a son tour place le noeud de sortie 1 à la masse Le transistor Q 53 étant conducteur, la tension sur la base de ce transis- tor (environ 0,6 volt) et la tensionprésente sur le col- lecteur du transistor Q 49 (d'environ 0,7 volt) sont suf- fisamment faibles pour empêcher les transistors Q 51 et Q de passer-à l'état conducteur Donc lorsqu'un ni- veau haut logique est appliqué à la borne d'entrée 142 de l'inverseur 57, un niveau bas logique de faible impédance est appliqué à la borne de sortie Q 1 de l'inverseur 57. Pendant la programration,Vcc est augmnnté à une valeur d'environ 12 volts Ceci entraîne que la diode Zener Z 12, dont la tension de rupture de Zener est égale à en- viron 6 volts, devient conductrice et par conséquent un courant circule à travers les résistances R 1 ( 6000 ohms) et R 3 ( 3 K ohms) en direction de la masse La tension sur le noeud existant entre-R 1 et R 2 est appliquée en tant que tension de base au transistor NPN Q 47 A' ce qui a pour effet que ce transistor devient conducteur et se sature, ce qui réduit la tension appliquée aux bases des transistors Q 48 et Q 49 à une valeur égale à environ zéro volt De façon similaire, pendant la programmation, un niveau bas logique est appliqué à la borne de validation 159, avec pour effet que les diodes Schottky D 26 et D 27 abaissent les tensions appliquées aux bases des transis- tors Q 48 et Q 49 ainsi que la tension appliquée à la base du transistor Q 51 Ainsi, pendant la programmation,les transistors Q 48 t Q 49 et par conséquent le transistor Q 53 sont bloqués De même, pendant la programmation, le transistor Q 51 et par conséquent le transistor Q 52 sont bloqués Par conséquent, pendant la programmation, la borne de sortie Q 1 n'est ni au niveau bas logique, ni au niveau haut logique, mais est au contraire flottante de sorte qu'il existe une impédance élevée entre la bor- ne de sortie Q 1 et Vcc et la masse à l'intérieur de 1 ' inverseur 57 Le fait que la borne de sortie Q 1 soit flottante pendant la programmation signifie que le si- -Mal de procrani-ation applicué extérieurement au noeud de sortie Q 1 est appliquée au circuit partiel 157 sans être influencé par l'inverseur 57 Par conséquent, pendant la programmation, un signal de programmation de niveau haut ou bas n'est pas produit sur la borne de sor- tie O 1 par l'inverseur 157, mais doit être plutôt appli- qué extérieurement conformément au programme désiré de- vant être mémorisé dans le dispositif PROM selon la pré- sente invention. Bien que l'on ait décrit une forme de réalisation de la présente invention, cette description n'est pas censée être limitative et d'autres formes de réalisation apparaî- tront à l'évidence au spécialiste de la technique Ainsi bien que la présenteinvention ait été décrite comme mét- tant en oeuvre une liaison fusible 11, les principes de la présente invention peuvent s'appliquer tout aussi bien à l'utilisation de tout autre élément fusible, tel que par exemple une ou plusieurs jonctions PN ou bien un diélec- trique. REVENDICATIONS 1 Structure, notamment pour des dispositifs de mémoire, caractérisée en ce qu'elle comporte une cellule de mémoire ( 11) pouvant être placéede façon permanente dans un premier état ou un second état et étant placée norma- lement dans ledit premier état, des moyens ( 53) pour dé- tecter et délivrer, sur une borne de sortie ( 1)' un si- gnal indicateur de l'état de ladite cellule ( 11), et des moyens ( 52,54) servant à faire passer un courant à tra- vers ladite cellule de manière à modifier un élément de programmation (F 1 î, FN 2) situé dans cette cellule en vue de placer cette dernière dans ledit second état, lesdits moyens servant à faire passer un courant à tra- vers ladite cellule comprenant des moyens de programma- tion ( 54) servant à envoyer à travers ladite cellule, pendant la programmation et en réponse au signal de pro- grammation, un courantde programmation suffisant pour mo- difier l'élément de programmation de la cellule et des moyens ( 52) pour invalider, pendant la circulation dudit courant de programmation, les moyens ( 53) servant à détec- ter et-à envoyer un signal indicateur de l'état de la cel- lule ( 11). 2 Structure selon la revendication 1, caractéri- sée en ce que les moyens ( 53) servant à détecter et à dé- livrer un signal comportent un transistor de lecture rac- cordé à l'élément de programmation (F 11, F Nl) et à des moyens de sortie ( 57) raccordés à ladite borne de sortie ( 01). 3 Structure selon la revendication 2, caractéri- sée en ce que le transistor de lecture ( 53) comporte un premier conducteur raccordé à l'élément de programmation, un second conducteur raccordé auxditsmoyer de sortie ( 57) et un troisième conducteur servant de conducteur de comman- de raccordé à une source de potentiel. 4 Structure selon la revendication 3, caractéri- sée en ce que les moyens de sortie ( 57) incluent lesdits moyens d'invalidation. Structure selon la revendication 4, caracté- risée en ce que lesdits moyens de sortie ( 57) établissent une impédance élevée sur leur borne d'entrée pendant la programmation, ce qui invalide le transistor de lecture ( 53). 6 Structure selon la revendication 3, caracté- risée en ce que les moyens de sortie ( 57) établissent une impédance élevée sur leur borne d'entrée et ne délivrent aucun signal de sortie pendant la programmation. 7 Structure selon la revendication 4, caractéri- sée en ce que les moyens de sortie ( 57) sont constitués par un inverseur. 8 Structure selon la revendication 2, caractéri- séeence que le transistor conducteur est constitué par un transistor Schottky. 9 Structure selon la revendication 1, caractéri- sée en ce que les moyens de programmation ( 54) comprennent un transistor de programmation commandé par un signal pré- sent sur ladite borne de sortie. Procédé de programmation et de lecture d'une cellule de mémoire ( 11) située dans une mémoire PROM ( 100) caractérisé en ce qu'il consite à envoyer un premier si- gnal de programmation de manière à activer une source de courant par l'intermédiaire d'un circuit de programmation ( 54) apte à délivrer un courant d'une intensité suffisan- te pour modifier un élément (F 111 FN 1) situé dans ladi- te cellule, et, une fois que ladite cellule est programmée, à invalider lesditsmoyens ( 54) servant à programmer l'élé- ment dans ladite cellule et à valider les moyens ( 53) servant à lire et à produire un signal de sortie représen- tatif de l'état de la cellule de mémoire programmé, lesdits moyens de lecture étant plus petits et plus rapides que les moyens de programmation de la cellule. 11 Procédé selon la revendication 10, caractéri- sé en ce que ledit élément (Fij, FN 1) est une liaison fusible et que ledit courant est d'une intensité suffisan- te pour détruire cette liaison fusible.