FR 2513458 A1 19830325 FR 8117916 A 19810923 i PROCEDE DE GESTION DES COMMANDES DE FREQUENCE D'UN POSTE EMETTEUR-RECEP- TEUR ET DE LA PROGRAMMATION DU COMPTEUR PROGRAMMABLE DE SON SYNTHETI- SEUR NUMERIQUE DE FREQUENCE. L'invention concerne un procédé de gestion des comman- des de fréquence d'un poste émetteur-récepteur avec synthétiseur de fré- quence, la boucle de verrouillage de phase dudit synthétiseur compor- tant entre autres un dispositif oscillateur à plusieurs oscillateurs commandables et un dispositif diviseur de fréquence variable qui reçoit sous la forme d'un code numérique l'information de la fréquence affi- chée fournie sous la forme d'un autre code numérique par un dispositif d'affichage de fréquence à travers un circuit de transcodage constitué par des mémoires, ledit dispositif diviseur de fréquence variable com- portant la chaîne de division proprement dite formée principalement d'un premier compteur programmable associé à une première et à une seconde mémoire dudit circuit de transcodage et d'un diviseur par 10 ou par 11 commandé soit par un second, soit par un troisième compteur programma- ble, lesdits second et troisième compteurs programmables étant associés respectivement à une troisième et à une quatrième mémoire dudit circuit de transcodage. Dans un poste émetteur-récepteur, les fréquences de réception et d'émission (qui peuvent être différentes) sont déterminées par le synthétiseur de fréquence dans le cas d'un appareil multicanaux et par les dispositifs d'accord automatique principalement ceux du ré- cepteur. La gestion des informations de commande du synthéti- seur et des dispositifs d'accord nécessite le traitement des informa- tions issues des organes de commande à disposition de l'opérateur de manière à ce que leur action aboutisse à la mise en oeuvre des seules fonctions requises. 13458 Dans l'art antérieur, le dispositif de commande de fréquence à disposition de l'opérateur commande d'une part le synthéti- seur de fréquence et d'autre part un circuit de logique combinatoire. Le synthétiseur de fréquence engendre les signaux pilo- tes d'émission et de l'oscillateur local de réception aux fréquences dé- terminées par l'affichage de fréquence et par l'information émission/ré- ception (alternat). Le circuit de logique combinatoire élabore les informa- tions de commande des autres organes du poste émetteur-récepteur. i O Ce mode de commande par logique combinatoire est com- plexe et accroit le volume et le coût de l'ensemble émetteur-récepteur. Le but de l'invention est de fournir un procédé plus simple d'élaboration desdites informations de commande caractérisé en ce que les contenus desdites mémoires non utilisés pour la programmation desdits compteurs servent également à programmer les informations de commande permettant à travers des circuits de décodage appropriés la commande directe des dispositifs engendrant les différentes fonctions du poste émetteur-récepteur, notamment la sélection des filtres correspon- dant aux sous-gammes de fréquences du récepteur, la sélection desdits oscillateurs commandables et l'élaboration des informations de fréquen- ces interdites. La description suivante en regard des dessins annexés, le tout donné à titre d'exemple fera bien comprendre comment l'invention peut être réalisée. La figure 1 représente le schéma de principe du synthé- tiseur de fréquence utilisant des mémoires pour la conversion entre le code d'affichage et la commande des compteurs programmables. La figure 2 donne la structure du dispositif diviseur de fréquence variable. La figure 3 donne un exemple du mode de gestion des commandes de fréquence pour un fonctionnement en émetteur à la fréquen- ce de 276,450 M Hz. La figure 1 représente le schéma de principe du syn- thétiseur de fréquence dit à synthèse indirecte, à commande numérique dont la boucle de verrouillage de phase comprend le dispositif oscilla- teur 1 à plusieurs oscillateurs commandables (pour décrire le fonction- nement on en a supposé trois O l, 02 et 03) l'un d'eux fournissant après sélection la fréquence de sortie F, le dispositif diviseur de fréquence variable 2 divisant la fréquence F par K, le discriminateur de phase 3 qui reçoit la fréquence de référence F et la fréquence divisée FK le r K' filtre de boucle passe-bas 4 qui fournit à lentrée 5 de l'oscillateur sélectionné une tension de commande de fréquence La présence du fil- tre 4 limite la plage de synchronisation de l'oscillateur à un faible écart de fréquence AF auquel la différence F F | doit être inférieu- re pour que se produise l'accrochage de la boucle Cet accrochage s'ef- fectue plus rapidement grâce à un circuit de recherche de prépositionne- ment de la fréquence libre de l'oscillateur à une valeur voisine de la fréquence de sortie F désirée Ce prépositionnement est obtenu à l'aide d'un discriminateur de fréquence à comptage 6 qui fournit des impul- sions lorsque l'écart entre Fr et F/K est important Ces impulsions sont appliquées à un compteur 7 dont le contenu est converti en tension continue appliquée sur l'entrée 8 de l'oscillateur sélectionné au moyen du convertisseur numérique-analogique 9 Cette tension s'annule brusque- ment chaque fois que le compteur 7 est remis automatiquement sur sa po- sition initiale après avoir atteint sa position finale Lorsque la dif- férence I Fr FI devient inférieure à l'écart de fréquence AF, le dis- criminateur de fréquence 6 ne fournit plus d'impulsions, le compteur 7 ne progresse plus et la tension en 8 demeure constante ce qui a pour effet de déclencher l'accrochage de la boucle de verrouillage de phase. Les informations codées (par exemple en BCD) fournies par le dispositif d'affichage de fréquence 10 sont appliquées au cir- cuit de transcodage 1 l constitué par des mémoires qui fournit des in- formations codées (par exemple en binaire naturel) servant à la comman- de du dispositif diviseur de fréquence variable 2 sur le rapport de division K correspondant à la fréquence affichée. Conformément à l'invention, les informations codées contenues dans les mémoires du circuit de transcodage 1 l sont également utilisées pour programmer les informations de commande des différentes fonctions du poste émetteur-récepteur entre autres la fonction sélec- tion des oscillateurs, le circuit de décodage 12 transformant le code programmé en un code 1 parmi 3 directement utilisable pour commander lesdits oscillateurs. Pour comprendre le fonctionnement de ces mémoires, il est nécessaire de décrire à l'aide d'un exemple le fonctionnement du 13458 dispositif diviseur de fréquence variable 2 dont le schéma est repré- senté sur la figure 2 et dont la fonction est de fournir au comparateur de phase 3 une fréquence constante égale à la fréquence de référence quel que soit l'affichage. On considère un poste émetteur-récepteur devant couvrir la gamme 225 à 399,975 M Hz par pas de 25 k Hz en émission comme en ré- ception avec une fréquence de référence fixée à 0,5 M Hz et on suppose par exemple que la fréquence à synthétiser est de 276,450 M Hz. La partie principale du dispositif diviseur de fréquen- ce variable 2 est la chaîne de division 13 comprenant le diviseur par deux Dl recevant l'information de fréquence de sortie issue du disposi- tif oscillateur 1 suivi du diviseur par 10 ou par 11 D 2 et du compteur programmable Cl relié au discriminateur de phase 3 Le diviseur par deux Dl, permet dans la gamme de fréquences ci-dessus une réalisation plus simple du diviseur par 10 ou par 11 Le compteur Cl devant diviser par le nombre formé par le chiffre des centaines et le chiffre des di- zaines de M Hz ( 27 dans l'exemple donné) est programmé au complément de sa capacité maximum 63 c'est-à-dire 63 27 = 36. La commande "diviser par 10 ou par 11 " de D 2 est issue soit du compteur programmable C 2, soit du compteur programmable C 3 à travers le circuit OU 14. Un dispositif annexe de synchronisation 15 assure l'avance synchrone des compteurs C 2 et C 3 de manière à ce que l'infor- mation de commande de D 2 change d'état au moment voulu compte tenu du nombre d'impulsions apparues à sa sortie. Le compteur C 2 devant compter le nombre fourni par le chiffre des unités de M Hz ( 6 dans l'exemple considéré) est programmé au complément de sa capacité maximum 14 soit 14 6 = 8. Le compteur C 3 devant compter le nombre de pas de 25 k Hz contenus dans le nombre formé par les chiffres des centaines, des dizaines et des unités de k Hz ( 18 dans l'exemple considéré) est programmable de O à 40 ( 40 étant le nombre de pas de 25 k Hz contenus dans 1 M Hz). Après division par deux en sortie de Dl, on doit comp- ter dans un intervalle de temps de 2/us 276,450 impulsions en moyenne à l'entrée du diviseur par 10 ou par 11 D 2 Cela peut être réalisé en deux phases par la méthode du "pas après virgule". Au départ de la première phase, D 2 reçoit de C 2 la com- mande "diviser par 11 " et sa programmation est telle qu'il compte une unité de plus par rapport à la programmation du chiffre unités de M Hz sur C 2 soit 6 + 1 = 7 Pendant chaque cycle de 2 us, D 2 divise ainsi 7 fois par 11 et 20 fois par 10 A chaque division par 11 de D 2, l'im- pulsion qui apparait à sa sortie fait avancer le compteur C 2 d'une uni- té par l'intermédiaire du dispositif de synchronisation 15 Lorsque D 2 a compté 6 impulsions de sortie, C 2 a atteint l'état 14 c'est-à-dire sa capacité maximum D 2 divise alors une autre fois par 11 avant de recevoir de C 2 la commande "diviser par 10 " Ce cycle se renouvelle 18 fois c'est-à-dire jusqu'à ce que le compteur C 3 qui par l'intermé- diaire du dispositif de synchronisation 15 avance d'une unité après chaque cycle de 2 us, ait atteint l'état 18. La deuxième phase commence à partir de l'état 19 de C 3. D 2 reçoit de C 3 l'ordre de compter le nombre d'impulsions correspondant à la programmation de C 2 c'est-à-dire 6 Ainsi, pendant chaque cycle de 21 us, D 2 divise 6 fois par 11 jusqu'à ce que C 2 ait atteint l'état 14 et 21 fois par 10 Ce cycle se renouvelle 40 18 = 22 fois. Sur un total de 40 cycles de 2/us on a compté en moyen- 2 û ne ( 7 x 11 + 20 x 10) 18 + ( 6 x 11 + 21 x 10) 22 277 x 18 + 276 x 22 ne 40 40- 276,450 impulsions. Après division par 27, le compteur C 1 fournit en sortie impulsions en 80/us, c'est-à-dire la fréquence de référence de 0,5 M Hz. Les mémoires du circuit de transcodage 11 transmettent aux compteurs C 1, C 2 et C 3 les impulsions codées correspondant à la va- leur de la fréquence à synthétiser. La figure 3 montre l'ensemble des transcodages dans le cas du fonctionnement en émetteur à la fréquence de 276,450 M Hz ainsi que l'utilisation des mémoires pour la programmation des différentes fonctions de commande. L'information Emission/Réception E/R est transmise si- multanément à quatre circuits mémoire Ml, M 2, M 3 et M 4 constituant le circuit de transcodage 11 Le dispositif d'affichage de fréquence 10 fournit un code en BCD pour les pas de 10 M Hz, 1 M Hz, 100 k Hz et un co- de binaire naturel pour les pas de 100 M Hz et 25 k Hz Le rôle des mé- moires Ml à M 4 est de transcoder les codes précédents en un code binai- re naturel requis pour le fonctionnement du dispositif diviseur de fré- quence variable 2 décrit ci-dessus et d'effectuer dans le fonctionne- ment en récepteur les opérations arithmétiques sur ces codes de manière à respecter le plan de fréquence établi lors du fonctionnement en émet- teur pour lequel la fréquence synthétisée est identique à la fréquence affichée. Dans le cas du fonctionnement en émetteur à la fréquen- ce de 276,450 M Hz, le compteur C 3 est programmé en binaire naturel di- rectement issu de l'affichage de fréquence 25 k Hz ( 10 pour l'exemple considéré) La mémoire M 4 adressée par le code BCD de l'affichage des centaines de k Hz ( 1011 pour l'exemple considéré) transmet au compteur C 3 le code correspondant en binaire naturel ( 0100 pour l'exemple consi- déré) Ainsi la juxtaposition des codes transmis au compteur C 3 corres- pond bien au nombre de pas de 25 k Hz contenus dans l'affichage des k Hz et des 25 k Hz ( 10010 pour l'exemple considéré). La mémoire M 3 adressée par le code BCD de l'affichage des unités de M Hz ( 1001 pour l'exemple considéré) est associée au comp- teur C 2 programmé en binaire naturel au complément à 14 du chiffre des unités de M Hz ( 1000 pour l'exemple considéré). Les mémoires Ml et M 2 sont adressées par le code BCD de l'affichage des dizaines de M Hz ( 1000 pour l'exemple considéré) et par l'information à un seul digit de l'affichage des centaines de M Hz: O pour 2 centaines de M Hz et pour l'exemple considéré ou 1 pour 3 centai- nes de M Hz Le compteur Cl qui leur est associé est programmé en binai- re naturel au complément à 63 du nombre formé par le chiffre des cen- taines et celui des dizaines de M Hz ( 100100 pour l'exemple considéré). Le contenu de Ml correspond à la programmation des quatre digits de poids faible et celui de M 2 à la programmation des deux digits de poids fort. Conformément à l'invention, les mémoires du circuit de transcodage 11 sont utilisées pour programmer les fonctions de comman- de des différents organes nécessaires au fonctionnement du poste émet- teur-récepteur. La fonction sélection des filtres correspondant aux sousgammes du récepteur est assurée par la mémoire M 2 Dans la gamme de fonctionnement considérée, les sous-gammes du récepteur sont par 13458 exemple lère sous-gamme: 225 à 279,975 M Hz à laquelle correspond le filtre Fl 2 ème sous-gamme: 280 à 339,975 M Hz à laquelle correspond le filtre F 2 3 ème sous-gamme: 340 à 399,975 M Hz à laquelle correspond le filtre F 3. Les deux digits de M 2 non utilisés pour la programma- tion de Cl le sont pour la programmation des sous-gammes de la manière suivante: 1 ère sousgamme:O O 2 ème sous-gamme: O 1 3 ème sous-gamme: 1 O Pour l'exemple considéré, c'est le code O O qui doit être programmé. Un circuit de décodage 16 transforme ce code en un code 1 parmi 3 directement utilisable pour commander les filtres du récep- teur (filtre Fl pour l'exemple considéré). Comme indiqué précédemment, les oscillateurs du synthé- tiseur sont sélectionnés en fonction de la fréquence affichée Dans l'exemple donné les sous-gammes O 1, 0 2 et O 3 du dispositif oscilla- teur 1 sont identiques aux sous-gammes du récepteur Ainsi le circuit de décodage 12 fonctionne de manière identique au circuit 16 avec les mêmes informations d'entrée Mais toute autre combinaison de sous-gam- mes est possible en fonction d'un contenu mémoire M 2 adéquat (pour l'exemple considéré c'est l'oscillateur O 1 qui est sélectionné). Pour le poste émetteur-récepteur donné en exemple, il est possible d'afficher des fréquences à partir de 200 M Hz Or la gamme utilisable l'est à partir de 225 M Hz La programmation de Cl par le co- de 1 O donnée par M 2 inclut également les fréquences de 200 à 224 M Hz. Pour l'affichage de ces fréquences interdites, le code 1 1 apparaît en sortie de M 2 au lieu du code 1 O, la substitution de 1 à O sur le deu- xième digit du contenu de M 2 étant effectuée à travers M 3 Le circuit NON ET 17 donne alors une information logique 0. Dans le cas d'un fonctionnement en réception, le code de fréquence fourni par le dispositif d'affichage de fréquence est translaté de plus ou moins la valeur de la première fréquence intermé- diaire ( 90,5 M Hz pour l'exemple donné) déterminée par la réfection de la fréquence image du récepteur. Pour la translation de + 90,5 M Hz (fonctionnement en supradyne) effectuée pour une fréquence affichée comprise entre 225 et 319,975 M Hz, il y a lieu de prévoir une retenue à partir du pas 5 de la gamme de 100 k Hz et de la propager à travers la mémoire M 3 au niveau de la programmation de C 2 Ainsi par exemple si la fréquence affichée est 300,5 M Hz, la programmation du dispositif diviseur 2 doit correspondre à 300,5 + 90,5 = 391 M Hz c'est-à-dire à une unité de plus au niveau de C 2. Pour la translation de 90,5 M Hz (fonctionnement en in- fradyne) effectuée pour une fréquence affichée comprise entre 320 et 399, 975 M Hz, la retenue qui s'impose à partir des pas 5 à 9 de la gamme 1 M Hz est propagée sur Cl et transmise aux mémoires Ml et M 2 par l'in- termédiaire du circuit de décodage 18 Ainsi par exemple si l'affichage est de 329,5 M Hz, la programmation du dispositif diviseur 2 doit corres- pondre à 329,5 90,5 = 239 M Hz ce qui peut s'écrire 22 + 19 + 0 19 étant hors capacité de C 2 il faut propager une retenue de 10 sur Cl et programmer C 2 à 14 9 = 5. 3 4 5 8 REVENDICATIONS: l Procédé de gestion des commandes de fréquence d'un pos- te émetteur-récepteur avec synthétiseur de fréquence, la bande de ver- rouillage de phase dudit synthétiseur comportant entre autres un dispo- sitif oscillateur à plusieurs oscillateurs commandables et un disposi- tif diviseur de fréquence variable qui reçoit sous la forme d'un code numérique l'information de la fréquence affichée fournie sous la forme d'un autre code numérique par un dispositif d'affichage de fréquence à travers un circuit de transcodage constitué par des mémoires, ledit dis- positif diviseur de fréquence variable comportant la chaîne de division proprement dite formée principalement d'un premier compteur programma-. ble associé à une première et à une seconde mémoire dudit circuit de transcodage et d'un diviseur par 10 ou ll commandé soit par un second, soit par un troisième compteur programmable, lesdits second et troisiè- me compteurs programmables étant associés respectivement à une troisiè- me et à une quatrième mémoire dudit circuit de transcodage, caractérisé en ce que les contenus desdites mémoires non utilisés pour la program- mation desdits compteurs servent également à programmer les informa- tions de commande permettant à travers des circuits de décodage appro- priés la commande directe des dispositifs engendrant les différentes fonctions du poste émetteur-récepteur, notamment la sélection des fil- tres correspondant aux sous-gammes de fréquences du récepteur, la sé-. lection desdits oscillateurs commandables et l'élaboration des informa- tions de fréquences interdites. 2 Procédé de gestion selon la revendication 1 caractéri- sé en ce que la programmation de la fonction sélection desdits filtres et de la fonction sélection desdits oscillateurs est effectuée à par- tir des digits de ladite seconde mémoire non utilisés pour la program- mation dudit premier compteur, un premier circuit de décodage trans- formant le code programmé en un autre code directement utilisable pour assurer la commutation desdits filtres et un second circuit de décoda- ge remplissant un rôle identique au premier pour la commutation desdits oscillateurs. 3 Procédé de gestion selon la revendication 1 caractéri- sé en ce que la programmation desdites informations de fréquences in- terdites est obtenue en modifiant au moyen d'une information codée 13458 provenant de ladite troisième mémoire la valeur du second digit de la- dite seconde mémoire correspondant à la programmation dudit premier compteur à partir des deux digits de poids les plus forts, la paire de digits ainsi modifiée étant appliquée à un troisième circuit de décoda- ge fournissant pour l'affichage desdites fréquences interdites une in- formation logique zéro.