FR 2519800 A1 19830718 FR 8215083 A 19820903 Circuit d'interruption pour courant alternatif. La présente invention concerne un circuit d'interruption pour courant alternatif qui est utilisé entre une source de courant alternatif et un circuit de charge et qui est capable d'empêcher l'apparition d'un arc entre ces contacts lors de l'opération d'ouverture ou de fermeture de ces derniers. Un des circuits d'interruption pour courant alternatif du type mentionné a été suggéré, par exemple, dans le brevet allemand N O 1 161 618 mais le circuit de ce brevet présente encore des inconvénients sur les points suivants Selon ce brevet, un premier interrupteur à relais est monté en série avec une source de courant alternatif et une charge, un circuit- série comprenant une diode et un second interrupteur à relais est monté en parallèle avec le premier interrupteur à relais et les deux interrupteurs à relais sont ouverts ou fermés respectivement à l'aide d'un autre relais qui est commandé par un basculeur bistable Toutefois, il est difficile de commander les opérations d'ouverture et de fermeture des premier et second interrupteurs à relais à un moment approprié De façon plus spécifique, on ferme le second interrupteur à relais pendant chaque alternance du courant de la source de courant alternatif de manière à appliquer une tension positive à la diode afin d'empêcher l'apparition d'un arc au second interrup- teur à relais,tandis que l'on ferme le premier interrupteur à relais pendant chaque alternance positive du courant de la source, l'apparition d'un arc étant également empêchée lors de cette fermeture en raison du même potentiel avec la diode. En outre, on ouvre le premier interrupteur à relais pendant l'alternance positive du courant de la source et le second interrupteur à relais pendant l'alternance négative afin d'empêcher l'apparition d'un arc Toutefois, cette opération exige de façon désavantageuse une synchronisation extrêmement précise de l'ouverture et de la fermeture des interrupteurs à relais De plus, dans le cas o les relais sont du type à verrouillage et o la tension de la source de courant continu est rétablie après une interruption, il est nécessaire de remettre à l'état initial les relais et de détecter ensuite l'état du basculeur bistable, ce qui fait que l'agencement du circuit est assez compliqué. C'est pourquoi, un objet principal de la présente invention est de réaliser un circuit d'interruption pour courant alternatif qui peut empêcher automatiquement la création d'un arc lors des opérations d'ouverture et de fermeture des contacts d'interruption. Un autre objet de l'invention est de réaliser un circuit d'interruption pour courant alternatif qui peut ouvrir auto- matiquement les contacts lorsque la source de courant continu est rétablie après une interruption. Un autre objet de la présente invention est de réaliser un circuit d'interruption pour courant alternatif qui peut maintenir, si besoin est, un état antérieur des contacts lors du rétablissement de la source de courant continu après son interruption. Un autre objet encore de la présente invention est de réaliser un circuit d'interruption pour courant alternatif qui peut ouvrir automatiquement les contacts lorsque la source de courant continu est rétablie après son interruption et qui empêche automatiquement l'apparition d'un arc lors des opé- rations d'ouverture et de fermeture des contacts. Un autre objet encore de la présente invention est de réaliser un circuit d'interruption pour courant alternatif qui peut maintenir, suivant les besoins, les contacts dans l'état antérieur au moment du rétablissement de la source de courant continu après son interruption tout en empêchant automatiquement l'apparition d'un arc lors des opérations d'ouverture et de fermeture des contacts. D'autres objets et avantages de la présente invention apparaltront clairement dans la description donnée ci-après en référence aux dessins annexés, sur lesquels les figures l A à l C montrent un schéma de principe d'un mode de réalisation préféré d'un circuit d'interruption pour courant alternatif selon la présente invention, les figures l A et 1 B étant destinées à être assemblées comme représenté sur la figure 1 C; les figures 2 R et 2 B sont des vues explicatives des opérations d'ouverture et de fermeture des contacts sans création d'arc dans le circuit de la figure 1 pendant l'application constante de la tension d'une source de courant alternatif; et les figures 3 A et 3 B sont des vues explicatives pour des opérations forcées d'ouverture et de fermeture de contact: dans le circuit de la figure 1 au moment o la source de courant continu est rétablie après son interruption. Bien que le circuit d'interruption pour courant alternatif de la présente invention soit décrit ci-après de façon détaillée en se référant au mode de réalisation préféré représenté sur les dessins, il est bien entendu que la description n'est donnée qu'à titre purement illustratif et non limitatif. Le circuit d'interruption pour courant alternatif selon la présente invention peut effectuer diverses opérations dans diverses conditions pour atteindre les objets respectifs de la présente invention et on va décrire de façon détaillée ces opérations ci-après,respectivement, conjointement avec l'agen- cement des circuits représentés sur les figures I Opération d'ouverture et de fermeture des contacts, la tension de la source de courant alternatif étant stable: En se référant aux figures 1 à 3, on voit qu'une source ACS de courant alternatif applique une tension VACS à un circuit de charge LD par l'intermédiaire d'un circuit parallèle de contactsryl et ry 2 de relais Une diode D est montée en série avec le contact ryl de relais et un enroulement primaire&un. transformateur TRS est monté en parallèle avec le contact ry 2 de relais. 1) Quand ryl et ryg passent de ll':état -ouvert à l'état fermé Quand les contacts ryl et ry 2 sont ouverts, la tension VACS est appliquée à l'enroulement primaire de TRS à travers la charges LD, grâce à quoi une tension VTRS apparaît aux bornes d'un enroulement secondaire de TRS, cette tension étant trans- formée en une tension VREC 1 à onde rectangulaire par un circuit REC 1 de mise en forme d'onde rectangulaire La tension VREC 1 est modifiée par un circuit de différentiation DIF 1 en une impulsion PUL 1 de faible largeur en vue d'une détection de l'état ouvert ou fermé des contacts de relais et est en outre transformée en une impulsion de temporisation PUL 1 DJ par un circuit de temporisation DL 1 D'autre part, un transformateur CTRS de courant est disposé de façon adjacente à la jonction entre la charge LD et les contacts ryl et ry 2 de relais La tension de sortie de détection VCTRS de ce transformateur CTRS est sensiblement nulle étant donné que le courant circulant à travers l'enroulement primaire de TRS à travers la charge LD a une faible valeur Par conséquent, la sortie VRE 2 d'un REC 2 autre circuit REC 2 de mise en forme d'onde rectangulaire, une autre impulsion PUL 2 de détection d'état de contact engendrée en tant que sortie d'un autre circuit de différentiation DIF 2. et une autre impulsion de temporisation PUL 2 DL engendrée en 2 DL gedéee tant que sortie d'un autre circuit de temporisation DL 2 ont toutes une valeur nulle. Lorsqu'une instruction pour fermer les contacts ryl èt ry 2 est appliquée à une borne d'entrée TRM 1, c'est-à-dire lorsqu'un signal d'instruction SONOFF destiné à l'ouvertureou à la fermeture de ryl et ry 2 se trouve à son niveau haut, le signal appliqué à travers un limiteur de bruit NOSL à une des bornes d'entrée d'une porte NON ET NAND 1 (signal qui peut être considéré sensiblement comme étant identique au signal SONOFF et que l'on appellera de ce fait par la suite: le signal SONOFF) se trouve aussi à un niveau haut La sortie de la porte NAND 1 varie selon l'entrée appliquée à l'autre borne d'entrée A ce stade, le signal qui est fourni à la borne d'entrée TRM 2 d'un circuit REST de génération de signal de remise à l'état initial est une tension continue Vcc Il en résulte qu'un signal SRES Tl de niveau haut est fourni à l'autre borne d'entrée de la porte NAND 1 qui, de ce fait, émet un signal de sortie SNAND 1 de niveau bas, comme on va le décrire de façon détaillée ci-après. Une porte ET AND 1 reçoit à une de ses bornes d'entrée un signal inversé SNAND 1 de SNAND 1 tel qu'inversé par un inverseur INV 1 et à son autre borne d'entrée le signal pulsé PUL 1 DL, et, de ce fait, la porte AND 1 engendre une sortie SAND 1 en réponse à 1 AND 1 PUL 1 DL D'autre part, une porte ET AND 2 reçoit à une première de ses trois bornes d'entrée l'impulsion temperisée PUL 2 DL, à sa seconde borne d'entrée un autre signal de sortie SREST 2 provenant du générateur REST de signal de remise à l'état intitial et, à sa troisième borne d'entrée, un signal inversé SAND 3, lequel est un signal SAND 3 inversé par un inverseur INV 2 et provenant du produit logique dans une porte ET AND 3 du signal SREST 2 et d'un autre signal SREST 3 de REST Du fait que PUL 2 DL se trouve à'un niveau bas, la porte AND 2 engendre une sortie de niveau bas SAND 2 tandis qu'une porte ET AND 4 recevant SNAND 1 et SAND 2 émet un signal de sortie SAND 4 de niveau bas. Le signal SAND 3 est appliqué à une porte ET AND 5 qui reçoit aussi PUL 2 DL et, comme ce signal PUL 2 DL se trouve à un niveau bas, 'la porte AND 5 engendre un signal de sortie SAND 5 de niveau bas Comme il apparaîtra par la suite, SAND 3 se trouve à un niveau bas parce qu'une tension constante Vcc cc est appliquée à la borne TRM 2 Par conséquent, une porte NON-OU NO Rl reçoit SAND 3 et SAND 3, ce dernier étant inversé ici au moyen d'un inverseur INV 3, et engendre une sortie NOR de niveau bas Une sortie SAND 6 d'une porte ET AND 6 recevant à une de ses bornes d'entrée le signal SNOR 1 provenant de NOR 1 est maintenue en permanence à un niveau bas quel que soit le niveau d'entrée appliqué à son autre entrée En outre, une porte OU OR 1 reçoit SAND 5 et SAND 6 et engendre un signal de sortie SOR 1 de niveau bas. Une porte OU OR 2 recevant les signaux SAN Di, SAND 4 et SOR 1 émet un signal de sortie SOR 2 ayant sensiblement le même contenu que SAND 1 ' car SAND 4 et SOR 1 sont tous deux à un niveau bas,comme on l'a expliqué ci-dessus Le signal SOR 2 est appliqué 3 O R à un multivibrateur monostable MONM 1 pour être transformé en un signal SNMOM 1 qui a une largeur d'impulsion W 1 et qui est appliqué à travers l'inverseur INV 3 à une porte ET AND 7 et son signal inversé SMONM 1 est aussi appliqué à travers un inverseur INV 4 MONM 14 à cette porte AND 7 Du fait que la porte AND 7 reçoit le signal SMONM et son signal inversé de nouveau SMONM 1, ce dernier étant MONM 1 légèrement retardé par rapport à SMONM 1 car l'inverseur INV 4 présente une certaine temporisation inhérente, cette porte ET AND 7 fournit à sa borne de sortie unsignal pulsé de sortie SAND 7 de faible largeur d'impulsion et retardée d'une largeur W 1 par rapport à SOR 2. Du fait qu'une porte OU OR 3 recevant à une de ses bornes d'entrée le signal SAND 7 reçoit également à son autre borne d'entrée le signal SOR 2 à travers un circuit tampon BUF, cette porte OR 3 fournit un signal de sortie SOR 3 qui comprend l'im- pulsion de SOR 2 ainsi qu'une autre impulsion de faible largeur et retardé de la largeur W 1 par rapport à SOR 2, grace à quoi un multivibrateur monostable MONM 2 est amené à engendrer à sa borne de sortie un signal de sortie SMONM 2 comprenant deux impulsions d'une largeur d'impulsion W 2 plus petite que la largeur W 1 et apparaissant avec un léger intervalle de temps (Wl-W 2) Une porte NON-OU NOR 2 recevant le signal SMONM 2 reçoit aussi le signal SMONM 1 et engendre un signal SNOR 2 de niveau MONM 1 NR haut qui est appliqué à une porte ET AND 6 uniquement lorsque les signaux d'entrée sont tous deux à un niveau bas Toutefois, ceci n'affecte pas le fonctionnement du circuit d'interruption comme on l'a expliqué-ci-dessus. Une porte ET AND 8 reçoit les signaux NAND SMONM 1 et SMONM 2 et fournit à sa borne de sortie un signal de sortie SAND 8 ayant la largeur d'impulsion W 2, et une porte ET AND 9 reçoit SNAND 1 ' M et SMONM 2 et fournit un signal de sortie NANDV MON Ml *MONM 2 ___ SAND 9 de largeur W 2, une porte ET AN Dlo reçoit SNAND 1, SMONM 1 et SMONM 2 et fournit un signal de sortie SAND 1 O de largeur W 2, et une porte ET AN Dll reçoit SNAND 1 ' SMONM 1 et SMONM 2 et fournit un signal de sortie SAND 11 ayant aussi la largeur W 2 I 1 existe un intervalle de temps (W 1-W 2) entre les impulsions respectives 1 2 de SAND 8 et SAND et aussi entre ceies de SAND et $AN Sll' AND 8 ANDIO AND 9 AND 11 ' 3 O tandis qu'un intervalle de temps sensiblement égal à la durée de niveau haut de SONOFF existe entre l'impulsion de SAND 8 et celles de SAND 9 et SAND 11 et entre l'impulsion de SAND 10 et celles de SAND 9 et SAND 11 Les signaux SAND 8 et SAND 9 sont appliqués à un basculeur bistable FF 1 commandant un relais de verrouillage Ry, qui action- ne le contact de relais ryl tandis que les signaux SAND 1 O et SAND 11 sont appliqués à un basculeur bistable FF 2 commandant un relais de verrouillage Ry 2 actionnant le contact ry 2 de relais. Le basculeur bistalbe FF devient actif en réponse à SAN 8 de manière à faire circuler un courant à travers le relais Ryl vers la droite de la figure 1 et à fermer le contact ryl de relais tandis que le basculeur bistable FF 2 réagit à SAND 10 de manière à faire circuler un courant à travers le relais Ry 2 également vers la droite et à fermer le contact ry 2 de relais. Du fait que l'impulsion PUL est engendrée quand la tension VTRS retardée par rapport à la tension VACS passe de son alter- nance négative à son alternance positive, PUL 1 DL se trouve dans lalternance positive de VTRS, et SMONM 1 monte lors de l'alter- nance positive de VTRS et, après la largeur de W 1 d'impulsion, tombe lors de l'alternance négative En d'autres termes, SMONM 1 monte lors de l'alternance positive de VACS et tombe lors de l'alternance négative de cette dernière, tandis que SMONM 2 monte à la fois lors de l'alternance positive et lors de l'alternance négative de VACS SAND 8 et AND montent respectivement lors de chacune des alternances positives et négatives de VACS Le contact ryl de relais exige un temps W 3 ( 4 W 2) pour sa fermeture, mais, en réglant le point final du temps W 3 s'écoulant depuis le point de montée de SAND 8 de manière qu'il se trouve dans l'alternance négative de Ws ACS' le contact ryl de relais pe Ait être fermé pendant l'alternance négative de V Ac Sde sorte que lbn peut éviter l'apparition d'un arc De façon similaire, le contact ry 2 de relais exige un temps W 4 ( formation d'arc au moment de la fermeture de ry 2. Il est clair que ry 2 se forme pendant l'alternance positive de VA Cs étant donné que VA et CLD présentent respectivement un croisement zéro A à un moment identique. 2) Quand ryl et ry 2 passent de l'état fermé à l'état ouvert: Tant que les contact ryl et ry 2 sont fermés, le courant CLD est fourni à la charge LD à partir de la source ACS, les tensions respectives VTRS, VREC 1 et les impulsions PU Ll, PUL 1 DL sont toutes à un niveau bas et les formes d'onde respectives des tensions VCTRS, VREC 2 et des impulsions PUL 2, PUL 2 DL apparaissent Le signal SAND 1 se trouve à un niveau bas car PUL 1 DL se trouve à un niveau bas Le signal SAND 2 du produit logique de PUL 2 DL SRET 2 et SAND 3 se trouve à un 2 D'REST 2 AND 3 niveau haut uniquement lorsque PUL 2 DL se trouve à un niveau ______ 2 DL haut, car SRET 2 et SAND 3 se trouvent tous deux à un niveau haut, comme il apparaîtra clairement dans ce qui suit. Quand le signal SONOFF passe à un niveau bas, le signal SNAN Di passe à un niveau haut Le signal SAND 4 est un produit logique de SNAND 1 et SAND 2 et a donc sensiblement le même contenu que SAND 2 Le signal SOR 1 se trouve à un niveau bas, comme il apparaîtra clairement par la suite,et le signal SOR 2 a sensiblement le même contenu que SAND 4 et aussi que SAND 2. Sensiblement de la même manière, SAND 8 à SAND 11 sont appliqués aux basculeurs bistables FF 1 et FF 2 qui sont rendus actifs dans l'ordre opposé à celui mentionné précédemment, de manière à faire circuler un courant à travers les relais respectifs Ryl et R y 2 dans une direction opposée l'un par rapport à l'autre, grâce à quoi le contact ry 2 de relais peut s'ouvrir pendant une alternance positive de DLD et le contact LD de relais ryl peut s'ouvrir pendant l'alternance négative de cette dernière de sorte que l'on peut éviter efficacement l'apparition d'un arc. II Remise a l'état initial, la source de courant continu étant rétablie après une longue interruption: Dans le cas o la tension continue VCC appliquée à la borne d'entrée TRM 2 (tension que l'on peut préparer à partir de VA Cs à l'aide d'un redresseur mais que l'on peut même obtenir à partir d'une source indépendante, comme on le comprendra) a été interrompue pendant un temps relativement long (l'interrup- tion est prolongée pendant le temps de réponse du circuit REST de génération de signal de remise à zéro) puis est rétablie, les contacts ryl et ry 2 de relais doivent être ouverts de force (cette fonction n'est pas exécutée lors d'une simple interruption momentarée de la tension). 1) Quand l'interruption s'est produite pendant que ryl et ry 2 sont à l'état fermé: Dès que Vcc rétablie atteint la tension Zener VZD 1 d'une diode Zener ZD 1, un transistor TR 1 passe à l'état conducteur, ce qui a pour effet de rendre non conducteur un transistor TR 2 et la tension VTR de ce transistor prend un niveau haut (VTR 2 est présenté en tant que SREST 2) Quand TR 2 REST 2 TR 2 cesse d'être conducteur, un transistor TR 3 devient conducteur et sa tension VTR 3 de collecteur existe sous la forme d'une impulsion présente jusqu'à ce moment depuis le début du rétablis- sement de VCC Lorsque le transistor TR 3 devient conducteur, des transistors TR 4 à TR 6 cessent d'être conducteurs et, en réponse à l'état non conducteur de TR 4 et de TR 5, un condensateur CON 1 commence à se charger à travers une diode Di de manière à accroître sa tension de charge VCON ainsi que la tension VTR 5 de collecteur du transistor TR 5 et cette tension VTR 5 est présente en tant que SREST 1 l Par suite de l'état non conducteur de TR 6, la charge d'un condensateur CON 2 est déclenchée et, lorsque la tension de charge VCON 2 de ce condensateur atteint la valeur de tension Zener VZD 2 d'une diode Zener ZD 2, un transistor TR 7 devient conducteur, sa tension VTR 7 de collecteur prenant alors un niveau bas Par conséquent, le signal SREST 3 augmente progressivement depuis le début du rétablissement de VCC jusqu'à la non conduction de TR 7 Comme le signal SAND 3 est un produit logique de VREST 2 et VREST 3 le signal est une impulsion qui monte en correspondance avec la montée de VTR 2 et tombe en cor- respondance avec la chute de VTR 7, en ayant ainsi une largeur d'impulsion de W 5. Dans le cas o le signal SONOFF est maintenu à un niveau haut, les signaux ONOFF et SREST 1 de niveau haut sont appliqués à la porte NAND 1 de sorte que le signal SNAND 1 est maintenu à un niveau haut jusqu'à ce que SRES Tl, c'est-à-dire VCO Nl, atteigne un niveau prédéterminé "Th". Bien que le signal SAND 3 sott fourni à la porte AND 2 qui reçoit également SREST 2, ce signal SAND 3 est un signal qui prend progressivement un ni Vyeau haut après que VCC a été rétabli à un niveau prédéterminé et prend un niveau bas pendant la période de niveau haut de SAND 3 Du fait que l'impulsion PUL 2 DL appliquée à la porte AND 2 est réglée de manière à être présente pendant la période de niveau bas de SAND 3, SAND 2 est constamment à un niveau bas. Du fait que e NAND 1 est appliqué, conjointement avec SAND 2 à la porte AND 4, le signal SAND 4 est constamment à un niveau bas En outre, SNAND 1 est maintenu à un niveau bas jusqu'à ce que VCO Nl atteigne un niveau prédéterminé et que SNAND 1 prenne un niveau bas, période durant laquelle SAND 1 est à un niveau bas (le temps nécessaire pour que VCO Nl atteigne le niveau prédéterminé "Th" depuis le début de son accroissement sera appelé: largeur W 6). Comme l'impulsion PUL 2 DL est présente pendant la période de niveau haut de SAND 3, une impulsion correspondante est incluse dans la sortie SAND 5 de la porte AND 5 D'autre part, le signal SNOR 1 comprend une période durant laquelle les deux entrées de la porte NOR 1 prennent un niveau bas lorsque SAND 3 tombe, cela du fait que l'inverseur INV 3 présente une tempori- sation inhérente Les entrées de la porte AND 6 comprennent SNOR 2 en plus de SNOR 1 mais, comme le niveau de SNOR 2 n'est pas net, on supposera ici que SOR 1 comprend SAND 5. Le signal SOR 2 est une somme logique des signaux SAND 1 SAND 4 et SOR parmi lesquels SOR 1 se trouve à un niveau haut, tandis que les autres se trouvent à un niveau bas et SOR 2 présente une impulsion correspondante à celle de SOR De la même manière que ci-dessus, les signaux SMONM 1 ' SMONM 2, SAN Dll et SAND 9 sont engendrés de manière à ouvrir les contacts ry 2 et ryl de relais, dans cet ordre, tout en évitant l'apparition d'un &rc Après le rétablissement de VCC à un niveau prédéterminé, SNOR 2 passe progressivement à un niveau haut et ne prend ensuite un niveau bas que pendant la période de haut niveau Wi+W 2 = W 7) de SMNM et SMONM 2 Après l'ouverture des Ill contacts, aucune impulsion correspondant à SNOR 1 n'apparaît dans SAND 6 SNOR 1 est inutile ici, étant donné que les contacts ryl et ry 2 de relais sont déjà ouverts. 2) Quand l'interrupticn s'est produite pendant l'état ouvert de ryl et ry 2: Dans ce cas, l'impulsion PUL 2 DL n'est pas présente mais l'impulsion PUL 1 DL apparaît comme il ressort clairement des descriptions précédentes Quand SONOFF est à un niveau bas, SNAND 1 est à un niveau haut et SAND 1 et SAND 4 sont tous deux à un niveau bas Pendant que SAND 3 a une impulsion rectangulaire de largeur W 5, PUL 2 DL est à un niveau bas et SAND 5 est porté à un niveau bas Toutefois, dansle signal SNOR 1, une impulsion de faible largeur apparaît comme décrit ci-avant et, comme SMON Mlet SMONM 2 sont tous deux à un niveau bas à ce moment, SNOR 2 se trouve à un niveau haut Il en résulte que des impulsions apparaissent dans SAND 6, SOR 1 et par conséquent dans SOR 2 De la même manière que précédemment, les basculeurs bi- 0 R 2 ' stables FF 1 et FF 2 sont rendus actifs de manière à commander les relais de verrouillage Ryl et Ry 2 Toutefois, du fait que les contacts ryl et ry 2 de relais ont déjà été ouverts, cette opération n'a lieu qu'à titre de mesure de sécurité contre une fermeture manuelle possible des contacts ryl et ry 2 de relais pendant que VACS a été interrompu. I 1 est clair, d'après ce qui précède, que les contacts ryl et ry 2 de relais peuvent être ouverts da force dans le cas o VCC est rétabli après son interruption. Bien que l'on ait donné l'explication en se référant au cas o le signal SONOFF se maintient dans le même état avant et après l'interruption de VCC, on comprendra facilement que l'on peut effectuer l'opération de remise à zéro initiale de la même manière que ci-dessus, même dans l'éventualité o SONOFF chargé d'état après l'interruption de Vcc et ryl et ry 2 sont ouverts indépendamment du niveau haut de SONOFF ou sont fermés indépen- damment du niveau bas de SONOFF Une explication de cette opération est une répétition de ce qui précède et ne sera pas donnée ici. Bien que l'exposé ci-dessus ait été donné à propos du cas o VACS existe, la même opération peut être effectuée même si VACS n'existe pas par suite d'une interruption de service ou autre défaillance analogue Dans ce dernier cas, PU Ll DL et PUL sont absentes mais une impulsion rectangulaire de largeur 2 DL W 5 est engendrée dans SAND 3, ce aui fait qu'une impulsion de petite largeur est engendrée dans SAND 6 ainsi que dans SOR 2 et ces impulsions entraînent l'exécution de la mêre opération que ci-dessus de manière que les basculeurs bistables FF 1 et FF 2 soient actionnés, ce qui se traduit par l'ouverture de ryl et ry 2 Dans ce cas, l'ouverture a lieu sans génération d'arc quelque soit le moment de l'ouverture étant donné que VACS est absente Il en serait également ainsi dans le cas d'une opération de mise à l'état initial telle que celle dont il est question ci-après. III Mise à l'état initial, la source de courant continu ayant été rétablie après son interruption: Lorsque V a été rétablieaprès son interruption, on ferme de force les contacts ryl et ry 2 On comprendra qu'à cette f in, on peut exécuter uoecpération opposée à l'opération de remise à zéro initiale, c'est-à-dire que les signaux de niveau haut doivent être obtenus à partir des portes AND 8 et AND 1 au lieu de AND 9 et AND 11 et que, par conséquent, il faut que SNAD 1 soit à un niveau bas et que soit à un niveau haut. NAND 1 NOANDI Du fait qu'il apparaît d'après ce qui précède que l'on peut faire passer ryl et ry 2 de leur état ouvert à leur état fermé, il va de soi qu'il suffit d'insérer un inverseur INV à l'extrémité de sortie de la porte NAND IV Maintien de l'état des contacts, la source de courant continu ayant été rétablie après son interruption Lorsque V est rétablieaprès son interruption, les contacts ryl et ry 2 de relais doivent être maintenus dans leur état antérieur, c'est-à-dire dans l'état ouvert ou dans l'état fermé dans lequel ryl et ry 2 se trouvaient avant l'inter- ruption Pour cela, il faut que les sorties respectives des portes AND 8 à AN Dil ne soient pas modifiées et, dans ce cas, il faut que SAND 3 ait une impulsion de niveau haut, comme il est clair d'après ce qui précède Par conséquent, SRST 3 doit être à un niveau bas et, pour obtenir ce résultat, il suffit que le point de jonction entre la diode Zener ZD 2 et le condensateur CON 2 soit débranché et qu'un commutateur soit prévu pour brancher la diode Zener ZD 2 en parallèle avec une résistance de collecteur du transistor TR 7. On comprendra, d'après la description ci-dessus, que si les opérations de mise à l'état initial et de remise à l'état initial et l'opération de maintien d'état des contacts selon la présente invention ne sont pas nécessaires, alors on peut éliminer les éléments respectifs AND 2, AND 5, AND 6, INV 2, INV, NOR,, NOR et OR 1 de manière que l'on puisse appliquer N 3, NO 1,NO 2 dema le signal de sortie SAND 3 de laporte AND directement à la -porte OR et le signal pulsé PUL directement à la porte 2 2 DL AND 4. En résumé,selon la présente invention, les contacts de relais peuvent être ouverts et fermés sans apparition d'arc, les contacts de relais peuvent être ouverts ou fermés de force dans le cas d'une interruption de la source de courant continu et, suivant les besoins, l'état des contacts de relais avant l'interruption de la source peut être maintenu à coup snr même après le rétablissement de cette source. REVENDICATIONS 1 Circuit d'interruption pour courant alternatif comprenant un premier moyen formant contact (ryl)monté en série à travers une diode (Do) avec une source (ACS) de courant alternatif et une charge (LD), un second moyen formant contact ( ry 2) monté en parallèle avec un circuit-série comprenant ladite diode (Do) et ledit premier moyen formant contact (ryl), des premier (Ryl) et second (Ry 2) relais de verrouillage respectifs pour action- ner lesdits premier et second moyens formant contact de manière à ouvrir et à fermer leurs contacts et des premier (FF 1) et second (FF 2) basculeurs bistables pour commander lesdits premier (Ryl) et second (Ry 2) relais de verrouillage; ledit circuit d'interruption étant caractérisé par le fait qu'il comprend: a) un premier circuit (REC 1) de détection pour engendrer une impulsion (PU Ll) en réponse à chaque cycle du courant d'une source de courant alternatif lorsque lesdits premier (ryl) et second (ry 2) moyens formant contacts s'ouvrent, b) un second circuit (REC 2) de détection pour engendrer une impul- sion (PL 2) en réponse à chaque cycle précité dudit courant de source lorsque les premier (ryl) et second (ry 2) moyens formant contacts se ferment, c) une source de signaux d'instruction pour ouvrir et fermer les premier (ryl) et second (ry 2) moyens formant contacts, d) un premier circuit formant porte (AN Dl) permettant le passage de la sortie dudit premier circuit (REC 1) de détection lorsqu'une instruc- tion pour fermer les premier (ryl) et second (ry 2) moyens formant contacts est fournie par ladite source de signaux, e) ut second circuit formant porte (AND 2) permettant le passage d'une sortie dudit second circuit (REC 2) de détection lorsqu'une instruction pour ouvrir les premier (ryl) et second (ry 2) moyens formant contacts est fournie par la source de signaux, f) un premier multivibrateur monostable (MONM 1) engendrant une sortie d'une largeur prédéterminée en réponse aux sorties desdits premier appliquant lesdites sorties desdits premier (MON Ml) et second (MONM 2) multi- vibrateurs à une seconde borne de commande de checun desdits premier (F Fl) et second (FF 2) basculeurs bistables lorsque ladite instruction pour ouvrir les premier (ryl) et second (ry 2) moyens formant contacts est fournie par la sour- ce de signaux. 2 Circuit suivant la revendication 1, caractérisé par le fait que lesdits premier à sixième circuits (AN Dl, AND 4, AND 8, AN Dl O, AND 9, AN Dll) formant portes comprennent respectivement une porte ET, ladite porte ET du premier (AN Dl) circuit formant porte étant reliée à sa première borne d'entrée audit premier citcuit (RE Cl) de détection et à sa seconde borne d'entrée à ladite source de signaux d'instruction, ladite porte ET du second circuit (AND 4) formant porte étant reliée à sa première borne d'entrée audit second circuit (REC 2) de détection et à sa seconde borne d'entrée à ladite source de signaux à travers un inverseur (NAND 1), ladite porte ET du troisième cir- cuit (AND 8) formant porte étant reliée à ses première et seconde bornes d'en- trée respectivement aux bornes de sortie desdits premier (MON Ml) et second (MONM 2) multivibrateurs età sa troisième borne d'entrée (IN Vl; NAN Dl) à la source de signaux, ladite porte ET du quatrième circuit (AN Dlo) formant porte étant reliée à sa première borne d'entrée à ladite borne de sortie du premier multivibrateur (NOM Nl) à travers un inverseur (INV 3), à sa seconde borne d'entrée directement à ladite borne de sortie dudit second multivibrateur (MONM 2) et à sa troisième borne d'entrée (INVI; NAN Dl) directement à la source de signaux, ladite porte ET du cinquième circuit (AND 9) formant porte étant reliée à sa première borne d'entrée à la borne de sortie du premier multi- vibrateur (MON Ml) à travers un inverseur ( 1 NV 3), à sa seconde borne d'entrée directement à la bçrne de sortie du second multivibrateur (MONM 2) et à sa troisième borne d'entrée à la source de signaux à travers un inverseur (NAN Dl), et ladite porte ET du sixième circuit (AN Dll) formant porte étant reliée à ses première et seconde bornes d'entrée respectivement à chacune des bornes de sortie des premier (MON Mi) et second (MONM 2) multivibrateurs et à sa troisième borne d'entrée à la source de signaux à travers un inverseur (NANDI), gràce à quoi la source de signaux engendre des signayx respectivement de niveau haut en réponse à ladite instruction d'ouverture de contacts et de niveau bas en réponse à ladite instruction de fermeture de contacts. 3 Circuit suivant les revendications 1 ou 2, caractérisé par le fait qu'il comprend en outre un circuit (REST) pour détecter le rétablisse- ment d'une source (Vcc) de courant continu interrompue en engendrant un signal qui varie pendant une période prédéterminée uniquement lors dudit réta- blissement, ledit signal étant fourni à la borne de sortie dudit premier multi- vibrateur monostable (MONM 1), grâce à quoi au moins une des opérations d'ou- verture et de fermeture de façon forcée desdits premier (ryl) et second (ry 2) contacts et de leur opération de maintien à l'état antérieur est exécutée. 4 Circuit suivant la revendication 2, caractérisé par le fait qu'il comprend, en outre, un circuit (REST) pour détecter le rétablissement d'une source (Vce) de courant continu interrompue et pour engendrer un premier signal qui croit lorsqu'un niveau prédéterminé est atteint par la tension de la sour- ce rétablie après l'interruption, un second signal qui se trouve à un niveau. haut lorsque ledit niveau prédéterminé est atteint et un troisième signal qui croit lorsque ladite source (Vtc) de courant continu interrompue commence à être rétablie et prend un niveau bas avant que ledit premier signal n'attei- gne un autre niveau prédéterminé; une porte NON-ET (NAND 1) qui reçoit lesdits signaux d'instruction en provenance de ladite source de signaux et ledit pre- mier signal provenant dudit circuit (REST) de détection de rétablissement, ladite porte NON-ET (NAND 1) étant reliée à sa borne de sortie directement à la- dite seconde borne d'entrée de ladite seconde porte ET (AND 2) ainsi qu'à ladite troisième borne d'entrée desdites cinquième (AND 9) et sixième (AN Dll) portes ET respectives, et à travers un inverseur (INVI) à ladite seconde borne d'entrée de ladite première porte ET CAND 1), ainsi qu'à ladite troisième borne d'entrée des troisième (AND 8) et quatrième (AN Dl O) portes ET respectives; une septième (AND 3) porte ET qui reçoit lesdits second et troisième signaux du circuit (URST) de détection de rétablissement; une huitième (AND 5) porte ET reliée à la borne de sortie de ladite septième (AND 3) porte ET ainsi qu'à la borne de sortie dudit second circuit (REC 2) de détection; une première porte NON-OU (NO Ri) reliée à sa première borne d'entrée directement, et à sa seconde borne d'entrée à travers un inverseur (INV 3), à ladite borne de sortie de la septième (AND 3) porte ET; une neuvième (AND 6) porte ET reliée à sa première ': borne d'entrée à la borne de sortie de ladite première porte NON-OU (NO Rl); une seconde porte NON-OU (NOR 2) reliée à sa borne d'entrée aux bornes de sortie deadits premier (MON Ml) et second (MONM 2) multivibrateurs monostables et à se borne de sortie à l'autre borne d'entrée de ladite neuvième (AND 6) porte ET; une première porte OU (ORO) reliée à sa borne d'entrée aux bornes de sortie deadites huitième (AND 5) et neuvième (AND 6) portes ET; une seconde porte OU (OR 2) reliée à ses bornes d'entrée respectives aux bornes de sortie desdites première CANDI) et seconde (AND 4) portes ET ainsi qu'à la borne de sortie de ladite première porte NON-OU (NOR 1) et à sa borne de sortie à la borne d'entrée dudit premier multivibrateur (MONM 1); et une dixième (AND 2) porte ET qui reçoit directement une sortie provenant dudit second circuit (REC 2) de détection et ledit second signal provenant dudit circuit (REST) de détection de rétablissement et à travers un inverseur (INV 2), une sortie provenant de ladite septième (AND 3) porte ET, et qui fournir une sortie à ladite première borne d'entrée de ladite seconde porte ET (AND 2).