FR 2511789 A1 19830225 FR 8214336 A 19820819 La présente invention concerne l'affichage d'images vi- déo dans le contexte de jeux de divertissement vidéo électro- niques. La complexité croissante des jeux vidéo exige la pré- sentation de nombres de plus en plus grands d'objets mobiles dans un affichage vidéo En outre, maintenant qu'on utilise couramment des récepteurs de contrôle couleurs, les affichages de jeux exigent des configurations d'arrière-plan complexes sur lesquelles les objets mobiles se déplacent pendant le dé- roulement du jeu. Les jeux vidéo modernes sont souvent conçus en vue d' être commandés par un micro-ordinateur Les micro-ordinateurs couramment disponibles n'ont qu'une puissance de calcul limi- tée qui peut être aisément dépassée par les demandes simulta- nées de calcul de jeux et de commande d'affichage Dans le passé, on a satisfait à ces demandes en utilisant des ordina- teurs universels à grande vitesse Toutefois, le coût élevé de tels ordinateurs rend leur utilisation peu pratique dans des jeux vidéo commercialement viables. Des progrès récents dans la technique des jeux vidéo ont visé la réalisation d'un matériel qui tend à soulager le micro-ordinateur de jeu de ses responsabilités dans la comman- de de l'affichage Le micro-ordinateur de jeu est alors dis- ponible pour des calculs associés au jeu, dans la mesure o il peut déléguer la surveillance et la commande de l'affichage du jeu au matériel d'affichage Par ailleurs, le matériel d'af- fichage "vole du temps" au micro-ordinateur dans la mesure o le matériel doit communiquer avec ce dernier et dans la mesure o le matériel exige une surveillance par le micro-ordinateur. Un exemple particulier d'une utilisation proposée de matériel d'affichage spécialisé est donné dans le brevet U S. NO 4 112 422 de Mayer et al Dans Mayer, le micro-ordinateur spécifié à un circuit d'affichage séparé les objets qui doivent être affichés et les positions d'affichage de ces objets Le circuit d'affichage engendre alors un signal propre à être utilisé par un récepteur de télévision de salon utilisant des compteurs qui sont actionnés lorsque les positions d'affichage des divers objets sont atteintes Cette conception exige un compteur pour chaque objet à afficher. Il est évident que le montage proposé par Mayer et ai croit nécessairement en dimension, en complexité et en prix de revient à mesure que le nombre d'objets affichés augmente Le montage de Mayer exige en outre que le micro-ordinateur fonc- tionne "à l'unisson" avec le montage d'affichage En consé- quence, le montage d'affichage n'est pas sensiblement "trans- parent" aux opérations du micro-ordinateur La latitude pour le micro-ordinateur d'effectuer des calculs de jeu est en ou- tre sérieusement limitée par ces particularités. îo Quelques-uns des inconvénients de Mayer et al pour- raient être éliminés par le système de Chung (brevet U S. NO 4 177 462) Le montage d'affichage de chung utilise des contrôleurs d'affichage agissant sur les données fournies par le micro-ordinateur Chung indique que chaque contrôleur a la capacité de commander jusqu'à seize objets et de placer un arrière-plan sensiblement de couleur unique entre deux objets quelconques Les objets sont affichés sur la base de données fournies par le micro-ordinateur qui doit, à son tour, inter- roger le montage d'affichage pour obtenir une partie de la logique de calcul du jeu à partir d'une mémoire ROM (mémoire morte) en cartouche interchangeable disposée dans le montage d'affichage. Le montage d'affichage de Chung ne soulage, au mieux, le micro-ordinateur que dans une mesure limitée de taches qui "volent du temps" qui serait autrement disponible pour des cal- culs associés au jeu Il est nécessaire de désactiver le micro- ordinateur chaque fois que des communications ont lieu entre lui-même et le montage d'affichage Un autre inconvénient de la conception de Chung réside en ce qu'elle exige l'utilisation de mémoires associatives qui sont des dispositifs spécialisés et tendent à être coûteuses Il serait bien plus désirable pour des raisons commerciales de produire des circuits utilisant des dispositifs peu coûteux et aisément disponibles pour la réali- sation de montages de jeux pour salles publiques. Une caractéristique d'un mode de réalisation préféré de la présente invention est la composition rapide d'une unique - ligne horizontale d'une image sur la base d'une information minimale provenant du micro-ordinateur de jeu La transmission d'information du micro-ordinateur au montage d'affichage peut alors être complétée en un très court laps de temps par une opération de "colloque" rapide Sauf pendant la période de colloque, qui peut avoir lieu à tout moment au cours du cycle d'affichage, le micro-ordinateur et le montage d'affichage fonctionnent indépendamment l'un de l'autre. L'affichage de jeu peut comporter des représentations d'objets à afficher stockés sous forme de blocs de données numériques dans des moyens de mémorisation permanente Cer- tains des blocs de données peuvent être des représentations d'un unique objet avec une séquence d'orientations différentes. La présentation séquentielle à un observateur des orientations différentes en images successives produirait alors l'illusion d'un unique objet tournant Grâce à la souplesse du montage d'affichage, il suffit de stocker des représentations de rota- tions dans un unique quadrant, En d'autres termes le montage peut afficher la rotation de 3600 de la pointe d'une flèche autour d'un axe si des reorésenta-tions de la flèche pointant verticalement vers le haut, puis à 9 J 00 vers la droite, avec un nombre de positions intermédiaires suffisant pour donner l'il- lusion d'un mouvement continu sont contenues dans la mémoire permanente En effet, le montage d'affichage est capable de renverser un des deux axes de présentation, ou ces deux axes à la fois, pour engendrer les trois autres quadrants. Le montage peut également utiliser des moyens de mémo- risation permanente pour stocker une information d'arrière- plan sous la forme de blocs de données numériques. Un mode de réalisation de l'invention prévoit des moyens pour déterminer quels bits de donnée provenant du moyen de mé- morisation d'objets ou d'avant-plan et du moyen de mémorisation d'arrièreplan sont nécessaires pour la composition de chaque ligne horizontale d'un affichage vidéo à balayage de trame. Après cette détermination, des moyens de transfert commencent alors à charger les moyens de tamponnage avec les données nu- mériques exigées par les lignes horizontales à venir Le char- gement des moyens de tamponnage commence juste avant le début de l'affichage d'une image individuelle et se poursuit pendant toute la durée de l'affichage de cette image, Entre temps, des moyens de sortie agissent sur les moyens de tamponnage afin que ceux-ci commencent à sortir un flot de données pour com- mander la présentation vidéo. Des moyens de commande sont prévus pour commander l'ima- ge sur un récepteur de contrôle couleurs en utilisant l'infor- mation fournie par le flot de données de sortie Les modes de réalisation particuliers envisagés ici peuvent utiliser les si- gnaux du flot de données pour commander directement les ten- sions appliquées aux bornes "couleurs" et "intensité" d'un ca- non "couleurs" dans le récepteur de contrôle. Dans une construction particulière décrite ici, les moyens de tamponnage comprennent une paire de mémoires tampons qui peuvent être'utilisées pour des lignes alternées Par exem- ple, pendant que l'un des tampons sort un flot de données pour commander le récepteur de contrôle couleurs pour la ligne en train d'être tracée sur l'écran vidéo, l'autre tampon est char- gé avec des données relatives à la ligne suivante Bien enten- du, il n'est pas nécessaire pour la mise en oeuvre de l'inven- tion d'utiliser seulement deux tampons de ce type Une cons- truction de variante peut faire usage d'un plus grand nombre de tampons ou bien, par exemple, d'une mémoire à double entrée. Des considérations de vitesse et d'économie suggéreront souvent les dispositifs particuliers à utiliser pour réaliser l'inven- tion à un stade particulier quelconque de développement de la technique de l'électronique. Compte tenu de ce qui précède, l'invention a notamment pour objet de créer un circuit et un procédé d'affichage sensi- blement transparents au micro-ordinateur de commande de jeu et qui permettent au montage d'affichage et au micro-ordinateur de fonctionner pratiquement indépendamment l'un de l'autre Un au- tre objet de l'invention est de créer un circuit et un procédé permettant de composer une image à haute définition montrant un très grand nombre d'objets colorés sur un arrière-plan colo- ré, sur la base d'instructions minimales provenant d'un micro- ordinateur de commande de jeu. Un autre objet de l'invention est de créer un procédé simple et économique permettant de présenter et de manipuler de grands nombres d'objets sur un écran vidéo lors du-déroulement d'un jeu. Un autre objet de l'invention est de créer une caracté- ristique, dite ici de "basculement" pour un affichage sur écran vidéo, caractéristique qui permet de renverser une imaae indi viduelle ou un objet individuel, et/ou de présenter la repro- duction spéculaia de l'image ou de l'objet. L'invention sera mieux comprise à la lecture de la des- cription détaillée qui suit et à l'examen des dessins joints qui en représentent, à titre d'exemple non limitatif, un mode de réalisation préféré. Sur ces dessins la figure 1 est un schéma symbolique fonctionnel d'en- semble d'une construction spécifique d'un mode de réalisation préféré réalisé selon les enseignements de l'invention; la figure 2 est un schéma symbolique fonctionnel de la section temporisation représentée sous forme de rectangle sym- bolique sur la figure 1; la figure 3 est un schéma symbolique fonctionnel du générateur d'avant-plan représenté sous forme de rectangle sym- bolique sur la figure 1; les figures 4 A et 4 B représentent un schéma de montage d'une construction particulière de la section objets représen- tée sous forme de sous-section logique sur la figure 3; la figure 5 est un schéma de montage d'une construction particulière de la section commande d'objets représentée sous forme de sous-sectiologique sur la figure 3; la figure 6 est un schéma de montage d'une construction particulière ou spécifique de la mémoire ROM d'avant-plan re- présentée sous forme de bloc logique sur la figure 3; la figure 7 est un schéma de montage d'une construc- tion spécifique de la section chargement d'objets représentée sous forme de sous-section logique sur la figure 3; la figure 8 est un schéma de montage d'une construc- tion spécifique du registre à décalage représentée sous forme de bloc logique sur la figure 3; la figure 9 est un schéma de montage d'une construc- tion spécifique de la section tamponnage représentée sous forme de soussection logique sur la figure 3; la figure 10 est un schéma de montage d'une construc- tion spécifique de la section sortie représentée sous forme de soussection logique sur la figure 3; la figure 11 est un schéma symbolique fonctionnel de la section commande représentée sous forme de rectangle sur la Figure i; la figure 12 est un schéma de montage d'une construc- tion spécifique de la section centrale représentée sous forme de schéma symbolique fonctionnel sur la figure 11; la figure 13 est un schéma symbolique fonctionnel du générateur d'arrière-plan représenté sous forme de rectangle symbolique sur la figure 1; la figure 14 est un schéma de montage d'une construc- tion spécifique du générateur d'arrière-plan représenté sous forme de schéma symbolique fonctionnel sur la figure 13; la figure 15 est un schéma de montage d'une construc- tion spécifique de la section communication représentée sous forme de sous-section logique sur la figure 3, la figure 16 est un schéma symbolique fonctionnel dé- taillé de la section temporisation représentée sous forme de schéma simplifié sur la figure 2; et les figures 17 A et 17 B représentent un schéma de mon- tage d'une construction spécifique de la section temporisation représentée sous forme de schéma symbolique fonctionnel sur la figure 16. Une construction spécifique d'un mode de réalisation de la présente invention est un tampon de ligne double destiné à être utilisé avec un récepteur de contrôle vidéo couleurs à ba- layage de trame La figure 1 représente schématiquement le fonc- tionnement logique de la construction spécifique. Le tampon de ligne double comprend un générateur d'avant- plan 10 et un générateur d'arrière-plan 12 Dans la construction spécifique, le générateur d'avant-plan travaille au niveau du bloc et est en outre capable d'afficher 128 objets indépendants individuels Le générateur d'arrière-plan travaille également au niveau du bloc et peut afficher des sélections tirées de 256 blocs différents Des mémoires ROM d'avant-plan et d'arrière- plan constituant des moyens de mémorisation permanente dans les générateurs respectifs sont programmées avec de l'information pour commander l'affichage Les générateurs d'avant-plan et d'ar- arrière-plan sont commandés par une section temporisation 14. Les générateurs sortent leurs données dans une *section commande 16 Un micro-processeur 18 dirige le fonctionnement général du système Le générateur d'avant-plan contient deux tamoons Rh M (mémoires tampons à accès direct) Chaque tampon RAM est capa- ble de stocker de l'information pour une ligne horizontale, ou de balayage élémentaire Les tampons fonctionnent en tant que compléments réciproques L'un des tampons décharge alternative- ment son information sur l'écran sur une ligne de balayage don- née, tandis que l'autre tampon est chargé avec les données re- latives à la ligne de balayage suivante Chaque ligne de balay- age est numérisée par subdivision en 512 "pixels" (ou éléments d'image). La base du système est constituée par une matrice com- prenant des blocs de 32 pixels de largeur et de 32 lignes de hauteur Chaque bloc peut être individuellement spécifié par un programmeur comme correspondant à l'une quelconque des 256 images disponibles. La section temporisation 14 comprend une horloge de sys- tème et des compteurs L'horloge de système 30 fait fonctionner un compteur horizontal à dix bits 32, comme représenté sous une forme schématique simplifiée sur la figure 2 Le compteur hori- zontal compte de 0 à 511 pendant le balayage vidéo actif et de 512 à 634 pendant le retour horizontal du spot Par "balayage vidéo actif" on entend ici le temps au cours duquel une ligne horizontale est effectivement tracée sur l'écran de contrôle. Lorsque le compteur horizontal 32 atteint un compte de 634, il se remet de lui-même à zéro Chaque fois qu'un compte de 512 est atteint, un compteur vertical à neuf bits 34 est in- crémenté Chaque compte horizontal provoque le traçage par le récepteur de contrôle d'un pixel horizontal élémentaire sur l'écran, sauf pendant la suppression horizontal du faisceau, par des moyens qui seront décrits à propos de la caractéristi- que de "basculement" Chaque compte vertical déclenche le tra- çage d'une ligne horizontale élémentaire par des moyens qui seront également décrits à propos de la caractéristique de "basculement", sauf pendant la suppression verticale du fais- ceau Les lignes horizontales successives sont tracées les unes au-dessous des autres en considérant la position dans laquelle l'écran de contrôle est normalement observé. Le compteur vertical part de O et compte jusqu'à 239 au cours de la vidéo active La vidéo est effacée pour le retour du spot pendant seize comptes en partant du compte 239,5 et une seconde période active commence à un compte de 255,5 Une autre suppression du faisceau se produit au compte 495 et dure pendant seize autres comptes Au compte 511, le compteur ver- tical est remis à O et le cycle recommence Le compte d'une demi-ligne est obtenu par détection du 317 ème compte horizon- tal. Les lignes horizontales au cours de la seconde période active ou second traçage sont entrelacées avec les lignes tra- cées pendant la première période active Ce premier traçage forme ainsi une trame des lignes de numéro impair; le second traçage forme une trame des lignes de numéro pair Les deux trames ou traces entrelacées forment ensemble une unique "ima- ge" La définition d'affichage est de 512 pixels par ligne ho- rizontale et il y a 479 lignes entrelacées. Une description plus détaillée de la section temporisa- tion sera donnée plus loin à propos de la caractéristique de "basculement". Une section objets 20 qui assure le stockage et la lec- ture de paquets d'objets est représentée sur le schéma logique du générateur d'avant-plan 10 (figure 3) et sur le schéma de montage d'une construction spécifique de la section objets (figure 4) Les paquets d'objets sont stockés dans une mémoire RAM d'objets 50 chaque paquet d'objets comprend quatre octets d'information Le premier octet du paquet comprend une posi- tion verticale initiale, le second octet contient un numéro d' image ainsi que des indicateurs HFLP et VFLP, le troisième octet contient une position horizontale initiale et le quatriè- me octet est un octet "en blanc" qui peut être utilisé par le programmeur comme une sorte d'octet d'état Le quatrième octet n'affecte l'image affichée en aucune manière Chaque octet com- prend huit bits de données - La mémoire RAM d'objets 50 contient les données décri- vant l'emplacement sur l'écran de chacun des objets d'avant- plan. Dans la construction spécifique, la mémoire RAM d'objets comprend quatre fairchild 93422 de 256 x 4 adressés par paires. Une lecture effectuée à un emplacement d'adresse élémentaire i 1789 provoque ainsi la sortie d'un unique octet de données mar la mémoire RAM Quatre emplacements d'adresse successifs cons- tituent les données pour un objet élémentaire, de sorte que la construction spécifique peut stocker 128 objets à un moment quelconque La présente invention couvre également d'autres constructions, qui peuvent comporter un nombre d'objets supé- rieur ou inférieur à 128 et utiliser plus ou moins de huit oc- tets de stockage par objet. Une section commande d'objets 22 du générateur d'avant- plan 10, qui assure une commande d'extraction par lecture de paquets d'objets hors de la mémoire RAM d'objets 50, est repré- sentée sur le schéma logique (figure 3) et sur le schéma de montage d'une construction spécifique (figure 5) Un compteur d'adresse d'objet 52 de la section commande d'objets est un compteur à neuf bits qui adresse les emplacements RMM (de mné- moire RAM) d'objet Ce compteur est mis à zéro au début de cha- que ligne de balayage horizontal. Le compteur d'adresse d'objet commence à l'adresse du premier paquet d'objets et compte par pas de quatre unités afin de déterminer, d'après l'octet de position verticale de chaque paquet, si un objet donné doit être chargé dans l'un de deux tampons RAM 54 et 55 pendant la ligne de balayage en cours. Le bit de plus fort poids du compteur vertical à neuf bits peut être utilisé comme compteur de trame pour compter si la trame est impaire ( O à 239,5) ou paire ( 239,5 à 495) Le comp- teur vertical est en conséquence un compteur à huit bits pour chaque trame, qui compte vers le bas en partant de zéro au bord supérieur de l'écran En revanche, la position verticale dans chaque paquet est spécifiée dans la mémoire RAM d'objets 50 par comptage des lignes vers le haut en partant de zéro au bord inférieur de l'écran, en considérant la position dans la- quelle celui-ci est normalement observé. En conséquence, on peut effectuer un test pour détermi- ner si un objet doit être placé dans un tampon en ajoutant le contenu du compteur vertical au contenu de l'octet de position verticale fourni par la mémoire RAM d'objets 50 Lorsque ces deux nombres de huit bits sont additionnés, les quatre bits de plus fort poids deviennent des "uns", seize lignes de balayage avant que les huit bits deviennent tous des "uns" Cette condi- tion se produit une seule fois dans la trame paire et une seu- le fois dans la trame impaire Un test de présence de "uns" partout dans les quatre bits de plus fort poids permet par con- séquent de placer l'objet dans l'un des tampons 54, 55 pendant le traçage de seize lignes horizontales avant que la ligne oc- cupant la position horizontale la plus basse de l'objet soit tracée. L'addition est effectuée par un additionneur 52 d'une section objets 20 qui reçoit les huit bits de plus faible poids 54 du compteur vertical et la sortie 56 de la mémoire RAM d'ob- jets 50, sortie qui comprend l'un des octets de position verti- cale initiale L'additionneur débite dans un verrou vertical 58, qui est rythmé par des signaux appliqués sur un conducteur LVERT et est désactivé par des impulsions EOPAC provenant du compteur d'adresse d'objets 52 Le verrou vertical 58 sort à sonteur les quatre bits de plus fort poids 60 dans un circuit de détection de charge 62 Le circuit de détection de charge, qui est une porte NCN-ET dans la construction spécifique repré- sentée sur la figure 4, active un circuit de commande de comp- teur 65 lorsque l'entrée de détection de charge est formée ex- clusivement de "uns", en émettant un signal logique bas sur un conducteur LDE Tt 64 Le signe "j" dans "LDE Tt" et "LVERT " cor- respond aux conducteurs horizontaux supérieurs de la figure et indique qu'un signal logique haut est normalement présent sur ce conducteur Des entrées supplémentaires provenant de la section temporisation 14 et du compteur d'adresse d'objet 52 transmet- tent conditionnellement le signal de détection de charge pen- dant 25 ns à la fin d'impulsions HCLK alternées, comme décrit plus loin. La figure 6 est un schéma de montage représentant une construction spécifique de la mémoire ROM d'avant-plan 68 Les quatre bits de plus faible poids 66 provenant de la sortie du compteur vertical 58 adressent les bornes A 3 à A 6 de la mémoire ROM d'avant-plan 68 et sont incrémentés d'une unité au début de chaque ligne horizontale Les bornes A 3 à A 6 pointent en consé- quence vers des groupes successifs de huit adresses dans la mé- moire ROM d'avant-plan chaque groupe représente les données correspondant à une ligne horizontale élémentaire d'une image. Le circuit de commande de compteur 65 d'une section com- il mande d'objets 22, représenté sur le schéma de montaae (fiure ) est utilisé pour commander la fréquence et le pas d'incré- mentation du compteur d'adresse d'objet 52 Au début de chaque balayage horizontal, le circuit de commande fait compter le compteur d'adresse d'objet par pas de quatre unités d'une du- rée de 200 ns Lorsque le circuit de détection de charge 62 détermine qu'un objet doit être chargé dans le tampon, il sort un "bas" sur le conducteur LDET 64 vers le circuit de comman- de de compteur, comme déjà décrit Le circuit de commande de compteur 65 commute la séquence de comptage du compteur d'ad- resse d'objet sur des pas d'une seule unité de façon que les octets de données successifs puissent être retrouvés dans la mémoire RAM d'objets 50 En même temps, l'intervalle temporel entre les pas est porté à 800 nano-secondes pour donner le temps à chaque objet d'être chargé dans le tampon Le rythme de comptage plus lent élimine le risque que le matériel tente de charger un second objet dans le tampon avant que le chargement du premier soit achevé Une fois qu'un objet a été chargé dans le tampon, le rythme de comptage augmente pour produire des pas de quatre unités d'une durée de 200 nanosecondes. Lorsque le compteur d'adresse d'objet 52 commence à compter par pas d'une unité, le second octet à sortir de la mémoire RAM d'objets 50 est le numéro d'image de l'objet en train d'être chargé dans le tampon Le numéro d'image est ver- rouillé dans un verrou d'image 72 par un signal LOBJ 4 engendré à partir de signaux provenant du compteur d'adresse d'objet 52 sur un bus OBJ 73, comme décrit plus loin Le numéro d'image comprend maintenant les conducteurs d'adresse supérieurs 74 aboutissant à la mémoire ROM d'avantplan 68 Les conducteurs d'adresse supérieurs 74 adressent le bloc de mémoire dans le- quel est stockée la représentation de l'image particulière correspondant au numéro d'image Un compteur d'octet 76 d'une section chargement d'objets 23 offrant une construction spéci- fique telle que représentée sur le schéma de montage (figure 7) est également activé par le circuit de commande de compteur 65 lorsque le numéro d'image est verrouillé Le compteur d'octet adresse les deux chiffres de plus faible poids dans la mémoire * ROM d'avant-plan, comme représenté sur la figure 4. Le compte 512 du compteur d'adresse d'objet est transmis p sous la forme d'un "bas" sur un conducteur EOPAC du bus OBJ 73, comme représenté sur la figure 5, pour désactiver le verrou d'image 72 Le verrou est ensuite activé au début de chaque balayage horizontal lorsque le conducteur EOPAC devient haut. Un flip-flop (ou bascule bistable) 77 du compteur d' adresse d'objet débite sur un conducteur START (démarrage) pour remettre à zéro le compteur d'adresse d'objet Le 634 ème compte du compteur horizontal 32 est transmis sous la forme d'un "bas" à la broche de rétablissement 77-1 du flip-flop, ce qui rend bas le conducteur START On se rappellera que le 634 ème compte se produit à la fin de la suppression horizontale du faisceau. Lorsque le compteur horizontal commence à décompter la ligne suivante, la broche, de rétablissement 77-1 devient haute et le flip-flop 77 est actionné Le "bas" présent sur le conducteur START remet le compteur d'adresse d'objet à zéro, comme on peut le voir sur la figure 5. Dans la construction particulière représentée sur la figure 6, là mémoire ROM d'avant-plan est constituée par l'as- semblage de quatre mémoires ROM 2732 de Texas Instruments Inc. Les quatre mémoires ROM de 4 Kx 8 bits sont simultanément adres- sées pour former une mémoire de 4 Kx 32 bits. Après le verrouillage du numéro d'image, le compteur d'adresse 52 extrait le troisième octet, c'est-à-dire l'octet de position horizontale, de la mémoire RAM d'objets 50 L'- octet de position horizontale et les octets suivants sont ch gés dans un compteur de chargement de tampon à huit bits 78 au cours d'un intervalle d'environ 3,2 microsecondes, temps néces- saire pour balayer 32 pixels Au;cours du chargement, le comp- teur est rythmé à la moitié de la fréquence de pixel par des "élévations"sur le conducteur portant le compte de plus faible poids du compteur horizontal. Entre temps, le compteur d'octet 76 décompte les bits correspondant à une ligne horizontale élémentaire de l'image stockée dans la mémoire ROM d'avant-plan 68, ce qui provoque une extraction des données correspondantes hors de cette mémoi- re Le compte va de O à 3 et adresse les deux chiffres de plus faible poids de l'adresse ROM (de mémoire ROM) Le comptage s'effectue au rythme de 800 ns; le compteur est remis à zéro au quatrième compte. Le troisième chiffre de l'adresse ROM dans l'ordre des poids décroissants est adressé par un conducteur DV 8 partant du compteur vertical et qui indique si l'affichage suivant concer- ne une trame impaire ou paire L'information d'image ROM pour chaque image se présente sous la forme d'une série de mots pour une première trame suivie d'une autre série de mots pour la se- conde trame. Les données provenant de la mémoire ROM 68 sont extrai- tes en mots de 32 bits Chaque mot est tout d'abord chargé dans un jeu de registres à décalage 80 Une construction spéci- fique des registres à décalage est représentée sur la figure 8. Le mot est décalé bit par bit à travers l'un de deux multiple- xeurs de "basculement" 82, 83, puis à travers l'un de deux z iul- tiplexeurs de validation d'entrée de données 84, 85, qui peu- vent avoir une construction spécifique telle qu'indiquée sur la figure 9, qui représente une construction particulière d'une section tampon 23 du générateur d'avant-plan îo Les multi- plexeurs de basculement présentent une caractéristique de bas- culement, qui sera décrite plus loin Les registres à décalage sortent par décalage les bits formant le mot à un rythme égal au rythme de comptage du compteur de chargement de tampon 78. Les bits sont écrits dans l'une des mémoires RAM tampons 54, 55, par l'intermédiaire de verrous de tampon 86, 87 L'information d'image provenant de la mémoire ROM est chargée à des emplace- ments de tampon successifs, en commençant à l'emplacement spé- cifié par l'octet de position horizontale Le compteur de char- gement de tampon 78 adresse les mémoires RAM tampons par l'in- termédiaire d'un multiplexeur de tampon 2-1, 89 représenté sur la figure 7. Les registres à décalage 80 sortent chaque mot par déca- lage, à raison de huit bits chaque fois Une fois que les 32 bits ont tous été sortis par décalage dans l'un des tampons, le compteur d'octet 76 incrémente l'adresse de la mémoire ROM 68 et les 32 bits suivants sont chargés dans les registres à dé- calage Ce processus se répète quatre fois au total pour chaque ligne horizontale d'un objet élémentaire, et un total de 128 bits de données sont écrits dans le tampon Chaque pixel exige quatre bits de données; 32 pixels forment en conséquence la représention d'une ligne horizontale individuelle d'un objet donné, Chaque fois qu'une donnée est chargée dans l'un des tampons 54, 55, la donnée existant dans ce tampon est tout d'abord extraite et soumise à une opération "OU" avec la donnée incidente dans l'une de deux p'ortes "OU" 90, 91; le résultat de l'opération "OU" est alors verrouillé dans le verrou de tam- pon correspondant puis rangé dans le tampon associé L'opéra- tion "OU" est effectuée pour assurer que lorsqu'une information d'arrièreplan d'image constituée exclusivement par des zéros est écrite dans le tampon, une donnée d'objet quelconque exis- tant déjà dans celui-ci ne sera pas effacée. La lecture et l'écriture dans les tampons sont comman- dées par un valideur de tampon 93 qui rythme également les ver- rous de tampon 86, 87 Le moment de sortir les données de tam- pon se produit au début de chaque ligne horizontale Le multi- plexeur 2-1, 89 commute les conducteurs d'adresse du tampon sélecté sur la sortie HO-H 8 du compteur horizontal 30 Les données sortant du tampon sont verrouillées dans l'un de deux verrous de sortie de données 94, 95, d'une section sortie 25 du générateur d'avant-plan 10 Une construction spécifique de la section sortie est représentée sur le schéma de montage (figure 10) A mesure que le compteur horizontal compte de O à 511, les 512 octets de données correspondants sont successive- ment extraits par lecture du tampon-et des zéros sont écrits aux emplacements correspondants par maintien de toutes les en- trées de données dans le tampon à zéro et par activation du mode d'écriture, en vidant ainsi le tampon L'opération de vi- dage est nécessaire-car le tampon doit être débarrassé de -don- nées anciennes (lignes horizontales antérieures) avant que de nouvelles données (ligne horizontale actuelle) puissent être introduites. Les données sont verrouillées dans l'un des verrous de sortie de données 94, 95, à raison de huit bits à la fois Un multiplexeur "A" 2-1 à quatre bits 98 assure une commutation entre les quatre bits de plus faible poids et les quatre bits de plus fort poids à la fréquence des pixels pour produire un flot de données 99 de quatre bits de largeur La sortie à qua- tre bits du multiplexeur "A" forme une des moitiés de l'entrée d'un multiplexeur "B" 2-1 à quatre bits 202 de la section com- mande 16, comme on peut le voir en se référant aux figures 1 il et 12 L'information d'arrière-plan peut former l'autre moitié de l'entrée, comme décrit plus loin L'information d'avant-plan détermine la sélection soit de l'arrière-plan, soit de l'avant- plan Si, par exemple, la donnée d'avant-plan ne comporte que des zéros dans les trois bits de plus faible poids, comme on peut le déduire d'après la figure 12, alors l'arrière-plan est affiché, sinon c'est l'avant-plan qui est affiché. Les données provenant du multiplexeur "B" 202 indiquent une adresse dans une mémoire RAM couleurs 204, comme représenté sur les figures 11 et 12 La mémoire RAM couleurs est une mé- moire RAM bipolaire rapide comprenant seize mots de douze bits. Chaque mot de douze bits peut être modifié par le programmeur, et correspond à une couleur, ce qui donne au total 4096 cou- leurs, dont seize peuvent être affichées à un instant donné quelconque Lorsque les données de la combinaison avant-plan/ arrière-plan changent, des emplacements différents sont adres- sés dans la mémoire RAM couleurs et des données correspondantes sont sorties dans le montage 206 d'excitation du récepteur de contrôle Le multiplexeur "B" 202 communique avec la mémoire RASI couleurs 204 par l'intermédiaire d'un multiplexeur "C" 208 Le multiplexeur "C" est un multiplexeur 2-1 quadruple qui permet au microprocesseur d'adresser directement la mémoire RAM cou- leurs Les données provenant de la mémoire RAM couleurs sont converties en niveau de tension par un réseau de résistances et par un générateur d'image constituant le montage d'excita- tion du récepteur de contrôle et reliés par une jonction aux canons couleurs d'un récepteur de contrôle couleurs Le multi- plexeur t B" 202 communique avec la mémoire RAM couleurs 204 par l'intermédiaire d'un multiplexeur "C" 2-1, 208. On comprendra aisément le mode de construction et le fonctionnement du générateur d'arrière-plan en se référant aux figures 13 et 14 L'affichage d'arrière-plan comprend une ma- trice de 32 x 32 blocs Chaque bloc a une largeur de seize pi- xels et une hauteur de huit lignes Toutefois, l'affichage d'arrière-plan peut commander les pixels par paires, en rédui- sant ainsi la définition de l'arrière-plan par rapport à 1 ' avant-plan L'information d'affichage pour chaque paire de pi- xels comprend alors deux bits de donnée On peut utiliser la mémoire RAM d'arrière-plan de Yx 8, 302 pour stocker un jeu d'octets de données aui servent de pointeurs pour la matrice de 32 x 32. Chaque octet de données de huit bits de la mémoire RAM 302 pointe vers une adresse initiale dans la mémoire ROM d'ar- rière-plan de 4 x:8, 304 La mémoire ROM d'arrière-plan particu- lière contient alors 256 images différentes qui peuvent être sélectées pour affichage dans chaque bloc de la matrice. La mémoire RAM d'arrière-plan 302 est adressée par un. multiplexeur d'arrière-plan 2-1, 306 Le multiplexeur d'ar- rière-plan, sous la commande du microprocesseur, sélecte, soit le bus d'adresses de microprocesseur 308, soit un bus de tem- porisation à dix bits 210, qui part de la section temporisation. Les bits de plus fort poids présents sur le bus de temporisa- tion sont les quatrième à septième bits de plus fort poids du compte vertical, V 3-V 7 Les autres bits sont les cinq bits de plus fort poids du compte horizontal, H 4-H 8, comme représenté sur la figure 13 Les bits d'ordre inférieur des compteurs horizontal et vertical ne sont pas utilisés pour adresser la mémoire RAM d'arrière-plan, ce qui assure que les conducteurs d'adresse aboutissant à celle-ci ne changent que 32 fois au cours d'une ligne horizontale et 32 fois pour un balayage ver- tical C'est-à-dire que les conducteurs d'adresse ne changent que tous les dix-sept comptes horizontaux et tous les neuf comptes horizontal et vertical sont compris entre les limites d'un bloc, les huit même bits de donnée apparaissent à la sor- -tie de la mémoire RAM d'arrière-plan 302. La sortie de la mémoire RAM d'arrière-plan 302 est ver- rouillée dans un verrou d'arrière 7 plan 312 Les données ver- rouillées deviennent les conducteurs d'adresse supérieurs abou- tissant à la mémoire ROM d'arrière-plan 304 Le verrouillage est rythmé par une porte NON-ET 313 au troisième compte hori- zontal après les changements d'adresse RAM, pour tenir compte du temps d'accès de la mémoire RAM. Les trois bits de plus faible poids du compte vertical et le quatrième bit du compte horizontal dans l'ordre des poids décroissants forment les conducteurs d'adressé d'ordre infé- rieur aboutissant à la mémoire ROM d'arrière-plan 304, comme également représenté sur la figure 14 Les conducteurs d'adres- se supérieurs restent ainsi fixes, tandis que les conducteurs d'ordre inférieur décomptent les octets contenus dans la mé- moire ROM d'arrière-plan tous les neuf comptes horizontaux aur cours du balayage d'une ligne élémentaire Les huit bits de donnée constituant chaque octet extrait de la mémoire ROM d' arrière-plan sont alors verrouillés dans un verrou de sortie d'arrière-plan 314 Ces huit bits comprennent des données re- présentant quatre paires de pixels. Un multiplexeur 4-1, 316 convertit les huits bits en question en un train de deux bits de largeur 318 Le multi- plexage est commandé par les second et troisième bits de plus faible poids du compteur horizontal, ce qui produit une défi- nition de l'arrière-plan égale à la moitié de celle de l'avant- plan. Le flot de deux bits de largeur 318 provenant du mttlti- plexeur 4-1 est appliqué aux bits d'entrée de plus faible poids alternés du multiplexeur "B" 2-1, 202; comme indicué sur les figures 11 et 12 La sortie du multiplexeur "B" adresse la mé- moire RAM couleurs par l'intermédiaire du multiplexeur "C" 2-1, 206, comme déjà décrit Le second jeu d'entrées du multiplexeur "C" doit être connecté au microprocesseur; ce qui assure une possibilité de commande directe par le microprocesseur de la sortie couleurs de temps à autre. La mémoire RAM d'arrière-plan est partiellement mise à jour de temps à autre, au cours de l'effacement (suppression du faisceau) vertical La mise à jour est dictée par le déroule- ment du jeu Dans un déroulement de jeu normal, il suffit de modifier un très petit nombre de blocs d'arrière-plan et même un microprocesseur très lent a le temps d'effectuer les modifi- cations au cours de l'effacement vertical. Les données destinées à la mémoire RAM d'arrière-plan sont recueillies sur le bus de données du microprocesseur par un tampon bidirectionnel 220, comme décrit précédemment à pro- pos des données d'avant-plan. Une mémoire RAM 402 de ''mise en scène" (choix des objets et de leur mouvement pendant le déroulement du jeu) d'une sec- tion communications 26 peut être utilisée pour communiquer avec l'unité centrale (CPU) de commande (qui peut être basée sur un microprocesseur) comme représenté sur la figure 3 La figure 5 est un schéma de montage d'une construction spécifique de la section communications Des données sont transférées de la mé- moire RAM de mise en scène à la-mémoire RAM d'objets 50, toutes les deux périodes d'effacement vertical à des intervalles d'en- viron 1/30 de seconde L'ensemble du transfert exige huit du- rées de ligne horizontale, soit environ 508 microsecondes dans la construction spécifique décrite ici Au cours du temps de transfert, un multiplexeur de mise en scène 404 adressant la mémoire RAM de mise en scène sélecte un compteur de transfert 405 comme entrée Un multiplexeur d'objets 406 adressant la mé- moire RAM d'objets sélecte en même temps lé compteur de trans- fert comme entrée La sélection se produit au début des huit derniers comptes verticaux de la seconde période d'effacement vertical Dans la construction spécifique représentée sur la figure 11, il est prévu des moyens permettant au microproces- seur d'empêcher la sélection de se produire. Le compteur de transfert 405 explore les emplacements successifs de la mémoire RAM de mise en scène 402; les données provenant de celle-ci sont présentées en tant qu'entrées à la mémoire RAM d'objets 50 Un signal d'autorisation d'écriture est également engendré par le compteur de transfert à partir de l'horloge 30 et du compteur horizontal 32, et est transmis à la mémoire RAM d'objets pour chaque adresse Du fait que les conducteurs d'adresse aboutissant à chacune des mémoires RAM sont identiques, des données sont transférées de la mémoire RAM de mise en scène 402 à la mémoire RAM d'objets 50. Un signal d'interruption transmis au microprocesseur par le compteur de transfert 405 au début du transfert est utilisé pour empêcher le microprocesseur de transférer des données au cours des 508 microsecondes suivantes, temps pendant lequel la mémoire RAM de mise en scène 402 transfère ses données. Le transfert de données a lieu entre les comptes verti- caux 496 et 503 Au compte vertical 504, le multiplexeur de mise en scène 404 est commuté et permet au bus d'adresse du microprocesseur d'adresser la mémoire RAM de mise en scène Le multiplexeur d'objets 406 permet en même tenâps au compteur d' adresse d'objets 52 d'adresser la mémoire RAM d'objets à des fins d'extraction par lecture La mémoire RAM de mise en scène est ainsi disponible pour être régénérée par le microprocesseur 11789 sauf pendant les comptes verticaux 496 à 503 Les données du microprocesseur sont introduites dans la mémoire RAB de mtise en scène par l'intermédiaire d'un tampon bidirectionnel 410, qui peut communiquer avec un bus de données de microprocesseur 412. Le compteur de transfert 405 agit sur des combinaisons de sorties des compteurs horizontal et vertical Dans la cons- truction spécifique, c'est un compteur à neuf bits Les cinq bits de plus faible poids sont les cinq bits de plus fort poids du compte horizontal, comme représenté sur la figure 15. Les trois bits de plus fort poids sont les trois bits de plus faible poids du compte vertical Le compteur compte par consé- quent de zéro à 1023 au cours du temps nécessaire pour tracer quatre lignes horizontales Dans la construction spécifique, la moitié seulement du temps disponible est donc utilisée pour le transfert de données. La mémoire RAM de mise en scène de la figure 15 a été construite en utilisant une paire de mémoires RAM IM 2114 d'in- tersil disponibles dans le commerce qui sont des mémoires de 1024 x 4 bits E La caractéristique de basculement est associée aux sec- tions temporisation et avant-plan et est commandée dans la construction spécifique par le microprocesseur Le principe sur lequel est basée la caractéristique de basculement implique un comptage complémentaire ou régressifen tant que procédé d'in- version et/ou de renversement de droite à gauche des images présentées sur l'écran Le mode de réalisation décrit ici se prête aisément à un tel comptage complémentaire qui, convena- blement appliqué, inverse simplement les directions de balaya- ge horizontale et/ou verticale du balayage de trame. Un ordre "FLIP" (basculement) provenant du microproces- seur renverse la totalité de l'image de droite à gauche et de haut en bas, comme cela est nécessaire pour un jeu joué sur une table de salon o deux joueurs sont assis l'un en face de l'autre L'ordre FLIP affecte la sortie de la section tempori- sation. La figure 16 est un schéma de la section temporisation plus détaillé que le schéma simplifié de la figure 2 On peut voir que le compteur horizontal 32 de la figure 2 comprend un Dremier comuteur horizontal 500 et un circuit logique horizon- tal de basculement 502 Le premier compteur horizontal 500 comprend une pluralité de compteurs synchrones horizontaux 510 alimentant un circuit logique horizontal 512, comme on peut le voir sur le schéma de montage de la figure 16 Les compteurs norizontaux sont rythmés par les flancs avant des impulsions HCLK positives de 100 microsecondes provenant de l'horloge 30 du système Le circuit logique horizontal émet un "bas" sur le conducteur 317 -au 317 ème compte et un "bas" sur un conducteur 634 au 634 ème compte Le "bas" de 634 est réinjecté dans les compteurs synchrones horizontaux 510 et les remet à zéro, ce qui a pour effet qu'ils sortent des "bas" sur chacun de dix conducteurs de sortie SHO à SH 9 Les compteurs synchrones hori- zontaux sont en conséquence remis à zéro tous les 635 comptes. Les compteurs synchrones horizontaux 510 sont rythmés par les impulsions HBLK de 100 ns engendrées par l'horloge 30 du système et le flip-flop du type D, 514 Les impulsions HCLK font compter par les compteurs sur les conducteurs de sortie SHO-SH 9 qui sont numérotés dans l'ordre des poids croissants. On peut voir que le compteur vertical 34 de la figure 2 comprend un premier compteur vertical 520 et une logique 522, comme représenté sur la figure 15 Le premier compteur vertical comprernlune pluralité de compteurs synchrones verticaux 530 et un circuit logique vertical 532 Le circuit logique vertical 532 émet un "haut" (ou un "bas") sur le conducteur VBLK (ou VBLK +) entre les comptes verticaux 239,5 et 255,5 et entre les comptes verticaux 495 et 511, comme précédemment décrit Le circuit logique vertical émet également un "bas" sur un conduc- teur 5114 au compte 511. Les compteurs synchrones verticaux 530 sont rythmés par le conducteur SH 9 à partir des compteurs synchrones horizontaux 510 Le conducteur SH 9 devient "haut", comme décrit, tous les 635 comptes Le conducteur SH 9 est également le conducteur EBLK aboutissant au récepteur de contrôle Les compteurs synchrones verticaux sont en conséquence incrémentés au début de chaque période HBLK. Les compteurs synchrones verticaux 530 sont remis à zéro tous les 512 comptes par un "bas" présent sur le conducteur 511 Le "bas" de 511 est une impulsion brève du fait que les compteurs sont remis à zéro pratiquement dès que le conducteur 511 S devient "bas". Des schémas de montage des logiques de basculement hori- zontale et verticale 502 et 522 sont également représentées sur la figure 17 Les sorties SHO à SH 5 du premier compteur hori- zontal 500 sont appliquées à l'entrée d'un flip-flop du type D 745174, 540 ayant un temps d'actionnement court de l'ordre de ns Les sorties correspondant aux entrées SHO à SH 2 sont ap- pliquées chacune à l'une d'une première pluralité de portes OU exclusif 542 La seconde entrée de chacune des portes OU exclu- sif 542 est un conducteur FLIP (de basculement) partant du microprocesseur. La sortie de chacune des portes OU exclusif 542 est ap- pliquée à l'une d'une triade de portes OU exclusif 544 ayant également chacune le conducteur FLIP comme entrée Les sorties des portes OU 544, correspondant respectivement aux entrées SHO O à SH 2, sont désignées par HO à 1 H 2. Le flip-flop 540 est déclenché par un signal SQ 2 C pro- venant du circuit de détection de charge représenté sur la fi- gure 4 Le signal SQ 2 C 4, par suite des retards qu'il subit dans une paire de portes d'inversion 546, 548, dans une paire de portes OU 550, 552 et dans le flip-flop 554, tous représentés sur la figure 6, ressemble à un signal HCLK retardé d'environ ns Les signaux HO H 2, compte tenu de retards dans les por- tes OU exclusifs 542, 544, sont en conséquence retardés d'envi- ron 50 ns par rapport aux signaux SHO-SH 2 Les signaux HO +H 2 ne sont pratiquement pas affectés par l'état du conducteur FLIP. FLIP Si FLIP est "bas", chaque porte OU exclusif transmet les signaux de SHO-SH 2 inchangés Si FLIP est "haut", alors chaque porte OU exclusif complémente les signaux et la double complé- mentation résultante laisse les signaux inchangés. Les signaux SH 3-SH 5 sont transmis sous le contrôle de l'horloge à travers le flip-flop 540 et chacun d'eux est alors appliqué à une porte OU exclusif différente de la triade 556. Les portes OU exclusif sortent des signaux, respectivement HE-H 6, qui sont retardés d'environ 25 ns par rapport à SH 3-SH 5 Le con- ducteur FLIP est une seconde entrée de chacune des trois portes 556. Les signaux SH 6-SH 9 sont appliques à un flip-flop du type D 74174, 560 ayant un délai de propagation plus long que le lip-f-lop 540 Les sorties du flip-flop 560 alimentent quatre portes OU exclusif 560, ayant chacune FLIP comme seconde entrée. Les sorties H 6-H 9 respectives des portes OU exclusif 560 sont retardées d'environ 35 ns par rapport aux entrées SH 6-SH 9 du flip-flop 560. Il apparaîtra clairement d'après l'exposé ci-dessus que lorsque FLIP est "haut", les signaux HE-H 9 sont les compléments de SH 3-SH 9 Les retards temporels de chacun des signaux HO H 2 et H 3-H 9 sont comparables. Les signaux Ho-+H 2 sont appliqués à une triade de portes d'inversion 564 pour engendrer des signaux complémentaires Ho - H 2. La logique verticale de basculement 522 comprend un flip- flop 566 du type D octal et un jeu de neuf portes OU exclusif 568 Le conducteur FLIP constitue une entrée de chacune de ces portes La sortie VO-V 7 du premier compteur vertical 520 est appliquée au flip-flop 566 Les huit conducteurs de sortie du flip-flop 566 sont reliés chacun à l'une de huit des portes OU exclusif 568 La sortie V 8 du compteur 520 est appliquée direc- tement à la porte OU exclusif 568 restante Un jeu de signaux de sortie DVO-DV 8 sont ainsi respectivement engendrés par l'inter- médiaire du flip-flop 566 et des portes OU exclusif 568, comme représenté explicitement sur la figure 16; Le flip-flop 566 est rythmé par le conducteur START par- tant du compteur d'adresse d'objet 52 Le conducteur START, on s'en souvient, devient "bas" juste avant le début de chaque li- gne horizontale Il devient "haut" au premier compte provenant du circuit de commande du compteur qui correspond au premier ou au quatrième pixels horizontaux, selon qu'un objet doit être chargé ou;non Lorsque START devient "haut", le compte vertical en cours VO-V 7 est introduit sous le contrôle de l'horloge dans le flip-flop 566 et à travers huit des portes OU exclusif 568 pour engendrer les signaux de sortie DVO-DV 7 Le bit de compte de trame paire ou impaire V 8 est appliqué directement à la neu- vième porte OU exclusif 568. La sortie DVO est en outre introduite dans une porte d' inversion 570 pour engendrer une sortie complémentaire DVO Ici encore, il est clair que lorsque FLIP est "haut", les * signaux DVO-DV 8 et DVCO sont complémentés. La description logique, donnée jusqu'à présent, du fonc- tionnement du mode de réalisation ne dépendait en aucune maniè- re du "sens" de comptage des compteurs horizontal et vertical 32, 34, sauf en ce qui concerne les sorties HO 1 H 2 du comp- teur horizontal, qui commandent la logique de temporisation. Réciproquement, du fait que les données sont extraites des mémoires ROM 68, 304 par groupes de huit pixels, la logique, à l'exception de celle qui commande la temporisation, est in- sensible au "sens" de comptage des sorties HO 1 H 2 du compteur horizontal. En conséquence, l'activation de FLIP par le microproces- seur provoque la complémentation des bits de poids convenable des compteurs horizontal et vertical et assure ainsi un renver- sement de haut en bas et de droite à gauche de la présentation de l'affichage par le système de tamponnage de ligne. Une caractéristique HFLP et VFLP du mode de réalisation' assure l'inversion d'un objet séparé. Les indicateurs VFLP et HFLP sont-respectivement le bit de plus fort poids et le bit de poids immédiatement inférieur du second octet de chaque paquet d'objets Les indicateurs HFLP et VFLP sont chargés dans le verrou d'image 406 lorsqu'un objet doit être affiché Lorsque l'un quelconque de ces indi- cateurs est "haut" la caractéristique correspondante est réali- sée, comme représenté explicitement sur la figure 4. Le conducteur VFLP alimente l'une des entrées de chacune de cinq portes OU exclusif 574 L'autre entrée de quatre de ces portes est l'un des conducteurs portant les quatre bits de plus faible poids provenant du verrou vertical 58 La cinquième por- te OU exclusif 574 porte le bit de compte de trame paire-impai- re DV 8 Les sorties des portes OU exclusif 574 adressent les bornes A 2 à A 6 de la mémoire ROM d'avant-plan comme déjà décrit. La description ci-dessus montre que l'activation de VFLP présente des images provenant de la mémoire ROM d'avant-plan 68 renversées verticalement par rapport à la présentation normale. L'action du conducteur HFLP est analogue à celle du con- ducteur VFLP Lorsque le conducteur HFLP est "haut", il provo- que une complémentation, par la paire de portes OU exclusif 576, de l'entrée des deux broches d'adresse de plus faible poids de la mémoire ROMI d'avant-plan 68 Les quatre mots formant une ligne d'une image sont ainsi extraites en ordre inversé. Le "haut" de HFLP sélecte également les entrées "B" provenant des multiplexeurs de basculement I, II, 82 et 83 Les entrées "B" contiennentla sortie des registres à décalage 80 dans un ordre inversé à partir des sorties "A" En conséquence, l'information d'image est finalement extraite en ordre inverse, ce qui correspond à un renversement de droite à gauche ou "réflexion" d'une image individuelle entière. Bien entendu, l'invention n'est nullement limitée aux modes de réalisation représentés et décrits Elle est suscep- tible de nombreuses variantes accessibles à l'homme de l'art sans qu'on s'écarte pour cela de l'esprit ni du domaine de l'invention Par exemple, l'utilisation de plus de deux tam- pons est envisagée en tant que mode de réalisation de variante possible de l'invention Des signaux d'horloge ayant des pério- des plus courtes ou plus longues que 50 ns peuvent également être utilisés dans le cadre de l'invention En outre, l'utili- sation des composants de circuit particuliers décrits ici ne constitue pas une caractéristique nécessaire de l'invention. REVENDICATI O M-S 1 Système de tamponnage de ligne permettant d'afficher une pluralité d'objets d'avant-plan et un arrière-plan sur un écran d'affichage à balayage de trame de contrôle utilisé dans un jeu pour afficher une séquence d'images vidéo, chaque image comprenant une pluralité de lignes horizontales paral- lèles et chaque ligne étant numérisée par subdivision en pixels adjacents, ledit système étant caractérisé en ce qu'il com- prend: des moyens de mémorisation d'avant-plan ( 68) pour stocker l'information relative aux objets sous la forme de blocs de données numériques en tant qu'information d'avant-plan dans une mémoire d'avant-plan, chacun de ces blocs correspon- dant à un segment rectangulaire de l'écran de contrôle et pou- vant être affiché sur celui-ci à une position qui peut être choisie et modifiée au cours du déroulement du jeu des moyens de mémorisation d'arrière-plan ( 304) pour stocker de l'information d'arrière-plan sous la forme de blocs de données numériques dans une mémoire d'arrière-plan, ces blocs correspondant à des emplacements rectangulaires pouvant être choisis et modifiés sur l'écran de contrôle des moyens de tamponnage ( 54, 55); des moyens de transfert pour transférer une information d'avant- plan suffisante pour former une ligne horizontale sur l'écran de contrôle à partir des moyens de mémorisation d' avant-plan ( 68) dans les moyens de tamponnage ( 54, 55) au cours de l'affichage d'une image contenant ladite ligne mais avant que le temps d'affichage de celle-ci sur l'écran ait commencé; des moyens de commande ( 16) comprenant des moyens capa- bles de commander l'intensité de l'affichage de trame en fonc- tion desdites données dans lesdits moyens de mémorisation d'a- vant-plan ( 68) et dans lesdits moyens de mémorisation d'ar- rière-plan ( 304); et des moyens de sortie d'avant-plan pour sortir l'informa- tion d'avant-plan correspondant à ladite ligne desdits moyens de tamponnage ( 54, 55) sous la forme d'un flot de données d'a- vant-plan transmis auxdits moyens de commande ( 16). 2 Système de tamponnage de ligne suivant la revendica- tion 1, caractérisé en ce que lesdits moyens de transfert com Drennent des moyens de traitement d'objets pour stocker une information de paquets d'objets relative à des objets dans les- dits moyens de mémorisation d'avant-plan 68; des registres à décalage ( 80) pour transférer des don- nées d'avant-plan correspondant à ladite information de paquets d'objets dudit moyen dé mémorisation d'avant-plan ( 68) auxdits moyens de tamponnage ( 54, 55); des moyens de traitement d'arrière-plan pour stocker une information de paquets d'arrière-plan relative à des blocs con- tenus dans lesdits moyens de mémorisation d'arrière-plan ( 304); des moyens de sortie d'arrière-plan pour transformer la- dite information de paquets d'arrière-plan en un flot de don- nées d'arrière-plan, ce flot comprenant des données binaires relatives à ladite ligne, en extrayant par lecture ladite infor- mation de paquets d'arrière-plan desdits moyens de mémorisation d'arrière-plan ( 304) au cours de l'affichage de ladite ligne. 3 Système de tamponnage de ligne suivant l'une quelcon- que des revendications 1 et 2, caractérisé -en ce que lesdits moyens de mémorisation d'avant-plan et d'arrière-plan ( 68, 304) sont des mémoires mortes. 4 Système de tamponnage de ligne suivant la revendica- tion 3, caractérisé en ce que ladite mémoire morte d'avant-plan ( 68) a une capacité sensiblement égale à 4096 x 32 bits. 5 Système de tamponnage de ligne suivant la revendica- tion 3, caractérisé en ce que ladite mémoire morte d'arrière- plan ( 304) a une capacité sensiblement égale à 1024 x 8 bits. 6 Système de tamponnage de ligne suivant l'une quelcon- que des revendication 1 et 2, caractérisé en ce que lesdits moyens de tamponnage ( 54, 55) comprennent une paire de mémoires à accès direct alternativement régénérées par lesdits moyens de transfert. 7 Système de tamponnage de ligne suivant l'une quelcon- que des revendications 1 et 2, caractérisé en ce que lesdits moyens de commande ( 16) comprennent une mémoire à accès direct couleurs ( 204) adressée par les données d'au moins l'un desdits flots de données pour produire une sortie représentant la cou- leur, des moyens de conversion pour convertir les données numé- riques de sortie de ladite mémoire à accès direct couleurs ( 204) en signaux analogiques, et des moyens pour commander la cou- leur et l'intensité de pixels dans l'affichage de trame en ré- ponse auxdites données numériques de sortie. 8 Système de tamponnage de ligne suivant l'une quelcon- que des revendications 1 et 2, caractérisé en outre par des moyens de basculement d'image permettant de renverser une image entière par rapport à l'un de deux axes respectivement paral- lèle et perpendiculaire auxdites lignes horizontales. 9 Système de tamponnage de ligne suivant l'une quelcon- que des revendications 1 et 2, caractérisé en outre par des moyens de basculement d'objets permettant de renverser au moins une représentation d'objet par rapport à un axe. Système de tamponnage de ligne suivant la revendica- tion 2, caractérisé en ce que les moyens de sortie d'avant-plan comprennent des multiplexeurs ( 202, 208) et des signaux de temporisation pour extraire ledit flot de données d'avant-plaa des moyens de tamponnage ( 54, 55) et pour combiner les flots le données d'avant-plan et d'arrière-plan en un unique flot de - données, et des moyens pour appliquer cet unique flot de don- nées auxdits moyens de commande ( 16).