FR 2516330 A1 19830513 FR 8218708 A 19821108 La présente invention se rapporte au traitement d'un signal numérique et plus particulièrement, à la multipli- cation de signaux vidéo numériques. La multiplication est une fonction courante de traitement de signaux pour des signaux vidéo De plus en plus, les signaux vidéo sont sous forme numérique, typique- ment à une résolution de 8 bits ( 256 niveaux d'échelle des gris) Si l'on souhaite multiplier un signal numéri- que de 8 bits par un signal de commande de 8 bits (qui peut être un autre signal vidéo, un signal de nuancement, et autres), le signal produit résultant a 16 bits ( 65 536 niveaux des qris) Comme un signal à 16 bits ne peut être transmis à travers un système à 8 bits, certains des bits à la sortie du multiplicateur doivent être supprimés. En particulier, les 8 bits les moins importants seront rejetés, ne laissant que les 8 bits les plus importants pour représenter le signal produit Comme le multiplicateur est capable d'un signal produit à 16 bits, ce rejet donne une mauvaise utilisation du multiplicateur relativement coûteux. Une façon d'obtenir un multiplicateur numérique consiste à construire une table de recherche utilisant une mémoire morte ou ROM Chaque signal d'entrée et de contrôle ou commande à 8 bits peut être considéré comme un seul mot d'adresse à 16 bits, lequel mot peut "rechercher" 536 emplacements de donnée Mais de nouveau, si le signal produit est restrein à un mot de 8 bits, alors il y a plus d'emplacements de donnée qu'il n'y a de mots de donnée uniques. Une autre façon de multiplier un signal consiste à utiliser une mémoire à accès aléatoire ou RAM commandée par microprocesseur, comme cela est indiqué dans la demande de brevet US No 286 264 déposée le 23 Juillet 1981 au nom de R A Dischert Dans ce système, la RAM est chargée de coefficients de transfert (comme un multiplicateur) par le microprocesseur (ou dans un autre mode de réalisation, un circuit en matériel) pendant l'intervalle d'effacement vertical ou pendant plusieurs intervalles d'effacement horizontal Un tel système peut ne pas être suffisamment rapide pour effectuer la multiplication d'un signal vidéo lorsque le signal de multiplicateur change pendant une ligne horizontale, par exemple quand le signal du multiplica- teur est un signal de nuancement ou un autre signal vidéo. Il est par conséquent souhaitable de multiplier des signaux sur une bande large d'une façon peu coûteuse, permettant l'utilisation totale des circuits employés pour le faire. Selon un aspect de l'invention, un procédé de traitement d'un signal numérique reçu selon un signal numérique de commande, comprend les étapes de multiplier le signal reçu par un-facteur de cadrage déterminé par un bit du signal de commande Le facteur de cadrage a une importance donnée Cette multiplication forme un premier signal de produit Ensuite, le premier signal de produit est multiplié par un facteur de cadrage déterminé par un bit différent du signal numérique de commande Ce facteur de cadrage a une importance différente de l'importance donnée. Cette multiplication forme un second signal de produit. Selon un autre aspect de l'invention, un dispositif est prévu pour le traitement d'un signal numérique reçu selon un signal numérique de commande Un premier moyen multiplicateur multiplie le signal numérique reçu par un facteur de cadrage qui est déterminé par un bit du signal de commande Le facteur de cadrage a une importance donnée. Un second moyen multiplicateur multiplie le premier produit par un facteur de cadrage déterminé par un bit différent du signal de commande Ce facteur de cadrage a une importance différente de l'importance donnée Ce multiplicateur forme un second signal de produit. L'invention sera mieux comprise et d'autres buts, caractéristiques, détails et avantages de celle-ci apparaî- tront plus clairement au cours de la description explicative qui va suivre faite en référence au dessin schématique annexé donné uniquement à titre d'exemple illustrant un mode de réalisation de l'invention et dans lequel: la figure unique donne un schéma bloc d'un mode de réalisation de l'invention. La figure montre une borne d'entrée 11 de 8 bits ( 8 bornes d'entrée, une pour chaque bit du signal d'entrée) qui reçoit un signal vidéo numérique à 8 bits Le signal d'entrée peut être dérivé d'une caméra de télévision, d'un enregistreur sur bande vidéo et autres, lequel signala été misous forme numérique (échantillonné puis quantifié) par un convertisseur analogique-numérique (non représenté) comme on le sait Le signal vidéo numérique est appliqué à une entrée d'adresse d'une mémoire morte ou ROM 12 La ROM 12 a 1024 emplacements de mémoire ayant chacun 8 bits. Une telle ROM peut être du type 93 451 fabriqué par Fairchild Co, et autres Le signal vidéo comprend 8 bits mais la ROM 12 a 10 lignes d'entrée d'adresse Ainsi,, le signal vidéo reçu est appliqué à 8 parmi les 10 lignes d'entrée d'adresse Le circuit de l'invention a également une entrée 10 de signaux de commande à 8 bits qui comprend des bornes 10 a, 10 b, 1 Oc, 10 d, 10 e, 10 f, 10 g et 10 h qui reçoivent respectivement le bit le plus important ou MSB jusqu'au bit le moins important ou LSB d'un signal de commande de multiplicateur Ce signal de commande peut être dérivé de commutateurs à molette (non représentés), d'un codeur de position angulaire (non représenté) qui est couplé au bouton, d'un convertisseur analogique-numérique qui est couplé à un potentiomètre (non représenté) ou peut comprend un autre signal vidéo numérique dérivé de la façon indiquée pour le signal à la borne d'entrée 11 Les deux bits les plus importants sont appliqués aux deux entrées d'adresse restantes de la ROM 12 pour le contrôle de l'atténuation du signal dérivé de la borne d'entrée 11 d'une façon qui sera décrite ci-après. Le signal de 8 bits à la sortie de la ROM 12 est appliqué aux 8 bits de l'entrée d'adresse à 10 bits de la ROM 14 de 1 K par 8, les deux bits restants des entrées d'adresse recevant les deux bits les moins importants suivants du signal de commande des bornes d'entrée 10 c et d D'une façon analogue, le signal à 8 bits à la sortie de la ROM 14 est appliqué aux entrées d'adresse de la ROM 16 de 1 K par 8, les deux entrées d'adresse restantes recevant le signal de commande des bornes d'entrée 10 e et 10 f Enfin, le signal à 8 bits à la sortie de la ROM 16 est appliqué aux entrées d'adresse d'une ROM 18 de 1 K par 8, les deux entrées d'adresse restantes recevant le bit le plus proche du bit le moins important et le LSB du signal de commande des entrées 10 g et 10 h respectivement. Le signal vidéo numérique à la sortie de la ROM 18 est disponible à la borne de sortie 20 de 8 bits pour un plus ample traitement ou pour une conversion en un signal analogique par un convertisseur numériqueanalogique (non représenté). Chacune des ROM 12, 14, 16, 18 peut être considérée comme comprenant 4 ROM plus petites, chacune de dimension 256 x 8, chaque plus petite ROM étant appelée bloc 1, 2, 3 et 4 respectivement Le bloc 1 de toutes les ROM est choisi en ayant le signal binaire " 11 " sur la paire particulière de lignesde commande à la borne 10 pour cette ROM parti- culière Le choix du bloc 1 d'une ROM introduit une atténua- tion nulle Par conséquent, au bloc 1 de toutes les ROM, chaque emplacement de mémoire est programmé pour contenir une valeur représentant (sous forme binaire) son propre emplacement d'adresse Par exemple, bloc 1, adresse 1, valeur 1; bloc 1, adresse 2, valeur 2 et autres Les ROM peuvent être soit programmées par masque quand elles sont fabriquées ou programmées par l'utilisateur Les deux techniques sont connues. Pour les signaux vidéo, on souhaite ajuster le gain en incréments qui correspondent au plus petit changement perceptible d'amplitude, lequel changement est de l'ordre de 0,5 %, ou 0,05 db Ce changement est égal à un facteur de cadrage de 0,995 et correspond à un changement qui est de une partie sur 200, ou à 46 db plus bas que l'amplitude vidéo de crête. On considère maintenant la ROM 18, bloc 2, qui est sollicitée en ayant le chiffre binaire " 10 " aux entrées 10 g et 10 h respectivement Les chiffres décimaux O a 255 multipliés par 0,995 sont prograimmés sous forme binaire dans les mêmes emplacements relatifs que pour le bloc 1 Au bloc 3 de la ROM 18 (signal de commande binaire " 01 "), les chiffres décimaux O à 255 multipliés par 0,995 sont programmés, de nouveau aux mêmes emplacements relatifs Au bloc 4 de la ROM 18 (signal de commande " 00 "), les chiffres décimaux O à 255 multipliés par 0,9953 sont proqrammés, de nouveau -aux mûmes emplacements relatifs. On considère maintenant la ROM 16 ses blocs 1, 2 3 et 4 ont des facteurs de cadrage de 0,995, 0,9954, 0,9958 et 0,99512 respectivement (le coefficient pour le bloc 1 de 0,995 est égal à 1, comme on l'a indiqué ci-dessus) Ces facteurs de cadrage sont de nouveau multipliés par les chiffres décimaux O à 255 et programmés dans les mêmes positions relatives que ce que l'on a décrit ci-dessus Les blocs sont choisis en utilisant les mêmes signaux binaires de commande mais les signaux binaires de commande proviennent des entrées 10 e et 10 f D'une façon semblable, les blocs de la ROM 14 ont des facteurs de O 16 32 48 cadrage de 0,995, 0,995, 0,995 et 0,995 8 respective- ment, les blocs étant choisis par des signaux aux entrées c et 10 d, tandis que les blocs de la ROM 12 ont des facteurs respectifs de cadrage de 0,9950, 0,99564, 0,995128 et 0,995, les blocs étant choisis par des signaux aux entrées 1 ia et 1 ob. Il faut noter que l'on utilise une règle d'arrondi quand on détermine les valeurs à programmer dans les ROM. Si le signal à la sortie 20 doit être encore traité, il peut être souhaitable d'utiliser des bits supplémentaires et des ROM ayant des mots d'une longueur de 9 bits peuvent être utilisées. L'atténuation maximum qui peut être donnée à un signal par la ROM 18 est de 0,9953 De même, les atténua- tions maximum dues aux ROM 16, 14 et 12 sontrespectivement 12 48 192 de 0,995, 0,995 et 0,995 L'atténuation maximum pour les quatre ROM 12, 14, 16 et 18 est égale à 0,995 à la puissance de ( 3 + 12 + 48 + 192) = 255 ou 0,28,ce qui est égal à 11 db Ainsi, avec le mode de réalisation ci- dessus décrit, il y a une plage d'atténuation de 11 db par échelorrde 0,05 db, ce qui est approprié pour l'ajuste- ment des niveaux de transmission dans un studio de télévision Cela est accompli avec une dimension de mémoire qui ne comprend que 4 K mots ( 1 K dans chaque ROM) en comparaison à la dimension de mémoire de 64 K mots, qu'il faudrait pour une multiplication directe de 8 bits par 8 bits Bien entendu, le facteur de cadrage ( 0,995 dans la description ci-dessus) peut être tout nombre donnant la résolution d'ajustement au niveau souhaité, par exemple un choix de 0, 99 correspond à des échelons d'environ 1 db et donne une plage de contrôle ou commande de l'ordre de 22 db Une autre modification consiste à ajouter une cinquième ROM qui précède la ROM 12 et qui nécessite 2 bits supplémentaires de contrôle (le mot de contrôle a alors 10 bits de large) En utilisant un facteur de cadrage de 0,995, on obtient un réglage du gain avec une plage dynamique de 44 db et une résolution de 0,05 db Si, au lieu d'un réglage linéaire du gain (échelonsde db constant, on souhaite un réglage linéaire de l'amplitude, une ROM ayant une fonction exponentielle de transfert peut être placée entre les entrées de signaux de commande 10 et les sorties des ROM. Le multiplicateur à table de recherche selon l'inven- tion permet de multiplier un signal de largeur de bande vidéo par un autre signal de largeur de bande vidéo, ce qui permet de contrôler le gain élément d'image par élément d'image, si cela est une condition, comme par exemple pour le nuancement Comme le nuancement ne nécessite qu'une plage dynamique limitée (une valeur de 6 à 10 db est appropriée), le nombre d'étages peut être réduit par rapport à la forme représentée sur le dessin. Le dessin montre un système en matériel basé sur une ROM de 1 K x 8 Une plus ample réduction de matériel est certainement possible tandis que des ROM à accès rapide et de plus forte densité deviennent disponibles. Par exemple, dans une ROM de 4 K mots par 8 bits, il y a 16 blocs de 256 x 8 et seulement deux de ces dispositifs seront requis pour mettre ce système en oeuvre avec la même quantité d'atténuation et de résolution totales. Dans un mode de réalisation réel, des bascules peuvent être prévues entre les ROM. R E V E N D I C A T I O N S 1 Procédé de traitement d'un signal numérique reçu selon un signal numérique de commande, caractérisé par les étapes de: multiplier ledit signal reçu par un premier facteur de cadrage déterminé par un premier bit dudit signal de commande, ledit premier facteur de cadrage ayant une importance donnée, pour former un premier signal de produit; multiplier ledit premier signal de produit par un second facteur de cadrage déterminé par au moins un second bit dudit signal numérique de commande, ledit second facteur de cadrage ayant une importance différente de l'importance donnée, pour former un second signal de produit. 2 Dispositif pour le traitement d'un signal numérique reçu selon un signal numérique de commande, caractérisé par: un premier moyen ( 12) pour multiplier ledit signal reçu par un premier facteur de cadrage déterminé par un premier bit dudit signal de commande, ledit premier fac- teur de cadrage-ayant une importance donnée, pour former un premier signal de produit; un second moyen ( 14) pour multiplier ledit premier signal de produit par un second facteur de cadrage déterminé par un second bit dudit signal numérique de commande, ledit second facteur de cadrage ayant une importance différente de ladite importance donnée, pour former un second signal de produit. 3 Dispositif selon la revendication 2, caractérisé en ce que le signal numérique reçu précité comprend un signal vidéo numérique. 4 Dispositif selon la revendication 2, caractérisé en ce que le signal numérique de commande comprend un signal numérique de commande d'atténuation. Dispositif selon la revendication 2, caractérisé en ce que les premier ( 12) et second ( 14) moyens multipli- cateurs comprennent chacun une ROM ( 12, 14). 6 Dispositif selon la revendication 5, caractérisé en ce que chacune des ROM ( 12, 14) précitées comprend au. moins deux blocs ayant des facteurs différents de cadrage qui y sont stockés, les premier et second signaux de commande choisissant un bloc desdites ROM respectivement. 7 Dispositif selon la revendication 6, caractérisé en ce qu'un bloc de chacune des ROM ( 12, 14) précitées a des facteurs de cadrage de un, lesblocsrestantsdesdites ROM ayant des facteurs différents de cadrage les uns par rapport aux autres. 8 Dispositif selon la revendication 5, caractérisé en ce que chacune des ROM ( 12, 14) précitées comprend quatre blocs qui reçoit un signal de commande à 2 bits. 9 Dispositif selon la revendication 2, caractérisé de plus par Èbs troisième ( 16) et quatrième ( 18) moyens couplés en série pour multiplier, ledit troisième moyen pour multiplier étant couplé au second moyen précité pour multiplieret leditquatrième moyen pour multiplier étant couplé audit troisième moyen pour multiplier.