FR 2514169 A1 19830408 FR 8118639 A 19811002 MODULE OPERATEUR COMPLEXE DESTINE NOTAMMENT A LA DETERMINATION ANALOGIQUE DE TRANSFORMEES RAPIDES DE FOURIER. Le domaine de la présente invention est celui du calcul analogique, et notamment du calcul de transformées rapides de Fourier L'une des applications les plus intéressantes des transformées de Fourier est l'analyse spectrale de signaux électriques, et l'un des buts à atteindre est la possibilité d'effectuer cette analyse spectrale en temps réel, au fur et à mesure de l'arrivée de ces signaux La rapidité du calcul est donc essentielle. Les transformées discrètes de Fourier se résument mathématiquement en un produit d'un vecteur de nombres complexes (qui en pratique sont des échantillons de signaux avec une partie réelle et une partie imaginaire) par une matrice complexe dont les termes sont des nombres complexes de module 1 et d'angles multiples entiers de 27/N si N est le nombre d'échantillons de signaux servant au calcul de la transformée. Chaque terme complexe du vecteur représentant la transformée de Fourier est donc une somme de produits d'un échantillon (partie réelle et partie imaginaire) par un coef- ficient cos 2 k X/N + j sin 2 k 7 t/N o k est un entier compris entre O et N 1, N est le nombre d'échantillons traitas, j est le nombre imaginaire pur dont le carré est -1. On voit donc que l'obtention des divers coefficients complexes de la transformée discrète de Fourier consisterait à effectuer une série de N 2 multiplications de nombres complexes par des coefficients cos 2 k 7 t/N + j sin 2 k 7 t/N et N 2 additions des produits obtenus. M.C Pease a montré que l'on pouvait exécuter un calcul analogique d'une transformée rapide de Fourier selon un algorithme Répétitif qui se traduit par l'utilisation en parallèle d'un réseau de N/2 opérateurs complexes à deux entrées et deux sorties, qui reçoivent sur leurs entrées deux nombres complexes et qui fournissent sur leurs sorties des sommes pondérées des entrées En pratique, chaque opérateur fournit d'une part la somme des entrées et d'autre part la différence multipliée par un vecteur unitaire d'angle 2 Jtk/N, k pouvant varier de O à N 1. Les sorties des opérateurs sont envoyées vers un autre réseau de N/2 opérateurs complexes, avec un certain brassage des interconnexions entre les sorties du premier réseau et les entrées du second; de même, les sorties du deuxième réseau sont à nouveau envoyées, avec le même brassage d'interconnexions, vers un troisième réseau, et ainsi de suite: si N = 2 P, p réseaux sont nécessaires pour qu'à partir de -N échantillons de signaux appliqués au premier réseau, on obtienne sur les sorties du dernier réseau N grandeurs représentant la transformée rapide de Fourier du signal échantillonné à l'entrée. Cependant, comme le brassage entre les interconnexions est le même entre les réseaux successifs, il y a une configuration spatiale répétitive dont le motif unitaire ne comprend qu'un seul réseau de N/2 opérateurs complexes Bien que les rotations vec- torielles d'angle 2 Jtk/N exécutées par les opérateurs varient d'un opérateur d'un réseau à l'opérateur de même position du réseau voisin, on peut aussi souhaiter profiter de la ripetitivité de la configuration spatiale pour n'utiliser qu'un seul réseau de N/2 opérateurs dont les coefficients de pondération (c'est-à-dire les cosinus et sinus de l'angle 2 k/N) seront commandables, les sor ties du réseau étant ramenées plusieurs fois successivement vers les entrées (avec toujours le m 4 me brassage, mais avec une modifi- cation des angles 22 Ck/N des différents opérateurs à chaque recirculation) Si N = 2 P, on utilisera un réseau de N/2 opérateurs complexes, on introduira N échantillons de signaux, on fera recirculer p fois les grandeurs de sortie vers les entrées avec un brassage des interconnexions, en modifiant à chaque fois convenablement les rotations introduites par chaque opérateur, et on obtiendra à la fin N grandeurs complexes représentant la transformée rapide de Fourier du signal d'entrée Ce type de traitement en parallèle avec recirculation est plus long qu'un traitement avec p réseaux mais il écqnomise un bon nombre d'opérateurs. On pourra se reporter à l'article de M C Pease: "An adaptation of the fast Fourier transform for parallel processing", dans le Journal ACM-vol 15, pages 252-264, avril 1968, et à l'article de H S Stone "Parallel processing with the perfect shuffle" dans IEEE transactions on computers, vol C-20 n 2, pages 153-161, février 1971. Quel que soit le mode de traitement adopté, c'est-à-dire avec ou sans recirculation des grandeurs calculées, on est amené à utiliser des opérateurs complexes qui, à partir de deux grandeurs complexes d'entrée co = ao + jbo et c 1 = a 1 + jb 1 introduites en fait sous forme de quatre grandeurs électriques (tensions) ao, bo, al, bl, fournit deux grandeurs complexes de sortie: Zo = Xo + jy O et Zl = X 1 + j Yl, obtenues en fait sous forme de quatre grandeurs électriques (tensions) xo, yo, xl, Yl, avec xo = ao + a 1 ( 1) yo bo + bl ( 2) xl = (ao al) cos 2 k; g/N (bo bl) sin 2 kg/N ( 3) Yl = (ao al) sin 2 k 7/N + (bo bl) cos 2 k:/N ( 4) Sous une autre forme mathématique, cela revient à dire que l'opérateur complexe réalise: d'une part, un premier vecteur complexe qui est simple- ment la somme des grandeurs complexes d'entrée: Zo = co + cl, et d'autre part, un deuxième vecteur qui est la différence des grandeurs d'entrée multipliée par une rotation simple d'angle 2 k 3/N: Zl (co c 1) ej 2 k C/N' Le but de la présente invention est de réaliser un tel opérateur complexe utilisant un minimum de composants, modifiable à volonté en ce qui concerne la valeur de l'angle de rotation 2 k X/N, afin qu'il soit particulièrement adapté au calcul analogi- que de transformées rapides de Fourier selon l'algorithme de Pease. Ce module est essentiellement constitué de la manière suivante, pour réaliser d'abord les quantités xl et Yl à partir de tensions a, al, b 0, bl: il comprend d'abord deux amplificateurs opérationnels à capacités commutées montés identiquement, avec une capacité de bouclage reliée d'une part à l'entrée inverseuse de l'amplificateur et d'autre part soit à la masse par un premier transistor soit à la sortie de l'amplificateur par un second tran- sistor, un troisième transistor étant prévu pour permettre de courtcircuiter sortie et entrée de l'amplificateur; une pluralité de capacités d'entrée en parallèle est prévue, chacune pouvant être mise en service ou isolée par un interrupteur (transistor) respectif, ces capacités ayant pour valeurs, rapportées à la valeur de la capacité de bouclage, des cosinus d'angles 2 k 7 t/N répartis entre O et 7 C/4; une autre pluralité de capacités, agencée de la même manière, est prévue à l'entrée de l'amplificateur, mais elles ont pour valeurs les sinus des mêmes angles; l'une des pluralités de capacités reçoit d'un côté le signal a O à travers un transistor de commutation et le signal al à travers un autre, tandis qu'elle est reliée de l'autre côté à l'entrée de l'amplificateur; l'autre pluralité de capacités reçoit complémentairement d'un côté le signal b O à travers un transistor de commutation et le signal b 1 à travers un autre, tan- dis qu'elle est reliée de l'autre côté à l'entrée de l'amplifica- teur Les deux amplificateurs sont montés de la même manière, chacun avec une capacité de bouclage et deux pluralités de capacités, mais il existe une symétrie de connexions entre les deux amplificateurs en ce sens que si, pour l'un des amplifica- teurs, ce sont les capacités ayant pour valeur des cosinus qui reçoivent les signaux a O et al, alors, pour l'autre amplificateur, les capacités correspondantes, ayant aussi pour valeur des cosi- nus, recevront non pas a O et al, mais bo et bl La réciproque est vraie pour les capacités ayant pour valeur des sinus; le module opérateur comprend enfin un circuit de commande de commutation des différents transistors, apte à établir des phases de conduction synchronisées entre les différents transistors. Les tensions de sortie des deux amplificateurs dans ce montage représentent des valeurs approchées des quantités cherchées xl et y 1. En pratique, le module opérateur comportera quatre ampli- ficateurs supplémentaires ayant un double rôle: d'une part, ils serviront tous les quatre de mémoires tampons prélevant des échantillons de tensions a, bo, al, bl et les gardant en mémoire pour les appliquer aux deux premiers amplificateurs; d'autre part, sur les quatre amplificateurs supplémentaires, deux ser- viront à préciser le calcul approché fait par les deux premiers amplificateurs, tandis que les deux autres serviront à établir les sommes ao + al et b O + bl de manière à faire apparaître sur les sorties des quatre amplificateurs supplémentaires respectivement les quantités xl, Yj, ao + al et bo + bl. D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture de la description détaillée qui suit et qui est faite en référence aux dessins annexés dans lesquels: la figure 1 représente schématiquement un sommateur- pondérateur constituant la base du module opérateur de l'invention, la figure 2 représente un sommateur-pondérateur capable de produire les tensions xl et Y, correspondant aux équations ( 3) et ( 4), la figure 3 montre un module opérateur avec une possibilité d'interpolation pour préciser la valeur de xl et Yl, la figure 4 montre schématiquement l'ensemble de la structure du module opérateur complexe avec six amplificateurs opérationnels. Dans la description qui suit, on s'intéressera à un ràodulé opérateur capable d'effectuer la somme simple de deux nombres complexes, et la différence de ces nombres multipliée par e 2 jkl C/N avec N = 2 P et k = O à N-1 Cette somme et cette différence correspondent aux équations ( 1) à ( 4) écrites plus haut. Lorsque des exemples numériques seront donnas, on prendra N = 256, p = 8 qui constituent des valeurs réalistes pour obtenir une précision de calcul suffisante pour beaucoup d'applications (par exemple, l'analyse de la parole). Le module est contrôlé en ce qui concerne le coefficient k, c'est-à-dire l'angle de rotation, par un séquenceur qui délivre des signaux binaires représentant la valeur désirée pour le coef- ficient k, dont on rappelle qu'il prend des valeurs successives différentes pour un même module opérateur lorsque la transformée de Fourier est calculée par un réseau unique, bouclé sur lui-même, de N/2 opérateurs Pour N = 256, k sera représenté par un nombre de huit éléments binaires. Cosme on le remarque d'après les équations ( 3) et ( 4), il y a lieu d'établir à partir de quatre tensions électriques ao, A 1, bo, bl, des différences ao aj et bo bl, puis de faire une somme ou une différence pond 6 rée de ces deux différences, la pondération étant faite pour les deux équations avec des coef- ficients qui sont le sinus et le cosinus d'un même angle. A priori, il faudrait utiliser un certain nombre d'amplificateurs opérationnels pour réaliser d'abord deux différences puis la multiplication de chacune par un sinus et par un cosinus puis la somme et la différence des quantités ainsi pondérées. On va décrire d'abord une structure de sommateur- ponderateur capable de réaliser ces quantités pondérées avec seulement deux amplificateurs différentiels, après quoi on décrira l'ensemble du module opérateur qui utilise cette structure pour établir les équations ( 1) à ( 4). Cette structure, visible à la figure 1, comprend un amplificateur opérationnel AO, une capacité de bouclage C 1, deux capacités d'entrée CO et C'o, et des commutateurs qui sont de préférence des transistors à grille isolée de type MOS (métal- oxydersemiconducteur) si le module opérateur est fabriqué sous forme de circuit intégré en technologie MOS. L'amplificateur a une entrée non-inverseuse à la masse et une entrée inverseuse reliée à une borne de chacune des trois capacités CO, C'O, C 1. L'autre borne de CO est reliée, par l'intermédiaire d'un transistor MOS Ta à une entrée de signal a dont elle peut être isolée lorsque le transistor Ta est bloqué Elle est aussi reliée à une autre entrée pour le signal al par un transistor T'a qui peut également l'en isoler Les phases de conduction de Ta et T'a sont disjointes, c'est-à-dire qu'ils ne sont pas conducteurs en même temps. De la même manière, l'autre borne de la capacité C'0 est reliée à une entrée de signal b O et une entrée de signal bl respectivement par un transistor Tb et un transistor T'b dont les phases de conduction sont disjointes et sont soit les mêmes que celles de Ta et T'a, soit permutées c'est-à-dire les mêmes que celles de T'a et Ta Sur la figure 1, les phases sont permutées, c'est-à-dire que Ta et T'b conduisent simultanément les signaux a et bl aux capacités CO et C'I, après quoi, dans une phase dis- jointe de la précédente, T'a et Tb conduisent simultanément les signaux al et b O aux capacités CO et C'0. L'autre borne de C 1 est reliée par l'intermédiaire d'un commutateur (transistor Tl) à la masse, et par l'intermédiaire d'un autre commutateur (transistor T 2) à la sortie de l'amplificateur AO Les phases de conduction de Tl et T 2 sont les mêmes que celles de Ta et T'a ou sont permutées Sur la figure 1, ce sont les mêmes Enfin, un transistor T 3 est relié entre l'entrée inverseuse de l'amplificateur AO et sa sortie et peut donc réaliser un bouclage en gain unitaire de cet amplificateur. La phase de conduction de T 3 est la même que celle de TI. Le fonctionnement de ce sommateur-pondérateur est le suivant: dans une première phase (TI, T 3, Ta, T'b conducteurs), C 1 est déchargé à zéro; en même temps, Co et C'0 se chargent respectivement aux tensions a O et bl, l'amplificateur étant bouclé en gain unitaire par le transistor T 3 pour maintenir le potentiel de l'entrée inverseuse sensiblement à zéro Les charges des capacités CO, C'0 et CI sont ainsi respectivement Coao, C'obl et zéro En réalité il faudrait tenir compte de la tension de décalage (offset) de l'amplificateur, mais le montage décrit présente l'avantage d'éliminer l'influence de cette tension sur le résultat final. Les transistors T 1, T 3, Ta, T'b sont alors bloqués et une charge globale (Coao + C'obl) est emprisonnée sur les bornes des capacités reliées à l'entrée inverseuse (d'o elles ne peuvent s'échapper). A la phase suivante, les transistors T'a, Tb et T 2 sont rendus conducteurs Les capacités CO et C'o prennent respec- tivement des charges qui sont -al Co et -bo C'o sur leurs armatures reliées à l'entrée de l'amplificateur La conservation globale des charges reliées à l'entrée inverseuse, d'o elles ne peuvent s'échapper, exige que l'armature de la capacité C 1 reliée à cette entrée prenne une charge telle que la somme de cette charge et des nouvelles charges stockées sur Co et C'o soit égale à la charge globale (ao Co + bl C'o), emprisonnée à la phase précédente. Autrement dit, l'armature de la capacité C 1 reliée à l'entrée de l'amplificateur doit prendre une charge égale à (al Co + bo C'o) (ao Co + bl C'o). Pour cela le potentiel de sortie de l'amplificateur opérationnel prend une valeur: (ao al) Co/C 1 (bo bl) C'o/C 1. Si on donne au rapport CO/C 1 une valeur égale au cosinus d'un angle et à C'o/C 1 une valeur égale au sinus du même angle, et en l'occurence d'un angle de 2 k 7 C/N, on obtient en sortie du som- mateur pondérateur un niveau de tension: (ao al) cos 2 k 7/N (bo bl) sin 2 k 7 t/N ( 5) Ceci correspond à la valeur x 1 de l'équation ( 3). Mais on peut remarquer que ce montage ne se contente pas de fournir cette valeur, car il permet aussi d'inverser les signes des coefficients de pondération en cosinus et sinus: en effet, si on permute les phases de Tb et T'b, c'est 7 à-dire si on fait con- duire Tb en même temps que T 1 et T'b en même temps que T 2, on 14 1 69 obtient en sortie la valeur: (ao al) cos 2 k Z /N + (bo bl) sin 2 k T 7/N ( 6) Si on revient à la figure 1 et qu'on modifie les phases de manière à faire conduire T'a et T'b en même temps que T 1 et Ta et Tb en même temps que T 2, on obtient un signal de sortie s (ao al) cos 2 kg/N (bo bl) sin 2 k 7 C/N ( 7) Enfin, si on fait conduire T'a et Tb en même temps que T 1 et Ta et T'b en même temps que T 2, on aura la valeur: (ao al) cos 2 k 7 t/N + (bobl) sin 2 k Jl/N ( 8) Un deuxième amplificateur monté de manière identique mais dans lequel ce seraient les signaux ao et a 1 qui seraient reliés par des transistors à une capacité C'o = C 1 sin 2 klt/N et inver- sement les signaux bo et bl à une capacité CO C 1 cos 2 k 17 V/N, permet de réaliser de la même manière les sommes pondérées suivan- tes: (ao al) sin 2 k TC/N + (bo bl) cos 2 k A/N ( 9) (ao al) sin 2 k 7 C/N (bo bl) cos 2 k 7 t/N ( 10) (ao al) sin 2 k Wt/N + (bo bl) cos 2 kct/N ( 11) (ao al) sin 2 k 3 V/N(bo bl) cos 2 k 2 t/N ( 12) En résumé, on peut, au moyen de deux amplificateurs opérationnels montés comme à la figure 1, réaliser un produit matriciel du type: (Xî\ (cos 2 k 7 V/N,sin 2 k ZV/N a O al GY 1 =sin 2 k 7 VC/N, cos 2 k 7 r/N bo bl) ( 13) o X 1 et Y 1 sont les tensions en sortie ees deux amplificateurs opérationnels. Enfin, si on croise les connexions d'entrée ou de sortie on peut obtenir aussi un produit matriciel du type {X 1 \ (sin 2 k 7 t/N, cos 2 k 7 c/N| a alî YJ \ (cos 2 k 7 C/N,sin 2 k 3 t/N |bo bi| ( 14) On conçoit qu'on pourrait utiliser les deux sommateurs pondérateurs de la manière qui vient d'être décrite, l'un réalisant simplement la quantité ( 5) et l'autre la quantité ( 9) puisque ces deux quantités correspondent justement à la forme des équations ( 3) et ( 4) que l'on cherche à réaliser. Pourtant, on expliquera dans la suite comment on profite au contraire des multiples possibilités de signes des coefficients de pondération en sinus et cosinus et des possibilités de croise- ment des entrées et sorties des deux sommateurs pondérateurs pour réaliser différents couples de valeurs X 1, Y 1 pris parmi les équations matricielles ( 13) et ( 14), définissant donc des équations différentes de ( 3) et ( 4) mais permettant, en com- binaison avec la connaissance de relations trigonométriques simples, de réduire l'encombrement du module opérateur complexe que l'on cherche à réaliser. On peut d'ores et déjà noter, car c'est selon ce principe que fonctionne le dispositif décrit ci-après dans le détail, que si un premier sommateur pondérateur est principalement affecté à la réalisation de la quantité ( 5), il pourra servir également à établir la quantité ( 8) par changement de signe, c'est-à-dire inversion des phases de commande de Ta et T'as à établir aussi la quantité ( 11) par permutation des signaux d'entrée a et b O d'une part, al et bl d'autre part, et enfin à établir la quantité ( 10) en combinant ce changement de signe et cette permutation De même, ai le second amplificateur est affecté principalement à la réalisation de la quantité ( 9), il pourra aussi servir à établir les quantités ( 12) par changement de signe, ( 6) par permutation des entrées, et ( 7) en combinant les deux D'autres possibilités pourraient être envisagées, par exemple l'affectation du premier amplificateur à l'établissement des équations ( 5) à ( 8) et l'affectation du second à l'établissement des équations ( 9) à ( 12) ceci par simple permutation des phases de commande des transistors Ta, T'a, Tb, T'b- On va maintenant expliquer en référence à la figure 2 comment on utilise au mieux ces propriétés pour réaliser un double sommateur pondérateur, programmable en ce qui concerne la valeur de k, ce qui sera particulièrement utile pour la réalisation d'un module opérateur complexe réalisant une rotation dont l'angle est programmable. Si l'on veut que le double sommateur pondérateur soit programmable, on va disposer à l'entrée de chaque amplificateur opérationnel non pas une capacité CO et une capacité C'O, mais une pluralité de capacités CO et de capacités C'0, ayant pour valeurs les cosinus et sinus d'angles 2 k 3 t/N (valeurs prises en référence à la capacité de bouclage Cl supposée de valeur unitaire pour simplifier puisque seuls interviennent des rapports entre les capacités d'entrée Co, C'0 et la capacité C 1). Le choix d'un angle de rotation (déterminé par les éléments binaires du nombre k transmis par le séquenceur) se tra- duira par la mise en service d'une seule capacité CO et d'une seule capacité C'0 parmi la pluralité de capacités prévues Les autres capacités restent hors service. A cet effet, chaque capacité est en série avec un interrupteur de mise en service (transistors Tc pour les capacités CO représentant des cosinus d'angles 2 k 7 /N, et transistors T 5 pour les capacités représentant des sinus des mêmes angles). Tous les ensembles Tc, C O sont en parallèle et remplacent la capacité CO de la figure 1; de même, tous les ensembles Ts, C'O sont en parallèle-et remplacent la capacité C'0 de la figure 1 La programmation consistera notamment à désigner un couple uni- que de capacités CO O C'0 correspondant au cosinus et au sinus d'un même angle, ceci pour chaque amplificateur opérationnel, la désignation se faisant par mise en conduction des transistors Tc, Ts correspondant à ce couple, les autres transistors Tc, T 8 restant bloqués Un décodeur recevant 11 nombre k permettra de procéder à cette désignation pour un cycle de calcul donné, les 251 4 1 capacités désignées s'insérant dans le circuit selon le schéma de la figure 1. Toutefois, pour obtenir une possibilité de programmation complète de k entre O et N-1, il faudrait 2 N capacités à l'entrée de chacun des deux amplificateurs opérationnels, soit 4 i en tout pour un module, c'est-à-dire 1024 pour N = 256. On conçoit qu'il alest pas souhaitable de prévoir dans chaque module un nombre aussi élevé de capacités dônt quatre seulement seront utilisées simultanément au cours d'un cycle de calcul En effet, non seulement les capacités sont encombrantes dans un circuit intégré MOS, mais en plus la précision du rapport des capacités se dégrade lorsque ce rapport devient trop élevé alors que cette précision est fondamentale pour l'exécution du calcul; il faut donc non seulement essayer de réduire le nombre de capacités, mais aussi éviter d'avoir dans un même circuit des capacités de valeurs très différentes Pour N = 256, le rapport entre la plus grosse capacité (correspondant à cos 2 TC = 1) et la plus petite (correspondant à sin 27 I/256 = 0,0245) est nettement trop élevé pour qu'on ait, en technologie MOS, une précision suf- fisante sur ce rapport. Deux mesures sont adoptées selon l'invention pour réduire le nombre de capacités et éviter d'avoir des capacités très peti- tes par rapport à l'unité représentée par la capacité de bouclage Cl. La première mesure consiste à remarquer que si on dispose de capacités représentant les sinus et cosinus des angles entre O et 2 r/4, on peut en déduire les sinus et cosinus de tous les autres angles du cercle trigonométrique, d'une part, par modifica- tion du signe du sinus ou du cosinus, en ramenant certains angles à un angle entre O et TC/4 par complémentation à V ou 27 V, ou par soustraction de 7 r, et d'autre part, par remplacement d'un sinus en un cosinus et réciproquement en ramenant certains angles à un angle entre O et 7 V/4 par complémentation à 7 Z/2 ou 37 r/2 ou par soustraction de 7 T/2 ou 33 r/2. Or, justement, on a vu que l'on pouvait, avec un double sommateurpondérateur réalisant des quantités ( 5) et ( 9), réaliser aussi des quantités ( 6), ( 7), ( 8), ( 10), ( 11), ( 12) qui ne différent des quantités ( 5) et ( 9) que par des changements de signes ou des permutations de sinus et cosinus. Si donc le sommateur-pondérateur reçoit un nombre k correspondant à un angle quelconque 2 k JZ/N, on pourra transformer cet angle en un angle 2 k' 7/N compris entre O et 2 T/4 avec une relation simple bien définie entre les cosinus et sinus des angles 2 k:T/N et 2 k'7/N Cette relation simple permettra de définir quelles sont les quantités parmi ( 5) à ( 12) qui, exprimées en fonction de k', correspondent Justement aux quantités ( 5) et ( 9) exprimées en fonction de k, à charge pour un circuit logique de commander le sommateur-pondérateur pour qu'il établisse les quantités ainsi définies. A chaque demi-quadrant du cercle trigonométrique on peut faire correspondre une transformation trigonométrique simple (changement de signe ou permutation de sinus ou cosinus) par laquelle on passe d'un angle 2 k X/N de ce demi-quadrant à un angle 2 k'7 r/N du premier demi-quadrant ( 0,7 r/4). A titre d'exemple, supposons que k est tel que 2 k 7 r/N est compris entre 37 C/4 et JT (quatrième demi-quadrant); on détermine un angle 2 k'JT/N I 2 k T/N compris entre O et 7 C/4 Les rela- tions trigonométriques simples qui en découlent sont: sin 2 k'l/N = sin 2 k 7 t/N et cos 2 k'7 T/N cos 2 kl /N Il y a donc lieu de produire les quantités ( 7) et ( 10) exprimées en fonction de k': -(ao-al) cos 2 k'I/N (bo-bl) sin 2 k'7 /N (ao-a 1) sin 2 k'7/N (bo-bl) cos 2 k 7 t/N pour que l'on obtienne bien les quantités ( 3) et ( 4) en remplaçant 2 k'lr/N par 7 r-2 ke T/N. De nombreuses possibilités existent pour établir alors les quantités ( 7) et ( 10), mais, si l'on s'en tient à la réalisation pratique décrite en détail, c'est-à-dire celle pour laquelle le premier amplificateur produit les quantités ( 5) ( 8) ( 11) ( 10) et le second les quantités ( 9), ( 12) ( 6) ( 7), et pour laquelle on prévoit des permutations de signaux d'entrée et de e -ti-. U. 1 L. t e 1 r, r-. r el ap a Tiaud enb ua Tq ajiuom uo Tzenbe aaaluaap ellaj R/u Xz NIU Jiz 4 NI U ,àiz 9 NI U " 4 z NI-U " 4 z &NI U ")Iz N/3 ú)Iz "N/ U o 1 z Nliviz-U = N/Uoiz Tg Je ST Ivai v 1 uo T It-nbe çz quuapenb-Tmap ama Talunb el inod salqrlv A sazun A Ins svzuelv A Inbe suo Tienba sel ard lues Tnp -vai as Tnb suo Tivmiojsuril gianqvalje v suo Tzmaojsuval sel quos sellanb ua Tq azquom axeldmoz quama,&T:iu-rez aldmaxe qv D el jed azlnpoid ( 01) jjjuvnb el e Tzios apuo Dos el ans la inezrz -Tj Tldmr puozes el aud ai Tnpozd (L) j Tjuvnb el anairiepuod inalvm -mos np e Tiaos azaimaid el ans a Anoiaa es enb inod slauuo Tlaado saneluvljlldme sep sa-Fiaos sep uo-rqvqnmiad aun u-j;ue - (g) sai Tiunnb sel suvp'lq Oq la le Ou avinm -zad v zua T Aaa Tnb 'Zied aalnup lq la Ir apaque sep uo Tlznmiad 1 1 eun la lard aunp Oq a ou salazzue sep uo Tz-einuuad aun sez Tzuunb sep seu 2 Ts sel mesaa Au T lua T Aai Tnb 4 (l 1 ap irril ap esviqd ap ?z Fguealnmis zuop) s-rouuo-ilviado na TI nie 1,1 cq, 1 sanaluz Tj Tldme xnep sel anod au 2-rs ap quania 2 uuqz un aanz Dejja siolv ra,&vp uo cq&l q, L'al lej, aziua sa:ia-rdmo D suo-i:4 L-:inmied sep anb zgznld e 1 4 a uj arqua asvqd ap suo Tsze Au T sep anb Tsu Tu a-i:iaos T lu O "/ u ") Iz sov oie) (X UTS (lq q / U l'gaz lu ou V SOZ - lq Oql N / U -)i Z u Ts LI O el IN 1 m tilz UTS (Il q -Ilql N / m nsoz - UTS 1 X-)no soz) = ('A- UTS - soz) (Il IX,)no - jno UTS) = (lx soz lq Oq 1 L' CI u(N/2 c -jj Z sozR/ulz UTS uns = (' 7 )no soz-) lx lq 1 q (M/ U'>IZ gaz (IV Oul X/U-4 z UTS - UTS) = Tj SOD lx 1 4-169 fonction standard du sommateur pondérateur capable de réaliser des quantités du type ( 5) et ( 9), il y a lieu, lorsqu'on est en présence d'un angle du quatrième demi-quadrant, de permuter les entrées et les sorties et de changer les signes des deux quantités établies. On peut ainsi établir, pour tous les demi-quadrants des formules de transformation analogues qui montrent clairement la transformation à effectuer On aboutit aux transformations suivan- tes: 10. demi-quadrant O (O, 7 T/4) demi-quadrant 1 (t;/4, ZT/2) demiquadrant 2 ( 7 r/2, 3 Jr/4) demi-quadrant 3 ( 37 C/4, 7) pas de transformation changement de signe sur amplificateur permutation des entrées le premier changement de signe sur le second amplificateur permutation des sorties changement de signe sur les deux amplificateurs permutation des entrées et des sorties demi-quadrant 4 ( 7 t, 5;t/4) - demi-quadrant 5 ( 5 Jt/4,3 %/2) - demi-quadrant 6 ( 3 n/2,77;/4) changement de signe sur les deux amplificateurs changement de signe sur le second amplificateur permutation des entrées changement de signe sur amplificateur permutation des sorties le premier 2514 169 demi-quadrant 7 ( 73 t/4, 27 T) permutation des entrées et des sorties Pour ces divers demi-quadrants, il y aura lieu de définir exactement la valeur de k' demi-quadrant O 2 k'7 t/N = 2 k 7 T/N 1 2 k'3 t/N= It/2 2 k I/N 2 2 k'7 t/N= 2 k 7 t/N7 TC/2 3 2 k'7 t/N = 7 t 2 k 7 t/N 4 2 k'7 T/N= 2 k 7/N 2 k'7 Z/N= 37 t/2 2 k 7 T/N 6 2 k' 7/N = 2 k 7 C/N37/2 7 2 k' 7/N = 27 V 2 k 7 C/N k sera exprimé sous forme d'un nombre binaire (reçu du séquenceur) Pour N = 256, k possède huit bits B 7, B 6, B 5, B 4, B 3, B 2, B 1, B O dans l'ordre des poids décroissants. Les trois premiers bits B 7, B 6, B 5 constituent une adresse quadrantale désignant un demi-quadrant parmi huit dans lequel se trouve l'angle 2 k 7 J/N Les demi-quadrants numérotés O à 7 dans le sens trigonométrique ont pour adresses successives B 7, B 6, B 5: 000, 001,, 111. Ces trois premiers bits définissent quels sont les changements de signe et permutations à effectuer selon le tableau donné ci-dessus. Ils définissent aussi de quelle manière on passe de k à k'. Ce passage est en fait extrêmement simple: si l'angle 2 k J/N est dans l'un des demi-quadrants pairs 0, 2, 4, 6, c'est-à- dire si B 5 est égal à 0, les bits suivants B 4, B 3, B 2, BI, BO définissent exactement le nombre k'; ceci correspond au passage de 2 k /N à 2 k'7 C/N par soustraction de 7 C/2 ou 7 X ou 3 X/2. Si, au contraire, l'angle 2 k 7 C/N est dans l'un des demi- quadrants impairs (B 5 = 1), le nombre k' est obtenu par inversion des bits B 4 B 3 B 2 Bl B O et addition d'une unité au dernier bit. Cette opération logique est extrêmement simple et correspond au passage de l'angle 2 k IC/N à l'angle 2 k'T/N par complémentation à IT/2, r, 37 C/2, ou 2 - Ainsi, selon la valeur de B 5, on passe de k à k' en uti- lisant simplement les derniers bits de k ou en effectuant une inversion de ces derniers bits et une addition d'une unité: B 5 = 0 B 5 = 1 k' = B 4 B 3 B 2 Bl BO k' = F 4 F 3 B 2 Ti B O + 00001 C'est le nombre k' qui servira à désigner une capacité CO et une capacité C'O à l'entrée des amplificateurs opération- nels. k' possède cinq bits, mais un cas particulier peut se présenter: si B 5 1 et B 4 B 3 B 2 B 1 B O est égal à 00000, ( 2 k 7/N= r/4 ou 37 T/4 ou 57 t/4 ou 7 l%/4) k' devient un nombre à six bits 100000 lors de l'inversion et l'addition d'une unité Si on supprime le sixième bit, k' devient 00000 correspondant à un angle 2 k'Ir/N = 0 qui ne satisfait pas à la formule: 2 k' 7 r/N = N J/2 2 k T 7/N. Ce sixième bit est donc nécessaire pour définir un angle: 2 k'17/N = 7 C/4. Mais, pour éviter d'avoir à utiliser un bit de plus dans le calcul de k', bit qui ne serait utile que dans le cas d'une adresse quadrantale impaire suivie de cinq zéros, les circuits logiques de désignation des capacités Co et C'O comprendront un décodeur détectant l'égalité B 5 B 4 B 3 B 2 B 1 B O = 100000 et per- mettront alors la désignation de capacités de valeurs sin IZ/4 et cos 7 T/4. Tout ce qui vient d'être expliqué avait pour but de montrer en détail comment on peut utiliser des capacités correspondant aux sinus et cosinus d'angles compris entre O et 2 T/4, une logique de commande exécutant les inversions et per- mutations nécessaires pour faire le calcul correspondant pour les angles des autres demi-quadrants On s'aperçoit donc qu'un maximum de N/4 capacités est nécessaire à l'entrée de chacun de deux amplificateurs opérationnels pour établir les quantités ( 5) et ( 9) pour tous les angles 2 kn/N du cercle trigonométrique. 2 5 1 4 1 6 9 Une deuxième mesure est prise pour réduire encore le nombre de capacités à matérialiser dans le circuit intégré Cette deuxième mesure consiste à ne conserver que les capacités correspondant aux angles multiples de 7 T/32 (k' multiple de 4) et à effectuer un calcul par interpolation pour les valeurs intermédiaires de k', en utilisant les formules d'interpolation suivantes: cos (A + d A) = cos A -d A sin A ( 15) sin (A + d A) = sin A +d A cos A ( 16) valables si d A est un petit angle, ce qui est le cas par exemple si d A = 7/128 ou ZV/64. Si on utilise ces formules dans les équations ( 3) et ( 4), on trouve que pour les angles à interpoler correspondant à k' = 4 K' + 1 ou 4 K' 1 ou 4 K' + 2, angles qu'on écrira ( 8 K' Z/N + 2 n TC/N), avec N = I ou 1 ou 2, les équations ( 3) et ( 4) se ramènent aux deux équations d'interpolation suivantes: x 1 = X 1 d A Y 1 ( 17) Yi = Y 1 + d A X 1 ( 18) o X 1 et Y 1 sont les sorties du sommateur-pondérateur double ayant fonctionné avec, comme capacités d'entrée, des capacités de valeurs correspondant au sinus et cosinus de l'angle 8 K'C/N qui est un multiple de 7 C/32 La détermination de k' conduira alors à une détermination de K' (en pratique K' en binaire sera constitué par les trois premiers bits de k'), K' servant directement à la désignation de deux capacités d'entrée CO et C' o On expliquera plus loin comment on effectue les opérations ( 17) et ( 18) pour passer des valeurs approchées X 1 et Y, aux valeurs x 1 et Y 1 précisées par interpolation. En tout cas on peut d'ores et déjà voir qu'on n'a plus besoin à l'entrée de chaque amplificateur opérationnel que de seize à dix-huit capacités qui représentent les sinus et cosinus des angles multiples de 7 r/32 entre O et It/4 En fait, dix-sept capacités représentent le nombre le plus réaliste si on désire avoir à la fois l'angle O et l'angle C/4 et si on remarque que sin O = O correspond à une capacité nulle donc une absence de capacité On a supprimé les très petites capacités correspondant par exemple à sin 7 C/128, sin 7 /64, etc. La figure 2 représente le double sommateur-pondérateur selon l'invention, programmable en angle de rotation et fonction- nant comme cela a été expliqué ci-dessus. Il comprend un amplificateur AO 1 avec une capacité de bouclage CI supposée unitaire commutée par trois transistors Tl, T 2, T 3, et un autre amplificateur A 02 bouclé de la même manière par une capacité C 2 également unitaire commutée par trois tran- sistors T'1, T'2, T'3 Les montages de ces capacités et tran- sistors sont ceux de-la figure 1 Ces amplificateurs fournissent des valeurs correspondant aux équations matricielles ( 13) et ( 14) et reçoivent tous deux des signaux ao bo al b 1 à travers deux réseaux de capacités commutées RCC 1 et RCC 2 qui sont pratiquement identiques. Seul RCC 1 a été représenté en détail avec ses dix-sept capacités ayant comme valeurs les cosinus et les sinus des angles multiples de IV/32 entre O et 7 /4. Les entrées ao et al sont reliées par des transistors Ta et T'al non pas directement à des capacités CO comme à la figure 1, mais à une borne d'un dispositif de permutation d'entrée Pe qui reçoit d'autre part sur une autre borne les signaux b O et b 1 à travers les transistors Tb et T'b. Les signaux reçus par le dispositif de permutation Pe sont transmis tels quels ou sont croisés selon l'état de ce dispositif qui est commandé par un détecteur D 1 recevant le nombre k: pour certaines valeurs de k (en fait des trois bits de plus fort poids de k), il y aura permutation des entrées a 0, al et bo O bl. Les sorties du dispositif de permutation Pe sont reliées l'une à une borne d'un ensemble comprenant en parallèle neuf capacités CO (et leurs interrupteurs individuels de mise en ser- vice Tc), ces capacités ayant pour valeur les cosinus d'angles multiples de 7 T/32 entre O et 7 C/4, l'autre à un ensemble compre- nant en parallèle huit capacités C'0 et leurs interrupteurs indi- viduels de mise en service T, ces capacités ayant pour valeur les sinus des mêmes angles sauf sin O qui est nul. Les ensembles en parallèle sont par ailleurs reliés tous deux à l'entrée inverseuse de l'amplificateur AOI. Le décodeur Dl définit soit un état dans lequel les signaux a et a 1 sont transmis aux capacités CO (cosinus) et les signaux b O et bl aux capacités C'I (sinus), soit le contraire (a O et al aux capacités C'I et b O et b 1 aux capacités CIO). Les transistors Ta' T'a, Tb, T'b sont commandés par un autre décodeur D 2 qu'on peut appeler décodeur de changement de signe, car, pour certaines valeurs du nombre k qu'il reçoit, il permet de passer d'une quantité ( 5) à ( 12) à son inverse Ce décodeur agit-pour établir soit une simultanéité de phase de con- duction de Ta et T'b avec Tl soit au contraire une simultanéité de phase de T'a et Tb avec Tl. On notera que le réseau de capacités commutées RCC 2 ne diffère du réseau RCC 1 que par le fait que son décodeur de change- ment de signe agit pour établir soit une simultanéité de phase de Ta et Tb avec Tl soit au contraire une simultanéité de phase de T'a et T'b avec Tl, et par le fait que les valeurs de k définissant ce choix sont différentes des valeurs de k définissant le choix correspondant pour le réseau RCC 1. On notera aussi que le décodeur Dl de permutation d'entrée est commun aux deux réseaux et commande les dispositifs de permutation d'entrée Pe des deux réseaux dans des sens complémentaires de manière que si l'un des amplificateurs réalise une quantité prise parmi ( 5) à ( 8), l'autre réalise bien complémentairement une quantité prise parmi( 9) à ( 12). Les dispositifs de permutation d'entrée Pe peuvent être réalisés chacun par quatre transistors MOS. A la sortie des amplificateurs opérationnels est prévu un autre dispositif de permutation Ps, commandé par un décodeur D 3 recevant une information sur le nombre k (il ne reçoit en fait que le second bit B 6 de k car il n'y a permutation des sorties que pour B 6 = 1), pour permuter ou non les sorties des deux amplifica- teurs selon la valeur de k et fourniz sur deux sorties du sommateurpondérateur des quantités X 1, Y 1 qui sont des valeurs 2 5 Il 4 1 6 9 approchées des quantités x 1 et Y, des équations ( 3) et ( 4) correspondant en fait aux valeurs de x 1 et Yl, pour des angles multiples de r/32 - Enfin, on a représenté à la figure 2: un circuit logique de commande de commutation CL qui a pour fonction de commander la commutation des divers transistors Ta, T'a, Tb, T'b, T 1, T 2, T 3 selon les règles expliquées en référence à la figure 1; et plus généralement, le circuit CL exécute d'autres fonctions de commutation nécessaires au cours d'un cycle de calcul comme on le verra plus loin; et un décodeur D 4 qui reçoit le nombre k, qui le trans- forme en un nombre k' selon les règles expliquées (k' = (B 4 B 3 B 2 Bl BO) B 5 + (B 4 B 3 B 2 B 1 BO + 00001) B 5), qui en prend les trois premiers bits (K') et qui commande la fermeture d'un interrupteur Tc et un interrupteur Ts de chaque réseau pour mettre en service dans chaque réseau une seule capacité CO et une seule capacité C 'o, correspondant au cosinus et au sinus de l'angle multiple de *X/32 le plus proche de 2 k'7 /N. En revenant au calcul de l'interpolation, les équations ( 17) et ( 18) qui en donnent les règles sont calculées de manière optimale en utilisant justement les amplificateurs opérationnels A 01 et A 02 de la figure 2 avec les réceaux de capacités qui leur sont associés. La figure 3 représente la constitution du circuit qui permet de faire cette interpolation après que le calcul de X 1 et Y 1 ait été effectué pour des angles multiples de 7 C/32. Pour simplifier l'explication, on a représenté à nouveau, sur la figure 3, les amplificateurs A 01 et A 02, mais sans les réseaux de capacités RCC 1 et RCC 2 Toutefois la capacité d'entrée C'o de valeur sin)x/32 (la plus petite) a été représentée car elle sera utilisée pour faire l'interpolation. En effet, l'interpolation par angles de 7 C/128 consiste à réaliser les équations: xl = X 1 Y 1 >r/128 Yl = Y 1 + X 1 Tr/128 que l'on peut approximer par: Xl = X 1 Y 1 sin;r/128 Y, = Y 1 + X 1 sin;/128 que l'on peut approximer aussi par: xl = X 1 (Y 1 sin 7 C/32)/4 ( 19) YI = Y 1 + (X 1 sin 7 /32)/4 ( 20) Ayant calculé X 1 et Y 1 à partir de ao, bo, ai, bl, on stocke ces valeurs de tension dans deux capacités C 3 et-C 4 qui constituent des mémoires des valeurs de X 1 et Yi Ces capacités sont les capacités de bouclage de deux amplificateurs opérationnels A 03 et A 04 qui d'ailleurs peuvent servir initiale- ment à transmettre les valeurs al et bj aux entrées du circuit de la figure 2 Des commutateurs (transistors MOS) sont prévus pour aiguiller soit les signaux a 1 et bl, soit les signaux X 1 et Y 1 à l'entrée des amplificateurs A 03 et A 04. Les valeurs X 1 et Y 1 sont pour cela appliquées aux entrées des amplificateurs A 03 et A 04 par l'intermédiaire de capacités C'3 et C'4, dont le rapport aux capacités C 3 et C 4 est 1 et dont le rapport aux capacités C 1 et C 2 des amplificateurs AO 1 et A 02 est aussi de préférence 1. Par une commutation des capacités d'entrée C'3 et C'4, similaire à celle décrite en référence à la figure 1, on transfère la valeur des tensions d'entrée X 1 et Y 1 vers la sortie des ampli- ficateurs opérationnels A 03 et A 04 qui les gardent en mémoire grâce aux capacités de bouclage C 3 et C 4. Ces tensions mémorisées sont alors appliquées aux capacités de valeur sin X/32 à l'entrée des amplificateurs AO 1 et A 02, par l'intermédiaire des transistors T'a ou T'b, des tran- sistors Ta et T"b étant prévus en plus pour pouvoir mettre à la masse l'armature côté amont de ces capacités. Dans cette phase de calcul d'interpolation, les tran- sistors T 1, T 2, T 3 fonctionnent comme décrit en référence à la figure 1 Les transistors T'a et T"a ou T'b et Tb sont commutés avec des phases de conduction disjointes correspondant respec- tivement à celles de T'1 et T'2 pour l'amplificateur A 02 mais correspondant respectivement à celles ' de T 2 et T 1 pour l'amplificateur A 01 (afin de réaliser une inversion de signe). A la fin d'un cycle de commutation de ces transistors, on obtient une tension Y 1 sin X/32 sur la sortie qui initialement était à la tension X 1 et une tension + Xl sin 7/32 sur la sortie qui initialement était à Y 1 X 1 et Y 1 sont toujours mémorisés sur les capacités C 3 et C 4. Les tensions de sortie des amplificateurs AO 1 et A 02 sont à nouveau ramenées sur les entrées des amplificateurs A 03 et A 04 respectivement, mais cette fois à travers des capacités commutées C" 3 et C" 4 de valeur sensiblement égale à 0,25 (par rapport à C 3 et C 4). Comme les capacités C 3 et C 4 n'ont pas été déchargées, la commutation des capacités C" 3 et C" 4 aux entrées des amplifica- teurs A 03 et A 04 a pour effet d'augmenter les tensions aux bornes de C 3 et C 4 d'une valeur correspondant aux tensions appliquées à l'entrée multipliées par le rapport des capacités C" 3/C 3 ou C" 4/C 4 soit 0,25 Cette commutation se fait par charge de C" 3 reliée à l'entrée de l'amplificateur A 03 pendant que ce dernier est bouclé en gain unitaire et que C 3 est isolée à la fois de la masse et de la sortie de l'amplificateur, puis par connec- tion de la capacité C 3, isolée de la source qui l'a chargée, entre l'entrée de A 03 et la masse, en même temps que C 3 est rebouclée sur la sortie de A 03. On obtient donc bien, en sortie des amplificateurs A 03 et A 04, des tensions finales: x 1 = X 1 (Y 1 sin 7/32)/4 et Yl = Y 1 + (X 1 sin 7 /32)/4 qui correspondent aux valeurs cherchées ( 19) et ( 20). Les commutations des différents transistors ont encore lieu sous la commande du circuit CL de la figure 2 qui établit les signaux d'aiguillage nécessaires pendant cette phase d'interpolation (par exemple aiguillage du signal X 1 vers l'entrée de A 03 à travers l'une ou l'autre des capacités d'entrée C'3 ou C" 3, ou au contraire aiguillage du signal d'entrée a 1 vers la capacité C'3 pour mettre en mémoire sur C 3 le signal al), et qui établit aussi les phases de conduction adéquates, tenant compte des signes arithmétiques des multiplications ou additions à effectuer, pour tous les transistors qui travaillent en com- mutation en série ou en parallèle avec des capacités. La remise à zéro-de la charge des capacités C 3 et C 4 est nécessaire au début d'un cycle de calcul pour que ce soient bien les signaux al et b 1 qui se présentent ensuite aux bornes de sor- tie des amplificateurs A 03 et A 04 Cette remise à zéro peut se faire par un agencement de commutateurs tels que Tl, T 2 et T 3 à la figure 1, qui a l'avantage d'emmagasiner, en vue de la compenser, la tension d'offset de l'amplificateur opérationnel De même, après que Xl et Y 1 aient été calculés et avant de les stocker dans C 3 et C 4, il faut décharger C 3 et C 4 jusqu'à zéro ou jusqu'à la tension d'offset des amplificateurs Au contraire, cette remise à zéro n'a pas lieu quand on ramène les tensions Y 1 sin 71/32 et XI sin 7 C/32 à l'entrée des amplificateurs A 03 et A 04. Si l'interpolation doit consister à ajouter un angle IZ/64 et non 7 r/128 on peut choisir soit de faire en sorte que les capacités C 3 et C 4 aient des valeurs 0,5 au lieu de 0,25 (par exemple avec deux capacités C" 3 en parallèle), soit de faire deux fois de suite l'interpolation à 7 r/128, c'est-à-dire de ramener encore une fois à l'entrée des capacités C 3 et C 4 les signaux déjà interpolés une première fois en sortie des amplificateurs A 01 et A 02. Une interpolation plus précise qu'à XC/128 (si N est supérieur à 256) peut se faire simplement en prévoyant par exemple des capacités C 3 et C 4 deux fois plus petites. Une interpolation à 7 C/128 se fera en inversant les phases des transistors T'a et T'a ou T'b, Tb de commutation des deux capacités sin 7 /32. Un décodeur D 5 recevant le nombre k, ou plus simplement ses deux derniers bits, commande le choix de la mise en service d'une capacité C 3 ou C 4 lorsqu'il y a lieu de faire une interpolation Il permet aussi l'inversion de phase des tran- sistors T'a et T'a ou T'b, T"b s'il y a lieu. On remarquera que ce système d'interpolation ne nécessite pas de capacités dans un trop petit rapport vis-à-vis de la capacité Cl de valeur unité puisque la plus petite capacité utilisée est la capacité de valeur sin Zr/32 = 0,0980. Finalement, alors que dans la phase initiale de calcul de Xl et Y 1, les sorties des amplificateurs A 03 et A 04 fournissent les signaux a 1 et bl (qu'ils ont reçu sur leurs entrées et pris en mémoire), pour appliquer ces deux signaux aux deux amplificateurs A 01 et A 02, dans la phase d'interpolation, les sorties des ampli- ficateurs A 03 et A 04 fournissent d'abord respectivement Xl et Yj puis, s'il y a effectivement un calcul d'interpolation à faire, elles fournissent x 1 et Y,. C'est donc sur les sorties des amplificateurs A 03 et A 04 que l'on retrouve finalement les signaux cherchés xl et y, des équations ( 3) et ( 4). Il reste donc à produire les signaux x et y O qui sont respectivement les sommes a + al et bo + b 1. On va pour cela utiliser deux amplificateurs supplémen- taires A 05 et A 06 qui de toute façon serviront, comme les amplifi- cateurs A 03 et A 04, dans une phase initiale, a mémoriser et fournir sur leur sortie, pour les appliquer aux amplificateurs AOI et A 02, les signaux d'entrée a et bo. En effet, cette disposition avec amplificateur formant mémoire d'entrée est particulièrement utile dans le cas o le module opérateur complexe établissant les quantités xs, yo, xl, Y, à partir de signaux ao, bo O al, bl, est bouclé sur lui-même: il faut bien une mémoire pour conserver les échantillons de signaux d'entrée pendant tout le temps de la génération des signaux de sortie avant que les signaux de sortie soient à nouveau appliqués aux entrées et traités pour subir eux-mêmes les addi- tions et pondérations. Par conséquent, le module opérateur complexe selon l'invention comprend encore deux autres amplificateurs A 05 et A 06 qui sont couplés au reste du circuit de la figure 3 de la manière représentée à la figure 4 Pour la simplification, on n'a pas représenté à la figure 4 tous les éléments couplés aux amplifica- teurs A 01 et A 02, dont le détail a déjà été expliqué. Il faut d'abord préciser que le calcul de a + a 1 et bo + b 1 est effectué après le calcul de X 1 et Y 1, mais avant que X 1 et Y 1 ne soient transférés sur les amplificateurs A 03 et A 04. Les amplificateurs A 05 et A 06 sont montés selon un schéma qui se rapproche de celui de la figure 1, c'est-à-dire que l'amplificateur A 05 possède une entrée non-inverseuse à la masse et une entrée inverseuse reliée à une capacité de bouclage C 5 (C 6 pour A 06) et à deux capacités d'entrée C'5 et C" 5 (C'6 et C" 6); les capacités C'5 et C" 5 sont par ailleurs chacune en série avec deux transistors (analogues à Ta, T'a, Tb, T'b); pour la capacité C'5 l'un de ces transistors est relié à une entrée de signal ao et l'autre à la masse; pour la capacité C" 5, l'un des transistors est relié à la sortie de l'amplificateur A 03 et l'autre à la masse; l'autre borne de la capacité de bouclage peut être mise à la masse par un transistor analogue à T 1, ou reliée à la sortie de A 05 par un transistor analogue à T 2; un transistor analogue à T 3 permet de boucler la sortie de l'amplificateur A 05 directement sur son entrée inverseuse Les capacités C'5 et C" 5 ont la même valeur que C 5 et de préférence la même valeur que C 1 et C 2. Le montage de l'amplificateur A 06 est exactement le même avec une capacité C'6 qui reçoit be et une capacité C" 6 reliée à la sortie de A 04. Ainsi, en choisissant de manière convenable les phases de commutation des divers transistors, en s'inspirant de ce qui a été décrit en référence aux figures précédentes, on peut, dans une première phase, appliquer tous les signaux d'entrée ao, bo, al, bl, sur les capacités respectives C'5, C'6, C'3, C'4 en même temps que les capacités C 5, C 6, C 3, C 4 sont déchargées ou plus exac- tement prennent en mémoire la tension de décalage (offset) des amplificateurs respectifs. Puis, dans une deuxième phase, ayant déconnecté les entrées ao, bo, al, bl, mis à la masse les capacités C'5, C'6, C'3, C'4, et bouclé les amplificateurs par les capacités C 5, C 6, C 3, C 4 comme expliqué en référence à la figure 1, ces dernières capacités récupèrent la charge des premières de sorte qu'il apparaît en sortie des amplificateurs les tensions ao, bo, al, bl compte tenu du rapport unité qui existe entre les différentes capacités. Ces tensions servent ensuite au calcul de Xl et Y 1, les amplificateurs A 05, A 06, A 03, A 04 servant de source de signaux a 0, bo, al, bl pour le schéma de la figure 2 Pour cela deux phases de fonctionnement (troisième phase et quatrième phase) sont nécessaires; on se réfêrera à la description des figures 1 et 2 pour le détail, mais, en gros, la troisième phase consiste à appliquer aux amplificateurs AO 1 et A 02 une paire de signaux, par exemple a et bo O mais ce peut être a et bl ou al et b O ou al et bl selon l'amplificateur et selon la valeur de k reçue et décodée par le dispositif; en même temps les capacités C 1 et C 2 sont déchargées; la quatrième phase consiste à appliquer l'autre paire de signaux aux amplificateurs, à travers les mêmes capacités désignées par le décodage de k, pendant que les capacités Cl,, C 2 sont bouclées entre la sortie et l'entrée de chaque amplifica- teur AO 1 et A 02 Ceci termine le calcul de X 1 et Y,, étant entendu que pendant ces troisième et quatrième phases, les circuits logi- ques ayant reçu le nombre k ont procédé au choix d'un signe (décodeur D 2 sur la figure 2), au choix d'une permutation d'entrées (décodeur DI), au choix d'une permutation de sorties (décodeur D 3), et à la mise en service de capacités CO, C'0 représentant un cosinus et un sinus du même angle à l'entrée des amplificateurs AO 1 et A 02 Xl et Y 1 restent en mémoire en sor- tie de ces amplificateurs. La cinquième phase consiste à rendre conducteurs les transistors reliant les sorties des amplificateurs A 03 et A 04 (portant al et bl) respectivement aux capacités C" 5 et C 6 en bouclant A 05 et A 06 en gain unitaire, et en isolant C 5 et C 6 à la fois de la sortie de ces amplificateurs et de la masse pour qu'elles conservent leurs charges. La sixième phase exécute l'addition de a O + al et bo + bl: C 5 et C 6 sont reconnectées entre sortie et entrée des amplificateurs A 05 et A 06 dont le bouclage en gain unitaire est supprimé, et les bornes amont des capacités C 5 et C 6 sont mises à la masse et déconnectées des sorties des amplificateurs A 03 et A 04 Les charges stockées à la cinquième phase sur C 5 et C 6 sont ainsi transférées sur C 5 et C 6 et s'ajoutent à la charge déjà présente sur C 5 et C 6; les sorties des amplificateurs A 05 et A 06 passent à des potentiels - x = a + al et Yo = bo + bl respectivement pour assurer l'équilibre des charges sur les arma- tures de C 5 et C 6. Toujours pendant la sixième phase, avant de stocker sur C 3 et C 4 les tensions X 1 et Y 1 présentes en sorties de A 01 et A 02 (après le dispositif de permutation P), on décharge les capacités C 3 et C 4. Pour cela, les sorties du dispositif de permutation P sont connectées aux capacités C'3 et C'4 respectivement en même temps que les capacités C 3 et C 4 sont mises à la masse et que les amplificateurs A 03 et A 04 sont bouclés en gain unitaire. La septième phase isole C'3 et C'4 des sorties de A 01 et A 02 tout en les reliant à la masse et en reconnectant les capacités C 3 et C 4 en bouclage entre l'entrée et la sortie des amplificateurs A 03 et A 04 Les charges stockées sur C'3 et C'4 pendant la sixième phase sont transférées sur C 3 et C 4 de sorte qu'il apparait en sortie de A 03 et A 04 les tensions X 1 et Y 1. Toujours pendant la septième phase se prépare, s'il y a lieu, le calcul de l'interpolation: mise en service des capacités sin ZC/32 sur lesamplificateurs opérationnels, sélection d'une capacité C 3 et C 4 de valeur 0,25 ou 0,50, inversion ou non des phases des transistors T'as T"a, T'b, T'b, etc Les capacités Cl, C 2 des amplificateurs A 01 et A 02 sont déchargées, T'b et T'a (ou le contraire) sont rendus conducteurs conformément au schéma de la figure 3 et les amplificateurs AOI et A 02 sont bouclés en gain unitaire. Pendant la huitième phase, les deux autres transistors Tb et T'a (ou le contraire) sont rendus conducteurs en même temps que les capacités C 1, C 2 sont isolées de la masse et rebouclées sur les amplificateurs A 01 et A 02; les quantités -Y 1 sin zc/32 et X 1 sin 7 C/32 sont ainsi stockées en sorties de A 01 et A 02. Simultanément, ces tensions de sortie sont appliquées aux capacités C 3 et C" 4 pendant que les amplificateurs A 03 et A 04 sont bouclés en gain unitaire et que les capacités C 3 et C 4 (chargées par X 1 et Y 1) sont isolées à la fois de la masse et des sorties des amplificateurs A 03 et A 04. La neuvième phase consiste à relier les bornes amont des capacités C 3 et C 4 sélectionnées à la masse en supprimant le gain unitaire des amplificateurs A 03 et A 04 et en rebouclant les capacités C 3 et C 4 entre l'entrée et la sortie de ces amplifica- teurs Cette commutation assure le transfert d'une charge -(C" 3/C 3) Yl sin 7 '/32 sur la capacité C 3, sans faire disparaltre la charge C 3 X 1 qui y était déjà Cette neuvième phase termine donc le calcul de l'interpolation et les tensions présentes en sortie des amplificateurs A 05, A 06, A 03, A 04 sont respectivement les ten- sions cherchées x, y, xl, Yl définies par les équations ( 1) à ( 4). Ces tensions peuvent alors être lues à travers des tran- sistors d'isolation en sortie de chacun de ces amplificateurs. Dans le cas o le module opérateur complexe ainsi décrit est utilisé avec d'autres en parallèle selon un mode de recir- culation comme cela a été expliqué au début de la description, ces sorties sont transmises aux entrées d'autres modulateurs (avec un certain brassage d'interconnexions): la première phase du cycle suivant consiste dans le prélèvement sur les capacités C'5, C'6, C'3, C'4 d'échantillons des nouveaux signaux d'entrée et de mise en mémoire de ces signaux sur C 5, C 6, C 3, C 4, après quoi ces signaux peuvent disparaître ou être modifiés sans influer sur le déroulement du nouveau cycle de calcul Il n'y a donc pas besoin, pour un fonctionnement avec recirculation, de mémoires tampons entre les modules puisque les amplificateurs A 05, A 06, A 03, A 04 jouent ce rôle. On a donc ainsi décrit un module opérateur complexe particulièrement performant et comportant un nombre extrêmement réduit d'amplificateurs opérationnels et un nombre limité de capacités représentant les cosinus et sinus des angles de rotation appliqués par le module opérateur, module spécialement adapté au calcul analogique de transformées de Fourier discrètes. -moz op apurmmoz op ua om un eio Due iuvizodmo D inelvaado a Inpom el l lq la Oq quamanbdad-j-j-a-1:Iuoa,&azal e'snuisoz SOP ana ILA Jn Od - fssns:Iu L>úle 9,xna:ILD-ig T-ldme aa:ln-e,-l op sa:zuvpuodsaijoz) sa:i TD-ed L j o sel Isaolu 4 sanalvz Tj Tldme sep uni anod le la O? JUVAT 05 ai Tnb snu Tsoz sep analv A anod juv Xv sai Tzduz sel iuos a D is enb i Tvj al a To,&es v isanalu D Tj Tldmu xnap sep se Suluom soi ailua a Ta:ipm Ks aun z>a Av gine:11 ez Tj-F IdmuT op aaj:lua,-l kl 919 D il 1 aa:ln-e op aa Ta:l:Iuauj-a,-ege -4 u-eq-g Ia,(qI) zto:,s Tsuvai ajinv un saa,& çZ 1 1 -vil , lq leugls al la (q I) aois Tsurai un saa Avai ú Oq leu 2 ls al gig D unp luv Aavez salluvduz op qlllvanld aijnvl ijnaluv Tg Tldme T op oexqueil 2 :19,j az:lnie à 1 op ea Tlai quels la (v 1) aois Tsut>jq eainv un saa Aeil 2 Iv luu Z Ts al la (el) jois Tsueai un saa,&-ea:î 2 Ov lvu 2 Ts el 919 D unp juv Aezea sai T Dvdvz op sgilleanld OZ sep eunj gsalguv sameui sep snuls sel sanalv A inod juv Xv s Tvm laza Tuum emgin el op aezuagr veiluep sez Tzudvz op gilleanld ajt:znu aun -49 giî/jt Ia ( eaque 91,xdmoz K/ ul Z se-l 2 ulep snu-iso-a sep Ile 2 t-T-inoq op 9:IT- it-dev el op anv Iv A el aa:lxoddt-i 4 xnalt-,& anod luv &v sa IT Dvdie- a sa D "j T:Izadsai jo-is Tsuiea:l un avd a-alos-F no I az T Aaas ue es Tm aile juv,&nod aunzeqv ga 12 T Iravd ue eoiquep sazizudvz op 91 T Ivan Id aun ve,&v eanaquo Tjlldmv T op agique la e Tiaos op:Iuu:1:1;amziad (CI) ao:l-isulea:l ama Ts Toai un "(Zia) jo:is-rsuux:l puozes un sud jna:luzij T 7 ldmv,7 l op el:i:xos -vl i Z i Tos ( 11) xozs Tsueil jalmaid un aed assure el 2 I Tos lied eainrp 01 la op esnesae Au T aaalual k> lied aunp ea Tlea Ise ( 13) a Zt>lznoq op gi Tzuduz aun: ajuv A Tns aja Tueut el op quamanblz -uep T salucm saginmao-a 99:1-fzudva v (ZOV Ia IOV) s-Leuuo-r:lt-ilgdo sjna:lvz-ij Tldmie xnep, pueaduioz T- Fnb:t Tt-j el and 41-N Io O aique s Tidmoz je Tque un ->L la jelque aaqmou un Ise N tio ç N/.ul Z soz, (Iq 1 q) X/2 tl Z uns (Tu Oie) = IX X/2 LXZ u Ts (Tq Oq) N/UXZ SO-a (IL' OR) = lx : suo Tsuel sep az Tnpoid op la lq elv 40 q 40 ? suo Tsuai eairnb ajo Aazai op alqvdv D enb Tgolruv inalvaado alnpo N -1 ISKOIIVDIGNSASU Oú 69 4111 w 53 mutation des différents transistors, apte à établir des phases de conduction synchronisées entre les différents transistors, de manière à produire sur les sorties des deux amplificateurs des valeurs approchées des quantités x 1 et Y,. 2 Module opérateur selon le revendication 1, caractérisé par le fait qu'il comporte des circuits logiques aptes à recevoir un nombre k, à modifier les phases de conduction impostes par le moyen de commande de commutation des différents transistors, et a mettre en service à l'entrée de chaque amplificateur une seule capacité ayant pour valeur le cosinus d'un angle et une seule capacité ayant pour valeur le sinus du même angle. 3 Module opérateur selon la revendication 2, caractérisé par le fait que les circuits logiques comprennent un circuit de conversion apte à transformer le nombre k en un nombre k' tel que 2 k'7 /N soit compris entre 0 et 7 J/4 et que les angles 2 k 7 V/N et 2 k'rr/N soient lies par des relations trigonométriques simples comprenant des changements de signe ou des permutations de sinus et cosinus. 4 Module opérateur selon la revendication 3, caractérisé par le fait que le circuit de conversion de k en k' est apte à commander la mise en service d'un couple de capacités ayant pour valeur le cosinus et le sinus d'un angle multiple de 7/32 compris entre 0 et 7 /4 et lié par des relations trigonométriques simples à l'un des angles multiples de 7 C/32 encadrant l'angle 2 k 71/Mo 5 Module opérateur selon la revendication 1, caractérisé par le fait qu'il comporte un dispositif de permutation commandé à quatre bornes en amont des pluralités de capacités de chaque amplificateur, pour appliquer soit les signaux ao et al, soit les signaux bo et b 1 à une pluralité de capacités donnée, avec un dispositif de commande de ce dispositif de permutation, apte à conserver la symétrie de la transmission des signaux entre les deux amplificateurs. 6 Module opérateur selon l'une des revendications 1 à 5, caractérisé par le fait qu'il comporte en sortie des deux amplifi- cateurs opérationnels (A 01 et A 02) un dispositif de permutation de ces sorties, et un moyen de commande de ce dispositif. 2 5 1 4 1 6 9 7 Module opérateur selon l'une des revendications 5 et 6, caract 6 risé par le fait qu'il est prévu un ou plusieurs décodeurs recevant le nombre k pour commander en fonction de k le ou les dispositifs de permutation. 8 Module opérateur selon l'une des revendications 1 à 7, caractérisé par le fait qu'il comporte quatre amplificateurs supplémentaires (A 03, A 04, A 05, A 06) ayant des capacités de bouclage (C 3, C 4, C 5, C 6) commutées, aptes à retenir en mémoire des échantillons de tension appliqués aux entrées de ces capacité 6 s, ces amplificateurs supplémentaires (A 03, A 04, A 05, A 06) pouvant recevoir sur des capacités d'entrées commutées respec- tivement des échantillons des tensions a,, bl, ao, bo, les sorties de ces amplificateurs supplémentaires servant de sources de ten- sions ao, bo, al, b 1 pour les deux premiers amplificateurs (A 01, A 02). 9 Module opérateur selon la revendication 8, caractérisé par le fait que l'amplificateur supplémentaire (A 05) pouvant rece- voir ao peut également recevoir un échantillon de la tension de sortie de l'amplificateur supplémentaire (A 03) pouvant recevoir a 1 de manière à stocker sur sa capacité de bouclage (C 5) d'abord la tension ao, puis une tension ao + al, et par le fait que l'amplificateur supplémentaire (A 06) pouvant recevoir bo peut également recevoir un échantillon de la tension de sortie de l'amplificateur supplémentaire (A 04) pouvant recevoir bl, de manière à stocker sur sa capacité de bouclage (C 6) d'abord la ten- sion bo, puis une tension bo + bl. Module opérateur selon l'une des revendications 8 et 9, caractérisé par le fait que les amplificateurs supplémentaires (A 03 et A 04) pouvant recevoir a 1 et b 1 peuvent également recevoir les sorties éventuellement permutées du premier et du second amplificateurs (A 01 et A 02), à travers des transistors de com- mutation. 11 Module opérateur selon la revendication 10, caractérisé par le fait que les amplificateurs supplémentaires (A 03 et A 04) pouvant recevoir a 1 et b 1 peuvent recevoir les sor- ties du premier et du second amplificateurs à travers différentes 2 514169 capacités d'entrée. 12 Module opérateur selon l'une des revendications 8 à 11, caractérisé par le fait que le module opérateur comprend quatre sorties principales qui sont les sorties des quatre ampli- ficateurs supplémentaires, ces sorties étant destinées à fournir respectivement les signaux de valeur xl, Yj, a + al, bo + bl.