FR 2519441 A1 19830708 FR 8300038 A 19830104 La présente invention concerne un système destiné à attribuer l'accès à une ressource utilisée en mode partagé à la demande, parmi un ensemble d'unités, dans lequel un numéro de priorité particulier à N chiffres est affecté à chaque unité Le système comprend un contrôleur de système, un bus d'arbitrage qui interconnecte toutes les unités, et un circuit de superposition dans chacune des unités qui, au moment considéré, demandent l'accès à la ressource utilisée en mode partagé, ce circuit de superposition étant destiné à superposer simultanément sur le bus d'arbitrage les chiffres correspondants du numéro de priorité associé, en procédant séquentiellement, chiffre par chiffre. Les systèmes dans lesquels de nombreux dispositifs partagent une ressource commune utilisent de façon caracté- ristique des configurations destinées à attribuer l'accès à la ressource, dans des conditions dans lesquelles plusieurs dispositifs associés peuvent demander simultanément l'accès. On connatt de nombreuses configurations différentes d'attri- bution Dans les systèmes de traitement de données et de commutation par paquets, il est connu d'utiliser un disposi- tif d'attribution ou un contrôleur centralisé pour attribuer l'accès à un bus de données commun qui interconnecte un ensemble d'unités, telles que des dispositifs d'entrée/sortie, qui peuvent demander simultanément l'accès au bus Le contr 8- leur peut être programmé avec un algorithme approprié pour attribuer l'accès aubus etson utilisation conformément à n'importe quel critère déterminé au préalable qui peut être désiré Bien que les configurations d'attribution d'accès par contrôleur centra- lisé fonctionnent correctement pour remplir la fonction qu'on attend d'elles, elles ne sont pas toujours souhaitables, à cause de la complexité inhérente du système, qui résulte des nombreuses interconnexions nécessaires entre le contrôleur, le bus et les dispositifs d'entrée/sortie Il existe égale- ment un problème de fiabilité, du fait qu'un fonctionnement défectueux du contrôleur peut mettre hors service l'ensemble du système Le brevet U S 3 983 540 montre un système qui comporte un contrôleur centralisé. On connaît l'utilisation de configurations d'attri- bution de bus de type réparti, dans lesquelles on n'utilise pas de contrôleur pour déterminer l'accès et dans lesquelles c'est l'interaction des dispositifs d'entrée/sortie deman- deurs qui détermine l'attribution du bus dans le cas de deman- des simultanées De telles configurations réparties sont souvent préférables, du fait qu'elles évitent les problèmes de coût et de fiabilité qui sont associés à la configuration à contrôleur centralisé. Conformément à une telle configuration d'attribu- tion de type réparti, un numéro de priorité fixe, comprenant plusieurs bits, est affecté à chaque dispositif d'entrée/ sortie qui peut demander l'accès à un bus commun L'accès est accordé en fonction du numéro de priorité dans le cas de demandes simultanées Au moment d'un conflit d'utilisation du bus, lorsque deux dispositifs d'entrée/sortie, ou plus, demandent simultanément l'accès, chaque dispositif d'entrée/ sortie demandeur applique les bits correspondants de son numéro de priorité à un bus d'arbitrage, en procédant séquen- tiellement, bit par bit, en synchronisme avec l'application de bits correspondants par tous les autres dispositifs d'entrée/sortie qui sont simultanément demandeurs Chaque fois qu'un bit est appliqué, chaque dispositif d'entrée/sortie demandeur compare la valeur du bit qu'il applique au bus d'arbitrage au moment considéré, avec la réunion logique des bits corres- pondants qui sont appliqués simultanément par tous les dispositifs d'entrée/sortie qui sont simultanément demandeurs Si un bit qui est appliqué au moment considéré par un dispositif d'entrée/sortie demandeur présente une relation déterminée (par exemple s'il est égal ou supérieur) par rapport aux bits que les autres dispositifs d'entrée/ sortie demandeurs appliquent sur le bus, cette opération se poursuit et le dispositif d'entrée/sortie applique sur le bus d'arbitrage le bit suivant du numéro de priorité qui lui est affecté. l Un dispositif d'entrée/ sortie se retire du conflit d'utilisation lorsqu'il détermine qu'unbit qu'il applique présente par rapport aux bits appliqués par les autres dispositifs d'entrée/sortie, une relation (telle qu'une relation d'infériorité) indiquant qu'un ou plusieurs des autres dispositifs d'entrée/sortie ontun numéro de priori- té supérieur A ce moment, chaque dispositif d'entrée/sortie ayant un numéro de priorité inférieur se retire du conflit d'utilisation et n'applique plus d'autres bits au bus. Ce conflit d'utilisation se poursuit; tous les dispositifs d'entrée/sortie demandeurs restants appliquent sur le bus les bits restants des numéros de priorité de dis- positif-d'entrée/sortie; les dispositifs d'entrée/sortie ayant un numéro de priorité inférieur se retirent du conflit; et à la fin de la période de conflit, lorsque le dernier bit est appliqué au bus, seul le dispositif d'entrée/sortie ayant la priorité la plus élevée demeure dans le conflit et l'accès au bus lui est accordé. Le brevet U S 3 796 992 et le brevet U S. 3 818 447 montrent une configuration du type décrit ci-dessus. La configuration de conflit d'utilisation, de type réparti, qui est décrite ci-dessus fonctionne de façon satis- faisante Cependant, le problème qu'elle présente consiste en ce que les numéros de priorité des dispositifs d'entrée/sortie sont fixes et, du fait que l'accès des dispositifs d'entrée/ sortie est déterminé par ces numéros, on peut considérer que les dispositifs d'entrée/sortie sont arrangés fonctionnelle ment selon une chaîne de préférence fixe, dans laquelle le dispositif d'entrée/sortie ayant la plus grande préférence possède le numéro de priorité le plus élevé, tandis que le dispositif d'entrée/sortie ayant la préférence la plus faible possède le numéro de priorité le moins élevé Dans ces condi- tions, l'accès au bus n'est pas équitable, du fait que les dispositifs d'entrée/sortie ayant les numéros de priorité les plus élevés sont toujours favorisés dans le cas de demandes simultanées Bien que cette façon inéquitable d'attribuer l'accès aux dispositifs d'entrée/sortie puisse être tolérable dans certains systèmes, elle constitue un problème dans les systèmes dans lesquels un accès équitable pour tous les dispositifs d'entrée/sortie est exigé. Les problèmes sont résolus conformément à l'inven- tion dans laquelle le système comprend en outre un conducteur de commande de polarité qui interconnecte les unités avec le contrôleur, un premier circuit dans le contrôleur qui est des- tiné à appliquer un signal d'inversion au conducteur de commande de polarité, à des instants sélectionnés, le circuit de superposition réagissant à l'existence du signal d'inver- sion sur le conducteur de commande de polarité en inversant les chiffres correspondants du numéro de priorité, avant de superposer simultanément les chiffres sur le bus d'arbitrage, séquentiellement, chiffre par chiffre, un circuit de comparaison dans chacune des unités demandant l'accès, destiné à comparer séquentiellement la valeur de chiffre présente sur le bus d'arbitrage lorsqu'un chiffre est appliqué à ce dernier, avec la valeur du chiffre correspondant qu'applique chaque unité demandant l'accès, un second circuit dans chacune des unités demandant l'accès, ayant pour fonction de se retirer du conflit pour l'accès à la ressource en cas de détection par le circuit de comparaison de l'unité demandant l'accès, d'un résultat déterminé pour la comparaison entre la valeur de chiffre pré- sente sur le bus d'arbitrage et la valeur du chiffre corres- pondant que l'unité applique au bus d'arbitrage au moment considéré, et un troisième circuit destiné à accorder l'accès à la ressource utilisée en mode partagé à la demande, à l'unité demandant l'accès qui reste dans le conflit après que tous les chiffres du numéro de priorité de l'unité restante ont été appliqués au bus d'arbitrage. En outre, conformément à l'invention, on dispose d'-une certaine souplesse dans la préférence attribuée aux dispositifs d'entrée/sortie, par l'existence d'un conducteur, appelé conducteur de polarité, qui s'étend vers chaque dispo- sitif d'entrée/sortie, à partir d'un contrôleur de système. Le contrôleur peut appliquer un signal au conducteur de pcla- rité à n'importe quel moment au cours d'un intervalle de conflit d'utilisation du bus, pour faire en sorte que chaque dispositif d'entrée/sortie demandeur au moment considéré applique au bus d'arbitrage l'inverse du chiffre de priorité qui lui est affecté. On supposera que les dispositifs d'entrée/scrtie ayant les numéros de priorité 111 et 000 participent simulta- nément au conflit On peut voir que le dispositif d'entrée/ sortie 111 obtiendra normalement l'accès au bus, du fait que son numéro de priorité a une valeur supérieure à celle du dispositif d'entrée/sortie 000 Cependant, conformément à l'invention, le contrôleur peut modifier la préférence, en appliquant un potentiel au conducteur de polarité, de façon que, pendant un intervalle de conflit donné, chaque dispcsi- tif d'entrée/sortie inverse les bits qu'il appliquerait par ailleurs au bus Ainsi, le dispositif d'entrée/sortie 111 applique alors au bus les bits 000, tandis que le dispositif d'entrée/sortie 000 applique les bits 111 Ceci fait que le dispositif d'entrée/sortie 000 a la préférence maximale et obtient l'accès au bus De plus, le contrôleur peut fonc- tionner dans un mode tel que le bus de polarité ne soit placé à l'état actif que pendant une partie de l'intervalle de con- flit, par exemple pour le premier chiffre appliqué Lorsque c'est le cas, le dispositif d'entrée/sortie auquel est affec- té le numéro de priorité 111 applique au bus la configuration de bits 011; et le dispositif d'entrée/sortie ayant le numé- ro 000 applique au bus la configuration de bits 100 Ceci donne la préférence au dispositif d'entrée/scrtie 000 dans un système dans lequel le premier bit appliqué est le bit de plus fort poids du numéro de dispositif d'entrée/sortie. La configuration décrite ci-dessus résout le pro- blème de l'art antérieur, dans la mesure o elle procure une plus grande souplesse et une sélection plus équitable des dis- positifs d'entrée/sortie pour l'accès à une ressource ou un bus, dans des systèmes dans lesquels un numéro de priorité fixe dont la valeur détermine la priorité d'accès au bus est affecté à chaque dispositif d'entrée/sortie. L'invention sera mieux comprise à la lecture de la description qui va suivre d'un mode de réalisation et en se référant aux dessins annexés sur lesquels: La figure 1 est un schéma synoptique simplifié qui représente les composants d'un système caractéristique dans lequel on peut utiliser l'invention; La figure 2 montre des détails supplémentaires du circuit de dispositif d'entrée/sortie de la figure 1; La figure 3 est un diagramme séquentiel; La figure 4 montre les détails du circuit de la logique d'arbitrage du dispositif d'entrée/sortie de la figu- re 2; et Les figures 5, 6 et 7 montrent des configurations qui sont employées dans le contrôleur pour appliquer des signaux au bus d'inversion. La figure 1 représente un système de commutation par paquets dans lequel l'invention est incorporée On voit sur la figure 1 un contrôleur 100, comportant un générateur de polarité 122, des dispositifs d'entrée/sortie 110-1 à 110-n, un autocommutateur 107, et un ensemble de bus qui interconnectent le contrôleur 100 et les dispositifs d'en- trée/sortie 110 Ces bus comprennent un bus de paquets 105 qui reçoit les données qui proviennent de la sortie de données 111 de chaque dispositif d'entrée/sortie Un bus de paquets 106 reçoit des données après leur passage par l'autocommutateur 107 et il les applique à l'entrée 112 de chaque dispositif d'entrée/sortie Un bus d'horloge 103 achemine du contrôleur vers les dispositifs d'entrée/sortie les signaux qui sont représentés sur la figure 3 Un bus d'arbitrage 102 reçoit simultanément les bits de priorité correspondants qui sont appliqués séquentiellement par cha- que dispositif d'entrée/sortie demandeur pendant les pério- des de conflit d'utilisation de bus Un conducteur de pola- rité 101 applique aux dispositifs d'entrée/sortie 110 un potentiel provenant du contrôleur 100, à des instants sélec- tionnés, afin que ces dispositifs appliquent au bus 102 l'inverse de tout bit du numéro de priorité qui leur est affecté. 1 9 4 4 1 Le processeur de données 120-1 et le contrôleur de terminaux 120-n, associé aux terminaux 121, constituent des exemples du type de ressources que peuvent desservir les dispositifs d'entrée/sortie Comme il est caractéristique dans la commutation par paquets, un dispositif d'entrée/sor- tie émetteur qui obtient l'accès au bus de paquets 105, émet sur le bus de paquetsi O 5 n'importe quelles données désirées, et ces données transitent par l'autocommutateur 107 et le bus de paquets 106 pour être appliquées à l'entrée 112 du dispo- sitif d'entrée/sortie vers lequel l'information est dirigée. La figure 2 montre les détails supplémentaires des dispositifs d'entrée/sortie 110 de la figure 1 Chaque dispo- sitif d'entrée/sortie comprend une interface d'entrée/sortie , une interface de bus d'entrée 210 et une interface de bus de sortie 220 L'interface de bus d'entrée 210 comprend un circuit logique d'arbitrage 218 et une mémoire tampon 213 qui applique des données au bus de paquets 105 L'interface de bus de sortie 220 contient les circuits par lesquels le dispositif d'entrée/sortie reçoit l'information qui provient du bus de paquets 106. De façon caractéristique, le processeur de données qui est desservi par le dispositif d'entrée/sortie de la figure 2 applique sur la ligne 116-1 un paquet d'informa- tion à émettre vers un autre dispositif d'entrée/sortie, et ce paquet transite par l'interface d'entrée/sortie 200 et la ligne 201 vers la mémoire premier entré-premier sorti 211. Le contrôleur de mémoire premier entré-premier sorti 214 détecte la réception d'un paquet complet par la mémoire pre- mier entré-premier sorti 211, et il émet une demande d'accès au bus vers le circuit logique d'arbitrage 218 qui tente alors pendant 1 'intervale de conflit d'utilisation ou d 'arbitrage suivant d'obtenir l'accès au bus 105 pour le dispositif d'entrée/ sortie Lorsque cet accès est obtenu, le contrôleur de mémoi- re premier entré-premier sorti 214 commande la mémoire premier entrépremier sorti 211 de façon qu'elle applique le paquet d'information qu'elle contient *au bus de paquets 105, par l'intermédiaire de la mémoire tampon 213 Cette informa- tion comprend une information d'en-tête qui identifie le dis- positif d'entrée/sortie vers lequel le paquet est émis. Après Etre passée par l'autocommutateur 107 de la figure 1, l'information est appliquée au bus de paquets 106 par la ligne 112 du dispositif d'entrée/sortie récepteur, et par sa mémoire tampon 221 à sa mémoire premier entré-premier sorti 227 et à son circuit de reconnaissance de paquet 223 L'élé- ment 223 détecte Le fait que l'information qui se trouve maintenant dans la mémoire premier entré-premier sorti 227 est effectivement destinée à ce dispositif d'entrée/sortie, puis, au moyen du contrôleur de mémoire premier entré- premier sorti 225, il commande la mémoire premier entré- premier sorti 227 de façon qu'elle émette l'information vers le dispositif desservi par le dispositif d'entrée/sortie récepteur, par l'intermédiaire de la ligne 202, de l'interfa- ce d'entrée/sortie 201 et de la ligne 117. La figure 3 montre les formes des signaux d'horloge et de commande qui sont appliqués aux dispositifs d'entrée/ sortie par le bus d'horloge 103 Le signal du haut est une impulsion de trame positive et identifie le début de chaque trame Un intervalle de conflit d'utilisation de bus commence avec chaque impulsion de trame Le signal du bas est le signal d'horloge de bit et on l'utilise pour un certain nom- bre d'opérations de commande pendant l'intervalle de conflit ou d'arbitrage, ainsi que pour commander l'entrée et la sor- tie des données du circuit de dispositif d'entrée/sortie vers le bus de paquets 105. La figure 4 montre les détails du circuit logique d'arbitrage 218 de la figure 2 Comme le montre la figure 3, au début d'une trame, une impulsion DEBUT DE TRAME sur la ligne 426 provoque le chargement en parallèle dans le regis- tre à décalage 400, par les lignes 428, du numéro de dispo- sitif d'entrée/sortie affecté, à partir de l'élément 427. Si un signal DEMANDE EN ATTENTE pour le dispositif d'entrée/ sortie, qui consiste en un état haut, est présent sur la ligne 216, ce signal et le signal DEBUT DE TRAME 426 sont inversés par la porte NON-ET 430, pour donner un état bas. Cet état bas est inversé en un état haut sur l'entrée de prépositionnement P de la bascule 410 et sur l'entrée S de la bascule 412 Le signal P sur la bascule 410 fait prendre à la bascule son état positionné (Q à l'état haut) L'état bas sur l'entrée S positionne la bascule 412 Le positionne- ment de la bascule 412 et l'état haut sur sa sortie Q vali- dent l'entrée de droite de la porte NON-ET 406, par la ligne 413 Ceci valide partiellement la porte, ce qui fait qu'elle peut appliquer au bus d'arbitrage 102, par les portes 404 et 406, les bits de numéro de dispositif d'entrée/sortie qui sont lus dans le registre à décalage 400. Le contenu du registre à décalage est maintenant lu séquentiellement sous la commande des impulsions d'horloge présentes sur la ligne 425 L'entrée supérieure de la porte 404 est à l'état bas, à cause d'un état bas sur le bus 101, ce qui fait que les bits qui sont lus dans le registre à décalage 400 passent sans modification par la porte 404 et sont appliqués à l'entrée de gauche de la porte 406 L'entrée de droite de la porte 406 est validée par l'état haut qui provient de la sortie Q de la bascule 412 Ainsi, les bits reçus par l'entrée de gauche de la porte 406 sont inversés et appliqués au bus 102. Les bits de numéro de dispositif d'entrée/sortie non inversés sont également appliqués par la porte 404 à l'entrée inférieure de la porte OUEXCLUSIF 409 L'entrée supérieure de la porte 409 est connectée au bus 102 Au fur et à mesure que chaque bit est lu dans le registre à décalage et appliqué au bus 102, après avoir été inversé par la porte 406, la porte OU-EXCLUSIF 409 compare la valeur de chiffre qui se trouve maintenant-sur -le bus d'arbitrage 102 avec celle que le dispositif d'entrée/sor- tie considéré place sur le bus, après inversion par la porte 406 La comparaison est décrite en détail au paragraphe sui- vant S'il n'y a pas de discordance, le chiffre suivant est lu dans le registre à décalage et il est appliqué au bus 102, sous forme inversée, par la porte 406 Il n'y a pas de dis- cordance lorsque le chiffre que le dispositif d'entrée/sortie de la figure 4 place sur le bus est supérieur ou égal à celui que d'autres dispositifs d'entrée/sortie participant au con- flit d'utilisation appliquent sur le bus. S'il y a une discordance, les signaux d'entrée de la porte 409 sont égaux et le signal de sortie de la porte 409 passe à l'état bas Une discordance existe lorsque le bus 102 est à l'état bas alors que le signal de dispositif d'en- trée/sortie provenant de la porte 404 est à l'état bas. Cette condition existe lorsque le dispositif d'entrée/sortie de la figure 4 applique un 0, sous la forme d'un état haut, au bus 102, à partir de la porte 406, alors qu'un autre dis- positif d'entrée/sortie applique au bus un 1, sous la forme d'un état bas Du fait que le bus est une porte câblée, l'état bas appliqué (le 1) provenant d'un autre dispositif d'entrée/sortie a priorité sur l'état haut (le 0) qui est appliqué par le dispositif d'entrée/sortie de la figure 4, et il fait passer le bus à l'état bas L'autre dispositif d'entrée/sortie qui applique au bus le 1, sous la forme d'un état bas, gagne le conflit et l'accès au bus lui est accordé du fait que son bit de numéro de priorité appliqué est plus élevé que celui du dispositif d'entrée/sortie qu'on est en train de décrire Sur le front montant de l'impulsion d'horlo- ge de bit suivante, l'état bas provenant de la porte 409 et appliqué à l'entrée D de la bascule 410 est transféré sur sa sortie Q Le signal de sortie bas résultant sur Q de la bas- cule 410 est transmis par la ligne 411 et il est inversé pour donner un état bas sur l'entrée R de la bascule 412, afin de restaurer celle-ci Le signal de sortie à l'état bas sur Q de la bascule 412 restaurée est transmis par la ligne 413 et retire effectivement la porte 406 du bus, en invali- dant son entrée de droite Ainsi, le dispositif d'entrée/ sortie de la figure 4 ne gagne pas l'arbitrage du bus dans la condition de discordance décrite ci-dessus. Le dispositif d'entrée/sortie ayant le numéro de dispositif d'entrée/sortie le plus élevé qui comporte égale- ment un signal DEMANDE EN ATTENTE est celui et le seul dont la bascule 412 est encore positionnée après que tous les bits ont été lus dans le registre à décalage 400, placés sur la ligne 401, transmis par la porte 404, inversés par la porte 406 et appliqués au bus 102 Ce dispositif d'entrée/sortie gagne l'arbitrage de bus Sa bascule 412 est toujours dans un 2519441 n 1 1 état positionné au moment de l'impulsion de trame suivante et la bascule 412 positionne alors la bascule 421, ce qui fait passer sa sortie Q à l'état haut, en tant que signal de sélection de dispositif d'entrée/sortie, sur la ligne 217. La technique d'arbitrage envisagée ci-dessus con- duit à une priorité fixe des dispositifs d'entrée/sortie pour l'accès au bus, la priorité la plus élevée allant au dispositif d'entrée/sortieq Uia lenum 6 ro i diu Totifdentrée-sorie le plus élevé On peut arguer du fait que si l'occupation du bus 105 est suffisamment faible, cette priorité fixe des dispositifs d'entrée/sortie est acceptable, du fait que très peu de dispositifs d'entrée/sortie sont en attente d'accès au bus à un instant quelconque On peut répliquer à ceci que lorsque l'occupation augmente, les performances ne doivent pas être dégradées, du fait qu'elles sont particulièrement critiques pendant les conditions de forte occupation. Conformément à l'invention, on peut obtenir une certaine souplesse dans la priorité des dispositifs d'entrée/ sortie, par l'utilisation sélective du conducteur de polarité 101 pour inverser un ou plusieurs bits du numéro de priorité de dispositif d'entrée/sortie qui est lu dans le registre à décalage pendant la période de conflit d'utilisation du bus. On supposera que chaque numéro de dispositif d'entrée/sortie est représenté symboliquement par P, P 1, PN, le symbole P représentant un bit Du fait que les numéros de dispositif d'entrée/sortie sont câblés dans l'élément 427, chaque ensem- ble PO Pl PN est propre à chaque dispositif d'entrée/ sortie Si on accomplit la même opération d'inversion de bits sur un ou plusieurs bits de tous les dispositifs d'entrée/ sortie, ceci n'a aucun effet sur cette unicité Ainsi, la forme PO Pl PN demeure toujours propre à chaque disposi- tif l'entrée/sortie. S'il y a N bits dans le numéro de dispositif d'entrée/sortie, il y a 2 N manières d'inverser un sous- ensemble des bits de tous les dispositifs d'entrée/sortie et de ne pas inverser le reste des bits En utilisant la totali- té des 2 N configurations de priorité différentes pour les dispositifs d'entrée/sortie, chaque dispositif d'entrée/ sortie aura la priorité la plus élevée dans une configura- tion, la priorité immédiatement inférieure dans une autre configuration, et la priorité la plus faible dans une autre configuration. On peut représenter ceci de la manière suivante, pour N = 3: N de disposi tif d'entrée/ sortie 4 N de disposi- tif d'entrée/ sortie 3 2 P 1 Po P 2 Pl P P 2 P 1 P P 2 pp 2 1 O 2 1 O 2 1 O 21 O ler 2 ième 3 ième 4 ième ième 6 ième 7 ième 8 ième P 2 Pt Po ième 6 ième 7 ième 8 ième ler 2 ième 3 ième 4 ième 2 ième ler 4 ième 3 ième 6 ième ième 8 ième 7 ième 3 ième 4 ière ler 2 ième 7 ième 8 ième ième 6 ième 4 ième 3 ième 2 ième ler 8 ième 7 ième 6 ième ième P 2 P 1 Po P 2 P 1 Po P 2 P 1 Po 6 ième ième 8 ième 7 ième 2 ième ler 4 ième 3 ième 7 ièrr 8 ièm ièrr 6 ièrr 3 ièm 3 èrr 4 i è ler 2 ièrr Le bus de polarité 101 ne 8 ième ne 7 ième ne 6 ième ne 5 ième ne 4 ième ne 3 ième 2 ième ne ler permet de changer de façon souple les priorités des dispositifs d'entrée/sortie, à partir du générateur de polarité 122 connecté au bus 101 La configuration la plus simple consiste à faire alterner le bus de polarité pour l'ensemble de trames alternées Si les numé- ros de dispositif d'entrée/sortie sont affectés de façon séquentielle, ceci conduit à deux configurations de priorité: 251944 1 ( 1) par la valeur du numéro de priorité, et ( 2) par l'inverse du numéro de priorité Cette configuration seule peut procu- rer une variation suffisante des priorités. Le bus de polarité 101 est à l'état bas pour une opération de non inversion et à l'état haut pour une opéra- tion d'inversion Le signal du bus de polarité 101, qui pro- vient du bus 101, est appliqué par la ligne 113 et la porte 402 à l'entrée supérieure de la porte OU-EXCLUSIF 404. L'état bas qui est normalement présent sur la ligne 426 vali- de partiellement la porte 402, par son entrée inférieure, ce qui fait qu'elle transmet le signal présent sur le bus 101. L'entrée inférieure de la porte OU-EXCLUSIF 404 reçoit les bits de priorité de dispositif d'entrée/sortie qui provien- nent du registre à décalage 400 Lorsque l'entrée supérieure de la porte 404 est à l'état bas, pour une condition de non inversion du bus 101, et pour l'état bas du bit de priorité de dispositif d'entrée/sortie qui provient du registre à décalage, la sortie de la porte 404 est à l'état bas Si le signal du bus de polarité est à l'état haut, pour une condi- tion d'inversion, et si le bit de priorité de dispositif d'entrée/sortie est à l'état bas, la sortie de la porte 404 est à l'état haut Ainsi, un signal à l'état bas sur le bus de polarité 101 applique un état bas sur l'entrée supérieure de la porte 404 et permet aux bits de priorité de dispositif d'entrée/sortie provenant du registre à décalage 400 de passersans modification à travers la porte 404 Un signal à l'état haut sur le bus de polarité, appliqué à l'entrée supérieure de la porte 404, fait que cette porte inverse les bits du registre à décalage qui sont appliqués sur son entrée inférieure Ces bits inversés sont appliqués à l'entrée de gauche de la porte 406, ils sont inversés par la porte 406 et ils sont appliqués aux bus 102 Les signaux de sortie qui proviennent de la porte OU-EXCLUSIF 404 sont également appli- qués à l'entrée inférieure de la porte OU-EXCLUSIF 409 Les signaux de priorité de dispositif d'entrée/sortie sont ainsi appliqués séquentiellement aux deux portes 406 et 409 pendant la séquence d'arbitrage, ce qui fait que la porte 409 peut détecter une condition de concordance ou de discordance pour chaque chiffre que le dispositif d'entrée/sortie applique au bus 102. Comme indiqué précédemment, le dispositif d'entrée/ sortie ayant le numéro de dispositif d'entrée/sortie le plus élevé qui comporte également un signal DEMANDE EN ATTENTE est le seul dont la bascule 412 demeure dans un état positionné après que tous les bits ont été lus dans le registre à déca- lage, par la ligne 401, et appliqués au bus 102 Ce dispositif d'entrée/sortie gagne l'arbitrage du bus L'état positionné de la bascule 412 et l'état haut sur sa sortie Q positionnent la bascule 421 sur le front avant de l'impulsion de trame suivan- te Le positionnement de la bascule 421 applique un signal de sa sortie Q à la ligne 217, pour indiquer au dispositif d'eintrée/sortie que l'accès au bus de données 105 lui a été accordé La bascule 421 permet le chevauchement dans le temps entre l'arbitrage en série et le transfert de données qui est associé au cycle d'arbitrage précédent. On peut obtenir une souplesse totale dans l'attri- bution de la préférence aux dispositifs d'entrée/sortie en faisant passer le bus de polarité 101 par l'ensemble des 2 N séquences possibles, tout 'en maintenant les transitions du bus de polarité synchronisées avec l'horloge de bit Il y a N deux manières d'obtenir les 2 séquences Le premier procédé est un procédé séquentiel par trame Ce procédé permet de parcourir la totalité de l'ensemble des configurations de priorité en 2 N trames Un autre procédé utilise un registre à décalage avec réaction linéaire pour générer un train de bits pseudo-aléatoire pour chaque bit de chaque trame Les 2 N configurations de priorité sont finalement toutes utilisées, mais pas en 2 N trames. On peut démontrer de la façon suivante l'algorithme de priorité (utilisant la totalité des 2 N configurations d'inversion pour que chaque dispositif d'entrée/sortie ait une fois la première priorité, une fois la seconde priorité, etc). On adoptera les désignations suivantes: PN Pl = N bits du numéro de dispositif d'entrée/sortie affecté à un dispositif d'entrée/sortie Ce numéro est unique du fait qu'aucun autre dispositif d'entrée/sortie n'a ce numé- ro de dispositif d'entrée/sortie. IN I 1 = Séquence de valeurs sur le bus de polarité Cette même séquence est appliquée à tous les dispositifs d'entrée/sortie. BN B = Séquence de valeurs présentées au bus d'arbitrage par un dispositif d'entrée/sortie. PN ""Pl est transformé en BN B O par l'algorithme: Bj = Pj G Ij pour i j N. Une priorité de bus donnée est représentée par une séquence connue BN BO' Par exemple, le première priorité est 000 000 La seconde priorité est 000 001 La dernière priorité est 111 111 Il n'existe qu'une seule N des 2 séquences IN I O qui confère une certaine priorité à un dispositif d'entrée/sortie donné Par exemple, pour qu'un dispositif d'entrée/sortie avec P 3 P 2 Pl = 101 ait la première priorité (B 3 B 2 Bl= 000), il faut que la séquence du bus de polarité soit I 312 I 1 = 101 Cette séquence est la seule des 2 séquences du bus de polarité qui donne la pre- mière priorité à ce dispositif d'entrée/sortie Il en résul- te qu'il n'y a également qu'une seule séquence du bus de polarité qui donne au dispositif d'entrée/sortie la seconde priorité, la troisième priorité, etc Par conséquent, si on considère n'importe quel dispositif d'entrée/sortie donné, ce dispositif aura une fois la première priorité, une fois la seconde priorité, etc Si le bus de priorité passe par la totalité des 2 N configurations d'inversion possibles, la séquence du bus d'arbitrage BN B O a une valeur particu- lière pour chaque dispositif d'entrée/sortie Il n'y aura jamais de situation de conflit dans laquelle deux disposi- tifs d'entrée/sortie auront simultanément la meme séquence de bus Ceci est vrai du fait que Bj = Pj D Ij pour i 4 j É N et du fait que le numéro de dispositif d'entrée/ sortie PN PO est propre à chaque dispositif d'entrée/ sortie et la séquence de valeurs présente sur le bus de polarité, IN IO est identique pour tous les dispositifs d'entrée/sortie. Tranche de temps (instantané) Un raffinement supplémentaire dans la modification de la configuration de priorité dans la commutation par paquets consiste à mémoriser toutes les demandes de bus en attente à un instant quelconque, puis de desservir toutes ces demandes en attente, avant de desservir de nouvelles demandes. On effectue ceci par l'utilisation de la bascule 422 qui peut être positionnée pour indiquer un état de demande de disposi- tif d'entrée/sortie en attente et qui, lorsqu'elle est posi- tionnée, applique un 1 au registre à décalage 400 par la ligne 423 Ce 1 est appelé le bit d'instantané (SSB) et il est chargé en tant que bit de plus fort poids du dispositif d'entrée/sortie, en tête du bit de plus fort poids (MSB) du numéro de priorité de dispositif d'entrée/sortie affecté, qui provient de l'élément 427. Dans chaque dispositif d'entrée/sortie demandant à être desservi, la bascule 422 est positionnée pendant l'instant d'instantané, comme il est envisagé par la suite. * Le premier bit (SSB) qui est transmis sur le bus d'arbitrage pendant chaque intervalle de conflit ultérieur est le SSB provenant de la bascule 422 de chaque dispositif d'entrée/ sortie qui a eu une demande en attente la dernière fois qu'un instantané a été pris Du fait que le SSB a la priorité la plus élevée, tous les dispositifs d'entrée/sortie avec ce bit positionné reçoivent une priorité supérieure à celle de tous les autres dispositifs d'entrée/sortie, jusqu'à ce que chaque dispositif d'entrée/sortie dont la bascule 422 est positionnée ait été desservi. Un nouvel instantané est pris lorsque tous ces dispositifs d'entrée/sortie ont été desservis A ce moment et à la fin de l'instant d'instantané pour ce conflit, le bus d'arbitrage est à l'état bas, du fait qu'aucun dispositif d'entrée/sortie n'a sa bascule 422 positionnée, le SSB est à 0, et le bus d'arbitrage est à l'état haut, du fait de la porte inverseuse 406 Cet état haut sur la ligne 114-1 est appliqué à l'entrée supérieure de la porte 417 Si un dispo- sitif d'entrée/sortie comporte un signal DEMANDE EN ATTENTE 215 (à l'état haut), l'entrée inférieure de la porte ET 417 est à l'état haut et la sortie de la porte ET 417 est à l'état haut Cet état haut et le front arrière de l'impul- sion de trame font passer à l'état haut la sortie Q de la bascule 418 Cet état haut positionne la bascule 422 par la ligne 419 Ceci est en fait un nouvel instantané du fait que la bascule 422 est maintenant positionnée dans chaque dispo- sitif d'entrée/sortie qui comporte un signal de demande en attente sur la ligne 216, lorsque le bus 102 est à l'état haut, pendant un instant d'instantané. Ensuite, le signal de sortie à l'état haut de la bascule 422 d'un dispositif d'entrée/sortie est chargé en tant que SSB dans le registre à décalage du dispositif d'entrée/sortie, par la ligne 423 Seuls les dispositifs d'entrée/sortie dont la bascule 422 est positionnée seront desservis Lorsque tous ces dispositifs d'entrée/sortie ont été desservis, l'instantané suivant, apparaissant sous la forme d'un état haut, est appliqué au bus 102 lorsque le SSB de chaque registre à décalage est à 0. La sélection d'un dispositif d'entrée/sortie pour l'accès au bus restaure sa bascule 422 lorsque sa bascule 421 est positionnée La porte ET 402 est invalidée par la ligne 426 pour empêcher que le bus de polarité 101 n'inverse leshits d'instantané qui sont appliqués au bus 102 L'impul- sion DEBUT DE TRAME transmise par la ligne 426, est inversée sur l'entrée inférieure de la porte ET invalidé 6 e 402, pour produire un signal de sortie à l'état bas qui est appliqué à la porte OU-EXCLUSIF 404 Ceci empêche l'inversion par la porte OU-EXCLUSIF du bit SSB que le registre à décalage 400 reçoit par la ligne 423, à partir de la bascule 422. Les figures 5, 6 et 7 montrent d'autres configura- tions pour la réalisation du générateur de polarité 122 de la figure 1 La figure 5 montre une bascule qui est attaquée par l'horloge de trame de façon que sa sortie Q soit alter- nativement à l'état haut et à l'état bas pour des trames successives Ceci applique des états hauts et bas à l'entrée supérieure de la porte OUEXCLUSIF 404, au cours de trames alternées Dans ces conditions, la porte 404 transmet les bits du registre à décalage sans modification lorsque son entrée supérieure est à l'état bas pour une trame, et elle inverse les bits du registre à décalage pour les trames pour lesquelles son entrée supérieure est à l'état haut. La figure 6 montre un ensemble de bascules consti- tuant un générateur pseudo-aléatoire qui est attaqué par l'horloge de bit Ce circuit donne un caractère aléatoire au potentiel qui est appliqué au bus de polarité sur des signaux d'horloge successifs Ceci donne à son tour un caractère aléatoire aux conditions dans lesquelles les divers bits de registre à décalage sont inversés, et donne donc un carac- tère aléatoire à la hiérarchie de préférence des dispositifs d'entrée/sortie pour l'accès au bus 105. La figure 7 montre une configuration qui comprend un compteur 700 et une mémoire morte 701 Le compteur est attaqué par l'horloge de bit et il applique des signaux d'adresse à la mémoire morte qui, sous l'effet de la récep- tion de chaque signal d'adresse, lit le contenu de la posi- tion adressée et l'applique sur le bus de polarité Par une programmation appropriée de la mémoire morte, on peut pro- grammer dans cette dernière n'importe quelle configuration désirée pour faire varier la préférence concernant la prio- rité des dispositifs d'entrée/sortie. Il va de soi que de nombreuses modifications peuvent être apportées au dispositif décrit et représenté, sans sortir du cadre de l'invention. -19 REVENDICATIONS 1 Système d'attribution de l'accès à une ressour- ce utilisée en mode partagé à la demande, parmi un ensemble d'unités ( 110), dans lequel un numéro de priorité particu- lier ( 427) à N chiffres est affecté à chaque unité, le système comprenant: un contrôleur de système ( 100); un bus d'arbitrage ( 102) qui interconnecte toutes les unités; un circuit de superposition ( 406) dans chacune des unités ( 110) qui, au moment considéré, demandent l'accès à la ressource utilisée en mode partagé à la demande ( 105), ce circuit étant destiné à superposer simultanément sur le bus d'arbi- trage les chiffres correspondants du numéro de priorité asso- cié ( 427), en procédant séquentiellement, chiffre par chif- fre; caractérisé en ce que le système comprend en outre un conducteur de commande de polarité ( 101) qui interconnecte les unités ( 110) et le contrôleur ( 100); un premier circuit ( 122) dans le contrôleur ( 100) qui est destiné à appliquer un signal d'inversion au conducteur de commande de polarité ( 101), à des instants sélectionnés, le circuit de superposi- tion ( 406) réagissant au fait que le signal d'inversion exis- te sur le conducteur de commande de polarité en inversant les chiffres correspondants du numéro de priorité avant de super- poser simultanément les chiffres sur le bus d'arbitrage, en procédant séquentiellement, chiffre par chiffre; un circuit de comparaison ( 409) dans chacune des unités demandant l'accès, destiné à comparer séquentiellement la valeur de chiffre présente sur le bus d'arbitrage lorsqu'un chiffre est appliqué à celui-ci, avec la valeur du chiffre correspondant qu'applique chaque unité demandant l'accès; un second cir- cuit ( 412) dans chacune des unités demandant l'accès, qui a pour fonction de se retirer du conflit pour l'accès à la ressource lorsque le circuit de comparaison ( 409) de l'unité demandant l'accès détecte un résultat déterminé pour la com- paraison entre la valeur de chiffre présente sur le bus d'arbitrage ( 102) et la valeur du chiffre correspondant que l'unité ( 110) applique au bus d'arbitrage ( 102) au moment considéré; et un troisième circuit ( 421) destiné à accorder l'accès à la ressource utilisée en mode partagé à la demande ( 105), à l'unité ( 110) demandant l'accès qui reste dans le conflit après que tous les chiffres du numéro de priorité de l'unité restante ont été appliqués au bus d'arbitrage ( 102). 2 Système selon la revendication 1, caractérisé en ce que les numéros de priorité comprennent un ensemble de chiffres binaires et le circuit de superposition ( 406) com- prend un circuit de portes qui est destiné à générer séquen- tiellement la réunion logique des chiffres de numéro de priorité correspondants que les unités demandant l'accès appliquent simultanément sur le bus d'arbitrage. 3 Système selon la revendication 2, caractérisé en ce que chaque unité ( 110) comprend en outre: un circuit de couplage ( 404); un registre à décalage ( 400) qui est conçu de façon à appliquer les chiffres de numéro de priorité au circuit de couplage ( 404) dans un ordre déterminé, séquen- tiellement, chiffre par chiffre; un circuit de validation ( 430, 412) qui est placé à l'état actif par l'unité associée pendant une demande d'accès à la ressource, pour valider le circuit de couplage ( 404) de façon qu'il applique séquen- tiellement au bus d'arbitrage ( 102) les chiffres qui provien- nent du registre à décalage ( 400); et un quatrième circuit ( 410, 412) qui réagit au fait que le circuit de comparaison ( 409) détecte le résultat de comparaison déterminé en fai- sant passer le circuit de validation ( 430) à l'état inactif. 4 Système selon la revendication 3, caractérisé en ce que le circuit de couplage ( 404) comprend une porte logique; et le circuit de validation ( 430, 412) comprend un dispositif à deux états ( 412) qui peut être amené dans un premier état par l'unité associée pour faire passer la porte logique à l'état actif et qui peut être amené dans un second état par le quatrième circuit ( 410, 412). Système selon la revendication 4, caractérisé en ce que le circuit de comparaison comprend une porte logi- que ( 409) qui fonctionne sous la dépendance conjointe des signaux provenant du bus d'arbitrage ( 102) et du registre à décalage. 6 Système selon la revendication 5, caractérisé en ce que le circuit de validation comprend un dispositif logique dont l'état est commandé par un signal de commande ( 216) provenant d'une unité associée et par le circuit de comparaison ( 409). 7 Procédé d'attribution de l'accès à une ressour- ce utilisée en mode partagé à la demande, entre un ensemble d'unités, dans lequel un numéro particulier de priorité d'accès à la ressource, à N chiffres, est affecté à chaque unité pour déterminer l'accès à la ressource, lorsque plu- sieurs unités demandent simultanément l'accès, caractérisé en ce que: ( 1) on applique à toutes les unités, à des instants sélectionnés, un signal d'inversion qui provient d'un contrôleur et qui est transmis par un conducteur de commande de polarité; ( 2) on superpose simultanément sur un bus d'arbitrage, séquentiellement chiffre par chiffre, les chiffres correspondants du numéro de priorité de chacune des unités qui demandent l'accès à la ressource au moment considéré, lorsqu'un signal d'inversion n'est pas appliqué à ce moment au conducteur de commande de polarité; ( 3) on superpose simultanément sur le bus d'arbitrage, séquen- tiellement chiffre par chiffre, l'inverse de chaque chiffre du numéro de priorité de chacune des unités qui demandent l'accès à la ressource, chaque fois que le signal d'inver- sion est appliqué simultanément au conducteur de commande de polarité; ( 4) on compare séquentiellement les valeurs de chiffre présentent sur le bus d'arbitrage aux valeurs de chiffre correspondantes qui sont appliquées par chacune des unités demandant l'accès; ( 5) on retire du conflit d'accès à la ressource l'une des unités demandant l'accès en cas de détection d'un résultat déterminé pour la comparaison entre la valeur de chiffre du bus d'arbitrage et la valeur du chiffre correspondant qui est appliquée par cette unité au moment considéré; et ( 6) on accorde l'accès à la ressource à l'unité qui demeure dans le conflit après que tous ses chiffres de numéro de priorité affecté ont été appliqués au bus d'arbitrage. 8 Procédé selon la revendication 7, caractérisé en ce qu'il comprend en outre les opérations suivantes ( 1) on définit un instant d'instantané; ( 2) on commute un dispositif logique d'un premier état à un second état dans chaque unité qui demande l'accès, pendant l'instant d'instan- tané; ( 3) on applique au bus un bit d'instantané, en tant que chiffre de plus fort poids, en tête des chiffres du numéro de priorité affecté, dans chaque unité demandant l'accès pendant l'instant d'instantané; et ( 4) on commute le dispositif logique du second état à un premier état dans chaque unité auquel l'accès à la ressource a été accordé, tout en appliquant le bit d'instantané au bus d'arbitrage.