FR 2511822 A1 19830225 FR 8116114 A 19810821 11822 CIRCUIT LOGIQUE BISTABLE UTILISANT DES TRANSISTORS A EFFET DE CHAMP A FAIBLE TENSION DE SEUIL ET DISPOSITIF DE MEMORISATION COMPORTANT UN TEL CIRCUIT L'invention concerne un circuit logique bistable utilisant des tran- sistors à effet de champ à faible tension de seuil et un dispositif de mémorisation comportant un tel circuit. Les mémoires statiques à accès aléatoire sont composées de matrices d'éléments actifs à deux états stables, l'un correspondant à l'état " O ", l'autre à l'état " 1 " L'adressage de chaque élément qui est donc un circuit bistable pour la lecture ou l'écriture se fait par sélection de la ligne et de la colonne à l'intersection desquelles se trouve l'élément adressé. La qualité et l'intérêt de chaque type de mémoire dépend essentiel- lement de la stabilité et de la dimension réduite de chaque élément Il est connu de réaliser ces mémoires en technologie "MESFET" sur Arséniure de Gallium (As Ga). Mais la grande densité des mémoires exige une technologie de circuits logiques de très faible consommation, ce qui élimine une logique à éléments de mémoire tampon de type "BFL" (de l'anglo-saxon "Buffered FET Logic") à transistors "MESFET normalement conducteur" qui est la seule dont la technologie soit très éprouvée Il reste des logiques comportant des tran- sistors à effet de champ et des diodes Schottky de type "SDFL" (de l'anglo- saxon "Schottky diode FET logic"), et des logiques performantes à base de transistors à effet de champ à jonction de type "E J FET L" (de l'anglosaxon "Enhanced Junction FET Logic") qui répondent bien au critères de consom- mation mais dont les technologies sont encore trop complexes pour être appliquées pour l'obtention de circuits à grande intégration (LSI). La demande de brevet européen publiée sous le NI O 021 858 décrit une nouvelle logique à base de transistors "MESFET" à très faible tension de seuil négative qui répond bien aux nombreux critères des circuits de grande intégration (LSI): faible consommation, technologie simple et permettant une bonne tolérance au niveau de la fabrication. L'invention se propose de réaliser des circuits bistables utilisant cette technologie Elle concerne donc des éléments de mémoire pouvant avoir une très faible surface, être facilement intégrés et par conséquent l'obtention de mémoires à grande densité d'intégration Ainsi elle permet de réaliser sur un substrat en Arséniure de Gallium (As Ga) des mémoires statiques à accès aléatoire de grande densité (plus de 256 bits) et de très grande vitesse d'accès (moins d'une nanoseconde). L'invention a pour objet un circuit logique bistable utilisant des transistors à effet de champ à faible tension de seuil, connectés entre les deux bornes d'un générateur de tension d'alimentation, caractérisé en ce qu'il comporte deux transistors à effet de champ en série dont les grilles sont reliées entre elles et à la première borne du générateur de tension d'alimentation par une première charge, la source du, premier transistor à effet de champ étant reliée à la deuxième borne du générateur de tension d'alimentation, le drain du deuxième transistor à effet de champ étant relié d'une part à la première borne du générateur de tension d'alimentation par une deuxième charge et d'autre part à la grille d'un troisième transistor à effet de champ dont le drain est relié à la première borne du générateur de tension d'alimentation et la source au point commun constitué par le drain du premier transistor et par la source du deuxième transistor par l'inter- médiaire d'une diode Schottky; ce point commun constituant la borne de sortie dudit circuit bistable. L'invention a également pour objet un dispositif de mémorisation comportant un tel circuit bistable. L'invention sera mieux comprise, et d'autres caractéristiques apparat- tront, au moyen de la description qui suit et des dessins qui l'accompagnent parmi lesquels: les figures 1 à 3 représentent des circuits bistables de l'art connu; la figure 4 représente le circuit bistable de l'invention; la figure 5 représente le schéma d'une mémoire comportant des circuits bistables selon l'invention; les figures 6 à 9 représentent des détails de la mémoire illustrée à la figure 5; la figure 10 représente un schéma plus détaillé de cette mémoire comportant des circuits bistables selon l'invention. Les circuits que l'on va considérer peuvent être branchés entre les deux bornes d'un générateur de tension d'alimentation, pour simplifier on les considérera pris entre la masse et la tension + V. L'invention utilise la technologie des circuits logiques à "MESFET" à tension de seuil faiblement négative, aussi appelés "MESFET" de type "quasi-normalement bloqués". L'élément principal de l'invention est une bascule bistable utilisable comme cellule élémentaire des mémoires statiques à accès aléatoire. En général, on obtient une bascule bistable en croisant deux inverseurs logiques comme le montre la figure 1, en considérant une logique à couplage direct dite "DCFL" ("Direct Coupled FET Logic"). A la figure 2 on considère la logique à étages tampons dite "BFL"I ("Buffered FET Logic") à "MESFET" "normalement conducteurs" Les tran- sistors T 5 et T 6, T 9 et T 10 dont la grille est reliée à la source jouent le rôle de résistances saturables Dans ce cas on doit utiliser deux sources de tensions de signes opposés. Et enfin à la figure 3 on considère la logique à faible seuil dite "LTFL" ("Low Threshold FET Logic") qui permet de n'utiliser plus qu'une source de tension Si on considère des transistors à effet de champ à grille Schottky ("MESFET"), ces transistors sont du type "quasi normalement bloqués" On ne considérera d'ailleurs, dans la suite que des transistors à effet de champ de ce type. On a à la figure 4 le circuit bistable de l'invention Cette bascule bistable a de nombreux avantages sur les inverseurs croisés illustrés aux figures précédentes: sa simplicité, le moins grand nombre de ses éléments, et le fait qu'il n'y a pas de croisements Ces caractéristiques contribuent à économiser de la place pour les circuits à grande densité De plus cette cellule est simple à adresser, ce qui simplifie les circuits logiques d'accès. Le circuit bistable est constitué par deux transistors à effet de champ de type "quasi normalement bloqués" T 1 et T 2 en série dont les grilles sont reliée à +V par une même charge Z 1 l La source de T 1 est reliée à la masse. Le drain de T 2 est relié d'une part à +V par une charge Z 2 et d'autre part à la grille de T 3 Le drain de T 3 est relié à +V et sa source est bouclée au point commun formé par le drain de T 1 et la source de T 2 par une diode Schottky dc 2: ce point commun constituant la sortie du circuit bistable Ces charges Z 1 et Z 2 sont des charges résistives qui peuvent être notamment des résistances saturables Dans la suite de la description lorsque l'on parlera de charge Zi, on considérera des charges de ce type On parlera, aussi, de niveau bas qui correspond à l'état " O " du bistable, et de niveau haut qui correspond à l'Pétat "I" du bistable. On a les tensions caractéristiques suivantes: VT= tension de seuil des transistors à effet de champ VH = niveau haut VB = niveau bas V O S = tension d'ouverture des diodes Schottky (Vos 0 7 V) VS= tension de seuil de basculement définie par: T(VS) = i Z avec i T(Vs) = courant du transistor à effet de champ quand VGS = VS i = courant de la charge Z Vdi = tension de déchet des transistors à effet de champ par rapport à la charge Z (Vdi O 2 Volt). Pour la suite de la description, on introduit une diode Schottky dcl entre la source du transistor T 1 et la masse, comme cela est représenté à la figure 9 Cela ne modifie en rien le fonctionnement de ce circuit bistable, mais cela permet, lorsque l'on va considérer une mémoire utilisant ces circuits bistables comme éléments de base de bien travailler en régime bloqué-saturé avec des transistors à effet de champ de type "MESFET" "quasi-normalement bloqués". D'après la figure 9, le tableau i situé en fin de description montre les deux états stables de la cellule Vdi étant la tension de déchet dans -le transistor Ti, Vos la tension Schottky et V 53 la tension au point 53 on conservera par la suite ces conventions: ainsi VD 4 est la tension au point D 4. Vs 3 étant la tension de seuil de basculement de T 3 par rapport à i T. On ales deux états: Etat "O": T 1 et T 2 sont passants, T 3 bloqué Etat " 1 ": T 1 et T 3 sont passants, T 2 bloqué. Cette bascule bistable utilisée en cellule mémoire fonctionne en "miroir de courant" entre les transistors à effet de champ T 2 et T 3, si T 2 est passant, T 3 est bloqué et réciproquement. On a vu précédemment que l'état de la cellule est lié à celui du transistor T 2 On peut donc forcer la bascule vers l'un des deux états stables en agissant sur VD: Si VGS _ V > V G 52 G 2 D 4 52 VGS étant la tension entre la grille et la source du transistor T 2. Vs: tension de seuil de bascullement de T 2 par rapport à Z 2 T 2 l O 2 ' 2 2 2 " I I devient passant et la cellule bascule à l'état " O ". Par contre, si VG 52 V 52 2 2 T 2 est bloqué, la cellule bascule à l'état " 1 ". D'o le point de basculement du bistable: VD (S) = G VS = 2 Vo S VS 4 2 2 2 Les niveaux de sortie caractéristiques de la bascule sont donc: VD (H) = V VS V O os (Niveau Haut) 4 3 VD (B) = VOS + Vd (Niveau Bas) 4 I VD (S) = 2 Vos Vs (Seuil) 4 2 La figure 5 représente le schéma d'une mémoire à accès aléatoire utilisant les circuits bistables 1 selon l'invention. Les éléments sont placés en lignes X et en colonnes Y. Chaque ligne X est connectée au dispositif 2 d'adressage en X qui a 2 NX sorties, et NX entrées, NX étant bien entendu un nombre entier, 2 NX étant les nombres de lignes. Les colonnes Y au nombre de 2 NY sont connectées au dispositif d'adressage 3 en Y qui a NY entrées et deux entrées supplémentaires, l'une, l'entrée E/L qui assigne les fonctions alternativement d'écriture ou de lecture de l'information de l'élément choisi, la deuxième E est une entree qui, en écriture, permet l'entrée des données. 2 1822 L'entrée E/L indique au dispositif la fonction qu'il doit assumer, lecture ou écriture. Dans les deux cas une ligne et une colonne sont choisies Donc seul l'élément à la croisée de la ligne choisie par le dispositif d'adressage 2 et de la colonne choisie par le dispositif d'adressage 3 est capable d'enregistrer l'information " 1 " ou " O " ou de la restituer suivant l'ordre reçu par l'entrée E/L. Dans le cas o l'ordre d'enregistrement est donné, il enregistre l'état " O " ou " 1 " suivant la tension de l'entrée E Dans le cas de la lecture, il délivre en S l'information qu'il contient, après sélection de la ligne et de la colonne voulues. Les éléments de la mémoire statique à accès alléatoire décrits ici sont donc les suivants: Cellule de mémoire bistable décrite précédemment Porte d'adressage X (Lignes) Porte d'adressage Y (Colonnes) Demi circuit de commande d'entrée X (ou Y) Sélection d'Ecriture-Lecture Sélection d'Ecriture Amplificateur de lecture. A la figure 6 est représenté le dispositif 2 d'adressage en X. Chaque ligne X est commandée par une porte 10 qui permet de sélectionner le numéro de ligne en fonction des niveaux qui sont appliqués à son entrée. On obtient ces niveaux à l'aide de deux demi-commande identiques qui reproduisent les signaux logiques complémentaires pour les entrées des portes 10. A la figure 7 est représenté le dispositif 3 d'adressage en Y. Chaque colonne Y est commandée par une porte 13 qui permet de sélectionner le numéro de colonne en fonction des niveaux qui sont appliqués à son entrée. On obtient ces niveaux à l'aide de deux demi-commandes 14, 15 identiques qui reproduisent les signaux logiques complémentaires pour les entrées des portes 13. Le circuit 16 contient le circuit de sélection d'écriture-lecture dans lequel est entré le signal E/L et le signal E d'entrée de données dans le cas d'une écriture; il contient aussi l'amplificateur de lecture qui délivre, en cas de lecture, le signal de sortie S. Ainsi la figure 6 représente le schéma du dispositif 2 d'adressage en X. Il comprend 2 NX circuits inverseurs logiques ( 11, 12) groupés dans le bloc , et 2 NX portes groupées dans l'ensemble 26. On peut prendre comme exemple NX = 5; 2 NX étant par conséquent égal à 32. Ces circuit de demi-commande sont montés comme indiqué figure 6 Il en résulte qu'à chaque entrée de l'ensemble 25, correspond deux sorties complémentaires V Xi et V Xi. L'ensemble 26 comprend 32 portes OU-NON, dont les sorties respec- tives se mettent à l'état " 1 ", quand les 5 entrées sont à l'état " O " Chacune de ces portes porte un numéro de 0 à 31. Or, de chaque ligne Vxi ou Vxi toujours l'une par définition est portée au niveau 1 De plus chaque nombre de O à 31, en numérotation binaire est un nombre de cinq chiffres, dont chacun est ou 1 ou 0 Le nombre 3 s'écrit par exemple 00011. Pour exciter la porte 3, il suffira qu'elle soit reliée aux lignes V xi, VX 2, VX 3 qui sont au niveau 0, et aux lignes VX 4 et VX 5 qui sont également au niveau 0. Il est donc clair que pour obtenir l'adresse de la ligne XY, il suffira d'appliquer aux entrées de l'ensemble les chiffres qui composent le nombre j, pour obtenir la ligne X, et par conséquent la sélection d'une ligne de la matrice. Il faut alors sélectionner un élément de la ligne X, celui de la colonne y K pour d'une part, écrire une information, ou d'autre part pour lire l'information qu'il contient C'est le rôle du dispositif 3 d'adressage en Y représenté en figure 7. Il joue le même rôle que le dispositif 2 d'adressage en X. Mais il comprend en outre deux entrées, à savoir l'entrée E/L qui commande la fonction d'écriture ou lecture de l'information et l'entrée E qui dans le cas de l'écriture commande l'entrée d'un " O " ou d'un " 1 ". L'entrée E/L en position lecture permet d'obtenir l'information con- tenue dans l'élément adressé en sortie S. A la figure 8 sont représentés les circuits de demi-commandes qui sont les mêmes que l'on considère les lignes ou les colonnes Ainsi chaque demi- commande ( 12, 13 ou 14, 15) reproduit les signaux logiques complémentaires qui permettront de sélectionner les numéros de ligne et colonne désirées. Chaque demi-commande a un étage inverseur d'entrée constituée par un transistor à effet de champ T 16 et une charge T 14 reliée comme indiqué en figure 8 L'étage de sortie est constitué par un transistor à effet de champ T 17 à deux sources indépendantes, son drain étant relié à la tension d'alimentation +V L'une des sources est reliée à la masse par une diode d 1 et une charge Z 15 en série et fournissant la sortie V pour la deuxième demi-commande qui lui est identique L'autre source est reliée à une ligne de dxi recevant le même signal que celui qui correspond à Vxi La deuxième demi-commande comporte les transistors à effet de champ T 36, T 37, et les charges Z 35 et Z 36 La deuxième source de T 37 constitue une sortie pour les diodes dxi recevant le signal correspondant à Vxi Ces différents éléments sont reliés entre eux comme cela est représenté à la figure 8. La figure 9 représente un dispositif de mémorisation réalisé à partir du circuit bistable illustré à la figure 4. Ce circuit bistable 1 joue le rôle d'une cellule de mémoire à accès aléatoire L'accès à la cellule se fait grâce aux transistors à effet de champ T 4 et T 5 commandés respectivement par une porte d'adressage X (ligne) 10 et une porte d'adressage Y (colonne) 13. L'entrée des données E est isolée par le transistor à effet de champ T 6 commandé par un système de sélection Ecriture-Lecture. Chaque ligne X est commandée par une porte X 10 constituée par un transistor à effet de champ T 10 et de charges Z 6 et Z 7 formant un inverseur simple à un étage L'adressage de cette porte se fait par des diodes dx Ik d X 2 d XP de base commune reliée à la grille du transistor T 10 Ces éléments sont reliés entre eux comme cela est représenté à la figure 9. L'accès à la colonne Y se fait grâce au transistor à effet de champ T 5 dont la grille est commandée par une porte Y 13 analogue à la porte X 10 précédente avec un transistor à effet de champ Ti 11, des charges Z 8 et Z 9 et 11822 les diodes dy,, dy 2 d yq Ces différents éléments sont reliés entre eux comme cela est représenté à la figure 9. L'entrée des données E est isolée par le transistor à effet de champ T 6 dont la grille est commandée par la sélection Ecriture-Lecture constitué par un inverseur logique. Les éléments de cette sélection EcritureLecture sont: les transistors à effet de champ T 12, T 13, les résistances Z 1,, Z 11 et la diode d EL; ces éléments étant reliés entre eux comme cela est représenté à la figure 9. Les signaux de E sont fournis par une sélection Ecriture qui est constituée par un inverseur logique identique à celui de la sélection Ecriture-Lecture, dont les éléments sont: les transistors à effet de champ T 14, T 15, les résistances Z 12, Z 13 et la diode d E; ces éléments étant reliés entre eux comme cela est représenté à la figure 9. L'amplificateur de lecture a deux étages: le premier étage est un circuit suiveur-décaleur constitué par le transistor à effet de champ T 7 la diode d Al et la résistance Z 3, le second est un inverseur logique de même type que celui de la sélection écriture dont les éléments sont les transistors T 8, Tg, les résistances Z 4, Z 5 et la diode d A 2 Ces différents éléments sont reliés entre eux comme cela est représenté à la figure 9. Dans le cas d'écriture de l'état " O ", on a les situations représentées dans le tableau Il situé en fin de description. Dans le premier cas ( 1) considéré, les transistors à effet de champ T 6, T 5 et T 4 sont passants VD 4 est ramené aux niveaux bas: somme des chutes de tension de déchet des transistors T 6, T 5, T 4, avec un courant T supérieur au courant de maintien de l'état " 1 ": i T i T La cellule bascule donc à l'état " O " 3 1 Dans le deuxième cas ( 2) considéré la colonne Y n'est pas adressée: les transistors T 4 et T 6 sont passants et le transistor T 5 est bloqué. Dans le troisième cas ( 3) considéré la ligne X n'est pas adressée: les transistors T 5 et T 6 sont passants et le transistor T 4 est bloqué. Dans ces deux derniers cas la cellule mémoire n'est pas adressée Le courant i T est égal à une somme de courants inférieure au courant i T T T 43 T: i T (o) et i T (O) étant les courants parasites dans les transistors T 5 et T 1 T 5 6 T 6 lorsqu'ils sont bloqués, la cellule reste donc dans un état stable. Dans le quatrième cas, on effectue la lecture de la cellule mémoire avec les transistors T 4 et T 5 passants et le transistor T 6 bloqué Les courants parasites sont trop faible pour changer l'état de la cellule. Les conditions de basculement à " O " sont donc: VD 4 4 (VD étant la tension au point D 4, et VD (S) la tension de seuil au même point) et i T > ' -' 4 IT 3 I Tl Dans le cas d'écriture de l'état " 1 ": on a les situations représentées dans le tableau III situé en fin de description. On considère les mêmes quatre cas que ceux étudiés précédemment pour l'écriture de l'état " O ". Dans le premier cas ( 1) considéré les transistors à effet de champ T 6, T 5, T 4 sont passants, D 4 est forcé au niveau haut avec un courant i T + i G supérieur au courant de maintien i T de l'état " O " La cellule bascule 6 donc a l'Pétat " 1 " 1 Dans le deuxième ( 2) et le troisième cas ( 3), les cellules mémoire non adressées sont restées stables car les courants parasites sont faibles devant IT Dans le quatrième cas ( 4), la cellule en lecture reste stable pour la même raison. Les conditions de forçage à " 1 " sont donc: VD > VD (S) 4 4 ( (VD étant la tension au point D 4 et VD (S) la tension de seuil au même D 4 4 point) et i T> i T 4 T 1 L'ordre de grandeur des niveaux est le suivant: L'amplificateur de lecture détecte les niveaux " O " et " 1 " suivant que VG prend les tensions O ou VOS. 8 Comme: VG =VD VS V O G 8 D 4 7 D'o, les conditions: VG(B) VD (B) V 5 V O os (niveau bas) 8 4 7 avec VD (B) = VOS + Vd (tableau 1) = VG (B) =Vd Vs 8 4 7 1 avec VD(H) = V V Vos (tableau I) 4 3 == VG(H) = V 2 Vos V 57 V 05 En prenant: V V V o 53 s+ O 7 Volt et +V > 4 Vos On obtient: V 3 Volts VD(B) 0 8 Volt (niveau bas) 4 VD (H) 2 Volts (niveau haut) D 4 VD(S) 1 2 Volts (seuil) Ces niveaux montrent que la cellule est très stable avec une grande immunité aux bruits. En résumé, les différents éléments de la mémoire statique décrits ici ont des caractéristiques représentées dans le tableau IV situé en fin de description. Le niveau VD étant un niveau suiveur en fonction des niveaux de la charge jusqu'à 2 Volt (VD suit jusqu'à 3 Volt) Le niveau F étant un niveau flottant. La tension d'alimentation unique étant égale à 3 Volt. L'organisation de la mémoire est représentée en figure 10 Les cellules sont groupées en p lignes X et en q colonnes Y Les lignes regroupent les grilles G 4, les colonnes regroupent les sources 54; G 4 et 54 étant les grilles et les sources des transistors T 4 de chaque cellule. Chaque ligne est commandée par une porte d'adressage X On accède à chaque colonne par un transistor à effet de champ T 5 dont la grille est commandée par une porte d'adressage Y On pourrait tout aussi bien remplacer les transistors T 4 et T 5 correspondant à chaque cellule par des transistors bigrilles, chaque première grille étant reliée à la ligne d'adres- sage et chaque seconde grille à la colonne d'adressage considérée. Les sources des transistors à effet de champ T 5 sont reliées d'une part au drain D 6 du transistor à effet de champ T 6 qui isole l'accès de l'entrée des données E et d'autre part à l'entrée de l'amplificateur de lecture 21. La grille G 6 est commandée par le sélecteur d'écriture-lecture 20 décrit précédemment. Les portes X et Y sont commandées par les circuits de demi- commande X et Y. L'exemple d'une mémoire 256 bits organisée en 8 colonnes Y, 32 lignes X est donné dans le tableau V situé en fin de description. On peut donc réaliser une mémoire de 256 bits dans un millimètre carré de surface Quand à la consommation, on peut prendre 100 p W par élément en moyenne, ce qui fait au total de l'ordre de 30 m W. Suivant ces ordres de grandeur, on peut envisager de réaliser des mémoires de 1024 bits dans les surfaces de 2 x 2 mm 2, avec une consom- mation de 120 m W seulement. La vitesse d'accès de ces mémoires peut être inférieure à 1 nano- seconde. v v v v v i Cas E G 6 G 5 G 4 D 4 T 4 0 vos vos +vd vos +Vd 4-Vd-vd +vd +vdi T+i G 6 6 5 6 5 4 6 4 0 vos Vd v D +V os VD i T(o)+i G 2 il 4 4 5 4 0 vos vos +Vd Vd VD O 3 6 10 4 0 O v +V v +V v (OM 4 D 4os D 4 os D 4 T 6 G 118 2 2 TABLEAUI TABLEAUII 2 5 118 2 2 TABLEAU III v E v G V v G v D T 6 5 4 4 v -VS -vos v -vs -'OS 'G +Vd v D+V OS VE-Vd -Vd -vd I T+j 13 4 4 4 6 5 4 6 v -v S 15-V osv _VS 13 -V OSVd v D+v OS VD G 4 4 4 TABLEAU IV Commandes d'entrée de la mémoire Sortie { Sortie Entrée Elément Nature Haut Seuil Bas Haut Bas Cellule de Bascule mémoire bistable 2 1 2 O 8 D O 2 V 3 Porte X Inverseur V O 2 1 4 F simple D V 3 Porte Y Inverseur O 2 1 4 F simple D V 3 Circuit de Inverseur demi-command double + 0 7 O 0 7 0 X, Y Double sortie 1 4 F Sélection Inverseur V O 0 7 O Ecriture double 2 Lecture Sélection Inverseur Entree double 2 O O 7 O Amplifica Suiveur + teur de inverseur VD 2 0 8 Vlecturedouble O 2 lecture double 2 251 '822 TABLEAU V Elément Nombre Surface unitaire Elément Nombremoen moyenne Cellule 256 50 x 50 pm 2 Porte X 32 - Circuit de demi 5 x= commande X Porte Y 8 - Circuit de demi 3 x 2 = 6 commande Y Sélecteurd'écriture/ 1 lecture Sélecteur d'entrée 1 des données Amplificateur de 1 lecture 2 Total 315 0 75 mm 2.5 11822 REVENDICATIONS 1 Circuit logique bistable utilisant des transistors à effet de champ à faible tension de seuil, connectés entre les deux bornes d'un générateur de tension d'alimentation, caractérisé en ce qu'il comporte deux transistors à effet de champ (T 1 et T 2) en série dont les grilles sont reliées entre elles et à la première borne du générateur de tension d'alimentation par une première charge (Z 1), la source du premier transistor à effet de champ (T 1) étant relié à la deuxième borne du générateur de tension d'alimentation, le drain du deuxième transistor à effet de champ (T 2) étant relié d'une part à la première borne du générateur de tension d'alimentation par une deuxième charge (Z 2) et d'autre part à la grille d'un troisième transistor à effet de champ (T 3) dont le drain est relié à la première borne du générateur de tension d'alimentation et la source au point commun constitué par le drain du premier transistor (T 1) et par la source du deuxième transistor (T 2) par l'intermédiaire d'une diode Schottky (dc 2); ce point commun constituant la borne de sortie dudit circuit bistable. 2 Circuit bistable selon la revendication 1, caractérisé en ce qu'il comprend en outre une diode Schottky (dc I) -polarisée dans le sens passant intercalée entre la source du premier transistor (T 1) et la deuxième borne du générateur de tension d'alimentation. 3 Dispositif de mémorisation selon la revendication 2, caractérisé en ce qu'il comporte des cellules mémoires constituées par des circuits selon la revendication 2. 4 Dispositif de mémorisation selon la revendication 3, caractérisé en ce que les cellules mémoires forment une matrice comportant des lignes et des colonnes d'adressage respectivement X et Y; des circuits d'adressage en X et Y permettant de sélectionner la cellule désirée. Dispositif de mémorisation selon la revendication 4, caractérisé en ce qu'un circuit d'adressage en X comporte un premier transistor à effet de champ (T 4) de sélection de la cellule mémoire, le drain de ce transistor étant relié au point de sortie de la cellule, et sa grille à une ligne d'adressage en X. 6 Dispositif de mémorisation selon la revendication 5, caractérisé en 11822 ce qu'un circuit d'adressage en Y comporte un second transistor à effet de champ (T 5) de sélection de la cellule mémoire, le drain de ce transistor étant relié à la source d'un premier transistor de sélection (T 4), sa grille étant reliée à une colonne d'adressage en Y. 7 Dispositif de mémorisation selon les revendications 5 et 6, carac- térisé en ce que les premier et second transistor à effet de champ de sélection sont confondus en un seul transistor à effet de champ de sélection bigrille, l'une des grilles étant reliée à la ligne d'adressage en X et l'autre grille à la colonne d'adressage en Y. 8 Dispositif de mémorisation selon l'une quelconque des revendi- cations 6 ou 7, caractérisé en ce qu'il comporte un dispositif de sélection de mode écriture-lecture, ce dispositif étant relié en s Qrtie à la grille d'un transistor (T 6) dont le drain est relié soit à la source d'un deuxième transistor à effet de champ de sélection ou à la source d'un transistor à effet de champ bigrille. 9 Dispositif de mémorisation selon la revendication 8, caractérisé en ce que le dispositif de sélection écriture-lecture est un inverseur logique. Dispositif de mémorisation selon l'une quelconque des revendi- cations 6 ou 7, caractérisé en ce qu'il comporte un circuit de lecture; ce circuit de lecture étant relié en entrée au drain d'un transistor (T 6) qui est relié aussi soit à la source d'un deuxième transistor à effet de champ de sélection, soit à la source d'un transistor à effet de champ bigrille. Il Dispositif de mémorisation selon la revendication 10, caractérisé en ce que le circuit de lecture comporte deux étages, le premier étage étant un étage suiveur-décaleur, le deuxième étage étant un inverseur logique. 12 Dispositif de mémorisation selon l'une quelconque des revendi- cations 6 ou 7, caractérisé en ce que chaque circuit d'adressage en X ou Y comporte une porte OU-NON à plusieurs entrées et une sortie reliée soit au drain d'un transistor de sélection en X (T 4) ou Y (T 5) soit au drain du transistor à effet de champ bigrille. 13 Dispositif de mémorisation selon la revendication 12, caractérisé en ce que les entrées des portes OU-NON sont commandées par des circuits de commande permettant de sélectionner le numéro de ligne et le numéro de colonne voulu. 14 Dispositif de mémorisation selon la revendication 13, caractérisé en ce que ces circuits de commande comportent deux circuits identiques; chaque circuit comportant un étage inverseur d'entrée, l'étage de sortie étant constitué d'un transistor à effet de champ à deux sources indé- S pendantes.