FR 2503456 A1 19821008 FR 8205462 A 19820330 I La présente invention se rapporte à des circuits intégrés de protection. De nombreux types d'équipement électrique contiennent des dispositifs à circuits intégrés, qui sont vulnérables à une dégradation due aux hautes tensions transitoires. Dans un téléviseur, l'anode du tube producteur de l'image est typiquement polarisée à un potentiel élevé, tel que 25.000 volts. De hautes tensions transitoires peuvent être produites quand l'anode à haute tension du tube-image se décharge rapidement vers des points à des potentiels plus faibles. De telles hautes tensions transi- toires ont des crêtes positives et négatives qui dépassent souvent 100 volts et peuvent durer pendant plusieurs microsecondes. Des hautes tensions transitoires peuvent également être produites quand des charges électrostatiques sont déchargées lorsqu'un utilisateur contacte les commandes du téléviseur. Les hautes tensions transitoires peuvent être couplées aux bornes des circuits intégrés employés dans le téléviseur pour le traitement de signaux vidéo et audio. En conséquence, ces circuits intégrés peuvent être endommagés par les hautes tensions transitoires. Dans un téléviseur, les signaux particuliers appliqués à un circuit intégré peuvent avoir des excursions positives de tension qui, en fonctionnement normal, dépassent le potentiel positif d'alimentation. Par exemple, un circuit intégré régulateur horizontal/vertical typique de télévision nécessite une connexion en contre-réaction des bobines de déviation du tube-image à l'une de ses bornes d'entrée. Tandis que l'alimentation en courant du circuit intégré est typiquement de +10 volts, la tension de contre-réaction de crête des bobines de déviation est typiquement de +27 volts. Par conséquent, il est souhai- table de prévoir un circuit de protection contre les transitoires positifs pour de tels circuits intégrés, permettant aux tensions normales du signal de dépasser le potentiel d'alimentation en courant sans activer un tel circuit de protection, tout en protégeant néanmoins le circuit intégré de transitoires excessivement importants. La présente invention concerne un dispositif de protection pour circuits intégrés qui comprend deux transistors de conductivité complémentaire et un transistor métal-oxyde-semiconducteur (MOS), qui fait corps avec la structure de semiconducteurz Les deux transistors de conductivité complémentaire et les transistors MOS sont agencés pour former un dispositif à deux bornes capable de conduire un fort courant quand la différence de potentiel entre les deux bornes dépasse un seuil prédéterminé. Le dispositif de protection est connecté, à une borne, à une borne de circuit du circuit à protéger et par son autre borne, à une source de potentiel de référence. Quand le potentiel à la borne de circuit du circuit protégé dépasse le seuil prédéterminé, qui de préférence est établi au- dessus de la tension maximum attendue du signal, le circuit de protection est rendu conducteur, protégeant ainsi le circuit intégré d'une dégradation. 2-0 Dans un mode de réalisation, la porte du transis- tor MOS est connectée à la source du potentiel de référence, donc le seuil prédéterminé du dispositif de protection est sensiblement égal au seuil du transistor MOS. Dans un second mode de réalisation, la porte du transistor MOS est connectée à la borne de circuit du circuit à protégerjdonc le transistor MOS est conditionné pour une non conduction. Le seuil prédéterminé de ce dernier dispositif de protec- tion est considérablement plus important que celui du premier. L'invention sera mieux comprise, et d'autres buts, caractéristiques, détails et avantages de celle-ci apparaîtront plus clairement au cours de la description explicative qui va suivre faite en référence aux dessins schématiques annexés donnés uniquement à titre d'exemple illustrant plusieurs modes de réalisation de l'invention et dans lesquels: - la figure 1 est une vue de dessus d'un dispositif de protection pour circuit intégré selon un mode de réali- sation de l'invention; - la figure 2 est une vue en coupe transversale d'une structure de semiconducteur illustrant d'autres détails de structure du dispositif de protection de la figure 1; - la figure 3 est un schéma du dispositif de protection à semiconducteur des figures 1 et 2; - la figure 4 est une vue de dessus d'un dispositif de protection pour circuit intégré selon un autre mode de réalisation de l'invention; - la figure 5 est une vue en coupe transversale d'une structure de semiconducteur illustrant d'autres détails de structure du dispositif de protection de la figure 4; et - la figure 6 est un schéma du dispositif de protection à semiconducteur des figures 4 et 5. Comme on peut le voir sur les figures 1 et 2, un circuit semiconducteur est fabriqué sur un substrat 10 fait en un matériau de silicium du type P. Une couche épitaxiée 12 de conductivité du type N- est disposée sur le substrat 10. Une région 14 du type P est disposée dans la couche épitaxiée 12 du type N-, pour former une jonction PN avec la couche 12. Une région 20 du type P+ est de plus formée dans la région 14 du type P. Une autre région 16 du type P est disposée dans la couche épitaxiée 12 du type N-, pour former une jonction PN avec la couche épitaxiée 12. Une région 18 du type N+ est disposée dans la région 16 du type P pour former une jonction PN avec la région 16 du type P. Une région enfouie ou noyée 11 du type N+ se trouve en dessous des régions 14, 20, 16 et 18. La structure ainsi formée dans la couche épitaxiée 12 du type N- est un circuit de protection, dont le schéma est représenté sur la figure 3. Une région 32 du type P+ entoure la couche épitaxiée 12 du type N- et s'étend de la surface de la couche épitaxiée 12 jusqu' au substrat 10, afin d'isoler ainsi le circuit de protection formé dans la couche épitaxiée 12 du type N- des autres circuits sur le substrat 10 dans les régions 21a et 21b. La région 32 du type P+ recouvre également la région 16 du type P pour former une connexion entre le substrat 10 et la région 16 du type P. Une couche isolante 22, qui peut par exemple être en bioxyde de silicium, recouvre la surface de la couche épitaxiée 12 du type N-. Des ouvertures sont formées dans la couche isolante 22 au-dessus des régions 20, 18 et 32 afin de former des contacts électriques respectifs avec elles. Une couche conductrice 24, qui peut par exemple être en aluminium, recouvre la couche isolante 22 et est en contact avec la région 20 du type P+. Une autre couche conductrice 30 recouvre la couche isolante 22 et est en contact avec la région 18 du type N+ et la région 32 du type P+. Une autre couche conductrice 26, connectée à la couche conductrice 30, recouvre la partie de la couche épitaxiée 12 du type N- qui s'étend entre la région 14 du type P et la région 16 du type P afin de former un transistor MOS à canal du type P. Un plot de liaison 28 est connecté à la région 20 du type P+ par la couche conductrice 24. Le plot 28 est de plus connecté à une borne de signaux d'un circuit d'utili- sation 101, ailleurs sur la pastille de circuit intégré, comme dans les régions 21a et 21b. Une borne 34 est de plus connectée à la région 32 du type P et à la région 18 du type N+ dans la couche conductrice 30. La borne 34 est connectée pour recevoir une source de potentiel de réfé- rence, comme la masse. La figure 3 est un modèle d'un schéma de circuit de la structure illustrée sur les figures 1 et 2. Le circuit de protection comprend un transistor QI du type PNP, un transistor Q2 du type NPN, un transistor MOS Pi à canal du type P et une résistance Rl. L'émetteur 114, la base 112 et le collecteur 116 du transistor Qi correspondent respectivement aux régions 14, 12 et 16 des figures 1 et. 2. La région 20 du type P+ augmente l'efficacité d'injection de la région d'émetteur 14 du transistor Qi ce qui augmente le gain en courant direct d'émetteur commun, couramment appelé "béta" de ce transistor. L'émetteur 118, la base 116 et le collecteur 112 du transistor Q2 correspondent aux régions 18, 16 et 12 respectivement des figures 1 et 2. L'électrode de source 114 et l'électrode de drain 116 du transistor Pi correspondent aux régions 14 et 16 respective- ment sur les figures 1 et 2. La porte 126 du transistor Pi correspond au conducteur 26 sur les figures 1 et 2. La résistance Ri correspond à la partie étendue de la région 16 du type P entre la région 18 du type N+ et la région 32 du type P+ plus la résistance de pincement qui est formée par la région 16 du type P se trouvant en dessous de la région 18 du type N+. La valeur de la résistance Rl est déterminée par la résistivité de la région 16 du type P, et la géométrie de la région 18 du type N+ par rapport à la région 16 du type P (voir figure 2). Par exemple, la valeur de la résistance RI peut être accrue en étendant encore la région 16 du type P plus loin de la région 18 du type N+, ou en formant l'extension plus étroite. De même, comme ceux qui sont compétents en la matière le savent, la valeur de la résistance Rl pouvant être attribuée à la résistance de pincement en dessous de la région 18 du type N+ peut être accrue en diffusant la région 18 du type N+ plus profondément dans la région 16 du type P'. La région noyée 11 du type N+ produit une conductivité accrue à travers la région inférieure de la couche épitaxiée 12 qui augmente la capacité des transistors QI et Q2 à être conducteurs de courant quand une haute tension transitoire a déclenché le dispositif de protection. Comme le montre la figure 3, les transistors Qi et Q2 sont connectés pour former un thyristor (SCR). Plus particulièrement, la base de Qi est connectée au collecteur de Q2 et la base de Q2 est connectée au collecteur de Q1. La résistance Rl est connectée entre la base et l'émetteur du transistor Q2. La source du transistor Pl est connectée à l'émetteur du transistor Qi et le drain du transistor PI est connecté au collecteur du transistor QI, donc le canal de conduction de PI est connecté en parallèle au trajet conducteur principal du transistor Qi. La porte 126 du transistor PI est connectée à l'émetteur du transistor Q2. Le dispositif de protection résultant est connecté entre le plot de liaison 28, qui est une borne de signaux (soit pour des signaux d'entrée ou de sortie) d'un circuit d'utilisation de télévision à protéger et la borne 34, qui est connectée au potentiel de la masse. La présente structure diffère d'un thyristor conventionnel parce que le transistor intégral MOS et ses connexions aux transistors Qi et Q2 convertissent le thyristor à trois bornes en un dispositif à deux bornes qui est rendu conducteur quand la tension entre ses bornes dépasse un seuil prédéterminé. Comme la porte et la source sont connectées entre la borne de signaux 28 et la borne à la masse 34, le seuil prédéterminé du dispositif de protection est sensiblement égal à la tension de seuil porte-source du transistor Pi, c'est-à-dire la tension de porte à laquelle le transistor PI est conducteur. En fonctionnement, on suppose que les transistors Qi et Q2 sont initialement non conducteurs. La résistance Rl empêche les bruits électriques et thermiques de rendre, par inadvertance, les transistors QI et Q2 conducteurs. Tant que le signal appliqué au plot de liaison 28 à un potentiel en dessous de la tension de seuil porte-source du transistor PI, les transistors Qi et Q2 restent non conducteurs. Une haute tension transitoire apparaissant au plot de liaison 28 à un potentiel supérieur à la tension de seuil porte-source de PI force la tension porte-source du transistor PI à dépasser la tension de seuil de Pi, ce qui force le courant du canal à s'écouler dans le transistor Pl. La conduction par le transistor Pi fournit son courant de base au transistor Q2. Le courant résultant de collecteur du transistor Q2 fournit son courant de base au transistor Qi, rendant ce transistor conducteur.-La conduction entre le collecteur et l'émetteur des transistors QI et Q2 est régénérative, mettant ainsi les transistors QI et Q2 en forte conduction. L'énergie de la haute tension transitoire est détournée, en vertu de la conduction des transistors QI et Q2, vers la masse, protégeant ainsi le circuit d'utilisation de traitement de signaux de télé- vision 101 d'une dégradation. Quand le courant fourni par la haute tension transitoire, du plot conducteur 28 à la borne d'alimentation en courant 34 tombe en dessous d'un courant minimum d'entre- tien, le transistor Q2 reçoit un courant insuffisant de base pour rester conducteur, et par conséquent Q2 devient non conducteur. En réponse, le courant de base au transis- tor QI est supprimé, le rendant non conducteur. En conséquence, le circuit de protection devient non conducteur. La résistance Rl, en plus de stabiliser le dispositif de protection contre un allumage par inadvertance, détermine également le courant minimum de maintien en dessous duquel QI et Q2 se trouvent non conducteurs. Tandis que la valeur de la résistance Rl augmente, le courant minimum de maintien diminue, et inversement. La tension prédéterminée de seuil du dispositif de protection est sensiblement égale à la tension de seuil du transistor Pi. Comme on le sait, la tension de seuil d'un transistor MOS est en rapport avec l'épaisseur d'oxyde en dessous de sa porte, et la conductivité du matériau du canal. Les valeurs typiques de la tension de seuil de transistors MOS comme PI sont comprises entre 20 et 30 volts. En conséquence, par une conception appropriée du transistor Pi du type MOS, le seuil pré- déterminé du circuit de protection peut être établi à une relativement haute tension, comme 30 volts, qui est typiquement bien plus élevée que la tension la plus positive d'alimentation en courant, comme 10 volts. Les figures 4, 5 et 6 montrent un autre mode de réalisation de l'invention-o la tension prédéterminée de seuil du dispositif de protection est sensiblement accrue, en comparaison à celle du dispositif de protection des figures 1, 2 et 3. La structure du circuit de protection des figures 4, 5 et 6 est la même que celle des figures 1, 2 et 3 à l'exception que la porte du transistor PI n'est pas connectée au potentiel de la masse comme dans le premier mode de réalisation, mais plutôt au plot de liaison 28 par une connexion entre la couche conductrice 26 et la couche conductrice 24. Une telle connexion entre la porte et la source du transistor Pi conditionne ce transis- tor pour être non conducteur pour toutes les tensions positives au plot de liaison 28. Dans ce mode de réalisa- tion, la tension prédéterminée de seuil du dispositif de protection dépend de la tension de rupture en polarisation inverse entre le collecteur et la base des transistors Qi et Q2 plutôt que de la tension de seuil du transistor Pl. La tension de rupture en polarisation inverse collecteur- base et la tension appliquée au collecteurqui force le courant de base à être appliqué par le collecteur. Tant que le courant du collecteur à la base n'est pas excessif, le transistor est conducteur, mais il ne subit aucune dégradation. Le transistor Pi a pour but d'augmenter la tension de rupture en polarisation inverse des transistors QI et Q2. A cette fin, on pense que le champ électrique induit en dessous de la porte du transistor Pi a tendance à empêcher la rupture collecteur-base des transistors Qi et Q2 de se produire à proximité de la surface du circuit intégré. Par suite, le phénomène de rupture collecteur-base a tendance à se produire à une profondeur plus importante dans la pastille de semiconducteur, ce qui a pour effet d'augmenter la tension de rupture collecteur-base. Ainsi, la connexion de la porte du transistor Pi au plot de liaison 28, o est reçu le transitoire positif, augmente la tension prédéterminée de seuil du thyristor formé des transistors Qi et Q2. La rupture en polarisation inverse se produit à la jonction des régions 12 et 16. Par conséquent, la tension prédéterminée de seuil du dispositif de protection est sensiblement égale à la tension de rupture collecteur- base en polarisation inverse du transistor Q2. La tension de rupture du transistor Q2 est, à un certain point, déterminée par la valeur de la résistance RI. En particulier, tandis que la valeur de la résistance Rl diminue, la tension de rupture collecteur-base en polari- sation inverse du transistor Q2 augmente, et inversement. De même, la tension de rupture en polarisation inverse du transistor Q2 est affectée par des paramètres particuliers du transistor PI. Par exemple, plus l'oxyde isolant en dessous de la porte 26 du transistor Pl est mince, d'autant plus profondément se produit la rupture collecteur- base respective, avec pour résultat éventuellement de plus hautes tensions de rupture. On peut obtenir des tensions de rupture entre 40 et 60 volts. En utilisation, un signal est appliqué au plot de liaison 28 et les transistors QI et Q2 sont initialement non conducteurs. Une haute tension transitoire apparaissant au plot de liaison 28 force le potentiel au plot 28 à augmenter brusquement. Un tel potentiel positif apparait sensiblement à travers la jonction collecteur-base des transistors QI et Q2. Quand le potentiel appliqué dépasse la rupture en polarisation inverse du transistor Q2, du courant de base est appliqué au transistor QI qui à son tour applique du courant de base au transistor Q2, mettant, de façon régénérative, les deux transistors en forte conduction. Quand le courant appliqué par la haute tension transitoire du plot de liaison 28 à la borne d'alimenta- tion en courant 34 tombe en dessous du courant minimum de maintien, les transistors Qi et Q2 passent à l'ouverture et le circuit de protection devient non conducteur. De cette façon, l'énergie des hautes tensions transitoires produisant une tension positive au plot de liaison 28, supérieure à la tension de seuil du circuit de protection, est dissipée par la conduction des transistors Qi et Q2 vers la borne d'alimentation en courant 34. Par ailleurs, comme la tension prédéterminée de seuil du dispositif de protection est de 40 volts ou plus, la variation du signal d'entrée peut considérablement dépasser le potentiel positif d'alimentation en courant, typiquement de l'ordre de +10 volts, sans déclencher le dispositif de protection. Tandis que la présente invention a été décrite en se référant à une structure spécifique, on comprendra que des modifications sont possibles. Par exemple, les régions de semiconducteur du type P et du type N peuvent être interchangées pour produire un dispositif de protection rendu conducteur pour les tensions transitoires négatives. De même, on comprendra que la couche conduc- trice 26, qui forme la porte du transistor PI du type MOS, peut être en un conducteur autre que l'aluminium, et que le matériau isolant en dessous de la porte peut être un isolant autre que le bioxyde de silicium. R E V E N D I C A T I 0 N S 1.- Circuit de protection semiconducteur du type comprenant: un substrat semiconducteur d'un premier type de conductivité: une couche de semiconducteur d'un second type de conductivité disposée sur ledit substrat, ladite couche ayant une surface; des première et seconde régions de semiconducteur dudit premier type de conductivité, chacune disposée en relation de formation d'une jonction PN avec ladite couche de semiconducteur; une troisième région de semiconducteur dudit second type de conductivité disposée en relation de formation de jonction PN avec ladite seconde région; caractérisé en ce que: une couche (22) d'un matériau isolant est disposée à la surface de ladite couche de semiconducteur (12) qui se trouve entre lesdites première (14) et seconde (16) régions de semiconducteur, et une couche (24) d'un matériau conduc- teur et disposée sur ladite couche isolante, ladite couche conductrice étant connectée à l'une desdites première et troisième régions de semiconducteur par un moyen conducteur. 2.- Circuit selon la revendication 1, caractérisé en ce que le moyen conducteur précité relie la couche conductrice précitée à la première région de semiconducteur précitée. 3.- Circuit selon la revendication 1, caractérisé en ce que le moyen conducteur précité relie la couche conductrice précitée à la troisième région de semiconduc- teur précitée. 4.- Circuit selon l'une quelconque des revendica- tions précédentes, caractérisé en ce que la seconde région de semiconducteur précitée s'étend dans une direction le long de la surface de la couche de semiconducteur précitée afin de former une résistance (Rl) qui comprend la partie de la seconde région de semiconducteur qui est disposée entre la troisième région de semiconducteur (18) et l'extrémité de l'extension de ladite seconde région de semiconducteur (16). 5.Circuit selon la revendication 4, caractérise en ce qu'il comprend de plus un moyen (32) pour connecter l'extrémité étendue de la seconde région de semiconducteur précitée au substrat semiconducteur précité. 6.- Circuit selon la revendication 5, caract'rîs en ce que le moyen précité pour connecter l'extrén1it' étendue de la seconde région de semiconducteur précitée au substrat semiconducteur précité comprend une quatrième région de semiconducteur du premier type de conductivité qui s'étend de la surface de la couche de semiconducteur précitée audit substrat, ladite quatrième région de semiconducteur intersectant ladite seconde région de semiconducteur à ladite extrémité étendue, ladite quatrième région de semiconducteur entourant ladite couche de semi- conducteur. 7.- Circuit selon la revendication 5, caractérisé en ce qu'il comprend de plus: une borne de référence (34) pour recevoir un potentiel d'alimentation de référence: un moyen pour connecter ladite borne de référence au substrat précité et à la troisième région de semi- conducteur précitée; un circuit d'utilisation (101) ayant une borne de signaux pour recevoir un signal; et un moyen pour connecter ladite borne de signaux à ladite première région de semiconducteur. 8.- Circuit selon la revendication 4, caractérisé en ce qu'il comprend de plus une région noyée de semi- conducteur (11) du second type de conductivité, ladite région noyée étant disposée entre la couche de semi- conducteur et le substrat, et s'étendant en dessous de ladite première région de semiconducteur, ladite troisième région de semiconducteur et la partie de la couche de semiconducteur entre lesdites première et troisième régions, ladite région de semiconducteur noyée ayant une plus faible résistivité que celle de ladite couche de semiconducteur. 9.- Circuit de protection, du type comprenant des premier et second transistors d'un type de conductivité opposé ayant respectivement un émetteur, une base et un collecteur; une connexion entre la base dudit premier transistor et le collecteur dudit second transistor; une connexion entre le collecteur dudit premier transistor et la base dudit second transistor; une borne de signaux o est connecté l'émetteur dudit premier transistor; et une borne de référence o est connecté l'émetteur dudit second transistor, caractérisé en ce que: le circuit de protection comprend de plus un transistor du type MOS (Pl) ayant une source, un drain et une porte; la source dudit transistor étant connectée à ladite borne de signaux (101); le drain dudit transistor étant connecté à la base dudit second transistor (Q2) et la porte dudit transistor étant connectée à l'une desdites bornes de signaux et de référence (34). 10.- Circuit selon la revendication 9, caractérisé en ce que la porte précitée du transistor MOS précité est connectée à la borne de signaux précitée. 11.- Circuit selon la revendication 9, caractérisé en ce que la porte précitée du transistor MOS précité est connectée à la borne de référence précitée. 12.- Circuit selon l'une quelconque des revendi- cations 9, 10 ou 11, caractérisé en ce qu'il comprend de plus une résistance (Ra) qui est connectée entre la base et l'émetteur du second transistor précité, avec un circuit d'utilisation (101) connecté à ladite borne de signaux.