FR 2508742 A1 19821231 FR 8211095 A 19820624 i 2508742 La présente invention se rapporte aux circuits électriques de synchronisation, et concerne plus parti- culièrement un circuit de synchronisation utilisé pour syn- chroniser le fonctionnement d'un émetteur radioélectrique et d'un ou plusieurs récepteurs radioélectriques Dans le mode de réalisation del'invention qui sera décrit, l'émet- teur est agencé pour changer très rapidement sa fréquence de fonctionnement (pour "sauter") et le circuit de syn- chronisation qui sera décrit synchronise le fonctionnement du récepteur avec l'émetteur afin que le récepteur puisse recevoir les émissions sur les différentes fréquences. L'invention concerne donc un système d'émission et de réception radioélectrique, comprenant un émetteur, un dispositif de commande d'émetteur ayant pour fonction de commander l'émetteur pour qu'il émette successivement sur chacune d'une séquence prédéterminée de différentes fréquences d'émission, dont chacune est conservée pendant une période d'émission prédéterminée, un récepteur radio- électrique, un dispositif de commande de récepteur ayant pour fonction de commander le récepteur de manière qu'il reçoive successivement à chacune des fréquences de la séquence, et un dispositif de synchronisation ayant pour fonction de synchroniser le dispositif de commande dem d'émetteur et le dispositif de commande de récepteur par la production d'informations de cadence qui tendent à ce que la fréquence du récepteur soit à tout moment la même que celle de l'émetteur, le dispositif de synchronisa- tion comprenant un dispositif de mise en format à l'émet- teur pour produire et transmettre vers le récepteur un signal de synchronisation dont la valeur représente une partie des informations de cadence et dont l'instant d'ap- parition représente une autre partie des informations de cadence, et un dispositif de réception de synchronisation au récepteur pour extraire la valeur du signal de synchro- nisation et son instant d'apparition. L'invention concerne également un réseau d'émis- sion et de réception radioélectrique agencé pour sauter à unefréquence prédéterminée par une plage prédéterminée de canaux de fréquence, en restant sur chaque canal pen- dant une durée prédéterminée, comprenant plusieurs émet- teurs-récepteurs radioélectriques constitués chacun par un dispositif de commande de fréquence qui commande la fréquence d'émission et de réception, un générateur de sé- quences pseudo-aléatoires qui commande le dispositif de commande de fréquence pour régler la fréquence sur chacune d'une séquence pseudo-aléatoire de fréquences, un dispo- sitif de cadence destiné à commander la cadence du géné- rateur de séquences pseudo-aléatoires et un dispositif de synchronisation du dispositif de cadence en fonction de données de synchronisation reçues des autres émetteurs- récepteurs radioélectriques; chaque dispositif de cadence comporte une source de fréquence stable et une chaîne en cascade de dispositifs de comptage de fréquence; cha- que dispositif de synchronisation comporte un dispositif d'émission de synchronisation réagissant à la valeur de comptage du compteur final dans la chaîne et qui, lorsqu' il est activé par le générateur de séquences pseudo- aléatoires respectif, provoque l'émission des chiffres de ladite valeur de comptage pour les émettre par l'émer- teur-récepteur sur un canal prédéterminé et à une fré - quence numérique prédéterminée d'émission, fixée par un autre des dispositifs de comptage,,et en commençant et finissant à des instants déterminés par un autre encore des dispositifs de comptage, et un dispositif de réception de synchronisation destiné à recevoir leschiffresde la va- leur de comptage émise et à pré-régler le dispositif de comptage final en fonction de la valeur de comptage reçue, et pour pré-régler les autres dispositifs de comptage res- pectivement en fonction de la fréquence de réception de chiffres et de l'instant de la réception de la valeur de comptage. D'autres caractéristiques et avantages de l'in- vention seront mieux compris à la lecture de la description qui va suivre d'un exemple de réalisation et en se ré- férant aux dessins annexés sur lesquels s La Figure 1 est un schéma simplifié d'un dispo- sitif selon l'invention, la Figure 2 est un schéma d'une unité de mise en format de données de synchronisation du dispositif de la Figure 1, la Figure 3-est un schéma du corrélateur de ce dispositif et, la Figure 4 est un schéma correspondant à une partie de la Fig 1 et illustrant d'autres caractéristi- ques de l'ensemble. Le dispositif qui sera maintenant décrit comporte un certain nombre d'émetteurs-récepteurs radioélectriques, c'est-à-dire qui peuvent fonctionner chacun comme un émet- teur et comme un récepteur Pour simplifier la descrip- tion, il sera supposé qu'il n'y a que deux de ces unités, l'une fonctionnant en émetteur et l'autre en récepteur, bien qu'en pratique, l'ensemble puisse comporter plus de deux de ces unités et que chacune d'entre elles peut fonc- tionner aussi bien comme émetteur que comme récepteur. La Figure 1 montre l'unité 10 fonctionnant en émetteur et l'unité 2 fonctionnant en récepteur L'émet- teur 10 comporte une antenne d'émission 14 attaquée par les circuits normaux d'émission ( représentés par une case 16) sous la commande d'un synthétiseur de fréquence 18 A qui détermine la fréquence d'émission A son tour, le synthétiseur de fréquence 18 A est commandé par un généra- teur de codes, 20 A Ce dernier produit une séquence de signaux de commande dont chacun commande l'émetteur pour qu'il émette sur une fréquence différente, les valeurs des fréquences étant agencées de façon pseudo-aléatoire. Le générateur de codes 20 A est commandé par deux entrées: la première est le "code du jour" qui est un signal à 80 bits introduit manuellement sur une ligne 24 A, et la seconde reçoit un signal de cadence à 24 bits appliqué sur une ligne 26 A. 4 2508742 Le signal de cadence sur la ligne 26 A est pro- duit par un circuit de base de temps désigné globalement par 28 A Ie circuit de cadence comporte un oscillateur A commandé par cristal produisant un signal de sortie à 102,4 k Hz sur une ligne 32 A Ce signal est appliqué à un diviseur par 8 34 A qui produit donc un signal de sortie à 12,8 k Hz sur une ligne 36 A Ce signal est à son tour appliqué à un diviseur 38 A par 256 pour produire sur une ligne 40 A un signal d'une période de 20 ms Ce dernier est divisé par un diviseur 42 A par 64 qui produit donc sur une ligne 44 A un signal d'une période de 1280 ms Enfin, ce signal est divisé par un diviseur 46 A par 228 sous la forme d'un compteur à 28 bits produisant un comp- tage à 28 bits sur la ligne 48 A Ce signal à 28 bits est appelé "temps de la journée" ("TOD") et il change donc de valeur une fois toutes les 1280 ms, revenant à son comp- tage initial après 228 x 1280 ms, soit 3976 jours et 19,72 heures Le signal TOD sur la ligne 48 A est appliqué sur la ligne 26 A pour commander le générateur de codes 20 A et également à une unité 50 de mise en format de données de synchronisation qui, d'une manière qui sera expliquée par la suite, met en format le signal TOD et utilise ce dernier pour commander un modulateur 52 qui,à son tour, moduleen conséquence le signal émissur la ligne 14. L'unité 50 de mise en format réagit aussi à des signaux de sortie sur les lignes 37 et 41 provenant des diviseur 34 A et 38 A et à un signal de sortie sur la ligne 21 provenant du générateur de codes D'une manière qui sera expliquée plus en détails, l'unité 50 de mise en format commande le modulateur 52 de manière que les sig- naux de synchronisation représentant l'état de synchroni- sation de l'émetteur soient transmis au récepteur. L'émetteur comporte également des circuits de modulation désigné globalement par 54, au moyen desquels les informations (par exemple de la parole ou dea données) peuvent être émises. Le récepteur 12 comporte des circuits de récep- tion 55 dont la fréquence de fonctionnement est commandée 2508742 par un synthétiseur de fréquence 18 B D'autres éléments du récepteur 12 correspondant à des éléments de l'émet- teur sont désignés par les mêmes références, mais avec un suffixe "B" au lieu d'un suffixe "A". Le récepteur comporte également un registre 22 commandé par une unité de commande 23 B Normalement, le registre est "transparent", c'est à-dire qu'il réagit à chaque sortie du générateur de codes 20 B et la passe sur la sortie vers le synthétiseur 18 B Mais lorsqu'il est commandé par l'unité de commande 23 B d'une manière qui sera décrite par la suite, et pour remplir une fonction supplémentaire de synchronisation dans certaines circon- stances, le registre peut être maintenu de manière qu'il ne fasse pas passer toutes les sorties du générateur de code 20 B vers le synthétiseur. L'émetteur comporte une unité de commande 23 A qui modifie lefonctionnement de l'unité 50 de mise en format des données de synchronisation d'une manière qui sera décrite, pour remplir la fonction de synchronisation supplémentaire mentionnée ci-dessus. Le récepteur comporte un démodulateur 60 qui ex- trait le signal de synchronisation émis par l'émetteur 10. D'une manière qui sera expliquée, les signaux sont traités par un corrélateur 62 qui produit des signaux de synchro- nisation sur des lignes 64 et 66 pour Pré-régler les di- viseurs 38 B et 46 B de manière qu'ils soient en phase avec les diviseurs correspondant à l'émetteur De plus, un cir- cuit 70 de restitution d'horloge traite le signal de syn- chronisation extrait et pré-règle le diviseur 34 B pour qu'il soit en phase avec le diviseur 34 A Le diviseur 42 B est pré-réglé par un signal de sortie sur une ligne 68 provenant du générateur de codes 20 B. De cette manière, le circuit de base de temps et le générateur de codes 20 B au récepteur sont maintenus en synchronisme avec les éléments correspondant à l'émetteur. Si l'on suppose donc que le générateur de codes 20 B reçoit le même "code du jour" sur sa ligne 24 B, il commande le synthétiseur de fréquence 18 B pour qu'à tout moment la 6 2508742 fréquence duiécepteur soit la même que la fréquence de l'émetteur, le récepteur peut donc recevoir les infor- mations (paroles ou données) émises par l'émetteur, les informations apparaissant sur une ligne 72 provenant du démodulateur 74. Dans l'exemple considéré, le générateur de codes A commande l'émetteur 10 de manière qu'il change sa fréquence de fonctionnement cinquante fois par seconde, c'est-à-dire que sa fréquence de saut est de cinquante par secondes Par conséquent, chaquepériode de saut, c'est- à-dire la période pendant laquelle l'émetteur reste sur chaque fréquence, y compris le temps fini pour l'émetteur pour se régler sur cette fréquence, est virfgt milli- secondes Soixante-quatre périodes de saut consécutives sont définies comme constituant une "trame de saut" qui a donc une durée de 1280 ms Dans l'exemple particulier, considéré, la largeur de bande dans laquelle se trouvent les fréquences d'émission est 6,4 M Hz, consistant en 256 canaux voisins de 25 k Hz. En fonctionnement normal de l'ensemble, quatre des 256 canaux sont utilisés pour émettre des signaux de synchronisation; c'est-à-dire que pendantla plus grande partie de la période de saut de 20 ms pendant laquelle l'ensemble reste sur chacune de ces quatre fréquences, des signaux de synchronisation sont transmis Les posi- tions des canaux de synchronisation sont déterminées par le générateur de codes et ne sont donc pas régulière- ment espacées parmi les 256 canaux En fonctionnement normal, un signal de synchronisation est transmis une fois chaque trame de 64 périodes de sauts Dans chaque trame de saut, les générateurs de codes 20 A et 20 B pro- duisent des signaux de commande de sortie qui définissent des conditions pour la trame de sauts suivante Tout d'abord, ils produisent un signal de commande définissant la période de saut particulière pendant la trame dans la- quelle les signaux de synchronisation doivent être émis et définissant l'une particulière des fréquences prédéter- mçnée des canaux de synchronisation qui doit être uti- lisée Le signal de commande suivant définit la fréquence particulière à utiliser pendant la première période de saut de la trame, le troisième signal de commande définit la fréquence particulière à utiliser pendant la seconde période de saut de la trame et ainsi de suite pour les autres périodes de sauts (sauf que, bien entendu, la fré- quence pendant la période de saut dans laquelle des sig- naux de synchronisation doivent être émis a déjà été défi- nie par leipremier signal de commande). Mais, comme déjà expliqué, l'ensemble peut aussi fonctionner dans un mode différent dans lequel des signaux de synchronisation sont émis plus fréquemment. Le fonctionnement du dispositif sera maintenant décrit plus en détail, en se référant d'abord en parti- culier à la Figure 2 qui représente l'unité 50 de mise en format des données de synchronisation de la Figure 1. Comme le montre la Figure, l'unité 50 reçoit en parallèle le signal d'entrée TOD à 28 Bits sur la ligne 79 (provenant du compteur 46 A de la Fig 1) et ce signal est appliqué à une unité d'entrée 80 dans laquelle trois bits de commande et un bit de parité lui sont ajoutés, aboutissant à un total de ' 32 bits et ces 32 bits sont émis en série sur une ligne 81 connectée en parallèle aux entrées de chacun de sept registres à 32 bits 82, 84, 86, 88, 90, 92 et 94. Les sorties des sept registres de décalage sont connectées aux entrées respectives d'un commutateur de sélection désigné globalement par 96 Chacun des registres 84 à 94 comporte un circuit de recirculation désigné sché- matiquement par 84 A 94 A et qui assure la recirculation ou la rotation des bits dans chaque registre entre sa sortie et son entrée Autrement dit, les bits dans chacun de ces registres sont décalés en série dans le registre de manière que N d'entre eux passent par la sortie et sont ramenés à l'entrée, le nombre N étant prédéterminé pour chaque registre. Le commutateur de sélection 96 comporte une position d'arrêt et sept positions de marche dans cha- cune desquelles il connecte la sortie de l'un respectif de sept registres 82 94 à une entrée d'un additionneur 104 modulo-2 La seconde entrée de l'additionneur 104 est reliée à la sortie d'un registre 106 à 224 bits qui mémorise un masque à 224 bits L'additionneur 104 additionne chaque bit reçu par le commutateur de sélec- tion 96 avec l'un respectif des bits du masque d'une ma- nière qui sera expliquée plus en détail par la suite. Des données sont sorties par horloge des regis- tres à décalage 82 94 à la fréquence binaire de 12,8 k Hz, par des signaux d'horloge reçus sur une ligne 37 provenant du diviseur 34 A, voir Figure 1. La sortie de l'additionneur 104 est connectée par une porte OU 108 à une ligne 110 qui attaque le mo- dulateur 52 de l'émetteur, voir Figure 1. La seconde entrée de la porte OU 108 peut recevoir 28 bits pré-mémorisés dans un registre 112, par une porte 114, ces bits arrivant à la fréquence de 12,8 k Hz, par des signaux reçus sur la ligne 37 La porte 114 est commandée par la ligne de sortie 21 du générateur de codes 20 A (Figure 1) et également par le signal sur la ligne 41 pro- venant du diviseur 38 A (Figure 1) à la fréquence des sauts. La porte 114 est également commandée par une ligne 115 pro- venant de l'unité de commande 23 A (voir Figure 1) mais cela sera négligé sur le moment. Le commutateur de sélection 96 est commandé par une unité de commande 116 qui est activée par un signal sur une ligne 118 lorsqu'un compteur 120 détecte que tous les 26 bits du registre 112 ont été émis Lorsqu-'elle est activéepar un signal sur la ligne 118, l'unité de commande 116 fait passer le commutateur de sélection 96 de sa posi- tion d'arrêt à sa première position de marche, et déclenche également un diviseur 121 par 32 qui reçoit de la ligne 37 les signaux d'horloge à la fréquence de 12,8 k Hz Chaque fois que le diviseur 121 a reçu 32 impulsions à la fré- 9 2508742 quence de 12,8 k Hz, il délivre un signal de sortie sur les lignes 122 pour que le commutateur de sélection 96 passe à la position de marche suivante. Lorsque 32 de ces impulsions ont été reçues après que le commutateur de sélection 96 a été placé sur la septième position de marche, il revient à la position d'arrêt. Le fonctionnement sera maintenant décrit en détail. Au début de la période de saut de synchronisation, un signal est reçu sur la ligne 41 provenant du diviseur 36 A (voir Figure 1) et la porte 114 est ouverte Les 26 bits pré-mémorisés dans le registre 112 sont donc émis à la fréquence binaire de 12,8 k Hz sur la ligne 110. Quand ces 26 bits ont été émis, le compteur 120 active l'unité de commande 116 et le commutateur de selec- tion 96 passe à la première position de marche Les 32 bits dans le registre à décalage 32 sont donc émis en sé- rie à la fréquence de 12,8 k Hz et sont additionnés, bit par bit, avec les 32 premiers bits du masque et les 32 bits modifiés qui en résultent sont émis en série sur la ligne 110. Le commutateur de sélection 96 est alors placé sur la seconde position de marche, en réponse au diviseur 121 et les 32 bits du registre 84 sont appliqués de la même manière à la fréquence de 12,8 k Hz, additionnés bit par bit avec les 32 bits suivants du masque et émis sur la ligne 110 Ce processus se poursuit jusqu'à ce que les 224 bits ( 7 x 32) dans les registres 82 94 ont -tous été émis Cette condition est détectée par l'unité de commande 116 qui détecte le moment o 32 impulsions à la fréquence de 12,8 k Hz sont apparues après que le commutateur 96 a été placé de sa septième position, et elle ouvre une porte 126 permettant à six bits pré-mémorisés d'être émis du registre 128 à la fréquence de 12,8 k Hz à la commande de la ligne 37, par l'intermédiaire de la porte 108. 2508742 La ligne 110 conduit donc un flux en série de 256 bits ( 26 bits du registre 112,224 bits des re- gistres 82 94, et 6 bits du registre 128) Ces bits apparaissent à la fréquence binaire de 12,8 k Hz et cor- respondent donc exactement à une période de saut ( 20 ms). Les 256 bits sur la ligne 110 commandent le modulateur 52 et sont donc émis vers le récepteur. Les 26 premiers bits et les six derniers bits ont des fonctions de cadence et donnent du temps pour des retards finis dans l'ensemble (y compris le temps pour que le synthétiseur de fréquence 18 A stabilise l'émetteur sur la fréquence correcte) La partie importante du mes- sage est constituée bien entendu par les 224 bits inter- médiaires, qui sont appelés ci-après le "message de syn- chronisation" Ces 224 bits consistent en les mêmes 32 bits émis sept fois: la première fois, les bits sont émis ans leur ordre initial (mais diffèrent des 32 bits ini- tiaux reçus sur la ligne 81 car les bits de masque ont été additionnés); dans chacune des six autres périodes, ils sont émis sous forme "tournée " mentionnée ci-dessus (c'est-à-dire en ne commençant pas avec le bit numéro 1 mais avec un autre bit dépendant de la valeur de N), et à nouveau modifiée par les bits de masque. Quand le récepteur n'est pas synchronisé, son générateur de codes 20 B recherche les canaux de synchro- nisation (de fréquence connue) à la recherche du message de synchronisation Dans l'exemple particulier actuelle- ment considéré, il existe quatre fréquences possibles de canaux de synchronisation, et la probabilité pour que le récepteur ne soit pas sur la fréquence correcte pendant une trame de sauts est 0,75 Par conséquent, la probabi- lité pour quele récepteur ne soit pas sur la fréquence correcte une fois pendant N trames est ( 0,75)n Si n est égal à 20 par exemple, la probabilité de ne pas trou- ver un message de synchronisation est environ 0,0032, qui est une valeur suffisamment faible. i 11 2508742 Le message de synchronisation est reconnu au récepteur au moyen du corrélateur 62 qui sera mainte- nant décrit plus en détail en regard de la Figure 3. Le corrélateur 62 reçoit le flux binaire pro- venant du démodulateur 60 dans le récepteur (voir Fig 1) et ses données sont appliquées continuellement par une ligne 198 à une cha Sne de sept registres à décalage à 32 bits 200, 202, 204, 206, 208, 210 et 212 Sept regis- tres à 32 bits 214, 216, 218, 220, 222, 224 et 226 mé- morisent des parties respective à 32 bits du même masque à 224 bits qui a déjà été mentionné au cours de la des- cription de l'unité 50 de mise en format de données de synchronisation en regard de la Fig 2 224 additionneurs 228 modulo-2 (dont certains seulement sont représentés) effectuent chacun une addition modulo-2 de l'un respec- tif des bits de registres 200 212 avec celui corres- pondant des bits de masque dans les registres 214 226, et la sortie résultante est mémorisée dans l'un respec- tif des étages de sept registres de sortie à 32 bits 229, 230, 232, 234, 236, 238 et 240 Par conséquent, les re- gistres 229 240 mémorisent les résultats obtenus en soustrayant le masque de données d'entrée dans le regis- tres 200 212. Il faut noter que les opérations ci-dessus sont exécutées continuellement. Les registres 229 238 comportent des cir- cuits respectifs de recirculation 242 correspondant aux circuits de recirculation 84 A 94 A des registres à décalage 84 94 dans l'unité 50 de mise en format de données de synchronisation de la Figure 2 Les circuits de recirculation 242 effectuent la recirculation respec- tive des bits dans le registre respectif, par des nombres respectifs N qui correspondent aux nombres N utilisés dans les circuits de recirculation 84 A 94 A de la Fig. 2, mais dans le sens opposé Autrement dit, le circuit de recirculation 242 inverse l'effet des circuits de recir- culation de la Figure 2. Par conséquent, en l'absence de toute erreur et en supposant que les registres d'entrée 200 212 contiennent les 224 bits du message de synchronisation tels qu'ils sont émis par l'émetteur, chacun des sept registres de sortie 229 240 contient exactement les mêmes 32 bits, chaque bloc de 32 bits étant dans le même ordre, c'est-à-dire l'ordre produit initialement à la sortie de l'unité 80 (Figure 2). En fait, la ligne d'entrée 198 reçoit continuel- lement toutes-les données d'entrée provenant du démodula- teur 60, et par conséquent, la plupart du temps,les bits de données dans les registres 200 212 ne sont pas les 224 bits du message de synchronisation et les registres de sortie 229 240 ne mémorisent pas chacun les mêmes bits Le corrélateur-contrôle donc continuellement les états des registres 229 240 et reconnait l'arrivée du message de synchronisation quand les 32 bits dans cha- cun des registres sont les mêmes ou ne diffèrent pas de plus d'une marge d'erreur acceptable. Ces opérations sont effectuées par 32 unités de choix majoritaire qui contrôlent les états des regis- tres de sortie 229 240 La Fig 3 montre l'unité de choix majoritaire 244-1 qui comporte sept entrées connec- tées chacune à la sortie de l'étage 1 de l'un respectif des sept registres de sortie 229 240 et l'unité dé choix majoritaire 244-32 qui comporte de même sept entrées connectées chacune à la sortie de l'étage 32 de l'un respectif des registres de sortie 229 240 Les autres unités de choix majoritaire ne sont pas repré- sentées sur la figure pour simplifier. Chaque unité 224 de choix majoritaire produit deux sorties, une sortie de décision sur une ligne res- pective 246 qui attaque une entrée d'un registre de résultats 248 à 32 bits, et une sortie d'erreur sur une ligne respective 250 qui attaque un additionneur d'erreurs 252 à 32 entrées Chaque unité 244 de choix 1. 3 2508742 majoritaire fonctionne selon le tableau I ci-après. *TABLEAU I CONDITIONS LIGNE 246 DE SORTIE LIZNE 250 DE POSSIBLES DE SORTIE D'ENTREE DECISION D'ERREUR 7 x O O O 1 x O kx O 3 0 2 2 xl x O 4 x O 2 x O i 2 4 x O O 3 3 x l 3 x O 4 x 13 2 x O 2 -5 x 11 -1 X O 1 1 6 x l 76 x l 7 x 1 1 O La première colonne du talbeau I indique les huit conditions possibles d'entrée, la seconde colonne indique la sortie de décision résultante sur la ligne res- pective 246 (produite bien entendu par une décision de simple majorité), et la troisième colonne montre la sor- tie d'erreur résultante sur la ligne d'erreur respective 250 (à savoir le nombre des entrées qui diffèrent de la décision de majorité). Les sorties de décision sur la ligne 246 sont placées dans les étages respectifs du registre de résul- tat 248 et ces bits sont appliqués en série sur une ligne 251. L'additionneur 252 produit une sortie égale la somme de toutes les entrées d'erreur et cette sortie est comparée dans un compa- 14 2508742 rateur 254 avec une référence sur une ligne 256 Il apparait qu'une sortie nulle sur la ligne 253 indique que les 32 bits dans chacun des registres 229 240 sont les mêmes, (et sont bien entendu également présents dans le registre de résultats 248) et correspondent donc aux 32 bits initiaux produits par l'unité 80 de l'unité de formation de données de synchronisation de la Figure 2. Mais dans le but de laisser une latitude sur des erreurs raisonnables de transmission, le corrélateur est agencé pour reconnaître la présence de données de synchronisa- tion pourvu que la sortie totale d'erreurs sur la ligne 253 soit inférieure à un nombre fini prédéterminé, par exemple 42 (qui est fourni par un signal de référence sur la ligne 256). Ainsi, si le signal total d'erreurs sur la ligne 253 est inférieur à cette valeur prédéterminée, le comparateur délivre saur une ligne 258 une sortie qui est appliquée à une porte ET 259 La seconde entrée de la porte 259 reçoit une entrée d'une unité de traitement 260 qui reçoit elle-même les bits sur une ligne 251 provenant du registre 248 et qui extrait les trois bits de commande et les bits de parité additionnés aux 28 bits initiaux du signal TOD par l'unité 80 dans l'unité 50 de mise en format de donnnées de synchronisation de la Figure 2. Les trois bits de commande sont émis sur une ligne 261 et sont utiliséspour des fonctions de commande qui ne concernent pas la présente description Si la parité du message reçu est correcte, l'unité 260 ouvre la porte 259 pour indiquer la détection de données de synchronisa- tion et la porte produit une impulsion de synchronisation sur la ligne 64. Les 28 autres bits du registre 248 sont en- suite traités comme le signal TOD à 28 bits et sont émis par l'unité 260 sur la ligne 66. L'impulsion de synchronisation sur la ligne 64 est utilisée pour ramener au repos le diviseur-38 B de la Figure 1 Il est clair que l'impulsion de synchronisation -2508742 n'est produite qu'après la fin du message de synchronisa- tion à 224 bits émis dans la période de-saut de synchro- nisation laissant le temps fini nécessaire pour effectuer le traitement dans le corrélateur, et les six bits pré- mémorisés qui sont additionnés à la fin des 224 bits du message de synchronisation par le registre 128 dans l'unité de mise en format de données de synchronisation de la Figure 2, permettent ce retard, de sorte que l'im- pulsion de données de synchronisation sur la ligne 64 apparait exactement au début dela période de saut qui suit immédiatement la période de saut de synchronisation. Le signal TOD à 28 bits sur la ligne 66 est ap- pliqué au compteur 46 B de la Figure 1 et il positionne ce compteur sur la valeur correcte qui est également ap- pliquée au générateur de codes 20 B qui se trouve donc placé en synchronisme avec le générateur de codes 20 A. Le générateur de codes 20 B du récepteur peut main- tenant produire le signal de commande que le générateur de codes 20 A de l'émetteur a utilisé pour déterminer l'émission du message de synchronisation dans la trame de sauts Ce signal est utilisé pour positionner le comp- teur 42 B par la ligne 68. La sortie du démodulateur 60 dela Figure 1 est également appliquée aucircuit 70 de restitution d'horloge qui extrait la cadence des bits des 256 bits dans le sig- nal reçu (comme de la manière habituelle) et qui posi- tionne le diviseur 34 B. Ainsi, la réception d'un message de synchronisa- tion permet au récepteur de se synchroniser avec l'émet- teur L'émetteur continue à émettre des messages de syn- chronisation une fois par trame de sauts, ce qui maintient le récepteur synchronisé Mais le récepteur peut rester synchronisé même s'il ne détecte pas la plupart de ces messages de synchronisation (par exemple par des erreurs de transmission> pourvu que des oscillateurs 30 A et 30 B raisonnablement précis soient utilisés. Dans la description faite ci-dessus il a 4 té indiqué que 32 bits sont additionnés aux 224 bits pro- duits par lesregistres 82 94 de l'unité 50 de mise en format de données dela Figure 2, mais en pratique, il est possible que la totalité de ces bits ne soient pas réellement produits et transmis Dans la mesure o leur but est simplement de permettre des temps de retard dans l'ensemble, ils peuvent être représentés par un nombre approprié de périodes binaires pendant lesquelles aucun bit réel n'est transmis. La description faite ci-dessus est orientée sur l'opération normale de synchronisation qui a lieu pendant une transmission Lorsque la transmission cesse (mais en supposant que l'émetteur et le récepteur restent en fonctionnement), les oscillateurs 30 A et 30 B continuent à produire leurs sorties respectives Mais en raison de dérives inévitables, les bases de temps de l'émetteur et du récepteur tendent à se déphaser Lorsque l'émetteur recommence à émettre, il produit des signaux de synchroni- sation supplémentaires pendant une courte période pour permettre au récepteur de se resynchroniser plus rapide- ment. Lorsque l'émetteur arrive à la fin d'une émis- sion, il émet un signal de "fin de message" qui est re- connu par le récepteur, par la ligne 270 B (Figure 1). L'unité de commande 23 B réagit en maintenant le registre 22 dans le même état pour la totalité des groupes successifs de trois périodes de sauts Par consé- quent, le récepteur est maintenu-sur le même canal de fréquence pendant ces trois périodes de sauts (et il est placé sur une nouvelle fréquence par le générateur de co- des 20 B qui est maintenue pendant les trois périodes de sauts suivants, et ainsi de suite) De plus, l'unité de commande 23 B avance d'une unité le comptage du diviseur 42 B (par la ligne 272) Cela veut dire que la base de temps du récepteur prend une avance d'une période de saut sur la base de temps de l'émetteur (en supposant qu'il reste en synchronisation) Le récepteur est maintenant dans un "mode d'attente", prêt pour que l'émetteur re- commence à émettre. Quand l'émetteur commence à émettre un nouveau message, il émet des signaux supplémentaires de synchro- nisation pendant une courte partie initiale du message. Plus particulièrement, il émet des signaux de synchronisa- tion toutes les trois périodes de sauts (c'est-à-dire au lieu d'une fois pendant chaque trame de 64 périodes de sauts, comme dans le cas de synchronisation normale). Ce résultat est obtenu par l'unité de commande 23 A qui réagit au début de l'émission en activant l'unité 50 de mise en format de données de synchronisation par la ligne (voir également Figure 2) à la commande de signaux sur la ligne 41, de sorte que l'émetteur émet un message de synchronisation toutes les trois périodes de sauts. Si les bases de temps de l'émetteur et du récep- teur n'ont pas du tout dérivé depuis la dernière synchro- nisation (pendant le message précédent) il est évident que chaque troisième période de saut pendant laquelle l'émet- teur émet des signaux supplémentaires de synchronisation correspond à la période centrale de chaque groupe de ces trois périodes pendant laquelle le récepteur maintient sa fréquence constante (car la base de temps du récepteur a avancé d'une période de saut comme cela est expliqué ci- dessus) Si l'on suppose donc que le récepteur n'a pas dé- rivé (dans un sens ou dans l'autre) de plus d'une période de saut, le corrélateur peut recevoir le message de syn- chronisation transmis et de cette manière, les deux bases de temps sont amenées en synchronisation par les signaux supplémentaires de synchronisation. Le récepteur est agencé de manière à ne se main- tenir dans le mode d'attente que pendant une période pré- déterminée T qui est choisie en fonction du degré maximal attendu de dérive de son oscillateur de base de temps par rapport à l'oscillateur de l'émetteur, c'est-à-dire la durée maximale pendant laquelle les deux bases de temps doivent probablement rester à une période de saut l'une de l'autre dans le plus mauvais cas Si aucune émission n'a été reçue après la période r, il est possible que les bases de temps ont dérivé l'une de l'autre de plus d'une période de saut et la synchronisation en mode d'attente ne peut donc permettre de les synchronisera nouveau. L'unité de commande 23 B ramène donc le récepteur dansle mode normal dans lequel il recherche les canaux de syn- chronisation. Pendant que l'émetteur émet les signaux supplé- mentaires de synchronisation dans la partie initiale de chaque message, il peut aussi émettre les signaux normaux de synchronisation et le récepteur peut être agencé pour leur réagir également Quand lapartie initiale prédéter- minée de chaque message se termine, l'unité de commande 23 A ramène automatiquement l'émetteur à l'émission des seuls signaux normaux de synchronisation. Dans un réseau comprenant plus de deux unités d'émetteur -récepteur, il est souhaitable que l'un d'entre eux puisse être désigné comme "pilote" dans le sens qu'il assure une commande principale de la synchronisation dans le réseau Dans l'ensemble décrit, l'une quelconque des unités peut êtredésignée comme pilote Mais en outre, le dispositif permet à un récepteur de recevoir une émis- sion d'un émetteur qui n'est pas synchronisé avec le pi- lote Cela est illustré par la Figure 4 qui montre le ré- cepteur de la Figure 1 et son circuit de cadence associé avec des diviseurs supplémentaires 38 C, 42 C et 46 C cor- respondant et ayant le même facteur de division que lesdi- viseurs 38 B, 42 B et 46 B, formant ainsi une base de temps auxiliaire. Lorsqu'un message de synchronisation est émis par l'émetteur qui est désigné comme pilote, cela est in- diqué par l'un des trois bits de commande qui sont addi- tionnés dans l'unité 80 de l'unité 50 de mise en format de données de synchronisation (voir Figure 2) Comme cela a déjà-été expliqué, ces bits sont détectés par l'unité de traitement-260 dans le corrélateur de la Figure 3 et sont émis sur la ligne 251 La ligne 251 commande des portes 300, 302 et 304 (voir figure 4) et n'ouvre ces portes que lorsque le message de synchronisation entrant est détecté comme provenant du pilote. Le résultat est donc qu-'un message de synchroni- sation provenant d'un pilote synchronise non seulement lesdiviseursde la base de temps principale mais également lesdiviseurs 38 C, 42 C et 46 C de la base de temps auxiliaire. La sortie du diviseur 46 B commande le générateur de temps de la manière normale. Mais si un message de synchronisation est reçu d'un émetteur qui n'est pas le pilote, le signal sur la liine 261 n'ouvre pas les portes 300, 302 et 304 Seuls les di- viseurs de la base de temps principale sont donc synchroni- sés, (et synchronisent à leur tour les générateurs de codes de sorte que le récepteur peut recevoir l'émission) Quand l'émission se termine, cela est détecté par l'unité de commande 23 qui ouvre trois autres portes 306, 308, 310 par un signal sur une ligne 312 et, au moyen de ces portes, les diviseurs 38 B, 42 B et 46 B sont ramenés au repos en fonction des étatsdes diviseurs 38 C, 42 C, 46 C Par consé- quent, la cadence au récepteur est ramenée en synchronisme avec l'émetteur pilote. Les circuits qui ont été décrits ne sont que des exemples parmi les nombreuses manières par lesquelles les principes décrits peuvent être mis en oeuvre. Bien que la description faite ci-dessus implique qu'un certain équipement n'est présent à l'émetteur et un cer- tain autre équipement au récepteur seulement, en pratique l'émetteur doit être aussi capable de fonctionneren récep- teur et le récepteur doit aussi être capable de fonctionner en émetteur, de sorte que chacun d'entre eux est réalisé d'une façon similaire. Les paramètres utilisés dans cette description pour les fréquences, la vitesse de saut, la durée des périodes de sauts, des trames de saut, les nombres des bits dans les messages de synchronisation et le nombre de fois que ces bits sont représentés ainsi que d'autres paramètres ne sont donnés qu'à titre d'exemple et ne doivent pas être considérés comme limitatif. Bien entendu, diverses autres modifications peuvent être apportées à l'hommme de l'art au mode de réa- lisation décrit et illustré à titre d'exemple nullement limitatif sans sortir du cadre de l'invention. 21 2508742 REVENDICATIONS 1 Dispositif d'émission et de réception radioélectrique comprenant un émetteur radioélectrique ( 10) et un récepteur radioélectrique ( 12), caractérisé en ce qu'il comporte un circuit de commande d'émetteur ( 16, 18 A, 20 A) destiné à commander l'émetteur ( 10) de manière qu'il émette successivement sur chacune d'une séquence prédéterminée de différentes fréquences d'émis- sion dont chacune est conservée pendant une période d'émission prédéterminée, un circuit de commande de récep- teur ( 55, 18 B, 20 B) destiné à commander le récepteur ( 12) de manière qu'il reçoive successivement à chacune des fréquences de ladite fréquence et un circuit de synchro- nisation ( 28 A, 28 B, 23 B, 50, 79) destiné à synchroniser lecircuit de commande d'émetteur ( 16, 18 A à 28 A) et le circuit de commande de récepteur ( 55, 18 B, 22, 20 B) en fournissant des informations de cadence qui tendent à ce qu'à tout moment la fréquence du récepteur soit la même que celle de l'émetteur, le circuit de synchronisation comprenant un circuit de mise en format ( 50) à l'émetteur ( 1 O)pour produire et pour émettre vers le récepteur ( 12) un signal de synchronisation dont la valeur représente des parties des informations de cadence et dont l'instant d'apparition représente une autre partie des informations de cadence, et un circuit de réception de synchronisation ( 23 B, 70) au récepteur ( 12) pour extraire la valeur du signal de synchronisation et son instant d'apparition. 2 Dispositif selon la revendication 1, carac- térisé en ce que ladite séquence est une séquence pseudo- aléatoire. 3 Dispositif selon la revendication 1 ou 2, caractérisé en ce que le circuit de synchronisation com- porte une source de fréquence stable ( 30 A) et plusieurs unités de comptage ( 34 A, 38 A, 42 A, 46 A) connectées en cascade pour compter la fréquence stable, de manière que le comptage de l'une ( 46 A) des unités de comptage produise 22 250874 t le signal de synchronisation et représente sa valeur. 4 Dispositif selon la revendication 3, carac- térisé en ce que le circuit de réception de synchronisa- tion comporte une source de fréquence stable semblable ( 30 B) et un nombre correspondant d'unités de comptage ( 34 B, 38 B, 42 B, 46 B) connectées en cascade pour compter la fréquence stable et des circuits ( 23 B, 62, 70) pour établir les états de l'unité de comptage en fonction du signal de synchronisation afin de les synchroniser avec les unités de comptage du circuit de synchronisation, les unités de comptage du circuit de réception de synchro- nisation commandant le circuit de commande de récep- teur ( 55, 18 B, 22, 20 B). Dispositif selon la revendication 4, carac- térisé en ce que le circuit de réception de synchronisa- tion comporte plusieurs unités de comptage auxiliaires ( 38 C, 42 C, 46 C) qui sont connectées en cascade pour comp- ter la fréquence stable en parallèle avec les autres uni- tés de comptage ( 38 B, 42 B, 46 B) du circuit de réception de synchronisation, un circuit ( 23 B, 62, 70) réagissant à un signal de synchronisation reçu du circuit de synchro- nisation d'un émetteur désigné comme pilote pour synchro- niser les unités decomptage auxiliaires ( 38 C, 42 C, 46 c) et lesdites autres unités de comptage ( 38 B, 42 B, 46 B) avec les unités de comptage ( 34 A, 38 A, 42 A, 46 A) du cir- cuit de synchronisation, un circuit réagissant à un signal de synchronisation reçu du circuit de synchronisation d'un émetteur non désigné comme pilote pour synchroniser seule- ment lesdites autres unités de comptage ( 38 B, 42 B, 46 B) 3 o avec les unités de comptage ( 34 A, 38 A, 42 A, 46 A) du cir- cuit de synchronisation et un circuit ( 72) qui, à la fin de la réception de signaux de synchronisation provenant du circuit de synchronisation de l'émetteur non désigné comme pilote ramène les autres unités de comptage ( 38 B, 42 B, 46 B) en synchronisation avec les unités de comptage auxiliaires ( 38 C, 42 C, 46 C). 6 Dispositif selon l'une quelconque des re- vendications 3 à 5, caractérisé en ce que ladite unité de comptage ( 46 A) se trouve en aval d'une autre ( 38 A) des unités de comptage dont la sortie représente ladite autre partie des informations de cadence. 7 Dispositif selon l'une quelconque des re- vendications 1 à 6, caractérisé en ce que ledit circuit de mise en format ( 50) consiste en un circuit destiné à émettre en série vers le récepteur ( 12) les chiffres res- pectifs de la valeur de comptage de ladite une unité de comptage ( 46 A), la fréquence en série étant commandée par ladite source de fréquence stable et l'instant o la trans- mission en série des valeurs de chiffres commence étant déterminé par ladite autre unité-de comptage ( 38 A). 8 Dispositif selon la revendication 7, carac- térisé en ce que lesdites valeurs de chi Pfres sont émises à plusieurs instants prédéterminés en groupes successifs, mais les valeurs de chiffres de l'un au moins des groupes étant redisposées dans chaque groupe d'une manière diffé- rente prédéterminée. 9 Dispositif selon la revendication 8, carac- térisé en ce que le circuit de réception de synchronisa- tion consiste en un circuit destiné à recevoir le groupes respectif D émis successivement de valeurs de chiffres, un circuit ( 220 à 240, 242) destiné à provoquer la redisposi- tion des groupes pour revenir à leur disposition initiale et un circuit ( 244-1 à 244-32) destiné à comparer les groupes résultants successifs afin de reconnaître la récep- tion des valeurs des chiffres quand les groupes successifs ont des valeurs identiques et dans l'ordre ou ne diffèrent les uns des autres de plus d'une valeur prédéterminée. Dispositif selon l'une quelconque des reven- dications 7-à 9, caractérisé en ce que le circuit de mise en format ( 50) comporte un circuit ( 106) pour ajouter un groupe prédéterminé de valeurs de chiffres de masque aux chiffres de ladite valeur de comptage, le circuit de ré- ception de synchronisation comportant un circuit ( 214 à 226) destiné à soustraire le groupe prédéterminé de va- leurs de chiffres de masque. 11 Dispositif selon l'une quelconque des re- vendications 1 à 10, caractérisé en ce que chaque signal de synchronisation est émis à chacune de plusieurs fréquen- ces prédéterminées dans la séquence. 12 Dispositif selon la revendication 11, carac- térisé en ce qu'il peut fonctionner dans un autre mode dans lequel des signaux de synchronisation sont émis dans cha- cune particulière desdites périodes d'émission prédétermi- nées qui sont régulièrement mais non consécutivement es- pacées. 13 Dispositif selon la revendication 12, carac- térisé en ce qu'il comporte un circuit ( 270 B, 272) qui, à la commande des circuits de réception de synchronisation quand le dispositif se trouve dans ledit autre mode, mai- tient constante la fréquence du récepteur pendant chacune des périodes d'émission dans ces groupes successifs, chaque groupe contenant le nombre des périodes d'émission séparant les débuts de périodes successives particulières de trans- mission, les groupes étantchacun positionnedans le temps et ayant chacun une fréquence constante dont la valeur est telle que lorsque l'émetteur ( 10) et le récepteur ( 12) sont synchronisés, la période centrale d'émission de chaque groupe est synchronisée avec l'une respective desdites pé- riodes particulières d'émission, et ladite fréquence con- stante associée avec ce groupe étant la fréquence corres- pondant à cette période particulière d'émission.