FR 2505589 A1 19821112 FR 8208014 A 19820507 La présente invention se rapporte à un appareil analyseur d'images destiné à produire un signal d'image et concerne plus particulièrement un dispositif analy- seur d'images à semi-conducteurs comprenant un amplifi- cateur de courant pour convertir un signal d'image re- lativement faible, en un fort signal de sortie d'image avec un rapport signal-bruit élevé. Un élément analyseur d'images à semi-conduc- teurs, par exemple un élément analyseur MOS, produit 1 D généralement un signal relativement faible qui doit être amplifié avant d'être appliqué à l'étage suivant Ce faible signal d'image est particulièrement sensible aux parasites dus au Kcourants vagabonds, à l'effet de grêle etc Dans un analyseur MOS, le signal d'image est pro- duit sous la forme d'un courant différencié Ce signal doit être intégré pour obtenir une valeur moyenne, mais l'intégration abaisse le niveau global du signal d'ima- ge Ainsi, le rapport signal-bruit du signal intégré est relativement bas. Un amplificateur extérieur est généralement prévu pour amplifier le signal de sortie et il le con- vertit à un niveau qui convient pour son traitement ultérieur Malheureusement, cet amplificateur extérieur amplifie les parasites avec le signal d'image et, étant donné qu'il est extérieur, il ajoute d'autres parasites. Par conséquent, le rapport signal-bruit du signal de sortie qui en résulte est encore davantage détérioré. Selon un aspect, l'invention concerne donc un appareil analyseur d'images qui comporte un certain nombre d'unités d'éléments d'image formés chacun d'un élément photosensible produisant un quantumde charge électrique en fonction de la quantité de lumière qu'il reçoit, et un circuit de déclenchement commandé élec- triquement destiné à transmettre la charge produite en réponse à des impulsions d'analyse qui lui sont ap- pliquées, les unités u'éléments d'image étant disposées en une matrice bidimensionnelle de rangées horizontales et de colonnes verticales Des générateurs de signaux de balayage produisent séquentiellement des immulsions de balayage horizontal et vertical pour les circuits de déclenchement des unitésrespectives d'éléments d'image, de manière que les charges électriques soient présentées, rangée par rangée en séquence, à un cir- cuit de sortie qui délivre un signal d'image Dans des modes de réalisation de l'invention, le circuit de sortie comporte un circuit miroir de courant constitué par un premier et un second transistor, comprenant cha- cun une première et une seconde électrode conduisant le courant; et une électrode de commande, la première électrode conduisant le courant étant connectée à une source de tension de référence et les électrodes de commande étant connectées entre elles Une source de courant est connectée à la seconde électrode conduisant le courant du premier transistor et un composant de charge de sortie est connecté entre la seconde électrode conduisant le courant du second transistor et une autre source de tension de référence Le signal d'image est appliqué à la seconde électrode conduisant le courant du premier transistor du circuit miroir de courant et un signal de sortie d'image est produit à la seconde électrode conduisant le courant de son second transis- tor. De préférence, les circuits de déclenchement des unités des éléments d'image et les transistors du circuit miroir de courant sont tous formés sur la même pastille de circuit intégré, de même que la source de courant et le composant de charge du circuit miroir de courant, de sorte qu'aucun parasite indésirable n'est introduit dans le signal de sortie d'image. D'autres caractéristiques et avantages de l'invention seront mieux compris à la lecture de la description qui va suivrede plusieurs exemples de réa- lisation et en se référant aux dessins annexé sur les- quels: La Figure 1 est un schéma d'un analyseur d'images à semiconducteurs de type courant, les Figures 2 A à 2 E montrent les formes d'ondes de signaux d'impulsions d'analyse utilisés conjointement avec l'analyseur d'images de la Fig 1. La Figure 3 est un schéma d'un premier mode de réalisation d'un analyseur d'image perfectionné selon l'invention, la Figure 4 est une vue en perspective d'un transistor MOS qui peut être utilisé dans le premier mode de réalisation selon l'invention, les Figures 5 à 7 sont des schémas d'une partie d'un analyseur d'images selon un second, un troisième et un quatrième mode de réalisation, la Figure 8 est un schéma d'un cinquième mode de réalisation de l'invention, la Figure 9 est un schéma d'une partie impor- tante d'un sixième mode de réalisation de l'invention, les Figures l OA à l OG représentent des -formes d'ondes pour expliquer le fonctionnement du sixième mode de réalisation, les Figures ll à 15 sont des schémas de par- ties importantes drun septième à un onzième mode de réalisation de l'invention, la Figure 16 est un schéma d'un analyseur d'images selon un douzième mode de réalisation, les Figures 17 A à 17 E sont des formes d'ondes destinées à expliquer le fonctionnement du douzième mode de réalisation de l'invention, les Figures 18 à 20 sont des schémas de par- ties importantes d'un treizième, d' un quartorzième et d'un quinzième mode de réalisation de l'invention. Tout d'abord, pour expliquer le contexte et pour faire ressortir les avantages ue l'invention, un analyseur d'images à semi-conducteurs de type courant sera décrit en regard de la Figure Dans cet analyseur d'images courant, un ana- lyseur 1 MOS (métal-oxyde-semi-conducteurs) est con- stitué par un grand nombre d'unités d'éléments d'image 501 à S Enm disposées en une matrice bidimensionnelle ou X-Y comprenant m rangées horizontales et N colonnes verticales. Un circuit 2 de balayage horizontal produit des impulsions successives de balayage horizontal çH 1 (Figure 2 A), O H 2 (Figure 2 B) à O Hm (Figure 2 C) pour les unités d'éléments d'image, tour à tour pour chaque rangée horizontale En même temps, un circuit 3 de ba- layage vertical produit les impulsions entrelacées impaireset paires de balayage vertical O 1 (Figure 2 D), O V 2 (Figure 2 E) VE 1 'VE 2 ' ' O V En' L'entrelace- ment des impulsions de balayage vertical correspond à l'entrelacement d'une image de télévision, dans la- quelle des trames de lignes impaires et des trames de lignes paires sont alternées. Dans cet analyseur d'images, les m unités d'éléments d'image SO 1, 5012-S de la première ligne impaire sont disposées en alignement dans la di- rection horizontale et les unités d'éléments d'image des autres lignes sont disposées d'une façon similaire. Chacune des unités d'éléments d'image 5011, SO 12 501 m S Enm est constituée par une photo-diode D 011 ' DO 12 * -D Oim D Enm, qui peut être du type PN ou PIN, et un transistor de balayage MOS associé M 01 o, M 012 M Olm- M Enm Les cathodes des photodiodes sont connectées en commun a une source de tension de cible VT et leurs anodes sont connectées à la source du tran- sistor de balayage M O 111, M 012, M O m, M Enm Les drains de ces transistors sont connectésaux lignes de trans- mission verticales respectives L Vl, LV 2, T Lm pour chaque colonne verticale (c'est-à-dire pour chaque position horizontale successive) tandis que les grilles des transistors MOS de chaque rangée horizontale par- ticulière sont connectées en commun à la sortie du cir- cuit 3 de balayage vertical pour recevoir les impul- sions de balayage particulières VO' O 02 V En en t D Vo 1 ' o V 02 C"V En fonction de la ligne d'image particulière à balayer. Par exemple, le signal de balayage C Vo 1 de la Figure 2 B est appliqué aux grilles des transistors MO 11 à MO 1 m de la première rangée horizontale impaire pendant une première période de balayage horizontal Les autres lignes impaires et toutes les lignes paires des unités d'éléments d'image SO 1 l, 5012 So 1 m, S Enm sont constituées de la même manière. Par conséquent, une trame impaire d'image est produite en réponse à l'application des impulsions de balayage vertical impaires d VO, V 02 ', a:ux grilles des transistors Mo 11, M 012 Molm; M 021, M 022 M 02 m dans les rangées horizontales impaires successives et une trame paire d'image est produite en réponse à l'ap- plication des impulsions de balayage vertical paires O VEI' OVE 2 ' 'Vv En aux grilles des transistors M Ell, ME 12 ME * M En des rangées paires successives. Elm Enm Chaque ligne de transmission verticale r Lvi, LV 2 Lvm est associée avec un condensateur CV pour em- magasiner la charge électrique transmise par les tran- sistors de balayage MO 1 l, M 012 M 01 m Enmen réponse M Enme pos à chaque impulsion de balayage vertical particulière 0 VO 1 à O V En' de sorte que le condensateur CV de chaque intervalle de ligne emmagasine la charge électrique pro- duite dans une rangée horizontale particulière d'unités d'éléments d'images SO à SO 1 m S En à S Enm I 011 om" En I Enm' Chacune des lignes de transmission verticale LV 1 a L Vm comporte également un transistor MOS M 1, m 2 V L Vm éaeet MM M dont la source est connectée à la capacité CV as- m V sociée, et dont la grille est connectée à une sortie respective du circuit 2 de balayage horizontal pour re- cevoir une impulsion de balayage horizontal particulière 01 ' 02 0,Hm Les drains des transistors MOS M 1 à Mm sont connectés en commun à une ligne de transmission de sortie horizontale L i Un condensateur CH est asso- cié avec la ligne de transmission horizontale LH tandis qu'une résistance de charge 4 de valeur RL est connec- tée entre une source de tension continue VDC et la ligne de transmission horizontale LH. Dans le cas présent, les condensateurs C et CV sont représentés comme des valeurs discrètes mais en pratique, ils sont distribués sur les lignes de trans- mission respective L et LV à L Vn. H Vi Vn' La ligne de transmission de sortie horizontale LH est également connectée à la grille d'un transistor de sortie MOS 5 connecté en suiveur de source et servant d'étage d'isolement, avec son drain connecté au potentiel de drain Vdd et sa source connectée à la source de tension 6 et également à un préamplificateur 7 pour amplifier le signal d'image et le délivrer à une borne de sortie 8. Dans cet analyseur d'images MOS 1, la lumière incidente sur chaque diode D 1 à D Enm de chaque unité 011 Enm d'élément d'image SO 1 S Enm provoque la production par les diodes de paires électron-trou Par conséquent, une charge de signai QS est emmagasinée entre la grille et la source de chaque transistor de balayage MOS respectif MO 11 à M Enm La valeur de chaque charge de signal QS dé- pend de la densité de la lumière incidente sur la diode particulière D 1 à D Enm 011 Enm, L'apparition des signaux de balayage vertical 0 V Ol' O V 02 ' '0 Vn place au niveau haut toutes les gril- les des transistors de balayage MO 11 à Mo 01 m; M 021 à Mo 2 m ME Ml à M En pour une rangée horizontale particulière. Il en résulte que toutes les charges QS des unités d'élé- ments d'image SO 11 à SO 1 m; 5021 à 502 m; S Enl à S Enm de cette rangée particulière sont transmises aux condensa- teurs C des lignes de transmission verticale respectives LV 1 v Lm. Lvi à L; Comme le montrent les Figures 2 A à 2 C, les im- pulsions de balayage horizontal H 1 Hm passent du niveau bas au niveau haut aux instants t 2, t 3 ' t O et reviennent à leur niveau bas de manière à ne pas se che- vaucher entre elles Mais chaque impulsion de balayage à'1 H a une durée suffisante pour transférer la charge QS de chaque condensateur CV au condensateur CH. Comme le montrent les Figures 2 D et 2 E, l'im- pulsion de balayage vertical O VO 1 est au niveau haut à partir de l'instant t 1 jusqu'à l'instant t 4 auquel l'im- pulsion de balayage vertical suivante v 02 passe au niveau haut En fait, toutes les impulsions de balayage vertical 0 V 01 à Qv En sont produites de manière à ne pas se chevau- cher. Si l'on suppose que la durée de chaque impulsion de balayage horizontal O H 1 à Ulm est, l'instant t 2 o le premier signal de balayage H 1 passe au niveau haut apparaît un temps prédéterminé après l'instant t 1 ou t 4 suivant l'arrivée de chaque impulsion de balayage verti- cal 'voà O vr En' Comme cela est indiqué, chaque ligne de trans- mission LH et LV 1 à L Vn a une capacité respective CH et CV; la résistance de charge 4 a une valeur RL La charge de signal QS emmagasinée dans chaque unité d'élément d'image SO 1 à S Enm produit un courant de signal i S qui circule chaque fois que les impulsions de balayage ver- tical et horizontal associées sont au niveau haut Pour la charge QS Ol de l'élément d'image SO, ces impulsions sont au niveau haut de t 2 à t 3 (Figure 2 A) Ainsi, le courant is associé avec cette unité particulière d'élé- ments d'image 5011 peut s'écrire = Qs Oll exp RLLC+CH) i S = L(C Cv+CH) La tension de sortie résultante Vout à l'entrée du préamplificateur 7 est Qson C t Vout C CH exp i (C+C ( 2) Vout V+CH LVH- Il importe ici que la constante de temps RL(CV+CII) soit suffisamment petite pour que toute la charge QS soit transférée pendant chaque période (T= t 2-tl) des im- pulsions de balayage horizontal O H 1 à Hn' Autrement dit, pour qu'une valeur k définie par l'équation RL(C + CH) = t ( 3) LXV H k soit nettement superieure à l'unite, par exemple k = 5. La même condition reste vraie pour toutes les unités d'éléments d'image SO 11 à Emn' Par exemple, pour la charge du signal Q 5012 de l'élément d'image 5012, la 5012 02 tension de sortie Vout est: Q 5012 ex L(C+H Vout R* exp(C +_C ( 4 Ainsi, quand chaque unité SO à S Onm et SE à 011 Ounm Ehl S Enm est balayée séquentiellement, sa charge respective QS Oll à QS Enm et QSE 11 à QS Enm circule par la ligne de transmission verticale associée LVI vers L Vm, puis par la ligne de transmission horizontale LH et la résistance de charge 4, sous forme d'un courant de signal i S qui est utilisé pour produire le signal d'image sous forme de la tension de sortie Vout. Cependant, les équations ( 2) et ( 4) ci-dessus montrent clairement que la tension de sortie v out est une tension différentielle et ne peut, de façon satisfaisante, être utilisée directement comme une entrée stable pour un circuit d'échantillonnage et maintien ou dle maintien de crête Il est donc généralement nécessaire de produire une moyenne de la tension de sortie Vout en utilisant un intégrateur ou un filtre passe-bas I 1 en résulte une tension de sortie moyenne (Vout)moy, qui s'exprime par: QS 1 + )d (V+CII = (C Vexp + C (Vt)mo =,FC V H L V IIR( = Q 51 cc %i L (Cv + c 11). ( exp - R(exp R(Cv + c H))) o = QS R L ( 1-e -k) Dans le cas présent, k est supérieure ou égal à , comme dans le cas de l'équation ( 3) de sorte que le facteur e-k peut etre négligé Si la charge QS est consi- dérée comme le produit dela tension du signal VS par la capacité d'emmagasinage grille-source C O d'une unité par- ticulière d'élément d'image S, et si le temps de décharge est représentée par l'expression k RL(CV+CH) d'après l'équation ( 3), la tension de sortie moyenne (Vout)moy devient: C R CO À L À _v S (out Jy kO L (CS+CJ CO = k(C*+Cj) VS ( 6) Etant donné que k est grand par rapport à l'unité et que la capacité C est faible comparativement aux capa- cités CV et CH il apparait facilement à partir de l'équa- tion ( 6) que la valeur moyenne (Vout)moy est extrêmement faible Par conséquent, l'amplificateur 7 doit avoir né- cessairement un gain élevé et un fort rapport signal-bruit, et par conséquent, il est très coûteux. En outre, dans un analyseur d'images MOS courant, les éléments de-circuit de la partie 1 recevant la lumière jusqu'au transistor 5 suiveur de source sont intégrés sur une même pastille de circuits intégrés et l'amplificateur 7 est un élément extérieur connecté au transistor 5 Des bruits extérieurs, comme des bruits d'horloge, risquen. d'être introduits à l'entrée de l'amplificateur 7 De plus, étant donné que le signal de valeur moyenne (V out)moy est très faible, il est facilement affecté par les para- sites extérieurs et le rapport signal-bruit en souffre considérablement. Une solution possible pour amcliorer l'intensité du signal (le sortie (Vout) moy consiste a prendre une valeur réduite pour k (k l) c'est-à-dire d'augmenter en con- séquence la valeur RL de la résistance de charge 4. Mais si la résistance 4 est trop importante, la charge complète QS du signal pour chaque unité d'élément d'image S n'est pas entièrement transmise pendant une seule période Z d'impulsion de balayage horizontal et il se produit une détérioration notable à la fois dans la résolution horizontale et la résolution verti- cale. La Figure 3 représente un premier mode de réalisation de l'invention dans lequel les éléments communs avec ceux du circuit de la Fig 1 sont identi- fiés par les mêmes références, et leur description dé- taillée n'en sera pas faite. Dans le cas présent, au lieu de la résistance de charge 4, le transistor à charge de source 5 et le préamplificateur 7, la ligne de transmission horizontale LH se termine dans un circuit 100 amplificateur de courant, à miroir de courant. Ce circuit 100 comporte une source de courant 101 connectée entre unesource de tension de drain V DD et l'entrée d'un circuit miroir de courant 102 Une ré- sistance de charge 104 de valeur RL est connectée encre la source de tension V et une sortie du miroir de cou- DD rant 102, ce dernier étant connecté également à la grille d'un transistor 105 à charge de source qui est attaquée par une tension de source 106 et dont la source est con- nectée à la sortie 108. Le miroir de courant 102 est constitué par des premier et second transistors MOS 111 et 112 dont les sources sont connectées ensemble à un point de réfé- rence de tension VDC 1 et dont les grilles sont connectées ensemble Les grilles sont également connectées au drain du premier transistor MOS 111 qui sert alors d'électrode d'entrée pour le circuit miroir de courant et qui est connectée à la ligne de transmission horizontale LH et à la source de courant 101 Le drain du second transistor MOS 112 sert d'électrode de sortie pour le miroir de courant et il est connecté à la résistance de charge 104 et à la grille du transistor 105 à charge de source. Dans le circuit de miroir de courant 102, un courant de sortie circulant dans la résistance 104 et le drain du second transistor MOS 112 est égal (ou en variante proportionnel) au courant d'entrée circulant dans le premier transistor MOS 111 Le miroir de courant 102 a un gain en courant p qui est un paramètre fixe lié aux caractéristiques des transistors 111 et 112. La source de courant constant 101 produit un courant de drain constant I O et le signal de courant i S est également appliqué à l'entrée du miroir de courant 102. Ainsi, un courant de sortie isout apparait dans l'élec- trode de sortie du miroir de courant (c'est-à-dire au drain du second transistor MOS 102) isout = p (is + I 0) ( 7) Dans ce cas, si le premier transistor MOS 111 a une transconductance gm, ce transistor peut être con- sidéré comme ayant une résistance correspondante R 11 qui en est 11 inverse, c'est-à-dire 1/gm Le courant du signal peut s'exprimer à partir de l'équation ( 1) Qs t i S = ex S R (c-V+CH) R 11 (C+C) VII En choisissant la constante de temps il (Cv+C) de l'équation ( 8) suffisamment réduite par rapport au temps utilisé pour balayer une seule unité d'élément d'image 5011 à S Enm, pratiquement toute la charge de 3 t signal QS pour cette unité est déchargée par la ligne de transjnmission horizontale L Il et le premier transistor MOS 111 jusqu'au point de tension de référence VDC 1 Dar conséquent, dans une relation similaire à celle (le l'équation ( 3), unev aleur k' définie par: = 5 k Rkl =1 tli peut être établie nettement au-dessus de l'unité, par exem- ple k' 3 à 5. Le signal de sortie du circuit miroir de courant est une forme d'onde différenciée correspondant au courant de sortie précité isout, et il peut passer par un filtre passe-bas ou un -différenciateur, donnant une tension de valeur moyenne (Vout)moy: (Vout)moy =o (isout)AC R Ld T el 1 = RL P Jo isdt vL s ( 10) it Autrement dit, la tension du signal de sortie de valeur moyenne est p fois la tension correspondante du circuit de la Figure 1 (équation 5). De plus, le gain en courant p peut être établi en choisissant les longueurs et les largeurs de grille pour les transistors 111 et 112 Cela sera mieux compris en considérant la structure d'un transistor MOS typique représenté sur la Figure 4. Un transistor à effet de champ MOS 10 de type courant est constitué par un substrat semi-conducteur 11 avecun plateau de grille 1 l partant d'une région de source 13 fortement dopée à laquelle est connectée une électrode de source 14 en aluminium, et une région de drain 15 forte- ment dopée sur laquelle est connectée une électrode de drain 16 en aluminium Une électrode de grille 17 faite d'aluminium déposé est séparée du plateau de grille 12 par une couche d'oxyde 18 Cette couche 18 a une épaisseur t qui est une constante et qui est pratiquement la même ox pour tous les transistors MOS formés sur un même substrat 11 La région 12 de plateau de grille a une mobilité des porteurs pn qui est également une constante pourtous les transistors formés sur le même substrat 11 Le plateau de grille 12 a une longueur L entre la région de source 13 et la région de drain 15, et une largeur W dans la direc- tion perpendiculaire à la longueur L La couche d'oxyde 18 a aussi une constante diélectrique Eox. Ainsi, le transistor à effet de champ 10 a un facteur de gain intrinsèque (qui peut s'exprimer comme suit: _FN OX W ( 11 A) 2 t ' LA ox Dans le circuit de miroir de courant 102 de la Figure 3, la résistance effective Rll, exprimée dans l'équation ( 8) et ( 9) est déterminée par la relation: R 11 1 (li 1) Comme le montre l'équation ( 11 B), la valeur du courant constant I O peut être choisie pour que la valeur k' de l'équation ( 9) ci-dessus soit nettement supérieure à l'unité. Il apparait également que le gain p du miroir de courant 102 peut être déterminé de façon appropriée par le choix de la longueur L 1 de la grille et de sa largeur W 1 du premier transistor MOS 111 et en choisissant de façon correspondante la longueur de grille L et sa lar- geur W 2 du second transistor MOS 112, selon la relation ci-après: P (w 2/L 2) ( 1 l C) (Wl/L 1) L'équation ( 11 C) montre que l'équation ( 10) peut être modifiée pour que la valeur moyenne de la tension de sortie (Vout)moy s'exprime simplement par: RL QS (w S/L 2) (vout)moy t ( 1/L 2) A la lumière de ce qui précède, tout spécialiste en intégration de circuits reconnaîtra que le gain du mi- roir de courant 102 et par conséquent le niveau ce la ten- sion de sortie moyenne (Vout)m Oy peuvent être amenés à la valeur voulue, simplement en choisissant les dimensions superficielles du plateau de grille 12 du transistor MOS 111 et 112 Comme cela est expliqué ci-dessus en regard du premier mode de réalisation de l'invention, la valeur de la constante de temps nécessaire pour transférer les charges Q dépend de la résistance Rl qui est l'inverse de la conductance g du premier transistor MOS 111, comme l'indique l'équation ( 9) Par conséquent, la valeur RL de la résistance de charge 104 peut être indépendante de toute restriction sur cette constante de temps, et un signal de sortie intense avec un meilleur rapport signal/bruit peut être facilement produit Autrement dit, la valeur R de la résistance peut être relativement réduite en choisissant simplement la valeur du courant constant I de manière que la charge QS soit transmise avec sécurité, ce qui permet d'améliorer la résolution verticale et la résolution horizontale. La Figure 5 représente une partie importante d'un second mode de réalisation de l'invention Dans ce cas, un circuit 120 miroir de courant à attaque directe est constitué par trois transistors MOS 121, 122 et 123 tandis que la source de courant constant 111 est con- stituée par un transistor à effet de champ 125 à canal P et une source 126 de tension de polarisation Vi. Dans ce mode de réalisation, les sources des transistors MOS 121 et 122 sont connectées ensemble à une source de tension VDCI et leurs grilles sont connectées ensemble au drain du transistor 122 La grille de l'autre transistor IOS 123 est connectée au drain du transistor 121 auquel sont appliqués le courant du signal Is et le courant constant I O La source du transistor 123 est con- nectée au drain du transistor 122 et son drain est con- necté à la résistance de charge 104 ainsi qu'à la grille du transistor 105 à charge de source. Ce miroir de courant 120 permets d'obtenir un gain élevé et il convient à un analyseur d'images de haute résolution. La source du transistor à effet de champ 125 à canal P est connectée à la source de tension continue Vdd et son drain est connecté à l'électrode d'entrée du miroir de courant 120 (c'est-à-dire au drain au transistor MOS 121 La source de tension 126 fournit la tension de polarisation V 1 entre la source et la grille du tran- sistor 125 afin que le courant constant I O soit déterminé par la relation suivante: I O = &l(V 11 -Vth) ( 13) o b est le facteur de gain de l'équation ( 11 A) ci-dessus. Ainsi, la tension de polarisation V 1 est choisie pour que le courant constant I O présente la valeur souhaitée. La Figure 6 illustre une partie essentielle d'un 1 troisième mode de réalisation de l'invention, dans lequel un miroir de courant 130 utilise un seul transistor l IOS d'entrée 131 et plusieurs transistors MOS de sortie 132 a, 132 b 132 N connectés en parallèle pour réduire leur facteur d'amplification en courant Dans ce cas, la source de courant constant 101 comporte un transistor à effet de champ 135 du type appauvri avec sa grille connectée à sa source, pour produire le courant constant I O qui est appliqué au drain du transistor MOS 131. Dans ce troisième mode de réalisation, si la longueur de grille du transistor MOS d'entrée 131 est L 1, et si sa largeurde grille est W 1, et si les lon- gueurs de grille correspondantes des transistors de sortie 132 a, 132 b et 132 N sont Na, Lb Ln avec les largeurs de grille correspondantes Wa, Wb, Wn, le signal de sortie devaleur moyenne (Vout)m Oy peut s'exprimer comme suit: RL Qs (Wa/La) + (Wb/Lb)+'' '+ (Wn/Ln), (Vout)moy RL S (î) out) MOY =- 1 (W 1 /L 1) Dans un quatrième mode de réalisation illustré partiellement sur la Fig 7, l'appareil selon l'invention peut comporter un miroir de courant 140 constitué par des transistors a jonction bipolaires Dans ce mode de réa- lisation, les transistors à jonction NPN 141 et 142 rem- placent les transistors MOS 111 et 112 du premier mode de réalisation et la source de courant constant 101 délivre uncourant constant I O au collecteur du transistor 141. La tension de collecteur V remplace la tension de drain Vdd des précédents modes de réalisation. Egalement dans ce quatrième mode de réalisation, un montage de transistor NPN Darlington 147 et 148 rem- place le transistor MOS utilisé comme charge de source 105 dans les précédents modes de réalisation. Dans ce mode de réalisation, si les surfaces d'émetteur des transistors 141 et 142 sont respective- ment A et A 2, la valeur moyenne de la tension de sortie 1 A 2, (Vout)moy peut s'exprimer par: RLQS A 2 (Vout)moy r 2 ( 1 A 5 La Figure 8 illustre un cinquièmem O de de réalisa- tion de l'invention dans lequel les éléments communs avec ceux des précédents modes de réalisation sont désignés par les mêmes références et leur description détaillée n'en est pas faite. Une caractéristique qui différencie ce mode de réalisation des précédents, est qu'une seconde source de courant continu p I O est prévue pour compenser le courant constant I Autrement dit, dans ce mode de réalisation, pendant qu'une première source de courant constant 201 fournit le courant constant I O au drain d'un premier tran- sistor MOS 211 d'un miroir de courant 210, une seconde source de courant 202 délivre le courant constant p I O au drain d'un second transistor 212 du miroir de courant 210. Le drain du transistor 212 est couplé par une résistance de charge 204 de valeur RL à un point de tension continue * VC 2 et également avec la grille d'un transistor 205 con- necté en charge de source, dant la source est connectée à la source de courant 206 et également à la borne de sortie 208. Dans ce cinquième mode de réalisation, si le gain en courant p du miroir de courant 21 J, est déterminé par les l argeurs de grille W, W 2 et les longueurs de grille L 1 et; 2 des transistors 211 et 212 d'après l'équation ( 7) ci-dessus, le rapport entre le courant constant p I O et le courant constant I O est le même que le gain en courant du miroir de courant 210. Il en résulte que le courant qui circule par la source et le drain du transistor MOS 212 est p(Is+I Oj comme l'indique l'équation ( 7) cidessus Par conse- quent, le courant de sortie iout qui circuledans la s ou t résistance de-charge 204 s'exprime par: isout + p I O = p(IO + i S) isout pis (w 2/Lo) ( 16) (W 1/L 1) S ( 6 Dans ce cas, le courant de sortie iout ne contient que des composantes alternatives, mais elles sont ampli- fiées par un facteur p par rapport au courant d'entrée is Ce courant de sortie isout est ensuite converti en une tension par la résistance de sortie 204 et la ten- sion de sortie RL isout est traitée par le transistor 203 à charge de source pour être présentée à la sortie 208. Ce courant de sortie isou a une forme d'onde différentielle correspondant à celle du signal d'entrée i Par conséquent, la tension de sortie Vout a une forme d'onde différentielle inversée qui doit être normalement traitée par un filtre passe-bas ou un intégrateur (non représenté) pour obtenir la tension de sortie moyenne (Vout) moy de l'équation ( 10) ci-dessus Par conséquent, les longueurs et les largeurs de grille des transistors MOS 211 et 212 peuvent être choisies pour que l'ampli- tude de la tension de sortie Vout convienne pour une intégration satisfaisante. La constante de temps de décharge ZD de l'analy- seur d'images MOS 1 de ce mode de réalisation peut s'exprimer en fonction de la résistance 11 qui est l'inverse de la transconductance zm du transistor MOS 211 _ 1 D V + UH) R 11 ( 17) Dans ce cas, la résistance Ril a exactement la même forme que dans l'équation ( 11) ci-dessus Par consé- quent, ce cinquième mode de réalisation offre les avan- tages des quatre premiers modes de réalisation De plus, étant donné que seules des composantes alternatives cir- culent dans la résistance de charge 234, il n'estpas nécessaire que la tension VDC 2 soit régulée étroitement. De plus, dans ce cinquième mode de réalisation, il est simple de réaliser les sources de courant 201 et 202 13 pour qu'elles produisent les courants constants respec- tifs I et p I lorsqu'elles sont connectées à la même source de tension de drain Vdd De plus, étant donné qu'aucun courant continu ne circule dans la résistance 204, le bruit thermique est réduit et le rapport signal- bruit est amélioré. Dans de nombreux dispositifs analyseurs d'images, il convient de connecter un dispositif à transfert de charge (CTD) par exemple un dispositif à couplage de char- ge (CCD) ou un dispositif à transfert en cascade (BBD) à J'appareil analyseur pour traiter le signal d'image. Mais si un signal d'image échantillonné est fourni direc- tement par un analyseur, comme c'est le cas de la Fig 1, à un étage d'entrée d'un dispositif à transfert de char'e, non seulement le rapport signal-bruit est détérioré mais il y a également une perte notable de résolution De plus, les étages d'amplification nécessaires pour coupler le circuit de la Fi, 1 à un dispositif à transfert de charge peuvent rendre l'ensemble encombrant et coûteux et augmenter considérablement la consommation de courant. Mais la disposition avec un circuit à miroir de courant incorporé selon l'invention facilite le couplage d'un dispositif à transfert de charge à l'appareil ana- lyseur d'images. Le couplage d'un dis)ositif à transfert de charge avec l'appareil analyseur d'inages selon l'inven Eion est illustré par le sixième mode de réalisation de la Figure 8 Dans ce mode de réalisation, les éléments qui sont communs avec celui de la Fig 9 sont identifiés par les mêmes caractéristiques - Dans ce mode de réalisation, un dispositif à transfert de charge en série 20 qui peut être un dispo- sitif à transfert de charge en cascade, se comporte comme une charge de sortie, avec son entree connectée à la source du second transistor 212 du miroir de cou- rant 210 Le dispositif à transfert de charge 20 consiste en une série de transistors MOS M 201, M 202, M 203, etc. dont ceux qui se suivent sont reliés de la grille à la source Les grilles des transistors alternés M 20 etc. sont connectées pour recevoir un signal d'horloge 1 de première phase tandis que les grilles des autres transis- tors M 201, M 203 etc sont connectées pour recevoir un signal d'horloge 2 de seconde phase Un condensateur d'entrée de valeur CB est connecté à une électrode d'en- trée du premier transistor M 201 et il reçoit le courant de sortie isout comme courant de charge Plusieurs con- densateurs de transfert, ayant chacun une capacité CB sont connectés respectivement entre la grille d'un tran- sistor associé et la jonction de ce transistor avec celui qui suit dans la série. La tension du signal Vaut apparaissant à l'entrée du dispositif à transfert de charge 20 s'exprime par: l let Vout = Jo isout dt P Qs S ( 18) CB La relation entre la tension V 1 à l'entrée du uis- positif à transfert de charge 20 et la tension V 2 à la jonction des transistors M 201 et 'I 202 peut s'expliquer en regard des Figures 10 A à 10:,. Comme cela est expliqué précédemment, en réponse aux impulsions de balayage horizontal CI' dô 3 etc. 10.Ili,' C 1 l 12 113 (Figure O 10 A) un signal de courant différentiel is (Fig o 10 V) circule dans la ligne de transmission horizontale LH et un courant de sortie amplifié en correspondance isut sout (Figure l OC) apparaît au drain du transistor MOS 212. Les signaux d'horloge à deux phases 1 et '2 repré- sentés sur les Fiures 10 D et 1 d E respectivement alternent entre le niveau bas et le niveau haut Dans ce cas, la période des signaux d'horloge 01 et 02 est égale a la durée des impulsions de balayage horizontal de la Fig. A Comme le montre la Fig 10 F, la tension V 1 à l'en- trée du premier transistor M 201 se stabilise à une va- leur,Q 5 l 1 selon l'équation ( 18) les impulsions d'hor- CB loge alternées O et 02 déplacent les charges dusignal vers la droite de la Figure, de sorte que la tension V 2 à la jonction du transistor M_ 01 avec le transistor sui- vant M 201 a la même valeur que la tension V 1 mais retar- dée d'une période d'un demi-cycle d'horloge comme le mon- tre la Figure l OG Ainsi, la tension du signal Vout dé- terminée par le courant isout est transférée séquentielle- mentpar le dispositif de transfert de charge en série 20 de sorte qu'un traitement approprié du signal peut être effectué. Ce sixième mode de réalisation offre les mêmes avantages que le cinquième et en outre, étant donné que le dispositif à couplage de charge 20 est connecté ai- rectement au miroir de courant 210, il est possible de supprimer des étages d'amplification après la conversion de tension, pour remplir leur fonction d'échantillonnage et maintien pour l'intégration. De nombreuses variantes de ces modes de réali- sation sont possibles sans sortir du cadre de l'invention. La Figure 11 illustre une telle variante dans un septième mode de réalisation -ans ce cas, un miroir de courant 220 à attaque directe est utilisé dont la réa- lisation est similaire à celle du miroir de cerant 120 du second mode de réalisation De plus, des transistors à effet de champ 224, 225 du type appauvri sont utilisés comme des sources de courant constant 201 et 202 Dans ces modes de réalisation, les courants I O et p I O circu- lant dans les transistors a effet de champ 224, 225 peuvent s'exprimer par les relations: i O = '22; Vth 2 A PI 0:= 225 Vt ( 20) Oa 224 et 225 sont des facteurs de gain selon l'équation ( 11) ci-dessus pour les transistors à effet de champ 224 et 225 et Vth en est la tension seuil. La Figure 12 représente un huitième mode de réalisation de l'invention dans lequel le miroir de courant 220 du mode de réalisation ci-dessus est connecté directe- ment par la sortie à un dis;positif à transfert de charge en série 20 du type représenté sur la Figure 9. La Figure 13 représente un neuvième mode de réa- lisation de l'invention mettant en oeuvre les principes des troisième et cinquième Dans ce mode de réalisation, un circuit miroir de courant 230 utilise un transistor d'entrée MOS 231 et plusieurs transistors de sortie MOS 232 a, 232 b 232 N connectés en parallèle dans un circuit de courant de sortie. 23 La source de courant constante 201 associée comporte un seul transistor -'MOS 234 pour fournir le corant constant I O au drain du transistor 231 tandis que la se- conde source de courant constant 202 comporte plusieurs transistors MOS 235 a, 235 b 235 N connectés en parallèle pour fournir le courant constant p I O aux transistors 232 a, 232 b 232 n Dans ce mode de réalisation, des transistors MOS à canal N sont utilisés pour les transistors 231, 232 a, 232 b, 232 N du miroir de courant 232 tandis que les transistors MOS à canal P sont utilisés pour les transis- tors 234, 235 a, 235 b 235 n Les grilles des transistors 234, 235 a, 235 b 235 N sont connectées en commun à une source de courant continu VL. Dans ce neuvième mode de réalisation, la valeur moyenne du signal de sortie (Vout)moy obtenue à la sortie 2-8 s'exprime par: LQS (W 2 a' /L 2 a)+ (W 2 b/L 2 b)+'' +(w 2 n/L 2 N) (Vomoy ( 20) out moy (Wl/L 1) o W 1, l W 2 a, W 2 b, W 2 N sont les largeurs des grilles et L 1, L 2 a, Lb L 2 N sont les longueurs des grilles L 12 a L 2 b 2 n des transistors 231, 232 a, 232 b 232 n Si les tran- j sistors 234, 235 a, 235 b, 235 N ont des largeurs de a r le de W 4, Wa, S b e de C,,, rill Wn et desa 5 b N longueurs de grilles de L 4 L 5 a L 5 b L 5 n, le courant de sortie isout est exempt de toute composante continue, c'est-à- dire qu'il ne contient que des composantes alternatives 1 J et il est égal à pis si chaque longueur et chaque lar- geur de grille ci-dessus est choisie pour satisfaire la relation suivante: (W 2 a/L 2 a)+ (w 2 b/L 2 b) +' ' (W 2 n/L Ln) p =(w/Ll) (Wr /L) + (W 1/Li) (W 5 a/L 5 a)+ (Wb/L 5 b)+ '+ (W 5 n/L 5 n) (w 4/L 4) Dans ce neuvième mode de réalisation, un disposi- tif à transfert de charge peut être couplé directement à la sortie du miroir de courant 230, c'est-à-dire aux drains reliés ensemble des transistors 232 a à 232 n. La Figure 14 illustre un dixième mode de réali- sation danslequel un miroir de courant 240 comporte des transistors à jonction 241 et 242, avec également un cir- cuit Darlington de transistors à jonction bipolaire 247 et 248 au lieu des circuits 230, 205 à base de transistors MOS de la Figure 8. La Figure 15 représente un onzième mode de réa- lisation, similaire dans sa formie au sixième moue de réalisation de la Figure 9, mais utilisant un miroir de courant 240 constitué par des transistors à jonction bi- polaire 241 et 242 Dans ce mode de réalisation, un dis- positif à transfert de charge bipolaire 30 est connecte par son entrée directement au collecteur du transistor de sortie 242. La Figure 16 représente un douzième mode de réalisation de l'invention dans lequel les éléments communs avec ceux des modes de réalisation déjàdécrits sont désignés par les mêmes références Dans ce mode de réalisation, un miroir de courant 310 est constitué par des transistors MOS 311 et 312 avec des sources de cou- rant associées 301 et 302 Ce miroir de courant 313 est similaire à celui du circuit de la Figure 8 Mais dans ce mode de réalisation, la charge de sortie est constituée par un transistor à effet de champ MOS à charge préalable 303 et un condensateur de charge 304. Une armature de ce dernier est connectée au drain du transistor 312 et son autre armature à la masse Le drain du transistor de pré-charge 303 est connecté à une source de tension continue VDC 2 et sa source à une armature du condensateur de charge 304 Une impulsion d'horloge O p est appliquée à la grille du transistor 303. Si la capacité du condensateur de charge 304 est Cp, la tension du signal Vout apparaissant à une armature du condensateur de charge 304 est déterminée par la relation: -C Vout = Cp O 1 sout dt P Qs C ( 22) c oủt est le temps de précharge du transistor 304 A commandé par le signal d'horloge Gp. Un étage d'isolement, constitué par un transistor 305 à charge de source et une source de courant 306 couple le condensateur de charge 304 à la borne ue sortie 308. Dans ce mode de réalisation, même si le courant du signal i est positif comme le montre la Figure 17 A, le courant de sortie iout (Figure 17 D) est négatif en ce sout qu'il représente une décharge du condensateur de charge 304 Ll est donc nécessaire de charger préalablement le condensateur 3041 à une valeur initiale constante, comme la tension VDC 2 Pour cette raison, l'impulsion d'horloge Op (Figure 17 C) est appliquée à la grille du transistor 303 pour le débloquer, une brève période immédiatement avant le passage du courant de sortie isout ?ar conse- quent, le condensateur est chargé avant d'être partielle- men' déchargé par le courant de sortie isout Ainsi, le condensateur de charge 304 présente une tension de sortie Vut comme le montre la Figure 17 D. o ut Etant donné que la tension de sortie lout est généralement stable en un point juste avant l'apparition du signal d'hlorloge p, une opération d'échantillonnage 1 J et maintien peut être effectuée aux instants indiqués par les flèches verticales de la Fig 17 E, pour produire la tension échantillonnée est maintenue représentée sur la Figure 17 E. Si la charge du signal Q de l'un quelconque des éléments d'image S à S 011 Emn est représentée par Qs = Covs ( 23) la tension de sortie V ut de l'équation ci-dessus ( 22) devient: C Vout = P ' C * Vs ( 24) L'équation ( 24) montre que le facteur d'amplifi- cation en courant p du miroir de courant 310 peut être augmenté et que la capacité Ct du condensateur de charge 304 peut être réduite, de sorte qu'une tension de sortie d'une amplitude extrêmement grande peut être obtenue à la borne de sortie 308. La Figure 18 représente un treizième mode de réalisation de l'invention Dans ce mode de réalisation, qui combine les caractéristiques du douzième et du hui- tième mode de réalisation, un miroir de courant 320 à attaque directe comporte des sources de courant constant 301 et 302 comprenant chacune des transistors à effet de champ 324; et 325 du type appauvri Le miroir de courant 320 comporte des premier, second et troisième transistors OS 321, 322 et 323 connectés de la même manière que les transistors correspondants des second et huitième mules de réalisation. De plus, ce mode de réalisation comporte égale- ment un circuit d'échantillonnage et maintien connecté à la sortie du transistor 305 à charge de source Une im- pulsion d'échantillonnage à ss, telle que celle représentée v par les flèches sur la Figure 17 E est appliquée à la grille d'un transistor d'échantillonnage 333 Son élec- trode d'entrée est connectée à la sortie du transistor 305 à charge de source, et un condensateur de maintien 334, de capacité Cs, est connecté entre l'électrode de 1 ' sortie du transistor d'échantillonnage 333 et un point de potentiel de référence, comme la source de tension vldd Un étage d'isolement, par exemple un transistor 335, à charge de source connecté à une source de courant 336, est relié à son entrée au condensateur 33 '4 et sa sortie 13 est reliée à la borne de sortie 338. Avec une disposition similaire à celle de la Fig. 18, une opération c'échantillonnage et maintien peut être facilement effectuée et le signal échantillonné et main- tenu de la Figure 17 E peut être facilement obtenu à la borne de sortie 338. La Figure 19 représente un quatorzième mode de réalisation de l'invention qui combine les caractéristi- ques du neuvième et du douzième modes de réalisation. Dans ce cas, un circuit miroir de courant 330 est consti- tué par plusieurs transistors MOS 331, 332 a, 332 b, 332 n D'une manière similaire, une source de courant constant 301 est constituée par un seul transistor MOS 334 tandis que la source de courant 302 est constituée par plusieurs transistors MOS 335 a, 335 b 335 n Si les transistors 331 et 334 ont des longueurs de grille de L et X: respectivement et des largeurs de grille de W et 4 1 W 4, tanridis que les transistors 332 a à 332 N et 335 b à 335 n ont des longueurs de grille de L 2 a à L,2 N et L a à Ln et des largeurs de grille Wa à W 2 N et Wa à Wn respective- 2 a 2 N; ment, la valeur moyenne de la tension du signal de sortie (Vout) moy de ce mode de réalisation peut s'exprimer par: (w 2 a/La O+(Wlb/i 2 b/2 b)+ *+ (W 2 /L) (Vout)moy= Q_ 5) ptoC (W 1/L 1) Les conditions nécessaires pour l'annulation de la compo- sante continue dans le signal de sortie iot sont satis- sour faites si les conditions suivantes sont remplies: (w 2 a,/L 2)+(W 2 b/L 2,,b+' + ( / L 2) P (w 11/L 1) (W 5 a/Lsa)+(Wsb/Lb)+ + (W n/L 5 n) ( 26) (w 4 /L 4) La Figure 20 représente un quinzième mode de réalisation de l'invention dans lequel des transistors bipolaires sont utilisés à la place des transistors MOS. Bien qu'il semble que la description des connexions par- ticulières soit inutile, il faut noter que ce mode de réa- lisation comporte un circuit miroir de courant constitué par des transistors NPN 341 et 342, un transistor NPN 343 de charge préalable et un étage d'isolement de sortie con- stitué par une paire Darlington de transistors NPIN 347 et 348. Bien entendu, de nombreuses variantes peuvent être appliquées dans le cadre de l'invention Par exemple, des diodes PIN peuvent être utilisées comme une partie de chacune des unités d'éléments d'images 5011 à S Emn de la partie de réception de lumière de l'analyseur 1 De plus, des éléments du type à canal P et du type à canal N peuvent être remplacés respectivement par des éléments uu type à canal N et du type à canal P De plus, bien que des transistors bipolaires NPN soient mentionnés ci-dessus, ils pourraient être remplacés par des transistors PNP, en changeant les polarités selon les besoins. Bien entendu, diverses modifications peuvent être apportées par l'homme de l'art aux moues de réalisation décrits et illustrés à titre d'exemples nullement limitatifs sans sortir du cadre de l'invention. REVENDICATIONS 1 Appareil analyseur d'images du type dans lequel plusieurs unités d'éléments d'images sont dispo- sees en une matrice bidimensionnelle de rangées horizon- tales et de colonnes verticales, chacune de ces unités comprenant un élément photosensible produisant un quantum de charge électrique en fonction de l'intensité de la lu- miere qu'elle reçoit et un circuit d'aiguillage à commanhe électrique pour transmettre la chare électrique produite en réponse à des impulsions de balayage qui lui sont ap- 1 ' pliquées, un circuit de balayage produisant des impulsions de balayage séquentielles pour les circuits d'aiguillage des unités d'éléments d'images respectifs, et un circuit de sortie couplé avec les circuits d'aiguillage pour re- cevoir les charges électriques en séquence provenant des- dites unités d'éléments d'image pour produire un signal d'image, appareil caractérisé en ce qu'il comporte un cir- cuit miroir de courant ( 102, 120, 130, 140, 210, 220, 230, 240, 310, 320, 330, 340) constitué par un transistor d'entree ( 111, 121, 131, 141, 211, 221, 231, 241, 311, 321, 331, 341) et au moins un transistor de sortie ( 112, 122, 123; 132 a 132 n; 142, 212, 222, 223; 232 a 232 n, 242, 312, 322, 323; 332 a-332 n, 342) comportant chacun une première et une seconde électrode conduisant un cou- rant et une électrode de commande, les preu ièresélectrodes conduisant un courant étant connectées ensemble à une source de potentiel de référence (VDC) et leurs électrodes de commande étant connectées entre elles, une source de courant ( 101, 201, 301) produisant un courant constant (Io) pour la seconde électrode conduisant un courant dudit transistor d'entrée, lesdites charges électriques produites étant également fournies à la seconde électrode produisant un courant de ce transistor, et une charge de sortie ( 104, 204, 20, 3-, 303, 3) W; 343, 30 j 4) étant connectée entre la seconle electrode conduisant un courant dudit transistor Je sortie et une autre source de potentiel de référence (Vdd, scc' y DC 2), de manière qu'un signal L'imnage de sortie apparaisse à lactite charge de sortie. 2 Appareil selon la revendication 1, caracté- risé en ce que ledit circuit miroir de courant comporte plusieurs transistors Cie sortie ( 237 a 232 n, 332 a 332 nj 3 connectés en parallèle avec lesdites premiere el, seconde electrodes conduisant un courant connectées ensemble, leurs electrodes de commande étant reliées à l'électrode de commande du transistor d'entrée ( 221, 321)j. 3 Appareil selon la revendication 1, caracté- risé en ce que ledit circuit miroir de courant a un gain en courant (p) et une autre source de courant ( 202, 302) produisant pour la seconde électrode conduisant un cou- rant dudit au moins un transistor de sortie un courant constant (p IO) dont l'intensité est pratiquement égale au gain en courant p multiplié par l'intensité du courant constant (Io) produit par ladite première source de cou- rant( 201, 301). 4 Appareil selon la revendication 3, carac- térisé en ce que ladite charge de sortie est constituée par une entrée d'un dispositif à transfert de charge en série ( 20, 30) couplé directement avec ladite seconde électrode conduisant un courant dudit au moins un transis- tor de sortie ( 212, 222, 223, 242). Appareil selon la revendication 3, caracté- risé en ce que ladite charge de sortie est constituée par un condensateur de charge ( 304) dont une armature est couplée avec ladite seconde électrode conduisant un cou- rant dudit au moins un transistor de sortie ( 312, 322, 323; 332 a 332 n; 342) et dont une autre armature est connectée à un potentiel de référence, à la masse, avec un transistor de charge préalable ( 303, 343) dont les électrodes conduisant un courant sont connectees respec- civement à une source de tension (V Dc 2) et à ladite pre- miere armature dudit condensateur de charge ( 304), l'électrode de commande étant connectée pour recevoir une impulsion de commutation ('p). 6 Appareil selon l'une quelconque des reven- dications 1 à 5, caractérisé en ce-que, pour éviter l'in- troduction de parasites, ledit transistor d'entrée, le- dit au moins un transistor de sortie, ladite source de courant et ladite charge de sortie son; tous formés en- semble sur une même pastille semi-conductrice intédrée, avec ladite matrice bidimensionnelle des unités ( 1) d'éléments d'image et ledit circuit de balayage ( 2, 3).