FR 2503486 A1 19821008 FR 8205583 A 19820331 La présente invention concerne des circuits de commutation et, plus particulièrement, des circuits de commutation qui peuvent comprendre des circuits basculeurs. On utilise de manière typique des circuits à logique à couplage d'émetteur (ECL) lorsque des vitesses de commutation élevées sont souhaitables. Par exemple, dans un dispositif d'accord à changement de fréquence superhétérodyne pour récepteurs de radio ou de télévision, la fréquence de signal d'un oscillateur local du récepteur est ajustée de façon à être égale à la somme de la fréquence de la porteuse de haute fréquence voulue et de la fréquence de la réponse de fréquence intermédiaire nominale, cette dernière étant fixe. Par exemple, dans un dispositif d'accord pour télévision à un seulchangement de fréquence qui est utilisé aux Etats-Unis d'Amérique, puisque la porteuse d'émission d'hyperfréquence la plus élevée a une fréquence d'environ 885 MMZ et que la réponse de fréquence intermédiaire nominale se trouve à 45,75 MHZ, la fréquence d'oscillateur local la plus élevée est d'environ 930 MHZ. Les dispositifs d'accord à double changement super- hétérodyne convertissent initialement la fréquence de la porteuse de haute fréquence voulue en un premier signal de fréquence inter- médiaire ayant une fréquence très supérieure, par exemple 415 MHZ, à la fréquence intermédiaire nominale, puis convertissent le premier signal de fréquence intermédiaire en un deuxième signal de fréquence intermédiaire ayant la fréquence intermédiaire nominale de 45,75 MHZ. Un dispositif d'accord à double changement de fréquence est décrit dans le brevet des Etats-Unis d'Amérique n0 4 162 462. Ainsi, la fréquence du signal de l'oscillateur local nécessaire pour faire passer la porteuse d'émission hyperfréquence la plus élevée à la première fréquence intermédiaire se trouve à 1300 MHZ environ. Les dispositifs d'accord à synthétiseur de fréquence comporte une-boucle de verrouillage de phase permettant de comparer la fréquence du signal d'oscillateur local avec une fréquence de référence afin de déduire une tension de commande destinée à un oscillateur à commande de tension. On utilise typiquement un circuit de comptage rapide dit à prédétermination pour ramener par division la fréquence du signal de l'oscillateur local à une fréquence infé- rieure compatible avec d'autres parties de la boucle à verrouillage de phase. Un semblable dispositif d'accord est décrit dans le brevet des Etats-Unis d'Amérique n' 4 031 549. Le compteur rapide doit fonctionner à la plus haute fréquence attendue pour le signal de l'oscillateur local. Dans le cas d'un dispositif d'accord à double changement de fréquence, ceci signifie que le compteur rapide doit pouvoir fonctionner à 1300 MHZ. Pour cette raison, on utilise souvent dans les circuits de comptage rapide des bascules bistables à logique à couplage d'émetteur. Ainsi, il est souhaitable de pouvoir disposer d'une bascule à logique à couplage d'émetteur ayant une fréquence de commutation, dite égale- ment fréquence de commutation bistable, de 1300 MHZ ou plus. La fréquence de commutation bistable de la bascule est déterminée par l'aptitude des transistors de commutation qui constituent la bascule à. co=mander des charges capacitives. Dans les circuits de commutation classiques qui peuvent être utilisés dans une bascule, la charge prend typiquement la forme d'une résis- tance, qui est une charge passive. Selon un aspect de l'invention, les transistors de commutation, du type pouvant être utilisé dans une bascule rapide, commandent une charge qui comporte une résistance de charge passive et un composant de charge active comportant un montage à diodes. Cette dernière améliore l'aptitude du transistor à commander des charges capacitives et> par conséquent, augmente sa vitesse de com- mutation. La description suivante, conçue à titre d'illustra- tion de l'invention, vise à donner une meilleure compréhension de ses caractéristiques et avantages; elle s'appuie sur les dessins annexés, parmi lesquels: - la figure 1 est un schéma simplifié d'un circuit basculeur du type dit maltre-esclave constituant un mode de réalisa- tion de l'invention; et - la figure 2 est un schéma de principe d'un récepteur de télévision comportant un dispositif d'accord à boucle de verrouil- lage de phase qui peut utiliser le circuit basculeur de la figure 1 dans son circuit de comptage rapide. Le circuit basculeur maître-esclave de la figure 1 contient deux bascules distinctes dites à logique à couplage d'-met- teur. Dans la première bascule, des transistors Q6 et Q7 sont con- nectés de manière croisée. L'électrode de collecteur du transistor Q6 est couplée, par le noeud A, à l'électrode de base du transistor Q7 via un transistor Q3 à émetteur-suiveur. Par le noeud B, l'électrode de collecteur du transistor Q7 est coupléeà l'électrode de base du transistor Q6 via un transistor Q4 à émetteur-suiveur. Le noeud A est en outre connecté à une borne 41 de tension d'alimentation (Vl) via une résistance de charge passive 12 et un circuit accélérateur actif conçu selon un aspect de l'invention, comprenant un transis- tor Q3A connecté en diode et une deuxième résistance de charge 10. De même, le noeud B est en outre connecté à la borne 41 d'alimen- tation électrique via une résistance de charge 16 et un autre cir- cuit accélérateur actif comprenant un transistor Q4A et une résis- tance 14. Les électrodes d'émetteur des transistors Q6 et Q7 sont couplées à une source 30 de courant (Il) via le trajet col- lecteur-émetteur d'un transistor Q10. Les transistors Q6 et Q7 forment l'élément de mémorisation de la première bascule. La source de courant 30 est connectée à une borne 42 de tension de réfé- rence (V2). Les électrodes d'émetteur destransistorsQ5 et Q8 sont couplées à la source de courant 30 via le trajet collecteur-émetteur d'un transistor Q9. Les bases des transistors Q5 et Q8 sont couplées à la borne de référence 42 par l'intermédiaire respectif de résis- tances de polarisation 18 et 20. Les transistors Q5 et Q8 sont des transistors de contrôle servant à introduire la donnée dans l'élément de mémorisation Q6, Q7 de la bascule. Des signaux d'hor- loge complémentaires sont appliqués aux bases des transistors Q9 et Q10 par l'intermédiaire de bornes d'horloge 44 et 46. Les tran- sistors Q9 et Q10 commandent le mode de fonctionnement de la bascule. Lorsque le transistor Q9 est conducteur, la bascule est placée dans un mode de contrôle dans lequel une nouvelle donnée est introduite. Lorsque le transistor Q10 est conducteur, la bascule est placée dans un mode de mémorisation de donnée dans lequel la donnée précédemment introduite est mémorisée. La deuxième bascule est identique à la première et comporte des transistors Q16 et Q17, connectés en croix via des transistors Q13 et Q14 pour former l'élément de mémorisation. La partie de contrôle de la deuxième bascule comprend des transistors Q15 et Q18 et des résistances de polarisation respectives 22 et 28. Des transistors Q19 et Q20 commandent le mode de fonctionnement de la deuxième bascule. Lorsque le transistor Q20 couple la source 32 de courant (12) aux électrodes d'émetteur des transistors Q15 et Q18, la deuxième bascule est placée dans son mode de contrôle. Lorsque le transistor Q19 couple la source de courant 32 aux électrodes d'émetteur des transistors Q16 et Q17, la bascule est placée dans son mode de mémorisation de donnée. Dans la deuxième bascule, selon un autre aspect de l'invention, l'électrode de collecteur du transistor Q16 est couplée à la borne 41 d'alimentation électrique par l'intermédiaire d'un circuit accélérateur actif comprenant un transistor connecté en diode Q13A en série avec une résistance de charge passive 24. De même, l'électrode de collecteur du transistor Q17 est couplée à la borne 41 d'alimentation électrique par l'intermédiaire d'un cir- cuit accélérateur actif comprenant un transistor connecté en diode Ql4A en série avec une résistance de charge passive 26. Le circuit basculeur maltre-esclave fonctionne dans un mode stable dans lequel la sortie de la première bascule est con- nectée de façon à transférer la donnée qu'elle mémorise à l'entrée de la deuxième bascule pour une polarité donnée du signal d'horloge d'entrée, et la sortie de la deuxième bascule est connectée de façon à transférer le complément de la donnée qu'elle mémorise à l'entrée de la première bascule pour la polarité opposée du signal d'horloge. A cet effet, les tensions de sortie de la première bascule créées sur les émetteurs des transistors Q3 et Q4 à émetteur-suiveur sont appliquées aux bases respectives de Q15 et Q18, et les tensions de sortie de la deuxième bascule créées sur les émetteurs des transistors Q13 et Q14 à émetteursuiveur sont appliquées aux bases respectives de Q8 et Q5. Pour chacune des impulsions d'horloge successives, la première et la deuxième bascule changent d'état. Ainsi, le basculeur bistable fonctionne en diviseur de fréquence. La fréquence de com- mutation du basculeur est la moitié de celle des signaux d'horloge complémentaires appliqués aux bornes 44 et 46. Le signal de sortie et le signal de sortie complémen- taire du basculeur maltre-esclave sont produits aux bornes des résis- tances respectives 10 et 14, sur les électrodes de collecteur Q3A et Q4A. Les transistors à émetteur-suiveur Q23 et Q24 assurent la mise en tampon des signaux de sortie respectifs. Des paires de diodes Dl et D2, et D3 et D4, sont connectées entre les émetteurs des tran- sistors Q23 et Q24 et les bornes de sortie respectives 48 et 50, et, en relation avec des résistances respectives 34 et 36, décalent le niveau des signaux de sortie de manière appropriée à la commande des étages diviseurs ultérieurs. En fonctionnement, lorsque la borne 46 se trouve à un potentiel supérieur à celui de la borne 44, le transistor Q10 conduit, ce qui place la première bascule dans le mode de mémorisa- tion de donnée. Dans le même temps, le transistor Q20 conduit, ce qui place la deuxième bascule dans le mode de contrôle. En résultat, la donnée mémorisée dans la première bascule est transférée à la deuxième bascule, et la deuxième bascule change d'état. Lorsque le signal d'horloge change de polarité, c'est-à-dire lorsque le poten- tiel appliqué à la borne 44 est plus positif que le potentiel appliqué à la borne 46, la première bascule se place dans le mode de contrôle et la deuxième bascule se place dans le mode de mémorisation de donnée. En résultat, le complément de la donnée précédemment mémorisée dans la deuxième bascule est transféré à la première bascule, et la première bascule change d'état. Pour faciliter la compréhension du fonctionnement en commutation, on supposera que la première bascule se trouve dans son mode de mémorisation, o le transistor Q9 est non conducteur, le transistor QlO est conducteur, les transistors Q5 et Q8 sont non conducteurs, tandis que le transistor Q6 est conducteur et le transistor Q7 non conducteur. Dans ces conditions, le transistor Q3A est conducteur et le transistor Q4A est non conducteur. En résultat, le noeud B est proche de la tension Vl. Toutefois, le noeud A se trouve à un potentiel quelque peu inférieur à Vl en raison de la chute de tension existant aux bornes de la résistance 12 et de la chute de tension base-émetteur du transistor Q3A. Lorsque la polarité du signal d'horloge d'entrée commute, le transistor Q9 est rendu conducteur, ce qui conditionne le passage à l'état conducteur des transistors Q5 et Q8. Du fait de l'état de la deuxième bascule, seul le transistor Q8 est conduc- teur. En résultat, la tension présente sur le noeud A tend à augmen- ter et la tension présente sur le noeud B tend à diminuer. Les montages à charge active comportant les transis- tors Q3A et Q4A augmentent la vitesse de commutation de la première bascule. On pense que l'augmentation de vitesse est due au retard effectif de passage en conduction et de passage en non-conduction assuré par les transistors Q3A et Q4A. Lorsque le transistor Q3A conduit le courant, le noeud A est un potentiel inférieur à Vl. Lorsque le transistor Q6 commute dans un état non conducteur, le transistor Q3A conserve momentanément son état, c'est-à-dire présente un retard à la non- conduction. i se crée un dépassement de tension 3u noeud A, qui charge la capacité parasite CA sur le noeud A plus rapidement qu'ail- leurs, ceci produisant un temps de montée plus rapide. Dans le même temps, la capacité parasite CB au noeud B se décharge d'une tension élevée à une tension inférieure. Avant la transition, le transistor Q4A n'est pas conducteur. Lorsque le transistor Q8 devient conducteur, le transistor Q4A maintient momentanément son état, c'est-à-dire présente un retard à la conduction. Ainsi, le transistor Q4A pré- sente momentanément une impédance élevée au niveau du collecteur de transistor Q8. Par conséquent, le transistor Q8 ne doit absorber que le courant de décharge de CB et non le courant venant de la tension d'alimentation Vl. Ceci permet au transistor Q8 de décharger plus rapidement la capacité du noeud B. Ainsi, on pense que les transistors de tirage vers le haut actifs Q3A et Q4A produisent un effet accélérateur du fait qu'ils empêchent le courant qui les traverse de varier instantané- ment. Sous ce rapport, pour les hautes fréquences, les transistors de tirage vers le haut actifs Q3A et Q4A se comportent comme des inductances. Les réseaux accélérateurs actifs comprenant les transistors Q3A et Q4A se sont révélés avoir pour effet d'abréger les temps de commutation d'une autre manière. Plus spé- cialement, les tensions de sortie sont créées sur les électrodes de collecteur des transistors accélérateurs Q3A et Q4A. Par conséquent, les transistors Q3A et Q4A assurent une isolation entre la première bascule et les transistors à émetteur-suiveur de sortie Q23 et Q24. Le noeud A, au lieu d'être directement relié au transistor Q24, subit un effet de tampon de la part du transistor Q3A, de même que sa capacité parasite associée. De la même façon, le noeud B, au lieu d'être directement connecté au transistor Q23, subit un effet de tampon de la part du transistor Q4A. La charge capacitive pré- sente sur les noeuds A et B est réduite si bien que la vitesse de commutation augmente sur ces noeuds. Le fonctionnement de la deuxième bascule Q16, Q17 est analogue à celui de la première bascule Q6, Q7. Les électrodes de collecteur des transistors Q13A et Q14A sont représentées directe- ment connectées à la borne 41 dans la mesure o aucun signal de sortie n'est souhaité de la part de la deuxième bascule. On peut fabriquer une structure à transistorsappro- priée à son utilisation avec l'invention au moyen d'une structure à transistors "planar" classique. Un transistor vertical typique com- porte une région semi-conductrice de collecteur enterrée à conducti- vité de type N+. Une région de base de type de conductivité P et une région d'émetteur de type de conductivité N sont disposées au- dessus du collecteur enterré. Le contact avec le collecteur enterré peut être fait au moyen d'une diffusion N+ profonde allant de la surface plane jusqu'à la couche enterrée. La résistance de collecteur présentée sur la figure 1 sous la forme des résistances 10 et 14 peut être la résistivité du collecteur enterré. Si cela est souhai- table, une connexion de sortie peut être donnée au collecteur enterré par l'intermédiaire d'une diffusion N+ profonde distincte venant de la surface plane en contact avec la région de collecteur enterrée. Une application de l'invention à un dispositif de commande d'accord à boucle à verrouillage de phase d'un récepteur de télévision est présentée sur la figure 2. Le dispositif d'accord 62 reçoit plusieurs porteuses de haute fréquence de la part d'une antenne 60 et convertit une porteuse sélectionnée, en fonction du canal choisi, en un signal de fréquence intermédiaire. Les compo- santes de la fréquence intermédiaire sont appliquées au circuit 64 de traitement de signaux qui produit des signaux vidéo appropriés à destination d'un tube à rayons cathodiques 66 et des signaux d'audiofréquence à destination d'un haut-parleur 68. La sélection des canaux s'accomplit au moyen d'un dispositif de commande d'accord du type à boucle de verrouillage de phase, soit 78, qui commande un oscillateur local 70 à commande de tension. Un circuit de comptage rapide 72, qui divise la fréquence du signal provenant de l'oscil- lateur local 70, est représenté comme comprenant un premier étage de comptage 74 et des étages de comptage ultérieurs 76. Le premier étage 74 du compteur rapide 72 commute à la fréquence la plus élevée, c'est-à-dire la fréquence de l'oscillateur local 70. Ainsi, le premier étage 74 est de préférence un circuit basculeur maltre- esclave selon la figure 1, tandis que les étages compteurs suivants 76 peuvent être des circuits basculeurs de facture classique. Alors que l'invention se révèle particulièrement utile dans des circuits basculeurs o des transitions du type maitre- esclave à logique à couplage d'émetteur de fréquence particulière- ment élevée sont produites, elle peut être utilisée dans d'autres circuits de commutation. Bien entendu, l'homme de l'art sera en mesure d'imaginer, à partir du circuit dont la description vient d'être donnée à titre simplement illustratif et nullement limitatif, diverses variantes et modifications ne sortant pas du cadre de l'invention. REVENDICATIONS 1. Circuit de commutation comprenant une première et une deuxième borne (41, 42) destinées à recevoir entre elles un potentiel de fonctionnement; un premier et un deuxième transistor (Q5, Q9; Q8, Q9; Q15, Q20; Q18, Q20) possédant respectivement des élec- trodes d'émetteur, de base et de collecteur, les trajets de con- duction collecteur-émetteur desdits premier et deuxième transistors étant disposés en série entre la deuxième borne (42) et un noeud (A; B) du circuit; une troisième borne (44; 46) destinée à recevoir un signal d'entrée, la troisième borne étant connectée à l'électrode de base de l'un desdits premier et deuxième transistors (Q9; Q20), l'électrode de base de l'autre (Q5; Q8; Q15; Q18) desdits premier et deuxième transistors étant connectée à une source de potentiel de référence (extrémité non connectée à 42 de 18; 20; 22; 28); le circuit étant caractérisé par une résistance (12; 16; 24; 26) pos- sédant une première et une deuxième extrémité, ladite première extrémité étant connectée audit noeud de circuit (A; B); et un troisième transistor (Q3A; Q4A; Q13A; Q14A) possédant des électrodes d'émetteur, de base et de collecteur, son électrode de base étant connectée à la première borne (41) , son électrode d'émetteur étant connectée à ladite deuxième extrémité de la première résistance (12; 16; 24; 26), et son électrode de collecteur étant connectée par un moyen de connexion (10; 14; connexion directe) à ladite première borne. 2. Circuit de commutation selon la revendication 1, caractérisé en ce que ledit moyen de connexion de l'électrode de collecteur du troisième transistor (Ql3A; Q14A) avec ladite première borne (41) consiste en une connexion directe ne comportant sensible- ment aucune impédance intermédiaire. 3. Circuit de commutation selon la revendication 1, caractérisé en ce que ledit moyen de connexion de l'électrode de collecteur du troisième transistor (Q3A; Q4A) avec ladite première borne consiste en une résistance (10; 14). 4. Circuit de commutation selon la revendication 1, caractérisé par un quatrième transistor (QlO; Q19) possédant des électrodes d'émetteur, de base et de collecteur, l'électrode d'émet- teur du quatrième transistor étant couplée à l'électrode d'émetteur du deuxième transistor (Q9; Q20); et une quatrième borne (46; 44) à laquelle est connectée l'électrode de base du quatrième transis- tor (Q10; Q19), lesdites troisième et quatrième bornes (44, 46; 46; 44) étant disposées de façon à recevoir entre elles un signal d'entrée différentiel (signal d'horloge; signal d'horloge complé- mentaire). 5. Circuit de commutation selon la revendication 1, caractérisé par un circuit basculeur bistable; une source de courant (30; 32) connectée à ladite deuxième borne (42), lesdits premier et deuxième transistors (Q5, Q9; Q8, Q9; Q15, Q20; Q18; Q20) ayant leurs trajetsde conduction collecteur-émetteur connectés en série de façon à sélectivement conduire entre ladite source de courant (30; 32) et ledit noeud de circuit (A; B), le potentiel présent sur le noeud de circuit (A; B) étant produit à des niveaux prédéterminés afin de faire sélectivement commuter l'état de ladite bascule bistable. 6. Circuit de commutation selon la revendication 5, caractérisé par une troisième borne destinée à produire un signal de sortie & laquelle est connectée l'électrode de collecteur dudit troisième transistor (Q3A; Q4A; Q13A; Q14A).