FR 2511173 A1 19830211 FR 8213924 A 19820810 La présente invention a trait à un circuit de mémoire conçu en sorte que lorsqu'on l'utilise dans un circuit de sor- tie de régulateur indicateur, par exemple, il est capable de fournir un signal analogique désiré pendant un temps prolongé et de modifier à la demande le signal analogique. Par exemple, dans des instruments industriels, diverses quantités en cours de traitement, telles que débit, pression, écart etc, sont individuellement mesurées et la valeur mesu- rée, ainsi que sa valeur de consigne, sont fournies à un ré- gulateur indicateur qui effectue ce qu'on appelle une opéra- tion proportionnelle + intégrale + dérivée pour obtenir des valeurs proportionnelle, intégrale et dérivée d'un écart entre les valeurs mesurée et de consigne et émet un signal de com- mande qui règle l'ouverture d'une vanne, une arrivée de com- bustible etc de façon que les quantités en cours de traite- ment suivent les valeurs de consigne Le signal de commande précité est usuellement un signal analogique Récemment est entré en usage un régulateur indicateur du type utilisant un microcalculateur Dans ce cas, le signal de sortie est sous forme numérique et est mis par un convertisseur numérique/ analogique sous une forme analogique et, en vue d'utiliser aussi le microcalculateur et le convertisseur numérique/analo- gique à d'autres traitements divers, on met le signal de com- mande calculé sous la forme d'un signal analogique qui est échantillonné et maintenu dans un circuit de maintien d'échan- tillon dont le signal de sortie de maintien d'échantillon sert de signal de commande. Un circuit de maintien d'échantillon courant est formé d'un condensateur de maintien et d'un tampon de sortie Pour éviter des fluctuations du signal de sortie analogique, il est nécessaire que le condensateur de maintien soit à courant de fuite faible et que le tampon de sortie soit à très forte im- pédance Toutefois, attendu que la réduction du courant de fuite et le renforcement de l'impédance d'entrée sont inévi- tablement limités, une fluctuation du signal de sortie échan- tillonné est inévitable à la longue Il est aussi possible d' adopter un agencement de nature à faire déceler cette varia- tion de signal de sortie, appelée la dérive, par le micro- calculateur et à fournir un signal de commande numérique de manière à compenser la dérive mais, quand le microcalculateur est en dérangement, on ne peut éviter la dérive Autrement dit, bien que ce genre de dispositif soit conçu de manière à permettre d'obtenir non seulement un signal de commande éma- nant du régulateur indicateur, mais encore un signal de com- mande établi par commande manuelle, une dérive du signal de sortie est inévitable lors de la commande manuelle Ce qui précède se rapporte d'une manière générale au cas de produc- tion d'un signal analogique ainsi qu'au régulateur indicateur. La présente invention a en conséquence pour buts de pro- poser un circuit de mémoire qui soit capable de fournir de manière stable un signal analogique d'amplitude déterminée pendant un temps prolongé; qui soit capable de modifier automatiquement son signal de sortie analogique en fonction d'un signal analogique exté- rieur; qui se prête à une modification de son signal de sor- tie analogique en fonction d'un signal analogique extérieur tant par commande manuelle que par voie automatique; qui soit capable de modifier rapidement son signal de sortie analogique par commande automatique ou manuelle avec une vitesse de réponse élevée; qui convienne comme circuit de sortie pour association à un régulateur indicateur utilisant un microcalculateur. Selon la présente invention, des signaux logiques H et B sont stockés dans une mémoire constituée par un registre à décalage, une mémoire vive ou analogue, dans un rapport en- tre les nombres de signaux logiques H et B correspondant à la grandeur du signal analogique de sortie souhaité La mémoi- re est lue cycliquement avec une période constante et le si- gnal ainsi lu est lissé par un circuit de lissage Le signal de sortie lissé sert de signal de sortie analogique On fait varier la grandeur du signal de sortie analogique provenant du circuit de lissage en augmentant ou en réduisant le nombre de signaux logiques H ou B à l'aide de moyens d'écriture au- tomatique ou manuel Le moyen d'écriture automatique est for- mé par un comparateur qui compare un signal analogique d'en- trée et le signal de sortie lissé pour fournir le signal de sortie comparé à appliquer à la mémoire En divisant la mé- moire en une série de zones et-en écrivant les données dans les zones individuelles, on peut augmenter la vitesse de mo- dification du signal analogique de sortie et réduire la cons- tante de temps du circuit de lissage. Comme exposé ci-dessus, selon la présente invention, un signal analogique est stocké sous forme de signaux logiques H et B dans la mémoire, et il est fait en sorte que le rapport des nombres de signaux logiques H et B corresponde à la gran- deur du signal analogique d'entrée Le taux de travail du signal lu dans la mémoire ne varie pas si le contenu de la mémoire demeure inchangé, et le signal analogique de sortie obtenu par lissage du signal de sortie de la mémoire est cons- tant et exempt de dérive. On va maintenant décrire à titre d'exemples certaines réalisations préférées de l'invention en se référant aux des- sins annexés, sur lesquels: la figure 1 représente schématiquement un circuit de maintien d'échantillon courant; la figure 2 est un schéma de montage illustrant un mode de réalisation du circuit de mémoire selon la présente inven- tion qui utilise un registre à décalage comme mémoire; la figure 3 est un schéma de montage illustrant une variante du circuit de mémoire selon la présente invention qui utilise une mémoire vive comme mémoire; la figure 4 est un schéma de montage illustrant une autre variante du circuit de mémoire selon la présente inven- tion, muni de moyens d'écriture automatique et manuel; la figure 5 est un schéma de montage illustrant une autre variante du circuit de mémoire selon la présente inven- tion agencé de façon que son signal de sortie soit prélevé sans passer par une mémoire en régime d'écriture automatique la figure 6 représente schématiquement un exemple de forme d'onde de sortie du moyen d'écriture automatique; la figure 7 est un schéma de montage illustrant une variante du circuit de mémoire selon la présente invention comportant une mémoire à aire d'écriture divisée en zones la figure 8 est un diagramme de synchronisation permet- tant de comprendre le fonctionnement du circuit de mémoire représenté sur la figure 7; la figure 9 représente schématiquement une forme modi- fiée de la variante selon la figure 7, dans laquelle une mé- moire vive est utilisée comme mémoire, la figure 10 est un schéma de montage illustrant une autre variante de la présente invention comportant application du circuit de la figure 4 au circuit de sortie d'un régulateur indicateur; la figure 11 est un schéma de montage d'un régulateur indicateur courant; la figure 12 est un schéma de montage illustrant une autre variante de la présente invention comportant application du circuit de la figure 7 au circuit de sortie du régulateur indicateur; la figure 13 est un schéma de montage illustrant une autre variante de la présente invention comportant l'applica- tion du circuit de la figure 9 au circuit de sortie du régu- lateur indicateur et l'émission directe du signal de sortie à partir d'un condensateur de maintien au cours de l'écriture automatique; - la figure 14 est un-schéma de montage illustrant une autre variante de la présente invention comportant l'applica- tion du circuit de la figure 5 au circuit de sortie du régu- lateur indicateur; et la figure 15 est un schéma de montage montrant un exem- ple concret de sélecteur 202 utilisé dans la réalisation se- lon la figure 2. Pour mieux faire comprendre la présente invention, on va d'abord décrire, en se référant à la figure 1, un-circuit de maintien d'échantillon courant D'une manière bien connue du technicien, ce circuit de maintien d'échantillon est agencé de façon qu'un signal analogique appliqué à une borne d'entrée 101 soit échantillonné par fermeture pendant un temps bref d' un interrupteur d'échantillonnage 102, que la valeur échantil- lonnée soit stockée dans un condensateur de maintien 103 et que la tension stockée soit transmise à une borne de sortie à travers un amplificateur tampon 104 Avec le circuit de maintien d'échantillon ayant cette structure, en vue de main- tenir la valeur de tension stockée dans le condensateur 103 pendant un temps prolongé, il est nécessaire que le condensa- teur 103 soit caractérisé par un très faible courant de fuite, et que l'amplificateur tampon 104 ait une impédance d'entrée suffisamment grande Toutefois, attendu que les possibilités de suppression du courant de fuite du condensateur et de ren- forcement de l'impédance d'entrée de l'amplificateur sont bien sûr limitées, il est difficile de maintenir inchangée pendant un temps prolongé la tension stockée dans le conden- sateur 103. La figure 2 illustre un mode de réalisation de la présen- te invention Suivant la présente invention, il est prévu une mémoire 201 pouvant être lue cycliquement Dans la réalisation de la figure 2, la mémoire 201 est constituée par un registre à décalage dont le signal de sortie est renvoyé à son côté entrée à travers un sélecteur 202 Le contenu de la mémoire 201 est lu en séquence à partir de la position de bit termina- le Q 0 sous l'effet d'impulsions d'horloge arrivant d'un géné- rateur d'impulsions d'horloge 203, et l'élément de donnée binaire de chaque bit ainsi lu est ré-écrit par l'intermédiai- re du sélecteur 202 dans le registre à décalage 201, en posi- tion de bit menant Il y a ainsi lecture cyclique des données stockées dans la mémoire 201 Le signal de sortie résultant de cette lecture de la mémoire 201 est lissé par un circuit de lissage 204, reconstituant une tension analogique qui dé- pend du rapport N 1 (n 1 +n 2) o N 1 et N 2 sont les nombres de signaux logiques H et de signaux logiques B présents dans les données binaires stockées dans la némoire 201 La tension analogique émanant du circuit de lissage 204 parvient à une borne de sor- tie 206, si besoin est par l'intermédiaire d'un amplificateur tampon 205. On peut modifier la tension analogique présente sur la borne de sortie 206 en changeant le rapport des nombres de signaux logiques H et B stockés dans la mémoire 201 A cette fin, on utilise par exemple un moyen d'écriture 207 Le moyen d'écriture 207 comporte un commutateur 208 normalement main- tenu en position neutre, une source de tension 211 et des ré- sistances diviseuses R 1 et R 2 Quand le commutateur 208 est couplé à son contact U, il fournit à la logique H une tension E et, quand il est couplé à son autre contact D, il fournit à la logique B une tension O sur une borne 502 Quand le com- mutateur 208 est maintenu dans sa position neutre, il fournit une tension divisée constante E R 2/(R 1 + R 2) qui est détermi- née par la source de tension 211 et par les résistances divï- seuses R 1 et R 2; par exemple, au cas o les valeurs ohmiques des résistances R 1 et R 2 sont égales, il apparaît une tension E/2 Lors du couplage du commutateur 208 au contact U, le niveau logique H est appliqué à travers le sélecteur 202 à la mémoire 201, dans laquelle il est écrit en synchronisme avec les impulsions d'horloge, ce qui augmente le nombre de signaux logiques H présents dans la mémoire 201 A mesure que le nom- bre de signaux logiques H présents dans la mémoire 201 augmen- te, la valeur de tension analogique fournie par le circuit de lissage 204 s'élève dans le sens positif En revanche, quand le commutateur 208 est couplé au contact D, c'est le niveau logique B qui est appliqué à travers le sélecteur 202 à la mémoire 201 et écrit dans celle-ci en synchronisme avec les impulsions d'horloge A mesure que le nombre de signaux logi- ques B présents dans la mémoire 201 augmente, la tension ana- logique émanant du circuit de lissage 204 diminue Quand le commutateur 208 est maintenu en position neutre, le moyen d'écriture 207 fournit la tension E/2, sous l'effet de laquel- le le sélecteur 202 sélecte le signal de sortie de la mémoire 201 et l'écrit dans la mémoire 201. Par conséquent, par commande appropriée du commutateur 208, on peut fixer la tension analogique fournie sur la borne de sortie 206 à la valeur souhaitée et, lorsqu'on ramène en- suite le commutateur 208 dans sa position neutre, le contenu de la mémoire 201 est toujours lu cycliquement, ce qui assure le maintien semi-permanent sans dérive de sa valeur de sortie. Ce circuit de mémoire est applicable, par exemple, à un régu- lateur manuel de vanne de réglage de débit, ou au circuit de sortie d'un régulateur indicateur tel que décrit plus loin. Le sélecteur 202 prévu sur la figure 2 est agencé, par exemple, comme représenté sur la figure 15, sur laquelle des bornes 501, 502 et 503 sont respectivement couplées au côté sortie de la mémoire 201, au côté sortie du moyen d'écriture 207 et au côté entrée de la mémoire 201 Le sélecteur 202 com- porte un comparateur à fenêtre 513 qui comprend des compara- teurs 504 et 505, une porte ET 506 et des résistances 507 et 508 Comme le sait le technicien, le comparateur à fenêtre 513 fournit le niveau logique H seulement quand la tension qui lui est appliquée à partir de la borne 502 est comprise dans un intervalle déterminé, et le niveau logique B quand la tension d'entrée sort de l'intervalle déterminé Cet in- tervalle de tension dépend des valeurs ohmiques des résistan- ces 507 et 508 et d'une tension Vc appliquée à une borne 514. Le sélecteur 202 de cet exemple est conçu de façon que la ten- sion fournie par le moyen d'écriture 207 à la borne 502, quand le commutateur 208 du moyen d'écriture 207 demeure en position neutre, rentre dans l'intervalle de tension précité Par exem- ple, au cas o les signaux logiques H et B sont de 5 et O V respectivement et o la tension obtenue quand le commutateur 208 est en position neutre est de 2,5 V, on choisit la tension Vc et les valeurs ohmiques des résistances 507 et 508 de façon que l'intervalle de tension précité aille de 1,5 à 3,5 V. Quand le commutateur 208 du moyen d'écriture 207 est neu- tre, la tension présente sur la borne 502 demeure dans l'in- tervallè de tension précité et, en conséquence, le comparateur 513 émet le niveau logique H pour ouvrir une porte ET 509 En conséquence, le signal de sortie de la mémoire 201 présent sur la borne 501 est appliqué à travers la porte ET 509 et une porte OU 510 à la borne 503, puis écrit dans la mémoire 201 de la figure 2 au rythme d'horloge Quand le commutateur 208 du moyen d'écriture 207 est couplé au contact U ou D, le niveau logique H ou B s'applique à la borne 502, le compara- teur à fenêtre 513 fournit la logique B pour fermer la porte ET 509, interceptant le passage de la mémoire 201 à la borne 501, tandis que le niveau logique H ou B appliqué à la borne 502 passe, à travers un inverseur 511, une porte NON-OU 512 et la porte OU 510 à la borne 503, puis est écrit dans la mé- moire 201. La figure 3 illustre une autre réalisation de la présente invention; les éléments correspondants à ceux de la figure 2 y sont désignés par les mêmes références numériques Dans cette réalisation, c'est une mémoire vive (ou à accès direct) qui constitue la mémoire 201 En cas d'utilisation de la mé- moire vive, les impulsions d'horloge provenant du générateur d'impulsions d'horloge 203 sont appliquées à un compteur d' adresse 301, dont le compte de sortie est appliqué à une bor- ne d'adresse de la mémoire 201 en vue de la lecture cyclique de la mémoire 201 depuis son adresse menante jusqu'à sa der- nière adresse Le signal de sortie de lecture de la mémoire 201 est lissé par le circuit de lissage 204 et appliqué à travers l'amplificateur tampon 205 à la borne de sortie 206, comme dans le cas de la figure 2 Une borne de lecture/écri- ture L/E de la mémoire 201 reçoit un potentiel commun, à sa- voir le niveau logique B à travers une résistance 302 et est maintenue dans un état de lecture. Le moyen d'écriture 207 comporte la source de tension 211 et le commutateur 208, normalement en position neutre. Lors du couplage du commutateur 208 au contact U ou D, le ni- veau logique H est appliqué à partir d'une source de signal de commande d'écriture 304 à la borne de lecture/écriture L/E à travers un commutateur 303, à commande commune avec le com- mutateur 208, provoquant sa mise à l'état d'écriture En con- séquence, le niveau logique H ou B sélecté par le commutateur 208 est écrit dans la mémoire 201. Par conséquent, dans le cas o c'est une mémoire vive qui constitue la mémoire 201, on peut encore obtenir du cir- cuit de lissage la tension analogique correspondant au rapport entre les nombres de signaux logiques H et B stockés dans la mémoire, par lecture cyclique de la mémoire On peut modifier la tension de sortie du circuit de lissage 204 en couplant le commutateur 208 au contact U ou D pour modifier le rapport entre les nombres de signaux logiques H et B stockés dans la mémoire 201. Selon ce qui précède, le signal de sortie de lecture de la mémoire 201 est lissé par le circuit de lissage 204 pour con- version en une tension analogique, mais dans le cas, par exem- ple, d'une vanne de réglage de débit du type à commande par impulsionz le signal de sortie de la mémoire 201 est appliqué à celle-ci en l'état En conséquence, le circuit de lissage 204 n'est pas toujours un composant indispensable selon la présente invention. Ce qui précède permet de saisir le concept technologique fondamental de la présente invention et l'effet obtenu par sa mise en oeuvre. 11 173 On notera en passant que si, dans ce qui précède, le contenu de la mémoire 201 est ré-écrit par changement de po- sition du commutateur manuel 208, il est aussi possible de stocker automatiquement dans la mémoire 201 les signaux logi- ques H et B dans un rapport entre leurs nombres correspondant à une tension analogique d'entrée. La figure 4 illustre ce mode de réalisation Par coupla- ge d'un commutateur de mode 403 à un contact D 1, on obtient le même agencement que sur la figure 2 et le signal de sortie de la mémoire 201 ou du moyen d'écriture 207 est écrit dans la mémoire 201 par l'intermédiaire du sélecteur 202 selon 1 ' état du commutateur 208 Dans cette réalisation, un moyen d' écriture automatique 401 est adjoint au moyen d'écriture 207 de commande manuelle Tel que représenté, le moyen d'écriture automatique 401 est constitué par un comparateur 402 qui émet un niveau -logique H ou B selon que le potentiel de sa borne d'entrée de non inversion (+) est supérieur ou inférieur au potentiel de sa borne d'entrée d'intersion (-) Par couplage du commutateur de mode 403 à un contact A, le signal de sortie du moyen d'écriture automatique 401 est écrit dans la mémoire 201 au rythme de l'horloge. Le passage de l'un à l'autre des moyens d'écriture auto- matique et manuel 401 et 207 est assuré par le commutateur de mode 403 comme décrit ci-dessus L'état dans lequel le com- mutateur 403 est maintenu du côté du contact A sera dit ci- après mode automatique, et celui dans lequel le commutateur 403 est maintenu du côté du contact M sera dit mode manuel. En mode automatique, le côté sortie du moyen d'écriture auto- matique 401 est couplé au côté entrée de la mémoire 201 La borne d'entrée de non inversion (+) du comparateur 402 formant le moyen d'écriture automatique 401 est reliée à une borne d'entrée analogique 404 et la borne d'entrée d'inversion (-) est reliée à la sortie de l'amplificateur tampon 205 Avec un tel agencement, dans l'état de maintien du commu- tateur de mode 403 du côté du contact A, des données logiques H en un nombre correspondant à la tension analogique appliquée à la borne d'entrée 404 sont lues cycliquement en permanence. Autrement dit, le signal analogique de sortie apparaissant sur la borne de sortie 206 suit toujours le signal analogique appliqué à la borne d'entrée 404 par lequel des signaux logi- ques H (ou B) sont stockés dans la mémoire 201 de façon que les deux signaux, d'entrée et de sortie, soient toujours équi- librés. On va donner une description plus détaillée de l'opéra- tion d'écriture automatique A supposer que la mémoire 201 comporte le signal logique B stocké en toutes ses positions de bits, la tension lissée de sortie de l'amplificateur tam- pon 205 est nulle A ce moment, si une certaine tension posi- tive s'applique à la borne d'entrée 404, le moyen d'écriture automatique 401 fournit le niveau logique H Ce niveau logi- que H est écrit en certaines positions de bits de la mémoire 201, et le contenu de la mémoire est lu et lissé puis renvoyé à la borne d'entrée d'inversion du comparateur 402. Quand la tension d'entrée analogique appliquée à la bor- ne d'entrée 404 devient plus faible que la tension de sortie, le comparateur 402 fournit le niveau logique B Par conséquent, le niveau logique B est écrit en certaines positions de bit de la mémoire 201 et le moyen d'écriture automatique fonction- ne en sorte que la tension résultant du lissage du signal de sortie de la mémoire 201 devienne presque égale à la tension d'entrée analogique De cette manière, grâce au moyen d'écri- ture automatique 401, une quantité analogique peut être rete- nue dans la mémoire 201 sous forme de rapport entre les nom- bres de signaux logiques H et B En changeant la position du commutateur de mode 403 après l'obtention de l'équilibre pré- cité, on peut déconnecter le comparateur 402 de la mémoire 201 Cette déconnection assure le maintien semi-permanent des nombres de signaux logiques H et B, correspondant à la gran- deur du signal d'entrée analogique, stockés dans la mémoire 201 (à supposer que le commutateur 208 soit maintenu en posi- tion neutre) et on n'a pas à craindre de dérive de la quantité stockée En outre, le moyen d'écriture manuel 207 peut être couplé, par changement de position du commutateur de mode 403, à la mémoire 201 et, selon l'état du commutateur manuel 208 du moyen d'écriture manuel 207, des signaux logiques H et B sont sélectivement appliqués au côté entrée de la mémoire 201, ce qui permet d'augmenter ou de réduire manuellement la va- leur de la tension analogique présente sur la borne de sortie 206. La figure 5 illustre un autre exemple de mise en oeuvre de l'invention, dans lequel le circuit de lissage 204 est cou- plé au côté entrée de la mémoire 201 et le signal de sortie analogique lissé est appliqué à la borne de sortie 206 et à l'entrée d'inversion du comparateur 402 Autrement dit, le signal d'entrée analogique est appliqué à partir de la borne d'entrée 404 à la borne d'entrée de non inversion (+) du com- parateur 402 et, dans l'état de maintien du commutateur de mode 403 du côté du contact A, le circuit de lissage 204 est relié au côté sortie du comparateur 402 et son signal de sor- tie lissé est fourni à la borne de sortie 206 Simultanément, le signal de sortie lissé du circuit de lissage 204 est appli- qué à la borne d'entrée d'inversion (-) du comparateur 402. Avec un tel agencement, on obtient à la sortie du compa- rateur 402 des impulsions 601 telles, par exemple, que repré- sentées sur la figure 6, dont le taux de travail correspond à la tension d'entrée analogique appliquée à la borne d'entrée 404 Le taux de travail D/T des impulsions 601 est proportion- nel à la tension d'entrée analogique et la tension lissée de- vient égale à la tension d'entrée analogique En conséquence, les impulsions 601 émanant du comparateur 402 sont appliquées à la mémoire 201, formée par exemple d'un registre à décalage, dans laquelle elles sont stockées Par conséquent, dans cet exemple, la tension d'entrée analogique appliquée à la borne d'entrée 404 est stockée dans la mémoire 201 sous la forme du taux de travail des impulsions 601 Une variation de la ten- sion d'entrée analogique appliquée à la borne d'entrée 404 provoque une variation du taux de travail D/T des impulsions 601 émises par le comparateur 402, ce qui modifie aussi le taux de travail stocké dans la mémoire 201 Ainsi sont tou- jours stockés dans la mémoire 201 des signaux logiques H et B dont le taux de travail correspond à la valeur de la tension * d'entrée analogiqueprésente sur la borne 404 La mise du com- mutateur de mode 403 du côté du contact M interdit l'écriture à partir de l'extérieur dans la mémoire 201 et le signal de sortie de lecture de la mémoire 201 est ré-écrit dans celle- ci, c'est-à-dire qu'il circule dans la mémoire 201 et que le contenu stocké lu cycliquement apparaît sur la borne de sortie 206,dans le présent exemple à travers le circuit de lissage 204 La tension analogique ainsi obtenue sur la borne de sortie 206 est égale à la tension d'entrée analogique appli- quée à la borne d'entrée 404; elle conserve une valeur in- changée sans jamais subir de dérive tant que la mémoire 201 subit l'action du générateur d'impulsions d'horloge 203 Bien que, dans cet exemple, le moyen d'écriture manuel 207 soit supprimé, il est aisé de prévoir un agencement tel que, lors de la mise du commutateur de mode 403 du côté mode manuel M, la tension de sortie présente sur la borne de sortie 206 soit modifiée à l'aide du moyen d'écriture manuel 207 et du sélec- teur 202 représentés sur les figures 2 et 4 Dans ce cas et d'une manière non illustrée, le côté sortie de la mémoire 201 n'est pas directement relié au côté de contact M du com- mutateur de mode 403, mais à l'un des côtés entrée du sélec- teur 202, dont l'autre côté entrée est couplé au côté sortie du moyen d'écriture 207, et le côté sortie du sélecteur 202 est relié à la borne du commutateur de mode 403 situé du côté du contact M En outre, il va de soi qu'on pourra aussi utili- ser comme mémoire 201 une mémoire vive, comme dans les réali- sations des figures 4 et 5. La figure 7 illustre une autre réalisation de moyen d' écriture, dans laquelle la mémoire 201 est divisée en une sé- rie de zones et un moyen 701 est prévu pour l'écriture de don- nées dans chaque zone Le moyen de division en zones d'écritu- re 701 peut être constitué, par exemple, par une première et une seconde bascules D 702 et 703, un premier et un second déclencheurs d'entrée périodiques 704 et 705 et une porte OU 706. Dans cet exemple, la mémoire 201 est un registre à déca- lage excité par des impulsions d'horloge 801, représentées sur la figure 8 A, qui lui parviennent à partir d'une borne 707. Le signal de sortie de lecture de la mémoire 201 atteint, à travers le circuit de lissage 204 et l'amplificateur tampon 205, la borne de sortie 206 comme dans le cas des réalisations précédentes La première bascule D 702 bloque la sortie de la mémoire 201 au rythme d'horloge et ré-écrit dans la mémoire le-signal de sortie bloqué Une nouvelle écriture dans la mé- moire 201 est opérée en synchronisme avec les impulsions d' horloge 803 représentées sur la figure 8 C, appliquées à par- tir d'une borne 709 A supposer que la période T 2 des impul- sions d'horloge 803 soit choisie égale, par exemple, à 16 fois celle T des impulsions d'horloge pilote 801, l'écriture à lieu au 1/16 de la vitesse de circulation dans la mémoire 201 Autrement dit, la mémoire 201 est divisée en zones de 16 bits et dans chacune de ces zones est stocké une quantité ana- logique sous la forme du taux de travail qui dépend, dans cet exemple, du rapport entre les signaux logiques H et B. Que des données soient écrites dans la mémoire 201 à partir du moyen d'écriture automatique 401 ou du moyen d'écri- ture manuel 207, quand le signal de commande d'écriture est celui destiné à augmenter la grandeur du signal analogique de sortie, le nombre de signaux logiques H présents dans la mémoire 201 ne peut être augmenté si l'écriture de signaux logiques H a lieu seulement aux positions de bit ou des si- gnaux logiques H sont déjà stockés. Par conséquent, le moyen de division en zones d'écriture 701 fonctionne de façon que l'écriture du signal logique H ordonnée par le signal de commande d'écriture n'ait lieu qu' une fois un signal logique B extrait par lecture de la mémoi- re 201 et, lors de la lecture du signal logique B, le signal logique H est écrit dans la position de bit o était stocké ce signal logique B Réciproquement, quand le signal de com- mande d'écriture est destiné à réduire la grandeur du signal analogique de sortie, le moyen de division en zones d'écritu- re 701 de façon que ce soit seulement lors de l'extraction par lecture d'un signal logique H hors de la mémoire 201 qu'il y ait écriture d'un signal logique B dans la position de bit o était stocké le signal logique H. Cette opération de commande est effectuée principalement par les déclencheurs d'entrée périodiques 704 et 705 Ceux-ci prennent sous la commande du signal de sortie du moyen d'écri- ture automatique 401 ou manuel 207 des états d'ouverture et de fermeture et vice versa, c'est-à-dire des états inverses l'un par rapport à l'autre A une borne d'entrée du déclencheur d' entrée 704 s'applique le signal de sortie d'une borne de sor- tie Q de la première bascule D 702 et, simultanément, une au- tre borne d'entrée reçoit à travers un commutateur de mode 403 a un signal de commande d'augmentation de signal analogi- que qui est émis par le moyen d'écriture automatique 401 ou manuel 207 En outre, des impulsions d'horloge 802 représen- tées sur la figure 8 B sont appliquées à une autre borne d'en- trée du déclencheur d'entrée 704 L'impulsion d'horloge 802 présente par rapport à l'impulsion d'horloge 801 un retard de phase de 900 et arrive d'une borne 708 A une autre borne d' entrée du déclencheur d'entrée 704 s'applique le signal éma- nant de la borne de sortie Q de la seconde bascule D 703 Le signal de sortie du déclencheur d'entrée 704 est appliqué à une borne de mise en état PS de la première bascule 702 et simultanément, à travers la porte OU 706, à une borne d'horlo- ge CK de la seconde bascule D 703. A une borne d'entrée du déclencheur d'entrée 705 s'appli- que le signal de sortie de la borne de sortie Q de la première bascule D 702 et à une autre borne d'entrée s'applique, à travers un commutateur de mode 404 b, un signal de commande de diminution de signal analogique provenant du moyen d'écriture automatique 401 ou manuel 207 A une autre borne d'entrée du déclencheur d'entrée 705 s'applique l'impulsion d'horloge 802 provenant de la borne 708 et à une autre borne d'entrée encore s'applique le signal de sortie provenant de la borne de sortie Q de la seconde bascule 703 Le signal de sortie du déclen- cheur d'entrée 705 s'applique à une borne d'effacement CL de la première bascule D 702 et à la borne d'horloge CK de la seconde bascule D 703 à travers la porte OU 706 A une borne de mise en état PS de la seconde bascule D 703 s'applique 1 ' impulsion d'horloge 803 représentée sur la figure 8 C La fré- quence de l'impulsion d'horloge 803 est choisie inférieure aux fréquences des impulsions d'horloge 801 et 802 précitées. L'impulsion d'horloge 803 arrive de la borne 709 pour définir la période d'écriture de la mémoire 201. Le passage de l'un à l'autre des moyens d'écriture auto- matique 401 et manuel 207 est opéré par les commutateurs de mode 403 a et 403 b De même que dans les réalisations des fi- gures 4 et 5, les contacts A et M de chacun des commutateurs 403 a et 403 b sont respectivement représentatifs des modes d' écriture automatique et manuel Quand les commutateurs de mode 403 a et 403 b passent de leurs contacts de mode automatique A sur leurs contacts de mode manuel M, la boucle fermée compor- tant le comparateur 402 et la mémoire 201 s'ouvre, ce qui as- sure le maintien en l'état du contenu de la mémoire 201. Avec l'agencement représenté sur la figure 7, l'impul- sion d'horloge 803 est appliquée à la borne de mise en état PS de la seconde bascule D 703 pour en faire passer la borne de sortie Q du niveau logique H Du fait de cette inversion, un signal logique H s'applique à l'une des bornes d'entrée de chacun des déclencheurs d'entrée 704 et 705 Le signal logi- que H passant de la seconde bascule D 703 à chacun des déclen- cheurs d'entrée 704 et 705 agit en signal de validation d'é- criture, par lequel les déclencheurs d'entrée 704 et 705 sont maintenus dans un état d'émission de signaux de sortie si d' autres conditions sont satisfaites Le signal de sortie du déclencheur d'entrée 704 ou 705 est appliqué à la borne d'hor- loge CK de la seconde bascule D 703 Attendu qu'une borne de données D de la seconde bascule D 703 est reliée à un point à un potentiel logique B, la borne de sortie Q de la seconde bascule D 703 est mise dans un état logique B quand le déclen- cheur périodique 704 ou 705 émet une impulsion de niveau lo- gique H En conséquence, jusqu'à l'arrivée de l'impulsion d' horloge 803 suivante, les déclencheurs d'entrée 704 et 705 sont fermés pour établir un état d'invalidation d'écriture, dans lequel les données de la mémoire 201 ne sont pas ré- écrites. Les conditions régissant l'émission d'un signal par le déclencheur d'entrée 704 sont que: ( 1) le signal de sortie du moyen d'écriture automatique 401 ou manuel 207 soit un signal logique H, c'est-à-dire un signal de commande d'augmentation; ( 2) le signal de sortie de lecture de la mémoire 201 soit un signal logique B; ( 3) la seconde bascule D 703 soit dans son état activé; et ( 4) l'impulsion d'horloge 802 soit présente. Quand ces conditions sont remplies, le déclencheur d'entrée 704 fournit une impulsion synchronisée avec l'impulsion d'hor- loge 802 et cette impulsion de sortie prérègle la première bascule D 702 pour mettre par inversion sa borne de sortie Q au niveau logique H Du fait de cette inversion, un signal lo- gique H est écrit dans la mémoire 201 à la position de bit o était stocké un signal logique B De cette manière, si le si- gnal de sortie du moyen d'écriture automatique 401 ou manuel 207 est dans l'état de commande d'augmentation de signal, le nombre de bits de niveau logique H présent dans la mémoire 201 augmente, ce qui assure la ré-écriture du contenu de mé- moire dans le sens voulu pour augmenter la tension de sortie analogique présente sur la borne 206. Les conditions régissant l'émission d'un signal par le déclencheur d'entrée 705 sont que: ( 1) le signal de sortie du moyen d'écriture automatique 401 ou manuel 207 soit un signal de commande de diminution de signal; ( 2) le signal de sortie de lecture de la mémoire 201 soit un signal logique H; ( 3) la seconde bascule D 703 soit dans son état activé; et ( 4) l'impulsion d'horloge 802 soit présente. Quand ces conditions sont toutes satisfaites, le déclencheur d'entrée 705 fournit une impulsion, synchronisée avec l'im- pulsion d'horloge 802, par laquelle la première bascule D est désactivée, ce qui remet par inversion le signal de sortie présent sur sa borne de sortie Q au niveau logique B Du fait de cette inversion, un signal logique B est écrit dans la mémoire 201 dans la position de bit o était stocké un signal logique H, ce qui augmente le nombre de bits de niveau logique B présents dans la mémoire 201, réduisant la valeur de la ten- sion de sortie analogique présente sur la borne 206. Les figures 8 D à G illustrent l'opération d'écriture dé- crite ci-dessus en mode d'écriture automatique, les figures 8 D montrant les données 804 lues dans la mémoire 201 et la figure 8 E, un signal analogique 805 appliqué à la borne d'en- trée 404 et un signal 806 appliqué à partir du circuit de lis- sage 204 au comparateur 402 Sur la figure 8 E, le signal de sortie 806 du circuit de lissage 204 est plus grand que le si- gnal d'entrée analogique 805 avant un temps to En conséquence, le signal de sortie du comparateur 402 est de niveau logique B (commande de réduction de signal) avant le temps t 0, comme représenté sur la figure 8 F La figure 8 G montre les données ré-écrites dans la mémoire 201 Comme représenté, les signaux logiques B 807 sont écrits sous forme de bits dans les par- ties de la mémoire 201 dont le signal de lecture 804 était au niveau logique H avant le temps t O Après le temps t 0, le si- gnal de sortie du comparateur 402 est au niveau logique H (commande d'augmentation de signal) et des signaux logiques H 808 sont écrits sous forme de bits dans les parties de la mémoire 201 dont le signal de lecture 804 est de niveau logi- que B. Dans l'exemple de la figure 8, la période T 2 de l'impul- sion d'horloge 803 est choisie égale à 16 fois celle T 1 de l'impulsion d'horloge 801 Dans le cas o la mémoire 201 est un registre à décalage, par exemple à 256 bits, la mémoire 201 est également divisée par l'impulsion d'horloge 803 en 16 zones, dans lesquelles une quantité analogique est stockée sous la forme du rapport entre les nombres de signaux logiques H et B Une telle division de l'aire de stockage de la mémoire 201 en une série de zones permet de choisir pour le signal de lecture 804 (figure 8 D) une fréquence élevée En conséquence, on peut fixer à la constante de temps du circuit de lissage 204 une valeur faible, ce qui permet de réduire le retard de la tension de sortie présente sur la borne de sortie 206 par rapport aux données ré-écrites dans la mémoire 201; autrement dit, on peut augmenter la vitesse de réponse. Lorsqu'on amène les commutateurs de mode 403 a et 403 b contre les contacts M en vue d'une commande manuelle, la bou- cle formée par la mémoire 201 et le moyen d'écriture automati- que 401 se trouve ouverte et les données analogiques stockées dans la mémoire 201 sous forme binaire continuent à circuler dans celle-ci sans changement, grâce à quoi la tension de sor- tie présente sur la borne de sortie 206 se trouve maintenue de manière stable, sans dérive, pendant un temps prolongé. Dans ce cas, si l'on couple le commutateur manuel 208 au con- tact U, un niveau logique H s'applique au déclencheur périodi- que 704 De ce fait, par le mode de fonctionnement précédem- ment décrit, un niveau logique H est écrit, à la période de l'impulsion d'horloge 803, dans la mémoire 201, dans les posi- tions de bit occupées jusque là par des signaux logiques B, ce qui provoque une hausse graduelle du nombre de bits de niveau logique H présents dans la mémoire 201 Au cas o le commuta- teur manuel 208 est couplé au contact D, un niveau logique H s'applique au déclencheur d'entrée 705 et un niveau logique B est écrit, à la période de l'impulsion d'horloge 803, dans la mémoire 201 dans les positions de bits précédemment occu- pées par des signaux logiques H En conséquence, la tension de sortie analogique présente sur la borne 206 baisse graduel- lement. La vitesse à laquelle la tension de sortie analogique s'élève et baisse en fonctionnement automatique et manuel dé- pend de la fréquence des impulsions d'horloge 803 Par consé- quent, il est souhaitable de choisir la fréquence des impul- sions d'horloge 803 de façon à pouvoir effectuer avec une grande facilité, par exemple, l'opération de mise en concor- dance de la valeur de la tension de sortie analogique avec une valeur déterminée, on observant un indicateur (non repré- senté) En montant un diviseur de fréquence variable 711 entre la borne 709 et la seconde bascule D 703, comme indiqué en traits interrompus, de façon qu'il puisse modifier la fré- quence de l'impulsion d'horloge 803 à appliquer à la bascule D 703, on peut modifier les vitesses d'augmentation et de ré- duction du signal analogique de sortie à volonté ou en fonc- tion des variations du signyal analogique de sortie en mode de fonctionnement manuel. La figure 9 illustre une autre réalisation de la présente invention, selon laquelle la mémoire 201 de la figure 7 est constituée par une mémoire vive Au cas o la mémoire 201 est une mémoire vive, l'impulsion d'horloge 801 est appliquée à un compteur d'adresse 301, dont le compte de sortie assure cycliquement le passage de l'adresse menante à la dernière adresse de la mémoire 201 Simultanément, l'impulsion d'horlo- ge 801 est appliquée à une borne de lecture/écriture L/E de la mémoire 201 et il y a lecture du contenu stocké dans la mé- moire 201 à l'adresse désignée par le compteur d'adresse 301 en réponse au niveau logique H de l'impulsion d'horloge 801. Le signal de sortie de lecture de la mémoire 201 est bloqué dans une troisième bascule D 902 dont la sortie est bloquée par l'impulsion d'horloge 801 de la première bascule D 702. Quand l'impulsion d'horloge 801 tombe au niveau logique B, le signal de sortie Q de la première bascule D 702 est écrit dans la mémoire 201 à l'adresse qui vient de subir la lecture. De plus, le signal de sortie de la troisième bascule D 902 est appliqué au circuit de lissage 204 Par le reste de 1 ' agencement et du fonctionnement, la réalisation de la figure 9 est rigoureusement identique à celle de la figure 7, de sorte qu'on ne la décrira pas plus en détail. La figure 10 illustre un exemple d'application du cir- cuit de mémoire de la figure 4 à un régulateur indicateur A une borne d'entrée 1001 s'applique un signal de valeur mesurée, par exemple de débit, pression ou température Le signal me- suré est appliqué àune des bornes d'entrée d'un comparateur 1002 Un convertisseur numérique/analogique 1004 est relié au côté sortie d'un microcalculateur 1003 et le signal de sortie du convertisseur numérique/analogique 1004 s'applique à l'autre borne d'entrée du comparateur 1002 Une boucle com- portant le comparateur 1002, le microcalculateur 1003 et le convertisseur numérique/analogique 1004 est agencée pour ef- fectuer une opération de conversion analogique/numérique d' une manière bien connue de l'homme de l'art Du fait de cette opération de conversion analogique/numérique, la valeur ana- logique mesurée est mise sous forme numérique et est disponi- ble dans le microcalculateur 1003 Une valeur de consigne analogique fixée par un régleur 1005 est similairement conver- tie, par une boucle comportant un comparateur 1006, le micro- calculateur 1003 et le convertisseur numérique/analogique 1004, en une valeur numérique qui est disponible dans le microcalcu- lateur 1003. Le microcalculateur 1003 compare la valeur mesurée et la valeur de consigne ainsi mises sous forme numérique et soumet la valeur de différence à une opération PID (proportionnelle + intégrale + dérivée) Le résultat de l'opération est périodi- quement fourni, à travers le convertisseur numérique/analogi- que 1004 et un interrupteur d'échantillonnage 1007, à un con- densateur de maintien d'échantillon 1008, qui maintient ainsi le signal de sortie du régulateur indicateur Ce signal de sortie du régulateur indicateur maintenu dans le condensateur 1007 est appliqué à la borne d'entrée 404 du circuit de mémoi- re selon la présente invention précédemment décrit à propos de la figure 4,-et des signaux logiques H et B sont décrits par l'intermédiaire du moyen d'écriture automatique 401 dans la mémoire 201 dans un rapport des nombres de signaux logiques H et B correspondant à la valeur de tension maintenue dans le condensateur 1008 Autrement dit, comme précédemment exposé, attendu que le signal de sortie de lecture de la mémoire 201 est lissé par le circuit de lissage 204 et appliqué à l'autre entrée-du comparateur 402 du moyen d'écriture automatique 401, les signaux logiques H et B sont écrits dans la mémoire de telle sorte que les valeurs du signal de sortie de l'indica- teur de réglage appliqué à la borne d'entrée 404 et du signal de sortie du circuit de lissage 204 soient équilibrées Lors- qu'on amène le commutateur de mode 403 contre le contact de mode manuel M, la valeur de sortie du régulateur indicateur, stockée dans la mémoire 201, est appliquée en continu à la borne de sortie 206 et est maintenue de manière semi-permanen- te sans dérive. En conséquence, lorsqu'on applique le circuit de mémoire selon la présente invention au circuit de sortie du régulateur indicateur, il n'y a pas dérive du signal de sortie, même si le régulateur indicateur est maintenu pendant un temps prolon- gé en mode manuel Il est donc possible de conférer au régu- lateur indicateur une haute fiabilité En outre, en cas de dérangement du microcalculateur 1003, on peut maintenir in- changée la tension présente sur la borne de sortie 206 en ame- nant le commutateur de mode 403 contre le contact de mode ma- nuel M; il est donc possible d'obtenir, à cet égard aussi, une haute fiabilité du régulateur indicateur. Dans un régulateur indicateur courant comportant un micro- calculateur, tel que représenté sur la figure 11, en mode ma- nuel, le signal de sortie d'un circuit de maintien d'échantil- lon 1101 est renvoyé du côté entrée d'un comparateur 1102, et le comparateur 1102, le microcalculateur 1003 et le convertis- seur numérique/analogique 1004 assurent l'entrée de la dérive du circuit de maintien d'échantillon 1101 dans le microcalcu- lateur 1003 en vue de la correction de la dérive par mise en oeuvre de la fonction d'opération arithmétique du microcalcu- lateur 1003 En conséquence, le régulateur indicateur selon la technique antérieure a pour défaut que, lorsque le micro- calculateur 1003 est en dérangement, il y a, en mode manuel, dérive du signal de sortie. On conçoit que le circuit de mémoire selon la présente invention surpasse le système de correction de dérive clas- sique dans la fonction de retenue du signal et permet de maintenir la marche du système pendant un temps prolongé même si le microcalculateur 1003 est en dérangement. La figure 12 illustre une autre variante de l'invention comportant l'application du moyen d'écriture précédemment décrit à propos de la figure 7 à un régulateur indicateur. Cette variante est aussi identique à celle selon la figure 10 en ce que le condensateur de maintien 1008 est couplé à la borne d'entrée 404 du moyen d'écriture automatique 401, et en ce qu'il est prévu le convertisseur numérique/analogique 1004, le microcalculateur 1003, les comparateurs 1002 et 1006 pour la conversion analogique/numérique et le régleur 1005 Le mode de fonctionnement du régulateur indicateur est exactement identique à celui précédemment décrit à propos de la figure 10; autrement dit, en mode manuel, le signal de sortie de- meure inchangé et une panne du microcalculateur 1003 n'affecte pas la marche du système. La figure 13 illustre une autre variante de la présente invention comportant l'application au régulateur indicateur du circuit de mémoire, précédemment décrit à propos de la fi- gure 9, comportant une mémoire vive comme mémoire 201 Cette variante diffère en outre de celles selon les figures 10 et 12 par le point suivant: un commutateur de mode 403 c est prévu du côté sortie du circuit de lissage 204 et, en mode manuel, le signal de sortie du régulateur indicateur maintenu dans le condensateur de maintien d'échantillon 1008 est direc- tement émis sur la borne de sortie 206 à travers l'amplifica- teur tampon 205 et c'est seulement en mode manuel que le si- gnal de sortie lu dans la mémoire 201 constitue le signal de sortie analogique présent sur la borne de sortie 206 Les autres agencements selon cette variante sont rigoureusement identiques à ceux selon la variante de la figure 12, sauf que la mémoire 201 est une mémoire vive. La figure 14 illustre une autre variante de la présente invention suivant laquelle le circuit de mémoire comportant le moyen d'écriture précédemment décrit à propos de la figure est appliqué au régulateur indicateur Selon cette variante, en mode automatique, un signal d'échantillonnage appliqué à travers une porte ET 401 à l'interrupteur d'échantillonnage 1007 est aussi appliqué à travers un déclencheur d'entrée pé- riodique 1402 à un multivibrateur monostable redéclenchable 1403 En mode automatique, le monomultivibrateur redéclencha- ble 1403 est maintenu à l'état activé et son singal de sortie activé est appliqué à travers une porte OU 1404 à un interrup- teur 1405 pour le maintenir à l'état de fermeture, dans lequel il laisse passer le signal de sortie du moyen d'écriture au- tomatique 401 vers la mémoire 201 Le signal de sortie du mul- tivibrateur monostable redéclenchable 1403 est appliqué à travers un inverseur 1407 à des interrupteurs 1406 et 1408 pour les maintenir à l'état d'ouverture en mode automatique. En conséquence, en mode automatique, le signal de sortie du régulateur indicateur maintenu dans le condensateur de maintien d'échantillon 1008 est directement appliqué à la borne de sortie 206 à travers l'amplificateur tampon 205. Simultanément, la tension de maintien d'échantillon est appli- quée à une borne d'entrée (+) du comparateur 402 constituant le moyen d'écriture automatique 401, et le signal de sortie du comparateur 402, lissé par le circuit de lissage 204, est appliqué à l'autre borne d'entrée (-) du comparateur 402 Par conséquent, le comparateur 402 fournit en continu des impul- sions à taux de travail proportionnel à la tension de maintien * d'échantillon, lesquelles sont écrites dans la mémoire 201. En conséquence, il y a stockage dans la mémoire 201 de signaux logiques H et B dans un rapport correspondant au taux de tra- vail des impulsions dérivées du comparateur 402. Lors de l'amenée du commutateur de mode 403 ' contre le contact de mode manuel M, la porte ET 1401 se ferme pour in- terrompre l'application du signal d'échantillonnage à l'inter- rupteur d'échantillonnage 1007, moyennant quoi, après écoule- ment d'un certain temps, le monomultivibrateur redéclenchable 1403 est remis à l'état inactif, provoquant l'ouverture de 1 ' interrupteur 1405 et la fermeture des interrupteurs 1406 et 1408 Lors de la fermeture de l'interrupteur 1406, la mémoire 201 agit en registre à circulation, c'est-à-dire que son si- gnal de sortie est ré-écrit et qu'il y a circulation des don- nées qui y ont été stockées jusque là Les données en circula- tion sont-extraites à travers le circuit de lissage 204 et appliquées à travers l'interrupteur 1408 au condensateur de maintien d'échantillon 1008 En conséquence, en mode manuel, le signal de sortie demeure inchangé, correspondant au taux de travail des données en circulation dans la mémoire 201, sous réserve que le commutateur manuel 208 soit maintenu en position neutre. Lors du couplage du commutateur manuel 208 au contact U, l'interrupteur 1409 se ferme, appliquant un courant constant positif au condensateur de maintien d'échantillon 1008 à travers une résistance 1411 Dans ce cas, le couplage du com- mutateur manuel 208 au contact U assure le déclenchement du multivibrateur monostable redéclenchable 1403 par l'intermé- diaire de la porte NON-OU 1402, la fermeture de l'interrup- teur 1405 et l'ouverture des interrupteurs 1406 et 1408 En conséquence, le comparateur 402 constitue, avec le circuit de lissage 204, une boucle fermée et fournit des impulsions à taux de travail correspondant à la tension chargée dans le condensateur de maintien d'échantillon 1008, et ce taux de travail des impulsions est stocké dans la mémoire 201 En re- vanche, quand le commutateur manuel 208 du moyen d'écriture manuel 207 est couplé au contact D, il y a fermeture d'un in- terrupteur 1412, appliquant un courant constant négatif au condensateur 1008 Le courant négatif provoque une baisse gra- duelle de la tension de maintien d'échantillon, et le taux de travail des impulsions de sortie du comparateur 402 varie aussi dans le sens de diminution La variation du taux de travail est stockée à tout moment dans la mémoire 201 On no- tera en passant que les interrupteurs 1405 à 1408 sont du type se fermant par application de signaux logiques H à leur portes, et les interrupteurs 1409 et 1412, du type se fermant par ap- plication de signaux logiques B à leurs portes Les interrup- teurs 1405 et 1406 constituent le commutateur de mode 403 re- présenté sur la figure 5. Lors du retour du commutateur manuel 208 en position neu- tre, la charge et la décharge du condensateur 1008 sont arrê- tées et, après écoulement d'un certain temps, le multivibra- teur monostable redéclenchable 1403 repasse à l'état désacti- vé et la mémoire 201 est mise à l'état de registre à circu- lation et son signal de sortie lissé s'applique à travers 1 ' interrupteur 1408 au condensateur 1008, assurant l'émission d'une valeur finale en mode manuel Attendu que la valeur de sortie est celle du signal de sortie lu dans la mémoire, elle demeure inchangée de manière semi-permanente. Comme exposé dans ce qui précède, selon la présente in- vention, il est possible de réaliser un circuit de mémoire capable de maintenir une quantité de signal analogique inchan- gée pendant un temps prolongé En conséquence, on peut, par exemple, conférer à un régulateur indicateur une haute fiabi- lité en lui appliquant le circuit de mémoire En outre, même s'il est appliqué à un appareil de commande manuel, le circuit de mémoire selon la présente invention conserve une valeur de consigne inchangée pendant un temps prolongé, conférant ainsi une haute fiabilité à l'appareil de commande Enfin, le circuit de mémoire selon la présente invention comporte les moyens d'écriture 401 et 207 en plus de la mémoire 201 et du circuit de lissage 204, et est donc de structure simple et susceptible de fabrication à bon compte La présente invention offre donc un grand intérêt sur le plan pratique. De manière générale, les dispositions décrites se pré- tent à diverses modifications et variantes sans sortir, pour autant, du cadre de la présente invention. REVENDICATIONS 1 Circuit de mémoire caractérisé en ce qu'il comprend une mémoire ( 201) qui est lue cycliquement; un moyen d'écriture ( 207) pour l'écriture dans la mé- moire de signaux logiques H et B dans un rapport entre les nombres de signaux logiques H et B correspondant à la grandeur d'un signal analogique à stocker; et un circuit de lissage ( 204) pour lisser les signaux lus dans la mémoire en vue de l'obtention d'un signal analogique de sortie correspondant à la grandeur du signal analogique. 2 Circuit de mémoire selon la revendication 1, caracté- risé en ce que le moyen d'écriture est un moyen d'écriture manuel ( 207) qui comporte une première source de signal pour générer l'un ou l'autre des signaux logiques H et B, une se- conde source de signal pour générer l'autre signal et un com- mutateur à commande manuelle ( 208) capable de prendre un état de couplage avec chacune des première et seconde sources de signal et un état neutre de déconnexion des deux sources, et capable de fournir sélectivement, par commande manuelle, les signaux provenant de la première et de la seconde sources. 3 Circuit de mémoire selon la revendication 1, caracté- risé en ce que le moyen d'écriture est un moyen d'écriture automatique ( 401) propre à écrire automatiquement les signaux logiques H et B dans la mémoire dans un rapport entre les nom- bres de signaux logiques H et B correspondant à la grandeur d'un signal analogique d'entrée provenant d'une borne d'entrée analogique ( 404), le moyen d'écriture automatique comportant un comparateur ( 402) propre à comparer le signal analogique d'entrée et le signal analogique de sortie du circuit de lis- sage pour fournir l'un des signaux logiques H et B selon la différence entre le signal analogique d'entrée et le signal analogique de sortie, la mémoire comportant un commutateur de mode ( 403) pour la commutation entre un mode d'écriture auto- matique auquel le moyen d'écriture automatique est relié à la mémoire pour y écrire les signaux logiques H et B et un mode de maintien auquel le moyen d'écriture automatique est décon- necté de la mémoire en vue du maintien des signaux stockés dans celle-ci. 4 Circuit de mémoire selon la revendication 3, caracté- risé en ce que le commutateur de mode ( 403) relie le côté sor- tie du comparateur ( 402) au côté entrée de la mémoire en mode d'écriture automatique, le côté sortie de la mémoire étant relié en permanence au circuit de lissage ( 204). 5 Circuit de mémoire selon la revendication 4, caracté- risé en ce que le commutateur de mode ( 403), lorsqu'il est mis en mode de maintien, est relié au côté sortie d'un moyen d'écriture manuel ( 207), et en ce que le moyen d'écriture ma- nuel ( 207) comporte une première source de signal pour générer l'un ou l'autre des signaux logiques H et B, une seconde sour- ce de signal pour générer l'autre signal et un commutateur à commande manuelle ( 208) capable de prendre un état de conne- xion à chacune des première et seconde sources de signal et un état neutre de déconnexion de ces deux sources, le côté d' un contact mobile du commutateur à commande manuelle étant le côté de sortie du moyen d'écriture manuel. 6 Circuit de mémoire selon la revendication 3, caracté- risé en ce que le circuit de lissage ( 204) est toujours relié au côté entrée de la mémoire ( 201), et en ce que le commuta- teur de mode ( 403) relie le côté sortie du comparateur ( 402) au côté entrée de la mémoire ( 201) en mode d'écriture automa- tique, et le côté sortie de la mémoire ( 201) au circuit de lissage ( 204) en mode de maintien. 7 Circuit de mémoire selon la revendication 1, caracté- risé en ce qu'un moyen diviseur d'aire d'écriture ( 701) est prévu entre la mémoire ( 201) et le moyen d'écriture ( 402, 207) pour diviser la mémoire en une série de zones d'écriture par le moyen d'écriture. 8 Circuit de mémoire selon la revendication 7, caracté- risé en ce que le moyen diviseur d'aire d'écriture ( 701) est un moyen assurant la mise de la mémoire dans un état de vali- dation d'écriture pendant des temps égaux àdune fraction in- tégrale de la période de circulation de la mémoire aux fins de lecture de celle-ci, et la mise de la mémoire dans un état d'invalidation d'écriture après chaque écriture dans la mémoi- re. 9 Circuit de mémoire selon la revendication 7, caracté- risé en ce que le moyen diviseur d'aire d'écriture ( 701) com- prend un moyen à retard conférant au signal de sortie de la mémoire un retard d'au moins un bit pour sa ré-écriture dans la mémoire, un moyen générateur de signal de validation d' écriture assurant la génération d'un signal de validation d' écriture à des intervalles égaux à une fraction intégrale de la période de circulation de la mémoire aux fins de lecture de celle-ci, et un moyen assurant la détection d'une coinci- dence entre le signal de validation d'écriture, un signal de commande d'écriture émanant du moyen d'écriture et la lecture dans la mémoire d'un signal dans un état logique inverse de celui du signal de commande d'écriture, la mise du signal de sortie du moyen à retard en concordance avec le contenu du signal de commande d'écriture et l'arrêt de la génération du signal de validation d'écriture provenant du moyen générateur de signal de validation d'écriture. 10 Circuit de mémoire selon la revendication 9, caracté- risé en ce que le moyen d'écriture comporte un moyen d'écri- ture automatique ( 401), un moyen d'écriture manuel ( 207) et un commutateur de mode ( 403) pour le couplage sélectif des côtés sortie des moyens d'écriture automatique et manuel au moyen diviseur d'aire d'écriture ( 701), en ce que le moyen d' écriture automatique est constitué par un comparateur ( 402) pour comparer un signal analogique d'entrée émanant d'une bor- ne d'entrée analogique et le signal analogique émanant du circuit de lissage afin d'émettre l'un d'entre eux, et en ce que le moyen d'écriture manuel est constitué par un commuta- teur à commande manuelle ( 207) présentant une position de commutation pour l'émission d'un signal de commande d'écritu- re de l'un des signaux logiques H et B, une position de com- mutation pour l'émission d'un signal de commande d'écriture de l'autre des signaux logiques H et B et une position neutre de non émission de l'un ou l'autre des signaux de commande d' écriture. 11 Circuit de mémoire selon la revendication 9 ou 10, caractérisé en ce qu'il comporte un moyen pour modifier la période de génération du signal de validation d'écriture pro- venant du moyen générateur de signal de validation d'écriture. 12 Circuit de mémoire selon la revendication 1, 2 3, 7, 8, 9 ou 10, caractérisé en ce que la mémoire ( 201) est un re- gistre à décalage à circulation qui est décalé par des impul- sions d'horloge à période fixe et dont le signal de sortie est renvoyé à son côté entrée. 13 Circuit de mémoire selon la revendication 6, carac- térisé en ce que la mémoire ( 201) est un registre à décalage qui est décalé par des impulsions d'horloge à période fixe. 14 Circuit de mémoire selon la revendication 1, 2, 3, 4, 6, 7, 8, 9 ou 10, caractérisé en ce que la mémoire ( 201) est une mémoire de lecture/écriture à laquelle l'accès est établi par la valeur de compte d'un compteur d'adresse ( 301) qui compte des impulsions d'horloge à période fixe. Circuit de mémoire selon la revendication 5 ou 10, caractérisé en ce qu'un condensateur de maintien ( 103) est relié à la borne d'entrée analogique et un moyen ( 102) est prévu pour échantillonner et fournir au condensateur de main- tien un signal de commande de sortie d'un régulateur indica- teur. 16 Circuit de mémoire selon la revendication 15, carac- térisé en ce qu'un commutateur ( 403 c) est prévu pour relier sélectivement la borne d'entrée analogique et le côté sortie du circuit de lissage à une borne de sortie analogique ( 206). 17 Circuit de mémoire selon la revendication 3, compor- tant un condensateur de maintien ( 1008) relié à la borne d' entrée analogique et à la borne de sortie analogique pour émettre la tension de maintien en tant que signal analogique de sortie, caractérisé en ce qu'un premier interrupteur ( 1007) est couplé entre une source de signal d'entrée analogique ( 1004) et le condensateur de maintien ( 1008) pour fournir, à partir de la'source de signal d'entrée analogique ( 1004), un signal d'entrée analogique au condensateur de maintien ( 1008) à travers le premier moyen interrupteur ( 1007); en ce que le circuit de lissage ( 204) est normalement couplé au côté entrée de la mémoire ( 201), le commutateur de mode ( 403) relie le côté sortie du comparateur ( 402) au côté entrée de la mémoire ( 201) lorsqu'il est en mode d'écriture automatique et relie le côté sortie de la mémoire ( 201) au circuit de lissage ( 204) lorsqu'il est en mode de maintien; et en ce qu'en mode de maintien, le côté sortie d'un circuit de lissage ( 204) est re- lié au condensateur de maintien ( 1008) à travers un second moyen interrupteur ( 1408). 18 Circuit de mémoire selon la revendication 17, carac- térisé en ce qu'il comporte un moyen pour échantillonner et fournir au condensateur de maintien, à travers le premier moyen interrupteur, un signal de commande de sortie d'un ré- gulateur indicateur; un commutateur de mode ( 403) pour la sélection entre le mode d'écriture automatique et le mode de maintien; un commutateur manuel ( 207) présentant une position neutre, une position de signal de commande d'augmentation et une position de signal de commande de réduction et pouvant fonctionner, quand le commutateur de mode est mis en mode d' écriture automatique, de manière à assurer, lorsqu'il est mis en position de signal de commande d'augmentation, la fournitu- re de courant de charge au condensateur de maintien et, lorsqu' il est mis en position de signal de commande de réduction, la décharge du condensateur de maintien; et un moyen de comman- de pour fermer le second moyen interrupteur ( 1408) et mettre le commutateur de mode ( 403) en mode d'écriture soit quand 1 ' échantillonnage est opéré ou que le commutateur manuel est mis en position soit de signal de commande d'augmentation, soit de signal de commande de réduction et pour ouvrir le second moyen interrupteur et mettre le commutateur de mode en mode de main- tien au bout d'un temps déterminé soit après la fin de l'é- chantillonnage, soit après la mise du commutateur manuel en position neutre. 19 Circuit de mémoire selon la revendication 2, caracté- risé en ce qu'un sélecteur est couplé entre les côtés sortie du moyen d'écriture manuel et de la mémoire et le côté entrée de la mémoire, pour émettre le signal de la première ou de la seconde source de signal quand le moyen d'écriture manuel lui est couplé et pour émettre le signal de sortie de la mémoire quand le moyen d'écriture manuel est mis à l'état neutre. Circuit de mémoire selon la revendication 5, caracté- risé en ce qu'un sélecteur est couplé entre les côtés sortie du moyen d'écriture manuel et de la mémoire et le côté mode de maintien du commutateur de mode, pour émettre le signal de la première ou de la seconde source de signal quand le moyen d' écriture manuel lui est relié et émettre le signal de sortie de la mémoire quand le moyen d'écriture manuel est mis dans l'état neutre.