FR 2505582 A1 19821112 FR 8109002 A 19810506 La présente invention concerne la transmission numérique d'informations et plus particulièrement la mise en phase de trains numériques en vue de satisfaire un ordre de commutation, lesdits trains contenant des signaux de données identiques et des signaux d'horloge de même fréquence. Les systèmes modernes de transmissions numériques exigent des systèmes d'exploitation, de maintenance et de sécurisation de plus en plus performants, d'autant plus que les débits croissent ( 2 Mbit/s, 8 Mbit/s, 34 Mbit/s, 2 x 34 Mbit/s, 140 Mbit/s) De telles exigences se retrouvent aussi bien dans la transmission d'informations par faisceaux hertziens que par câbles électriques ou cables de fibres optiques. Le dispositif de l'invention s'applique à tout système de transmission numérique véhiculant des informations numériques par deux chemins différents, le choix du chemin étant fonction de critères déterminés propres au système ou pouvant être commandé de l'extérieur. En particulier dans les systèmes de transmission numérique par faisceaux hertziens, aux N canaux en service est ajouté un canal de secours capable de se substituer sur toute une sec- tion de commutation à un canal indisponible Les raisons habi- tuelles de tels ordres de commutation sont des fadings sur un canal de service, la maintenance ou bien des défauts. Un dispositif de commutation de trains numériques a été déjà décrit dans la demande de brevet 79 18 479 de la demande- resse Il évoquait la nécessité que la commutation n'introduise pas de transition supplémentaire dans le signal d'horloge En effet une telle commutation doit se faire très rapidement après une demande issue de la logique réception à la suite par exemple du résultat fourni par un appréciateur de qualité, l'ordre de commutation étant transmis grâce aux voies d'ordre. Cette commutation doit aussi se faire sans perte ni addition d'information Cette condition est impérative car un tel dé- faut entraînerait des pertes de synchronisation des matériels placés en aval. Des millions d'informations binaires (bits) pourraient ainsi être perdus Il est de plus souhaitable que cette commu- tation n'introduise pas d'information erronée en particulier en cas de prise du canal de secours pour la maintenance. Le brevet 79 18 479 permet déjà d'effectuer un lissage 2 2505582 du saut de phase d'horloge au moment de la commutation, mais seulement si ce saut n'est pas trop important. Il est toutefois très difficile de prévoir la différence de phase des signaux d'horloge d'une part et des données d'au- tre part de chaque canal, un canal de secours devant être opé- rationnel indifféremment pour N canaux de façon quasi-instan- tanée. En effet, les divers trains numériques présentent des dé- calages pouvant atteindre plusieurs périodes d'horloge du fait des différences de milieu de transmission, du vieillissement des matériels, des variations de température, etc Il est donc nécessaire de préparer les trains à commuter pour les adapter en phase avant de leur faire subir la commuta- tion du brevet précité D'autre part l'adaptation en phase des trains doit être compatible avec les gabarits admissibles par les matériels situés en aval, les jonctions par exemple. La présente invention concerne plus particulièrement les tests de préparation pour effectuer une demande de mise en phase des trains numériques L'objet de la présente invention est également, suite aux tests et à une demande de mise en phase, d'effectuer la mise en phase proprement dite, de façon satisfaisante quel que soit le contenu des trains numériques. L'objet de la présente invention est non plus d'effectuer un changement de phase continu mais discontinu par sauts de phase de faible amplitude L'objet de la présente invention est d'une part de commander des changements de phase, d'autre part de les réaliser sans risquer de dépasser la gigue admis- sible pour les équipements situés en aval. Selon une première caractéristique l'invention comprend un dispositif de test des données permettant de comparer la coïncidence des bits par paquets de k bits contenus dans les- dits signaux de données et d'émettre un signal NOCO s'il y a eu au moins une non-coincidence dans un paquet, ledit disposi- tif de test permettant alors de générer un signal de change- ment de phase. Selon une autre caractéristique, la longueur d'un paquet est inversement proportionnelle à la richesse minimale en transitions et à la répartition temporelle desdits signaux de données. En outre le dispositif de test selon l'invention émet un signal ABSCORR de mauvaise relation de phase dès qu'il y a eu q non coïncidences, le nombre q étant choisi de façon approprié en fonction du signal de données traité. De plus, si le dispositif de test n'a pas fourni d'impul- sion de non coïncidence pendant un temps t 1 prédéterminé, un discriminateur de phase fournit un signal ABSPHA représentatif de la non concordance de phase desdites horloges. Selon une autre caractéristique de l'invention, le temps t 1 est long lorsque ledit signal de données est pauvre en tran- sitions et court dans le cas contraire. De plus un signal PAP de demande de changement de phase est généré soit par l'apparition d'un signal ABSCORR, soit par celle d'un signal ABSPHA. Selon une autre particularité afin de transmettre un seul des deux trains numériques à la suite de la réception d'un si- gnal d'ordre de commutation Tri, l'invention consiste à prépa- rer lesdits trains numériques par un test desdits signaux de données par une comparaison de la coïncidence desdites données, paquet par paquet, un paquet représentant un groupe de k bits, k étant choisi de longueur appropriée, une non coïncidence au moins par paquet donnant naissance à un signal PAP de demande de changement de phase desdites horloges des deux trains numé- riques. Selon une autre caractéristique, l'invention comporte un dispositif de changement de phase faisant varier la phase du train numérique dit de secours, de façon discontinue, par exemple par saut de pas égal à 1 iu, P étant un nombre entier prédéterminé, à la suite de cha&ue signal PAP de demande de changement de phase, iu étant égal à la période du signal Hi entrant. De plus, la suite discrète des phases variables, est par- courue dans un sens d'avance, puis dans un sens de retard, la- dite plage correspondant à N bits. Le système de l'invention permet d'effectuer une commuta- tion rapide, d'un canal hertzien dégradé par un évanouissement; en un temps> de l'ordre de quelques millisecondes, tel que la commutation ait lieu avant que la qualité ait atteint un niveau inacceptable même pour les évanouissements les plus rapides. Le système de l'invention du fait de son adaptation sur le canal de secours évite les problèmes de convergence liés à l'utilisation d'un dispositif de retard ne pouvant pas fonc- tionner sur un canal en service. Le système de l'invention conduit à une simplification et une économie des dispositifs de réception des canaux hert- ziens. Le système de l'invention en assure la surveillance perma- nente, par affichage des retards, de l'équilibrage des temps de propagation des canaux hertziens et leur rééquilibrage éventuel sans coupure du trafic. Le système de l'invention s'adapte aisément à des plages de déphasages variables plus ou moins grandes, par une simple augmentation des mémoires tampon de données sans modification des autres éléments du système. Le système de l'invention s'adapte aisément aux diverses technologies en fonction des débits du train numérique. D'autres avantages et caractéristiques apparaîtront à la lecture de la description suivante illustrée par des dessins. La figure 1 est une représentation par blocsd'un circuit numérique de corrélation de données selon l'invention. La figure 2 est un diagramme des temps de la partie rapide de la figure 1. La figure 3 est un diagramme des temps de la partie lente de la figure 1. La figure 4 est un diagramme des temps de la détection de non coïncidence de deux trains numériques. La figure 5 est un schéma de réalisation préféré de l'in- vention de la figure 1 de test sur les données et sur les hor- loges. La figure 6 est un diagramme des temps de la figure 5. La figure 7 est un mode de réalisation préféré de l'inven- tion de la figure 5. La figure 8 est un schéma de l'application du dispositif des figures 1 à 7 à la commutation de trains numériques D' + H' jr + ir et D x+ Hx La figure 9 est un schéma en blocs diagramme du dispositif de variation de phase selon l'invention. La figure 10 est un schéma détaillé du dispositif de va- riation de phase proprement dit de la figure 9. La figure 11 est un schéma du code cyclique commandant le 2505582 déphasage. La figure 12 est un diagramme des temps de déphasage va- riable lors d'un changement de déphasage. La figure 13 est un diagramme des temps de la mémoire tam- pon 175 dans les cas de changement de retard du déphasage va- riable. La figure 14 est un mode de réalisation préféré de l'in- vention illustrant la figure 10. La figure 15 est un schéma détaillé du dispositif de com- mande du dispositif des figures 10 et 14. La figure 16 est un mode d'utilisation du dispositif de déphasage variable de l'invention appliqué à la commutation de trains numériques identiques. En se référant à la figure 1 les deux trains de données D' ir et Dxr proviennent de deux chemins différents et devraient être identiques On recherche selon l'invention la non coinci- dence des deux trains D'ir et Dxr de données Un signal d'hor- loge H présentant même fréquence nominale que les signaux d'horloge H'ir et Hxr desdits trains mais une phase bien déter- minée rythme le fonctionnement d'un comparateur 1 qui reçoit les sigraux D' ir et D xr' Ce comparateur 1 compare les signaux D' ir et Dxr préala- blement synchronisés par H et fournit en sortie un signal DIV (divergence) représentatif du test de coïncidence des données. Pour un décalage d'un signal par rapport à l'autre (figure 2) les instants de comparaison (signal C) correspondent aux fronts descendants du signal Hi d'horloge A certains instants de ce signal d'horloge (signal C') on détecte une non coïncidence des deux signaux D iret D'xr de données Le signal de non coïncidence DIV est encore exprimé par un signal non nul (bits b et b 3 non identiques) sur la figure 3. Un oscillateur 3 indépendant>de fréquence très inférieure au rythme des trains numériques fournit un signal carré h défi- nissant un paquet de bits de longueur fixe p (p étant un nombre entier). Le signal DIV de non coïncidence est mis en mémoire dans un circuit 2 de mémorisation jusqu'à la fin d'un paquet défini par h qui lui est également appliqué En sortie le circuit 2 fournit un signal PER (paquet erroné) indiquant qu'un paquetde bits contient au moins une non coïncidence entre les données 6 2505582 Dxr et D' ir Ainsi ce signal n'est pas sensible à une seconde erreur pouvant exister dans le même paquet. Dans le circuit de mémorisation 4, le signal PER est mis en mémoire pendant la durée du paquet suivant (en appliquant le signal h à l'entrée du circuit 4). Le circuit 4 émet en sortie une impulsion No Co de non coïncidence égale à 1 pendant un temps fixe prédéterminé s'il y a au moins une non coïncidence de données dans le paquet précédent Ce temps fixe de durée d'émission de l'impulsion No Co doit en effet être compatible avec le fonctionnement de la partie lente du dispositif de corrélation des données La partie décrite ci-dessus formée de 1, 2, 3, 4 fonctionne au rythme de Hi et est une partie "rapide" volontairement réduite eu égard à la consommation. Le signal No Co est appliqué à l'entrée d'un compteur 6 programmable de non coïncidence qui compte les signaux No Co entre deux impulsions INIT (initialisation) fournies par un compteur de temps 7 Si ce compteur 6 arrive à son compte maximum q (q valeur prédéterminée) avant l'arrivée d'une autre impulsion du signal INIT, il émet une impulsion d'absence de corrélation ABSCORR en sortie (cf figure 4) Si l'impulsion ABSCORR se produit avant la fin du temps tl, le compteur de temps 7 est initialisé Dans ce cas, et quand le compteur 7 arrive à t une impulsion INIT va initialiser le compteur pro- grammable 6 Le temps t 1 est choisi pour garantir la reconnais- sance de l'absence de corrélation sur le train le plus pauvre en transitions En effet les données véhiculées normalement par les faisceaux hertziens contiennent une trame de données pro- prement dites et un certain nombre de mots ou de bits d'inser- tion systématique Ainsi la fréquence du signal h, donc la longueur d'un paquet est l'un des paramètres permettant d'opti- miser le corrélateur selon l'invention La longueur d'un paquet doit tenir compte de la richesse en transitions des données considérées ainsi que de leur répartition temporelle La fi- gure 3 représente un cas particulier o la longueur p d'un pa- quet est égale à 10 bits. De la même façon le paramètre q comptant les signaux No Co entre deux impulsions INIT est choisi de telle sorte que le corrélateur selon l'invention soit insensible aux erreurs pouvant exister sur les données et pour que pq soit compatible 7 2505582 avec les gabarits de gigue admissibles. Un tel dispositif corrélateur de données selon l'invention est avantageusement appliqué dans le cas d'une demande de commu- tation de faisceaux pour autoriser une demande Tri de commuta- tion issue de la voie d'ordre i 1 signifiant que le canal i sou- haite être en secours ou s'il l'est déjà, ne souhaite plus l'être Le signal Tri est à 1 lorsque le canal i est en récep- tion normale et à O lorsque le canal i est secouru Appelons x le canal secours, alors le train D' ir associé à son horloge H' ir est comparé au train Dxr associé à son horloge H xr Sur la figure 5, un dispositif 11 discriminateur de phase d'horloge reçoit les signaux d'horloge H xr et H'ir et fournit en sortie un signal 00 représentatif du déphasage entre les horloges des deux trains. Ainsi tandis que le dispositif corrélateur numérique 10 de la figure 1 teste les non-coincidences des données le dis- criminateur il de phase d'horloge fournit un état du déphasage des horloges à l'entrée d'un circuit 8 de décision. Si c'est 00 = O il y a un déphasage inacceptable car trop important et le circuit 8 génère un signal ABSPHA, signifiant l'absence de mise en phase des horloges des deux trains numé- riques, à l'entrée d'un circuit 9 d'aiguillage qui à son tour produit en sortie une impulsion PAP (pas à pas) significative d'une mauvaise phase. Le circuit 8 fournit également lorsque la phase est mau- vaise en sortie un signal N non nul ( N = O signifie que les signaux sont en phase) qui est appliqué à l'entrée d'un cir- cuit 5 de comparaison qui reçoit également Tri le signal de demande de commutation du canal i Le signal N indique dans quel état est la commutation: si N = 1 le canal i est en transmission normale, si N = O le canal x de secours est en service Quand Tri et N ne sont pas dans le même état le cir- cuit 5 de comparaison fournit un signal REC (recherche) auto- risant la recherche de la bonne position de la phase du canal secours Ce signal REC est appliqué à l'entrée du compteur 7 de temps et sert à l'initialiser On a vu à l'aide de la fi- gure 1 que le compteur programmable 6 de non coïncidence compte les signaux No Co entre deux impulsions INIT fournies par ce compteur 7 de temps et que s'il arrive à son compte maximum q avant l'arrivée de INIT, il émet une impulsion d'absence de corrélation ABSCORR à sa sortie signifiant que les données ne sont pas dans une bonne relation de phase Ce signal ABSCORR, également appliqué à l'entrée du circuit 9 d'aiguillage, permet également de générer une impulsion PAP en sortie. Le signal ABSCORR initialise le compteur de temps 7 Si au bout d'un temps t 1 il n'y a pas eu d'autre impulsion ABSCORR, une impulsion TTEST est appliquée par ce compteur 7 à l'entrée du circuit 8 Ce circuit 8 peut alors, suivant l'état de fourni par le discriminateur d'horloge 11, libérer une impul- sion PAP à la sortie du circuit 9 en lui appliquant une impul- sion ABSPHA représentative d'une mauvaise phase (cf Figure 6). Ainsi le corrélateur 10 de l'invention permet de tester très vite (il fonctionne au rythme Hi) la relation, et souvent mauvaise relation, de phase entre les deux trains numériques sans attendre que le discriminateur de phase 11, plus lent, donne son résultat Le choix de q impulsions permettant de générer PAP est tel que l'on se protège des erreurs éventuelles sur les données ainsi que de la gigue Le temps minimum de test de données sur une position est donc pqiu. Inversement un bon résultat sur les données peut encore être confirmé par un test de phase 00 au bout du temps t 1 Les temps t 1 de test sont jointifs et sont choisis d'une durée compatible avec les technologies des-dispositifs 10, 11 et 12. La figure 7 illustre un exemple de réalisation préféré de l'invention. Le dispositif 10 de corrélation est formé d'un circuit 1 de comparaison fournissant le signal DIV Ce circuit 1 de comparaison est lui-même constitué de la porte "OU exclusif" ( 101) recevant D'i et D de la bascule 102 dont l'entrée D ir xr est reliée à la sortie de la porte 101 et dont l'entrée C est reliée à l'horloge Hi Le signal DIV est disponible sur la sortie Q de la bascule 102. Le circuit de mémorisation 2 de la figure 5 est formé des bascules 201 et 202 La bascule 201 reçoit les signaux DIV sur son entrée D et Hi sur son entrée horloge C Sur sa sortie Q le signal PER est disponible Il est relié à l'entrée CE (in- verse de l'horloge de validation de la même bascule assurant le blocage de la bascule 201 à l'état " 1 ". La bascule 202 reçoit lé signal PER sur son entrée D et le signal h représentatif d'un paquet sur son entrée horloge C Sa sortie Q est reliée à l'entrée RS (remise à zéro) de la bascule 201 Son entrée RS (remise à zéro) est reliée à la sortie Q de la bascule 201 Cette interconnexion garantit que Hi et h étant indépendants, PER est remis à zéro avec le front de montée du signal h, tout en laissant à la bascule 400 le temps de mémoriser l'information PER. L'oscillateur 3 de la figure 5 comprend un circuit classi- que 300 d'oscillateur LC (condensateur inductance) dont la sortie est reliée à l'entrée d'un circuit séparateur 301 A la sortie de celui-ci le signal h est disponible. Le circuit de mémorisation 4 de la figure 5 comprend la bascule 400 et la porte 401 La bascule 400 reçoit sur son entrée D le signal PER issu de la bascule 201 et h sur son entrée horloge C Sa sortie Q fournit le signal NC à la porte 401 dont l'autre entrée reçoit le signal h Cette porte "OU" 401 fournit en sortie le signal NOCO qui délimite également la partie rapide 10 du corrélateur. La partie lente 12 de ce corrélateur se compose d'un comp- teur programmable 6 constitué d'un circuit 600 qui compte les impulsions NOCO reçues sur son entrée Cu de comptage Son en- trée lo de chargement reçoit le signal INIT qui l'initialise à une valeur dépendant du câblage-des entrées DA, DB, DC et DD. L'impulsion ABSCORR, disponible sur la sortie Ca (avance) de ce circuit 600 indique que le compteur est arrivé au bout de son comptage. Le circuit de comparaison 5 de la figure 5 est constitué d'une porte "OU exclusif" 500 recevant sur ses entrées les signaux TR et N et fournissant REC en sortie. Le compteur de temps 7 de la figure 5 est constitué d'un circuit monostable 700 des inverseurs 701 et 702 et de la por- te 703. Le monostable 700 est déclenché par le signal REC arrivant à son entrée Cl d'effacement Le signal TTEST est disponible à sa sortie Q L'inverseur 701 reçoit le signal de sortie de la porte 900 et fournit en sortie son inverse à l'entrée d'une porte 703 "ET" L'autre entrée de cette porte 703 reçoit le signal REC. La sortie de la porte 703 est reliée à l'entrée A du monos- table 700 qu'il réinitialise et à l'entrée de l'inverseur 702 dont la sortie fournit le signal INIT Ce signal INIT est appliqué d'une part à l'entrée chargement du compteur program- mable 600 permettant de charger celui-ci et à l'entrée préposi- tionnement de la bascule 800. Le circuit de décision 8 de la figure 5 se compose des bas- cules 800, 801 et 802 Les bascules 800 et 801 reçoivent toutes deux d'une part le déphasage 00 fourni par le discriminateur Il sur leurs entrées D et d'autre part le signal TTEST venant de Q du monostable 700 sur leur entrée horloge CK La bascule 800 est initialisée à 1 par le signal INIT arrivant sur son entrée Pr (prépositionnement) La bascule 801 est initialisée à O par le signal REC arrivant sur son entrée Cl d'effacement Le si- gnal ABS PHA est disponible sur la sortie Q de la bascule 800 tandis que la sortie Q de la bascule 801 est raccordée à l'en- trée horloge CK de la bascule 802 Celle-ci est montée en divi- seur par 2 par la liaison entre sa sortie Q et son entrée D. Le signal N est disponible sur la sortie Q de cette bascu- le 802 ainsi qu'à l'entrée de la porte 500 "OU exclusif" rece- vant sur son autre entrée le signal TR Le circuit d'aiguillage 9 de la figure 5 comprend la porte 900 et le monostable 901 La porte 900 "ET" a une entrée reliée à la sortie Ca (report) du compteur 600 et l'autre à la sortie de la bascule 800 recevant ainsi respectivement ABSCORR et ABSPHA La sortie de la porte 900 fournit une impulsion posi- tive chaque fois que ABSCORR ou ABSPHA passent à zéro. Cette sortie est reliée à l'entrée B du monostable 901 qui fournit sur sa sortie Q le signal PAP, impulsion large pour chaque impulsion envoyée en son entrée. La figure 8 illustre l'application du dispositif de mise en phase de trains numériques de l'invention à la demande de commutation desdits trains Une demande de commutation arrive, au moyen de sa voie d'ordre T Ri au niveau du dispositif logique 12, pour le canal i formé du train DO + H de données et de ir ir son signal d'horloge associé Ce train i est reçu au moyen d'un dispositif égaliseur 19 qui fournit en sortie un train D'ir de données associé à un signal H'ir d'horloge (figure 16). Simultanément le canal de secours x est reçu au moyen du dispositif 13 et adopte-la phase de ces signaux Dx + Hz en fonction du signal PAP pour fournir à l'entrée des disposi- tifs 10, il et 14 un train numérique Dxr + Hxr présentant il 2505582 une relation de phase correcte avec le train i demandant d'être secouru Le dispositif 14 est avantageusement un dispositif de commutation tel que celui décrit dans la demande de brevet 79 _ 18 479 Ce dispositif 14 reçoit le signal N de demande de commutation fourni parle dispositif logique 12 autorisant la demande de commutation uniquement lorsque les résultats fournis par les dispositifs 10 et 11 sont satisfaisants Ce dispositif 14 fournit également le rythme Hi de fonctionnement au disposi- tif 10 qui est le rythme du train numérique après commutation. Les dispositifs 10, 11 et 12 ont été décrits précédemment Le dispositif 10 permet de tester les signaux Dxr et D'ir tandis que les phases Hl et H sont comparées au moyen du discrimi- ir xr nateur 11 Ceci permet en sortie au dispositif logique 12 de décision de générer le signal PAP, impulsion large, représen- tative d'une mauvaise phase à l'entrée d'un dispositif 13 de changement de phase du canal de secours Dxr + Hxr. En se référant à la figure 9 le dispositif 13 de change- ment de phase se compose essentiellement d'un dispositif 15 de commande logique recevant un ordre PAP de demande de modifica- tion de phase et d'un dispositif 16 de modification de phase proprement dit recevant le train numérique Hx + Dx entrant et fournissant en sortie un train numérique Dxr + Hxr sortant dé- phasé suite à un ordre fourni par le dispositif 15 de commande. De plus le dispositif 13 comprend un dispositif 17 d'affichage dudit déphasage en fonction du canal i considéré Le disposi- tif de déphasage 16 selon l'invention illustré au moyen de la figure 9, se, compose essentiellement d'une mémoire tampon 160 inscrivant en parallèle les données Dx issues du canal secours au rythme d'un compteur écriture 161 qui reçoit le signal Hx * de ce même canal secours Le déphaseur variable selon l'inven- tion consiste à faire varier l'horloge du compteur de lecture 163 par rapport à l'horloge Hx du compteur d'écriture 161 d'une grandeur fournie par un déphaseur variable 164 Les données stockées dans la mémoire 160 sont lues et multiplexées dans un multiplexeur 162 au rythme fourni par le compteur 163 de lecture, ledit multiplexeur 162 fournissant en sortie un train numérique de données Dxr. La figure 10 représente un exemple de réalisation préféré du déphaseur variable selon l'invention. Le déphaseur variable 164 selon l'invention consiste à varier non plus de façon continue comme dans les techniques connues mais de façon discrète dans une plage prédéterminée. A cet effet P déphaseurs commutables et couvrant une période en P valeurs discrètes permettent, en réponse à une demande PAP de changement de phase, de corriger le décalage des horloges. Le pas P correspondant à un saut de phase de 1 iu est une gran- deur choisie de telle sorte qu'elle soit compatible avec la gigue tolérable avec les matériels situés en aval; iu est un intervalle de temps égal à une période, ce saut de phase pou- vant être effectué sur le canal secours en service. Dans le mode de réalisation de la figure 10 on convient de choisir P égal à 8 En effet c'est une grandeur se prêtant à une bonne utilisation des circuits logiques car 8 = 23; en outre cette valeur de P permet de ne pas trop multiplier les organes et d'avoir un pas assez fin. Le déphaseur 16 selon l'invention permet de faire varier la phase d'autant de périodes que l'on veut, le train numérique D sortant étant susceptible de varier dans une plage de n xr bits. Le déphaseur 16 selon l'invention assure au train numéri- que secours un retard variable par sauts, dans un sens ou dans l'autre le déphasage pouvant être parcouru dans les deux sens jusqu'à des butées changeant le sens de balayage aux extrémités de la plage. Le déphasage 164 selon l'invention est laissé à la dernièe position commandée par la dernière commutation. En se référant à la figure 10, le signal Hx d'horloge arri- vant du canal x secours est appliqué à l'entrée d'un circuit distributeur de temps qui fournit l'horloge Hx aux 8 sor- ties différentes Hel, He 2, He 3, He 4, He 5, He 6, He 7, He 8 avec la même phase Ces signaux d'horloge sont appliqués à l'entrée de huit circuits 166 à 173 fournissant respectivement en sortie une horloge retardée d'une quantité At de temps correspondante. Le circuit 166 retarde de Et = At O Le circuit 167 retarde de At = At + lu Le circuit 168 retarde de At = At + 2 iu o 8 Le circuit 173 retarde de At = At + 7 iu 0 8 iu permettant de fournir 8 retards décalés de -r, iu étant égal à une période d'horloge H ir Un signal H'x déduit de Hx par une phase appropriée est 13 2505582 fourni par le circuit 165 et appliqué à l'entrée d'un circuit 174 de recalage de phase du train Dx d'entrée Ce circuit 174 fournit un train Dlx en sortie qui est appliqué à l'entrée d'une mémoire tampon 175 Un compteur d'écriture 176 reçoit le signal HCE qui lui sert de signal d'horloge écriture HCE est déduit de Hx par le circuit 165 avec une phase appropriée. Le compteur 176 est du type Johnson, synchrone solution classique pour que l'écriture des données D'x dans la mémoire se fasse sans risques d'ambiguité Le compteur 176 produit 8 signaux synchrones Bol B 1, B 2, B 3 et leurs compléments logi- ques qui fournissent huit signaux d'inscription des données dans la mémoire 175. Un circuit 177 de commande mémorise les signaux A B C de commande fournispar le dispositif logique de commande 15 (ce qui sera explicité ultérieurement) au rythme de l'horloge HC fourni par le circuit 165 à partir de Hx, chaque fois que les signaux A, B, C sont validés par un signal VAL également fourni par le dispositif logique 15 Le circuit 177 produit un signal EEN (exécution enregistrement)} qui indique que ces ordres ont été enregistrés également à destination du dispositif 15. En sortie le circuit 177 produit également des signaux a, b, c à destination des huit circuits de déphasage 166 à 173. Ces huit circuits 166 à 173 sont inhibés par l'état de abc de sorte qu'un seul soit actif à la fois Les signaux a, b, c se déduisent de l'ordre ABC par validation de VAL Ce code peut par exemple être celui illustré sur la figure 11 Les lettres a, b et c représentent huit positions différentes des dépha- sages rendant un seul circuit 166 à 173 actif, pour lesquelles a, b, c représentent 1 ou 0 Le code a b c est un code cyclique tel que le passage d'un circuit à un circuit voisin se fasse sans parasite en sortie Sur une seule sortie de ces huit hor- loges 166 à 173, une horloge est disponible Les sept autres sont dans un état fixe Les signaux a, b, c changent de façon synchrone quand l'état du circuit 166 à 173 momentanément actif est son état de repos ce qui permet de n'ajouter ni de retrancher de front d'horloge C'est cela qui fixe la phase de l'horloge H synchronisant le circuit 177 Selon la configu- ration ainsi décrite on ne saute que de 1 iu à chaque nouvel ordre a b c Les sorties des circuits 166 à 173 sont raccordées aux 8 entrées d'un circuit 178 d'aiguillage, fournissant l'un 14 2505582 des signaux Es 1, is 2 Hs 8 respectivement A la sortie du circuit 178 seul est disponible le signal hx d'horloge d'en- x trée qui est actif Les retards apportés ainsi aux huit signaux d'entrée doivent être identiques pour ne pas créer de parasites lors des commutations de retards Le signal hx sortant du cir- cuit 178 traverse un filtre 179 passe bande à bande étroite centrée sur la fréquence nominale de H Ce filtre 179 permet x de transformerle saut de phase inévitable à chaque change- miu Miu 8 ment de retard mlu ( ou -m dans le cas général), m étant un entier compris entre O et 7, un glissement de phase étalé sur plus d'une dizaine de bits, beaucoup plus facile à accepter pour les matériels situés en aval Il garantit de plus que le saut de phase ne fait apparaître ni disparaître de front d'hor- loge. La sortie du filtre 179 est reliée au circuit 180 de mise en forme qui assure en sortie un signal Hxr une forme compa- tible avec la technologie employée. Les huit bits bo, b 1 b 8 stockés dans la mémoire tam- pon 175 sont reçus par un multiplexeur 181 rythmé par un comp- teur de lecture 182 Le compteur de lecture 182 a pour horloge le signal Hxr d'horloge fourni en sortie du circuit 180 de mise en forme Ce compteur 182 de lecture est avantageusement du type Johnson synchrone Il conduit à ces circuits logiques simples, à des temps de propagation faibles et permet un fonctionnement correct pour les débits élevés Les quatre signaux de sortie de ce compteur 182 désignés par B 4, B 5, B 6, B 7 commandent le mul- tiplexeur 181 En sortie, le multiplexeur 18 fournit un signald qui est une reconstitution du signal Dx de données retardé en phase du temps At choisi. Un circuit 183 de recalage recale en phase le signal d avec l'horloge Hxr issue du circuit 180 et fournit en sortie le si- gnal Dxr de données. Le diagramme des temps de la figure 12 illustre le fonc- tionnement du dispositif de changement de phase selon l'inven- tion de la figure 10 Initialement c'est le circuit 172 qui est le seul à ne pas être bloqué Les signaux ABC donnent le code de l'état 001 alors que a, b, c sont à l'état 101 Une valida- tion VAL intervient produisant EEN qui doit encadrer un pla- teau à 1 des horloges He à He 8 issues du circuit 161 en utili- sant le réglage prévu dans le circuit 177 Les signaux a,b,c sont alors modifiés conformément à A B C provoquant le blocage du circuit 172 de déphasage pendant que l'horloge H est dans le même état que l'ancien état a, b, c Des flèches indiquent sur le diagramme de la figure 12 comment les instants correspon- dant aux divers fronts de l'horloge et à la commutation de a, se propagent vers Hs 7 et Hs 8 La période allongée de hx est aussi représentée. Le fonctionnement de la mémoire tampon 175 est illustré au moyen de la figure 13 dans le cas d'un saut de phase de 1/8 l Oi Le retard apporté par la mémoire tampon 175 est à peu près au milieu de la plage possible, après le deuxième front montant du signal d'horloge H Xr Les fronts des signaux d'horloges Bo, B 1, B 2 et B 3 fournis par le compteur d'écriture 176 décomposent le signal D' x de données en huit signaux bo, b b 7 en écri- ture dans la mémoire tampon 175 Le compteur de lecture 182 fournit quant à lui des signaux B 4, B 5, B 6, B 7 permettant de lire les signaux b 0, b 1 b selon l'horloge Hxr ayant subi un glissement de phase de -j étalé sur quelques périodes Les sorties B 4, B 5, B 6, B 7 du compteur 182 de lecture ont subi un glissement de phase de -avec le signal xr d'horloge Le train d de données reconstitué par le multiplexeur 181 a aussi glissé et après relecture par le signal d'horloge Hxr au moyen du dispositif de calage 183, le train de données Dxr du canal de secours est identique au train D' mais a subi un retard de phase de En se référant à la figure 14 un exemple de réalisation est représenté Le circuit de distribution des horloges dési- gné 165 sur la figure 10 se compose essentiellement de six portes 60, 61, 62, 63, 64, 65 montées en séparateurs Le si- gnal Hx d'entrée arrive sur les portes 60 et 61 Les sorties directe et inverse de cette porte 61 fournissent des horloges au circuit compteur d'écriture 24 et de recalage 66 respecti- vement La sortie de la porte 60 est connectée à l'entrée de la porte 63 Le signal Hc obtenu après traversée des portes 63 et 65 présente un retard réglé par un condensateur 68 rac- cordé à la sortie de la porte 63 La sortie de la porte 60 fournit aussi un signal d'horloge aux portes 62 à 64 dont les sorties sont connectées aux circuits de retard du déphaseur variable 164 de la figure 9 Ce déphaseur variable 164 se compose de huit circuits de retard 166 à 173 selon la figure 10 recevant ainsi huit signaux d'horloge calés en phase He 1 à He 8. Le circuit logique 177 de la figure 10 se compose essen- tiellement de quatre bascules 84, 85, 86, 87 Le signal H c issu de la porte 65 est relié aux entrées CC d'horloge commune de ces quatre bascules Sur l'entrée D de la bascule 85 arrive un signal VAL de validation fourni par le dispositif de comman- de 15 qui sera explicité ultérieurement, sur sa sortie Q est disponible le signal EEN Ce signal EEN d'une part transmis au dispositif 15 de commande, d'autre part appliqué aux entrées validation horloge CE des bascules 84, 86, 87 Sur les en- trées D de ces trois bascules 84, 86, 87 arrivent les signaux A/B/C respectivement fournis par le même dispositif 15 de commande; ces trois bascules 84, 86, 87 fournissent res- pectivement sur leur sortie Q les signaux a, b, c et sur leur sortie Q les signaux a, b, c Ces trois dernières bascules assurent ainsi la synchronisation des signaux A, B, C sur l'horloge H c et donc sur Hx d'entrée Les différents circuits de déphasage 166 à 173 de la figure 10 reçoivent d'une part les signaux He 1 à He 8 respectivement, d'autre part les signaux de commandes a, b, c ou leur complément fournis par le dispositif 177. Ainsi le circuit 166 de la figure 10 se compose d'une porte OU émettrice 69 et d'une porte réceptrice 88 La porte émettrice 69 reçoit les signaux a, b, c de commande ainsi que Hel La porte réceptrice 88 fournit en sortie le signal Hs d'horloge La porte émettrice OU 70 recevant les signaux a, b, c forme avec la porte réceptrice 89 et la ligne à retard 77 séparant les portes 70 et 89 le circuit dé"phaseur 167 de la figure 10 La ligne à retard 77 assure un retard de 8 iu au signal Hs 2 par rapport au signal Hsl Il en est de même pour le déphaseur 168 de la figure 10, constitué des portes OU 71, du circuit de retard 78 et de la porte 90 fournissant Hs La porte OU 71 reçoit les signaux a, b, c tandis que la ligne de retard 78 retarde de 2 iu et que la porte 90 fournit le signal Hs 3 Pour le circuit 169, les signaux a, b, c et le signal d'horloge He 4 sont reçus par la porte OU 72 puis retar- dés par la ligne de retard 79 de 3-u puis appliqués à l'entrée de la porte 91 qui fournit le signal Hs 4 en sortie. De la même façon le circuit 170 se compose de la porte 17 2505582 OU 73, de la ligne à retard 80 appliquant un retard égal à 4 iu et de la porte 92 qui fournit le signal Hs 5 en sortie Ensuite le circuit 171 se compose de la porte OU 74, de la ligne à retard 81 appliquant le retard égal à 5 iu et de la porte 93 qui fournit le signal Hs 6 en sortie. Puis le circuit 172 se compose de la porte OU 75, de la ligne à retard 82 appliquant le retard égal à 6 iu et de la porte 94 qui fournit le signal Hs 7 en sortie. Enfin le circuit 173 se compose de la porte OU 76, de la ligne à retard 83 appliquant le retard égal à 7 iu et de la porte 95 qui fournit le signal Hs 8 en sortie. Le circuit d'aiguillage 178 de la figure 10 se compose essentiellement de deux portes OU 96 et 97 et d'un séparateur 98 La porte 96 reçoit les signaux Hs à Hs 4 tandis que la porte 97 reçoit les signaux Hs 5 à Hs Les sorties de ces deux portes 96 et 97 sont connectées en "OU c&blé" qui est relié à l'entrée d'une porte séparatrice 98 dont la sortie fournit le signal hx Ce signal hx est appliqué à l'entrée du filtre 179. Le circuit de mise en forme 180 de la figure 10, raccordé à la sortie du filtre 179, se compose essentiellement de deux compa- rateurs 20 et 21 montés en cascade suivis de deux portes sépa- ratrices 22 et 23 La sortie inverse de la porte 23 fournit le signal Hxr de sortie. Le compteur d'écriture 176 de la figure 10 se compose de quatre bascules 24, 25, 26, 27 montées en compteur Johnson par 8 et de la porte OU 28 dont la sortie est connectée en "OU câblé" avec la sortie Q de la bascule 27 permettent d'éviter le cycle interdit du compteur. Sur les sorties Q et Q de ces quatre bascules 24, 25, 26, 27, les signaux Bo, Bo, B 1, B 1, B 2, B 2, B 3 et B 3 sont dispo- nibles respectivement; ils servent d'horloge aux bascules formant la mémoire tampon 175 de la figure 10 De plus les signaux Bo O Bl et B 2 sont connectés aux entrées de la porte OU 28 La sortie inverse de cette porte 28 est appliquée à l'entrée D de la bascule 24. Le circuit 174 de recalage de la figure 10 est formé d'une bascule 66 de type D dont l'horloge est issue de la sortie inverse de la porte 61 et dont l'entrée D reçoit le signal Dx de données. Le circuit de mémoire tampon 175 de la figure 10 comprend huit bascules 29 à 36 La sortie Q de la bascule 66 est reliée aux entrées D des quatre bascules 29 à 32 qui reçoivent res- pectivement pour horloge les signaux B à B 3 provenant des sorties Q des bascules 24 à 27 Sur les sorties Q des bascu- les 29 à 32 on obtient les signaux b à b 3 déjà illustrés sur la figure 13 Pour diminuer la charge de la sortie Q de la bascule 66, sa sortie Q est connectée aux entrées D des bas- cules 33 à 36 qui reçoivent pour horloges les signaux B à B 3 provenant des sorties Q des bascules 24 à 27 Sur les sor- ties U des bascules 33 à 36 les signaux b 4 à b 7, sont disponi- bles Le circuit de multiplexage 181 de la figure 10 comprend dix portes "OU" 37 à 46 Une entrée de chaque porte 37 à 44 reçoit les signaux b à b 7 et est reliée à l'entrée Q des bas- cules 29 à 32 ou Q des bascules 33 à 36 Deux autres entrées de chaque porte sont reliées au compteur de lecture repéré 182 sur la figure 10 Ce compteur de lecture 182 est formé de quatre bascules 48 à 51 montées en compteur Johnson par huit également et d'une porte "OU" 52 dont la sortie est connectée en OU câblé avec la sortie Q de la bascule 51 afin d'éviter le cycle interdit du compteur Sur les sorties Q et Q des quatre bascules 48 à 51 sont disponibles les signaux B 4, B 4, B 5, B 5, B 6, B 6, B 7, B 7 respectivement Les quatre bascules 48 à 51 reçoivent sur leur entrée horloge le signal disponible à la sortie directe de la porte 22 De plus les signaux B 4, B 5 et B 6 sont appliqués aux entrées de la porte 52. Ainsi la porte 37 reçoit les signaux B 4 et B 5, la porte 38 les signaux B 5 et B 6, la porte 39 les signaux B 6 et B 7, la porte 40 les signaux B 7 et B 4 Les sorties inverses de ces quatre portes 37 à 40 sont connectées aux quatre entrées de la porte "OU" 45. La porte 41 reçoit les signaux B 4 et B 5, la porte 42 les signaux B 5 et B 6, la porte 43 les signaux B 6 et B 7, la porte 44 les signaux B 7 et B 4 Les sorties inverses de ces quatre por- tes 41 à 44 sont connectées à l'entrée d'une porte "OU" 46. Les sorties des portes 45 et 47 sont reliées en "OU câblé" à l'entrée D d'une bascule 47 du type D dont l'entrée horloge reçoit le signal Hxr d'horloge Sur la sortie Q de cette bas- cule 47 est disponible un signal D de données retardées xr synchrone du signal d'horloge H Xr. En reprenant les figures 9 et 10 le dispositif 15 de 19 2505582 commande de déphasage reçoit un signal PAP de demande de chan- gement de phase et fournit au dispositif 16 des signaux VAL et A/B/C de commande ainsi quele signal EEN Ce dispositif 15 illustré par la figure 15 se compose essentiellement d'un cir- cuit 150 de mémorisation qui fournit un signal VAL sur le front de montée de PAP et qui est initialisé par le signal EEN fourni par le dispositif 16 Le comparateur 151 de phase compare la phase de deux signaux HCE et HCL respectivement d'écriture et de lecture, déjà appliqués respectivement aux compteurs 176 et 182 de la figure 10 Le comparateur 151 four- nit en sortie une tension V telle que V soit à des valeurs extrêmes quand le décalage entre les deux compteurs 176 et 182 ne permet plus de faire une lecture correcte ou que l'on atteint les limites de la plage de variation désirée. Le circuit 152 est un amplificateur qui amplifie et décale la tension V à une valeur "V écart" compatible avec les ten- sions requises pour un affichage Ce signal "V écart" est appliqué à l'entrée d'un dispositif 17 d'affichage du retard. Cet affichage par application du signal V écart permet un contrôle et un réglage faciles de l'égalisation du canal i sans interrompre la liaison Cette égalisation permet, dans des conditions normales de propagation, d'effectuer la commutation au milieu de la plage variable du canal secours, le signe de la variation du déphasage entre les canaux étant inconnu Le dis- positif 17 affiche avantageusement selon l'invention la valeur m du déphasage miu Un dispositif 153 à seuil reçoit également la tension V fournie par le comparateur 151 et indique en sortie quand V atteint les zones correspondant aux positions relatives in- correctes des deux compteurs Ce comparateur 153 fournit en sortie deux signaux BUT A et BUT B qui sont deux butées A et B limitant le balayage de déphasage Les butées A et B laissent passer le signal PAP soit par le dispositif 154, soit par le dispositif 155 Le dispositif 154 reçoit donc outre le signal PAP, le signal BUT A et fournit en sortie un signal RET qui commandera un retard du déphasage Au contraire le dispositif reçoit outre le signal PAP un signal AV qui commandera une avance au déphasage Le passage de RET'à AV se fait par passage aux butées Ces deux signaux RET et AV, appliqués à l'entrée d'un compteur 156 servent d'horloges de montée ou de descente 2505582 pour ce compteur 156 qui fournit en sortie un signal A/B/C dont le code a déjà été décrit au moyen de la figure ll C'-est le front arrière du signal PAP qui est actif au niveau des compteurs 154 et 155, préparant ainsi le changement de retard suivant. Ainsi la suite discrète des retards variables miu 1 A m p-1), m étant un nombre entier naturel, peut être parcourue dans un sens puis dans l'autre Les butées A et B changent le sens de balayage aux extrémités de la plage de variation. Cette plage de N bits présentant un pas de lu peut être représentêésur l'affichage du dispositif 17 d'affichage au moyen de diodes Le retard exact est lu instantanément grâce au signal "V écart". La figure 16 représente une application préférée de l'in- vention du retard par saut à la commutation de trains numéri- ques transmis par faisceaux hertziens Si Dir + Hir est un train numérique acheminé par canal normal souhaite être rem- placé par le canal de secours Dx + Hx à la suite d'un ordre Tri transmis par la voie d'ordre, il est tout d'abord appliqué à l'entrée d'un dispositif 19 d'égalisation qui fournit en sortie un train D' ir + Hl ir Le dispositif 18 reçoit le train D' + H', teste le déphasage de ce train par rapport au ir ir' train du canal x de secours et fournit un signal PAP de de- mande de décalage de phase à l'entrée du dispositif 13 de déphasage Ce dispositif 13 fournit en sortie un train numé- rique Dxr Hxr déphasé par rapport à sa position d'origine Le dispositif 18 déjà illustré sur la figure 8 se compose essen- tiellement du dispositif 10 corrélateur des données D'ir et Dxr fournissant un signal ABSCORR à l'entrée du dispositif 12 logique, du discriminateur 11 de phase fournissant un signal 00, ledit dispositif 12 générant un signal PAP de demande de changement de phase ou un signal N de demande de commutation. Lorsque le dispositif 18 de test a considéré comme correct le test des trains numériques, il fournit un signal N d'ordre de commutation à l'entrée d'un dispositif 14 de commutation. Ce dispositif 14 de commutateur synchrone a fait l'objet de la demande de brevet 79 18 479 Il reçoit les signaux D' ir + H' iraprès l'égalisation du canal i, ainsi que les si- gnaux Dxr + Hxr du canal secours et effectue une commutation 21 2505582 synchrone des trains pour fournir en sortie un train D + Hi sans ajouter ni retrancher de transition juste au moment de la commutation, et ce au rythme de son signal Hi propre. En effet le commutateur 14 précité reçoit les deux si- gnaux D' ir et Dxr synchrones La différence de phase entre le signal Hi x H ir ou Hxr aiguillé est réglée de sorte que la commutation des horloges ait lieu quand Hir et Hxr sont toutes deux à zéro, compte tenu de l'écart maximum iu de période possible. Un tel dispositif 13 de changement de phase peut ainsi être disposé dans la porte réception du cànal secours et être utilisable lors de la commutation des N canaux pour lesquels ce canal x supplémentaire sert de secours La présente inven- tion permet ainsi de réaliser une simplification des équipe- ments, une économie de réalisation et de consommation En outre l'utilisation d'un seul dispositif de retard variable placé sur le canal de secours évite les problèmes de conver- gence liés à l'utilisation d'un dispositif de retard ne pou- vant pas fonctionner sur un canal en service. En outre la structure du dispositif 13 de déphasage va- riable de trains numériques permet d'augmenter la plage de rattrapage automatique en augmentant seulement la capacité de la mémoire tampon 175 de la figure 10 sans modifier les autres éléments du système de commutation selon l'invention. Le dispositif de déphasage variable selon l'invention est suffisamment rapide pour effectuer la commutation d'un canal hertzien i dégradé par un évanouissement en un temps de l'or- dre de la milliseconde, donc tel que la commutation ait lieu avant que la qualité ait atteint un niveau inacceptable même pour les évanouissements les plus rapides. En outre le dispositif de déphasage variable selon l'in- vention garde en mémoire dans le dispositif 17 d'affichage la différence de temps de propagation ( At = p) entre le canal/ secouru et le canal de secours après chaque commutation et après chaque retour au canal normal tant qu'un autre canal normal ne prend pas le secours Une telle propriété permet un affichage aisé de la différence des temps de propagation même en service, sans utilisation de matériel de mesure encombrant et coûteux (générateurs, oscilloscopes) eci assure la surveillance permanente de l'équilibrage des temps 22 2505582 de propagation des canaux hertziens et leur équilibrage éven- tuel sans coupure du trafic. REVENDICATIONS 1 Système de mise en phase de deux trains numériques, lesdits trains étant formés de signaux de données identiques et de signaux d'horloge de même fréquence, caractérisé par le fait qu'un dispositif de test des données compare la oe Incidence des bits par paquets de kbits contenus dans lesdits signaux de données et émet un signal No Co s'il y a au moins une non-coincidence dans un paquet, ledit dispositif de test générant un signal de changement de phase. 2 Système selon la revendication 1 caractérisé par le fait que la longueur d'un paquet est inversement proportion- nelle à la richesse minimale en transitions et à la réparti- tion temporelle desdits signaux de données. 3 Système selon la revendication 1 caractérisé par le fait que le dispositif de test émet un signal ABSCORR de mauvaise relation de phase dès qu'il y a eu q non colncidenoes, le nombre q étant choisi de façon appropriée avec le signal de données traité. 4 Système selon l'une des revendications 1 et 3 carac- térisé par le fait que si le dispositif de test n'a pas fourni d'impulsion de non coïncidence pendant un temps t 1 prédéter- miné,un discriminateur de phase fournit un signal ABSPHA re- présentatif de la (non) concordance de phase desdites horloges. Système selon la revendication 4 caractérisé par le fait que le temps t 1 est long lorsque ledit signal de données est pauvre en transitions et court dans le cas contraire. 6 Système selon l'une des revendications 1 à 5 carac- térisé par le fait qu'un signal PAP de demande de changement de phase est généré soit par l'apparition d'un signal ABSCORR soit par celle d'un signal ABSPHA. 7 Système de commutation pour transmettre un seul de deux trains numériques à la suite d'un signal d'ordre de commutation Tri, les trains numériques contenant des signaux de données identiques, des signaux d'horloge de même fréquence, ledit dispositif comprenant un circuit d'aiguillage pour les signaux de données, un circuit d'aiguillage pour les signaux d'horloge, un circuit de commande autorisant la commutation uniquement quand les deux signaux d'horloge sont dans le même état logique, système caractérisé par le fait qu'on prépare lesdits trains numériques avant la commutation, d'une part par 24 2505582 un test desdits signaux de données par une comparaison de la coïncidence desdites données paquet par paquet, un paquet re- présentant un groupe de k bits, k étant choisi de longueur appropriée, une non coïncidence au moins par paquet donnant naissance à un signal PAP de demande de changement de phase desdites horloges des deux trains numériques. 8 Système de commutation selon la revendication 7 ca- ractérisé par le fai O 'si pendant le temps t 1 prédéterminé ledit test de non coïncidence n'a pas fourni d'impulsion de non coïncidence, un test des phases des horloges desdits trains fournit un signal ABSPHA de mauvaise relation de phase donnant naissance à un signal PAP de demande de changement de phase. 9 Système de commutation selon la revendication 8 caractérisé par le fait qu'un dispositif de changement de phase fait varier la phase du train numérique dit de secours suite à la réception de chaque signal PAP. Système de commutation selon la revendication 9 caractérisé par le fait qu'un dispositif de changement de phase fait varier la phase du train numérique dit de secours de façon discontinue. Il Système de commutation selon la revendication il caractérisé par le fait que la variation de la phase dudit train numérique de secours change par saut de pas égal à 1 iu, P étant un nombre entier prédéterminé à la suite de la dema Rde de chaque signal PAP. 12 Système de commutation selon la revendication 10 caractérisé par le fait que la suite discrète des phases va- riables est parcourue dans un sens d'avance, puis dans un sens de retard, ladite plage correspondant à N bits.