FR 2493022 A1 19820430 FR 8120033 A 19811026 La présente invention concerne une cellule programmable perfectionnée destinée à être utilisée dans des réseaux électroniques programmables tels que des dispositifs PROM, des réseaux logiques, des réseaux à portes et des réseaux d'interconnexion de pastilles ou puces. En particulier, chaque cellule comprend une région de mémoire réalisée en un matériau à changement de phase qui, à partir d'un état fortement non conducteur, peut être amenée à un état forte- ment conducteur et ne peut être ramené à son état initial. La présente invention concerne la mise en mémoire d'informa- tions au moyen de dispositifs à commutation par changement de phase qui ont été inventés en premier lieu par Stanford R. Ovshinsky, et décrits par exemple par le brevet US n0 3.271.591. Jusqu'ici, on a proposé divers systèmes de mémoires divisés en plusieurs types. L'un d'eux est constitué par un type dit série o l'information dans le système de mémoire est obtenue en série et o le temps de lecture destiné à la lecture d'un élément binaire ou bit d'information particulier dans la mémoire dépend de la région o il est situé dans la mémoire. Il en résulte des durées de lecture importantes pour obtenir l'information de la mémoire. Ces types de systèmes de mémoires comprennent des dispositifs de mémoire à bande magnétique ou à disque magnétique, y compris le disque dit "mou" et les dispositifs magnétiques à "mémoire à bulles". Un autre type de système de mémoire est constitué par le système de mémoire vive ou à accès direct (RAM) o le temps de lecture de chaque bit est sensiblement le même que pour tout autre bit. Alors que l'information en mémoire dans des dispositifs de mémoire à "bulles" permet de réduire la dimension et le coût des systèmes de mémoire et d'obtenir de fortes densités d'intégration des informations, c'est-à-dire une faible distance de centre à centre entre régions de mémoire adjacentes o les bits d'information sont mis en mémoire, de tels systèmes à "bulles" sont limités à une lecture en série de l'information et ne permettent pas d'obtenir une lecture rapide et à accès direct de l'information en mémoire. Donc, jusqu'ici, la mise en mémoire de données à court terme a été réalisée au moyen de dispositifs à mémoires RAM comprenant des transistors ou des condensateurs aux points de croisement des conducteurs d'axes X et Y. Un tel dispositif de mémoire peut être amené à l'un de deux états opérationnels. Ces dispositifs de mémoire permettent d'obtenir une densité d'intégration assez élevée, c'est-à-dire une faible distance de centre à centre entre emplacements de mémoire. L'inconvé- nient majeur vient de ce que ces dispositifs sont "volatiles" ou non permanents du fait qu'ils doivent toujours être sous tension si l'on veut qu'ils conservent leurs données en mémoire. Il est souvent fait référence à ces dispositifs de mise en mémoire à court terme par l'expression de systèmes de mémoire à lecture et écriture rapide non permanents. Un système de mémoire à lecture rapide est un dispositif de mémoire à mémoire morte (ROM) utilisant des transistors et des redresseurs formés dans des substrats semiconducteurs comprenant des points de contact ouverts en permanence ou des points de contact fermés en permanence en vue du stocka- ge de bits d'information. Un tel système ROM est programmé au cours de sa fabrication et il a une courte durée de lecture et une densité d'intégration relativement élevée de même qu'il est non volatile ou permanent. Cependant, l'incon- vénient évident d'un tel système ROM est que la donnée en mémoire ne peut pas être modifiée dans le champ. En consé- quence, les dispositifs ROM sont fabriqués sur demande en vue d'applications impliquant la mise en mémoire de program- mes de fonctionnement de base d'un processeur de données ou de toute autre information qui n'est pas modifiée par l'uti- lisateur. Un autre système de mémoire utilisé est une mémoire morte programmable (PROM) qui peut être programmée une fois par l'utilisateur et rester dans cet état. Une fois program- mée, un système PROM fonctionne de façon identique à un système ROM de même configuration. Le système PROM le plus couramment utilisé incorpore des liaisons fusibles disposées à chaque point de croisement d'une matrice de conducteurs d'axes X et Y. On obtient la mise en mémoire de l'information (logique un ou logique zéro) en faisant fondre les liaisons fusibles selon un motif donné et prédéterminé. Ces liaisons fusibles s'étendent latéralement sur un substrat au lieu de verticalement entre des conducteurs se croisant, et il en résulte que ces liai- sons fusibles ont nécessairement besoin de beaucoup d'espace. La surface d'une cellule ou d'une région de mémoire typique utilisant une liaison fusible est comprise entre environ 0,065 mm2 et 0,103 mm2. Le courant nécessaire pour faire fondre la liaison fusible en vue de la programmation est très élevé en raison de la nécessité de faire fondre complètement la liaison fusible et en raison de la conductivité inhérente et élevée du matériau de la liaison fusible. Des courants typiques sont de 50 milliampères et la puissance nécessaire est d'approximativement 250 à 400 milliwatts. Donc, la liaison fusible qui constitue une partie étroite d'un conducteur déposé sur un substrat doit avoir une dimension précise pour qu'on soit assuré de sa fusion complète et programmable. A cet égard, les techniques de photolithographie et de décapage que l'on utilise pour fabriquer une telle liaison fusible exigent que cette liaison fusible soit réalisée selon des tolérances très critiques en largeur, longueur et épaisseur. Un autre problème majeur concernant les dispositifs PROM du type à liaisons fusibles est que le faible interstice qui se forme lorsque le fusible est fondu peut se trouver bouché par accumulation de matériau conducteur qui reste adjacent à l'interstice par diffusion ou autre. On a également utilisé la technologie des liaisons fusibles dans le domaine des réseaux logiques programmables, des réseaux à portes et des réseaux d'interconnexion de pastilles. Ces réseaux sont utilisés pour offrir des options à l'utilisateur du circuit intégré entre le volume élevé classique, les réseaux logiques bon marché et les circuits intégrés réalisés sur demande et à la main et qui sont très coûteux. Ces réseaux permettent à un utilisateur de program- mer un réseau bon marché en vue des utilisations spécifiques de cet utilisateur pour une somme sensiblement réduite par rapport au prix d'un circuit réalisé sur demande. Un type d'élément de commutation PROM est illustré dans le brevet US n' 4.146.902 au nom de Tanimoto. Ce brevet représente une résistance polycristalline au silicium. La résistance polycristalline est formée au moyen d'un procédé de dépôt de vapeur chimique à haute température (DVC), soit d'environ 7000C. Plusieurs inconvénients sont liés à ce procédé et aux résistances que l'on obtient grâce à lui. Tout d'abord, si on utilise une diode de siliciure de platine, le traitement de la résistance à 7001C détruit éventuelle- ment ou en tout cas endommage sérieusement la diode de platine. En second lieu et du fait de sa nature même, une structure polycristalline contient de nombreuses limites variées entre les grains et autres défauts. Il en résulte une vaste répartition des niveaux de commutation du fait que chaque résistance a des limites entre grains et des défauts différents et de ce fait des caractéristiques de commutation différentes. En troisième lieu, la structure au polysilicium est de façon inhérente plus conductrice qu'un alliage amor- phe et elle est donc trop conductrice pour être utilisée avec des dispositifs MOS qui ne peuvent supporter des niveaux de courant élevés; La plus forte conductivité de la résistan- ce polycristalline a également pour résultat une gamme plus étroite de dopage et de ce fait de résistivité, de sorte que les paramètres de commutation de la résistance ne sont pas aussi souples que désiré. On a également proposé un dispositif EEPROM (mémoire morte programmable et effaçable électriquement), constitué par une région ou une cellule de mémoire disposée verticale- ment dans un circuit de mémoire et couplée verticalement au niveau et entre un conducteur supérieur d'axe Y et un conduc- teur inférieur d'axe X dans une matrice de mémoire. Un tel système EEPROM permet d'obtenir une densité d'intégration relativement élevée. Des exemples de ces dispositifs EEPROM sont décrits dans les brevets US no 3. 699.543 et n0 4.177.475. Ces brevets décrivent des dispositifs EEPROM comprenant une matrice de conducteurs d'axes X et Y o un circuit de mémoire qui comprend une région de mémoire et un dispositif isolant est disposé à chaque point de croisement et s'étend de façon générale perpendiculairement aux conducteurs se croisant, permettant d'obtenir de ce fait une densité d'in- tégration relativement élevée. La région de mémoire utilisée dans de tels dispositifs EEPROM a été constituée de façon typique par un matériau de chalcogénure à base de tellure et pius spécifiquement par un matériau amorphe tel que du germaniusn et du tellure amorphes. D'autres matériaux comportant des régions de mémoire plutôt fortement réversibles comprennent un Ge aTeb o "a" est compris entre 5 et 70 pour cent atomiques et "b" entre 30 et pour cent atomiques. Certains de ces matériaux comprennent également d'autres éléments selon des pourcentages variant entre O et 40 pour cent atomiques, tels que de l'antimoine, du bismuth, de l'arsenic, du soufre et/ou du sélénium. Les matériaux amorphes du type décrit ci-dessus présen- tent une bonne réversibilité et une stabilité thermique suffisante pour qu'ils ne puissent se détériorer dans les conditions de température habituelles auxquelles ils sont utilisés. L'état cristallin est ramené à son état initial amorphe par un courant de remise à zéro élevé. Un matériau préféré pour constituer un dispositif EEPROM présente (a) une bonne réversibilité pouvant atteindre 106 cycles ou plus, champ. Ce procédé à diffusion détermine une diffusion laté- raie du matériau dopé dans le matériau du substrat ce qui fait que les densités d'intégration de la cellule de ce système de mémoire antérieur ont été limitées par le degré de diffusion latérale des matériaux dopants et par la marge d'erreur déterminée par l'alignement du masque. Jusqu'ici, on a proposé et décrit dans le brevet US n 3,629.863 dont il a été fait rëférence ci-dessus un disposi- tif EEPROM constitué entièrement par un film mince. Le circuit de mémoire constitué entièrement par un film et décrit dans le brevet US n 3. 629:863 utilise des dispositifs i5 isolants du type à seuil bidirectionnel à film déposé. Dans ce cas, les dispositifs utilisent pour chaque dispositif isolant un dispositif isolant unidirectionnel tel qu'un redresseur ou un transistor qui détermine l'isolation au moyen d'une jonction p-n à forte impedance dans une direction du passage du-courant, ce qui permet d'obtenir une résistance à l'état ouvert très élevée. On a proposé de former une Jonction p-n par dépôt sous vide d'un film semiconducteur amorphe de type n ou p sur un substrat d'une pastille de silicium dopé en sens opposé. A cet égard référence est faite au brevet US n 4.062.034 qui décrit un tel transistor à film mince à jonction p-n. Il n'a pas été proposé d'utiliser ce film semiconducteur amorphe déposé sous forme d'un film mince pour former un dispositif isolant dans un circuit de mémoire comprenant également une région de mémoire dans un réseau programmable. De même, il a été proposé jusqu'ici d'utiliser des matériaux à base de silicium et de fluor dans une cellule solaire qui est essentiellement un redresseur photosensible. Sous ce rapport, référence est faite au brevet US n0 4.217.374 et au brevet US nO 4.226.898. En conséquence, un premier objet de l'invention est de proposer une cellule programmable perfectionnée comprenant un corps de cellule amorphe, caractérisée en ce que ce corps comprend au moins une partie comportant à l'intérieur un alliage de silicium amorphe dopé qui peut être amené à un état mais ne peut être ramené à son état initial, ladite partie d'alliage présentant un état fortement non conducteur pouvant être amenée à un état fortement conducteur. Un second objet de l'invention est de proposer un réseau électronique programmable comprenant plusieurs corps de cellules amorphes, caractérisé en ce que chacun desdits corps comprend au moins une partie comportant à l'intérieur un alliage de silicium amorphe dopé qui peut être amené à un état et ne peut être ramené à son état initial, cette partie d'alliage présentant un état fortement non conducteur pou- vant être amené à un état fortement conducteur. Les inconvénients de la technique antérieure sont surmon- tés selon la présente invention au moyen d'une cellule ou d'un antifusible programmable présentant un état fortement non conducteur et non volatile pouvant être amené à un état fortement conducteur et non volatile mais ne pas être ramené à son état initial. Les cellules peuvent être utilisées pour remplacer les liaisons fusibles de réseaux programmables tels que des dispositifs PROM, des réseaux logiques, des réseaux à portes et des réseaux d'interconnexion de pastilles pour augmenter la fiabilité de la programmation et la densi- té d'intégration, tout en réduisant sensiblement le coût d'ensemble des réseaux. Les cellules ont une résistance à l'état non conducteur ou à l'état ouvert comprise entre 10.000 et 1.000.000 d'ohms ou plus. Les cellules peuvent être amenées à leur état conducteur par une tension de seuil de 8 à 20 volts ou moins, un courant de programmation d'environ 10 à 25 milli- ampères pour des utilisations bipolaires et une durée de programmation d'l à 100 microsecondes ou moins. En ce qui concerne les dispositifs MOS, on peut utiliser le courant de dopage et de ce fait le courant de programmation des dispo- sitifs pour obtenir un changement compris entre 10 microam- pères et 1.000 microampères. Les cellules présentent une tolérance de température de traitement maximale admissible comprise entre 4000C et 5000C ou plus. Les cellules sont conçues pour une température de traite- ment élevée, une fiabilité de fabrication et de fonctionne- ment et une facilité de fabrication y compris la possibilité d'effectuer des essais. L'amélioration de ces caractéris- tiques souhaitables par rapport aux matériaux à base de chalcogénure de type EEPROM est obtenue en éliminant la réversibilité dans les cellules. Par contraste avec la réversibilité de 106 cycles des dispositifs EEPROM non dopés et des cellules dont la réversibilité est en général de 10 à 100 cycles ou moins, les cellules perfectionnées de la présente invention ne peuvent être remises à leur état initial dans un environnement de fonctionnement normal. Les cellules sont formées à partir d'alliages de silicium et d'hydrogène dopé qui peuvent comprendre du fluor et incorporer certaines impuretés telles que de l'oxygène ou du carbone. Les cellules sont dopées au moyen de dopants classi- ques tels que du phosphore ou du bore de manière à contenir environ 0,1 à 5% de dopant. Les cellules peuvent être dépo- sées par pulvérisation, dépôt de vapeur chimique (DVC) à basse température, évapolration (par exemple par épitaxie par faisceaux d'électrons) ou par des techniques de dépôt de plasma. On peut faire référence aux brevets US sus-mentionnés n0 4.217.374 et n 4.226.898 en ce qui concerne ces techni- ques de dépôt. Chaque cellule ou anti-fusible est déposée selon un réseau comprenant un dispositif isolant et un circuit d'adres- sage associé. Les dispositifs isolants et le circuit d'adres- sage peuvent être bipolaires ou des dispositifs MOS, ou des diodes et des transistors à film mince à configurations MOS ou V-MOS, ou des combinaisons de ceux-ci. Les cellules ont une surface inférieure à 0,065 mm2 ce qui permet d'obtenir une forte densité d'intégration des cellules dans les réseaux. On décrira maintenant le mode de réalisation préféré de l'invention à titre d'exemple et avec référence aux dessins ci-annexés. La figure 1 est une vue en plan fragmentaire du substrat d'une pastille de silicium vue du côté du film déposé, appartenant à un réseau programmable tel qu'une matrice de mémoire d'un dispositif PROM du type à fusibles de la technique antérieure. La figure 2 est une vue en coupe d'un circuit et d'un fusible de mémoire du dispositif PROM représenté à la figure 1 et selon la ligne 2-2 de la figure 1. La figure 3 est un diagramme de circuit schématique d'une partie du dispositif PROM de la figure 1. La figure 4 est une vue en plan fragmentaire d'un réseau programmable vu du côté du film déposé, tel que d'un disposi- tif PROM réalisé selon les enseignements de la présente invention et déDosé sur un substrat d'une pastille de sili- cium et comprenant plusieurs circuits de mémoire, chacun incorporant une cellule ou une région de mémoire anti- fusible en série avec une diode à-barrière de Schottky isolante formée dans le substrat. La figure 5 est une vue en coupe d'une cellule ou d'une région de mémoire d'un dispositif isolant d'un circuit de mémoire représenté à la figure 4 et selon la ligne 5-5 de la figure 4. La figure 6 est un diagramme de circuit schématique d'une partie du dispositif PROM représenté à la figure 4. La figure 7 est une vue en plan fragmentaire du substrat d'une pastille de silicium vue du côté du film déposé et appartenant à un réseau programmable constitué selon les enseignements de la présente invention, le réseau comportant plusieurs circuits de mémoire comprenant chacun une cellule ou une région de mémoire anti-fusible en série avec un dispositif isolant du type à transistor à effet de champ formé dans le substrat. La figure 8 est une vue en coupe d'un circuit de mémoire du réseau représenté à la figure 7 et selon la ligne 8-8 de la figure 7. La figure 9 est un diagramme d'un circuit schématique d'une partie du réseau représenté à la figure 7 et représen- te un circuit de mémoire du dispositif PROM. La figure 10 est une vue en plan fragmentaire du subs- trat vu du côté du film déposé d'un réseau comportant plu- sieurs circuits de réseau comprenant chacun une cellule ou une région de mémoire et un dispositif isolant qui sont formés au moyen de techniques de dépôt de film mince selon les enseignements de la présente invention, La figure Il est une vue en coupe du réseau représenté à la figure 10 et selon la ligne 11-11 de la figure 10L La figure 12 est un diagramme d'un circuit schématique des circuits de réseau représentés aux figures 10 et 11. La figure 13 est une vue en coupe d'une cellule de réseau déposée dans son ensemble sous forme d'un film mince 0 et comportant un circuit comprenant une cellule et un dispo- sitif isolant à transistor à effet de champ en film mince constitué selon les enseignements de la présente invention. La figure 14 est un diagramme d'un circuit schématique de Plusieurs circuits représentés à la figure 13. La figure 15 est une vue en plan d'un substrat ou d'une partie de celuici sur un côté duquel sont déposés des circuits de réseau, tels que des circuits de mémoire qui sont tous déposés sous forme uniquement d'un film mince, des régions de mémoire et des dispositifs isolants, ainsi que le circuit d'adressage, formé au moyen de techniques de dépôt de film mince. La figure 16 est une vue en plan d'une pastille de silicium ou d'une partie de celle-ci o les circuits du réseau sont des régions de mémoire et des dispositifs iso- lants déposés en entier ou partiellemient sous forme de films minces, ainsi que le circuit d'adressage formé sur la pastille par des régions dopées et diffusées dans le subs- trat de la pastille de silicium. Si on se réfère maintenant plus en détail aux dessins, les figures 1 et 2 représentent une partie d'un réseau programmable de la technique antérieure tel qu'un dispositif PROM 10 comprenant une matrice de mémoire X-Y comportant des conducteurs en aluminium 12 d'axe X et des conducteurs de silicium dopé ni 14 d'axe Y. Comme représenté, les conduc- teurs 14 d'axe Y en silicium dopé n sont. séparés des con- ducteurs adjacents 14 d'axe Y par des canaux 16. Le conduc- teur en aluminium 12 d'axe X a de courtes pattes 18 s'éten- dant dans la direction Y pour établir un contact avec un côté de la liaison fusible métallique 20. Comme représenté à la-figure 2, la liaison fusible 20 est déposée sur une couche 22 d'oxyde de silicium qui est de son côté déposée ou obtenue par croissance sur une couche 23 d'un matériau épitaxial de type n-dans lequel est formé le canal d'isolation 16. La couche 23 est formée sur un substrat de silicium 24 de type p et le conducteur 14 d'axe Y et de dopage n est formé entre eux. Comme on le voit plus clairement à la figure 1, chaque liaison fusible 20 s'étend latéralement et comprend une partie de largeur réduite 26 dont les dimensions doivent être critiques (en épaisseur et en largeur) si on désire obtenir une liaison fusible pouvant être fondue au moyen d'une quantité prédéterminée de courant. L'autre côté de la liaison fusible 20 sur la couche 22 de SiO2 comprend un conducteur d'aluminium 28 déposé sur elle. La couche de SiO2 est d'abord découpée de manière qu'une diode à barrière de Schottky en aluminium et silicium puisse être formée sur une surface exposée de la couche 24 du substrat de silicium. Le conducteur d'aluminium 28 est alors déposé sur la couche de silicium 22 et sur la diode à barrière de Schottky 30 en aluminium/silicium de manière à former un parcours conduc- teur allant d'un c8té de la liaison fusible 20 à la diode à barrière 30 qui est couplée électriquement au conducteur 14 d'axe Y et à dopage n. La liaison fusible 20 et la diode 30 forment un circuit de réseau 32 et dans le cas présent un circuit de mémoire. Chacun des substrats de silicium cristallin et des dispositifs formés sur eux est réalisé au moyen de traite- ments lithographiques classiques sauf indication contraire. Par exemple, à la figure 2, le substrat 24 de type p comprend un conducteur X ou une couche noyée 14 déposée sur lui par photolithographie de manière à exposer les régions désirées. La couche 14 qui est typiquement en arsenic ou en phosphore peut être diffusée par chaleur lors du traitement ou par implantation d'ions. La couche épitaxiale 23 de type n est alors obtenue par croissance sur le substrat 24 par dessus les conducteurs 14. Les canaux d'isolation 16 peuvent être des canaux de jonction ou d'oxyde. Lorsqu'il s'agit d'un canal de jonction, la couche 23 est masquée et le matériau de type p est déposé et diffusé dans la couche 23 jusqu'au substrat 24. Quand il s'agit d'un canal d'oxyde, les canaux sont masqués et partiellement décapés à l'intérieur de la couche 23, puis oxydés thermiquement pour obtenir la crois- sance des canaux jusqu'au substrat 24. En ce qui concerne d'autres dispositifs prévus dans le réseau, on diffuse alors une couche de base qui est typique- ment de type p à l'intérieur de la couche 23 entre les canaux 16 quand il s'agit d'une diode ou d'un transistor prévu par exemple pour le circuit d'adressage ou d'autres éléments programmables. On réalise ensuite une opération de diffusion de la résistance. Pour former un transistor, on réalise l'émetteur en effectuant un masquage d'une partie de la région de diffusion de base et en diffusant dans celle-ci un matériau qui est typiquement de type n. La couche d'oxyde 22 est alors déposée sur la totalité de la couche 23 y compris les régions de diffusion. Ensuite et après la photo- lithographie, on réalise une découpe de l'oxyde, pour obte- nir par exemple la diode 30, dans chaque partie de l'oxyde 23 o on désire établir un contact avec les diodes, les transistors, etc. Du platine, du palladium ou de l'aluminium est alors pulvérisé ou évaporé sur les régions d'oxyde et de silicium exposées qui sont ensuite traitées thermiquement par exemple à la température de 450'C pendant trente minutes. Ceci permet d'obtenir une diode de siliciure métal avec le silicium mais ne modifie pas le métal sur la couche d'oxyde 23. On utilise un décapant tel que de l'eau régale pour décaper le platine de la couche d'oxyde, mais les siliciures métaux ne sont pas affectés. Les liaisons fusibles 20 sont alors déposées selon un certain motif sur l'oxyde 23. Les liaisons fusibles de 200 Angstr5ms environ sont dimensionnées verticalement dans des limites critiques. Les conducteurs 12 et 28 sont ensuite déposés selon un certain motif sur l'oxyde 22, les liaisons fusibles 20 et les diodes 30. Une couche d'oxyde (non repré- sentée) est ensuite déposée sur l'ensemble du réseau, qui est alors décapée pour établir le contact avec les conduc- teurs (premier métal) si on le désire. Un second métal (non représenté) est ensuite déposé selon un certain motif sur l'oxyde et les ouvertures. Une autre couche d'oxyde est ensuite formée sur le second métal, cet oxyde est décapé jusqu'au second métal pour former de manière classique des tampons limites du réseau. Le diagramme de circuit schématique du dispositif de réseau 10 de la technique antérieure est représenté à la figure 3. De la description qui précède du réseau de la technique antérieure ou du dispositif PROM illustré aux figures 1, 2 et 3 et à l'examen des figures 1 et 2, il apparaît claire- ment que la disposition latérale de la liaison fusible 20, la nécessité d'avoir recours à des canaux d'isolation 16 et la disposition latérale de la diode à barrière de Schottky constituent des limites à la densité d'intégration des circuits de mémoire 32 (cellules de mémoire) formés parchaque liaison fusible 20 et chaque diode 30 disposées au niveau et s'étendant entre les conducteurs se croisant 12 et 14 d'axes X et Y à chaque point de croisement. Comme repré- senté, la distance de centre à centre entre circuits de mémoire adjacents 32 (cellules) est typiquement de 40 microns, quand on utilise une lithographie ayant une résolution de cinq microns. La densité d'intégration et de ce fait la dimension d'ensemble de la cellule est très importante car la partie occuppée par les cellules dans les réseaux est en relation exponentielle avec la surface des cellules. Une réduction des dimensions selon un facteur de deux se traduit en fait par une réduction de cont selon un facteur de cinq ou six. Si on se réfère maintenant aux figures 4 et 5, celles-ci représentent une partie d'un réseau programmable 50 qui peut être également un dispositif PROM, comportant plusieurs circuits de connexion ou de mémoire 52 constitués selon les enseignements de la présente invention sur un substrat de silicium 54 de type p. Comme représenté à la figure 5, chaque circuit 52 s'étend entre un conducteur 56 d'axe Y et de type n dans le substrat 54 et un conducteur métallique 58 d'axe X pouvant être réalisé en un métal approprié tel que de l'aluminium. En bref, le circuit 52 comprend une diode telle qu'une diode de Schottky 60 en siliciure de platine entre les canaux d'isolation 62 dans une couche épitaxiale de type n 64 formée sur la surface supérieure du substrat de silicium 54 de type p. Au-dessus de la couche épitaxiale 64 est prévue une couche d'un matériau isolant 66 qui peut être du dioxyde de silicium et qui peut être formée par des techni- ques de vapeur chimique, de dépôt sous vide ou d'oxydation thermique. Une partie de la couche du matériau isolant 66 est découpée au-dessus de la diode de Schottky 60 en sili- ciure de platine et une couche d'un matériau amorphe à changement de phase est déposée dans l'espace libre pour former une cellule anti- fusible ou région de mémoire 68 du circuit 52. Au-dessus de la cellule 68 est prévue une mince couche barrière conductrice 70, de préférence réalisée en un métal ou un alliage de métaux réfractaires tels que du Ti-W. Au-dessus de cette mince- couche barrière conductrice se trouve la couche de métal fortement conducteur tel que de l'aluminium formant le conducteur 58 d'axe X. La partie du réseau 50 représenté aux figures 4 et 5 est formée comme décrit ci-dessus sur un substrat semiconducteur cristallin 54 dopé sélectivement et qui peut être une pas- tille de silicium. Comme indiqué ci-dessus, le substrat 54 est représenté sous la forme d'un substrat de silicium de type p comprenant une couche épitaxiale 64 de silicium de type n formée par dessus le substrat 54. Egalement comme le montre la figure, traversant la couche épitaxiale 64 sont formés deux canaux d'isolation 62, à raison d'une paire pour chaque rangée de circuits 52 et qui servent à diviser la couche épitaxiale 64 en régions électroniquement isolées entre lesquelles la couche épitaxiale 64 forme une partie des conducteurs 56 d'axe Y du réseau. Des connexions à faible résistance sont réalisées aux extrémités des conducteurs 56 d'axe Y et de type n+ d'une manière bien connue et classique en diffusant des régions n dans la couche épitaxiale directement au-dessus des régions inférieures de type n. On peut ajouter des conducteurs (non représentés) au-dessus des couches isolantes déposées sur les sections représentées aux figures 4 et 5 et réalisés par des doigts conducteurs établissant les connexions avec des régions diffusées et espacées de type n (non représentées) entre les diverses cellules dans chaque rangée verticale de cellules représentée à la figure 4. Les conducteurs 56 d'axe Y et de type n obtenus par cette technique additionnelle destinée à abaisser la résistance des connexions avec ces conducteurs ne sont pas représentés pour ne pas ajouter de complications inutiles aux dessins. La dimension latérale de chaque circuit de mémoire qui réduit la densité d'intégration constitue une raison pour laquelle une matrice de circuits de mémoire constituée uniquement par un film de mémoire déposé et qui sera décrite en liaison avec la description de la figure 11 et qui utilise un dispositif redresseur ou un dispositif isolant à transis- tor à film mince tel qu'illustré aux figures 13 et 14 offre une capacité d'intégration beaucoup plus importante que celle que l'on peut facilement obtenir avec le réseau repré- sAnté aux figures 4 et 5. A cet égard, la distance de centre à centre entre circuits ou cellules adjacentes 52 est de 30 microns, ce qui est cependant inférieur à la distance de 40 microns entre les cellules du dispositif 10 de la technique antérieure représenté aux figures 1-3 qui utilise les mêmes techniques de lithographie pour chaque dispositif. En outre et en ce qui concerne la formation du circuit de mémoire 52 représenté à la figure 5, la couche de maté- riau isolant 66 qui est formée par des techniques de dépôt de vapeur chimique, de pulvérisation, de dépôt de plasma ou d'oxydation thermique, comprend une ouverture 72 constituée dans la couche, sous la région de mémoire 68 et réalisée au moyen de techniques classiques à masquage par un enduit photorésistant et décapage. La couche barrière 70 sert à limiter la migration ionique de la couche d'aluminium formant le conducteur 58 d'axe X qui pourrait avoir tendance à dégrader le matériau amorphe non susceptible d'être remis à l'état initial et formant la cellule 68 de même que les diodes exposées 60 disposées par ailleurs dans le réseau. Ainsi, les bandes d'aluminium qui forment les conducteurs 58 d'axe X établissent la connexion électrique par l'intermédiaire des bandes sous-jacentes de la couche barrière 70 pour établir un contact électrique avec les cellules 68 des divers circuits 52. La couche 70 permet également d'utiliser une température de traitement plus élevée pour réaliser les cellules 68. Les impulsions de courant de lecture ou de mise à l'état initial sont envoyées par des circuits sélectionnés 52 en appliquant des tensions de seuil appropriées de polarité positive aux conducteurs 58 et 56 d'axes X et Y de manière que le courant passe dans une direction de faible résistance par la diode à barrière de Schottky 60 formée à l'interface entre la région de siliciure de platine associée et la couche épitaxiale 64 située en dessous. Grâce à la constitution qui vient d'être décrite d'un circuit 52, la densité d'intégration du circuit 52 est limitée par l'espace entre les canaux d'isolation 62 qui est d'approximativement 30 microns, comme représenté à la figure 5. La distance de 30 microns entre les canaux d'isolation est également la distance de centre à centre entre circuits adjacents 52 dans le réseau 50. On notera que cette distance est inférieure à la distance de 40 microns entre canaux d'isolation 16 du'dispositif 10 classique de la technique antérieure qui utilise une fusion latérale sur un substrat bipolaire et qui est représenté aux figures 1-3. Selon les enseignements de la présente invention, la région de mémoire ou anti-fusible 68 est réalisée en un matériau à changement de phase pouvant être amené à un état mais sans pouvoir être ramené à son état initial et présen- tant des caractéristiques thermique et électrique souhaitées. Selon un mode de réalisation du matériau à changement de phase, on peut utiliser des alliages de silicium par plasma ou par décharge luminescente, formés à partir de gaz compo- sites tels que du silane, du tétrafluorure de silicium et de l'hydrogène. Ces alliages déposés à des températures inférieures à 400'C, selon les enseignements des brevets US n0 4.217.374 et nO 4.226.898, permettent d'obtenir des cellules amorphes présentant les caractéristiques PROM désirées. Selon la présente invention, on a découvert que les cellules d'alliages amorphes de silicium peuvent être perfec- tionnées en les dopant avec des dopants classiques. Dans un système de dépôt de plasma, le mélange peut être par exemple de 20 à 150.000 ppm de phosphure (PH3) ou de diborane (B2H6) dans un porteur ou un diluant d'argon, avec du silane (SiH4) ou du tétrafluorure de silicium (SiF4) et de l'hydrogène. De façon typique, on mélange environ 15.000 ppm de dopant à l'argon pour obtenir environ cinquante pour cent de mélange gazeux. Un mélange gazeux préféré pour des applications bipolaires est constitué par un (1) pour cent de phosphure, quarante neuf (49) pour cent d'argon et cinquante (50) pour cent de silane, le résultat étant un alliage comprenant environ deux (2) pour cent de phosphore, quatre vingt treize (93) pour cent de silicium et cinq (5) pour cent d'hydrogène. L'adjonction de dopant réduit la résistivité de l'allia- ge de la cellule. La résistivité de l'alliage dopé est d'environ 104 ohms/cm. En outre, le dopant réduit l'inter- valle de bande (ou bande interdite) électrique et optique de l'alliage de la cellule d'une quantité qui est de typique- * ment de dix pour cent environ. Cette réduction réduit l'am- plitude du champ de tension de rupture de l'alliage de la cellule. Ce champ plus faible permet un dépôt plus épais de l'alliage de la cellule sans augmenter la tension de rupture ou de seuil de l'alliage de la cellule résultante. Les cellules plus épaisses peuvent présenter une densité plus faible de défauts ou de trous d'épingles, ce qui signi- fie que l'on augmente la capacité de production de cellules opérationnelles. Les cellules plus épaisses permettent également d'obtenir un réseau plus uniforme de tensions de seuil, ce qui signifie que chaque cellule ne peut subir une rupture qu'à l'intérieur d'une gamme plus étroite de tensions. Les cellules à alliage de silicium non dopé sont déposées jusqu'à ce qu'elles atteignent une épaisseur de 500 à 1.500 A de manière à subir une rupture pour un seuil de 10 à 20 volts ou moins, alors que les cellules dopées sont déposées jusqu'à ce que leurs épaisseurs atteignent 1.000 à 2. 000 A de manière à avoir les mêmes tensions de rupture. La résistivité plus faible des cellules en alliage de silicium dopé a pour résultat une augmentation du courant de fuite ou de pré-commutation que l'on peut faire passer par les cellules. Bien que ceci puisse sembler un inconvénient, il procure par contre des avantages significatifs quand on teste et quand on utilise les dispositifs à cellules. On peut faire passer un courant compris entre environ 0,1 et 1,0 mA dans chacune des cellules 68 pour tester le bon fonctionnement des circuits et des cellules. Si on se réfère au diagramme schématique de la figure 6, ce test comprend le contrôle des lignes 56 et 58 pour une condition en circuit o-vert, et le passage d'un courant inverse par les cellules 6' pour contrôler les cellules et les diodes 60. Les niveaux de dopage des cellules utilisées avec des dispositifs MOS sont inférieurs à ceux utilisés pour des d positifs bipolaires de manière à réduire l'amplitude du courant de commutation à la gamme souhaitée de 10 à 1.000 -cro-ampères. Ern outre, quand on fabrique les réseaux, on élimine sensiblement l'apparition possible d'une pré-commutation des cellules due à l'exposition à l'électricité statique. Les alliages de cellules à silicium dopé établissent également un contact ohmique avec des métaux et des silici- ures de métaux et de ce fait la résistance des dispositifs programmés est inférieure et plus stable. En outre, l'adjonction d'un dopant tel que du phosphore à l'alliage de silicium rend l'alliage plus souple et moins susceptible de se fissurer lors du traitement subséquent à haute température. Quand on forme la cellule 68, l'ouverture 72 est d'abord masquée au moyen d'un enduit photorésistant classique. L'alliage amorphe à changement de phase est alors déposé dans l'ouverture jusqu'a l'épaisseur désirée. Les techniques de dépôt peuvent être celles décrites dans les brevets US référencés ci-dessus n0 4.217.374 et no 4. 226.898. A titre d'exemple, un procédé de dépôt est un dépôt de plasma à partir de SiH4 et pouvant comprendre un diluant tel qu'un gaz argon selon un rapport d'environ un pour un. On chauffe le substrat jusqu'au-dessous de la température de fusion de l'enduit photorésistant, et par exemple à moins de 150'C. L'alliage de la cellule est déposé selon une épaisseur comprise entre 1. 000 et 2.000 Angstr5ms à une fréquence de fonctionnement d'environ 30 kilohertz, et une épaisseur d'environ 800 Angstr5ms produisant une tension de seuil de huit volts. L'enduit photorésistant est alors éliminé et la couche barrière 70 est déposée comme indiqué précédemment. En modifiant l'épaisseur de la cellule 68, on modifie la tension de seuil nécessaire pour amener le matériau à chan- gement de phase à son état conducteur, comme décrit précé- demment. L'alliage amorphe formant la région de cellule 68 est amenée typiquement à son état conducteur cristallin en faisant passer un courant dans le matériau ayant une valeur comprise entre 10 microampères et 25 milliampères, la ten- sion de seuil étant d'environ 8 à 10 volts et appliquée pendant une période comprise entre 1 et 100 microsecondes. Les alliages décrits ci-dessus permettent d'obtenir des matériaux à cellules ou régions de mémoire présentant un état stable et fortement conducteur et un état stable et fortement non conducteur. L'état non conducteur peut être commuté de façon irréversible à l'état stable et fortement conducteur en appliquant une impulsion de tension à courant limité ou une impulsion de courant à tension limitée à la région de cellule et dépassant un niveau de seuil prédéter- miné. La cellule reste à l'état fortement conducteur même en l'absence de l'application d'une tension ou d'un courant et dans toutes les conditions de son fonctionnement. Si on se réfère maintenant aux figures 7 et 8, celles-ci représentent un autre mode de réalisation d'un réseau pro- grammable 100 réalisé selon les enseignements de la présente invention. Le réseau 100 comprend des circuits 102 comportant chacun une cellule 104 réalisée en un alliage amorphe du type décrit ci-dessus et un dispositif isolant 105 qui est un dispositif à transistor à effet de champ 105 du type MOS formé dans un substrat 106 de silicium de dopage p sur lesquels sont formés des circuits 102. Le réseau 100 comprend un conducteur en aluminium 108 d'axe X qui est relié à un côté de la cellule ou région de mémoire 104. L'autre côté de la cellule est couplé à une région 110 formant drain et diffusée de type n+ dans le substrat 106. Le substrat 106 comprend un conducteur 111 d'axe Y au-dessus d'une région de source 112 du transistor à effet de champ 105 diffusé dans le substrat 106. De plus, un conducteur 114 formant porte et d'axe Y est déposé sur une couche isolante 116 par dessus le substrat 106. Comme représenté, le réseau 100 comprenant la cellule 104 et le transistor 105 de type MOS à effet de champ est formé dans le substrat 106. Des bandes parallèles 110 et 112 de conductivité n et espacées sont diffusées dans la région supérieure du substrat 106 de manière à former des régions 112 respectivement parallèles et formant source d'un dispo- -i.tif de type MOS, et des régions 110 formant drain, chacune étant utilisée en commun avec un circuit 102. Pour continuer la formation du circuit 102, on forme des régions d'isolation de porte parallèles sur le substrat 106, telle que la couche d'isolation de porte 116. Cette couche d'isolation peut être réalisée en oxyde de silicium ou en nitrure de silicium. Quand on utilise une technique appropriée à masquage par enduit photorésistant et décapage, le conducteur 111 d'axe Y est formé en établissant la connexion électrique avec la région 112 formant source, et le conducteur 114 d'axe Y formant porte est réalisé par dépôt sous vide ou de toute autre manière sur la couche isolante 116. Ces conducteurs 111 et 114 peuvent être formés à partir de matériaux divers et ils sont constitués de façon typique en poly-silicium. Des connexions à faible résistance sont réalisées de façon' classique avec le conducteur 111 d'axe Y et le conducteur de porte 114 d'axe Y. Poursuivant la formation du réseau 100, on dépose ensuite une couche isolante 122 sous vide ou de toute autre manière sur la surface supérieure du substrat 106, et une partie de celle-ci est découpée pour réserver une zone libre au-dessus des régions de drain 110. Une couche de plati- ne est ensuite déposée dans la zone exposée entre les par- ties de la couche de l'isolateur 122 et sur la surface supérieure du substrat 106, cette couche étant ensuite chauffée pour former une région de siliciure de platine 124 formant une région ohmique (plutôt qu'une diode à barrière de Schottky). On utilise alors un décapant tel que de l'eau régale pour éliminer le platine en excès, mais non la région de siliciure de platine 124. Une couche du matériau de mémoire 104 est alors déposée dans et autour de chaque ouverture 120 pratiquée dans la couche de matériau isolant 122 de manière à établir un bon contact électrique avec la région de siliciure de platine 124. Une mince couche barrière 126 est ensuite déposée par dessus la couche isolante 122 et le matériau de la région de drain 104, telle qu'une barrière mince 126 réalisée de préférence en un matériau tel que du Ti-W. Puis on dépose sous forme du conducteur 108 d'axe X une couche plus épaisse d'un métal conducteur tel que de l'aluminium. Comme représenté à la figure 8, le réseau 100 qui com- prend une région de cellule 104 réalisée en un alliage amorphe du type décrit ci-dessus et un transistor 105 à effet de champ et de type MOS formant le dispositif isolant du circuit de mémoire 102 a une dimension latérale de 21 microns qui est beaucoup plus faible que celle de 40 microns des dispositifs PROM 10 du type fusible et latéral représen- té aux figures 1 et 2. Un circuit schématique équivalant au circuit 102 de la figure 8 est représenté à la figure 9. Si on se réfère maintenant aux figures 10 et 11, celles- ci représentent deux cellules d'un réseau 154 formé en totalité par films minces déposés, qui élimine les canaux-de diffusion précédemment décrits. Comme représenté, les cir- cuits 152 du dispositif PROM 154 sont constitués sur un substrat principal 156 illustré à la figure 11. Par dessus ce substrat principal est déposée une couche d'un matériau isolant 158. A cet égard, le matériau 156 du substrat princi- pal peut être un substrat métallique et la couche isolante 158 peut être très mince de manière que la chaleur engendrée par d'autres parties du circuit de mémoire 152 déposé sur la couche isolante 158 puisse être dissipée dans le radiateur formé par le substrat métallique 156. Cette couche isolante 158 peut être réalisée en dioxyde de silicium. Par dessus la couche de matériau isolant 158 sont déposées des bandes 160 de conducteurs parallèles formant des conducteurs 160 d'axe Y de la matrice de mémoire du réseau 154. Un dispositif à jonction p-n réalisé par des couches du matériau ou de l'alliage semiconducteur amorphe est déposé par dessus les bandes 160 des conducteurs. A cet égard, un dispositif redresseur isolant 162 est formé à partir de couches 164 et 166 en alliage amorphe et dopées successive- ment de type n et p. On dépose ensuite une couche d'un matériau isolant 170 par dessus le substrat 158 et les couches de matériau 160, 164 et 166 formées sur lui. On découpe ensuite un espace ouvert 169 dans la zone o la région de siliciure de platine 168 doit être formée et cette région de siliciure de platine 168 est formée de la manière décrite ci-dessus. L'alliage amorphe à changement de phase et ne pouvant être remis à l'état initial est alors déposé pour former une cellule ou une région de mémoire 172 à la manière décrite plus haut. Ensuite, on dépose une mince couche 174 d'un matériau réfractaire formant barrière tel que du molybdène ou un alliage de Ti-W sur la couche isolante 170 et les régions de mémoire 172. Puis on dépose une couche plus épaisse 176 d'un métal conducteur tel que de l'aluminium sur la couche réfractaire formant barrière 174 de manière à former un conducteur 176 d'axe X. La région de siliciure de platine 168 peut former un contact ohmique ou une interface barrière de Schottky avec une couche externe d'alliage - amorphe légèrement dopée. Comme représenté à la figure 11, la distance de centre à centre entre les circuits 152 déposés en entier sous forme de films est de 8 microns, ce qui permet d'obtenir une densité d'intégration très élevée, et par exemple une densi- té des cellules de mémoire qui soit d'approximativement 0,0065 mm2. On obtient ce résultat comme représenté à la figure 11 et comme décrit cidessus en disposant chaque circuit sensiblement verticalement entre le conducteur 176 d'axe X et le conducteur 160 d'axe Y. La diode 162 utilisée comme dispositif isolant peut comprendre une première région et une seconde région, les régions butant l'une contre l'autre pour former une jonction entre elles et la première région étant réalisée en un alliage amorphe comportant du silicium et du fluor. De préférence, le matériau amorphe contient également de l'hy- drogène et du SiaF Hc amorphe o la" est compris entre 80 et 98 pour cent atomiques, "b" entre 0 et 10 pour cent atomiques et "c" entre 0 et 10 pour cent atomiques. Le matériau ou alliage amorphe de la diode 162 peut 8tre formé à la manière décrite dans les brevets US n0 4.217.374 et n0 4. 226.898. Il semble que les cellules 172 en alliage de silicium présen- tent une résistance importante et forment également une ou plusieurs diodes à polarisation inverse à celle de la diode 162, ce qui permet de les mettre à l'état initial sans avoir d'effet sur la diode 162 polarisée vers l'avant. La première région de l'alliage amorphe de la diode peut être dopée avec un matériau dopant choisi parmi les éléments du groupe V de la Table Périodique et tels que du phosphore ou de l'arsenic, et une quantité de matériau dopant comprise entre quelques parties par million et 5 pour cent atomiques. De préférence, la première région est dopée avec une quanti- té de matériau dopant représentant de 10 à 100 parties par million. La seconde région peut être un métal, un alliage métalli- que ou un matériau semblable à un métal, formant une hauteur de barrière élevée sur la première région de manière à créer une barrière de Schottky. On peut choisir ce métal dans le groupe constitué par l'or, le platine, le palladium ou le chrome. L'alliage amorphe de la première région peut être en variante dopé avec un matériau dopant choisi parmi les éléments du groupe III de la Table Périodique tels que du bore ou de l'aluminium selon une quantité comprise entre quelques parties par million et cinq pour cent atomiques. Egalement en variante, la seconde région peut être réalisée en un matériau différent de l'alliage amorphe de manière à former une hétéro-jonction. La figure 12 représente un diagramme schématique des circuits représentés aux figures 10 et 11. Si on se réfère maintenant aux figures 13 et 14, celles- ci représentent un autre réseau programmable 210 comprenant un circuit 212 disposé entre un conducteur métallique 214 d'axe X et un conducteur 216 d'axe Y. Comme représenté dans ce mode de réalisation, le circuit 212 comprend une cellule ou région de mémoire 218 contenant l'alliage amorphe et un dispositif isolant 220 qui est un transistor à effet de champ et film mince 220. Comme le montre la figure, le conducteur 216 est une bande de matériau conducteur formant une région de source 216 pour le transistor à film mince et comprenant également une région de drain 222 et un conducteur de porte 224. Quand on forme le circuit 212, on commence par déposer une bande de matériau de source 216 sur un substrat isolé ou isolateur 226. Le matériau dont est fait le matériau 216 de la bande de source peut être un métal (tel que représenté), un alliage semiconducteur dopé de type n, ou un alliage semiconducteur de type p. Une fois que la bande du matériau de source 216 a été déposée sur le substrat 226, on dépose sur ce substrat 226 des régions de matériau de drain 222. Là encore, les régions 222 du matériau de drain peuvent être réalisées en un métal (tel que représente), un alliage semiconducteur dopé de type n ou un matériau semiconducteur dopé de type p. On dépose ensuite une couche 228 d'un allia- ge de silicium amorphe contenant de préférence de l'hydro- gène et/ou du fluor sur le substrat 226 entre le conducteur 216 formant la bande de source et la région de drain 2220 Dans ce cas également l'alliage de silicium amorphe est de préférence du SiaFbu1c amorphe o la, est compris entre 80 et 88 pour cent atomiques, "b" entre 0 et 10 pour cent atomiques et "c' entre O et 10 pour cent atomiques. Lorsque la couche de silicium 228 a été déposée, on dépose une couche d'un matériau isolant de porte tel qu'un oxyde de porte 230 par dessus la couche de silicium amorphe 228. Ensuite, on dépose une couche du matériau conducteur de porte 224 sous forme d'une bande s'étendant parallèlement à la bande 216 par dessus le matériau isolant de porte. Le conducteur de porte 224 peut être réalisé en un métal (tel que représenté), un semiconducteur dopé de type n ou un semiconducteur dopé de type p. On dépose ensuite un matériau isolant 232 par dessus le substrat 226, la bande du matériau de source 216, les couches 228, 230 et 224 décrites ci- desssus et les régions 222 du matériau de drain. On élimine ensuite le matériau isolant au-dessus de la région de drain pour former une ouverture 233 dans laquelle est déposée une couche du matériau de cellule 218. Finalement, on dépose une bande d'un matériau qui est typiquement un métal tel que de l'aluminium par dessus le matériau isolant 232 et qui est en contact avec la région de mémoire 218 et parallèlement à l'axe X pour former le conducteur 214 d'axe X. Une couche barrière (non représentée) peut être déposée avant le con- ducteur 214. Un diagramme schématique du circuit de certains des circuits du réseau 210 est illustré à la figure 14. On notera que le circuit 212 du réseau 210, du fait de l'espacement de la région de source 216 de la région de drain 222, a une dimension latérale plus importante que les circuits 152, les régions 164 et 166 de la diode 162 étant alors en ligne ou empilées en ligne avec la région de mémoi- re 172 entre le conducteur d'axe 176 d'axe X et le conduc- teur 160 d'axe Y. Cependant, quand on désire réaliser des transistors à effet de champ de type MOS en vue de leur utilisation en tant que dispositifs isolants, on préfère le réseau 210. De la description qui précède il apparaît clairement que la cellule de la présente invention, qui est formée par un matériau à base d'alliage de silicium amorphe à changement de phase et présentant des caractéristiques thermiques et électriques désirables telles que décrites ci-dessus, permet d'obtenir en conjonction avec un ou plusieurs dispositifs isolants des réseaux programmables que l'on peut facilement amener à un état dans un minimum de temps, qui déterminent un circuit ayant un courant de mise à l'état faible, une durée de mise à l'état rapide, et une température de traite- ment élevée, une température de mise en mémoire relativement élevée, une faible résistance quand elle est mise à l'état et une forte résistance quand elle est à l'état ouvert. Les dispositifs isolants peuvent également être du type classique d'une diode Schottky bipolaire à cristal de sili- cium unique, ou du type à Jonction p-n bipolaire. En varian- te, ces dispositifs isolants peuvent être du type MOS, soit- du type MOS plan soit du telle V-MOS. De plus et de préféren- ce, les dispositifs isolants sont formés au moyen d'une technique de dépôt de films minces et dans la forme préférée en premier lieu, la diode ou le transistor à effet de champ qui forme le dispositif isolant est réalisé sur un alliage de silicium amorphe déposé sous vide qui contient également de l'hydrogène et/ou du fluor. Les réseaux formés au moyen de circuits se présentant uniquement sous forme de films minces sont préférés du fait qu'ils présentent la densité d'intégration la plus élevée et dans le même temps permettent d'obtenir un réseau avec une cellule en un matériau à chan- gement de phase ne pouvant être remis à l'état initial et des diodes ou des transistors à films minces disposés verti- calement entre les points de croisement des conducteurs d'axes X et Y. De plus, il est clair que les divers réseaux ayant les diverses configurations de cellules illustrées sur les figures précédentes peuvent être utilisés avec un circuit d'adressage qui sélectionne un conducteur particulier d'axe X ou Y pour envoyer les courants de mise à l'état ou de lecture et ce circuit d'adressage peut être formé par des films déposés. A cet égard, une matrice de mémoire consti- tuée uniquement par des films déposés par exemple et un circuit d'adressage sont déposés sur le même substrat que celui illustré schématiquement à la figure 15 et qui comprend une matrice ou un réseau de mémoire 250 avec un circuit d'adressage associé 252 déposé sur un substrat 254. On notera également que le circuit d'adressage 252 et la matri- ce de mémoire 250 peuvent être déposés du même côté du substrat 254 ou sur les côtés opposés de ce substrat 254. De plus, le réseau et la matrice de mémoire 250 peuvent être déposés partiellement ou en totalité sous forme de films minces à la manière décrite ci-dessus. Cependant, et de préférence, en plus de la formation de la région de mémoire de chaque circuit de mémoire sous forme d'un film mince à partir d'un alliage amorphe, les dispositifs isolants et le circuit d'adressage 252 sont également constitués au moyen d'une technique de dépôt de films minces. Du fait que les systèmes de stockage et de manipulation de données qui sont le plus utilisés actuellement fonction- nent par l'intermédiaire de circuits intégrés formés dans des substrats de pastilles de silicium, on pense que les réseaux initialement mis sur le marché et réalisés selon les enseignements de la présente invention devraient probable- ment comprendre plus de matrices de mémoire, une certaine partie de la matrice de mémoire en cause telle que le dispo- sitif isolant et/ou le circuit d'adressage utilisés avec la matrice étant formés à l'intérieur d'un substrat d'une pastille de silicium. A la figure 16 est représenté schématiquement un subs- trat 300 d'une pastille de silicium comprenant une matrice de mémoire ou un réseau 302 constitué entièrement ou partiel- lement sous forme de films minces déposés, comportant à l'intérieur des circuits de mémoire et un circuit d'adressa- ge associé 304 qui sont incorporés dans le substrat 300 de la pastille de silicium en formant les divers éléments du circuit à partir de zones diffusées par dopant et consti- tuées à l'intérieur. On notera qu'un réseau constitué entièrement par des films minces et comprenant des circuits formés selon les enseignements de la présente invention en utilisant des dispositifs isolants déposés sous forme de films minces, en - > 2493022 conjonction avec les circuits d'adressage formés par une technique de dépôt de films mince, procure des avantages substantiels- du fait qu'un certain nombre de ces systèmes de mémoire peuvent être-empilés les uns sur les autres en étant séparés par des couches isolantes. On peut également prévoir des substrats formant radiateurs de chaleur, en métal mince, entre les couches isolantes, comprenant des ailettes irra- diant la chaleur sur leurs rebords externes. De la description qui précède, il apparaît clairement que les réseaux 50, 100, 154 ou 210 décrits ici et qui comprennent les dispositifs isolants classiques ou nouveaux sous forme de films minces déposés, et utilisés avec un circuit d'adressage classique ou nouveau sous forme de films minces déposés, permettent d'obtenir un certain nombre d'avantages, dont certains ont été décrits ci-dessus et d'autres sont inhérents aux réseaux de la présente invention. Ce qui est le plus important est que ces réseaux peuvent être réalisés en un matériau présentant les caractéristiques thermiques et électriques désirables tout en offrant des densités d'intégration dés cellules extrêmement élevées et une résistance à l'état ouvert très élevée. De nombreuses modifications et variantes de la présente invention sont possibles à la lumière des enseignements ci- dessus. Par exemple, les cellules amorphes telles qu'en 68 peuvent se présenter avec des dimensions et des formes -.diverses et elles peuvent être déposées sous forme de la liaison fusible 20. (Le terme de "amorphe" utilisé ici désigne un alliage ou un matériau présentant un désordre à long terme, mais pouvant présenter un ordre à court terme ou intermédiaire ou même contenir parfois des inclusions cris- tallines). En outre, il n'est pas nécessaire que les cellules telles qu'en 68 soient déposées par dessus les couches de diodes et elles peuvent être disposées par contre entre les deux couches métalliques 58 et la seconde couche métallique (non représentée), De même, la cellule 218 pourrait être disposée entre la porte 224 et le conducteur 214 d'axe X. REVENDICATIONS 1. Cellule programmable perfectionnée comprenant un corps de cellule amorphe, caractérisé en ce que ledit corps (52, 68, 104, 172, 218) comprend à l'intérieur au moins une partie constituée par un alliage de silicium amorphe dopé (52, 68, 104, 172, 218) qui peut être amenée à un état mais non ramenée à son état initial, ladite partie d'alliage (52, 68, 104, 172, 218) présentant un état fortement non conduc- teur pouvant être amené à un état fortement conducteur. 2. Cellule selon la revendication 1, caractérisée en ce que ladite partie d'alliage (52, 68, 104, 172, 218) comprend de un dixième à cinq pour cent de dopant au phosphore. 3. Cellule selon l'une des revendications 1 ou 2, caractérisée en ce que ladite partie d'alliage (52, 68, 104, 172, 218) comprend également un ou plusieurs éléments du groupe comprenant le fluor, l'hydrogène et l'oxygène. 4. Cellule selon l'une des revendications 1 à 3, carac- térisée en ce que ladite partie d'alliage (52, 68, 104, 172, 218) est formée par dépôt de plasma à partir d'un plasma contenant au moins du silicium, de l'hydrogène et de 20 à 150.000 ppm de dopant. 5. Réseau électronique programmable comprenant plusieurs corps de cellules amorphes, caractérisé en ce que chacun desdits corps (52, 68, 104, 172, 218) comprend à l'intérieur au moins une partie constituée par un alliage de silicium amorphe dopé (52, 68, 104, 172, 218) qui peut être amené à un état mais non ramené à son état initial, cette partie d'alliage (52, 68, 104, 172, 218) présentant un état forte- ment non conducteur pouvant être amené à un état fortement conducteur. 6. Réseau selon la revendication 5, caractérisé en ce que chacune desdites cellules (52, 68, 104, 172, 218) est une cellule déposée sous forme de films minces. 7. Réseau selon l'une des revendications 5 ou 6, carac- térisé en ce que chacune desdites cellules (52, 68, 104, 172, 2181 est formée à partir d'au moins un élément du groupe comprenant le fluor, l'hydrogène et l'oxygène. 2493022= 8. Réseau selon l'une des revendications 5 à 7, caracté- risé en ce que les dites cellules (52, 68, 104, 172, 218) forment les cellules programmables d'un dispositif PROM (50, , 154). 9. Réseau selon l'une des revendications 5 à 8, caracté- risé en ce que lesdites cellules (52, 68, 104, 172, 218) forment au moins certains des éléments fusibles (20) d'un réseau logique programmable. 10. Réseau selon l'une des revendications 5 à 9, caracté- risé en ce que lesdites cellules (52, 68, 104, 172, 218) forment au moins certains des éléments fusibles d'un réseau à portes (100, 210). 11. Réseau selon l'une des revendications 5 à 10, carac- tilrisé en ce que lesdites cellules (52, 68, 104, 172, 218) )rment au moins certains des éléments d'interconnexion de pastilles dans un jeu de circuits intégrés. 12. Réseau selon l'une des revendications 5 à 11, carac- térisé en ce que ladite partie d'alliage (52, 68, 104, 172, 218) comprend de un dixième à cinq pour cent de dopant. 13. Réseau selon l'une des revendications 5 à 12, caracté- risé en ce que ladite partie d'alliage (52, 68, 104, 172, -918) comprend un dopant au phosphore.