FR 2489580 A1 19820305 FR 8116227 A 19810825 L'invention concerne, d'une manière générale, une mémoire en cascade, et plus particulièrement un procédé et un dispositif pour programmer cette mémoire afin d'obtenir des sorties logiques série voulues. Les mémoires du type permanent que l'on peut pro- grammer sur place (par opposition à celles programmables en usine) portent parfois le nom de mémoires mortes program- mables ou mémoires PROM. Une mémoire PROM utilise un con- ducteur ou élément résistant qui s'ouvre sous l'action d'un courant électrique pour réaliser l'état d'entrée de program- mation voulu. Mais cette ouverture laisse des chemins rési- duels ou aléatoires, introduisant des fuites qui peuvent être gênantes ou inacceptables. Une autre mémoire PROM utilise des dispositifs MOS programmables par voie élec- trique. Mais ces dispositifs demandent pour fonctionner une tension relativement élevée, par exemple 5 V. Dans de nombreuses applications, on doit utiliser un accumulateur à un seul élément, de tension nominale 1,5 V environ, si bien qu'il est impossible d'utiliser ces mémoires PROM programmables par voie électrique. Dans ces applications à basse tension, on peut utiliser des dispositifs logiques I2L (abbréviation de "integrated injection logic": mémoire à injection intégrée). On a donc besoin de mémoires pro- grammables à logique I2L. Si l'on doit programmer ces mé- moires dans une usine disposant de techniques de fabrica- tion, il faut garder sous la main un sotck de toutes les mémoires programmées possibles, ce qui constitue un gaspil- lage relativement important. Ou bien il faut programmer chaque mémoire en réponse à une demande particulière, ce qui peut entraîner des retards s'il y a des commandes en souffrance. L'invention a donc pour but: d'abord réaliser une mémoire à logique I2L, nouvelle et améliorée, que l'on puisse facilement program- mer; réaliser une mémoire nouvelle et améliorée qui puisse être facilement programmée par quelqu'un de relative ent inexpérimenté, ou gui ouisse être -_r-rée par presque tout le monde à l'aide d'unr appareillage rela- tivement simple; réaliser une m-émoire à iogi-ue -2L, r.ouv-zee et améliorée, qui ait une forme ou une dispos-ition standard- et qui puisse être facilement programm.ée suivanl es besoins; réaliser une nouvelle mémoire à lcgique i-l ayant une seule disposition, pour la fariquer en série, et qui puisse être facilement programmée, à l'aide d'un matériel relativement simple, à l'emplacement ou L'i'nr- mation de mémoire voulue devienz connue ou déterminée; réaliser une mémoire à logique IúL, nou-elle et améliorée, que l'utilisateur puisse facilement program- mer lui-même; réaliser une mémoire à logique I2L, nouvelle et améliorée, ayant un dispositif qui puisse être aisément programmé une fois pour toutes, et qui, s'il n'est pas programmé une fois pour toutes, puisse être programmé par voie électrique au moyen d'états de circuit statiques et dynamiques. En résumé, on atteint ces objectifs et d'autres, suivant une réalisation de l'invention, par des memoires logiques intégrées monolithiques ayant chacune une résis- tance et une diode ou un dispositif conducteur unidirec- tionnel programmables reliés à l'entrée correspondante d'une mémoire logique intégrée. Un contact de la diode est relié à la résistance en un point qai est une jonction de programmation, et son deuxième contact est relié à un point de potentiel de référernce ou masse. Si on laisse une diode intacte ou sans modification, on a un état logi que à son entree correspondante de la logique I-L. Mais si l'on modi- fie ou fait fondre la jonction et les conducteurs de la diode, en appliquant une tension et une intensité convena- bles à la jonction de programmation entre la diode et la résistance, le courant passe en sens inverse dans la diode et fait fondre la jonction et les ccnducteurs de la diode, d'o mise à la masse effective de la jonction de program- mation. On a ainsi un second état logique par rapport à son entrée correspondante de la mémoire à logique I2L. Le rôle de la résistance est de s'opposer au passage d'un courant excessif dans l'entrée de la mémoire logique pen- dant la programmation. Une autre variante est possible: appliquer des signaux logiques dynamiques à la jonction non programmée pour établir dynamiquement des états logi- ques au niveau des jonctions. Les mémoires logiques four- nissent une sortie série suivant les états logiques éta- blis à ces jonctions. Il est donc relativement simple de programmer chacune des mémoires suivant n'importe quel état ou disposition voulu. Un matériel relativement simple permet à des personnes relativement inexpérimentées de réa- liser cette programmation, si bien que la mémoire amélio- rée de l'invention constitue une structure unique à usages multiples que l'on peut programmer pour répondre à tous les besoins. La description qui va suivre se réfère aux figu- res annexées, qui représentent respectivement: 20. figure 1, une vue de dessus d'une mémoire uti- lisée dans la disposition de la figure 4, conformément à l'invention et son circuit logique associé, la figure 1 étant une coupe faite le long de la ligne 1-1 de la figure2; figure 2, une vue en coupe de la mémoire et du circuit logique, faite le long de la ligne 2-2 de la fi- gure 1; figure 3, un circuit équivalent de la mémoire et du circuit logique des figures 1 et 2; et figure 4, un groupement d'éléments logiques montés en cascade, programmés pour fournir une sortie logique série voulue suivant la présente invention. Description de la réalisation recommandée En se reportant à la figure 4, on y voit un grou- pement d'éléments logiques montés en cascade, tels que des bascules 80a à 80e, sous la forme d'un registre à décalage qui répond à des impulsions 81 d'horloge délivrées par une source 82 pour décaler successivement vers le conducteur 83 de sortie, à chaque application d'une impulsion d'hor- loge, les états logiques enregistrés. Il en résulte sur 83 une sortie logique série correspondant aux états anté- rieurement enregistrés dans les éléments logiques. Les états logiques de chacun des éléments logiques 80a à 80e sont programmés par l'emploi de portes 84a à 84e. Le fait d'envoyer sur le conducteur 90 un signal d'échantillon- nage délivré par la source 86 et arrivant à chacune des portes 84 a pour conséquence le chargement de l'état logi- que de chacune des portes 84 dans sa bascule 80 associée. L'établissement de l'état logique de chacune des portes 84 peut se faire soit en programmant des diodes 85a à 85e associées, comme décrit brièvement dans les lignes suivan- tes, soit en appliquant des signaux de programmation par des lignes 86a à 86e d'entrée. Initialement, les diodes a à 85e sont livrées, par exemple, dans l'état logique "1", qu'on peut leur donner au moment de leur fabrication. Dans cet état, elles sont non conductrices, découplant ainsi de la masse la porte 84 associée. On suppose aussi qu'il n'y a pas initialement de signaux sur les lignes 86a à 86e d'entrée. Dans ces conditions, chacune des portes est programmée pour être à un état logique "1". Si l'on souhaite modifier l'état logique des portes et le faire passer à "0", on provoque de la manière suivante la conduc- tion des diodes 85a à 85e associées. On applique entre les lignes 86a à 86e d'entrée voulues et la masse une tension suffisamment élevée, qui fait passer du courant dans les diodes 85a à 85e associées, ce qui provoque le court- circuit de la diode et le couplage des portes logiques 84a à 84e associées à la masse par l'intermédiaire des résis- tances 87a à 87e. On choisit les dimensions des résistan- ces 87a à 87e de façon à limiter le courant passant dans les portes 84a à 84e durant la programmation de la diode. S'il n'en était pas ainsi, il pourrait en résulter un endommagement irréversible des portes logiques 84a à 84e. En vue de l'exposé, on suppose que seules les diodes 85a, c et 85e étaient programmées pour devenir conductrices, si bien que les portes associées se trouvaient à l'état logique "O'. Les autres portes seraient à un état logique "1". Mais il est possible, en mettant sous faible tension les lignes 86a et 86d d'entrée de faire prendre à leurs portes logiques 84 associées l'état logique du signal appliqué aux lignes 86b et 86d d'entrée. De plus, on peut modifier à volonté, de temps en temps, cet état logique. On a donc essentiellement réalisé un registre à décalage que l'on peut programmer de façon permanente ou de façon dynamique, ou encore suivant une combinaison des deux. Un registre à décalage est utile dans un grand nombre d'appli- cations, comme par exemple dans le dispositif de codage à faible densité pour appareils pour la recherche de person- nes et récepteurs portatifs. Dans cette application, il est souhaitable d'enregistrer dans le registre à décalage une adresse de recherche ou un code d'identification et de pouvoir, sur ordre, envoyer vers un circuit 89 de sortie, au rythme des impulsions d'horloge, l'information enregis- trée. Les figures 1 et 2 représentent respectivement une vue de dessus et une vue en coupe de la mémoire et du cir- cuit logique associé à celle-ci. Bien que ces figures ne représentent pas à l'échelle les divers éléments qui compo- sent un dispositif réel, la disposition respective de ceux- ci y est respectée. Si l'on n'y voit qu'un seul circuit logique et qu'une seule mémoire correspondant à l'invention, il doit être bien entendu qu'il y a normalement plusieurs de ces circuits logiques et de ces mémoires programmables. La mémoire de l'invention et le circuit logique sont réalisés sous forme de logique I2L. Cette forme com- porte normalement un substrat 10, servant de support et d'isolant, qui peut être en n'importe quel matériau conve- nable, tel que le silicium. On forme sur le substrat 10 une couche ensevelie 11 en matériau de type N+, tel que le silicium dopé à l'arsenic, et l'on fait croître sur le substrat 10 et sur la couche ensevelie 11 une couche 2489r80 épitaxiale 12 en matériau du type;. Le dispositif logique I en matériau du type P, tel que le silicium dopé au bore. Ce matériau est mis en place dans la couche épitaxiale 12 par diffusion ou implantation. On réalise dans la couche épitaxiale 12 une autre région 18, en matériau du type P, et on réalise dans la région 18 une ou plusieurs régions 19,20, en matériau du type N+, comme représenté sur la partie droite des figures 1 et 2. De plus, on réalise, en matériau du type N+, une région 22, allant de la face supé- rieure à la couche ensevelie 11, qui sert de masse au dis- positif logique. Les diverses régions de la face supérieure reçoivent une couche appropriée 40 de matériau isolant, tel que le bioxyde de silicium, et les régions particulières 22, ' 21,20,19,18 comportent respectivement des conducteurs métal- liques externes, ou contacts 47,46,45,44,43. Ces contacts peuvent être en aluminium. Pour des raisons de clarté, on les a représentés en trait interrompu sur la figure 1. Comme le montre le circuit équivalent de la figure 3, la région P 21, la couche épitaxiale N 12 et la région P 18 forment respectivement l'émetteur, la base et le col- lecteur d'un transistor d'injection horizontal du type PNP. Les régions N+ 19,20, la région P 18 et la couche épitaxiale 12 forment respectivement les collecteurs, la base et l'é- metteur d'un transistor logique vertical. La région P 18 est donc commune aux deux transistors. Le contact 46 sera relié à une source de courant appropriée, et les collec- teurs 44,45 seront reliés à des circuits de sortie appro- priés, qui peuvent faire partie de la même structure repré- sentée ou d'une structure externe. La structure décrite jus- qu'ici forme une disposition logique I2L dont l'entrée sera reliée au contact 43 de base du transistor vertical, et dont la sortie se fera aux contacts 44,45 de collecteur du tran- sistor vertical. Pour réaliser une mémoire programmable destinée au dispositif logique décrit, on réalise une résistance et une diode reliées au transistor logique suivant le schéma de la figure 3. On voit sur les figures 1 et 2 que la résistance se trouve à l'intérieur d'une enceinte 30, en un matériau isolant du type P, allant de la face supé- rieure au substrat 10 et enfermant la couche épitaxiale 12 et la couche ensevelie N+11.-La résistance elle-même est formée de deux régions P 15, 16 et d'une région P 17 de connexion. On peut obtenir ces régions P par diffusion ou par implantation. Le contact 43 relie la région P 16 à la région P 18. L'anode de la diode est une région P 13 de la couche épitaxiale N 12, et la cathode est une région N+14 de la région P 13. Un conducteur ou contact métalli- que 42 relie la région N+14 (ou cathode de la diode) à la région P 15 de la résistance. Un contact 48 de programma- tion ou d'entrée logique est relié au conducteur 42. Un conducteur (ou contact) 41 est relié à la région P 13 formant l'anode de la diode. Ces conducteurs (ou-contacts) peuvent être aussi en aluminium. Le contact 41 sera relié à la masse ou à un point de potentiel de référence. Ainsi, comme le montre la figure 3, une résistance a l'une de ses extrémités reliée à la base 18 du transistor logique. L'autre extrémité de la résistance est reliée, par l'inter- médiaire d'un contact 42, à la cathode de diode formée par la région N+14. L'anode de diode formée par la région P 13 est reliée à la masse ou à un point de potentiel de réfé- rence. Ainsi, le sens direct de conduction dans la diode va de la masse au contact 42. Si on laisse intacte la diode formée, et si aucun signal n'est appliqué au contact 48 de programmation ou d'entrée logique, la base 18 du transistor logique est flottante. Quand il reçoit un courant d'entrée d'injection, le transistor d'injection rend le transistor logique con- ducteur dans le sens collecteurs-émetteur. Il en résulte un état logique. Mais si l'on modifie la diode de façon à mettre à la masse le contact 48 de programmation ou d'entrée logique, la base 18 du transistor logique est mise à la masse, si bien que celui-ci n'est pas conducteur. Il en résulte donc un autre état logique au niveau des collecteurs du transistor logique. La programmation de la diode peut se faire par un générateur de programmation 50 qui délivre un signal d'entrée de programmation convenable, de tension et d'in- tensité prédéterminées, qui traverse la diode en sens inverse pendant un temps prédéterminé. Ce signal d'entrée de programmation est délivré au contact 48 de programma- tion sous forme d'une tension positive par rapport à la masse. Quand ce signal est délivré, la résistance formée (qui peut être de l'ordre del 000 à 10 000 ohms) ne laisse pas passer beaucoup de courant en direction du transistor logique. Il en résulte que le courant de programmation cir- cule principalement en sens inverse dans la diode formée. Ce courant fait chauffer la diode et fondre les contacts 41, 42 reliés à la région N+14 et à la région P 13. Le champ électrique existant, agissant sur les contacts 41, 42 fondus, leur fait traverser les régions 13, 14 ramollies et former un chemin métallique par dessus ou à travers ces régions 13, 14. Quand les contacts 41, 42 fondus se refroi- dissent et se solidifient, ils forment essentiellement un court-circuit ou chemin de très basse impédance (moins de 1 ohm) entre les contacts 41, 42. Si le contact 41 est à la masse, cette masse apparaît à la base du transistor logique pour fournir l'état logique voulu, qui est opposé à l'état flottant qui existe en l'absence de masse. On voit donc qu'on a réalisé un dispositif ou procédé nouveau et amélioré pour programmer aisément un ou plusieurs dispositifs logiques I2L. La programmation se réalise ou s'obtient au moyen d'un équipement relativement simple, à savoir un générateur de programmation qui déli- vre le courant voulu pendant le temps voulu. Pour une diode ayant une tension de rupture en inverse de 5 V, cette pro- grammation se réalisait avec un courant constant de 300 mA délivré pendant 3 ms. Le générateur de programmation peut être branché à chacun des contacts 48 qui doit assurer pour son transistor logique correspondant l'état de mémoire voulu. On peut laisser à volonté d'autres contacts non 24858 0 programtmés. Si on le souhaite, ces contacts non programmés peuvent être programmés par voie électrique au moyen de signaux logiques, dans diverses conditions de fonctionne- ment. Ainsi, une disposition standard d'un nombre quelcon- que de dispositifs logiques I2L, équipés chacun du dispo- sitif de programmation de l'invention, peut être programmée à volonté suivant l'invention. Le dispositif et le procédé de programmation de l'invention sont relativement simples et permettent à presque tout le monde d'effectuer cette programmation sur place (c'est-à-dire en dehors de l'usine de production), augmentant ainsi les usages et la souplesse d'emploi des dispositifs logiques I2L. Bien qu'on n'ait montré qu'une seule réalisation de l'invention, les spécialistes se rendront compte des nombreuses modifications qu'on peut lui apporter. Par exemple, les dispositifs logiques I2L peuvent prendre une grande variété de formes différentes, suivant les condi- tions exactes de fabrication et les préférences. De plus, un nombre quelconque de ces dispositifs peut être programmé suivant l'invention par presque n'importe quel type de générateur de programmation délivrant la tension et le cou- rant convenables pendant le temps voulu. La connexion des diodes programmables peut se faire avec leurs anodes reliées aux résistances et leurs cathodes reliées à la masse, si la chute dé tension directe des diodes est suffi- samment élevée pour ne pas mettre à la masse la base du transistor logique. Si cette chute de tension directe est insuffisante, on peut relier en série deux ou plusieurs diodes. Ces diodes aussi seraient programmées avec le cou- rant en sens inverse. On préfère toutefois que les diodes soient reliées comme indiqué sur le dessin, car cette dis- position est plus fiable. 24e89580 RE-E DICkTI$';S 1. Vémoire programz.aabie pour circuiz- inzgre monolithique, caractérisée en ce qu'elle ccmpren: plusieurs diodes (13,14) réalisées sur le circuit integré, chacur.e de ces diodes étant respectivezent reliée entre une entrée de progradratior. (48) et Oun rint de référence commun, avec pour sens direct du cc-urant dans la diode le sens "point de référence coû._urn-entree de pro- grammation"; 10. plusieurs dispositifs logiques 112,18,14,20; 12,18-,21) réalisés sur le circuit intégré; plusieurs résistances (15,16,17) (une résis- tance étant respectivement reliée entre chacune des entrées de programmation et chacun des dispositifs logiques) ayant chacune des dimensions telles qu'elle protege les disposi- tifs logiques pendant la programmation des diodes; et plusieurs entrées de programmation (48) réa- lisées sur le circuit intégré pour programmer une diode correspondante et associée; de façon qu'elle présente une haute impédance dans le sens "résistance-point de référence commun" ou présente une basse impédance dans le sens àésistance-point de référence commun". 2. Mémoire suivant la revendication 1, caracté- risée en ce que chaque diode (13,14) présentant une basse impédance dans le sens "résistance-point de référence commun" comporte un chemoin formté par du métal fondu et solidifié des connexions de la diode. 3. Mémoire suivant les revendications 1 ou 2, caractérisée en ce que le circuit intégré est un disposi- tif logique à injection intégrée (I2L). 4. Mémoire programmable améliorée pour circuit integré, comprenant: plusieurs entrées de programmation (48) réa- lisées sur le circuit intégré; 35. plusieurs diodes (13,14) réalisées sur le circuit intégré, une des diodes étant respectivement reliée entre chacune des entrées et un point de référence commun, avec pour sens direct du courant dans la diode le sens "entrée-point de référence commun"; . plusieurs dispositifs logiques (12,18,19, ;12,18,21) réalisés sur le circuit intégré; et 5. plusieurs résistances (15,16,17), une de ces résistances étant respectivement reliée entre chacune des entrées et chacun des dispositifs logiques, grâce à quoi chacun des dispositifs logiques peut être programmé en fonction de l'impédance que présente sa diode correspondante et associée: haute impédance dans le sens "résistance-point de référence commun" ou basse impédance dans le sens "résistance-point de référence commun". 5. Mémoire suivant la revendication 4, caracté- risée en ce que chacune des diodes (13,14) présentant une basse impédance dans le sens "résistance-point de référence commun" comporte un chemin formé par du métal fondu et soli- difié des connexions de la diode. 6. Mémoire suivant les revendications 4 ou 5, caractérisée en ce que le circuit intégré est un dispositif logique à injection intégrée (I2L). 7. Circuit intégré comprenant: un substrat (10); une couche N+ (11) sur le substrat; une couche N (12) sur la couche N+ (11); plusieurs dispositifs logiques, formés respectivement par des régions de type P (18, 21) et N+ (19,20,22), formées sur la couche N (12); plusieurs résis- tances (17), formées sur la couche N (12); un dispositif (43) reliant une extrémité (16) de chacune des résistances (17) à une région correspondante (18) de type P; plusieurs diodes (13,14) formées sur la couche N (12), chacune de ces diodes comprenant une région de type P (13) et une région de type N+ (14); et un dispositif (42) reliant chacune des régions N+ (14) de ces diodes à l'autre extré- mité (15) d'une résistance (17) correspondante. 8. Circuit suivant la revendication 7, caracté- risé en ce que chacune des résistances (17) est formée par un matériau de type P sur la couche N (12). 9. Circuit suivant les revendications 7 ou 8, caractérisé en ce que chacun des dispositifs logiques com- porte un transistor vertical NPN (12,18,19,20). 10. Circuit suivant la revendication 9, caractérisé en ce qu'il comprend en outre plusieurs transistors PNP hori- zontaux (18,12,21), un des matériaux P de chacun de ces tran- sistors horizontaux étant respectivement relié au matériau P d'un des transistors verticaux (12,18,19,20). 11. Circuit suivant la revendication 10, caractérisé en ce que les matériaux P reliés sont communs (18). 12. Procédé de programmation de mémoires programma- bles selon la revendication 1, formées sur une couche enseve- lie N+ (11), chacune des mémoires étant reliée à un contact de programmation externe (48) par l'intermédiaire d'une résis- tance correspondante (17), et chaque contact de programmation 1s externe étant relié à un point de potentiel de référence par l'intermédiaire d'un chemin correspondant cathode-anode d'une diode (13,14), procédé caractérisé en ce qu'il comprend: le branchement séquentiel d'un générateur (50) capable de déli- vrer un courant choisi pendant un temps choisi à certains contacts de programmation externes choisis et la mise en fonc- tionnement de ce générateur, quand ce dernier est relié à chaque contact choisi, pour faire circuler le courant dans la diode dans le sens "cathode-anode" et faire fondre des parties des contacts de la diode pour réaliser un chemin à faible résistance entre le contact de programmation correspondant et le point de potentiel de référence. 13. Registre à décalage programmable caractérisé en ce qu'il comprend: un circuit intégré selon la revendication 7, comportant un ensemble d'éléments logiques (80a,80e); un moyen pour combiner ces éléments logiques en un circuit en cascade pour réaliser une sortie série (83), chacun des éléments logi- ques comprenant deux entrées (une première et une seconde) et une sortie; des circuits de programmation pour programmer cer- tains éléments logiques donnés de ce groupement, chacun des circuits de programmation comprenant un limiteur (87a,87e) de signal de programmation et un dispositif conducteur unidirec- tionnel associé (85a,85e), chacun de ces dispositifs conducteurs unidirectionnels ayant deux contacts: un moyen établissant un état de signal de référence au niveau d'un des contacts de chacun de ces dispositifs conducteurs unidirectionnels; un moyen comprenant ces limiteurs de signal couplant chacun l'autre contact de son dispositif conducteur unidirectionnel associé à la première entrée d'un élément logique correspon- dant, chacun de ces dispositifs présentant initialement une haute impédance; et un premier moyen (86a, 86e) pour appli- quer des premiers signaux de programmation à des premières jonctions entre certains limiteurs de signal choisis et leur dispositif conducteur unidirectionnel associé des circuits de programmation, afin d'obliger ces dispositifs conducteurs unidirectionnels choisis à présenter de façon irréversible une basse impédance bidirectionnelle qui établit au niveau des premières jonctions choisies les états de référence asso- ciés, les limiteurs de signal avant des dimensions propres à bloquer les effets défavorables des signaux de programmation délivrés par le premier moyen aux éléments logiques. 14. Registre à décalage suivant la revendication 13, caractérisé en ce qu' il comprend en outre un second moyen pour appliquer des seconds signaux de programmation à des secondes jonctions entre certains autres, choisis, des limi- teurs de signal et des dispositifs conducteurs unidirection- nels associés de ces circuits de programmation, pour établir au niveau des secondes jonctions nommées en dernier l'état logique correspondant à celui de ces seconds signaux de pro- grammation, les éléments logiques répondant aux signaux de commande appliqués aux secondes entrées pour réaliser la sor- * tie série conformément aux états logiques établis au niveau des jonctions des circuits de programmation. 15. Registre à décalage programmable, caractérisé en ce qu'il comprend un circuit intégré selon la revendication 7 comportant un ensemble d'éléments logiques (80a, 80e); un cir- cuit de charge (89); un moyen pour combiner ces éléments logi- ques en un circuit en cascade afin de réaliser une sortie série (83) versle circuit de charge, chacun des éléments logiques comprenant deux entrées (une première et une seconde) et une sortie; des circuits de prograxrzation pour Drocra&m.er certains éléments logiques donnés, chacun de ces circuits de programmation comprenant une résistance (87a-87e) et un dis- positif conducteur unidirectionnel (83a-85e) à deux contacts D associé; un moyen établissant à l'un des contacts de chacun des dispositifs conducteurs unidirectionnels un état de signal de référence; un moyen (84a-84e) qui avec les résistances couplent à la première entrée d'un élément logique correspon- dant l'autre contact de son dispositif conducteur unidirec- tionnel associé, chacun de ces dispositifs présentant initia- lement une haute impédance; et un premier moyen (86a-86e) pour appliquer des premiers signaux de programmation à la jonction entre certaines choisies des résistances et leur dispositif conducteur unidirectionnel associé des circuits de program- mation, afin d'obliger ces dispositifs conducteurs unidirec- tionnels choisis à présenter de façon irréversible une basse impédance bidirectionnelle qui établit au niveau des jonctions choisies les états de référence indiqués, ces résistances ayant des dimensions propres à bloquer les effets défavorables des- signaux de programmation délivrés par le premier moyen aux éléments logiques. 16. Registre selon la revendication 15, caractérisé en ce qu'il comprend en outre un second moyen (86a-86e) pour appliquer des seconds signaux de programmation à la jonction entre certaines autres résistances choisies et leur disposi- tif conducteur unidirectionnel associé des circuits de pro- grammation, afin d'établir au niveau des jonctions choisies l'état logique correspondant à celui des seconds signaux de programmation, les éléments logiques répondant à des signaux de commande appliqués aux secondes entrées pour réaliser une sortie série (83) vers le circuit de charge (89) suivant les états logiques établis au niveau des jonctions des circuits de programmation. 17. Registre à décalage programmable, caractérisé en ce qu'il comprend, un circuit intégré selon la revendication 7, comportant un groupement d'éléments logiques (80a-80e); un moyen pour combiner ces éléments logiques en un circuit en cascade afin de réaliser une sortie logique série (83), chacun des éléments logiques comprenant deux entrées (une première et une seconde) et une sortie; des circuits de programmation pour programmer certains éléments logiques donnés, chacun de ces circuits de programmation comprenant un limiteur de signal de programmation (87a-87c) et un dispositif conducteur unidi- rectionnel à deux contacts (85a-85e); un moyen pour établir au niveau d'un des contacts de chacun des dispositifs conduc- teurs unidirectionnels un état de signal voulu; un moyen (84a-84e) qui avec les limiteurs de signal couplent chacun à la première entrée d'un élément logique correspondant l'autre contact de son dispositif conducteur unidirectionnel associé, chacun de ces dispositifs présentant initialement une haute impédance série; un premier moyen (86a-86e) pour appliquer à volonté des signaux de programmation aux jonctions entre les limiteurs de signal et les dispositifs conducteurs unidirec- tionnels associés de certains circuits de programmation don- nés, afin d'obliger ces dispositifs conducteurs unidirection- nels à présenter de façon irréversible une basse impédance bidirectionnelle qui établit au niveau des jonctions les états voulus associés, ces limiteurs de signal ayant des dimensions propres à bloquer les effets défavorables des signaux de programmation délivrés par le premier moyen sur les éléments logiques, et les éléments logiques répondant à des signaux de commande appliqués aux secondes entrées pour réaliser une sortie logique série conformément aux états logiques établis au niveau de ces jonctions. 18. Registre à décalage suivant la revendication 17, caractérisé en ce qu'il comprend en outre un second moyen (86a-86e) pour appliquer à volonté des seconds signaux logi- ques afin d'établir dynamiquement des états logiques au niveau de certains autres circuits de programmation donnés, dans le but d'établir les états logiques correspondant à ceux des seconds signaux logiques.