FR 2488464 A1 19820212 FR 8115302 A 19810806 1 2488464 La présente invention concerne un circuit de traitement de signaux PCM (signaux a modulation par impulsions codées). De façon plus particulière, l'invention concerne un circuit de traitement pour un appareil d'enregistrement/de reproduction de signaux PCM audio, utilisant un magnétoscope ou appareil analogue. Dans un appareil d'enregistrement et de reproduction de signaux audio codés (signaux PCM) utilisant un magnétoscope ou appareil analogue, on traite en général les signaux pour éviter des difficultés d'audition par exemple par correction des signaux en incorporant un code de détection d'erreur ou de correction d'erreur pour éviter des erreurs de lecture à la reproduction des signaux à partir du support d'en- registrement. Toutefois dans le cas de disparitions de signaux à la reproduction, le traitement utilisant un code de détect'cm d'erreur ou de correction d'erreur est insuffisant et provoque des bruits de claquement. Si l'on effectue une édition avec des découpages à la main, on provoque des discontinuités dans les données au niveau de la jonction de la bande, ce qui se traduit également par des bruits de claquement. En particulier, lorsqu'on utilise une imbrication de données avec retard de mot à l'enregistrement pour réduire la proportion de lecture défectueuse dans le cas d'une édition manuelle, la séquence d'imbrication sera déformée et la réproduction des données ne sera plus possible; il en résulte que le bruit du son reproduit existe de part et d'autre de la jonction de la bande. De même pour un mode de reproduction à vitesse différente, il se produit souvent un bruit provoqué par la séquence désordonnée d'imbri- cation de données. La présente invention a pour but de créer un circuit de traitement de signaux PCM remédiant aux inconvé- nients ci-dessus, et qui à la détection d'une donnée fausse, effectue une interpolation de données meme pour les données au niveau de plusieurs mots avant et après la donnée concernée, pour éviter le bruit de claquement dans le signal audio repro- duit, au moment de l'édition, d'une reproduction à vitesse mo- difiée etc. La présente invention sera décrite plus en détail à l'aide des dessins annexés, dans lesquels: - la figure 1 est un schéma-bloc d'un cir- cuit de traitement de signaux PCM reproduits selon un mode de réalisation de l'invention. - - la figure 2 est un tableau montrant le fonctionnement du circuit de la figure 1. La figure 1 est un schéma-bloc d'un cir- cuit de traitement de signaux PCM reproduits correspondant à un mode de réalisation de l'invention. Les données lues sous la forme de signaux PCM audio et sur lesquelles on a effectué un traitement de détection et de correction d'erreur sont enregis- trées successivement dans des registre d'un mot (1), -(2), (3). Un mot se compose des données PCM des canaux gauche et droit (L et R) ainsi que d'un code de correction d'erreur. En appli- quant les contenus W1 et W3 des registres (1) et (3) respective=- ment à un additionneur (4), on obtient la somme W1 + W3. Le résultat de l'addition est appliqué à un diviseur par deux (I/2) (5) qui fait le calcul (W1 + W3)/2. Le résultat de la division est appliqué à l'additionneur (6) qui l'ajoute à un signal -W2 obtenu par inversion de la polarité du contenu W2 du registre (2) par l'inverseur (7). Le signal de sortie de l'additionneur (6) est une différence entre la valeur de consigne de W2 prévue à partir des données W1 et W3 et la valeur réelle W2. Ce signal est appliqué à un circuit de valeur absolue (14) qui donne la valeur absolue de la différence c'est-à-dire w +)/2 - W Le signal de sortie du circuit de valeur absolue (14) est appli- qué au comparateur (8) qui le compare à un signal de niveau de référence REF. Si la condition suivante I(W1 + W3)/2 - W21 est satisfaite, il n'y a pas d'erreur. Dans le cas contraire, on estime que toutes les données W1 à W3 sont très éloignées de la donnée vraie et le comparateur (8) fournit un signal de niveau bas appliqué à un registre (9). Le registre (9) qui est un registre à 3 bits décale le signal reçu à l'entrée à chaque période de mot et fournit en sortie les signaux bl, b2, b3 qui y sont appli- qués comme signaux de commande à un circuit d'interpolation (11) par l'intermédiaire d'une porte OU (10). Ainsi dès qu'une erreur est détectée, les deux mots qui suivent sont considérés comme des erreurs et le circuit effectue une interpolation des données de sortie du registre (1). La figure 2 est un tableau montrant le fonctionnement du circuit de traitement de la figure 1. Si une mauvaise donnée W3 arrive dans le registre (3) à l'instant ti, on détecte l'erreur par le circuit de prédiction linéaire (4)-(l et un état "1" se place dans le bit b3 du registre (9). Dans ces conditions, la donnée qui précéde de deux mots c'est-à-dire la donnée W1 est considérée comme fausse et la donnée de sortie W1 du registre (1) est interpolée dans le circuit d'interpola- tion (11). Puis, à l'instant t2, la donnée fausse passe sur W2 et en même temps une donnée correcte arrive sur W3; le contenu W1 est de nouveau considéré comme faux et est remplacé par une valeur d'interpolation. Dans ces conditions, on détecte l'in- clusion d'une donnée fausse sur la base de la prévision linéairE donnée par l'équation (1) et un état "1" est inscrit dans le bit b du registre (9). Dans le bit b2, on a décalé un état "V' qui correspond au résultat de la détection d'erreur précédente. De m9me à l'instant t3, on détecte une erreur sur la base de l'équation (1) et on effectue l'interpolation de la donnée W1 Dans ces conditions, les états du registre (9) sont tous égaux à 'Il'.- Aux instants t4 et t5, le oentenu des registres (1) à (3) correspond à des données correctes mais on voit que l'erreur se poursuit et une interpolation est faite jusqu'à ce que tout le contenu du registre (9) soit à "0". Ainsi lorsqu'on a détecté une erreur à l'instant t3, on peut également considérer que la donnée W3 est fausse et c'est pourquoi, l'in- terpolation se poursuit jusqu'à ce que cette donnée atteigne le registre (1). A l'instant t6, les données W1 à W3 sont toutes des données correctes et les bits b1... b3 sont tous à l'état "o", si bien qu'il n'y a pas d'interpolation. En général, le nombre de registres (1) à (3) de détection d'erreur dépend du nombre de mots successifs constituant des données gênantes pour l'audition par suite d'un dépassement etc pendant le traitement à l'aide des bits de détection et de correction d'erreur. Par exemple, dans le cas de données fausses qui peuvent se produire sur x mots, le nom- bre de données n nécessaires à la-détection des erreurs c'est-à- dire le nombre de registres de détection se fixe comme suit n > 2x -------- (2) -4 2488464 Au cas contraire, on risque une fausse détection puisque le nombre de données fausses est supérieur au nombre de données correctes. Par exemple si l'on a (W3, W2, W1) = (X X O) à la figure 1, les données fausses X dominent et au moment de la prévision linéaire cette situation est détectée à l'aide des données fausses puisque les données correctes sont très éloi- gnées des données fausses. Ainsi par prévision linéaire, la relation entre les données correctes et les données fausses est inversée, ce qui augmente le risque de mauvais fonctionne- ments pour la détection des données fausses. C'est pourquoi dans ces conditions, il est nécessaire de régler le nombre de données de détection à 4 ou plus pour que le nombre des données correctes soit prédominant. Dans le mode de réalisation de la figure 1, le nombre de données fausses, en continu, est fixé à x = 1; pour cela, le nombre de données de détection est fi-Sé à n = 3. Au lieu d'augmenter le nombre de données de détection, on peut choisir un système utilisant un registre (9) plus long que celui de la figure 1 et dès qu'une erreur est détectée, la donnée suivante est également considérée comme donnée fausse et l'interpolation se poursuit quelle que soit la détection d'erreur. On peut prévoir des modifications comme cela est indiqué en pointillés à la figure 1; dans cette variante, lorsque la sortie de la porte OU,(lO) passe à l'état "1", on inverse le signal de sortie à l'aide de l'inverseur (12) et ce signal inversé est utilisé pour positionner la porte ET, (13) montée entre le comparateur (8) et le registre (9); cette porte se ferme pour interdireque le signal de sortie du compara- teur (8) ne soit appliqué au registre (9). En variante, on peut interdire le fonctionnement du circuit de prévision (4) - (8) à l'aide du signal de sortie de l'inverseur (12). Le nombre de données fausses, en continu dans le cas de l'édition avec découpage manuel d'une bande enregistrée peut se prévoir à partir de l'imbrication des don- nées à l'enregistrement. Par exemple pour les données L3n, L3n., et L3n+2 dans un bloc (une période horizontale) formé de trois mots, si l'on effectue l'opération d'imbrication suivante a la période horizontale Hn H n L3 on obtient la H n -> L3n L3n+l --4 (retard de 2 blocs) -- L3n+2 -> (retard de 4 blocs) ---4 donnée A, imbriquée suivante: Ho H1 H2 H3 ----- Lo L3 L6 L9 L_2L1 L4 L_7L_4 L1 Si une autre donnée B est additionnée lors de l'édition avec découpage manuel de la bande, on a l'imbrication suivante de données: donnée A ---Ho H1 H2 Lo L3 L6 L_2 L1 H3 L9 donn H6 7 L18 L21 L13 L16 L_7 L_4 L_4 obtient le résultat Lo L1 L8 L3 X En désimbriquant suivant: L4 Lll L6 L13 X X L8 Lll L14 L17 la donnée ci-dessus, on L14 L9 L16 X Ainsi par suite d'une édition avec décou- page manuel de la bande, il n'est plus possible de désimbriquer complétement la donnée et on arrive même à deux erreurs consé- cutives pour les données telles que X X indiquées ci-dessus. En général, le procédé d'imbrication est plus complexe et le nombre de données fausses, en continu, est encore plus grand. Le nombre de données n nécessaires pour la prévision linéaire de l'équation (2) peut se déterminer à l'aide de calculs de probabilité en utilisant le mode d'imbrication de données. Dans la présente invention décrite L3(n-2) +1 L3 (n-4) +2 ée B H8 ----- L19 I I I I I 6 2488464 on détecte une donnée fausse à partir- des données codées de plusieurs mots par un procédé de prévision linéaire et l'inter- polation des données se fait sur plusieurs périodes de mots précédant et suivant la donnée fausse en fonction d'une proba- bilité prédéterminée d'erreur. C'est pourquoi m9me si un signal est oublié dans le traitement avec des bits de détection ou de correction d'erreur fixés à chaque donnée, il est possible de détecter et d&interpoler les données anormales. En conséquence, si cette invention est appliquée à des signaux PCM audio, on peut faire une correction complexe même sur des signaux avec un ensemble de disparitions ou sur des signaux dont la séquence d'imbrication est désordonnée par suite d'une édition avec découpage manuel de la bande; le signal sonore reproduit ne comporte alors plus de bruit de claquement ou bruit analogue. R E V E N D I C A T I 0 N S ) Circuit de traitement de signaux PCM comportant un circuit d'interpolation pour interpoler un signal PCM d'entrée, circuit caractérisé en ce qu'il comporte un pre- mier registre à décalage (1, 2, 3) à plusieurs mots en série avec une borne d'entrée pour le circuit d'interpolation (11) recevant le signal PCM d'entrée, un circuit de détection (4-8, 14) pour détecter l'erreur de donnée d'au moins un mot sur la base de signaux de sortie en parallèle (W1, W2, W3) du premier registre à décalage selon un procédé de prévision linéaire, un second registre à décalage (9) à plusieurs bits pour décaler le signal de sortie du circuit de détection pour chaque mot et un circuit de commande (10) pour mettre en oeuvre ou arrêter le fonctionnement du circuit d'interpolation en fonction des signaux de sortie en parallèle (bl, b2, b3) du second registre à décalage. ) Circuit de traitement selon la reven- dication 1, caractérisé en ce qu'il comporte un circuit de prévision (4, 5) pour la valeur de données d'une donnée d'un mot sur la base de la dernière donnée qui précéde et de celle qui suit directement la donnée, un circuit (6, 7) pour calculer la différence entre la donnée prévue, obtenue par le circuit de prévision et la valeur réelle de la donnée, un circuit (14) pour déterminer la valeur absolue de cette différence et un circuit (8) pour comparer cette valeur absolue à une valeur de référence, le circuit de comparaison fournissant un signal de détection d'erreur de données. ) Circuit selon la revendication 2, caractérisé en ce que le circuit de prévision (4, 5) est un circuit fournissant une valeur moyenne. ) Circuit de traitement selon la reven- dication 1, caractérisé en ce que le circuit de commande est un circuit à porte (10) faisant la combinaison logique OU des sorties parallèles (b1, b2, b3) du second registre à décalage (9). ) Circuit selon la revendication 1, caractérisé en ce que le nombre de mots n du premier registre à décalage (1, 2, 3) est fixé de façon à satisfaire à l'inéga- lité n % 2x, s'il est prévu qu'une donnée fausse peut être produite en continu par _ mots. 8 a2488464 6 ) Circuit selon la revendication 1, caractérisé en ce qu'il comporte en outre une porte (13) pour bloquer l'envoi du signal de sortie du circuit de détection (4-8, 14) au second registre à décalage (9) suivant le signal de sortie du circuit de commande (10).