FR 2490405 A1 19820319 FR 8117404 A 19810915 La présente invention se rapporte d'une façon générale à un circuit intégré semiconducteur, et elle a trait plus particuliè- rement à un dispositif à circuit intégré semiconducteur mono- lithique approprié pour supprimer un courant de fuite imputable à une couche d'inversion associée à une structure MOS (métal- oxydesemiconducteur). Le dispositif à circuit intégré semiconducteur monolithique est constitué par une pastille semiconductrice dans laquelle une pluralité de régions d'îles (qui seront désignées également plus simplement dans la suite par le terme "île") sont formées et isolées par l'intermédiaire de jonctions PN, d'isolateurs diélectriques ou d'isolateurs à air. Un élément actif tel qu'un transistor, un thyristor ou l'équivalent et/ou des éléments passifs tels qu'une résistance, un condensateur ou l'équivalent peuvent être formés dans chaque île et être reliés par des conducteurs déposés sur la surface semiconductrice suivant une configuration de circuitdésirée. Dans la plupart des cas, les conducteurs sont formés sur un film isolant déposé sur la pastille semiconductrice. La connexion des conducteurs avec les éléments individuels associés est effectuée par l'intermédiaire d'électrodes établissant un contact de faible résistance avec une région diffusée de l'élément au travers d'une ouverture ou trou ménagé dans le film isolant. Dans le cas d'un transistor bipolaire et d'un thyristor latéral (triac), il est souhaitable de supprimer un courant de fuite aussi petit qu'il soit dans la condition de blocage de tension. L'apparition du courant de fuite peut être imputable à la formation d'une couche d'inversion dans une interface entre la pastille semiconductrice et le film isolant lors de l'application d'une tension entre les électrodes. Par exemple, dans le cas d'un transistor PNP, la jonction PN qui arrête un potentiel appliqué à l'émetteur avec une polarité positive par rapport à celle du collecteur est une jonction de collecteur qui est formée par une couche de base de type N et une couche de collecteur de type P. Plus spécifiquement, une couche d'appauvrissement est produite autour de la jonction de collecteur en vue d'arrêter ainsi la tension. Cependant, lorsque la tension appliquée entre le collecteur et l'émetteur est augmentée, une polarisation latérale a tendance à se produire dans le film isolant et/ou dans un second film isolant recouvrant les électrodes et les conducteurs. Une telle polarisation laté- rale peut être imputée au mouvement d'ions positifs existant dans le film isolant. Sous l'effet de cette polarisation, un champ électrique vertical est engendré dans l'interface entre le premier film isolant et la pastille semiconductrice. Ce champ électrique induit peut appauvrir et, en outre, inverser une couche superficielle de la couche de base de type N adjacente à la surface de pastille semiconductrice. Une telle couche d'in- version est habituellement appelée "canal". Dans le cas o la couche d'appauvrissement s'étend au travers de la couche de base de type N jusqu'à la couche d'émetteur de type P, la couche d'in- version assure la connexion électrique de la couche de collecteur de type P avec la couche d'émetteur de type P. En conséquence, un courant peut passer au travers de la couche d'inversion en produisant un courant de fuite. De cette manière, la charge électrique engendrée dans la ou les couches isolantes par la polarisation ressemble à une élec- trode de grille dans un transistor MOS. Dans un transistor MOS, une électrode de grille est formée sur un film isolant de façon à créer positivement une couche d'inversion afin de permettre l'écoulement d'un courant au travers de celle-ci. Cependant, cette structure analogue à une structure MOS, qui est produite du fait de la charge électrique induite dans le film isolant dans le transistor bipolaire et dans le thyristor du type laté- ral, provoque seulement une augmentation du courant de fuite. Pour résoudre ce problème, on a proposé, dans le transistor bipolaire et dans le thyristor du type latéral, de fixer addi- tionnellement une plaque de champ sur l'électrode en vue de réduire le courant de fuite. Plus spécifiquement, la plaque de champ peut être prévue sur une couche isolante, en s'étendant depuis une électrode d'émetteur qui établit un contact de faible résistance avec une région diffusée jusqu'à une région de base au travers d'une jonction d'émetteur formée par la région d'émetteur et la région de base. Avec cette structure, la couche d'appauvris- sement ou la couche d'inversion s'étendant à partir du côté de collecteur est obligée de se terminer immédiatement en dessous de la plaque de champ et elle est ainsi empêchée d'atteindre la région d'émetteur. Il en résulte une suppression du courant de fuite. En d'autres termes, la plaque de champ est soumise à un potentiel égal à celui de l'électrode d'émetteur, de sorte que l'apparition de la polarisation dans la couche isolante est limitée à une région située entre une extrémité de la plaque de champ et le bord de l'électrode de collecteur, et il en ré- sulte que la génération de la couche d'appauvrissement et de la couche d'inversion est limitée seulement à une région située entre la plaque de champ et l'électrode de collecteur. Dans le transistor bipolaire et le thyristor de type latéral, une certaine région diffusée d'un premier type de conductivité peut être formée indépendamment dans une lie donnée d'un second type de conductivité opposé au premier type de conductivité, une autre région diffusée du second type de conductivité peut être doublement diffusée dans une région du premier type de conductivité se trouvant dans une Ile. Par exemple, la couche de collecteur d'un transistor et la couche d'émetteur située du côté anode d'un thyristor sont disposées indépendamment, tandis que la couche de base et la couche d'émetteur d'un transistor bipolaire, ainsi que la couche de base et la couche d'émetteur située sur le côté cathode d'un thyristor présentent habituellement la structure en double. Dans le cas de la couche diffusée indépendante ou unique, il est possible de recouvrir entièrement le bord exposé d'une jonction PN avec une électrode en contact avec la couche dif- fusée. Cependant, dans le cas de la structure à double diffu- sion, il est difficile de recouvrir chaque bord de jonction PN complètement avec une électrode, du fait que deux électrodes doivent entrer en contact avec les régions diffusées associées avec une faible résistance et être prolongées vers l'extérieur. En conséquence, la fonction de la plaque de champ est dégradée dans la région située entre ces deux électrodes et la couche d'appauvrissement, et par conséquent la couche d'inversion, peuvent être formées de façon à permettre le passage d'un courant de fuite, ce qui diminue la caractéristique de blocage. L'invention a en conséquence pour but de fournir un disposi- tif à circuit intégré semiconducteur dans lequel la couche d'inversion est empêchée d'être produite, en vue de réduire ainsi le courant de fuite. L'invention a également pour but de fournir un dispositif à circuit intégré semiconducteur qui comporte une grande tension de blocage. L'invention a en outre pour but de fournir un dispositif à circuit intégré semiconducteur qui puisse réduire le courant de fuite sans augmentation du nombre d'opérations de fabrication. Conformément à un aspect de la présente invention, il est prévu un dispositif à circuit intégré semiconducteur dans lequel au moins deux régions diffusées d'un premier type de conducti- vité sont formées dans une île d'un second type de conductivité opposé par rapport au premier type de conductivité, chacune des régions diffusées entrant en contact avec une électrode de faible résistance, le dispositif étant caractérisé en ce qu'il est prévu une électrode anti- inversion sur un film isolant recouvrant l'Ile, cette électrode recevant un potentiel égal ou approximativement égal au potentiel appliqué à une des régions diffusées de façon qu'une.des régions diffusées soit enfermée par rapport à l'autre région diffusée par une lisière formée entre l'électrode anti-inversion et ladite île. D'autres avantages et caractéristiques de l'invention seront mis en évidence, dans la suite de la description, donnée à titre d'exemple non limitatif, en référence aux dessins an- nexés dans lesquels:- la Fig. 1 est une vue en plan partielle d'une pastille semiconductrice correspondant à un premier mode de réalisation de l'invention; - la Fig. 2 est une vue en coupe verticale de la pastille de la Fig. 1, faite sur la ligne II-II de la Fig. 1; la Fig. 3 est une vue en plan partielle d'une pastille semiconductrice correspondant à un second mode de réalisation de la présente invention; la Fig. 4 est une vue en plan partielle d'une pastille semiconductrice correspondant à un troisième mode de réalisa- tion de l'invention; la Fig. 5 est une vue en plan partielle d'une pastille semiconductrice correspondant à un quatrième mode de réalisa- tion de l'invention; la Fig. 6 est une vue en plan partielle d'une pastille semiconductrice montrant une variante de la présente invention; la Fig. 7 est une vue en coupe verticale de la pastille semiconductrice de la Fig. 6, la coupe étant faite sur la ligne VII-VII de cette même figure; la Fig. 8 est une vue en coupe verticale, faite sur la ligne VIII- VIII de la Fig. 6; la Fig. 9 montre graphiquement la distribution d'un cou- rant de fuite inverse dans des thyristors conformes à l'inven- tion, par comparaison à ce qui se produit dans des thyristors classiques; la Fig. 10 est une vue en plan partielle d'une pastille semiconductrice correspondant à encore un autre mode de réa- lisation de l'invention; et la Fig. Il est une vue en coupe verticale, faite sur la ligne XI-XI de la Fig. 10. Sur les Fig. 1 et 2, on a désigné par 1 une pastille semiconductrice qui est du type à isolation diélectrique. Des régions d'îles en silicium monocristallin 2a...... 2i de conductivité N sont noyées dans un substrat 4 en silicium polycristallin par interposition de films respectifs d'oxyde de silicium (SiO2) 3 qui constituent le diélectrique. Dans la description qui va suivre, on se référera principale- ment à une île 2e dans laquelle est formé un thyristor. Il est à noter que l'le 2e est isolée des autres îles 2a, 2b, 2c, 2d, 2f, 2g, 2h et 2i et, également, du substrat porteur 4 par le film d'oxyde de silicium 3 qui constitue la lisière de l'île 2e. Une région d'émetteur (ou d'anode) 5 de type p et une région de base 6 de type p sont formées à l'intérieur de l'île 2e par un processus de diffusion sélective qui est connu en soi. Il est prévu additionnellement une ré- gion d'émetteur (ou de cathode) 7 de type n dans la région de base (ou de grille) 6 de type p. Ces régions à diffusion d'impuretés ont été indiquées par des lignes en traits in- terrompus sur la Fig. 1. La région oà aucune impureté n'est diffusée constitue une région de base de type N du thyristor. La surface supérieure de la pastille semiconductrice 1 est passivée avec un film d'oxyde de silicium (SiO2) 12 (non- visible sur la Fig. 1). Une électrode d'anode 8, une élec- trode de grille 9 et une électrode de cathode 10 sont formées sur les régions diffusées associées 5, 6, 7 respectivement au travers d'ouvertures ménagées dans le film d'oxyde de silicium 12. Les emplacements des ouvertures formées dans le film d'oxyde de silicium 12 sont indiqués par des lignes en traits mixtes à double point sur la Fig. 1. Sur cette figure, les parties des électrodes 8 et 9 qui servent de plaque de champ remplissant la fonction décrite ci-dessus sont indiquées par des zones en pointillés sur la Fig. 1. Pour protéger une région d'intervalle G existant entre l'électrode de grille 9 et l'électrode de cathode 10 contre une couche d'inversion partant de la région d'émetteur 5 de type P, il est prévu une électrode anti-inversion 11, qui s'étend de l'électrode de grille 9 jusqu'au film d'oxyde de silicium 3 (c'est-à-dire la lisière de l'île diélectrique) et qui intervient entre la région d'intervalle G et la région d'anode 5. Il est prévu une couche de passivation en résine de silicone 13 pour recouvrir les électrodes. Un thyristor est constitué' par la région d'émetteur (ou d'anode) 5 de type P, la région de base 2e de conductivité N, la région de base (ou de grille (6) de type P et la région d'émetteur (ou de cathode) 7 de type N, en combinaison avec l'électrode d'anode 8, l'électrode de grille 9 et l'électrode de cathode 8. On va décrire dans la suite l'état de blocage de tension directe du thyristor dans lequel une tension di- recte ou positive est appliquée à l'électrode d'anode 8 par rapport à l'électrode de cathode 10. C'est principalement une jonction J2 formée par la région de base 2e de type N et la région de base ou de grille 6 de type P qui sert à bloquer la tension directe. Une couche d'appauvrissement est produite de chaque côté de la jonction PN J2. Dans cet état, une différence de potentiel entre la région de base 6 de type P et la région d'émetteur ou de cathode 7 de type N a une faible grandeur, de sorte que le potentiel appliqué à l'électrode anti-inversion Il peut être considéré comme essentiellement égal au potentiel appliqué à l'électrode de cathode. En conséquence, il se produit au travers du film d'oxyde de silicium 12 et de la couche de résine de silicone 13 une polarisation sous l'in- fluence de la tension appliquée entre l'électrode d'anode 8 et l'électrode anti-inversion 11. Il en résulte que, même si la course d'inversion qui est produite par induction d'une charge positive dans la couche de base 2e de type N a tendance à s'étendre le long de l'interface existant entre la pastille 1 et le film de passivation au silicium 12 depuis la jonction PN J2 jusqu'à la jonction PN J1, la couche d'inversion est arrêtée immédiatement en dessous de l'électrode d'anode 8, et elle est par conséquent empêchée d'atteindre la jonction PN J1. En d'autres termes, la région d'émetteur ou d'anode 5 de type P et la région de grille 6 de type P ne sont pas couplées élec- triquement l'une avec l'autre par l'intermédiaire de la couche d'injection. Une telle fonction d'arrêt ou d'empêchement d'in- version est imputable à l'action de la plaque de champ qui est prévue pour l'électrode d'anode 8. La couche d'inversion ainsi produite a été désignée par C1 sur la Fig. 2. On va maintenant décrire un état de blocage de tension in- verse oL un potentiel positif est appliqué à l'électrode de cathode 10 par rapport à celui de l'électrode d'anode 8. C'est la jonction PN JI formée par la région d'émetteur ou d'anode 5 de type P et la région de base 2e de type L, d'une part, ainsi que la jonction J3 formée par la région de base ou de grille 6 de type P et la région d'émetteur ou de cathode 7 de type N, d'autre part, qui sert à bloquer la ten- sion inverse. -La jonction PN J3 n'a pas une bonne efficacité pour bloquer une tension inverse. Une grande partie de la tension inverse est absorbée par la jonction PN J1. Puisque la région de base 6 de type P se trouve à un potentiel essentiellement égal au potentiel de la région d'émetteur 7 de type N, le potentiel à l'électrode anti-inversion Il est approximativement égal au potentiel à l'électrode de cathode 10. La couche d'appauvrissement est produite des deux côtés de la jonction PN J1, et une polarisation est engendrée entre l'électrode d'anode 8 et l'électrode anti-inversion 11. La couche d'inversion s'étend à partir de la jonction PN J1 en direction de la jonction PN J2 le long de l'interface existant entre la pastille 1 et le film d'oxyde de sicilium 12 et elle est arrêtée à l'électrode anti-inversion 11. Cette couche d'inversion a été désignée par C2. En d'autres termes, la couche d'inversion C2 n'établit aucun couplage électrique entre la région d'émetteur 5 de-type P et la région de base 6 de type P. En outre, avec cet agencement, la région de base 6 de type P est complètement séparée de la région d'émetteur 5 de type P par la lisière en oxyde de silicium 3, l'électrode anti-inversion Il et l'électrode de grille 9 dans le plan représenté sur la Fig. 1. En conséquence, la couche d'inversion C2 partant de la jonction PN J, est empêchée d'atteindre la couche de base 6 de type P. C'est ainsi que l'électrode Il remplit la fonction d'arrêt ou d'empêchement d'inversion. Il est également à noter que la partie à plaque de champ de l'électrode de grille 9, indiquée par la zone en pointillés sur la Fig. 1, agit de façon à empêcher ou-arrêter l'extension de la couche d'inversion C2 dans l'état de blocage de tension inverse. En conséquence, l'électrode il agit de manière à arrêter l'extension de la couche d'inversion C2 vers la partie d'intervalle G et vers la partie située en dessous de l'électrode de cathode 10. En résumé, la couche d'inversion est empêchée de se prolonger excessivement à la fois dans l'état de blocage de tension directe et de tension inverse, en réduisant ainsi le courant de fuite dans la couche d'in- version. Sur la Fig. 3, on a représenté encore un autre mode de réalisation de l'invention qui diffère du dispositif à circuit intégré semiconducteur représenté sur les Fig. 1 et 2 en ce quel'électrode antiinversion 11 correspondant à ce mode de réalisation est couplée avec l'électrode de cathode 10. Il est à noter que, dans le cas du mode de réalisation repré- senté sur les Fig. 1 et 2, l'électrode anti-inversion 11 est reliée à l'électrode de grille du fait que cette électrode de grille 9 se trouve à un potentiel essentiellement égal à celui de l'électrode de cathode 10. La différence de potentiel entre les électrodes 9 et 10 est au maximum de l'ordre du potentiel de diffusion apparaissant dans la jonction PN J3, c'est-à-dire environ 1 volt pour du silicium. Sur la Fig. 3, les parties semblables à celles des Fig. 1 et 2 ont été désignées par des symboles semblables. La fonction d'empêchementou d'arrêt d'inversion dans le dispositif à circuit intégré semiconducteur représenté sur la 249040S Fig. 3, est presque identique à ce qui a été décrit ci-dessus en référence aux Fig. 1 et 2, excepté que la région de l'élec- trode de cathode 10 qui est indiquée par la zone en pointillés sert de plaque de champ. En conséquence, il est inutile de refaire une description détaillée de cette particularité. Les Fig. 4 et 5 représentent des thyristors comportant -des agencements différents et pourvus respectivement d'une électrode anti-inversion. Sur les Fig. 4 et 5, des parties semblables à celles des Fig. 1 et 2 ont été désignées par des références numériques ou des symboles semblables. Dans le cas du thyristor représenté sur la Fig. 4, il est prévu dans la partie centrale de l'île 2e une région de base ou de grille 6 de type P et une région d'émetteur ou de cathode 7 de type N dans la région de grille 6. Les deux régions 6 et 7 ont une forme rectangulaire et elles sont entourées par une région d'émetteur 5 de type P en forme de U. Une région d'in- tervalle G entre une électrode de grille 9 et une électrode de cathode 10 est séparée de l'électrode d'anode 8 par l'électrode anti-inversion 11 qui est couplée avec l'électrode de grille 9 en coopération avec une lisière en oxyde de silicium 3 et l'électrode de grille 9. Dans le cas du thyristor représenté surla Fig. 5, la ré- gion d'émetteur ou d'anode 5 de type P est placée dans une zone centrale de l'île 2e et elle est entourée par une région de base ou de grille 6 de type P et une région d'émetteur ou de cathode 7 de type N. Une électrode anti-inversion 11 est reliée à une électrode de cathode 10. Les Fig. 6 à 8 représentent encore un autre mode de réa- lisation de l'invention, ce circuit étant destiné à fournir un signal de courant lorsqu'une impulsion de forte croissance lui est appliquée, ce signal de courant peut être utilisé pour exciter un circuit de protection. Il est prévu une pas- tille semiconductrice 101 du type à isolation diélectrique et dans laquelle des îles 102 en silicium monocristallin de type N sont formées dans un substrat 104 en silicium poly- -cristallin et sont isolées l'une de l'autre par des films respectifs 103 d'oxyde de silicium. Dans l'île 102, on a formé un transistor et une diode. Plus particulièrement, des rangées diffusées 105 et 106 de type P constituent respectivement une région de collecteur et une région d'émetteur, tandis que l'île intervenant entre les régions d'émetteur et de collecteur 105, 106 constitue une région de base. En outre, il est prévu dans l'île 102 une autre région diffusée 107 de type P dans laquelle est diffusée une autre région 108 de type N de manière à consti- tuer une région d'anode et une région de cathode d'une diode. Comme le montrent les Fig. 7 et 8, une électrode de collecteur est reliée par l'intermédiaire d'une zone de faible résistance à la région de collecteur 105 de type P au travers d'une ou- verture ménagée dans un film d'oxyde de silicium 109 qui est prévu sur une pastille 101, tandis qu'une électrode d'émetteur 111 est en contact ohmique avec la région d'émetteur 106 de type P. L'électrode d'émetteur 111 est en outre en contact ohmique avec la région de cathode 108 de la diode. Il est prévu dans la région de base 102 une région 102a qui est fortement dopée avec une impureté de type N. La région 102a est connectée à la région d'anode 107 de la diode par une voie conductrice 112. Avec le modèle de configuration de la pastille semiconduc- trice 101 décrite ci-dessus, quand une tension est appliquée avec une polarité telle que le potentiel de la région d'émet- teur 106 de type P soit positif par rapport à celui de la région de collecteur 105 de type P, une jonction PN formée entre la région de collecteur 105 et la région de base 102, d'une part, et une région PN formée entre la région d'anode 107 et la région de cathode 108, d'autre part, servent de jonctions de blocage de tension. La jonction de collecteur est chargée par la tension appliquée, et un courant de base est amplifié par le transistor afin de produire un signal de courant amplifié. La diode agit de manière à décharger la région de base quand la tension est coupée. Par l'application de la tension, une couche d'appauvrissement, et par conséquent une couche d'inversion, ont tendance à s'étendre depuis la région de collecteur 105 en direction de la région d'inter- valle G formée entre l'électrode d'émetteur 111 et la voie conductrice 112. Pour cette raison, l'électrode anti-inversion 113 est couplée avec l'électrode d'émetteur lll,et la région d'intervalle G est entourée par la lisière en oxyde de silicium 103 et l'électrode anti-inversion 113 en étant séparée de la région de collecteur 105, ce qui permet ainsi de réduire le courant de fuite. Sur les Fig. 7 et 8, on a désigné par 14 une couche de passivation en résine de silicone. Les parties des électrodes qui servent de plaque dechamp ont été indiquées par des zones en pointillés. L'électrode anti-inversion peut être formée en même temps que les autres électrodes sont réalisées en procédant par une technique d'évaporation ou une autre technique connue faisant intervenir l'utilisation, d'un motif de masquage de conception appropriée. Comme le montre la description faite ci-dessus, la présente invention est applicable, d'une façon générale, à la production d'un dispositif à circuit intégré semiconducteur sans faire intervenir des processus de fabrication compliqués, indépendam- ment des types d'éléments semiconducteurs tels que des tran- sistors, des thyristors, des diodes ou des composants semblables ainsi que de la configuration du circuit intégré auquel doivent être incoporés différents éléments. On a vérifié par des essais l'effet de réduction de courant de fuite dans des dispositifs à circuit intégré semiconducteurs conformes à ce qui a été décrit ci-dessus. La Fig. 9 montre graphiquement des distributionsdu courant de fuite inverse dans un thyristor correspondant à un mode de réalisation de la présente invention, par comparaison à ce qu'on obtient dans un thyristor classique ayant presque la même confi- guration mais ne comportant pas d'électrode anti-inversion. Plus particulièrement, les blocs hachurés mettent en évidence l'apparition d'un courant de fuite dans les thyristors classi- ques, c'est-à-dire des thyristors ne comportant aucune électrode antiinversion. On peut voir que le courant de fuite inverse apparaissant dans le thyristor conforme à l'invention est ré- duit à peu près à environ 1/10000 du courant des thyristors classiques, de sorte qu'on obtient une grande capacité de blocage de tension. La Fig. 10 représente une autre version du dispositif à circuit intégré semiconducteur conforme à l'invention. Sur cette figure, des parties semblables à celles indiquées sur les Fig. 1 et 2-ont été désignées par des références numériques ou des symboles semblables. Bien que l'électrode anti-inversion 11 soit prévue et connectée à l'électrode de cathode 10 comme dans le cas de la Fig. 3, cette électrode ne s'étend pas jusqu'au film en oxyde de silicium 3. Cependant, il est prévu une région 14 de type N à forte concentration d'impuretés entre 1 ' électrode anti-inver- sion 11 et le film d'oxyde de silicium 3, comme le montre la vue en plan. Lorsqu'une tension inverse ou positive est appliquée à l'électrode de grille 9 par rapport à l'électrode d'anode 8, la couche d'inversion C3 a tendance à s'étendre vers la région de base ou de grille 6 de type P à partir de la région d'émetteur ou d'anode 5 de type P; Sur la région 14 de type N à forte concentration en impuretés,des lacunes positives qui constituent la couche d'inversion sont neutralisées par des électrons négatifs présentés par les impuretés, de sorte que l'extension de la couché d'inversion est arrêtée dans la région 14 de forte concentration en impuretés. En d'autres termes, la région 14 de forte concentration en impuretés sert d'élément d'arrêt de canal. En conséquence, la région 14 coopère avec l'électrode anti-inversion 11 pour empêcher la couche d'émetteur 5 de type P et la couche de base 6 de type P d'être interconnectées électriquement par une couche d'inversion. En conséquence, il ne se produit pas de courant de fuite. La structure correspondant à ce mode de réalisation est effi- cace quand l'électrode anti-inversion 11 n'est pas autorisée à s'étendre jusqu'au film d'oxyde de silicium 3. La description faite ci-dessus s'applique de la même façon à des éléments présentant des types de conductivité qui sont inverses de ceux intervenant dans les éléments représentés. En outre, il est à noter que les principes de l'invention peu- vent également être appliqués à des pastilles semiconductrices du type à isolation par jonction PN et du type à isolation par intervalle d'air. Egalement, la pastille semiconductrice peut comporter une surface dans laquelle sont formés des évidements. REVENDICATIONS 1.- Dispositif à circuit intégré semiconducteur, caracté- risé en ce qu'il comprend: a) une pastille semiconductrice monolithique (1) compor- tant une pluralité d'îles (2a,..., 2i) placées dans une région porteuse, chacune desdites les (2a,..., 2i) étant isolée par une lisière d'Iles associées (3); b) au moins une desdites Iles (2e) ayant un premier type de conductivité et comportant au moins deux régions diffusées (5, 6) d'un second type de conductivité qui est opposé au pre- mier type, ces régions diffusées étant isolées l'une de l'autre; c) des électrodes respectives (8, 9) qui sont reliées auxdites régions diffusées (5, 6), avec une faible résistance, par l'intermédiaire d'un film isolant (12) prévu sur ladite île; et d) une électrode anti-inversion (11) reliée à l'une (9) desdites électrodes (8, 9) et disposée de manière à envelopper la région diffusée associée (6) sur laquelle ladite électrode (9) est formée en la séparant de l'autre région diffusée (5) en coopération avec ladite lisière d'îles (3) et l'électrode précitée (9), en considérant le plan de ladite pastille semi- conductrice. 2.- Dispositif à circuit intégré semiconducteur selon la revendication 1, caractérisé en ce que ladite électrode anti- inversion (11) s'étend sur ledit film isolant (12) jusqu'à ladite lisière d'Iles (3). 3.- Dispositif à circuit intégré semiconducteur selon la revendication 1, caractérisé en ce que ladite île comprend en outre une région (14) du premier type de conductivité et d'une forte concentration en impuretés qui est placée entre ladite électrode anti-inversion (11) et ladite lisière d'îles (3), ladite région (14) de forte concentration en impuretés enve- loppant ladite région diffusée (6) en coopération avec ladite première électrode (9), ladite électrode anti-inversion (11) et ladite lisière d'Iles (3). 4.- Dispositif à circuit intégré semiconducteur selon la revendication 1, caractérisé en ce que les deux électrodes précitées (8, 9) s'étendent sur ledit film isolant (12) au delà des bords des jonctions PN exposées sur la surface de la pas- tille semiconductrice, lesdites jonctions PN étant formées par ladite île 2e et par lesdites première et seconde régions diffusées (5, 6). 5.- Dispositif à circuit intégré semiconducteur, caracté- risé en ce qu'il comprend: a) une pastille semiconductrice monolithique (1, 101) comportant une pluralité d'îles (2a,..., 2i) (102) formées dans une région porteuse (4, 104), chacune desdites îles étant isolée par une lisière d'îles associées (3, 103); b) une desdites îles ayant un premier type de conducti- vité et comportant au moins deux régions diffusées (5, 6) (105, 107) d'un second type de conductivité qui est opposé au premier type, lesditesrégions étant isolées l'une de l'autre; c) une desdites régions diffusées comportant une région diffusée additionnelle (7) (108) du premier type de conducti- vité; d) une première, une seconde et une troisième électrode (10, 9, 8) (111, 112, 110) en contact avec ladite région dif- fusée additionnelle du premier type de conductivité, ainsi qu'avec lesdites première et seconde régions diffusées du second type de conductivité, respectivement, avec de faibles résistances, au travers d'un film isolant prévu sur ladite île; e) une électrode anti-inversion (11) (113) reliée à l'une desdites première et seconde électrodes, cette électrode anti-inversion enveloppant ladite région diffusée additionnelle du premier type de conductivité et la première région diffusée du second type de conductivité en l'isolant de ladite seconde région diffusée du second type de conductivité en coopération avec ladite lisière d'îles, en considérant un plan de ladite pastille semiconductrice. 6.- Dispositif à circuit intégré semiconducteur selon la revendication 5, caractérisé en ce que ladite île comprend une région (14) du premier type de conductivité et d'une forte concentration en impuretés qui est située entre ladite élec- trode anti-inversion (111) et ladite lisière d'îles (103).