FR 2488089 A1 19820205 FR 8016708 A 19800729 La présente invention se rapporte au domaine du transcodage d'informations et elle a plus particulièrement pour objet un procédé de transformation d'un flux d'informations, binaires par exemple, en un flux d'impulsions mieux adapté aux milieux de transmission usuels (cârble à conducteur métallique, câble à fibres optiques, etc.); ce flux est le plus souvent une suite d'impulsions ternaires, c'est-à-dire à trois niveaux. L'invention a également pour objet un système de transmission permettant la mise en oeuvre de ce procédé. Le problème posé par un tel transcodage a fait l'objet de nombreuses études, parmi lesquelles on peut citer à titre d'exemple l'article de J. VALIN, paru dans la revue technique THOMSON-CSF, (volume Il n0 2 juin 1979 page 359); il en ressort notamment que les caractéristiques recherchées pour un code sont: la minimisation de la bande passante normalement nécessaire pour transmettre correc- tement le signal; la suppression de la composante continue, de façon à permettre la simplification de certains éléments du système de transmission; la possibilité de disposer d'un processus auto- synchronisant, permettant d'éviter l'adjonction d'un canal particulier pour la transmission de signaux de synchronisation, et la détection intrinsèque des erreurs de transmission. On connait en particulier un certain nombre de codes complexes, décrits notamment dans l'ar- ticle précité, tels que les codes ternaires, quaternaires, etc., pour lesquels le nombre de combinaisons possibles est supérieur à celui du code, par exemple binaire, de départ. Cette redondance permet de définir plusieurs alphabets, c'est-à-dire qu'à chaque valeur possible du code de départ il correspond plusieurs valeurs du code complexe. On appelle loi de codage la loi permettant de choisir pour chaque valeur du code de départ celui des alphabets qui sera utilisé, en fonction de critères qui tiennent compte de l'ensemble du message déjà transmis: ce critère est la somme numérique cou- rante, dont on rappelle qu'elle est la somme des valeurs des symboles du code entre l'instant choisi comme origine de l'émission et un instant t quelconque. Or, il est connu que le bornage de la somme numérique permet notamment d'éliminer la composante continue du signal transmis: la loi de codage règle donc en général le passage d'un alphabet à l'autre en vue de diminuer la somme numérique courante. La présente invention a pour objet la transmission d'infor- mations supplémentaires, constituant ce qui est appelé dans la suite une voie d'ordre, se superposant à l'information à transmettre, et ce par une altération de la loi du codage tout en conservant globa- lement les avantages de cette loi sur le plan de la bande passante, de la composante continue, etc. Plus précisément, le procédé selon l'invention a pour objet le transcodage d'une information à transmettre sur une voie de trans- mission, exprimée selon un premier code, et comporte les opérations suivantes: - la transformation du premier codage en un second codage par le choix d'un parmi plusieurs alphabets susceptibles d'assurer une telle transformation, ce choix étant effectué en fonction de la valeur de la somme numérique courante, selon une loi de codage telle que la valeur de cette somme numérique se trouve minimisée; - la détection d'au moins une valeur possible de l'information à transmettre, pour laquelle la loi de codage est altérée en fonction de l'information de voie d'ordre; l'émission à une extrémité de la voie de transmission de l'information exprimée selon le deuxième codage et telle qu'altérée par la voie d'ordre; - la transformation de l'information reçue à l'autre extrémité de la voie de transmission en une information exprimée selon le premier codage; - la détection de la voie d'ordre par détection des altérations de la loi de codage. L'invention a également pour objet un système de transmission d'informations permettant la mise en oeuvre du procédé ci-dessus et comporte à cet effet un module d'émission et un module de réception, placés de part et d'autre d'une ligne de transmission. Le module d'émission comporte principalement: - des moyens de détection d'au moins une valeur possible des informations à transmettre, exprimée selon le premier codage, pour laquelle la loi du codage est modifiée, recevant la voie d'ordre et fournissant un signal de modification de cette loi; - des moyens d'élaboration de la somme numérique courante; - des moyens de transcodage recevant l'information à trans- mettre, la somme numérique et le signal de modification, et fournissant une information à émettre, exprimée selon le deuxième codage. Le module de réception comporte principalement: - des moyens de transcodage, recevant l'information transmise et la transformant en une information exprimée selon le premier codage; - des moyens d'élaboration de la somme numérique courante, recevant notamment l'information transmise; - des moyens de détection des altérations de la loi de codage, recevant l'information transmise et la somme numérique et four- nissant l'information de voie d'ordre. D'autres objets, caractéristiques et résultats de l'invention ressortiront de la description suivante, donnée à titre d'exemple non limitatif et illustrée par les dessins annexés, qui représentent: - la figure 1, un premier mode de réalisation du module d'émission utilisé dans le système de transmission selon l'invention; - la figure 2, un deuxième mode de réalisation de ce module d'émission; - la figure 3, un mode de réalisation du module de réception utilisé dans le système de transmission selon l'invention. Sur ces différentes figures, les mêmes références se rapportent aux mêmes éléments. Ces différentes figures représentent des modes de réalisation d'éléments du système selon l'invention dans le cas d'un transcodage particulier connu sous le nom de 4B/3T, dans lequel l'information à transmettre est exprimée sous forme binaire et fournie sous la forme de mots de quatre bits et l'information transcodée, émise sur la voie de transmission, est exprimée sous forme de mots de trois caractères ternaires, c'est-à-dire pouvant prendre une parmi trois valeurs, représentées habituellement par les symboles: "o ", "+ " et Le tableau ci-dessous donne un exemple de codage 4B/3T à quatre alphabets, c'est-à-dire que pour chaque mot binaire de quatre bits, la correspondance ternaire se fait en prenant un mot ternaire de trois caractères dans l'une des quatre colonnes possibles. Le choix entre ces colonnes, donc entre ces quatre alphabets se fait selon la valeur de la somme numérique courante, c'est-à-dire la somme numérique résultant de tous les mots déjà transmis, cette somme étant faite dans ce cas mot après mot. En se reportant au tableau, on a représenté dans la première colonne un mot binaire Bn occupant un rang n dans un message à transmettre donné et les colonnes suivantes représentent un mot ternaire correspondant Tny exprimé selon l'un des quatre alphabets et choisi selon la loi de codage retenue, en fonction de la valeur de la somme numérique Sn 1 des n-i mots précédant le mot Tn* MOT MOT TERNAIRE T n BINAIRE - - - - - - - - - - - - - - - -- Bn Sn_ 1 = --2 sn-1 = - Sn-l = 0 n-1 = + 1 0000 ± + ± + ++ -__ 0001.+ - + - - + - - + - 0 + + 0 + + 0-- 0-- 0011 +0+ +0+ -O- -0- -++ -++ - + + --0 0101 + + 0 ± - + -- + -- +± + ± -- + -- + 0111 00+ 00+ 00- 00- 1000 0 + 0 0 + 0 0-0 0-0 1001 + 0 0 + 0 0 -00 -00 1010 +0- +0- + 0 - +0- 1011 ±0 ±0 ±0 ±0 1100 - 0 + -0+ -0+ -0+ 1101 -+ +0 -+ 0 +0 -+0 1110 0± 0± 0 + - 0± 1111 0- + o0-+ 0- + 0-+ Chaque caractère ternaire peut être bien entendu représenté en binaire à l'aide de deux bits, avec par exemple la convention suivante: - un + ternaire est représenté en binaire par 10; un 0 ternaire est représenté en binaire par 00; - un - ternaire est représenté en binaire par 01. Il est ainsi possible de représenter un mot ternaire de trois caractères en binaire par 6 bits. Selon l'invention, la loi de codage représentée par le tableau ci-dessus est modifiée afin de permettre la transmission d'une information supplémentaire, dite voie d'ordre, de la façon sui- vante: au moins un des mots Bn possibles voit sa loi de codage altérée au moins dans certains cas, par exemple selon la valeur de la somme numérique. On obtient, à titre d'exemple, le tableau suivant lorsqu'on décide de modifier la loi de codage pour un seul mot Bno par exemple 1000. Il apparaît sur ce tableau, lorsqu'on le compare au précé- dent, que lorsque l'information de voie d'ordre est égale à 0, la loi de codage n'est pas altérée, cette altération ne se produisant que pour une voie d'ordre égale à 1 et que pour les valeurs de somme numérique égale à -1 ou 0, cela afin de réduire l'excursion de cette dernière conformément au critère mentionné plus haut. La figure 1 représente un premier mode de réalisation du module d'émission du système de transmission selon l'invention, adapté au code décrit ci-dessus. Le module d'émission comporte un premier ensemble A, appelé moyens de transcodage, qui est constitué par un circuit logique câblé ou par une mémoire, par exemple du type ROM, qui reçoit le mot binaire B n à transmettre, sur 4 bits en parallèle dans l'exemple précédent, ainsi que la valeur Sn-1 de la somme numérique des n-I mots précédents du message considéré, exprimée sur deux bits en parallèle; le bloc A reçoit également une information V, sur un bit, qui représente un ordre éventuel de modification de la loi de codage. Le bloc A fournit en fonction de ces trois éléments le mot B voie Tn n n- d'ordre ____________________________ n- Sn- = -1 Sn-1 =0 Sn 1 = +1 I I i 0+0 1 0-0 1000 ------- O + O ---------- ---------- I -0 1 I 0-0 i 0+0 I l I I ternaire Tn, en général sous sa représentation binaire par exemple selon la convention indiquée plus haut, ainsi que la somme numé- rique de ce mot ternaire Tn, noté St. Le module d'émission de la figure 1 comporte encore des moyens de détection E, recevant le mot binaire B également sur n quatre bits, l'information de voie d'ordre VE sur un bit, ainsi que l'indication de la somme numérique Sn-1 sur deux bits. Ce bloc E fournit, en fonction du deuxième tableau, l'information V précé- dente, c'est-à-dire qu'il a pour fonction de reconnaître le ou les mots susceptibles de subir une modification de la loi de codage en fonction de la voie d'ordre, de reconnaître de la même manière la valeur de la somme numérique Sn-1 et, lorsque les valeurs de Bn et de Sn-1 sont convenables, de lancer l'ordre V de modification de la loi de codage en fonction de la valeur (0 ou 1) de l'information de voie d'ordre d'entrée VE. Le bloc E est également constitué par un circuit logique câblé ou une mémoire de type ROM par exemple. Le module de la figure 1 comporte encore des moyens d'élaboration de la somme numérique S, nouvelle valeur de cette -somme après l'émission du mot ternaire Tn. Dans ce mode de réalisation, ces moyens sont constitués par un additionneur B qui reçoit, d'une part, la valeur Sn-1 et, d'autre part, la valeur St et qui fournit sur deux sorties B0 et B1 la valeur de Sn; ces deux sorties alimentent des bascules de type D, repérées C et F, qui permettent d'avoir disponible la valeur de Sn pour le mot binaire suivant Bn+l. Les bascules C et F comportent classiquement une entrée de synchronisation CL reliée à une horloge H centrale du module, et ont pour fonction de prendre l'état de leur entrée D, qui est alors disponible sur la sortie Q, à l'apparition du signal d'horloge. Le module d'émission ainsi décrit permet la mise en oeuvre du procédé selon l'invention de la façon suivante: le bloc E réalise la détection de la valeur binaire choisie pour porter l'information de voie d'ordre, en fonction de la valeur de Sn_1 Le bloc A réalise la transformation du codage binaire en un codage ternaire selon la loi de codage qui permet de choisir entre les quatre alphabets possibles en fonction de la valeur de la somme numérique Sn-1' selon le premier tableau ci-dessus. Ce bloc permet l'émission d'une infor- mation exprimée selon le codage ternaire tel que modifié par l'ordre V fourni par le bloc E. La figure 2 représente un deuxième mode de réalisation du module d'émission selon l'invention. Ce module comporte un bloc G, réalisé à l'aide d'un circuit logique câblé ou, plus simplement, d'une mémoire, par exemple du type ROM; il réalise simultanément les fonctions des blocs A et E de la figure 1, c'est-à-dire qu'il reçoit le mot binaire Bn ainsi que la somme SnI et la voie d'ordre VE et fournit, en fonction du premier tableau ci-dessus tel que modifié par le second tableau, directement le mot ternaire Tn exprimé sous forme binaire sur six bits. Le calcul de la somme numérique Sn à partir de la somme Sn et de la somme St du mot Tn peut être soit réalisée comme montré sur la figure 1, c'està-dire à partir de Sn-1 et de St par un additionneur, soit comme représenté sur la figure 2 par un bloc I, constitué par un circuit logique câblé ou une mémoire, fournissant à partir de Sn_1 et de Bn la nouvelle valeur Sn sur deux sorties Io et 1 qui alimentent, comme précédemment, les bascules C et F qui maintiennent disponible sur leur sortie la valeur de la somme numérique courante. Ce mode de réalisation a l'avantage d'éviter l'élaboration de S t et d'éviter l'utilisation d'un additionneur. La figure 3 représente un mode de réalisation du module de réception du système de transmission selon l'invention. Ce module comporte des moyens de transcodage K, cons- titués par exemple par une mémoire ou un circuit logique câblé, recevant le mot ternaire Tn transmis, de préférence en représen- tation binaire sur six bits, et le convertissant en un mot binaire Bn. exprimé sur quatre bits. Ce bloc K fournit également, sur deux bits, la valeur de la somme numérique du mot T considéré, notée St. n t Le module comporte encore des moyens d'élaboration de la somme Sn à partir des valeurs Sn1 et St. Ces moyens peuvent être constitués de façon analogue à ceux de la figure 1, comme repré- senté sur la figure 3, par l'additionneur B recevant les deux bits de Sn-, et deux bits de St et relié par ses sorties B0 et B1 respec- tivement aux deux bascules C et F, qui fournissent la valeur de Sn. Ces moyens d'élaboration de Sn peuvent également être réalisés de façon analogue à ce qui est représenté sur la figure 2, c'est-à-dire par un bloc constitué par un circuit logique câblé ou une mémoire, permettant d'éviter l'étape d'élaboration de St et l'utilisation d'un additionneur. Le module de réception comporte encore des moyens de détection de la voie d'ordre, recevant le mot ternaire Tn et la somme numérique Sn- Ces moyens comportent un bloc J, constitué par exemple par un circuit logique câblé ou une mémoire, four- nissant une information sur une première sortie notée J. lorsque la voie d'ordre est nulle, et fournissant une information sur une deuxième sortie notée J lorsque la voie d'ordre est égale à 1. Ces deux sorties sont reliées à une bascule du type RS, référencée L, qui fournit sur sa sortie l'information de voie d'ordre égale à 0 ou 1. Les éléments J et K peuvent être réunis en un seul circuit recevant les informations T et Sn1 et fournissant J., J, et Bn* Le module de réception ainsi décrit permet la mise en oeuvre du procédé selon l'invention de la façon suivante: L'information reçue (Tn) exprimée en ternaire est trans- formée en binaire (Bn) et ce, indépendamment de l'existence d'une information de voie d'ordre, ce qui montre que la transmission de la voie d'ordre n'interfère pas avec l'information à transmettre; la détection de la voie d'ordre se fait par la détection des modifi- cations que subit la loi de codage à partir du mot ternaire Tn (ici: reconnaissance de la valeur 1000) et en fonction de la valeur de Sn-1 (ici: - 1 ou 0), qui fournit d'après le deuxième tableau ci-dessus la valeur de la voie d'ordre. Afin de limiter les erreurs sur la voie d'ordre, il est nécessaire que la rapidité de modulation (RMO) de la voie d'ordre, soit assez grande devant la probabilité d'apparition des mots prévus pour porter l'information de voie d'ordre. La grandeur RMO est égale à la rapidité de modulation du système (RMS) divisée par M, M étant le nombre moyen de mots séparant deux mots prévus pour émettre la voie d'ordre. Cela conduit au choix du nombre de mots susceptible de porter l'information de voie d'ordre, en fonction de RMS et du taux d'erreur admis. La description faite ci-dessus l'est bien entendu à titre d'exemple non limitatif et différentes variantes sont possibles dans le cadre de l'invention. C'est ainsi par exemple que l'altération de la loi de codage peut être réalisée pour un seul mot binaire mais pour toutes les valeurs de la somme numérique, le mot binaire étant alors par exemple traduit par un mot ternaire prenant une valeur norma- lement interdite (par exemple 000 dans la table de codage 4B/3T donnée précédemment) lorsque l'information de voie d'ordre est égale à 1. De la même manière, rentrent dans le cadre de l'invention des procédés et systèmes de transmission permettant la transmission d'une voie d'ordre par altération de la loi de codage lorsque le transcodage utilisé est différent de l'exemple 4B/3T précisément décrit. 1I REVENDICATIONS 1. Procédé de transcodage d'une information à transmettre sur une voie de transmission et exprimée selon un premier code, comportant les phases suivantes: - la transformation du premier codage en un second codage par le choix d'un parmi plusieurs alphabets susceptibles d'assurer une telle transformation, ce choix étant effectué en fonction de la valeur de la somme numérique, selon une loi dite loi de codage et telle que la valeur de cette somme numérique soit minimisée; -_ la détection d'au moins une valeur possible de l'information à transmettre, pour laquelle la loi de codage est altérée en fonction d'une information supplémentaire à transmettre dite voie d'ordre; - l'émission à une extrémité de la voie de transmission de l'information exprimée selon le second codage et telle qu'altérée par la voie d'ordre; - la transformation de l'information reçue à l'autre extré- mité de la voie de transmission en une information exprimée selon le premier codage; - la détection de la voie d'ordre par détection des alté- rations de la loi de codage. 2. Procédé selon la revendication 1, caractérisé par le fait que le premier code est un code binaire et le second code un code ternaire. 3. Procédé selon l'une des revendications précitées, carac- térisé par le fait que l'information exprimée selon l'un ou l'autre code est organisée en mots comprenant un premier nombre déter- miné de caractères pour le premier code et un second nombre déterminé de caractères pour le second code, la somme numérique étant élaborée à la fin de chaque mot. 4. Procédé selon l'une des revendications précitées, carac- térisé par le fait que l'altération de la loi de codage est réalisée pour l'une des valeurs possibles d'un mot du premier code, lorsque la somme numérique prend au moins deux valeurs, ces dernières étant choisies parmi les plus faibles des valeurs possibles. 5. Système de transmission assurant la mise en oeuvre du procédé selon l'une des revendications précitées, caractérisé par le fait qu'il comporte un module d'émission qui comporte: - des moyens de détection (E, G) d'au moins une valeur possible de l'information à transmettre, exprimée selon le premier codage (Bn), pour laquelle la loi de codage est altérée, recevant la voie d'ordre (VE) et fournissant un signal de modification (V) de cette loi; - des moyens d'élaboration (B, 1) de la somme numérique (Sn); - des moyens de transcodage (A, G), recevant l'information à transmettre, la somme numérique (Sni) et le signal de modification (V), fournissant une information à émettre (Tn), exprimée selon le premier codage. 6. Système selon la revendication 5, caractérisé par le fait que les moyens de détection et les moyens de transcodage sont réalisés chacun par une mémoire (E, A). 7. Système selon la revendication 5, caractérisé par le fait que les moyens de détection et les moyens de transcodage sont réalisés par une même mémoire (G), recevant la voie d'ordre (VE), la somme numérique (Sn 1) et l'information exprimée selon le premier codage (Bn), et fournissant l'information (Tn) exprimée selon le second codage et telle qu'altérée par la voie d'ordre. 8. Système de transmission assurant la mise en oeuvre du procédé selon l'une des revendications 1 à 4, caractérisé par le fait qu'il comporte un module de réception qui comporte: - des moyens de transcodage (K), recevant l'information transmise (Tn) et fournissant une information (Bn) exprimée selon le premier codage; - des moyens d'élaboration (B) de la somme numérique (Sn); - des moyens de détection (M) des altérations de la loi de codage, recevant l'information transmise et la somme numérique, et fournissant la voie d'ordre. 9. Système selon la revendication 8, caractérisé par le fait que les moyens de transcodage et les moyens de détection sont chacun réalisés par une mémoire (3, K). 10. Système selon la revendication 3 et l'une des revendi- cations 5 ou 8, caractérisé par le fait que l'information à trans- mettre étant constituée par un mot de rang n dans un message comportant une pluralité de mots, les moyens d'élaboration de la somme numérique comportent un additionneur (B), recevant la somme numérique des (n-1) mots précédents et la somme numérique ème du n mot, fournie par les moyens de transcodage, fournissant la somme numérique des n mots. Il. Système selon la revendication 3 et l'une des revendi- cations 5 ou 8, caractérisé par le fait que, l'information à trans- mettre étant constituée par un mot de rang n dans un message comportant une pluralité de mots, les moyens d'élaboration de la somme numérique comportent une mémoire (I), recevant la somme numérique des (n-l) mots précédents et le n mot, et fournissant la somme numérique des n mots.