FR 2489572 A1 19820305 FR 8116508 A 19810828 La présente invention concerne un procédé et un appa- reil permettant d'effectuer des opérations de montage à partir de signaux numériques qui sont enregistrés sur un support d'enregistre- ment, et elle s'applique particulièrement à un procédé et à un appa- reil pour lesquels des signaux numériques, comme des signaux d'audio- fréquence codés suivant la technique dite de modulation par impul- sions codéessubissent des opérations de montage électronique suivant un mode de montage électronique utilisant l'insertion ou le groupage. La technique antérieure propose des dispositifs d'en- registrement et de reproduction en modulation par impulsions codées permettant d'enregistrer et de reproduire un signal d'audiofréquence sous forme de signal numérique. Avec ces dispositifs, un signal d'audiofréquence est transformé en un signal numérique par la technique de modulation par impulsions codées (PCM) et est ensuite enregistré pour être ultérieurement reproduit. Dans un enregistrement en studio typique, il est souhaitable de faire appel au montage électronique pour combiner un signal déjà enregistré avec un signal nouveau. De façon générale, le dispositif d'enregistrement et de reproduction PCM effectue un montage électronique par groupage ou insertion. Un exemple d'un semblable montage électronique est décrit dans la de- mande de brevet des Etats-Unis d'Amérique n0 116 401 déposée le 29 janvier 1980 et cédée à la demanderesse. Si le montage électronique décrit ci-dessus est effectué sur un signal enregistré, on doit s'attendre à ce que des erreurs soient toujours produites aux points de montage, c'est-à-dire aux points de début et aux points d'arrêt de l'opération d'enregistre- ment. Lorsqu'une erreur n'apparaît qu'une seule fois sur une lon- gueur prédéterminée du support d'enregistrement, elle peut être cor- rigée à l'aide d'un code de correction d'erreur qui est couramment enregistré avec le signal numérique. Toutefois, si les opérations de montage sont effectuées à répétition de façon qu'il existe de nombreux points de montage sur une brève étendue, il peut se produire dans cette étendue un nombre correspondant d'erreurs, de sorte que ces erreurs ne sont plus corrigibles. Par conséquent, lors de la reproduction du signal numérique, les parties de celui-ci o de multiples opérations de montage ont eu lieu s'accompagnent souvent d'un bruit sec que l'oreille peut distinguer. Pour combattre cet effet non souhaitable, il faut commander, pendant le montage électro- nique, les points de début et d'arrêt de l'enregistrement de manière à empêcher l'apparition d'erreurs non corrigibles. Selon unaspect de l'invention, les points d'un support d'enregistrement auxquels ce dernier peut commencer ou s'arrêter (qui seront ci-après respectivement désignés comme étant les points d'entrée et les points de sortie) sont soumis à des règles permet- tant d'empêcher que des erreurs non corrigibles ne soient produites pendant le montage. Lorsque le code de correction d'erreur associé permet de corriger une erreur d'ordre m, et qu'il est iit appel à une technique d'entrelacement (ou "étalement d'erreur") comme pro- tection contre les erreurs dites "en rafale", l'appareil de l'inven- tion produit un signal de commande indiquant les points de montage d'entrée ou de sortie autorisés, en association avec l'entrelacement d'une séquence de données enregistrée, de sorte qu'il apparaît un nombre d'erreurs inférieur à m+l à la suite de n'importe quelle opération de montage d'entrée ou de sortie. Le procédé et l'appareil de l'invention seront com- modément utilisés lorsque l'on aura doté le signal numérique enregistré d'une capacité de correction d'erreur en le traitant, avant l'enregistrement, sous forme d'une séquence de blocs de cor- rection d'erreur formés de N séquences de mots d'information numé- riques et de n séquences de mots de correction d'erreur dont les éléments générateurs sont constitués de mots des séquences de mots d'information respectives, et en produisant un entrelacement de retardement par le fait que l'on aura prévu, pour chacune des N sé- quences de mots d'information et n séquences de mots de correction d'erreur, des retards différents respectifs qui sont des multiples entiers de D longueurs de bloc. Dans un tel cas, on réalise le montage en reproduisant le signal numérique enregistré à partir du support d'enregistrement, en formant un signal supplémentaire à ajouter au montage, en mélangeant le signal numérique reproduit, de préférence dans un dispositif de fondu-enchaîné, de façon à produire un signal numérique monté, et en enregistrant le signal numérique monté sur le support d'enregistrement. On peut commander le minutage corres- pondant au commencement et à la fin de l'enregistrement du signal numérique monté de manière qu'ils apparaissent en des points séparés par un intervalle prédéterminé T et ainsi assurer qu'un nombre d'erreurs inférieur à n+l soit produit. Plus spécialement, l'inter- valle prédéterminé peut être plus long que le plus grand des retards différents respectifs si bien que l'on n'effectue une opération de montage d'entrée ou de sortie qu'une seule fois pour chaque étendue du support d'enregistrement portant un ou plusieurs mots de correction d'erreur donnés et les mots d'information constituant ses ou leurs éléments générateurs. D'une façon également possible, on choisit l'intervalle prédéterminé T de façon que le plus petit commun mul- tiple de T et de D soit supérieur au nombre de retards D séparant les mots d'un bloc de correction d'erreur donné. En d'autres termes, pour N séquences de mots d'information et n séquences de mots de correction d'erreur, le plus petit commun multiple de T et D dépasse (N+n-l)D. La description suivante, conçue à titre d'illustra- tion de l'invention, vise à donner une meilleure compréhension de ses caractéristiques et avantages; elle s'appuie sur les dessins annexés, parmi lesquels - - la figure 1 est un schéma de principe montrant un exemple d'un enregistreur à modulation par impulsions codées destiné à être utilisé avec l'invention; - la figure 2 montre un bloc de transmission d'un signal codé en vue de la correction d'erreur selon l'exemple donné ci-dessus; - la figure 3 est un diagramme permettant d'expliquer l'entrelacement de retards dans l'appareil de la figure 1; les figures 4A, 4B, 5A et 5B sont des diagrammes temporels servant à expliquer des modes de réalisation du procédé de l'invention; - la figure 6 montre un segment de bande magnétique enregistrée utilisé en relation avec l'invention; - les figures 7A et 7B montrent un format d'enre- gistrement destiné à un mode de réalisation de l'invention; - la figure 8 est une vue schématique d'une confi- guration d'entête de bande destinée à Etre utilisée avec l'invention; les figures 9 et 10 sont des schémas de principe montrant respectigement les structures d'une configuration d'enre- gistrement et d'une configuration de reproduction utilisées en rela- tion avec un mode de réalisation de l'invention; - la figure Il est un schéma de principe montrant la structure d'un codeur prévu dans une configuration d'enregistrement pratique; - les figures 12, 13, 14A et 14B sont des diagrammes servant à expliquer la structure du signal numérique enregistré et de son entrelacement croisé suivant un mode de réalisation de l'in- vention; - la figure 15 est un schéma de principe montrant la structure d'un décodeur prévu dans une configuration de repro- duction pratique; - la figure 16 est un schéma de principe d'un mode de réalisation de l'appareil de montage selon l'invention; et - les figures 17A à 17F sont des diagrammes temporels servant à expliquer le fonctionnement de l'appareil de montage cité ci-dessus. Des techniques d'enregistr"--nt numérique ont été mises au point en vue de l'enregistrement de signaux, par exemple des signaux d'audiofréquence de haute fidélité, sous forme d'un signal modulé par impulsions codées (PCM) et, au moyen de ces techniques, la fidélité de l'équipement de traitement de signaux peut etre fortement améliorée, le signal reproduit étant assuré d'avoir la plus haute qualité. Toutefois, les signaux mis sous forme numérique sont susceptibles d'erreurs en rafale produites par des lacunes pouvant survenir lors des processus d'enregistrement et de reproduction. Afin de protéger le signal PCM de ces erreurs en rafale, des techniques d'entrelacement ont été mises au point. Avec une telle technique, plusieurs mots successifs du signal de données PCM sont utilisés pour produire un mot de code de correction d'erreur. Alors, les mots de données PCM respectifs et le mot de code de correction d'erreur sont étalés par une technique d'entrelacement de retards de façon à apparaître dans différents blocs sur le support d'enregistre- ment. De cette manière, une erreur en rafale est susceptible d'affecter au plus un seul mot dans un bloc de correction d'erreur. Par conséquent, lorsque les mots de données PCM sont regroupés sui- vant leur ordre initial, un seul mot au plus sera erroné, et l'er- reur correspondante pourra facilement être corrigée. Un exemple d'appareil de codage simple permettant d'effectuer l'entrelacement décrit ci-dessus est illustré sur la figure 1. Comme le montre la figure 1,-un signal d'audio- fréquence à un seul canal est appliqué à une borne d'entrée 1, puis, de là1, à un modulateur 2 de codage d'impulsions dans lequel le signal est transformé en un signal PCM d'audiofréquence. Le modu- lateur 2 est destiné à transformer des échantillons successifs du signal d'entrée analogique en mots numériques consécutifs Wi par l'intermédiaire d'un convertisseur analogique-numérique non repré- senté. Le signal PCM d'audiofréquence passe ensuite du modulateur 2 a un circuit 3 de répartition dans lequel il est cycliquement divisé en quatre séquences de données PCM W(0), W(1), W(2) et W(3). Chacune de ces séquences de données comporte tous les quatrièmesmots: W(1) = [Wl, W5, Wg, .,..DTD: W(2) = [W2 6, W10,...], W(3) = [W3, W7, Wll,...]. Ces quatre séquences de données W(0) à W(3) sont appliquées, à raison d'un seul mot à la fois, à un additionneur modulo deux, désigné par la référence 4, qui produit une séquence de données de parité P(O) destinée à être utilisée pour la correction d'erreur. La séquence de parité P(O), qui consiste en mots de parité P0O P2, P4 P66'..., peut être exprimée de la manière suivante: P(o) = w(o) W(1) (w (2) Q w(3). Chacun de ces mots de parité P., P2,... et les quatre mots W(O), W(1), W(2) et W(3), qui forment ses éléments générateurs, constitue un bloc de code de correction d'erreur. Les séquences W(O), W(1), W(2), W(3) et P(0) sont délivrées à un étage d'entrelacement 5 qui a pour fonction d'entre- lacer, ou d'étaler, chaque bloc de correction d'erreur sur une étendue de plusieurs blocs des transmissions. L'étage d'entrelacement 5 comporte des circuits retardateurs respectifs présentant des retards de 0 mot, D mots, 2D mots, 3D mots et 4D mots de sorte que des retards différents respectifs sont conférés à cha- cune des séquences W(O), W(l), W(2), W(3) et P(O). Dans un dispositif pratique, l'étage d'entrelacement 5 peut être formé de plusieurs mémoires à accès direct, les adresses d'écriture et les adresses de lecture de chaque mémoire à accès direct étant commandées de façon que le retard approprié soit fourni par chacune. Dans un tel cas, les mémoires à accès direct peuvent également être utilisées comme circuit de répartition 3 et faire également fonction du circuit de groupage 6 qui lui fait suite et qui sera décrit ci-après. A une sortie de l'étage d'entrelacement 5, sont produites des séquences de données entrelacées W(0), W'(1), W'(2), W'(3) et P'(0), et le circuit de groupage 6 transforme les cinq séquences entrelacées W(0), W'(1), W'(2) , W'(3) et P'(0) en une série de blocs d'enregistrement contenant cinq mots des séquences respectives. Faisant suite au circuit de groupage, un générateur 7 de code de contrôle de redondance cyclique ajoute un code de contrôle de redondance cyclique (GRC) à la fin de chaque bloc, et un circuit 8 de mélange de signal de synchronisation ajoute un mot de synchronisa- tion (SYNC) au début de chaque bloc. Par conséquent, les blocs de transmission, qui sont typiquement représentés sur la figure 2, sont fournis sous forme de série à une borne de sortie 9. Le générateur 7 de code CRC peut comprendre par exemple un circuit additionneur complet, et les bits les moins signi- ficatifs d'une somme des mots entrelacés du bloc de transmission peuvent être entrelacés comme code CRC. Dans un circuit de décodage complémentaire, le code CRC est comparé avec les chiffres les moins significatifs d'une somme des mots entrelacés reçus pour chaque bloc. Si le code CRC et les bits les moins significatifs de la somme obtenue ne concordent pas, alors tous les mots de ce bloc sont affectés de bits d'étiquette d'erreur de façon qu'ils soient iden- tifiés comme erronés. Ainsi, le code CRC est utilisé comme code de détection d'erreur. Bien que ceci ne soit pas présenté sur la figure 1, un modulateur, un amplificateur d'enregistrement et une tête d'enre- gistrement sont connectés à la borne de sortie 9 de façon que les blocs de transmission en série soient enregistrés l'un après l'autre sur une piste longitudinale d'une bande magnétique. L'effet de la séparation retardée des mots respectifs de chaque bloc de correction -d'erreur peut être expliqué en relation avec la figure 3. Si un codage de correction d'erreur est effectué de la manière décrite ci-dessus, cinq mots W., W1, W2, W3 et P formant un bloc de code de correction d'erreur particulier sont enregistrés sur la piste longitudinale de la bande magnétique de façon qu'un intervalle de D blocs existe temporellement entre les plus rapprochés d'entre eux. De façon générale, la longueur totale de l'étendue de la piste magnétique nécessaire pour enregistrer tous les mots de ce bloc de codage est définie comme étant une lon- gueur de séquence de code CL. Si n'importe quel bloc particulier de code de correction d'erreur est formé de N mots de données PCM et de n mots de correction d'erreur, et si le retard D est un nombre entier de longueurs de bloc de transmission, alors la longueur de séquence de code CL s'étend sur une distance égale à (N+n-l)D lon- gueurs de bloc. Dans l'exemple donné ci-dessus, CL=4D longueurs de bloc. Lorsque des mots de parité B(0) sont utilisés dans l'exemple ci-dessus en vue de la correction d'erreur, il est pos- sible de corriger jusqu'à un seul mot erroné dans chaque bloc de code de correction d'erreur, et des erreurs en rafale ayant une longueur inférieure à D blocs de transmission peuvent être complète- ment corrigées si l'on utilise la technique d'entrelacement i retards décrite ci-dessus. Certains codes de correction d'erreur, comme le code d'adjacence en b, peuvent corriger plus d'un mot erroné dans chaque bloc de code de correction d'erreur. Ainsi, si l'on utilise un tel code, des erreurs en rafale dépassant la longueur de D blocs de transmission peuvent parfois être corrigées. Si l'enregistrement des blocs de code de transmission esL interrompu pour une raison quelconque, par exemple pour l'inser- tion d'un signal de montage, il est créé une erreur dans au moins un bloc de transmission. Afin d'assurer que toutes les erreurs créées par ce type d'interruption soient entièrement corrigibles, il faut commander les points d'entrée de montage et de sortie de montage de façon que, si un enregistrement multiple est effectué, des erreurs en rafale ne soient pas créées qui s'étaleraient sur une distance dépassant D blocs de transmission. Lorsqu'un signal numérique PCM est codé de manière à présenter une longueur de séquence de code CL de 4D blocs, ainsi que cela a été indiqué ci-dessus, et lorsque l'on choisit comme unité le nombre n de séquences de correction d'erreur, alors on peut choi- sir les points d'entrée de montage et de sortie de montage de façon qu'il existe entre eux un intervalle T qui est supérieur à la lon- gueur CL de séquence de code, ainsi que cela est représenté sur les figures 4A et 4B. Tant que les intervalles T sont supérieurs à la longueur CL de séquence de code, il n'est pas nécessaire que les intervalles T soient égaux entre eux. Selon une autre possibilité, les points d'entrée de montage et de sortie de montage peuvent être commandés de la manière illustrée sur les figures 5A et 5B. Tant que les mots respectifs de tout bloc de code de correction d'erreur sont séparés les uns des autres par un écartement régulier de D blocs de transmission (qui correspond à une quantité unitaire de retard D) , les points d'entrée de montage et de sortie de montage commandés peuvent être, comme le montre la figure 5B, disposés de façon que le plus petit commun multiple de D et de l'intervalle T dans la séquence de points d'entrée de montage et de sortie de montage soit plus grand que la longueur CL de séquence de code. Lorsque l'intervalle T existant entre le point d'entrée de montage et le point de sortie de montage est choisi de la manière présentée sur les figures 5A et 5B, alors les erreurs créées lors d'une interruption du signal enregistré par une opération de montage coïncideront avec un seul mot, au plus, de tout bloc de correction d'erreur W., W1, W2, W3, P0 donné. Un mode de réalisation d'appareil d'enregistrement et de reproduction permettant d'effectuer l'enregistrement d'un signal de montage selon l'invention va maintenant être décrit en relation initiale avec la figure 6. Sur la figure 6, une bande magnétique 10 de 6,35 mm possède huit pistes de données longitudinales TD% à TD7. Une piste de commande TC et une piste de codage temporel TT sont enregistrées en une partie centrale de la bande, tandis que des pistes analogiques TA1 et TA2 sont respectivement enregistrées sur les parties marginales de la bande 10. Ces huit pistes de données TD% à TD7 sont chacune enregistrées au moyen de signaux PCM d'audiofréquence respectifs à partir de huit canaux CH 1 à CH8. Les pistes analogiques TA1 et TA2 peuvent porter une version analogique du signal PCM et sont utilisées comme référence, par exemple, en vue de faciliter le montage. Comme cela est présenté sur la figure 7A, les pistes de données TD0 à TD7 et la piste de commande TC présentent la relation montrée sur la figure 7A. Sur cette figure, une piste type TD est utilisée pour représenter n'importe laquelle des pistes TD0 à TD7. La piste de commande TC est formée de secteurs consécutifs, correspon- dant chacun à quatre blocs du signal enregistré dans la piste de données TD. Chaque secteur du signal de commande comporte un mot de synchronisation de quatre bits, un mot de commande de seize bits, une adresse de secteur de vingt huit bits et un code CRC de seize bits. Le signal PCM enregistré sur la piste de données TD a un débit de bits plus élevé que le signal de commande, et chaque bloc de trans- mission est formée d'un mot de code de synchronisation de seize bits placé initialement, de seize mots de données de seize bits, et d'un mot de code CRC de seize bits disposé à la suite. A l'intérieur du mot de code de synchronisation 5 relatif à chaque bloc de données PCM, se trouve une adresse de bloc de trois bits [B2, B1, B0]. Le bit le plus significatif B2 de chacune des adresses de secteur correspond au bit le moins significatif S0 de l'adresse de secteur respective transportée dans le signal de commande. Les bits restantsB1 et B0 de l'adresse de bloc varient séquentiellement pour les quatre blocs de chaque secteur, si bien que, pour chaque secteur, les adresses de bloc varient cycliquement [S00O], [S00l], [S0lO], [S 0l].- Le mot de commande contenu dans le signal de com- mande aide à la discrimination de la fréquence d'échantillonnage du signal d'audiofréquence PCM enregistré dans la piste de données TD et identifie en outre son format d'enregistrement. L'adresse de secteur, une adresse absolue qui s'incrémente à partir d'une valeur initiale 0, peut être utilisée pour trouver un point particulier de défilement le long de la bande. Le code CRC peut être utilisé pour vérifier l'exactitude du mot de commande et de l'adresse de secteur pour chaque secteur du signal de commande. Une modulation à trois positions (3PM) ou une autre technique de modulation à haute densité est préférable pour l'enre- gistrement de la piste de données TD. Le signal de commande de la piste TC peut être enregistré par modulation de fréquence. La disposition des têtes d'enregistrement et de repro- duction relatives à chacune des pistes TD à TD7 est présentée sur la figure 8. Une tête d'enregistrement HR et une tête de reproduction HT, ainsi qu'une tête d'enregistrement supplémentaire ER', sont dis- posées l'une à la suite de l'autre dans le sens de défilement de la bande magnétique 10. En pratique, chaque tête HR, HP, ER' possède dix entrefers distincts et dix enroulements distincts, les entrefers étant disposés suivant une ligne coupant la bande magnétique 10 (c'est- à-dire transversalement à celle-ci). Parmi ces entrefers, huit d'entre eux correspondent aux pistes de données TD à TDP et les deux entre- fers restantscorrespondent à la piste de commande TC et à la piste de codage temporel TT. Les pistes analogiques TA1 et TA2 sont enre- gistrées au moyen de têtes distinctes (non représentées). L'enregistrement initial de la bande magnétique 10 s'effectue au moyen de la tête d'enregistrement ERR, tandis qu'un enregistrement ultérieur, comme dans une opération de montage, s'ef- fectue au moyen de la tête d'enregistrement HR'. La piste de commande TC n'est formée que par la tête d'enregistrement HR, et elle n'est enregistrée que lorsque la bande est initialement enregistrée. Ainsi, la piste de commande TC n'est pas réenregistrée ni revue à la suite d'opérations de montage. Les figures 9 et 10 présentent respectivement la structure des configurations d'enregistrement et de reproduction per- mettant l'enregistrement et la reproduction des données PCO sur les huit pistes de données TD à TD7. 1l Dans la configuration d'enregistrement numérique de la figure 9, les signaux PCM d'audiofréquence des huit canaux CH1 à CH8 sont appliqués via des bornes d'entrée lia à llh à des codeurs respectifs 12a à 12h. Ces codeurs 12a à 12h présentent chacun la structure décrite ci-après en relation avec la figure il et comportent un circuit d'entrelacement de retards, un circuit générateur de signaux de parité, un circuit d'addition CRC et un circuit de mélange de signaux de synchronisation, et ils produisent des blocs de code de correction d'erreur possédant les paramètres N=6 et n=2. Les blocs de transmission produits par les codeurs 12a à 12h sont ensuite appliqués à un démultixeur 13 qui produit huit séquences de données. Un signal de discrimination est appliqué à une borne 14, puis, de là, à un codeur 15 de signaux de commande. Le codeur 15 de signaux de commande produit un signal de synchronisation à destination du démultiplexeur 13 afin de commander la mise en forme effectuée à l'intérieur de ce dernier. Le démultiplexeur 13 produit ensuite les huit séquences de données suivant un format de mise en forme prédéterminé à destina- tion de modulateurs 16a à 16h, puis, de là, via des amplificateurs d'enregistrement respectifs 17a à 17h à des têtes d'enregistrement HR à ER7. En pratique, ces dernières sont en réalité les entrefers dis- tincts d'une unique tête HR, et se trouvent donc disposées suivant une ligne coupant la bande magnétique 10. Lorsqu'un signal PCM d'audiofréquence d'un seul canal est enregistré sur une unique piste, le démultiplexeur 12 n'est pas nécessaire absolument. Toutefois, si plusieurs pistes de données, par exemple deux pistes ou quatre pistes, sont utilisées pour enre- gistrées un signal d'audiofréquence PCM à un seul canal, le démulti- plexeur 12 est nécessaire pour répartir les données PCM entre les diverses pistes. L'enregistrement de la piste de commande TC s'effectue également par le moyen de la configuration de la figure 9. Le codeur 15 de signaux de commande fournit le signal de commande de la figure 7 à un modulateur 18 et, de là, via un amplificateur d'enregistrement 19, à una tête HR C d'enregistrement de signaux de commande. La configuration de reproduction numérique de la figure 10 est de façon générale complémentaire de la configuration d'enregistrement de la figure 9 et elle comporte des-têtes de repro- duction de données HP0 à HP7 ainsi qu'une tête HPC de reproduction de signaux de commande, qui sont respectivement en contact avec les pistes de données TD à TD7 et la piste de commande TC. Les signaux de données captés respectifs sont fournis par les têtes HP0 à HP7 via des préamplificateurs de reproduction respectifs 20a à 20h et des circuits 21a à 21h d'extraction de signaux d'horloge, à des démodulateurs 23a à 23h. Des signaux de données démodulés sont ensuite appliqués à des circuits 24a à 24h de correction de base de temps respectifs. Le signal de commande capté est appliqué par la tête HPC, via un amplificateur de reproduction 20k et un circuit 21k d'extrac- tion de signaux d'horloge, à un démodulateur 23k de signaux de com- mande. Le signal de commande démodulé est ensuite appliqué à un déco- deur 25 de signaux de commande. Le décodeur 25 de signaux de commande fournit un signal de commande de cabestan à un dispositif d'asservissement de cabestan (non représenté), un signal de commande de format et des signaux d'horloge d'écriture servant à commander les adresses de mémorisation des correcteurs 24a à 24h de base de temps. Plus spé- cialement, l'adresse de secteur et les adresses de bloc provenant de la piste de commande TC et les mots de synchronisation se trou- vant dans les pistes de données TD0 à TD7 servent à définir les adresses d'écriture relatives aux correcteurs de base de temps 24a à 24h. Un signal d'horloge de référence est appliqué, au niveau d'une entrée d'horloge de référence 26, comme signal d'horloge de lecture, à chacun des correcteurs de base temps 24a à 24h. Les correcteurs de base de temps 24a à 24h produisent alors la séquence de blocs sans variation de la base de temps et sont connectés à un multiplexeur 27. Ce dernier sert à remettre en forme les données reproduites à partir des huit pistes suivant un nombre prédéterminé de canaux de séquences de données, dans cet exemple suivant huit séquences. Chacune de ces séquences est ensuite appliquée à un décodeur de correction d'erreur respectif, 28a à 28h. Chaque décodeur comporte un circuit de con- trole CRC, un circuit de désentrelacement, un circuit de correction d'erreur, et un circuit de compensation d'erreur, ainsi que cela est décrit de façon plus détaillée en relation avec la figure 15. Enfin, les signaux PCM d'audiofréquence reproduits sont appliqués aux bornes de sortie 29a à 29h. Les codeurs de correction d'erreur 12a à 12h de la figure 9 peuvent tous avoir la même construction de base et chacun est de préférence disposé comme le montre la figure 11. Ainsi que cela est représenté, une séquence de données PCM à un seul canal qui est formée de mots numériques consécutifs W. est appliquée via une borne d'entrée 20 à un circuit 31 de répartition impair-pair, o la séquence de données PCM est divisée en douze séquences de données. Selon cette configuration, les séquences de données sont réparties en deux groupes, à savoir des séquences de données impaires W(1), W(3), W(5), W(7), W(9) et W(11), qui sont chacune constituées de mots en nombre impair, et des séquences de données paires W(2), W(4), W(6), W(8), W(10), et W(12), chacune étant constituée d'un nombre pair de mots. Le groupe impair de séquences W(1) à W(11) et le groupe pair de séquences W(2) à W(12) sont codées séparément en vue de la cor- rection d'erreur. Chacune des séquences de données comporte tous les douzièmemots, ainsi que cela est présenté ci-dessous: W(1) = [Wi; W13, W25...]) W(3) = [W3, W15, W27..., 25......................... 25....... ................... W(ll) = [w wl, W23, w35..., W(2) = [W2, W14, W26...], W(4) = [W4, W16, W28...]', 30......................... W(12) = [W12, W24, W36 "']. Les séquences de données impaires W(1) à W(11) sont appliquées, à raison d'un mot à la fois, à un additionneur modulo deux désigné par la référence 32A, afin de former une séquence de mots de données de parité P(1). Le mot de parité P1 peut par exemple être exprimé mathématiquement de la manière suivante: p = w _W wbl- 1 =1( W30w w5 w9 w1ll Les six séquences de données PCM et la séquence de données de parité P(1) sont ensuite appliquées à un étage d'entre- lacement de retards 33A. Dans l'étage d'entrelacement 33A, les séquences W(1), W(3), W(5), P(1), W(7), W(9) et W(11) reçoivent respectivement des retards de 0 mot, d mots, 2d mots, 3d mots, 5d mots, 6d mots et 7d mots. Les séquences W(1), W'(3), W'(5), P'(1), W'(7), W'(9) et W'(ll) ainsi entrelacées sont alors appliquées à un autre addition- neur modulo deux 34A afin de produire une deuxième séquence de mots de données de parité Q(1). Alors, les six séquences de données im- paires W(1) a W'(ll) et les séquences de données de parité P'(1) et Q(1) sont toutes appliquées à un autre étage d'entnrlacement deretards 35A. Cet étage d'entrelacement 35A possède des circuits retardateurs qui appliquent respectivement des retards valant O mot, (D-d) mots, 2(D-d) mots, 3(D-d) mots, 4(D-d) mots, 5(D-d) mots, 6(D-d) mots et 7(D-d) mots aux séquences respectives W(1), W'(3), W'(5), P'(1), Q(1), W'(7), W'(9) et W'(ll) afin de produire les séquences doublement entrelacées W(1), W"(3), W"(5), P"(1), Q'(1), W"(7), W"(9) et W"(ll). Ces séquences doublement entrelacées sont ensuite toutes appliquées à un circuit de groupage 36. Dans le même temps, les séquences paires W(2) a W(12) sont traitées par l'intermédiaire d'un premier additionneur modulo deux 32B afin de produire une première séquence de parité P(2), d'un premier étage d'entrelacement retardé 33B qui est sensiblement identique à l'étage 33A, d'undeuxième additionneur modulo deux 34B qui produit une deuxième séquence de données de parité Q(2), et d'un deuxième étage d'entrelacement de retard 35B qui est sensiblement identique à l'étage 35A. Les séquences de données doublement codées W(2), W"(4), W"(6), P"(2), Q'(2), W"(8), W"(10) et W"(12) sont toutes appliquées à un circuit retardateur de K mots avant d'être appliqué au circuit de groupage 36. Le circuit retardateur de K mots sert à donner à chacune des séquences W(2) a W"(12) un retard constant de K mots de sorte que, après une opération de double entrelacement, les mots impairs et les mots pairs sont répar- tis aussi loin que possible 1]s uns des autres. De cette manière, même si un grand nombre d'erreurs sont produites au voisinage d'un point particulier quelconque d'entrée de montage ou de sortie de montage au cours d'une opération de montage, toutes les erreurs peuvent être efficacement corrigées ou compensées. Le circuit de groupage 36 groupe les seize séquences doublement entrelacées en blocs de transmission et place un mot de synchronisation de seize bits au début de chaque bloc, ainsi que cela est illustré sur la figure 12. Un générateur 38 de code CRC ajoute un code de contrôle CRC de seize bits à la fin de chaque bloc de transmission, et les blocs de transmission ainsi construits sont appliqués à une borne de sortie 39. La figure 13 est un diagramme illustrant la synchro- nisation des mots des blocs de correction d'erreur formés au niveau du premier et du deuxième additionneur modulo deux 32A et 34A rela- tivement à la synchronisation des mots doublement entrelacés W1, Wl 3 w5, p" j Q11J W"7, W"9 et W"11 qui apparaissent dans les blocs de transmission. Sur la figure 13, un cercle indique les mots W1, W3,... Wl1 qui constituent les éléments générateurs du mot de parité Pl. tandis qu'une croix indique les mots W1, W'3,... W'll et P'1 qui constituent les éléments générateurs de parité Q1. Dans le cas présent, les retards D et d sont choisis respectivement égaux à 17 mots et 2 mots, si bien que, dans les blocs de transmission enre- gistrés, les mots du premier bloc de correction d'erreur W1, W3, W5, P1, W7, W9 et Wil sont séparés les uns des autres de 17 blocs, tandis que les mots du deuxième bloc de correction d'erreur Wl, W 3, W'5, 13, Q1 W'73 Q'g et W'll sont séparés les uns des autres de (D-d) blocs, soit 15 blocs. Dans ce cas, puisque le plus petit com- mun multiple de D et de (D-d) est égal à 225, et qu'il dépasse alors la longueur de code de 7D=199 blocs de codage, il n'y a qu'un seul mot coincidant dans les deux blocs de correction d'erreur. Ainsi, si un mot particulier ne peut pas être corrigé à l'aide d'un des mots de parité,P1 ou Q1' il existe une forte probabilité pour qu'il puisse être corrigé à l'aide de l'autre mot de parité. Les figures 14A et 14B montrent les synchronisation respectives des blocs de correction d'erreur entrelacés et d'un signal CRR définissant les instants auxquels une opération d'enre- gistrement peut commencer ou ia terminer pendant un montage. Dans ce mode de réalisation, le signal CRR ne peut apparaître qu'aux inter- valles T séparés mutuellement de trente deux blocs (correspondant à huit secteurs). Dans ce cas, le plus grand commun multiple de T et de l'un des nombres D et (D-d) dépasse la longueur de séquence de code CL valant 7D blocs, et toutes les erreurs produites pendant une opération de montage peuvent facilement être corrigées. La figure 15 illustre une configuration pratique de décodeur de correction d'erreur que l'on pourra utiliser pour former les décodeurs 28a à 28h respectifs de la figure 10. Cette configu- ration de décodeur est fondamentalement-complémentaire de la confi- guration de codeur de correction d'erreur de la figure 11, et elle reçoit les blocs de transmission du signal de données reproduit à une entrée 40. * Le signal reçu est envoyé à un circuit 41 de con- trôle CRC, qui détermine, pour chaque bloc, si le bloc contient ou non des mots erronés. Si le circuit 41 de contrôle CRC détermine que le bloc contient des erreurs, alors chacun de ses seize mots de données reçoit un bit d'étiquette. Ensuite, le signal contrôlé est appliqué à un circuit de répartition 42 qui répartit les seize mots de données de chaque bloc en un groupe impair et un groupe pair de séquences, comportant respectivement les six séquences de données PCM W(1) à W"(ll) et deux séquences de données de parité P"(1) et Q'(1), et les six séquences de données PCM W(2) à W"(12) et les deux séquences de données de parité P"(2) et Q'(25. Ensuite, chacun des groupes impairs et pairs subit séparément une correction d'erreur. Toutefois les séquences impaires sont d'abord fournies à un circuit retardateur 43 de K mots qui applique un retard uniforme à chacune des séquences impaires afin de compenser le retard fourni par le circuit retarda- teur 37 de K mots de la configuration de codeur de la figure 11. Ensuite, les séquences impaires sont appliquées à un premier étage de désentrelacement 44A qui applique des retards de 7(D-d) mots, 6(D-d) mots, 5(D-d) mots,... et 0 mot de manière à compenser les retards respectifs conférés dans l'étage d'entrelacement 35A de figure 11. A la suite de cette opération de désentrelacement, les séquences de données résultantes sont appliquées à un décodeur en Q,45A,o la correction d'erreur est effectuée au moyen de la deuxième séquence de données de parité Q(1). Dans ce cas, si un seul mot est erroné, le mot erroné est corrigé et le bit d'étiquette qui lui est associé est corrigé. Les séquences corrigées W(1), W'(3), W'(5), P'(1), W'(7), W'(9) et W'(ll) sont appliquées à un deuxième étage désentre- laceur 46A qui applique des retards respectifs de 7d mots, 6d mots, d mots, 4d mots, 2d mots, d mots et O mot, afin de compenser les retards conférés dans l'étage d'entrelacement 33A de la figure 11. Ensuite, les séquences désentrelacées sont appliquées à un décodeur en P, 47A,o un nombre pouvant aller jusqu'à un mot peut être corrigé au moyen de la séquence de parité P(1) et, si un mot quelconque est corrigé, le bit d'étiquette qui lui est associé est effacé. Ensuite, les séquences W(1) à W(11) désentrelacées et corrigées sont appli- quées à un circuit de compensation 48. Le groupe pair de séquences W(2), W"(4), W"(6), P"(2), Q'(2), W"(8), W"(10) et W"(12) est appliqué à un étage désentrela- ceur 44B, un décodeur en Q 45B, un deuxième étage désentrelaceur 46B, et un décodeur en P 47B, si bien que les séquences W(2), W(4), W(6), W(8), W(10) et W(12) désentrelacées et corrigées sont également appliquées au circuit compensateur 48. La structure et le fonction- nement des étages désentrelaceurs 44B et 46B et du décodeur en Q 45B et du décodeur en P 47B sont sensiblement identiques à ceux des éléments correspondants 44A à 47A. Le circuit de compensation 48 identifie un mot quel- conque contenant une erreur ne pouvant pas être corrigée en déter- minant la présence d'un bit d'étiquette. Ensuite, si un tel mot a été détecté, une opération d'interpolation est effectuée au cours de laquelle un mot de données synthétique est créé par calcul de la valeur moyenne des mots de données représentant des valeurs échantillonnées qui suivent immédiatement et précèdent immédiatement le mot contenant l'erreur non corrigible. Le mot interpolé peut alors être mis à la place du mot erroné. La technique d'interpola- tion sert à rendre indiscernables les erreurs non corrigibles et se révèle satisfaisante en raison du degré de corrélation générale- ment élevé qui se trouve à l'intérieur d'un signal d'audiofréquence PCOI. Le signal de sortie du circuit de compensation 48 est alors appliqué à un circuit 49 de groupage impair-pair qui remet sous forme de série les douze séquences W(1) à W(12) et les fournit à une borne de sortie 50. La figure 16 illustre un mode de réalisation d'appareil de mointage selon l'invention. L'appareil de montage de la figure 16 sert au montage d'un signal d'audiofréquence PCM qui a précédemment été enregistré de la manière décrite ci-dessus. Toutefois, par souci de brièveté, la configuration de la figure 16 sera expliquée en relation avec un signal d'audiofréquencé PCM à un seul canal enregistré sur une unique piste TDO' De- plus, pour la même raison, un montage du type insertion n'est effectué que relativement à la seule piste de données TD. Toutefois, on comprendra que, dans un processus d'enregistrement sur plusieurs pistes, un traitement identique peut être effectué pour chaque signal PCM d'audiofréquence enregistré sur une des pistes TD 0 à TD7. Au cours d'une opération de montage, on utilise la tête de reproduction HP et la deuxième tête d'enregistrement ER'0, comme le montre la figure 8. Le signal PCM d'audiofréquence capté est fourni par la tête de reproduction HP à un système de repro- duction 51, qui est généralement conçu de la manière indiquée ci- dessus sur la figure 10. Le signal PCM d'audiofréquence reproduit est alors appliqué, via une ligne à retard 52, à une borne d'entrée d'un dispositif de fondu-enchaîné 53. Un signal devant être monté avec le signal reproduit est appliqué à une autre borne d'entrée 54 du dispositif de fondu-enchaîné 53. Un signal monté qui est obtenu par mélange du signal reproduit et du signal supplémentaire est appliqué par le dispositif 53 de fondu-enchalné à un système d'enre- gis trement 55 qui peut être conçu de la manière indiquée ci-dessus en relation avec la figure 9. Le signal monté est ensuite appliqué via un commutateur commandé 56 à la tête d'enregistrement de mon- tage HR' La ligne à retard 52 possède un retard qui correspond à la distance séparant les deux têtes HP et HR'.X si bien que, lorsque le signal de sortie de la tête de reproduction HP0 est appliqué, via la ligne à retard 52, le dispositif 53 de fondu- enchaîné, le système d'enregistrement 55 et le circuit à porte 56, à la tête d'enregistrement ER'Oe et est enregistré par cette tête sur la bande 10, un signal exactement identique au signal initialement enregistré sur la bande est réenregistrée. Alors qu'ils sont décrits de façon plus détaillée dans la demande de brevet des Etats-Unis d'Amérique n0 116 401 cédé à la demanderesse, les principes de fonctionnement du dispositif 53 de fondu-enchaîné vont être maintenant brièvement décrits. Le dis- positif de fondu-enchaîné comporte un générateur de constante de multiplication, qui peut être un compteur numérique, répondant à une impulsion de commande de début de montage en produisant une constante multiplicative a. La constante a augmente par degrés entre 0 et 1. Un circuit générateur complémentaire produit un signal complémentaire (1a) qui varie par degrésentre i et 0. En réponse à un signal d'arrêt de montage, la constante a diminue par degr& de 1 à 0 tandis que le signal complémentaire augmente progressivement de 0 à 1. La constante de multiplication a est multipliée par le signal numérique à monter,tandis que le signal complémentaire (1-a) est multiplié par le signal numérique reproduit. Les signaux consti- tuant les produits de cette multiplication sont mélangés ensemble afin de produire un signal numérique mélangé, et le signal nunmérique mélangé est appliqué par le circuit de fondu-enchainé à des étages successifs. Une impulsion P de commande du dispositif de fondu- enchaîné (figure 17B) est appliquée par une bornL 56 au dispositif 53 de fondu-enchainé et, pendant l'intervalle durant lequel l'impulsion P est de niveau haut, soit "1", la constante a augmente lentement de 0 à 1 tandis que la constante (1-a) diminue lentement de 1 à 0. Un signal d'instruction P2 (17A) commande l'apparition de l'impulsion de commande P1 de façon que cette dernière fasse immédiatement suite à l'élévation du signal d'instruction P2 jusqu'à "V" et qu'ellefasse immédiatement suite à sa retombée à "0". Le signal d'instruction P2 est également appliqué à une borne 58. Un générateur 59 de signaux d'horloge de référence produit des impulsions d'horloge CP1 ayant la fréquence des secteurs et des impulsions d'horloge CP2 ayant la fréquence des blocs. Les impulsions d'horloge CP1 et les signaux de commande reproduits sont appliqués à un circuit d'asservissement de cabestan (non représenté) qui commande la vitesse de défilement de la bande 10. Les impulsions d'horloge CP2 sont appliquées à une borne d'horloge d'un compteur binaire de 5 bits 60. Le compteur 60 reçoit à ses bornes d'entrée de charge des zérc initiaux dans les bits les plus significatifs, ainsi que les trois chiffres les moins significatifs [S2, Sl, S 0 de l'adresse de secteur du signal de commande reproduit. Le compteur 60 est repositionné lorsque les trois chiffres [S2, S1, S] sont tous "0". Ensuite, lorsque trente deux impulsions d'horloge CP2 ont été délivrées au compteur 60, une unique impulsion de commande marche- arrêt CUR est fournie à sa sortie. Dans ce mode de réalisation, comme les bits les moins significatifs de l'adresse de secteur ne deviennent "0" qu'une seule fois pendant chacun des huit secteurs, un secteur comprenant quatre blocs, l'impulsion de commande CRR est produite une seule fois sous les trente deux blocs. Par conséquent, la synchronisation de l'im- pulsion de commande CRR relativement aux données PCM présente une relation constante, comme cela a été illustré ci-dessus par les figures 14A et 14B. L'ouverture et la fermeture du commutateur 56 sont com- mandées par la configuration comprenant une ligne à retard 61, un circuit OU 62, et une bascule de type D 63. La bascuïe u3 possède une entrée d'horloge qui est connectée au compteur 60, une entrée de donnée D qui est connectée à la porte OU 62, et une sortie Q qui est couplée à une borne de commande du commutateur 56. La borne 57 est directement connectée à une entrée de la porte OU 62 et est égale- ment connectée via la ligne de retard 61 à une autre de ses entrées, tandis que la borne 58 est connectée à une troisième entrée de la porte OU 62. L'impulsion P de commande du dispositif de fondu- enchaîné, une impulsion P' (figrel7C)produIteparle passage de l'im- pulsion P1 à travers la ligne à retard 61, et le signal d'instruction P2 sont tous appliqués à la porte OU 62 si bien que le signal de sortie de la porte OU 62 vaut "1' pendant la totalité d'une opération de montage. L'impulsion de commande CRR appliquée à la borne d'horloge de la bascule 63 fait que cette dernière fournit un signal P3 de marche-arrêt d'enregistrement au commutateur 56 de sorte que l'enre- gistrement par la tête 1HR' commence et se termine avec précision sur les points prédéterminés ue la bande qui sont séparés les uns des autres par la période T indiquée ci-dessus. On peut expliquer le fonctionnement du circuit de la figure 16 en relation avec les figures 17A à 17F. Le signal d'instruc- tion P2 est rendu égal à "1", c'est-à-dire un niveau haut, pour faire commencer une opération de début de montage et est rendu égal à "O", soit un niveau bas, pour faire commencer une opération de fin de mon- tage, comme cela est indiqué sur la figure 17A. L'impulsion P de commande de fondu-enchaîné est rendue égale à "1", soit un niveau haut, pendant une durée allant d'un instant t2 à un instant t4 à la suite du début du signal d'instruction P2 et pendant une durée iden- tique entre un instant t6 et un instant t8 à la fin de celui-ci, comme cela a été indiqué sur la figure 17B. L'impulsion retardée P vaut "1" pendant une durée qui va d'un instant t3 à un instant t5 et pendant une durée qui va d'un instant t7 à t9, à la suite du début et de la fin du signal d'instruction P2, comme cela est montré sur la figure 17C. L'impulsion de commande marche-arrêt CRR est appliquée, comme le montre la figure 17D, avec une période de T=32 blocs, à l'entrée d'horloge de la bascule 63. Cette dernière est mise dans l'état de conduction à chaque fois que l'un quelconque des signaux pris parmi le signal d'instruction P et les impulsions P et P 2 I vaut "1" et est mise dans l'état de non-conduction à chaque fois que le dernier des signaux pris parmi le signal P2 et les impulsions P1 et P1' revient à "O". Ainsi, comme le montre la figure 17E, le signal de sortie Q de la bascule 63 produit le signal P3 de marche-arrêt d'enregistrement entre un instant t1 correspondant à la première impulsion de commande CRR faisant suite au début du signal P2 et un instant t faisant suite au retouc à zéro de l'impulsion Pl' à l'instant t 9 Ainsi, avec le mode de réalisation de la figure 16, la donnée numérique subit une opération de montage du type insertion, ainsi que cela est présenté sur la figure 17F. Tout d'abord, au niveau du point d'entrée, la porte d'enregistrement 56 se ferme à un instant tl afin de faire commencer l'enregistrement par la tête HR' O Jusqu'à l'instant t2, le signal reproduit est enregistré. Puis, à l'instant t2, l'opération de fondu-enchaîné commence. Pendant l'intervalle séparant les instants t2 et t4, un signal fondu-enchaîné, tel que représenté par la ligne inclinée, est enregistré. La technique de fondu-enchaîné peut rendre indiscernable toute discontinuité, comme par exemple un saut de niveau à la jonction de deux signaux d'audiofréquence. Du fait de la ligne à retard 61, qui applique un retard d'une longueur de séquence de code CL=7D, les mots de données entrelacés du signal fonduenchaîné sont enregistrés pendant l'intervalle séparant les instants t3 et t5 comme cela est indiqué par la ligne inclinée en trait interrompu. Lorsque le signal d'instruction P2 devient égal à "O" à l'instant t6, une opération de fondu-enchaîné de sortie de montage a lieu pendant l'intervalle compris entre les instants t6 et t8. Les mots entrelacés du signal fondu-enchaîné sont également enregistrés pendant l'intervalle séparant les instants t7 à t9. Ensuite, de l'instant t9 à l'instant t10, le signal reproduit est enregistré sensiblement exactement comme il était précédemment enregistré. Ensuite, à l'instant t10, la porte d'enregistrement 56 s'ouvre, et l'opération d'enregistrement prend fin. Ensuite, à partir de l'instant t10, le signal de données enregistré TD% reste non modifié. Dans le mode de réalisation indiqué ci-dessus, l'im- pulsion de commande marche-arrêt CRR est produite tous les T blocs, avec T=32, si bien que la relation existant entre l'impulsion CRR et la donnée enregistrée est celle présentée sur les figures 14A et 14B. Ainsi, les mots entrelacés en croix W1 à Wl1 qui forment les éléments générateurs du premier mot de données de parité P1 sont répartis à un intervalle de D=17 blocs. De plus, les mots entrelacés en croix I1W à Wl ' formant les éléments générateurs du deuxième mot de données de parité Q1 sont répartis avec un intervalle de (D-d)= blocs. Ainsi, si un bloc de transmission comportant W1 coïncide avec l'impulsion de commande CRR lorsque cette dernière est produite avec un intervalle de T=32 blocs, un bloc de transmission comportant l'un quelconque des autres mots W3 à Wl ne coïncidera pas avec une impulsion CRR. De plus, puisque 2D=34 blocs et 2(D-d)=15 blocs, les impulsions de commande CRR et les blocs de transmission comportant l'un quelconque des autres mots W3 à Wil et W3' à ilil' seront mu- tuellement écartés d'au moins 2 blocs. Ainsi, même si une erreur apparaît dans la relation entre l'impulsion de commande CRR et des données enregistrées du fait d'un étirement de la bande magnétique, d'une instabilité ou d'un phénomène analogue, il est peu probable que la capacité de correction d'erreur du signal monté subisse une défaillance. Sur lesfiguresl7, les intervalles t2 à t4 et t3 à t5 (ainsi que les intervalles t6 à t8 et t7 à t9) ne se chevauchent pas nécessairement les uns les autres lorsque la longueur de séquence de code CL est plus grande que la période d'entrelacement croisé. Dans ce cas, une ligne à retard supplémentaire peut être prévue et être connectée à la porte OU 62 de manière à éviter qu'il y ait un intervalle de V0" entre les périodes "1" des impulsions P1 et P1'. Comme cela ressort de la description du mode de réali- sation présenté ci-dessus, plusieurs mots et des mots de code de correction d'erreur associés sont codés sous forme de blocs. Lorsque les données contenues dans un bloc de codage sont entrelacées, puis enregistrées, même si l'opération d'entrée ou de sortie de montage se répètent au même point, les erreurs qui accompagnent la variation d'enregistrement et de reproduction au point de montage ne Atr-e-ront pas le maximum qui peut être corrigé. Par exemple, si le contrôle de redondance cyclique estime qu'un bloc de transmission comportant le mot modulé par impulsions codées W1 présente une erreur due à la première opération d'entrée de montage et que le mot W1 devient erroné, la deuxième opération d'entrée de montage, ainsi que d'éven- tuelles opérations suivantes, effectuées à la même place, n'affecte- ront que le bloc contenant le mot W1 et n'affecteront pas d'autres mots de données ou de parité dans le même bloc de correction d'erreur que le bloc W1. Ainsi, puisque l'impulsion de commande marche-arrêt CRR est constituée sur la base de l'adresse de secteur enregistrée sur la piste de commande TC, même au cours d'une deuxième opération de montage et d'autres opérations de montage, l'impulsion CRR sera produite suivant une même phase que lors du premier montage. Il est également possible que non seulement l'adresse de secteur, mais également un signal se trouvant dans uae relation constante par rapport à la donnée enregistrée (par exemple une adresse de données, un signal de commande, etc.) puissent être utilisés pour former l'impulsion de commande marche-arrêt CRR. Alors que l'invention vient d'être décrite en relation avec un appareil à bande à têtes fixes multiples, on comprendra qu'elle peut également être appliquée à un enregistreur PCM à une seule tête fixe ou à un enregistreur PCM à une ou plusieurs têtes rotatives. De plus, le code de correction d'erreur n'est pas limité au code de parité décrit ci-dessus, mais il peut être un code d'additionneur complet, un code d'adjacence en b ou tout autre code approprié de correction d'erreur. Le code d'adjacence en b présente l'avantage de permettre jusqu'à deux mots erronés dans un bloc quel- conque, de sorte que deux erreurs peuvent être produites au cours d'une opération d'entrée ou de sortie de montage sans que ceci affecte négativement la qualité du signal monté. Bien entendu, l'homme de l'art sera en mesure d'imaginer, à partir du procédé et de l'appareil dont la description vient d'être donnée à titre simplement illustratif et nullement limitatif, diverses variantes et modifications ne sortant pas du cadre de l'invention. REVENDICATIONS 1. Procédé de montage de signaux numériques enregistrés sur un support d'enregistrement, dans lequel lesdits signaux numé- riques enregistrés ont été codés pour permettre une correction d'erreur d'ordre m de multiplicité par traitement des signaux avant l'enregistrement sous forme d'une séquence de blocs de correction d'erreur formés de plusieurs séquences de mots d'information numè- riques, au moins une séquence de mots de correction d'erreur y étant insérée dont les éléments générateurs sont formés de mots des séquences de mots d'information respectives, entrelacement des séquences de mots d'information et de correction d'erreur, cet entre- lacement leur appliquant des retards respectifs différents qui sont des multiples entiers d'un retard prédéterminé, et formation de blocs d'enregistrement des mots entrelacés de façon que chaque mot de ladite séquence de mots de correction d'erreur et des mots constituant ses éléments générateurs soientséparés des plus proches d'entre eux par un nombre prédéterminé de ces blocs d'enregistrement, le procédé comprenant les opérations consistant à reproduire les signaux numé- riques enregistrés à partir dudit support d'enregistrement, à produire un signal numérique supplémentaire à monter, à mélanger le signal numérique reproduit et le signal numérique supplémentaire afin de produire un signal numérique monté, et à enregistrer le signal numé- rique monté sur ledit support d'enregistrement, le procédé étant caractérisé en ce que l'opération d'enregistrement comprend l'opéra- tion consistant à commander le début et la fin de l'enregistrement du signal numérique monté de façon qu'ilsne se. produisent qu'en des points prédéterminés (CRR) choisis de façon que, si un montage multiple est effectué, un nombre d'erreurs inférieur à (mr-l) soit produit. 2. Procédé selon la revendication 1, caractérisé en outre en ce que des points successifs de l'ensemble desdits points pré- déterminés sont séparés l'un de l'autre d'une quantité telle que le plus petit commun multiple de cette quantité ( T) et de la longueur dudit support d'enregistrement correspondant audit retard prédéter- miné (D) est supérieur à la longueur dudit support d'enregistrement correspondant à un bloc de correction d'erreur entrelacé ((N+n-l)D) qui comporte ledit mot de correction d'erreur et les mots séparés constituant ses éléments générateurs. 3. Procédé selon la revendication 1, caractérisé en outre en ce que des mots successifs de l'ensemble desdits points prédéter- minés sont séparés d'une quantité (T) correspondant à une longueur dudit support d'enregistrement supérieure à sa longueur ((N+n-l)D) qui correspond à un bloc de correction d'erreur entrelacé comportant le mot de correction d'erreur et les mots d'information numériques qui constituent ses éléments générateurs. 4. Appareil permettant de monter des signaux numériques selon le procédé de la revendication 1, comprenant un circuit de reproduction servant à reproduire les signaux numériques à partir du support d'enregistrement, une entrée qui fournit un signal numé- rique supplémentaire à monter, un circuit mélangeur qui mélange les signaux numériques reproduits et le signal supplémentaire afin de produire un signal monté, et un circuit d'enregistrement servant à enregistrer le signal numérique monté sur le support d'enregistrement, l'appareil étant caractérisé en ce qu'un circuit de synchronisation (59, 60, 61, 62, 63) est destiné à synchroniser le commencement et la fin de l'enregistrement du signal numérique monté auxdits points prédéterminés (CRR). 5. Appareil selon la revendication 4, caractérisé en outre en ce que ledit circuit de synchronisation comporte un compteur (60) produisant un signal de commande (CRR) à chaque nombre prédéterminé de blocs d'enregistrement, un circuit logique (60, 61) connecté de façon à recevoir un ou plusieurs signaux d'instruction de montage (P1, P 1, P) et à fournir un signal logique, et un générateur (63) de signal de commande de montage dont les entrées sont connectées de façon à recevoir ledit signal de commande (CRR) et ledit signal logique et dont la sortie produit un signal de commande de montage (P3) destiné à réglementer l'enregistrement dudit signal numérique monté.