FR 2491678 A1 19820409 FR 8118417 A 19810930 Procédé de fabrication d'un transistor à effet de champ et dispositif obtenu selon ce procédéu L'invention concerne un procédé de fabrication d'un dispositif semiconducteur comportant un transistor à effet de champ à grille isolée muni d'une région de canal, sur la longueur de laquelle du courant peut circuler durant le fonctionnement du dispositif,procédé qui comporte des étapes successives consistant à réaliser sur une surface principale d'une portion de corps semiconducteur de premier type de conductivité, une première couche de masquage ser- vant de masque durant l'oxydation et l'introduction de dopant, à introduire un dopant dans des parties de ladite portion de corps semiconducteur non masquées par ladite première couche de masquage, pour la formation d'une ré- gion d'interruption de canal de premier type de conducti- vité, région dont la concentration de dopage est supérieure à celle des parties adjacentes de la portion de corps semi- conducteur, à oxyder des parties de la portion de corps semiconducteur qui ne sont pas masquées par ladite premiè- re couche de masquage, pour la formation d'une couche d'oxyde qui, au moins sur une partie de son épaisseur, est noyée dans ladite portion de corps semiconducteur, ladite région d'interruption de canal.étant présente au-dessous de l'oxyde noyé, à éliminer la première couche de masquage de façon qu'une première fenêtre soit mise à découvert dans la couche d'oxyde noyée, à réaliser sur ladite couche dioxyde noyée une seconde couche de masquage présentant une seconde fenêtre qui sert de masque contre l'implanta- tion d'ions, et à implanter, à travers lesdites première et seconde fenêtres, des ions caractéristiques du second type de conductivité pour la formation de la région de canal. L'invention concerne en outre un dispositif semi- conducteur réalisé suivant ce procédé. Un type généralement connu de transistor à effet de champ à grille isolée est le transistor à effet de champ à grille isolée par oyde métallique, oomunément appelé MOST (Metai-Oxyde-Semiconductor-Transistor). Le flux de courant sur la longueur de canal d'un MOST, c'est- à-dire entre les régions de source et de drain, est pro- portionnel au rapport entre la largeur et la longueur de la région de canal du dispositif. Aussi est-îl possible de réduire le flux de courant (et par consequent la puissan- ce dissipée) en réduisant la largeur et/ou en augmentant la longueur de la région de cal0 G6nralements on tend a à utiliser des dispositifs de plus faibles dimensions et ainsi, si. des intensités de ooureat infârieures sont exi- gges, il est prf6érable de diminuer la largeur plutôt que d'augmenter la longueur de la région de canalo Un procédé de fabrication d'un dispositif semi- conducteur comportant un transistor à effet de champ k grille isolde est décrit par Huniter et ses collabora- teurs dans la publication IO.E.oEa Transactions on Electron Devices, Vol. ED-269 INo 49 avril 1979, pages 353 à 359, dans l'article intitulé: "1 Mîicron MOSFET VLSI tecln.ology: Part V - A Single-Leveel Polysilicon Technology Using E!ectron3Beam Lithography"o Suivant ce procédé,6 des ions sont implant s dans %une portion de corps semiconducteur à travers une premiëre fenetre pratiquée dans une couche d'oxy.de aul moins partiellement noyée, pour la formation d'une région de canal d'un MOST à déplétion. De cette façon,!loxyde noy& fait fonction de premilre couche de masquage, de sorte q le les ctSs de la fen4tre déterminent l2emplacement de la rgion de canal. Durant limplantation d'ions, une couche de laque sensible au faisceau 5lectronique est utilisée comme masque contre limplantation servant à la formation d'une r6gion de canal d'un MOST à d&pl6tion, de façon à masquer d'autres zones mises à nu de la portion de corps semi- conducteur ou ont été formées précédemment des régions de canal de MOST à enrichissement. Etant doaué i. îlaire dont on forme la couche d'oxyde noyée, les bords de cette couche, au contour de la fenêtre, vont en s'amincissant vers la fenStre. Ce phénomène est connu sous le nom d'effet de bec d'oiseau, et ilpose un problème parce que l'incertitude règne en ce qui concerne l'endroit o la couche d'oxyde est suf- fisamment épaisse pour masquer complètement contre l'im- plantation d'ions suivante, qui sert à former les régions de canal. Pour enlever cette incertitude, on peut corriger le bec d'oiseau par attaque chimique, comme décrit sous la rubrique C, page 355, de l'article précité, jusqu'à ce que, aux bords de la fenêtre, la couche d'oxyde soit suf- fisamment épaisse pour masquer la portion de corps semi- conducteur sous-jacente complètement contre l'implanta- tion d'ions. Toutefois, cela aboutit à un chevauchement sensible de la région de canal et de la région d'inter- ruption de canal précédemment formée, qui est présente immédiatement au-dessous de l'oxyde noyé original. Ce chevauchement provoque, aux bords du canal, une augmentation locale du dopage du substrat du fait que la région d'interruption de canal est plus forte- ment dopée que le reste du substrat. Malheureusement, le degré de dopage du substrat affecte la mesure dans la- quelle la conductivité du transistor est réduite lorsque la tension de source augmente. Pour compenser cet effet, on peut augmenter la concentration de dopage du canal, de sorte que, si un transistor doit fonctionner à une tension de source particulière, la concentration minimale de dopage dans la région de canal est déterminée par l'exigence que le transistor soit suffisamment conducteur à cette tension. Toutefois, cela présente l'inconvénient que, à des tensions plus basses, il y a une augmenta- tion sensible de la conductance du fait que le substrat est fortement dopé et, par conséquent, la puissance dis- sipée du transistor est relativement importante à ces tensions plus basses. Une autre conséquence du chevauchement men- tionné ci-dessus est que, pour obtenir une région de canal bien définie, il est nécessaire que la concentra- tion de dopage de la région de canal soit supérieure à celle de la région d'interruption de canal. Le dopage fort du canal aboutit t une conductance importante et ainsi, des courants importants peuvent circuler sur la longueur du canal. Le problème du chevauchement est toujours pri- sent, même si le bec d'oiseau n'est pas corrig6 par attaque chimiques Cela tient t ce que les bords de la couche d'oxyde ne sont pas complètement effieaces comme masque contre l'implantation d'ions et à ce que2 en outre, il y a une certaine diffusion latérale du dopant de la zone d'interruption de canal durant la formation de la couche d'oxyde. Un autre problème dno ces procédé eot que la lar- geur minimale de la région de canal est limitée par la présence du bec d'oiseau. Deuv faits sont à 7gorigine de ce problème. En premier lieus la formation du bec d'oiseau, elle-m9me, restreint les dimensions minimales de la fenêtre dans la couche d'oxcyde et, en second lieu, comme explique ci-dessus, les bords de la couche d9oxyde limitant la fenêtre ne sont pas suffisamment épais pour masquer la portion de corps semiconducteur completement contre les ions implantés. La seule possibilité est donc de rendre la région de canal plus large que le masque utilisé pour définir la fenêtre dans la couche d'oxydeo La largeur minimale de ce masque, -elle, est restreinte par les limi- tations imposées par la technique lithographique particu- libre utilisée pour sa formationo Conformément à un premier aspect de linvention2 un procédé du genre décrit dans le préambule est remar- quable en ce que la seconde couche de masquage s'étend jusque dans la première fenêtre de façon que les o6tés de la seconde fenêtre qui sont parallîles à la longueur du canal, soient situés entièrement d l'intérieur de la première fenêtre, lesdits côtés déterminant la largeur de la région de canal qui est séparée des régions d'inter- ruption de canal. Comme la région de canal est séparée de la r6- gion d'interruption de canal, il est possible de for- mer des régions de canal bien définies même si la con- centration en ions d'impuretés dans la région de canal est inférieure à la concentration en dopant dans les ré- gions d'interruption de canal. Voilà pourquoi on peut former des régions de canal bien définies dont la conduc- tance est inférieure à celle des dispositifs connus. De plus, étant donné que la région d'interrup- tion de canal et la région de canal sont séparées l'une de l'autre, il n'y a pas d'augmentation locale du dopage du substrat aux bords du canal. Il en résulte que, pour pouvoir fonctionner à une tension déterminée, un transistor conforme à l'invention présente un dopage de canal minimal qui est inférieur à celui du transistor connu précité. De fait, comme mentionné ci-dessus, la valeur du dopage du substrat affecte la mesure dans laquelle la conductivité du transistor est réduite lors de l'augmentation de la tension de source. Ainsi, un transistor conforme à l'in- vention présente l'avantage que, à des tensions plus basses, il n'y a pas une si grande augmentation de la conductivité et, par conséquent, la puissance dissipée par un tel transistor, à ces tensions plus basses, est inféri- eure à celle du transistor connu de ce genre. De plus, l'invention permet de fabriquer des dispositifs comportant des transistors à effet de champ à grille isolée ayant des largeurs de canal inférieures du fait que les becs d'oiseau de la couche d'oxyde sont com- plètement recouverts par la seconde couche de masquage. La largeur du canal est alors déterminée exactement par la fenêtre pratiquée dans la seconde couche de masquage. Il est clair que la largeur du canal est inférieure à la lar- geur du masque à utiliser pour définir la première fenêtre dans la couche d'oxyde. La valeur dont cette largeur est inférieure à la largeur du masque, est déterminée par la mesure o la seconde couche de masquage s'étend jusque dans la première fenêtre. La largeur de la seconde fenêtre n'est limitée que par les restrictions imposées par la technique de lithographie utilisée pour sa formation. Comme on peut réaliser des canaux plus étroits par ce procédé, il est également possible de r9duire la longueur du canal sans que cela empêche d'obtenir un transistor à effet de champ à grille isolée présentant une région de canal le long de laquelle le flux de courant est inférieur à celui du transistor connu de ce genre AinGiî on a done l'avantage d'économiser la surface du oorps semioo-ducteur qui est occupée par le dispositif. Cette économime de sur- face signifie qu'on peut fabriquer à meilleur marché des dispositifs munis de transistors à effet de champ à grille isolée ou, d'un autre point de vue, qu'on peut former plus de transistors à effet de champ à grille isol:e sur une surface donne d'un corps semiconducteuro Pour miniliser la conductance de la région de canal, il est préférable cqui la oncentration en ions d'impuretés implantées dans la région de canal soit infé- rieure à la concentration en dopant dans les reégions din terruption de canal. C'est notamment dans le cas ou la seconde couche de masquage eot une laque sensible au faisceau 4lectroni- que et la seconde fen6tre est définie par!it'hographie par faisceau électronique, qu'on peut donner à la seconde fe- nôtre une largeumr inférieure à celle de la fen&tre la plus étroite qu'on_ puisse pratiquer de façon reproductible dans la couche d' oxyde noyéeo De plus, 6étant donné que la premiere fenêtre ne joue pas de r8le dans la déter-mination de la largeur de la région de canal, on peut donner à cette fsntre une largeur plus grande que dans le procédé connu tout en obtenant ton jours un TEC (ransistor à effet de champ) g-iile isolde ayant une région de canal plus étroite0 Il est particu- lièrement avantageux que la largeur de la premifre fenêtre soit supérieure à 4/1LM, par exemple éga!e à 5/um, et que la largeur de la seconde feneltre soit inférieure à 4 /um, par exemple égale à 2/m Conform4ment à un autre aspect de l'inventions on fournit un dispositif semiconducteur fabriqué par un procédé conforme au premier aspect de 1ir-iention. La description qui va suivre en regard du des- sin annexé, donnéeà titre non limitatif, permettra de mieux comprendre comment l'invention est réalisée. Les figures 1 et 2 sont des coupes transversales d'un dispositif dans différentes étapes d'un procédé de fabrication d'un transistor à effet de champ à grille isolée conforme au premier aspect de l'invention. La figure 3 est une vue en plan d'un dispositif dans une étape suivante du procéd6, les figures 1 et 2 étant des coupes suivant la ligne A-A' de la figure 3. La figure 4 est un schéma de montage d'un inverseur comportant un transistor à effet de champ à grille isolée conforme à un second aspect de l'invention. Un procédé conforme à l'invention peut être utilisé pour réaliser un MOST à déplétion à canal n comme suit. Le matériau de départ est un substrat de silicium ayant une portion de corps 1 de type avec une rées;tivi- té de l'ordre de 3 ohm.cm (voir figure 1). La surface principale 2 du substrat est parallèle au plan (100) ou à l'un des plans Équivalents. Suivant des techniques couran- tes, on fait croitre sur la surface principale 2 une cou- che d'oxyde d'une épaisseur de l'ordre de 50 nm, et on dépose sur la couche d'oxyde une couche de nitrure de silicium ayant une épaisseur de l'ordre de 100 nmn. Ensuite, on dépose sur la couche de nitrure une couche de laque pho- tosensible, et après exposition à un rayonnement suivant une configuration appropriée, on crée une première couche de masquage 3 de manière connue. La couche de masquage 3 comporte une partie 3a de la couche d'oxyde, une partie 3b de la couche de nitrure, et une partie 3c de la couche de laque photosensible. La largeur de la couche de masqua- ge peut être de 5/um par exemple. Pour former la région d'interruption de canal 4 de type p on introduit un dopant, en l'espèce du bore, dans les parties de la portion de corps 1 qui ne sont pas masquées par la couche de masqua- 'e 3. L'introduction du dopant se fait par implantation d'ions de bore à une dose de 2 x 1013 cm2 et à 25 keV. Cette implantation d'ions est indiquée par les flèches 6 sur la figure 1. Après élimination de la partie 3ú de la couche de laque photosensible, on procede à l'étape suivante qui consiste à oxyder de manière connue les parties de la por- tion de corps semiconducteur 1 qui ne sont pas masquées par la couche de masquage 3. Ensuite, on fait croitre jusqu'à une épaisseur de l'ordre de 0,8/um, une couche d'oxyde 5 qui, au moins sur une partie de son épaisseur, est noyée dans la portion de corps 1 (voir figure 2). On élimine ensuite de manière connue la partie 3h de la couche de nitrure de façon à mettre à découvert une première fe- nêtre 7 dans la couche d'oxyde 5. Ensuite on dépose une couche de laque sensible au faisceau électronique sur la couche d'oxyde 5 et sur des parties de la portion de corps semiconducteur 1 qui sont mises à découvert par la fenêtre 7. Cette couche de laque est exposée à un faisceau électronique, apres quoi elle est développée de façon à former une seconde couche de masquage 8 comportant une seconde fenêtre 9 qui peut avoir une largeur de 2/um par exemple. La couche de mas- quage 8 s'étend jusque dans la fenêtre 7, de sorte que les c8tés 9a de la fenêtre 9 sont situés dans la fenêtre 7. L'étape suivante consiste à implanter, à travers la fenêtre 9, des ions d'arsénic dans la partie mise à découvert de la portion de corpssemniconducteur 1 de façon à former la région de canal 10 de type n. Sur la figure 2, l'implantation d'ions d'arsenic est indiquée par les 12 -2 flèches 16. La dose est, par exemple, de 105 x 10 2 cm et à 170 keV. Les c8tés 9a de la fenêtre 9 déterminent la largeur de la région de canal 10 et, dans cet exemple, cette largeur est de l'ordre de 2/um. Comme la largeur du canal est inférieure à la largeur de la fenêtre 7, la région de canal 10 est séparée des régions d'interruption de canal 4. Apres élimination de la couche de laque 8, on dépose une couche de silicium polycristallin d'une épais- seur de l'ordre de 0,6/um sur la portion de corps semi- conducteur 1, dans la fenêtre 7 et sur la couche d'oxyde 5. De manière connue, on procède à la diffusion de 249 1678 phosphore dans la couche de silicium polycristallin. En- suite, on procède à l'oxydation de la couche de silicium polycristallin et on forme un masque à partir de l'oxyde ainsi formé. Ce masque est utilisé pour définir de manière connue l'électrode de grille 12 (voir figure 3). Ensuite, on implante des ions de phosphore dans le corps semiconducteur à une dose de 2 x 10 5 cm 2 et à keV. La grille 12 et la couche d'oxyde noyée 5 servent de masque contre les ions implantées. Ainsi, on forme des régions de source et de drain 13 et 14 de type n dans les parties mises à découvert de la portion de corps 1, c'est- à-dire les parties hachurées sur la figure 3. Dans cette étape, la longueur de la région de canal, qui peut être de 121um par exemple, est déterminée par l'électrode de grille 12. Suivant des techniques bien connues de l'homme de l'art, on achève le TEC à grille isolée en déposant une couche d'isolation, en formant des fenêtres de contact dans celle-ci et en définissant la métallisation servant à contacter la grille et les régions de source et de drain. Ces étapes sont décrites, par exemple, dans l'ar- ticle précité de H nter et ses collaborateurs et, pour cette raisons elles ne sont pas décrites dans cet exposé. Dans l'étape de procédé représentée sur la fi- gure 3, la couche de masquage 8 (voir figure 2) a été éliminée. Comme, cependant, les côtés 9a de la fenêtre 9 pratiqués dans la couche de masquage 8 définissent l'ex- tension latérale de la région de canal 10, la ligne de démarcation 100 (voir figure 3) de la région de canal 10 indique les endroits o les côtés 9a de la fenêtre 9 étaient présents avant l'élimination de la couche de mas- quage 8. Dans l'exemple décrit, la fenêtre 9 était située entièrement dans la fenêtre 7 pratiquée dans la couche d'oxyde 5. Toutefois, pour assurer que la région de canal 10 et la région d'interruption de canal 4 soient sépa- rées l'une de l'autre, il est seulement nécessaire que les côtés de la fenêtre 9 qui sont parallèles à la longueur du canal, soient situés dans la fenêtre 7. Cela tient à ce que la longueur du canal est déterminée par l'élec- trode de grille 12 et non pas par la fenêtre 7- Il n'est pas important qu'il y ait chevauchement des régions d'in- terruption de canal et des ions implantés formnmt la région de canal dans la partie o il faut former la région de source et de drain, du fait que ces parties seront sur- dopées par les régions de source et de drain du transistor. Comme ces régions présentent une concentration en impure- tés supérieure à celle des régions d'interruption de canal adjacentes, leurs limites sont bien définies malgré le che- vauchement. Dans le procédé décrit ci-dessus, la première couche de masquage comporte trois partiess c'est-à-dire la partie d'oxyde 3a, la partie de nitrure 3h et la partie de laque 3c. De fait, la partie d'oxyde 3a constitue l'oxy- de de grille du MOST. Toutefois, il n'est pas nécessaire que l'oxyde de grille soit formé dans ces premieres étapes du procédé, comme ce sera évident pour l'homme de l'art. De ce fait, il n'est pas nécessaire que la couche de mas- quage comporte trois parties. De fait, elle peut ne com- prendre qu'une seule partie, en l'espèce la partie de nitrure, la partie de laque ayant été éliminée avant l'im- plantation de la région d'interruption de canal. Le procédé décrit jusqu'ici concerne seulement la fabrication d'unTEC à grille isolée à dépl6tion et à canal n. Néanmoins, un procédé conforme à l'invention peut 9tre utilisé pour la fabrication d'un TEC à grille isolée à canal p. Dans ce cas, le type de conductivité de la portion de corps semiconducteur, des régions de source et de drainD 3 de la région de canal, et de la région d'interruption de canal est opposé à celui mentionné dans le procédé décrit ci-dessus. De toute évidence, il est possible de réaliser d'autres composants sur le même substrat semiconducteur simultanément avec la réalisation d'un transistor à effet de champ à grille isolée conforme au second aspect de l'in- vention. Par exemple, dans la réalisation simultanée d'un TEC à grille isolée à déplêtion à canal n et d'un TEC à grille isolée à enrichissement à canal _, la configura- tion de couche d'oxyde noyée comporte deux fenêtres. Durant l'implantation de canal servant à créer le MOST à déplé- tion, on peut masquer l'une de ces fenêtres par une laque sensible au rayonnement, alors qu'on masque l'autre fenê- tre durant l'implantation de canal servant à créer le MOST à enrichissement. Dans une variante du procédé de fabrication si- multanée d'un TEC à grille isolée à déplétion et à en- richissement, il est possible que l'oxyde noyé ne comporte qu'une seule fenêtre. Dans ce cas, durant l'implantation de canal pour la création du TEC à déplétion, une première partie de cette fenêtre unique est masquée par une laque sensible au rayonnement alors que le reste de la fenêtre est exposé. Ensuite, le reste de la fenêtre est masqué, alors que la première partie est exposée durant l'implan- tation de canal pour la création du TEC à enrichissement. La figure 4 représente un schéma de montage d'un inverseur comportant un TEC à enrichissement Tl et un TEC à déplétion T2 fabriqués par un procédé conforme à l'invention. T2 est le TEC de charge et Tl est le TEC de commutation. Une tension d'alimentation V est appliquée à la s borne d'alimentation S, qui est connectée au drain de T2. La source de T2 est connectée au drain de Tl, et la source de Tl est mise à la masse. Une borne d'entrée I est con- nectée à la grille de Tl, et une borne de sortie O est connectée à la source de T2 et au drain de Tl. La grille de T2 est connectée de façon permanente à sa source. De cette façon, les transistors à enrichissement à canal n montés en parallèle de chaque c8té du TEC à déplétion à canal n (voir figure 3) ne sont jamais mis en circuit, de sorte que T2 ne fonctionne que comme TEC à déplétion. Si la tension appliquée à l'entrée I est de O volt, Tl est mis hors circuit, de sorte que la tenson sur la sortie O est égale à Vs, et si la tension sur l'entrée est égale à Vs, T2 est mis en circuit, de sorte que la tension sur la sortie O est de O volt. Ainsi, la concentration de dopage minimale de la région de canal de T2 est déterminée par l'exigence que, si Tl est hors circuit, c'est-à-dire si une tension élevée est appliquée à la source de T2, T2 doit pouvoir être conducteur. Toutefois, si T1 est en circuit, la ten- sion de source de T2 est diminuée, et la puissance dissipée du circuit est déterminée par la conductance de T2. Comme la région de canal et la zone d'interruption de canal de T2 sont séparées, le dopage du substrat n'est pas locale- ment augmenté au bord de la région de canal, comme c'est le cas dans le transistor connu décrit ci-dessus. Par conséquent, si T1 est en circuit, la puissance dissipée par ce circuit est plus faible que dans le cas d'un cir- cuit équivalent comportant comme transistor de charge un TEC à déplétion connu de ce genre. Ainsi, il est particulièrement avantageux d'utiliser un inverseur comportant un TEC de charge à dépl6tion à canal n fabriqué suivant un procédé conforme à l'invention. De plus, comme expliqué ci-dessus, le MOST à enrichissement peut être fabriqué en même temps sur le même substrat semiconducteur. REVENDICATIONS: 1. Procédé de fabrication d'un dispositif semi- conducteur comportant un transistor à effet de champ à grille isolée muni d'une région de canal, sur la longueur de laquelle du courant peut circuler durant le fonctionne- ment du dispositif, procédé qui comporte des étapes suc- cessives consistant à réaliser sur une surface principale d'une portion de corps semiconducteur de premier type de conductivité, une première couche de masquage servant de masque durant l'oxydation et l'introduction d'un dopant, à introduire un dopant dans des parties de laditè portion de corps semiconducteur non masquées par ladite première couche de masquage, pour la formation d'une région d'in- terruption de canal de premier type de conductivité, région dont la concentration de dopage est supérieure à celle des parties adjacentes de la portion de corps semi- conducteur, à oxyder des parties de la portion de corps semiconducteur non masquées par ladite première couche de masquage, pour la formation d'une couche d'oxyde qui, au moins sur une partie de son épaisseur, est noyée dans ladite portion de corps semiconducteur, ladite région d'interruption de canal étant présente au-dessous de l'oxyde noyé, à éliminer la première couche de masquage de façon qu'une première fenêtre soit mise à découvert dans la couche d'oxyde noyée, à réaliser sur ladite couche d'oxyde noyée une seconde couche de masquage ayant une seconde fenêtre qui sert de masque contre l'implantation d'ions, et à implanter, à travers lesdites première et seconde fenêtres, des ions caractéristiques du second type de conductivité pour la formation de la région de canal, 3o caractérisé en ce que la seconde couche de masquage s'étend jusque dans la première fenêtre de façon que les cotés de la seconde fenêtre qui sont parallèles à la longueur du canal, soient situés entièrement à l'intérieur de la pre- mière fenêtre, lesdits côtés déterminant la largeur de la région de canal qui est séparée des régions d'inter- ruption de canal. 2. Procédé selon la revendication 1, caract6risé en ce que la concentration en ions d'impuretés implantés dans la région de canal est inf6rieure à la concentration en dopants dans les régions d'interruption de caral. 3. Procédé selon la revendication 1 ou 2, carac- térisé en ce que la seconde couche de masquage est une couche de laque sensible au faisceau électronique et en ce que la seconide fengtre est d6finie par lithographie à faisceau 61éectronique. 4. Procédé selon l' une quelconque des revendica- tions 1 à 3, caractérisé en ce que la largeur de la pre- mière fenetre est supérieure à 4um et en ce que la lar- geur de la secornde fenêtre est infrieur 4/um. 5. Procédé selon lune quelconque des revendica- tions précédentes, caractérisé en ce que la largeur de la première fenêtre est de l'ordre de 5/umr et en ce que la largeur de la seconide fenêtre est de l 'ordre de 2/ume 6. Procédé selon l'une quelconque des revendica- tions précédentes, caractérisé en ce que la seconde fe- netre est située entièrement à l'intérieur de la première fenêtre. 7. Procédé selon l'une quelconque des revendica- tions précédentes, caractérisé en ce que les ions implan- tés à travers la première et la seconde fenêetres pour la formation de la région de canal sont caraet&ristiques du type de conductivité v et en ce que le transistor à effet 3G de champ & grille isolée est à déplétion et a canal n. 8. Dispositif semiconducteur réalisé suivant le procédé selon l'une quelconque des revendications prcé- dentes.