FR 2496900 A1 19820625 FR 8027316 A 19801223 DISPOSITIF DE DETECTION DES SIGNAUX DE REPONDEURS RADAR ET RADAR SECONDAIRE COMPRENANT UN TEL DISPOSITIF. L'invention se rapporte aux systèmes radar de surveillance de l'espace aérien comprenant un radar primaire et un radar secondaire; elle con- cerne plus précisément un dispositif électronique permettant de détecter, à la sortie du récepteur du radar secondaire, les signaux transmis par les répondeurs des avions situés à l'intérieur de l'es- pace aérien surveillé par le système. Dans un système de surveillance de l'espace aérien, le radar secondaire interroge les avions équipés de répondeurs coopératifs, ceux-ci, en re- tour, émettent des réponses qui leur sont propres, permettant ainsi de les distinguer entre eux. Les fondements des radars secondaires et les conven- tions internationales s'y rapportant, sont donnés, notamment, dans l'ouvrage de M.I. SKOLNIK "Radar Handbook", Chapitre 38, Mc Graw Hill (1971). Les réponses transmises par les répondeurs disposés à bord des avions sont constitués par un train d'impulsions toutes identiques, comprenant un nombre N d'impulsions de code qui forment un mot numérique, ces impulsions de code sont parenthésées par deux impulsions d'encadrement permettant de reconnattre la présence d'une réponse et, conjoin- tement, d'identifier le début et la fin du mot. La durée et l'espacement relatif de chacune des impul- sions qui constituent une réponse sont parfaitement définies. Au sol, ces réponses sont captées par l'antenne du radar secondaire puis, amplifiées et démodulées par le récepteur correspondant, enfin elles sont détectées en vue de leur exploitation ultérieure par le système. C'est la fonction du dis- positif de détection de reconnaître la présence de réponses,de détecter les impulsions de code incluses dans ces réponses puis de convertir ces impulsions de code sous la forme d'un mot parallèle. En outre, le dispositif de détection doit fournir des infor- mations complémentaires permettant, soit de valider le code détecté ou de signaler la présence de ré- ponses imbriquées ayant un certainrecou-vrement des impulsions des réponses. Ce phénomène d'imbrication et de recouvrement des réponses est connu dans la littérature anglo-saxonne comme le phénomène de "garbling". L'opération permettant de détecter les im- pulsions dc code incluses dans les réponses soulève plusieurs difficultés résultant notamment: de la présence à la sortie du récepteur de réponses asyn- chrones issues de répondeurs interrogés par d'éven- tuels radars secondaires adjacents; de la large dynamique d'amplitude des réponses, liée aux para- mètres de gain de la liaison air-sol; de la pré- sence simultanée de réponses issues d'avions grou- pés; des interférences électromagnétiques possi- bles et du bruit thermique propre du récepteur. Des dispositifs permettant de détecter, à la sortie du récepteur du radar secondaire, les réponses des avions interrogés, ont déjà été réa- lisés; ces dispositifs de l'art antérieur opèrent par détection de la coïncidence des impul- sions d'encadrement des réponses, la première im- pulsion d'encadrement étant préalablement décalée d'une quantité égale au décalage de temps relatif de ces deux impulsions. L'inconvénient de ces dis- positifs actuels réside dans le faible pouvoir de résolution temporel avec, pour conséquence,: une absence de détection des réponses ou une détection erronée des informations de code lorsque plusieurs réponses sont superposées et, notamment, lorsqu'il se produit un chevauchement plus ou moins partiel de ces réponses. Le but de l'invention est de fournir un dispositif de détection des réponses de radar se- condaire dont le pouvoir de résolution soit nota- blement accru, autorisant ainsi une meilleure probabilité de détection du code de réponse. Pour atteindre ce but, le dispositif selon l'invention comprend les éléments suivants: des moyens de mise en forme des signaux vidéofréquence du récepteur, connectés en série avec un circuit de retard dont la durée de retard est sensible- ment égale au décalage de temps relatif des flancs avant des impulsions d'encadrement des réponses, ce circuit de retard étant muni, en outre, d'une pluralité de sorties intermédiaires toutes équi- distantes; connectés aux extrémités du circuit de retard, deux détecteurs de transition permettant 24969O-9 de détecter les positions des flancs avant et arrière des impulsions d'encadrement; deux détec- teurs de coïncidence permettant de détecter la coincidence-des positions respectives des flancs avant et arrière des impulsions et deux circuits de mémorisation connectés en parallèle aux prises de sorties intermédiaires du circuit de retard, permettant de stocker temporairement les valeurs des codes détectés séquentiellement sur les flancs avant et arrière des impulsions des réponses. Selon une autre caractéristique de l'inven- tion, le dispositif de détection comprend un compa- rateur numérique connecté entre les sorties des deux circuits de mémorisation permettant de détec- ter l'identité des codes détectés sur les flancs avant et arrière des impulsions des réponses et de fournir un signal de validation de cea codes détectés. Selon une autre caractéristique, le décala- ge de temps relatif entre les positions des flancs avant et arrière consécutifs sont évaluées pour fournir une indication de chevauchement éventuel des impulsions des réponses. Selon encore une autre caractéristique, les données stockées dans les deux circuits de mémorisation sont lues et transférées séquentiel- lement vers les circuits de décodage du code des réponses. D'autres caractéristiques et avantages apparaîtront dans la description détaillée d'un mode de réalisation d'un dispositif de détection conforme à l'invention, faite en regard des dessins annexés; sur ces dessins: - la figure 1 représente la forme de la réponse transmise par un répondeur de radar secondaire, - la figure 2 représente la forme des signaux en impulsions constituant les réponses, - la figure 5 représente, sous la forme d'un schéma synoptique, un dispositif de détection de l'art antérieur, - la figure 4 représente, sous la forme d'un schéma synoptique, un mode de réalisation d'un dispositif de détection conforme à l'invention, - la figure 5 représente, sous la forme d'un schéma synoptique, un exemple de réalisation d'un dispo- sitif de quantification des signaux de sortie du récepteur, - la figure 6 représente, sous la forme d'un schéma synoptique, un exemple de réalisation d'un détec- teur de transition, - la figure 7 représente, sous la forme d'un schéma synoptique, un exemple de iialisation d'un discri- minateur de temps, - la figure 8 représente la forme des principaux signaux générés par le dispositif de détection de la figure 4, dans le cas de réponses isolées, - les figures 9a à 9d représentent la forme des principaux signaux générés par le dispositif de la figure4, dans différents cas de réponses super- posées, - la figure 10 représente, sous la forme d'un schéma synoptique, une variante dezéalisation du circuit de retard (12) inclus dans le dispositif de détection de la figure 4, - la figure Il représente, sous la forme d'un schéma synoptique, une variante de réalisation d'un détecteur de transition inclus dans le dispositif de détection de la figure 4, - la figure 12 représente, sous une forme simpli- fiée, selon une technique numérique,un mode de réalisation du circuit de retard inclus dans le dispositif de détection de la figure 4. Dans les systèmes radar de surveillance de l'espace aérien, comprenant un radar primaire as- sisté d'un radar secondaire, les avions en vol dans le domaine de portée du système sont identi- fiés ou distingués par leur route, mais aussi par les réponses qu'ils sont susceptibles de fournir consécutivement à leur interrogation par le radar secondaire. La figure 1 représente la forme du signal de réponse transmis par le répondeur installé à bord des avions. les caractéristiques de ce signal de réponse doivent être en accord avec les Recom- mandations émises par l'O.A.C.I. (Organisation Aéronautique Civile Internationale). Selon ces recommandations, un signal de réponse comporte quinze fentes de temps d'une durée nominale T de 1,45$(s, à l'intérieur de ces fentes de temps sont positionnées des impulsions binaires dont la durée nominale est de 0,45/As. Elles sont identifiées par les lettres majuscules indexées FV ci. D4 et F2, la fente de temps centrale X est normale- ment toujours"non occupée". les deux impulsions extrêmes F1 et P2 positionnées respectivement dans les première et quinzième fentes de temps assurent le parenthésage du signal de réponse; elles sont appelées impulsions d'encadrement ou encore impul- sions de trames, le temps Tp séparant ces deux impulsions d'encadrement est donc de 20,3A s. Les douze autres impulsions, en excluant l'impulsion X X, forment le code de la réponse, ou plus briève- ment le code. De la combinaison de la présence ou de l'absence de ces douze impulsions de code, 4096 réponses différentes peuvent être formées, ces réponses étant indicatives de différents para mètres, tels que l'altitude, l'identité, le statut, etc... des avions interrogés. Eventuellement, une fente de temps supplémentaire, distante de 4,35/Le de l'impulsion d'encadrement P2 est réservée pour la transmission d'une impulsion particulière, appe- lée impulsion "SPIO. La durée totale du signal de réponse est donc d'environ 25/ a correspondant à une-distance radar de l'ordre de 4 kms. Dans le cas d'un avion isolé et en l'absence d'interférences électromagnétiques, la réponse de cet avion peut être facilement détectée à la sortie du récepteur de la station sol, puis ultérieurement décodée pour fournir l'information du paramètre propre à cet avion. Si deux ou plusieurs avions se trouvent simultanément-dans le domaine d'interrogation du radar secondaire, et si la différence de. leur dis- tance radiale respective à ce radar est inférieure à 4 kms, alors, dans une certaine mesure, les 2496900- impulsions des réponses fusionnent dans le récep- teur. Ce phénomène est particulièrement fréquent ons les situations oi le trafic aérien dans l'espace surveillé est intense et les-avions sont physique- ment séparés par leur étagement vertical. Compte tenu du facteur de forme des impulsions fournies à la sortie du récepteur, de l'ordre de 1: 2 dans la pratique, il existe une probabilité élevée de chevauchement des impulsions du signal composite avec, comme conséquence, une certaine confusion dans les réponses, ou des réponses erronées ou encore l'absence de réponses détectées. La figure 2 représente la forme des impul- sions qui forment le signal de réponse transmis par le répondeur des avions. Ces impulsions, toutes identiques, sont de forme trapézoïdale; la durée de montée Tr du front avant mesurée entre les ni- veaux 10 % et 90 % du palier est au plus égale à 0,13 s et au moins égale à 0,05Ms, -tandis que la durée Tf mesurée dans les mêmes conditions est au plus égale à 0,2/Ls et au moins égale à 0,05/As; la durée Td des impulsions mesurée au niveau de 50 % est égale à 0,45 + 0,1ea. A la sortie du récep- teur du radar secondaire, la forme des impulsions reçues peut être sensiblement modifiée, notamment la durée effective de'ces impulsions peut être légèrement accrue et l'amplitude des impulsions d'un signal de réponse peut varier dans certaines limites fonction des caractéristiques d'amplifica- tion du récepteur. Dans'les situations o plusieurs réponses se superposent plus ou moins partiellement, il se produit un élargissement de la durée des im- pulsions élémentaires et l'un des deux flancs d'une impulsion peut être masqué par la présence d'une impulsion adjacente. De plus, les amplitudes des réponses superposées peuvent varier dans certaines limites dues notamment à la non isotropie des dia- grammes de rayonnement des antennes des répondeurs. La figure 3 représente, sous la forme d'un schéma synoptique, un dispositif de détection de l'art antérieur; ce dispositif de détection com- prenant les éléments suivants: - un circuit permettant de quantifier les signaux en impulsions de la réponse, ce circuit de quantification comprenant essentiellement un comparateur de niveau (1) à deux états de sor- tie, dont l'entrée de signal est reliée à la sortie vidéofréquence du récepteur du radar secondaire et l'entrée de référence est reliée à une source de tension continue (Vs) fixe ou asservie au niveau du bruit de sortie de ce récepteur; le signal de sortie du récepteur étant identique à celui décrit précédemment. - deux lignes à retard de durée Tp, qui sont connectées en série, une première ligne à re- tard (2) dont l'entrée et la sortie sont reliées à une première porte logique (3) du type "ET", et une seconde ligne à retard (4) dont l'entrée et la sortie sont reliées à une seconde porte logique (5) du type "ET", cette seconde ligne à retard comportant N sorties intermédiaires équidistantes d'une durée TF - une troisième ligne à retard (6) comportant éga- lement N sorties intermédiaires équidistantes d'une durée TF, l'entrée de cette troisième ligne à retard est reliée aux sorties des première et seconde portes logiques précédentes par l'inter- médiaire d'une première porte logique (7) du type "OU" et les sorties intermédiaires sont reliées à une seconde porte logique (8) du type "OU", - un registre mémoire (9) dont les entrées de si- gnal sont reliées en correspondance aux sorties intermédiaires de la seconde ligne à retard, ce registre mémoire comportant une entrée de char- gement et des sorties de signal, - une troisième porte logique (10) du type "ET" dont une première entrée est reliée à la sortie de la seconde porte logique du type 'ET" et une seconde entrée complémentée est reliée à la sor- tie de la seconde porte logique du type "OU'1. Cet extracteur de l'art antérieur du type analogique décrit ci-dessus a été réalisé sous différentes variantes, notamment, du type numérique dans lesquelles les lignes à retard oont consti- tuées par des registres à décalage incrémentés par un signal d'horloge asynchrone. La figure 4 représente, sous la forme d'un schéma synoptique, un mode de réalisation d'un dis- positif de détection de réponses, conforme à l'in- vention; ce dispositif de détection comprenant les éléments suivants: - un circuit de quantification (11) des signaux d'entrée (Si) fournis par le récepteur du ra- dar secondaire; ce circuit de quantification comprenant généralement un comparateur de ni- veau à deux états de sortie: un niveau haut et un niveau selon que l'amplitude du signal de sortie est supérieure ou inférieure à un niveau de quantification fixe ou asservi à l'amplitude instantanée de ces signaux d'entrée. - un circuit de retard (12) dont la durée de re- tard est égale au décalage de temps Tp séparant les deux impulsions d'encadrement Yt et F29 l'entrée de ce circuit de retard étant connectée à la sortie du circuit de quantification (11); ce circuit de retard étant, en outre, constitué d'une pluralité de cellules (12a à 12 n) connec- tées en série, la durée de retard de chacune des cellules étant égale à la durée TF d'une fenêtre de temps, le nombre de ce3lules étant égal à (N- 1) o N est le nombre de fentes de temps de la réponse et chacune de ces cellules comportant une sortie, - deux détecteurs de transition du niveau des impulsions présentes à l'entrée et la sortie du circuit de retard: un premier détecteur de transition (13) et un second détecteur de tran- sition (14) reliés respectivement à l'entrée et à la sortie du circuit de retard (12).; ces deux détecteurs comportant chacun deux sorties des premières sorties correspondant aux transi- tions des flancs avant des impulsions et des secondes sorties correspondant aux transitions des flancs arrière des impulsions, - deux détecteurs de coïncidence des transitions représentés schématiquement par des portes logiques du type "ET": un premier (15) et un second (16) détecteur de coïncidence dont les entrées sont respectivement reliées aux pre- mières et secondes sorties des détecteurs de. transitions, - deux registres mémoire permettant de stocker temporairement les niveaux des (N-2) impulsions de code; un premier (17) et second (18) re- gistres mémoire comportant des entrées de si- gnal (P) communes reliées respectivement aux sorties intermédiaires correspondantes du cir- cuit de retard (12); ces premier et second registres mémoire comportant en outre: des entrées de chargement (4) reliées respective- ment aux sorties des premier et second détec- teurs de coïncidence et des sorties de signal (Q), - un circuit de transfert (19) du contenu des registres mémoire, ce circuit de transfert comportant, par exemple, une première et une seconde entrées de commande permettant de transmettre séquentiellement le contenu des premier et second registres; les signaux de sortie pouvant être fournis, à un décodeur actif, non représenté sur la figure, - un comparateur numérique (20) dont les entrées sont connectées respectivement aux sorties (Q) correspondantes des deux registres de mémoire; ce comparateur comportant une sortie (Z) qui délivre un signal lorsque les contenus des deux registres mémoire ont une valeur identi- que, - un circuit logique (21) sensible aux signaux de sorties des détecteurs de coincidence (15 et 16) et à la sortie du comparateur numérique (20); ce circuit logique élabore, d'une part, des signaux d'adressage du circuit de trans- fert (19) et une pluralité de signaux de sortie (So... Sn) représentatifs du niveau de con- fiance qui pourra 8tre attribué à la réponse détectée, comme il sera expliqué ultérieure- ment. On décrira maintenant, à titre illustratif, un exemple de réalisation du circuit de quantifica- tion (11) représenté sur la figure 5, sous la for- me d'un schéma synoptique simplifié, ce circuit de quantification comprenant les éléments suivants: - deux voies de formation de signal comportant une entrée coxmuze reliée au signal d'entrée (Si) et des sorties reliées respectivement aux entrées d'un comparateur de niveau (110) à deux états de sortie, l'une des voies de formation de signal constituant la voie de référence et comprenant, connectée en série, une ligne à retard (111) munie de prises équidistantes, ces prises étant reliées aux entrées d'un opérateur logique (112) linéaire du type "OU", un circuit de sommation (113) dont l'autre entrée reçoit une tension continue (V.) fixe ou fonction de la distance radar des réponses, l'autre voie constituant la voie signal et compor- tant essentiellement un circuit de retard (114). le rapport des gains des voies de forma- tion de signal détermine le niveau de quantifica- tion des signaux d'entrée ce qui assure que la durée des signaux quantifiés de sortie soit indé- pendante de l'amplitude. Ce circuit de quantifica- tion comprend généralement, connecté à la sortie du comparateur de niveau (110), un discriminateur de durée d'impulsion, comme connu en soi, qui rejette toutes les impulsions de sortie du compa- rateur dont la durée est inférieure à une quantité prédéterminée, par exemple, O,3/ La figure 6 représente un mode de réalisa- tion d'un détecteur de transition des impulsions permettant de détecter la position des flancs des impulsions des réponses et notamment la position des flancs des impulsions d'encadrement F1 et P2 2 ce détecteur de coïncidence comprenant les élé- ments suivants; - deux portes logiques du type "ET" comportant chacune une entrée complémentaire: une pre- mière porte (130) et une seconde porte (131), les premières et les secondes entrées étant communes, les premières entrées étant reliées directement à l'entrée de ce détecteur de coïncidence et les secondes entrées étant reliées à l'entrée de ce détecteur de co!nciden- ce par l'intermédiaire d'un circuitde retard (13Zy dont la durée de retard AZ conditionne le pouvoir de résolution du dispositif de détec- tion; ce circuit de retard peut être un ré- seau passe-bas, par exemple, du type résis- tance-capacité. Les deux détecteurs de tran- sition (13 et 14) peuvent être réalisés de façon identique. La fonction principale du circuit logique (21) étant, notamment, d'évaluer le décalage de temps entre les signaux de coincidence des flancs avant et arrière des impulsions d'en- cadrement, ce circuit logique comprend un discriminateur de temps qui peut être réalisé sous une forme représentée à la figure 7. Ce discriminateur de temps comprend: une bascule monostable (23) dont l'entrée de com- mande reçoit les signaux de sortie du premier détecteur de coïncidence (15), la durée de bas- culement de cette bascule étant égale ou légè- rement supérieure à la durée nominale des im- pulsions des réponses; deux portes logiques du type "ET", une première porte (24) comportant une entrée complémentée et une seconde porte (25), les premières entrées de ces portes étant connectées à la sortie de la bascule monostable (23) et à la sortie et de secondes entrées re- cevant les signaux de sortie du second détecteur de coincidence (14); une porte d'inhibition (26) dont une première entrée.est connectée par 249690J l'intermédiaire d'un circuit de retard (27) à la sortie de la porte (24), une seconde entrée est connectée à la sortie (Z) du comparateur numérique (20), et une sortie qui est connectée à une entrée de commande du circuit de trans- fert (19)..Le signal de sortie de la porte (25) fournit l'indication que la réponse détectée est isolée ou éventuellement est une réponse entre- lacée sans chevauchement. Le fonctionnement du dispositif de détec- -. tion représenté sur la figure 4 sera décrit en regard des figures (8, 9a à 9d) qui repré- sentent les chronogrammes des principaux si- gnaux pour différentes situations des réponses. La figure 8 représente une réponse R isolée fournie par le circuit de quantification (11), cette réponse comprenant les impulsions d'encadrement F1 et F2 et les impulsions de code C1, C2 et B2 au niveau haut. Les signaux de transition T1 fournis sur la première sortie du premier détecteur de transition (13) des impulsions sont représentés par des-"pics" en phase avec les flancs avant des impulsions de la réponse. Les signaux de transition T'1 fournis sur la première sortie du second détec-- teur de transition (14) sont identiques aux signaux de transition T1 mais décalés dans le temps d'une quantité Tp. Les signaux de coincidence C1,à la sortie du premier détecteur de coïncidence (15), sont un "pic" unique en phase avec le flanc avant de l'impulsion d'encadrement F2. Les signaux de transition T et T' fournis sur les secondes 2 2 sorties des détecteurs de coïncidence (13 et 14) sont identiques aux signaux T1 et T'1 mais décalés dans le temps d'une quantité TD égale à la durée des impulsions. Les signaux de coïncidence C2 à la sortie du second circuit de coïncidence est un pic unique en phase avec le flanc arrière de l'impulsion d'encadrement P2. Les signaux de coin- cidence C 1 et C2 commandent respectivement le chargement des deux registres mémoires (17 et 18), les grandeurs numériques ainsi stockées sont com- parées dans le comparateur (20) qui fournit un signal ou non si ces grandeurs sont identiques ou différentes. Le signal C1, conjointement par l'intermédiaire du circuit logique (21),permet de fournir, à la sortiez du circuit de transfert (19) le code détecté et enregistré dans le premier registre mémoire (17). D'un autre côté, le circuit logique (21) mesure le décalage de temps entre les impulsions de coïncidence C1 et C2, si ce décalage de temps est inférieur à une quantité prédéterminée, par exemple, sensiblement plus grande que la durée nominale d'une impulsion, ce circuit logique génère un signal de sortie (Sc0) indiquant que les flancs avant et arrière de l'impulsion d'encadrements F1 ont été détectés. A cet instant, deux cas peuvent se présenter: dans un premier cas, les contenus des deux registres sont identiques et le compara- teur fournit un signal de sortie, alors le circuit logique génère un signal (S0) de validation de la réponse détectée; dqans un second cas, les contenus des deux registres sont différents, alors sous l'action du signal de coincidence C2, le contenu du second registre mémoire (18) est transféré à la sortie (Z) du circuit de transfert (19) et le circuit logique génère un signal de sortie (Sn3 indiquant une détection ambigie. La figure 9a se rapporte à une situation dans laquelle une première réponse R1 (C1, C2 et B2) et une seconde réponse R2 (A2, D1 et D4) se superposent dans le temps et donnent naissance à un signal composite Rx avec chevauchement partiel des impulsions, notamment, le flanc arrière de l'impulsion d'encadrement F1 de la réponse R2 est masqué par l'impulsion de code C de la réponse R1 et le flanc avant de l'impulsion F2 de la réponse R1 est éclipsé par l'impulsion de code D4 de la réponse R2. Dans cette situation, le signal de coin- cidence C1 comporte un pic unique en phase avec le flanc avant de l'impulsion d'encadrement P2 de la réponse R2 et le signal de coïncidence C2 comporte un pic unique en phase avec le flanc arrière de l'impulsion d'encadrement F2 de la réponse R1. Il en résulte que le circuit logique (21) génère un signal (S2) indiquant la superposition des réponses avec chevauchement. Le premier registre mémoire, sous l'action du signal de coïncidence C2 enregis- tre le code de la réponse R1 et le second registre mémoire sous l'action du signal de coïncidence C1 enregistre le code de la réponse R 2, le contenu de ces deux registres mémoire étant transféré séquen- tiellement et le décalage de temps entre les signaux C1 et C2 étant supérieur à la largeur nominale TD des impulsions de la réponse, la sortie (Z) du comparateur (20) n'est pas prise en compte par le circuit logique (21). La figure 9b se rapporte à une situation similaire à la précédente, le sens de chevauche- ment des impulsions d'encadrement F1 et P2 étant inversé. La figure 9c se rapporte à une situation particulière dans laquelle les impulsions d'enca- drement F1 et F2 des deux réponses R1 et R2 se chevauchent mutuellement. Dans cette situation, un seul flanc des impulsions d'encadrement F1 et F- est détecté; lorsque le chevauchement est impor- tant, le circuit logique (21) peut générer un signal de sortie (S) indiquant qu'une réponse unique a été détectée; toutefois, l'opération de comparai- * son effectuée par le comparateur numérique (20) indiquera alors que les contenus des registres mémoires sont différents et, ainsi, autorisera le transfert séquentiel des codes des réponses R1 et R2. La figure 9d se rapporte à une situation dans laquelle deux réponses R1 et R2 sont entrela- cées, c'est-à-dire superposées, sans chevauchement des impulsions de ces réponses; cette situation est identique à celle de réponses isolées. Lors de la réalisation du dispositif décrit à la figure 4, il est nécessaire de prendre en compte l'écart de position toléré ú sur la position des flancs des impulsions de code dans les fenêtres 249690U de temps de la réponse. Pour ce faire, la phase des signaux de coïncidence C1 doit être retardée d'une quantité prédéterminée égale à cet écart de position toléré et inversement la phase des signaux de coincidence C2 doit être avancée d'une quantité équivalente> A cet effet, comme représenté sur la figure 10,d'une part la durée de retard de la pre- mière cellule de retard (12a) du circuit de retard (12) est accrue de la grandeur de cet écart et un circuit de retard supplémentaire (22) d'une durée de retard égale au double de cette quantité déter- minée est inséré à la sortie du détecteur de coin- cidence (13) et, d'autre part, la durée de retard de la dernière cellule de retard (12n) est réduite de cette quantité prédéterminée. Le décalage de temps relatif T séparant la position des flancs avant des impulsions d'enca- drement F1 et F2 est spécifiée avec une certaine tolérance maximale tàTp, le décalage de temps Tp étant fixe, certaines réponses ne seraient pas détec- tées par le dispoiitif de détection décrit Figure 4. La figure 11 représente un moyen permettant de prendre en compte cette tolérance T p. Sur cette P figure, la dernière cellule (12n) du circuit de retard (12) comporte trois sorties: une première sortie (11) correspond au décalage de temps nomi- nal Tp et deux sorties adjacentes (2 et 3) distan- tes de la grandeur ATp. Ces trois sorties sont connectées au détecteur' de transition (14) qui com- prend, alors, trois détecteurs de transition (140, 141 et 142) dont les sorties sont respecti- vement reliées aux entrées de deux portes logiques du type "OU", une première (143) et une seconde (144) portes dont les sorties délivrent respecti- veient trois signaux de transition T2 et trois signaux de transition T'2. Un circuit de compensation de la tolérance Tp sur le décalage relatif de temps des flancs avant des impulsions d'encadrement, équivalant au circuit précédent, peut être réalisé en modifiant la durée de retard du circuit de retard (131) du détecteur de transition décrit à la figure 6, par exemple, en accroissant cette durée de retard d'une valeur double de la durées T. Enfin, le circuit de compensation de cette toléranceATp peut être disposé en avant ou en amont du circuit de retard (12) du dispositif de détection représenté sur la figure 4. Le circuit de retard (12) peut être avanta- geusement réalisé selon une technique numérique. La figure (12) représente un mode de réalisation d'un circuit de retard utilisant un registre à décalage comprenant (N-1) cellules de retard for- mées chacune de _ bascules, toutes identiques, la valeur du nombre m étant donnée par la relation suivante T o TP est la durée d'une fente de temps des réponses et i _ est le pouvoir de résolution temporel du dispositif de détection. Ce registre est incrémenté par un signal d'horloge (CL) asynchrone appliqué à l'entrée d'incrémentation (OP) et la fréquence Fc de ce signal d'horloge est égale à 1/tAZ. Dans un radar secondaire, le dispositif de détection des réponses peut être disposé en amont du décodeur actif qui fournit la grandeur des paramètres transmis par les avions interrogés. Les signaux de sortie (S... S) indiquant le o n degré de confiance attribué aux détection des réponses permet de faciliter l'exécution des opé- rations de corrélation des détections successives. Dans son application aux signaux de réponse,décrite à la figure 1, le pouvoir de résolution temporelle AZ5peut être de l'ordre de 120 ns; le nombre (N-1) de cellules de circuit de retard (12) sera égal à 14 et chacune des cellules constituées de 12 étages élémentaires, à l'exception des première et dernière cellules, comme indiqué précédemment. le dispositif de détection trouve son appli- cation dans tout système de transmission de données numériques opérant sur la base de trains d'impulsions parenthésés au début et à la fin et, notamment, dans les systèmes de surveillance de l'espace aérien, coopérant avec les aéronefs équipés de répondeurs actifs émettant des réponses codées selon les spéci- fications recommandées par l'Annexe 10 de l'O.A.C.I. ou les spécifications militaires définies par les spécifications STANAG 5017. REVENDICATIONS 1. Dispositif électronique permettant de dé- tecter les signaux de réponse transmis par des répondeurs radar, ces signaux de réponse compre- nant une pluralité d'impulsions de code parenthé- sées par deux impulsions d'encadrement (Fi et F2) dont le décalage relatif de temps (T p)est fixe, caractérisé en ce qu'il comprend: un circuit de retard (12) dont la durée de retard est sensible- ment égale à Tp, ce circuit de retard comportant une pluralité de cellules (12a à 12n) munie de prises; deux détecteurs de transition permettant de détecter la position des flancs des Impulsions d'encadrement, un premier (13) et un second (14) détecteurs reliés respectivement à l'entrée et à la sortie du circuit de retard; deux détecteurs de coïncidence: un premier détecteur (15) relié aux sorties des détecteurs de transition sensibles aux flancs avant des impulsions d'encadrement, un second détecteur (16) relié aux sorties des détecteurs de coïncidence sensibles aux fronts arrière des impulsions d'encadrement et deux cir- cuits de mémorisation (17 et 18) permettant de stocker temporairement les valeurs des impulsions de code, ces circuits de mémorisation comportant des entrées de signal communes reliées aux prises des cellules du circuit de retard, des entrées de commande reliées respectivement aux sorties des deux détecteurs de coïncidence et des sorties paral lèles. 2. Dispositif selon la revendication 1, carac- térisé en ce qu'il comprend un comparateur numéri- que (20) connecté entre les sorties des deux cir- cuits de mémorisation, ce comparateur numérique comportant une sortie fZ) qui fournit un signal électrique lorsque les contenus de ces circuits de mémorisation ont des valeurs identiques. 3. Dispositif selon la revendication 1, carac- térisé en ce que les durées de retard de la première (12a) et de la dernière (12b) cellules du circuit de retard sont inégales et en ce qu'un circuit de retard (22) dont la durée de retard est sensible- ment égale à la différence des durées de retard de ces première et dernière cellules est inséré dans la sortie du premier détecteur de coïncidence. 4. Dispositif selon la revendication 1, carac- térisé en ce que l'une des cellules extrêmes du circuit de retard comporte une pluralité de prises connectées à une pluralité de détecteurs de tran- sition (141, 142 et 143) dont les sorties sont connectées à deux portes logiques (143 et 144) du type "OU". 5. Dispositif selon la revendication 1, carac- térisé en ce qu'il comprend un circuit logique (21) dont les entrées sont reliées respectivement aux sorties des deux détecteurs de coïncidence, ce cir- cuit logique comprenant, notamment, un discrimina- teur de durée permettant d'évaluer le décalage re- latif de temps entre les positions des flancs avant et arrière des impulsions d'encadrement. 6. Dispositif selon la revendication 1, carac- térisé en ce qu'il comprend un circuit de transfert (19) permettant de transférer séquentiellement les contenus respectifs des premier et second circuits, de mémorisation. 7. Dispositif selon la revendication 1, carac- térisé en ce que le circuit de retard comprend un registre à décalage multicellulaires, incrémenté par un signal d'horloge asynchrone, chacune des cellules de ce registre comprenant une pluralité d'étages élémentaires. 8. Radar secondaire comprenant, notamment, un récepteur qui délivre des signaux de réponse à vidéofréquence, caractérisé en ce qu'il comprend, connectés en série, des circuits de mise en forme des signaux de sortie du récepteur et un dispositif de détection selon l'une des revendications 1 à 7. 9. Radar secondaire selon la revendication 8, caractérisé en ce que les circuits de mise en forme des signaux de sortie du récepteur comprennent, connectés en série, un circuit de normalisation de ces signaux de sortie et un circuit de rejection des impulsions de courte durée.