FR 2483709 A1 19811204 FR 8110432 A 19810526 La présente invention concerne un convertisseur numérique- numérique destiné à convertir une série d'échantillons d'entrée à une fréquence mf0 en une série d'échantillons de sortie à une cadence f(, la valeur de chacun de ces échantillons de sortie étant une somme pondérée de 2m échantillons d'entrée apparaissant pendant une période d'accumulation antérieure à chaque échantillon de sortie. Pour des raisons de rendement, de facilité de réalisation et de réduction du bruit, il a été proposé d'inclure dans un conver- tisseur analogique-numérique un étage d'entrée dans lequel le signal analogique est converti en une représentation numérique quantifiée de façon grossière, à une cadence d'échantillonnage un grand nombre de fois supérieure à la cadence de Nyquist. La représentation numérique est ensuite soumise à une réduction de la cadence d'échantillonnage, en combinant des groupes d'échantillons à cadence élevée pour former des valeurs numériques correspondantes qui apparaissent à la cadence inférieure désirée. Ce signal de sortie peut ensuite être utilisé directement, ou soumis à un filtrage supplémentaire avant d'être appliqué à un dispositif d'utilisation. On trouve une description générale du codage analogique-numérique à cadence d'échantillonnage élevée, de ses caractéristiques et de ses avantages dans un article de D. J. Goodman intitulé "The Application of Delta Modulation to Analog-toDigital PCM Encoding", Bell System Technical Journal, Vol, 48, février 1969, pages 321-343. Dans le processus de réduction de cadence d'échantillonnage décrit cidessus, on doit prendre soin de réduire ou d'éliminer le bruit (distorsion) qui est introduit au cours de la quantification grossière et d'éviter un repliement du spectre sous l'effet duquel du bruit est introduit dans le signal numérique final au cours du traitement ultérieur. Une technique de filtrage pour la réduction de la cadence d'échantillonnage consiste en une procédure originale d'accumulation pondérée qui est décrite dans le brevet US 4 032 914. Dans ce brevet, les m valeurs d'échantillon quantifiées de façon grossière pour chaque intervalle d'échantillon de sortie désiré sont combinées en utilisant une pondération triangulaire ou trapézoïdale. On entend par ces termes que les valeurs d'échantillon proches du début et de la fin de l'intervalle reçoivent des poids inférieurs,par rapport aux valeurs proches du milieu de l'intervalle. Ainsi, dans la pondération triangulaire pour m = 8 échantillons X0, X1... X7, on peut effectuer une sommation telle que le signal de sortie soit pro- portionnel à OX0 + 1X1 + 2X2 + 3X3 + 4X4 + 3X5 + + 1X7. Dans l'accumulation pondérée de façon trapézoïdale, les mêmes huit échan- tillons peuvent être pondérés de façon que le signal de sortie varie conformément à + 1X1 + 2X2 + 3X3 + 3X4 + 3X5 + 2X6 + 1X7. Si on représente graphiquement les valeurs des coefficients en fonction du temps pour les deux exemples donnés, on obtient un triangle pour le premier exemple et un trapèze pour le second. La technique qu'on vient de décrire, mise en oeuvre en utili- sant une paire d'accumulateurs branchés en série, est assez satisfai- sante en ce qui concerne la réduction du bruit de quantification, comme on le désire. Cependant, les effets de repliement du spectre demeurent dans une certaine mesure, et la caractéristique de réponse en fréquence du circuit ne satisfait pas toutes les exigences du système. Par conséquent, le but général de l'invention est de réali- ser un type perfectionné de convertisseur numérique-numérique, ou dispositif de réduction de la cadence d'échantillonnage, ayant les caractéristiques de transfert désirées. Parmi des buts spécifiques, figurent la réduction des effets de repliement du spectre et la sim- plification de la réalisation des circuits, en particulier par l'uti- lisation des techniques de fabrication des circuits intégrés. Conformément à l'invention, le problème est résolu grâce à un convertisseur numérique-numérique qui comprend des premier et second accumulateurs linéaires branchés selon une configuration en cascade, le signal de sortie du premier accumulateur représentant la somme non pondérée de m échantillons particuliers parmi-les échan- tillons d'entrée, tandis que le signal de sortie du second accumula- teur représente une somme pondérée uniformément distribuée de ces m échantillons d'entrée particuliers dans laquelle le poids du pre- mier des m échantillons est m fois supérieur au poids du dernier des échantillons, un multiplicateur destiné à multiplier le signal de sortie du premier accumulateur par un facteur d'échelle m, un sous- tracteur destiné à former la différence entre le signal de sortie du multiplicateur et le signal de sortie du second accumulateur, une mémoire destinée à retarder le signal de sortie du soustracteur jus- qu'à ce que les m échantillons d'entrée suivants soient accumulés, et un additionneur destiné à additionner le signal de sortie de la mémoire au signal de sortie du second accumulateur pour former l'un des échantillons de sortie. Conformément à l'invention, un convertisseur numérique- numérique (filtre de réduction de la cadence d'échantillonnage) est conçu de façon à recevoir une série d'échantillons d'entrée à la cadence mf0 et à produire une série correspondante d'échantillons de sortie à la cadence f, en utilisant une accumulation triangulaire en chevauchement. On entend par ceci que pour produire' un échantillon de sortie pour chaque groupe de m échantillons d'entrée, les n = 2m échantillons XO, X1...X2 v L2 1 a sont accumulés d'une manière telle que le premier échantillon M reçoit un poids nul, les second et dernier échantillons X1 et Xn_ reçoivent le poids le plus fai- ble, les échantillons suivants vers l'intérieur X2 et Xn-2 reçoivent un poids accru, et l'échantillon médian d reçoit le poids le plus élevé. Parmi ces n échantillons, m figurent dans l'intervalle suivant et m figurent dans l'intervalle précédent. On réalise l'accumulation triangulaire en chevauchement en appliquant les échantillons d'entrée à une paire d'accumulateurs branchés en série, le premier d'entre eux faisant la somme de chaque groupe de m échantillons sans pondération, tandis que le second fait la somme des échantillons contenus dans le premier accumulateur de façon que le premier échantillon reçoive un poids égal à m fois celui du dernier, et que les échantillons inter- médiaires reçoivent des poids proportionnels entre ces deux extrêmes. Le signal de sortie du second accumulateur est soustrait d'une version du signal de sortie du premier accumulateur qui a été soumise à une augmentation d'échelle correspondant à un facteur égal à m, et la différence est retardée d'un intervalle de m échantillons. On obtient le signal de sortie désiré en combinant le signal de sortie du second accumulateur avec le signal de sortie des moyens de retard. Cette façon de procéder permet d'obtenir les caractéristi- ques de transfert désirées avec une configuration qui est simple et qui peut être réalisée aisément sous la forme d'un circuit intégré. L'invention sera mieux comprise à la lecture de la des- cription qui va suivre d'un mode de réalisation et en se référant aux dessins annexés sur lesquels: La figure 1 est un schéma synoptique d'un codeur analogique- numérique de l'art antérieur qui utilise un dispositif de réduction de la cadence d'échantillonnage, ou convertisseur de code numérique- numérique du type offert par l'invention; la figure 2 est un schéma qui illustre l'accumulation à pon- dération triangulaire de type ordinaire utilisé jusqu'à présent dans les dispositifs de réduction de la cadence d'échantillonnage de l'art antérieur; la figure 3 illustre la pondération triangulaire en chevau- chement qui est utilisée dans l'invention; la figure 4 est une autre représentation de l'accumulation triangulaire en chevauchement; les figures 5 et 6 comparent les fonctions de transfert de l'accumulation triangulaire ordinaire de l'art antérieur (figure 5) et de l'accumulation triangulaire en chevauchement (figure 6) correspondant à l'invention; la figure 7, qui apparaît sur la même planche que la figure 1, est un schéma synoptique d'un convertisseur numérique-numérique, ou dispositif de réduction de la cadence d'échantillonnage, construit conformément aux principes de l'invention; et les figures 8 à 12 représentent graphiquement des sommes pondérées calculées par les divers éléments fonctionnels du dispositif de réduction de la cadence-d'échantillonnage de la figure 7. Une utilisation essentielle de l'invention ressort de l'exa- men de la figure 1 qui représente sous forme synoptique un mode de réalisation d'un convertisseur analogique-numérique en bande vocale à fréquence d'échantillonnage supérieure à la valeur strictement nécessaire. Dans ce mode de réalisation, un signal d'entrée analogique I(t) ayant une plage de fréquence de 0-4 kHz est appliqué à un modula- teur interpolateur 101 qui est conçu de façon à produire une série de mots de sortie à 9 bits à une cadence de 256 x 103 mots par seconde (256 kmots/s). La configuration interne du modulateur 101 peut être identique à celle du codeur 19 du brevet US 4 032 914 mentionné pré- cédemment, dans lequel une valeur d'erreur enregistrée (pour un échan- tillon précédent) est quantifiée de façon grossière,soustraite du signal d'entrée et intégrée pour former la valeur d'erreur pour l'é- chantillon suivant. Le signal de sortie du modulateur interpolateur 101 est appliqué à un dispositif de réduction de la cadence d'échantillonnage 102 qui constitue le sujet de l'invention. Dans ce mode de réalisation, la réduction de la cadence d'échantillonnage a pour but de fournir des mots de sortie à 15 bits à une cadence de 32 kmots/s, ce qui signifie qu'il est produit un échantillon de sortie tous les huit échantillons d'entrée. Dans ce cas, m = 8 et n = 16. La réduction de la cadence d'échantillonnage ne consiste pas simplement à rejeter 7 mots d'en- trée et à utiliser un mot d'entrée sur huit pour former chaque mot de sortie. Au contraire, conformément à l'invention et en utilisant toujours les fréquences de l'exemple considéré, chaque mot de sortie est formé sous la forme d'une somme pondérée des 16 mots d'entrée précédents. Le signal de sortie du dispositif de réduction de la cadence d'échantillonnage 102 est appliqué à un filtre passe-bas 103, habi- tuellement réalisé sous la forme d'un filtre numérique du quatrième ordre ou d'ordre supérieur, branché en cascade avec un filtre numé- rique passe-haut 104, ces deux filtres fonctionnant sur des mots à 16 bits à la cadence de Nyquist de 8 kmots/s. En intercalant le dis- positif de réduction de la cadence d'échantillonnage 102 dans le codeur analogique-numérique, les exigences relatives aux filtres 103 et 104 en ce qui concerne la vitesse de fonctionnement et la puissance consommée sont avantageusement réduites, ce qui permet une réalisation pratique en utilisant la technologie des circuits intégrés. Dans le circuit de réduction de la cadence d'échantillonnage de l'art antérieur qui est représenté sur la figure 1 du brevet US 4 032 914 mentionné précédemment, on utilise une accumulation à pondé- ration triangulaire pour obtenir chaque échantillon de sortie à partir des m échantillons d'entrée précédents, dans le cas o la fréquence d'entrée mf0 est m fois supérieure à la fréquence de sortie f0 et o m est supposé être pair. La figure 2 montre une série d'échantillons d'entrée k, X1, X2, X3..., chaque échantillon apparaissant toutes les dû- seconde, tandis qu'un échantillon sur m, Xm, X2m, X3m-... représenté sous une forme hachurée, constitue la fin d'un intervalle d'accumulation de -ú- seconde. Les facteurs de pondération A0-A11 qui sont utilisés pour pondérer les échantillons correspondants XO-Xm_1 sont représentés graphiquement sur la figure 2 et ils défi- nissent une forme triangulaire dans laquelle le facteur A0 est nul, les facteurs A1 et Am 1 pour les échantillons qui se trouvent au début et à la -fin de chaque intervalle ont les valeurs les plus fai- bles et le facteur Am situé au milieu de chaque intervalle a la valeur la plus 2 élevée, tandis que les facteurs intermé- diaires ont des valeurs qui varient de façon proportionnelle. La valeur de l'échantillon de sortie Y0 est la somme pondérée des échan- tillons d'entrée dans l'intervalle, c'est-à-dire qu'on a: Y0 = EA0X + A1X, . Am-1Xm - L'échantillon de sortie suivant Y est pondéré de façon similaire, c'est-à-dire qu'on a: Y1 = ZAoXm + A1Xm+".. A-nlX2m_-. En utilisant pour les coefficients de pondération des valeurs entières: Ao = 0, A1 = A = 1, A2 = Am = 2, A3 -- Am 2 ' le signal de sortie Yi (i = 0, 1, 2,3...) du dispositif dé réduction de la cadence d'échantillonnage s'exprime sous la forme: K=--m/2 K=m-1 Yi: 2 K XK+m(i) + 7 (m-K)XK+m(i). (1) k=l k= m +1 Les avantages de l'accumulation à pondération triangulaire du type qu'on vient de décrire, ainsi que d'autres détails concernant son fondement mathématique et sa mise en oeuvre,sont étudiés dans un article de J.C. Candy et col. intitulé 'Using Triangulary Weighted Interpolation to Get 13-Bit PCM From A Sigma-Delta Modulator", IEEE Transactions on Communications, novembre 1976, pages 1268-1275. Dans le titre de cet article, le terme " Interpolation" est utilisé comme synonyme du terme "Accumulation", et on notera que les deux termes sont utilisés pour désigner une caractéristique des convertisseurs..DTD: du type décrit ici. Bien que l'accumulation à pondération triangulaire soit presque parfaite pour la réduction du bruit de quantification qui est produit par le modulateur 101 de la figure 1, le problème du replie- ment du spectre demeure présent. Comme le montre la figure 5, la courbe caractéristique de transfert 501 pour l'accumulation triangu- laire avec une fréquence d'entrée f1 de 256 kHz et une fréquence de sortie f2 de 32 kHz s'exprime mathé mtiquement par l'expression: H(:2 sinc(f/2f)2 2 H (f) 1= sinc(f/f1)(2) dans laquelle le terfe sinc est défini de la façon suivante: sincx = sinrX TrX Cette caractéristique de transfert présente une atténuation d'environ 7 dB à f = 32 kHz. Lorsque le signal de sortie du dispositif de réduction de la cadence d'échantillonnage 102 est ensuite sous- échantillonné à 32 kHz, dans les filtres 103 et 104, tout bruit dans la bande autour de 32 lfHz est "replié" et tombe à l'intérieur de la bande de base, entraînant une distorsion. Conformément à l'invention, on atténue ce problème en utilisant une accumulation triangulaire en chevauchement, décrite ci-après de façon plus complète. Pour ce type d'accumulation, la courbe caractéristique de transfert 601 représentée sur la figure 6 s'exprime mathématiquement sous la forme: |sinc f/f |2 H(f) = (3) et elle présente une atténuation très élevée au voisinage de 32 1Hz, grâce à quoi il n'apparaît que peu ou pas d'effet de repliement après un sous-échantillonnage ultérieur. Les figures 3 et 4 représentent graphiquement l'accumulation triangulaire en chevauchement correspondant à l'invention, en utili- sant une échelle qui permet une comparaison facile avec la figure 2. Les échantillons d'entrée X, X1, X2 -... sont les mêmes et apparais- sent à des intervalles de 1/mfo seconde, tandis que les impulsions de sortie YO 'Y]' Y2... apparaissent toutes les 1/f0 seconde. Cependant, on utilise deux fois plus d'échantillons d'entrée pour composer la valeur accumulée à laquelle chaque valeur de sortie est proportion- nelle, et chacun des échantillon d'entrée contribue à deux échantillons de sortie. Plus précisément, lé premier échantillon de sortie Y0 est formé en utilisant la sommation: YO = AOXO + A1X1 + A2X2 + + A(2m-l)X(2m- l1)' (4) L'échantillon de sortie suivant Y1 est formé par la somation: Y AoXm A1Xm+1 A2Xm+2 + + A(2m-1)X(3m-1) (5) Ainsi, chaque échantillon de sortie utilise des échantillons d'entrée provenant de deux intervalles d'échantillons, et chaque échantillon d'entrée est utilisé deux fois. Dans le cas de valeurs entières des coefficients, AO-An_1 ont les valeurs suivantes f Ao =O A1 = A_1 = 1 A2 An-2 2 A3 An3 =3 (6) A = m. =m On notera ici encore que n = 2m. La figure 4 montre également la pondération de forme triangulaire en chevauchement qui est utilisée conformément à 1'in- vention. Les coefficients de pondération A0, A1... Am... A2ml forment une série de triangles 401 à 404 qui se chevauchent mutuel- lement,de façon que chaque échantillon d'entrée soit utilisé dans deux accumulations pour former deux échantillons de sortie. L'expression générale des échantillons de sortie Yi (i = 0,1,2,...) d'un dispositif de réduction de la cadence d'é- chantillonnage utilisant l'accumulation triangulaire en chevauchement, avec les coefficients précédents, est la suivante: m(t+l)-1 mi+2) -1 i' ú m) + Z [mi+2)-X1]x * (7) Pour une cadence d'échantillonnage d'entrée mfo de 256 kHz, avec m=8, la transformée en Z du dispositif de réduction de la cadence d'échantillonnage est: H(z 6 M 2 (8) et la réponse en fréquence correspondante est: t2 HDCff/fo) o n | S. l 0)l.9, Lorsque le dispositif de réduction de la cadence d'échan- tillonnage est branché en cascade avec un modulateur ayant une fonc- tion de transfert: Ilm(f/fo) = sinc(f/f.), (10) la fonction de transfert globale devient: sinc2 (8 f/fo) qI H Cf/fo) HD(f/fO) = (11) in sinc(f/f.) j Pour un rééchantillonnage à 28 1kHz et 36 kHz, l'équation (11) donne respectivement une réponse globale de - 34,1 dB et - 38,3 dB, ce qui assure une protection correcte contre le repliement du spectre. Pour des échantillons d'entrée de fréquence mfO et une fré- quence de sortie désirée de fo, la figure 7 représente un schéma synoptique d'un dispositif de réduction de la cadence d'échantillon- nage qui est conçu de façon à accumuler 2m échantillons d'entrée en utilisant la pondération triangulaire en chevauchement, conformément à l'invention. Le circuit de la figure 7 utilise de préférence une structure arithmétique parallèle et il comprend quatre additionneurs 701 à 704, quatre registres 711 à 714, chacun d'eux conservant un mot d'échantillon, et un circuit multiplicateur par m, 715, qui peut être simplement un circuit à décalage lorsque m est une puissance de 2 (par exemple un décalage de 3 bits pour m = 8). L'additionneur 701 associé au registre 711, ainsi que l'additionneur 702 associé au registre 712, accomplissent une fonction d'accumulation et de vidage. Les registres 711 et 712 reçoivent un signal d'horloge à la fréquence mfO et ils sont remis à zéro à la fréquence fo0 kH z sous la commande d'une source d'horloge, non représentée. Les registres 713 et 714 reçoivent des signaux d'horloge à la fréquence fo0 kHz, aux instants auxquels les registres 711 et-712 sont remis à zéro. Le registre 713 procure un retard égal à l'intervalle 1/fO entre les impulsions de sortie et le registre 714 fait simplement fonction de registre de maintien de sortie. On comprend facilement le fonctionnement du dispositif de réduction de la cadence d'échantillonnage qui est représenté sur la figure 7, en considérant les expressions des signaux aux points A,B, C et D sur la figure 7, au moment de l'application du signal d'horloge de fréquence fo. On a ainsi: K-=m(i+1)-1 Ai = XK (12) K=.mi mr(i+1)-1 Bi: [m(i+l)-K) XK(13) K=mi m(i+1)-1 Ci. mAi-Bi 5 (K-mi)XK (14) K=mi et Di = Ci + Bi+1 (15) m(i+ 1)-1 m (i+2)-1 : I (K-mi)XK + J (m(i+2)-K)XK- K=mi K=m(i+1) Di est le signal de sortie désiré, comme il ressort de l'équation (7). On pourra encore mieux comprendre le fonctionnement du dispositif de réduction de la cadence d'échantillonnage qui est représenté sur la figure 7 en considérant le fonctionnement de ses éléments fonctionnels, en relation avec les diagrammes des figures 8 à 12. L'ensemble formé par l'additionneur 701 et le registre 711 cons- titue un accumulateur "non pondéré". Le registre est remis à zéro au début de chaque intervalle de m échantillons par une impulsion à la fréquence fo apparaissant sur la ligne 720. Chaque fois qu'une impul- sion d'horloge à la fréquence mf0 est appliquée sur la ligne 721, un un échantillon d'entrée est additionné au contenu courant du registre 711 et la somme est introduite et enregistrée dans le registre. Cette procédure se répète pour chacun des m échantillons d'entrée apparais- sant entre chaque échantillon de sortie. Toutes les valeurs d'échan- tillons sont traitées de façon égale, c'est-à-dire qu'elles sont essentiellement multipliées par un facteur de pondération égal à l'unité, comme le montre la figure 8. En appliquant le signal de sortie du premier accumulateur (sur la ligne 730) à un second accumulateur (constitué par l'addition- neur 702 et le registre 712), l'accumulation qui est accomplie sur les échantillons d'entrée devient une accumulation pondérée de façon non uniforme. Le registre 712 est remis à zéro au début de chaque intervalle de m échantillons par une impulsion à la fréquence f0 apparaissant sur la ligne 722. Chaque fois qu'une impulsion d'horloge à la fréquence mf0 est appliquée sur la ligne 723, le contenu du registre 712 est additionné au signal de sortie du premier accumula- teur, et le résultat est introduit et enregistré dans le registre. L'accumulation est répétée m fois, à l'apparition de chaque échantil- lon d'entrée. Ainsi, le premier échantillon dans chaque intervalle reçoit un poids égal à m fois celui du dernier échantillon de l'in- tervalle, et les échantillons intermédiaires sont distribués de façon uniforme ou pondérées proportionnellement. La figure 9 montre la progression de la pondération des échantillons dans chaque inter- valle, à partir de m, m-1, m-2..l. La valeur du signal de sortie du premier accumulateur (pré- levé en sortie de l'additionneur 701 sur la ligne 730) est augmentée "mn" fois par le circuit multiplicateur 715. Ceci peut être réalisé par un simple décalage de la valeur à plusieurs bits présente sur la ligne 730, lorsque m est une puissance de 2. Le signal de sortie du circuit multiplicateur 715, représenté sur la figure 10, est simi- laire à celui représenté sur la figure 8, mais il est,"m" fois supé- rieur. Le signal de sortie du second accumulateur (prélevé en sortie de l'additionneur 702 sur la ligne 731) est soustrait du signal de sortie du circuit multiplicateur 715, en utilisant le soustracteur 703. Le résultat, représenté sur la figure 11, est une accumulation non linéaire dans laquelle l'échantillon final a un poids égal à m-1 fois celui du second échantillon, et les échantil- lons intermédiaires sont proportionnels et s'échelonnent en partant de 1, 2,3...m-1. Le premier échantillon de l'intervalle a un poids nul. Le signal de sortie du soustracteur 703 est maintenu ou retardé par le registre 713 pendant l'intervalle de temps 1/f0 entre les échantillons de sortie successifs, ce registre recevant des impulsions d'horloge à la cadence fo sur la ligne 724. Ce retard a pour effet de "figer" le signal de sortie du soustracteur (figure 11) de façon que lorsque le signal de sortie du registre 713 est combiné dans l'additionneur 704 avec le signal de sortie du second accumula- teur, présent sur la ligne 731, le premier de ces signaux comprenne m échantillons dans le premier intervalle, et le second comprenne mn échantillons dans le second intervalle. Comme le montre la figure 12, l'accumulation globale est pondérée de façon triangulaire, les échan- tillons situés au début et à la fin de la période d'accumulation rece- vant le poids le plus faible, tandis que les échantillons voisins du milieu de la-période reçoivent le poids le plus élevé. Les échantil- lons qui se trouvent entre les extrêmes sont distribués uniformément ou pondérés proportionnellement, comme on le désire. Le signal de sortie de l'additionneur 704 peut être utilisé directement ou conservé entre chaque échantillon de sortie dans le registre 714, qui reçoit des impulsions d'horloge à la cadence de sortie fo, sur la ligne 725. Le signal de sortie da dispositif de réduction de la cadence d'échantillonnage, sur la ligne 740, peut également être soumis à une réduction d'échelle, si on le désire,pour normaliser le signal de sortie par rapport au niveau d'entrée. Dans le cas avantageux o la valeur de m est une puissance de 2, la somme des coefficients de pondération sera de meme une puissance de 2, et on peut utiliser un simple décalage pour accomplir le changement d'échelle. Par exemple, si m = 8, les coefficients sont A( = 0 A4 = A12 = 4 A1= A15 1 As =11 =5 A2 =A14 6 =A =6 A3 = A13 3 A 7= A9 =_7 A = 8 La somme des coefficients est de 64 eM un décalage de 5 positions de bit normalisera le signal de sortie de l'accumulateur par rapport au signal d'entrée. Il va de soi que de nombreuses modifications peuvent être apportées au procédé et au dispositif décrits et représentés, sans sortir du cadre de l'invention. REVENDICATIONS 1. Convertisseur numérique-numérique destiné à convertir une série d'échantillons d'entrée à tmune fréquence mfO en une série d'échan- tillons de sortie à une cadence fo, la valeur de chacun des échantillons de sortie étant une somme pondérée de 2m des échantillons d'entrée appa- raissant pendant une période d'accumulation antérieure à chaque échantil- lon de sortie, caractérisé en ce qu'il comprend: des premier et second accumulateurs linéaires (711,712) branchés selon une configuration en cas- cade, le signal de sortie du premier accumulateur (711) représentant la somme non pondérée de m échantillons particuliers parmi les échantillons d'entrée, et le signal de sortie du second accumulateur (712) représen- tant une somme pondérée distribuée de façon uniforme des m échantillons d'entrée particuliers, dans laquelle le poids du premier des m échantil- lons est m fois supérieur au poids du dernier des échantillons; un multi- plicateur (715) destiné à multiplier le signal de sortie du premier accumulateur (730) par un facteur d'échelle m; un soustracteur (703) destiné à former la différence entre le signal de sortie du multiplica- teur (740) et le signal de sortie du second accumulateur (731); une mémoire (713) destinée à retarder le signal de sortie du soustracteur jusqu'à ce que les m échlantillons d'entrée suivants soient accumulés; et un additionneur (704) destiné à additionner le signal de sortie de la mémoire (713) au signal de sortie du second accumulateur (731) pour former l'un des échantillons de sortie. 2. Convertisseur selon la revendication 1, caractérisé en ce que chacun des premier et second accumulateurs comprend: un circuit additionneur (701;702) ayant une première entrée destinée à recevoir les échantillons d'entrée, une seconde entrée et une sortie; et des moyens (721,720; 722, 723) destines à appliquer périodiquement le signal de sortie de l'additionneur à la seconde entrée et à accumuler le signal de sortie suivant du circuit additionneur. 3. Convertisseur selon la revendication 2, caractérisé en ce que chacun des premier et second accumulateurs (711,712) comprend: un registre (711; 712) destiné à accumuler périodiquement le signal de sortie de l'additionneur et à fournir le signal de sortie accumulé à l'addi- tionneur, pour le recombiner avec les échantillons d'entrée. 4. Procédé de conversion numérique-numérique dans lequel les sommes pondérées de groupes d'échantillons d'entrée apparaissant à la cadence mf0 sont accumulées à la cadence f0, chacun de ces groupes comprenant 2m des échantillons X0,X1,X2....X2m1_l, ces échantillons étant respectivement pondérés par des facteurs AO A1 A2...A2m1, avec: Ao = 0 A1 = A2m-1 = 1 A2 = A2m-2 = 2 A3 = A2m-3 = 3 A =m m caractérisé en ce que: on forme tout d'abord la somme pondérée de sous-groupes de m des échantillons, le dernier échantillon du sous- groupe recevant un poids égal à (m-1) fois le poids du premier échantillon du sous-groupe, tandis que les échantillons intermédiai- res sont pondérés proportionnellement; on forme ensuite la somme pondérée de sous-groupes de m de ces échantillons, le premier échan- tillon dans ces sous-groupes recevant un poids égal à m fois le poids du dernier échantillon dans les sous-groupes, tandis que les échantil- lons intermédiaires sont pondérés proportionnellement; on retarde la somme pondérée formée en premier d'un intervalle de temps nécessaire pour traiter un sous-groupe suivant des échantillons; et on combine la somme pondérée formée en second avec le signal de sortie que fournit l'opération de retard.