FR 2481543 A1 19811030 FR 8009113 A 19800423 La présente invention concerne un codeur analogique-numérique comportant un générateur de ten- sion codée à transfert de charges. Il est bien connu dans l'art antérieur de dé- terminer par approximations successives les coef- ficients ao, a1... ai... an, égaux à 0 ou à 1, qui permettent de coder en digital une tension analogique V inconnue en l'écrivant sous la forme: IVx = ao.VR+a1 VR/2+a2.VR/22+... n +ai.VR/2 +...+an.VR/2n o VR est une tension de référence. Pour cela, - lVx est tout d'abord comparée à VR.Si VX 1 est inférieure à VR, alors a égale0 O, sinon égale 1; - IVxl est ensuite comparée à VR1 = aOVR + VR/2. Si Vx Iest inférieure à VR1, alors a1 égale 0, sinon a1 égale 1; - puis IVx est comparée à VR2 = aoVR + a1.VR/2+VR/4. Si IVxl est inférieure à VR2, alors a2 égale O, sinon a égale 1; 2. et ainsi de suite jusqu'à ce que tous les coefficients a... a soient déterminés. o n On constate donc qu'il est nécessaire pour déterminer par approximations successives les coef- ficients a... a. de disposer des tensions VR et o nR VRi=aoVR+a1.VR/2+a2 VR/22+: +ai_1 VR/2i1 +v/2 avec i = 1... n. On connait un générateur de tension codée à transfert de charges, qui est représenté sur la figure 1, et qui sera décrit de façon détaillée ul- térieurement. Ce générateur fournit les tensions VR et VRi. Une quantité de charges de référence 2QR est injectée dans le générateur au début du traitement l de chaque échantillon Vxl. Ce générateur est cons- titué par un dispositif à transfert de charges (DTC) qui se divise en deux canaux parallèles. Dans chaque canal on recueille la moitié de la charge se trouvant dans le DTC avant la division. Un dispositif de lecture des charges (DLC) est relié aux deux canaux: la grille de stockage G1 suivant la division pour le premier canal et à la troisième grille de stockage G4 suivant la divi- sion pour le deuxième canal. Le DLC recueille donc d'abord la quantité de charges 'R se trouvant sous G1 et fournit la tension VR. Le coefficient a0 peut donc être déterminé. Si ao = 0, la quantité de charges QR stockée dans le deuxième canal est évacuée, si a0 = 1, cette quantité de charges est mise en mémoire sous la deuxième grille de stockage G3 suivant la division du DTC. Dans tous les cas, la quantité de charge QR s-tockée sous la grille G. du premier canal fait un aller-retour de part et d'autre de la zone o le DTC se divise en deux canaux et ainsi une quantité de charges QR/2 est stockée sous les grilles G1 et G2* Ainsi, après transfert du contenu éventuel de G3 que nous appellerons aOQR sous G4, le DLC recueilie une quantité de charges égale à aOQR + QR/2 et fournit donc VRî qui permet de déter- miner a1; et ainsi de suite jusqu'à la détermination de an après l'élaboration de VRn. Les problèmes qui se posent lorsqu'on veut réaliser un codeur analogique-fnumérique avec le géné- rateur de tension codée à transfert de charges dont il vient d'être question sont les suivante: - le générateur de tension codée possède les défauts propres aux dispositifs à transfert de charges, qui sont essentiellement: l'inefficacité de transfert, le courant d'obscurité et les courants de fuite résul- tant de défauts cristallins ou d'impuretés d'inter- face (et propres surtout aux DTC à transfert en sur- face). Or l'importance de ces défauts augmente dans. le cas du générateur de tension codée o on fait subir- à une quantité de charges initiale 2QR' n allers-retours de part et d'autre de la division du DTC pour finalement obtenir QR/2 n et o le temps de stockage de cette quan- tité de charges est donc relativement important. En ce qui concerne l'inefficacité de transfert, on peut utiliser des DTC à canal enterré dont le coef- ficient de transfert est sensiblement égal à 1, à quelques unités 105 près. Par contre, en ce qui concerne les courants d'obscurité et de fuites, on est obligé de limiter le nombre n de divisions successives qu'on peut faire valablement en conservant une charge finale parfai- tement différenciée du bruit de fond thermique; - les tensions de décalages qui apparaissent au niveau de tous les organes actifs adjoints au générateur pour réaliser le codeur, en particulier lorsqu'on fait appel pour la réalisation de ces organes à des tech- nologies de type MOS. La présente invention permet de résoudre ces problèmes. Dans les codeurs selon la présente invention, la détermination par approximations successives des coefficients a. an se fait en deux étapes: - au cours de la première étape, le générateur éla- bore les tensions VR et VRi avec i = 1 à k - 1 ce qui permet la détermination des coefficients a. à ak - 1; - - au cours de la deuxième étape, le générateur éla- bore les tensions VR et VRi avec i = 1 à n - k; le codeur comporte des moyens qui assurent d'une part la division par 2k des tensions élaborées et d'autre part leur sommation avec la tension VR(kl1) produite à la fin de la première étape. Ainsi, ces moyens fournissent les tensions V avec i = k à n-ce qui Ri permet la détermination des coefficients-ak a a. Ainsi selon l'invention, en choisissant k =(n+1) /2, on divise par deux le nombre d'allers- retours de la quantité de charges de référence 2 qui est initialement introduite dans le générateur et on divise par deux le temps de stockage dans le DTC de cette quantité de charges; il faut remarquer que le codage de chaque échantillon IV demande l'injection successive dans le générateur de deux quantités de charges de référence: 2QR. L'invention permet d'obtenir un codeur pré- sentant une précision accrue ou permet d'utiliser des DTC moins performants en ce qui concerne l'inef- ficacité de transfert, les courants d'obscurité et de fuite. Enfin, selon un mode de réalisation préféré, le codeur selon l'invention effectue une compensation des tensions de décalage qui apparaissent au niveau des organes actifs. D'autres objets, caractéristiques et résultats de l'invention ressortiront de la description sui- vante, donnée à titre d'exemple non limitatif et illustrée par les figures annexées qui représentent: - - la figure 1, une vue de dessus du généra- teur de tension codée à transfert de charges et le schéma électrique du dispositif de lecture des charges (DLC) qui lui est associé, ce générateur et ce DLC étant utilisés dans le codeur selon l'in- vention; d - la figure 2, une représentation schématique 248 1543 du codeur analogique-numérique selon l'invention. Sur les différentes figures, les mêmes repères désignent les mêmes éléments, mais, pour des raisons de clarté, les cotes et proportions des différents éléments ne sont pas respectées. La figure 1 représente une vue de dessus du dispositif à transfert de charges constituant le générateur de tension codée utilisé dans le codeur selon l'invention, ainsi que le schéma électrique du dispositif de lecture des charges, appelé dans ce qui suit D.L.C., qui lui est associé. Ce dispositif de transfert de charges est pré- férentiellement du type C.C.D. (Charge Coupled Device). Le transfert des charges peut se faire en surface ou en volume. Enfin, ce dispositif peut être à canal enterré ou non. La description suivante con- cerne le cas d'un DTC à canal N créé par surdopage P d'un substrat de type P; dans ce cas, les signaux d'horloge évoluent entre le niveau zéro et un niveau haut positif. Il serait bien sûr possible de réaliser le DTC avec un canal P dans un substrat de type N. La zone active du substrat semiconducteur o s'effectuent le transfert et le stockage des charges se situe à l'intérieur de la ligne ú en trait dis- continu. A l'extérieur de la zone délimitée par cette ligne, un surdopage du substrat élève le seuil d'in- version et s'oppose ainsi à tout stockage des charges. A une extrémité de la zone active, l'extrémité gauche sur la figure, on trouve une diode D qui e permet d'introduire une charge de référence 2QR sous une grille de stockage Ge par l'intermédiaire d'une grille de transfert T. La diode De et les grilles T et Ge constituent le dispositif d'injection de la charge de référence 2QR dans le générateur qui est globalement repéré par la référence 1 sur la figure. 248t543 La diode D est également utilisée pour l'éva- cuation des charges en surplus au cours du fonction- nement du générateur. La grille Ge est suivie d'une grille de trans- fert T1 et d'une grille de stockage Go. Sous Go, une diffusion d'isolement s'avance, à la moitié de la largeur de la zone active de trans- fert des charges pour effectuer un pré-partage de la charge stockée sous Go en deux quantités de charges égales. Cette diffusion d'isolement divise la zone active après Go en deux canaux parallèles, généra- lement de même largeur. Ainsi sous les grilles de stockage G1 et G2, situées sur chaque canal après G et séparées de Go par les grilles de transfert T2 et T3, seront transférées deux quantités de charges égales a la moitié de la charge stockée sous Go, ce partage d'une quantité de charges par une zone diffusée est connu de l'art antérieur. L'un des.canaux se termine donc par la grille de stockage G1, tandis que l'autre canal comporte après la grille de stockage G2 deux grilles de stockage G3 et G4 et trois grilles de transfert, T4 entre G2 et G3 T5 entre G3 et G4 et T6 entre G4 et une diode collec- trice Dc. La diode collectrice Dc qui termine le canal est reliée à une tension continue VDD et permet l'éva- cuation des charges en fin de traitement d'un échan- tillon V Les grilles G1 et G4 sont connectées en un point P au D.L.C. qui opère une lecture non destruc- tive des charges stockées sous G1 et G4* Ce dispositif de lecture peut être un dispo- sitif de lecture des charges en courant connu dans l'art antérieur, tel par exemple celui qui est décrit par la demande de brevet français N0 77. 13857 publiée sous le no 2.389.899 au nom de THOMSON-CSF. Le potentiel au point P est maintenu constant lors de l'arrivée des charges grâce à un transistor MOS Q2, relié entre le point P et un point A. Le transistor Q2' commandé par un signal d'horloge pério- dique ç2, se trouve alors polarisé en saturation. Le courant qui traverse Q2 lors de l'afflux des charges est intégré dans une capacité CA reliée entre le point A et la masse. La tension au point A est lue par un transis- tor MOS ou TMOS Q5 monté en suiveur, dont la grille est reliée au point A, dont l'une des électrodes est reliée à une tension VDD et dont l'autre élec- trode fournit la tension de lecture aux-bornes d'une résistance RSou sur le drain d'un transistor MOS de charge Q6' Le TMOS Q5 peut être remplacé pour lire la tension au point A par un amplificateur opération- nel de gain 1 et d'impédance d'entrée élevée. Entre le point A et un point B est également connecté un TMOS Q3 dont la. grille est reliée à B. Une capacité CB est reliée entre le point B et le signal d'horloge 02. Enfin un TMOS Q4 est relié entre le point B et la tension VDD, la grille de Q4 est aussi reliée à VDD. Enfin, un TMOS Q1 est connecté entre les grilles G1 et G4 et la masse. Le TMOS Q1 est commandé par un signal d'horloge périodique 01 et provoque lorsqu'il conduit la remiqe à zéro des grilles auxquelles il est connecté. Nous allons maintenant étudier le fonctionnement du générateur représenté sur la figure 1. On peut distinguer cinq séquences dans ce fonctionnement: - séquence t une charge 2QR est introduite sous la grille Ge de façon connue par la méthode dite "fill and spillo. Pour cela, la diode De est successivement portée à un niveau bas qui permet le passage des charges de De sous T et Ge, puis à un niveau haut qui permet de stocker sous Ge une quentité de charges e donnée 2QR. Les grilles To et Ge reçoivent la-même tension VGE. La quantité de charges de référence 2QR est stable au premier ordre, c'est-à-dire indépendante des variations de la tension VGE appliquée à T et, si les courbes de potentiel de surface en fonction de la tension de ce couple de grilles sont parallèles. Pour cela, on ajuste les tensions seuils sous T et o Ge par implantation sous To- Les autres électrodes de transfert du généra- teur T1...T6 peuvent être réalisés sur une surépais- seur d'oxyde. Elles peuvent aussi comme T être réa- o lisées par implantation o être réalisées de toute autre façon connue. - séquence t1: la charge 2QR est transférée sous G. OR.0 Le signal d'horloge 02 est au niveau haut V0 de sorte que le point B initialement préchargé par Q4 a VDD-VT pase à VB = VDD VT + V0, et le point A est porté par Q3 VB - VT o VT est la tension de seuil com- mune aux TMOS Q2' Q3 et Q4. Le point P et les grilles G1 et G4 sont préchargés à Vo - V; le TMOS Q2 se trouve polarisé en saturation car VAO =VB-VT V - VT. - séquence t2: la charge 2QR présente sous Go est transférée vers G1 et G2 par la mise à zéro de G0 car les grilles T2 et T3 sont à des potentiels fixes intermédiaires. Les charges sont donc transférées par dessus les barrières de potentiel induites sous TeTc T2 et T3 ce qui supprime les parasites que pourrait produire la mise à zéro de T2 et T3 sur les grilles de lecture G et G2. i 2V On dispose donc de la charge QR sous G et de la charge QR soUs G2 à cause du partage des charges réalisé par la diffusion d'isolement. Dans ce même temps, T4 et G3 sont mises à zéro et T5 à un potentiel fixe intermédiaire ce qui cor- respond au transfert d'une charge éventuelle de G3 vers G4 Lors de la première séquence t2 il n'y a pas de charges à transférer de G3 vers G4 et c'est l'ar- rivée de QR sous G1 qui provoque seule le passage d'un courant à travers Q2 qui maintient le potentiel au point P à V$ - V évacuant la charge du point P au T point A ce qui fait que le potnetiel en A passe de VAo à VA= VAO - QR/CA = VAO R. On dispose donc par l'intermédiaire du TMOS Q5 monté en suiveur d'une tension Vs proportionnelle à VR = QR/CA. La tension VR permet au codeur selon l'invention de fournir la valeur de ao - a = o si VX VR - a = 1 si Vxl > VR o - séquence t3: selon la valeur de aO, les transferts de charges diffèrent: - si aO = O, la charge QR est transférée de G2 sous G puis sous G et elle est enfin évacuée par la o e diode D; e si aO =1, la charge QR est transférée de G2 sous G3. La charge ao QR se trouve donc stockée sous G3; - séquence t4: le passage de 01 au niveau haut, alors que 02 passe au niveau bas, rend conducteur le TMOS Q1 et provoque la remise à zéro de G1, et donc le transfert de QR de G1 vers Go, et la remise à zéro de G4, et donc le transfert d'une charge éven- tuelle de G4 vers G3. Les différentes séquences sont ensuite reprises à partir de la séquence t1, la séquence tO n'a pas lieu puisqu'on dispose de la charge QR sous GO. On a ainsi successivement: - séquence t1: pré-charge des points A et P séquence t2: - transfert de QR/2 sous G1 et que QR/2 sous G2; - transfert de ao QR de G3 vers G4; - lecture de aO QR + QR/2; - comparaison par le codeur de VR1 = (ao QR + QR/2) / CA avec Vx et détermination VRl (ao -R +R2 Avec de a1. - séquence t3: - si a1 = 0, évacuation de QR/2 de G2 vers GO, G et D; e e -.si a1 = 1, transfert de QR/2 de G2 sous G3. - séquence t4: - transfert de QR/2 de G1 vers G; - transfert de aO QR de G4 vers G3. On trouve alors sous G3. la charge ao QR + a1 QR/2 Les différentes séquences sont ensuite reprises à partir de t1. Pour la détermination de chaque coef- ficient ai, il faut donc une séquence de pré-charge tl'et trois séquences t2, t3, t4 de transfert succes- sives donc certaines comportent plusieurs transferts simultanés. Lorsque tous les coefficients ont été déter- minés, il y a évacuation des charges de G1 vers Go, Ge et D et des charges stockées sous G4 vers Dc. e e c La figure 2 concerne une représentation schéma- tique du codeur analogique-numérique selon l'invention. Sur la figure 2, on trouve connectés en série le générateur de tension codée à transfert de charges et le D.L.C. qui viennent d'être décrits en relation avec la figure 1 et qui sont symbolisés par des rec- tangles. Selon l'exemple choisi le DTC ayant un canal N, les charges recueillies au point A du DLC sont des électrons et correspondent donc àl'élaboration de tensions négatives - VR et - VRi. La sortie du D.L.C. est réunie à deux échan- tilloineurs-bloqueurs qui sont représentes symboli- quement par un interrupteur S3 et S4, suivi par une capacité connectée à la masse, C3 et C4- Il est bien entendu que dans la pratique les interrupteurs des échantillonneurs-bloqueurs sont constitués de façon connue par un ou plusieurs tran- sistors LOS fonctionnant en commutation. Chaque échantillonneur-bloqueur est relié à l'une des deux entrées d'un diviseur de tension capa- citif à deux boies. L'une des voies de ce diviseur, sur la figure 1 la voie supérieure qui suit l'inter- rupteur S3 et la capacité C3, comporte une capacité de valeur 2 C alors que l'autre voie comporte une capacité de valeur C. On appelle R la sortie du diviseur, c'est-à-dire 11 k le point commun aux deux capacités C et 2 C. Il est connu de réaliser un tel diviseur capa- citif sous forme intégrée et avec uie bonne précision. Ainsi dans l'article paru dans la revue I.E.E.E. Journal of Solid-State Circuits, volome SC 10,n 6, décembre 1975, pages 371 à 379 des réseaux de capacités intégrées à valeurs pondérées sont utilisés dans des codeurs capa- citifs à redristribution de charges. Dans le codeur selon l'invention, la détermi- nation des coefficients a à a permettant de coder o n chaque échantillon Vx se fait en deux étapes. Au cours de la première étape, l'interrupteur S3 est fermé alors que l'interrupteur S4 est ouvert. On introduit dans le générateur la quantité de charges de référence 2QR et le DLC envoie successi- vement sur la voie supérieure du diviseur de tensions c'est-à-dire sur la capacité 2kC, les tensions -VR et - VRi avec i = à k - 1. 2481543 - Si on code la tension Vx en utilisant douze coefficients ao à an, on prend généralement k égal à o 6. Les tensions - V et -.VR1 V sont donc R Rl R5 6 successivement envoyées sur la capacité 26.C. - La-tension V en sortie, c'est-à-dire au point R du diviseur de tension capacitif, égale donc suc- cessivement: 6 a6 1 + -26 = /CR 2K cavec K = 1 + 26+CkC 1' + 26 + Cp/C V =-VRi., avec i = 1 à 5, o C représente la capacité parasite totale au point R qui est représentée en pointillés sur la figure 2. Au cours de la deuxième étape, l'interrupteur S3 est ouvert alors que l'interrupteur S4 est fermé. - On remarque que la capacité C3 de l'échantil- lonneur-bloqueur de la voie supérieure reste chargée à ladernière tension -VR5 envoyée par le DLC au cours de la première étape. On introduit dans le générateur une nouvelle quantité de charges de référence 2QR et le DLC envoie alors successivement sur la voie inférieure du divi- seur de tension, c'est-à-dire sur la capacité C, les tensions -VR et -VRi avec i = 1 à n-k. Avec l'exemple numérique cité précédemment o n égale 11 (puisqu'il y a 12 coefficients a. à an) et o k égale 6, ce sont les tensions -VR et - VRi, avec i = 1 à 5 qui sont successivement envoyées sur la capacité C. La tension V en sortie du diviseur égale donc successivement: - V et V =- VR5 K V R K t V =-VR5s.. - VRi K avec i = 1 à 5. K V Ri 'K' avec i = I A. 5. On peut constater que le deuxième terme de ces deux égalités est constitué par les tensions élaborées. par le générateur lors de la deuxième étape qui sont multipliées par 1/ K. Les tensions élaborées par le générateur lors de la deuxième étape sont donc divisées par 26 par rapport à celles élaborées par le généra- teur lors de la première étape qui apparaissaient au point R multipliées par le coefficient 26/ K. -La tension V en sortie du diviseur peut donc s'écrire.: 26 VR 26. 26 V =-VR5 K K VR6 K 26 VRi 26 - 26 ò=R5 K 2-6 K - VRi' -K i = 7 à 11 On constate donc qu'au cours de la première étape, on obtient en sortie du diviseur au point R les tensions: 26 26 V = - VR K et V = - VRi. K avec i = 1 à 5 et qu'au cours de la deuxième étape, on obtient en sortie du diviseur au point P les ten- sions:6 V = VRi K avec i = 6 à 11. Au coefficient 26/K près, on obtient donc les tensions VR et VRi, avec i = 1 à 11 qui vont per- mettre la détermination des coefficients a an. La sortie du diviseur de tension capacitif, c'est-à-dire le point R, est reliée en un point Q à la sortie d'un dispositif inverseur de polaritér, cons- titué par un amplificateur pouvant prendre deux gains différents + 1 et 1. Ce dispositif reçoit la tension à coder Vx. Dans un premier temps, le codeur selon xl'invention dtermine (nous verrons de quelle faon l'invention détermine (nous verrons de quelle façon 2481543 - dans ce qui suit) le bit de signe as de chaque échan- tillon V A coder: x as = 1 si Vx> 0 a = o 5Vx o signe a a été déterminé: JiVx. s x Au point Q, on obtient donc la tension: Vx\ - VR, 2K et %Vx% - VRi. -K-- avec i =1 A 11. Il est tout A fait aisé d'appliquer à Vx le même coefficients 2 /Kqu'a VR et VRi; ceci peut être réalisé par un amplificateur A gain variable. Au point Q est connecté un étage suiveur cons-- titué de façon connue par un amplificateur différentiel A. Cet étage limite l'atténuation due à la capacité. parasite C au point Q et protège le point Q qui est un 3 p point flottant à haute impédance contre des parasites de commutation introduits par les interrupteurs S5 et S6. A la sortie de l'étage suiveur sont connectés deux échantillonneursbloqueurs représentés de la même façon symbolique que les deux précédemment utilisés par un interrupteur, S5 et S6, suivi par une capacité *connectée A la masse, C5 et C6. Chaque échantillonneur-bloqueur est relié A l'une des deux entrées e1 ee2 d'un comparateur. Sur la figure 2, l'échantillonneur-bloqueur constitué par l'interrupteur S5 et la capacité C5 est relié A l'en- tée e1 du comparateur, Ce comparateur fournit un 1 si la tension ap- pliquée A son entrée e1 est supérieure A celle appli- quée à son entrée à son entrée e2 et un O dans le cas contraire. Ce comparateur est réalisé de façon tout à fait connue par un ensemble de transistors MOS et de capacités. Enfin, la sortie du comparateur est reliée à une mémoire constituée par une bascule du type D ou un registre à décalage o sont stockées les valeurs du bit de signe as puis des coefficients aO a n On va maintenant examiner la façon dont le bit de signe as est déterminé. L'inverseur de polarité de V comporte deux x interrupteurs S1 et S2. L'interrupteur S1 se trouve en série avec l'entrée de l'inverseur et l'interrupteur S2 est relié entre l'entrée de l'inverseur et la masse. Pour la détermination de ast l'interrupteur S est ouvert et l'interrupteur S2 est fermé. L'entrée de l'inverseur est donc court- circuitée. L'inverseur se trouve au gain +1 et envoie sa tension de décalage vers le point Q. Par ailleurs, les interrupteurs S3, S4 et S6 sont fermés alors que l'interrupteur S5 est ouvert. Les signaux d'horloge sont appliqués au générateur de tension et au DLC mais l'injection des charges est bloquée. On charge donc la capacité C6 avec les ten- sions de décalage des différents circuits du codeur, excepté le comparateur et la mémoire. Ces circuits sont le plus souvent réalisés en technologie MOS et il est particulièrement important de tenir compte des tensions de décalage. De plus, en sortie du DLC, on a la tension moyenne Vp. qui correspond au niveau moyen de polari- sation du DLC avant l'introduction de la quantité de charges de référence2QR' Cette tension est appliquée à l'une des bornes des capacités 2 kC et C. Une fois la capacité C chargée, on ouvre les 6 areoourle interrupteurs S2 et S6 et on ferme les interrupteurs S1 et S5. La tension moyenne Vpo continue à être ap- pliquée aux capacités 2 C et C. (La tensionVx-VpO ajoutée aux tensions de décalage charge la capacité C5 et se trouve appliquée à l 'entrée ei du comparateur qui en déduit le bit de signe as. s Dans le cas a = O et o il est donc nécessaire s de faire passer le gain de l'inverseur de + 1 à - 1, on décharge la capacité C6 et on la charge à nouveau avec les tensions de décalage des différents circuits du codeur, avec cette fois le gain de l'inverseur à - 1. Lorsque la capacité C6 est chargée avec ces tensions de décalage, on vérifie éventuellement que le bit de signe a est bien égal à 0. s Une fois le bit de signe a déterminé, on pro- s cède à l'introduction dans le générateur de tension codée d'une quantité de charges de référence 2QR Avec les précautions prises, ce sont seulement les variations de tension en sortie du DLC par rapport à la polarisation initial Vpo qui se trouvent reportées en Q; la valeur Vp n'intervient donc pas dans la PO détermination des coefficients pourvu qu'elle reste constante. On va maintenant examiner la façon dont les coefficient a... an sont déterminés. s On a vu précédemment qu'on obtenait au point Q les tensions Vx- VR 2 et X1 R K Vx -VRi K avec i = 1 à 11. Les interrupteurs S2 et S6 sont ouverts, alors que les interrupteurs S1 et S5 sont fermés. D'autre part, selon qu'on se trouve pendant la première ou la deuxième étape d'élaboration des tensions VR et VRi c'est l'interrupteur S3 ou l'interrupteur S4 qui est fermé. K et Les tensions JVx - VR K t Vxl - VRi vont donc charger la capacité C5, alors que la capacité C6 est toujours chargée avec les tensions de décalage du codeur. La capacité C5 étant chargée par la tension | Vx, - VRi. K, on ouvre l'interrupteur S5. Le comparateur détermine alors le coefficient ai qui est stocké en mémoire. L'information sur la valeur des coefficients est renvoyée vers le générateur. Pour ai = 0, la quantité de charges stockée sous G2 est- i évacuée vers D alors qu'elle est stockée sous G3 pour e3 contribuer à l'élaboration de VRi + 1 si ai = 1. L'interrupteur S5 est ensuite à nouveau fermé pour que C5 soit chargée avec 26+ Vx - VRi + 1' K et que ai + 1 soit déterminé. Tous les circuits du codeur, c'est-à-dire l'inverseur, les échantillonneurs-bloqueurs, le divi- seur de tension capacitif, l'étage suiveur, le compa- rateur et la mémoire sont de préférence réalisés en technologie N MOS ou C MOS compatible avec la réali- sation du générateur de tension codée à transfert de charges. Ces circuits sont donc essentiellement cons- titués des éléments qu'on sait le mieux réaliser en technologie MOSc'està-dire des capacités MOS et des transistors MOS.En particulier,tous les interrupteurs S1 S6sont constitués par un ou plusieurs transistors MOS. Le codeur selon l'invention réalise le codage d'un signal analogique en numérique en utilisant une loi linéaire. En lui associant un transcodage numéri- que qui permet de passer d'une loi linéaire à une loi logarithmique, on peut réaliser par exemple un codeur logarithmique selon la loi A ou la loi normalisées pour le codage des signaux vocaux. Il est bien sûr possible d'utiliser le géné- rateur représenté sur la figure 1 pour réaliser un décodeur analogique-numérique; dans ce cas les coef- ficients aO... an sont connus, on ne dispose pas de Vx et le décodeur permet d'élaborer la tension analo- gique: Vx = a 0. VR + a1. VR/2... + an. VR/2. Dans ce cas, le T MOS Q1 n'est connecté qu'à la grille G1 et le reste du DLC n'est connecté qu'à la grille G4. Une seule lecture des charges stockées sous G est alors nécessaire pour le traitement d'une série de coefficients ao.. an; cette lecture se fait par transfert des charges de G3 vers G4 alors qu'on a stocké sous G3 la quantité de charges n a QR + a1. QR/2 +.. + an. QR/2 Il est bien entendu évident de réaliser comme on l'a vu précédemment pour le codage, un décodage en deux étapes. Au cours de la première étape, on entre dans le générateur les valeurs égales à O ou à 1 des coef- ficients ao à ak_. On effectue la lecture de la quantité de charges stockée sous G4: aO. QR + a1. QR/2 + '-- + a-1. QR/2k 1. Cette tension de lecture V1 charge la capacité C3 de l'échantillonneur- k3 bloqueur relié à la capacité 2 C. On évacue ensuite les charges du générateur et on introduit une nouvelle quantité de charge de référence dans le générateur. Au cours de la deuxième étape, on entre dans le générateur les valeurs de coefficients ak à an. On effectue ensuite la lecture de la quantité de charges stockée sous G4: ak * QR + k+l * QR/2 + Cette tension de lecture V2 charge alors la capacité C4 de l'échantillonneur-bloqueur relié à la capacité C. En sortie du diviseur de tension au point P, la tension V égale au signe près (selon que le DLC donne une lecture négative ou non): 2k1 V = V 1. + V 2 K K La tension V2 est donc bien divisée par 2k par rapport à V1 et la tension V obtenue correspond donc à la lecture au coefficient 2k/r près de: a R. + a' QR + a1 QR/2 + ' + an QR/2n o Un inverseure de polarité disposé en sortie et commandé par le bit de signe as du mot codé permet de restituer la tension analogique Vx en grandeuret signe. On a envisagé dans ce qui précède de réaliser un codage ou un décodage en deux étapes, mais il est bien entendu possible d'utiliser trois, quatre étapes ou plus généralement p étapes. R E V E N D I C A T I 0 N S 1. Codeur analogique-numérique comportant un générateur de tension codée à transfert de charges, caractérisé en ce que la détermination par approxima- tions successives des coefficients a ... a, égaux à 0 ou à 1 et tels que la tension a coder Vx s'écrive: IVxI = aO. VR + a1. VR/2 + a2 - VR/22 n + an VR/2n, o VR est une tension de référence se fait en deux étapes: - au cours de la première étape, le générateur élabore les tensions VRet Ri =aO. VR + a1 - VR/2 + a2.VR/2 + ai_1.VR/2i1 + VR/2i, avec i = 1 k-1; - au cours de la deuxième étape,le générateur élabore les tensions VR et VRi avec i = I à n - k, le codeur comportant des moyens assurant d'une part la division k par 2 des tensions élaborées et d'autre part leur sommation avec la dernière tension VR(k_1) produite lors de la première étape. 2. Codeur selon la revendication 1, caractérisé en ce que ces moyens sont constitués par: - deux échantillonneurs-bloqueurs (S3,C3,S4,C4); - un diviseur de tension capacitif à deux voies, chaque voie étant reliée à l'un des circuits d'échantil- lonnage et maintien et l'une des voies comportant une capacité de valeur 2. C alors que l'autre voie comporte une capacité de valeur C, les tensions élaborées par le générateur lors de la première étape étant envoyées sur la capacité de valeur 2kC alors que les tensions élaborées par le générateur lors de la deuxième étape sont envoyées sur la capacité de valeur C. 3. Codeur selon la revendication 2, caractérisé en ce que le générateur comporte un dispositif de lec- ture des charges (DLC) qui fournit des tensions - VR et VRi, avec i = I à n. 4. Codeur selon la revendication 3, caractérisé en ce que la sortie du diviseur capacitif est reliée à la sortie d'un dispositif permettant d'inverser la polarité de la tension A coder Vx. 5. Codeur selon la revendication 4, caractérisé en ce qu'il comporte un comparateur à deux entrées e1 et e2 qui fournit un 1 si la tension appliquée à son entrée e1 est supérieure à celle appliquée à son entrée e2 et un zéro dans le cas contraire. 6. Codeur selon la revendication 5, caractérisé en ce que chaque entrée du comparateur est précédée par un échantillonneur-bloqueur (S5, C5, S6, C6), ces échantillonneurs-bloqueurs ayant un point commun relié à la sortie d'un étage suiveur (A) dont l'entrée est reliée au point commun (Q) aux sorties du diviseur capacitif et de l'inverseur. 7. Codeur selon l'une des revendications 1 à 6, caractérisé en ce qu'il est réalisé en technologie MOS. 8. Codeur selon la revendication 7, caractérisé en ce que la détermination du bit de signe as de la tension Vx se fait en deux étapes: - au cours de la première étape, on charge avec les tensions de décalage des différents circuits la capa- - cité (C6) de l'échantillonneur-bloqueur (S6, C6) relié à l'entrée e1 du comparateur; - au cours de la deuxième étape, la tension Vx charge la capacité (C5) de l'échantillonneur-bloqueur (S5, C5) relié à l'entrée e2 du comparateur. 9. Codeur selon la revendication 8, caractérisé en ce que les coefficients a... an sont déterminés par le comparateur alors que la capacité (C5) de l'échan- tillonneur-bloqueur (S5, C5) relié A l'entrée e1 du comparateur est chargée par la tension,Vx - VRi 2481-543 et la capacité (C6) de l'échantillonneur-bloqueur (S6, C6) relié à l'entrée e2 du comparateur est char- gée par les tensions de décalage. 10. Codeur selon l'une des revendications 1 à 9, caractérisé en ce qu'il est réalisé en technologie MOS à canal enterré.