FR 2479567 A1 19811002 FR 8105869 A 19810324 La présente invention se rapporte généralement à des transistors à effet de champ à porte isolée (IGFET) tels que des transistors à effet de champ ou PET métal- oxyde-semi-conducteur (4OSFET). Plus particulièrement, elle se rapporte à des MOSPET verticaux à double diffusion (VDI4OS) et à des MOSFET verticaux et à gorge (VMOS) utilisés dans les applications de puissance. Un IGFET traditionnel est un transistor unipolaire o le courant s'écoule d'une région de source, à travers un canal dans une région de corps, vers une région de drain, Les régions de source, de canal et de drain sont de conductivité du type N ou du type P et la région de corps est d'un type de conductivité opposé. Le canal est induit (dans un dispositif du type à enrichissement) ou retiré (dans un dispositif à épuisement) au moyen d'un champ électrostatique produit par des charges sur une électrode de porte qui est proches L'électrode de porte se trouve typiquement entre les électrodes de source et de drain (disposées respectivement sur les régions de source et de drain) et dans un dispositif M0SFET, elle est isolée de la surface du semi-conducteur par une couche d'oxyde. Dans des MOSPET verticaux, les électrodes de source et de drain sont sur des surfaces opposées du semi- conducteur et créent un écoulement de courant qui est sensiblement vertical (perpendiculaire atix surfaces du semi-conducteur) à travers le dispositif, Dans des dispositifs VDMOS verticaux, le substrat est sensiblement plan et la porte est sur la même surface de semi- conducteur que l'électrode de source. Dans des dispositifs VMOS verticaux, une gorge s'étend dans le substrat, à partir d'une surface, et la porte est disposée à la surface de la gorge. Les deux variétés de MOSFET verticaux traditionnels sont ainsi des dispositifs à trois couches ayant des régions de source, de corps et de drain. Dans la présente invention, une quatrième région de semiconducteur d'injection de porteurs minoritaires, appelée ci-après région d'anode, est introduite dans une structure de MOSFET (ou IGFET) vertical. Bien que cela crée un dispositif à quatre couches, les conductivités et géométries des quatre régions de semi-conducteur sont manipulées afin de ne pas former un thyristor régénérateur. Les effets bipolaires sont délibérément diminués. Le dispositif à quatre couchesselon l'invention fonctionne au contraire sensiblement comme un transistor à champ réglé ayant de meilleures caractéristiques de fonctionnement en comparaison aux transistors MOSPET verticaux traditionnels. Le MOSFET vertical selon l'invention comprend un substrat semi-conducteur qui contient, en série, des régions adjacentes de source, de corps, de drain et d'anode de typesalternésde conductivité. La région de corps est adjacente à une surface du substrat et les régions de source et de drain sont espacées afin de définir une partie de canal dans la région de corps, sur cette surface. Les conductivités et configurations des régions de corps et de drain sont ajustées de façon que le dispositif fonctionne sensiblement comme un transistor non régénérateur. Pendant un fonctionnement du dispositif, la région d'anode produit une injection de porteurs minoritaires dans la région de drain, réduisant ainsi la tension de seuil du dispositif et la résistance à l'état passant tout en favorisant la conductance directe. L'invention sera mieux comprise d d'autresbuts, caractéristiques, détails et avantages de celle-ci apparaltront plus clairement au cours de la description explicative qui va suivre faite en référence aux dessins schématiques annexés donnés uniquement à titre d'exemple illustrant plusieurs modes de réalisation de l'invention et dans lesquels: - la figure 1 est une vue en coupe d'un dispositif VDMOS traditionnel; - la figure 2 est une vue en coupe d'un dispositif VDMOS selon l'invention; - la figure 3 est une vue en coupe d'un dispositif VMOS selon la présente invention; - la figure 4 est une comparaison graphique de la performance électrique d'un dispositif à faible tension selon l'invention et de celle d'un dispositif traditionnel comparable; et - la figure 5 est une comparaison graphique de la performance électrique d'un dispositif à haute tension selon l'invention et de celle d'un dispositif traditionnel comparable. Un dispositif VDMOS traditionnel 10, illustré sur la figure 1, comprend un substrat sensiblement plan 12 ayant des première et seconde surfaces opposées 14 et 16, et des régions adjacentes de source, de corps et de drain, 18, 20 et 22 respectivement, de types alternés de conductivité. La région de drain 22 comprend typique- ment une partie à relativement forte conductivité 24 adjacente à la seconde surface 16 et une partie de drain étendue 26, de plus faible conductivité, s'étendant jusqu'à la première surface 14. Dans-une configuration typique, deux régions de corps 20, espacées l'une de l'autre par la région de drain étendue 26, s'étendent dans le substrat à partir de la première surface 14 et forment deux jonctions PN corps/drain 23. Une paire correspondante de régions de source 18 s'étend dans le substrat à partir de la première surface 14 dans les limites des régions de corps 20e Les régions de source sont placées par rapport à la région de drain étendue entre ellesafin de définir deux parties de canal 28 à la première surface de chaque région de corps 20. Une électrode de drain 30 est disposée à travers la seconde surface 16 et contacte la partie-à relativement haute conductivité 24 de la région de drain 22. Sur la première surface, une électrode de source 32 contacte chaque région de source 18 et région. de corps 20 dans une zone décalée de la partie de canal 28. Une porte 34 est disposée sur la première surface, au-dessus des deux parties de canal 28 et de la région de drain étendue 26 entre. les parties de canal. La porte 34 comprend typiquement un oxyde 36 sur la surface 14 du substrat et une électrode 38 sur l'oxyde. Comme on peut le voir sur la figure 2, un dispositif VDMOS 40 selon.l'invention comprend également un substrat sensiblement plan 42 ayant des première et seconde surfaces majeures et opposées 44 et 46, respectivement Une région d'anode sensiblement plane 48 d'un premier type de conductivité, est adjacente à la seconde surface majeure 46. Une région de drain 50 d'un second type de conductivité est disposée à travers la région d'anode et s'étend jusqu'à la première surface 44. Deux régions de corps 52 du premier type de conductivité, espacées par la région de drain 50, s'étendent dans le substrat à partir de la première surface 44, pour former deux jonctions PNl corps/drain 53. Une paire correspondante de régions de source 54 d'un second type de conductivité, s'étend dans le substrat à partir de la première surface 44 dans les limites des régions de corps.52. Les régions de source 54 sont placées par rapport à la région de drain 50 entre elles afin de définir deux parties de canal 56 à la première surface de chaque région de corps 52. Une électrode d'anode 58 est disposée à travers la seconde surface, contactant la région d'anode 48. Deux électrodes de source 60, et une porte 61 comprenant un oxyde de porte 62 et une électrode de porte 64, sont disposées surla première surface de semi-conducteur selon une configuration semblable à celle décrite pour le dispositif 10. Bien que dans le mode de réalisation préféré, le dispositif 40 soit un MOSFET et qu'un oxyde 62 soit placé en dessous de l'électrode 64, on reconna tra que l'on obtiendra également un dispositif fonctionnel si l'on remplace l'oxyde par un ou plusieurs autres matériaux isolants (comme Si3N4)0 La présente invention concerne un dispositif MOSFET vertical à gorge (VMOS) 70 qui est représenté sur la figure 3. Le dispositif VMOS 70 comprend un substrat 72 - ayant des première et seconde surfaces majeures et opposées 74 et 76, respectivement. Une région d'anode sensiblement plane 78 d'un premier type de conductivité, est adjacente à la seconde surface et une région de drain 80 d'un second type de conductivité et sensiblement plane, est disposée à travers la région d'anode. Une région de corps 82 du premier type de conductivité s'étend dans le substrat à partir de la première surface 74 afin de former une jonction PN corps/drain 83 avec la région de drain 80. Une gorge 84 s étend dans le substrat à partir de la première surface 74, afin d'intercepter la région de corps 82. Deux régions de source 86 du second type de conductivité, espacées par la gorge 84, s'étendent dans le substrat à partir de la première surface, Chaque région de source est adjacente à la gorge à la première surface et est espacée de la région de drain 80 afin de définir la longueur d'lune partie de canal 88 à la surface de la gorge de la région de corps 82, - On reconnaItra que bien dans le mode de réalisation illustré, la gorge 84 soit en forme de V, cela n'est pas une limite. Par exemple, la gorge peut avoir un profil courbé (par exemple en forme de U), un profil généralement rectangulaire (avec des parois perpendiculaires à la surface 74 du semi-conducteur) ou un profil sensibles ment en V avec une surface inférieure plate (c'est-aàdire parallèlement à la surface du. semiconducteur 74) Une porte 90 est disposée à la surface de la gorge 84. Elle comprend un oxyde 92 sur les parties de canal 88 et une électrode 94 au-dessus de l'oxyde bien que, également dans ce cas, un autre matériau isolant ou plusieurs autres matériaux puissent remplacer l'oxyde 92. Deux électrodes de source 96 contactent les régions de source et de corps à lapremière surface 74 du semi-conducteur et une électrode d'anode 98 contacte la région d'anode 78 sur la seconde surface 76 du semi-conducteur. Les principes de fonctionnement du dispositif VMOS sont sensiblement semblables à ceux du dispositif VDMOS 40, La distinction de base provient du fait que, dans le dispositif VDMOS, la porte est placée sur une surface majeure du semi-conducteur et qu'ainsi les parties de canal sont induites dans ces parties des régions de corps à la surface majeure du semi-conducteur. Dans le dispositif VMOSla porte est placée sur une surface de gorge et induit des parties de. canal dans les parties du corps à la surface de la gorge. La présente invention est dérivée en manipulant les conductivités et les géométries des quatre régions de semi-conducteur, ainsi le dispositif fonctionne comme un transistor à effet de champ (FET) ayant une région d'anode d'injection de porteurs minoritaires en série avec la région de drain. Bien que ce soit un dispositif à quatre couches, il ne fonctionne pas comme un thyristor ayant des propriétés de régénération. Chacun des dispositifs à quatre couches 40 et 70 peut être considéré comme comprenant deux transistors; l'un seoemposant des régions de source, de corps et de drain (ci-après transistor 1), et l'autre se composant des régions d'anode, de drain et de corps (ci-après transistor 2). Le transistor 1 a un gain en courant direct ck1 de la région de source à la région de drain et le transistor 2 a un gain en courant direct o/ 2 de la région d'anode à la région de corps. Dansla présente invention, il est essentiel que la somme des gains en courant (O&î +c, 2) des transistors 1 et 2 ne dépasse pas l'unité. Cela limite la régénération des porteurs de charge, il ne se produit donc pas d'action de thyristor. Tant que ci,1 + ct2 t 1, on obtiendra des dispositifs utilisables si o1 > 2' oJ1 t 2 ou c%1 = d52. Les gains en courant obi et ci' 2 peuvent être manipulés, par exemple, en faisant varier les conductivités relatives des régions de corps et de drain tout en mainte- nant les régions de source et d'anode à une conductivité relativement élevée. Par-exemple, si les conductivités source/corps/drain/anode sont respectivement N+/P+/N/P+, cela donnera généralementun dispositif avec o1 b OJ2. Si les conductivités respectives sont N+/P/N+/P+, cela donnera généralement ab > ci2o Quand O1 o d2, le résultat est un dispositif relativement sensible qui présente une tension relativement faible de seuil VTH. Le dispositif aura une faible résistance à l'état passant RpAS pourra être contrôlé avec une tension de porte relativemenrt faible et sera particulièrement adapté à des applications de commutation - à relativement basse tension. Généralement, quand on a Ob1 2' on obtient un dispoeîtif ayant une conductance directe élevée,. Bien que VTH soit supérieure que dans la structure (ob1 o012) selon l'art anterieur, la conductance directe améliorée (cré par l injection de porteuza de l'anode au drain) rend un tel dispositif particulièrement adapté à des applications de commutation à haute tension. De plus amples améliorations de la-performance du dispositif (comme VTH réduite, tension de rupture accrue et- temps de commutation plus rapide) peuvent être obtenues en faisant varier le profil de conductivité dans la région de draine Par exemple, dans chaque dispositif 40 ou 70, la région de drain 50 ou 80 peut de plus comprendre une partie sensiblement plane et à relativement forte conductivité (N+), 51 ou 81, respectivement, adjacente à l'anode 48 ou 78. Le reste du drain 50 ou 80 peut se composer d'une région de drain étendue 55 ou 85 à relativement basse conductivité (N-). Comme on l'a précédemment indiqué, lesFET selon l'invention sont adaptés à la fois pour des applications de commutation à basse tension et à haute tension. Quand d) 1 > z-2 ( par exemple cL1 = 0,7, o2 = 0,1), le dispositif est le mieux adapté à des applications o la tension source-drain VSD est de l'ordre de 40 à 150 volts. Un exemple de courbe I-V (courant-tension).pour un tel dispositif est représenté par la courbe I de la figure 4. L'axe des abscisses représente VSD en volt et l'axe des ordonnées est la densité de courant JD en ampèresAurface active du dispositif. La courbe I représente la valeur de RpAs effective avec un dispositif fonctionnant à une tension porte-source VGS particulière, considérablement plus importante que VTH. La courbe II représente la valeur de RpAS pour un dispositif traditionnel dans des conditions semblables de fonctionnement. A des densités de courant au-dessus du point d'intersection des deux courbes, les dispositifs selon l'invention présentent une plus faible chute de tension directe. Dans des applications de commutation à haute tension, o VSD est environ de 150-2000 volts, dans la présente invention est incorporée une structure o ol/1 &L2 ( par exemple,J1 = 0,1, c042 = 0,7). Une courbe approximative I-V pour un teldispositif est représentée par la courbe III de la figure 5 et le comportement d'un dispositif traditionnel comparable est représenté par la courbe IV. Dans des applications à haute tension, les dispositifs et 70 présentent une très forte conduction et une très faible valeur de RpAS en comparaison à des dispositifs traditionnels, bien que la valeur de VTH soit quelque peu accrue en comparaison au dispositif à basse tension (courbe I, figure 4). On notera que les dispositifs VDMOS et VMOS 40 et 70 décrits, respectivement, comprenant une paire de régions de source, de corps et de canal., représentent des modes de réalisation préférés et généralisés de la présente invention. Des dispositifs ne comprenant qu'une seule région de corps, de source et de canal seront également fonctionnels. Par ailleurs, bien que l'on ait illustré des régions de semi-conducteur d'un type particulier de conductivité, créant des dispositifs à canal du type Nt on obtiendra des dispositifs à canal du type P si tous les types indiqués de conductivité sont inversés. On notera également qu'aussi bien le dispositif VDMOS que le dispositif VMOS 70 peut être incorporé dans des dispositifs plus grands. Par exemple, un plus grand dispositif peut contenir un certain nombre de portions chacune ayant la vue en coupe du dispositif VDMOS 40 ou du dispositif VMOS 70 illustré, Cette quantité de dispositifs peut avoir la forme dtune géométrie de portes imbriquées, en grille ou en méandre comme cela est couramment connu dans la technique du semi-conducteur, Bien entendu, 1tinvention ntest nullement limitée aux modes de réalisation décrits et représentés qui n'ont été donnés qu'à titre d'exemples En particulier, elle comprend tous les moyens constituant des équivalents technîques des moyens décrits ainsi que leurs combinaisons si celles-ci sont exécutées suivant son esprit et mises en oaevre dans le cadre de la protection comme revendiquée,. REVENDICATIONS 1. Dispositif MOSFET vertical, du type comprenant un substrat semiconducteur, comprenant, en série, des régions adjacentes de source, de corps et de drain de type alternésde conductivité; ladite région de corps étant adjacente à une surface dudit substrat; lesdites régions de source et de drain étant espacées afin de définir une partie de canal dans ladite région de corps sur ladite surface, caractérisé par une région d'anode (48) adjacente à ladite région de drain (50) et d'un type de conductivité opposé à celui de ladite région de drain (50); lesdites régions de source, de corps et de drain (54, 52, 50) ayant un premier gain en courant direct et lesdites régions d'anode, de drain et de corps (48, 50 et 52) ayant un secnd gain en courant, direct, la somme desdits premier et second gains étant inférieure à l'unité. 2. Dispositif selon la revendication 1, caractérisé en ce que le gain en courant des régions de source,de corps et de drain précitées est supérieur au gain en courant des régions d'anode, de drain et de corps précitées. 3. Dispositif selon la revendication 1, caractérisé en ce que le gain en courant des régions de source, de corps et de drain précitées est inférieur au gain en courant des régions d'anode, de drain et de corps précitées. 4. Dispositif selon la revendication 1, caractérisé en ce que le substrat (42) a des première et seconde surfaces majeures et opposées (44 et 46); en ce que la région d'anode (48) est sur ladite seconde surface (46); et en ce que la région de drain (50) est disposée à travers ladite région d'anode (48). 5. Dispositif selon la revendication 4, caractérisé en ce que la région de drain (50) comprend: une partie sensiblement plane (51) d'une relativement forte conductivité, adjacente à la région d'anode (48) et une région de drain étendue (55) d'une conductivité relativement faible adJa- cente à la partie (51) de relativement forte conductivité et à la région de corps (52).