FR 2484725 A1 19811218 FR 8111637 A 19810612 La présente invention se rapporte à des relais de traitement numérique et elle vise plus spécialement un relais de traitement numérique dans lequel on supprime les anomalies et les erreurs de traitement dues à des bruits de fond de manière à améliorer la sûreté de fonc- tionnement de ce relais. D'une façon générale, le principe de fonc- tionnement de ce relais de traitement numérique repose sur des opérations sur des "données vectorielles", comme dans le cas d'un relais analogique. Un tel relais de traitement numérique manipule des données numériques ayant des valeurs entières. Ces données numériques sont obte- nues selon un procédé suivant lequel les valeurs sont fournies par des données analogiques d'échantillonnage à une certaine fréquence, puis transformées en données numériques par un convertisseur A/D (convertisseur ana- logique-numérique). Les données analogiques sont four- nies, en général, par un générateur d'ondes sinusoïdal (par exemple une ligne de distribution électrique) et par conséquent, les données relatives à la tension ou à l'intensité du courant électrique sont également sinusoïdales. D'une façon générale, pour effectuer un tel traitement numérique, on fait appel à un micro-ordinateur ou à un mini-ordinateur. On donnera ci-après des exemples bien carac- téristiques de procédés classiques visant à améliorer la sûreté de fonctionnement d'un relais de traitement numérique de ce type: suivant l'un de ces procédés, c'est après avoir obtenu les données que l'on détermine si elles sont acceptables; selon un autre procédé, c'est au cours du traitement que l'on détermine si les données sont acceptables. Selon un troisième de ces procédés, les données sont soumises de façon continue à collation de façon répétée, dans un étage de sortie. A titre d'exemple, un procédé parmi les procédés indiqués ci-dessus de détermination du carac- tère acceptable de données, visant à améliorer la sûreté de fonctionnement est mis en oeuvre conformément à la formule suivante: I IA(t) + IB(t) + Ic(t) - 3t 0(t) - E ---(1) On obtient les points de données IA(t), IB(t); Ic(t) et 3I0 (t) en rendant numériques les phases nulles des intensités AB et C à l'instant t. Si ces points de données ne satisfont-à l'expression (1) dans le procédé de coordonnées symétriques, on en déduit qu'il y a une anomalie de données dans au moins l'une des phases. Ce procédé se révèle excellent en ce sens que l'on peut facilement obtenir confirmation sur le caractère accep- table des données, à chaque opération d'échantillonnage. A titre d'exemple, un procédé parmi ceux qui permettent de déterminer le caractère acceptable de données en cours de traitement, est mis en oeuvre conformément à la formule suivante: {IA(t)}2 + {IA(t-3h)}2 IT2 (2) ce qui correspond à un relais de surintensité de phase A. Si le résultat du calcul du membre de gauche de l'expression précédente donne une valeur supérieure égale à la valeur de prélèvement It2, le relais fournit le signal de sortie. Dans l'expression (2), la quantité IA(t-3h) est une valeur de données qui présente trois fois 3'0 la durée d'échantillonnage avant IA(t),et h est la largeur d'échantillonnage que l'on choisit en g5neral de manière qu'elle corresponde à un angle de d_,phasage électrique de 30 . L'expression (2) est donc équivalente à la somme de (sin)2 et de (-cos)2 de (sin) et de (-cos) De la sorte, lorsque le système est à l'état normal, le calcul du membre de gauchede l'expression (2) donne une valeur constante. Autrement dit, à l'aide de ce procédé, si les données fournies pendant une période d'échantillonnage sont anormales en raison d'un phénomène transitoire comme par exemple un bruit de fond, on est en mesure de savoir si le résultat obtenu découle d'une opération faisant appel à des données normales ou au contraire d'une opération faisant appel a des données anormales. Jusqu'à ce jour, le procédé d'échantillonnage à 300 a été très fréquemment utilisé et des points de données choisis avec des angles électriques décales de 90 les uns des autres sont utilisés pour fournir la somme des carrés de valeurs.(par exemple conformément au procédé qui utilise l'expression (2), en vue d'axmé- liorer la sûreté du fonctionnement.du côté sortie. Par conséquent, les signaux opérationnels et non-opérationnels- sont soumis de façon continue trois fois à une collation ou comparaison. Les procédés décrits ci-dessus reposent sur cette hypothèse que seules les données d'une unique période d'échantillonnage sont perturbées par un phé- nomène transitoire, tel qu'un bruit de fond. Cela tient au fait que, même si l'on prend comme base une fréquence de 60 Hz, la largeur d'échantillonnage présente une différence de temps de 1,39 ms, étant donné que la fréquence d'échantillonnage est de 720 Hz, et, par conséquent, la probabilité que deux valeurs d'échantil- lonnage soient âizordmles en même temps est très faible. Si l'on applique ces procédés d'amélioration de la sûreté de fonctionnement au relais de traitement numérique, il est indispensable de vérifier les données respectivement dans chacune des sections suivantes, à savoir la section d'entrée, la section de fonctionnement et la section de sortie. Par suite, le logiciel nécessaire pour effectuer cette tâche est inévitablement très complexe et il faut beaucoup de temps et de travail pour formuler les programmes et les mettre au point.- Un procédé faisant appel à un autre colice-pt technique est très fréquemment utilisé pour améliorer la sûreté de fonctionnement. Conformément à ce procédé, on fait appel à deux dispositifs de traitement numérique et l'on utilise le produit logique des résultats de décision fournis par ces-deux dispositifs de traitement. Dans ce cas, l'un des deux procédés de traitement ef- fectue les opérations sur les données d'échantillonnage de numéro pair, tandis que l'autre procédé de traitement effectue une opération portant sur les données d'échan- tillonnage des numéros impair. Ce procédé est extrême- ment efficace pour empêcher d'effectuer une opération inutile. La Fig. 1 est un schéma illustrant l'opération- de traitement des signaux de sortie d'un relais de traitement numérique. Dans ce cas, on fait appel au procédé d'échantillonnage à 300. Sur cette figure 1, les nombres entiers S à S désignent les numéros d'échantillonnage et les chiffres I à V désignent les numéros de groupes pour la description de l'effet sur le traitement de sortie d'une installation classique. Les relais de traitement numérique portant sur l'expression (2) peuvent être classés de la manière suivante, à savoir un premier groupe dans lequel les opérations sont effectuées avec les numéros d'échantil- lonnage 1 et 4, 4 et 7, etc. (d'une façon générale 3n-2 et 3n+l avec n = 1, 2, 3,....) un second groupe dans lequel les opérations sont effectuées avec les numéros d'échantillonnage 2 et 5, 5 et 8, etc. (d'une façon générale 3n-1 et 3n+2) et un troisième groupe, dans lequel les opérations sont effecuées avec les numéros d'échantillonnage 3 et 6, 6 et 9 d'une façon générale 3n et 3n+3 (voir Fig. 1). Il est prévu plusieurs dispositifs de trai- tement numérique, par exemple au nombre de trois, de telle sorte que le premier de ces dispositifs, le second et le troisième effectuent respectivement les opérations du premier groupe, du second groupe et du troisième; un signal de sortie est founi comme produit logique des signaux des dispositifs de traitement ou bien à l'aide d'un système de décision de majorité. Par suite, même si une valeur de donnée d'échantillon- nage devient anomale sous l'effet d'un phénomène tran- sitoire comme par exemple un bruit de fond et si une anomalie de donnée est provoquée par l'utilisation des données d'échantillonnage, des opérations inutiles de ce type sont totalement supprimées si l'on applique le procédé de traitement décrit ci-dessus. Toutefois, avec un tel procédé, il subsiste des difficultés qu'il s'agit de résoudre et qui ré- sultent du fait que, étant donné que le traitement ne peut pas être effectué de façon satisfaisante par un unique dispositif de traitement numérique, ce procédé n'est pas économique et le rendement d'utilisation du dispositif de traitement numérique est faible, sur- tout en raison du fait que les divers dispositifs de traitement ne fonctionnent pas tous en permanence. On peut considérer ce procédé comme étant un procédé de sécurité mis en oeuvre selon le mode "matériel". En vue de remédier aux inconvénients de ce procédé, à savoir son coet trop élevé et son faible rendement, c'est selon le mode "logiciel" que l'on utilise un procédé de sécurité. Selon ce procédé, on détermine un produit logique de signaux obtenus en utilisant, comme données d'échantillonnage, le premier 3n-1 et 3n+1, le second groupe 3n-1 et 3n+2 et le troisième 3n et 3n+3 indiqués plus haut et, dès que l'on a obtenu de façon continue au moins trois fois un signal de commande, le signal de sortie est effectué. Autrement dit, ce n'est- que lorsque le premier, le second, le troisième groupes ont émis des signaux de sortie de façon -continue que le signal de sortie définitif est effectué. Pour cette raison, ce procédé s'appelle procédé de collation continue triple. Comme cela ressort de la description qui précède, dans le cas o l'on met en oeuvre ce procédé de sécurité selon le-mode "matériel", la durée d'échan- tillonnage, pour l'un des "matériels", subit une dimi- nution relative (dans le cas de la Fig. 1), on effectue l'échantillonnage avec des angles électriques de 900). Dans le cas o l'on met en oeuvre le procédé de sécurité selon un mode logiciel, la durée d'échantillonnage a tendance à être plus grande que dans le cas du procédé précédent. Si l'on considère le cas o le relais de- traitement numérique provoque la formation d'un signal de fonctionnement erroné sous l'effet d'un bruit de fond accidentel, l'augmentation de la durée d'échantillonnage mettant en oeuvre le procédé de sécurité selon le mode "matériel" est limitée. Cela résulte du fait que, même si trois relais de traitement d'une période d'échan- tillonnage de 300 effectuent des opérations avec les mêmes données en vue d'empêcher l'émission de signaux de fonctionnement erronés, on obtient un signal de fonctionnement erroné et chacun des trois relais fournit lui-même un signal erroné. Le principe de fonctionnement selon un procédé de sécurité selon le mode "matériel" repose sur le fait que, pendant la durée au cours de laquelle un premier "matériel" reçoit des données, un second "matériel" effectue une opération différente avec uti- lisation de données obtenues à un autre moment et que, pendant toute la durée au cours de laquelle ce second "matériel" reçoit des données, le premier "matériel" effectue une opération différente avec des données obtenues à un autre moment. Par conséquent, le procédé de sécurité selon le mode "matériel" ne peut pas être utilisé de façon continue sans diminution du rendement. On peut augmenter le rendement d'utilisation en augmentant la fréquence d'échantillonnage, mais cela aurait pour effet d'augmenter la charge subie par le convertisseur analogique-numérique. C'est ainsi par exemple, qu'avec une base de 60 Hz, la fréquence d'échantillonnage, dans le cas d'applications de l'expression (2), est de 720 Hz. Si l'on veut obtenir un effet équivalent à celui-ci, il faut, dans le cas du premier, du second, du troisième groupes de la Fig. 1, que la fréquence d'échantillonnage ait pour valeur: 720 Hz x 3 = 2160 Hz (3) Pour que le rendement du dispositif de trai- tement soit égal à celui que l'on obtient dans le cas d'un seul "matériel", la charge subie par le conver- tisseur analogique-numérique, dans le cas de trois "matériels", doit être triplée. Si l'on applique un procédé selon lequel on fait appel à un un "matériel" pour que le quatrième groupe effectue des opérations avec des données impaires et à un autre "matériel" pour que le cinquième groupe effectue des opérations avec des données paires comme signalé plus haut, le rendement du "matériel"- est meilleur que dans le cas décrit plus haut, mais il n'est cependant que la moitié du rendement obtenu dans le cas d'utilisation d'un seul "matériel". Comme cela ressort de la description qui précède, le "matériel", dans le système d'amélioration de la sûreté de fonctionnement reposant sur le procédé de sécurité appliqué selon le mode "matériel", a ten- dance à être très complexe, ety dans le système d'amé- lioration de la sûreté de fonctionnement utilisant le procédé de sécurité mis en oeuvre selon le mode "maté- riel", le volume occupé par le matériel est très grand. Dans les deux systèmes, le rendement d'utilisation est faible. En raison des remarques précédentes, l'in- vention vise un relais de traitement numérique d'une construction simple et d'un fonctionnement très sûr. De façon plus précise, l'invention a pour objet un-relais de traitement numérique dans lequel la tension ou l'intensité électrique fournies par une source d'énergie électrique sont transformées en des valeurs numériques soumises à une fréquence d'échan-- tillonnage donnée et qui sont traitées par un dispositif- de traitement numérique. Ce relais comprend un premier et un second circuits de traitement d'algorithmes, un premier, un second et un troisième circuits de compa- rateurs, un premier et un second circuits mémoires, un circuit de comparaison-de valeurs de prélèvement, un premier et un second circuits de décision et un circuit de limitation de durée. Le premier circuit de traite- ment d'algorithmes traite des données ayant des numéros d'échantillonnage impairs tandis que le second circuit de traitement d'algorithmes traite des données ayant des numéros d'échantillonnage pairs, de façon que les résultats de traitement fournis par ce premier et ce second circuits de traitement d'algorithmes soient soumis à comparaison dans le premier circuit comparateur. Si les résultats de traitement satisfont à une première condition de comparaison donnée, les résultats du trai- tement sont soumis à comparaison dans le circuit de limitation de durée, tandis que, lorsque les résultats du traitement satisfont à une seconde condition de comparaison donnée dans le circuit de limitation de durée, un résultat de comparaison est émis dans le circuit de limitation de durée et, si les résultats de traitement ne satisfont pas à la première condition de comparaison, le résultat de comparaison n'est pas appliqué à ce circuit de limitation de durée. En outre, si les résultats du traitement ne satisfont pas à la première condition de comparaison du premier circuit comparateur, un signal émis par le premier circuit mémoire et un signal fourni par le premier circuit comparateur à la suite du traitement de données ayant des numéros impairs sont comparés l'un à l'autre dans le second circuit comparateur. Lorsque les signaux émis satisfont à une troisième condition de comparaison donnée dans le second circuit comparateur, une décision est prise en utilisant une condition provenant du troisième circuit comparateur et du premier circuit de décision, de sorte que le résultat du traitement obtenu en utilisant les données de numéros impairs est envoyé dans le premier circuit comparateur et dans le circuit de comparaison de valeur de prêlèvrement. Si les signaux émis ne satisfont pas à la troisième condition de comparaison, le résultat du traitement est appliqué au second circuit de décision et, lorsque la première condition n'est pas satisfaite dans le premier circuit comparateur, un signal émis par le second circuit mémoire et un signal émis par le premier circuit com- parateur sont soumis à comparaison dans le troisième circuit comparateur. Lorsque le signaux émis satisfont à la quatrième condition de comparaison dans le troï- sième circuit comparateur, une décision est prise en utilisant une condition provenant du second circuit comparateur, de façon que le résultat de traitement obtenu par utilisation des données ayant des numéros d'échantillonnage pairs soit fourni, pour le premier circuit comparateur, au circuit de comparaison de valeur de prélèvement et, si les signaux émis ne satis- font pas-à cette quatrième condition de comparaison, le résultat de traitement soit appliqué-au premier circuit de décision. D'autres caractéristiques et avantages de l'invention ressortiront de la description qui va suivre, faite en regard des dessins annexés et donnant, à titre explicatif mais nullement limitatif, plusieurs formes de réalisation. Sur ces dessins, - la Fig. 1 est, comme signalé plus haut, un schéma illustrant l'opération de traitement de signaux de sortie dans un relais de traitement numérique; - les Fig. 2A à 2C sont des schémas servant à illustrer des combinaisons de procédé de traitement de calcul; - les Fig. 3A et 3B sont des schémas de principe représentant des formes de réalisation précises d'un circuit de traitement d'algorithmes de la Fig. 2, - les Fig. 4A à 4D sont des schémas de prin- cipe de formes de réalisation préférées de l'invention, et - les Fig. 5a à 5d sont des schémas logiques 1- 1 détaillés de circuits selon l'invention-et. - les Fig. 5a2 à 5d2 sont des schémas tem- porels relatifs aux circuits des Fig. 5a1à 5d. - De façon plus précise, les Fig. 2A à 2C sont des schémas de principe servant à illustrer une des- cription d'un exemple possible d'un procédé préféré de mise en oeuvre d'opérations de sécurité selon le mode "logiciel", conformément aux concepts techniques de sécurité mis en oeuvre selon un procédé 'matériel". Sur la Fig. 2A, les références 10 et 20 désignent un premier et un second circuits de traitement d'algorithmes, la référence 40 désigne un circuit logique et la référence 50, une borne de sortie. Le circuit 10 de traitement d'algorithmes convient au fonctionnement avec les données d'échantillonnage de numéro impair de la Fig. 1 par exemple, tandis que le circuit 20 de traitement d'algorithmes convient au fonctionnement avec des données d'échantillonnage de numéro pair. Si l'on utilise les circuits 10 et 20 de traitement d'algorithmes de cette manière, on peut - considérer que le fonctionnement selon lequel un "maté- riel" utilise les données d'échantillonnage de numéro impair et un autre "matériel" utilise les données d'échantillonnage de numéro pair, s'effectue selon le mode "logiciel". Comme signalé plus haut, la Fig. 3A est un schéma de principe représentant un exemple bien défini du circuit de traitementd'algorithmes. Sur cette Fig. 3A, les références 1 et 2 désignent des circuits de mémoire, de référence 3 et 4 des circuits multipli- cateurs, la référence 5 un circuit soustracteur, la référence 100 une borne d'entrée et-la référence 101 une borne de sortie. Pour simplifier la description on supposera que la fréquence d'échantillonnage est de 720 Hz et l'on décrira l'algorithme rapporté -à un relais scalaire, à titre d'exemple. Le fonctionnement est le suivant: On admet que, lorsqu'une valeur de donnée I(t) = I sin t) est appliquée à la borne d'entrée 100, les valeurs de données I(t-2h) et I(t-4h)- ont été mémorisées respectivement dans les circuits de miiaoire 1 et 2. Ces valeurs de données sont transformées en les valeurs I(t)I(t-4h) et {I(t-2h)} 2, respectiverment dans les circuits multiplicateurs 3 et 4. Les signaux émis par ces circuits multiplicateurs 3 et 4 sont appliqués au circuit soustracteur 5 dans lequel s'effectue l'opération {I(t-2h)}2 - I(t). I(t-4h), à la suite de quoi on obtient 3/4 12 à la borne de sortie 101. - 12-. Autrement dit, dans l'algorithme et, dans le cas d'un échantillonnage à 30 , au lieu du système arithmétique classique de (sin) 2 + cos) faisant appel à des données fournies à des intervalles de 90 , on - utilise un système arithmétique pour calculer {I(t-2h)}2 _ I(t) x I(t-4h) =3/4 I2 à- (4) en utilisant des données fournies-à des'intervalles de 60 0, de telle.sorte que l'on obtient des données bien définies de courant continu à partir de valeurs entières instantanées qui varient en fonction du temps. - La Fig. 3B représente-un circuit de traitement d'algorithmes obtenu en développant le circuit de la Fig. 3A. Dans l'algorithme, on effectue-une collation continue en trois fois de résultats de calculi(1,4,7), (2,5,8) et 3,6,9), (2,5,8) (3,6,9) et 4,7,10) etc, en utilisant les numéros d'échantillonnage (1,4,7), (2,5,8) (3,6,9), (4,7,10) etc. de la Fig. 1, contrairement au cas de la collation continue en trois fois le type classique. Sur la Fig. 3B, les références 101 et 102 désignent des circuits de mémoire, des références 3 et 4 du circuit multiplicateur, la référence 5 un circuit soustrateur, la référence 100 une borne d'entrée et la référence 101 une borne de sortie. Le fonctionnement est le suivant On admet que, lorsque la borne d'entrée 100 reçoit la donnée I(t), les valeurs de données-I(t-3h) et I(t-6h) ont été mémorisées respectivement dans les circuits de mémoire 101 et 102. Ces valeurs sont transformées en I1(t).I(t-6h) et {I(t-3h)}2, respective- ment dans les circuits multiplicateurs 3 et 4. Les signaux émis par ces circuits multiplicateurs 3 et 4 sont appliqués au circuit soustracteur 5 dans lequel {I(t-3h)} 2 -I(t).I(t-6h) est calculé, et 12 est fourni à la borne de sortie 101. Autrement dit, une caracté- ristique de ce montage tient au fait que, pour aucun des trois résultats de calcul, les données de calcul ne sont utilisées de façon répétée. De façon plus précise, la collation continue en deux fois et la collation conti- nue en trois fois des Fig. 3A et 3B sont destinées à se rapprocher du concept technique de sécurité selon le mode "matériel", par application du procédé de sécurité selon le mode "logiciel". En considérant de nouveau la Fig. 2A, on décrira la caractéristique importante que l'on vient de signaler en l'appliquant à une forme de réalisation précise de l'invention. L'algorithme décrit à propos de la Fig. 3A est utilisé dans les circuits 10 et 20 de traitement d'algorithmes. Le circuit 10 de traitement d'algorithme peut donc effectuer des opérations en utilisant les données d'échantillonnage de numéro impair représentées sur la Fig. 1, tandis que le circuit 20 de traitement d'algorithmes peut effectuer des opérations en utilisant les données d'échantillonnage de numéro pair représen- tées sur la Fig. 1. Par conséquent, même dans le cas o l'une des données d'échantillonnage de numéro impair devient anonmale, les signaux émis par le circuit 20 de traitement d'algorithmes effectuant des opérations utilisant les données d'échantillonnage de numéro pair peuvent être utilisés de façon satisfaisante. Cela est assuré par le circuit logique 40. La Fig. 2B représente une autre forme de réalisation de l'invention. Dans le cas de la Fig. 2A, les opérations sont effectuées en utilisant les données d'échantillonnage de numéro impair et les données de numéro pair. Dans le cas de la Fig. 2B, les mêmes numéros d'échantillonnage sont utilisés simultanément mais on emploie des algorithmes différents, de telle sorte que, lorsque se présente une anomalie dans les données, les résultats des opérations deviennent différents. Sur la Fig. 2B, les références 10 et 20 désignent respectivement un premier et un second cir- cuits de traitement d'algorithmes, la référence 40 désigne un circuit logique et la référence 50 une borne de sortie. Le fonctionnement est le suivant: Par exemple, dans le premier circuit de traitement d'algorithmes, à savoir le circuit 10, on calcule l'expression (5) suivante: - l2 {I(t-2h)}2 - {I(t-h)}2 = I. (5) Dans le second circuit de traitement d'algo- rithmes, à savoir -le circuit 20, on calcule l'expression (6) suivante: {I(t-h)}2 - I(t).2(t-2h) = I2/4. ___----- (6) On comprendra mieux l'effet obtenu en four- nissant des données anormales. TABLEAU 1 Angle 0 Valeurs de sinus 0,000 Données anormales Expression (5) 0,000 Expression (6) 0,000 Données anormales Expression (5) 0,000 Expression (6) 0,000 Données anormales Expression (5) 0,000 Expression (6) 0,000 0,500 0,250 0,000 0,250 0,000 0,250 0, 000 0,866 0,500 0,250 0,500 0,250 0,500 0,250 120 1,00 0,866 + 10 99,500 -98,50C -4,250 98,50C - 10 99,500 -98,50C ,750 99,25C o0 -0,500 0,750 0,750 0,750 180 0,500 0,00 99,500 -4,250 99,500 ,750 -0,500 0,750 0,500 0,250 0,500 0,250 0,500 0,250 Ce tableau 1 fournit les résultats du calcul des expressions (5) et (6) avec l'amplitude d'un signal d'entrée fixée à 1, respectivement dans le cas o la valeur de donnée anormale est positive et très grande (+ 10), dans le cas o la valeur de donnée anormale est négative et très grande (-10) et dans le cas o la valeur de donnée anormale est. nulle. Dans le cas, par exemple, o la valeur de î donnée anormale est de + 10, ies résultats des expres-. sions sont très différents les uns des autres et, par suite, la valeur de donnée anormale peut facilement être détectée. Il convient de noter que, dans ce-cas, toutes les valeurs de données-avant 0 sont-nulles et que l'introduction de donnée commence à partir de 0 . De la même manière-, dans le cas o la donnée anormale est de -10 ou 0, on peut déterminer facilement la donnée anonrmale Dans ce cas, on effectue le calcul suivant dans le circuit logique 40: Membre de gauche de l'expression (5>)- 2x(membre de gauche de l'expression (6)) = O à(7) Le fait que le résultat de l'expression (7) ne soit pas nul peut être utilisé comme condition de décision. Dans le cas de la Fig. 2C, on utilise le -- - principe de décision de majorité conformément au procédé de sécurité selon le mode "logiciel". Selon le procédé classique, on fait appel à une collation continue en plusieurs fois. Autrement dit, selon le procédé classique, on obtient les-valeurs'de données en courant continu constantes indépendantes du temps en utilisant les données numériques ayant des valeurs entières. Par suite, il est difficile de savoir, d'après le résultat d'une décision unique, si elle a été obtenue à la suite d'un calcul avec des données exactes ou avec un signal résultant d'une opération erronée due à des données anomales d'un élément de circuit qu'il convient de mettre au rebut. Par conséquent; la collation continue en plusieurs fois est effectuée en tenant compte du temps pour l'obtention de détermi- nation finale. Sur la Fig. 2C, les références 10, 20 et 30 désignent respectivement unpremier, un second et un troisième circuits de traitement d'algorithmes, la référence 40 désigne un circuit logique et la référence , une borne de sortie. Le premier et le second circuits de traitement d'algorithmes 10 et 20 évaluent respectivement les expressions (5) et (6). Quant au troisième circuit (30) de traitement d'algorithmes, il calcule l'expression (8) suivante: {I(t) - I(t-2h)}2 + {I(t-h)}12 = 12 ----à- (8> TABLEAU 2 Angle 0 30 60 90 120 150 180 Valeurs de sinus 0,000 0,500 0,866 1,000 0, 866 0,500 0,000 Données anormales +10 Expression (8) 0,000 0,250 1,000 91, 000 100,000 91,000 1,000 Données anormales -10 Expression (8) 0,000 0,250 1,000 111,000100,000 111,000 1,000 Données anormales 0 Expression (8) 0, 000 0,250 1,000 0,000 1,000 1,000oo Le tableau 2 est constitué de la même manière que le tableau 1. Comme indiqué ci-dessus, on fait appel à trois circuits différents de traitement d'algorithmes. Par conséquent, si les trois circuits de traitement d'algo- rithmes fournissent les signaux de fonctionnement, la collation continue en plusieurs fois est inutile. Même si une donnée anormale est fournie, il y a au moins deux résultats qui ne coincident pas et, par conséquent, cette opération inutile peut être évitée. Conformément à l'invention, on utilise dif- férents algorithmes. Par conséquent, même dans une zone dite de phénomène transitoire résultant d'une variation brusque de l'alimentation du système, il y a non coïncidence entre ces divers algorithmes. Il est donc inutile d'éviter cette période en appliquant un procédé instable comme par exemple la collation continue en plusieurs fois utilisée dans le relais numérique classique. Autrement dit, lorsque la valeur d'alimentation arrive dans la zone stable, les résultats de calcul des divers algorithmes deviennent automati- quement confondus. Il est donc souhaitable que, pour un fonctionnement rapide, le nombre des valeurs de données utilisées pour un calcul exact soit faible quand on le compare à une période d'échantillonnage donnée. Les algorithmes indiqués à titre d'exemples, pour être utilisés conformément à l'invention sont en avance d'un angle électrique-de 30U dans le cas d'une fréquence d'échantillonnage de 720 Hz (base de 60 Hz), par rapport à l'algorithme de l'expression (2). Les Fig. 4A à 4C représentent divers exemples d'une installation de sécurité en "logiciel" conforme à l'invention. Sur la Fig. 4A, la référence 1 désigne une partie essentielle d'un dispositif de traitement numé- rique, les références 21 et 22 désignent des circuits de traitement d'algorithmes, la référence 3, un circuit comparateur, les références 4 et 5 des circuits de mémoire, les références 61 et 62, des circuits compa- rateurs, la référence 7 un circuit de comparaison de valeur de prélèvement, les références 81 et 82 du circuit de décision, la référence 9 le circuit de li- mitation de durée et les références 100 à 102 des bornes de sortie. Le fonctionnement du montage représenté sur la Fig. 4A est le suivant Dans ce cas, les circuits 21 et 22 de traite- ment d'algorithmes sont identiques, et chacun effectue l'algorithme décrit plus haut {I(t-2h)}2-I(t).I(t-4h) 3/4.I2 En conséquence, le "matériel" est commun aux circuits 21 et 22. C'est pour rendre plus claire la description que l'on a représenté séparément le circuit *21 et le circuit 22. Les nombres inscrits à côté de la courbe dans la partie essentielle 1 sont des numéros d'échan- tillonnage. A titre d'exemple, le circuit 21 de traite- ment d'algorithmes effectue ses calculs en utilisant des données portant les numéros impairs, tandis que le circuit 22 de traitement d'algorithmes effectue ses calculs en utilisant des données portant des numéros pairs. Dans le circuit comparateur 3, le résultat des calculs que le circuit 21 de traitement d'algorithmes fournit en utilisant par exemple (3, 5, 7) est comparé au résultat de calcul que le circuit 22 de traitement d'algorithmes fournit en utilisant (2, 4 6) de manière à fournir la différence entre les deux. Si cette différence est nulle, un signal est émis du côté Y. Le signal ainsi émis est comparé à une valeur de prélèvement a 2. Si le signal émis est égal ou supérieur à la valeur de prélèvement, un signal discontinu est transformé, dans le circuit 9 de limitation, en un signal continu qui est émis par la borne de sortie 100. Si la différence n'est pas nulle dans le circuit comparateur 3, un signal est émis du côté N. Au cours de ces opérations, les données calculées obtenues à l'aide des données (1,3, 5) et (-1,2,4) sont mémorisés respectivement dans des 2484725-- circuits de mémoire 4 et 5. Dans le circuit compara- teur 61, on détecte si la différence entre les données de calcul obtenue en utilisant les données de sortie - (3,5,7) du circuit comparateur 3 et les données de sortie (1,3,5) du circuit de mémoire 4 est nulle ou non. Si la différence est nulle, un signal est fourni du côté Y du circuit comparateur et, si cette diffé- rence n'est pas nulle, un signal est émis du côté N. De la même façon, on détecte, dans le circuit comparateur 62, si la différence entre-les valeurs de données calculées obtenue en utilisant les données de sortie (2,4,6) et les données de sortie (-1,2,4) est nulle ou non. Si cette différence est nulle, un signal est fourni du côté Y et dans le cas contraire un signal est émis du côté N. Le circuit de décision 81 détecte que la donnée (7 dans le cas présent) du côté impair est exacte ou que le résultat des calculs de données (3, et 7) du côté pair est correct, de manière à fournir un signal à la borne de sortie 101. De la même façon, le circuit de décision 82 détecte que la donnée (6 dans le cas présent) du côté impair est exacte ou si le résultat des calculs de données (2,4,6) du côté pair est correct, de manière à fournir un signal à la borne de sortie 102. En conséquence, les bornes de sortie 101 et 102 étant reliées comme indiqué en pointillés, le calcul correct est émis du côté Y, de sorte que le résultat exact du traitement peut être appliqué au circuit 7 de comparaison de valeurs de prélèvement. Autrement dit, même s'il n'y a pas coinci- dence, on peut utiliser le résultat exact de calcul lorsqu'il se forme une erreur de calcul. Dans ce cas, on risque de perdre le signal de sortie du circuit 7 de comparaison de valeur de prélèvement, qui correspond à une seule période d'échantillonnage. On peut toutefois remédier à cet inconvénient en utilisant les données fournies tout de suite avant celles qui provoquent l'erreur de calcul, De plus, le signal est émis sous forme d'impulsions toutes les 1,39 ms. Par conséquent, si le signal émis est fourni par le circuit 9 de limitation de durée pendant une durée correspondant à un peu moins de celle de deux périodes d'échantillon- nage, aucun retour instantané ne se produit, même si se présente le mélange de données anomales ou d'erreur de calcul. Dans le système décrit ci-dessus, le signal émis dans la zone de phénomène transitoire est théo- riquement supprimé, même si l'alimentation varie brus- quement, lorsque des difficultés se présentent dans ce système. Il en résulte que le relais selon l'in- vention assure des résultats excellents. Sur la Fig. 4B, la référence 1 désigne une partie essentielle d'un dispositif de traitement d'al- gorithmes; les références 21, 22 et 23 désignent des circuits de traitement d'algorithmes; la réfé- rence 3 un circuit comparateur; les références 4, 5 et 6, des circuits de mémoire; les références 61 à 63, des circuits comparateurs; la référence 7, un circuit de comparaison de valeur de prélèvement; les réfé- rences 81, 82, 83 des circuits de décision; la réfé- rence 9 un circuit de limitation de durée et les références 100 à 103 des bornes de sortie. Le fonctionnement du circuit de la-Fig. 4B est le suivant: Les circuits de traitement d'algorithmes 21, 22 et 23 sont identiques et ils traitent par exemple l'algorithme indiqué à propos de la Fig. 4A. Bien entendu, le "matériel" est commun aux trois circuits 21, 22 et 23. Toutefois, pour rendre plus claire la description, on a représenté séparément ces trois circuits. Les nombres indiqués sur la courbe de la partie essentielle 1 sont des numéros d'échantillon- nage. De la sorte, les circuits 21, 22 et 23 de traitement d'algorithmes effectuent des calculs en utilisant des données (numéros d'échantillonnage 1, 4, 7) du premier groupe, des données (numéros d'échantillonnage 2, 5, 8) du second groupe et des données (numéros d'échantillonnage 3, 6, 9) du troi- sième groupe respectivement. Dans le circuit compara- teur 3, les résultats des calculs effectués par les trois circuits de traitement d'algorithmes 21, 22 et 23 sont comparés les uns aux autres. Si au moins deux résultats de calcul sont égaux, un signal est émis du côté Y. Ce signal est comparé à une valeur de prélèvement IT2 dans le circuit comparateur 7. Si T le signal émis est égal ou supérieur à la valeur de prélèvement, un signal discontinu est transformé, dans le circuit 9 de limitation de durée, en un signal continu qui est émis par la bande de sortie I00. Lorsque le circuit comparateur 3 détecte qu'au moins deux résultats de calcul sont différents l'un de l'autre ou que trois r6sultats de calcul différent, ce circuit fournit un signal du côté N. Au cours de cette opération, les valeurs de données calculées obtenues en utilisant les données d'échan- tillonnage (-3,1,4), (-2,2,5) et -1,3,6) sont mémo- risées respectivement dans les circuits de mémoire 4, 5 et 6. Les circuits comparateurs 61, 62 et 63 font savoir si la différence entre les données cal- culées obtenues en utilisant les données d'échantil- lonage (-3, 1, 4) et 1, 4,7), la différence entre les données calculées obtenues en utilisant les données d'échantillonnage (-2,2,5) et (2,5,8) et la différence entre les données calculées obtenues en utilisant les données d'échantillonage (-1,3,6) et (3,6,9) sont nulles ou non. Chacun des circuits comparateurs 61, 62 et 63 émet un signal du côté Y lorsque la différence est nulle et il émet un signal du côté N, dans le cas contraire. Le circuit de décision 81 émet un signal à la borne de sortie 101 lorsque l'on a comme résultat correct au moins le résultat du calcul effectué en utilisant les données du-premier groupe. Le circuit de décision 81 émet un signal à la borne de sortie 102- lorsque l'on obtient comme calcul correct, au moins le résultat des calculs effectués à l'aide des données du second groupe. De la même manière, le circuit de décision 82 émet un signal à la borne de sortie 103 lorsque l'on obtient comme résultat correct au moins celui des calculs effectués en utilisant les données du troisième groupe. Par. conséquent, si les bornes de sortie 101, 102 et 103 sont reliées de la manière représentée par les lignes en pointillé sur la Fig. 4B des signaux corrects de calcul sont émis du côté Y, de telle sorte que des données correctes de traitement sont fournies au circuit 7 de comparaison de valeur de prélèvement. Grâce à un tel montage, on peut savoir si les valeurs de données 9, 8 et 7 sont anomales ou non dans l'ordre indiqué ou s'il y a ou non des erreurs de calcul. En outre, dans le cas ou les données sont correctes, mais o il y a des erreurs de calcul, on peut utiliser efficacement le résultat correct de calcul. Dans ce cas, la seule condition imposée est que le circuit de limitation de durée ait une limite de durée de rappel correspondant à un peu moins de deux périodes d'échantillonnage. En conséquence, au cours de la présence d'un signal alimentant la zone de phénomènes transi- toires, aucun signal n'est émis à la borne dé sortie ; autrement dit, les conditions sont avantageuses pour le relais. Sur la Fig. 4C, la référence 1 désigne une partie essentielle d'un dispositif de traitement numé- rique; les références 21 et 22 désignent des circuits de traitement d'algorithmes; la référence 3 un circuit comparateur; les références 4 et 5 des circuits de mémoire; les références 61 et 62, des circuits compa- rateurs; la référence 7, un circuit de comparaison de valeur de prélèvement; les références 81 et 82 des circuits de décision; la référence 9, un circuit de limitation de durée; et les références 100 à 102 des bornes de sortie. Le fonctionnement du circuit représenté sur la Fig. 4C est le suivant Les circuits 21 et 22 d'algorithmes fonc- tionnent avec des algotithmes différents, mais le "matériel" est commun à ces deux circuits. Toutefois, pour rendre plus claire la description, on a représenté ces circuits séparés l'un de l'autre. Les nombres indiqués & côté de la courbe dans la partie essentielle 1 sont des numéros d'échantil- lonnage. Les circuits 21 et 22 de traitement d'algo- rithmes-calculent, par exemple, respectivement l'ex- pression (5) et l'expression (6). Ces circuits 21 et 22 effectuent des opérations sur les numéros d'échan- tillonnage (3, 4, 5). Dans le circuit comparateur 3, on obtient par exemple la différence entre les résul- tats des calculs effectués par le circuit de traitement 21 et par le circuit de traitement 22, conformément à l'expression donnée plus haut. Si cette différence est nulle, un signal est émis du côté Y du circuit 3. Ce signal est comparé à une valeur LT de prélèvement dans le circuit 7 de comparaison de valeur de prélè- vement. Si le signal émis est égal ou supérieur à la -24 valeur de prélèvement, un signal discontinu est trans- formé, dans le circuit 9 de limitation de durée, en un signal continu qui est émis par la borne de sortie 100. Si la différence n'est pas nulle, un signal est émis du côté N du circuit comparateur 3. Au cours de cette opération, les données de calcul obtenues en utilisant les données (2,3,4) sont mémorisées dans les circuits de mémoire 4 et 5. Dans chacun des cir- cuits comparateurs 61 et 62, on obtient la différence entre les calculs. obtenus en utilisant les données (3, 4,5) et les données (2,3,4). Si cette différence est nulle, un signal est émis du côté Y de chaque circuit comparateur et, dans le cas contraire, un signal est émis du côté N. Dans le circuit de décision 81, le résultat des calculs effectués par le circuit 21 de traitement d'algorithmes est appliqué à la borne de sortie 101 si ce résultat est reconnu comme exact et, dans ce même circuit de décision 81,. le résultat du calcul effectué par le circuit de traitement 22 est appliqué à la borne de sortie 102, si le résultat est lui aussi reconnu comme exact. Par conséquent, avec les bornes de sortie 101 et 102 reliées comme représenté par une ligne en pointillé, les valeurs de calcul exactes sont appliquées du côté Y de façon à alimenter le circuit 7 de comparaison de valeurs de prélèvement. De la sorte, même s'il n'y a pas coïncidence et s'il se produit une erreur de calcul, on peut utiliser les données exactes. Dans le cas d'anomalie dans les données ou d'un signal d'entrée parasite, la borne de sortie 102 peut être réglée pour empêcher automatiquement l'é- mission d'un signal. Si l'on tient compte d'une donnée anormale correspondant L une unique donnée d'échantillonnage, il y a un risque de perdre un signal du circuit 7 de comparaison de valeur de prélèvement. Toutefois, on peut remédier à cet inconvénient en utilisant la donnée qui précédait immédiatement celle qui a provoqué une erreur de calcul. Si le circuit est conçu de manière que le circuit 9 de limitation de durée émette un signal d'une durée correspondant à un peu moins de deux périodes d'échantillonnage, on peut prévoir un relais ne présentant pas de retours instantanés, même pendant l'émission d'un signal par la borne de sortie 100. Sur la Fig. 4D, la référence 1 désigne une partie essentielle d'un dispositif de traitement numé- rique, les références 21, 22 et 23, des circuits de traitement d'algorithmes, la référence 3, un circuit comparateur; les références 4, 5 et 6, des circuits de mémoire; la référence 7 un circuit de comparaison de valeur de prélèvement; les références 61, 62 et 63 des circuits comparateurs; les références 81, 82 et 83 des circuits de décision; la référence 9 un circuit de limitation de durée et les références 100 à 103, des bornes de sortie. Le fonctionnement du circuit représenté.sur la Fig. 4D est le suivant Les circuits 21, 22 er 23 de traitement d'algorithmes sont identiques, mais les algorithmes traités sont différents; en d'autres termes, ces circuits 21, 22 et 23 traitent des algorithmes correspondant par exemple respectivement aux expressions (5), (6) et (8). Toutefois, ces circuits 21 à 23 uti- lisent le même "matériel". Les nombres indiqués à côté de la courbe de la partie essentielle 1 sont des numéros d'échan- tillonnage. Les valeurs de données représentant le résultats du calcul des circuits 21, 22 et 23 de trai- tement d'algorithmes, alimentent le circuit comparateur 3, dans lequel ils sont comparés. Si deux au moins des trois données sont égales entre elles, le circuit comparateur 3 émet un signal du côté Y et ce signal est appliqué au circuit 7 de comparaison de valeur de prélèvement, dans lequel il est comparé à une valeur de prélèvement I 2. Si le signal émis est égal ou supérieur à la valeur de prélèvement, un signal discontinu est transformé, dans le circuit de limi- tation de durée, en un signal continu qui est émis par la borne de sortie. Si le circuit comparateur 3 détecte qu'au moins deux valeurs de données ne sont pas égales ou que trois valeurs de données varient, le circuit comparateur 3 émet un signal du côté N. Au cours de ce fonctionnement, les données de calcul obtenues en utilisant les données d'échantillonnage (2, 3, 4) sont emmagasinées dans les circuits de mémoire (4, 5 et 6). Dans chacun des circuits comparateurs 61, 62 et 63, on détecte si la différence entre les données de calcul indiquées ci-dessus et les données de calcul obtenues en utilisant les données d'échantillonnage (3, 4, 5) est nulle ou non. Si cette différence est nulle, chacun des circuits comparateurs émet un signal du côté Y et, dans le cas contraire, il émet un signal du côté N. Le circuit de décision 81 fait savoir s'il s'est produit une erreur de calcul au moins dans le circuit 21 de traitement d'algorithmes; le circuit de décision 82 fait savoir s'il s'est produit une erreur de calcul au moins dans le circuit 22 et le circuit de décision 83 fait savoir s'il s'est produit une erreur de calcul au moins dans le circuit 23. Lorsque les circuits de décision 81 à 83 détectent la formation d'une erreur de calcul, des signaux sont émis par les bornes de sortie 101 à 103 et ces signaux sont envoyés, par les lignes représentées en pointillé dans le circuit comparateur 3. Par conséquent, on peut utiliser de façon efficace un résultat de calcul exact. Si l'on tient compte d'une anomalie de données correspondant à une seule période d'échantil- lonnage, on risque de perdre un signal émis par le circuit de comparaison- de valeur de prélèvement. Toute- fois, on peut remédier à cet inconvénient en utilisant des données d'un autre système fournies en même temps que les données qui ont provoqué l'erreur de calcul. Cela tient au fait que cet inconvénient que le signal d'entrée est lui aussi erroné, peut facilement être surmonté de la même manière que dans le cas o se produit une erreur de calcul. De plus, les signaux sont émis par impulsions en raison d'une impulsion toutes les 1,39 ms. Par conséquent, si le circuit a été conçu de manière telle que le circuit-9 de limitation de durée fournit des signaux pendant une durée correspondant à un peu moins de deux périodes d'échantillonnage, il est prévu un relais ne présen-- tant pas de retours instantanés, même pendant la - durée d'émission d'un signal par la borne de sortie 100. Comme il ressort nettement de la description qui précède, et selon une forme possible de réalisation du relais de traitement numérique selon l'invention, des systèmes de traitement de calcul correspondant à des données d'échantillonnage de numéro impair et des données d'échantillonnage ayant des numéros pairs sont utilisés par les circuits identiques de traitement d'algorithmes, de telle sorte que l'on peut savoir si oui ou non les résultats du calcul fournis par les circuits de traitement d'algorithmes coïncident. Si les résultats de calcul ne coïncident pas les uns avec les autres, les résultats de calcul obtenus en uti- lisant des données d'échantillonnage ayant un numéro d'échantillonnage plus petit que celui des données d'échantillonnage indiquées ci-dessus, sont soumis à comparaison de manière que l'on sache-si oui ou non ils coicident, de façon que des données coïncidentes soient utilisées de façon efficace. En outre, grâce au circuit de limitation de durée, il n'y a pas d'absence de signal lorsque se présente une anomalie de données. De plus, selon un autre exemple de relais de traitement numérique conforme a- l'invention, des systèmes de traitement de cacul correspondant aux données d'échantillonnage du premier, du second et du troisième groupes sont utilisés par les circuits identiques de traitement d'algorithmes, de manière que les résultats des calculs effectués par ces circuits de traitement d'algorithmes soient comparés les uns aux autres, de manière que l'on sache si oui ou non ils coincident. S'il n'y a pas coïncidence, les résultats de calcul obtenus à partir de données dl'échantillonnage ayant un numéro d'échantillonnage plus petit que celui des données d'échantillonnage indiquées plus haut du premier, du second et du troisième groupes, sont comparés les uns aux autres de manière que l'on sache si oui ou non ils coïncident, de sorte que l'on peut utiliser efficacement des données qui coïncident. En outre, grâce au circuit de limitation de durée, il ne se produit d'absence de signal, lorsque se présente une anomalie de données. Suivant une autre forme de réalisation du relais de traitement numérique selon l'invention, on utilise des données ayant les mêmes numéros d'échan- tillonnage, mais on fait appel à deux systèmes dif- férents de traitement de calcul, de façon que les résultats de calcul de ces systèmes soient compares les uns aux autres, de manière que l'on sache si oui ou non ils coïncident. S'il n'y a pas coincidence, on compare les résultats de calcul des algorithmes respec- tifs de manière à savoir si oui ou non ils coïncident, de sorte que l'on utilise de façon efficace les données qui coïncident. En outre, le circuit de limi- tation de durée eapêche l'absence de signal dans le cas o les données deviennent anormales. Selon une autre forme de réalisation du relais de traitement numérique conforme à l'invention, On utilise des valeurs de données ayant les mêmes numéros d'échantillonnage, mais l'on fait appel à trois systèmes différents de traitement de calcul, et les résultats des calculs de ces trois systèmes sont comparés les uns aux autres de manière que l'on sache si oui ou non ils coïncident. S'il n'y a pas coïncidence, les résultats de calcul des algorithmes respectifs sont comparés les uns aux autres de manière que l'on sache si oui ou non ils coïncident, de sorte' que l'on utilise de façon efficace les données qui coïncident. Grâce au circuit de limitation de durée, il n'y a pas absence de signal lorsque se produit une anomalie de données. Le circuit de bas est constitué par des registres de décalage, un tampon de barre collectrice à trois étages, des circuits OU EXCLUSIF, des circuits ET, des circuits OU et des inverseurs. Des données de calcul sont appliquées tour à tour à un circuit logique correspondant aux Fig. 4A et 4B, par un dis- positif de traitement numérique. On admettra que, si une donnée de calcul à l'instant ti est représentée par D(ti), sur la Fig. 4A, D(t1) représente les données qui sont obtenues par traitement de données ayant des numéros d'échantillon- nage impair tandis que D(t2) représente des données qui sont obtenues par traitement de données ayant des numéros d'échantillonnage pair. Par conséquent, la partie essentielle 1 du dispositif de traitement numé- rique fournit les données D(t.) par son unique sortie. Ces données D(ti) sont chargées dans des registres de décalage de la partie a-i de la Fig. 5. Cette opération s'effectue à l'aide d'un signal d'horloge (CLK) en synchronisme avec l'émission de la partie essentielle 1 du dispositif de traitement numérique. On commence par remettre à zéro ces re- gistres de décalage, afin d'empêcher la formation inutile de signaux (à partir de S-Y) qui sans cela se produiraient, par exemple au moment o l'on actionne l'interrupteur pour mettre le courant. Le circuit réel se compose de douze "bits" y compris un bit indicateur; toutefois, dans le circuit représenté sur la figure, on n'a représenté qu'un seul bit indicateur afin d'éviter des répé- titions. Le circuit comparateur 3 de la Fig. 4 est constitué par un circuit OU EXCLUSIF et un circuit OU - branchés en cascade. Lorsque les valeurs de données D(t) et D(t2) coïncident, la sortie du circuit OU est réglée à un niveau logique faible (L) et, lorsque ces valeurs ne coïncident pas, la sortie de ce circuit OU monte à un niveau logique élevé (H). Si l'on représente respectivement par D(t1) et par D(t2) les valeurs de données obtenues en traitant les données ayant pour numéros d'échantil- lonnage (2,4,6) et (3,5,7), théoriquement le "bit" le moins important de la première donnée ne coïncide pas toujours avec celui de la dernière donnée. Par conséquent, les "bits" les moins importants ne sont pas soumis à une opération de comparaison. C'est pourquoi, ce sont les "bits" (LSB-1) venant tout de suite après les bits les moins importants qui sont soumis à comparaison. Ce procédé de comparaison se révèle satisfaisant et n'a pas d'influence facheuse. Sur chacune des Fig. 4C et 4D, des données échantillonnées simultanément sont traitées pour des algotithmes différents dans la partie essentielle 1 du dispositif de traitement numérique. C'est pourquoi la partie essentielle 1 comporte deux bornes de sortie par lesquelles les diverses valeurs de données Da(t.), Db(t.) et Dc(ti) sont émises tour à tour. 32- -. REVENDICATIONS 1. Relais de traitement numérique dans lequel une tension ou une 'intensité de courant électrique 'four- nie par une 'source d'énérgie électrique 'est.transformee en données numériques' soumises à une fréquence d'échan- tillonnage donnée et -qui est traitée par un'disposi- - tif de traitement numérique, comprenant (21) -(22) un premier/et un- second/circuits-de traitement d'algorithmes,. un premier/un second/éut n troisième (62). (5) circuits comparateurs, un premier/et)un second/(crcuits (7)_ emcrut de mémoire, un circuit/de comparaison de valeur de- (81) (82). prélèvement, un premier/et un second/clrcuits -de déci- sion et un circuit e limitation de durée, ledit pre- - -' (21) mier circuit de traitement d'algorithmes/ ayant pour r8ôle de traiter des données ayant des numéros d'échan- (22) tillonnage impairs, ledit second circuit/de traitement d'algorithmes ayant-pour rôle de traiter des données -'ayant les numéros d'échantillonnage pairs, de telle sorte que les résultats de traitement de ce premier - et.de ce second circuits de traitement d'algorithmes soient soumis à une-comparaison dans ledit premier circuit comparateur.(3) -, caractérisé par le fait que a) lorsque 3sditsrésultatsde.traitement satis.- font à une première condition de. comparaison donnée, les- dits résultats de traitement sont soumi.s à. comparaison dans ledit circuit de limitation de durée/(âa'telle manière que, lorsque lesditsrésultats de traitement satisfont à une seconde condition de comparaison donnée dans ledit circuit de limitation de durée, un résultat de comparaison soit émis par ce-circuit de limitation de durée et que, lorsque lesdits résultats de traitement, ne satisfont pas à ladite $ecohde condition de comparaison, ledit résultat de comparaison ne soit pas appliqué audit circuit de limitation (i.: durée. - SR 1561 DC/JP b) Lorsque les résultats de traitemenrit ne satisfont pas à ladite premiè. re condition de comparaison (3) dans ledit premier circuit de coiparai. son/ un signal émis (4) par ledit premier circuit de mémoire/et un signal fourni. par ledi.t premier circuit de comparaison à la suite 'du traitement des.dïtes données' ayant les numéros d'échantilon- nage impairs, sont soumis à. comparaison dans ledit second circuit de comparaison (61). c) Lorsque'lesdits signaux satisfont à une !o troisième condition de comparaison donnée dans ledit second circuit de comparaison / une décision est prise par utilisation d'une 'condition fournie par 'ledit troisième à62) circuit de comparaisQn/ ans ledit premier circuit de décision/ à cette troisième 'condition de comparaison, lesdits résul- tats de traitement sont appliqués auxdits seconds circuits- (82) _ de décision/et), lorsque 'ladit 'première condition n'est (3) pas satisfaite dans le.premier circuit de comparaison/ un (5') signal fourni par ledit second circuit de mémorisation/et un signal"émis par ledit premier circuit de comparaison(3), sont soumis à comparaison dans ce troisième circuit de comparateur. (62).. e) Lorsque lesdits signaux satisfont dans une quatrième condition de comparaison dans ledit troisième (62), circuit de comparaison/ une décision est prise par utili- sation d'une condition fournie par le ledit'second circuit' (61) de comparaison/( de telle manière que le résultat de trai- tement obtenu en utilisant lesdites données ayant des numéros d'échantillonnage pairs alimentent, par l'interm5- (3) diaire dudit premier circuit comparateur /ledit circuit(7) de comparaison de valeur de prélèvement. f) Lorsque lesdits signaux ne satisfont pas à SR 1561 DC/JP ladite quatrième condition de comparaison, le résultat de traitement est appliqué audit premier circuit de décison(81) 2. Relais de traitement numérique dans lequel une tension ou une intensité électrique fournie par une source d'énergie 'électrique est transformée en des valeurs de données numériqẻs. soumises à une fréquence d'échantillonnage donnée et traitées par un dispositif de traitement numérique,' comprenant 2: j(21) tosèe(3 un premier! un secon /Aitntr oisième/circuits 1Q de traitement d'algorithmes, un premier/(3 second/i)1 (62 (63) troisième (4) (5) À ' 6.. premier / un second/et un troisièmea/ Icuits de mémoire; un premie.)un second/ ir uits de décision et un c.ir- cuit/9e'limitation de durée, lesdits premier, second ettroi.sième circuits/le 1aite- ment d'algorithmes ayant pour rôle de traiter des données respectivement d'un'premier, d'un second et d'un troisième groupes, de telle 'sorte que lesrésultats de traitement soient soumis à une comparaison dans ledit premier circuit (3), - comparateur /caractérisé par le fait que: a) Lorsque lesdits résultats de traitement satisfont à une première condition de comparaison dans (3), ledit premier circuit comparateur/ lesdits résultats de traitement sont soumis à comparaison dans ledit circuit (7)' de comparaison de valeursde prél!vement, de telle sorte que lorsque lesdits résultats de-traitement satisfont à une seconde condition de comparaison dans ledit circuit (9>, de limitation de durée /un résultat de comparaison soit (9) émis par ledit circuit de limitation de durée/et que, lorsque lesdits'résultats de traitement ne satisfont pas à ladite seconde condition de comparaison dans lets, circuit de comparaison de valeurs de pr.élèvemen!:/ ledit résultat de comparaison ne soit- pas appliqué à ce circuit de.limitation de durée (9); b) lorsque la condition dudit premier circuit comparateur n'est pas satisfaite, un signal émis par ladite première mémoire/e(t)un signal.fourni par ledit SR 1561 DC/Jp I 1- i i i (3). - - premier circuit d. comparaison/à la suite du traitement' - desdites données du premier groupe, sont soumis à compa- raison dans ledit second circuit comparateur /e telle sorte que, lorsque lesdits signaux émis satisfont à une troisième condition de comparaison dans ledit second circuit comparateuir /6elsdits signaux sont appliqués aux- dits premier et troisème circuits de décision/ (81,83)por _sîèe crcuts d déisin/Four faire savoir, à partir des conditions de ce second et de J83) it.Ie ce troisième/r8cuits de. décision dans ledit premier - circuit de décision / I.1e résultat du traitement des- dites données du premier groupe est exact. - c) Lorsque 'la condition dudit premier circuit comparateur/n( st pas satisfaite, un signal émis par, ledit second circuit de mémoire/4-)un signal fourni par (3) ledit premier circuit comparateur/à la suite du traitement desdites données du second groupe,sont soumis à comparai- son dans ledit troisième circuit comparateur /ae telle sorte que, lorsque lesdits signaux amis satisfont à une condition dans ledit troisième circuit comrparateur, les- dits signaux sont appliqués au premier/e8t-Lu second lLr- cuits de décision pour faire savoir, d'après la condition dudit premiier/êtraudit troisième/ ircuits de décision -'(82), dans ledit second circuit de décision I/que le résultat du traitement desdites données du second groupe est exact; d) Lorsque, de ême, la condition dudit premier 25.. ,(3) circuit comparateur/n'est pas satisfaite, un signal émis - par ledit troisième circuit de-mémoire/)un- signal four- (3) ni par ledit premier circuit comparateur/a la suite du- traitement desdites données du troisièmae groupe, sont sou- mis à comparaison dans ledit quatrième circuit comparateur (63), de telle sorte que, lorsqu'une condition dudit quatrième circuit de comparaison est satisfaite, lesdits signaux sont appliqués par ce second/e2ce troisième"/CCir s de décision pour faire savoir, d'après les conditions dudit premier/e ' udit second/circuits de décision dans ledit SR 1561 DC/JP (83) troisieme/circuit de décision, que le résultat du traite- ment desdi.tes données du troisième groupe est exacte - de telle sorte que les données du groupe qui est défini comme étant le groupe correct, sont donc envoyées dudit C3) premier circuit comparateur/ians ledit circuit de limita- -tion de duree, par l'intermédiaire dudit circuit de comparaison de Valeurs de prélèvement (7). 3. Relais de traitement numérique-dans lequel une tension ou une i'ntensité de courant électrique four- nie par une source d.'energie électrique est-- transformée en des valeurs de données numériques soumises à une - fréquence d'échantillonnage donnée et traitée par un dispositif de traitement numérique comprenant.: - un premier/{ En seconï c2icuits de traite- (3) _ -(j61) - -ment d'-algorithmes, un premier/ un second/et un- troqisième (62) - circuits -comparateurs, un premier/J)un- second &5îcuits (7).- - de méemoire, un circuit /e compaÉaison- ae valeurs de (81).(82)'' prélèvement, un premier/et un second/circuits de décision A 9] --..- -(21) et un circuit/e limitation de-durée, ledit premier /et (22) - 'd ledit second/c rcuits de traitemn-t d'algorithmes ayant -pour rôle de traiter des données chaitillonnées simulta- nêment. et se rapportant à des algorithmers différents,- de telle manière que les résultats du traitem'ent--desdites - dconnAes soient soumis à comparaison dans ledit premier - (3),- -' circuit comparateur/ caracterisé par le fait que.. a) lorsque les résultats du 'traitement satis-. font- à une première condition de comparaison dans ledit: -(3) '------ premier circuit comparateur/ -les résultats du traitement sont soumis à comparaison dans ledit circuit/i ie comparai- son de valeurs de prélèvement; :. - b) lorsqu'e les résu-ltats du traitement satis- font à une seconde condition de comparaison dans ledit (7) circuit/de- comparaison de valeurs de prélèvement, un - résultat de comparaison est émis par ledit circuit de - limitation de durée/eW, lorsque les résultats du traite- SR 1561 DC/JP 37; ment ne satisfont pas à ladite seconde condition de (7) comparaison dudit circui.t/de compapraison de valeurs de prélèvement, ledit résultat de comparaison n'est pas appliqué à ce circuit de limita-tion de---durée (9); c) lorsque ladi.te première condition de comparaison dudi.t premier circuit comparateur/n)est pas satisfaite, un signal émis par ledit premier circuit de. (4) mémoire/et un 3signal fourni par ledit premier circuit (3) comparateur/à la suite du traitement de données dans-ledit - (21) premier circuit de traitement d'algorithmes/sont soumis à comparaison dans ledit second circuit comparateur (61); d) lorsque lesdits signaux-émis satisfont à une troisième condition de comparaison dudit second (61.) circuit comparateur /une décision était prise a l'aide de la condition fournie par ledit second circuit compara- {61) (81) teur/dans ledit premier circuit de d-'cision/e,)les résul- tats du traitement des données dans le premier circuit (21') de traitement d'algori.thmes/est. appliqué, par l'intermé- diaire dudit premier-circuit comparateur/(3 ait circuit (7) de comparaison de valeurs de prClayement; e) lorsque ladite troisi.me condition de - (61) comparaison dudit second circuit comparateur/n'est pas satisfaite, lesdits signaux son' appliqués audit second circuit de décision (82); 25. f) lorsque ladite premièere condition de compa- (3> - raison dudit premier circuit comparaWur/n'est pas satis faite, un signal émis par ledit second circuit de mémoire (5) et u3n signal fourni par ledit premier circuit de comnarai- (3) son/à la suite du traitement de données dans ledit second (22. À circuit de traitement d'algorithmes/ son soumis à compa- raisc-ri dans ledit troisième circuit comparateur (62); g) lorsqu'une quatrième condition de 2omparai- son dans ledit troisième circuit comparateur/est satisfaite, une décision est prise à l'aide de ladite troisième condi- tion de comparaison fournie par ledit second circuit compcr:-Leu /e 6) tlle sorte que].e résultat du traitement SR 156]. DC/JP -. i - -: 2484725 -' 0 3= -- -! de données dans ledit second circuit de traitement d'algorithmes/es2) appliqué, par ledit premier circuit (3) comparateur/ audit circuit de comparaison de valeurs de prélèvement (7)-; h) lorsque ladite quatrième condition comparaison dudit troisième circuit comparateur/n'est pas satisfaite, le résultat du traitement:-des données_ dans ledit second circuit de traitement-d'algorithmes (22) est appliqué audit premier circuit de décision (81)- 4. Relais -de traitement numérique dans lequel une tension ou une intensité électrique fournie par une source d'énergie électrique est transformée en des valeurs de données numériques soumises a une fréquence d'échan - tillonnage donnée et traitée par un dispositif de traite- ment numérique, comprenaânt-:23) (21) (22) - un premier /un second/et un troisième /cir- cuits de traitement d' alqorithmes; un premier /31 - _ (61),, (62) 6)- c'.(62) second /un t.isième/et un quatrième/circuis comparateurs; 4) un premier / uIn second/et un troisième/circuits de mémoire; (7) un circuit te comparaison de va-leur de prélèvement; un (81), /(t82Jn..., ([}'). premier /tu e d etn 'roisième/c iru.ts de décision et un circuit de limitation de durée (9), - lesdits pre.-ier, second et troisième circ-uits de traite- =... /21,22,23) ment d'algorLithmes/ayant pour rôte de traiter des données- échantillonnées simultan6ment pour des algorithmes diffé- rents, de telle sorte que les résultats du traitement desdites données soient soumis a comparaison dans ledit (3), premier circuit comparateur /caractérisé par le fait: a) lorsque lesdits résultats du traitement satisfont à une première condition de comparaison dans (3), ledit premier circuit comparateur/ lesdits résultats du traitement sont soumis à comparaison dans ledit circuit (7) de comparaison de valeurs de prélèvement; b) lorsque les résultats du traitement satis- font à une seconde condition de comparaison dans ledit ,(7)-,...CLMF: circuit de co';mpar-aison de valeur de orelèeement/un r6sultat de comparaison est émis par ledit circuit de limitation SR 1561 DC/JP? 2484725 - (9) de durée/et lorsque les. résultats du traitement ne satis.- font pas à. ladite seconde condition de coi0paraison dudit circuit de comparaison de valeur de' prélèvement/()e résul-; tat de la comparaison n'est pas appliqué audit circuit de limitation de durée (9); c) lorsque ladite première condition de (3) comparaison dudit premier circuit comparateur/n'est pas satisfaite' un signal émis par ledit premier circuit de (4' mémoire/et un signal fourni par ledit premier circuit co pa=t-' (3] 1 c'mparateur/à la suite du traitement des données' dans' (21) ledit premier circuit de traitement d'algorithmes/sont soumis à comparaison dans ledit second circuit. compara- teur (61); d) lorsque lesdits signaux émis satisfont ' à une troisième condition de comparaison dans ledit second circuit comparateur /LCsdits sI x son appli- (81) so t p3p qués audit premier/et audit troisième/circuits de déci- sion de telle sorte que la di ionest prise à (613'aide des conditions dudit secbnd/ot dudit troisibme/circumtc comparateurs dans ledit premier circuit de décisioVet le résultat du traitement des donn-é-es dans ledit premier (21) circuit de traitemenL d'algcrithr:a.es/est appliqué, par (3). l'interrcdiaire dudit premier circuit comparateur./audit circuit de comparaison de valeur de pr-lèven:ent (7) e) lorsque lesdits signaux cmisne satisfQont pas à lacite troisi me condi dn e comparaison dudit second circuit comparateur /lesdits signaux sont appliques audit second circuit de dcisi.on (82); aÀ f) lorsque ladite premiire codeition de compa- raison dudit premier circuit comparateur/n'est pas satis- faite, un signal Emis dans ledit second circuit de mémoire(5) et un signal fourni par ledit premier circuit comparateur(.3) à la suite du traitement des dohnées dans ledit second (22) circuit de traitement d"algorithmies/sont soumis à compaq. raison dans ledit troisième circuit comparateur (63); g) lorsque lesdits signaux satisfont à une quatrième condition de comparaison dans ledit troisième. circuit comparateur/(c6âl'signaux sont appliques audit SR 1561 DC/JP (81,82) premier-et second circuits de décision/ de telle sorte que la décision est prise A-partir des conditions prove- (62) nant dudit' prem-tier/dudit troisième/circuits comparateurs (82) dans ledit second circuit-de- dclci.s.on/et le' résultat du traitement des données.dans ledit second circuit-de (22) traitement d'algorithmes'/est appliqué par l'intermiédiaire dudit premier circuit comuparateu'r/tâ(di.t circuit de - comparaison de valeur de prelèyement/ comparate-':-6/n-'est pas satisfaitée -le résul-taf' du-trai.te- - ment des données. dans ledit' second-cirduit de- traitement - -(221 . - d-'algorithmes/est appliqué' audit troisieme circuit de-:- décision:(83); ' ' h) lorsque ladite'prei.ère condition:de - (3) comparaison dudit premier circui.t- comparateur /n 'est pas -: satisfaite un signal mis..par ledit troisième circuit de -- memoire/e't un signal foutni par l-edit premier- Circuit' -. (3) comparateur/à la-suite du résultat du traitemreant des données dans lg troisi.me circuit de-traitement - d'algorithmes/son-t-soumi-,s- -. comparaison dans ledit: - ' - - quatrième S circuit comp.rate' r {.63)-; -_ - i) lorsque lesdits signaux émis satisfont à une cinquième condition de- ccomp) ALsonc.dans ledit quatrième. circuit co.parateur'/lesdiïts siignaux sont appli- (--' -..{7 ' -:,--(83) - qués audit second/et audit troisième/circuit -de décision, de telle sorte que la décision est prise a partir des -13) (6-1) conditions -fournies par le pr'em'ier/et -le- second/circuits: comparateurs' et le résultat du traitément-des données ' -- dans- ledit troisième circuit de traitement -d'algorithmes (23) - -est appliqué,- par l'in-termediaire dudit premier circuit - - - : (3) -- comparateur / aucit ci-rcuit -de comparaison de valeur de ' -'- ' prélèv1ementj/', lorsque ladite quatrième con on de -- comparaison d-u troisi'me circuit comparateur/n'est pas : satisfaite, le résultat du tr'ai itement des données-dans :- '::. ',423) 35. ledit trbisième circuit de traitement d'algorithmes/est applique' audit premier circuit de décision (81). SR 1561 DC/JP: