FR 2482391 A1 19811113 FR 8107684 A 19810416 La présente invention concerne les dispositifs d'accès aux réseaux informatiques. Les systèmes calculateurs à haute performance, qui fonctionnent aux actuelles vitesses élevées de transmission de données doivent avoir des protocoles d'échange d'information complexes lorsqu'ils sont connectés suivant une configuration de réseau. L'in- vention concerne un dispositif permettant la connexion d'un calcula- teur de ce type avec un réseau informatique. Le type de calculateur qui peut être connecté par l'intermédiaire d'un dispositif d'accès à un réseau informatique selon lrinvention peut comprendre une unité centrale de traitement, une mémoire principale-ou bien n'importe quel dispositif annexe ou périphérique classiquement utilisé avec un système calculateur. Les dispositifs classiques de transmission d'informa- tion permettant d'interconnecter des calculateurs avec des réseaux informatiques permettent principalement de délivrer des messages, de recevoir des messages et d'accuser réception de messages. Le dis- positif de l'invention autorise un niveau de logique supérieur,, allant au-delà de celui permettant d'accuser réception de messages. Le dispositif de l'invention permet d'utiliser un protocole de réponse aux messages indiquant le type d'activité ou d'action entrepris à la suite de la réception d'un message. Selon un aspect de l'invention, il est proposé un dispo- sitif d'accès à un réseau comprenant: un modulateur-démodulateur destiné à être connecté à un réseau informatique; une unité de com- mande deslignesprincipales destinée à être connectée au modulateur- démodulateur et assurant une communication bidirectionnelle vers le réseau et partant du réseau, et assurant la transmission de messages d'instruction et la réception de messages de réponse; une interface de commande deslignes principales destinée à être connectée à ladite unité de commande des lignes principales afin de mettre des données en mémoire tampon; une ligne commune interne du dispositif d'accès au réseau destinée à être connectée à l'interface de commande dés lignes principales; un processeur du dispositif d'accès au réseau connecté à la ligne commune interne afin de commander l'interface de commande des lignes principales et l'unité de commande des lignes principales; une mémoire interne du dispositif d'accès au réseau connectée à la ligne commune interne; et une interface de disposi- tifs connectée à la ligne commune interne pour assurer la communi- cation, via-l'interface de commande deslignes principales, avec l'unité de commande des lignes principales, et avec le réseau via le "modem", cette interface de dispositifs ayant une voie de dispositifs de sortie destinée à être connectée à un calculateur. Selon un autre aspect de l'invention, il est proposé un dispositif d'accès à un réseau comprenant: un moyen modulateur- démodulateur servant à la connexion à un réseau informatique; un moyen d'interface servant à la connexion D'un calculateur; un pro- cesseur du dispositif dtaccès au réseau dans lequel sont mémorisées les séquences de programme permettant de commander des fonctions de l'équipement matériel à l'intérieur du dispositif d'accès au réseau; un moyen de commande deslignes principales servant à la connexion entre ledit moyen d'interface et ledit moyen modulateur-démodulateur, ledit moyen de commande deslignesprincipales étant constitué d'un moyen de transmission de données bidirectionnel, ledit moyen de commande deslignesprincipales comportant un'moyen qui transforme des courants d'entrée de données en série en des bytes en parallèle de manière à former des mots de données à la réception de messages entrants et qui transforme des mots de données sortants en bytes en parallèle et en données en série à la délivrance de messages et un moyen tampon servant à l'interconnexion avec ledit moyen d'inter- face. Selon un autre aspect de l'invention, il est proposé un dispositif d'accès à un réseau comprenant: un modulateur démodu- lateur destiné à être connecté à un réseau informatique; un moyen de commande deslignesprincipalesdestiné à être connecté au modula- teur-démodulateur pour assurer la communication bidirectionnelle vers le réseau informatique et partant du réseau informatique et pour assurer la transmission de messages d'instruction et la réception de messages de réponse de façon que, pour chaque message d'instruction reçu, le message de réponse produise une information d'état relative- ment au dispositif d'accès au réseau récepteur; une interface de com- mande deslignesprincipalesdestinée à être connectée au moyen de 2482.391 commande des lignes principales afin de mettre des données en mémoire tampon, ladite interface de commande des lignes principales comportant un dispositif de verrouillage de commande qui reçoit une information d'état de la part du moyen de commande deslignes principales relati- vement au mode de fonctionnement du moyen de commande des lignes principales; une ligne commune interne du dispositif d'accès au réseau, destinée à être connectée à l'interface de commande des lignes prin- cipales; un processeur du dispositif d'accès au réseau connecté avec la ligne commune interne afin de commander l'interface de commande deslignes principales et le moyen de commande deslignes principales; une mémoire interne du dispositif d'accès-au réseau connectée à la ligne commune interne; et une interface de dispositifs connectée avec la ligne commune interne afin d'assurer la communication> via l'interface de commande des lignes principales, avec le moyen de com- mande deslignes principales et avec le réseau informatique via le modulateur-démodulateur, cette interface de dispositifs possédant une voie de dispositifs de sortie destinée à assurer la connexion à un calculateur. On va d'abord donner une brève discussion qui permettra d'expliquer le dispositif de l'invention tel qu'il vient d'être décrit dans les paragraphes précédents. L'unité de commande deslignesprincipaleset l'interface de commande deslignesprincipales sont sous commande d'un micro- processeur pour diverses fonctions et dépendent d'une mémoire de com- mande pour la délivrance d'instructions au microprocesseur. L'interface de commande deslignes principales coordonne, transmet et reçoit les opérations entre des unités de commande des lignes principales et une mémoire tampon interne. L'interface de commande des lignes- principales permet à l'unité choisie de commande des lignes principales de délivrer des messages d'entrée à la mémoire tampon et de délivrer des instructions à une unité choisie de commande deslignes principales afin de trans- mettre un message via la ligne principales de données. L'interface de commande des lignes principales répond à des instructions du microprocesseur en renvoyant des signaux d'état et d'interruption indiquant le passage de messages entre la mémoire tampon et l'unité de commande deslignes principales. Une unité de commande deslignes principales est validée relativement à la récep- tion de messages par l'interface de commande deslignes principales, et un message reçu peut être transmis à la mémoire tampon par l'inter- médiaire de l'interface de commande deslignes principales. Une unité de commande deslignes principales, qui se trouve en situation de validation d'émission,peut transmettre un message venant de la mémoire. Une interface de commande deslignes principales-peut être validée simultanément pour le mode d'émission et le mode de réception, et, s'il survient une situation de conflit, c'est le mode de réception qui prévaut. L'unité de commande deslignes principales relie un modulateurdémodulateur de données de la ligne principale,en série par rapport aux bits,à l'unité de commande deslignes principales en parallèle par rapport aux bits. L'unité de commande deslignes principales effectue des fonctions du type protocole de niveaux des lignes principales de données et assure qu'un message de réponse est toujours renvoyé en réponse à un message d'instruction correc- tement reçu. L'unité de commande deslignes principales est toujours synchronisée avec la ligne principale de données pour la transmission de messages d'instruction. L'unité de commande deslignes principales est validée pour la réception de messages par l'interface de com- mande deslignes principales et transmet les messages reçus à l'inter- face de commande deslignes principales, et (1), s'il y a un mes. sage de réponse,-elle libère la ligne principale de données, et (2), s'il y- a un message d'instruction, elle attend un signal du microprocesseur par l'intermédiaire de l'interface de-commande de la ligne principale pour délivrer un message de réponse. Si le signal permettant de délivrer un message de réponse n'arrive pas, l'unité de commande deslignes principales produit et délivre en réponse un message d'erreur. - Le réseau informatique fonctionne en mode de découpage de temps. Lorsqu'une unité de commande deslignes principales est validée pour la transmission d'un message d'instruction, elle doit attendre sa tranche de temps particulière sur la ligne principale de donnéesavant de pouvoir émettre. S'il apparaît sur la ligne prin- cipale un message d'instruction concernant le dispositif d'accès particulier avant la tranche de temps d'émission, ou s'il apparaît sur une autre ligne principale validée pour la réception, il est accepté par l'interface de commande deslignes principales,et l'instruction à émettre est écartée. Le microprocesseur du dispo-X sitif d'accès au réseau doit donc soumettre de nouveau le message à transmettre s'il est encore valable. Des messages d'instruction venant de la ligne princi.- pale de données sont acceptés par l'unité de commande deslignes principales et sont transmis à la mémoire via l'interface de com- mande deslignes principales. Après transfert du message dans la mémoire, l'interface de commande deslignes principales interrompt la commande du microprocesseur. L'unité de commande deslignes principales et l'interface de commande deslignes principales attendent que le microprocesseur fournisse le signal de réponse à délivrer. L'unité de commande deslignEs principales maintient active la ligne principale de données pendant qu'elle attend ce signal. Le micropro- cesseur détermine le message de réponse approprié et signale à l'inter- face de commande des lignes principales de délivrer cette réponse. L'unité de commande des lignes principales renvoie tou- jours un message de réponse à un message d'instruction correctement reçu et adressé. Le message de réponse provient normalement de la mémoire du microprocesseur, mais il peut venir de lintérieur de l'unité de commande deslignes principales lorsque-l'unité de com- mande deslignes principales n'est pas validée pour la réception par l'interface de commande des lignes principales, lorsque l'unité de commande deslignes principales est validée, tandis que l'interface de commande des lignes principales est occupée, et lorsque le dispo- sitif de mesure d'intervalle de temps arrive à la fin de sa période sans qu'un signal de réponse à délivrer soit parvenu du micro- processeur. Le message d'état de réponse indique laquelle parmi ces situations existe. Un message d'instruction ne peut être envoyé d'une unité de commande deslignes principales que pendant la, tranche de temps d'émission. Toutefois, si un message.d'instruction arrive avant le temps d'émission, sur n'importe laquelle des lignes.prin- - 6 cipales validées pour la réception, alors l'équipement matériel effectue la réception et écarte le message à transmettre. Il existe trois modes différents de communication entre couples de dispositifs d'accès au réseau. Chaque mode est adapté à une fonction de travail particulière permettant d'utiliser efficacement les ressources des lignes principales de données et des dispositifs d'accès au réseau. Un message d'instruction et un message de réponse se produisent toujours par couple. - Le premier mode de fonctionnement intéresse le cas d'un unique couple de messages instruction-réponse. Un message de commande est envoyé au dispositif, et sa signification ou sa fonction sont définies par un protocole de niveau plus élevé ou bien un message de commande de passage est envoyé au processeur du dispositif d'accès au réseau. Le deuxième mode intéresse le cas de deux groupes de messages instruction-réponse utilisés pour l'émission de données. La première instruction identifie la voie et la dimension de mémoire tampon nécessaires. Le dispositif d'accès au réseau qui la reçoit envoie un signal accusant réception et passe dans le mode d'enchaine- ment de données si le transfert de données peut être autorisé. Immé- diatement après, le dispositif d'accès au réseau effectuant la déli- vrance émet la donnée et un signal faisant fonction d'accusé de réception de fermeture est renvoyé, et après quoi les deux dispositifs d'accès au réseau quittent le mode d'enchaînement de données. Si le dispositif d'accès au réseau qui est en position de réception ne peut accepter la donnée, il renvoie un signal négatif et reste dans un mode de nonenchaînement de données. Les deux dispositifs d'accès au réseau s'emparent de la ligne principale de données jusqu'à ce que le signal d'accusé de réception final soit renvoyé. Le troisième mode est une forme spéciale de transfert de données selon lequel le multiplexage des lignes principales de données est éliminé au profit d'un accaparement de la ligne princi- pale de données suivant un mode d'enchaînement pendant toute la durée d'un important transfert de données. Par conséquent, toute la largeur de bande de la ligne principale est allouée à la voie qui s'est saisie de la ligne principale. Ceci entraîne deux résultats utiles. D'abord, la vitesse de transfert de données est maximale puisque le chargement de la ligne principale a été éliminé et que l'usage du protocole de la ligne, qui est une forme de servitude d'exploitation, est minimisé. En second lieu, tous les autres dis- positifs d'accès au réseau de la ligne commune de données voient leur utilisation de la ligne principale momentanément suspendue. Chaque message-contient plusieurs blocs d'information dans des zones codées. Chaque message-comporte une en-tête, qui sera expliquée en détail ci-après. Chaque message contient une information définissant. la fonction du message et un numéro d'ordre du message qui est incrémenté à chaque message délivré. Le corps du message dépend du type de message d'instruction qui est délivré. Par exemple, les messages de réponse ne contiennent pas de corps. - Un message de réponse négatif est produit par le micro- processeur. Un tel message peut être une réponse à un message d'ins- truction quelconque. Une réponse négative informe l'unité émettrice du message d'instruction que les resources nécessaires au traite- ment de l'instruction ne sont pas disponibles. L'unité émettrice ne doit pas tenter une autre émission du même type avant qu'il lui a été indiqué qu'elle pouvait le faire. Un message de réponse NA- indique au dispositif d'accès au réseau effectuant l'émission d'interrompre le trafic émetteur destiné à cette unité particulière. Un message de réponse WAITNAK indique au dispositif d'accès au réseau ; effectuant l'émission de maintenir tout'le trafic destiné au dispo- sitif d'accès au réseau effectuant la réception jusqu'à ce qu'un - message de changement d'état soit délivré pour indiquer que des resources en mémoire tampon sont disponibles, de sorte qu'il est possible de refaire un essai avec l'émission rejetée. Le message de changement d'état est unique sous un rapport. Le message de changement d'état peut être rejeté de la même manière que n'importe quel autre message d'instruction, mais le dispositif émetteur du message de changement d'état doit atteindre une durée prédéterminée pour effectuer un nouvel essai avec ce même message et ne pas - attendre son propre message de changement d'état avant réémission. Du fait de la nature de ce message, la séquence d'essais nouveaux est infinie. Un nouvel essai d'émission de message doit être produit lorsqu'il existe une situation anormale d'émission de message. Une situation anormale d'émission se produit lorsque la réponse à-un message d'instruction délivré fait défaut. Les raisons principales d'une absence de réponse sont: (1) un dispositif d'accès au réseau inexistant a été adressé; (2) le message d'instruction présent sur la ligne principale de données est tronqué, ce qui entraine que la zone de destination effectue l'adressage d'-un dispositif d'accès au réseau inexistant, ou bien il y a une erreur de total de contrôle au niveau de l'unité réceptrice, auquel cas aucune réponse n'est renvoyée; (3) le message d'instruction est correctement reçu et un message de réponse est émis, mais ce dernier a-été tronqué sur la ligne principale de-données. Lorsqu'une situation anormale d'émission survient, le message d'instruction est retransmis sous le même numéro d'ordre de message un nombre prédéterminé de fois, jusqu'à ce qu'un message de réponse soit reçu. Si aucun message de réponse n'est jamais reçu après un certain nombre d'essais, il est produit dans le système une erreur fatale, ou incorrigible. Ce qui se produit en réponse à l'apparition d'une erreur fatale dépend du type de message d'instruction qui a été délivré. Lors d'un nouvel essai, le dispositif de commande du micro- processeur ne tente pas de délivrer tout autre message d'instruction à l'unité réceptrice considérée. Toutefois, l'unité émettrice considérée accepte des messages d'instruction d'entrée. Chaque message de réponse comporte une indication d'état du dispositif d'accès au réseau effectuant la réponse. L'un de ces bits d'état peut être un bit d'occupation d'interface de commande deslignes principales. Ce bit indique que, alors que lé message d'instruction a été correctement reçu par l'unité de com- mande de la ligne principale à laquelle il était destiné, il ne peut être transmis à la mémoire tampon. Ainsi, la réponse renvoyée ne vient pas du microprocesseur, mais est produite à l'intérieur de l'unité de commande des lignes principales. Puisque le processeur du dispositif d'accès au réseau se trouvant au point de destination n'a pas reçu l'instruction, celle-ci doit être réémise. Sil'on suppose que le reste de l'état de réponse est correct, le message d'instruc- tion doit être mis en file d'attente en vue de nouvelles tentatives de l'unité émettrice. Des réémissions sont à effectuer jusqu'a accep- tation du dispositif d'accès au réseau de destination, ou bien jusqu'à ce qu'une erreur fatale soit produite. D'autres message d'instruction peuvent être envoyés pendant l'intervalle séparant les nouvelles tentatives d'émission. Un signal d'erreur fatale de destination peut être émis pour indiquer que, par exemple, le calculateur associé ne fonctionne pas ou qu'il existe une erreur fatale analogue au point de destina- tion. Un message d'instruction n'est pas-retransmis lorsqu'un message d'erreur fatale est renvoyé comme message de réponse. L'erreur d'un message d'erreur fatale est de nature telle qu'elle résulte d'une erreur de l'équipement matériel pendant l'émission d'un couple instruction-réponse sur une ligne principale. De telles erreurs peuvent être dues & des défaillances d'un dispositif d'accès au réseau, y compris l'interface de commande deslignes principales et l'unité de commande des lignes principales, à des défaillances d'un modulateur-démodulateur, ou modem, ou à une défail- lance complète du dispositif d'accès au réseauo Ce sont des situa- tions d'erreur qui peuvent être signalées par le matîriel d'équipe- ment formant l'interface de commande de le ligne principale et l'unité de commande de la ligne principale, via des messages d'état ou d'interruption. Les erreurs des messages d'erreur'fatale sont considérées comme fatales après qu'une-série de nouvelles tentatives a été effectuée sans succès un certain nombre de fois. Si l'erreur fatale survient pendant l'6émission d'un message de commande d'utilisateur, le message est renvoyé au dispo- sitif via la file d'attente pour messages de commande.'Un bit d'état se trouvant à l'intérieur de l'en-tfte du message indique que le message n'a pu être délivré. Pendant la transmission de données sur une voie de données établie, une erreur fatale entraine la suppres- sion de la voie. Toutes les ressources allouées a cette voie de données sont libérées, et le dispositif reçoit une indication de l'erreur fatale. Chaque message comporte une séquence de contrôle de cadre (soit une séquence FCS) d'en-tête faisant immédiatement suite à la longueur de la zone de message. La zone de la séquence de contrôle de cadre sert à la détection d'erreurs relevant de la liaison d'acheminement des données d'émission et à la validation de la préci- sion d'émission. La séquence de contrôle de cadre résulte d'un cal- cul mathématique effectué sur la valeur numérique de tous les bits binaires du cadre faisant suite à la séquence de synchronisation des cadres. Ce moyen connu est appelé "'contrble de redondance cyclique" et utilise un polynome générateur particulier. La valeur du reste se trouvant dans l'émetteur pour le polynome est initialisée à l'unité globalement avant l'émission d'un cadre. La valeur binaire de l'émission est prémultipliée par un facteur prédéterminé, puis divisée par le polynome générateur. Les valeurs entières du quotient sont ignorées dans l'émetteur, puisque le complément de la valeur de reste résultante, en commençant par le bit d'ordre supérieur, est délivré comme zone de séquence de contrble de cadre. Au niveau du récepteur, le reste initial est prépositionné à l'unité globalement, et le même processus s'applique aux bits d'entrée en série, En l'absence d'erreurs d'émission, le-reste final a une valeur prédé- terminée. Le récepteur écarte un message ne possédant pas cette valeur de reste prédéterminée. La réémission ultérieure du message écarté est sous commande des procédures d'élimination d'erreurs. La description suivante, conçue à titre d'illustration de l'invention, vise à donner une meilleure compréhension de ses caractéristiques et avantages, elle s'appuie sur les dessins annexés, parmi lesquels.: - la figure 1 est un schéma de principe d'un dispositif d'accès à un réseau selon l'invention; - la figure 2 est un schéma de principe montrant l'uti- lisation d'un dispositif d'accès à un réseau selon l'invention, en relation avec différents calculateurs dans un réseau informatique; - les figures 3A, 3B, 3C et 3D représentent un schéma de principe simplifié d'une unité de commande des lignes principales d'un dispositif d'accès à un réseau selon l'invention, les figures 3A, 3B et 3C devant être placées de gauche à droite dans cet ordre, et la figure 3D au-dessous de la figure 3B, pour représenter l'unité de commande des lignes principales dans son ensemble; - 2482391 - les figures 3E et 3F-montrent schématiquement les structures respectives d'un message d'instruction et d'un message de réponse d'un dispositif d'accès à un réseau selon l'invention; - les figures 4A.-et 4B représentent des parties de détail du schéma de principe des figures 3A à 3D; - les figures 5A et 5B sont des représentations simpli- fiées de détail d'une partie du dispositif des figures 3A e 3D et doivent être placées de gauche à droite dans cet ordre, la figure 5A étant placée à gauche; - les figures 6A et 6B représentent une partie de détail du dispositif d'accès à un réseau des figures 3A à 3D et doivent être placées de gauche à droite en commençant par la figure 6A; - les figures 7A, 7B, 7C et 7D représentent également - une partie détaillée du dispositif d'accès au réseau des figures 3A - a 3D et doivent être disposées de manière que les figures 7A et 7B soient respectivement à gauche et à droite, les figures 7C et 7D étant placées au-dessous des figures 7A et 7B et étant respective- ment à gauche et à droite; - les figures 8A et 8B représentent également une partie de détail du dispositif d'accès au réseau des figures 3A à 3D, la figure 8A devant être placée à gauche de la figure- 83; - la figure 8C représente une partie de détail du dis- positif d'accès au réseau des figures 3A à. 3D; - - les figures 9A, 9BE, 9C et 9D représentent également une partie de détail du dispositif d'accès au réseau des figures 3A à 3D, les figures 9A et 9B devant être placées respectivement à gauche et à droite et les figures 9C et 9D devant être placées au-dessous des figures 9A et 9B, l'une derrière dans le sens.gauche-droite; - les figures 10A, lOB, lOC et lOD représentent égale- ment une partie de détail du dispositif des figures 3A à 3D et doivent être placées de manière que les figures 10A et lOB soient dans le sens gauche-droite, et les figures 10C et 10D dans le même sens, respectivement au-dessous des figures 1OA et lOB; - les figures 11A, 11B et 11C représentent une partie de détail du dispositif des figures 3A à 3D, les figures 1iA et 11B devant être placées dans le sens gauche-droite, et la figure llC devant être placée au-dessous de la figure liA; et - les figures 12A, 12B, 12C, 12D et 12E représentent un schéma de principe simplifié d'un dispositif d'interface de com- mande des lignes principales du dispositif d'accès au réseau pré- senté sur la figure 1, et les figures 12A et 12B doivent être res- pectivement placées à gauche et à droite, la figure 12C étant au- dessous de la figure 12A, la figure 12D étant au-dessous de la figure 12C, et la figure 12E étant à la droite de la figure 12C et au-dessous de la figure 12B. On se reporte d'abord à la figure 1,- sur laquelle on peut voir qu'un dispositif 10 d'accès à ueréseau selon, l'invention est connecté à une ligne principale 12 de données. Le dispositif d'accès au réseau comprend au moins un modulateur-démodulateur (modem) 14 connecté entre la ligne principale 12 et au moins une unité 16 de commande de lignes principales. D'autres modem-18, 20 et 22 peuvent être connectés à la même ligne principale de données ou à d'autres lignes principales de données. Chacun des modem 18, et 22 est connecté à sa propre unité de commande de lignes prin- cipales24, 26 et 28. L'unité 16 de commande de lignes principales est connectée à une interface 30 de commande de lignesprincipales, ainsi que n'importe quelle autre unité de commande de lignes prin- cipales du même dispositif d'accès au réseau. L'interface 30 de com- mande de lignes principales est connectée à une ligne commune interne 32 de données qui est connectée à un microprocesseur 34 du dispositif d'accès au réseau, à une mémoire tampon 36, à une interface de main- tenance 38 associée aux programmes de maintenance et de diagnostic, et à une interface 40 de dispositifs. L'interface 40 de dispositifs permet la connexion d'une ligne 42 de données ou de dispositifs a une unité centrale de traitement du calculateur, à une-mémoire du calculateur ou à tout équipement périphérique auxiliaire destiné à être associé à un calculateur. En relation avec la figure 2, sont représentés plusieurs dispositifs d'accès à un réseau selon l'invention, suivant diverses situations permettant d'illustrer leur utilisation dans un réseau informatique. Une unité centrale de traitement 50 de calculateur, qui peut être, à titre d'exemple, un calculateur "CYBER 176" de la Société Control Data Corporation, peut posséder plusieurs lignes 42 de dispositifs connectéesà plusieurs dispositifs d'accès au réseau 52a, 52b, 52c, 52d et 52e. Chacun des dispositifs d'accès au réseau 52a à 52d possède au moins deux modem et deux unités de commande de lignes principales. Le dispositif 52e ne comporte qu'une seule unité de commande de lignes principales et un seul modem. Cinq lignes principales 60, 62, 64, 66 et 68 de données sont prévues. Ainsi, les dispositifs d'accès au réseau 52a à 52d sont connectés à deux lignes principales de données, comme le montre la figure 2. Tous les dis- positifs 52a à 52e sont connectés à la ligne principale de données 60, à titre d'exemple, alors- qu'un seul dispositif 52a est connecté à la ligne principale 68. Un dispositif 70 d'accès au réseau possédant deux unités de commande de lignes principales est connecté aux lignes principales 60 et 68 et est connecté à une mémoire de masse à disques magnétiques par l'intermédiaire d'une interface 72 relative aux unités de disques 74, 76, 78, 80. De même, un dispositif 82 d'accès au réseau est connecté aux lignes principales 60 et 66 et à une deuxième interface 84 relative à la même mémoire de masse à disques magnétiques comportant les unités de disques 74, 76, 78, 80. Représentant une combinaison analogue mais distincte, des dispositifs 86 et 88 d'accès au réseau sont respectivement con- nectés à des interfaces 90 et 92 et à une mémoire de masse à disques magnétiques comprenant les unités de disques94, 96, 97 et 98. Enfin, un dispositif 99 d'accès au réseau peut être connecté - à un poste particulier 95, susceptible d'effectuer n'importe quelle fonction particulière prédéterminée. Ainsi, les différents disposi- tifs d'accès à un réseau informatique selon l'invention peuvent faci- liter diversement la communication entre les divers éléments connectés au réseau, qui sont représentés, et d'autre dispositifs pouvant être placés ailleurs et n'étant pas représentés. Il est par exemple pos- sible de mettre en communication l'unité de disques 94 avec l'unité centrale de traitement 50 du calculateur, via l'interface 90, le dis- positif 86 d'accès au réseau, la ligne principale 64 et le dispositif 52c d'accès au réseau. Toutefois, ce même dispositif d'accès au réseau 86 peut également assurer une communication avec l'unité cen- trale de traitement 50 par l'intermédiaire de la ligne principale 60 et du dispositif 52e d'accès au réseau. Les possibilités sont de façon évidente très nombreuses et apparaîtront à l'examen de la figure 2. On se reporte maintenant aux figures 3A, 3B, 3C et 3D en général, qui représentent un schéma de principe simplifié de l'unité de commande de lignes principales d'un dispositif d'accès à un réseau selon l'invention. Comme on peut le voir sur la figure 3B, une ligne principale de communIcation 100 (ligne principale 12 sur la figure 1) est connectée à un modem 101. Le modem 101 délivre des données en série via une ligne principale 102 à une unité logique d'interface 103 effectuant une transformation de la forme série à la forme parallèle. Des données de cadencement sont produites par le modem à destination de l'unité logique 103 via une ligne commune 104. On note que tous les signaux transmis entre le modem et l'interface sont des niveauxdu type logique à couplage d'émetteur négative. Des signaux de commande sont appliques à l'unité logique 103 par le modem 101 via des lignes communes 105 et 106. La ligne 106 transporte un signal de "ligne active" indiquant qu'il y a une acti- vité sur la ligne de données, et un signal de "donnée prête" est appliqué à la ligne 105 pour indiquer qu'une donnée doit être trans- mise à l'unité logique 103. - L'unité logique 103 reçoit des données d'horloge en série via la ligne commune 104 et-produit divers signaux d'horloge destinés à d'autres unités logiques de l'unité de commande de lignes principales, ainsi que cela sera décrit ci-après. L'unité logique. 103 assemble les données en série suivant des bytes de huit bits en vue de leur transmission à d'autres éléments de ltunité de com- mande de lignes principales, ainsi que cela sera décrit ci-après. Un signal d'horlogede séquence de contrôle de cadre, ou séquence FCS, emprunte la ligne 107 pour aller exciter un registre de séquence FCS (voir figure 3C) faisant à la fois fonction de générateur et de dispositif de contrôle. Le signal d'horloge de séquence FCS est également utilisé pour cadencer les bits de données dans une mémoire tampon 121 d'entrée de données de l'unité de com- mande de lignes principales. Un signal d'horloge de byte emprunte - une ligne commune-108 pour commander un registre de maintien 123 d'entrée de byte qui assemble, pour la première fois, les bits de donnée en série en bytes de huit bits. Les données sont conduites de l'unité logique 103 au registre 123 par une ligne commune 112. Un signal d'horloge de mémoire fixe programmable, ou signal d'horloge PROM, associé à la. ligne commune 109, et un signal d'horloge d'essai, associé à la ligne commune 115, constituent les deux signaux d'horloge qui excitent un traducteur d'instruction 124 de l'unité de commande de ligne principale (figure 3A) par son entrée C. Une ligne 111 de signal de ligne active, venant de l'unité - logique 103, une ligne 113 de signal de daonnée prête, la ligne 108 de signal d'horloge de byte et une ligne 114 de signal d"'effacement pour délivrance" sont toutes connectées aux entrées d'un commutateur- multiplex de contrôle 130 (figure 3A). La sortie (signal de contrôle) du commutateur 130 est connectée par une ligne 131 à une entrée de la mémoire fixe programmable, ou mémoire PROM, 124 (entrée 9)..L'unité logique 103 produit le-signal de ligne active associé à la ligne 111 qui est envoyé via le commutateur multiplex à la partie de microcodage de l'unité de commande de lignes principales. Le microcodage a pour fonction de faire en sorte qu'un message soit reçu de la ligne principale de données et l'unité * logique 103 provoque l'arrêt du signal d'horloge appliqué au tra- ducteur d'instruction 124 jusqu'à ce que le premier zéro d'un carac- tère de byte de synchronisation soit détecté par l'unité logique 103. Une fois que le premier zéro du caractère de byte de synchronisation à été détecté par l'unité logique 103, le traducteur d'instruction 124 de la figure 3A reçoit de nouveau des signaux d'horloge, ce qui entraîne que le traducteur d'instruction 124 se trouve en synchronisation par rapport aux bits avec la donnée venant de la ligne principale. Lorsque le caractère de byte-de synchronisa- tion arrive dans l'unité logique 103, il est alors mis sous forme de byte au niveau du registre de maintien 123. Du registre de maintien 123, la donnée s'en va sur une ligne commune d'entrée 140. Sur cette ligne commune d'entrée, une- unité logique de décodage 141 (du type porte ET) détermine si le caractère de synchronisation approprié se trouve à ce moment sur la ligne. Le signal de sortie (signal de détection et de synchronisation) du décodeur 141 est appliqué, via la ligne 142, au commutateur multiplex 130 pour être soumis à un contrôle de la part du microcode de l'unité de commande de la ligne principale. Le microcode d'unité de commande de la ligne principale vérifie alors le signal de sortie de ce décodeur et, si le caractère de synchronisation valable a été détecté, le microcode autorise l'unité de commande de lignes principales à commencer l'examen du reste du message qui vient de la ligne principale de données. Lorsque la donnée est transformée en bytes de 8 bits au niveau du registre 123, les bytes sont placés sur la ligne commune 140, laquelle alimente également un générateur de parité 146 vialune ligne commune 145. Le générateur de parité produit une parité impaire pour chaque byte de 8 bits. Le signal de sortie du générateur de parité excite à la fois la mémoire tampon d'entrée 121 et un registre 147 de parité de byte d'ordre supérieur. Le signal d'horloge qui mémorise chaque -byte de donnée dans la mémoire 121 vient d'une porte ET 148. Le tampon d'entrée 121 est également utilisé pour assembler des bytes de 8 bits en mots de 16 bits. Tout d'abord, les 8 bits d'ordre supérieur d'un mot sont écrits dans le tampon d'entrée, puis les 8 bits d'ordre inférieur et-les deux bits de parité de chaque byte sont écrits dans le registre 123. Ceci nécessite que le registre 147 de parité de byte d'ordre supérieur maintienne la parité du byte d'ordre supérieur 'jusqu'à ce que les 8 bits d'ordre inférieur aient été écrits dans le registre 123. Le signal d'horloge venant de la porte ET'148 via une ligne commune 149 est utilisé pour incrémenter un compteur d'entrée 150 qui est l'adresse de l'emplace- ment de mémoire du tampon d'entrée auquel le mot de donnée doit être écrit. La ligne commune 149 est également utilisée pour incré- menter un compteur de mot 151 qui est utilisé pour dire combien de mots ont été placés dans le tampon d'entrée. La ligne commune 140 excite également un groupe d'étages d'attaque 143. Ces étages dtattaque excitent ensuite une grande ligne commune 144 qui est con- nectée à diverses unités de décodage et diverses unités logiques. Le premier byte qui fait suite au caractère de synchronisation dont il a précédemment été question est l'adresse de destination. L'adresse de destination -est comparée dans une -unité 160 de comparaison- logique avec les signaux produits via une ligne 249 par des-commutateurs 248239 1 - d'adresse 161 d'unité de commande de lignesprincipales. Si le signal de sortie de l'unité de comparaison 160-est appliqué au-commutateur multiplex 130 via une ligne 162 et si l'adresse d'unité de commande de lignes principales subit positivement la comparaison, alors ceci signifie que le message reçu de la ligne principale de données est celui relatif à l'unité de commande de lignes principales ainsi désignée, de sorte que le reste du message est accepté. Si le signal de sortie de l'unité de comparaison 160 indique que le message n'est pas destiné à cette unité de commande de lignesprincipalr l'unité de commande de lignes principales reçoit le reste de la partie d'en-tête du message afin d'y prélever les para- mètres de resynchronisation, ainsi que cela sera décrit ci-après. Ceci est nécessaire au schéma employé pour régler les conflits d'uti- lisation de la ligne principale. Le byte de données suivant délivré sur la ligne commune d'entrée 144 par les étages d'attaque 143 est le code de fonction. Ce code de fonction est chargé par le traducteur d'instruction 124 d'unité de commande de lignes communes dans un registre de fonction 170. Les signaux de sortie du registre 170 sont ensuite décodés par un décodeur 171 suivant les huit signaux de décodage de fonction possibles. Le traducteur d'instruction 124 n'examine pas chacun des codes de fonction, il les examine par groupes déterminés selon qu'une donnée ou une zone d'information doit suivre ou non cette zone d'en-tête. Les deux bytes faisant immédiatement suite a.u code de fonction sont les bytes de code d'accès. Ils passent également dans les étages d'attaque 143 et sont appliqués à un réseau de compa- raison 181 via une ligne commune 180. La fonction du décodeur d'accès est de faire concorder des commutateurs de code d'accès 182, 183, 184 et 184 avec les deux bytes de code d'accès qui sont reçus de la ligne principale. Les commutateurs de code d'accès 182, 183 sont connectés à un tampon à trois états 186 servant à réaliser la comparaison avec le premier code d'accès reçu. Les signaux de sortie des commutateurs de code d'accès 184 et 185 sont appliqués via le tampon 187 à l'unité de comparaison 181 en vue d'une comparaison avec1le code d'accès, inférieur, ou deuxième code d'accès, qui est reçu de la ligne commune. Si l'un ou l'autre des deux bytes subit négativement la comparaison, l'unité de commande de lignes principales ne considère pas que le message lui est destiné. Si le code d'accès subit posi- tivement la comparaison, l'unité 181 le signale au commutateur mul- tiplex 130 via une ligne 162'. Le byte reçu ensuite de la ligne principale est le paramètre de resynchronisation, qui est chargé par-le traducteur d'instruction 124 d'unité de commande de lignesprincipalesdans un registre 1451 de paramètre de resynchronisation. Il y est maintenu jusqu'à ce que l'unité de commandé de lignes principales ait reçu toute la partie d'en-tête du message. Si l'en-tête reçue est sans erreur, le signal de sortie du registre est alors chargé, via une ligne 190, par le traducteur d'instruction d'unité de commande de lignes principales, dans un compteur de conflit 191. Le byte suivant concerne l'adresse de source. L'adresse de source est chargée par le traducteur d'instruction 124 dans ce que l'on appellera un registre de provenance (registre FROM), soit le registre 192 à trois états. Ce byte indique l'adresse de l'unité de commande de lignes principales qui a délivré le message. Un mul- tiplexeur 193, qui est connecté à la ligne commune d'entrée pendant cette opération réceptrice, applique chaque byte de la donnée reçue au registre 129 de séquence FCS via une ligne commune 194. Après l'adresse de source, les deux bytes suivants de la donnée reçue dans le message sont la valeur de comptage de lon- gueur de la zone d'information. La valeur de comptage de longueur se présente sous forme du nombre de mots de 16 bits que contient la zone d'information après la zone d'en-tête. La ligne commune d'entrée qui contient alors les bytes de longueur se connecte via le multiplexeur 193 à la ligne commune 194, et enfin à un compteur de longueur. Le premier byte de la valeur de comptage de longueur est le byte de longueur d'ordre supérieur et celui-ci est appliqué à un compteur 195, tandis que le deuxième byte de la valeur de comptage de longueur est chargé dans un compteur 196. Ces deux comp- teurs sont commandés et chargés par le microcode de l'unité de com- mande de lignes principales. Le signal de sortie des compteursde longueur est appliqué à un comparateur 197 (du type porte OU) qui détermine si le compteur de longueur est à zéro. Un signal de sortie du comparateur est appliqué via une ligne 198 au commuta- teur multiplex 130 et est utilisé par le microcode de l'unité de commande de lignes principales pour déterminer si une zone d'infor- mation doit suivre la zone d'en-tête puisqu'une zone de longueur de zéro est autorisée. Les deux bytes finals de la zone d'en-tête sont les bytes de séquence FCS de l'en-tête. Comme ces bytes utilisent la ligne commune 144 et passent dans le multiplexeur 193 pour arriver sur la ligne commune 194, ils sont appliqués au registre de séquence FCS 120. Apres que les deux bytes de séquence FCS ont été appliqués en cadence au dispositif de contrôle de séquence FCS 120, le signal de sortie du registre de séquence FCS 120 est appliqué au commuta- teur multiplex 130. Le signal de sortie du registre de séquence FCS 120 utilise une ligne 199. Si le signal de sortie du registre 120 indique que l'en-tête a été reçue correctement, le microcode de l'unité' de commande de lignes principales charge alors le. registre 145' dans le compteur de conflit 191, ainsi que cela a été précédemment indiqué. En outre, il continue d'accepter toute zone de donnée faisant suite au message d'en-tète. Si l'unité de commande de lignesprincipales, après réception d'un message, détecte que le code de fonction indique que la donnée doit être délivrée à la mémoire du dispositif d'accès au réseau, l'unité de commande de lignes principales demande la connexion à l'interface de commande de la ligne principale. Une fois cette-connexion établie, la donnée venant du tampon d'entrée 121 est appliquée via les étages d'attaque à trois états 205 et une ligne commune bidirectionnelle 206 à l'interface de commande de lignes principales. La ligne commune 206 est une voie à 18 bits, à savoir 16 bits de données et deux bits de parité impaire. La raison pour laquelle les bits de synchronisation'sont ajoutés est de laisser a l'unité de commande de lignes principales réceptrice le temps de repositionner le registre de séquence FCS 120 et également de laisser à la commande de microcodage un temps de gestion suffisant. Les deux bytes de synchronisation ne sont pas places dans la mémoire tampon de l'unité de commande de ligues principales. :,-: J -.-_ Après que let bytes de synchronisation ont été extraits de l'unité de commande de lignes principales réceptrice, la zone de donnée qui suit est autorisée à passer dans le tampon d'entrée 121 et l'information passe également, via le multiplexeur 193 et la ligne commune 194 dans le registre de séquence FCS 120. Ainsi, lorsque la donnée est appliquée au tampon d'entrée 121, elle est également contrôlée dans le registre 120. Le traducteur d'instruction 124 d'unité de commande de lignes principales contrôle le signal de sortie du compteur de lon- gueur via la ligne 198 pour déterminer si la totalité de la donnée de la zone d'information a été reçue. Le traducteur d'instruction 124 contrôle également toute condition d'erreur qui-peut être liée au transfert des données, et il annule le transfert de données à chaque' fois que l'une de ces conditions anormales est trouvée. Les lignes associées aux signaux d'erreur sont les lignes 200 et 201. Lorsque la-zone d'information est reçue dans le tampon d'entrée 121, le traducteur d'instruction contrôle chaque byte et décrémente les compteun de longueur via une porte ET 202 (figure 3C) qui excite une ligne 203 pour chaque groupe de 16 bits de la zone d'information - qui est reçu. Pour chaque groupe de 16 bits-de donnée qui est trans- féré à l'interface de commande de lignes principales via la ligne- commune 206, un compteur de sortie 207 est décrémenté et produit un signal de sortie via une ligne 208. Ainsi, le compteur d'entrée 150, le compteur de sortie 207 et le compteur de mot 151 servent à com- mander, de manière circulaire, le-tampon d'entrée 121. Une fois que le compteur de longueur est arrivé à zéro et indique donc que la totalité de la donnée a été reçue, l'unité de commande de lignes principales doit alors contrIler les caractères de séquence FCS de la zone de donnée reçue. Cette opération s'effec- tue de la même manière que pour le contrôle de la séquence FCS d'en-tête. Ainsi, les deux bytes suivant la zone de donnée passent, via le multiplexeur 193 et la ligne commune 194, dans le registre de séquence FCS 120. Après que ces deux bytes ont été introduits en cadence dans le registre 120, le signal de sortie indique à la partie de microcodage de l'unité de commande de lignes principales via lalippe 199 si la zone de donnée a été correctement reçue.ou non. Si, pendant -24 82391 une partie quelconque de la réception du message, l'unité de commande de lignes principales a trouvé une condition d'erreur, l'unité de commande de lignes principales met fin au tranfert en ce point et renvoie à l'unité de commande de lignes principales émettrice un message de réponse d'équipement matériel pour indiquer l'état du transfert et pour fournir autant d'information que possible sur l'erreur. Si l'on suppose que le message a été reçu correctement et que la donnée est passée du tampon d'entrée 121 à l'interface de commande de lignes principales via la ligne commune 206 pour être mémorisée dans la mémoire du dispositif d'accès au réseau, le proces- seur interroge alors le message reçu et renvoie une réponse au message reçu. Donc, on va maintenant indiquer comment un message est renvoyé sur la ligne commune de données. Une donnée passe de la mémoire du dispositif d'accès au réseau à un tampon de sortie 210 (voir figure 3D) via la ligne commune 206. Il s'agit encore une fois d'un mot de 18 bits, contenant 16 bits de donnée et deux bits de parité impaire. Le traducteur d'instruction 124 manipule la composition du transfert à l'unité de commande de lignes principales qui a délivré le message d'ins- truction initial. Le traducteur d'instruction 124 produit, via une ligne 211, un signal de demande de délivrance disant au modem 101 de délivrer, via l'unité logique 103, un préambule sur la ligne prin- cipale de données (voir figure 3B). L'unité logique 103 est utilisée pour envoyer au modem 101-un signal entièrement constitué de "1", ce qui constitue un état de repère sur la ligne principale. Lorsque le modem 101 a délivré ce préambule, un signal "effacement pour délivrance" est renvoyé par la ligne 212. Le signal d'effacement pour délivrance informe le traducteur d'instruction 124 q'il peut commencer à émettre le message. Le premier byte de la donnée à déli- vrer est le caractère de byte de synchronisation. Ce byte provient d'un registre fixe programmable, ou registre PROM, 220 (voir figure 3D). Le signal de sortie du registre 220 est placé sur une ligne commune de sortie 221 et et est envoyé à l'unité logique 103. Cette unité sert également pour la transformation parallèle-série, si bien que le byte de synchronisation qui est chargé dans le registre est décalé de manière à former une série pour constituer un signal de "délivrance de donnée" appliqué au modem 101 par la ligne 213. En même temps que le signal de délivrance de donnée, un signal d'horloge de retour est appliqué au modem par une ligne 214.. Ce signal d'horloge est produit dans l'unité de commande de lignes principales et est utilisé par le modem 101 pour déterminer le nombre de bits de la donnée délivrée. L'information qui suit vient alors typiquement de la mémoire du dispositif d'accès au réseau si l'on suppose qu'il s'agit d'une réponse produite par le processeur. La donnée qui est appliquée par l'interface de commande de lignes principales sur la ligne bidi- rectionnelle 206 et qui est chargée dans le tampon de sortie 210 est alors séparée en bytes de 8 bits par dis étages d'attaque à trois états 225. Les étages d'attaque à trois états-225 font en sorte que les 8 bits d'ordre supérieur du mot venant de la mémoire sont placés sur la ligne commune de sortie 221, tandis que des étages d'attaque de sortie 226 valident l'application à la ligne commune de sortie 221 des 8 bits d'ordre inférieur du-mot venant de la mémoire. Le premier byte faisant suite au byte de synchronisa- tion vient du registre 192, que l'on a appelé registre FROM. La sortie du registre FROM est connectée à la ligne commune de sortie 221 et son signal de sortie est envoyé à l'unité logique 103 pour être délivré sous forme de série au modem 101. La ligne de sortie 221 est également connectée, via le multiplexeur 193 et la ligne commune 194, au registre de séquence FCS 120. Cette unité logique est alors utilisée pour produire la séquence FCS associée à la zone d'en-tête qui est délivrée. Le byte de donnée faisant immédiatement suite à l'adresse de destination qui a été produite par le registre FROM 192 est le byte de fonction de réponse. Ce byte de fonction de réponse provient du registre FROM 220, passe sur la ligne commune de sortie 221, atteint de nouveau l'unité logique 103 et, de là, le modem 101 aussi bien que le registre de séquence FCS 120. Les bytes suivants sont les trois bytes d'état, respec- tivement appelés "paramètre 1", paramètre 2", et "paramètre 3". Ces trois bytes d'état font partie d'un message de réponse. Le byte de donnée faisant immédiatement suite au para- mètre 3 est l'adresse de source. Il vient des commutateurs d'adresse 161 et peut être appliqué à la ligne commune de sortie 221 et, de là, au modem 101. Après l'adresse de source, se trouve la zone de longueur- relative à la zone d'information qui doit être transmise avec ce message de réponse. Un message de réponse dans lequel il n'y a pas de zone de donnée sera discuté d'abord. Il est également -appelé réponse de matériel d'équipement et il peut être- produit par l'unité de commande de lignes principales indépendamment du reste du matériel d'équipement des dispositifs d'accès au réseau. Si une réponse de matériel d'équipement doit être délivrée, la zone de longueur est positionnée sur zéro. Les "0" associés aux deux bytes de la zone de longueur viennent de la mémoire FROM 2CO et peuvent être appliqués à la ligne commune de sortie 221 via l'unité logique 103, et-, de là, au modem 101. A la suite de la zone de longueur, se trouve la séquence FCS de la zone d'en-tête. Les deux bytes de séquence FCS viennent de lignes 230 et 231 et sont appliqués via la ligne commune de sortie 221 et l'unité logique 103 au modem 101. Après la séquence FCS, dans le cas o il s'agit d'une réponse de-matériel d'équipement, il n'y a pas de zone de donnée-, mais l'unité de commande de lignes principales délivre deux bytes de synchronisation après les caractères de la séquence FCS d'en- tête. Il s'agit de laisser à l'unité de commande de -lignes princi- pales réceptrice le temps nécessaire au traitement de l'information avant que les signaux de commande du modem n'interrompent le trans- - fert. Ces deux caractères de synchronisation sont délivrés 'par la mémoire FROM 220 et, via la ligne commune de sortie 221, sont appliqués au modem 101. On suppose maintenant qu'il s'agit du cas d'une réponse venant du processeur. Dans ce cas, la zone d'en-tête sera délivrée telle que précédemment décrite, à partir du premier byte de synchro- nisation de l'adresse de source. Toutefois, la, zone de longueur provient alors de la mémoire-du dispositif d'accès au réseau et est appliquée, via l'interface de commande de lignes principales et la ligne commune 206 au tampon de sortie 210. Le byte d'ordre supérieur de la zone de longueur est appliqué par les étages d'at- taque a trois états 225 sur la ligne commune de sortie 221 et est chargé dans l'unité logique 103 pour être délivré au modem 101. Le byte de longueur d'ordre inférieur est appliqué par les étages d'attaque 226 sur la ligne commune de sortie 221 et est délivré via l'unité logique 103 au modem 101. Ces deux bytes de la zone de longueur sont également envoyés via le multiplexeur 193 aux compteurs de longueur 195 et 196 et au registre de séquence FCS 120. Après la zone de longueur, l'unité de commande de lignes principales provoque de nouveau l'émission des caraccères de séquence FCS d'en-tête par le registre de séquence FCS 120, à destination du modem 101 via les lignes 230 et 231 et la ligne commune de sortie 221. Après les caractères de séquence FCS, l'unité de commande de ligne principales délivre deux caractères de synchronisation qui partent de la mémoire fixe programmable 220 pour aller via la ligne commune de sortie 221 au modem 101. A la suite de cette opération, la zone d'information est transmise. Avant ce transfert, le registre de séquence FCS 120 est repositionné globalement sur "'1" afin de produire la séquence FCS relative à la zone de donnée. La donnée est alors transmise de l'interface de commande de lignesprincipales au tampon de sortie 210 via la ligne commune 206. Les bytes d'ordre supérieur sont alors fournis à la ligne commune de sortie 221 par les étagés d'attaque à trois états 225, tandis que le byte d'ordre inférieur est appliqué à la ligne commune de sortie 221 par les étages d'attaque 226. Lorsque chaque byte de 8 bits de donnée est admis sur la ligne commune de sortie 2Z1, il est délivré sous forme échantillonnée à l'unité logique 103 puis au modem 101. Cette-donnée parvient égale- ment, via le multiplexeur 193, au registre de séquence FCS 120 qui produit la séquence FCS relative à la donnée. De plus, les compteurs de longueur 195, 196 subissent une décrémentation pour chaque groupe de 16 bits de donnée qui est délivré. Le microcodagè de l'unité de commande de lignes principales contrôle le signal de sortie produit via la ligne 198 par le comparateur 197 afin de déterminer le moment o la quantité appropriée de donnée a été entièrement transmise, Une fois que la totalité de la donnée a été transmise, le traducteur d'instruction 124 autorise l'application des caractères de séquence FCS de la donnée aux lignes 230 et 231 et à la ligne commune de sortie 221 en provenance du registre de séquence FCS 120. Ces bytes t 248239 1 sont alors envoyés au modem 101 par l'intermédiaire de l'unité logique 103. Une fois la donnée placée sur la ligne commune 221 en provenance des étages d'attaque à trois états 225 et des étages d'attaque 226, les bits de parité venant du tampon de sortie sont également appliqués sur la ligne commune de sortie 221. Un dispositif 240 de contrôle de parité vérifie alors la parité impaire de chacun des bytes de 8 bits qui proviennent de la mémoire du dispositif d'accès au réseau. Le signal de sortie du dispositif 240 de contrôle de parité est fourni à une porte ET 241 qui autorise le microcodage de l'unité de commande de lignes principales à ne vérifier que les bytes venant de la mémoire du dispositif d'accès au réseau elle- même. Les bytes de 8 bits de donnée qui viennent de l'intérieur de l'unité de commande de lignes principales n'ont pas de parité qui leur soit attachée et, dans de tels cas, il n'existe donc pas de parité sur la ligne commune de sortie 221. On note également que la porte ET 241 possède une entrée (a) qui autorise l'invalidation du contrôle de parité aux fins de diagnostic. Le signal de sortie de la porte ET 241 est alors délivré en cadence à un registre 242, et le signal d'horloge appliqué à l'entrée C du registre 242 est identique au signal d'horloge qui charge le registre série-parallèle de l'unité logique 103. Ainsi, s'il existe une erreur de parité sur la ligne commune de sortie pour la donnée qui est chargée dans le registre série-parallèle, alors le registre 242 indique une erreur de parité via la ligne 200. Cette ligne 200 revient alors-au commu- tateur multiplex 130. Si une erreur est détectée pendant le trans- fert de la donnée, le transfert est immédiatement arrêté par le traducteur d'instruction 124 de l'unité de commande de lignes princi- pales. On va maintenant discuter du cas de la transmission, via la ligne principale de donnée, d'un message d'instruction. Ceci implique la mise en oeuvre de certains éléments logiques qui n'ont pas été décrits ci- avant. Dans ce type de message, la plus grande partie de la donnée à délivrer provient de la mémoire du dispositif d'accès au réseau. Ainsi, la donnée part de l'interface de commande de la ligne principale, passe sur la ligne commune 206 et traverse le tampon de sortie 210, ainsi que les étages d'attaque à trois états -225 et les étages d'attaque 226. Le premier mot qui vient de l'interface de commande de lignes principales contient l'adresse de destination et la zone de fonction à délivrer via le modem 101. Le mot de 16 bits suivant de la donnée qui arrive dans le tampon de sortie 210 est en outre transmis via une ligne commune 229 à un générateur 243 de code d'accès. Le générateur de code d'accès 243 est également connecté via une ligne commune 188 aux étages d'attaque à trois états 186 et 187. Ces étages d'attaque autorisent la délivrance des signaux de sortie des commutateurs de code d'accès 182 et 183 sur la ligne commune 188 lorsque le code d'accès d'ordre supérieur doit être produit et valident la délivrance de signaux par les commutateurs 184 et 185 sur la ligne commune 188 lorsque le byte inférieur, ou deuxième byte, du code d'accès doit être produit. Le signal de sortie du générateur 243 de code d'accès est ensuite appliqué à la ligne commune de sortie 221 pour être ensuite délivré, via l'unité logique 103, au modem 101. Comme précé- demment, toute l'information qui est placée sur la ligne de sortie 221 est également envoyée via le multipleur 193 au registre de séquence FCS 120. Après les deux bytes de code d'accès, l'unité de com- mande de lignes principales délivre le paramètre de resynchronisa- tion et l'adresse de source. Le paramètre de resynchronisation pro- vient, via une ligne 248,de commutateurs 246 de priorité.ou de para- mètre de l'unité de commande de lignes principales et est appliqué via des étages d'attaque à trois états 244 à la ligne commune de sortie 221. Le compteur de conflit 191 reçoit également un signal d'entrée d'un commutateur de conflit 247. L'adresse de source pro- vient du registre d'adresse 161 et est appliquée via une ligne commune 249 et un tampon ou des étages d'attaque à trois états 245 à la ligne commune de sortie 221. Cedi indique que l'unité de commande de lignes principales a délivré ce message. La longueur de la zone d'information occupe les deux bytes suivants, et ceux- ci proviennent de la mémoire du dispositif d'accès au réseau pour être appliqués,via la ligne commune 206, le -tampon de sortie 210, les étages d'attaque à trois états 225 et les étages d'attaque 226, à la ligne commune de sortie 221. Lorsque la zone de longueur de l'en-tête se trouvant sur la ligne commune de sortie 221 est chargée 27 - dans l'unité logique 103, elle est également appliquée via le multi- plexeur 193 et la ligne commune 194 aux compteurs. de longueur 195 - et 196. Après la zone de longueur qui indique combien de mots de 16 bits seront délivrés après l'en-tête, se trouvent les caractères de séquence FCS de l'en-tête. Ces deux bytes sont appliqués, ainsi que cela a été indiqué précédemment, par le registre de séquence FCS 120 à la ligne de sortie 221 via les lignes 230 et 231. De plus, après la séquence FCS d'en-tête se trouvent deux bytes de synchro- nisation qui proviennent du registre 220. Après les deux bytes de synchronisation, la zone d'information est appliquée à la ligne commune de sortie 221 par l'interface de cçmmande de lignes princi- pales, via le tampon de sortie 210. Lorsque l'information est placée sur la ligne commune de sortie 221 et est chargée dans l'unité logique 103, elle est également appliquée au registre de séquence FCS 120, afin que soit produit le code de séquence FCS relatif à la zone de donnée. Lorsque la zone d'information est.transmise, le compteur de longueur subit une décrémentation d'une unité pour chaque groupe de 16 bits de donnée qui est délivré. Ainsi, lorsque le signal de sortie présent sur la ligne 198, qui indique que le compteur de' longueur a atteint zéro, est détecté par le traducteur d'instruction 124, ceci signale que la fin de la zone d'information a été détectée. L'unité de commande de lignes principales autorise alors la délivrance des bytes de séquence FCS de donnée par le registre de séquence FCS sur la ligne commune.de sortie 221. Après les bytes de donnée de séquence FCS, il y a deux bytes de synchronisation qui sont appliqués par la mémoire fixe programmable 220 sur la ligne commune de sortie 221. Ces bytes mettent fin au transfert d'un message d'instruction de donnée. - Le traducteur d'instruction 124 est composé de 48 bits d'une mémoire fixe programmable, et chacun des quarante premiers bits de la mémoire fixe programmable sont appliqués, sous forme échantillonnée, dans un registre de maintien 250. Le signal de sortie de ce registre de maintien maintient une instruction. Ce signal de sortie est partiellement utilisé pour adresser l'instruction suivante à exécuter. Ces bits servent à produire des signaux de commande pour lesquels le signal de matériel d'équipement doit être vérifié en vue de la prise de décisions relativement au matériel d'équipement. Le signal de sortie est également utilisé pour produire des échantil- lonnages afin de cadencer divers registres et pour produire des signaux de validation autorisant divers registres à émettre sur la ligne commune de sortie par exemple. Une entrée supplémentaire des étages d'attaque 225 et 226 est constituée par une ligne 251. Celle-ci vient d'une partie de décodage du registre de maintien 250. Elle sert à choisir le moment o une donnée en mémoire est, autorisée à passer sur la ligne commune de sortie 221. La figure 4B présente la porte ET 141 et est une vue détaillée de cette porte de reconnaissance.,de validation des bits de synchronisation. La figure 4Ase rapporte a la figure 3B et est une vue détaillée du registre 123 de maintien d'entrée et des étages d'attaque 143. La figure 4A se rapporte également à la figure 3C et montre le générateur de parité 146 de'la figure 3C. Les bornes de sortie apparaissant sur la figure 4A constituent la ligne commune 144 indiquée sur les figures 3B et 3C. Une porte-ET 260, présentée sur la figure 4A, est la porte-(non représentée sur la figure 3C) qui est utilisée pour invalider le passage du bit de parité dans le tampon d'entrée 121 à des finsde diagnostic. Les signaux d'entrée du registre 123 de maintien d'entrée, représentés en détail sur la figure 4A,- viennent de l'unité logique 103. Les signaux d'horloge d'entrée appliqués à ce registre viennent'- également de l'unité logique 103 et sont cadencés par le signal.. d'horloge de byte. Le registre 123 transforme la donnée de la forme série aà la forme parallèle. Le signal de sortie de ce registre est appliqué à la porte ET 141 de la figure 4B, qui est une porte'de reconnaissance de validation de synchronisation. Cette porte ET- - détermine.si le premier byte du message reçu constitue un début de message valable. La parité est produite au niveau du générateur de parité 146 pour être placée sur la ligne commune d'entrée 140. Les étages d'attaque 143 excitent la ligne commune d'entrée. Les figures 5A et 5B décrivent une partie des organes logiques contenus dans l'unité logique 103. La figure 5A montre un registre 300 dans lequel un signal de "donnée prête", l'un des signaux venant du modem 101 (par la ligne 105),indique que la donnée est -1- 248239-1 reçue de la ligne principale. Ce registre retarde le signal de "donnée prête" d'un nombre variable de périodes d'horloge au niveau des sorties afin de produire des signaux de commande. L'un des signaux de sortie-est appliqué à une porte ET/OU 306 via une voie 305. Lorsque le signal de "donnée prête" a été détecté, la voie 305 passe au niveau bas, si bien que la porte 306 délivre un niveau "1" provoquant l'effacement d'un compteur annulaire constitué de - bascules 309, 310, 311 et 312. Les bascules 309, 310, 311 et 312 constituent un compteur annulaire qui est utilisé pour produire une chaîne de synchronisation à partir de laquelle tous les signaux d'horloge de l'unité de commande de lignes principales sont produits. Comme cela a été décrit ci-dessus, lorsque le signal de "donnée prête" arrive au registre 300, la voie 305 passe au niveau bas, ce qui fait passer une ligne 308 au niveau haut, ceci entraînant en outre qu'une porte OU 313 délivre un niveau bas. Ceci amène un effacement du compteur annulaire provo- quant la mise en place d'un signal logique "1" sur tous les côtés Q des bascules. Des portes ET 315 et 316 servent à assurer que les compteurs annulaires sont convenablement positionnés pour le démar- rage de séquences de mise en service. Le signal de sortie de la bascule 312 est renvoyé à la porte ET/OU 306 par une ligne 317. Cette ligne est celle qui sert à refermer la boucle du compteur annulaire. Lorsqu'un signal de "donnée prête" est détecté, un signal "1" est lancé pour se décaler dans un registre 301. Une porte ET 304 reçoit en entrée la ligne 318, qui porte un signal de "donnée prête",et la sortie d'un inverseur 302 qui porte un signal retardé de "donnée prote". Le signal de sortie de la porte ET 304 entraîne la production d'un signal d'effacement qui est appliqué à toutes les bascules du compteur annulaire de façon à assurer que, une fois le signal de"donnée prête" détecté, le compteur annulaire est effacé. Une ligne de sortie 32b venant du registre 301 prend finalement un niveau JlP après sept périodes d'horloge. Ceci valide une porte ET supérieure 306A de la porte ET/OU 306. Ceci arrête le compteur annulaire qui attend que- le signal appelé "premier zéro retardé" arrive d'une autre partie de l'unité logique 103 (ligne 322). Le signal de "premier zéro retardé" lance le cadencement qui met le traducteur d'instruction 124 es s5dcro-. nisation byte à byte avec la -donnée venant de la ligne prriaci e. Ceci est nécessaire puisque le traducteur d'instructio wriafe eit manipule la donnée venant de la ligne principale sur e lae de temps réel. Une fois que le signal de "premier zéro retarMd a été détecté, la porte ET 306A applique sur la ligne 31 un mmmu "0", ce qui a pour effet de placer un niveau "1" sur uUlne 31.4 Ceci entraIne le redémarrage du compteur annulaire. Iomsm'uame lin 325 associée à la sortie Q de la bascule 309 passe au vem le ce signal va à une porte ET/OU 326. Ce flanc positivmenot f.riet est renvoyé jusqu'à l'entrée d'horloge d'une bascule 32S._ ci Oui- tionne la largeur d'impulsion du signal d'horloge qui est m le point d'être produit par des inverseurs 330, 331 et 332. Ce siZnî d'horloge devient également l'un des signaux d'entrée upliqus a une porte ET 333. Son signal de sortie passe dans une bassue 3 - dont le signal de sortie Q est envoyé via une ligne 335 a un iwoe- seur 336 et est utilisé pour déterminer la largeur d'û dUu signal de sortie Q de la bascule 334. Ainsi, après le fli tt.lâ - sion montant produit par la bascule 309, sont produits, via e, ligne 324, tous les signaux d'horloge nécessaires qui sent deatî:m au traducteur d'instruction 124. De même, la présence du-fli MM_ tant sur la broche 6 de la bascule 309 produit, via --igne 3Y, une séquence analogue d'événements. Ainsi, tous les siZnx d"ihrl*rge du traducteur d'instruction 124 sont produits à partir les Eats d'impulsion de la bascule 309. Le compteur annulaire est actionné par -r bercf fonctionnant à 50 MHz et est alimenté en impulsions dalrlD] dlena3 via une ligne 341. Ceci fait apparaître un signal d'mowi vat. de 80 ns et un signal d'horloge descendant de 80 ns à 3a sirtie de la bascule 312, sur une ligne 342. Une porte OU 338 est ntili-se cair produire un signal d'horloge de mémoire servant à l'écriture de données dans le tampon d'entrée 121 de la figure 3C.. n Inversemr 33.7 sert à échantillonner les signaux d'entrée de contrôIe du composteur multiplex 130 afin que soit déterminé l'instant o le cDntrôle est effectué. Une bascule 350 est utilisée à la fin de la séquence réceptrice. Après que le message de donnée a été reçu, le modem arrête d'émettre des impulsions d'horloge en série et n'émet que le signal d'horloge du cristal de quartz. ,La bascule 350 sert à placer le compteur annulaire dans un état de repositionnement et à laisser du temps pour la commutation avant la poursuite de la prof duction-des signaux d'horloge qui excitent le traducteur d'instruc- tion de l'unité de commande de lignes principales. Les figures-6A et 6B présentent de façon détaillée, le registre de fonction 170 de la figure 3B. Un registre 370 est chargé à partir d'une ligne 371 de signal de microcode d'unité de commande de lignes principales. Les entrées du registre 370 sont connectées à une ligne commune 372 d'entrée d'unité de commande de lignes principales qui est identique à la ligne commune 144 de la figure 3B. Les signaux de sortie du registre 370 sont appliqués à un décodeur 375. Ce dernier décode les bits du code de fonction qui se rapportent à des fonctions de diagnostic. Ils permettent l'inva- lidation de divers générateurs de parité, si bien? que des éléments de contrôle de parité de la ligne commune d'entrée d'unité de com- -mande de lignes principales peuvent être mis en oeuvre. Une ligne de sortie 391 est associée au bit d'ordre supérieur du registre 370 et sert à déterminer si le message est un message d'instruction ou un message de réponse. Si le signal de la ligne 391 est un message d'instruction, son niveau doit être "0" pour permettre le décodage d'un code de fonction. La zone de fonc- tion d'un message de réponse ne doit contenir que ce bit d'ordre supérieur et aucun code de fonction ne doit être décodé pour un message de réponse. Ceà.i s'effectue par connexion à la ligne 391 d'une broche 5 d'un décodeur 384 et d'une-broche 4-d'un décodeur 385 et du décodeur 375. Le décodeur 384 sert à décoder les fonctions qui commandent les manoeuvres du processeur du dispositif d'accès au réseau, et le décodeur 385 sert à décoder les- fonctions qui- transfèrent les données ou commandent l'unité de commande de lignes principales et l'interface de commande de lignes principales; Afin d'éviter une manipulation accidentelle ou inter- dite du processeur du dispositif d'accès au réseau, une ligne 396, non validée, allant à la broche 4 du décodeur 384, est connectée à un commutateur qui est sous verrouillage et une touche qui inva- lide le décodeur S'il n'est pas prévu que l'unité de commande de lignes principales manipule le processeur du dispositif d'accès au réseaq. On note que les broches 4 et 5 des décodeurs 384 et 385 sont les entrées de portes ET internes 384A et 385A. Le-décodeur 385 sert à déterminer quelle sorte de fonction l'unité de commande de lignes principales est sur le point d'effectuer. Une ligne de sortie 397 est associée à une fonction que l'unité de commande de lignes principales manipule de son propre- chef et à une fonction qui peut être utilisée pour donner l'état de l'unité de commande de lignes principales qui a été adressée. Une ligne de fonction 398 est associée à une fonction d'effacement global qui sert à. effacer globalement le processeur du dispositif d'accès au réseau. Toutefois, ce signal doit passer dans une porte ET-389, laquelle est aussi connectée au commutatèur de validation. Des lignes 399 et 400 et la ligne 401 venant de la sortie d'une porte ET 387 aboutissent aux entrées d'une porte ET 390 dont le signal de sortie indique au traducteur d'instruction 124 que le message reçu contient une-zone d'information à la suite de l'en-tête. Dans ce cas, l'unité de commande de lignes principales doit se connecter à l'interface de commande de lignes prinpales de façon à appliquer cette donnée à la mémoire du dispositif d'accès au réseau. Une porte ET 386 sert à invalider la condition d'absence de "donnée prête" à chaque fois qu'une condition de perte de donnée n'a pas été trouvée sur la ligne principale. Une porte ET 386 sert à invalider le bit de parité de la ligne commune d'entrée d'unité de commande de lignes principales. Ceci permet de faire contrôler par l'élément de contrBle de parité le signal d'entrée appliqué à la mémoire! de l'unité de commande de lignes principales, et il s'agit donc d'une caractéristique de diagnostic pouvant être utilisée pour vérifier que la voie d'acheminement de la donnée fonctionne correc- tement. On note qu'une porte ET 388 est-connectée en entrée aux bornes de sortie 6 et 7 du décodeur 384. Des portes ET 380, 381 et 382 effectuent des fonctions analogues à la porte ET 383 qui vient d'être décrite. Ces portes servent à invalider différents bits de parité dans les réseaux de lignes communes d'entrée afin d'assurer que la ligne commune d'entrée venant de l'unité de commande de lignes principales fonctionne cor- rectement dans toute la mémoire du dispositif d'accès au réseau, ceci étant utilisé en relation avec des fonctions de diagnostic permettant de vérifier son fonctionnement correct. Les figures 7A, 7B, 7C et 7D reviennent sur le tampon d'entrée 121 et les étages d'attaque à trois états 205 de la ligne commune bidirectionnelle de données de la figure 3C. La ligne commune d'entrée 140 de l'unité de commande de lignes principales de la figure 3B se retrouve dans le coin supérieur gauche de la figure 7A et aboutit à un dispositif 410 de contrôle de parité. Celui-ci effec- tue un contrôle de parité sur la donnée existant entre le point o elle est placée sous forme de byte de 8 bits et le point o elle est mise en mémoire. Si une erreur de parité est détectée, une porte ET 436 excite l'entrée d'horloge d'une bascule 438 de manière à la * positionner afin qu'elle indique une erreur de parité de la ligne- commune d'entrée d'unité de commande de lignes principales. Ceci entraîne alors l'allumage d'une diode électroluminescente 439 donnant une indication visuelle de l'erreur. - La ligne commune d'entrée d'unité de commande de lignes principales se prolonge au-delà du dispositif 410 de contrôle de parité pour être appliquée à l'entrée du tampon d'entrée de l'unité de commande de lignes principales, lequel est-constitué d'éléments de-mémoire à accès direct 412, 414, 416, 418 et 420. Le byte supé- rieur d'un mot de 16 bits est contenu dans les éléments 412 et 414, tandis que le byte d'ordre inférieur d'un mot est contenu dans les éléments 416 et 418. Les deux bits de parités, l'un pour l'ordre supé- rieur et l'autre pour l'ordre inférieur, sont contenus dans l'élé- ment 420. Puisque les deux bits de parité sont contenus dans la meme mémoire, la parité du byte d'ordre supérieur est maintenue dans une bascule 434 jusqu'à ce-que le byte d'ordre inférieur ait été décrit. La ligne commune d'entrée à 8 bits arrive à ces éléments de mémoire et la mémoire sert à assembler des bytes de 8 bits en mots de 16 bits.. La sortie de la mémoire est connectée à des étages d'attaque a trois états 422, 424 et 426. Ces étages d'attaque à trois états sont mis en service par l'unité de commande de lignes principales lorsque l'unité de commande de lignes principales délivre une donnée à l'in- terface de commande de lignes principales. Ces étages d'attaque à trois états correspondent aux étages d'attaque à trois états 205 de la figure 3C. La ligne 206 de la figure 3C correspond aux lignes de sortie des étages à trois états 422, 424 et 426. Les lignes de sortie des étages à trois états 422, 424 et 426 vont jusqu'à deux dispositifs de contrôle de parité, un dispositif 428 de contrôle-de parité d'ordre supérieur et un dispositif 430 de contrôle de parité d'ordre inférieur. Les sorties de ces dispositifs de contrôle de parité vont à une porte OU 432. Le signal de sortie de la porte OU 432 est appliquée en entrée a une bascule 440. Si, lorsque l'unité de commande de lignes principales délivre une donnée à l'interface de commande de lignes principales, une erreur de parité est détectée sur la ligne commune bidirectionnelle à 16 bits, alors la bascule 440 se positionne pour indiquer une condition d'erreur de parité. L'étage d'attaque à trois états 426 envoie les bits de parité du byte d'ordre supérieur et du byte d'ordre inférieur à l'interface de commande de lignes principales, de même que le signal de commande indiquant à l'interface de commande de lignes principales le moment o la donnée présente sur une ligne 450 de la figure 7D est valable. Les figures 8A et 8B présentent la commande du tampon d'entrée 121. Une bascule 500 sert à commander la ligne commune bidirectionnelle de données 206 entre l'unité de commande de lignes principales et l'interface de commande de lignes principales. Cette bascule est commandée par le signal "effacement pour délivrance" venant du modem 101. Ce signal est utilisé de telle manière que, pendant la réception d'une donnée, les étages d'attaque à trois états 205 sont autorisés à envoyer la donnée à l'interface de com- mande de lignes principales. Lorsqu'un message est délivré, la ligne associée au signal "effacement pour délivrance" est rendue active et amène un niveau "0' sur la sortie Q de la bascule 500. Si la bascule 500 est repositionnée, les étages d'attaque à trois états 205 sont invalidés et l'interface de commande de lignes prin- pales est induite à délivrer une donnée à l'unité de commande de lignes principales via la ligne commune bidirectionnelle de données 206. On note qu'à l'entrée de la bascule 500, se trouvent une porte ET 500' et un inverseur 500".- Une porte ET 504 reçoit en entrée le signal d'horloge de la mémoire ainsi que-le signal d'une ligne de validation 505 venant du traducteur d'instruction 124. La porte ET 504 autorise le traducteur d'instruction à commander quels bytes de donnée seront placés en mémoire. Ainsi-que cela a été établi précédemment, il existe deux bytes de synchronisation entre la zone d'en-tête et la zone de données, qui ne sont pas utilisés.%La ligne 505 sert à faire supprimer par le traducteur d'instruction ces deux caractères du message lors de son stockage dans la mémoire du dispositif d'accès au réseau. Le signal de sortie de la porte ET 504, empruntant une ligne 532, est appliqué à une bascule 526, une porte ET 530 et une bascule 520. La ligne 532 transporte un signal d'impulsion d'horloge, et la bascule 526 est une simple bascule de division par -deux qui choisit entre l'écriture sur les 8 bits d'ordre supérieur du tampon d'entrée et l'écriture sur les 8 bits d'ordre inférieur du tampon d'entrée. Les portes ET 528 et 530 sontutilisées conjointement aux signaux de sortie de la bascule 526 pour produire les signaux d'écriture relatifs à la partie supérieure et à la partie inférieure de la mémoire tampon. Lorsquê des mots sont écrits dans la mémoire tampon, un compteur 514 de commande d'entrée est incrémenté. Le compteur de commande d'entrée 514 et un compteur-512 de commande de sortie délivrent respectivement des signaux à un multiplexeur 522 et deviennent les lignes d'adresse des éléments de mémoire (du type à accès aléatoire) du tampon d'entrée de l'unité de commande de lignes principales. Le multiplexeur 512 travaille sur la base d'un signal d'horloge de période dé 80 ns, si bien que l'adresse passe- du compteur d'entrée au compteur de sortieet revient toutes les ns. Ceci autorise l'écriture dans la uémoire tampon et la lecture de la mémoire tampon en une durée de 160 ns; qui est la durée d'un byte sur la ligne principale de données. Pour chaque mot écrit, le le compteur de commande d'entrée 514 est incrémenté, et un compteur de mot 516 est également incrémenté. Les éléments de mémoire uti- lisés dans le tampon d'entrée ont une "profondeur" de 16 mots. Ainsi, le signal appliqué à l'entrée de report du compteur de mot 516 est envoyé à la bascule 520 et, si 16 mots de donnée sont écrits dans le tampon, alors la bascule 520 se positionne, ce qui provoque la notification d'un état de débordement du tampon et l'allumage d'une diode électroluminescente 521, ainsi que la déli- vrance d'un signal indiquant cette condition d'erreur. Le fonctionnement typique devrait être tel que, lors- - qu'une donnée est placée dans la mémoire à partir de l'unité de com- mande de lignes principales, l'interface db commande de lignes prin- cipales retire la donnée de la mémoire, si bien que le compteur de mot 516 ne devrait jamais être incrémenté jusqu'à "16"l puisque le compteur de mot est décrémenté à chaque fois qu'un mot de 16 bits est prélevé du tampon. Une porte OU 518 détecte simplement que le compteur de mot a atteint "O". On note qu'à la sortie de la porte 518 se trouve un inverseur 518'. Lorsque le compteur de mot a atteint "O", cela signifie qu'il ne reste aucune donnée dans le tampon d'entrée de l'unité de commande de lignes principales. Les fonctions de diagnostic de l'unité de commande de lignes principales ne sont validées que sur la partie d'un transfert relative à la donnée. Si les fonctions de diagnostic de l'unité de commande de lignes princi- pales consistent en l'invalidation des divers générateurs de parité se trouvant-le long de la ligne commune d-'entrée de l'unité de commande de lignes principales sur la partie d'en-tête du message reçu, le message sera très probablement écarté en raison des-erreurs ainsi induites,-et, par conséquent, une bascule 506, une porte ET 510 et un inverseur 508 servent à invalider le décodage de la partie diagnostic jusqu'à ce que la partie relative à la zone de données du message reçu ait été rencontré. Les figures 9A, 9B, 9C et 9D se rapportent à la figure 3A.- Ces quatre figures couvrent une partie du traducteur d'instruction 124 de l'unité de commande de lignes principales. Des mémoires fixes programmables 124a de la mémoire d'instruction sont présentées sur les figures 9A et 9C. La sortie d'une mémoire d'instruction 124a présentée sur la figure 9A maintient la partie d'adresse suivante de l'instruction. Chaque instruction de la partie de microcodage de -37 l'unité de commande de lignes principales possède une zone d'adresse suivante et chaque instruction du microcodage est une instruction de saut. Chaque saut est un saut de décision basé sur le signal de sortie du commutateur multiplex 130 représenté sur les figures 9B et 9D. Le commutateur multiplexeur représenté sur ces deux figures reçoit à ses entrées des bits du type matériel d'équipement. Le' commutateur multiplexeur est commandé à partir de la mémoire d'ins- truction 124a présenté sur la figure 9C. Les signaux de sortie de la mémoire fixe programmable PROM commandent le choix de celui des nombreux bits d'entrée du type matériel d'équipement en vue de son contrôle à l'intérieur d'une instruction quelconque particulière. Une ligne de sortie 550 du-commutateur- Multiplexeur 130 est connectée à l'entrée de donnée d'une bascule 551. Le signal d'horloge de cette bascule 551 est un signal d'horloge de contrôle qui est produit dans l'unité logique 103. Ce signal d'horloge déter- mine l'instant auquel le bit à contr8ler sera échantillonné. Le signal de sortie de la bascule 551 devient le bit d'adresse d'ordre inférieur de l'instruction suivante. L'aptitude de ce traducteur d'instruction particulier A prendre une décision est déterminée par l'utilisation du bit de contrôle comme bit d'adresse d'ordre infé- rieur, si bien que l'adresse suivante indiquée par les sorties du registre de maintien 250 aura un bit d'ordre inférieur de niveau "0" ou de niveau "1" selon le signal de sortie du commutateur mul- tiplexeur 130. La sortie du registre de maintien 250 est connectée à un réseau de contrôle de parité 552, qui contrôle la parité des 8 bits de la zone d'adresse suivante. Le microcode est ainsi conçu que, tous les 8 bits d'instruction, il existe un bit de parité impaire associé. Sur la figure 9C, la mémoire d'instruction 124a est également connectée à un registre 555. Les sorties du registre 555 sont connectées à une unité de contrôle de partité 556. Le même schéma se répète dans tout le reste du circuit logique du traducteur d'instruction de l'unité de commande de lignes princi- pales. Chaque instruction du microcode de l'unité de com- mande de lignes principales est une instruction de saut. Toutefois, pour permettre un ordonnancement simple de la mémoire, le bit infé- rieur de l'adresse d'instruction courant est envoyé de la mémoire d'instruction 124a dans un inverseur 560. Une ligne 561 transmet ce bit d'ordre inférieur au commutateur multiplexeur 130. La mémoire d'instruction opérant la sélection du commutateur multiplexeur peut alors contrôler le bit d'ordre inférieur de l'instruction courante, et l'assembleur place le bit approprié dans cette instruction de façon que l'instruction immédiatement suivante soit exécutée. L'assembleur prend soin de travailler sur l'adresse suivante appro-. priée de la mémoire d'instruction 124a présentée sur la figure 9A. Par l'emploi du bit d'ordre inférieur, le travail séquentiel de la mémoire s'effectue, bien que le circuit logique de microcodage contrôle en réalité le bit d'ordre inférieur. Les lignes 565, 566, 567 et 568 de la figure 9C et la ligne 580 de la figure 10A sont connectées de manière a valider l'un des cinq multiplexeurs de contrôle du commutateur multiplexeur 130. Les lignes 570, 571 et 572 sont alors utilisées pour opérer le choix de celui des huit signaux d'entrée appliqués au multiplexeur de contrôle choisi qui sera le signal de sortie du commutateur de multi- plexeurs. Un seul de tous les signaux d'entrée appliqués au commuta- teur de multiplexeurs devient le signal d'entrée de la bascule 551. On passe maintenant aux figures lOA, lOB, l1C et 10D. Les mémoires d'instruction 124A présentées sur les figures 1OA et lOC sont connectées en sortie au registre de maintien 250. Les signaux de sortie du registre de maintien sont appliqués à deux dispositifs 600 et 601 de contrôle de parité. Un bit de parité est associé à chacun de ces deux bytes de 8 bits. Par les sorties du registre de maintien, les bits vont aux décodeurs 604 à 609 que représentent les figures lOB et 10D. Les décodeurs servent à sélectionner divers registres de la partie logique de l'unité de commande de lignes prin- cipales et à fournir divers processus de cadencement et d'échantil- lonnage à d'autres registres. L'ensemble de ces décodeurs constitue l'interface séparant la partie de microcodage de la partie du maté- riel d'équipement. Représentée sur la figure lOB, une bascule 610 sert à valider les compteurs de longueur 195 et 196 de manière qu'ils se mettent à compter après avoir été chargés. On note que la t. bascule 610 est connectée par sa borne 6 à un inverseur 611. Une ligne 615 part du décodeur 604 pour effectuer l'effacement du registre de séquence FCS 120 de la figure 3C. Une ligne 616 partant du déco- deur 604 est connectée à l'interface de commande de lignes principales- et sert à fournir le numéro d'interruption que l'unité de commande de lignes principales envoie à l'interface de commande de lignes principales à la fin d'une opération. Une ligne 617 charge un registre, d'état de l'unité de commande de lignes principales dans l'interface de commande de lignes principales. Une ligne 618 chargé le registre 192, dit registre FROM, que présente la figure 3C. Une ligne 619 est utilisée pour charger le registre 145' de la figure 3B. Une ligne charge le compteur de resynchronisation et apparalt sur la figure 3C. Une ligne 621 est utilisée pour repositionner les compteurs d'entrée, de sortie et de mot 150, 207 et 151 de la figure 3C. Une ligne 622 n'est pas utilisée. Une ligne 623 charge le compteur.195 de longueur d'ordre supérieur présenté sur la figure 3C. Une ligne 624 charge le byte d'ordre inférieur du compteur de longueur 196. Une ligne 625 valide les commutateurs 161 d'adresse d'unité de commande de lignes principales à émettre sur la ligne commune de sortie 221. Une ligne 626 valide l'émission du code d'adresse sur la ligne com- mune de sortie 221. Une ligne 627 valide les commutateurs 246 de para- mètre de resynchronisation à émettre sur la ligne commune de sortie 221. Une ligne 628 valide la mémoire fixe programmable, dite mémoire PROM, à émettre sur la ligne commune de sortie 221. Une ligne 629 valide la délivrance des huit premiers bits ou bits d'ordre supérieur, de la séquence FCS sur la ligne - commune de sortie 221, et ceci est indiqué sur la figure 3C sous forme de signal d'entrée du registre 120 de séquence FCS. Une ligne 630 est connectée en entrée au registre de séquence FCS 120 pour valider l'émission du deuxième byte ou byte d'ordre inférieur, sur la ligne commune de sortie 221. Une ligne 640 valide la délivrance à la ligne principale de données de 8 bits d'information d'état se trouvant sur la ligne commune de sortie 221. Une ligne. 641 valide le registre d'adresse d'unité de commande de-lignes principales de façon qu'il soit validé sur la ligne commune de sortie 221 pour la délivrance à la ligne principale de donnée. Une ligne 643 valide également un byte de 8 bits d'état se trouvant sur la ligne commune de sortie en vue de sa délivrance à la ligne principale. Une ligne 649 venant du décodeur 607 est utilisée pour décrémenter les compteursde longueur 195 et 196 présentés sur la figure 3C. Une ligne 650 est utilisée pour effacer un registre de verrouillage qui maintient divers bits du type matériel d'équipement commandant l'émission et la réception de données. Des explications plus détaillées seront données ultérieurement sur ces bits de ver- rouillage. Le signal d'une ligne 651 est utilisé en relation avec le registre d'adresse d'erreur comme signail d'horloge pour charger l'adresse de microcodage de l'unité de commande de lignes principales qui a détecté une condition anormale dans le registre d'adresse d'erreur. Le registre d'adresse d'erreur contient l'adresse de micro- codage qui a détecté la condition anormale. Ceci constitue un moyen de repéraged'erreurs. Une ligne 652 porte un signal d'horloge qui repositionne un mécanisme de minuterie que la partie de microcodage de l'unité de commande de lignes principales utilise pour mettre fin à divers événements. La minuterie fonctionne à partir d'un état de reposi- tionnement. La minuterie possède quatre lignes produisant des inter- valles de temps que la partie du microcodage de l'unité de commande de lignes principales échantillonne pour déterminer A quel moment une certaine durée s'est écoulée depuis l'instant o la minuterie a été remise à zéro. Une ligne 653 charge le registre de fonction 170 pré- senté sur la figure 3B. Des lignes 654, 655 et 660 sont utilisées pour transporter une information d'état de l'unité de commande de lignes principales à l'interface de commande de lignes principales. Des lignes 673, 672 et 671 servent à commander le registre fixe programmable 220 de la figure 3D. Ces lignes servent à la sélection d'un byte pris parmi trois bytes différents qui peut être choisi dans le registre de mémoire pour être placé sur la ligne commune de sortie 221. Une ligne 674 porte le signal de sortie utilisé pour sélectionner celui des commutateur qui doit ouvrir la voie sur la ligne commune 188 en vue de la comparaison de codes d'accès ou de la production de codes d'accès. Une ligne 674 qui apparaît sur la figure 3B constitue une entrée du tampon 186. Une ligne 675 sert à valider la ligne commune de sortie 221 relativement à l'interface de commande de lignes prin- cipales pour permettre la délivrance d'une information d'état à l'interface de commande de lignes principales. Ainsi, ce signal est utilisé en relation avec les lignes 654, 655 et 660 pour le transport d'une information d'état à destination de l'interface de commande de lignes principales. Une ligne 676 sert à valider la délivrance de données à la ligne commune de sortie 221 par les étages d'attaque à trois état 225, 226. t Les lignes 644 à 649, 661 à 666 et 667 ne sont pas utilisées. Les figures llA, l1B et llC présentent de façon détail- lée le traducteur d'instruction 124 et, plus spécialement, la mémoire d'instruction, le registre de maintien et un circuit de verrouillage adressable. La mémoire d'instruction est encore une fois présentée sous la référence 124a sui les figures llA et llC. Les signaux de sortie de la mémoire d'instruction sont maintenus dans un registre de maintien 250. Les lignes de sortie du registre de maintien passent de la figure 1lA à la figure 11B, sur laquelle les signaux qu'elles portent servent à commander le positionnement et l'effacement du circuit de verrouillage adressable présenté sur la figure 113. Le circuit'de verrouillage adressable comporte deux parties 700 et 701. Les signaux de sortie de ce circuit de verrouil- lage adressable sont des signaux de sortie destinés à une autre partie logique de l'unité de commande de lignes principales que la partie de microcodage de l'unité de commande de lignes principales ne peut commander pour chaque cycle d'instruction, de sorte que ces bits sont mémorisés dans le circuit de verrouillage. Le premier bit délivré par la partie 700 du circuit de verrouillage adressable est une "demande de délivrance" fournie par une ligne 702. Ce signal est délivré au modem pour lui indiquer que l'unité de commande de lignes principales demande la délivrance d'un message et interroge le modem afin qu'il délivre un préambule de 1" sur la ligne principale de donnée. En réponse, le modem délivre un signal "effacement pour délivrance". La ligne 703 porte un signal de "demande d'émission" à l'interface de commande de lignes principales afin de demander que l'interface de commande de lignes principale connecte l'unité de commande de lignes principales de façon qu'elle effectue une émission. Ce signal est produit en réponse à la détection par l'unité de commande de lignes principales d'un signal de l'interface de com- mande de lignes principales indiquant que l'interface de commande de lignes principales détient un massage à transmettre à cette ligne principale de l'unité de commande de lignes principales. Une ligne 704 est également utilisée pendant l'émission et valide une chaine de cadencement d'écriture dans l'équipement matériel de l'unité de commande de lignes principales produisant la délivrance d'un byte de 8 bits chargé chaque 160 ns dans le registre de trans- formation parallèle-série. La chaîne de cadencement produit tous les signaux de synchronisation nécessaires au chargement correct des bytes de la façon nécessaire. Une ligne 705 porte un signal interne faisant fonction de drapeau, qui est utilisé par la partie de microcodage de l'unité de commande de lignes principales. La partie de microcodage de l'unité de commande de lignes principales peut positionner ce bit, puis le contrôler. Ceci s'effectue en rem- placement de moyens de sous-programmation de façon que la partie de microcodage puisse décider laquelle-de deux voies le microcodage doit prendre lorsqu'il délivre un programme commun.-Ceci est égale- ment utilisé pour indiquer certains états d'erreur dans le micro- codage. Une ligne 706 porte la demande de non-réception et est ana- logue à la ligne 703 en ce que son signal est envoyé à l'interface de commande de lignes principales. Ce signal-demande à l'interface de commande de lignes principales de se connecter puisque cette unité de commande de lignes principales reçoit un message de la ligne principale et veut faire passer le message reçu à la mémoire du dispositif d'accès au réseau. Une ligne 707 est utilisée par le microcode de l'unité de commande de lignes principales pour autoriser l'enregistrement du message reçu dans le tampon d'-entrée 121 de l'unité de commande de lignes principales. Cette ligne 707 est connectée à la porte ET 148 de la figure 3C, et elle est également utilisée pour commander l'application de signaux d'horloge au registre de séquence FCS 120, également présenté sur la figure 3C. Une ligne 708 est utilisée pour autoriser l'application d'une fonction d'effacement global à l'inter- face de commande de lignes principales lorsqu'une fonction d'efface- ment global est l'instruction reçue dans un message. Une ligne 709 transporte un bit d'état qui est positionné lorsqu'une instruction de fonction illégale a été détectée dans un message reçu. Alors, le bit d'état est renvoyé sous forme d'une partie du message de réponse pour indiquer à l'unité émettrice que la fonction à exécuter ne peut pas être exécutée. Des lignes 710 et 711 sont commandées-par le microcodage pendant des fonctions de diagnostic. Elles sont utilisées pour valider le renvoi d'une donnée de la ligne commune de sortie à la ligne commune d'entrée et a l'interface de commande de lignes principales. Une ligne 712 porte un bit d'état indiquant que le microcodage de l'unité de commande de lignes principales a déterminé que le message reçu comportait une erreur de séquence FCS. Une ligne 713 porte un autre drapeau interne, signal indicateur adressé à la partie des microcodages pour lui signaler qu'elle effectue une séquence de transmission ou qu'elle effectue une séquence de récep- tion. La ligne 713 est utilisé pour décider quelle voie il faut prendre une fois qu'une instruction de microcodage a été produite à partir d'un programme commun, ceci faisant fonction de moyen de remplacement pour des fonctions de sous-programmation. Des lignes 714 et 715 sont utilisées pour commander la transmission d'une donnée du tampon de sortie de l'unité de commande de lignes principales à la ligne commune de sortie 221. Une diode électroluminescente 740 connectée à la partie 701 du circuit de- verrouillage est utilisée comme indicateur d'inoccupation. Lorsque la diode est allumée, le microcodage est dans-sa-boucle d'inoccu- pation. Le microcodage de l'unité de commande de lignes principales éteint la diode électroluminescente.à chaque fois-qu'il sort de cette boucle. Un inverseur 741 et des portes ET 742 et 743 sont uti- lisés pour écrire une information dans la partie 700 ou dans la partie 701 du circuit de verrouillage. Les portes 742 et 743 ont une entrée d'horloge. Les deux autres entrées,des portes 742 et 743 commandent le choix de la partie dans laquelle il va être écrit. Des lignes 747 à 750 commandent le choix de celui des huit bits qui va être.écrit et indiquent également si le bit sera positionné ou effacé dans le circuit de verrouillage adressable. Le registre de maintien 250 présenté sur la figure llC maintient simplement tous les bits de parité de la-mémoire d'instruction 124a. Tous les bits de parité de la mémoire d'instruction sont maintenus dans ce registre de maintien. Une bascule 760 est utilisée lorsqu'il est fait appel à une mémoire d'instruction de 1K. L'unité de commande de lignes principales acceptera donc une mémoire d'i.nstruction de 512 positions ou une mémoire d'instruction de 1K. S'il est utilisé'une mémoire d'instruction de-lK, cette bascule fournit- le bit d'adresse supplé- mentaire nécessaire permettant d'utiliser la capacité de 1K de cette mémoire fixe programmable particulière. Sur la figure liA, les parties 1, 2 et 3 sont utilisées pour:retarder l'adresse qui adresse la mémoire d'instruction. Ces parties 1, 2 et 3 sont respectivement désignées par les références 799, 799' et 799". Les signaux de sortie de la partie 2 du registre d'adresse sont les signaux d'entrée du registre d'adresse d'erreur de l'unité de commande de lignesprincipales. Si une erreur est détectée, le microcode charge l'adresse de microcodage qui a détecté la condition anormale. Sur la figure lEB, on note que lès bornes 5 et 9 de la partie 700 du circuit de verrouillage sont respectivement reliées aux lignes 703 et 706 par des inverseurs 703' et 706'. On note également que des inverseurs 712' et 714' connectent la partie 701 - du circuit de verrouillage aux lignes respectives 712 et 714. En relation avec les figures 12A, 12B, 12C, 12D et 12E, est représentée l'interface de commande de lignes principales sur la première des quatre figures mentionnées, tandis qu'une interface de dispositifs universelle correspondant à l'interface de dispositifs de la figure 1 est présentée sur la figure 12E. Sur chacune de ces figures, le numéro de référence 32 est utilisé pour désigner la ligne principale interne de données du dispositif d'accès au réseau représenté sur la figure 1. On note également que le symbole Rx se-rapport à la réception d'une donnée, tandis que le symbole Tx se rapport à l'émission d'une donnée. Comme on peut le voir plus particulièrement sur la figure 12A, un premier tampon de données Rx désigné par la référence 800 reçoit une information d'une ligne commune 801 de l'unité de commande de lignes principales et de l'inter-face de commande de lignes.principales. Ce mécanisme synchronise l'unité de commande de lignes principales et la mémoire du dispositif d'accès au réseau ainsi connectées utilisant des registres tampon ét la logique de commande de ces tampons ou la boucle d'instruction'de microcodage. Un deuxième tampon de donnée Rx désigné par la référence 802 sert de mécanisme de groupement de commande pour interverrouiller les instructions Tx et Rx. Le mot de demande de l'interface de commande de lignes principales est commandé par le programme Rx du micro- processeur. Le bit validé Tx, le bit 12 et ce mot interverrouillent le mot de demande Tx. Le microcode de l'interface de commande de lignes principales forme l'interverrouillage. Les règles de program- mation du processeur sont telles sur le programme Rx ne modifie que les bits de demande du mot de demande de l'interface de commande de lignes principales et le programme Tx ne modifie que les bits de demande du mot de demande Tx. Le paramètre Rx et le paramètre Tx sont donc également commandés de façon exclusive par le programme approprié du processeur. Comme le montre la figure 12B, un registre 803 de. donnée de mémoire est un mécanisme du type matériel d'équipement interverrouillant les signaux de validation Rx et Tx de l'unité de commande de lignes principales du mécanisme de groupement de commande. Le matériel d'équipement verrouille tout signal de valida- tion Tx destiné à des unités de commande de lignes principales non validées pour la réception. Ceci élimine le problème selon lequel deux dispositifs du réseau veulent émettre à destination l'une de l'autre et ne veulent pas ou oublient d'autoriser une instruction de réception. Ceci se rapporte à la règle du dispositif d'accès au réseau selon laquelle il faut établir une voie de retour d'écoute si une émission est voulue. Le mécanisme qui autorise ou demande- que plus d'une unité de commande de lignes principales émettent le message se ramène au fait que la premier unité de commande de lignes principales qui "attrape" une ligne principale de données émet le message. Des lignes principales de données redondantes ou n'importe quelle ligne principale ou n'importe quel utilisateur et d'autres instructions permettent que le travail soit accepté et accompli. Un commutateur multiplex 804 produit un signal d'entrée à destination du registre 803. Ce commutateur multiplex constitue un mécanisme permettant d'arrêter ou de faire attendre l'unité de commande de lignes principales pour que le microprocesseur puisse produire une réponse relative à un autre message. Ce mécanisme permet également à l'interface de commande de lignes principales de produire des réponses telles que des fonctions d'autovidage et de boucle de diagnostic. - Comme le montre la figure 12A, les tampons 800 et 802 reçoivent respectivement des données de l'unité de commande de lignes principales via la ligne commune 801. Le tampon 800 reçoit une donnée qui est passée dans le tampon 802 suivant un processus de resynchronisation. Ainsi, le registre 802 reçoit une donnée de l'unité de commande de lignes principales via le tampon 800. Le contenu du tampon 800 est immédiatement chargé dans le tampon 802 en vue de son transfert à la mémoire. Comme le montre la figure 12B, le registre 803 main- tient la donnée à écrire dans la mémoire 36 du dispositif d'accès au réseau de la façon indiquée sur la figure 1. Le commutateur mul- tiplexeur 804 fournit un signal d'entrée à destination du registre 803. Ce commutateur multiplexeur laisse passer les bits de parité reçus du tampon 802 à destination du registre 803 ou bien, dans le cas d'une donnée d'interface de commande de lignes principales pro- duite intérieurement, le commutateur multiplexeur 804 applique au registre 803 les bits de parité produits par une unité logique 805 de contrôle et de production de parité. Comme le montre la figure 12A, un tampon de donnée Tx 806 maintient la donnée à transférer à l'unité de commande de lignes principales en vue de sa transmission. Ce registre effectue une partie des fonctions de resynchronisation et de tamponnage entre les opérations de transmission à l'unité de commande de lignes principales et à la mémoire du dispositif d'accès au réseau. La sortie du tampon 806 s'applique via la ligne commune 801. Comme le montre la figure 12B, un registre 807 de donnée de lecture saisit et maintient la donnée reçue-de la mémoire du dispositif d'accès au réseau en vue d'une utilisation interne dans l'interface de commande de lignes principales ou en vue d'un transfert au tampon 806 pour une opération- de transmission de donnée à l'unité de commande de lignes principales. Un multiplexeur 808 tranmet les bits de parité venant du registre 807 au registre 806 ou bien, dans le cas d'une donnée produite intérieurement par l'interface de commande de lignes principales, il connecte l'unité logique 805.de contrôle et-de production de parité au registre 806 afin 'Ie lier des bits de parité appropriés à la donnée produite par l'interface de commande de lignes principales. L'unité logique 805 vérifie la parité de la donnée reçue de l'unité de commande de lignes principales ou lue dans la mémoire du dispositif d'accès au réseau. Dans le cas o l'interface de commande de lignes principales délivre une information d'état ou une donnée à la mémoire du dispositif d'accès au réseau ou.à l'unité de commande de lignes principales, cette unité logique pro- duit les bits de parité appropriés pour la donnée ou l'information d'état à déUivrer. Un multiplexeur 810 applique les bits de parité venant du tampon 802 ou du registre 807 à l'entrée de l'unité logique 805 afin que soient effectués les contrôles de parité voulus. Le multi- plexeur 810 conditionne en uutre l'unité logique 805 de façon à lui permettre de produire les bits de parité appropriés pour une donnée produite intérieurement par l'interface de commande de lignes principales. Des.registres 812, 814 et 816 sont des registres d'état qui sont chargés parl'unité de commande de lignes principales connectée afin de transmettre l'information d'état produite par l'unité de commande de lignes principales à La mémoire du dispositif d'accès au réseau. Un registre 818 de drapeau de commande effectue la fonction de resynchronisation et de verrouillage qui est demandée par l'interface de commande de lignes principales pour que soit présentée une donnée stable à l'unité logique 805 de contrôle et de production de parité et à l'unité logique de contrôle de micro- traduction d'instruction de l'interface de dispositifs universelle. L'unité logique d'état 820,de l'interface de commande de lignes prin- cipales est un étage d'attaque de la ligne commune à trois états permettant d'appliquer à l'entrée du registre 818 de drapeau de commande l'information d'état interne de l'interface de commande-de lignes principales. Un registre d'interruption 822 de l'unité de commande de lignes principales est chargé par l'unité de commande de lignes principales connectée afin d'informer l'interface de commande de - -lignes principales des résultats de l'opération qui a été réalisée. Le code chargé dans ce registre est également stocké dans la mémoire du dispositif d'accès au réseau comme information d'état. Une unité de contrôle 824 de l'interface de commande de lignes principales est un étage d'attaque de ligne commune à trois états permettant d'appliquer au registre'818 de drapeau de commande l'information d'état de fonctionnement interne relative à la ligne principale et à l'interface de commande. Un circuit de verrouillage 830 de l'unité de commande de lignes principales constitue un mécanisme au moyen duquel l'interface de commande de lignes principales laisse passer une information de commande et d'état via une ligne commune 831'à destination de l'unité de commande de lignes principales con- nectée via une ligne commune d'état 832 de l'unité de commande de lignes principales, comme on peut le voir sur la figure 12A. Une unité logique 834 de validation de réception et de demande d'écriture- dont les parties 834A et 834B se rapportent respectivement à la validation de réception et à la demande d'écriture, comme le montre la figure 12D, effectue une fonction de masquage permettant à la - seule unité de commande de lignes principales validée pour la réception de demander la délivrance d'une donnée à une ligne princi- pale. Cette unité logique verrouille et maintient en outre la demande- jusqu'à ce qu'une unité de commande de lignes principales soit connectée à l'interface de commande de lignes principales. Une unité logique 836 de priorité et de connexion diunités de commande de lignes principales effectue la résolution des conflits qui apparaissent lorsque deux unités de commande de lignes principales ou plus demandent d'être connectées en même temps à l'interface de commande de lignes principales. L'opération logique permettant de masquer des unités de commande de lignes principales non choisies ou des unités de commande de lignes principales non validées est également effectuée dans cette unité. Les tampons 800, 802 et 806 effectuent certaines fonctions logiques en relation avec la séquence de transfert de donnée uti- lisée par l'interface de commande de lignes principales. Une bas- cule d'attente (non représentée) suspend la délivrance du signal d'horloge de niveau bas au registre de l'interface de dispositifs. Lorsque l'horloge est invalidée, l'instruction de transfert de donnée ne produit rien puisque le signal d'horloge bas est bloqué de façon à empocher la production de signaux d'horloge pour la demande de la mémoire du dispositif d'accès au réseau, le compteur de longueur et les compteurs d'adresse, empêchant ainsi le transfert de données en relation avec un tampon de donnée Tx ou Rx d'unité de commande de lignes principales. Comme on peut le voir sur la figure 12E, qui contient l'interface de dispositifs universelle ou l'interface de dispositifs que représente la figure 1, on voit que les émetteurs à trois états sur une ligne commune d'adresse 850 du dispositif d'accès au réseau sont connectés à la ligne commune 32. La fonction de comptage d'adresse relative à l'adressage de la mémoire du dispositif d'accès au réseau est effectuée par un compteur d'adresse 852. De même, un compteur de longueur 854 détermine la longueur du message de donnée délivré. Un multiplexeur 856 est réglé de façon à permettre la connexion respective du compteur d'adresse 852 et du compteur de longueur 854 avec la ligne commune 32. Un registre 860 assembleur-désassembleur est utilisé par l'interface de commande de lignes principales pour contrA1ler des bits, effectuer des mémorisations temporaires, etc. Il n'est pas utilisé pour des opérations d'assemblage et de désassemblage, mais ce type de registre est nécessaire pour une telle fonction. On décrémente le compteur de longueur 854 à partir d'un numéro de départ prédéterminé pour déterminer la longueur d'une opéra- tion de transmission de donnée ou la limite de taille d'une mémoire tampon lors d'une opération de réception. Un réseau à décalage 862 autorise un décalage de 0, 4, 8 ou 12 positions dans une donnée qui le traverse. Une bascule 864 de positionnement et d'efeacement de bit est utilisée pour le positionnement ou l'effacement des bits $ à 15 à partir du transfert d'une donnée dans un registre. Un émetteur à trois états 866 est utilise p:: u n- necter un registre de fichier 868 à la ligne commune 32. Le xgm de fichier peut être un registre de fichier de 16 mots sur 15 i ts- permettant de stockar des paramètres d'exploitationet des inmî a- tions d'état. Un multipleur de contrôle 870 est utilUsé pour:esettxre le contrôle du contenu du registre qui se trouve alors validé A émettre dans la ligne commune 32. Un émetteur 872 du type mémoire fixe programnmable est utilisé par l'interface de commande de lignes principales -ur trans- former les bits 0 à 7 se trouvant sur la ligne 32 en des iean, " et "1" lorsqu'une donnée de la mémoire fixe programmable 3RM est choisie pour les bits 8 à 15 sur la ligne 32. Ceci est fait lr éviter toute interférence sur la ligne 32. Ainsi, l'autre partie de l'émetteur 872 relative aux bits 8 à 15 applique à la 1igne 32 ime donnée venant d'une mémoire fixe programmable 874 (52,1x20 positions)_ Un microtraducteur d'instruction 876 (8 x M 2:d3stone.) produit des adresses et contient une pile de données penretant de fabriquer des sous-programmes de microcodage et fait également fonc- tion de mécanisme de contrôle permettant d'effectuer des hranchements conditionnels. La mémoire fixe programmable 874 permet de mamciTr des programmes de commande. * Un circuit de verrouillage 874 est un r=uit,de w-r- rouillage adressable destiné à être utilisé en fonctin des edi- gences de la programmation. Les fonctions "exécution", pogressind" et "effacement global" sont assignées en permanence au circuit Ae verrouillage d'adresse 874. Le reste du circuit de versDu'llage n'est pas utilisé par l'interface de commande de lignes pxi _i51es. Une unité logique d'horloge 880 produit un signal d'horloge de registre permettant de déterminer dans quel registre mne donîe présente sur la ligne commune 32 doit être chargée. Une unifé d'horloge 882 produit des signaux d'horloge de compteurs d'adresse et de longueur et permet un fonctionnement en paralille avec d'autres signaux d'horloge de registre. Une unité logique 884 de sélection de ligne commune détermine quel registre doit être validé relativement à la ligne 32 ou quelle donnée doit être autorisée à y passer. Une unité d'horloge 886 constitue une source de signaux d'horloge pour les registres. Ces indications mettent fin à la description parti- culière des éléments formant le matériel d'équipement du dispositif d'accès à un réseau selon l'invention. On va maintenant présenter le fonctionnement de ce dispositif selon l'invention. - La ligne commune 32 de la figure l est une liaison de connexion entre les divers éléments du dispositif d'accès au réseau. Parmi les éléments reliés à la ligne commute 32, on note l'interface de commande de lignes principales, le processeur 34, l'interface de dispositifs, la mémoire 36 et l'interface-d'entretien 38. L'utilisation de la ligne commune 32 se partage de façon égale entre les trois éléments actifs que constituent l'interface de commande de lignes principales, le processeur et le dispositif d'interfaces.. L'accès à la ligne commune est accordé par multiplexage par division du temps et un accès égal est garanti pour tous les éléments. A titre d'exemple, un système selon l'invention peut fonctionner sur la base d'un cadre temporel de 320 ns offrant 106,6 ns à chaque dispositif. Ainsi, à l'intérieur de sa propre tranche de temps - d'accès, l'élément actif considéré peut accéder à n'importe quelle adresse dans la ligne commune. Ainsi que cela est indiqué sur les figures, les symboles suivants sont utilisés sur diverses lignes affectées à des signaux pour désigner les fonctions décrites ci-après. Le signal "moins M/C" - indique qu'une fonction d'effacement global est reçue par une unité de commande de lignes principales qui a été validée pour commander au dispositif d'accès au réseau ou à l'interface de commande de lignes principales de produire un effacement global de l'unité de commande de lignes principales. Le signal "moins donnée Rx prête" a pour effet de charger une donnée du tampon de donnée-d'-entrée de l'unité connectée de commande de lignes principales dans le premier tampon de donnée d'entrée de l'interface de commande de lignes prin- cipales. Le signal "moins tampon Rx vide dans l'unité de commande de lignes principales" informe l'interface de commande de lignes principales que le tampon de donnée de sortie de l'unité de com- mande de lignes principales connectée peut recevoir une donnée. Le signal "validation interruption-état" précise de la manière suivante l'ordre d'interruption envoyé à l'interface de commande de lignes principales: une interruption "zéro" es t une instruc- tion Rx de fin anormale, une interruption "un" est une séquence Rx de fin anormale, une interruption "deux" est une séquence Tx de fin anormale, une interruption "trois" est une fin d'instruc- tion Rx, une interruption "quatre" est une fin de séquence Rx, une interruption '-cinq" est une fin-de séquence Tx, et une interruption "six" est un avertissement de fin de mode 'd'enchaînement. Le signal "moins charge INT" verrouille les trois lignes de signaux d'interruption codés de l'unité de commande de lignes principales dans le registre d'interruption de lLinterface de com- mande de lignes principales. Le signal "moins état CLKO" verrouille l'information d'état de l'unité de commande de lignes principales dans les huit bits d'ordre supérieur du premier registre d'état de l'interface de commande de lignes principales. Le signal "moins- état CLK1" verrouille l'adresse d'erreur de l'unité de commande de lignes principales dans les huit bits d'ordre inférieur du premier registre d'état de l'interface de commande de lignes principales. Le signal "moins état CLK2" verrouille l'information d'état de l'unité de commande de lignes principales dans le deuxième registre d'état de l'interface de commande de lignes principales. Le signal "moins invalidation de contrôle de parité de registre Tx deligne commune de données" invalide, lorsqu'il est activé, le contrôle de parité de la donnée de l'interface de com- mande de lignes principales reçue de l'unité de commande de lignes principales connectée. Le signal "moins demande Rx de l'unité de commande de lignes principales" indique que l'unité de commande de lign6s principales faisant la demande a reçu un message d'en-tête. contenant les zones appropriées d'adresse TO et de code d'accès et est en train de demander sa connexion à l'interface de commande de lignes principales. Le signal "moins demande Tx de l'unité de commande de- lignes principales" indique que la tranche de temps de l'unité de commande de lignes principales est arrivée, tandis que a - - -. 248239 1 la ligne de demande Tx de l'interface de commande de lignes princi- pales était active et le modem de l'unité de commande de lignes principales s'était emparé de la ligne principale de données. Une valeur des compteurs de longueur ou de mot de l'unité de commande de lignes principales, qui n'est pas égale au signal zéro, place l'interface de commande de lignes principales dans un état actif correspondant à la condition du tampon d'entrée de l'unité de com- mande de lignes principales connectée. Le signal "moins demande Tx de l'interface de commande de lignes principales" indique que *10 l'interface de commande de lignes principales désire transmettre un message à la ligne principale ou effectuer un- diagnostic, déclenché par le processeur, sur l'unité de commande de lignes principales qui reçoit le signal. Le signal "moins unité de commande de lignes principales connectée" indique que cette unité de commande de lignes principales est logiquement connectée à l'interface de commande de lignes principales. Une seule unité de commande de -lignes principales à la fois peut être connectée A une interface de commande dg lignes principales. Le signal "moins tampon Rx vide dans l'interface de commande de lignes principales" indique à l'unité de commande de lignes principales que le premier tampon de l'interface de commande de lignes principales peut recevoir une donnée. Le signal "moins donnée Tx prête" charge la donnée dans le tampon de sortie de l'unité de commande de lignes principales.. En relation avec les figures 3E et 3F, on va maintenant discuter en détail les définitions des zones de message. La zone d'adresse TO (soit de destination> est le premier byte de8bits ducaxsc- tère de synchronisation dans la zone d'en-tête. Cette zone définit l'unité de commande de lignes principales logique à laquelle le message est destiné, Chaque unité de commande de lignes principales de la ligne principale recevant un message compare cette zone avec sa premier adresse logique de 8 bits. Si les zones concordent, l'unité de commande de lignes principales traite le reste de la zone d'adresse. Si les zones de concordent pas, l'unité de commande de. lignes prin- cipales ne traite pas le reste de la zone d'en-tête, sauf pour l'intro- duire dans sa logique de séquence de contrôle de cadre, ou séquence FCS, Après réception de la zone d'en-tête complète, l'unité de -commande de lignes principales contrôle les résultats de la logique de séquence FCS afin de déterminer si le message reçu est sans erreur. Si aucune erreur n'est apparue, et si le message est un message d'instruction, l'unité de commande de lignes principales charge le paramètre de synchronisation reçu dans son compteur de resynchro- nisation. Si une erreur est détectée, le message est ignoré. La zone de fonction est le deuxième byte qui fait suite au caractère de synchronisation. La zone de fonction comporte quatre sous-zones: un cadre d'instruction de réponse, des diagnostics de validation, des fonctions de diagnostic et des fonctions d'instruc- tion. Dans tous les cas, le contrôle de l!.adresse TO et de la séquence de contrOle de cadre de l'en-tête doit être satisfaisant pour qu'une partie quelconque de la zone de fonction soit exécutée. Les fonctions d'instruction sont utilisées par l'unité de commande de lignes principales et l'interface de commande de lignes principales pour commander la liaison de données. Les codes d'instruction sont -O est la resynchronisation, 1 est l'effacement global> 2 est l'instruction de donnée, 3 est l'instruction diagnostic de la ligne principale de l'interface de commande de lignes princi- pales de validation, 4 est l'autochargement, 5 est l'autovidage, Eest l'exécution et7 est la progression. Les paramètres de longueur doivent être égaux à zéro pour des codes d'instruction 0, 1, 6 et 7. Toute donnée délivrée avec ces instructions sera perdue. L'unité de commande de lignes principales doit être validée par le commuta- teur de commande du dispositif d'accès au réseau afin qu'il soit procédé aux instructions 1,4, 5, 6 et 7. Le code d'instruction de resynchronisation est 0. Cette instzuction est fondamentalement une fonction NOP (blanche) qui peut être utilisée pour placer l'état, associé au matériel d'équipe- ment, de l'unité de commande de lignes principales et, ou bien, du dispositif d'accès au réseau sur la ligne principale de données. La valeur de la zone ou du paramètre de resynchronisation est insérée par le matériel d'équipement de l'unité de commande de lignes prin- cipales qui effectue l'émission. La seule action entreprise par l'unité de commande de lignes principales en réponse à une telle instruction consiste à charger le paramètre de resynchronisation reçu dans son compteur de resynchronisation et'à émettre un message de réponse d'état de matériel d'équipement. Le code d'instruction d'effacement global est 1. Lorsque cette instruction est reçue, l'unité de commande de lignes 5. principales contrôle le signal de commande de dispositif d'accès au réseau de validation qui peut être choisi par l'intermédiaire- d'un'commutateur. Si l'unité de commande de lignes principales n'est pas validée pour commander le dispositif d'accès au réseau, l'unité de commande de lignes principales effectue une instruction de resyn- chronisation et renvoie un état de fonction illégale dans la réponse de matériel d'équipement. Si l'unité de commande de lignes princi- pales est validée pour commander le dispositif d'accès'au réseau, et si la séquence FCS d'en-tête a été vérifiée, l'unité de commande de lignes principales active la ligne M/C (effacement global) & destination de l'interface de commande de lignes principales durant deux cyêles d'instruction. La ligne M/C est bidirectionnelle, et relie l'ensemble des quatre unités de commande de lignes principales et l'interface de commande de lignes principales. Cette ligne peut être activée par l'interface de commande de lignes principales ou - par l'une quelconque des unités de commande de lignes principales pour produire le lancement d'une fonction d'effacement global. Chaque unité de commande de lignes- principales qui reçoit le signal M/C compare celui-ci avec le signal de décodage de l'instruction d'effa- cement global. Ceci est destiné à empocher que l'unité de commande de lignes principales qui a lancé une instruction d'effacemeat global à destination d'une ligne principale ne s'efface complètement. elle-même et ne soit inapte à produire un message de réponse à l'instruction. Le message de réponse à une instruction d'effacement global est émis après que l'unité de commande de lignes principales a délivre le signal d'effacement global à destination de l'inter- face de commande de lignes principales. Si l'interface de commande de lignes principales est à cet-instant connectée, une réponse de processeur sera délivrée ou bien-l'unité de commande de lignes principale enverra une réponse de type matériel d'équipement. Lorsqu'une unité de commande de lignes principales détecte le signal d'effacement global, elle exécute sa séquence de microcodage d'effacement global, puis attend une durée prédéter- minée la réception d'un message d'instruction au moyen duquel elle se resynchronise sur les opérations normales de la ligne principale. Si aucun message n'est reçu pendant cette durée prédéterminée, l'unité de commande de lignes principales délivre un message de resynchronisation de iigne principale et retourne à sa fonction de boucle- de non-occupation normale. Après un effacement global, l'interface de commande de lignes principes n'accepte que les instructions "exécution", "autochargement" et "autovidage" de la part de l'unité de commande de lignes principales connectée. Lorsque plusieurs unités de commande de lignes princi- pales d'un dispositif d'accès à un réseau sont validées pour com- mander le processeur du dispositif d'accès au réseau, l'unité de commande de lignes principales qui est La dernière à envoyer un effacement global a l'interface de commande de lignes principales sera la seule unité de commande de lignes principales a travers laquelle les instructions d'exécution, d'autochargement et d'auto- vidage seront acceptées. La délivrance simultanée d'instructions d'effacement global à plusieurs unités de commande de lignes princi- pales sur un dispositif.d'accès à un réseau constitue une fonction illégale qui doit être évitée. Si une unité de commande de lignes principales délivre un signal d'effacement global et entreprend une séquence d'autochargement, il n'existe pas de moyen d'empêcher une autre unité de commande de lignes principales d'effacer globale- ment la première. Après l'arrêt de la première séquence d'autochar- gement, celle-ci sera réessayée, puis arrêtera la deuxième séquence d'autochargement, etc. Le code d'instruction de donnée est 2. L'unité de commande de lignes principales demande sa connexion à l'interface decommande de lignes principales après que l'adresse TO et le code d'accès ont été reçus et contrôlés. Si les caractères de séquence FCS de l'entête indiquent que la zone d'en-tête contenait une erreur, lrunité de commande de lignes principales retire sa demande de con- nexion à l'interface de commande de lignes principales et ignore le message. Si l'interface de commande de lignes principales est déjà connectée à l'unité de commande de lignes principales, l'unité de commande de lignes principales délivre une information d'état à l'interface de commande de lignes principales contenant l'état d'erreur de séquence FCS, suivie d'une fin anormale d'interruption d'instruction Rx. L'unité de commande de lignes principales attend que le modem relâche le signal de "voie active" avant de retourner à son mode de non-occupation. Si une unité de commande de lignes principales se connecte de façon satisfaisante à l'interface de commande de lignes principales et si-l'en-tête est- reconnue valable, les zones d'en- tête et de donnée comportant tous les cardctères-de séquence FCS sont mémorisées dans la mémoire du dispositif d'accès au réseau à partir de l'adresse précisée par le processeur. Après que l'unité de commande de lignes principale a reçu toutes les données de la ligne principale, elle saisit la ligne principale et attend une période prédéterminée si elle n'est pas dans le mode d'enchalnement des données pour que-l'interface de commande de lignes principales de processeur produise un message de réponse. L'unité de commande - de lignes principales délivre une réponse du type matériel d'équi- pement si le processeur n'en fournit pas une. L'une-quelconque des conditions suivantes-met fin à un transfert de donnée et entraIne que la donnée qui fait suite à l'erreur est perdue. - 1. Le signal de l'unité de commande de lignes principales connectée est retiré; 2. le signal de donnée prête dans le modem est retiré avant que le compteur de longueur de donnée d'unité de commande de lignes principales atteigne zéro; 3. erreur de parité de ligne commune d'entrée d'unité de commande de lignes principales; - 4. erreur de parité Rx de ligne commune d'interface de commande de lignes principales et, ou bien, d'unité decommande de lignes principales; 5. erreur de parité de ligne commune d'interface de commande de lignes principales; 6. erreur détectée de l'interface de commande de lignes principales; 2-48239 1 ou bien 7. débordement du tampon d'entrée de l'unité de commande de lignes principales. Si l'unité de commande de lignes principales ne peut pas se connecter à l'interface de commande de lignes principales, elle effectue une fonction de resynchronisation et un signal d'état d'interface de commande de lignes communes non connectée est envoyé dans la réponse de type matériel d'équipement. Le code d'instruction associé à l'instruction de diagnostics de ligne. principale-d'interface de commande de lignes principales de validationest 3. L'unité Mre commande de lignes - principales réceptrice n'a pas besoin d'être autorisée à commander le dispositif d'accès au réseau pour exécuter cette instruction. Le paramètre de longueur d'en-tête peut être 0 seulement si le diagnostic ne nécessite le transfert d'aucune donnée à l'interface de commande de lignes principales. Toutes les étapes de traitement restantes de l'unité de commande de lignes principales sont, pour cette instruction les mêmes que pour l'instruction "exécution". Lorsque l'interface de commande de lignes principales décode cette instruction, elle décode alors la zone de fonction de diagnostics de ligne principale d'interface de commande de lignes principales et détermine l'action de diagnostic à entreprendre. Ceci est une fonction du microprocesseur et ne sera pas décrit en détail. Le code d'instruction relatif à l'instruction d'auto- chargement est 4. Si l'unité de commande de lignes principales réceptrice n'est pas admise à commander le dispositif d'accès au réseau, l'unité de commande de lignes principales effectue une fonc- tion de resynchronisation et renvoie un état de fonction illégale dans laréponse de type matériel d'équipement. L'unité de commande de lignes principales doit préalablement être validée pour connecter l'interface de commande de lignes-principales en raison de l'ins- truction d'effacement global qui doit précéder cette instruction. L'interface de commande de lignes principales charge alors la mémoire du dispositif d'accès au réseau à partir de zéro au moyen du contenu de la zone d'information de ce message d'instruction. L'inter- face de commande de lignes principales rejette les zones d'en-tête et de séquence FCS. Le nombre de mots de 16 bits charges en mémoire est indiqué par les paramètres de longueur de la zone d'en-tête reçue pour cette instruction. Une réponse du processeur est envoyée par l'unité de commande de lignes principales apres que l'interface de commande de ligaes principales a:désactivé le signal de réponse de processeur d'attente. Si une autre instruction d'autochargement est reçue, la donnée est chargée à la suite du dernier mot de la donnée de l'instruction d'autochargement précédente. L'instruction d'exécution ou un signal d'état de marche da processeur mettent fin à la séquence d'autochargement et invalident les instructions d'autochargement. Le code d'instruction de l'instruction d'autovidage est 5. Si l'unité de commande de lignes principales réceptrice n'est pas validée pour commander le dispositif d'accès au réseau, l'unité de commande de lignes principales effectue une instruction de resyn- chronisation et renvoie un signal d'état de fonction illégale dans la réponse du type matériel d'équipement. Si l'unité de commande de lignés principales est validée pour commander le-dispositif d'accès au réseau, l'unité de commande de lignes principales demande à être connectée à l'interface de commande de lignes principales après vérification de la séquence FCS d'en-tête. L'interface de commande de lignes principales envoie un signal demandant d'attendre la réponse de processeur a l'unité de commande de lignes principales, afin d'empêcher celle-ci de délivrer immédiatement un message de réponse du type matériel d'équipement, et elle se connecte a l'unité de commande de lignes principales. Après connexion, l'interface de commande de lignes principales introduit l'en- tête. L'interface de commande-de lignes principales prépare le transfert de données en provenance de la mémoire du dispositif d'accès au réseau et efface l'état d'attente d'un signal de réponse. L'unité de commande/ de lignes principales émet alors une réponse de processeur suivie. par une zone de donnée. Cette zone de donnée de réponse est cons- tituée par le contenu de la mémoire du dispositif d'accès au réseau à partir de l'adresse indiquée dans le deuxième mot de la zone de donnée. Le nombre de mots de 16 bits transférés est précisé par le premier mot de la zone de donnée de cette instruction. Le deuxième mot de la--donnée définit l'adresse de départ. L'unité de commande -de lignes principales produit et délivre les caractères de séquence FCS relatifs à la zone d'information. Le code d'instruction est 6. Si une unité de commande *de lignes principales n'est pas validée à commander le dispositif d'accès au réseau, l'unité de commande de lignes principales pro- duit une instruction de resynchronisation et renvoie un état de fonction illégale dans la réponse dudit matériel d'équipement. Si l'unité de commande de lignes principales est validée pour comman- der le-dispositif d'accès au réseaux l'unité de commande de lignes principales demande la connexion à l'intereace de commande de lignes principales après vérification de la séquence FCS d'en-tête. L'inter- face de commande de lignes principale extrait la zone de fonction de la zone d'en-tête transférée et décode la zone de code d'instruc- tion. Une fois qu'une instruction d'exécution est décodée, l'inter- face de commande de lignes principales produit un signal d'exicu- tion à destination du processeur. L'unité de commande de lignes prin- cipales transmet un message de réponse de processeur après que l'interface de commande de lignes principales a rendu inactif le signal de réponse de processeur d'attente. L'interface de commande de lignes principales décode et exécute cette instruction à n'importe quel moment. Si l'unité de commande de lignes principales n'est pas en mesure d'&tre connectée à l'interface de commande de lignes prin- cipales, l'unité- de commande de lignes principales effectue une fonction. de resynchronisation et transmet un message de réponse du type matériel d'équipement indiquant-un état d'interface de commande de lignes principales non connectée. Le code d'instruction correspondant à l'instruction - -de progression est 7. Cette instruction est identique a l'instruc- tion d'exécution, mais l'interface de commande de lignes principales délivre des instruction de progression et d'exécution au processeur afin de faire exécuter au-processeur un unique pas d'instruction. La zone de code d'accès a une longueur de 16 bits et est contenue dans les troisième et quatrième bytes de la zone d'en- tête. Cette zone est traitée comme quatre groupes indépendants de 4 bits. Le matériel constituant l'unité de commande de lignes principales modifie -le code d'accès lorsqu'un message d'instruction est transmis. En termes généraux, le code d'accès est un chaînage de bits du type matériel d'équipement pouvant être sélectionnés par communateurs et de bits de logiciel produit par le processeur, bien qu'un système de code entièrement du type matériel d'équipement ou entièrement du type logiciel soit possible. Pour produire le code d'accès, chaque groupe de 4 bits est traité de la manière suivante. Si l'un quelconque des bits du. type matériel d'équipement, qui sont associés à un groupe particu- lier de 4 bits est non nul, les bits du type matériel d'équipement seront délivrés sous forme de ce groupe dequatre bits du code d'accès. Si tous les bits du type-matériel d'équipement relatifs à un groupe sontnuls, les bits. du type logiciel seront envoyés sous forme de ce groupe de quatre bits du-code d'accès. Le matériel constituant l'unité de-commande de lignes principales ne compare la zone de code d'accès reçue avec ses propres bits de code d'accès du type matériel d'équipement pouvant être sélectionnés par coammu- tateurs que dans le cas d'un message d'instruction,. Dans les messages de réponse, les bits de la zone de code d'accès de l'entête servent à renvoyer une information d'état avec la réponse. Si le matériel de l'unité de commande de lignes principales contrôle la zone de code d'accès, chaque groupe de 4 bits est traité indépendamment de la manière suivante. Si l'un quelconque des bits de type matériel d'équipement d'un groupe- de 4 bits de l'unité de commande de lignes principales est non nul, le groupe de 4 bits correspondant du code d'accès de- réception doit concorder avec les bits du type matériel d'équipement. Si tous Ies bits du type matériel d'équipement d'un groupe sont nuls, le groupe correspondant du code d'accès reçu est un code d'accès du type logiciel qui n'est pas comparé avec les bits du type matériel. C'est au processeur du dispositif d'accès au réseau de vérifier ces codes d'accès du type logiciel, La zone de paramètre de resynchronisation est le cinquième byte de la zone d'en-tête. Cette zone est insérée par le matériel d'équipement constituant l'unité de commande de lignes principales émettrice. Le paramètre de resynchronisation est contenu dans les 5 bits d'ordre inférieur de cette zone, tandis que les 3 bits d'ordre supérieur sont toujours nuls. Après qu'une unité de commande de lignes principales a reçu un message d'instruction et a vérifié la séquence FCS d'en-tête, l'unité de commande de lignes principales charge le compteur de resynchronisation au moyen du paramètre de resynchronisation de 5 bits reçu. Le paramètre de resynchronisation est une valeur pouvant être choisie par commuta- teur pour chaque unité de commande de lignes principales. Chaque unité de commande de lignes principales d'une ligne principale-de donnée doit posséder un unique paramètre de resynchronisation dont la valeur ne doit pas être supérieure au rombre d'unitésde commande de lignes principales de-cette ligne principale. Ceci concerne le schéma de règlement des conflits utilisé dans ce dispositif. Cette zone n'est valable que pour les messages d'instruction. Dans un message de réponse, cette partie de l'en-tête est utilisée pour transférer l'information d'état avec la réponse. - La zone d'adresse FROM est le sixième byte de la -zone d'en-tête. L'adresse FRON-indique l'unité logique de commande de lignes principales qui délivre le message. Pour tous les messages, la valeur affichée par commutateur de l'adresse logique-de l'unité de commande de lignes principales émettrice est l'adresse FROM - transmise. Lorsqu'une zone d'en-tête d'instruction-est reçue, l'adresse FROM est stockée dans un registre. Le contenu de ce registre est ensuite envoyé comme paramètre d.'adresse TO dans le message de- réponse., La zone de longueur est constituée des septième et huitième bytes de lazone d'en-tête. Cette zone définit le nombre de mots de 16 bits qui doivent être transmis dans la zone d'infor- mation. Le mot de séquence FCS de donnée n'est pas inclus dans cette valeur. Le septième byte de l'en-tête contient la valeur de comptage de longueur d'ordre supérieur, tandis que le-huitième byte contient la valeur de comptage de longueur d'ordre inférieur. La zone de séquence FCS d'en-tête est constituée des neuvième et dixième bytes de l'en-tête. Ces bytes définissent la fin de la zone d'en-tête et sont utilisés pour valider la récep- tion correcte de cette zone. La séquence FCS utilisée est un algo- rythme de contrôle de redondance cyclique utilisant le polynome générateur de la recommandation V.41 du CCITT, à savoir x & la. seizième puissance,plus x à la douzième puissance, plus x à la cinquième puissance, plus 1. Le registre de reste de séquence FCS d'une unité de commande de lignes principales est initialisé sur des bits "1 " avant l'émission ou la réception d'un message. Chaque byte transmis est prémultiplié par x à la seizième puissance et est divisé par le polynome générateur en vue de l'obtention d'un reste. L'unité de commande de lignes principales transmet le complé- ment du reste final. Si le message est reçu sans erreur, le reste de séquence FCS final de l'unité de commandce de lignes principales réceptrice est un nombre prédéterminé. La zone de donnée est constituée de deux parties, la zone d'information et la séquence FCS d'information. La zone d'information, ou zone I, n'est présente que si la zone de longueur de l'en-tête est non nulle.:Elle contient la donnée qui est transférée entre Ies processus de niveaux supérieurs qui existent dans les unités associées à la ligne principale. Puisque la commande de longueur de donnée est entièrement contenue dans la zone d'en-tête, la zone I est constituée d'un nombre variable de bytes qui sont indépendants du point de vue code et caractère. La longueur de la zone I doit être un nombre pair de bytes de 8 bitas, et une longueur nulle est spécialement permise. La zone de séquence de contrêle de cadrer ou FCS d'information, n'est présente que si la zone de longueur de l'en-tête est non nulle. Cette zone comprend 16 bits de contrôle de cadre qui sont produits à partir du contenu de ai'zone I de la même manière que la zone de séquence FCS de l'en-tête est produite. L'unité de commande de lignes principales insère et élimine automatiquement 2 bits de caractères de synchronisation entre le dernier bit de la séquence FCS d'en-tête et le premier bit de la zone d'information. Ceci est fait pour laisser Aà l'unité de com- mande de lignes principales le temps nécessaire au repositionnement de ses registres de séquence FCS sur des valeurs "l" avant le.traite- ment de la zone d'information. Ces bytes sont appelés des bytes de remplissage de ligne principale. Ceci est nécessaire pour laisser à l'unité de commande de lignes principales réceptrice le temps nécessaire pour recevoir le dernier byte du message avant que le signal de ligne principale prête soit rendu inactif. Le mécanisme de règlement des conflits de la ligne prin- cipale a pour fonction d'éliminer les situations de conflit dans la ligne principale en assignant à chaque unité de commande de lignes principales un laps de temps particulier pendant lequel la transmis- sion sur la ligne principale est autorisée. Chaque unité de commande de lignes principales en relation avec la ligne principale se voit allouer par un dispositif analyseur du type matériel d'équipement un laps de temps qui se subdivise en trancheC et sous-tranches. Il doit y avoir au moins une tranche pour chaque unité de commande de lignes principales, mais des tranches supplémentaires sont autorisées. La durée d'une tranche doit être supérieure à deux fois le retard de propagation totale de la ligne de transmission. Une unité de com- mande de lignes principales selon l'invention peut être conçue de manière à présenter une tranche de temps qui autorise l'utilisation aisée d'un càble coaxial d'une longueur de 2 000 à 3 000 pour le réseau informatique. Cha.que unité de commande de lignes principales associée à une ligne principale se voit allouer un nombre unique de tranches de resynchronisation et dispose d'un compteur de resynchro- nisation qui lui est propre pour maintenir l'unité de commande de lignes principales en synchronisation approximatixe avec toutes les autres unités de commande de lignes principales. Lorsqu'une unité de commande de lignes principale détecte un message d'instruc- tion sur la ligne principale, il arrête le cadencement du compteur de resynchronisation et traite la zone d'en-tête. Si le message est reçu correctement et que la séquence FCS d'en-tête est correcte, l'unité de commande de lignes principales positionne son compteur ' de resynchronisation sur le nombre de resynchronisation de l'unité de commande de lignes principales qui a délivré le message. Le nombre de resynchronisation est le paramètre de resynchronisation reçu dans la zone d'en-tête d'instruction. L'unité de commande de lignes principales recevant le message attend que le signal de donnée prête Trenant du modem arrive, tandis que les autres unités de commande de- lignes principales attendent que le signal de voie active venant du modem arrive. Le signal de donnée prête arrive après le dernier bit de donnée, tandis que le modem impose une attente de type interne pendant une durée prédéterminée après le dernier bit de donnée avant de laisser partir le signal de voie active. Lorsque le signal de donnée prête est émis, l'unité de commande de lignes principales qui a accepté le message délivre des bits de donnée égaux à l'unité sur la ligne commune de donnée jusqu'à ce qu'il puisse transmettre le message de réponse. Ceci maintient le signal de voie active sur le niveau haut pour toutes - les unités de commande de lignes principales et les empêche d'incré- menter leurs compteurs de resynchronisation. Lé signal de voie active appliqué aux unités de commande de lignes principales arrive un moment prédéterminé après que le message de réponse a été délivré, ce qui autorise les compteurs de resynchronisation des unités de commande de lignes principales à compter. A partir de ce point, chaque unité de commande de lignes principales incrémente son compteur de resynchronisation d'une unité pour chaque intervalle de temps prédé- terminé pendant aussi longtemps qu'aucun message n'est transmis sur la ligne principale de donnée. Puisque les horloges des unités de commande de lignes principales ne sont pas synchronisées entre elles, les unités de commande de lignes principales dérivent les unes par rapport aux autres s'il n'y a pas émission de message sur la ligne principale de donnée pendant une certaine durée. Pour empêcher cela, chaque unité de commande de lignes principales est également dotée d'un compteur de conflit. Ce compteur est incrémenté à chaque fois que l'unité de commande de lignes principales arrive à sa tranche de temps sur la ligne principale de données. Ce compteur est reposi- tionnê à chaque fois qu'une émission est détectée sur la ligne. Lorsque le compteur arrive à une valeur de comptage prédéterminée, l'unité de commande de lignes principales émet un message de resyn- chronisation sur la ligne principale afin-de mettre toutes les unités de commande de lignes principales en synchronisme. L'unité de commande de lignes principales *ne peut commencer à émettre un message d'instruction que dans le premier petit laps de temps prédéterminé de la tranche de temps de ligne principale. Ce petit laps de temps prédéterminé peut correspondre à environ 107. de la tranche de temps complète. Ainsi, toutes les unités de commande de lignes principales associées à la ligne principale de donnée voit cette.ligne devenir active pendant la tranche de temps des unités de commande de lignes principales émettrices. Ceci empêche qu'une quelconque unité de commande de lignes principales n'incrémente un compteur de resynchronisation dans les limites de la tranche de temps de l'unité de commande de lignes principales émettrice à cause de positions matérielles sur la table de la ligne principale de donnée. Cette technique utilisant un dispositif analyseur matériel donne accès à la ligne de donnée leurr une base de priorité rotative aux unités de commande de lignes principales. Ceci empêche que l'une des unités de commande de lignes principales ne se voit interdire l'accès de la ligne. Un système de voies de règlement de conflits combattible avec la description qui vient d'être donnée est expliqué en détail dans le brevet des Etats-Unis d'4m&rique n0 4 199 661. La zone d'état de réponse du type matériel d'équipe- ment est l'état de l'unité de commande de lignes principales, de l'interface de commande de lignes principales et du processeur, qui est renvoyé dans chaque message de réponse émis. L'état de réponse du type matériel d'équipement consiste en trois bytes de 8 bits qui représentent trois paramètres qui sont envoyés respec- tivement au troisième, au quatrième et au cinquième byte de la zone d'en-tête de réponse. Le premier paramètre de la zone d'état de réponse du type matériel d'équipement possède 8 bits qui sont représentés de la manière suivante. Le premier bit est positionné lorsqu'un mes- * sage d'instruction est reçu, dans lequel la zone de fonction comporte un bit positionné sur "1" pour valider les diagnostics de l'unité de commande de lignes principales ou bien la fonction d'instruction consiste à valider les diagnostics de l'interface de commande de lignes principales. Le deuxième bit est positionné lorsqu'une erreur de parité est détectée sur une donnée qui est écrite dans le tampon d'entrée de l'unité de commande de lignes principales. Cet état est effacé par un effacement global ou lorsque.le signal de voie active du modem est de niveau bas. Le troisième bit est positionne lorsqu'une erreur de parité est détectée sur la ligne commune de l'unité de commande de lignes principales et de l'interface de commande de lignes principales par l'unité de commande de lignes principales. Cet état est effacé par un effacement global ou lorsque le signal de voie active du modem est de niveau bas. Le quatrième bit est positionné lorsqu'une-erreur de parité est détectée sur la donnée chargée dans le registre parallèle- série de l'unité de commande de lignes principales. Ce bit est effacé par l'effacement global ou lorsque -e signal de voie active du modem est de niveau bas. Le cinquième bit est positionné si le tampon de sortie de l'unité de commande de lignes principales était vide lorsqu'une donnée a été chargée dans le registre parallèle-série et que-la valeur de comptage de longueur n'était pas nulle. Le sixième bit est positionné si le compteur de mot du tampon d'entrée de l'unité de commande de lignes principales atteint la valeur 15 lorsqu'un mot est écrit dans le tampon d'entrée. Le septième bit est positionné à chaque fois que l'unité de commande de lignes principales détecte une erreur de séquence FCS dans la zone d'en-tête ou la zone d'information. Le huitième bit est positionné sur la valeur "'0l" si une condition anormale est trouvée par l'unité de commande de lignes principales. Le deuxième paramètre de-la zone de donnée de réponse de type matériel d'équipement possède huit bits qui sont-définis de la manière suivante. Le premier bit est positionné lorsqu'une unité de commande de lignes principales ne peut se connecter à l'inter- face de commande de lignes principales. Le deuxième bit est positionné par l'interface de com- mande de lignes principales pour indiquer qu'elle a détecté une condition anormale et il représente un signal d'erreur. Ces condi- tions peuvent se rapporter au cas o un transfert de donnée a été achevé, alors que le tampon de donnée était encore plein ou n'était pas vide. Le troisième bit est positionné lorsque le processeur s'est-arrêté. Le quatrième bit est positionné lorsque le processeur a détecté une erreur de parité de mémoire ou lorsque le processeur subit un effacement global. Le cinquième bit est positionné lorsque la fonction de commande de dispositif d'accès au réseau-est tentée via une unité de commande de lignes principales qui n'est pas validée pour exécutet une fonction de commande de dispositif d'accès au réseau ou lorsque la zone de longueur d&'une fonction-d'instruction est incorrecte, ou bien si le bit de réponse de la zone de fQpction est positionné dans un message d'instruction reçu de la ligne principale de donnée. Le sixième bit est positionné lorsque le compteur de mot Rx ou le compteur de longueur de donnée de l'unité de commande de lignes principales ne sont pas sur zéro. Le septième bit est positionné par l'interface de commande de lignes principales lorsqu'elle détecte une erreur de parité sur la ligne commune de l'interface de commande de lignes principales ou-sur une donnée venant de l'unité.de commande de lignes-principales pendant une réception ou bien sur une donnée venant de la mémoire du dispositif d'accès au réseau pendant une séquence de réception. Le huitième bit est positionné si le processeur de l'interface de commande de lignes principales ne réussit pas à pro- duire un message de réponse dans les limites d'un temps prédéterminé de réception d'une interruption d'instruction de réception, ou si, dans le mode d'enchalnement de données, aucune message d'instruction de réponse n'est produit dans les limites d'une durée prédéterminée de la réception d'un signal d'interruption d'instruction et de réception et, ou bien, de séquence de transmission. Le troisième paramètre de la zone d'état de réponse du type matériel d'équipement est utilisé si l'unité de commande de lignes principales détecte une situation anormale. Ce byte de 8 bits révèle les 8 bits de l'adresse du traducteur d'instruction de l'unité de commande de lignes principales qui a détecté la condition anormale. Le bit le plus significatif de l'adresse d'erreur de l'unité de commande de lignes principales se trouve au bit 7 de l'état du paramètre 1. Si aucune condition anormale n'a été trouvée, ce byte est entièrement formé de "0". Il existe six conditions d'interruption que l'unité de commande de lignes principales peut délivrer à l'interface de commande de lignes principales pour indiquer que l'unité de commande de lignes principales a terminé une opération. Les interruption sont définies de la manière suivante. Fin anormale d'instruction de réception: cette interruption indique que l'unité de commande de lignes princi- pales a détecté une condition anormale lors de la réception d'un message d'instruction. Fin anormale de séquience de réception: cette interruption indique que l'unité de commande de lignes principales a détecté une condition anormale lors de la transmission d'un message de réponse. Fin anormale de séquence de transmission cette inter- ruption indique que l'unité de commande de lignes principales a détecté une condition anormale lors de la transmission d'un message d'instruction ou de la réception d'un message de réponse. Fin d'instruction de réception: cette interruption indique que l'unité de commande de lignes principales a terminé de recevoir un message d'instruction sans qu'apparaisse une erreur-. Fin de séquence de' réception: cette interruption indique que l'unité de commande de lignes principales a terminé la transmission d'un message de réponse sans qu'apparaisse une erreur. Fin de séquence de transmission: cette interruption indique que l'unité de commande de lignes prin- cipales a terminé la transmission d'un message d'instruction sans erreur et a reçu un message de réponse sans erreur. Avertissement d'achèvement du mode d'enchaînement: cette interruption indique que le processeur doit fournir un message de réponse ou une instruc- tion de transmission dans les limites d'un intervalle de temps pré- déterminé pour empêcher l'unité de commande de lignes principales de délivrer un message de réponse du type matériel d'équipement ou de mettre fin à la séquence de mode d'enchaînement d'instruction de transmission. Le message de resynchronisation de la ligne principale est lancé par le matériel d'équipement constituant l'unité de com- mande de lignes principales pour maintenir en synchronisme toutes les unités de commande de lignes principales qui sont associées à une ligne principale. Puisque ce message est destiné à toutes les lignes de commande associées à la ligne principale considérée, les unités de commande de lignes principales qui émettent ce message placent leur propre adresse logique dans la zone de paramètre d'adresse TO. Ceci empêche que toutes les unités de commande de lignes principales qui reçoivent ce message ne produisent un message de réponse. Le mode d'enchaînement est lancé par des protocoles de niveaux supérieurs se trouvant dans les microprocesseurs du dis- positif d'accès au réseau et concerne le transfert d'importants blocs de données. Le mode d'enchaînement est le seul mode de fonc- tionnement de la ligne principale dans lequel la ligne principale n'est pas disponible aux autres unités de commande de lignes prin- cipales entre cadres de message de réponse à une instruction. La ligne principale est allouée -aux deux unités de commande de lignes principales se trouvant dans le mode d'enchaînement jusqu'à la fin de l'opération ou jusqu'à ce qu'une erreur ait été détectée par l'un ou l'autre des dispositifs d'accès au réseau. Lors de la réception d'un message-d'instruction, l'unité de commande de lignes principales n'interroge la ligne correspon- dant au mode d'enchaînement de l'interface de commande de lignes principales qu'après délivrance de l'interruption de fin d'instruc- tion de réception à l'interface de commande de lignes principales. Si la ligne associée au mode d'enchaînement est active, l'unité de commande de lignes principales se saisit de la ligne principale en plaçant sur la ligne principale de donnée la demande de délivrance et en envoyant de façon continue sur cette ligne des niveaux binaires "l". Si le processeur ne fournit pas de message de réponse dans les limites d'un intervalle de temps prédéterminé ou lorsque l'interrup- tion a été délivrée, l'unité de commande de lignes principales produit une interruption d'avertissement d'achèvement de mode d'enchaînement à destination de l'interface de commande de lignes principales. Si aucune réponse à cette interruption n'est reçue dans les limites d'un intervalle de temps prédéterminée, l'unité de commande de lignes principales émet une réponse du type matériel 2-4 82 39 1 d'équipement à destination de l'unité de commande -de lignes ptin- cipales qui en est l'origine. Le processeur du dispositif d'accès au réseau de l'unité de commande de lignes principales constituant cette origine fait sortir l'unité de commande de lignes principales du mode d'enchaînement à la réception du message. Un état d'erreur de mode d'enchaînement de processeur et une interruption de fin anormale de séquence de réception sont délivrés au processeur qui met fin au mode d'enchaînement dans l'unité de commande de lignes principales réceptrice. 10. A la réception d'un message de réponse, l'unité -de commande de lignes principales n'interr-oge la ligne associée au mode d'enchaînement qu'après délivrance d'une interruption de séquence de transmission à l'interface de commande de lignes prin- cipales. Si la ligne du mode d'enchaînement est active, l'unité de commande de lignes principales se saisit de la ligne principale et attend pendant un intervalle de temps prédéterminé-un nouveau message de transmission en provenance du processeur. Une interrup- tion d'avertissement d'achèvement du mode d'enchaînement est envoyée à l'interface de commande de lignes principales si un message de transmission n'est pas reçu dans les limites de cet intervalle de temps prédéterminé. Si un message de transmission n'est pas reçu dans les limites d'un intervalle de temps prédéter- miné par rapport à ce message d'interruption, l'unité de commande de lignes principales libère la ligne principale, c'est-à-dire laisse partir le signal de demande de délivrance et envoie un état d'erreur de mode d'enchaînement de processeur et une interrup- tion de fin normale de séquence de transmission è l'interface de commande de lignes principales, qui met fin au mode d'enchaînement dans l'unité de commande de lignes principale qui en est l'origine. La libération de la ligne principale fait que l'unité de commande de lignes principales éloignée quitte le mode d'enchaînement. Puisque chaque instruction de microcodage est en réalité une instruction de saut, une zone d'adresse suivante est précisée pour chaque instruction. Un système de référence séquentiel en mémoire est obtenu par utilisation de l'adresse actuelle pour la condition de matériel d'équipement qui est contrôlée. Le traducteur d'instruction possède une unique caractéristique de diagnostic qui est appelée registre d'adresse d'erreur. Le traducteur d'instruc- tion de microcodage d'unité de commande- de lignes principales effec- tue quatre fonctions de base. 1. Il produit des impulsions de synchronisation pour cadencer divers registres du matériel d'équipement. 2. Il produit des signaux permettant de transférer une donnée de la ligne commune interne à partir de divers registres sources. 3. Il constitue un mécanisme de verrouillage permettant de mémoriser des drapeaux de programmation. 4. Il constitue un mécanisme permettant d4effectuer des sauts condi- tionnels en fonction de la condition particulière du type matériel d'équipement qui est soumis au contrôle. Le traducteur d'instruction ne possède aucune capacité de manipula- tion de donnée, ni de sous-programmes. Le traducteur d'instruction est conçu de manière que le bit d'adresse le moins significatif de l'adresse suivante dépend de la condition de type matériel d'équi- pement qui est soumise au contrôle. Si cette condition est vraie, le bit le moins significatif de l'adresse suivante est mis au niveau logique "1", et, si cette condition se révèle fausse, le bit le moins significatif de l'adresse suivante est mis au niveau logique "0". Puisque chaque instruction est en fait une instruction de saut, une zone d'adresse suivante est précisée pour chaque instruction. Un système de référence séquentiel en mémoire est obtenu par uti- lisation du bit le moins significatif de l'adresse actuelle comme condition de type matériel d'équipement à contrôler. Le traducteur d'instruction possède une caractéristique de diagnostic unique appelée registre d'adresse d'erreur.-Ce registre est chargé au moyen d'une zone décodée à partir de la micro-instruction. La donnée chargée dans ce registre est constituée-des 10 bits de l'adresse de l'instruction précédant l'instruction c o n t ena n t l'ins- truction de-chargement. Ceci fburnit un pointeur unique et très intéressant pour chaque condition anormale détectée par le traduc- teur d'instruction lorsqu'il utilise un programme de traitement d'erreur courant. Bien entendu, l'homme de l'art sera en mesure d'imaginer, à partir du dispositif dont la description vient d'être donnée à titre simplement illustratif et nullement limitatif, diverses variantes et modifications ne sortant pas du cadre de - l'invention. On aura certainement noté que les figures portent, en plus d'indications relatives à des notions explicitement utili- sées dans la description, un certain nombre d'autres indications. Ces dernières servent à la mise en correspondance des diverses figures selon les explications fournies dans la description et seront parfaitement comprises de l'homme 'e l'art. En faire mention dans la description n'aurait amené qu'une complication inutile. - R E V E N D I C A T I 0 N S 1 - Dispositif d'accès 3 un réseau, caractérisé en ce qu'il comprend un-modulateur-démodulateur (14, 18, 20, 22) des- tiné à être connecté à un réseau informatique; une unité de com- mande de lignes principales (16, 24, 26, 28) destinée à être con- nectée au modulateur-démodulateur pour assurer une communication bidirectionnelle, vers le réseau et partant du réseau, et pour transmettre des messages d'instruction et recevoir des messages de réponse; une interface (30) de commande de lignes principales destinée à être connectée à ladite unité de commande de lignes principales afin de mettre des données en mémoire tampon; une ligne commune (32) interne au dispositif d'accès au réseau destinée à être connectée à l'inteiface de commande de lignes principales; un processeur (34) du dispositif d'accès au réseau connecté A la ligne commune interne afin de commander l'interface de commande de lignes principales et l'unité de commande de lignes principales; une mémoire (36) interne au dispositif d'accès au réseau connectée à la ligne commune interne; et une interface (40) pour dispositifs connectée avec la ligne commune interne pour assurer une communi- cation,via l'interface de commande de lignes principalesavec l'unité de commande de lignes principales et avec le réseau infor- matique via le modem, cette interface de dispositifs ayant une voie (42) de dispositifs de sortie destinée à être connectée à un cal- culateur. 2 - Dispositif d'accès à un réseau, caractérisé en ce qu'il comprend un moyen modulateur-démodulateur (14, 18, 20, 22) servant à la connexion avec un réseau informatique; un moyen d'inter- face (40) servant à la connexion avec un calculateur; un processeur (34) du dispositif d'accès au réseau, dans lequel sont mémorisées les séquences de programme permettant de commander les fonctions de l'équipement matériel à l'intérieur du dispositif d'accès au réseau; un moyen de commande de lignes principales (16, 24, 26, 28) servant à la connexion entre ledit moyen d'interface et ledit moyen modulateur-démodulateur, le moyen de commande de lignes prin- cipales étant constitué de moyens.de transmission bidirectionnelle - de données, le moyen de commande de lignes principales comportant un moyen qui transforme des courants d'entrée de données-en série en bytes parallèles de manière à former des mots de donnée à la réception de messages entrants et qui transforme des mots de donnée sortants en bytes parallèles et en données en série à la délivrance de messages et un moyen tampon servant à l'interconnexion avec ledit moyen d'interface. 3 - Dispositif d'accès à un réseau, caractérisé en ce qu'il comprend un modulateur-démodulateur (14, 18, 20, 22) destiné à être connecté à un réseau informatique; un moyen de commande de lignes principales (16, 24, 26, 28) destihé à être connecté au modulateur-démodulateur pour assurer une communication bidirection- nelle, vers le réseau et partant du réseau, et pour assurer la transmission de messages d'instruction et la réception de messages de réponse, de façon que, pour chaque message d'instruction reçu, le message de réponse produise une information d'état relative au dispositif d'accès au réseau récepteur; une interface (30) de commande de lignes principales destinée à-etre connectée eu moyen de commande de lignes principales afin de mettre des données en mémoire tampon, l'interface de commande de lignes principales comportant un dispositif de verrouillage de commande qui reçoit une information d'état du moyen de commande de lignes principales relativement au mode de fonctionnement du moyen de commande de lignes principales; une ligne commune (32) interne au dispositif de commande d'accès au réseau destinée à être connectée à l'inter- face de commande de lignes principales, un processeur (34) du dis-. positif d'accès au réseau connecté à la ligne commune interne afin de commander l'interface de commande de lignes principales et-le moyen de commande de lignes principales; une mémoire (36) interne au dispositif d'accès au réseau connectée à la ligne commune interne; et une interface (40) de dispositifs connectée à la ligne commune interne afin d'assurer la communicationvia l'interface de commande de lignes principales,avec le moyen de commande de lignes principales et avec le réseau informatique via le modulateur-démodulateur, cette interface de dispositifs possédant une voie (42) de dispositifs de. sortie destinée à assurer la connexion à un calculateur.:- : 0 ' - 248'23 91 4 - Dispositif selon la revendication 1, 2 ou 3, carac- térisé en ce que l'interface de commande (30) est connectée à plusieurs unités de commande (16, 24, 26 28) de lignes principales, comportant chacune un modem.(14, 18, 20, 22) de connexion à un réseau informatique. Dispositif selon la revendication 4, caractérisé en ce que toutes les unités de commande de lignes principales sont connectées à la même interface de commande de lignes principales. 6 - Dispositif selon l'une quelconque des revendications 1 à 5, caractérisé en ce qu'il est conçu de façon que, en fonction- nement, pour chaque message d'instruction'.reçu par l'unité de commande de lignes principales ou par chaque unité de commande de lignes principales, le message de réponse produise une information sur l'état et l'activité existant dans le dispositif d'accès au réseau en réponse au message d'instruction. 7 - Dispositif selon l'une quelconque des revendica- tions 1 à 6, caractérisé en ce que l'interface (40) de dispositifs comporte un compteur de message et un compteur d'adresse qui comparent la longueur de message et l'adresse utilisées avec l'in- formation d'en-tête reçue lors d'un message d'instruction afin d'utiliser les résultats obtenus pour déterminer si le message de donnée a été ou non correctement reçu. 8 - Dispositif selon l'une quelconque des revendica- tions 1 à 7, caractérisé en ce que l'unité de commande de lignes principales comporte au moins un registre (250) de maintien d'ins- tuction et un moyen de verrouillage qui maintient des instructions de microcodage reçues avant le moment d'exécution et qui sont verrouillées jusqu'au moment d'exécution. 9 - Dispositif selon l'une quelconque des revendica- tions 1 à 8, caractérisé en ce que le modulateur-démodulateur (101) produit des données dans un mode de série à destination de l'unité de commande de lignes principales et en ce que l'unité de commande de lignes principales comporte une unité logique (103) d'interface série-parallèle et un registre de maintien (123) d'entrée dans lequel une donnée est reçue sous forme de série de bits pour pro- duire un signal de sortie sous forme parallèle de byte. - Dispositif selon l'une quelconque des revendica- tions 1 à 9, caractérisé.en ce que l'unité de commande de lignes - principales comporte une ligne commune d'entrée (140) d'unité de commande de lignes principales à laquelle l'accès a lieu par l'in- termédiaire d-'un certain nombre d'étages d'attaque à trois états t (143) qui sont chacun commandés,en fonctionnement, par un signal logique de séquence de microcode et des signaux d'horloge permettant de commander l'accès à la ligne commune d'entrée d'unité de commande de lignes principales à des instants prédéterminés, selon le code de la séquence. 11 - Dispositif selon l'une quelconque des revendica- tions 1 à 5, caractérisé en ce que l'unité de commande de lignes principales comporte une ligne commune-d'entrêe (140) d'unité de commande de lignes principales connectant un registre de maintien d'entrée (123) à un tampon d'entrée (121),plusieurs étages d'attaque à trois états (143) connectés au tampon d'entrée afin d'exciter une ligne commune de données bidirectionnelle de sortie (206) connectée à l'interface de commande de lignes principales, un compteur de mot d'entrée (150) connecté au tampon d'entrée, un compteur de mot de sortie (207) connecté au tampon d'entrée, - lesdits compteurs étant commandés par une partie d'en-tête d'entrée d'un message d'instruction et étant décrémentés à zéro lorsque ledit message est délivré au tampon d'entrée, et, du tampon d'entrée, à l'interface de commande de lignes principales. 12 - Dispositif selon l'une quelconque des revendica- tions 1 à 11, caractérisé en ce que l'unité de commande de lignes principales est conçu pour fonctionner sur des mots formés de*bytes d'ordre supérieur et d'ordre inférieur et en ce qu'un compteu.r (195) de longueur d'adresse d'ordre supérieur et un compteur (196) de longueur d'adresse d'ordre inférieur comparent, en fonctionnement, des messages d'instruction d'entrée avec des messagesd'entrée dans le processus permettant de déterminer que le message a été correc- tement reçu. 13 - Dispositif selon l'une quelconque des revendica- tions 1 à 12, caractérisé en ce que l'unité de commande de lignes principales comprend des registres de détection de synchronisation qui produisent des signaux de commande de synchronisation de sortie en réponse à des bits de synchronisation et à la réception de messages à un instant prédéterminé et en synchronisation dans les limites d'un signal d'horloge interne. 14 - Dispositif selon l'une quelconque des revendica- tions 1 à 13, caractérisé en ce que l'unité de commande de lignes principales est, en fonctionnement, validée pour l'émission d'un message d'instruction aux seuls instants prédéterminés o un moyen logique produit un signal de sortie indiquant que le réseau informatique n'est pas actif à un instant alloué à cette unité de commande de lignes principales. - Dispositif selon l'une quelconque des revendica- tions 1 à 14, caractérisé en ce que l'unité de commande de lignes principales comprend un moyen logique décodeur répondant à des signaux d'horloge intérieurement produits du processeur du dispo- sitif d'accès au réseau et à des bits reçus dans des messages de commande pour déterminer une fonction à effectuer parmi un certain nombre possible de fonctions prédéterminées. 16 -Dispositif selon l'une quelconque des revendica- tions 1 à 15, caractérisé en ce que l'unité -de commande de lignes principales comprend des circuits de verrouillage internes qui répondent au processeur en recevant et mémorisant des instruc- tions avant un instant d'utilisation et qui répondent à des signaux d'horloge intérieurement produits en produisant une fonction de séquencement en vue de l'exécution de certaines fonctions d'une séquence prédéterminée, comportant un moyen (120) qui réalise un contrôle de séquence FCS d'une partie d'en-tête et d'une partie de dopuée de messages reçus dans une séquence prédéterminée. 17 - Dispositif selon la revendication 16, caractérisé en ce que l'unité de commande de lignes principales comporte un moyen logique permettant d'invalider ladite unité de commande de lignes principales si le dispositif de contrôle générateur de séquence FCS produit un signal de sortie de non-validité pour la partie d'en-tête ou la partie de donnée d'un message. 18 - Dispositif selon la revendication 17, caractérisé en ce que l'unité de commande de lignes principales comprend un moyen logique qui crée des caractères de contrôle de séquenceFCS intérieurement produits pour les envoyer dans des messages de réponse dans une partie d'en-tête et une partie de donnée dudit message en réponse à des instructions de verrouillage de micro- codage en séquence en réponse à des signaux d'horloge. 19 - Dispositif selon l'une quelconque des revendica- tions 1 à 18, caractérisé en ce que l'interface de commande de lignes principales comporte un circuit de verrouillage de commande d'unité de commande de lignes principales qui reçoit une information d'état de la part de l'unité de commande de lignes principales relativement au mode de fonctionnement de l'unité de commande de lignes principales. - Dispositif selon l'une quelconque des revendica- tions 1 à 19, caractérisé en ce que le réseau informatique peut fonctionner suivant un mode d'enchalnement dans iequel chaque dis- positif d'accès au réseau est invalidé dans le réseau à l'exception d'un couple d'unités qui s'envoient l'une à l'autre un train de données enchaîné. 21 - Dispositif selon l'une quelconque des revendica- tions 1 à 20, caractérisé en ce que le dispositif d'accès au réseau comporte un moyen logique qui commande le dispositif d'accès au- réseau lorsqu'un signal d'instruction de mode d'enchaînement ne lui est pas adressé de façon qu'il attende que le fonctionnement en mode d'enchaînement ait pris fin dans le réseau. - 22f - Dispositif selon l'une quelconque des revendica- tions 1 à 21, caractérisé en ce que le dispositif d'accès au réseau comprend une unité de commande de lignes principales qui, en fonc- tionnement, devient validée dans le mode d'enchaînement en réponse à un signal d'instruction de mode d'enchalnement, de façon qu'une donnée puisse circuler continûment en réponse à une donnée sur ledit réseau informatique jusqu'à ce qu'un signal de fin de message ait été reçu. 23. Dispositif selon l'une quelconque des revendica- tions 1 a 22, caractérisé en ce que l'unité de commande de lignes principales comprend un registre de fonction (170),-une ligne commune d'entrée (144) interne de l'unité de commande de lignes principales qui est connectée audit registre de fonction, un déco- deur (171) qui reçoit le contenu du registre de fonction et produit un signal de commande de sortie, ledit registre de fonction et le décodeur ne répondant à des signaux d'horloge qu'en effectuant l'échantillonnage de la donnée venant de ladite ligne commune à un instant prédéterminé dans une séquence d'opérations synchroni- sées. 24 - DIspositif selon l'une quelconque des revendica- tions 1 à-23, caractérisé en ce que l'unité de commande de lignes principales comprend un moyen de voie de règlement de conflits de ligne commune d'entrée (144) d'unité de commande de lignes princi- pales comportant un compteur de conflit (191), une séquence pré- déterminée de fonctions synchronisées se produisant à des instants prédéterminés et en réponse audit processeur (34) du dispositif d'accès au réseau, de façon que le moyen de voie de règlement de conflits ne soit validé qu'à un instant prédéterminé de ladite séquence prédéterminée d'événements. - Dispositif selon l'une quelconque des revendica- tions 1 à 24, caractérisé en ce que l'unité de commande de lignes principales comporte un tampon -d'entrée (121) un compteur (150) de tampon d'entrée et un moyen qui répond audit compteur en indiquant lorsque le tampon est plein ou bien vide, et comprenant en outre un moyen logique qui délivre un signal d'erreur en réponse au fait que le tampon de' l'unité de commande de lignes principales est plein. 26 - Dispositif selon l'une quelconque des revendica- tions 1 à 25, caractérisé en ce que l'unité de commande de lignes principales comporte un moyen logique qui répond à un message d'ins- truction au moyen d'un message de réponse indiquant une erreur ou un diagnostic dans les limites d'une durée prédéterminée en l'absence d'une commande de message de réponse par le processeur. 27 - Dispositif selon l'une quelconque des revendica- tions 1 à 26, caractérisé en ce que l'unité de commande de lignes principales possède un registre de maintien d'adresse d ' ins- truction qui maintient chaque adresse d'instruction d'un message reçu pendant l'exécution de manière qu'elle ne soit pas per- - due; un moyen logique de détection d'erreur qui détecte un état d'erreur dans l'unité de commande de lignes principales, et un moyen qui délivre un message de réponse indiquant un état d'erreur en réponse à un- signal du moyen logique de détection d'erreur, ledit message contenant une partie qui consiste en l'adresse d'instruction reçue dudit registre de maintien d'adresse d'ins- truction qui a provoqué l'état d'erreur. 28 - Dispositif selon l'une quelconque des revendica- tions 1 à 27, caractérisé en ce que l'unité de commande de lignes principales comporte un moyen (145') de resynchrGnisation avec le réseau informatique, comportant des fonctions de réponse à des instructions de microcodage, faisant partie d'une séquence de microcodage prédéterminé d'opérations. 29 - Dispositif selon la revendication 3, caractérisé en ce que l'unité de commande de lignes principales comporte une ligne commune d'entrée (144) d'unité de commande de lignes prin- cipales à laquelle l'accès est donné par un certain nombre d'étages d'attaque à trois états (143) qui sont chacun commandés par un signal logique de séquence de microcoda-ge et des signaux d'horloge permettant de commander l'accès à la ligne commune d'entrée de l'unité de commande de lignes principales à des instants prédé-, terminés en fonction du code de séquence, l'unité de commande de lignes principales comportant au moins un registre (250) de main- tien d'instruction et un moyen de verrouillage qui maintient les instructions de microcodage venant du processeur qui sont reçus avant l'instant d'exécution et qui sont verrouillés jusqu'à l'instant d'exécution en fonction de ladite séquence. - Dispositif selon la revendication 3, caractérisé- en ce que l'unité de commande de lignes principales comporte des circuits de verrouillage internes qui répondent audit processeur de commande de microcodage en recevant et stockant des ins- tructions de microcodage avant un instant d'utilisation et qui répondent à des signaux d'horloge intérieurement produits en pro- duisant une fonction de séquencement permettant d'effectuVr certaines fonctions suivant une séquence prédéterminée, et comportant en outre un registre de fonction, une ligne commune d'entrée interne d'unité de commande de lignes principales connectée au registre de fonction, un décodeur recevant le contenu du registre de fonction et pro- duisant un signal de commande de sortie, le registre de fonction ne répondant à des signaux d'horloge qu'en effectuant l'échantil- lonnage de données venant de ladite ligne commune à un instant prédéterminé suivant une séquence d'opérations synchronisées. 31 - Dispositif selon la revendication 3, caractérisé en ce que l'unité de commande de lignes principales comprend un moyen de voie de règlement de conflits comportant un compteur de conflit (191), ledit moyen de voie de règlement de conflit n'étant validé, en fonctionnement, qu'à un instant prédéterminé de ladite séquence prédéterminée d'événements.