FR 2478345 A1 19810918 FR 8105283 A 19810317 1. L'invention concerne des circuits et des procédés de linéarisation d'un signal non linéaire et de production d'un nombre prédéterminé de signaux numériques de sortie correspondants, ayant chacun un nombre prédéterminé de bits. Il est bien connu que de nombreux transducteurs tels que des thermocouples, des ponts de jauges de contraintes, des capteurs de pression et autres ne sont pas linéaires. Des systèmes de commande typiques comprennent fréquemment de tels transducteurs. La saisie de données correspondant aux signaux analogiques non linéaires de sortie de ces transducteurs est fréquemment nécessaire en cours de fonctionnement des systèmes de commande. Les données sont généralement converties d'une forme analogique à une forme numérique au moyen d'un convertisseur analogique/ numérique. L'utilisation d'un convertisseur analogique/ numérique de haute précision, par exemple un convertisseur analogique/numérique à 12 bits, a pour effet de produire 212 mots numériques de sortie représentant le paramètre détecté par le transducteur. Ceci constitue un nombre excessivement grand de nombres de sortie à mémoriser et traiter. Par conséquent, dans un système typique de commande, il n'est pas commode de "mémoriser" chaque point de donnée ou de traiter autrement chaque nombre de données pouvant être produit par un convertisseur analogique/numérique& de haute précision sous la commande du transducteur non linéaire. Le processus de "linéarisation" de données non linéaires implique la sélection d'un nombre prédéterminé de mots numériques produits par le convertisseur analogique/ numérique et le calcul ou une autre forme de détermination d'une approximation- linéaire partielle d'une courbe mathématique représentant la relation entre les données non linéaires et les données linéarisées produites par un système de "linéarisation". Divers procédés antérieurs pour exécuter cette "linéarisation" ont consisté à utiliser des éléments de circuits non linéaires ou des microprocesseurs et un logiciel associé pour exécuter la fonction de linéarisation. Les 2. circuits non linéaires sont d'une conception difficile et ils sont généralement caractérisés par une mauvaise précision, un manque de stabilité et des variations d'une unité à l'autre, ou bien ils sont très coûteux. La linéarisation réalisée au moyen du logiciel est plus précise, mais elle demande généralement un temps excessif et elle exige également le coût résultant de l'incorporation d'un système à micro- processeur et du développement du logiciel convenant à ce système. Les brevets des Etats-Unis d'Amérique no 4 161 880, n0 3 790 910, no 3 662 163, n0 3 686 665, n0 3 699 318, n0 3 939 459, n0 3 979 745, n0 4 148 220 et n0 4 149 120 décrivent l'état actuel de la technique en ce qui concerne la linéarisation des signaux de détecteurs. L'invention a donc pour objet un dispositif numérique peu coûteux destiné à linéariser des signaux de détecteurs ou des signaux de transducteurs présents dans des systèmes typiques de commande. L'invention concerne en outre un système et un procédé numériques pour linéariser des signaux numériques à des vitesses suffisamment élevées pour que les données linéarisées puissent être utilisées dans des systèmes classiques de conversion par approximations successives. Le système et le procédé de linéarisation selon l'invention évitent d'avoir à mettre en oeuvre un processeur ou un logiciel pour effectuer le processus de linéarisation. Ils sont très rapides, peu coûteux et permettent une linéarisation des signaux de détecteurs avec un degré élevé de précision et sans exiger une mémorisation excessive des données. L'invention concerne donc un système et un procédé pour linéariser des données non linéaires, comprenant une mémoire, un circuit de multiplication et un circuit de sommation. Dans la forme de réalisation de l'invention décrite ci-après, une donnée non linéaire est produite à la sortie d'un convertisseur analogique/numérique à 12 bits en réponse à un transducteur non linéaire. Les 8 bits de poids fort du signal de sortie du convertisseur analogique/numérique sont appliqués à des entrées d'adresses 3. d'une mémoire morte. 256 mots de 16 bits sont mémorisés dans cette mémoire morte et peuvent etre adressés au moyen des 256 combinaisons des 8 bits de poids fort des mots de données non linéarisés, produits par le convertisseur analogique/ numérique. 12 des bits de poids fort de la mémoire morte sont appliqués aux entrées d'un circuit de sommation et constituent les points d'intersection d'une approximation linéaire partielle d'une courbe mathématique représentant la relation entre les données non linéaires produites à la sortie du convertisseur analogique/numérique et les données linéarisées produites par le système de linéarisation. Les 4 bits restants de chaque mot de 16 bits mémorisé dans la mémoire morte contiennent un code de pente qui représente la pente d'une, droite partant d'un point d'intersection de la courbe d'approximation linéaire partielle et se dirigeant vers le point d'intersection suivant de cette courbe. Les 4 signaux de sortie correspondants de la mémoire morte sont dirigés de manière à conduire le code de pente du mot mémorisé choisi vers 4 entrées du circuit de multiplication. Dans la forme de réalisation de l'invention décrite, le circuit de multiplication est constitué par une mémoire morte programmée de manière à exécuter une fonction de multiplication de 4 bits par 4 bits. Les 4 bits de poids faible du signal de sortie du convertisseur analogique/ numérique sont appliqués aux 4 entrées restantes du circuit de multiplication et représentent un incrément de données non linéarisées qui est multiplié par le code de pente pour produire un mot produit. Un nombre prédéterminé des bits de poids fort du mot produit fait l'objet d'une sommation avec les 12 signaux de poids fort de la mémoire morte, au moyen du circuit de sommation. Les bits de poids faible restants du mot produit sont utilisés comme bits de poids faible du mot de sortie produit par le système de linéarisation. Le nombre prédéterminé de bits de poids fort du mot produit est choisi de manière que les segments de ligne droite de l'approxi- mation linéaire partielle de la courbe mathématique soient très proches de cette courbe mathématique. 4. L'invention sera décrite plus en détail en regard des dessins annexés à titre d'exemple nullement limitatif et sur lesquels: - la figure 1 est un schéma simplifié d'un système pour linéariser des signaux non linéaires de transducteurs; - la figure 2 est un graphique permettant de mieux comprendre le fonctionnement des systèmes montrés sur les figures 1 et 3; et - la figure 3 est un schéma simplifié d'une forme de réalisation du système selon l'invention. La figure 1 représente un système 10 de linéa- risation qui comprend un détecteur ou transducteur non linéaire 12. Le détecteur non linéaire 12 peut être un thermocouple, une thermistance, une jauge de contrainte à semi-conducteur ou l'un quelconque de divers autres transducteurs qui produisent un signal analogique qui est une fonction d'un paramètre tel qu'une température, une pression, etc. Le signal analogique de sortie du détecteur -non linéaire 12 est appliqué à l'entrée analogique d'un convertisseur analogique/numérique 14 qui comporte plusieurs sorties numériques reliées à des conducteurs correspondants d'une ligne commune 16. Les conducteurs de la ligne commune ou omnibus 16 sont divisés en deux groupes, à savoir un groupe parcouru par les bits de poids fort, les bits restants étant considérés comme des bits de poids faible. Les bits de poids fort de la ligne commune 16 sont appliqués aux entrées d'adresses d'une mémoire morte 22 au moyen d'une ligne commune 20. Les bits de poids faible de la ligne commune 16 sont transmis par une ligne commune 18 aux entrées d'un circuit arithmétique représenté schématiquement en 28. Les données de sortie de la mémoire morte 22 sont divisées en deux groupes, le premier groupe étant appliqué à une ligne commune 24 et le second groupe étant appliqué à une ligne commune 26. Des conducteurs respectifs des lignes communes 24 et 26 sont reliés à d'autres entrées du circuit arithmétique 28. Les sorties du circuit arithmétique 28 sont reliées à des conducteurs d'une ligne commune 30. 5. Chacun des "mots" numériques produit aux sorties numériques du convertisseur analogique/numérique 14 représente une donnée non linéaire qui constitue une représentation numérique d'un signal de tension ou d'un signal de courant non linéaire, produit par un détecteur non linéaire 12. Comme expliqué ci-après, chaque mot numérique produit sur la ligne commune 24 représente un "point d'intersection" pour une approximation linéaire partielle d'une courbe mathématique représentant la relation entre une "donnée non linéarisée" présente sur la ligne commune 16 et une donnée "linéarisée" produite sur la ligne commune 30 par le système 10 de linéarisation. Chaque mot numérique conduit par la ligne commune 26 correspond à une pente d'un segment de ligne droite de l'approximation linéaire partielle de la courbe mathématique indiquée précédemment. Le processus d'approximation linéaire partielle peut ëtre mieux expliqué en regard du graphique de la figure 2 sur lequel l'axe vertical ou axe Y représente la "donnée linéarisée" produite sur la ligne commune 30 de la figure 1, et l'axe X représente la donnée "non linéarisée" produite sur la ligne commune 16 par les signaux numériques de sortie du convertisseur analogique/numérique 14. Sur la figure 2, la référence numérique 32 indique une courbe non linéaire qui représente la relation entre la donnée linéarisée apparaissant sur la ligne commune et la donnée non linéarisée apparaissant sur la ligne commune 16. Trois "points de départ" ou "points d'inter- section" différents apparaissant sur la ligne commune 24 de la figure 1 sont indiqués par les références numériques 38, 40 et 42 sur la figure 2. Ces points sont appelés "points d'intersection" car ce sont les points auxquels les lignes droites 34 et 36 coupent la courbe 32. Le segment de droite 34 compris entre les points d'intersection 38 et 40 et le segment de droite 36 compris entre les points d'intersection 40 et 42 constituent une "approximation linéaire partielle" du tronçon de courbe 32 compris entre les points d'intersection 38 et 42. La ligne droite 34 est tracée de manière à passer par les points 38 et 40 de départ et la ligne 6. droite 36 est tracée de manière à passer par les points 40 et 42 de départ. Conformément à l'invention, le circuit de la figure 1 calcule la pente de la ligne 34 et détermine des quantités incrémentielles à ajouter à la valeur du point d'intersection 38 pour produire plusieurs points 44 espacés le long de la ligne 34. De la même manière, des points 46, espacés le long de la ligne droite 36, sont calculés à partir de la pente de la ligne 36 et de la valeur du point d'intersection 40. On évite ainsi d'avoir à utiliser une mémoire morte 22 suffisamment grande pour mémoriser toutes les combinaisons possibles des signaux produits aux sorties du convertisseur analogique/numérique 14. La figure 3 représente une forme pratique de réalisation du circuit montré sur la figure 1. Le circuit de linéarisation représenté sur la figure 3 porte des références numériques qui correspondent à celles désignant des pièces correspondantes montrées sur la figure 1. Sur la figure 3, le convertisseur analogique/numérique 14 est un dispositif à 12 bits qui peut être constitué de l'un quelconque des divers convertisseurs analogiques/numériques commercialisés et produits par divers fabricants. Les 8 bits de poids fort présents sur la ligne commune 16 sont appliqués aux entrées d'adresses de deux mémoires mortes 22A et 22B à 2048 bits en mots de 8 bits. Trois des entrées d'adresses des mémoires mortes 22A et 22B sont reliées à trois conducteurs supplé- mentaires portant la référence numérique 21. Les 8 bits de poids fort sortant du convertisseur analogique/numérique 14 sont destinés à sélectionner l'un des 256 mots de la mémoire morte composée par les mémoires mortes 22A et 22B, cette mémoire morte d'ensemble étant désignée ci-après par l'expression "mémoire morte 22A, 22B". Les trois entrées d'adresses supplémentaires reliées aux conducteurs 21 sont utilisées pour sélectionner l'une de huit "tables" de données à 256 multiplets, placées dans chacune des mémoires mortes 22A et 22B, et ces bits d'entrée supplémentaires sont appelés "bits de sélection de table". Ainsi, la mémoire morte 22A, 7. 22B peut mémoriser des "tables" de linéarisation pour huit transducteurs différents. Les mémoires mortes 22A et 22B peuvent être constituées chacune d'une mémoire morte de 2048 bits en mots de 8 bits, du type à semi-conducteur métal- oxyde, "Modèle 2316"1 produit par la firme Intel Corporation. Les 4 bits de poids faible présents sur la ligne commune 16 sont appliqués à 4 entrées d'adresses d'une mémoire morte portant la référence numérique 28A. Cette mémoire morte 28A, appelée ci-après multiplicateur 28A, est préalablement programmée de manière à se comporter comme un multiplicateur numérique de 4 bits par 4 bits, et elle peut ëtre une mémoire morte à circuit intégré du type "74S274", produite par divers fabricants de semi-conducteurs. Chaque produit résultant d'une multiplication effectuée par le multiplicateur 28A est un mot de 8 bits appelé "mot produit" Quatre des huit sorties de la mémoire morte 22A sont reliées à quatre entrées correspondantes d'un circuit additionneur 28B, les quatre autres sorties de la mémoire morte 22A étant reliées à quatre entrées correspondantes d'un circuit additionneur 28C. Quatre des sorties de la mémoire morte 22B sont reliées à quatre entrées correspondantes d'un circuit additionneur 28D. Les quatre autres sorties de la mémoire morte 22B sont reliées par la ligne commune 26 à quatre entrées supplémentaires d'adresses de la mémoire morte 28A. Les cinq données de poids fort de sortie du multi- plicateur 28A sont appliquées aux autres entrées des additionneurs 28C et 28D à quatre bits, les trois autres données de poids faible de sortie du multiplicateur 28A étant utilisées comme bits de sortie de poids faible du circuit de linéarisation. Les quatre signaux de sortie 30A de l'additionneur 28B à quatre bits sont considérés comme les quatre bits de poids fort du système de linéarisation de données, les quatre signaux de sortie 30B de l'additionneur 28C étant considérés comme les quatre seconds bits de poids fort du système de linéarisation. De la mëme manière, les quatre signaux de sortie 30C de l'additionneur 28D sont considérés comme les quatre bits suivants de poids fort de sortie du système de linéarisation. Les additionneurs 28B, 8. 28C et 28D peuvent être des additionneurs du type "74LS283", disponibles aisément dans le commerce. Chacune des huit tables de linéarisation mentionnées ci-dessus et mémorisées dans la mémoire morte composée 22A, 22B contient 256 mots de seize bits. Chaque mot de seize bits est choisi ou adressé par l'une, correspon- dante, des 256 combinaisons du mot de huit bits transmis par la ligne commune 20. Douze des seize bits de chaque mot contenu dans la mémoire morte composée 22A, 22B représentent un point d'intersection correspondant au mot de huit bits appliqué à la ligne commune 20 pour sélectionner ce mot de seize bits mémorisé. Les quatre bits restants de chaque mot de seize bits mémorisé dans la mémoire morte 22B contiennent l'un des seize nombres binaires différents et possibles qui corres- pondent à des valeurs de pentes possibles pouvant être attribuées à des segments de droite linéaire et partielle, tels que ceux indiqués en 3 4 et 36 sur la figure 2. Le mot produit sortant du multiplicateur 28A est un mot de huit bits qui résulte de la multiplication du mot de quatre bits, présent sur la ligne commune 26 par le mot de quatre bits présent sur la ligne commune 18. Pour expliquer le fonctionnement du système de linéarisation, on peut considérer que les quatre bits présents sur la ligne commune 18 représentent une quantité qui, elle-méme, peut être considérée comme représentant une variation incrémentielle d'une variable X de données non linéarisées, cette variation étant indiquée en à! X. Les huit bits produits à la sortie du circuit 28A de multiplication peuvent être considérés comme représentant une variation incrémentielle de la variable Y de données linéarisées, cette variation étant indiquée en a Y. Ainsi, des points supplé- mentaires, tels que ceux indiqués en 44 et 46 sur la figure 2, peuvent être calculés pour des valeurs supplémentaires du signal de sortie du convertisseur analogique/numérique 14, par l'addition de la quantité A Y au point d'intersection précédent, indiqué en Y'. La valeur de l'un quelconque des points situés le long de l'approximation linéaire partielle 9. de la courbe 32 de la figure 2 peut être considérée comme étant calculée conformément à la formule Y = Y'+ dY, dans laquelle À&Y est calculé, comme indiqué ci-dessus, au moyen du multiplicateur 28A, l'addition étant exécutée par le circuit additionneur comprenant les additionneurs 28B, 28C et 28D à quatre bits. Le nombre de bits présents sur la ligne commune 8 et ajoutés aux bits de poids faible du point de départ Y' détermine le "poids" attribué au circuit multiplicateur 28A. La meilleure façon de déterminer ce poids consiste à employer une méthode empirique selon laquelle on superpose les nombres binaires produits sur la ligne commune 30A-30D à un graphique réel, tel que celui montré sur la figure 2, pour l'application aux additionneurs 28C et 28D de différents nombres de bits de la ligne commune 30D, et par sélection du nombre de bits destinés à la ligne commune 27 qui produit la représentation linéaire partielle la plus précise de la courbe 32. Il convient de noter que les quatre bits conduits par la ligne commune 26 ne permettent une sélection que de seize pentes différentes. Par conséquent, les lignes de pente telles que celles indiquées en 34 et 36 sur la figure 2 ne passent en fait réellement que par leurs points respectifs de départ tels que ceux indiqués en 38 et 40. La pente choisie parmi les seize pentes possibles est celle qui provoque le passage de la ligne de pente correspondante au plus près du point de départ suivant. L'exemple hypothétique suivant explique comment les mots de seize bits indiqués ci-dessus peuvent être calculés pour ëtre introduits dans la mémoire morte composée 22A, 22B de la figure 3. Tout d'abord, on suppose qu'un transducteur hypothétique est caractérisé par l'équation SORTIE = ENTREE2. On suppose également que si la tension de sortie du transducteur est de 10 volts, le signal de sortie du convertisseur analogique/numérique 14 prend la valeur 4095D (par la suite, l'indice "D" signifie qu'un nombre particulier est décimal; la lettre "H" est utilisée comme indice indiquant un nombre hexadécimal, et la lettre "B" est utilisée comme indice indiquant un nombre binaire). 10. Dans cet exemple, trois points ou valeurs d'échantillonnage des données non linéarisées sont choisis. Les valeurs sont des valeurs de nombres décimaux compris entre 0 et 4095 et apparaissant à la sortie du convertisseur analogique/numérique 14. Les valeurs d'échantillons sélectionnées sont choisies de manière à être 384D' 400D et 416D. Seuls les huit bits de poids fort de la représentation binaire de chacun de ces nombres sont conduits par la ligne commune 20 aux entrées d'adresses de la mémoire morte 22A, 22B. Les quatre bits de poids faible des nombres choisis sont conduits par la ligne commune 18 et représentent la variable t Y mentionnée précédemment. Les représentations binaires des trois nombres choisis sont 000110000000, 000110010000, et 000110100000, respectivement. On peut voir aisément que les huit bits de poids fort de chacun des trois nombres binaires précédents correspondent à des positions d'adresses 24D, 25D et 26D dans la mémoire morte, respectivement. Ainsi, on connait à présent la position des trois points d'échantillons dans la mémoire morte. On doit alors calculer les données à introduire dans chacune des trois positions correspondant à seize bits de la mémoire morte 22A, 22B. Le calcul suivant donne les trois points d'intersection correspondant aux valeurs de Y' dans l'équation précédente SORTIE1 = ENTREE1 = 3842/4096 = 36,01 SORTIE =3842/4095 = 36,01 SORTIE2 = 4002/4095 = 39,07 SORTIE3 = 4162/4095 = 42,26 Ainsi, les douze premiers bits de poids fort de chacun des trois mots de seize bits mémorisés dans les positions 24D' 25D et 26D de la mémoire morte ont été déterminés. Après qu'ils ont été convertis en nombres binaires, ils peuvent être programmés dans les positions respectives de la mémoire morte 22A, 22B. Ensuite, il est nécessaire de calculer les quatre bits restants, correspondant aux pentes des segments d'approximation linéaire partielle partant de chacun des trois points 11. d'intersection choisis, et se dirigeant chacun vers le point d'intersection suivant. Les quatre bits restants de chaque mot de 16 bits mémorisé dans la mémoire morte 22A, 22B permettent seize combinaisons binaires possibles, indiquées dans la colonne de gauche du tableau suivant. TABLEAU Code de pente Pente si tous Pente si cinq les bits utilisés bits utilisés 0000 0 0 0001 1 0,13 2 0,25 0011 3 0,38 4 0,50 0101 5 0,63 0110 6 0,75 0111 7 0,88 1000 8 1,00 1001 9 1,13 1010 10 1,25 1011 11 1,38 1100 12 1,50 1101 13 1,63 1110 14 1,75 1111 15 1,88 Le tableau comprend trois colonnes, la colonne centrale indiquant les pentes possibles d'un segment linéaire partiel si les huit bits produits par le circuit multipli- cateur 28A sont ajoutés aux huit bits de poids faible du point d'intersection à douze bits correspondant, calculé précédemment. La colonne de droite du tableau indique la pente du segment linéaire partiel si seulement cinq bits de sortie du multiplicateur 28A sont ajoutés aux cinq bits de poids faible du point d'intersection à douze bits correspondant. Des colonnes supplémentaires peuvent être formées pour donner différentes plages de pentes pour différents nombres de bits appliqués au circuit additionneur composé des additionneurs 28B à 28D. Le code de pente souhaité peut être choisi au moyen du tableau précédent si les pentes souhaitées sont calculées. Par exemple, la pente comprise entre les premier et 12. deuxième points d'intersection est (39,07 - 36,01)/ 382) = 0,19. De la même manière, la pente d'un segment compris entre le deuxième point de départ et le troisième point de départ est de 0,20. Ainsi, en se référant au tableau précédent, on voit que, dans chaque cas, le code de pente le plus proche est 0001. Le nombre binaire 0001 doit être écrit dans les quatre bits de poids faible des mots de seize bits mémorisés dans les positions 24D et 25D de la mémoire morte. La technique précédente peut être utilisée pour déterminer les nombres binaires à seize bits pouvant être écrits dans chacun des 256 mots de chaque table de la mémoire morte composée mentionnée précédemment. Il est évident que, si une expression mathématique ne-peut pas être utilisée pour permettre le calcul du signal de sortie souhaité, des données graphiques empiriques peuvent être employées. Il va de soi que de nombreuses modifications peuvent être apportées au système décrit et représenté sans sortir du cadre de l'invention. 13. REVENDICATIONS 1. - Système pour linéariser des données non linéaires, ayant la forme de plusieurs mots de données non linéarisées comprenant un premier mot de données non linéarisées, afin de produire des données-linéarisées sous la forme de plusieurs mots de données linéarisées, ledit premier mot de données non linéarisées comprenant des premier et second groupes de bits, le système étant caractérisé en ce qu'il comporte un dispositif (22) de mémorisation de plusieurs mots comprenant un premier mot mémorisé qui contient des premier et second groupes de bits, ce dispositif de mémori- sation réagissant au premier groupe de bits du premier mot de données non linéarisées, en accédant audit premier mot mémorisé, un dispositif (28A) de multiplication dudit second groupe de bits du premier mot de données non linéarisées par ledit second groupe de bits du premier mot mémorisé afin de produire un premier mot produit, et un dispositif de sommation (28B, 28C, 28D) destiné à ajouter algébriquement un nombre prédéterminé de bits du premier mot produit au premier groupe de bits dudit premier mot mémorisé afin de produire un premier desdits mots de données linéarisées. 2. - Système selon la revendication 1, carac- térisé en ce que le premier groupe de bits du premier mot mémorisé comprend 12 bits, le second groupe de bits du premier mot mémorisé comprend 4 bits, le premier groupe de bits du premier mot non linéarisé comprend 8 bits, le second groupe de bits du premier mot non linéarisé comprend 4 bits, et ledit nombre prédéterminé de bits du premier mot produit est égal à , lesdits cinq bits étant les cinq bits de poids fort du premier mot produit, lesdits premiers cinq bits étant ajoutés par le dispositif de sommation aux cinq bits de poids faible du premier groupe de bits dudit premier mot mémorisé. 3. - Système selon la revendication 1, carac- térisé en ce qu'une relation entre les mots de données non linéarisées et les mots de données linéarisées peut âtre représentée par une courbe mathématique (32) tracée suivant un axe vertical représentant des données linéarisées et un axe horizontal représentant des données non linéarisées, de 14. manière que chacun des mots mémorisés représente un point séparé (38, 40 ou 42) sur cette courbe, et que le second groupe de bits du premier mot mémorisé représente un code de pente correspondant à la pente d'une ligne (34) tracée d'un premier point (38) de ladite courbe mathématique, corres- pondant audit premier mot mémorisé, vers un second point (40) de cette courbe mathématique, correspondant à un second des mots mémorisés. 4. - Système selon la revendication 1, carac- térisé en ce que chaque mot mémorisé comporte un nombre de bits supérieur à celui de chacun des mots de données non linéarisées. 5. - Système selon la revendication 1, carac- térisé en ce que les mots de données non linéarisées sont produits par un convertisseur analogique/numérique (14) en réponse à un signal analogique produit par un transducteur non linéaire (12). 6. - Système selon la revendication 1, carac- térisé en ce que le dispositif de mémorisation comprend une mémoire morte (22A, 22B), le dispositif de multiplication comprenant une mémoire morte (28A) programmée de façon à exécuter une fonction de multiplication, et le dispositif de sommation comprenant un circuit additionneur (28B, 28C et 28D). 7. - Procédé pour linéariser des données sous la forme de plusieurs mots de données non linéarisées, comprenant un premier mot de données non linéarisées afin de produire des données linéarisées sous la forme de plusieurs mots de données linéarisées, le premier mot de données non linéarisées comprenant des premier et second groupes de bits, le procédé étant caractérisé en ce qu'il consiste à mémoriser plusieurs mots comprenant un premier mot mémorisé, dans une mémoire, ledit premier mot mémorisé comprenant des premier et second groupes de bits, le premier mot mémorisé étant placé dans une position de la mémoire pouvant être adressée au moyen dudit premier groupe de bits du premier mot de données non linéarisées, à multiplier le second groupe de bits du premier mot de données non linéarisées par le second groupe de bits du 15. premier mot mémorisé afin de produire un premier mot produit, et à ajouter algébriquement un nombre prédéterminé de bits du premier mot produit au premier groupe de bits du premier mot mémorisé afin de produire un premier des mots de données linéarisées. 8. - Procédé selon la revendication 7, carac- térisé en ce qu'une relation entre les données non linéarisées et les données linéarisées peut être représentée par une courbe mathématique tracée suivant un axe vertical représentant des données, chacun des mots mémorisés représentant un point distinct de cette courbe, le second groupe de bits du premier mot mémorisé représentant un code de pente correspondant à la pente d'une ligne tracée à partir d'un premier point de ladite courbe, correspondant au premier mot mémorisé, vers un second point de ladite courbe mathématique, correspondant à un second desdits mots mémorisés. 9. - Procédé selon la revendication 8, carac- térisé en ce qu'il consiste également à produire lesdits mots de données non linéarisées, en réponse à un signal analogique non linéaire au moyen d'un convertisseur analogique/ numérique. 10. - Procédé selon la revendication 8, carac- térisé en ce que le nombre prédéterminé de bits dudit mot produit est choisi de manière que ladite ligne passe le plus près possible dudit second point.