FR 2477800 A1 19810911 FR 8005196 A 19800307 L'invention concerne un synthétiseur de fréquences plus parti- culièrement destiné au système de radionavigation aérienne TACAN. Dans ce système, les aéronefs comportant des équipements de bord de type TACAN'reçoivent à l'aide de balises au sol des infor- mations sous forme de coordonnées polaires. Ce système fonctionne dans la gamme des 1000 MHz et plus préci- sément dans la bande 962 à 1213 MHz appelée bande TACAN. A l'inté- rieur de cette bande, la répartition des fréquences d'émission entre les équipements de sol et les équipements de bord varie suivant le mode de fonctionnement. Jusqu'à présent, les synthétiseurs de fréquences utilisés en système TACAN sont différenciés suivant le type d'utilisation (Sol ou Bord) et suivant le mode de fonctionnement; on fabrique donc différentes sortes de synthétiseurs. L'invention propose un synthétiseur de fréquences en bande TACAN utilisable aussi bien dans les équipements de sol que ceux de bord et dans les différents modes de fonctionnement, ce qui permet d'unifier les fabrications et de simplifier la maintenance. Selon une caractéristique de l'invention, le synthétiseur de fréquences comporte un oscillateur contrôlé en tension, un diviseur de fréquence de rapport fixe r dont l'entrée est reliée à la sortie de l'oscillateur contrôlé en tension, un diviseur de fréquence à rapport variable v dont l'entrée est reliée à la sortie du diviseur à rapport fixe, un comparateur de phase dont l'une des entrées est reliée à la sortie du diviseur à rapport variable, un oscillateur de référence dont la sortie est reliée à l'autre entrée du compa- rateur de phase dont la sortie est reliée via un filtre passe-bas à l'entrée de contrôle de l'oscillateur contrié en tension, et un dispositif correcteur des signaux de commande dont les entrées sont reliées à une boîte de commande manipulée par un opérateur et dont les sorties sont reliées aux entrées de commande du diviseur à rapport variable de telle sorte que le synthétiseur puisse fournir toutes les fréquences comprises dans la bande TACAN et soit identi- que dans les équipements de sol et de bord. Selon une autre caractéristique de l'invention, le dispositif correcteur comporte des moyens de traitement des informations fournies par l'opérateur via la boîte de commande pour élaborer un nombre correcteur égal à n pour des équipements au sol en bande basse à n+126 pour des équipements au sol en bande haute et à n+63 pour des équipements de bord, et des moyens d'addition de.ce nombre correcteur au numéro de canal sélectionné par l'opérateur via la boîte de commande. D'autres caractéristiques de l'invention ressortiront de la description suivante d'un exemple de réalisation, cette description étant faite en relation avec les dessins ci-annexés dans lesquels: - la figure 1 représente le plan de répartition des fréquences dans le système TACAN; - la figure 2 représente schématiquement un synthétiseur de fréquences conforme à l'invention; - la figure 3 représente de façon détaillée un exemple de réalisation du dispositif correcteur de signaux de commande conforme à l'invention.; - la figure 4 représente un diviseur à rapport variable corres- pondant au dispositif correcteur de signaux représenté à la figure 3. Le plan de répartition des fréquences de la figure I donne en abscisse le numéro de canal C qui varie de 1 à 126, et en ordonnée la fréquence exprimée en mégahertz (MHz) qui varie de 962 à 1213, la bande 962 à 1087 MHz étant appelée bande basse et la bande 1088 à 1213 MHz étant appelée bande haute. Dans le système TACAN, il existe deux principaux modes de fonctionnement: le mode X et le mode Y. En mode X, les fréquences d'émission des équipements au sol ou "balises" se divisent en une bande basse de 962 à 1024 MHz et une bande haute de 1151 à 1213 MHz, représentées en traits forts continus sur la figure 1, deux canaux successifs étant séparés de I MHz. Les fréquences d'émission des équipements de-bord occupent la bande 1025-1150 MHz, représentée en trait fin continu sur la figure 1. A chaque canal correspond une fréquence d'émission de balise au sol et une fréquence d'émission d'équipement de bord séparées de 63 MHz, la fréquence d'émission de t'un étant la fréquence de réception de l'autre. Par exemple, pour le canal IX une balise émet sur 962 MHz et reçoit l'émission de l'avion sur 1025 MHz, l'avion reçoit sur 962 MHz et émet sur 1025 MHz. En mode Y, les fréquences d'émission des équipements au sol se divisent en une bande haute de 1088 à 1150 MHz et une bande basse de 1025 à 1087 MHz, représentées en traits pointillés sur la figure 1. Les fréquences d'émission des équipements de bord sont identiques à celles du mode X. Le synthétiseur de fréquences, conforme à l'invention, repré- senté à la figure 2 a pour base une boucle à verrouillage de phase. Il comprend un oscillateur 1 contrôlé en tension dont la sortie fournit un signal à la fréquence d'émission F et est reliée à l'entrée d'un diviseur de fréquence 2 à rapport fixe r, r étant égal à huit dans cet exemple. La sortie du diviseur 2 fournit un signal de fréquence F/r et est reliée à l'entrée d'un diviseur de fréquence 3 à rapport variable v dont la sortie fournit un signal de fréquence f' égale F r.v La sortie du diviseur 3 est reliée à l'une des entrées d'un comparateur de phase-4 dont l'autre entrée est reliée à la sortie d'un oscillateur 5 de référence. qui fournit un signal de fréquence f, et dont la sortie est reliée à l'entrée d'un filtre passe-bas 6. La sortie de ce filtre 6 fournit un signal de fréquence f' f et est reliée à l'entrée de contrôle en tension de l'oscillateur 1. Le synthétiseur comporte, enfin, une botte de commande 7 mani- pulée par l'opérateur. Elle fournit, tout d'abord, un signal S de sélection qui est au niveau logique "1" si le synthétiseur est uti- lisé dans un équipement-au sol et au niveau logique "0" s'il est utilisé dans un équipement de bord. Elle fournit ensuite un signal M de sélection de mode, utilisé uniquement pour les équipements au sol, puisque l'on a vu que quel quesoit le mode les équipements de bord émettent dans la même bande de fréquence. Ce signal M est à "0" en mode X et à "1" en mode Y. Enfin, elle fourniit deux signaux D et U d'indication de numéro de canal, le signal U indiquant sur quatre éléments binaires Ul, U2, U3 et U4 le chiffre des unités compris entre 0 et 9 et le signal D indiquant sur quatre éléments binaires DI, D2, D3 et D4 le chiffre des dizaines compris entre 0 et 12. Des précautions sont prises pour interdire les états 127, 128 et 129. Les sorties de la boîte de commande sont reliées aux entrées d'un dispositif 8 correcteur de signaux de commande dont les sorties sont reliées aux entrées de commande du diviseur 3 qui permettent de modifier le rapport v. Ce dispositif 8 comporte, tout d'abord, un circuit 9 de décou- page de bande qui reçoit les signaux M, D et U issus de la bo te de commande et qui fournit un signal B qui est égal à "0" si la fré- quence d'émission est en bande basse et à "1" si elle est en bande haute. Il comporte, ensuite, un circuit 10 de traitement des signaux S et B dont les sorties sont reliées pour une partie d'entre elles aux entrées d'un premier additionneur Il et pour l'autre -20 partie aux entrées d'un second additionneur 12. L'additionneur Il reçoit également les signaux S et U et l'additionneur 12 les signaux S et D. Les sorties des additionneurs sont reliées aux entrées de commande du diviseur 3 auxquelles ils fournissent des signaux corrigés. Pour pouvoir émettre correctement, il faut que, lorsque l'opé- rateur affiche un type d'utilisation par S, un mode de fonction- nement par M et un canal par D et U, et lorsque la boucle est verrouillée, la fréquence F soit celle indiquée par le plan de la figure 1. La bouclé est vérrouillée, lorsque f'-f est nul, c'est-à-dire lorsque f=f'u-L; dans notre exemple f est égal à 125 KHz et r à 8, r.v cela signifie donc que F/v est égal à 1 MHz et comme F varie de 962 MHz à 1213 MHz, v doit varier de 962 à 1213. La correspondance entre l'affichage par l'opérateur et la com- mande du rapport v du diviseur 3 en accord avec le plan de répar- tition de la figure 1 est effectué par le dispositif 8, qui est représenté de façon détaillée à la figure 3. Le circuit 9 de découpage de bande comporte une porte logique "NON OU" 13 qui reçoit les signaux U3 et Dl et dont la sortie est reliée à l'une des entrées d'une porte logique "NON ET" 14. L'autre entrée de la porte "NON ET" 14 reçoit l'inverse du signal U4 ou U4 issu d'un inverseur 15 et la sortie de 14 est reliée à l'une des trois entrées d'une porte logique "NON ET" 16 dont les deux autres entrées reçoivent respectivement les signaux D2 et D3. La sortie de la porte 16 est reliée à l'une des entrées d'une porte logique "NON ET" 17 dont l'autre entrée reçoit l'inverse du signal D4 ou D4 issu d'un inverseur 18. Le signal A issu de la porte 17 est au niveau logique "O" si le nombre affiché par D et U est inférieur ou égal à 63 et à "1" si ce nombre est supérieur à 63. Le circuit 9 comporte, enfin, une porte logique "OU EXCLUSIF" 19 dont les entrées reçoivent les signaux A et M et dont la sortie fournit le signal B qui est à "O" en bande basse et à "I" en bande haute. Le circuit 10 de traitement des signaux S et B comporte une porte logique "NON OU" 20 dont l'une des entrées reçoit le signal B et dont l'autre reçoit l'inverse du signal S ou S issu d'un inver- seur 21. Il comporte également un inverseur 22 dont l'entrée est reliée à la sortie de la porte logique 20, et une porte logique "NON OU" 23 dont l'une des entrées reçoit le signal S issu de la porte 21 et dont l'autre entrée reçoit l'inverse du signal B ou B issu d'un inverseur 24. Ce circuit 10 élabore, sous forme de quatre éléments binaires pour les unités et quatre éléments binaires pour les dizaines, les nombres à additionner à ceux affichés par l'opérateur afin de com- mander correctement le diviseur 3. Par exemple, en équipement de sol, si l'opérateur affiche le canal IX la fréquence F doit être égale à 962 MHz et v doit être égal à 962, par contre s'il affiche Y -la fréquence F doit être égale à 1088 IlIz et v doit être égal à 1088. Si n est le nombre correcteur choisi pour des équipements au sol en bande basse, le nombre correcteur pour des équipements au sol en bande haute est égal à n+126 et le nombre correcteur pour des équipements de bord est égal à n+63. Mais la réalisation du circuit 10 est très étroitement liée à la réalisation du diviseur 3 à rapport variable; en effet, les nombres à additionner sont choisis de façon à obtenir en entrée et en sortie du diviseur 3 des circuits logiques les plus simples possibles. La réalisation du circuit 10 représentée à la figure 3 et associée au diviseur 3 représenté à la figure 4, correspond à n égal à 7, c'est-àdire à l'addition des nombres suivants 07 pour des équipements au sol en bande basse 133 pour des équipements au sol en bande haute pour des équipements de hcrd. Le premier additionneur Il est constitué par un additionneur 25 binaire de deux nombres de quatre éléments binaires chacun et par un convertisseur 26 de code binaire en code BCD (décimal codé binaire). Le premier nombre correspondant au chiffre des unités affiché par l'opérateur, les entrées AI, A2, A3 et A4 de l'addi- tionneur 25 reçoivent respectivement les signaux Ul, U2, U3 et U4, et le second nombre correspondant au chiffre des unités des nombres définis cidessus, les entrées BI et B2 de 25 reçoivent le signal S, l'entrée B3 de 25 reçoit le signal issu de la porte "NON OU" 20 et l'entrée B4 de 25 est au niveau logique "O". La seconde sortie S2 de l'additionneur 25 est reliée à la pre- mière entrée A du convertisseur 26, la troisième sortie E3 de l'additionneur 25 est reliée à la deuxième entrée B du convertisseur 26, la quatrième sortie E4 de l'additionneur 25 est reliée à la troisième entrée C du convertisseur 26 et la sortie de retenue C4 de l'additionneur 25 est reliée à la quatrième entrée D du conver- tisseur 26. La première sortie Zl de l'additionneur 25 et les trois premières sorties YI, Y2, Y3 du convertisseur 26 sont reliées à une première partie des entrées de commande du diviseur 3 à rapport variable auxquelles elles fournissent respectivement les signaux d'unités corrigées ul. u2, u3 et u4. Le second additionneur 12 est un additionneur binaire de deux nombres de quatre éléments binaires. Le premier nombre correspondant au chiffre des dizaines affiché par l'opérateur;,les entrées AI, A2, A3 et A4 de l'additionneur 12 reçoivent respectivement les signaux DI, D2, D3 et D4, et le second nombre correspondant au chiffre des dizaines des nombres définis ci-dessus, les entrées BI et B3 de 12 reçoivent le signa} issu de l'inverseur 22, l'entrée B2 de 12 reçoit le signal S issu de l'inverseur 21, et l'entrée B4 de 12 reçoit le signal issu de la porte "NON OU" 23, l'entrée de retenue CO de 12 étant reliée à la quatrième sortie Y4 du convertisseur 26. Les quatre sorties El, E2, E3, E4 et la sortie de retenue C4 de l'additionneur 12 sont reliées à une seconde partie des entrées de commande du diviseur 3 à rapport variable auxquelles elles fournis- sent respectivement les signaux de dizaines corrigées dl, d2, d3, d4 et le signal de retenue r. A la figure 4, on a représenté une réalisation détaillée du diviseur de fréquence 3 à rapport variable auquel est associée le circuit correcteur 8 représenté à la figure 3. Ce diviseur comporte un diviseur de fréquence 27 à deux rapports fixes (dix et onze), trois compteurs 28, 29, 30 synchrones à quatre éléments binaires et des circuits logiques en entrée et en sortie de ces compteurs. Le diviseur de fréquence 27 reçoit le signal de fréquence F/r issu du diviseur 2 et il fournit un signal de fréquence F- quand son entrée P de commande est au niveau logique "1" et un signal de fréquence F quand elle est au niveau logique "0". La sortie du il. r diviseur 27 est reliée à l'entrée d'horloge CK'de chacun des compteurs 28, 29 et 30. L'entrée A du compteur 28 reçoit l'inverse du signal ul ou u issu d'un inverseur 31, l'entrée B l'inverse du signal u2 ou u2 issu d'un inverseur 32, l'entrée C le signal u3 et l'entrée D le signal issu d'une porte "NON OU" 33 dont les entrées reçoivent les signaux u3 et u4. L'entrée T de validation de comptage du compteur 28 est au niveau logique "1", l'entrée P de validation de comptage de 28 est reliée à la sortie d'un inverseur 34 dont l'entrée est reliée à la sortie CO de retenue de ce même compteur 28, cette sortie CO étant également reliée à l'entrée P de commande du divi- seur 27. Les entrées A, B, C, D du compteur 29 reçoivent respectivement les signaux dT, d2, d3, 4 issus respectivement des inverseurs 34, , 36, 37 dont les entrées reçoivent respectivement les signaux dl, d2, d3, d4. Les entrées de validation P et T du compteur 29 sont au niveau logique "1" en permanence, c'est-à-dire qu'elles ne sont pas utilisées. La sortie CO de retenue du compteur 29 est reliée à l'entrée T de validation de comptage du'compteur 30 dont l'autre entrée P de validation est au niveau logique "1". L'entrée A du compteur 30 reçoit le signal r et l'entrée B reçoit le signal r issu d'un inverseur 38 dont l'entrée reçoit le signal r. L'entrée C est au niveau logique "0" et l'entrée D au niveau logique "j". En sortie, le diviseur de fréquence à rapport variable comporte une porte logique "NON ET" 39 à trois entrées, dont deux entrées sont reliées respectivement aux sorties QC et QD du compteur 29 et dont la troisième entrée est reliée à la sortie d'un inverseur 40 ayant son entrée reliée à la sortie QD du compteur 30, La sortie-de la porte "NON ET" 39, qui fournit le signal de fréquence f' égale à -, est reliée d'une part aux entrées L de chargement des compteurs 28, 29 et 30, et d'autre part au compara- teur de phase 4. Ce diviseur à rapport variable v compris entre 962 et 1213 utilise la décomposition du nombre v en somme d'un multiple de dix et d'un multiple de onze. Par exemple: 962 = 96x]0 + 2 (11-10) = 94x10 + 2x11, REVENDICATIONS 1. Synthétiseur de fréquences comportant un oscillateur contrôlé en tension (1), un diviseur de fréquence (2) à rapport fixe r dont l'entrée est reliée à la sortie de l'oscillateur contrôlé en tension (1), un diviseur de fréquence (3) à rapport variable v dont l'entrée est reliée à la sortie du diviseur de fréquence (2) à rapport fixe, une boîte de commande (7) manipulée par l'opérateur qui permet de commander le diviseur à rapport variable (3), un com- parateur de phase (4) dont l'une des entrées est reliée à la sortie du diviseur (3) à rapport variable, un oscillateur de référence (5) dont la sortie est reliée à l'autre entrée du comparateur de phase (4) dont la sortie est reliée via un filtre passe-bas (6) à l'entrée de contrôle de l'oscillateur contrôlé en tension (1), caractérisé en ce que l'oscillateur contrôlé en tension (1) fournit un signal de fréquence suffisamment élevé pour pouvoir obtenir par division toutes les fréquences comprises dans la bande TACAN, et en ce qu'il comporte un dispositif (8) correcteur de signaux de commande dont les entrées sont reliées aux sorties d'une botte de commande (7) manipulée par.l'opérateur, et dont les sorties sont reliées aux entrées de commande du diviseur (3) à rapport variable, de telle sorte que le synthétiseur soit identique dans les équipements de sol et de bord. 2. Synthétiseur de fréquences selon la revendication 1, carac- térisé en ce que le dispositif (8) correcteur des signaux de com- mande comporte: - des moyens de traitement des informations fournies par l'opérateur via la boîte de commande pour élaborer un nombre correcteur égal à n pour des équipements au sol en bande basse, à n+126 pour des équipements au sol en bande haute et à n+63 pour des équipements de bord, - et des moyens d'addition de ce nombre correcteur au numéro de canal sélectionné par l'opérateur via la botte de commande. 3. Synthétiseur de fréquences selon la revendication 2, dans lequel la botte de commande (7) fournit des signaux (U et D) de sélection d'un canal parmi 126, soit quatre signaux (UI, U2, U3, U4) donnant le chiffre des unités en binaire et quatre signaux (DI, D2, 2'477800 D3, D4) donnant le chiffre des dizaines en binaire, caractérisé en ce que la boîte de commande (7) fournit également un signal (S) d'indication de type d'utilisation (sol ou bord) et un signal (M) d'indication de mode de fonctionnement (X ou Y), et en ce que le dispositif (8) correcteur de signaux de commande comporte: I - un circuit (9) de découpage de bande dont les entrées reçoivent les signaux (M) d'indication de mode et (U et D) de sélection de canal, et dont la sortie fournit un signal (B) d'indication de bande basse ou haute, - un circuit de traitement (10) du signal (S) d'indication de type d'utilisation et du signal (B) d'indication de bande, dent les sorties fournissent deux nombres correcteurs, le premier pour les unités, le second pour les dizaines codés,chacun sur quatre élé- ments binaires, et choisis de façcon à simplifier le plus possible les circuits logiques en entrée et en sortie du diviseur (3) de fréquence à rapport variable, - un premier circuit additionneur (11) qui reçoit les signaux (U1, U2, U3, U4).donnant le chiffre des unités issus de la boîte de commande (7) et les signaux donnant le chiffre des unités du nombre correcteur issus du circuit de traitement (10), et qui fournit les signaux (ul, u2, u3, u4) d'unités corrigées à une première partie des entrées du diviseur (3) à rapport variable, - un second circuit additionneur (12) qui reçoit les signaux (Dl, D2, D3, D4) donnant le chiffre des dizaines issus de la boîte de commande (7), les signaux donnant le chiffre des dizaines du nombre correcteur issus du circuit de traitement (10), et un signal de retenue issu du premier circuit additionneur (Il), et qui fournit les signaux (dl, d2, d3, d4) de dizaines corrigées et un signal (r) de retenue à une seconde partie des entrées du diviseur (3) à rapport variable. 4. Synthétiseur de fréquences selon l'une quelconque des reven- dications 2 et 3, caractérisé en ce que les nombres correcteurs à additionner au numéro du canal sélectionné sont: 07 pour des équipements au sol en bande basse 133 pour des équipements au sol en bande haute pour des équipements de bord, et en ce que le diviseur (3) de fréquence à rapport variable v compris entre 962 et 1213 est constitué par: - un diviseur de fréquence (27) à deux rapports fixes (dix et onze), dont l'entrée est reliée à la sortie du diviseur (3) à rapport fixe, - un premier compteur (28) synchrone à quatre éléments binaires dont l'entrée d'horloge est reliée à la sortie du diviseur de fréquence (27) à deux rapports fixes, dont l'entrée A reçoit le signal (ut) issu d'un premier inverseur (31) qui reçoit le premier signal (ul) d'unité corrigée issu du dispositif (8) correcteur, dont l'entrée B reçoit le signal (û2) issu d'un second inverseur (32) qui reçoit le second signal (u2) d'unité corrigée, dont l'entrée C reçoit le troisième signal (u3) d'unité corrigée, dont l'entrée D reçoit le signal issu d'une porte logique "NON OU" (33) dont les entrées reçoivent respectivement le troisième (u3) et le quatrième (u4) signal d'unité corrigée, et dont l'entrée (P) de validation de comptage est reliée à la sortie de retenue CO via un troisième inverseur (34), la sortie de retenue CO étant également reliée à l'entrée (P) de commande du rapport du diviseur de fréquence (27) à deux rapports fixes, un second compteur (29) dont l'entrée d'horloge est reliée à la sortie du diviseur de fréquence (27) à deux rapports fixes, dont les entrées A, B, C, D reçoivent respectivement les signaux (dl, d2, d3, d4) issus respectivement de quatrième, cinquième, sixième et septième (34, 35, 36, 37)-inverseurs dont les entrées reçoivent les signaux (dl, d2, d3, d4) de dizaines corrigées issusdu dispo- sitif (8) correcteur, - un troisième compteur (30) dont l'entrée d'horloge est reliée à la sortie du diviseur de fréquence (27) à deux rapports fixes, dont l'entrée A reçoit le signal r de retenue issu du dispositif (8) correcteur, dont l'entrée B reçoit le signal (r) issu d'un huitième inverseur (40) dont l'entrée reçoit le signal r, dont l'entrée C est au niveau logique "O", dont l'entrée D est au niveau logique "1" et dont l'entrée T de validation de comptage est reliée à la sortie CO de retenue du deuxième compteur (29), - une porte logique "NON ET" 39 à trois entrées dont deux entrées sont reliées respectivement aux sorties QC et QD du deuxième compteur (29), dont la troisième entrée est reliée à la sortie d'un neuvième inverseur (40) dont l'entrée est reliée à la sortie QD du troisième compteur (30), et dont, la sortie est reliée d'une part à l'entrée J de chargement de chacun des trois compteurs (28, 29, 30) et d'autre part au comparateur de phase (4). 5. Synthétiseur de fréquences selon la revendication 3, carac- térisé en ce que le circuit de découpage de bande (9) comporte - une porte logique "NON OU" (13) dont une entrée reçoit le signal U3 et l'autre entrée le signal DI, - une première porte logique "NON ET" (14) dont une entrée est reliée à la sortie de la porte logique "NON OU" et dont l'autre entrée est reliée à la sortie d'un premier inverseur (1.5) qui reçoit le signal U4, - une deuxième porte logique "NON ET" (16) à trois entrées dont une entrée est reliée à la sortie de la première porte "NON ET" (14) et dont les deux autres entrées reçoivent respectivement les signaux D2 et D3, - une troisième porte logique "NON ET" (17) dont une entrée est reliée à la sortie de la deuxième porte, "NON ET" (16) et dont l'autre entrée est reliée à la sortie d'un second inverseur (18) qui reçoit le signal D4, une porte logique "OU EXCLUSIF" (19) dont une entrée est reliée à la sortie de la troisième porte "NON ET" (17) dont l'autre entrée reçoit le signal (M) d'indication de mode de fonctionnement et dont la sortie fournit le signal (B) d'indication de bande. 6. Synthétiseur de fréquences selon les revendications 3 et 4, caractérisé en ce que le circuit de traitement (10) comporte - un premier inverseur (21) dont l'entrée reçoit le signal (S) d'indication de type d'utilisation, - une première porte "NON OU" (20) dont l'une des entrées est reliée à la sortie du premier inverseur et dont l'autre entrée est reliée à la sortie du circuit de découpage de bande, - un deuxième inverseur (22) dont l'entrée est reliée à la sortie de la première porte "NON OU" (20), 24 7780$- - un troisième inverseur (24) dont l'entrée est reliée à la sortie du circuit de découpage de bande-, - une seconde porte "NON OU" (23) dont une entrée est reliée à la sortie du premier inverseur (21) et dont l'autre entrée est reliée à la sortie du troisième inverseur (24), en ce que le premier circuit additionneur (Il) est constitué par - un additionneur (25) binaire de deux nombres de quatre éléments binaires dont les entrées AI, A2, A3, A4 reçoivent respectivement les signaux Ul, U2, U3, U4, dont les entrées Bl et B2 reçoivent le signal (S) d'indication de type d'utilisation, dont l'entrée B3 reçoit le signal issu de la première porte "NON OU" (20) du circuit de traitement et dont l'entrée B4 est au niveau logique "O", - un convertisseur (26) de code binaire en code "BCD" dont les première, deuxième et troisième entrées sont reliées respectivement aux deuxième, troisième et quatrième sorties de l'additionneur (25), dont la quatrième entrée est reliée à la sortie de retenue de cet additionneur (25) et dont les première, deuxième et troisième sorties fournissent respectivement les deuxième (u2) troisième (u3) et quatrième (u4) signaux d'unités corrigées, le premier (ul) étant fourni directement par la première sortie de l'additionneur (25), et en ce que le second circuit additionneur (12) est constitué par un additionneur (12) binaire de deux nombres de quatre éléments binaires dont les entrées AI, A2, A3, A4 reçoivent respectivement les signaux Dl, D2, D3, D4, dont les entrées BI et B3 reçoivent le signal issu du deuxième inverseur (22) du circuit de traitement (10), dont l'entrée B2 reçoit le signal issu du premier inverseur (21) du circuit de traitement (10) dont l'entrée B4 reçoit le signal issu de la seconde porte "NON OU" (23) de ce même circuit de traitement (10), dont l'entrée de retenue CO est reliée à la qua- trième sortie du convertisseur (26) de code binaire en code "BCD", et dont les quatre sorties fournissent les signaux (dl, d2, d3, d4) de dizaines corrigées, le signal (r) de retenue étant fourni par la sortie C4 de retenue de cet additionneur (12). 7. Système de radionavigation, caractérisé en ce qu'il comporte un synthétiseur selon l'une quelconque des revendications 1 à 6.