FR 2475317 A1 19810807 FR 8101409 A 19810126 La présente invention concerne un procédé et un appareil pour éviter les erreurs dans une installation de trai- tement de signaux PCM et notamment des moyens applicables à une installation recevant des signaux PCM venant de deux sources de données différentes avec un code de correction d'erreur à imbrication dans le temps. Récemment, on a utilisé les techniques numériques pour la transmission et l'enregistrement de signaux audio. A titre d'exemple, on peut utiliser un magnétoscope à bande (encore appelé "appareil VTR") à têtes rotatives, donnant une forte densité d'enregistrement pour enregistrer des signaux à modula- tion d'impulsion codés (encore appelés "signaux PCM") représen- tant une information audio. Toutefois lorsqu'on enregistre un signal en code PCM et qu'on reproduit ce signal, on risque de générer du bruit, des interférences, d'avoir des disparitions de signaux ou analogues ou même de détruire certains des signaux PCM reproduits. Une telle perte de données peut entralner des erreurs importantes dans le signal reproduit et ne pas aboutir à une reproduction audio, satisfaisante. Pour réduire au minimum la difficulté des pertes de signaux, on a proposé des codes de correction d'erreurs appli- cables au codage des signaux PCM avant leur enregistrement ou leur transmission. L'utilisation de tels codes de correction d'erreurs permet de corriger ou de compenser les signaux PCM erronés, reçus ou reproduits, pour éviter la détérioration de la reproduction audio. L'un des codes de correction d'erreurs, intéressants, prévus pour de tels signaux PCM, est le code dit à imbrication dans le temps. De façon générale, dans le code à correction d'erreurs à imbrication dans le temps, on produit des signaux PCM de plusieurs canaux, chaque canal étant formé d'une séquence ou d'une série de mots PCM successifs. Ces différents canaux peuvent être dérivés d'un convertisseur analogique/numérique utilisé pour mettre sous forme numérique un signal audio, ana- logique d'entrée tel qu'un signal stéréophonique. Un bloc de données se compose d'un mot pour chaque canal; ces mots se présentent de façon caractéristique dans un format à mots en parallèle. Ces mots en parallèle servent à dériver un ou plu- sieurs mots de correction d'erreurs tels que des mots de parité. Puis chaque mot PCM du bloc de données ainsi que le mot de correction d'erreur (ou les mots) est retardé d'un retard res- pectif, différent pour assurer l'imbrication dans le temps, efficace des mots PCM et des mots de correction d'erreurs. Ces mots imbriqués dans le temps et qui se présentent en parallèle sont fournis simultanément à un générateur de mots de détection d'erreurs tel qu'un générateur de code de redondance cyclique (CRC) pour donner un mot de détection d'erreur. Ce mot de détection d'erreur est combiné aux mots PCM et de correction d'erreurs, imbriqués dans le temps, pour aboutir à un bloc de transmission à imbrication dans le temps. Ce bloc de transmis- sion à imbrication dans le temps peut alors être enregistré, transmis, ou utilisé de façon différente. Lorsqu'on reproduit ou reçoit un bloc de transmis- sion à imbrication dans le temps, les différents mots imbriqués ainsi que les mots de détection d'erreurs sont examinés pour déterminer s'il y a une erreur dans le bloc de transmission particulier. Les codes de détcticà d'erreurs tels que le code CRC sont bien connus pour assurer cette caractéristique de détection d'erreur. Lorsqu'on détecte une erreur dans ce bloc de transmission, tous les mots PCM et de correction d'erreurs, imbriqués, sont identifiés comme correspondant à des erreurs, m9me si en fait le mot est correct. Puis, ces mots PCM ou de correction d'erreurs, identifiés, imbriqués dans le temps, sont désimbriqués pour rétablir le bloc de données d'origine. Lors- qu'un mot PCM désimbriqué est identifié comme étant faux, on peut le corriger à l'aide des techniques de correction d'erreurs habituelles, par exemple par un décodage de la parité à condi- tion qu'aucun des autres mots du mame bloc ne soit faux. Si le bloc désimbriqué, reconstitué, contient deux mots de correc- tion d'erreurs, on peut corriger les deux mots PCM, faux conte- nus dans ce bloc imbriqué. A l'aide de la technique de codage à imbrication dans le temps, décrite ci-dessus, on réduit au minimum l'effet dû à l'erreur dite de déclenchement ou de salve. L'expression "erreur de déclenchement" s'applique de façon générale à un intervalle d'erreur dans lequel la donnée enregistrée ou trans- mise a disparu, et qui s'étend sur une période de temps suffi- sante pour englober plusieurs blocs de transmission à imbrica- tion dans le temps. Toutefois même si tous les mots PCM et de correction d'erreurs contenus dans un certain nombre de blocs de transmission à imbrication dans le temps, sont déformés, lors de la reconstitution des blocs de transmission d'origine, désim- briqués, il est prévisible en général qu'un seul mot du bloc reconstitué soit déformé. Cela signifie que la technique de codage à imbrication dans le temps serve à disperser l'erreur de déclenchement entre plusieurs blocs reconstitués. Comme dans chaque bloc désimbriqué, reconstitué, il n'y a qu'un seul mot qui soit faux, on peut corriger ou compenser de telles erreurs à l'aide des techniques de correction ou de compensation d'erreurs classiques. Il est avantageux d'utiliser une installation de traitement de signal PCM comportant un codeur/décodeur à imbri- cation dans le temps du type ci-dessus, comme adaptateur pour être branché rapidement et de façon simple à un magnétoscope par exemple classique utilisé pour l'enregistrement de signaux audio à codage PCM. Il est également avantageux d'utiliser ce type de codeur/décodeur pour recevoir des signaux PCM provenant de différentes sources. A titre d'exemple, le codeur PCM peut être relié par l'intermédiaire d'un commutateur soit à la partie lecture d'un magnétoscope, soit à la sortie du codeur PCM. Suivant l'état du commutateur, les blocs de transmission à imbrication dans le temps sont fournis au décodeur par l'une ou l'autre des sources de données (c'est-à-dire le magnétoscope ou le codeur PCM). Comme les blocs de transmission à imbrica- tion dans le temps fournis par les deux sources sont au même format, le décodeur assure le décodage des blocs de transmis- sion, reçus, quelle que soit la source d'émission de ces signaux, pour reconstituer les signaux audio d'origine. Dans beaucoup de cas, il est intéressant pour l'utilisateur de l'appareil de passer d'une source à l'autre (en général le magnétoscope). Pendant l'intervalle transitoire qui est de durée limitée, le décodeur reçoit réellement de faux blocs de transmission. Lors- que ces blocs de transmission, faux, sont désimbriqués dans le temps, selon le procédé habituel, un certain nombre de blocs désimbriqués en commençant par le premier bloc désimbriqué au début de l'intervalle de transmission contiennent certains mots PCM et/ou de correction d'erreurs dérivés de l'une des sources et d'autres mots PCM et/ou de correction d'erreurs dérivés de l'autre source. De plus, un ou plusieurs des mots contenus dans de 2475317. tels blocs désimbriqués sont faux car ils ont été désimbriqués à partir de mots de transmission reçus pendant l'intervalle de transmission. Néanmoins si l'un de ces mots PCM d'un bloc désimbriqué est faux, le correcteur d'erreur du décodeur essaie de le traiter de façon habituelle pour le corriger. Toutefois, il est possible que le mot faux soit dérivé de l'une des sources alors que les autres mots contenus dans ce bloc désim- briqué soient dérivés de l'autre source. De façon caractéristi- que, le traitement de correction d'erreur tente de reconstruire le mot PCM faux en utilisant le mot de correction d'erreur en combinaison avec les mots PCM, corrects, qui restent. Si tous ces mots viennent de la meme source de données, il n'est pas difficile de reconstituer le mot PCM correct. Toutefois si certains des mots proviennent d'une source et les autres de l'autre source, il n'y a pas de corrélation entre ces mots et on ne peut reconstituer le mot faux. Lorsqu'on-utilise un codeur/décodeur à imbrication dans le temps du type ci-dessus, selon l'exemple qui vient d'être décrit, le correcteur d'erreur tente de "corriger" le mot PCM faux, même si une telle "correction" ne peut en réalité s'effectuer. Il en résulte que le mot "corrigé" est faux et lorsqu'il est transformé de nouveau en un signal analogique et est reproduit par exemple par un haut-parleur, on obtient un son gênant qu'il serait préférable d'éviter. On peut rendre silencieux (supprimer) le bruit gênant mentionné ci-dessus en effectuant une opération de silence, habituelle, chaque fois qu'il y a une commutation d'une source de données à une autre, si bien qu'il faut détecter cette commutation. De plus, il faut faire un branchement particulier par exemple sur le magnétoscope pour en dériver un signal de commande utilisable pour commander le traitement silencieux. Comme un tel signal de commande n'existe pas dans les conditions normales, il faut reconstruire de façon particulière le magné- toscope, ce qui n'est pas souhaitable. En outre, la génération d'un signal de commande de silence est contraire à la tentative consistant à réaliser le codeur/décodeur PCM comme"adaptateur" ne nécessitant pas de branchement particulier. La présente invention a pour but de créer un procédé et un appareil permettant de traiter un signal PCM pour éviter l'émission de bruits gênants lors de la commutation de l'appareil d'une source de données à une autre, cet appareil pouvant se brancher sur un magnétoscope comme un simple adaptateur sans nécessiter de branchement particulier ni de dérivation de signaux de commande particulière, pour permettre d'utiliser le magnétoscope comme appareil d'enregistrement PCM. L'invention concerne également un procédé et un appareil permettant de commander un correcteur d'erreur d'une installation de traitement de signal PCM pour éviter un fonction- nement faux du correcteur d'erreur lorsque l'installation de traitement de signal PCM reçoit une donnée PCM qui vient de la commutation d'une source à une autre source. L'invention se propose également de créer une installation de traitement de signal PCM utilisant des données PCM codées selon un format de correction d'erreur à imbrication dans le temps. A cet effet, l'invention concerne des moyens per- mettant d'éviter des erreurs dans un décodeur à correction d'erreurs PCM recevant des blocs de transmission successifs, chacun étant composé de mots de détection d'erreurs et de correction d'erreurs PCM à imbrication dans le temps, les blocs de transmission étant fournis d'une première source de données, puis d'une seconde source de données pour former un intervalle d'erreur déterminé par la période de transition de la première source à la seconde source. Selon l'invention, on détecte l'existence d'une erreur dans un bloc de transmission, reçu, et chacun des mots à imbrication dans le temps contenus dans ce bloc de transmis- sion est identifié comme étant faux. Chaque bloc de transmis- sion est désimbriqué dans le temps pour rétablir un bloc désim- briqué formé de mots PCM et de correction d'erreurs, désimbri- qués. On corrige un mot PCM, faux, contenu dans le bloc désim- briqué en fonction des mots PCM corrects et des mots de correc- tion d'erreurs, qui restent dans ce bloc. La correction d'un mot PCM dans un bloc désimbriqué est interdite lorsque le bloc contient au moins un mot dérivé de la première source de don- nées et un mot dérivé de la seconde source de données. Ainsi lorsque les mots PCM représentent une information audio, on évite la génération d'un son gênant qui serait provoqué par la correction" fausse du mot PCM ci-dessus. La présente invention sera décrite plus en détail à l'aide des dessins annexés, dans lesquels: 247531 7 - la figure 1 est un schéma-bloc d'une installation de traitement de signal PCM selon l'invention. - la figure 2 est un schéma-bloc d'un codeur à imbrication de temps, caractéristique utilisable dans l'appa- reil de la figure 1. - la figure 3 est un schéma-bloc d'un décodeur de désimbrication de l'installation de la figure 1. - les figures 4A-4C sont des chronogrammes schémati- ques servant à expliquer le fonctionnement du codeur à imbrica- tion de temps. - les figures 5A-5E sont des chronogrammes servant a expliquer le fonctionnement du décodeur de désimbrication dans le temps. - la figure 6 est un schéma-bloc partiel sous forme logique d'un mode de réalisation de l'invention. - les figures 7A-7D sont des chronogrammes de dif- férents signaux générés par des éléments de l'installation de la figure 6. - les figures 8A-8E sont des chronogrammes servant à expliquer un mode de fonctionnement de l'installation de la figure 6. - la figure 9 est un schéma-bloc d'un autre codeur selon l'invention. - la figure 10 est un schéma-bloc d'un autre décodeur à-désimbrication dans le temps selon l'invention. - les figures 1LA et l1B sont des chronogrammes servant à expliquer le fonctionnement du codeur de la figure 9. - les figures 12A-12F sont des chronogrammes ser- vant à expliquer le fonctionnement du décodeur de la figure 10. - les figures 13A-13C sont des chronogrammes ser- vant à expliquer le fonctionnement du mode de réalisation de la figure 10. DESCRIPTION DETAILLEE DE DIFFERENTS MODES DE REALISATION PREFERENTIELS: Les dessins et notamment la figure 1 montrent un mode de réalisation d'une installation de traitement de signaux PCM 2 susceptible d'être combinée par exemple à un magnétoscope a bande (encore appelé "appareil VTR") 1 pour fournir des signaux audio à codage PCM à ce magnétoscope pour les enregis-, trer et pour recevoir des signaux à codage PCM, reproduits pour générer des sons audio. Le magnétoscope 1 peut être un magnétos- cope à balayage hélicoïdal ayant par exemple deux têtes rotati- ves (non représentées) qui enregistrent les signaux sur des pistes parallèles, inclinées par rapport à la bande magnétique comme cela est habituel. Le magnétoscope comporte une section d'enregistrement 4 ayant des circuits électroniques d'enregis- trement, appropriés, des moyens d'asservissement ou analogues pour commander l'enregistrement des signaux sur les pistes mentionnées cidessus. Le magnétoscope 1 comporte également une section de lecture 5 composée des moyens électroniques de lecture, d'asservissement ou analogues, pour reproduire les signaux enregistrés sur les pistes cidessus. La section d'enregistrement 4 est associée à la borne d'entrée d'enregis- trement 3 qui reçoit dans les conditions normales les signaux vidéo caractéristiques contenant des signaux périodiques de synchronisation horizontale, de synchronisation verticale ainsi que les signaux d'information vidéo. Un tel signal vidéo composé contient des composantes de haute fréquence. La section de lecture 5 est reliée à la borne de sortie de lecture 8 de sorte que lorsque le magnétoscope 1 est utilisé en mode de lecture de signaux vidéo, les signaux vidéo composés sont reproduits de la bande magnétique et sont fournis à la borne de sortie 8. Généralement, la borne de sortie 8 est couplée à un récepteur de télévision ou à un appareil de con- tr8le pour afficher les images vidéo correspondant aux signaux vidéo reproduits. Le magnétoscope 1 comporte également un commutateur 6 à contacts fixes 7a, 7b et à contact mobile 7c coopérant sélectivement avec l'un ou l'autre des contacts fixes. Le contact mobile 7c est relié à la borne de sortie 8 pour fournir à cette borne de sortie les signaux qui sont appliqués à l'un ou l'autre des contacts fixes 7a, 7b. Comme représenté, le contact fixe 7a est couplé à la sortie de la section de lecture 5 et le contact fixe 7b est couplé à la borne d'entrée 3. Lorsque le commutateur 6 occupe la position représentée à la figure 1, les signaux reproduits par la section de lecture 5 sont fournis par le contact 7a et le contact mobile 7c à la borne de sortie 8. Lorsque le commutateur 6 est commuté de façon que le contact 7c rencontre le contact fixe 7b, les signaux normalement fournis à la section d'enregistrement 4 sont également fournis à la borne de sortie 8. Bien que le commutateur soit représenté sous la forme d'un commutateur électromécanique, il est clair que le commutateur 6 peut être un commutateur électronique, si-bien que la période transitoire de basculement du contact mobile 7c de l'un des contacts fixes 7a, 7b sur l'autre est relativement courte. L'installation de traitement de signal PCM 2 est couplée aux bornes 3, 8 du magnétoscope 1 et fonctionne comme adaptateur. L'installation de traitement de signal PCM contient une section de codage donnant un signal PCM codé dont le signal de sortie est couplé à la borne d'entrée 3 par l'intermédiaire de la borne de sortie PCM 9. L'installation de traitement de signal PCM 2 contient également une section de décodage dont la borne d'entrée PCM 10 est reliée à la borne de sortie 8 du magnétoscope. La raison d'être de l'installation de traitement du signal PCM est de coder un signal analogique d'entrée tel qu'un signal audio pour le mettre dans un format à correction d'erreur PCM et à fournir ce signal PCM codé au magnétoscope 1 pour l'enregistrement. Comme indiqué ci-dessus, le magnétoscope enregistre des signaux vidéo qui ont des fréquences relative- ment élevées. De plus comme cela est connu, le magnétoscope permet des densités d'enregistrement élevées, ce qui est intéres- sant. En conséquence, le magnétoscope 1 est particulièrement intéressant pour enregistrer des informations audio à codage PCM. Lorsque la section de lecture 5 du magnétoscope 1 reproduit l'information audio à codage PCM, les signaux à codage PCM reçoivent la borne de sortie VTR 8 sur la borne d'entrée PCM lOde façon que la section de décodage de l'ins- tallation de traitement de signal PCM 2 décode les signaux PCM récupérés et les transforme de nouveau en des signaux audio, sous forme analogique. La section de codage de l'installation 2 comporte une borne d'entrée analogique 11 recevant un signal analogique d'entrée tel qu'un signal audio; cette borne d'entrée 11 est couplée à un convertisseur analogique/numérique (en abrégé "convertisseur A/D") 13, à un codeur 14 et à un amplificateur , ces différents circuits étant branchés en série comme cela est représenté. La sortie de l'amplificateur 15 est couplée à la borne de sortie PCM 9. Le convertisseur A/D, 13 échantillonne - le signal audio analogique appliqué à la borne d'entrée audio 11 pour donner un mot numérique à bits multiples, correspondant à ce signal. De façon caractéristique, le mot numérique à bits multiples est un mot à modulation d'impulsion, codé (mot PCM). A titre d'exemple chaque mot PCM fourni par le convertisseur A/D 13 se compose de quatorze bits de données. Si le signal audio d'entrée fourni à la borne d'entrée audio 11 est un signal stéréophonique composé d'un signal de canal gauche et d'un signal de canal droit, le conver- tisseur A/D 13 génère des mots PCM représentant chaque échan- tillon des signaux de canal gauche et droit. Bien que le con- vertisseur A/D 13 soit représenté par un bloc, il se compose en fait d'un filtre distinct pour le canal gauche et pour le canal droit, et de même le circuit d'échantillonnage et de maintien ainsi que de convertisseurs analogiques/numériques, distincts. Le signal de sortie du convertisseur A/D 13 est fourni au codeur 14 qui convertit la donnée PCM qui lui est fournie en un format de correction d'erreur et de plus pour effectuer la compression de la base de temps pour former des périodes "vides" dans le flux de données, servant à l'insertion des différents signaux de synchronisation vidéo tels que les signaux périodiques de synchronisation horizontale et verticale. Le codeur 14 sert à coder la donnée PCM par exemple suivant un format de correction d'erreur à imbrication de temps et par l'insertion des signaux de synchronisation vidéo mentionnés ci-dessus, on obtient un signal vidéo simulé. Ce signal vidéo simulé est amplifié par l'amplificateur 15 pour être appliqué par la borne de sortie PCM 9 et la borne d'entrée VTR 3 à la section d'enregistrement 4 du magnétoscope 1. Le magnétoscope 1 enregistre les signaux PCM qui sont codés en format de correction d'erreur et contiennent les différents signaux de synchronisation vidéo. Il est à remarquer que le circuit électronique du magnétoscope interprète ces signaux à codage PCM comme des signaux vidéo simulés. A la reproduction, les signaux vidéo simulés sont fournis par la section de lecture 5 par l'intermédiaire de la borne de sortie VTR 8 et la borne d'entrée PCM 10 à la section de décodage de l'installation de traitement de signaux PCM 2. Cette section de décodage se compose d'un séparateur de signal de synchronisation 16, d'un décodeur 17 et d'un convertisseur numérique/analogique (D/A) 18, ces différents circuits étant branchés en série comme 2475317. cela est représenté. Le séparateur de signal de synchronisation sert à séparer les signaux de synchronisation vidéo c'est-à- dire les signaux de synchronisation horizontale et verticale qui ont été insérés dans les signaux PCM codés pour luenregis- trement. Ainsi le décodeur 17 reçoit les signaux en code PCM contenant des périodes de blanc ou des périodes effacées et qui correspondent aux signaux de synchronisation qui ont été séparés. Le décodeur 17 est compatible avec le codeur 14 et assure une expansion de la base de temps des signaux PCM codés pour rétablir la base de temps d'origine; de plus, le décodeur 17 rétablit les signaux PCM d'origine à partir du code de correction d'erreur. Comme cela sera décrit, le codeur 14 code les signaux PCM pour les mettre dans un format à imbrication de temps. Ainsi le décodeur assure la désimbrication dans le temps des signaux PCM. De plus, le décodeur comporte un circuit de correction et de compensation d'erreur pour corriger les erreurs qui peuvent exister dans les signaux PCM récupérés, tel- les que des erreurs provoquées par la disparition des signaux, le bruit, les interférences ou analogues. Lorsque de telles erreurs ne peuvent être corrigées, le circuit fait une approxi- mation du signal PCM faux à l'aide du circuit de compensation d'erreur; ce signal approché est utilisé pour remplacer le signal PCM, faux. Le décodeur 17 permet ainsi de reconstituer le signal PCM d'origine qui a été fourni au codeur 14 par le convertisseur A/D 13. Les signaux PCM reconstitués sont fournis au conver- tisseur D/A 18 qui les transforme de nouveau en des signaux audio, analogiques d'origine. Par exemple le convertisseur D/A 18 reconvertit les signaux PCM corrigés et compensés pour donner de nouveau les signaux audio d'origine, stéréophoniques de canal gauche et droit. Ces signaux audio sont appliqués à la borne de sortie audio 12 pour être amplifiés par l'amplifica- teur audio 19 et entra ner le haut-parleur 20 générant des sons audio. On voit qu'en enregistrant les signaux audio d'origine sous la forme de signaux numériques, le haut-parleur assure une reproduction précise et de haute fidélité des signaux d'origine. De plus comme l'installation de traitement de signaux PCM 2 est reliée aux bornes d'entrée et de sortie VTR 3, 8, usuelles, l'appareil 2 est un simple adaptateur pour le magnétoscope. Il n'est pas nécessaire d'avoir des branchements particuliers pour le magnétoscope ni de fournir des signaux de commande particuliers pour commander ou synchroniser le fonctionnement du magnétoscope et de l'installation de traite- ment de signaux PCM. Lorsque le magnétoscope 1 est utilisé pour enregis- trer des signaux à codage PCM, les signaux PCM reproduits sont fournis par la section de lecture 5 à la borne d'entrée PCM 8 lorsque le commutateur 6 occupe la position représentée à la figure 1. Par contre lorsque le commutateur est fermé par son contact mobile 7c sur le contact fixe 7b, les signaux PCM codés appliqués à la borne de sortie PCM 9 sont fournis à la borne d'entrée PCM 10. Le haut-parleur 20 peut ainsi servir à contr8- ler l'information audio, codée que l'on enregistre à l'aide de la section d'enregistrement du magnétoscope. La présente invention s'applique à diverses caracté- ristiques de l'installation de traitement de signal PCM 2. Bien que cette installation soit représentée comme utilisée en com- binaison avec le magnétoscope 1, il est à remarquer que le cas échéant l'installation de traitement de signaux PCM peut s'utiliser pour d'autres dispositifs tels que des installations de transmission de données, des récepteurs de données ou analo- gues. En outre comme le montre la description détaillée faite ci-dessous, le commutateur 6 peut s'utiliser pour fournir des signaux à codage PCM à la partie de décodage de l'installation de traitement de signaux PCM 2 provenant d'une première ou d'une seconde source de données. Dans l'application représentée à la figure 1, la première source de données est constituée par la section de lecture 5 du magnétoscope; la seconde source de données est constituée par la section de codage de l'installa- tion de traitement de signaux PCM. Toutefois comme on le verra, on peut utiliser d'autres sources de données pour fournir les données PCM codées à la section de décodage de l'installation de traitement de signaux PCM 2. La figure 2 montre un mode de réalisation du codeur 14. Ce mode de réalisation est destiné à coder des signaux PCM fournis par le convertisseur A/D 13 pour les mettre dans un format à correction d'erreur à imbrication dans le temps. La 247531 7 partie du codeur 14 qui assure la compression dans le temps des signaux à codage PCM et à insérer les signaux de synchroni- sation vidéo dans les blancs ainsi obtenus n'est pas représentée. Néanmoins pour simplifier l'exposé, on appellera codeur, l'ins- tallation représentée à la figure 2. Le codeur de la figure 2 se compose d'un distribu- teur 22, d'un générateur de mots de correction d'erreurs 23, de circuits de temporisation 24a, 24b, d'un mélangeur 25 et d'un générateur de code de détection d'erreurs 26. Le distributeur 22 est couplé à la borne d'entrée 21 pour recevoir les mots PCM successifs qui lui sont par exemple appliqués sous une forme de mots en série par le convertisseur A/D 13. Chaque mot se compose de plusieurs bits en série ou en parallèle, par exemple quatorze bits. Le distributeur 22 fonctionne comme un démultiplexeur pour séparer ou répartir les mots PCM successifs d'un mêmecanal en différents canaux parallèles appelés ci-après canal gauche et canal droit. Chaque canal reçoit ainsi une séquence ou une série de mots PCM associée respectivement à l'information audio du canal gauche et du canal droit. A la figure 2, on a repré- senté par SL la séquence ou la série de mots PCM du canal gauche et par SR la séquence ou la série de mots PCM du canal droit. Comme indiqué ultérieurement, les blocs successifs de données sont produits à la sortie du distributeur 22 dans des périodes de temps successives; ces périodes sont appelées périodes de bloc de transmission; chaque période est égale à la période de temps occupée par un bloc de transmission. Un bloc de transmission du codeur représenté à la figure 2 se compose d'un mot du canal gauche Li et d'un mot du canal droit Ri; les deux mots sont fournis simultanément à la sortie du distributeur. Les signaux SL et SR des canaux gauche et droit sont appliqués au générateur de mots de correction d'erreurs 23. A titre d'exemple le générateur de mots de correction d'erreurs peut être un générateur de mots de parité qui fait la somme des mots Li et Ri, PCM du canal gauche et du canal droit dans un bloc de données à la sortie du distributeur 22 sous une forme modulo 2. Ainsi, le générateur de mots de parité 23 peut être constitué par un additionneur classique fonctionnant en modulo 2. Le rôle du générateur de parité 23 est de générer une séquence ou une série de mots de parité SP; chaque mot de parité Pi est produit en fonction de l'addition modulo 2 des mots PCM du canal gauche et du canal droit de la façon suivante Pi = Li 9 Ri. Le mot de parité Pi résultant présente le même nombre de bits (en général quatorze) que chacun des mots PCM du canal gauche et du canal droit; chaque mot de parité Pi est lié de façon particulière aux mots PCM Li et Ri dont il est dérivé. Comme cela est connu, le mot de parité Pi peut servir à reconstituer un mot PCM erroné a condition que le mot de parité et l'autre mot PCM soient corrects. Par exemple si pen- dant la transmission, l'enregistrement, la reproduction ou la réception d'un bloc de données formé des mots PCM Li et R. et du mot de parité Pi, il y a une erreur dans le mot PCM Lif on peut néanmoins reconstituer la version correcte du mot PCM L. en fonction du mot PCM Ri correct et du mot de parité Pi correct contenus dans le bloc de données récupéré. De telles techniques de correction d'erreurs sont connues et elles ne seront pas décrites. Les mots PCM et de parité qui composent chaque bloc de données sont sélectivement retardés dans le temps par les circuits de temporisation 24a, 24b. En particulier, les séries SR du canal droit et les séries de parité SP sont fournies aux circuits de temporisation 24a, 24b respectifs. Les séries SL du canal gauche ne sont pas fournies au circuit de retard dans le mode de réalisation de la figure 2. En d'autres termes, la série du canal gauche est retardée d'un retard nul. Le circuit de temporisation 24a retarde la série SR du canal droit d'unte- durée prédéterminée D; le circuit de retard 24b retarde la série de parité SP de la durée 2D qui est supérieure à la pré- cédente. D est une durée égale au double de l'intervalle de transmission de deux blocs; l'intervalle de transmission d'un bloc est égal à la durée nécessaire à la transmission d'un bloc. La transmission d'un bloc a une durée égale à celle d'un bloc de données sauf que les mots particuliers constituant le bloc de transmission sont composés de mots PCM et de mots de parité respectivement retardés. Le bloc de transmission se compose de mots PCM et de mots de parité imbriqués dans le temps. Il est à remarquer que les circuits de retard 24a, 24b servent à imbri- quer les mots dans le temps. Par exemple et comme cela sera explicité ultérieurement, lorsque le quatrième bloc de données est fourni au circuit de retard de temps, ce quatrième bloc de données étant formé des mots PCM L4 et R4 et du mot de parité 2475317'. P4, le bloc de transmission donné par les circuits de retard c'est-à-dire le bloc de transmission à imbrication dans le temps se compose des mots imbriqués dans le temps qui sont représentés par les mots PCM L4 et R et du mot de parité Po. 4 2o Selon la figure 2, le bloc de transmission à imbri- cation dans le temps se compose d'une séquence ou d'une série de mots PCM du canal gauche, non retardée, SL, d'une série ou d'une séquence de mots PCM du canal droit, retardée à la sortie du circuit de retard 24a et qui est appelée série de canal droite retardée SR11 ainsi que d'une séquence ou d'une série retardée de mots de parité obtenus à la sortie du circuit de retard 24b, cette dernière série de parité, retardée portant la référence SP1. Pour tout bloc de transmission, les mots de parité et élément PCM qu'il contient s'identifiant par Li, R.iD et Pi-2D' Les mots PCM et de parité, imbriqués contenus dans chaque bloc de transmission sont fournis à un générateur de code de détection d'erreur 26. Selon un mode de réalisation, ce générateur de code de détection d'erreur est un générateur de code à redondance cyclique CRC. L'utilisation des codes de détection d'erreurs et en particulier du code CRC pour détecter l'existence d'une ou plusieurs erreurs dans un bloc de mots de données est une technique bien connue. Par exemple, les mots PCM et de parité contenus dans un bloc de transmission et qui sont fournis à un générateur CRC 26 peuvent s'exprimer sous la forme d'un polynome dans un champ de Galois; ce polynome est divisé par un autre polynome pour donner un reste qui est ajouté au bloc de transmission comme mot de code CRC. Le mot de code CRC ainsi que les mots PCM et de parité forment le bloc de transmission à imbrication dans le temps. Pendant la reproduc- tion, lorsque ce bloc de transmission est reproduit, le polynome se compose des mots PCM, des mots de parité et des mots CRC qui sont reproduits; ce polynome est divisé par le moxne polynome de génération de celui utilisé dans le générateur CRC. Si cette division ne donne pas de reste, on en conclut que le bloc de transmission reproduit ne contient aucune erreur. Toutefois si il y a un reste, le bloc de transmission contient au moins une erreur. Comme indiqué ultérieurement, lors de la détection d'une erreur dans le bloc de transmission reproduit, un poin- teur ou drapeau d'erreur associé à chaque mot PCM et de parité est mis à l'état, ce qui indique que ce mot du bloc de trans- mission reproduit est un mot faux. Le générateur CRC 26 génère une séquence ou une série de mots de détection d'erreurs. Cette série de détection d'erreurs porte la référence SC. Il est à remarquer que le mot PCM contenu dans la série SL du canal gauche ainsi que le mot PCM contenu dans la série retardée du canal droit SRil et le mot de parité contenu dans la série de parité retardée SP1 ainsi qu'un mot contenu dans la série de détection d'erreurs SC apparaissent tous simultanément. Comme représenté à la figure 2, ces mots qui sont imbriqués dans le temps les uns par rap- port aux autres constituent un bloc de transmission et sont fournis à un mélangeur 25. Le mélangeur fonctionne comme un multiplexeur qui met en série les mots qui lui sont fournis en parallèle. La sortie du mélangeur 25 est couplée à la borne de sortie 27 pour lui fournir les blocs de transmission successifs en série. Le cas échéant le temps occupé par le bloc de trans- mission à imbrication dans le temps sous forme série donné par le mélangeur 25 peut être égal à un intervalle de-bloc de transmission. On arrive à ce résultat si le mélangeur 25 reçoit un signal de cadence de lecture dont la fréquence est quatre fois celle de chaque bloc de transmission de quatre mots qui lui sont appliqués. Les blocs de transmission en série disponibles sur la borne de sortie 27 peuvent être appliqués à un mélangeur de synchronisation (non représenté) qui sert à insérer les signaux de synchronisation vidéo usuels dans la suite des blocs de transmission. Le mélangeur 25 peut effectuer une compression de la base de temps des blocs de transmission qui lui sont appliqués pour donner des périodes d'effacement ou des périodes vides dans lesquelles on-introduit les signaux de synchronisa- tion vidéo. Le circuit utilisable pour effectuer cette compression de la base de temps est un circuit bien connu des spécialistes. La figure 4A représente des blocs de données suc- cessifs formés de mots PCM en parallèle Li et R. et d'un mot de parité Pi. A titre d'exemple à l'instant t0, on obtient le bloc de données ULQR0Pol; à l'instant tl, on obtient le bloc de données UL1R1PJ; à l'instant t2, on obtient le bloc de données [L2R2P1 etc. Les circuits de retard 24a, 24b donnent des retards sélectifs égaux à D et à 2D respectivement ad mot PCM du canal droit et au mot de parité. La figure 4B-représente le bloc de transmission formé par l'imbrication dans le temps des mots respectifs. La figure 4B montre également-le mot de code CRC, Ci fourni par le générateur CRC 26 en fonction des mots PuMt et de parité de chaque bloc de transmission. Ainsi à l'instant to, on obtient le bloc de transmission à imbrication dans le temps [POR-2p-4CO]; à l'instant tl, on obtient le bloc de transmission à imbrication dans le temps [L1R 1P 3C; à l'instant t2, on obtient le bloc de transmission à imbrica- tion dans le temps [L3RP2C21 etc. On voit que dans chaque bloc de transmission, les mots qui y sont contenus sont imbri- qués dans le temps les uns par rapport aux autres. Dans un tel bloc de transmission à imbrication dans le temps, il y a une très faible corrélation si toutefois celle-ci existe entre les mots. La figure 4C montre des blocs de transmission à imbrication dans le temps, successifs mis en série. Il est à remarquer qu'il y a une période d'effacement entre des blocs de transmission adjacents de façon à recevoir des signaux de syn- *chronisation vidéo. La figure 3 montre un mode de réalisation d'un décodeur compatible avec le codeur de la figure 2. Il est à remarquer que le codeur de la figure 2 est un codeur à'correction d'erreur à imbrication dans le temps. Le décodeur de la figure 3 est un décodeur de correction d'erreur à imbrication dans le temps particulièrement compatible au mode de réalisation de la figure 2. Le décodeur de la figure 3 se compose d'un distribu- teur 29, d'un détecteur d'erreur 30, de circuits de retard 31a, 31b, d'un circuit de correction d'erreur 32, d'un circuit de compensation 33 et d'un mélangeur 34. Le distributeur 29 est couplé à la borne d'entrée 28 pour recevoir les blocs de trans- mission en série (figure 4C); ces blocs de transmission peuvent Atre lus sur un support d'enregistrement ou être fournis par n'importe quelle autre source appropriée de données. Il est à remarquer que les blocs de transmission en série fournis au distributeur 29 ne contiennent pratiquement pas de signaux de synchronisation vidéo qui auraient pu être insérés dans les blocs de transmission d'origine; les signaux de synchronisation sont en effet séparés par exemple par le séparateur de signaux de synchronisation 16 (figure 1). Le distributeur 29 distribue les mots PCM, les mots de parité et les mots de détection d'erreurs respectifs entre différents canaux parallèles. Le distributeur qui forme le multiplexeur fonctionne de façon inversement liée au fonctionnement du multiplexeur du mélangeur 25. Le distributeur 29 sert à récupérer les blocs de transmis- sion imbriqués dans le temps, successifs formés de la série SL du canal gauche, la série SRil du canal droit, de la série de parité SP1 et de la série de détection d'erreur SC. Ces blocs de transmission ainsi récupérés peuvent se représenter à l'aide du chronogramme de la figure 4C. Le détecteur d'erreur 30 se compose d'un circuit de contrôle CRC qui reçoit tous les mots imbriqués contenus dans un bloc de transmission reçu. Le circuit de contrôle CRC fonctionne comme cela a été indiqué ci-dessus pour détecter la présence d'une erreur dans un bloc de transmission reçu. En cas de détection d'erreur, le circuit de contr8le CRC 30 génère un pointeur ou un drapeau d'erreur associé à chaque mot PCM et à chaque mot de parité contenus dansle bloc de transmission reçu,de façon à identifier de tels mots comme étant "faux". Selon un mode de réalisation, le circuit de contr8le CRC 30 ne détermine pas quel mot ou groupe de mots particulier est faux. Pour la correction d'erreur à imbrication dans le temps, il suffit d'indiquer que tous les mots d'un bloc de transmission erroné sont faux. Le circuit de retard 31a est couplé au distributeur 29 pour donner un retard égal à 2D aux mots PCM du canal gauche contenus dans la série du canal gauche SL. Comme indiqué par la ligne en pointillé de la figure 3, le pointeur ou drapeau d'erreur associé aux mots du canal gauche est retardé de la même manière. Le circuit de retard 31b donne le retard D aux mots PCM du canal droit contenus dans la série SRil du canal droit. Le pointeur ou le drapeau d'erreur associé à chaque mot PCM du canal droit est également retardé. Les mots de parité contenus dans la série de parité SP1 ne sont pas retardés. Il est à remarquer que les circuits de retard 31a, 31b donnent des retards qui sont inversement liés aux retards donnés par les circuits de retard 24a, 24b du codeur de la figure 2. Ces cir- cuits de retard du codeur servent à désimbriquer dans le temps les mots respectifs contenus dans chaque bloc de transmission, reçu. Ainsi, à la sortie des circuits de retard, on rétablit la relation chronologique d'origine entre les mots PCM et de parité formant chaque bloc de données d'origine. Le bloc de données désimbriqué dans le temps se compose de la série SL1i du canal gauche, retardée, de la série SRll du canal droit, retardée et de la série SP1 de parité, non retardée. Les "pointeurs" ou drapeaux d'erreur associés aux mots désimbriqués dans le temps sont également prévus à la sortie de ces circuits de retard. Le circuit de correction d'erreur 32 reçoit chaque bloc de transmission désimbriqué, successif. Par exemple, le circuit de correction d'erreur peut être un décodeur de parité, classique qui fonctionne lorsque le pointeur ou drapeau d'erreur associé à un mot PCM est mis à l'état. Lorsque le circuit de correction d'erreur 32 fonctionne, il additionne les mots PCM et de parité contenus dans le bloc de données désimbriqué, suivant une addition modulo 2 pour obtenir un syndrome. Ce syndrome est alors utilisé pour corriger le mot PCM erroné, contenu dans le bloc de données désimbriqué dans le temps. Lors- que le mot faux est corrigé, cela efface le pointeur ou le dra- peau d'erreur correspondant. Comme cela est classique, le cir- cuit de correction d'erreur 32 ne fonctionne pas lorsque le pointeur ou le drapeau d'erreur associé à deux des mots qu'il reçoit est mis à l'état. De même, le circuit de correction d'erreur 32 ne fonctionne pas si le mot de parité qu'il lui est fourni est identifié comme étant faux. Si le mot de parité est identifié comme étant faux, mais que les mots PCM ne le sont pas, il est évident qu'il n'est pas nécessaire de corriger de tels mots PCM. Les mots PCM corrigés sont fournis par le circuit de correction d'erreur 32 au circuit de compensation 33 en même temps que les pointeurs ou les drapeaux d'erreur correspondants. Après la correction d'un mot PCM initialement faux, le drapeau d'erreur est effacé. Toutefois si un mot PCM n'est pas corrigé, par exemple si les drapeaux d'erreur associés à deux mots appli- qués au circuit de correction d'erreur 32 sont mis à l'état, rendant la correction impossible, les drapeaux d'erreur ne sont pas effacés. Le circuit de compensation 33 fonctionne pour faire l'approximation d'une valeur correcte destinée à remplacer le mot PCM erroné. A titre d'exemple, le circuit de compensation o 33 peut donner la "dernière grandeur enregistrée" pour rempla- cer le mot PCM faux par le dernier mot PCM correct, reçu. A titre d'exemple si le mot PCM L0 était correct mais si le mot PCM Ll, directement suivant ne peut être corrigé, alors la valeur LO précédente est retenue et est utilisée en remplacement de la valeur L1 non correcte. Comme les mots PCM représentent une information audio et comme l'information audio varie à une vitesse relativement faible, on peut assurer une compensation satisfaisante par ce mode d'approximation. Suivant un autre mode de réalisation, le circuit de compensation 33 effectue une interpolation en faisant l'approximation de la valeur correcte du mot PCM par interpola- tion ou en faisant la moyenne des mots PCK corrects qui précé- dent et qui suivent. A titre d'exemple si le mot PCM L1 est faux mais si les mots PCM LO et L2 sont corrects, le circuit a interpolation donne une valeur moyenne des mots PCM L0 et L2 comme valeur approchée de la valeur correcte du mot PCM L1. Les mots PCM respectivement fournis à la sortie du circuit de compensation 33 sont appliqués au mélangeur 34 qui combine les mots du canal gauche et du canal droit pour donner un signal correspondant à un seul canal de sortie. Ces mots PCM mis en série sont appliqués à la borne de sortie 35 qui les met sous forme analogique et les utilise pour entratner un haut-parleur ou tout autre transducteur. En résumé, lorsque le décodeur de la figure 3 fonctionne, il reçoit les blocs de transmission imbriqués, en série (voir figure 4C). Le distributeur 29 décompose les blocs de transmission en série pour donner les sorties respectives à savoir les mots PCM, les mots de parité, et les mots CRC (figure 4B). Si l'un des mots contenus dans le bloc de trans- mission reçu est faux, le circuit de contr8le CRC 30 met à l'état un signal d'erreur -associé à chaque mot du bloc. Les mots PCM et de parité, imbriqués dans le temps,contenus dans chaque bloc de transmission reçu, sont désimbiiqués dans le temps de façon à rétablir la relation chronologique d'prigine (figure 4A). Si l'un des mots désimbriqués est considéré comme faux, cette identification subsiste. Ainsi le circuit de correction d'erreur 32 corrige un mot PCM faux contenu dans un bloc de données, désimbriqué. Comme indiqué ci-dessus, lorsque deux mots d'un bloc de données désimbriqué sont identifiés comme étant faux, ces mots ne sont pas corrigés. Au lieu de cela, le circuit de compensation 33 fait une approximation de la valeur correcte de tels mots PCM "non corrigibles". Les mots PCM de canal gauche et de canal droit, corrigés/compensés, ainsi obtenus sont mélangés dans un seul canal par le mélangeur 34 qui les fournit à la borne de sortie 35. Il est à remarquer que le code de correction d'erreur à imbrication de temps qui est réalisé par le codeur et le décodeur (figures 2, 3) est intéressant car il disperse les- erreurs de déclenchement. En effet, les erreurs de longueur importante qui pourraient occuper une partie importante d'une donnée PCM sont réduites à un minimum de façon à permettre la correction et la compensation de cette erreur. Le code de cor- rection d'erreur à imbrication dans le temps réduit le risque de récupération d'un bloc de données désimbriqué contenu dans deux ou plusieurs mots PCM erronés. A titre d'exemple, on sup- pose que l'on détecte les blocs de transmission contenant les mots 0 -2P 1 et [LR P33 en utilisant les mots de code CRC, C0, C1 et que ces mots sont faux. Chaque mot contenu dans ces blocs de transmission ainsi identifiés est une erreur. Lors de la désimbrication de ces mots pour récupérer les blocs de données d'origine, on voit que dans le bloc de données conte- nant les mots fL3R3P_3, ce n'est que le mot de parité P qui est faux. Dans le bloc de données désimbriqué EL-2R 2P_2 seul le mot PCM, R_2 est faux. Dans le bloc de données désim- briqué [L1 R P1 J contient comme mot faux seulement le mot PCM R1. Dans le bloc de données rLOROPOj seul le mot PCM, est faux. Dans le bloc de données [L.RîP? seul le mot POEI, L, est faux. Dans chacun des ces cinq blocs de données désimbriqués un seul mot est faux. Ces mots faux, uniques, se corri- gent facilement dans le circuit de correction d'erreur 32. Ainsi l'erreur de déclenchement de longueur D se corrige facilement. Si l'erreur de déclenchement dépasse cette longueur, le circuit de compensation 33 compense les mots PCM, faux qui ne peuvent être corrigés par le circuit de correction d'erreur 32. Comme indiqué ci-dessus, les signaux PCM fournis au décodeur selon la figure 3 peuvent être reproduits par exemple par un magnétoscope. Les signaux PCM appropriés peuvent être fournis au décodeur à partir de n'importe quelle source de données appropriée. Selon la figure 1, le commutateur 6 corres- pond à un circuit de commutation fournissant les signaux PCM au décodeur soit à partir de la section de lecture 5 du magné- toscope 1, soit à partir de la section de codage de l'installa- tion de traitement de signaux PCM 2. De façon générale, le montage de commutation peut servir à fournir des blocs de trans- mission de signaux PCM, imbriqués dans le temps, provenant soit une première source de données (source p 1) soit d'une seconde source de données (O 2). A la figure 1, la section de lecture correspondant à la source # 1 et la section de codage PCM de l'installation de traitement de signaux PCM 2 correspond à la source # 2. Il est clair que d'autres sources de données peuvent s'utiliser. Lorsqu'on actionne le commutateur 6 pour commuter la source de données particulière qui est couplée sur le codeur PCM, en passant de la source de données,& 1 sur la source de données # 2, on a un intervalle d'erreur dont la durée dépend de la période transitoire du commutateur. Selon la figure SA, si le début de la commutation se produit à l'instant t0, l'in- tervalle d'erreur ou période de transition correspond à l'in- tervalle compris entre les instants t et t1. A l'instant ti, le commutateur 6 relie totalement la source / 2 au décodeur PCM. Selon la figure 5A, cet intervalle d'erreur ou période transitoire est représenté par la section hachurée. Au début de cet intervalle d'erreur, les blocs de transmission dérivés de la source/# 1 sont fournis au décodeur; à la fin de cet inter- valle d'erreur, les blocs de transmission dérivés de la source # 2 sont fournis au décodeur. Dans le mode de réalisation de la figure 1, le décodeur 17 reçoit les blocs de transmission de la section de lecture 5 avant l'intervalle d'erreur; le déco- deur reçoit les blocs de transmission de la section de codage ou de l'installation de traitement de signal PCM 2 à la suite de cet intervalle d'erreur. On suppose que l'intervalle d'erreur soit égal ou inférieur à l'intervalle de l'un des blocs de transmission. La figure 5B est un chronogramme représentant les blocs de trans- mission successifs imbriqués dans le temps et que l'on obtient sur les sorties du distributeur 29. Ces blocs de transmission dérivés de la source # 1 sont représentés sans parenthèse; les 2475317' blocs de transmission dérivés de la source / 2 c'est-à-dire les blocs de transmission reproduits sur les sorties du distributeur après le début de la période transitoire sont indiqués entre parenthèses. On suppose que seulement si l'intervalle d'erreur est égal ou inférieur à l'intervalle d'un bloc de transmission que ce bloc de transmission est faux; cela signifie que le bloc de transmission est reçu immédiatement après le début de la période transitoire. La figure 5B conne les mots de ce bloc de transmission qui sont considérés comme étant faux en les repérant par l'exposant "x". De façon plus particulière, le circuit de contr8le CRC 30 met à l'état les drapeaux d'erreur associés à chacun des mots L4, R2, PO. Il est à remarquer que la disparition du signal dans cet intervalle d'erreur de données se traduit par la mise à l'état des drapeaux d'erreur. La figure 5C est un chronogramme représentant les blocs de données récupérés que l'on obtient par désimbrication des blocs de transmission selon la figure 5B. Comme représenté, il est clair que la technique d'imbrication/désimbrication sert à disperser les mots faux contenus dans chaque bloc de trans- mission imbriqué, et uniquement un seul mot est identifié comme étant faux dans les différents blocs de données désimbriqués. Ainsi dans le bloc de données désimbriqué [PoRoLo3, le seul mot de parité PO est considéré comme faux. Dans le bloc de données désimbriqué tiR1Li, aucun mot n'est considéré comme étant faux; dans le bloc de données désimbriqué [P2R2L2), ce n'est que le mot PCM R2 qui est considéré comme faux. Dans le bloc de données désimbriqué tP3R3L33, aucun mot n'est considéré comme étant faux. En définitive, dans le bloc de données désimbriqué EP4R4L4, ce n'est qué le mot PCM L4 qui est considéré comme étant faux. Comme de façon générale, un seul mot de données d'un bloc de données désimbriqué est considéré comme étant faux, on voit que le circuit de correction d'erreur 32 corrige les mots PCM faux. Toutefois on voit que pendant la période 2D, on a quatre blocs de données désimbriqués avec des mots dérivés à la fois de la source # 1 et de la source / 2. Si les intervalles de blocs correspondant à ces blocs de données désimbriqués sont représentés par les intervalles de blocs TB1, TB2, TB3, TB4, dans les blocs de données correspondant aux intervalles TB1, TB2, les mots PCM dérivent de la source / 1 mais les mots de parité viennent de la source # 2. Dans les blocs de données des intervalles TB3, TB4, seuls les mots PCM de canal gauche vien- nent de la source,# 1. Les autres mots PCM et de parité vien- nent de la source # 2. Il est à remarquer pour cela que si le circuit de correction d'erreur 32 fonctionne pendant l'inter- valle de bloc TB3 pour "corriger" le mot PCM de canal droit R2, faux, on ne peut effectuer une correction d'erreur. Cela vient de ce que la correction d'erreur du mot PCM R2 repose sur le mot de parité P2 et le mot PCM L2. Comme la source de données dont est dérivé le mot PCM L2 est différente de la source de données dont provient le mot de parité P2 et le mot PCM R2, il n'y a pas de corrélation entre ces mots, ce qui évite que le mot PCM R2 ne soit corrigé de façon appropriée. De plus, dans le traitement de correction d'erreur effectué par le circuit de correction d'erreur 32, le mot "corrigé" résultant, R2 peut être déformé, de sorte que lorsqu'il est transformé en un signal analogique attaquant le haut-parleur 20, il engendre un bruit de claquement ou tout autre bruit gênant. Du fait de l'erreur d'intervalle provoquée par le fonctionnement du commutateur 6, les erreurs seront dispersées dans un certain nombre de blocs de données désimbriqués. Le circuit de correction d'erreur 32 fonctionne normalement pour tenter de corriger chaque mot PCM séparément. Toutefois, le fonctionnement normal de ce circuit de correction d'erreur dans l'intervalle de bloc TB3 donnera un mauvais résultat. La pré- sente invention permet d'éviter que ce mauvais résultat ne se produise sans pour autant nécessiter des branchements particu- lers ni des signaux de commande particuliers que l'on pourrait générer à l'aide du commutateur ou par le fonctionnement du magnétoscope. De façon plus particulière, l'invention interdit un traitement de correction d'erreur impropre sur des blocs de données désimbriqués qui contiennent des mots dérivés à la fois de la source # 1 et de la source # 2. Un mode de réalisation de l'invention est représenté à la figure 6. Les éléments de la figure 6 qui correspondent à ceux de la figure 3 portent les m9mes références. Le distributeur 29 n'est pas représenté à la figure 6. Néanmoins on remarque que ce distributeur est utilisé pour fournir les séries SL du canal gauche, les séries SRil du canal droit, les séries de parité SP1 et les séries CRC, SC qui sont imbriquées dans le temps. En plus des éléments décrits ci-dessus, le circuit de la figure 6 comporte un compteur 37, un détecteur 38, un générateur d'impul- sions 39, 'une porte OU, 36, une porte NON-OU (encore appelée "oporte NOR") 40, un générateur de syndrome 41 et une porte ET 42 et un multivibrateur monostable 48. Le compteur 37 est couplé à la sortie du circuit de contr8le CRC 30 pour compter chaque pointeur ou chaque signal d'erreur produit par le circuit de contr8îe CRC chaque fois qu'il détecte une erreur dans un bloc de transmission reçu. Bien que cela ne soit pas représenté de façon particulière, le circuit de contr8le CRC donne une impul- sion de drapeau d'erreur à la fin de chaque intervalle de bloc de transmission. Cette impulsion est transformée par un circuit approprié (non représenté) pour exister pratiquement dans tout l'intervalle du bloc de transmission auquel l'impulsion est associée. On obtient cela par exemple en déclenchant un circuit monostable ayant une constante de temps appropriée, en utili- sant l'impulsion du drapeau d'erreur et de plus en fournissant les séries respectives SL11, SR,11 et SP1 à un circuit de retard d'un bloc. La sortie du circuit monostable coïncide ainsi avec la sortie de chacune des séries retardées de un bloc. Le signal de sortie du compteur 37 est couplé au détecteur 38 qui vérifie que le compteur 37 atteint un état de comptage prédéterminé. A titre d'exemple, lorsque l'état du compteur 37 dépasse le comptage 2, le détecteur 38 détecte cette situation et déclenche le générateur d'impulsions 39. Le généra- teur d'impulsions 39 peut Atre analogue au circuit monostable ci-dessus; lorsque le générateur est déclenché, il simule un pointeur ou un drapeau d'erreur. Une entrée de la porte OU, 36 est reliée au circuit de contr8le CRC 30 et une autre entrée est reliée au générateur d'impulsions 39 qui fournit soit le drapeau d'erreur réel donné par le circuit de contr8le CRC, soit le drapeau d'erreur simulé fourni par le générateur d'im- pulsions. Une entrée de la porte NOR 40 reçoit le pointeur ou drapeau d'erreur associé à chaque mot PCM de canal gauche désimbriqué contenu dans chaque bloc de données désimbriqué et une autre entrée reçoit le pointeur ou drapeau d'erreur associé à chaque mot PCM de canal droit désimbriqué, contenu dans chaque bloc de données désimbriqué et l'autre entrée reçoit le pointeur ou drapeau d'erreur associé à chaque mot de parité désimbriqué contenu dans chaque bloc de données, désimbriqué. Cette dernière entrée est reliée à la sortie de la porte OU, 36 et reçoit ainsi soit le drapeau d'erreur réel fourni par le circuit de controle CRC 30, soit le drapeau d'erreur simulé, fourni par le généra- teur d'impulsions 39. On remarque que la porte NOR 40 fonctionne comme circuit de coïncidence qui détecte l'effacement de tous les drapeaux d'erreur. La porte OU génère un signal SD de non- erreur qui est à l'état binaire "l' lorsque l'on ne détecte pas de drapeau d'erreur; ce signal est à l'état binaire "O" lors- qu'on détecte un ou plusieurs drapeaux d'erreur. Ce signal de non-erreur SD est couplé à une entrée de la porte ET, 42. L'autre entrée de cette porte ET est couplée à la sortie du générateur de syndrome 41. Le générateur de syndrome reçoit les mots PCM et les mots de parité contenus dans chaque bloc de données désim- briqué pour générer un syndrome en additionnant les mots sui- vant une addition modulo 2. De façon plus particulière, le géné- rateur 41 forme le syndrome Pi G) Ri Li. En l'absence de toute erreur dans le bloc de données désimbriqué, et si tous les mots contenus dans ce bloc de données sont dérivés de la même source, le syndrome généré correspond à une valeur prédé- terminée. Toutefois s'il y a une erreur dans l'un des mots désimbriqués ou si le bloc de données contient des mots qui sont dérivés de sources de données différentes, le syndrome résultant ne correspond pas à cette valeur prédéterminée. Le syndrome généré est fourni à un circuit de correction d'erreur 32 et est utilisé pour corriger un mot PCM faux. De plus, le générateur 41 donne un signal de syndrome SS qui est à l'état binaire "1" chaque fois que le syndrome généré est différent de la valeur prédéterminée, ce signal étant à l'état binaire "0" chaque fois que le syndrome correspond à la valeur prédéterminée. Ce signal de syndrome SS est appliqué à la porte ET, 42 qui vérifie la coïncidence entre le signal de syndrome SS et le signal de non- erreur SD. La porte ET, 42 donne un signal de sortie lorsque le bloc désimbriqué ne contient pas d'erreur et si le syndrome généré pour ce bloc de données désimbriqué est différent de la valeur prédéterminée mentionnée précédemment. Le multivibrateur monostable 48 est relié à la porte ET, 42 et est déclenché en réponse au signal de sortie généré par la porte ET pour donner un signal d'interdiction Pc 24 75317 Ce signal d'interdiction est appliqué au circuit de correction d'erreur 32 et interdit le fonctionnement du circuit de correc- tion d'erreur pour la durée du signal d'interdiction. De façon préférentielle, le multivibrateur monostable 48 présente une constante de temps telle que le signal d'interdiction Pc passe d'une durée correspondant à deux intervalles de bloc de données. Lorsque le circuit de correction d'erreur 32 est interdit, la correction d'erreur ne peut se faire. Ainsi lorsque certains des mots PCM fournis au circuit de correction d'erreur sont détectés comme étant faux, ces mots ne seront pas corrigés. Le circuit de compensation 22 effectue alors la compensation men- tionnée ci-dessus (ou son approximation) pour remplacer le mot PCM faux par sa grandeur approchée. En fonctionnement, on suppose que les blocs de transmission imbriqués dans le temps qui sont fournis au déco- deur de la figure 6 dérivent de-la sourcej 1, puis d'après l'intervalle d'erreur de données représenté à la figure 5A, les signaux dérivent de la source de données / 2. Les mots respec- tifs contenus dans chaque bloc de transmission imbriqué dans le temps (figure 5B) apparaissent avec les mots de données faux identifiés par l'exposant "x". Les mots désimbriqués qui cons- tituent chaque bloc de données désimbriqué se présentent comme représenté à la figure 5C. Comme précédemment, les mots dérivés de la source de données jÉ 1 sont représentés sans parenthèse alors que ceux dérivés de la source >É 2 sont représentés entre parenthèses. La figure 5D représente un signal SD qui serait généré si la porte NOR 40 était remplacée par une porte OU; la figure 7A représente le signal de non- erreur SD produit à la sortie de la porte NOR 40. Les figures SE et 7B représentent le signal de syndrome SS produit par le générateur de syndrome 41 chaque fois que le syndrome généré en réponse à des mots PCM et de parité, désimbriqués est différent de la valeur prédéter- minée. On voit que le syndrome généré diffère de la valeur prédéterminée chaque fois qu'un mot désimbriqué ne contient pas d'erreur ou chaque fois qu'un bloc de données désimbriqué se compose de certains mots dérivés d'une source de données et d'autres mots dérivés de l'autre source de données. Cela est prévisible puisque dans ces conditions, il n'y a pas de corré- lation parmi les mots du bloc de données désimbriqué. Sans la présente invention, le circuit de correction d'erreur 32 fonctionnerait chaque fois que les signaux SD et SS coïncideraient (figures 5D, 5E). Ce fonctionnement aboutirait a une 'correction" impropre du mot PoM R2 pendant l'intervalle de bloc TB3* Le mode de réalisation de la figure 6 évite cette correction non appropriée. En particulier, la porte ET 42 donne le signal de sortie représenté à la figure 7C. Le flanc arrière du transition négative de la première impulsion produite par la porte ET 42 sert à déclencher le multivibrateur monostable 48 pour donner une impulsion d'interdiction Pc d'une durée égale à deux intervalles de bloc de données. La figure 7D montre que le signal d'interdiction Pc est généré pendant tous les inter- calles de bloc de données TB3, TB4. Pendant ces blocs de données, le fonctionnement du circuit de correction d'erreur 32 est interdit. Ainsi pendant l'intervalle de bloc de données TB3, le mot Pale R2 n'est pas corrigé et de plus pendant l'intervalle de bloc de données TB4, suivant, il n'y a pas de correction même si pendant cet intervalle de bloc de données, le syndrome généré est différent de sa valeur prédéterminée. Ainsi on évite le son gênant qui serait engendré par la fausse'borrection" du mot PCM R2 dans l'intervalle TB3 du bloc de données. Au lieu de cela, comme le mot PCM R2 est identifié comme étant faux, et comme il n'est pas corrigé par le circuit de correction d'erreur 32, le circuit de compensation 33 remplace ce mot PCM faux par sa valeur approchée. A titre d'exemple, le mot PCM, R1 précédent qui est considéré comme étant correct, est utilisé de nouveau comme approximation du mot PCM R2. Dans l'exemple précédent, il peut suffire que le signal d'interdiction PC présente une durée égale seulement à une période de bloc de données TB3* De plus, il est préférable que le signal d'interdiction occupe deux intervalles de bloc de données pour interdire toute "correction" fausse par exemple du mot PCM R3 au cas o l'intervalle d'erreur de données englo- berait deux blocs de transmission. Ainsi la porte NOR 40, le générateur de syndrome 41, la porte ET 42 et le multivibrateur monostable 48 servent à interdire le fonctionnement du circuit de correction d'erreur 32 au cas o l'intervalle d'erreur de données serait égal à 1/2D ou D. On suppose maintenant que l'intervalle d'erreur de données est supérieur à D. Dans ce cas particulier, on suppose que cet intervalle d'erreur de données est suffisant pour entrainer des erreurs dans trois blocs de transmission imbriqués, succes- sifs. La figure 8A est analogue à la figure 5C en ce qu'elle montre des mots désimbriqués, contenus dans les blocs de données désimbriqués produits immédiatement avant, pendant et après l'intervalle d'erreur de données mentionné. Comme précé- demment, les parenthèses correspondent aux mots de données venant de la source # 2 et l'exposant "x" identifie les mots désimbriqués qui sont faux. Il est à remarquer que tous les mots contenus dans des blocs de transmission reçus [PoR2L4, rPlR3L5 et (P2R4L6) sont identifiés comme étant faux car de tels blocs de transmission sont reçus pendant l'intervalle d'erreur de données. La figure 8B montre les pointeurs ou drapeaux d'erreur générés par le circuit de contrôle CRC 30. Comme indi- qué ci-dessus, ces pointeurs sont générés à la fin de chaque intervalle de bloc de transmission détecté comme étant faux. La figure 8C représente la courbe du signal de non-erreur SD. Comme au moins un mot de chaque bloc de données désimbriqué pendant les intervalles de bloc de données TB1... TB7 est faux, la porte NOR 40 reste à son état binaire '"O au cours de ces intervalles. Cela provient de ce que pendant chaque intervalle au moins un drapeau d'erreur est fourni à la porte NOR. La figure BD représente le signal de syndrome SS donné par le générateur de syndrome 41. Pendant les intervalles de blocsde données TB... TB le syndrome généré par le formeur de syn- drome diffère de sa valeur prédéterminée soit parce qu'au moins l'un des mots désimbriqués pendant chaque intervalle est faux, soit parce que certains des mots désimbriqués pendant ces inter- valles sont dérivés d'une première et d'une seconde sources de données. Lorsque le circuit de contr8le CRC 30 génère le troisième drapeau d'erreur à la fin de l'intervalle de bloc de donnée TB3, l'état de comptage du compteur 37 est incrémenté et dépasse l'état prédéterminé égal à 2. Le détecteur 38 détecte que le compteur 37 dépasse l'état de comptage prédéterminé et c'est pourquoi le générateur d'impulsions de déclenchement 39 donne le drapeau d'erreur simulé représenté à la figure 8E. Ce drapeau d'erreur simulé est produit après la génération du troisième drapeau d'erreur et ainsi le drapeau d'erreur simulé occupe l'intervalle de bloc de données TB4. Ce drapeau d'erreur simulé traverse la porte OU, 36 et est ainsi associé au mot de parité P3 contenu dans le bloc de données désimbriqué [P3RBL]. La figure 8A montre que comme les mots de parité contenus dans les blocs de données désimbriqués EPOROLJ_ et ilRlL, sont identifiés comme étant faux, le circuit de correc- tion d'erreur 32 ne corrige pas les mots PCM contenus dans ces bloc. De plus dans le bloc de données ÉP2R2L2, comme deux mots sont identifiés comme étant faux, le circuit de correction d'erreur ne fonctionne pas non plus. Toutefois dans le bloc de données úP3R3L31, seul le mot PCM R est identifié comme étant faux. Ainsi, si le circuit de correction d'erreur 32 n'était pas interdit, il tenterait de corriger à tort le mot PCM R3. Cette correction doit 9tre interdite car il est clair que ce bloc de données désimbriqué contient le mot PCM L3 dérivé de la source de données j 1 alors que les autres mots sont dérivés de la source de données # 2. Comme il n'y a pas de corrélation entre ces signaux, toute correction d'erreur serait fausse. Toutefois en générant le drapeau d'erreur simulé dans l'intervalle de bloc de données TB4 (figure 8E), le circuit de correction d'erreur 32 interpréte le mot de parité P3 qui est associé au drapeau d'erreur simulé comme étant faux. Ainsi le circuit de correction d'erreur 32 interpréte le bloc de données désimbriqué F3R3L3J comme contenant deux mots faux et c'est pourquoi le circuit de correction d'erreur ne corrige pas les erreurs. Les autres blocs de données désimbriqués qui sont fournis au circuit de correction d'erreur 32 contiennent tous des mots dérivés de la même source de données, c'est-à-dire de la source de données # 2. Ainsi pour ceux des blocs de données qui contiennent seulement un mot faux, le circuit de correction d'erreur 32 se met normalement en oeuvre pour corriger ce mot. Il est à remarquer que lorsque le circuit de correc- tion 32 est interdit, le circuit de compensation 32 remplace les mots PCM que l'on ne peut corriger par des valeurs approchées de ces mots, ces valeurs étant obtenues par cela a été décrit ci-dessus. On voit ainsi que lorsque l'intervalle d'erreur correspond à trois ou plus de trois blocs de transmission, on évite la correction d'erreur qui serait faite normalement. Dans le mode de réalisation décrit ci-dessus, le drapeau d'erreur, simulé fourni par le générateur d'impulsions 39 est associé au mot de parité désimbriqué. Bien que ce drapeau d'erreur simulé, puisse être associé à un mot PCM désimbriqué, cela pourrait ne pas permettre dans certains cas la compensation de l'erreur, ce qui serait gênant. La figure 9 montre un autre mode de réalisation d'un codeur à imbrication dans le temps. Ce codeur répartit les mots PCM du canal gauche et du canal droit en plusieurs séries asso- ciées au canal gauche et au canal droit. Ainsi le codeur com- porte un distributeur 22a qui est analogue au distributeur 22 ci-dessus pour répartir un seul canal de mots PCM en des séquences SL et SR distinctes pour le canal gauche et le canal droit. Ces séquences sont fournis à un distributeur 22b qui à son tour fournit les séries SL1, SL2, SL3 du canal gauche en réponse à la séquence SL ainsi que les séries SR1, SR2, SR3 du canal droit en réponse à la séquence SR. Par exemple si la séquence du canal gauche SL est formée des mots PCM du canal gauche L_2, L_1, LO, L1, L2, L3' L4, L5 L6 et si la séquence du canal droit est formée des mots PCM R_2, Rl, RO, R1, R2, R3, R4, R5, R6 du canal droit, le distributeur 22b sert à répartir ces mots séquentiels en des blocs de données de mots en parallèle _L 2R2L1R_1LORJ) t iLR1L2R2L3R33 t L4R4L 5RL6R. On voit que chaque mot de chacun des ces blocs de données présente une série respective SL1, SR1, SL2, SR2, SL3, SR3. Chaque bloc de données est ainsi formé de trois mots du canal gauche et de trois mots du canal droit. Le codeur de la figure 9 comporte également un générateur de mots de parité 23 à plusieurs entrées de façon que chacune reçoive un mot respectif contenu dans chaque bloc de données; ce générateur de mots de parité comporte par exemple un additionneur moludo 2 comme le générateur de mots de parité 23 ci-dessus. De plus un autre générateur de mots de parité 44 de correction d'erreur reçoit chacun des mots conte - nus dans un bloc de données. Le générateur de mots de correction d'erreur 44 peut être par exemple un codeur adjacent b qui génère un mot de parité lié au mot PCM qu'il reçoit. Par exem- ple, si l'on suppose que le bloc de données iL R L R2L3R3 est fourni par le distributeur 22 au codeur 44, le codeur génère un mot de parité Q1 donné par la formule suivante: Ql = T6L1 G R5R1 ( R4L2 Q T3R2 G T2L3 @ TR3 Dans cette formule T est une matrice d'un polynome d'ordre d G(x), d > 3. Si d = 3, le polynome générateur G(x) est un polynome réduit dans le domaine de Galois GF(2); ce polynome réduit s'exprime comme suit G(x) = m + x + x3, ce qui donne pour T T = 101 Dans l'expression qui représente le mot de parité Q1, les termes T, T2, T3, T4, T5 sont différents les uns des autres. Les mots PCM respectifs ainsi que le mot de parité P généré par le générateur de mots de parité 23 et le mot de parité Q1 généré par le codeur adjacent b 44 sont tous fournis à des circuits de retard 24a... 24g. Ces circuits de retard communiquent des retards respectifs aux mots qui leur sont four- nis pour imbriquer dans le temps les mots PCM et les mots de parité. De façon plus particulière, la série de canal gauche SL1 est retardée de OD (c'est-à-dire que cette série n'est pas retardée), la série du canal droit SR1 est retardée de D, la série du canal gauche SL est retardée de 2D, la série du canal droit SR2 est retardée de 3D, la série du canal gauche SL3 est retardée de 4D, la série du canal droit SR3 est retardée de 5D, la série de parité P, SP est retardée de 6D et la série de parité Q, SQ est retardée de 7D. Dans ce circuit de retard, le retard D est égal au temps occupé par deux blocs de données successifs. De plus, la différence minimale entre deux retards est égale à D. Les mots PCM et de parité imbriqués, obtenus sur les sorties des circuits de retard sont fournis au mélangeur 25 et de plus au générateur CRC 26. Le générateur CRC 26 est analogue au générateur CRC décrit ci-dessus pour donner une série SC. Chaque mot CRC de la série SC est dérivé des mots PCM et de parité imbriqués, fournis au générateur CRC. On voit que les mots PCM et de parité imbriqués dans le temps ainsi que le mot CRC constituent un bloc de transmission imbriqué dans le temps. Dans l'exemple représenté, chacun de ces blocs de trans- mission imbriqués dans le temps se compose de n mots PCM, de deux mots de correction d'erreur (ou parité) et d'un mot de code CRC. Dans cet exemple particulier n = 6. Toutefois, il est clair que n peut être un nombre entier quelconque. 2475317' Le mélangeur 25 est analogue au mélangeur décrit ci-dessus en ce qu'il met en série chaque bloc de transmission imbriqué dans le temps. Les blocs de transmission en série, successifs sont obtenus sur la borne de sortie 27 et peuvent être fournis au circuit de compression de base de. temps pour former des périodes de blanc dans les blocs de transmission en série, chaque période de blanc ou d'effacement recevant un signal de synchronisation vidéo. Le cas échéant, le générateur de mots de correction d'erreur 44 peut être n'importe quel autre générateur classique et ne se limite pas à un codeur adjacent b. Quel que soit le type particulier du générateur de mots de correction utilisé, on voit qu'avec des mots de parité dans chaque bloc de trans- mission, le décodeur peut corriger deux mots PCM, faux qui peuvent exister dans chaque bloc de données reçu. Cette possi- bilité combinée à la dispersion des erreurs de déclenchement résultant du code à imbrication dans le temps augmente les possibilités de correction d'erreur. Dans le mode de réalisation de la figure 9, le mélangeur 25 donne un bloc de transmission en série comme celui représenté à la figure lA. Si D est le retard réellement égal à deux intervalles de blocs de données, -alors au moment o le distributeur 22b fournit le bloc de données [Li R1L2R2L33 3, le bloc de transmission à imbrication dans le temps à la sortie du mélangeur 25 est ELlR-,L1-4R,16L-21R-27P-35Q41C l Le signal vidéo simulé obtenu en réponse à ce bloc de transmission en série apparait comme à la figure llB. On voit que chaque bloc de transmission en série correspond à un intervalle de ligne de l'information vidéo, la transmission du bloc lui-m9me étant identifiée par la référence 46, ce bloc étant précédé du signal de synchronisation de données 45 et suivi par le signal de référence de niveau de blanc 47; ce bloc est contenu dans l'intervalle de ligne défini par les signaux de synchronisation horizontale HD. Les signaux en code PCM ayant la forme repré- sentée à la figure l1B s'enregistrent facilement à l'aide d'un magnétoscope classique. La figure 10 montre un mode de réalisation d'un décodeur compatible avec le codeur de la figure 9 et qui peut facilement décoder chaque bloc de transmission reçu en série comme indiqué à la figure 1LA. Ce décodeur se compose d'un distributeur 29, d'un circuit de contrôle CRC 30, de circuits de retard 31a... 31g, d'un circuit de correction d'erreur 32, d'un circuit de compensation d'erreur 33 et d'un mélangeur 34. Le distributeur 29 est analogue au distributeur ci-dessus repré- senté à la figure 3 sauf que le distributeur de la figure 10 sert à multiplexer chaque bloc de transmission désimbriqué, reçu en n mots PCM parallèles, deux mots de parité et un mot CRC. Dans l'exemple décrit, on a n = 6. Le bloc de transmission représenté à la figure llA est ainsi fourni en format parallèle par mot aux sorties à canaux multiples du distributeur 29; ces sorties correspondent aux séries SL1, SL11, SL12, SR12, SL13, SR13, SP1, SQ1 et SC. Tous les mots imbriqués dans le temps et qui sont contenus dans le bloc de transmission reçu, sont fournis au circuit de contr8le CRC 30. Ce circuit de contr8le CRC 30 fonctionne de façon analogue comme celui décrit ci-dessus pour désigner ou identifier comme étant faux, tous les mots du bloc de transmission imbriqué dans le temps, reçu. Le circuit de contr8le CRC détecte l'erreur du bloc de transmission reçu et lorsque l'erreur est détectée, le pointeur ou drapeau d'erreur associé à ce mot contenu dans le bloc de transmission reçu est mis à l'état. Les circuits de retard 31a... 31g sont adaptés pour communiquer des retards aux mots imbriqués dans le temps contenus dans chacun des blocs de transmission reçusi ces retards dans le temps sont liés de façon inverse auxretards dans le temps communiqués par le codeur de la figure 9. Ainsi chaque mot PCM du canal gauche contenu dans la série SL1, mots qui ont été soumis à tout retard de temps dans le décodeur, sont maintenant soumis à un retard maximum 7D par le circuit de retard 31a. Les mots PCM de canal droit contenus dans les séries SRil et qui ont été soumis à un retard de temps de codage égal à l'unité de temps D, sont maintenant soumis à un retard de 6D par le circuit de retard 31b. De la m9me manière, la série SL12 est retardée de 5D par le circuit de retard 31c; la série SR12 est soumise à un retard de 4D par le circuit de retard 31d; la série SL13 est soumise à un retard de 3D par le circuit de retard 31e, la série SR13 est soumise à un retard de 2D par le circuit de retard 31f; la série SP1 est soumise à un retard de D par un circuit de retard 31g; la série SQ1 est soumise à un retard de OD. Ainsi, les blocs de données d'origine, alignés dans le temps et qui se composent des mots PCM et de parité, désimbriqués s'obtiennent séquentiellement sur les sor- ties des circuits de retard de temps. Chaque bloc désimbriqué dans le temps se compose des séries retardées SL,,, des séries retardées SR,,,, des séries retardées SL,,2, des séries tetar- dées SR112, des séries retardées SL113, des séries retardées SR113, des séries retardées SPll et des séries de parité non retardées SQ1; chaque mot désimbriqué dans le temps, de ces séries est accompagné par son pointeur ou son drapeau d'erreur respectif qui est également prévu à la sortie de chaque circuit de retard. Le circuit de correction d'erreur 32 est branché pour recevoir les mots PCM et de parité désimbriqués contenus dans chaque bloc de données ainsi que les drapeaux d'erreur associés aux mots désimbriqués. Comme le circuit de correction d'erreur reçoit deux mots de parité Pi et Qi, on peut corriger * deux mots PCM sans contenu dans le bloc de données désimbriqué. Par exemple le circuit de correction d'erreur 32 peut former. un premier syndrome à partir des mots PCM et du mot de parité P contenus dans le bloc de données désimbriqué; il peut égale- ment former un second syndrome à partir des mots PCM et du mot de parité Q contenus dans ce bloc de données. Ces syndromes peuvent alorsservir à corriger deux mots PCM faux. Ainsi on peut corriger une erreur de déclenchement ayant une longueur maximale égale à 2D c'est-à-dire une erreur de déclenchement qui correspond à quatre blocs de transmission successifs. Si trois ou plusieurs mots PCM d'un bloc de données désimbriqué sont faux ou si les mots de parité d'un bloc de données sont faux, le circuit de correction d'erreur 32 ne corrige pas les mots PCM. Ces mots PCM faux et les drapeaux d'rreur mis à l'état sont fournis à un circuit de compensation d'erreur 33. Ce circuit 33 peut être analogue au circuit de compensation d'erreur déjà décrit et qui effectue une approxi- mation de la valeur correcte pour remplacer le mot PCM que l'on ne peut corriger. Les mots PCM corrigés/compensés sont alors fournis par le circuit de compensation 33 à un mélangeur 34 qui les multiplexe en un seulcanal PCM et les fournit à la borne de sortie 35. Cet unique canal de mots PCM est alors mis sous forme analogique et sert par exemple pour commander le haut-parleur 20. Selon l'invention, un mode de réalisation déjà décrit ci-dessus à la figure 6, s'utilise avec le montage codeur/décodeur à imbrication dans le temps représenté aux figures 9 et 10. Ce mode de réalisation de la figure 6 est modifié de façon que le générateur de syndrome 41 soit en fait constitué par deux générateurs de syndrome, distincts, l'un donnant le syndrome en fonction des mots de parité P et l'autre en fonction des mots de parité Q. La porte NOR 40 reçoit le drapeau d'erreur associé à chaque mot PCM et de parité; le multivibrateur monostable 48 a une constante de temps d'une période correspondant par exemple à l'intervalle de dix blocs de données. Le générateur d'impulsions 39 génère un drapeau d'erreur simulé d'une durée égale par exemple à 9 intervalles de bloc de données. Le fonctionnement du décodeur de la figure 10 sera décrit ci-après. La figure 12A est un chronogramme montrant les blocs de données désimbriqués, successifs. La série des mots PCM et de parité, imbriqués est représentée par les séries suivantes SQ1, SP11, SR113, SL113, SR112, SL112, SR,,, et et à chaque série on associe un retard. Les lignes en traits pleins représentent les mots dérivés de la source de données # 1; les lignes en pointillés représentent les mots désimbriqués dérivés de la source de données # 2. Comme précédemment, on suppose que les blocs de transmission désimbriqués sont d'abord fournis au décodeur par la source de données # 1, puis pendant la période transitoire qui définit l'intervalle d'erreur représenté par la zone hachurée à la figure 12A, les blocs de transmission successifs viennent de la source de données # 2. Dans l'exemple de la figure 12A, on suppose que l'intervalle d'erreur de données affecte seulement un bloc de transmission à imbrication dans le temps, reçu. La figure 12A montre les blocs de données particu- liers dans lesquels on disperse les erreurs dues à cet inter- valle de transition. Dans un but de simplification, les séries de parité SQ1 sont utilisées comme références car ces séries ne sont pas retardées par le décodeur représenté à la figure 10. La figure 12B montre le signal de non-erreur SD produit par exemple par la porte NOR 40 en réponse aux blocs de données désimbriqués, successifs. La figure 12C montre le signal de syndrome SS1 formé par le générateur de syndrome en fonction de la série de parité P désimbriquée SP il, On voit que ce signal de syndrome SS1 débute au début de la période TD2 c'est-àdire que ce signal de syndrome débute par l'erreur de la série de parité P, retardée. La figure 12D montre le signal de syndrome SS2 formé par le générateur de syndrome en réponse à la série de parité Q. SQ1. Ce signal de syndrome BS2 débute au début de la période TD1 c'est-à-dire qu'il commence avec l'erreur détectée dans la série de parité Q désimbriquée SQ1. Les deux signaux de syndrome SS 1 SS2 se terminent lors de la détection de la dernière erreur des blocs de données désimbri- qués c'est-à-dire que les signaux de syndrome se terminent après la détection de lerreur de la série SL111, retardée. On suppose que les seules erreurs qui existent dans les blocs de données désimbriqués sont celles représentées par les surfaces hachurées. Lorsque le mode de réalisation de la figure 6 est combiné au décodeur de la figure 10, on suppose que la porte ET 42 reçoit le signal de syndrome SS1 (figure 12C) et le signal de non-erreur SD (figure 12A). La sortie résultant de la porte ET apparaît ainsi comme à la figure 12E. La transition devenant négative à la sortie de la porte ET (figure 12A) sert à déclen- cher le multivibrateur monostable 48 qui génère l'impulsion - d'interdiction Pc (figure 12F). On suppose que la constante de temps du multivibrateur monostable soit égale à cinq périodes TD, c'est-à-dire égale à l'intervalle de temps occupé par dix blocs de données successifs. Ainsi, le circuit de correction d'erreur 32 est interdit par cette impulsion d'interdiction Pc entre l'instant de réception du premier mot PCM faux, désim- briqué et reçu dans la série SR113 jusqu'à l'instant de la réception du dernier mot PCM, faux désimbriqué (contenu dans la série SL l1). La figure 12A montre que pendant la durée de l'impulsion d'interdiction Pc, chaque bloc de données désimbriqué se compose d'au moins un mot PCM dérivé de la source de données / l, les autres mots PCM étant dérivés de la source de données jd 2. Il est à rappeler que lorsqu'un bloc de données contient des mots PCM dérivés de sources de données différentes, il n'y a pas de corrélation entre ces différents mots PCM et la cor- rection d'erreur ne peut se faire de façon appropriée. Pour éviter une telle fausse"correction", l'impulsion d'interdiction Pc évite que le circuit de correction d'erreur 32 ne fonctionne pendant l'intervalle pendant lequel les mots PCM mélangés sont présents. Les figures 12A, 12F montrent que pendant les périodes TD1 et TD2, il n'est pas nécessaire d'effectuer une correction d'erreur, car pendant ces périodes les seules erreurs qui existent sont les erreurs dans les mots de parité. Pendant les périodes TD3... TD7, des erreurs existent dans un mot PCM des blocs de données imbriqués, produits pendant la première moitié de chaque période. Pendant le fonctionnement normal, le circuit de correction d'erreur 32 corrige les mots PCM faux. Toutefois chaque bloc de données désimbriqué produit pendant les intervalles TD3... TD7 contient au moins un mot PCM dérivé de la source # 1 et les mots PCM restants dérivés de la source # 2. Comme il n'y a pas de corrélation entre les sources de données, on ne peut corriger un mot PCM faux contenu dans ces blocs de données. Ainsi pour éviter la"borrection" erronée de ces mots PCM, on interdit le circuit de correction d'erreur 32 par l'impulsion d'interdiction Pc au cours des périodes TD3 TD Néanmoins, m9me si le mot PCM faux n'est pas corrigé par le circuit de correction d'erreur, le circuit de compensation d'erreur 33 remplace ce mot par une approximation rapprochée du mot PCM correct. Pendant la période TD8, le mot PCM contenu dans la série SLl est faux. Toutefois dans le bloc de données désim- briqué qui contient le mot PCM, tous les mots PCM et de parité qui subsistent sont dérivés de la même source de données c'est- à-dire que tous les mots contenus dans ce bloc de données sont dérivés de la source de données I 2. Ainsi, le mot PCM faux contenu dans la série SL l1peut se corriger à l'aide du circuit de correction d'erreur 32 en fonction de la correction d'erreur adjacente b ou de parité usuelle. Bien que non représenté, on voit que si l'inter- valle d'erreur de données a une longueur égale à D, par exemple si le signal de non-erreur SD reste à l'état binaire "0" pendant tout l'intervalle défini par le signal de syndrome SS2, la sortie de la porte ET 42 (figure 12E) reste de la même manière à l'état binaire '0". En conséquence, le multivibrateur mono- stable 48 n'est pas déclenché et il n'y a pas d'impulsion d'in- terdiction Pc. Néanmoins, l'existence d'un intervalle d'erreur de données égal ou supérieur à D est détectée par la combinaison du compteur 37 et du détecteur 38 (figure 6) décrits ci-dessus. Par exemple si l'on suppose que l'intervalle d'erreur de données soit égal à 2,5D (figure 13A), le circuit de contr8le d'erreur détecte ainsi les erreurs dans chacun des cinq blocs de transmission successifs, reçus. Si le circuit de correction d'erreur 32 n'est pas interdit, on voit que dans le bloc de données désimbriqué pro- duit pendant la moitié de la période TD3, le mot PCM contenu dans la série SR113 est faux et est dérivé de la source,# 2 alors que tous les autres mots PCM sont corrects et sont dérivés de la source de données # 1. Ce circuit de correction d'erreur tenterait de corriger ce mot PCM erroné dans la série SR 13 pendant la seconde moitié de la période TD3. Toutefois cette correction d'erreur ne serait pas appropriée à cause du mélange des sources de données dont sont dérivés les mots contenus dans ce bloc de données désimbriqué. De même dans le bloc de données désimbriqué, reçu pendant la seconde moitié de la période TD4, les mots PCM contenus dans les séries SR113 et SL 13 sont tous deux faux et aucun des mots restants de ce bloc de données désimbriqué n'est faux. Le circuit de correction d'erreur 32 travaille normalement pour corriger les deux mots PCM faux en fonction des mots de parité P et Q ainsi que des autres mots PCM de ce bloc de données et qui ne sont pas faux. Toutefois ce fonctionnement aboutirait à une"correction" fausse de ces mots PCM car les mots erronés sont dérivés de la source de données # 2 alors que les autres mots PCM du bloc de données sont dérivés de la source de données # 1. L'absence de corréla- tion entre les sources de données interdit une telle correction d'erreur non appropriée. La fausse correction d'erreur ci-dessus - se fera pour deux mots PCM identifiés comme étant faux dans les blocs de données désimbriqués produits pendant la seconde moitié de chacune des périodes TD5, TD6, TD7. La présente invention évite de telles fausses cor- rections d'erreur pendant ces périodes. Lorsque le circuit de contr8le CRC 30 détecte la présence d'une erreur dans le cin- quième bloc de transmission reçu pour incrémenter le compteur 37 à l'état de comptage cinq à un instant retardé de 2,5D par rapport à la réception du premier bloc de transmission faux, le détecteur 38 détecte cet état de comptage prédéterminé pour déclencher le générateur d'impulsions 39. Le générateur d'impul- sions génère un drapeau d'erreur simulé d'une durée qui se ter- mine avec un retard de 7D. Ce drapeau d'erreur simulé est associé à une porte OU appropriée telle qu'une porte analogue à la porte OU 36, à l'aide des mots de parité Q (figure 13B. Ainsi pendant la seconde moitié de chaque période TD3, TD4, TD5, TD6, TD7, les mots de parité Q sont identifiés comme étant faux. Pendant la dernière moitié de chacune de ces périodes, deux mots PCM de chaque bloc de données désimbriqué sont égale- ment identifiés comme étant faux. Comme le mot de parité Q est également faux pour chacun des blocs de données, le circuit de correction d'erreur 32 ne peut corriger les deux mots PCM faux. Ainsi, les mots PCM ne sont pas corrigés c'est-à-dire que l'on évite une mauvaise correction de ces mots. Les mots PCM que l'on ne peut corriger sont néanmoins remplacés par une approximation très proche des valeurs réelles obtenues par le circuit de com- pensation 33. Ainsi chacun des blocs de données désimbriqués qui contient certains mots dérivés de la source de données # 1 et d'autres mots dérivés de la source de données # 2 ne sont pas corrigés. Cela évite toute fausse correction et ainsi l'émis- sion d'un son gênant engendré par un mot PCM faussement corrigé. La figure 13 donne une variante de l'invention utilisée avec le décodeur de la figure 10 en ce que le drapeau d'erreur simulé, généré par le générateur d'impulsions 39 est ajouté au drapeau d'erreur associé à chaque mot contenu dans le sixième bloc de transmission reçu. Il en résulte une "extensions du drapeau d'erreur sur une durée égale à 3D dépassant la durée normale de 2,5D. La figure 13C montre que chaque bloc de données désimbriqué produit pendant les périodes TD3, TD4, TD5, TD6# TD7 contient trois mots PCM faux. Bien que le circuit de correction d'erreur 32 puisse corriger deux mots PCM faux dans chaque bloc de données désimbriqué, l'existence de trois mots PCM faux inter- dit le fonctionnement du circuit de correction-d'erreur. Dans le mode de réalisation de l'invention décrit ci-dessus à l'aide de la figure 13A, on voit que de façon générale lorsque le circuit de contr8le CRC 30 détecte la présence d'une erreur dans chacun des cinq blocs de transmission successifs, reçus par le circuit, le mot de parité Q contenu dans le bloc de transmission m directement suivant est considéré comme faux. Dans l'exemple de la figure 13A, le mot de parité Q est considéré comme étant faux dans les neuf blocs de trans- mission suivants. Cela se traduit par une extension du drapeau d'erreur associé aux mots de parité Q comme cela est représenté à la figure 13B. Le drapeau d'erreur associé aux mots de parité Q est mis à l'état pendant la réception des quatorze blocs de transmission successifs. En conséquence dans chaque bloc de transmission désimbriqué qui contient des mots-dérivés de la source de données # 1 et d'autres mots dérivés de la source de données # 2, au moins trois mots de chaque bloc sont identifiés comme étant faux. Il est à-rappeler que le circuit de correction d'erreur 32 ne peut corriger plus de deux mots PCM faux dans n'importe quel bloc de données désimbriqué. La présente invention permet diverses extensions dépassant le cadre des modes de réalisation décrits. Ainsi dans les exemples précédents, l'unité de retard D de base ou minimum est supposée égale à la période nécessaire à la transmission de deux blocs de données c'est-à-dire que l'on a supposé D égal à deux intervalles de blocs de données. Le cas échéant, on peut utiliser d'autres retards pour augmenter la longueur corrigible de l'intervalle d'erreur de déclenchement découlant de la tran- sition entre les sources de données-. Suivant une autre variante dans les modes de réali- sation des figures 9 et 10, les séries PCM, SL1... SR3 et les séries de parité SP sont imbriquées pour donner un sous-bloc imbriqué et les mots PCM et de parité respectifs de chaque sous- bloc imbriqué peuvent en outre 9tre imbriqués avec la série de parité SQ pour donner le bloc de transmission à imbrication dans le temps résultant. En outre bien que les mots de parité aient été décrits comme mots de correction d'erreur contenus dans chaque bloc de transmission, on peut également utiliser des mots de correction d'erreur obtenus par d'autres techniques de correction d'erreur. R E V E N D I C A T I 0 N S > Procédé pour éviter les erreurs de fonctionne- ment d'un décodeur de correction d'erreur PCM recevant des blocs de transmission successifs, chaque bloc étant composé de mots PCM, de mots de correction d'erreur et de mots de détec- tion d'erreur, imbriqués dans le temps, les.blocs de transmis- sion étant fournis d'une source de données, puis d'une source de données différente engendrant un intervalle d'erreur corres- pondant à la transition entre les deux sources, procédé caracté- risé en ce qu'on détecte si le bloc de transmission fourni, contient une erreur, on identifie comme étant erroné, chaque mot imbriqué dans le temps contenu dans le bloc de transmission fourni qui a été détecté comme contenant une erreur, on désim- brique dans le temps chaque bloc de transmission fourni pour récupérer un bloc désimbriqué formé de mots PCM etde mots de correction d'erreur, désimbriqués, on corrige le mot PCM faux contenu dans le bloc désimbriqué en fonction des mots PCM corrects et des mots de correction d'erreur, qui restent dans le bloc désimbriqué, on interdit la correction du mot PCM dans le bloc désimbriqué si le bloc contient au moins un mot dérivé de la source de données et un autre mot dérivé d'une source de données différente. 2 ) Procédé selon la revendication 1, caractérisé en ce que la phase de correction d'un mot PCM faux consiste à générer un syndrome à partir des mots PCM et de correction d'erreur du bloc désimbriqué et la phase d'interdiction de la correction d'un mot PCM consiste à détecter si le syndrome est différent d'une valeur prédéterminée, à détecter l'absence d'un mot faux dans le bloc désimbriqué et à générer un signal d'in- terdiction de durée prédéterminée en fonction de l'absence détectée de mots erronés, si le syndrome est différent de la vapeur prédéterminée, pour interdire la correction des mots PCM pendant la durée du signal d'interdiction. ) Procédé selon la revendication 2, caractérisé en ce que chaque bloc désimbriqué se compose de deux mots PCM et d'un mot de correction d'erreur, et la durée prédéterminée du signal d'interdiction est égale à l'intervalle de temps occupé par deux blocs désimbriqués, successifs. 4 ) Procédé selon la revendication 1, caractérisé en ce que chaque bloc désimbriqué se compose de -n- mots PCM et de deux mots de correction d'erreur de façon à pouvoir corri- ger deux mots PCM faux contenus dans le bloc désimbriqué en fonction des mots PCM corrects qui subsistent et des deux mots de correction d'erreur, qui ne sont pas faux. 50) Procédé selon la revendication 4, caractérisé en ce que l'interdiction de la correction d'un mot PCM consiste à générer un syndrome à partir des mots PCM et de l'un des mots de correction d'erreur, prédéterminé, à détecter si le syndrome est différent d'une valeur prédéterminée, à détecter l'absence de tout mot faux dans le bloc désimbriqué et à générer un signal d'interdiction dont la durée est sensiblement égale à l'inter- valle de temps occupé par un nombre prédéterminé de blocs désim- briqués successifs en fonction de l'absence détectée de tout mot erroné lorsque le syndrome est différent de la valeur prédé- terminée. ) Procédé selon la revendication 1, caractérisé en ce que la phase d'interdiction de la correction d'un mot PCM consiste à compter le nombre de blocs de transmission suc- cessifs qui contiennent des erreurs, à détecter si l'état de compitage dépasse une valeur prédéterminée, à désigner un mot de correction d'erreur dans au moins le bloc de transmission suivant, fourni comme étant faux, et au moins deux mots dans un bloc désimbriqué contenant des mots dérivés de l'une des diverses sources de donnéessont identifiés comme étant faux, et à interdire la correction d'un mot PCM contenu dans un bloc désimbriqué contenant au moins deux mots faux. ) Procédé selon la revendication 6, caractérisé en ce que la désimbrication dans le temps de chaque bloc de transmission consiste à retarder chaque mot contenu dans le bloc de transmission fourni, en assurant un retard respectivement différent, la différence minimale entre deux retards respectifs étant égale à D, D étant le temps occupé par un nombre prédé- terminé de blocs de transmission successifs, la valeur prédéter- minée-étant au moins égale à ce nombre prédéterminé. 80) Procédé selon la revendication 4, caractérisé en ce que la phase de désimbrication dans le temps de chaque bloc de transmission fourni consiste à retarder chaque mot con- tenu dans le bloc de transmission fourni, en assurant un retard respectivement différent, la différence minimale entre deux retards étant égale au temps occupé par un nombre prédéterminé de blocs de transmission successifs, et la phase d'interdiction de la correction d'un mot PCM consiste à compter le nombre de blocs de transmission successifs contenant des erreurs, à détecter si les états de comptage dépassent le nombre prédéter- miné, à désigner un mot de correction d'erreur dans chacun des (a) blocs de transmission suivants comme étant faux (mI est le nombre de blocs de transmission fournis pendant le plus grand des retards) au moins trois mots dans un bloc désimbriqué con- tenant des mots dérivés d'une ou plusieurs sources de données différentes étant identifiés comme étant faux, et à interdire la correction d'un mot PCM contenu dans un bloc désimbriqué contenant au moins trois mots faux. ) Procédé selon la revendication 4, caractérisé en ce que la phase de désimbrication dans le temps de chaque bloc de transmission fourni consiste à retarder chaque mot du bloc d'un temps respectivement différent, la différence mini- male entre deux retards étant égale à la période occupée par un nombre prédéterminé de blocs de transmission successifs, et la phase d'interdiction de la correction d'un mot PCM consiste à compter le nombre de blocs de transmission successifs conte- nant des erreurs, à détecter si l'état de comptage dépasse le nombre prédéterminé, à désigner tous les mots du bloc de trans- mission suivant comme étant faux, au moins trois mots d'un bloc désimbriqué contenant des mots dérivés de l'une des différentes sources de données en étant identifiés comme étant faux, et à interdire la correction d'un mot PCM contenu dans un bloc désim- briqué qui contient en tout trois mots faux. ) Installation de traitement de signaux PCM des- tinée à recevoir des blocs de transmission successifs, chaque bloc contenant des mots PCM, des mots de correction d'erreur et des mots de détection d'erreur, imbriqués dans le temps, ces mots étant fournis de l'une des deux sources de données, choisies, la transition entre les sources de données correspondant à un intervalle d'erreur, appareil caractérisé en ce qu'il comprend un moyen de détection mis en oeuvre par les mots de détection d'erreur pour détecter si un bloc de transmission reçu contient uneerreur, un moyen d'identification d'erreur pour identifier comme étant faux chacun des mots à imbrication dans le temps contenus dans le bloc de transmission reçu et qui a été détecté comme contenant une erreur, un moyen de désimbrication pour désimbriquer dans le temps chaque bloc de transmission reçu pour récupérer un bloc désimbriqué formé de mots de correction d'erreur et de mots PCM, imbriqués, les mots faux, désimbriqués. étant respectivement identifiés, un moyen de correction d'erreur couplé sur le moyen de désimbrication pour corriger un mot PCM, faux, contenu dans le bloc désimbriqué en fonction des autres mots PCM, corrects qui subsistent et des mots de correction d'erreur contenus dans le bloc désimbriqué, et un moyen d'inter- diction pour interdire le fonctionnement du moyen de correction d'erreur si le bloc désimbriqué reçu contient au moins un mot dérivé de la première source et un autre mot dérivé de la seconde source de données. 11) Installation selon la revendication 10, caractérisée en ce que le moyen de correction d'erreur contient un générateur de syndrome pour générer un syndrome des mots PCM et de correction d'erreur contenus de bloc désimbriqué, et le moyen d'interdiction comprenant un moyen pour générer un signal de syndrome si le syndrome est différent d'une valeur prédéter- minée, un moyen branché sur le moyen de désimbrication pour générer un signal de non-erreur si aucun des mots du bloc désim- briqué n'est faux et un moyen pour générer un signal d'inter- diction d'une durée prédéterminée en fonction de l'arrivée du syndrome et des signaux de non-erreur pour interdire la mise en oeuvre du moyen de correction d'erreur pendant la durée du signal d'interdiction. ) Installation selon la revendication 11, caractérisée en ce que le moyen d'identification d'erreur donne un signal d'erreur respectif associé à chaque mot PCM et de correction d'erreur du bloc de transmission reçu détecté comme étant faux, les signaux d'erreur respectifs restant associés aux mots PCM et de correction d'erreur, imbriqués et le moyen pour produire un signal de non-erreur comprend-un moyen de coïncidence recevant les signaux d'erreur associés aux mots PCM et de correction d'erreur de chaque bloc désimbriqué pour détecter l'absence de signaux d'erreur associés aux mots. ) Installation selon la revendication 12, caractérisée en ce que le moyen de coïncidence est une porte NON-OU. ) Installation selon la revendication 13, caractérisée en ce que le moyen générant un signal d'interdic- tion est une porte ET recevant le signal de syndrome et le signal de nonerreur et un générateur d'impulsions relié à la sortie de la porte ET. ) Installation selon la revendication 14, caractérisée en ce que chaque bloc imbriqué se compose de deux mots PCM et d'un mot de correction d'erreur et le générateur d'impulsions est un multivibrateur monostable dont la constante de temps est égale à l'intervalle de temps occupé par deux blocs désimbriqués, successifs. 160) Installation selon la revendication 11, caractérisée en ce que chaque bloc désimbriqué contient deux mots de correction d'erreur et le générateur de syndrome génère un syndrome des mots PCM et d'un mot de correction d'erreur, prédéterminés, et le moyen donnant un signal d'interdiction génère ce signal pendant une durée au moins égale à l'intervalle de temps occupé par un nombre prédéterminé de blocs désimbriqués, successifs. 17 ) Installation selon la revendication 10, caractérisée en ce que le moyen de correction d'erreur ne fonc- tionne pas si deux ou plusieurs mots d'un bloc désimbriqué qui lui sont fournis sont identifiés en étant faux, et le moyen d'interdiction comprend un moyen de comptage pour compter le nombre de blocs de transmission successifs contenant des erreurs, et un moyen pour détecter si l'état de comptage dépasse une valeur prédéterminée ainsi qu'un moyen de désignation d'erreur pour désigner comme faux un mot de correction d'erreur dans au moins le blocs de transmission reçu directement après, au moins deux mots d'un bloc désimbriqué qui contient des mots dérivés de la première et de la seconde sources de données étant identi- fiés comme étant faux. ) Installation selon la revendication 17, caractérisée en ce que le moyen d'imbrication composte plusieurs moyens de retard ayant chacun des retards différents et chaque mot respectivement contenu dans le bloc de transmission reçu, la diffférence minimale entre deux moyens de retard respectifs étant égale à D, D étant la durée occupée par un nombre prédé- terminé de blocs de transmission successifs et la valeur prédé- terminée est au moins égale à ce nombre prédéterminé. ) Installation selon la revendication 18, caractérisée en ce que D est la période occupée par deux blocs de transmission successifs. ) Installation selon la revendication 10, caractérisée en ce que le moyen de correction d'erreur ne travaille pas si trois ou plus de trois mots d'un bloc désim- briqué qui lui sont fournis sont considérés comme étant faux, et le moyen d'interdiction se compose d'un moyen de comptage qui compte le nombre de blocs de transmission successifs conte- nant des erreurs, un moyen pour détecter si l'état de comptage dépasse une valeur prédéterminée et un moyen pour désigner comme étant faux des mots de correction d'erreur contenus dans un nombre prédéterminé de blocs de transmission reçus ultérieure- ment, au moins trois mots de chaque bloc désimbriqué contenant des mots dérivés de la première et de la seconde sources de données étant considérés comme faux. 210) Installation de traitement de signaux PCM destinée à recevoir des blocs de transmission successifs, cha- que bloc contenant des mots PCM, des mots de correction d'erreur et des mots de détection d'erreur, imbriqués dans le temps, fournis de l'une de deux sources choisies, la transition de commutation d'une source de données à l'autre correspondant à un intervalle d'erreur, installation caractérisée en ce qu'elle comprend un moyen de détection recevant les mots de détection d'erreur pour détecter si un bloc de transmission reçu contient une erreur, un moyen d'identification d'erreur pour identifier comme étant faux chacun des mots imbriqués dans le temps contenus dans le bloc de transmission reçu qui a été détecté-comme con- tenant une erreur, un moyen de désimbrication pour désimbriquer dans le temps chaque bloc de transmission reçu et récupérer un bloc désimbriqué formé de mots PCM et de mots de correction d'erreur désimbriqués, les mots désimbriqués faux étant respecti- vement identifiés, un moyen de correction d'erreur branché sur le moyen de désimbrication et servant à corriger un mot PCM faux contenu dans le bloc désimbriqué en fonction des autres mots PCM et de correction d'erreur contenus dans ce bloc, à condition que le nombre total des mots faux du bloc soit infé- rieur à un nombre prédéterminé, un générateur de syndrome géné- rant un syndrome à partir des mots PCM et de correction d'erreur contenus dans le bloc désimbriqué, un moyen pour générer un signal de syndrome si le syndrome est différent d'une valeur prédéterminée, un moyen couplé sur le moyen de désimbrication ú475317 pour générer un signal de non-erreur si aucun des mots du bloc désimbriqué n'est faux, un moyen pour fournir un signal d'inter- diction de durée prédéterminée au moyen de correction d'erreur en fonction de l'arrivée des signaux de syndrome et de non- erreur, la mise en oeuvre du moyen de correction d'erreur étant interdite pendant la durée du signal d'interdiction, un moyen de comptage pour compter le nombre de blocs de transmission successifs contenant des erreurs, des moyens pour détecter si l'état de comptage dépasse une valeur prédéterminée représentant une durée prédéterminée de l'intervalle d'erreur et un moyen de désignation d'erreur pour désigner comme étant faux un mot de correction d'erreur d'un nombre prédéterminé de blocs de trans- mission reçus ultérieurement, le nombre de mots identifiés comme étant faux dans chaque bloc désimbriqué qui contient des mots dérivés de la première et de la seconde sources de données étant au moins égal au nombre prédéterminé.