FR 2481486 A1 19811030 FR 8107900 A 19810421 2 4 8 1 4 8 6 SYSTEME DE COMMUNICATION AVEC BUS D'INFORMATION. La présente invention concerne, d9une part, un système de communication pour le transfert d'informa- tion numérique par l'intermédiaire d'un bus d'infc:+tjk à un seul canal entre deux ou plus de deux des appareils non-synchronisés couplés au bus d'information, chaqueap- pareil comportant au moins une partie de traitement de données numériques avec un générateur d9horloge pour un signal d'horloge périodique, qui est couplée au bus dIr- formation au moyen d'un circuit de commande numérique d'une manière telle que des commutateurs d'émission dans les circuits de commande forment un circuit-porte ET avcw un canal de bus, ayant des niveaux binaires "A" et "B", et d'autre part, un circuit de commande pour le couplage d'un appareil à un tel bus d'information. De tels systèmes de communication sont le plus souvent utilisés aux endroits o plusieurs appireils utilisent, en alternance, un milieu de transport pour 19intercommunication. On peut songer, dans ce cas, à la communication entre un ou plusieurs terminaux intelli- gents et un ordinateur central dans un laboratoire, mais aussi à la commande d'appareils domestiques dans une ha- bitation, par exemple à l'aide d'un ordinateur dit "de ménage", en outre des appareils audio et/ou vidéo peuvent aussi être couplés au bus d'information, aussi bien pour va commande de ces appareils que pour la foLnL-- ture de données de exte à un récepteur de télévisionces données de texte étant obtenues au moyen d'un démoduktmr de téletext, d'une connexion liewdata ou de moyens ana- logues. Comme bus d'information, on peut utiliser un bus à plusieurs canaux sur lequel de l'informationi- mérique est émise en parallèle. Si la densité moyenne de l'information est suffisamment basse, un bus à un seul canal suffira leoz. souvent, l'information étant alors transmise en série. Un système de communication du type pré- cité est décrit dans le rapport du Second Symposium on Micro Architecture "Euromicro", 1976; pages 299 à 304, R. Sommer: "Cobus, a firmware controlled data trans- mission system". Cette publication décrit un système de communication dans lequel le canal de bus singulier est formé par un câble coaxial qui forme, avec des commutateurs d'émission qui y sont connectés, un cir- cuit-porte ET convenant pour le transfert ou la trans- mission de l'information à des vitesses d'environ 200 kBaud, ce qui, compte tenu de temps d'attente minima, de l'arbitrage des priorités et des adresses, signifie une capacité de transfert nette d'environ 10.000 mots d'information, chacun de 8 à 10 bits, par seconde. Etant donné que le circuit de bus forme un circuit-porte ET, le bus ne sera sur un niveau de tension "A" ("ON") que si tous les commutateurs d'émis- sion laissent la sortie au niveau "A"', ce qui, lors- qu'on utilise des transistors comme commutateurs d'émis- sion, implique, en règle générale, que les commutateurs d'émission sont sans courant, et que la tension "A" s'approche de la tension d'alimentation. Si on souhaite obtenir une impulsion, le commutateur d'émission est rendu conducteur par appli- canon d'un courant de base et sa sortie arrive à un ni- veau "B" (masse, "OFF"). Aussitôt qu'au moins un commutateur d'émission fournit une impulsion "B", la ligne de bus devient "B", indépendamment de l'état des autres com- mutateurs d'émission. On utilise des commutateurs d'émission dits à "collecteur ouvert" qui, avec le câble coaxial, forment une fonction dite "wired-AND". La sélection d'un niveau binaire "A" et d'un niveau binaire "B" est, dans ce cas, arbitraire. Dans cet article, on utilise un circuit-porte ET, le bus étant "A" lorsque toutes les entrées couplées sont u". Cette définition sera également utilisée dans le reste de cette description. On sait que cette défini- tion est équivalente à celle d'un circuit-porte OU pour des signaux "B", décrit le plus souvent comme "wired- OR". La Fig. 2 de la publication mentionné plus haut illustre un schéma synoptique simplifié d'une "interface Cobus" commandée par un microproces- seur, le plus souvent désigné par les spécialistes par le terme anglais "control-unit". Dans cette descrip- tion, ce terme anglais a été traduit par le terme "circuit de commande". L'interface Cobus représentée comporte, entre autres, un circuit de réception et un "détecteur d'interférence". Ceci permet de contr8ler si un autre circuit de commande demande simultanément la ligne de bus, par le contr8le de sa propre adresse émise. Une régulation de priorité assure que l'appareil ayant l'adresse la plus basse reçoive la priorité. De plus, les circuits de commande compor- tent un "carrier-detector", c'est-à-dire un circuit pour la reconstruction de l'horloge de bit et un cir- cuit de synchronisation. Dans les phases initiales, le débit binaire est divisé par deux pour 8tre moins gêné par les problèmes de synchronisation résultant, entre autres, du temps de passage des signaux sur le câble du bus. Un "carrier-détector" est habituellement pourvu d'un oscillateur dit "à volant" ou d'un oscil- lateur "à accorchage de phase" (PLLO). Ceci exige l'utilisation d'un générateur de signaux d'horloge très stable, ce qui ne peut être réalisé que par utilisation d'un générateur piloté par quartz. En ce qui concerne la synchronisation, chaque mot comporte un bit de démarrage. La microsynch- ronisation, de même que la macrosynchronisation s'ef- fectuent sur le bit de démarrage et sur chaque autre bit positionné ("Set bit", page 300, colonne de droi- te, paragraphe 5.2). La présence, du générateur de signaux d'horloge piloté par quartz exigé du côté émission, et de l'oscillateur à volant ou PLLO exigé du c8té récep- tion, rend les circuits relativement coûteux. Ils sont ainsi bien adaptés à l'application de laboratoire dé- crite, mais trop cher pour être utilisés dans des sys- tèmes simples. De plus, le système décrit ne permet pas d'utiliser sur un même bus, des appareil dont les vi- tesses nominales sont très différentes. Les tolérances de temps étroites exigent finalement des flancs d'im- pulsions encore bien définis et donc abrupts, de sorte qu'il est nécessaire d'utiliser un cAble coaxial comme ligne de bus en vue de pouvoir maintenir à un bas ni- veau tolérable le rayonnement parasite dirigé vers l'extérieur. Un système bifilaire torsadé pas cher ne peut pas être utilisé, compte tenu des exigences d'in- terférence des PTT et d'autres autorités. L'invention vise à procurer un système de communication bon marché qui rende possible l'utilisa- tion des oscillateurs de signaux d'horloge simples, par exemple avec un réseau RC pour la détermination de la fréquence et un bus bifilaire peu coûteux et qui pré- sente une possibilité de connexion pour des appareils dont la vitesse nominale diffère, notablement. Un système de communication du type men- tionné dans le préambule est caractérisé, suivant l'in- vention, en ce qu'un circuit de commande est conçu d'une manière telle que lorsqu'un appareil émet des bits d'in- formation sur le bus d'information, le commutateur d'émission soit enclenché pour l'émission soit enclen- ché pour l'émission d9une impulsion "0" pendant une frcs tion d'un temps de bit d'information qui est supériEre la moitié du temps de bit d'information durant plus que deux périodes intégrales du signal d'horloge, et pour lvémission dîune impulsion "1", pendant une fraction du temps de bit qui est inférieure d'au moins un facteurs à la durée d'une impulsion "0", le bus d'informationéGtant amené pendant une impulsion "0" ou pendant une impulsion "1", par le commutateur démission connecté, à unniameu binaire "B". Etant donné que tant un "0" qu'un "1" pro- duisent une impulsion, le flanc initial d'une impulsion peut servir de point de référence pour un circuit àz.ips, de sorte que la synchronisation entre les générateurs de signaux d'horloge d'appareils émetteurs et récepteurs est superflue. Après la constatation d'un flanc d9impulsion, le récepteur détermine, après par exemple environ $ de temps de bit, si l'impulsion s'est écoulée ou non, c'est- à-dire si elle représente un "1" ou un "0". La grande différence de longueur entre une impulsion "1" et une impulsion "0" permet une détection fiable, en dépit de grandes tolérances de temps qui sont dues à: a) l'utilisation d'oscillateurs-RC d'horloge qui pré- sentent, dans la pratique, une tolérance de fréquence maximale de + 25%; b) l'utilisation de flancs d'impulsions présentant des temps de flanc d'environ 0,5 à environ 1,5 m aiesSconde, de faibles variations d'un seuil de détection pouvant déjà fournir une incertitude dans le temps de q'ues dixièmes de microsecondes, c'est-à-dire parfois plus qu'une période d'horloge complète pour un circuit MOS de 4 MHz, et c) des temps de passage sur la ligne de bus, du même ordi de grandeur que les temps mentionnés sous b). Tous les temps de bit dans le système sont établis en microsecondes, ils sont approchés par les circuits de commande par des nombres entiers de pé- 248 1 486 riodes d'horloge qui dépendent de la valeur nominale de la fréquence d'horloge de l'appareil en question, de sorte que les longueurs d'impulsions réelles et les moments de détection du c8té du récepteur ne sont en général, qu'approximativement égaux aux temps dé- finis. Plusieurs formes d'exécution avantageu- ses, caractérisées dans les revendications autres que la revendication principale, seront décrites ci-après en détail avec référence aux dessins annexés, dans les- quels: la Fig. 1 est un schéma synoptique sim- plifié d'un système de communication la Fig. 2 est une vue d'ensemble schéma- tique de la composition d'un paquet d'informations à transmettre; la Fig. 3 est un schéma d'une partie d'un circuit d commande comportant des commutateurs d'émission et une partie de réception, et la Fig. 4 est un schéma synoptique sim- plifié d'un circuit de commande conforme à l'inven- tion. Une structure de bus est représentée sur la Fig. 1 et comporte un bus d'information l auquel plusieurs appareils sont connectés par l'intermédiaire de branchements 2, chacun de ces appareils comportant au moins une partie de traitement des données 3 qui comprend un circuit de commande (control-unit) 4. Parmi les appareils 1 à N inclus, deux seulement sont représentés et sont désignés, respecti- vement, par dispositif (1) et le dispositif (N). En réalité, le nombre est, en général, beaucoup plus grand, quelques dizaines ou quelques centaines étant possibles. Dans la forme d'exécution décrite ci-après, il est tenu compte de 212 4096 ap- pareils adressables, mais ceci ne constitue en aucune manière une limitation théorique ou autre. 248 1 486 Bien qu'en général tous les appareils ne doivent pas pouvoir communiquer avec tous les autres, un appareil sera toujours de temps à autres en communi- cation avec un ou plusieurs des autres appareils cou- plés. Certains appareils interviendront alors exclu- sivement comme "auditeurs", compte non tenu d'un si- gnal éventuel d'annonce ou.de confirmation de récep- tion éventuelle, comme-c'est par exemple, le cas pour une machine à laver. D'autres appareils interviendront le plus souvent exclusivement comme "émetteurs", comme par exemple une installation d'avertissement en cas d'incendie et/ou en cas de cambriolage. D'autres ap- pareils interviendront parfois comme l'émetteurs", par- fois comme " auditeurs", comme par exemple un mini-or- dinateur, un terminal viewdata, et des appareils ana- logues. Sous sa forme la plus simple, le bus est pourvu d'un seul canal de communication ayant la forme, par exemple, d'un conducteur de lumière, d'un câble coaxial ou d'une paire de conducteurs torsadés ("ITwis- ted pair"). Dans un tel système de bus, une gestion d'attribution est toujours nécessaire. Un "émetteur" qui a occupé la ligne ne peut pas être dérangé par d'autres appareils, ce qui aboutirait à une mutilation d'un message émis. L'occupation d'une ligne peut toute- fois être facilement détectée par les autres appareils à l'aide de moyens connus. La situation devient plus difficile lors- que deux "émetteurs" demandent simultanément à utili- ser le bus, la simultanéité pouvant, dans ce cas, être expliquée comme une simultanéité dans un intervalle, par exemple, de quelques microsecondes. Bien que cette situation paraisse statistiquement, à première vue, être peu vraisemblable, en réalité elle se présente souvent. Deux ou plus de deux appareils peuvent notam- ment vouloir lancer un appel à des moments très diffé- rents dans la période pendant laquelle la ligne omni- bus est occupée par un troisième. Aussitôt que ce der- nier libère le bus, les appareils en attente décou- vrent cette libération "tous en même temps" et essa- yent tous en même temps de disposer du bus. Si un appareil a besoin du bus, il en- verra un message qui a la forme générale indiquée sur la Fig. 2. Pendant le temps d'essai, le circuit de commande vérifie si, pendant un certain temps, (82) aucune impulsion n'apparatt sur le bus et émet alors un bit de démarrage (84). Ce bit de démarrage (84) a, pour d'autres appareils, la nature d'un avertissement ("interrupt") stipulant qu'il est possible qu'une com- munication suive. Un symbole de mode (86) est ensuite émis. Lorsque le '1mattre" sait dans quel mode "l'esclave" prochain peut recevoir, lé symbole de mode correspon- dant à ce mode sera généralement émis. Tous les appa- reils temporairement à l'écoute avec un mode plus bas doivent maintenant décrocher pendant la période qui est indiquée comme "tranche de temps" (80). Si le bus n'est pas demandé simultané- ment par un autre appareil, une identification (88) est ensuite émise (adresse de maltre) suivie de I'adres- se (90) de l'esclave prochain. Au terme, par exemple, des "bits d'esclave", le maître attend pendant un temps de bit un accusé de réception lui indiquant que l'esclave est prit à la réception. Si cet accusé de réception ne lui par- vient pas, cela signifie que l'esclave en question n'est pas connecté. Si le maltre ne connatt pas le mode de l'esclave, il démarre dans le mode qui pour lui est le plus élevé. L'absence de l'accusé de réception peut alors aussi impliquer que l'esclave ne peut recevoir que dans un mode moins élevé. Le maltre recommence 2 4 8 1 4 8 6 alors le message dans un mode inférieur. Si finale- ment, même dans le mode le plus bas, aucun accusé de réception ne lui parvient, le maître doit conclure que l'esclave ne peut pas être atteint, c'est-à-dire qu'il n'est pas couplé au bus ou qutil est déconnecté. Normalement, l'accusé de réception lui parvient et le message est achevé. Suivent alors, si nécessaire, quelques bits de contrôle ou de commande (92) et, finalement, le transfert de l'information proprement dite (91). Au terme de la tranche de temps disponible, le bus est à nouveau libéré (96)o Si deux ou plus de deux appareils exi- gent le bus, l'arbitrage intervient lors de leéission du symbole de mode. On utilisera ci-après, comme exemple, un bus auquel sont couplés des appareils présemtant un certain nombre de vitesses intrinsèques largement dif- férentes, Linvention n'est en aucune manière limitée & cet exemple, de nombreuses situations plus dévelop- pées de mSme que des montages plus simples pouvant en effet être réalisés d'une manière analogue. Si, par exemple, un seul mode apparalt, le symbole de mode peut naturellement être supprimé. A titre d'exemple: mode 0': fréquence d'horloge 0,55 MHz + 25 %, symbole de mode "0" mode 1: fréquence d'horloge 2,2 MHz 25 %; symbole de mode "10" mode 2: fréquence d'horloge 4,43 MHz 0,1 % symbole de mode "110". Les longueurs des temps de bits d'infor- mation et des temps de bits restants, de même que les durées d'impulsions sont indiquées globalement dans le tableau I ci-dessous. TABLEAU (page 10) TABLEAU I MS Mode "0" "1" "2" MHz 0,55 2,2 4,43 Bit Impul- Impul Bit Impul- Impul Bit!mpul- Impul- sion 02 o s x_ n 0 s;i 1 sn 0 Sion 1 Temps dE 600 6o00 0 repos Bit de 75 250 750 250 750 250 d6marmge Bit(s)- Bit(s 220 96 110 6 25 3,5 cd mode Bits de 220 96 24 55 24 6 12,5 8,5 3,5 mattre 2 Bits 110 64 16 27,5 16 4 8,32 6 2,5 restants La longueur de la tranche de temps est choisie, dans cet exemple, en moyenne d'environ 7 mil- lisecondes et au maximum d'environ 10 millisecondes. Les symobles de mode sont, dans ce cas, choisis tels que si deux ou plus de deux appareils demandent le bus, les modes inférieurs, c'est-A-dire les appareils plus lents, reçoivent la priorité. Etant donné que le bus en tant que cir- cuit-porte ET est de préférence au niveau "B"', et que les impulsions "0"t durent nettement plus longtemps que les impulsions "1", compte tenu de toutes les toléran- ces, le canal de bus devient en effet également pré- férentiellement "0t'. Par conséquent, dès qu'un appareil, par exemple à symbole de mode "10", démarre dans le mode "1", un autre démarrant simultanément avec un "0" dans le mode "0", l'appareil de mode "1" se rendra compte déjà lors du contrôle du premier'"" que, contrairement à ses prévisions, un "0" apparatt sur la ligne et dé- crochera immédiatement au profit de l'appareil de mode inférieur. De même, un appareil de mode "2" relira, par exemple, "10" à la place de "11(0)" lorsqu'un ap- pareil de mode 1 est simultanément mis en route. Si deux appareils de mme modeessayent d'oc- cuper la ligne, aucune distinction ne peut être faite sur base du symbole de mode (86). Lors du contrôle les deux appareils constatent que le symbole de mode est bon et poursuivent par leur adresse d'identification (88) sous un contrôle de bit pour bit encore toujours simultané. Dans ce cas également, lors d'une déviation constatée, l'appareil décroche immédiatement. Ceci si- ginifie maintenant que pour des modessemblables, l'ap- pareil dont l'adresse est la plus basse reçoit la pri- orité. Si, par exemple, l'adresse de l'appareil A est "10100110" et celle de l'appreil "B" est t'10100011", lors du contrôle du sixième bit, l'appareil A ne lira. pas un "1", mais un "0" et décrochera. L'appareil B détecte un comportement correct du bus et poursuit ses opérations. Le décrochage immédiat de l'appareil A est nécessaire pour (dans cet exemple) empêcher que son huitième bit, un'O", ne perturbe le huitième bit de l'appareil B, un "1". L'appareil, qui relit son symbole de mo- de (86) et son adresse d'identification (88) au complet sans perturbation sur le bus, peut maintenant occuper le bus pendant le temps restant de la tranche de temps (80). Il est évident qu'aussitôt qu'un ou plu- sieurs appareils se trouvent dans la période d'arbi- trage, un troisième appareil qui devient demandeur nettement plus tard, voit sur le bus, soit les impul- sions de symbole de mode (86) et d'adresses d'identi- fication (88), soit celles d'un message suivant (90), (92) ou (94) et doit attendre que le bus soit à nou- veau exempt d'impulsions pendant un certain temps. L'arbitrage n'est nécessaire que pour des demandes * simultanées ou à peu près simultanées. Dans cet exemple, on part de la supposi- tion que les appareils de 4,43 MHz comprennent une horloge pilotée par quartz, par exemple au départ d'un quartz standard pour la fréquence de télévision PAL d'environ 8,86 MHz, tandis que les appareils plus lents opèrent avec une-horloge pilotée par un circuit oscil- lant du type RC (Résistance-Capacité). Si un appareil de mode "2" envoye un mes- sage de mode "1" ou "0"', aucune modification n'est ap- portée à cet effet à la commande, mais la fréquence d'horloge est au préalable simplement divisée par 2 ou par 8. Pour le mode "2", la différence de lon- gueur entre impulsion "0" et une impulsion "1" atteint, dans cet exemple, environ un facteur 2,4 et pour les appareils plus lents dont les tolérances de fréquence sont plus larges, on choisit même un facteur d'envi- ron 4. Pour bien comprendre le fonctionnement, les données du tableau I sont suffisantes. Dans une réalisation pratique, divers temps sont choisis à l'aide d'un programme d'ordina- teur, comme indiqué dans le tableau Il. Les temps no- minaux indiqués dans ce tableau sont choisis de telle manière que, pour les fréquences nominales pour chaque appareilt ils correspondent toujours à un nombre en- tier de périodes d'horloge. Seul le début du tableau sera expliqué plis en détail. Si, par exemple, un appareil de mode "1" veut émettre, un bit de démarrage sera émis avec une longueur nominale de 249,2 microsecondes (10.8 + 238o4). Après un certain temps de passage et apres une partie d'une période d'horloge d'un autre appareil, ce bit de démarrage peut être reçu environ après 10,8 microse- condes. Ensuite, après 177,0 + 55,5 microsecondes, le "1"t du symbole de mode 1 est donné avec une longueur d'impulsion de 4,1 + 1,8 = 5,9 microsecondes. L'appareil auditeur reçoit cette impulsion arvec certitude dans les 4,1 microsecondes lorsqu'il peut travailler dans le mo- de 1, et détermine environ 9,9 microsecondes après le début de l'impulsion reçue,9 si cette impulsion est un "0"i ou un "1"1. L'appareil émetteur effectue galement ce contr8le environ au mnme moment. Si ce contr3le fournit le résultat exact, l1impulsion îî01leîe Eode A1t est ensuite fournie avec une durée d'ewsiron 22 micron secondes. L'adresse d'identification du maître est ensuite fournie par les bits appelés bits de maitre ("master bits") si nécessaire, avec interruption aus- sitôt que le contrôle indique qu'un autre appareil a adresse moins élevée doit recevoir la priorité. La Fig. 3 illustre un exesple d'une par- tie deémission/réception d'un circuit de commande con- venant pour l'activation d'un canal de bus symétrique. Le circuit est connecté au bus en 10 et 11. Le point est connecté à la masse par leintermédiaire d'une résistance 12, et le point 11 est connecté à la tension d'alimentation +, par l'intermédiaire d'une résioance 13. Le bus est également connecté aux entrées 14 et 15 d'un amplificateur de lecture différentiel 16 compor- tant la sortie 17. Si aucune impulsion ne se trouve sur le bus, la sortie 15 est donc environ au niveau de la ten- sion d'alimentation et l'entrée 14 environ au niveau de la masse, c'est-àdire l'état qui est défini comme état "A" du bus. De plus, le bus est connecté aux sorties 18 et 19 des commutateurs d'émission 21 et 22 qui, dans l'état de repos, ne portent aucun courant. TABLEAU II Temps de bit MAITRE Teps de ESCLAVE bit total BUT LE DEMAiUiE ARBITRAGE Mode O bit Mode 1 bit Mode 2 bit BITS MdAITRE Mode O Mode 1 Mode 2 2.3 I1.82384 177.0 'K1 4.1 I 1-8i a, a1,-119.4- 12.01 5 09.1 4 91 4.3 4. 2 i6k il7-2 l 5 â3 77.6 -1.-- -' 4.1;,.8 [ 8.1 8.,1 I.4 o.91-'W-5 a5o.9 i o.gJ9 t.. (,,nec) 758.5 1 139.1' 191.4 -l 39.7 97.0 1 9.9 24.6 * 6 220.4 L--- 39-71 55.0 - 9.91 13.5 --2--L MAITRE ESCLAVE BIT DE PARITE DU MAITRE Mode O 54.2 1-16.3 f52.41 34.3 Mode O _ Mode l 13.5 |_4.1 | 13.1| 8.6 Mode 2 0.9 1 2.5 3.21 2.5 ESCLAVE, CONTROLE, DONNEE Mode O 0 116.3 152.41 34.3 Mode l Mode 1l 4.1 1'13.11 8.6 Mode 2 2.5 CONTROLE D, lère DONNEE Mode 0 0 63 52 3. Mode 1 O 4.1 13.1[ 8.6 Mode 2 0 2-5 2.5 ESCLAVE MAITRE 157.2 _32-51 39.3 L 8.11 9.1 1 361 103.0 2 25.8 ---_ 8.ll 8.2 - 3.6 103.0 o 3. 51 25.8 2L-l 8.2. Récépissé Mode O Mode 1 Mode 2 O) __ 16.3 119.9 81.3 o 2.5 5.0 20.8 o 1 2.5['. 38 117.5 29.4 9.0 DONNEE Mode O 1 19.9 81. 3 117.5 Mode 1 O 4oj!. 20.3 29.4 Mode 2 _...5f. 2. 3. 90 TOUS LES TEMPS EN MICROSECONDES Des signaux numériques positifs produits par un circuit-porte non représenté sont amenés A une entrée 23 du circuit d'émission. Cette entrée est cou- plée directement à une entrée de commande 24 du commu- tateur d'émission 21 et, par l'intermédiaire d'un cir- cuit inverseur 25, à une entrée de commande 26 du com- mutateur d'émission 22. Aussitôt qu'une impulsion positive ap- parait A l'entrée 23, les deux commutateurs d'émis- sion 21, 22 deviennent conducteurs. Dans l'exemple es- quissé, les commutateurs d'émission sont formés par des transistors pour lesquels les résistances 13 et 12 res- pectivement forment également les résistances de col- lecteur. Aussit8t que les commutateurs d'émission 21, 22 sont conducteurs, la connexion 10 est amenée du niveau de masse presque A la tension d'alimentation, tandis que la connexion 11 est presque à la masse. Il s'agit là de l'état "B" pour le bus. La polarité d'entrée de l'amplificateur de lecture 16 change donc de signe et un signal "B" ap- parait à la sortie 17. L'état "'tA" du bus ne peut exister que lorsque tous les commutateurs d'émission présentent une sortie "A", c'est-à-dire ne sont pas conducteurs, de sorte que la combinaison des commutateurs d'émis- sion et du bus se comporte effectivement comme un cir- cuit-porte ET pour les signaux "A", Si la sortie 17 de l'amplificateur de lecture 16 est au niveau "B", tandis qu'aucun signal positif n'est amené A l'entrée 23, ceci ne peut se produire que si, dans un autre circuit de commande, les commutateurs d'émission sont conducteurs, ce qui per- i6 met de contrôler si un autre appareil émet un message ou demande simultanément l'utilisation du bus. La Fig. 4 illustre un schéma synoptique simplifié d'un circuit de commande conforme à l'inven- tion. Aux entrées 50, 51, de l'information est amenée au circuit de commande depuis la partie de trai- tement de données d'un appareil, le plus souvent sous la forme de données à transporter en 50 et d'une adres- se de destination en 51. Ces connexions peuvent, par exemple, être formées respectivement par un bus de don- nées et par un bus d'adresse d'un microprocesseur. L'information est amenée à une unité lo- gique 53 qui gère et règle le transport de l'informa- tion à émettre et à recevoir d'une manière bien connue. Un certain nombre de données de programmation fixe, ainsi que par exemple une adresse d'identification sont stockées, à cet effet, dans une mémoire non ef- façable (mémoire morte, ROM, PROM ou analogue) 55 qui est couplée à l'unité logique. L'information à émettre est amenée par l'unité logique 53 à un générateur d'impulsions 56 qui comporte un circuit-porte logique assurant que les im- pulsions présentent la longueur exigée conformément au tableau I ou au tableau II. Le générateur d'impulsions est à cet effet couplé à un oscillateur 57 qui sert également d'horloge pour l'unité logique 53. La durée d'impulsion amène les impulsions de la longueur correcte, décomptée dans des nombres de périodes d'horloge entières, aux commutateurs d'émis-- sion 59 qui sont connectés par leurs sorties 18, 19 au bus 10 ou 11. Les mêmes points que ceux provenant des fâires qui précèdent sont ici désignés par les mêmes chiffres de référence. Un signal présent sur le bus est alors amené à un récepteur 61 qui est couplé à un circuit 2 4 8 1 4 8 6 tampon de sortie 63 comportant une sortie 65 pour le transfert de l'information vers la partie de traite- ment des données de l'appareil. Ce tampon de sortie 63 est tégalement couplé, en rue de sa commande, à l'unité logique 53. Tant les signaux de sortie du générateur d'impulsiom 56 que ceux du récepteur 61 sont amenés à un circuit comparateur 67 dont une sortie 69 est cou- plée à une entrée, pour un signal dearr8t, 71 de l'uni- té logique 53. Ce circuit comparateur 67 fournit un si- gnal d'arrêt dès que les signaux de sortie du généra- teur d'impulsions 56 et du récepteur 61 sont différents les uns des autres par suite du fait qu'un autre appa- reil utilise le bus ou qu'un autre apparail à priorité plus élevie introduit simultanément une demande de bus, comme décrit plus haut. La forme et le contenu précis des divers circuits-portes, des circuits logiques, de la mémoire et des registres tampons sont sans importance pour l1ii ventions Ces éléments réalisent des fonctions compara- bles aux fonctions qui sont également nécessaires pour d'autres circuits, comme par exemple, celles de 19état de la technique rappelée dans leintroduction du présent mémoire. Chaque spécialiste en ce domaine pourra réali- ser et réalisera cesfonctions selon ses besoinso L'essence de l'invention réside dans le choix du rapport de la longueur des impulsions "0D" et t"1", rapport qui est supérieur à 2, 1, par exemple 294 4 ou plus; ceci permet de garantir un transfert d':in- formation fiable en dépit de grandes tolerances dans la fréquence d'horloge de l'oscillateur d'horloge 57, dans les différences de temps de détection de flancs peu abrupts par le récepteur 61 et dans les différences de temps de passage sur la ligne de bus. Il est alors possible de permettre au transfert de l'information de se dérouler à la même vi- tesse et avec la même fiabilité que dans l'état connu 248 1486 de la technique, en dépit du fait que, notamment en vue d'applicationsnon professionnelles dans des habi- tations normales, il faut travailler avec des moyens extrêmement peu chers, auquel cas les plus grandes économies sont réalisées par l'utilisation d'un conduc- teur de bus bifilaire torsadé peu coûteux sans blinda- ge, et des oscillateurs d'horloge simples à résistance- capacité et par la suppression de moyens de synchroni- sation contenu du c8té réception. Dans la pratique, on atteint les résul- tats suivants. Pour la longueur choisie de la tranche de temps (80), l'appareil le plus lent, en dehors de son temps système pour le bit de démarrage, au symbole de mode et aux adresses, peut encore envoyer un Byte d'information de, par exemple, 9 ou 12 bits. Ceci sem- ble peu de chose à première vue, mais est amplement assez rapide, par exemple, pour traiter l'information provenant d'un clavier de touches, par l'intermédiaire ou non d'une télécommande à rayons infrarouges ou à ultrasons. En général, à cet effet, au maximum un ca- ractère sera présenté par 100 millisecondes (ou beau- coup plus). Ce caractère peut être traité en un temps minimum de 7 milisecondes et en un temps maximum de 10 millisecondes. Un appareil dans le groupe à mode "1" peut, en plus de son temps système déjà émettre environ 16 Bytes dans une tranche de temps, et un appareil à mode "2", environ 71. Dans ce dernier cas, pour des raisons d'organisation, le transfert est limité à 26 Bytes = 64 Bytes par message. Pour une fréquence d'horloge de 4,43 MHz, telle quielle est utilisée dans cet exemple, ces Bytes, par exemple de 8 bits d'information et d'un bit de pa- rité, peuvent être émis à une vitesse correspondant à 8,2 microsecondes par bit, c'est-à-dire à environ 120 kBaud. 19 s Pour la longueur choisie de 64 Bytes, ce- ci fournit, y compris le-temps système, une vitesse moyenne d'environ 10.000 Bytes/seconde. Pour une tran- che de temps plus longue, correspondant à 256 Bytes, le temps système en pourcent ne joue pratiquement plus de r8le de sorte qu'une vitesse de transfert d'environ 13.000 symboles/seconde, correspondant à 120 kBaud, est atteinte. Lutilisation de l'invention n'est cepen- dant en aucune manière limitée à de telles vitesses, la vitesse étant, dans cet exemple, choisie en relation avec l'utilisation d'une technologie MOS. Pour des temps de flancs d'environ 1 mi- croseconde, une fréquence de bit d'environ 500 kBaud peut cependant 4tre atteinte et, lors de l'utilisation de flancs plus abrupts, le nombre de kBaud augmente de manière correspondante. Dans ce dernier cas, compte te- nu des exigences relatives au brouillage, un blindage du bus est, en règle générale, exigé. Les circuits électroniques nécessaires peuvent être installés dans un seul circuit intégré avec les commutateurs d'émission. REVENDICATIONS: 1. Système de communication pour letrarmsfert d'information numérique par l'intermédiaire d'un bus d'ir- formation à un seul canal (1) entre deux ou plus de deux des appareils non-synchronisés (3) couplés au bus d'in- formation (1), chaque appareil comportant au moins une partie de traitement de données numériques (3) avec un générateur d'horloge pour un signal d'horloge piodque, qui est couplée au bus d'information au moyen d'un cir- cuit de commande numérique (4), d'une manière telle que des commutateurs d'émission (21, 22) dans les circuits de commande (4) forment un circuitporte ET avec le bus (1), ayant des niveaux binaires "a" et "B", caractérisé en ce que: un circuit de commande (4) est conçu d'une ma- nière telle que lorsqu'un appareil émet des bits d'in- formation sur le bus d'information (1), le commutateur d'émission (21, 22) soit enclenché pour l'émissiond'une impulsion "O"? pendant une fraction d'un temps de bit d'information qui est supérieure à la moitié du temps de bit d'information, durant plus que deux périodes inté- grales du signal d'horloge, et pour l'émission d'une im- pulsion "1", pendant une fraction du temps de bit quiest inférieure d'au moins un facteur 2,1 à la durée d'une impulsion "O", le bus d'information étant amené, pendant une impulsion "O"Q ou pendant une impulsion "1", par le commutateur d'émission (21, 22) connectée, à un niveau binaire "B". 2. Système de communication suivant la reven- dication 1, caractérisé en ce qu'un circuit de commande (4) est conçu d'une manière telle que si la partie de traitement de données (3) d'un appareil doit émettre de l'information, une demande de bus est tout d'abord en- voyée ou émise, cette demande de bus étant formée d'une impulsion de démarrage qui a une longueur d'au moins 5 fois un temps de bit d'information et d'au moins un bit d'adresse qui a une longueur d'au moins 1,5 fois un temps de bit d'information. 3. Système de communication suivant l'une quelconque des revendications précédentes pour le trans- fert d'information entre des appareils comportant des parties de traitement de connées (3) qui présentent des temps de bit d9information nominaux qui diffèrent les uns des autres, caractérisé en ce qu'un appareil présen- tant un temps de bit d'information plus court émet des impulsions dont la longueur correspond au temps de bit d'information nominal propre ou au temps de bit dinfor- mation nominal plus long d'un appareil récepteur pbt1sent. 4. Système de communication suivant la reven- dication 3, caractérisé en ce quun appareil émetteur émet au début d'une période d'émission un symbole demode qui présente au moins un bit-de mode dont le temps debJ- a une longueur égale à au moins 1,5 fois celle d'untemps de bit d'information, le symbole de mode indiquant le temps de bit d'information que l'appareil émetteur vaein suite utiliser pour l'émission. 5. Système de communication suivant la reven- dication 4, caractérisé en ce que le symbole de mode est émis après le bit de démarrage et avant le premier bit d'adresse. 6. Système de communication suivant l'une quelconque des revendications précédentes, caractérisé en ce qu'un canal de bus d'information (1) est constitué de deux conducteurs torsadés (10, 11) qui sont commandés symétriquement par les commutateurs d'émission (21, 22). 7. Système de communication suivant la reven- dication 6, caractérisé en ce qu'un canal de bus (1) est formé d'une manière telle que les flancs montants et descendants des impulsions émises présentent des temps valant au moins 0,5 microseconde. 8. Circuit de commande (4) pour le couplage de la partie de traitement de données (3) d'un appareil à un canal de bus (1) d'un système de communication sui- vant l'une quelconque des revendications précédentes, 248 1 486 caractérisé en ce qu'il comporte au moins un commutteur d'émission (21) qui peut être couplé au canal de bus (1) d'une manière telle que le canal de bus (1) et les co.- tateurs d'émission (21) d'au moins deux appareils coup A au canal de bus forment un circuit-porte ET et, enolztrz un circuit-porte numérique pour la formation d'un cer- tain nombre d'impulsions pour un bit de démarrage, un symbole de mode, des bits d'adresse, des bits de commtar et/ou des bits d'information à l'aide d'un oscillateur d'horloge, d'une manière telle qu'une impulsion "0" ait une longueur au moins 2,1 fois supérieure à celle d'une impulsion "1", ainsi qu'un circuit de mise en séquence pour produire la séquence correcte des impulsions. 9. Circuit de commande suivant la revendica- tion 8, caractérisé en ce qu'il comporte, en outre, une partie de réception (61) pour recevoir l'irmQatieemise par un autre appareil par l'intermédiaire du bus d'in- formation (1), et pour contrôler si les impulsions d'in- formation amenées à un canal de bus par le commutateur d'émission (21) ne sont pas perturbées par des impul!sions d'un autre appareil couplé au bus d'information (1). 10. Appareil comportant au moins une partie do traitement de données numériques (3) à coupler à un sys- tème de communication suivant l'une quelconque desre;en- dications 1 à 7 incluses, caractérisé en ce qu'il comporte un circuit de commande (4) incorporé suivant la revendi- cation 8 ou 9.