FR 2483148 A1 19811127 FR 8110009 A 19810520 ",aoc6d avec correction des erreurs por la tranmsmi ssion de donées, dIpositif pour l'encltion d'un tel1 procédé, pcteurd'irmation pro- dt aumoyen d'i ttel pW dàxdeur à utliserparunr tel okl et dis- positif comportant un tel décodeur" La présente inventi6n concerne un procêdT pour- la transmission de données avec une possibilité étendue pour la correction d'erreurs, à savoir aussi bien les concentrations d'erreurs que les erreurs dispersées. Dans un procédé connu pour la transmission de données avec possibilité de correction de concentrations d'erreurs, on utilise une imbrication dite bidirectio- nelle dans le domaine de temps enaai(cros-ibleave).our cette imbrication, un mot PCM (modulé par impulsions codées) de chaque canal d'un certain nombre de canaux paralliles est amené dans une première positionde'nay relative et est appliqué A un premier codeur de correc- tion d'erreurs en vue d'en dériver une première série de mots de parité; cette première série de mots de parité et la série de données PCM desdits canaux sont amenées par conversion dans une deuxième position de temps relative, un mot contenu dans chacune des séries de données PCM des dits canaux qui s*e trouve dans la deuxième position de temps relative étant amené à un deuxième codeur de correction d'erreurs en vue de former'une deuxième série de mots de parité, de sorte qu'une double imbrication (repositionnement) est effectuée pour chaque unité de mot. L'imbrication sert à réduire le nombre de mots erronés contenus dans un bloc de correction d'erreurs par le fait que les mots de parité contenus dans le bloc de correction d'erreurs et les données PCM sont dispersés avant la transmission et sont renvoyés à leur position dans le temps initiale du côté réception. En d'autres termes, lorsqu'une concentration d'erreurs apparaît pendant la transmission, cette concentration d'erreurs est dispersée. Si l'imbrication mentionnée plus haut est exécutée deux fois, les premiers et les deuxièmes mots de parité forment chaque fois un bloc de correction d'erreurs. Par exemple, même si une erreur ne peut pas -2être corrigée par les premiei mots de parité, elle peut souvent l'être par les deuxièmes mots de parité et inversement. Même lorsque, dans le procédé de transmission de données mentionné plus haut, un mot ne contient qu'un bit erroné, tout le mot est considéré comme erroné. C'est pourquoi, la dite imbrication ne fournit pas toujours une correction suffisante des erreurs dans deux directions dans le domaine de temps si les données reçues comprennent des nombres d'erreurs statistiques relativement importants. L'invention a pour but de procurer un procédé pour la transmission de données avec correction des erreurs, selon lequel tant les concentrations d'erreurs que les erreurs sta- tistiques puissent être corrigées. Ce but est atteint conformément à l'invention au mDyen d'un procédé avec correction des erreurs pour la transmission de données, suivant lequel: a) on reçoit un flux de données en recevant chaque fois un mot de données d'une série de mots de données sur chaque canal d'un premier nombre de canaux parallè- les dans une première position de temps relative; b) on amène un mot de chaque canal du dit premier nombre de canaux parallèles à un premier codeur de correction d'erreurs en vue de former une première série de mots de parité; c) on retarde la dite première série de mots de parité et les mots de la dite série de mots de données, après application au dit premier codeur de correction d'erreurs, de temps de retard différents les uns des autres en vue d'amener ces mots dans une deuxième position de temps relative; d) on fournit un mot de chaque canal du dit premier nombre de canaux et de la dite première série de mots de parité dans la dite deuxième position de temps relative à un deuxième codeur de correction d'erreurs 2483 1 48 -3 - en vue de former une deuxième série de mots de parité; e) on transmet chaque fois un mot de données de chaque canal d'un certain nombre de canaux de sortie qui est égal au dit premier nombre ainsi qu'une première série de mots de parité et une seconde série de mots de parité de chaque canal de sortie d'un deuxième nombre de canaux de sortie; f) on produit une série de k mots de parité sur la base de la matrice de détection de parité H suivante lO et, dans ce cas dans le premier et le deuxième codeur de correction, chaque mot est formé de m bits et une série de mots de parité formés dans un codeur complète le bloc-de correction d'erreurs jusqu'à un total de n mots o n 1 1 I 1 1 X1 À_2 33 --- n-1 n x 2 4 O6 y2(n-1) 2n H=20.... 2k-1 (k-1)2,(k-1)3. (k-1)(n-1) '(k-1)n ou 1 I 1 --- 11 F11 n-2 n-1 1 t 2 4 12(n-2) X _2(n-1) n-- H=..... ók-1,(k-1)2 1 Xk- (k-1)2.... (k-l) (n-2)X.(k-1)(n-1) o L est une racine qui satisfait à F(x) O, -F(x) étant un polynÈme primitif et irréductible du degré m dans un corps de Galois GF(2). Le plus souvent, pour le deuxième codeur de correction d'erreurs, la valeur de n est plus grande que pour le premier codeur de correction d'erreurs. On a constaté que le procédé de transmission _4 _ conforme à l'invention (de la catégorie dite "adjacent codes" ou "b-adjacent code") offre une possibilité étendue pour la correction de nombreuses erreurs et, notamment, jusqu'à deux erreurs de mots par bloc. De plus, trois ou quatre erreurs de mots peuvent aussi être corrigées lorsque la position d'une erreur est connue et si l'imbrication multiple est utilisée. Egalement, si le code de correction des erreurs est utilisé pour corriger un seul mot d'erreur, on peut utiliser un décodeur d'une construction très simplifiée. L'invention concerne également un dispositif pour l'exécution du procédé décrit plus haut, comportant: des premiers moyens pour la réception d'un signal audio et pour la dérivation, à partir de ce signal, d'une série d'échantillons numérisés impairs et pairs; des seconds moyens pour diviser chaque échan- tillon numérisé pair en deux mots de données pairs et chaque échantillon numérisé impair en deux mots de données impairs, et des troisièmes moyens pour présenter les dits mots de données impairs et pairs au dit premier nombre de canaux parallèles. On obtient ainsi d'une manière avantageuse un codeur simple. L'invention se rapporte aussi à un porteur d'informations produit au moyen d'un procédé précité, ce porteur d'informations étant pourvu d'une série de blocs, chaque bloc comprenant: un troisième nombre de mots qui est égal à la moitié du dit premier nombre et qui est dérivé de mots de données pairs de la dite série de mots de données, un quatrième nombre de mots qui est dérivé de la dite première série de mots de parité, un autre troisième nombre de mots qui est dérivé de mots de données impairs de la dite série de mots de données, et un autre quatrième nombre de mots qui est dérivé de la dite deuxième série de mots de parité. On obtient ainsi un porteur _ 5 _ pour le stockage de données avec possibilité de correc- tion d'erreurs, permettant de stocker, par exemple, des signaux audio de très haute qualité. L'invention se rapporte également à un décodeur à utiliser dans le procédé décrit, comportant: a) des moyens d'entrée pour recevoir chaque fois, sur un nombre de canaux de réception égal au dit premier nombre, une série de mots de données et, parallèlement, sur un nombre de canaux de réception qui est égal au dit deuxième nombre, une première série de mots de parité et une deuxième série de mots de parité, b) un premier décodeur pour reproduire chaque fois, sous la commande de la dite deuxième série de mots de parité, un premier nombre de mots de données et une première série de mots de parité au moyen d'un premier syndrome qui y est formé; c) des moyens de retardement pour repositionner dans le temps les dits mots de données et la première série de mots de parité au moyen de temps de retard diffé- rents entre eux, d) un deuxième décodeur pour reproduire, soUs la commande de la dite première série de mots de parité, chaque fois un premier nombre de mots de données au moyen d'un deuxième syndrome qui y est produit; e) des moyens de sortie pour fournir chaque fois sur un nombre de canaux de sortie qui est égal au dit premier nombre, un mot de données d'une série de mots de données, une série de mots de données représentant alors un flux de données. On obtient ainsi un décodeur attrayant et simple. L'invention se rapporte également à un dispositif équipé d'un décodeur tel que décrit plus haut, o=portant des quatrièmes moyens pour la réception d'un flux de données série et pour la formation, à partir de ce flux, de données parallèles pour chacun des canaux correspondants des dits moyens d'entrée; un reconvertis- seur parallèle/série pour sérialiser les mots de données fournis par les dits canaux de sortie et un convertisseur numérique/analogique pour en dériver un signal audio continu. Un tel dispositif peut, par exemple, être un tourne-disque hi-fi de très haute qualité. On décrira ci-après un code de correction d'erreurs convenant pour la présente invention. L'invention sera ensuite décrite de manière plus détaillée avec réfé- rence aux dessins annexés qui illustrent plusieurs formes d'exécution préférées données à titre d'exemple, et dans lesquels: La Fig. 1 est un schéma synoptique d'un exemple de réalisation d'un codeur de correction d'erreurs conforme à l'invention; la Fig. 2 illustre le positionnement dans le temps lors de la transmission; la Fig. 3 est un schéma synoptique d'un exemple de réalisation d'un décodeur de correction d'erreurs; les Fig. 4 et 5 sont des schémas expliquant le fonctionnement d'un décodeur de correction d'erreurs; la Fig. 6 est un schéma synoptique d'un deuxième codeur; la Fig. 7 est un schéma synoptique d'un deuxième décodeur; - la Fig. 8 est un schéma synoptique d'un troisième codeur; la Fig. 9 est un schéma synoptique d'un troisième décodeur; la Fig. 10 est un schéma synoptique d'un quatrième codeur, et la Fig. 11 est un schéma synoptique d'un quatrième décodeur. Pour l'explication du code de correction d'erreurs, -7- on utilise une représentation vectorielle ou une re- présentation à groupe cyclique. En premier lieu, on considère un polynôme de degré m irréductible et primitif F(x) dans un corps de Galois-GF(2). La théorie des corps de Galois êst connue et ne sera pas décrite ici. Le corps GF(2) est formé simplement des él6éments "O" et"1". On suppose qu'il existe une racine Gt satis- faisant à F(x) = O. On peut maintenant construire un corps étendu GF(2m) formé de 2m éléments différents O i 2 m-i au moyen des grandeurs X, 1, qui sontm-1 chacune une puissance différente de la racine Cx (l'en- semble de ces grandeurs étant appelé la "base" du corps GF(2m). Il convient de noter que le corps GF(2m) comporte aussi l'élément O. le corps étendu GF(2m) est un anneau polynômial comportant un polynôme irréduc- tible F(x) de degré m dans le corps GF(2) en tant que modulo. Chaque élément de GF(2m) peut être exprimé par une combinaison linéaire de c = 1, î= l x}, = fx2 m-1 xm1 La forme générale de cette expression est: a0 + a1 {x} + a2 Ix2} +.-. + am1 {xm +a2eJ dm-i = a0 + a1 + *... am_1i ou (aml1 am-2,..., a2, a1, a0) o am_1' am_2,... a0, ao sont des éléments de GF(2). A titre d'exemple, on examinera GF(2) oh le polynôme F(x) primitif et irréductible est, par exemple F(x) = x8 + x4 + x3 + x2 -> 1. Tous les mots de données de 8 bits peuvent être exprimés de la manière suivante: 7 6 aS5 4) +ax2xa a7x7 + a6x +a5x + a4x +a33 + a2x + alx + aO ou (a7, a6, a5, a4, a3 a2, a1, a0). De cette façon, à titre d'exemple, a7 est attribué au côté MSB (bit le plus significatif) et a0 au côté LSB (bit le moins significatif). Etant donné que a. appartient à GF(2), son élément J est 0 ou 1. De plus, la matrice suivante T de (m x m) peut être obtenue à partir du polynôme F(x): 0 O ----- O a0 1 0 ----- O a1 O 1 ----- O a2 T=.... . . ...DTD: 0 O 1 am 1 Les éléments de GF(2 m) peuvent aussi être exprimés à l'aide d'un groupe cyclique en tenant compte du fait que le reste de GF(2m), à l'exception de l'élément zéro, forme un groupe multiplicatif du degré 2m1. Lorsque les éléments de GF(2) sont exprimés à l'aide d'un tel groupe cyclique, on obtient: 1 ( 2m-1) 2 3 * 2m-2 Suivant l'invention, lorsque m bits forment un mot et n mots un bloc, k mots de parité sont formés sur base de la matrice de contrôle de parité H suivante. 1 I I1 1 I1 2 d3.. n-1 n 2 4 6 2(n-1) 2n H=. .. k- 1 (k-1 2 k-1)3__ (k-1)(n-1) (k-1 La matrice de contrôle de parité H peut tout aussi bien être exprimée au moyen de la matrice T, de la manière suivante: I I I - I I T1 T2 T3 Tn-1 Tn T2 T4 T6 T2(n-1) T2n H=. 05.... Tk-1 T(k-1)2T(k-1)3 T(k-1)(n-1) T(k-l)n o I est une matrice unitaire de (m x m) éléments. Comme déjà décrit plus haut, les expressions qui utilisent la racine Ca sont en principe les mêmes que celles dans lesquelles une matrice est utilisée. Dans ce cas, tous les éléments de la première colonne de chaque matrice peuvent être choisis comme étant T ou I et la dernière colonne de chaque matrice peut être supprimée. Le code de correction d'erreurs sera décrit avec référence à un exemple dans lequel quatre (k = 4) mots de parité sont utilisés. Si un bloc de données reçues est pris comme vecteur de colonne V = (w1, W29 W3,.. Wn), quatre syndromes S1, S2' S3 et S4 sont, dans ce cas, formés au côté de réception selon: S1 S2 s= H.V S3 S4 n S 1 = > Wi s w. i=1 n S2 = T iT n 21 S3 = T Wi n T3' 4 = i> Ti i=l _10 -_ Chaque bloc comporte quatre mots de parité (p = Wn_3 q = Wn-2, r = Wn_l, s = Wn). Ces mots de parité sont formés au côté d'émission selon: p + q + r + s = W 3Tn3 p + Tn-2q + Tn-lr + Tns = -TiWi T2n-6 T2n-4q T2n-2 T2ns T2iw T P + T3n 6q + T3n3r + T3ns T3iW p + q + r +s ==a p + Tq + T2r + T3s = Ti-n+3W = b p+T2q + T4r + T6S T2(i-n+3)W. = W1: p + T3q + T6r + T9s = T3(i-n+3)W. = d n-4 oh> est On peut obtenir les mots de parité en résolvant ce groupe d'équations. Le calcul est défini dans GF(2m) et le résultat est le suivant: _ T6a + (T3+T +T5)b + (T+T2+T3)c + d 2) 3 (1+T) (1+T2) (1+T3) q T.5a + (T2+T3+T5)b + (1+T2 +T3)c + d T (.1+T) 4 34 r T a + (T+T3+T)b + (1+T+T3)c + d T3(1+T 4) T3a + (T+T2+T3)b + (1+T+T2)c + d In T3(1+T) (1+T2) (1+T3) JV, - 11 - p = [T 6 Wi + ( 1+T+T2).{> T Wi + T (in+3)+1w1+ + T3(i-n+3)W.(1+T)-l.(1+ T2).(1+T3)-l q =[TL W Wi + ( 1+T+T3)' g: Tn+ 5Wi + (1T 2T23). *)= iT( + T3(i+3)Wil T.(1+T i); r = [T4/- W + (1+T2+T3) E Tin+4-W. + (1+T+T3). - --T2(i-n+3)Wi +>- T3(i-n+3)W.] T-3.(1+T 4)-1; s = [T3>- Wi + (1+T+T2) > Ti n+4Wi +.= T2(i-n+3)Wi+ +2 T3(i-n+3)Wi3.T-3.(1+T)-l.(1+T 2)-.(1+T3)-1. On décrira ci-après une correction d'erreur pour le cas o les données comprenant les mots de parité- formés de la manière décrite plus haute sont transmises, puis à nouveau reçues. Dans ce cas, on admet que l'on n'utilise pas de grandeur indicatrice désignant une position d'erreur. (1) S'il n'y a pas d'erreur, S1 = S2 = S3 = S4 = O. (2) S'il existe une erreur de nt (une configuration d'erreur i' 2i est posée égale à ei), S1 = ei, S2 = T ei, S3 = T e et S4 = T 3iei. Les équatior suivantes sont ainsi établies: ' TinS1 =S2 T S2 S TI2 = 3 Ti3 4 A ce moment, le syndrome S1 est égal à la confi- guration d'erreur ei. (e) Dans le cas de 2 erreurs de mots (ei et ej): - 12 - S = ei + ej S2 = Tei + TJej S = T ei + T ej 3- T3i 3j S4 = T3 ei + T3 ej Les équations qui précèdent peuvent être modifiées de la manière suivante: - TJS + S2 = (T + Tj)ei TJS2 + S3 = T(Ti + Tj)ei Tis3 + S4 T2i(T + Ti)ei Cela étant, 2 erreurs de mots sont déterminées par détermination des équations suivantes. (TJs1 + S 2) 'is2 + S3 Ti(T+S2 +3) - TS3+ S4 Les configurations d'erreurs sont maintenant - 15 exprimées de la manière suivante: S + T-JS S + T- S ei - 2 ej = 2 1 + Ti-1J 1 + Ti -i (4) Dans le cas de 3 erreurs de mots (ei, ej et ek): r S = ei + ej + ek i i k- S2 = T ei + T ej + T ek S = T2iei + T2jej + T2kek S4 = T3iei + T3jej + T3kek Les équations qui précèdent peuvent être modifiées de la manière suivante: 11 k= k)e T Sl + S2 = (T + T)ei + (Tj + Tj)ej T S2+ S3 = T (T+ T)ei + TJ(Tj + T)ej TkS + S4 = T2i(Ti + Tk)ei + T2 (Tj + Tk) ej 2483 1 48 - 13 - Cela étant, trois erreurs de mots peuvent être détectées au moyen de l'équation suivante parce que les conditions S1 i 0, S2 0 O, S3 i O sont satisfaites: TJ(Tks i 1+s2) + (T S2+S3) = Ti(T S2+S3) + (Tks3+s4) Les configurations d'erreurs en question peuvent maintenant être exprimées de la manière suivante: S + (T-j + Tk).S +T k s3 ei = 2 (l+T-j) (l+T-k) S + (T-k + Ti) S2 + T-k-is3 -ej= l (1+T i) (l+TJ-k) S 1+ (T-i + TJ)S2 + T s3 ek = -- -(1+T i) (l+Tk-J) Comme déjà mentionné, toutes les erreurs à trois mots peuvent être corrigées sans utiliser l'information indicatrice. Si l'information indicatrice est utilisée de telle sorte que les positions des erreurs (i, j, k, 1) sont connues, il est possible de corriger également des erreurs à quatre mots. De plus, la capacité de correction d'erreurs peut encore 8tre améliorée davantage si l'on augmente le nombre de mots de parité k. On décrira ci-après un exemple de réalisation de l'invention avec référence aux dessins annexés, dans lesquels l'invention est appliquée à l'enregistrement et à la reproduction d'un signal PCM audio. La Fig. 1 illustre un codeur de correction dreurs qui est prévu dans le système d'enregistrement auquel un signal audio PCM est amené. Le signal audio PCM est fourni d'une manière telle que les signaux stéréo gauche et droit soient échantillonnés à une fréquence fs (par exemple de 44,1 kHz), chaque valeur échantil- lonnée étant convertie en un nombre de 16 bits en _ 14 _ notation avec complément à 2. Cela étant, le canal audio gauche fournit une série de données PCM de 16 bits (L0, L1, L2...) et le canal audio droit fournit une autre série de données PCM de 16 bits (R0, R1, R2...). Les données de PCM du canal audio gauche et droit sont chacune pour soi multiplexées mot pour mot au moyen d'un dispositif non représenté, c'està-dire cycliquement sur un nombre correspondant de six canaux de codage. De cette façon, des séquences - de séries de données PCM sont amenées au codeur de correction d'erreurs, au total sur 12 canaux. A un moment donné ou prédéterminé, par exemple douze nombres tels que L6n, R6n, L6n+l' R6n+ 1, L6n+2, R6n+2' L6n+3, R6n+3, L6n+4' R6n+4, L6n+5, R6n+5 sont fournis. Pour cet exemple, chaque nombre de 16 bits est subdivisé en huit bits plus significatifs et huit bits moins significatifs. Ces groupes de huit bits sont qualifiés ci-après de "mots". Par conséquent, les douze nombres sont traités dans 24 canaux parallèles. A présent, un nombre de 16 bits de la série de données PCM est indiqué par Wi, les huit bits supérieurs étant figurés par WiA et les huit bits inférieurs par Wi,B. Le nombre L6n, par exemple, est divisé en deux mots W12n A et W12n,B. Il faut noter également l'utilisa- tion précédente de n en tant que dimensiondesmatricesH. Les séries de données PCM de 24 canaux sont tout d'abord amenées à un dispositif imbricateur pair/impair 1. Si n = 0, 1, 2..., les mots L6n (c'est-à-dire 12m,Aet W12n,B) R6n (c'est-à-dire W12n+ 1,A et W12n+1, B), L6n+2 (cest-à-dire W12+4,A et W12n+4,B), R6n+2 (c'est-à-dire W12n+5,A et. W12n+5,B), L6n+4 (c'est-à-dire W12n+8,A et W12n+8,B) et R6n+4 (c'est-à- dire W 12n+9,A et W12n+9,B) forment les mots d'ordre pair, tandis que les autres mots sont ceux d'ordre - 15 - impair. La série de données PCM de mots d'ordre pair sont retardées d'un intervalle de mot au moyen des circuits de retardement ou lignes à retard 2A, 2B, 3A, 3B, 4A, 4B, 5A, 5B, 6A, 6B, 7A, 7B du dispositif imbricateur pair/impair 1. De plus, dans le dispositif imbricateur pair/impair 1 est effectuée une conversion telle que 12 séries de données formées de mots d'ordre pair occupent les canaux de transmission 1 à 12 inclus et que douze séries de données formées de mots d'ordre impairs occupent les canaux de transmission 13 à 24 inclus. Le dispositif imbricateur pair/impair 1 sert à éviter la situation dans laquelle plus de deux nombres consécutifs d'un canal audio (gauche ou droit) soient incorrects, de telle sorte que les erreurs ne puissent alors pas être rendues invisibles. Ceci peutsexpiquer de la manière suivante: trois nombres adjacents L_1, Li, Li+, sont considérés à titre d'exemple. Lorsque le nombre Li est erroné et ne peut pas être corrigé, le nombre L i1 et/ou Li+1 doivent être corrects. De cette façon, le nombre erroné Li peut être rendu invisible par son remplacement par le nombre directe- ment précédent Li 1 ou directement suivant Li+1 ou par la valeur moyenne de Li 1 et de Li+.1 Dans de nombreux cas, ceci donne une approximation acceptable de la valeur "vraie" de Li. Les lignes à retard 2A, 2B... 7A, 7B du dispositif imbricateur pair/impair 1 sont prévues pour des mots adjacents qui sont contenus dans des blocs de correction d'erreurs différents. La raison pour laquelle les canaux de transmission pour chacune des séries de données formées des mots d'ordre pair et des séries de données formées des mots d'ordre impair sont rassemblés réside dans le fait que lorsque les séries de données sont imbriquées l'une dans l'autre, la distance entre les positions - 6 - d'enregistrement des mots d'ordre pair et impair adjacents est choisie aussi grande que possible. Les séries de données PCM de 24 canaux apparais- sent sur la sortie du dispositif d'imbrication dans une première position de temps relative. Les mots qui sont retardés d'un intervalle de mot sont indi- qués par un index qui est abaissé de douze points à la sortie du dispositif d'imbrication 1. A partir des séries de données PCM correspondantes, quatre o10 premiers mots de parité Q12n' Q12n+1' Q12n+2' Q12n+3 sont chaque fois dérivés à partir d'un bloc de correction d'erreurs de mots de données. Ce bloc de correction d'erreurs comprend à cet effet les mots: (w12n-12,A; W12n-12B; W12n+1-12,A; W12n+1-12,B; W12n+ 4-12,A; W12n+4-12,B; W12n+5-12,A; W12n+5-12,B; W12n+8-12,A; W12n+8-12,B; W12n+9-12,A; W12n+9-12,B; W12n+2,A; W12n+2,B; W12n+3,A; W12n+3,B; W12n+6, A; W12n+6,B; W12n+7,A; W12n+7,B; W12n+10,A; W12n+10,B; 12n+11,A; W12n+11, B; Q12n; Q12n+1l Q12n+1; Q12n+3)' De cette façon, 24 mots de données de 8 bits chacun sont codés dans le premier codeur 8 pour obtenir quatre mots de parité. Par conséquent, les valeurs paramé- triques fixes du code ici utilisé sont n = 28, m = 8, k = 4. 24 séries de données PCM et quatre séries de mots de parité sont amenées à un deuxième dispositif d'imbri- cation 9. Dans ce dispositif d'imbrication 9, les positions des canaux de transmission sont modifiées d'une manière telle que les séries 'de mots de parité sont placées entre les séries de données PCM consti- tuées des mots d'ordre pair et impair et le processus de retardement est ensuite exécuté pour cette imbri- cation. Ce processus de retardement est tel que 27canaux de transmission, à l'exception du premier, sont retardés au moyen de lignes à retard de délais valant 1D, 2D, 3D, 4D,... 26D et 27D (oh D est une -17 - unité de retard). 28 séries de données apparaissent sur la sortie du dispositif imbricateur 9 dans une deuxième position de temps relative. Les mots de données sont obtenus un à un des séries de données en question. Ensuite, les mots sont amenés à un codeur 10 qui produit des deuxièmes mots de parité P12n' P12n+ 1' P12n+2 et P12n+3 Un bloc de correction d'erreurs comprenant les deuxièmes mots de parité, formé de 32 mots est indiqué ci-après. Il convient de noter qu'un retard de jD dans un canal de codage diminue la valeur de l'indice de W de 12.j.D: W12n-12,A; 12n-12(D+1),B; i12n+112(2D+1),AT W12n+1-12(3D+1),B; W12n+4-12(4D+1),A; W12n+4-12(5D+l),B; w12n+ 5-12(6D+1),A.. W12n+9-12(10D+1),A; W12n+9-12(11D+1),B! Q12n-12(12D); Q12n+ 1-12(13D); Q12n+2-12(14D)l2n+3-12(l5D); W12n--2-12(16D),.. 12n+11-12(26D); W12n+11-12(27D); P12n; P12n+1; P12n+2; P12n+3' Un dispositif d'imbrication 11 est également prévu et comporte des lignes à retard fournissant un retard d'un mot pour les canaux de transmissidn d'ordre pair de 32 séries de données, y compris les premiers et deuxièmes mots de parité, ainsi que des étages - 18- inverseurs 12, 13, 14 et 15 pour la deuxième série de mots de parité. Le dispositif d'imbrication 11 sert à éviter qu'un intervalle à concentration d'erreurs parvienne à dépasser, pendant la transmission, la limite entre des blocs adjacents et influence un si grand nombre de mots dans un bloc de correction d'eeurs que leur correction en devienne impossible. Les inver- seurs 12, 13, 14 et 15 servent à éviter un fonctionne- ment erroné tel que toutes les données dans un bloc soient rendues égales à "0" par une interruption pendant la transmission; ceci est maintenant détecté par le système de reproduction. Un intervalle de silence dans la reproduction audio, par contre, fournirait donc une deuxième série de mots de parité différents de 0 et peut ainsi être détectée. Les mots de code finalement produits sont cités dans la dernière colonne de la figure, avec y compris les retards respectifs subis. Le bloc de 24 mots de données PCM et de huit mots de parité finalement formé est sérialisé par un convertisseur parallèle/série non représenté. Un signal de synchronisation de 16 bits est ajouté au début de ce bloc pour former un bloc de transmission tel que représenté sur la Fig. 2 et le bloc ainsi formé est ensuite transmis. Sur la Fig. 2, pour plus ème de concision, un mot dérivé du i2 canal de trans- mission est représenté par Ui. Des exemples pratiques du système de transmission peuvent être un appareil d'enregistrement et de repro- duction magnétique, un appareil à disques rotatifs, etc.. Le codeur 8 concerne le code de correction d'erreurs dans lequel les valeurs des paramètres de code fixes sont m = 8, n = 28 et k = 4. Pour le codeur , les paramètres de code fixes correspondants ont les valeurs m = 8, n = 32 et k = 4. Le bloc complet de la Fig. 2 comprend doc: 32 X 8 + 16 = 272 bits. Dans le poste de décodage, l'en-tète avec la synchronisation est d'abord éliminée au moyen d'un dispositif non représenté. Les 32 mots de code C5 reproduits restants de chaque bloc de transmission sont fournis à l'entrée d'un décodeur de corrections d'erreurs tel que représenté sur la Fig. 3. A la suite du processus de reproduction, il est possible que les données reproduites contiennent une erreur. S'il n'y a pas d'erreur, les 32 mots fournis à l'entrée du décodeur sont identiques aux 32 mots qui sont apparus à la sortie du codeur de correction d'erreurs. Dans le décodeur de correction d'erreurs, le processus de désimbrication qui est complémentaire du processus -15 d'imbrication se produisant dansle codeur est exécuté pour rétablir l'ordre initial des données et le processus de correction d'erreurs est ensuite exécuté. En premier lieu, comme le montre la Fig. 3, un dispositif de désimbrication 16 est prévu et comporte des lignes à retard qui fournissent chacune un retard d'un mot pour les canaux de transmission d'ordre impair, de même que des étages inverseurs 17, 18, 19 et 20 pour la deuxième série de mots de parité. Les signaux de sortie du dispositif de désimbrication 16 et des étages inverseurs 17 à 20 inclus sont amenés à un premier décodeur 21. Dans ce décodeur 21, des syndromes Sil, S12' S13 et S14 sont produits à partir d'une matrice de détection de parité Hce sur 32 mots d'entrée v, comme indiqué sur la Fig. 4 et la dite correction d'erreur est ensuite effectuée sur base des syndromes. Sur la Fig. 4, X% est un élément de GF(2), à savoir une racine du polynôme primitif et irréductible de degré m F(x) = x8 + x4 + x3 + x + 1. 24 séries de données PCM et quatre séries de mots de parité sont dérivées du décodeur 21. A chaque mot de la série de données, une information indicatrice (au moins 1 bit) est ajoutée et indique s'il y a une erreur ou non. Le ou les bits indicateurs sont transportés de la même os manière que les autres bits de mots de données et de mots de parité. Les séries de données de sortie du décodeur 21 sont amenées à un dispositif de désimbrication 22 qui sert à neutraliser les effets du processus de retardement exécuté par le dispositif de désimbrica- tion 9 dans le codeur de correction des erreurs et dans lequel des lignes à retard présentant des périodes de retard différentes 27D, 26D, 25D,... 2D et 1D sont prévues pour les canaux de transmission 1 à 27 inclus. Le signal de sortie du dispositif de désimbrication 22 est fourni à un deuxième décodeur 23 dans lequel des syndromes S21, S22e S23 et S24 sont formés à partir d'une matrice de détection de parité Hc2 sur 28 mots d'entrée V selon la Fig. 5, après quoi la dite correction d'erreur est exécutée sur base des syn- dromes. L'information indicatrice qui se rapporte à un mot dont une erreur est corrigée est effacée dans le décodeur 23, mais l'information indicatrice qui se rapporte à un mot dont l'erreur ne peut pas être corrigée, n'est pas effacée par le décodeur 23. Les séries de données qui apparaissent sur la sortie du décodeur 23 sont fournies à un dispositif de désimbrication pair/impair 24 dans lequel les séries de données PCM formées des mots d'ordre pair et les séries de données PCM formées des mots d'ordre impair sont repositionnées, de telle sorte qu'elles se trouvent sur les canaux de transmission alterna- tifs et des lignes à retard présentant un retard d'un mot sont prévues pour les séries de données PCM formées des mots d'ordre impair. Les séries de données -21 - PCM sont obtenues sur la sortie du dispositif de désimbrication pair/impair 24 dans la position de temps correcte et dans l'ordre prédéterminé des canaux de transmission qui sont exactement pareils à ceux fournis à l'entrée du codeur de correction d'erreurs. Quoique ceci ne soit pas représenté sur la Fig. 3, un circuit de correction est prévu dans l'étage suivant du dispositif de désimbrication pair/ impair 24 pour effectuer une correction, par exemple une interpolation de la valeur moyenne, de sorte que l'erreur qui n'est pas corrigée par les décodeurs 21 et 23 devient sans importance. Dans le décodeur de correction d'erreurs repré- senté sur la Fig. 3, la correction d'erreur à l'aide des premiers mots de parité P12 ' P12n+1' P12n+2 et P12n3 et la correction d'erreur à l'aide des deuxièmes mots de parité Q12n' Q12n+l' Q12n+2 et Q12n+3 sont exécutées une fois. En exécutant les dites corrections d'erreurs plus de deux fois, on augmente les possibi- lités de correction d'erreurs et on diminue le nombre d'erreurs restant non corrigées. Dans la forme d'excutibon décrite, les intervalles de retard dans les canaux successifs dans le dispositif d'imbrication 9 différent chaque fois d'une valeur D, mais il est aussi possible d'utiliser une variation irrégulière du retard en lieu et place de la dite succession régulière. De même que les seconds mots de parité P. qui sont calculés par l'utilisation non seulement des données PCM, mais aussi des premiers mots de parité Qi' les premiers mots de parité Qi peuvent être déterminés aussi par les deuxièmes mots de parité Pi. Ceci peut être réalisé par renvoi des deuxièmes mots de parité à une entrée du codeur qui fournit les premiers mots de parité. Le code de correction d'erreurs décrit plus haut - 22 - permet de corriger, par exemple, jusqu'à deux erreurs de mot sans utiliser d'information indicatrice qui indique la position d'erreurs, et une concentration d'erreurs est dispersée par l'imbrication dans deux directions, de sorte que tant les erreurs statistiques que les concentrations d'erreurs peuvent être efficace- ment corrigées. De plus, à mesure que le nombre de mots erronés pouvant être corrigés augmente, l'algorithme de déco- dage devient plus compliqué. Lorsqu'une seule erreur de mot doit pouvoir être corrigée, une construction très simple du décodeur suffit. Il est clair qu'il est possible de construire des décodeurs de correction d'erreurs à capacité de correction de plus en plus grande. Le dispositif et le procédé précités peuvent être modifiés de diverses manières pour offrir des avantages spécifiques: a) Sur la Fig. 1, les mots de parité Q(12n), Q(12n+1), q(12n+2), Q(12n+3) peuvent être inversés de la même manière que les mots de parité P(12n) à P(12n+3) inclus; cependant, le codeur 10. recevrait encore toujours les mots de parité non inversés Q(12n)-à Q(12n+3) inclus. D'une manière analogue, le décodeur de la Fig. 3 recevrait les mots de parité inversés Q12n-12(12D) ' Q12n+3-12(15D+1)' Ces mots devraient être à nouveau inversés avant de parvenir dans le décodeur 21. b) Sur la Fig. 4, la deuxième rangée peut être modifiée de ( oL32, Oc31,.. . 3, 2 1) en 00t1 O,.Oc2 OC1, 1). Sur la Fig. 5, la deuxième rangée peut être modifiée de la même manière de ( 28 *27, 3, 02, o8) en (3 27 026 de ( O(L en ( UUoL, cc D0,, 1, 1). De plus, sur les deux Fig. 4 et 5, le côté avant et le côté arrière de la matrice en peuvent être inversés. La deuxième rangée jusqu'à la quatrième rangée incluse débute alors par des puissances faibles de O et se termine par des puissances élevées de 0. c) Le dispositif et le procédé peuvent avantageuse- ment être utilisés dans une installation de haute fidélité. Le codage est exécuté en premier lieu. Les données peuvent être stockées sur un disque audio, une bande audio, ou un élément analogue. Les données peuvent aussi être transmises par l'intermédiaire d'un iO canal de communication ou être émises. A une extrémité de réception, le procédé et l'appareil de décodage sont mis en oeuvre et des erreurs éventuelles peuvent être corrigées. Finalement, une amplification et une reproduction haute fidélité sont réalisées. Les Fig. 6 et 7 illustrent un schéma synoptique d'un deuxième codeur et d'un deuxième décodeur. La différence principale entre la Fig. 1 et la Fig. 6 réside dans le dispositif d'imbrication 30 qui présente maintenant des retards de deux intervalles de mots, comme indiqué par les chiffres "2". De plus, la transposition cyclique des canaux de codage est différente. A l'extrémité d'entrée, deux canaux sont chaque fois repositionnés ensemble, tandis qu'àprès huit canaux, un cycle suivant débute. De cette façon, trois cycles-de huit canaux sont prévus. A l'extrémité de sortie, un nouveau cycle débute après 6 canaux. De cette façon, quatre cycles de 6 canaux chacun sont présents. Une deuxième différence se rapporte au codeur 32 qui est situé à mi-distance 3C entre les deux groupes de canaux de code. De cette façon, le nombre de croisements est diminué: l'élément 34 ne comprend maintenant que des éléments de retardement. D6 est, par exemple, égal à 6 inter- valles de mots. Contrairement à ce qui se passe sur la Fig. 1, l'élément de retardement 38 introduit du 24 _ retard dans les canaux impairs. Finalement, tous les mots de parité sont inversés. La Fig. 7 résulte à nouveau directement de l'agencement représenté sur la Fig.6. * Les Fig. 8, 9 illustrent un schéma synoptique d'un troisième codeur et d'un troisième décodeur. La Fig. 8 est identique à la Fig. 6, à l'exception du dispositif d'imbrication 40X Dans ce cas, les six premiers canaux sont retardés de deux intervalles _0 de mots et le troisième groupe de six canaux est aussi retardé de deux intervalles de mots. Les autres canaux de codage ne sont pas retardés dans le dispo- sitif d'imbrication 40. De plus, la transposition des canaux de codage est différente. A l'extrémité d'entrée, deux canaux sont chaque fois repositionnés ensemble, tandis que le cycle suivant ne débute qu'après douze canaux de codage. Deux cycles de douze canaux sont donc présents. A l'extrémité de sortie, un nouveau cycle débute 2C après 4 canaux. 6 cycles de 4 canaux chacun sont donc présents. L'agencement de la Fig. 9 résulte à nouveau directement de celui de la Fig. 8. Les Fig. 10, 11 illustrent un schéma synoptique d'un quatrième codeur et d'un quatrième décodeur. La Fig. 10 est identique à la Fig. 8, à l'exception du dispositif d'imbrication 42. Les canaux de codage sont divisés en trois groupes. Les canaux de codage du premier groupe ne sont pas retardés dans le dispo- sitif d'imbrication 42. Les canaux du deuxième groupe comprennent un élément de retardement pour un inter- valle de mot. Les canaux de codage du troisième groupe comprennent un élément de retardement pour deux inter- valles de mots. Aucun repositionnement des canaux n'a lieu. L'agencement de la Fig. 11 résulte directement ->5 de celui de la Fig.10. - 25 - Par conséquent, pour le passage entre les Fig. 7, 9, 11 ou 6, 8, 10 il suffit de modifier une partie de l'agencement. Les Fig. 6, 7 illustrent un agencement qui convient surtout pour deux canaux audio o5 (utilisation stéréophonique), les Fig. 8, 9 illustrent un agencement qui convient surtout pour trois canaux audio, les Fig. 10, 11 illustrent un agencement qui convient surtout pour quatre canaux audio (quadri- phonie). Dans chacun de ces cas, des signaux audio îo qui ne peuvent pas 8tre rétablis peuvent 8tre remplacés d'une manière attrayante par interpolation entre des sLgnaux audio corrects. - 26 - REVENDICATIONS: 1. Procédé avec correction des erreurs pour la transmission de données, suivant lequel& a) on reçoit un flux de données en recevant chaque fois un mot de données d'une série de mots de données sur chaque canal d'un premier nombre de canaux parallèles dans une première position de temps relative (1); b) on amène un mot de chaque canal du dit premier iO nombre de canaux parallèles à un premier codeur de correction d'erreurs en vue de former une première série de mots de parité (8); c) on retarde la dite première série de mots de parité et les mots de la dite première série de mots de données, après application au dit premier codeur de correction d'erreurs, de temps de retard différents les uns des autres en vue d'amener ces mots dans une deuxième position de temps relative (9); d) on fournit un-mot de chaque canal du dit premier nombre de canaux et de la dite première série de mots de parité dans la dite deuxième position de temps relative à un deuxième codeur de correction d'erreurs en vue de former une deuxième série de mots de parité (10); e) on transmet chaque fois un mot de données de chaque canal d'un certain nombre de canaux de sortie qui est égal au dit premier nombre ainsi qu'une première série de mots de parité et une deuxième série de mots de parité de chaque canal de sortie d'un deuxième nombre de canaux de sortie (11); f) on produit une série de k mots de parité sur la base de la matrice de détection de parité H suivante, et, dans ce cas, dans le premier et le deuxième codeur de correction, chaque mot est formé de m bits et une série de mots de parité formés dans un codeur le bloc de correction d'erreurs jusqu'à un n mots, oh n à-- 1 - n-2 2(n-2) Oi - Ocn-1 2(n-1 1 1 1 i1 1 cd 2 1 k-1 (k-1)2 (k-1)(n-2) (kl)(r oh L est une racine (13) qui satisfait à F(x) = 0, F(x) est un polyn6me primitif et irréductible du degré m dans un corps de Galois GF(2). 2. Procédé suivant la revendication i, caractérisé en ce que la dite deuxième série de mots de parité est inversée (12, 13, 14, 15) avant la transmission. 3. Procédé suivant la revendication 1, caractérisé en ce que la dite première série de mots est inversée après application au dit deuxième codeur de correction d'erreurs, mais avant la transmission. 4. Procédé suivant la revendication 1, caractérisé en ce que, pendant l'étape c), un premier groupe de 3 la dite série de mots de données a des temps de retard qui sont situés dans un premier ensemble de valeurs de temps de retard, la dite première série de mots de parité a des temps de retard qui sont situés dans un deuxième ensemble de valeurs de temps de retard, complète total de _1 _2 C5 OL2 L4_ ik-1 IC. ou 1-i)J OL(k- 1) 2 0"-1)(n-1) _ 28 - et les autres mots, dont le nombre est égal au dit premier groupe de la dite série de mots de données, ont des temps de retard qui sont situés dans unt-roxisime ensemble de valeurs de temps de retard, chaque élément du dit troisième ensemble ayant une valeur qui est supérieure à celle de chaque élément du dit deuxième ensemble et chaque élément du dit deuxième ensemble ayant une valeur qui est supérieure à celle de chaque élément du dit premier ensemble. Ait 5. Procédé suivant la revendication 1, caractérisé en ce qu'après le réception, mais avant l'application au dit premier codeur de correction d'erreurs, un retard relatif d'un intervalle de mot est introduit entre des mots pairs de la dite série de mots de données et des mots impairs de la dite série de mots de données (2A à 7B inclus). 6. Procédé suivant la revendication 1, caractérisé en ce qu'avant la transmission par l'intermédiaire du dit premier et du dit deuxième nombre de canaux 2j de sortie, un retard relatif d'un intervalle de mot est introduit entre les données sur les canaux pairs (2, 4,...) de ces canaux de sortie et les canaux impairs (1, 3,...) de ces canaux de sortie (11). 7. Procédé suivant la revendication 5, caractérisé en ce qu'après la réception, mais avant l'application au dit premier codeur de correction d'erreurs, un retard relatif au moins égal à un intervalle de mot est introduit entre les mots qui font partie du dit premier groupe et les dits autres mots. 3C0 8. Dispositif pour l'exécution d'un procédé avec correction d'erreurs pour la transmission de données suivant l'une quelconque des revendications 1 à 6 incluse, caractérisé en ce qu'il comporte: des premiers moyens pour la réception d'un signal audio et pour la dérivation, à partir de ce signal, d'une _ 29 - série d'échantillons numérisés impairs et pairs; des seconds moyens pour diviser chaque échantillon numérisé pair en deux mots de données pairs et chaque échantillon numérisé impair en deux mots de données impairs, et des troisièmes moyens pour présenter les dits mots de données impairs et pairs au dit premier nombre de canaux parallèles. 9. Dispositif suivant la revendication 8, carac- térisé en ce que les dits premiers moyens conviennent pour le traitement d'un signal audio stéréo et pour la production, pour chaque signal mono du signal stéréo, la ditesuccession d'échantillons numérisés impairs et pairs. 10. Porteur d'informations produit au moyen d'un procédé suivant l'une quelconque des revendications 1 à 7 incluse, pourvu d'une série de blocs, caracté- risé en ce que chaque bloc comprend: un troisième nombre de mots qui est égal à la moitié du dit premier nombre de mots et qui est dérivé de mots de données pairs de la dite série de mots de données, un quatrième nombre de mots qui est dérivé de la dite première série de mots de parité, un autre troisième nombre de mots qui est dérivé de mots de données impairs de la dite série de mots de données, et un autre quatrième nombre de mots qui est dérivé de la dite deuxième série de mots de parité. 11. Porteur d'information suivant la revendication , caractérisé en ce que chaque bloc comporte aussi une entête de synchronisation. 12. Décodeur à utiliser dans un procédé avec correc- tion d'erreurs pour la transmission de données suivant l'une quelconque des revendications 1 à 7 incluse, caractérisé en ce qu'il comprend: a) des moyens d'entrée pour recevoir chaque fois, - 30 - sur un nombre de canaux de réception égal au dit premier nombre, une série de mots de données et, parallêlèment, sur un nombre de canaux de réception qui est égal au dit deuxième nombre, une première C5 série de mots de parité et une deuxième série de mots de parité; b) un premier décodeur pour reproduire chaque fois, sous la commande de la dite deuxième série de mots de parité, un premier nombre de mots de'données et une première série de mots de parité au moyen d'un premier syndrome qui y est formé; c) des moyens de retardement pour repositionner, dans le temps, les dits mots de données et la première série de mots de parité au moyen de temps de retard différents entre eux; d) un deuxième décodeur pour reproduire, sous la commande de la dite première série de mots de parité, chaque fois un premier nombre de mots de données au moyen d'un deuxième syndrome qui y est produit; e) des moyens de sortie pour fournir chaque fois sur un nombre de canaux de sortie qui est égal au dit premier nombre, un mot de données d'une série de mots de données, une série de mots de données repré- sentant alors un flux de données. 13. Décodeur suivant la revendication 10, en parti- culier pour un procédé suivant la revendication 2 ou 3, caractérisé en ce que les dits moyens d'entrée compren- nent des moyens de réinversion qui réagissent à la réception de mots de parité inversés. 14. Décodeur suivant la revendication 10, en parti- culier pour un procédé suivant la revendication 6, caractérisé en ce que les dits moyens d'entrée comprennent des seconds moyens de retardement en vue de compenser le retard relatif qui se présente entre des canaux de données pairs et impairs. - 31 - 15. Décodeur suivant la revendication 12, en parti- culier pour un procédé suivant la revendication 5, caractérisé en ce que les dits moyens de sortie comprennent des troisièmes moyens de retardement en vue de compenser le retard relatif qui se présente entre des mots de données pairs et des mots de données impairs. 16. Dispositif équipé d'un décodeur suivant l'une quelconque des revendications 12 à 15, caractérisé en ce qu'il comporte, en outre: des quatrièmes moyens pour la réception d'un flux de données série et pour la formation à partir de ce flux, de données parallèles pour chacun des canaux correspondants des dits moyens d'entrée; un reconvertis- seur parallèle/série pour sérialiser les mots de données fournis par les dits canaux de sortie et un convertisseur numérique/analogiquepour en dériver un signal audio continu.