FR 2485850 A1 19811231 FR 8112550 A 19810625 La présente invention se rapporte à des systèmes de réglage automatique de gain (AGC) pour télévision et plus particulièrement à un système AGC qui produit des signaux de réglage de gain o le bruit est filtré et qui ont des polarités complémentaires. Le gain des amplificateurs à fréquence intermédiaire dans les téléviseurs est traditionnellement réglé afin qu'un signal à fréquence intermédiaire à un niveau sensible- ment constant soit appliqué au détecteur vidéo. Certains amplificateurs à fréquence intermédiaire tels que ceux décrits dans le brevet U*S. No. 3 641 450 ou dans la demande de brevet U.S. No. 163 143 intitulée "TELEVISION INTERMEDIATE FREQUENCY AMPLIFIER" déposée le 26 Juin 1980, nécessitent des signaux de réglJe de gain qui varient dans un sens opposé pour le même sens de réglage de gain (c'est- à-dire gain croissant ou décroissant). Cela est dû à l'utilisation de techniques différentes de rêg1ge de gain dans les différents étages -de l'amplificateur à fréquence intermédiaire. Par exemple, les deux premiers étages du système décrit dans la demande ci-dessus mentionnée nécessitent un courant croissant de réglage de gain pour réduire le gain de ces étages. Le troisième étage nécessite un courant décroissant de réglage de gain pour réduire son gain. Selon les principes de la présente invention, on prévoit un système AGC qui produit des signaux de réglage de gain qui sont retardés de façon réglable et dans un sens opposé pour une configuration d'amplificateur à fréquence intermédiaire comme ceux décrits dans le brevet et la demande ci-dessus mentionnés. Il est souhaitable pour un système AGC d'introduire aussi peu de bruit que possible dans le système amplifica- teur à fréquence intermédiaire qu'il règle. Si le système AGC introduit des composantes de bruit à des fréquences vidéo dans les amplificateurs, ce bruit peut ttre amplifié et appliqué au détecteur vidéo, ou il est détecté en mame temps que l'information vidéo souhaitée. Une contamination par le bruit dans l'amplificateur à fréquence intermédiaire est particulièrement importante si les amplificateurs fonctionnent dans une condition de faible gain (signal 1rt), quand la performance de bruit de l'amplificateur à fréquence intermédiaire domine la performance de bruit du tuner et détermine efficacement la performance signal/ bruit dans la section tuner et à fréquence intermédiaire du téléviseur. Il est alors souhaitable d'éliminer autant de générateurs de bruit que possible du système à fréquence intermédiaire quand il fonctionne dans des conditions de gain faible à fréquence intermédiaire. Dans certains systèmes AGC et amplificateurs à fréquence intermédiaire selon l'art antérieur tels que celui utilisé dans le circuit intégré TDA2540 IF., des signaux de réglage de gain sont produits en divers points d'un diviseur de tension. Trois signaux de réglage de gain sont alors appliqués à trois amplificateurs à fréquence intermédiaire utilisés dans le système. Comme la perfor- mance de bruit est la plus critique au premier étage (parce que le bruit dans cet étage sera subséquemment amplifié par les deux étages suivants), le point de prise pour les signaux de réglage de gain pour le premier étage est by-passé par un condensateur. Cependant, le signal au point de prise est un signal à un relativement faible niveau, et doit alors ttre amplifié avant d'être appliqué au premier amplificateur à fréquence intermédiaire. Au transistor amplificateur AGC qui accomplit cette fonction sont associés des composantes résistives qui servent de géné- rateurs de bruit dans le système. Le bruit produit par l'une de ces résistances est amplifié par le transistor amplificateur AGC, est combiné avec les composantes de bruit développées par une autre résistance et est ensuite injecté dans le premier amplificateur à fréquence intermédiaire. Des générateurs semblables de bruit sont également présents dans les second et troisième amplificateurs à fréquence intermédiaire du système TDA2540. Il est par conséquent souhaitable, dans un système à fréquence inter- médiaire tel que TDA2540, d'éliminer de telles composantes résistives gênératrices de bruit, ainsi que les dispositifs amplificateurs servant à amplifier le bruit dans le systẻ AGO. Selon un autre aspect de l'invention, le syst&èEe AGC produit un signal de réglage à un faut niveau et do-t le bruit est filtré pour le premier amplificateur à fréquence intermédiaire d'une série en cascade d'aalifi cateurs à fréquence intermédiaire. Le signal de réglage à tu haut niveau est produit à un point de faible impé- dance, et ne nécessite pas de plus ample amplification avant d' être appliqué au premier amplificateur à fréquence intermédiaire. Dans un mode de réalisation préféré de l'invention, seule une résistance de faible valeur est incorporée dans le traJet de signaux entre le point de faible impédance et le premier amplificateur à fréquence intermédiaire, qui n'introduit qu'une quantité insignifiante de bruit dans l'amplificateur. L'invention sera mieux comprise et d'autres buts, caractéristiques, détails et avantages de cellelci apparaitront plus clairement au cours de la description explicative qui va suivre faite en référence aux dessins s chématiques annexés donnés uniquement à titre d.exemple illustrant un mode de réalisation de l'invention et dans lesquels: - la figure 1 montre sous forme schématique et sous forme de schéma bloc un amplificateur à fréquence inter- médiaire à trois étages pouvant être utilisé avec le système AGC selon l'invention; et - la figure 2 montre sous forme schématique et sous forme de bloc un système AGC construit selon les principes de l ' invention. En se référant à la figure 1, trois étages amplifica: teurs différentls à fréquence intermédiaire 1, 100 et 200 sont reliés en cascade, avec un trajet de contreréactîon 300 relié entre les troisième et premier étages 200 et 1o Le gair des trois étages est réglé par des courants appliqués par un système AGC 40, et les tensions de polarisation du système sont appliquées par une alimentation 70. Le fonctionnement du système aEiUfctur à fr&pmeno inter- médiaire de la figure 1 est décrit en détail dans la demande de brevet U. S. No. 163 143 ci-dessus mentionnée. En bref, les premier et second étages 1 et 100 comprennent chacun des dispositifs à impédance variable 14, 16 et 114, 116, respectivement, dont les impédances varient pour régler les gains des étages. Les dispositifs à impédance variable sont reliés en tant que- charges de collecteur pour des transistors amplificateurs respectifs-10, 12 et , 112. Dans une condition de gain élevé, le système AGC 40 n'applique pas de courant de réglage de gain aux dispositifs à impédance variable. Le gain des amplificateurs est réduit par application du courant de réglage de gain aux dispositifs à impédance variable par une borne 42 et des résistances 22 et 122, lesquelles résistances produisent un partage égal du courant de réglage de gain. Tandis que l'écoulement du courant de réglage de gain est accru, les impédances des dispositifs à charges de collecteur couplées diminuent, décalant ainsi les lignes de charge des étages amplificateurs vers une condition de gain plus faible. Dans le troisième étage amplificateur 200, des dispositifs à impédance variable 214 et 216 sont reliés en tant que résistancesd'émetteur pour régler la ccntre- réaction d'émetteur des transistors amplificateurs 210 et 212. Dans des conditions de gain maximum, une quantité sensible de courant est appliquée aux dispositifs par 1 e système AGC 40 au moyen de la borne 44 et de la résistance 222. Le gain de l'amplificateur est réduit en diminuant le courant de réglage de gain appliqué aucdispositifs à impédance variable, ce qui augmente leur impédance et par conséquent la contre-réaction d'émetteur dans le troisième étage amplificateur. Comme cela est expliqué dans la demande ci-dessus mentionnée, dans le m ode de réalisation préféré de l'agencement de la figure 1, le gain du troisième étage amplificateur est d'abord réduit en réponse à l'augmentation de la force du signal à fréquence intermédia ire afin que 1' écoulement de courant vers les dispositifs à impédance variable 214 et 216 du troisième étage atteigne zéro, afin de couper ainsi les dispositifs, avant que les premier et second étages amplificateurs n'ai traversé tout leur gamme de réduction de gain. Cela empêche l'introduction d'une distorsion par intermodulation dans le signal à fréquence intermédiaire amplifiée pendant un fonctionnement à signal fort (gain minimuW, laquelle distorsion pourrait autrement résulter du réglage du gain du troisième étage pendant des conditions de signal fort. La figure 2 montre en plus de détail le système AGC de la figure 1. IUn détecteur vidéo 400 produit un signal vidéo détecté, qui est appliqué à un détecteur AGC 402, Le détecteur 402 produit une tension de sortie à une borne 46 qui varie avec la force du signal à fréquence intermédiaire0 La tension de sortie AGC est stockée dans un c dueisato de filtrage AGC 404, qui est relié entre la borne 46 et un point de potentiel de référence (masse). La tension de sortie au condensateur 404 variera typiquement entre un niveau haut pour cs s Ig& à fréquence intermédiaire faibles et un niveau bas pour des signaux à fréquence intermédiaire forts. Une gamme typique de la tension de sortie AGC dans le mode de réalisation de la figure 2 est de 5 à 11 volts. La borne 46 est reliée à la base d'un transistor 406. L'émetteur du transistor 406 est relié à l'entrée d'un système 500 de réglage automatique de gain d'un tuner, et il est relié à une source de potentiel d'alimentation (B+) par des résistances en série 408 et 410. Le collecteur du transistor 406 est relié à la masse par des résistances en série 412 et 414. Tandis que la tension de sortie AGC à la borne 46 diminue en réponse au niveau croissant du signal à fréquence intermédiaire, le transistor 406 devient de plus en plus conducteur, et le courant dans les résis- tances en série augmente. La combinaison en série d'une diode 416 polarisée en direct et d'une résistance 418 est reliée en parallèle avec la résistance 414. La jonction des résistances 412 et 414 et de l'anode de la diode 416 est également reliée à la base d'un transistor 420. L'émetteur du transistor 420 est relié à la masse, et son collecteur est relié à la base d'un transistor 428 et au collecteur d'un transistor 424 par une résistance 422. Le collecteur du transistor 428 est relié à la masse et son émetteur est directement relié à la base du transistor 424, et à la base d'un transistor 430, et il est relié à l'alimentation B+ par une résistance 426. Les émetteurs des transistors 424 et 430 sont reliés à l'alimentation B+. Les transistors 424, 428 et 430 sont reliés en configuration de miroir de courant. Le collecteur du transistor 430 est relié à la base d'un transistor 434 et au collecteur d'un transistor 432. Le collecteur du transistor 434 est-relié à l'alimentation B+ et son émetteur est relié à la base du transistor 432, à la base d'un transistor 436 et par une résistance 444, à la base d'un transistor 450 et à l'anode d'une diode 446. Le collecteur du transistor 436 est relié à l'alimentation B+ et son émetteur est relié à l'émetteur du transistor 432 et au collecteur d'un transistor 440. Les transistors 434, 432 et 436 sont par conséquent reliés en configuration de miroir de courant. Une borne 48 est reliée à l'émetteur du transistor 450, à la cathode de la diode 446, et à la base d'un transistor 438. Le collecteur du transistor 438 est relié à l'alimentation B+ et son émetteur est relié à la masse par une résistance 442 et à la base du transistor 440. Le collecteur du transistor 450 est relié à la jonction des résistances 408 et 410. Un condensateur 468 est relié entre la borne 48 et la masse. Un diviseur de tension comprenant des résistances en série 464 et 466 est relié entre l'alimentation B+ et la masse, Une résistance 462 est reliée entre la borne 48 et la jonction des résistances 464 et 466. L'émetteur du transistor 440 est relié à une borne 42 d'o le courant de réglage de gain est appliqué auKpremier et second étages amplificateurs à fréquence intermédiaire 1 et 100 de la figure 1. Un signal de réglage de gain pour le troisibme etage amplificaten à fréquence întermédiaire 200 de la figure 1 est développé au collecteur du transistor 406 de la figure 2. Le collecteur du transisstor 406 est relié à la base d'un transistor 476 par %me résistance 480o L'émetteur du transistor 476 est relié à la masse par une résistance 478 et son collecteur est relié & la base d'un transistor 470 par une résistance 474e- Une résistance 472 est reliée entre une borne 72 de lValimentation en courant (représent sur la figure 1) et la base du transistor 470. Le collecteur du transistor 470 est relié à làalimen tation B+ et son émetteur applique un courant de r6glage de gain au troisième étage 200 par la borne 44, coe on peut le voir sur la figure 1. On supposera, pour expliquer l'agencement de la figure 2,que le détecteur AGC répond a un signal à fréquence intermédiaire qui est croissant à partir d'm niveau de signal faible à un niveau de signal fort0 Le fonctionnement du mode de réalisation de la figure 2 peut être compris par suite de l'explication de la réponse du circuit à ce signal àifréquence intermédiaire croissant. Tandis que le niveau du signal vidéo augmente, la tension de sortie AGC à la borne 46 augmente, et le transis- tor 406 est de plus en plus conducteuro L'écoulement de courant dans les résistances en série 4109 408 et 4129 414 augmente et la diode 416 devient conductrice6 La résistance 418 produit une mise en forme des courbes de réponse AGC, ainsi le systme AGO réondrapidement qGd la diode 416 est mise en circuit ou est rendue conductice et avec une vitesse de plus en plus importante tandis que la diode 416 est de plus en plus conductriceo Le courant conduit par la diode 416 et la résistance 418 force.le transistor 420 à ttre de plus en plus conducteur appliquant du courant au miroir de courant comprenant les transistors 424, 428 et 430, La résistance 422, qui est reliée dans le trajet de courant au miroir de courant, est une résistance d'arrtt qui limite la quantité maximum de courant pouvant être conduit par le transistor 420 et le miroir de courant. Le courant conduit vers les transis-tors 424 et 428 du miroir de courant par la résistance 422 est reproduit par le miroir de courant en tant que courant de collecteur du transistor 430. Le miroir de courant n'utilise pas de résistances de limitation de courant dans les trajets d'émetteur des transistors 404 et 430 parce qu'il faut t0 une large gamme dynamique pour le courant AGC conduit par le miroir. L'utilisation de résistances d'émetteur forcerait la gamme de tension du miroir de courant à ttre limitée à l'extrémité supérieure, provoquant une limitation corres- pondante de la gamme dynamique de courant du miroir. En laissant les résistances d'émetteur et en utilisant la résistance d'arrêt 422 pour empêcher une conduction exces- sive de courant par le miroir deoourant, celui-ci peut suivre le signal du courant reçu sur toute sa gamme dynamique. Des transistors du type PNP sont utilisés pour les transistors 424, 428 et 430 du miroir de courant, dans le mode de réalisation de la figure 2. Quand le système AGC de la figure 2 est construit sous forme de circuit intégré, la capacité de traitement de courant du miroir de courant est réglée par la dimension cÈs dispositifs PNP. Si ces transistor deyint avoir la même capacité de traitement de courant que les transistors du type NPN dans le système, il devidut nécessairement ttre bien plus grandsque les transistors du type NPN et occuper de plus grandes surfaces de la pastille de circuit intégré. En conséquence, dans un mode de réalisation préféré 'du circuit AGC de la figure 2, les transistors 424, 428 et 430 du type PNP sont construits sous forme de dispositifs petits et à relativement faible courant, et ils fonctionnent dans les gammes optimales des caractéristiques des dispositifs. Le courant à un faible niveau au collecteur du transistor 430 est amplifié par un second miroir de courant, comprenant les transistors 432, 434, 436. Dans le mode de réalisation révélé sur la figure 2, m peut voir que ces transistors sont des transistors du type NPN qui, sur un circuit intégré, ont des capacités supérieures de traitement de courant à des transis tors de type PNP d'une dimc asion équivalente. De plus, la surface d'émetteur du transistor 436 est trois fois égale à celle du transistor 432, forçant le transistor 436 à 'être conducteur de trois fois le courant de transistor 432 pour le mime signal d!,e de base. Cela signifie, par exemple, que le transistor 430 pourrait Etre conducteur d'un milliampère de courant, ce qui donnerait sensiblement un courant d'émetteur de 1 milliampère dans le transistor 432. Cependant, le transistor 436 serait conducteur de trois fois ce courant, ou 3 milliampères de courant d'émetteur. En reliant les deux émetteurs ensemble, un courant total de 4 milliampères pourrait ttre conduit vers le transistor 440 dans ces conditions. Le second miroir de courant est également relié à la base du transistor 450 par la résistance 444. Un niveau connu de tension est établi à la base de ce transistor en vertu de l'interconnexion de la diode 446, des transis- tors 438 et 440 et des composants des premier et second amplificateurs à fréquence intermédiaire reliés à la borne 42. La polarisation en courant continu du transistor 450 peut ttre choisie en choisissant des valeursappropriées pour les résistances 462, 464 et 466 de diviseur de tension pour déterminer le courant conduitpEara résistance 444 à la base du transistor. En déterminant la conductivité collecteur-émetteur du transistor 450 de cette façon, on peut déterminer la tension retardée à laquelle commencera le réglage automatique de gain de tuner. Le collecteur du transistor 450 est relié à la jonction des résistances 408 et 410. Si letransistor 450 est polarisé en courant continu pour ttre conducteur d'une plus grande quantité de courant, par exemple, il provoque une chute de tension accrue dans la résistance 410. Cela force la tension à l'émetteur du transistor 406 et à l'entrée du système AGC de tuner 500 à ttre initialement plus faible que ce qui serait autrement le cas, faisant ainsi avancer le temps o le réglage AGC du tuner commencera dans le processus de réduction du gain. De mime, si le transistor 450 est polarisé pour une conduction diminuéela chute de tension dans la résistance 410 est plus faible. Le niveau de ten- sion à l'entrée du système 500 est alors initialement supérieur, ce qui retarde le temps auquel commence le réglage automatique de gain du tuner. Quand le système-AGC de la figure 2 est construit sous forme de circuit intégré, la borne 48 peut former une borne du circuit intégré, permettant aux résistances 462, 464 et 466 d'être choisies par l'utilisateur du système et reliées extérieurement au drcuit intégré. Dans un mode de réalisation préféré de l'agencement des figures 1 et 2, les amplificateurs à fréquence inter- médiaire continueront à avoir leurgain réduit tandis que se produira la réduction du gain du tuner. Cependant, le système 500 est conçu pour traverser toute sa gamme de réduction de gain sur un faible changement de la tension d'émetteur du transistor 406. Le gain du tuner sera totale- ment réduit à une allure relativement rapide en comparaison avec l'amplificateur à fréquence intermédiaire. Typiquement, le gain des amplificateurs à fréquence intermédiaire ne sera réduit que d'environ 4 db tandis que le tuner traversera toute sa gamme de réduction de gain. Le courant produit par les émetteurs des transistors 432 et 436 est l'écoulement régulé de courant de réglage de gain pour les premier et second étages amplificateurs 1 et 100 de la figure % Le courant de réglage de gain peut ttre contaminé par un bruit à la fréquence du signal vidéo sur bande de base, pouvant se propager à travers le système à fréquence intermédiaire et apparaître dans le signal détecté sur bande de base. Cependantles composantes de bruit sont retirées du signal de réglage de gain juste avant la borne 42, point auquel ce signal est appliqué aux amplificateurs à fréquence intermédiaire. Le courant de réee de gain à. la sortie des transistors 432 et 436 est appliqué au collecteur du trasis- tor 44O0 Le collecteur du 'transistor;-40 est relié sa base par le traJet qui comprend le second iroir de courant 432, 434 et 436,!a rsistance 4.449 la diode 446 et le transisstor, 38. Le transilstor 440 est ainsi relié pour Ài fnotion er quelue peu à la façon dune diode9 car tout courant aî)lica.é a&u collecteur de ce transistor apparaetra sous forBe d'un écouleerlit de courant d'téetteur. Come le second miroir de oourant applique simltméent du courant a.u collecteur et à la base du transistor 440, ce second miroir applique un courant de base au transistor 440, d'une grandeur suffisante pour forcer le transistor à Otre conducteur de tout courant que le second miîroir de courant applique à son collecteur, U'J condensateur de filtrage 468 est relié à la base du transistor 440 par le transistor 438 Le transistor 438 est roelié en configuration d'léaetteur suiveur de faible impédance, aiisi le condensateur 468 est efficaceaent relié directement à la base du transistor 440.o De plus, le transis- tor 438 produit une transformation d'iàpédance entre les éléments du circuit reliés à la borne 48 et la base du transistor 4400 Cette transforaation dimpédance paret l uLtilisation d'un condensateur peu cotiteux à la borne 43 qui a ane valeur relativement faible de composant o La resistance 444, qui fait partie du couplage collecteurnbase du transistor 440, coope egalement avec le condensateur 468 pour foimer un fîltre passe-bas pour le fliltrage du bruit. Le signal d'attaque de base du 3 0 sRransistor 440 est ainsi filtré pao-r retirer leas composantes de bruit la fréquence vidéoo Comme la tensio-n à 1 Ié et= teur du transistor 4l-0 - suivra la tension à la base du transistor par le fonctionneQent du transistor en émetteur suivetir, le courant de réglage de gain appliqué a la borne 4-2 sera flt'edu bruit à la fréquenoe video Le signal de courant de réglage de gain o le bruit east filt-re est applîque par l' metteur à faible impédance du transistor 440, évitant la nécessité d'une amplification subséquente avant que le courant de ré5glage de gain ne soit appliqué aux amplificateurs à fréquence intermédiaire. On peut voir dans le mode de réalisation de la figure 1 que la borne 42 est reliée aux premier et second amplificateurs à fréquence intermédiaire par des résistances 22 et 122 de 440 ohms, qui produisent un partage sensiblement égal du courant de réglage de gain par les premier et second étages à fréquence intermédiaire. Les résistances 22 et 122 ont des valeurs suffisamment faibles pour ne pas contribuer de façon importante au bruit des amplificateurs à fréquence intermédiaire dans des conditions de gain faible (signal fort), quand la performance de bruit de l'amplificateur à fréquence intermédiaire est la plus critique. Le courant de réglage de gain pour le troisième étage 200 de la figure 1 est produit par le trajet de courant comprenant les transistors 476 et 470 de la figure 2 qui sont reliés au collecteur du transitor 406. Tandis que le transistor 406 devient de plus en plus conducteur en réponse à un niveau de signal vidéo croissant, le transistor 476 passe à la fermeture à une allure déterminée par les résistances de polarisation 412, 418 et 478. Tandis que le transistor 476 devient de plus en plus conducteur, il commence à faire passer le transistor 470 à l'ouverture. Le courant de réglage de gain appliqué au troisième amplificateur à fréquence intermédiaie 200 par le transistor 470 au moyen de la borne 44dLminue alors rapidement, réduisant ainsi le gain du troisième amplificateur à fréquence intermédiaire en réponse au niveau croissant du signal vidéo, On peut voir dans l'agencement de la figure 2 qu'il y a plusieurs éléments résistifs entre le collecteur du transistor 406 et la borne 44, lesquels composants peuvent agir comme des générateurs de bruit dans le système. Par ailleurs, aucun filtrage du bruit n'est accompli sur le courant de réglage de gain qui est produit à la borne 44. Cependant, comme on l'a précédemment indiqué, c'est à la condition de gain faible (signal à fréquence intermédiaire fort) des amplificateurs à fréquence intermédiaire que la performance de bruit est la plus critique. Comme on l'a décrit précédemment, dans un mode de réalisation préféré de l'invention, le gain du troisième étage à fréquence intermédiaire 200 est d'abord réduit, et ensuite le gain des premier et second étages est réduit. Cela siglifie que le transistor 470 passe à l'ouverture Akm tôt dans le processus de réduction de gain pour réduire le gain du troisième étage à fréquence intermédiaire. Ainsi, tandis que le système s'approche d'une condition de gain faible, le transistor 470 passe à l'ouwrtureetn'intmdLUt par conséquent pas de bruit dans le troisième amplificateur 200. Le filtrage du bruit à la borne 44 est ainsi inutile dans un mode de réalisation de l'invention0 R E V E N D I C A T I 0 N S 1. Système de réglage automatique de gain dans un téléviseur, comprenant un amplificateur à fréquence inter- médiaire sensible à un courant de réglage de gain pour amplifier de façon variable un signal à fréquence inter- médiaire; et un détecteur vidéo qui est sensible audit signal à fréquence intermédiaire amplifié de façon variable pour produire un signal vidéo détecté, du type comprenant un détecteur de réglage automatique de gain ayant une entrée reliée pour recevoir ledit signal vidéo détecté et une sortie o est produit un sigmI de sortie dont le niveau est représentatif du niveau dudit signal àfréquence intermédiaire amplifié; caractérisé par: un circuit de translation (412-418, 424-436) ayant une entrée reliée à la sortie dudit détecteur AGC, une première sortie o est produit un signal de réglage et une seconde sortie o est produit un courant de réglage de gain, ledit signal de réglage et ledit courant de réglage de gain étant en rapport avec le niveau dudit signal à la sortie du détecteur AGC; un circuit de filtrage (462-468) relié entre la première sortie dudit circuit de translation et un point de potentiel de référence; un premier transistor (440) ayant une première électrode (collecteur) reliéeà la seconde sortie dudit circuit de translation pour recevoir ledit courant de réglage de gain, une base reliée audit circuit de filtrage pour recevoir une réplique filtrée dudit signal de réglage et une troisième électrode (émetteur) relié à une borne de sortie (42) o est produit un courant de réglage i gain filtré; et un moyen pour appliquer ledit courant de réglage de gain filtré audit amplificateur à fréquence intermédiaire. 2. Système selon la revendication 1, caractérisé en ce que le circuit de translation précité comprend un diviseur de ',ension (412-:.18) relié entre une source de tensions, dalimentatîoi. (B+) et un point de potentiel de éf:relce (masse) ayant une prise intemédiaire, et reli lea sortie du det=ctetur úC précite pour produire Une t'osion à ladite prise intermédiaire qui est fonction Éhidit signal à la sor bie du détecteur AGC un circuit miroir de courant (424:436) ayant une entrée reliée à ladite prise interwédia=re et sensible à la tension qui rèLe pour prodire ledit signal de réglage9 à ladite i première sortie (bases de 432, 436) et ledit courant de réglage de gain à ladite seconide sortie (etteurs de b4329 436); ledit circuit de filtrage (462-468) étant relié entre la première sortie dudit miroir de courant et ledit point de potentiel de reéférenCe 3s Système selon la revendication 19 caractérisé par un tuner pcur produire un signal à fréquence inter: médiaire; un diviseur de tenesion (408J414) relié entre une source de tension d'alimentation et un point de potentiel de référence, comprenant des premiere (408, 410) et seconde (412e 414) prises intermédiaires0 ot selié àa la sortie du détecteur AGC poeer produire des tensions a.uxdites première et seconde prises intermédiaires qui sont fonction du signal de sortie du détecteur AGC un circuit AGC de tuer (500) ayant une entrée reliéee audit diviseur de tension, pour appliquer un signal de réglage de gain audit tuner; ledit circuit de translation de signaux ayant une entrée reliée à ladite seconde prise intermédiaire (412,414) pour produire ledit courant de réglage de gain en réponse à la tension à ladite secoLde prise intermédiaire m second transistor (450) ayet une première électrode (base) reliée audit circuit de translation, une seconde électrode (éetteur) reliée à ne borne de polarisation (48) et une troisièm&e électrode ( oollecteur) reliée à ladite predire prise intermédiaire (408,410) dudit diviseur de tension 9 et un circuit de polarisation (.62:4-66) relié à ladite borne de poarisation (48) pucr r-ontrler la conductivité dudit second transistor (450), la tension à ladite prise intermédiaire étant également fonction de la conductivité dudit second transistor. 4. Système selon la revendication 1, caractérisé par un tuner qui produit un signal à fréquence intermédiaire; un circuit de réglage automatique de gain du tuner (500) ayant une entrée reliée à la sortie du détecteur AGC et sensible à un niveau de tension pour appliquer de façon réglable un signal de réglage de gain audit tuner; et un moyen d'accouplement (438, 442-446, 450, 468) ayant une résistance (462) et une borne (48), pour relier la seconde sortie du circuit de translation de signaux précité à la base du premier transistor (440) et à l'entrée dudit circuit AGC du tuner, ledit moyen d'accouplement ayant un condensateur (468) relié à ladite borne (48) et coopérant avec ladite résistance (462) pour former le filtre (462, 468) pour filtrer le courant de réglage de gain appliqué à l'amplificateur à fréquence intermédiaire, ledit moyen d'accouplement ayant de plus un moyen de polarisation (464, 466) relié à ladite borne (48) pour régler le courant conduit par ladite résistance (462), le niveau de tension à l'entrée dudit circuit AGC de tuner étant fonction du courant conduit par ladite résistance (462). 5. Circuit amplificateur miroir de courant avantageu- sement utilisé coMnoe circuit de translation dans le système de réglage automatique de gain s]cQ la rewnedcaticm 1, caractérisé par une borne d'entrée (46) reliée pour recevoir un courant d'entrée à un niveau relativemet faible; un miroir de courant PNP (424, 428, 430) ayant des premier et second transistors du type PNP, le collecteur dudit premier transistor du type PNP (424) étant relié (par 406, 420) à ladite borne d'entrée (46), la base dudit premier transistor PNP (424) étant reliée en courant direct à son collecteur et à la base dudit second transtor PNP (430), et les émetteurs desdits premier et second transistors PNP étant reliés à une source de potentiel d'alimentation (B+); une borne de sortie (42); et un miroir de courant NPN (432, 434, 436) ayant des premier et second transistors du type NPN, le collecteur dudit premier transistor du type NPN (432) étant relié au collecteur dudit second transistor du type PNP (4301 la base dudit premier transistor du type NPN étant reliée en courant direct à son collecteur et à la base dudit second transistor du type NPN (436), le collecteur dudit second transistor du type NPN (436) étant relié à une source de potentiel d'alimentation (B+) et les émetteurs desdits premier et second transistors du type NPN (432, 436) étant reliés à la borne de sortie (42) pour produire un courant de sortie à un niveau relativement élevé. 6. Circuit selon la revendication 5, caractérisé en ce que le courant d'émetteur du second transistor du type NPN (436) précité est supérieur au courant d'émet- teur du premier transistor du type NPN (432) précité en présence de signaux égaux d'attaque de base appliqués auxdits premier et second transistors du type NPN. 7. Circuit selon la revendication 6, caractérisé en ce que la base du premier transistor PNP précité est reliée en courant direct à son collecteur par la jonction émetteur-base d'un troisième transistor du type PNP (428), et en ce que la base du premier transistor du type NPN précité est reliée en courant direct à son collecteur par la jonction émetteur-base d'un troisième transistor du type NPN (434).