FR 2477351 A1 19810904 FR 8104008 A 19810227 La présenteinvention se rapporte à des détecteurs et plus particulièrement à des détecteurs synchrones de modulation par impulsions codées (PCM) adaptés à la restitution des données numériques d'un signal d'entrée à plusieurs niveaux. La présente invention est particulière- ment utile dans un dispositif de reproduction vidéo o des erreursen base des temps peuvent avoir pour résultat une variation de la fréquence de bande du signal et o du bruit peut également accompagner le signal. licG Dans la demande de brevet US No. 084 465 déposée le 12 Octobre 1979 au nom de T, Je Christopher et C. B. Dieterich intitulée "IMPROVED DIGITAL ON VIDEO RECORDING AND PLAYBACK SYSTEM", il est proposé que des données numériques soient enregistrées sur un vidéodisque pendant des lignes choisies de l'intervalle d'effacement vertical et que ces données soient restituées, à la lecture du disque, pour contrôler diverses fonctions du tourne-disque comme l'identification du programme et du. temps de lecture, l'identificatlon d'un sillon bloqué et l'échappement de ce sillon, l exploration de l'enregistrement, et autres. Cette modulation PCM est un moyen préféré de codage de données numériques parce que (contrairement à une modulation d'amplitude des impulsions et une modulation de largeur des impulsions), c'est essentiellement une technique numérique qui facilite la vérification de l'erreur et la correction des données restituées. Un codage en PCM sans retour à zéro, ainsi qu'une transmission synchrone sont préférables afin de rendre maximum l'allure ou la fréquence de transmission des données dans la largeur de bande relativement limitée dont on dispose sur le vidéodisque. Dans cette demande, il est proposé que les données de PCM soient représentées par le niveau du signal vidéo (c'est-à-dire la luminance) et soient échantillonnées (détectées)en utilisant la sous-porteuse couleur comme source de signaux d'horloge. Par ce moyen, des erreurs enbase des temps qui peuvent être présentes dans le signal de luminance sont également présentes dans le signal 477 - 51 d'horloge (dérivé de la composante de synchronisation de sous-porteuse de chrominance) et ont tendance à s'annuler. Pour illustrer le principe, si la fréquence de bande des données a tendance à varier (par exemple du fait d'un grossissement ou d'une excentricité du disque), la fréquence de la sous-porteuse de synchronisation de chrominance variera dans le même sens et, en principe au moins, le signal d'horloge aura toujours une relation connue dans le temps avec le signal de donnée. Cette relation reste vraie pour des tourne-disques étudiés pour des platines à vitesse variable (du type à vitesse linéaire constante) et également pour des tourne-disques étudiés pour des vitesses fixes de la platine (type à vitesse angulaire constante) . En plus d'offrirune solution au problème de synchro- nisation de données d'horloge que l'on a mentionné ci- dessus, l'agencement de la demande de brevet US No. 084 465 montre également une solution pour diminuer la source d'erreursde données provoquée par des glissements du niveau en courant continu du signal vidéo. Le tourne-disque illustré utilise un codage par sous-porteuse enfouie du signal de chrominance, c'est-à-dire que le signal de chrominance enregistré sur le disque est placé ou "enfoui" dans la bande de luminance comme cela est enseigné par Pritchard dans le brevet US No. 3 872 498 et est restitué lors de la lecture au moyen d'un filtrage en peigne comme cela est décrit dans le brevet US No. 3 996 3O06 (également Pritchard). De même, dans cette demandé, il est montré que la ligne horizontale adjacente à la ligne contenant les données est à un niveau de luminance constant. Un tel agencement permet d'utiliser un signal déjà disponible dans le tourne-disque, c'est-à-dire le signal de sortie du filtre en peigne qui est en rapport avec la luminance, comme signal de donnée. Comme le filtre en peigne soustrait une ligne d'une ligne adjacente, la sortie est auto-référencée ce qui diminue ainsi sensiblement la probabilité d'erreurs de données provoquées par des a477351 changements du niveau en courant continu du signal vidéo, La détection de données de PCM imbriquéesavec des données analogiques est une entreprise relativement difficile dans des cas o le canal de transmission peut être soumis à du bruit, des variations de gain, des glissements du niveau en courant continu ou autres perturbations non souhaitées du signal. Le détecteur PCM décrit ici est relativement insensible à de tels problèmes et est bien adapté à la restitution de données selon la norme proposée dans la demande de brevet US No. 084 465. La présente invention est dirigée vers d'autres perfectionnements du traitement vidéo en PCM par rapport à ce qui a été mentionné ci-dessus. La présente invention réside partiellement dans la reconnaissance du fait que les canaux de transmission par o les données et les signaux de synchronisation passent peuvent avoir des largeurs de bande différentes, des retards différents et autres, ainsi le bruit présent dans un canal peut avoir un caractère différent de celui présent dans un autre, 2, c'est-à-dire que la fonction de corrélation mutuelle entre le bruit du canal de données et le bruit du canal d'horloge ou de synchronisation peut être inférieur-à l'unité. Un second aspect de l'invention réside dans la reconnaissance des inconvénients des techniques tradition- nelles de réduction du bruit du type à intégration de prédétection et de post détection s'appliquant à des données en PCM o il peut se produire une distorsion sensible du flanc menant et du flanc arrière par exemple, du fait de différences-des caractéristiques de transmission du canal de signaux et du canal de temporisation. Un troisième aspect de l'invention réside dans la reconnaissance que, dans un tourne-vidéodisque du type o des données PCN sans retour à zéro (NRZ) en série représentées par des niveaux d'amplitude du signal vidéo sont détectées de façon synchrone au moyen d'un signal d'horloge dérivé de la composante de synchronisation de sous-porteuse de chrominance du signal vidéo, le signal 2477?5 t d'horloge ne doit pas être en phase afin de provoquer l'é- chantillonnage du centre anticipé de l'intervalle de signaux de données. -Selon l'invention, un détecteur synchrone pour restituer des données numériques d'un signal d'entrée en PCM comprend un moyen pour intégrer périodiquement le signal d'entrée, la période d'intégration ayant lieu en un moment autre que celui o peut probablement se produire une transition du signal d'entrée en PCM et durant pendant un temps inférieur à un intervalle de signal du signal d'entrée en PCM et un moyen sensible au signal intégré ou à sa manifestation pour accomplir au moins une opération de comparaison à la fin de la période d'intégration et mémoriser le résultat jusqu'à la fin de la période suivante. - Plus particulièrement, une source de courant produit un courant de sortie qui est proportionnel à la différence entre les valeursinstantanée et moyenne d'un signal composé qui contient une composante PCM en série imbriquée (multiplexée par répartition dans le temps) avec une composante analogique. Le courant est intégré pendant une partie centrale de chaque intervalle de signal ou signalisa- tion de la composante PCM et l'intégrateur est rétabli à un niveau de tension de référence pendant les parties initiales et terminales des intervalles de signalisation. Le processus d'intégration du signal favorise avantageuse- ment l'insensibilité du détecteur aux variations d'amplitude du signal en PCM et le rétablissement de l'intégrateur entre les périodes d'intégration o des transitions du signal peuvent se produire diminue l'effet de la distorsion des flancs de la transition et augmente la probabilité que-l'intégration sera monotone ce qui diminue la fréquence d'erreur du détecteur. Un signal de données de sortie est alors récupéré du signal intégré au moyen d'un dispositif ayant un niveau de tension de seuil sensiblement égal au niveau de tension de référence auquel l'intégrateur est rétabli. Ce moyen pour dériver un signal de sortie de l'intégrateur présente 1'avantage qu'il peut facilement s'adapter à une annulation automatique de l'effet du glissement ou des variations de tolérance de fabrication. Comme on le décrira en détail, subséquemment, un détecteur PCM utilisant les principes de l'invention offre une performance sensiblement améliorée au bruit parce que les données sont intégrées pendant des périodes entre des transitions anticipées o le rapport effectif signal/ bruit est sensiblement accentué. La probabilité accrue que ce qui est intégré aura pour résultat un changement monotone du signal de sortie de l'intégrateur, réduisant ainsi fortement l'incertitude de la détection, présente un bénéfice particulier. De même, comme on l'expliquera, la présente invention peut s'appliquer à des systèmes de transmission en PCM à plusieurs niveaux o la fréquence des bits est supérieure à la fréquence bauds Dans certaines conditions, le détecteur peut avoir tendance à présenter une plus forte sensibilité pour les données en PCM d1un premier niveau de signal et une plus faible sensibilité pour les données en PCPI d'un second niveau de signal, Cette différence de sensibilité, quand le signal est accompagné de bruit ou d'autres perturbations, peut avoir pour résultat un défaut occasionnel pour détecter les données présentes au second niveau. Ce déséquilibre de la sensibilité a tendance à se produire dans les systèmes de transmission o la valeur moyenne du signal composé est différente de la valeur moyenne crtte-à-crête du signal en PCM. Par exemple, cette condition peut être rencontrée dans des tourne-vidéodisques o les données sont codées dans un signal vidéo selon la norme proposée dans la demande de brevet US No. 084 465 et le signal vidéo est dérivé de la sortie de soustraction d'un filtre en peigne avant détection de la composante en PCM. Selon unecaractéristique de l'invention, un circuit compensateur est prévu qui applique une charge à l'intégrateur pour compenser le déséquilibre de sensibilité. Selon une autre caractéristique de l'invention (particulièrement souhaitable dans des tourne-vidéodisques du type indiqué dans la demande de brevet US No. 084 465), une autre amélioration en terme de la réduction de la fréquence d'erreursde bitspeut être facilitée par enlèvement sélectif de la composante en courant continu du signal PCM. Cela offre le bénéfice de diminuer les perturbations à très basse fréquence contre lesquelles n'agit pas la technique de transmission d'une ligne à un niveau de luminance constant adjacente à la ligne contenant les données. Selon un autre aspect de l'invention, des moyens sont prévus pourrétablir l'intégrateur à un niveau de référence prédéterminé entre les périodes d'intégration, ce niveau de référence prédéterminé étant choisi pour être sensiblement égal à un niveau de seuil de décision associé au moyen accomplissant l'opération de comparaison qui avantageusement comporte un moyen pour stocker le résultat de l'opération de comparaison pendant un temps prédéterminé. De préférence, ce temps prédéterminé est égal à la période -d'horloge et est indépendant du rapport entre la fréquence de baud des signaux en PCO et la fréquence des bits de données. L'invention sera mieux comprise et d'autres buts, caractéristiques, détails et avantages de celle-ci apparaltront plus clairement au cours de la description explicative qui va suivre faite en référence aux dessins schématiques annexés donnés uniquement à titre d'exemple illustrant plusieurs modes de réalisation de l'invention et dans lesquels: - la figure 1 montre un schéma bloc, partiellement sous forme schématique, d'un détecteur PCM selon la présente invention, avec un tourne-vidéodisque pour restituer des données numériques d'une composante de signal vidéo produite par le tourne-disque; - la figure 2 est un schéma illustrant des formes d'ondes de signaux et des relations dans le temps du détecteur PCM de la figure 1; - la figure 3 donne un schéma bloc illustrant certaines modifications du détecteur de la figure 1; - la figure 4 donne un schéma bloc, partiellement sous forme schématique, d'un mode de réalisation modifié d'un détecteur PCM avec un tourne-vidéodisque pour restituer des données numériques d'une composante de signal vidéo produite par le tourne-disque; - la figure 5 est un schéma illustrant des formes d'ondes de signaux, et des relations dans le temps du détecteur PCM de la figure 4; - la figure 6 est un schéma, partiellement sous forme de bloc, d'une partie du détecteur de la figure 4 illustrant une forme préférée d'une compensation par charge continue;et - la figure 7 est un schéma, partiellement sous forme de bloc, d'une partie du détecteur de la figure 4 illustrant une forme de compensation par charges distinctes Le tourne-vidéodisque de la figure 1 comprend une platine 10 pour faire tourner un vidéodisque 12 et un transducteur de lecture 14 pour restituer des signaux d'information du disque. Par exemple, on supposera que le tourne-disque est destiné à être utilisé avec des enregistrements o l'information est stockée sous forme de variations topologiques et est restituée en détectant des variations capacitives entre le transducteur de lecture 14 et le disque 12. La sortie du-transducteur 14 est reliée à l'entrée d'un circuit convertisseur 16 qui comprend un convertisseur capacité-tension sensible aux variations capacitives entre une aiguille dans le transducteur 14 et le disque qui est restituéppour produire une tension de sortie modulée en fréquence, représentative de l'information enregistrée. De tels enregistrements ou disques et les circuits appropriés pour mise en oeuvre de la fonction, de conversion capacité- tension du circuit 16 sont ien connus. On peut par exemple se référer au brèvet US No. 3 783 196 intitulé "HIGH- DENSITY CAPACITIVE INFORMATION RECORDS AND PLAYBACK APPARATUS THEREFOR", au nom de T. O. Stanley>du 1er Janvier 1974; au brevet US No. 3 972 064 intitulé "APPARATUS AND METHODS FOR PLAYBACK OF COLOR PICTURES/SOUND RECORDS" au nom de E. O. Keizerdu 27 Juillet 1976iet au brevet US No. 3 711 641 intitulé "VELOCITY ADJUSTING SYSTEM" au nom de R. C. Palmer, du 16 Janvier 1973. Un circuit démodulateur vidéo FM 18 convertit le signal modulé en fréquence produit par le circuit 16 en un signal de sortie vidéo. Pour illustrer certaines caractéristiques de l'invention, on supposera que les signaux vidéo enregistrés sur le disque sont du format précédemment mentionné de "sous-porteuse enfouie" (BSC) plutôt que sous le format NTSC traditionnel. On peut citer comme choix approprié de la fréquence de sous-porteuse, environ 1,53 MHz, avec les bandes latérales de sous-porteuse couleur s'étendant sur + 500kHz autour d'elle, la bande du signal de luminance s'étendant bien au-dessus de la fréquence la plusélevée de la sous-porteuse couleur (jusqu'à 3 MHz, par exemple). On supposera également que la donnée numérique est codée dans le signal vidéo comme cela est proposé dans la demande ci-dessus mentionnée de Christopher et Dieterich. Le démodulateur 18 peut par exemple être du type comptant les impulsions du type à boucle verrouillée en phase. Un démodulateur FM approprié du type comptant les impulsions est révélé dans le brevet US No. 4 038 686 intitulé "DEFECT DETECTION AND COMPENSATION" au nom de A. L. Baker du 26 Juillet 1977. Un démodulateur FTI du type verrouillé en phase est décrit dans le brevet US No. 4 203 134 du 13 Mai 1980 au nom de T. J. Christopher et autres, intitulé "FM SIGNAL DEMODULATOR WITH DEFECT DETECTION". Le signal vidéo composé produit par le démodulateur 18 est converti du format BSC en un format NTSC par le convertisseur vidéo 20 (représenté en tracé fantôme). Le signal vidéo BSC est appliqué à l'entrée d'une ligne à retard 22 et est additionné au signal à la sortie de la ligne à retard 22 au moyen d'un circuit d'addition 24 pour former ainsi un filtre en peigne qui sépare la composante de luminance du signal vidéo composé de couleur. Le retard de la ligne 22 est choisi de façon que le filtre en peigne de luminance ait une réponse en fréquence caractérisée par des pics multiples se présentant à des multiples entiers pairs de la moitié de la fréquence nominale de balayage horizontal et des encoches multiples de suppression se trouvant à des multiples entiers impairs de la moitié de la fréquence nominale de balayai horizontal. A titre d'exemple, un retard approprié sera équivalent à un intervalle de balayage horizontal. Le signal à la sortie de la ligne 22 est soustrait du signal vidéo BSC par le circuit de soustraction 26 pour former ainsi un autre filtre en peigne qui laisse passer la composante de chrominance du signal vidéo composé. Ce filtre en peigne de chrominance a une caractéristique de réponse en fréquence ayant des pics multiples se trouvant à des multiples entiers impairs de la moitié de la fréquence nominale de balayage horizontal et des encoches multiples de suppression se trouvant à des multiples entiers pairs de la moitié de la fréquence nominale de balayage horizontal. La ligne à retard 22 peut être une ligne à retard LC traditionnelle, une ligne à retard acoustique ou de préférence peut être du type dispositif à charge couplée (CCD), (voir, par exemple, l'article de J. Matob intitulé "CIHARGE COUPLE DEVICE" paru dans l'édition de Janvier 1975 de Wireless World). On peut trouver d'autres avantages et exemples du filtrage en peigne et de la conversion du format vidéo dans le brevet US No. 3 872 498 intitulé "COLOR INFORMATION TRANSLATING SYSTEMI' du 18 Mars 1975 au nom de D. H. Pritchard; le brevet US No. 3 996 610 intitulé "COMB FILTER APP.4RATUS FOR VIDEO PLAYBACK SYSTEMS", du 7 Décembre 1976 au nom de H. Kawamoto et le brevet US No. 4 195 309 au nom de T. J. Christopher et L. L. Tretter intitulé "VIDEO-PROCESSING SYSTEM INCLUDING COMB FILTERS", du 25 Mars 1980. 247?351 Comme la gamme des fréquences de la composante de luminance dans le format BSC est sensiblement la même que dans le format NTSC, pour obtenir un bon signal de sortie de luminance en format NTSC, il suffit de compenser la pré-accentuation accomplie dans le processus d'enregistre- ment et de compléter le signal de l'information se rappor- tant au détail vertical. Cette action de compléter est produite en appliquant la sortie du circuit d'addition 24 à une entrée d'un autre circuit d'addition 28 par une connexion en cascade d'un élément à retard 30 et d'un filtre passe-bas 32 et en reliant la sortie du circuit de soustraction 26 à l'autre entrée du circuit d'addition 28 par un filtre passe-bas 34. Les paramètres appropriés de conception pour les éléments de couplage ou d'accouplement peuvent être les suivants: un retard de l'ordre de 500 ns pour l'élément 30 (cela compense le retard dans le filtre passe-bas 34), une bande passante de 0-5 MHz pour le filtre passe- bas 32, et une bande passante de 0-500 kHz pour le filtre passe-bas 34. La compensation de la pré- accentuation est obtenue en reliant la sortie du circuit d'addition 28 à l'entrée d'un circuit de désaccentuation 36 qui a de préférence une caractéristique de transfert complémentaire de celle du circuit de préaccentuation utilisé dans le processus d'enregistrement. Le signal à la sortie du circuit de soustraction 26 contient à la fois une information de luminance à basse fréquence (qui passe par le filtre passe-bas 34 pour compléter le détail vertical du signal de luminance comme on l'a précédemment mentionné) et le signal de chrominance en format BSC. L'information à basse fréquence est supprimée en reliant la sortie du circuit de soustraction 26 à l'entrée du filtre passe-bande 38 qui a de préférence une bande passante de l'ordre de 1 MHz centrée sur la fréquence BSC qui est nominalement de 1,53 MHz. Comme la gamme des fréquences du signal de chrominance dans le format BSC (nominalement 1,53 MHz) est plus faible que cette gamme dans le format NTSC (nominalement 3,58 PEz), - 2477351 11* une conversion vers le haut du signal à la sortie du filtre passebande 38 est nécessaire avant que les signaux de chrominance et de luminance puissent être ajoutés (dans le circuit d'addition 40) pour produire un signal vidéo composé en format NTSC. Cette translation de fréquence est produite par un oscillateur réglé en tension 42)un multiplicateur 44 et un filtre passe-bande 46. La fréquence de sortie de l'oscillateur 42 (au centre de sa gamme de réglage) est nominalement de 5, 11 PMz. En conséquence, le multiplicateur 44, qui mélange ou multiplie le signal de chrominance BSC produit à la sortie du filtre passe-bande 38 avec la sortie de l'oscillateur 42, produit des signaux de sortie nominalement à 3,58 et 6,64 D]Hz. Le filtre passe-bande 46 laisse passer le signal à plus basse fréquence (qui corres- pond aux normes de signaux de chrominance NTSC) vers le circuit d'addition 40 o il est additionné au signal de luminance en NTSC produit à la sortie du circuit de désaccentuation 36, pour obtenir ainsi un signal vidéo composé en format NTSC à la sortie du tourne-vidéodisque. Le multiplicateur 44 et le filtre passe-bande 46 peuvent être d'une forme traditionnelle. Il est cependant. souhaitable que l'oscillateur réglé en tension 42 présente une très bonne stabilité et soit capable d'une large déviation de fréquence. Un oscillateur réglé en tension préféré ayant une large gamme de déviation de fréquence, est révélé dans la demande de brevet US No. 051 826 déposée le 25 Juin 1979 au nom de T. J. Christopher et J. Wilber et intitulée "VARIABLE FREQUENCY OSCILLATOR". L'oscillateur 42, en plus de former une source de signaux pour la conversion vers le haut du signal de chrominance aux normes NTSC, produit également une-correc- tion d'erreur en base des temps du signal converti. Les erreurs en base des temps sont détectées au moyen du détecteur de phase 50 qui compare la fréquence et la phase de la composante de synchronisation de sous-porteuse. de chrominance du signal de chrominance produit à la sortie du filtre. passe-bande 46, à la fréquence de référence NTSC standard (3,579545 MHz) produite par un oscillateur de référence 52 et qui applique une tension d'erreur à l'oscillateur 42 par un filtre 56 afin de compléter ainsi une boucle verrouillée en phase qui fait varier la fréquence de l'oscillateur 42 dans un.sens tendant à diminuer des erreurs dans le signal de chrominance NTSC converti vers le haut. Le détecteur de phase 50 est verrouillé pendant l'intervalle de synchronisation de sous-porteuse de chrominance au moyen d'un générateur de signaux de verrouillage de composante de synchronisation de sous- porteuse de chrominance 58 qui est déclenché au moyen d'un détecteur de signaux de synchronisation 59 qui détecte les impulsions de synchronisation horizontale présentes dans le signal de luminance à la sortie du circuit de désaccentuation 36. -_ Un détecteur PCI4 60 comprend un multiplicateur 62 relié au convertisseur 20 par couplage d'une entrée du multiplicateur à la sortie de l'oscillateur 42 et de l'autre.entrée du multiplicateur à la sortie de l'oscilla- teur de référence 52. Par ce moyen, la même boucle verrouillée en phase qui produit une correction en base des temps dans le convertisseur vidéo 20 remplit la double fonction de source de signaux continusd'horloge à la fréquence - de sous-porteuse enfouie (1,53 MHz) et ces signaux d'horloge présentent des erreurs en base des temps proportionnellement aux erreurs en base des temps présentes dans le signal modulé par impulsions codéesà la sortie du circuit de soustraction 26. - Le signal à la sortie du multiplicateur 62 contient une somme et une différence de fréquences de 1,53 1MHz et 6,64 MHz. Le signal à plus basse fréquence est appliqué à une borne de sortie d'horloge 64 au moyen d'une connexion en cascade d'un filtre passe-bande 66 et d'un circuit d'ajustement ou de réglage de phase 68. Le circuit 68 a pour but d'établir la phase du signal d'horloge de sortie en quadrature avec la phase du signal de chrominance à sous-porteuse enfouie reproduit du disque. Par exemple, le circuit 68 peut être un réseau passe-tout. Alternativement, le déphasage peut être produit par un réseau d'avance ou de retard approprié en combinaison avec un limiteur ou au moyen d'une ligne à retard appropriée. Le signal produit à la sortie du circuit de soustraction 26 est appliqué à l'entrée d'un amplificateur inverseur 70 dans le détecteur PCX 60aumoyEm de la connexion en série d'un condensateur 72 de blocage du courant continu et d'une résistance 74 de limitation de courant. Un circuit de contre-réaction comprenant une connexion en parallèle d'un condensateur d'intégration 76 et d'un commutateur de rétablissement d'intégrateur 78 est relié entre les bornes d'entrée et de sortie de leamplificateur 70. Le commutateur 78 peut être une porte de transmission -15 a transistor à effet de champ ou bipolaire traditionnelle. La sortie de l'amplificateur 70 est appliquée à l'entrée de données (D) d'une bascule ou flip-flop 80 du type D qui a une borne de sortie réelle (Q) reliée à la borne de sortie de données 82. Le signal à la sortie du moyen d'ajustement de phase 68 est relié à une borne d'entrée de commande du commutateur 78 et à une borne d'entrée d'horloge (CL) de la bascule 80 pour lui appliquer un signal d'horloge en quadrature de phase. Dans le cadre de la présente description, on supposera que la bascule 80 est du type déclenché par le flanc positif et que le commutateur 78 est d'un type qui se ferme en réponse à des niveaux positifs (haut) des signaux de commande. La bascule 80 accomplit les doubles fonctions de comparer le signal à la sortie de l'intégrateur formé par l'amplificateur 70 et le condensateur 76 à une tension de seuil et de stocker le résultat de l'opération de comparaison. Pour faciliter cela, il est préférable que l'amplificateur 70 soit d'un type présentant une tension continue et permanente de sortie quand le commuta- teur 78 est fermé, sensiblement égale au niveau de seuil de décision logique à.l'entrée de données de la bascule 80. L'amplificateur 70 et la bascule 80 peuvent, par exemple, 247?75 Â être des circuits intégrés métal-oxyde-semi-conducteur complémentaires(CMOS). La tension de seuil de circuits C-MOS est nominalement égale à peu près à la moitié de la tension d'alimentation mais s'est révélée être sujette à certaines variations d'une pastille à l'autre. Pour des dispositifs intégrés sur un substrat commun, l'effet de cette variation s'est révélé être minimum tant que le fonctionnement de la présente invention est concerné, et il est donc préférable que l'amplificateur 70 et la bascule 80 soient intégrés sur le même substrat. La tension de seuil de passage à la fermeture du commutateur 80 (c'est-à-dire une porte de transmission C-MOS) n'est pas critique tant que la détection du signal à la sortie de l'intégration est concernée et ainsi le commutateur 78 peutêtre sur le même circuit intégré que l'amplificateur et la bascule 80 ou peut leur être relié extérieurement, En fonctionnement, le commutateur 78 est fermé en réponse au signal d'horloge en quadrature pendant les parties initiale et terminale de chaque intervalle de signalisation en PCM et est ouvert pendant les parties centrales de chaque intervalle de signalisation. Lors de chaque fermeture du commutateur 70, la bascule 80 est déclenchée et le signal à sortie de l'intégrateur de données (70, 76) est comparé à la tension de seuil de la bascule 80 et le résultat est stocké. La figure 2 illustre le fonctionnement du détecteur pendant quatre intervalles consécutifs de signalisation (forme. d'onde A, intervallesi, 2, 3 et 4) pour un message supposé de données 1-0-0-1 (forme d'onde B). A titre d'exemple, le message est représenté par des variations du niveau de luminance nominalement de 100 unités IRE (forme d'onde E) et on suppose que le signal de luminance présente une distorsion de flanc ou de bordure pendant les intervalles de transition. L'incertitude concernant les transition de luminance est indiquée par les lignes en pointillés dans la forme d'onde E. La forme d'onde C représente le signal à la sortie du filtre passe-bande 66 qui est un signal en phase avec les intervalles de signali- sation de données. La forme d'onde D est le signal à la sortie du moyen d'ajustement de phase 68, qui est en quadrature de phase avec la forme d'onde C. Pendant la partie initiale (to-t1) et la partie terminale (t3t4) du premier intervalle de signalisation, la forme d'onde D est haute et ainsi le commutateur 78 est fermé. Cela force l'amplificateur 70 à être auto-polarisé au niveau de seuil de données de la bascule 80 et cela maintient le condensateur 76 en condition déchargée. Pendant la partie centrale (t1-t3) du premier intervalle de signa- lisation, la forme d'onde D est basse>ainsi le commutateur 78 est ouvert et le condensateur 76 se charge dans un sens positif (forme d'onde F). Quand la forme d'onde D effectue une transition positive (t3), le commutateur 78 se ferme afin de rétablir ainsi l'intégrateur (condensateur 76 se déchargeant) et de déclencher simultanément la bascule 80. Comme la sortie de l'intégrateur (F) était positive par rapport au seuil de la bascule 80 au moment o a eu lieu la transition positive de la forme d'onde D, un 1 logique est verrouillé dans la bascule 80. Comme la bascule 80 n'est sensible qu'aux transitions positives d'horloge (comme on l'a supposé), les données stockées restent à la sortie de la bascule pendant un temps égal à un intervalle de signalisation, en longueur, et sont retardées d'un temps égal à trois quartsd'un intervalle de signalisation (forme d'onde G). Comme cela est illustré sur la forme d'onde F. l'intégration du signal de luminance n'a lieu que pendant la partie centrale de chaque intervalle de signalisation. Cela est l'endroit o les transitions du signal peuvent le moins se produire et o le rapport signal/bruit est maximum. L'intégrateur est efficacement inhibé pendant les parties initiale et terminale de chaque intervalle de signalisa- tion o les transitions peuvent le plus probablement se produire et ainsi une distorsion du signal pendant ces moments est efficacement supprimée. 2477351- La figure 3 illustre une modification de l'invention pour obtenir l'intégration au moyen d'un compteur réversible ou décompteur 89. Le compteur est alimenté en un signal d'horloge à haute fréquence au moyen d'un oscillateur 92 et la direction du compte est contrôlée en appliquant le signal d'entrée PCM à sa borne d'entrée vers le haut/vers le bas (U/D). De préférence, le seuil logique vers le haut/ vers le bas du compteur 89 est égal à la maiié de l'oscil- lation crête-à-crête du signal de luminance pour la donnée numérique. Alternativement, le signal de luminance peut être détecté au moyen d'un comparateur polarisé à l'équiva- lent de 50 unités IRE (pour des données enregistrées sous forme d'unités 0-100 IRE) et le signal à la sortie du détecteur peut être utilisé pour contrôler la direction du compte. Le bit le plus important du compteur est appliqué à l'entrée de données de la bascule 80 qui est déclenchée par le signal d'horloge en quadrature comme sur la figure 1. Afin d'assurer que l'entrée de données à la bascule 80 ne changera pas au moment o se produira la transition positive de l'horloge en quadrature, le signal d'horloge est appliqué à la borne de rétablissement du compteur (R) par un élément à retard 94. Le fonctionnement de l'exemple de la figure 3 est semblable à celui de la figure 1. La seule exception est - que "l'intégration" du signal PCM est accomplie par le compteur plutôt que par un condensateur. Le compteur est remis à zéro à chaque fois que la forme d'onde D est haute et compte vers le haut et vers le bas selon le niveau du signal PCM (luminance)quand la forme-d'onde D est basse. Si le compte total est positif à la fin d'une période "d'intégration", le bit le plus important (MSB) est un zéro logique et la bascule est rétablie par la transition positive du signal d'horloge en quadrature. Cela suppose que le nombre d'étages du compteur et la fréquence de l'oscillateur 92 soient choisis de façon que la capacité du compteur ne soit pas dépassée (c'est-à-dire sans retenue de l'étage(MSB)Dendant le moment o-le compteur est validé. Pour un compte total négatif, le bit le plus important sera un "1" logique à la fin d'une période d'intégration ou de compte ainsi la bascule 80 sera rétablie. Pour restituer la donnée de sortie non inversée, la sortie du compteur (MSB) peut être inversée avant applica- tion à la bascule 80 ou le complément (O) à la sortie de la bascule peut être utilisé plutôt que la sortie réelle (Q). Sur la figure 49 o des éléments portant des repères identiques sont tels qu'illustrés et décrits sur la figure 1, le signal produit à la sortie du circuit de soustraction 26 est appliqué à l'entrée 71 d'un amplificateur inverseur 73 dont la sortie est reliée par un condensateur de blocage du courant continu 77, au noeud d'addition75 d'un intégrateur pouvant être rétabli. Le condensateur 77, en plus de produire un blocage du courant continu (qui diminue les effets-du glissement et des composantes du bruit à basse fréquence) remplit le double but, en combinaison avec l'amplificateur 73, de 0 servir de source de courant pour amener du courant au noeud proportionnellement à la différence entre les valeurs instantanée et moyenne du signal produit à la sortie du circuit de soustraction 26 De préférence, la constante de temps (c7est-à-dire le produit R-C) formée par l'impé- dance de sortie de l'amplificateur et la valeur du condensateur 77 est bien pluts longue que plusieurs intervalles de signalisation de données en PCM, ainsi la tension moyenne dans le condensateur 77 est relativement constante et réfléchitle niveau moyen du signal "de détail D0 vertical". Une constante de temps approprig sera de l'ordre d'une milliseconde pour une fréquence de signalisa- tion en PCM de l'ordre de 1,53 Megabaud. L'intégrateur pouvant être rétabli comprend un condensateur d'intégration 79 relié entre le noeud d'addi- tion 75 et un point de potentiel de référence (masse), un amplificateur inverseur 70 ayant une entrée reliée au noud 75 et un commutateur 78 relié entre les bornes d'entrée et de sortie de l'amplificateur et commandé par le signal d'horloge en quadrature produit à la sortie du circuit d'ajustement de phase 68. L'armature à la masse du condensateur 79 peut alternativement être reliée à la sortie de l'amplificateur 70 pour améliorer la linéarité de l'intégration, si on le souhaite. Cependant, il est avantageux de relier le condensateur 79 comme cela est illustré dans les cas o la sortie de l'amplificateur 70 est un noeud interne dans un circuit intégré. Cela évite la nécessité d'accéder au noeud interne et par conséquent cela peut être utilisé avantageusement soit pour réduire le nombre de broches du circuit intégré ou pour rendre une broche supplémentaire disponible dans un ensemble ayant un nombre donné de broches. Le commutateur 78 peut être une porte de transmission à transistor à effet de champ ou bipolaire traditionnelle. La constante de temps d'intégration de l'intégrateur doit être choisie pour ne pas représenter moins de la moitié d'un intervalle de signalisation du signal PCM afin d'éviter la saturation et doit être sensiblement plus -faible que la constante de temps précédemment mentionnée de la source différentielle de courant (73, 77). Une valeur appropriée (de nouveau en considérant une fréquence de données de 1,53 Plegabaud) sera de l'ordre d une micro- seconde ce qui est supérieur àun mais inférieur à deux intervalles de signalisation en longueur. La constante de temps d'intégration lorsqu'une armature du condensateur 79 est à la masse comme cela est représenté, peut être à peu près le produit de l'impédance de sortie de l'amplificateur 73 et de la valeur du condensateur 79. Le signal à la sortie de l'amplificateur 70 est appliqué à la borne d'entrée de données (D) d'une bascule du type D qui a une borne de sortie réelle (Q) reliée à la borne de sortie de données 82. Le signal à la sortie du moyen d'ajustement de phase 68 est appliqué à une bande d'entrée d'horloge (CL) de la basculeSO pour lui appliquer le signal d'horloge en quadrature de phase. Dans le cadre de la présente description, on suppose que la bascule 80 est du type déclenché par le flanc positif et que le commutateur 78 est du type qui se ferme en réponse à des niveaux )osÉitifs (haut) des signaux de commande. La bascule 80 remplit les doubles fonctions de comparer le signal à la sortie de l'intégrateur formé- de l'amplificateur 70, du condensateur 79 et du commutateur 78 à une tension de seuil et de stocker le résultat de l'opération de comparaison. Comme on l'a précédemment décrit, pour faciliter cela, il est préférable que l'amplificateur 70 soit du type présentant une tension permanente et continue de sortie, quand le commutateur 78 est fermé, sensiblement égale au niveau de seuil de décision logique à l'entrée de données de la bascule 80. Par conséquent de nouveau, l'amplificateur 70 et la bascule 80 peuvent, par exemple, être des circuits intégrés à métal- oxyde-semi-conducteur complémentaires (C-MOS). Comme on peut le voir sur la figure 4, le détecteur comprend un circuit compensateur 90 ayant une ligne de sortie reliée au noeud 75 de l'intégrateur pour équilibrer les excursions de tension à la sortie de l'intégrateur par rapport au niveau de seuil de détection à l'entrée de données de la bascule 80 dans les cas o la donnée PCM est codée selon la norme indiquée dans la demande de brevet US No. 084 465. Le compensateur 90 se compose d'un moyen formant source de charge pour. appliquer une quantité prédéterminée de charge au noeud 75 de l'intégrateur (79, 70, 78) à chaque fois que le commutateur 78 est ouvert. La charge est appliquée dans un sens tendant à augmenter le courant appliqué au noeud 75-par la source de courant (amplificateur 73 et condensateur 77) quand la composante en PCM-du signal produit à la sortie du circuit de soustraction 26 est à un niveau plus proche d'une valeur moyenne du signal à la sortie du circuit 26 et pour s'opposer au courant à la sortie du circuit 26 quand le niveau du signaI en PCM est plus loin de cette valeur moyenne. Les figures 6 et 7 que l'on décrira subséquemment 247'751 montrent des circuits appropriés à la mise en oeuvre de cette fonction. Les formes d'onde de la figure 5 offrent une autre illustration du fonctionnement du mode de réalisation de l'invention de la figure 4. On supposera, dans la descrip- tion qui suit, que le disque 12 est codé de données PCM selon la norme précédemment mentionnée et proposée dans la demande de brevet US No. 084 465. Ces paramètres de la norme importants à une compréhen- sion du fonctionnement de l'exemple spécifique de la figure 4 sont les suivants: (1) la donnée PCM est représentée par les variations de luminance entre deux niveaux; (2) chaque ligne de données est enregistrée adjacente à une ligne de luminance constante; et (3) la ligne de luminance constante est à un niveau plus proche de l'un des niveaux en PCM que de l'autre et diffère d'une moyenne du signal de luminance prise sur un certain nombre de lignes successives. Pour simplifier la descrip- tion, on supposera qu'un "'1" logique PCX correspond à un niveau de luminance de 100 unités IRE, qu'un "O" logique PCM correspond à un niveau de luminance de O unité IRE, que la ligne de luminance constante correspond à un niveau de O unité IRE et que le niveau moyen de luminance pris sur un certain nombre de lignes successives est de l'ordre de 50 unités IRE. Cette moyenne, bien entendu, dépend de la constante d'image et variera mais, une valeur supposée de 50 unités n'est pas irréalisable et sert à illustrer les principes mis en cause. Lors de la restitution du disque 12, le transducteur 14 de lecture du tourne-disque, les circuits de lecture 16, le démodulateur FM 18 et le convertisseur vidéo 20 fonction- nent comme on l'a précédemment décrit pour produire un signalaux normesNTSC à la sortie du circuit d'addition 40 comme on l'a précédemment décrit. Le code numérique du signal de commande se produit pendant une ligne choisie de l'intervalle d'effacement vertical et sera supposé suivre la ligne de luminance constante (niveau d'effacement). Le filtre en peigne formé de la ligne à retard 22 et du circuit de soustraction 26 applique un signal à l'amplifica- teur 75 dont le niveau moyen (moyenne prise sur une période d'une milliseconde) est sensiblement constant malgré une variation de l'amplitude moyenne (1 ms) du signal vidéo à sous-porteuse enfouie (qui peut varier entre 0 et 100 unités IRE). Cela provient du fait que le circuit 26 soustrait chaque ligne horizontale de la ligne précédente, forçant les valeurs de luminance de chaque ligne à être à la fois additionnées et soustraites dans le processus, de formation de la moyenne, ce qui provoque une annulation de toute variation. Comme l'entrée de l'amplificateur 73 a une valeur sensiblement constante (0 unité IRE), le condensateur 77 se charge à un niveau de tension égal à la différence entre la tension moyenne de sortie de l'amplificateur 73 et la tension moyenne au noeud d'intégra- tion 75. Cette dernière tension aura une valeur moyenne (au-delà d'une ms) égale à la tension de seuil de l'amplifi- cateur 70 (inverseur CMOS) du fait de la fermeture périodique du commutateur 78 qui auto-polarise l'amplificateur 70 à sa tension de seuil logique une fois pour chaque demi- période du signal d'horloge en quadrature et établit ainsi le noeud d'intégration 75 à cette tension de seuil logiques Comme la tension moyenne à la sortie de l'amplificateur 73 est constante et que la tension moyenne au noeud d'inté- gration 75 est également constante, la charge accumulée au condensateur 77 peut être considérée comme étant d'une valeur constante et ainsi toute valeur instantanée du niveau de luminance, différente de la moyenne supposée) forcera l'amplificateur 73 à appliquer du courant ou à retirer du courant du noeud d'intégration 75 par le condensateur de blocage de courant continu 77. La tension au condensateur 77, en d'autres termes, ne peut changer instantanément et par conséquent le courant en rapport avec la luminance qui change à une allure plus rapide que la constante de temps précédemment mentionnée (1 milli- 2477:51 seconde) est appliqué au noeud d'intégration. En d'autres termes, le condensateur 77 fonctionne dans un sens comme un intégrateur pour accumuler une charge proportionnelle au niveau moyen de luminance (0 unité IRE) et dans un autre sens (en combinaison avec l'amplificateur 73) comme différentiateur pour appliquer du courant (ou retirer du courant) par rapport au noeud 75 selon que la valeur instantanée du signal de luminance est au-dessus ou en dessous de la valeur moyenne. L'importance de la charge du condensateur 77 à un niveau de tension représentatif d'un niveau moyen de chrominance de 0 unité IRE provient, comme on l'expliquera maintenant en détail, du fait que les variations du signal de luminance modulé en PCX ne sont pas symétriques par rapport à 0 unité IRE et que cette asymétrie force l'amplificateur 73 à fournir un courant plus important à l'intégrateur pendant un niveau de données logiques que pendant un autre. Cela à son tour peut forcer la tension à la sortie de l'intégrateur (inversée), à la sortie de l'amplificateur 70, à être asymétrique par rapport au niveau de seuil de décision logique à la borne d'entrée de données de la bascule 80. L'asymétrie au point,quand elle est couplée à du bruit ou autre perturbation du signal, peut, dans des cas occasionnels, empêcher le détecteur 60 de détecter un ou plusieurs bits. Ce problème est résolu, selon l'invention, au moyen d'un circuit compensateur 90 qui applique une charge de correction d'asymétrie au noeud d'intégration 75 quand le commutateur 78 est ouvert pendant la partie centrale de chaque intervalle de signalisation de données. La figure 5 illustre deux modes de fonctionnement du détecteur 60, l'un o le compensateur 90 applique une charge continue de correction de symétrie au noeud 75, l'autre o la charge est appliquée par intermittence. La forme d'onde A signifie trois intervalles consécutifs de signalisation (1, 2 et 3) d'une ligne du code PCM pour un message supposé de données de 1-0-0 (forme d'onde B). 2477S51 La forme d'onde C illustre la variation du niveau de luminance à la sortie du circuit de soustraction 26 (N valeur moyenne, I: valeur instantanée, T: région de transition). Il faut noter que comme la ligne contenant le message est précédée d'une ligne de luminance au niveau d'effacement (O unité IRE), le signal à la sortie du circuit de soustraction 26 est exactement égal à son entrée et varie entre 100 unités IRE pour un "1" logique (intervalle de signalisation 1) et 0 unité IRE pour un "0" logique (intervalles de signalisation 2 et 3). Il faut également noter que la valeur moyenne de la luminance, prise sur plusieurs lignes précédentes,est égale ou proche de 0 unité IRE comme on l'a précédemment expliqué. Par suite de cette différence entre les valeurs instantanée et moyenne de la luminance à la sortie de soustraction du filtre en peigne (22, 26), un plus fort courant est retiré du noeud d'intégrateur 75 pour un état logique "1"' PCN que celui appliqué au noeud 75 pour un état logique "0" (en ignorant, pour le moment, le compensateur 90). La forme d'onde D illustre le signal d'horloge en quadrature produit à la sortie du moyen d'ajustement de phase 60, qui est déphasé de 900 avec les intervalles de signalisation en PCM (forme d'onde A). Pendant la partie initiale (t.-t1) et la partie terminale (t3-t4) du premier intervalle de signalisation, la forme d'onde D est haute et ainsi le commutateur 78 est fermé. Cela complète un trajet de contre-réaction autour de l'amplificateur 70 qui auto-polarise celui-ci (C-MoS comme on l'a supposé) à un niveau qui est nominalement égal à la moitié de sa tension d'alimentation et rétablit l'intégrateur. Pendant la partie centrale (t1t3) du premier intervalle de signalisation, quand le signal d'horloge est bas, le commutateur 78 s'ouvre ainsi l'intégrateur est validé et le condensateur 79 se charge dans un sens négatif par le courant fourni au noeud 75 par l'amplificateur 73. La forme d'onde E illustre une composante de la tension au noeud 75 dûe uniquement au courant en rapport avec la luminance. Comme cela est illustré, la valeur de crête négative de cette tension pendant le premier intervalle de signalisation pour un état de données logiques "'1" est sensiblement supérieure aux valeurs de crête positives se produisant pendant les intervalles de signalisation 2 et 3 quand la donnée PCM est au "0" logique. Cela provient du fait que pendant le premier intervalle de-signalisation, la valeur instantanée du signal de luminance est presque de 100 unités IRE au-dessus de la valeur moyenne tandis que pendant les intervalles 2 et 3, elle est presque égale à la valeur moyenne. Dans le cadre de la présente description, les crêtes positives sont illustrées comme ééant légèrement supérieures à la valeur moyenne, si elles étaient égales à la valeur moyenne, l'intégraleserait null etles données ne seraient pas détectées. Bien entendu, dans la pratique, certaines données seront toujours détectées du fait de glissement du niveau moyen de luminance dépendant de la teneur de l'image. Les formes d'onde F et G illustrent la tension au noeud 75 pour deux modes de fonctionnement du compensateur -de symétrie 90. Dans la forme d'onde F, le compensateur 90 applique continuellement une charge au noeud 75 dans un sens s'opposant au courant produit par l'amplificateur 73 quand la donnée PCM est au "1" logique et aidant le courant produit par l'amplificateur 73 quand la donnée PCM est au "0" logique. La forme d'onde G est semblable à F à l'exception qu'au lieu que la charge soit appliquée continuellement (c'est-à-dire par une source de courant constant),e]Je est appliquéepar intermittence en quantités QD distinctes(par exemple par une pompe de charge) au début de chaque période d'intégration. Elle pourrait alternative- ment être appliquée en tout moment pendant la période d'intégration avant une transition positive de la forme d'onde D o la sortie de l'intégrateur est échantillonnée et stockée au moyen de la bascule 80. La forme d'onde H illustre le signal à la sortie du détecteur à la borne 82. A chaque fois que la forme d'onde D effectue une transition positive (t3, t7 t11), le commuta- teur 78 se ferme, rétablissant ainsi l'intégrateur et déclenchant simultanément la bascule 80. Comme le noeud 75 de l'intégrateur est négatif au temps t3, le signal à la sortie de l'amplificateur 70 est haut par rapport au seuil de la bascule 80, ainsi celle-ci est établie et produit un "1" logique à sa sortie réelle ou vraie (Q), qui correspond à la valeur de la donnée pendant l'intervalle de signalisation 1, Le fonctionnement est semblable pendant le.s intervalles 2 et 3 à l'exception que la donnée PCM est' à un "0" logique et que la bascule est rétablie et produit un 0 logique à sa sortie. Comme la bascule est seulement sensible aux transitions positives d'horloge (comme on l'a supposé), la donnée stockée restera à la sortie de la bascule pendant un temps égal à un intervalle de signalisation, en longueur, et sera retardée d'un temps égal à trois quartsd'un intervalle de signalisation (forme d'onde H). Comme cela est illustré par les formes d'onde F et G, l'intégration du signal de luminance n'a lieu que pendant la partie centrale de chaque intervalle de signalisation., C'est là o lestransitions du signal peuvent le moins probablement se produire (ce qui est indiqué par les lignes en pointillés sur la forme d'onde C)et o le rapport signal/ bruit est au maximum. L'intégrateur est efficacement inhibé pendant les parties initiale et terminale de chaque intervalle de signalisation o les transitions peuvent le plus probablement se produire, et ainsi une distorsion du signal pendant ces moments est efficacement supprimée. Sur la figure 6, l'amplificateur 73 est mis en oeuvre au moyen d'un transistor QI du type NPN fonctionnant en configuration d'émetteur commun. Le rapport de la résistance de charge de collecteur R2 et de la résistance de contre-réaction d'émetteur Rl détermine le gain de l'amplificateur. La résistance de charge de collecteur détermine également l'impédance de sortie de l'amplificateur qui doit être choisiepar rapport à la valeur du condensateur 2 47'51 77 de blocage de courant continu et du condensateur d'inté- gration 79 pour obtenir les deux constantes de temps largement espacées ci-dessus mentionnées. L'amplificateur 70 comprend des transistors à effet de champ à canal du type N (Q2) et à canal du type P (Q3) agencés en inverseur CMOS. Le commutateur 78 est une porte de transmission CMOS reliée entre la porte et le drain des transistors Q2 et Q3. Le compensateur 90 se compose d'une résistance R3 qui, dans ce cas, est reliée entre une source de tension d'alimentation -VI qui est plus positive que la moitié de la tension d'ali- mentation +V2 de l'inverseur CMOS, afin d'appliquer continuellement du courant au noeud 75. En fonctionnement, un niveau logique "1" en PCM force la tension au collecteur de QI à diminuer sensiblement tandis qu'un niveau logique "O"II provoque peu de changement. La charge ajoutée au condensateur 79 par la résistance R3 quand la porte 78 est ouverte équilibre les changements de tension au noeud 75 pour les états logiques différents comme cela est indiqué par la-forme d'onde F de la figure 5. La valeur de R3 doit être choisie de façon qu'une différence de tension de +Vl moins la tension de seuil logique de l'inverseur 70 produise un écoulement de courant dans R3, sensiblement égal à la moitié de l'écoulement de courant dans le condensateur 77 quand un signal d'entrée égal à 100 unités IRE de plus * que la moyenne est présent à l'entrée delamplificateur 73. La figure 7 est semblable à la figure 6 à l'exception que le compensateur 90 est mis en oeuvre au moyen d'une source de chargesdistinctes(pompe) plutôt qu'une source de courant continu. La pompe de charge comprend un inverseur 91 sensible au signal d'horloge en quadrature pour forcer un condensateur 95 à accumuler une charge par une diode 93, de l'alimentation V3 pendant les parties initiale et terminale de chaque intervalle de signalisation. L'inverseur 91 force alors le condensateur 95 à se décharger dans le condensateur 79 par une diode 97 pendant la partie centrale de chaque intervalle de signalisation (forme d'onde G, temps t1, t5, t9). La quantité et le sens du transfert de charge doivent être choisi comme on l'a précédemment expliqué pour équilibrer les valeurs crtte-à- crête de l'intégrale du signal en PCM par rapport au seuil de la bascule 80. Bien entendu l'invention n'est nullement limitée auxc modes de réalisation décrits et représentés qui n'ont 6té donnés qu'à titre d'exemple. En particulier elle comprend tous les moyens constituant des équivalents techniques des moyens décrits ainsi que leurs combinaisons si celles- ci sont exécutées suivant son esprit et mises en ouvre dans le cadre de la protection comme revendiquée. REVENDICATIONS 1. Détecteur synchrone de modulation par impulsions codées à utiliser dans un dispositif reproducteur vidéo du type o une donnée numérique est représentée par une modulation synchrone en série par impulsions codées d'un signal vidéo produit par ledit dispositif et détectéede façon synchrone au moyen d'une composante de synchronisa- tion de sous-porteuse de chrominance dudit signal vidéo, ledit signal vidéo tendant à présenter une distorsion à ses flancs menant et arrière, caractIrisé par un moyen oscillateur (42, 52, 62) sensible à ladite composante de synchronisation de sous-porteuse de chrominance dudit signal vidéo pour produire un signal de référence d'une phase prédéterminée par rapport aux intervalles de signa- lisation dudit signal vidéo modulé par impulsions codées, un moyen de déphasage (68) sensible audit signal de référence pour produire un signal d'horloge en quadrature de phase avec lesdits intervalles de signalisation dudit signal vidéo modulé par impulsions codées; un moyen intégrateur (70, 76) ayant une borne d'entrée pour recevoir ledit signal vidéo modulé par impulsions codées et une borne de sortie pour produire un signal de sortie intégré; un moyen de commande (78) sensible audit signal d'horloge et relié audit moyen intégrateur pour valider ledit moyen intégrateur quand ledit signal d'horloge est à une première valeur pendant la partie centrale de chaque intervalle de signalisation et pour rétablir ledit moyen intégrateur quand ledit signal d'horloge est à une seconde valeur pendant les parties initiale et terminale de chaque intervalle de signalisation; et un moyen de sortie (80) sensible à des transitions dudit signal d'horloge et audit signal de sortie intégré pour détecter la donnée numérique correspondant audit signal vidéo modulé par impulsions codées à la fin de chaque période d'intégration et pour stocker ladite donnée numérique jusqu'à la fin de la période d'intégration suivante afin de produire un signal de sortie modulé par impulsions codées ayant des distorsions réduites à ses flancs menant et arrière. 2. Détecteur selon la revendication 1 du type o la composante de synchronisation de sous-porteuse de chrominance précitée du signal vidéo est soumise à des erreurs en base des temps, caractérisé en ce que le moyen oscillateur précité comporte un moyen pour faire varier le signal de référence selon lesdites erreurs en base des temps. 3. Détecteur selon la revendication 1 du type o la composante de synchronisation de sous-porteuse de chrominance précitée du signal vidéo est à une fréquence différente de celle du signal de référence précité et est soumise à des erreurs en base des temps, caractérisé en ce que le moyen oscillateur précité comporte un moyen pour translater la fréquence de ladite composante de synchronisation de sous-porteuse de chrominance à celle dudit signal de réfé- rence etpour impartir des erreurs en base des temps audit signal de référence selon cellesde ladite composante de synchronisation de sous-porteuse de chrominance. 4. Détecteur selon la revendication 1, caractérisé en ce que le moyen de sortie précité comprend un moyen bistable (80) ayant une borne d'entrée de données reliée à une borne de sortie du moyen d'intégration précité, une borne d'horloge reliée pour recevoir le signal d'horloge cité et une borne de sortie (82) pour produire le signal de sortie de données numériques 5. Détecteur selon la revendication 4, caractérisé en ce que le moyen bistable précité est du type ayant une tension de seuil à la borne d'entrée de données précitée, qui se trouve dans une gamme prédéterminée de valeurs, et en ce que le moyen intégrateur précité comporte un amplificateur d'un type ayant une tension pemmanente de sortie, quand il est polarisé par une contre- réaction négative, qui se trouve dans ladite gamme prédéterminée de valeurs, 6. Détecteur selon la revendication 1, caractérisé en ce que le moyen intégrateur précité comporte une source de charge ayant un moyen résistif relié entre un point de tension de référence fixe et un noeud d'addition dans ledit moyen intégrateur auquel est appliqué lesignal vidéo en PCM précité, ledit moyen résistif appliquant continuellement du courant audit noeud. 7. Détecteur selon la revendication 1, caractérisé en ce que le moyen intégrateur précité comporte une source de charge comprenant un moyen formant pompe de charge pour accumuler une charge prédéterminée quand ledit moyen intégrateur est en mode de rétablissement et pour appliquer ladite charge prédéterminée et accumulée à un noeud d'addition dans ledit moyen intégrateur auquel le signal vidéo en PCM précité est appliqué quand ledit moyen intégrateur est en mode validé.