FR 2466906 A1 19810410 FR 8021020 A 19801001 La présente invention concerne un circuit permettant de détecter la transition effectuée par un signal entre un niveau et un autre niveau. Dans de nombreuses applications, il est nécessaire de détecter les transitions d'un signal pour permettre le déclenchement d'une opération ou d'une série d'opérations. Par exemple, dans une mémoire, il est souhaitable ou même nécessaire de détecter les varia- tions de l'information relative aux lignes d'adresse afin d'indiquer à la mémoire et aux circuits associés que l'information va être écrite ou lue dans la mémoire et que certaines fonctions d'aména- gement doivent être effectuées. Ces fonctions d'aménagement compren- nent la précharge ou la décharge de parties de la mémoire et doivent 8tre effectuées avant ou après une opération d'écriture ou de lecture. L'information relative aux lignes d'adresse est ensuite décodée nor- malement et détermine la position de mémoire dans laquelle un bit ou un mot doit être écrit ou lu. Dans les applications indiquées ci- dessus, ainsi que dans d'autres applications, le circuit de détection de transitions idéal doit répondre rapidement aux temps de montée et aux temps de retombée des signaux d'entrée, Etre fiable, ne contenir qu'un nombre réduit d'éléments, et être relativement simple. Un circuit dans lequel l'invention est mise en oeuvre comprend une borne d'entrée, à laquelle est appliqué un signal ayant des transitions entre deux valeurs, par exemple d'nn niveau haut à un niveau bas et inversement, un point de potentiel de polarisation, un point de sortie auquel doit être produit un signal correspondant à chaque transition du signal d'entrée, et un moyen permettant de coupler le point de potentiel de polarisation au point de sortie en fonction de la valeur du signal d'entrée. Un moyen de couplage constituant un mode de réalisation de l'invention comprend: un premier et un deuxième trajet de signaux connectés en parallèle entre le point de potentiel de polarisation et le point de sortie, o chaque trajet comprend un premier et un deuxième moyen de commutation et chaque trajet offre une faible impédance entre le premier point de potentiel et le point de sortie lorsque ses premier et deuxième moyens de commutation sont validés; et un moyen de commande connecté entre la borne d'entrée et les premier et deuxième moyens de commutation des premier et deuxième trajets afin de (a) valider le premier moyen de commuta- tion du premier trajet et invalider le premier moyen de commutation du deuxième trajet pour une valeur de signal d'entrée, et invalider le premier moyen de commutation du premier trajet et valider le premier moyen de commutation du deuxième trajet pour l'autre valeur de signal d'entrée, et (b) invalider le deuxième moyen de commuta- tion de chaque trajet après un premier retard par rapport à l'instant de validation du premier moyen de commutation de ce trajet, et valider le deuxième moyen de commutation de chaque trajet après un deuxième retard par rapport à l'instant d'invalidation du premier moyen de commutation de ce trajet. La description suivante, conçue à titre d'illustration de l'invention, vise à donner une meilleure compréhension de ses carac- téristiques et avantages; elle s'appuie sur les dessins annexés, parmi lesquels: - la figure 1 est un schéma de principe simplifié partiel de circuit matérialisant l'invention - la figure 2A est un schéma simplifié d'un inverseur complémentaire dont l'utilisation est appropriée dans le circuit de la figure 1 - la figure 2B est un graphe montrant les formes d'onde d'entrée et de sortie associées au circuit de la figure 2A; et - la figure 3 montre les formes d'onde associées à divers points du circuit de la figure 1. Les dispositifs actifs dont l'emploi est préféré dans la mise en oeuvre de l'invention sont ceux appartenant à la catégorie désignée dans la technique par l'expression "transistors à effet de champ à grille isolée (TECGI)". Pour cette raison, le circuit sera illustré au moyen de tels transistors et sera décrit sur cette base. Toutefois, ceci ne vise pas à éliminer l'utilisation d'autres dispo- sitifs appropriés de sorte que, à cet effet, l'expression "transistor", qui est employée sans limitation dans les revendications, sera utilisée dans un sens générique. On note que, sur les figures annexées, les TECGI (transistors à effet de champ à grille isolée) à mode d'enrichissement du type de conductivité P sont identifiés par la lettre P suivie d'un numéro-de référence particulier, et les TECGI à mode d'enrichissement du type de conductivité N sont identifiés par la lettre N suivie d'un numéro de référence particulier. Les caractéristiques des TECGI sont bien connues et ne nécessitent pas d'explications détaillées, Mais, pour permettre une meilleure compréhension de la description, on rappellera les définitions et caractéristiques suivantes utiles pour l'inven- tion. 1. Chaque TECGI possède une première et une deuxième électrode qui définissent les extrémités de son trajet de conduction, ainsi qu'une électrode de commande (grille) dont le potentiel appliqué détermine s'il y a ou non conductivité dans le trajet de conduction. Les première et deuxième électrodes d'un TECGI sont respectivement désignées comme étant l'électrode de source et l'électrode de drain. Pour un TECGI de type P, l'électrode de source est définie comme étant celle des deux électrodes qui possède le potentiel appliqué le plus positif (le plus élevé). Pour un TECGI de type N, l'électrode de source est définie comme celle des deux électrodes qui possède le potentiel le moins positif (le plus bas). 2. La conduction a lieu lorsque le potentiel grille-source appliqué (V GS) est dans un sens propre à rendre conducteur le transis- tor et a une amplitude supérieure à une valeur donnée, laquelle est définie comme étant la tension de seuil (V T) du transistor. Pour rendre conducteur un transistor de type P. sa tension de grille (V) doit être plus négative que sa tension de source (V s) d'une valeur au moins égale à la tension de seuil (V T). Pour rendre conducteur un transistor de type N, sa tension de grille(V G) doit être plus posi- tive que sa tension de source (V s) d'une valeur au moins égale à la tension de seuil (VT). 3. Les TECGI sont bidirectionnels en ce sens que, lorsqu'un signal de validation est appliqué à l'électrode de commande, du courant peut circuler dans l'un ec l'autre sens suivant le trajet de conduc- tion défini par la première et la deuxième électrode, c'est-à-dire que la source et le drain sont interchangeables, De plus, dans la discussion suivante, il sera commode de présenter le fonctionnement en termes booléens. La convention arbitrairement adoptée est qu'une tension relativement plus positive (à savoir se trouvant au niveau ou au voisinage de VDD) représente le chiffre binaire "1", également appelé "haut", et la tension rela- tivement moins positive (à savoir se trouvant au niveau ou au voisi- nage du potentiel de la terre) représente le chiffre binaire "0", également appelé "bas". Pour simplifier encore l'explication relative au fonctionnement du circuit, on d ira quelquefois qu'un "1" ("haut") ou un "0" ("bas") est appliqué à un circuit ou en est reçu, au lieu de dire qu'une tension qui pourrait être désignée par "1" ou "0" est appliquée ou reçue. Le circuit de la figure 1 comporte une première chaine (11a) de quatre transistors permettant de détecter "précocement" la montée d'un signal orienté positivement ou croissant, et une deuxième chatne (11b) de quatre transistors servant à détecter "précocement" la re- tombée d'un signal orienté négativement ou décroissant. Les transis- tors de la chaîne lla comprennent l'indice "a" dans leurs caractères de référence et les transistors de la chaîne llb comportent l'indice "b" dans leurs caractères de référence. Chaque chaîne comporte deux tran- sistors de type de conductivité P (Pla et P2a.; Plb et P2b) dont les trajets de conduction sont connectés en série entre une première borne d'alimentation 20 et une borne de sortie 22, et deux transis- tors de type de conductivité N (Nla et N2a; Nlb et N2b) dont les trajets de conduction sont connectés en série entre la borne 22 et une borne 24. Le potentiel de la terre, ou un potentiel nul, est appliqué à la borne 24, et un potentiel VDD, qui est positif (par exemple de 5 volts) par rapport au potentiel de la terre, est ap- pliqué à la borne 20. Des signaux d'entrée produits par une source extérieure (non représentée) sont appliqués au circuit par l'intermédiaire d'une ligne d'adresse 12. Les signaux d'entrée (VIN), qui sont re- présentés par la forme d'onde A de la figure 3, varient entre un premier niveau (également identifié comme étant un potentiel nul, le potentiel de la terre, ou "0") et un deuxième niveau (également identifié comme étant le potentiel VDD, ou bien "1"). La ligne d'entrée 12 est connectée aux électrodes de grille des transistors Nla et Plb et à l'entrée d'un inverseur Il. La sortie de 1'inverseur Il est connectée aux électrodes de grille des transistors Pla et Nlb et à l'entrée d'un inverseur I2. La sortie de l'inverseur I2 est connectée à la première entrée (désignée par 1 sur la figure 1) d'une porte ET, désignée par Gi, à deux entrées, et la sortie de la porte Gl est connectée aux électrodes de grille des transistors N2b et P2b, ainsi qu'à la pre- mière entrée (entrée 1) d'une porte ET désignée par la référence G2 à deux entrées. La sortie de la porte G2 est connectée aux électrodes de grille des transistors P2a et N2a. Un signal de commande, désigné par la référence "CS", pro- duit par une source extérieure (non représentée) est appliqué aux deux secondes entrées (entrées 2) des portes Gl et G2. Lorsque le signal CS est "bas", les signaux de sortie respectifs V 1 et VG2 des portes Gi et G2 sont maintenus "haut" et empêchent la production d'impulsions à la sortie 22, laquelle reste de niveau "bas". Pour la condition VGl=VG2 ="haut", les transistors P2a et P2b sont non conducteurs et, selon que VIN est "haut" ou "bas", les transistors Nla et N2a sont conducteurs ou bien les transistors Nlb et N2b sont conduc- teurs. Pour le fonctionnement du circuit qui va être décrit ci-après, on suppose que le signal CS est constitué d'impulsions de validation "haut" à produire à la sortie 22 du circuit pour chaque transition du signal d'adresse. Pour permettre une meilleure compréhension du fonction- nement, on va iûdiquerle détail de certaines caractéristiques des composants du circuit. L'inverseur Il qui est représenté sur la figure 1 est un inverseur complémentaire constitué d'un transistor Pll dont le trajet de connexion est connecté en série avec un transistor Nil entre le potentiel VDD et la terre. Les grilles des transistors PlI et NlI sont connectées à l'entrée de l'inverseur et leurs drains sont con- nectés à sa sortie. Le transistor NlI est par construction beaucoup plus grand que le transistor Pll, si bien que le point de commutation (ou de déclenchement) de l'inverseur Il est très près de la tension de seuil (VTN) du transistor Nll, soit par exemple 1 V. Ainsi, comme on peut le voir sur la figure 2B, la tension de sortie (V1) de l'inver- seur Il passe de "haut" à "bas" très rapidement après que le signal d'entrée de l'inverseur Il se soit élevé juste au-dessus de la tension VTN. Puisque le transistor Nil est très grand, il peut très rapidement décharger la capacité présenue à sa sortie dans la terre. La ten- sion Vl ne va de "bas" à "haut" qu'après que la tension appliquée à l'inverseur Ilest tombée au-dessous de V, puis, du fait que le transistor Pll est petit, il faut un temps relativement long pour charger jusqu'à la tension V la capacité existant à sa sortie. DD Ainsi, l'inverseur Il est dissymétrique, en ce qu'il répond plus rapidement dans un sens que dans l'autre. L'inverseur I2, qui est un inverseur complémentaire cons- titué de transistors de types P et N, comme cela est représenté de façon simplifiée sur la figure 2A, fait fonction de réseau retar- dateur bilatéral. Ceci peut être obtenu par le fait que ses tran- sistors P et N sont très petits. Ainsi, l'impédance (Z) des trajets de conduction de ses transistors P et N est relativement (de façon égale) élevée, même lorsque les transistors sont conducteurs. Ainsi, le signal de sortie de l'inverseur I2,qui est l'inverse de son signal d'entrée, est notablement retardé par rapport au signal d'entrée. A titre d'exemple, le retard produit par l'inverseur I2 (qui est nota- blement plus grand que le retard produit par l'inverseur I2) se trouve dans la gamme de 30 ns. Dans les deux chaînes (lla, llb) de transistors, les transistors de type P sont de quatre à cinq fois plus grands que les transistors de type N. Les transistors de type P tendent donc à ré- pondre plus tût (pour des tensions VGS égales) et à présenter une capa- cité de transport de courant plus élevée que les transistors de type N. Puisque l'impédance Z d'un transistor est fonction du rapport largeurlongueur (W/L), des transistors plus grands ont des impédances plus petites et par conséquent une conductivité supérieure pour n'importe quelle valeur donnée du potentiel de grille-source VGS. Dans la discussion suivante, on identifiera les impédances des divers transistors par la lettre Z suivie du caractère de référence du transistor. On va maintenent examiner le fonctionnement du circuit, d'abord pour la condition (a), à savoir lorsque le signal d'entrée VIN se trouve au niveau "bas" ou à "O", puis pour la condition (b), lorsque VIN fait une transition de "bas" à "haut" (ou V DD) puis pour la condition (c), à savoir lorsque VIN est "haut", et finalement pour la condition (d), o VIN fait une transition de "haut" à "bas". (a) Lorsque VIN est "bas", V1 se trouve à VDD. Les tran- sistors Pla et Nla sont non conducteurs, les transistors Plb et Nlb sont conducteurs, la sortie de l'inverseur I2 (VI2) est au niveau "bas" et la tension VG1 est "haut". Ainsi, le transistor N2b est conducteur et le transistor P2b est non conducteur. La tension VG2 est "bas" et le transistor P2a est conducteur tandis que le transis- tor N2a est non conducteur. La tension V0 existant à la sortie 22 est maintenue au potentiel de la terre du fait de l'action de ver- rouillage des transistors Nlb et N2b qui sont conducteurs. On note que, dans chacune des chaines ila et llb, l'un des transistors P est conducteur, tandis que l'autre n'est pas conducteur. Ainsi, il n'existe aucun trajet de conduction à faible impédance entre les bornes 20 et 22. (b) On suppose maintenant que le signal d'adresse effectue une transition positive à l'instant toi comme cela est indiqué dans la forme d'onde A de la figure 3. Dès que la tension VIN est quelque peu plus positive que la tension de seuil VTN du transistor NMl de l'inverseur Il, la ten- sion V1 passe au niveau "bas", comme cela est indiqué pour l'instant t1. Le transistor Pla (de grande taille) devient conducteur presque immé- diatement, tandis que le transistor Nlb (de petite taille) devient non conducteur. Puisque le transistor P2a est déjà conducteur, les transistors Pla et P2a offrent une impédance relativement faible entre les bornes 20 et 22 et tire la tension V0 vers la valeur VDD, Il existe également un trajet de conduction entre la borne 22 et la terre, puisque le transistor N2b est encore conducteur et que le transistor Nlb, bien qu'il ait été commuté vers l'état non conducteur, conduit encore. Mais les transistors Pla et P2a sont beaucoup plus grands que les transistors Nlb et N2b et peuvent amener la tension V0 bien au-dessus de la valeur VDD/2 même si le transistor N2b n'avait pas été commuté vers l'état non conducteur. Si l'on suppose que Zla ZNlb = 4ZPib = 4ZP2b (pour des valeurs égales de la ten- sion VGs), alors la tension VO s'élève jusqu'à 0,8 fois la valeur VDD, Puisque le transistor N2b a été commuté vers l'état- non conducteur, son impédance est encore plus élevée que 4ZPla et les transistors Pla et P2a peuvent conduire la tension V0 jusqu'au voisinage de la valeur VD. De mme puisque tes impédances de Nlb et N2b sont élevées et puisqu'ils ne sont conducteurs que pour une brève durée, comme cela sera expliqué ci-après, il apparaît une faible dissipa- tion de puissance. La tension de sortie (VI2) de l'inverseur I2 répond lentement à la transition "haut" vers "bas" apparaissant à son entrée. Mais après un certain retard (T D),-la tension de sortie de l'inverseur I2, qui est indiquée à l'instant t3 dans la forme d'onde C de la figure 3, passe à "haut", ce qui amène la tension VGl à devenir "bas". Ceci commute le transistor N2b vers l'état non conducteur et le transistor P2b vers l'état conducteur. L'état "bas" de la tension V Gl amène la tension VG2 à passer à "haut", ce qui commute le transis- tor P2a vers l'état non conducteur et le transistor N2a vers l'état conducteur. La commutation du transistor P2a vers l'état non conduc- teur met fin à l'impulsion positivement orientée qui se produit dans la tension de sortie V0 (à l'instant t4) et aboutit au trajet de conduction de faible impédance offert par les transistors Pla et P2a entre les bornes 22 et 20. Concurremment, le transistor Plb est commuté vers l'état non conducteur par la transition positive du signal d'entrée. Avec le transistor P2a dans l'état non conducteur, les transistors Nla et N2a, qui ont été rendus conducteurs, peuvent rapidement décharger la borne de sortie jusqu'au potentiel de la terre. Ainsi, il est produit une impulsion dès que l'amplitude de la transition positive de la tension VIN est devenue plus positive qu'une tension de seuil prédéterminée (V TN). Pour le fonctionnement du circuit, il faut noter que la tension VIN est appliquée à la grille du transistor Plb et que la tension Vl, qui est égale à l'inverse de la tension V IN est appliquée à la grille de Pla. Ainsi, lorsque la tension VIN est dans l'état "haut", le transistor Pla est commuté vers l'état conducteur et le transistor Plb vers l'état non conducteur et, lorsque la tension VIN est dans l'état "bas", le transistor Pla est commuté vers l'état non conducteur et le transistor Plb vers l'état conducteur. La tension Vl, qui est retardée et inversée par l'inver- seur 12, puis inversée par la porte Gl, est appliquée à la grille du transistor PMb. Par conséquent, après un certain retard (TDl) l'inver- se du signal appliqué à la grille du transistor Plb est appliqué à la grille du transistor P2b. Puisque les transistors Plb et P2b sont du même type de conductivité, ils ne peuvent conduire tous les deux que pendant la durée du retard. (c) Lorsque la tension VIN est dans l'état "haut", la tension Vl est dans l'état "bas". Les transistors Pla et Nla sont rendus conducteurs, tandis que les transistors Plb et Nlb sont rendus non conducteurs. La tension VI2 est dans l'état "haut" et la ten- sion VGi est dans l'état "bas". Ainsi, le transistor P2b est conduc- teur et le transistor N2b est non conducteur. La tension VG2 est dans l'état "haut", ce qui rend conducteur le transistor N2a et non conduc- teur le transistor P2a. La tension VO est maintenue au potentiel de la terre du fait de la conductian des transistors Nla et N2a. On note que, dans la chaine lla, le transistor Pla est conducteur tandis que le transistor P2a est non conducteur et que, dans la chaîne llb, le transistor Plb est non conducteur tandis que le transistor P2b est conducteur. L'analyse de la boucle de propagation du signal indique que, dans l'état stationnaire (lorsque la tension VIN est "haut" ou "bas"), le signal appliqué à la grille du transistor P2b est le complé- ment du signal appliqué à la grille du transistor Plb, et le signal appliqué à la grille du transistor P2a est le complément du signal appliqué à la grille Pla. Ainsi, dans l'état stationnaire, l'un des transistors de type P de chaque chaîne est commuté vers l'état non conducteur et l'autre vers l'état conducteur. Ainsi, à chaque fois que le transistor Pla ou le transistor Plb est rendu non conducteur, l'autre transistor de type P qui est en série avec lui est rendu conducteur. Par conséquent, à chaque fois que le transistor Pla ou le transistor Plb est ensuite rendu conducteur, aucun transistor de type P (P2a ou P2b),autre que le transistor (Pla ou Plb) qui est rendu conducteur, ne doit être commuté à l'état conducteur pour pro- duire un trajet de faible impédance entre le point d'application de la tension VDD et la borne 22. Ainsi, il est possible d'obtenir une réponse très rapide à une transition du signal d'entrée, ainsi que cela sera discuté ci-après. (d) On suppose maintenant que la tension VIN effectue une transition négative de l'état "haut" vers l'état "bas". Dès que la tension VIN diminue d'une valeur légèrement supérieure à la tension VP en deçà de la tension V o V. est la TP DD>'TP tension de seuil du transistor Pfb, ce dernier est commuté dans l'état conducteur. Puisque le transistor P2b est déjà conducteur, les transistors Pib et P2b amènent la tension de sortie vers la valeur VDD, même si les transistors Nla et N2a sont conducteurs. On rappelle que les transistors Nla et N2a sont de petite taille et on note en outre que, lorsque VIN diminue, le transistor Nla subit une commutation vers l'état non conducteur. Ainsi, bien que les transis- tors Plb et P2b ne verrouillent pas la tension V sur la valeur VDD, ils élèvent immédiatement la tension V vers une valeur proche de VDD, puisque la conductance des transistors Plb et P2b est très supé- rieure à la conductance des transistors Nla et N2a. Ainsi, une impul- sion positive est produite à la sortie de la borne 22 (à l'instant t) très tôt après que la tension VIN commence à faire une transition négative. En ce qui concerne la transition négative, la tension V0 reste au niveau "haut" pendant une durée contenant le laps de temps (de t5à t6), identifié comme étant le retard (Ts) qu'il faut pour que la transition négative de la tension VIN atteigne la valeur VTN du transistor Nll (le niveau logique de commutation du signal d'entrée), plus le retard apporté par les inverseurs Il et I2; on suppose que le retard apporté par 12 est dominant. Lorsque la tension VIN tombe juste au-dessous de la va- leur VTN, la tension de sortie de lInverseur Il commute du niveau "bas" au niveau "haut" à l'instant t6. Ceci rend immédiatement le transistor Pla non conducteur et le transistor Nlb conducteur (mais les transistors Plb et P2b restent conducteurs). Après un certain retard (T D), l'inverseur I2 répond et la tension VI2 passe à l'état "bas"à l'instant t7, ce qui amène la tension V G à passer dans l'état "haut". Par conséquent, le transistor P2b commute vers l'état non conducteur et interrompt la conduction de la chaîne llb entre le point d'application de VDD et la borne 22. Le transistor N2b est rendu conducteur et, puisque le transistor Nlb est déjà conducteur, ceci décharge rapidement la sortie jusqu'au potentiel de la terre. Le fait que la tension V soit à l'état "haut" amène la tension VG2 à passer dans l'état "bas", ce qui rend conducteur le transistor P2a et non conducteur le transistor N2a. Ainsi, la chaîne lla est prête pour la transition positive suivante du signal d'entrée, et le circuit est ramené à l'état stationnaire décrit ci-dessus pour VIN = 0. De la même manière que dans le cas de la transition posi- tive il faut noter que après un certain retard le signal(V) tive il faut noter que, apres un certain retard, le signal (VG2 appliqué à la grille du transistor P2a est l'inverse du signal (V1) appliqué à la grille du transistor. Pla. Ainsi-, les transistors Pla et P2a ne peuvent conduire tous deux que pendant la durée du retard. Les impulsions produites à la borne de sortie 22 sont appliquées à un circuit de charge 15, qui excite ensuite d'autres parties (non représentées) d'une mémoire. Dans le circuit de la figure 1, sont réalisées une détec- tion "précoce" de la transition positive et une détection "précoce" de la transition négative. Toutefois, l'impulsion de sortie produite en réponse à la transition négative est maintenue plus longtemps que l'impulsion de sortie produite pour la transition positive. Le carac- tère dissymétrique de l'inverseur Il fait que la tension V0 est maintenue à l'état "haut" pendant une plus longue durée que le bord de retombée de la tension VIN. Le circuit qui vient d'être décrit autorise un niveau TTL (logique transistor-transistor) dont les excursions de tension d'entrée varient de façon typique entre 0,8 V et 2,4 V. Pour facili- ter la discussion, on a supposé que les signaux inférieurs à 1,0 V définissaient l'état logique "0" et que les signaux supérieurs à 1,0 V définissaient l'état logique "1". Le circuit de la figure 1 est donc conçu pour commuter autour du niveau 1 V. A la transition positive survenant dès que la tension de seuil VTN du transistor Nil (et du transistor Nla) a été atteinte (cette valeur étant supposée être de 1 V), le niveau de commutation du signal d'entrée est déjà atteint, et un signal de sortie est pro- duit. A la transition négative, c'est-à-dire dès que VIN a diminué au- dessous de la valeur (VDD - VTp), une impulsion positive, indiquant une transition négative, est produite. Toutefois, ce niveau de détection de transition (à savoir V D - VTp) se trouve au-dessus du niveau de commutation (qui est par exemple de 1 V) du circuit et on ne peut pas savoir, lorsque la tension VIN se trouve à la valeur (VD - VTp) si un niveau zéro est en train d'être appliqué à la ligne d'adresse 12 ou non. Ainsi, l'impulsion V0 positive est mainte- nue entre l'instant o VIN est égal à (VDD - VTP) jusqu'à l'instant o VIN est égal àu niveau logique de commutation (plus le retard inhérent). Cette caractéristique permet la production précoce d'une impulsion de précharge, laquelle peut être envoyée à diverses parties d'une mémoire avant la validation d'un signal'de données réel. Dans le circuit de la figure 1, on utilise des transistors complémentaires. Mais le circuit peut fonctionner si l'on remplace les transistors de type N représentés par une charge commutée ou constante entre la borne 22 et la terre, le reste du circuit restant inchangé. Les transistors Pla, P2a,Plb et P2b ont toujours pour fonc- tinn de produire une impulsion à la sortie 22 pour chaque transition du signal d'entrée. Toutefois, selon le type de charge, la dissipation de puissance pourrait-être plus élevée que celle du circuit de la figure 1. Il est évident que les transistors de type P pourraient être remplacés par d'autres types de moyens de commutation sans cesser pour autant depermettre la détection des transitions. Par exemple, les transistors Pla et P2a pourraient être remplacés par un dispositif possédant un unique canal de conduction et deux électrodes de commande. Ceci suppose naturellement que, pour un état du signal (correspondant par exemple au cas o un signal de validation est appliqué aux deux électrodes de commande), un courant d'une certaine valeur peut être amené à circuler dans le canal de conduction, et que, pour d'autres états de signal (par exemple lorsqu'un signal d'invalidation est appliqué à l'une des électrodes de commande ou aux deux), un courant d'une autre valeur peut passer dans le canal de conduction (ou bien aucun courant ne peut passer). Il est également évident que l'ordre relatif des transis- tors Plb, P2b, ou Pla, P2a, ou N2b, Nlb ou N2a, Nla est sans importance, puisque les deux dispositifs en série doivent être conducteurs pour offrir un trajet de conduction. Dans le circuit de la figure 1, il est décrit une détection asymétrique. Il faut toutefois comprendre que la détection d'une tran- sition du signal d'entrée et la production d'une indication correspon- dante (impulsion de sortie) peuvent être réalisées pour à peu près n'importe quel point entre la valeur VTN et(VDD - VTP) Dans le circuit de la figure 1, la tension de sortie est normalement rapportée au potentiel de la terre et des impulsions de sortie positives sont produites pendant les transitions du signal de sortie. Il est évident que le circuit peut être modifié de façon que la tension de sortie se trouve normalement au potentiel VDD et que des impulsions de sortie négativement orientées soient produites pendant les transitions du signal d'entrée. Bien entendu, l'homme de l'art sera en mesure d'imaginer, à partir du circuit dont la description vient d'être donnée à titre simplement illustratif et nullement limitatif, diverses variantes et modifications ne sortant pas du cadre de l'invention. R E V E N D I C A T I 0 N S 1. Circuit permettant de détecter des transitions entre deux valeurs ("haut" et "bas") d'un signal d'entrée (V IN) et comprenant une entrée (12) qui reçoit ledit signal d'entrée, un premier point (20) d'application d'un potentiel de polarisation (VDD), un point de sortie (22), et un moyen permettant de coupler ledit premier point au point de sortie en fonction de la valeur de signal d'entrée, le circuit étant caractérisé en ce que ledit moyen de couplage comprend: un premier et un deuxième trajet de signal (la, llb) connectés en parallèle entre ledit premier point et le point de sor- tie, o chaque trajet comporte un premier et un deuxième moyen de. commutation (Pla, P2A; Plb, P2b), et offre un trajet d'impédance relativement faible entre ledit premier point et ledit point de sor- tie lorsque son premier et son deuxième moyen de commutation sont validés, et un moyen de commande (Il, 12, Gi, G2) connecté entre ladite entrée et les premier et deuxième moyens de commutation des premier et deuxième trajets de signal, qui répond au signal se trouvant à l'entrée en (a) validant le premier moyen de commutation (Pla) du premier trajet et invalidant le premier moyen de commutation (Plb) du deuxième trajet pour une certaine valeur ("haut") du signal d'entrée, et invalidant le premier moyen de commutation du premier trajet et validant le premier moyen de commutation du deuxième tra- jet pour l'autre valeur ("bas") du signal d'entrée, et (b) invalidant le deuxième moyen de commutation (P22a P2b) de chaque trajet de signcal après m premier retard (TD) par rapport à l'instant o le premier moyen de commutation de ce trajet est validé, et validant le deuxième moyen de commutation de chaque trajet de signal après un deuxième re- tard par rapport à l'instant o le premier moyen de commutation de ce trajet est invalidé. 2. Circuit selon la revendication 1, caractérisé en ce que chacun des moyens de commutation est un transistor possédant une première et une deuxième électrode (source et drain) qui définissent les extrémités d'un trajet de conduction, et une électrode de commande (grille). 3. Circuit selon la revendication 1 ou 2, caractérisé en ce qu'il comporte en outre un deuxième point d'application de potentiel de polarisation (terre), et un moyen (Nla, N2a; Nlb, N2b) connecté entre ledit point de sortie et ledit deuxième point d'application de potentiel de polarisation afin de former sélectivement entre eux un trajet de conduction. 4. Circuit selon la revendication 1, caractérisé en ce que-le premier et le deuxième moyen de commutation du premier trajet de signal sont respectivement un premier et un deuxième transistor (Pla, P2a), et en ce que le premier et le deuxième moyen de commutation du deuxième trajet de signal sont respectivement un troisième et un quatrième transistor (Plb, P2b), chaque transistor ayant un trajet de conduc- tion (source-drain) et une électrode de commande (grille), les tra- jets de conduction du premier et du deuxième transistor étant connectés en série entre le point de sortie et ledit premier point, les trajets de conduction du troisième et du quatrième transistor étant connectés en série entre le point de sortie et ledit premier point, ledit pre- mier point et les électrodes de commande des premier, deuxième, troi- sième et quatrième transistors étant connectés au moyen de commande, le circuit étant caractérisé en outre en ce qu'il comporte un deuxième point d'application de potentiel de polarisation (terre), des cin- quième, sixième, septième et huitième transistors. (Nla, N2a, Nlb, N2b), chaque transistor possédant un trajet de conduction (source-drain) et une électrode de commande (grille), les trajets de conduction des cinquième et sixième transistors étant connectés en série entre le point de sortie et ledit deuxième point; les trajets de conduction des septième et huitième transistors étant comnnectés en série entre le point de sortie et ledit deuxième point, le moyen de commande étant couple aux électrodes de commande des cinquième, sixième, septième et huitième transistors de façon à (a) valider concurremment l'un des premier et cinquième transistors tout an invalidant l'autre, (b) va- lider concurremment l'un des troisième et septième transistors tout en invalidant l'autre, (c) invalider le sixième transistor lorsque le deuxième transistor est validé et valider le sixième transistor lorsque le deuu:ime transistor est invalidé et (d) invalider le huitième transistoe lorsque le quatrième transistor est validé et valider le huitième transistor lorsque le quatrième transistor est invalide 5. Circuit selon la revendication 4, caractérisé en ce que chacun des premier, deuxième, troisième et quatrième transistors est d'un premier type de conductivité (P), en ce que chacun des cinquième, sixième, septième et huitième transistors est du type de conductivité (N) qui est opposé au premier type de conductivité, et en ce que le moyen de commande comporte un moyen qui connecte les électrodes de commande des troisième et cinquième transistors à ladite entrée, un premier inverseur (Il) connecté par son entrée à ladite entrée et par sa sortie aux électrodes de commande des premier et septième transistors, un réseau retardateur commandé (I2, Gl) connecté entre la sortie du premier inverseur et les 'électrodes de commande des quatrième et huitième transistors, et un moyen d 'inversion (G2) connecté entre la sortie dudit réseau retardateur commandé et les électrodes de commande des deuxième et sixième transistors. 6. Circuit selon la revendication 5, caractérisé en ce que ledit réseau retardateur commandé comporte un inverseur (I2) d'impé- dance élevée dont le signal de. sortie est effectivement retardé par rapport à son signal d'entrée, et une première porte (Gi) à deux entrées, l'une (1) des entrées étant connectée à la sortie de l'inver- seur d'impédance élevée et une deuxième entrée (2) étant connectée de façon à recevoir un signal de-commande (CS), et en ce que ledit moyen d'inversion est une deuxième'porte (G2) à deux entrées, dont l'une est connectée à la sortie de la première porte, et la deuxième est connectée de façon à recevoir ledit signal de-commande.