FR 2462815 A1 19810213 FR 8016667 A 19800729 246 2815 La présente invention se rapporte à des améliorations des synthétiseurs de fréquence à grande vitesse et plus particulièrement aux synthétiseurs de fréquence du type à boucle à verrouillage de phase. Dans un synthétiseur de fréquence conventionnel à boucle à verrouillage de phase, comme représenté sur la figure 1, la fréquence de sortie fo est égale à N fois la fréquence de référence fr. Si nous supposons que la boucle est verrouillée et stabilisée, lorsque l'on introduit dans l'oscillateur commandé en tension (VCO) une petite varia- tion de fréquence Af, cet oscillateur va revenir à la fréquence correcte sans glissement de cycle; ceci sous réserve que cette variation ne soit pas trop grande. Cette variation dans le temps de l'erreur de fréquence dépend de la largeur de bande de la boucle et du facteur d'amortissement. Dans des structures normales, si la boucle de réaction est ouverte et si la fréquence de l'oscillateur commandé en tension reste à l'intérieur des limites définies par fo+Af, l'oscillateur commandé en tension sera attiré vers la fréquence fo sans glissement de cycle aussi longtemps qu'il existe des conditions initiales correctes. Souvent, on désire changer la fréquence de sortie parce que l'on veut effectuer un saut en fréquence. Dans ce système, on change alors le nombre de base N de la division, ce qui oblige l'oscillateur commandé en tension à effectuer un saut de fréquence. Dans certains systèmes, le temps qui s'écouleentre l'instant o l'on change N et l'instant (temps d'établissement) o la fréquence est revenue à une valeur correspondant à une erreur inférieure à une erreur spécifiée fe, est important. Souvent, on désire et il est préférable que ce temps d'établissement soit aussi court que possible. Dans une boucle optimisée, ce temps d'établissement est à peu près inversement proportionnel à la fréquence de référence fr. Plus la valeur de la fréquence de référence est importante, plus le temps d'éta- blissement est faible. En augmentant ou en diminuant de une unité la valeur de N, on modifie la fréquence de sortie fo de la valeur fr. Le temps d'établissement serait donc inversement proportionnel à l'espace- ment des canaux. Les systèmes actuels sont toutefois handicapés dans une certaine mesure du fait qu'il est dans la nature habituelle du diviseur de fréquence que N soit un nombre entier. L'invention a pour objet d'apporter une modification du synthétiseur de fréquence, de type conventionnel, à boucle à verrouillage 24628 15 de phase, comme représenté sur la figure 1, de façon que la valeur moyenne du nombre de base N de la division puisse être un nombre non entier alors qu'actuellement il doit être un nombre entier. De cette façon, on peut augmenter la fréquence de référence et puisque le temps d'établissement est approximativement inversement proportionnel à la fréquence de référence, ceci permet de réduire ce temps d'établissement sans nécessiter d'accroissement de l'espacement des canaux. Ce changement du circuit est principalement assuré par l'emploi d'un diviseur programmable qui autorise l'emploi d'un nombre de base N N de la division qui ne soit pas entier, en effectuant la division par X o X est un entier inférieur à N, lorsque le nombre de base de la divi- sion est pair et en effectuant alternativement la division par N+r et N-i -r, lorsque le nombre de base de la division est impair. Il est prévu un circuit complémentaire pour exécuter cette opération de façon qu'en programmant le diviseur, on puisse obtenir la fréquence de sortie désirée sans changement de l'espacement des canaux. Lorsque le nombre N affiché au programme est impair, il peut exister des bandes latérales importantes à plus ou moins la fréquence de référence et ses multiples autour de la fréquence fournie par l'oscil- lateur commandé en tension. Pour éliminer ces bandes latérales d'inter- férence, il est prévu un atténuateur pour annuler les variations du signal de sortie du dispositif échantillonneur-bloqueur, variations qui se traduisent par la bande latérale. Un moyen en variante pour enlever les bandes latérales est de prévoir qu'un signal de sortie inversé d'une porte ET soit appliquéà une mémoire à verrouillage qui reçoit une brève impulsion de la part du train d'impulsions. Ceci se traduit par un signal de sortie de la mémoire présentant une onde carrée en phase avec l'onde en dents de scie de la fréquence de référence. En additionnant ces deux formes d'onde dans un rapport correct, on obtient une forme d'onde dont le signal de sortie, lorsqu'on l'échantillonne dans le dispositif échantillonneur-bloqueur, est un courant continu, ce qui élimine toute bande latérale parasite. Si l'amplitude de l'onde carrée du signal de sortie de la mémoire est inversement proportionnelle à N, on obtient une compensation parfaite pour toutes les valeurs de N. Ceci peut s'obtenir avec un convertisseur numérique-analogique (N/A) inséré à la suite de la mémoire à verrouillage. S'il est suffisant d'avoir une compensation simplement pour la valeur de N, on peut se passer du convertisseur numérique-analogique. 2 4 6 28 15 L'invention prévoit également l'emploi d'un compteur à module double, à la sortie de l'oscillateur commandé en tension, couplé avec un compteur de contrôle de module et un compteur de base pour achever le système mentionné. Le compteur de contrôle de module est positionné sur un nombre programmé qui est décrémenté chaque fois que le compteur à module double émet une impulsion. Le compteur à module double effectue une division jusqu'à ce que'le compteur de base atteigne la valeur zéro, ce compteur de base émettant alors une impulsion en direction du détec- teur de phase. Cette impulsion repositionne le compteur de contrôle de module et le compteur de base sur le nombre programmé qui peut être soit impair,soit pair, démarrant ainsi un autre cycle de comptage. Pour cer- taines valeurs de N, il est également prévu un programme modifié pour des cycles en variante. Par conséquent, c'est un objet de l'invention d'apporter un synthétiseur de fréquence à grande vitesse qui réduise le temps d'éta- blissement du système en cas de changement de la fréquence de sortie. C'est également un autre objet de l'invention de minimiser ce temps d'établissement de la fréquence sans que cela nécessite d'accroître l'espacement des canaux. C'est un autre objet de l'invention de réaliser un tel système tout en assurant la compensation des bandes latérales qui apparaissent autour de la fréquence de l'oscillateur commandé en tension, causant ainsi des problèmes de rythme et de bruit. L'invention sera mieux comprise et d'autres caractéristiques apparaîtront à l'aide de la description ci-après et des dessins joints o: - la figure I est un diagramme par blocs d'un synthétiseur de fréquence conventionnel, à boucle à verrouillage de phase, correspondant à la technique actuelle; - la figure 2 est un diagramme par blocs du synthétiseur de fréquence, à boucle à verrouillage de phase, à vitesse améliorée, incorporant les enseignements de l'invention; - la figure 3 donne les formes de l'onde de fréquence en différents points du système représenté sur la figure 2; - la figure 4 est un diagramme par blocs d'un système semblable à celui représenté sur la figure 2, mais avec une compensation du signal de sortie du détecteur de phase à l'égard des bandes latérales parasites - la figure 5 est un diagramme par blocs du synthétiseur de fréquence à boucle à verrouillage de phase à vitesse améliorée,avec un dispo- sitif à ondes en dents de scie compensées; - la figure 6 donne les formes d'ondes de fréquence en différents points du système représenté sur la figure 5; - la figuré 7 est un diagramme par blocs du synthétiseur de fréquence à boucle à verrouillage de phase,à vitesse améliorée,utilisant un dispo- sitif de compteur à double module comme diviseur programmable; et - la figure 8 est un diagramme par blocs d'un dispositif semblable à celui de la figure 7, mais prévu pour certaines valeurs sélectionnées de N. La figure I représente le schéma d'un synthétiseur de fré- quence 10 conventionnel à boucle à verrouillage de phase du type exis- tant actuellement. La boucle consiste en un détecteur de phase 12 qui, habituellementest un dispositif échantillonneur-bloqueur et qui compare la phase d'un signal de référence fr,introduit dans le détecteur de phase, avec celle d'un signal de sortie fointroduit dans ce meme détecteur de phase,par l'intermédiaire de la boucle de réaction. Le signal de sortie du détecteur de phase est alors appliqué à l'entrée d'un intégrateur 14, puis passe par un filtre passe-bas 16 dont le signal de sortie est alors appliqué sous forme de tension de commande 18 à l'entrée d'un oscilla- teur commandé en tension 20. La tension de commande 18 provient d'une comparaison de phases, dans le détecteur de phase, entre la fréquence du signal de sortie de l'oscillateur commandé en tension, après division convenable de la fréquence dans le diviseur binaire programmable 22, et de la fréquence de référence. Par conséquent, le signal de sortie de l'oscillateur est renvoyé en réaction, par le diviseur programmable 22, dans le détecteur de phase 12. Le diviseur programmable 22 est programmé pour diviser ou compter par No N est le nombre de base de la division, selon le pro- gramme binaire 24 que l'on y a introduit. Bien sûr, on peut utiliser un programme autre qu'un programme binaire en variante, comme cela va devenir évident. Comme mentionné ci-dessus, dans un système à saut de fréquence, le nombre de base de la division N est modifié pour s'adapter au but désiré, le résultat final étant que l'oscillateur 20 saute de fréquence. Le temps qui s'écoule entre l'instant o l'on change N et l'instant o 2 46 2815 la valeur de la fréquence s'est établie, est souvent important; toute- fois, dans le diviseur program=able habituel, N est un nombre entier et il n'est possible de réduire ce temps d'établissement de la fréquence qu'en acceptant un accroissement de l'espacement des canaux. La présente disposition représentée sur la figure 2 présente une utilisation de circuit permettant à la valeur de N d'être un nombre non entier, et donc d'augmenter la fréquence de référence fr et de dimi- nuer le temps d'établissement de la fréquence sans qu'il soit nécessaire d'accroître l'espacement des canaux. Comme indiqué, la fréquence de réfé- rence peut s'accroître comme on le désire et la façon dont fonctionne ce système se verra plus facilement au moyen d'un exemple numérique. Si on suppose que la fréquence de référence fr est de deux mégahertz, pour obtenir une fréquence de sortie fo de cent mégahertz, le diviseur pro- - N grammable 22 doit effectuer une division par 50, ce qui représente 2 on a donc N = 100. Ceci s'exprime sous forme binaire 1100100. Le dernier bit constitue le bit de plus faible poids (LSB) que l'on peut appliquer à une porte ET 26. Cette porte ET 26 reçoit également un signal d'entrée provenant de la sortie d'un compteur auxiliaire 30 (divisant par 2) qui reçoit un signal d'entrée, grâce à une boucle de réaction, en provenance de la sortie du diviseur programmable 22. Le signal de sortie de la porte ET 26 est alors dirigé vers un additionneur 28 dont le signal de sortie est lui-même dirigé vers le diviseur programmable 22. Lorsque le bit de plus faible poids est 0, le signal de sortie de la porte ET est également 0 et le signal de sortie de l'additionneur 28 est alors égal à son signal d'entrée. Dans le présent exemple, le signal de sortie et le signal d'entrée de l'additionneur sont 110010 en binaire, c'est-à-dire 50 en décimal. Du fait que le signal de sortie de l'additionneur est égal à 50, ce signal est envoyé dans le diviseur programmable qui est alors programmé pour diviser par50, la valeur désirée. Si N change pour passer de la valeur 100 à la valeur 101 ou à tout autre valeur impaire pour effectuer un saut de fréquence, le bit de plus faible poids devient un 1, ce qui fait que le signal de sortie du compteur auxiliaire 30 (divisant par 2) s'applique à l'additionneur 28 par l'intermédiaire de la porte ET 26. Si le signal de sortie du compteur auxiliaire (divisant par 2) est 0, le diviseur programmable 22 va diviser par 50 comme indiqué ci-dessus. Comme le diviseur programmable 24628 15 décompte, le compteur auxiliaire (divisant par 2) est alors basculé et le diviseur programmable est maintenant programmé pour diviser par 51. Ceci fait donc passer alternativement le diviseur programmable entre 50 et 51, ce qui donne un rapport moyen de division de 50,5, soit -. On a donc N = 101 et on obtient la fréquence de sortie désirée de cent un méga- hertz. Il faut noter toutefois que le diviseur programmable n'est pas limité à a et que le dénominateur Xpeut être tout entier inférieur à N dans la mesure o l'on choisit correctement la base de numération du système du compteur auxiliaire et l'adresse. Il arrive souventdans des applications des systèmes représen- tés,qu'il se produise des bandes latérales non souhaitées. Ceci est dû aux conditions qui existent dans un équipement réel par rapport à l'équipement idéal. Comme indiqué ci-dessus, le détecteur de phase est habituellement un dispositif du type échantillonneur-bloqueur. Le signal échantillonné est une onde en dents de scie, dérivée de la fréquence de référence fr. L'échantillon est prélevé chaque fois que le diviseur programmable termine son décompte. Il est habituellement conservé dans un condensateur jusqu'à prélèvement de l'échantillon suivant. Dans un système idéal, après stabilisation du système, la sortie du dispositif échantillonneur-bloqueur devrait 9tre un courant redressé pur de faible intensité,sans bandes latérales. Toutefois, en pratique, ce signal de sortie va habituellement contenir de l'énergie à la fréquence d'échantillonnage et à celle de ses harmo- niques, par suite du passage de l'impulsion d'échantillonnage, d'une chute de tension due aux fuites, de la durée finie de l'échantillonnage, des gigues, du bruit, etc. Il en résulte qu'une partie de cette énergie passe à travers le filtre passe-bas pour atteindre l'oscillateur, ce qui se traduit par des bandes latérales discrètes sur l'oscillateur. Dans le présent dispositif représenté sur la figure 2, lorsque le nombre N programmé est pair, le diviseur programmable 22 divise par N chaque cycleet toutes les bandes latérales discrètes de l'oscillateur proviendraient des imperfections du dispositif échantillonneur-bloqueur. Ces bandes latérales s'écarteraient de la fréquence de l'oscillateur d'une valeur de fréquence de + 2fr et des multiples de cette valeur, ce qui présente l'avantage de les éliminer. De plus, si le nombre N programmé est impair, il en résulte des formes d'onde de compensation comme représenté sur les courbes A à C de la figure 3. En se reportant à nouveau à l'exemple précédent, la fréquence d'onde en dents de scie décrite sur la courbe A de la figure 3 serait égale à la fréquence de référence de deux mégahertz. Les intervalles entre les échantillonnages successifs prélevés par le détecteur de phase varient alternativement puisque le diviseur programmé passe alternative- ment à 50 et 51. Le signal du dispositif échantillonneur-bloqueur pré- levé par le détecteur de phase est une forme d'onde rectangulaire comme représenté sur la courbe B de la figure 3 et sa fréquence fondamentale est fr, ce qui pourrait se traduire par des bandes latérales substan- tielles, à + fr et à des valeurs multiples, autour de la fréquence de l'oscillateur. Par contre, la forme de l'onde de sortie de la porteET 26, comme représenté sur la courbeC de la figure 3, présente exactement la même forme d'onde que celle du signal de sortie du dispositif échantillonneur-bloqueur,si ce n'est qu'elle est inversée. Par consé- quent, la variation du signal de sortie du dispositif échantillonneur- bloqueur peut être annulée en additionnant le signal de sortie de la porte ET et le signal de sortie du détecteur de phase, ce qui se fait dans l'additionneur 32, comme représenté sur la figure 4. Le fonctionnement du système représenté sur la figure 4 serait le même que celui discuté précédemment en ce qui concerne la figure 2 avec le circuit supplémentaire permettant l'annulation des bandes laté- rales non souhaitées. Par conséquent, on a donné les mêmes numéros de référence aux mêmes éléments. Dans la réalisation la plus simple, pour éliminer les bandes latérales, on prévoit un atténuateur 34 et on l'ajuste de façon que N minimum + N maximum l'annulation parfaite se fasse pour N moyen = 2 m Par exemple, si N maximum = 1,2,'annulation complète va se N minimum produire pour N moyen et il va se produire une annulation de quatre- vingt-dix pour cent pour N = N minimum ou N = N maximum. De plus, on pourrait obtenir un affinement supplémentaire de l'annulation en faisant en sorte que la tension de réaction 36 soit inversement proportionnelle aux valeurs variables de N, ce qui permettrait alors d'obtenir une annu- lation parfaite pour toutes les valeurs de N. Un moyen en variante,pour obtenir dans le système une compen- sation des bandes latérales non souhaitée,est représenté par le schéma de la figure 5. Le fonctionnement de base est le même que celui décrit précédemment sur les-figures 2 et 4, à l'exception des moyens permettant d'enlever d'une façon différente les écarts de signal de sortie du dispo- sitif échantillonneur-bloqueur qui se produisent lorsque N est impair. Les formes d'onde obtenues dans le schéma représenté sur la figure 5 sont représentées sur les courbes A à F de la figure 6 et discutées ci- après. Il est prévu un générateur d'ondes en dents de scie 37 conventionnel qui produit une onde en dents de scie à partir d'un train d'impulsions dont la fréquence est 2fr. Le signal de sortie de la porte ET 26 est amené à un inverseur 38 qui inverse ce signal et l'applique à une mémoire à verrouillage 40 qui est validée par des im- pulsions en provenance du train d'impulsions de référence, par une entrée 42. Ce train d'impulsions de référence est représenté sur le diagramme A de la figure 6, ainsi que le signal de sortie de la porte ET, et ce signal inversé, sur les diagrammes D et E de la figure 6 respecti- vement. Le signal de sortie de la mémoire 40 est maintenant une onde rectangulaire en phase avec l'onde en dents de scie produite par le générateur d'ondes en dents de scie 37. La figure 6 représente en F cette forme d'onde du signal de sortie de la mémoire à verrouillage sous forme d'une onde rectangulaire mentionnée précédemment. En additionnant ces deux formes d'onde, celle du signal de sortie de la mémoire et celle du générateur d'ondes en dents de scie, par l'additionneur 32, dans le rapport correct fourni par l'atténuateur 34, on obtient une forme d'onde représentée sur le diagramme B de la figure 6. Lorsque cette forme d'onde est échantillonnée par le détecteur de phase aux intervalles de N+1 N-I 2 et 2 r' N étant impair, le signal de sortie du dispositif échantillonneur- bloqueur est un courant redressé,comme le représente le diagramme C de la figure 6, ce que l'on peut comparer à une situation-idéale. Toutefois, pour obtenir une compensation parfaite pour toutes les valeurs de N, il faudrait que l'amplitude de l'onde rectangulaire soit inversement pro- portionnelle à N. Ceci peut facilement s'obtenir en utilisant un conver- tisseur numérique-analogique 44 interposé entre le signal de sortie de la mémoire à verrouillage et l'atténuateur 34. Bien entendu, si la compensation pour N moyen est satisfaisante, le convertisseur numériqueanalogique n'est pas nécessaire. La disposition particulière représentée sur la figure 6 apporte également la garantie avantageuse d'une compensation des fréquences de bande latérale avant que le détec- teur de phase n'assure sa fonction d'échantillonneur-bloqueur plutôt 2 4 6 2 8 1 5 qu'après cette fonction. En opérant ainsi, on réduit les problèmes de rythme et de bruit qui peuvent se présenter si cette compensation n'est effectuée qu'après que la fonction échantillonneur-bloqueur ne soit accomplie par le détecteur de phase. La mise en oeuvre du système mentionné ci-dessus peut se réaliser au moyen d'un dispositif de diviseur programmé dont le schéma est représenté sur les figures 7 et 8. Chacun de ces schémas utilise un compteur standard 46 à double module qui reçoit le signal de sortie de fréquence fo provenant de l'oscillateur 20. En considérant particuliè- rement la figure 7, certains éléments du système ont été mis en évidence avec les éléments cités précédemment, que l'on suppose également inclus dans ce système lorsqu'il le faut. On peut au mieux décrire le fonction- nement de cette disposition au moyen d'un exemple dans lequel on suppose que la fréquence de référence fr serait six mégahertz et le signal de sortie de fréquence N -2f r Au démarrage d'un cycle de comptage, le compteur de commande de module 48 prévu est positionné sur un nombre programmé. On fait décroître le contenu du compteur de un incrément chaque fois que le compteur à double module émet une impulsion que reçoit le compteur de commande de module. Cette impulsion est également envoyée à un compteur de base 50 et le compteur à double module divise par 17 ou par 16 suivant que le con- tenu du compteur de commande de module est différent de 0 ou égal à 0 jusqu'à ce que le compteur de base atteigne 0, o il émet une impulsion en direction du détecteur de phase 12. Cette impulsion prove- nant du compteur de base repositionne également le compteur de commande de module 48 et le compteur de base sur le nombre programmé, ce qui signifie le démarrage d'un nouveau cycle de comptage. Bien entendu, plutôt que de faire décroître le nombre programmé, les compteurs peuvent également partir de 0 et terminer lorsque c'est ce nombre programmé qui est atteint. Le tableau suivant montre la relation entre la fréquence de sortie fo, le nombre de base N de la division, le programme A du compteur de commande de module 48 et le programme B du compteur de base 50. Comme on peut le noter, la première ligne du tableau A repré- sente le nombre le plus faible que l'on puisse programmer dans les compteurs et qui permet d'assurer de façon continue les sauts de fréquence. TABLEAU A B-A A N/2 Moyenne NA B B-A (x 16) (x 17) par N/2 fo cycle Pair 480 0 15 15 240 0 240 240 1440 0 15 15 240 0 240 Impair 481 1 15 14 224 17 241 240 1/2 1443 Pair 482 1 15 14 224 17 241 241 1446 1 15 14 224 17 241 Impair 483 2 15 13 208 34 242 241 1/2 1449 ...L..DTD: 14 15 1 16 238 254 Impair 509 15 15 O O 255 255 254 1/2 1527 Pair 510 15 15 0 0 255 255 255 1530 15 0 0 255 255 Impair 511 O 16 16 256 O 256 255 1/2 1533 Pair' 512 0 16 16 256 0 256 256 1536 0 16 16 256 0 256 Impair 513 I 16 15 240 17 257 256 1/2 1539 16 I 16 255 271 Impair 543 O 17 17 272 O 272 271 1/2 1629 Pair 558 7 17 10 160 119 279 279 1674 7 17 10 160 119 279 Impair 559 8 17 9 144 136 280 279 1/2 1677 246 2815 Il Toutefois, pour certaines valeurs de N repérées par un asté- risque, le compteur de base 50 doit avoir un programme différent pour les cycles en variante de ce système. Ceci justifie la nécessité d'un addi- tionneur qui, comme représenté, reçoit des signaux d'entrée en provenance de la porte ET 26, le N programmé, qui est un nombre binaire servant de base à la division, ayant une valeur minima de 240, les sorties de l'additionneur se présentant sous forme d'un signal d'entrée à quatrebits (les quatre bits de plus faible poids reçus) dans le compteur de commande de module 48 et d'un signal d'entrée dans le compteur de base 50 (les autres bits). On peut éliminer cette nécessité d'un additionneur en utilisant la disposition mise en évidence représentée par la figure 8. Le tableau B représente le choix des échantillons de teur de contrôle de module 48 et B pour avec les valeurs variables de N. programmation de A pour le comp- le compteur de base 50 en accord TABLEAU B B-A N/2 N A B B-A B-A A c lA Moyenne fo (x 16) ( 17) pal N/2 cycle Pair 512 0 16 16 256 0 256 256 1536 0 16 16 256 0 256 Impair 513 1 16 15 240 17 257 256 1/2 1539 Pair 542 15 16 1 16 255 271 271 1626 16 I 16 255 271 Impair 543 16 16 O O 272 272 271 1/2 1629 Pair 544 0 17 17 272 0 272 272 1632 Dans cette disposition, le nombre binaire de base de division est programmé dans le compteur de base 50 ainsi que dans l'additionneur28 qui reçoit un signal d'entrée en provenance de la porte ET 26 et envoie un signal de sortie de cinq bits dans le compteur de commande demodule 4& Comme on peut le voir, la différence de base entre les deux schémas de programmation devient apparente pour le nombre de base de division N = 511 o le compteur de commande de module 48 a une capacité de 16 pour la disposition représentée sur la figure 8 à comparer avec une capacité de 15 pour la disposition représentée sur la figure 7. Ce compte de 16 ne s'utilise que pour le nombre de base N de division ayant les valeurs 511, 543 et ainsi de suite et, du fait que le nombre programmé pour le compteur de base 50 doit toujours être supérieur ou égal au nombre programmé pour le compteur de commande de module 48, la valeur minima du nombre de base de division N 2 x 16 x 16 soit 512 doit se comparer à la valeur minima de 480 pour la disposition prévue par la figure 7. Ces schémas de programmation sont utilisés à titre d'exemple et ne limitent pas les dispositions exposées ici. Bien entendu, les exemples de réalisation décrits ne sont nullement limitatifs de l'invention. 2 46 28 15 REVENDICATIONS 1. Synthétiseur de fréquence du type à boucle à verrouillage de phase, comportant: - une source d'impulsions formant signal de référence - un oscillateur commandé en tension qui présente une entrée et une sortie; un détecteur de phase qui présente des entrées couplées à ladite source d'impulsions formant signal de référence et à ladite entrée de l'oscil- lateur--commandé en tension, ledit détecteur de phase présentant une sortie couplée à ladite entrée de l'oscillateur commandé en tension - un diviseur programmable présentant une entrée couplée audit oscilla- teur commandé en tension et une sortie reliée audit détecteur de phase pour fournir un noibre de base N de division par lequel on divise le signal de sortie dudit oscillateur commandé en tension; ledit synthétiseur étant caractérisé en ce qu'il comporte en outre des moyens (26, 28, 30) permettant de programmer ledit diviseur program- mable (22) de façon que le nombre de base N de la division puisse ne pas être entier. 2. Synthétiseur de fréquence du type à boucle à verrouillage de phase selon la revendication 1, caractérisé en ce que les moyens per- mettant de programmer le diviseur programmable (22) comportent: - un compteur auxiliaire (30) couplé à la sortie dudit diviseur et capable de diviser par Xo X est inférieur à N; - des moyens (26, 28) pour réguler le signal de sortie dudit compteur auxiliaire et réagissant à la programmation dudit diviseur programmable, lesdits moyens étant couplés avec ledit diviseur programmable, de telle façon que, lorsque ledit nombre de base N de division est un nombre pair, les moyens de régulation bloquent le signal de sortie du compteur auxiliaire et, lorsque ce nombre de base N de la division est un nombre impair, le signal de sortie du compteur auxiliaire est envoyé au divi- seur programmable permettant ainsi au diviseur programmable de diviser alternativement par X± et N1. 3. Synthétiseur de fréquence du type à boucle à verrouillage de phase selon l'une des revendications 1 ou 2, caractérisé en ce qu'il comporte un intégrateur (14) et un filtre passe-bas (16) montés en série entre le détecteur de phase (12) et l'oscillateur commandé en tension (20) . 24628 15 4. Synthétiseur de fréquence du type à boucle à verrouillage de phase selon l'une quelconque des revendications 1 à 3, caractérisé en ce qu'il comporte, de plus, des moyens (32, 34; 32, 34, 37; 38, 40, 44) pour compenser les bandes latérales non souhaitées qui se présentent autour du signal d'entrée envoyé à l'oscillateur commandé en tension (20) lorsque le nombre de base de division est impair. 5. Synthétiseur de fréquence du type à boucle à verrouillage de phase selon l'une quelconque des revendications 2 à 4, caractérisé en ce que les moyens de régulation du compteur auxiliaire (30) comportent une porte ET (26) sensible au bit de plus faible poids (LSB) d'un pro- gramme placé dans le diviseur programmable (22). 6. Synthétiseur de fréquence du type à boucle à verrouillage de phase selon la revendication 4, caractérisé en ce que les moyens per- mettant de compenser les bandes latérales non souhaitées comportent des moyens d'addition (32) couplés au détecteur de phase (12) et couplés aux moyens de régulation (26, 28) du compteur auxiliaire (30), lesdits moyens d'addition étant ajustés pour additionner l'onde de sortie en provenance des moyens de régulation et l'onde de sortie en provenance du détecteur de phase, ce qui amène une annulation de bandes latérales qui se présentent autour de la tension de commande envoyée à l'oscilla- teur (20). 7. Synthétiseur de fréquence du type à boucle à verrouillage de phase selon la revendication 6, caractérisé en ce qu'il comporte en outre un atténuateur (34) interposé entre les moyens d'addition (32) et les moyens de régulation (26, 28) et positionné de façon que l'annula- tion desdites bandes latérales se produise pour la valeur de N égale à la N minimum + N maximum valeur moyenne 2 8. Synthétiseur de fréquence du type à boucle à verrouillage de phase selon la revendication 7, caractérisé en ce qu'il comporte de plus des moyens (34; 44) pour fournir une forme d'onde de sortie en pro- venance des moyens de régulation aux moyens d'addition qui soit inver- sement proportionnelle au nombre de base N de division, ce qui assure l'annulation desdites bandes latérales pour toutes les valeurs de N lorsque N varie. 9. Synthétiseur de fréquence du type à boucle à verrouillage de phase selon la revendication 4, caractérisé en ce que les moyens de compensation des bandes latérales non souhaitées comportent: - un générateur d'impulsions (37) et des moyens d'addition (32) respec- tivement reliés en série, ledit générateur d'impulsions étant adapté pour recevoir les impulsions formant signal de référence; - un inverseur (38) et une mémoire à verrouillage (40) montés en série respectivement entre le signal de sortie des moyens de régulation (26) et des moyens d'addition (32), ladite mémoire étant également adaptée à recevoir les impulsions formant signal de référence (42), en fonc- tionnement, le signal de sortie en forme d'onde des moyens de régu- lation (26) étant inversé par l'inverseur (38) et envoyé à la mémoire (40) , laquelle reçoit également les impulsions (42) formant signal de référence, ce qui se traduit par le fait que le signal de sortie de la mémoire à verrouillage est une fonction desdites ondes en phase avec le signal de sortie du générateur d'impulsions (37), étant entendu que le signal de sortie de-la mémoire résultant et le signal de sortie du générateur d'impulsions sont additionnés par les moyens d'addition (32) dont le signal de sortie est utilisé-par le détecteur de phase (12) pour fournir une tension de commande relativement exempte de bande latérale d'interférence. 10. Synthétiseur de fréquence du type à boucle à verrouillage de phase selon la revendication 9, caractérisé en ce qu'il comportede plus, un atténuateur (34) interposé entre les moyens d'addition (32) et la mémoire à verrouillage (40), ledit atténuateur étant positionné de façon que l'annulation des bandes latérales se produise pour la valeur N minimum + N maximum moyenne des nombres de base N de division 2 Il. Synthétiseur de fréquence du type à boucle à verrouillage de phase selon la revendication 10, caractérisé en ce qu'il comporte, de plus, un convertisseur numériqueanalogique (44) à la suite de la mémoire à verrouillage (40) et interposé entre ladite mémoire et ledit atténua- teur, ledit convertisseur numérique-analogique étant adapté à recevoir une information programmée (24), ledit convertisseur fournissant une compensation pour toutes les valeurs de N variables selon l'information programmée, en fournissant un signal de sortie en forme d'onde dont l'amplitude est inversement proportionnelle à N. 12. Synthétiseur de fréquence du type à boucle à verrouillage de phase selon l'une quelconque des revendications 1 à 11, caractérisé en ce que le diviseur programmable (22) comporte un compteur à double module (46), un compteur à commande de module (48) et un compteur de base (50), couplés entre eux et chacun adapté à âtre programmé de façon à permettre l'emploi d'un nombre de base N de division qui ne soit pas entier.