FR 2462745 A1 19810213 FR 7919505 A 19790730 La présente invention concerne un dispositif de partage temporel de l'accès à une mémoire principale connectée à un bus unique entre un calculateur central et une pluralité de calculateurs périphériques. Un tel dispositif est particulièrement utile dans les installations incluant plusieurs calculateurs périphériques rapides, notamment de transmission de données, o, dans le but de décharger le calculateur central de commande à programme enregistré, il est mis en oeuvre une pluralité d'unités d'échange péri- phériques comportant chacune un calculateur program- mé de faible capacité effectuant toutes les fonctions élémentaires à un niveau local. Toutefois ces calculateurs périphériques doivent avoir de temps en temps, accès à une mémoire princi- pale, par exemple pour un échange d'informations avec le calculateur central. Cette mémoire principale est alors connectée à un bus unique et un dispositif de partage temporel de l'accès à cette mémoire est requis. Toutefois de tels dispositifs sont généralement complexes, coûteux et lents. Le but de la présente invention est d'obvier à ces inconvénients. Le dispositif selon l'invention est caractérisé en ce qu'il comporte un circuit de scrutation permet- tant de déceler le calculateur périphérique qui a demandé d'être connecté au bus unique pour avoir accès à la mémoire principale, et un circuit de décision accordant l'autorisation au calculateur périphérique qui a demandé l'accès à la mémoire principale de se connecter au bus unique lorsque l'accès au bus est libre et donnant l'ordre à tous les autres calcula- teurs de se déconnecter du bus. Le circuit de scrutation est relié de façon bi- directionnelle aux différents calculateurs périphé- riques ainsi qu'au circuit de décision, ce dernier, étant également relié de façon bidirectionnelle aux différents calculateurs périphériques et au calcula- teur central. La présente invention sera mieux comprise et d'autres buts, caractéristiques et avantages, appa- raîtront plus clairement à la lecture de la descrip- tion qui suit d'un mode de réalisation de l'invention, à laquelle un dessin est annexé. La figure 1 représente schématiquement le dispo- sitif selon l'invention et ses liaisons avec les dif- férents calculateurs de l'installation, et La figure 2 représente schématiquement et partiel- lement le mode préféré de réalisation d'un tel dispo- sitif. En référence maintenant à la figure 1, un calcu- lateur central 1 est connecté à une mémoire principale 2 par l'intermédiaire d'un bus de transmission 3. Des cal- culateurs périphériques 41, 42, 43... peuvent égale- ment être connectés au bus 3. Sur la figure, seuls trois calculateurs périphé- riques ont été représentés, mais il est bien évident que le nombre de ces calculateurs périphériques peut être différent de trois. En téléphonie par exemple, à cause des normes admises, le nombre de ces calcu- lateurs périphériques est inférieur ou égal à seize. Les différents calculateurs fonctionnent en mode asynchrone mais il est toutefois possible de les syn- chroniser par l'adjonction d'une horloge commune. Normalement, seul le calculateur central 1 a accès en permanence à la mémoire 2 par l'intermé- diaire du bus de transmission 3, les calculateurs périphériques 41, 42, 43... étant déconnectés du bus 3. ?6 27 4 5 Cependant lorsque l'un d'eux a besoin d'avoir accès à une mémoire importante, par exemple pour un échange d'informations avec un autre calculateur, l'autorisa- tion doit être demandée au dispositif 5 de partage temporel du bus 3 pour que ce calculateur périphérique puisse se connecter au bus en évitant tout brouillage de l'information circulant sur le bus. Dans ce but, le dispositif 5 comporte un circuit de scrutation 6 relié de façon bidirectionnelle aux différents calculateurs périphériques 41, 42, 43... de manière, d'une part, à déceler une demande d'accès éventuelle émise par l'un d'eux et, d'autre part, à déterminer l'adresse du calculateur périphérique l'ayant émise. L'adresse est alors transmise aux différents calculateurs périphériques 41, 42, 43... et l'infor- mation de demande d'accès au bus 3 au circuit de dé- cision 7 qui reçoit également une information sur l'état d'occupation ou de non-occupation du bus 3 par l'intermédiaire de sa liaison bidirectionnelle avec les calculateurs périphériques, et l'autorisation d'accorder le bus 3 à un calculateur périphérique de la part du calculateur central 1 lorsque ce dernier peut être déconnecté du bus 3 sans interrompre une séquence de transmission en cours avec la mémoire 2. Lorsque le circuit de scrutation 6 a décelé la demande émise par exemple par le calculateur 42 d'être connecté au bus 3, le circuit de décision 7 vérifie auprès des différents calculateurs périphériques que le bus est libre et, si le calculateur central 1 n'a pas besoin de la mémoire 2, il accorde l'autorisation au calculateur 42 de se connecter au bus 3 et donne l'ordre à tous les autres calculateurs de se déconnec- ter du bus s'ils ne le sont pas déjà. Le circuit de scrutation 6 continue alors ses fonc- tions et, lorsque la fin de l'occupation du bus 3 par le calculateur périphérique 42 sera détectée, le cal- culateur central 1 aura à nouveau accès à la mémoire 2 par l'intermédiaire du bus 3. Comme on peut le constater, le cycle d'accès à - la mémoire 2 est asynchrone, et seuls certains si- gnaux de service doivent être synchronisés pour des raisons de compatibilité entre les différents calcu- lateurs. La transmission d'un message d'un calculateur à un autre est obtenue à l'aide d'un cycle d'écriture dans la mémoire 2 effectué par le calculateur émetteur, suivi d'un cycle-de lecture de la mémoire 2 effectué par le calculateur-récepteur; les jonctions requises pour informer le calculateur-récepteur qu'il doit effectuer un cycle de lecture de la mémoire 2 n'ont pas été représentées sur la figure puisqu'elles ne font pas partie de l'invention. Un mode préféré de réalisation du dispositif 5 a été représenté partiellement figure-2 sur laquelle les éléments communs au schéma de la figure 1 sont désignés par les mêmes références. Le circuit de scrutation-6 inclut essentiellement un compteur cyclique 61, un multiplexeur 62, et une bascule 63. Le multiplexeur 62 a ses entréesconnectées aux différents calculateurs périphériques 41, 42, 43...; il est commandé à l'aide du compteur cyclique 61 dont le cycle dépend du nombre de calculateurs périphériques pouvant être connectés au bus 3.Dans un exemple de réalisation, le temps de connexion du multiplexeur à chaque ligne d'entrée est égal à 200 nano-secondes. Lorsque la demande émise par l'un des calcula- teurs périphériques 41, 42, 43... d'être connecté au bus est décelée, la bascule 63 change d'état et bloque le compteur cyclique 61 sur l'adresse du calculateur périphérique ayant émis la demande. Le circuit de décision 7 reçoit alors l'infor- mation par l'intermédiaire de la bascule 63. L'auto- risation de se connecter au bus est alors donnée sous forme d'un signal simple dès que le bus est li- bre au calculateur indiqué par le--compteur cycli- que 61 du circuit scrutation 6. Dès que l'autorisation est donnée, la bascule 63 est remise en l'état initial et le compteur cyclique 61 est remis en service. Bien que seul un mode de réalisation ait été décrit, il est évident que toute modification apportée par l'Homme de l'Art dans l'esprit de l'invention ne sortirait pas du cadre de la présente invention. Par exemple, à certains calculateurs peut être attribuée une priorité d'accès au bus 3 par une simple modification apportée au circuit de détection 6. De même, un circuit de surveillance peut être ajouté pour limiter le temps d'accès à la mémoire principale al- louée à chaque calculateur périphérique. REVENDICATIONS 1.- Dispositif de partage temporel de l'accès à une mémoire principale connectée à un bus unique entre un calculateur central et une pluralité de calculateurs périphériques, caractérisé en ce qu'il comporte un circuit de scruta- tion (6) permettant de déceler le calculateur périphé- rique (41, 42, 43...) ayant demandé à être connecté au dit bus unique (3) pour avoir accès à la dite mé- moire principale (2), et un circuit de décision (7) accordant l'autorisation au calculateur périphérique qui l'a demandé, de se connecter au dit bus lorsque l'accès est libre et donnant l'ordre à tous les autres calculateurs de se déconnecter du dit bus, le dit circuit de scrutation (6) étant relié de façon bidirectionnelle aux différents calculateurs périphé- riques (41, 42, 43...) et au dit circuit de déci- sion (7) qui est également relié de façon bidirection- nelle aux différents calculateurs périphériques (41, 42, 43...) et au calculateur central (1). 2.- Dispositif selon la revendication 1 caractérisé en ce que le dit circuit de scrutation (6) inclut un compteur cyclique (61), un multiplexeur (62) et une bascule (63), le dit multiplexeur (62) commandé par le dit compteur cyclique (61) dont le cycle dépend du nombre des dits calculateurs (41, 42, 43) pouvant être connectés au dit bus (3) ayant ses entrées con- nectées aux dits calculateurs périphériques (41, 42, 43...), et sa sortie reliée à l'entrée de la dite bascule (63) de manière à arrêter le dit compteur cyclique (61) sur l'adresse du calculateur périphé- rique ayant demandé à être connecté au dit bus (3), la sortie de la dite bascule (63) étant connectée à l'entrée du dit circuit de décision (7) dont une sor- tie est connectée d'une part à une entrée-de la dite bascule (63) de manière à remettre cette dernière en son état initial et, d'autre part, à la borne de com- mande du dit compteur cyclique (61) de manière à re- mettre ce dernier en service dès que l'autorisation de se connecter au dit bus (3) a été accordée par le dit circuit de décision (7).