FR 2465355 A1 19810320 FR 8014431 A 19800627 La présente invention concerne les circuits destinés à produire une tension de référence et, en particulier, les circuits générateurs de tension de référence adaptés à la fabrication en cir- cuits intégrés CMOS. Les circuits générateurs de tension de référence sous forme intégrée présentant des coefficients de température rela- tivement petits se sont révélés difficiles à réaliser en technologie MOS. Les constructeurs ont typiquement eu tendance à faire produire des tensions de référence dépendant de la tension de seuil des transistors MOS utilisés, de façon proportionnelle. ans une telle approche, il est nécessaire, pour que la tension résultante puisse être prédite que les courants soient adaptés ou proportionnés de façon relativement exacte. D'autres circuits générateurs de tension de réfé- rence comparent les caractéristiques des barrières de potentiel grille- canal de dispositifs sensiblement identiques qui sont conçus pour présenter des caractéristiques grille-canal sensiblement différentes lorsqu'ils sont conditionnés à conduire des courants semblables. Ce type de circuit est susceptible d'introduire des erreurs en ce qui concerne la production des courants passant dans le transistor de comparaison. Des exemples des dispositifs mentionnés ci-dessus peuvent être trouvés dans les brevets des Etats-Unis d'Amérique nO 4 100 437 et 4 068 134. De façon générale, les circuits générateurs de tension de référence de type MOS sont susceptibles de présenter des erreurs de fabrication en raison des difficultés qu'il y a à définir avec précision les régions de canal des transistors MOS et leurs para- mètres de grille. Au contraire, les circuits générateurs de tension de référence qui sont utilisés dans les circuits intégrés du type bijonction se sont révélés avoir un fonctionnement sensiblement indépendant de la fabrication ou du traitement. De façon typique, le fonctionnement de ces dispositifs dépend de la différence de potentiel créée par des jonctions PN à profils de diffusion semblables mais conduisant des densités de courant différentes. Cette différence de potentiel est utilisée pour produire un courant qui est envoyé dans une résistance afin de produire un autre potentiel dont le coef- ficient de température est positif, et qui est alors ajouté au potentiel relatif à la jonction PN, laquelle a un coefficient de température négatif, pour produire une tension de référence à coef- ficient de température sensiblement nul. A cet égard, on peut se reporter par exemple au brevet des Etats-Unis d'Amérique n0 3 887 863. Les circuits intégrés CMOS ordinaires offrent des transistors bijonction npn parasites se formant entre les régions n source-drain, les régions de puits p et le substrat de silicium n. Puisque les collecteurs de ces transistors parasites se trouvent tous dans le substrat de silicium n, ces transistors ne peuvent être uti- lisés que suivant des montages amplificateurs à collecteur commun. C'est ce qui a empêché de faire appel à eux pour réaliser des circuits générateurs de tension de référence. Selon l'invention, un premier et un deuxième transis- tor bijonction à collecteur commun-présentant des profils de diffu- sion semblables sont conditionnés de façon à conduire des courants d'émetteur qui maintiennent dans un rapport prescrit les densités de courant de leurs jonctions base-émetteur. La différence existant entre les densités de courant crée une différence AVBE entre leurs poten- tiels base-émetteur respectifs, cette différence de potentiel étant appliquée aux bornes d'une première résistance afin de fixer le cou- rant dans le deuxième transistor. Une deuxième et une troisième résistance sont connectées au circuit d'émetteur des transistors bijonction npn, de façon qu'a leurs bornes soient créés des potentiels proportionnels au courant d'émetteur conduit par les transistors et possédant un coefficient de température positif. La différence de potentiel existant aux bornes des deuxième et troisième résistances est utilisée pour produire un autre poten- tiel servant à maintenir le courant passant dans le premier et le deuxième transistor suivant un rapport prescrit. Le potentiel exis- tant aux bornes de la deuxième résistance du circuit d'émetteur du premier transistor est additionné au potentiel base-émetteur du premier transistor, ce qui produit une tension de référence sensi- blement indépendante de la température. La description suivante, conçue à titre d'illus- tration de l'invention, vise à donner une meilleure compréhension de ses caractéristiques et avantages; elle s'appuie sur les dessins annexés o des références identiques désignent des éléments analogues: - la figure 1 est une vue en coupe d'un circuit intégré de type CMOS qui illustre les éléments constitutifs des transistors npn parasites; - les figure 2 et 3 sont des schémas simplifiés de modes de réalisation de circuits permettant de produire une tension de référence sensiblement égale à la tension de bande interdite; - la figure 4 est un schéma simplifié d'un mode de réalisation de l'invention permettant de produire des tensions de référence supérieures ou inférieures à la tension de bande interdite et la figure 5 est un schéma simplifié d'un circuit permettant de produire des tensions de référence supérieures à la tension de bande interdite selon l'invention. Sur la figure 1, est présentée une vue en coupe d'une partie d'un circuit intégré CMOS typique comportant les régions de diffusion d'impuretés utilisées pour former un transistor MOS de type N. Dans le dispositif CMOS classique, le substrat 11 est un matériau de type n. Les transistors MOS de type P sont fabriqués di- rectement dans le substrat de type n. en conséquence de quoi le subs- trat doit être polarisé à une tension positive par rapport aux autres parties du dispositif. Il est prévu une connexion 10 pour appliquer cette tension de polarisation. Les transistors MOS de type n sont d'autre part formés dans des puits de type p, tels que la région 12. Le puits de type p a une concentration en impuretés relativement faible. Un contact ohmique avec le puits de-type p 12 est réalisé par l'intermédiaire de la région de type p 15 à concentration en impuretés relativement forte. La concentration en impuretés de la région 15 présente la même densité de concentration que les régions de drain et de source des transistors MOS de type P formés dans le substrat. Un potentiel de polarisation est appliqué au puits de type p 12 par l'intermédiaire d'une connexion 18 de façon que le puits 12 soit maintenu dans une polarisation inverse par rapport au substrat 11. Les régions de type n 13 et 14 ont une concentra- tion en impuretés relativement forte servant àformer les régions de drain et de source de transistors de type n. Le substrat de type n, le puits de type p et les régions de diffusion de drain de type n sont entre eux dans une relation géométrique telle qu'il se crée un transistor bijonction npn parasite ayant le substrat comme collec- teur, le puits de type p comme base et les régions drain-source de type n comme émetteurs. Les paramètres de fonctionnement des transis- tors npn parasites d'une pastille CMOS typique se sont révélés être relativement uniformes dans une pastille donnée et d'une qualité suf- fisante pour permettre la fabrication fiable de circuits amplifica- teurs à collecteur commun. Il faut noter que les transistors npn se voient imposer un montage à collecteur commun, puisque le substrat forme un collecteur commun pour tous les transistors parasites. L'existence de transistors bijonction sur la pas- tille CMOS rend possible l'utilisation d'une référence de tension de type bande interdite. La figure 2 présente un circuit à référence de tension de type bande interdite réalisé-au moyen de deux transis- tors npn 31 et 32 à collecteur commun. Le collecteur du transistor 32 est connecté à une borne 20 d'une alimentation positive V+ et son émetteur est connecté, via une résistance 35, à la borne 30 négative. Le collecteur du transistor 31 est connecté à la borne 20 d'alimen- tation positive et son émetteur est connecté à la borne 30 d'almen- tation négative par l'intermédiaire des résistances 36 et 34 connec- tées en série. Une tension est appliquée aux électrodes de base des transistors 31 et 32 à partir de la borne de sortie 39 d'un amplifi- cateur 33 à entrées différentielles de gain élevé. L'entrée d'inver- sion (-) de l'amplificateur 33 est connectée en 55 à 'émetteur du transistor 32 et son entrée de non-inversion ( ) est connectée au point d'interconnexion 54 de& résistances 34 et 36. Une rés stance 38 est connectée entre la borne d'alimentation 20 et le point 39 de con- nexion aux bases, et une résistance 37 est connectée entre la borne d'alimentation 30 et le point de connexion 39 de façon à appliquer un courant dixitialisation aux électrodes de base des transistors 31 et 32. Les impédances des résistances 37 et 38 sont grandes par comparaison avec l'impédance de sortie de l'amplificateur 33. L'invention utilise le concept qui consiste à créer une tension à coefficient de température positif pour la combiner avec une deuxième tension ayant un coefficient de tempé- rature négatif et ainsi produire une tension ayant un coefficient de température voulu se trouvant au voisinage de zéro. La tension baseémetteur d'un transistor npn, par exemple le transistor 32, constitue la tension à coefficient de tem- pérature négatif. La tension à coefficient de température positif est obtenue aux bornes de la résistance 35 et est ajoutée au poten- tiel base-émetteur VBE du transistor 32, ce qui produit une tension à coefficient de température voulu entre le point 39 de connexion aux bases et la borne d'alimentation 30. Il est connu que les transistors présentant des profils de diffusion semblables ont des potentiels base-émetteur qui diffèrent en proportion des densités de courant existant à leurs électrodes d'émetteur. La différence A VBE des tensions base-émetteur est donnée par: /VBE - kT/q Log (J2/J1> (l) o T est la température dans l'échelleabsolue, k est la constante de Boltzman, q est la charge de l'électron, et J2/J1 est le rapport des densités de courant respectives des transistors 32 et 31. De l'équation (1), on déduit que le potentiel t VBE a un coefficient de température positif. Le fait d'appliquer la tension A VBE aux bornes de la résistance 36 produit a travers celles-ci un courant présentant un coefficient de température positif. Ce courant, passant dans la résistance 34 disposée en série, crée aux bornes de la résistance 34 un potentiel à coefficient de température positif amplifié. On choisit la valeur de la résistance 35 de façon qu'elle soit égale à celle de la résistance 34. L'amplificateur de tension 33 à gain élevé mesure le potentiel existant aux bornes des résistances 34 et 35 afin de produire un potentiel d'attaque à des- tination du point de connexion des bases des transistors 31 et 32 de façon que le produit de la valeur de la résistance 34 par le courant qui la traverse soit égal au produit de la valeur de la résistance 35 par le courant qui la traverse. Plus le gain de l'ampli- ficateur 33 est élevé, et plus les potentiels existant aux bornes des résistances 35 et 34 sont proches des valeurs adaptées, les courants d'émetteur des transistors 31 et 32 étant alors d'autant plus proches du rapport voulu. Pour des courants adaptés, le rapport des densités de courant J2/J1est fixé par le rapport des surfaces de jonction base-émetteur. Par conséquent, il est facile de prévoir le poten- tiel AVBE. La valeur du potentiel LVBE qui est appliquée aux bornes de la résistance 36 peut être déduite de la démonstration suivante. L'amplificateur 33 ajuste les potentiels de base des transis- tors 31 et 32 de façon à laisser passer le courant nécessaire pour conditionner les résistances 34 et 35 de façon qu'elles présentent des potentiels semblables aux points de connexion 54 et 55, ceci entraînant une réduction du potentiel existant entre l'entrée d'inversion et l'entrée de non-inversion presque à zéro. Dans ces conditions, le potentiel existant entre les points de connexion 39 et 55 est égal au potentiel base-émetteur VBE32 du transistor 32. Le potentiel existant entre les points de connexion 39 et 56 est égal au potentiel base-émetteur VBE31 du transis tor 31. Mais il existe la relation VE3 VBE3 + VE, si bien que le potentiel existant entre les points de connexion 39 et 55 est égal au poten- tiel existant entre les points de connexion 39 et 54. Par conséquent, le potentiel existant entre les points de connexion 54 et 56 doit être égal à AVBE. Le fait que le circuit base-émetteur du transistor 32 soit connecté entre la sortie de l'amplificateur 33 et son entrée d'inversion introduit une réaction qui donne à l'amplificateur un asservissement de tension. Les variations de tension au niveau dn point de connexion 54 qui exercent leur effet sur le coefficient de température positif de la tension tYEE existant aux bornes de la résistance 36 sont transmises au noeud 55 et créent, pour la résis- tance 35, un coefficient de température effectif positif. En ajou- tant la tension à coefficient de température positif existant aux bornes de la résistance 35 au potentiel à coefficient de température négatif de la jonction base-émetteur du transistor 32, on obtient au point 39 de connexion des bases un potentiel ayant le coefficient de température voulu. Le signal de sortie EREF est prélevé à une borne de sortie 40. Pour que les coefficients de température positif et négatif soient plus susceptibles de s'annuler mutuellement, il faut additionner le potentiel VR35 existant aux bornes de la résis- tance 35 et le potentiel VBE32 à la tension de bande interdite extra- polée jusqu'à zéro, soit 1,20 V environ. Ce qui vient d'être dit montre comment fixer un potentiel & BE particulier en donnant aux transistors 31 et 32 des surfaces de jonction base-émetteur qui sont dans un rapport parti- culier afin qu'ils conduisent des courants d'émetteur semblables. Il est également possible d2obtenir le potentiel t VBE en faisant que les transistors 31 et 32 possèdent des jonctions base-émetteur de surfaces égales afin qu'ils conduisent des courants d'émetteur se trouvant dans un rapport prescrit. Dans ce dernier cas, le rapport de la valeur de la résistance 34 à celle de la résistance 35 doit être l'inverse du rapport du courant d'émetteur du transistor 32 à celui du transistor 31. Cette condition impose aux noeuds 54 et 55 d'être à des potentiels identiques lorsque les courants d'émetteur sont dans le rapport approprié. A titre d'exemple, le fait que le rapport des den- sités de courant des transistors 32 et 31 soit 10:1, que les valeurs des résistances 34 et 35 soient égales à 6200 ohms et que la valeur de la résistance 36 soit égale à 600 ohms entratne l'existence d'une tension de sortie de 1,2 V pour un potentiel VBE de 0,58 V à 1 mk. On suppose que l'amplificateur 33 a un gain relativement élevé. Pour le mode de réalisation représenté, la différence de potentiel entre les points 54 et 55 est d'environ 1 mV dans le cas o l'amplificateur a un gain de 1000. Ceci garantit que le potentiel à coefficient de température positif existant au point 54 est transmis de façon sûre au point 55. Des gains de tension d'une valeur de 1000 et plus peuvent facilement être réalisés à l'aide d'amplificateur à circuits intégrés. Alors que le dispositif de l'invention peut être réalisé dans sa totalité sous forme intégrée, il est également possible que les résistances se trouvent à l'extérieur de la pastille mono- lithique. Dans ce cas, les résistances 34 et 35 doivent être remplacées par un potentiomètre permettant de découper les courants. La résis- ta'nce 34 peut également être remplacée par une résistance variable permettant d'ajuster la valeur des courants d'émetteur. Les résis- tances 34 et 35 et les transistors 31 et 32 doivent être montés de façon à présenter un couplage thermique étroit assurant qu'ils se suivent l'un l'autre. Le circuit de la figure 3 est une variante du circuit de la figure 2, selon laquelle les transistors 31 et 32 ont été remplacés par un unique transistor 21 doté de deux émet- teurs. La structure à deux émetteurs offre un meilleur alignement thermiquec&s courants passant dans les deux branches du circuit, en particulier si la jonction la plus grande est réalisée concentrique- ment à la jonction la plus petite. Du fait qu'ils partagent la même région de puits de type p com.e région de base, les deux transistors effectifs doivent âtre électriquement adaptés, sauf en ce qui concerne leurs densités de courant de fonctionnement. Le fonctionnement du circuit de la figure 3 est le même que celui du circuit de la figure 2. Le fonctionnement du circuit de la figure 4 dépend de concepts analogues à ceux mis en jeu avec les circuits des figures 2 et 3, à l'exception du fait qu'une partie du potentiel base-émetteur à coefficient detempérature négatif du transistor 32 est additionnée à un potentiel à coefficient de température positif dans le groupe des résistances 42, 43, 44 et 45 en série afin de produire une tension à constante de température nulle tempérée par la charge d'émetteur constituée du transistor 47 et de la résistance 48. Dans le circuit de la figure 4, l'amplificateur 33 est connecté à la ligne de connexion 49 des transistors 31 et 32 non pas directement; mais par l'intermédiaire de la résistance 43. La résis- tance 43 est connectée en série avec les résistances 42, 44 et 45, entre les bornes d'alimentation 20 et 30. Un deuxième amplificateur 46, présentant une fonction de transfert à gain unité de non-inversiDn, transmet le potentiel à coefficient de température positif existant au noeud 54, qui est désigné par Vx, au point de connexion des résis- tances 44 et 45. Le potentiel existant aux bornes de la résistance 44 se voit donc imposé d'être égal au potentiel VBE32 existant aux bornes de la jonction base-émetteur du transistor 32, ce potentiel créant, dans la résistance 44, un courant 13 égal à VBE32/R4> o 44 est la valeur de la résistance 44. Une variation du potentiel VBE32 entraîne une variation correspondante du courant 13. Du fait de la connexion en série des résistances 44 et 43, une variation du courant I3 passant dans la résistance 44 produit une variation proportionnelle du potentiel V y existant aux bornes de la résis- tance 43. La variation proportionnelle &VY/V BE32 est égale au rapport des résistances R43/R44. Par conséquent, une variation de VBE32 résultant de son coefficient de température négatif entratne une variation proportionnelle du potentiel V y. On choisit la résis- tance 43 de façon à obtenir une tension voulue, et on choisit le rapport R43/R44 de façon que: (R 4/R36) d(AVBE)/dT = (R43/R44) d(V BE)/dT (2) et l'effet du coefficient de température négatif de V y annule le coefficient de température positif de Vx. En additionnant les poten- tiels existant aux bornes des résistances 43, 44 et 45, on obtient à la base du transistor 47, sur la ligne de connexion 41, un potentiel égal à Vx + VBE + VV o seul VBE contribue à la variation du poten- tiel par son coefficient de température. Le potentiel existant à la base du transistor 47 est transmis, moins la tension base-émetteur du transistor 47, à la borne de sortie 50 via l'effet de charge d'émetteur. Le potentiel EREF résultant à la borne 50 est égal à Vx + Vy. Si le transistor 47 est réalisé de façon semblable au transistor 32 et qu'il est conditionné pour laisser passer un courant semblable à destination du transistor 32, alors le coefficient de température de sa jonction base-émetteur annule la contribution du coefficient de température de la tension VBE32 présente sur son point de connexion de base. On montre donc que le potentiel de sortie est donné par EREF (R34/R36) ( VBE + d(A VBE)) (3) d VB o R34 et R36 sont respectivement les valeurs des résistances 34 et 36 et d(3V_)/dV est la dérivée de de courant dans les transistors 32 et 31 ont été établis, le poten- tiel de sortie est déterminé par le choix de la résistance 34. Les valeurs des résistances 43 et 44 restent dans un rapport fixe. Ainsi, une tension de référence A coefficient de température sensiblement nul peut être obtenue sur un intervalle relativement grand de valeurs. Pour satisfaire au critère selon lequel le transis- tor 47 conduit un courant semblable à celui conduit par le transis- tor 32, il faut que la résistance 48 d'émetteur soit égale A: R R ( + 1 d(AV BE) (4) 48 35 AV d BE d BE Les résistances 42 et 45 sont mises en place dans le circuit de façon à assurer un départ convenable au moment de l'ap- plication du courant d'alimentation. Puisque les amplificateurs 33 et 46 sont tous deux supposés avoir des impédances de sortie rela- tivement faibles, ils prennent le pas sur ces résistances dès que le circuit a été mis en marche. Sur le circuit de la figure 4, les résistances 43 et 44, les résistances 34, 35 et 48, et les transistors 31, 32 et 47 doivent être disposés de façon qu'un couplage thermique soit assuré entre les différents éléments pour permettre un bon fonctionnement. Le circuit de la figure 5 produit une tension de référence supérieure à la tension de référence de bande interdite par multiplication de la tension de bande interdite disponible au niveau des électrodes de base des transistors 31 et 32, comme c'est le cas pour le circuit de la figure 2. Si l'on suppose que les courants de base sont négligeables, le courant qui passe dans la résistance 62 est égal à Ebg /R621 o R62 est la valeur de la résistance 62. Le potentiel de référence EREF obtenu à la borne de sortie 70 est égal à la somme de Ebg et de la chute de potentiel apparaissant aux bornes de la résistance 61 en raison du courant Ebg/R62, soit EREF =Ebg(l + R61/R62) (5) Les modes de réalisation décrits cidessus peuvent être appliqués à des circuits discrets comme à des circuits intégrés,. pour autant que les dispositifs concernés soient maintenus dans un bon couplage thermique. Bien entendu, l'homme de l'art sera en mesure d'ima- giner, à partir des circuits dont la description vient d'être donnée à titre simplement illustratif et nullement limitatif, diverses variantes et modifications ne sortant pas du cadre de l'invention. R E V E N D I C A T I 0 N S 1. Circuit générateur de tension de référence, caracu térisé en ce qu'il comprend un premier (32) et un deuxième (31) transistor amplificateur montés en collecteur commun du même type de conductivité qui possèdent respectivement des électrodes de base connectées à un premier noeud (40), ainsi que des électrodes d'émet- teur et des jonctions base-émetteur; un premier (35), un deuxième (34) et un troisième (36) moyen résistant présentant chacun une première et une deuxième extrémité, les premières extrémités du premier et du deuxième moyen résistant étant connectées à un point de potentiel commun (30), les deuxièmes extrémités du premier et du troisième moyen résistant étant connectées respectivement aux électrodes d'émetteur du premier et du deuxième transistor, et la première extrémité du troisième moyen résistant étant connectée à la deuxième extrémité du deuxième moyen résistant; un amplificateur (33) à entrées différentielles dont les bornes d'entrée d'inversion (-) et de non- inversion (+) sont connectées de façon à recevoir respectivement des tensions des deuxièmes extrémités du premier et du deuxième moyen résistant, l'amplificateur possédant une borne de sortie (39) et servant à fournir, à sa borne de sortie, un signal amplifié en réponse à l'application d'une différence de potentiel entre ses bornes d'entrée; un moyen de connexion de la borne de sortie de l'amplifi- cateur à entrées différentielles au premier noeud de façon à ainsi fermer une boucle de réaction à couplage direct, la boucle de réaction ayant pour fonction de conditionner le premier et le deuxième transis- tor de façon qu'ils maintiennent les densités de courant empruntant leurs jonctions base-émetteur dans un rapport prescrit. 2. Circuit selon la revendication 1, caractérisé en ce que le premier et le deuxième transistor amplificateurs montés en collecteur commun sont constitués par une unique structure (21) de transistor possédant une région collectrice commune aux électrodes de collecteur respectives du premier et du deuxième transistor, une région de base commune aux électrodes de base respectives du premier et du deuxième transistor, une première et une deuxième structure -d'émetteur comprenant respectivement les électrodes d'émetteur du premier et du deuxième transistor, et une première et une deuxième jonction base-émetteur comprenant respectivement les jonctions base- émetteur du premier et du deuxième transistor. 3. Circuit selon la revendication 1 ou 2, caractérisé en ce que les valeurs de résistance du deuxième et du troisième moyen résistant sont choisies de façon à présenter un rapport tel qu'une tension à coefficient de température sensiblement nul est maintenue au premier noeud. 4. Circuit selon la revendication 1, 2 ou 3 caracté- risé en ce que le moyen de connexion de la borne de sortie de l'am- plificateur au premier noeud est constitué par une connexion directe ne faisant intervenir sensiblement aucune impédance. 5. Circuit selon la revendication 1, 2 ou 3, racté- risé en ce que le moyen de connexion de la borne de sortie (39) de l'amplificateur (33) au premier noeud (49; 69) consiste en-un circuit diviseur à résistances (61, 62; 43, 44, 45) connecté entre la borne de sortie (39; 70; 41) et le point de potentiel commun (30), le circuit diviseur à résistances (61, 62; 43, 44, 45) possédant une borne de sortie connectée au premier noeud afin de lui appliquer une partie du potentiel produit par l'amplificateur. 6. Circuit selon la revendication 1, 2 ou 3, caracté- risé en ce que le moyen de connexion de la borne de sortie de l'amplificateur à entrées différentielles au premier noeud (49) comprend un quatrième moyen résistant (43) et comporte'également un autre moyen amplificateur (46) possédant une connexion d'entrée (54) à la borne d'entrée de non-inversion de l'amplificateur & entrées différentielles et possédant une connexion de sortie, ledit autre moyen amplificateur présentant une fonction de transfert de non- inversion de gain sensiblement égal à l'unité, un cinquième moyen résistant (44) connecté entre le premier noeud (49) et la connexion de sortie dudit autre moyen amplificateur, et un moyen connecté à la borne de sortie (41) de l'amplificateur à entrée différentielle o est produite une tension sensiblement indépendante de la tempéra- ture et comportant un sixième moyen résistant (48) dont une pre- mière extrémité est connectée au point de potentiel commun (30) et une deuxième extrémité (50) reçoit la tension indépendante de la température, une jonctic.? Pn (47) dont les caractéristiques 240'5355 tension-température et la tension résiduelle en sens passant sont semblables à celles de la jonction base-émetteur du premier transis- tor et dont une première extrémité est connectée à la borne de sortie (41) de l'amplificateur à entrées différentielles et une deuxième extrémité est connectée à la deuxième extrémité (50) du sixième moyen résistant (48) , la jonction pn (47) étant polarisée en sens direct. 7. Circuit selon la revendication 6,oractérisé en ce quelle potentiel de sens passant de la jonction base-émetteur connectée en série avec le premier moyen résistant étant défini par VBEJ la différence des potentiels des jonctions base-émetteur en sens passant qui résulte dudit rapport prescrit des densités de courant étant définie par A VBE' les valeurs de résistance des deuxième, troisième, quatrième, cinquième et sixième moyens résis- tants étant respectivement définies par R2, R3, RV R5, R6, le rapport des valeurs de résistance du quatrième et du cinquième moyen résistant est égal à: 4 5 (R2/R3 C(VBE / (Vbe)) à T à T et la tension de sortie EREF sensiblement indépendante de la tempé- rature est donnée par: EREF 2 (R2/R 3) ( VBE + (A V BE)/)BE"