FR 2473726 A1 19810717 FR 8100486 A 19810113 Procédé et dispositif pour déterminer l'allure de variation de la vitesse de déplacement d'un objet en mouvement. La présente invention concerne un procédé et un dispositif pour déterminer l'allure ou taux de variation de la vitesse de déplacement d'un objet, particulièrement l'allure de l'accélération ou de la décélération d'une roue de véhicule automobile en vue d'une utilisation avec une com- mande antidérapage dans un système de commande de freins. Plus spécifiquement, la présente invention concerne un procé- dé et un dispositif pour déterminer l'allure d'accélération et de décélération de la roue du véhicule automobile, ce dis- positif mesurant la fréquence d'impulsions d'un signal de dé- tecteur de vitesse de rotation de roue en évaluant la durée de nombres appropriés d'impulsions du signal de détecteur. Il est parfois nécessaire de déterminer d'une façon séquentielle l'allure ou taux de variation de la vites- se de déplacement d'un objet en mouvement. Par exemple, il est nécessaire de déterminer de façon efficace et précise l'allure de l'accélération ou de la décélération d'une roue de véhicule en vue d'une utilisation avec la commande anti- dérapage du système de commande de freins. Dans les divers systèmes de commande antidérapage,un des procédés typiques pour contr8ler le dérapage consiste à déterminer une valeur de consigne pour la vitesse de rotation de la roue en se basant sur l'allure de l'accélération et/ou de la décélération de celle-ci et de régler la vitesse réelle de rotation de la roue sur la vitesse de consigne. On détermine le taux ou allure d'accélération et/ou de décélération par une différentiation de la différence entre les vitesses de rotation de la roue au cours d'une certaine période et de la période immédiatement antérieure. Pour une telle opération permettant de déterminer l'allure a d'accélération et/ou de décélération,il est indis- pensable que la valeur déterminée soit précise et que le calcul de la durée dans une plage étendue de la vitesse du véhicule soit efficace. On obtient généralement l'allure de l'accéléra- tion et de la décélération du véhicule à partir de l'équation ci-après en supposant que la fréquence de chaque impulsion dans un signal de détecteur arrivant au détecteur de vitesse de rotation de roue est Tn-l, Tn, Tn+l et.....: a =( --)/(Tn-1 + Tn) Dans un tel système classique, on ne peut détermin- ner la différence de durée d'impulsion qu'entre deux impul- sions adjacentes. Ceci présente un inconvénient par le fait que, dans un tel système, la différence de la durée d'impul- sion dans une plage sensiblement étendue de la vitesse de ro- tation de la roue est à peu près nulle, ce qui empêche d'obte- nir l'allure d'accélération et/ou de décélération. Cet incon- vénient apparaîtra clairement dans l'exemple donné cl-après. Si le frein est serré quand le véhicule roule à une vitesse de 100 km/heure de manière à obtenir une décéléra- tion suivant une allure de 0,lG et en supposant que la durée d'impulsion du signal de détecteur de vitesse de rotation de roue soit mesurée en cours d'utilisation avec une impulsion d'horloge de las, la durée d'impulsion des première et seconde impulsions Tn-1 et Tn de signal de détecteur sont de 522 As. Il est donc pratiquement impossible d' obtenir la différence de la durée des impulsions. Pour remédier à l'inconvénient cl-dessus du système classique, on peut envisager de modifier le système de manière à déterminer la différence de la durée d'impulsion en compa- rant plusieurs nombres d'impulsions adjacents du signal de détecteur de vitesse de rotation de roue. En particulier, on compare la durée d'impulsion d'un nombre prédéterminé d'impul- sions groupées ou combinées avec la durée d'impulsion du groupe d'impulsions immédiatement antérieur. Pour permettre une discrimination de la différence de fréquence en cours d'utilisation avec un signal d'horloge delts, chaque groupe d'impulsions est constitué par 8 impulsions de signal de dé- tection de vitesse de rotation de roue dans l'exemple précé- dent. D'autre part, si le véhicule est entratné à la vitesse de 10 km/h et est décéléré à une allure de O,1 G et si on détermine la différence en accouplant 8 impulsions des signaux du détecteur, la durée d'impulsion du premier groupe est de 5222 gs et celle du second groupe est de 5234 4s. Par consé- quent, avec ce procédé, on peut obtenir de façon satisfaisante la différence des durées d'impulsion de groupes adjacents d'impulsions de détecteur de vitesse de véhicule dans uine plage de vitesse sensiblement étendue. Mais, par contre, pour déterminer la différence de la durée d'impulsion dans une plage de vitesse sensiblement basse, il faut une période de temps assez longue, ce aul ne permet pas une commande anti- dérapage efficace de l'application des freins. En particulier, dans le cas précédentdans lequel la vitesse initiale du véhi- cule est de 10 km/h et la décélération de ce véhicule a lieu à une allure de 0,1 G, il faut environ 40 ms pour obtenir le résultat recherché. Par conséquent, dans le système classique servant à déterminer l'allure de l'accélération ou de la décélération de la vitesse de rotation de la roue, on a souhaité disposer d'un système ou dispositif capable de déterminer avec préci- sion la différence des durées d'impulsion du détecteur de vi- tesse de véhicule et de réduire à un minimum la période de temps nécessaire pour déterminer la différence. Un objet de la présente invention est de procurer un procédé et un dispositif pour déterminer de façon efficace et avantageuse la différence des durées des impulsions du dé- tecteur de vitesse, le nombre des impulsions constituant chaque groupe d'Impulsions augmentant à une allure donnée jusqu'à ce que la différence de la durée'd'impulsion entre les groupes comparés d'impulsionsdu signal de détecteur soit détectée. Selon la présente invention, on obtient un disposi- tif pour déterminer l'allure de variation de la vitesse de déplacement d'un objet en mouvement, par exemple l'allure de l'accélération et/ou de la décélération de la vitesse de ro- tation d'une roue de véhicule dans un véhicule automobile, ce dispositif comprenant un détecteur pour déterminer de façon séquentielle la vitesse de déplacement courante de l'objet et pour engendrer un signal pulsé dont la fréquence est propor- tionnelle à la vitesse de déplacement déterminée, un généra- teur de signal d'horloge engendrant un signal d'horloge ayant une fréquence représentant une unité de temps pour la mesure de la vitesse de déplacement, une mémoire pour emmagasiner chaque donnée indiquant une durée d'impulsion mesurée des signaux du détecteur et un moyen arithmétique pour effectuer une opération arithmétique afin de déterminer l'allure ou taux de variation de la vitesse de déplacement de l'objet en mouvement en se basant sur les données emmagasinées dans la mémoire. Le dispositif comporte un moyen servant à discri- miner la présence d'une différence dans la fréquence des si- gnaux du détecteur et pour engendrer une commande destinée à augmenter les nombres d'impulsions devant être accouplés sous forme d'un groupe dont la durée est mesurée sous la for- me d'une durée d'impulsion unique quand la différence de la fréquence des signaux du détecteur n'est pas détectée ou est inférieure à une valeur prédéterminée. Le dispositif augmente de façon cyclique les nombres d'impulsions devant être accou- plés jusqu'à ce que la différence de la fréquence des signaux du détecteur soit détectée ou soit supérieure à la valeur pré- déterminée ou jusqu'à c- que les nombres des impulsions accou- plés deviennent égaux à des nombres maximaux donnés. Dans le mode de réalisation préféré, le dispositif comprend, en outre, un moyen de commande pour discriminer la présence ou l'absence de la différence de fréquence de signal de détecteur et pour commander des nombres d'impulsions devant être accouplés en se basant sur le résultat de l'opé- ration arithmétique. Selon la présente invention, un procédé pour dé- terminer l'allure ou taux de variation de la vitesse de dé- placement d'un objet en mouvement consiste: à déterminer la vitesse de déplacement courant de l'objet et à émettre un signal pulsé dont la fréquence est proportionnelle à la vi- tesse de déplacement déterminée, à mesurer la durée d'impul- sion du signal pulsé en cours d'utilisation à l'aide d'un signal d'horloge représentant le temps choisi comme unité pour la mesure, à comparer la fréquence déterminée du signal pulsé avec un signal pulsé adjacent pour obtenir la diffé- rence entre ces signaux, à effectuer une opération arithmé- tique pour déterminer l'allure ou taux de variation de la vitesse de déplacement selon la différence déterminée et à émettre le résultat obtenu de l'opération arithmétique. Le procédé consiste, en outre, à discriminer la différence dé- terminée entre chacun des signaux pulsés adjacents de manière à discriminer si oui ou non la différence obtenue est supé- rieure à une valeur prédéterminée et à augmenter les nombres d'impulsions devant être accouplés pour former un groupe d'impulsions dont la durée doit être mesurée sous la forme d'une impulsion unique si la différence obtenue est égale ou inférieure à la valeur prédéterminée. Dans le mode de réalisation préféré, les nombres maximaux d'impulsions devant être accouplés sont établis de manière à limiter l'opération d'incrémentation dans la pro- cédé. Si la différence de la fréquence des impulsions compa- rée n'est pas détectée dans des groupes de comparaison pré- sentant les nombres maximaux donnés d'impulsions, il est décidé que la vitesse de déplacement de l'obJet n'a pas variée. La présente invention apparattra plus clairement au cours de la description détaillée donnée en référence aux dessins annexés sur lesquels: la figure i est un schéma synoptique d'un mode de réalisation préféré d'un dispositif selon la présente in- vention pour déterminer une allure d'accélération et/ou de décélération d'un véhicule automobile, une structure générale des circuits du dispositif étant représentée sur cette figure; la figure 2 est un diagramme montrant l'impulsion de détecteur de vitesse de véhicule, le diagramme (A) montrant un exemple comparant les durées d'impulsion de chaque impul- sion et le diagramme (B) montrant la comparaison des durées d'impulsion d'un groupe d'impulsions formant trois impulsions accouplées; la figure 3 est un diagramme montrant la relation entre l'impulsion d'horloge et l'impulsion de détecteur; la figure 4 est un diagramme montrant un exemple de la constitution du groupe d'impulsions; la figure 5 est un diagramme du fonctionnement d'un moyen servant à déterminer la durée d'impulsion du signal de détecteur; les figures 6 (a) à (d) sont respectivement des vues montrant la façon selon laquelle les données emmagasinées dans un dispositif de mémoire sont décalées, chacune de ces figures montrant un modèle différent de décalage en fonction du nombre d'impulsions constituant le groupe; la figure 7 est un tableau montrant le fonction- nement du dispositif de commande principal; la figure 8 est un schéma de circuit du dispositif de commande principal, ce schéma montrant la façon suivant laquelle est déterminé le nombre d'impulsions devant être tem- porairement mémorisé, c'est-à-dire retenu; la figure 9 est un schéma synoptique d'un dispositif de commande d'impulsions; la figure 10 est un schéma synoptique d'un disposi- tif de mémoire comportant des registres à décalage qui agis- sent de manière à décaler la durée d'impulsion déterminée de chaque groupe d'impulsions de détecteur selon le mode décala- ge tel que représenté sur les figures 6(a) à 6(b); la figure ll est un tableau montrant les entrées appliquées à chacune des bornes d'entrée d'un circuit logique correspondant à un modèle de décalage des données emmagasinées dans le registre à décalage du dispositif de mémoire; la figure 12 est un schéma de circuit du circuit logique du dispositif de mémoire; la figure 13 est un schéma synoptique d'une opéra- tion arithmétique effectuée dans le circuit logique; et la figure 14 est un schéma de circuit d'une section de sortie émettant un signal indiquant une allure déterminée d'accélération et/ou de décélération du véhicule. En se référant maintenant aux dessin, particulière- ment à la figure 1, on voit que l'on y a représenté la struc- ture générale des circuits d'un mode de réalisation préféré d'un dispositif servant à déterminer le taux de variation ou allure de la vitesse de déplacement d'un objet en mouvement. Bien que le dispositif 6 selon la présente invention puisse être appliqué à n'importe quel système qui exige de déterminer le taux de variation ou allure de la vitesse de déplacement d'un objet en mouvement, on va décrire ci-après à titre d'exemple illustratif et non limitatif de l'application de ce dispositif, un dispositif appliqué à la détermination de l'allure ou taux d'accélération et/ou de décélération d'un véhicule automobile ou de la vitesse de rotation des roues de ce véhicule. Un générateur 20 d'impulsions d'horloge engendre un signal d'horloge HORLOGE ayant une fréquence constante donnée. Pour la commodité des mesures de la durée des impul- sions d'un signal détecteur VRpM indiquant une vitesse détermi- née de véhicule ou une vitesse déterminée de rotation de roue engendrée par un détecteur 28 de vitesse de véhicule, il est préférable que le signal d'horloge HORLOGE ait une fréquence correspondant à une unité de temps de mesure, comme par exemple 1 ms ou 1 As, etc. Dans le mode de réalisation préféré, un signal d'horloge HORLOGE de 1 gs est engendré par le généra- teur 20 d'impulsions d'horloge. Le signal d'horloge HORLOGE est appliqué à un compteur 22. Le compteur 22 compte des si- gnaux d'horloge HORLOGE et engendre un signal HORLOGE indi- quant la vleur du compteur. Dans la pratique, le signal de compteur HORLOGEX peut 9tre n'importe quel type approprié de signal électrique, par exemple un signal analogique, un signal numérique, etc., mais, dans le mode de réalisation préféré, il s'agit d'un signal binaire à 8 bits indiquant la valeur du compteur sous forme d'un nombre binaire. Le signal de compteur HORLOGEX est appliqué de façon continue à un circuit de mémo- risation ou retenue temporaire 24. Le circuit de mémorisation temporaire 24 est sensible à un signal de MEMORISATION tempo- raire engendré dans un générateur 26 de signal de mémorisation temporaire qui reçoit le signal de détecteur VRpM arrivant du détecteur 28 de vitesse de véhicule. Le signal de détecteur VRpM est un signal d'impulsion ayant une fréquence proportion- nelle à la vitesse déterminée du véhicule c'est-à-dire à la vitesse de rotation des roues. Le générateur 26 de signal de mémorisation temporaire compte le nombre d'impulsions du signal de détecteur VRpM et engendre le signal de MEMORISATION tempo- raire quand le nombre d'impulsions compté devient égal à une valeur préétablie. La valeur pré-établie pour laquelle le signal de MEMORISATION temporaire doit être engendré est déter- minée par un dispositif de commande principal 40 dont on dé- crira la structure et le fonctionnement en détail par la suite. En réponse au signal de MEMORISATION temporaire le circuit 24 de mémorisation temporaire prend en mémoire tempo- rairement la valeur du signal de compteur d'HORLOGE au moment x o le signal de mémorisation temporaire est appliqué. En par- ticulier, le circuit 24 de mémorisation temporaire prend en mémoire la valeur du signal de compteur qui correspond à la durée d'impulsion des nombres préétablis d'impulsions de signal de détecteur. La valeur HORLOGEy du signal de compteur prise en mémoire est envoyée à partir du circuit 24 de mémorisation temporaire à un dispositif de mémoire 30 sous la forme d'un signal binaire à 8 bits. Le dispositif de mémoire 30 comprend une section 32 de commande de mémoire et trois sections de mémoire 34, 36 et 38. La section 32 de commande de mémoire reçoit la sortie HORLOGEy de circuit de mémorisation temporaire ainsi qu'un signal DECALAGE de commande de décalage arrivant du dispositif de commande principal 40 sous la forme d'un si- gnal binaire à 2 bits. En se basant sur le signal DECALAGE de commande de décalage, la section 32 de commande de mémoire choisit une des sections de mémoire 34, 36 et 38 pour emmaga- siner la valeur appliquée HORLOGEy. - Les sections de mémoire 34, 36 et 38 comprennent respectivement des registres à décalage et emmagasine dans un ordre prédéterminé la valeur HORLOGE mémorisée temporaire- y ment. Pour des raisons de commodité d'explication, on va supposer ci-après que le circuit 24 de mémorisation temporaire donne à sa sortie les valeurs HORLOGEy temporairement emmaga- sinées supposées être A, B, C... au fur et à mesure qu'elles sont appliquées à son entrée sous la forme du signal MEMOiTISA- TION de mémorisation temporaire. La valeur temporairement mé- morisée A la plus ancienne est initialement emmagasinée dans la section 34 et la valeur temporairement emnasinée C la plus récente est emmagasinée également dans la section 38. On comprendra que chaque valeur A, 9, C est emmaga- sinée dans la section de mémoire 34, 36 et 38 sous forme d'un nombre binaire et que, par conséquent les registres à décalage des sections de mémoire sont adaptés pour emmagasiner une valeur numérique. Un circuit arithmétique 50 extrait la valeur emma- gasinée A, B, C.... du dispositif de mémoire 30 et détermine la différence de chaque valeur adjacente temporairement mémo- risée A, B, C.... (B-A), (C-B) pour déterminer la durée d'impulsion dans la période Tn-l et Tn représentée sur la fi- gure 2. Le circuit arithmétique.50 calcule en outre (C-B) - (B-A) pour obtenir la différence des durées d'impulsion déter- minées. Les résultats de l'opération pour obtenir la différence de durée d'impulsion est comparée avec une valeur prédéterminée pour déceler si la fréquence du signal de détecteur varie entre les périodes Tn-l et Tn. Le circuit arithmétique engendre un signal Df de code binaire basé sur le résultat de l'opération arithmétique mentionnée ci-dessus. S'il existe une différence de fréquence, la valeur du signal Df de code binaire devient 1 sinon elle devient 0. Le signal Of de code binaire est appliqué à un cir- cuit de sortie 60 et au dispositif de commande principal 40. En même temps, le circuit arithmétique 50 calcule l'allure ou taux a d'accélération et/ou de décélération du véhicule ou de la vitesse des roues duvéhicule en se basant sur la valeur emmagasinée extraite A, B et C. L'allure ou taux a d'accélération et/ou de décélération peut être obtenu à partir de l'équation suivante: i 1C -A m N ( 2 î = N ( l _ l)/ ( C - A) C - B B A o N représente le nombre d'impulsions requises dans un groupe. Le résultat arithmétique effectué pour obtenir le taux ou allure a d'accélération et/ou de décélération est également appliqué au circuit de sortie 60. Le dispositif de commande principal 40 est sensible au signal Df de code binaire pour déterminer le nombre d'impul- sions pouvant être groupé. De plus, le dispositif de commande principal 40 détermine un modèle de décalage pour décaler les données dans les sections de mémoire 34, 36 et 38. En se ba- sant sur le résultat, le dispositif de commande principal 40 engendre un signal N de nombre d'impulsions et le signal DECALAGE de commande de décalage. Le signal N de nombre d'im- pulsions est un signal en code binaire à 4 bits et le signal DECALAGE de commande de décalage est un signal en code binaire à 2 bits. En outre, le dispositif de commande principal 40 discrimine si oui ou non la fréquence du signal du détecteur varie dans des périodes adjacentes, par exemple de t1 à t, en se basant sur le signal Df de code binaire arrivant du circuit arithmétique 50. Le dispositif de commande principal 40 augmen- te à une allure donnée le nombre d'impulsions devant être gDou- pées et, par conséquent, augmente la valeur du signal N de nombre d'impulsions, si la valeur du signal Df en code binaire est 0. Par conséquent, pour augmenter les nombres d'impulsions groupées, le signal DECALAGE de commande de décalage est modi- fié de manière à adapter le modèle de décalage à ce signal. En même temps, le dispositif de commande principal 40 engendre un signal de décision 3 qui a normalement pour valeur 1. Si les nombres d'impulsions augmentent à une valeur maximale prédéter- minée mais si le signal Df de code binaire est encore maintenu à 0, la valeur du signal de décision 3 passe à 0. Le signal de décision P est appliaué au circuit de sortie 60 de manière à déterminer finalement la sortie de ce circuit. On va maintenant examiner de façon plus détaillée chaque circuit constituant le dispositif de la présente inven- tion en se référant aux figures 4 à 14. En se référant aux figures 4 et 5, on voit que l'on y a représenté un exemple d'une augmentation ou incrémentation des nombres d'impulsions groupées et la relation entre le si- gnal de détecteur VRpM, la valeur de compteur HORLOGEx, le signal de MEMORISATION temporaire et la valeur temporairement mémorisée HORLOGEy. Dans la description donnée ci-après, les suppositions qui sont faites sont valables pour tout l'exposé. Sur la figure 4, en premier lieu, le signal N de nombre d'impulsions engendré par le dispositif de commande principal 40 est mis à l'état 1 et, par conséquent, chacune des durées adjacentes d'impulsions de signal de détecteur sont comparées. En particulier, la durée d'impulsion Tn-l de la période tl-est comparée avec la durée d'impulsion Tn de la période t2. Si les durées d'impulsion Tn-l et Tn sont sensi- blement égales l'une à l'autre ou si leur différence est si faible qu'elle ne peut pas être décelée, le dispositif de commande principale 40 augmente la valeur du signal N de nom- bre d'impulsions et la fait passer à 2. En réponse à l'augmen- tation des nombres d'impulsions devant être groupés sous la forme d'une plage de périodes devant être mesurée, les durées d'impulsions Tn-1 et Tn sont ajoutées et sont considérées comme une durée d'impulsion groupée de Tn-l. En particulier, la durée de période to à t2 au cours de laquelle les première et seconde impulsions de signal de détecteur sont appliquées à l'entrée est considérée comme étant une durée d'impulsion groupée. La durée d'impulsion groupée 2Tn-l est comparée avec la durée d'impulsion groupée 2 Tn au cours d'une période t2 à t4. D'une façon similaire à ce qui précède, les nombres d'impulsions devant être groupés sont augmentés par le dispo- sitif de commande principal 40 si la différence de durée d'im- pulsion groupéene peut pas être discriminée. En réponse à la discrimination d'absence de différence, les impulsions groupées 2 Tn-l et 2Tn sont groupées ou accouplées l'une à l'autre de manière à être considérées comme une impulsion groupée ayant une durée 4Tn-l indiquant une longueur de période t0 à t4 pendant laquelle les première à quatrième impulsions de signal de détecteur sont appliquées à l'entrée. La durée 4Tn-l d'im- pulsion groupée est comparée avec la durée d'impulsion groupée 4 Tn au cours de la période t4 à t8. Dans l'exemple représenté, le nombre maximal pré- déterminé d'impulsions devant être accouplées est fixé à 8. Si la différence de durée d'impulsion entre 8Tn-1 et 8Tn ne peut pas être discriminée, le dispositif de commande principal 40 détermine que la vitesse du véhicule ou la vitesse de rotation de la roue n'a pas été modifiée à la période tl6. Dans le cas de la décision ci-dessus relative à l'absence de différence, le dispositif de commande principal 40 revient à la position initiale de manière à comparer chacune des impulsions adJa- centes. Sur la figure 5 on a représenté la relation entre les valeurs des signaux VRPM, HORLOGEX, MEMORISATION et HORLOGEy et, par conséquent, la fonction principale du circuit 24 de mémorisation temporaire. Ici, comme on peut le voir sur la figure 5 et en référence à la figure 4, on a représenté à des fins d'explication un exemple de comptage des durées d'impulsion pour 8 impulsions accouplées. En se référant à la figure 2, on voit que la durée de l'impulsion de signal VRpM de détecteur est comptée par le signal d'horloge HORLOGE. Par conséquent, le compteur 22 compte le nombre de signaux d'horloge HORLOGE et émet une sortie HORLOGEX indiquant la valeur du compteur. En réponse au signal de mémorisation tem- poraire MEMORISATION arrivant du générateur 26 du signal de mémorisation temporaire, le circuit 24 de mémorisation tempo- raire prend provisoirement en mémoire la valeur du signal de sortie HORLOGEx du compteur et émet un signal de sortie HORLOGE indiquant la valeur prise momentanément en mémoire. La différen- ce Tn-l, Tn entre chaque valeur adjacente mémorisée temporai- rement représente la durée d'impulsion dans chaque plage de période devant être mesurée comme une plage éclairée. Si un des cycles de fonctionnement pour déterminer la différence des durées d'impulsion des impulsions groupées ou la différence de fréquence des signaux de détecteur est terminé, le dispositif de commande principal 40 détermine si oui ou non l'incrément des nombres d'impulsions est nécessaire. Selon le résultat de la décision, le modèle de décalage de la valeur de compteur momentanément mémorisée A, B, C... présent dans le dispositif de mémoire est déterminé et le dispositif de commande principal 40 engendre le signal DECALAGE de comman- de décalage correspondant au modèle de décalage déterminé. La figure 6 est une vue explicative de la variation des modèles de décalage pour décaler les données emmagasinées A, B, C... Il convient de remarquer que, dans la figure 6, sur chaque ligne horizontale, les représentations A, B, C,... sur le coté gauche sont les données emmagasinées dans la section de mémoire 34 et celles sur le c8té droit sont les données emmagasinées dans la section de mémoire 38. Dans le modèle (I), ce modèle doit être utilisé lorsque la différence peut être détectée lors de la comparaison de chacune des impulsions uni- ques adjacentes. Dans ce cas, les données A, B, C,... présen- tes dans les sections de mémoire 34, 36 et 38 sont décalées dans un ordre donné. En particulier, la donnée A présente dans la section de mémoire 34 est effacée, la donnée B emma- gasinée dans la section 36 est décalée jusqu'à la section 34. De même, la donnée C est décalée jusqu'à la section de mémoire 36. Dans la section de mémoire 38, une donnée récente D cons- tituée par la valeur de compteur HORLOGEy venant d'être prise en mémoire momentanément est emmagasinée. Selon le seconde modèle (II), les nombres d'impul- sions dans un groupe sont réduits à 1 quand la différence des durées d'impulsion dans les diverses impulsions groupées est détectée au cours d'un cycle de fonctionnement précédent immé- diat. Bien que l'on ait représenté un cas à titre d'exemple, la différence est détectée quand deux impulsions groupées pré- sentent une différence avec le groupe correspondant adjacent et le décalage est effectué de la même façon pour les groupes comportant quatre impulsions groupées et huit impulsions grou- * pées. Dans ce cas, les données A et B emmagasinées respective- ment dans les sections de mémoire 34 et 36 sont effacées et la donnée C est décalées jusqu'à la section de mémoire 34. Des données récentes D et E sont emmagasinées repsectivement dans les sections de mémoire 36 et 38. Selon le troisième modèle (modèle III), les nombres d'impulsions groupées sont augmentés plus par rapport à celui du cycle précédent immédiat d'opération de détermination. Comme on peut le comprendre d'après la description qui précède, ce modèle est appliqué quand aucune différence n'est détectée dans la durée d'impulsion entre les groupes devant être compa- rés. Dans ce cas, la donnée A présente dans la section de mé- moire 34 y est maintenue. La donnée B présente dans la section de mémoire 36 est effacée et la donnée C présente dans la sec- tion 38 est décalée jusqu'à la section 36. Une donnée nouvelle D, indiquant la durée d'impulsion comprenant les durées d'im- pulsions di et d. de signal de détection est alors emmagasinée dans la section 38. Le quatrième modèle (modèle IV) est sensiblement le même que la modèle II en ce qui concerne la manière du décalage et elle montre le cas dans lequel aucune différence de durée d'impulsions groupées ne peut être détectée jusqu'à ce que le cycle effectue une comparaison avec un nombre maximal prédé- terminé d'impulsions, c'est-à-dire 8 impulsions. Toutefois, la différence entre les modèles II et IV a été notée et le modèle IV a été omis dans la description détaillée donnée ci-après,étant donné qu'il entratne sensiblement les mêmes fonctions dans chaque élément constituant le dispositif. La figure 7 montre une relation numérique des nom- bres d'impulsions devant être groupéesainsi que les modèles de décalage devant être choisis et correspondant à une varia- tion du nombre d'impulsions devant être groupées. Comme on l'a expliqué ci-dessus, la détermination du nombre d'impulsions ainsi que la sélection du modèle de décalage sont effectuées dans le dispositif de commande principal 40 et, par conséquent, les sorties et l'entrée de ce dispositif sont représentées dans la colonne inférieure extrgme sur la figure 7. Comme on peut le voir sur la figure 7, s'il existe une différence de durée d'im- pulsion entre des groupes d'impulsions devant être comparés, l'entrée Df arrivant du circuit arithmétique 50 a pour valeur 1 ou, sinon, cette entrée est 0. Dans le cas o la différence de la durée d'impulsion est détectée quand les impulsions sont comparées chacune mutuellement, le dispositif de commande prin- cipal 40 choisiîle modèle de décalage I et fixe à 1 le nombre d'impulsions pour le cycle suivant de fonctionnement. Si la différence de la durée d'impulsion est détectée pendant que des groupes comportant plusieurs impulsions accouplées sont comparés, le dispositif de commande principal choisi le modèle de décalage II et fixe à 1 le nombre d'impulsions devant être groupées au cours du cycle de fonctionnement suivant. Comme on le comprendra d'après ce qui précède, à tout moment, une- détection de la différence de la durée d'impulsion amène le dispositif de commande principal à fixer à 1 le nombre d'im- pulsions devant etre groupées au cours du cycle de fonction- nement suivant. Par contre, si aucune différence n'est détec- tée pendant la comparaison des groupes, le dispositif de commande principal 40 décide d'augmenter d'un incrément les nombres d'impulsions devant être groupés. Dans ce cas, le dispositif de commande principal 40 choisit le modèle de décalage III selon l'incrémentation du nombre d'impulsions groupées. Si les nombres d'impulsions incrémentés arrivent au maximum mais si la différence n'est pas détectée, le dis- positif de commande principal 40 constate qu'il n'y a aucune différence dans la durée des impulsions et donne une valeur 0 au signal de décision P. En même temps, le dispositif de commande principal 40 décide de ramener à 1 le nombre d'impul- sions devant etre groupées et, par conséquent, choisit le modèle de décalage IV. En se référant maintenant à la figure 8, on voit que l'on y a représenté un circuit selon un mode de réalisation préféré du dispositif de commande principal 40 devant être appliqué au dispositif selon la présente invention. Le disposi- tif de commande principal 40 comprend une multiplicité de portes ET, OU et NON-ET ainsi qu'un circuit 402 de mémorisation ou retenue temporaire. Comme on l'a mentionné ci-dessus, le signal N de nombre d'impulsions engendré par le dispositif de commande principal est un code binaire à 4 bits dont les élé- ments sont représentés respectivement par al, a2, a3 et a4. De même, le signal DECALAGE de commande de décalage est un code binaire à 2 bits dont les éléments sont représentés res- pectivement par b1, b2. Le code binaire (al, a2, a3, a4) représentant la valeur des nombres d'impulsions courants sont mémorisés c'est-à-dire emmagasinés, momentanément, dans le circuit 402 de mémorisation temporaire. L'emmagasinage dans le circuit 402 de mémorisation temporaire est remis à zéro par un signal de REMISE A ZERO arrivant d'un circuit logiaue 320. Un circuit à retard 404 est intercalé entre le circuit logique 320 et le circuit 402 de mémorisation temporaire. De ce fait, le signal de REMISE A ZERO est appliqué à l'entrée du circuit 402 de mémorisation temporaire avec un temps de retard prédé- terminé 1 afin de remettre à zéro le contenu du circuit de mémorisation temporaire. D'autre part, la signal Df de code binaire provenant du circuit arithmétique 50 est appliqué à l'entrée du dispositif de commande principal 40. En synchronis- me avec le signal Df de code binaire, le code binaire (al, a2, a3, a4) du signal N de nombre d'impulsions mémorisé temporai- rement dans le circuit 402 de mémorisation temporaire est renvoyé à une porte NON-ET1, une porte NON-ET2, une porte OU1, une porte OU2, une porte ET1, une porte ET2 et une porte ET3 par l'intermédiaire de lignes de rétroaction 404, 406, 408, 410, 412, 414 et 416. A chacune d'une autre des entrées des portes NON-ET1 et OU2 est appliqué le signal Df en code binaire arrivant du circuit arithmétique 50 par l'intermé- diaire des lignes 418 et 420. A chacune d'un autre des entrées des portes ET1, ET2 et ET3 est appliqué le signal Df de code binaire inversé par l'intermédiaire d'un inverseur 422 et des lignes 424, 426 et 428. Les portes NON-ET1 et OU1 agissent de manière à déterminer le modèle de décalage et à engendrer chaque élément (bl, b2) du signal DECALAGE de commande de décalage en coopération avec une porte NON-ET3. En particulier, en se basant sur les élément a1 et a4 du signal N de nombre d'impulsions et sur le signal Df de code binaire, les portes NON-ET1, OU1 et NON-ET déterminent les éléments (bl, b2) du signal DECALAGE de commande de décalage. A cette fin, chacune des bornes d'entrée de la porte NON-ET3 est reliée aux bornes de sortie des portes NON-ET1 et OU1 par l'intermédiaire des lignes 430 et 432. Comme il apparalt sur la figure 8, l'élément bI du signal DECALAGE de commande de décalage est déterminé sur la base de l'élément b2 et la sortie de la porte OU1. Par contre, les portes NON-ET1, ET2, ET3 et OU2 déterminent res- pectivement chaque élément (al, a2, a3, a4) du signal N de nombre d'impulsions basé- sur l'élément qui précède (a2, a3, a4, al) parmi les éléments correspondants du signal N de nombre d'impulsions émis antérieurement et du signal Df de code binaire arrivant du circuit arithmétique 50. En outre, la porte NON-ET2 engendre de fagon séquentielle un signal de décision P basé sur l'élément a4 du signal de nombre d'impul- siornsémis antérieurement et sur le signal Df de code binaire. La figure 9 montre un mode de réalisation préféré du générateur 26 de signal de mémorisation temporaire appli- qué dans le dispositif de la présente invention. Le généra- teur 26 de signal de mémorisation temporaire comprend, d'une façon générale, un circuit 260 de mémorisation temporaire, un compteur 262, un comparateur 264 et un multivibrateur monos- table 266. Chaque élément (al, a2, a3, a4) de la sortie du dispositif de commande principal en tant que signal N de nombre d'impulsions est appliqué à l'entrée du circuit 260 de mémorisation temporaire par l'intermédiaire de conducteurs 440, 442, 446 reliant chacun la borne d'entrée du circuit 260 de mé- morisation temporaire à la borne de sortie des portes ET1, ET2, ET3 et OU2. D'autre part, le compteur 262 reçoit le signal VRpM de détecteur provenant du détecteur 28 de vitesse et compte les nombres d'impulsions du signal de détecteur. Le compteur 262 engendre un signal binaire(YV1, V2, V3, V4) basé sur le nombre d'impulsions comptées du signal de détecteur et envoie ce signal au comparateur 264. Ce comparateur reçoit éga- lement par l'intermédiaire du circuit 260 de mémorisation tem- poraire le signal N (a1, a2, a3, a4) de nombre d'impulsions mémorisé temporairement. Le comparateur 264 compare l'entrée VRPM (V1, V2, V3, V4) provenant du compteur 262 avec l'entrée N (al, a2, a3, a4) provenant du circuit 260 de mémorisation temporaire. Si la valeur de compteur indiquée dans le signal binaire VRpM (V1, V2, V3, V4) devient égale à la valeur du signal N de nombre d'impulsions, le comparateur 264 met en fonction le multivibrateur monostable 266 de manière à engen- drer un signal MEMORISATION de mémorisation temporaire devant être envoyé au circuit 24 de mémorisation temporaire. Le signal MEMORISATION de mémorisation temporaire engendré dans le mul- tivibrateur monostable 266 est une impulsion de déclenchement rendant actif le circuit 24 de mémorisation temporaire de manière qu'il prenne momentanément en mémoire la valeur HORLOGE de compteur. Le signal MEMORISATION de mémorisation temporaire envoyé au compteur 262 de manière à remettre à zéro le contenu ou valeur de ce compteur. De même, le signal MEMORISATION de mémorisation temporaire est envoyé au circuit 260 de mémorisa- tion temporaire par l'intermédiaire d'un circuit à retard 268 avec un retard prédéterminé 2 de l'endroit o le signal MEMORISATION estappliqué à l'entrée du compteur 262. En réponse au signal MEMORISATION de mémorisation temporaire, le contenu du circuit 260 de mémorisation temporaire est remis à zéro. De ce fait, le générateur 26 de signal de mémorisa- tion temporaire engendre le signal MEMORISATION de mémorisation temporaire selon le nombre d'impulsions comptées du signal de détecteur devenant la valeur préétablie de manière à mémoriser temporairement la valeur du signal d'horloge HORLOGEx dans le circuit 24 de mémorisation temporaire. En particulier, quand le modèle de décalage choisi est I ou III, le circuit 26 engendre un signal de mémorisation temporaire pendant un cycle de fonctionnement du dispositif et quand le modèle de décalage choisi est II, deux signaux de commande de décalage sont engen- drés par cycle de fonctionnement. La figure 10 montre un mode de réalisation préféré du dispositif de mémoire 30 comprenant la section 32 de com- mande de mémoire et les sections de mémoire 34, 36 et 38. Chacune des sections de mémoire comprend un registre à décala- ge 340, 360 et 380 et des circuits 342, 362 et 382 de mémori- sation temporaire incorporés au registre à décalage. La sec- tion 32 de commande de mémoire comprend, d'une façon générale, un circuit logique 320 et un compteur 330. Le circuit logique 320 est relié aux bornes de sortie des portes NON-ET1 et NON-ET3 du dispositif de commande principal 40 afin de recevoir de celui-ci chaque élément (bl, b2) du signal DECALAGE de commande de décalage. D'autre part, chacune des bornes de sortie 321, 322, 325 et 326 est reliée à chacune des bornes 343, 344, 363, 364, 383 et 384 des registres à décalage 340, 360 et 380. Le circuit logique 320 engendre des signaux devant etre appliqués aux registres à décalage respectifs 340, 360 et 380 par l'intermédiaire des bornes reliées respectivement 321- 343, 322-344, 323-363, 324-364, 325-383 et 326-384. La valeur de chaque signal est déterminée par le signal DECALAGE de commande de décalage. Chacun des signaux appliqués à partir du circuit logique 320 aux registres à décalage 340, 360 et 380 est un code binaire ayant une valeur 1 ou 0. En se basant sur la combinaison de la valeur de signal d'entrée, chaque registre à décalage 340, 360 et 380 détermine le mode de fonc- tionnement. Par conséquent, chaque registre à décalage fonc- tionne suivant trois fonctions selon la combinaison de la va- leur de signal appliquée. MODE I: les valeurs de signal d'entrée sont toutes deux zéro, le registre à décalage neutralise l'entrée de l'horloge; MODE II: quand la valeur de signal d'entrée appli- quée à la borne d'entrée 322, 324, 326 est 1 et quand la valeur de signal d'entrée appliqué à la borne d'entrée 321, 323 ou 325 est 0, le registre à décalage effectue le décalage du contenu emmagasiné vers la droite; et MODE III: quand la valeur de signal d'entrée appli- quée à la borne 322, 324 ou 326 est zéro et quand la valeur de signal d'entrée appliquée à la borne d'entrée 321, 323 ou 325 est 1, le registre à décalage reçoit des données nouvelles sous la forme d'un signal binaire à 8 bits en tant que valeur HORLOGEy de compteur nouvellement mémorisée temporairement et provenant du circuit 24 de mémorisa- tion temporaire. Chaque registre à décalage 340, 360 et 380 émet de façon séquentielle un signal de sortie représentant la valeur de compteur emmagasinée A, B, C... La sortie A, B, C des registres à décalage 340, 360 et 380 est appliquée à l'entrée des circuits 342, 362 et 382 de mémorisation temporaire. Des signaux de remise à zéro REMISE A ZERO sont appliqués à partir du circuit logique 320, à l'entrée des circuits 342, 362 et 382 de mémorisation temporaire, ces signaux de remise à zéro REMISE A ZERO étant engendrés dans le circuit logique 320 quand tous les registres à décalage sont placés dans le MODE I et, de ce fait, dans un état de neutralisation d'horloge. Cette condition des registres à décalage 540, 360 et 380 repré- sente une condition stable du contenu qui s'y trouve ainsi qu'un état de finition de l'opération de décalage. Les circuits 342, 362 et 382 de mémorisation temporaire réagissent au signal de remise à zéro REMISE A ZERO appliqué à leur entrée par l'intermédiaire d'un circuit à retard 327 avec un temps de retard donné ' 3 et prennent momentanément en mémoire les entrées respectives A, B, C,....-provenant des registres à décalage 340, 360 et 380. Après avoir pris en mémoire les sorties A, B, C,... des registres, les circuits 342,-362, 382 de mémorisation temporaire appliquent respectivement la valeur mémorisée A, B, C,... au circuit arithmétique 50. D'autre part, chaque registre à décalage 340, 360 et 380 reçoit un signal d'horloge HORLOGE arrivant du généra- teur 20 de signal d'horloge par l'intermédiaire d'une porte d'horloge 302 et d'une borne d'entrée 345, 365 et 385 de cette dernière. Le signal d'horloge HORLOGE est également appliqué à l'entrée d'un compteur d'horloge 304 qui compte le nombre de signaux d'horloge. Pour chaque comptage de 8 im- pulsions d'horloge, le compteur d'horloge 304 augmente de la valeur binaire l le nombre binaire stocké aux adresses cl, c2 et c3. Le compteur d'horloge 304 envoie au circuit logique 320 un signal binaire à trois bits (cl, c2, c3). Le contenu du compteur d'horloge 304 est remis à zéro en réponse au signal de remise à zéro REMISE A ZERO arrivant du circuit logique 320 par l'intermédiaire du circuit à retard 327 avec un temps de retard donné 3. Un basculeur bistable 306 est intercalé entre le circuit logique 320 et la porte d'horloge 302 reliée à une ligne 303. Une borne R d'entrée de remise à zéro du basculeur bistable 306 est reliée au circuit logique 320 par l'intermé- diaire du circuit à retard 327 et une borne S d'entrée de mise à l'état 1 est reliée au circuit logique 320 par l'intermédiaire du circuit à retard 327 et d'un autre circuit à retard 328. Par conséquent, le signal de remise à zéro R arrivant du cir- cuit logique 320 est appliqué à la fois à la borne d'entrée R et à la borne d'entrée S avec un retard donné C 4. Le retard des temps donnés ' 3 oT' 4 entre les bornes d'entrée R et S est déterminé par le temps de retard établi dans le circuit à retard 128. En outre, le temps de retard 4 établi dans le circuit à retard 328 correspond de préférence à la durée (4) d'un cycle de fonctionnement du dispositif pour déterminer le taux ou allure d'accélération et/ou de décélération. De ce fait, le basculeur bistable 306 est mis à l'état 1 par le signal de remise à zéro REMISE A ZERO appliqué à la borne d'entrée de mise à l'état 1 avec un temps de retard ( Y3 + 4) donné par les circuits à retard 327 et 328 et est remis à zéro par le signal de remise à zéro REMISE A ZERO appliqué par l'intermédiaire du circuit à retard 327. Le circuit logique 320 reçoit le signal DECALAGE de commande de décalage comportant les éléments b1 et b2 sous la forme d'un code binaire. De plus, le circuit logique 320 reçoit la sortie de compteur d'horloge comportant les éléments cl, c2 et c3 sous la forme d'un code binaire. En se basant sur ces entrées, le circuit logique 320 détermine le signal DECALAGE1, DECALAGE2 de mode de décalage ainsi que le signal de remise à zéro REMISE A ZERO. Les relations entre les com- binaisons des entrées et des signaux DECALAGE1 à DECALAGE6 de mode de décalage sont représentés sur la figure ll sous la forme d'un tableau. On va maintenant décrire de façon plus détaillée la fonction du dispositif de mémoire 30 en se référant à la fi- gure 11. Dans la description ci-après de la fonction du dis- positif de mémoire 30, les fonctions de chaque élément du dis- positif de mémoire seront expliquées en rapport avec chaque modèle de décalage. MODELE I Tout d'abord, le basculeur bistable 306 est placé à l'état 1 en réponse au signal de remise à zéro REMISE A ZERO arrivant du circuit logique 320 par l'intermédiaire des cir- cuits à retard 327 et 328. Dans cet état, le basculeur bista- ble 306 applique un signal de sortie à la porte d'horloge 302 par l'intermédiaire de la ligne 303. En réponse à la sortie du basculeur bistable, la porte d'horloge 302 s'ouvre de manière à laisser passer le signal d'horloge HORLOGE provenant du géné- rateur 20 d'impulsions d'horloge. Dans ce cas, du fait que le modèle de décalage dé- terminé par le dispositif de commande principale 40 est le MODELE I et que la valeur du compteur d'horloge 304 dans cet état est zéro, les modes de décalage des registres à décalage respectifs 340, 360 et 380 correspondent AU MODE II et le con- tenu des registres à décalage 340, 360 et 380 est décalé vers la droite d'un bit. Jusqu'à ce que le huitième signal d'horloge HORLOGE soit compté dans le compteur d'horloge 304, la sortie (cl, c2, c3) du compteur est maintenue à une valeur zéro de manière que les registres à décalage 340, 360 et 380 continuent leur opération de décalage d'un bit chaque fois vers la droite. En réponse au huitième signal d'horloge HORLOGE, la valeur (Cl, c2, c3) du compteur passe à 1 de ma- nière que les modes des registres à décalage respectifs 340, 360 et 380 deviennent respectivement I, I et III. Dans ce O10 cas, les registres à décalage 340 et 360 se trouvent dans un état o ils neutralisent le signal d'horloge et le registre à décalage 380 se trouve dans un état o il reçoit de nouvelles données en provenance du circuit 24 de mémorisation temporaire. Le compteur d'horloge 304 réagit à la prochaine huitième impulsions arrivant après le huitième signal précédent de manière à augmenter la valeur du compteur Jusqu'à 2. Dans cette condition du compteur, les registres à décalage 340, 360 et 380 sont tous dans le mode I de manière à neutraliser l'entrée d'horloge. En même temps, le circuit logique 320 émet le si- gnal de remise à zéro REMISE A ZERO porté à la valeur 1. Avec le retard donné Y 3 établi dans le circuit à retard 327, le signal de remise à zéro REMISE A ZERO appliqué à l'entrée du basculeur bistable 306 par l'intermédiaire de la borne R d'entrée de remise à zéro rend inactif le basculeur bistable. De ce fait, la valeur de sortie du basculeur bistable passe à zéro de manière à fermer la porte d'horloge 302. Le signal de remise à zéro REMISE A ZERO est appliqué au compteur d'horloge 304 de manière à remettre à zéro la valeur du compteur. De plus, le signal de remise à zéro REMISE A ZERO est appliqué aux registres à décalage 340, 360 et 380 par l'intermédiaire du circuit à retard 327 de manière à amener les registres à appliquer leur contenu au circuit correspondant 342, 362 et 382 de mémorisation temporaire. La valeur mémorisée temporairement dans chacun des circuits 342, 362 et 382 de mémorisation tempo- raire est appliquée au circuit arithmétique 50. MODELE II Comme pour le MODELE I précédent, le basculeur bistable 306 est tout d'abord mis à l'état 1 en réponse au signal de remise à zéro REMISE A ZERO engendré dans le cir- cuit logique 320 et appliqué par l'intermédiaire des circuits à retard 327 et 328. Le basculeur bistable 306 applique un signal de sortie à la porte d'horloge 302 par l'intermédiaire de la ligne 303 de manière à ouvrir cette porte. Dans cet état, le signal d'horloge HORLOGE arrivant du générateur 20 d'impulsions d'horloge est transmis au compteur d'horloge 304. Comme mentionné ci-dessus, le modèle de décalage choisi par le dispositif de commande principal 40 est le MODELE II et, du fait que la valeur apparaissant à la sortie du compteur d'horloge 304 est zéro, le mode de décalage établi dans cha- que registre à décalage 340, 360 et 380 est le MODE I. Par conséquent, la donnée contenue dans chaque registre à décala- ge 340, 360 et 380 est décalée de 1 bit vers la droite. Quand le huitième signal d'horloge est appliqué à l'entrée, les contenus A, B, C... des registres à décalage sont décalés de 8 bits et, par conséquent, transférés au registre adjacent suivant. En particulier, la valeur B emmagasinée antérieure- ment dans le registre à décalage 360 est maintenant trans- férée au registre à décalage 340 et la valeur C emmagasinée dans le registre à décalage 380 est transférée au registre 360. A ce moment, la valeur du contenu du registre à décalage 380 devient zéro. En réponse au huitième signal d'horloge, la valeur du compteur d'horloge augmente de 1. Il en résulte que les modes de décalage des registres à décalage 340 et 360 passent au MODE I de façon à se trouver dans un état qui neutralise le signal d'horloge et le mode de décalage du registre à décalage 380 devient le MODE III de manière que ce registre reçoive les nouvelles données D provenant du circuit 24 de mémorisation temporaire. L'arrivée du huitième signal d'horlo- ge suivant amène la valeur du compteur d'horloge 304 à augmen- ter jusqu'à 2. Dans cette position du compteur, le mode de décalage des registrebà décalage 340, 360 et 380 passent tous au MODE II de manière que le contenu de ces compteurs soit décalé d'un bit vers la droite, Cette opération de décala- ge des registres à décalage 340, 360 et 380 est maintenue jusqu'à l'arrivée du huitième signal d'horloge HORLOGE suivant. Par conséquent, la donnée C se trouvant dans le registre à décalage 360 est transfrérée au registre à décalage 340 et la donnée D se trouvant dans le registre à décalage 380 est trans- férée au registre à décalage 360. Ensuite, le registre à déca- lage 380 prend une valeur zéro. A ce moment, du fait que la valeur du compteur d'horloge est devenue 3 le mode de décalage des compteurs à décalage 340 et 360 passe au MODE I de manière à neutraliser le signal d'horloge. D'autre part, le registre à décalage 380 passe au MODE III de manière à recevoir la nouvelle donnée E arrivant du circuit 24 de mémorisation tempo- raire. De ce fait, la donnée C emmagasinée initialement dans le registre à décalage 380 est transférée au registre à décala- ge 340 et les registres à décalage 360 et 380 reçoivent respec- tivement une donnée nouvelle D et E provenant du circuit de mé- morisation temporaire en synchronisme avec l'arrivée du signal d'horloge HORLOGE. Comme pour le modèle 1 précédent, les registres à décalage 340, 360 et 380 se trouvent tous dans le MODE I de manière à neutraliser l)entrée d'horloge. En même temps le circuit logique 320 émet le signal de remise à zéro REMISE A ZERO de valeurl.Av-cloeretard donné 3 établi dans le circuit à retard 327, le signal de remise à zéro REMISE A ZERO appliqué au basculeur bistable 306 par l'intermédiaire de la borne d'entrée R de remise à zéro rend le basculeur bistable inactif. De ce fait, la valeur de sortie du basculeur bistable passe à zéro pour fermer la porte d'horloge 302. Le signal de remise à zéro REMISE A ZERO est appliqué au compteur d'horloge 304 de manière à remettre à zéro la valeur de compteur. De plus, le signal de remise à zéro REMISE A ZERO est appliqué au registre à décalage 340, 360 et 380 par l'intermédiaire du cir- cuit à retard 327 de manière que les registres à décalage appli- quent leur contenu aux circuits respectifs correspondants 342, 362 et 382 de mémorisation temporaire. La valeur prise momen- tanément en mémoire dans chaque circuit de mémorisation tempo- raire 342, 362 et 382 est appliqué à partir de ces circuits au circuit arithmétique 50. MODELE III De même que pour le MODELE I précédent, le bascu- leur bistable 306 est tout d'abord mis à l'état 1 en réponse au signal de remise à zéro REMISE A ZERO émis par le circuit logique 320 et appliqué par l'intermédiaire des circuits à retard 327 et 328. La sortie du basculeur bistable 306 est appliquée à la porte d'horloge 302 de manière à ouvrir celle- ci. De ce fait, le signal d'horloge HORLOGE arrivant du géné- rateur 20 d'impulsion d'horloge traverse la porte d'horloge 302 qui est appliqué au compteur d'horloge 304. A ce moment, du fait que le modèle de décalage déterminé par le dispositif de commande principal 50 et le MODELE III, comme mentionné ci-dessus, et que la valeur du compteur d'horloge 304 est zéro, le mode décalage du registre à décalage 340 est le MODE I et les registres à décalage 360 et 380 se trouvent dans le MODE III. Au huitième signal d'horloge, la valeur du compteur d'horloge 304 passe à 1 et,à ce moment, les données B et C emmagasinées respectivement dans les registres à déca- lage 360 et 380 sont.transférées aux registres à décalage adjacents suivants. Toutefois, dans ce cas, du fait que le registre à décalage 340 est dans un état neutralisant le si- gnal d'horloge la donnée B transférée à partir du registre à décalage 360 ne peut pas être emmagasinée dans le registre 340. Par conséquent, seule la donnée C présente à décalage 380 est transférée au registre 360. Quand la valeur de compteur devient 1, les registres à décalage 340 et 360 Passent, en réponse, au MODE I de maniè- re à neutraliser le signal d'horloge et le registre à décala- ge 380 prend l'état du MODE III de manière à recevoir la don- née nouvelle D en provenance du circuit 24 de mémorisation temporaire. Dans ces conditions, le signal d'horloge HORLOGE provenant du générateur 20 du signal d'horloge est en outre appliqué à l'entrée du compteur d'horloge 304. Le compteur d'horloge 304 est sensible au huitième signal d'horloge et sa valeur devient 2. Dans ces conditions, les registres à décalage 340, 360 et 380 sont tous dans le MODE I de manière à neutraliser l'entrée d'horloge. En même temps, le circuit logique 320 émet le signal de remise à zéro REMISE A ZERO de valeur 1. Avec le retard'' 3 établi dans le circuit à retard 327, le signal de remise à zéro REMISE A ZERO appliqué à l'entrée du basculeur bistable 306 par l'intermédiaire de la borne R d'entrée de remise à zéro rend le basculeur bistable inactif. De ce fait, la valeur de sortie du basculeur bista- ble devient zéro et ferme la porte d'horloge 302. Le signal de remise à zéro REMISE A ZERO est appliqué au compteur d'hor- loge 304 de manière à remettre à zéro la valeur du compteur. De plus, le signal de remise à zéro REMISE A ZERO est appliqué au registre à décalage 340, 360 et 380 par l'intermédiaire du circuit à retard 327 de manière à amener les registres à appliquer leur contenu aux circuits respectifs correspondants 342, 362, 382 de mémorisation temporaire. La valeur prise momentanément en mémoire dans chaque circuit 342, 362 et 382 de mémorisation temporaire est appliquée, à partir de ces cir- cuits, au circuit arithmétique 50. En se référant à la figure 12, on voit que l'on y a représenté une structure préférée du circuit logique 320 fonc- tionnant comme une section 32 de commande de mémoire du dis- positif de mémoire 30. Le circuit logique 320 comprend, d'une façon générale, une porte NON-ET4, des portes ET4, ET5 et ET6 ainsi que des portes OU3, OU4, OU5 et OU6. La porte NON-ET4 est reliée aux portes NONET5 et NON-ET3 du dispositif de commande principal 50 de manière à recevoir à partir de celle- ci chaque -élément bI et b2 du signal DECALAGE de commande de décalage par chacune de ses bornes d'entrée. D'autre part, la porte OU3 est reliée à chaque emplacement d'adresse du comp- teur d'horloge 304 par l'intermédiaire des bornes d'entrée respectives correspondantes de ce compteur. Par conséquent par l'intermédiaire des portes NON-ET4 et OU3, les signaux b1 et b de commande de décalage ainsi que des valeurs cl, c2 et c3 de compteur sont appliqués à l'entrée du circuit logique 320. En outre, la sortie de la porte NON-ET3 du dispositif de commande principal 50 est appliquée à l'entrée de la porte ET6 et est inversée par un inverseur 330 puis appliquée à l'entrée de la porte ET8. De même, la sortie de la porte NON-ET1 est appliquée à une autre entrée de la porte ET5. A la porte ET5 sont en outre appliqués un élément C1 de valeur de compteur inversée arrivant du compteur d'horloge par l'intermédiaire d'un inver- seur 332 et un élément e2 de valeur de compteur. L'élément c2 de valeur de compteur est en outre appliqué à la porte ET6. La porte ET4 reçoit les sorties des portes NON-ET4 et de la porte OU3 et fournit une sortie devant être appliquée à une entrée de la porte OU5. L'autre entrée de la porte OU5 reçoit la sortie de la porte ET$. Par conséquent, la porte OU5 dé- termine une valeur de la sortie devant être émise à partir de la borne 343 en fonction des deux sorties arrivant de la porte ET4 et de la porte OU5. La sortie de la porte OU5 indiquant unevaleur de sortie déterminée de la borne 343 est en outre appliquée à la porte OU6. La porte OU6 reçoit en outre la sortie de la porte OU3 de manière à déterminer la valeur de sortie devant être appliquée à partir de la borne de sortie 363. D'autre part, la sortie de la porte OU4 est inversée par un inverseur 334 et est appliquée à partir de la borne de sortie 364. La sortie de la porte 01O4 est en outre émise sous la forme d'un signal de remise à zéro REMISE A %ERO. Comme on peut le voir sur le dessin, les valeurs de sortie des bornes de sortie 344 et 364 sont constamment à zéro et ne peuvent pas être modifiées. En outre, la borne de sortie 383 émet l'élément cI de la valeur du compteur d'horloge 304 telle quelle. La figure 13 montre une structure préférée du circuit arithmétique servant à déterminer l'allure ou taux à d'accélé- ration et/ou décélération. Le circuit arithmétique 50 comprend, d'une façon6nérale, une multiplicité de soustracteurs, de diviseurs et de multiplicateurs. Les soustracteurs 502, 504 et 506 sont reliés respectivement aux circuits 342, 362 et 382 de mémorisation temporaire du dispositif de mémoire 30 pour rece- voir de ce dernier les sorties de registre A, B, C... repré- sentant les durées d'impulsion de compteur respectives du si- gnal de détecteur. Chaque soustracteur 502, 504 et 506 effectue une opération de soustraction de manière à soustraire la valeur de sortie de registre de celle du registre précédent. En par- ticulier le soustracteur 502 effectue l'opération arithmétique B-A, le soustracteur 504 l'opération C-B et le soustracteur 506 l'opération C-A. A ce stade, il est bon que chaque sortie (B-A, C-B) du soustracteur 502 et 504 représente la durée tandis que le nombre prédéterminé d'impulsions du signal de détecteur sont appliquées en tant que signal d'entrée. Les sorties des sous- tracteurs 502 et 504 sont appliquées à un soustracteur 508. Le soustracteur 508 effectue l'opération de soustraction (C - B) - (B - A) = t de manière à obtenir la différence At des durées. La diffé- rence obtenue At est comparée avec une valeur prédéterminée tset de manière à distinguer si la fréquence de signal de détecteur est modifiée pendant les périodes par un comparateur 510. En meme temps les sorties du soustracteur 502 et 504 sont appliquées en tant que signal d'entrée du diviseur 512 et 514 dans lesquelles sont obtenues les valeurs inverses respec- l i tives ( C - B B - A) des sorties de soustracteur *C B B - A C B I) . Les deux sorties de diviseur 1 1 C - B B - A sont appliquées à un soustracteur 516 de manière que l'on obtienne 1 1 C - B B - A La sortie du soustracteur 516 est appliquée à un multiplica- teur 518 dans lequel la sortie du soustracteur 516 est multi- pliée par le nombre N d'impulsions déterminé par le dispositif de commande principal 40 et indiqué dans le signal N (al, a2, a3, a4) de commande de nombre d'impulsions. A cette fin le multiplicateur 518 est relié au dispositif de commande princi- pal 40. En se basant sur l'entrée provenant du dispositif de commande 40 indiquant le nombre d'impulsions déterminé pouvant 9tre groupées le multiplicateur calcule i 1 i 1 N( C - B B - A Le résultat de l'opération de multiplicateur est appliqué à un diviseur 520. Dans le diviseur 520, la valeur de sortie du multiplicateur 518 est divisée par la sortie du soustracteur de manière que l'on obtienne le résultat final indiquant l'allure ou taux d'accélération 1i1 N ( C 1 - A)/C - A) B En se basant sur le résultat de l'opération de com- paraison, le comparateur 510 émet un signal Df de code binaire qui est appliqué au dispositif de commande principal 40 et à la section de sortie 60. D'autre part, la sortie du diviseur 520 indiquant l'allure ou taux a déterminé d'accélération et de décélération est appliquée à la section de sortie 60. La figure 14 montre une structure préférée de la section de sortie 60 selon la présente invention. La section de sortie 60 comprend un circuitporte 600 et un circuit 620 de mémorisation temporaire. Le circuit-porte 600 comporte huit portes ET correspondant chacune à la borne de sortie du cir- cuit arithmétique 50. Chaque élément de la sortie a sous la forme d'un nombre binaire à 8 bits est appliqué en tant que signal d'entrée à chacune des portes ET. De plus, chaque porte ET du circuit-porte 600 est reliée à la porte NON-ET2 de ma- nière à recevoir respectivement de cette dernière le signal de décision p. Les portes du circuit-porte 600 s'ouvrent en réponse au signal de décision P de valeur 1. Dans cette posi- tion, la sortie du circuit arithmétique 50 traverse le circuit- porte 600 et est ensuite appliquée en tant que signal d'entrée au circuit 620 de mémorisation temporaire. Le signal de déci- sion g est également appliqué en tant que signal d'entrée à une porte OU7 par l'intermédiaire d'un inverseur 622. Le signal Df de code binaire est en outre appliqué en tant que signal d'entrée à la porte OU7 à partir du comparateur 510. La porte OU émet un signal L de mémorisation temporaire dans une condi- tion d'entrée telle que l'entrée P soit zéro ou l'entrée Df soit 1. Si le signal N de mémorisation temporaire est présenté à partir de la porte OU7 au circuit 620 de mémorisation tempo- raire, le circuit 620 de mémorisation temporaire prend momen- tanément en mémoire la valeur d'entrée du circuit-porte 600 et émet la valeur constante prise momentanément en mémoire. Si le signal L de mémorisation temporaire est absent le circuit 620 de mémorisation temporaire permet à l'entrée provenant du circuit-porte de passer et d'être appliqué en tant que signal de sortie. En particulier, si la différence de la fréquence du signal de détecteur est discriminée et si, de ce fait, les sigrnaux de décision P et Df ont respectivement une valeur 1, le circuit 620 de mémorisation temporaire émet en tant que signal de sortie du circuit-porte, sortie qui indique l'allure ou taux a d'accélération et/ou de décélération correspondant à la dif- férence déterminée de la fréquence de signal de détecteur. D'autre part, si la différence de la fréquence de signal de détecteur est déterminée comme étant zéro, c'est-à-dire (Df= 0) et la valeur du signal de décision f est 1, le cir- cuit 620 de mémorisation temporaire émet en tant que signal de sortie une valeur de sortie prise momentanément en mémoire et, par conséquent, maintient uniforme la valeur de sortie. Quand les deux signaux de décision Df et f sont zéro, la sortie du circuit de mémorisation temporaire devient zéro et indique, de ce fait, que la différence du signal de détecteur est nul et la vitesse du véhicule ou de la roue du véhicule ne varie pas. Grâce à la présente invention, on réalise donc un dispositif permettant de déterminer l'allure ou taux d'accélé- ration et/ou de décélération d'un véhicule automobile ou d'une roue de véhicule. Du fait que le dispositif selon la présente invention peut répondre à la vitesse d'un véhicule ou à la vitesse de rotation d'une roue et régler les nombres d'impul- sions pouvant être comparés mutuellement pour déterminer la différence de la fréquence du signal de détecteur afin d'adap- ter les nombres d'impulsions à la vitesse du véhicule ou à la vitesse de rotation de la roue, on peut s'attendre à une précision du résultat déterminé de sorte que ce résultat peut être appliqué au système de commande antidérapage du système de freins du véhicule automobile. Bien que la présente invention ait été décrite en détails à l'aide du mode de réalisation préféré de la présente invention en référence aux dessins annexés, la présente inven- tion ne doit pas être limitée aux modes de réalisation spécifi- que décrits ci-dessus. Par exemple, le dispositif de la pré- sente invention peut être appliqué pour déterminer la vitesse per se du véhicule ou de la vitesse per se de rotation de la roue. En outre, Il est bien entendu que de variantes ou des modifications peuvent être apportées à la description qui précède sans sortir du cadre de la présente invention. REVENDICATIONS 1. Dispositif pour déterminer l'allure de variation de vitesse variable d'un objet, caractérisé par le fait qu'il comprend: un détecteur de vitesse pour déterminer la vitesse de déplacement de l'objet et fournir un signal de détecteur sous la forme d'impulsionmayant une fréquence correspondant à la vitesse de déplacement en cours de détermination de l'objet; un générateur de signal d'horloge engendrant des impulsions d'horloge à une fréquence constante; un compteur pour compter le signal d'horloge et mémoriser ou retenir momentanément la valeur comptée quand des nombres prédéterminés d'impulsions du signal de détecteur ont été appliqués à son entrée; une mémoire pour emmagasiner les valeurs de compteur momentanément mémorisées et destinées à etre comparées, cette mémoire renouvelant au moins une des valeurs emmagasinées à chaque cycle de fonctionnement du dispositif; un moyen de traitement arithmétique traitant les va- leurs emmagasinées dans ladite mémoire et déterminant l'allure de variation de la vitesse de déplacement de l'objet en se basant sur la différence des valeurs emmagasinées dans ladite mémoire, ledit moyen de traitement arithmétique émettant une commande pour augmenter le nombre d'impulsions du signal de détecteur dont la durée doit être mesurée quand la différence de valeur emmagasinée est inférieure à une valeur prédéterminée; un moyen de commande réagissant à ladite commande pour déterminer les nombres d'impulsions du signal de détecteur dont la durée doit être mesurée afin d'effectuer l'opération arithmétique suivante; ledit moyen de commande déterminant, en outre, le mode de décalage des valeurs emmagasinées dans ladite section de mémoire de ladite mémoire en se basant sur la varia- tion du nombre d'impulsions déterminé, ledit moyen de commande fournissant un signal de mémorisation temporaire pour rendre actif ledit compteur de ménière à mémoriser temporairement la valeur du compteur ainsi qu'un signal de commande de décalage pour commander l'opération de décalage de ladite mémoire; et un dispositif de sortie pour émettre le résultat de l'opération de détermination de l'allure de variation de la vitesse dé déplacement. 2. Dispositif pour déterminer l'allure de variation de la vitesse d'un objet caractérisé par le fait qu'il com- prend un détecteur de vitesse pour déterminer la vitesse de déplacement de l'objet et fournir un signal de détecteur sous la forme d'un signal pulsé indiquant la vitesse de dépla- cement déterminée de l'objet; un compteur pour mesurer la durée de nombres pré- déterminés d'impulsions de signal de détecteur et mémoriser temporairement une valeur de compteur mesurée en réponse à l'application, en tant que signal d'entrée, de chacun des nombres prédéterminés d'impulsions de signal de détecteur, ledit compteur comprenant un générateur de signal d'horloge pour engendrer un signal d'horloge ayant une fréquence indi- quent l'unité de temps pour la mesure de la durée des nombres prédéterminés d'impulsions de signal de détecteur; une mémoire pour emmagasiner les valeurs de compteur temporairement mémorisées et pouvant être comparées, cette mémoire renouvelant au moins une des valeurs emmagasinées suivant un ordre de renouvelLement choisi préalablement et déterminé selon le résultat de l'opération immédiatement pré- cédente du dispositif; un moyen de traitement arithmétique traitant les valeurs emmagasinées dans ladite mémoire et déterminant l'al- lure de variation de la vitesse de déplacement de l'objet en se basant sur la différence de la valeur emmagasinée dans ladite mémoire, ledit moyen de traitement arithmétique four- nissant une commande pour augmenter les nombres d'impulsions d'un signal de détecteur dont la durée doit être mesurée quand la différence de la valeur emmagasinée est Inférieure à une valeur prédéterminée; un dispositif de commande réalisant à ladite com- mande pour déterminer les nombres d'impulsions du signal de détecteur dont la durée doit être mesurée en vue d'une opéra- tion arithmétique suivante, ledit moyen de commande détermi- nant en outre le mode de décalage des valeurs emmagasinées dans ladite section de mémoire de la mémoire précitée en se basant sur la variation du nombre d'impulsions déterminé ledit moyen de commande fournissant un signal de mémorisation tempo- raire pour rendre actif ledit compteur de manière à mémoriser temporairement la valeur de compteur et un signal de commande de décalage pour commander l'opération de décalage de-.ladite mémoire; et un dispositif de sortie pour fournir le résultat de l'opération de détermination d'allure de variation de la vi- tesse de déplacement. 3. Dispositif pour déterminer l'allure de variation de la vitesse de déplacement d'un objet caractérisé par le fait qu'il comprend: un détecteur de vitesse pour déterminer la vitesse de déplacement de l'objet et fournir ainsi un signal de dé- tecteur sous la forme d'un signal pulsé indiquant la vitesse de déplacement déterminée de l'objet; un compteur pour mesurer la façon séquentielle la durée des nombres prédéterminés d'impulsions du signal pulsé de détecteur et prendre temporairement en mémoire la valeur de compteur mesurée pour chaque nombre prédéterminé d'impulsions de signal de détecteur appliqué à l'entrée dudit compteur, le compteur précité comprenant un générateur de signal d'horloge engendrant un signal d'horloge dont la fréquence représente une unité de temps pour la mesure, ledit compteur fournissant, en tant que signal un signal de sortie, la valeur de compteur temporairement prise en mémoire chaque fois que le dispositif effectue un cycle de fonctionnement; une mémoire pour recevoir la sortie dudit compteur et emmagasiner la valeur de compteur temporairement mémorisée, cette mémoire comprenant des première, seconde et troisième sections de mémoire, chacune desdites sections de mémoire emmagasinant de façon décalable ou transférable dans un ordre donné ladite valeur de compteur temporairement mémorisée et effectuant l'opération de décalage en fonction d'un mode de 3. décalage prédéterminé choisi préalablement parmi des modes donnés correspondant à une variation des nombres d'impulsions du signal de détecteur dont la durée doit être mesurée; un circuit arithmétique comparant chacun des emmaga- sinages adjacents de section de mémoire de manière à détermi- ner la différence entre ces emmagasinages ainsi que l'allure de variation de la vitesse de déplacement de l'obJet en se basant sur la différence déterminée, ledit moyen arithmétique fournissant une commande pour augmenter les nombres d'impul- sions dusignal de détecteur dont la durée doit être mesurée quand la valeur absolue de ladite différence de l'emmagasinage est inférieure à une valeur donnée, ledit circuit arithméti- que comprenant un moyen de sortie pour fournir, en tant que signal de sortie, le résultat de l'opération de détermination de l'allure de variation de la vitesse de déplacement de l'objet; et un moyen de commande réagissant à ladite commande pour déterminer les nombres d'impulsions du signal de détec- teur dont la durée doit être mesurée pour le cycle suivant de fonctionnement du dispositif, ledit moyen de commande détermi- nant, en outre, un mode de décalage pour commander l'opération de décalage desdites sections de mémoire en se basant sur la variation des nombres d'impulsions, ledit moyen de commande comptant le nombre d'impulsions de signal de détecteur appli- qué à son entrée et fournissant un signal de mémorisation temporaire en réponse au comptage de la valeur prédéterminée correspondant aux nombres d'impulsions déterminés. 4. Dispositif pour déterminer l'allure de variation de la vitesse de déplacement d'un objet, caractérisé par le fait qu'il comprend: un moyen de commande destiné à recevoir un signal de détecteur fournit par un détecteur de vitesse afin de dé- terminer de façon séquentielle la vitesse de déplacement de l'objet et de compter les nombres d'impulsions d'entrée du signal de détecteur, ledit moyen de commande déterminant l'in- crément des nombres d'impulsions devant être comptés en se basant sur la différence de fréquence du cycle de détecteur déterminé lors du cycle de fonctionnement précédent du disposi- tif et fournissant un signal de mémorisation temporaire lors- que la valeur comptée devient égale à la valeur déterminée d'un signal de mode de décalage suivant la variation des nom- bres d'impulsions devant etre mesurés; un compteur pour mesurer de façon séquentielle la durée des nombres d'impulsions prédéterminés du signal pulsé et prendre temporairement en mémoire la valeur de compteur mesurée en réponse audit signal de mémorisation temporaire appliqué à son entrée, ledit compteur comprenant un généra- teur de signal d'horloge engendrant'de façon séquentielle des signaux d'horloge ayant une fréquence constante représen- tant une unité de temps pour la mesure, ledit compteur four- nissant, en tant que signal de sortie, la valeur de compteur temporairement mémorisée à chaque début de cycle de fonction- nement du dispositif; une mémoire pour recevoir la sortie dudit compteur et emmagasiner la valeur de compteur temporairement mémorisée, cette mémoire comprenant des première, seconde et troisième sections de mémoire, chacune desdites sections de mémoire emmagasinant, de façon décalable, c'est-à-dire transférable, ladite valeur de compteur temporairement mémorisée dans un or- dre donné et effectuant une opération de décalage suivant un mode de décalage prédéterminé choisi préalablement parmi des modes donnés correspondant à une variation des nombres d'impul- sions du signal de détecteur dont la durée doit être mesurée; et un circuit arithmétique comparant chacun des emma- gasinages adjacents des sections de mémoire de manière à déterminer la différence entre les emmagasinages ainsi que l'allure de variation de la vitesse de déplacement de-l'objet en se basant sur la différence déterminée, ledit moyen arith- métique fournissant une commande pour augmenter les nombres d'impulsions du signal de détecteur dont la durée doit 9tre mesurée avec la valeur absolue de ladite différence de lt'emma- ginage est inférieure à une valeur donnée, ledit circuit arith- métique comprenant un moyen de sortie pour fournir le résultat de l'opération de détermination de l'allure de variation de la vitesse de déplacement de l'objet. 5. Dispositif suivant l'une quelconque des revendica- tions 1 à 4, caractérisé par le fait que le dispositif de commande précité engendre, en outre, un signal de remise à zéro pour remettre à zéro la sortie du moyen arithmétioue, le- dit signal de remise à zéro étant appliqué audit compteur pour actionner ce dernier de manière qu'il fournisse, en réponse à ce signal, la valeur de compteur temporairement mémorisée. 6. Dispositif suivant la revendication 5, caracté- risé par le fait que ledit moyen de commande fournit un signal de décision lorsque les nombres prédéterminés d'impulsions du signal de détecteur dont la durée doit être mesurée attei- gnent une valeur maximale donnée et la différence de durée du signal de détecteur ne peut pas 9tre détectée, le moyen de sortie du moyen arithmétique réagissant au signal de décision de manière à fournir une sortie indiquant une différence nulle des signaux du détecteur. 7. Dispositif suivant la revendication 5, caracté- risé par le fait que ladite mémoire comprend une section de commande de mémoire et les sections de mémoire, ladite sec- tion de commande de mémoire réagissant audit signal de remi- se à zéro pour effectuer une opération de décalage des données emmagasinées dans lesdites sections de mémoire suivant un mo- dèle de décalage choisi préalablement et déterminé par ledit moyen de commande, ladite section de commande de mémoire étant maintenue en position active de manière effectuer de façon répétée une opération de décalage Jusqu'à ce que le modèle de décalage choisi préalablement soit terminé. 8. Dispositif suivant la revendication 7, caractérisé par le fait que chacune desdites sections de mémoire comprend un registre à décalage comportant une adresse d'emmagasinage à 8 bits et que la valeur de compteur mémorisée temporairement est appliquée à l'entrée du registre à décalage sous la forme d'un signal binaire à 8 bits. 9. Dispositif suivant la revendication 8, caractéri- sé par le fait que ledit signal de mode de décalage est un signal binaire à 2 bits. 10. Dispositif pour déterminer l'allure ou taux d'accélération et de décélération de la vitesse de rotation d'une roue de véhicule automobile, caractérisé par le fait qu'il comprend: un moyen de commande pour recevoir un signal de détecteur fourni par un détecteur de vitesse pour déterminer de façon séquentielle la vitesse de rotation de la roue de véhicule et compter les nombres d'impulsions du signal de détecteur, ledit moyen de commande déterminant l'incrément desdits nombres d'impulsions devant être comptés en se basant sur une différence de fréquence de signal de détecteur déter- minée lors du cycle de fonctionnement antérieur du dispositif et fournissant un signal de mémorisation momentané lorsque la valeur comptée devient égale à la valeur déterminée d'un si- gnal de mode de décalage suivant la variation des nombres d'impulsions devant être mesurés; un compteur pour mesurer de façon séquentielle la durée des nombres prédéterminés d'impulsions de signal de détecteur et pour prendre temporairement en mémoire la valeur de compteur mesurée en réponse audit signal de mémorisation temporaire appliqué à son entrée, ledit compteur comprenant un générateur de signal d'horloge engendrant de façon séquen- tielle des signaux d'horloge ayant une fréquence constante représentant une unité de temps pour la mesure, ledit compteur fournissant à sa sortie la valeur de compteur temporairement mémorisée à chaque début de cycle de fonctionnement de dis- positif; une mémoire pour recevoir les sorties dudit compteur et emmagasiner les valeurs de compteur temporairement mémori- sées devant être comparées, ladite mémoire renouvelant, à chaque cycle de fonctionnement du dispositif, au moins une des valeurs emmagasinées; un circuit arithmétique comparant chacun des emma- gasinages adjacents de section de mémoire pour déterminer leur différence ainsi que l'allure de variation de la vitesse de déplacement de l'objet en se basant sur la différence déter- minée, ledit moyen arithmétique fournissant une commande pour augmenter les nombres d'impulsions du signal de détecteur dont la durée doit être mesurée quand la valeur absolue de ladite différence de l'emmagasinage est inférieure à une va- leur donnée, ledit circuit arithmétique comprenant un moyen de sortie pour fournir le résultat de l'opération de déter- mination de l'allure de la variation de la vitesse de déplace- ment de l'objet. 11. Dispositif pour déterminer l'allure ou taux d'accélération ou de décélération de la vitesse de rotation d'une roue de véhicule automobile comprenant un détecteur de vitesse de rotation de roue pour déterminer la vitesse de ro- tation de la roue et engendrer un signal de détecteur ayant une fréquence proportionnelle à la vitesse de rotation déter- minée de la roue de véhicule, un générateur de signal d'hor- loge engendrant un signal d'horloge indiquant une unité de temps de mesure, un moyen arithmétique pour comparer la fréquence déterminée de chacun des signaux adjacentes de dé- tecteur ainsi que l'allure ou taux d'accélération et de décé- lération de la vitesse de rotation de la roue en se basant sur la fréquence mesurée de signal de détecteur et pour four- nir à sa sortie le résultat de l'opération arithmétique, ca- ractérisé par le fait qu'il comprend: une mémoire comportant des sections de mémoire et emmagasinant de façon décalable, c'est-à-dire transférable, la longueur mesurée d'impulsion de signal de détecteur et décalant les données qui sont emmagasinées à chaque cycle de fonction- nement du dispositif; et un moyen de commande discriminant la présence de la différence de la fréquence de signal de détecteur et détermi- nant le nombre d'impulsions devant être accouplées en un grou- pe de signaux d'impulsions en se basant sur le résultat obtenu lors du cycle de fonctionnement précédent du dispositif, le dispositif de commande précité augmentant les nombres d'lmpul- sions devant être accouplés lorsque la différence de la fré- quence du signal de détecteur est inférieure à une valeur pré- déterminée et commandant l'opération de décalage de la section de mémoire dans la mémoire. 12. Dispositif suivant les revendications 10 ou 11, caractérisé par le fait que ledit moyen de commande engendre un signal de retenue ou mémorisation temporaire lorsque les nombres comptés d'impulsions de signal de détecteur deviennent égaux à des nombres d'impulsions prédétermines devant être accouplés. 13. Dispositif suivant la evendication 12, caractéri- sépar le fait que ledit moyen de commande réagit à une sortie du moyen arithmétique indiquant les nombres d-'impulsions déter- minés devant être accouplés et compte le signal de détecteur jusqu'à ce que la valeur comptée devienne égale aux nombres d'impulsions prédéterminés, ladite sortie du moyen arithmétique étant augmentée à une allure donnée à chaque cycle de fonc- tionnement du dispositif jusqu'à ce que la différence de la fréquence de signal de déteeteur soit discriminée ou qu'aucune différence soit constatée lors de la comparaison de la fré- quence de signal de détecteur avec un nombre maximal prédéter- miné d'impulsions devant être accouplées. 14. Dispositif suivant la revendication 13, caracté- risé par le fait que ledit moyen arithmétique engendre un signal de remise à zéro pour remettre à zéro le fonctionnement du dispositif à chaque cycle de fonctionnement du dispositif par le fait que le dispositif réagit avec un retard de temps donné au signal de remise à zéro qui lui est appliqué pour faire démarrer l'opération suivante. - 1.5. Dispositif suivant la revendication 14, caracté- risé par le fait que ladite mémoire réagit audit signal de remise à zéro en effectuant l'opération de décalage des données qui sont emmagasinées de manière à décaler ces données selon un modèle de décalage choisi préalablement et déterminé par le moyen de commande. 16. Procédé pour déterminer l'allure de variation de la vitesse de déplacement d'un objet en mouvement, caracté- risé par le fait qu'il consiste: à mesurer la vitesse de déplacement actuel de l'objet en déplacement et à fournir un premier signal ayant une fré- 0 quence proportionnelle à la vitesse de déplacement déterminé de l'objet en eours d'utilisation avec un signal d'horloge ayant une fréquence constante qui représente une unité de temps de mesure; à comparer la valeur mesurée des impulsions adjacen- tes pour déterminer la différence des valeurs entre ces impul- sions; à déterminer l'allure de variation de la vitesse de déplacement en se basant sur la différence déterminée de la valeur mesurée; et - i à discriminer si oui ou non la différence déterminée des valeurs mesurées est supérieure à une valeur prédéterminée et à engendrer une commande pour augmenter ou incrémenter un nombre d'impulsions du signal de détecteur devant être mesuré et comparé comme une seule durée d'impulsion à une allure donnée si la différence déterminée est inférieure à la valeur prédéterminée. 17. Procédé suivant la revendication 16, caractérisé par le fait qu'un signal de remise à zéro est engendré pendant qu'elle effectue l'opération arithmétique pour déterminer l'allure de variation de la vitesse de déplacement, ledit si- gnal de remise à zéro agissant comme une commande de démarrage pour faire démarrer le fonctionnement du dispositif. 18. Procédé suivant la revendication 17, caractérisé par le fait que lesdites valeurs mesurées sont emmagasinées dans une mémoire comportant des sections de mémoire pour emma- gasiner de façon décalable ou transférable les valeurs respec- tives mesurées, lesdites sections de mémoire réagissant à un signal de remise à zéro pour effectuer une opération de décala- ge de la aleur emmagasinée suivant un modèle de décalage choi- si, déterminé en fonction des nombres d'impulsions déterminés devant être accouplés, c'est-à-dire groupés ensemble.