FR 2471705 A1 19810619 FR 8025999 A 19801208 La présente invention concerne un générateur multifréquence destiné à assurer la signalisation multifré- quence dans un poste téléphonique comprenant un émetteur et un récepteur, et le générateur comprend un circuit de commande logique, un circuit générateur de signaux audio- fréquences destiné à produire des signaux audiofréquences sous l'effet des signaux de commande que fournit le circuit de commande logique, et un circuit de commutation commun qui comprend une série de dispositifs de commutation, chacun de ces dispositifs étant commandé par le circuit de commande logique. Divers générateurs de signaux multifréquences ont été proposés et utilisés jusqu'à présent dans les disposi- tifs d'appel téléphonique qui utilisent la commutation électronique, dans lesquels les fonctions de commutation communes sont accomplies par des éléments de circuit à l'état solide. L'utilisation de la commutation électronique est conforme à la tendance actuelle du développement du téléphone, qui'a pour objectif la réalisation d'un poste téléphonique pratiquement entièrement intégré, par l'emploi des techniques des circuits monolithiques. La commutation électronique remplace donc les interrupteurs mécaniques qu'on trouve dans les dispositifs d'appel de l'art anté- rieur, et elle exploite ainsi la technologie moderne des circuits, plus fiable et plus économique. En déconnectant l'émetteur et en faisant passer- le récepteur à l'état de silence pendant la composition d'un numéro d'appel, les éléments de commutation mécaniques communs des dispositifs d'appel de l'art antérieur ferment et ouvrent simplement des chemins de signal appropriés. Dans la mesure o la résistance série de l'élément de commu- tation mécanique est pratiquement nulle à l'état fermé, ces éléments de commutation connectent l'émetteur et le récep- teur à leurs charges adaptées respectives sans atténuation du niveau de signal ni changement d'impédance. Les générateurs de signaux multifréquences des dispositifs d'appel téléphonique dotés d'une commutation électronique reproduisent généralement les fonctions de 2471705 I commutation mécanique aux moyens de dispositifs actifs tels que des transistors. Ces dispositifs sont cependant des élé- ments à pertes lorsqu'ils sont à l'état conducteur (mode saturé)-et ils ont une résistance série finie qui devient un facteur important pour des boucles de grande longueur avec des conditions correspondantes de courant de boucle faible. Pour essayer de supprimer cet inconvénient, il a été proposé de réduire la résistance à l'état conducteur en augmentant l'aire du transistor de commutation sur le circuit intégré. Cependant, ceci ferait occuper à l'élément de commutation commun une aire excessivement grande du circuit intégré, sans autre avantage que la diminution de la résistance. En fait, il existe toujours une certaine perte minimale irré- ductible associée à l'élément de commutation à transistor saturé. En outre, l'élément de commutation à transistor présente une chute de tension continue qui réduit le cou- rant dans l'émetteur, cette réduction ayant à son tour pour effet de réduire le signal de sortie du fait que l'émetteur est un élément à résistance variable. Conformément à l'invention, le problème est résolu dans un générateur multifréquence dans lequel le circuit de commutation commun comprend un circuit d'amplifi- cation d'émission destiné à donner du gain à l'émetteur et un circuit d'amplification de réception destiné à donner du gain au récepteur. Dans l'invention, un générateur multifréquence employant la commutation électronique évite la perte de signal qui est associée aux dispositifs à l'état solide, comme des transistors utilisés en tant qu'éléments de commu- tation, à l'état saturé. On assure un meilleur transfert de signal vers les transducteurs d'émission et de réception d'un poste téléphonique en améliorant l'adaptation d'impé- dance entre les transducteurs et leurs charges respectives. En outre, les éléments de commutation à l'état solide sont branchés selon une configuration assurant un gain, pour augmenter le niveau du signal de parole. Le générateur multifréquence comprend deux oscilla- teurs. Un oscillateur de référence stable de fréquence élevée 2471705.1 est associé à des circuits de division de fréquence par comptage de façon à engendrer la paire de fréquences de signalisation appropriées pour un dispositif d'appel télé- phonique par signalisation multifréquence. Cet oscillateur n'est alimenté que pendant l'appel. Un second oscillateur stable, de fréquence- et de puissance inférieures, fait fonction d'oscillateur séquenceur d'événements et il fournit la référence nécessaire pour séquencer -les événements communs dans le générateur multifréquence. Conformément à l'invention, un circuit de commande logique fonctionnant sous la dépendance de l'oscillateur séquenceur d'événements assure la suppression des rebondissements pour un signal de fermeture de contact provenant d'un clavier à points de croisement et ceci aussi bien pour l'enfoncement que pour le relâchement des boutons. Le circuit de commande assure également le déroulement de la séquence de passage du trans- ducteur de réception à l'état de silence et de déconnexion du transducteur d'émission, afin d'éviter que les transi- toires de commutation du transducteur d'émission soient gênants pour un utilisateur. Lorsqu'une fermeture de contact a été confirmée, le circuit de commande assure la généra- tion d'un signal audiofréquence pendant une durée minimale de 50 ms. Il existe un synthétiseur de fréquence supérieure et un synthétiseur de fréquence inférieure, et chacun d'eux fournit un signal binaire pour un signal synthétisé à quatre niveaux qui est utilisé pour produire les signaux audiofré- quences. Après avoir été sommés et convertis en niveaux ana- logiques dans un convertisseur numérique-analogique, les signaux engendrés sont appliqués à un circuit de filtrage et d'attaque de ligne qui supprime les harmoniques parasites et applique un signal à la ligne téléphonique. Une alimentation qui fait partie du générateur multifréquence fournit un courant constant sur une plage de tension étendue pour assurer des performances de fonctionne- ment constantes et un niveau réduit de signaux parasites. Le générateur multifréquence est capable de produire des signaux multifréquences avec un courant de 17 mA seulement, 2471705 I et il peut également maintenir un circuit de parole avec seulement 5 mA, comme le cas peut se présenter lorsque plu- sieurs postes téléphoniques sont connectés sur une boucle longue. L'invention sera mieux comprise à la lecture de la description qui va suivre d'un mode de réalisation, et en se référant aux dessins annexés sur lesquels La figure 1 est un schéma synoptique qui montre les principaux composants fonctionnels du générateur multi- fréquence à commutation électronique, ainsi que leur inter- action mutuelle générale; La figure 2 est un schéma détaillé du circuit détecteur de clavier qui est utilisé dans l'invention; La figure 3 est un schéma détaillé du circuit logique de clavier qui est utilisé dans l'invention La figuré 4 est un schéma détaillé du circuit logique de séquenceur d'événements qui est utilisé dans l'invention; La figure 5 est un schéma détaillé du circuit oscillateur de séquenceur d'événements qui est utilisé dans l'invention La figure 6 est un schéma détaillé du circuit oscillateur de précision qui est utilisé dans l'invention La figure 7 est un schéma détaillé du circuit logique de synthétiseur de fréquence inférieure qui est utilisé dans l'invention; La figure 8 est un schéma détaillé du circuit logique de synthétiseur de fréquence supérieure qui est utilisé dans l'invention La figure 9 représente les signaux synthétisés et leur relation avec les périodes de l'oscillateur La figure 10 est un schéma détaillé du circuit convertisseur numérique- analogique qui est utilisé dans l'invention, La figure 11 est un schéma détaillé du circuit d'alimentation de conversation et du circuit d'alimentation d'appel qui sont utilisés dans l'invention; La figure 12 est un schéma de l'élément de commu- 2471705 J tation d'émetteur fondamental, avec un circuit présentant un gain; La figure 13 est un schéma détaillé de l'élément de commutation d'émetteur avec un circuit présentant un gain; La figure 14 est un schéma de l'élément de commu- tation de récepteur fondamental, avec un circuit présentant un gain; La figure 15 est un schéma détaillé de l'élément de commutation de récepteur avec un circuit présentant un gain; et La figure 16 est un schéma détaillé du circuit d'amplification et de filtrage qui est utilisé dans l'inven- tion. La figure 1 est une représentation sous forme de blocs fonctionnels d'un générateur multifréquence à commu- tation électronique faisant partie d'un poste téléphonique, qui fonctionne conformément aux principes de l'invention. Le générateur multifréquence comporte deux modes de fonc- tionnement, un mode de conversation et un mode d'appel. Dans le mode de conversation, un circuit de signal est éta- bli entre un transducteur d'émission 115 et un transducteur de réception 120, d'une part, et les fils de pointe et de sonnerie de la ligne téléphonique. Dans le mode d'appel, les signaux audiofréquencés engendrés qui représentent un chiffre introduit par un clavier 100 sont présentés sur les fils de pointe et de sonnerie. A l'état de repos, le géné- rateur multifréquence est dans le mode de conversation. Le générateur passe au mode d'appel dès qu'un chiffre est introduit par la manoeuvre d'un contact sur le clavier 100. La meilleure manière de présenter les composants de circuit qui assurent la transmission vers les fils de pointe et de sonnerie des signaux de conversation et des signaux audio- fréquences engendrés, consiste à considérer leur fonctionne- ment dans les modes d'appel et de conversation. Le clavier à quatre lignes et quatre colonnes 100 comporte un réseau de contacts de point de croisement avec une possibilité de fermeture de contacts métalliques entre 2471705 i chaque ligne et chaque colonne. L'introduction d'un chiffre par le clavier 100 applique un signal d'excitation à une interface de clavier 200 qui code en un code à deux bits chacun des quatre signaux d'entrée de colonne provenant du clavier 100. Le signal de codage est émis par des lignes 338 et 339 vers un circuit logique de synthétiseur de fré- quence supérieure 800 et il est ensuite utilisé par le cir- cuit logique de synthétiseur de fréquence supérieure 800 pour produire un signal binaire représentant l'un des quatre signaux audiofréquences possibles. En cas d'excitation de plus d'une entrée de colonne, l'interface de clavier 200 applique un signal de blocage au circuit logique-de synthétiseur de fréquence supé- rieure 800 par la ligne 317, de façon que le synthétiseur ne produise pas le signal binaire représentatif d'un signal audiofréquence du groupe supérieur. L'interface de clavier code de façon similaire chacun des quatre signaux d'entrée de ligne provenant du clavier 100 en un code à deux bits qui est émis par les lignes 325 et 326 vers un circuit logique de synthétiseur de fréquence inférieure 700. Si plus d'une entrée de ligne provenant du clavier 100 est excitée, l'interface de clavier applique un signal de blo- cage au circuit logique de synthétiseur de fréquence infé- rieure 700, par la ligne 314. Un circuit oscillateur RC, 600, ayant une fréquence nominale de 160 kHz, définit une référence de temps stable pour les synthétiseurs de fréquen- ces inférieure et supérieure. L'interface de clavier 200 applique également le signal d'excitation provenant du clavier 100 à un circuit logique de séquenceur d'événements, 400, par la ligne 350. Ce circuit logique commande la séquence ordonnée d'événe- ments internes au circuit générateur multifréquence. A partir de la référence de temps qui est fournie par un oscillateur de séquenceur d'événements 500, le circuit logi- que de séquenceur d'événements 400 détermine si un appui sur un bouton du clavier 100 a ou non une durée suffisante pour 8tre considéré comme valide. Il applique également des signaux de commande de séquence à un circuit de commutation 2471705 J commun 1200, par les lignes 433 et 439. Enfin, il détermine un relâchement valide d'un bouton et il définit la durée d'un signal audiofréquence consistant en une salve d'une durée minimale de 500 ms. Les signaux qui proviennent des deux circuits logiques de synthétiseurs sont combinés dans un convertis- seur numérique-analogique 1000 qui engendre la somme des signaux audiofréquences sélectionnés du groupe anférieUretdu groupe supérieur4Ie convertisseur numérique-analogique 1000 maintient également un niveau de sortie de repos constant dans le mode d'appel, même si un seul signal audiofréquence, ou aucun, n'est produit. Une condition d'absence de signal audiofréquence du groupe supérieur se produit si l'interface de clavier 200 applique un signal de blocage au circuit logique de synthétiseur de fréquence supérieure 800 par la ligne 317. Le convertisseur numérique-analogique 1000 n'engendre pas de signal audiofréquence du groupe supérieur, mais produit à la place un niveau continu qui représente le niveau moyen d'un signal audiofréquence du groupe supérieur. De façon similaire, le signal que l'interface de clavier 200 applique au circuit logique de synthétiseur de fréquence inférieure 700 par la ligne 314 fait fonctionner le conver- tisseur numérique-analogique 1000 de la même manière. On utilise le signal de sortie du convertisseur numérique- analogique 1000 pour attaquer un circuit de filtrage et d'attaque de ligne 1600 qui réduit les harmoniques dans les signaux audiofréquences et qui applique le niveau de sortie de signal audiofréquence convenable sur les fils de pointe et de sonnerie du poste téléphonique. Le circuit de commutation commun 1200 utilise l'information qui est engendrée par le circuit logique de séquenceur d'événements 400 et qui est émise sur les lignes 433 et 439 pour mettre hors fonction le transducteur d'émission et pour atténuer le signal appliqué au transduc- teur de réception, respectivement, dans le mode d'appel. On utilise également le signal présent sur la ligne 433 pour mettre en fonction une alimentation de dispositif d'appel 1100. L'alimentation de dispositif d'appel 1100 met à son 2471705 l tour en fonction le convertisseur numérique-analogique 1000 et le circuit de filtrage et d'attaque de ligne 1600. Les circuits logiques de synthétiseur de fréquences inférieure et supérieure et le circuit oscillateur 600 sont également mis en fonction par l'alimentation de dispositif d'appel 1100. Dans le mode de conversation, l'alimentation de conversation 1150 fournit un courant de référence destiné à alimenter l'oscillateur de séquenceur d'événements 500, le circuit logique de séquenceur d'événements 400, l'interface de clavier 200 et le circuit de commutation commun 1200. Ces parties de circuits du circuit générateur multifréquence sont celles qui demeurent en fonction lorsque le générateur est dans le mode de conversation. De plus, dans cet état, le circuit de commutation commun 1200 amplifie les signaux de conversation qui sont émis et reçus. Un circuit de garde de polarité et de protection contre les surtensions, 130, assure le maintien de la pola- rité correcte sur les composants de circuit, indépendamment de la polarité de la tension présente sur les fils de pointe et de sonnerie, et fait en-sorte qu'aucune pointe de tension élevée présente sur ces fils ne puisse être appliquée au circuit générateur et détériorer ce dernier. Un réseau 110 est branché entre le circuit de commutation commun 1200 et le circuit de garde de polarité et de protection contre les surtensions 130, et ce réseau traite les signaux de conver- sation d'émission et de réception de façon à séparer les signaux entrants et à combiner les signaux sortants. La figure 2 représente un circuit de détecteur de clavier, contenu dans l'interface de clavier 200 de la figu- re 1, qui est connecté au clavier à points de croisement 100 qui comporte 16 interrupteurs (non représentés) et huit con- ducteurs 101 à 108'. Chaque interrupteur représente un bouton séparé du clavier 100. Les huit conducteurs sont divisés en quatre conducteurs de sortie de lignes et quatre conducteurs de sortie de colonnes.Pour être associé au clavier, 100, le circuit de détecteur de clavier est divisé en quatre sections identiques du groupe inférieur et quatre sections identiques du groupe supérieur. Les sections du groupe infé- rieur comprennent des transistors 201 à 204, des diodes 205 à 208, des résistances 209 à 212 et une porte NON-ET 213. Les sections du groupe supérieur comprennent des transistors 221 à 228, des diodes 230 à 237 et des résistances 238 à 241. Chaque section du groupe inférieur et du groupe supé- rieur réagit à la fermeture d'un interrupteur du clavier qui est représentatif d'une ligne et d'une colonne particulières de ce clavier. Une résistance 242 et un transistor 243 four- nissent le courant de référence pour quatre sources de cou- rant qui sont formées par les transistors 225 à 228. Ces sources de courant attaquent les transistors 221, 222, 223 et 224 par l'intermédiaire des diodes 230, 231, 232 et 233, respectivement. Lorsque les connexions établies par les interrupteurs du clavier sont ouvertes, tous les transis- tors 221, 222, 223 et 224 sont conducteurs. En cas de fermeture d'un interrupteur du clavier, par exemple entre le collecteur du transistor 228 et la base du transistor 201, le courant qui provient du transis- tor 228 est dévié vers le transistor 201, à partir de la diode 233 et du transistor 224 branchés en série. La ten- sion qui est nécessaire pour provoquer la conduction du transistor 201 est égale à une chute de tension (V BE), tandis que la tension qui est nécessaire pour provoquer la conduction du transistor 224 est approximativement égale au double de cette valeur, à cause dela diode 233. Ainsi, au moment de la fermeture de l'interrupteur, le transistor 224, qui représente un circuit parmi quatre circuits iden- tiques du groupe supérieur, se bloque et le transistor 201, qui représente un circuit parmi quatre circuits identiques du groupe inférieur, devient conducteur. Ceci indique que la fermeture de l'interrupteur e-st située dans la ligne 1 et la colonne 1. Le circuit logique de clavier qui est représenté sur la figure 3 constitue une autre partie de l'interface de clavier 200 de la figure 1. Le signal de sortie des lignes de circuit de détecteur de clavier 251-254 et 255- 258 constitue le signal d'entrée du circuit logique de clavier. Le circuit logique de clavier est divisé en grou- 2471705 i pements inférieur et supérieur qui forment deux circuits pratiquement identiques, la différence résidant en ce que les signaux d'entrée du groupe inférieur qui proviennent du circuit de détecteur de clavier sont à l'état inactif au repos et passent à l'état actif lorsqu'on appuie sur un bou- ton, tandis que les signaux d'entrée du groupe supérieur sont à l'état actif au repos et passent à l'état inactif lorsqu'on appuie sur un bouton. Ainsi, les signaux d'entrée du groupe supérieur sont inversés par rapport à ceux du groupe inférieur. Le signal de sortie de fermeture d'interrupteur présent sur la ligne 350 est engendré de façon à indiquer à un circuit logique de séquenceur d'événements 400, qu'on envisagera ultérieurement, qu'on a appuyé sur un bouton du clavier 100. Le signal de sortie de fermeture d'interrup- teur est formé par la combinaison par une fonction OU des signaux de sortie des portes OU 306 et 311, dans une porte 301. Les signaux présents sur les lignes 251 à 254 sont appliqués à des circuits séparateurs qui sont respective- ment constitués par des portes 302 à 305. Les signaux de sortie de ces portes sont combinés par une fonction OU dans une porte 306 pour former un signal de sortie d'appui sur un bouton pour le groupe inférieur. De façon similaire, les signaux présents sur les lignes 255 à 258 sont appli- qués à des séparateurs constitués par des portes respectives 307 à 310 qui inversent les signaux qui leur sont appliqués, et ils sont combinés selon une fonction OU dans une porte 311 pour former un signal de sortie d'appui sur un bouton pour le groupe supérieur. Une partie de détecteur de signaux d'entrée multiples du groupe inférieur, 312, contr8le les six combi- naisons par paires possibles des signaux d'entrée du groupe inférieur pour déterminer si plus d'un de ces signaux est à un état logique un, indiquant l'état actif. Si deux signaux ou davantage sont à l'état actif, la partie de détecteur de signaux d'entrée multiples du groupe inférieur, 312, appli- que le signal approprié au circuit logique de synthétiseur de fréquence inférieure 700, qu'on envisagera ultérieure- 2471705 1 11, ment, par l'intermédiaire d'une porte séparatrice 313 et de la ligne 314. D'une manière similaire à la partie de détec- teur de signaux d'entrée multiples du groupe inférieur, -une partie de détecteur de signaux d'entrée multiples du groupe supérieur, 315, contr8le les six combinaisons possibles par paires des signaux d'entrée du groupe supérieur pour déter- miner si plus d'un de ces signaux est à un état logique un qui indique l'état actif. Si deux signaux-ou davantage sont actifs, la partie de détecteur de signaux d'entrée multiples du groupe supérieur, 315, applique le signal approprié, par un séparateur 316 et la ligne 317, au circuit logique de synthétiseur de fréquence supérieure, 800, qu'on envisagera également ultérieurement. La technique de-codage des signaux des groupes inférieur et supérieur suppose ainsi qu'il ne peut y avoir qu'un seul signal d'entrée valide parmi les signaux du groupe inférieur et du groupe supérieur, à un instant quelconque. Les signaux codés du groupe inférieur sont trans- mis à des bascules 322 et 323 par l'intermédiaire de portes NON-OU 318 et 319 et d'éléments de retard séparés à quatre portes, 320 et 321. Les signaux de sortie des bascules 322 et 323 sont appliqués à des séparateurs constitués respec- tivement par des portes 324 et 327, pour faire apparaître sur les lignes 326 et 325 un signal d'attaque qui est appli- qué au circuit logique de synthétiseur de fréquence infé- rieure 700. Les signaux codés du groupe supérieur sont appliqués à des bascules 334 et 335 par l'intermédiaire de portes NON-OU 330 et 331 et d'éléments de retard séparés à quatre portes, 332 et 333. Des portes 336 et 337 assurent respectivement une fonction de séparation pour les signaux de sortie des bascules 334 et 335 et elles appliquent un signal d'attaque au circuit logique de synthétiseur de fré- quence supérieure 800, par les lignes 338 et 339. Tant qu'un signal quelconque provenant du groupe inférieur ou du groupe supérieur est à l'état actif, le signal d'appui -sur un bouton pour ce groupe introduit dans les bascules appro- priées le signal de clavier codé, en appliquant un signal de validation sur l'entrée de validation des bascules. Si tous 2471705 i les boutons sont relâchés, le signal de validation disparaît et les bascules conservent l'information décodée qu'elles contiennent. Le temps supplémentaire qui est défini par les éléments de retard à quatre- portes assure le chargement de l'information dans les bascules avant que cette information soit perdue. Le circuit logique de séquenceur d'événements 400, représenté sur la figure 4, commande laséquence ordonnée d'événements internes du générateur de signaux multifréquen- ces. Le circuit logique de séquenceur d'événements 400 reçoit ses signaux d'entrée à partir de l'oscillateur de séquenceur d'événements 500, qu'on décrira ultérieurement et qui définit une base-de temps, et à partir de l'interface de clavier 200 qui détermine si on a appuyé sur un bouton du clavier 100. On comprendra mieux le fonctionnement du cir- cuit logique de séquenceur d'événements 400 en divisant un cycle d'appui sur un bouton en huit intervalles qui sont représentés sur la figure 4 et désignés sur cette figure par les lettres A à H, les signaux apparaissant sur les lignes 401 à 408. Chaque intervalle joue un rôle particulier dans la progression ordonnée d'événements qui correspond à un cycle complet d'appui-sur un bouton. De façon générale, le cycle d'appui sur un bouton est formé par la séquence sui- vante: attente de l'appui sur un bouton, appui sur un bou- ton, relâchement du bouton, et attente de l'appui suivant sur le bouton. Le cycle d'appui sur un bouton comprend plus précisément les intervalles suivants. Intervalle A: Dans cet intervalle, le circuit logique est dans un état de repos dans lequel il attend un appui sur un bouton, et le générateur multifréquence est dans le mode de conversation. Intervalle B: C'est l'intervalle de validation de l'appui sur le bouton, qui est constitué par deux sous- intervalles. Le premier sous-intervalle est défini par l'attente du comptage de vingt-quatre signaux de sortie de l'oscillateur de séquenceur d'événements, ce qui correspond à environ 6 ms. Le second-sous-intervalle est défini par un comptage de huit signaux supplémentaires (environ 2 ms), et 2471705 1 le signal d'appui sur le bouton, sur la ligne 350, doit être continuellement présent pendant cet intervalle. S'il n'est pas continuellement présent, le circuit logique retourne immédiatement à l'intervalle A et attend une nouvelle appa- rition du signal d'appui sur un bouton. Pendant l'intervalle B, le générateur multifréquence demeure dans le mode de con- versation. Intervalle C: Cet intervalle assure la séparation dans le temps entre les fonctions de passage à l'état de silence du récepteur et de l'émetteur. Le récepteur 120 est placé à l'état de silence au début de l'intervalle. Le cir- cuit compte seize périodes de l'oscillateur de séquenceur d'événements, ce qui représente environ 4 ms, avant de passer à l'intervalle suivant. Intervalle D: Cet intervalle commande le passage de l'émetteur 115 à l'état de silence et le début de la génération des signaux audiofréquences. L'intervalle se prolonge pendant le comptage de 168 périodes (environ 42 ms), et on considère que pendant cette durée le générateur multifréquence est dans le mode d'appel. Intervalle E: Cet intervalle est l'intervalle d'attente de relâchement du bouton, dans la mesure o tant que le bouton est enfoncé, le circuit demeure dans cet intervalle et le générateur multifréquence demeure dans le mode d'appel. Dès que le relâchement du bouton est détecté, le circuit logique passe à l'intervalle suivant. Intervalle F: Cet intervalle est l'intervalle de validation du relâchement du bouton et il est divisé en deux sous-intervalles. Dans le premier sous-intervalle, le circuit compte 24 périodes (environ 6 ms) de l'oscillateur de séquenceur d'événements. Le comptage des 8 périodes sui- vantes définit le second sous-intervalle dans lequel tout signal détecté d'appui sur un bouton force immédiatement le retour du circuit logique à l'intervalle E. Dans cet inter- valle, on considère que le générateur multifréquence est dans le mode d'appel. Intervalle G: Cet intervalle établit la sépara- tion dans le temps pour le rétablissement du fonctionnement 2471705 J de l'émetteur 115 et du récepteur 120. On accomplit ceci en rétablissant le fonctionnement de l'émetteur au début de cet intervalle et en attendant le comptage de 16 périodes (environ 4 ms) avant de passer à l'intervalle suivant. La génération des signaux audiofréquences cesse lorsque le fonctionnement de l'émetteur est rétabli. Intervalle H Cet intervalle permet le retour du circuit logique à l'intervalle A. Ce retour est accompli en une période de l'oscillateur de séquenceur d'événements. L'intervalle A rétablit le fonctionnement du récepteur 120 et place le générateur multifréquence dans le mode de con- versation. L'oscillateur-de séquenceur d'événements 500 définit une référence de temps pour le circuit logique de séquenceur d'événements 400 et il applique un signal à un compteur d'états d'événements à trois bits, 412, par l'in- termédiaire d'une ligne d'entrée 409, d'un cirbuit d'atta- que 410 et d'une bascule R-S, 411. Le signal de sortie à trois bits du compteur 412 est appliqué à l'entrée d'un décodeur d'états d'événements 413 qui produit des signaux de sortie sur des lignes 401 à 408. L'oscillateur de séquen- * ceur d'événements 500 applique également un signal de référence de temps à un compteur de séquenceur d'événements 414 qui applique lui-même des signaux de sortie sur des lignes 415 à 418, aux comptes respectifs de 16, 24, 32 et 168. Un signal d'entrée qui provient de l'interface de clavier est transmis par la ligne 350 et indique si on a appuyé sur un bouton du clavier 100. Ce signal d'appui sur un bouton et les signaux de sortie du décodeur d'états d'événements 413 et du compteur de séquenceur d'événements 414 sont combinés dans des portes ET 421 à 428 et des portes OU 429 à 432, pour définir les instants appropriés pour faire progresser le compteur d'états d'événements 412. Les signaux correspondant aux instants appropriés pour chaque intervalle désiré sont transmis à une bascule 436 qui restau- re le compteur de séquenceur d'événements 414 en prévision de l'intervalle suivant. Un condensateur 435 et la bascule 2471705! R-S 436 forment un circuit d'initialisation qui est connecté à la ligne d'alimentation 445 pour faire en sorte que le circuit logique de séquenceur d'événements présente l'état logique approprié lorsqu'il est mis sous tension. Des portes NON-OU 437 et 438 reçoivent respective- ment par les lignes 401, 403 et 405 les signaux de sortie des intervalles A, C et E, à partir du décodeur d'états d'événements 413, et elles appliquent sur une ligne 439 un signal de sortie qui actionne une section de circuit de commutation commun de récepteur, dans le circuit de commu- tation commun, 1200. De façon similaire, les portes NON-OU 441 et 442 reçoivent les signaux de sortie des intervalles A, D, E et G par les lignes respectives 401, 404, 405 et 407, à partir du décodeur d'états d'événements et elles appliquent un signal de sortie sur une ligne 443 afin d'actionner une section d-e circuit de commutation commun d'émetteur, dans le circuit de commutation commun 1200. Ces signaux de sortie présents sur les lignes 439 et 443 assu- rent le déroulement séquentiel des opérations de l'émetteur 115 et du récepteur 120 pour éviter que des claquements gênants apparaissent dans le récepteur. Ainsi, lorsqu'on appuie sur un bouton, ce qui indique qu'on désire produire des signaux audiofréquences, le récepteur est placé à l'état de silence, après quoi l'émetteur est déconnecté. Après le relâchement du bouton, ce qui indique un retour au mode de conversation, la séquence est inversée dans la mesure o le fonctionnement du récepteur 120 n'est rétabli qu'après que l'émetteur 115 a été mis en fonction. La génération réelle des signaux audiofréquences a lieu pendant que l'émetteur 115 est déconnecté. L'oscillateur de séquenceur d'événements de la figure 5 fournit le rythme nécessaire pour le circuit logi-- que de séquenceur d'événements 400. L'oscillateur fonctionne sur le principe de la charge et de la décharge d'un conden- sateur, d'une manière linéaire, avec des sources à courant constant branchées en configuration complémentaire. La- com- binaison du rapport des sources de courant et des valeurs. d'une résistance et d'un condensateur fixe la fréquence et le rapport cyclique de l'oscillateur. Un circuit miroir de courant qui comprend des transistors 510 à 513 avec des résistances respectives associées 514 à 517, constitue *une source à courant constant pour l'oscillateur. La tension d'alimentation provient de l'alimentation de conversation 1150 par une ligne 1152 et elle est accompagnée d'une pola- risation de référence pour les sources de courant, sur une ligne 1153. Le condensateur 501 est respectivement chargé et déchargé par des transistors 502 et 503 qui constituent les sources de courant de charge et de décharge.-Un comparateur formé par des transistors 504 et 505 compare la tension du condensateur à une tension de référence à deux niveaux qui est présente sur la base du transistor 505 et qui est éta- blie par un courant qui provient du transistor de source de courant 513 et qui circule dans une résistance 506 et dans la combinaison en parallèle d'un transistor 507 faisant fonction d'élément de commutation et d'une résistance 508. L'oscillateur fonctionne de la manière suivante. En considérant un point de départ pour lequel la tension aux bornes du condensateur 501 est inférieure à la tension de référence, le transistor 504 est à l'état conducteur et le transistor 505 est bloqué. Du fait que le transistor 504 est conducteur, le transistor 520 est également placé à l'état conducteur par la tension qui apparaît aux bornes d'une -diode 521. Lorsque le transistor 520 devient conduc- teur, il bloque le transistor 507. Du fait du blocage du transistor 507, le courant traversant la résistance 506 cir- cule uniquement dans la résistance 508, ce qui établit un premier niveau de -référence de tension sur la base du tran- sistor 505. Ce niveau de tension est également appliqué sur la base du transistor 522 o il est comparé avec un troi- sième niveau de référence de tension qui est présent sur la base du transistor 502. Ce troisième niveau de référence de tension est établi par un courant qui circule dans une résistance 525, à partir du transistor de source de courant 511. Le circuit est conçu de façon que le troisième niveau de référence de tension soit inférieur au premier niveau de- 2471705. i référence de tension. Ainsi, dans ce cas, le transistor 522 est bloqué et le transistor 502 est conducteur. Du fait que le transistor 522 est à l'état bloqué, aucun courant ne cir- cule dans la diode 523. Les transistors 524 et 503 sont donc également bloqués. Pendant ce temps, le courant qui circule à partir du collecteur du transistor 502 charge le condensa- teur 501. Cette charge se poursuit jusqu'à ce que la tension aux bornes du condensateur atteigne une tension égale à celle qui est présente sur la base du transistor 505. Un instant plus tard, la jonction base- émetteur du transistor 504 devient moins fortement polarisée en sens direct que la jonction base-émetteur du transistor 505, si bien que le transistor 504 commence à se bloquer et le transistor 505 commence à conduire. Lorsque le transistor 504 commence à se bloquer, le courant réduit qui traverse la diode 521 entraîne également le blocage du transistor 520. Ceci pro- voque à son tour la conduction du transistor 507. Dès que le transistor 507 commence à conduire, le potentiel sur la base du transistor 505 tombe au second niveau de référence de tension et fait conduire encore davantage-le transistor 505. A ce moment, le niveau de tension sur la base du tran- sistor 505 est essentiellement déterminé par la résistance 506, du fait de la saturation du transistor 507. Ce niveau de tension réduit sur la base du tran- sistor 505 est également transmis à la base du transistor 522. Par conception, ce second niveau de référence de ten- sion est inférieur au troisième niveau de référence de tension présent sur la base du transistor 502. Ceci provo- que la conduction du transistor 522 et le blocage du tran- sistor 502. Le courant qui circule à partir du collecteur du transistor 522 en traversant la diode 523 provoque la conduction des transistors 524 et 503. La conduction du transistor 503 établit un chemin de courant pour la décharge du condensateur 501. Le condensateur 501 commence à se décharger par le transistor 503 et il continue à le faire jusqu'à ce que sa tension tombe au niveau de la tension pré- sente sur la base du transistor 505. A ce moment, le tran- sistor 505 se bloque et le transistor 504 redevient conduc- teur, le condensateur 501 commence à se charger, et l'oscil- lation se répète. Le signal de sortie de l'oscillateur de séquenceur d'événements est le courant circulant dans le transistor 524 et il est appliqué par la ligne 409 au cir- cuit logique de séquenceur d'événements 400. L'oscillateur de précision de la figure 6 fournit la fréquence de référence pour les circuits logiques de synthétiseur de fréquences supérieure et inférieure 700 et 800. Cet oscillateur fonctionne selon le même principe que l'oscillateur de séquenceur d'événements 500 de la figure 5, dans la mesure o un condensateur qui appartient à l'oscil- lateur est chargé et déchargé de façon linéaire, avec des sources à courant constant branchées en une configuration complémentaire. Deux tensions de référence déterminent les points extrêmes de l'excursion du condensateur-et fixent la période de l'oscillation, en combinaison avec la valeur du condensateur. La différence entre les deux tensions de réfé- rence est fixée par un troisième courant constant qui tra- verse une résistance fixe. Le troisième courant est propor- tionnel aux deux autres. L'oscillateur de précision fonctionne dans le mode d'appel et il est mis sous tension par l'alimentation d'appel 1100. Dès qu'une tension d'entrée de valeur suffi- sante est appliquée à un transistor 610 par une ligne 1102, le transistor 610 devient conducteur et la source de courant qui comprend un transistor 611, une diode 612 et des résis- tances 613 et 614 est mise en fonction. Une résistance 615 établit un courant de référence qui est basé sur le niveau de la tension sur la ligne 1102. Un transistor 616 et une résistance 617 établissent un circuit miroir de courant qui comprend les transistors 618 à 624 et des résistances respec- tives associées 625 à 630. Un transistor 632 est utilisé en transistor d'appoint pour aider à fournir le courant d'atta- que de base de ce circuit miroir de courant. Un condensateur 633 et une résistance 634 consti- tuent les éléments fondamentaux de définition de fréquence de l'oscillateur de précision. Un transistor 635 constitue la source de courant qui décharge le condensateur 633 et 2471705 i un transistor 636 constitue la source de courant qui charge le condensateur 633. Un comparateur comprenant des transistors 646 à 653 compare la tension aux bornes du con- densateur avec une tension de référence à deux niveaux qui est établie par un courant qui traverse les résistances 658 et 634 et les transistors 644 et 619 pour le niveau de réfé- rence de tension supérieur, et qui traverse la résistance 658 et les transistors 645 et 619 pour le niveau de réfé- rence de tension supérieur. Lorsque le condensateur 633 se décharge, le transistor 635 est conducteur et le transistor 637 est bloqué. Le circuit miroir de courant, comprenant les transistors 638, 639, 660 et 636 et les résistances 640, 641, 642 et 643, est également bloqué. Le transistor 644 est conducteur et le transistor 645 est bloqué, ce qui fixe le niveau de référence inférieur de la tension de décharge du condensateur qui est appliqué sur l'entrée du comparateur qui est représentée par la base du transistor 646. La ten- sion de décharge du condensateur est appliquée sur l'autre entrée du comparateur qui est la base du transistor 647. Le comparateur comporte trois étages de gain différentiels. L'étage d'entrée comprend les transistors 646, 647, 648 et 649. Cet étage qui comporte deux transis- tors à charge d'émetteur assure un décalage de niveau et, en outre, minimise la charge que représentent les entrées du comparateur pour la tension de référence et la tension du condensateur. Les transistors 650 et 651 forment un étage de gain intermédiaire tandis que les transistors 652 et 653 forment l'étage de gain final et l'étage de sortie du compa- rateur. La diode 654 et la résistance 655 assurent une fonc- tion de décalage de niveau de façon que les signaux de sortie du comparateur aient le niveau approprié pour commander les transistors 635, 637, 644 et 645 et de façon à éviter d'ame- ner en saturation l'un quelconque des transistors qui sont conducteurs. Lorsque le transistor 635 décharge le condensateur de façon à amener la tension du condensateur au noeud 656 au-dessous du niveau de référence de tension inférieur présent au noeud 657, les transistors 647 et 649 commencent 2471705.1 à se bloquer et les transistors 646 et 648 commencent à con- duire. Ceci provoque à son tour la conduction du transistor 650 et le blocage du transistor 651. Le transistor 653 se bloque également et le transistor 652 devient conducteur. Lorsque le transistor 652 devient conducteur, il bloque les transistors 635 et 644, tandis que les transistors 637 et 645 deviennent-conducteurs à cause du blocage du transistor 653. Ainsi, le niveau au noeud 657 s'élève immédiatement jusqu'au niveau de référence-de tension supérieur et le transistor 636 commence à fournir du courant pour charger le condensateur 633. Lorsque la tension présente sur le noeud 656 est supérieure à celle présente sur le noeud 657, l'action du comparateur- s'inverse de façon à faire passer à l'état conducteur les transistors 635 et 644 et à bloquer les transistors 637 et 645. Le condensateur 633 commence à se décharger et l'oscillation se répète. Les transistors 660 et 661, la diode 662 et les résistances 643, 663 et 664 sont utilisés pour élaborer un signal d'horloge pour les circuits logiques de synthétiseur 700 et 800. Lorsque le transistor 635 est conducteur, le transistor 660 est bloqué et le circuit miroir de courant qui est formé par le transistor 661 et la diode 662 n'absorbe pas de courant. Lorsque le transistor 635 est bloqué, les transistors 636, 637, 638 et 660 sont conduc- teurs. Le-transistor 660 fournit alors un courant qui est amplifié par le circuit miroir de courant comprenant le transistor 661 et la diode 662, ce qui connecte le conduc- teur 601 aux synthétiseurs. On va maintenant considérer les figures 7 et 8- qui représentent respectivement les détails du circuit logi- que de synthétiseur de fréquence du groupe inférieur, 700, et du circuit logique de synthétiseur de fréquence du groupe supérieur, 800. Chacun de ces circuits logiques de synthéti- seur de fréquence effectue une division de fréquence par comptage des périodes de l'oscillateur de précision 600 et il produit un signal-binaire pour un convertisseur numérique- analogique 1000. - La signalisation téléphonique par signaux audiofré- 2471705 I quences fait appel à l'émission simultanée de deux signaux un signal venant d'un groupe de quatre fréquences inférieures à 1000 Hz et un signal provenant d'un groupe de quatre fré- quences supérieures à 1000 Hz. Les fréquences des signaux audiofréquences des deux groupes sont les suivantes Groupe Inférieur Groupe Supérieur 697 Hz 1209 Hz 770 Hz 1336 Hz 852 Hz 1477 Hz 941 Hz 1633 Hz Pour faciliter la compréhension du fonctionnement des circuits logiques de synthétiseur et de leur rôle dans la production de ces signaux audiofréquences des groupes inférieur et supérieur, on se référera également à la figure 9 qui représente les signaux de sortie synthétisés du con- vertisseur numérique-analogique 1000 en fonction du compte des périodes de l'oscillateur de précision 600. Les signaux Ll à L4 représentent les signaux audiofréquences du groupe inférieur dans l'ordre des fréquences croissantes. De façon similaire, les signaux Hi à H4 représentent les signaux audiofréquences du groupe supérieur. Un signal synthétisé à quatre niveaux est souhaitable dans le but de minimiser les exigences sur le filtrage harmonique des signaux audiofré- quences. L'examen des signaux audiofréquences du groupe inférieur et du groupe supérieur montre que la fréquence du signal audiofréquence le plus bas qui est produit est infé- rieure à la moitié de la fréquence des deux signaux audio- fréquences les plus élevés qui sont produits. Il est souhai- table que le filtrage des harmoniques du signal audiofré- quence le plus bas n'affecte pas le fondamental des fréquen- ces les plus élevées des signaux audiofréquences. Ainsi, le second harmonique du signal audiofréquence synthétisé le plus bas doit avoir un niveau très faible dans le signal tel qu'il est synthétisé. Dans ce but, tous les harmoniques pairs ont un niveau faible si le signal synthétisé est une fonction paire, c'est-à-dire si la seconde moitié du signal est l'image dans un miroir de la première moitié. Si on ajoute au milieu du signal correspondant à une fonction paire 2471705 i un troisième niveau, avec la valeur et la relation tempo- relle appropriées, ce qui donne un signal à trois niveaux, le troisième harmonique est également supprimé. De façon similaire, en ajoutant un quatrième niveau et en produisant un signal tel que celui qu'on voit sur la figure 9, on élimine également le cinquième harmonique. La conception du synthétiseur assouplit ainsi les exigences de filtrage des harmoniques. Dans la génération des données binaires par les circuits logiques de synthétiseur des figures 7 et 8, chaque intervalle de signal est divisé en huit sous-intervalles. Pour réduire les harmoniques indiqués, ces intervalles devraient théoriquement avoir une durée exactement égale au huitième de la période totale. Cette précision nécessite un oscillateur de référence de fréquence relativement élevée, avec un grand nombre de portes dans le circuit logique de division de fréquence par comptage, pour obtenir ces inter- valles. On a cependant montré de façon empirique au cours de la conception de ce générateur qu'il n'était pas nécessai- re d'avoir un tel signal idéal. Ainsi, certains des signaux qui sont utilisés dans le générateur et sont représentés sur la figure 9 ont des sous-intervalles qui ne sont pas des multiples exacts de 8, ce qui fait apparaître certains har- moniques d'ordre faible. La distorsion globale est cepen- dant fortement réduite tout en maintenant la fréquence de référence à une valeur basse et en évitant un grand nombre de portes qui consomment du courant dans le circuit logique de division de fréquence par comptage. La complexité des circuits logiques de synthétiseur 700 et 800 et du conver- tisseur numérique-analogique 1000 est ainsi maintenue au niveau minimal. Du fait que le nombre de périodes de l'oscillateur de référence qui composent un sous-intervalle n'est pas divisible par huit pour la fréquence imposée pour chacun des signaux audiofréquences, on affecte à chaque signal audio- fréquence deux longueurs de sous-intervalle, correspondant à un compte Kl et un compte K2 des périodes de l'oscillateur de référence. On choisit le compte K2 de façon qu'il soit 2471705 1 égal à un sous-intervalle d'un huitième ou qu-'il soit le plus proche possible de cette valeur. Comme on le voit sur la figure 7, un compteur de périodes à cinq bits 701 qui comprend des bascules de type T, 771, 772, 773, 774 et 775 compte le nombre de périodes d'oscillateur qui lui sont appliquées à partir de l'oscilla- teur de précision 600 par la ligne 601 et le séparateur 776. L'information de comptage est transmise à partir du compteur de périodes 701, par les lignes 702 à 706, vers un détecteur de compte 710 qui fournit un signal de sortie Ki ou K2 lorsque le compteur de périodes 701 a compté KI ou K2 périodes'de l'oscillateur. Le circuit détecteur de compte 710 reçoit également par les lignes 325 et 326 l'informa- tion de signal audiofréquence de groupe inférieur qui déter- mine le nombre des périodes de l'oscillateur pour chaque compte Ki et K2 pour les quatre signaux audiofréquences du groupe inférieur. Des portes ET 713 à 716, pour lesquelles certains conducteurs d'entrée sont inversés, décodent ce signal binaire et l'appliquent à l'une des entrées des portes ET 717 à 724. Les autres entrées de ces portes reçoivent l'information de comptage qui provient du compteur de périodes 701. Les signaux de sortie des portes ET 721 à 724 sont combinés dans une porte OU 725 qui produit un signal de sortie K1 qui est appliqué sur une ligne 711. Les signaux de sortie des portes ET 717 à 720 sont combinés dans une porte OU 726 qui produit un signal de sortie K2 qui est appliqué sur une ligne 712. Un sélecteur de compte 740 qui est commandé par un compteur d'états de sortie 730 comprend des portes ET 741 et 742 et une porte OU 743, et il reçoit en entrée le compte d'intervalles Ki ou K2. Une fois que cet intervalle a été compté, ce qui est indiqué par le détecteur de compte 710 qui applique un signal de sortie au niveau haut sur la ligne 711 ou la ligne 712, le sélecteur de compte 740 positionne une bascule R-S 745 qui, à son tour, restaure les bascules du compteur de périodes 701. La bascule R-S 745 applique également un signal au compteur d'états de sortie 730. Ce compteur binaire à trois bits, qui est cons- 2471705 i titué par des bascules 731, 732 et 733, contient une infor- mation qui indique quel est le sous-intervalle qui est compté, et il renvoie un signal vers le sélecteur de compte 740, par l'intermédiaire d'une porte NON-OU 735, chaque fois que trois intervalles ont été comptés. Ce compteur applique également un signal à un circuit logique de codage de forme de signal, 750i qui comprend des portes OU-EXCLUSIF 751 et 752, des bascules 753 et 754 et des portes séparatrices 756, 757 et 758. Le circuit logique de codage de forme de signal 750 utilise les signaux de sortie du compteur d'états de sortie 730 pour coder le signal binaire à deux bits qui est appliqué au convertisseur numérique-analogique 1000 par les lignes 761 et 762, en compagnie de l'information d'appui sur plusieurs boutons, présente sur la ligne 763. Le circuit logique de synthétiseur de fréquence inférieure 700 fonctionne de la manière suivante. Si un seul signal de sortie de ligne provient du clavier 100, le signal de blocage sur la ligne 314 sera à l'état logique zéro et le compteur d'états de sortie 730 sera dans l'un de ses huit états possibles. A titre d'exemple, on supposera que le compteur d'états 730 se trouve dans l'état 110 (bascule 733 à l'état logique un, bascule 732 à l'état logi- que un et bascule 731 à l'état logique zéro). Les lignes de sortie 762 et 761 seront respectivement à un et à zéro, si bien que -le convertisseur numérique-analogique 1000 produira le second de ses quatre niveaux de sortie. De plus, le sélecteur de compte 740 transmettra le compte K2 à la bascule R-S 745. Avant que le compteur de périodes 701 atteigne un compte de K2, la bascule R-S 745 sera à l'état restauré, c'est-à-dire que sa sortie Q sera à l'état logique zéro.- Ceci résulte de l'application du signai d'oscillateur à la bascule R-S 745, par l'intermédiaire de l'élément de retard à portes 780 et de la ligne 602. Lorsque le compte K2 est atteint, la bascule R-S 745 est positionnée, ce qui restaure le compteur de périodes 701 et fait passer le compteur d'états de sortie 730 à l'état 111. Du fait que le compteur de périodes 701 change d'état sur le front descendant du signal d'oscillateur qui est transmis par la ligne 601, la 2'471705 I bascule R-S 745 demeure positionnée pendant une moitié de la période de l'oscillateur de précision, diminuée de tout retard se manifestant dans le compteur de périodes 701, le détecteur de compte 710 et le sélecteur de compte 740. Une fois que le signal de l'oscillateur de préci- sion présent sur la ligne 602 a restauré la bascule R-S 745, le compteur de périodes 701 compte à nouveau jusqu'à K2 pour le sous-intervalle suivant. La bascule RS 745 est à nouveau positionnée et, à son tour, elle restaure le compteur de périodes 701 et fait passer le compteur d'états de sortie 730 au sousintervalle 000. Dans ce sous-intervalle, le compteur d'états de sortie 730 a changé d'état et c'est un compte KI et non plus un compte K2 qui est compté avant que le compteur de périodes 701 soit restauré. Les trois comptes consécutifs suivants correspondent à K2. Lorsque le compteur d'états de sortie 730 atteint un compte de sous- intervalle de 100, c'est à nouveau un compte Ki qui est engendré en tant que compte de sous-intervalle. Les comptes d'intervalle K2 reprennent pour les comptes restants jusqu'au sous-intervalle 111. Le processus continue ainsi de façon répétitive en engendrant les signaux appropriés que demande le convertisseur numérique-analogique 1000. Tout changement dans le signal codé du clavier' présent sur les lignes 325 et 326 est immédiatement réper- cuté dans le nombre des comptes K1 et K2. Si le circuit logique du clavier fait monter à un niveau logique un le signal présent sur la ligne 314, à n'importe quel instant, le circuit logique de codage de forme de signal 750 indique une introduction multiple. Cependant, le circuit logique de comptage du synthétiseur de fréquence inférieure continue comme si les signaux audiofréquences étaient engendrés. L'effet résultant consiste en ce que la suppression de l'introductionmultiple ou un changement de l'information choisie qui est introduite entraînent la génération du signal audiofréquence qui est indiqué par le clavier 100, sans qu'aucun temps de validation n'intervienne. Ceci simplifie considérablement les circuits logiques tout en assurant une protection appropriée contre les introductions multiples, ainsi que l'aptitude du générateur à suivre les ordres de l'utilisateur qui sont donnés par le clavier 100. Le circuit logique de synthétiseur de fréquence supérieure 800 qui est représenté sur la figure 8 est fonc- tionnellement identique au circuit logique de synthétiseur de fréquence inférieur 700 qui est représenté sur la figure 7. Un détecteur de compte 810 appartenant à ce circuit com- prend des portes ET 813 à 823, pour lesquelles certains con- ducteurs d'entrée sont inversés, un inverseur 824 et des portes OU 825 et 826. Ce détecteur applique un signal de compte Kl et un signal de compte K2 à un sélecteur de compte 840, par des lignes respectives 811 et 812. Le sélecteur de compte 840 comprend des portes ET 841 et 842 et une porte OU 843. Un compteur de périodes à cinq bits 801, comprenant des bascules 871 à 875, compte le nombre de périodes de l'oscil- lateur qui sont transmises par la ligne 602 à un circuit d'attaque 876 et il applique des signaux de sortie sur des lignes 802 à 806. Un compteur d'états de sortie 830 compre- nant des portes 831, 832 et 833 reçoit un signal de sortie d'une bascule R-S 845 et contient une information indiquant quel est le sous-intervalle qui est en cours de comptage. Un élément de retard à six portes 880 assure la synchronisa- tion correcte. Un circuit logique de codage de forme de signal 850, comprenant des portes OU-EXCLUSIF 851 et 852, des bascules 853 et 854 et des circuits d'attaque 856, 857 et 858, utilise les signaux de sortie du compteur-d'états de sortie 830 pour coder le signal binaire à deux bits qui est transmis au convertisseur numérique-analogique 1000 par les lignes 861 et 862, en compagnie de l'information d'appui sur plusieurs boutons, présente sur la ligne 863. Le convertisseur numérique-analogique 1000, représenté sur la figure 10, convertit chacun des signaux de sortie numériques des circuits logiques de synthétiseur de fréquence inférieure et de fréquence supérieure 700 et 800 en approximations à quatre niveaux d'une onde sinusolda- le, représentées sur la figure 9, dont l'amplitude est défi- nie. Les niveaux logiques d'entrée qui définissent les fré- quences des signaux audiofréquences sont appliqués par les -471 705 lignes 761, 762, 861 et 862. Les signaux continus de compen- sation pour une condition d'appui sur plusieurs boutons sont appliqués par les lignes 763 et 863. La tension de sortie analogique du convertisseur, sur la ligne 1001,est la tension aux bornes d'une résistance 1002 et elle est égale au produit du courant de collecteur d'un transistor 1003, qui fait fonction d'élément de sommation de courant, et de la valeur de la résistance 1002. Le courant de collecteur du transistor 1003 est lui-même approximativement égal au courant de collecteur d'un transistor 1004, diminué d'un courant de signal qui est dérivé par le collecteur du transistor 1005. Le niveau du courant de collecteur du transistor 1005 est déterminé par le transistor qui est conducteur parmi les transistors 1006 à 1011 et la sélection de ce transistor est établie par les signaux de sortie des cir- cuits logiques de synthétiseur de fréquence 700 et 800. Des résistances de limitation de courant 1012 à 1017 sont respectivement associées aux transistors 1006 à 1011 et - - limitent le courant qui circule dans ces transistors. La tension sur l'émetteur du transistor 1005 présente des valeurs faibles pour les coefficients dé variation en fonc- tion de la température et de la tension d'alimentation. Cette tension est très supérieure à la tension sur les collecteurs des transistors 1006 à 1011 lorsqu'ils sont conducteurs. Le niveau de tension de sortie qui apparait aux bornes de la résistance 1002 est commandé par le cou- rant continu qui provient du transistor 1004 et par le courant de signal qui est dérivé par le transistor 1005. Un transistor 1018 et une résistance 1019 sont associés au transistor 1004 et à une résistance 1020 pour former un circuit miroir de courant. Le courant dans ce circuit miroir est maintenu constant par le courant circulant dans un transistor 1021 dont la base reçoit une tension de référence qui est fournie par une ligne 1102 à partir de l'alimentation d'appel. L'émetteur du transistor 1021 est connecté au commun par une résistance série de limitation de courant 1022 et la ligne 118. Sous l'effet de la conduction des transistors 1006 à 1011, les résistances parallèles associées 1012 à 1017 sont commutées en circuit, ce qui change le chemin établi par les résistances entre le transistor 1005 et le commun, et change donc le courant d'émetteur de ce transistor. Le transistor 1005 ayant un alpha presque égal à l'unité, son courant de collecteur est pratiquement identique. Par con- ception, ce courant est toujours inférieur au courant de collecteur du transistor 1004, afin que le courant d'émetteur du transistor 1003 ait toujours un sens correct et soit toujours égal à la différence. Le fait de dériver un courant de signal à partir d'un courant continu offre certains avantages en ce qui con- cerne les circuits: premièrement, on évite une modulation du courant de l'alimentation du fait que la demande totale de courant demeure la même, le courant étant aiguillé et non commuté par le convertisseur numérique-analogique. Secondement, le circuit fonctionne avec des courants très faibles pour-réduire le courant que doit fournir l'alimen- tation. Enfin, les transistors de commutation qui sont uti- lisés pour commander le courant d'émetteur du transistor 1005 peuvent avoir des courants d'attaque très faibles (de l'ordre de 3 pA). Le générateur multifréquence fonctionne sur une plage de tension assez étendue, mais contient cependant des circuits de précision qui maintiennent la fréquence et l'amplitude des signaux audio-fréquences de sortie à une valeur constante. On va maintenant considérer la figure 11 qui représente une alimentation d'appel et de conversation destinée à alimenter le générateur multifréquence lorsqu'il se trouve dans les modes de conversation et d'appel. La section d'alimentation de conversation fournit l'énergie d'alimentation destinée au générateur chaque fois qu'un poste téléphonique associé est décroché. La section d'ali- mentation d'appel fournit l'énergie d'alimentation chaque fois que le générateur est dans le mode d'appel. L'énergie d'entrée est appliquée aux deux sections par les lignes d'entrée 117 et 118. Dans la section d'alimentation de con- versation, un premier courant circule dans une résistance 1154, des transistors 1155 et 1156, et dans une résistance 1157, ce qui fait circuler un second courant, deux fois plus élevé que le premier, dans une résistance 1158 et des tran- sistors 1159 et 1160. Du fait du doublement du courant qui est obtenu par les transistors 1155 et 1159, et du fait que le rapport d'émetteur du transistor 1156 est deux fois plus élevé que celui du transistor 1160, on obtient une tension fixe sur l'émetteur du transistor 1156, indépendamment des variations de courant possibles. On met ainsi en action un circuit miroir de courant comprenant des transistors 1164, 1165 et 1172 et des résistances respectives associées 1180, 1181 et 1182. Un transistor 1183 fait fonction de transistor d'appoint pour ce circuit miroir de courant. On choisit la valeur de la résistance 1157 pour déterminer la valeur du courant. Le circuit qui est formé par les transistors 1161 et 1162 fait en sorte que la section d'alimentation de con- versation soit mise sous tension dans l'état correct lorsqu'un utilisateur décroche sur la ligne téléphonique. Ceci est nécessaire du fait que l'alimentation a deux états possibles, l'un fournissant un courant égal à zéro et l'autre fournissant un courant déterminé. Un chemin pour un courant de très faible valeur est établi à partir de la ligne 1152 et fait intervenir la résistance 1163 et le transistor 1161. Ce chemin provoque la conduction du tran- sistor 1161 et impose à la partie d'alimentation-de conver- sation de quitter l'état à courant nul. Une fois que l'état * fournissant le courant déterminé est atteint, tous les tran- sistors 1155, 1159 et 1164 sont conducteurs. Le passage du transistor 1164 à l'état conducteur bloque le transistor 1161. Ceci a pour but d'éviter que le transistor 1161 four- nisse un courant d'erreur lorsque la section d'alimentation de conversation est dans l'état correct. Le transistor miroir de courant 1165 fournit le courant de référence pour un circuit miroir de courant comprenant les transistors 1166, 1167 et 1168 et les résistances 1169, 1170 et 1171. Ce circuit miroir de courant fournit un courant de référence à l'interface de clavier 200 et au circuit logique de séquen- ?471705 ceur d'événements 400. Dans le mode de conversation, le transistor 1172 de la section d'alimentation de conversation fournit un courant suffisant à la ligne 445 pour maintenir le circuit logique de séquenceur d'événements 400 et l'interface de clavier 200 à l'état actif. Un chemin de courant est établi entre les lignes 445 et 1173, par le circuit logique de séquenceur d'événements 400 et l'interface de clavier 200. Le courant que fournit le transistor 1172 est choisi à une valeur supé- rieure au courant que reçoit le transistor 1167. Le courant de différence circule dans des diodes 1174 et 1175. De plus, dans le mode de conversation le courant d'entrée qui est appliqué au transistor 1105 par la ligne 433 est égal à zéro et le transistor 1105 est bloqué. Le transistor 1106 est donc conducteur, ce qui place à un niveau bas la tension présente sur la ligne 1102. Dans le mode d'appel, la section d'alimentation d'appel est mise en fonction. Le transistor 1105 devient conducteur ce qui amène la base du transistor 1106 à un niveau bas et bloque ce transistor. La tension sur la ligne 1102 passe à un niveau haut ce qui établit un signal de référence de tension du type "bande interdite" pour le con- vertisseur numérique-analogique 1000 et l'oscillateur de précision 600. Ce signal de référence est fourni par les transistors 1109 et 1111 et par la résistance 1110 et il agit de la manière suivante: la chute de tension aux bornes de la résistance 1157 est reproduite avec un certain gain aux bornes de la résistance 1110. (Les courants qui circulent dans les transistors 1109 et 1155 sont égaux bien que les valeurs de résistance soient différentes.) Le coefficient de température positif 4T/T, soit environ 3000 ppm à 250C, est également reproduit. Ce coefficient de température positif est équilibré par le coefficient de température négatif du transistor 1111, connecté en diode, pour donner un coeffi- oient de température total voisin de zéro. Ainsi, les transistors 1109 et 1111 et la résistance 1110 ont une con- figuration telle que les variations de température s'annulent et la tension présente sur la ligne 1102 est maintenue préci- sèment à une valeur supérieure d'une tension de jonction émetteur-base à celle présente sur la base du transistor 1108. Le transistor 1128 devient également conducteur lorsque la tension sur la ligne 1102 passe à un niveau haut. Le courant qui circule dans la résistance 1112 établit des courants dans le circuit miroir de courant qui comprend les transistors 1113 à 1115 et les résistances 1116 à 1119. Le transistor 1120 fait fonction de transistor d'appoint. Le transistor 1113 applique un courant supplémentaire à la ligne 445 lorsque le générateur est dans le mode d'appel. Le transistor 1114 fait fonctionner le circuit miroir de courant qui comprend les transistors 1120 et 1121 et les résistances 1125, 1126 et 1127. Le transistor 1122 fait fonction de transistor d'appoint pour ce circuit miroir de courant. Le collecteur du transistor 1120 est connecté au circuit logique de synthétiseur de fréquences inférieure et supérieure 700 et 800, par la ligne 1103, et il fournit à ces circuits un courant qui les met en fonctionnement. Une tension présente sur la ligne 1104 est appliquée au conver- tisseur numérique-analogique 1000 et la ligne 1101 applique une tension à un circuit de filtre et d'attaque de ligne 1600. Le circuit de commutation commun du générateur multifréquence à commutation électronique, représenté schématiquement par le sous-ensemble 1200 sur la figure 1, est représenté en détail sur les figures 12, 13, 14 et 15. -Ces figures montrent des moyens permettant d'ajouter du gain à l'émetteur 115 et au récepteur 120 et d'améliorer l'adaptation d'impédance par l'utilisation de dispositifs actifs. Comme le montre la représentation de principe sur la figure 12, la partie de circuit de commutation commun de l'émetteur est interconnectée entre l'émetteur 115 et l'impédance de terminaison 116, dans le réseau 110, par l'intermédiaire d'un transistor 1201 qui est connecté en base commune. On obtient un gain en tension et le gain en courant en base commune du transistor 1201 est presque égal à l'unité. Le condensateur 1202 établit une connexion à la masse, en alternatif, pour la base du transistor 1201, grâce à quoi le circuit n'oscille pas, indépendamment de la phase et du module de la charge de l'impédance du réseau. La résistance 1203 applique une polarisation continue à la base du transistor 1201 et elle représente une charge en parallèle sur l'impédance de terminaison du réseau, 116. La figure 13 représente en détail la partie de circuit de commutation commun de l'émetteur. Comme on l'a indiqué précédemment, le-transistor 1201 constitue l'étage de gain en base commune. Pour faire passer l'émetteur à l'état de silence, on ajoute l'élément de commutation à transistor 1310 entre la base du transistor 1201 et le con- densateur 1202. Cet élément de commutation à transistor est normalement polarisé à l'état conducteur par une résistance 1311. Pour faire passer l'émetteur 115 à l'état de silence, le circuit logique de séquenceur d'événements 400 applique un courant d'attaque de base au transistor 1312, par la ligne 433. Le transistor 1312 se sature alors et il fournit à son tour un courant d'attaque par la résistance 1313, ce qui sature également le transistor 1314. Lorsque le transis- tor 1314 est saturé, le transistor 1310 est bloqué et sa tension baseémetteur est très inférieure à 0,6 volt. En l'absence de courant de base, le transistor 1201 se bloque également. Les résistances 1315 et 1316 sont incorporées au circuit pour minimiser l'effet du courant de fuite de collecteur. Comme le montre la figure 14, le principe utilisé pour obtenir un gain en réception consiste àâinterconnecter un dispositif actif, comme un transistor 1401 branché en collecteur commun, entre le récepteur 120 et l'impédance de source 121 du réseau 110. Le transistor 1401 est associé à une source de courant d'émetteur 1402 qui fournit une pola- risation de référence, à une résistance 1403 qui a pour fonc- tion de réduire le gain effectif et de donner le niveau de réception désiré, et à un condensateur 1404 qui transmet le signal au récepteur 120. Le gain en tension du circuit à collecteur commun est presque égal à l'unité et le gain en courant correspond approximativement à un doublement. Le -2471 705 gain sur le signal correspond donc presque à un facteur de 2. La figure 15 représente en détail la partie de cir- cuit de commutation commun du récepteur. Pour utiliser plus efficacement l'énergie disponible et pour faire passer le récepteur à l'état de silence sans engendrer des transitoi- res élevés, on incorpore les caractéristiques supplémentai- res suivantes dans le circuit de base qui est représenté sur la figure 14. L'étage de gain, constitué par des tran- sistors 1502 et 1503 et des diodes 1504 et 1505, est un étage en classe AB. Il est conçu de façon que l'aire d'émetteur du transistor 1502 soit égale au double de l'aire de cathode de la diode 1504 et de façon que l'aire d'émetteur du transistor 1503 soit égale au double de l'aire de cathode de la diode 1505. A caude de ce rapport entre les aires, le courant de polarisation qui est nécessaire pour les diodes 1504 et 1505 peut être égal à la moitié de celui qui est nécessaire pour les transistors de sortie 1502 et 1503. Le courant de polarisation pour cet étage de gain est établi par le courant qui circule dans une résistance 1506 et qui est reproduit dans un transistor 1525. Un élément de commu- tation saturé branché dans le chemin de signal, à savoir un transistor 1507, applique à l'entrée de-l'étage de gain le signal de réception qui apparaît sur les lignes 122 et 118, correspondant aux accès GN et R du réseau 110. Le transis- tor 1507 est forcé en saturation par le courant qui provient d'un transistor 1508. Dans le mode d'appel, la partie de circuit de commutation commun du récepteur est placée à l'état de silence par le fait que le circuit logique de séquenceur d'événements 400 place à l'état conducteur, en saturation, un transistor 1509 et donc un transistor 1510. Lorsque le transistor 1510 est saturé, la chaîne de reproduction de courant qui comprend les transistors 1511, 1508, 1525 et les résistances 1512, 1513 et 1514 se bloque. Le-transistor 1507 se bloque à son tour, ce qui ouvre le chemin de signal. L'étage de gain est également bloqué pour éviter que le condensateur de couplage 1404 se charge ou se décharge pen- dant le temps de silence. Les résistances 1515 et 1403 réduisent le gain effectif pour donner le niveau de récep- tion désiré. La résistance 1516 limite le courant d'attaque de base qui est appliqué au transistor 1510 lorsque le tran- sistor 1509 est saturé, tandis que les résistances 1517 et 1518 font en sorte que les courants de fuite ne débloquent pas accidentellement les transistors 1510 ou 1507 lorsqu'ils sont sensés être bloqués. Dans le mode d'appel, un niveau de signal réduit est appliqué au récepteur par l'intermédiaire de la résis- tance 1519. Pour placer correctement le récepteur à l'état de silence, on doit bloquer à la fois l'étage de gain et l'élément de commutation. Si l'élément de commutation représenté par le transistor 1507 n'existait pas, par exem- ple, et si l'étage de gain était bloqué, le récepteur 120 serait placé à l'état de silence, mais les excursions néga- tives du signal provenant de la ligne 122 tendraient à décharger le condensateur 1404 et feraient apparaître un transitoire de charge élevé au moment du déblocage de l'étage de gain, à la fin de l'appui sur le bouton, produi- sant ainsi un claquement gênant dans le récepteur 120. On peut voir un autre exemple des raisons pour lesquelles on doit bloquer à la fois l'étage de gain et l'élément de commutation, en supposant qu'on bloque le transistor 1507, sans bloquer l'étage de gain. Le condensateur 1404 se char- gerait à partir du transistor 1525, par l'intermédiaire du transistor 1502, jusqu'à ce que le transistor 1402 se satu- re finalement, produisant ainsi un courant de décharge élevé au moment o on relâche le bouton et o le transistor 1507 redevient conducteur. Ceci produit également un claque- ment gênant dans le récepteur 120. Il est possible de faire fonctionner à un niveau de tension faible cette partie de circuit de commutation commun du récepteur. Cette partie de circuit ne nécessite que 1,6 volt pour être entièrement opérationnelle à la tem- pérature ambiante et elle ne nécessite pas, pour fonctionner, que la partie de génération de signaux audiofréquences du générateur multifréquence à commutation électronique soit à 2471.705. l'état actif. Ceci est d'une importance primordiale dans les cas dans lesquels on utilise plusieurs postes téléphoniques et o un fonctionnement acceptable pour la conversation est nécessaire, alors que la génération de signaux audiofréquen- ces n'est pas nécessaire. Le circuit d'amplification et de filtrage qui est représenté sur la figure 16 fait disparaître les harmoniques dans le signal de sortie qui est reçu à partir du conver- tisseur numérique-analogique 1000 et il amplifie également ce signal jusqu'à un niveau approprié pour l'émission sur les fils de pointe et de sonnerie du téléphone. Pour minimi- ser la distorsion et satisfaire aux exigences concernant les signaux hors bande, on utilise un filtre de Tchebycheff passe-bas du second ordre. Le filtre a une réponse maximale à 1477 Hz et une ondulation de 2,3 dB. Ainsi, la réponse du filtre croît de façon monotone depuis sa réponse en continu jusqu'à 1477 Hz o elle est supérieure de 2,3 dB à la réponse en continu. Comme on l'a indiqué précédemment, du fait de la synthèse des signaux audiofréquences en quatre niveaux descrets donnant une approximation d'un signal sinusoïdal, la première distorsion notable apparaît pour le septième harmonique. Pour la plus basse fréquence des signaux audiofréquences, soit 697 Hz, la fréquence correspondant à cet harmonique est de 4879 Hz et le filtre procure au moins 15 dB d'atténuation. Le septième harmonique des signaux audiofréquences ayant des fréquences plus élevées est réduit encore davantage. Le filtre comprend des résistances 1601-et 1602, des condensateurs 1603 et 1604 et un amplificateur à gain unité, comme il est expliqué ci-dessous. La partie d'amplificateur à gain unité du circuit d'amplification et de filtrage 1600 consiste en un amplifi- cateur du type suiveur de tension ayant un gain en boucle ouverte de l'ordre de 1000. Des transistors 1610, 1611 et 1612 constituent cet amplificateur et appliquent un courant d'attaque au réseau 110 et à la ligne téléphonique, par la ligne 132. L'amplificateur reçoit un courant de référence à partir de l'alimentation d'appel, par la ligne 1101. Pour obtenir un fonctionnement optimal du circuit, ce courant de référence attaque un circuit miroir de courant qui comprend des transistors 1621, 1622 et 1623 et des résistances 1624, 1625 et 1626. L'énergie d'alimentation nécessaire au circuit d'amplification et de filtrage est transmise à ce circuit -miroir de courant par la ligne 117. Le transistor 1623 four- nit le courant de polarisation pour le transistor d'entrée 1613. Des transistors 1614 et 1616 et des résistances 1619 et 1615 forment un circuit miroir de courant destiné à appliquer au transistor 1612 un courant de polarisation proportionnel au courant qui provient du transistor 1622. Le transistor-1610 remplit une double fonction, en faisant également apparaître aux bornes d'une résistance 1617 une tension de réaction pour le circuit de filtrage. L'émetteur du transistor 1.610 est connecté à l'émetteur du transistor 1611 et il est connecté par le condensateur 1604 au point de connexion entre les résistances 1601 et 1602. La tension alternative sur l'émetteur du transistor 1610, qui est commandée par cette boucle de réaction, est presque égale à la tension sur la base du transistor 1611. De plus, les propriétés de différence exponentielle de la base et de l'émetteur du transistor 1611 réalisent la fonction de soustraction de la contre-réaction. La tension présente sur les fils téléphoniques est commandée par l'impédance qui est connectée au collecteur du transistor 1610. Cette impédance est une combinaison en parallèle de l'impédance des-fils de pointe et de sonnerie, de l'impédance du réseau passif et de la résistance en alter- natif du réseau de polarisation qui est branché à l'alimenta- tion d'appel 1100. Un condensateur de compensation 1618 commande le gain en haute fréquence, et donc la stabilité de l'amplificateur. Du fait que le condensateur de compensa- tion est branché au second étage de gain, on obtient une réponse effective qui correspond à un amplificateur à un p8le. Les transistors 1621 et.1616 commandent respectivement le courant de collecteur des transistors 1611 et 1612. On choisit à une valeur basse le courant dans le transistor 1621, pour définir le produit gain-bande passante de l'ampli- ficateur et pour maintenir le courant de polarisation d'entrée 2?+71705 à une valeur basse. Le courant qui circule dans le transistor 1616 est suffisamment élevé pour maintenir une bonne réponse en fréquence dans le second étage, tout en maintenant un cou- rant de repos raisonnable. Il va de soi que de nombreuses modifications peuvent être apportées au dispositif décrit et représenté, sans sortir du cadre de l'invention. REVENDICATIONS 1. Générateur multifréquence destiné à réaliser une signalisation multifréquence dans un poste téléphonique comprenant un émetteur (115) et un récepteur (120), ce géné- rateur comprenant: un circuit de commande logique (400, 500); un circuit générateur de signaux audiofréquences (100, 200, 600, 700, 800, 1000, 1600) qui produit des signaux audiofréquences en réponse à des signaux de commande qui sont fournis par le circuit de commande logique; et un circuit de commutation commun (1200) qui comprend une série de disposi- tifs de commutation (1201, 1401), chacun de ces dispositifs étant commandé par le circuit de commande logique, caracté- risé en ce que le circuit de commutation commun comprend un circuit d'amplification d'émission (1201) destiné à fournir du gain à l'émetteur et un circuit d'amplification de récep- tion (1401) destiné à fournir du gain au récepteur. 2. Générateur multifréquence selon la revendication 1, caractérisé en ce que le circuit d'amplification de réception comprend: un premier élément (430) qui applique un signal de passage à l'état actif à un circuit miroir de courant, un second élément (1507) qui réagit au circuit miroir de courant en faisant passer le récepteur à l'état de silence, et un élément d'amplification (1502, 1503) qui fournit du gain au récepteur. 3. Générateur multifréquence selon la revendica- tion 1, caractérisé en ce que le circuit de commande logique (400, 500) comprend un compteur d'états d'événements (412) qui a un nombre donné d'étages, et dont les signaux de sortie de chaque étage sont appliqués à un décodeur d'états d'événements (413) pour produire plusieurs signaux de sortie, chacun d'eux étant représentatif d'un état particulier du compteur d'états d'événements; un compteur de séquenceur d'événements (414) qui comporte un nombre donné d'étages, les signaux de sortie du compteur de séquenceur d'événements, du décodeur d'états d'événements et d'un oscillateur (500) étant combinés par plusieurs portes ET (421-428) et par un premier groupe de portes (429-432) qui sont des portes OU, 2471705.: pour produire un signal de sortie qui est renvoyé vers le compteur d'états d'événements et vers une première bascule (411) lorsqu'un compte donné est atteint; et un second groupe de portes (437, 438, 441, 442), qui sont des portes NON-OU, recevant les signaux,de sortie du décodeur d'états d'événements, les portes NON-OU du second groupe formant des bascules qui fournissent un signal-de commande destiné à faire passer à l'état actif l'émetteur et le récepteur. 4. Générateur multifréquence selon la revendica- tion 3, caractérisé en ce que le circuit de commande logique comprend en outre un circuit d'initialisation qui comprend une seconde bascule (436) et un condensateur (435), la com- binaison de la seconde bascule et du condensateur faisant en sorte que les portes du circuit de commande logique soient placées dans les états appropriés à la mise sous tension. 5. Générateur multifréquence selon la revendica- tionl1, caractérisé en ce que le circuit générateur de signaux audiofréquences (100, 200, 600, 700, 800, 1000, 1600) comprend une interface de clavier (200) qui est des- tinée à fournir un signal de sortie représentatif d'un chiffre sélectionné parmi plusieurs chiffres d'un clavier (100); un circuit à synthétiseurs(700, 800) qui fonctionne sous la dépendance de l'interface de clavier de façon à constituer une source de signaux binaires; un convertisseur numérique-analogique (1000) qui est connecté au circuit à synthétiseursde façon à produire un signal analogique à partir de la source de signaux binaires; un filtre et un circuit d'attaque de ligne (1600) qui sont connectés au con- vertisseur numérique-analogique de façon à amplifier et à filtrer le signal analogique; et un élément oscillateur (600) qui fournit la référence de fréquence pour le circuit à synthétiseurset qui est branché à ce circuit. 6. Générateur multifréquence selon la revendica- tion 5, caractérisé en ce que l'interface de clavier comprend un circuit de détecteur de clavier et un circuit logique de clavier. 7. Générateur multifréquence selon la revendica- 2471705. tion 6, caractérisé en ce que le circuit de détecteur de clavier comprend plusieurs sections de groupe inférieur et plusieurs sections de groupe supérieur destinées à détecter la fermeture d'un interrupteur du clavier; et chaque section de groupe inférieur fournit un signal représentatif de la fermeture d'un interrupteur pour une ligne particu- lière de chiffres, tandis que chaque section de groupe supérieur fournit un signal représentatif de la fermeture d'un interrupteur pour une colonne particulière de chiffres. 8. Générateur multifréquence selon la revendica- tion 7, caractérisé en ce que chaque section de groupe inférieur comprend un transistor (201) qui passe à l'état actif sous l'effet d'un signal de fermeture d'interrupteur qui est appliqué à la base de ce transistor, à partir du clavier; la borne de collecteur du transistor et un premier potentiel de référence définissent l'accès de signal de sortie; et l'émetteur du transistor est connecté à un second potentiel de référence. -9. Générateur multifréquence selon la revendication 5, caractérisé en ce que le circuit à synthétiseurs comprend plusieurs synthétiseurs (700, 800) chacun d'eux produisant un signal binaire à quatre niveaux. 10. Générateur multifréquence selon la revendica- tion 5, caractérisé en ce que le convertisseur numérique- analogique absorbe un courant total constant; et on obtient un signal analogique en aiguillant dans une première ou dans une seconde direction le courant qui est fourni par une source de courant, avec une répartition entre les deux directions qui est sélectionnée par un niveau d'entrée de la source de signaux binaires. 11. Générateur multifréquence selon la revendica- tion 1, caractérisé en ce que le circuit d'amplification d'émission comprend quatre transistors; le premier transis- tor (1312) produit un signal de passage à l'état actif pour le second transistor (1314) et son collecteur est connecté à la base du second transistor par une première résistance (1313) tandis que son émetteur est connecté à un potentiel de référence; le collecteur du second transistor est connec- 2471 705 té à la base du troisième transistor (1310) et son émetteur *est connecté à un potentiel de référence plus positif par l'intermédiaire d'une seconde résistance (1203), tandis que sa base et son émetteur sont reliés par une troisième résis- tance (1315); et le collecteur du troisième transistor est connecté à la base du quatrième transistor (1201) et au potentiel de référence par une quatrième résistance (1316), et son émetteur est connecté au potentiel de référence posi- tif par la seconde résistance, l'émetteur du quatrième transistor est connecté à un premier côté de l'émetteur du poste téléphonique et son collecteur est connecté au poten- tiel de référence plus positif pour donner un signfal de sortie de l'émetteur, tandis que le potentiel de référence est connecté en commun à un second côté de l'émetteur et fournit un niveau de référence de sortie.