FR 2473818 A1 19810717 FR 8100408 A 19810112 1 2473818 La présente invention concerne un récepteur super- hétérodyne double et en particulier un récepteur dont le premiE et le second oscillateur local sont constitués par des circuits à verrouillage de phase. Les récepteurs superhétérodynes doubles qui sont éga- lement connus sous le nom de "récepteurs à double conversion ou de récepteurs à triple détecteur" s'appliquent en général aux transmissions dans la bande des fréquences UHF. De tels récep- teurs donnent un gain élevé sans instabilité, assurent une bonr suppression des fréquences d'image et une sélectivité élevée du canal adjacent. Dans de tels récepteurs, la fréquence porteuse RF, d'entrée est mélangée à un signal fourni par le premier oscilla teur local pour donner un premier signal IF; ce dernier signal est mélangé au signal d'un second oscillateur local pour donner un second signal IF ou signal IF définitif qui est appliqué à un détecteur; le détecteur détecte l'information contenue dans la porteuse RF. On a déjà proposé de multiples montages de récepteurs superhétérodynes doubles, pour les diverses bandes de fréquence AM (modulation d'amplitude) comprenant par exemple la bande des basses fréquence (grande longueur d'onde) les fréquences d'émission moyennes ou de longueurs d'ondes moyennes et plusieu bandes de très haute fréquence (ondes courtes). Les bandes ondes courtes se composent normalement de plusieurs bandes dis- tinctes par exemple la bande des vingt-deux mètres, la bande des seize mètres et la bande des dix mètres. Un tel récepteur est destiné à recevoir autant de fréquences qu'il est possible entre 100 KHz et plusieurs dizaines de MHz. Dans le récepteur superhétérodyne double, connu, on utilise un premier cadran d'accord principal pour régler le premier oscillateur local en assurant l'accord grossier; un second cadran d'accord ou cadran auxiliaire assure le réglage fin sur la fréquence déterminée. Le cadran d'accord principal et le cadran auxiliaire ont chacun un cadran d'affichage res- pectif. Le cadran d'affichage principal est généralement repart en une partie à grande longueur d'onde, à longueur d'onde moyenne et en plusieurs parties de courte longueur d'onde; le cadran d'affichage du cadran d'accord auxiliaire comporte des divisions correspondant à de petites différences de fréquence 2 2473818 comme par exemple les divisions de 1 KHz. Le récepteur s'accorde en tournant à la main le bouton jusqu'à ce que l'aiguille ou repère du dispositif d'affichage soit grossièrement aligné sur le repère correspondant approxi- mativement à la fréquence voulue. Puis, on règle le bouton du cadran d'accord auxiliaire jusqu'à la coïncidence avec l'indi- cateur de réglage fin, montrant que le récepteur est accordé sur la fréquence voulue. Un tel récepteur superhétérodyne double, connu, peut s'accorder de façon précise sur une fréquence déterminée mais ce récepteur est relativement encombrant et son maniement n'est pas simple. Dans le récepteur connu, il faut régler à la fois le cadran d'accord principal-et le cadran d'accord auxiliaire pour déterminer une fréquence et cela chaque fois que l'on choisit une nouvelle fréquence. En outre comme chacun des boutons d'accord doit com- porter un cadran d'affichage, l'encombrement de cet affichage dans le récepteur radio est relativement élevé, ce qui ne permet pas de réaliser un récepteur sous une forme compacte. De plus pour recevoir des transmissions à bande latérale unique (encore appelées "transmissions SSB"), il faut dans le cas d'un récepteur superhétérodyne double, connu, avoir un commutateur inverseur pour régler le récepteur sur le mode SSB et un troisième cadran d'accord et le bouton rotatif corres- pondant pour pouvoir accorder le récepteur avec une précision de l'ordre de 100 Hz. Cela nécessite évidemment un autre dispo- sitif d'affichage qui est gradué en unités de 100 Hz. Ainsi pour recevoir une transmission SSB, il faut commander le commu- tateur inverseur et agir sur trois boutons de commande, si bien que le réglage du récepteur est relativement complexe. La présente invention a pour but de créer un récep- teur superhétérodyne double, remédiant aux inconvénients des récepteurs de ce type, connus, permettant d'être accordé de façon précise sur l'une des fréquences d'une bande étendue, à l'aide d'une seule opération d'accord, qui puisse de réaliser sous la forme d'un élément compact, ne nécessitant pas de cadran d'affichage pour la fréquence du premier et du second oscillateur local. A cet effet, l'invention concerne un récepteur super- hétérodyne double ayant un étage avant recevant le signal RF-, 3 2473818 un premier oscillateur local générant un premier signal oscil- lant, un premier mélangeur pour mélanger le signal RF au signal du premier oscillateur local pour donner un premier signal IF, un second oscillateur local générant un second signal d'oscil- lation local, un second mélangeur pour mélanger le premier signal IF et le signal du second oscillateur local pour donner le second signal IF appliqué à un détecteur qui en détecte l'in- formation, ainsi qu'un circuit de commande pour régler la fré- quence du premier et du second oscillateur local. Le premier et le second oscillateur local comportent chacun un circuit à verrouillage de phase qui reçoit des signaux de référence respectifs; chaque circuit comporte un oscillateur commandé en tension (VCO) générant le signal d'oscillation local suivant une fréquence qui varie en fonction d'un signal d'erreur qui lui est appliqué, un comparateur de phase donnant le signal d'erreur en fonction de la phase relative du signal de l'oscillateur local et le signal de référence ainsi qu'un diviseur de fréquence, programmable, divisant la fréquence de l'un des oscillateurs locaux, et le signal de référence par l'un des rapports de division N1, N2. Le circuit de commande comporte un microcalculateur ainsi que les périphériques asso- ciés tels qu'une mémoire vive RAM, une mémoire morte ROM, pour choisir le premier et le second rapports de division Ni, N2 pour que les deux oscillateurs locaux accordent le récepteur sur la fréquence du signal RF, voulue. Le récepteur selon l'invention est avantageusement réalisé de façon qu'une varia- tion unitaire du premier rapport de division N corresponde à une variation de la fréquence RF reçue, de 100 KHz et qu'une variation unitaire du second rapport de division N2 corresponde à un changement de 1 KHz de la fréquence RF, reçue. Pour faciliter la réception des transmissions SSB, le second oscillateur local à boucle verrouillée en phase com- porte un convertisseur de fréquence et un oscillateur de réfé- rence donnant un signal de conversion de fréquence, réglable. Dans ces conditions, l'oscillateur de référence peut être com- muté sélectivement entre le mode AM pour lequel le signal de conversion de fréquence reste à une fréquence préréglée, cons- tante et le mode SSB dans lequel le signal de conversion de fréquence est accordable dans une plage par exemple égale à 1000 Hz. 4 '2473818 La présente invention sera décrite plus en détail à l'aide des dessins annexés, dans lesquels: - la figure 1 est un schéma d'un récepteur super- hétérodyne double selon l'invention. - la figure 2 est un tableau des rapports de division de fréquence N1, N2 correspondant aux fréquences voulues; ce tableau est utile pour expliquer le fonctionnement du récepteur de la figure 1. - la figure 3 est un schéma montrant les parties intéressantes d'une variante du récepteur de la figure 1. DESCRIPTION DETAILLEE D'UN MODE DE REALISATION PREFERENTIEL DE L'INVENTION La figure 1 représente un récepteur superhétérodyne double dans lequel une première fréquence d'oscillation locale peut varier suivant des pas de 100 KHz alors que la seconde fréquence d'oscillation locale varie suivant des pas de 1 KHz le récepteur peut ainsi s'accorder suivant des pas de 1 KHz sur des fréquences comprises entre 100 KHz et 29,999 MHz. Selon la figure 1, le signal RF, reçu passe de l'antenne 1 à un présélecteur 2 qui accorde le récepteur sur la fréquence rf d'un signal RF choisi. Le présélecteur 2 comporte des bobines d'accord L1-L6 et un commutateur présé- lecteur 2S. Le commutateur 2S branche de façon sélective l'un des enroulements L1-L6; l'enroulement ainsi choisi est alors couplé sur une diode à capacité variable D1 pour former un cir- cuit bouchon LC. Le signal de commande appliqué à l'interrupteur 2S fait que l'enroulement et la diode D1 s'accordent approxima- tivement sur la fréquence fr Comme décrit de façon plus détaillée ultérieurement, la fréquence d'accord du récepteur coïncide avec la fréquence RF f, par changement de la première et de la seconde fréquences r -d'oscillation locales.La fréquence f r est donnée par la formule suivante fr = (N x 100) - (N2x 1) - 66001 dans cette formule N1 est un nombre entier compris entre 665 et 963, N2 est un nombre entier compris entre 300 et 399; fr est exprimé en KHz. Le présélecteur 2 correspond à une bande de fréquence reçue comprenant la fréquence f pour l'amplificateur haute 2473818 fréquence 3 et ainsi le premier mélangeur 4. En même temps, l'oscillateur local 20 de la première boucle verrouillée en phase PLL fournit un premier signal d'oscillation locale de fréquence foscl au mélangeur 4 pour mélanger ce signal au signal RF reçu et donner un premier signal de fréquence intermédiaire IF dont la fréquence centrale est égale à fil. La fréquence du premier oscillateur local f oscl est donnée par la formule suivante: foscl = N1 x 100 KHz Si bien que la fréquence centrale f il du signal IF peut se représenter par la formule suivante: fil foscl -fr = N2 x 1 + 66001 KHz. Le premier signal IF est alors appliqué au premier amplificateur IF 5. Cet élément fonctionne comme filtre passe- bande dont la fréquence centrale est égale à 66,35 MHz qui laisE passer une bande de fréquences de 50 KHz au-dessus et en-dessouE de la fréquence centrale. Le premier signal IF amplifié et filtré, est appliqué à un second mélangeur 6. Un second oscillateur local 30 à boucle verrouillée en phase PLL donne un second signal oscillant dont la fréquence fosc2 est donnée par la formule suivante osc2 (N2 x 1) -± 55301 KHz. Ce second signal d'oscillation locale est mélangé dans le mélan- geur 6 au premier signal IF pour donner un second signal IF dont la fréquence centrale porteuse f i2 est donnée par la for- mule suivante: f. f - f 10,7 MHz i2 il osc2 Le second signal IF est fourni par le second mélangeur 6 au second amplificateur IF 7 et ainsi au détecteur AM 8 qui donne le signal audio. Le signal audio du détecteur 8 est réglé en puissance par une résistance variable 11 et est ainsi fourni à un amplificateur de fréquence audio 12 qui commande un trans- ducteur acoustique 13 tel qu'un haut-parleur ou un casque à écouteurs. Comme le montrent les relations ci-dessus, une variation du nombre entier N1 d'un échelon égal à "1" provoque 6 2473818 une variation de la fréquence d'accord RF, fr de 100 KHz alors qu'une variation du nombre entier N2 d'un échelon égal à "1" entraîne une modification de la fréquence d'accord fr d'une valeur de 1 KHz. Les plages de variations de N1 et N2 mention- nées ci-dessus permettent d'accorder le récepteur suivant des échelons de 1 KHz en n'importe quel point de la bande de récep- tion comprise entre 100 KHz et 29,999 MHz. Dans ce mode de réalisation, les nombres entiers Ni. N2 sont les rapports de division de fréquence des diviseurs programmables du premier et du second oscillateur local PLL qui font respectivement la synthèse du premier et du second signal d'oscillation locale. Le premier oscillateur local PLL 20 comporte un oscillateur commandé en tension VCO, 21 qui fournit le premier signal d'oscillation locale dont la fréquence varie suivant un premier signal d'erreur qu'il reçoit. Le premier signal d'oscil- lation locale est également appliqué à un diviseur 22 qui fait une division suivant le rapport 1/20; le signal de sortie de ce diviseur est couplé à un diviseur programmable 24. Le diviseur programmable 24 donne un signal divisé qui est appliqué à une entrée d'un cimparateur de phase 25 générant le signal d'erreur par comparaison de la phase du signal divisé et de la phase d'un signal de référence fourni par le diviseur de fréquence 26. Un oscillateur de référence 27 donne un signal oscillant pour le diviseur de fréquence 26 de façon que ce dernier donne un signal de référence d'une fréquence égale à 5 KHz. De même, le second oscillateur local 30 comporte un oscillateur commandé en tension VCO 31 qui fournit le second signal d'oscillation locale dont la fréquence varie suivant le signal d'erreur qu'il reçoit. Le second signal d'oscillation locale est également appliqué à un convertisseur de fréquence 32. Un oscillateur de référence 33 fournit un signal de référence d'une fréquence de 55,301 MHz au convertisseur de fréquence 32 qui donne une fréquence de battement appliquée au second divi- seur programmable 34. Le signal de sortie de division du second diviseur programmable 34 est appliqué à un comparateur de phase 35 qui le compare en phase à un signal de 1 KHz fourni par le diviseur de fréquence 36 couplé à l'oscillateur de réfé- rence 27. Le comparateur de phase 35 donne alors un signal d'erreur à l'oscillateur VCO 31 pour régler la fréquence du 7 2 473818 second signal d'oscillation locale. Il est à remarquer que comme le comparateur de phase reçoit un signal de référence de 5 KHz, la fréquence du premier signal d'oscillation locale est donnée par la formule suivante: foscl = 20 x N1 x 5 KHz = N1x 100 KHz. De même dans le second oscillateur local PLL, 30, l'application d'un signal de référence d'une fréquence de 55,301 MHz au convertisseur de fréquence 32 et d'un signal de référence de 1 KHz au comparateur de phase 35 fait que le second signal d'oscillation locale donne une fréquence fosc2 correspon- dant à la formule suivante: fosc2 = 55301 + N2 x 1 = (N2 x 1) + 55301 KHz. Dans ce mode de réalisation du récepteur superhété- rodyne double selon l'invention, les rapports de division de fréquence Ni, N2 du premier et du second diviseurs de fréquence programmables 25, 34 sont commandés par un microcalculateur 40. Dans ce microcalculateur, l'unité centrale de traitement (CPU) 41 effectue les commandes calculées de signalisations adéquates. La mémoire morte(ROM)42 enregistre un programme de fonctionne- ment pour choisir les rapports de division de fréquence Ni, N2 la mémoire vive(RAM)43 constitue la mémoire de travail pour les calculs dans l'unité CPU 41. La mémoire morte 42 et la mémoire vive 43 sont reliées à l'unité centrale CPU 41 par le bus de données 44. Les différentes interfaces 41-57 sont reliées res- pectivement aux différents ports de données de l'unité CPU 41. Un tableau de commande à touches 50 porte les diffé- rents commutateurs à touches Su, Sdl Ss et SO-S9. Ces commuta- teurs à touches sont branchés en matrices pour recevoir les impulsions de balayage dynamiques de l'unité CPU 41 par l'inter- face 51. Les signaux de sortie des commutateurs à touches sont appliqués en retour à l'unité CPU 41 par l'interface 52. Sur le panneau 50, le commutateur à touches Su est un commutateur de mode"montée" pour choisir le mode "montée" pour lequel la fréquence d'aqccord ou signal RF reçu augmente en continu à vitesse constante aussi longtemps que le commuta- teur à touches Su est enfoncé. De même, le commutateur à touches Sd est le commutateur de mode "descente" pour choisir le mode 8 2473S 18 "descente"; dans ce mode, la fréquence d'accord diminue en continu à vitesse constante aussi longtemps que le commutateur Sd est enfoncé. Les commutateurs à touches S0-S9 servent à faire l'accord sur la fréquence RF, fr reçue. Par exemple, si l'on enfonce successivement les commutateurs S1, S0 et Ss, cela fixe la fréquence f à 10 MHz. D'autres commutateurs à touches - peuvent être prévus sur le panneau 50 pour commander d'autres fonctions. L'unité CPU 41 du microcalculateur 40 donne les signaux de sélection des interfaces 53, 54 qui déterminent res- pectivement les rapports de division de fréquence Nj, N2 du premier et du second diviseur programmable 24, 34. L'unité CPU 41 donne également un signal pour l'in- terface 55 qui fournit elle-même un signal de commande pour mettre en oeuvre le commutateur 2S du présélecteur. En même temps, l'unité CPU 41 fournit le code de sélection de canal à l'interface 56 qui convertit ce code en un signal analogique et l'applique comme tension de présélection à la diode à capa- cité variable D1. Enfin la donnée de fréquence fournie par l'unité CPU 41 à l'interface 57 y est transformée en une information d'affichage pour être affichée par le dispositif d'affichage 61 indiquant la fréquence reçue. Le dispositif d'affichage 61 peut être par exemple une matrice d'affichage LCD ou LED et peut de préférence afficher au moins 5 digits significatifs. Le dispositif d'affichage 61 comporte également des repères pour d'autres paramètres tels que l'intensité du signal ou analogue. L'unité CPU 41 et les interfaces 53, 54 donnent les rapports de division de fréquence N1, N2 en fonction de la fréquence radio fr voulue, suivant les indications du tableau de la figure 2. Si la fréquence fr reçue doit augmenter pas a pas de 1 KHz, le rapport de division N2 diminue pas à pas pour passer de 399 à 300 et le rapport de division N2 est maintenu constant. Puis lorsque le rapport de division N2 atteint la valeur 300 et que la fréquence reçue doit encore augmenter de 1 KHz, le rapport de division N2 circule pour revenir de 300 à 399 et le rapport de division N1 augmente d'une unité. Cette opération se compare à une fonction de report inverse dans 9 2 2473818 laquelle un premier compteur décimal est incrémenté chaque fois qu'un second compteur décimal est décrémenté de 00 à 99. Si la fréquence reçue fr diminue suivant des unités de 1 KHz, l'opération inverse s'effectue si bien que bien que chaque fois que le rapport de division N2 est égal à 399 et que la fréquence reçue fr doit être diminuée d'une unité égale à 1 KHz, le rapport de division N2 circule de 399 à 300 et le rapport de division N1 diminue d'une unité. De cette façon, la fréquence reçue fr change suivant la des échelons distincts de 1 KHz dans la bande des fréquences comprise entre 100 KHz et 299,999 MHz en fonction du choix fait par le microcalculateur 40 des rapports de division N1, N2. Toutefois comme ces rapports de division de fréquence Ni, N2 sont choisis selon le schéma donné dans le tableau 2 de la figure 2, on peut modifier la fréquence de réception fr prati- quement en continu, ce qui permet une sélection facile et précis du canal. Etant donné que la relation des rapports de division Ni, N2 est régulière et cyclique, la figure 2 montre seulement une partie de l'ensemble du tableau. Néanmoins, il n'est pas difficile pour un spécialiste de réaliser l'ensemble du tableau ou de déterminer les valeurs des rapports de division de fréquence Ni, N2 qui correspondent à une fréquence choisie fr De même bien que ce mode de réalisation utilise un microcalculateur 40 pour calculer les valeurs des rapports de division N1 et N2, on peut utiliser un circuit logique câblé pour réaliser cette fonction. La figure 3 montre une variante du récepteur selon l'invention. Les éléments de la figure 3 qui correspondent à ceu de la figure 1 portent les mêmes références et leur description détaillée ne sera pas reprise. De même dans un but de simplifi- cation, les étages qui sont en avant du second mélangeur 6 sont supprimés à la figure 3. Le récepteur radio de la figure 3 est particulière- ment adapté pour recevoir au choix à la fois des émissions SSB et des émissions AM. Dans le mode de réalisation de la figure 1, la fré- quence reçue fr peut se changer pas à pas de 1 KHz. Toutefois dans le cas d'une émission SSB, on ne peut assurer l'accord potimum à moins que le récepteur ne soit accordé sur la fréquenc 2473818 fr avec une précision de l'ordre de 100 Hz. Pour arriver à une telle précision, le récepteur radio réalisé comme indiqué à la figure 3 permet de changer la fréquence de réception fr en continu dans une plage de 100 KHz. Cette plage a pratique- ment la même amplitude que l'unité de changement de fréquence (incrément) correspondant au second rapport de division N2. En résumé, le récepteur selon la figure 3 permet un fonction- nement stable pour une émission SSB. Dans le récepteur de la figure 3, l'oscillateur de référence 33 est un oscillateur harmonique comportant un résonateur à cristal X1 couplé par l'intermédiaire d'une bobine de compensation de température L7 à la base d'un transistor Qi, entraîné. Une source de tension Vcc est appliquée au col- lecteur du transistor Q1 et son émetteur est couplé par l'in- termédiaire d'un filtre passe-bande F1 au convertisseur de fréquence 32. Une diode de capacité variable D2 est également couplée au résonateur à cristal X1 pour commander de petites variations de fréquence de résonance. Un commutateur de mode Sl1 est relié par son contact mobile à la diode à capacité variable D2; le contact fixe A pour la réception AM est relié à la fonction d'une paire de résistances fixes Ri, R2 en série entre la source de tension Vcc et la masse; le contact S pour l'émission SSB est couplé au curseur d'une résistance variable R3 branchée entre la source de tension Vcc et la masse. Dans le récepteur de la figure 3, le circuit de détection 8 se compose d'un détecteur AM 83 et d'un démodula- teur équilibré 82 chacun recevant le second signal IF du second amplificateur IF, 7. Un commutateur sélecteur de mode S12 est relié par son contact fixe A (émission AM) à la sortie du détecteur AM, 81 et son contact S (émission SSB) est couplé à la sortie du démodulateur équilibré 82; le contact mobile est relié par la commande de volume 11 à l'amplificateur audio 12. Un oscillateur à fréquence de battement (BFO) 82 donne un signal de fréquence de battement de 10,7 MHz au démodulateur équilibré 82. Pour écouter une émission AM, on fait tourner les contacts mobiles des commutateurs de mode Sil, S12 sur les contacts A (émission AM) respectifs. La tension fixe à la jonc- tion des résistances Ri, R2 pour la diode à capacité variable D2 maintient la fréquence du signal de conversion à 55,301 MHz. 247301td De cette façon, le second oscillateur local PLL 30 donne le second signal d'oscillation locale de fréquence constante fosc2; la fréquence centrale f. du second signal IF est appli- qué au décodeur AM, 81 avec une fréquence constante de 10,7 MHz. Au contraire pour écouter une émissionSSB, on fait tourner les contacts mobiles des commutateurs'de mode Sil, S12 sur leurs contacts respectifs S. En mode SSB, une tension variable déterminée par la position du curseur de la résistance variable R3 est appliquée à la diode à capacité variable D2. La fréquence du signal de conversion de fréquence est ainsi accor- dable approximativement sur une plage entourant la fréquence de ,301 MHz avec plus ou moins 500 KHz. En d'autres termes, en mode SSB, la fréquence fosc2 du second signal d'oscillation locale est accordable en continu dans une plage de 1000 Hz en réglant le curseur de la résistance variable R3. A ce moment, le second signal IF est appliqué au démodulateur équilibré 82 qui reçoit également le signal de la fréquence de battement du circuit BFO 33. On obtient un signal démodulé SSB par le commutateur de mode S12 et la commande de volume 1l; ce signal attaque l'amplificateur audio 12. Comme la fréquence fosc2 du second signal d'oscilla- tion locale est accordable en continu dans une plage d'une étendue approximativement égale à 1000 Hz, on peut décaler correctement la fréquence centrale porteuse f i2 du second signal IF par rapport à la fréquence du signal de battement pour rece- voir soit la bande latérale supérieure (encore appelée en abrégé "bande USB) ou la bande latérale inférieure (encore appelée en abrégé "bande LSB") d'une émission. En outre, cette différence de fréquence peut se régler pour obtenir le son audio maximum lorsqu'on écoute un signal CW ou une émission codée. Lorsque les commutateurs de sélection de mode Sil, S12 sont basculés sur les contacts A (émission AM), la même tension fixe est appliquée à la diode à capacité variable D2 quel que soit le réglage de la résistance variable R3. On arrive ainsi à un accord précis en mode AM. Il est clair que même si la fréquence reçuefr est accordée pas à pas suivant des pas distincts de 1 KHz, le montage de l'oscillateur de référence 33 représenté à la figure 3 permet d'accorder en continu la fréquence reçue fr sur toute la plage de réception de 100 KHz à 29,999 MHz. 1 1 12.2473318 La fréquence d'accord f. peut se régler de façon précise jusqu'au point d'accord optimum pour l'émission SSB. De plus dans le récepteur de l'invention, la diffé- rence de fréquence entre la fréquence du signal de battement et la fréquence centrale f.- du second signal IF se règle dans le second oscillateur local PLL plutôt que dans un étage supplémentaire. Cette construction réduit au minimum le nombre total d'étages et simplifie la réalisation du récepteur et augmente sa fiabilité. Si le dispositif d'affichage 61 peut seulement affi- cher la fréquence reçue fr avec des variations de 1 KHz, le changement de fréquence assoc*ié au réglage de la fréquence variable R3 peut se faire directement, par exemple à l'aide des graduations du bouton du curseur de la résistance variable R3. En variante, la fréquence correspondant au réglage de la résistance R3 peut s'afficher numériquement. Par exemple si à la place de la simple résistance variable R on a un dispo- sitif à commande numérique qui donne une tension réglable pour la diode à capacité variable D2, on peut utiliser le microcal- culateur 40 pour commander l'accord de l'oscillateur de réfé- rence 33. L'accord continu de l'oscillateur de référence 33 peut alors se commander en enfonçant les commutateurs du pan- neau 50 pour afficher la fréquence précise sur le dispositif d'affichage 61. 13 24733 1 Z R E V E N D I C A T I 0 N S ) Récepteur superhétérodyne double comportant une première boucle verrouillée en phase (4) donnant un premier signa d'oscillation locale (f oscl) et une seconde boucle verrouillée en phase (6) donnant un second signal d'oscillation locale (fosc2) premier et le second signal d'oscillation locale ayant une premiè: et une seconde fréquence d'oscillation locale qui sont variables, récepteur caractérisé par un diviseur de fréquence programmable (2), à rapport de division de fréquence pour la seconde boucle ve: rouillée en phase (6), circulant dans une plage prédéterminée et i chaque circulation le rapport de division de fréquence di diviseur de fréquence programmable de la première boucle verrouillée en phi change d'une unité si bien que la fréquence de réception varie en continu suivant le pas de variation de la seconde fréquence d'osci lation. 20) Récepteur selon la revendication 1, caractérisé er ce que le rapport de division (Ni, N2) des diviseurs de fréquence programmables de la première et de la seconde boucles verrouillées en phase est commandé par un microcalculateur (40). ) Récepteur selon la revendication 1, caractérisé er ce que les rapports de division de fréquence (Ni, N2) des diviseur de fréquence programmables de la première et de la seconde boucleE verrouillées en phase (4 et 6) sont commandés par une logique aléa toire. ) Récepteur selon la revendication 1, caractérisé pa un convertisseur de fréquence (32) pour fournir le second signal d'oscillation locale (f osc2), après avoir subi un processus de bat tement descendant pour le diviseur de fréquence programmable de la seconde boucle verrouillée en phase (6) et un circuit oscillant (3 donnant un signal oscillant servant pour ce processus, le circuit oscillant comportant un élément oscillant solide qui est relié à u élément de réactance variable et ce dernier reçoit un signal de cc mande pour assurer le réglage fin de la fréquence d'oscillation du second signal d'oscillation.