FR 2462750 A1 19810213 FR 7919946 A 19790803 L'invention concerne un dispositif logique de prétraitement d'alarmes applicable notamment à un système téléphonique à réseau de commutation numérique à commande centralisée. Dans les gros systèmes à commande centralisée par calculateur(s), la transmission des alarmes doit nécessairement emprunter un chemin différent de celui parcouru par les informations et les ordres fonc- tionnels. En effet, dans le cas d'un défaut vital sur une des parties du système (défaut d'alimentation par exemple), les liaisons fonction- nelles sont dans l'impossibilité de transmettre des informations sur la nature et la localisation de ce défaut. D'autre part, les alarmes pouvant provenir d'un grand nombre d'équipements décentralisés, leur transmission par les liaisons fonctionnelles occasionnent rapidement un engorgement desdites liaisons. Cependant, bien que le(s) calculateurs(s) du central puisse accéder à tous les organes sans passer par la hiérarchie des liaisons fonctionnelles, celui-ci doit fournir un travail non négligeable d'analyse pour déterminer la nature des alarmes et leur degré de priorité, ce qui diminue d'autant sa rapidité d'intervention contre la propagation des défauts et diminue en proportion sa capacité de traitement des informations fonctionnells. Le dispositif de prétraitement d'alarmes selon l'invention a pour but de regrouper les alarmes des organes du réseau de commutation numérique du central, de les confirmer, d'analyser leur degré de priorité, de retransmettre lesdites alarmes au calculateur du central selon leur ordre prioritaire et d'inhiber le traitement d'alarmes de second rang générées intempestivement par un défaut majeur déclenchant une alarme du premier rang. L'invention a pour objet un dispositif logique de prétraitement d'alarmes applicable notamment à un système de commutation numérique à commande centralisée, caractérisé par le fait qu'il comporte des moyens périphériques autonomes de transmission d'alarmes d'un réseau de connexion sous forme de signaux d'états continus et multiplexés, lesdits signaux étant transmis respectivement par des liaisons directes ou après regroupement desdites liaisons via des circuits d'accès à deux dispositifs de prétraitement comportant des moyens de regroupement et sélection de liaisons continues et multiplex porteuses des états continus et multiplexés d'alarmes, des moyens de sélection de groupe d'états binaires sériels d'alarmes en fonction de la catégorie dudit -2 groupe, des moyens de regroupement par catégorie des états d'alarmes issues des liaisons continues et des liaisons multiplex et de retransmission sérielle desdits états sur une liaison unique des moyens de confirmation des états multiplexés d'alarmes par niveau de priorité, des moyens de mémorisation d'appels délivrés par les logiques de prétraitement en fin de confirmation desdits états, des moyens de mémorisation et de lecture en mode cyclique de données de sélection multiplex distribuées aux logiques de prétraitement, des moyens de couplage pour adressage de la mémoire des logiques de prétraitement et des mémoires communes auxdites logiques, lesdits moyens permettant la lecture et l'écriture desdites mémoires en mode acyclique par la logique centrale. Selon une caractéristique de l'invention, les alarmes en provenance des organes du réseau de connexion pour multiplex sont détectées par des modules périphériques dits "de défense", chaque module englobant un commutateur temporel ou spatial multiplex, lesdits modules détectant les alarmes et les transmettant par des liaisons dites continues véhiculant des signaux continus de supervision d'alarmes et par des liaisons multiplex véhiculant des groupes de signaux logiques sériels cycliques de supervision d'alarmes. Selon une autre caractéristique de l'invention, les liaisons continues et multiplex porteuses de signaux d'alarmes issus de modules de défense d'organes peu nombreux par bâti sont multiplées sur deux dispositifs de prétraitement d'une unité de prétraitement d'alarmes et lesdites liaisons porteuses de signaux issus de modules de défense d'organes nombreux par bâti sont multiplées sur deux circuits d'accès regroupant en sortie les alarmes sur une seule liaison de regroupement multiplex multiplée sur les deux dispositifs de prétraitement. Selon une autre caractéristique de l'invention, ces deux types de liaisons entre chaque module de défense et le dispositif logique de prétraitement d'alarmes comprennent: - une liaison "continue" transmettant l'état "hors tension" du module en courant continu - une liaison multiplexée transmettant les alarmes en provenance des organes de commutation des voies MIC associées audit module ainsi que des informations de contrôle de parité et une alarme signalant un fonctionnement anormal de la base de temps affectée au module. - 3 - Les caractéristiques de l'invention seront bien mises en évidence par les revendications et la description ci-après d'un exemple de réalisation de l'invention donné en regard du dessin annexé dans lequel: la figure 1 situe l'ensemble de prétraitemet d'alarmes selon l'invention dans l'environnement nécessaire au contrôle du réseau de connexion pour multiplex du central téléphonique - la figure 2 donne un schéma plus détaillé du réseau d'alarmes (RLA), lesdites alarmes accédant directement aux dispositifs de prétraitement ou via des circuits d'accès - la figure 3 représente les circuits d'émission d'alarmes d'un module de défense - la figure 4 représente un circuit d'accès regroupant les liaisons de transmission des alarmes d'une pluralité de modules de défense - la figure 5 représente une mémoire directrice (MDI) des logiques de prétraitement (LPT) d'un dispositif de prétraitement des alarmes (DPa) et une mémoire (MAP) des appels desdites logiques pour les états confirmés d'alarmes, et leurs liaisons en mode de travail cyclique - la figure 6 représente les circuits de la première partie (PT1) d'une des cartes logiques de prétraitement d'un dispositif de prétraitement des alarmes (DPa) - la figure 7 représente des circuits de la seconde partie de ladite carte (PT2) de prétraitement - la figure 8 représente les liaisons des logiques de prétraitement de la mémoire directrice et de la mémoire d'appels avec la logique centrale et son interface. Tel que représenté sur la figure 1 le dispositif de prétraitement EPT est relié à une unité de commande UC constituée de deux calculateurs UCa, UCb via une logique centrale LG constituée de deux logiques LGa, LGb Un réseau de connexion RCX des voies MIC (modulation par impulsions codées) entrantes et sortantes est organisé en n modules périphériques de détection, dits de défense MDO, MD1,... MDn, chaque module étant relié à deux dispositifs de prétraitement d'alarmes DPa, DPb par une paire de liaisons bifilaires LO, Ll,... Ln transmettant chacune en sortie dudit module les alarmes éventuelles issues des voies MIC. -4 - Les dispositifs de prétraitement d'alarmes DPa, DPb sont reliés respectivement à un calculateur UCa, UCb via leur logique centrale LCa, LCb. Le brassage des liaisons reliant les modules de défense aux dispositifs de prétraitement forme le réseau des liaisons d'alarmes RLA. Comme représenté sur la figure 2 chaque module de défense comporte deux types de liaisons de transmission d'alarmes des organes qu'il contrôle: - une liaison bifilaire dite continue LC transmettant d'une manière continue l'état d'un contact donnant l'indication d'une panne d'alimen- tation du module. La fermeture du contact d'un détecteur indique par bouclage de la liaison l'apparition de l'alarme "hors tension" dudit module - une liaison bifilaire dite multiplex LM transmettant les états échantillonnés des alarmes de module à partir d'un circuit multiplex. Une absence d'alarme est signifiée par la transmission cyclique d'un élément binaire d'état logique 0 et une alarme est signifiée par la transmission cyclique d'un élément binaire d'état logique 1. En pratique, les éléments binaires porteurs ou non d'alarmes selon leur état logique se succèdent toutes les microsecondes, une liaison de regroupement des multiplex d'émission pouvant ainsi transmettre jusqu'à environ 2000 informations différentes entre deux tops de synchronisation délivrés par la base de temps toutes les deux millisecondes. Les alarmes et informations transmises par les liaisons multiplex sont: - les alarmes "faute base de temps" des modules de défense, - les informations de parité permettant de détecter des redondances à la réception (fautes redondances), - les alarmes provenant de la défectuosité des organes par exemple des commutateurs temporels et spatiaux du réseau de connexion. Le réseau des liaisons d'alarmes est développé de façon plus détaillée figure 2. Il comporte - pour les modules de défense tels que MDe à MDg peu nombreux par bâti, des liaisons directes continues LCe à LCg et multiplexées LMe à LMg reliant lesdits modules aux dispositifs de prétraitement d'alarmes DPa et DPb -5- - pour les modules de défense tels que MDj à MDu nombreux par bâti, les liaisons continues LCj à LCu et multiplexées LMj à LMu desdits modules sont regroupées sur une paire de circuits d'accès CAa, CAb aux dispositifs de prétraitement DPa, DPb respectifs. Les circuits internes d'un module de défense MD permettant la transmission d'alarmes sur une liaison multiplexée LM sont détaillés figure 3. Les modules de défense, les circuits d'accès et les dispositifs de prétraitement DPa, DPb comportent chacun une base de temps BT de 6 mégahertz pilotée par une base de temps générale BTG tripliquée délivrant des signaux de 6 mégahertz synchronisés toutes les 2 milli- secondes. Les alarmes AL du module de défense MD sont reliées aux entrées d'au moins un multiplexeur d'émission d'alarmes MEX à 16 entrées O à 15 dont la sortie est reliée, d'une part à la liaison multiplex LM via une porte OU PO, d'autre part à une entrée du multiplexeur via un circuit de calcul de parité à l'émission CPE délivrant un élément binaire (eb) de parité. L'alarme en provenance de la base de temps BTM est transmise sur la liaison LM via un détecteur DFBT et la porte PO, ladite alarme forçant à l'état 1 tous les éléments binaires transmis sur LM. On économise ainsi une liaison par module, ce qui diminue de façon appréciable la densité du réseau des liaisons d'alarmes RLA. La figure 4 montre la disposition des circuits de regroupement des liaisons d'alarmes à l'intérieur d'un circuit d'accès CA aux dispositifs de prétraitement. Un multiplexeur RLC regroupe les liaisons continues LCj à LCu. Un multiplexeur RLM regroupe les liaisons multiplex LMj à LMu. La sortie du multiplexeur RLC attaque l'entrée ace d'un multiplexeur RSM de regroupement de signaux multiplexés d'alarmes et la sortie du multiplexeur RLM attaque l'entrée ame dudit multi- plexeur RSM dont une troisième entrée ai reçoit les alarmes internes au circuit d'accès et provenant d'un circuit de multiplexage d'alarmes CMX identique à celui d'un module de défense (fig.3). Le multiplexeur RSM délivre ainsi en sortie LMR des états échantillonnés sériels indicateurs, à raison d'une alarme par état: - d'alarmes "hors tension" (HTe) externes au circuit d'accès, c'est- à-dire issues des liaisons LC des modules de défense - d'alarmes multiplex externes autre que "hors tension" (AMe) issues des liaisons LM desdits modules -6- - d'alarmes multiplex internes au circuit d'accès (AMi) et autres que "hors tension". Chaque dispositif de prétraitement DPa, DPb (fig. 1 et 2) est organisé en groupes de logiques de prétraitement ayant chacun accès à la logique centrale. Chacun de ces groupes peut comporter jusqu'à quatre cartes de logique de prétraitement LPT1 à LPT4 (fig.5) ayant accès à des organes communs, à savoir: - une mémoire directrice MDI renseignant les logiques LPT sur les numéros et la catégorie des multiplexeurs périphériques transmetteurs des alarmes (figures 5 et 8) - une mémoire d'appels MAP mémorisant les états confirmés d'alarmes par niveau de priorité fournis par les logiques LPT - un coupleur d'échange d'informations CEI avec la logique centrale (fig. 8) La logique de prétraitement LPT1 (fig.5) comprend deux parties - une première partie PT1 réalisant une exploration cyclique d'un groupe de liaisons continues et d'un groupe de liaisons multiplex, un filtrage des signaux logiques provenant d'alarmes hors tension, un calcul de la réception de l'eb de parité déterminant en cas de réception incorrecte une faute "redondance" dans la réception des signaux de liaisons multiplex, une prise en compte des nouveaux états des alarmes en fonction des numéros de groupes de liaisons et, ou, de la catégorie desdites alarmes, - une seconde partie PT2 mémorisant les états des alarmes de l'exploration cyclique précédente et les phases de confirmation desdits états. La figure 5 représente la mémoire directrice MDI et la mémoire d'appels MAP communes aux logiques de prétraitement LPT1 à LPT4 et leurs circuits de liaison en mode de travail cyclique. La mémoire directrice et la mémoire d'appels sont adressées cycliquement en synchro- nisme par la base de temps (liaisons CY). La mémoire directrice MDI comporte trois blocs-mémoire MNM, MCA, MIT de même capacité (512 mots), chaque bloc mémoire ayant un mot de même rang adressé en lecture pendant chaque groupe de 16 états d'alarmes reçus par les logiques LPT. Le bloc-mémoire de numéros multiplex MNM délivre, par les liaisons NMX à la première partie de prétraitement PT1 des logiques LPT le numéro du multiplexeur d'un périphérique (module de défense) en train d'émettre des états d'alarmes vers l'une desdites logiques. -7- Le bloc mémoire MCA de catégories délivre par les liaisons CAG la catégorie à laquelle appartient le groupe de 16 eb sériels transmis par ledit multiplexeur. Le bloc-mémoire MIT d'inhibition de traitement délivre un mot mémorisé d'inhibition de traitement à la logique de décision de la seconde partie de prétraitement PT2 si ce mot lui a été préalablement signifié par la logique centrale. Les secondes parties PT2 des logiques de prétraitement délivrent pour les états confirmés d'alarmes des appels de fin de confirmation (assortis d'un niveau de priorité) sur les liaisons AFC. Ces appels de niveau sont mémorisés dans une mémoire d'appels MAP sur trois blocs mémoire de capacités différentes: - un bloc-mémoire APG d'une capacité de 128 mots mémorisant les états confirmés d'alarmes par niveau de priorité 0,1 ou 2 et par groupe de 16 alarmes, l'état confirmé d'alarme étant mémorisé dans un des 128 mots représentatifs des groupes de 16 eb d'alarmes - un bloc-mémoire APP de 16 mots, chaque mot mémorisant un état confirmé d'alarmes par niveau de priorité et dans un paquet de 8 groupes de 16 alarmes - un bloc-mémoire APL de 4 mots, chaque mot mémorisant un état confirmé d'alarme par logique LPT-. Cette structure permet une recherche rapide, par la logique centrale des coordonnées des états confirmés d'alarmes. La figure 6 représente les circuits de la première partie du prétraitement PT1 d'une logique de prétraitement LPT1 et les commandes de la mémoire directrice MDI commune à un groupe de logiques de prétraitement. Les liaisons continues et multiplex issues des modules de défense du réseau de connexion sont reliées par groupes de 16 aux entrées des logiques de prétraitement à raison d'un groupe de 16 liaisons LC bifilaires indicatrices d'alarmes hors tension à raison d'une alarme par paire de liaisons et de 16 liaisons LM bifilaires d'alarmes multi- plexées. Les liaisons bifilaires sont transformées en liaisons unifilaires moitié moins nombreuses via des amplificateurs différentiels APL. Un groupe de 16 liaisons LC de signaux continus d'alarmes hors tension est relié aux entrées d'un multiplexeur SLC sélecteur de liaisons continues. Deux sous-groupes de 8 liaisons d'alarmes multiplexées LM -8- sont respectivement reliées aux entrées d'une paire de multiplexeurs SLM1 et SLM2 sélecteurs de liaisons multiplex LM. Les liaisons d'entrée des multiplexeurs SLM1, SLM2 sont groupées par 16 et sélectionnées par les liaisons NMX de la mémoire directrice MDI en fonction des numéros des liaisons multiplex des périphériques émetteurs (modules de défense et circuits d'accès) introduits dans ladite mémoire. Les sorties S1 et S2 des multiplexeurs SLM1 et SLM2 sont reliées respectivement aux entrées 1 et 3 d'un multiplexeur SGE sélecteur de groupe d'états sériels d'alarmes et à l'entrée 2 dudit multiplexeur via un circuit logique OU COL. Ainsi en fonction du numéro NMX une liaison multiplex parmi 16 est sélectionnée en entrée 1 ou 3 de SGE selon qu'elle est située dans le premier ou le second paquet de 8 liaisons raccordé sur SLM1 et SLM2. Le circuit OU COL permet de sélectionner en entrée 2 du multiplexeur SGE une liaison multiplex de l'un ou l'autre circuit d'accès dans l'un ou l'autre des 2 paquets de 8 liaisons lorsqu'une transmission synchrone est effectuée sur une liaison de même rang de chaque paquet. Il s'agit alors d'une liaison multiplex porteuse d'alarmes secondaires, c'est-à-dire issues d'un module de défense dit secondaire et transitant simultanément par les 2 circuits d'accès dits modules de défense primaires. Le multiplexeur sélecteur de groupe d'états multiplexés sériels d'alarmes SGE est adressé par les liaisons NGS dérivées de NMX, lesdites liaisons donnant le poids fort du n0 de liaison multiplex et désignant un groupe d'états multiplexés d'alarmes, ledit adressage tenant compte de la catégorie dudit groupe désignée par les liaisons CAG de la mémoire directrice MDI. Les catégories de groupes d'éléments binaires sont définies comme suit. Les circuits multiplex des modules de défense et des circuits d'accès ont une capacité modulaire de transmission d'éléments binaires (indicateurs d'alarmes ou non suivant leur état logique), par groupe de 16 éléments binaires (eb). En supposant que le nombre d'alarmes AL transmises par un module de défense soit supérieur à la capacité du premier multiplexeur, un second multiplexeur de 16 entrées (non représenté) sera effectué audit modules la sortie dudit multiplexeur étant reliée directement à la liaison multiplex LM (feg.3) via la porte P0. Le multiplexeur M.EX travaillant an association avec le circuit de -9calcul de parité CPE et avec le détecteur de faute de la base de temps DFTB, est qualifié "principal" ainsi que le groupe de 16 eb qu'il transmet, car ledit groupe peut indiquer une faute base de temps laquelle a une importance majeure à être identifiée car elle pertube les états des éléments binaires indicateurs d'alarmes AL provenant des voies MIC. Le multiplexeur RLC du circuit d'accès (fig.4) est également à 16 entrées et les groupes sériels de 16 eb transmetteurs d'alarmes "hors tension" multiplexées sont également catalogués "groupes principaux". Les groupes principaux de 16 eb sont affectés d'un code de catégorie 0 ou 2 selon qu'ils sont émis par un circuit d'accès ou par un module de défense. Les multiplexeurs adjoints au multiplexeur MEX et transmetteurs uniquement de groupes de 16 eb d'alarmes issues des voies MIC, c'est- à-dire autres que les alarmes "Faute base de temps" et "hors tension" sont affectés d'un code de catégories 1 ou 3 selon qu'ils sont émis par un circuit d'accès ou par un module de défense. Un compteur binaire par 16 CB (fig.6) commandé par les signaux hd de la base de temps explore successivement les entrées du multiplexeur SLC à raison d'un cycle de 16 microsecondes toutes les 2 millisecondes et pilote en synchronisation un circuit de préfiltrage CPF relié à la sortie du multiplexeur SLC. Le circuit CPF a pour but de confirmer les alarmes hors tension multiplexées en sortie du multiplexeur SLC, en introduisant une temporisation de 4 fois 2 millisecondes validant lesdites alarmes par recouvrement des rebondissements de contacts des relais de détection. Le circuit de préfiltrage CPF est constitué d'une mémoire de 16 mots de 3 eb. Un premier eb désigne l'état hors tension "filtré" c'est-à-dire mémorisé et les deux autres eb désignent le nombre d'explo- rations (4 maximum) effectuées par le compteur CB à raison d'une exploration de 16 microsecondes toutes les 2048 microsecondes. A chaque exploration, le nouvel état d'une liaison d'alarme hors tension est comparé à l'ancien état par un circuit à portes logiques et réinjecté via un registre tampon dans le mot correspondant de la mémoire. Celle- ci est adressée en fonction du multiplexeur périphérique transmetteur désigné par les liaisons NMX. Un multiplexeur de regroupement MRG recueille les états filtrés des alarmes hors tension du circuit de préfiltrage (liaison HTF), - 10 - les états d'alarmes multiplex EAM délivrés en sortie du multiplexeur SGE et les fautes redondance FRD générées par un circuit d'élaboration de faute redondance EFR contrôlant en réception les éléments binaires de parité transmis par les modules de défense. Le multiplexeur MRG-est adressé via un multiplexeur d'adressage MJAD validé en fonction de la catégorie du groupe des états binaires sériels dont la transmission est en cours (liaison CAG). Le multiplexeur MAD reçoit d'un décodeur binaire décimal DBD commandé par le compteur binaire CB les instants de temps i13 et i15 (liaisons I13 et I15) permettant d'injecter respectivement les états hors tension et les fautes redondance. Les états des autres alarmes multiplexées présentés en EAM sont délivrés en sortie NE de MRG durant les instants de temps io à i12 ou io à i15 selon la catégorie du groupe d'états binaires. La logique de prétraitement PT2 dont les circuits sont représentés figure 7 permet de confirmer les alarmes après élaboration de nombres de phases de temporisation variant en fonction des catégories d'alarmes. Elle comporte une mémoire MEP d'association état-phase de 2048 mots répartis en 128 groupes de 16 mots, chaque mot comportant un eb indiquant l'ancien état AE d'alarme ou de non alarme au cours de l'exploration précédente de la mémoire et 4 eb indiquant les situations ou phases précédentes dudit état à savoir une phase repos ou phase initiale à partir de laquelle l'état d'alarme va être confirmé au bout d'un nombre de phases de confirmations ou cycles-mémoire fonction de la catégorie du groupe d'éléments binaires sériels traité et du type d'alarme. La mémoire MEP est adressée cycliquement par la base de temps (liaison CY) via un multiplexeur d'adressage mémoire MAM dont l'adressage est synchrone de celui des multiplexeurs des modules. Les états d'alarmes sélectionnés par la logique PT1 sont introduits par la liaison NE (nouveaux états) d'une part, dans la zone E des états d'alarmes de la mémoire MEP, d'autre part, dans un comparateur d'états CPE, lequel reçoit en sortie AE de la zone E, l'état ancien mémorisé précédemment. Le résultat de la comparaison est transmis à une logique de décision LD ainsi que le numéro de la phase d'exploration initiale de la mémoire ou celui de la phase d'exploration en cours (liaison IE). En fonction de ces éléments, la logique de décision LD introduit le numéro de - il - la phase d'exploration suivante dans la zone PH des phases de la mémoire MEP (sortie NP de LD) et délivre ou non un appel de fin de confirmation (liaison AFC) lorsque la dernière phase d'exploration lui a été transmise. La logique de décision LD décerne aux appels de fin de confirmation un niveau de priorité de traitement qui est fonction du type des alarmes: hors tension (HT), faute base de temps (FBT), faute redon- dance (FRD) et de leur origine: module de défense primaire et/ou secondaire. 1l La logique de décision LD est constituée de 2 boîtiers de circuits intégrés à éléments de mémoire programmable d'une capacité de 256 mots de 4 eb, l'un desdits bottiers contenant les différentes phases et l'autre les niveaux de priorité de traitement des appels. Le tableau ci-après résume le classement des alarmes et leur traitement de confirmation. Les modules de défense MD sont répertoriés en modules de défense primaires MDP formant les circuits d'accès et en modules de défense secondaires MDS émettant les alarmes issues des commutateurs vers les dispositifs de prétraitement via lesdits modules de défense primaires. - 12 - MD: Module de défense GES: Groupe d'eb sériels CAT TA AG : Catégorie de groupe d'eb : Type d'alarmes : Autres groupes PHI: Phase initiale CEM:Cycles d'exploration mémoire NA: Niveau d'appel IT: Inhibition de traitement AA: Autres alarmes Les modules de défense primaires et secondaires délivrent des signaux d'alarmes sous forme de groupes d'éléments binaires sériels GES de 16eb. Le premier groupe de 16 eb est dit groupe principal GP car il est porteur, au niveau du dispositif de prétraitement PT, de trois MD GES CAT TA PHI CEM NA IT . HT 3 1 FBT GP 0 2 2 0 3 FRD MDP AA 0 5 2 2 AG 1 HT FBT 1 4 1 3- GP 2 FRD MDS AA 0 5 2 1 AG 3 - 13 - alarmes dites principales HT, FTB, FRD parmi les autres alarmes AA issues des commutateurs des voies MIC du réseau de connexion. Parmi les types d'alarmes TA, on distingue - l'alarme "hors tension" HT l'alarme "faute base de temps" FBT - l'alarme "faute redondance" FRD - les alarmes AA autres que HT, FBT et FRD. Le groupe principal GP d'éléments binaires sériels GES d'un module de défense primaire est affecté de la catégorie (CAT) 0 et les autres groupes AG porteurs d'alarmes AA autres que principales sont distinugés par la catégorie 1. Le groupe principal GP d'eb d'un module de défense secondaire est affecté de la catégorie 2 et les autres groupes sont distinugés par la catégorie 3. A chaque type d'alarme primaire ou secondaire est associé dans la logique de décision LD un numéro de phase initiale PHI, un nombre de cycles ou phases d'exploration mémoire CEM de la mémoire états phases MEP et un niveau d'appel; on distingue trois niveaux d'appel 0, 1 et 2, le niveau 0 étant le plus prioritaire et le niveau 2 le moins prioritaire. En fin de confirmation de l'état d'alarme, la logique de décision LD présente ainsi un appel sur un fil 0, 1 ou 2 de la liaison AFC selon le niveau de priorité dudit appel confirmé. Les confirmations de-changement d'état et les appels correspondants peuvent être inhibés sélectivement par une donnée "inhibition de traitement" IT fournie par la mémoire directrice. Cette donnée s'applique à tout ou partie d'un groupe de 16 eb. Suivant sa valeur elle agit sur: les alarmes primaires principales (IT = 3) - les autres alarmes AA du groupe principal ou des autres groupes (IT = 2) - les alarmes secondaires principales (IT = 3) - les autres alarmes AA du groupe principal ou des autres groupes (IT = 1) . 16 phases organisées en 4 séquences différentes de traitement régissent la confirmation des états d'alarmes selon les types d'alarmes et leur origine, lesdites séquences étant autonomes et établies par inter-actions mémoire états-phases MEP et logique de décision LD (fig.7). Le tableau ci-après donne un algorithme des séquences de confirmation d'alarmes opérées par la seconde partie de la logique de prétraitement. - - 14- 2452750 APP NO ASP NI AAPS N2 H T FBT, FRD HT, FBT, FRD SQ1 SQ3 - 15 Les 4 séquences SQ1 à SQ4 sont données à titre d'exemple. La séquence SQ1 traite la confirmation des états d'alarmes primaires principales (APP) de type hors tension (HT) affectées du niveau de priorité 0 (NO). La séquence SQ2 traite la confirmation des alarmes primaires principales du type faute base de temps et faute redondance affectées du même niveau 0. La séquence SQ3 traite la confirmation des alarmes secondaires principales (ASP) de niveau 1. La séquence SQ4 traite la confirmation des autres alarmes primaires ou secondaires (AAPS) de niveau 2. Le fonctionnement de la logique PT2 figure 7 est expliqué ci-après en application, à titre d'exemple, de la séquence SQ2 développant le traitement en confirmation des alarmes primaires (AP) de niveau de priorité 0 (NO) de types "faute base de temps" et faute redondance (FBT, FRD). Selon qu'un nouvel état d'alarme apparait en NE à l'instant de temps i13, i14 ou i15 parmi un groupe de 16 eb sériels transmis aux instants iO à i15, la mémoire états-phases MEP mémorise ledit état provenant d'une alarme HT, FBT ou FRD et transmet à la logique de décision LD une phase initiale PH fonction de l'origine (module primaire ou secondaire> de l'alarme. S'il s'agit d'une faute base de temps par exemple, la séquence de confirmation part de la phase initiale 2. Si le nouvel état ne n'est pas différent de l'ancien état ae mémorisé au cycle précédent de la mémoire MEP, la logique de décision LD réintroduit la phase initiale dans ladite mémoire (liaison NP). Si ne est différent de ae et s'il n'y a pas d'inhibition de traitement (IT par exemple à la mémoire MEP. Après un premier cycle mémoire complet, la mémoire MEP a inscrit la nouvelle phase (8) à la place de la phase initiale 2 et entreprend un second cycle mémoire. A la fin dudit cycle le test de comparaison nouvel état ancien état est à nouveau effectué. Si ne n'est pas différent de ae et s'il n'y a pas d'inhibition de traitement, l'appel de niveau 0 est délivré par LD sur AFC et la phase terminale 11 de la séquence est inscrite en mémoire de phase. S'il n'y a pas d'inhibition de traitement après le lancement de l'appel, celui-ci reste effectif sinon la logique de décision réinitialise le mot mémoire de phase selon la phase initiale 2. - 16 - La figure 8 représente les circuits d'échanges d'informations effectuées entre les mémoires MDI, MAP, MEP de l'ensemble de prétraitement et la logique centrale LG, lesdits échanges étant effectués en mode d'adressage acyclique, fenêtre réservée aux interventions ponctuelles demandées par la logique centrale LG. Les modes d'adressage cycliques et acycliques des mémoires sont étroitement liés, les signaux d'horloge pilotant l'adressage des mémoires étant divisés chacun en deux temps égaux d'une microseconde un temps de travail cyclique o les mémoires et leurs circuits associés effectuent les tâches répétitives et systématiques d'exploration - un temps de travail acyclique servant à l'adressage en lecture ou en écriture des mémoires pour ou par la logique centrale. Les mémoires états-phases MEP des logiques PT2 et les mémoires MAP, MDI communes auxdites logiques sont adressées en mode acyclique par la logique centrale LG via un coupleur d'échanges d'informations CEI, pour lecture ou écriture desdites mémoires par ladite logique centrale. Le coupleur CEI présente un séquentiel d'adressage et de lecture SAL associé à un registre tampon d'entrée RTE et à un registre tampon de sortie RTS. Le registre RTE et les registres RG des mémoires reçoivent sous forme d'un message série de la logique centrale via une liaison DCM l'adresse acyclique d'une mémoire. Le séquentiel SAL se positionne en fonction de cette adresse reçue sur ses entrées ERA et la communique en parallèle par ses sorties STA à un registre RG de ladite mémoire. Ledit séquentiel peut également opérer une incrémentation d'adresse. Les sorties de lecture SL des mémoires sont reliées à des entrées de réception de données ERD du séquentiel SAL qui explore lesdites sorties. Les données lues sont transférées en parallèle dans le registre RTS par les sorties STD du séquentiel SAL puis en série à la logique centrale LG par une liaison IAP transmettrice des informatiOns d'alarmes prétraitées. Pour effectuer la lecture de la mémoire MAP, le séquentiel SAL explore en premier lieu un bloc mémoire APL dans lequel se trouve éventuellement mémorisé l'état d'appel des logiques de prétraitement. Il recueille les indications de paquet de groupes et de groupe de blocs APP et APG situant respectivement l'appartenance de l'état confirmé d'alarme ayant sollicité la mémoire d'appel, à un paquet de groupes et à un groupe donné d'éléments binaires sériels, et l'adresse 2- 452750 - 17 - dans le groupe par lecture de MEP, lesdits éléments binaires étant issus d'un multiplexeur périphériques MEX correspondant. Dans la logique centrale les informations relatives au pré- traitement des alarmes sont mémorisées et accessibles au logiciel de l'unité centrale (UC), les états "logiciels" des alarmes correspondant aux états confirmés étant mis à jour par l'unité centrale. La logique centrale peut inscrire des données dans les mémoires de prétraitement. Pour cela, la logique centrale transmet l'adresse et les données en série sur la liaison DCM dans le registre RG de la mémoire adressée, ledit registre transférant ensuite lesdites données en parallèle sur la ligne mémoire adressée et dans le registre RTE du séquentiel pour effectuer l'incrémentation d'adresse via les sorties STA dudit séquentiel. Des données "inhibition de traitement" d'un groupe d'alarmes sont ainsi inscrites dans le bloc mémoire MIT à l'adresse d'un multiplexeur périphérique ayant transmis une alarme "Faute base de temps" "faute hors tension" ou "faute redondance", lesdites fautes perturbant les états logiques de tout le groupe d'éléments binaires sériels dont les états d'alarmes deviennent non significatifs. - 18- REVENDICATIONS 1/ Dispositif logique de prétraitement d'alarmes applicable notamment à un système de commutation numérique à commande centralisée, caractérisé par le fait qu'il comporte des moyens périphériques autonomes (MDO.... MDn) de transmission d'alarmes d'un réseau de connexion (RCX) sous forme de signaux d'états continus et multiplexés, lesdits signaux étant transmis respectivement par des liaisons directes ou après regroupement desdites liaisons via des circuits d'accès (CA) à deux dispositifs de prétraitement (Dpa, Dpb) comportant des moyens de regroupement et sélection (SLC, SLM) de liaisons continues et multiplex (LC, LM) porteuses des états continus et multiplexés d'alarmes, des moyens de sélection (SGE) de groupe d'états binaires sériels d'alarmes en fonction de la catégorie dudit groupe, des moyens de regroupement par catégorie (MRG) des états d'alarmes issues des liaisons continues et des liaisons multiplex et de retransmission sérielle desdits états sur une liaison unique (NE), des moyens de confirmation (MEP, CPE, LD) des états multiplexés d'alarmes par niveau de priorité, des moyens de mémorisation d'appels (MAP) délivrés par les dispositifs de prétraitement en fin de confirmation desdits états, des moyens de mémorisation et de lecture en mode cyclique de données de sélection multiplex distribuées aux dispositifs de prétraitement, des moyens de couplage (CEI) pour adressage de la mémoire (MEP) des dispositifs de prétraitement et des mémoires (MAP, MDI) communes auxdits dispositifs de prétraitement lesdits moyens permettant la lecture et l'écriture desdites mémoires en mode acyclique par la logique centrale. 2/ Dispositif logique selon la revendication 1, caractérisé par le fait que les moyens périphériques autonomes de transmission de signaux d'états continus et multiplexés d'alarmes sont constitués de modules de défense des commutateurs des voies MIC du réseau de connexion à raison d'un module par commutateur, ledit module comportant un détecteur (DHT) de l'état hors tension du commutateur délivrant un signal continu d'alarme sur une liaison dite continue (LC), au moins un multiplexeur (MEX) piloté par une base de temps (BT) et transmettant des états multiplexés d'alarmes (AL) des voies MIC du commutateur sur une liaison dite multiplex (LM) via un circuit OU logique (PO) dont une secoqde entrée est reliée à un détecteur de fautes (DFBT) de la base de temps, la sortie dudit multiplexeur étant bouclée sur - 19 - l'une de ses entrées disponibles via un circuit de calcul de parité (CPE) des états multiplexés d'alarmes. 3/ Dispositif logique selon les revendications 1 et 2, caractérisé par le fait que les liaisons continues et multiplex (LC, LM) issues de modules de défense et porteuses respectivement des états continus d'alarmes hors tension et multiplexés d'alarmes autres que hors tension sont regroupées via deux circuits d'accès (CA), chaque circuit d'accès comportant 2n entrées reliées auxdites liaisons et deux sorties (SM, SC) multiplées sur les deux dispositifs de prétraitement (DPa, DPb), n entrées recevant les liaisons continues (LC) d'un groupe de modules de défense sur un multiplexeur de regroupement des liaisons continues (RLC) et n entrées recevant les liaisons multiplex dudit groupe sur un multiplexeur de regroupement des liaisons multiplex (RLM), la sortie de chacun desdits multiplexeurs attaquant un multiplexeur de regroupement des signaux multiplexés (RSM) d'alarmes "hors tension" et d'alarmes autres que hors tension issus respectivement des multiplexeurs de regroupement des liaisons continues et multiplex, lesdits signaux d'alarmes externes au circuit d'accès étant retransmis sur une liaison multiplex de regroupement (LMR) par la sortie du multiplexeur de regroupement des signaux multiplex (RSM) constituant une première sortie (SM) du circuit d'accès. 4/ Dispositif logique selon la revendication 3, caractérisé par le fait que les alarmes internes autres que "hors tension" du circuit d'accès sont délivrées sur la première sortie (SM) dudit circuit d'accès via le multiplexeur de regroupement des signaux multiplexés (RSM) dont une entrée est reliée à un circuit multiplex (CMX) d'émission d'alarmes identique à celui d'un module de défense, l'alarme "hors tension" du circuit d'accès étant transmise en seconde sortie (SC) dudit circuit d'accès identiquement à l'alarme "hors tension" d'un module de défense. / Dispositif logique selon la revendication 1, caractérisé par le fait que chaque dispositif de prétraitement d'alarmes est constitué de plusieurs logiques de prétraitement (LPT) chacune comportant d'une part un multiplexeur (SLC) regroupant des liaisons continues (LC) des modules de défense et des circuits d'accès, d'autre part un multi- plexeur (SLM) regroupant des liaisons multiplex (LM) desdits modules et circuits d'accès, lesdits multiplexeurs étant adressés par des 2 4,2750 - 20 - liaisons (NMX) de lecture des numéros de liaisons multiplex consignés dans une mémoire directrice (MDI) commune auxdites logiques de prétraitement et lue en synchronisme aux phases de transmission desdites liaisons de manière à sélectionner, au rythme desdites phases, une liaison multiplex (LM) porteuse d'un groupe d'états binaires sériels et l'état confirme de la liaison continue (LC) appariée, ledit multiplexeur sélecteur de liaisons continues étant adressé par un compteur (CB) au rythme de l'adressage des multiplexeurs (MEX) des modules périphériques en vue de la confirmation d'états d'alarmes "Hors tension" introduits dans un circuit à mémoire (CPF) adressé par les liaisons (NMX) indicatrices desdits multiplexeurs périphériques transmetteurs. 6/ Dispositif logique selon la revendication 5, comportant des moyens de sélection d'une liaison multiplex parmi les deux liaisons multiplex (LMa, LMb) issues des deux circuits d'accès (CAa, CAb) caractérisé par le fait que lesdites liaisons sont reliées à une entrée de même rang de deux multiplexeurs (SLM1, SLM2) sélecteurs chacun d'une liaison multiplex parmi 8, les sorties desdits multiplexeurs étant reliées à un circuit OU logique (COL) regroupant en sortie (2) les signaux synchrones multiplexés d'alarmes transmis sur les deux liaisons multiplex issues des deux circuits d'accès. 7/ Dispositif logique selon les revendications 1, 5 et 6, caractérisé par le fait que les moyens de sélection de groupe d'états binaires sériels d'alarmes en fonction de la catégorie dudit groupe sont constitués par un multiplexeur (SGE) attaqué en entrée par les sorties des multiplexeurs sélecteurs de liaisons multiplex et par la sortie du circuit OU, ledit multiplexeur sélecteur de groupe d'états (SGE) étant adressé par le poids fort (NGS) du numéro de liaison multiplex en fonction de la catégorie (CAG) dudit groupe, lesdits numéros de catégorie étant consignés dans la mémoire directrice (MDI) et lus en synchronisme à la phase de transmission des états binaires sériels dudit groupe. 8/ Dispositif logique selon les revendications 1, 5 et 7, caractérisé par le fait que les moyens de regroupement par catégorie des états d'alarmes issues des liaisons continues et des liaisons multiplex et de retransmission sérielle desdits états sur une liaison unique (NE), sont constitués par un multiplexeur de regroupement (MRG) relié en entrée d'une part à la sortie du multiplexeur sélecteur de liaisons continues (SLC) via un circuit de confirmation (CPF) des états d'alarmes - 21 - hors tension, d'autre part directement à la sortie du multiplexeur (SGE) sélecteur des groupes sériels d'états binaires d'alarmes et indirectement à ladite sortie via un circuit d'élaboration des fautes de redondance (EFR), ledit multiplexeur de regroupement étant adressé ou non selon la catégorie du groupe par les trois derniers pas (13, 14, 15) du compteur de temps (CB), afin de transmettre en sortie (NE), dans un groupe d'alarmes, les états binaires indicateurs des alarmes principales faute "redondance", faute "base de temps" et faute "hors tension". 9/ Dispositif logique selon les revendications 1 et 8, caractérisé par le fait que les moyens de confirmation (MEP, CPE, LD) des changements d'états multiplexés d'alarmes par niveau de priorité comportent: - une mémoire états-phases (MEP) à exploration cyclique (CY) synchrone de celle des multiplexeurs des modules de défense, ladite mémoire associant un état mémorisé d'alarme à une phase d'exploration dudit état - un comparateur (CPE) du nouvel état d'une alarme (liaison NE) et de l'ancien état (AE) mémorisé par la mémoire états-phases - une logique de décision (LD) recevant d'une part, du comparateur d'états l'indication de changement d'état et d'autre part de la mémoire de phases l'indication de la phase d'exploration initiale ou en cours associée audit état, ladite logique de décision introduisant la phase suivante (NP) d'exploration dans la mémoire de phases et, en fin de confirmation de l'état mémorisé d'alarme, délivrant un appel selon un niveau de priorité (0, 1, 2) fonction de la nature de l'alarme (alarme principale ou autre alarme) et de son origine primaire (circuit d'accès) ou secondaire (module de défense). / Dispositif logique selon la revendication 1, caractérisé par le fait qu'il comporte des moyens de mémorisation d'appels lancés par les logiques de prétraitement (LPT) en fin de confirmation des états d'alarmes, lesdits moyens comportant une mémoire d'appels (MAP) à blocs mémoire (APL, APP, APG) adressés cycliquement et indiquant respectivement les logiques de prétraitement en appel après confirmation d'un état d'alarme, le paquet de groupes (APP), le groupe (APG), dans lequels se situe ledit état confirmé d'alarme et l'adresse de l'alarme dans le groupe. 11/ Dispositif logique selon les revendications 1, 5 et 7, caractérisé par le fait que les moyens de mémorisation et de lecture en mode cyclique de données de sélection multiplex distribuées aux logiques - 22 - de prétraitement, comportent une mémoire directrice (MDI) à blocs mémoire (MNM, MCA, MIT) adressés cycliquement en synchronisme à l'adressage des multiplexeurs transmetteurs périphériques (MEX) des états d'alarmes, lesdits blocs mémoire consignant respectivement les numéros de groupes d'éléments binaires sériels, de catégories affectées auxdits groupes et des indications d'inhibition de traitement des états d'alarmes de groupes donnés, lesdits numéros de groupes et de catégories de groupes (NMX, CAG) adressant respectivement des multiplexeurs sélecteurs de liaisons multiplex et de groupe des circuits logiques (PT1) et les indications d'inhibition de traitement de groupes étant communiqué aux logiques de décision (LD) des circuits logiques (PT2.). 12/ Dispositif logique selon l'une des revendications 1 et 9 à 11, caractérisé par le fait que les moyens de couplage (CEI) pour adressage de la mémoire (MEP) des dispositifs de prétraitement et des mémoires (MAP, MDI) communes auxdits dispositifs de prétraitement comprennent un séquentiel d'adressage et de lecture (SAL) desdites mémoires associé à deux registres tampon, un registre tampon de sortie (RTS) recevant en parallèle, via le séquentiel (SAL), les données de lecture de la mémoire adressée par la logique centrale et les transférant en série à ladite logique, un registre tampon d'entrée (RTE) recevant en série de la logique centrale l'adressage acyclique d'une mémoire et le transférant en parallèle à un registre (RG) de ladite mémoire adressée, ledit registre recevant en série de la logique centrale les données à écrire dans la mémoire et les transférant en parallèle sur les entrées du niveau mémoire adressé en écriture au rythme de la progression du séquentiel (SAL) fonctionnant en compteur d'incrémentation.