FR 2472270 A1 19810626 FR 8026434 A 19801212 La présente invention se rapporte à un circuit intégré semi-conducteur ayant des circuits générateurs de signaux de commande. Etant donné la technologie avancée des circuits intégrés, le nombre de fonctions mises en oeuvre dans une pastille de circuit intégré augmente. Cependant, dans de nombreux cas, une partie de ces fonctions doit être toujours active et d'autres fonctions doivent n'être actives que lorsqu'elles sont en fonctionnement. Cependant, du courant est toujours amené aux circuits dans des circuits intégrés semi-conducteurs traditionnels. On peut citer, comme exemple de ces dispositifs semi-conducteurs, une mémoire à accès aléatoire ayant une fonction tolérant les défauts,avec des circuits formant -15 mémoire de réserve en plus des circuits formant mémoire fondamentale dans une pastille. Quand un bit défectueux est dans le circuit formant mémoire fondamentale, la partie de bit défectueux est remplacée par un circuit formant mémoire de réserve, ainsi tous les bits de la mémoire sont utiles de façon équivalente. Par ailleurs, quand il n'y a aucun bit défectueux dans le circuit formant mémoire fondamentaleil est suffisant de ne faire fonction- ner que celui-ci. Cependant, un courant supplémentaire est perdu pour maintenir actif le circuit formant mémoire de réserve dans les dispositifs traditionnels. Un exemple d'un tel agencement est révélé dans un article intitulé "A 1 Mb Full Wafer MOS RAM", de Y. Egawa, ISSCC Digest of Technical Papers, 14 Février 1979, pages 18-19. Afin de résoudre le problème, on a proposé une technologie o la ligne d'alimentation d'un circuit formant mémoire de réserve est brûlée au moyen d'un laser quand il n'est pas nécessaire de l'utiliser. Une telle technologie est révélée dans un article intitulé "Fault Tolerant 92160 Bit Multiphase CCD Memory", de B.R. Elmer et autres, ISSCC Digest of Technical Papers, 17 Février 1977, pages 116-117. Cependant, dans ce procédé, le faisceau laser pour brûler la ligne d'alimentation d'un circuit formant mémoire de réserve affecte de façon néfaste d'autres composants incorporés dans la môme pastille, avec pour résultat une mauvaise fiabilité du dispositif. Par ailleurs, pour brûler la ligne d'alimentation en utilisant un laser, il faut un atelier spécial, du- personnel ccmtpébnt et un temps considérable, ce qui rend difficile l'inspection finale en temps réel des pastilles, et limite ainsi l'accélération de la fabrication. Par ailleurs, ce procédé pose d'autres problèmes, par exemple un circuit formant mémoire de réserve ne peut être activé quand la pastille a été scellée dans l'emballage, et parce que le processus nécessite un équipement de brlure au laser qui n'est pas utilisé dans des essais de LSI ordinaires. La présente invention a par conséquent pour objet principal un circuit-intégré ayant un circuit géné- rateur de signaux de commande, produisant un signal de commande par un processus électrique relativement simple. La présente invention a pour autre objet un circuit intégré ayant un circuit générateur de signaux de commande qui peut produire un signal de commande sans affecter de façon néfaste la fiabilité et la performance du dispositif. La présente invention-a pour autre objet un circuit intégré ayant un circuit générateur de signaux de commande, o des composants de réserve ou des composants nécessaires peuvent être activés pendant le processus d'essai, afin d'améliorer ainsi la capacité de la fonction du dispositif sophistiqué et de réduire la consommation de courant de fonctionnement. La présente invention a pour autre objet un circuit intégré ayant un circuit générateur de signaux, o des composants de réserve ou des composants nécessaires peuvent être activés après fabrication du dispositif, améliorant ainsi la capacité de celui-ci et réduisant sa consommation de courant de fonctionnement. La présente invention a pour autre objet un circuit intégré o des circuits multi-fonctionnels intégrés dans la pastille sont activés en employant le nouveau circuit générateur de signaux de commande selon l'invention, afin d'assurer ainsi la fiabilité du dispositif. Afin d'atteindre les objectifs ci-dessus, on utilise un élément à résistance variable dont la résistance varie de façon irréversible par application d'une tension ou d'un courant supérieur à une valeur prédéterminée. Selon un aspect de l'invention, on prévoit un circuit intégré ayant un circuit générateur de signaux de commande comprenant un élément à résistance variable dont la résistance varie d'une.façon irréversible dne vaeiurfoie à une valeur faible par application d'un signal ayant un nubeau supérieur à la valeur prédéterminée, un élément à impédance fixe relié en série avec l'élément à résistance variable, un dispositif semi-conducteur actif relié en. parallèle avec l'élément à impédance fixe, ses états passant et nonpassant étant contrôlés par un signal externe de commande ou de contrôle, et une borne de sortie pouvant transmettre un signal obtenu à la jonction ou connexion de l'élément à résistance variable et de l'élé- ment à impédance fixe quand la tension est appliquée aux éléments reliés en série, la borne de sortie indiquant un "1" ou un "0" logiques selon que la valeur de l'élément à résistance variable a subi un changement irréversible ou non. L'invention sera mieux comprise, et d'autres buts, caractéristiques, détails et avantages de celle-ci apparaîtront plus clairement au cours de la description explicative qui va suivre faite en référence aux dessins schématiques annexés donnés uniquement à titre d'exemple illustrant plusieurs modes de réalisation de l'invention et dans lesquels: - la figure 1 montre un schéma de circuit d'un mode de réalisation du circuit générateur de signaux de commande pouvant s'appliquer au circuit intégré selon la présente invention; - la figure 2 est un schéma de structure d'un exemple de l'élément à résistance variable de la figure 1; - la figure 3 est un graphique montrant les caractéristiques tension (abscisses) - courant (ordonnées) de l'élément à résistance variable de la figure 2; - la figure 4 donne un schéma-bloc montrant le circuit générateur de signaux de commande de la figure 1 incorporé dans une mémoire à accès aléatoire en circuit intégré; -les figures 5A et 5B sont des vues en plan d'ensembles doubles en ligne o est incorporée la mémoire à accès aléatoire de la figure 4; et - les figures 6 à 8 sont dess hémas de circuit montrant des variations du circuit générateur de signaux de commande pouvant s'appliquer au circuit intégré selon la présente invention. La figure 1 montre un mode de réalisation du circuit générateur de signaux de commande pouvant s'appli- quer au circuit intégré selon la présente invention, o le circuit générateur de signaux de commande 10 est formé, à la base, d'un élément à résistance variable 11, d'un élément d'impédance fixe 12 et d'un dispositif semi- conducteur actif 13. L'élément à résistance variable 11 et l'élément d'impédance fixe 12 sont reliés en série, leurs extrémités étant reliées à la borne d'alimentation en courant et à la masse. Le dispositif semiconducteur actif 13 est un dispositif à trois bornes, ayant une borne de commande reliée à la borne de commande d'écriture C et deux bornes de sortie reliées à l'élément d'impédance fixe 12. La jonction ou connexion de l'élément à résistance variable 11 et de l'élément d'impédance fixe 12 est' reliée à la borne de sortie 0 de signaux de commande. L'élément à résistance variable utilisé ici est une résistance en silicium polycristallin, par exemple, dont la résistivité varie d'une résistance initialement élevée (telle que de l'ordre de 107 ohms) à une résistance faible (telle que 103 ohms) d'une façon irréversible quand une tension supérieure à la tension de seuil Vs et un courant sont -P appliqués. Un tel élément à résistance variable comprend typiquement une résistance en silicium polycristallin lia de forte résistivité et des électrodes terminales 11b et lic faites en un métal ou un semi-conducteur conducteur, comme cela est représenté sur la figure 2. La résistance en silicium polycristallin de forte résistivité a une résistivité de 107 ohms-cm ou plus, par exemple. Le dopant d'impureté de la résistance peut être du type P ou-du type N, ayant une concentration en impureté dopée extrêmement faible. L'épaisseur de la résistance est de 0,6)-As- et la surface de chaque électrode est de 3 600 microns au carré, par exemple. La figure 3 montre les courbes courant-tension de l'élément à résistance variable 11 ayant la structure ci-dessus mentionnée, l'axe des abscisses représentant lae tension et l'axe des ordonnées le courant. On peut voir sur le graphique que quand la tension appliquée augmente graduellement à partir du niveau initial, le courent s'écoulant dans l'élément à résistance variable augmente également proportionnellement à la tension dans la région à basse tension. Cependant, quand la tension dépasse un certain niveau, environ 3 V, par exemple, le courant augmente fortement (de façon non-linéaire). Quand la tension augmente encore jusqu'à Vs qui est de l'ordre de 15 volts, la valeur du courant saute du point PI sur la courbe A au point P2 sur la courbe B, du fait de la forte réduction de la résistivité de l'élément à résistance variable 11. Quand la tension augmente continuellement, le courant augmente de façon linéaire, suivant la courbe B. Inversement, quand la tension diminue graduelle- ment à partir d'un niveau haut, le courant diminue également, ocuivant la courbe B, et le courant ne suit pas la courbe A après avoir passé au point P2, mais diminue proportionnel- lement à la tension, 'suivant la courbe B. Ensuite, quand la tension appliquée augmente de nouveau, le courant augmente simplement en suivant la courbe B. L'élément à résistance variable ci-dessus mentionné, inventé par les mêmes inventeurs, est révélé en détail dans le brevet U.S. NI 4 146 902 du 27 Mars 1979, et également dans la publication du brevet germanique NO P 2 653 724.6. L'élément à résistance variable utilisé dans la présente invention n'est bien entendu pas limité à celui ci-dessus mentionné, mais tout élément à résistance variable ayant une variation irréversible de résistance et ayant un rapport de résistance de l'état haut à l'état bas de plus de 102, par exemple, peut être utilisé. La résistance lia en silicium polycristallin peut être remplacée par un fusible Ni-Cr, un fusible Ai ou une jonction PN. La résistance initiale dans les cas d'un fusible Ni-Cr et d'un fusible Al est sensiblement nulle, tandis que celle du cas de la jonction PN est supérieure à celle d'une résistance en silicium polycristallin. La résistance après opération d'écriture devient infinie dans le cas d'un fusible.Ni-Cr et d'un fusible Ai, et elle est inférieure à 1 kilo-ohm dans le cas d'une jonction PN. L'élément d'impédance fixe 12 est formé d'une k résistance pure ayant une valeur de l'ordre de 100 kilo- ohmslorsqu'on utilise la résistance en silicium poly- - cristallin de forte résistivité ci-dessus mentionnée ayant une valeur R (bas) de moins ee 1 kilo-ohm et une valeur RH (haut) de plus de 10 mégohas. Le dispositif semi-conducteur actif 13 est du type transistor à effet de champ, dont le drain D est connecté à l'électrode terminale de l'élément à résistance variable 11 et à la résistance fixe 12, sa source S étant mise à la masse et sa porte G étant reliée à la borne de commande C. Le fonctionnement du circuit générateur de signaux de commande 10 sera maintenant expliqué. D'abord, en mode initial de fonctionnement, le potentiel de la masse est appliqué àAla borne de commande d'écriture C, ainsi le transistor à effet de champ 13 est non-passant. La tension Vc apparaissant à la borne de sortie de signaux de commande 0 est déterminée par le rapport de résistancesde l'élément à résistance variable 11 et de la résistance fixe 12. En choisissant la valeur Ro de la résistance fixe 12 afin de répondre à la relation qui suit: RB" Ro SRH o RH et RB sont les valeurs de l'élément à résistance variable 11 à son état de forte résistivité et de faible résistivité, respectivement, et comme l'état initial de l'élément à résistance variable 11 est toujours à l'état de forte résistivité, la tension Vc apparaissant à la borne de sortie 0 en mode initial de fonctionnement peut être exprimée par l'équation (1): 1'5 Vc = N R Ro VDDVDD.... (1) Dans ce cas, l'entrée de commande du transistor 13 peut être laissée flottante, ou elle est de préférence mise à la masse. L'opération en mode d'écriture du circuit générateur de signaux de commande 10 est comme suit. En mode d'écriture, un signal de commande d'écriture à un niveau haut est appliqué à la borne de commande C, et le transistor 13 devient passant. Dans ce cas, la borne T d'alimentation en courant reçoit une tension VW supérieure à la tension ordinaire VDD. Quand le transistor 13 devient conducteur, la borne inférieure de l'élément à résistance variable 11 passe au niveau de la masse et en conséquence, la tension VWest totalement appliquée à l'élément à résistance variable 11. Comme la tension appliquée à l'élément 11 est supérieure à la tension de seuil VS pour la transition irréversible, la résistance de l'élément 11 passe de sa valeur haute à sa valeur basse. En mode normal après écriture, le circuit générateur de signaux de commande 10 opère comme suit. La borne de commande d'écri- ture C du transistor 13 est au niveau de la masse et la borne T d'alimentation en courant reçoit la tension VDD. un 1. S a'E'dTouT.zd e2o'[.zoqp '[3zTs el Toea Tub l1k1z dgeqo ep a%: O:e O uo910m. n %UeTu'oo Z,1ne.ei9uls 1Tn=oTo B7 'On1 eAZIesp1z ap aOxlowum %veu.jo3: Tt'toao seol 5ú{ znod Ei, BA.Jzs,9J ep eBiogqd ap xnBu'ls Bp iznl..ua %4Tno.To un q aenbiTdcld,.se 'UTuoeUTa u 10[ uol0s 01. epumeoo ap ZamaTs ap B neJTaI.maIu TnTU.:o np:.:aos B'l *l eTOmUa Bp eLnuleo Bp. uemeouese un:.e a enbm.u1 p eis.2 m'.xnopoo9p un 'i 0eB.xqo.ld Op Oú X:euTe ap IzneBuug un unoa[o %ueumB.admoo OZ. A.iesSb. Bp B.ZTOma %uuBwo0: s%.'no =To sel.e 0OL e'lrpueBepuo: eB.ToU9m ueo, s%'Fno=r sel 'O *"1:.Ios/e/91pUO': -1.nMoo Bp sTnozTo sap 1.0 OZ1. eA.s99, z Bp aT0om91m %uxo3: %.pTn=.TO sep ' OL a'L"euem'puoi: a:TO1t[at 1u9m.Io o1.TTnoz'T:O SZ sap 91jzodi0oo 001 e.xTO%1.e 9 sqooe q e aTomp In *'uame. qT.q sagiplnlT.uos senumoo UeTq seeu'.1;e-a sBeT4Zed s e[e 'lue.P me sBaei..zlsnT 0os UOTU*AUT euels.9Jd u'l oAU 1..Odde. ue %TnoiTo np BaTI. J'd s9p 'IeansT3: ll JUg 0AaespI p eZTOu, S,.TUOJTO OZ sep.1ueLe 9.2, 991t:,.'toaTo ue 10.zTo,.91T 80oe 'U ae iTOnum eun s.lbT1Tdd[ '1UOT,. ueBu't: uoTle 01. epuemoo Bp xmUeTS Bp 'IuazU9 1.tuOiTO aT 0.11 s:oiW ea 0ID2T, in % essaq no eTq. TeT 0o'sts.919, US q N elao,: no eB.nu; eou'n9eaT9,' 51 es Bp I. eqTq. eT"e ou'e1s'TsT, 1 1.1uemlp,T1 B-ap aeueT' IT 2. 1UBa2eUqo ue ( uozTue aezTp--.seo),.u'n:q nalATU ns (1o,.o O uoTAf.ue et'p-P-q-1,e,o) s;q nEeat:u np -l.au[d eouaeuIed ue pF.;j:pomu eiz-.ned 0 epuUCoo Bp xmu.Ts Bp eT.'0o op aoq,7 'e o OA B9T.o09 op UoTsueq. p neaATu elt 01O erb '(z).e (I) suoT10ulb sol,ed '.ITOA %d 110UO o:1 [ o 1:1 + a (Z) *'A = U = OA _ = OA : (z) uo'lO.nbpI,Td aTiW.x" S 1.;e oA UOT;U0eo. ' 'XT, T eou x O.st: 1117 ot Bp JnaeTi.l ap je E eq.,noo le uol 0s9 1e L'q.TZe* eoui.9Ts1 o, 1: meml, l Bp aBow4sT. 9.1 a7 Bp q.o4ddiu, eTl -d eaewo.gp 1.9; Tab oA UoT0ue9. emu 1.TnpOId 0 ewo..zos p auzoq lT 'aoueubgouoo u2 g 0,[zzPZ transistor à effet de champ 121b relié en série avec le transistor 121a et pouvant fonctionner comme un inverseur, les deux extrémités des transistors en série étant reliées à l'alimentation en courant VDD et à la masse. Le circuit 121 contient de plus un troisième transistor à effet de champ 121c dont les électrodes de sortie sont reliées à l'électrode d'entrée du second transistor 121b et à l'alimentation en courant VDD, et un condensateur 121d relié entre l'électrode d'entrée du second transistor 121b et la connexion des premier et second transistors 121a et 121b. Quand la sortie du circuit générateur de signaux de commande 10 est à "O", à l'état initial de l'élément A résistance variable 11, le troisième transistor 121c est non-passant afin de maintenir le circuit 121 A l'état non-actif. En conséquence, quand le niveau bas de l'impul- sion d'horloge CE est appliqué au premier transistor 121a, le signal à la sortie du circuit générateur de signaux 121 reste flottant, ainsi le transistor 122a d'application de courant du décodeur 122 à l'étage suivant est maintenu non-passant. Quand le niveau de l'impulsion d'horloge CE est appliqué au premier transistor 121a dans cet état, le signal à la sortie du circuit générateur de signaux 121 passe sensiblement à 0 volt et le transistor 122a dans le décodeur est maintenu à l'état coupé ou non-passant. Par conséquent, le circuit formant mémoire de réserve 120 est maintenu à 1 'état non-actif. Quand le signal à la sortie du circuit générateur de signaux de commande 10 passe à un "1", avec l'élément à résistance variable 11 qui passe à son état de faible résistivité, le circuit générateur de signaux de pré- charge 121 fonctionne comme suit. D'abord, avec l'impulsion d'horloge CE au niveau haut, le premier transistor 121a devient passant, forçant la sortie du générateur 121 à passer sensiblement à O volt. A ce moment, le condensateur 121d est chargé par le troisième transistor 121ce Dans cet état, le transistor 122a du décodeur 122 reste toujours à l'état non-passant. Subséquemment, quand l'impulsion d'horloge CE est au niveau bas, lé premier transistor 121a devient non-passant ou passe à l'ouverture, et la tension à la sortie du circuit 10 augmente graduellement. A la suite de l'augmen- tation de la tension à la sortie du circuit générateur 10, la tension à l'entrée du second transistor 121b augmente également graduellement, et atteint finalement une tension supérieure à la tension d'alimentation. En conséquence, le circuit 10 applique une tension de sortie sensiblement à VvD au transistor 122a du décodeur 122, puis il passe à la fermeture. Comme on peut le voir à la lecture de l'explica- tion ci-dessus, quand le signal à la sortie du circuit 10 est à un niveau haut (oest-à-dire 1"), le circuit générateur de signaux de précharge 121 produit un signal de sortie dépendant du niveau de l'impulsion d'horloge CE qui est appliquée au transistor 121a ainsi qu'aux parties restantes du circuit. L'agencement ci-dessus mentionné pour activer une mémoire de réserve par un simple processus électrique n'affecte pas de façon néfaste d'autres composants dans le processus d'activation, comme cela était le cas dans la méthode traditionnelle consistant à brûler la ligne d'alimentation au moyen d'un faisceau laser, assurant ainsi la fiabilité du dispositif. L'agencement du décodeur 122 sera mieux décrit dans ce qui suit. Une borne du transistor 122a est reliée à l'alimentation VDD et son autre borne est reliée à la masse à travers un certain nombre de parties de. circuit reliées en parallèle, chacune consistant en un transistor à effet de champ et un élément à résistance variable, qui sont reliés en séries. Par exemple, une partie de circuit en série comprend le transistor 122bA. et l'élément à résistance variable 122P A0. La donnée d'adresse interne A0 est appliquée à la borne de commande du transistor 122bAO. Les éléments à résistance variable 122PoAo-122PiA, utilisés dans le décodeur ont les mêmes caractéristiques que l'élément à résistance variable utilisé dans le circuit générateur 10. L'adresse correspondant à un bit défectueux est mémorisée dans le décodeur de réserve par le changement de la résistance d'un élément à résistance variable. Par exemple, afin de mémoriser une adresse A0="1", la valeur de l'élément à résistance variable 122P0X0 correspondant à la donnée d'adresse interne X0 est changée. Un tel décodeur de réserve est révélé dans un article intitulé "A High Performance 256K RAM Fabricated with Molybdenum Polysilicon Technology" de Mano, ISSCC Digest of Technical Papers, 15 Février 1980, pages 234-235. Le fonctionnement de la mémoire à accès aléatoire ayant la structure ci-dessus sera maintenant expliqué. D'abord, quand seul le circuit formant mémoire fondamentale 110 doit fonctionne,le circuit générateur de signaux de commande 10 est maintenu à l'état initial. Le signal A la sortie du circuit 10 est à niveau bas et le transistor 121c dans le circuit formant mémoire de réserve 121 est maintenu non-passant. Ainsi, le circuit 120 est maintenu à l'état nonactif. Dans un tel agencement, le circuit générateur 10 mémorise son état de sortie sous forme d'une information non-volatile dans l'élément à résistance variable, ainsi une mémoire qui se comporte de façon identique à celle sans circuit de réserve, est disponible pour l'utilisateur. C'est le cas o aucun bit défectueux n'a été détecté dans le circuit formant mémoire principale dans l'essai final de la pastille de circuit intégré lors de la fabrication de la mémoire à accès aléatoire. Dans ce cas, le circuit formant mémoire de réserve ne consomme pas de courant, et la consommation totale de courant de la mémoire peut être maintenue à une faible valeur. Par ailleurs, quand un bit défectueux dans le circuit formant mémoire principale 110 est détecté dans l'essai final de la pastille de circuit intégré et que l'on ne peut obtenir un fonctionnement satisfaisant en tant que mémoire à accès aléatoire, sans utiliser le circuit formant mémoire de réserve 120, celui-ci est activé. Dans ce cas, quand le signal de commande d'écriture est appliqué à la borne de commande C du circuit générateur de la figure 1, la tension d'écriture VYW est appliquée à la borne d'alimentation T. Par ce processus, l'élément à résistance variable 11 passe de sa valeur haute à sa valeur faible, et le circuit générateur 10 produit un signal de sortie à un niveau haut, activant le circuit formant mémoire de réserve 120. On peut voir que 1 'agencement ci-dessus mentionné nécessite seulement l'application de certaines tensions à la borne de commande C et à la borne T d'alimentation en courant, éliminant des accessoires et procédés spéciaux pour brûler la ligne comme dans le cas d'un système traditionnel utilisant un laser, et ainsi le signal de commande peut être produit par un processus électrique relativement simple. La figure 5A montre une pastille LSI 200 de la mémoire à accès aléatoire de la figure 4, montée dans un ensemble double en ligne. La figure montre un substrat en céramique 201, des conducteurs 202, et des fils conducteurs 203 faits en or, par exemple, pour relier des plots sur la pastille LSI à des conducteurs respectifs. Sur la pastille 200 est seulement identifiée la partie du circuit générateur de signaux de commande 10, mais on comprendra que d'autres composants de la figure 4 sont également incorporés dans la pastille 200. On notera que la borne de commande C et la borne T d'alimentation en courant du circuit 10 sont placées sur un bord de la pastille rectangulaire 200 en semi-conducteur, de façon à être en alignement avec d'autres bornes. La borne de commande C est reliée par le fil 203 au conducteur 202C et la borne d'alimentation T est reliée par le fil 203 à une borne 202T. Dans cet agencement, quand la pastille 200 sur le substrat 201 a été scellée, en d'autres termes, quand le dispositif a été assemblé, on peut accéder à ces bornes à partir de l'extérieur, pour application du signal et de la tension afin d'activer le circuit formant mémoire de réserve. La figure 6 montre une variante du circuit générateur de signaux de commande o la borne T d'alimenta- tion en courant ne doit pas être reliée à un conducteur externe. Dans cet exemple, la borne T est reliée à l'alimentation de polarisation commune VDD par une résis- tance pure 20, et les parties restantes sont les mêmes que sur la figure 1. Dans cet agencement, la tension d'écriture VW est appliquée à la borne T d'alimentation en courant pour produire le signal de commande, et la tension d'alimentation VDD est appliquée par la résistance 20 à l'état ordinaire. Quand la tension d'écriture VW est appliquée-à la borne T en supposant que la valeur de la résistance pure 20 est RI, le courant s'écoulant de la borne d'alimentation en courant d'écriture T à la borne de V est limité à (VWVDD)/R' afin d'empêcher un courant excessif. Dans cet agencement, le niveau de tension à la borne 0 de sortie de signaux de commande, quand l'élément à résistance variable 11 est à son état de forte résistivité,peut être exprimé comme suit: Vc- Ro V R+ RI'+Ro VD o Ro indique la valeur de la résistance pure 12, et R désigne la plus haute résistance de l'élément à résistance variable 11, et quand l'élément à résistance variable 11 est à son faible état de résistivité, cela peut être exprimé par Vc= Ro RB + R' + Ro DD o RB indique la plus faible résistance de l'élément 11. Afin que Ve soit sensiblement nulle quand l'élément à résistance variable 11 est à son état de forte résistivité et que Vo soit sensiblement égale à VDD à l'état de faible résistivité, les valeurs de Ro et R' doivent être choisies pour répondre à: RI Ro > R' RB Le niveau de tension à la borne de sortie de signaux de commande O peut être établi en permanence au niveau plus haut (c'est-à-dire environ VDD) ou au niveau plus bas (c'est-à-dire environ 0 volt). Dans cette configuration, la borne T d'alimentation en courant pour le circuit générateur de signaux de commande ne doit pas être collée directement au conducteur, et on peut écono- miser une broche. La figure 7 montre une autre variante du circuit générateur de signaux de commande selon la présente invention, o une résistance pure 30.est reliée entre la borne de commande C du dispositif semi-conducteur actif 13 et la masse. Dans cet agencement, la borne C du dispositif 13 est mise à la masse même quand elle est laissée ouverte. La résistance pure 30 doit avoir une valeur relativement élevée afin qu'un courant excessif ne s'y écoule pas quand le signal d'écriture est appliqué à la borne de commande C. Dans cette configuration également, la borne de signaux de commande d'écriture ne doit pas être collée, et une broche peut être économisée. Cependant, la plupart des défauts et troubles du circuit formant mémoire fondamentale se produisent pendant le processus de fabrication. Par conséquent, il est nécessaire d'activer le circuit formant mémoire de réserve quand un défaut est détecté pendant l'essai, immédiatement avant assemblage de la pastille. Quand une activation est nécessaire en ce stade, le signal de commande d'écriture est directement appliqué au. plot de la borne de commande C et à la pastille LSI 200, et la tension d'écriture VW est appliquée à la borne T 200 d'alimentation en courant par le conducteur 202 T. En conséquence, en combinant les configurations des figures 6 et 7, la borne C et la borne T comme on peut le voir sur lafigure 5B ne doivent pas être reliées à des conducteurs externes respectifs. Par conséquent, de tels conducteurs spéciaux peuvent être éliminés, et le nombre de bornes peut être normalisé. La figure 8 montre un autre mode de réalisation du circuit générateur de signaux de commande selon la présente invention. Cette configuration est identique à celle de la figure 1, à l'exception que les deux circuits ont une relation opposée par rapport à la connexion d'alimentation en courant. En effet, dans le circuit de la figure 8, une extrémité de l'élément à résistance variable 11 est à la masse et la connexion de la résistance fixe 12 et du transistor 13 est reliée à la borne d'alimen- tation en courant T. Dans cette configuration, avec l'élément à résistance variable 11 placé du côté de la masse, la borne 0 de sortie de signaux de commande a son mode de sortie opposé par rapport au circuit de la figure 1. La présente invention n'est pas limitée aux modes de réalisation cidessus, mais diverses modifications sont possibles. Par exemple, une résistance pure est employée pour l'élément à impédance fixe 12 cependant, cela ne doit pas nécessairement être une résistance pure, mais elle peut se comporter de façon non-linéaire tant que la valeur peut être choisie comme on l'a mentionné ci-dessus. Dans l'explication ci-dessus, pour la simplicité, on choisit un rapport important de résistanceafin que les deux modes de sortie soient obtenus aux niveaux de tension de VDD et O volt. Cependant, il est évidemment possible que le rapport de rêsistancessoit plus faible, tout en conservant les niveaux de tension de sortie utiles comme signal de commande. Dans les modes de réalisation ci- dessus, un transistor à effet de champ est utilisé pour le dispositif semi-conducteur actif, cependant, il peut être remplacé par un transistor bipolaire. Dans le mode de réalisation ci-dessus également, 16 2472270 le circuit générateur de signaux de commande selon la - présente invention est combiné à une mémoire à accès aléatoire, cependant, il peut Stre combiné à un circuit intégré ayant une fonction différente. Par ailleurs, dans le mode de réalisation de la figure 4, le circuit généra- teur de signaux de commande a accès à un circuit de réserve cependant, il peut Stre agencé pour avoir accès à un certain nombre de circuits de réserve. Bien entendu, l'invention n'est nullement limitée aux modes de réalisation décrits et représentés qui n'ont été donnés qu'à titre d'exemple. En particulier, elle comprend tous les moyens constituant des équivalents techniques des moyens décrits ainsi que leurs combinaisons si celles-ci sont exécutées suivant son esprit et aises en oeuvre dans le cadre de la protection comme revendiquée. REVENDICATIONS R E V E N D I C A T I 0 N S 1.- Circuit intégré du type comprenant une pastille de semi-conducteur ayant un certain nombre d'éléments constituant des circuits à plusieurs fonctions et un circuit générateur de signaux de commande incorporés dans ladite pastille, caractérisé en ce qu'il comprend un élément à résistance variable (11) dont la valeur change d'une valeur plus élevée à une valeur moins élevée par application d'un signal ayant un niveau supérieur à une valeur spécifique; un élément d'impédance fixe (12) relié en série avec ledit élément à résistance variable, les extrémités desdits éléments en série étant reliées à des première et seconde sources de tension de référence; un dispositif semi-conducteur actif (13) relié en parallèle audit élément d'impédance fixe, les états conducteur et non-conducteur dudit élément étant commutés par un signal de commande externe; et - une borne de sortie (0) reliée à la connexion dudit élément à résistance variable et dudit élément d'impédance fixe afin de transmettre un signal de sortie quand une tension est appliquée auxdits éléments en série ladite borne de sortie transmettant un "1" ou un "0" logiques à au moins l'un desdits circuits à plusieurs fonctions selon que ledit élément à résistance variable a effectué un changement irréversible de sa valeur de résistance ou non. 2.- Circuit intégré selon la revendication 1, caractérisé en ce que l'élément à résistance variable précité est choisi dans le groupe consistant en résistance en silicium po]crisalin, fusible Ni-Cr, fusible Al et Jonction PN. 3.- Circuit selon la revendication 1, caractérisé en ce que l'élément d'impédance fixe précité est une résistance pure. 4.- Circuit selon la revendication 1, caractérisé en ce que le dispositif semi-conducteur actif précité est un transistor. 5.- Circuit selon la revendication 4, caractérisé en ce que les électrodes de sortie du transistor précité sont reliées en parallèle à l'élément d'impédance fixe précité, un signal de commande externe étant appliqué à l'électrode d'entrée dudit transistor. 6.- Circuit selon la revendication 5, caractérisé en ce que l'électrode d'entrée (30) du transistor précité est reliée par une résistance au côté de l'élément d'impédance fixe précité qui est opposé à celui relié à l'élément à résistance variable précité. 7.- Circuit selon la revendication 1, caractérisé en ce qu'une extrémité de l'élément à résistance variable et de l'élément à résistance fixe en série précités est à la masse. 8.- Circuit selon la revendication 7, caractérisé en ce que le côté de l'élément à impédance fixe précité qui est opposé à celui relié à l'élément à résistance variable précité est à la masse. 9.- Circuit selon la revendication 7, caractérisé en ce que le côté de l'élément à résistance variable précité qui est opposé à celui relié à l'élément d'impédance fixe précité est à la masse. 10.- Circuit selon la revendication 1, caractérisé en ce que la pastille précitée contient un certain nombre de plots de liaison formés à proximité des bords périphériques de ladite pastille, et en ce que ledit dispositif comprend de plus: un substrat (201) o est monté ladite pastille de semi-conducteur (200); un certain nombre de conducteurs (202) disposes autour de ladite pastille dans ledit substrat; et des fils conducteurs (203) pouvant relier lesdits plots de ladite pastille auxditsconducteurs. 11.- Circuit selon la revendication 10, caractérisé en ce que l'un des plots précités prévus sur la pastille précitée est utilisé comme borne d'alimentation en courant du circuit générateur de signaux de commande précité, un autre desdits plots étant utilisé comme borne de signaux de commande d'écriture dudit circuit générateur de signaux de commande. 12.- Circuit selon la revendication 11, caractérisé en ce que la borne (T) d'alimentation en courant précitée est reliée par une résistance à une autre borne d'alimentation en courant sur la pastille précitée, la borne de commande d'écriture précitée étant mise à la masse à travers une résistance. 13.- Circuit selon la revendication 12, caractérisé en ce que les plots précités utilisés comme borne d'alimentation en courant et borne de commande d'écriture du circuit générateur de signaux de commande précité sont dépourvus de conducteurs. 14.- Circuit selon la revendication 11, caractérisé en ce que les plots utilisés comme borne d'alimentation en courant (T) et borne de commande d'écriture (C) du circuit générateur de signaux de commande (10) précité sont reliés aux conducteurs précités. 15.- Circuit générateur de signaux de commande utilisé pour un circuit intégré caractérisé en ce qu'il comprend: un élément à résistance variable (11) dont la résistance change d'une valeur élevée à une valeur faible par application d'un signal ayant une grandeur plus importante qu'un niveau spécifique; un élément d'impédance fixe (12) relié en série avec ledit élément à résistance variable; un dispositif semi-conducteur actif (13) relié en parallèle audit élément d'impédance fixe et dont les états conducteur et non-conducteur sont contrôlés par un signal de commande externe; et une borne de sortie (0) reliée à la jonction dudit élément à résistance variable et dudit élément à impédance fixe afin de transmettre un signal de sortie quand une tension est appliquée auxdits éléments en série, ladite borne de sortie indiquant un "1e ou un "0" logiques selon que ledit élément à résistance variable a subi un changement irréversible de sa valeur de résistance ou non.