FR 2470478 A1 19810529 FR 7928720 A 19791121 MEMOIRE ELECTRONIQUE DE SECURITE. L'invention concerne une mémoire électronique de sécuri- té comportant d'une part une première entrée de tension d'alimentation continue, une deuxième entrée de commande et une sortie, d'autre part un oscillateur à transistor dont un enroulement primaire de transforma- teur connecté au collecteur réagit par l'intermédiaire dudit transforma- teur sur un premier enroulement secondaire relié à une autre électrode dudit transistor de façon à créer une boucle de réaction pour engendrer l'oscillation dont la fréquence est déterminée par un premier condensa- teur branché en parallèle sur ledit enroulement primaire, ladite mémoi- re étant remise à zéro par coupure de la tension d'alimentation. Une telle mémoire de sécurité trouve sa principale ap- plication dans le domaine de la signalisation ferroviaire. Elle peut no- tamment être utilisée dans une boite de traitement o elle fait partie d'un ensemble logique visant à la commande d'un relais d'utilisateur qui commande par exemple la fermeture d'un passage à niveau, à partir de signaux émis par les capteurs d'une pédale électronique lors du pas- sage d'un train. On -connaît des mémoires électroniques telles que défi- nies en préambule et visant ce genre d'applications. Une telle mémoire est décrite dans le brevet français n0 1 281 318. Elle doit être de sé- curité au sens ferroviaire du terme, c'est-à-dire que toute panne ou dé- faut du montage électronique entraîne la disparition du signal de sor- tie de l'oscillateur. On ne peut donc pas obtenir, suite à une avarie, un signal plus permissif que l'état normal. La sortie de la mémoire est constituée par un signal de tension alternative. Lorsque l'oscillateur est à l'état débloqué, cette tension alternative est présente et l'on dira par convention que le contenu de la mémoire présente l'état logique 24l0478 "l", cet état logique étant "0" lorsque l'oscillateur est bloqué, la tension de sortie étant alors nulle. Une telle mémoire comporte deux entrées. L'entrée de tension d'alimentation sert à valider la mémoire, c'est-à-dire qu'en l'absence de la tension continue d'alimentation l'état de sortie est obligatoirement "0", cet état pouvant être "1" ou "0" lorsque la tension d'alimentation est présente. L'entrée de comman- de reçoit un signal qui est soit une tension continue soit une tension nulle ce signal de commande portant l'information à mémoriser. D'autre part une telle mémoire fonctionne en séquence, son état de sortie pou- vant être différent pour certains états des entrées identiques en fonc- tion des états antérieurs des entrées et de leurs transitions. La mémoi- re selon le brevet français 1 281 318 est à commande positive, c'est-à- dire qu'elle mémorise l'apparition de la tension continue du signal de commande, en délivrant un signal logique de sortie égal à "1" lors de cette apparition, l'état "1" s'automaintenant ultérieurement quelle que soit alors la forme d'onde du signal de commande entre ses deux états possibles définis ci-dessus. La remise à zéro de la mémoire se fait en- suite par coupure de la tension d'alimentation sur la première entrée. La séquence logique à réaliser est indiquée au tableau I de la page 3 du brevet précité. La mémoire de l'art antérieur décrite ci-dessus est d'application lorsque le signal de commande est nul au repos et qu'il devient non nul lors de l'apparition d'un événement extérieur. Dans cer- tains cas, cependant, il s'avère plus intéressant que l'apparition de cet événement extérieur s'accompagne de l'affaiblissement ou de la dis- parition d'un signal normalement présent. C'est ainsi que fonctionne par exemple une pédale négative orientée qui comporte deux capteurs électroniques disposés assez rapprochés sur une voie ferrée. Ces cap- teurs sont, au repos, alimentés en permanence en courant alternatif, chacun à une fréquence prédéterminée, par un oscillateur, ce qui va dans le sens de la sécurité. Ce signal alternatif dont l'amplitude dé- passe un certain seuil se traduit au niveau d'une boite de traitement, pour chaque capteur, par un signal de tension continue. Le signal de sortie de la boite de traitement commande lui-même un relais. Lors du passage d'un essieu de véhicule ferroviaire devant chaque capteur, une variation inductive est créée dans ce dernier, qui a pour effet de ra- baisser l'amplitude du signal alternatif en dessous du seuil précité, ce qui, dans la boite de traitement, se traduit par le passage à zéro dudit signal de tension continue. Il peut être utile, dans la boite de traitement, de mémoriser la disparition de cette tension continue. Si l'on souhaite mémoriser cette transition négative à l'aide de la mémoi- re à commande positive de l'art antérieur, il faut alors lui adjoindre juste en amont un inverseur logique, ce qui complique le schéma électro- nique et augmente le risque de panne, d'autant plus que cet inverseur logique doit être lui-même de sécurité au sens ferroviaire du terme, ce qui accroît sa complexité par rapport à un inverseur logique ordinaire. En pratique, ce n'est pas directement l'état du capteur dont on souhai- te mémoriser le changement, dans la boite dé traitement, mais l'appari- tion ou la disparition d'une fonction logique de plusieurs variables logiques parmi lesquelles peuvent être incluses par exemple l'occulta- tion ou la non occultation des capteurs pour reprendre l'exemple de la pédale négative orientée. Selon le cas il sera plus avantageux, dans le but de minimiser le nombre de composants, d'utiliser soit la fonction logique elle-même, soit son complément, étant donné l'état des varia- bles logiques séparées qui sont à disposition à l'intérieur de l'ensem- ble du dispositif logique de la boite de traitement. Ceci signifie que dans certains cas la mémoire de sécurité de l'art antérieur n'est pas adaptée au mieux à la fonction logique à mémoriser. - L'invention se propose de résoudre les inconvénients précités de l'art antérieur. Dans ce but, la mémoire électronique de sé- curité définie dans le préambule est remarquable en ce qu'elle est à com- mande négative et qu'à cet effet elle comporte en out.re un amplifica- teur de puissance qui reçoit ladite première entrée de tension d'alimen- tation, dont la tension d'entrée est fournie par un deuxième enroulement secondaire dudit transformateur, et qui comporte deux sorties, d'une part une sortie de courant continu fournie à un deuxième condensateur dont la tension de charge, lors du fonctionnement dudit oscillateur, est sensiblement égale à ladite tension d'alimentation et permet l'entretien de ladite oscillation, d'autre part une deuxième sortie de courant al- ternatif qui constitue ladite sortie de la mémoire, ladite deuxième en- trée de commande étant connectée par l'intermédiaire d'une diode au col- lecteur dudit transistor et fournissant un signal de tension de commande continue de valeur absolue inférieure à la valeur absolue de la tension d'alimentation, ledit signal étant susceptible de bloquer ledit oscilla- teur lorsqu'il est présent, sa disparition provoquant le déblocage de 2470 478 l'oscillateur de façon irréversible relativement à ses transitions ulté- rieures, alors que ladite tension d'alimentation est présente avant la disparition dudit signal de commande ou un instant égal à un temps de retard T prédéterminé après ladite disparition. Dans le cas d'une fonction logique de plusieurs varia- bles à mémoriser, il peut être plus avantageux d'utiliser une telle mé- moire à commande négative qui reçoit sur son entrée de commande le com- plément de la fonction logique considérée plutôt qu'une mémoire à com- mande positive de l'art antérieur qui recevrait sur son entrée la fonc- tion logique elle-même, dans la mesure o le complément de cette fonc- tion logique est plus facile à obtenir que la fonction elle-même. La description suivante en regard du dessin annexé, le tout donné à titre d'exemple, fera bien comprendre comment l'invention peut être réalisée. La figure unique est un schéma électronique d'une mémoire de sécurité selon l'invention, utilisant un oscillateur à transistor monté en émetteur commun. La mémoire 1 de la figure comporte une première entrée de tension d'alimentation reliée à la borne d'entrée 2. Cette borne est reliée par l'intermédiaire d'un interrupteur 3 à une borne 4 qui reçoit en permanence une tension continue d'alimentation Vcc, sauf coupure ac- cidentelle, en amont, de cette tension. L'interrupteur 3 est par exem- ple commandé par un relais, non représenté, ce relais pouvant être le relais d'utilisateur commandé par la sortie d'une boite de traitement non représentée dont fait partie la mémoire 1. Une deuxième entrée de commande est reliée à la borne d'entrée 5. Une sortie connectée entre les bornes 6 et 7 délivre un signal qui peut être soit un signal de tension alternative, ce qui constitue la valeur logique "1" soit un si- gnal de tension nulle, ce qui constitue la valeur logique "0". La partie essentielle de la mémoire est constituée par un oscillateur comportant un transistor 8 dont le collecteur est relié à un conducteur 9, par l'intermédiaire du montage en parallèle d'une self 10 et d'un condensateur 11. Le collecteur est aussi relié à la bor- ne d'entrée 5 par l'intermédiaire d'une diode 12 montée en inverse. L'émetteur du transistor 8 est relié au conducteur de masse 13 par l'in- termédiaire d'une self 14. La base du transistor est reliée au conduc- teur 9 par l'intermédiaire de la résistance 15 et à la masse par l'in- 2 410478 termédiaire de la résistance 16, ces deux résistances servant à sp pola- risation. La self 10 constitue l'enroulement primaire d'un trans- formateur 17 dont un enroulement secondaire est constitué par la self 14. Lorsque le conducteur 9 reçoit une tension continue d'alimentation positive, l'ensemble comportant les éléments 9 à 11 et 13 à 17, abstrac- tion faite de l'entrée 5 et de la diode 12, constitue un oscillateur à transistor, à réaction parallèle-série, le transistor étant monté en émetteur commun. Il convient de préciser que pour obtenir une réaction créant l'oscillation et non une contre réaction, les enroulements 10 et 14 doivent être de même sens et que le nombre de spires de l'enroule- ment primaire 10 est de l'ordre de 10 fois supérieur à celui de l'enrou- lement secondaire 14. La fréquence d'oscillation est déterminée par les valeurs L10 et Cil de l'inductance et de la capacité des éléments 10 et 11 respectivement. Un tel oscillateur fonctionne correctement pour une gamme de fréquences comprises de préférence entre 1 et 10 kHz. En plus de l'oscillateur proprement dit décrit ci-dessus la mémoire de sécurité selon l'invention comporte un amplificateur 18 qui est alimenté entre la borne 2 et la masse. Son entrée est reliée à la masse par l'intermédiaire d'une self 19 qui constitue un deuxième en- roulement secondaire du transformateur 17. Sa sortie délivre, lorsque l'oscillateur fonctionne, un signal carré à la fréquence d'oscillation dans un enroulement primaire 20 d'un deuxième transformateur 21, l'en- roulement 20 étant relié à la masse par son autre extrémité. Le trans- formateur 21 a deux secondaires qui sont l'enroulement 22 dont les ex- trémités sont reliées aux bornes de sortie 6 et 7 et l'enroulement 23 dont une extrémité est reliée à la masse et l'autre à une électrode (par exemple l'anode) d'une diode 24. L'autre électrode de la diode 24 est reliée au point de connexion 25 qui appartient au conducteur 9 et qui est relié, par l'intermédiaire d'un condensateur 26, à la masse. Le montage constitué par la diode 24 et le condensateur 26 sert au redres- sement du courant alternatif dont l'enroulement 23 est le siège lorsque l'oscillateur fonctionne. Grâce à l'apport d'énergie d à l'amplifica- teur 18, l'ensemble du dispositif est à même de s'automaintenir en état d'oscillation en compensant ses pertes, le condensateur 26 faisant alors office de batterie. Afin de ne pas perturber ce circuit de redressement de tension, et d'obtenir une isolation galvanique, la sortie du disposi- À ?. .. tif est prise sur l'enroulement secondaire séparé, 22, du transforma- teur 21. Ilifaut noter que l'amplificateur 18 étant alimenté, c'est-à- dire l'interrupteur étant fermé-, l'oscillateur reste bloqué tant que la tension aux bornes du condensateur 25 reste voisine de zéro et qu'il ne peut pas se débloquer de lui-même. Par contre, étant donnée la pola- risation des diodes 12 et 24 indiquée sur la figure, une tension posi- tive de quelques volts au point 25 suffit à le faire démarrer, même si cette tension positive est inférieure à la tension d'alimentation Vcc. Dans ce dernier cas, il se produit un régime transitoire pendant lequel la tension continue au point 25 croit jusqu'à atteindre une valeur sen- siblement égale à la tension d'alimentation Vcc à laquelle elle se sta- bilise pendant tout le temps de fonctionnement de l'oscillateur. La tension sur la borne d'entrée 5 peut prendre la va- leur par exemple positive Vc telle que: Vc "O0" respectivement pour faciliter le raisonnement. De même, on fait cor- respondre à la tension par exemple positive Vcc et à la tension nulle Cc sur la borne d'entrée d'alimentation 2 les états logiques "1" et "O" respectivement. Dans ces conditions, on désire, selon l'invention, mémo- riser la disparition de la tension Vc, c'est-à-dire débloquer l'oscilla- teur, ce dernier devant s'automaintenir après cet événement, quelles que soient les transitions ultérieures du signal sur la borne 5 d'une part et ce déblocage suivi d'un automaintien de l'oscillateur ne pouvant être dû qu'à cette transition d'autre part, c'est-à-dire impossible à obtenir à la suite d'une séquence différente sur les entrées 2 et 5 ou à la suite d'un défaut quelconque du circuit électronique décrit ci-des- sus. On décrit en premier lieu ci-dessous la façon dont est réalisé le déblocage de l'oscillateur, lors d'une transition entre les états logiques "1" et "O",de la commande, et son automaintien en oscil- lation. La mémoire fonctionnant en séquence, on part par exem- ple d'une phase de repos dite première phase de mise à zéro pour laquel- le les entrées 2 et 5 sont toutes deux à l'état logique "O". Elle déli- vre alors à sa sortie un état logique "O", l'amplificateur 18 n'étant pas alimenté. On arme ensuite là-mémoire en faisant passer l'entrée 2 à l'état "1", l'entrée 5 étant toujours à l'état "O", c'est-à-dire en fer- mant l'interrupteur 3. Dans cette deuxième phase d'armement la mémoire délivre toujours un "0" puisque le condensateur 26 n'est pas chargé. Puis on passe à une troisième phase en faisant passer l'entrée 5 de "0" à "1". Lors de cette transition le condensateur 26 se charge presque à la tension V par l'intermédiaire de la diode 12 dans le sens passant, de l'enroulement 10 et du conducteur 9 (à la chute de tension à travers la diode 12 près, qui est négligeable). Lors de cette troisième phase, l'oscillateur reste toujours bloqué (tension nulle en sortie de la mé- moire) car bien que le condensateur 26 soit chargé à une tension cor- recte pour engendrer l'oscillation, cette dernière ne peut pas s'amor- cer, le collecteur du transistor 8 étant polarisé à une tension trop basse par rapport à sa base (après un régime transitoire les potentiels du collecteur et du conducteur 9 sont sensiblement égaux). Le passage à une quatrième phase consiste, en partant de la troisième phase, à sup- primer la tension de commande Vc, ce qui a pour résultat de débloquer l'oscillateur qui amorce son oscillation à partir de la tension Vc du condensateur 26 puis, tout en continuant d'osciller fait croître la ten- sion de ce dernier jusqu'à la valeur Vcc' Si la tension de commande est rétablie sur la borne d'entrée 5, ce qui constitue une cinquième phase, cela ne peut pas affecter le fonctionnement de l'oscillateur puisque la tension sur le collecteur du transistor 8 est alors supérieure à la tension Vc en vertu de l'inégalité Vc polarisée en inverse lors de ce cinquième état. L'arrêt de l'oscilla- teur, soit la remise à zéro de la mémoire, ne peut ensuite être obtenu que par coupure de la tension d'alimentation (ouverture de l'interrup- teur 3) quel que soit l'état logique sur l'entrée 5. La séquence logi- que décrite ci-dessus que l'on souhaite obtenir en fonctionnement normal de la mémoire est résumée dans le tableau I ci-dessous: Tableau I L'homme du métier est à même de vérifier qu'aucune au- tre séquence n'existe, par action sur les valeurs logiques d'entrée, qui puisse provoquer le démarrage et l'automaintien de l'oscillateur, c'est-à-dire mémoriser autre chose qu'un front descendant sur l'en- trée de commande 5, moyennant que le condensateur 26 n'ait pas une fonc- tion de temporisation, c'est-à-dire que sa capacité soit de faible va- leur. De même, comme peut s'en assurer l'homme du métier, le circuit décrit ci-dessus a été conçu de façon telle que la défection de n'importe quel composant du circuit ne puisse provoquer intempestive- ment cette mémorisation, c'est-à-dire que toute défection entraîne l'im- possibilité du fonctionnement de l'oscillateur. Par défection, onentend - coupure d'une résistance (seule envisagée étant donné le type de ré- sistance choisi en sécurité ferroviaire), - court-circuit ou coupure d'un condensateur ou d'une diode, - coupure d'un enroulement ou court-circuit entre bornes d'enroulement d'un même transformateur, - coupure d'une électrode du transistor, court-circuit ou courant de fuite entre deux électrodes du transistor. Deux pannes simultanées ne sont pas envisagées, étant supposé qu'une panne est détectée avant qu'une autre ne survienne. Par exemple si la diode 12 est coupée, le condensateur 26 ne pourra pas se charger ce qui mettra l'oscillateur dans l'impossi- Etat logique de Etat logique de Etat logique de l'entrée l'entrée de la sortie d'alimentation commande 11(ll ''I'' "O" "0" "0" 11111 fluit 01 "1" "O" "1" "1" "1" "1" "O" "1" "O"' l"0", "0" "O0" bilité de fonctionner. Si elle est court-circuitée la cinquième phase décrite ci-dessus ne pourra plus être assurée puisque le retour de la tension Vc sur la borne d'entrée 5. provoquera l'arrêt de l'oscillateur en polarisant son collecteur à la tension Vc. A titre d'exemple non limitatif on indique ci-dessous quelques valeurs possibles pour certains composants d'un mode de réali- sation de la mémoire de sécurité selon l'invention. Enroulement 10 400 spires; inductance de 100 mH Condensateur 11 capacité de 10 nF Fréquence de fonctionnement de l'oscillateur: 5 kHz Enroulement 14: 30 spires. Si l'on reprend la principale application, envisagée ci- dessus, à une pédale négative orientée, on peut, sans décrire l'ensem- ble du dispositif ni les principales fonctions logiques à réaliser, don- ner les précisions suivantes qui sont relatives à la mémoire de sécurité selon l'invention. - Le relais d'utilisateur est à contact repos, c'est-à-dire qu'il est excité en permanence en l'absence de circulation sur la voie. Dans ces conditions, le contact 3 est ouvert, tel que représenté à la figure 1. - La chute du relais, commandée par le signal de sortie de la boite de traitement, provoque la fermeture de l'interrupteur 3, c'est-à-dire l'armement de la mémoire. - La chute du relais peut être provoquée de façon intempestive (panne d'un composant ou signal non prévu par influence inhabituelle au ni- veau des capteurs). En fonctionnement normal (passage d'un train) la chute du relais est provoquée par l'action d'une chaîne logique anne- xe dont l'état dépend de celui des capteurs, combinée avec l'état de sortie "10"' de la mémoire de sécurité. - Le relais ne peut être réalimenté, après sa chute, que si la mémoire de sécurité a fonctionné, c!est-à-dire que si la disparition d'une fonction logique de plusieurs variables logiques caractéristiques du passage d'un train a été enregistrée et mémorisée. Pour certaines applications de la mémoire de sécurité selon l'invention, il peut être nécessaire de mémoriser une disparition de la tension V un très court instant avant que la tension d' alimenta- tion Vcc n'apparaisse. Par exemple, il peut être souhaitable que la dis- parition de la tension de commande Vc entraîne indirectement l'appari- 247,0478 tion de la tension d'alimentation Vcc, par fermeture de l'interrupteur 3 consécutive à la chute d'un relais. Un temps de retard prédéterminé T de l'ordre de quelques dixièmes de secondes s'écoule alors entre la disparition de la tension Vc sur la borne d'entrée 5 et l'apparition de la tension V sur la borne d'entrée 2. Selon un deuxième mode de réali- cc sation de l'invention, il est encore possible de mémoriser la dispari- tion de la tension Vc, dans ces conditions, en donnant au condensateur 26 une fonction de temporisation. A cet effet, le schéma de la mémoire étant toujours celui de la figure 1 pour ce deuxième mode de réalisa- O10 tion, le condensateur 26 a une capacité accrue telle qu'après le temps T, il est encore en état de faire fonctionner l'oscillateur, c'est-à- dire à l'instant o la tension d'alimentation Vcc apparaît et permet le maintien de l'oscillation. Le tableau II ci-dessous résume la séquence logique qu'il est possible d'obtenir, la séquence donnée dans le tableau I ci-dessus restant toujours possible: Tableau II Dans le tableau II, le temps qui s'écoule entre la deu- xième et la troisième transition (passage de "1" à "0" de l'entrée de commande et passage de "0" à "1" de l'entrée d'alimentation respective- ment) est égal à T. Pour un fonctionnement correct de ce deuxième mode de réalisation, il faut éviter de donner au condensateur 26 une capacité trop élevée qui rendrait son temps de charge trop long. Il faut en ef- fet que le condensateur 26 ait le temps de se charger pendant l'inter- Etat logique de Etat logique de Etat logique de l'entrée l'entrée de la sortie d'alimentation commande "0" "0" "0" "O""1" "0" "1" "0" "1" "r" "1" - r " olt, ", ,o tot, , ot,", valle de temps o la tension Vc est présente sur la borne d'entrée 5. Selon un troisième mode de réalisation qui se déduit du schéma de la figure, la mémoire de sécurité selon l'invention est à alimentation négative: les tensions Vc et Vcc ont des valeurs négati- ves, Vcc étant plus grande, en valeur absolue que VC, le transistor 8 est alors un transistor PNP, les connexions des électrodes restant les mêmes que ce qui est indiqué pour le transistor NPN de la figure et les diodes 12 et 14 sont montées en sens inverse du sens indiqué sur la figure, toutes choses restant égales par ailleurs sur le schéma de la figure unique. La description ci-dessus explique les modes de réalisa- tion préférés de l'invention. Il est cependant possible d'utiliser, pour la mise en oeuvre de l'invention, d'autres types d'oscillateurs à tran- sistor NPN ou PNP, par exemple un autooscillateur à blocage ou un oscil- lateur du type Hartley ou du type Colpitts. REVENDICATIONS 1. Mémoire électronique de sécurité comportant d'une part une première entrée de tension d'alimentation continue, une deuxième * entrée de commmande et une sortie, d'autre part un oscillateur à tran- sistor dont un enroulement primaire de transformateur connecté au col- lecteur réagit par l'intermédiaire dudit transformateur sur un premier enroulement secondaire relié à une autre électrode dudit transistor de façon à créer une boucle de réaction pour engendrer l'oscillation dont la fréquence est déterminée par un premier condensateur branché en pa- rallèle sur ledit enroulement primaire, ladite mémoire étant remise à zéro par coupure de la tension d'alimentation, caractérisée en ce qu'elle est à commande négative, et qu'à cet effet elle comporte en ou- tre un amplificateur de puissance qui reçoit ladite première entrée de tension d'alimentation, dont la tension d'entrée est fournie par un deu- xième enroulement secondaire dudit transformateur, et qui comporte deux sorties, d'une part une sortie de courant continu fournie à un deuxième condensateur dont la tension de charge, lors du fonctionnement dudit os- cillateur, est sensiblement égale à ladite tension d'alimentation et permet l'entretien de ladite oscillation, d'autre part une deuxième sor- tie de courant alternatif qui constitue ladite sortie de la mémoire, la- dite deuxième entrée de commande étant connectée par l'intermédiaire d'une diode (12) au collecteur dudit transistor et fournissant un signal de tension de commande continue de valeur absolue inférieure à la valeur absolue de la tension d'alimentation, ledit signal étant susceptible de bloquer ledit oscillateur lorsqu'il est présent, sa disparition provo- quant le déblocage de l'oscillateur de façon irréversible relativement à ses transitions ultérieures, alors que ladite tension d'alimentation est présente avant la disparition dudit signal de commande ou un instant égal à un temps de retard T prédéterminé après ladite disparition. 30. 2. Mémoire électronique de sécurité selon la revendication 1, dans laquelle ledit premier enroulement secondaire est relié à l'émetteur dudit transistor, ledit enroulement primaire étant de même sens que ledit premier enroulement secondaire, la base dudit transistor étant reliée au point commun de deux résistances de polarisation dispo- sées en série aux bornes dudit deuxième condensateur. 3. Mémoire électronique de sécurité selon la revendication 1 ou 2, caractérisée en ce que ledit transistor est du type NPN, que lesdites tensions continues d'alimentation et de commande ont des,va- leurs positives et que ladite diode est reliée dans le sens direct au collecteur dudit transistor. 4. Mémoire électronique de sécurité selon l'une des reven- dications 1 à 3, caractérisée en ce que ledit transistor est du type PNP, que lesdites tensions continues d'alimentation et de commande ont des valeurs négatives et que ladite diode est reliée en sens inverse au collecteur dudit transistor. 5. Application de la mémoire électronique de sécurité se- lon l'une des revendications 1 à 4 à la signalisation ferroviaire, no- tamment à l'enregistrement et la mémorisation de la disparition d'une fonction logique de plusieurs variables logiques prédéterminée dans la botte de traitement d'une pédale négative orientée.