FR 2458962 A1 19810102 FR 8009768 A 19800430 La présente invention est relative à un circuit d'inter- face pour un clavier électronique à émission décadaire apte à remplacer le cadran d'appel dans des appareils téléphoniques connectés à des centraux de commutation de type traditionnel, publics ou privés. De nombreux types de ces claviers sont depuis longtemps connus et présents sur le marché, ces derniers étant essentiel- lement constitués par le clavier proprement dit, par un code-ur des chiffres sélectionnés, par une mémoire apte à conserver lesdits chiffres de sélection et par un rythmeur apte à traduire en trains d'impulsions de sélection décadaire les chiffres mémorisés, ainsi que par des circuits auxiliaires tels que ceux de réglage, d'alimentation et d'interface vers la ligne télépho- nique. Les techniques modernes de miniaturisation et d'intégra- tion ont rendu possible la réalisation de claviers électroniques ayant des dimensions analogues à celles du cadran d'appel et in- terchangeables avec ce dernier: en particulier depuis longtemps on dispose de circuits intégrés qui réunissent en une seule pièce le codeur, la mémoire et le rythmeur. Le circuit d'interface suivant l'invention est placé entre la ligne et le circuit intégré (CMR), auquel il fournit les tensions d'alimentation même en position de repos (microtélé- phone accorché) et un critère indiquant l'état du contact du crochet de commutation, et il est piloté par le rythmeur, rem- plissant ainsi la double fonction d'alimentation et d'organe qui produit les impulsions de sélection décadaire. 24S8962 Une autre caractéristique de l'invention est constituée par le fait qu'elle présente une faible impédance si le crochet de commutation est fermé, et une impédance élevée si le crochet est ouvert; le circuit d'interface remplit en outre une fonc- tion de protection contre les surintensités et contre les sur- tensions pour tout le circuit électronique. L'invention consiste en un circuit d'interface pour un clavier électronique pour appareils téléphoniques comprenant aussi l'ensemble des claviers et un circuit intégré contenant le codeur, la mémoire et le rythmeur. Le circuit est caractérisé par le fait qu'il comprend un premier et un deuxième transistors de type complémentaire et connectés entre eux en réaction positive, un circuit d'amorçage * de ladite réaction, un troisième transistor piloté par le cri- - 15 tère de sélection produit par le rythmeur et apte à interdire ledit premier transistor en interrompant la réaction, des moyens de protection contre la surtension et contre la surinten- sité, des moyens aptes à relever l'état du crochet de commutation produisant le critère de crochet et une résistance de valeur élévée placée en parallèle avec le crochet de commutation. La présente invention sera maintenant décrite avec réfé- rence à un exemple de réalisation non limitatif illustré dans les figures ci-jointes dans lesquelles La figure 1 montre un schéma à blocs d'un appareil téléphonique comprenant un circuit d'interface suivant l'inven- tion. La figure 2 montre un exemple de réalisation du circuit d'interface. Le schéma à blocs de la figure 1 est relatif à un appa- reil téléphonique à clavier, comprenant un circuit d'interface INT suivant l'invention. On a indiqué le crochet de commutation G, en parallèle avec lequel est placée une résistance R1 de va- leur élevée, le circuit d'interface INT placé entre les bornes 1 et 2 auxquelles, dans les appareils à cadran, sont connectés les contacts du cadran d'appel et le circuit de conversation CC; a et b sont les fils de la boucle téléphonique. Le circuit d'interface founit au circuit intégré CMR (codeur, mémoire, rythmeur) les points d'alimentation Vd et Vs et le critère de crochet SG et il en reçoit les impulsions de sélection SC, produites par le clavier T et traduites en sélec- tion décadaire par le circuit intégré CMR. Dans la figure 2 on a illustré un exemple de réalisation d'un circuit d'interface INT suivant l'invention. La résistance R1, placée en parallèle avec le crochet- de commutation G, a une valeur élevée et telle qu'elle fait cir- culer dans la boucle de ligne,-lorsque le crochet G est ouvert, un courant insuffisant pour produire le critère d'engagement dans le central, mais suffisant pour garantir l'alimentation du cir- cuit intégré au moyen du circuit d'interface et, par conséquent la conservation du contenu de la mémoire. En effet, si l'alimentation faisait défaut, le dernier indicatif téléphonique sélectionné qui est conservé dans la mémoire du circuit intégré pourrait se détruire ou s'altérer la demande successive de répéter l'appel effectué par l'usager, en agissant par exemple sur une des touches non numériques du clavier, serait impossible ou donnerait lieu à une liaison erro- née. Le pont de diodes P garantit que les polarités à l'entrée du circuit d'interface soient les polarités correctes, indiquées dans la figure, indépendamment de celles qui sont présentes aux bornes a et b. Une caractéristique importante de l'invention est consti- tuée par le fait qu'elle présente entre les bornes 1 et 2 une faible impédance pendant la phase d'engagement (crochet G fermé) et une impédance élevée pendant celle de dégagement, dans laquel- le le peu de courant disponible passe à travers le circuit intégré. On connaît dans la technique actuelle des solutions de circuit qui prévoient la présence de circuits d'interface dis- tincts (chacun étant connecté à la ligne au moyen de ponts de diodes, ou de parties de ponts, découplés entre eux) destinés à alimenter la mémoire pendant la phase d'engagement, respective- ment pendant celle de dégagement; suivant la présente invention le même circuit remplit les deux fonctions. On examine maintenant séparément les différentes phasesde fonctionnement, en ne citant explicitement que les composants di- rectement intéressés. Engagement. Lorsque le contact de crochet G est ouvert, les transistors Q1 et Q2 sont interdits. Avec la fermeture du contact de crochet G, on a une augmentation imnédiate de la tension aux extrémités du circuit de base du transistor Q1' composé par le Zener Z1 et par la résistance R4. La résistance R4 est par conséquent parcourue par un courant tel que Q1 est amené en conduction. Au moyen des diviseurs R2 et R4 le courant de collecteur Q1 polarise le circuit de base de Q2, l'amenant en conduction: le circuit de collecteur de Q2 modifie au moyen de R5 la polari- sation de base de Q1enen augmentant la conduction. On a ainsi amorcé une réaction positive qui amène rapidement à saturation les transistors Q1 et Q2. Entre les bornes d'alimentation VD et VS est présente la tension d'alimentation pour le circuit inté- gré,cette tension étant fixée par le Zener Z2. La résistance R6 n'est pas indispensable, mais il est opportun de la mettre pour fixer la base de Q1 pendant le dégagement, ou pendant que l'on forme les chiffres de sélection, à un potentiel tel qu'il ne lui soit pas possible d'entrer en conduction, en amorçant la réac- tion, par effet du faible courant de base qui peut traverser Z1 et R4, comme cela sera illustré plus amplement ci-dessous. Pendant la phase d'engagement les transistors Q1 et Q2 sont saturés et l'impédance du circuit d'interface est pratique- ment celle des diodes (en conduction) du pont P, des résistances Ri. et R9, de faible valeur, et de la diode Zener Z2. Puisque Q2 est saturé, les diodes D2 et D3 condui7sent, de telle sorte que VSG Vs. SG -t VS La disposition adoptée pour les transistors Q1 et Q2 connectés entre eux en réaction positive, se révèle particuliè- rement avantageuse parce qu'elle permet au circuit d'interface de n'avoir que deux transistors (plus un, Q3, pour émettre les impulsions de sélection et pour protéger le circuit) et de pré- senter une très faible impédance pendant l'engagement et une impédance élevée pendant le dégagement et pendant les impulsions de sélection. En effet, comme cela sera plus amplement illustré ci- dessous, l'interdiction de Q1 et Q2 exclut du circuit les résis- tances de polarisations R2, R3 et R5, dont la valeur n'est néces- sairement pas élevée, laissant brancher les résistances R8 et éventuellement R4 de valeur élevée; n'importe quelle autre dis- position de circuit exige, à égalité de performances, un plus grand nombre de transistors. Dégagement. Le circuit d'interface est connecté à la boucle au moyen de la résistance R1 de valeur élevée en parallè- le avec le contact de crochet G ouvert: le courant sur R4 ne suffit pas pour faire conduite Q1 (puisque la tension aux extré- mités du pont est inférieure à la valeur de seuil de Z1), qui est interdit avec Q2. La batterie centrale avec, en série, la résistance R1 peut être assimilée à un générateur idéal de courant; le circuit d'interface présente une impédance élevée constituée par la résistance R8 (de valeur élevée) en série avec une résistance RI qui représente la résistance d'entrée du circuit intégré (CMR): la valeur de RI peut varier dans une gamme de valeurs connues à priori suivant la dispersion des caractéris- tiques, c'est-à-dire du courant absorbé par le circuit intégré en-condi- tion de repos. Puisque Q2 est interdit, R7 n'est pas parcourue par le courant et VSG À VD; la tension d'alimentation VD - VS est limitée par le Zener Z3. Pendant la phase d'engagement la chute de tension aux bornes 1 et 2 est donnée fondamentalement par la chute sur les branches du pont P et sur le Zener Z2. Afin que cette chute soit la plus faible possible on doit utiliser un Zener Z2 ayant une tension de seuil la plus basse possible avec le courant de boucle minimum, dans la mesure o cela est compatible avec la tension de fonctionnement du circuit intégré. Si pendant la phase de dégagement le courant, dans ce cas beaucoup plus faible, passait encore sur Z2, il donnerait lieu à une tension qui ne garantirait plus la conservation du contenu dans la mémoire. Si l'on fait en sorte que ce courant, quelque faible qu'il soit, passe par la branche o est branché le circuit intégré (CMR), on devra uniquement veiller à ce que la tension que l'on pourrait atteindre soit limitée dans une mesure telle que le circuit intégré (CMR) ne soit pas alimenté à une tension supérieure au maximum permis. Cela est assuré par la diode Zener Z3, Placée en parallèle avec Z2 et ayant une tension de seuil plus élevée. Les valeurs de R1 et de R8 et celles de seuil des diodes Z1 et Z sont choisies de façon à ce que, avec les champs de tolérance normaux des composants, la tension aux extrémités du pont P soit inférieure à la tension de seuil de Z1 et que tout le courant qui traverse le circuit d'interface soit envoyé au circuit intégré; si, et uniquement si, par suite de quelque combinaison limite de tolérance, la tension aux extrémités du pont dépasse la valeur de seuil de ZI, l'excès de courant se referme à travers Q1 et R4: la résistance R6, citée précédem- ment, empêche que ce courant sur Q1 puisse amorcer la réaction. Emission des impulsions. L'émission des impulsions de sélection est réalisée en simulant, sur commande du rythmeur présent dans le circuit intégré (CMR), les interruptions de la ligne provoquées par les contacts du cadran d'appel, c'est-à- dire en faisant en sorte que le circuit d'interface présente une impédance élevée qui, comme cela a déjà été dit pour le dégagement, équivaut pour le central de commutation à l'ouverture de la ligne. Dans ce but les impulsions de sélection SC, émises par le rythmeur, amènent en conduct on le transistor Q3 qui interdit le transistor Q1, interrompant la réaction positive et interdisant le transistor Q2. L'interdiction de Q1 et de Q2 empêche que l'im- pédance présentée aux bornes 1 et 2 par le circuit d'interface soit affectée par les résistances de polarisation, de valeur peu élevée, R2, R3, R5 de la ligne on ne voit que R4 et R8, de valeur élevée, avec, en série, deux tensions fixes dues aux Zener Z1 et Z3. Protection contre les surintensités transitoires et con- tre les surtensions. Pendant la phase d'engagement, si le courant provenant de la ligne dépasse une valeur fixée à l'avance la dif- férence de potentiel aux extrémités de R9 amène en conduction Q3 même en l'absence des impulsions de sélection SC. Q3 soustrait, en conduisant, du courant de Q1 en en déplaçant le point de travail dans le sens de l'interdiction: la réaction Q1 et Q2 a tendance à s'ouvrir. Au fur et à mesure que le courant en ligne augmente Q3 devient de plus en plus conducteur soustrayant une plus grande quantité de courant à Q1 et à Q2 et limitant ainsi la montée du courant sur Z2. La protection agit déjà pour des surintensités temporai- res avec des surtensions inférieures à la tension de seuil du Zener Z4; si la surtension dépasse la valeur de seuil de Z4 la différence de potentiel aux extrémités de R amène à satura- tion Q3, interdisant complètement Q1 et Q2P Z4 entre en conduc- tion absorbant l'excès de courant et empêchant que Q1 et Q2 puissent travailler pendant un temps excessif dans des conduc- tions telles qu'ils soient endommagés ou détruits. Les diodes D4 et D5 en série servent à limiter la ten- sions aux extrémités de la résistance Rp, en sorte que, lorsque la surtension dépasse la valeur de seuil du Zener Z4 et que les transistors Q1 et Q2 se bloquent complètement, il ne se crée pas de tension inverse dangeureuse entre la base et l'émetteur de Q1. Il est possible de remplacer les diodes D4 et D5 par d'autres composants (par exemple une diode de Zener de faible valeur ou une diode spéciale) pourvu que leur tension de seuil soit inférieure à la tension inverse de rupture de la connexion base-émetteur du transistor Q1 et supérieure à la tension de seuil émetteur-base du transistor Q3. La résistance R10 de faible valeur, sert à limiter le courant qui, dans la dernière condition décrite, traverse deux diodes du pont P, les diodes D4, D et la diode Zener Z4. Sans sortir des limites de l'invention il est possible d'apporter à l'exemple de réalisation illustré dans la figure 2 les variantes, suggérées au technicien par l'expérience commune, de façon à l'adapter à des exigences particulières. On cite, à titre d'exemple, le critère de crochet SG, qui, suivant l'invention, a une valeur logique "élevée" lorsque le microtéléphone est accroché et une valeur logique "faible" lors- que le microtéléphone est décroché (engagement, crochet G fermé). Si le critère de crochet doit être connecté à un circuit intégré (CMR) qui exige une valeur logique "élevée" lorsque le micro- téléphone est décroché, le critère SG peut être obtenu, par exemple, au moyen d'une diode à partir du collecteur de Q1. Les variantes à apporter au circuit si les transistors Q3 et/ou Q2 sont du type pnp au lieu d'être du type npn ou vice versa sont elles aussi élémentaires pour le technicien. On indique enfin la possibilité d'adopter un multiplica- teur de tension, placé entre les diodes de Zener Z2 et Z à la place de la diode D2, dans le but de produire la tension VD - Vs du circuit intégré en partant d'une valeur de tension très faible aux extrémités de Z2, et, par conséquent, avec une chute de tension de ligne inférieure en phase d'engagement. REVENDICATIONS 1. Circuit d'interface pour un clavier électronique pour appareils téléphoniques comprenant aussi l'ensemble des touches et un circuit intégré contenant le décodeur, la mémoire et le rytmeur, ledit circuit d'interface étant caractérisé par le fait qu'il com- prend un premier et un deuxième transistors (Q1' Q2) de type com- plémentaire et connectés entre eux en réaction positive, un cir- cuit d'amorçage de ladite réaction, un troisième transistor (Q3) piloté par le critère de sélection (SC) produit par le rythmeur etapte à interdire ledit premier transiter (Q1) en interrompant la réaction, des moyens de protection contre la surtension et con- tre la surintensité, des moyens aptes à relever l'état du crochet de commutation produisant le critère de crochet (SG) et une pre- mière résistance (R1) de valeur élevée placée en parallèle avec le crochet de commutation (G). 2. Circuit d'interface suivant la revendication 1 carac- térisé par le fait qu'il est connecté à la boucle téléphonique à travers un seul pont de diodes (P). 3. Circuit d'interface suivant les revendications 1 ou 2 caractérisé par le fait que le premier transistor (Q1 a l'émet- teur connecté à un pôle du pont (P) au moyen d'une résistance (R9) de faible valeur, le collecteur connecté au deuxième pôle du pont (P) au moyen d'un diviseur (R2, R3) et la base connectée au moyen d'une résistance (R5) au collecteur du deuxième transistor (Q2) et que le deuxième transistor (Q2) a la base connectée aupoirt central dudit diviseur (R2, R3)et l'émetteur connecté au deuxième pôle du pont (P),caractérisé en outre par le fait que la tension d'ali- mentation du circuit intégré est obtenue à partir de la tension pré- sente entre l'émetteur du premier transistor et le collecteur du deuxième transistor, cette tension étant stabilisée au moyen d'une première diode de Zener (Z2). 4. Circuit d'interface suivant la revendication 3 carac- térisé par le fait qu'il comprend un multiplicateur de tension placé entre ladite première diode de Zener et au moins une des bornes (VD, Vs) d'alimentation du circuit intégré et par le fait que la tension entre lesdites bornes est stabilisée au moyen d'uredeuxième diode Zener (Z3) dont la tension de seuil est supé- rieure à celle de ladite première diode de Zener (Z2). 5. Circuit d'interface suivant les revendications 1 ou 2 caractérisé par le fait que le troisième transistor (Q3) a l'émet- teur connecté au premier pâle du pont (P), le collecteur et laba- se connectés à la base, respectivement à l'émetteur, du premier transistor (Q%) et qu'il est piloté à-la base par le critère de sélection (SC). 6. Circuit d'interface suivant les revendications 1 ou 2 caractérisé par le fait qu'entre la base du premier transistor et le deuxième pâle du pont (P) sont placées en série entre elles une troisième diode de Zener (Z1) et une deuxième résistance (R4) de valeur élevée, ainsi que par le fait qu'entre l'émetteur et le collecteur du deuxième transistor est placée une troisième résistance (R8) de valeur élevée. 7. Circuit d'interface suivant l'une quelconque des re- vendications 1 et 6 caractérisé par le fait que le circuit d'a- 25. morçage de la réaction comprend ladite troisième diode de Zener (Z1) et ladite deuxième résistance (R4) de valeur élevée. 8. Circuit d'interface suivant la revendication 1, carac- térisé par le fait que le critère de crochet (SG) est constitué par un niveau logique "faible" si le crochet "G" est fermé-et s'il est prélevé dans le point commun à une résistance et à une diode placées en série entre elles et connectées entre les émet- teurs du premier et le collecteur du deuxième transistor. 9. Circuit d'interface suivant la revendication 1 carac- térisé par le fait que le critère de crochet (SG) est constitué - 35 par un niveau logique "élevé" si le crochet (G) est fermé et s'il est prélevé, un moyen d'une diode, par le collecteur du premier transistor (Q1). il 10. Circuit d'interface suivant l'une quelconque des revendications de 1 à 5 caractérisé par le fait que les moyens de protection contre la surtension comprennent le troisième transistor (Q3) et une quatrième diode de Zener (Z4) apte à supporter des surtensions élevées et placée entre l'émetteur du premier transistor et le deuxième pôle du pont de diodes (P), ledit troisième transistor étant amené à saturation par la différence de potentiel aux extrémités de la résistance (R9) connectée entre le premier pôle du pont (P) et l'émetteur du premier transistor (Q1). 11. Circuit d'interface suivant la revendication 10 caractérisé par le fait que les moyens de protection contre la surtension comprennent au moins une diode connectée aux extré- mités de ladite résistance (R9). 12. Circuit d'interface suivant l'une quelconque des revendications 1 à 5 caractérisé par le fait que les moyens de protection contre la surintensité comprennent un troisième transistor (Q3) amené en conduction par la différence de poten- tiel aux extrémités de la résistance (R9) connectée entre le premier pôle (P) et l'émetteur du premier transistor (Q1). 13. Circuit d'interface suivant la revendication 12 caractérisé par le fait que les moyens de protection contre la surintensité comprennent une résistance (R1o) de faible valeur placée sur la boucle téléphonique en série avec le circuit d'interface.