FR 2458949 A1 19810102 FR 8012854 A 19800610 2458949, La présente invention est relative à une disposition de circuit pour l'essai d'un convertisseur analogique-numérique constitué par un réseau de pesage de signaux positifs, par un réseau de pesage de signaux négatifs, par un discriminateur et par un réseau logique de commande de ces réseaux. Chaque réseau de pesage comprend un nombre fixé à l'avance de générateurs de courant, dont la mise en service de chacun d'eux comporte le débit d'une valeur de courant fixée à l'avance, que l'on appel- lera poids par la suite, qui diffère de la valeur de courant débitée par le générateur contingu suivant une loi fixée à l'a- vance. On connaît les moyens à l'aide desquels il est possible d'essayer les circuits logiques d'un convertisseur analogique- numérique et on connaît aussi quelques modalités suivant les- -quelles on peut essayer lesdits réseaux de pesage. Ces modalités prévoient la mise en service d'un générateur de courant généri- que et la mesure de la valeur de courant débité par ce dernier dans le but de signaler s'il produit la valeur de courant qui a été prévue. L'essai est par conséquent effectué dans des con- ditions statiques, il réclame un temps particulièrement long et il n'est pas en mesure de mettre en évidence des anomalies qui peuvent surgir lorsque le convertisseur est soumis aux conditions opératives normales. Le but de la présente invention est la réalisation d'une disposition de circuit apte à simuler les conditions opératives normales dans le but de permettre l'essai de convertisseur ana- logique-numérique en peu de temps et dans des conditions dyna- miques. Dans ce but la disposition de circuit suivant l'inven- tion prévoit la présence en combinaison des éléments caractéris- tiques suivants - une unité d'entrée apte à rendre disponibles en sortie " 5 les codes relatifs à un canal fixé a l'avance, émis par le con- vertisseur analogique-numérique à essayer; - un simulateur de parole apte à produire, sur commande extérieure, des codes correspondant à ceux qui sont émis par le convertisseur analogique-numérique; - un comparateur apte à exciter sa propre sortie lorsque le code disponible à la sortie de l'unité d'entrée est plus grand que le code qui correspond à la sortie du simulateur.de-parole; - un réseau logique alimenté par ladite unit.é d'entrée, par ledit comparateur et par ledit simulateur de parole; f;r15 - un premier compteur, présentant une capacité de comp- tage égale au nombre de niveaux ide quantité prévus dans le convertisseur analogique-numérique à essayer, apte à compter en avant, ou bien en arrière, en réponse à la mise en service d'une première, ou bien d'une deuxième sortie dudit réseau dû logique; - un premier convertisseur numérique-analogique, qui re- çoit en entrée les codes disponibles à la sortie du premier compteur, comprenant un réseau de pesage de signaux positifs ain- si qu'un réseau de pesage de signaux négatifs mis en service - par ledit réseau logique qui excite une troisième, ou bien une quatrième sortie; un deuxième compteur apte à compter en avant, ou bien en arrière, en réponse à la mise en service d'une cinquième ou bien d'une sixième, sortie dudit réseau logique, f' - un deuxième convertisseur numériqueanalogique dont les niveaux de quantité. présentent une valeur égale à une fraction entière de la valeur que présentent les niveaux de quantité dudit premier convertisseur numérique-analogique; - un circuit additionneur, alimenté par ledit premier et par ledit deuxième convertisseur numérique-analogique, à la sortie duquel est prévu un instrument mesureur. D'autres caractéristiques de l'invention résulteront plus clairement de la lecture de la description suivante rela- tive à un exemple non limitatif de réalisation et en référence aux figures du dessin ci-joint sur lesquelles: - la figure 1 montre un schéma par blocs de la disposi- tion de circuit réalisée suivant l'inventinn; - la figure 2 montre dans le détail le simulateur de parole SP de la figure 1; - la figure 3 montre l'allure de la tension qui corres- pond à la sortie du circuit additionneur CS de la figure 1 Dans la figure 1 on a indiqué par ST la disposition de circuit réalisée suivant l'invention, laquelle prévoit la présen- ce d'une unité d'entrée UI qui est alimentée par les codes dis- ponibles à la sortie du convertisseur analoque-numérique AD que l'on veut essayer, par une séquence d'impulsions de synchro- nisation CK et par des signaux K disponibles à la sortie d'un compteur de canaux (non illustré) apte à compter les canaux dans lesquels est subdivisée la trame du signal qui correspond à la sortie de ladite unité AD. Les signaux K parviennent à une unité UA apte à exciter sa propre sortie lorsqu'à la sortie de l'unité AD correspondent les codes relatifs à un canal fixé à l'avance; l'excitation de la sortie de l'unité UA comporte la mémorisation des codes relatifs audit canal dans un registre d'entrée RI. Le bit exprimant le signe de l'échantillon de signal auquel se rapporte le code mémorisé dans le registre RI est transféré dans une mémoire du bit de signe MS, tandis que les bits exprimant l'amplitude de l'échantillon de signal7parvien- nent à la première entrée b d'un circuit comparateur CM qui reçoit sur la deuxième entrée a autant de bits disponibles à la sortie d'un simulateur de parole SP. La sortie de la mémoire MS, les sorties du comparateur CM et les sorties du simulateur de parole SP parviennent en entrée à un réseau logique RL qui commande un premier et un deuxième compteur CN1 et CN2 du type en avant en arrière. L'unité CN1 présente Il sorties qui parviennent à au- tant d'entrées d'un convertisseur numérique-analogique DA1cori- prenant un réseau de pesage de signaux positifs et un réseau de pesage de signaux négatifs mis respectivement en service par les signaux R+ et Rqui correspondent à la sortie du réseau logique RL; chacun de ces réseaux est apte à rendre disponibles en sortie 211 niveau de quantité chacun desquels -5 présente une valeur fixée à l'avance (par exemple l mV,). L'unité CN2 présente 5 sorties qui parviennent à autant d'entrées d'un convertisseur numérique-analogique DA2 qui comprend un réseau de pesage constitué par cinq poids aptes à rendre disponibles en sortie 25 niveaux de quantité chacun desquels présente une valeur égale à 1/8 de la'valeur que pré- sentent les niveaux de quantité qui correspondent à la sortie de l'unité DA1. La première opération à effectuer pour l'essai de l'uni- té AD consiste à mesurer la valeur que présente le niveau 0 de cette unité par rapport à la masse du mesureur de tension M et par rapport au niveau 0 du convertisseur numérique-analogique DA1; cette opération est indiquée dans la technique spécifique par le terme!'recherche du décalage" ce terme sera utilisé dans la suite de la description dans le sens qui a été précisé ci- dessus. Dans la-figure 3 du diagramme a) on a indiqué par 0Vm le niveau de tension 0 relatif au mesureur de tension, on a indiqué par 0Va le niveau de tension 0 relatif au convertisseur analogique-numérique AD à essayer et on a indiqué par 0Vd le niveau de tension 0 relatif au convertisseur numérique-analogi- que DA1; dans la figure 3a on considère donc le cas oûle déalge est positif puisque le niveau 0V est positif par rapport au ni- a veau 0Vd. La recherchedu d7calage est mise en marche par l'opé- rateur qui, en appuyant sur la touche T1 provoque à mise à zéro des compteurs CN1 et CN2.; à la sortie de l'unité DA1 et DA2 correspond par conséquent le niveau de tension OVd qui devient négatif par rapport au niveau de tension 0Va, ce qui fait que le discriminateur de l'unité AD répond comme si à son entrée était présente une tension négative: c'est pourquoi il émet en sortie un bit présentant la valeur logique 1 qui est situé dans un canal fixé à l'avance (par exemple canal 13) et qui est en- voyé à l'unité d'entrée UI. Lorsqu'à la sortie de l'unité AD correspondent les co- des relatifs à ce canal 13, l'unité UA excite sa propre sortie provoquant le transfert dudit bit présentant la valeur logique 1 dans le registre Ri; ce bit est ensuite transféré dans la mémoi- re MS prévue pour la mémorisation du bit de signe. Le réseau logique RL commande, en présence d'un bit présentant le niveau le niveau logique 1, l'avancement d'un pas du compteur CN1 dont les trois dernières sorties prennent la configuration 001 qui est convertie en un niveau de tension positif de l'unité DA1 puisque l'unité RL a excité aussi la sortie.R+ provoquant l'in- sertion du réseau de pesage de signaux positifs. Sur la base des conditions de la figure 3a, le discriminateur de l'unité AD relè- ve la présence de conditions analogues aux conditions précédentes, à la suite de quoi il Emet de nouveau un bit présentant la valeur logique 1 qui, suivant les modalités décrites, parvient à la mémoire MS; le réseau logique -RL, ne relevant aucun changement du bit de signe, commande un avancement ultérieur du compteur CN1 dont les trois dernières sorties revêtent la configuration 010. Ce code est converti par l'unité DA1 dans le niveau de tension 2Vd excédant le niveau 0Va, ce qui fait que le discrimi-- nateur de l'unité AD émet dans ce cas un bit présentant la valeur logique 0 qui parvient à la mémoire MS. Le réseau logique RL relève un changement de la valeur du bit de signe, ce qui fait qu'il arrête l'avancement du compteur CN1 et qu'il autorise le comptage en arrière du compteur CN2, dont les trois dernières sorties revêtent la configuration 001.Ce code est converti par l'unité DA2 en un niveau de tension égal à 1/8 de mV. qui est destiné à être soustrait à la tension 2Vd' Sur la base des conditions de la figure 3a, le discri- minateur de l'unité AD émet de nouveau un bit présentant la valeur logique 0-qui, à travers les unités RI et MS, parvient à l'unité RL, laquelle commande le comptage en arrière de pas ultérieurs accomplis par l'unité CN1 jusqu'au moment o la tension qui correspond à la sortie de l'unité CS est inférieure à la tension 0Va. f. Lorsque cette condition se vérifie, à la sortie de l'unité AD correspond de nouveau un bit présentant la valeur 1, qui, à travers l'unité RI et MS, parvient au réseau logique RL, lequel, après avoir mis en évidence ce changement ultérieur du bit de signe, arrête le comptage de l'unité CN2 et met en a service un dispositif apte à avertir l'opérateur qu'il peut procéder à la lecture de la valeur de tension qui correspond à la sortie de l'unité CS. i!: -Dans le cas en question l'instrument mesureur M indi- 1.0 quera une tension égale à-.0, 6 mV. dont l'opérateur devra tenir compte pendant le contrôle de la valeur des poids relatifs à l'unité AD puisque le niveau 0 de cette unité diffère du poten- tiel de référence de l'instrument mesureur M d'une quantité égale à 0,6 mV. 1: 5 On examine maintenant le cas o le décalâ est négatif :; comme cela est illustré dans le diagramme b) de la figure 3. On peut remarquer en effet que le signal 0Vd est positif par rapport au signal OVa, à la suite de quoi le discriminateur de l'unité AD se comporte comme lorsqu'à son entrée est présent un échantil- lon de signal présentant un signe positif et il émet, par consé- quent, un bit présentant la valeur logique 0; à travers le re- gistre RI et la mémoire MS ce bit parvient au réseau logique PL lequel commande l'aVancement d'un pas du compteur CN1 et met en service la sortie R- rendant apte le réseau de pesage de signaux :25 positifs, prévu dans ladite unité DA1, à convertir le code qui correspond à la sortie de l'unité CN1. A la sortie de l'unité CS correspond par conséquent un signal de niveau lVd qui est inférieur par rapport au niveau 0Va, ce qui fait qu'à la sortie de l'unité AD correspond dans ce cas un bit présentant la valeur logique 1. Le réseau logique RL relève le premier changement du bit de signe, à la suite de quoi il arrête le compteur CN1 et il autorise le comptage en avant du compteur CN2 jusqu'à ce que la tension qui correspond à la sortie de l'unité CS dépasse ledit niveau 0Va. a L Dans ces conditions, à la sortie de l'unité AD corres- it: pond un bit présentant la valeur logique 0, à la suite de quoi l'unité RL relève le deuxième changement du bit de signe et arrête par conséquent le comptage de l'unité CN1,, de même qu'il met en service ledit dispositif avertisseur, autorisant la lecture de la valeur de tension qui correspond à la sortie de l'unité CS. Dans le cas considéré l'instrument M indiquera que l'unité AD présente un décalEgenégatif égal à 0,2 mV. dont l'opérateur devra tenir compte au cours de la recherche de la valeur des poids de l'unité AD même. Une fois que la recherche du décalage, qui est effec- tuée suivant l'une des deux procédures qui viennent d'être décri- tes, est terminée, l'opérateur, en appuyant sur une touche T2, entreprend la recherche de la valeur du premier poids et, au moyen d'un commutateur T3, il autorise le contrôle du réseau de pesage positif, ou bien le contrôle du réseau de pesage né- gatif de l'unité AD. On considère maintenant le cas o l'unité AD soumise à l'essai présente un décalage positif coïncidant par -exemple avec celui qui est illustré dans la figure 3a et o l'opérateur posi- tionne le commutateur T3 de façon à autoriser le contrôle du réseau de pesage positif comme cela est illustré dans la figure 3c. L'actionnement de la touche T2 comporte la mise à zéro du compteur CN2 (à la suite de quoi à la sortie de l'unité DS correspond une tension V0 émise par DA1) et comporte l'écri- ture du code 001 dans les trois dernières cellules du simulateur de parole SP; puisqu'à la sortie de l'unité AD correspond un code dans lequel les trois bits les moins significatifs présen- tent la valeur logique 0, le comparateur CM excite sa propre sor- tie a > b. Cet évènement est relevé par l'unité RL laquelle, en présence d'undécalage positif, commande l'avancement d'un pas du compteur CN1, à la sortie duquel correspond un code qui est converti en un signal analogique présentant le niveau 3Vd par l'unité DA1,; il est ensuite converti par l'unité AD en un code dont les trois bits les moinis significatifs présentent la valeur 001 puisque le niveau 3Vd dépasse le niveau IVa, mais est inférieur au niveau 2Va. Ce code parvient au registre RI et il est comparé à celui qui est disponible à la sortie de l'unité S?. L'unité CM relève l'identité des codes présents à ses propres entrées, à la suite de quoi elle excite sa propre sortie a _ b et, par conséquent, il s'en suit que le réseau logique RL arrête le comptage de l'unité CN1 et met en train le comptage en arrière de l'unité CN2 jusqu'à ce que le comparateur CM excite de nouveau la sortie a>b. Dans ces conditions RL arrête aussi le compteur CN2 et autorise la lecture de la valeur de tension qui correspond à la sortie de l'unité CS; dans les conditions représentées dans la figure l'instrument mesureur M relèvera une tension égale à 1,6mV dont il faut soustraire la tension de 0,6 mV. dueau décalage dé- terminé précédemment, à la suite de quoi il résulte que la valeur du premier poids est corrigée car elle vaut 1 mV. Si l'opérateur veut aussi vérifier la valeur du deuxième poids il actionne de nouveau la touche T2 provoquant l'apparition du code 010 aux trois dernières sorties de l'unité SP ainsi que la rise à zéro du compteur CN2. Le réseau logique RL commande donc l'avancement d'un autre pas du compteur CN1 et successive- ment le comptage en arrière du compteurCN2 jusqu'à ce que l'unité CM signale la présence de la condition a> b. C'est à cet instant qu'est autorisée-la lecture de la valeur du signal qui correspond à la sortie de l'unité CS et la valeur du deuxième poids est déterminée an 5tant de la valeur lue sur l'instrument mesureur M la valeur de décalage déterminée précédemment. Des opérations analogues permettent de parvenir à la détermination de la valeur des autres poids de,.l'unité AD. On examine maintenant à l'aide de la figure 3d le cas ou l'unité AD soumise à l'essai présente undécalage positif et. o l'opérateur veut vérifier la valeur des poids du réseau négatif, ce qui fait qu'il actionne la touche T2 et qu'il positionne la touche T3 de façon à préparer le réseau logique RL en vue de l'analyse dudit réseau de pesage négatif. L'actionnement de la touche T2 provoque la mise à zéro du compteur CN2, ainsi que l'écriture du code 001 dans les trois dernières cellules du simulateur de parole SP; puisque l'unité AD rend disponible en sortie un code dont les trois derniers bits présentent la valeur logique 0, l'unité CM excite sa propre sortie a> b, à la suite de quoi le réseau logique RL, en présen- ce d'un décale positif et du positionnement particulier de TX, commande le comptage en arrière d'un pas du compteur CN1. Ce code est converti en un niveau de tension égal à lVd de l'unité DA1 et il parvient à l'unité AD laquelle émet-en sortie un code dont les trois bits les moins significatifs présentent encore la valeur logique 0: il s'en suit que le comparateur CM excite de nouveau la sortie a> b, ce qui fait que le réseau logique RL commande le comptage en arrière d'un autre pas de la part de l'unité CN1. A la sortie de l'unité DA1 correspond dans ce cas un niveau de signal égal à 0Vd qui devient inférieur au niveau -1Va, ce qui fait qu'à la sortie de l'unité AD correspond un code dont les trois bits les moins significatifs présentent une valeur G01; ces bits parviennent en entrée au comparateur CM qui, dans ce cas excite la sortie a Dans ces conditions le réseau logique RL arrête le compteur CN1 et autorise le comptage en avant du compteur CN2 qui sera arrêté quand le comparateur CM signalera au réseau logique RL la présence de la condition a>b. Le réseau logique RL auto- rise en outre la lecture de la valeur de tension qui correspond à la sortie de l'unité CS; si l'on se réfère à la figure 3d l'instrument M indiquera une tension égale à -0,4 mV.; le pre- mier poids de ce réseau négatif présente donc une valeur correcte puisque, si l'on additionne la valeur que l'on vient de lire et la valeur de décalage déterminée précédemment (0,6 mV.) il résul- te que ce premier poids vaut 1 mV. Le contrôle de la valeur des autres poids de ce réseau négatif peut s'effectuer suivant une procédure analogue à celle que l'on vient de décrire. Si l'on examine maintenant à l'aide de la figure 3e la condition o l'unité AD à essayer présente un décalage négatif et o l'opérateur veut essayer le réseau de pesage positif, en vue de quoi il actionne la touche T2 et il positionne la touche T3 de façon à préparer le réseau logique RL pour l'analyse du réseau positif. Dans le cas o le décalage présente une valeur coinci- dant avec celle qui a été illustrée dans le diagramme b de la figure 3, en actionnant là touche T2 l'opérateur provoque la mise à zéro du compteur Cil2 ainsi que l'écriture du code 001 dans les trois dernières sorties de l'unité. SP. Puisque le code qui cor- respond à la sortie de l'unité AD présente les trois derniers bits à valoir logique 0, l'unité CM excite sa propre sortie a>b et cet événement est relevé par le réseau logique RL qui, en présence d'un décalage négatif et du positionnement de T3, com- mande le comptage en arrière d'un pas du compteur CN1; à la : sortie de l'unité DA1 correspond un niveau de tension égal à 0d qui parvient à la sortie AD laquelle émet en sortie un code pré- sentant tous les bits à la valeur logique 0 car le niveau 0Vd ne dépasse pas le niveau lVa. Ce code parvient à l'unité CM qui, comme dans le cas précédent, excite la sortie. a>b, à la suite de quoi le réseau logique RL commande l'avancement d'un pas du compteur CN1 et, par conséquent, à la sortie de l'unité DA1 cor- respond la tension lVd. $'5 Cette tension parvient à l'unité AD qui émet en sortie- un code dont les trois derniers bits présentent la valeur 001, à la suite de quoi le comparateur CM, en relevant l'identité des codes présents à ses propres entrées, excite la sortie a b; la lecture de la valeur de tension présente à la sortie de l'unité CS sera en outre possible; la valeur du premier poids est calculée en ajoutant aux 0,8 mV. indiqués par l'instrument M les 0,2 mV. de décalage déterminé précédemment. On examine,enfin le cas o l'unité AD soumise à l'essai présente un décalage négatif et o l'opérateur veut essayer le réseau.de pesage négatif, en vue de quoi il actionne la touche T2 ramenant à zéro le compteur CN2 et provoquant l'é- criture de code 001 dans les trois-dernières sorties du simula- teur de parole SP. Puisqu'à la sortie de l'unité AD correspond un code présentant tous les bits à la valeur logique 0 l'unité CM excite sa propre sortie a>b et, par conséquent, le réseau logique EL2 $5 commande l'avancement d'un pas du compteur CN1. A la sortie de l'unité DA1 correspond dans ce cas un niveau de tension égal à -2Vd qui Darvient à l'unité AD 2aquelle il émet en sortie un code dont les trois derniers bits présentent la configuration 001 puisque ce niveau -2Vd est inférieur au niveau -1Va Ledit code parvient au comparateur CM qui excite la sortie a b; la lecture de la valeur de tension disponible à la sortie de l'unité CS sera donc possible. L'instrument mesureur M indiquera dans le cas en question un niveau de tension égal à -1,2 mV. dont il faut soustraire les 0,2 mV. relatifs au décalage déterminé précédemment. La valeur des autres poids est déterminée par des actionnements successifs de la touche T2 qui comporte la mise en marche de cycles analo- gues à celui que l'on vient de décrire. On décrit maintenant le fonctionnement du simulateur de parole SP lequel prévoit la présence d'un premier circuit monostable MN. destiné à être activé au moyen de la touche T1 sur laquelle appuie l'opérateur lorsqu'il -veut entreprendre la recherche du décalage; l'impulsion disponible à la sortie de l'unité MN1 ramène à zéro les compteurs CN1 et CN2, un autre compteur CN3, un registre à décalage SR et enfin un circuit bis- table FF du type D. La recherche de décalage prévoit en effet qu'à l'instant initial, les convertisseurs numériques-analogiques DA1 et DA2 émettent leur propre niveau de 0Vd et elle prévoit aussi que toutes les sorties du simulateur de parole SP présentent la valeur logique 0. Une fois que la recherche de décalage est terminée, l'o- pérateur actionne la touche T2 pour relever la valeur du premier poids et il provoque l'activation d'un deuxième circuit mono- stable MN2 à la sortie duquel correspond une impulsion de durée non inférieure à une trame de la période t suivant laquelle est organisé le signal qui correspond à la sortie de l'unité AD. Cette impulsion est utilisée pour commander le trans- fert d'un bit, présentant la valeur logique 1 et disponible à 'a sortie de l'unité FF, dans un registre à décalage SR; la même impulsion provoque aussi la mise à zéro à l'unité FF dans le but de rendre apte au chargement de bits présentant la valeur logi- que 0 l'unité SR. . Après un premier actionnement de la touche T2 aux sorties A, B, C, W, X, Y, Z des unités SR et CN est disponible la configuration binaire 0000001, correspondant à l'insertion du premier poids, qui parvient en entrée au circuit comparateur CM,. Après avoir relevé la valeur du premier poids, l'opérateur actionne de nouveau la touche T2 provoquant le décalage d'un pas du bit présentant la valeur logique 1, à la suite de quoi aux- dites sorties des unités SR et CN correspond la configuration binaire 000010, correspondant à l'insertion du deuxième poids, et ainsi de suite jusqu'à ce qu'au quatrième actionnement on enregistre la production de la configuration binaire 00010000 nécessaire pour relever la valeur du cinquième poids, Le cin- quième actionnement de la touche T2 provoque le transfert dudit bit présentant la valeur logique 1 sur la cinquième sortie de l'unité SR, autorisant un premier circuit porte P1 et interdi- sant un deuxième circuit porte P2 lequel empêche le chargement d'autres impulsions dans le registre SR. L'autorisation du circuit porte P1 comporte l'aptitude au comptage de l'unité CN permettant la production de la confi- guration binaire 0010000 nécessaire pour relever la valeur du sixième poids. Des actionnements successifs de la touche T2 sont comptés par l'unité CN3 qui présente une capacité de comptage * égale à 23, à la suite de quoi au onzième actionnement on enre- gistre la production de la configuration binaire 1110000 néces- saire pour relever la valeur du onzième poids. A l'actionnement successif de la touche T2 on enregistre lamise à zérodes sorties A, B, C du compteur CN3 ainsi que l'acti- vation de sa quatrième sortie sur laquelle apparaît une impulsion qui, à travers une unité de somme logique OR rétablit les condi- tions initiales. REVENDICATIONS 1. Disposition de circuit pour l'essai d'un convertis- seur analogique-numérique constitué par un réseau de pesage de signaux positifs, par un réseau de pesage de signaux négatifs, par un discriminateur et par un réseau logique de commande de ces réseaux, caractérisée par le fait qu'elle comprend une unité d'entrée (UI) apte à rendre disponibles en sortie les codes, relatifs à un canal fixé à l'avance, émis par le convertisseur analogique-numérique (AD) à essayer; un simulateur de parole (SP) apte à produire, sur commande extérieur, des codes corres- pondants à ceux qui sont émis par un convertisseur analogique- numérique lorsque sont insérés les différents poids de l'un desdits réseaux; un comparateur (CM) apte à exciter une première sortie lorsque le code disponible à la sortie du simulateur de parole (SP) est plus grand que le code qui correspond à la sortie de l'unité d'entrée (UI) et apte aussi à exciter une deuxième sortie en présence de la condition contraire ou bien lorsque ces codes coincident; un réseau logique (RL) alimenté par ladite unité d'entrée (UI), par ledit comparateur (CM) et par ledit simulateur de parole (SP); un premier compteur (CN1) présentant une capacité de comptage égale au nombre des niveaux de quan- tité prévus dans le convertisseur analogique-numérique (AD) à essayer, apte à compter en avant, ou bien en arrière, eh réponse à la mise en service d'une première sortie, ou bien d'une deu- xième sortie, dudit réseau logique; un premier convertisseur numérique-analogique (DA1) qui reçoit en entrée les codes dis- ponibles à la sortie du premier compteur (CN1), comprenant un réseau de pesage de signaux positifs ainsi qu'un réseau -Je pesage je siegaux 24584f -14 négatif mis en service par ledit réseau logique qui excite une troisième sortie (R+) ou bien une quatrième sortie (R-); un deuxième compteur (ON2) apte à compter en avant, ou bien en arrière, en réponse à la mise en service d'une cinquième sortie, ou bien d'une sixième sortie, dudit réseau logique (RL); un deuxième convertisseur numérique-analogique (DA2) dont les ni- veaux de quantité présentent une valeur égale à une frac- tion entière de la valeur que présentent les niveaux de quanti- i0. fication dudit premier convertisseur numérique-analogique (DA1); un circuit additionneur, alimenté par ledit premier et par ledit deuxième convertisseur numérique-analogique (DA1 et DA2) à la sortie duquel correspond un premier signal, destiné à être codifié par le convertisseur analogique-numérique (AD) à essayer; A5 un mesureur de tension (M) connecté à la sortie du circuit addi- tionneur (CS). !:' 2. Disposition de circuit suivant la revendication 1 caractérisée par le fait que le simulateur de parole (SP) com- prend un premier circuit monostable (MN1), destiné à être mis en service au moyen d'une première touche (T1), à la sortie de laquelle correspond un deuxième signal qui ramène à zéro ledit premier et ledit deuxième compteur (ON1 et CN2), un troisième compteur (CN3), un registre à décalage (SR) et qui provoque la c. ommutation à l'état ON d'un circuit bistable (FF) du type D, et !' Àqui comprend aussi un deuxième circuit monostable (MN2) destiné êt re mis en service au moyen d'une deuxième touche (T2), à la sortie de laquelle correspond un troisième signal de durée non inférieure à la période suivant laquelle est organisé le signal qui correspond à la sortie du convertisseur analogique-numérique (AD); caractérisée ultérieurement par le faitque le deuxième signal parvient sur l'entrée de synchronisation dudit circuit bistable (FF) dont l'entrée des données est connectée à la-masse et dont la sortie est connectée à l'entrée du registre-à déca- lage (SR) dont les 4 premières sorties (Z,Y,X,W) alimentent autant d'entrées dudit circuit comparateur (CM) tandis que la cinquième sortie rend apte un premier circuit porte (P2); caractérisée en outre par le fait que le premier circuit porte (Pi) reçoit en entrée ledit troisième signal qui rend apte l'entrée de comptage dudit troisième compteur (CN3) dont les sorties (B,C,A) parvien- nent aux autres entrées dudit circuit comparateur (CM), tandis que le deuxième circuit porte reçoit lui aussi en entrée ledit troisième signal et alimente l'entrée de synchronisation du registre à décalage (SR); caractérisée enfin par le fait qu'elle comprend un commutateur (T3) dont le positionnement prépare le réseau logique (RL) à l'analyse du réseau de pesage positif, ou bien négatif, du convertisseur analogique-numérique (AD) à essa- yer. 3. Disposition de circuit suivant la revendication i, caractérisée par le fait que l'unité d'entrée comprend une unité (UA) apte à exciter sa propre sortie lorsqu'à la sortie du con- vertisseur analogique-numérique (AD) correspondent les codes re- latifs à un canal fixé à l'avance, par le fait que l'excitation de la sortie de l'unité (UA) comporte la mémorisation de ces co- des dans un registre d'entrée (RI) et par le fait que les sept, premières sorties du registre d'entrée (RI) parviennent en entrée audit circuit comparateur (CM) tandis que la huitième sortie par- vient en entrée à une mémoire du bit de signe (MS) qui alimente ledit réseau logique (RL). 4. Disposition de circuit suivant la revendication 1 caractérisée par le fait que, pour la recherche de la valeur de décalage, le réseau logique (RL), une fois que la première touche (T1) a été actionnée, commande le comptage en avant du premier compteur (CN1) ainsi que la mise en service dudit réseau de pesage négatif, ou bien positif, du premier convertisseur numéri- que-analogique (DA1) en réponse à la présence du signe négatif, ou bien positif, dudit premier signal, qu'elle commande en outre l'arrêt du premier compteur (CN1) ainsi que lé comptage en arriè- re, ou bien en avant, du deuxième compteur (CN2) lorsque ce pre- mier signal change de signe et qu'elle commande enfin l'arrêt du deuxième compteur (CN2) lorsque ce premier signal change de nouveau de signe. 5. Disposition de circuit suivant les revendications 1 et 2 caractérisée par le fait que pour déterminer la valeur des différents poids du convertisseur analogique-numérique (AD, une fois qu'il a été mis en évidence que le convertisseur analogique-numérique (AD) présente un décalage positif et une fois qu'on a actionné la deuxième touche (T2), le réseau.logique (RL) commande le comptage en avant, ou bien en arrière, du pre- mier compteur (CN1), suivant que le commutateur (T3) est posi- tionné pour analyser ledit réseau de pesage positif, ou bien pour analyser ledit réseau de pesage négatif, qu'il commande l'arrêt, du premier compteur ainsi que le comptage en arrière, ou bien en avant, du deuxième compteur (CN2) lorsque devient active la deu- xième sortie du circuit comparateur (CM) et qu'il commande l'ar- rêt du deuxième compteur lorsque le circuit comparateur (CM) excite de nouveau la première sorte. 6. Disposition de circuit suivant les revendications 1 et 2 caractérisée par le fait que, pour la détermination de la valeur des différents poids du convertisseur analogique- numérique (AD), une fois qu'il a été mis en évidence que le convertisseur analogique-numérique (AD) présente un décalage négatif et une fois que la touche (T2) a été actionnée, le réseau logique (RL) commande le comptage en avant, ou bien en arrière, du premier compteur (CN1) suivant que le commutateur (T3) est positionné pour analyser ledit réseau de pesage positif, ou bien pour analyser ledit réseau de pesage négatif, qu'il commande l'arrêt du premier compteur ainsi que le comptage en avant, ou bien en arrière *du deuxième compteur quand la deuxième sortie du circuit comparateur (CM) devient active et qu'il com- mande l'arrêt du deuxième compteur (CN2) lorsque le circuit comparateur (CM) excite de nouveau la première sortie.