FR 2128630 A1 19721020 FR 7207586 A 19720303 72 07586 1 2128630 Lg présente invention concerne des éléments de mémorisation et do traitement qui peuvent être montés,par exemple3dans des circuits logiques à seuil. Certains des circuits logiques connus à seuil sont plus 5 simples et moins coûteux à réaliser que les circuits booléens qui assurent la même fonction logique. Un circuit à trois signaux d'entrée binaires constitue l'un de ces circuits à seuil plus simple que le circuit logique booléen équivalent. Les circuits multiplicateurs en série connus comportent 10 plusieurs étages de circuits à trois signaux d'entrée binaires, connectés en cascade, et qui cumulent une somme constituant une partie du produit cherché. Il est possible de réduire la durée du cycle de détermination du total cumulé en mémorisant momentanément le total déterminé dans chaque circuit à trois entrées, avant de 15 l'appliquer à l'entrée du circuit suivant. Ces circuits multiplicateurs en série sont réalisés avec des circuits booléens à trois signaux d'entrée binaires, entre lesquels sont intercalés des circuits basculeurs. Compte tenu du fait que certains additionneurs logiques 20 à seuil sont plus simples que les additionneurs logiques booléens équivalents et que les multiplicateurs en série rapides comportent des éléments de retard intercalés entre leurs étages additionneurs, un élément de circuit qui mémorise les données et qui les traite selon les techniques de logique à seuil serait très utile. 25 Les portes logiques à seuil connues comportant un groupe de circuits de commande d'intensité semblent être avantageuses, mais il leur manque les éléments de retard qui sont intercalés entre les circuits à trois signaux d'entrée binaires des multiplicateurs en série. Elles permettent de traiter les données selon 30 la logique à seuil, mais elles sont incapables de les mémoriser. La présente invention concerne un élément perfectionné de mémorisation et de traitement, destiné à être incorporé dans un circuit logique à seuil. Un élément de mémorisation et de traitement selon l'inven-35 tion est constitué par un circuit à deux états comportant une première et une seconde borne de sortie, un dispositif de couplage destiné à appliquer les signaux d'entrée audit circuit, ce dernier étant agencé de manière à délivrer, à ses bornes de sortie , pmd original 72 07586 ^ 2128630 des signaux qui représentent son état, un premier et un second organe d'emmagasinage de charge, un premier et un second commutateur destinés à relier respectivement lesdites première et seconde borne de sortie auxdits premier et second organe d'emmagasinage de charge, de manière qu'ils enregistrent l'état dudit 5 circuit sous forme de quantité d'électricité, et un dispositif qui aiguille un courant d'une intensité prédéterminée vers l'une, ou l'autre desdites bornes de sortie de l'élément, en fonction de la charge emmagasinée par lesdits premier et second organes d'emmagasinage. i 10 Ledit circuit est constitué de préférence par un circuit bistable, comportant une première et une seconde borne d'entrée. Ledit dispositif de couplage est constitué par un premier et second dispositif qui appliquent respectivement les signaux d'entrée sur deux fils, auxdites première et seconde bornes d'entrée. 15 Lesdits premier et second commutateurs sont constitués par un premier et un second composant à conductibilité dissymétrique. Le circuit bistable peut comporter deux transistors connectés en croix de manière qu'ils soient conducteurs à tour de rôle. Lesdits premier et second organes d'emmagasinage de charge peuvent être 20 constitués chacun par la capacité parasite base-collecteur de l'un de deux transistors à charge d'émetteur, et ledit dispositif d'aiguillage peut consister en deux transistors à couplage par émetteur. Le premier et le second dispositif peuvent être constitués chacun par un transistor monté en collecteur commun, dont la 25 conductivité est opposée à celle des transistors dudit circuit bistable, et dont les émetteurs sont connectés chacun à l'une desdites première et seconde bornes d'entrée. Un dispositif délivre un signal de commande qui ferme et qui ouvre alternativement lesdits commutateurs et qui ouvre et 30 ferme alternativement lesdits dispositifs de couplage de signaux ' d'entrée. Un circuit logique à seuil peut comporter plusieurs éléments selon l'invention, les bornes de sortie de chacun d'eux étant connectées chacune à l'une correspondante de deux lignes 35 logiques à seuil, ce circuit comprenant un dispositif qui délivre un signal de commande qui ouvre les commutateurs de chacun desdits éléments et ferme lesdits dispositifs de couplage de signaux d'entrée, et alternativement ferme lesdits commutateurs et ouvre éad original 72 07586 ? 2128630 les dispositifs de couplage de signaux d'entrée de chacun desdits éléments, et un dispositif qui, en fonction des courants que lesdits premiers éléments font circuler dans lesdites lignes, applique des potentiels prédéterminés sur ces lignes. Le circuit peut 5 comporter une source de tension de référence et un dispositif qui compare le potentiel de l'une desdites lignes avec la tension de référence lorsque le dispositif de couplage de signaux d'entrée est fermé. Ce dispositif de comparaison peut être constitué par un autre élément selon l'invention. 10 L'invention sera décrite plus en détail en regard des dessins annexés à titre d'exemple nullement limitatif. Sur ces dessins : la figure 1 représente le schéma d'un élément de mémorisation et de traitement selon l'invention; 15 la figure 2 est un diagramme de temps des signaux de com mande appliqués à'l'élément de la figure 1 au cours d'un cycle de fonctionnement; les figures 3 A et 3 B montrent la représentation symbolique de l'élément de mémorisation et de traitement de la figure 1; 20 la figure -4- représente une variante du circuit d'entrée de l'élément de là figure 1; la figure 5 est un schéma synoptique d'un circuit additionneur logique à seuil comportant un groupe d'éléments de mémorisation et de traitement; 25 la figure 6 est un schéma synoptique d'un circuit logique à seuil de complémentation à deux, comportant un groupe d'éléments de mémorisation et de traitement et , les figures 7, 8 et 9 sont des schémas synoptiques de différents circuits logiques à seuil de complémentation à deux. 30 La figure 1 représente un élément de mémorisation et de traitement 10, aux bornes 11 et 12 duquel sont appliquées des données d'entrée sur deux fils; Lorsqu'une donnée est mémorisée dans l'élément 10, une unité de courant de sortie représentant cette donnée est"aiguillée vers l'une ou l'autre des deux bornes de 35 sortie 13 et H. Les bornes d'entrée 11 et 12 sont reliées aux entrées d'un circuit basculeur 20, par 14intermédiaire de deux transistors 16 et 17 connectés en'charge d'émetteur et deux transistors 18 et"19 bad original 72 07586 11 - 2128630 connectés en diode. Ce circuit basculeur 20 comporte deux transistors 21 et 22 connectés en diagonale de manière à être conducteurs à tour de rôle. Une source 23, représentée symboliquement par un cercle 5 entourant un signe "+" , fournit la tension d'alimentation du circuit basculeur 20. Ce symbole représente la borne positive d'une source de tension constante connectée dans le circuit au point représenté et dont la borne négative est reliée à la masse. Dans 1' ensemble de la figure 1, ces symboles représentent des connexions 10 avec la même source d'alimentation. Une autre source de polarisation 15 est reliée à l'élément 10 de mémorisation et de traitement par une borne 24.Cette source délivre un signal 25 de commande de polarisation périodique, représenté sur la figure 2, et qui commande le fonctionnement du 15 circuit basculeur 20 de la figure 1. Le circuit basculeur est en position d'attente lorsque le signal 25 de la figure 2 est au potentiel positif inférieur représenté entre les instants t^ et tg. Ce potentiel est suffisamment faible pour que l'un des transistors 21 et 22 soit conducteur, 20 en fonction de l'information mémorisée; Il faut rappelei' que les signaux d'entrée appliqués à l'élément 10 de mémorisation et de traitement sont des signaux de données sur deux fils» Dans la position d'attente, les signaux d'entrée sont à des tensions plus positives que celles du signal 25 25, entre les instants t^ et tg représentés sur la figure 2„ Les signaux d'entrée sont appliqués, par l'intermédiaire des transistors 16 et 17 à charge d'émetteur, aux émetteurs des transistors 18 et*19 qui'sont bloqués, car la polarisation qui leur est appliquée est insuffisante pour leur permettre de laisser passer un 30 courant notable. Lorsque les transistors 18 et 19 sont bloqués, l'état de conduction du circuit basculeur'20 n'est pas affecté par les signaux de données appliqués aux bornes d'entrée 11 et 12. En position d'attente, un second signal 26 de'commande de polarisation, représenté sur la figure 2, est également appliqué 35 par la source 15 de la figure 1 à l'élément 10 de mémorisation et de traitement,-par l'intermédiaire d'une borne 27 et des bases des transistors 26 et 29. Ainsi que représenté éhtre les instants ^1 ^2 sur figure 2; le signal 26 de commande de polarisation bad original 72 07586 5 2128630 est un signal de tension positive dont la valeur est presque aussi élevée que la tension V de la source 23. Les transistors 28 et 29 sont polarisés de manière à laisser passer le courant provenant de la borne d'alimentation 23'. Ce courant passe également, par les 5 diodes 31 et 32, vers les collecteurs des transistors 21 et 22. Du fait que les diodes 31 et 32 sont conductrices pendant la période d'attente, les tensions aux collecteurs des transistors 21 et 22 sont appliquées, par l'intermédiaire de ces diodes, aux bases dés transistors 33 et 34. Ces derniers sont connectés chacun 10 en circuits à charge d'émetteur. Les capacités parasites base-collecteur des transistors 33 et 34, représentés schématiquement sur la figure 1 par clés condensateurs connectés aux bornes, emmagasinent des quantités d'électricité proportionnelles aux tensions des collecteurs des transis-15 tors 21 et 22 et appliquées par les diodes 31 et 32 lorsque le circuit basculeur 20 est en position d'attente. Les transistors 33 et 34 connectés en charge d'émetteur appliquent les tensions de leurs bases à leurs émetteurs et à un circuit 35 d'aiguillage de courant. 20 Dans le circuit 35 d'aiguillage de courant, les tensions des émetteurs des transistors 33 3^- sont appliquées directement aux bases des transistors 36 et 37. Lè circuit d'émetteur du transistor 38 régule le courant d'émetteur des transistors 36 et 37„ Un transistor de commande 39 bloque et débloque le circuit 25 d'aiguillage 35 en fonction des signaux de commande qui sont appliqués par lfintermédiaire de la borne de commande 40. Lorsque le signal de commande appliqué par la"source 42 à la borne 40 est au potentiel de la masse, le circuit d'aiguillage de courant est débloqué. Tant que le circuit 35 d'aiguillage est 30 débloqué, tout le courant d'émetteur disponible délivré par le transistor 38 est aiguillé à travers l'un des transistors 36 ou 37, à la base duquel est appliquéela tension la plus élevée, qui laisse passer sensiblement tout le courant provenant du transistor 38. Ce courant qui circule dans le transistor 38 et l'un ou 35 l'autre des transistors 36 et 37, a une intensité prédéterminée et il constitue le signal de sortie de l'élément de mémorisation et de traitement. Ce courant de sortie est considéré comme une unité de courant; - bad original 72 07586 6 2128630 L'amplitude du signal de commande de tension positive, appliquée par la source de commande H2 à la borne de commande 40, est suffisante pour permettre au transistor 49 de laisser passer tout le courant d'émetteur du transistor 38. Les transistors 36 et 37 du circuit d'aiguillage 35 sont donc bloqués» En résumé, il peut donc être considéré qu'en position d'attente, l'élément 10 de mémorisation et de traitement est isolé des signaux d' entrée,* car le premier signal 25 de commande de polarisation, appliqué à la borne 24, bloque les transistors 18 et 19. En même temps, le circuit basculeur 20 maintient l'information enregistrée et le second signal 26 de commande de polarisation permet de transférer l'état du circuit basculeur 20 au circuit d'aiguillage 35, afin de déterminer celui des transistors 36 ou 37 qui est autorisé à laisser passer une unité de courant de sortie à sa borne de sortie 13 ou 14 associée. Afin de modifier l'information mémorisée dans l'élément 10, les signaux 25 et 26 de commande de polarisation appliqués aux ' bornes 24 et'27 sont transposés, de sorte qu'une tension proche de la tension"d'alimentation V est appliquée à la borne-24» et qu'une tension positive faible est appliquée à la borne 27. Ces nouveaux niveaux de tension sont représentés sur la figuré 2 entre les instants tg et t^. La tension positive haute appliquée à la borne 24 est suffisamment élevée pour bloquer les transistors 21 et 22. Les transistors 18 et 19 connectés en diode sont donc polarisés de manière à être conducteurs entre l'alimentation 23 et la masse. En rappelant à nouveau que les signaux d'entrée sont des signaux de donnée à deux fils, il faut noter qu'une tension haute est appliquée à une entrée du circuit basculeur 20 et une tension basse est appliquée à l'autre entrée. La tension positive de la borne 24 permet à la tension aux bases des transistors 21 et 22 de s'élèver jusqu'à ce que les diodes 18 et 19 fixent lé' potéritiel de ces bases à des valeurs qui correspondent à celles des signaux d'entrée qui sont appliqués. Du fait que les bornes d'entrée 11 et 12 de l'élément 10 de mémorisation et de traitement sont généralement connectées'aux bornes de sortie d'autres éléments de mémorisation et de traitement ,commandés également par les signaux 25 et 26 de commande de polarisation, la durée des signaux d'information appliqués aux bornes d'entrée 11 et 12 est limitée jusqu'après les transitoires bad original 72 07586 2128630 du signal de commande de polarisation, à l'instant t^. La durée est limitée à une période pendant laquelle une charge est conservée par les capacités parasites de base de transistors semblables aux transistors 33 et 34. L'intervalle entre les instants t2 et 5 t^ de la figure 2 est donc limité à une période égale au temps nécessaire pour décharger les capacités parasites des transistors 33 et 34. Les deux tensions différentes appliquées aux bases des transistors 21 et 22 positionnent le circuit basculeur 20 dans 10 l'un ou l'autre de ses deux états stables, lorsque les signaux 25 et 26 de commande de polarisation changent à nouveau à l'instant t^ de la figure 2. Du fait que les signaux d'entrée fixent l'état du circuit basculeur, ce dernier détermine celui des signaux d'entrée dont la tension est la plus élevée. 15 En raison de la tension basse appliquée à la borne 27 entre les instants tg et t^, les transistors 28 et 29 et lés diodes 31 et 32 sont .bloqués» Les collecteurs des transistors 21 et 22 sont donc isolés des bases des transistors 33 3^-. Seule la charge emmagasinée par la capacité parasite des bases"des 20 transistors 33 et 34 maintient momentanément ces derniers dans leur état de conduction respectif depuis l'instant tg jusqu'à l'instant t^. La sortie de l'élément 10 reste donc constante jusqu'à l'instant t^, lorsque de nouvelles informations sont mémorisées dans le circuit basculeur 20» 25 La figure 3 A représente un élément 50 de mémorisation et de traitement, de manière symbolique,qui'sera utilisé dans les diagrammes synoptiques des circuits logiques à seuil décrits ci-après . Les bornes 24 et 27 d'entrée de signaux de commande de po-30 larisation, représentées "sur la figure 1, ont été supprimées de la représentation symbolique de la figure 3 A, mais il est bien entendu que ces signaux de commande de polarisation sont appliqués à l'élément 50 de la même manière qu'à l'élément 10.de la figure 1. Tout circuit logique à seuil constitué par dès éléments ^5 50 de mémorisation et de traitement comporte donc une source 15 de signaux de polarisation qui applique simultanément deux de" ces signaux à chacun des éléments» BAD OR1GINM* 72 07586 8 2128630 La borne de commande 40 a également été supprimée, ce qui veut dire qu'elle n'est pas nécessaire pour le fonctionnement de l'élément de mémorisation et de traitement représenté par le bloc 50. 5 Toutes les autres bornes d'entrée et de sortie de l'élé ment 10 de la figure 1 sont représentées sur l'élément 50 de la figure 3A. Les bornes"11 et 12 d'entrée de signaux à deux fils sont représentées au-dessous"du bloc 50, et les bornes 13 et 14 de signaux de sortie à deux fils sont représentées au-dessus. Il 10 faut noter que les bornes de sortie 13 et 14 sont inversées entre la gauche et la droite. Cette inversion permet de déterminer une convention de notation commode. Selon cette, convention, un "1" est considéré être mémorisé dans l'élément 50 lorsque la tension appliquée à la borne 11 est 15 supérieure à la tension appliquée à la borne 12. Si un "1" est mémorisé dans l'élément 50, une unité de courant'est aiguillée par la borne 14„ Selon cette convention, les bornes "1" d'entrée et de sortie-sont à gauche et les bornes "0" sont à droite. La figure 3 B représente, sous forme symbolique, un autre 20 élément 51 de mémorisation et de traitement, similaire à l'élément 50, à l'exception près qu'il comporte une borne de commande 40, car les signaux de commande de porte sont nécessaires à son fonctionnement. La borne de commande 40 du circuit d'aiguillage représenté sur la figure 3 B est la'même que la borne 40 de la fi-25 gure 1 et elle reçoit donc des signaux qui bloquent èt débloquent la sortie de l'élément. La figure 4 représente un autre mode de réalisation du circuit de couplage'des signaux d'entrée dans l'élément 10 de la figure 1. Sur les figures 1 et 4, les mêmes éléments sont désignés 30 par les'mêmes références. * Le circuit de la figure 4 comporte deux transistors PNP 53 et 54 qui appliquent respectivement les signaux d'entrée des bornes 11 et 12 aux bases des transistors 21 et 22 du circuit basculeur 20; Les"transistors 53 et 54 sont connectés de manière 35 que les signaux d'entrée soient appliqués à leurs bases. Leurs collecteurs sont connectés à la masse et leurs émetteurs sont connectés respectivement aux bases des transistors 21 et 22. Le signal 25 de commande de polarisation, appliqué par"l'intermédiaire BAD original 72 07586 9 2128630 de la borne d'entrée 24, débloque et bloque les transistors 53 et 54. Lorsque4es transistors 53 s"k 5^ sont débloqués, ils laissent'passer les signaux d'entrée par leurs émetteurs, ainsi que dans les circuits connus à charge d'émetteur. Les signaux d'entrée 5 sont donc appliqués au circuit basculeur 20. Ainsi que mentionné précédemment, les éléments 10 de mémorisation et de traitement de la figure 1 peuvent être interconnectés en groupe de manière à constituer des circuits logiques à seuil. Des exemples de tels circuits logiques à seuil sont re-10 présentés sur les figures 5 à 9 et seront maintenant décrits. Les circuits logiques à seuil des figures 5 à 9 produisent des signaux de sortie qui se manifestent sous forme de courants délivrés par l'une ou l'autre de leurs deux bornes de sortie. Une décision logique déterminant celle des deux sorties 15 qui délivre du courant, est prise par comparaison d'une somme analogique d'entrées pondérées avec une référence ou un niveau seuil» Chaque circuit logique à seuil délivre un courant par sa première borne de sortie lorsque la somme des entrées pondérées est égale ou supérieure au niveau seuil, et délivre un courant par sa se-20 conde borne de sortie lorsque la somme des entrées pondérées est inférieure au niveau seuil. La figure 5 représente le diagramme synoptique d'un circuit 60 additionneur en série à deux éléments binaires, constitué par des éléments de mémorisation et de traitement. Le cir-25 cuit comporte quatre éléments 61, 62, 63 et 64 de mémorisation et de traitement et un circuit 66 dfaigûillagè de courant. L'élément 61 est agencé de manière à recevoir et à mémoriser un élément"binaire somme qui résulte de l'addition de deux éléments binaires d'entrée, mémorisés dans les éléments 63 30 et 64, et d'un élément binaire de retenue mémorisé dans l'élément 62. L'amplitude de l'élément binaire somme qui doit être mémorisé dans l'élément 61, soit un "1" soit un "0", est déterminée par la comparaison d'une tension"variable appliquée à l'entrée "0" de l'élément 61, avec une tension seuil fixe appliquée à l'entrée 35 "l" de cet élément. Lorsque l'élément 61 mémorise un élément binaire, l'amplitude de ce dernier est indiquée par une unité de courant aiguillée vers les lignes 67 et 68 en fonction de la valeur "1" ou "0" mémorisée. bad ORîGîNAL 72 07586 'o 2128630 Les unités de courant aiguillées vers une ligne de somme 69 déterminent la tension de l'entrée "0" de l'élément 61. Ces unités de courant sont prélevées à une source d'alimentation 70 par une résistance 71 et sont conduites par la ligne de somme 69 5 vers les sorties "1" des éléments 62, 63 et 64 de mémorisation et de traitement et vers le circuit d'aiguillage 66. Le nombre des unités de courant varie suivant que les éléments 62, 63 et 64 mémorisent ou non un "1" et qu'une retenue est produite ou non par l'addition« 10 L'additionneur 60 est commandé par des signaux de commande de polarisation appliqués simultanément par la source 15 à tous les éléments de mémorisation et de traitement. Ces signaux de commande de polarisation sont les mêmes que ceux représentés sur la figure 2. Afin de simplifier le schéma, les fils provenant 15 de la source 15 sont arrêtés à la limite du bloc 60 et ne sont pas représentés reliés à tous les éléments de mémorisation et de traitement. En résumé, le circuit additionneur fonctionne de la manière ci-après. Initialement, l'élément somme 61 et l'élément retenue 20 62 sont à "0" et les premier et second éléments binaires représentant les nouveaux chiffres à additionner sont mémorisés respectivement dans les éléments d'entrée 63 et 64. Les informations mémorisées sont appliquées aux sorties des éléments 63 et 64 sous forme de courants délivrés par l'une ou l'autre des bornes de 25 sortie de chacun de ces éléments. Ces unités de courant déterminent un niveau de tension sur la ligne de somme 69 et la ligne de retenue 72 lorsque des informations sont mémorisées. A l'instant t^ où les signaux de commande de polarisation de la figure 2 changent, les tensions sur les lignes 69 et 72 qui 30 représentent respectivement ..les informations de somme et 'de retenue sont appliquées aux entrées des circuits basculeurs des éléments 61 et 62. A partir de l'instant t2, les circuits basculeurs des éléments 61 et 62 reçoivent et mémorisent les nouvelles informations de somme et dé retenue. 35 A l'instant t^, les circuits basculeurs des éléments 61 et 62 mémorisent les nouvelles informations de somme et de retenue qui sont appliquées aux sorties de ces éléments, sous forme d'unités de courant délivrées par les bornes de sortie. ©ad original 72 07586 n 2128630 Entre les instants tp et t^, pendant que la somme et la rétenue sont mémorisées, deux nouveaux éléments binaires d'information sont mémorisés dans les éléments 63 et 64 afin d'être additionnés avec l'élément binaire de retenue qui vient d'être pro-5 duit. L'addition est effectuée pendant la période de transfert suivante. . A l'instant t^, lorsque les éléments 61, 62, 63 et 64 mémorisent tous des informations nouvelles, des nouveaux niveaux de-tension sont appliqués aux lignes de sortie 67 et- 68 et sur--les 10 lignes 69 et 72 de somme et de-retenue. Ces nouveaux niveaux de tension déterminent la sortie ainsi que la sommé et la retenue -qui doivent être mémorisées pendant la période de transfert suivante. Les éléments binaires de somme et de retenue qui doivent être 15 mémorisés dans les éléments 61 et 62 de somme et de retenue sont produits selon les règles logiques d'arithmétique binaire. Le tableau 1 ci-après représente la table de vérité de cette logique. TABLEAU I ENTREES SORTIES A B ci ci+1 s 0 0 0 0 ' 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 Sur ce tableau, les variables A et B sont les éléments 30 binaires d'entrée mémorisés dans les éléments 63 et 64, avant le commencement de l'opération de transfert. La variable'C^ est l'élément binaire de retenue mémorisé par l'élément 62 et provenant de l'addition précédente. La variable C. , est'l'élément 1 T 1 binaire de retenue et la variable s est l'élément binaire-somme 35 produit par l'addition des variables A, B et C.. L'analyse du tableau 1 montre que les deux équations ci-après peuvent représenter les'fonctions logiques à seuil de l'opération de sommation. bad original 72 07586 12 2M8630 10 n=3 S = S X + 2 C. (1) 11=1 " . 1+1 si s >2 S=1 2 n=3 _ s■ = s Xn 4- 2 Ci+1 n=1 ' (2) si S > 2 S=0 S L'équation (1) est appliquée par le circuit représenté sur la figure 5. Un circuit similaire peut être réalisé pour l'équation (2), mais ce circuit ne sera pas décrit afin de ne pas surcharger lâ présente description. Dans l'équation (1) la variable Xn représente la nierae variable d'entrée d'un groupe de variables X^ = A, L = B et X, = C. . X„ peut avoir une valeur 1 ou O. La somme d. 3 1 n n = 3 Z Xn peut varier de zéro à trois pour une addition donnée. 20 n = 1 La variable est multipliée par deux dans l'équation, afin d'indiquer que deux unités de courant sont aiguil?_ées depuis la source 70, par la résistance 71, la ligne de somme 69 et le circuit d'aiguillage 66 lorsque %+, . est vrai. ^ Dans l'équation (2), les variables Xn et sont res pectivement les compléments des variables XR et C.^ précitées. Les unités de courant qui circulent dans la résistance 71 déterminent une tension de la ligne de somme qui est comparée avec une première référence, ou tension seuil V-, appliquée à la "SA -^1 ^ borne 75. Cette première tension de réference détermine un niveau'seuil tel que l'élément somme 61 ne passe à l'état "1" que lorsqu'au moins trois unités de courant circulent dans la résistance 71 et la ligne de somme 69. Dans les autres cas, l'élément 61 est'positionné à l'état "0". - 35 ' . L'analyse du tableau 1 montre également que les deux équations ci-raprès peuvent représenter les fonctions logiques à seuil de production de retenue. 3AD ORfGtNAL 72 07586 13 =2128630 35 n=3 Ci+1 = 2 *n (3) n=1 si n=3 2 2 >2 Ci+1 = ô Ci+1 » 2 Xn (4) n=1 1° si 2 ci+i ■1 L'équation-(3)'est également appliquée par le circuit de la figure 5. Un circuit similaire pourrait être également réalisé pour appliquer l'équation (4), mais ce circuit n'est pas dé-15 crit afin de ne pas surcharger là description. Dans les équations (3) et (4) les variables représentent les mêmes variables d'entrée que dans'l'équation (2). La somme n 5 3 ' 2 ' X peut varier de zéro à trois. 20 n n = 1 Les unités de courant qui circulent dans la résistance 74 et la ligne de retenue "2 déterminent,sur cette ligne,un niveau dé tension qui est comparé' avec une seconde tension de référence 2F VR2 aPP1"^(lu®e à la borne 76 drentrée "0" de l'élément de retenue 62 et à la borne d'entrée 77 du circuit d'aiguillage 66. Cette seconde tension de référence détermine un niveau seuil tel .que l'élément de retenue 62 n'est positionné à l'état "1 et.que le circuit d'aiguillage 66 ne bloque deux unités de courant- vers la ligne de somme 69,■ que-"-si une ou deux unités de courant passent par la résistance 74 et la ligne de retenue 72. Sinon, l'élément 62 est positionné à l'étât "0" et-le circuit 66 aiguille deux unités de courant vers la ligne de retenue 72. • - L'analyse complète du tableau 1, en regard du fonctionnement de l'additionneur 60 de la figure 5, montre que ce circuit additionne les éléments binaires d'entrée A, B et l'élément binaire de retenue C^ en un cycle des signaux de la figure 2. L'élément binaire somme est mémorisé dans l'élément 61 de la figure 5 à la fin du cycle et il est appliqué aux lignes 67 et 68 en vue d'un 30 bad original 72 07586 h 2128630 traitement supplémentaire au commencement du cycle suivant des signaux de commande 25 et 26. Selon la représentation binaire du signe et de la valeur d'un nombre décimal, N éléments binaires sont alignés les uns der-5 rière les autres, en commençant par celui de moindre poids. Ces lï éléments binaires sont divisés en deux parties : une partie valeur représentée par les premiers N - 1 éléments binaires de la suite, et une partie signe représentée par le dernier élément binaire de la suite. Si l'élément binaire de signe est un "1", le 10 nombre binaire est un nombre négatif. Si l'élément binaire de signe est un "0", le nombre binaire est un nombre positif. La conversion d'un nombre binaire signe-valeur en son équivalent sous la forme complémentée à deux, s'effectue selon les deux règles ci-après. 15 A tout nombre binaire positif correspond un nombre com plément à deux qui est identique au nombre binaire positif. A tout nombre binaire négatif correspond une représentation en complément à deux qui est obtenue par complémentation de tous les éléments binaires de la représentation signe-valeur du 20 nombre négatif et addition d'un "1" au nombre binaire résultant. La conversion automatique des nombres binaires signe-valeur en leur forme complément à deux peut être effectuée par un circuit logique à seuil. La figure 6 représente le diagramme synoptique d'un circuit logique à seuil 80 de complémentation à 25 deux comportant 5 éléments de mémorisation et de traitement. Un élément 81 de mémorisation et de traitement reçoit et mémorise chaque élément binaire de la forme complément à deux d'un mot binaire. Chaque élément binaire A du mot binaire est appliqué initialement et mémorisé dans un élément commandé 82 de mémorisation 30 et de traitement. En même temps un complément A ést mémorisé dans un autre élément•commandé 83 de mémorisation et de traitement. D'autres éléments commandés'84 et 85 de mémorisation et de traitement reçoivent et mémorisent respectivement un élément binaire de signe SGN et un élément binaire de retenue produits par 35 une addition. Il-faut noter que le circuit 80 est similaire dans sa disposition au circuit additionneur de la figure 5, à l'exception près qu'il comporte 5 éléments de mémorisation et de traitement au bad original 72 07586 t5 2128630 lieu de 4 et que les quatre éléments 82, 83, 84 et 85 sont des éléments commandés. Ces quatre éléments sont commandés de manière à ne fonctionner que pendant une partie du temps. Les sorties "1" et "0" des éléments 82 , 83, 84 et 85 5 sont respectivement connectées à une ligne de somme 89 et à une ligne de retenue 93. L'entrée "1" de l'élément de retenue 85 est connectée à la ligne de retenue'93 et l'entrée "1" de l'élément somme 81 est connectée à la ligne de somme 89. Les tensions de référence appliquées aux entrées "O" 10 des éléments 8.1 et 85 et à une entrée du circuit d'aiguillage 66 déterminent les niveaux seuils nécessaires à 1 ^accomplissement de la fonction logique voulue. Par exemple, une première tension de référence TR1 appliquée à la borne 87 d'entrée "0" de l'élément 81 détermine 15 un seuil tel que l'élément somme 81 n'est positionné à l'état "1" qu'au moment où moins de deux unités de courant circulent de la" source 86, par la résistance 88 et la ligne de somme 89, vers les éléments 82, 83, 84 et 85 de mémorisation et de traitement et le circuit d'aiguillage 66. L'élément 81 est donc ramené à' "0" 20 chaque fois qu'au moins deux unités de courant circulent dans la ligne de somme 89» En outre, une seconde tension de référence, 7^^ , appliquée à la borne 91 d'entrée "0" de l'élément 85, détermine un seuil tel qu'un "1"-n'est mémorisé dans l'élément de retenue 25 85 que lorsqu'aucune"unité de courant ne circule depuis la source 86, par la résistance 92 et la ligne de retenue 93, vers les éléments 82, 83, 84 et 85 de mémorisation et de traitement. La première tension de référence V est également ill appliquée à"une borne d'entrée 96 du circuit d'aiguillage 66 afin 30 d'établir un seuil tel que le circuit d'aiguillage 66 ne délivre deux unités de courant à la ligne de somme 89 que lorsqu'au moins deux unités de courant circulent dans la ligne de retenue 93. Le cycle de fonctionnement du circuit 80 de complémentation à deux contient une période suffisamment longue pour que 35 tous les éléments binaires d'un mot binaire séquentiel puissent être convertis en son équivalent complément à deux. Pendant un quelconque cycle de fonctionnement, les éléments 82, 83, 84 et 85, ne délivrent aucun signal de sortie 72 07586 16 2128630 lorsqu'un signal de niveau haut est appliqué à leur entrée de porte. L'élément 82 est donc bloqué pendant tout le cycle de fonctionnement lorsque l'élément binaire de signe SGN du nombre binaire est "1". L'élément 83 est dans l'état opposé à celui de 5 l'élément 82, car il est commandé par l'élément binaire complémentaire de'signe SGN. L'élément de retenue 85 est bloqué par une impulsion TQ dont la tension n'est positive que pendant la durée* du premier élément binaire ou élément de moindre poids du nombre binaire traité par les éléments 82 et 83. L'élément 85 est déblo-10 que pendant tout le temps du cyolé de fonctionnement , en dehors du moment où l'impulsion est positive. La position de l'élément de mémorisation 84 est opposée à celle de l'élément de retenue 85 car le complément Tq de l'impulsion Tq est appliqué à son entrée de porte. L'élément 84 provoque l'addition d'un "1" à 15 l'élément binaire de moindre'poids d'un mot chaque fois que l'élément binaire de signe SGN est négatif, c'est-à-dire un "1". Pendant un cycle de fonctionnement, et à cause des signaux de commande appliqués, deux seulement des quatre éléments 82, 83, 84 et 85 peuvent être débloqués simultanément. L'élément 20 84 et l'un ou l'autre des éléments 82 et 83, sont donc débloqués dè manière à traiter l'élément binaire d'entrée de moindre poids. L'élément de retenue 85 et l'un ou l'autre des éléments 82 et 83 sont débloqués de manière à traiter tous les autres éléments binaires suivants du nombre binaire reçu. 25 Le circuit 80 convertit les nombres binaires signe- valeur reçus à l'entrée "l" de l'élément 82 en nombres équivalents en complément à deux, en fonction des réglés posées précédemment pour une telle conversion. par exemple, un nombre binaire positif passe par le 30 circuit 80 sans que la valeur de ses éléments binaires soit changée. Un élément binaire de signe SGN positif, qui consiste en un "0"i est appliqué en permanence à la porte de l'élément 82 pendant le cycle de fonctionnement. L'élément binaire SGN qui consiste en un "1" est appliqué en•permanence à la porte de l'élément 35 83 pendant le*cycle de traitement d'un nombre binaire positif. Pendant ce cycle, l'élément 82 est donc continuellement débloqué et l'élément 83 est continuellement bloqué. Pendant le traitement de l'élément binaire initial 72.07586 ,7 2128630 du nombre binaire positif, l'élément binaiï>e de moindre poids c'est-à-dire un "1" ou un "O" est d'abord mémorisé dan^l'élément 82 en fonction de la valeur de l'élément binaire initial de la variable A. En même temps, l'élément 84 mémorise un "O" qui re-5 présente l'élément binaire de signe SGN positif. La sortie de l'élément de retenue 85 est bloquée pendant le traitement de l'élément binaire initial. Pendant la partie mémorisation du cycle de traitement d'éléments binaires, entre les instants t^ et t^ de la figure 2, 10 les contenus des éléments 82 et 84 sont appliqués aux lignes 89 et 93. Les contenus des éléments 83 et 85 ne peuvent être appli- 25 ques aux lignes 89 et 93 car les signaux de commande SGN et Tq bloquent les circuits dfaiguillage de sortie de ces éléments. Des unités de courant sont donc aiguillées vers les 15 lignes 89"et 93 par les éléments 82 et 84. L'unité de courant provenant de l'élément 82 est aiguillée ver§l'un ou l'autre de ces deux lignes en fonction de la valeur "1" ou "0" qu'ils mémorisent comme représentation de la variable A."L'unité de courant provenant de l'élément 84 est aiguillée vers la ligne de retenue 93, car 20 il mémorise nécessairement un "0" représentant l'élément binaire de signe SGN. Si l'élément binaire initial de la variable A, mémorisé dans l'élément 82, est un "1" , l'élément somme 81 mémorise un "1" et l'élément de retenue 85 mémorise un "0" lorsque les informations des lignes 89 et 93 sont transférées aux éléments 81 et 85, à l'instant t^. La somme mémorisée est un "1" car une"unité de courant est aiguillée vers la ligne de somme 89"par l'élément 82 et aucune unité de courant n'est aiguillée vers cette même ligne par le circuit d'aiguillage 66. Ainsi que mentionné pré-30 cédemment, l'élément somme 81 ne mémorise un "1" que lorsque moins de deux unités de courant circulent dans la ligne de somme 89. Le circuit d'aiguillage 66 ne délivre pas deux unités de courant à la ligne de somme, et l'élément de retenue 85 mémorise un "0" , car une unité de courant circule dans la ligne de 35 retenue 93 en réponse au "0" mémorisé dans l'élément 84. Si l'élément binaire initial mémorisé dans l'élément 82 est un "0" , l'élément somme 81 et l'élément de retenue 85 contiennent"chacun un "0" lorsque^.'information est transférée, car deux unités de courant circulent à la fois dans la ligne 40 de somme 89 et la ligne de retenue 93. b.ad original 72 07586 18 2128630 L'élément binaire initial d'un nombre binaire positif est donc appliqué à l'élément somme 81, et mémorisé avec la même valeur que l'élément binaire correspondant du nombre binaire positif reçu. 5 Les autres éléments binaires du nombre binair§£>ositif ne seront pas analysés lorsqu'ils seront appliqués au circuit 80. Cependant , la sortie de l'élément 84 de mémorisation de signe -est bloquée pour tous les éléments binaires de ce mot qui suivent l'élément binaire initial. 10 La sortie de l'élément de retenue 85 est débloquée pour tous les éléments binaires qui suivent l'élément binaire initial du nombre binaire positif mais aucune retenue n'apparaît pendant le traitement de ce mot. Dans le circuit 80, les mots binaires négatifs sont 15 complémentés et un "1" est ajouté au nombre binaire complémentai-" ' re résultant, selon la règle de conversion d'un nombre binaire en son équivalent en complément à deux. L'élément binaire de signe SGN négatif, qui consiste en un "1" , est appliqué en permanence à la porte de l'élément 82 et l'élément binaire de signe 20 complémentaire SGN est appliqué'en permanence à la porte de l'élément 83 pendant le traitement d'un nombre binaire négatif. Les éléments 82 et 83 sont donc respectivement bloqués et débloqués pendant le'traitement d'un mot binaire négatif. Tout d'abord, l'élément binaire initial de la variable A 25 est mémorisé dans l'élément 83 et un "1" est mémorisé dans l'élément 84 de mémorisation de signe puisque l'élément binaire de signe 'SGN est un "1" . En même temps, la sortie de l'élément de retenue 85 est bloquée. Si l'élément 83 mémorisa un "1" représentant un élément 30 binaire "0" reçu, un "0" sera mémorisé dans l'élément somme 81 lorsque l'information de la ligne 89 est transférée à l'élément 81, car deux unités de courant circulent dans la ligne de somme 89. L'élément binaire initial reçu est donc complémenté à un "1" et-un autre "1" lui est ajouté, faisant passer la somme à "0".' 35 même temps; un "1" est mémorisé dans l'élément de retenue 85 puisqu'aucune unité'de courant ne circule dans la ligne de retenue 93 vers les éléments 83 et 84 débloqués. Si l'élément 83 mémorise'un "0" représentant un "1" reçu, BAD GRiGiNAL 72 07586 19 2128630 un "1" est mémorisé dans l'élément somme 81 lorsque l'information de la ligne 89 est transférée à 1'élément 81. L'élément binaire initial reçu est donqàomplémenté à un "O" et un "1" lui est ajouté, faisant passer la somme à "1", En même temps, un "O" est mémorisé 5 dan^*!'élément de retenue 85; car une unité de courant est aiguillée par l'élément 83 vers la ligne de retenue 93. L^s autres éléments binaires du nombre binaire négatif sont traités par le circuit 80 pendant que la sortie de l'élément 84 est bloquée et que la sortie de l'élément de retenue 85 est dé-•jO bloquée. Les retenues produites et mémorisées par l'élément de retenue 85 sont ajoutéesjaux éléments binaires complémentaires ~K reçus ensuite dans l'ordre . L'ensemble du circuit 80 continue à fonctionner comme un additionneur à un élément binaire qui traite les autres éléments binaires du nombre binaire négatif dans le cycle -15 de traitement d'un mot. -• Les éléments binaires d'un nombre binaire négatif reçu sont donc complérnentés et un "1 " est ajouté au nombre eomplémenté résultant, produisant ainsi le"complément à deux du nombre binaire négatif reçu. 20 Le fonctionnement du circuit logique à seuil 80 de com plémentation à deux a été décrit dans les cas de nombres binaires positifs /négatifs. Il ressort de cette description que les fonctions logiques de conversion de nombres binaires en leur équivalent en complément à deux s'effectue par la détermination correcte 25 des seuils, au moyen de tensions de références appliquées aux -• éléments 81 et 85 de mémorisation et de traitement ainsi qu'au circuit d'aiguillage 66. La figure 7 représente un autre mode de réalisation d'un circuit de complémentation à deux. Les sorties "1" et "0" des j0 éléments 82 , 83, 84 et 85, sont connectées respectivement à la ligne de sûmme 89 et à la ligne de retenue 93. L'entrée "1" de l'élément de retenue 85 est connectée à la ligne de retenue 93 et l'entrée "0" de l'élément somme 81 est connectée à la ligne de somme 89. 35 Selon le mode de réalisation de la figure 7, une pre mière tension de référence "V^ , appliquée à.l'élément de retenue 85, est choisie de manière qu'un "1" ne soit mémorisé dans cet élément de retenue que lorsqu'aucune unité de courant ne circule bad original 72 07586 20 2T28630 dans la ligne de retenue 93. La première tension de référence Vt,., est appliquée au circuit d'aiguillage 66 de manière qu'il n'aiguille deux unités de courant vers la ligne de somme 89 que lorsqu'au moins une unité de courant circule dans la ligne de re-5 tenue. Une seconde tension de référence appliquée à l'élément somme, est choisie de manière qu'un "1" ne .soit mémorisé dans l'élément somme que lorsqu'au moins trois unités de courant cir-t culent dans la ligne de somme 89. Le dispositif représenté sur la figure 7 réagit à des combinaisons de tensions seuil différentes 10 de celles du circuit de la figure 6, mais il assure néanmoins la même fonction de sortie de complémentation à deux. La figure 8 représente un autre mode de réalisation d'un circuit de complémentation à deux. Les sorties "1" et "0" des éléments 82, 83, 84 et 85 sont connectées respectivement aux 15 lignes de retenue et dè sommé. L'entrée "0" de l'élément de retenue 85 est connectée à la ligne de retenue 93 l'entrée "0" de l'élément somme 81 est connectée à la ligne de somme 89. Dans le circuit de la figure 8, une première tension de référence , appliquée à l'élément de retenue 85, est choisie 20 de manière qu'un "1" ne soit mémorisé dans cet élément de retenue que lorsqu'au moins deux unités de courant circulent dans la ligne de retenue 93. Une seconde tension de référence appliquée au circuit d'aiguillage 66, est choisie de manière .que deux unités-de courant ne soient aiguillées vers la ligne de somme 89 que 25 lorsqu'au moins une unité de courant circule dans la ligne de retenue 93. Une troisième tension de référence Vj^ appliquée à l'élément somme 81 est choisie de manière qu'un "l" ne soit mémorisé dans cet élément somme que lorsqu'au moins trois unités de courant circulent dans la ligne de somme 89. 30 Le circuit de la figure 8 assure également la fonction de sortie de complémentation à deux. La figure 9 représente encore un autre mode de réalisation d'un circuit de complémentation à deux. Les sorties "1" et "0" des éléments 82, 83, 84 et 85 sont connectées respective-35 ment aux lignes de retenue et'de somme. L'entrée "0" de l'élément de retenue 85 est connectée à la ligne-de retenue 93 et l'entrée "1" de l'élément somme 81 est connectée à la ligne de somme 89. Dans le circuit de la figure 9, une tension de référence VV>ji est choisie de manière qu'un "1 " ne soit mémorisé dans Kl BAD Ofî/Q/NAi. 72 07586 21 2128630 l'élément de retenue 85, et que le cireult d'aiguillage 66 n'aiguille deux unités de courant vers la ligne de somme 89, que lorsqu'au moins deux unités de courant circulent dans la ligne de retenue 93. La tension de référence "V-^ est également appliquée 5 à l'élément somme 81 de manière que cet élément, somme n'enregistre un "1" que lorsqu'au moins deux unités de courant circulent dans la ligne de somme 89. Le circuit de la figure 9 assure également la fonction de sortie de complémentation à deux. 10 II va de soi que de nombreuses modifications peuvent être apportées au dispositif décrit et représenté sans sortir du cadre de l'invention. bad original 72 07586 22 2128630 REVENDICATIONS 1 - Elément de mémorisation"et de traitement constitué"par un circuit à deux états comportant une première et une seconde borne de sortie et un dispositif de couplage des signaux d'entrée 5 audit circuit, ledit circuit étant agencé de manière à délivrer auxdites bornes de sortie des signaux qui représentent son état, caractérisé en ce qu'il comporte un premier 33 et un second 34 dispositif d'emmagasinage de charge, un premier 31 et un second 32 dispositif de commutation qui relient respectivement lesdites ' 10 première et seconde bornes de sortie auxdits premier et second dispositifs d'emmagasinage de charge de manière à jnémoriser l'état dudit circuit sous forme de quantité d'électricité, et un dispositif 35 destiné à aiguiller une intensité prédéterminée de courant vers l'une 13 ou l'autre 14 des première et seconde bornes 15 de sortie de l'élément en fonction de la charge emmagasinée par lesdits premier et second dispositifs d'emmagasinage de charge. 2 - Elément selon la revendication 1, caractérisé en ce que ledit circuit consiste en un circuit bistable 20 comportant une première et une seconde borne d'entrée, ledit dispositif 20 de couplage comportant-un premier 16, 18, et un second 17, 19 dispositif qui appliquent respectivement des signaux d'entrée sur deux fils 11, 12 auxdites première et seconde bornes d'entrée, et lesdits premier' ët second dispositifs de commutation sont constitués par un premier 31 et un second 32 composant à conduction 25 dissymétrique. 3 - Elément selon la revendication 2, caractérisé en ce que ledit circuit bistable est constitué par deux transistors 21, 22 connectés en diagonale de manière à être conducteurs à tour de rôle, lesdits premier et second dispositifs d'emmagasinage 30 de charge étant constitués chacun par la capacité parasite base/ collecteur de l'un correspondant de deux transistors 33, 34 à charge d'émetteur, ledit dispositif d'aiguillage comportant deux transistors 36, 37 couplés par l'émetteur. 4 - Elément'selon la revendication 3, caractérisé en ce que lesdits premier et second dispositifs comportent chacun un transistor 53, 54 connecté en collecteur commun, dont le type de conductivité est opposé à celui des transistors 21, 22 dudit circuit bistable et comportant chacun un émetteur connecté à l'une BAD ORIGINAL COPY 72 07586 23 :2128630 correspondante desdites première et seconde bornes d'entrée. 5 - Elément selon l'une quelconque des revendications 1 à 4, caractérisé en ce qu'il comporte un dispositif 15 qui fournit un signal de commande destiné à débloquer et à bloquer alternativement lesdits dispositifs de commutation et à bloquer et p. dé- . bloquer alternativement lesdits dispositifs de couplage des signaux d'entrée. 6 - Circuit logique à seuil, caractérisé en ce qu'il comporte plusieurs éléments 62, 63, 64 selon l'une quelconque des revendications 1 à 4, les bornes de sortie de qhacun desdits éléments étant connèctées chacune à l'une correspondante de deux lignes 69, 72 logiques à seuil, ledit circuit comprenant un dispositif 15 qui délivre un signal de commande qui bloque lesdits dispositifs de commutation de chacun desdits éléments et qui, alternativement, débloque lesdits dispositifs de couplage des signaux d'entrée, débloque lesdits dispositifs de commutation et bloque lesdits dispositifs de couplage de signaux d'entrée de chacun desdits éléments, et un dispositif qui, en fonction des cou rants que lesdits plusieurs éléments font circuler dans lesdites lignes, établit des tensions prédéterminées sur ces lignes. 7 - Circuit selon la revendication 6, caractérisé en ce qu'il comporte une source de tension de référence et un dispositif 61 qui compare la tension de 1'une,69,desdites lignes avec la tension de référence lorsque le dispositif de couplage des signaux d'entrée est débloqué. 8 - Circuit selon la revendication J'} caractérisé en ce que le dispositif comparateur est constitué' par un autre élément 61 selon l'une quelconque des revendications 1 à 4. 9 - Circuit selon l'une des revendications 7 et 8, caractérisé en ce qu'il comporte un circuit d'aiguillage'66 qui, en fonction de la tension de lîautre/72,desdites lignes, aiguille sélectivement un autre courant prédéterminé sur ladite première ligne. 10 - Circuit selon la revendication 9, caractérisé en ce que lesdits plusieurs éléments sont constitués par trois éléments 62, 63, 64, ladite première et ladite autre ligne constituant réspectivèmen'Çda ligne de somme 69 et la ligne de retenue 72, l'intensité dudit autre courant prédéterminé étant-le"doublé de 72 07586 24 2128630 ladite intensité prédéterminée, une autre source V-^ de tension de référence et ladite ligne de retenue étant connectées à l'entrée de l'un desdits trois éléments. 11 - Circuit selon la revendication 9, caractérisé en ce 5 que lesdits plusieurs éléments sont constitués par un premier 82 et un second 85 élément destinés à mémoriser respectivement un élément binaire d'entrée et son complément, un troisième élément-84 destiné à mémoriser un élément binaire de signe, et un quatrième élément 85, ladite première et ladite autre ligne constituant 10 respectivement la ligne de somme 89 et la ligne de retenue 93, l'intensité dudit autre courant prédéterminé étant double de ladite intensité prédéterminée, chacun desdits quatre éléments comportant un dispositif qui bloque sélectivement son dispositif d'aiguillage, une autre source de tension de référence et 15 ladite ligne de retenue étant connectées à l'entrée dudit quatrième élément. bad original