FR 2131996 A1 19721117 FR 7207623 A 19720229 72 07623 1 2131996 La présente invention est particulièrement utile dans les convertisseurs du'type analogique-numérique d'intégration à rampe multiple tel que celui décrit dans le brevet français 1.675.933. La présente invention concerne des circuits pour convertir des signaux 5 analogiques échantillonnés en une configuration appropriée pouvant être utilisée dans les équipements de traitement de données numériques. Plus particulièrement, la présente invention concerne des convertisseurs analogiques numériques qui doivent convertir des signaux d'entrée analogiques dont les niveaux sont positifs, négatifs ou nuls, en des représentations numériques de cette entrée analo-10 gique. La présente invention est particulièrement utile pour l'exploitation de signaux d'entrée analogiques bipolaires et ce, d'une manière qui est relativement indépendante de la valeur ou de la polarité spécifique de ce signal. De nombreuses fonctions sont contrôlées par des dispositifs de détection qui produisent un signal analogique dont l'amplitude correspond à l'état de 15 la fonctionà un moment donné. Ces signaux analogiques doivent fréquemment être convertis en une configuration numérique qui va permettre le traitement par un type d'équipement de données numériques. L'art antérieur révèle des circuits convertisseurs analogiques-numériques CADC] généralement acceptables pour le traitement adéquat de ces signaux analogiques pourvu qu'ils soient de nature 20 unipolaire. Le contrôle de nombreux détecteurs et de nombreuses fonctions nécessite cependant que les circuits soient capables de traiter des signaux analogiques ayant l'une ou l'autre polarité. Chacun des essais relatifs au traitement de signaux d'entrée analogiques bipolaires s'est heurté à un inconvénient important. Par exemple, quelques con-25 versions analogiques-numériques utilisent des tensions de référence de polarité opposéB à comparer au signal analogique, et des circuits de détection pour la détermination initiale de la polarité alors présente à l'entrée et, partant, de la polarité de niveau de référence appropriée à des fins de comparaison. Chacune des sources de référence peut glisser indépendamment dans cet appareil 30 si bien que la conversion de signaux d'amplitudes égales mais de polarité opposée peut fréquemment aboutir à des manifestations de sortie numériques différentes. Outre le besoin de sources de référence redondantes, ces circuits ont également une région d'incertitude, ou bande morte, au-dessus et au-dessous du point 0 région, provenant des circuits comparateurs particuliers utilisés 35 pour tester la polarité de l'entrée. En outre, il est difficile de concevoir des circuits de conversion qui soient symétriques pour les conversions positives ainsi que les conversions négatives, ce qui est encore à l'origine d'une autre erreur potentielle dans la technique de conversion. Le brevet français 1.482.7,16 montre un circuit d'exploitation d'entrées analogiques bipolaires 40 avec un circuit à approximation successive offrant un degré de précision relatif 72 07623 2 2131996 vssnent élevé mais qui implique des circuits relativement complexes pour obtenir ce résultat . Une autre solution suggérée dans l'art antérieur consiste à utiliser des tensions de référence de décolage si bien que le signal.converti ait toujours 5 la même polarité. Ceci impose une largeur de bande relativement élevée particulièrement dans les circuits d'intégration du type ADC ou réduit sensiblement la gamme des signaux analogiques qui peut être portée. Une autre approche consiste à fournir des signaux d'entrée de polarité constante aux circuits ADC en utilisant un comparateur pour détecter la polarité analogique et inverser le signal 10 échantillonné lorsque cela est approprié. Les circuits utilisant cet agencement de détection de polarité pour des systèmes ADC du type à approximation successive sont décrits oans la revue technique IBM Technical Disclosure Bulletin, Décembre 1959, dans l'article intitulé "Bipolar Analog-Digital Conversion Circuit" par liargopoulos et Mazza aux pages 133-134. Ces approches souffrent également 15 du manque de certitude, ou d'avoir une bande morte, au-dessus et au-dessous de l'entrée analogique au point zéro par suite d'une erreur du comparateur ou d'un glissement. C'est-à-dire, il est difficile de concevoir un circuit comparateur qui indique toujours la polarité correcte d'un signal analogique qui est un incrément relativement faible de chaque côté du point zéro. 20 EN conséquence, il n'y a pas de circuits ADC disponibles dans l'art anté rieur qui puissent traiter des gammes relativement grandes de signaux d'entrée analogiques bipolaires ainsi que des signaux d'entrée analogiques bipolaires dont la valeur est zéro ou varie suivant de faibles incréments de chaque côté du point zéro. 25 La présente invention est un circuit analogique-numérique qui peut traiter de façon fructueuse des signaux d'entrée qu'ils soient positifs, négatifs ou nuls. Les entrées positives et négatives sont traitées d'une façon uniforme si bien qu'il n'y a pas de différence fondamentale entre la conversion en un nombre positif ou en un nombre négatif en ce qui concerne le temps de traitement ou 30 des effets d'erreur. Les résultats de la conversion négative peuvent être présentés sous une forme de complément à deux et des débordements de capacité peuvent être indiqués de façon appropriée. Les circuits conformes à la présente invention peuvent être utilisés avec des circuits ADC d'intégration à rampe multiple, "avec des circuits ADC à appro-35 ximations successives ou autres circuits semblables. Par exemple, les circuits de la présente invention peuvent être adaptés de manière à être utilisés avec un convertisseur analogique-numérique d'intégration à rampe mutliple tel que celui décrit dans le brevet français mentionné ci-dessus 1 .575.933 et la description détaillée d'un mode de réalisation préféré va être présentée dans un? 40 environnement semblable. Un circuit comparateur est utilisé pour fournir une 72 07623 3 2131996 indication apparents de la polarité de 1'écbatillan analogique avant l'accomplissement d'un cycle de conversion et la précision de ce comparateur pour de faibles incréments de chaque côté du point 0 ne va pas affecter la précision de la conversion numérique finale. Une tension de référence type est combinée à 5 l'échantillon analogique à l'entrée ADC si bien que le signal véritablement converti est bien la différence existant entre le signal analogique et cette référence. Cette référence type est choisie de manière à être légèrement supérieure à toute erreur prévisible du circuit comparateur pour des raisons qui seront mieux comprises dans la description détaillée. La àortie provenant du 10 comparateur indiquant la polarité est utilisée pour déterminer s'il faut coupler directement le signal analogique à l'entrée ADC ou s'il faut l'envoyer dans un circuit inverseur de gain égal à l'unité de sorte que le circuit ADC va toujours convertir une entrée analogique apparente de polarité constante lorsqu'elle est combinée à la référence type mentionnée ci-dessus. Des circuits compteurs assois ciés aux circuits ADC sont modifiés avant la lecture afin de compenser la tension de référence» Par exemple, un compteur peut être fixé à un compte prédéterminé correspondant à l'amplitude de la référence type lorsqu'elle est utilisée avec un circuit intégrateur ADC à rampe multiple. Dans un autre cas» le contenu du compteur peut être décrémenté suivant une quantité correspondant à la tension de 20 référence comme cela pourrait être préférable dans des circuits ADC à approximation successive. La sortie du comparateur est emmagasinée après le test de pola -rité initial et ce résultat emmagasiné est ensuite utilisé pour procéder à une sélection entre une lecture de compteur directe ou complémentaire, et ce, de nouveau en fonction de la polarité apparente. Le signal de lecture numérique 25 final va être une représentation rigoureuse de la polarité de l'échantillon analogique ainsi que de son amplitude même si le comparateur a initialement indiqué la mauvaise polarité pour un léger incrément de chaque côté du point zéro. Un objet de la présente invention consiste à fournir une conversion analogique -numérique bipolaire. 30 Un objet de la présente invention consiste à convertir des signaux analogi ques de niveau positif, négatif ou nul en des représentations numériques correspondant à l'amplitude et à la polarité de l'entrée. Un autre objet de la présente invention consiste à convertir de façon rigoureuse des signaux analogiques bipolaires en des représentations numériques 35 avec une précision relativement élevée, que les signaux échantillonnés traités soient de grands signaux analogiques ayant l'une ou l'autre polarité, de petits signaux analogiques de chaque côté du point zéro ayant l'une ou l'autre polarité ou des signaux de niveau nul. Un autre objet de la présente invention consiste à convertir des signaux 40 analogiques de niveau positif, négatif ou nul en des représentations numériques 72 07623 6 2131996 positive. Ceci signifie qu'une indication de polarité erronée par le comparateur 16 va être automatiquement corrigée par le fait qu'il va y a avoir dans le compteur 15 un petit nombre négatif dû à un défaut ,de dépassement de capacité et, ainsi, le compte contenu dans le compteur 15 va*.en fait, et simultanément 5 à l'indication de polarité initiale, représenter à la fois la polarité et l'amplitude de l'entrée Vx. Après l'accomplissement d'un cycle de conversion» le compteur 15 va contenir. suivant l'indication de polarité provenant du comparateur 18, soit la représentation numérique réelle, qu'elle soit positive ou négative, sous la forme 10 de complément à deux, soit le complément à une de la valeur numérique réelle. Dans ce dernier cas, le contenu-du compteur 15 est complété avant la lecture par l'entremise de la logique commandée par l'indication de polarité emmagasinée. La figure 2 représente les composants fondamentaux de la présente invention tels qu'ils pourraient être appliqués à un circuit ADC à rampe triple pour le 15 traitement d'entrées analogiques bipolaires. Il est à remarquer que les principes de la présente invention sont également applicables à une conversion bipolaire dans une opération ADC d'intégration à rampe double, triple ou multiple. Le fonctionnement fondamental d'un circuit ADC à rampe triple est décrit dans le brevet français mentionné ci-dessus 1.575.S33. La conversion bipolaire confor-20" me à cette- invention utilise les mêmes composants fondamentaux avec quelques caractéristiques supplémentaires dont quelques unes ont été traitées de façon générale ci^dessus en regard de la figure 1. Les circuits de la figure 2 comprennent un comparateur 28 qui inspecte et détermine la polarité apparente du signal d'entrée analogique Vx à la borne 20. 25 L'amplificateur inverseur à gain unitaire 29 inverse le signal d'entrée dans des circonstances appropriées semblables à celles de l'inverseur 19 de la figure 1. Les commutateurs d'entrée analogique 22A et 22B sont commandés respectivement par les signaux de sortie 31 et 32 provenant de la logique de commande 21. Durant le premier intervalle d'intervalle d'intégration, la logique 21 va 30 fermer soit le commutateur 22A pour coupler directement Vx a l'entrée de l'intégrateur 23 soit le commutateur 22B de sorte que l'équivalent inversé de Vx va être couplé à l'intégrateur 23 suivant la polarité apparente indiquée par la sortie du comparateur 28. Une tension de compensation, +Vo, est introduite à la borne 24 de l'amplificateur d'intégration 23, l'amplitude de Va étant supé-35 rieure à la tolérance d'erreur maximale du circuit comparateur 28. La logique de commande 21 comprend également un moyen de fixation préalable du compteur 25, qui est représenté comme étant formé par deux sections (compteur 1 et compteur 2) à une valeur négative suivant la forme du complément à deux, étalonné pour que son amplitude soit équivalente à la tension de blocage de compensa-40 tion Vo. Des circuits logiques OU négatif exclusif, 35 et 36 complètent la 72 07623 8 2131996 à l'état positif ou "1" même si l'entrée est véritablement négative. Cette erreur de décision est automatiquement compensée par la conversion bipolaire comme cela sera décrit ultérieurement. Suivant l'état de la ligne 30, l'entrée Vx peut être inversée par l'ampli-5 ficateur d'inversion à gain unitaire 29. Cette opération va être effectuée par un signal provenant de la logique de commande 21 sur la ligne 32 pour fermer le commutateur 22B. Il va être supposé que ceci a lieu chaque fois que la ligne 30 se trouve à l'état "1" si bien que l'entrée véritable appliquée au noeud de sommation de l'intégrateur 23 par suite de l'entrée Vx est supposée être tou-10 jours négative. En outre, la pente de la sortie de l'intégrateur correspondant à l'intégration de Vx ou sa valeur inversée est toujours positive ou dirigée vers le haut. Le tableau suivant est un tableau de vérité qui résume les résultats de chacune des combinaisons possibles des bits indicateurs ST et UT, et de la polarité d'entrée, et montre les états du bit de signe, U et du bit de J5 dépassement de capacité, S en fonction de la ligne 30, de ST et de UT ainsi que leur interprétation respective. TABLEAU I 2Q 3Q 30 ST UT SU Sortie □ 0 0 10 Négative 0 0 1 11 Dépassement de capacité négative 0 11 0 0 Positive 1 0 Q 0. 0 Positive 1 Q 1 0 1 Dépassement de capacité positive 1 11 10 Négative Le tableau I fournit la base de la dérivation des équations logiques suivant tes définissant U et Si S * 30" ST" ♦ 30 ST U « ST UT Aussi longtemps que la saturation des composants du circuit ADC, tels que l'ampliflcatsur intégrateur 23, apparait comme étant au moins légèrement infé-35 rieure à deux fois la valeur de la tension maximale (VFSJ, il ne peut pas y avoir un troisième dépassement de capacité du compteur 2. Etant donné que le deuxième dépassement de capacité indique que le circuit ADC a été surchargé et que les données apparaissant finalement sont erronées, il est uniquement nécessaire d'inclure un rçoyen pour emmagasiner une indication de l'apparition de ce 4Q deuxième dépassement de capacité pour signaler cette erreur. Par conséquent. 72 07623 a 2131996 il pourrait ne pas être tenu compte d'un troisième dépassement de capacité même dans le cas où il pourrait apparaître. Lorsque le comparateur 28 indique une entrée négative Vx au début d'un cycle de conversion» la ligne 30 est ramenée à 0 et les cas suivants illustrent 5 différentes situations qui pourraient apparaître: 1. Vx est nulle. Dans ce cas, l'entrée effective appliquée à l'intégrateur 23 est égale à -Va et la conversion de cette valeur annule exactement le nombre négatif pré-établi dans le compteur 25. En conséquence, la valeur finale du compteur à la fin de la conversion est 0, ce qui correspond à l'ampli-1Q tude de Vx. 2. A cause d'une erreur du comparateur 28 Vx est positive suivant une faible quantité. L'amplitude de l'entrée effective appliquée à l'intégrateur 23 est inférieure à Vo si bien que la valeur finale dans le compteur est un nombre est négatif dont l'amplitude/égale à la valeur étalonnée de la tension d'entrée posi-15 tive Vx. 3.- Vx est négative. L'entrée effective est supérieure à l'amplitude de Vo. La conversion annule le nombre négatif initial pré-établi et produit un nombre positif final dans le compteur dont l'amplitude est égale à la valeur étalonnée de l'entrée négative. 20 4.Vx est négative et produit une condition de dépassement de capacité. En fait, le dépassement de capacité du compteur se produit deux fois dans ce cas. Le premier dépassement de capacité est le résultat de l'annulation du nombre f négatif pré-établi et le second dépassement de capacité est le résultat de l'entrée dépassant la capacité du compteur. Dans ce second cas, les bits de signe 25 et de dépassement de capacité temporaires, ST et UT sont décodés pour fournir un signal de dépassement de capacité. Ceci est indiqué dans la deuxième rangée de la table de vérité donnée ci-dessus. A la fin de la conversion, chaque bit du compteur 25 est lu au moyen des circuits OU exclusif négatif 35 et 36 qui complètent la valeur du compteur si 30 la ligne 30 est égale à 0. Ainsi, le résultat d'une entrée positive apparaissant dans le compteur en tant que nombre exprimé sous la forme dû complément à deux, dans Tbs conditions précises dans le paragraphe 2 ci-dessus, est complémenté et lu en tant que nombre positif réel tandis que le résultat d'un nombre négatif conformément au paragraphes ci-dessus, qui apparait dans le compteur en tant que 35 nombre positif, est lu en tant que nombre négatif exprimé sous la forme du complément à deux. En fait, la complémentation par les circuits OU exclusif négatif produit un complément à un du nombre dans le compteur. Cependant, la différence entre le complément à un et le complément à deux est une erreur de compen -sation d'un seul bit qui est facilement compensée par des réglages classiques 40 de l'amplificateur d'inversion et du circuit ADC. La. logique OU exclusif négatif 72 07623 10 2131996 10 15 35 et 36 répond au fait que la ligne 30 égale 0 pour inverser chaque bit du compteur 25 avant la lecture au lieu de reproduire le contenu véritable, inchangé comme cela apparaîtrait si la ligne 30 était au niveau "1". L'équation suivante définit l'état de chaque bit de sortie Z de la logique OU exclusif négatif en fonction du bit de sortie du compteur correspondant Q, et l'état de la ligne 30. Z = 30' Q + 30" Q Le tableau suivant définit l'état de chaque bit à la lecture conformément à l'équation précédente. TABLEAU II 30 £ _ 0 0 1 Q 1 0 1 0 0 1 1 1 Si le comparateur 28 indique initialement une entrée positive de sorte qu'il y ait un "1" sur la ligne 30, la tension d'entrée est inversée avant l'intégra-20 tion par la logique de commande 21, appliquant un signal sur la ligne 32 pour fermer le commutateur 22B. La même analyse que celle donnée ci-dessus s'applique aux valeurs inversées en ce sens qu'il y a également quatre cas possibles semblables. Cependant, dans ce cas, les valeurs finales des compteurs sont une représentation réelle de la tension d'entrée Vx et ne sont pas complémentées avant 25 la lecture. Par exemple, si l'indication de polarité est erronée, la faible valeur de l'entrée négative est inversée et apparait sur le convertisseur en tant qu'entrée positive comme dans le second cas décrit ci-dessus lorsque la ligne est égale à"0". Ceci produit un résultat de complément à deux dans le compteur 25 qui est lu directement comme donnant une représentation correcte de la 30 valeur d'entrée négative même si le comparateur était erroné quant à sa détermination de la polarité initiale. Comme cela est mentionné dans le tableau 1, le décodage des bits indicateurs ST et UT avec la ligne 30 détermine les indications de dépassement de capacité et de signe correctes pour tous les cas. La fonctionnement d'un circuitADC à rampe triple représenté sur la figure 35 2 va maintenant être résumé. Tout d'abord, l'entrée analogique Vx est introduite en 20 et, en fonction de la sortie du comparateur 28, est soit directement couplée par la fermeture du commutateur 22 sous la commande de la sortie 31 de la logique 21 scit inversée par la fermeture du commutateur 22B dans l'intégrateur 23. Une périodB de temps fixe T pour l'intégration de cette entrée est 40 déterminée par la logique de commande 21. Par exemple, le compteur 2 pourrait 72 07623 11 2131996 être directement incrésnenté à partir d'une horlags et, lorsqu'il produit un dépassement de capacité, peut permettre au commutateur 22A ou au commutateur 22B d'être ouvert. Ceci détermine la fin de la période T comme le montre la figure 3. Il est à noter que la figure 3 illustre la sortie de l'intégrateur 23 5 en fonction du temps pour deux cas différents, un où Vx est égal à 0 et l'autre où Vx est égal à une amplitude maximale VFS positive ou négative. Une fois la période T terminée, la logique de commande engendrerait un signal sur la ligne 33, ce qui permet au commutateur 26A de se fermer, introduisant ainsi une grande tension de référence VR2 à l'entrée de l'intégrateur 23. 10 Cette tension de référence est de polarité opposée à celle qui a été introduite sur l'intégrateur 23 durant la période d'échantillonnage fixée. Ainsi, la sortie va s'abaisser linéairement avec une pente relativement abrupte comme le montre la figure 3. Il est à noter que le pré-établissement négatif du compteur 25 et des bits ST et UT qui doivent reproduire la tension de compensation Vo, 15 est réalisé par la logique de commande 21 au moment même où le commutateur 26A est actionné. Ensuite, la sortie Eo de l'intégrateur 23 va s'abaisser au-dessous d'une valeur de seuil VT. Jusqu'à ce moment, la logique de commande incrémentait le compteur 2 au moyen d'impulsions provenant d'une source d'horloge ayant la même cadence que celle utilisée pour déterminer la période T, et le compteur 20 25 peut ou non avoir engendré un dépassement de capacité initial suivant l'amplitude de Vx. Le compteur 2 qui a été vidé et pré-établi à la fin du temps T, étant donné que son dépassement de capacité indiquait la fin de la période T, est ensuite encore incrémenté par les impulsions d'horloge durant le temps où VR2 est couplé à l'intégrateur 23, temps qui est de durée variable en fonction 25 de l'amplitude d'origine de Vx. Comme le montre le tableau 1, le premier dépassement de capacité du compteur 25 qui restaure VT et ST est interprété comme données définissant la polarité tandis qu'un second dépassement de capacité qui fixe à nouveau UT, indique que Vx dépasse la capacité de ADC. Une fois le seuil défini par VT détecté par une sortie provenant du circuit 30 comparateur 40, la sortie 34 provenant de la logique de commande 21 ouvre le commutateur 26A et ferme le commutateur 26B si bien qu'un niveau de tension de référence plus petit VR1 est alors couplé à l'intégrateur 23. A ce moment, les impulsions vont commencer à incrémenter le compteur 1 au lieu du compteur 2. Les mimes conditions d'interprétation des premier et second dépassements de ca-35 pacité se retrouvent comme cela a été vu pour le compteur 2 mais, dans ce cas, les dépassements de capacité du compteur 1 incrémentent simplement l'étage d'ordre inférieur du compteur 2. Ainsi, le compteur 1 et le compteur. 2 fonctionnent en tant que compteur unique qui nécessite un dépassement de capacité du compteur 2 avant tout changement d'interprétation. Une chute-plus lente de Eo représentée 40 sur la figure 3 en 41 et 42 correspond à la plus faible amplitude VR1. Finalement 71 07623 12 2131996 la sortie Eo v& atteindre le niveau de référence de départ d'origine (la masse dans ce cas), va être détectée dans le comparateur 45 et. ainsi, un signal va être engendré sur la logique'de commande 21 pour libérer la ligne de commande 34 et ouvrir le commutateur 266. Ceci indique en outre que le cycle de conver-5 sion a été réalisé et que le contenu combiné du compteur 1, du compteur 2, de ST et UT représente les résultats de la conversion. Il est à noter que la commutation entre V12 et VU se fait lors du prochain compte dans le compteur 2 après le passage de VT si bien que les temps d'intégration pour 41 et 42 ne sont pas nécessairement les mêmes. Une simple analyse de l'opération décrite montre 10 que le compte total dans le compteur 25 est proportionnel à l'amplitude de l'entrée effective. Etant donné que le procédé de décalage du niveau de référence de l'art antérieur pour réaliser une opération bipolaire double le temps de conversion pour le même degré de résolution, la présente invention est particulièrement avan-15 tageuse pour des convertisseurs du type à rampe. Cependant, il est à noter que les principes fondamentaux de la présente invention s'appliquent pratiquement à tout type de circuit ADC. La figure 4 représente comment ce procédé de réalisation d'une conversion bipolaire pourrait être appliqué à un circuit ADC à approximation successive. Pour l'exemple de la figure 4, il est supposé que le 20 circuit ADC fondamental 55 est unipolaire et qu'il produit une sortie sous forme de registre numérique binaire pouvant être destiné à jouer le rôle de compteur de décrémentation. Il est à noter que la tension de référence de compensation Vo peut être ajoutée à Vx pour le mode de réalisation à approximations successives par une variété de moyens bien connus. Par exemple, un amplificateur diffé-25 rentiel ou un simple réseau de sommation peut être utilisé à cette fin. La seule différence fondamentale entre ce type de réalisation et celui utilisé avec le circuit ADC du type à rampe se trouve dans l'agencement utilisé pour soustraire l'effet de la tension de compensation d'entrée Vo. Dans le convertisseur à rampe, il est possible de réaliser la soustraction en fixant préala-30 blement le compteur à une valeur négative avant le cycle de conversion. Dans un circuit ADC à approximation successive, ceci n'est généralement pas pratique étant donné que la sortie est comparée de façon répétée à l'entrée avec pour but de développer dans le registre de sortiB une valeur finale équivalente à l'entrée effective. Ainsi, le contenu du registre de sortie pour le circuit ADC 55 ne 35 doit pas être modifié jusqu'à la réalisation du procédé par approximation successive. Cependant, il est possible de réaliser la soustraction à la fin du cycle par approximation successive. Ceci peut être accompli en destinant le soustracteur ou le registre de sortie 58 à jouer le rôle d'un simple compteur de décré-40 mentation, de répercussion, si bien qu'une impulsion appliquée au niveau de bit 72 07623 13 2131996 approprié va avoir le même effet que de soustraire une quantité binaire équivalente au poids ou à la valeur du bit, ou du flip-flop du registre auquel est appliqué l'impulsion de décrémentation. Par exemple, l'impulsion introduite au troisième bit d'ordre inférieur serait équivalente à soustraire 4 de la valeur 5 finale, l'impulsion introduite au niveau de bit supérieur suivant, soustrairait 6, etc... Ainsi, pour un convertisseur à 10 bits ayant une résolution de 1/1024 ième 1024 et une entrée maximale de 10,24 volts, le bit le moins significatif correspondra à une valeur de 10 millivots. S'il était souhaité avoir Vo = 160 millivolts, ce qui serait suffisant pour écarter toute imprécision du compara-10 teur dans le plus mauvais cas, cette valeur pourrait être corrigée en introdui» sant une impulsion de décrémentation à la cinquième position de bit. Le comparateur de test de polarité 50 fonctionne pour le mode de réalisation de la figure 4 de la même manière que celle étudiée pour les figures 1 et 2, □e même, la logique de commande 51 répond à ce test de polarité pour déterminer 15 s'il faut directement couplerle signal Vx au circuit ADC 55 par fermeture du commutateur 52 ou le faire passer par 1*inverse,ur à gain unitaire 53 par fermeture du commutateur 54» Le test de polarité initiale détermine également s'il faut ou non enclencher le flip-flop de décision de polarité 56. Quant aux autres modes de réalisation, la sortie numérique est interprétée par une logique de 20 circuit OU exclusif négatif 59 en fonction de l'état du flip-flop 56. Il reste bien entendu que la description qui précède n'a été donnée qu'à titre d'exemple non limitatif et que de nombreuses variantes peuvent être envisagées sans sortir pour autant du cadre et de la portée de la présente invention. Par exemple, quelques systèmes ADC accomplissent une conversion pour déterminer 25 un niveau approprié de l'atténuation ou de l'amplification à utiliser pour une entréB analogique inconnue donnée si bien que la seconde conversion peut être accomplie à un niveau de résolution optimal. Dans ces systèmes, le résultat de la détermination de la polarité peut être utilisé pour les deux conversions si l'amplitude du signal analogique d'origine est suffisamment grande. En outre, 30 la détermination de la polarité peut être emmagasinée et utilisée pour des cycles multiples comme, par exemple, là où il est connu qu'un groupe de sorties du multiplexeur ont toutes la même polarité mais que cette polarité n'est pas initialement connue. n 07623 14 2131996 REVENDICATIONS 1.- Convertisseur analogique numérique recevant à l'entrée un signal ana-logique bipolaire et le convertissant durant un cycle de conversion en un signal numérique, caractérisé en ce qu'il comprend: 5 des moyens agissant avant que ne commence le cycle de conversion pour détecter la polarité au signal analogique et pour produire un signal indicatif de ladite polarité, une source de signal de référence, des moyens sensibles au signal indicatif de polarité pour fournir un 10 signal d'entrée de polarité constante au convertisseur en combinant le signal de référence au signal analogique et des moyens pour corriger la représentation numérique fournie par le convertisseur d'une quantité correlée à l'amplitude du signal de référence. 2.- Copvertisseur selon la revendication 1 caractérisé en ce que les 15 moyens de détection de polarité comprennent: des moyens pour emmagasiner le résultat de la détection de polarité jusqu'à la fin du cycle de conversion. 3.- Convertisseur selon la revendication 1 caractérisé en ce qu'il comprend: 20 des moyens logiques pour fournir une représentation numérique finale qui est fonction de l'état des moyens d'emmagasinage et des résultats de la conversion. 4.- Convertisseur selon l'une quelconque des revendications 1, 2 ou 3 comportant un compteur pour engendrer la représentation numérique pendant un 25 cycle de conversion et caractérisé en ce que les moyens de correction comprennent des moyens introduisant dans le compteur, avant qu'il ne commence à fonctionner pour engendrer la représentation numérique, des données numériques afin de compenser l'amplitude du signal de référence. 5.- Convertisseur selon la revendication 4 caractérisé en ce que les 30 moyens logiques sont couplés à la sortie du compteur et des moyens d'emmagasinage pour fournir en sortie une représentation numérique à la fin d'un cycle de conversion, dans le format correct en fonction de l'état des moyens d'emmagasinage. 6.- Convertisseur selon la revendication 1 caractérisé en ce qu'il comprend 72 07623 15 2131996 un circuit du type registre ou compteur pour présenter les résultats de la représentation numérique de chaque cycle de conversion et un circuit logique de soustraction pour réduire le contenu dudit registre à la fin de chaque cycle de conversion d'une quantité qui est en corrélation 5 avec l'amplitude du signal de référence. 7.- Convertisseur selon la revendication 6 caractérisé en ce que les moyens de détection somprennent des moyens pour emmagasiner les résultats de la détection de polarité et en ce que le convertisseur comprend des circuits 10 logiques d'interprétation couplés à la sortie du registre compensé par la logique soustractive pour fournir en sortie une représentation numérique à la fin de chaque cycle de conversion dans le format correct indiqué par l'état des moyens d'emmagasinage. 15 a.- Convertisseur selon l'une quelconque des revendications 1 à 7 carac térisé en ce que l'amplitude du signal de référence est sélectionnée de façon à ce qu'elle soit au moins égal au niveau auquel les déterminations de polarité par les moyens de détection de polarité peuvent être effectuées sans erreur. 20 9.- Convertisseur selon l'une quelconque des revendications précédentes caractérisé en ce qu'il comprend: un circuit inverseur de gain unité couplé de façon à recevoir les signaux analogiques inconnus des premier et second éléments de commutation montés pour coupler les si-25 gnaux analogiques inconnus et la sortie du circuit inverseur à l'entrée du convertisseur et des moyens sensibles à la sortie du moyen de détection de polarité pour sélectionner l'un des éléments de commutation pour le cycle.de conversion. 10.- Convertisseur analogique-numérique du type utilisant un intégrateur, 3q au moins un signal de référence et un compteur dans lequel un cycle de conversion est effectué en intégrant le signal d'entrée analogique pendant un temps fixe et ensuite en effectuant une commutation pour intégrer le ou les signaux de référence tout en incrémentant le compteur afin de donner une indication du temps nécessaire pour ramener le signal de sortie de l'intégrateur au même 25 niveau qu'au début de la période de tstnps fixe caractérisé en ce qu'il comprend: un comparateur pour recevoir le signal d'entrée analogique inconnu et engendrer un signal de sortie en indiquant ia polarité, avant un moyen agissant/le commencement d'un cycle de conversion pour emmagasiner le signal de sortie du comparateur pendant tout le cycle de conversion. 72 07623 16 2131996 un circuit inverseur de gain unité connecté pour recevoir le signal analogique inconnu* un moyen fonctionnant pendant la période fixe en réponse aux moyens d'emmagasinage soit pour coupler le signal analogique directement à l'entrée de l'intégrateur soit pour coupler la sortie de l'inverseur à l'entrée de l'intégrateur une source de tension de compensation ayant une amplitude au moins égale au niveau pour lequel le comparateur peut fonctionner sans erreur.