FR 2120046 A1 19720811 FR 7146890 A 19711227 71 46890 ' 2120046 La présente invention concerne un circuit destiné à déterminer avec précision l'instant d'apparition d'un signal. Les impulsions de synchronisation peuvent être détectées dans un récepteur de télévision par rapport à un signal de ré-5 férence sur la porteuse,si bien que la détection peut avoir lieu au niveau convenable. Cependant, dans l'équipement de studio et analogue, la porteuse de télévision est absente et seule la fréquence de base, ou vidéo, de la télévision est transmise d'un appareil à l'autre. En général, les crêtes des impulsions de syn-10 chronisation sont verrouillées*à un niveau déterminé et, après détection , leur amplitude est fonction dé cette tension de verrouillage. Ce système fonctionne bien tant que l'amplitude des signaux reste constante. Cependant, l'amplitude des signaux vidéo peut varier et ils peuvent également se détériorer de diverses 15 autres manières à savoir : par variation d'amplitude, disparition de composantes haute fréquence, disparition de composantes basse fréquence, addition de ^bruit blanc, addition de parasites de courte durée et de signaux à la fréquence du secteur. Par conséquent, la synchronisation devient imprécise et peut même dispa-20 raître. Selon l'invention, l'instant d'un signal de synchronisation vidéo est déterminé à peu près exactement à partir des signaux à la fréquence de base, ou vidéo, sans que leur amplitude à l'entrée doive rester constante. Une première amplitude, ou amplitude 25 de crête, des signaux est détectée et cette amplitude de crête est augmentée dans une certaine mesure Jusqu'à ce qu'elle soit quasiment verrouillée à une tension donnée. Un circuit détecte un second niveau de signal, qui est constitué avantageusement par le niveau de suppression des signaux vidéo-. L'amplificateur 30 recevant les signaux est réglable jusqu'à ce que le second niveau atteigne une seconde valeur de tension. Par conséquent, on peut choisir une troisième valeur ou valeur intermédiaire pour la détection des impulsions de synchronisation, par exemple une tension égale à la moyenne entre les deux tensions sus-mentionnées, 35 afin d'émettre en permanence un signal de synchronisation étalonné correspondant à un point pratiquement normalisé de l'impulsion de synchronisation. Dans une réalisation préférée de la présente invention, les 71 46890 2120046 circuits destinés à augmenter l'amplitude du signal d'entrée, jusqu'à ce que son amplitude de crête corresponde à une valeur donnée,sont constitués par des circuits de réaction haute fréquence et basse fréquence dans lesquels la boucle de 'réaction 5 haute fréquence fonctionne "à l'intérieur" de la boucle de .réaction basse fréquence. De plus, il est préférable que la boucle de réaction haute fréquence soit fermée à l'intérieur de la partie de l'ensemble dans laquelle l'amplitude des signaux est régulée, tandis que la boucle de réaction à basse fréquence est 10 fermée à l'extérieur de la partie à amplitude régulée de l'ensemble. La boucle de réaction haute fréquence peut compenser l'action des composantes haute fréquence provoquant une déformation des impulsions de synchronisation, sans interaction provenant des composantes basse fréquence telles que les parasites 15 à la fréquence du secteur, soit 50 ou 60 Hz. La boucle de réaction haute fréquence est optimalisée entre certaines limites fixes des amplitudes des signaux de manière que la "vitesse de variation de la tension de sortie " pour la déformation des signaux de synchronisation par des composantes haute fréquence 20 puisse être prédéterminée avec une exactitude suffisante. Les parasites à basse fréquence sont avantageusement éliminés en amont de la partie amplificatrice de l'ensemble, de manière à réaliser l'amplification avec plus de précision,afin d'obtenir le degré d'amplification souhaité des signaux vidéo. 25 Par ailleurs, selon une autre réalisation avantageuse de l'invention, le circuit destiné à détecter un niveau prédéterminé d'un signal complexe, et en particulier le niveau de suppression d'un signa ]/ridéo, comprend un filtre passe-bas émettant un signal donné quand les signaux d'entrée vidéo sont conditionnés JO à un niveau prédéterminé. Une boucle de réaction règle l'amplitude ou la position des signaux, à condition que le niveau soit ajusté à la valeur prédéterminée liée au conditionnement. Les circuits selon l'invention détectent convenablement les impulsions de synchronisation malgré leurs variations d'am-35 plitude, la disparition de composantes haute fréquence, la disparition de composantes basse fréquence, l'addition de bruit blanc et de parasites de courte durée, ainsi que de signaux à la fréquence du secteur. 71 46890 2120046 La présente invention a donc pour objet un circuit perfectionné destiné à déterminer avec précision l'instant d'apparition d'un signal d'entrée, à détecter les impulsions de synchronisation contenues dans un signal vidéo de télévision ainsi qu'à 5 déterminer avec précision le minutage de l'information de synchronisation des signaux de télévision sans information préalable concernant le minutage. L'invention a aussi pour objet un circuit destiné à détecter le niveau d'un signal à partir du cycle de travail, ou 10 forme d'onde, de ce signal ainsi qu'un circuit perfectionné destiné à supprimer la déformation des formes d'onde, des impulsions de synchronisation vidéo et analogues. D'autres objets et avantages de la présente invention seront mieux compris à la lecture de la description qui va suivre 15 .d'un ou plusieurs exemples de réalisation et en référence aux dessins annexés. Sur ces dessins : la figure 1 est un schéma fonctionnel de circuit selon l'invention, 20 la figure 2 est une représentation schématique des cir cuits de la figure 1, la figure 5 est une représentation graphique d'un signal complexe vidéo ou à la fréquence de base de télévision, et la figure 4 est une représentation graphique d'un signal 25 de synchronisation d'image de .jjélévision. Aux dessins annexés,/en particulier sur la figure 1, un détecteur d'impulsions de synchronisation selon l'invention comprend une borne d'entrée 10 reliée à une première entrée avec inversion d'un amplificateur 12 à régulation automatique du gain 50 recevant d'un filtre passe-bas 14, avec inversion, un second signal .d'entrée. Le signal de sortie de l'amplificateur 12 est appliqué à une entrée sans inversion 'd'un amplificateur sommateur 16 qui reçoit également, avec inversion, des signaux provenant du filtre passe-haut 18. Les signaux de sortie de l'amplificateur 55 16 sont appliqués respectivement à un comparateur 20 de niveau de suppression, un comparateur 22 de signaux de niveau intermédiaire et un comparateur 24 de crête de signaux de synchronisation. Le comparateur 24 comprend une mémoire de niveau 26,dont 71 46890 2120046 la sortie est connectée aux amplificateurs 12 et 16, respectivement, par les filtres 14 et 18. Le signal de sortie du comparateur 22 de signaux intermédiaires et le signal de synchronisation émis par le circuit selon l'invention et qui est appliqué à la borne ^ de sortie 28 ainsi qu'au comparateur de crête de signaux de synchronisation, provoquent une réponse de ce dernier circuit pendant les impulsions de synchronisation. Les signaux de sortie du comparateur 20 de niveau de suppression sont appliqués par un filtre passe-bas 30 à l'amplificateur 12, sous forme de signaux de régu-10 lation du gain. Les circuits de la figure 1 fonctionnent de la manière suivante: un signal vidéo complexe est appliqué à la borne 10 avec inversion et, après une inversion ultérieure par l'amplificateur l6,il doit avoir une apparence semblable à celle représentée sur 15 la figure 3. Le signal de la figure 3 comprend une impulsion 106 de synchronisation ligne . L'impulsion de synchronisation ligne dépasse un niveau d'effacement 110 pour atteindre sa valeur de crête 104. L'information vidéo 112 représentant l'information d'une ligne d'image apparaît entre les parties au niveau de sup-20 pression. On désire, selon l'invention, appliquer un signal de synchronisation à la borne de sortie 28 quand l'impulsion 106 de synchronisation ligne atteint un niveau sensiblement égal à la moyenne des niveaux 110 et de crête 104, c'est-à-dire quand 25 la ligne horizontale 108 coupe le front avant de l'impulsion de synchronisation 106. Dans ce but, l'impulsion de synchronisation est tout d'abord normalisée entre les deux niveaux extrêmes. Le niveau de crête de l'impulsion de synchronisation est quasiment verrouillé par un comparateur 24 de valeurs de crête 30 d'impulsions de synchronisation, qui détecte la valeur de crête 104 et applique une réaction par une mémoire de niveau 26 et des filtres 14 et 18 pour modifier la position du signal d'entrée vidéo complexe^jusqu'à ce que la crête 104 de l'impulsion de synchronisation corresponde à une tension prédéterminée. En-35 suite, les signaux de sortie des filtres 14 et 18 sont ajoutés respectivement aux signaux des amplificateurs 12 et 16, jusqu'à ce qu^ies crêtes des signaux de synchronisation soient quasiment verrouillées à une tension donnée. De plus, les circuits de réac- 71 46890 2120046 tion ainsi réalisés, et en particulier celui comportant un filtre passe-haut 18 , suppriment la déformation des crêtes 104 des signaux de synchronisation. Par conséquent, les crêtes des impulsions de synchronisation peuvent être en fait parfois inclinées 5 à leur partie supérieure par rapport à l'horizontale, comme on l'indique sur la représentation d'une forme d'onde à l'entrée. La position de cette forme d'onde est ajustée par les circuits de réaction pendant la détection du niveau 104, si/bien que la partie 104 est sensiblement horizontale,c'est-à-dire correspond 10 à une tension constante. Le taux de réaction convenable est mémorisé entre les impulsions de synchronisation par la mémoire de niveau 26. La mémoire de niveau 26 fonctionne pendant l'impulsion de synchronisation 106 de manière à supprimer de manière optimale la gêne 15 provoquée par la déformation etc. des signaux. Cependant, la mémoire 26 de niveau est destinée à mémoriser une valeur donnée provenant d'une impulsion 106 de synchronisation jusqu'à celle de l'impulsion de synchronisation qui suit, afin de rapporter la totalité du signal au niveau de crête de l'impulsion de synchro-20 nisation quasiment en permanence. Le niveau 110 de suppression est réglé à la tension choisie à l'aide d'un comparateur 20 de signaux de suppression attaquant le filtre passe-bas j50 qui applique une réaction destinée à la régulation automatique du gain (R.A.G.) à 1'amplifiea-25 teur 12. Le comparateur de niveau d'effacement détermine le niveau d'effacement sans information de synchronisation, en se basant sur le cycle de travail, comme on l'explique en détail ci-après. Etant donné que le signal de sortie du circuit correspond 30 au minutage d'une impulsion de synchronisation particulière, il est avantageux que les circuits selon l'invention donnent l'information souhaitée sans avoir eux-mêmes besoin d'informations de minutage. Les différences entre les durées des impulsions de synchronisation, des signaux de suppression et des signaux 35 globaux sontdestinées à déterminer le niveau de suppression. Si le niveau de suppression est, à la sortie de l'amplificateur som-mateur 16, à unçtension supérieure à une valeur prédéterminée, le comparateur 20 de niveau de suppression augmente par l'inter 71 46890 2120046 médiaire du filtre passe-bas 30 le gain de l'amplificateur 12, si bien que le niveau de suppression s'écarte davantage du niveau de crête de l'impulsion de synchronisation. Par contre, si le niveau de suppression à la sortie de l'amplificateur sommateur 5 16 est inférieur à une tension prédéterminée, le comparateur de niveau de suppression réduit, par l'intermédiaire du filtre passe-bas 30, le gain de l'amplificateur 12 jusqu'à ce que ledit niveau de suppression, corresponde à la tension convenable. L'ensemble fonctionne sans qu'une information de minutage soit né-10 cessaire pour fermer la boucle de régulation automatique de gain. Par conséquent, la tension de crête 106 de l'impulsion de synchronisation apparaissant à la sortie de l'amplificateur sommateur 16 doit avoir une valeur maximale et une valeur minimale prédéterminées, quelle que soit l'amplitude initiale réelle 15 des signaux appliqués à la borne 10. Un comparateur 22 de niveau intermédiaire est réglé pour fonctionner à un niveau tel qu'il détecte des impulsions de niveau sensiblement à mi-distance des niveaux de fonctionnement des comparateurs 20 et 24. Par conséquent, un signal de sortie apparaît à la borne 28 et représente 20 le minutage correct des impulsions de synchronisation malgré la présence de parasites, la déformation des signaux etc". Eien qu'un niveau intermédiaire correspondant à 50$ soit souhaitable pour obtenir une insensibilité optimale vis-à-vis des parasites, il est bien évident qu'on peut choisir certaines autres valeurs 25 particulières du niveau entre les niveaux extrêmes des impulsions de synchronisation. On notera que la boucle de réaction comprenant un filtre passe-haut 18 et des amplificateurs 16 est à l'intérieur de la boucle de réaction qui contient le filtre passe-bas 14 et 30 l'amplificateur 12. La seconde boucle de réaction mentionnée est principalement/iestinée à définir le niveau global des signaux de synchronisation pour maintenir la composante continue de la totalité du signal de la figure 3 par rapport aux crêtes des signaux de synchronisation. Le signal de sortie du filtre passe-35 bas 14 est ajouté au signal d'entrée vidéo complexe jusqu'à ce que ce signal atteigne ce niveau. Une information d'inclinaison lente est transmise par le filtre passe-bas 14 pour corriger l'inclinaison du sommet 104. Par exemple, les signaux parasites 71 46890 ' 2120046 lents à la fréquence 50 ou 60 Hz du secteur sont éliminés de cette manière. Cependant, la boucle contenant le filtre passe-haut 18 corrige les composantes erronées de haute fréquence qui sont représentées par des déformations isolées, etc. des sommets 5 des impulsions de synchronisation. Le second circuit de réaction, qui comprend un filtre passe-haut l8?fonctionne avec des signaux à niveau fixe puisqu'il est à l'intérieur de la partie à gain régulé de l'ensemble. Ceci permet une optimalisation des circuits 24 "vitesse de variation de la tension de sortie" 10 pour des déformations assez importantes des signaux de synchronisation correspondant à des fréquences élevées, sans tenir compte du niveau global des signaux incidents. Etant donné que les composantes à basse fréquence sont renvoyées par le filtre passe-bas 14 à l'extérieur de la partie à gain régulé du système, 15 les signaux parasites à la fréquence du secteur (par exemple 50 Hz) sont éliminés en grande partie avant de passer par les amplificateurs 12 et 16. Par conséquent, cet ensemble peut éliminer une très forte proportion des signaux parasites à la fréquence du secteur tout en réagissant en même temps à un petit signal vidéo. Le signal transmis par la boucle de réaction,qui comprend 20 le filtre passe-bas 14,crée un "effet d'anticipation" pour la mise en place des crêtes des signaux de synchronisation, en rapport avec l'inclinaison non désirée. Cet effet d'anticipation provoque un verrouillage presque parfait au niveau approprié de synchronisation, juste avant que l'impulsion de synchronisa-25 tion suivante ne soit reçue. L'élimination des composantes en haute et basse fréquence de la déformation des signaux vidéo est évidemment avantageuse étant donné qu'elle permet par ailleurs la détectio^e-lativement exacte d'un point particulier prédéterminé d'un signal 30 de synchronisation, par exemple le point à un niveau intermédiaire de 505&?et élimine ainsi l'instabilité indésirable de la base de temps, etc. Bien que son fonctionnement ait été décrit en se référant particulièrement à la suppression de la déformation des 35 sommets horizontaux 104 des impulsions de synchronisation ligne, il va de soi que le circuit convient aussi pour normaliser le 71 46890 2120046 niveau supérieur des signaux de synchronisation image, comme l'indique la figure 4 en 114. Etant donné la durée plus longue de l'information de synchronisation image, toute déformation indésirable de cette information est encore plus gênante que dans le 5 cas des impulsions de synchronisation ligne. Cette gêne est également supprimée par la présente invention. Sur la figure 2 qui représente plus en détail le circuit de la figure 1, les parties du circuit à l'intérieur des 'contours en pointillé correspondent aux rectangles de la figure 10 1 et oni/le même numéro de référence. Un amplificateur 12 à régulation automatique /gain (R.A.G-) comprend une résistance 32 de couplage d'entrée intercalée entre la borne d'entrée 10 et le transistor NPÏT 34 dont l'émétteur est monté à la masse. Le collecteur du transistor 34 est branché de manière à constituer une 15 entrée de l'amplificateur sommateur 16. La base du transistor 34 est reliée par ailleurs à l'émetteur du transistor PHP 36 dont le collecteur est ramené à une tension négative par la résistance 38,et sa base est reliée à la borne chaude du condensateur 40 qui est le^cjomposant principal du filtre passe-bas 30. Un signal. 20 de H.A.G./ appliqué à la base du transistor 36 et correspond à la charge du condensateur 40» Le collecteur du transistor NPF 42 est relié à une tension positive et son émetteur est couplé à la base du transistor 34 par une résistance 44. La base du transistor 42 reçoit 25 un autre signal d'entrée appliqué à l'amplificateur 12 par le circuit filtre 15. Le circuit filtre 15 de la figure 3 joue le - même rôle que les deux filtres 14 et 18 de la figure 1 et fonctionne d'une manière décrite en détail ci-après. Le filtre 15 comprend un ensemble série d'une résistance 46 et d'un conden-30 sateur 48 intercalé entre la base du transistor 42 et la masse ainsi qu'une résistance 50 intercalée entre le collecteur du transistor 34 et la base du transistor 42. L'amplificateur sommateur 16 reçoit des signaux d'entrée non inversés par l'émetteur du transistor 52relié 35 à la jonction de la résistance 50 et du collecteur du transistor 34. Le signal d'entrée inversé destiné à l'amplificateur 16 est appliqué à la base du transistor 52 par une mémoire de niveau 26,tandis que le collecteur du transistor 52 est couplé par la 9 71 46890 2120046 résistance de charge 66 à une tension positive. L'amplificateur 16 comprend par ailleurs un transistor HPÏÏ 54 de sortie et un transistor KPN liraiteur 56. Une tension positive est appliquée au collecteur du transistor 56 et son émetteur est relié au col-5 lecteur du transistor 52. Une tension positive est appliqué.e à la base du transistor 56, en provenance de la jonction des résistances 58 et 60 qui forment avec les résistances 62 et 64 un diviseur de tension série entre une tension positive et la masse. La base du transistor 54 est reliée au collecteur du 10 transistor 52. Une tension positive est appliquée au collecteur du transistor 54,tandis que son émetteur est ramené à la masse par une résistance 68. L'émetteur du transistor 68 est relié à la borne de sortie de l'amplificateur 16 ainsi qu'aux entrées des comparateurs 20, 22 et 24. 15 Le comparateur 20 comprend une diode 70 dont la cathode est reliée à l'émetteur du transistor 68 et l'anode à l'émetteur 72, lui-même porté à une tension positive par la résistance 74 d'un transistor P33P 72. Une résistance de charge 76 est intercalée entre un point à tension négative et le collecteur 20 du transistor 72 qui émet un signal transmis à la borne chaude du condensateur 40. La base du transistor 72 est reliée à la prise du diviseur de tension séparant ces résistances 58 et 60, et qui constitue une base de référence pour le circuit. Le comparateur 20 fonctionne de la manière suivante: 25 si la cathode de la diode 70 est suffisamment négative par rapport à son anode, un courant provenant d'une résistance 74 passe par cette diode plutôt que par l'émetteur du transistor 72. Lorsque la tension de la cathode de la diode 70 devient plus positive, on atteint un point où le courant provenant de la ré-30 sistance 74 se répartit entre la diode 70 et l'émetteur du transistor 72. Evidemment, comme la tension de la cathode de la diode 70 s'élève au-dessus de cette dernière valeur, une fraction plus importante du courant provenant de la résistance 7^ es^ transmise par le transistor. La tension pour laquelle ce changement se pro-35 duit, ou le niveau pour lequel le courant se répartit également entre la diode 70 et le transistor 72, est réglé en agissant sur la tension de la base du transistor 72. Si l'on admet que la même chute de tension existe aux bornes de la diode 70 et aux 71 46890 10 2120046 bornes de la jonction émetteur-base du transistor 72, des courants égaux passent à travers les points de raccordement quand la tension de la cathode de la diode 70 est égale à la tension appliquée à la base du transistor 72. Lorsqu'un courant plus intense passe 5 par le transistor 72 et crée une chute de tension plus grande aux bornes de la résistance 76,1a charge aux bornes du condensateur 40 doit augmenter. Le comparateur 22 comprend de même une diode 78 dont la cathode est reliée à l'émetteur du transistor 54 et l'anode est 10 reliée à l'émetteur du transistor PJUP 80jet ce dernier point de raccordement est ramené à une tension positive par la résistance 82. La base du transistor 80 est reliée à un point porté à une tension de référence, entre les résistances 58 et 64 du diviseur de tension, tandis qu'une résistance 84 est intercalée entre le 15 collecteur du transistor 80 et la masse. Le collecteur du transistor 80 est également relié à la base d'un transistor de sortie ÏTPF 86, dont l'émetteur est à la masse et dans lequel une résistance de charge 88 est intercalée entre son collecteur et un point à une tension positive. Le collecteur du transistor 86 engendre 20 le signal de sortie et est relié par conséquent à la borne de sortie 28 et à la cathode de la diode 90 du comparateur 24. Le fonctionnement du comparateur 22 est semblable à celui du comparateur 20, et sa tension de sortie est négative quand une tension positive appliquée à la cathode de la diode 78 transmet une tension 25 positive prédéterminée à la jonction des résistances 58 et 64. Le comparateur 24 comprend une diode d'entrée 92 dont la cathode est reliée à l'émetteur du transisto:ç$4 et dont l'anode est reliée à l'émetteur du transistor PEP 94, et cet émetteur est également ramené à une tension positive en passant par une 30 résistance 96. Une tension de référence provenant d'une prise entre la résistance 62 et la résistance 64 du diviseur de tension est appliquée à la base du transistor 94,tandis que le collecteur du transistor 94 est relié à l'anode de la diode 90 par une résistance 98. Le collecteur du transistor 94, est aussi relié à la 35 borne chaude d'un condensateur 100 faisant partie de la mémoire de niveau 26. Le fonctionnement du comparateur 24 est semblable à celui décrit ci-dessus pour le comparateur 20 et 11 engendre un signal de sortie positif à son collecteur quand la tension d'en- 71 46890 11 2120046 trée appliquée à la cathode de la diode 92 dépasse une valeur définie par la prise entre les résistances 62 et 64. La.tension positive de sortie charge le condensateur 100 de la mémoire de niveau 26 et la tension de la borne chaude de ce condensateur est 5 appliquée à la base du transistor PEP 102. Une tension positive est appliquée au collecteur du transistor 102 tandis que son émetteur est relié à la base du transistor 52 pour transmettre des signaux d'entrée inversés à l'amplificateur 16. Si l'on considère en détail le fonctionnement du circuit .10 de la figure 2, le signal d'entrée appliqué à la borne 10, qui est un signal vidéo, donne naissance à un signal de sortie inversé appliqué au collecteur du transistor >4, ce dernier signal est transmis par le transistor 52 e^le transistor 54 et apparaît à l'émetteur du transistor 54. Lorsque le niveau du signal complexe 15 augmente, les niveaux de comparaison des comparateurs 20, 22 et 24 sont atteints successivement .au cours du fonctionnement normal du circuit, si bie.n que ces comparateurs provoquent successivement une variation du niveau de sortie. Par conséquent, pour les crêtes 104 du signal vidéo composite de la figure 3, un courant est 20 détourné de la résistance 36 par le transistor 94 qui l'amplifie pour charger le condensateur 100 à la tension correspondant à ce niveau de sortie. Comme on l'a exposé ci-dessus à propos de la figure 1, cette tension est renvoyée à l'amplificateur sommateur 16 de manière à fermer une boucle de réaction. Le filtre passe-25 haut 18 décrit à ce propos de la figure 1 agit par l'intermédiaire du circuit 15 dans lequel le condensateur 48 couple l'émetteur du transistor 52 à la masse en passant par les résistances 46 et 50 pour des composantes prédéterminées à haute fréquence. Par conséquent, les composantes à fréquence élevée de la tension 30 instantanée de crêtçûes signaux de synchronisation apparaissent au collecteur du transistor 52. Il va de soi que le condensateur 100 est capable de suivre ces changements dans la proportion souhaitée quand il est attaqué de cette manière. La correction haute fréquence des crêtes des signaux de synchronisation est ré-35 alisée pour des signaux sensiblement constants,comme on l'a indiqué ci-dessus,et le taux de correction souhaité n'est pas affecté par l'amplitude d'une composante à 50 Hz ou analogue qui pourrait être également présente à l'entrée. 71 46890 2120046 Le condensateur 48 applique une contre-réaction appréciable à l'émetteur dans le circuit des composantes tasse fréquence. Cependant,la tension aux bornes de l'ensemble en série de la résistance 46 et du condensateur 48, qui représente les com-5 posantes à basse fréquence, est appliquée à la base du transistor 42 pour jouer 3e rôle du filtre passe-bas 14 de la figure 1. Ces composantes à basse fréquence sont transmises par une résistance 44 à la base du transistor 3^ pour les combiner au signal d'entrée en amont du transistor >4 dont le gain est régulé par le transis-10 tor 36 d'une manière décrite en détail ci-après. Ce sont principalement les composantes à basse fréquence qui fixent le niveau des crêtes des signaux de synchronisation et agissent en même temps de manière à remédier à la gêne créée par la déformation des sommets des signaux de synchronisation provoquée par les com-15 posantes basse fréquence, car elles ont principalement un effet d'anticipation. Les parasites à 50 Hz et analogues sont éliminés en amont du transistor36 de manière à donner à' ce dernier et au reste du circuit • une efficacité maximale vis-à-vis des signaux vidéo débarrassés de ces parasites. 20 Le signal d'entrée appliqué au transistor 102 change avec la valeur de crête des signaux tant que le comparateur 24 continue à fonctionner, crest-à-dire pendant la durée de l'impulsion de synchronisation. A la fin de l'impulsion de synchronisation quand l'amplitude du signal provenant de l'amplificateur 16 dimi-25 nue jusqu'au dessous du niveau de comparaison des comparateurs 22 et 24, le collecteur du transistor 86 devient positif et bloque la diode 90. Etant donné qu'un transistor 94 est également bloqué, la charge du condensateur 100 ne change quçlentement et sa valeur est mémorisée jusqu'à l'instant de l'apparition de l'impulsion 30 de synchronisation suivante . Par conséquent, ce n'est que pendant la durée d'une impulsion de synchronisation que le condensateur 100 est associé à un circuit de décharge laissant passer un courant appréciable. Les signaux de sortie du comparateur 22 sont employés 35 pour conditionner le fonctionnement du comparateur 24 et de la mémoire 26 étant donné que le niveau pour lequel le comparateur 22 réagit est inférieur au niveau pour lequel le comparateur 24 réagit. Grâce au niveau inférieur du comparateur 22,on est certain 13 71 46890 2120046 que la valeur instantanée de l'amplitude de l'impulsion de synchronisation est transmise exactement pendant la totalité de la durée de l'impulsion de synchronisation mais pas plus longtemps. Un fonctionnement correct du comparateur 24 et de la mémoire 26 5 est ainsi garanti si biei/que le signal de sortie à l'émetteur du transistor 102 suit correctement l'amplitude instantanée de . l'impulsion de synchronisation pendant toute sa durée, tandis que le dernier niveau atteint est mémorisé jusqu'à l'impulsion de synchronisation suivante. Grâce à l'action du transistor 52 10 qui ferme une boucle de réaction, la totalité dû signal est déplacée vers le haut ou vers le bas de manière que le niveau.de crête de l'impulsion de synchronisation (104 sur la figure 3) corresponde à la tension au point commun des résistances 62 et 64 du diviseur de tension. Comme on l'a aussi mentionné ci-dessus, 15 le niveau 114 de l'impulsion de synchronisation image est aussi intéressant, sinon plus, pour rétablir une valeur prédéterminée de celle-ci. Le transistor limiteur 56 élimine l'information vidéo 112 qui ne présente aucun intérêt pour le présent circuit. Le comparateur 24 est non seulement "auto-conditionné" 20 par le signal de sortie, mais aussi sa constante de temps est supérieure à une valeur déterminée. On désire par conséquent que la tension des crêtes des signaux de synchronisation soit suivie et transformée en un signal carré pour une tension déterminée, tout en évitant en même temps une réponse exagérée aux parasites, 25 Par conséquent, la résistance 96 a une valeur, en fonction de la capacité du condenseur 100, choisie de manière que la réponse du circuit soit assez rapide pour suivre et corriger les composantes haute fréquence courantes de la déformation des signaux, sans réagir en même temps aux parasites de fréquence élevée. Le con-30 densateur 100 forme la moyenne du bruit blanc qui s'ajoute .aux crêtes des signaux de synchronisation pendant la durée de la conduction du transistor 94, pour détermine:ç4.e niveau précis des crêtes des signaux de synchronisation et ajuster le signal à ce niveau par l'intermédiaire des transistors 102 et 52. La résis-35 tance 96 débite un courant insuffisant pour suivre les impulsions parasites rapides et analogues. Cette constante de temps^supérieure à une valeur déterminée permet aussi au circuit d'être "auto-conditionné", ce qui signifie qu'il est conditionné par le 71 46890 1 2120046 signal de sortie du comparateur 22, comme on l'a vu. La valeur supérieure à une limite déterminée de la constante de temps permet d'ouvrir la boucle de réaction à la fin du front arrière d'une impulsion de synchronisation étant donné que le courant limité 5 provenant de la résistance 96 ne permet pas au comparateur 24 de suivre les flancs des impulsions de synchronisation. La réponse du circuit peut être optimalisée en établissant un compromis entre la réactior>â la déformation et l'insensibilité aux parasites pour un signal d'amplitude fixe dont les composantes à fréquence basse 10 (par exemple à la fréquence du secteur) ont été quasiment éliminées en amont du transistor amplificateur 36, comme on l'a vu. Si l'on considère le fonctionnement du comparateur 20, la diode 70 est montée de manière à partager le courant provenant de la résistance 74 avec l'émetteur du transistor 72 lorsque le 15 signal vidéo atteint le niveau de suppression 110 (figure3 ). Le transistor 72, quand il est conducteur, alimente en courant le condensateur 40 et la résistance 76 constitue une voie de décharge pour le condensateur 40. Comme on l'a vu, le condensateur 40 joue le rôle d'un filtre passe-bas 30 et établit la moyenne de son 20 courant de charge sur un nombre appréciable- de périodes du signal de synchronisation. Le condensateur 40 donne naissance à un niveau de sortie prédéterminé pendant une durée donnée du signal d'entrée, c'est-à-dire pendant une période donnée au cours de laquelle un courant est appliqué par le transistor 72. La tension résultante 25 aux bornes du condensateur 40 sert, par l'intermédiaire du circuit de réaction couplé à la base du transistor 36, à réguler le gain de l'amplificateur 12,ce qui évidemment influe sur le niveau total à la sortie de l'amplificateur 12. Lorsque la charge du condensateur 40 augmente, le transistor 36 devient moins conducteur?ce 30 qui entraîne une augmentation du gain de l'amplificateur. Si la charge du condensateur 40 diminue, le transistor 36 devient plus conducteur et détourne une partie du courant de signal du transistor 34 et réduit ainsi le gain de l'amplificateur 12. Les valeurs des éléments du circuit sont choisies de telle manière que 35 si le transistor 72 est conducteur seulement pendant la durée de l'impulsion de synchronisation 106 (figure 3),la charge du condensateur 40 doit diminuer dans une proportion telle que le niveau 10 augmente en fait à l'entrée du comparateur 20; on rappelle que le niveau 104 est régulé de manière à correspondre à une ten-40 sion bien définie plus élevée. Si ce gain diminue à un point tel 71 46890 15 2120046 que le transistor 72 conduit pendant une durée supérieure à celle déterminée par le niveau de suppression 110, c'est-à-dire en pénétrant dans la région d'information vidéo de la figure 3, le condensateur 40 est chargé à un niveau qui augmente le gain de 5 l'amplificateur 12, jusqu'à ce que la division du courant entre la diode 70 et le- transistor 72 apparaisse avec une tension de suppression 110 égale à la tension de la base du transistoi 72. La tension de suppression 110 est préréglée uniquement sur la base du egçgle de travail -ou de la forme d'onde - du signal 10 d'entrée/ aucune information de minutage n'est employée au préalable pour fixer, ou verrouiller ensuite, cette tension. On voit que la tension du niveau 110 correspond approximativement au niveau de limitation défini par le transistor 56. Le circuit fonctionne normalement quand la tension '104 correspond à la ten-15 sion à la prise entre les résistances 62 et 64 et le niveau de suppression correspond à la tension à la prise entre les résistances 58 et 60 . Comme on l'a vu, la charge du condensateur 40 change relativement lentement. Etant donné que le signal d'entrée contient une information de synchronisation image , et de syn-20 chronisation ligne , et que le niveau de suppression est déterminé à partir des signaux de synchronisation ligne ,-la constante du temps du circuit contenant le condensateur 40 établit la moyenne du signal de sortie du comparateur 20 sur plusieurs images. La tension pour laquelle le courant provenant de la résis-25 tance 82 se répartit entre les diodes j8 et le transistor 80 est choisie de préférence de telle manière qu'un signal de sortie apparaît à la borne 28 quand la tension du signal atteint une valeur correspondant à environ la moitié de celle de l'impulsion de synchronisation, correspondant par exemple au niveau 108 30 dçla figure 3, Cette tension est choisie pour une insensibilité optimale aux parasites et aux modifications du temps de montée du signal etc. Le circuit doit toujours choisir cette tension qui correspond à celle à la prise entre les résistances 58 et 64 pour engendrer un signal de sortie uniforme, à un instant prédétermi-35 né avec précision, correspondant pratiquement à l'instant précis prévu de l'apparition d'une impulsion de synchronisation ligne. Il va de soi que la présente invention n'a été décrite qu'à titre indicatif,mais nullement limitatif,et qu'elle est susceptible de diverses variantes sans sortir de son cadre. 71 46890 2120046 REVENDICATIONS 1 - Circuits destinés à détecter avec précision l'instant d'apparition d'un signal, caractérisés en ce qu'ils comprennent un premier circuit pour détecter une première valeur du niveau 5 dudit signal, un second circuit pour détecter >uie seconde valeur du niveau dudit signal, un amplificateur destiné à recevoir ledit signal et à faire varier le niveau dudit signal en fonction du premier circuit destiné à détecter un premier niveau dudit signal afin de le modifier,jusqu'à ce que ledit niveau 10 détecté dans ces conditions corresponde à une première valeur prédéterminée,et un circuit pour détecter une troisième valeur du niveau dudit signal, comprise entre les première et seconde " valeurs, pour définir le temps d'apparition dudit signal. 2 - Circuits selon la revendication 1, caractérisés en 15 ce qu'ils comprennent les circuits commandés par. le second circuit afin de détecter un second niveau (ou amplitude)dudit signal, / d'élever/ niveau dudit signal jusqu'à ce que le second niveau (ou amplitude) de celui-ci corresponde à une seconde valeur prédéterminée et ledit troisième circuit détecteur d'amplitude 20 détecte un troisième niveau dudit signal entre lesdits premier et second niveaux. 3 Circuits destinés à corriger la déformation d'impulsions, caractérisés en ce qu'ils comprennent un circuit pour détecter une amplitude prédéterminée de ladite impulsion pour 25 engendrer un signal de sortie variable lorsque ladite amplitude d'entrée varie pendant ladite impulsion et un circuit pour mémoriser entre les impulsions l'amplitude atteinte par ladite impulsion afin d'engendrer un signal de sortie combiné, une première boucle de réaction recevant ledit signal de sortie combiné, 30 et qui comprend un filtre passe-bas destiné à corriger les variations à basse fréquence de ladite amplitude d'impulsion et une seconde boucle de réaction située à l'intérieur de ladite .première boucle de réaction et qui reçoit aussi ledit signal de sortie combiné pour corriger les variations haute fréquence 35 de ladite amplitude d'impulsion en fonction de l'amplitude du signal engendré par la première boucle de réaction. 4 - Circuits selon la revendication 3S caractérisés en ce qu'ils comprennent aussi un circuit de régulation automatique 17 71 46890 2120046 du gain, monté dans ladite première boucle de réaction et réagissant à une seconde amplitude de ladite impulsion pour ajuster l'amplitude de cette dernière,de manière que ladite seconde amplitude corresponde à une tension prédéterminée. 5 5 - Circuits selon la revendication 4, caractérisés en ce qu'un filtre passe-bas de couplage est incorporé audit circuit de régulation automatique du gain. 6 - Circuits destinés à définir une amplitude prédéterminée d'un signal complexe, caractérisés en ce qu'ils comprennent 10 un premier circuit réagissant au cycle de travail dudit signal complexe à l'entrée ainsi qu'un circuit pour engendrer un signal de sortie prédéterminé pour une durée donnée du signal d'entrée correspondant, en ce qui concerne la forme d'onde dudit signal complexe, à ladite amplitude prédéterminée dudit signal complexe, 15 un circuit de réaction commandé par ledit premier circuit afin d'agir sur l'amplitude dudit signal complexe à partir de la réponse dudit premier circuit,et un circuit de conditionnement situé entre ledit circuit de réaction et ledit premier circuit pour transmettre le signal d'entrée au premier circuit lorsque 20 ce signal atteint une amplitude prédéterminée. 7 - Circuits selon la revendication 6, caractérisés en ce que ledit circuit destiné à engendrer un signai de sortie prédéterminé pour une durée donnée du signal d'entrée comprend un filtre passe-bas. 25 8 - Circuits de détection des impulsions de synchronisation d'un signal vidéo de télévisidn, caractérisés en ce qu'ils comprennent un circuit pour détecter les crêtes des impulsions de synchronisation dans lesdits signaux vidéo et un circuit réagissant à celles-ci afin d'augmenter l'amplitude dudit signal 30 vidéo pour amener lesdites crêtes desdites impulsions de synchronisation à un premier niveau prédéterminé, un second circuit destiné à détecter le niveau de suppression dudit signal vidéo, un amplificateur pour ledit signal vidéo commandé par ledit circuit destiné à détecter le niveau de suppression pour modi-35 fier l'amplitude dudit signal vidéo jusqu'à ce que le niveau de suppression corresponde à une seconde tension prédéterminée, et un circuit réagissant à un niveau intermédiaire dudit signal vidéo, compris entre lesdits premier et second niveaux prédéterminés, pour engendrer une impulsion de synchronisation. 18 71 46890 2120046 9 - Circuits selon la revendication 8, caractérisés en ce que ledit circuit destiné à amener lesdites crêtes des signaux de synchronisation à un premier niveau prédéterminé comprend une première boucle de réaction contenant un filtre passe-bas 5 et destinée à augmenter l'amplitude dudit signal vidéo et une seconde boucle de réaction, comportant un filtre passe-haut à l'intérieur-de ladite première boucle de réaction pour augmenter l'amplitude dudit signal vidéo. 10 - Circuits selon la revendication 8, caractérisés en 10 ce que ledit circuit destiné à amener lesdites crêtes de signaux de synchronisation à un premier niveau prédéterminé comprend une première boucle de réaction contenant un filtre passe-bas pour augmenter l'amplitude dudit signal vidéo avant qu'il ne soit amplifié par ledit amplificateur,et une seconde boucle de réaction 15 comportant un filtre passe-haut pour augmenter l'amplitude dudit signal vidéo après amplification de celui-ci par ledit amplificateur. 11 - Circuits selon la revendication 10, caractérisés en ce que ladite seconde boucle de réaction réagit aux composantes 20 haute fréquence qui déforment les crêtes desdits signaux et sa constante de temps est choisie de-manière à le rendre relativement insensible aux parasites. 12 - Circuits selon la revendication 8, caractérisés en ce que ledit circuit destiné à détecter les crêtes des impulsions 25 de synchronisation dans ledit signal vidéo comprend un circuit réagissant aux variations dudit signal pratiquement pendant la durée des impulsions de synchronisation et des circuits pour mémoriser la dernière amplitude atteinte. 13 - Circuits selon la revendication 8, caractérisés en 30 ce que ledit second circuit destiné à détecter le niveau de suppression comprend un premier circuit réagissant au cycle de travail du signal vidéo de télévision comprenant un circuit destiné à recevoir ledit signal vidéo à l'entrée et qui comprend des circuits pour émettre un signal de sortie prédéterminé pendant une 35 durée donnée du signal d'entrée, correspondant au niveau de suppression du signal vidéo, un circuit de réaction, commandé par ledit circuit réagissant au cycle de travail pour modifier le niveau du signal vidéo du circuit réagissant au cycle de travail, 71 46890 2120046 et un circuit de conditionnement intercalé entre ledit circuit de réaction et ledit circuit réagissant audit cycle de travail pour transmettre le signal vidéo au circuit réagissant au cycle de travail lorsque ledit signal vidéo atteint une amplitude prédéterminée. 14 - Circuits selon la revendication 12, caractérisés en ce que ledit circuit réagissant aux variations dudit signal pratiquement pendant la durée des impulsions de synchronisation comprend un comparateur fonctionnant pendant lesdites impulsions de synchronisation quand celles-ci atteignent une amplitude prédéterminée, et ledit circuit de mémorisation comprend un condensateur destiné à être chargé par un courant en réponse au fonctionnement dudit comparateur quand lesdites impulsions de synchronisation atteignent ladite amplitude prédéterminée. 15 - Circuits selon la revendication 13> caractérisés en ce qu'ils comprennent un circuit qui réagit lorsque ledit signal vidéo n'atteint pas un niveau intermédiaire, afin de séparer un circuit de décharge dudit condensateur.