FR 2113968 A1 19720630 FR 7140739 A 19711115 71 40739 2113968 L'invention concerne un circuit intégré destiné à des fins logiques, le collecteur d'un transistor à plusieurs émetteurs, utilisé comme porte, étant raccordé à la base d'un autre transistor de même type de conduction, alors qu'une couche 5 de surface, de deuxième type de conduction, située sur un subr-strat de premier type de conduction, est divisée en caissons de deuxième type de conduction à l'aide de zones de diffusion de séparation de premier type de conduction qui, à partir de la surface, s'étendent jusque dans le substrat, tandis que dans 10 ces caissons, les transistors précités sont élaborés chacun au-dessus d'une couche enterrée locale de deuxième type de conduction, appartenant à ces transistors et située à la face limite entre le substrat et la couche de surface. L'invention concerne également un procédé permettant la fabrication d'un tel circuit 15 intégré. Souvent, de tels circuits comportant des transistors à plusieurs émetteurs sont utilisés comme circuit de base dans les circuits connus sous la dénomination anglaise "TTL—Circuits" (Transistor Transistor Logic Circuits) et utilisés pour 20 des systèmes logiques, les transistors à plusieurs émetteurs ainsi que les autres transistors étant des transistors npn. Un tel circuit de base, complété éventuellement par d'autres composants intégrés, par exemple d'autres transistors de type npn ou pnp et des résistances, peut être réalisé séparément comme 25 circuit intégré distinct; toutefois, plusieurs circuits de base de ce genre sont souvent intégrés, éventuellement avec d'autres circuits, pour former une unité fonctionnelle plus grande ou un système dans un dispositif semiconducteur monolithique. Lors de la fabrication, on procède généralement de la 30 façon suivante : On part d'un substrat de type de conduction p, qui localement sur les endroits désirés est muni de couches diffusées fortement dopées de type de conduction n, sur lesquelles on forme ensuite une couche épitaxiale de type de conduction n, 35 présentant une épaisseur de par exemple 10 yu environ. Au cours d'un premier stade de fabrication, on effectue alors une première diffusion pénétrant profondement, durant laquelle, à partir de la surface, des accepteurs devant former les zones de diffusion de séparation locales de type de conduc-40 tion p sont diffusés à travers la couche épitaxiale de type de 1 40739 -2- 2113968 conduction n par la mise en oeuvre de procédés habituels de masquage et de diffusion. De cette façon, on obtient donc des caissons épitaxiaux de type de conduction n, entourés latéralement des parois de diffusion montantes de type de conduction p. 5 A la face limite entre ces caissons et le substrat existent localement les couches fortement dopées de type de conduction n+ (couches dites enterrées), qui pendant cette diffusion et pendant d'autres diffusions, pénétrent encore éventuellement sur xane distance faible, par exemple 5 yu> dans la couche 10 épitaxiale présentant par exemple une épaisseur de 10 yu. Ensuite, on procède encore à deux autres diffusions, à savoir une diffusion de type de conduction p pénétrant relativement peu, et une diffusion de type de conduction n pénétrant encore moins profondément. Lors de la diffusion établissant le 15 type de conduction p, on diffuse dans la couche épitaxiale, jusqu'à une profondeur de pénétration par exemple de 3yii, entre autres des zones de base de type de conduction p de tous les transistors désirés npn, ceci ayant lieu éventuellement simultanément avec d'autres zones désirées de type de conduction p, 20 par exemple les zones d'émetteur de type de conduction p et les zones de collecteur de type de conduction p de transistors latéraux pnp. Lors de la diffusion établissant-le type de conduction n, on diffuse localement dans les zones de base de type de conduction p les zones d'émetteur de type de conduction n 25 des transistors npn, et également, à côté de la zone de base, encore des couches de contact de collecteur éventuellement désirées ainsi que d'autres zones de type de conduction n requises pour d'autres composants à intégrer, par exemple les couches de contact de base -de transistors latéraux pnp. 30 En ce qui concerne les circuits intégrés connus, lorsqu'on effectue les diffusions précitées, les divers composants à intégrer sont donc incorporés simultanément sur plusieurs endroits dans la plaquette semiconductrice. Par ailleurs, des composants de même nature, par exemple les transistors npn, 35 présentent les mêmes paramètres en ce qui concerne le dopage et la profondeur de pénétration des diverses zones, mais offrent toutefois la possibilité d'une extension latérale qui peut différer de composant à composant. Les paramètres régissant les diffusions sont choisis de façon à obtenir les propriétés re-40 quises pour les divers composants, par exemple un grand facteur 71 40739 -3- 2113968 d'amplification de courant, une forte tension de claquage, des faibles tensions de saturation pour l'autre transistor dit inverseur monté à la suite du transistor à plusieurs émetteurs. A cet effet, entre autres "la diffusion établissant le type de 5 conduction p et déterminant la zone de base et la jonction de collecteur, pénètre sur une profondeur relativement faible dans la couche épitaxiale de type de conduction n, de sorte que la jonction p-n est formée à «ne certaine distance de la couche enterrée, alors qu'à travers une couche intermédiaire formée 10 par le matériau épitaxial original de type de conduction n et fortement ohmique, la zone de collecteur se raccorde à la couche enterrée sous-jacente fortement dopée. Il est connu également, entre autres lors de la fabrication de circuits équipés de transistors à plusieurs émet-15 teurs et appartenant au genre précité, de procéder à une diffusion d'or par laquelle est raccourcie la durée de vie des porteurs de charge et sont donc diminués aussi considérablement la durée d'accumulation et le facteur d'amplification de courant A inverse J" inverse ^ransistor à plusieurs émetteurs, sans 20 que cela réduise trop fortement le facteur d'amplification de courant /h des autres transistors. On sait qu'une faible valeur f* „ du transistor à plusieurs émetteurs est exigée, inverse en raison de ce que dans une des situations de fonctionnement, à savoir lorsque la porte est ouverte, la jonction des émetteurs 25 est polarisée dans le sens de blocage, alors que la jonction de collecteur est polarisée dans le sens de conduction. Le collecteur fonctionnant comme émetteur est alors parcouru par le courant de base d'enclanchement du transistor inverseur raccordé, et dans le cas d'une grande valeur fi> , du transistor inverse 30 à plusieurs émetteurs, une forte intensité du courant d'entrée serait donc nécessaire à la porte, ce qui pour l'étage précédent donnerait lieu à une réaction et à une charge, grandes en correspondance. Toutefois, pour une raison quelconque, il peut être 35 favorable de ne pas procéder à la diffusion d'or ou d'en réduire au moins considérablement l'importance, cela par exemple lors de l'emploi d'autres transistors latéraux pnp dans le circuit intégré, étant donné que l'or pourrait être à même de réduire de façon inadmissible le facteur fh déjà faible de 40 ces transistors latéraux. 71 40739 -4- 2113968 Un des buts visés par l'invention est d'indiquer une autre mesure qui, de manière simple, permet de réduire considé-r rablement la réaction du transistor à plusieurs émetteurs, la diffusion d'or pouvant ainsi être omise entièrement ou limitée 5 considérablement. Conformément à l'invention, dans ion circuit intégré du genre précité, la zone de base du transistor à plusieurs émetteurs est une zone de premier type de conduction qui pendant la diffusion des zones de séparation est diffusée dans la couche 10 de surface et qui s'étend jusque dans la couche enterrée correspondante fortement dopée avec laquelle ladite zone de base forme la jonction de collecteur du transistor à plusieurs émetteurs, tandis que la zone de base de l'autre transistor est diffusée moins profondément dans la couche de surface et présente une plus 15 faible épaisseur correspondante. Le circuit intégré conforme à 11 invention peut être réalisé de façon particulièrement simple si, simultanément avec les zones de séparation, la zone de base du transistor à plusieurs émetteurs est diffusée dans une couche épitaxiale de 20 deuxième type de conduction, située sur un support de premier type de conduction et présentant une épaisseur pratiquement uniforme, alors que localement à la surface limite entre le substrat et la couche, des couches enterrées fortement dopées de deuxième type de conduction sont présentes, alors que les 25 zones de diffusion de séparation s'étendent transversalement à travers la couche épitaxiale et que la zone de base rencontre la couche enterrée et forme avec celle-ci la jonction de collecteur, tandis que la diffusion de la zone de base de l'autre transistor pénètre sur une profondeur plus réduite, ceci ayant 30 lieu de préférence au cours d'une diffusion distincte, effectuée ultérieurement. Le transistor à plusieurs émetteurs équipant le circuit conforme à l'invention a un facteur fi . beaucoup inverse plus réduit, et cela notamment pour les raisons suivantes: étant 35 donné que, conformément à l'invention, la zone de base dudit transistor rencontre la couche enterrée fortement dopée et forme avec celle-ci la jonction de collecteur, les gradients de concentration caractérisant les dopages près de la jonction p-n sont considérablement plus grands que dans le transistor à plusieurs 40 émetteurs connu, où la zone de base et la jonction de collecteur 71 40739 -5- 2113968 se situent à une certaine distance de la couche enterrée dans le matériau épitaxial original, à plus forte résistance ohmique. Surtout lorsqu'il s'agit d'intensités de courant et d'amplitudes de tension relativement faibles, l'injection de porteurs cela 5 signifie qu'en direction transversale, donc transversalement à la surface de charge qui, à partir du côté de collecteur, a lieu directement dans la zone de base, est réduite considérablement pour la même tension aux extrémités de la jonction p-n, de sorte que comparée au transistor connu, une réduction consi- 10 dérable du facteur . est possible. A cela s'ajoute inverse encore que l'épaisseur de la zone de base du transistor à plusieurs émetteurs est considérablement plus forte et se situe de préférence aux environs de 5 /U, de sorte que fi . / inverse est également réduit pour cette raison. Bien que par suite de 15 l'accroissement de l'épaisseur de la zone de base soit réduit également le facteur /3 dudit transistor, il faut prendre en considération qu'à cet égard, ainsi qu'également en ce qui concerne la tension de claquage (par suite de la polarisation dans le sens de conduction de cette jonction p-n), le transis-20 tor à plusieurs éipetteurs ne doit pas répondre à des critères de fonctionnement sévères, alors qu'un fonctionnement convenable est possible aussi longtemps que le facteur est élevé au point que ledit transistor soit capable d'évacuer le courant de fuite collecteur-base du transistor inverseur. 25 Dans le cas extrême où par exemple l'intensité du courant de fuite est égale à environ 100 nA et que celle du courant ti)U de base du transistor à plusieurs émetteurs n'est égale qu'à 1yuA environ, le facteur fi devrait au moins être égal à 0,1. Par le choix judicieux de l'épaisseur de la couche épitaxiale, 30 de la profondeur de pénétration de la couche enterrée dans cette couche épitaxiale, et de la profondeur de pénétration de l'émetteur, l'épaisseur de la zone de base du transistor à plusieurs émetteurs peut être quelconque, alors que l'on garde l'avantage que d'autres transistors npn, par exemple le tran-35 sis tor inverseur ■=? les paramètres de la zone de base pouvant être choisis indépendamment lors de la diffusion ultérieure -peuvent néanmoins, de manière optimale et indépendamment, être définis avec un grand facteur d'amplification de courant, une forte tension de claquage et une faible tension de saturation. 40 Comparée aux procédés connus, la réalisation avantageuse 1 40739 -6- 2113968 différente du transistor à plusieurs émetteurs et de l'autre transistor peut avoir lieu par la mise en oeuvre du procédé précité et sans procéder à des stades de diffusions additionnels, car la seule différence réside en ce que la zone de base 5 du transistor à plusieurs émetteurs, au lieu d'être réalisée simultanément avec les zones de base des autres transistors, est diffusée au cours d'un stade antérieur et simultanément lors de la diffusion des zones de séparation. Ceci signifie que la fenêtre de diffusion pour la zone de baôe du transistor à plu-10 sieurs émetteurs est déjà ouverte lors de l'élaboration des fenêtres pour effectuer la diffusion de séparation au lieu d'être ouverte lors de l'élaboration des fenêtres pour effectuer la diffusion ultérieure des autres zones de bas-e. L'invention peut avantageusement être utilisée pour des circuits intégrés du genre précité équipés de transistors à 15* plusieurs émetteurs, circuits dans lesquels, outre au moins un transistor à plusieurs émetteurs et d'autres transistors inverseurs, encore d'autres composants sont intégrés dans le même corps semiconducteur et sont incorporés' simultanément au cours des mêmes stades de fabrication. Eu égard à la possibilité 20 d'omettre la diffusion d'or ou d'en réduire l'importance, l'invention est particulièrement avantageuse pour les circuits, appartenant au genre précité, dans lesquels, dans la même couche épitaxiale, on a diffusé également des transistors latéraux de l'autre type de conduction, qui ont des zones d'éipet-25 teur et de collecteur diffusées latéralement l'une â côté de l'autre et présentant le même type de conduction que la zone de base du transistor à plusieurs émetteurs. Dans des circuits logiques de ce genre, de tels transistors dits complémentaires sont utilisés surtout comme charges et remplacent alors des 30 résistances lorsqu'il s'agit de circuits pour puissance faible, par exemple des circuits microwatts. Du fait que de tels circuits fonctionnent à de faibles intensités de courant et à de faibles amplitudes de tension, il est possible de mettre à profit particulièrement l'avantage de la réduction du facteur fb 35 inverse se produisant notamment à de faibles tensions par l'accroissement du gradient de concentration, tandis qu'en outre le facteur d'amplification de courant des transistors latéraux complémentaires est relativement élevé, puisque la 40 diffusion d'or peut être omise. Plus particulièrement, lorsqu'au 71 40739 -7- 2113968 moins les zones d'émetteur des transistors complémentaires sont obtenues simultanément avec la zone de base du transistor à plusieurs émetteurs, on diminue en outre l'injection transversale de ces zones d'émetteur. 5 La description suivante, en regard des dessins annexés, le tout donné à titre d'exemple, fera bien comprendre comment l'invention peut être réalisée. La figure 1 est le schéma d'un circuit intégré conforme à 1'invent i on. 10 La figure 2 est une vue en plan schématique du corps semiconducteur du circuit intégré illustré sur la figure 1. La figure 3 est une coupe transversale schématique suivant le plan III-III sur la figure 2. La figure h est un graphique qui pour deux transistors 15 illustre la variation du facteur d'amplification de courant /£> inverse en fonction de l'intensité du courant de collecteur. Les figures 5» 6 et 7 sont des coupes transversales en trois stades de fabrication différents, du corps semiconducteur, du circuit intégré représenté sur les figures 2 et 3 • 20 En guise d'exemple de réalisation, on décrit un circuit intégré dont le schéma constitue la figure 1. Les quatres transistors T.j à T^ forment un flip-rflop pouvant être commande à l'aide des deux transistors et Tg comportant plusieurs émetteurs et utilisés comme porte, les zones de collecteur de ces transistors T_ et TV étant raccordées aux zones de base des 25 5 o transistors T^ et T^. Comme charge de ces six transistors npn, on a utilisé des transistors pnp T^, àT^Q dont les zones de base sont interconnectées..Les zones d'émetteur des transistors pnp et Tg sont interconnectées également, tandis que le schéma 30 montre également un autre transistor pnp T^ ^ qui est branche comme diode et qui, de manière connue, forme avec les transistors T„ et T0 deux sources de courant. Les zones d'émetteur des 7 o transistors pnp T^ et T^q sont interconnectées également. Ces transistors aussi forment avec le transistor T^ ^ deux sources de courant lorsque les bornes B et C sont interconnectées. La 35 liaison entre ces bornes B et C peut comporter une résistance à l'aide de laquelle il est possible d'ajuster le rapport des intenr-sités des courants des deux paires de sources de courant. , i En ce qui concerne l'intégration, 1 emploi de transis-40 tors pnp a l'avantage d'éviter l'emploi de résistances de 1 40739 -8- 2113968 charge qui sont utilisées plus couramment et qui peuvent avoir de très grandes valeurs ohmiques surtout lorsque les courants et les tensions sont faibles et se situent par exemple dans le domaine des microwatts, lesdites résistances occupant alors 5 beaucoup de place sur la surface semiconductrice. En outre de telles résistances influencent défavorablement la vitesse de commutation. Les figures 2 et 3 illustrent la façon dont ce circuit peut être intégré par exemple dans un corps semiconducteur 1. 10 Ce dernier a un substrat 2 de premier type de conduction, alors que sur ce substrat, on a élaboré une couche de surface 3, de deuxième type de conduction, présentant une épaisseur quasi constante. La couche de surface est divisée en caissons 5 à 9» de deuxième type de conduction, séparés entre eux par des 15 zones de séparation 4 de premier type de conduction. Les divers transistors à sont élaborés dans ces caissons. Le cais son 5 comporte les transistors T1 et T , alors que le caisson 6 I /£ comporte les transistors et T^. Le transistor T\,, à plusieurs émetteurs, raccordé à la zone de base 10 du transistor se 20 trouve dans le caisson 7» tandis que le transistor Tg, à plusieurs émetteurs, raccordé à la zone de base 10 du transistor T^, se trouve dans le caisson 8. Dans les caissons 7»5 et 8, 6, les transistors T^_ et d'une part et les transistors Tg et d'autre part sont élaborés chacun au-dessus d'une couche en-25 terrée 20, de deuxième type de conduction, fortement dopée et appartenant à ces transistors. Ces couches enterrées 20 se situent tout près de la face limite entre le substrat 2 et la couche de surface 3» cette face limite étant indiquée sur la figure 3 par la ligne 21 en partie en pointillés. Les transis-30 tors T2 et également sont élaborés au-dessus de couches enterrées 20. En plus d'une zone de base 10, les transistors à ont chacun une zone d'émetteur 11 de deuxième type de conduction. Les caissons 5 et 6 qui chacun forment une zone de collec-35 teur commune pour deux transistors, sont munis chacun d'une couche de contact de collecteur 12 de deuxième type de conduction. Dans les caissons 7 et 8 appartenant aux zones de collecteur des transistors T,_ et Tg, ceux-ci ont chacun une zone de base 13 de premier type de conduction, deux zones d'émetteur 40 1k de deuxième type de conduction, ainsi qu'une couche de 1 40739 -9- 2113968 contact de collecteur 15 de premier type de conduction. Ces couches 15 sont situées entre les deux zones d'émetteur et occupent des évidements pratiqués dans les zones de base 13» De ce fait, les zones 14 sont mieux séparées et quasi électriquement 5 indépendantes l'une de l'autre. Conformément à l'invention, l'épaisseur des zones de base 13 des transistors et Tg, à plusieurs émetteurs, comparée à l'épaisseur des zones de base 10 des autres transistors T.j et raccordés auxdits transistors et Tg, est 10 beaucoup plus grande, du fait que pendant la diffusion des zones de séparation 4 de même type de conduction, les zones de base 13 des transistors et ont été diffusées profondément dans la couche de surface 13 jusquê dans les couches enterrées correspondantes fortement dopées 20 et forment avec 15 celles-ci des parties des jonctions de collecteur 16, les zones de base 10 des autres transistors et ayant été diffusées moins profondément dans la couche de surface 3 et présentant par conséquent une épaisseur plus faible. Les zones 4 s'étendent jusque dans le substrat 2; les zones de base 13» 20 formées simultanément, sont toutefois isolées du substrat, puisque les couches enterrées correspondantes les séparent du substrat. Les transistors T., et T, ont des zones de base 10 1 4 pénétrant sur une profondeur habituelle, la jonction de collecteur 17 étant séparée de la couche fortement dopée 20 par une 25 partie 18 de la couche de surface originale 3, fortement oh-mique. Du fait d'être formées simultanément, les zones de séparation 4 et les zones de base 13 ont la même concentration de dopage de surface, alors que leur concentration de dopage 30 varie de la même façon du moins en direction transversale. Par suite de différences de la concentration de dopage du fond, par exemple aux endroits où les zones formées simultanément d'une part et des zones locales de type de conduction opposé uu des couches enterrées d'autre part chevauchent ou chevauchent 35 presque, la concentration peut présenter des écarts toutefois réduits, tandis que les profondeurs"de pénétration peuvent différer. Les dimensions en direction latérale peuvent évidement différer. Souvent, la couche de masquage reste en place sur le corps semiconducteur et est utilisée alors comme couche 40 passivante et isolante. Dans ces cas, la couche isolante pré 1 40739 -10- 2113968 sente la même structure dans le voisinage des zones formées simultanément, surtout en ce qui concerné les différences d'épaisseur. Les transistors pnp TV, à T^ sont des transistors 5 latéraux élaborés dans un caisson commun 9« Chacun de ces transistors a une zone d'émetteur 22 et une zone de collecteur 23, latéralement adjacentes. Le caisson 9 qui sert de zone de base commune des transistors pnp, est muni d'une couche de contact de base fortement dopée 2k, tandis qu'à la face limite 10 entre le caisson 9 et le substrat 2, il se trouve une couche enterrée fortement dopée 20 devant réduire la résistance série de la base.Ceci est avantageux lorsque du moins les zones d'émetteur 22 sont formées simultanément avec les zones de séparation h et s'étendent ainsi jusqu'à la couche enterrée correspondante. 15 Cette situation donné l'avantage que l'injection de porteurs de charge de la zone d'émetteur est diminuée en direction transversale, et que celle en direction latérale vers les zones de collecteur est favorisée, de sorte que le facteur d'amplification de courant de ces transistors est relativement élevé. 20 Dans l'exemple en question, également les zones de collecteur 23 ont été diffusées jusqu'à la couche enterrée. Du fait d'avoir formé simultanément les zones d'émetteur et les zones de collecteur des transistors latéraux, on a défini de manière convenable la distance entre ces zones, et donc l'épaisseur de la zone de 25 base. Bien que dans ce cas la tension de claquage collecteur-base soit un peu plus petite, ceci est souvent admissible sans plus, surtout lorsqu'il s'agit de circuits intégrés fonctionnant à des faibles tensions et à des énergies réduites. En outre, il n'est pas indispensable - bien que généralement ceci soit 30 bien le cas - que la couche enterrée soit fortement dopée, alors que du fait de choisir, pour un dopage relativement faible, une plus grande profondeur de pénétration de la couche enterrée, il est possible d'obtenir des tensions de claquage plus élevées pour des résistances série de base encore faibles et pour une 35 isolation convenable de la jonction de collecteur du substrat. De la même façon, également la tension de claquage collecteur-base et la résistance série de collecteur du transistor à plusieurs émetteurs peuvent être variées et adaptées aux applications spécifiques. 40 La surface du corps semiconducteur est couverte d'une 1 40739 -1 1- 2113968 couche isolante 25» sur laquelle s'étend, une configuration de pistes conductrices 26 à l'aide desquelles sont interconnectés les composants suivant le schéma constituant la figure 1. A cet effet, à travers des fenêtres pratiquées dans la couche isolan-5 te 25 et indiquées en pointillés sur la figure 3 » les pistes métalliques sont raccordées aux zones semiconductrices qui dans ces fenêtres s'étendent jusqu'à la surface semiconductrice. Le circuit intégré décrit peut appartenir à un système électronique intégré plus grand dans le corps semi-conducteur, 10 ou être utilisé également comme dispositif semiconducteur distinct. Dans ce dernier cas, plusieurs pistes conductrices ont par exemple des parties plus larges auxquelles peuvent être raccordés, de manière connue, des conducteurs de connection à raccorder aux bornes d'une enveloppe. Sur la figure 2, de telles 15 faces de contact larges sont représentées en partie et indiquées par le repère 27 • Aux entrées indiquées sur la figure 1 par la référence A, le circuit intégré suivant les figures 1 et 2 a une impédance d'entrée relativement élevée pour des portes "TTL", également 20 lorsque les portes sont ouvertes. Dans les circuits "TTL" connus, on a formé simultanément les zones de base du transistor à plusieurs émetteurs et du transistor inverseur. Conformément à l'invention, la zone de base du transistor à plusieurs émetteurs a été formée simultanément avec les zones de séparation h en 25 vue d'obtenir entre autres une plus forte épaisseur de la zone de base. Par suite de cette plus forte épaisseur, le transistor a un plus petit coefficient d'amplification de courant. Toutefois, le fait que simultanément le facteur d'amplification de courant /3 . de ce transistor a été diminué également JL.XJ. V " X O " 30 est plus important que la réduction du facteur d'amplification de courant normal /& , ceci n'influençant pas perceptiblement le fonctionnement du circuit "TTL". La porte étant ouverte et la jonction de collecteur étant alors polarisée dans le sens de conduction alors que la jonction d' émetteur est bloquée, ledit 35 facteur /3 _ définit l'intensité du courant d'entrée et, ' inverse partant, la charge imposée à la partie précédente du circuit. On a pu constater que par l'emploi de l'invention, le facteur d'amplification de courant fb inver3^ peut être réduit considérablement. La figure h montre par exemple pour deux 40 transistors la variation du facteur en fonction de inverse 71 40739 -12- 2113968 / l'intensité du courant de collecteur. La courbe a concerne un transistor "TTL" habituel, dont la zone de base a été formée simultanément avec celle du transistor inverseur dans une couche épitaxiale de type de conduction n, présentant une épaisseur 5 comprise entre 10 et 12 /u et une concentration de dopage d'en-16 viron 10 atomes/cm3. Dans la même couche épitaxiale, on a formé un deuxième transistor à plusieurs émetteurs, dont la zone de base a été formée simultanément avec les zones de séparation, mais qui pour le reste était identique au premier tran-10 sistor à plusieurs émetteurs. La courbe b sur la figure h montre la variation du facteur d'amplification de courant fv inverse. trouvée pour ce deuxième transistor. Il s'agit dans ce cas d'un facteur /J . , inférieur de deux ordres de grandeur. Une ' inverse réduction aussi grande est difficilement explicable par le 15 seul effet précité de la plus grande épaisseur de base. Surtout lorsqu'il s'agit de faibles .'intensités de courant et de faibles amplitudes de tension, il se produit encore un deuxième effet, qui, contrairement au premier, n'influence que le facteur fv . . Du fait que la zone de base 13 du transistor à ■ inverse 20 plusieurs émetteurs recontre une couche enterrée fortement dopée 20, les gradients de concentration à la jonction de collecteur 16 sont considérablement plus grands que ceux dans le transistor d'entrée connu, où, tout comme dans le transistor inverseur de l'exemple de réalisation, la zone de base 10 se 25 situe à une certaine distance de la couche enterrée et se trouve entièrement dans le matériau original fortement ohmique de la couche de surface 3« Ceci a comme conséquence une plus forte tension de diffusion, ce qui, particulièrement lorsqu'il s'agit de faibles intensités de courant et de faibles amplitudes de 30 tension, réduit, dans la zone de base, considérablement l'injection de porteurs de charge provenant de la zone de collecteur. A cet égard, on remarque que la tension de diffusion des parties de la jonction base-collecteur, pratiquement trans- 35 versales à la surface, reste quasi constante. La contribution offerte par l'injection latérale pour obtenir le facteur /2 in_ et qui normalement est déjà faible, peut au besoin être verse ' * diminuée d'avantage lorsqu'on choisit suffisamment forte à la surface la distance entre la jonction d'émetteur et la jonction de k0 collecteur. 71 40739 -13- 2113968 Un avantage Important de l'invention est que la réduction du facteur r3 . est obtenue sans que cela influence ' inverse défavorablement les facteurs d'amplification de courant des autres transistors et sans que la fabrication nécessite un 5 stade de réalisation supplémentaire. Plus particulièrement, le facteur d'amplification de courant p* de ces autres transistors peut être choisi aussi élevé que possible, alors que par suite de la valeur faible requise de la tension de saturation, le facteur (à . n'est M - ' inverse 10 de préférence pas trop faible; le facteur est par exemple égal à environ 200, le facteur /? . étant compris entre & ' inverse environ 0,5 et 5• En outre, la diffusion d'or habituelle peut généralement être omise, de sorte que non seulement on fait le gain 15 d'un stade de fabrication, mais que l'on dispose de nouvelles possibilités. Comme cela a été montré dans l'exemple de réalisation, on peut par exemple utiliser des transistors latéraux complémentaires qui dans les circuits "TTL" connus ne sont pratiquement pas utilisables par suite de la diffusion d'or 20 habituelle. La poss-ibilité de l'emploi de transistors complémentaires au lieu de résistances servant de charges est surtout importante en ce qui concerne les circuits consommant de faibles puissances. Dans de tels circuits qui fonctionnement à de faibles intensités de courant et à des faibles amplitudes de ten-25 sion, c'est surtout le deuxième effet décrit ci-dessus, à savoir l'accroissement de la tension de diffusion, qui peut être mis à profit pour réduire le facteur /3 . * * • inverse Il va de soi que dans le circuit intégré conforme à l'invention, il est également possible d'utiliser des composants 30 autres que des transistors npn et pnp. D'une manière habituelle, dans le même corps semi-conducteur, on peut par exemple élaborer des diodes, des résistances et/ou des capacités, ceci ayant lieu de préférence au cours des stades déjà nécessaires pour la fabrication des transistors. 35 L'exemple décrit en référence aux figures 1 à 3 peut être réalisé à l'aide des procédés de photodécapage et de dopage habituellement mis en oeuvre dans la technique des semiconducteurs . Les couches enterrées et les divers zones de surface sont obtenues par exemple par implantation d'ions. De 40 préférence toutefois, on part d'un substrat 2, par exemple une 71 40739 -14- 2113968 plaquette de silicium de type de conduction p, ayant une concentration de dopage comprise entre environ 101^ et 10^ atomes /cm3. Par la mise en oeuvre des procédés de photodécapage habituels, une surface de cette plaquette est munie d'une couche 5 de masquage 30, par exemple en bioxyde de silicium, munie d'ouvertures. (figure 5). Ensuite, de manière connue, on diffuse les zones de surface 20a, dopées par exemple à l'arsénium et présentant une concentration de surface égale par exemple à 1 g , , 10 atomes/cnr . A cet effet, pendant ui-3 duree comprise entre 10 environ 6O et 180 minutes, la plaquette semi-conductrice est portée à une température d'environ 1200°C dans un mélange gazeux comportant de l'arsénium, et ensuite â la même température, pendant environ 16 heures, dans une atmosphère d'oxygène. La couche de masquage 30 est enlevée, tandis que d'une manière 15 connue, on forme par voie d'épitaxie une couche épitaxiale 3 de type de conduction n, présentant une épaisseur quasi constante d'environ 10 /u et une concentration de dopage par exemple égale à environ 10^ atomes/cm3 . A la face libre de cette couche épitaxiale, où élabore une nouvelle couche de masquage 31 que 20 l'on munit d'ouvertures aux endroits où l'on désire établir des zones de séparation h, et en outre aux endroits qui sont situés au-dessus d'une zone 20a, maintenant enterrée par la couche épitaxiale 3» et où l'on désire former les zones de base 13 des transistors à plusieurs émetteurs. Dans cet exemple, on pratique 25 simultanément des ouvertures dans la couche de masquage 31 » destinées à la diffusion des zones d'émetteur et de collecteur 22 et 23 des transistors pnp. Lors de la diffusion subséquente, la plaquette semiconductrice est portée à une température d'environ 1100°C, par exemple pendant environ 30 minutes, dans 30 un mélange gazeux contenant par exemple du bore. Ensuite, la plaquette est portée à une température d'environ 1200°C pendant environ trois heures dans une atmosphère oxydante. Pendant les deux opérations thermiques caractérisant cette diffusion*, le bore diffuse à l'endroit des zones de séparation h et arrive 35 jusque dans le substrat 2, tandis qu'à l'endroit des zones de base 13 et des zones d'émetteur et de collecteur 22 et 23, le bore rencontre dans la couche épitaxiale 3 l'arsénium qui pendant cette opération ainsi que pendant la croissance épitaxiale de la couche 3 diffuse dans le substrat 2, tant à partir 4o de la face limite 21 dans la couche épitaxiale 3 que plus pro 71 40739 -15- 2113968 fondement. Du fait que la concentration de dopage des couches enterrées 20a dépasse considérablement celle du matériau original de la couche épitaxiale, les zones de base 13 ne s'étendent pas jusque dans le substrat 2 comme c'est le cas des zones de 5 séparation 4, mais rencontrent l'arsénium des couches enterrées et forment avec celles—ci des parties des jonctions de collecteur 16. Il en résulte une structure similaire à celle représentée sur la figure 6, les ouvertures de la couche de masquage 31 en bioxyde de silicium, utilisées comme fenêtres de diffusion, 10 étant de nouveau fermées du fait de procéder au chauffage dans une atmosphère oxydante. Au cours du stade de fabrication suivant, on pratique, dans la couche de masquage 31> des ouvertures aux endroits où la zone de base du transistor inverseur doit être diffusée, 15 alors qu'il est possible aussi d'élaborer simultanément des ouvertures en vue de la formation simultanée de zones de type de conductionp d'autres composants éventuels. Pendant une demi-heure, la plaquette semiconductrice est portée à une température d'environ 950°C dans une atmosphère contenant du bore, et ensuite 20 à une température d'environ 1200 °C pendant environ une demi-heure aussi dans une atmosphère oxydante. La figure 7 montre le résultat de ces opérations. Les zones de base 10 et les jonctions de collecteur 17 entre ces zones de base et les parties limithrophes des caissons corres-25 pondants se situent à une certaine distance des couches enterrées correspondantes fortement dopées 20. Par conséquent, les jonctions p-n 17 se trouvent donc dans le matériau oiiginal de la couche épitaxiale 3* On effectue maintenant une autre diffusion au cours de 30 laquelle, de manière connue et à travers des ouvertures pratiquées dans la couche isolante 31, on forme simultanément les zones d'émetteur 14, de type de conduction n, des transistors à plusieurs émetteurs, les zones d'émetteur 10 des transistors inverseurs, les couches de contact collecteur 12 et 15» ainsi 35 que la couche de contact de base 24, ceci ayant lieu par exemple du fait d'un chauffage à environ 1000 °C, pendant environ 20 minutes dans une atmosphère contenant du phosphore, ce traitement thermique étant suivi d'un autre au cours duquel, pendant environ 20 ,minutes, on>procède à une température d'environ 40 1050°C dans une atmosphère oxydante. La résistance établie par 71 40739 -16- 2113968 cette diffusion est par exemple égale à environ 5 ohms/y . Par suite de différence de la concentration de dopage des régions à doper, la profondeur sua? laquelle pénètrent les couches de contact est un peu plus grande que celle des zones d'émetteur, 5 bien que les couches de contact et les zones d'émetteur aient été formées simultanément. On conçoit aisément que pendant les deux dernières diffusions aussi, il se peut que la diffusion ayant lieu dans les zones de séparation 4, les zones de base 13» les zones d'émet-10 teur et de collecteur 22 et 23 ainsi que dans les couches enterrées 20, continue encore dans une certaine mesure. Toutefois, dans cet exemple, les jonctions p—n intéressantes pour l'invention ne subissent de ce fait aucune variation importante. La couche de masquage 31 peut subsister sur la face 15 semi-conductrice et y former alors une couche isolante 25, mais il est possible également de former une nouvelle couche isolante 25» par exemple en oxyde silicium et/ou en nitrure de silicium." Dans cette couche isolante 25, on pratique de manière connue les ouvertures devant contacter les diverses régions semiconductrices, 20 après quoi l'on forme une configuration de pistes conductrices 26, 27» formées par exemple par dépôt par évaporation et décapage djune mince couche d* aluminium. (figures2et 3). A partir de la face limite 21, les couches enterrées pénètrent dans la couche épitaxiale 3 sur une profondeur d'en-25 viron 5 yU, et dans le substrat 2 sur une profondeur d'environ 7 yu. Les parties des jonctions p-n 16, pratiquement parallèles à la surface semiconductrice, se trouvent environ 7 plus bas que la surface semiconductrice. Les zones de base 10 pénètrent sur environ 3,5 yu, et les zones d'émetteur 11 et 14 sur envi-30 ron 2,5 yu. Par conséquent, l'épaisseur de la base du transistor inverseur est donc égale à environ 1 yu, et celle du transistor à plusieurs émetteurs est égale à environ 5»5 yU. Sans avoir augmenté le nombre de stades de fabrication, on a donc réalisé un gain considérable de l'épaisseur de la base du transistor à 35 plusieurs émetteurs. A remarquer également que le facteur d'amplification de courant fi , ce qui correspond donc à une zone d'émetteur injectante, est encore compris entre environ 1 et 10, ce qui dépasse considérablement la valeur indi s pensable», pour un fonctionnement électrique convenable du circuit "TTL". Ce circuit 40 peut encore fonctionner dans le cas où le transistor à plusieurs 1 40739 -17- 2113968 émetteurs présente un facteur d'amplification de courant au minimum égal à environ 0,1; normalement, pour des intensités de courant de base du transistor à plusieurs émetteurs supérieures à 10 /uA, un facteur fy égal à 0,01 suffit. Dans cet exemple, 5 le facteur fi des transistors inverseurs est d'environ 200. Bien que l'invention soit décrite à l'aide de formes de réalisation et d'application déterminées, le technicien pourra en réaliser de nombreuses variantes sans sortir du cadre de l'invention. Il est par exemple possible d'utiliser d'autres 10 matériaux semiconducteurs, par exemple le germanium ou des com- r III V y posés A -B . Les substances de dopage, les durées de diffusion ainsi que les températures de diffusion peuvent être adaptées dans une large mesure aux critères que l'on pose à l'égard du circuit à intégrer. Les pistes conductrices peuvent être formées 15 par exemple par du molybdène ou de l'or ou être formées par plusieurs matériaux. Dans le circuit "TTL" répondant à l'exemple décrit ci-dessus, bien que le collecteur du transistor à plu-; sieurs émetteurs soit raccordé directement à la zone de base du transistor inverseur, l'invention peut évidemment être mise 20 à profit avantageusement pour des transistors à plusieurs émetteurs appartenant au type dans lequel cette liaison est établie à travers quelques éléments intermédiaires, par exemple des transistors. Au besoin, il se peut par exemple que ladite résis-25 tance devant permettre le réglage des intensités des courants des sources de courant soit intégrée également dans le corps semiconducteur. 1 40739 -18- 2113968 REVENDICATIONS: 1. Circuit intégré destiné à des fins logiques, le collec teur d'un transistor à plusieurs émetteurs, utilisé comme porte, étant raccordé à la base d'un autre transistor de même type de 5 conduction, alors qu'une couche de surface, de deuxième type de conduction, située sur un substrat de premier type de conduction, est divisée en caissons de deuxième type de conduction à l'aide de zones de diffusion de séparation de premier type de conduction qui, à partir de la surface, s'étendent jusque 10 dans le substrat, tandis que dans ces caissons, les transistors précités sont élaborés chacun au-dessus d'une couche enterrée locale de deuxième type de conduction, appartenant à ces transistors et située à la face limite entre le substrat et la couche de surface, caractérisé en ce que comparée à l'épaisseur de la 15 zone de base de l'autre transistor, l'épaisseur de la zone de base du transistor à plusieurs émetteurs est considérablement plus grande du fait que pendant la diffusion des zones de séparation de même type de conduction, la zone de base du transistor à plusieurs émetteurs est diffusée profondément dans la 20 couche de surface jusqu'à la couche enterrée correspondante fortement dopée et forme avec celle—ci la jonction de collecteur dudit transistor, tandis que la zone de base de l'autre transistor est diffusée moins profondément dans la couche de surface et présente une plus faible épaisseur correspondante. 25 2. Circuit intégré selon la revendication 1, caractérisé en ce que la même couche de surface comporte également des transistors latéraux à zones d'émetteur et de collecteur diffusées latérales adjacentes. 3- Circuit intégré selon la revendication 2, caractérisé 30 en ce que du moins les zones d' émetteur des transistors latéraux s'étendent jusqu'à des couches enterrées de deuxième type de conduction. 4. Procédé permettant la fabrication d'un circuit intégré selon l'une des revendications 1 à 3» ce procédé étant caractéri-35 se en ce que dans une couche épitaxiale de deuxième type de conduction, élaborée sur un substrat de premier type de conduètion, présentant une épaisseur pratiquement constante et comportant des couches enterrées de premier type de conduction, fortement dopées et situées à la surface entre le substrat et la couche kO épitaxiale, on diffuse simultanément les zones de diffusion de 40739 -19- 2113968 séparation et la zone de base du transistor à plusieurs émetteurs jusqu'à ce que les zones de séparation s'étendent transversalement à travers la couche épitaxiale et que la zone de base s'étende jusque dans la couche enterrée fortement dopée et forme avec celle-ci la jonction de collecteur, tandis que la diffusion de la zone de base de l'autre transistor est effectuée de préférence ultérieurement au cours d'une diffusion distincte et pénètre sur une profondeur moins grande dans la couche épitaxiale.