FR 2111770 A1 19720609 FR 7137885 A 19711021 71 37885 1 211.1770 L'invention concerne un élément de mémoire a: ciatif comprenant une paire de transistors multi-émetteurs qui compo: chacun deux régions d'émetteur, une région de base et une région de ïïn élément de mémoire associatif de ce genre décrit dans la ïevue "Micro Electronics" j?, N°2, février 19^9 pages Dans l'élément de mémoire associatif décrit dans cette revue on uti 20 un flip-flop à saturation et les deux premiers émetteurs sont direct connectés au conducteur d'excitation de mots et les deux seconds éme sont connectés directement au conducteur d'excitation de bits. Cet é ment de mémoire associatif présente l'inconvénient que, lors de l'in: tion de nouvelle information, la vitesse de commutation est relative] 25 basse et qu'il faut des modifications de tension relativement élevée' les conducteurs d'excitation pour éxécuter les opérations d'inscript, et de comparaison sur l'élément de mémoire. "-.L'invention vise à fournir une nouvelle conc i « tion de l'élément de mémoire associatif décrit dans le préambule, av 30 lequel ces inconvénients sont éliminés, • '-ï L'élément de mémoire associatif conforme à 1 vention est caractérisé en ce que les deux premiers émetteurs sont c> nectés, par l'intermédiaire d'une impédance, à une deuxième borne d'. mentation et l'on prévoit une deuxième paire de transistors qui comp-35 tent chacun une région d'émetteur, une région de base et une région > collecteur; la région d'émetteur de chaque transistor de la deuxième paire de transistors est reliée â la deuxième région d'émetteur d'un transistor multi-émetteurscorrespondant et est reliée, par l'interméi aire d'une impédance, â la deuxième borne d'alimentation, les région; 40 collecteur de deux transistors de la deuxième paire de transistors é COPY 71 37885 2 2111770 connectées à une porte ET dont la sortie forme le point de connexion pour un conducteur de comparaison de mots.et les régions de base de deux transistors de la deuxième paire de transistors forment les points de connexion pour les deux conducteurs d'excitation de bits et l'on a prévu une 5 troisième paire de transistors qui comportent chacun une région d'émetteur, une région de base et une région de collecteur et la région d'émetteur et la région de collecteur de chaque transistor de la troisième paire de transistors sont connectées respectivement â la première région d'émetteur et à la région de collecteur d'un transistor multi-émetteurs 10 correspondant et les régions de base des transistors de la troisième paire de transistors sont reliées entre elles et forment le point de connexion pour le conducteur d'excitation de mots. La description qui va suivre, en regard de la figure unique annexée, fera bien comprendre comment l'invention peut être 15 réalisée. La figure représente le schéma d'un élément de mémoire associatif conforme à l'invention. L'élément de mémoire associatif représenté sur la figure comporte une paire de transistors multi-émetteurs 1 et 2 qui 20 comportent chacun un premier émetteur e^ , un deuxième émetteur eg, une base et un collecteur. Les collecteurs des transistors 1 et 2 sont connectés, par l'intermédiaire des résistances 3 et 4 à une borne d'alimentation 5* Le collecteur et la base du transistor 1 sont couplés en croix avec le collecteur et la base du transistor 2. De ce fait, on obtient 25 deux états stables dans chacun desquels un des transistors 1 et 2 débite du courant. Les émetteurs e^ des transistors 1 et 2 sont reliés entre eux et couplés au conducteur d'excitation de mots 6. Les émetteurs e^ des transistors 1 et 2 sont couplés respectivement aux conducteurs d'excitation de bits 7 et 8. L'élément de mémoire représenté fait partie d'une 30 matrice d'éléments de mémoire. Chaque élément de mémoire fait partie, dans cette matrice, d'un groupe horizontal, en l'occurrence d'une rangée et d'un groupe vertical, en l'occurrence d'une colonne. Le conducteur d'excitation de mots 6 est commun à tous les éléments de mémoire qui se situent dans la mime rangée. Les conducteurs d'excitation de bits 7 et 8 35 sont communs à tous les éléments de mémoire qui se situent dans la même colonne. Les transistors 1 et 2 constituent le flip-flop de base de l'élément de mémoire associatif pour 1'emmagasinage de l'information binaire "0" ou "1". Dans une forme de réalisation connue, les 40 émetteurs e^ sont reliés directement aux conducteurs d'excitation de 71 37885 3 2111770 mots 6 et les émetteurs e2 directement aux conducteurs d'excitation de bits 7 et 8. Dans cette forme de réalisation connue, le transistor multi-émetteuis qui débite du courant se trouve à l'état de saturation. De ce fait, lors de l'inscription d'une nouvelle information binaire, la vi-5 tesse de commutation de l'élément de mémoire associatif est relativement basse. Dans la forme de réalisation connue, le conducteur d'excitation de mots 6 est également utilisé comme conducteur de comparaison de mots; en effet, à l'état de comparaison, on obtient sur ce conducteur une indication concernant l'identité ou la différence entre le bit transmis par 10 les conducteurs de bits 7 et 8 et le bit emmagasiné dans le flip-flop de base. Normalement dans la forme de réalisation connue, le potentitiel du conducteur d'excitation de mots 6 est plus positif que celui du conduc». teur d'excitation de bits 7 et 8. Dans l'état de comparaison, le potentiel de l'un des conducteurs d'excitation de bits 7 et 8 est rendu plus 15 positif que le conducteur d'excitation de mots 6, en fonction de la valeur du bit. Lorsque le potentiel du conducteur d'excitation de bit-7 est augmenté et que le transistor multi-émetteursl débite du courant, le courant de ce transistor s'écoule vers le conducteur d'excitation de mots 6. Par contre, lorsque le transistor multi-émetteuis 2 débite du courant, 20 il ne s'écoule pas de courant vers le conducteur d'excitation de mots. De ce fait, la différence, respectivement l'identité entre le bit transmis et le bit emmagasiné sont indiquées respectivement par la présence et l'absence de courant dans le conducteur d'excitation de mots. Une difficulté réside dans le fait qu'en cas de différence, le potentiel du 25 conducteur d'excitation de mots est augmenté, par suite de la circulation du courant. Ce potentiel augmenté doit rester au-dessous du niveau de déclenchement du flip-flop de base, de façon que l'état de ce flip-flop ne soit pas modifié. Il est vrai qu'il est possible d'augmenter le niveau de déclenchement du flip-flop de base par exemple en utilisant 30 des transistors amplificateurs dans le couplage en croix entre les collecteurs et les bases des transistors multi-émetteurs 1 et 2, mais de ce fait, il est plus difficile de commuter le flip-flop de base lors de l'inscription de nouvelle information. ïïn autre inconvénient de la forme de réalisation connue réside dans le fait qu'à l'état de repos le courant 35 du transistor multi-émetteursqui est conducteur, s'écoule par le conducteur d'excitation de bit 7 ou 8 correspondant. Le potentiel des conducteurs d'excitation de bits est alors fortement tributaire de la configuration d'information dans le groupe vertical. correspondant. Pour éliminer ces inconvénients, on a connecté, 40 dans la forme de réalisation conforme à l'invention, les émetteurs e^ des 71 37885 4 2111770 transistors 1 et 2, par l'intermédiaire d'une résistance 9, à une autre borne d'alimentation 10. D'autre part, on a prévu une deuxième paire de transistors 11 et 12. L'émetteur du transistor 11 est relié à l'émetteur eg du transistor 1 et est connecté, par l'intermédiaire d'une résistance 5 13, â la borne d'alimentation 10. L'émetteur du transistor 12 est relié à l'émetteur e2 du transistor 2 et est connecté, par l'intermédiaire d'une résistance 14, â. la borne d'alimentation 10. Les collecteurs des transistors 11 et 12 sont reliés à une extrémité d'une résistance 15 et à la base d'un transistor 16. L'autre extrémité de la résistance 15 et le col-10 lecteur du transistor 16 sont connectés à la borne d'alimentation 5. L'émetteur du transistor 16 constitue le point de connexion pour le conducteur de comparaison de mots 17 qui est commun pour le groupe horizontal envisagé. Comme on l'expliquera en détail par la suite, on obtient par les connexions décrites entre les collecteurs des transistors 11 et 15 12 et la résistance 15 et le transistor 16 une fonction ET. Les bases des transistors 11 et 12 constituent les points de connexion pour les conducteurs d'excitation de bits 7 et 8. L'élément de mémoire associatif conforme à l'invention comporte encore une troisième paire de transistors 18 et 1-9. 20 L'émetteur du transistor 18 est relié, par l'intermédiaire d'une "ésis-tance 20, à l'émetteur du transistor 1 et le collecteur du transistor 18 est connecté au collecteur du transistor 1. L'émetteur du transistor 19 est relié, par l'intermédiaire d'une résistance 21, à l'émetteur e^ du transistor 2 et le collecteur du transistor 19 est connecté au collec-25 teur du transistor 2. Les bases des transistors 18 et 19 sont reliées entre elles et forment le point de connexion pour le conducteur d'excitation de mots 6. On va maintenant expliquer le fonctionnement de l'élément de mémoire associatif en choisissant des courants et des ten-30 sions qui se situent assez près de valeurs se présentant en réalité. On suppose que les courants traversant les résistances 9, 13 et 14, respectivement i^ i^ et i^ ont les valeurs constantes de 2mA, 1mA et 1mA, respectivement. On suppose que les résistances 3 et 4 ont une valeur de 100 ohms. On suppose que les deux niveaux de 35 tension possibles des conducteurs d'excitation de bits 7 et 8 ont une valeur de -150 mV et -400 mV. On suppose d'autre part que la borne d'alimentation 5 est portée à une tension de 0 V. Le. potentiel de la borne d'alimentation 10 est supposé négatif. Le conducteur d'excitation de mots 6 a une tension de -225 mV, lorsqu'il n'est pas sélectionné et une 40 tension de 0 V lorsqu'il est sélectionné. 71 37885 5 2111770 On va maintenant décrire trois états différents à savoir l'état pour lequel le bit transmis est identique au "bit emmagasiné (état d'identité), l'état pour lequel le bit transmis est différent du bit emmagasiné (état de différence) et l'état pour lequel un bit est in-5 scrit (état d'inscription). Chaque bit peut avoir la valeur "0" ou "1". Par suite de la symétrie de 3.'élément de mémoire, il existe également une symétrie dans le fonctionnement pour un bit avec la valeur "0" et pour un bit avec la valeur "1". La description des trois états précités est limitée à une seule valeur de bit. Le fonctionnement pour l'autre va-10 leur de bit peut en être déduit sur la base de la symétrie du circuit. 1. Etat d'identité. On suppose que le conducteur d'excitation de bit 7 a une tension de -150 mT et le conducteur d'excitation de bit 8 une tension de -400 mV et que le transistor 2 fournit le courant i^ (par 15 l'émetteur e^). Le conducteur d'excitation de mots 6 du groupe horizontal auquel appartient l'élément de mémoire et de tous les autres groupes horizontaux est maintenu à la tension de -225 niV". Cette tension maintient les transistors 18 et 19 de tous les éléments de mémoire à l'état non conducteur. La tension de collecteur du transistor 2 est comparée, 20 par l'intermédiaire des transistors 1 et 11, à la tension du conducteur d'excitation de bit 7» Le courant i^ provoque à lui seul une chute de tension de 200 mV dans la résistance 4, de sorte que la tension de collecteur du transistor 2 a une valeur de -200 mV sous le seul effet du courant ig. Cette tension est plus négative que celle du conducteur 25 d'excitation de bit 7, de sorte que le courant i^ est transmis par le transistor 11. La tension de collecteur du transistor 1 est comparée, par l'intermédiaire des transistors 2 et 12, à la tension du conducteur d'excitation de bit 8. Le transistor 1 ne débite aucun courant, de sorte que la tension de collecteur est égale à 0 V. Cette tension est plus posi-30 tive que la tension du conducteur d'excitation de bit 8, de sorte que le courant est transmis par le transistor 2 (par l'émetteur e^). Par conséquent, le transistor 2 débite le courant ig + ^2» de sorte que le collecteur a une tension âe -300 mV. L'abaissement de la tension du conducteur d'excitation de bit 8 jusqu'à -400 mV résulte donc en une augmenta-35 tion de 1 mA du courant du transistor conducteur du flip-flop de base, sans que l'état de celui-ci soit modifié. Le courant i^ provoque une chute de tension de -390 mV dans la résistance 15 en supposant que cette résistance a une valeur de 39° ohms. Dans l'indicateur de comparaison de mots (non repré-40 senté) connecté au conducteur de comparaison de mots 17» la tension du 71 37885 6 2111770 conducteur 17 est comparée à la tension de -200 mV. Si la tension de la base du transistor 16 est plus positive que -200 mY, le transistor 16 est conducteur et si la tension de la base est plus négative que 200 mV, comme c'est le cas ici, le transistor 16 est bloqué. Lorsque dans tous 5 les éléments de mémoire associatifs appartenant au même groupe horizontal que l'élément de mémoire envisagé, le transistor 16 est bloqué il ne circule pas de courant dans le conducteur de comparaison de mots 17. L'absence de courant dans le conducteur de comparaison de mots constitue l'indication que le groupe de bits, c'est-à-dire le mot qui est appliqué 10 au groupe horizontal est identique au mot qui est emmagasiné dans le groupe horizontal. 2. Etat de différence. On suppose que le conducteur d'excitation de bit 7 a une tension de -400 mV et que le conducteur d'excitation de bit 8 15 a une tension de -150 mY et que le transistor 2 fournit le courant iQ (par l'émetteur e^). Le conducteur d'excitation de mots 6 du groupe horizontal auquel appartient 1'élément de mémoire et de tous les autres groupes horizontaux sont maintenues à la tension de -225 mV. Cette tension maintient les transistors 18 et 19 de tous les éléments de mémoire 20 à l'état non conducteur. Dans le cas envisagé, le transistor 1 débite le courant i^ (par l'émetteur e2) et le transistor e2 débite, outre le courant iQ, le courant i2 (par l'émetteur e2). Le collecteur du transistor 1 est porté à une tension de -100 mY et le collecteur du transistor 2 à une tension de -300 mY. L'abaissement de la tension du conducteur d'exci-25 tation de bit 7 jusqu'à -400 mY résulte donc en une augmentation du courant des deux transistors du flip-flop de base sans que l'état de celui-ci soit modifié. Les transistors 11 et 12 ne débitent aucun courant de sorte que dans ce cas un courant peut circuler de la borre5^rs la base du transistor 16, par l'intermédiaire de la résistance 15- Ce courant 30 rend le transistor 16 conducteur, de sorte qu'il circule alors du courant dans le conducteur de comparaison de mots 17. La présence d'un courant dans le conducteur 17 constitue l'indication que dans au moins un des éléments de mémoire du même groupe horizontal que l'élément de mémoire envisagé, il existe une différence entre le bit appliqué et le bit emma-35 gasiné. Pour 71 37885 7 2111770 que ces transistors sont conducteurs, on a: Z = X.Y, relation dans laquelle le point représente le produit logique ou la fonction ET. Si C = 1 indique l'absence de courant dans le conducteur de comparaison de mots 10 et C = 0 la présence d'un courant, on as 5 C = X1 .Y1 + X2.Y2 + + Xn.Yn, expression dans laquelle X. et Y. ( avec i = 1, 2, ... n) représentent ème les variables du i élément de mémoire et n le nombre d'éléments de mémoire du groupe horizontal. C = 1 constitue l'indication d'identité. 3. Etat d'inscription. 10 On suppose que le conducteur d'excitation de bit 7 a une tension de -150 mV et que le conducteur d'excitation de bit 8 a une tension de -400 mV. Le bit qui est transmis de ce fait à l'élément de mémoire associatif alors par exemple la valeur "0". Pour l'inscription de ce bit dans l'élément de mémoire associatif de la tension du conduc-15 teur d'excitation de mots 6 est augmentée jusqu'à 0 V. Les transistors 18 et 19 reprennent alors le courant i^ du flip-flop de base et dans le cas idéal chacun de ces transistors débite la moitié du courant i^. L'information qui est inscrite dans le flip-flop de base est détruite par ce transfert de courant. La chute de tension dans les résistances 3 et 4 20 provoquée uniquement par le courant i /2 est de 100 mV, de sorte que les collecteurs des transistors 1 et 2 par suite uniquement du courant i ont une tension de -100 mV. La tension de collecteur du transistor 1 est plus positive que la tension du conducteur d'excitation de bit 8, de sorte que le transistor -2 débite le courant i2 (par l'émetteur e2). La 25 tension de collecteur du transistor 2, par suite du courant i /2 et du courant i2, s'élève alors à 200 mV. La tension de collecteur du transistcc 2 est plus négative que la tension du conducteur d'excitation de bit 7» de sorte que le courant i^ est débité par le transistor 11. La tension de collecteur du transistor 1 s'élève alors à -100 mV, de sorte qu'il existe 30 entre les collecteurs des transistors 1 et 2 une différence de tension de 100 mY. Dans l'état pour lequel la tension du conducteur d'excitation de mots 16 est élevée, le transistor 16 est bloqué (Z=X.Y=0). Ceci est le cas pour tous les éléments de mémoire associatifs qui appar-35 tiennent au même groupe horizontal que l'élément de mémoire envisagé, de sorte qu'une identité est indiquée (C =1). Lorsque la tension du conducteur d'excitation de mots 6 est abaissée, le courant â travers les transistors 11 et 12 baisse et le courant à travers le flip-flop de base augmente. La différence de 40 tension initiale de 100 mV entre les collecteurs des transistors 1 et 2 71 37885 2111770 fait en sorte que pratiquement tout ce courant s'écoule vers un de ces transistors, dans le cas envisagé, 1: r • "istor 2. La différence do tension de 10U mV augmente de ce fait .jaequ'â 200 nV. L'amplification de boucle du flip-flop de base augmente de ce fait et lorsque celle-ci est supérieure â un, la nouvelle information est inscrite dans l'élément de mémoire. Les conducteurs d'excitation de mots 6 des groupes horizontaux non sélectionnés sont maintenus à la tension de -225 mV pendant l'inscription dans le groupe horizontal sélectionné, de sorte que tous les groupes horizontaux non sélectionnés se trouvant dans l'état de comparaison et conservent l«i:r inior:v-tion. La propriété selon laquelle penlant l'inscription d'un nouveau mot, une identité ost indiquée dans le groupe horizontal sélectionne peut être mise à. r.refit lorsque l'élément associatif est utilisé pour sélectionner dans une mémoire conventionnelle. Le décodeur utilisé pour sélectionner dans la mémoire associative, ne doit pas alors exciter également la mémoire conventionnelle. Les résistances 20 et 31 servent à stabiliser le courant qui circule dans les transistors 11 et 12, lorsque le potentiel du conducteur d'excitation de mots 6 est élevé. Pour illustrer le fonctionnement du dispositif on citera quelques données concernant un élément de mémoire associatif réalisé en pratiques Résistance 3 13 " 14 V - v cc be 330 ohms 680 " 680 " 0,75 Volts, -V étant le potentiel du point 10 et v, la tension base-émetteur des C C D © transistors n-p-n. Le temps de retard entre la transmission d'un bit aux conducteurs d'excitation de bits et l'apparition d'une indication d'identité C = 1 est d'environ de 15 n sec» Entre la sélection d'un conducteur d'excitation de mots lors de l'inscription de nouvelle information et l'apparition d'une indication d'identité C = 1, il existe un retard d'environ 18 n sec. ÔAD ORIGINAL 71 37885 9 2111770 REVENDICATION: Elément de mémoire associatif comprenant une paire de transistors multi-émetteurs qui comportent chacun deux régions d'émetteur, une région de base et une région de collecteur, les régions 5 de collecteur des transistors multi-émetteurs étant reliées, par l'intermédiaire d'impédances distinctes, à une borne d'alimentation, la région de collecteur et la région de base du premier transistor multi-émetteurs étant couplées en croix avec la région de collecteur et la région de base de l'autre transistor multi-émetteursen vue d'obtenir deux états 10 stables dans chacun desquels l'un des deux transistors multi-émetteurs est conducteur, alors q^ue deux premières régions d'émetteur des deux transistors multi-émetteurssont reliées entre elles et sont couplées à un point de connexion pour un conducteur d'excitation de mots et que les deux secondes régions d'émetteur des deux transistors multi-émetteurs 15 sont couplées chacune à un point de connexion correspondant d'une paire de points de connexion pour deux conducteurs d'excitation de bits, cet élément de mémoire étant caractérisé en ce que les deux premiers "émet*----.; teurs sont connectés, par l'intermédiaire d'une impédance, à une deuxième borne d'alimentation et l'on prévoit une deuxième paire de transis-20 tors qui comportent chacun une région d'émetteur, une région de base et une région de collecteur; la région d'émetteur de chaque transistor de la deuxième paire de transistors est reliée à la deuxième région d'émetteur d'un transistor multi-émetteur correspondant et est reliée, par l'intermédiaire d'une impédance, à la deuxième borne d'alimentation, les 25 régions de collecteur de deux transistors de la deuxième paire de transistors étant connectées à une porte ET, dont la sortie forme le point de connexion pour un conducteur de comparaison de mots et les régions de base de deux transistors de la deuxième paire de transistors forment les points de connexion pour les deux conducteurs d'excitation de bits et l'c 30 on a prévu une troisième paire de transistors qui comportent chacun une région d'émetteur, une région de base et une région de collecteur et la région d'émetteur et la région de collecteur de chaque transistor de la troisième paire de transistors sont connectées respectivement à la première région d'émetteur et à la région de collecteur d'un transistor 35 multi-émetteurscorrespondant et les régions de base des transistors de la troisième paire de transistors sont reliées entre elles et forment le point de connexion pour le conducteur d'excitation de mots.