FR 2134633 A1 19721208 FR 7215137 A 19720427 72 15137 2134633 L'invention concerne un dispositif de commande logique programmable utilisé pour commander en séquence automatique des dispositifs de sortie tels que démarreurs de moteur» indicateurs lumineux» vannes de commande et solénoïdes. De tels dispositifs 5 de commande admettent des signaux d'entrée qui indiquent l'état de divers dispositifs d'entrée tels que interrupteurs de fin de course» boutons poussoirs» solénoïdes et cellules photoélectriques» comparent ces états d'entrée aux états spécifiés dans un programme enregistré» et activent ou désactivent des 10 dispositifs de sortie selon les instructions du programme. Plus particulièrement» le domaine de l'invention se rapporte à des dispositifs de commande logiques programmables qui exécutent des travaux de commande complexes selon un programme mémorisé ou enregistré» programme facile à changer pour modifier la sé-15 quence d'opérations des dispositifs de sortie commandés. Les dispositifs de commande logiques programmables comblent le fossé entre les circuits à relais d'une part et les calculateurs numériques d'autre part. Chacun de ces systèmes de commande est capable de fournir un travail de commande spécifique» 20 cependant» chacun d'eux se distingue sur le marché par son coût» sa souplesse et la facilité avec laquelle il peut être utilisé pour ce travail spécifique. Par exemple» les calculateurs numériques sont très souples mais ils sont très chers aussi bien en termes de coût initial de matériel qu'en coût subséquent de 25 programmation. D'un autre côté» les circuits de commande à relais communément utilisés et les circuits de commande logiques "précâblés" manquent de souplesse. Lorsqu'on change la séquence d'opérations» par exemple» lorsqu'on met au point le système ou que l'on modernise les dispositifs de sortie commandés» le 30 dispositif de commande doit souvent être recâblé. Avec des dispositifs de commande complexes» de tels recâblages peuvent survenir fréquemment et deviennent très chers. Bien que les dispositifs de commande logiques programmables puissent être définis comme un type de calculateur» de tels dis-35 positifs de commande possèdent un certain nombre de caractéristiques qui les distinguent du domaine général des calculateurs. Du point de vue matériel» ils sont conçus en mettant l'accent sur la liaison avec de grands nombres de dispositifs d'entrée et de sortie plutôt que sur des possibilités étendues de calcul» 40 tandis que du point de vue utilisation» l'accent est mis sur la 72 15137 2 2134633 minimisation de la compétence et de l'entraînement nécessaires pour programmer le dispositif de commande, plutôt que sur la fourniture de langages plus sophistiqués et efficaces. Dans la résolution des problèmes de commande» la plupart des ingénieurs déterminent la séquence d'opération des différents dispositifs d'entrée et des disposibifs de sortie commandés au moyen de "diagrammes en échelle". De telles personnes n'ont en général pas l'entraînement qui leur permet de transformer la solution contenue dans de tels diagrammes en langage de calculateur et c'est un des traits caractéristiques des circuits de commande logiques programmables que de fournir des moyens de simplification de ce travail• Bien que l'on puisse distinguer les dispositifs de commande logiques programmables des calculateurs en ce qu'ils utilisent un langage de programmation simplifié» on n'a obtenu que de façon limitée une procédure de programmation compatible avec l'habileté et l'entraînement de l'utilisateur moyen. Les dispositifs de commande logiques programmables antérieurs utilisent dix à vingt instructions différentes» avec lesquelles l'ingénieur doit se familiariser afin de transformer sa solution de commande en langage machine. Même dans ce cas» les dispositifs de commande antérieurs utilisent souvent des circuits de codage d'entrée qui transforment l'ensemble d'instructions en langage machine plus complexe. De tels dispositifs d'entrée sont chers : ils coûtent quelquefois presque autant que le dispositif de commande lui-même. La nécessité se fait sentir d'un dispositif de commande logique programmable prévu pour utiliser un ensemble d'instructions simplifiées et facilement compréhensibles sans utiliser de circuit de codage coûteux. La présente invention a pour objet un dispositif de commande logique programmable capable de lire l'état d'une multiplicité de dispositifs d'entrée et de commander une multiplicité de dispositifs de sortie selon un ensemble d'instructions contenues dans un programme mémorisé. Le dispositif de commande de l'invention fonctionne avec un ensemble de quatre instructions d'opération» instructions qui sont programmées directement par l'utilisateur à partir d'un diagramme en échelle» d'un diagramme logique ou d'expressions d'algèbre booléenne. Plus particulièrement» le dispositif de commande comprend : une matrice de mémoire prévue pour emmagasiner une multiplicité d'instructions» 72 15137 3 2134633 chacune sous la forme d'un mot binaire> les mots étant lus en séquence ; un décodeur dfopération connecté de façon à recevoir de la matrice de mémoire deux bits de chaque mot lu et engendrant un signal parmi quatre signaux d'opération distincts en 5 réponse ; un décodeur d'adresse connecté de façon à recevoir de la matrice de mémoire les bits restant de chaque mot lu dans la matrice et à engendrer un signal à l'un de ses groupes de sorties d'adresse en réponse ; une multiplicité de circuits d'entrée» ayant chacun une adresse et ayant une borne d'entrée con-10 nectable à un dispositif extérieur pour recevoir de celui-ci un signal d'état et envoyer ce signal sur une ligne logique commune d'entrée quand un signal d'activation est reçu du décodeur d'adresse ; une unité logique centrale reliée à la ligne logique d'entrée et connectée de façon à recevoir les signaux d'opéra-15 tion du décodeur d'opération» l'unité loéjique centrale étant prévue pour engendrer un signal de commande sur une ligne logique commune de sortie en réponse aux signaux d'état de ladite ligne logique d'entrée et aux signaux d'opération du décodeur d'opération î et une multiplicité de circuits de sortie ayant 20 chacun une adresse et connectés à la ligne logique commune de sortie» chacun de ces circuits de sortie ayant une borne de sortie destinée à être reliée à un dispositif extérieur pour commander celui-ci lorsqu'un signal de commande est engendré sur la sortie de l'unité logique centrale et qu'un signal d'acti-25 vation est reçu à son adresse. L'unité logique centrale^en réponse à un premier signal d'opération (XIC)» lit la ligne logique commune d'entrée et engendre et stocke un signal de commande dans des premiers moyens de stockage ou de mémorisation si un signal d'état est 30 présent sur la ligne d'entrée commune logique. En réponse à un second signal d'opération (XIO) elle lit la ligne d'entrée commune logique et engendre et stocke un signal de commande dans les premiers moyens de stockage si un signal d'état n'est pas présent sur cette ligne logique d'entrée. En réponse à un 35 troisième signal d'opération (BRT) elle remet à zéro ou efface tout signal de commande stocké dans les premiers moyens de stockage et décale ceux-ci vers des seconds moyens de stockage. Et finalement» en réponse à un quatrième signal d'opération (SET) elle lit les premier et second moyens de stockage et 40 engendre un signal de commande sur la ligne de sortie commune 72 15137 2134633 logique si un signal de commande est présent dans 1'un ou 11 autre des ïsoyens de- stockage» Un objet de l'invention est de fournir un dispositif de commande logique programmable aisément programmable pour exécu-5 ter des fonctions de commande. Le dispositif de commande requiert seulement quatre instructions d'opération» chacune d'elle s'appuyant sur une relation visuelle directe avec une portion d'un diagramme en échelle» d'un diagramme logique ou d'une équation en algèbre de Boolè. En conséquence» l'utilisateur 10 peut facilement programmer le dispositif de commande pour exécuter un travail de commande soit directement soit à partir d'un diagramme en échelle» d'un diagramme logique ou d'un ensemble d'équations booléennes. Aucun dispositif ou circuit d'entrée dispendieux n'est nécessaire pour transformer les quatre ins-15 tructions d'opération en langage machine» car le dispositif de commande utilise le même ensemble de quatre instructions d'opération pour commander de façon séquentielle le fonctionnement des dispositifs de sortie. Un autre objet de l'invention est de fournir un moyen 20 dans chaque circuit de sortie pour lire l'état du dispositif de sortie qui lui est relié. Dans son principe» chaque circuit de sortie est également un circuit d'entrée qui engendre des signaux d'état sur la ligne logique commune d'entrée pour indiquer l'état du dispositif de sortie. Les circuits de sortie ne 25 sont capables de commander le dispositif extérieur en réponse à un signal de commande sur la ligne logique commune de sortie que lorsqu'un signal d'opération SET est engendré par le décodeur d'opération. Ils peuvent lire l'état du dispositif extérieur lorsque le décodeur d'opération engendre soit XIO soit 30 XIC comme signal d'opération. Un autre objet encore de l'invention est de fournir une unité logique centrale constituée d'une quantité minimale de circuiterie et qui est capable» en réponse a quatre signaux d'opération seulement» de commander séquentiellement une multi-3 5 plicité de dispositifs de sortie en réponse à l'état d'une multiplicité de dispositifs d'entrée. Les premier et second moyens de stockage ont chacun une capacité d'un bit» et n'ont besoin que de deux circuits bistables relativement bon marché (tels que des flip-flops) pour remplir cette fonction. 40 Enfin» un autre objet de l'invention est de commander tous 72 15137 5 2134633 les dispositifs de sortie par une unique ligne logique commune de sortie et de lire l'état de tous les dispositifs d'entrée par une unique ligne commune logique d'entrée. La minimisation du nombre de lignes de connexion entre les circuits d'entrée et 5 les circuits de sortie d'une part» l'unité logique centrale d'autre part» réduit de façon substantielle l'importance du câblage nécessaire et rend l'utilisation de cartes de circuit imprimé particulièrement avantageuse. Ce qui précède et les autres objets et avantages de l'inven-10 tion ressortiront de la description qui suit et se réfère aux dessins annexés qui montrent un mode de réalisation de l'invention. Ce mode de réalisation n'est nullement limitatif et l'invention peut être employée dans de nombreuses réalisations différentes. Dans les dessins : 15 La figure i est un bloc diagramme du dispositif de commande surtout un mode de réalisation de la présente invention. La figure 2 est un diagramme schématique du décodeur d'opération qui constitue une partie de l'invention. La figure 3 est un diagramme schématique d'un circuit 20 d'entrée qui constitue une partie de l'invention. La figure 4 est un diagramme schématique d'un circuit de sortie qui constitue une partie de l'invention. La figure 5 est un diagramme schématique de l'unité logique centrale qui constitue une partie de l'invention. 25 Et enfin la figure 6 est un exemple de diagramme en échelle utilisé pour faciliter la programmation du dispositif de commande de la présente invention. Le dispositif de commande digital ou numérique montré dans la figure 1 fonctionne sous le contrôle d'un programme qui est 30 introduit et enregistré dans une matrice de mémoire 1. Le programme est stocké sous la forme d'une séquence d'instructions» chaque instruction étant un mot binaire d'une longueur de huit bits (chiffres binaires). Chaque mot» ou instruction» est constitué d'un code d'opération de deux bits et d'un code d'adresse 35 de six bits. Le code d'opération définit l'action que doit effectuer le dispositif de commande digital» et l'adresse identifie le dispositif d'entrée ou de sortie particulier qui doit être lu ou activé par le dispositif de commande. Par exemple» dans le système de commande représenté par le diagramme en 40 échelle de la figure 6» un premier interrupteur de fin de course 72 15137 e 2134633 2 est relié en série avec un second interrupteur de fin de course 3 et une bobine de relais 4. Un troisième interrupteur de fin de course 4» shunte la bobine de relais 4. Lorsqu'elle est excitée» la bobine de relais 4 ferme les contacts 5 normalement 5 ouverts» shuntant le second interrupteur de fin de course 3. Pour remplir cette fonction» le dispositif de commande digital est connecté de façon à détecter l'état des interrupteurs de fin de course 2, 3 et 4' et de façon à exciter la bobine de relais 4. Les quatre dispositifs extérieurs dans cet exemple sont 10 chacun désignés par un code d'adresse spécifique à six bits et la fonction que chacun d'eux doit fournir dans le système de commande est définie par le code d'opération à deux bits. La matrice de mémoire 1 est une matrice de mémoire à diodes» ou mémoire morte» ayant une capacité de 64 mots de huit 15 bits. Les mots sont lus un par un en séquence» et apparaissent sous la forme de huit signaux digitaux» un sur chacune des deux lignes de sortie d'opération 6 et 6' et un sur chacune des six: lignes de sortie d'adresse 7. La matrice de mémoire 1 est un bloc disponible dans le commerce qui est capable» en réponse aux 20 signaux difitaux appliqués à ses six bornes d'entrée 8 de fournir un des 64 mots qu'elle contient. Un compteur 9 relié à un générateur d'impulsions d'horloge 10 par un conducteur 11 envoie une série ininterrompue de signaux digitaux de six bits à la matrice de mémoire 1. Ces signaux provoquent la lecture du pro-25 gramme dans la matrice de mémoire 1» une instruction apparaissant à la fois en synchronisme avec l'un des signaux carrés à 100 kHz engendrés par le générateur d'impulsions d'horloge 10. Une fois la dernière instruction lue» la séquence se répète et le programme est ainsi relu. Il est évident pour tout spécia-30 liste de cette technique que les mémoires à tore ou tout autre dispositif de mémoire peuvent être substitués à la mémoire morte utilisée ici» et que des matrices de mémoire additionnelles peuvent être ajoutées pour mémoriser des programmes contenant plus de 64 instructions. 35 Chaque mot de la matrice de mémoire 1 a un code d'adresse binaire à six bits qui est lu sous la forme de signaux aux bornes de sortie d'adresse 7. Un décodeur d'adresse 12 est connecté de façon à recevoir ces signaux de sortie d'adresse. Chaque ensemble de signaux d'adresse représente un des nombres 0 à 77 40 en octal. Le décodeur d'adresse 12 est un circuit standard qui 72 15137 7 2134633 lit chaque ensemble de signaux d'adresse et engendre» en réponse à cet ensemble» un signal d'activation à l'une des huit borrtes-de sortie de chiffre le plus significatif 13Q ? et à l'une des huit bornes de sortie de chiffre le moins significatif 14Q y. 5 Si par exemple le nombre octal ou l'adresse 47 est contenu dans une instruction lue dans la matrice de mémoire 1» le décodeur d'adresse 12 engendre un signal d'activation positif sur la borne 13^ de sortie de chiffre le plus significatif et sur sa borne 14^ de sortie de chiffre le moins significatif. 10 Chacune des bornes de sortie 13est couplée avec une des bornes de sortie de façon à former un ensemble de 64 adresses distinctes. Physiquement» chaque adresse est constituée par une paire particulière de conducteurs reliés au décodeur d'adresse 12. Dans un mode de réalisation préféré» les 15 conducteurs correspondant à un jeu de quatre adresses sont reliés à un connecteur» dans lequel est insérée une carte de circuit imprimé contenant quatre circuits d'entrée ou de sortie. Ainsi» comme le montre schématiquement la figure 1» le décodeur d'adresse 12 est relié à une platine d'entrée 15 et à une pla-20 tine de sortie 16» chaque platine 15 ou 16 comportant quatre adresses» et chaque adresse étant connectée à une paire de sorties du décodeur d'adresse 13 et 14. Pour éviter toute confusion» le reste des platines ou leur connexion au décodeur d'adresse 12 ne sont pas illustrés. 25 La désignation "platine d'entrée" ou "platine de sortie" est déterminée par les circuits placés sur chaque platine. Si l'on se réfère à la figure 1» les quatre circuits d'entrée contenus dans la platine d'entrée 15 sont identifiés par leurs adresses en octal» 1^ à 147* D'une façon similaire» les quatre 30 circuits de sortie contenus dans la platine de sortie 16 sont désignés par leurs adresses en octal» °10 à °13* Les autres platines» non montrées» peuvent être des platines d'entrée ou des platines de sortie. Quels que soient les circuits qu'elles contiennent» des signaux d'activation positifs seront engendrés 35 par le décodeur d'adresse sur l'ensemble des lignes menant aux adresses qui sont programmées» et le circuit connecté à cette adresse sera ainsi activé ou "adressé". Comme le montre la figure 3» chaque circuit d'entrée comprend une porte NON ET 17. Chaque porte NON ET 17 a une borne 40 d'entrée 18 connectée à une borne de sortie de chiffre le plus 72 15137 8 2134633 significatif 13 du décodeur d'adresse 12 et une borne de sortie 19 connectée: à une borne de sortie de- chiffra le moins significatif 14 du décodeur d'adresse 12. Une troisième borne d'entrée 20 de la porte NON ET peut être connectée à un dispositif exté-5 rieur tel qu'un interrupteur de fin de course. Bien que le choix de la polarité soit arbitraire» un signal d'état haut est appliqué par un tel dispositif extérieur sur la borne d'entrée 20 lorsque celui-ci est actionné ou fermé. Par exemple» si une borne d'un interrupteur de fin de course est reliée à la 10 borne d'entrée 20» sa borne opposée est reliée à un état logique haut. Lorsque par conséquent la porte NON ET 17 est "adressée" » ses bornes d'entrée 18» 19 et 20 sont toutes à l'état haut» et un état logique bas apparaît sur sa borne de sortie 21 lorsque le dispositif extérieur est fermé. La borne de sortie 15 21 de chaque porte NON ET 17 est reliée à une ligne d'entrée logique commune 22. Ainsi» si un circuit d'entrée "adressé" reçoit un signal d'état du dispositif extérieur auquel il est raccordé» un état logique bas est appliqué à la ligne d'entrée logique commune 22. 20 Comme le montre la figure 4» chaque circuit de sortie comprend une porte NON ET 23» une bascule J-K ou flip-flop 24 un inverseur d'entrée 25» et un inverseur de sortie 26. Deux bornes d'entrée 27 et 28 de la porte NON ET 23 sont reliées à une paire de bornes de sortie» 13 et 14 respectivement» du dé-25 codeur d'adresse. Une troisième borne d'entrée 29 de la porte NON ET est reliée a la borne Q 30 du flip-flop J-K 24. La borne d'entrée 27 de la porte NON ET 23 est également reliée» par l'intermédiaire d'une première diode de couplage 31, à l'entrée d'horloge 32 du flip-flop J-K 24» et la borne d'entrée 28 de 30 la porte NON ET est également reliée» par l'intermédiaire d'une seconde diode de couplage 33» à l'entrée d'horloge 32. Une borne de sortie 43 de la porte NON ET 23 de chaque circuit de sortie est reliée à la ligne d'entrée logique commune 22. L'entrée d'horloge 32 de chacun des circuits de sortie est reliée» 35 par l'intermédiaire d'une diode 32', à la ligne d'amenée d'impulsions d'horloge 34. L'entrée 35 de l'inverseur d'entrée 25 est reliée à la borne J 36 du flip-flop 24 et la sortie 37 de l'inverseur d'entrée 25 est reliée à la borne K 38 du flip-flop 24. La borne d'entrée 35 et la borne J 36 de chaque cir-40 cuit de sortie sont reliées à une ligne de sortie logique unique 72 15137 9 2134633 39. La borne 40 du flip-flop 24 est reliée à l'entrée 41 de l'inverseur de sortie 26. La sortie 42 de l'inverseur 26 peut être reliée à un dispositif extérieur tel que démarreur de moteur ou tout autre dispositif commandé. Par exemple» un tel dis-5 positif peut être constitué par un contact 5 normalement ouvert (figure 6). Le flip-flop J-K 24 en même temps commande le dispositif de sortie connecté à sa borne de sortie 42 et indique l'état ou condition de ce dispositif de sortie.-Le flip-flop J—K 24 10 est une bascule standard» disponible dans le commerce» stable soit dans l'état activé soit dans l'état remis à zéro. Lorsqu'il est dans l'état remis à zéro, sa borne Q 30 est dans l'état logique bas et sa borne Q 40 est dans l'état logique haut. Le flip-flop 24 est activé par le flanc arrière ou de descente de 15 l'impulsion négative d'horloge appliquée sur sa borne d'horloge lorsque le circuit de sortie est "adressé"par l'intermédiaire des diodes de couplage 31 et 33 et lorsque l'entrée J 36 est portée à l'état haut. Quand il est ainsi activé» la borne Q 30 passe à l'état haut et la borne Q 40 passe à l'état bas. L'état 20 bas à la borne Q 40 est inversé en état haut par l'inverseur de sortie 26 et transmis de façon à actionner le dispositif commandé qui est relié à la borne de sortie 42. Le flip-flop 24 est remis à zéro par le flanc arrière d'une impulsion d'horloge appliquée à sa borne d'horloge 32 lorsqu'il est "adressé" 25 et qu'un état haut est appliqué à l'entrée K 38. Lorsqu'il est "adressé"» les bornes d'entrée 27 et 28 de la porte NON ET sont à l'état haut et l'état de la borne Q 30 du flip-flop 24 est transmis à la ligne d'entrée logique commune 22. Ainsi» lorsque le dispositif commandé connecté à la borne de sortie 42 30 est actionné» la borne Q 30 est à l'état haut et la borne de sortie 43 de la porte NON ET 23 applique un état bas à la ligne d'entrée logique commune 22. Inversement» lorsque le dispositif commandé n'est pas actionné» la ligne d'entrée logique commune 22 passe à l'état haut lorsque le circuit de sortie est 35 "adressé". Comme on l'a décrit ci-dessus» un état logique bas apparaît sur la ligne d'entrée logique commune 22 chaque fois qu'un dispositif extérieur est fermé et que le circuit d'entrée auquel il est relié est "adressé". De façon similaire» un état 40 logique bas est appliqué à la ligne d'entrée logique 22 72 15137 2134633 lorsqu'un dispositif commandé extérieur est actionné et que la porte NON ET 23 du circuit de sortie auquel il est relié est "adressée". Un dispositif commandé extérieur est actionné lorsque le flip-flop 24 du circuit de sortie auquel il est rattaché 5 est activé, c'est-à-dire lorsque le circuit est adressé, un signal de commande est appliqué à la ligne de sortie logique commune 39, et une impulsion d'horloge est appliquée à la ligne d'impulsion d'horloge 34. Le signal de commande auquel on se réfère ici est un état logique haut, mais il est clair pour le 10 spécialiste de la technique que la polarité peut être changée par suppression ou insertion appropriée d'inverseurs, remplacement de diverses portes logiques» et inversion de connexions appropriées. En conséquence, le termé "signal de commande" utilisé ici indique un signai numérique à un bit qui commande un 15 dispositif extérieur commandé spécifique de façon à le mettre dans l'un de ses deux états. La ligne d'entrée logique 22, la ligne de sortie logique 39, et la ligne d'impulsions d'horloge 34 sont reliées à l'unité logique centrale 44. Comme le montre la figure 5, l'unité logi— 20 que centrale 44 comprend une porte OU EXCLUSIF 45 ayant une première borne d'entrée 46 reliée à la ligne d'entrée logique commune 22 et une seconde borne d'entrée 47 reliée à une ligne XIO 48. Une borne de sortie 49 de la porte OU exclusif 45 est reliée à l'entrée J 50 d'un premier flip-flop J-K 51. Le premier flip-25 flop J-K 51 est similaire aux flip-flops 24 utilisés dans les circuits de sortie décrits ci-dessus et comporte une borne d'horloge 52 reliée au générateur d'impulsions d'horloge 10 par une ligne de synchronisation 53. Ce premier flip-flop 51 a une borne Q 54 reliée à une première borne d'entrée 55 d'une porte 30 de sortie OU 56. La sortie 57 de la porte de sortie OU 56 est reliée à la ligne de sortie logique commune 39. La borne Q 54 est également reliée à une première borne d'entrée 59 d'une porte ET de branchement 60. La sortie 61 de la porte ET de branchement 60 est reliée à l'entrée J 62 d'un second flip-flop 35 J-K 63. Ce second flip-flop J-K 63 est semblable au premier flip-flop J-K 51. La borne de sortie Q 64 est reliée à une seconde borne d'entrée 65 de la porte OU de sortie 56. Une seconde borne d'entrée 66 de la porte ET de branchement 60 est reliée à une ligne BRT 69, comme une première borne d'entrée 67 d'une 40 porte OU d'entrée 68. La sortie 70 de la porte OU d'entrée 68 72 15137 11 2134633 est reliée à la borne K 71 du premier flip-flop J-K 51 et à une première borne d'entrée 72 d'une porte ET mémoire 73. La sortie 74 de la porte ET mémoire 73 est reliée à la borne d'horloge 75 du second flip-flop J-K 63. Une seconde borne d'entrée 76 de 5 la porte ET mémoire 73 est reliée à la ligne de synchronisation 53 et à une première borne d'entrée 77 d'une porte ET d'activation 78. La sortie 79 de la porte ET d'activation ou de positionnement est reliée à la ligne d'impulsions d'horloge 34. L'entrée K 80 du second flip-flop J-K 63 est reliée à une se-10 conde borne d'entrée 81 de la porte ET de positionnement 78, à une seconde borne d'entrée 82 de la porte OU d'entrée 68 et à une ligne 83 de commande ou ligne SET. L'unité logique centrale 44 exécute quatre opérations séparées que l'on a appelé ici XIO» XIC, BRT et SET. Ces opéra-15 tions sont soit la lecture (XIO, XIC) de l'état de la ligne logique d'entrée commune 22, soit le stockage (BRT) de cette information» soit l'envoi de signaux de commande (SET) sur la ligne de sortie logique commune 39. Pour faire mieux comprendre les quatre opérations de l'unité logique centrale 44, les 20 fonctions réalisées par le diagramme en échelle de la figure 6 vont être expliquées. Si l'interrupteur 2 est fermé : ET Si l'interrupteur 3 est fermé ï ET Si l'interrupteur 4' est fermé î OU 25 Si l'interrupteur 2 est fermé : ET Si les contacts 5 sont fermés : ET Si l'interrupteur 4' est ouvert : ALORS, EXCITER LA BOBINE 4. Avant que la première fonction soit exécutée par le dispo-30 sitif de commande, les flip-flops (bascules J-K) 51 et 63 sont tous deux à zéro. Pour déterminer si le premier interrupteur de fin de course 2 est fermé, une instruction "adresse" le circuit d'entrée auquel cet interrupteur est rattaché et provoque la lecture de l'état logique de la ligne d'entrée commune 22. On 35 a ainsi une instruction d'examen de la fermeture de l'entrée (XIC), pendant laquelle les lignes BRT, SET et XIO (lignes 69, 83 et 48) sont à l'état logique bas et au cours de laquelle une impulsion d'horloge est reçue à la borne d'horloge 52 du premier flip-flop 51. Si le premier interrupteur de fin de course 2 est 72 15137 12 2134633 fermé, la ligne d'entrée logique 22 est à l'état logique bas et» par conséquent» la borne J 50 du. premier flip-flop 51 est à l'état logique bas. Lorsque le flanc descendant de l'impulsion d'horloge arrive, par conséquent» il ne se produit rien et le 5 premier flip-flop 51 reste à zéro. Si, par contre» le premier interrupteur de fin de course 2 est ouvert» la borne J 50 est positive et le premier flip-flop 51 est activé par le flanc descendant ou arrière de l'impulsion d'horloge. La seconde instruction "adresse" le circuit d'entrée auquel, 10 est connecté le second interrupteur de fin de course 3 ; la ligne d'entrée logique 22 est lue de nouveau (XIC) afin de déterminer si l'interrupteur 3 est fermé. De nouveau» si celui-ci est fermé, la borne J 50 est à l'état logique bas et le flip-flop 51 reste inchangé après l'exécution de l'instruction. Il 15 résulte de ces deux premières instructions que si,soit l'interrupteur 2, soit l'interrupteur 3, soit les deux, est ou sont ouverts, la chaîne conductrice définie par ceux-ci est ouverte et le premier flip-flop 51 est dans l'état activé. La troisième instruction "adresse"le circuit d'entrée 20 auquel est rattaché l'interrupteur 4' et lit (XIO) la ligne logique d'entrée 22 afin de déterminer si l'interrupteur 4' est ouvert. Cette opération est exécutée en envoyant sur la ligne XIO 48 un état logique haut qui est appliqué à l'entrée 47 de la porte OU exclusif 45. Il en résulte que l'état de la ligne 25 logique d'entrée 22 est inversée par la porte OU exclusif 45 avant d'être appliqué à la borne J 50 du premier flip-flop 51. Par conséquent si l'interrupteur 4» est ouvert le premier flip-flop 51 reste inchangé, sinon, le premier flip-flop 51 est activé. 30 L'étape suivante est l'examen de l'autre chaîne conductrice possible» formée par le premier interrupteur de fin de course 2» les contacts normalement ouverts 5, et le troisième interrupteur 4*. Toutefois» avant cet examen l'information concernant la première branche conductrice est transférée du premier flip-35 flop 51 au second flip-flop 63. Ceci est obtenu par une opération de branchement (BRT) dans laquelle la ligne BRT 69 est maintenue à l'état logique haut pendant l'envoi d'une impulsion d'horloge aux flip-flops 51 et 63. Cet état logique haut de la ligne BRT 69 est transmis à la borne d'entrée 66 de la porte 40 ET de branchement et l'état logique de la borne Q 54 du premier 72 15137 2134633 flip-flop 51 est appliqué à la borne J 62 du second flip-flop 63. Concurremment» l'état logique haut de la ligne commune BRT 69 est appliqué à la borne K 71 du premier flip-flop 51 de façon que le flanc descendant de l'impulsion d'horloge remette 5 à zéro celui-ci. Une impulsion d'horloge est appliquée au second flip-flop 63 par l'intermédiaire de la porte ET mémoire 73 et il en résulte que 1'état de la première branche conductrice est transférée» ou mémorisée» dans le second flip-flop 63. La seconde chaîne conductrice est maintenant examinée en 10 réponse à une paire d'instructions XIC concernant le premier interrupteur de fin de course 2 et les contacts normalement ouverts 5 suivies d'une instruction XIO concernant le troisième interrupteur de fin de course 4'. On notera que l'état des contacts 5 peut être déterminé en "adressant" le circuit de sortie 15 connecté à la bobine de relais 4 puisque l'état du flip-flop 24 qu'il contient détermine cet état. L'unité logique centrale 44 fonctionne comme décrit ci-dessus pour la première chaîne et il en résulte que» si l'interrupteur 2 est ouvert» si les contacts 5 sont ouverts» s'ils sont tous ouverts ou si l'interrup-20 teur 4' êst fermé» la borne Q 54 sera à l'état logique bas une fois les instructions exécutées. Après l'examen des deux chaînes» l'étape suivante est la commande de la bobine de relais 4» ou des contacts 5» selon les états des deux branches mémorisées par les flip-flops 51 et 25 63. Ce résultat est atteint en "adressant" par une instruction SET le circuit de sortie auquel est rattaché la bobine de relais 4. Un état logique haut est appliqué à la ligne SET 83 et il en résulte qu'une impulsion d'horloge est amenée à travers la porte ET de positionnement 78 à la ligne d'impulsions 30 d'horloge 34 reliée aux bornes d'horloge 32 des flip-flops 24 des circuits de sortie. Dans l'exemple ci—dessus» dans aucune des branches testées les éléments ne sont en état d'exciter la bobine de relais 4, la borne Q 54 du premier flip-flop est dans l'état logique bas et la borne Q 64 du second flip-flop 36 est dans l'état logique bas à l'arrière de l'instruction SET et aucun signal de commande» ou état logique haut» n'est envoyé sur la ligne de sortie logique 39. Inversement» si l'une des branches est en état d'exciter la bobine 4, une des bornes 54 ou 64 est à l'état logique haut pendant l'instruction SET et 40 un signal de commande est appliqué à la ligne de sortie logique 72 15137 2134633 commune 39. L'instruction SET agit également de façon à mettre à zéro les premier et second flip-flops 51 et 63. L'état logique haut de la ligne SET 83 est appliqué directement à la borne K 80 du 5 second flip-flop 63 et> par l'intermédiaire de la porte OU d'entrée 68, à la borne K 71 du premier flip-flop 51. Les quatre opérations» XIO, XIC, BRT et SET, sont décodées à partir d'un signal d'opération digital à deux bits lu aux deux bornes de sortie d'opérateur 6 et 6' de la matrice de mé-10 moire 1. Ces bornes de sortie 6 et 6' sont reliées aux deux bornes d'entrée 84 et 85, respectivement d'un décodeur d'opération 86. Comme le montre la figure 2, la borne d'entrée 84 du décodeur d'opération 86 est connectée à la borne d'entrée 87 d'un premier inverseur 88 et à une borne d'entrée 89 d'une pre-15 mière porte ET 90. Une borne de sortie 91 de la première porte ET 90 est connectée à la ligne SET 83, et une seconde borne d'entrée 92 est connectée à la borne d'entrée 85 du décodeur d'opération 86. Une première borne d'entrée 93 de la seconde porte ET 94 est également connectée à la borne d'entrée 85 du 20 décodeur d'opération, et une seconde borne d'entrée 95 est connectée à la sortie 96 du premier inverseur 88. Une borne de sortie .97 de la seconde porte ET 94 est connectée à la ligne XIO 48. La borne d'entrée 98 du second inverseur 99 est connectée à la borne d'entrée 85 du décodeur d'opération. La sortie 25 100 du second inverseur 99 est connectée à une borne d'entrée 101 d'une troisième porte ET 102, une seconde borne d'entrée 103 de la troisième porte ET 102 est connectée à la borne d'entrée 84 du décodeur d'opération et une borne de sortie 104 est connectée à la ligne BRT 69. 30 Le décodeur d'opération 86 reçoit le signal d'opération numérique à deux bits chaque fois qu'un mot stocké dans la matrice de mémoire 1 est lu. Quatre instructions d'opération séparées sont comprises dans ce signal binaire. Trois d'entre elles sont décodées par le décodeur d'opération 86 et fournissent 35 trois signaux d'opération, ou états logiques hauts» sur les lignes communes 48, 69 et 83 connectées à l'unité logique centrale 44. Le quatrième opérateur» XIC, n'est pas décodé car il ressort de façon évidente de la description ci-dessus de l'unité logique centrale 44 que cette opération est exécutée lorsque 40 les trois autres opérateurs» SET, XIO et BRT sont absents. Une 72 15137 15 2134633 quatrième ligne 105 montrée en figure 1 relie le décodeur d'opération 86 et l'unité logique centrale 44. Cette ligne 105 représente l'envoi théorique du quatrième signal d'opération» XIC» à l'unité logique centrale 44» bien que dans la réalisation pré-5 férée montrée ici cette opération soit provoquée par défaut plutôt que par présence d'un signal digital. Bien que l'unité logique centrale 44 ait deux organes de mémorisation ayant chacun une capacité de un bit» le dispositif de commande n'est pas limité en nombre de dispositifs d'entrée 10 ou de chaînes conductrices pouvant être examinés entre les instructions SET. Le premier flip-flop est capable de stocker un "défaut" dans une chaîne conductrice» et» puisque le défaut d'un seul dispositif d'entrée dans une chaîne est suffisant pour empêcher la mise en route du dispositif de sortie par cette branche 15 il n'est nécessaire de stocker qu'un seul défaut dans le premier organe de stockage. D'un autre côté» il suffit qu'une chaîne soit complète pour actionner le dispositif.de sortie» et» par conséquent» il suffit que le second organe de stockage mémorise un seul succès » quel que soit le nombre de chaînes examinées. 20 Ainsi» avec une quantité minimale de matériel ou "hardware" et seulement quatre instructions d'opération distinctes» le dispositif de commande peut exécuter un grand nombre de fonctions de commande. De plus» avec seulement quatre instructions d'opération la programmation est considérablement simplifiée. Cette ca-25 ractéristique est accentuée par la corrélation directe qui existe entre chaque instruction d'opération et un élément d'un diagramme en échelle ou un opérateur d'une équation booléenne. 72 15137 16 2134633 REVENDICATIONS 1. Dispositif de commande caractérisé err ce qtr*±l comprend : une matrice de mémoire capable de mémoriser une pluralité de mots binaires et de les lire sélectivement ; une pluralité de 5 circuits d'entrée» chaque circuit d'entrée ayant une borne d'entrée connectable à un dispositif extérieur afin de recevoir de celui-ci un signal d'état> chaque circuit d'entrée étant prévu pour transmettre ce signal d'état à une ligne d'entrée logique commune lorsqu'il reçoit un signal d'activation ; une 10 multiplicité de circuits de sortie connectés à une ligne de sortie logique commune» chaque circuit de sortie ayant une borne de sortie connectable à un dispositif extérieur pour actionner celui-ci en réponse à un signal de commande sur ladite ligne de sortie logique lorsqu'un signal d'activation est reçu ; un 15 décodeur d'adresse connecté à ladite matrice de mémoire de façon à recevoir un code d'adresse de chaque mot lu par ladite matrice de mémoire et capable de fournir un signal d'activation en réponse à celui-ci ; et une unité logique centrale ayant des premiers et seconds moyens de mémorisation connectés à ladite ma-20 trice de mémoire de façon à recevoir un signal d'opération au moment de la lecture de chaque mot par ladite matrice de mémoire» ladite unité logique centrale étant également connectée auxdites lignes d'entrée logique et ligne de sortie logique ; ladite unité logique centrale étant prévue pour exécuter sélecti-25 vement en réponse auxdits signaux d'opération» une des quatre opérations distinctes» (1) examiner l'état du dispositif extérieur connecté au circuit d'entrée désigné par son adresse et mémoriser le résultat dans lesdits premiers moyens de mémorisation» (2) examiner l'état du dispositif extérieur connecté 30 au circuit d'entrée désigné par son adresse et mémoriser l'inverse du résultat danslesdits premiers moyens de mémorisation» (3) transférer les résultats enregistrés dans lesdits premiers moyens de mémorisation auxdits seconds moyens de mémorisation et (4) envoyer un signal de commande sur ladite ligne de sortie 35 logique qui est sensible aux résultats stockés dans les deux moyens de mémorisation. 2. Circuit de commande selon la revendication 1» caractérisé par le fait que lesdits premiers moyens de mémorisation sont un premier flip-flop ayant une borne d'entrée connectée à la- 40 dite ligne d'entrée logique et que lesdits seconds moyens de 72 15137 2134633 mémorisation sont un second flip-flop ayant une borne d'entrée connectée à la borne de sortie dudit premier flip-flop et qu'une borne de sortie de chacun desdits flips-flops est reliée à une porte de sortie logique» dont une borne de sortie est connectée 5 à ladite ligne de sortie logique. 3. Dispositif de commande selon la revendication 1 ou 2, caractérisé en ce qu'il comprend un décodeur d'opération connecté à ladite matrice de mémoire de façon à recevoir un code d'opération et à envoyer en réponse à celui-ci un signal d'opération 10 à une ligne BRT et un signal d'opération à une ligne SET. 4. Dispositif suivant l'ensemble des revendications 2 et 3, caractérisé par le fait que ladite ligne BRT est connectée à une seconde borne d'entrée dudit premier flip-flop et à une borne d'horloge dudit second flip-flop et que ladite ligne SET 15 est connectée à ladite seconde borne d'entrée du premier flip-flop et à une seconde borne d'entrée dudit second flip-flop. 5. Dispositif de commande selon la revendication 3 ou 4, caractérisé en ce qu'une seconde porte logique est connectée entre ladite ligne d'entrée logique et ladite première borne 20 d'entrée du premier flip-flop» en ce que ledit décodeur d'opération envoie sur une ligne XIO un signal d'opération» en réponse au code d'opération reçu de ladite matrice de mémoire» et en ce que ladite ligne XIO est connectée à ladite seconde porte logique. 25 6. Dispositif de commande selon l'une quelconque des revendications 1 à 5» caractérisé par le fait que chaque circuit de sortie comprend un flip-flop ayant une borne de sortie connectée à une borne d'entrée d'une porte logique» une borne de sortie connectable à un des "dispositifs externes» une borne d'entrée 30 connectée à ladite ligne de sortie logique» et une borne d'horloge connectée de façon à recevoir un signal d'activation dudit décodeur d'adresse ; ladite porte logique ayant une borne d'entrée connectée de façon à recevoir un signal d'activation dudit décodeur d'adresse et une borne de sortie connectée à 35 ladite ligne d'entrée logique. 7. Dispositif de commande selon la revendication 6» caractérisé par le fait que ladite ligne SET est connectée aux bornes d'horloge desdits flip-flops du circuit de sortie.