FR 2123337 A1 19720908 FR 7201674 A 19720119 72 01674 1 2123337 La présente invention concerne un composant intégré à semiconducteur qui est réalisé suivant la technique à canaux complémentaires et qui comporte un transistor de commutation à effet de champ dans un r-i-ps semiconducteur massif et un autre 5 transistor à effet de champ. Le composant intégré à semiconducteur est prévu notamment pour un élément de mémoire à semiconducteur du type d'une bac-en] e bistable, qui est réalisé suivant la technique à canaux conipl éii>entr.ires et nui comporte deux transi s tors de commuta-10 tion à effet de champ dans un corps semiconducteur massif et deux transistors à effet de champ comme résistances de charge- Les transistors prévus comme résistances de charge sont aussi appelés transistors de charge. Il est connu de réaliser des éléments de mémoi-15 re à semiconducteur comportant des transistors de commutation à effet de champ et des transistors de charge à effet de champ, suivant la technique MQS à canaux complémentaires. Il s'agit de circuits à bascules bistables dans lesquels les transistors de charge présentent, dans le cas de tensions électriques élevées, une forte 20 résistance et, dans le cas de faibles tensions électriques, une faible résistance. Cependant, la technique à canaux complémentaires est relativement coûteuse étant donné que l'on doit créer, dans le corps semiconducteur, des cuvettes avec un matériau semiconducteur possédant un type de conductivité opposé, afin d'y former le tran-25 sistor à effet de champ complémentaire» Des éléments de mémoire réalisés suivant la technique MQS à canaux complémentaires présentent en réalité trois avantages : à savoir une faible dissipation de puissance au repos, une immunité élevée au bruit et de brèves durées de commutation, 30 Cependant, il existe un certain nombre de cas d'utilisation, pour lesquels par exemple il est sensiblement moins important que les durées de commutation soient brèves et oour lesquels il est possible d'obtenir globalement des avantages techniques grâce à un montage plus simple. Par exemple-, pour des éléments de circuits logiques ou 35 pour des mémoires utilisées dans le domaine de l'astronautique, il est important que la puissance dissipée au repos soit faible, tandis que de brèves durées de commutation jouent toutefois fréquemment un rôle moins important. L'invention a pour but de fournir un composant 40 b semiconducteur intégré comportant deux transistors, dont la fa- BÂD ORIGINAlJ 72 01674 2 2123337 brication nécessite une mise en oeuvre moins importante de moyens techniques et qui est apte à être utilisé dans des circuits logiques et notamment dans des mémoires à semiconducteur. 5 intégré à semiconducteur, du type mentionné ci-dessus, qui est caractérisé par le fait que l'on prévoit, pour l'autre transistor, un transistor à couche mince qui est disposé sur une couche isolante située sur le corps semiconducteur massif. 1G illustré au dessin~ annexé une forme de réalisation du dispositif suivant l'invention. exemple à conductivité de type n. Il est constitué notamment par du silicium. Les différentes parties d'un transistor de commutation 15 à effet de champ sont désignées par 2 à 7. La région conductrice de type p jouant le rôle de la source est désignée par 2. La région conductrice de type p jouant le rôle de drain est désignée par 3„ La couche isolante associée et le revêtement métallique pour l'électrode de grille sont respectivement désignés par 4 et 5. 20 Les connexions des électrodes pour la-région de source et pour la région de drain sont respectivement désignées par 6 et 7. l'isolation électrique de l'autre transistor, une couche isolante 11, de préférence une couche épaisse d'oxyde obtenue par croissance 25 thermique. On peut aussi utiliser en principe^à la place de la couche 11 une autre couche électriquement isolante, par exemple une couche de laque. Comme matériau pour la couche isolante, il s'est avéré particulièrement approprié d'utiliser une couche d'oxyde de 1,5 p d'épaisseur obtenue par croissance thermique sur un 30 corps semiconducteur en silicium. couche mince avec ses différentes parties 12 à 18. La région de source est désignée par 12, cette région étant à conductivité de type n conformément à la technique complémentaire. La région de 35 drain, par suite également à conductivité de type n, est désignée par 13. Une couche isolante, connue pour les transistors à effet de champ, et le revêtement constituant l'électrode de grille sont respectivement désignés par 14 et 15. Les revêtements constituant les électrodes pour la région de source et de drain sont respecti-40 vement désignés par 16 et 17. Une région située non seulementspa- Ce résultat est obtenu grâce à un composant A titre d'exemple, on a décrit ci-dessous et On désigne par 1 un corps semiconducteur par On prévoit, conformément à l'invention, pour On réalise sur la couche 11 le transistor à ÈAD OfilGfNAL 72 01674 3 2123337 tialement mais aussi au point de vue électrique entre la région de source (12) et la région de drain (13) est désignée par 18, cette région ayant un type de conductivité opposé à celui des régions 12 et 13 et le canal, caractéristique pour les transistors 5 à effet de champ, se formant dans cette région. Des connexions représentées symboliquement sont désignées par 21 et 22. Le liaison galvanique entre la grille 15 et.la grille 5, désignée par 23, est également représentée de façon symbolique. Une liaison galvanique entre le revêtement constituant l'électrode 6 et le corps 10 semiconducteur 1 est de la même manière désignée par 24„ Les liaisons et connexions 21 à 24, représentées en trait interrompu, sont réalisées, conformément a la technique intégrée dans ou sur le corps 1, et/ou sur des couches qui sont situées sur le corps. Ces régions 11, 13 et 18 sont constituées par 15 des régions partielles d'une couche semiconductrice polycristal-line ou bien mono cristalline. Comme matériau pour cette couche semiconductrice, on peut utiliser en particulier du silicium, du germanium, de l'arséniure de gallium, de 1'antimoniure d'indium, de l'arséniure d'indium, du sulfure de cadmium, du séléniure de 20 cadmium , du sulfure de plomb ou du tellure. Cependant, on peut aussi utiliser à cet effet d'autres matériaux semiconducteurs suivant les différents cas d'utilisation du composant. On réalise les revêtements 7 et 17 sur le matériau semiconducteur et/ou sur les couches situées sur celui-ci de 25 manière à ce qu'ils soient reliés -galvaniquement entre eux. La forme de réalisation choisie, représentée sur la figure 1, contient le transistor de commutation réalisé suivant la technique MTCS à canal p (métal - -thin - oxyde - silicium) et comme autre transistor, le transistor à couche mince à 30 canal n. En principe, on neut aussi réaliser un composant intégré à semiconducteur selon l'invention avec un transistor de commutation réalisé suivant la technique à canal n et un tr-ansistor à couche mince réalisé suivant la technique à canal p. Le conposant Intégré à semiconducteur, con-35 forme à l'invention, est utilisé de préférence dans des circuits logiques . L'utilisation en tant qu'élément de mémoire est particulièrement préférée, deux composants intégrés suivant l'invention (par exemple suivant la figure 1) étant reliés entre 40 eux, conformément à un circuit représenté en figure 2, pour former 72 01674 4 2123337 chaque élément de mémoire. Cette liaison a lieu sur le corps semiconducteur et est réalisée suivant la technique intégrée du point de vue spatial et électrique. Plusieurs éléments de mémoire, réalisés de cette manière, sont assemblés suivant la technique intégrée con-5 nue en soi, oour former l'ensemble d'une mémoire à semiconducteur. Pour la commande des différents éléments de mémoire, on prévoit de plus^dans une mémoire de ce type,des transistors de sélection. Conformément a une autre caractéristique de l'invention, les transistors de sélection sont du même type que les transistors de 10 commutation des éléments de mémoire, les transistors de sélection et les transistors de commutation étant de préférence réalisés dan? le corps semiconducteur massif 1. La figure 2 représente un schéma de montage d'un élément de mémoire, réalisé conformément à cette autre carac-15 téristique de l'invention, qui comporte deux composants à semiconducteur conformes à l'invention. Les transistors de commutation, les transistors de charge agissant comme résistance de charge et les transistors de sélection associés sont respectivement désignés par 31, 32 et 33. Le principe du circuit proprement dit est connu 20 par les spécialistes. Ôn désigne par 34 les liaisons qui apparaissent lorsque les transistors de commutation et les transistors de sélection sont disposés dans le même corps semiconducteur. L'invention prend comme point de départ les considérations suivantes : Comme cela a été mentionné ci-dessus, 25 tous les avantages que présentent des composants qui comportent des transistors de commutation et des transistors de charge et qui sont réalisés suivant la technique MOS à canaux complémentaires, laquelle nécessite une mise en oeuvre de moyen technique relativement importante, ne sont pas exigés dans tous les cas. Par consé-30 quent, on a recherché une voie qui permette une réalisation technique plus simple. On a trouvé que le composant à semiconducteur, conforme à l'invention et décrit ci-dessus, répond'au besoin étant donné qu'on peut le fabriquer très facilement, en particulier dans le cas où l'on utilise une couche semiconductrice polycrist--=lline 35 pour le transistor à couche mince. Le principe des transistors à couche mince de ce type est connu en soi, cependant ces derniers sont a peine utilisés en électronique étant donné qu'ils présentent deux inconvénients majeurs : Ces inconvénients consistent en une faible 40 mobilité effective des porteurs de charge dans les couches noly- BAD ORIGINAL 72 01674 5 2123337 cristallines, celle-ci étant inférieure à environ 10 y—— et en des courants de blocage relativement élevés, notamment dans le cas où le matériau utilisé est polycristallin. La mobilité effective réduite conduit à de fortes résistances internes et, par 5 conséquent, à de longues durées d'inversions de charge dans les étages inverseurs. Cependant, ces inconvénients n'ont aucune importance pour le composant intégré à semiconducteur conforme à l'invention et en particulier peur ses différentes applications 0 faisant l'objet de l'invention. Ceci est valable en particulier-pour l'utilisation de ce composant en tant qu'élément de mémoire. Pour l'utilisation spéciale de l'invention comme élément de mémoire et aussi dans des circuits logiques appropriés, les durées d'inversion de charge ne sont pas déterminées 5 par les transistors de charge qui agissent comme résistance de charge mais au contraire par les transistors de commutation et de sélection. En ce qui concerne les courants de blocage relativement élevés dans le cas de jonctions pn dans le matériau 0 polycristallin, ils sont totalement exclus dans la forme de réalisation conforme à l'invention. Dans le cas du composant conforme à l'invention, il ne circule en effet à l'intérieur du transistor que des courants de blocage en provenance de la région de drain vers la région de source. Il ne peut pas circuler de courant de 5 blocage en provenance du transistor à couche mince vers le corps semiconducteur 1, par suite de présence de la couche isolante 11 prévue conformément à l'invention. Même lorsqu'on utilise des couches semiconduc-trices polycristallines, on obtient encore, dans le cas d'un com-0 posant conforme à l'invention, des valeurs de résistance allant jusqu'à 106 ohm pour le transistor de charge bloqué. A ti-tre d'exemple on donne, pour un transistor à couche mince possédant une résistance élevée de ce type, les valeurs suivantes : longueur du canal : 10 à 20 5 largeur du canal : 1 600 p Pour de telles dimensions, le courant de blocage proprement dit, dans le cas d'une tension de drain de 10 V, ne présente que des valeurs de l'ordre de grandeur.de 1 microampère au maximum. De façon avantageuse, dans le cas de faibles 0 tensions de drain, la résistance interne du transistor à couche BAD original^ 72 01674 6 2123337 mince, prévue conformément à l'invention, est relativement faible. Le comportement du point de vue résistif de ce transistor à couche mince, prévu comme résistance de charge, est particulièrement important, compte tenu de la faible puissance au repos, de la faible 5 dissipation de puissance et de l'immunité élevée au bruit d'un élément denémoire. .l'invention consiste en ce que le transistor à couche mince prévu est d'un encombrement relativement faible, et cela spécialement 10 en comparaison avec un transistor à effet de champ, utilisé de la façon connue en tant que résistance de charge et possédant nécessairement à cët effet un long canal. Il s'ajoute à cela que, dans le cas de la technique MOS connue à canaux complémentaires^avec utilisation, d'un corps semiconducteur massif, l'on doit disposer 15 un des deux transistors dans une sorte de cuvette dans le corps semiconducteur afin qu'il soit le mieux possible isolé électriquement par rapport à ce corps. sion de transistors à couche mince, utilisés conformément à 20 l'invention comme résistance de charge, est aussi approprié compte tenu de la forte dissipation de puissance. Un autre avatange du composant conforme à Le profil de la caractéristique courant ten- 72 01674 7 2123337 REVENDICATIONS 1. Composant intégré à semiconducteur, réalisé suivant la technique à canaux complémentaires, qui comporte un transistor de commutation à effet de champ situé dans un corps 5 semiconducteur massif et un autre transistor à effet de champ, caractérisé par le fait que l'on prévoit,pour cet autre transistor, un transistor à couche mince (12-18) qui est disposé sur une couche isolante (H), située sur le corps semiconducteur massif (l). 2. Composant intégré a semiconducteur suivant 10 la revendication 1, caractérisé par le fait que l'on prévoit, en tant que couche isolante, une couche épaisse d'oxyde. 3. Composant intégré à semiconducteur suivant la revendication 2, caractérisé par le fait que l'on réalise la couche épaisse d'oxyde sur le corps semiconducteur par croissance 15 thermique. 4. Composant intégré à semiconducteur suivant l'une des revendications 1, 2 ou 3, caractérisé par le fait que le transistor à couche mince est réalisé dans une couche semi-conductrice polycristalline (12, 13, 18). 20 5. Composant intégré à semiconducteur suivant l'une des revendications 1, 2 ou 3, caractérisé par le fait que le transistor à couche mince est réalisé dans une couche semiconductrice monocristalline. 6. Composant intégré à semiconducteur suivant 25 l'une des revendications 1, 2, 3, 4 ou 5, caractérisé par le fait que la couche semiconductrice est constituée par du silicium, du germanium, de l'arséniure de gallium, de 1'antimoniure d'indium, de l'arséniure d'indium, du sulfure de plomb,, du sulfure de cadmium, du seléniure de cadmium ou du tellure. 30 7. Composant intégré à semiconducteur suivant l'une des revendications 1, 2, 3, 4, 5 ou 6, caractérisé par le fait qu'il est utilisé comme élément logique. 8. Composant intégré à semiconducteur suivant l'une des revendications. 1, 2, 3, 4, 5, 6, 7 ou 8, caractérisé par 35 le fait qu'il est connecté à un composant identique dano un circuit iniSgré comme élément de mémoire à semiconducteur du type d'un étage à bascule bistable. 9. Composant intégré à semiconducteur suivant la revendication 8, caractérisé par le fait que l'on prévoit en 40 supplément des transistors de sélection qui sont du même type que BAD oriqinalT 72 01674 s 2123337 les transistors de commutation, les transistors de commutation et les transistors de sélection étant situés dans le corps semiconducteur (figure 2); B*D ORIGINAL