FR 2125554 A1 19720929 FR 7205354 A 19720217 72 05354 1 2125554 La présente invention concerne un modulateur pour engendrer des signaux à fréquence décalée représentant des signaux de données binaires» Dans le domaine du traitement et de la commutation 5 des données, au processeur central ou à l'unité de commutation centrale se trouvent connectés un grand nombre de canaux de signalisation de données sortants o Le canal de données, dans de nombreux cas, comprend une ligne téléphonique qui convient traditionnellement pour acheminer des signaux à fréquence acousti-10 que. En conséquence, les signaux à fréquence acoustique décalée, représentant les signaux de courant continu situés dans la bande transmise par la source de signalisation du processeur ou de l'unité de commutation, se trouvent engendrés et appliqués aux canaux appropriés» La commutation de la fréquence de la porteu-15 se sous la commande des signaux de données à courant continu esb assurée par un modulateur transmetteur qui utilise de façon générale des circuits oscillants (inductifs et/ou capacitifs)pour produire les signaux à fréquence acoustique. Comme plusieurs canaux sortants se trouvent termi-20 nés comme il a été dit, les transmetteurs de données(ainsi que les récepteurs et équipements de commande) sont quelquefois groupés pour former un montage appelé poste de données multiple* Pour réduire l'encombrement, le coût et la complexité de ce poste de données multiple, il est avantageux d'utiliser un équi-25 pensent qui peut être utilisé en commun par les transmetteurs du poste de données» Le circuit le plus important du transmetteur est le circuit oscillant» Il est connu qu'un tel circuit qui utilise un circuit numérique pour engendrer les signaux à fréquence dé-30 calée (dans un sens numérique) est apte à être partagé sur base temporelle par plusieurs sources de données» Une forme de circuit oscillant numérique est constituée par un filtre numérique qui se trouve placé au seuil de stabilité et dès lors oscille (dans un sens numérique) » Des modulateurs numériques à décalage 35 de fréquence de ce type se trouvent décrits dans le brevet belge n° 760o138 ainsi que dans une demande de brevet déposée en France le 10 décembre 1970 sous le n° 7 <>044»596» Le filtre numérique a un circuit relativement complexe et il effectue des calculs numériques relativement com- 72 05354 2 2125554 plexes. De plus, les signaux de sortie du circuit numérique sont sujets à de brusques variations d'amplitude (dans un sens numérique) , dues principalement au bruit de quantification. Enfin, lorsque la fréquence de sortie se trouve décalée, ces modulateur 5 numériques produisent des variations d'amplitude et des discontinuités de phase, appelées quelquefois tremblotement. Dans les brevets précités se trouve décrit ion circuit de correction pour éliminer les variations d'amplitude. Un montage connu peut également être utilisé pour éliminer le tremblotement. Toutefois, 10 ces circuits de correction sont également relativement complexes. Le problème technique à résoudre est donc celui de réaliser un modulateur à décalage de fréquence utilisant des procédés numériques, qui exécute des calculs relàtivement simples et qui en lui-même n'est point sujet à des variations d'amplitude 15 et ne produit ni variations d'amplitude, ni discontinuités de phase lorsque la fréquence se trouve décalée. L'invention a pour objet un modulateur pour engendrer des signaux à fréquence décalée, comprenant une table à consulter précisant une série de valeurs de signaux représentant les 20 amplitudes d'une série de points sur une onde sinusoïdale,les valeurs de la série étant identifiées par des numéros d'identification consécutifs. La table à consulter est organisée en sorte d'engendrer des représentations de l'une quelconque des valeurs en réponse à l'application du numéro d'identification correspon-25 dant. Un moyen de commande est agencé en sorte de répondre à un signal de donnée binaire entrant pour produire des numéros d'identification et pour appliquer ceux-ci à la table à consulter. Un moyen d'extraction sert à extraire les valeurs de signaux déterminées. 30 L'invention est mise en oeuvre dans un modulateur qui, en général, comprend une mémoire (quelquefois appelée "table à consulter") qui donne les amplitudes de points séparés prédéterminés sur une onde sinusoïdale, et un processeur qui sélectionne et extrait les amplitudes précisées, sous la commande 35 d'un signal entrant situé dans la bande transmise. Ces amplitudes sont avantageusement données sous forme numérique en manière telle que la mémoire et le processeur soient tous deux numériques et que le modulateur puisse être partagé dans le temps par plusieurs sources. De plus, comme les valeurs d'amplitude sont 72 05354 3 2125554 précisées au préalable dans la mémoires le modulateur est fondamentalement exempt de variations d'amplitude dues au bruit de quantification» Dans une forme de réalisation spécifique, la mé-5 moire comprend une table de valeurs numériques d'amplitude de quarante points successifs sur l'onde sinusoïdale,séparés l'un de l'autre d'un angle de phase égal» Le processeur sélectionne et extrait chaque dixième ou onzième valeur d'amplitude de la séquence d'après l'état binaire du signal transmis, en manière 10 telle que les valeurs numériques de sorties lorsqu'elles se trouvent converties en signaux analogiques, produisent une onde à fréquence décalée. Le traitement des points successifs pour calculer chaque angle de phase, ainsi que l'emmagasinement, dans la mémoire, des valeurs d'amplitude prédéterminées corres-15 pondant à chaque angle de phase de la sinusoïde entraînent l'élimination de discontinuités d'amplitude et de phase lorsque la fréquence de l'onde sinusoïdale se trouve décalée. Le moyen de commande comprend un moyen de traitement pour faire avancer les valeurs de chacun des numéros 20 d'identification produits, d'après l'état binaire du signal de donnée, afin de produire le numéro d'identification qui se trouvera appliqué ensuite à la table à consulter. Tous les points successifs sur l'onde sinusoïdale sont séparés par un angle de phase égal et le moyen de com-25 mande est agencé en sorte d'appliquer les numéros d'identification à la table à consulter à une cadence synchronisée. Toutes les valeurs représentent les amplitudes de points situés sur une période d'une onde sinusoïdale et le moyen de traitement est agencé en sorte de revenir à zéro et 30 d'entamer un nouveau cycle lorsque l'amplitude du nombre qui se trouve augmenté dépasse la grandeur du numéro le plus élevé qui identifie une valeur dans la table à consulter. Le moyen de traitement comprend un additionneur destiné à augmenter la grandeur du numéro d'identification, 35 d'un certain nombre fixe d'unités d'après l'état binaire du signal de données. C'est pourquoi, le calcul du numéro d'identification est assuré par échantillonnage du signal transmis et addition à ce numéro de dix ou onze unités, par exemple, afin de produire le numéro dEidentification qui doit être appliqué 72 05354 4 2125554 ensuite à la table à consulter„ Des calculs simples doivent donc seulement être effectués dans le dispositif selon l'invention,, L'invention apparaîtra plus clairement à la lecture de la description qui va suivre9 faite en regard des dessins 5 joints sur lesquels : - la figure 1 est un schéma synoptique d'un transmetteur de poste de données multiple selon l'invention; - la figure 2 montre schématiquement un montage convenable pour un circuit d'horloge commun; 10 - les figures 3 et 4, combinées comme le montre la figure 5, illustrent le circuit formant un modulateur numérique à décalage de fréquence selon l'invention; - la figure 6 est une représentation de divers angles de phase sur une période d'une sinusoïde; 15 - la figure 7 est un tableau indiquant les valeurs déterminées dans la table à consulter appartenant au modulateur à décalage de fréquence« Le modulateur numérique est avantageusement incorporé dans un système qui peut être décrit comme un transmetteur 20 de poste de données multiple qui interconnecte plusieurs sources de signaux de données binaires et une pluralité correspondante de lignes téléphoniques sortantes» Les signaux de données à courant continu émanant des sources de données sont modulés en fréquence sur une porteuse à fréquence acoustique et les signaux 25 modulés se trouvent appliqués à une ligne téléphonique associée. En généralf ces fonctions sont assurées par un explorateur noté 102 sur la figure 18 par le modulateur numérique à manipulation de fréquence 103 s un distributeur 104 et un compteur d'horloge 201 sur la figure 29 qui maintient le système synchronisé. 3C Les sources de signaux de données sont notées 101 sur la figure 1 où n sources sont représentées. L'explorateur 102 assure la fonction d'exploration des signaux à courant continu fournis par les sources de données 101 sous la commande de signaux de commande provenant de l'horloge 201 par l'inter-35 médiaire des conducteurs 206. L'explorateur 102 produit des trains successifs de bits9 chaque train comprenant une séquence de bits correspondant à 1 Exploration séquentielle des signaux de données provenant des sources 101 » Ces trains de bits se trouvent appliqués au modulateur 103» 40 La fonction du modulateur 103 est d'utiliser des 72 05354 5 2125554 procédés numériques pour examiner des échantillons de bits successifs (dérivés d'une source de données individuelle) et pour calculer des nombres successifs (attribués aux sources de données) qui désignent des amplitudes de points successifs sur une 5 onde à fréquence décalée. Chaque bit provenant de l'explorateur 102 est examiné par le modulateur 103 qui décale (dans un sens numérique) la fréquence du signal de sortie jusqu'au delà de la fréquence porteuse médiane lorsque le bit entrant est un "1n logique (signal travail) et jusqu'en dessous de la fré-10 quence porteuse médiane lorsque le bit entrant est un "0M logique (fréquence repos ou d'espacement). La synchronisation du modulateur 103 avec le reste du système est assurée par des impulsions d'horloge acheminées par les conducteurs 206 et le circuit logique-OU 109. 15 La sortie du modulateur 103 comprend des nombres binaires successifs, chaque nombre binaire comprenant plusieurs bits qui apparaissent à la sortie dans un intervalle de temps désigné par les conducteurs 206 et correspondant à l'intervalle de temps de la source de données ayant fourni le bit entrant qui 20 a traité le nombre. Les bits de chaque nombre binaire sont alors acheminés en parallèle vers le distributeur 104. Celui-ci reçoit les bits parallèles de chaque nombre binaire et sous la direction des signaux d'horloge fournis par l'horloge 2019 il exécute trois fonctions„ à savoir: 25 1) il distribue sur des canaux individuels les nombres successifs produits par le modulateur 103 ; 2) il convertit chaque nombre binaire en tin signal analogique correspondant; 3) il filtre les signaux analogiques afin d'en éliminer les 30 composantes de fréquence indésirables et il applique les signaux filtrés à line ligne téléphonique correspondante. Comme le montre la figure 19 le distributeur 104 comprend plusieurs sorties s'étendant vers les lignes téléphoniques 105» On a représenté n lignes téléphoniques sur la figu-35 re 1, chacune dJelles représentant symboliquement le fil de tête et le fil b d'une ligne téléphoniquej ces lignes sont notées 1 à n en correspondance avec les numéros des sources de données 101. Le compteur d'horloge 201s schématisé à la figu 72 05354 6 2125554 re 2, produit un signal de comptage de canal pour l'échantillonnage séquentiel du canal et la distribution des signaux» Lchorloge- comprend une source de signaux d'horloge„ telle qu'un oscillateur 202p et un anneau de canaux 204« La sortie de l'oscilla-5 teur 202 commande l'anneau 204 qui comprend avantageusement un compteur de bits à plusieurs étages» le nombre fourni par le compteur correspondant au nombre de sources de données et au nombre correspondant de lignes ou canaux téléphoniques. Chaque fois que l'anneau 204 reçoit vin nombre il applique un signal à 10 un des n conducteurs 206» Ceux-ci se trouvent donc excités ou puisés séquentiellement9 chaque impulsion séquentielle désignant l'intervalle de temps alloué à la source de données identifiée par le numéro correspondant» Comme indiqué plus haut9 les impulsions séquentiel-15 les sur les conducteurs 206 sont utilisées pour explorer les signaux binaires provenant des sources 101. Les impulsions séquentielles et, par conséquent, la cadence à laquelle est entraîné l'anneau 204 déterminent la fréquence d'échantillonnage. Dans la forme de réalisation spécifique illustrée, chaque ligne est 20 explorée à la cadence de 8100 Hz, l'horloge-mère travaille à une fréquence de (8100 x n)Hz 9 et les deux fréquences transmises sont 2227,5 Hz pour le signal travail et 2025 Hz pour le signal d'espacement. Comme on le voit à la figure 1, chaque source de 25 données est connectée à un circuit-porte individuel dans l'explorateur 102. La source 1 est connectée à une entrée du circuit-porte 106(1), la source 2 est connectée à une entrée du circuit-porte 106(2), et la source n est connectée à line entrée du circuit-porte 106 (n). L'autre entrée de chacun de ces cir-30 cuits-portes est connectée à un conducteur 206 individuel. Ces conducteurs 206, comme dit plus haut^ sont excités séquentiellement. Les signaux émis par les sources 1 à n sont donc échantillonnés séquentiellement et transférés par les circuits-portes 106 aux entrées d'un circuit-OU 107. A la sortie de celui-ci appar-35 raissent ainsi des trains de bits séquentielss chaque train comportant une séquence de bits dont chacun occupe vin intervalle de temps correspondant à une source et déterminant le signal transmis de cette source particulière. Ces trains de bits se trouvent appliqués au modulateur à décalage de fréquence 103» 72 05354 7 2125554 On va décrire à présent le fonctionnement du modulateur 103 pour une source de données individuelle en se référant aux figures 3 et 4 qu'il convient de combiner comme le montre la figure 5. Ces figures concernent le circuit pour un 5 seul canal. Le modulateur partage plusieurs canaux dans le temps moyennant une modification simple que l'on indiquera plus loin. En ce qui concerne le fonctionnement d'un seul: canal, on supposera que les bits explorés provenant d'une seule 10 source telle que 101(1) se trouvent appliqués à l'entrée du modulateur et que les impulsions d'horloge présentes sur un seul des conducteurs 206, par exemple le conducteur 1, se trouvent appliquées également au modulateur 103. On rappellera ici que la cadence des impulsions d'horloge pour le canal est de 8100 Hz. 15 La sortie du modulateur est organisée pour donner un nombre binaire positif à six bits. Ce nombre positif, comme expliqué plus haut, détermine un niveau d'une onde de signal. Cette onde prend la forme d'une sinusoïde dans laquelle les nombres positifs représentant les différents niveaux sont cal-20 culés par l'équation k + k sin 6, où 6 est l'angle de phase et k est une constante représentant la moitié de l'excursion d'amplitude de l'onde. Dans le cas présent, k est égal à 30 et les amplitudes minimum et maximum de 25 l'onde sinusoïdale sont désignées par les nombres 0 et 60. Dans la forme de réalisation spécifique décrite, le modulateur peut emmagasiner quarante échantillons d'une seule période de sinusoïde. Chacun des nombres emmagasinés est calculé à l'aide de l'équation donnée plus haut, le nombre résul-30 tant étant arrondi à l'entier le plus proche. Pour mieux comprendre quelle information se trouve emmagasinée dans le modulateur, le lecteur peut se reporter à la figure 6. Sur celle-ci les nombres se trouvent portés sur un cercle en regard de quarante tirets équidistants, l'intervalle 35 entre deux tirets adjacents correspondant à un angle de phase de = 9 degrés. Les nombres successifs que l'on rencontre en parcourant le cercle dans le sens du déplacement des aiguilles d'une montre correspondent aux niveaux successifs de l'onde pour les angles de phase indiqués. Le niveau de l'onde sinusoï 72 05354 s 2125554 dale est ainsi suivi en parcourant le cercle de façon continue dans le sens du déplacement des aiguilles d'une montre» On se souviendra que la fréquence des impulsions d'horloge est de 8100 Hz et que le signal d'espacement a une 5 fréquence de 2025 Hz» Comme la fréquence d'horloge vaut quatre fois la fréquence d'espacement9 le modulateur fournit quatre nombres binaires pour chaque période de la fréquence d'espacement» La séquence de quatre échantillons à la sortie du modulateur se répète pour chaque période aussi longtemps que les don-10 nées d'entrée conservent leur espacement» Le quotient de la fréquence travail et de la fréquence d'espacement est 2227,5s2025» Ce quotient peut se réduire à 11:10 et signifie que le temps requis pour que se produisent dix périodes de la fréquence d'espacement est égal au 15 temps requis pour que se produisent onze périodes de la fréquence travail» Dans une séquence de dix périodes de la fréquence d'espacement apparaissent quarante échantillons puisqu'il y a quatre échantillons par période» Avec un rapport de 11:10, on 20 peut aussi dire que dans quarante échantillons il se produit onze périodes de la fréquence travail» Sur la figure 6, on voit que sL, pour chaque impulsion d'horloges on parcourt dix repères dans le sens du déplacement des aiguilles d'une montre, on obtient quatre échantillons pour chaque période de la fréquence 25 d'espacement» Les nombres correspondants suivent ainsi une onde sinusoïdale ayant une fréquence de 2025 Hz» Pour accroître la fréquence de 2227,5 Hz, on parcourt simplement le cercle de onze repères dans le sens du déplacement des aiguilles d'une montre pour chaque impulsion 30 d'horloge» Après quarante échantillons successifs, on aura accompli onze périodes de la fréquence de 2227 95 Hz. La première ligne du tableau de la figure 7 donne les nombres qui sont obtenus sur le cercle de la figure 6 en partant de la flèche et en se déplaçant dans le sens du dé-35 placement des aiguilles d'une montre de dix repères ou d'un angle de 90 degrés» Chaque ligne successive du tableau donne d'une manière similaire les nombres correspondant aux quadrants successifs. Pour poursuivre le tracé de l'onde sinusoïdale, on reprend la rangée 0 à la suite de la rangée 3» 72 05354 9 2125554 Pour produire une fréquence de 2025 Hz, on part d'un point quelconque du tableau et l'on compte dix espacements vers la droite pour l'échantillon suivant<> Ce faisants l'échantillon suivant se trouve toujours dans la même colonne mais 5 dans la rangée suivante,. En conséquence,, chaque colonne du tableau contient tous les échantillons nécessaires pour produire une période de la fréquence de 2025 Hz. Pour produire une fréquence de 222795 Hz9 on part d'un point Quelconque du tableau et l'on compte onze espace-10 ments vers la droite pour l'échantillon suivante Celui-ci se trouve donc dans la colonne adjacente de droite et dans la rangée suivante, sauf lorsque l'-'on part de la colonne 99 auquel cas l'échantillon suivant se trouve toujours dans la colonne 0 et dans la seconde rangée qui suit» 15 Le modulateur 103 est agencé en sorte de calculer l'identité ou le numéro de chaque rangée et chaque colonne et d'engendrer le nombre spécifique désigné à l'intersection de cette rangée et de cette colonne. Le circuit pour calculer ces numéros de rangée et de colonne est représenté à la figure 4. 20 La figure 3 illustre schématiquement la mémoire morte pour engendrer le nombre binaire correspondant à la rangée et à la colonne calculées» Les données obtenues à la sortie de l'explorateur 102 apparaissent à la borne 401 sur la figure 4 et elles se 25 trouvent appliquées à un additionneur 407. Comme on le verra ci-après9 le circuit additionneur complet comprend les additionneurs 404 à 407 s le dernier de ceux-ci calculant le bit de plus faible poids tandis que 1-additionneur 404 calcule le bit de plus fort poids» 30 Les données d'entrée qui sont disponibles à la borne 401 se trouvent également appliquées au circuit-porte 402. La sortie de celui-ci est connectée à 1-inverseur 403. La sortie du circuit-porte 402 est également connectée à une entrée de l'additionneur 409 et la sortie de 1"inverseur 403 est con-35 nectée à une entrée de l'additionneur 408,. La sortie de l'inverseur 403 se trouve également connectée à une entrée des additionneurs 405 et 406. Considérant plus particulièrement les additionneurs 408 et 409s le bit de plus fort poids est calculé par 72 05354 10 2125554 l'additionneur 408 et le bit de plus faible poids est calculé par l'additionneur 409. L'additionneur 409 fournit un signal somme désigné par la "lettre "s" et un signal report désigné par la lettre "c". Le signal s est appliqué à la bascule 425 5 tandis que le signal c est appliqué à une entrée de l'additionneur 408» Le signal somme de l'additionneur 408 est appliqué à la bascule 424. Les bascules 424 et 425 emmagasinent l'adresse ou numéro de rangée. Ce numéro est appliqué aux entrées des addi-10 tionneurs 408 et 409. La sortie de la bascule 424 comprend le bit de plus fort poids du numéro de rangée et il se trouve appliqué à une entrée de l'additionneur 408. D'une manière similaire, la sortie de la bascule 425, qui comprend le bit de plus faible poids du numéro de rangée, se trouve appliquée à une 15 entrée de l'additionneur 409. Les bascules 424 et 425 fournissent par conséquent un nombre binaire à deux bits désignant une des quatre rangées du tableau de la figure 7. Les additionneurs 408 et 409 calculent le numéro de la rangée suivante, déterminé par les sorties des bascules 424 et 425 et par le signal 20 de données d'entrée, comme on va le voir en détail ci-après. Supposons d'abord qu'un signal d'espacement ou signal logique "0" apparaisse à la borne d'entrée 401. La sortie du circuit-porte 402 est par conséquent vin signal "1", et à la sortie de l'inverseur 403 apparaît un signal "0". Le circuit-25 porte 402 applique donc un bit "1" à l'additionneur 409 et l'inverseur 403 applique un bit "0" à l'additionneur 408, de telle sorte que le nombre binaire produit par les bascules 424 et 425 se trouve augmenté d'une unité « Ce nouveau nombre est appliqué directement aux entrées "J" des bascules 424 et 425 et aux 30 entrées "K" de ces bascules par l'intermédiaire des inverseurs 414 et 415. L'impulsion d'horloge entrante apparaît à la borne 400. Cette impulsion d'horloge se trouve ensuite appliquée à l'entrée de basculement "T" des bascules 424 et 425, permet-35 tant au nouveau nombre calculé d'être emmagasiné dans les bascules. On rappellera que l'impulsion d'horloge est dérivée de la sortie du circuit-OU 109 sur la figure 1. Pour autant que l'on s'en tienne à une source de données, l'impulsion d'horloge est considérée comme étant l'impulsion dérivée du conducteur de 72 05354 n 2125554 comptage correspondant à la source de données« Les sorties des bascules 424 et 425 sont également appliquées aux circuits-portes 430 à 433» Lorsque les bascules emmagasinent un nombre binaire "00% des bits "0" sont dérivés 5 de la sortie des deux bascules s ion "0" logique apparaît à la sortie du circuit-porte 430 et un "1" logique apparaît à la sortie de chacun des circuits-portes 431 à 433» D'une manière similaire, un nombre binaire "01" à la sortie des bascules 424 et 425 fait apparaître un "0" logique à la sortie du circuit-10 porte 431 et un "1" logique à la sortie de chacun des autres circuits-portes» De la même manière, des "0" logiques apparaissent aux sorties des circuits-portes 432 et 433 lorsque les bas cules 424 et 425 produisent des nombres binaires "10" et "11". Les inverseurs 435 à 438 inversent les sorties logiques des cir 15 cuits-portes 430 à 433 et ces sorties sont ensuite appliquées à la mémoire morte illustrée à la figure 3 par l'intermédiaire du câble 452. L'adresse ou numéro de colonne se trouve emmagasiné dans les bascules 420 à 423» la première de ces bascules con 20 tenant le bit de plus fort poids et la dernière de ces bascules contenant le bit de plus faible poids du nombre binaire. Les sorties des bascules 420 à 423 se trouvent appliquées aux entrées des additionneurs 404 à 407 qui calculent le numéro de colonne suivant. 25 La borne d'entrée 401,, à laquelle apparaît le si gnal d'entrée, est connectée., non seulement à une entrée de l'additionneur 407 comme on l'a vu plus haut, mais également au circuit 72 05354 12 2125554 et il se trouve appliqué aux entrées "K" des bascules 420 à 423 par l'intermédiaire des inverseurs 410 à 413* L'impulsion d'horloge qui apparaît à la borne 400 introduit alors dans les bascules 420 à 423 le nombre calculé par les additionneurs 404 à 5 407. Avec un bit "O" d'entrée, il n'y a donc pas de changement du nombre emmagasiné dans les bascules 420 à 423 et celles-ci restent dans le même état., i Les sorties des bascules 420 à 423 sont également appliquées aux circuits-portes 440 à 449. Ceux-ci correspondent 10 individuellement aux numéros de colonne 0 à 9 dans le tableau de la figure 7. Les entrées de chacun de ces circuits-portes sont connectées aux sorties des bascules 420 à 423 d'une manière telle qu'il apparaît à la sortie du circuit-porte un signal logique n0n si le numéro de colonne emmagasiné par les bascules 15 correspond au circuit-porte particulier et un signal logique "1n si le numéro de colonne necorrespcndpas à ce circuit-porte particulier. D'une façon spécifique, si le numéro de colonne emmagasiné par les bascules est "0% les entrées du circuit-porte 440 sont toutes à un niveau haut et la sortie de ce circuit-porte 20 est ion "0" logique. Les circuits-portes 441 à 449 ont cependant au moins une entrée qui se trouve à un niveau bas et tous ces circuits-portes produisent un signal logique de sortie n1w. D'une manière similaire, chacun des autres circuits-portes produit un signal logique "0" lorsque et seulement lorsque le nom-25 bre correspondant se trouve emmagasiné dans les bascules 420 à 423. Les sorties des circuits-portes 440 à 449 sont acheminées vers la mémoire morte de la figure 3 par l'intermédiaire des conducteurs 453. Supposons à présent que la donnée d'entrée appa-30 raissant à la borne 401 soit un "1" logique. On supposera en- outre que le numéro de colonne emmagasiné dans les bascules 420 à 423 constitue un nombre inférieur à 9. Dans ce cas, soit la bascule 420, qui contient le bit de plus fort poids, soit la bascule 423, qui contient le bit de plus faible poids, fournit 35 un "0" logique. Ce "0" logique se trouve appliqué au circuit-porte 402 qui produit ainsi un signal "1" logique, et l'inverseur 403 produit un signal "0" logique. En conséquence, les sorties des additionneurs 408 et 409 produisent un nombre supérieur d'une unité au numéro de rangée appliqué à l'addition- 72 05354 13 2125554 neur par les bascules 424 et 425 comme décrit plus haut. L'impulsion d'horloge suivante qui se trouve appliquée à la borne 400 emmagasine par conséquent ce nouveau numéro de rangées et celui-ci est transmis par les conducteurs de rangée 452, comme 5 décrit plus haut. A ce moment, l'additionneur 407 reçoit tin "1" logique, et l'inverseur 403 applique un "0" logique aux additionneurs 405 et 406. Les additionneurs 404 à 407 fournissent par conséquent un nombre supérieur d'une unité au numéro de colonne 10 appliqué par les bascules 420 à 423» L'impulsion d'horloge suivante qui apparaît à la borne 400 introduit par conséquent ce nouveau numéro de colonne dans les bascules 420 à 423 et ce nouveau numéro est transmis sur les conducteurs de colonne 453, comme décrit plus haut. 15 Dans le cas où le numéro de colonne est un neuf binaire,, les bascules 420 et 423 produisent toutes deux des bits "1" à leurs sorties n1n. Ces bits "l" sont appliqués au circuit-porte 402. Comme celui-ci reçoit également un w1" logique présent à la borne 4019 la sortie de ce circuit-porte 402 20 se trouve à l'état "0". La sortie de 1°inverseur 403 est alors à l'état "1". Un deux binaire (15 0) se trouve par conséquent appliqué par l'inverseur 403 et le circuit-porte 402 aux additionneurs 408 et 409. En conséquence, lorsque le numéro de colonne est un nombre binaire neuf et que la donnée d'entrée est 25 un "1" logique, le nouveau numéro de rangée calculé se trouve augmenté de deux unités. La sortie de l'inverseur 403 est également appliquée aux additionneurs 405 et 406. Lorsque le numéro de colonne est un nombre binaire neuf et que la donnée d'entrée est un 30 "1" logique, des bits "1" se trouvent appliqués aux additionneurs 405 à 407. Cela correspond à l'application d'un nombre binaire sept (1S 1, 1) au circuit additionneur. Les additionneurs 404 à 407 ajoutent par conséquent sept unités au nombre binaire emmagasiné dans les bascules 420 à 4239 nombre binaire 35 qui en l'occurrence est un neuf. La somme résultante à la sortie des additionneurs 404 à 407 est dès lors le' nombre binaire 0 (0, 0, 0S 0)9 puisque les additionneurs ne procèdent point à un report pour le bit de plus fort poids. Par conséquent, lorsque le numéro de colonne est un neuf binaire et lorsque la 72 05354 14 2125554 donnée d'entrée est un "1" logique» le numéro de rangée suivant se trouve augmenté (ou est plus grand) de deux unités par rapport au numéro de rangée précédent et le numéro de colonne suivant est un zéro binaire., 5 Le circuit logique représenté à la figure 4 peut être aisément modifié en sorte de recevoir des trains de bits d'un explorateur de plusieurs sources de données, tel que l'explorateur 102, et de calculer des numéros de rangées et de colonnes pour le train de bits par répartition temporelle avec 10 des impulsions d'horloge dérivées du circuit-OU 109. Cette modification consiste à substituer un registre à décalage à plusieurs étages à chacune des bascules 420 à 425. Le nombre d'étages dans chaque registre à décalage est égal au nombre d'intervalles de temps dans un cycle d'horloge et il est par consé-15 quent égal au nombre de sources de données» Chaque nouveau nombre calculé par les additionneurs se trouve emmagasiné dans les premiers étages des registres à décalage de la même manière que les nombres se trouvent emmagasinés dans les bascules 420 à 425» Les impulsions d'horloge décalent ensuite le nombre à travers 20 les étages du registre et ce nombre apparaît tin cycle d'horloge plus tard à la sortie du dernier registre, dans le même intervalle de temps que celui qu'occupe le bit de donnée suivant provenant de la source de données correspondante» Ce nombre se trouve appliqué aux additionneurs et aux circuits-portes de 25 sortie sur la figure 4 de la même manière que celle décrite plus haut pour une seule source de données. La mémoire schématisée à la figure 3 comprend une mémoire câblée qui lit les nombres binaires sur les conducteurs de rangée 452 et les conducteurs de colonne 453 et, en 30 réponse à ces nombres. elle engendre un nombre binaire de six bits désignant l'amplitude de l'onde de sortie. Le nombre binaire de sortie constitue le nombre qui figure à l'intersection de la colonne et de la rangée dans le tableau de la figure 7» Le nombre binaire de six bits que fournit la mé-35 moire est produit par les circuits-portes 301A à 306A. Le circuit-porte 301A fournit le bit de plus fort poids et chaque circuit-porte suivant fournit le bit de plus fort poids d'ordre suivant. Le circuit-porte 306A fournit le bit de plus faible poids« Les entrées de chacun de ces circuits-portes 301A à 306A 72 05354 15 2125554 sont connectées à des circuits-portes ayant une désignation correspondante. Par exemple, les entrées du circuit-porte 302A sont connectées aux circuits-portes 302B à 302E. Les entrées de ceux-ci sont connectées à divers conducteurs de rangée 452 et 5 conducteurs de colonne 453 ainsi qu'aux sorties des circuits-portes 302F et 302G, lesquels sont commandés par les signaux sur divers conducteurs de colonne 453. Le fonctionnement des divers circuits-portes apparaît clairement en considérant des nombres binaires spécifi-10 ques sur les conducteurs 452 et 453. On supposera par exemple que le circuit logique de la figure 4 signale à la mémoire que le nombre binaire qui doit être fourni correspond au nombre situé à l'intersection de la colonne 2 et de la rangée 2 dans le tableau de la figure 7. Dans ce cas, un bit "1M se trouve appli-15 qué au conducteur 2 du câble de rangée 452 et un bit "0" se trouve appliqué au conducteur 2 du câble 453. L'application du bit "1" au conducteur 2 du câble 452 a pour effet de valider les circuits-portes 301C et 302D à 306D. Comme le conducteur 2 du câble de rangée 452 est 20 la seule entrée du circuit-porte 301C, la sortie de celui-ci est à niveau bas. Il en résulte que la sortie du circuit-porte 301A est à un niveau haut. La sortie "1" du circuit-por-te 301A est appliquée au premier conducteur de sortie de la mémoire et par conséquent le bit de plus fort poids du nombre 25 binaire est un "1". Comme indiqué ci-dessus, le circuit-porte 302D se trouve validé par le bit présent sur le conducteur 2 du câble 452. L'autre entrée du circuit-porte 302D est connectée aux conducteurs 7, 8 et 9 du câble de colonne 453. En conséquence, 30 si un de ces derniers conducteurs désigne la colonne sélectionnée, la sortie du circuit-porte 302D est à un niveau haut. Par contre, si c'est un des conducteurs 0 à 6 du câble de colonne 453 qui désigne la colonne sélectionnée, la sortie du cir-cuit-porte 302D est à un niveau bas. Comme on a supposé que la 35 seconde colonne a été sélectionnée, le circuit-porte 302Destàun niveau bas et la sortie du circuit-porte 302A est par conséquent à l'état "1". Le bit de plus fort poids suivant est par conséquent vin "1". On a indiqué plus haut que le circuit-porte 303D 72 05354 16 2125554 est validé par le bit présent sur le conducteur 2 du câble de rangée 452. La sortie du circuit-porte 303D est par conséquent à un niveau bas et la sortie du circuit-porte 303H est à un niveau haut. Les entrées du circuit-porte 303H sont connectées 5 aux conducteurs 0, 1, 2, 3 et 7 du câble de colonne 453. Comme le conducteur 2 achemine un bit "0", la sortie du circuit-por-te 303H est à un niveau haut et la sortie du circuit-porte 303D est à un niveau bas. Une entrée du circuit-porte 303A étant à un niveau bas, un bit "l" apparaît à la sortie de ce circuit. 10 Le troisième bit du nombre binaire est par conséquent un "1". Le circuit-porte 304D est également validé par le conducteur de rangée. La sortie de ce circuit est par conséquent à ton niveau bas si la sortie du circuit-porte 304H est à un niveau haut. Les entrées du circuit-porte 304H sont connec-15 tées aux conducteurs 0, 1, 4, 7 et 8 du câble de colonne 453. Puisque le bit "0" n'est appliqué qu'au conducteur 2 du câble 453, la sortie du circuit-porte 304H est à un niveau bas. La sortie du circuit-porte 304D est par conséquent à un niveau haut, appliquant un "1" au circuit-porte 304A. Les autres en-20 trées du circuit-porte 304A sont connectées aux sorties des circuits-portes 304B, 304C et 304E. Chacun de ces derniers circuits a une entrée connectée à un conducteur de rangée autre que le conducteur 2. En conséquence, tous les circuits-portes 304B à 304E sont validés et appliquent des bits "1" au cir-25 cuit-porte 304A. Celui-ci fournit un bit "O". Le bit correspondant du nombre binaire est par conséquent n0". Le circuit-porte 305D est, lui aussi, validé par le bit présent sur le conducteur 2 du câble de rangée. La sortie de ce circuit est par conséquent à un niveau bas si la sor-30 tie du circuit-porte 305G est à un niveau haut. Les entrées du circuit-porte 305G sont connectées aux conducteurs 2, 4, 5 9 8 et 9 du câble de colonne 453. Comme un bit "0M est présent sur le conducteur 2, le circuit-porte 305G fait apparaître tin niveau haut à sa sortie et la sortie du circuit-porte 305D est par cccse-35 quent un niveau bas. Le circuit-porte 305A a par conséquent une sortie à l'état haut, de sorte que l'avant-dernier bit du nombre binaire est-un "1". Etant également validé par le bit présent sur le conducteur de colonne 2, le circuit-porte 3Ô6D a une sortie qui 72 05354 17 2125554 passe à un niveau bas si la sortie du circuit-porte 306H est à un niveau haut. Les entrées du circuit-porte 306H sont connectées aux conducteurs 2, 3, 5, 8 et 9 du câble de colonne 453. Le bit "0" appliqué au conducteur de colonne 2 fait apparaître un niveau haut à la sortie du circuit-porte 306H* de sorte que 5 la sortie du circuit-porte 306D est à .un niveau bas. En conséquence, le circuit-porte 306A produit à sa sortie un bit "1M De ce qui précède, la désignation de la colonne 2 10 et de la rangée 2 par le circuit logique de la figure 4 entraîne la génération du nombre binaire 111011. Examinant le tableau de la figure 7, on voit que le nombre situé à l'intersection de la rangée 2 et de la colonne 2 est 59. Ce nombre numérique correspond évidemment au nombre binaire engendré et satisfait par 15 conséquent aux exigences définies précédemment. Les nombres qui apparaissent à la sortie du modulateur 103 sont appliqués en parallèle au distributeur 104. D'une manière plus spécifique, les divers bits des nombres mul-tiplexés par partage du temps se trouvent appliqués en parallè-20 le aux circuits-portes 124(1) à 124(n). Les autres entrées de ces circuits-portes sont connectées aux conducteurs 206. Les circuits-portes 124(1) à124(n) sont par conséquent validés séquentiellement. Chaque circuit-porte est agencé en sorte que 9 lorsqu'il est validé, il transmette les bits parallèles dési-25 gnant le nombre alloué au canal pendant l'intervalle d'exploration alloué au canal associé. Les bits parallèles sont ainsi transmis aix convertisseurs numériques-analogiques 125(1) à 125(n) associés. Chacun de ces convertisseurs comprend des circuits 30 numériques classiques qui convertissent les bits parallèles du nombre binaire entrant en ton signal analogique correspondant; le signal analogique engendré a une amplitude correspondant au nombre binaire entrant. Ce signal analogique est ensuite appliqué à un filtre passe-bande tel que le filtre 126(1). Celui-ci 35 élimine les composantes de courant continu ainsi que les discortr tinuités engendrées normalement par un circuit numérique. Le signal de sortie de chaque filtre passe-bande est appliqué à une ligne téléphonique correspondante. 72 05354 18 2125554 La forme de réalisation spécifique qui vient d'être décrite n'est évidemment qu'un exemple nullement limitatif ayant servi à illustrer les principes de l'invention. 72 05354 19 2125554 REVENDICATIONS 1• Modulateur pour engendrer des signaux à fréquence décalée représentant des signaux de données binaires, caractérisé en ce qu'il comprend une table à consulter^précisant une série de valeurs de signaux représentant les amplitudes d'une 5 série de points sur une onde sinusoïdale, les valeurs de la série étant identifiées par des numéros d'identification consécutifs, la table à consulter étant organisée en sorte d'engendrer des représentations de l'une quelconque des valeurs en réponse à l'application du numéro d'identification correspondant, un 10 moyen de commande agencé en sorte de répondre à un signal de donnée binaire entrant pour produire des numéros d'identification et pour appliquer ceux—ci à la table à consulter, et un moyen d'extraction servant à extraire les valeurs de signaux déterminées. 15 2. Modulateur selon la revendication 1, caractérisé en ce que le moyen de commande comprend un moyen de traitement pour faire avancer la grandeur de chacun des numéros d'identification produits d'après l'état binaire du signal de donnée, de manière à produire le numéro d'identification qui se trouve ap- 20 pliqué subséquemment à la table à consulter» 3. Modulateur selon l'une quelconque des revendications 1 et 2, caractérisé en ce que tous les points successifs sur l'onde sinusoïdale sont séparés par des angles de phase égaux et en ce que le moyen de commande est agencé en sorte d'ap- 25 pliquer les numéros d'identification à la table à consulter à une cadence contrôlée. 4. Modulateur selon l'une quelconque des revendications 2 et 3, caractérisé en ce que toutes les valeurs représentent les amplitudes de points compris dans une période d'une 30 onde sinusoïdale, et en ce que le moyen de traitement est agencé en sorte de remettre le système à zéro et d'entamer un nouveau cycle lorsque la grandeur du nombre qui se trouve augmenté dépasse la grandeur du nombre le plus grand qui identifie une valeur dans la table à consulter. 35 5. Modulateur selon l'une quelconque des revendica tions 2, 3 et 4, caractérisé en ce que le moyen de traitement comprend un additionneur pour augmenter la grandeur du numéro d'identification, d'une unité ou d'un nombre fixe d'imités d'après l'état binaire du signal de donnée.