FR 2128131 A1 19721020 FR 7107806 A 19710305 71 07806 1 2128131 La présente invention concerne un système de transmission en code à impulsions à niveaucmultiples et à très grand débit sur lignes de transmission de Iiaute qualité tels que des câbles coaxiaux. Dans les systèmes de transmission en bande de base, la bande 5 de fréquences que l'on considère généralement va du courant continu et des basses fréquences jusqu'à une fréquence au-dessous de laquelle la majeure partie de l'énergie du signal se trovive confinée. Si la transmission doit avoir lieu sur des lignes incluant des répéteurs, les transformateurs et les filtres de ces répéteurs entrai— 10 ne ît une coupure des basses fréquences. Cette coupure des basses fréquences cause une dégradation de la forme d'onde des signaux si ceux-ci contiennent des composantes à basse fréquence, et, par suite, peut perturber très gravement la transmission. Cet effet est plus gênant dans les systèmes à code à niveaux multiples que dans 15 les systèmes à code binaire. Plusieurs méthodes ont été proposées pour donner à la courbe de densité spectrale des impulsions à niveaux multiples une forme spectrale ayant des zéros à la fréquence nulle et à la fréquence de répétition des impulsions de code# 20 XI est connu de choisir le format de code de façon que la somme courante des niveaux des impulsions du format ait une valeur donnée, par exemple une valeur nulle0 On connaît notamment, par le brevet américain N* 3 518 662 du 30 juin 1970, des codes équilibrés à niveaux multiples dans lesquels le format de code est un format à î 25 niveaux et n chiffres dont la somme des niveaux est égale à j. Le nombre de formats varie avec les valeurs de f, de n et de j. On choisit donc î, n et j selon le nombre de bits des mots binaires que l'on veut convertir de façon à pouvoir faille correspondre à chaque format de mot binaire un format de mot à niveaux multiples. 30 Si, par exemple, les mots binaires ont cinq bits, ils peuvent pren- A dre 32 valeurs. En choisissant ï=4, n=4, j=0, on obtient 44 formats de mots à 4 niveaux et à 4 chiffres et il est possible de faire correspondre 32 de ces 44 mots aux 32 valeurs des mots binaires. Si l'on prend j=0, les signaux de ce système ont une composante 35 continue rigoureusement nulle. L'inconvénient du système est que le signal à niveaux multiples correspondant à un mot binaire à convertir comprend un nombre de chiffres qui ne peut être inférieur à deux et qui, dans certains cas, n'est pas tellement inférieur au nombre de bits de ce mot binaire, ce qui limite l'économie en lar-40 geur de bande. 71 07806 2 £X£.Q±$ X Dans Tin autre système connu (cf. "Multilevel PCM Transmission Over a Cable Using Feedback Balanced Code* par Hichashi Kaneke et Akira Sawaï, Nippon Electric Company Journal, Vol. 23, Octobre 1967, pages 508-513)» l'équilibrage du code est obtenu par contre-réaction 5 de la composante continue. Des mots binaires sont convertis en impulsions à t niveaux et plusieurs de ces niveaux son!; réversibles en polarité. Selon le signe de la composante continue, un mot binaire de valeur binaire donnée est converti sélectivement en une impulsion à niveaux multiples d'une polarité positive ou négative 10 selon que la composante continue ou, ce qui revient au même, la somme algébrique courante des impulsions à niveaux multiples antérieure est négative ou positive. A titre d'exemple, si l'on prend des mots binaires de deux bits, on fait correspondre à OO une impulsion nulle 15 01 une impulsion +2 ou -2 10 une impulsion -1 11 une impulsion +1 On fait correspondre 01 à +2 quand la somme courante des impulsions à niveaux multiples est négative et on fait correspondre 01 à 20 -2 quand la somme courante des impulsions à niveaux multiples est positive. Ce système à code multiniveaux équilibré est connu sous le nom de système FBC (Feedback Balanced Code)} il peut être complet ou partiel en ce sens qu'il peut y avoir une double correspondance sélective entre un mot binaire et une impulsion à niveaux multiples 25 pour tous les mots binaires ou pour quelques-uns d'entre eux, voire un seulement. L'inconvénient de ce système est que le nombre de niveaux émis en ligne est supérieur à celui qui serait strictement nécessaire. L'objet de la présente invention est de réaliser un convertis-30 seur "suite.binaire - suite d'impulsions multiniveaux" dans le quel la suite binaire est découpée en mots de plusieurs chiffres binaires et où, à chaque mot de chiffres binaires, on fait correspondre un mot de plusieurs impulsions multiniveaux, la correspondance éteint telle que, à tout mot binaire, on peut faire correspondre un mot 35 multiniveaux; à un mot multiniveauxcorrespond un seul mot binaire, voire même aucun, certains mots multiniveaux ne devant pas exister dans le signal codé.. Un autre objet de l'invention est de réaliser un convertisseur dans lequel un mot multiniveaux interdit est inséré deins le message 40 à des intervalles réguliers pour faciliter le regroupement des 71 07806 3 2128131 impulsions raultiniveatix en mots multiniveaux et la correction automatique dos variations d'affaiblissement des câbles coaxiaux, en assurant que les valeurs de crête positive et négative du signal sont atteintes assez souvent. 5 Dans ce qui suit, quand, à un ensemble ou mot de p bits de valeur supérieure ou inférieure à (2^"^— ^ /%) ■> on fait correspondre une impulsion à multiniveaux respectivement positive ou négative, on dira que la conversion est directe. Si, par contre, on fait correspondre à un mot de p bits de valeur supérieure ou inférieure 10 à (2P-1- 1/2) une impulsion multiniveaux respectivement négative ou positive, on dira que la conversion est opposée. On entend par valeur du mot (aXL.... a 2n+...+aj 2 ■*" + ...+a., 2^ + a où les valent O ou 1 . ni • o 1 Dans le convertisseur de l'invention, les mots de n bits à 15 convertir sont d'abord convertis an mots de (n+1) bits par l'adjonction, à une position de poids binaire déterminée, par exemple la position de poids binaire zéro, d'un bit de valeur connue, un un par exemple. Ce bit sert à reconnaître,après conversion inverse en mofelnadies faite à l'arrivée, si la conversion "mctebinaires — mots mul-20 tiniveaux" a été directe ou opposée. Si ce bit, après conversion d'arrivée, est toujours un un, c'est que la conversion a été directe; si ce bit est un zéro, c'est que la conversion a été opposée. Les mots de (n+1 ) bits sont ensuite découpés en k mots partiels de (n+1)/k bits. On détermine pour chaque mot partiel la différen-25 ce entre la valeur pondérée du mot et la moitié de la valeur maximale pondérée. Ces quantités sont désignées par la suite par cr^ , Pu;i-S» on détermine le signe de la quantité ( + c + .... + G~i„) que l'on compare au sijne de la somme courante des JcC mots à multiniveaux transmis. 30 D'une façon plus précise, et en supposant n=5» les doniées binaires à convertir sont découpées en mots successifs de 5 bits tels que t M — a^ a^ a^ a^ à partir desquels on forme les mots à six bits : 35 m = a5 a^ a^ a2 a1 1 en ajoutant un un en position bitiaire de poids zéro0 Les mots m sont découpés en mots partiels de trois bits mt = a^ a^ a3 m£ = a.£ a1 1 Ces mots partiels ont une valeur pondérée qui peut être plus kO grande ou plus petite que la moitié de leur valetir pondérée maximale. 71 07806 4 2128131 S'agissant de mots partiels de trois bits, ils sont au nombre de Irait et lerttr valeur pondérée maximale est 7; il en existe quatre supérieurs à 3,5 et quatre inférieurs à 3»5 ou, ce qui revient au même, quatre supérieurs ou égaux à 4 et quatre inférieurs à 4. 5 On forme les quantités cr, = 4a5 + 2a^ + a3 - 3,5 c-g = + 2a^ +1 - 3»5 Les signes de erj- et ©g sont appelés polarités des mots partiels. Ch finie ensuite laqjanfcLlé: (o- + cr^) = 4a,. + 2a^ + a^ + 4a2 + 2a1 +1-7 10 dont on détermine le signe. On compare ce signe avec le signe de la somme courante £ des mots à multiniveaux transmis. Si le produit des signes de (crj + cr^) et de 52- est négatif, on transmet des impulsions à huit niveaux de même polarité que les mots partiels; si le produit des signes est positif, on transmet des impulsions à 15 huit niveaux de polarité opposée à celle des mots partiels. La correspondance entre mots partiels à trois bits et impulsions à huit niveaux positives ou négatives s'effectue en formant, outre les mots partiels m^ et m^, les mots partiels "barre" m.j et m2: 51 = S5 S3 °2 = «2 *1 0 20 et selon le signe du produit de (o^ + c-^) et de £ , on applique au codeur "motsbinaires- mots multiniveaux", soit les impulsions m^ et soit les impulsions m^ et • Il en résulte que les composantes continues des motsbtetres à l'entrée du codeur "motsbinaires - mots multiniveaux" et des impulsions multiniveaux à la sortie de ce codeur 25 sont les mêmes et que £• peut être calculé d'après les mots binaires et les mots binaires "barre" admis à l'entrée du codeur. XI résulte de ce qui précède que chaque mot de six bits est converti en un mot à deux chiffres à huit niveaux, chaque chiffre correspondant à un mot partiel à trois bits du mot à six bits. 011 30 détermine le signe de la somme de deux mots partiels et la conversion entre chaque mot binaire partiel et chaque chiffre de mot à huit niveaux est directe ou opposée pour l'ensemble des mots par tiels. Ceci veut dire qu'il est exclu que la conversion soit directe pour un mot partiel et opposée pour l'autre mot partiel. 35 On voit ainsi que le système de l'invention peut être généra lisé. On peut, par exemple, dans le cas de n = 14, ajouter un bit de reconnaissance de polarité de conversion, de façon à former des mots à 15 bits que l'on découpe en trois mots de cinq bits. On forme alors s 71 07806 5 2128131 m1 = al4 a13 a12 al1 alO m2 = a9 a8 a7 a6 a5 ni^ —• ^*1 ^ tr- 1 = 16 al4 + 8 a13 + 4 a12 + 2 a11 + a10 - 15,5 °~2 = 16 a9 + 8 a8 + 4 a7 + 2 a6 + a^ - 15,5 °~3 = 16 + 8 a3 + 4 a2 + 2 a1 + 1 - 15,5 puis la quantité (j^ + sr^ + ) dont on détermine le signe. On effectue le produit des signes de (c^ + et de la somme courante £ et selon le signe du produit, on fait correspondre à m1, m2, des impulsions à 32 niveaux de même signe que m^, m2, ou de signe opposé. Le tableau suivant montre, pour quelques mots à cinq bits, les quantités que forme le convertisseur'motetrirsaires- mots multiniveaux" de l'invention : mots M mots mots m2 Sommes o Sommes cr^ S ommes (cr^ + ) 00000 000 001 - 3,5 - 2,5 - 6 R 111 110 + 3,5 + 2,5 + 6 00001 000 011 - 3,5 - 0,5 - 4 n 111 100 + 3,5 + 0,5 + 4 00010 000 101 - 3,5 + 1 *5 - 2 n 111 010 + 3,5 - 1,5 + 2 00011 000 111 - 3,5 + 3,5 0 n 111 000 + 3,5 - 3,5 0 00100 001 001 - 2,5 - 2,5 - 5 il 110 110 + 2,5 + 2,5 + 5 Les mots de somme (c~ + cK>) nulle peuvent être considérés soit comme positifs soit comme négatifs. L'invention va être maintenant décrite en détail en relation avec les dessins annexes dans lesquels : - la Figo 1 représente, sous la forme d'un diagramme de blocs, le convertisseur "PCM—multiniveaux" ; - la Fig. 2 représente, sous la forme d'un diagramme de blocs, le convertisseur "multiniveaux-PCM" ; et - la Fig. 3 est un.diagramme de signaux d'horloge. En se référant à la Fig. 1, les chiffres binaires venant d'une source de données 1 sont appliqués en série, à la fréquence fQ, à un registre à décalage 2 servant de convertisseur série-parallèle. /I 0/806 o £L ±£.0 JL_> J. De ce registre à dêca^lo.^, ils sont transférés en parallèle, par mots de cinq chiffres binaires, dans un registre tampon 3 à travers des portes ET 4, puis dans un registre de transfert 5 à travers des portes ET 6 et des portes OU 7. Le registre de transfert 5 peut 5 être également rempli par vin mot de synchronisation, que l'on supposera être le mot 00011, à travers des portes ET 8 et les portes OU 7» Le mot de synchronisation est contenu dans une mémoire 9. Le registre 5 a sa bascule de poids binaire zéro qui est positionnée en permanence sur un. 10 Le registre de transfert 5 est relié à tin circuit d'addition 10 qui calcule les valeurs pondérées crj et cr^ des mots m^ et m^ diminuées de 3»5 ainsi que la somme de ces deux valeurs pondérées et diminuées afin d'en retenir le signe. On obtient sur la sortie 101 le signe de (o^ + aç, ). 15 Les bits a^ a^ a^ a,, a^ 1 disponibles à la sortie du registre de transfert 5 sont également appliqués en parallèle aux entrées d'un registre 11 d'une part directement à travers les portes ET 12 et des portes OU 13 et d'autre part à travers des inverseurs l4,das portes ET 15 et les portes OU 13. 20 Le registre 11 forme l'un des registres d'un accumulateur 16. Cet accumulateur 16 comprend un second registre d'entrée 18, un registre totalisateur de sortie 19 et un circuit d'addition 20. Le circuit d'addition 20, identique au circuit d'addition 10, donne sur sa sortie 201 le signe de la somme courante Les sorties 101 et 25 201 des circuits d'addition 10 et 20 sont reliées à un circuit OU exclusif 21. La sortie du circuit OU 21 est reliée aux secondes entrées des portes ET 12 à travers un inverseur 17 et aux secondes entrées des portes ET 15 directement. Il en résulte que, si la somme (crj + cr^) est de même signe que 30 la somme courante £ , c'est et m^ qui seront transférés dans le registre 11 et que, si la somme (a^ + est de signe opposé au signe de la sonme courante fZ , c'est m^ et m^ qui seront transférés dans le registre 11. L'accumulateur 16 est relié au codeur "Mna&e-multiniveaux" 30. 35 Les trois premières sorties du registre 11 sont reliées par des portes ET 23^, 23^, 23^ et des portes OU 25 à trois résistance 26, 27 et 28 ayant des valeurs respectivement proportionnelles à 1/4, 1/2 et 1 et dont les extrémités sont réunies en parallèle au point 29. De la même façon les trois dernières sorties sont reliées par 40 des portes ET 24^, 24^, 24^ '"■es Por^es 25 à ces trois mêmes 71 07806 7 2128131 résistances. Si les huit niveaux des impulsions à multiniveaux sont 1 0,5» i 1»5» ï 2,5» i 3»5, il faut insérer dans le codeur 30 avant la sortie 29 un soustracteur 31 de 3»5« 5 Les deux mots partiels résultant du mot de synchronisation 00011 sont toujours transmis par conversion directe. La Fig. 3 représente les si .naux de timing appliqués aux bornes marquées Le signal Hq de la ligne a de la Fig. 3 représente des impul— 10 sions à la période C qui définissent les instants des bits fournis par la source t. Le signal de la ligne b représente des impul~ sions à la période 5 qui sont appliqués à la borne . Le signal IL, de la ligne c représente des impulsions à la période 14/15 de 5 £0 soit 70/15 de trQ qui sont appliqués à la borne H^. Il entre 15 donc 14 mots dans le registre 3 en 70 ^ quand il entre 15 mots dans le registre 5 dans le même temps de 7° Il est donc possi ble d'admettre le mot de synchronisation dans 5 en même temps que 14 mots à transmettre pendant le temps 70 Le signal est appliqué à la borne H^. 20 La li.;ne e représente le signal appliqué à la borne et les lignes f et g deux séries d'impulsions chacune à la période de 70 Z~o^/15 et en quadrature de phase. La première série correspond aux instants de transmission de la première impulsion multiniveaux de chaque mot à multiniveaux et la seconde série aux instants de 25 transmission de la seconde impulsion multiniveaux du même mot. Le convertisseur "mots multiniveaux — motsbinsireé? est représenté dans la Fig. 2. La borne d'entrée 39 est reliée en parallèle à sept détecteurs d'amplitude 351 à 35^ qui délivrent ou ne délivrent pas un signal 30 de sortie selon que l'amplitude de l'impulsion reçue est comprise ou non dans une gamme d'amplitude faisant partie d'une série de gammes d'amplitudes juxtaposées. Ces détecteurs d'amplitude sont reliés à un décodeur "multiniveaux-tâiaii^'^O qui n'est autre que le codeur 30 de la Fig. 1 fonctionnant en sens inverse. Le décodeur 35 40 a trois sorties sur lesquelles on obtient à la fréquence des impulsions à multiniveaux les mots partiels binaires de trois bits. Ces mots partiels sont appliqués au registre de transfert d'une part à travers des portes ET 331, 332, ^ et drautre part à travers des portes ET 3^, 342, 3k^ et des circuits de retard 3^, 40 3 71 07806 8 2128131 pax des signaux de timing en synchronisme avec H,. et H^, chacun de ces signaux étant à la fréquence des mots multiniveaux. Le bit de reconnaissance de polarité de conversion est reçu dans l'étage de poids binaire zéro du registre 40. Cet étage a ses deux sorties 5 reliées aux portes ET 47-j et 47g ouvertes par un signal de timing en synchronisme avec . Les sorties zéro et tin du registre de transfert 45 sont reliées à un registre tampon 43 à travers respectivement des portes ET ^6^,.,.. et des portes ET 46^t..* Les premières sont ouvertes quand le bit 10 de reconnaissance de polarité de conversion est un un; les secondes sont ouvertes quand ce bit de reconnaissance est un zéro. Les sorties du registre tampon 43 sont reliées au registre à décalage 42 à travers des portes ET 44 ouvertes par un signal de timing en synchronisme avec . Les données sont extraites de 42 15 vers un circuit d'utilisation de données sous la commande d'un signal de timing en synchronisme avec Hq. Le mot de synchronisme n'étant jamais transformé en mot barre, les sorties un du registre de transfert 45 sont reliées à travers des portes ET 48 au circuit réceptéur du mot de synchronisation 49. 20 Les portes ET sont ouvertes par un signal de timing en synchronisme avec H^. La borne d'entrée 39 du convertisseur "mots multiniveaux - mots binadiB^'est également reliée à une chaîne de synchronisation composée du redresseur 51» du filtre 52, du circuit de mise en forme 53» d'un 25 diviseur par deux 54, d'un diviseur par quinze 55» d'un multiplicateur par quatorze 56 et d'un multiplicateur par cinq 57» On obtient ainsi les signaux d'horloge Hq, les signaux de demi-mots mulianiveaux H. et H_, les signaux de mots multiniveaux H_, les signaux de mots 5 5 *■ de synchronisation et les signaux de mots binaires . 30 Le récepteur de mots de synchronisation 49 commande les cir cuits 54 et 55 pour les synchroniser. Les circuits de rattrapage de synchronisation sont bien connus dans la technique dos impulsions PCM et n'ont pas besoin d'être décrits ici. 71 07806 9 2128131 REVENDICATIONS 1 - Système de transmission de mots formés de chiffres à niveaux multiples et de conversion de mots binaires en mots à chiffres à niveaux multiples et de mots à chiffres à niveaux multiples en mots binaires comprenant, dans un poste transmetteur, un convertis- 5 seur de mots binaires en mots à chiffres à niveaux multiples et un transmetteur de mots à chiffres à niveaux multiples et, dans un poste récepteur, un récepteur de mots à chiffres à niveaux multiples et un convertisseur de mots à chiffres à niveaux multiples en mots binaires, caractérisé en ce que le convertisseur du poste transmet-10 teur comprend des moyens d'ajouter aux mots binaires formés de n chiffres binaires un chiffre binaire additionnel de valeur donnée à une position de poids binaire donnée dans lesdits mots binaires de façon à obtenir des mots binaires à (n+1) chiffres binaires, des moyens de découper ces mots à (n+1) chiffres binaires en k mots bi-15 naires partiels de (n+1)/k = q chiffres binaires, des moyens de former les sommes binaires pondérées à une polarité desdits k mots partiels en ajoutant entre eux les k chiffres desdits mots partiels respectivement multipliés par une puissance de deux égale au poids binaire de chaque chiffre, des moyens de former des soranes binaires 20 pondérées à deux polarités desdits k mots partiels en soustrayant de chaque somme pondérée à une polarité la moitié de leur somme pondérée maximale (2^-1)/2, des moyens d'additionner les sommes pondérées à deux polarités des k mots partiels et de déterminer le si ne de la somme résultante, des moyens de déterminer le signe de 25 la somme courante des mots à chiffres à niveaux multiples, des moyens de comparer la signe de la somme résultante et le si ne de la sor.ii.:e courante et un codeur codant un mot partiel en un chiffre à niveaux multiples si ces signes sont différents et codant un mot partiel "barre" déduit du mot parriel par inversion de ses chiffres 30 binaires en un chiffre à niveaux multiples si ces signes sont les infimes, et en ce que le convertisseur du poste récepteur comprend des moyens de mettre en mémoire le chiffre additionnel et vin décodeur décodant un chiffre à niveaux multiples en un mot partiel si le chiffre binaire additionnel a une valeur donnée et un chiffre à 35 niveaux multiples en un mot partiel "barre" si le chiffre binaire addition, el a la valeur inverse. 2 - Système de transmission de mots formés de chiffres à niveaux multiples conforme à la revendication 1, caractérisé en ce BÂD ORIGINAL 71 07806 10 2128131 que le convertisseur du poste transmetteur comprend des moyens d'insérer, après un groupe d'un certain nombre de mots de n chiffres binaires à convertir, un mot de synchronisation de n chiffres binaires et des moyens d'inhiber le codeur codant chaque mot partiel en 5 un chiffre à niveaux multiples quand on lui applique les mots partiels résultant du découpage du mot de synchronisation et en ce que le convertisseur du poste récepteur comprend un circuit détecteur du mot de synchronisation et un circuit de rattrapage de synchronisation commandé par ledit circuit détecteur0 10 3 — Système de transmission de mots formés de chiffres à ni veaux multiples conforme à la revendication 1, dans lequel les moyens de déterminer le signe de la somme courante des mots à # chiffres à niveaux multiples sont remplacés par des moyens de déterminer le signe de la somme courante des mots partiels et des 15 mots partiels "barre" appliqués à l'entrée du codeur. k — Système de transmission de mots formés de chiffres à niveaux multiples conforme à la revendication 1, dans lequel n = 5» k = 2, q = 3.