FR 2111717 A1 19720609 FR 7137430 A 19711019 71 37^30 i 2111717 L'invention concerne un dispositif électronique a semiconducteurs comportant une diode et un condensateur MIS (métal-isolant-semiconducteur), fabriqué suivant la technique mololithique. 5 D'après la revue "Solid State Electronic a" volume 9, pages 783 - 806, on connaît une diode se présentant sous' la forme d'une jonction pn , susceptible d'être commandée par une électrode de commande, dr>ns laquelle l'électrode de commande forme avec le substrat semiconducteur un condensateur 10 MIS. L'effet de commande du condensateur MIS sur la jonction pn formant la diode est dû à la formation dans une zone du substrat semiconducteur d'un canal possédant un type de conducti-vité opposé à celui du substrat et servant de contre-électrode par rapport à l'électrode de commande pour le condensateur MIS. 15 Comme on le sait, la conductibilité du canal dépend de la tension électrique appliquée aux bornes du condensateur MIS. La présente invention se propose de réaliser un nouveau dispositif à semiconducteurs présentant l'effet décrit ci-dessus, qui convient en particulier comme élément de charge 20 dans les circuits MIS intégrés à faibles pertes, utilisés pour les éléments de mémoire et les éléments logiques. Le dispositif électronique à semiconducteurs du type décrit ci-dessus se caractérise suivant l'invention par le fait que la diode et le condensateur MIS sont branchés 25 électriquement en parallèle, par l'intermédiaire d'une liaison galvanique prévue dans le composant, entre l'électrode de commande et l'électrode voisine de la diode, de sorte que la diode et le condensateur M I & forment un dipôle. De préférence le revêtement métallique, servant de contre-électrode, du conden-30 sateur M I S et l'électrode voisine de la diode sur la surface du semiconducteur sont constitués par un revêtement unique. Une application particulière du dispositif suivant l'invention consiste à l'utiliser comme résistance électrique de valeur élevée lors de l'application d'une tension 35 électrique sur le dipôle et cela dans le sens de blocage de la jonction pn prévue de préférence comme diode. En particulier, cette résistance suivant l'invention est destinée à être utilisée comme résistance de charge dans une mémoire à semiconducteurs comportant des éléments de mémoire du type d'un étage à bascule 40 bistable et de préférence un étage de ce type comportant 71 37430 2 2111717 des transistors à effet de champ. Le dispositif électronique à semiconducteurs suivant l'invention présent^ par rapport aux dispositis connus, des avantages qui apparaissent en particulier lorsqu'il est utilisé comme résistance de charge dans une mémoire 5 à semiconducteurs du type décrit ci-dessus. Dans le domaine de fonctionnement, lorsque l'on applique la tension de blocage, la résistance électrique du dipôle est très importante, sensiblement \ * 8 supérieure à environ 10 ohms. De ce fait, le courant électrique dans un élément de mémoire individuel et par conséquent le courant 10 total dans une mémoire complète, qui est obtenue à partir des différents éléments de mémoire, peut être maintenu à une valeur relativement faible par rapport à celui circulant dans les dispositifs connus. Un autre avantage du dispositif suivant 15 l'invention, utilisé dans une mémoire, réside dans le fait que le comportement en température de cette résistance de charge correspond à celui de jonctions pn qui font apparaître les courants de fuite à compenser par l'élément de charge, de sorte qu'il apparait globalement une compensation de l'influence de la 20 température. La puissance dissipée par une mémoire réalisée à l'aide de dispositifs à semiconducteurs du type suivant l'invention en tant que résistances de charge, est considérablement plus faible que celle dissipée dans une mémoire comportant des 25 éléments de mémoire qui sont réalisés suivant la technique statique a canal unique et utilisant des transistors M I S en tant que résistances de charge. Dans le dispositif suivant l'invention, le condensateur formant le condensateur MIS possède une tension 30 de seuil qui a la même polarité que la tension de blocage de la jonction pn. Cette condition peut être réalisée par le choix de l'épaisseur de la couche isolante, par l'introduction de charges immobiles dans la couche isolante et/ou par un choix correspondant du dopage du substrat semiconducteur qui constitue la coratre-35 électrode du condensateur. L'invention sera mieux comprise à l'aide de la description suivante d'une forme de réalisation particulière donnée à titre d'exemple et représentée au dessin annexé dans lequel : 40 La figure 1 représente la structure d'un 71 37430 3 2111717 dispositif à semiconducteurs suivant l'invention. La figure 2 représente le circuit équivalent d'un élément de mémoire réalisé suivant l'invention. La figure 3 représente la structure monoli-5 thique d'un dispositif suivant l'invention. La référence 1 désigne le substrat qui est de préférence constitué par un corps semiconducteur et qui dans cet exemple particulier est dopé du type n. Dans ce substrat on prévoit une zone 2 qui forme une jonction pn avec une zone 3. La zone 2 possède un dopage opposé a celui du 10 substrat 1, dans la mesure où ce dernier possède d'une façon générale une caractérisque de conductibilité particulière. La zone 3 est munie d'une couche de contact 4 qui est de préférence constituée par un métal. La couche 4 s'étend aussi loin qu'il est nécessaire pour le raccordement de la zone 3. Elle s'étend 15 aussi sur au moins une partie de la surface de la zone 2 voisine de la zone 3. Entre la zone 2 et la couche 4 on prévoit cependant une couche isolante 5 qui, avec la zone 2 et la couche 4, forme le condensateur M I S. La référence 6 désigne un contact sur la zone 2. A la place de la zone 3 on peut utiliser un contact de 20 Sjriwttky qui est formé par la couche de contact 4 et la zone 2. Suivant la valeur de la tension électrique, polarisée dans la direction de blocage, à appliquer entre la couche 4 et la zone 2 ou 6, il se forme, sous la couche isolante 5 dans la région de la zone 2 voisine de la surface supérieure, un canal plus ou 25 moins fortement marqué possédant un type de conductibilité opposé à celui de la zone 2. Si la zone 2 possède le type p et la zone 3 possède le type n, de -préférence le type n+, ce canal possède aussi le type n. La figure 2 représente le circuit d'un 30 élément de mémoire d'une mémoire à semiconducteurs du type d'un étage à bascule bistable, qui constitue un domaine d'application particulièrement avantageux pour le dispositif suivant l'invention. La référence 21 désigne la résistance suivant l'invention servant de résistance de charge dans l'élément de mémoire, ce dispositif 35 étant représenté dans la figure par son schéma équivalent. La référence 22 désigne les transistors de commande de l'étage à bascule et la référence 23 désigne des transistors de commande. La tension électrique appliquée entre le* bornes 24 et 25 est polarisée que façon à être 4 0 appliquée au dispositif 21 dans le sens du blocage. En commandant 71 37430 4 2111717 les transistors 22 d'une façon connue en soi, l'étage à bascule change d'état. Comme on l'a déjà vu ci-dessus, par suite de la résistance élevée du dispositif 21 suivant l'invention le courant traversant les deux branches parallèles d'un élément de mémoire 5 individuel, et par conséquent le courant total dans une mémoire complète constituée par un ensemble de tels éléments individuels, est relativement faible. En outre, de façon avantageuse, le comportement en température des résistances 21 et des transistors de commande 22 est choisi de façon que les effets des variations 10 de température dans la mémoire se compensent globalement grâce à une caractéristique en température variant dans le même sens et possédant sensiblement la même amplitude. La figuré 3 représente la structure monolithique à semiconducteurs d'une des branches de l'élément de 15 mémoire comportant les deux dispositifs 21 et 22. La réalisation de la figure 3 comprend les détails de la forme de réalisation qui ont été représentés dans la figure 1. La couche 34 sert de couche de contact pour la zone 3, d'armature pour le condensateur M I S et en outre, dans le cas présent, de liaison galvanique 20 avec une région semiconductrice 37 du transistor de commande 22. Ce transistor de commande comporte en outre une autre région semiconductrice 38, une couche isolante 39, une électrode de commande 40 avec une borne de jonction 44 et une électrode 45. Le point de connexion 46 sur l'électrode 45 au dessus de la 25 région 38 du transistor de commande correspond au point de contact 25 dans la figure 2. Le point 24 de la figure 2 correspond au point de connexion 36 de la couche de contact 6 au dessus de la zone2. Le dispositif suivant l'invention peut aussi 30 être utilisé de façon avantageuse dans des éléments logiques a semiconducteurs et en particulier dans ceux comportant un ou plusieurs transistors à effet de champ. 71 37430 5 2111717 REVENDICATIONS 1. Dispositif électronique à semiconducteurs comportant une diode et un condensateur métal-isolant-semiconduc-teur muni d'une électrode de commande, réalisé suivant la techni- 5 que monolithique, caractérisé par le fait que la diode et le condensateur MIS sont branchés électriquement en parallèle par l'intermédiaire d'une liaison galvanique prévue dans le composent, entre l'électrode de commande et l'électrode voisine de la diode, de sorte que la diode et le condensateur MIS 10 forment un dipôle. 2. Dispositif suivant la revendication 1, caractérisé par le fait que la diode est constituée par une jonction pn. 3. Dispositif suivant la revendication 1, 15 caractérisé par le fait que la diode est constitué par un contact de Schottky. 4. Dispositif suivant l'une des revendications 2 ou 3, caractérisé par le fait que le revêtement métallique, servant de contre-électrode, du condensateur M I S et 1'électrode 2Q voisine de la diode sur la surface du semiconducteur sont constitués par un revêtement unique. 5. Dispositif suivant l'une des revendications 1, 2, 3 ou 4, caractérisé par le fait qu'il est utilisé comme résistance de valeur élevée par application d'une tension 25 électrique sur le dipôle dans le sens de blocage de la jonction pn, au dessus du contact de Schottky. 6. Dispositif suivant l'une des revendications 1, 2, 3 ou 4 et suivant la revendication 5, caractérisé par le fait qu'il est utilisé comme résistance de charge d'un élément 30 logique à semiconducteurs. 7. Dispositif suivant la revendication 5, caractérisé par le fait qu'il est utilisé comme résistance de charge d'une mémoire à semiconducteurs du type d'un étage a bascule bistable. 35 8. Dispositif suivant l'une des revendications 1, 2, 3 ou 4 et suivant la revendication 7 caractérisé par le fait qu'il est utilisé dans un étage à bascule bistable comportant des transistors à effet de champ. 9. Dispositif suivant l'une des revendications 40 lj 2, 3 ou 4 et suivant la revendication 8, caractérisé par le 71 37430 2111717 fait que le dispositif à semiconducteurs est utilisé avec un transistor à effet de champ dans un élément logique.