FR 2118888 A1 19720804 FR 7130411 A 19710820 71 30Ail -i 2118888 L'invention concerne un système de multiplexage et de démultiplexage pour canaux télégraphiques ou de transmission de données à différents codes et à différentes vitesses. le problème technique qui est à la hase de l'invention 5 consisté à réaliser un système de multiplexage et ds démultiplexage qui présente une grande souplesse en ce qui concerne le nombre des canaux télégraphiques à l'entrée, le type de code et la vitesse de ces canaux et qui présente en même temps des performances supérieures à celles des systèmes traditionnels qui 10 effectuent un multiplexage bit par hit et caractère par caractère L'invention consiste en ce que le dispositif de multiplexage comprend : - n unités qui effectuent un multiplexage primaire (ces unités étant appelées ci-après unités d'accès et désignées 15 par A^) sur n groupes de lignes télégraphiques ocoupéés par des signaux ayant le même code et la même vitesse 5 et qui délivrent à la sortie les signaux multiplexes (composés de mots multiples) à une vitesse correspondant au produit d'une même vitesse de base (ci-après désignée par V ) par un nombre entier (désigné 20 ci-après par m^); - une unité de multiplexage secondaire qui forme une trame composée, pour chacun des signaux multiplexes, par un nombre de bits (appelé ci-après paquet px^oportionnel de bits) égal .au nombre entier m^; 25 - une unité de synchronisation à 1:émission, qui forme une série de bits de synchronisme (ci-après appelée paquet de bits de synchronisme) introduite dans chaque trame provenant de l'unité de multiplexage secondaire; ce paquet de bits de synchronisme fournissant l'adresse de la trame dans un ensemble de 30 trames successives (ci-après appelé supertrame) dans lequel chaque mot multiplexé est transmis un nombre entier de fois- Par ailleurs, le dispositif de démultiplêxage comprend: - une unité de synchronisation à la réception, qui détecte le commencement des trames à la réception et l'adres-35 se de chaque trame dans la supertrame ; - une unité de démultiplexage secondaire qui répartit entre "n" sorties les paquets proportionnels de bits dans chaque trame ; n unités de démultiplexage primaire (ci-après appe,-4-0 lées unités de distribution) qui reçoivent les paquets propor- BAD ORIGINAL V 71 30411 2118888 tionnels de "bits répartis sur les n sorties de l'unité de démultiplexage secondaire et, sur la base des informations provenant de l'unité de synchronisation, reforment les mots multiplexés élaborés par les unités d'accès, redistribuant finalementà des 5 lignes télégraphiques de sortie les signaux télégraphiques primitifs présents dans ces unités. D'autres caractéristiques de l'invention ressortiront de la description qui suit, donnée en référence aux figures annexées et relative à un exemple d'exécution de l'invention. 10 La figure 1 illustre l'invention sous forme schématique* La figure 2 montre des chronogrammes des mots d'accès et des trames- La figure 3 représente l'unité de multiplexage du second ordre. 15 La figure 4- représente l'unité de synchronisation. La figure 5 représente -l'unité de démultiplexage secondaire . La figure 6 représente une imité^énérique de distribution." 20 Le terminal émetteur comprend les unités d'accès A^... Aq, l'unité de synchronisation S^, l'unité de multiplexage Pig. 1.- Les unités d'accès A^...An effectuent respectivement un premier multiplexage sur les groupes de lignes télégraphiques L^^ .. .L^jr et L^. chaque groupe étant constitué par des ^. lignes télégraphiques caractérisées par le même code et par la même vitesse. Chaque unité d'accès A^ délivre le mot multiplexé de sortie à une unité de multiplexage à une vitesse m^ multiple d'une vitesse de base VQ. L'unité de multiplexage comprend 30 des registres Rm^ ...R , dont chacun (Rm.) est relatif à une J l mn ' 1 unité d'accès A^ et a une capacité de m^ bits, et un dispositif de balayage SC^ qui explore successivement un registre Rmo conr tenu dans l'unité de synchronisation d'émission et les registres Rm^...Rm^, formant une trame composée des mQ bits du 35 registre Rm0, des bits du registre Rm^ et ainsi de suite Jusqu'aux mn bits du registre La vitesse d'émission des bits sur la ligne de transmission L est égale au produit de la vitesse de base VQ par le nombre de bits- dans une trame. COPY 71 30411 ? 2118888 Le nombre de "bits contenus dans la trame est fixe et il est choisi sur la base de la somme maximale, prévisible des bits m^ des registres Rm^... Rmn en. une représentation qui correspond à la capacité maximale du système. 5 Pour une capacité inférieure au maximum, il reste, entre le dernier bit significatif correspondant au dernier bit du registre Rmn et la fin de la trame, un certain nombre de bits de . remplissage . Le nombre de bits est donc variable en fonction de 10 la forme du système. Le terminal récepteur comprend une unité de synchroni-* sation , une unité de démultiplexage DM^ et des unités de distribution.D^... Dq. L'unité DMg distribue aux unités de distribution D^ ...Dn les bits contenus dans chaque trame provenant 15 respectivement des registres Rm^ ... Rmn de l'unité de multiplexage JU2 - Les unités de distribution D^, .. .D assurent le stade ' H final de démultiplexage, reconstituant les mots télégraphiques. A chaque trame s'effectue la transmission de m^ bits à 20 partir de l'unité A^ : si m^ est choisi avec une longueur inférieure à celle du mot multiplexé, il apparaîtra différentes trames pour compléter ce mot. Si l'on désigne par Z^ la longueur du mot à la sortie de l'unité générique d'accès A^, le nombre de trames nécessai-25 res pour la transmission du mot entier sera égal à Z^/m^. Après un nombre de trames multiple du nombre Z./m-, le paquet de bits m^ occupe de nouveau la même phase dans le mot. Si, dans une trame, les mots à la sortie de l'unité d'accès se trouvent tous dans la phase initiale après un nombre de trames égal au. plus 30 petit commun multiple des nombres Z^/m^, les mots se trouvent de nouveau tous dans la phase initiale. Ce fait est mis à profit pour le repérage du début de mot. Fig.2.- Le chronogramme (a) montre que chaque trame SP est composée des bits mQ; m,j..m , plus les bits de remplissage Sy( ; 35 un ensemble de trames, en nombre égal au plut petit commun multiple des nombres Z^/m^ est appelé supertrame. Dans le chronogramme (b) on a reporté deux mots , B2 à la sortie d'une unité générique d'accès A^. Chaque mot est constitué de Z^ bits. Dans l'intervalle de temps correspondant 40 à une trame, le registre générique Rm. est chargé d'un nombre de bits égal à mi; le registre Rml est chargé d'un nombre de COPY 71 30411 2118888 ' "bits nL-j lesquels sont transférés, comme le montre la figure, dans la position temporelle qui convient. Fig.3.- Le réseau de balayage SC^ est composé d'une série de compteurs CmD, Qm^, dont chacun a une capacité de comptage 5 égale respectivement à la capacité de mémoire des registres EmQ Em^ © • Bm^. L'avance des compteurs est commandée successivement par le signal CK sur la base de l'activation successive des circuits porte Aq , À/j... A^ contrôlés par les signaux à la sortie du 10 réseau de décodage BD. Une fois que le comptage d'un compteur Cm^ est terminé, une impulsion à la sortie de ce compteur parvient, par l'intermédiaire d'un circuit OU (0^), au compteur CB . et le fait avancer d'un pas, ce qui commande l'avance du compteur suivant ^m^+l)* 15 Le compteur C^/[Q compte le nombre des bits scandés par l'horloge CK; sa capacité est égale au nombre des bits d'une trame (440bits en l'occurrence); après avoir terminé le comptage des 44-0 bits d'une trame, le réseau de décodage Dec^Q détecte cette condition et commande en conséquence la mise à zéro du 20 compteur C1T, ramenant le dispositif de balayage dans sa position initiale. Les signaux de balayage CkQ... Ck^ sont envoyés pour commander le déchargement des registres Rmo... respective ment, compris dans l'unité de multiplexage î^. Les bits contenus dans ces registres rejoignent la ligne de transmission par l'in-25 termédiaire du circuit OU (©2). Le réseau logique SX forme les bits de synchronisme qui doivent être insérés dans le registre EmQ. Il comprend un compt teur de supertrame Cqui procède au numérotage des trames„ successives dans chaque supertrame, et un compteur C^ qui repère 30 une trame sur quatre dans chaque supertrame. Par l'intermédiaire du réseau de décodage Dec^, ce compteur commande, toutes les quatre trames, le transfert d'un 0 dans le registre EmQ; dans le même registre, en correspondance des autres trames, il est chargé une adresse progressive correspondant à celle qui est. 35 contenue dans le compteur 0^^. Lorsque le compteur C^ a compté quatre impulsions d'entrée, les circuits porte Ak^*... Ak^* sont activés et inscrivent le nombre 0 dans le registre EmQ: en toute état de comptage, le réseau de décodage Dec^ valide les circuits porte Ak^ ... Ak^, à travers lesquels le nombre ins— 40 crit dans le registre C^q^ est transféré dans le registre EmQ. COPY 71 30411 2118888 ' Sous l'effet du circuit porte Ak bloqué par le signal de sortie du circuit de décodage. Dec^, le compteur C^q^ n'avance pas lorsque le 0 est inscrit dans le registre SmQ. Les unités d'accès A^ ... Aq peuvent effectuer, sur les 5 lignes télégraphiques d'encrée correspondances, un type quelcon que de multiplexage : par bits ou par mots; la seule condition requise est que les bits à la sortie de l'unité d'accès A^ aien une vitesse m- V . 1 o Pig.4. - Les figures 4, 5, 6 sont relatives au dé multiplexage. 10 Les bits qui arrivent sur la ligne de communication L sont in- * troduits, au rythme de l'horloge CK, dans le registre BmQ . La capacité de ce registre est égale à celle du registre EmQ du côjré du multiplexage. Le réseau SYT contrôle le synchronisme de trame : il se compose d'un compteur C/^q* qui progresse au 15 rythme des impulsions CK et d'un compteur C^* qui compte les cycles scandés par le compteur C/^q*. Le synchronisme a lieu lorsqu'il se forme, dans le compteur C/^q* , un zéro en simultanéité avec un zéro présent dans le registre EmQ. Quand le synchronisme n'a- pas lieu ou quand le système 20 commence la liaison, il apparaît, à la sortie du circuit OU 0' un signal qui active le circuit bistable ; ce signal est provoqué , soit par une commande manuelle m au débit de la liaison soit par un signal qui indique la condition de défaut de synchr nisme. Le signal Q à la sortie du circuit bistable activé 25 valide le circuit de porte Akg, lequel est traversé par une impulsion de sortie du décodeur Deco, lorsqu'un 0 est présent dan le registre Rmo*; ce dernier remet à zéro le compteur C;|/[q* et le compteur C,+ *, les plaçant en synchronisme. La même impulsion provoque la commutation de l'élément 30 bistable P^. Le synchronisme apparaît seulement si l'état 0 enregistré dans le registre correspond à un signal de syn chronisme effectif et non à une succession de zéros dans le trame; pour s'en assurer, il faut vérifier que le signal 0 sui-%rant tombe effectivement quatre trames après celui qui a déter-55 miné la mise à zéro du compteur C/; /|Q*» Quand le compteur C^* a compté la réception effective de quatre trames, il valide les portes Ak^, Ak^ : s'il apparaît à la sortie du réseau de décodage Lec0, un signal indiquant la présence du nombre 0 dans le registre Rnio*, il se produira, à 40 travers le circuit de porte Ak-, un signal indiquant qu'il y a COPY 71 30411 2118888 effectivement synchronisme. Le réseau logique RS^ est prévu pour signaler la présence du synchronisme par le signal après un nombre prédéterminé de signaux à la sortie du circuit de porte Ak^. 5 Au cas où ferait défaut, à la sortie du réseau de déco dage Deco, le signal indiquant l'information 0, le circuit porte Ak^ serait activé et le réseau RS^ décèlerait la condition de manque de synchronisme (la signalant par le signal AS^). En même temps qu'il est envoyé au réseau RS/j, le signal de manque 10 de synchronisme est aussi envoyé au bistable , lequel enregistre l'information que le synchronisme n'a pas encore été obtenu, validant de la sorte la porte Ak2 pour permettre le passage du signal provenant du réseau de décodage DecQ et indiquant la présence du nombre 0 dans le registre Ce signal 15 remet à zéro les compteurs C^;|q* et C^* et l'opération de contrôle du synchronisme est répétée. La condition de synchronisme de trame étant atteinte, il faut mettre le compteur en phase avec le compteur C^o4 cLu côté émission, .afin de déterminer la phase correcte 20 des mots qui arrivent. Dans le réseau CF, le compteur progresse sous l'effet des impulsions à la sortie du*compteur C;[/[q* qui ne correspondent pas à des trames marquées par le signal de synchronisme 0 : cette condition est imposée par-le circuit porte Ak^ validé par les signaux de sortie du compteur C^* 25 qui ne correspondent pas audit signal 0. Lorsque le réseau RS^ constate la condition de synchronisme pour la trame, le signal S^ valide le circuit porte Akg au moment où se présente le signal (ce signal est engendré par le réseau RS et indique que la condition de phase n'est pas 30 satisfaite). Dans ces conditions, le transfert du contenu du registre Rm0* dans le compteur O504.* est commandé (signal P^) en présence de la première impulsion de sortie du circuit porte Ak^. Le comparateur GP effectue la comparaison entre le contenu du regis-35 tre RmQ* et le contenu du compteur O^q^*; quand cette comparaison est positive, l'information est envoyée au réseau RS qui décèle la condition de phase et en donne l'information par le signal S2. Par contre, quand la condition de phase n'est pas véri-40 fiée et qu'elle ne se vérifie pas pour différentes trames suivantes, le réseau RS signale la condition de "système non en 71 30411 y 2118888 phase" par le signal AS2« le réseau ES résout le même problème que le réseau constitué par le circuit bistable IVj et par les deux circuits porte Ak^» Ak^ de sorte qu'il peut être réalisé de la même manière. 5 Dans .ce cas, le signal représentera un signal engendré par un circuit bistable équivalent au circuit bistable . Le système de numérotage adopté pour les trames à l'intérieur d'une supertrame présente l'avantage d'amener rapidement en synchronisme le dispositif de réception et d'économiser un bit à la transmis-10 sion des adresses des trames; mais il présente cet inconvénient qu'il n'est pas possible, sur la base du numérotage du compteur 0^04% ^"e distinguer une trame marquée par le 0 de la trame précédente. Il est donc prévu de donner un numéro complémentaire aux trames à la réception, dans le cadre d'une supertrame, avec 15 le compteur Pr°EP?esse sous l'effet des impulsions de traîne h^. Les deux compteurs et partent en synchro nisme au niveau de la première trame dans la supertrame; dans toute phase de comptage, il subsiste une correspondance entre les contenus des deux compteurs. La phase de comptage dans le comp-20 teur est déterminée par le compteur par l'intermé diaire du réseau de conversion Ec. En présence d'états déterminés du compteur ce réseau convertit l'état réel en l'état correspondant du compteur et il commande son transfert dans ce dernier compteur. Les signaux Txj ... engendrés par le 25 compteur sont utilisés pour déterminer le début de mot relatif à chaque unité de distribution D^ ... D , selon un mode qui sera décrit en référence à la figure 6. Les signaux h-^ engendrés par le compteur 0/^q* sont utilisés pour commander la distribution des paquets de bits ni/j... 20 mn. ffig.5«- Le réseau de démultiplexage DI^ se compose d'un ensemble de circuits bistables ... F * et d'un ensemble de compteurs Cm,j*... Orn^* Chaque compteur Cm^* progresse sous l'effet du signal ■35 d'horloge CK lorsque le circuit bistable correspondant est activé. Une fois qu'un.compteur a achevé son comptage, il envoie une impulsion au circuit bistable relatif aa compteur suivant, provoquant l'activation de celui-ci; la même impulsion provoque 4-0 la désactivation du circuit bistable relatif au compteur qui 71 30411 2118888 10 20 25 30 35 vient d'achever son comptage. Le premier circuit "bistable est activé par le signal de début (fin) de trame h-^. Les signaux Ck^, Ck2 Ckn déterminés par les circuits de porte APyj, AP2... AP commandent respectivement les compteurs cm2* ••• Om^* et contrôlent la distribution des bits des trames entre les différentes unités de distribution. Fig.6.- L'unité de distribution générique D. comprend une O matrice M qui reçoit à l'entrée }.es signaux ï/j ... indiquant l'état actuel du compteur et leg signaux p P. . 3 x 0D20 fournis parle compteur Cm^ et identifiant les bits du paquet proportionnel destiné à l'unité de distribution 3).. d La matrice M envoie à sa sortie les signaux fQ, f^, f-^ qui indiquent les instants auxquels sont achevés les k mots dans une trame destinée à l'unité de distribution D.» Lesdits signaux parviennent, par l'intermédiaire du circuit de somme logique 0U^, à l'entrée du circuit bistable sur lequel ils signalent que le'compteur de mot Cg^ peut commencer son comptage. Les signaux résultants à la sortie du circuit bistable FX/, valident le circuit porte B. pour le pas- U sage des trains d'impulsions Ck.. Le même train d'impulsions est envoyé au registre de mot Rg^ et commande le transfert dans ce registre des bits présents dans la trame et destinés à l'unité D.. d "En terminant son comptage, le compteur Cg^ délivre un signal Fu qui commande le transfert du contenu de la section I du registre Rg^ dans la section II, et, en même temps, remet"à zéro le circuit bistable FX^. Les impulsions m^ VQ commandent le transfert en série des bits contenus dans la section II du registre Rg^ dans l'unité de démultiplexage Dm qui reconstitue les informations pour les lignes télégraphiques L..^ ... L_.p. Dans les conditions de capacité maximale de transmission les 440 bits disponibles dans la trame sont complètement utilisés par les paquets proportionnels de bits à transmettre et par les bits de synchronisme. Avec un système de n lignes télégraphiques en nombre inférieur à la capacité maximale prévue pour le système, le nombre de bits par trame étant fixe, on devra admettre une effi-40 cacité réduite. 71 30411 -J 2118888 Etant donné qu'il est assigné dans la trame, aux paquets proportionnels de "bits, l'ordre établi par l'ordre de balayage, mais non une position rigide pré-é-cablie, il est possible de combiner les différents groupes de lignes télégraphiques qui aboutissent à -l'unité d'accès eû qui quittent l'uni té de distribution selon le mode voulu, en conservant les propriétés fonctionnelles au système; ^ COPY 71 30411 2118888 REVENDICATIONS 1 - Système de multiplexage et de démultiplexage pour canaux télégraphiques ou de transmission de données à différents codes et à différentes vitesses, caractérisé par le fait que le dispositif de multiplexage comprend : n unités qui 5 effectuent un multiplexage primaire (ces unités étant appelées ci-après unités d'accès et désignées par A^) sujjn groupes de lignes télégraphiques empruntées par des signaux ayant le même code et la même vitesse, et qui délivrent à la sortie des signaux multiplexés (composés de mots multiples) à une vitesse corres-10 pondant au produit d'une même vitesse de base•(ci-après désignée par V ) par un nombre entier (désigné ci-après par m^); une unité de multiplexage secondaire qui forme une trame composée, peur chacun des signaux multiplexés, par un nombre de bits (appelé ci-après paquet proportionnel de bits) égal au nombre 15 entier ;une unité de synchronisation à l'émission, qui forme une série de bits de Bynshrcnisme (ci-après appelée paquet de bits de synchronisme) introduite dans chaque trame, provenant de l'unité de multiplexage secondaire, ce paquet de bits de synchronisme fournissant l'adresse'de la trame dans un ensemble de 20 trames successives (ci-après appelé supertrame) dans lequel chaque mot multiplexé est transmis un nombre entier de fois; et caractérisé en outre par le fait que le dispositif de démultiplexage comprend : une unité de synchronisation à la réception, qui détecte le commencement des trames à la réception et l'a-25 dresse de chaque trame dans la supertrame ; une unité de démultiplexage secondaire qui répartit entre "n" sorties les paquets proportionnels de bits dans chaque trame; n unités de démultiplexage primaire (ci-après appelées unités de distribution) qui reçoivent les paquets proportionnels de bits répartis sur les 30 n sorties de l'unité de démultiplexage secondaire et, sur la base des informations provenant de l'unité de synchronisation, reforment les mots multiplexés élaborés par les unités d'accès, redistribuant finalement à des lignes télégraphiques de sortie les signaux télégraphiques primitifs présents dans ces unités. 35 2 - Système de multiplexage et de démultiplexage selon la re endication 1, caractérisé par le fait que l'unité de synchronisation à l'émission (S ) se compose : d'un compteur COPY I X - 71 30411 2118888 (C^o^) (ci-après appelé formateur d'adresse de trame) qui progresse sous l'effet d' impulsions indiquant l'achèvement des trames (ci-après appelées impulsions de trame), son comptage étant répété à chaque supertrame; d'un compteur (ci-après appe-5 lé générateur de synchronisme de trame) qui progresse sous l'effet des impulsions de trame, ayant une capacité de comptage correspondant à une séquence répétitive de comptage prédéterminée dans une supertrame; d'un registre (Emo) danslequel sont inscrits les bits de synchronismè; d'un réseau logique qui 10 transfère dans le registre EmQ l'adresse fournie par le formateur d'adresse de trame, sauf en ce qui concerne les trames repérées par le générateur de synchronisme de trame pour lesquelles est inscrite dans le registre EmQ une représentation (ci-après appelée représentation de synchronisme de trame) non 15 identifiable avec une quelconque adresse de trame; caractérisé en outre par le fait que l'unité de synchronisation de réception comprend : un registre (SmQ*) dans lequel sont emmagasinées les données de réception; un réseau de synchronisation de trame (SYT) dans lequel un compteur de trame, dont la capacité de comptage 20 est égale au nombre de bits par trame et qui progresse au rythme des bits du signal multiplexé (L), est mis en synchronisme avec les trames de signal multiplexé par un réseau de décodage qui reconnaît la représentation de synchronisme de trame dans le registre (EmQ*); un réseau de synchronisation de multi-25 trame (CF) qui reconnaît l'adresse de toute trame dans la supertrame ; et caractérisé en outre par le fait que, dans chaque unité de distribution, une matrice logique reçoit, à l'entrée, l'adresse de la trame actuelle du réseau de synchronisation de trame et la position du bit actuellement reçu dans le cadre du 30 paquet de bits qui lui est distribué par l'unité de balayage et, à partir, de ces informations, reconnaît le début du mot multiplexé destiné à l'unité locale de distribution. GOPY