FR 2124319 A1 19720922 FR 7203181 A 19720131 72 03181 i 2124319 La présente invention est relative d'une façon générale à des moyens et des procédés pour l'emballage de mémoires du type destiné à l'utilisation dans des systèmes de traitement de données numériques et, plus particulièrement, à des mémoires à semicon-5 ducteurs utilisant des éléments de mémoire semiconducteurs offerts sur des microplaquettes de circuit intégré et analogues. Comme il est bien connu, des difficultés"considérables ont jusqu'à présent été rencontrées en cherchant à emballer de telles mémoires semi c onductrices de manière à permettre le très grand nom-10 bre d'interconnexions électriques requises tout en perméttant simultanément d'obtenir avec fiabilité et pour un prix raisonnable les caractéristiques de fonctionnement désirées de la mémoire. Suivant 1'invention, des moyens et des procédés perfectionnés sont offerts pour l'emballage de mémoires semi-conductri-15 ces et analogues de façon à permettre l'obtention d'une structure générale économique, compacte et totalement blindée ou protégée possédant d'excellentes propriétés de dissipation thermique, un très faible bruit et une diaphonie très réduite, ainsi qu'une capacité de fonctionnement à très grande vitesse. Ces caractéristi-20 ques sont obtenues dans une forme de réalisation de l'invention dans laquelle des microplaquettes de circuit intégré contenant les éléments de mémoire semiconducteurs sont montés par rapport à des galettes respectives parmi plusieurs galettes électriquement conductrices fabriquées par lots et empilées sous pression, qui sont 2 5 construites de manière à constituer une structure de mémoire à trois.dimensions dont toutes les interconnexions requises sont établies par des parcours coaxiaux X, Y et Z formés dans la pile. D'autres détails et particularités de 11 invention-res-sortiront de la description ci-après, donnée à titre d'exemple 30 non limitatif et en se référant aux dessins annexés, dans lesquels: La figure 1 est un schéma électrique sous forme de blocs et de circuits d'unenémaire à semiconducteurs typique qui peut être emballée suivant l'invention. La figure 2 est un schéma électrique sous forme de blocs 35 et de circuits de l'une des microplaquettes de circuit intégré de la mémoire à semiconducteurs suivant la figure 1. La figure 3 est une vue en perspective à l'état démonté d'une structure de mémoire à semiconducteurs et à galettes multi- 72 03181 2 2124319 pies suivant l'invention. La figure 4 est une vue en coupe illustrant la façon dont la structure de mémoire à galettes multiples de la figure 3 peut être enfermée dans un boîtier suivant l'invention. 5 La figure 5 est une vue en plan partielle illustrant une partie d'une galette de microplaquette suivant l'invention. La figure 6 est une vue en plan partielle illustrant une partie d'une galette combinée d'interconnexion et d'espacement suivant l'invention. 10 La figure 7 est une vue en coupe, à l'état démonté, sui vant la ligne 7-7 des figures 5 et 6, illustrant la façon dont une galette combinée coopère avec une galette de microplaquette de mémoire respective de manière à établir des interconnexions X, Y et Z suivant l'invention. 15 La figure 8 est une vue en plan d'une galette combinée d'interconnexion et d'espacement illustrant un agencement d'interconnexion X-Y typique qui peut y être prévu suivant l'invention. La figure 9 constitue plusieurs vues en perspective partielles illustrant les étapes de la fabrication d'une galette com-20 binée d'interconnexion et d'espacement suivant l'invention. La figure ÎO constitue plusieurs vues en coupe partielles suivant les lignes A-A, B-B, C-C, D-D, E-E, F-F et G-G à la figure 9. Dans les dessins, des références identiques désignent 25 des éléments analogues. En se référant d'abord à la figure 1, on y a représenté une forme classique typique de mémoire à semiconducteurs qui peut être emballée avantageusement suivant l'invention. Une telle mémoire à semiconducteurs comprend, d'une façon typique, des éléments 30 de mémoire numériques binaires offerts par des cellules de mémoire à semiconducteur à bascule contenues sur des microplaquettes de circuit intégré 10, la conception d'une microplaquette typique étant illustrée à la figure 2. A titre d'illustration et pour faciliter l'identification ultérieure, les microplaquettes de circuit inté-35 Çf^é 10 de la figure 1 sont représentées en un agencement fonctionnel en rangées et colonnes avec chaque galette 10 portant un nombre souscrit de deux chiffres désignant son emplacement dans la rangée et la colonne, le premier chiffre indiquant la rangée et le sec°nd 72 03181 3 2124319 la colonne. Ainsi, la microplaquette de circuit intégré supérieure gauche est désignée par ce Qui indique qu'elle est située dans la rangée 1 et la colonne 1. Comme également illustré à la figure 1, un registre 5 d'adresse 12 fournit des signaux respectifs 12a, 12b et 12c à un sélecteur de microplaquette 14, un sélecteur de bascule de microplaquette 16 et un sélecteur de lecture-écriture 18. Ceux-ci fonctionnent de manière classique pour offrir des signaux respectifs 14a, 16a et 18a aux microplaquettes 10 afin de conditionner 10 une rangée sélectionnée de microplaquettes et ùne bascule sélectionnée sur chaque microplaquette de la rangée sélectionnée, puis pour amorcer une opération de lecture ou d'écriture en ce qui concerne chacune des bascules ainsi conditionnées. Si une opération de lecture doit être exécutée, la sortie de chaque bascule condi-15 tionnée est appliquée à un registre de sortie 22, par l'intermédiaire d'une ligne respective parmi les lignes de sortie 22a. Si une opération d'écriture doit être exécutée, chaque bascule conditionnée est réglée en fonction d'un registre d'entrée 24, par. l'intermédiaire d'une ligne d'entrée 24a respective. Il doit être en-20 tendu que suivant une pratique bien connue, la mémoire de la figure 1 peut par exemple être organisée de telle manière que les bascules conditionnées dans la rangée sélectionnée correspondent aux bits d'un mot particulier dans la mémoire. Pour une telle organisation, les bascules contenues dans chaque rangée de microplaquet-25 tes de la mémoire de la figure 1 correspondront alors aux bits d'une.multiplicité particulière de mots différents conservés dans la mémoire et chaque colonne de microplaquettes correspondra à des bits de même signification. Bien évidemment, d'autres types d'organisations de mémoire peuvent aussi être mis en oeuvre. 30 On se référera à présent à la figure 2 qui illustre un agencement de circuit typique qui peut être utilisé pour chacune des microplaquettes de circuit intégré 10 à la figure 1. Comme représenté, chaque microplaquette 10 peut, d'une façon typique, comprendre plusieurs bascules bistables pouvant être sélectionnées 35 individuellement, FF-l à FF-N, qui servent d'éléments de mémoire numériques binaires pour la mémoire. Un décodeur de microplaquette 11 est également prévu sur chaque microplaquette 10 et, lorsqu'il est conditionné par un signal respectif 14a provenant du sé 72 €3181 4 2124319 lecteur de microplaquette 14, il agit de manière à conditionner une bascule sélectionnée parmi les diverses bascules, par l'intermédiaire d'une ligne respective lia choisie en fonction des signaux 16a offerts à partir du sélecteur de bascule de microplaquette 16. 5 II doit être entendu que la bascule ainsi conditionnée fonctionne d'une manière classique en réponse à un signal 18a provenant du sélecteur lecture-écriture 18 pour soit transférer son état existant, par l'intermédiaire de sa ligne respective 22a, au registre de sortie si une opération de lecture est demandée, soit pour con-10 former son état à celui indiqué par.un signal sur sa ligne respective 24a à partir du registre d'entrée 24, si une opération d'écriture est demandée. Il doit également être entendu d'après la figure 2 que les bascules FF-1 à FF-N et le décodeur de microplaquette 11 sur 15 chaque microplaquette 10 peuvent être prévus en utilisant des circuits intégrés à semiconducteuis bien connu. Il doit également être entendu que de la puissance est convenablement fournie aux microplaquettes 10 d'une façon bien connue, par l'intermédiaire de conducteurs d'alimentation 19 et 21. 20 On se référera à présent aux figures 3 et 4 qui illus trent d'une manière générale une forme de réalisation préférée de la solution d'emballage à galettes multiples suivant l'invention et qui peut avantageusement être mise en oeuvre pour emballer la mémoire à semiconducteurs choisie à titre d'exemple et illustrée 25 aux figures 1 et 2. Comme il sera évident d'après la figure 3, la forme de réalisation préférée de la solution d'emballage suivant l'invention est réalisée en empilant une multiplicité de galettes conductrices de forme spéciale et de divers types de manière à former une pile de mémoire générale 52 comprenant une partie 30 d'éléments de mémoire 100 interposée entre des galettes d'interconnexion de pile 2 9 et des galettes de circuits de sélection et d'excitation 30 prévues au sommet et à la base de la pile. La partie d'éléments de mémoire 100 est constituée par un agencement alterné de galettes de microplaquette- de mémoire 2 5 et de galettes 35 combinées d'interconnexion et d'espacement 27. On se référera à présent plus particulièrement aux figures 5 et 7 pour la description d'une construction et d'un agencement préférés pour une galette de microplaquette de mémoire 25. 72 03181 5 2124319 Il doit être entendu que bien que ceci ne soit pas nécessaire, toutes le galettes de microplaquette 25 sont de préférence de construction identique, afin d'obtenir une plus grande économie de fabrication. Comme représenté, chaque galette de microplaquet-5 te 2 5 sert à supporter et à établir une connexion électrique vers plusieurs, par exemple 16 microplaquettes de circuit intégré 10, dans un agencement de matrice de 4 x 4 par exemple. Comme représenté au mieux aux figures 5 et 7, chaque galette de microplaquette 25 comprend une plaque ou galette conductrice présentant des 10 bornes d'axe Z isolées et espacées 32 et 32', entourant les microplaquettes 10. La grande majorité de ces bornes Z sont des bornes de part en part s'étendant d'une surface à l'autre de la galette et elles sont indiquées aux dessins par la référence 32. Comme on peut s'en rendre compte d'après la figure 7, un relativement petit 15 nombre des bornes d'axe Z établies dans la galette.de microplaquette de mémoire 2 5 ne sont pas du type de part en part et elles sont indiquées aux dessins par la référence 32'. Les raisons pour lesquelles ces bornes d'axe Z 32' sont prévues en plus des bornes d'axe Z de part en part 32 sont évidentes d'après la description 20 qui suit. On pourra en outre se rendre compte d'après les figures 5. et 7 que chaque galette de microplaquette de mémoire 2 5 comprend aussi plusieurs conducteurs isolés 34 (dénommés ci-après conducteurs X-Y 34), qui sont formés dans le plan de la galette 25 et à 25 l'intérieur des surfaces de celle-ci afin d'établir des connexions électriques entre des bornes de sortie de microplaquette 10a et des bornes respectives parmi les bornes d'axe Z 32 et 32' ainsi qu'entre des bornes prédéterminées parmi les bornes d'axe Z 32 et 32' des différentes microplaquettes. Comme représenté, les bornes 30 d'axe Z 32 et 32' et les conducteurs X-Y 34 sont supportés et isolés électriquement dans la galette 2 5 par un diélectrique 33. On considérera ensuite, en se référant plus particulièrement aux figures 6 à 8, une construction et un agencement préférés pour une galette combinée d'interconnexion et d'espacement 27. 35 Comme représenté d'une façon générale à la figure 3, ces galettes combinées 27 sont prévues en association alternée avec les galettes de microplaquette 25 à 1'intérieur de la partie d'éléments de mémoire 100 de la pile 52. La façon particulière dont une galette 72 03181 6 2124319 de microplaquette 2 5 et une galette combinée 27 coopèrent mutuellement est représentée dans la vue à l'état démonté de la figure 7. Chaque galette combinée 27 sert à offrir des logements appropriés 27a et des espacements pour une galette de microplaquette 5 de mémoire adjacente respective 2 5 et dans la galette 27 sont également prévues des bornes d'axe Z 32 (qui sont toutes du type de part en part), alignées respectivement avec les bornes d'axe Z 32 et 32' de la galette de microplaquette de mémoire respective 25. Bien que toutes les bornes d'axe Z dans la galette combinée 27 10 choisie à titre d'exemple soient considérées comme étant du type de part en part, il doit être entendu que des bornes d'axe Z qui ne sont pas du type de part en part, comme elles sont prévues pour la galette de microplaquette 25, pourraient également être prévues pour la galette combinée 27. 15 Chaque galette combinée 27 offre aussi des conducteurs de plan X-Y 34, semblables à ceux prévus sur la galette de microplaquette de mémoire 25, pour interconnecter des bornes d'axe Z 32 prédéterminées de celle-ci. En particulier, la figure 8 représente la façon dont des conducteurs X-Y 34 peuvent, d'une façon 20 typique, être prévus sur une galette combinée 27 afin de connecter respectivement en commun deux bornes d'axe Z prédéterminées de toutes les microplaquettes. Un agencement de conducteurs X-Z analogue peut aussi être établi, d'une façon typique, sur une galette de microplaquette 2 5. 25 Comme représenté au mieux aux figures 6 et 7, les deux côtés de chaque borne de part en part d'axe Z 32 de la galette combinée 27 sont en outre dotés de contacts malléables 32a en une matière plus ductile que celle utilisée pour les bornes d'axe Z 32. Des contacts malléables analogues 49 sont également prévus sur les 30 surfaces métalliques restantes des deux faces de la galette 27. Ces contacts malléables 32a et 49 permettent d'obtenir les interconnexions d'axe Z requises pour les galettes ainsi que les connexions de masse entre les galettes avec une haute fiabilité lorsque les galettes sont empilées sous pression en utilisant un boî-35 tier tel qu'illustré à la figure 4 et décrit ci-après. Bien que ceci ne soit pas indispensable, il est avantageux que le boîtier contienne l'ensemble de la pile de mémoire 52 représentas à la figure 3, de telle sorte que toutes les interconnexions et les cir- 72 03181 7 2124319 cuits requis, y compris ceux nécessaires pour les circuits de sélection et d'excitation associés, puissent avantageusement être offerts dans le même boîtier. Les galettes d'interconnexion de pile 29 illustrées à la figure 3 sont de préférence également in-5 corporées afin de permettre toute interconnexion supplémentaire qui peut être requise pour les microplaquettes de mémoire en circuit intégré 10, en plus de celle pouvant être offerte à l'intérieur de la partie d'éléments de mémoire 100, et chacune de ces galettes peut avoir une construction analogue à celle d'une galet-10 te combinée 27, en omettant si on le désire les logements 27a. Les galettes de circuit de sélection et d'excitation 30 peuvent comprendre plusieurs galettes réalisées d'une façon généralement semblable à celle des galettes de microplaquette de mémoire et combinées 2 5 et 2 7, avec des microplaquettes de circuit intégré 15 appropriées destinées à réaliser les fonctions de sélection et d'excitation et qui remplacent les galettes de mémoire à circuit intégré 10. De même, il est particulièrement avantageux de prévoir le même dessin de bornes d'axe Z alignées sur les galettes supplémentaires 29 et 30 que celui établi sur les galettes de la partie 20 d'éléments de mémoire 100, afin de permettre une répartition de pression uniforme dans toute la pile ainsi qu'une communication aisée des connexions d'axe Z parmi les galettes, en rendant ainsi possible une accessibilité utile des connexions électriques à l'extrémité de la pile à des fin d'essai et/ou de connexion aux 2 5 circuits externes. Encore un autre avantage de la construction de mémoire suivant la présente invention est que chacune des connexions d'axe Z résultantes aussi bien que chacune des connexions X-Y dans la pil de mémoire 52 seront blindées coaxialement sur toute leur longueur 30 II doit être entendu que chaque connexion d'axe Z sera coaxiale, étant donné que chaque borne d'axe Z est totalement entourée par la matière conductrice périphérique des galettes qu'elle traverse, les contacts malléables 49 prévus entre les galettes adjacentes assurant que de bonnes connexions de masse de galette à galette 35 soient obtenues dans ce but après l'empilage sous pression. Bien que ceci ne soit pas aisément évident, chaque conducteur X-Y sera également blindé coaxialement, parce qu'après l'empilage, le blindage offert par les galettes conductrices adjacentes se combinera 72 03181 8 2124319 avec le blindage offert par les parties conductrices avoisinantes de la galette à l'intérieur de laquelle chaque conducteur X-Y est contenu, de manière à établir effectivement un blindage coaxial complet pour ce conducteur. Bien évidemment, le nombre, la dimen-5 sion et l'espacement des bornes d'axe Z et des conducteurs X-Y formés dans les diverses galettes conductrices sont convenablement choisis par rapport à la gamme de fréquence de fonctionnement de telle sorte que ce blindage coaxial complet des interconnexions X, Y et Z dans la pile soit obtenu. 10 En se référant à présent à la figure 4, on y a illustré une forme de réalisation préférée d'un boîtier 50 qui peut être utilisé pour permettre un empilage sous pression de la pile de mémoire générale 52 illustrée à la figure 3 tout en offrant également des bornes de sortie 56a pour cette pile. On observera 15 d'après la figure 4 que le boîtier 50 comprend des paroi 51 et des plaques de recouvrement supérieurs et inférieure 54 et 56 et que la pile de mémoire générale 52 de la figure 3 est disposée dans le boîtier 50 entre une plaque de pression supérieure 58 et une galette de collecteur de sortie 60 prévue au voisinage de la plaque 20 de couverture inférieure 56. La pile de mémoire 52 est maintenue sous pression dans le sens de l'axe Z par une plaque de pression élastique 62 prévue au voisinage de la plaque de couverture supérieure 54 et s'appuyant sur la plaque de pression 58 à cause de l'action de compression produite par des boulons tels que 64 agis-2 5 sant sur les plaques de couverture 54 et 56. De même, afin de permettre un alignement latéral utile de la pile de mémoire 52 dans le boîtier 50, les galettes peuvent être dotées de rainures ou voies de clavette 67 (figure 3) destinées à s'adapter avec des saillies de clavette 69 prévues à l'intérieur du boîtier 50. 30 Toujours en se référant à la figure 4, il doit être en tendu que la plaque de couverture inférieure 56, qui est faite de matière isolante, présente des broches de borne de sortie 56a qui y sont moulées et couplées électriquement à la pile de mémoire générale 52 par l'intermédiaire de bornes d'axe Z de part en part 35 (non représentées) prévues dans la galette de connecteur de sortie 60, en permettant ainsi une connexion électrique aisée de la pile 52 avec les circuits externes. Les parois de boîtier 51 et la plaque de couverture supérieure 54 du boîtier 50 sont de préférence 72 03181 9 2124319 dotées d'ailettes allongées espacées 66 qui en font saillie perpen diculairement vers l'extérieur dans le but de faciliter le trans- $ fert thermique du boîtier 55 vers l'agent de refroidissement l'entourant. Afin de rendre maximum le transfert thermique de la pile 5 de mémoire 52 vers les parois de boîtier 51, plusieurs galettes de la pile de mémoire 52, par exemple les galettes combinées 27 de la figure 3, sont de préférence dotées de doigts élastiques en une pièce 68 qui rencontrent la surface interne des parois de boîtier 51 lorsque la pile de mémoire 52 y est introduite. Bien évidem-10 ment, le transfert de grandes quantités de chaleur à partir de la pile de mémoire 52 est rendue possible dans le premier cas parce que la construction de mémoire suivant l'invention a pour résultat une pile qui est essentiellement totalement métallique. On se référera à présent aux étapes de fabrication illus 15 trées aux figures 9 et 10, qui seront utilisées pour décrire la fa çon dont une galette combinée d'interconnexion et d'espacement 2 7 telle que représentée aux figures 3 et 6 à 8 peut être fabriquée de préférence suivant l'invention. Comme indiqué par l'étape 1 aux figures 9 et 10, une gâ-20 lette conductrice 110 de dimensions appropriées et avec les logements désirés est d'abord établie, par exemple en coupant à dimensions une feuille de cuivre. Comme indiqué par l'étape 2, la galette 110 est alors gravée chimiquement sélectivement conformément au dessin de bornes d'axe Z et de conducteurs X-Y désiré pour la 25 galette. Les méthodes . de gravure chimique sélective sont évidemment bien connues dans la technique. Il doit aussi être entendu d'après l'étape 2 que des canaux d'axe Z oppos'és 114 sont gravés dans des surfaces de galette opposées pour chaque borne d'axe ■ Z de part en part à établir et des canaux de conducteurs X-Y allon 30 gés opposés 116 sont gravés dans des surfaces de galette opposées pour chaque conducteur X-Y à établir, le parcours des canaux allon gés 116 opposés étant choisi de manière à correspondre à celui désiré pour le conducteur X-Y résultant. Pour la simplification, le conducteur X-Y illustré dans l'étaj^e 2 est représenté comme s'éten 35 dant entre une paire de bornes d'axe Z adjacentes mais, évidemment il pourrait s'étendre aussi entre n'importe quelles bornes d'axe Z désirées. Comme illustré par l'étape 3 aux figures 9 et 10, les ca 72 03181 10 2124319 naux 114 et 116 dans la surface de galette inférieure 113 sont alors remplis de matière diélectrique 33 qui est meulée à niveau avec la surface de galette inférieure 113. Des contacts malléables 32a et 49 sont alors établis, par exemple par dépôt électrolytique, 5 sur les deux extrémités des bornes d'axe Z de part en part 32 et également sur les parties restantes de la galette. Comme représenté dans l'étape 4 des figures 9 et 10, une gravure chimique sélective est à nouveau utilisée pour graver encore les canaux 114 et 116 sur la surface de galette supérieure 10 112 de manière à former les bornes d'axe Z de part en part 32 et les conducteurs X-Y désirés dans la galette. Plus précisément, en ce qui concerne la gravure supplémentaire des canaux de conducteur X-Y 116 dans la surface de galette supérieure 112, on se rendra mieux compte d'après la vue en coupe F-F de la figure 10 que cette 15 gravure chimique sélective supplémentaire forme des rainures latérales 116a dans chaque canal de conducteur X-Y 116, qui s'étendent vers la matière diélectrique 33 dans le canal opposé 116, de manié re à former ainsi le conducteur X-Y 34 désiré à l'intérieur de la galette et en l'isolant électriquement de celle-ci. En ce qui con 20 cerne la gravure supplémentaire des canaux d'axe Z 114 dans la sur face de galette supérieure 112, on se rendra mieux compte d'après la vue en coupe E-E de la figure 10 que ce canal d'axe Z est encore gravé de manière à s'étendre jusqu'à la matière diélectrique 33 dans le canal d'axe Z opposé en formant ainsi la borne 2 5 d'axe Z de part en part 32 désirée à l'intérieur de la galette et en l'isolant électriquement de cette dernière. Il doit être entendu que la galette obtenue après 11achè vement de l'étape 4 des figures 9 et 10 peut être utilisée en tant que galette combinée 27 illustrée aux figures 6 et 7. Le diélec-30 trique 33 prévu dans les canaux 114 et 116 de la surface de-galette, inférieure 113 au cours de l'étape 3 sert à offrir un support convenable ainsi qu'un isolement électrique pour les bornes de part en part d'axe Z 32 et les conducteurs X-Y 34 résultants. Il convient de remarquer que bien que ceci ne soit pas indispensa-35 ble,- le processus pourrait être adapté de telle sorte qu'au cours de l'étape 3, du diélectrique soit apporté dans les canaux de la surface de galette supérieure aussi bien que dans la surface de galette inférieure. D'une autre façon, le processus pourrait être 72 03181 2124319 modifié convenablement de telle sorte que du diélectrique soit déposé dans les canaux de la surface de galette supérieure au lieu de ceux de la surface de galette inférieure. On se rendra aussi compte que l'on peut essentiellement 5 utiliser pour la galette de microplaquette de mémoire 25 pra-. tiquement les mêmes processus illustrés aux figures 9 et 10 pour la formation des bornes d'axe Z et des conducteurs X-Y de la galette combinée 27. Une différence essentielle est que les contacts maÏÏéables 32a et 49 prévus au cours de l'étape 3 des figures 9 et 10 10 sont omis lorsqu'on réalise la galette de plaquette de mémoire 25, étant donné qu'ils ne sont pas requis. L'omission de ces contacts malléables 32a et 49 simplifie le dépôt du die le ctrique 33 dans les canaux des deux surfaces de la galette de microplaquette de mémoire 25. Comme représenté à la figure 7, du diélectrique 33 15 est ainsi de préférence établi dans les deux surfaces de la galette de microplaquette 25, ce qui assure que la totalité des contacts malLéables 32a et 49 d'une galette combinée 27 adjacente rencontrera une surface commune ne présentant aucune ouverture, ce qui maintient une uniformité élevée de la répartition de pression. 20 Une autre différence essentielle qui ressort de la figure 7 est l'établissement de bornes d'axe Z 32'. Chacune de ces bornes 32' peut être formée d'une manière analogue à celle d'une borne d'axe Z de part en part 32, à l'exception du fait qu'au cours de la formation des canaux de conducteur X-Y adjacents au cours de l'étape 25 2 des figures 9 et 10, l'extrémité du canal de conducteur inférieur. 116 adjacente à cette borne est prolongée en dessous de la borne, de telle sorte que seule la moitié supérieure de cette dernière subsiste, en offrant ainsi la borne désirée 32", telle que représentée par exemple à la figure 7, pour recevoir une borne de 30 sortie respective parmi les bornes de sortie de microplaquette 10a. Après avoir décrit en se référant aux figures 3 à 10 la façon dont une mémoire à semiconducteurs peut être construite et fabriquée de manière typique suivant l'invention, on décrira à présent la façon dont une telle construction peut par exemple être 35 appliquée à la mémoire à semiconducteurs classique représentée schématiquement aux figures 1 et 2. Dans ce but, on admettra un agencement pris à titre d'exemple dans lequel chaque galette de microplaquette de mémoire 25 (figure 3) contient toutes les micro- 72 03181 12 2124319 plaquettes 10 correspondant à une rangée de microplaquettes respectives à la figure 1, les microplaquettes de chaque galette étant agencées de telle sorte que les microplaquettes d'une même colonne à la figure 1 se trouvent en alignement vertical dans la partie de 5 mémoire 100 (figure 3). On se souviendra qu'on a admis pour la mémoire de la figure 1 une organisation telle que chaque rangée de microplaquettes 10 corresponde à un groupe prédéterminé de mots dans la mémoire, chaque colonne de microplaquette contenant des bits de même signification et de même rang pour leurs mots respec-10 tifs. Il sera ainsi entendu qu'on peut avoir accès à un mot sélectionné dans la mémoire en conditionnant les microplaquettes de la galette de microplaquette 25 contenant le mot sélectionné et en conditionnant également la bascule particulière sur chaque microplaquette ainsi sélectionnée qui correspond au mot désiré. 15 La galette de microplaquette de mémoire 2 5 la plus haute dans la partie d'élément de mémoire de la figure 3 peut, d'une façon typique, contenir la première colonne de microplaquettes 10 à 10lm à la figure 1, la galette de microplaquette de mémoire 2 5 immédiatement inférieure peut contenir d'une façon typique la se- 20 conde rangée de microplaquettes 10„, à 10 „ et ainsi de suite, la Zx. z m dernière ou nième galette de microplaquette de mémoire 25 à la base de la partie de mémoire 100 contenant la dernière colonne de microplaquettes lo , à 10 . Ainsi, si l'on admet à titre d'il--1- ni nm lustration que chaque microplaquette 10 contient 256 bascules 25 (c'est-à-dire que N = 256 à la figure 2) et que chaque galette de microplaquette de mémoire 25 contient 16 microplaquettes comme représenté à la figure 3 (c'est-à-dire m = 16 à la figure 1), chaque galette de microplaquette de mémoire 25 sera capable de conserver 2 56 mots de 16 bits. Si, par exemple, on prévoit 12 galettes de 30 microplaquette de mémoire 25 dans la partie de mémoire 100 (c'est-à-dire n = 12 à la figure 1), la mémoire complète sera alors capable de conserver 3.072 mots de 16 bits, ce qui constitue un total de 49.152 bits. Pour la mémoire particulière choisie à titre d'exemple 35 précédemment, il doit être entendu en se référant aux figures 1 et 2, que douze conducteurs.seront requis à partir du sélecteur de microplaquette 14 pour conditionner d'une manière unique une rangée désirée parmi les douze rangées de microplaquettes, 72 03181 13 2124319 conducteurs seront nécessaires à partir du sélecteur de bascule de microplaquette 16 pour conditionner de manière unique une bascule désirée parmi les 256 bascules contenues sur chaque microplaquette conditionnée et que seize conducteurs seront requis pour chacun 5 des registres de sortie et d'entrée 22 et 24 pour les seize bits à lire ou à écrire par rapport aux seize bascules conditionnées correspondant au mot sélectionné. Comme il sera évident d'après la galette de microplaquette de mémoire représentée partiellement à la figure 5, on a prévu 10 la connexion de jusqu'à seize conducteurs de sbrtie à partir de chaque microplaquette 10 vers des bornes d'axe Z respectives 32 ou 32', par l'intermédiaire de conducteurs X-Y respectifs. La mémoire particulière illustrée est considérée comme nécessitant un total de quatorze fils ou conducteurs de sortie à partir de chaque 15 microplaquette 10., qui peuvent par exemple être établis sur chacune de ces microplaquettes 10 comme représenté à la figure 5, c'est-à-dire comme suit : huit fils d'adresse de bascule correspondant aux lignes 16a à la figure 2, un fil de conditionnement correspondant à la ligne 14a à la figure 2, un fil lecture-écriture correspon-20 dant à la ligne 18a de la figure 2, un fil de sortie correspondant à la ligne 22a de la figure 2, un fil d'entrée correspondant à la ligne 24a de la figure 2 et deux fils d'alimentation correspondant aux lignes 19 et 21 à la figure 2. La façon dont les interconnexions requises peuvent être 25 établies, d'une façon typique3 suivant 1'invention,pour la mémoire considérée précédemment sera envisagée à présent. On doit tout d'abord remarquer que le fait de prévoir des bornes d'axe Z de part en part 32* alignées sur 3es galettes de microplaquette et combinées 2 5 et 21, comme décrit précédemment, 30 permet d'établir la connexion commune des bornes de sortie des microplaquettes correspondantes dans chaque colonne alignée verticalement de microplaquettes de la pile de mémoire 100 (figure 3), ce qui élimine la nécessité de prévoir des moyens de connexion supplémentaires quelconques dans ce but. Pour l'organisation de mémoire 35 considérée, dans laquelle chaque galette de microplaquette de mémoire 2 5 contient les microplaquettes 10 correspondant à une rangée respective de la figure 1, il doit être entendu que le seul fil de sortie parmi les quatorze fils de sortie de microplaquette 72 03181 2124319 illustrés à la figure 5 qui ne doit pas être connecté en commun dans chaque colonne alignée verticalement de microplaquettes de la pile de la figure 3 est le fil de conditionnement 14a, étant donné que chaque galette de microplaquette de mémoire 25 reqùiert une 5 ligne de conditionnement 14a distincte. Par conséquent, comme indiqué aux figures 5 et 7, toutes les bornes d'axe Z sur une galette de microplaquette de mémoire 2 5 sont prévues en tant que bornes de part en part 32, à l'exception de chaque borne d'axe Z 32' qui est connectée au fil de conditionnement 14a de chaque micropla-10 quette et les bornes d'axe Z 32' prévues immédiatément en dessous des fils de sortie de microplaquette 10a. On considérera à présent les interconnexions X-Y requises pour compléter les interconnexions nécessaires pour la mémoire considérée. Il doit évidemment être entendu que si on le désire, 15 ces connexions X-Y requises pourraient être établies uniquement grâce à des conducteurs X-Y prévus sur les galettes d'interconnexion de pile 29 (figure 3), en interconnectant des bornes prédéterminées parmi les bornes d'axe Z de part en part à l'extrémité de la partie d'éléments de mémoire 100 de la pile générale 52. 20 Toutefois, étant donné que des techniques de fabrication par lots peuvent être utilisées pour fabriquer les galettes combinées et de microplaquette 27 et 25 (comme décrit ici à propos des figures 9 et 10), il est particulièrement avantageux de prévoir toutes les interconnexions ou autant d'interconnexions X-Y requises que possi-2 5 ble en utilisant les possibilités de conducteurs X-Y d'une ou des deux galettes 2 5 et 27, afin d'éliminer ainsi ou de réduire le nombre de galettes d'interconnexion 29 requises. Il doit évidemment être entendu que de nombreux types différents d'agencements d'interconnexion X-Y peuvent être prévus dans ce but et un exemple 30 d'un tel agencement possible sera décrit à présent. On remarquera d'après les vues en plan des galettes de microplaquette et combinées 25 et 27 typiques illustrées aux figures 5, 6 et 8 et plus particulièrement d'après la figure 8, que chaque galette 25 ou 27 peut offrir deux réseaux de conducteurs 35 X-Y distincts pour connecter d'unenanière particulière en commun n'importe quelle paire de bornes d'axe Z 32 ou 32' des microplaquettes. De même, lorsque c'est nécessaire (comme par exemple lorsque les, bornes d'axe Z 32'quLne sont pas du type de part en part 72 03181 15 2124319 doivent être connectées en commun), on peut aussi prévoir la connexion d'un tel réseau X-Yt à une borne d'axe Z de part en part libre, comme indiqué en 32a à la figure 8, afin de permettre ainsi sa propagation vers les extrémités de la pile pour une connexion 5 aux circuits externes. Etant donné qu'on a admis qu'il existe douze galettes de microplaquette de mémoire 2 5 et donc aussi douze galettes combinées 27, cette possibilité -d'établissement de deux réseaux X-Y sur chaque galette a pour résultat qu'on dispose au total d'au moins quarante-huit réseaux X-Y distincts pour établir 10 les interconnexions de mémoire X-Y requises. En considérant à présent le nombre de réseaux d'interconnexion X-Y distincts effectivement requis pour la mémoire considérée, il doit être entendu que vingt-trois de ces réseaux sont nécessaire, comme suit : douze réseaux X-Y pour l'interconnexion 15 des fils de conditionnement 12a des microplaquettes sur chacune des douze galettes de microplaquette 2 5, deux réseaux X-Y pour interconnecter en commun chacun des fils d'alimentation de microplaquette 19 et 20, huit réseaux X-Y pour interconnecter en commun chacun des fils respectifs parmi les huit fils d'adresse 16a 20 de chaque microplaquette, et un réseau X-Y destiné à connecter en commun toutes les lignes lecture-écriture de microplaquette 18a. En ce qui concerne les fils de sortie et d'entrée 22a et 24a de chaque microplaquette, il doit être entendu qu'aucune interconnexion X-Y de ceux-ci n'est requise pour la mémoire considérée, 2 5 étant donné que, comme il sera évident d'après la figure 1, chacun de ces fils est commun à une colonne respective de galettes alignées dans la pile, de telle sorte que chacun de ces fils sera ainsi déjà convenablement interconnecté par les bornes d'axe Z de part en part 32 respectives. 30 La mémoire considérée exige donc vingt-trois réseaux d'interconnexion X-Y distincts seulement, qui peuvent être aisément réalisés de diverses façons parmi les quarante-huit disponibles. Ainsi, pour la mémoire considérée, toutes les interconnexions de mémoire requises, y compris les interconnexions X-Y né-35 ccssaires, peuvent être réalisées dans la partie de mémoire 100 (figure 3) de la pile de mémoire générale 54, de teille sorte que les galettes d'interconnexion de pile 29 peuvent soit être éliminées, soit utilisées pour établir certaines interconnexions requi- 72 03181 2124319 ses par les galettes de circuits de sélection et d'excitation 30. Etant donné qu'il est hautement désirable que toutes les galettes de microplaquettes de mémoire 25 soient identiques pour des raisons d'économie de fabrication, la forme de réalisation considérée à 5 titre d'exemple utilise de préférence uniquement les galettes combinées 27 pour établir vingt-trois réseaux X-Y distincts requis, ce qui constitue un réseau de moins que les vingt-quatre réseaux X-Y distincts qu'ils peuvent offrir. Ainsi, bien que la galette de microplaquette de mémoire typique 2 5 de la figure 5 puisse of-10 frir des conducteurs X-Y supplémentaires en plus de ceux requis pour la connexion avec les bornes de sortie de microplaquette 10a, il doit être entendu qu'ils ne sont pas nécessaires dans la forme de réalisation prise à titre d'exemple et considérée ici. La façon particulière suivant laquelle les vingt-quatre 15 réseaux X-Y disponibles à partir des douze galettes combinées 27 peuvent être utilisés pour offrir les vingt-trois réseaux X-Y requis pour la mémoire considérée est la suivante. Chaque galette combinée 27 sera dotée d'un réseau d'interconnexion X-Y destiné à connecter en commun les fils de conditionnement de microplaquette 20 14a (qui comme on s'en souviendra ne sont pas des bornes de part en part) pour cette galette et pour amener la connexion commune résultante à une borne de part en part d'axe Z libre qui est différente pour chaque galette. Un. tel réseau X-Y est illustré d'une façon typique à la figure 8, qui représente la connexion commune 2 5 résultante amenée, par exemple, à la borne de part en part d'axe Z libre illustrée en 32a. Les onze autres galettes combinées peuvent, par exemple, amener leurs connexions communes résultantes à des bornes de part en part respectives parmi les onze bornes de part en part d1 axe Z libres de la même rangée et à la gauche de la bor-30 ne 32a, comme indiqué par les bornes de part en part 32b-32e à la figure 8. Ainsi, chacun des douze fils de conditionnement 14a sera disponible d'une façon unique aux extrémités de la partie de mémoire 100 (figure 3) conjointement avec les fils 16a, 18a, 22a et 24a pour la connexion à leurs unités respectives à la figure 1. 35 Comme indiqué précédemment, ces unités sont de préférence prévues sur les galettes de circuits de sélection et d'excitation 30. En plus du premier réseau d'interconnexion X-Y offert sur chacune des douze galettes combinées 27 pour les lignes de 72 03181 17 2124319 conditionnement 14a, onze- galettes combinées offriront en outre un second réseau X-Y prévu pour constituer les onze interconnexions X-Y restantes requises. A la figure 8, par exemple, on a illustré l'établissement d'un second réseau X-Y destiné à offrir les inter-5 connexions X-Y requises pour connecter en commun tous les fils lecture-écriture 18a des microplaquettes de mémoire. Comme indiqué précédemment, ces fils lecture-écriture 18a sont déjà connectés en commun à ceux sur les microplaquettes alignées d'autres galettes par leurs bornes de part en part d'axe Z respectives, de 10 telle sorte cet unique réseau d'interconnexion\X-Y suffit à les connecter tous en commun sans exiger une connexion à une borne de _ part en part d'axe Z libre, comme on le fait pour le réseau X-Y de fils de conditionnement. Il doit être entendu qu'un réseau X-Y analogue à celui prévu pour les fils de lecture-écriture 18a à la 15 figure 8 est convenablement prévu sur chacune des dix autres galettes combinées 27 afin d'offrir les dix autres connexions communes requises pour les huit fils d'adresse 16a et les deux fils d'alimentation 19 et 21, de manière à compléter les interconnexions X-Y requises pour la partie de mémoire 100. Bien entendu, si on 20 le désire, la partie métallique ou de masse des galettes pourrait être utilisée en tant que l'un des fils d'alimentation. D'une façon typique, chaque galette de la pile de mémoire peut avoir une superficie de 7,65 cm2 et une épaisseur de 0,45 mm, ce qui permet d'obtenir suivant la présente invention, une dan-25 sité de 150.OOO bits pour 16,4 cm^, ou même plus. Il doit être entendu que la présente invention n'est en aucune façon limitée aux formes de réalisation ci-avant et que bien des modifications peuvent y être apportées sans sortir 'du cadre du présent brevet. 72 03181 212^319 REVENDICATIONS 1. Ensemble utilisé dans une construction de mémoire numérique, caractérisé en ce qu'il comprend plusieurs galettes conductrices de l'électricité empilées sous pression et formant une 5 pile à trois dimensions possédant des axes X, Y et Z, les galettes se trouvant dans un plan X-Y et étant empilées dans le sens de l'axe Z, chaque galette offrant plusieurs bornes d'axe Z prévues dans les ouvertures respectives de la galette de manière à en être isolées ainsi que les unes par rapport aux autres, des bornes pré-10 déterminées au moins parmi les bornes d'axe Z étant des bornes de part en part qui sont alignées, respectivement, sur les galettes de manière à former des parcours d'axe Z isolés dans la pile en traversant les galettes de celle-ci, des moyens conducteurs maHéa-bles étant prévus entre les galettes adjacentes afin de connecter, 15 respectivement, les bornes d'axe Z alignées sur les galettes adjacentes, plusieurs microplaquettes d'élément de mémoire montées sur les galettes avec des galettes prédéterminées au moins possédant plusieurs microplaquettes qui y sont montées, chaque microplaquette possédant plusieurs fils de sortie, la mémoire numérique ayant 20 une organisation telle qu'une majorité de fils de sortie de chaque microplaquette requiert une connexion commune respective avec des fils correspondants de plusieurs autres microplaquettes sur plusieurs galettes différentes, et des moyens connectant cette majorité de fils de sorties des microplaquettes à des bornes d'axe Z de 2 5 part en part alignées respectivement sur leurs galettes respectives, de telle sorte que des parcours prédéterminés parmi les parcours d'axe Z offrent les connexions communes respectives requises. 2. Ensemble suivant la revendication 1, caractérisé en ce que chaque microplaquette contient plusieurs éléments de mémoi- 30 re semiconducteurs stables et des moyens décodeurs destinés à sélectionner un élément bistable particulier pour une opération de lecture ou d'écriture en réponse à des signaux appliqués aux fils de sortie d'adresse de microplaquette. 3. Ensemble suivant la revendication 2, caractérisé en ce 35 que 'la majorité de fils de sortie comprend les fils de sortie d'adresse de microplaquette. 4. Ensemble suivant la revendication 1, caractérisé en ce que les moyens conducteurs maHéables permettent en outre de connec 72 Q3181 19 2124319 ter électriquement des surfaces de galette--conductrices adjacentes, de telle sorte que chacun des parcours d'axe Z soit blindé coaxialement sur toute sa longueur. 5 5. Ensemble suivant la revendication 4, caractérisé en ce que les microplaquettes dont la majorité de fils de sortie doit être connectée respectivement en commun sont situées sur leurs galettes respectives de manière à être alignées dans le sens de 1'axe Z. 10 6. Ensemble suivant la revendication 1, caractérisé en ce que des galettes prédéterminées sont en outte dotées de conducteurs X-Y isolés interconnectant des bornes prédéterminées parmi leurs bornes d'axe Z respectives, chaque conducteur X-Y étant prévu dans une ouverture respective de sa galette associée de manière 15 à en être isolé et à être isolé des bornes d'axe Z aussi bien que d' autres conducteurs X-Y. 7. Ensemble suivant la revendication 6, caractérisé en ce que chaque conducteur X-Y est évidé à partir des surfaces de sa galette respective et en ce que les galettes adjacentes à cha- 20 que conducteur X-Y se combinent avec le blindage offert par les parties avoisinantes de la galette respective pour établir un blindage électrique complet pour ce conducteur. 8. Ensemble suivant la revendication 7, caractérisé en ce que l'organisation de la mémoire est également telle qu'une 2 5 connexion commune est requise entre au moins un fil de sortie de microplaquette prédéterminé de plusieurs microplaquettes sur une même galette et en ce qu'un conducteur X-Y prédéterminé est prévu sur une galette prédéterminée afin d'offrir cette connexion commune requise entre les fils de sortie de microplaquette prédéterminés. 30 9. Ensemble suivant la revendication 8, caractérisé en ce que l'organisation de la mémoire est en outre telle qu'elle exige que la connexion commune des fils de sortie de microplaquette prédéterminés des microplaquettes d'une même galette ne soit pas connectée aux fils de sortie de microplaquettes d'autres ga- 3 5 .lettes, en ce que les bornes d'axe Z auxquelles sont connectés des fils de sortie de microplaquette prédéterminés ne sont par conséquent pas prévues en tant que bornes de part en part, et en ce que le conducteur X-Y prédéterminé est connecté à une borne de 72 03181 20 2124319 part en part d'axe Z libre sur sa galette respective, de manière à s'étendre jusqu'à au moins une extrémité de la pile par l'intermédiaire d'un parcours d'axe Z respectif. 10. Ensemble suivant la revendication 9, caractérisé en 5 ce que les galettes comprennent un agencement alterné de galettes de microplaquette de mémoire et de galettes d'interconnexion et en ce que les microplaquettes sont prévues uniquement sur les galettes de microplaquette de mémoire et en un agencement analogue sur chacune de celles-ci. 10 11. Ensemble suivant la revendication 10, caractérisé en ce que chacune des galettes d'interconnexion sert à offrir des logements de microplaquette de mémoire appropriés et un espacement pour une galette de microplaquette de mémoire adjacente respective, et en ce que chacune des galettes d'interconnexion contient au 15 moins un conducteur X-Y connectant des bornes d'axe Z prédéterminées de cette galette. 12. Ensemble suivant la revendication 11, caractérisé en ce que la majorité de fils de sortie de chaque microplaquette eàt connectée à des bornes de part en part d'axe Z respectives de la 20 galette associée, en ce que le fil de sortie prédéterminé de chaque microplaquette est connecté à une borne d'axe Z respective de la galette associée qui n'est pas une borne de part en part mais est réalisée de manière à établir uniquement le contact avec la borne d'axe Z alignée particulière de sa galette d'interconnexion 2 5 adjacente respective, et en ce qu'un conducteur X-Y est prévu sur chaque galette d'interconnexion adjacente ayant besoin d'un tel conducteur pour connecter en commun ces bornes d'axe Z particulières alignées de manière à établir les connexions communes requises des fils de sortie prédéterminés pour sa galette de microplaquette 30 de mémoire respective.