FR 2121869 A1 19720825 FR 7201339 A 19720114 72 01339 1 2121869 L'invention concerne un dispositif d'enregistrement constitué de dispositifs à couplage de charges. Les articles de W.S. Boyle et G.E. Smith, "Charge Coupled Semiconductor Devices", Bell System Technical Journal" avril 197C5 page 587, 5 et de G. F. Amelio, M. F. Tompsett et G. E. Smith, "'Expérimental Vérification of the Charge Coupled Device Concept*' page 593 de la mâme revue, décrivent des dispositifs semiconducteurs à couplage de charges. Les charges sont enregistrées dans des puits de potentiel créés à la surface d'un semiconducteur, et des.tensions sont utilisées pour déplacer les charges le long de cette surface. Plus précisément, ces charges sont des porteurs minoritaires enregistrés sur les interfaces silicium (Si)-bioxyde de silicium (SiC^) des condensateurs MOS. Elles sont transférées de condensateur à condensateur sur le même substrat, par manipulation des tendions appliquées à ces condensateurs . L'invention utilise des dispositifs et des circuits à condensateurs du type décrit ci-dessus, et comporte des caractéristiques de structures supplémentaires, décrites plus en détail dans ce qui suit, permettant le branchement des condensateurs, et leur fonctionnement en mémoire, par exemple du type à courants coïncidents dans lesquels seuls les mots peuvent être 20 sélectionnés. Un aspect de l'invention peut être mis en pratique dans un dispositif d'enregistrement comportant un premier et un second condensateur constitués d'une première et d'une seconde plaque conductrices c&te à c8te, espacées d'une couche semiconductrice ou support par une couche isolante relativement mince. Selon un mode préféré de réalisation de l'invention, le dispositif comporte un moyen pour enregistrer l'information dans ce dispositif, consistant à envoyer des porteurs de charge dans la région de la couche semi-conductrice adjacente à la première plaque, et à appliquer à la première et à la seconde plaque des potentiels dans un sens tel que les porteurs de charge soient transférés vers le second condensateur; une ligne couplée à une région de la couche semiconductrice proche de la première plaque; et un moyen pour lire l'information enregistrée dans le dispositif, consistant à appliquer des tensions aux premier et second condensateurs, dans un sens tel que les charges 2^ enregistrées dans le second condensateur soient transférées vers la ligne, un moyen pour maintenir simultanément la ligne à un potentiel tel qu'au moins quelques uns des porteurs constituants la charge du second condensateur, circulent dans la ligne; et un moyen couplé à la ligne pour lire un indicateur visuel de la circulation des porteurs de charges entre le second condensateur et la 40 1:L8ne ■ 25 30 72 01339 2 2121869 Un autre aspect de l'invention peut être mis en pratique dans une mémoire de dispositifs à couplage de charges, dans laquelle, une première série de conducteurs est placée sur un substrat semiconducteur, parallèlement à des rangées d'emplacements de mémoire sur la surface du 5 substrat. Une seconde série de conducteurs numériques est placée dans le sens des colonnes des emplacements de mémoire. Selon un mode préféré de réalisation de ce dernier aspect de l'invention, la première série de conducteurs est couplée au substrat uniquement en des régions espacées le long de sa longueur, de manière que 10 chacune de ces régions comporte un emplacement d'enregistrement de charges qui est un élément d'un emplacement d'enregistrement correspondant mentionné ci-dessus. Chacun des conducteurs de la seconde série est formé dans le substrat et placé de manière à pouvoir envoyer des porteurs de charge minoritaires à tout emplacement d'enregistrement de charges le long dUne colonne 15 correspondante d'emplacements d'enregistrement. Une troisième série de lignes de commandes ou de conducteurs est également prévue, chacun de ces conducteurs désservant une rangée des emplacements d'enregistrement. Chaque conducteur de cette troisième série est couplé au substrat en des régions espacées le long de sa longueur, cette région commandant la conduction des porteurs de 20 charges minoritaires entre les emplacements d'enregistrement de charge de cette rangée et les conducteurs numériques respectifs. D'autres caractéristiques et avantages de l'invention ressortiront de la description qui va suivre, donnés uniquement à titre d'exemples non limitatifs, en référence au dessin annexé dans lequel : 25 - la figure 1 est une vue en plan de la mémoire conforme à un mode de réalisation de l'invention; - les figures 2 et 3 sont des vues en coupe le long des lignes 2-2 et 3-3 respectivement, de la figure 1; - la figure 4 est une vue en coupe similaire à celle repré-30 sentée sur la figure 2, mais sur laquelle quelques détails de la figure 2 ont été supprimés; - la figure 5 est un schéma des formes d'onde du système de la figure 1; - la figure 6 est un schéma synoptique d'un autre mode de 35 réalisation de l'invention; et - la figure 7 est une vue en plan représentant une modification de la structure des lignes de mots de la mémoire de la figure 1. 72 01339 3 2121869 Dans la description suivante, référence sera faite aux figures 1, 2 et 3. La mémoire représentée comporte un substrat 10 en un matériau semi-conducteur tel que du silicium de type n,: Plusieurs lignes de bits conductrices du type de conductivitë p+, trois d'entre elles étant 5 représertées en B^, et sont formées dans le substrat, par exemple en diffusant une certaine quantité de matériau de type p-,tel que le bore, dans le substrat. Le substrat et les lignes de bits sont recouverts par une couche isolante 12, formée par exemple de bioxyde de silicium (SiO^). Plusieurs paires de lignes de mots conductrices W^a, 10 V! et W„ , W_, en un métal tel que l'aluminium ou similaire, sont placées 2.0 ja jd sur le substrat. Sur la plus grande partie de leur longueur, ces lignes sont espacées du substrat par une couche en bioxyde de silicium relativement O épaisse, par exemple d'une épaisseur comprise entre 10.000 et 15.000 A. En des points espacés le long des lignes de mots, tels que 14 et 16, par exemple, 15 les lignes sont espacées du substrat de silicium par une couche très mince de O SiO^, d'environ 1000 A, Chaque paire de"plaques" telles que 14 et 16, constitue un emplacement de mémoire tel que 1-1. L'une des plaques 14 est appelée plaque "d'enregistrement" et l'autre plaque 16 est appelée plaque "de commande" pour des raisons qui seront données plus loin. 20 Les divers emplacements de mémoire, tels que 1-1, 1-2 et 1-3 sont disposés dans une matrice, et sont associés (d'une manière qui sera décrite ci-dessous) avec des conducteurs respectifs de bits ou de colonnes, tels que ®1® ^2 6t ®3' k0S divers emplacements de mémoire de la matrice sont également associés avec des paires de conducteurs de mots ou de rangées, telles que W^; 25 Wlb5 W2a' W2b' et W3a' W3b" Chaque ligne de bits(telle que B^) est espacée d'une distance de par exemple 0,0048 mm à 0,012 mm des plaques d'enregistrement (telles que 14, 14ji et 14b)dans le sens de sa longueur, et est espacée d'une faible O distance, (environ 1000 A) des plaques de commande 16, 16a et 16Jj dans le 30 sens de sa longueur. Le dernier petit écart mentionné est obtenu en chevauchant les plaques de commande et en les espaçant uniquement par la région mince de la couche de SiO^. Ce petit écart est indiqué sur la figure 2. L'écart relativement grand mentionné ci-dessus entre les plaques d'enregistrement dans chaque colonne et la ligne de bits pour cette colonne sert au découplage 35 électrique de ces plaques d'enregistrement de la ligne de bits. (Il faut noter qu'un espace même plus grand entre une ligne de bits et les plaques d'enregistrement associées aux autres lignes de bits assure un découplage de ladite ligne des plaques d'enregistrement qui ne lui sont pas associées). 72 01339 4 2121869 Par conséquent, la proximité des saillies 20 et des plaques de commande 16 assure un bon couplage électrique entre chaque ligne de bits et les condensateurs de commande (les plaques 16, la couche mince isolante de SiO^ et le semiconducteur commun 10) associés à cette ligne de bits, comme il sera décrit 5 plus lcfa. Le système de la figure 1 comporte également une source de tension de commande 22 qui applique des impulsions négatives 0 0 0 0c2> et ainsi de suite, aux diverses lignes de mots et W^. Comme indiqué sur la figure 5, une impulsion 0g est comprise entre une base de -10 V et 10 soit un niveau nul soit un niveau plus négatif, tel que -15 V. Un impulsions 0 peut être comprise entre une ligne de base zéro et -20 V. L'impulsion 0 c c d'une paire d'impulsions 0^ et 0g chevauche en partie (et ses bords peuvent coïncider avec) l'impulsion 0^ de cette paire. Chaque paire d'impulsions est engendrée indépendament de toute autre paire, comme il sera décrit plus loin. 15 Une source de signaux d'écriture 24 est reliée aux lignes de bits. Trois amplificateurs de lecture, représentés par le seul bloc 26, sont également couplés aux trois lignes de bits. Le fonctionnement de la mémoire de la figure 1 suppose la commande di transfert des charges entre les lignes de bits et 1'enregistre- 20 ment d'emplacements sélectionnés de la matrice. Dans un but pratique, la description du fonctionnement qui suit est limitée au fonctionnement de l'emplacement 1-1, à l'intersection de la ligne avec les lignes de mots W. et W.. . la 1b Avant de décrire le fonctionnement de l'emplacement d'enregis-25 trement 1-1, il sera fait référence à l'emplacement d'enregistrement comportant 14b et 16b. En réponse à la présence d'une impulsion de tension négative sur une ligne de mots telle que W^j toutes les plaques de commande 16b, 16e et 16h le long de cette ligne sont placées au même potentiel. Un puits de potentiel est créé dans la région du substrat 10 adjacente à chaque plaque de 30 commande 16, comme représenté par la ligne en pointillé 30 sur la figure 4. Ces puits se produisent sur les plaques de commande, car elles sont proches l'une de l'autre, et par conséquent, couplées électriquement étroitement au substrat, tandis que les parties restantes de chaque ligne de mots W^, un peu plus espacées (au moins par un multiple de 10) du substrat, sont découplées 35 du substrat. Si des porteurs minoritaires (des trous dans cet exemple) apparaissent à la surface du silicium dans la région adjacente à la plaque de commande telle que 16h, lorsque 16h est rendu très négatif, ces porteurs sont attirés sous la plaque de commande, comme indiqué par les signes "plus" sur 72 01339 5 2121869 la figure 4. Il faut noter que sur cette figure 4, la ligne B^ et, plus précisément, sa projection 20, ont été supprimées de façon à représenter le puits de potentiel 30. La fonction de la plaque de commande consiste à coupler la 5 charge entre la ligne de bits (sous la forme de la région p+) et le condensateur d'enregistrement. La charge peut être transférée entre la ligne de bits et le condensateur d'enregistrement de l'emplacement, lorsque la . plaque de commande (électrode) est rendue plus négative que le potentiel de la ligne de bits. Plus exactement, une tension négative appliquée à l'élec-10 trode de commande forme une couche d'inversion (qui peut être constituée par un "canal" de trous) entre la ligne de bits p+ et le condensateur d'enregistrement. La condition nécessaire pour former ce canal de conduction est que la tension de commande 0^ (-20 V dans cet exemple) soit plus négative que la somme de V„ (la tension de la ligne de bits) et V^, la tension de seuil. D X 15 La tension de seiiil est équivalente à la tension de seuil d'un dispositif MOS, et sa valeur dépend d'un certain nombre de facteurs tel que la résisti-vité du substrat constituant le canal. A titre d'exemple, peut être égal à 2 V. Le résultat de la circulation des charges, qui se produit 20 lorsque 0^ est suffisamment négative est qu 'un puits de potentiel similaire se forme sous la plaque du condensateur d'enregistrement, ou que l'électrode 14b se remplit. Les charges (trous) étant introduits, le potentiel de surface sous l'électrode d'enregistrement 14]j tend à s'approcher du potentiel de la ligne de bits B^. 25 Pour l'explication suivante, il est supposé que la présence de trous sous une plaque d'enregistrement indique le chiffre binaire (bit) 1, et que l'absence de trou sous la plaque d'enregistrement indique l'enregistrement du bit 0. Comme il est déjà supposé, pour écrire un 1 dans un emplacement de matrice, tel que celui considéré ici, .1-1, la ligne de bits B^ est placée au 30 potentiel de la masse, et simultanément, une impulsion négative 0^ de -20 V est appliquée à la ligne de mots et une impulsions de -15 V est appliquée à la ligne de mots (Les lignes de mots b restantes, et W^, sont maintenues à un potentiel nul ou au potentiel de la masse, et les lignes de mots W„ £ W„ sont maintenues à -10 V. Ceci retient l'information précédemment 2a 3a 35 enregistrée dans les emplacements situés le long des lignes de mots Wet W^)• La ligne de bits B^ étant d'un type de conductivité p+, et étant relativement positive par rapport aix -20 V appliqués à la plaque de commande 16, cette ligne 72 01339 6 2121869 de bits agit en source de porteurs minoritaires (trous) et ces trous passent dans la région du substrat située sous la plaque d'enregistrement 14, cette dernière étant à un potentiel de -15 V. A ce point, il est mentionné qu'il n'est pas nécessaire d'appliquer une tension négative croissante aux plaques 5 d'enregistrement, comme dans le cas de l'enregistrement dans un emplacement de mémoire. Cependant, la présence de cette tension négative croissante sur cette plaque à un niveau de par exemple -15 V présente un certain avantage, car sa présence tend à faire pénétrer les porteurs de charge (qui pourraient circuler en l'absence de tension) dans le puits de potentiel situé sous 10 la plaque d'enregistrement. Pour écrire un 0 dans l'emplacement de mémoire 1-1 considéré ici, il faut utiliser le même procédé que décrit ci-dessus, sauf que la ligne de bits B^ est placée, pendant l'impulsion négative 0c^j à un potentiel (tel que -20 V) situé au-dessous du potentiel du puits d'enregistrement. Par 15 conséquent, aucune charge n'est transférée vers le puits d'enregistrement; en fait,toute charge existant dans ce puits tend à circuler depuis ce puits vers la ligne de bits. Par conséquent, lorsque l'impulsion négative 0^ se termine, il n'y a plus de trou représentant le bit 0, enregistré sous la plaque d'enregistrement. 20 Comme il a déjà été mentionné, pendant l'écriture du mot W^,xles lignes et sont maintenues au potentiel de la masse. Par conséquent, même si une ligne de bits telle que agit en source de porteuis minoritaires (trous), ces trous ne sont pas transférés par les plaques de commande telles que 16a. et 16b. En outre, les lignes de mots et W^a sont à -10 V lorsqu'elles 25 sont au repos et par conséquent, toute information précédemment enregistrée sur les plaques 14a et 141s y restent. Avec un matériau tel que le silicium de type n} le temps d'enregistrement qui peut être prévu est de l'ordre de 10 s, ce qui convient fort bien à de nombreuses applications de mémoire. La lecture de la sortie de la mémoire est similaire à l'écriture 30 d'un 0, sauf que le potentiel sur l'électrode d'enregistrement est rendu plus négatif (dans cet exemple il est augmenté par rapport à la masse). Ceci force les charges (si elles existent) enregistrées sous l'électrode d'enregistrement à circuler dans la ligne numérique ou vers un puits intermédiaire créé par le potentiel appliqué à l'électrode de commande si V (le potentiel B 35 de la ligne de bits) est plus négatif que 0^ (le potentiel de l'électrode de commande). Cependant, si 0 est plus négatif que V , ceci signifie que l'élec- c B trode de commande induit un canal de conduction entre la ligne numérique 72 01339 7 2121869 et la cellule d'enregistrement. Dans ce cas, le canal de conduction induit s'étend en effet entre la ligne de bits et la région adjacente au condensateur d'enregistrement, et supprime toute charge enregistrée sous le condensateur d'enregistrement. 5 Pour lire l'information enregistrée en un emplacement tel que 1-1, la ligne de bits B^ est placée à une tension négative telle que -20 V, la plaque d'enregistrement est élevée à un potentiel de, par exemple 0 V, et une impulsion plus négative ou de -20 V, 0c-p est appliquée à la ligne de mots De cette façon, la plaque de commande 16 ast rendue 10 plus négative que la plaque d'enregistrement 14, et si la surface située sous la première enregistre des trous,(représentant le bit 1) cas trous sont transférés depuis la surface située scus la plaque d'enregistrement, sous la commande de la plaque de commande, vers la ligne de bits B^. Le passage de ces porteurs minoritaires vers la ligne de bits B^ entraîne la 15 circulation du courant dans cette ligne, ce courant pouvant être détecté soit sous la forme d'un courant, soit sous la forme d'une variation de tension, par l'amplificateur de lécture situé à l'intérieur du bloc 26 relié à la ligne B^. En général, une impulsion de fixation peut être appliquée à l'amplificateur de lecture par l'intermédiaire de la ligne 28, pour mettre en 20 circuit cet amplificateur, uniquement pendant l'intervalle de lecture (pendant l'impulsion négative 0C^)- Pour permettre l'établissement de la tension sur la ligne de bits Bp avant la détection de la charge située sous la plaque d'enregistrement 14, le front d'onde de l'impulsion de -20 V sur la ligne de bits B^ 25 peut se produire avant le front d'onde positif de l'impulsion sur la ligne de mots Wj_a* Pour la même raison, le front d'onde négatif de l'impulsion de -20 V appliquée à la ligne de mots ^21 Peut se produire entre les fronts d'onde de l'impulsion de la ligne de bits de l'impulsion 0X^* (Cette dernière synchronisation n'est pas représentée sur la figure 5). 30 Un 0 peut être lu dans un emplacement de mémoire, exactement de la même manière que décrite ci-dessus. Cependant, si le condensateur formé par la plaque d'enregistrement enregistre un 0 (absence de trous), aucune charge n'est transférée entre 14 et la ligne de bits B^, en passant par 16, en réponse à l'impulsion négative 0C^* Par conséquent, l'amplificateur 35 de lecture relié à cette ligne produit un signal de sortie d'amplitude pratiquement nulle, représentant la lecture du bit 0. Après la lecture d'un mot d'information, la même information peut être "régénérée" (écrite à nouveau 72 01339 8 2121869 dans les mêmes emplacements le long de la ligne de mots) de la même manière que déjà décrite pour l'opération d'écriture. Dans le mode de réalisation de l'invention représenté sur la figure 1, l'information est enregistrée électriquement dans la mémoire, 5 et lue électriquement à partir de cette mémoire. Cependant, il est bien entendu que cette information peut être enregistrée de toute autre façon, par exemple par rayonnement lumineux par exemple, ou par la chaleur. Dans le premier cas, l'information peut être enregistrée initialement dans un support d'enregistrement optique tel que la mémoire holographique 40 de la 10 figure 6. Chaque hologramme peut occuper un espace relativement petit sur un support d'enregistrement tel qu'un film photographique, un matériau photochromatique ou un matériau magnétique tel que le manganèse au bismuth. Tandis que dans la pratique chaque hologramme peut enregistrer 1000 bits ou davantage, en ce qui concerne l'invention, chaque hologramme peut contenir 15 9 bits d'information, et l'image reconstruite de l'hologramme peut être constituée de neuf zones superposées aux neuf plaques de commande 16 de la mémoire de la figure 1. En réponse à la sélection d'un emplacement d'enregistrement (la déviation du faisceau 42 du laser 40 en cet emplacement par le déflecteur 20 lumineux 46), l'image reconstruite de l'hologramme sélectionné se superpose à la mémoire 48 de l'invention. Un 1 apparaît comme une source lumineuse intense à la plaque de commande, et un 0 apparaît comme une zone sombre à une plaque de commande. Dans ce mode de réalisation de l'invention, les plaques de commande, sont constituées de conducteurs transparents, ou bien, 25 la lumière brille à travers le substrat de silicium. Dans l'un ou l'autre cas, la lumière, lorsqu'elle existe, fait engendrer des porteurs minoritaires (des trous), qui peuvent être enregistrés puis lus ultérieurement de la même manière que déjà décrit. En outre, les neuf bits peuvent être enregistrés simultanément et peuvent être lus un mot à la fois. 30 La mémoire de la figure 1 peut être réalisée par des techniques bien connues des spécialistes. La réalisation démarre par le substrat 10 de type n. L'échantillon de lignes de bits peut alors être placé sur le substrat à l'aide d'un masque convenable et par photorésistance. Ensuite, les régions de la couche photorésistante correspondant aux lignes de bits peuvent être 35 supprimées (par exemple par décapage) et les lignes de bits formées en diffusant suffisamment de bore à travers le substrat pour réaliser des lignes conductrices de type P+. Ensuite, le reste de la couche photorésistante peut 72 01339 9 2121869 être supprimé de la surface du substrat, et une couche épaisse en bioxyde de silicium 12, peut être obtenue thermiquement sur la surface. Puis, à l'aide des techniques similaires à celles décrites ci-dessus, les échantillons des plaques d'enregistrement et de commande peuvent 5 être formés sur la surface de l'isolant 12 en SiC^. Le bioxyde de silicium aux emplacements des plaques d'enregistrement et de commande, peut ensuite être entièrement décapé. Puis une couche supplémentaire de SiOj peut être O déposée sur une épaisseur d'environ 1000 A. Après cette étape, une couche métallique, par exemple en alu-10 minium, peut être formée sur toute la surface du bioxyde de silicium, par exemple par évaporation sous vide. Puis, à l'aide des techniques similaires à celles déjà décrites, les parties de la couche métallique, autres que celles occupées par les lignes de mots et les plaques de commande et d'enregistrement peuvent être décapées. 15 Comme mentionné ci-dessus, le temps d'enregistrement des cellules de la mémcire de l'invention est de l'ordre de 10 s environ. Après cela, la production des porteurs minoritaires par un procédé thermique est suffisante pour affecter l'information enregistrée. Cependant, le temps d'enregistrement de la mémoire peut être accru en utilisant un système de 20 "rafraîchissement de la mémoire". Ici, l'information enregistrée dans la mémoire est lue périodiquement et réintroduite dans les mêmes emplacements par exemple à l'aide de plusieurs registres à décalage. Bien que pour illustrer l'invention, la mémoire décrite ci-dessus soit représentée avec un substrat en silicium de type n et des 25 lignes de bits conductrices p+, un certain nombre d'autres constructions sont également possibles. Par exemple, le substrat de silicium peut être de type p et les lignes de bits conductrices de type n. Ici, avec des tensions de fonctionnement convenables, si la ligne de bits fonctionne comme source de porteurs minoritaires, elle produit des électrons plutôt que des trous. 30 II est également possible de fabriquer la mémoire à l'aide d'un substrat en saphir avec une couche relativement mince de silicium sur une surface du saphir, effectuant la même fonction que le substrat de silicium de la mémoire illustrée. Comme dans cette mémoire, si le semiconducteur est du silicium de type n, chaque ligne de bits peut être une région de cette 35 cou;hs de silicium très dopée avec des impuretés pour obtenir un conducteur de type p+. Les autres éléments de la mémoire peuvent être similaires à ceux représentés sur les(figures 1 à 3. 72 01339 10 2121869 Un certain nombre de dimensions d'une mémoire classique telle que celle représentée sur la figure 1 est donné ci-dessous uniquement à titre d'exemple : Largeur des lignes de mots et de bits : 0,0073 mm 5 Espace entre les deux lignes d'une paire : de moins de 0,0024 mm à 0,0073 mm Espace compris entre la ligne W et la ligne immédiatement adjacente : 0,0073 mm Les plaques de commande peuvent être plus proches des plaques 10 d'enregistrement que le reste des lignes W et W , comme représenté sur la D cl figure 7. Dans ce cas, la limite inférieure de l'écartement (0,0024 mm ou moins) est située de préférence entre chaque plaque de commande et sa plaque d'enregistrement, et le reste de la ligne peut être espacé d'environ 0,0073 mm de la ligne de sa paire. 15 Quelques avantages importants de la mémoire de l'invention sont les suivants : chaque emplacement de mémoire nécessite uniquement deux condensateurs MOS de très petites surfaces, et par conséquent, la mémoire est simple, compacte et économique. Une autre caractéristique de la mémoire est qu'aucun contact métal-silicium n'est nécessaire dans la cellule d'enregis-20 trement. Une autre caractéristique de la mémoire est la définition des. emplacements d'enregistrement de charge par les régions espacées le long des conducteurs de mots dans les régions couplées étroitement au substrat semiconducteur, avec les lignes de commande qui sont couplées, en des régions 25 espacées sur leurs longueurs au substrat, et qui commandent le transfert des porteurs de charges entre les emplacements d'enregistrement de charges respectifs et les lignes numériques de la mémoire. Il va de soi que l'invention décrite est susceptible de nombreuses modifications ou variantes sans pour autant sortir de son cadre. 72 01339 11 2121869 REVENDICATIONS 1 - Dispositif d'enregistrement à couplage de charges comportant un premier et un second condensateur comprenant une première et une seconde plaque conductrices côte à côte, relativement proches l'une de l'autre, séparées 5 chacune d'un semiconducteur commun d'un type de conductivité donné par une couche isolante relativement mince; ledit dispositif étant caractérisé en ce qu'il comporte un moyen pour enregistrer l'information dans ce dispositif, comprenant un moyen pour envoyer des porteurs de charges dans la région de la couche semiconductrice adjacente à la première plaque, et un moyen pour 10 appliquer à la première et à la seconde plaque des potentiels dans un sens tel que les porteurs de charges soient transférés vers Te second condensateur; une ligne couplée électriquement à une région de la couche semiconductrice proche de la première plaque; et un moyen pour lire l'information enregistrée dans le dispositif, comportant un moyen pour appliquer les tensions aux premier 15 et second condensateurs dans un sens tel que les charges enregistrées dans le second condensateur soient transférées dans la ligne, un moyen maintenant simultanément la ligne à un potentiel tel qu'au moins quelques uns des porteurs constituant la charge du second condensateur circulent dans là ligne, et un moyen couplé à la ligne pour détecter un signal indiquant la circulation des 20 porteurs de charge entre le second condensateur et la ligne. 2 - Dispositif d'enregistrement à couplage de charges selon la revendication 1, caractérisé en ce que le moyen d'enregistrement pour aivoyer les porteurs de charges applique ces porteurs de charges depuis la ligne à la couche semiconductrice adjacente à la première plaque. 25 3 - Dispositif selon la revendication 1, caractérisé en ce que le moyen d'enregistrement appliquant les porteurs de charges comporte une source lumineuse. 4 - Dispositif selon la revendication 1, caractérisé en ce qu'il consiste en une mémoire à l'état solide dans laquelle la ligne est un conducteur 30 formé dans la couche semiconductrice, en un matériau de type de conductivité différent de celui de la couche semiconductrice. 5 - Dispositif selon la revendication 1, caractérisé en ce qu'il consiste en une mémoire comportant deux conducteurs, l'un de ces conducteurs étant relié à chaque plaque, et chaque conducteur étant espacé du support 35 semiconducteur par une région relativement épaisse de la couche isolante, ces conducteurs étant utilisés pour relier le moyen appliquant la tension aux plaques de condensateurs. 72 01339 12 2121869 6 - Dispositif selon la revendication 1, caractérisé en ce que, associé à d'autres dispositifs du même type, il constitue une mémoire formée sur une seule couche semiconductrice; la première et la seconde plaque de chaque dispositif d'enregistrement constituent une paire, et les paires de 5 plaques des dispositifs d'enregistrement respectifs sont disposées en rangées et colonnes par rapport à la surface de la couche semiconductrice; plusieurs lignes, une ligne par colonne de paires, chaque ligne étant adjacente et couplée électriquement aux régions de la couche semiconductrice proche de la première plaque dans chaque paire dans sa colonne, et espacée d'une 10 distance relativement grande et découplée électriquement du second condensateur de chaque paire dans sa colonne, le moyen de lecture comportant plusieurs lignes de mots, une paire de lignes par rangée; une ligne de mots de chaque paire étant reliée à chaque première plaque dans sa rangée, et l'autre ligne de mots de la paire étant reliée à chaque seconde plaque de sa rangée; les 15 lignes de mots étant espacées du semiconducteur ou de la couche par une couche relativement épaisse en matériau isolant. 7 - Dispositif selon la revendication 6, caractérisé en ce que chaque ligne de colonne est un conducteur formé dans la couche semiconductrice en un matériau d'un type de conductivité différent du type de conductivité donné. 20 8 - Dispositif d'enregistrement à couplage de charges comportant un substrat semiconducteur; une première série de conducteurs, parallèle aux rangées d'emplacements d'enregistrement à l'intérieur du substrat; et une seconde série de conducteurs numériques parallèle aux colonnes des emplacements d'enregistrement à l'intérieur du substrat, caractérisé en ce que chaque conducteur 25 de la première série est couplé au substrat, uniquement en des régions espacées dans le sens de sa longueur, chaque région d'un conducteur d'enregistrement étant couplée au substrat comporte un emplacement d'enregistrement de charges; chacun des conducteurs de la seconde série étant formé dans le substrat et placé de manière à envoyer des porteurs de charges vers tout emplacement d'en-30 registrement de charges, le long de la colonne correspondante des emplacements d'enregistrement; et une troisième série de lignes de commande, chaque ligne de commande de-sservant une rangée d'emplacements d'enregistrement, et étant couplée au substrat en des régions espacées dans le sens de sa longueur pour la commande de la conduction des porteurs de charges minoritaires entre les 35 lignes numériques respectives et les emplacements d'enregistrement de charges disposés le long de cette ligne de commande. 9 - Dispositif selon la revendication 8, caractérisé en ce que la seconde série de conducteurs et les lignes de commande sont placées dans la même direction sur le substrat. 72 01339 13 2Î21869 10 - Dispositif selon la revendication 8, caractérisé m ce qu'il est utilisé dans un système comportant un moyen couplé à la seconde série de lignes, et fonctionnant sélectivement pour leur appliquer des tensions telles que certaines des lignes de cette seconde série constituent des 5 sources de porteurs de charges pendant certaines périodes de fonctionnement, et agissent comme drains pour les porteurs de charges pendant d'autres périodes de fonctionnement; et un moyen couplé aux lignes de commande et fonctionnant en réponse à des tensions qui leur sont appliquées pendant lesdites certaines périodes et autres périodes de fonctionnement, pour 10 créer,dans la région espacée, des canaux de conduction pour les porteurs de charges entre les emplacements d'enregistrement de charges dans le sens de la longueur et les conducteurs de la seconde série.