FR 2133582 A1 19721201 FR 7209915 A 19720316 72 09915 1 2133582 La présente invention est relative aux cellules de mémoire à transistor à effet de champ (FET). De telles cellules de mémoire utilisent habituellement des paires de transistors reliées en interversion, c'est-à-dire dans lequel le drain de chaque transistor est directement relié à la porte de l'autre 5 transistor de chaque paire. Chacun des transistors est muni d'une impédance de charge. Afin de réduire la dissipation d'énergie, il est absolument essentiel que l'impédance de charge soit élevée. Il est aussi d'une importance critique, que tous les transistors parasites soient maintenus en état hors circuit afin de ne pas interférer avec le fonctionnement de la cellule. 10 Pu fait du désir d'avoir une impédance de charge élevée, on a souvent réalisé celle-ci sous forme d'un FET. Néanmoins, même l'utilisation de cet expédient ne fournissait pas toujours une impédance aussi élevée qu'il était souhaité. Dans la présente invention l'impédance est substantiellement accrue grâce à la fabrication des transistors de charge avec une couche d'oxyde de 15 silicium relativement épaisse pour la région de canal. La conductivitê du dispositif est inversement proportionnelle à l'épaisseur d'oxyde et partant, la plus grande épaisseur se traduit par une imoédance de charge plus élevée. Par "relativement épaisse" il convient d'entendre une épaisseur de l'ordre de 5000 A approximativement. 20 Un autre problème dans l'art antérieur est la nécessité d'éliminer les effets de transistor parasites» à savoir, les effets de conducteurs métalliques qui, passant au dessus des régions diffusées espacées, ne manquent □as de provoquer un effet transistor indésirable et non intentionnel. En conséquence, un objet essentiel de la présente invention est de 25 fournir une cellule de mémoire à transistor à effet de champ intégrée dans laquelle, les impédances de charge sont incorporées sous la forme de transistor à effet de champ formé avec des régions de canal en oxyde de silicium relativement éoaisse afin de fournir des impédances de. charge élevées et une dissipation d'énergie réduite. 30 Un autre objet important de la présente invention est l'élimination des effets de transistor parasite. Ceci est réalisé en maintenant la tension source-porte du transistor parasite au-dessous de la tension de seuil, de. telle sorte que le dispositif parasite soit maintenu dans un état hors circuit. La tension de seuil est rendue élevée en formant le dispositif narasite avec 35 une épaisseur relativement importante d'oxvde de silicium du fait que la tension de seuil e=t proportionnelle è l'épaisseur d'oxyde. Cette précaution serait par elle-même insuffisante du fait que les transistors de charge sont également constitués oar une épaisseur d'oxyde relativement importante et qu'ils doivent être rendus conducteurs. Néanmoins, le dispositif parasite 40 est ainsi conçu que sa tension de source est relativement élevée. Comme 72 09915 2 2133582 le voltage de seuil est fonction de la racine carrée de la différence entre les tensions de source et de substrat, cet expédient élève la tension de seuil du dispositif parasite jusqu'à un niveau où il est maintenu non conducteur alors aue les dispositifs de charge à dépôt d'oxyde épais sont conduc-5 teurs. Dans les dessins reorésentant l'invention: La figure 1 est un diagramme de circuit schématique reorésentant une cellule de mémoire conforme à la présente invention; La figure 2 est une vue en Dlan de la cellule de mémoire telle qu'elle 10 est réalisée dans une tranche intégrée et La figure 3 représente de quelle façon un modèle de cellules de mémoire est disposé sur la tranche. Si l'on se reporte maintenant aux figures 1 et 2 considérées dans le détail, les numéros de référence 11, 12 désignent de façon générale une paire de transistors à effet de champ actifs dotés 15 de sources respectives 13, 14 reliées à la ligne de masse 15. Les dispositifs 11, 12 sont en outre munis des drains 16, 17 et des portes 18, 19 respectivement. Le drain 16 du dispositif 11 est relié par la ligne 20 à la porte 19 du dispositif 12. De la même façon, le drain 17 du dispositif 12 est relié par la ligne 21 à la oçrte 1B du dispositif 11 assurant de la sorte 20 la réalisation d'un dispositif à couplage croisé direct bien connu dans l'art antérieur. Les numéros de référence 22, 23 désignent de façon générale les dispositifs de charge dont chacun est doté d'une- source 24, 25 qui coïncide avec les drains 16, 17 des dispositifs actifs 11, 12. Les dispositifs de charge 22, 25 23 sont en outre munis des drains 26, 27 et des portes 26, 29 respectivement. Les drains 26, 27 sont reliés à la ligne d'alimentation de drain 30. Le transistor à effet de champ oarasite est désigné de façon générale par le numéro de référence 31 et il comprend une source 32 qui coïncide avec les drains 26, 27 des dispositifs de charge 22, 23. Le dispositif narasite 30 31 est en outre muni d'un drain 33, leouel est relié à la ligne d'alimentation de porte 34. Cette dernière fournit la tension de porte par la ligne 3&' aux portes 2B, 29 des dispositifs de charge 22, 23. La porte 35' du dispositif parasite 31 est reliée à la ligne 36*. Les numéros de référence 35, 36 désignent de façon générale les transis-35 tors d'entrée/sortie-reliés par les électrodes 37, 30 aux lignes de bit at de détection 39, 40 et une connexion est également assurée par les électrodes 41, 42 avec les drains 16, 17 des dispositifs actifs 11, 12. Les dispositifs 35, 36 sont en outre munis des portes 43, 44 elles mêmes reliées par les lignes 45, 46 à la ligne de mot 47. 40 Les numéros de référence 46, 49, 50, 51, 52, 53, de la figure 2 désignent 72 09915 3 2133582 des trous conducteurs s'étendant des diffusions respectives situées en Dosition inférieure pour rejoindre la métallisation située au-dessus. Dans la figure 3, le dispositif grâce auauel le modèle de la figure 2 est répété dans la tranche est reDrésenté. 5 Le fonctionnement de la cellule de mémoire est le suivant: les disposi tifs actifs 11, 12 constituent un flip-floo grâce auquel un dispositif peut conduire le courant, cependant que l'autre des dispositifs est mis hors circuit. Le drain du transistor conducteur sera à un niveau de ootentiel relativement bas alors que le drain du transistor coupé sera à un niveau 10 de potentiel relativement élevé. Le flin-flop peut être établi dans l'un ou dans l'autre de ses états grâce à la mise en activité appropriée de lignes de bit et de détection 39, 40. Par exemole, si l'on désire au'un flip-flop 11, 12 soit dans une condition telle que le drain 16 soit à un niveau de potentiel élevé, tandis que le drain 17 sera à un niveau de potentiel 15 relativement bas, un potentiel relativement élevé est alors .appliqué à la ligne de bit et de détection 39 et un ootentiel relativement bas est appliqué à la ligne de bit et de détection 40. On élève le ootentiel appliqué à la ligne de mot 47 afin de orovoauer la commutation des transistors 11, 12 dans l'état désiré. Si les transistors sont déjà dans cet état désiré, 20 ils restent dans cet état lors de la mise en activité de la ligne de mot 47. La région de canal du transistor parasite 31, de même que les régions de canal des transistors de charge 22, 23 sont formées d'oxyde de silicium dotées d'une épaisseur qui est de l'ordre approximatif de 5000 % ou oui' 25 correspond à environ 10 fois l'épaisseur des régions de canal des transistors actifs 11, 12 et des dispositids d'entrée/sortie 35, 3B. Du fait que la conductivité d'un transistor à effet de champ est inversement proportionnelle à l'épaisseur d'oxyde, les dispositifs de charge 22, 23 sont dotés d'une impédance relativement élevée. Ceci signifie que relativement peu de courant 30 circule entre les transistors 22, 23 et partant à travers les dispositifs actifs 11, 12. Cette situation est hautement avantageuse en ce Qu'elle se traduit par une dispersion d'énergie réduite. L'oxyde épais sert également à maintenir la tension de seuil du transistor parasite 31 à un niveau relativement élevé de façon à aider le maintien 35 du transistor parasite 31 dans un état hors circuit. Le couche d'oxyde épaisse par elle-même est insuffisante pour remplir cette tâche, du fait que les dispositifs de charge 22, 23 doivent être capables d'être rendus conducteurs et qu'ils sont également munis de couches d'oxyde épaisses dans leur région de canal. Néanmoins, la tension de seuil du transistor parasite 31 est 40 conçue de façon à être substantiellement plus élevée que les voltages de 72 09915 4 2133582 seuil des dispositifs de charge 22, 23 et ceci est réalisé de la façon suivante. La tension de seuil est fonction de la racine carrée de la tension source/ substrat. Du fait que la tension au niveau de la source 32 du transistor parasite 31 est relativement élevée, la tension source/substrat et la tension de seuil du transistor parasite 31 sont olus élevées que pour les transistors de charge 22, 23. La tension de seuil du transistor parasite 31 est suffisamment haute pour que la tension source/porte soit maintenue au-dessous du voltage de seuil, ce par quoi le transistor parasite est maintenu dans un état de non conduction. Bien que l'on ait décrit dans ce qui précède et représenté sur les dessins les caractéristiques essentielles de l'invention appliquées à un mode de réalisation préféré de celle-ci, il est évident que l'homme de l'art peut y apporter toutes modifications de forme ou de détail qu'il juge utiles, sans pour autant sortir du cadre de ladite invention. 72 09915 5 2133582 REVENDICATIONS 1.- Cellule de mémoire à transistor à effet de charra intégré comprenant: une Daire de premiers transistors à effet de chamo dotés chacun d'un drain et d'une porte, 5 des moyens reliant la porte de chaque transistor au drain de l'autre transistor, caractérisée en ce qu'elle comorend en outre: une paire de transistors/ effet de chamo de charge dotés chacun d'une porte et d'une source, 10 des moyens reliant la source de chaque transistor de charge à la Dorte de l'un respectivement desdits Dremiers transistors mentionnés, lesdits transistors de charge étant dotés chacun d'une région de canal formée dans une couche d'oxvde de silicium relativement épaisse. 2.- Cellule de mémoire à transistor à effet de champ intégré selon la reven-15 dication 1, caractérisée en ce que: lesdits premiers transistors à effet de champ étant dotés chacun, d'un canal formé dans une couche d'oxyde de silicium relativement mince, lesdites couches d'oxyde de silicium desdits transistors de charge sont approximativement plus épaisses d'un ordre de grandeur que lesdites 20 couches d'oxyde de silicium desdits premiers transistors. 3.- Cellule de mémoire à transistor à effet de chamn intégré selon la revendication 1 caractérisée en ce qu'elle comprend: une première zone diffusée conductrice, une deuxième zone diffusée conductrice, 25 un conductaor métallioue superposé auxdites zones afin de constituer avec lesdites zones un transistor à çffet de champ parasite doté d'une tension de seuil prédéterminée et des movens oermettant de maintenir la tension source/aorte dudit transistor oarasite au-dessous de ladite tension de seuil. 30 4.- Cellule de mémoire à transistor à effet de chamo intégrée selon la revendication 3 caractérisée en ce que ladite Dremière zone diffusée conductrice constitue une source de ootentiel oour les portes desdits transistors de charge, lesdits transistors de charge étant, chacun doté d'un drain, 3t lacrit? seconde zone diffusée conductrice constituant une source de potentiel oour Icîs drains desdits transistors de charpe. 72 09915 B 2133582 5.- Cellule de mémoire à transistor à effet de champ intégrée selon la revendication 3, caractérisée en ce que lesdits moyens" permettant de maintenir la tension porte/source comorennent une couche d'oxyde de silicium relativement épaisse, contenant le canal dudit transistor parasite. 5 6.- Cellule de mémoire à transistor àeffet de champ intégré selon la revendication 5 caractérisée en ce que ladite couche d'oxyde de silicium relativement épaisse est d'un ordre d'épaisseur qui est approximativement de 5000ft. 7.- Cellule de mémoire à transistor à effet de champ intégré selon la revendication 1 caractérisée en ce que ladite couche d'oxyde de silicium relative- 10 ment épaisse est d'un ordre d'épaisseur approximatif de 5000 A. 8.- Cellule à transistor à effet de champ intégré comprenant: une première zone diffusée conductrice, une deuxième zone diffusée conductrice, un- conducteur métalliaue superposé auxdites zones afin de constituer 15 avec lesdites zones, un transistor à effet de champ parasite doté d'une tension de seuil prédéterminés, et des moyens permettant de maintenir la tension source/porte dudit transistor parasite au-dessous dudit niveau de seuil. -9.- Cellule à transistor à effet de chamo intégré selon la revendication 20 a caractérisée en ce que lesdits moyens permettant de maintenir la tension source/porte comprennent, une couche d'oxyde de silicium relativement épaisse, contenant le canal dudit transistor parasita. 10.- Cellule à transistor à effet de chamo intégré selon la revendication 25 9 caractérisée en ce que: un ladite couche d'oxvde de silicium relativement éoaisse est d/ordre" d'épaisseur approximatif de 5000 ft.