FR 2130438 A1 19721103 FR 7209557 A 19720317 72 09557 i 2130438 L'invention se rapporte à un dispositif de mémoire et,en particulier, de mémoire a stockage de charge dans lequel l'information est adressée, stockée, lue et effacée au moyen d'un faisceau électronique. 5 Dans la technique de 1'information,un des éléments clés des systèmes de manipulation ou de traitement de l'information est la mémoire dans laquelle l'information est stockée. L'état actuel de développement de cette technique impose un certain nombre d'exigences aux mémoires. L'une de cellee-ci est une capacité 10 de stockage élevée. Une autre est une haute densité de stockage. Une troisième est une grande vitesse de transfert de l'information.Une quatrième est un bas coût par bit d'information. Les différentes approches faites dans le passé des modèles de mémoire peuvent d'une façon générale être divisées en deux caté-15 gories: électrostatique et magnétique. Dans la catégorie électrostatique, certaines mémoires utilisent un faisceau électronique. Certaines utilisent une grille de conducteurs,certaines s'appuient sur le stockage de charges, certaines utilisent la déformation ou la destruction du support de mémoire.Parmi les exemples de ces 2C types de mémoires,on trouve l'écriture par faisceau électronique sur film photoplastique et le "développement" du film pour stocker de façon permanente l'information. Une autre approche de la question a consisté à stocker des charges dans la structure de porte d'un transistor KGS,la mémoire étant formée d'un grand nombre de 2 5 tels transis tors.Une troisième approche a consisté à utiliser une mémoire à circulation de charge dans laquelle la charge circule le long d'une structure à semiconducteur sous l'influence de potentiels appliqués à des électrodes recouvrant le milieu de stockage de charge. 30 Avec le système à film photoplastinue, si la durée de stockage est théoriquement infinie,1'information stockée n'est pas facilement changée. Les mémoires semiconductrices à stockage de charge se sont orientas vers des durées de stockage plus courtes, de l'ordre de 35 la milliseconde,nécessitant par conséquent que l'information soit périodiquement "rafraîchie".lie plus, les mémoires à semiconducteur actuelles sont du genre "structurées" c'est-à-dire qu'une matrice ou grille d'électrodes qui définit l'aire de stockage et les sites de stockage,recouvre le matériau semiconducteur. 4C Dans 1'ensemble,une mémoire électrostatique ayant une grande capacité,un bas coût par bit, un accès rapide et un long 72 09557 2 2130438 temps de stockage malgré tout facilement effaçable, n'a pas été fournie. Un autre objet de la présente invention est de fournir une mémoire électrostatique facilement effaçable ayant une longue durée de stockage, c'est-à-dire plus de 100 heures. Un autre objet de la présente invention est de fournir un milieu de stockage effaçable de façon sélective. Un autre objet de la présente invention est de fournir un milieu de stockage à haute densité pour l'utilisation avec un dispositif de lecture et d'écriture à faisceau électronique. Un autre objet encore de la présente invention est de fournir une mémoire à semiconducteur non structurée. Un autre objet de la présente invention est de fournir une mémoire à semiconducteur à stockage de charge dans laquelle la charge est stockée dans une couche isolante recouvrant le semiconducteur. Un autre objet de la présente invention est de fournir une mémoire à semiconducteur à stockage de charge utilisant une jonction p-n polarisée en inverse pour la lecture. Pour atteindre ces objets, un dispositif suivant la présente invention comporte un semiconducteur de type p sur lequel est déposé une couche de semiconducteur de type n afin de former une jonction p-n. Cette jonction p-n peut être fabriquée par toute technique convenable, telle que diffusion du type p dans la couche n ou par croissance épitaxiale du type n sur la couche p. Une couche isolante dans laquelle les charges sont stockées recouvre la jonction p-n. Une couche conductrice utilisée pour polariser la couche isolante recouvre la couche isolante. Pour écrire sur l'isolant, or polarise la couche conductrice positivement par rapport à la couche de type n. Cn irradie un site de stockage par un faisceau électronique d'énergie suffisante pour traverser.la couche isolante mais sans la détruire. Pour la lecture, la polarisation de la couche conductrice est rendue négative et le site est irradié par un faisceau électronique d'une énergie suffisante pour pénétrer dans la couche n (même énergie que pour l'écriture). L'information est lue sous forme d'une présence ou d'une absence de courant dans la jonction p-n. Dans une réalisation avantageuse,la lecture est destructive, c'est-à-dire que la lecture efface la méiroire. Si on le désire toutefois, la lecture peut être faite 72 09557 3 2130438 de façon à ne provoquer qu'un effacement partiel par modification des paramètres de fonctionnement de la mémoire, par exemple en réduisant le courant de faisceau et/ou la durée de l'irradiation d'un site de stockage par le faisceau. 5 Une autre réalisation possible utilise l'émission d'élec trons secondaires de la surface isolante pour fournir la polarisation sans utiliser une couche conductrice. Dans ce dernier cas, l'énergie du faisceau de lecture est plus faible que l'énergie de second renversement de l'émission secondaire de la surface isolée, 10 et l'énergie du faisceau de lecture est plus grande que l'énergie de second renversement. Pour l'énergie de second renversement, le rapport du courant d'émission secondaire au courant de faisceau est égal à l'unité. En dessous de l'énergie de second renversement, le rapport est plus grand que un; au-dessus de l'énergie de second 15 renversement, le rapport est plus petit que un. Lorsqu'il est bombardé par un faisceau électronique en dessous de l'énergie de second renversement, l'isolant se charge positivement; au-dessus de l'énergie de second renversement, l'isolant se charge négativement. 20 La présente invention sera mieux comprise à la lecture de la description détaillée qui suit, de modes de réalisation donnés à titre d'exemples non limitatifs. La description se réfère aux dessins annexés, dans lesquels: La figure 1 illustre un mode de réalisation de la présente 2 5 invention, la figure 2 est un diagramme de niveau d'énergie utilisé dans l'explication de l'effet de stockage de charge; la figure 3 est un diagramme de niveau d'énergie utilisé dans l'explication du fonctionnement en l'absence de charge stoc-30 kéej la figure 4 montre une autre réalisation possible de la présente invention. En référence à la figure 1, la mémoire 10 comprend une couche 11 de matériau semiconducteur de type p recouverte par 35 une couche 12 de matériau semiconducteur de type n,ce qui forme une jonction p-n. Une couche isolante 13 qui sert à stocker les charges, comme cela apparaîtra mieux plus loin, recouvre la couche de type n. Les couches 11 et 12 sont de préférence en silicium de type p et de type n respectivement, et la couche isolante 13 est en bioxyde de silicium. Recouvrant l'isolant on 72 09557 4 2130438 trouve un film conducteur 14 qui constitue une électrode pour l'application d'un potentiel à travers l'isolant. Les électrons utilisés pour lire et écrire sur la mémoire proviennent d'une source 15 qui produit un faisceau d'électrons 16. Le faisceau 5 d'électrons 16 est dévié, en accès aléatoire ou dans une grille, vers les différents sites de stockage de la mémoire 10 par le déflecteur 8. Bien que l'on a montré un déflecteur électrostatique on peut utiliser tout déflecteur convenable, par exemple le système de déflexion a matrice décrit et revendiqué par S.P.Newberry 10 dans le brevet des Etats-Unis numéro 3.534.219. Ce système de déflexion comprend un déflecteur grossier, montré sous la forme de deux paires de plaques électrostatiques orthogonales, et un déflecteur fin composé d'une matrice de mini-lentilles pour diriger de façon précise le faisceau électronique sur les aires adja-15 centes d'une cible, la sélection des lentilles et du site de stockage que l'on veut écrire ou lire est faite par un module de commande d'adresse commandant les amplificateurs couplés aux déflecteurs . Comme le montre la figure 1, le faisceau d'électrons 2C représenté par la flèche 17 pénètre a travers la couche isolante 13 jusqu'à la couche semiconductrice 12 de type n. Connecté entre la couche n 12 et la couche p 11 se trouve une source de polarisation inverse 18 et des moyens convertisseurs de courant en tension, illustrés sous la forme d'une résistance série 19. La ré-25 sistance série 15 fournit une tension variable de sortie pendant la lecture de l'information sur la mémoire 10. Une source de polarisation 20 qui peut être connectée de façon à polariser la couche conductrice 14 soit positivement, soit négativement,pour l'écriture ou la lecture respectivement, est connectée entre la 30 couche conductrice 14 et la couche n 13. Bien qu'elle soit illustrée sous la forme de deux batteries de polarités opposées et d'un commutateur de sélection, il est évident que toute autre source convenable de polarisation peut être utilisée. Par exemple une source d'impulsions peut être couplée à la couche 14 pour 35 fournir les polarisations de lecture et d'écriture. Le fonctionnement complet de la mémoire 10 sera mieux compris en considérant également les diagrammes d'énergie montrés en figures 2 et 3. Les diagrammes de niveau d'énergie représentent les niveaux d'énergie à l'interface semiconducteur-isolant. 40 La couche de semiconducteur de type n a une limite de bande de 72 09557 5 2130438 conduction 21, un niveau de Fermi 22 et une limite de bande de valence 23. Pendant l'opération d'écriture, la couche conductrice 14 est polarisée positivement et les électrons de la source 15 pénètrent dans une aire de la couche isolante 13 et y produisent 5 une charge positive nette. Ceci apparaît grâce au fait que les électrons de haute énergie pénétrant dans la couche isolante 13 engendrent une conduction dans la couche isolante 13. Les électrons ainsi produits sont envoyés dans la source de polarisation 20 lorsque la couche conductrice 14 est polarisée positivement, 10 laissant une charge positive nette 24 dans la couche isolante 13 près de la couche n 12. Lorsque la couche isolante 13 est ainsi chargée, les limites de bande de conduction et de valence 21 et 23 respectivement,fléchissent comme on le voit sur la figure 2. 15 Si le faisceau électronique n'est pas dirigé sur un site de stockage dans la couche isolante 13, il y a peu ou pas de charge positive stockée comme le montre la figure 3. Dans ce cas, les bandes 21 et 23 ne sont pas courbées et les trous dans la couche n 12 peuvent se recombiner facilement avec les électrons de 20 la couche n 12 comme on le dit plus bas. Pendant la lecture d'un site de stockage, les électrons 17, de la source 15, pénètrent à travers la couche isolante 13 jusqu'à la couche de semiconducteur de type n 12, faisant naître une multitude de paires électron-trou dans celle-ci près de la 25 couche isolante 13.En raison de la charge positive sur la couche isolante 13, les trous sont repoussés de la couche isolante 13 et entraînés vers la couche de semiconducteur de type £ 11. Cet afflux de trous est lu sur la résistance série 19 sous la forme d'une augmentation du courant de polarisation inverse à travers 30 la jonction p-n. Si aucune charge n'est stockée dans la couche isolante 13, les trous créés dans la couche n 12 diffusent à travers l'interface entre la couche isolante 13 et la couche n 12 où ils se recombinent facilement avec les électrons de la couche n et ne 35 contribuent pas au courant dans la jonction p-n. La lecture, comme cela a déjà été dit, peut être soit destructive, soit partiellement destructive. Le faisceau électronique provoque la conduction dans la couche isolante. Si la couche de métal est polarisée négativement par rapport à la couche n 40 12 pendant ce temps, les électrons de conduction dans l'isolant 72 09557 6 2130438 neutralisent les charges positives stockées et, par conséquent, ramènent l'isolant dans son état non-écrit, c'est-à-dire que l'information est effacée. Ainsi, l'aire lue est mise en état non-écrit par l'action du faisceau électronique pendant la lec-5 ture. Pour obtenir un effacement partiel, le courant du faisceau ou le temps d'irradiation peuvent être réduits. Comme le montre la figure 2, lorsqu'une charge positive 24 est stockée dans l'isolant 13, les niveaux d'énergie de conduction et de valence de la couche de semiconducteur de type n 12 10 sont courbés à l'interface isolant-semiconducteur. Ce changement dans les niveaux d'énergie de conduction et de valence empêche les trous 2 5 des paires électron-trou formées dans la couche de semiconducteur de type n 12 de gagner l'interface entre le semiconducteur de type n 12 et la couche isolante 13, peur augmentais tion de l'énergie nécessaire pour gagner cet interface. Comme le montre la figure 3, les trous 25 sont capables de gagner l'interface où ils peuvent se recombiner avec les électrons puisqu'une énergie plus grande n'est pas nécessaire pour gagner cet interface. 20 En résumé, la mémoire agit par l'effet des charges stoc kées sur le fonctionnement de la jonction p-n lorsque l'isolant et la couche n sont irradiés par un faisceau électronique. Ce n'est pas la charge stockée elle-même qui est lue, ce qui permet d'obtenir un signal de sortie relativement grand. Comme on l'a 2 5 noté ci-dessus, cependant, la charge stockée peut être partiellement ou totalement dissipée pendant la lecture. De plus, la lecture et l'écriture sont des opérations séparées, indépendantes, c'est-à-dire que l'on ne peut lire et écrire en-même temps puisque ces deux opérations comportent des conditions différentes. 30 ûe plus, puisque le faisceau électronique fait naître un grand nombre de paires électrcn-trou dans la couche n 12, la mémoire présente un grand gain lorsqu'une charge positive est stockée dans l'isolant 13. Si aucune charge n'est stockée, la mémoire présente un très faible gain même si le nombre de paires élec-35 tron-trou produit est approximativement le même. Ainsi, la présence ou l'absence de charge dans l'isolant 13 affecte la probabilité de collection de trous à la jonction p-n: avec une charge positive stockée la probabilité est plus grande que si aucune charge n'est stockée. 40 A titre d'exemple d'une mémoire en accord avec la pré- 72 09557 7 2130438 sente invention,le tableau suivant présente des matériaux convenables, leurs domaines d'épaisseur et leurs valeurs spécifiques pour une mémoire utilisant des couches obtenues soit par croissance épitaxiale, soit par dépôt. 5 -TABLEAU I- Elément Katériau Domaine Exemple spécifique Couche conductrice Al 0,01—0,5/U G,CS/u Couche isolante SiO~ 0,Gl-2,0/u 0,6 /u Couche semiconductrice Si type n 2-50 ai 10 /u 10 Couche semiconductrice Si type p 50-500 /a 100 /u Pour les couches semiconductrices diffusées, le tableau suivant donne des exemples de construction d'une mémoire en accord avec la présente inventions -TABLEAU II- 15 Elément Katériau Domaine Exemple spécifique Couche conductrice Al 0,01-0,5,^1 0,08yu Couche içolante SiO^ 0,01-2,0 yu 0,6 /u Couche semiconductrice Si type n 20-200/u 5C yu Couche semiconductrice Si type p 1-5 /u 2 yu 2C D'autres matériaux ayant des propriétés d'isolement, de conduction ou de semiconduction convenables peuvent être utilisés, tels que, mais non exclusivement, le nitrure de silicium, l'or et ]e germanium respectivement. Pour les mémoires construites selon les tableaux I ou II, on peut utiliser de manière typique 25 un faisceau à 10 kilovolts avec une tension de polarisation inverse de 5 volts sur la jonction p-n. La polarisation de la couche conductrice peut être de + ou — 10 volts pour l'écriture ou la lecture/effacement, respectivement, wec un courant de fais- —7 ceau typique de 0,5 /iA, une densité de charge de 10 coulombs 30 par centimètre carré est produite dans une aire d'approximativement 4 microns de diamètre. La densité de charge peut varier de —9 —3 ^ 10 à environ 10 C/cm . Lorsque l'on approche de la limite supérieure de la densité de charge, cependant, les opérations de lecture et d'écriture tendent à se ralentir. Tout système de dé-35 flexion convenable peut être utilisé: électrostatique, magnétique ou système de déflexion à matrice,du brevet des Etats-Unis numéro 3.491.2 36 déjà noté,accordé à S.P. Newberry. Ce dernier système permet d'obtenir des sites de stockage particulièrement petits. 40 La mémoire selon la présente invention est non-structurée, c'est-à-dire que les sites de stockage ne sont pas définis 72 09557 8 2130438 physiquement dans l'isolant. Le terme "non-structuré" ne signifie pas forcément une feuille plate de 6 ou 9 centimètres carrés avec 10^ ou plus sites de stockage. Une mémoire non structurée selon la présente invention peut, par exemple, comporter plusieurs cel- 5 Iules de mémoire d'aire plus petite, capables de stocker, par 4 exemple, seulement 10 bits d'information. Plusieurs de ces cellules peuvent alors être couplées ensemble pour obtenir la capacité de stockage désirée. Il existe plusieurs raisons qui font que l'on puisse dési-10 rer ne pas faire une mémoire complète à base d'une simple cellule. Par exemple, il peut être plus facile de produire une jonction p-n parfaite d'aire plus petite que d'en produire une seule grande équivalente à plusieurs plus petites, ûe plus, une grande jonction p-n unique peut avoir une plus grande capacitanœ bien 15 qu'un courant inverse relativement élevé. Afin de réduire ces effets indésirables, on peut utiliser plusieurs jonctions p-n d'aire plus petite. Ainsi, le terme non-structuré est simplement utilisé pour parler d'un dispositif qui n'utilise pas d'électrode à raison de une pour un site de stockage,mais contient plutôt 20 dans une aire de surface d'isolant un nombre de sites de stockage relativement plus grand que celui qui était fourni jusqu'ici dans la technique antérieure. La figure 4 illustre une autre réalisation possible de la présente invention qui utilise un faisceau électronique d'une 25 certaine énergie pour l'écriture et d'une autre énergie plus grande pour la lecture. La tension de commande de la couche isolante 13 est obtenue par l'émission d'électrons secondaires de la surface de l'isolant plutôt que par une couche conductrice comme dans la réalisation illustrée par la figure 1. 30 D'une façon spécifique, la mémoire 26 comprend une couche de type £ 11, recouvrant une couche de type n 12, et une couche isolante 13. Une source 27 polarise l'électrode collectrice 28 positivement par rapport à la couche n 12, ainsi les électrons secondaires de la surface de la couche isolante 13 sont collec-35 tés par ' 1'électrode 28. Pendant l'opération d'écriture de la mémoire, on fixe l'énergie des électrons de la source 15 en dessous de l'énergie de second renversement de l'émission secondaire de la couche 13, ce qui polarise positivement la surface de la couche 13. Le stoc-40 kage de charge est le même que lorsqu'une couche conductrice 72 09557 9 2130438 est polarisée positivement dans la réalisation précédente. Pour la lecture et l'effacement, l'énergiè des électrons de la source 15 est portée au-dessus de l'énergie de second renversement de la couche 13. La surface de la couche 13 est alors 5 polarisée négativement et la lecture ou l'effacement se font comme indiqué dans la réalisation précédente. Les matériaux et les domaines d'épaisseur donnés à titre d'exemples dans les tableaux I et II s'appliquent également à la réalisation illustrée par la figure 4, excepté qu'on n'utilise 10 aucune couche conductrice. En l'absence de couche conductrice, l'énergie du faisceau est variée au-dessus et en dessous de l'énergie de second renversement de l'émission secondaire de l'isolant. Pour continuer l'exemple cionné précédemment: pour le dioxy-de de silicium, ce niveau est d'environ 2,8 kilovolts. Ainsi, 15 un faisceau d'écriture à 2 kV et an faisceau de lecture à 7 kV peuvent être utilisés avec une tension de polarisation inverse de 5 volts sur la jonction p-n. La grille 28 est portée à un faible potentiel positif, par exemple + 20 volts. Ainsi, la présente invention fournit un élément de mémoi-2 0 re amélioré dans lequel l'information est stockée sous la forme d'un ensemble de charges discrètes localisées sur une surface de mémoire qui ne définit pas,par sa structure,1'aire de stockage. La densité de stockage n'est, par conséquent, limitée que par les caractéristiques du faisceau électronique, c'est-à-dire par 2 5 la largeur du faisceau et l'effet de dispersion dans les différentes couches du dispositif de mémoire. Le dispositif lui-même peut être fabriqué de différentes façons. Par exemple, un substrat de type £ peut être recouvert par une couche n 12 formée par les techniques de croissance épitaxiale ou un substrat de 30 type n peut être recouvert par une couche de type £ formée par diffusion. On peut,soit déposer, soit obtenir par croissance' sur la surface du semiconducteur, la couche isolante 13, constituée avantageusement par un oxyde du semiconducteur. Seules ces réalisations préférées de la présente invention 35 ont été montrées et décrites, et il est évident que l'on peut apporter diverses modifications tout en restant dans le cadre de la présente invention. Par exemple, bien que la présente invention ait été décrite en termes de substrat semiconducteur de type p recouvert par une couche de type n, les dispositifs 40 de mémoire en accord avec la présente invention peuvent également 72 09557 10 2130438 être fabriqués avec un substrat de type n recouvert par une couche de type p. La couche d'oxyde 13 peut alors être appliquée sur la couche de type p. De plus, alors que l'on a considéré les charges stockées comme positives, les dispositifs de mémoire selon la présente invention peuvent stocker des charges négatives. IL UVDD/ 2130438 —REVENDICATIONS— 1.— Kémoire à semiconducteur adressable par faisceau électronique, caractérisée par le fait qu'elle comprend: une première couche de matériau semiconducteur; une seconde couche de matériau 5 semiconducteur, de type de conductivité différente de ladite première couche, recouvrant ladite première couche et formant avec elle une jonction; des moyens isolants, en contact avec ladite seconde couche et la recouvrant, ayant une multiplicité de sites de stockage d'information sous la forme d'une charge 10 induite par un faisceau électronique; une couche de métal, en contact avec lesdits moyens isolants et les recouvrant; une source de faisceau électronique d'énergie approximativement constante; des moyens pour dévier sélectivement ledit faisceau électronique vers lesdits sites de stockage; des moyens de polarisa-15 tion variable couplés à ladite couche de métal et à ladite seconde couche; ladite couche de métal et lesdits moyens de polarisation variable coopérant avec ledit faisceau électronique pour stocker l'information, sous forme de charge, sur ladite couche isolante et la lire; des moyens de polarisation couplés à ladite 20 première couche et à ladite seconde couche pour polariser en inverse la jonction formée par les dites couches; et enfin des moyens de lecture couplés à ladite première couche et à ladite seconde couche pour lire l'information sous la forme de variation du courant inverse a travers ladite jonction. 2 5 2.- Mémoire à semiconducteur adressable par faisceau électroni que caractérisée par le fait qu'elle comprend: une source de faisceau électronique ; une couche isolante ayant une multiplicité de sites, capables chacun de stocker une information sous la forme d'une charge discrète sous l'influence dudit faisceau électroni-30 que; des moyens pour dévier sélectivement ledit faisceau électronique vers ladite multiplicité de sites de stockage; une couche de métal en contact avec lesdits moyens isolants et les recouvrant; des moyens de polarisation variable couplés à ladite couche de métal et à ladite seconde couche, ladite couche de métal et les 3 5 dits moyens de polarisation variable coopérant avec ledit fais ceau électronique pour stocker et extraire l'information de la dite couche isolante sous la forme d'une charge; une jonction p-n formée par une couche de matériau de type p et une couche de matériau de type n entièrement sous-jacentes à ladite couche 40 isolante pour extraire l'information de ladite couche isolante 72 09557 12 2130438 par influence sur les porteurs dans un des dits matériaux de type p et de type n; des moyens de polarisation et de détection couplés a ladite jonction p-n pour polariser en inverse la jonction p-n et détecter l'information pendant la lecture sous la forme 5 de variations du courant inverse à travers ladite jonction p-n. 3.- Mémoire à semiconducteur adressable par faisceau électronique selon la revendication 2,caractérisée en ce que ladite couche de matériau de type n est adjacente à ladite couche isolante et que ladite information est stockée sous la forme d'une multipli- 10 cité de charges positives discrètes dans ladite couche isolante. 4.- Kémoire à semiconducteur adressable par faisceau électronique selon la revendication 2 ou 3, caractérisée par le fait que ledit matériau de type p est diffusé dans ledit matériau de type n. 15 5.- Mémoire à semiconducteur adressable par faisceau électronique selon la revendication 2 ou 3, caractérisée par le fait que ledit matériau de type n est obtenu par croissance épitaxiale sur ledit matériau de type p. 6.- Mémoire à semiconducteur adressable par faisceau électro-20 nique selon la revendication 2 ou 3, caractérisée par le fait que ledit matériau de type n est diffusé sur ledit matériau de type p. 7.- Kémoire à semiconducteur adressable par faisceau électronique selon la revendication 2 ou 3, caractérisée par le fait que 25 ledit matériau de type p est obtenu par croissance épitaxiale sur ledit matériau de type n. 8.- Mémoire à semiconducteur adressable par faisceau électronique , caractérisée par le fait qu'elle comprend: une source de faisceau électronique; une couche isolante comportant une multi- 30 plicité de sites, chaque site stockant l'information sous la forme d'une charge discrète sous l'influence dudit faisceau électronique; des moyens pour dévier de façon sélective ledit faisceau électronique vers ladite multiplicité de sites de stockage; une jonction p-n formée par une couche de matériau de type £ et une 35 couche de matériau de type n totalement sous-jacentes à ladite couche isolante pour l'extraction de l'information de ladite couche isolante par son influence sur les porteurs dans un des dits matériaux de type £ et de type n; des moyens de polarisation et de détection couplés à ladite jonction p-n pour polari-40 ser en inverse la jonction p-n et détecter l'information pendant 72 09557 13 2130438 la lecture sous la forme de variations du courant inverse à travers ladite jonction p-n. 9.— Kémoire a semiconducteur adressable par faisceau électronique selon la revendication 8, caractérisée par le fait que ladite 5 couche de matériau de type £ est adjacente à ladite couche isolante; et que ladite information est stockée sous la forme d'une multiplicité de charges positives discrètes dans la dite couche isolante. 1C.- Kémoire à semiconducteur adressable par faisceau électrique 10 selon la revendication 8 ou 9, caractérisée par le fait que les dites charges sont induites par une polarisation créée par l'émission secondaire dudit isolant. 11.- Kémoire à semiconducteur adressable par faisceau électronique, caractérisée par le fait qu'elle comprend: une première cou- 15 che de matériau semiconducteur; une seconde couche de matériau semiconducteur de type de conductivité différent de ladite première couche, recouvrant ladite première couche et formant avec elle une jonction; des moyens'isolants en contact avec ladite seconde couche et la recouvrant, ayant une multiplicité de sites 20 de stockage pour stocker l'information sous la forme d'une charge induite par un faisceau électronique d'une énergie d'une première valeur,et pour commander les porteurs induits dans ladite seconde couche lorsque ladite seconde couche est irradiée par un faisceau électronique d'une énergie d'une seconde valeur; une source de 2 5 faisceau électronique; des moyens pour dévier sélectivement ledit faisceau électronique vers ladite multiplicité de sites de stockage; des moyens de polarisation couplés à ladite première couche et à ladite seconde couche pour polariser en inverse la jonction formée par lesdites couches; et des moyens de lecture couplés 30 à ladite première couche et a ladite seconde couche pour lire l'information sous la forme de variations du courant inverse à travers ladite jonction lorsque lesdits sites de stockage sont lus. 12.- Kémoire à semiconducteur adressable par faisceau électroni-35 que selon la revendication 11, caractérisée par le fait que ladite première couche est formée par un matériau semiconducteur de type £; que ladite seconde couche est formée d'un matériau semiconducteur de type n; et enfin que lesdits moyens isolants sont formés par une couche d'un oxyde du matériau semiconducteur.