FR 2122426 A1 19720901 FR 7200282 A 19720106 72 00282 î 2122426 L'invention concerne une mémoire d'enregistrement et de lecture comportant des éléments de mémoire, constitués notamment par des semiconducteurs et agencés en colonnes et en lignes, l'enregistrement étant effectué avec accès direct et la 5 lecture étant effectuée séquentiellement. Dans certains cas d'utilisation . ^ticiiliers, on exige que tous les emmlacements de mémoire d'une n'iéh.^ e logique soient interrogés séquentiellement. Cela signifie qu tous les emplacements de mémoire doivent être interrogés les uns à la 10 suite des autres. Si l'on considère à présent une mémoire habituelle, agencée suivant des colonnes et des lignes, mémoire dénommée mémoire XY', un dispositif logique de commande est alors nécessaire pour l'interrogation séquentielle, ce dispositif commandant le processus d'interrogation des différents emplacements de la 15 mémoire suivant une succession souhaitée . Mais il faut dans ce cas, comme cela est facile à comprendre, une mise en oeuvre de moyens considérable . D'autre part si, en tant que mémoire, on utilise un régistre à décalage, l'interrogation séquentielle des différents emplacements de mémoire ne cause aucune difficulté, 20 étant donné que le" régistre à décalage ne peut être interrogé que séquentiellement, c'est à dire qu'il est bien adapté pour ce type d'interrogation. L'utilisation d'un régistre à décalage en tant que mémoire donne lieu par contra à d'autres difficultés. 25 Pendant le processus d'interrogation, il est impossible d'enregistrer directement et avec une adresse fixe, étant donné que tout le régistre à décalage est utilisé pour le processus d'interrogation. Le contenu d'un emplacement de mémoire est décalé d'un emplacement vers un autre; un enregistrement simultané falsifie-30 rait le contenu qui doit être lu, sans tenir compte du décalage permanent des adresses. Il faut ainsi retenir que des mémoires, agencées en lignes et en colonnes, sont destinées à un enregistrement et une lecture avec accès direct, mais que des régistres à 35 décalage, utilisés en tant que mémoire sont destinés à une lecture séquentielle. Une lecture et un enregistrement simultané?- sont impossibles dans un régistre à décalage, à moins que l'on ait recours à un calcul d'adresse qui tient compte de l'état d'interrogation de ce régistre, #fc_-a*est possible dans une mémoire, 40 agencée en lignes et en colonnes, que lorsque il existe des fils 72 00282 2 2122426 de I«- ~ ^ fils d'enregistrement distincts et des fils d'adresse . - - La présente invention a pour objet de réaliser une mémoire qui réunit les propriétés des deux types de mémoires 5 qui viennent d'être décrites. On doit pouvoir enregistrer directement dans cette mémoire et celle-ci doit pouvoir être interrogée séquentiellement sans que cela nécessite une mise en oeuvre notable de moyens supplémentaires. De plus on doit pouvoir autant que possible enregistrer et lire simultanément dans cette mémoire. 10 Pour parvenir à ce résultat il est proposé, conformément à l'invention, que dans une mémoire d'enregistrement et de lecture, du type mentionné ci-dessus, les lignes soient respectivement constituées par des régistres à décalage, qui peuvent être interrogés séquentiellement lors de la lecture. j_5 Une telle mémoire d'enregistrement et de lecture, construite conformément à l'invention, possède les propriétés des deux types de mémoire de base décrites ci-dessus. Considéré du point de vue systématique, le type conforme à l'invention pourrait représenter un type général,dont les deux types 20 extrêmes sont constitués respectivement par le premier type de base décrit et par une forme spéciale du deuxième type de base décrit. C'est à dire que si l'on diminue, dans le cas d'un nombre supposé constant d'emplacements de mémoire, le nombre des lignes et ainsi le nombre des registres à décalage, le nombre des 25 emplacements de mémoire par registre à décalage augmente alors, c'est à dire que, le nombre des "colonnes" augmente jusqu'à atteindre le nombre représentant le total des emplacements de mémoire, lorsque le nombre des lignes est réduit à 1. Il en résulte cependant en tant que valeur extrême, le type de base du 30 régistre à décalage avec ses propriétés spéciales. D'autre part,si l'on augmente le nombre des lignes et par conséquent celui des régistres à décalage, le nombre des emplacements de mémoire par registre à décalage diminue alors et devient égal à 1 dans le cas extrême. Dans ce cas le nombre des registres à décalagè est alors 35 égal à celui des emplacements de mémoire ou considéré d'un autre point de vue : la mémoire est un cas extrême d'une mémoire agencée en lignes et en colonnes lorsque celle ci ne possède qu'une seule colonne. Il est alors avantageux, en ce qui concerne 40 la répartition conforme à l'invention de la mémoire en plusieurs 72 00282 3 2122426 registres à décalage qu'au cours de l'interrogation séquentielle pendant laquelle les différentes lignes, à savoir les r-égistres à décalage sont interrogés les uns après les autres, que seul celui des régistres à décalage qui est précisément concerné par 5 le processus d'interrogation, ne puisse pas enregistrer. Tous les autres sont prêts pour l'enregistrement avec accès direct et adresse fixe, ce qui se produit de la façon habituelle, comme dans le type de base de la mémoire agencée en colonnes et en lignes Pour cet enregistrement et cette lecture presque simultanés, il 10 n'est pas nécessaire d'utiliser des fils de lecture et des fils d'enregistrement distincts, comme cela était nécessaire dans le type de base mentionné ci dessus. Une forme de réalisation avantageuse de l'invention consiste à présent en ce que l'on prévoit, même bien que 15 cela entraine une mise en oeuvre supplémentaire de moyens, un un changement d'adresse pour les emplacements de mémoire du régistre à décalage qui est justement en train d'être interrogé. Ce régistre à décalage peut ainsi enregister, pendant son interrogation, une adresse correcte bien que celle-ci ne soit pas fixe. 20 Une restriction à cette possibilité presque complète d'interroger toute la mémoire et d'enregistrer simultanément dans celle-ci, est due au fait que, pendant une impulsion de cadence d'interrogation, avec laquelle les emplacements de mémoire du régistre à décalage sont décalés , aucun adressage univoque n'est possible. 25 Une forme de réalisation particulièrement avantageuse d'une mémoire d'enregistrement et de lecture, conforme à l'invention, consiste en ce que l'on prévoit en plus des régistres à décalage représentant les lignes proprement dites de la mémoire, un régistre à décalage supplémentaire. Ce 'îrégistre 30 à décalage auxiliaire" augmente d'une unité le nombre des régistres à décalage nécessaires pour les emplacements de mémoire et a les mêmes fonctions que ceux-ci. Grâce au fait qu'il existe toujours ainsi un régistre à décalage en surnombre, et grâce à un dispositif de commande simple, on parvient à ce qu'à tout moment, pendant 35 toute la durée du processus d'interrogation, toute la mémoire soit disponible pour l'enregistrement. Celà signifie que les adresses qui étaient précisemment. interrogées dans chaque régistre à décalage, peuvent aussi enregistrées sans restriction. A titre d'exemple on a décrit ci dessous et 40 illustré au dessin annexé une forme de réalisation du dispositif 72 00282 4 2122426 suivant l'invention. Un panneau de mémoire 1 possède cinq régistres à décalage 2 à 6 disposées suivant des lignes. Chacun des régistres à décalage 2 à 6 possède 8 emplacements de mémoire qui forment, 5 par suite de la disposition en lignes des régistres à décalage-2 à 6, huit colonnes. Etant donné que l'un des régistres à décalage 2 à 6 sert toujours de régistre à décalage auxiliaire, la zone de mémoire 1 possède ainsi huit fois cinq adresses réelles de mémoire qui sont agencées suivant des lignes et des colonnes ou 10 autrement dit suivant une disposition XY. En conséquence, les colonnes et les lignes sont respectivement sélectionnées par l'intermédiaire d'un décodeur X7 et d'un décodeur Y8. Un commutateur d'adresse 9 est situé entre le décodeur Y8 et le panneau de mémoire 1. La sélection de l'emplacement XY est valable . pour le 15 processus d'enregistrement. La lecture est effectuée par l'intermédiaire d'un multiplexeur 10 qui est disposé entre la zone de mémoire 1 et une sortie des données 11. Le commutateur d'adresse 9 et le multiplexeur 10 sont commandés par un compteur 12 qui possède une entrée 13 pourJes impulsions de cadence d'interroga-20 tion. L'èntrée pour la sélection de l'emplacement X et celle pour la sélection de l'emplacement Y sont respectivement désignées par 14 et 15. Pour le processus d'interrogation séquentielle, le multiplexeur 10 relie chaque fois l'un des régistres à décalage 25 2 à 6 avec la sortie des données 11 suivant une succession continue et découple chaque fois les autres régistres. De plus il relie le régistre à décalage qui est interrogé à l'instant considéré avec le générateur des impulsions de cadence, non représenté sur la figure. Ce générateur d'impulsions de cadence commande le processus 30 d'interrogation du régistre à décalage, de façon usuelle à .l'aide d'impulsions de cadence d'interrogation. Dans tous les cas l'un des régistres à décalage 2 à 6 sert de régistre à décalage auxiliaire lors du processus d'interrogation. Ce régistre a décalage auxiliaire a pour but. 35 d'enregistrer une information qui concerne les adresses du régistie à décalage qui est justement en train d'être interrogé. On ne peut pas enregistrer dans celui-ci pendant le processus, d'interrogation» étant donné qu'aucun adressage fixe n'est possible. Si par exemple le régistre à décalage 2 est 40 interrogé, le régistre à décalage 6 sert de régistre à décalage 72 00282 5 2122426 auxiliaire. Au cours de ,l'interrogation suivante du régistre à décalage 3, le régistre à décalage 2 sert de régistre à décalage auxiliaire^ étant donné que son information est effacée lorsque son interrogation est terminée et qu'il se trouve dans son état 5 de repos. Il peut ainsi enregistrer une nouvelle information. La suite s'effectue selon un ordre correspondant. Pour l'enregistrement cinq régistres à décalage sont toujours disponibles, quatre de ces régistres étant encore à interroger et l'un dé-ces régistres, soit n'ayant à priori pas encore enregistré d'information, sôit 10 venant a peine d'être interrogé et par suite ne contenant également aucune information. Par conséquent, pendant le processus d'interrogation de toute la mémoire, en tout cinq lignes d'adresses de la mémoire 1 peuvent enregistrer sans que la lecture soit perturbée pour autant. La modification correspondante dans le 15 classement des lignes, c'est à dire le changement d'adresses des lignes, est effectuée à l'aide du commutateur d'adresses 9, qui attribue aux régistres leur rôle avec une numérotation correcte suivant un ordre cyclique. Le classement correspondant des différents régistres à décalage 2 à 6 pour le processus d'interrogation, 20 est effectué par le compteur 12 par l'intermédiaire du multiplexeur 10. Le compteur 12, commandé par les impulsions de cadence d'interrogation, produit par l'intermédiaire d'une logique adéquate, une fois écoulée une série d'impulsions correspondant à la longueur du régistre à décalage, ausst bien JLe changement d'adret■ss-25 par l'intermédiaire du commutateur d'adresses 9, que l'enclenchement de l'interrogation du .régistrea décalage suivant par l'intermédiaire du multiplexeur 10. Il existe fondamentalement deux possibilités pour le cycle d'interrogation. Après un premier processus d'inter-30 rogation des emplacements de la mémoire 1 à 35 on peut, lors d'un deuxième processus d'interrogation, commencer à nouveau par l'emplacement de mémoire 1 et par conséquent interroger dans le même ordre ou bien commencer par l'emplacement de mémoire 35 mais interroger alors suivant un ordre inverse. Selon les conditions 35 extérieures on choisira avantageusement un ordre plutôt que l'autre. Cependant, dans la deuxième possibilité, en plus de la commande correcte des adresses des lignes pour la lecture et l'enregistrement, un changement de l'adressage des colonnes doit avoir lieu, étant donné que la dernière colonne est alors devenue 40 la première. Le décodeur X7 doit aussi être commandé en conséquence 72 00282 6 2122426 Une liaison de commande correspondante entre le compteur 12 et le décodeur X7 est représentée en trait interrompu sur la figure. La même liaison, représentée en trait interrompu, serait aussi valable pour un schéma de la forme de réalisa-5 tion mentionnée en premier lieu. Dans un exemple de réalisation correspondant, le commutateur d'adresse 9, prévu pour le changement d'adrêssage des lignes, serait supprimé de même que le régistre à décalage supplémentaire 6. Pour cela le décodeur X7 devrait effectuer, sous le contrôle du compteur 12, un changement d'adresse 10 des colonnes correspondant à la forme de réalisation de l'invention. Les principaux avantages d'une mémoire, construite conformément à l'invention, ne sont pas liés bien entendu à l'exemple de réalisation qui a été décrit. Au contraire 15 le principe peut donner lieu-à différentes formes de réalisation. 72 00282 7 2122426 REVENDICATIONS 1. Mémoire d'enregistrement et de lecture comportant des éléments de mémoire, constitués notamment par des semiconducteurs et agencés en colonnes et en lignes, 1'enregistre-^ ment étant effectué avec accès direct et la lecture étant effectuée séquentiellement, caractérisée par le fait que les lignes sont constituées respectivement par des régistres à décalage (2 à 5) qui, au cours de la lecture, sont interrogés séquentiellement. j_0 2. Mémoire d'enregistrement et de lecture suivant la revendication 1 caractérisée par le fait qu'un changement d'adresses des adresses du régistre à décalage qui est précisément interrogé, ce changement d'adresses étant commandé par les impulsions de cadence d'interrogation des régistres à 15 décalage (2 à 5), est effectué au moyen d'un décodeur X (7) pour la sélection de l'emplacement X, de sorte qu'un enregistrement avec une adresse univoque est aussi possible dans ce régistre à décalage. 3. Mémoire d'enregistrement et de lecture 20 suivant la revendication 1 caractérisée par le fait que l'on prévoit, en plus des régistres à décalage (2.à 5) constituant les lignes proprement dites, un régistre à décalage supplémentaire (6) et une installation de commande (9) pour le changement d'adresses des lignes pour le processus ^enregistrement, et que, pen-^25 dant le processus d'interrogation, au cours duquel un des régistres à décalage (2 à 6) est interrogé chaque fois et ne peut pas être choisi pour enregistrer une adresse fixe, le régistre à décalage supplémenta ire,respectivement le registre à décalage qui vient juste d'être interrogé et par conséquent qui ne contient plus 3Q d'informations, assume pour l'enregistrement !•-' rôle du régistre à décalage qui est en train d'être interrogé. 4. Mémoire d'enregistrement et de lecture suivant les revendications 1, 2 ou 3 caractérisée par le fait que les éléments de mémoire sont réalisés suivant la technique MOS.