FR 2088369 A1 19720107 FR 7115944 A 19710504 71 15944 -1- 2088369 La présente invention concerne un dispositif de mémoire à simple lecture, destiné spécialement aux systèmes de conversion de code et autres systèmes analogues. On sait aue les systèmes de conversion d'un code ou d'une 5 séquence préparée d'opérations codifiées peuvent être réduits à des "blocs logiques dans lesquels une configuration prédéterminée de sortie correspond à une certaine configuration d'entrée. Ces deux problèmes de conversion et d'autres problèmes analogues peuvent donc être ramenés à l'emploi d'un dispositif, appelé 10 également mémoire à simple lecture du fait qu*on ne peut pas et • qu'il n'est pas nécessaire d'en modifier électriquement le contenu. Considérons seulement des éléments "binaires, qui sont d'ailleurs les seuls intéressants : si le nombre des "bits d'entrée 15 est h. et si k est le nombre des bits de sortie, les configurations d'entrée sont au nombre de 2*1, et à chaque configuration 0Qa>-respondent k bits à la sortie, si bien que la capacité de la mé- ■L. moire est de k 2 bits, ou cellules possibles dans lesquelles on peut emmagasiner un nombre binaire. 20 Parmi les systèmes de mémoire employés, on peut citer les suivants : 1) Mémoires à diodes. 2) Kémoires intégrées. j) Mémoires magnétiques de types divers. 25 Les critères d'appréciation de ces mémoires sont .extrêmement nombreux, mais les principaux sont : a) le prix. b) 1'encombrement c) la souplesse de programmation 30 d) la vitesse. Les mémoires du premier type, c'est-à-dire à diodes, sont couteuses et encombrantes, mais elles sont très souples et rapides, et conviennent particulièrement aux petites capacités. Les mémoires du deuxième type obtenues à l'aide de circuits 35 intégrés de grande complexité (appelés L.S.I. = large scale intégration dans les pays anglo-saxons) qui sont surtout du type Il 0 S (à oxydes métalliques semi-conducteurs) sont économiques, très peu encombrantes, suffisamment rapides, mais sont peu souples d'emploi, parce qu'elles nécessitent des opérations labo 71 15944 -2- 2088369 rieuses et coûteuses pour pouvoir être réalisées dans chaque cas suivant les désirs de l'utilisateur. Enfin, les mémoires du troisième type, c'est-à-dire les mémoires magnétiques, sont suffisamment économiques, assez peu eneom-5 brantes, et sous certaines formes très souples d'emploi et suffisamment rapides, mais leur programmation exige un travail manuel long et précis, et, de plus, exposé à des erreurs. Elles conviennent aux capacités importantes. Le dispositif de la présente invention a pour but de combiner 10 les avantages des solutions décrites ci-dessus, surtout en ce qui concerne un utilisateur type du secteur des contrôles automatiques et de la transmission et élaboration périphérique des données, c'est-à-dire un utilisateur intéressé par une mémoire à simple lecture ayant les avantages suivants : 15 - faible prix ; - encombrement modéré ; - grande souplesse d'emploi et méthode de fabrication sûre et économique convenant aussi bien aux petites qu'aux grandes séries ; 20 - vitesse élevée. La mémoire suivant la présente invention est caractérisée par le fait qu'elle est constituée par au moins un circuit imprimé qui comprend une première partie contenant des composants, et une deuxième partie sans composants, ces deux parties étant couplées 25 entre elles par au moins un couplage capacitif. L'invention sera mieux comprise à la lecture de la description détaillée qui suit et à l'examen du dessin annexé qui représente, à titre d'exemple non limitatif, un mode de réalisation de l'invention. 30 La Pig. 1 représente la mémoire, avec les deux circuits imprimés représentés séparément l'un à côté de l'autre. La Pig. 2 montre une variante du deuxième circuit imprimé. Pour simplifier les figures, l'exemple concerne le cas où il existe seulement quatre bits d'entrée et quatre bits de sortie, 35 c'est-à-dire où la capacité est de 64 bits (Pig. 1). Suivant une conception qui est courante dans l'adressage des mémoires magnétiques, on effectue un premier décodage des adresses, et l'on prépare 4+4 circuits d'accès à la mémoire, qui sont réalisés pratiquement par les transistors 1 et 2 sur la 71 15944 -3- 2088369 figure. Ceux-ci sont disposés dans un premier circuit imprimé, sur lequel sont réalisées 16 bandes conductrices 3 qui sont parallèles de façon que les circuits comprenant les transistors 1 et 2 5 choisis par paires, constituent une seule des seize bandes 3 du circuit imprimé recevant le circuit total. Les diodes 4 fonctionnent comme des diodes redresseuses ou des séparateurs à sens unique "anti-retour", et sont courantes dans toutes les techniques d'adressage. Les résistances 5 ser-10 vent au contraire à obtenir non pas un courantt comme dans toutes les techniques d'adressage, mais un front de tension, et cela par le procédé suivant : Les transistors du type 1 et du type 2 sont normalement saturés. A l'aide d'une temporisation bi-phase, le transistor du 15 type 1 choisi est fermé pendant le temps T1. Quand l'effet du front positif produit dans le collecteur, qui agit sur les bandes à travers les capacités inverses des diodes 4 est épuisé, le transistor choisi du type 2 est fermé pendant le temps £2. La bande unique 3 qui relie les deux transistors choisis peut se 20 charger positivement. Au-dessus du circuit imprimé décrit ci-dessus se trouve un deuxième circuit imprimé 6 qui lui fait face et dont il est séparé par une mince couche isolante. Sur ce circuit 6, on prévoit des-régions 7 oui font face aux bandes 3 et sont disposées là ak 25 l'on désire inscrire un chiffre 1,. Sur les lignes 8 choisies par avance, on induit ainsi à travers les régions 7 une charge qui est transportée par elles aux régions 9, qui induisent cette charge sur les régions 10 reliées aux amplificateurs de lecture. 30 Ces derniers fournissent à la~ sortie une impulsion positiv# 11 qui représente le code désiré sur les quatre lignes de sortie* Il faut ajouter que, sur les lignes non choisies, on a une impulsion plus faible 12 qui est due aux petites capacités entre les bandes 3 choisies et les lignes 8 ainsi qu'à d'autres cou-35 plages non désirés, que l'on peut convenablement distinguer du couplage utile. On prévoit enfin des organes mécaniques de pression qui maintiennent les deux circuits imprimés face à face, ainsi que des 71 15944 -4- 2088369 organes formant écran sur les deux côtés pour rendre l'ensemble insensible aux perturbations extérieures, les avantages du système sont évidents. L'adressage présente la même complexité que celui d'une mé-5 moire magnétique, mais avec des courants beaucoup plus faibles, spécialement dans le cas des moyennes et faibles vitesses. Les dimensions sont également modérées. Dans une réalisation typique, les bandes 3 ont 0,6 mm de largeur et les régions 7 ont des dimensions de 0,6 x 10 mm. p 10 Avec des surfaces-en présence de 6 mm , une épaisseur d'isolant de 0,1 mm et une tension d'alimentation de 20 Y, la puissance de sortie est supérieure à celle d'un, noyau magnétique du type couramment utilisé dans les mémoires. La partie principale de la mémoire est fixe pour un certain 15 appareillage, et est dé^à connectée aux autres circuits. La programmation est effectuée par le simple remplacement du circuit imprimé 6, qui ne comporte pas de composants et est par conséquent très économique. Le remplacement est rendu particulièrement facile par les régions 9 et 10, qui font passer le si-20 gnal sur le circuit imprimé principal sans aucune connexion. Elles peuvent également être notablement plus grandes que les régions 7, de façon à ne causer pratiquement aucune atténuation du signal* Comme cas limite à grande capacité, on peut supprimer l'isolant entre les régions 9 et 10 dans cette zone, et l'on obtient 25 ainsi un contact qui ne doit pas être obligatoirement parfait et par suite ne pose pas de problèmes. Pour les fortes densités et les grandes capacités, on prévoit le perfectionnement représenté sur la 3?ig. 2. Pour écrire les chiffres 1 et 0, au lieu de la présence ou de l'absence des régions 7, on prévoit les régions 7 30 pour représenter les chiffres 1 et les régions 7 a pour représenter les chiffres 0. Les régions 7 et 7 a sont reliées respectivement aux deux lignes 8 et 8a qui aboutissent à un amplificateur différentiel. On supprime ainsi complètement l'effet des impulsions indésirables 12 de la 3?ig. 1, et l'on rend l'ensemble 35 fortement indépendant des tolérances sur les valeurs des tensions d'alimentation et des tolérances sur les composants. La mémoire conforme à la présente invention combine toutes ^les caractéristiques de prix, encombrement, souplesse de pro 71 15944 -5- 2088369 grammation et vitesse qui ont été mentionnées initialement ; elle convient particulièrement aux capacités moyennes (environ 1000 bits) que l'on rencontre dans les problèmes de conversion d'un code. Bien entendu, l'invention n'est nullement limitée aux exemples décrits et représentés, elle est susceptible de nombreuses variantes accessibles à l'homme de l'art, suivant les applications envisagées, et sans qu'on s'écarte pour cela de l'esprit de l'invention. 71 15944 -6- 2088369 BEVEHDICATIOHS 1.- Dispositif de mémoire à simple lecture, caractérisé en ce qu'il est constitué par au moins un circuit imprimé comprenant une première partie portant des composants, et une deuxième partie sans composants, ces deux parties étant couplées entre elles 5 par au moins un couplage capacitif. 2.- Dispositif selon la revendication 1, caractérisé en ce qu'il comprend un premier et un deuxième circuits imprimés disposés face à face, chacun étant pourvu respectivement de l'une des deux parties précitées, et les deux circuits imprimés étant 10 séparés par une couche isolante qui s'étend au moins sur une partie de leurs surfaces. 3.- Dispositif de mémoire selon la revendication 1 ou 2, caractérisé en ce que le premier circuit imprimé porte des "bandes conductrices dont le nombre, pour un système binaire, est égal 15 à 2k, h étant le nombre des impulsions d'entrée dites bits, et des régions conductrices, appelées les premières régions, dont le nombre est égal au nombre des bits de sortie, ces premières régions étant connectées à des amplificateurs correspondants de lecture. 20 4.- Dispositif de mémoire selon la revendication 2 ou 3, caractérisé en ce que le deuxième circuit imprimé est constitué par des régions, dites deuxième régions, qui sont disposées suivant un critère fixé d'avance de façon à correspondre aux bandes conductrices et qui sont réunies en groupe dont le nombre est 25 égal au nombre des bits de sortie, les régions de chacun de ces groupes étant reliées électriquement entre elles ainsi qu'à une région suivante conductrice, chacune des régions suivantes conductrices correspondant à l'une des premières régions du premier circuit imprimé. 30 5.- Dispositif de mémoire selon l'une des revendications 2 à 4, caractérisé en ce que le premier circuit imprimé et le deuxième circuit imprimé sont superposés l'un à l'autre, et séparés par une couche isolante. 6,- Dispositif de mémoire selon la revendication 4 ou 5, ca- 35 ractérisé en ce qu'il forme un premier couplage de type capacitif entre lesdites bandes et les deuxièmes régions, et un deuxième couplage de type capacitif et par contact entre les deu 71 15944 -7- 2088369 xièmes régions et les premières régions. 7.- Dispositif de mémoire selon l'une des revendications précédentes, caractérisé en ce cme le premier circuit imprimé d'adressage est fixe quand la programmation varie pour un certain 5 appareillage. 8.- Dispositif de mémoire selon l'une des revendications 2 à 7, caractérisé en ce que le deuxième circuit imprimé comporte des premières régions pour représenter les chiffres 1 et des deuxièmes régions pour représenter les chiffres 0, les premières 10 régions étant reliées à une première ligne, les deuxièmes régions étant reliées à une deuxième ligne, et ces première et deuxième . lignes aboutissant à un amplificateur différentiel ou autre organe analogue.