FR 2085966 A1 19711231 FR 7112735 A 19710409 71 12735 i. 2085966 La présente invention se rapporte à des systèmes de traitement de données et elle concerne plus particulièrement des systèmes de traitement de données à multiples appareils de traitement de données comportant des dispositifs d'interruption. Dans la technique antérieure, on connaît des systèmes de traitement de données dans lesquels un appareil de traitement de données interrompt automatiquement son traitement sur un programme particulier, en réponse à un certain nombre de conditions de fonctionnement. Lorsque l'exécution de son programme courant est inter rompu, l'appareil de traitement de données ne s'arrête pas de fonc tionner. En revanche, un manipulateur d'interruption à l'intérieur de cet appareil entre en fonctionnement, et effectue certaines tâches de gestion et de supervision. Des exemples de tâches de gestion comportent l'enregistrement d'instructions courantes, d'informations et de données, destinées à préserver les résultats intermédiaires qui ont déjà été obtenus et à s'assurer que le système sera en mesure de revenir ultérieurement à 1'instruction appropriée, et que l'on complétera le traitement du programme interrompu. Un exemple de tâches de supervision est l'amorçage de transferts de données entre la mémoire et un dispositif d'entrée/sortie Le manipulateur d'interruption, peut comporter un organe spécifique de sous-ensemble, qui produit une séquence de signaux destinés à contrôler le fonctionnement du système au cours d'un traitement d'interruption. En variante, le manipulateur d'interruption, peut comporter un dispositif destiné à amener l'appareil de traitement de don nées à se brancher à une procédure, incluse dans le programme de supervision enregistré. L'appareil de traitement de données va donc manipuler ou traiter l'interruption, sous une commande programmée. Le type de manipulateur d'interruption utilisé dans un système de calculateur quelconque, dépend de l'analyse commerciale des coûts des sous-ensembles supplémentaires, comparés à la perte de vitesse de calcul qu'introduit l'emploi d'un programme de supervision . La fonction d'interruption, trouve une application commune dans la commande des opérations d'entrée du système de traitement de données. Par exemple, la vitesse à laquelle une unité d' entrée peut fournir une information, est bien plus lente que la vitesse à laquelle l'appareil de traitement de données peut traiter une donnée. Il serait très peu efficace de permettre à un tel 71 12735 2. 2085966 appareil de demeurer inoccupé, dans l'attente d'une unité d'entrée fournissant la donnée. Par conséquent, il est courant dans un appareil de traitement de données d'exécuter une instruction d'entrée en un point antérieur à celui auquel l'information d'entrée peut être utilisée. L'appareil de traitement de données continue à traiter des données, jusqu'à ce que l'unité d'entrée ait assumé un statut de fonctionnement prédéterminé dans lequel il est prêt à fournir une donnée. On prévoit une source de signaux destinée à produire un signal pour notifier à l'appsreil de traitement de données que l'unité d' entrée/sortie émet ur appel dans sa direction. L'appareil de traitement de données interrompt alors son programme courant, pour effectuer des tâches de supervision, associées à la manipulation de l'information d'entrée. Il existe des circonstances dans lesquelles, il est plus rapide de permettre à l'appareil de traitement de données d'interrompre son programme courant. Par exemple, il pourrait avoir capté les conditions d'interruption, en un temps antérieur, et pourrait ne pas avoir complété l'exécution d'une tâche de supervision relative à cette interruption. Il est plus pratique de permettre à 1' appareil de traitement de données de compléter le traitement de telles conditions d'interruption, plutôt que d'interrompre la manipulation d'interruption. Un moyen destiné à distinguer entre des procédures normales qui doivent être interrompues, et toutes autres procédures qui ne devaient pas être interrompues dans le cours ordinaire d'un traitement, consiste à employer dans les appareils de traitement de données un dispositif de contrôle d'état. Le dispositif de contrôle d'état, est réglé sur son état normal pendant que l'appareil de traitement exécute des procédures normales in-terruptibles et est réglé à l'état de contrôle pendant que l'appareil de traitement de données est en cours d'exécution de procédure de contrôle, telle qu'une manipulation d'interruption. On amène le manipulateur d'interruption à fonctionner en réponse au dispositif de contrôle d'état, de sorte que lorsque le dispositif de contrôle d'état se trouve en état de contrôle, le manipulateur d'interruption ne pourra pas et n'aura pas à répondre à des demandes de manipulation d'interruption. Un problème se pose, lorsqu'un grand nombre d'unités entrée/sortie sont affectées à un appareil de traitement de données. Les unités d'entrée/sortie font appel de façon concurrentielle à 71 12735 3. 2085966 l'attention des appareils de traitement de données. Pendant qu'il manipule les conditions d'interruption, pour l'une des unités qui lui sont affectées, l'appareil de traitement de données n'est pas disponible pour desservir ses autres unités. Bien entendu, s'il existe un seul appareil de traitement de données, les autres unités d'entrée/sortie doivent attendre que cet appareil retourne à son état normal, avant qu'elles puissent être desservies. Dans les systèmes à appareils de traitement de données multiples, il est possible de disposer d'un second appareil de traitement de données qui prend en charge la manipulation des conditions d'interruptions externes, dans le cas où le premier appareil de traitement de données n'est pas disponible. Cependant, dans la plupart des systèmes de traitement de données suivant la technique antérieure, la charge de manipulation des interruptions, pour chaque unité d'entrée/ sortie était assignée exclusivement à un appareil de traitement de données particulier. Un système d'interruption perfectionné est décrit dans le brevet américain n° 3-286.239. Le système décrit dans ce brevet comporte un registre à masques ou filtres d1 interruption à l'intérieur de chaque appareil de traitement de données pour contrôler l'affectation de la manipulation d'interruption d'entrée/ sortie entre les appareils de traitement de données, dans un système à multiples appareils de traitement de données. Le contenu du registre à masques ou filtres d'interruption, détermine si l'appareil de traitement de données acceptera ou rejettera les demandes de manipulation d'interruption. Il existe des techniques destinées à déterminer, si l'un des appareils de traitement de données doit recevoir un si grand nombre d'interruptions accumulées par une file de demandes d'interruptions. Si une file se forme, le contenu des registres à masques d'interruption dans les appareils de traitement de données peut être modifié de façon programmée pour réaffecter les unités d'entrée/sortie. Dans la description suivante de la présente invention et en vue de faciliter sa compréhension, on doit noter que le terme "appareil de traitement de données" est remplacé par le terme "processeur" . La présente invention repose sur l'emploi d'un appareil, destiné à répartir de façon automatique la charge de manipulation d'une classe de conditions d'interruptions externes, comprenant des conditions d'interruptions relatives à des opérations d'entrée/ sortie entre les processeurs d'un système de traitement de données à multi-processeurs. Chaque unité d'entrée/sortie est affectée de 71 12735 2085966 façon dyric.rr.ique à l'un d es processeurs parmi plusieurs de ceux-ci pour manipuler ces interruptions en réponse à une indication que l'entrée/sortie a assumé un statut prédéterminé. L'affectation dynamique des processeurs s'établit sur une base prioritaire. Si un processeur ayant la priorité la plus élevée pour desservir une unité d'entrée/sortie, est déjà occupé dans la manipulation d'une interruption, ou n'est pas disponible pour toute autre raison, pour s'occuper des opérations de traitement relatives à des trans ferts d'entrée/sortie, il s'établit alors immédiatement, une affe tation secondaire entre le processeur ayant la priorité la plus é levée suivante, et l'unité d'entrée/sortie. Un mode de réalisation de la présente invention, repose sur l'emploi d'un système de traitement de données comportant une mémoire, un certain nombre d'unités d'entrée/sortie et un certain nombre de processeurs. Chaque processeur comporte son propre mani pulateur d'interruption, ainsi qu'un appareil destiné à effectuer une affectation entre le manipulateur d'interruption et une unité d1entrée/sortie. Dans un mode préféré de réalisation de l'invention, le manipulateur d'interruption comporte un réseau de commande d'opérateurs contrôlables, qui fonctionne selon une commande programmé* Le réseau de commande d'opérateurs contrôle le fonctionnement du dispositif de traitement de données â l'intérieur du processeur, pour effectuer le processus d'interruption." Un dispositif de commande d'état est couplé au réseau de commande d'opérateurs contrôlable, et comporte un état normal et un état de"contrôle destiné à amener le réseau de contrôle d1opérateurs à assumer respectivement les états normaux et de contrôle. L'appareil qui effectue l'affectation entre l'unité d'entrée/sortie et le manipulateur d'interruptions, comporte un dispositif à portes qui répond à des indications qu'une unité entrée/ sortie émet un appel, ou appelle l'attention, et que l'unité de traitement n'est pas couramment disponible pour effectuer le processus d'interruption. Le dispositif à portes produit un signal de transfert pour amener un autre dispositif à portes à produire un signal secondaire de demande d'interruption. Si le processeur ayant la priorité la plus élevée suivante n'est pas occupé, son manipulateur d'interruptions répondra à la demande secondaire et effectuera le processus d'interruption. Sans quoi, une affectation est confiée au processeur ayant la priorité la plus élevée suivan 71 1273S 5. 2085966 te. La présente invention sera maintenant décrite en relation avec les dessins cï-joints dans lesquels : La figure 1 est un schéma synoptique d'un système de traitement de données à multi-processeurs comportant la présente invention, La figure 2 est un diagramme schématique et synoptique d' un processeur comportant un dispositif de manipulation d'interruptions . La figure 3 est un diagramme schématique et synoptique représentant plus en détail les circuits de transfert de la figure 1. La description du mode préféré de réalisation peut être mieux comprise, en considérant en général la forme de représentation d'information utilisée dans le système de traitement de données. Le terme "programme" est utilisé ci-après pour identifier une ou plusieurs procédures. Le terme "procédure" contient m certain nombre d'opérateurs différents, et les "opérateurs" ordonnent en séquences le fonctionnement du système de traitement de données. L'information est traitée dans le système de traitement de données sous forme de "mots". Cependant, il devrait être admis que l'invention n'est pas limitée à une machine du type à mots, mais est applicable à d'autres groupements de bits tels que des groupements numériques ou des bits individuels. Bien que différents types de mots soient utilisés dans le système de traitement de données réel, en vue de la description de la présente invention, on ne se référera qu'à des mots d'opérande, des mots de commande de retour, dés mots de commande de programme, des mots d'opérateur, des mots de référence indirecte et des mots de contrôle de groupe et d'empilage de repères. Les mots d'opérande sont les données réelles devant être traitées. Le mot "de commande de programme" est un mot qui est utilisé pour introduire une procédure nouvelle ou du moins une procédure différente. Un mot de commande de programme contient dans ce but un certain nombre d'items différents d'information. Un item d'information est une zone PIR qui est une adresse dans la mémoire identifiant indirectement les cellules d'opérateurs constituant la nouvelle procédure qui correspond au mot de commande de programme. La zone PIR est une adresse d'un autre mot de référence d'adresse, 71 12735 6. 2085966 qui à son tour comporte l'adresse du premier opérateur dans la nouvelle procédure. Ainsi donc, l'on comprend qu'un mot de commande de programme, est un mot de référence de procédure qui sert de référence au début d'une nouvelle procédure. Le "mot de contrôle de retour" est utilisé pour identifier une nouvelle procédure à laquelle doit revenir le système de traitement de données, après avoir complété l'exécution d'une procédure courante. Brièvement, un mot de commande de retour est formé, chaque fois que le processeur qui est en cours d'exécution d' une procédure, est amené à introduire une nouvelle procédure ou une procédure différente. Le mot de contrôle de retour est formé, au moment de l'introduction de la nouvelle procédure, et contient toutes les informations nécessaires pour faire passer la machine à l'état auquel elle se trouve, lors de la procédure précédente. Comme le mot de contrôle de programme, le mot de contrôle de procédure contient une zone PIR qui est une adresse en mémoire, qui identifie le premier opérateur d'une série d'opérateurs devant ê-tre exécutés dans la procédure précédente. Les mots de contrôle de retour et les mots de contrôle de programme sont indiqués les uns et les autres comme des mots de référence de procédure. Ils sont de format analogue et de contenu d'information similaire. Un mot de référence indirecte, est une adresse d'un emplacement de mémoire qui enregistre à son tour un mot fournissant u-ne information d'adresse de mémoire. Des mots de contrôle d'empilage de repères sont décrits ci-après en rapport avec la description du mécanisme d'empilage du système de traitement de données. La commande centrale d'un processeur, fonctionne suivant un des deux états, à savoir l'état de contrôle ou l'état normal. L'état "de contrôle" est un état dans lequel le réseau de contrôle d'opérateurs entraîne l'exécution d'instructions privilégiées qui ne sont pas disponibles dans l'état normal et ces opérateurs sont connus comme "opérateurs du seul état de contrôle". Lorsqu'il se trouve à l'état de contrôle, le réseau de contrôle d'opérateurs ne provoque pas l'exécution d'opérateurs de non contrôle, pas plus qu'il ne provoque l'exécution d'interruptions externes. L'état de contrôle est un élément important dans les systèmes de traitement de données modernes, étant donné que certaines tâches exigent des conditions non interruptibles, comme prévu par l'état de contrôle. L'état de contrôle est utilisé pour 71 12735 7. 2085966 traiter les fonctions qui doivent être prises en charge en coordination avec d'autres tâches co-existantes, dans le même système à multi-programmation. Un exemple de l'activité de l'état de contrôle qui se rapporte tout spécialement à la présente invention, est le démarrage du transfert d'informations entre l'unité de traitement de mémoire et le dispositif d'entrée/sortie. L'état "normal" est l'état du circuit de contrôle d'opérateurs dans lequel aucun opérateur du "seul état de contrôle" ne peut être exécuté. Cependant, d'autres opérateurs peuvent être e-xécutes et des interruptions externes peuvent être prises en charge. L'état dans lequel l'unité centrale de commande fonctionne, est commandé par une bascule. L'état de la bascule est à son tour contrôlable. Dans les processeurs de la technique antérieure, on utilisait différents dispositifs destinés à amener cette bascule, à assumer l'état approprié. Par exemple, une instruction explicite peut être incluse dans le répertoire d'instructions de l' unité de traitement, qui amènera le processeur à faire passer la bascule à i'état 1. Une technique unique destinée à contrôler l'état de la bascule, fait l'objet d'une demande de brevet américain intitulée "Procédé et Appareil destinés à établir des états dans un" système de traitement de données", déposée le 21 août 1969, sous'le numéro 851.804 et cédée 3 la demanderesse de la présente invention. La technique utilisée dans le système,objet de la demande de brevet mentionnée ci-dessus,utilise un signal dans les mots de référence de procédure pour modifier l'état de la bascule. Par exemple, les mots de contrôle de programme comportent un bit unique identifié comme bit N qui identifie si la nouvelle procédure référencée par le mot de contrôle de programme, doit être traitée à l'état normal ou à l'état de contrôle. De façon analogue, le mot de contrôle de retour, comporte un bit N qui identifie si la procédure de retour doit être traitée à l'état normal ou à l'état de contrôle. En se référant maintenant à la figure 1, celle-ci représente en général le couplage entre des processeurs d'un système de traitement de données à multi-calculateurs comportant la présente invention. Un certain nombre d'unités d'entrée/sortie sont généralement représentées comme des éléments 1A et 1B. Ces imités peuvent être de plusieurs types différents. Par exemple, l'on utilise des 71 12735 s. 2085966 unités & disque magnétique, des unités à ruban magnétique, et des lecteurs de cartes, comme dispositifs à'entrée/sortie, pour transférer des données dans le système de traitement de données ou pour en extraire. Le nombre de ces unités, pas plus que leur construction interne, ne présentent un intérêt matériel pour la compréhension de la présente invention. Les unités d'entrée/sortie sont représentées comme couplées à une paire d'unités de multiplexeurs, MPX-A et- MPX-E identifiés comme étant respectivement les éléments 5A et 5B. Les unités de multiplexeurs sont bien connues dans la technique, et une description de leurs détails internes ne présente pas d'intérêt direct pour la présente invention. Il est suffisant pour la présente description de souligner que les multiplexeurs couplent des signaux entre les unités d'entrée/sortiè et les processeurs . Une paire de ces processeurs est représentée ôomme étant les éléments 7A et 7B. Bien entendu l'emplacement dans l'espace de ces processeurs ne présente pas ion intérêt matériel, mais il est avantageux, en vue de leur identification de considérer que Jh se trouve à gauche de 7B. On a représenté des lignes entre les processeurs et les unités de multiplexeurs 5A, 5B, pour indiquer une communication à deux voies entre eux. Sur ces lignes, les processeurs couplent un signal aux unités de multiplexeurs, "pour indiquer qu'une donnée devrait être échangée avec une unité d'entrée/ sortie. Lorsque l'unité d'entrée/sortie a assuré un statut de fonctionnement prédéterminé elle couple un signal aux processeurs sur ces lignes. Ce signal indique que l'unité d'entrée/sortie émet un appel en direction d'un processeur en vue d'une prise en charge ou d'un traitement d'échange de données. Il est évident que la source du signal de prise en charge, pourrait être prévue à l'extérieur de l'unité d'entrée/sortie. On doit noter que la présente invention peut être appliquée à n'importe ouel système à multi-processeurs indépendamment du nombre de processeurs qui y est inclus. Ainsi donc, la figure 1 représente des lignes brisées, adjacentes au processeur 7A, pour indiquer l'existence d'autres processeurs qui ne sont pss représentés . On a représenté à l'intérieur de chaque processeur un manipulateur d'interruptions ainsi qu'une ligne indiquant le .couplage du manipulateur d'interruptions de la mémoire 12. Selon un mode préféré, les manipulateurs d'interruptions sont commandés de façon 71 12735 9. 2085966 programmée, au moyen d'un programme de supervision enregistré dans la mémoire 12, suivant un mode qui sera décrit ci-après, en se référant à la figure 2. On doit noter cependant, que les manipulateurs d'interruptions peuvent être auto-contrôlés au lieu d'être contrôlés par un programme. On a représenté à l'intérieur du processeur 7 A de gauche à droite, le circuit de transfert LTR-31 et de droite à gauche le circuit de transfert RTL-32 chacun d'eux é-tant couplé pour interrompre le manipulateur 6A. On a représenté à l'intérieur du processeur 7B de gauche à droite, les circuits de transfert LTR-33 et de droite à gauche le circuit de transfert RTL-34 chacun d'eux étant couplé pour interrompre le manipulateur 6B. Les circuits de transfert, en réponse aux signaux d'appel couplés aux processeurs par l'intermédiaire d'un multiplexeur ainsi qu'à d'autres signaux qui seront décrits ci-après, produisent des signaux qui déterminent l'affectation dynamique des manipulateurs d' interruptions suivant un schéma prioritaire. Les circuits de transfert de gauche à droite, à l'intérieur d'un processeur particulier, produisent des signaux qui peuvent assigner de façon dynamique, une charge de traitement d'interruptions à un processeur situé à droite du processeur particulier. Les circuits de transfert allant de droite à gauche à l'intérieur d'un processeur particulier, produisent des signaux qui peuvent assigner de façon dynamique, une charge de traitement d'interruptions, à un processeur situé à gauche du processeur particulier. Une fois de plus, l'on doit insister sur le fait que l'emploi de termes indiquant une position spatiale telle que gauche et droite, ne sont donnés que pour faciliter la description, et que l'emplacement physique réel des processeurs n'a pas d'intérêt matériel. De plus, bien que ces circuits de transfert soient représentés comme montés à l'intérieur des processeurs, il est évident pour les spécialistes dans cette technique, que les circuits de transfert peuvent être répartis à travers tout le système plutôt que d'être montés tels que représentés. Les lignes représentées comme couplant les circuits de transfert au manipulateur d'interruptions, sont destinées à indiquer une communication à deux voies entre les éléments. Les circuits de transfert communiquent avec les manipulateurs d'interruptions, en fournissant un signal de demande d'interruption ; les manipulateurs d'interruptions communiquent avec les circuits de transfert en fournissant un signal qui indique si le manipulateur d'interruptions est disponible pour prendre en charge un traitement 71 12735 10. 2085966 d'interruption. Les lignes sont représentées comme couplant LTR-31 à LTR-33 et RTL-34 à RTL-32. Sur ces lignes, les signaux de transfert sont transmis pour permettre à un second processeur de prendre en charge une interruption externe lorsqu'un premier processeur 5 est occupé. On a également représenté des lignes qui partent de LTR-33 et RTL 32. Ces lignes servent aussi à fournir des signaux de transfert. Par exemple, on considérera un système à deux processeurs. Dans un tel système, il aurait dû y avoir des connexions directes, là où la figure représente des lignes brisées. Une bou-10 cle est formée telle que RTL-31 peut signaler à RTL-33 de produire vm signal de demande d'interruption. De façon analogue, LTR-33 peut signaler à LTR-31 la même demande. En ayant en vue la représentation de l'information et le diagramme synoptique complet, on considérera maintenant les détails d'un processeur comportant un 1.5 manipulateur d'interruptions commandé par programme, représenté généralement sur la figure 2. Le manipulateur d'interruptions commandé par programme comporte toutes les parties d'un processeur qui effectue le transfert de commande de traitement depuis des programmes objets vers un programme de supervision enregistré, ainsi 20 que les instructions de programme de supervision selon une séquence appropriée, et l'application des signaux de commande appropriés à d'autres unités du système telles que les unités d'entrée/sortie suivant cette interprétation. Un réseau de commande d'opérateurs est représenté généra-25 lement en 10 et on a représenté au-dessus de ce réseau une mémoire, une portion de l'élément de commande du processeur qui effectue la sélection des instructions provenant de la mémoire et leur interprétation, et le traitement de données ou d'éléments arithmétiques ou logiques par le processeur. Le réseau de commande d'opérateurs 30 10 contient un compteur de commande d'opérateurs et une unité à portes 24 qui établit les séquences des fonctionnements du système de traitement de données, représenté sur le dessin. Les réseaux de commande d'opérateurs tels qu'ils sont utilisés ci-après comportent une logique à portes, des compteurs et des organes de comman-35 de nécessaires pour le contrôle du fonctionnement des systèmes de traitement de données. Il apparaît avec évidence pour les spécialistes dans la technique des calculateurs, que le réseau de commande peut être réparti à travers tout le système, plutôt que d'être combiné en une seule unité. 40 Les compteurs de contrôle d'opérateurs, ainsi que les mon 71 12735 ii. 2085966 tages à portes destines à établir les séquences des unités de traitement de données et des mémoires au cours de l'exécution d'operateurs, sont bien connus dans la technique des calculateurs et peuvent être de plusieurs types différents selon la conception du sys-5 tème de traitement de données particulier. Par conséquent, il n' est pas nécessaire d'expliquer les détails exacts du compteur de contrôle d'opérateurs, ainsi que de l'unité à portes 24 pour une compréhension complète de la présente invention. Le compteur de contrôle d'opérateurs et l'unité à portes 24 comportent des lignes 10 de signal de commande, représentées généralement en 100, auxquelles sont appliqués des signaux de commande selon une séquence appropriée, afin de commander le fonctionnement de l'unité de traitement, ainsi que de la mémoire. Les lignes 100 sont représentées comme divers circuits sur le dessin et sont destinées à des opéra-15 tions de commande. Toutes sont identifiées par le symbole général 100 pour des raisons de simplification. Cependant, il est bien entendu que les lignes dans la plupart des cas sont différentes et que des signaux de commande peuvent être appliqués sur ces diverses lignes, en divers points, en des instants qui dépendent de la 20 séquence du fonctionnement du compteur de commande, ainsi que de l'unité à portes 24. Le système de traitement de données comporte une mémoire 12. La mémoire 12 peut être du type à tores magnétiques ou d'un type quelconque, parmi les divers types de mémoires bien connus 25 dans la technique des calculateurs. La mémoire 12 est agencée pour la lecture ou l'enregistrement d'informations, à raison d'un mot à la fois en réponse à des signaux de commande provenant des lignes de signaux de commande 100 depuis l'unité de commande centrale 10. Les mots lus à partir de la mémoire 12 sont enregistrés, soit dans 30 un registre d'opérateurs 16 soit dans un registre C 14, ou enfin dans des registres de traitement de données représentés généralement par le rectangle 15. Les registres de traitement de données, peuvent comporter des additionneurs, des registres à décalage et autres organes du même type, qui sont bien connus dans la technique. 35 L'information peut être enregistrée dans la mémoire 12 depuis le registre C 14 ou depuis l'un des autres registres à l'intérieur du rectangle 15. L'adresse dans la mémoire 12 à laquelle l'information est lue ou enregistrée, est déterminée par l'adresse contenue soit dans le registre PIR 20, soit dans un registre S 22. 40 Dans un mode préféré de réalisation de la présente inven- 71 12735 12. 2085966 rion des empilages sont prévus dans le but de stocker daz opérande ainsi que divers types de mots de référence. Les détails complets de l'opération d'un empilage ne sont pas essentiels pour la compréhension de la présente invention et, par conséquent, seuls les détails qui s'y réfèrent sont donnés. Un tel empilage est décrit en détail aux pages 224 à 229 du livre intitulé "Electronics Digital Systems" (systèmes digitaux électroniques) par R.K. Richards, publié en 1966 par John Wiley & Sons, Inc.Brièvement, un empilage est une zone de mémoire dans laquelle des mets d'information sont enregistrés sur la base du dernier entré-premier-sorti. Lorsqu'un empilage de programme particulier est activé ou excité, le registre 14 ainsi que les registres à l'intérieur du rectangle 15, sont connectés à l'empilage d'informations dans la mémoire. Cette connexion s'établit par l'intermédiaire de l'adresse contenue dans le registre S 22 qui indique le dernier mot (le mot situé au sommet) enregistré dans la zone d'empilage de la mémoire. Effectivement, il existe dans la mémoire 12, plusieurs empilages. Chacun des empilages contient un mot de commande de repère d'empilage qui est utilisé dans la connexion des empilages entre eux. L'un quelconque des empilages peut être connecté au registre 14, ainsi qu'aux registres situés à l'intérieur du rectangle 15 à n'importe quel moment. Les registres 14 ainsi que les registres contenus dans le rectangle 15 sont en fait le sommet des registres d'empilage destiné à l'empilage connecté, et prolongent l'empilage pour permettre un accès rapide à l'information dans ces registres. Des détails d'un tel empilage, ainsi que les connexions entre registres sont décrits dans la demande de brevet américain intitulée "Procédure d'entrée pour une unité de traitement de données employant un empilage" déposée le 2 octobre I967, sous le numéro 672.042 et cédée à la demanderesse. En fonctionnement, le compteur de commande, ainsi que 1' unité à portes 24 de l'unité de commande centrale 100, appliquent un signal de commande par l'intermédiaire d'une ligne de commande 100, à la matrice de transfert 26 amenant ainsi l'application de l'adresse contenue dans le registre S 22 à la mémoire 12. Effectivement, la matrice de transfert comporte un certain nombre de lignes 100 qui lui sont connectées, l'une d'entre elles seulement é-tant représentée. L'unité 24 applique également un signal par l'intermédiaire de l'une des lignes de signal de commande 100 à la mémoire 12, amenant le contenu de l'emplacement de la mémoire adres 71 12735 15. 2085966 sée, à être lu, puis appliqué à une matrice de transfert 28. On supposera que le mot lu à partir de la mémoire 12 est, soit un mot de contrôle de retour, soit un mot de contrôle de programme. La matrice de transfert 28 est connectée effectivement à un certain 5 nombre de lignes 100 et, pour un mot de contrôle de programme ou pour un mot de contrôle de retour, un signal de commande approprié est appliqué par l'intermédiaire de l'une des lignes des signaux de commande 100 amenant la matrice de transfert 28 à enregistrer un tel mot dans le registre C 14. Le mot de contrôle de programme 10 ou le mot de contrôle de retour, sont enregistrés dans le registre C 14, l'adresse PIR étant située dans la zone du registre C 14 i-dentifiée par PIR et par le bit N dans la bascule NF. Après que 1'on a utilisé l'adresse dans le registre S 22 pour avoir accès à la mémoire 12, l'unité 24 applique un signal 15 de commande, sur l'une des lignes 100, amenant par l'intermédiaire d'une porte (non représentée) le décalage arrière d'une unité, dans le registre S 22 de l'adresse qui y est contenue, de sorte que ce registre contient l'adresse du mot suivant dans l'empilage correspondant. 20 0° considérera maintenant le registre PIR 20 et la maniè re suivant laquelle les opérateurs sont enregistrés dans le registre d'opérateur 16. Un mot d'opérateur individuel, contient un certain nombre d'opérateurs. Le compteur PIR 20 indique l'adresse en mémoire d'un mot d'opérateur. 25 En fonctionnement, l'unité 24 applique un signal de com mande sur une des lignes de signaux de commande 100, à la matrice de transfert 26, amenant l'application de l'état du registre PIR 20 à la mémoire 12. La mémoire 12 lit le mot d'opérateur depuis 1' adresse correspondante, et applique le mot d'opérateur à la matri-30 ce de transfert 28. L'unité 24 applique en outre un signal de commande par l'intermédiaire de lignes de signaux de commande 100, à la matrice de transfert 28, amenant le mot d'opérateur à être enregistré dans le registre d'opérateur 16. Etant donné qu'un seul opérateur, du mot d'opérateur enre-35 gistré dans le registre d'opérateur 16, doive être exécuté à la fois, un circuit à portes J>0 est prévu et est destiné à transmettre par l'intermédiaire d'une porte un seul opérateur et un décodeur d'opérateurs 18. L'opérateur particulier, transmis par l'intermédiaire d'une porte à partir du registre d'opérateurs 16 est déterminé par le compteur PSr 21. Le compteur PSR 21 comporte un 71 12735 14. 2085966 état pour chaque opérateur enregistré dans le registre d'opérateurs 16 qui doit être appliqué au décodeur d'opérateurs 18. Le circuit à portes J>0 répond à chaque état du compteur PSR 21 afin de transmettre par l'intermédiaire de portes, l'opé-5 rateur correspondant au décodeur d'opérateurs 18. Le décodeur d'opérateurs 18 comporte une ligne de sortie d'opérateurs (c'est-à-dire entrée, sortie ...) pour chaque opérateur différent devant être exécuté. Un signal de commande est appliqué sur la ligne de sortie d'opérateurs, correspondant à chaque 10 opérateur qui y est appliqué par l'intermédiaire de la porte 30. Le compteur de contrôle et l'unité à portes 24 sont couplés à toutes les lignes d'opérateurs et passent par une séquence d'états correspondant à la ligne d'opérateurs activée. La séquence d'étapes de l'unité 24 amène la séquence appropriée de signaux de commande sur 15 les lignes 100, à provoquer l'opérateur particulier devant être e-xécuté par l'unité de traitement de données et la mémoire. Il est bien entendu que tous les circuits destinés à l'exécution d'un jeu complet d'opérateurs ne sont pas représentés sur le dessin, mais de tels circuits sont bien connus et leur descrip-20 tion détaillée n'est pas nécessaire pour la compréhension complète de la présente invention. Après que le compteur de commande, ainsi que l'unité à portes 24 aient appliqué des signaux de commande, par l'intermédiaire des signaux de commande 100 nécessaires à l'exécution d'un opérateur, un signal de commande est appliqué par l'in-25 termédiaire de la ligne de signaux de commande 100, au compteur PSR 21, amenant les portes qui y sont contenues, et qui ne sont pas représentées, à se décaler vers l'état suivant, correspondant à l'opérateur suivant, dans le registre 16. Lorsque le compteur PSR 21 atteint son dernier état, il se recycle et recommence un nouveau 3° cycle de comptage d'états en réponse aux signaux de commande provenant de l'unité 24. Pendant le recyclage du compteur PSR, l'unité 100 applique un signal de commande au registre PIR 20 provoquant le décalage avant d'un état de l'adresse dans le registre PIR 20, par l'intermédiaire d'une porte (non représentée). L'unité 24 amè-35 ne aussi la nouvelle adresse dans PIR, à être appliquée à la mémoire 12, et le mot d'opérateur dans une telle adresse est lu et enregistré dans le registre d'opérateurs 16 comme décrit ci-dessus. L'état de l'unité de commande 10, c'est-à-dire l'état "normal" ou état de contrôle, est déterminé par une bascule identifiée 40 par le symbole NCF. Une voie existe entre le registre C 14 vers la 71 12735 15. 2085966 bascule NCF et une vole existe entre la. bascule NCF en retour vers le registre 14. Une porte 62 est prévue sur la voie qui relie le registre C 1^ et la bascule NCF. La porte 62 comporte dey lignes R (de remise à l'état initial) et S (de passage à l'état 1), qui 5 font passer la bascule NCF à l'état correspondant à l'état de la bascule NF dans le registre C 14. L'état de la bascule NF est déterminé par un mot de commande de programme ou un mot de commande de retour. La porte 62 peut aussi être contrôlée par un certain nombre de lignes d'opérateurs (entrée) depuis un décodeur d'opéra-10 teurs 18. Une porte 64 est couplée entre les circuits de sortie de la bascule NCF et les circuits d'entrée, de remise à l'état initial R, et de passage à l'état 1 S, de la bascule NF dans le registre C 14. La porte 64 est contrôlée par la ligne d'opérateurs d'entrée 15 provenant du décodeur d'opérateurs 18, pour faire passer la bascule NF à l'état correspondant, à l'état de la bascule NCF. La bascule NF passe à l'état correspondant à l'état de la bascule NCF, lorsqu'un mot de contrôle en retour est en cours de formation dans le registre 14. 20 Ainsi donc, l'état de la bascule NCF qui commande l'état des réseaux de commande d'opérateurs, est préservé sur le bit N du mot de commande de retour, enregistré dans le registre C 14 lorsqu'une nouvelle procédure est introduite. On considérera maintenant les différents types d'opéra-25 teurs qui peuvent être exécutés soit à l'état normal, soit à l'état de commande. A titre d'exemple, deux types différents d'opérateurs sont considérés ci-après. Cependant, d'autres opérateurs peuvent être envisagés. Les deux opérateurs sont : "Opérateur d" entrée" et "Opérateur de sortie". 30 En fonctionnement, un opérateur d'entrée, entraîne l'in troduction d'une nouvelle procédure dans l'unité de traitement de données. Chaque fois qu'un opérateur d'entrée doit être exécuté, le compteur de commande et l'unité à portes 24 commence à produire des signaux en 100, amenant un mot de commande de programme à ê-35 tre enregistré dans le registre C 14, entraînant ainsi l'excitation de la bascule NCF par le bit N du mot de commande de programme. Lorsque la bascule applique l'opérateur d'entrée au décodeur d'opérateurs 18, un signal est appliqué sur la ligne d'opérateur d'entrée, à la sortie du décodeur 18. Le signal sur la ligne 40 d'opérateur d'entrée, amène la bascule 62 à faire passer la bascu 71 12735 16. 2085966 le NCF à un état correspondant à l'état de la bascule NF dans le registre 14. On peut vcir maintenant, que l'état de la bascule NCF, peut être déterminé par le bit N d'un mot de commande de programme, enregistré dans le registre Cl''. Un mot de commande de programme est utilisé pour Introduire une nouvelle procédure, ou pour faire démarrer l'exécution d'une série différente d'opérateurs pour une procédure différente. Il s'en suit qu'il est nécessaire de faire passer le registre PIR à l'adresse correspondant au premier mot d'opérateur de la nouvelle procédure. A titre d'exemple, on a prévu une porte 64, et un signal de commande sur l'une des lignes de signaux de commande 100 provenant de l'organe central de commande 10, entraîne l'enregistrement de l'adresse contenue dans la zone PIR du registre C 14 dans le registre PIR 20. Ainsi donc, l'opérateur suivant (de la nouvelle procédure) qui est lu sous la commande du registre PIR 20 est déterminé par la zone d'adresse PIR d'un mot de commande de programme. Un opérateur d'entrée entraîne aussi la formation d'un mot de commande de retour dans le registre 14. L'un des items de l'information placé dans un mot de commande de retour est l'état de l'organe central de commande pour la procédure en cours d'exécution au moment où le mot de commande de retour est en cours de formation. La porte 64 répond à un opérateur de retour et à un signal de commande sur l'une des lignes de signaux de commande 100 provenant de l'organe central de commande 10, pour faire passer la bascule NF dans le registre 14, à l'état correspondant à l'état de la bascule NCF. De cette manière, l'état de la machine est préservé sur le bit N du mot de commande de retour en cours de formation dans le registre C 14. La partie restante des étapes destinées à produire un mot de commande de retour complet, dans le registre C 14 n'est pas expliquée ci-après, étant donné que ces étapes ne sont pas essentielles pour une compréhension complète de la présente invention. Cependant, une description complète de la manière suivant laquelle un mot de commande de retour est formé est décrite dans la demande de brevet mentionnée ci-dessus intitulé "Procédure d'entrée pour une unité de traitement de données employant un empilage". Un opérateur de sortie produit un signal de commande sur la ligne d'opérateur de sortie, provenant du décodeur d'opérateurs 18. Le mot de commande de retour est toujours enregistré dans le 71 12735 17. 2085966 registre C 14 avant l'exécution de l'opérateur de sortie, et ion signal de commande sur la ligne d'opérateur de sortie provenant du décodeur d'opérateurs 18, entraîne la bascule 62 à faire passer la bascule NCF à un état correspondant à celui de la bascule CF dans 5 le registre C 14. On considérera maintenant en détail, le réseau de commande d'opérateurs 10 qui correspond à la bascule NCF. Un circuit de commande de validation 40 est prévu qui permet à la portion du compteur de commande et à l'unité à portes 24 de poursuivre la sé-10 quence d'opérations, en vue de l'exécution de l'un des opérateurs correspondant à "l'état de commande seul". Ceux-ci peuvent bien entendu être traités comme une entrée à une porte de commande pour le compteur de commande. En vue de faciliter l'explication, les lignes de sortie 15 provenant du décodeur d'opérateurs 18, qui correspondent aux opérateurs de l"'état de commande seul", sont référencés par les symboles # 1, #2 et # Le circuit de commande de validation 40 comporte trois portes ET référencées par les symboles 40a, 40b et 40c qui peuvent être connectées aux lignes d'opérateurs correspondant 20 à l'état de commande seul # # 2 et 4 1 respectivement. Une entrée de chacune des portes ET 40a, 40b et 40c est connectée à la sortie N de la bascule NCF. La sortie N reçoit un signal de commande chaque fois que la bascule NCF se trouve à l'état "1" correspondant à l'état de commande. Ainsi, le circuit de commande de valida-25 tion 40, applique un signal de commande sur la sortie de l'une des portes ET 40a, 40b et 40c, lorsque la bascule NCF est en l'état "l" indiquant un état de commande. La ligne d'opérateur correspondant "au seul état de commande" est excitée. Les sorties des portes ET 40a, 40b et 40c sont connectées 30 individuellement au compteur de commande et à l'unité à portes 24. Le signal à la sortie de l'une des portes ET 40a, 40b et 40c amène la portion du compteur de commande de l'opérateur du compteur de commande et de l'unité à portes 24, à poursuivre l'exécution de 1' opérateur d'état de commande correspondant. 35 Une ligne d'interruption externe est représentée couplée au compteur de commande d'opérateurs et à l'unité à portes 24. Cette ligne couple un signal d'entrée pour amener une unité 24 à contrôler le traitement de conditions d'interruption externes. Brièvement, l'unité 24 répond à de tels signaux d'entrée, en àppliquant 40 une séquence de signaux de commande sur les lignes 100 pour amener 71 12735 18. 2085966 l'exécution d'uneinterruption externe. Il existe un certain nombre de circonstances dans lesquelles il est efficace d'autoriser l'interruption d'une procédure en cours. Par exemple, le processeur peut être sur un mode ou po-5 sition d'essais, tout en fonctionnant sous la commande d'un pupitre de contrôle. Un autre exemple, serait le cas où le processeur peut être dans l'état de commande et peut être déjà en cours de traitement d'une condition d'interruption. Un circuit d'interruption interdite 48 est représenté en 10 traits pointillés. Ce circuit est prévu pour permettre de façon sélective la validation ou l'interdiction de l'unité 24. On a représenté des lignes 44 et 46 qui couplent des signaux de demande d'interruption externes aux bornes d'entrée du circuit 48. On a aussi représenté une ligne qui couple un signal d'interruption ex-15 terne d'interdiction, sous la forme d'un niveau logique "0" au circuit 48, au cours des périodes de temps, dans lesquelles il n'est pas efficace de permettre le traitement d'une demande d'interruption externe. Ce signal d'interdiction est dérivé de la porte NAND 50. L'entrée de la porte NAND 50 est couplée à la porte OU 51 par 20 une ligne 52 de processeur non disponible. La porte OU 51 pourrait avoir plusieurs entrées dont on n'en a représenté que deux sur les lignes N et N". La ligne N est couplée à la bascule NCF et transmet un niveau "1" chaque fois que le processeur est dans un état de commande. La ligne N" est couplée par l'intermédiaire de l'in-25 terrupteur 98 à la source 99- La source 99 produit un signal logique "l" et pourrait être une porte, une bascule ou tout autre dispositif du même genre. La ligne N" est représentée à titre d'exemple et pourrait transmettre un niveau "1" lorsque l'interrupteur 98 est fermé. L'interrupteur 98 pourrait être fermé lorsque le pro-30 cesseur n'est pas disponible pour le traitement d'une Interruption externe soit dans un état d'essai, soit de toute autre façon analogue. SI l'une ou l'autre des lignes N ou N" transmet un niveau "1", la porte OU 51 produit alors un niveau "1" sur la ligne du processeur non disponible. La sortie de la porte OU 50 est inver-35 sée par la porte NAND 5° pour produire un niveau "0" sur la ligne d'interdiction. On a représenté à l'intérieur du circuit d'interruption d'interdiction 48 les portes ET 48a et 48b et la porte OU 48c. Une entrée de chacune des portes ET est connectée à la ligne d'inter-40 ruption externe d'interdiction. L'autre entrée de chaque porte ET 71 12735 19- 2 0H 5966 est connectée à l'une des lignes de demande d'interruption externe 44 et 46. Les sorties des portes ET ^8a et 48b sont couplées aux entrées de la porte OU 48c. La sortie de la porte OU 48c fournit une entrée d'interruption externe à l'unité 24. Ainsi donc, chaque fois qu'un signal de niveau "1" est appliqué sur l'une des lignes de demande d'interruption externe 44 ou ^6 et que l'une et l'autre des lignes N et N" transmettent un signal de niveau "0", la porte NOR 50 et le circuit à portes 48 produisent en réponse, un signal de commande, sur l'entrée d'interruption externe, de l'unité 24. La réponse du compteur de commande d'opérateurs et de l'unité à portes 24 à une telle entrée, est la suivante : un mot de commande d'empilage de repères est constitué et inséré à l'intérieur de l'empilage. Un mot de référence indirect est formé, qui fournit u-ne information d'adressage utile en obtenant un mot de commande de programme qui, à son tour, fournit une information d'adressage qui est utilisée pour connecter un emplacement dans la mémoire qui est réservé à un programme d'exécution enregistré. On peut établir, depuis cet emplacement, une liaison avec une routine de manipulation d'interruptions. Cette routine va contrôler de façon programmée la séquence des opérations du processeur, pendant qu'il effectue une tâche de supervision de traitement d'interruption. Le contenu de tous les registres correspondants à l'intérieur du processeur qui contiennent des données relatives à la procédure courante, sont introduits dans leur totalité dans l'empilage. Une série de mots sont introduits dans leur totalité dans l'empilage, qui fournit une information correspondante relative au type de condition d'interruption présente. Enfin, l'unité 24 produit des signaux de commande pour amener l'opérateur "d'entrée" à se constituer et à se loger dans l'empilage. Lorsque l'opérateur "d'entrée" est e-xécuté, il entraîne l'introduction de la procédure dans le programme d'exécution. Après que la condition d'interruption a été effectuée, on effectue à titre d'essai une liaison en retour de sous-routine en utilisant l'Information contenue dans un même mot de commande de retour. Si pour quelque raison, un mot de commande e-xlste (un état "0" de la bascule NCF) lorsqu'un signal d'interruption externe est reçu, le circuit d'interruption d'interdiction 48 va bloquer le signal et va empêcher le compteur de commande d'opérateurs de l'unité à portes 24 de manipuler, ou de traiter la condition d'interruption externe. On peut comprendre de la description qui précède d'une 71 12735 20. 2085966 unité de traitement de données comportant un manipulateur d'interruptions commandé par programme, que seule une Interruption externe peut être traitée à n'importe quel instant dans un processeur. On considérera maintenant la figure 3 Qui représente les détails des circuits de transfert et le mode suivant lequel Ils sont couplés ensemble dans un système à deux processeurs. Les deux processeurs sont représentés à nouveau comme étant le processeur de gauche 7 A et le processeur de droite 7B. A l'intérieur du processeur de gauche 7A, on a représenté de gauche à droite le circuit de transfert LTR-31, le manipulateur d'interruptions 6A, et de droite à gauche le circuit de transfert RTL-32, et les sources 53 et 54. A l'intérieur du processeur de droite 7B, on a représenté de gauche à droite le circuit de transfert LTR-33, le manipulateur d'interruptions 6B, et de droite à gauche le circuit de transfert RTL-32* et les sources 55 et 56. La fonction des circuits de transfert consiste à effectuer une affectation dynamique du manipulateur d'interruptions a la tâche de traitement d'une classe de conditions d'interruption externes. Les circuits de transfert effectuent cette fonction, en réponse à des signaux d'appel envoyés depuis MPX-5A et MPX-5B. Une priorité initiale est établie de telle sorte que le manipulateur d'Interruptions 6A aura la priorité la plus élevée pour traiter les conditions d'interruption relatives à MPX-5A et que le manipulateur d'interruptions 6B aura la priorité la plus élevée pour traiter les conditions d'interruptions relatives à MPX-5B. Si le manipulateur d'Interruptions 6A est couramment non disponible lorsque MPX-5A envole un signal d'appel nécessaire, LTR-31 et LTR-33 effectuent une affectation dynamique du manipulateur d'interruptions 6B, à la tâche de traitement de la condition d'interruption relative à MPX-5A. Si le manipulateur d'interruptions 6B est couramment non disponible lorsque MPX-5B envole un signal d'appel, RTL-3^ et RTL-32 effectuent une affectation dynamique du manipulateur d'interruptions 6A à la tâche des conditions d'interruptions de traitement relatives à MPX-5B. Chacun des circuits de transfert est représenté comme comportant six bornes de couplage qui sont identifiées par la référence numérique du circuit de transfert, suivi par un nombre et une barre. Par exemple, les six bornes de LTR-31 sont 31-1 à 31-6. Quatre des six bornes de couplage (-1 à -h) de chaque circuit de transfert sont des bornes d'entrée et les deux bornes de couplage 71 12735 21. 2085966 restantes (-5 et -6) de chaque circuit de transfert, sont des bornes de sortie. Les bornes Jl-4 et 32-4 sont représentées comme couplées à la ligne 52 correspondant à "processeur 7A non disponible", cette ligne transmet un signal produit par une porte à l'intérieur du processeur 7A tel que la porte OU 51 représentée sur la figure 2. En vue de faciliter l'explication, ce signal sera Indiqué par TEA qui est l'abréviation de "Transfert Enable A", c'est-à-dire validation de transfert A. Les bornes 33-4 et 34-4 sont représentées couplées à la ligne 52 correspondant à "processeur 7B non disponible", cette ligne transmet un signal produit par une porte OU 51 correspondante, à l'intérieur du calculateur 7B. En vue de faciliter l'explication ce signal sera indiqué par la référence TEB qui est une abréviation de "Transfert Enable B", c'est-à-dire validation du transfert B. Les bornes 31-3 et 33-3 sont couplées au multiplexeur i-dentifié sur la figure 1 par MPX-5A qui produit un signal d'appel. En vue de la description, ce signal sera Indiqué par la référence ANA. Les bornes 32-3 et 34-3 sont couplées au multiplexeur Identifié sur la figure 1 par MPX-B qui produit également un signal d* appel. En vue de la description, ce signal sera indiqué par la référence ANB. La borne 31-1 est couplée directement à la borne 33-5 au moyen d'une ligne qui n'est pas représentée. Le signal transmis par cette ligne sera Indiqué par la référence TSO-3 qui est une a -bréviation de "Transfert Signal Output", c'est-à-dire sortie du signal de transfert, depuis LTR-33. L'on a représenté une ligne couplant la borne 31-5 à la borne 33-1' Le signal transmis par cette ligne sera indiqué par la référence TSO-1. La borne 32-5 est directement couplée à la borne 34-1 par une ligne qui n'est pas représentée. Le signal transmis par cette ligne sera indiqué par la référence TSO-2. Une ligne est représentée qui couple la borne 34-5 à la borne 32-1. Le signal transmis par cette ligne sera indiqué par la référence TSO-4. Les bornes 31-6 et 32-6 sont directement couplées au manipulateur d'interruptions 6A par les lignes 44 et 46 respectivement. Les lignes 44 et 46 sont les mêmes lignes 44 et 46 que celles représentées sur la figure 2. Les signaux transmis par ces lignes sont des signaux de demande d'interruption qui sont Indiqués par les références IR-l et IR-2 respectivement. A l'intérieur du mani 71 12735 22. 2085966 pulateur d'interruptions 6A, on a prévu des portes telles que celles représentées par les éléments 48a et 48b sur la figure 2 qui sont connectées aux lignes correspondantes 44 et 46 comme représentées sur la figure 2. Ces portes sont partiellement validées 5 par les signaux de demande d'interruption. Lorsque l'une de ces portes est complètement validée par l'apparition simultanée d'un signal de demande d'interruption et d'une indication que le processeur est disponible pour effectuer une interruption, la porte fournit un signal d'interruption externe à l'opérateur et au compteur 10 de commande 24. Les bornes 33-6 et 34-6 sont couplées de façon analogue à des portes correspondantes à l'intérieur du manipulateur d'interruptions 6B. Les bornes 31-2, 32-2, 33-2 et 3^-2 sont couplées aux 15 sources 53, 54, 55 et 56 respectivement. Chacune de ces quatre sources produit un des deux sigrtaux logiques qui sera désigné par la référence P-l, P-2, P-3 et P-4 respectivement. Les sources pourraient être des portes, ou autres dispositifs analogues. Les signaux logiques couplés aux circuits de transfert respectifs, dé-20 terminent les priorités Initiales, des affectations des manipulateurs d'interruptions, selon un mode qui apparaîtra clairement dans la description du mode de fonctionnement des circuits de transfert. Les bornes 31-2 et 3^-2 sont couplées aux sources 53 et 56 respectivement, chacune d'entre elles produit un signal logique "1" et 25 les bornes 32-2 et 33-2 sont couplées aux sources 54 et 55 respectivement, chacune d'entre elles produit un signal logique "0". Les circuits à l'intérieur des quatre circuits de transfert sont similaires. Par conséquent, les circuits à l'intérieur de LTR-31 seront pris comme modèles et décrits ci-après. La porte 30 OU 37 est représentée comme ayant une entrée qui est couplée à la borne 31-1 pour recevoir de celle-ci le signal TSO-3 et une autre entrée qui est couplée à la borne 31-2 pour recevoir de celle-ci le signal P-l. La porte ET 38 est représentée comme comportant une entrée qui est couplée à la sortie de la porte OU 37, ayant une 35 autre entrée qui est couplée à la borne 31-4 pour recevoir de celle-ci le signal TEA, et ayant sa sortie couplée à la borne 31-5 pour lui fournir le signal TS0-1. Par conséquent, une fois que TEA est un "1" et que TSO-3 ou P-l est un "1", la porte ET 38 modifie son signal de sortie TSO-1, pour en faire un "1". La porte ET 39 40 est représentée comme ayant une entrée qui est couplée à la sortie 71 12735 25. 2085966 de la porte OU 37, comportant une autre entrée couplée à la borne 31-3 pour recevoir le signal ANA, et avoir sa sortie couplée à la borne 31-6 pour y fournir le signal IR-1. Par conséquent, chaque fois que ANA est un "1" et que soit TSO-3 soit P-l est un "l", la 5 porte ET 39 transforme son signal de sortie IR-1, pour en faire un "1". Il résulte de la description qui précède que les équations Booléennes suivantes caractérisent le signal de porte produit par le circuit à l'intérieur de LTR-31 : 10 TS0-1=TEA.(TS0-3+P-1) et IR-1=ANA.(TS0-3+P-1) qui simplifiée donne : TS0-1=TEA et IR-1=ANA 15 car P-l est toujours égal à "l" du fait que le niveau logique "1" est produit par la source 53. Suivant un processus analogue de simplification, les é-quations Booléennes qui caractérisent le signal de porte produit 20 par le circuit situé à l'intérieur des circuits de transfert se réduisent aux équations suivantes : pour RLT-32 TS0-2=TEA.TS0-4 et IR-2=ANB.TS0-4 ; pour LTR-33 25 TS0-3=TEB.TS0-1 et IR~3=ANA.TS0-1 ; pour TRL-34 TS0-4=TEB et IR-4=ANB 30 On considérera maintenant le mode suivant lequel LTR-31 et LTR-33, coopèrent pour effectuer une affectation dynamique des manipulateurs d'interruptions à la tâche d'interruption de la classe des conditions d'interruption associées à MPX-5A. Supposons que 55 et 53 soient, comme représentés, des si-35 gnaux "1" P-l et "0" P-3, respectivement, donnant ainsi une première priorité pour MPX-5A au processeur 7A. On considérera d'abord la situation dans laquelle l'un et l'autre des processeurs 7A et 7B sont à l'état normal et sont par ailleurs disponibles pour produire une interruption. Dans cette situation, l'une et lrautre 40 des entrées N et N" à la porte OU 51 (voir figure 2) de l'un et 1' 71 12735 2H. 2085966 autre des processeurs 7A et "JB sont un "0". Par conséquent, les signaux TEA et TEB vers la porte OU 51 dans les processeurs JA et 7B sont l'un et l'autre un "0". Ainsi donc, les portes ET 35-31 et 38-33 produisent des signaux "0" en TSO-l et TSO-3 indépendamment, du signal'ANA provenant de MPX-5A. C'est-à-dire,au'aucun signal de transfert n'est produit entre LTR-31 et LTR-33 dans la situation dans laquelle l'un et l'autre des processeurs sont disponibles pour un traitement d'interruption. On supposera que MPX-5A produit un signal ANA "1" indiquant qu'une unité d1entrée/sortie émet un appel. Le signal P-l est un "l" Indiquant que le processeur 7A a la priorité pour des interruptions provenant de MPX-5A. Par conséquent, la porte OU 37-31 indique un signal "1" à la porte ET 39-31 qui, en même temps que la coïncidence du signal ANA "1" a-mène la porte 37-31 à appliquer un signal IR-1, "1". Cependant, le processeur 7B n'a pas une première priorité pour MPX-5A, et donc le signal P-3 est un "0" amenant la porte OU 37-33 à appliquer un signal "0" à la porte 39-33» H en résulte que la porte 39-33 applique un signal "0". Le signal IR-1 "1" présente un signal de demande d'interruption IR-3 au manipulateur d'interruptions 6A, mais le signal IR-3 étant un signal "0", ne présente pas un signal de demande d'interruption au manipulateur d'interruptions 6B, Le manipulateur d'interruptions 6A répond au signal de demande d'Interruption IR-1 et poursuit le traitement de la condition d'interruption. Ainsi donc, on peut voir qu'un système de priorité Initiale a été établi de telle sorte que le manipulateur d'interruptions 6A pour le processeur 7A a la priorité la plus élevée pour traiter la classe de condition d'interruptions associée à MPX-5A. On considérera maintenant la situation dans laquelle le processeur 7A se trouve à l'état de commande (TEA est un "1"), que le processeur 7B est à l'état normal (TEB est un "0") et que MPX-5A produit un signal ANA "l" .indiquant que MPX-5A émet un appel. La porte 37-31 (du fait du signal de priorité P-l) applique à nouveau un signal "l" aux portes ET 38-31 et 39-31. La coïncidence du signal ANA "1" amène la porte ET 39-31 à appliquer un signal d'interruption "1" IR-1 au manipulateur d'interruptions 6A. La coïncidence du signal TEA "l" amène la porte ET 38-31 à appliquer un signal d'interruption "1" TSO-l à la porte OU 37-33 de LTR-33 (processeur 7B). La porte OU 37-33 applique à son tour le signal "l" à la porte 39-33 Qui répond à la coïncidence du signal ANA "l" pour appliquer un signal d'interruption "l" IR-3 au manipulateur d'in 71 12735 25. 2085966 terruptions 6B. Le circuit d'interruption d'interdiction 48 (voir figure 2) amène le manipulateur d'interruptions 6A à ignorer son signal de demande d'Interruption IR-1, car le processeur 6A se trouve à l'état de contrôle. Cependant, le manipulateur d'interruptions 6b répond à un signal de demande d'interruption IR-3 et poursuit le traitement de la condition d'interruption. Ainsi donc, on peut voir qu'une affectation dynamique du manipulateur d'interruptions 6B à la tâche de traitement de condition d'interruption associée à MPX-5A, a été effectuée lorsque le processeur à plus haute priorité pour MPX-5A ne peut être interrompu. Il y a lieu de noter que si l'on désirait donner au processeur 7B la priorité la plus élevée pour MPX-5A et au processeur 7A la priorité la plus basse, les éléments 55 et 53 auraient dû être remis à leur état initial, de sorte que les signaux P-3 et P-l soient des signaux "l" et "0", Dans ces conditions, supposons que le processeur 7B soit dans son état normal (TEB est un "0") et que MPX-5 forme un signal d'interruption "1" ANA. La porte OU 37-33 répond en appliquant un signal "l" aux portes 38-33 et 39-33 et le signal ANA "1" de coïncidence amène la porte 39-33 à appliquer un "1" comme signal d'interruption IR-3 pour interrompre le manipulateur d'interruptions 6B. Le manipulateur d'interruptions 6B étant dans son état normal prend en charge l'interruption. Cependant, la porte 38-33 reçoit un signal TEB "0" sur sa seconde entrée et, de ce fait ne passe donc pas un signal d'interruption au processeur 7A. On supposera maintenant que le calculateur 7B a la priorité la plus élevée (P-3 est un "l" et P-l est un "0") et que MPX-5 forme un signal d'interruption ANA "1" ; par opposition, le processeur 7B se trouve à l'état de commande (TEB est un "1") et ne peut donc traiter l'interruption. Le signal IR-3 est le même, mais la porte 38-33 répond à la coïncidence des signaux "l" provenant de 37-33 et du signal "1" TEB pour constituer un signal TSO-3 "l". La porte 37-31 agit en réponse et applique un signal "l" à la porte 39-31 qui, en coïncidence, reçoit le signal ana "l". La porte 39-31 répond à la coïncidence de ces signaux pour appliquer un signal d'interruption IR-1 "l" au manipulateur d'interruptions 6A. Il en résulte que le manipulateur d'interruptions 6A du processeur 7A effectue l'Interruption qui aurait pu être traitée par le'processeur 7B. 71 12735 26. 2085966 Les fonctionnements de RTL-32 et RTL-34 sont essentiellement les mêmes que ceux de LTR-31 et LTR-33» et leur fonctionnement peut être compris en se référant à la description qui précède. La différence principale du fonctionnement réside dans le fait que grâce au circuit de transfert qui couple le processeur 7B, ce-lui-ci est affecté d'une priorité initiale plus élevée que le processeur 7A pour le traitement d'interruptions externes associées à MPX-5B. Il est bien entendu que l'invention n'est pas limitée à un système à deux processeurs. Par exemple, on peut considérer un mode de réalisation de la présente Invention comportant trois processeurs, chacun d'eux pouvant traiter une interruption externe associée à MPX-5A et MPX-5B. Chacun des trois processeurs (désignés par processeurs 7X, 7Y et JZ) comporte son propre circuit de transfert de gauche à droite, son manipulateur d'interruptions, sa ligne de processeur non disponible et ses sources de signaux prioritaires, qui produisent les signaux logiques déterminant les priorités initiales d'affectation. Le circuit de transfert de gauche à droite dans chacun des processeurs accepte ou reçoit comme entrée un signal de transfert d'un autre circuit de transfert de gauche à droite, un signal de validation de transfert provenant de la ligne de processeur non disponible dans ce processeur, un signal d'appel provenant de MPX-5A, et un signal de priorité ; et fournit sur ces sorties un signal de transfert à un circuit de transfert de gauche à droite différent, et un signal de demande d'Interruption au manipulateur d'interruptions dans ce processeur.Le circuit de transfert de droite à gauche dans chaque processeur reçoit ou accepte comme entrées, un signal de transfert provenant d'un circuit de transfert de droite à gauche différent,un signal de validation de transfert provenant d'une ligne de processeur non disponible, dans ce processeur un signal d'appel provenant de MPX-5B, et un signal de priorité et fournit sur ces sorties un signal de transfert à un autre circuit de transfert de droite à gauche et un signal de demande d'interruption au manipulateur d'interruptions dans ce processeur. Afin de traiter les conditions d'interruptions externes associées à MPX-5A, on affecte le processeur 7X de la priorité initiale la plus élevée, le processeur 7Y étant affecté de la priorité la plus élevée suivante le processeur JZ étant affecté de la priorité la plus basse. Ce schéma de priorité est établi en ayant un signal de priorité logique "1", couplé au circuit de transfert 71 12735 27. 2085966 de gauche à droite dans le processeur 7X, et en ayant un signal de priorité logique "o" couplé à chacun des autres circuits de transfert de gauche à droite. Du fait du signal de priorité logique "l" qui est continuellement appliqué au circuit de gauche à droite, dans le processeur 7X, ce circuit est constamment validé en partie, pour fournir, et fournira immédiatement un signal de demande d'interruption au manipulateur d'interruptions dans le processeur 7X à la réception d'un signal d'appel provenant de MPX-5A. En revanche, étant donné qu'un signal "0" est continuellement appliqué au circuit de transfert de gauche à droite dans le processeur 7Y, celui-ci n'est pas partiellement validé pour fournir, et par conséquent ne fournira pas immédiatement, un signal de demande d'interruption seulement du fait qu'un signal d'appel est reçu de MPX-5A. Cependant, lorsque le processeur 7X n'est pas disponible, son circuit de transfert de gauche à droite fournira au signal de transfert, qui validera le circuit de transfert de gauche à droite dans le processeur 7Y pour fournir un signal de demande d'interruption au manipulateur d'interruptions dans le processeur 7Y. De façon analogue, étant donné qu'un signal logique "0" est continuellement appliqué au circuit de transfert de gauche à droite dans le processeur JZ, ce circuit de transfert n'est par partiellement validé pour fournir, et par conséquent ne fournira pas immédiatement un signal d'interruption, seulement du fait qu'un signal d'appel est reçu à partir de MPX-5A. Cependant, lorsque l'un et l'autre des processeurs 7X et 7Y ne sont pas disponibles, le circuit de transfert de gauche à droite dans le processeur 7Z recevra un signal de transfert qui lui permettra de fournir un signal de demande d'interruption au manipulateur d'interruptions dans le processeur JZ. Pour traiter des interruptions externes associées à MPX-5B, le processeur "JZ est affecté de la priorité initiale la plus élevée, le processeur 7Y est affecté de la priorité initiale la plus élevée suivante, et le processeur 7X est affecté de la priorité la plus basse. Ce schéma de priorité est établi en ayant un signal logique de priorité "1", couplé au circuit de transfert de droite à gauche dans le processeur 7Z et en ayant un signal logique de priorité "0" couplé à chacun des autres circuits de transfert de droite à gauche. La présente invention n'est pas limitée aux exemples de réalisation qui viennent d'être décrits, elle est au contraire 71 12735 28. 2085966 susceptible de variantes et de modifications qui apparaîtront l'homme de l'art. 71 12735 29 2085966 REVENDICATIONS 1 - Système de manipulation d'interruptions pour système de traitement de données programmable et interruptible comportant au moins un premier et un second moyen destinés chacun à une demande de traitement de conditions d'interruptions, caractérisé en ce qu'il comprend un premier et in second manipulateur d'interruptions, associés respectivement auxdits premier et second moyens, chaque manipulateur comportant un état Interruptible dans lequel il est opératlf pour traiter une interruption demandée par le moyen associé, et un moyen de transfert destiné à transférer une demande d'accès provenant soit de l'un desdits premier ou second moyens vers le manipulateur non associé, en réponse à l'état non interruptible du manipulateur d'interruptions associé à de tels moyens. 2 - Système de manipulation selon la revendication 1, caractérisé en ce que les moyens de transfert comportent un premier et un second moyens à portes, le premier moyen à portes couplant de façon sélective une demande d'accès dudit premier moyen vers ledit second manipulateur d'interruptions et le second moyen à por tes couplant une demande d'accès dudit second moyen vers ledit premier manipulateur d'interruptions. 3 - Système de manipulation selon la revendication 1, caractérisé en ce que lesdits premier et second manipulateurs d'inter ruptions peuvent être associés à l'un ou à l'autre desdits premier et second moyens et, en ce qu'il comporte un moyen destiné à fournir une Indication du manipulateur d'interruptions devant être associé en priorité auxdits premier et second moyens. 4 - Système de manipulation selon la revendication 1, caractérisé en ce que lesdits premier et second manipulateurs d'inter ruptions peuvent être associés avec l'un ou l'autre desdits premier et second moyens, et en ce qu'il comporte un moyen destiné à fournir un premier signal indiquant que lesdits premier et second moyens doivent être associés respectivement auxdits premier et second manipulateurs, et un second signal indiquant l'Association Inverse, ledit moyen de transfert comportant un premier moyen à portes qui répond audit premier signal pour transférer de façon sélective une demande d'interruption depuis ledit premier moyen vers ledit second manipulateur d'interruptions et un second moyen à. portes qui répond audit second signal, pour transférer de façon sélective une demande d'accès provenant dudit second moyen vers 71 12735 30 2085966 le dit premier manipulateur d'interruptions. 5. Système de manipulation selon la revendication 4, caractérisé en ce que les dits manipulateurs d'interruptions fournissent chacun un signal prédéterminé lorsqu'il se trouve dans un état non Interruptible ,les dits premier et second moyens à portes répondant au dit signal prédéterminé provenant d'un manipulateur d'interruptions particulier avec lequel l'un des dits premier et second moyens est Indiqué comme étant associé, pour transférer une demande d'accès à l'autre manipulateur d'interruptions. 6. Système de manipulation automatique d'interruptions pour système de traitement de données comportant un premieretun second appareil de traitement de données, ainsi qu'une unité entrée/ sortie, caractérisé en ce qu'il comprend un premier etun second manipulateur d'Interruptions,chaque manipulateur d'interruptions étant destiné à exercer un contrôle sur les transferts de données de l'unité entrée/sortie ; - des moyens destinés à produire un premier signal lorsque l'unité d'entrée/sortie a assumé un statut de fonctionnement prédéterminé, le signal représentant un appel en direction du manipulateur d'interruptions afin qu'il exerce un contrôle sur le transfert de données de l'unité d'entrée/sortie ; - des moyens destinés à produire un second signal au cours des périodes de temps dans lesquelles le premier manipulateur d' Interruptions n'est pas disponible pour exercer le contrôle sur les transferts de données de l'unité d'entrée/sortie ; - des moyens qui répondent au premier signal pour amener le premier manipulateur d'interruptions à exercer un contrôle sur le transfert de l'unité entrée/sortie lorsqu'il est disponible ; et - des moyens qui répondent auxpremier et second signaux pour fournir un troisième signal au second manipulateur d'interruptions afin de permettre à ce second manipulateur d'exercer un contrôle sur le transfert de données de l'unité d'entrée/sortie lorsque le premier manipulateur d'interruptions n'est pas disponible. 7' Système de manipulation d'interruptions, selon la revendication 6, caractérisé en ce qu'il comporte une mémoire au moyen de laquelle les appareils de traitement de données sont contrôlés de façon programmée par des programmes objets et par un programme d'exécution obtenu depuis la mémoire, chaque manipulateur d'interruptions comportant un réseau de commande d'opérateurs contrôlables qui répond au programme d'exécution. 71 31. 2G85966 8 - Système de manipulation d'interruptions, selon la revendication 6, caractérisé en ce que les moyens destinés à produire le second signal comportent un moyen de contrôle d'états, un des . . états indiquant que le premier manipulateur d'interruptions n'est 5 pas disponible. 9 - Appareillage pour un système de traitement de données à multiples appareils de traitement de données, caractérisé en ce qu'il comporte des moyens destinés à enregistrer des mots d'opérateurs, des programmes objets et un programme de supervision ; 10 - un premier et un second groupe d'unités d'entrée/sortie destinés à transférer des données numériques dans le système de traitement de données et d'en extraire des données digitales, chaque unité d'entrée/sortie comportant un générateur de signaux destiné à produire des signaux qui indiquent lorsque l'unité d'entrée/ 15 sortie a assumé un statut de fonctionnement prédéterminé qui nécessite de la part d'un appareil de traitement de données l'interrup-- tion de son exécution de programme objet et le commencement de 1' v exécution d'une tâche de supervision ; -un premier et un second appareil de traitement de données, .. 20 chacun de ceux-ci comportant un premier moyen pouvant fonctionner pour exécuter des mots d'opérateurs du programme de supervision, de manière à exécuter une tâche de supervision, un second moyen destiné à indiquer des périodes de temps durant lesquelles l'appareil 25 de traitement de données est disponible pour effectuer une tâche de supervision, et un troisième moyen qui répond au second moyen destiné à fournir à l'autre appareil de traitement de données, des signaux de transfert qui permettent d'y transférer des tâches de supervision, et des circuits destinés à amener le premier moyen à entrer .en fonctionnement lorsque le second moyen indique que l'ap-30 pareil de traitement de données est disponible en réponse à un signal produit par l'un des générateurs de signaux provenant d'une unité différente des groupes d'unités entrée/sortie, et en réponse à la coïncidence d'un signal produit par un des générateurs de signaux et provenant de l'autre groupe d'unités d'entrée/sortie, et 35 d'un signal de transfert fourni par l'autre appareil de traitement de données. 10 - Système de traitement de données à multiples appareils de traitement de données, caractérisé en ce qu'il comprend : 1) un moyen de mémoire destiné à enregistrer un programme et des ^0 mots de données ; 2) un premier et un second appareil de 71 12735 32. 2085966 traitement de données destinés à exécuter des séquences d'opérations arithmétiques et logiques sur des données numériques chaque appareil comportant : a) un moyen pour manipuler des données en réponse à des signaux de commande ; b) des moyens qui répondent à des mots programmes obtenus à partir du moyen de mémoire et destinés à produire des signaux de commande qui amènent le moyen de manipulation de données à exécuter une séquence d'instructions de programmes ; c) un manipulateur d'interruptions pouvant fonctionner en réponse à un signal de demande d'interruption pour constituer des signaux de commande qui amènent le moyen de manipulation de données à interrompre l'exécution d'une séquence d'instructions de programmes, ce manipulateur d'interruptions, pendant qu'il est en fonctionnement, ne pouvant être interrompu et coopérant avec le moyen de manipulation de données pour exécuter une tâche de supervision ; d) des moyens destinés à indiquer si c-e manipulateur d' interruptions est en fonctionnement ; 3) une unité d'entrée/sortie destinée à transférer .des données numériques dans un système de traitement de données et de les en extraire ; 4) des moyens générateurs de signaux destinés à indiquer que l'unité d'entrée/sortie a assumé un statut de fonctionnement prédéterminé, qui demande à un appareil de traitement de données d'exécuter une tâche de supervision ; et 5) des moyens à portes, destinés à faire partager aux appareils de traitement de données la charge d'exécuter des tâches de supervision nécessitées par l'unité d'entrée/sortie ; les moyens à porte comportant a) un moyen qui répond à un générateur de signaux pour produire un premier signal de demande d'interruption, b) des moyens destinés à coupler le premier signal de demande d' Interruption au manipulateur d'interruptions dans le premier app?-reil de traitement de données ; c) des moyens qui répondent au générateur de signaux et une indication que le manipulateur d'interruptions dans le premier appareil de traitement de données est cour-mment en fonctionnement pour produire un signal de transfert, d) un moyen qui répond au signal de transfert pour produire un second signal de demande d'interruption, et e) des moyens destinés à coupler le second signal de demande d'interruption au manipulateur d'interruptions dans le second aopareil de traitement de données . 11 - Appareil de manipulation automatique d'interruptions destiné à un système de traitement de données à multiples appareils de traitement de données, caractérisé en ce qu'il comprend : plu 71 12735 ». 2085966 sieurs sources de signaux d1 appels,chaque signal étant destiné à indiquer l'existence d'une tâche d'interruption externe qui doit être manipulée ou effectuée ; plusieurs manipulateurs d'interruptions destinés à effectuer le traitement des tâches d'interruptions, chaque manipulateur d'interruptions comportant un moyen de commande destiné à valider de façon sélective le manipulateur d'interruptions ou à l'amener à un état d'interdiction en réponse à des signaux de demande de traitement de tâches d'interruptions ; un moyen destiné à produire plusieurs signaux de commande, chaque signal de commande étant associé à un manipulateur d'interruptions particulier et indiquant si le manipulateur d'interruptions associé est couramment non disponible pour le traitement d'une tâche d'interruption ; et des moyens destinés à répartir de façon dynamique les tâches externes d'interruptions entre les manipulateurs d'interruptions sur une base prioritaire, ces moyens comportant un moyen qui répond à chaque signal d'appel pour fournir un signal de demande de manipulation d'interruption au manipulateur d'interruptions affecté de la priorité la plus élevée pour traiter la tâche d'interruption associée à l'appel et, des circuits à portes destinés à produire un signal de demande de traitement d'interruption au manipulateur d'interruptions affecté de la priorité la plus é-levée suivante, lors de la production simultanée d'un signal d'appel et d'une indication que le manipulateur d'interruptions affecté de la priorité la plus élevée, n'est pas disponible pour traiter cette tâche d'interruption. 12 - Appareil de manipulation selon la revendication 11, caractérisé en ce que le système de traitement de données comporte une mémoire partagée par les appareils de traitement de données, la mémoire enregistrant un programme de supervision et chaque manipulateur d'interruptions comportant un réseau de commande d'opérateurs qui fonctionne sous le contrôle d'un programme de supervision pour traiter une tâche d'interruption. 13 - Appareil de manipulation selon la revendication 11, caractérisé en ce que le système de traitement de données comporte une unité d'entrée/sortie et, en ce que l'une au moins des sources de signaux d'appel comporte un moyen générateur de signaux qui répond aux statuts de fonctionnement de l'unité d'entrée/sortie pour fournir un signal d'appel aux moyens pour la distribution dynamique des tâches d'interruptions externes, 14 - Appareillage pour un système de traitement de données 71 12735 54. 2085966 programmable, comportant un premier et un second appareils de manipulation d'interruptions ayant chacun des états interruptibles et non interruptibles et répondant chacun à un signal de commande d' interruption destiné à traiter une interruption, et des moyens des-5 tinés à fournir un signal de demande d'interruption ; cet appareillage étant caractérisé en ce qu'il comprend : un moyen destiné à affecter une priorité dans laquelle chacun des premier et second appareils de manipulation d'interruptions doit manipuler une interruption ; un moyen destiné à appliquer un signal audit premier appa-10 reil de manipulation d'interruptions, provoquant une interruption ; et un moyen qui répond à l'état non interruptible de l'appareil de manipulation d'interruptions assigné à la priorité la plus élevée et à la coïncidence d'un signal de demande d'interruption, destiné à appliquer un signal de commande d'interruption à l'autre desdits 15 appareils de manipulation d'interruptions pour l'amener à manipuler une telle interruption.