FR 2083351 A1 19711217 FR 7109272 A 19710317 71 09272 1 2083351 L'invention concerne un élément de mémoire intégré avec des transistors à effet de champ, dans lequel deux transistors de commutation couplés par réaction comme dans une bascule sont reliés à deux autres transistorts jouant le rôle de transistors 5 de charge. Des mémoires à semiconducteurs monolithiques avec des éléments de mémoire statiques à transistors MOS sont en général réalisés avec des transistors du type "à enrichissement". Ces transistors sont connus, se référer par exemple à "RCA—Advances" 10 1965» p.48-51. Les éléments de mémoire réalisés avec ces transistors, tout en étant faciles à fabriquer, présentent cependant une dissipation de puissance et des caractéristiques de commutation défavorables. Ces caractéristiques défavorables sont dûes à la réalisation des éléments de charge avec des transistors MOS pola-15 risés du même type "à enrichissement". Avec des résistances diffusées par exemple on peut obtenir des caractéristiques un peu plus favorables. Des éléments de mémoire à transistors MOS complémentaires, dans lesquels un transistor à canal de type p est relié à un 20 transistor à canal de type n, ne présentent pas en réalité les inconvénients mentionnés .mais sont plus compliqués du point de vue technologique et donc plus difficiles à fabriquer. En outre il est connu et courant dans l'état général de la technique d'utiliser des bascules comme éléments de 25 mémoire dans une structure matricielle. A ce sujet se référer à la publication déjà mentionnée. La présente invention a pour objet de réaliser un élément de mémoire basé sur un montage à bascule, qui ne présente pas les caractéristiques de commutation défavorables mention-30 nées et qui de plus doit être d'une fabrication simple. Conformément à l'invention ce but est atteint par le fait que les transistors de commutation sont des transistors MOS du type "à enrichissement" et les transistors de charge sont des transistors MOS du type "à appauvrissement". 35 Une autre caractéristique de l'invention consiste en ce que la grille de chaque transistor de charge est reliée à la source du même transistor de charge. Les éléments de mémoire fabriqués conformément à l'invention présentent un faible encombrement pour une faible 40 dissipation de puissance et une vitesse de fonctionnement 71 09272 2 2083351 élevée. De plus ils utilisent exclusivement de faibles tensions d'alimentations Les capacités parasites qui apparaissent sont très faibles dans le cas des dispositifs de faible encombrement réalisables. 5 Suivant un développement de l'invention, des transis tors MOS du type "à enrichissement " et du type "à appauvrissement" peuvent êtx-e fabriqués suivant des façons différentes. Des procédés de préparation différents pour la couche isolante située sous l'électrode de commande ou grille 10 (oxyde de grille) ou de dopages différents du substrat semiconducteur situé sous le canal, ou l'utilisation de métaux différents pour l'électrode de commande ou le dopage de la couche isolante sous l'électrode de commande avec des ions immobiles peuvent être utilisés pour la fabrication d'un tel 15 dispositif. A titre d'exemple on a décrit ci-dessous et illustré au dessin annexé plusieurs formes de réalisation du dispositif suivant l'invention. La figure 1 représente un réseau de caractéristiques. 20 Les figures 2-5 représentent différents exemples de circuits, en coupe, La figure 6 représente une partie d'une mémoire vue La figure 7 représente un réseau de caractéristiques. 25 figure I représente les différentes caractéristiques statiques de bascules constituées par des transistors de commutation du type "à enrichissement" ayant des éléments de charge différents représentés dans les figures 2-4. La variation du courant I dans les éléments de la bascule est portée en fonction 30 de la tension aux bornes U. Les caractéristiques 23, 24 des transistors de commutation T1 T„ (figure 2-4), pour l'état I bloqué (Ugrille=0 ou UgriHe>Useuil) et pOUr 1,état conducteur (Ugr^21e= -Ubatterie^' commencent au point 0 correspondant à l'intersection des axes des coordonnées. 35 La caractéristique 24 concerne l'état bloqué. -U_ désigne la tension de la batterie. Le composant de charge Tg, (fig.2) du type à "enrichissement" (transistor MOS du type à enrichissement) a pour caractéristique une parabole 20 dont le sommet est en 40 -Ug, la résistance de charge 25 (fig.3) une droite 21, qui 71 09272 3 2083351 passe par l'élément de charge T^,T^ (Fig.4) du type "à appauvrissement" (transistor MOS du type "à appauvrissement") une parabole 22 ouverte vers le bas, passant par -UD et ayant JD son sommet dans le domaine des tensions positives (pour U -r^Q) S 6U1X* 5 Si l'on calcule les composants de charge de façon à ce que, dans le cas d'un transistor de commutation bloqué = °>' la même tension U apparaisse, ce qui correspond à la même consommation de puissance dans la branche bloquée de la bascule, les différences apparaissent dans la branche conduc-10 trice en raison de la courbure opposée des caractéristiques. Dans le cas d'un transistor MOS du type "à enrichissement" il apparaît un courant élevé, la tension résiduelle élevée qui apparaît peut fortement diminuer d'excursion de tension et par là sa sécurité contre les parasites. 15 Comme ceci apparait sur la figure 1, une résistance linéaire a une action plus favorable. Cependant, la disposition conforme à l'invention d'un transistor MOS du type "à appauvrissement" est encore plus favorable, lequel transistor présente aussi, de façon 20 avantageuse, dans le domaine de tension de la batterie -U_,, une faible résistance différentielle, pour le régime dynamique de commutation, mais lequel a cependant une résistance différentielle élevée dans la branche bloquée. L'invention est expliquée d'une façon plus détaillée 25 à l'aide des figures 5-7 dans ce qui suit. On utilise les mêmes désignations que celles des figures 2 à 4 pour les organes correspondants. Sur la figure 5» différents transistors MOS sont désignés par lesquels sont disposés dans un 30 montage à bascule ou à multivibrateur bistable. Les transistors MOS et Tg sont du type "à enrichissement" tandis que les transistors MOS. et sont du type "à appauvrissement". Les transistors T.j et Tg fonctionnent en transistors de commutation tandis que les transistors et sont des transistors de charge. 35 L'électrode de commande ou grille de chaque transistor de charge et est reliée à la source du transistor de commutation correspondant. La figure 6 représente un exemple de réalisation d'un circuit à semiconducteur constitué par les deux transis-40 tors T.j et T^. Des zones dopées de type n 3, 5» 7 sont 71 09272 k 2083351 déposées à la surface d'un corps semiconducteur 1 dopé de type p. Le corps semiconducteur 1 a un faible dopage de type p et présente une résistivité d'environ 50iXcm. Une zone 9 ayant un fort dopage de type p et une résistivité de lX).cm est située 5 entre les zones 3 et 5> La surface du corps semiconducteur 1 est revêtue, avec une couche isolante 11. Des électrodes 4, 6, 8 sont prévues respectivement sur les zones 3» 5» 7- L'électrode 6 se prolonge en outre par la partie 12 par dessus la couche isolante 11 prévue entre les zones 5 et 7« Enfin une électrode 10 10 est disposée sur la partie de la couche isolante 11 qui recouvre la zone 9» Les zones 3 et 5 et la zone 9 constituent avec les électrodes qui leur sont associées, le transistor , les domaines 5 et 7 et la partie du corps semiconducteur (canal) 1-5 située entre ces zones constituent le transistor T^. L'électrode 4 est 1'électrode—source et l'électrode 6 1'électrode—drain du transistor , tandis que l'électrode 10 forme l'électrode de commande ou grille correspondante du transistor . Par l'intermédiaire de la partie 12, qui représente l'électrode de 20 commande du transistor , cette électrode de commande ou grille est reliée à l'électrode 6 de la zone 5« Les transistors et disposés sur la partie gauche de la figure 5 sont facilement et simplement réalisés avec un faible encombrement, à l'aide du montage représenté 25 sur la figure 6. Un montage correspondant peut être choisi pour les transistors et . La figure 7 représente le réseau de caractéristiques de l'exemple de réalisation représenté sur la figure 6. Les transistors et T2 du type "à enrichissement" et les transis-30 tors et du type "à appauvrissement" sont fabriqués à l'aide de dopages différents du substrat sous le canal, et d'une tension de polarisation négative du substrat 1 par rapport à l'électrode 4. En abscisse est portée la tension de l'électrode de commande ou grille et en ordonnée est 35 portée la racine carrée du courant de drain i^. La caractéristique K1 concerne le transistor T1, la caractéristique K^ le transistor T„, la caractéristique K„ le transistor T ^ J 3 et la caractéristique le transistor T^. est conducteur dans le présent exemple, tandis que T2 est bloqué. A1 est un 40 point de fonctionnement possible du transistor du transistor Tg, du transistor, et du transistor 71 09272 5 2083351 REVENDICATIONS 1. Elément de mémoire intégré avec des transistors à effet de champ où deux transistors de commutation couplés par réaction comme dans une bascule sont reliés à deux autres 5 transistors jouant le rôle de transistors de charge et caractérisé par le fait que les transistors de commutation sont des transistors MOS du type "à enrichissement" et les transistors de charge sont des transistors MOS du type "à appauvrissement" . 10 2. Montage suivant la revendication 1 caractérise par le fait que l'électrode de commande de chaque transistor de charge est reliée à l'électrode-source du même transistor de charge. 3. Procédé de fabrication de l'élément de mémoire 15 intégré suivant l'une des revendications 1 ou 2 caractérisé par le fait que les transistors MOS du type "à enrichissement" et "à appauvrissement" sont fabriqués par des méthodes de préparation différentes pour la couche isolante située sous l'électrode de commande ou grille. 20 4. Procédé de fabrication de l'élément de mémoire intégré suivant l'une des revendications 1 ou 2 caractérisé par le fait que les transistors MOS du type "à enrichissement" et "à appauvrissement" sont fabriqués par des dopages différents du substrat semiconducteur situé sous le canal. 25 5. Procédé de fabrication de l'élément de mémoire intégré suivant l'une des revendications 1 ou 2 caractérisé par le fait que l'on utilise des métaux différents pour l'électrode de commande ou grille des transistors MOS du type "à enrichissement" et du type "à appauvrissement". 30 6. Procédé de fabrication de l'élément de mémoire intégré suivant l'une des revendications 1 ou 2 caractérisé par le fait que l'on utilise pour les transistors MOS du type "à enrichissement" et du type "à appauvrissement" des couches isolantes dopées d'une manière différente sous l'électrode de 35 commande ou grille.