FR 2060350 A1 19710618 FR 7031637 A 19700831 70 31637 1 2060350 La présente invention concerne d'une part un dispositif pour la compensation des dispersions de la largeur de base d'îin. transistor placé dans une plaquette de semi-conducteur, ayant îiie émetteur, une base et un collecteur, le transistor étant entouré 5 de telle façon d'une cuvette isolante que cette dernière est électriquement séparée d'autres composants semi-conducteurs placés dans la plaquette de semi-conducteur, et d'autre part un procédé de fabrication de ce dispositif. Il est connu dè diffuser dans une plaquette de semi-conduc-10 teur, au voisinage immédiat d'un système de transistor et en même temps que la couche de base, une couche résistante, ou résistance de pincement (pinch résistance ou squeeze résistance) . Le dispositif établi de cette façon est représenté à la figure 1 en coupe. Dans une. plaquette de semi-conducteur 3, qui est par 15 exemple du type de conductivité p,il est prévu un émetteur 1 de conductivité p et une base 2 de conductivité n. Par 4,5,6 on désigne respectivement le contact d'émetteur, le contact de base et le contact de collecteur. La plaquette de semi-conducteur 3 dopée en p sërt de collecteur. Comme la couche résistante 7 dopée 20 en n est placée en même temps que la.base 2 dans la plaquette de semi-conducteur 3, en plus du transistor, elle présente obligatoirement la même profondeur que la base 2 ce qui est indiqué dans la figure 1 par des traits interrompus. La zone 8 de la couche résistance est dopée en p et est préparée en même temps que l'émet-25 teur 1. Les composants, par exemple transistors, fabriqués sur une plaquette de semi-conducteur suivant la technique planar s'influencent mutuellement du point de vue électrique, car comme dans l'exemple ci-dessus, la plaquette de semi-conducteur repré-30 sente une zone commune à tous les composants. On peut pallier l'influence réciproque qui n'autorise pas la réalisation de nombreux circuits, en séparant l'un de l'autre par des cuvettes isolantes les divers composants de la plaquette de semi-conducteur. S'il faut intégrer des transistors npn et pnp sur une- même 35 plaquette de semi-conducteur, et si les collecteurs de tous les transistors doivent être isolés les uns des autres, tous les transistors devant posséder sensiblement une même amplification de courant, on peut avoir recours à technique dite de Murphy. Dans cette technique chaque composant à isoler des autres, ou un groupe 40 de composants a un cadre isolant propre qui n'est pas relié avec 70 31637 2 2060350 les autres cadres isolants.On réalise alors un type de transistors^ comme transistor de substrat dans lequel le cadre isolant, en même temps que le fond, sert de collecteur. Comme dans cette technologie la fluctuation de l'épaisseur 5 d'épitaxie, qui est d'environ 10% comme le montre l'expérience A ' se répercute à la largeur de base, la dispersion de l'amplification de courant est ici sensiblement plus forte que dans les transistors normaux à double diffusion. Par conséquent, la compensation des fluctuations de la largeur de base a une., importance par-10 ticuliêre dans ce cas précis. Le but de la présente invention est d'indiquer un dispositif pour la-compensation de la largeur de base d'un transistor fabriqué selon la technique dite de Murphy. Ce problème est résolu selon l'invention grâce au fait 15 que l'on prévoit dans la plaquette de semi-conducteur, au voisinage du transistor mais avec séparation électrique de celui-ci une couche résistante. L'avantage du dispositif selon l'invention réside dans le fait que dans des transistors npn ou pnp complètement isolés qui 20 sont prévus sur la même plaquette de semi-conducteur, les fluc-tuatipns de la largeur de la base sont compensées. D'autres caractéristiques et particularités de la présente invention rassortiront de la description suivante d'un exemple de réalisation en se référant aux figures dans lesquelles ; 25 la figure 1 montre une coupe d'un dispositif connu, tel que décrit ci-dessus ; la figure 2 montre le dispositif selon l'invention, en coupe la figure 3 est un schéma donné comme exemple d'application de l'invention. 30 Dans la figure 2 les mêmes parties ont les mêmes références que dans la figure 1. Dans une plaquette de semi-conducteur 3, dopée par exemple à l'antimoine, il est prévu des cuvettes d'ioslement 10,11. Les cuvettes d'isolement 10, 11 peuvent être dopées au bore. Dans 35 la cuvette d'isolement 10 est placé un transistor à substrat de base 2 et d'émetteur 1. La base 2 présente un contact 5 et l'émetteur 1 un contact 4. La cuvette d'isolement 10 sert en même temps de collecteur pour le transistor à substrat. Le contact de collecteur est désigné par 6. Par exemple l'émetteur 1 est dopé au 40 bore et la base 2 formant une couche épitaxiale est dopée à l'arse 70 31637 3 2060350 nie. Dans la cuvette d'isolement 11 on a prévu à nouveau une couche épitaxiale 7, qui est munie de contacts 15, 16 dopés en n+ . La couche 7 peut être dopée à l'arsenic et elle est préparée en même" temps que la base 2. La zone 8 est dopée en p 5 et elle est préparée en même temps que l'émetteur 1. La couche épitaxiale 7 et la zone 8 forment une couche de résistance "squeeze résistance". Entre les deux cuvettes isolantes 10, 11, il est prévu une couche épitaxiale 20 qui est dopée en n. Par 12 on désigne des zones dopées en p, par 13 des zones dopées en 10 n+, et par 14 des zones dopées en p+ qui servent à améliorer les contacts. Dans un autre exemple de réalisation de l'invention, il est aussi possible de prévoir un transistor npn dans une plaquette de semi-conducteur 3 dopée au bore. Alors les cuvettes d'iso-15 lement 10, 11 sont avantageusement dopées à l'antimoine, alors que la couche épitaxiale 20 est dopée au bore. Grâce à la présente invention il est possible de compenser par une telle résistance de pincement les fluctuations dans la largeur de base des transistors pnp et npn placés de façon iso-20 lés sur une plaquette de semi-conducteur. La figure 3 représente un simple exemple d'application de la présente invention. Un transistor 31 et une résistance "squeezë* 32 , qui sert de résistance de compensation des fluctuations de la largeur de base, sont placés dans une plaquette de semi-conduc-25 teur 30. 33 ..désigne l'entrée,34 la sortie et 35 une natterie. De cette façon on peut obtenir, comme le montre la figure 3, 1'autocompensation d'un étage d'amplificateur. La préparation d'une résistance de pincement n'exige pas d'opérations supplémentaires, mais seulement une faible augmenta-30 tion de l'encombrement en surface. Comme des transistors isolés sur une plaquette de semi-conducteur peuvent être utilisés pour des amplifications en courant relativement grandes, pour de tels transistors l'emploi d'une tell© résistance est particulièrement avantageuse. 70 31637 4 2060350 REVEND I. C A T I 0 N S 1 - Dispositif pour la compensation des dispersions de la largeur de base d'un transistor placé dans une plaquette de semiconducteur, ayant; un émetteur, une base et un collecteur, le tran- 5 sistor étant entouré de telle façon d'une cuvetté isolante que cette dernière est électriquement séparée d'autres composants semi-conducteurs placés dans la plaquette de semi-conducteur, caractérisé en ce que l'on prend dans la plaquette de semi-conducteur, au voisinage du transistor, mais avec séparation élec-10 trique de celui-ci une couche résistante. 2 - Procédé de fabrication du dispositif selon la revendication 1, caractérisé en ce que la résistance de pincement est introduite dans une autre cuvette d'isolement de la plaquette de semi-conducteur, pendant les phases opératoires servant à la 15 fabrication de la base et de l'émetteur.