FR 2086505 A1 19711231 FR 7115469 A 19710429 71 15469 1 2036505 La présente invention concerne les systèmes informatiques et plus particulièrement un dispositif de transmission bidirecticn-elxe pour ordinateur et les circuits logiques à semi-conducteur associés a une ligne de transmission bidirectionnelle. 5 Dans les applications a grande échelle, les systèmes mformatioues doivent avoir ure structure modulaire et cependant totalement intégrée. La modularité offre une grande souplesse d'adaptation de la configuration du système. Les modules de base de l'équipement permettent de réaliser une installation correspondant 1C aux besoins actuels, mais dont la configuration peut être étendue pour satisfaire à l'accroissement de la demande. A cause de ces impératifs, les modules élémentaires du système, c'est-à-dire les modules de mémoire, les modules de traitement et les modules de contrôle des entrées/sorties occupent chacun une armoire séparée 15 et les différentes armoires doivent être interconnectees par un grand nombre de circuits de transmission de signaux. Un ordinateur a plusieurs unités centrales et à mémoires à phases multiples utilisé en temps partagé, donne un bon exemple d'un tel système. Chaque unité centrale occupe une armoire séparée qui 20 doit échanger des données dans les deux sens avec cnaque mémoire logée dans une armoire séparée. Chaque entrée et chaque sortie d'un module comprend généralement un certain nombre de bits d'information transmis er_ parallèle. Si l'on utilise l'interconnexion classique des armoires, une telle configuration nécessite un nombre considé-25 rable de câbles de transmission, de connecteurs et de circuits associés. Tous ces éléments contribuent pour une part importante au prix de revient du système et posent des problèmes d'ordre mécanique et électrique. L'encombrement physique important des câbles et la surface de panneau occupée par les connecteurs contribuent à 30 compliquer l'installation du système et constituent une source majeure des pannes ultérieures. Dans un système informatique modulaire utilisant les interconnexions classiques, chaque bit de chaque accès de mémoire est relié au bit correspondant de chaque accès d'unité centrale par 35 deux lignes de transmission, l'une pour l'émission et l'autre pour la réception. De telles lignes de transmission ne sont pas utilisées en temps partagé et sont unidirectionnelles. Une extrémité de 71 15469 2036505 chaque ligne de transmission est reliée à un circuit émetteur et son autre extrémité est reliée à un circuit récepteur. Le nombre de lignes de transmission connectées à chaque accès de mémoire est donc égal au double du nombre de bits d'information multiplié par 5 le nombre d'accès d'unité centrale à desservir. Le nombre de lignée de transmission connectées à chaque accès d'unité centrale est double du nombre de bits d'information multiplié par le nombre d'accès de mémoire à desservir. Il est donc souhaitable de simplifier l'interconnexion des armoires d'un système informatique de fa-10 çon à réduire le nombre de lignes de transmission nécessaires pour l'interconnexion des modules. La présente invention a donc pour objet principal un dispositif de transmission bidirectionnelle de l'information sur une ligne unique interconnectant des modules d'un système informatique. 15 Selon une caractéristique essentielle de l'invention appliquée à l'interconnexion des modules d'un système informatique, un dispositif de transmission bidirectionnelle des signaux d'information entre les modules comprend : plusieurs accès de communication situés dans chacun desdits 20 modules ; plusieurs circuits logiques émetteurs-récepteurs dont au moins un est situé dans chaque accès de module pour émettre et recevoir les signaux d'information ; et plusieurs lignes de transmission bidirectionnelle à un seul 25 conducteur reliant au moins l'un des circuits logiques émetteurs-récepteurs situés dans l'un des accès d'un module donné, à au moins un autre circuit logique émetteur-récepteur situé dans un autre accès de communication d'un second module. La technique de la présente invention simplifie 30 l'interconnexion des modules d'un système informatique en utilisant des portes logiques interconnectées pour relier chaque accès de l'unité centrale en parallèle à un câble commun comportant une ligne de transmission par bit d'information. La ligae de transmission est reliée à chaque extrémité à un circuit logique émetteur-35 récepteur. La transmission bidirectionnelle est commandée par des signaux d'émission et de réception qui sont associés à la logique de chaque circuit émetteur-récepteur. BAD ORIGINAL 71 15469 3 2086505 Dans une seconde forme de réalisation, chaaue accès du système est relié en série à un câble multiconducteur commun par des portes logiaues. Les données sont appliquées et extraites du câble par des circuits logiaues émetteurs-récepteurs. Le câble est 5 relié à une longue ligne de transmission terminée à chaque extrémité. Les accès émetteurs et récepteurs sont spécifiés par les signaux de commande associés à chaque circuit logique émetteur-récepteur. Le circuit émetteur-récepteur comprend une partie émettrice 10 dans laquelle une porte logique à mode non saturé commande un amplificateur de ligne de transmission monté en configuration base à la masse. La ligne de transmission est également reliée à une entrée d'une porte logique de réception comprenant un circuit similaire. La partie réceptrice du circuit est l'inverse de sa partie émettrice 15 et la sortie de l'amplificateur en configuration base à la masse est dirigée vers les circuits internes de traitement des modules du système. D'autres caractéristiques et avantages de la présente invention ressortiront au cours de la description qui va suivre 20 faite en regard des dessins annexés et donnant à titre explicatif, mais nullement limitatif, plusieurs formes de réalisation conformes à l'invention. Sur ces dessins : la figure 1 est un schéma synoptique d'un système informatique ; 25 la figure 2 est un schéma illustratif d'un système d'inter connexion d'armoires par branchement en série ; la figure 3 est .une variante du système d'interconnexion d'armoires utilisant -un branchement en parallèle ; la figure 4 est une autre variante "du système à branchement 30 en parallèle de la figure 3 utilisant un seul câble d'interconnexion à conducteurs bidirectionnels ; et la figure 5 est un schéma électrique d'un circuit logique émetteur-récepteur utilisable dans les systèmes d'interconnexion des figures 2, 3 et 4. 35 La figure 1 représente un système informatique formé de plusieurs modules fonctionnels et auxquels s'applique la présente invention. Un tel système comprend une -unité centrale de traitement 71 15469 4 2086505 10 qui est reliée à un groupe d'unités d'échange 12 dont deux sont représentées. Les unités d'échange 12 dirigent par des canaux ou accès de communication 14 les transferts d'information entre l'unité centrale 10, un groupe de modules de mémoire 16, un contrôleur 5 d'entrée/sortie 18 et un contrôleur de communications 20. le contrôleur d'entrée/sortie 18 coordonne toutes les opérations d'entrée/ sortie entre les différents périphériques du système, tels que tambours magnétiques, mémoires à disques, dérouleurs de bande magnétique, et chacune des unités d'échange 12. Le contrôleur de commu-10 nications 20 reçoit et traite automatiquement les données fournies par les terminaux de télé-transmission pour les introduire directement dans le système par l'intermédiaire des unités d'échange, et retransmet l'information à ces terminaux par des voies de télécommunication à porteuse commune. 15 Les transferts d'information entre les unités d'échange 12 et les autres modules du système s'effectuent par des accès séparés 14. Ces accès sont.commandés par un signal de sélection d'accès qui conditionne un accès particulier du système pour la réception ou l'émission de données. Par exemple, lorsque l'unité centrale 10 20 désire communiquer avec la mémoire 16, un accès 22 de l'unité centrale est mis en condition d'émission et un accès 14a de l'unité d'échange 12 est validé pour recevoir la demande. L'unité d'échange 12 valide à son tour un accès 14b pour communiquer avec la mémoire 16 et relaie par ses accès 14a et 14b les informations transmises par 25 l'accès 22 de l'unité centrale 10. Les accès de chaque module du système servent ainsi à établir des communications entre ces modules. Pour plus de détails concernant un tel système informatique à structure modulaire, le lecteur se référera au brevet des Etats-Unis d'Amérique F0 3 413 613. 30 Dans la description des diverses variantes de la présente invention, on considère que chaque communication entre deux modules ou unités du système est gouvernée par une unité d'échange. La présence de cette unité d'échange pour commander la communication ne doit cependant pas être considérée comme limitative de la portée de 35 l'invention. On voit en effet que la présente invention peut permettre une transmission bidirectionnelle de données entre deux modules quelconques du système informatique. De plus, sur les figures 71 15469 5 2086505 les lignes de transmission ne servent à acheminer que des signaux de données. Il va de soi au'au prix de modifications mineures, telles que l'introduction de retards permettant de n'accepter que des signaux d'une longueur particulière, un circuit semblable peut servir 5 à transmettre les signaux de commande des accès récepteurs et émetteurs. Une ligne de transmission peut par exemple relier toutes les unités d'un système tel que celui de la figure 1, auquel cas chaque unité peut émettre un signal de commande codé de manière particulière dont le rôle est de conditionner un accès particulier d'une autre 10 unité pour émettre ou recevoir des données. Des signaux de commande bidirectionnels peuvent ainsi être transmis entre tous les accès de toutes les unités du système au moyen d'un dispositif semblable à celui qui est illustré sur les figures. La figure 2 représente plusieurs accès 14 d'une unité 15 d'échange 12 et plusieurs autres accès ^d'unités du système branchés en série sur un câble de transmission 23. Dans la forme décrite, les signaux d'information transmis par les accès communicants comprennent des bits d'information ayant soit un niveau électrique "1", soit un niveau électrique "0". Les circuits des accès et les lignes 20 de transmission du câble 23 ne sont représentés que pour deux bits de chaque accès. Dans un système informatique tel que celui du brevet précité, chaque accès transmet simultanément 36 bits au moyen de 36 circuits identiques et de 36 lignes de transmission. Il va de soi que ni le nombre de bits, ni le nombre d'accès représentés ne 25 doivent être considérés comme limitatifs. L'invention 0'aDpliaueà la transmission bidirectionnelle d'un nombre quelconque de signaux d'information. Toujours sur la figure 2, l'unité d'échange 12 comprend une série d'accès portant les références UB1, UE2...UEN. Dans la pra-30 tique, une telle unité d'échange peut comporter un nombre important d'accès qui dépend du nombre d'unités du système qui lui sont connectées . Chaque accès de chaque unité du système comprend tin circuit logique émetteur-récepteur par bit d'information. Ces circuits émetteurs-récepteurs déterminent l'accès qui transmet l'information 35 et l'accès qui la reçoit. Sur la figure 2, l'accès UE1 de l'unité d'échange 12 comprend un circuit émetteur-récepteur 24 pour le bit d'information 1 et un circuit émetteur-récepteur 25 pour le bit 71 15469 6 2086505 d'information 2. Dans l'accès UE2, seul est représenté le circuit émetteur-récepteur 26 du bit d'information 1. Dans l'accès UEN, un circuit émetteur-récepteur 27 est associé au bit 1 et un circuit émetteur-récepteur 28 est associé au bit 2. 5 Les accès 22 des unités du système comprennent des séries similaires de circuits logiques émetteurs-récepteurs. L'accès US1 comprend un circuit émetteur-récepteur 29 pour le bit 1 et un circuit émetteur-récepteur 30 pour le bit 2. Seul un circuit émetteur-récepteur 31 associé au bit 1 est représenté dans l'accès US2. Dans 10 l'accès USN, un circuit émetteur-récepteur 32 est associe au bit 1 et un circuit émetteur-récepteur 33 est associé au bit 2. Chaque circuit émetteur-récepteur comprend en combinaison des portes ET d'émission et de réception et sera décrit par la suite en regard de la figure 5. 15 Sur la figure 2, les signaux de données sont représentés dans l'unité d'échange par le symbole DX suivi du numéro de l'accès correspondant. Ainsi, le signal de données DXN représente l'information à transmettre par l'accès N de l'unité d'échange 12. Un signal de commande d'émission GX conditionne l'accès qui doit trans-20 mettre le signal d'information DX. Ainsi, sur la figure 2, le signal de commande d'émission GXN est appliqué aux portes logiques d'émission 34 et 35 de l'accès UEN de l'unité d'échange 12 pour transmettre les signaux de données DXN et DXN' au câble 23. Le signal de réception de données DR est représenté de la même manière, le 25 signal DRU commandant la réception de données par l'accès UEN de l'unité d'échange 12. Le signal de réception DRN est fourni par la sortie d'une porte logique de réception 36 associée au bit 1 de l'accès UEN, tandis que le signal de réception DRN' est fourni par la sortie d'une porte logique de réception 37 associée au bit 2. Le 30 signal de réception de données DRN est un signal de commande reçu d'un autre accès du système par une ligne unique de transmission bidirectionnelle 38 et un câble de données 39 relié à l'une des entrées de la porte logique de réception 36. Le signal de commande de réception GR conditionne l'accès du système qui doit recevoir les 35 données que fournit un autre accès du système sur une ligne unique de transmission bidirectionnelle. En particulier, le signal de commande de réception GRN est relié à une seconde entrée des portes 71 15469 7 2086505 logiques de réception 36 et 37 de l'accès UEN de l'unité d'échange 12 et commande la réception des bits 1 et 2 respectivement acheminés par la ligne de transmission 38 via le câble de données 39 et par une ligne de transmission 40, via le câble de données 41. 5 Les accès 22 du système sont interconnectés d'une manière similaire et comportent chacun une porte logique d'émission pour chaque bit d'information, porte qui est commandée par un signal de commande d'émission GXS et par un signal de données à transmettre DXS. Ainsi, l'accès US1 du système comprend une porte logique d'é-10 mission 42 dans le circuit émetteur-récepteur 29 du premier bit d'information et line porte logique d'émission 43 dans le circuit émetteur-récepteur 30 du second bit d'information. L'accès US1 comprend également des portes logiques de réception 44 et 45 associées aux deux bits d'information précédemment mentionnés et commandées 15 ensemble par -un signal de réception GRS1. Les circuits émetteurs-récepteurs 31, 32 et 33 des autres accès US2 à USN du système,comprennent des portes logiques similaires d'émission et de réception. Une sortie de chaque porte de réception transmet, comme on l'a vu précédemment, les signaux d'information DRS pour utilisation dans 20 l'accès correspondant. Pour illustrer le fonctionnement du système de transmission bidirectionnelle à branchement en série de la figure 2, on suppose que l'accès UEN de l'unité d'échange 12 désire transmettre des données à l'accès USN du système. Un signal de commande GXN apparaît 25 le premier pour valider la porte d'émission 34 du bit 1 et la porte d'émission 35 du bit 2 de l'accès UEN. Les signaux de données DXN et DXN' sont ensuite respectivement appliqués aux portes d'émission 34 et 35 validées par le signal de commande GXN et les signaux de données apparaissent à la sortie des portes d'émission. La sortie 30 de la porte d'émission 34 est reliée au câble de données 39 auquel sont reliées les sorties des portes d'émission associées au bit homologue de tous les accès de l'unité d'échange 12. Le câble interne de données 39 est relié à la ligne de transmission 38 aui assure l'interconnexion de deux armoires du système informatique. 35 La ligne de transmission 38 est reliée à une unité du système qui représente les différents modules du système informatique de la figure 1 . 71 15469 8 2086505 Comme on l'a vu précédemment, les accès US1 à USN représentent en fait un certain nombre d'accès des unités du système. Les accès d'une même unité sont interconnectés par un câble commun de données 46. Les portes ET des circuits émetteurs-récepteurs, par exemple la 5 porte d'émission 42 et la porte de réception 44 du premier circuit de l'accès US1, sont reliées au câble de données 46. Le signal de .données étant destiné à l'accès USN du système, son bit 1 est transmis par le câble de données 46 au circuit émetteur-récepteur correspondant de l'accès USN. Le bit 2 est de même transmis de la porte 10 d'émission 35 au câble de données 41, à la ligne de transmission 40, puis à un câble de données 47 qui est relié au circuit émetteur-récepteur correspondant de l'accès USN. Dans l'accès USN, le câble de données 46 est relié à la sortie d'une porte ET d'émission 48 et à l'une des entrées d'une 15 porte ET de réception 49- Le bit 1 des données est appliqué à l'une des entrées des portes de réception de tous les accès du système par le câble 46. Dans le transfert d'information présentement décrit, le signal de commande GRSN est appliqué à la seconde entrée de la porte de réception 49 dont la première entrée reçoit le si-20 gnal correspondant au bit 1, de façon que ce dernier soit transmis à la sortie de la porte 49 sous la forme d'un signal de données reçues DRSN. Il est évident que l'unité d'échange 12,qui émet les signaux destinés à l'accès USN du système, a au préalable appliqué le signal de commande G-RSN pour valider la réception des données 25 par le module USN. De même, les signaux correspondant au bit de données 2 sont transmis par le câble de données 47 au circuit émetteur-récepteur 33 dans lequel ils sont appliqués à une porte ET d'émission 50 et à une porte ET de réception 52. Les signaux du bit 2 sont appliqués à 30 une première entrée de la porte de réception 52 dont l'autre entrée reçoit le signal de commande G-RSN et dont la sortie fournit le signal de données reçues DRSN'. En retour, pour compléter le circuit bidirectionnel des lignes de transmission, l'accès USN du système peut répondre à 35 l'accès UEN de l'unité d'échange 12 en fournissant le signal de commande GXSN qui est appliqué à l'une des entrées des portes ET d'émission de l'accès USN. Les signaux de données retransmis par 71 15469 2086505 l'accès USN sont le signal DXSN pour le bit 1 et le signal DXSN1 pour le bit 2, complétant la validation des portes d'émission 48 et 5G. Les signaux de données correspondant aux bits 1 et 2 sont respectivement appliqués par l'accès USN aux câbles de données 46 et 47. 5 Les signaux de données sont ensuite acheminés par les lignes de transmission 38 et 40 du câble 23 en sens inverse des données précédentes qui étaient dirigées vers l'accès USN du système. Les données sont ensuite distribuées dans l'unité d'échange par le câble 39 pour le bit 1 et par le câble 41 pour le bit 2. Les 10 portes ET de réception 36 et 37 de l'accès UEN sont conditionnées par le signal de commande GRN et les signaux des câbles 39 et 41 sont appliqués à la seconde entrée des portes de réception. Le signal de commande G-RN est par exemple émis par l'accès USN du système sur une ligne de signal de commande non représentée, qui pour-15 rait être une ligne de transmission bidirectionnelle semblable à celle qui est représentée pour la transmission des données. La porte de réception 36 laisse passer, lorsqu'elle est validée, un signal de données DRN correspondant au bit 1 , vers les circuits de l'unité d'échange 12. De même, la porte de réception 37 laisse pas-20 ser le bit 2 sous la forme d'un signal DRN', vers les circuits de l'unité d'échange. Les signaux de tous les bits de données sont transmis simultanément. Ainsi, le signal de commande d'émission GXN est appliqué à toutes les portes d'émission de l'accès UEN. De même, tous 25 les bits d'information sont reçus simultanément, de sorte que le signal de commande de réception GRN est appliqué par une ligne commune à toutes les portes de réception de l'accès UEN. Les autres accès sont interconnectés de la même manière pour permettre un transfert parallèle des données. 30 II est évident que le signal de données qui est transmis par le câble et la ligne de transmission est reçu er même temps par toutes les portes de réception du système. Cependant, seules les portes qui sont validées par le signal de commande de réception G-RS peuvent laisser passer ce signal, On voit donc que plusieurs accès 35 peuvent être conditionnés pour recevoir en même temps des signaux transmis, bien qu'en règle générale, un seul accès soit validé à la fois. 71 15469 10 2086505 Les lignes qui relient les accès de l'unité d'échange aux accès du système sont des lignes de transmission bidirectionnelle. Un groupe de telles lignes peut être associé pour former un câble de transmission, par exemple sous la forme d'un câble type "ruban". 5 La longueur d'un tel câble de transmission est généralement limitée pour éviter une baisse du rendement de transmission due à la vitesse de propagation des signaux entre les modules du système informatique. Lorsque deux modules d'un tel système sont reliés par des câbles longs, on utilise parfois un système d'interconnexion cen-10 tralisé. La figure 3 représente un mode d'interconnexion de câble de transmission relativement long. Le système de la figure 3 utilise le branchement en parallèle des circuits logiques. Les connexions internes des accès individuels 14 de l'unité d'échange 12 et des accès 58 des autres modules 15 du système informatique sont les mêmes que les connexions internes du système de la figure 2. Les câbles de données ne comportent pas de connexions internes. Les accès communiquent entre eux par l'intermédiaire d'un boîtier d'interconnexion 54 auquel sont branchées les lignes de transmission de données de chaque module du système. 20 Chaque accès du système utilisant le dispositif de la figure 3 est branché en parallèle à des câbles communs de transmission unidirectionnelle de données et chaque accès comporte un circuit émetteur-récepteur du type représenté figure 5 pour chaque bit d'information à transmettre. Un tel système nécessite plus de lignes de transmis-25 sion que le système à branchement en série de la figure 2, mais l'interconnexion des accès est plus simple. L'interconnexion des circuits émetteurs-récepteurs dans le boîtier 54 permet de relier un accès d'un module à une ligne de transmission unique et au boîtier d'interconnexion pour établir une communication, c'est-à-dire 30 une transmission d'information bilatérale, avec n'importe quel autre accès de n'importe quel autre module du système. L'unité d'échange 12 de la figure 3 comporte plusieurs accès UE1 à UEN. De même, une série d'accès US1 à USN représentent un nombre quelconque d'accès situés dans les modules individuels du 35 système. Les accès individuels 14 de l'unité d'échange 12 sont reliés par un câble de transmission 56 au boîtier d'interconnexion bad original 71 15469 n 2086505 54. De même, les accès 58 du système sont reliés par des lignes de transmission respectives 62, 63 et 64 au boîtier d'interconnexion 54. Le boîtier 54 est généralement logé dans une armoire située au voi-sinagè du centre géographique du système et assure la terminaison 5 des lignes de transmission longues. Dans le boîtier 54, chaque ligne de transmission provenant d'un accès individuel est terminée par un circuit émetteur-récepteur. L'accès transmettant les données et l'accès auquel elles sont destinées,sont déterminés par des signaux de commande d'émission et de réception, respectivement GX et GR, 10 associés à chaque circuit émetteur-récepteur. La figure 3 ne représente que le circuit de transmission d'un seul bit donné pour chaque accès. Comme on l'a vu précédemment, dans un système informatique à mots de 36 bits, transférés en parallèle, chaque accès individuel de chaque unité du système com-15 prend 36 circuits émetteurs-récepteurs formés de deux portes ET. Dans un tel système à branchement parallèle, le nombre de lignes de transmission connectées à chaque accès est égal au nombre de bits traités en parallèle. Dans le cas envisagé, 36 lignes de transmission sont branchées à chaque accès. De plus, 36 circuits émetteurs-20 récepteurs doivent être logés dans chaque section du boîtier d'interconnexion 54 qui comprend par exemple une section 66 associée à une unité d'échange et une section 68 associée au système. Toujours sur la figure 3, comme on l'a vu précédemment, chaque circuit émetteur-récepteur comprend deux portes logiques ET, 25 telles que la porte d'émission 70 et la porte de réception 71 pour l'accès UE1. La sortie de la porte d'émission 70 est reliée à une ligne de transmission 72 du câble 56 qui achemine les données de l'accès UE1 de l'unité d'échange 12. Le signal de données à transmettre DX1 et le signal de commande d'émission G-X1 valident la 30 porte ET 70. De même, le signal GR1 valide l'une des entrées de la porte 71 pour autoriser la réception par l'accès UE1 du signal de données DR1. Le fonctionnement du système de la figure 3 sera décrit en prenant comme exemple la transmission d'un signal de données DXN de 35 l'accès UEN de l'unité d'échange à l'accès USN du système où il apparaît sous la forme d'un signal de données reçues DRSN. Une porte d'émission 74 de l'accès UEN est tout d'abord validée par le signal 71 15469 12 2086505 de commande d'émission GXN. Le signal de commande de réception GRSN est appliqué aux portes de réception du boîtier d'interconnexion 54 et à l'accès USN du système. Le signal de données DXN est transmis par la porte d'émission 74 à une ligne de transmission 75 qui est 5 reliée à la section 66 du boîtier d'interconnexion 54. Dans le boîtier 54, la ligne 75 est appliquée à l'une des entrées d'une porte ET de réception 76. L'autre entrée de la porte 76 reçoit le signal de validation GXN, de sorte que le signal de données apparaît à sa sortie. Les signaux de données sont transférés par le sens de la 10 flèche par un câble 78 reliant les sections 66 et 68 du boîtier d'interconnexion 54. Les signaux de données sont appliqués à l'une des entrées d'un groupe de portes ET d'émission 80, 81 et 82 de la section 68. La porte d'émission 80 est validée par le signal de commande de réception GRSN car la destination des signaux de données 15 est l'accès USN du système. Les signaux de données apparaissent à la sortie de la porte d'émission 80 et sont acheminés par la ligne de transmission 64 à une porte ET de réception 84 de l'accès USN. Cette porte qui a précédemment été validée par le signal de commande de réception GRSN laisse passer les signaux d'information DRSN pour 20 utilisation dans l'accès USN. Pour illustrer le fonctionnement bidirectionnel de la ligne de transmission, on va maintenant décrire la réponse de l'accès USN du système à la demande de l'accès UEN de l'unité d'échange. Dans ce cas, le signal de commande d'émission GXSN est présent et le si-25 gnal de données DXSN est appliqué à l'une des entrées d'une porte ET d'émission 86 de l'accès USN. La sortie de la porte d'émission 86 est appliquée à la ligne de transmission 64 qui achemine les signaux de données vers une porte ET de réception 88 de la section 68 du boîtier d'interconnexion 54. La seconde entrée de la porte de 30 réception 88 est validée par le signal GXSN et sa sortie applique les signaux de données à un câble 90. Par le-câble 90, les signaux circulent dans le sens de la flèche et sont appliqués à un groupe de portes ET d'émission 92, 93 et 94 de la section 66 du boîtier d'interconnexion 54. 35 Etant donné que les signaux de données sont destinés à l'accès UEN de l'unité d'échange 12, la porte ET d'émission 94 est validée par le signal GRN, de sorte que les signaux de données sont 71 15469 13 2086505 transmis à l'accès UEN qui les dirige sous la forme d'un signal DRN vers le circuit de traitement de l'unité d'échange 12. La figure 3 ne représente pour chaque accès qu'un seul circuit émetteur-récepteur correspondant à un bit d'information. Il 5 est évident que, pour un transfert parallèle de signaux de données d'un accès à un autre, il faut un nombre de circuits identiques égal au nombre de bits. Les câbles unidirectionnels 78 et 90 du boîtier d'interconnexion 54 de la figure 3 assurent la communication entre les différents modules. La figure 4 illustre un autre 10 type de boîtier d'interconnexion utilisant un câble bidirectionnel pour assurer la communication entre tous les accès du système informatique. La figure 4 représente un autre mode de réalisation du boîtier d'interconnexion 54 utilisant un seul câble de transmission 15 bidirectionnelle 96 pour mettre en communication le câble de transmission 56 provenant des accès UE1 à UEN de l'unité d'échange 12 avec les lignes de transmission 62, 63 et 64 des accès US1 à USN du système. L'emploi d'un câble unique 96 permet une communication bilatérale entre les accès d'une même unité du système informatique, 20 par exemple la communication entre les accès US1 et USN. A titre d'exemple, une information à transmettre est appliquée par l'accès US1 à la ligne de transmission 62 qui est reliée dans le boîtier d'interconnexion 54 à l'une des entrées de la porte ET de réception 89. L'autre entrée de la porte 89 est le signal de commande d'émis-25 sion GXS1 de l'accès US1 . La sortie de la porte 89 est reliée au câble 96. Le signal de données validé par le signal d'émission GXS1 est transmis le long du câble 96 et, du fait qu'il est destiné à l'accès USN du système, la porte ET d'émission 80 est validée par le signal de commande de réception GRSN de l'accès USN. Le signal 30 de données est ainsi acheminé par la ligne de transmission 64 à l'accès USN dans lequel il est reçu par le circuit émetteur-récepteur correspondant avant d'être utilisé par les circuits de traitement du module. De même, un groupe de portes ET de réception 79, 77 et 76 35 conditionnsitles signaux de données provenant respectivement des accès UE1, UE2 et UEN de l'unité d'échange, et les transmettent au câble bidirectionnel 96. Si les données sont destinées à l'un des 71 * 15469 14 2086505 accès US1 , US2 ou USN du système, l'une des portes ET de transmission 82, 81 ou 80 est validée par un signal de commande de l'accès destinataire. Le signal de données peut également être retransmis par le câble 96 à l'un des accès UE1, UE2 ou UEN de l'unité d'échange, 5 par l'intermédiaire des portes ET respectives 92, 93 ou 94. Les accès US1 , US2 et USN du système peuvent transmettre des données à n'importe quel autre accès du système, car leur ligne de transmission respective peut être mise en communication avec les portes de réception respectives 89, 87 et 88. Les sorties des portes 89, 10 87 et 88 sont en effet reliées au câble 96 à l'intérieur du boîtier d'interconnexion 54 et les données peuvent être acheminées du câble 96 soit vers l'un des accès du système par les portes ET 82, 81 et 80, soit vers l'un des accès de l'unité d'échange par les portes ET 92, 93 et 94. L'entrée de validation de chacune de ces portes ET 15 est reliée à une ligne de signal de commande semblable à celle des circuits émetteurs-récepteurs à la sortie des accès. Il faut également que les signaux de commande soient acheminés au boîtier d'interconnexion 54, et en particulier vers la porte ET choisie pour commander la transmission bidirectionnelle des données. Le boîtier 20 d'interconnexion 54 est destiné à des applications spéciales et, en général, un tel dispositif à branchement parallèle sert à l'interconnexion des lignes de transmission exceptionnellement longues, par exemple entre l'unité d'échange et les autres unités du système informatique. Le boîtier d'interconnexion permet de terminer les 25 lignes de transmission à leur impédance caractéristique avant qu'elles déforment les fronts avant et arrière des impulsions des signaux de données. Il est évident que les signaux de données issus d'un accès particulier peuvent être dirigés vers plusieurs accès simplement en appliquant les signaux de commande nécessaires. De ce 30 fait, bien que la description qui précède ne mentionne la réception du signal de données que par un seul accès, il va de soi que ce mode d'échange n'est pas limitatif. Toujours sur la figure 4, le câble 96 du boîtier de jonction 54 est un circuit de données partagé dans le temps comprenant une 35 ligne de transmission à double terminaison sur laquelle sont branchés tous les circuits émetteurs et tous les circuits récepteurs. En général, les circuits individuels sont reliés au câble 96 par 71 15469 15 2086505 des tiges de longueur adaptée. Le nombre de circuits de transmission que l'on peut connecter au câble 96 n'est limité que par la vitesse de transmission requise. En pratique, le câble 96 effectue une fonction logique OU câblée. Ainsi, lorsque la sortie 5 de l'un quelconque des émetteurs est active, le câble est actif. Si tous les circuits émetteurs sont passifs, le câble est passif. La figure 5 est un schéma électrique d'un circuit émetteur-récepteur utilisable dans les dispositifs des figures 2, 3 et 4. Le circuit émetteur-récepteur comprend une partie émettrice 10 100 et une partie réceptrice 102 identiques. Chaque partie comprend trois transistors T1, T2 et T3. Deux de ces transistors, T1 et T2 sont connectés en parallèle et leurs émetteurs attaquent l'émetteur du troisième transistor T3 qui est monté en amplificateur base à la masse. Le circuit comprend un réseau de terminaison 104 pour une 15 ligne de transmission 105. Chaque extrémité d'une ligne de transmission et d'un câble de transmission de données est normalement terminée à son impédance caractéristique. Les impédances d'entrée du circuit d'émission 100 et du circuit de réception 102 sont supérieures aux impédances ca-20 ractéristiques des lignes de transmission et des câbles de données de façon à ne pas affecter la charge des lignes de transmission. La ligne de transmission comprend des réseaux de terminaison adaptés à son impédance caractéristique. Dans la partie émettrice 100, le réseau de terminaison 104 est constitué de deux résistances R3 et 25 R4. Les résistances R3 et R4 forment un diviseur de tension connecté entre une source plus V1 et la masse. Ainsi, si le circuit émetteur 100 est branché à l'extrémité d'un câble de données ou d'une ligne de transmission, le point de jonction des résistances R3 et R4 est relié à l'entrée de la ligne de transmission 105 dans le circuit 30 émetteur 100. Le circuit émetteur 100 comprend les transistors T1 , T2 et T3, les condensateurs C1 et C2 et les résistances R1 et R2. Le circuit récepteur 102 comprend les transistors T1', T2' et T3', les condensateurs C1 ' et C2' et les résistances R1' et R2'. Comme le 35 circuit émetteur 100, le circuit récepteur 102 comprend un réseau de terminaison 106 formé des résistances R3' et R4'. Le réseau de terminaison 106 est normalement relié au point 108 à une ligne de 71 15469 16 2086505 transmission dans les applications du circuit émetteur-récepteur nécessitant un tel branchement. Le réseau de terminaison 106 n'est pas utilisé dans les cas où le signal de données est transmis intérieurement dans un accès. 5 Chaque transistor du circuit émetteur-récepteur comprend un collecteur C, une base B et un émetteur E. Le fonctionnement d'un tel transistor est bien connu et ne sera pas décrit. Tous les transistors sont du type NPN, c'est-à-dire qu'un courant circule du collecteur à l'émetteur lorsque la base devient positive par rapport 10 à l'émetteur. Au repos, en l'absence de transmission, les transistors T3 et T3* sont bloqués et leur collecteur C est .roximativement au potentiel d'une source plus V qui est connectée à la charge du circuit représenté par la résistance EL. Les transistors T3 et T31 sont bloqués car leur jonction base-émetteur est polarisée en sens 15 inverse. Au repos, les transistors T2 et T2' sont conducteurs. Les transistors T1, T2 et T3 sont des commutateurs de courant, c'est-à-dire qu'ils sont soit bloqués, soit saturés à un instant donné. La ligne de transmission 105 est reliée à la sortie du circuit émetteur, c'est-à-dire au collecteur C du transistor T3. La zigne 105 est 20 également reliée dans le circuit récepteur à la base du transistor T1 '. Pour le circuit récepteur, la ligne de transmission 105 est une entrée. Les données ^transmettre, c'est-à-dire le signal DXN, sont appliquées à la base/du transistor T1. Le signal de commande d'émis-25 sion GXN est appliqué à la base B du transistor T2. Les signaux de données reçus sont appliqués à la base B du transistor T1' par la ligne de transmission 105. Le signal de commande de réception GRN est appliqué à la base B du transistor T2'. Les condensateurs C1, C2 et C1', C2' sont connectés entre les sources de potentiel plus V1 30 des circuits et la masse pour éliminer l'influence d'éventuelles impulsions parasites à haute fréquence. Les émetteurs E des transistors T1 , T2 et T3 sont reliés en commun par la résistance R1 à une source de potentiel négatif -V2. Les collecteurs C des transistors T1 et T2 sont reliés ensemble par 35 une résistance de charge R2 à la source de potentiel positif +V1. Un potentiel positif appliqué à la base de l'un des transistors T1 ou T2 le rend conducteur et porte le point de jonction des émetteurs 71 15469 17 2086505 à un potentiel positif. Comme on l'a vu, le transistor T3 est bloqué car sa jonction base-émetteur est polarisée en sens inverse. Normalement, le signal de commande d'émission GXN est à un potentiel positif d'inhibition pour empêcher la transmission du signal de 5 données DXN à la ligne 105. Les fonctionnements des circuits émetteur et récepteur étant identiques, seul celui du circuit émetteur sera décrit. Pour valider le transfert des signaux de données, il faut que le signal de commande d'émission GXN soit à un potentiel négatif pour provo-*C quer la conduction du transistor de sortie Ï3 en polarisant normalement sa jonction base-émetteur. La conduction de T3 ferme un circuit de la source de potentiel positif +V branché à l'autre extrémité de la ligne de transmission 105, à travers la résistance de charge RL, la ligne 105, le circuit collecteur-émetteur du transis-15 tor T3 et la résistance B1, vers le potentiel négatif -V2. La conduction du transistor de sortie T3 est ensuite commandée par les signaux de données appliqués a la base du transistor T1 sous la forme du signal DXN. Le signal DXN n'est pas inversé entre le transistor T1 et le transistor de sortie T3. La partie positive d'une 20 impulsion d'information appliquée à la base de T1 fait cesser la conduction de T3 et une impulsion positive de tension apparaît dans la ligne de transmission à travers la résistance de charge RL et la source +V qui est branchée à l'autre extrémité. Lorsqu*apparaît la partie négative de l'impulsion du signal DXN, le transistor T1 cesse 25 de conduire et le transistor T3 devient conducteur à saturation, de sorte qu'un courant circule de la source de potentiel +V à travers la résistance de charge RL, la ligne de transmission 105, le circuit collecteur-émetteur du transistor T3 et la résistance commune d'émetteur R1, vers la source négative -72. Les impulsions de don-30 nées du signal DXN sont ainsi transmises par la ligne 105 à l'accès d'un autre module du système informatique. De même, lorsqu'un signal est reçu par le circuit émetteur-récepteur de la figure 5, les données sont appliquées à la base du transistor T1 1 sous contrôle du signal de commande de réception GRN et le transistor T3' fournit 35 le signal de sortie DRN, comme on l'a vu pour la partie émettrice du circuit. Dans une forme pratique de réalisation du circuit émetteur- 71 15469 2086505 recepteur de la figure 5, les potentiels de polarisation sont V1 = +2,0V et V2 = -3,3V. Les transistors sont tous du type 2N709. Les résistances et les capacité? ont les valeurs suivantes : RI = Ri • = 14C ouns C = Ci 1 =10 000 pF 5 R2 = R2' = 20 ohms C2 = C2• = 10 000 pF R3 = R3« « 268 ohms R4 = R41 = 1 04- ohms Comme on l'a vu, ie dispositif logique de transmission bidirectionnelle de données permet d'interconnecter les armoires de 10 module d'un système informatique. Les diverses variantes décrites comprennent un dispositif logique à branchement en série et deux dispositifs à branchement en parallèle. Un circuit nouveau de transmission bidirectionnelle de données a également été décrit. Le circuit émetteur-récepteur commandant à la fois l'émission et la ré— 15 ception des signaux de données dans les unités du système informatique est de conception nouvelle et ne comporte qu'un minimum d'éléments. Il est évident que l'invention décrite est applicable à tous les types de systèmes informatiques actuellement connus. Il est de plus évident que l'on peut modifier les circuits logiques et 20 les valeurs des composants sans sortir du cadre ni de l'esprit de l'invention. On peut également utiliser en combinaison deux des formes de réalisation décrites dans un même système informatique pour allier les avantages du branchement en série et du branchement en parallèle. On a plus particulièrement insisté sur le transfert 25 des données en parallèle, car il permet des opérations plus rapides qui l'on1/£ait adopter dans la plupart des ordinateurs modernes. Il va de soi que l'on peut également réaliser un transfert en série des signaux de données en n'utilisant dans chaque accès qu'un seul circuit émetteur-récepteur relié à une ligne de transmission bi-30 directionnelle. BAD ORIGINAL 19 2086505 10 71 15469 - R.SyKI'IDICATI0N5 - 1. Système de traitement de l'information comprenant un dispositif d'interconnexion de modules d'équipement pour assurer une transmission bidirectionnelle de signaux d'information entre les-dits modules, le dispositif d'interconnexion étant caractérisé en ce qu'il comprend plusieurs accès de communication situés dans chacun des&it*modules, plusieurs circuits logiques émetteurs-récepteurs dont au moins un est situé dans chaque accès, pour émettre et recevoir les signaux d'information et plusieurs lignes de transmission bidirectionnelle à un seul fil reliant individuellement au moins l'un des circuits émetteurs-récepteurs de l'un des accès d'un module à au moins un autre circuit émetteur-récepteur d'un autre accès d'un second module. 2. Dispositif selon la revendication 1, caractérisé en ce que 15 chaque circuit logique émetteur-récepteur comprend une porte ET d'émission dont la sortie est reliée à la ligne de transmission bidirectionnelle, ladite porte ET étant sélectivement validée par un signal de commande d'émission pour appliquer les signaux d'information à la ligne de transmission, et une porte ET de réception dont 20 une entrée est reliée à la ligne de transmission et dont l'autre entrée est sélectivement validée par un signal de commande de réception pour faire apparaître à sa sortie les signaux d'information provenant de la ligne de transmission, signaux qui sont destinés au module contenant le circuit logique émetteur-récepteur. 25 3. Circuit logique émetteur-récepteur selon la revendication 2, caractérisé en ce que les portes logiques ET de réception et d'émission comprennent chacune trois transistors ayant une base un -collecteur et un émetteur,' une première, une seconde et une troisième sources de potentiel de référence; une première et une 30 seconde résistances} les émetteurs des trois transistors étant reliés en commun à la seconde source de potentiel de référence par l'intermédiaire de la première résistance, les collecteurs du premier et du second transistor étant reliés à la première source de potentiel de référence par l'intermédiaire de la seconde résistance, la base 35 du premier transistor recevant le signal d'information, la base du second transistor recevant le signal de commande d'émission, la base du troisième transistor étant reliée à la troisième source 71 15469 2086505 de potentiel de référence, et le collecteur du troisième transistor étant relié à une ligne de sortie. 4. Système de traitement de l'information, caractérisé en ce qu'il comprend un module d'unité d'échange ayant au moins un accès 5 de communication pour transmettre et recevoir des signaux d'information ; un module du système nécessitant une communication avec le module de l'unité d'échange, le module du système comportant au moins un accès de communication pour transmettre des signaux d'information au module de l'unité d'échange et pour recevoir des signaux d'infor-10 mation du module de l'unité d'échange ; au moins un circuit logique émetteur-récepteur situé dans chacun des accès du module de l'unité d'échange et du module du système ; au moins une ligne de transmission bidirectionnelle à un seul fil reliant chaque circuit logique émetteur-récepteur du module de l'unité d'échange à chaque circuit 15 émetteur-récepteur du module du système. 5. Système de traitement de l'information dans lequel des modules d'équipement sont reliés par un dispositif de transmission bidirectionnelle de signaux d'information, ledit dispositif étant caractérisé en ce qu'il comprend au moins un accès de communication 20 situé dans chaque module ; plusieurs circuits logiques émetteurs-récepteurs situés dans lesdits accès de communication, chaque circuit émetteur-récepteur étant capable d'émettre et de recevoir un signal électrique binaire desdits signaux d'information ; plusieurs lignes de transmission bidirectionnelle à un seul fil reliant l'un 25 des circuits logiques émetteurs-récepteurs de l'un des accès de communication d'un module à un autre circuit logique émetteur-récepteur d'un accès de communication d'un autre module, chaque ligne de transmission bidirectionnelle étant utilisée pour transmettre un signal binaire desdits signaux d'information. 30 6. Système de traitement de l'information, caractérisé en ce qu'il comprend un module d'unité d'échange à plusieurs accès de communication ; un module du système nécessitant une communication bilatérale avec le module de l'unité d'échange, le module du système ayant plusieurs accès de communication ; plusieurs circuits logiques 35 émetteurs-jré(^e^te.u^rp situés dans chacun des accès de communication du module/d'échange et du module du système, chaque circuit logique émetteur-récepteur étant capable d'émettre et de recevoir un signal 71 15469 21 2086505 binaire oonstitutif de l'information à transmettre; plusieurs câbles de transmission de données situés à l'intérieur du module de l'unité d'échange ex du .nodule du système et interconnectant tous les circuits logiques émetteurs-récepteurs qui sont associés 5 au même signal binaire, d'information ; plusieurs lignes de transmission bidirectionnelle à un seul fil reliant individuellement l'un des câbles de transmission de l'unité d'échange à l'un des câbles de transmission du module du système. 7. Système de traitement de l'information comprenant un dis- 10 positif de transfert parallèle bidirectionnel de plusieurs bits de donnée constituant un signal d'information,entre un groupe de modules du système, ledit dispositif de transfert comprenant plusieurs accès de communication situés dans chaque module ; plusieurs circuits logiques émetteurs-récepteurs situés dans chaque accès de communica- 15 tion, l'un des circuits émetteurs-récepteurs de chaque accès de com- du munication étant capable d'émettre et de recevoir l'un des bits/signal d'information ; plusieurs câbles de transmission de données situés dans chacun des modules et reliés individuellement à un circuit logique émetteur-récepteur qui est associé à un bit d'information 20 particulier dans chacun des accès de communication d'un module ; plusieurs lignes de transmission bidirectionnelle à un seul fil reliant individuellement l'un des câbles d'émission et de réception d'un bit d'information particulier de l'un des modules à un câble d'émission et de réception de ce même bit d'information dans un 25 second module. 6. Système de traitement de l'information caractérisé en ce qu'il comprend un module d'unité d'échange à plusieurs accès de communication ; un module du système nécessitant une transmission bidirectionnelle de plusieurs bits de données constituant un signal 30 d'information avec le module de l'unité d'échange et ayant plusieurs accès de communication ; au moins un circuit logique émetteur-récepteur situé dans les accès de communication.pour émettre et recevoir ooltiër chaque bit du signal d ' inf or-mat ion; un/d ' interconnexion comprenant une section associée à l'unité d'échange et une section associée au 35 système, la section de l'unité d'échange comprenant plusieurs circuits logiques émetteurs-récepteurs dont au moins un est associé à chaque accès de communication du module de l'unité d'échange, la BAD ORIGINAL 71 15469 22 2086505 section du système comprenant plusieurs circuits logiques émetteurs-récepteurs dont au moins un est associé à chacun des accès de communication du module du système ; plusieurs lignes de transmission bidirectionnelle à un seul fil, l'une des lignes de transmission 5 d'un groupe de lignes reliant l'un des circuits émetteurs-récepteurs de l'accès de communication au module de l'unité d'échange à l'un des circuits émetteurs-récepteurs de la section de l'unité d'échange du boîtier d'interconnexion pour chaque bit du signal d'information, un autre groupe de lignes de transmission reliant individuellement 10 l'un des circuits émetteurs-récepteurs de l'accès de communication du module du système à l'un des circuits émetteurs-récepteurs de la section du système du boîtier d'interconnexion pour chaque bit du signal d'information ; au moins un câble de transmission de données reliant les circuits émetteurs-récepteurs de la section de l'unité 15 d'échange aux circuits émetteurs-récepteurs de la section du système dans le boîtier d'interconnexion. 9. Système selon l'une quelconque des revendications 4 à 8, caractérisé en ce que chaque circuit logique émetteur-récepteur comprend une porte ET d'émission dont la sortie est reliée à la ligne 20 de transmission bidirectionnelle, ladite porte ET étant sélectivement validée par un signal de commande d'émission pour appliquer les signaux d'information à la ligne de transmission, et une porte ET de réceptior}i(lont une entrée est reliée à la ligne de transmission et dont l'autre entrée est sélectivement validée par un signal de com-25 mande de réception pour faire apparaître à sa sortie les signaux d'information provenant de la ligne de transmission, signaux qui sont destinés au module contenant le circuit logique émetteur-récepteur. 10. Circuit logique émetteur-récepteur selon la revendication 2 ou la revendication 9, caractérisé en ce que les portes ET d'émis-30 sion et de réception comprennent toutes deux un dispositif amplificateur en configuration base à la masse commandé par une porte logique à mode non saturé.