FR 2064382 A1 19710723 FR 7037523 A 19701016 70 37523 t 2064382 Il existe de nombreux types d'appareils pour recevoir et décoder des informations binaires qui sont transmises sous différentes formes par des canaux prévus pour les fréquences vocales. Les systèmes couramment utilisés font appel à la modulation S d'amplitude, à la modulation de phase et à la modulation par déplacement de fréquence. D'autres systèmes utilisent la modulation en largeur d'impulsion dans laquelle l'information numérique est traitée sur la base d'un temps moyen. Ces systèmes connus nécessitent généralement l'emploi 10 d'une horloge ou d'un oscillateur interne synchronisé pour permettre le décodage de l'information reçue. Dans le cas des systèmes à manipulation par déplacement de fréquence, on utilise plusieurs cycles ou périodes de deux ou plusieurs tonalités pour représenter deux ou plusieurs états du signal d'entrée. Pour 15 fournir une horloge de décodage dérivée des données reçues en manipulation par déplacement de fréquence, on peut utiliser un codage du type avec retour à zéro et une troisième impulsion ou tonalité pour commander la lecture de la tonalité précédemment transmise. Ce type de système permet d'extraire une horloge des 20 données reçues mais limite la vitesse de transmission à environ la moitié de sa valeur théorique. De plus, la majorité des systèmes classiques nécessitent des largeurs d'impulsion ou des intervalles de temps égaux pour la transmission des deux types de bits d'information . 25 II serait donc souhaitable de disposer d'un décodeur de données asynchrone à grande vitesse associé à un canal de transmissions audiofréquences pour augmenter la vitesse de transmission binaire par rapport à la capacité des systèmes connus. L'invention a donc pour objet un tel décodeur de données 30 asynchrone décodant un train de bits d'information codé sous la forme d'une séquence d'alternances d'ondes de fréquences différentes et de phases alternativement opposées, les ondes qui représentent chaque état passible de l'information ayant des fréquences différentes. Le décodeur asynchrone de l'invention est capable 35 d'extraire un signal d'horloge de données reçues à deux fréquences différentes représentant les états binaires respectifs d'un train de bits d'information. 70 37523 2 2064382 Selon une caractéristique essentielle de l'invention, un système de décodage d'un train de bits d'information codé sous forme d'une séquence d'alternances de phases opposées d'au moins deux ondes à des fréquences différentes une fréquence différente 5 étant affectée à chaque état différent de l'information, comprend un moyen de produire une séquence d'impulsions de-données représentatives de la séquence des inversions de phase du train de données codé. Un circuit de détermination de temps mesure les intervalles de temps séparant les impulsions successives pour 10 produire des sorties correspondant à chaque état différent de l'information• contenue dans le train de données binaires reçues. D'autres caractéristiques et avantages de 1'invention ressortiront de la description détaillée qui va suivre et des dessins sur lesquels la figure 1 est un schéma synoptique d'une 15 forme préférée du décodeur de l'invention, la figure 2 est un diagramme des formes d'onde utiles pour l'explication du fonctionnement du circuit de la figure 1. Les données binaires à décoder sont codées sous forme d'une succession d'alternances de deux audiofréquences diffé-20 rentes de phases alternativement apposées. Ces deux fréquences doivent être relativement séparées mais il n'est pas nécessaire qu'elles soient liées par une relation harmonique. Les données codées sont reçues par un récepteur radioélectrique d'audiofréquence (non représenté) qui peut être de ;fcype quelconque et dont 25 le discriminateur alimente une borne d'entrée 10 du circuit de décodage. Le signal d'entrée obtenu du discriminateur du récepteur et appliqué à la borne 10 est représenté par la forme d'onde A de la figure 2. 5ur celle-ci, on voit qu'à chaque bit d'information correspond une inversion de la phase du signal entrant qui res-30 semble plus ou moins à un-signal sinusoïdal dont chaque alternance représente un bit différent. Comme le montre la figure A, les bits "bas" ont une fréquence qui est approximativement la moitié de celle des bits "hauts". Cette relation n'a été choisie qu'à titre illustratif et dans un mode de réalisation pratique de l'invention, 35 les bits bas peuvent avoir une durée de 0,64 ms et les bits hauts une durée de 0,24 ms. 70 37523 3 2064382 Chaque bit d'information du signal d'entrée est représenté par une seule alternance d'audiofréquence reçue du canal de transmission. Cette caractéristique est déjà différente de celle des détecteurs ou décodeurs de tonalité classiques qui néces-5 sitent quelques périodes de la tonalité pour déterminer la fréquence d'entrée ou pour "synchroniser" le système en vue du décodage. Le signal d'entrée (forme d'onde A) appliqué à la borne 10 par le discriminateur du récepteur est transmis à la base d'un 10 transistor amplificateur NPN 11 qui le transforme en signal rectangulaire. La sortie de l'amplificateur 11 est appliquée à un filtre de bruits 12 puis à la base d'un second amplificateur de mise en forme 13 sur le collecteur duquel apparaît le signal rectangulaire illustré par la forme d'onde B. Le signal du col-15 lecteur du transistor 13 n'est pas une forme d'onde rectangulaire parfaite à cause des temps de montée et de descente qu'implique la conversion du signal sinusoïdal d'entrée en un signal rectangulaire. Dans la pratique, on peut cependant considérer que la i-oitie de l'amplificateur 13 est un signal rectangulaire formé 20 d'une séquence d'alternances de deux signaux rectangulaires de fréquences différentes correspondant aux audiofréquences utilisées pour le codage des données d'entrée. Le signal rectangulaire issu du collecteur du transistor 13 est appliqué à la base d'un transistor séparateur de phase 25 NPN 15 fournissant à son collecteur et à son émetteur des signaux de sortie qui sont appliqués aux deux diodes d'un redresseur en double alternance 17. Le signal redressé est formé d'une séquence de pointes négatives(forme d'onde C de la figure 2) dont l'espacement est fonction de l'intervalle de 30 temps qui sépare deux inversions de phase du signal rectangulaire de la forme d'onde P. Ces impulsions sont appliquées à la base d'un transistor NPN de mise en forme 19 qui est normalement conducteur et se bloque momentanément eu moment où chaque impulsion redressée est appliquée à sa base. A chaque blocage 35 du transistor 19, une impulsion positive apparaît sur son collecteur qui est transmise à un détecteur de niveau constitué par une diode Zener 20. 70 37523 4 2064382 Les impulsions apparaissant sur l'anode de la diodè Zener 20 sont espacées de deux intervalles de temp.s différents correspondant aux deux intervalles différents qui séparent les inversions de phase successives de la forme d'onde d'entrée A. L'in-5 tervalle le plus long qui sépare les impulsions de sortie de la diode Zener 20 correspond à un signal d'entrée "bas" et l'intervalle le plus court correspond à un signal d'entrée "haut" appliqué à la borne 10 par là discriminateur du récepteur. Ces impulsions positives sont transmises à travers deux partes NI 21 et 22 à une 10 seule entrée connectées en cascade pour produire une double inversion des■impulsions et isoler le détecteur de niveau 20 du reste du circuit. Chaque impulsion positive apparaissant à la sortie de la porte NI 22 est appliquée à la totalité des étages d'un compteur 15 binaire 25 à sept étages pour le mettre à la valeur zéro. Ces impulsions sont également appliquées à un inverseur NI 26 pour produire une impulsion négative de lecture appliquée à une paire de portes NI de lecture 27 et 28 dont les sorties correspondent respectivement aux bits haut et bas décodés de l'alternance précé-20 dente du signal d'information reçu. L'impulsion négative issue de la porte NI 26 est de plus différenciée dans un circuit comprenant un condensateur 29 et une résistance 30 pour fournir une pointe positive de déclenchement à la fin de l'impulsion négative de la sortie de la porte 26, pointe positive qgi est appliquée aux 25 entrées de remise à zéro d'une paire de circuits bistables 32 et 33 formés de portes NI interconnectées. Les bascules 32 et 33 servent à valider respectivement les portes NI 27 et 28 lorsqu'elles sont à l'état UN. A ce moment, on suppose que le circuit est à l'état ZERO 30 c'est-à-dire qu'il est prêt à commencer le décodage du bit d'information suivant transmis par le discriminateur du récepteur à la brne d'entrée 10. Pour ceci, un standard local de fréquence fourni par une horloge haute fréquence 35 délivrant des impulsions è 100 kHz, alimente le compteur 25 pour comparer la durée des im— 35 pulsions reçues à la période de lrhorloge locale 35. La sortie de l'horloge 35 est appliquée sous la forme d'un train d'impulsions de déclenchemént positives à travers une porte NI 36 normalement 70 37523 5 2064382 validée à l'entrée du compteur binaire à sept étages 25. Le compteur commence donc à compter les impulsions d'horloge fournies par le standard de fréquence 35. Lorsque les bascules 32 et 33 sont à l'état ZERO, leurs •r) sorties R sont basses ou négatives alors que leurs sorties S sont hautes ou positives. Il est donc évident qu'à ce moment, toute porte NI reliée à la sortie R d'une bascule est validée et que toute porte NI reliée à la sortie S est inhibée. Les sorties des étages du compteur binaire 25 sont normalement 10 hautes ou positives et inhibent toute porte NI qui les reçoit. Lorsqu'au cours de la progression du compteur 25, il atteint une valeur particulière correspondant à un étage, la sortie de ce dernier devient basse pendant la durée de présence de la valeur correspondante dans le compteur 25. 15 Les sorties des quatrième et sixième étages du compteur binaire sont reliées aux entrées d'une porte NI 38 assurant la décision haut/bas. Ces deux entrées étant normalement hautes ou positives, la sortie de la porte 38 est normalement basse. Lorsque le compteur atteint huit, la sortie du quatrième étage 20 Hevient basse ou négative, mais la porte NI 38 reçoit toujours une entrée haute ou posit ive du sixième étage, de sorte que ce contenu du compteur n'affecte pas l'état de la porte 38. Cette dernière n'est- validée que lorsque les sixième et quatrième étages du compteur binaire sont simultanément bas, ce qui 25 correspond à un contenu égal à quarante. Une porte NI 39 de décision "haut" est connectée de manière à fournir une entrée de déclenchement au circuit bistable 32, mais la sortie de la porte 39 étant normalement basse ou négative n'a pas d'effet sur l'état du circuit. La porte NI 39 30 est cependant validée lorsque la sortie R de la bascule 33 devient basse ou négative et lorsque simultanément le compteur 25 atteint seize, valeur à laquelle la sortie de son cinquième étage devient basse. La sortie du cinquième étage du compteur est appliquée à l'entrée de la porte NI 39 qui fournir alors 35 une impulsion de déclenchement faisant passer la bascule 32 à l'état UN, dans lequel la porte NI 27 est validée par la sortie 5 qui est basse ou négative. 70 37523 6 2064382 Si l'on suppose que la forme d'onde appliquée à la borne d'entrée 10 est la forme A de la figure 2, la première alternance qui est reçue correspond à un bit bas et a une durée de 0,64 ms. En conséquence, les impulsions d'horloge continuent à être appli-5 quées par la porte NI 36 au compteur binaire 25, car l'impulsion de donnée suivante de la porte NI 22 n'apparaît que 0,64 ms après le début du comptage du compteur binaire 25. Lorsque le compteur atteint quarante, les sorties de ses quatrième et sixième étages deviennent négatives et la sortie de 10 la porte NI 38 produit une impulsion positive ou haute. Cette impulsion est appliquée à l'entrée S de la bascule 33 qui passe alors à l'état UN. La même impulsion de sortie de la porte NI 38 sert à remettre la bascule 32 à l'état ZERO dans lequel une sortie haute est appliquée à la porte NI 27 pour l'inhiber. L'état UN de 15 la bascule 33 valide cependant la porte NI 28. En même temps, la bascule 33 inhibe la porte NI 39 par sa sortie R qui est haute, de sorte qu'aucune impulsion de mise à un ne peut plus être appliquée à la bascule 32. Les impulsions de l'horloge 35 transmises par la porte NI 36 20 continuent à faire progresser le contenu du compteur binaire 25 jusqu'à soixante-quatre (0,64 ms), valeur à laquelle une impulsion correspondant à l'inversion de phase du signal d'entrée apparaît à la sortie de la porte NI 22 et remet le compteur binaire 25 à zéro. L'impulsion négative produite par^la porte NI 26 est appliquée 25 aux entrées des portes NI 27 et 28 et une impulsion positive apparaît à la sortie de la porte NI 28 indiquant que le premiet bit d'information reçu était un bit "bas". L'impulsion de sortie de la porte NI 26 est bloquée par la porte NI 27 car la seconde entrée de cette dernière reçoit un niveau haut de la sortie S 30 de la bascule 32. Les multivibrateurs bistables ou bascules 32 et 33 sont ensuite remis a l'état ZERO à fin de l'impulsion négative de la sortie dé la porte 26, comme décrit précédemment, et le cycle se répète. L'alternance suivante de la forme d'onde A appliquée à la 35 borne 10 est un bit "haut". Lorsque le compteur binaire 25 atteint seize, la bascule 32 est mise à l'état UN par une impulsion de sortie transmise, par la porte NI 39 de la manière décrite précé- 70 37523 7 2064382 damment. La transition suivante au niveau zéro de la forme d'onde d'entrée A est détectée par le circuit de mise en forme 0,24 ms après la remise à zéro du système par la dernière impulsion de sortie de la porte NI 22. Ainsi, la seconde im-5 pulsion de la porte NI 22 apparaît avant que la porte NI 38 ait pu laisser passer une impulsion de sorte que l'impulsion de lecture suivante fournie par la porte 26 produit une transition positive de la sortie de la porte NI 27 indiquant la présence d'un bit "haut" dans le signal reçu. 10 Le circuit bistable 33 restant à l'état zéro pendant ce temps, la porte NI 28 n'est pas validée et aucune impulsion de sortie n'apparaît sur la ligne de bit "bas" qui est reliée à sa sortie. Là encore, le système est remis à ZERO et la séquence des opérations précédentes se répète pour chaque > 15 alternance du signal appliqué à la borne d'entrée 10 par le discriminateur du récepteur. La détermination de la nature du bit reçu pendant l'alternance précédente (haut ou bas) est commandée par la porte NI 38. Si l'inversion de phase du signal reçu se produit avant l'apparition d'une impulsion de sortie 20 de la porte NI 38, le bit reçu est du type haut. Inversement, si l'impulsion de sortie de la porte NI 22 apparaît après la transition de la porte 38, le bit correspondant à l'alternance précédemment reçue est un bit bas. Au cas où une défaillance de l'équipement récepteur 25 interrompt l'apparition des impulsions à la sortie de la porte NI 22, ou lorsque le train d'information reçu s'achève et interrompt l'application d'une forme d'onde alternative à la borne 10, il est souhaitable de terminer le cycle du compteur et d'inhiber les portes NI 27 et 28 pour empêcher la production 30 d'autres impulsions de sortie. Cette fonction est assurée par une porte NI 41 recevant ses entrées des sixième et septième étages du compteur binaire 25. Dans la forme d'onde d'entrée utilisée pour illustrer l'exemple décrit, la durée de chaque alternance correspondant 35 à un intervalle de manipulation ou bit bas est nominalement 0,64 ms, la décision haut/bas se faisant 0,40 ms après l'inversion de phase ou transition précédente de la sortie de la porte NI 22. 70 37523 8 2064382 En conséquence, si aucune inversion de phase n'a été détectée et signalée par une impulsion de sortie de la porte NI 22 au bout d'un temps raisonnable après l'intervalle de 0,64 ms, on peut supposer que la transmission est terminée. 5 Pour déterminer avec certitude si la transmission s'est oui ou non terminée de cette manière, la porte NI 41 est validée pour laisser passer une impulsion positive lorsque le compteur binaire 25 atteint quatre-vingt seize. A cette valeur, la porte NI 41 reçoit deux entrées négatives et produit une impulsion de 10 sortie qui est appliquée a l'entrée R de la bascule 33 pour la remettre à l'état ZERO. Dans cet état, sa sortie S reliée à la porte NI 28 devient positive de sorte que les deux partes 27 et 28 ont des sorties basses.à ce moment, la bascule 32 ayant été précédemment remise à l'état zéro par la porte NI 38 lorsque le 15 compteur atteint quarante. La sortie positive de la porte NI 41 est également appliquée à une entrée de la porte NI 36 de façon que cette dernière inhibe le passage des impulsions d'horloge. Le compteur binaire 25 s'arrête alors jusqu'à l'impulsion suivante de la 20 sortie de la porte NI 22. Cette impulsion remet à zéro le compteur 25, à la suite de quoi la porte NI 41 reprend automatiquement une sortie basse validant la porte NI 36 pour que le cycle de fonctionnement du décodeur recommence. Les sorties des portes NI 27 et 28 qui indiquent les deux 25 états binaires possibles appelés à titre illustratif bit "haut" et bit "bas", peuvent être utilisées pour reconstituer un train binaire en les appliquant aux deux entrées d'un multivibrateur bistable dont la sortie peut alimenter un registre à décalage ou similaire pour stockage ou utilisation de l'information. Les 30 sorties des portes NI 27 et 28 fournissent une information binaire décodée avec précision à partir du signal composite d'entrée formée d'alternances de deux audiofréquences différentes choisies pour la transmission de données binaires. Le système de l'invention permet d'accroître considéra-35 blement la vitesse de transmission de l'information du fait qu'il n'est pas nécessaire de transmettre en même temps que les données une impulsion de synchronisation ou une information 70 37523 9 2064382 d1 horloge. Ce point constitue une différence fondamentale entre lesystème de l'invention et les décodeurs classiques utilisant une manipulation par déplacement de fréquence simple sans retour à zéro. Bien que deux tonalités seulement soient utilisées pour 5 la transmission des données au récepteur, on peut utiliser une simple horloge centrale sans avoir recours à des oscillateurs internes synchronisés. Il n'est en effet pas nécessaire que l'horloge 35 à 1□□ kHz soit synchronisée avec les données entrantes. On notera également que le système peut être adapté à la 10 transmission multiniveaux en utilisant d'autres alternances de fréquences différentes et en étendant la partie décodeur du circuit de la figure 1 pour différencier les différentes largeurs d'impulsions correspondant à ces tonalités. Un tel système permet de multiplexer deux ou plusieurs trains de données binaires ou de 15 décoder des informations à plusieurs niveaux. Le fonctionnement des circuits plus complets d'un tel système est cependant essentiellement le même que celui qui a été décrit pour le décodage des données binaires. Il va de soi que l'invention est susceptible de nombreuses modifications ou applications sans sortir de son cadre ni de son esprit. 70 37523 10 2064382 Revendications 1. Système de décodage d'un train de bits de données codé sous forme d'une séquence d'alternances de phases opposées d'ondes à au moins deux fréquences différentes, les alternances de l'une 5 des fréquences correspondant à l'un des états binaires et les alternances de l'autre fréquence correspondant à l'autre état binaire, chaque bit étant représenté par une seule alternance, ledit système étant caractérisé en ce qu'il comprend un premier circuit recevant le train de données binaires codé et le conver-10 tissant en une séquence d'impulsions de données représentatives de la séquence des inversions de phase des alternances du train codé, et un circuit de détermination de temps mesurant l'intervalle de temps qui sépare .les impulsions de données successives de la séquence pour produire une première, sortie lorsque ledit 15 intervalle est inférieur à une valeur prédéterminée et une seconde sortie lorsqu'il est supérieur à ladite valeur prédéterminée, les première et seconde sorties correspondant respectivement au premier et au second états des données binaires. 2. Système selon la revendication 1 caractérisé en ce qu'il 20 comprend un circuit de remise à zéro du circuit de détermination de temps en réponse à 1'apparition de chacune des impulsions de données. 3. Système selon la revendication 2 caractérisé en ce qu'il comprend en outre deux éléments de conditionnement respectivement 25 validés par la première et la seconde sortie du circuit de détermination de temps, les deux éléments de conditionnement recevant également les impulsions de données, le premier élément de conditionnement fournissant une sortie lorsqu'il est validé par la première sortie du circuit de détermination de temps à l'instant 30 d'apparition d'une impulsion de donnée, le second élément de conditionnement fournissant une sortie lorsqu'il est validé par la seconde sortiB du circuit de détermination de temps à 1'instant d'apparition d'une impulsion de donnée. 4. Système selon la revendication 3 caractérisé en ce que 35 le circuit de détermination de temps comprend une horloge fournis- sant une séquence d'impulsionsd'horloge à une fréquence supérieure à la plus haute des deux fréquences représentant les deux états 70 37523 n 2064382 binaires du train de données codées, un compteur remis à une valeur initiale par chaque impulsion de donnée et alimenté par les impulsions d'horloge pour produire au moins une première sortie correspondant à un premier nombre d'impulsions d'horloge comptées et 5 une seconde sortie correspondant à un second nombre supérieur au premier d'impulsions d'horloge comptées, un premier et un second éléments bistables, un circuit commandé par la première sortie du compteur pour faire passer le premier élément bistable à son état UN, un circuit commandé par la seconde sortie du compteur pour 10 faire passer le second élément bistable à son état UN et pour remettre le premier élément bistable à sont état ZERO, le premier élément de conditionnement étant validé par la sortie du premier élément bistable lorsqu'il est à l'état UN et le second élément de conditionnement étant validé par la sortie du second élément 15 bostable lorsqu'il est à l'état UN, un circuit détectant chaque impulsion binaire pour remettre les premier et second éléments bistables à l'état ZERO. 5. Système selon la revendication 4 caractérisé en ce que le compteur est initialement mis à zéro par le circuit sensible 20 à chaque impulsion de donnée , la première sortie du compteur apparaissant au bout d'un intervalle de temps inférieur à la demi-périade de l'onde de plus haute fréquence utilisée pour représenter l'un des deux états binaires, la seconde sortie du compteur apparaissant au bout d'un intervalle de temps supérieur à la demi-25 période de l'onde de plus haute fréquence et inférieur à la demi- période de l'onde de fréquence plus basse utilisée pour représenter l'autre état binaire de la séquence de donnée binaire codée . 6. 5ystème selon la revendication 5 caractérisé en ce qu'un circuit sensible à 1'état UN du second élément bistable empêche 30 le premier élément bistable de passer à l'état UN. 7. Système selon l'une quelconque des revendications 4 à 6 caractérisé en ce que le compteur fournit une troisième sortie correspondant à un nombre d'impulsions d'horloge supérieur à celui auquel apparaît la seconde sortie, le temps nécessaire au compteur 35 pour produire la troisième sortie après son état initial étant supérieur à la durée de la demi~période de l'onde de plus basse fréquence représentant le second état binaire de la séquence codée, 70 37523 12 2064382 un circuit sensible à la troisième sortie du compteur remettant l'état ZERO le second élément bistable et inhibant l'application d'impulsions d'horloge à l'entrée du compteur.