FR 2092132 A1 19720121 FR 7116094 A 19710504 71 16094 2092132 La présente invention concerne les dispositifs logiques et plus particulièrement un dispositif d'interconnexion de circuits logiques situés à distance. Dans les ordinateurs numériques rapides utilisant des 5 circuits intégrés, il est essentiel pour réduire le coût de la mise au point des circuits logiques, d'utiliser des configurations de circuits similaires pour effectuer les fonctions logiques et pour commander d'autres circuits logiques implantés à proximité des premiers ou à distance. 10 Un premier problème réside dans le choix d'un circuit lo gique ayant une immunité suffisante au bruit pour commander d'autres circuits logiques à distance par l'intermédiaire d'une ligne de transmission qui introduit toujours un bruit important. De plus, l'immunité au bruit ne prend qu'une importance particulière lors-15 que le circuit logique doit alimenter une charge par une ligne de transmission unique, le retour se faisant par exemple par la masse. Dans ce cas, la tension vue à l'extrémité réceptrice de la ligne devient la tension de sortie de la logique de commande plus toutes les tensions de bruit qui ont été induites dans la ligne 20 de signalisation. De ce fait, pour obtenir un fonctionnement correct, les marges de bruit des circuits logiques émetteurs-récepteurs doivent être supérieures au niveau maximal introduit par ces deux sources. Divers types de technologie numérique ont été mis au point 25 pour la fabrication des circuits intégrés, mais c'est la logique transistor^transistor (type TTL) qui est la plus répandue, notamment à cause de sa bonne immunité au bruit , de ses vitesses de commutation favorables , de sa faible dissipation de puissance, de sa bonne "sortance "et de la possibilité de commander une charge 30 capacitive. Dans son acception la plus courante, la"sortance"- définit le nombre de circuits logiques unitaires que peut commander en parallèle la sortie d'un circuit logique donné. Pour conserver une marge de bruit importante, le seuil des circuits logiques récepteurs est fixé à mi-chemin entre les potentiels représen-35 tatifs du niveau logique ZERO et du niveau logique 0$. Des lignes de transmission-de ces systèmes étant terminées à leur impédance 71 16094 2092132 caractéristique pour éliminer les réflexions de signaux, les circuits logiques sont normalement réalisés avec une impédance série interne dont la valeur est approximativement égale à l'impédance caractéristique de la ligne de transmission. 5 Un inconvénient de montage ci-dessus est que l'impédance série interne réduit la tension que le circuit logique émetteur peut appliquer à la charge de la ligne de transmission. De plus, dans un système à ligne de transmission, le tension reçue par le circuit logique récepteur qui apparaît 10 comme un circuit ouvert, est approximativement double ou triple de la tension que fournit le circuit logique émetteur. De ce fait, n'importe quel niveau réduit est doublé au récepteur et son amplitude est inférieure au potentiel qui correspond au UN binaire. Normalement, le seuil de potentiel du circuit logique 15 récepteur doit être réglé pour correspondre à cette valeur réduite. Ceci réduit la marge de bruit du circuit récepteur et limite sévèrement la variation du seuil réglable nécessaire à la compensation des bruits. Une conséquence de ceci est que le bruit de masse ou les tensions induites par les lignes provenant d'au-20 très sources, risque de provoquer un fonctionnement erratique et d'éventuels doubles déclenchements du circuit logique récepteur, qui fournit alors des niveaux de sortie erronés. En plus d'une impédance série de terminaison, certains avantages logiques utilisent une terminaison shunt . Une telle 25 terminaison comprend une.impédance résistive shuntant la sortie du circuit logique émetteur et dont la valeur est calculée pour terminer la ligne de manière résistive à son impédance caractéristique, qui est généralement relativement basse. Cependant ce type de terminaison augmente la dissipation de puissance et convient 30 donc mal aux circuits intégrés. La présente invention a donc pour objet un système d'interconnexion de circuits logiques situés à distance les uns des autres et dans lequel les bruits induits dans les lignes ne risquent pas de provoquer un fonctionnement erratique du circuit logique 35 récepteur. Selon une caractéristique essentielle de l'invention, un circuit émetteur alimentant une charge externe de ligne de 71 16094 2092132 transmission comprend un circuit logique à deux états, un réseau de terminaison série reliant ledit circuit logique à la charge externe et comprenant au moins une première et une seconde branche d'impédance, la première branche étant conditionnée par le circuit 5 logique, lorsqu'il est dans son premier état, pour appliquer un potentiel prédéterminé à la charge externe, et la seconde branche étant conditionnée par le circuit logique lorsqu'il est dans son second état pour terminer la charge de la ligne de transmission externe à son impédance caractéristique. 10 l'invention concerne en outre un système de ligne de trans mission logique comprenant une ligne de transmission ayant une impédance caractéristique prédéterminée ; plusieurs circuits logiques récepteurs ayant chacun une impédance d'entrée beaucoup plus grande que ladite impédance caractéristique $ un circuit lo-1 5 gique émetteur fournissant à sa sortie des potentiels logiques hauts et bas en réponse à des potentiels d'entrée représentant les informations binaires UN et ZERO ; un réseau de terminaison reliant la sortie du circuit logique émetteur en série avec une extrémité de la ligne de transmission ; au moins l'un des circuits logiques 20 récepteurs étant branché à l'extrémité opposée de la ligne de transmission. Le circuit logique émetteur comprend un circuit de sortie à deux transistors connectés en un montage de Darlington dont une première sortie est reliée par une impédance de charge à une source de tension et dont une seconde sortie est en série 25 avec un troisième transistor relié à un point de référence de potentiel. Le circuit série comprend au moins une première et une seconde branche parallèles, la première branche comportant un élément d'impédance non linéaire connecté de manière à présenter une faible impédance aux niveaux de potentiels bas et une 30 forte impédance aux niveaux de potentiels hauts, la seconde branche comportant un élément d'impédance linéaire. Le circuit logique émetteur, lorsqu'il est commuté par l'un des potentiels d1 entrée, applique son potentiel logique haut par la seconde sortie du circuit de Darlington et l'impédance non linéaire à. l'extrémité de la ligae 35 de transmission,alors que, lorsqu'il est commuté par son autre potentiel d'entrée, il applique le potentiel logique bas au .réseau de terminaison de façon que la ligne de transmission soit terminée 71 16094 2092132 à son impédance caractéristique à travers 1»élément d'impédance linéaire et le troisième transistor. Dans un tel système d'interconnexion comportant une ligne de transmission, le circuit logique émetteur applique son signal 5 de sortie à deux états à l'entrée de la ligne de transmission par une première branche de son réseau de terminaison série. Le circuit amplificateur est de préférence à logique transistor-transistor et comporte un étage de sortie en cascade ou en "totem". Le réseau de terminaison série empêche les réflexions de signaux 10 en terminant la ligne de transmission à travers une seconde branche qui est connectée entre l'entrée de cette dernière et la sortie du circuit logique émetteur. Pour plus de détails,lorsque le circuit logique émetteur applique un niveau binaire ZERO à la ligne, la valeur de l'impé-15 dance série comprenant l'impédance de l'étage de sortie du circuit logique est égale à l'impédance caractéristique de la ligne de transmission. La ligne de transmission est ainsi terminée par une impédance qui empêche les réflexions de signaux. Lorsque la sortie du circuit logique émetteur passe au 20 niveau binaire UN, la première branche du réseau série associé à l'étage de sortie de l'amplificateur applique un potentiel égal à la moitié du niveau binaire UN. Ainsi, lorsque ce potentiel est reçu par le circuit logique récepteur, sa valeur doublée correspond au potentiel binaire UN. Cette caractéristique permet 25 de régler convenablement le seuil du circuit récepteur pour assurer une bonne immunité au bruit. De plus, les impédances combinées de l'étage logique de sortie et de la première branche du réseau de terminaison série empêchent les réflexions de signaux dans la ligne de transmission. 30 D'autres caractéristiques et avantages de l'invention ressortiront de la description qui va suivre,faite en regard des dessins annexés et donnant à titre explicatif, mais nullement limitatif, une forme de réalisation de l'invention. Sur ces dessins : 35 la figure 1 est un schéma synoptique d'un système réalisé selon les principes de 1'inventionj 71 16094 2092132 la figures 1a représente plus en détail un mode de réalisation préféré du système de la figure 1 j la figure 2a représente un type d'élément faisant partie du réseau de terminaison série de la figure 1a ; 5 la figure 2b représente une autre forme du même élément faisant partie du réseau de terminaison série de la figure 1a ; la figure 3a représente une partie du circuit de la figure 1a,facilitant l'explication du fonctionnement de l'invention; la figure 3b illustre la caractéristique tension-courant 10 d'une partie du circuit de sortie des figures 1a et 3a. La figure 1 représente sous forme synoptique un circuit logique rapide à transistor 10 réalisé sous une forme intégrée. En réponse à l'une quelconque de ces trois entrées 12, 14 et 16, le circuit 10 alimente une charge interne 80 et une charge externe 15 60 à travers un réseau de terminaison série 50. Dans le cadre de la présente description, on entend par charge interne une charge qui ne fait pas partie du circuit logique 10 (c'est-à-dire du même substrat de circuit intégré), mais qui n'en est physiquement éloignée que de quelques dizaines de centimètres. Au contraire, 20 une charge externe peut être éloignée du circuit 10 de distances allant jusqu'à 60 mètres. Le système de la figure 1 est représenté plus en détail sur la figure 1a. Le circuit logique émetteur 10 utilise une porte logique TTL ET-NON à trois entrées. Comme représenté, le circuit 25 logique 10 est formé d'un étage d'entrée El comprenant un transistor NPN 20 à plusieurs émetteurs qui alimente un transistor séparateur de phases 24 fournissant des signaux de sortie complémentaires à un étage de sortie ES en cascade ou en "totem". La borne de sortie 70 du circuit logique 10 alimente 30 une charge éloignée 60 et un ou plusieurs circuits logiques proches constituant la charge interne 80. Le circuit logique 10 alimente, à travers un réseau de terminaison série 50, l'une des extrémités d'une ligne de transmission 62 à deux conducteurs à l'autre extrémité de laquelle est relié un circuit récepteur 64 à forte impédance 35 d'entrée. Le circuit logique 64 peut comprendre des circuits classiques émetteur-suiveurs, des circuits à logique non saturée ou d'autres circuits logiques (FEU ayant chacun une impédance d'entrée 71 16094 2092132 très supérieure à l'impédance caractéristique Zo de la ligne de transmission. Le réseau 50 comprend deux éléments 52 et 54 dont les impédances sont respectivement non linéaire et linéaire. Dans 5 sa forme la plus simple, l'impédance non linéaire du réseau 50 peut être un élément à conduction unidirectionnelle, par exemple une diode ou un transistor, respectivement représenté sur les figures 2a et 2b. D'une manière plus détaillée, le circuit logique émetteur 10 10 comprend une porte ET formée d'un transistor 20 à trois émetteurs reliés à des bornes d'entrée 12, 14 et 16. La base du transistor 20 est reliée par une impédance série fournie par une résistance 18, à une source de potentiel positif +V. Le collecteur du transistor 20 alimente la base du transistor 24 assurant la séparation 15 des phases. Le collecteur du transistor 24 est relié par une impédance fournie par une résistance 22, à la source +Y. Son émetteur est relié à une résistance 23 de rappel à la masse (figure 1a). Le transistor 24 fournit deux signaux de sortie complé-taires à l'étage de sortie ES du circuit logique 10. 20 L'étage ES est divisé en deux parties. La partie supé rieure comprend un premier transistor NPN 34 dont la base est reliée à l'émetteur du transistor 24, dont l'émetteur est à la masse, et dont le collecteur est relié à la borne de sortie 70 du circuit logique 10. 25 La partie supérieure de l'étage de sortie ES est formée d'une paire de transistors KPN 26 et 30 connectés en série en un montage de Darlington dont la sortie est reliée à la borne 70. D'une manière plus détaillée, la base du transistor 30 est reliée à l'émetteur du transistor 26 et, par une résistance 25, à la 30 masse. Les collecteurs des transistors 26 et 30 sont reliés ensemble à la source +V à travers une impédance de rappel Z^ qui, dans la forme préférée, est une résistance 28. La base du transistor 26 est reliée au collecteur du transistor 24. Le transistor 30 assure un "rappel actif" grâce auquel le 35 circuit logique 10 peut alimenter de fortes charges capacitives sans subir de retards de propagation importants. La résistance 28 en série avec la source +V limite l'intensité qui traverse le 71 16094 7 2092132 transistor 30 au cas où son émetteur est mis à la masse par inadvertance, c'est-à-dire qu'il assure la protection contre les courts-circuits. . Le fonctionnement élémentaire du circuit logique 10 de 5 lqftigure 1a est le suivant» Lorsque l'une quelconque de ses entrées 12, 14 ou 16 reçoit un niveau de potentiel bas, par exemple une tension de 0,2 volt représentant l'état binaire ZERO., un courant circule de la source +7 à travers la résistance 18: et l'émetteur du transistor 20 vers une source d'alimentation non représentée. 10 La différence de potentiel entre l'émetteur et le collecteur du transistor 20 étant très faible, le potentiel bas de l'une de ses entrées est transmis à la base du transistor séparateur 24. Cet abaissement du potentiel de base du transistor 24 réduit considérablement sa conduction. Le potentiel du collecteur du transis-15 tor 24 s'élève donc à un niveau élevé et le potentiel de son émetteur diminue à un niveau bas. Les signaux complémentaires par le collecteur et l'émetteur du transistor 24 sont respectivement appliqués aux bases des transistors 26 et 34. Le potentiel haut, qui est proche de la. tension 20 d'alimentation +V, rend conducteur le transistor 26. La conduction du transistor 26 fait monter le potentiel de son émetteur à la valeur de celui du collecteur du transistor 24» diminué de la chute de tension dans la diode base-émetteur (Vbe) du transistor 26. Ce potentiel est appliqué à la base du transistor 30 qui devient 25 conducteur. En même temps, le potentiel bas qui est appliqué à la base du transistor 34 le rend non conducteur. Ainsi, le transistor 34 présente une forte impédance entre la borne 70 et la masse. Le potentiel correspondant au niveau binaire M à la borne de sortie 70 du circuit logique 10 est fixé par la chute de tension dans la diode 30 base-émetteur du transistor 30. Lorsque les bornes d'entrée 12, 14 et 16 sont toutes portées à un potentiel haut, par exemple à 3,3 volts, représentant le niveau binaire UN, aucun courant ne circule plus de la source +V à travers la résistance 18, car toutes les diodes émetteua>base 35 du transistor 20 sont polarisées en sens inverse. L'interruption du courant qui circulait dans la résistance 18 fait augmenter le potentiel de la base «du. transistor séparateur.r24 dont;la conduction 71 16094 2092132 augmente considérablement. L'augmentation de l'intensité qui circule dans le transistor 24 et dans ses résistances séries 22 et 23 fait baisser le potentiel de son collecteur et monter le potentiel de son émetteur. Le transistor 34 est rendu conducteur 5 et constitue un chemin à faible impédance entre la borne de sortie 70 et la masse. Ce circuit établit un potentiel bas correspondant au niveau binaire ZERO à la borne de sortie 70. Le potentiel de la base du transistor 30 est tel que ce transistor est bloqué, maintenant la borne de sortie 70 au niveau binaire ZERO. 10 Les potentiels bas et haut représentant respectivement les niveaux logiques ZERO et UN du circuit 10, sont appliqués à travers le réseau de terminaison, à l'une des extrémités du conducteur 62a de la ligne de transmission 62 pour être reçus à l'autre extrémité de la ligne par le circuit récepteur à haute impédance 15 64. Le conducteur 62b constitue le retour de masse des signaux logiques transmis entre les circuits 10 et 64. Comme on l'a vu précédemment, les potentiels reçus par le circuit logique 64 sont doublés car, à cause de sa forte impédance, il se comporte comme un circuit ouvert,comparé à la faible 20 impédance de la ligne de transmission 62. Le fonctionnement détaillé du réseau de terminaison 50 va être décrit en regard des figures 3a et 3b. La figure 3a représente un circuit équivalent à une partie de l'étage de sortie du circuit 10, au réseau 50 et à la ligne de transmission 62 de 25 la figure 1a (les références utilisées sont celles de cette dernière). Lorsqu'il est dans son état de haute tension, le circuit 10 comprend une résistance 28 en série avec les transistors de Darlington 26, 30 ,et une intensité circule à travers le réseau 50 et la charge 60 vers la masse. La charge 60 a une impédance 30 ZQ équivalent à l'impédance caractéristique de la ligne de transmission 62. Vu de la borne 70, le circuit 10 présente une impédance dont la caractéristique est représentée par la figure 3b. Plus précisément, la figure 3b est un graphique de la tension de sortie Vs en fonction de l'intensité de sortie Is d'un circuit 35 logique TTL courant. Pour un courant Is nul, le circuit logique fournit par exemple une tension Vs de 3,3 volts. Le circuit de Darlington 71 16094 2092132 assure une faible impédance de sortie (presque nulle) jusqu'au point a. Comme on le voit, l'impédanee change dès que le circuit débite un courant de plus de 10 milliampères. A ce point, le circuit de Darlington est saturé et, lorsque le courant Is augmente, 5 l'impédance de sortie devient approximativement égale à la résistance de collecteur 28 qui comprend la résistance saturation du transistor 30. Le point b de la courbe correspond à la valeur maximale du courant Is, c'est-à-dire au circuit complet. On peut calculer 10 ce courant en retranchant la chute de potentiel dans le circuit de Darlington (c'est-à-dire Vee sat.) de la tension d'alimentation +V et en divisant par la valeur de la résistance de collecteur. Pour des valeurs courantes dans ce type de circuit, le courant de court-circuit est : 15 I court-circuit = [5V(+V)-1,2V (Vce sat.)] 1/50 = 76 mA Dans une forme préférée de l'invention, la valeur de la résistance au collecteur 28 est choisie pour assurer une protection convenable contre les courts-circuits et en fonction de la tension et du courant de sortie nécessaires à la charge externe 60 et à 20 la charge interne 80. De plus, la résistance de collecteur 28 et l'impédance non linéaire 52 du réseau 50 coopèrent pour terminer la ligne de transmission 62 de façon à éviter les réflexions de signaux. La valeur de l'impédance 54 du réseau 50 doit être appro-25 ximativement égale à l'impédance, caractéristique Zo de la ligne 62. La raison de ceci est que, lorsque le potentiel de sortie de la borne 70 passe du niveau binaire TOT au niveau binaire ZERO, est-à-dire d'un potentiel haut à un potentiel bas), l'impédance du circuit 10 est très basse. En fait, cette impédance correspond 30 à la très faible impédance de sortie du circuit collecteur-émetteur du transistor 34 qui est saturé. Lorsque le circuit est dans son état de basse tension, ou niveau binaire ZERO, la diode 52 est polarisée en sens inverse et place une forte impédance au bout de la ligne de transmission 62. L'impédance 54 du réseau 50 est 35 ainsi mise en série avec la ligne de transmission 62 de façon à la terminer à son impédance caractéristique. Lorsque le circuit logique 10 passe de son état de basse 71 16094 2092132 tension à son état de haute tension (c'est-à-dire au niveau binaire UN), le réseau 50 doit fournir la moitié du potentiel correspondant au niveau logique UN. A l'autre bout de la ligne, le circuit 64 reçoit un potentiel qui correspond au niveau bi-5 naire UN. On suppose, uniquement à titre d'exemple, que les niveaux binaires UN et ZERO correspondent aux valeurs suivantes à l'entrée du récepteur. Niveau logique UN = 3,3 volts 10 Niveau logique ZERO =0,2 volt. Dans ces conditions, la moitié du niveau logique UN est 1,65 volt. Le potentiel de la ligne 7^ pour un niveau logique UN appliqué à son entrée, correspond au potentiel de repos de la ligne au niveau binaire ZERO (c'est-à-dire au potentiel V sat. 15 en régime stabilisé) plus la moitié de la différence du potentiel représentant les niveaux binaires UN et ZERO (c'est-à-dire la variation transitoire de potentiels). Au récepteur 64» ces valeurs font apparaître un potentiel de 3,3 volts, c'est-à^-dire le niveau logique UN. On peut ainsi calculer : 20 (1) VL s V sat. + 1/2 de(7 "UN logique" - V "ZERO logique"); = 0,2 volt + 1/2 de (3,3 volts - 0,2 volt) VL = 1♦75 voit. ligne Si l'on suppose que l'impédance caractéristique Z de la/est 0 80 ohms, la valeur du courant de sortie Is,que le circuit 10 applique 25 initialement à la charge ZQ se calcule de la manière suivante : DVl/Zo = (1,75 volt - 0,2 volt)/80= 19,4 mA Comme on l'a vu, la variation du potentiel de la ligne DV^ correspond à la différence entre le potentiel vers lequel s'élève la charge de sortie Zq,c1 est-à-dire 1,75 volt, et le potentiel 30 précédent de la charge ZQ>pour la tension de saturation du transistor 34 (c'est-à-dire V sat.) correspondant au niveau binaire ZERO. Le circuit 10 doit fournir une tension VT au moins Jj égale à 1,75 volt pour que le courant voulu circule dans l'impédance ZQ de la ligne de transmission. Le réseau 50 doit donc appliquer 35 le même potentiel de 1,75 volt à la charge Z^ lorsque le circuit logique 10 est dans son état de haute tension. 71 16094 2092132 La diode 52 du réseau 50 étant polarisée dans le sens direct lorsque le circuit 10 est dans son état de haute tension, le potentiel de sortie Vs de la "borne 70 doit être égal à : (2) Vs = Tl + VD 5 Vs = 1,75 volt + 0,6 volt Vs = 2,55 volts. En revenant à la figure 3b, on voit que le potentiel fourni par le circuit 10 ayant la caractéristique Vs/Is représentée (c'est-à-dire une impédance de collecteur de 50 ohms) est 10 3,3 volts, soit plus que les 2,55 volts requis. Ce potentiel peut être calculé à partir de l'équation de la droite de la figure 3b. Ainsi,pour une pente 50 (1/2L^) l'équation de cette droite est la suivante : (3) V = ml + b 15 M = 50 et b = -76mA calculé à partir des points correspondant à 10 mA, 3,3 volts, et 76 mA et 0 volt sur la figure 3b. En remplaçant dans l'équation 3 le courant I par sa valeur de-19,4 mA et en résolvant pour V, on obtient : (4) V = 501 + 3,8 20 V = -50(19,4 mA) + 3,8 = 2,83 volts. On voit, d'après ce qui précède, qu'avec la valeur choisie de la résistance de collecteur 28, le réseau 50 applique un potentiel V^ plus que suffisant pour alimenter la charge ZQ de la ligne de transmission avec l'intensité requise. Bien que l'on puisse 25 choisir des valeurs d'impédance plus faibles fournissant une capacité d'alimentation similaire, il est préférable d'utiliser l'impédance mentionnée plus haut,car elle limite suffisamment le courant maximum qui circule dans le transistor 30 en cas de court-circuit franc et empêche les réflexions. 30 En résumé, le réseau 50 comprend une diode 52 en parallèle avec une résistance 54, renforce la tension que le circuit logique 10 applique à l'entrée de la ligne de transmission 62 lorsqu'il est dans son état de haute tension correspondant au niveau binaire Uïï. En l'absence de la diode 52 ou de son équivalent connecté de la 35 manière indiquée, le circuit logique 10 serait incapable de fournir' le potentiel voulu au courant plus élevé nécessaire pour l'alimentation 71 16094 ,2 • 2092132 dé la ligne de transmission 62. La raison de ceci est que, en l'absence du réseau 50, le circuit 10 doit débiter la même intensité à travers l'impedance série 54 de valeur Z et l'impédance de charge caractéristique ou de pointe 60 également de valeur ZQ. 5 Le réseau 50 fournissant un potentiel égal à la moitié du niveau logique UN à l'entrée de la ligne 62, le circuit logique récepteur 64 reçoit un potentiel égal à la totalité du niveau logique UN. Cette particularité permet d'accroître l'immunité au bruit du récepteur 64 et la souplesse de réglage de son seuil de potentiel. 10 En outre, l'impédance non linéaire de la diode conductrice 52 et l'impédance linéaire de la résistance 28 absorbent l'énergie de la ligne et empêchent les réflexions de signaux. Comme on l'a vu précédemment, lorsqu'il est dans son état de haute tension, le circuit 10 applique un niveau de potentiel 15 d'environ 0,8 volt à sa borne de sortie 70, soit à un potentiel égal à la moitié du niveau binaire UN plus la chute de tension dans la diode. L'expérience a montré que ce potentiel assure une marge de bruit suffisante pour la commande de plusieurs circuits logiques TTL représentés globalement sur les figures 1 et 1a 20 comme une charge 80 placée au voisinage immédiat du circuit 10 (c'est-à-dire à quelques dizaines de centimètres, au lieu de distances allant jusqu'à 60 mètres pour la charge 60). Selon les principes de l'invention, la caractéristique du type Vs/Is d'un circuit logique TTL est adaptée par le réseau 25 de terminaison série de façon à être compatible avec la marge de bruit élevé et les caractéristiques d'alimentation exigées d'un amplificateur de ligne. Les valeurs de composants suivantes peuvent être adoptées dans une forme de réalisation pratique. Résistance 18 4000 ohms 30 Résistance 22 800 ohms Résistance 23 800 ohms Résistance 25 3500 ohms Résistance 28 50 ohms Diode 52 seuil +0,8 volt Fa irchild FD-624 35 Résistance 54 .... 80 ohms Ligne de transmission 62 ohms à paire torsadée ...... 80 ohms;4,4 nanosecondes/mètre Tension d'alimentation + 7 ............. 5 volts 71 16094 15 2092132 Les valeurs ci-dessus ne sont données qu'à titre illustratif et ne doivent pas être considérées comme limitant la portée de l'invention. Par exemple, le système d1 interconnexion de l'invention n'est pas limité au circuit logique TTL décrit, ni au système 5 d'alimentation représenté. D'autres types de circuits logiques comprenant des bascules amplificatrices peuvent faire appel aux techniques de la présente invention. Certains de ces circuits sont décrits pages 54 à 59 d'une publication intitulée "Hbneywell Computer Journal", n° Hiver-Printemps 68. De plus, l'invention s'applique 10 non seulement aux lignes de transmission simples, mais également aux lignes de transmission doubles ou différentielles équilibrées. Les spécialistes pourront concevoir diverses variantes. On pourra,par exemple,changer les polarités et les sources de tension et les valeurs des impédances 54 et Z^, de même que les 15 types des transistors. L'élément 52 peut,de plus,être remplacé par divers équivalents. 71 16094 u 2092132 REVENDICATIONS 1. Circuit amplificateur pour l'alimentation d'une charge externe comportant une ligne de transmission, ledit circuit étant caractérisé en ce qu'il comprend un circuit logique ayant 5 un premier et un second état , un réseau de terminaison série reliant les circuits logiques à la charge externe, ledit réseau comprenant au moins une première et une seconde branche d'impédance, la première branche étant conditionnée par le circuit logique, lorsqu'il est dans son premier état,pour appliquer un potenr-10 tiel prédéterminé à la charge externe, la seconde branche étant conditionnée par le circuit logique, lorsqu'il est dans son second état, pour terminer la ligne de transmission externe à son impédance caractéristique. 2. Circuit émetteur pour appliquer un signal de sortie 15 à deux niveaux de potentiels à une ligne de transmission, ledit circuit étant caractérisé en ce qu'il comprend un circuit logique rapide à transistors ayant un circuit de sortie, un réseau série dont une extrémité est reliée au circuit de sortie et dont l'autre extrémité est reliée à la ligne de transmission, le réseau série 20 comprenant une première et une seconde impédance en parallèle, ledit réseau étant conditionné par le premier niveau de sortie du circuit logique de sortie pour appliquer le premier niveau de tension à la ligne de transmission à travers la première impédance, et par le second niveau de sortie du circuit logique de sortie pour 25 terminer la ligne de transmission par la seconde impédance en modifiant l'impédance du réseau série. 3. Circuit émetteur selon la revendication 2, caractérisé en ce que le circui-^Logique de sortie comprend deux transistors connectés en un montage de Darlington dont une première sortie 30 est reliée à une source de potentiel et dont une seconde sortie est en série avec un troisième transistor relié à un point de référence de potentiel, la seconde sortie étant reliée à l'une des bornes du réseau série de façon que le premier niveau de potentiel soit établi par le circuit de Darlington et que le second niveau 35 de potentiel soit établi par la conduction du troisième transistor. 4. Circuit émetteur selon la revendication 1, caractérisé 71 16094 15 2092132 en ce qu'il est réalisé en logique de type transistor-transistor. 5. Circuit émetteur selon la revendication 2, caractérisé en ce que la première impédance comprend un élément non linéaire à conduction unidirectionnelle, tel qu'une diode, et en ce que 5 la seconde impédance comprend un élément linéaire,tel qu'une résistance de valeur approximativement égale à l'impédance caractéristique de la ligne de transmission. 6. Circuit émetteur selon la revendication 2, caractérisé en ce que le circuit de sortie comprend,en outre,une impédance de 10 charge connectée entre la première sortie et ladite source de potentiel. 7. Circuit émetteur selon la revendication 6, caractérisé en ce que l'impédance est une résistance d'une valeur inférieure à l'impédance caractéristique de la ligne, cette valeur étant 15 choisie de façon à produire une tension prédéterminée aux courants d'alimentation de la ligne et à assurer la protection contre les courts-circuits. 8. Circuit émetteur selon la revendication 2, caractérisé en ce que le premier niveau de sortie appliqué à l'une des bornes 20 du réseau série est environ la moitié du potentiel correspondant au niveau binaire UN, sa valeur,étant égale à la tension de sortie moins la différence de potentiel aux bornes de la première impédance. 9. Système logique à ligne de transmission, caractérisé 30 en ce qu'il comprend une ligne de transmission ayant une impédance caractéristique prédéterminée ; plusieurs circuits logiques récepteurs ayant chacun une impédance d'entrée très supérieure à ladite impédance caractéristique ; un circuit logique émetteur dont la sortie fournit des niveaux de potentiel haut et bas en 35 réponse à des niveaux de potentiel d'entrée représentant respectivement le niveau binaire UN et le niveau binaire ZERO de l'information ; un réseau de terminaison reliant la sortie du circuit logique émetteur en série avec l'une des extrémités de la ligne de transmission ; au moins l'un des circuits logiques 35 récepteurs étant relié à l'extrémité opposée de la ligne de trans-> mission ; le circuit logique émetteur ayant un circuit de sortie comprenant un premier et un second transistor connectés en un 71 16094 16 2092132 montage de Darlington dont une première sortie est reliée à une source de potentiel à travers une impédance de charge et dont une seconde sortie est en série avec un troisième transistor relié à un point de référence de potentiel ; le-réseau série 5 comprenant au moins une première et une seconde branche en parallèle , la première branche -yant un élément d'impédance non linéaire connecté de façon à présenter une faible impédance au bas niveau de potentiel et une forte impédance au haut niveau de potentiel , la seconde branche ayant un élément d'impédance linéaire 10 le circuit logique émetteur, lorsqu'il, est commuté par l'un de ses niveaux d'entrée, appliquant un potentiel logique haut à l'extrémité de la ligne de transmission par la seconde sortie du circuit de Darlington et l'élément d'Impédance non linéaire;, le circuit logique émetteur, lorsqu'il est commuté par son autre 15 niveau logique d'entrée, appliquant un potentiel logique bas au réseau série pour terminer la ligne de transmission à son impédance caractéristique à travers l'élément d'impédance linéaire et le troisième transistor. 10. Système selon la revendication 9» caractérisé en 20 ce que l'élément d'impédance non linéaire est une diode et en ce que le premier niveau de potentiel logique de sortie a une ampli-tuge égale à la moitié du niveau de potentiel qui représente le signal binaire UN de façon que la valeur du premier niveau de potentiel reçu par l'un des circuits logiques récepteurs soit 25 doublée et corresponde à la valeur du signal binaire UN. 11. Système selon la revendication 9» caractérisé en ce que l'impedance de charge est une résistance dont la valeur est inférieure à l'impédance caractéristique de la ligne, ladite valeur étant choisie pour appliquer à la première extrémité de 30 la ligne un potentiel qui est égal à la moitié du niveau de potentiel représentant le signal binaire UN aux courants d'alimentation de la ligne, ladite valeur , lorsqu'elle est combinée avec l'impédance de l'élement non linéaire, terminant la ligne avec une impédance telle qu'elle empêche les réflexions de signaux.