FR 2095385 A1 19720211 FR 7122239 A 19710618 71 22239 1 2095385 Cette invention concerne les circuits de sélection employés dans les mémoires magnétiques destinées aux dispositifs de traitement des données. On sait que les mémoires à noyaux magnétiques sont largement utilisés dans la plupart des dispositifs électroniques, lorsque l'accès direct est 5 nécessaire pour l'enregistrement et l'extraction des données. On sait aussi que dans ces mémoires magnétiques la sélection de la cellule de mémoire contenant la donnée requise est effectuée en envoyant des impulsions de courant sur des fils prédéterminés. Ceci est obtenu par la fermeture d'interrupteurs prédéterminés afin de connecter au moins un fil sélec-10 tionné à un générateur d'impulsions de courant en réponse à des signaux de commande de lecture ou d'enregistrement. Habituellement on utilise des transistors pour fonctionner comme interrupteurs et ces transistors doivent être capables de fonctionner à des vitesses élevées et de contrôler des courants et des puissances sensiblement 15 plus élevés que ceux rencontrés généralement dans les circuits purement logiques. Les interrupteurs sélecteurs peuvent être divisés en deux groupes, à savoir les interrupteurs de "source" et les interrupteurs de "masse". Ces derniers sont généralement connectés à la masse, alors que les interrupteurs 20 de source peuvent être soumis à des tensions élevées par rapport à la masse, ainsi qu'aux signaux de commande qui se réfèrent généralement à la masse. Cet effet est dû principalement à la nature réactive de la charge, constituée par une ligne de mémoire. Il s'ensuit que des artifices particuliers sont nécessaires pour utili-25 ser correctement les transistors comme interrupteurs de source, alors qu'on ne rencontre pas ce type de difficultés quand on emploie les transistors comme interrupteurs de masse. On sait que, pour ces motifs, les interrupteurs de source sont principalement utilisés dans une configuration flottante, c'est-à-dire que la base 30 et l'émetteur du transistor sont connectés aux bornes de l'enroulement secondaire d'un transformateur, à l'enroulement primaire duquel le signal de commande est appliqué. Le courant induit dans le secondaire par ce signal de commande rend le transistor conducteur pour la durée d'une impulsion. On sait en outre qu'on trouve aujourd'hui sur le marché des disposi-35 tifs électroniques utilisant les circuits intégrés et que ceux-ci permettent une économie notable en ce qui concerne le coût, le volume et l'alimentation. De tels circuits présentent une grande variété dans les caractéristiques, mais ils peuvent être groupés dans un nombre réduit de familles standardisées, selon les caractéristiques comparables en matière de tension d'alimentation, 40 d'insensibilité aux parasites et de possibilités de combinaisons directes entre 71 22239 2 2095385 eux. Une de ces familles la plus généralement utilisée est. celle appelée ;ITTLM (logique-transistor-transistor). Toutefois l'emploi de ces circuits intégrés pour la commande des mémoires magnétiques est limité par la nécessité d'utiliser des transforma-5 teurs ne pouvant être réalisés sous la forme intégrée, ainsi que la plupart du temps par les tensions élevées et la grande dissipation de puissance nécessaires, incompatibles avec les normes technologiques des dits circuits intégrés. On a récemment proposé de réaliser sous forme de circuits intégrés 10 les interrupteurs de sélection pour les mémoires magnétiques ainsi que les circuits de commande associés, en faisant appel à des dispositifs particuliers, tels que des limiteurs de tension, c'est-à-dire des circuits à réaction sensibles aux variations de tension aux bornes des interrupteurs, ceci afin de régler de manière adéquate l'intensité des signaux de commande. Il a été 15 proposé également d'utiliser des circuits pour empêcher le fonctionnement simultané de deux (ou plus) interrupteurs appartenant au même circuit intégré, ceci afin de prévenir une dissipation excessive de puissance, et, par là, un endommagement du dit circuit. Toutefois les résultats obtenus ne sont pas satisfaisants et l'on 20 peut noter que ces artifices entrafhent une dissipation continue importante de puissance, au préjudice de l'économie d'encombrement de l'alimentation. De plus ils introduisent des éléments de variabilité pour les courants de sélection, qui doivent être constants et de valeur prédéterminée. Leur fonctionnement est généralement trop proche des limites de sécurité eu égard aux tem-25 pératures et aux dissipations de puissance maximales admises. Tous les inconvénients mentionnés ci-dessus font que les circuits associés aux mémoires magnétiques sont comparativement encombrants, compliqués et coûteux et qu'ils nécessitent des dispositifs auxiliaires, tels que des dispositifs d'alimentation, également encombrants et coûteux. On peut 30 aussi ajouter que les dimensions comparativement importantes des dispositifs de mémoire nécessitent des câbles de connexion plus longs, ce qui signifie des capacités parasites plus grandes, des couplages indésirables, des retarcfe dans la propagation et des réflexions de signaux, ainsi que d'autres perturbations qui s'opposent à l'obtention de rendements élevés. 35 Tous ces inconvénients sont supprimés par l'emploi du circuit inté gré conforme à l'invention et entièrement compatible avec les circuits intégrés du standard TTL (logique-transistor-transistor), c'est-à-dire qu'il accepte sur ses bornes d'entrée des signaux de commande avec des niveaux de tension et de puissance conformes au dît standard, et qu'il connecte une 40 borne de sortie à !a masse (ou à une tension de référence nulle) par un trajet 71 22239 3 2095385 présentant une résistance négligeable ou, alternativement, à une source de tension à travers une valeur de résistance prédéterminée. Cette connexion à une source de tension extérieure est réalisée au moyen d'une connexion extérieure additionnelle pour laquelle on peut prévoir 5 des valeurs spécifiques qui ne sont pas compatibles avec les circuits complètement intégrés. De plus le circuit conforme à l'invention prévoit une connexion unidirectionnelle entre la dite borne de sortie et une source de tension adéquate, cette connexion -inopérante dans les conditions normales- limitant la tension 10 maximum appliquée à la dite borne. Le circuit peut admettre deux niveaux distincts de tension d'alimentation; il est possible de cette façon de réduire la dissipation de puissance globale du circuit et d'obtenir la compatibilité totale du circuit avec les autres circuits du même modèle. 15 Ces avantages, ainsi que d'autres avantages de l'invention, appa raîtront dans la description ci-après d'une réalisation préférée, à l'aide des dessins annexés montrant : Fig. 1 un diagramme schématique des lignes d'un axe de sélection d'une mémoire à noyaux magnétiques ; 20 Fig. 2 un diagramme schématique illustrant un arrangement pour sélectionner une ligne de mémoire selon l'état de la technique ; Fig. 3 au moyen de diagrammes temporels les formes d'onde du courant de sélection dans une ligne de mémoire, et de la tension associée ; Fig. 4 schématiquement un autre arrangement pour la sélection d'une ligne 25 de mémoire selon l'état de la technique ; Fig.5 une réalisation préférée d'un circuit intégré pour commander les interrupteurs de sélection d'une ligne de mémoire conformément à l'invention ; Fig. 6 schématiquement un circuit intégré complet pour commander les 30 interrupteurs de sélection des lignes de mémoire selon l'invention. La Fig. 1 représente schématiquement et partiellement l'arrangement de sélection d'un axe d'un plan de mémoire magnétique. Elle comprend une pluralité de fils conducteurs parallèles f^, f2? f_, f. . .. . f , f , f , f , etc. . . , par exemple jusqu'à un total de 256 fils. 3' 4 m' n' o' p' 35 Sur chaque fil est enfilé un nombre adéquat N de noyaux magnétiques, par exemple 32, ce qui donne un total de 8. 192 noyaux dans le plan. Une mémoire est constituée d'un certain nombre de ces plans, juxtaposés pour former un réseau tri-dîmensïonnel ou disposés alternativement, adjacents les uns par rapport aux autres. 40 Outre les fils f^ à f représentés à la Fig. 1 il y a d'autres fils de 71 22239 4 2095385 sélection, disposés perpendiculairement aux précédents, à savoir un ou plusieurs fils de lecture et, dans certains arrangements, également des fils d'inhibition. Tous ces fils ne sont pas représentés car, pour illustrer la présente invention, il suffira de prendre en considération seulement les fils 5 f, à f . 1 P On sait que pour effectuer une opération de lecture ou d'écriture un courant de valeur et de sens prédéterminés doit être envoyé sur un fil sélectionné parmi les fils f^ à f . A cet effet la mémoire est munie d'une pluralité d'interrupteurs de sélection. 10 Ces interrupteurs, représentés à la fig. 1, comprennent les tran sistors RS, RD, WS et WD et sont divisés en quatre groupes : Interrupteurs de source pour la lecture RS Interrupteurs de masse pour la lecture RD Interrupteurs de source pour l'écriture WS 15 Interrupteurs de masse pour l'écriture WD Les diodes D permettent d'envoyer un courant prédéterminé sur un seul fil f dans l'un ou l'autre sens selon que ce sont les interrupteurs d'écriture ou les interrupteurs de lecture qui sont actionnés. Les collecteurs des interrupteurs RS sont connectés à une source 20 de tension + V, à travers une résistance convenable, et les émetteurs sont connectés à la borne commune d'un groupe de fils f. Par exemple, à la fig. 1 l'interrupteur RS1 est connecté à une borne commune des fils f 1, f2, f3, f^. A l'autre extrémité les fils appartenant au même groupe sont con-25 nectés chacun à un collecteur d'un transistor du groupe RD, à savoir respectivement à RD1, RD2, RD3, RD4, les émetteurs de ces transistors étant connectés à la masse. Il est donc évident que pour sélectionner une ligne de mémoire, par exemple f^, et pour la faire parcourir par une impulsion, il faut rendre conducteurs un transistor du groupe RS (RS1 ) et un transistor 30 du groupe RD (RDI) Ceci dans le cas d'une opération de lecture. S'il y a 256 lignes de mémoire et si chaque groupe de lignes contient 16 fils il faudra 16 interrupteurs du groupe RS et 1(î interrupteurs du groupe RD. 25 Les mêmes considérations sont valables dans le cas de la sélection d'un fil de mémoire pour une opération d'écrjture. Les transistors RS, RD, WS et WD sont commandés par des circuits C de sélection appropriés qui appliquent à la base desdits transistors une tension de polarisation adéquate pour les mettre dans l'état conducteur . _ ou non conducteur. 40 71 22239 5 2095385 La fig. 2 montre une ligne de mémoire f^ extraite de la mémoire pour mettre en évidence le parcours du courant s'écoulant dans le fil. La ligne est connectée par une extrémité à l'émetteur du transistor RSl et par l'autre extrémité à l'émetteur du transistor RD1 à travers la diode D. Le 5 collecteur de RSl est connecté à une source de tension positive + V à travers la résistance RC. La base et l'émetteur de RSl sont connectés entre eux à travers l'enroulement secondaire d'un transformateur T, dont l'enroulement primaire est connecté à un circuit de commande Cl. L'émetteur de RDI est connecté à 10 la masse et sa base est connectée au circuit de commande C2. La ligne de mémoire f^ possède une inductance L relativement élevée, tandis que sa résistance est négligeable par rapport à RC ; elle possède en outre une capacité parasite vers la masse représentée par les capacités Cp en traits interrompus. 15 Le fonctionnement est le suivant : les deux transistors RSl et RDI sont normalement non-conducteurs. Pour sélectionner la ligne fj un courant de valeur adéquate est appliqué à la base du transistor RD1 par l'intermédiaire du circuit de com-20 mande C2, ce qui polarise convenablement la base de RDI par rapport à son émetteur. Simultanément, ou avec un retard approprié, le circuit de commande Cl applique au primaire du transformateur T une impulsion qui est transférée au secondaire et appliquée alors entre la base et l'émetteur de RSl, 25 lequel en conséquence devient conducteur. Par l'effet de la capacité parasite Cp le courant s'écoulant à travers le collecteur de RSl est limité par une impédance constituée pratiquement par RC et la capacité Cp en série. En conséquence le courant atteint initialement une valeur élevée, puis décroît exponentiellement. Cet effet tran-30 sitoîre est très court, mais suffisant pour saturer le transistor RS1. Après un court intervalle l'effet des capacités parasites devient négligeable et le courant croft exponentiel lement jusqu'à ce qu'une valeur de régime constante soit atteinte, la dite valeur étant pratiquement limitée par la résistance RC. Dans cette dernière phase la constante de temps de l'effet transitoire est, 35 comme on sait, L/RC. Les valeurs typiques pour une ligne de mémoire sont par exemple: L = 0, 54 H, RC = 54 ohms, V = 24 V et donc L/RC _ 0. 5 . 10 ~6 . „ -' ~—1— = 1 0 nanosecondes 71 22239 6 2095385 et la valeur du courant en régime établi est _ 400 mA. RC La forme d'onde du courant à travers la résistance RC est représentée qualitativement par le diagramme 1 de la fig. 3, Dans la même figure le diagramme 3 représente qualitativement 5 la variation de la force contre-électromotrice aux bornes de la ligne. On peut voir que la variation considérable vers les valeurs positives, de l'ordre de 20 volts et plus, ju stifie l'emploi qui est fait dans l'état antérieur de la technique du transformateur T du dispositif de commande. Cet arrangement permet effectivement au potentiel de la base 10 de varier avec le potentiel de l'émetteur et la tension de polarisation induite dans le secondaire du transformateur peut être maintenue dans des limites réduites. Le courant parcourant la ligne f^, à l'exception de l'effet transitoire initial, représente le courant de collecteur total, c'est-à-dire le cou-15 rant limité par la résistance RC. Pendant l'effet transitoire initial le courant de collecteur est plus élevé que le courant réel de la ligne, représenté par la ligne 2 interrompue, mais cela n'a pas d'incidence sur les conditions de régime établ i.. En utilisant une alimentation à tension stabilisée et une résis-20 tance de précision de valeur appropriée, il est possible d'obtenir un courant de régime constant de valeur bien définie, non soumis à des variations dans le temps et indépendant de la ligne de mémoire sélectionnée. Quand le transistor RS1 est bloqué par l'effet de l'application d'une impulsion de blocage entre la base et l'émetteur (ou simplement par 25 l'extinction de l'impulsion de polarisation précédemment appliquée) le courant de ligne tend à diminuer et l'inductance de la ligne engendre une force contre-électromotrice qui porte à un potentiel négatif l'emetteur de RSl, comme représenté par le diagramme 3 de la fig. 3, tandis que simultanément le courant de la ligne devient nul (diagramme 1). 30 En conséquence ladite force contre-électromotrice n'a aucune influence sur le blocage de RSl, parce que le potentiel de la base suit le potentiel de l'émetteur. Malgré les avantages indéniables que présente l'emploi des transformateurs de sélection la nécessité s'est fait sentir d'adopter des dis-35 positifs moins encombrants et compatibles avec les structures communément utilisées dans les circuits logiques et, notamment, dans les circuits intégrés. On a proposé de sélectionner directement les interrupteurs dé source aussi bien que les interrupteurs de masse en réalisant les deux modèles d'interrupteurs et les circuits de commande correspondants sous la 71 22239 7 2095385 forme monolithique intégrée. Cette approche du problème est décrite, par exemple, dans "Digest of Technical papers", pages 106 et 107. Cette littérature contient les actes de la "International Solid State Circuit Conférence", tenue en 1968 5 à l'Université de Pensylvanie. La solution proposée est représentée sous une forme simplifiée à la fig. 4. Deux interrupteurs de source (seul RS1 est représenté) et deux interrupteurs de masse (seul RDI est représenté) avec les quatre cir- • cuits de commande respectifs (seuls Cl et C2 sont représentés) sont réalisés 10 sur un seul élément de matériau semi-conducteur et enfermés dans une seule capsule. Comme les circuits intégrés ne sont pas à même de supporter tes tensions relativement élevées habituellement employées pour la sélection des lignes de mémoire ledit circuit est alimenté par une tension auxiliaire 15 + V2 de 14 V. La tension + VI peut être sensiblement plus élevée, par exemple + 24 V. Il faut prévoir un dispositif de limitation de la tension appliquée, afin d'éviter que la tension complète +V1 soit appliquée au collecteur de RS1 quand l'interrupteur RS1 est bloqué et qu'aucun courant ne passe à travers 2q la résistance RC de limitation. En conséquence, comme le montre la fig. 4, le collecteur de RS1 est connecté à travers une diode 4 à la source de tension + V2, de façon à ce qu'un courant puisse s'écouler à travers RC, de la source + VI à la source + V2. 25 Ce courant provoque une chute de tension qui maintient la tension appliquée au collecteur de RSl et, donc, le circuit intégré entier à une tension pratiquement non supérieur à + V2. Toutefois cet arrangement comporte des inconvénients importants qui seront expliqués ci-après . 30 En premier lieu il y a dissipation continue de puissance, due au courant s'écoulant à travers RC et la diode 4. En second lieu le temps de montée du courant de la ligne est sensiblement augmenté, parce que quand I'interrupteur RSl est fermé, une tension pratiquement égale à + V2 est appliquée à l'entrée de la ligne. Le cir-35 cuit constitué par la source de tension + VI, par la résistance RC et la diode 4, connectée à la source de tension + V2, se comporte comme un générateur de tension + V2 et de résistance interne nulle, alimentant une charge inductive L. Ceci est valable jusqu'à ce que le courant absorbé par la charge inductive L atteigne une valeur suffisante pour abaisser le niveau de tension au collecteur 40 de RSl au-dessous de V2, bloquant ainsi la diode. 71 22239 8 2095385 Le courant de la ligne tend en conséquence à croftre exponen-tiellement jusqu'à une valeur de'régîme l'R égale à V2/Rl, où est la résistance propre de la ligne, la constante de temps de cette croissance exponentielle étant T1 = L/R. La variation instantanée initiale de courant est 5 dl/dt = l'R/T' = V2/L. Ce rapport représente la vitesse avec laquelle le courant croft. Si la diode 4 n'existait pas le comportement initial du circuit serait différent, parce qu'il serait assujetti à un générateur de tension + V1 avec une charge constituée par la résistance RC et la ligne. En négligeant la résistance propre 10 de la ligne R^ la constante de temps du circuit est exprimée par T = L/RC et le courant de régime par lR = VI/RC. En conséquence la variation instantanée de courant serait dans ce cas : dl/dt = IR/T = VI/L. Etant donné que VI est plus grand que 15 V2 il est évident que dans ce second cas la vitesse de croissance du courant est plus élevée. La présence de la diode 4 dans le circuit a donc un effet retardateur, ce qui réduit ainsi la raideur du front d'impulsion. C'est seulement quand le courant atteint une valeur telle que la chute de tension à travers RC est suffisante pour polariser inversement la 20 diode 4 (ce qui se produit pratiquement quand I} (V1 - V2) / RC), et le courant croît selon la constante de temps plus brève qui caractérise le comportement du circuit en l'absence de la diode 4. Un autre grave inconvénient qui se manifeste dans la méthode de sélection d'une ligne de mémoire, représentée à la fig. 3, réside dans le 25 fait que le courant parcourant la ligne de mémoire est le courant d'émetteur 1^ du transistor RS1, à savoir la somme du courant de collecteur IC, limité par la résistance RC, et du courant de base lg. Comme le transistor fonctionne généralement dans des conditions de forte saturation, due à la différence de potentiel élevée entre la base 30 et l'émetteur, le courant de base 1^ n'est pas limité par l'amplification de courant^? du transistor et peut atteindre des valeurs considérables, de l'ordre de 10 à 15 % du courant de collecteur. Le courant circulant effectivement dans la'ligne de mémoire est donc influencé de façon notable par les différences entre les caractéristi-35 ques de courant de base des différents transistors. Les écarts entre ces valeurs .et la valeur moyenne sont difficilement réductibles quand le circuit est fabriqué sous la forme intégrée. Ces écarts de valeur du courant parcourant la ligne rendent encore plus critique le fonctionnement de la mémoire et réduisent considèra-40 blement ses marges de fonctionnement. 71 22239 9 2095385 Un dernier inconvénient consiste dans la dissipation de puissance importante dans le circuit intégré. Différents modèles de capsules en plastique pour recevoir les circuits intégrés, tels que ceux connus dans l'état de la technique sous le nom 5 de "dual in line", ont été standardisés depuis longtemps. Ils admettent, par exemple, une dissipation de puissance maximum de 700-800 milliwatts, pour une augmentation de la température au-dessus de la température ambiante des dispositifs semiconducteurs encapsulés, ceci dans des limites admissibles. Une valeur usuelle du courant de base pour commander les in-10 terrupteurs à transistors est approximativement de 50 mA et la tension d'alimentation est, par exemple, de 14V. Ainsi la puissance dissipée pour commander RS1 seulement est déjà de 700 mW. A cela il faut ajouter la puissance dissipée par les transistors de commande et par le courant de collecteur. En conséquence la puissance totale dissipée dans les conditions de fonctionnement 15 atteint (si elle ne la dépasse pas) la limite de dissipation thermique propre des capsules standard. L_a figure 5 représente un circuit de sélection d'une ligne de mémoire selon l'invention. La description qui suit démontrera comment tous les inconvénients indiqués ci-dessus sont éliminés et comment de nombreux 20 avantages sont obtenus. La fig. 5 montre une ligne de mémoire f connectée, par l'intermédiaire d'un transistor-interrupteur de source RSl et d'une résistance de limitation RC, à une borne alimentée par une tension +V1 ayant généralement une valeur relativement élevée, par exemple + 24V. A la borne opposée la ligne est connectée à la masse à travers 25 une diode D et un transistor-interrupteur de masse RDI. RS1 et RDI sont tous les deux des composants discrets actifs réalisés selon des technologies conventionnelles et encapsulés de préférence en groupes dans une seule capsule standardisée, par exemple du modèle "duai-ïn-line". 30 Par exemple trois transistors—interrupteurs de source et trois transistors-interrupteurs de masse peuvent être logés dans une unique capsule. Pour les connexions extérieures 14 bornes sont nécessaires : une pour la connexion de la résistance de limitation RC, qui est commune au 35 plan de mémoire entier, une pour la connexion à la masse, six pour la connexion des bases et émetteurs des trois interrupteurs de source et six pour la connexion des bases et émetteurs des trois interrupteurs de masse. Le nombre de bornes de connexion nécessaires est donc compatible, soit avec une réalisation avec capsules "dual-in-lîne11'de modèle standard à 14 bornes, soit avec le 40 modèle standard à 16 bornes. 71 22239 10 2095385 Ce groupement des composants actifs dans une cansule unique est très favorable aux conditions de fonctionnement, comnte tenu de la dissipation thermique maximale admissible et du fait qu'un seul interrupteur de masse et un seul interrupteur de source peuvent fonctionner simultanément et que, 5 même dans le cas d'un signal de commande erroné provoquant le fonctionnement simultané de plus de deux interrupteurs, le courant total en circulation est limité par l'unique résistance de limitation RC. Dans ces conditions la puissance maximale dissipée dans chaque capsule est très réduite, de l'ordre de 200 à 300imW. 10 Le fait que les transistors, bien que logés dans une capsule unique, sont réalisés comme des composants discrets, chacun étant physiquement isolé des autres, associe les avantages de l'encombrement minimal et de la compatibilité dimensionnelle avec les assemblages de circuits intégrés aux avantages de la capacité à supporter des tensions élevées, qui est le propre 15 des composants discrets. Les circuits contenus dans le rectangle 6, en traits interrompus, comprennent les dispositifs de commande pour les interrupteurs RSl et RDI ainsi qu'un circuit de commande 7 pour I 'interrupteur RSl et un circuit de commande 8 pour l'interrupteur RDI. 20 Ces circuits sont réalisés, selon l'invention, sous la forme intégrée. Considérons en premier lieu le circuit indiqué globalement sous la référence 7. Ce circuit comprend deux bornes d'entrée 9 et 1 0 connectées respectivement aux émetteurs de deux transistors 11 et 1 2. Les mêmes 25 bornes sont connectées à la masse par l'intermédiaire des diodes 13 et 14. Le sens de conduction des diodes s'entend de la masse vers les bornes. Cet arrangement est communément utilisé dans les circuits intégrés standard TTL pour éviter que les tensions aux bornes d'entrée (dans le présent cas 9 et 1 0) soient portées à des valeurs négatives, ainsi que cela 30 peut se produire lorsque les connexions d'entrée ont une grande longueur et présentent une impédance inadaptée. Les bases des transistors 11 et 1 2 sont respectivement connectées, à travers les résistances 15 et 16, à une source cle tension + V3, qui est de préférence la même tension d'alimentation que celle utilisée pour les 35 circuits intégrés du standard TTL, à savoir normalement + 5V. Les collecteurs des transistors 11 et 1 2 sont connectés respectivement aux bases des transistors 1 7 et 18, dont les collecteurs et émetteurs sont couplés. Les collecteurs sont connectés à travers une résistance 19 40 à une source de tension positive +V2 de valeur relativement élevée, mais bad oriqinal 71 22239 " 2095385 pestant dans les limites admises pour un circuit intégré : cette valeur peut être par exemple + 14V. Les émetteurs des transistors 17 et 18 sont connectés à la masse à travers la résistance 20. 5 A part l'utilisation de deux tensions d'alimentation distinctes et, en conséquence, des résistances 19 et 20 de valeurs adéquates, la portion de circuit décrite est électriquement identique à l'étage d'entrée du circuit standard TTL. En conséquence les caractéristiques d'entrée, telles que l'impédance, le "fan-in", la valeur nominale des signaux d'entrée, l'insensi-JO bilité aux parasites, etc... sont les mêmes que dans les circuits TTL. Ceci assure la compatibilité d'emploi la plus totale du circuit avec les circuits intégrés du standard TTL et supprime la nécessité de recourir à des circuits d'adaptation particuliers. En adoptant une seconde source d'alimentation + V2 il est possible de prévoir un signal de grande amplitude pour commander l'é— 15 tage suivant à travers une connexion aux collecteurs des transistors 1 7 et 18. Ceci est essentiel si l'on veut commander, comme c'est le cas, un étage de puissance finale dans lequel le potentiel de l'émetteur est soumis à des variations considérables et où la tension de la base doit dans tous les cas être supérieure à ce potentiel. 20 En se référant à la tension présente au noeud 21 et ayant établi une corrélation positive entre les niveaux logiques binaires et les tensions des signaux, la fonction binaire assumée par la portion de circuit décrite est la fonction "NON-OU". Par corrélation positive entre les niveaux binaires et les 25 tensions de signaux on veut dire qu'un ZERO binaire correspond à une tension nulle , ou au moins à une faible tension positive, et qu'un UN binaire correspond à une tension positive plus élevée. Quand, même sur une seule entrée (par exemple 9), est appliqué un UN binaire, à savoir une tension positive voisine de + V3, le cou-30 rant de base du transistor 11 s'écoule à travers le collecteur dudit transistor et polarise en sens direct la jonction base-émetteur du transistor 17, qui devient conducteur. Par l'effet de la chute de tension aux bornes de la résistance 19, le potentiel du noeud 21 est abaissé. Simultanément, par suite de la chute 35 de tension aux bornes de la résistance 20, le potentiel du noeud 22 s'élève. Il en est de même lorsqu'un UN logique est appliqué à la borne d'entrée 10. En conséquence, en se référant au noeud 21, la fonction binaire assumée par la portion décrite du circuit est la fonction "NON-OU", tandis que, en se référant au noeud 22, c'est la fonction "OU". in Par contre si une corrélation négative est établie entre les 71 22239 12 2095385 niveaux logiques et les tensions on peut considérer que la fonction binaire assumée est la fonction "NON-ET", si l'on se réfère au noeud 21, et la fonction "ET" si l'on se réfère au noeud 22. Parlant d'une manière plus générale on peut dire que la fonction assumée par la portion décrite du circuit est celle 5 d'une "porte". Le noeud 21 est connecté à la base du transistor 5 dont l'émetteur est à son tour connecté à la base du transistor 23. Les deux transistors ont leur collecteur connectés entre eux ainsi qu'à une borne de sortie 24. Selon un aspect de l'invention la connexion des collecteurs 10 des transistors 5 et 23 à la source de tension + V2 est effectuée à travers une résistance 25, extérieure au circuit intégré. La connexion entre les deux transistors 5 et 23 est la connexion classique dite à montage amplificateur Darlington. La résistance 26 qui connecte la base et l'émetteur du tran-15 sistor 23 permet son blocage très rapide par la décharge des charges électriques emmagasinées dans la jonction base-émetteur quand le transistor est conducteur. L'émetteur du transistor 23 est connecté à une borne de sortie 27. A cette même borne est connecté le collecteur d'un transistor 28 dont 20 l'émetteur est relié à la masse et dont la base est connectée au noeud 22. Selon un autre aspect de l'invention, le circuit 7 est complété par une diode 29 connectée à la borne de sortie 27 et à la source de tension + V2, le sens de conduction étant de la borne vers la source de tension. 25 Voici, brièvement décrit, le fonctionnement du circuit 7 : quand un signai binaire "UN", c'est-à-dire une tension positive, est appliqué à une des bornes d'entrée 9 ou 10, le noeud 22 atteint un potentiel positif et polarise alors directement la jonction base-émetteur du transistor 28, qui est donc conducteur. 30 Au contraire la tension au noeud 21, même si elle est posi tive et légèrement plus élevée que celle au noeud 22, n'est pas suffisante pour polariser directement les deux jonctions base-émetteur en cascade des transistors 5 et 23, qui sont en conséquence bloqués. » Dans ces conditions la borne 27 est isolée de la borne 24 et 35 connectée à la masse. Si un niveau logique "0" est appliqué aux deux bornes d'entrée^ et 10, le noeud 21 est à une tension presque égale à + V2 et le noeud 22 est au potentiel de la masse. En conséquence le transistor 28 est bloqué tandis que les 40 transistors 5 et 23 sont conducteurs, même si la tension à la borne 27 71 22239 13 2095385 augmente pour atteindre une valeur positive approchant de + V2. En conséquence la borne 27 est électriquement connectée à la borne 24 et peut être amenée par cette dernière à une tension, qui est limitée seulement par la tension maximale admise par le circuit intégré, et elle 5 peut délivrer un courant qui est limité seulement par la dissipation maximale tolérée par le circuit, cette limitation ne constituant plus une valeur critique. En fait quand le transistor 23 est conducteur la chute de tension entre le collecteur et l'émetteur est limitée approximativement à IV ; ainsi la puissance dissipée dans le transistor 23 est seulement de 50 mW, 1 0 même avec un courant de 50 mA. On peut dire en résumé que le circuit décrit se comporte comme un commutateur unipolaire à deux directions permettant de déconnecter alternativement la borne 27, soit de la masse, soit de la borne 24 d'alimentation, pour la connecter alternativement, soit à la borne 24 d'alimentation, 15 soit à la masse. Le fait que la tension maximale à laquelle peut être portée la borne 27 est voisine de + V2 sans modifier le fonctionnement du circuit, rend ce dernier partïculièrement apte pour l'application de la puissance électrique aux charges inductives et, plus spécialement, pour la commande des in-20 terrupteurs de source pour les lignes de mémoire sans circui ts intermédiaires. A cet effet le circuit intégré décrit présente d'autres avantages importants qui vont être décrits. Négligeant pour le moment la partie du circuit intégré 6, 25 désignée dans son ensemble par la référence 8, et dont la fonction est de commander un interrupteur de masse pour la sélection de mémoire, nous considérerons le fonctionnement et les connexions externes du circuit intégré 6, comme représenté à la fig. 5. La borne 27 est directement connectée à la base du transis-30 tor interrupteur de source RSl. Le collecteur de RS1 est alimenté à partir de la source de tension + V1 à travers la résistance de limitation RC. L'émetteur est connecté à la ligne de mémoire f dont l'extrémité opposée est connectée à la masse à travers la diode D et l'interrupteur de masse RDI. 35 La borne 24 du circuit intégré est connectée à la source de tension + V2, à travers la résistance extérieure 25 qui est de préférence une résistance de précision. De cette façon le courant de base du transistor RSl -quand celui-ci est conducteur- est limité par la résistance 25 avec le même degré 40 de précision que fe courant de collecteur s'écoulant à travers RC. 71 22239 14 2095385 L'avantage essentiel qui en résulte est que le courant d'émetteur de RSl qui parcourt la ligne de mémoire f (somme du courant de base et du courant de collecteur) est défini avec le même degré de précision, ce qui assure de meilleures performances et une plus grande marge de fonctionne-5 ment pour la mémoire. Comme la résistance 25 est extérieure au circuit intégré il n'y a aucune difficulté pour disposer d'une résistance de haute précision, ni aucun problème en ce qui concerne la dissipation thermique, comme cela se produirait si le dit transistor était incorporé dans le circuit intégré. 10 En outre il est évident qu'une seule résistance de précision 25, externe au circuit intégré, peut être utilisée pour une pluralité de circuits, tel que le circuit 7 décrit, qui est réalisé dans un unique élément semiconducteur, ou contenu dans la même capsule, ou également pour une pluralité de tels circuits contenus dans des capsules séparées, parce que -ainsi qu'on 15 sait- dans une mémoire, pour chaque plan de mémoire et pour chaque axe de sélection, un seul interrupteur de source, et donc un seul circuit comme celui décrit, est chaque fois commandé. Ceci présente des avantages considérables car i! est souvent nécessaire de sélectionner successivement la même ligne de mémoire et il est 20 en conséquence spécifié que dans le cas où l'on utilise plusieurs résistances 25, chacune d'elles doit pouvoir dissiper la puissance absorbée et transformée en énergie thermique, comme dans le cas de fonctionnement continu. Cette limitation est extrêmement gênante, ainsi qu'il a déjà été dit, dans le cas où la résistance 25 est incluse sous la forme intégrée dans 25 le circuit 7. L'emploi d'une résistance externe unique élimine cet inconvénient, car il n'exige pas une capacité de charge particulière ou supérieure à celle qui serait nécessaire dans le cas d'une pluralité de résistances. Dans la pratique, conformément aux dimensions de la mémoi-30 re et afin de réduire la longueur des connexions, il peut être rationnel d'adopter des solutions intermédiaires utilisant plusieurs résistances 25, chacune d'elles étant affectée à un groupe de circuits intégrés. Il s'agit en l'occurence d'un choix et cette solution n'affecte pas la portée du concept inventif. La diode 29 constitue un autre perfectionnement inventif du 35 circuit. Elle empêche que, pour une raison quelconque, la tension appliquée à la borne 27 soit supérieure à la tension d'alimentation + V2, et prévient ainsi tout danger d'endommagement du circuit intégré. En se référant au dispositif de sélection de ligne de mémoire on a déjà dit que, quand le transistor-interrupteur de source est amené à l'état conducteur, il y a une impulsion de courant abrupte, due à la capacité para- BAD ORIGINAL ' 71 22239 15 2095385 site de la ligne, qui amène te transistor à saturation. Si, dans ces conditions, l'interrupteur de masse est ouvert -comme cela peut se produire intentionnellement dans certaines circonstances- la tension de toutes les électrodes (base, émetteur et collecteur) du transistor tend à atteindre +V1. 5 Ceci est empêché par la diode 29 qui devient conductrice et permet à RS1 de quitter rapidëment l'état de saturation. Pour compléter la description du circuit intégré 6 monolithique nous allons nous référer au circuit 8 de commande de 11 interrupteur de masse. On peut voir que le circuit 8 est pratiquement semblable au circuit 7 10 décrit ci-dessus. Une différence consiste dans le fait que, pour le circuit 8, on utilise une seule tension d'alimentation + V3, cette tension étant de préférence la tension utilisée pour l'alimentation des circuits intégrés de la famille standard TTL, avec lesquels le circuit est compatible. Une autre différence réside dans le fait que la résistance 33, pour l'évacuation des charges du 15 transistor 36, qui correspond au transistor 23 du circuit 7 est connectée entre la base et ta masse. Encore une autre différence consiste en ce que la résistance 34 de l'étage de sortie, qui correspond à la résistance 25 du circuit 7, est incorporée dans le circuit intégré et alimentée par la même source de tension + V3. 20 Ce circuit 8 est en fait prévu pour commander un interrup teur de masse, tel que I'interrupteur RDI, et il n'est donc pas nécessaire que la tension à la borne de sortie 35 atteigne des valeurs élevées, étant donné qu'une tension légèrement supérieure à 1V est suffisante pour rendre l'interrupteur RD1 conducteur. Par suite de la faible valeur de + V3 (+ 5V) la puis-25 sance dissipée dans la résistance intégrée quand le transistor 36, qui correspond au transistor 23 du circuit 7, est conducteur n'excède pas 200-250 mW, même si le courant délivré à la borne 35 est de valeur élevée, par exemple 50 mA, saturant ainsi fortement le transistor RD1. Toute la puissance dissipée des deux circuits 7 et 8 n'excède 30 pas 500 mW, dans le cas de l'intervention simultanée des deux circuits, et elle est largement admissible pour le circuit intégré et pour son logement dans une capsule standard "dual-in-line". Compte tenu de l'emploi alternatif et exclusif des interrupteurs de source, d'une part, et des interrupteurs de masse, d'autre part, il 35 est évident dans la pratique qu'il sera rationnel de procéder à la réalisation sous la forme monolithique, c'est-à-dire de réaliser, dans un circuit intégré unique, une pluralité de circuits de commande analogues à celui décrit. En conformité avec ces considérations et avec les limitations imposées par les standards qui prévoient des capsules du type "dual-in-line" avec 16 conduc-40 teurs de connexion, il sera rationnel de réaliser les circuits intégrés de 71 22239 2095385 préférence comme montré à la fig. 6. Cette figure représente un circuit intégré comprenant deux circuits-de commande pour les interrupteurs de source et deux circuits de commande pour les interrupteurs de masse. Deux bornes d'entrée sont prévues pour chacun des dits 5 circuits, l'une étant habilitée à recevoir le commandement, l'autre à recevoir l'impulsion horloge pour déclencher l'opération de commande. Deux bornes pour la connexion à deux sources de tension distinctes + V2 et + V3, ainsi qu'une borne pour la connexion à la masse, sont prévues. 10 Une unique borne pour la connexion à une résistance exté rieure 25 de limitation est couplée aux collecteurs des transistors 42 et 43, qui fonctionnent comme le transistor 23 de la fig. 5. Deux bornes 44 et 45 pour la commande de deux interrupteurs de source et deux bornes 46 et 47 pour la commande de deux interrup-15 teurs de masse complètent les moyens de connexion externes du circuit. Mais il est évident que d'autres solutions peuvent être adoptées, comme par exemple celle consistant à inclure, dans un unique circuit intégré, seulement des dispositifs de commande pour interrupteurs de source en nombre plus élevé, sans pour autant sortir du cadre de l'invention. 71 22239 17 2095385 REVENDICATIONS 1. - Circuit intégré monolithique à faible dissipation de puissance pour commander les interrupteurs-transistors de lignes de mémoire, comprenant : 5 - des moyens pour la connexion à deux sources de tension distinctes ; - des moyens de contrôle exécutant une fonction binaire en réponse aux signaux d'entrée ; - des moyens pour la connexion à au moins une charge ex- 1 0 térieure ; - des moyens pour la connexion à une source de tension extérieure à travers une charge résistive extérieure, - des moyens d'interruption commandés par les dits moyens de contrôle pour connecter sélectivement la dite charge extérieure, soit à la 15 source de tension extérieure à travers la charge résistive extérieure, soit à la masse. 2. - Circuit intégré monolithique selon revendication 1, caractérisé en ce que les moyens de connexion à au moins une charge extérieure sont connectés intérieurement à la source de tension la plus élevée de deux sources de 20 tension distinctes au moyen d'une connexion unidirectionnelle pour empêcher la tension appliquée aux dits moyens de dépasser notablement la tension de la dite source de tension plus élevée. 3. - Circuit intégré monolithique à faible dissipation de puissance pour commander des transistors-interrupteurs de lignes de mémoire compre- 25 nant: - un circuit-porte ayant au moins deux entrées et présentant, en ce qui concerne les dites entrées, des caractéristiques électriques compatibles avec un standard de circuits prédéterminé, alimenté à partir d'une première et d'une seconde borne respectivement par une première source de 30 tension ayant une valeur préférée pour l'alimentation des circuits du dit standard de circuits prédéterminé et par une seconde source de tension sensiblement plus élevée, le dit circuit fournissant aux bornes de sortie deux signaux électriques, le signal de tension la plus élevée pouvant atteindre une valeur de tension sensiblement égale à la valeur de la dite source de tension plus 35 élevée. - un premier transistor-interrupteur commandé, par sa base, par le dit signal de tension plus élevée et ayant son collecteur connecté à une borne d'entrée pour la connexion, à travers une résistance extérieure, à une source de tension élevée extérieure adéquate, et son émetteur connecté 71 22239 18 2095385 à une borne de sortie pour la connexion à une charge extérieure ; - un second transistor interrupteur commandé par sa base par le signal de tension moins élevée, et ayant son collecteur connecté à la dite borne de sortie et son émetteur connecté à la masse, les dits signaux électriques commandant sélectivement et alternativement l'ouverture et la fermeture des dits transistors-interrupteurs respectifs. 4. - Circuit intégré monolithique selon revendication 3, comprenant en outre une diode connectée entre la dite borne de sortie et la borne alimentée par la dite seconde source de tension, le sens de conduction allant de la borne de sortie à la borne d'alimentation. 5. - Circuit intégré monolithique selon revendication 3, comprenant en outre : - un second circuit-porte ayant au moins deux bornes d'entrée de commande et présentant, en ce qui concerne les dites bornes d'entrée, des caractéristiques compatibles avec un standard de circuits prédéterminé, alimenté par la dite source de tension ayant une valeur préférée pour l'alimentation des circuits du dit standard de circuits prédéterminé, le dit circuit fournissant aux bornes de sortie un premier et un second'signal électrique en réponse aux signaux de commande appliqués aux bornes d'entrée ; - un troisième transistor-interrupteur commandé par sa base par le dit premier signal, et ayant son collecteur connecté, à travers une résistance, à la source de tension de valeur préférée, et son émetteur connecté à une seconde borne de sortie ; - un quatrième transistor-interrupteur commandé par sa base par un second signal, et ayant son collecteur connecté à la dite seconde borne de sortie, et son émetteur connecté à la masse, les dits premier et second signaux commandant sélectivement et alternativement les états de non-conduction et de conduction des dits troisième et quatrième transistors.