FR 2059688 A1 19710604 FR 7031128 A 19700825 70 31128 1 20596&8 La présente invention concerne un élément de mémoire associative comprenant un élément d'emmagasinage de données pour procurer des signaux complémentaires à des première et seconde bornes; des première et seconde bornes d'accès de bits, des premier 5 et second dispositifs à impédance non linéaire pour connecter les première et seconde bornes d'accès de bits auxdites première et se~ conde bornes respectivement; des premier et second dispositifs à impédance contrôlée ayant chacun une borne de commande et des première et seconde bornes commandées; des moyens pour connecter 10 lesdites bornes de commande des dispositifs à impédance contrôlée auxdites première et seconde bornes respectivement; et des moyens pour connecter ensemble les première bornes commandées des premier et second dispositifs à impédance contrôlée afin de constituer une borne de sortie. 15 L'invention se rapporte aux ordinateurs numériques exis tant actuellement dans lesquels les données sont emmagasinées dans des emplacements connus dans la mémoire. Pour extraire une donnée voulue, il est nécessaire de connaître l'emplacement de la mémoire où cette donnée est emmagasinée. Une grande partie du temps et de 20 l'effort du programmeur est utilisée"pour conserver la trace des emplacements de mémoire. Une mémoire adressable par son contenu est une mémoire dans laquelle les données sont emmagasinées dans des emplacements arbitraires de la mémoire en même temps qu'un nombre prédéterminé 25 de bits de code pour indiquer la nature des données. Pour retrouver une donnée dans une mémoire adressable par son contenu, on ne doit pas savoir où elle est située. Il suffit simplement d'appliquer à la mémoire le code correspondant à la donnée voulue pour que la donnée appropriée soit restituée. 30 La mémoire adressable par son contenu présente en outre l'avantage que les données peuvent être restituées sur base d'une recherche. Une personne faisant une recherche ne doit pas savoir quelles données sont emmagasinées dans la mémoire. Par exemple, si des données relatives à la technologie des transistors étaient 35 mises en mémoire, une personne désirant obtenir ces données ne doit pas savoir combien ni quels types de données y relatives ont été emmagasinées dans la mémoire. Elle doit simplement introduire dans la mémoire le code correspondant à la technologie des tran= sistors et toutes les données s'y rapportant se trouvent alors restituées. Il est clair que l'on peut employer des codes pour ' 70 31128 2 2059688 diverses classifications et sous-classifications en vue d'engendrer un système d'extraction hautement élaboré. Le concept se trouvant à la base des mémoires adressables par leur contenu est connu de-• puis un certain temps et, cependant, aucun système acceptable n'a 5 encore été mis sur le marché. Un obstacle à la réalisation de mémoires adressables par leur contenu est que l'on ne dispose pas d'un élément de mémoire adressable par son contenu qui présente les propriétés adéquates. Une propriété indispensable est la simplicité. Plusieurs éléments 10 de mémoire qui ont été proposés jusqu'à présent et qui possèdent les propriétés fonctionnelles requises sont compliqués et utilisent un grand nombre de composants. Le grand nombre de composants, non seulement limite la vitesse de fontionnement de l'élément de mémoire, mais augmente également fortement le coût de cet élément compa-15 ré à celui des éléments de mémoire existants. Un élément de mémoire adressable par son contenu qui peut connaître un succès commercial doit non seulement être de construction et de fonctionnement simples, mais il doit encore pouvoir être intégré dans une mémoire à accès sélectif organisée par 20 mots sans nécessiter de circuits d'interconnexion additionnels nombreux. L'élément de mémoire doit également être apte à fonctionner à grande vitesse avec une faible consommation. L'invention procure un élément de mémoire associative caractérisé par des moyens pour connecter chacune desdites secon-2 5 des bornes commandées des premier et second dispositifs à impédance contrôlée à des bornes d'accès de bits différentes. Lsinvention apparaîtra plus clairement à là lecture de la description qui va suivre, faite en regard des dessins joints sur lesquels: 30 - la figure 1 est un schéma d'un élément de mémoire adres sable par son contenu selon l'invention; - la figure 2 est un schéma de l'élément de mémoire de la figure 1 modifié en sorte d'être accessible de façon indépendante par deux usagers; 35 - la figure 3 illustre l'intégration de l'élément de mémoire de la figure 1 dans un réseau organisé par mots. La figure 1 montre un élément de mémoire adressable par son contenu 10 réalisé selon l'invention. Cet élément de mémoire comporte trois parties principales; un élément d'emmagasinage ou bascule 11 comprenant quatre transistors à effet de champ à canal P 70 31128 3 2059688 (12, 13, 14 et 16); un circuit d'accès lecture-écriture comprenant les transistors à effet de champ à canal P (17 et 18); et un circuit d'accès adressable par son contenu 19 comprenant les transistors à effet de champ à canal P (21, 22 et 23). 5 La bascule 11 est de conception classique; les transis tors à effet de champ 12 et 13 sont interconnectés avec les transistors à effet de champ 14 et 16 servant d'impédances de charge. Le point de jonction des transistors 12 et 16 sert de borne de sortie de bit 24 tandis que le point de jonction des transistors 13 et 10 14 sert de borne de sortie de bit 26. Ainsi qu'il est bien connu, le signal qui apparaît à la borne 24 est toujours le complément du signal qui apparaît à la borne 26.' Les transistors à effët de champ 17et 18 sont connectés d'une façon bien connue entre les lignes de bit B et B, et les bor-15 nés de sortie 24 et 26, respectivement. Les électrodes de commande de ces transistors 17 et 18 sont connectées ensemble par une ligne d'accès de mot W. Sur la figure 3 on a représenté plusieurs éléments de mémoire adressable par leur contenu montés en un réseau organisé 20 par mots. Les bornes dt sortie de concordance des éléments de mémoire pour chaque mot sont connectées ensemble pour former une ligne de sortie de concordance de mot. Une impédance non linéaire est connectée entre chaque borne de sortie de concordance et la ligne de sortie de concordance de mot afin d'isoler les éléments 25 de mémoire l'un de l'autre, accroissant ainsi l'excursion maximum du signal sur la ligne de sortie de concordance de mot. Les éléments' de mémoire tels que l'élémerfc 10 sont agencés dans une mémoire organisée par mot. Les éléments de mémoire 10A, 10B, 10C, 1QD et 10E sont des éléments identiques à l'élément de'mémoire 10. 30 La bascule 11 représentée simplement par un carré sur la figure 3 correspond au montage 11 sur la figure 1. Dans la mémoire de la figure 3 il y a deux rangées de mots de trois bits chacun; aussi les trois unités 10, 10Aetl0B sont elles connectées ensemble par la ligne de mot W qui est excitée par 35 un circuit-27. Les éléments de mémoire 10C, 10D et 10E sont connectés ensemble par une ligne de mot qui est excitée par un circuit 28. Les éléments 10 et 10C ont les lignes de bits B et 1 en commun tandis que les éléments 10A et 10.D ont les lignes de bits B.j et ^ en commun et les éléments 10B et 10E ont les lignes de bits B£ et en commun. Chaque ensemble de lignes de bits est 70 31128 4 2059688 connecté à un circuit d'accès de lecture-écriture 29, 31 ou 32. Les détails des circuits 31 et 32 sont identiques à ceux du circuit 29. Une telle organisation de mémoire est bien connue et a servi ici à montrer comment 19 élément de mémoire 10 selon l'in-5 vention s'intègre parfaitement dans une mémoire organisée par mot. Pour inscrire une information dans l'élénent de mémoire 10 (voir figures 1 et 3 ensemble), la ligne de mot W est excitée de sorte qu'elle rend les transistors à effet de champ 17 et 18 conducteurs, établissant des trajets à basse impédance entre les 10 lignes de bits B et B et les bornes de sortie 24et 26, respectivement. Un signal provenant d'un processeur central actionne une bascule d'écriture 34 par l'intermédiaire du conducteur 45 afin d'appliquer une -tension d'excitation à une des lignes de bits B et B d'après les signaux présents sur le conducteur d'établissement 41 'et 15 le conducteur de remise à zéro 42, portant ainsi une des bornes de sortie 24 et 26 au potentiel'appliqué. L'autre borne de sortie 24 ou 26 est portée au potentiel complémentaire par l'effet des transistors à effet de champ 12 et 13. Si la bascule 11 se.trouve dans l'état voulu lorsque les signaux d'écriture sont appliqués, il ne 20 se produit aucun changement d'état. Pour lire une information dans l'élément de mémoire 10, on excite la ligne de mot W, ce qui porte les transistors à effet de champ 17 et 18 dans leur état de basse impédance. La tension entre les lignes de bits B et B est détectée lorsqu'un amplifica-25 teur différentiel à haute impédance d'entrée 36 est excité par un signal sur le conducteur 44 provenant du processeur central afin de lire de façon non destructive l'état de la bascule 11, faisant ainsi apparaître un signal de sortie sur le conducteur 43. Il est clair qu'en fonctionnement normal, lorsque la li-30 gne de mot ¥ est excitée par le circuit d'excitation 27, les trois circuits d'accès 29, 31 et 32 sont actionnés simultanément soit pour lire le contenu des éléments de mémoire 10, 10A et 10B, soit pour y inscrire une information. D'une manièrë similaire', les éléments de mémoire 10C, 100 et 10E sont commandés par le même circuit 35 d'accès 29, 31 et 32 lorsque la ligne de mot est excitée par le circuit d'excitation de mot 28. Lorsqu'une mémoire adressable par son contenu se trouve adressée, tous les mots sont adressés simultanément. Par exemple, sur la figure 3» si toutes les informations emmagasinées dans les éléments de mémoire représentés contenaient des bits de code indi 70 31128 5 2059688 catifs de la nature des données emmagasinées dans le restant de chaque mot, la mémoire serait adressée en appliquant des signaux codés aux lignes de bits B, B, B^, B1, B2 et Bindiquant quelle donnée est souhaitée. Tous les mots contenant l'information voulue 5 fournissent un signal sur line ligne de concordance telle que M et M.j. Dans le cas des éléments de mémoire selon l'invention, un signal de concordance est un potentiel de terre tandis qu'une non concordance est indiquée par un potentiel positif. Pour voir comment l'élément de mémoire 10 fonctionne pen-10 dant qu'il est adressé, on se reportera à la figure 1 sur laquelle on voit que lorsque la jonction 24 se trouve dans un état à haute impédance et la jonction 26 dans"un état à basse impédance, le transistor à effet de champ 21 est conducteur et le transistor à effet de champ 22 est bloqué^ Pour tester l'élément de mémoire 10, 15 une tension positive est appliquée à la ligne de bit B et une tension négative est appliquée à la ligne de bit B-. Lorsque le transistor à effet de champ est conducteur, la haute tension sur la ligne B se trouve appliquée par le transistor à effet de champ 23 à la ligne M, ce qui indique une non-concordance. D'autre part,"si 20 on applique une basse tension à la ligne B et une haute tension à la ligne ïï, la haute tension sur la ligne 13 se trouve bloquée par la haute impédance du transistor à effet dé champ 22 et la basse tension sur la ligne B se trouve appliquée à la ligne M par l'intermédiaire des transistors à effet de champ 21 et 23, indiquant 25 ainsi une concordance. De cette façon, on voit'que le contenu de l'élément de mémoire 10 peut être indiqué sur la ligne M en appliquant simplement des tensions aux lignes de bits B et B. On voit en outre que le circuit d'accès 19 ne consomme pas d^énergie sauf pendant la phase de concordance et il n'intervient aucun temps de 30 commutation puisque les transistors à effet de champ 21 et 22 se trouvent déjà dans les états déterminés par l'état de'la bascule 11 lorsque les signaux sont appliqués aux lignes de bits. Pour accroître encore la souplesse de l'élément de mémoire, on peut prévoir qu'une indication de concordance soit four-35 nie sur là ligne M quel que soit l'état de la bascule 11. Cela est nécessaire pour qu'une mémoire puisse être programmée pour modifier le nombre de bits drapeaux dans chaqué mot,„ La concordance .peut être aisément effectuée dans l'élément de mémoire 10'sans'quril soit tenu compte de l'état de la bascule 11 en appliquant des basses tensions aux deux lignes de bits B et S. Une indication à 70 31128 6 2059688 bas potentiel est par conséquent toujours prëvue.sur la ligne M. L'adressage en vue dvétablir la concordance est effectué en actionnant les parties écriture des circuits d'accès 29 et 31 • Cela est obtenu en réponse à une information provenant du pro-5. cesseur central, excitant ainsi les conducteurs 45 et 46 et envoyant l'information de code sur le conducteur 41 ou 42 et sur le conducteur 47 ou 48. Le circuit d'accès de lecture-écriture 32 n'est pas actionné de sorte que des basses tensions sont appli-! quées aux lignes de bits B2 et de manière qu'une concordance 10 puisse se produire quel que soit le contenu des éléments de mémoire 10B et 10E. Il faut remarquer que les circuits dîexcitation de mot 27 et 28 ne sont pas actionnés pendant cette phase d'adressage.. Si les informations contenues dans les éléments de mémoire 10 et 10A correspondent avec l'information adressée, une basf-15 se tension apparaît sur la ligne M. -D'autre part, si un ou plusieurs des éléments de mémoire 10 etiOA contiennent l'information erronée, une haute tension apparaît sur la ligne M. En surveillant les lignes M et on peut déterminer quels mots,s'il y en a, dans la mémoire, contiennent les données voulues. Les données qui y 20 sont contenues en sont alors restituées par un processus de lecture normal. Il est clair que le transistor à effet de champ 23 n'est pas nécessaire pour que fonctionne la mémoire mais il est prévu simplement pour améliorer l'isolement électrique entre chaque élément de mémoire adaptatif 10, 10A et 10B afin d'empêcher 25 la charge d'un élément de mémoire non" adapté" par un élément de mémoire adapté. Il est également clair que le transistor à effet de champ 23 peut être remplacé par une diode. D'autres éléments de mémoire communs peuvent également être adaptés pour fonctionner d'une manière associative par l'ad-30 dition d'une paire de dispositifs de commutation tels que les transistors à effet de champ 21 et 22. Par exemple, n'importe quelle autre bascule peut être substituéè à la bascule 11 tout comme d'autres dispositifs non linéaires peuvent être substitués aux transistors à effet de champ d'accès de lecture-écriture 17 et 18. 3 5 II est clair qu'en commutant les électrodes de commande dès trah-sitors à effet de champ 21 et 22 en sorte que l'électrode de commande du transistor à effet de champ 21 soit connectée à la jonction 26 et que l'électrode de commandé'du transistor à effet de champ 22 soit connectée à la jonction 24, ^élément de mémoire 10 se trouve adapté pour des signaux sur lés lignes de bits B et B, 70 31128 7 2059688 qui sont les compléments des signaux d'adaptation ou de concordance antérieurs. La figure 2 montre un élément de mémoire adressable par son contenu qui peut être consulté indépendamment par deux usagers. 5 La partie bascule 11 est identique à la bascule 11 dans l'élément de mémoire 10. Une première paire de transistors à effet de champ 17A et 18A connecte les jonctions 24 et 26 à une paire de lignes de bits et tout comme les transistors 17 et 18 sur là figure 1 connectent les jonctions 24 et 26 aux lignés de bits B et B. Les 10 électrodes. de commande des transistors à effet de champ 17A et 18A sont connectées par une ligne d'accès de mot Un circuit d'accès 19A comprenant les transistors à effet de champ 21 A, 22A 'et 23A est connecté entre les jonctions 24 et 26, les lignes dé bits B^ et et la ligne de concordance"M^ exactement comme le 15 circuit d'accès 19, est connecté dans le montage de la figure 1. On voit par conséquent que le circuit décrit jusqu'à pré~ sent est identique au circuit de la figure 1 et peut être connecté dans une mémoire comme montré sur la figure 3• Une seconde paire de transistors à effet de champ 17B et 20 18B sont connectés entre les jonctions 24 et 26 et un second' ensemble de lignes de bits Bg et "Bg, respéctivement. Les électrodes de commande des transistors à effet de champ 17B et"18B sont connectées à une ligne de mot Wg. Un second circuit d'accès 19B est connecté entre les jonctions 24 et 26, les lignes de bits Bg et 25 5g, et une ligne de concordance Mg. De cette façon, deux ensembles complets de circuit d'accès de lecture—écriture et de circuit adressable-par contenu sont connectés à une seule bascule 11 et deux ensembles de lignes bits, de concordance et de mot. Lès lignes de bits Bg et lg, la ligne de mot Wg et la ligne de concordance Mg peuvent être 30 connectées dans une organisation de mémoire indépendante,.comme montré sur la figure 3, procurant une bascule 11 à laquelle deux usagers peuvent avoir accès indépendamment l'un de l'autre. 70 31128 s 2059688 RETENU!CATIONS. 1.- Elément de mémoire associative comprenant un élément d'emmagasinage de données pour procurer des signaux complémentaires à des première et seconde bornes; des première et seconde bor- 5 nés d'accès de bits; des premier et deuxième dispositifs à impédance non linéaire pour connecter les première et seconde bornes d9accès de bits auxdites première et seconde bornes respectivement; des premier et deuxième dispositifs à impédance contrôlée ayant chacun une borne de commande et des première et seconde bornes 10 commandées; des moyens pour connecter lesdites bornes de commande des dispositifs à impédance contrôlée auxdites première et seconde bornes respectivement, et des moyens pour connecter ensemble les premières bornes commandées des premier et cteuxième dispositifs à impédance contrôlée afin de constituer une borne de sortie, carac-15 térisé par des moyens pour connecter chacune desdites secondes bornes commandées des premier et deuxième dispositifs à impédance contrôlée à des bornes d'accès de bits différentes. 2.- Elément de mémoire selon la revendication 1, carac-térisé par une borne de concordance et une impédance non linéaire 20 pour connecter la borne de sortie à ladite borne de concordance. 3.- Elément de mémoire selon la revendication 1, caractérisé en ce que les secondes bornes commandées desdits premier et cteuxième dispositifs à impédance contrôlée sont connectées aux première et seconde bornes d'accès de bits respectivement. 25 4.- Elément de mémoire selon la revendication 1, carac térisé par des moyens qui, en réponse à un signal de commandej appliquent sélectivement des signaux d'excitation aux première et seconde bornes d'accès de bits. 5.- Elément de mémoire selon la revendication 4> carac-30 térisé en ce que lesdits premier et deuxième dispositifs à" impédance non linéaire consistent en un troisième et un quatrième dispositif à impédance contrôlée, chacun ayant une borne de commande et une paire d'électrodes commandées, et en ce qu'il comprend en outre un dispositif d'excitation de mot pour connecter les bornes 35 de commande desdits troisième et quatrième dispositifs à impédance contrôlée. 6.- Elément de mémoire selon la revendication 1, caractérisé par des troisième et quatrième bornes d'accès de bits, des troisième et quatrième dispositifs à impédance non linéaire pour connecter lesdites troisième et quatrième bornes d'accès de bits 70 31128 9 2059688 auxdites troisième et quatrième bornes respectivement, des troisième et quatrième dispositifs à impédance contrôlée, chacun ayant une borne de commande et des première et seconde bornes commandées, des moyens pour connecter les bornes de commande des troisième et 5 quatrième dispositifs à impédance contrôlée auxdites première et seconde bornes respectivement, des moyens pour connecter ensemble les premières bornes commandées des troisième et quatrième dispositifs à impédance contrôlée afin de procurer une seconde borne de sortie, et des moyens pour connecter chacune des secondes bornes 10 commandées des troisième et quatrième dispositifs à impédance contrôlée à une des troisième et quatrième bornes d'accès de bits. 7.- Elément de mémoire selon la revendication 6, caractérisé en ce que les premier, deuxième, troisième et quatrième dispositifs à impédance non linéaire consistent en des cinquième, 15 sixième, septième et huitième dispositifs à impédance contrôlée, respectivement, chacun d'eux ayant une borne de commande et une paire de bornes commandées, et en ce qu'il comprend en outre un premier dispositif d'excitation de mot pour connecter ensemble les bornes de commande des cinquième et sixième dispositifs à impédan-20 ce contrôlée, et un second dispositif' d'excitation de mot pour connecter ensemble les bornes de commande des septième et huitième dispositifs à impédance contrôlée.