FR 2081765 A1 19711210 FR 7107682 A 19710305 71 07682 1 2081765 L'invention concerne un circuit de détection pour signaux modulés en fréquence, ce circuit comporte un circuit porte dont une première entrée est couplée à une entrée du circuit de détection et dont une deuxième entrée est couplée par l'intermédiaire d'au 5 moins un circuit déterminant la phase, à l'entrée du circuit de détection. Dans "Punktechnik" 1969 N° 17» pages 650 - 651 on décrit un circuit de détection du genre envisagé . l'invention a pour "but d'améliorer la suppression de signaux de 10 sortie indésirables provenant de la modulation d'amplitude de signaux à traiter par le circuit de détection du genre envisagé. A cet effet un circuit de détection du genre envisagé dans le préambule, conforme à l'invention est remarquable en ce qu'entre l'entrée du circuit de détection et le réseau déterminant la pha-15 se on insère un deuxième circuit porte dont une première entrée est couplée à l'entrée du circuit de détection, une deuxième entrée à un potentiel de référence et une sortie au circuit déterminant la phase alors que les parties du premier et du deuxième circuit porte entre leur première entrée et leur' sortie ont des 20 propriétés de transmission de signaux pratiquement identiques. La demanderesse a constaté que la cause la plus importante de la mauvaise suppression de la modulation d'amplitude des circuits connus provenait du fait que x=>our une modulation d'amplitude du circuit à détecter le temps de passage du courant par période de 25 ce signal entre la première entrée et la sortie du circuit porte se décale en fonction de l'amplitude par rapport à un instant de référence pris dans le signal à la deuxième entrée. L'invention repose sur l'idée que les suites défavorables de ce phénomène peuvent être compensées si le signal à la deuxième en-30 trée présente un même décalage, ce qui est obtenu grâce à la mesure conforme à l'invention. La description qui va suivre en regard du dessin annexé, fera bien comprendre cômment l'invention peut être réalisée. La fig. 1 est un schéma simplifié illustrant le principe d'un 35 dispositif de détection î1 M conforme à l'invention. La fig. 2 est un schéma simplifié d'un exemple de réalisation d'un circuit de détection î1 M conforme à l'invention avec lequel une partie du circuit porte détecteur proprement dit est utilisée comme partie du deuxième circuit porte. 71 07682 2 2081765 Sur la fig, 1 une entrée 1 est reliée à une première entrée 3 d'un circuit porte 5. le circuit porte 5 comporte une deuxième entré® 7 reliée au point de liaison d'une combinaison en série d'un oonde nsateur 9 et d'un circuit parallèle 11. Cette combinai 5 son en série forme le réseau déterminant la phase. Entre l'autre extrémité du condensateur 9 et l'entrée 1 se trou ve selon l'invention un deuxième circuit porte 13 dont une premiè re. entrée 15 est reliée à l'entrée 1 et une sortie 17 à l'extrémité citée en dernier lieu du condensateur 9» Une déuxième entrée 10 19 du deuxième circuit porte 13 est portée à un potentiel de référence auquel est également portée l'autre extrémité du circuit parallèle 11® l'entrée 3 du circuit porte 5 est reliée à la base, d'un transis tor npn 21 dont l'émetteur est relié à l'émetteur d'un transistor 15 npn 23 et au collecteur d'un transistor npn 25. le collecteur du transistor 21 est porté à une tension d'alimentation positive à laquelle est également relié le collecteur du transistor 23 par l'intermédiaire d'une résistance 27« le collecteur du transistor 23 est également relié à une sortie 29 du circuit tandis que sa 20 base est portée à une tension d'ajustage Vg. la base du transistor 25 est .reliée à une deuxième encrée 7 du circuit porte 5 et l'émetteur est mis à la masse par l'intermédiaire d'une résistance 26. La première entrée 15 du deuxième circuit porte 13 est reliée 25 à la base d'un transistor npn. 31 dont le collecteur est porté à une tension d'alimentation positive et dont l'émetteur est relié à l'émetteur d'un transistor npn 33 et au collecteur d'un transistor npn 35. le collecteur du transistor 33 est relié à la sortie 17 du deuxième circuit porte 13 et est porté d'autre part., 30 par l'intermédiaire d'une résistance 34i à une tension d'alimentation positive, la base du transistor 33 est portée à la tension d'ajustage V^. l'émetteur du transistor 35 est à la masse par l'intermédiaire d'une résistance 36 et sa base est reliée à la deuxième entrée du deuxième circuit porte 13. 35 le circuit fonctionne de la façon suivante."le premier circuit porte 5 avec le réseau déterminant la phase 9»11 sert de détecteur P M proprement dit. A la première entrée 3 est appliqué directement un signal modulé en fréquence à détecter et à la deuxième entrée 7 par l'intermédiaire du deuxième circuit porte 13 71 07682 3 2081765 et du réseau 9, 11 déterminant la phase. Par suite de la présence du réseau 9» 11 déterminant la phase le signal modulé en fréquence subit à cette deuxième entrée 7 une modulation de phase par rapport au signal à la première entrée 3. Sur la fréquence centra-5 le de ce signal modulé en fréquence le décalage de phase mutuel est de 90 0 et pour une fréquence autre que la fréquence centrale mais située à proximité de celle-ci, l'écart par rapport au déphasage de 90 0 est pratiquement proportionnel au décalage de la fréquence par rapport à la fréquence centrale. Le réseau 9, 11 10 déterminant la phase produit d'autre part un effet de filtrage de sorte que, indépendamment de la forme d'onde du signal qui est appliqué, la tension de sortie à la deuxième entrée 7 du circuit porte5est pratiquement sinusoïdale. Si le signal appliqué à l'entrée 1 du circuit de détection pro-15 vient d'un circuit limiteur il présente pratiquement toujours la même amplitude et la même forme d'onde lorsque le signal d'entrée du circuit limiteur est suffisamment grand. Les transistors 23 et 25 du circuit porte 5 fonctionnent alors comme on le sait comme une combinaison en série de deux interrupteurs qui pour la fré-20 quence centrale s'ouvrent et se ferment successivement de 90 0 l'un après l'autre et pour des fréquences s'écartant de la fréquence centrale avec un déphasage autre, tributaire de la fréquence . Aux bornes de la résistance de charge 27 apparaît alors une tension continue pulsatoire dont la valeur moyenne est tributaire 25 du déphasage des Bignaux aux entrées et par conséquent de la modulation de fréquence du signal à détecter. Pour une limitation insuffisante du signal d'entrée le signal à la première entrée 3 change d'amplitude et/ou de forme d'onde tandis que par suite de l'effet de filtrage du circuit 9, 11 dé-30 terminant ce qui n'est pratiquement pas le cas à la deuxième entrée 7. Par suite de cette variation du signal à la première entrée 3 le temps d'ouverture et de fermeture du transistor 33 varie également c'est-à-dire le temps de passage de courant se produisant périodiquement du transistor 23 se décale en phase en 35 fonction de l'amplitude et/ou de la forme d'onde du signal d'entrée. Si le deuxième circuit porte 13 n'était pas présent le temps de passage du courant du transistor 25 ne serait pas décalé en phase et la phase de passage de courant provoquée par la modulation d'amplitude du signal d'entrée serait ainsi détectée 71 07682 4- 2081765 par le circuit porte» Toutefois, par la présence du deuxième circuit porte 13 le signal d'entrée du réseau 9, 11 déterminant la phase est également décalé d'une même quantité en phase en fonction de la modulation 5 d'amplitude comme le passade du courant du transistor 23- Le deu-xieme circuit porte 13 présente à cet effet à sa première entrée 15 vers sa sortie 17 les mêmes propriétés de transmission de signaux que la partie correspondante du premier circuit porte 5. Ce résultat esc atteint dans cet exemple par une constitution iden-10 tique des deux circuits portes. Les signaux aux entrées 3 et 7 du premier circuit porte présentent par suite d'une modulation d'amplitude du signal d'entrée du circuit de détection une modulation de phase telle que celle—ci compense la modulation de phase provoquée par la mêmé cause lors du passage du courant dans le pre-15 mier circuit porte 5. Il est évident que la constitution des circuits porte 5 et 13 peut également être choisie autre à condition que la compensation précitée soit obtenue. C'est ainsi que, par exemple, le circuit porte 5 -peut être conçu coiime un circuit de démodulation en qua— 20 drature à double effet avec deux paires de transistors connecté» en parallèle et commandés en opposition de phase. On peut également utiliser.au lieu du premier et/ou du deuxième circuit porte décrit d'autres types de circuits portes. Sur la fig. 2 aans laquelle les parties correspondantes portent 25 les mêmes références que sur la fig. 1, l'entrée 1 du circuit de détection est réalisée en équilibre et est reliée avec les bases de deux transistors npn 37 et 39. Les émetteurs des transistors 37 et 39 sont reliés à la masse respectivement par l'intermédiaire d'une résistance 41 et 43. Le collecteur du transistor 37 est 30 relié aux émetteurs de deux transistors npn 45 et 47 tandis que le -collecteur du transistor 39 est relie aux émetteurs de deux transistors npn 49 et 51. Les collecteurs des transistors 45 et 49 sont portés à u®e tension d'alimentation positive. Les collecteurs des transistors 35 47 et 51 sont reliés entre eux et portés, par l'intermédiaire d'une résistance de charge 53 à une tension d'alimentation positive et d'autre part ils sont reliés à la sortie 29 du circuit de détection. Les bases des transistors 45 et 51 sont reliées entre elles et 71 07682 5 2081765 portées, par l'intermédiaire d'une résistance 55, à une tension d'ajustage V-j. les bases des transistors 47 et 49 sont reliées en-tre elles et par 1'intermédiaire d'une résistance 57 à la tension d'ajustage V^. 5 le circuit décrit ci-dessus constitue le premier circuit porte 5 avec la première entrée correspondant à 1*entrée 1 et avec la deuxième entrée 7 qui est équilibrée et qui est reliée avec les bd;ses des transistors 45, 51 ou 47, 49. la deuxième entrée 7 du premier circuit porte 5 est reliée aux extrémités du circuit parallèle 11. les sorties du circuit parallèle 11 sont reliées respectivement par deux condensateurs 9 et 10 à la sortie équilibrée 17 du deuxième circuit porte 13. le deuxième circuit porte 13 coïncide partiellement avec le premier circuit porte 5 et à la même'première entrée 3, tandis que 15 d'autre part les circuits d'émetteur des transistors 37 et 39 en font partie. Comme deuxième entrée avee potentiel de référença on considère la liaison à la masse des résistane«s 42 et 43» les émet teurs des transistors 37, 39 sont reliés aux bases de deux transis tors npn 59 et 61. Les émetteurs des transistors 59» 61 sont inter 20 connectés et mis à la masse par l'intermédiaire d'une résistance 63. les collecteurs des transistors 59, 61 sont portés par l'inter médiaire d'une résistance 65 ou 67 à une tension d'alimentation positive et sont reliés d'autre part aux bases de deux transistors npn 69 ou 71 respectivement. Ces transistors 69 et 71 sont montés 25 en émetteur suiveur, leurs collecteurs sont portés à une tension d'alimentation positive et leurre émetteurs sont à la' masse par l'intermédiaire de résistances 73 et 75. Ces émetteurs sont reliés d'autre part avec la sortie équilibrée " 17 du deuxième circuit porte 13. 30 Le fonctionnement connu en soi du premier circuit porte 5 servant de détecteur F M proprement dit est tel qu'un décalage de phase se produisant entre les signaux aux entrées 3 et 7 est converti en une tension à largeur d'impulsion variable aux bornes de la résistance de charge 53 dont la valeur moyenne est proportion-35 nelle au décalage de phase précité, les transistors 37 et 39 fonctionnent comme interrupteurs qui par rapport à l'un à l'autre §ont commandés en opposition de phase par le signal à la première entrée et les transistors 45, 47, 49 et 51 comme interrupteurs montés en série avec ceux-ci, qui, par paire, sont commandés l'un 71.07682 6 2081765 par rapport à l'autre en opposition de phase par le signal à la déuxième entrée 7. Les signaux aux entrées 3 et 7 présentent par suit© de l'effet du circuit déterminant la phase 9» 10, 11 un décalage de phase dé-5 pendant de la fréquence, de sorte que le valeur moyenne de la tension aux bornes de la résistance 53 est- également fonction de la fréquence de ces signaux. Si par suite d'une modulation d'amplitude la forme d'onde et/ou l'amplitude du signal à l'entrée 3 varie, le temps de passage de 10 courant périodique des transistors 37 et 39 est décalé en phase. Le passage de courant à travers les transistors 37 et 39 provoque cependant aux bornes des résistances d'émetteur 41, 43 deB transistors 37 et 39 une tension dans laquelle ce décalage de phase est également présent. Cette tension est amplifiée par la paire 15 de transistors 59, 61 et transmise par l'intermédiaire des émetteurs suiveurs 69 et 71 à la sortie 17 du deuxième circuit porte 13. Le réseau déterminant la phase 9, 10, 11 est de ce fait commandé par une tension qui est une copie"fidèle du passage du courant 20 dans les transistors 37 et 39 et présente le même décalage de ph*_ se dépendant de la modulation en cas de modulation d'amplitude. De ce fait la tension à la deuxième entrée 7 du premier circuit porte présente çe décalage de phase et aucun effet n'est perceptible dans le signal à la sortie 29• 71 07682 7 2081765 BEVEMBICAIIOMS : 1. Circuit de détection pour signaux modulés en fréquence, ce circuit comporte un circuit porte dont une première entrée est couplée à une entrée du circuit de détection et dont une deuxiè-5 me entrée est couplée par l'intermédiaire d'au moins un circuit déterminant la phase, à l'entrée du circuit de détection, caractérisé en ce qu*entre l'entrée du circuit de détection et le réseau déterminant la phase on insère un deuxième circuit porte dont une première entrée est couplée à l'entrée du circuit de ûé- 10 tection, une deuxième entrée à un potentiel de référence et une sortie au circuit déterminant la phase alors que les parties du prenier et du deuxième circuit porte entre leur première entrée et leur sortie ont des propriétés de transmission de signaux pratiquement identiques. 15 2. Circuit de détection selon la revendication 1, caractérisé en ce qu'au moins une ^artie du premier et du deuxième circuit porte est une paire de transistors .couplés par l'émetteur avec un transistor source de courant couplé avec les émetteurs couplé», source dont au moins un des transistors de la paire de transistors est couplé à la première entrée et le transistor source de courant est couplé à la deuxième entrée' du circuit porte.