FR 2102160 A1 19720407 FR 7129213 A 19710810 71 29213 T 2102160 La présente inventiofi concerne un dispositif de détection synchrone d'ondes polyphasées manipulées par déplacement de phase, appelées ci-après ondes PSK. Un dispositif classique de détection syn-5 chrone d'ondes polyphasées PSK, par exemple une onde PSK possédant 16 phases, est représenté dans la figure 1. Suivant la figure 1, une onde porteuse de référence et une onde PSK sont discriminées en 8 séries de signaux au moyen de circuits hybrides H1 et H2. Le circuit hybride H1 transmet l'onde porteu— 10 se de référence à des déphaseurs PS1-PS8 puis à des détecteurs de phase PD1-PD8, tandis que le circuit hybride H2 transmet l'onde PSK aux détecteurs de phase PD1-PD8. Ce dispositif classique de détection synchrone permet de détecter les deux ondes dans chacun des détecteurs de phase PD1-PD8 et d'obtenir des 15 signaux de sortie A—H en faisant passer les signaux de sortie des détecteurs de phase dans des filtres passe—bas LPF1-LPF8. Si l'on suppose que les vecteurs représentant les 16 phases sont désignés par les références 1-16 comme représenté dans la figure 2, les phases de l'onde porteuse décalées par les dépha-20 seurs PS1-PS8 de la figure 1 sont désignées par les références A-H. D'autre part, si les détecteurs de phase PD1-PDÇ sont réglés de façon que la relation entre la différence de phase de leurs signaux d'entrée et la tension de sortie Eq soit Eq . cos #, on obtient des signaux de sortie A-H qui sont 25 représentés dans le tableau 1, une valeur 1 étant attribuée aux signaux lorsque la tension de sortie Eq est positive et une valeur 0 étant attribuée aux signaux lorsque la tension de s«xtt.*.v Eq est négative. Ainsi, pour discriminer 16 phases on utilise 30 des ondes porteuses dont les différences de phases sont réglées respectivement par 8 déphaseurs PS1-PS8 de façon à obtenir 8 signaux de sortie A-H. Dans le circuit représenté dans la figure 1, il est nécessaire d'utiliser 2n ^ déphaseurs, 2n ^ détecteurs n 1 de phase et 2 filtres passe-bas pour détecter une onde PSK 35 possédant 2n phases (n étant un nombre entier positif), et on obtient ainsi 2 signaux de sortie. Ainsi, un dispositif classique de détection synchrone présente l'inconvénient que, étant donné qu'il faût utiliser des signaux de sortie comportant 2n~^ bits pour discriminer 2n phases, plus le nombre de phases est 40 important plus le nombre de bits inutiles augmente, le nombre 7t 29213 z 2102160 IX™* 1 "* XX *l de signaux de sortie étant 2 , âl faut utiliser 2 circuits de mise en forme après la déteption, et un circuit pour convertir les signaux de sortie comportant 2n 1 bits en signaux comportant n bits est nécessaire de sorte que le circuit logique 5 de sortie est compliqué. Tableau 1. Sortie A B C D E p G H 6 1 1 1 1 1 0 0 0 0 2 1 1 1 1 1 0 0 0 3 1 1 1 1 1 1 0 0 k 1 1 1 1 1 1 1 0 5 1 1 1 1 1 1 1 6 0 1 1 1 1 1 1 1 7 0 0 1 1 1 1 1 1 8 G" o 0 1 1 1 1 1 9 0 0 0 0 1 1 1 1 10 C 0 0 0 0 i 1 1 11 O 0 0 0 0 c 1 1 12 Û o 0 0 0 0 0 1 13 0 G 0 0 0 0 o o 14 î 0 0 0 0 0 0 15 1 4 1 0 o 0 0 0 0 16 1 1 1 o 0 0. 0 0 La présente invention se propose dséliminer 25 les inconvénients rencontrés dans les dispositifs de type classique. La présente invention se propose encore de réalissi* un dispositif de détection synchrone d'une onde PSK, possédai!-, £n phases, qui discriminé les °n pTneri fin fourni nint n siguaux de Sortie. 30 Le dispositif de détection synchrone suivant l'invention est caractérisé par le fait que la fréquence d'une onde polyphasée PSK est multipliée successivement par 2, l'ondâ PSK obtenue après les multiplications par 2- successives et l'oixie porteuse de référence qui a été multipliée par 2 autant de fois 35 que l'onde PSK étant appliquées à des détecteurs de phase de sorte qu'il est possible de discriminer 2n phases à l'aide de n signaux de sortie. La présente invention sera mieux comprise à l'aide de la description suivante d'une forme de réalisation ^0 particulière donnée à titre d'exemple et représentée au dessin BAD ORIGINAL 71 29213 3 2102160 annexé dans lequel : Les figures 1 et 2 représentent le schéma de blocs et le diagramme vectoriel des signaux d'un dispositif classique de détection synchrone décrit ci-dessus. La figure 3 est un schéma de blocs d'une forme de réalisation du dispositif de détection synchrone suivant l'invention. Les figures 4a-4b sont des diagrammes vectoriels illustrant le fonctionnement du dispositif suivant 1'invention. Les figures 5a et 5b représentent le circuit du dispositif suivant l'invention. La figure 3 est un schéma de blocs d'une forme de réalisation d'un - dispositif suivant l'invention dans lequel l'onde PSK comporte 16 phases comme dans le dispositif classique (figure 1). Les références H3-H8 désignent des circuits hybrides, les références Di-D6 désignent des circuits de multiplication par 2, les références BPF1-BPF6 désignent des filtres passe-bande, les références PS9-PS12 désignent des déphaseurs, les références PD9-PD12 désignent des filtres passe-bas et les références a, b, £, et d désignent les signaux de sortie. Comme représenté dans la figure 4a, les 16 phases d'une onde PSK sont désignées par les références 1 — 16. Tout d'abord, lorsque l'onde PSK et l'onde porteuse de référence sont mélangées par un détecteur de phase PD9 de façon à positionner le vecteur a de l'onde porteuse de référence entre les phases 4 et 5 en réglant le déphaseur PS9, on obtient les signaux de sortie figurant dans la colonne du signal de sortie a du tableau 2> ces signaux de sortie étant égaux à 1 dans le cas où la tension de sortie est positive et à O dans le cas où la tension de sortie est négative, .ànsi, lorsque la fréquence de l'onde PSK possédant 16 phases est multipliée par 2 par le circuit D1 de multiplication par 2 on obtient une onde PSK possédant 8 phases, comme représenté dans la figure 4b. De même, lorsque l'onde porteuse de référence est appliquée au détecteur de phase PD10, après être passée dans le circuit D4 de multiplication par 2, puis dans le déphaseur PS10 de façon que sa phase soit représentée par le vecteur b de la figure 4b, on obtient les signaux de sortie dont les valeurs sont indiquées dans la colonne du signal de sortie Jb du tableau 2. En outre, lorsque la fréquence de 71 29213 h 2102160 10 15 20 25 30 l'onde PSK possédant 8 phases est multipliée par 2 dans le circuit D2 de multiplication par 2, on obtient une onde PSK possédant 4 phases comme représenté dans la figure 4c. Lorsque l'onde porteuse de référence est aussi multipliée par 2 par le circuit D5 de multiplication et est déphasée par le déphaseur PS1 1 de façon que sa phase soit représentée par le vecteur c_ de la figure 4c, puis qu'elle est appliquée au détecteur de phase PDI1, on obtient des signaux de sortie dont les valeurs sont représentées dans la colonne du signal de sortie c dans le tableau 2. De même, lorsque l'onde PSK possédant 4 phases est multipliée par 2 dans le circuit de multiplication D3» alors que l'onde porteuse de référence est multipliée par 2 et déphasée uar le déphaseur PS12 de façon que sa phase soit représentée par le vecteur d dans la figure 4c, puis qu'elle est appliquée au détecteur de phase PD12, on obtient des signaux de sortie représentés dans la colonne du signal de sortie d du tableau 2. C'est-à-dire que l'on obtient 4 signaux de sortie pour chaque phase et que ces signaux de sortie permettent la discrimination des 16 phases. Tableau 2. Phase Sortie a b c d 1 1 1 1 1 2 1 1 1 0 3 1 1 0 1 4 1 1 0 0 5 1 0 1 1 6 1 0 1 0 7 1 0 0 1 8 1 0 0 0 9 0 1 1 1 10 0 1 1 0 11 0 1 0 1 12 0 1 0 0 13 0 0 1 1 14 0 0 1 0 15 0 0 0 1 16 0 0 0 0 35 Dans le dispositif de détection synchrone suivant l'invention, on peut obtenir n signaux de sortie pour 40 chaque phase de l'onde PSK possédant 2n phases en répétant 71 29213 5 2102160 l'opération de multiplication par 2, comme mentionné ci-dessus, jusqu'à ce que l'onde PSK possède 2 phases, de sorte que l'on peut discriminer 2n phases à l'aide de n signaux de sortie. En outre, on peut aussi obtenir n signaux de sortie lorsque la détection synchrone est réalisée au moyen de l'onde porteuse de référence correspondant aux vecteurs _c et d ' de la figure 4c lorsque celle-ci possède 4 phases après la répétition de l'opération de multiplication par 2. Par conséquent, comme pour l'onde PSK possédant 2n phases, on peut discriminer de façon simple 2n phases à l'aide de signaux de sortie possédant n bits si l'opération de multiplication est répétée jusqu'à ce que l'on obtienne 4 phases. On va maintenant décrire le schéma du dispositif suivant l'invention qui est représenté dans les figures 5a-5b. Dans les figures 5a_5b les éléments identiques sont désignés par les mêmes références que dans la fLgure 3» Les bornes A-H de la figure 5a sont reliées aux bornes A'-H' de la figure 5b. Les références H3-H8 désignent des circuits hybrides. Les signaux appliqués du côté primaire des transformateurs de ces circuits hybrides sont divisés du côté secondaire et sont transmis à l'amplificateur de l'étage suivant. Ces circuits hybrides possèdent une excellente caractéristique de fréquence en fonction des variations d'amplitude et des variations de phase ainsi qu'un excellent isolement entre les deux bornes du côté de la sortie (côté secondaire). Les circuits hybrides H3, H4 et H5 sont utt .lises pour diviser les signaux PSK et les circuits hybrides Hô, H7 et H8 sont utilisés pour diviser l'onde porteuse de référence. Les références AMP1-AMP14 désignent des amplificateurs qui sont utilisés pour maintenir les signaux PSK ainsi que l'onde porteuse de référence à un niveau souhaité, Ces amplificateurs AMPt—AMP14 sont constitués par des amplificateurs à transistors à deux étages du type émetteur commun. Ces amplificateurs possèdent une excellente caractéristique de fréquence ainsi qu'une excellente caractéristique de distorsion (par exemple amplitude/conversion de phase). En outre, la borne + de la source d'alimen 71 2921 î 6 2102160 tation des amplificateurs de commande, non représentée dans les figures, est branchée au point indiqué par la référence +. Les références D1-D6 désignent des circuits de multiplication par Z pour les signaux PSK et pour l'onde porteuse. Ces circuits D1-D6 de multiplication par 2 sont des circuits redresseurs à deux alternances dans lesquels on utilise 2 diodes. Le premier étage est constitué par un transformateur destiné à répartir les signaux dans les 2 diodes. Les circuits D>-D6 de multiplication par 2 possèdent une excellente caractéristique de fréquence dans la bande de fréquence souhaitée, une excellente caractéristique d'intermodulation et une excellente caractéristique d'amplitude/ conversion de phase; Les références BPF1-BPF6, désignent des filtres passe-bande qui sont utilisés pour supprimer les signaux parasites après la multiplication réalisée par les circuits de multiplication, et ces filtres sont constitués par des filtres du type T. Les références PS9-PS12 désignent des déphaseurs qui sont utilisés pour régler les phases de l'onde porteuse de référence dans les positions représentées dans lea figuras 4a-4d, ces déphaseurs étant constitués par des lignes à retard. Les références PD9-PD12 désignent des détecteurs de phase. Ces détecteurs de phase fournissent la différence de phase existant entre un signal PSK et l'onde porteuse de référence, sous la forme d'une varintion d'amplitude de la tension de sortie. C'est-à-dire que lorsque la différence de phase est ^ on obtient à la sortie une tension proportionnelle à cos 6 . Comme représenté dans la figure, ces détec'» teurs de phase sont du type symétrique et comportent 4 diodes. On utilise des détecteurs de phase possédant d'excellentes , caractéristiques de fréquence et de suppression de l'onde porteuse. Les références LPF9-LPF12, désignent des filtres passe-bas. Chacun de ces filtres passe-bas prélèvent la partie de faible fréquence, c'est-à-dire la composante de bande de base, des signaux de sortie des circuits PD9-PD12 et la transmet en tant que signaux de sortie a-d. Ces filtres passe-bas sont constitués par des filtres de type T. 71 29213 2102160 Comme on l'a vu ci-dessus, le dispositif de détection synchrone suivant l'invention permet de discriminer une onde PSK possédant 2n phases au moyen d'un nombre minimal de signaux de sortie comportant n bits. Par conséquent, la réalisation du circuit logique de sortie est simplifiée. Bien que suivant l'invention un nombre de filtres passe-bas égal à celui des circuits de multiplication par 2 soit nécessaire, le nombre des déphaseurs, des détecteurs de phases et des filtres passe-bas est moins important que celui utilisé dans un dispositif classique comme représenté dans la figure 1, les positions de réglage de phase sont moins nombreuses et il est possible de les régler indépendemment. De ce fait, le réglage de phase est très simplifié. En outre, étant donné que le nombre des bornes de sortie est faible, le nombre de circuits de mise en forme nécessaires après la détection est plus faible de sorte que l'on obtient une simplification remarquable de tout l'ensem-ble par rapport au dispositif classique. 7t 29213 s 2102160 REVENDICATION 1. Dispositif de détection synchrone, caractérisé par le fait qu'il comporte plusieurs circuits de multiplication qui multiplient successivement par 2 la fréquence 5 des signaux polyphasés PSK (signaux manipulés par déplacement de phase), plusieurs autres multiplicateurs qui multiplient la fréquence de l'onde porteuse de référence en fonction du nombre de multiplications des signaux PSK, et plusieurs détecteurs de phases qui détectent la différence de phase entre les signaux 10 PSK non multipliés et les ondes porteuses de référence non multipliées ainsi que la différence de phase entre les signaux de sortie des multiplicateurs des signaux PSK et des multiplicateurs de l'onde porteuse de référence.