FR 2103520 A1 19720414 FR 7130807 A 19710825 71 30807 1 2103520 La présente invention concerne un procédé de fabrication d'un dispositif à semi-conducteur monolithique selon lequel on dépose sur une surface entière d'une masse semi-conductrice une première couche sensiblement continue et uniforme contaminée 5 avec une impureté d'un premier type, on forme dans cette première couche plusieurs vides, on dépose sur la première couche et dans les vides une seconde couche, on chauffe la structure jusqu'à une température élevée suffisante pour provoquer la diffusion de l'impureté de la première couche vers la masse de semi-10 conducteur, et on forme en dessous des vides dans la première couche un dessin de zones localisées ayant un second type de sem;^-conductivité. Dans la fabrication de divers dispositifs à semi-conducteur on souhaite former plusieurs zones localisées espacées 15 ayant un premier type de semi-conductivité dans une couche relativement fortement dopée, ayant l'autre type de semi-conductivité et qui s'étend sur toute la surface supérieure de la plaquette. De telles structures sont habituellement fabriquées par le procédé de force brute qui consiste à introduire sélectivement une 20 concentration très élevée d'impuretés du premier type de conduc-tivité où les zones localisées sont souhaitées et à se baser sur une surcompensation afin de convertir des parties de la couche en zones ayant le premier type de conductivité. Ainsi qu'il est bien connu, ce procédé implique néces-25 sairement des relations entre des concentrations superficielles et des profondeurs de diffusion qui sont souvent indésirables. Même si les limitations en ce qui concerne la concentration superficielle et la profondeur de diffusion ne sont guère gênantes dans un cas particulier, on sait également qu'line fraction sou-30 vent appréciable des impuretés de la couche migrent en amont des impuretés formant des zones. En raison de cet effet bien connu, on n'obtient pas aisément une pénétration complète des zones dans la couche. On peut éviter ces problèmes simplement en formant_ 35 côte à côte des zones ayant le premier type de semi-conductivité et des zones ayant le second type de semi-conductivité au lieu de former d'abord une couche non sélective sur l'entièreté de la surface, puis en tentant d'introduire une concentration plus élevée de différentes impuretés dans des parties localisées de la couche. Malheureusement, jusqu'à présent la formation côte à 71 30807 2 2103520 côte de zones de conductivités alternées a été habituellement obtenue en utilisant deux ou plusieurs phases de masquage successives. Comme la tendance actuelle est de réaliser des dispositifs à semi-conducteur de dimensions toujours plus petites, il devient 5 de plus en plus difficile de réaliser l'alignement des masques successifs avec la précision requise. En conséquence on pourrait obtenir un accroissement notable du rendement de production si l'on pouvait éviter ne fut-ce qu'une seule phase de masquage au cours du procédé de fabrication. 10 L'invention a donc pour objet un procédé de fabrica tion d'un dispositif à semi-conducteur tel que défini plus haut, caractérisé en ce que la masse semi-conductrice a un premier type de semi-conductivité et en ce que la seconde couche est constituée d'une matière qui peut être éliminée par réaction chi-15 mique dans une solution qui n'attaque pas 1^ masse semi-conductri ce et la première couche et qui empêche les impuretés de la première couche de se trouver introduites sous les vides pendant la phase de chauffage. Ce procédé implique l'utilisation d'un masque d'oxyde 20 dopé pour obtenir sélectivement les impuretés à partir d'une phase solide et également d'un masque pour permettre d'introduire Sélectivement des impuretés formant des zones à partir d'une phase solide ou d'une phase gazeuse. Un stade important du procédé consiste à utiliser ion 25 revêtement formé de façon non sélective sur le masque d'oxyde dopé pendant la formation de la couche afin d'empêcher des impuretés formant des zones de se trouver introduites dans des zones indésirables sous les vides présents dans ledit masque. L'invention apparaîtra plus clairement à la lecture de 30 la description qui va suivre, faite en regard des dessins joints sur lesquels: - la figure 1 est une vue en plan d'une fraction d'une plaquette de circuit intégré à semi-conducteur fabriquée suivant la première forme de réalisation de l'invention; 35 - les figures 2 à 6 sont des vues en coupe transversa.- le dans la plaquette de la figure 1 à divers stades successifs du procédé de fabrication; - la figure 7 est une vue en plan d'un transistor et de fractions de deux transistors adjacents fabriqués suivant line deuxième forme de réalisation de l'invention; 71 30807 3 2103520 - la figure 8 est une vue en coupe transversale suivant 8-8 sur la figure 7; - les figures 9 à 11 sont des vues en coupe transversale dans la plaquette de la figure 7 à divers stades marquants du 5 procédé de fabrication. Quoiqu'elle soit applicable d'une façop. générale à la fabrication de dispositifs à semi-conducteur, l'invention telle que définie plus haut sera décrite en détails sur deux formes de réalisation spécifiques qui sont actuellement considérées com-10 me particulièrement avantageuses. Les figures 1 à 6 illustrent une partie d'une plaquette de semi-conducteur fabriquée suivant la forme de réalisation actuellement préférée du procédé selon l'invention. La figure 1 montre en plan une résistance 21 et un transistor 31 typiques 15 fabriqués dans une partie 11 d'une plaquette de semi-conducteur monocristallin. Les traits pleins délimitent des fenêtres de contact formées dans une couche isolante par procédé photolithographique courant. Une zone résistive 27 est délimitée par les traits 20 interrompus 24, cette zone étant entourée par une zone 25 qui se trouve délimitée par la ligne en trait interrompu 26 et représente une zone isolante. Le transistor 31 comprend une zone d'émetteur délimitée par la ligne 36, une zone de base délimitée par la ligne 38 et une zone de collecteur 40 délimitée entre les 25 lignes 38 et 39. La plage 32 représente une fenêtre de contac-d'émetteur, les plages 33 et 34 représentent des fenêtres de contact de base et la plage 35 représente une fenêtre de contact de collecteur. Les figures 2 à 6 montrent des coupes transversales 30 dans la plaquette de semi-conducteur 11 à divers stades du procédé de fabrication. La figure 2 illustre le stade initial de formation des zones 42 et 43, de cnnductivité de type N à résistivi-té relativement faible, dans la surface de la masse de silicium monocristallin 41 qui peut être une partie d'une plaquette de 35 type P obtenue par contamination par du bore afin de réaliser une résistivité sensiblement uniforme de 5 ohms-centimètres environ. Après formation des zones 42 et 43» une couche épita-xiale 44, de type P, se trouve déposée sur la surface de la masse 41 et sur les zones 42 et 43 qui sont ainsi recouvertes;, 71 30807 4 2103520 puis des zones 46 et 489 appelées zones de contact profond, sont formées dans la couche épitaxiale 44s par exemple par un procédé de diffusion ou d'implantation d'ions. Les zones 46 et 48 sont annulaires, leur forme latérale étant réglée en sorte 5 d'intersecter les parties marginales des zones 42 et 43. Les zones 46 et 48 sont typiquement relativement fortement dopées, par exemple en sorte d'avoir une concentration superficielle 20 d'environ 10 atomes de phosphore par centimètre cube. Une fois que l'on a obtenu la structure illustrée à la 10 figure 2, on diffuse des impuretés de type P non sélectivement dans la surface de la plaquette afin de réaliser un profil d'impureté progressif en sorte de favoriser le rendement du transistor et d'empêcher la recombinaison superficielle des porteurs de charges minoritaires. 15 L'invention peut être utilisée pour contribuer à faci liter la réalisation de ce profil d'impureté progressif et surtout à faciliter la réalisation subséquente d'une zone d'émetteur de type N localisée s'étendant à partir de la surface et contiguë à ce profil d'impureté en même temps qu'elle entoure 20 celui-ci. La figure 3 montre une couche d'oxyde dopé 51 formée sur la surface de la plaquette. La couche 51 est d'abord formée en déposant non sélectivement une couche continue de 0,2 micron environ d'oxyde de silicium dopé avec du bore, par exemple par 25 décomposition pyrolithique de silane (SiH^) dans une atmosphère contenant du bore, là plaquette étant maintenue à une température de 300°C à 400°C environ pendant 30 minutes approximativement. Par procédé photolithographique courant on forme ensuite des vides 32 et 35 dans la couche 51 * Le vide 35 est une fenêtre 30 de contact de collecteur en forme d'anneau, le vide 32 est une fenêtre de contact d'émetteur. Chaque vide sert à permettre l'introduction sélective subséquente d'impuretés de type N dans le semi-conducteur et à constituer des ouvertures de contact à travers lesquelles un contact électrique à faible résistance 35 peut ensuite être réalisé sur les parties de la surface du semiconducteur sous-jacent. A ce stade du procédé, la couche 51 présentant des vides constitue ce que l'on appellera un masque d'oxyde dopé 51. On a découvert qu'il est particulièrement avantageux de revêtir ledit masque d'un revêtement 61 (voir figure 4) cons- 71 30807 5 2103520 titué d'une matière appropriée avant que l'on ne procède à la diffusion d'impuretés du masque dans la couche 44. Le but principal du revêtement 61 est d'empêcher les impuretés de bore provenant du masque de migrer vers les vides pendant le cycle de 5 chauffage de diffusion. Il est déjà connu de recouvrir un masque d'oxyde dopé pendant un processus de diffusion. Pour ce faire, toutefois, les spécialistes utilisent habituellement un second oxyde dopé ou non. Cette façon de faire est désavantageuse car le revêtement 10 dans ce cas ne peut être facilement éliminé sans avoir recours à une deuxième phase photolithographique. L'invention est basée en partie sur le fait qu'il a été constaté que le revêtement 61 doit être essentiellement constitué d'une matière qui peut être aisément éliminée par réaction chimique dans une solution qui n'atta-15 que pas de façon appréciable le masque 51 ni une partie quelconque du semi-conducteur. Pour constituer le revêtement 61 on peut utiliser avantageusement une couche de 0,18-0,20 micron d'épaisseur de nitrure de silicium ou d'oxyde d'aluminium, ces deux composés étant attaqués par l'acide phosphorique chaud (à 180°C 20 environ). Après avoir formé la couche 61 l'ensemble est chauffé 9 a \ine température suffisante pour introduire une quantité voulue de bore du masque dans le semi-conducteur9 et ce jusqu'à une profondeur voulue. Par exemple, avec un oxyde ayant une con-21 25 centration de 10 atomes de bore environ par centimetre cube, un chauffage jusqu'à une température d'environ 875°C pendant 30 minutes environ produit une zone diffusée de 092 micron envi- 19 ron ayant une concentration superficielle d'environ 10 atomes de bore par centimètre cube, 30 II faut remarquer que la concentration des impuretés dans l'oxyde dopé est avantageusement réglée en sorte que la concentration résultante des impuretés diffusées dans le semiconducteur soit insuffisante pour inverser le type de conduc-tivité des zones de contacts profonds 46 et 48 (type N). 35 Après diffusion de la quantité voulue d'impuretés du masque 51 dans le semi-conducteur le revêtement de nitrure de silicium 61 est éliminé par immersion dans l'acide phosphorique (H^PO^) à environ 160°C-180°C. Etant donné que l'acide phosphorique chaud n'attaque l'oxyde dopé et le semi-conducteur qu'à line vitesse négligeable par rapport à celle avec laquelle il 71 308Ô7 6 2103520 attaque le nitrure de silicium ou l'oxyde d'aluminium, l'élimination de la couche 61 peut se faire sans dégrader la structure sous-jacente et sans faire appel à un processus photolithographique très critique. 5 La figure 5 montre la structure obtenue après élimina tion de la couche 61. Gn remarquera que les vides 32 et 35 ont été réouverts sans faire usage d'un processus photolithographique sélectif. La ligne 62 représente schématiquement la profondeur jusqu'à laquelle ont pénétre les impuretés de bore du masque pen-10 dant le cycle de chauffage décrit ci-dessus. Après élimination de la couche 619 la structure est soumise à l'action d'une atmosphère chargée d'impuretés de type N, par exemple du phosphore, principalement pour former une zone d'émetteur 36 à travers le vide 32, comme le montre la figure 6. 15 Toutefois9 étant donné qu'un procédé photolithographique est requis pour former le vide 32, on peut, moyennant un accroissement négligeable de la complexité du masque photolithographique.» former le vide annulaire 35 comme montré sur le dessin en sorte que les impuretés formant l'émetteur de type N se trouvent égale-20 ment diffusées dans la zone de contact profond 48 afin de compenser l'effet des impuretés de type P introduites dans ces zones pendant le cycle de chauffage décrit plus haut. On adoptera avantageusement ce processus dans les cas où l'on désire obtenir une résistance série minimale pour le collecteur comme c'est le 25 cas dans les circuits logiques sans saturation à faible dissipation; ce processus peut également être utile lorsque l'on désire line capacité de jonction collecteur-base minimum et une tension de claquage collecteur-base maximum. Les impuretés de phosphore peuvent être introduites 30 à partir d'une phase solide en déposant de façon non sélective un second masque d'oxyde dopé 51 » puis en chauffant la structure» ou bien à partir d'une phase gazeuse par un procédé bien connu dans le domaine de l'art. Quel que soit le procédé adopté» le masque sert de masque de diffusion en sorte que le phosphore ne 35 soit introduit sélectivement dans le semi-conducteur qu®à travers les vides 32 et 35» Evidemment, le masque 52 peut également être rendu suffisamment épais pour servir de masque à travers lequel les impuretés de phosphore peuvent être implantées sélectivement suivant un processus bien connu dans le domaine de l'art. Habituellement, cependant, les impuretés de phosphore 71 30807 7 2103520 peuvent être introduites à partir d'une phase gazeuse par difftr-sion à une température de 930°C approximativement pendant 90 minutes environ jusqu'à ce qu'on ait atteint une concentration 21 superficielle d'environ 10 atomes de phosphore par centimètre 5 cube. Après diffusion du phosphore, le verre phosphoreux restant éventuellement peut être éliminé par attaque brève dans de l'acide fluorhydrique dilué (dilution 100:1 environ). Le dernier stade du procédés illustré à la figure 6, consiste à ménager les fenêtres de contacts 22 et 23 pour la 10 résistance 21 et les fenêtres de contacts de base 33 et 34 pour le transistor 31 à l'aide d'un second processus de masquage photolithographique. Divers montages peuvent être adoptés pour former les électrodes à travers les fenêtres de contacts et pour réaliser les interconnexions entre les réseaux intégrés d'élé-15 ments fonctionnels. Une technique particulièrement avantageuse à cet effet est celle des conducteurs-poutres. On voit que le procédé selon l'invention ne requiert aucun processus photolithographique. De plus, ce procédé permet d'éviter les relations précitées entre les concentrations super-20 ficielles et d'éviter la migration d'impuretés de type P sous les zones d'émetteur de type N. Ce faisant, on réalise une structure améliorée moyennant le stade supplémentaire, d'exécution très simple, consistant à déposer et à éliminer de façon non sélective le revêtement qui recouvre le masque d'oxyde dopé. 25 Une seconde forme de réalisation est illustrée par les figures 7 à 10. Il s'agit d'une simple structure auto-isolée. La figure 7 montre en plan un transistor typique 71 et des parties de deux transistors similaires adjacents 72 et 73 dans une portion 74 de plaquette de semi-conducteur monocristallin. Les 30 traits pleins délimitent des électrodes métallisées qui établissent un contact électrique avec les transistors; les lignes en trait interrompu délimitent les positions de jonctions PN sous la surface d'une couche diélectrique de passivation, par exemple ion oxyde, qui recouvre les régions du semi-conducteur sauf où les 35 électrodes se trouvent en contact électrique avec ces régions de semi-conducteur. Les lignes en trait interrompu indiquent les limites des diverses zones de semi-conducteur qui constituent les transistors. Le transistor 71, en particulier, comprend une zone rectangulaire délimitée par le rectangle 75 et se trouvant en 71 30807 8 2103520 contact électrique avec l'électrode métallique 76; une zone de base délimitée par le rectangle 77 et se trouvant en contact électrique avec l'électrode métallique 78s et une zone de collecteur annulaire comprise entre les rectangles 77 et 79 et se trou-5 vant en contact électrique avec les électrodes métallique 80 et 81. Pour la simplicité on n'a représenté qu'une partie des transistors adjacents 72 et 73. La figure 8 est une coupe transversale dans la plaquette de la figure 7. Une première tension de polarisation V1 est 10 connectée aux électrodes de collecteur 80 et 81, une seconde tension de polarisation Vg est connectée à l'électrode base 78 et l'électrode d'émetteur 76 est connectée à la masse. La tension Vg est typiquement de l'ordre de 0,7-0,8V et la tension est un peu plus élevée, par exemple 1-5V, de telle sorte que la région 15 de déplétion 84 s'étendant à partir de la zone de collecteur 82 s'étend complètement sous le semi-conducteur entouré latéralement par la zone 82. On voit qu'une fois que cette région de déplétion se rejoint sous le semi-conducteur, celui-ci se trouve isolé électriquement de la matière de type P qui entoure la 20 zone 82. De plus, la région de déplétion 84 collecte les porteurs de charge émis par la zone 83. La structure d'un dispositif tel que représenté aux figures 7 et 8 est intéressante en ce qui concerne l'invention. En premier lieu, la partie monocristalline 85, de type P, doit 25 être légèrement dopée afin de permettre line large extension de la région de déplétion 84 avec une tension appliquée minimale. En second lieu, il faut une partie superficielle 86, de type P plus fortement dopée, pour réduire l'appauvrissement latéral de la charge d'espace, pour maintenir la région 84 à l'écart de 30 l'interface entre le semi-conducteur 86 et le diélectrique de passivation 87 lorsque la génération superficielle de porteurs de charge minoritaires pourrait affecter préjudiciablement le comportement des dispositifs, et pour constituer une barrière de portentiel qui empêche la diffusion de porteurs de charge minori-35 taises vers la surface où ils se recombineraient rapidement. En troisième lieu, les zones 82 et 83, de type N+P doivent s'étendre entièrement à travers la partie superficielle 86 sans pousser les impuretés de type P par dessous, ce qui tendrait à faire croître la tension requise pour former la région de déplétion 84. 71 30807 9 2103520 Selon l'invention, une telle structure est fabriquée, comme le montre la figure 9, en déposant sur la surface d'une plaquette monocristalline 85, de type P légèrement dopé, une couche 88 d'oxycle dopé avec du bore jusqu'à ce qu'on ait atteint 21 5 une concentration d'environ 10 atomes par centimètre cube. Par procédé photolithographique courant on forme ensuite des vides 82A, 83A, 90 et 91 dans la couche 88 afin de permettre l'introduction sélective d'impuretés de type N. Une seconde couche 89 (voir figure 10) est ensuite dé- 10 posée de façon non sélective sur la couche 88 et dans les vides de celle-ci. La couche 89 est avantageusement contaminée avec du 23 phosphore jusqu'à une concentration très élevée telle que 10 atomes par centimètre cube, par exemple. Dans cette seconde forme de réalisation il ne faut pas prévoir de revêtement séparé 15 sur les couches d'oxyde dopé car les couches 88 et 89 empêchent mutuellement des impuretés de se trouver introduites dans des parties non voulues de la surface du semi-conducteur. Enfin la structure de la figure 10 est chauffée jusqu'à 930°C environ pendant 30 minutes environ afin de provoquer 20 la diffusion de bore de la couche 88 et de phosphore de la couche 89 dans le semi-conducteur. La figure 11 illustre la structure résultante. On remarquera que les zones de type N+ s'étendent davantage que les régions de type P car le phosphore diffuse un peu plus rapidement que le bore à une température donnée. On 25 remarquera aussi que la concentration de bore diffusé peut être modifiée indépendamment des concentrations de phosphore car les sources d'impuretés 88 et 89 sont séparées et car le phosphore ne doit pas surcompenser une région superficielle de type P fortement dopée, formée antérieurement. 30 On voit que ces avantages sont obtenus selon Ieinven tion sans avoir recours à un stade photolithographique de plus que ceux que requièrent les procédés connus. Après que les stades opératoires décrits plus haut ont été exécutés, des électrodes peuvent être formées par un 35 procédé connu quelconque. Il est bien évident que de nombreuses variantes peuvent être apportées par l'homme de l'art; c'est ainsi que, par exemple, les types de conductivité peuvent être interchangés selon des principes bien connus. 71 30807 10 2103520 REVENDICATIONS. 1.- Procédé de fabrication d'un dispositif à semi-conducteur monolithique selon lequel on dépose sur une surface entière d'une masse semi-conductrice une première couche sensiblement 5 continue et uniforme contaminée avec une impureté d'un premier type, on forme dans cette première couche plusieurs vides, on dépose sur la première couche et dans les vides une seconde couche, on chauffe la structure jusqu'à une température élevée suffisante pour provoquer la diffusion de l'impureté de la première cou- 10 che vers la masse de semi-conducteur, et on forme en dessous des vides dans la première couche une structure de zones localisées ayant un second type de semi-conductivité, caractérisé en ce que la masse semi-conductrice a un premier type de semi-conductivité et en ce que la seconde couche est constituée d'une matière qui 15 peut être éliminée par réaction chimique dans une solution qui n'attaque pas la masse semi-conductrice et la première couche et qui empêche les impuretés de la première couche de se trouver introduites sous les vides pendant la phase de chauffage. 2.- Procédé suivant la revendication 1, caractérisé 20 en ce que la seconde couche est constituée d'une matière choisie dans le groupe contenant le nitrure de silicium et l'oxyde d'aluminium . 3.- Procédé suivant la revendication 1, caractérisé en ce qu'on forme, adjacentes à la surface de la masse, plusieurs 25 zones localisées séparées ayant le second type de semi-conducti-vité avant de procéder au dépôt de la première couche. 4.- Procédé suivant la revendication 3, caractérisé en ce que la concentration des impuretés dans la première couche est telle que les impuretés introduites dans la masse de semi-conduc- 30 teur pendant la phase de chauffage sont insuffisantes pour convertir une partie quelconque des zones localisées séparées en régions ayant le premier type de semi-conductivité. 5.- Procédé selon la revendication 1, caractérisé en ce qu'on forme dans au moins une partie sélectionnée d'une première 35 surface principale d'un corps de semi-conducteur ayant un premier type de conductivité, une première structure comprenant au moins une zone ayant un second type de conductivité, on dépose une couche épitaxiale de matière semi-conductrice ayant un premier type de semi-conductivité sur la première surface principale, on forme dans la couche épitaxiale une seconde structure de zones de 71 30807 11 2103520 contacts profonds ayant ton second type de semi-conductivité, cette seconde structure étant disposée en sorte qu'au moins une des zones de la seconde structure intersecte le pourtour entier d'au moins une des zones de la première structure, on forme sur la sur-5 face entière de la couche épitaxiale et en contiguité avec celle-ci la première couche constituée d'oxyde de silicium dopé avec une impureté du premier type, on forme plusieurs vides dans l'oxyde dopé disposé sur une zone de la première structure, on forme la seconde couche sur la première et sur les vides qui y ont été 10 formés, on chauffe jusqu'à une température suffisante pour provoquer la diffusion des impuretés de la couche d'oxyde dopé dans la surface de la couche épitaxiale, et on forme la structure de zones du second type de conductivité en dessous des vides dans la couche d'oxyde dopé jusqu'à une profondeur inférieure à celle 15 jusqu'où s'étendent les impuretés du premier type provenant de la couche d'oxyde dopé. 6.- Procédé suivant la revendication 5, caractérisé en ce qu'on élimine la seconde couche sans processus photolithographique sélectif, par réaction chimique dans une solution 20 qui attaque la seconde couche, mais qui n'attaque pas de façon appréciable la matière semi-conductrice et l'oxyde dopé après la phase de chauffage et avant de former la structure de zones du second type de conductivité. 7.- Procédé suivant la revendication 5, caractérisé 25 en ce que la seconde couche consiste essentiellement en nitrure de silicium et en ce que la solution consiste en acide phosphorique.