FR 2101189 A1 19720331 FR 7128197 A 19710802 71 28197 1 2101189 La présente invention concerne les mémoires à semi-conducteur. Un dispositif de mémoire de ce genre faisant appel à des transistors semi-conducteurs à ozyde métallique (MOS) est décrit dans un article "Commutateur activé par Faisceau d'Electrons et Mémoire as-g sociée" par N.C.MacDonal et E.T.Everliart, publié dans la revue intitulée "Proceedings of the Institute of llectrical and Electronics Eugineers", Toi. 56, N° 2 de Février 1968 (pages 158 à 168)• Une caractéristique du dispositif de mémoire décrit dans cet article est que l'on peut effectuer une lecture non destructive en 10 utilisant un faisceau d'électrons de sorte que, dans une mémoire comprenant un réseau de dispositifs individuels, il n'est pas nécessaire de faire appel à des circuits de sélection compliqués. Toutefois, le dispositif décrit dans l'article a l'inconvénient que la lecture est relativement lente car un temps est nécessaire pour 15 une opération de rappel ou de rétablissement après chaque lecture et une structure MOS très eoropliquée est nécessaire pour faciliter la lecture par faisceau. Le but de l'invention est de réaliser un dispositif de mémoire à semi-conducteur permettant d'effectuer une opération de lecture 20 non destructive, en faisant appel à un faisceau ou rayon d'électrons, dispositif éliminant l'inconvénient en question. En conséquence, la présente invention vise un dispositif de mémoire à semi-conducteur comprenant un corps semi-conducteur d'un premier type de conductivité avec une première et une seconde zone 25 d» un second type de conductivité, une couche isolante sur la surface de ce corps et s'étendant sur une aire de cette surface entre les première et seconde zones et une électrode de commande prévue sur cette couche isolante, mémoire dans laquelle le potentiel de seuil nécessaire pour application à cette électrode de commande 30 pour induire un circuit conducteur entre lesdites zones peut être réglé à l'un ou l'autre de deux niveaux de seuil déterminant un premier et un seconâraans lesquels le dispositif peut se trouver le dispositif comportant en outre un organe de détection de courant destiné à détecter un flux de courant entre lesdites zones, 35 la mémoire étant caractérisée par une source de faisceau d'électrons et par ion dispositif de commande servant à diriger vers la première zone un faisceau dérivé de ladite source ; par des moyens servant à appliquer un potentiel d*e2ploration à l'électrode de commande, ledit potentiel possédant une valeur intermédiaire entre 40 les deux niveaux de seuil ; la disposition étant telle qu'en fonc- 71 2à\lï •* ,• i "î tionnement, le courant détecté par l'organe de détection soit indicatif de l'un des deux états en question dans lesquels se trouve le dispositif. On a représenté aux dessins ci-o'oints une forme non limitative 5 de réalisation de l'invention et dans ces dessins : Fig. 1 est un dispositif semi-conducteur à oxyde métallique ; Fig. 2 représente une série de formes d'ondes faisant comprendre comment un bit binaire peut être inscrit dans le dispositif de la Fig. 1 ; 10 Fig» 3 représente une série de formes d'ondes permettant de comprendre comment un bit binaire peut être effacé du dispositif de la Fig. 1 ; Fig. 4 est un schéma permettant de comprendre comment un bit binaire inscrit dans le dispositif de la Fig. 1 peut être lu de 15 façon non destructive dans ce dispositif ; Fig. 5 représente d'une manière générale la mémoire à accès par faisceau ; Fig. 6 montre la cible ou anticathode de la Fig. 5 ; Fig. 7 est une coupe selon la ligne 7-7 de la Fig. 6 avec les 20 connexions prévues entre les diverses pièces de la cible ; Fig. 8 est une vue d'une section de ladite cible ; Fig. 9 est un schéma montrant des parties éclatées de la section de Fig. 8 ; Fig. 10, 11, 12 et 13 sont des coupes selon les lignes 10-10, 25 H-ll, 12-12 et 15-13 de la Fig. 9 respectivement ; Fig. 14 est un schéma-bloc du circuit logique destiné à la mémoire de la Fig» 5. Avant de décrire la mémoire proprement dite, on rappellera certains principes de fonctionnement d'une telle mémoire. On se 33) référera à cet effet à la Fig. 1 qui montre un transistor 10 à semi-conducteur et oxyde métallique (M0S) avec canal de renforcement P. Ce transistor 10 est constitué par un substrat 12 en silicium dopé N qui présente deux zones 14 et 16 de silicium dopé F diffusées dans le substrat. Au-dessus de ce dernier et des zones 14 et 35 16, se trouve une couche d'oxyde 18 qui peut être de l'oxyde de silicium. Enfin, au-dessus de cette couche 18 est placé un métal 20, tel que l'aluminium. Une paire de conducteurs 22, 24 sont reliées respectivement au métal 20 et à la zone 16. Une résistance de charge 26 est inte3> 40 calée entre la ligne 24 et la masse. Le substratv12 est également 71 2 ÔV97 s 2101189 relié à la masse. Dans ce qui suit, on désignera la zone 14 comme étant l'utilisation ou drain, la zone 16 étant la source et le matériau métallique 20 la porte.. Le transistor 10 comprend une certaine tension de seuil qui y 5 est naturellement associée. Cette tension peut être de l'ordre de -3 à -4 volts. Si une tension ayant une valeur plus grande que la tension de seuil du transistor 10 est appliquée à la porte 20, par la ligne 22, on obtiendra une voie conductrice de résistance relativement faible (de l'ordre de 25 kilohms) ou un canal entre le 10 ârain 14 et la source 16, à travers le substrat 12 dans la zone qui est voisine de la couche d'oxyde 18. Toutefois, si la tension appliquée à la porte 20 par la ligne 22 a une valeur inférieure à la tension de seuil du transitor 10, la voie conductrice entre le drain 14 et la source 16 donnera une résistance extrêmement élevée 15 (de l'ordre de 100 meghoms) et sera pour tous les buts pratiques un circuit ouvert. Le transistor 10 peut être utilisé comme élément de mémoire si l'on peut faire varier la tension de seuil de telle façon qu'elle puisse être contrôlée soit au-dessus, soit au dessous d'une certai-20 ne tension qui doit être appliquée à la porte 20. De cette manière, chaque fois que cette tension donnée est appliquée à la porte 20, il y aura soit conduction entre le drain 14 et la source 16, soit aucune conduction entre ces deux éléments. Dans le premier cas, la voie conductrice peut être utilisée pour représenter un bit "O" lo-25 gique et dans le second cas, l'absence de voie conductrice peut être utilisée pour représenter un bit nlw logique. On a constaté que si l'on dirige un faisceau d'électrons sur la porte 20 du transistor 10, en appliquant simultanément une tension donnée à la porte 20, la tension de seuil du transistor 10 30 peut être modifiée en fonction de l'intensité du faisceau et de la valeur de la tension de porte. Par exemple, quand le transistor 10 est un dispositif M0S à canal P et qu'une tension positive est appliquée à la porte 20, la tension de seuil pourra varier de -3 volts à -60 80 volts environ. Ainsi, un moyen par lequel un bit 35 peut être inscrit dans le transistor 10 sera d'appliquer une certaine tension à la ligne ou borne 22 et d'appliquer aussi tin faisceau d'électrons à la porte 20 s'il est désiré de modifier la tension de seuil, ou de ne pas appliquer le faisqeau d'électrons à la porte 20 si l'on désire maintenir la tension de seuil à sa valeur 40 présente • 71 28197 4 2101189 Le changement ou décalage de la tension de seuil du dispositif MOS 10, en recevant le bombardement d'électrons, a été expliqué par une accumulation d® charge positive induite ou bouchon à ^interface entre le substrat 12 et la couche d'oxyde métallique 18» Bien 5 que le mécanisme de ce processus ne soit pas complètement expliqué, on décrira un modèle simplifié dans ce qui suit. Ce modèle donne une explication satisfaisante pour l'observation expérimentale sur une échelle macroscopique» Si l'on considère le dispositif MOS 10 de la Jig. 1, on voit 10 qu'un faisceau d'électrons 11% est utilisé pour bombarder la porte métallique 20» Si l'énergie de ce faisceau est suffisamment élevée pour pénétrer dans la porte métallique 20 et si les électrons continuent à se propager dans la couche dîoxyde 18, des paires d'électrons sont engendrés par le processus de collision. Comme la 15 mobilité des trous à l'intérieur de la couche d^oxyde 18 est très petite par rapport à celle des électrons, on peut supposer que tous les trous sont "bouchés" immédiatement après leur formation et les électrons seront alors Uniquement des porteurs de charge mobile. S'il n'y a pas de champ électrique à l'intérieur de la couche 20 d'oxyde 18, il y aura neutralité de charge d'espace. En conséquence, lorsque le bombardement d'électrons est coupé, les paires de trous se recombinent et il n'y aura pas d'accumulation de charge d'espace où que ce soit dans la couche d'oxyde. Toutefois, s'il existe un champ électrique dans cette couche 18, par exemple en po-25 larisant positivement la porte 20 par rapport au substrat 12, les électrons libres se dirigeront vers la porte 20 et seront neutralisés en y entrant, far contre, l'existance d'une barrière d'énergie entre le substrat 12 et la couche 18 empêehe l'arrivée d'électrons à partir du substrat. Les trous bouchés près de l'interface entre 30 le substrat et la couche d'oxyde ne sont donc pas neutralisés et constituent une charge d'accumulation positive. A mesure que les électrons continuent à quitter la couche d'oxyde 18, l'accumulation de charge positive oontinue à se former. Le processus continue ainsi jusqu'à ce que la tension de polarisation baisse complètement 35 dans la zone de charge d'espace et un gradient de potentiel zéro s'établit dans le reste de la couche d'oxyde 18, de telle sorte que le flux d'électrons cesse. Quand l'équilibre est rétabli et si l?ir-radiation cesse avant que l'on arrête la tension de polarisation, tous les électrons se recombinent. Un manque d'électrons près de 40 l'interface entre le substrat 12 et la couche d'oxyde 18 fait en 71 28197 5 2101189 sorte que les trous bouchés ne sont pas neutralisés et il en résulte une couche de charge d!espace. Comme il n'y a pas plus d'électrons mobiles et que la couche d'oxyde 18 reste comme un isolant, il n'y a plus de,transport d'électrons et la charge d? espace reste g accumulée, jusqu'à un autre bombardement libère des électrons pour modifier l'état. L'effet de la charge d'espace à l'interface peut être traité en appliquant la théorie classique des MOS. Si la structure est sous forme d'un transistor à effet de champ, il augmente la tension 10 de seuil du dispositif. La valeur de la tension de seuil peut être ramenée à sa valeur d'origine si le bombardement est répété par application d'une tension négative à la porte 20. Un exemple typique serait un dispositif ayant sa tension de seuil portée d'environ -3 volts à environ'-60 volts ; ceci nëcessi-15 terait une tension de +4 volts appliquée à la porte 20 et une irradiation de 2 x 10-15 coulomb s/cin.2 avec un faisceau d'électrons de 5 kilovolts appliqué à la zone de canal. On réalise cela en appliquant à me zone de canal active de 0,0038 mm x 0,0038 mm, un faisceau de 5 microampères pendant 570 nanosecondes ou de 2,9 micro-20 ampères pendant une nanoseconde. Dans de telles conditions de faisceau, le nouveau seuil de tension peut être modifié en changeant simplement la tension de la porte 20. Il faut noter'que le changement de tension de seuil est réversible, qu'il peut être reproduit et qu'il est très stable. On peut l'inverser par un autre bombar-25 dement avec une tension négative. Dans le processus d'inversion, un temps court d'exposition est nécessaire, car la charge positive emmagasinée assiste l'effet du champ appliqué. La Fig. 2 représente une série de formes d'ondes illustrant graphiquement comment la tension de seuil peut être modifiée. La 30 Fig. 2A montre une tension de porte d'une valeur positive quelque peu arbitraire qui est appliquée par la ligne 3£ à la porte 20, tandis que la Fig. 2B représente le temps d'application du faisceau. Quand ces deux faits se produisent simultanément, les charges négatives dans la couche d'oxyde 18 tendent à se mouvoir vers la 35 couche 18, créant ainsi -une charge positive formée à l'interface entre le substrat 12 et la couche d'oxyde 18, jusqu'à ce qu'un certain maximum soit atteint. La Fig. 2C montre graphiquement cette charge Qs créée à l'interface en question. La tension de seuil du transistor 10 passe à son tour de sa valeur initiale (de l'ordre 40 de -3 volts) à une valeur augmentée (de lfordre de -20 à -80 volts) 71 28197 6 2101189 comme on le voit en Fig. 2D. En pratique cependant, la tension de seuil Y^ est limitée à la tension de percement de la couche d'oxyde 18. Avec une telle valeur élevée de tension de seuil Yt, le transistor 10 a reçu une inscription et contient alors un hit "1M. 5 Si l'on désire effacer le bit "1" emmagasiné dans le transis tor 10, on met en oeuvre un processus qui est pratiquement opposé au précédent. Plus précisément, lorsqu'on désire effacer un bit W1M du transistor 10, la tension appliquée à la porte 20 est amenée à être négative. De ce fait, la charge créée dans l'interface entre 10 la couche 18 et le substrat 12 est dissipée et la tension de seuil revient à sa valeur normale qui est d'environ -3 volts. En Fig. 3, on voit une série de formes d'ondes qui illustrent graphiquement le processus d'effacement. La Fig. 3A montre la tension négative appliquée à la porte 20, la Fig. 3B le faisceau d'é-15 lectrons qui est puisé à un temps déterminé. Comme le montre la Fig. 30, la charge Qg à l'interface entre la couche d'oxyde 18 et le substrat 12 diminue de sa valeur élevée à une valeur zéro, tandis qu'en Fig. 3D, on voit qu'à mesure que la charge diminue, la valeur de la tension de seuil Yt diminue également jusqu'à ce qu'elle 20 revienne à sa valeur initiale qui est d'environ -3 volts. Si un bit "0" a été inscrit dans le transistor 10, (c'est-à-dire si V-fc est maintenue à sa valeur initiale par l'absence de faisceau appliqué à la porte 20) > il n'est pas nécessaire d'arrêter le faisceau quand il est appliqué au transistor. L'application du 25 faisceau conjointement à celle d'une tension négative à la porte 20 n'aura pas d'effet sur la tension de seuil Yt, car il n'y a pas création de charge pouvant être dissipée. Si l'on désire lire le bit logique emmagasiné dans le transistor 10, on décale le faisceau d'électrons de la porte 20 à la zone 30 de drain 14. Le faisceau agit alors comme source de courant connectée au drain 14. Si la tension de seuil Yt du transistor 10 est plus faible que la tension de lecture appliquée à la porte 20, une voie conductrice de résistance de canal relativement faible est créée entre le drain 14 et la source 16. Il en résulte un courant 35 par la résistance 26, ainsi qu'une tension Y0 dans cette dernière. Par contre, si la tension de seuil Yt du transistor 10 est plus grande que la tension appliquée à la porte 20, la résistance pratiquement infinie entre le drain 14 et la source 16 donnerait un flux de courant négligeable entre eux et par conséquent une chute de 40 tension négligeable dans la résistance 26. Ainsi, la chute notable 71 28197 7 2101189 de tension dans la résistance 26 qui est due à un courant substantiel qui y passe, indique qu'un bit "0" a été inscrit dans le transistor 10 où il est mis en mémoire. De même, une chute de tension négligeable dans «la résistance 36 due à un courant négligeable in-5 dique qu'un bit nl" a été inscrit dans le transistor 10 et qu!il y est emmagasiné. La Fig. 4 représente un schéma du circuit de lecture décrit ci-dessus. Deux diodes 28 et 30 représentent respectivement la jonction de redressement entre le drain 14 et le substrat 12 et en-10 tre la source 16 et le substrat 12» Les anodes des diodes 28,30 sont connectées dans une résistance 32 qui est la résistance du canal du transistor 10. Cette résistance 32 possède une valeur relativement faible, de l'ordre de 25 kilohms, si la tension de seuil du transistor 10 est inférieure 15 à la tension de porte ; de même, la résistance 32 aura une valeur extrêmement élevée, de l'ordre de 100 meghoms, si la tension de seuil du transistor 10 est plus grande que la tension de porte. Le faisceau d'électrons représente une chute de courant et elle est représentée comme un courant lEBr passant entre la masse et la 20 jonction de l'anode de la diode 28 et la résistance 32• Si on fixe la valeur de la résistance 26 à un meghom et si la valeur de la résistance 32 est d'environ 100 meghoms, un courant lEBr négligeable passera dans la résistance 26 où apparaîtra une tension 70 négligeable. Ceci se produit en dépit du fait que le courant Irbj. soit 25 dérivé d?une chute de courant, car la diode 28 est soumise à une rupture non destructive qui empêche la formation de tensions très élevées. Si par contre, la valeur de la résistance 32 est d'environ 25 kiloîims, tin courant substantiel IjrjBr Passera dans la résistance 26 où apparaîtra une tension notable T0. Ainsi, la tension ¥0 30 à cette résistance 26 est déterminée par la valeur de la résistance 32 qui, à son tour, est définie par la tension de seuil Tt» Comme la valeur de cette dernière est déterminée par la valeur du bit emmagasiné, celle de la tension Y0 représente donc la valeur du bit qui est lu» 35 En tenant compte de ce qui précède, on peut se référer à la Fig. 5 qui représente une mémoire 40. Celle-ci comprend un boîtier 42 dans lequel est créé un vide partiel. Dans ce vide partiel est logé un dispositif 34 fournissant un faisceau d'électrons, ainsi qu'une paire de plaques de déviation Y 46 et une paire de plaques 40 de déviation X 48# Le boîtier 42 contient encore une cible ou anti 71 28197 8 2101189 cathode 50 composée de plusieurs pastilles de circuits intégrés. la cible 50 sera expliquée plus en détail dans la suite. La mémoire 40 comporte en outre un circuit logique 52 qui, en réponse à une donnée numérique appliquée aux lignes 53 et à des si-5 gnaux de la cible 50 appliqués à une lignB 54, produit un signal de commande d'intensité de faisceau, lequel signal apparaît à une ligne 56, tandis qu'une tension d'excitation de déviation Y apparaît à une ligne 58 et une tension analogue de déviation X apparaît à tuie ligne 60. Des tensions de polarisation apparaissent sur une li-10 gne 61. Le signal de commande àla ligne 56 est appliqué au dispositif 44 fournissant le faisceau et commande l'intensité de son faisceau 62 de façon que ce dernier soit sur marche ou sur arrêt. Lorsque le faisceau est sur marche, il est dirigé entre les plaques de déviation Y 46 et les plaques de déviation X 48 de telle manière 15 qu'il puisse être appliqué à n'importe quel point de la cible 50. Le degré de déviation X et Y dépend des tensions apparaissant respectivement aux lignes 58 et 60. Le faisceau 62 arrive à un point déterminé de la cible 50 par exploration dans le sens horizontal et dans le sens vertical, à SO partir d'un point donné de la cible, àu far et à mesure de cette exploration, des signaux de repère auto-horloge sont engendrés sur la ligne 54 et commandent le circuit logique 52. Ces signaux sur la ligne 54 sont des signaux d'auto-horloge, de sorte que la mémoire 40 constitue elle-même un système à auto-horloge qui n'exige pas la 25 présence d'une horloge interne ou de nombreuses connexions qui en résultent entre une horloge interne et les circuits de la mémoire. On voit en Fig. 6, le côté de la cible 50 à laquelle le faisceau d'électrons est appliqué. Cette cible comporte seize pastilles de circuits intégrés 64 disposées selon une matrice de quatre sur 30 quatre. Chacune des pastilles de circuits intégrés sera désignée dans la suite comme une section dont une explication plus détaillée sera donnée plus loin. La cible 50 comprend en outre quatre circuits de commande 66 placés sur quatre côtés de la matrice des sections 64. Celles-ci et les circuits 66 sont placés sur un support 35 68 où ils sont fixés. Il n'y a pas d'inter connexions entre les sections 54. Toutes les connexions électriques entre une section 64 et l'un des circuits de commande 66 sont prévus sur l'autre côté (non représenté) du support 68. La Fig. 7 est une coupe prise suivant la ligne 7-7 de la Fig. 40 6 et montre une connexion entre une section 64 donnée et l'autre 71 28197 9 2101189 côté du support 68. Ceci est réalisé en perçant un trou 70 dans le support 68 et en insérant une pièce conductrice 72 dans le trou 70. La pièce 72 est d'une longueur telle qu'elle émerge légèreraent au-dessus des sections 64 et légèrement sous le support 68. La face 5 inférieure du support 68 porte un conducteur 74 qui peut être un fil assurant la connexion avec l'une des sections 64. Chacune d'elles présente cinq patins 76 dont un seul est indiqué en Fig. 7. Un fil peut relier le patin 76 au conducteur 72. De même, sur l'autre côté du support 68, un fil relie le conducteur 72 au conducteur 10 74. De cette manière, un circuit électrique est créé entre le patin 76 à l'un des circuits de commande 66. Il faut noter qu'on prévoit un trou 70 et un conducteur 72 pour chaque patin 7 6* sur chaque support 68 et les connexions entre les supports et les circuits de commande sont assurées de cette façon. Une variante pourrait con-15 sister à enduire électrolytiquement l'intérieur du trou 70 avec un conducteur et à relier les fils à ce dépôt. La Fig. 8 représente une section 64 qui est une pièce de support semi-conducteur de 23,6 x 24,1 mm sur lequel sont placés les éléments de mémoire et les handes de repère du faisceau d'électrons. 20 De cette zone, environ 22,1 x 22,4 mm sont utilisés pour les éléments de mémoire et environ 0,76 mm sur chaque côté de là section sont utilisés pour placer le faisceau, les bandes de repère, les patins et des amplificateurs d * explorât ion. Une zone 78 de la section 64 est considérée comme la cible 25 initiale et est disposée dans un angle de la section 64. Le système de déviation pour la mémoire 40 est suffisamment exact pour que le faisceau d'électrons 62 puisse être positionné sur la cible initiale 78 sans faire appel à des techniques de réaction pour opérer ce positionnement. Sur le côté I de la section 64, en partant de la 30 zone initiale 78, se trouve une bande 80 présentant plusieurs doigts 82 qui sont d'une dimension telle qu'ils traversent la dimension entière Y de la zone initiale 78» Sur ce côté Y de la section 64 en partant de la zone 78, on a un second conducteur 84 qui présentent également des doigts 86 de dimension telle qu'ils se 35 prolongent entièrement dans le sens X de la zone initiale 78 de la cible. Chaque conducteur 80 et 84 est connecté à des patins respectifs 88 et 90. Ceux-ci sont reliés aux circuits de commande 66 de la manière représentée en Fig. 7. Sur le côté de la section 64, on a prévu plusieurs amplifica-40 teurs 92 qui possèdent chacun plusieurs entrées et une.seule sor /1 i97 1U 210 ! I89 tie. Chaque sortie est couplée à un patin 96» Ce dernier est connecté au circuit de commande 66 comme représenté en Fig. 7. Un autre patin de liaison 98 est prévu sur l'autre côté de la section 64» lequel couple les tensions de polarisation appropriées aux éléments 5 de mémoire qui sont créées dans la section 64. La partie restante de la section 64 est divisée en plusieurs subdivisions que l'on désignera par "pages" décrites en détail plus loin. Dans la section 64, on rencontre soixante-douze pages disposées en matrice de six sur douze. Chaque page a une dimension d'en-10 viron 3 , 67 x 1,88 mm. Une bande peut avoir une largeur de 0,076 mm sur le dessus et environ 0,13 mm sur le côté droit, pour assurer une zone d'arrivée. Le faisceau d'électrons peut être dirigé sur n'importe quelle page et ce comme suit : Tout d'abord, le faisceau 62 est dirigé 15 vers la zone initiale 78 de la cible, puis il est exploré dans le sens X pour détecter tous les doigts 82» Quand un faisceau rencontre un doigt 82, un signal d'auto-horloge est appliqué dans le conducteur 80 et atteint le patin 88. Chacun de ces signaux est ensuite app'liqué aux circuits de commande 66 et ensuite aux circuits 20 logiques 52 où i3s sont comptés. Il y a lieu de noter que chacun des doigts 82 est placé sur le côté droit d'une colonne correspondante de pages 100. Ainsi, si l'on désire atteindre la quatrième page à partir de la droite, le faisceau d'électrons est exploré dans le sens X le long des doigts 82 jusqu'à ce que quatre signaux 25 aient été appliqués au conducteur 80 et qu'ils aient été comptés dans le circuit logique 52. Après ce quatrième signal exploré, le faisceau cesse l'exploration et il y a retour du spot à la zone initiale 78 de la cible. Ensuite, le faisceau d'électrons 62 est exploré dans le sens 30 T le long des doigts 86 comme dans le cas des doigts 82. Après un nombre suffisant de signaux reçus dans le circuit logique 52, pour indiquer que le faisceau est dans la position Y convenable (c'est-à-dire adjacente à la rangée voulue de la matrice de 100 pages), le faisceau cesse d'explorer. Ensuite, le faisceau rendent à la posi-35 tion X dans laquelle il était quand il a cessé d'explorer les doigts 82. m. ce moment, le faisceau est la zone d'arrivée 102 de la page, à l'angle droit supérieur de la page désirée. Le faisceau d'électrons est ensuite exploré dans le sens Y négatif jusqu'à ce que la position convenable ait été atteinte, puis 40 dans le sens X négatif. A ce point, le faisceau explore les élé- 71 281 11 2101189 méats désirés. La façon dont le faisceau 62 est dirigé dans les directions négatives X et Y sera expliquée plus en détail dans la suite» 3n Fig. 9, ôn voit en détail la partie sélectionnée de la sec-g tion 64, plus précisément, la partie d'extrême droite et la partie d'extrême gauche de cette section 64, ainsi qu'une zone du centre y compris un joint 65 entre paire de pages. A l'extrême gauche de la section 64 se trouve un patin de polarisation 98 (non représenté en Fig. 9) connecté à une bande ver-10,ticale 104 qui s'étend verticalement vers le bas sur la section entière. Cette bande 104 présente plusieurs lamelles 106 de polarisation reliées à la bande et se dirigeant horizontalement ; elles sont séparées par une distance égale d'environ 0,025 mm«. La partie 15 horizontale 10 supérieure possède plusieurs doigts 108 se prolongeant vers le bas, tandis que les autres lamelles-106 possèdent des doigts 110 se prolongeant vers le haut et vers le bas. Les doigts 108 et 110 sont séparés des doigts adjacents dTenviron 0,025 mm et leur longueur est d'environ 0,013 mm. Dans tous les cas, la largeur 20 des lamelles métalliques 104, 106 et 108 et 110 est d'environ 0,005 mm. L'épaisseur est de l'ordre de 1.000 à 20.000 angstroms et elles sont en un matériau épais, un oxyde, dont l'épaisseur est. comprise entre 5.000 et 20.000 angstroms, sauf aux zones 112 de chaque doigt 108 et 110» La couche d'oxyde sous les *^ones 112 est une couche 25 mince d'oxyde dont l'épaisseur est comprise entre 800 et 3.000 angstroms. Si l'on examine la partie de droite de la Fig. 9, on voit une bande de repère verticale 114 possédant plusieurs lamelles 116 , s'étendant vers la gauche, et une lamelle unique 118 s'étendant 30 vers la droite. La lamelle 118 est connectée à l'une des entrées de l'un des amplificateurs d'exploration 92 de la Fig. 8. La bande de repère 114 peut comporter un nombre quelconque de lamelles 116, qui sont espacées d'environ 0,025 mm l'une de l'autre. Chaque lamelle 116'présente des doigts 120 sur ses deux côtés,. 35 doigts qui sont espacés l'un de l'autre d'environ 0,025 mm tandis que leur longueur est de l'ordre de 0,019 mm. Les bandes et lamelles 114, 116, 118 et 120 ont une largeur d'environ 0,005 mm et une épaisseur de l'ordre de 1000 1.000 a 20.000 angstroms J ils sont placés sur la couche épaisse d'oxyde. Les doigts 108, 110 et 120 40 sont disposés l'un par rapport à l'autre de façon que les doigts 71 281 12 2101189 120 se prolongent entre une paire de doigts 108 ou 110. Au-dessous des doigts de polarisation 108 et 110 et des doigts de repère 120 et en reliant ceux-ci, se trouve une zone 122 en un matériau semi-conducteur dopé selon une conductivité opposée à cel-5 le du substrat 123. Par exemple, dans la zone hachurée 125 de la Fig. 9, on voit une zone 122 en forme de "Ln en matériau semi-conducteur, qui se prolonge au-dessous des doigts 108 ou 110 (donc une zone ne comprenant pas la zone 112) et partiellement sous le doigt 120» lo La zone 122 est reliée directement aux doigts de repère 120 à la jonction 128. La zone 125 comporte une aire 124 en un matériau semi-conducteur et qui est dopé selon une conductivité opposée à celle du support 123. La zone 124 se prolonge de l'extrémité de chaque doigt 108 ou 110 jusqu'à la bande de repère suivante 116. La 15 zone 122 joue le rôle de source d'un transistor MOS et la zone 124, celui de drain. La zone 112 de chaque doigt 108 ou 110 se trouve directement au-dessus de l'aire comprise entre les zones 122 et 124 et elle est placée au-dessus d'une couche mince d'oxyde. Ainsi, cette zone 112 joue le rôle de porte du transistor MOS. Chacun des 20 transistors, construits de cette manière, est susceptible d'être utilisé comme élément de mémoire de la façon décrite en regard des Fig. 1, 2, 3, et 4. Chaque doigt 120 est connecté à l'électrode de source à la jonction 128 et de cette façon une connexion direete est établie 25 entre la zone de source 122 et la bande 116. Il faut noter que la couche d'oxyde au-dessus de la zone de drain 124 est également une mince couche d'oxyde. Afin de mieux faire comprendre la construction de la Fig. 9, on peut se référer aux Fig. 10, 11, 12 et 13 qui sont, respective-30 ment des coupes passant par les lignes 10-10, 11-11, 12-12 et 13-13 de la Fig. 9. Dans ces figures, les éléments correspondants portent les mêmes références. En Fig. 10, le conducteur métallique 106 est un métal mince placé sur une couche épaisse d'oxyde 130. De même, la bande de re-35 père 120 est un métal épais placé sur la couche épaisse d'oxyde 130. La jonction 128 est constituée par celle du doigt métallique 120 "et de la zone de source 122. La Fig. 11 montre les bandes métalliques 106 et 116 qui sont toutes disposées au-dessus d'une couche épaisse d'oxyde. En Fig. 40 12, c'est la couche d'oxyde 130 qui est mince au-dessus des zones 71 28197 13 2101189 des électrodes de porte et de drain, tandis qu'en Fig. 13, on voit' que les doigts 106 et 116 sont placés au-dessus d'une couche épaisse d'oxyde 150. On obtient donc plusieurs éléments de mémoire consistant cha-5 cun en une zone de source 122, une zone de drain 124 et une zone de porte 112, lesquelles sont aménagées selon une matrice de rangées et de colonnes. Entre chaque paire de rangées se trouve une bande ou lamelle de repère 116 munie de doigts 120 qui séparent chaque élément le long de cette rangée. De plus, entre chaque paire de 10 rangées se trouve une bande de polarisation 106 munie de doigts 108 et 110 connectés à chaque élément de manière à créer une tension de polarisation à l'électrode de porte de chaque élément de ces rangées. Chaque rangée d'une page donnée contient 135 éléments et une 15 rangée sera désignée par un bloc. Il existe par exemple 70 blocs pour chaque page, de sorte qu'une page constitue une matrice de transistor de 135 x 70 éléments. Ainsi, dans la mémoire 40, on peut emmagasiner 80.640 mots de 128 bits chacun, c'est-à-dire plus d'un million de bits, puisque pratiquement seulement 128 des 135 élé-20 ments de chaque bloc est utilisé pour emmagasiner les données. Les sept autres éléments sont prévus,pour le cas où certains d'entre eux seraient défectueux ou ne fonctionneraient pas. En prévoyant ces éléments de secours, on peut déconnecter les éléments inactifs en ouvrant simplement la connexion entre la doigt de repère 120 et 25 la bande, par exemple au point 132 de la Fig. 9» On ezpliquera plus loin le but de cette caractéristique. Comme on l'a indiqué plus haut, le faisceau d'électrons peut être positionné sur la zone d'arrivée 102 de la page en utilisant les doigts de repère 82 et 86. Toutefois, en utilisant la mémoire, 30 il est souhaitable qu'une séquence de 128 bits logiques soit inscrite dans un bloc donné. Une fois que le faisceau est sur la zone 102, il explore dans le sens négatif Y ou, autrement dit, vers le bas. Chaque fois que le faisceau croise l'une des bandes de repère 116, un signal d'auto-horloge est appliqué dans les conducteurs 114 35 et 118 jusqu'à l'amplificateur 92 associé à cette bande 116 et finalement au circuit logique 52. Ces signaux sont sous forme d'impulsions et sont comptés par le circuit logique 52. Après un. nombre pré-déterminé de ces impulsions comptées, le faisceau cesse d'explorer. Comme on l'a vu, lorsqu^on désire inscrire une information 40 dans la mémoire ou en effacer une information, le faisceau d'élee- 71 28197 14 2101189 trons doit être réglé de manière à le positionner à un point où il peut explorer les électrodes de porte de chaque dispositif dans un bloc donné, comme indiqué par la flèche 202. D'autre part, si l'on désire lire l'information dans un bloc particulier, le faisceau 5 doit être positionné pour qu'il soit à un point où il peut explorer les électrodes de drain de chaque élément du bloc en question, comme indiqué sur la flèche 204. Une fois que le faisceau est convenablement positionné, il explore dans le sens négatif X, c'est-à-dire vers la gauche. Chaque 10 fois qu'il croise un des doigts de repère 120, un signal d'auto-hoiv loge est appliqué à la bande 116 correspondants. Chacun de ces signaux est à son tour compté par des circuits prévus dans le circuit logique 52 et le compte particulier obtenu détermine l'endroit particulier du faisceau. 15 Si l'on désire inscrire une information dans la mémoire, le faisceau d'électrons explore les électrodes de porte de chaque élément. Le faisceau est placé à l'électrode de porte un nombre de fois fixe après qu'il a croisé la bande 120 voulue associée à ladite électrode de porte (on suppose une vitesse d'exploration cons-20 tante). Si l'on désire inscrire un bit "0" dans la mémoire, le faisceau est arrêté pendant ce temps. De même, lorsqu'on lit l'information emmagasinée dans un bloc donné, le faisceau explore les électrodes de drain de chaque élément du bloc. On rappellera que lorsque le faisceau ezplore les électrodes de drain de ceux des 25 éléments qui contiennent des bits "0", un courant de faible résistance passe entre les électrodes de drain et de source et lorsqu'il explore les électrodes de drain des éléments contenant des bits "1" une voie de résistance élevée existe entre les électrodes de source et de drain. Dans chaque cas où existe une voie de faible résis-30 tance, une impulsion apparaît sur le doigt de repère 120 quand le faisceau esçlore la zone de drain 124. Ceci se produit à un temps fixe après l'apparition de l'impulsion d'auto-horloge sur le même doigt 120, laquelle résulte du fait que le faisceau croise ce doigt. En conséquence, on prévoit des moyens dans le circuit logi-35 que 52 qui distinguent entre ces signaux obtenus quand le faisceau croise une bande de détection 120 et ceux qui se produisent lors-qu' une impulsion apparaît sur la bande 120 du fait que le faisceau explore une électrode de drain. Il faut noter que, lorsque le faisceau croise l'électrode de drain, le courant passant entre le 40 drain et la source est appliqué à la bande de détection 120 par 71 28197 15 2101189 suite de la connexion entre cette dernière et la source 122 à la jonction 128. Si, pour une raison ou une autre, l'un des éléments d'un bloc donné est défectueux, il est possible de déconnecter l'élément du 5 bloc en déconnectant simplement le doigt de repère 120 de la bande de repère. L'un des sept éléments supplémentaires prévus dans le bloc est alors utilisé pour emmagasiner l'information. Une telle déconnexion est indiquée au point 132 de la Fig. 9. Elle doit être faite très près de la bande 116 de façon que le faisceau, en lisant 10 le bloc (flèche 204), croise entre .le point de déconnexion 132 et la connexion 128. La déconnexion étant au point 132, il n'y a pas de signaux appliqués à la bande de détection 116, ce qui est dû au signal de lecture lorsque le faisceau croise l'électrode de drain ou au signal d*auto-horloge qui est produit lorsque le faisceau 15 croise le doigt de repère 120. Etant donné que le système est à auto-horloge, le résultat est qu'aucune impulsion d'horloge ne sera appliquée au circuit de commande 52, de sorte que l'existance d'un élément défectueux n'a aucune répercussion sur le système. L'avantage de prévoir sept éléments supplémentaires dans cha-20 que bloc et de pouvoir déconnecter les éléments défectueux est que le rendement des pastilles de section est notablement augmenté. On peut démontrer mathématiquement que le rendement désiré aigaente d'environ 1 à 6 )s» On peut l'augmenter encore en prévoyant d'autres éléments supplémentaires, mais il faut trouver un compromis entre 25 leur coût et l'espace requis d'une part et un bon rendement d'autre part. La Fig. 14 est un schéma-bloc du circuit logique 52. Il comprend un tampon 134 qui peut recevoir ou transmettre les données binaires en parallèle par des bornes 53. Les données reçues par le 30 tampon 134 se divisent en deux catégories. En premier lieu, une donnée de commande, celle qui indique à la mémoire si on inscrit, lit ou efface. L'autre type de donnée appliquée au tampon 134 est une information d'adresse qui indique à la mémoire 40 la section la page et le bloc dans lesquels l'information doit être inscrite, lue 35 ou effacée. Le type final d'information que peut recevoir le tampon 134 est la donnée numérique qui doit être inscrite dans la mémoire 40» Ce troisième type est appliqué au tampon 134 uniquement dans le cas où l'on désire inscrire une donnée dans les éléments de mémoire. 40 L'information de commande appliquée au tampon 134 est appli 71 28197 16 2101189 quée à un dispositif de contrôle 136 qui comprend une série de circuits logiques et d'excitation créant d'autres circuits dans la logique 52, rendus actifs ou inactifs aux temps appropriés. Le dispositif de contrôle 136 peut être construit selon toutes techniques 5 de logique connues qui ne sont décrites ici qu'en ce qui concerne leurs fonctions. L'information d'adresse appliquée au tampon 134 est appliquée à un décodeur d'adresse 138. Comme les données appliquées au tampon 134 proviennent normalement d'un ordinateur central, des données ne 10 sont pas sous forme de section, de page ou de bloc. En conséquence, le décodeur 138 aura pour mission de convertir les données appliquées au tampon 134 en information représentant la section particulière, la page particulière et le bloc particulier que l'on désire voir traiter. L'information décodée est appliquée à un générateur 15 de tension de section 142 et à un registre de positionnement 154. La partie d'information des bits appliqués au tampon 134 est appliquée à un registre de données 140 où elle est emmagasinée jusqu'à nouvel ordre. M moment voulu, l'information dans le registre de données 140 sera extraite sériellement de ce registre 140. 20 Le signal de commande appliqué du tampon 134 au dispositif de contrôle 136 indique à ce dernier s'il est désiré d'inscrire, lire ou effacer une information dans les éléments de mémoire. Si l'on suppose d'abord que le signal de commande demande l'inscription, le dispositif de contrôle 136 fait en sorte que le générateur de ten-25 sion 142 applique une tension analogue qui représente les coordonnées X de la zone initiale 78 de la cible de la section voulue, à un additionneur X 144 et une tension analogue qui représente la coordonnée Y de la zone 78 à un additionneur Y 146. Ces tensions sont à leur tour appliquées aux sorties des additionneurs 144 et 30 146 respectivement sur des lignes 58 et 60 et de là aux plaques de déviation Y 46 et X 48 logées dans le boîtier 42 (Fig. 5). De ce fait, le faisceau d'électrons est positionné sur la zone initiale 78 de la cible, dans la section voulue dans laquelle l'information doit être inscrite. 35 Le dispositif de contrôle 136 attend un certain temps, déter miné par le temps maximum nécessaire pour positionner le faisceau sur la zone 78 à partir du point le plus éloigné de la cible, et ensuite, le générateur de rampe X 147 engendre une tension de rampe. Cette dernière est appliquée à l'additionneur X 144 et est a-40 joutée à la tension X venant du générateur 142 de façon que le 71 28197 17 2101189 faisceau 62 explore dans le sens X les doigts 82 (Fig. 8). Chaque fois qu'un doigt 82 est ez$loré par le faisceau 62, une impulsion de tension apparaît sur la ligne 54 et est appliqué à un multivibrateur monostable 148. Le bord de chute de cette impul-5 sion déclenche le multivibrateur 148. La constante de temps de ce dernier est réglée de manière à être plus grande que le temps nécessaire pour que le faisceau 62 esplore entre un des doigts 120 et la zone de porte 112 ou la zone de drain 124 de l'élément associé avec ce doigt 120, mais inférieure au temps nécessaire pour que le 10 faisceau explore entre ce doigt et l'un des doigts 120 immédiatement adjacents. De cette manière, chaque fois que le faisceau croise un doigt 120, une impulsion est obtenue à la sortie du multivibrateur 148. Chacune de ces impulsions est appliquée à un eompteur 150 qui compte le bord de chute de chaque' impulsion qui lui est ap-15 pliquée. La sortie du compteur 150 est couplée à un comparateur numérique 152. Au moment où le dispositif de contrôle 136 fait démarrer le générateur de rampe X 147, il fait également en sorte que la portion de coordonnée X de l'adresse dans le registre 154 soit envoyée 20 au comparateur numérique 152. Quand le compteur 150 a atteint la valeur de cette coordonnée X du registre 154, un signal est engendré par le comparateur 152, signal appliqué au compteur 150 qui est remis à zéro, et également au dispositif de contrôle 136 pour lui indiquer que la position X convenable de la page a été atteinte. 25 Le dispositif de contrôle 136, après avoir reçu le signal du comparateur numérique 152, bloque le générateur de rampe X de la page à sa valeur et cesse de l'appliquer à l'additionneur 144. A ce moment-là, le faisceau d'électrons revient à la zone initiale 78. Ainsi, le dispositif de contrôle 136 fait que la coordonnée Y 30 est appliquée au comparateur 152 de façon que le générateur Y 156 commence à engendrer me tension de rampe. De ce fait, le faisceau 62 explore dans le sens Y sur les doigts 86 et chaque fois qu'un doigt 86 est ezploré, un signal est appliqué par le patin 90 et à la ligne 54. Chacun de ces signaux déclenche le multivibrateur 148, 35 comme indiqué plus haut, et la sortie de ,ce dernier est appliquée au compteur 150 qui avance. Lorsque le compte atteint la valeur de la coordonnée Y de page, le comparateur numérique 152 fournit à nouveau le signal qui remet le compteur 150 à zéro, en informant de ce fait le dispositif de contrôle 136. a ce moment, ce dernier li-40 bère le générateur 147 dont la tension est à nouveau appliquée.à 71 2819/ / il/ i toi l'additionneur I» Il en résulte que le faisceau d'électrons revient à la zone appropriée 102 de la page ; il maintient à ces valeurs les tensions créées par le générateur X 147 et par le générateur Y 156. On peut noter que la vitesse de retour du faisceau 62 est de 5 l'ordre de 8,5 mm par microseconde, tandis que la vitesse d'exploration du faisceau est de l'ordre de 0,025 mm par microseconde» A ce moment, le faisceau 62 est dirigé sur la zone de page 102, dans l'angle supérieur droit de la page 100 envisagée. Il est alors nécessaire de positionner le faisceau à côté des électrodes 10 de porte du bloc approprié dans lequel l'information doit être inscrite. Ceci est effectué par le fait que le dispositif de contrôle 136 active le générateur de bloc 158 qui fournit une tension de rampe telle que le faisceau explore dans le sens Y négatif, c'est-à-dire vers le bas. A ce moment, le dispositif de contrôle 136 15 fait aussi en sorte que l'adresse de bloc soit appliquée au comparateur numérique 152. Quand le faisceau explore vers le bas dans la page 100, il croise chaque bande de repère 116 en engendrant une impulsion appliquée à la ligne 54 pour déclencher le multivibrateur monostable 148. Ces impulsions sont appliquées, de la ma-20 nière déjà indiquée, au compteur 150 qui augmente son compte d'une unité pour chaque impulsion. Lorsque le compteur 150 atteint une valeur égale au compte de bloc emmagasiné dans le registre 154, le comparateur 152 fournit à nouveau un signal qui remet à zéro le compteur 150 et informe le dispositif 136 de ce que le faisceau 62 25 est positionné à côté de la bande de repère 116 associée au bloc en question. En réponse à ce signal, le dispositif de contrôle 136 verrouille la tension fournie par le générateur de bloc 158. Le dispositif de contrôle 136, à ce moment, applique tin signal à un commutateur de déviation Y 160 qui, à son tour, donne la ten-30 sion voulue, positive ou négative, à l'additionneur Y 146 de telle sorte que le faisceau 62 se déplace de la bande 116 à un point adjacent à l'électrode de porte du bloc envisagé dans lequel l'information doit être inscrite. A ce moment, le dispositif de contrôle 136 active un généra-35 teur de rampe d'accès 162 et un commutateur de polarisation de porte 164 fournit la tension de polarisation appropriée à la ligne 61 et au patin 98. Le générateur 162 fait en sorte que le faisceau explore dans le sens X négatif, soit vers la gauche, à travers les électrodes de porte de chaque élément du bloc en question. Chaque 40 fois que le faisceau croise l'un des doigts de repère 120, une im- â 71 28197 19 2101189 pulsion est engendrée qui est finalement appliquée à la ligne 54 en vue de déclencher le multivibrateur monostable 148. Simultanément à l'activité du générateur 162 par le dispositif de contrôle 136 ,et du commutateur 164, ledit dispositif applique un 5 signal pour activer une porte. ET 1.66. Dans ce cas, chaque impulsion du multivibrateur 148 est appliqué à cette porte 166 et à un circuit à retard 168, jusqu'au registre de données 140. A chaque impulsion appliquée à ce registre 140, un signal correspondant au bit particulier à inscrire dans l'élément de mémoire suivant apparaît lo à la sortie sérielle du registre 140 pour être appliqué à un modulateur d'intensité 170 pour le faisceau. La quantité du retard fourni par le circuit à retard 168 est déterminée par le temps nécessaire pour que le faisceau explore entre un doigt.de repère 120 et l'électrode de porte de l'élément de mémoire auquel le doigt 120 15 en question est associé. Ainsi, un signal est obtenu du registre de données 140 au modulateur 170 juste avant que.le faisceau explore l'électrode de porte de l'élément de mémoire•„ Si le bit fourni par le registre de données.140 est un bit logique "1", le modulateur d'intensité 170 applique un signal à la 20 ligne 56 qui donne une certaine -intensité au faisceau. Si par contre, le bit est un "0" logique, il n'y a pas de signal appliqué à la ligne 56 par le modulateur 170 et c'est un faisceau de faible intensité ou d'intensité nulle qui explore l'électrode de porte de l'élément. Ce processus continue pour chacun des 120 éléments que 25 l'on utilise dans chaque bloc. Quand le compteur 150 a atteint une valeur de 128, un signal est envoyé du comparateur numérique 152 au dispositif de contrôle 136 qui est ainsi informé de ce que le bloc entier a été exploré par le faisceau. En réponse à ce signal, le dispositif 136 débraye 30 tous les circuits qui sont encore actifs.et il indique au tampon 134 qu'il est à même d'accepter une nouvelle donnée à.traiter par la mémoire. Si l'on désire effacer une information d'un bloc donné de la mémoire, le processus sera le même, sauf trois exceptions. îremiè-35 rement, l'information appliquée au tampon 134 ne comprend que l'information de commande et d'adresse. Deuxièmement, le modulateur d'intensité 170 pour le faisceau n'est pas capable d'arrêter le faisceau 62, autrement dit, un signal apparaîtra toujours à la ligne 56. Troisièmement j le commutateur de polarisation 164 donne une 40 tension négative opposée à la tension positive qu'il a fourni pen f 71 28197 20 2101189 dant la partie de lecture du cycle. En d'autres termes, le côté "effacement" de l'opération est analogue à l'inscription d'un bit "1", mais avec une polarisation négative appliquée à chaque élément de mémoire du bloc considéré. 5 Si l'on désire lire une information emmagasinée dans la mémoi re» le signal appliqué au tampon 134 comprend un signal de commande indiquant qu'une lecture est effectuée et un signal d'adresse indiquant quel bloc d'information doit être lu. La façon dont le faisceau d'électrons est appliqué au bloc est la même que précédemment, 10 sauf que la tension fournie par le commutateur de déviation Y 160 est légèrement différente de la tension précédemment appliquée. Ceci est dû au fait que, pendant la lecture, le faisceau doit explorer les électrodes de drain de chaque élément, par opposition aux: électrodes de porte. 15 Pendant la lecture des données du bloc considéré, il faut no ter qu'à mesure que le faisceau explore le bloc, une impulsion d*auto-horloge est engendrée quand le faisceau explore les doigts de repère 120. Entre certaines de ces impulsions, il y aura aussi des impulsions de lecture qui se produisent quand le faisceau ex-20 plore ceux des éléments qui possèdent un bit "0". Dans le cas où les éléments emmagasinent un bit "1", il n'y a pas d'impulsion de lecture. Chacune des impulsions d'auto-horloge et de lecture, pendant la lecture dans un bloc donné, est appliquéeà la ligne 54 et au 25 multivibrateur monostable 148. Ces signaux sont également appliqués à l'une des entrées d'une porte ET 172. L'autre entrée est couplée à la sortie du multivibrateur 148. Comme la durée de l'impulsion de ce dernier est tout juste inférieure au temps nécessaire pour l'exploration par le faisceau d'un doigt de repère 120 au 30 suivant et comme le bord de chute des impulsions d'auto-horloge déclenche le multivibrateur 148, seules les impulsions apparaissant à la ligne 54 seront appliquées à la porte ET 172 et à la sortie sérielle du tampon 134. Autrement dit, la porte ET 172 est activée par les impulsions d'auto-horloge qui laissent passer les impulsions 35 de lecture. Chaque fois qu'une impulsion de lecture est appliquée au tampon 134, cela indique qu'un bit "0" a été lu et chaque fois qu'il n'y a pas d'impulsion de lecture, on sait qu'un bit "1" a été lu. Les signaux émanant du multivibrateur 148 sont aussi appliqués 40 au compteur 150 qui compte jusqu'à une valeur de 128 ; quand ce 71 28197 21 2101189 nombre est atteint, le comparateur numérique 152 applique un signal au dispositif de contrôle 136 en l'informant que le bloc entier a été lu. A ce moment, le dispositif 156 débraye à nouveau tous les circuits encore activés et indique au tampon 134 que les données ont été lues afin qu'il puisse les transmettre à l'endroit voulu » â ce moment-là, le tampon 134 peut accepter un nouveau signal pour lire, inscrire ou effacer une information, suivant le cas. 71 28197 22 2101189 REVENDICATIONS 1. Dispositif de mémoire à semi-conducteur comprenant un corps serai-conducteur d,un premier type de conductivité avec une première et seconde zone d'un second type de conductivité, une couche iso- 5 lante sur la surface de ce corps et s'étendant sur une aire de cette surface entre les première et seconde zones et une électrode de commande prévue sur cette couche isolante, mémoire dans laquelle le potentiel de seuil nécessaire pour application à cette électrode de commande pour induire un circuit conducteur entre lesdites zones 2.0 peut être réglé à l'un ou à l'autre de deux niveaux de seuil déterminant un premier et un second état dans lesquels le dispositif se trouve, le dispositif comportant en outre un organe de détection de courant destiné à détecter un flux de courant entre lesdites zones, caractérisé par une source de faisceau d'électrons (44) et par un 15 dispositif de commande servant à diriger vers la première zone (14) un faisceau dérivé de ladite source ; par des moyens servant à appliquer un potentiel d'exploration à l'électrode de commande (20), ledit potentiel possédant une valeur intermédiaire entre les deux niveaux de seuil ; la disposition étant telle qu'en fonctionnement, 20 le courant détecté par l'organe de détection (26) soit indicatif de l'un des deux états dans lesquels le dispositif (10) peut se trouver. 2. Dispositif selon la revendication 1, caractérisé par le fait que le montage constitué par le corps semi-conducteur (12), la 25 couche isolante (18) et l'électrode de commande (20) forme un transistor semi-conducteur à oxyde métallique ; 3. Dispositif selon l'une des revendications 1 ou 2 prises séparément, caractérisé par le fait que l'organe de commande fonctionne pour diriger un faisceau d'électrons dérivé de la source 30 d'électrons (44) vers la couche isolante (18), tandis qu'un potentiel d'inscription (Fig. 2A) ou un potentiel d'effacement (Fig. 3a) est appliqué à l'électrode de commande (20) ; le potentiel d'inscription ayant une polarité opposée à celle du potentiel d'effacement, de façon telle que le dispositif (10) soit amené à se trouver 35 dans le premier ou le second des états en question. 4. Dispositif caractérisé par le fait qu'il comporte un réseau de dispositifs individuels de mémoire à semi-conducteur selon la revendication 3, les dispositifs individuels étant aménagés en rangées et en colonnes et par le fait qu'il est prévu une seule source 40 de faisceau d'électrons et un circuit de commande fonctionnant pour 71 28197 23 2101189 contrôler un faisceau d'électrons dérivé de ladite source pour explorer les dispositifs individuels d'une rangée sélectionnée dudit réseau ; le circuit de commande pouvant fonctionner sélectivement pour faire en sorte que le faisceau explore -soit une première voie (204) sur toutes les électrodes des dispositifs de ladite rangée sélectionnée, soit une seconde voie (202) sur toutes les électrodes des dispositifs de cette rangée sélectionnée. 5. Dispositif selon la revendication 4, caractérisé par un organe raodulateur (170) servant à moduler sélectivement l'intensité du faisceau d'électrons au cours de l'exploration des électrodes de commande d'une rangée sélectionnée, tandis qu'on applique un potentiel d'inscription (Fig. 2a) auxdites électrodes de cosnande de cette rangée sélectionnée, de façon telle que le potentiel de seuil de ceux des dispositifs de nétuoire qui sont sélectionnés, dans une rangée sélectionnée, puisse être modifié.