FR 2064360 A1 19710723 FR 7037325 A 19701015 70 37325 1 2064360 La présente invention concerne un élément de mémorisation utilisable dans une mémoire électro-optique. Dans le domaine de l'informatique, les circuits semiconducteurs bistables ou bascules sont fréquemment utilisés 5 pour la réalisation de registres et de matrices de mémoire capables d'enregistrer un nombre correspondant de bits d'information. L'accès à de tels registres et mémoires se fait électriquement pour l'écriture et la lecture des informations binaires. Les fabricants d'ordinateurs manifestent actuellement un intérêt 10 certain pour des composants dans lesquels l'information binaire est représentée par des signaux optiques ou lumineux plutôt que par des signaux électriques. Il est donc souhaitable de pouvoir convertir ces signaux optiques en signaux électriques correspondants. « 15 La présente invention concerne un élément de mémoire électro-Dptique comprenant deux transistors et un circuit d'interconnexion. Les transistors, qui comportent chacun deux électrodes principales et une électrode de commande, sont reliés par des impédances de charge respectives à une source de potentiel. 20 Dans une forme préférée de l'invention, chaque élément de mémoire comprend une photo-diode dont une sortie est reliée à l'électrode de commande ou grille du second transistor et dont l'autre sortie est au potentiel de référence. La photo-diode est polarisée en sens inverse et se charge sensiblement au potentiel de référence 25 lorsque le premier transistor du circuit d'interconnexion est pratiquement bloqué et lorsque le second transistor est conducteur. D'autres caractéristiques et avantages de l'invention ressortiront de la description détaillée qui suit et des dessins sur lesquels s 30 La figure 1 représente le schéma d'une bascule à commande électrique et optique réalisée selon les principes de l'invention. La figure 2 est un diagramme de synchronisation des formes d'onde apparaissant en divers points du circuit de la figure 1. 35 La figure 3 est une vue en plan d'une réalisation du circuit de la figure 1 en circuit intégré. 70 37325 2 2064360 . ... La figure 4 est une coupe selon la- ligne. 4-4 de la-figure 3. ... La figure 1 représente une. bascule ou circuit bi-stable; à commande électrique et optique. La partie Mstable du circuit . 5 comprend deux transistors et à couplage croisé et des transistors et. servant d'impédance de charge respectivement pour les transistors et T^. Les transistors de charge. Tg. et T^. sont reliés à travers un inversuer 6 à la borne négative -V d'une source de potentiel dont l'autre borne est reliée à un 10 point de potentiel de référence ou masse du circuit. Les transistors à sont des transistors à effet de champ de type MOS (métal-oxyde-semi-conducteur}. Comme représenté pour le transistor Tg» chaque transistor comprend une électrode source 7, une électrode drain B et une électrode de commande ou 15 grille 9. Le circuit décrit comprenant les transistors à est un circuit bistable ou bascule classique.. La bascule représentée constitue l'un des éléments de . mémorisation d'une matrice de cellule de mémoire comportant un système d'écriture électrique et de lecture d'un bit d'infor-20 mation dans la cellule de mémoire. Les organes d'accès comprennent un ci«cuit d'inscription et de détection de bit connecté à une ligne de colonne.de bits dg» et un circuit d'inscription et de détection de bit connecté à une ligne de colonne de bits d^. Les organes d'accès comportent également un amplificateur de mot 25 Wg connecté à une ligne de ran gée de mots et un amplificateur de mot connecté à.une ligne de rangée de-mots . La ligne de bits d^ est reliée à travers un transistor de commande au drain ou sortie 10 du transistor et à la grille 9 du transistor Tg. Le transistor de commande Tg est 30 validé par un signal appliqué à sa grille par la ligne de. mots Wg. La ligne de bits d^ est reliée à..travers un transistor de commande Tg au drain ou sortie 11 du transistor T et à la grille .du transistor T^« Le transistor de commande T^. est, validé par-un-signai...: de la ligne- de mats «. . .. 35 Le circuit ,ds.-ia .figure 1 comprend: également -une. .pheto^ ' diode PM -V-'. vafit ...i'anqd-e 13r est reliée au drain.-ou serti© ,-1'P. du. ■. transistor ?.3 ©te par une connexion croisée, à la grille 9 du b- 70 37325 3 2064360 transistor Tg. La cathode 14 de la photo-diode D est reliée à un point de potentiel de référence qui, dans la pratiquet est la masse de silicium constituant le substrat du transistor . Lorsque le circuit est réalisé sous forme intégrée, le substrat 5 de silicium est également commun aix transistorsà Tg. Les figures 3 et 4 illustrent la réalisation physique de l'élément de mémoire à commande électrique et optique dont le schéma est donné figure 1. Le circuit est réalisé sur un substrat de silicium 20 dè type N dans lequel sont formées des 10 régions de silicium P+ constituant les électrodes source et drain des transistors. Les régions P+ et les régions comprises entre ces dernières sont recouvertes d'une couche de silice, SiO^, assurant l'isolation électrique. Les grilles conductrices des transistors sont formées au-dessus des régions situées entre 15 leurs sources et leurs drains respectifs. Des conducteurs électriques déposés sur la couche de silice comprennent des régions de contact traversant des fenêtres pratiquées dans la couche de silice pour atteindre les régions P+ sous-jacentes. Les transistors à Tg de la figure 1 sont désignés 20 sur la figure 3 par les mêmes références. Le transistor des figures 3 et 4 comprend une source 21 de type P+ séparée d'un drain 22 de type P+. Une mince couche de silice recouvrant la région comprise entre la source 21 et le drain 22 constitue une région d'isolation sur laquelle est déposée une électrode conduc-25 trice 11' formant la grille du transistor. Les lignes de bits dp et dj sont représentées sur la couche de silice. Une ligne de masse G déposée sur la couche de silice comprend une région de contact 24 traversant cette dernière pour établir un contact électrique avec la matière P+ de la source 21 du transistor . La 30 structure du transistor d'impédance de charge est également représentée sur les figures 3 et 4. Le drain 22 du transistor , représenté sur les figures 3 et 4, est d'une région de matière P+ qui s'étend dans le substrat 20 de type N jusqu'à une région carrée 22' de dimensions relati-35 veulent importantes. La matière P+ de la région 22' forme l'anode Ï3 de la photo-diode B de la figure IV Le substrat 20 de type N forma la cathode 14 ds la photo-diode Dc Comme représentés, la 70 37325 4 2064360 grande surface 22f de matière P+ est visible à travers une ouverture 24 de la couche de silice. 5ur la figure 4, on voit que la matière 22' n'est pas recouverte de silice.5 cependant, pour passiver la matière et poux assurer une transmission plus efficace 5 de la lumière, la zone 22' peut être recouverte d'une mince couche de silice dont l'épaisseur est approximativement égale à un quart de longueur d'onde du signal lumineux L, de façon à minimiser les réflexions de lumière sur la surface du silicium. Pour compléter la structure, la face arrière de la pla-10 quette de silicium 20 de type N peut être recouverte d'une mince couche 26.de type N+ sur laquelle est déposée une couche métallique 28 formant plan de masse. La couche 28 est reliée extérieurement par une connexion 29 au conducteur de masse G de la surface supérieure du circuit intégré. La réalisation des circuits.intégrés 15 de type MQ5 étant connue en elle-même, il n'a pas semblé nécessaire de décrire avec plus de détail la structure des figures 3 et 4® Le fonctionnement du circuit de la figure 1 va maintenant être décrit en se basant sur les formes d'onde de la figure 2. A un instant initial tg la bascule est supposée être à l'état UN, 20 le transistor étant conducteur et le transistor étant bloqué. Le circuit n'étant sensible à un signal lumineux d'entrée t que lorsque la bascule est à l'état ZERO, il est nécessaire de la remettre électriquement dans cet état avant d'appliquer un signal lumineux d'entrée. Ceci est réalisé à un instant t^ par une irapul-25 sion négative (figure 2c) appliquée à la ligne de bits dg .en même temps qu'une impulsion négative (figure 2b) est appliquée à la ligne de mots Wg pour valider le transistor de commande Tg. L'impulsion négative transmise par le transistor T^ est appliquée à la sortie 10 du transistor et à la grille 9 du transistor T^. 30 Le transistor T^ devient donc conducteur et, par un effet de réaction positive entre les transistors interconnectés* bloque T^. La bascule est ainsi à l'état ZERO dans lequel la sortie 10 du transistor T^ applique.' une tension -y à la photo-diode D. La vitesse de remise à zéro est accrue par l'application simultanée 35 de la forme d'onde 2d à la ligne de mots et de la forme d8ends 2e à la ligne de bits La photo-dlotie est maintenant chargée à la tension iÀD ORIGINAL 70 37325 5 2064360 Pour rendre le circuit sensible à la lumière, il faut isoler la diode D pour empêcher qu'elle soit maintenue à l'état chargé par un courant provenant d'une source quelconque» Après l'instant■tg» la ligne de bits dg ne reçoit plus de courant à 5 cause du blocage du transistor de commande et la diode D peut Être isolée en utilisant l'inverseur 6 pour interrompre la source de polarisation -V (figure 2a} à un instant précédant l'instant tg après lequel la lumièrB peut être reçue. Pour que le.transistor Tg puisse répondre à une variation de la tension 10 appliquée à son électrode de commande, une tension -v (figure 2e) est appliquée à la ligne de bits d^ à l'instant tg à travers le transistor de commande T^ (qui est déjà validé par la ligne de mots w.j , figure. 2d) vers la sortie 11 du transistor Tg. En fait, le transistor de commande 1, est substitué au tranSistor T. 6 4 15 comme impédance de charge du transistor Tg. Dans un mode de fonctionnement différent, l'inverseur 6 peut être laissé fermé et l'interrupteur 6' peut être ouvert. En. 1 * absence de signal optique éclairant la photo-diode D pendant l'intervalle qui sépare les instants tg et t^, la charge' 20 de la diode ne diminue que légèrement sous l'effet des courants de fuite, comme le montre la ligne discontinue 15 sur la figure 2f. Ensuite, à l'instant t^, lorsque la polarisation -V- est rétablie, la bascule reste à l'état ZERO. - Par contre, si la diode D est éclairée par un signal 25 lumineux après l'instant tg, elle devient conductrice et la-charge qu'elle a accumulée diminue comme l'indique la'ligne 16 de la figure 2f. Cette tension est appliquée à la grille du transistor Tg dont la conduction diminue au fur et à mesure de la réduction de sa tension de grille jusqu'à l'instant t^ auquel 30 est atteint le seul de tension de T^ . A ce moment., par un effet de réaction positive, le transistor T^ devient conducteur et la bascule passe à l'état UN. Cet état est conservé par ls rétablis* sement de la - polarisation -V à l'instant t^ précédant l'instant tg auquel est.supprimée la tension -v de la ligne de bits d^ 35 (figure 2e) et de la ligne de mots Wj (figure 2d)v Bien que l'invention ait été décrite dans le cas de transistors à e-ffet de champ utilisant la technologie P-MOS, 70 37325 6 2064360 il va de «oi* qu© l'on peut'igalsraent utiliser les technologies M05 à canal î\! ou MOS complémentsira. De plus, les circuits intégrés peuvent ®tre réalisés sur des plaquettes constituées uniqusmsnt de silicium ou sur du silicium déposé sur un substrat de saphir* 70 37325 7 2064360 Revendications t. Elément de mémoire à commande électrique et optique comprenant une cellule de mémoire constituée par un premier et un second transistors reliés par des circuits croisés à une 5 source de potentiel à travers des impédances de charge respectives, chaque transistor comportant deux électrodes principales t et une électrode de commande, l'élément de mémoire étant en outre caractérisé en ce qu'il comprend une photo-diode dont une électrode est reliée à l'électrode de commande du second transistor 10 et dont l'autre électrode est reliée au potentiel de référence, ladite photo-diode étant polarisée en inverse et étant chargée sensiblement au potentiel de ladite source lorsque le premier transistor est sensiblement bloqué et lorsque le second transistor est conducteur. 15 2. Elément de mémoire selon la revendication 1 caractérisé en ce qu'il comprend des transistors à effet de champ à grille isolée dont les électrodes principales sont respectivement le drain et la source et dont l'électrode de commande est la grille. 3. Elément de mémoire selon la revendication 1 ou la 20 revendication 2 caractérisé en ce que lesdits transistors sont constitués par une source et un drain d'un certain type de conduc-tivité sur un substrat d'un autre type de conductivité, l'une des électrodes de la photo-diode étant constituée par un prolongement du drain du premier transistor. 25 4. Elément de mémoire selon la revendication 1 ou la revendication 2 caractérisé en ce qu'il comprend en outre un moyen d'interrompre l'application dudit potentiel au premier transistor et à la photo-diode de façon qu'une énergie lumineuse dirigée sur la photo-diode fasse basculer l'état de la cellule de mémoire. 30 5. Elément de mémoire selon la. revendication 4 caractérisé en ce qu'il comprend en outre un moyen de rétablir l'application du potentiel au premier transistor et à la photo-diode pour maintenir la cellule de mémoire dans l*état électrique existant. 6. Elément de mémoire selon la revendication 1 ou la 35 revendication 2 caractérisé en ce qu'il comprend un transistor de commande dont l'état validé permet d'appliquer une impulsion de polarisation inverse à la photo-diode pour y établir une charge, 70 37325 8 2064360 de façon qu'au moins pendant une période ultérieure pendant laquelle la photo-diode est sensible à un signal optique d'entrée, la présence d'un signal lumineux provoque la décharge de la photo-diode et l'apparition d'un signal d'entrée dans la cellule de mémoire. 7. Elément de mémoire selon la revendication 1 ou la revendication 2 caractérisé en ce que la cellule de mémoire est un circuit bi-stable.