FR 2088362 A1 19720107 FR 7107739 A 19710305 71 07739 1 2088362 La présente Invention se rapporte à des dispositifs de coraande de signalisation pour la circulation et, particulièrement, à un dispositif de commande de signalisation pour la circulation conçu pour effectuer la commutation de signaux de circulation à un* 5 multiplicité d'intersections. Un dispositif de commande de signalisation pour la circulation qui réalise la commande centralisée de signaux de circulation à une multiplicité d1intersections, comporte une pluralité de bornes, dont chacune est située aux intersections respectives,et 10 un dispositif de commande central qui réalise la commande centralisée de ces bornes. Le dispositif de commande central réalise un traitement,tel que la prévision de la condition du trafic ou de la circulation, l'indication de la condition de circulation et la décision du mode de àommande de la circulation par le captage et 15 l'an&lyM de l'information transmise depuis les bornes, et également envoie des signaux aux bornes pour la commutation des signaux de commande aux intersections. Un tel dispositif de commande de signalisation pour la circulation est avantageux en ce que la construction des bornes si-20 tuées aux intersections respectives est très simple, et en ce que le travail de construction desdites bornes, aussi bien que leur ea-tretien et leur surveillance sont aisés, et également en ce que l'écoulement de la circulation sur une grande étendue du territoire peut être contrôlé de façon continue à un seul emplacement sim-25 plement par un dispositif de commande central. D'autre part, puisque la construction et la fonction du dispositif de commande central deviennent un peu plus compliquées, il est nécessaire de tenter non seulement de diminuer le gabarit des machines constituant ce dispositif, mais également d'augmenter 30 sa facilité de traitement. La présente invention a été faite en considération des problèmes ci-dessus, et un des objets principaux de celle-ci est de prévoir un dispositif de commande de signalisation pour la circulation qui produise des signaux pour la commutation de signaux 35 de circulation ou de trafic à une multiplicité d'intersections, en utilisant une mémoire à noyau. D'autres objets et avantages de la présente invention apparaîtront à la description suivante d'un exemple de réalisation préféré de celle-ci, faite en relation avec les dessins ci-joints, 40 dams lesquels r bad original 71 07739 2088362 La figure 1 est un diagramme de blocs d'un exemple de réalisation de la présente invention. La figure 2 est un diagraauae de blocs d'un exemple de réalisation de la présente invention utilisé dans un dispositif de 5 commande de signalisation pour la circulation à périodes fixes, et La figure 3 est un graphique représentant les données emmagasinées dans la mémoire à noyau représentée dans la figure 2. Comme représenté dans la figure 1, un groupe de données fixes, telles que des périodes d'indication, des écarts de réglage 10 permanent et des Interruptions de signaux, sont emmagasinées dans une section GROUPE DE D0NHEES FIXES (GDP) d'une mémoire à noyau 100 ; un groupe de données variables, telles que des étapes, temps écoulés depuis un certain temps de référence respectif, sont emmagasinées dans une section GROUPE DE DONNEES VARIABLES (GDV) de la 15 mémoire à noyau 100 ; et un groupe de données d'instruction pour traitement, telles qu'un ensemble d'informations ou de décisions de mode de commande, sont emmagasinées dans une section GROUPE DE DONNEES D'INSTRUCTION (GDI) de la mémoire à noyau 100. Les signaux de sortie d'un générateur d'impulsions G 200 20 sont appliqués à un dispositif de commande DC 300 pour faire varier les valeurs du groupe de données variables. Ensuite, ces valeurs du groupe de données variables sont comparées à celles du groupe de données fixes. Chaque fois que ces deux types de données coïncident l'un à l'autre, un signal depuis le dispositif de commande 25 300 est appliqué à l'un des signaux de borne 400-1 à 400-n pour commuter le signal à l'intersection correspondante. Selon le dispositif de la présente invention, on peut non seulement régler des paramètres pour la commande de l'écoulement de la circulation ou du trafic sur une grande région du ter-30 ritoire à une place donnée, k savoir à une station centrale, mais on peut également changer aisément ces paramètres. Dans le cas où la présente invention est utilisée dans un dispositif de commande de signalisation avec des signaux à période fixe, l'étape et le temps écoulé à partir d'un certain 35 temps de référence pour chaque.borne sont emmagasinés dans la section GROUPE DE DONNEES VARIABLES (GDV) de la mémoire à noyau 100 ; la période d'indication, c'est-à-dire l'étape pour chaque signal de borne, est emmagasinée dans la section GROUPE DE DONNEES FIXES (GDF) de la mémoire à noyau 100 ; et le dispositif 40 de commande j500 effectue, en réponse à des secondes Impulsions BAD ORIGINAL 71 07739 3 2088362 depuis le générateur d'impulsions 200, les opérations de commande variées suivantes en fonction des données emmagasinées dans la section GROUPE DE DONNEES D'INSTRUCTION (GDI) de la mémoire à noyau 100. 5 Simplement, lorsqu'une seconde impulsion depuis le géné rateur d'impulsions 200 est appliquée au dispositif de commande 300 à un certain moment, les données emmagasinées dans la mémoire à noyau 100, indiquant le temps écoulé depuis un certain temps de référence, sont lues par le dispositif de commande 300, et ensuite 10 la donnée indiquant le temps écoulé est augmentée de plus un. Cette donnée augmentée est réécrite dans là mémoire à noyau 100. Puisque la donnée indiquant le temps écoulé depuis un certain temps de référence, et étant emmagasinée dans la mémoire à noyau 100, est augmentée de plus un et est réécrite dans la mémoire 15 à noyau 100, chaque fois qu'une impulsion de synchronisation est produite, l'aire de la mémoire à noyau 100 emmagasinant cette donnée du temps écoulé fonctionne comme compteur de temps. Ensuite, la donnée, indiquant une étape, emmagasinée dans la mémoire à noyau 100, est lue par le dispositif de commande 300. 20 Après cela, la donnée indiquant la période d'indication de l'étape à ce moment est lue, au moyen de la donnée indiquant l'étape, par le dispositif de commande 300, et est comparée à la donnée indiquant le temps écoulé depuis un certain temps de référence. Lorsque la donnée indiquant le temps écoulé depuis un 25 certain temps de référence coïncide avec la donnée indiquant la période d'indication de l'étape à ce moment, c'est-à-dire, la période d'indication d'un signal, à cet instant, qui s'est écoulée pendant un temps prédéterminé, la donnée indiquant le temps écoulé depuis un certain temps de référence, étant emmagasinée dans la 30 mémoire à noyau 100, est remise en position, et également la donnée indiquant l'étape est lue par le dispositif de commande 300 pour être augmentée de plus un. La donnée indiquant l'étape est à nouveau écrite dans la mémoire à noyau 100 après qu'elle ait été augmentée de plus un. A cet instant, un signal pour l'avancement 35 de l'étape est alimenté depuis le dispositif de commande 300 à un signal de borne correspondant, et en résultat, le signal de l'intersection correspondante est commuté. Dans le cas où la présente invention est utilisée dans un dispositif de commande de signalisation systématique, les don-40 nées d'écarts de réglage permanent et d'interruption sont emmagasiBAD ORIGINAL 71 07739 » 2088362 nées dans la section GROUPE DE DONNEES FIXES (GDF) de la mémoire à noyau 100, et un pourcentage d'impulsions depuis le générateur d'impulsions 200 sont appliquées au dispositif de commande 300. Les données sont emmagasinées en un GROUPE DE DONNEES VA-5 RIABUSS (GDV), sont lues, augmentées de plus un, et ré-écrites dans la mémoire à noyau 100, en réponse à chaque impulsion du pourcentage d'impulsions. Due à la mémoire à noyau de l'aire où ces données sont emmagasinées, la mémoire à noyau 100 fonctionne en tant que compteur de décalages ou d'écarts de réglage permanent et en 10 tant que compteur d'interruptions. A savoir, l'écart de réglage permanent et l'interruption pour chaque signal de borne sont emmagasinés en GROUPE DE DONNEES FIXES (GDF) de la mémoire à noyau 100 à cet instant, et la donnée qui doit être augmentée de plus un, comme décrit ci-dessus, ainsi que la donnée pour indiquer l'écart de 15 réglage permanent sont lues en réponse à chaque impulsion du pourcentage d'impulsions par le dispositif de commande 300 et sont, de ce fait, comparées l'une à l'autre. Si ces deux sortes de données sont en coïncidence, un signal est envoyé pour faire démarrer la période de signal vert du signal de borne correspondante. Egale-20 ment, la donnée indiquant le temps écoulé depuis un certain temps de référence, et étant emmagasinée dans le GROUPE DE DONNEES VARIABLES (GDV),et qui doit être augmentée de plus un, tel que décrit ci-dessus, ainsi que la donnée indiquant l'interruption, et étant emmagasinée dans le GROUPE DE DONNEES FIXES (GDF), sont lues, en 25 réponse à chaque impulsion du pourcentage d'impulsions par le dispositif de commande 300, et sont, de ce fait, comparées l'une à l'autre. Lorsque ctes deux sortes de données sont en coïncidence,un signal est envoyé pour terminer la période de signal vert du signal de borne correspondante. 30 En se référant maintenant aux figures 2 et 3, la présente invention sera exposée plus particulièrement en relation avec un exemple de réalisation qui est utilisé dans un dispositif de commande de signalisation à période fixe. Dans la figure 2, la référence 1 désigne une mémoire à 35 noyau. Lorsqu'une adresse est spécifiée par un registre d'adresses 2 contenant six bits et qu'un circuit de commande d'inscription 3 est entraîné, alors la donnée emmagasinée dans une première barre omnibus 4 d'information est inscrite dans l'adresse spécifiée de la mémoire à noyau 1. Lorsqu'une adresse est spécifiée par le regis-40 tre d'adresses 2 et qu'un circuit de commande de lecture 5 est enBAD ORIGINAL 71 07739 5 2088362 traîné, la donnée emmagasinée dans l'adresse spécifiée de la mémoire à noyau 1 est lue par un registre à mémoire 6 contenant dix bits. Comme représenté dans la figure 3, les données d'instruc-5 tion pour l'instruction d'opérations, qui seront décrites ci-après, sent emmagasinées dans une partie d'adresse AD, dans laquelle chaque "tête" ou premier bit est indiqué par "0", et les données de borne sont emmagasinées dans une partie d'adresse AD1 dans laquelle chaque "tête" ou premier bit est indiqué par "l", dans la mémoire 10 à noyau 1. Comme pour les données de borne, les données de borne n*l sont emmagasinées dans une partie d'adresse, dans laquelle chaque trois bits de tête (trois premiers bits) sont indiqués par "100" ; les données de borne n° 2 sont emmagasinées dans une partie d'a-15 dresse, dans laquelle chaque trois bits de tête (trois premiers bits) sont indiqués par "101" ; les données de borne n* 3 sont emmagasinées dans une partie d'adresse, dans laquelle chaque trois bits de tête (trois premiers bits) sont indiqués par "110" ; et les données de borne n° 4 sont emmagasinées dans une partie d'adresse, 20 dans laquelle chaque trois bits de tête (trois premiers bits) sont indiqués par "lll". Dans chaque partie d'adresse des données de borne, le temps écoulé d'une première étape 1G est positionné dans une adresse, dans laquelle les trois derniers bits sont indiqués par "000" ; 25 le temps écoulé d'une seconde étape 2G est positionné dans une a-dresse, dans laquelle les trois derniers bits sont indiqué» par "001" i le temps écoulé d'une troisième étape 3G est positionné dans une adresse, dans laquelle les trois derniers bits sont indiqués par "010" ; le temps écoulé d'une quatrième étape 4G est emmagasi-30 né dans une adresse, dans laquelle les trois derniers bits sont indiqués par "011" ; un compteur de temps TC est constitué dans une adresse dans laquelle les trois derniers bits sont indiqués par "100" î un compteur d'étapes SC est constitué dans une adresse, dans laquelle les trois derniers bits sont indiqués par "10Ï" ; et 35 un nombre d'étapes maximum SC MAX est positionné dans une adresse, dans laquelle les trois derniers bits sont indiqués par "110". La référence 7 dans la figure 2 désigne un registre IXR contenant trois bits, auquel la donnée depuis une première barre omnibus d'information 4 est emmagasinée. 40 La donnée emmagasinée dans le registre à mémoire 6 est BAD ORIGINAL 71 07739 6 2088362 appliquée à la première barre omnibus d'information 4, lorsqu'un premier circuit porte (Gl) 8 est ouvert, et est emmagasinée dans un premier additionneur (FAI) 10, lorsqu'un second circuit porte (G2) 9 est ouvert. 5 La donnée emmagasinée dans le premier additionneur (PAl) 10 est appliquée à la première barre omnibus d'information 4 lorsqu'un troisième circuit porte (G3) 11 est ouvert. La donnée emmagasinée dans le premier additionneur (FAI) 10 par l'intermédiaire du second circuit porte (G2) 9 est augmentée de plus un lorsqu'un 10 quatrième circuit porte (G4) 12 est ouvert. La donnée emmagasinée dans le registre IXR 7 est envoyée au premier additionneur (FAI) 10 lorsqu'un cinquième circuit porte (G5) 13 est ouvert. La référence 14 désigne un registre acr contenant 10 15 bits, lequel applique une donnée à la première barre omnibus d'information 4* lorsqu'un sixième circuit porte (g6) 13 est ouvert, après que la donnée ait été appliquée audit registre acr 14 depuis une seconde barre omnibus d'information 15. La référence 17 désigne un second additionneur (fa2) auquel la donnée est appliquée de-20 puis la première barre omnibus d'information 4 lorsqu'un septième circuit porte (g7) 18 est ouvert, et qui applique la donnée à la seconde barre omnibus d'information 15 lorsqu'un huitième circuit porte (g8) 19 est ouvert. La donnée dans le second additionneur (fa2) 17 est augmentée de plus un lorsqu'un neuvième circuit porte 25 (g9) 20 est ouvert. La référence 21 désigne un registre LNR contenant trois bits, qui applique une donnée à la première barre omnibus d'information 4, lorsqu'un onzième circuit porte (Gll) 24 est ouvert, a-près que la donnée ait été appliquée à celui-ci depuis la seconde 30 barre omnibus d'information 15. Le registre LNR 21 spécifie les adresses de borne mentionnées ci-dessus. La référence 23 désigne un compteur IC contenant six bits, lequel applique une donnée à la première barre omnibus d'information 4, lorsqu'un onzième circuit porte (Gl-1) 24 est ouvert, 35 après que ladite donnée ait été appliquée à celui-ci depuis la seconde barre omnibus d'information 15. Le compteur IC 23 spécifie les adresses des données d'instruction mentionnées ci-dessus successivement. La référence 25 désigne un circuit de coïncidence (C0), 40 qui produit un signal lorsque la donnée emmagasinée dans le registre BAD ORIGINAL 71 07739 7 2088362 ACR 14 coïncide avec la donnée appliquée depuis la première barre omnibus d'information 4. Ce signal ouvre le neuvième circuit porte (G9) 20 lorsqu'un douzième circuit porte (G12) 26 est ouvert. La référence 27 désigne un registre COR contenant dix 5 bits, auquel une donnée est appliquée à partir de la barre omnibus d'information 4, et qui applique cette donnée à un circuit de programme 28. La référence 29 désigne un générateur d'impulsions d'horloge qui produit des impulsions d'horloge à l'occurrence d'une se-10 conde impulsion. La référence 30 désigne un générateur d'impulsions de synchronisation qui produit des impulsions de synchronisation en réponse à une impulsion d'horloge. Les première et seconde barres omnibus d'information 4 et 15 contiennent respectivement dix bits. Les trois bits du registre 15 LNR 21 sont connectés au cinquième (depuis la tête) jusqu'au septième bits des deux première et seconde barres omnibus d'information 4 et 15 ; les trois bits du registre JXR 7 sont connectés au huitième jusqu'au dixième bits des deux première et seconde barres omnibus d'information 4 et 15 ; les dix bits du registre à mémoi-20 re 1 sont connectés, respectivement, à chaque bit des deux première et seconde barres omnibus d'information 4 et 15 î les six bits du registre d'adresses 2 sont connectés aux six derniers bits des deux barres omnibus d'information 4 et 15 ; et les dix bits du registre ACR et du registre COR sont connectés, respectivement, à 25 chaque bit des deux première et seconde barres omnibus d'information 4 et 15. Le générateur d'impulsions de synchronisation 30 produit successivement huit impulsions de synchronisation en réponse à une impulsion d'horloge. Le circuit de programme 28 effectue les opé-30 rations prédéterminées suivantes en réponse à la première jusqu'à la quatrième impulsions de synchronisation. A savoir, le circuit de programme 28, en réponse à la première impulsion de synchronisation, positionne le registre d'adresses 2 et, en même temps, ouvre les circuits porte (Gll) 24, 35 (07) 18 et (g8) 19. En résultat la donnée qui a été emmagasinée dans le compteur ic 23 est positionnée dans le registre d'adresses 2 par l'intermédiaire du second additionneur (fa2) 17. En réponse à la seconde impulsion de synchronisation, le circuit de programme 28 entraîne le circuit de commande de lecture 40 5 et positionne le registre à mémoire 6. En résultat, la donnée bad original 71 07739 8 2088362 emmagasinée dans l'adresse spécifiée par le registre d'adresses 2 de la mémoire à noyau 1 est lue par le registre de mémoire 6. En réponse à la troisième impulsion de synchronisation, le circuit de programme 28 positionne le compteur IC 23 et ouvre le 5 onzième circuit porte (611) 24, le septième circuit porte (G7) 18, le neuvième circuit porte (g9) 20 et le huitième circuit porte (g8) 19. En résultat, la donnée qui a été emmagasinée dans le compteur IC 23 est augmentée de plus un par l'additionneur (PA2) 17» et ensuite est emmagasinée dans le compteur IC 23. 10 En réponse à la quatrième impulsion de synchronisation, le circuit de programme 28 ouvre le premier circuit porte (Gl) 8 et positionne le registre COR 27. En résultat, la donnée qui a été emmagasinée dans le registre à mémoire 6 est emmagasinée dans le registre COR 27 par l'intermédiaire de la première barre omnibus 15 d'information 4. En réponse à la cinquième Impulsion de synchronisation, le circuit de programme 28 effectue, selon le contenu de la donnée emmagasinée dans le registre COR 27, les opérations de trois façons différentes, telles que décrites ci-dessous. 20 A savoir, dans le cas où le contenu du quatrième bit du registre COR 27 est n0", le circuit de programme 28 positionne le registre d'adresses 2, et, en même temps, ouvre le premier circuit porte (Gl) 8, le septième circuit porte (G7) 18 et le huitième circuit porte (G8) 19. En résultat, la donnée qui.a été emmagasi-25 née dans les six bits, à l'exception du quatrième bit, du registre à mémoire 6, est emmagasinée dans le registre d'adresses 2 par l'intermédiaire du second additionneur (FA2) 17. Dans le cas où le contenu de la donnée emmagasinée dans le registre COR 27 est tel que le quatrième bit est "l", et que 30 le cinquième bit est "O", le circuit de programme 28 règle le registre d'adresses 2, et en même temps, ouvre le dixième circuit porte (G10) 22, le second circuit porte (G2) 9, le troisième circuit porte (G3) 11, le septième circuit porte (G7) 18 et le huitième circuit porte (G8) 19. En résultat, la donnée contenant six bits, dont 35 les trois bits de tête constituent la donnée emmagasinée dans le registre LNR 21, et dont les trois derniers bits constituent la donnée emmagasinée dans le registre à mémoire 6, est emmagasinée dans le registre d'adresses 2. Dans le cas où le contenu de la donnée emmagasinée dans 40 le registre COR 27 est tel que le quatrième bit est "1" et que le bad origjnal 71 07739 9 2088362 cinquième bit est "l", le circuit de programme 28 positionne le registre d'adresses 2 et, en même temps, ouvre le cinquième circuit porte (g5) 13, le troisième circuit porte (g3) 11» le dixième circuit porte (gio) 22, le septième circuit porte (g7) 18 et le hui-5 tièae circuit porte (g8) 19. En résultat, la donnée contenant six bits, dont les trois bits de tête constituent la donnée emmagasinée dans le registre LNR 21 et dont les trois derniers bits constituent la donnée emmagasinée dans le registre IXR 14, est emmagasinée dans le registre d'adresses 2. 10 A l'occurrence de la sixième impulsion de synchronisa tion et des impulsions de synchronisation suivantes, le circuit de programme 28 effectue, comme cela sera décrit ci-après, différentes opérations selon le contenu emmagasiné dans le registre COR 27. 15 Les données d'instruction pour l'instruction des opéra tions différentes sont emmagasinées dans la partie d'adresse dans la mémoire à noyau 1, chaque premier bit de tête dans ladite partie étant indiqué par "0". Dans le cas où les trois bits de tête de la donnée emma-20 gasinée dans le registre COR 27 sont "000", le circuit de commande de lecture 5 est entraîné, et en même temps, le registre à mémoire 6 est positionné à l'occurrence de la sixième impulsion de synchronisation, et la donnée emmagasinée dans l'adresse spécifiée dans la mémoire à noyau 1, est lue par le registre à mémoire 6. Ensuite, 25 à l'occurrence de la septième impulsion de synchronisation, le circuit de programme 28 ouvre le premier circuit porte (Gl) 8, le septième circuit porte (G7) 18 et le huitième circuit porte (G8) 19 et, en même temps, positionne le registre ACR 14. Ainsi, la donnée qui a été lue par le registre à mémoire 6 est emmagasinée dans le 30 registre ACR 14. Dans le cas où les trois premiers bits en tête de la donnée emmagasinée dans le registre COR 27 sont "001", le circuit de programme 28 ouvre le sixième circuit porte (G6) 16 et entraîne le circuit de commande d'inscription 3, à l'occurrence de la sixième 35 impulsion de synchronisation. En résultat, la donnée emmagasinée dans le registre ACR 14 est inscrite dans l'adresse spécifiée de la mémoire à noyau 1. Dans le cas où les trois premiers bits de la donnée emmagasinée dans le registre COR 27 sont Kûl0*', le circuit de pro-40 gramme 28 ouvre, à l'occurrence de la sixième impulsion de syn 71 07739 2088362 chronisation, le quatrième circuit porte (G4) 12, le troisième circuit porte (G3) 11, le septième circuit porte (G7) 18 et le huitième circuit porte (G8) 19. En outre, dans le cas où les quatrième au sixième bits de la donnée emmagasinée dans le registre 5 COR 27 à oet instant sont n000w, le sixième circuit porte 16 est ouvert et le registre ACR 14 est positionné, et dans le cas où les trois bits ci-dessus sont "Oll", le cinquième circuit porte (G5) 13 est ouvert et le registre IXR est positionné. Dans le cas où les trois bits ci-dessus sont "010", le 10 dixième circuit porte (G10) 22 est ouvert et le registre LNR 21 est positionné. En conséquence, dans le cas où les quatrième au sixième bits sont "000", la donnée emmagasinée dans le registre ACR 14 est augmentée de plus un; dans le cas où ces bits sont tt011n, la donnée emmagasinée dans le registre IXR 7 est augmentée de plus 15 un; et dans le cas où ces bits sont "010", la donnée emmagasinée dans le registre LNR 21 est augmentée de plus un. Dans le cas où les trois premiers bits de la donnée emmagasinée dans le registre COR sont "Oll", le circuit de programme 28 ouvre le sixième circuit porte (g6) 16 à l'occurrence de la si-20 xième impulsion de synchronisation. A cet instant, lorsque les quatrième au sixième bits des données sont "Oll", le registre IXR 7 est positionné. En conséquence, la donnée emmagasinée dans le registre ACR 14 est emmagasinée dans le registre IXR 7. Dans le cas où les trois premiers bits de la donnée em-25 magasinée dans le registre COR sont "100", le circuit de commande de lecture 5 est entraîné et le registre à mémoire 6 est positionné à l'occurrence de la sixième impulsion de synchronisation j ensuite, le premier circuit porte (Gl) 8 est ouvert et le circuit de coïncidence 25 est positionné à l'occurrence de la septième impul-30 sion de synchronisation j le onzième circuit porte (Gll) 24, le septième circuit porte (G7) 18, le douzième circuit porte (G12) 26 et le huitième circuit porte (g8) 19 sont ouverts, et le compteur IC est positionné à l'occurrence de la huitième impulsion de synchronisation. En conséquence, à l'occurrence de la sixième impul-35 sion de synchronisation, la donnée emmagasinée dans l'adressé spécifiée de la mémoire à noyau 1 est lue par le registre à mémoire 6, et à l'occurrence de la septième impulsion de synchronisation, la donnée emmagasinée dans le registre ACR 14 et la donnée lue par le registre à mémoire 6 sont positionnées dans le circuit de 40 coïncidence 25. Si ces deux sortes de données coïncident, le cir 71 07739 11 2088362 cuit de coïncidence 25 produit un signal. A l'occurrence de la huitième impulsion de synchronisation, le circuit porte 9 est ouvert en réponse au signal de sortie depuis le circuit de coïncidence 25 et la donnée qui a été emmagasinée dans le compteur IC 23 est 5 augmentée de plus un, et est à nouveau emmagasinée dans le compteur IC 23. Dans le cas où les trois premiers bits de la donnée emmagasinée dans le registre COB 27 sont "101", le premier circuit porte (Gl) 8, le septième circuit porte (G7) 18 et le huitième circuit 10 porte (g8) 19 sont ouverts, le compteur IC 23 est positionné, et les six derniers bits de la donnée lue par le registre à mémoire 6 sont emmagasinés dans le compteur IC 23, à l'occurrence de la sixième impulsion de synchronisation. Dans le cas où les trois premiers bits de la donnée em-15 magasinée dans le registre COR 27 sont "110M, le septième circuit porte (g7) 18 et le huitième circuit porte (g8) 19 sont ouverts et le registre ACR 14 est positionné à l'occurrence de la sixième impulsion de synchronisation. De plus, dans le cas où les quatrième au sixième bits de 20 la donnée emmagasinée dans le registre COR 27 sont "011" à cet instant, le cinquième circuit porte (G5) 13 et le troisième circuit porte (G3) 11 sont ouverts et, au cas où les bits sont "010" à cet instant, le dixième circuit porte (G10) 22 est ouvert à l'occurrence de la sixième impulsion de synchronisation. En conséquen-25 ce, dans le cas où les quatrième au sixième bits de la donnée emmagasinée dans le registre COR 27 sont "011", la donnée qui a été emmagasinée dans le registre IXR 7 est emmagasinée dans le registre ACR 14, et, si les quatrième au sixième bits de la donnée emmagasinée dans le registre COR 27 sont "010", la donnée qui a été em-30 magasinée dans le registre LNR 21 est emmagasinée dans le registre ACR 14. Dans le cas où les trois premiers bits de la donnée emmagasinée dans le registre COR 27 sont "lll", et le quatrième bit est "l", le circuit de programme 28 entraîne le circuit de comman-35 de de lecture 3, et efface l'adresse spécifiée de la mémoire à noyau 1 à l'occurrence de la sixième impulsion de synchronisation. Le circuit de programme 28 efface également le registre LNR 21, le registre compteur IC 23 ou le registre IXR 7, respectivement selon que les quatrième au sixième bits de la donnée emmagasinée dans le 40 registre COR 27 sont "010","00l" ou "011". 71 07739 12 2088362 Dans le cas où les trois premiers bits de la donnée emmagasinée dans le registre COR 27 sont "111" et tous les autres bits sont Ml", le circuit de programme 28 remet en position un circuit basculeur ou un circuit bistable, non représenté dans les 5 dessins, qui commande le circuit de production d'impulsions d'horloge 29 et le circuit de production d'impulsions de synchronisation 30. Le circuit bistable est positionné à l'occurrence d'une seconde impulsion. Les signaux produits par le circuit de production d'impulsions de synchronisation 30 ne sont pas appliqués au 10 circuit de programme 28, lorsque le circuit bistable est en condition de remise en position. A l'occurrence d'une seconde impulsion, le registre LNR 21 est positionné dans l'état "100", et le registre IXR 7 et le compteur IC 23 sont remis en position. 15 Après cela, lorsque la première impulsion de synchronisa tion est appliquée, en réponse à une impulsion d'horloge depuis le circuit de production d'impulsions d'horloge 29, au circuit de programme 28, le onzième circuit porte (Gll) 24, le septième circuit porte (G7) 18 et le huitième circuit porte (G8) 19 sont ouverts, 20 le registre d'adresses 2 est positionné et la donnée "000000" emmagasinée dans le registre IC 23 est positionnée dans le registre d'adresses 2, tel que décrit ci-dessus. Ensuite, à l'occurrence d'une seconde impulsion de synchronisation, le circuit de commande de lecture 3 est entraîné, 25 le registre à mémoire 6 est positionné, et la donnée emmagasinée dans l'adresse "000000" de la mémoire à noyau lest lue par le registre à mémoire 6. Dans l'adresse "000000" de la mémoire à noyau,est emmagasinée la donnée "0001000100", tel que représenté dans la figure 3. 30 A l'occurrence de la troisième impulsion de synchronisa tion, la donnée "OOOOOl" est emmagasinée dans le compteur IC 23. Ensuite, à l'occurrence de la quatrième impulsion de synchronisation, la donnée "0001000100", qui a été lue par le registre à mémoire 6 à l'occurrence de la seconde impulsion de synchronisation, 35 est emmagasinée dans le registre COR 27. A l'occurrence de la cinquième impulsion de synchronisation, la donnée "ÎOOIOO" est emmagasinée dans le registre d'adresses 2, puisque le quatrième bit de la donnée emmagasinée dans le registre COR 27 est "l" et que le cinquième bit de celle-ci est 40 "0". 71 07739 13 2088362 A l'occurrence de la sixième impulsion "de synchronisation, la valeur du compteur de temps TC de la première borne, emmagasinée dans l'adresse "1001Q0" de la mémoire à noyau 1, est lue par le registre à mémoire 6, puisque les trois premiers bits 5 de la donnée emmagasinée dans le registre COR 27 sont "000". Ensuite, à l'occurrence de la septième impulsion de synchronisation, la valeur du compteur de temps TC de la première borne, qui a été lue parle registre à mémoire 6, est emmagasinée dans le registre ACR 14, puisque les trois premiers bits de la doa-10 née emmagasinée dans le registre COR 27 sont "000". De la manière décrite ci-dessus, la valeur du compteur de temps TC de la première borne, après que la première impulsion d'horloge soit produite, est emmagasinée dans le registre ACR. Ensuite, après que la huitième impulsion de synchronisation soit pro-15 duite, une seconde impulsion d'horloge est produite. Le générateur d'impulsions de synchronisation JO produit alors successivement à nouveau huit impulsions de synchronisation. Lorsque la première i*-pulsion de synchronisation ainsi produite est appliquée au circuit de programme 28 à cet instant, la donnée "000001", qui a été em-20 magasinée dans le compteur IC 23, est emmagasinée dans le registre d'adresses 2. A l'occurrence de la seconde impulsion de synchronisation, la donnée "0100000001emmagasinée dans l'adresse "000001" de la mémoire à noyau 1, est lue par le registre à mémoire 6. A l'occur-25 rence de la troisième impulsion de synchronisation, la donnée "000010" est emmagasinée dans le compteur IC 23. A l'occurrence de la quatrième impulsion de synchronisation, la donnée "0100000001" est emmagasinée dans le registre C0E 27. A l'occurrence de la cinquième impulsion de synchronisa-30 tion, la donnée "000001" est emmagasinée dans le registre d'adresses 2, puisque le quatrième bit de la donnée emmagasinée dans le registre COR 27 est "0". A l'occurrence de la sixième impulsion de synchronisation, le sixième circuit porte (G6) 16, le septième circuit porte 35 (G7) 18, le neuvième circuit porte (G9) 20 et le huitième circuit porte (G8) 19 sont ouverts, le registre ACR est positionné, et la valeur du compteur de temps TC de la première borne emmagasinée dans le registre ACR est augmentée de plus un, puisque les trois premiers bits de la donnée emmagasinée dans le registre COR sont 40 "010" et que les quatrième au sixième bits sont "000". 71 07739 2088362 Après que les septième et huitième impulsions de synchronisation aient été produites, une troisième impulsion d'horloge est produite, et la première impulsion de synchronisation ainsi produite est appliquée au circuit de programme 28. A cet instant, la 5 donnée H00QQ10W, qui a été emmagasinée dans le compteur IC 23, est emmagasinée dans le registre d'adresses 2. Après cela, à l'occurrence de la seconde impulsion de synchronisation, la donnée "OOIIOOOIOO", emmagasinée dans l'adresse "OOOOIO" de la mémoire à noyau 1, est lue par le registre à mé-10 moire 6. A l'occurrence de la troisième impulsion de synchronisation, la donnéett000011n est emmagasinée dans le compteur IC 23. A l'occurrence de la quatrième impulsion de synchronisation, la donnée "0011000100", qui a été emmagasinée dans le jregis-15 tre à mémoire 6, est emmagasinée dans le registre COR 27. A l'occurrence de la cinquième impulsion de synchronisation, la donnée "100100" est emmagasinée dans le registre d'adresse 2, puisque le quatrième bit de la donnée emmagasinée dans le registre COR.est "1". 20 A l'occurrence de la sixième impulsion de synchronisation, la donnée "100100" est emmagasinée dans le registre d'adresses 2, puisque le quatrième bit de la donnée emmagasinée dans le registre COR 27 est "1". A l'occurrence de la septième impulsion de synchronisa-25 tion, le circuit de commande d'écriture 3 est entraîné, et le sixième circuit porte (g6) 16 est ouvert, et la valeur du compteur de temps TC de la première borne emmagasinée dans le registre ACR 14 est écrite dans l'adresse "100100" de la mémoire à noyau 1, puisque les trois premiers bits de la donnée emmagasinée dans le 30 registre COR 27 sont "001". Par le moyen mentionné ci-dessus, la valeur du compteur de temps TC de la première borne, qui a été lue à l'occurrence de la première impulsion d'horloge et a été augmentée de plus un à l'occurrence de la seconde impulsion d'horloge, est emmagasinée dans la mémoire à noyau 1 à l'occurrence de 35 la troisième impulsion d'horloge. Après que les septième et huitième impulsions de synchronisation aient été produites, une quatrième impulsion d'horloge est produite. Puisque la donnée emmagasinée dans le compteur IC 23 40 est "000011" lorsque la quatrième impulsion d'horloge est produi 71 07739 15 2088362 te, la valeur du compteur d'étapes SC de la première borne, qui a été emmagasinée dans l'adresse "100101", est emmagasinée dans le registre ACR 14 après que la donnée "0001000101" emmagasinée dans l'adresse "000011" de la mémoire à noyau 1 ait été lue. 5 Après qu'une cinquième impulsion d'horloge soit produi te, la donnée "0110110000" emmagasinée dans l'adresse "000100" de la mémoire à noyau 1 est lue par le registre à mémoire 6 et la valeur du compteur d'étapes SC de la première borne, qui a été emmagasinée dams le registre ACR 14, est emmagasinée dans le registre 10 IXR 7, puisque la donnée emmagasinée dans le compteur IC 23 est "000100". Après qu'une sixième impulsion d'horloge soit produite, la donnée "000101" est emmagasinée dans le registre d'adresses 2 à l'occurrence de la première impulsion de synchronisation alors 15 produite, et la donnée "00011000000" est lue par le registre d'adresses 2 à l'occurrence de la seconde impulsion de, synchronisation et la donnée est emmagasinée dans le registre COR 27 à l'occurrence de la quatrième impulsion de synchronisation. A l'occurrence de la cinquième impulsion de synchronisa-20 tion, la donnée contenant six bits,dont les trois premiers constituent la donnée "100" emmagasinée dans le registre LNR 21 et dont les trois derniers bits constituent la valeur du compteur d'étapes SC de la première borne emmagasinée dans le registre IXR 7, est emmagasinée dans le registre d'adresses 2. 25 En conséquence, à l'occurrence de la sixième impulsion de synchronisation, le temps écoulé dans l'étape de la première borne à cet instant est lu par le registre à mémoire 6, et à l'occurrence de la septième impulsion de synchronisation, le temps é-coulé dans l'étape est emmagasiné dans le registre ACR 14. 30 Après qu'une septième impulsion d'horloge soit produite, la donnée "1001000100", emmagasinée dans l'adresse "000110" de la mémoire à noyau 1, est lue par le registre à mémoire 6 à l'occurrence de la seconde impulsion de synchronisation, et la donnée est emmagasinée dans le registre COR 27 à. l'occurrence de la quatrième 35 impulsion de synchronisation. A l'occurrence de la cinquième impulsion de synchronisation, la donnée "100100" est emmagasinée dans le registre dAdresses 2, puisque le quatrième bit de la donnée emmagasinée dans le registre COR 27 est "l" et que le cinquième bit de celle-ci est 40 "0". 71 07739 16 2088362 A 1*occurrence de la sixième impulsion de synchronisation, le circuit de commande de leoture 5 est entraîné, et, en même temps, le registre à mémoire 6 est positionné, et, de ce fait, la valeur du compteur de temps TC de la première borne, emmagasinée dans 5 l'adresse "100100" de la mémoire à noyau 1, est lue par le registre à mémoire 6, puisque les trois premiers bits de la donnée emmagasinée dans le registre COR 27 sont "100". A l'occurrence de la septième impulsion de synchronisation, le premier circuit porte (Gl) 8 est ouvert, le circuit de coînciden-10 ce (C0) 25 est positionné, et la valeur du compteur de temps TC de la première borne, qui a été lue par le registre à mémoire 6, est comparée à la valeur du temps écoulé de l'étape de la première borne, à cet instant, emmagasinée dans le registre ACR 14. Supposons maintenant que ces deux valeurs coïncident l'u-15 ne l'autre. Alors, le circuit de coïncidence 25 produit un signal. En conséquence, à l'occurrence de la huitième impulsion de synchronisation, le neuvième circuit porte (G9) 20 est ouvert et plus un est ajouté à la valeur emmagasinée dans le compteur IC 23. Ainsi, la donnée "001000" est emmagasinée dans le comp-20 teur IC 23, puisque la donnée emmagasinée dans le compteur IC 23 à l'instant où la troisième impulsion de synchronisation a été produite, après la production de la septième impulsion d'horloge, é-tait "000111''. Après qu'une huitième impulsion d'horloge soit produite, 25 la donnée "001000" est emmagasinée dans le registre d'adresses 2 à l'occurrence de la première impulsion de synchronisation. La donnée "0100110001", emmagasinée dans l'adresse "001000" de la mémoire à noyau 1, est lue par le registre à mémoire 6 à l'occurrence de la seconde impulsion-de synchronisation, et la donnée est ensuite em-30 magasinée dans le registre COR 27 à l'occurrence de la quatrième impulsion de synchronisation. Ensuite, à l'occurrence de la sixième impulsion de synchronisation, la valeur du compteur d'étapes SC de la première borne, emmagasinée dans le registre ACR 7* est augmentée de plus un, 35 puisque les trois premiers bits de la donnée emmagasinée dans le registre COR 27 sont "010", et que les quatrième au sixième bits sont "010". Après qu'une neuvième impulsion d'horloge soit produite, la donnée "001001", qui a été emmagasinée dans le compteur IC 23, 40 est emmagasinée dans le registre d'adresses 2 à l'occurrence de la 71 07739 17 2088362 première impulsion de synchronisation, et la donnée rt1100110000" emmagasinée dans l'adresse "001001" de la mémoire à noyau 1, est lue par le registre à mémoire 6 à l'occurrence de la seconde impulsion de synchronisation. tion, la valeur du compteur d'étapes SC de la première borne, qui a été emmagasinée dans le registre IXR 7, est emmagasinée dans le registre ACR 14, puisque les trois premiers bits de la donnée emmagasinée dans le registre COR 27 sont "110 " et que les quatrième 10 au sixième bits sont "011". Après qu'une dixième impulsion d'horloge soit produite, la donnée "001010", emmagasinée dans le compteur IC 23, est positionnée dans le registre d'adresses 2 à l'occurrence de la première impulsion de synchronisation, et la donnée "1001000110", emma-15 gasinée dans l'adresse "001010" de la mémoire à noyau 1, est lue par le registre à mémoire 6 à l'occurrence de la seconde impulsioa de synchronisation, et ensuite emmagasinée dans le registre COR 27 à ioccurrence de la quatrième impulsion de synchronisation. Ensuite, à l'occurrence de la cinquième impulsion de 20 synchronisation, la donnée "100110" est positionnée dans le registre d'adresses 2, puisque le quatrième bit de la donnée emmagasinée dans le registre COR 27 est "l" et que le cinquième bit de celle-ci est "0". A l'occurrence de la sixième impulsion de synchronisa-25 tion, le nombre maximum de l'étape, SC MAX, de la première borne, emmagasiné dans le registre "100110" de la mémoire à noyau 1, est lu par le registre d'adresses 2, puisque les trois premiers bits de la donnée emmagasinée dans le registre COR 27 sont "100". A l'occurrence de la septième impulsion de synchronisa-30 tion, le premier circuit porte (Gl) 8 est ouvert, le circuit de coïncidence 25 est positionné et, de ce fait, la valeur de l'étape SC de la première borne, emmagasinée dans le registre ACR 14, est comparée au nombre maximum de l'étape, SC MAX, de la première borne, qui a été lu par le registre à mémoire 6. 35 Lorsque ces deux valeurs coïncident l'une l'autre, le circuit de coïncidence 25 produit un signal. En conséquence, à l'occurrence de la huitième impulsion de synchronisation, la donnée "001011" qui a été emmagasinée dans le compteur IC 23 est augmentée de plus un par l'additionneur (FA2) 17* et ensuite la don-40 née "001100" est emmagasinée d&ns le compteur IC 23. 5 A l'occurrence de la sixième impulsion de synchronisa- 71 07739 18 2088362 Après qu'une onzième impulsion d'horloge soit produite, la donnée "001100" est emmagasinée dans le registre d'adresses 2, à l'occurrence de la première impulsion de synchronisation, et la donnée "110000011", emmagasinée dans l'adresse "001100" de la mémoire 5 à noyau 1, est lue par le registre à mémoire 6 à l'occurrence de la seconde impulsion de synchronisation. Cette donnée est emmagasinée dans le registre COR 27 à. l'occurrence de la quatrième impulsion de synchronisation. Lorsque la cinquième impulsion de synchronisation est produite, le quatrième bit de la donnée emmagasinée 10 dans le registre COR 27 est "0". A l'occurrence de la sixième impulsion de synchronisation, le registre IXR 7 est remis en position, puisque les trois premiers bits de la donnée emmagasinée dans le registre COR 27 sont "111", que le quatrième bit est 1 et que les trois derniers bits sont 15 *011*. Après qu'une douzième impulsion d'horloge soit produite, la donnée "001101" qui a été emmagasinée dans le compteur IC 23 est emmagasinée dans le registre d'adresses 2 à l'occurrence de la première impulsion de synchronisation, et la donnée "1100110000" emma-20 gasinée dans l'adresse "001101" de la mémoire à noyau 1 est lue par le registre à mémoire 6 à l'occurrence de la seconde impulsion de synchronisation. Lorsque la sixième impulsion de synchronisation est produite, la valeur du compteur d'étapes SC de la première borne, qui a été emmagasinée dans le registre IXR 7, est emmagasinée dans 25 le registre ACR 14, puisque les trois premiers bits de la donnée emmagasinée dans le registre COR 27 sont "110" et que les quatrième au sixième bits sont "011". Après qu'une treizième impulsion d'horloge soit produite, la donnée "001110", qui a été emmagasinée dans le compteur IC 23, 30 est emmagasinée dans le registre d'adresses 2 à l'occurrence de la première impulsion de synchronisation, et la donnée "0011000101" emmagasinée dans l'adresse "001110" de la mémoire 1 est lue par le registre à mémoire 6 à l'occurrence de la seconde impulsion de synchronisation, puis ensuite est emmagasinée dans le registre COR 27 35 à l'occurrence de la quatrième impulsion de synchronisation. Lorsque la cinquième impulsion de synchronisation est produite, la donnée "100101" est emmagasinée dans le registre d'adresses 2, puisque le quatrième bit de la donnée emmagasinée dans le registre COR 27 est "l" et que le cinquième bit est "0". Ensuite, à 40 l'occurrence de la sixième impulsion de synchronisation, la valeur 71 07739 2088362 du compteur d'étapes SC de la première borne, emmagasinée dans le registre ACR 14, est écrite dans l'adresse "100101" de la mémoire à noyau 1. Après qu'une quatorzième impulsion d'horloge soit produi-5 te, la donnée "001111", qui a été emmagasinée dans le compteur IC 23, est emmagasinée dans le registre d'adresses 2 à l'occurrence de la première impulsion de synchronisation, et la donnée "1111000100", emmagasinée dans l'adresse "001111" de la mémoire à noyau 1, est lue par le registre à mémoire 6 à l'occurrence de la 10 seconde impulsion de synchronisation, et ensuite est? emmagasinée dans le registre COR 27 à l'occurrence de la quatrième impulsion de synchronisation. Lorsque la cinquième impulsion de synchronisation est produite, la donnée "100100" est emmagasinée dans le registre d'a-15 dresses 2, puisque le quatrième bit de la donnée emmagasinée dans le registre COR 27 est "l" et que le cinquième bit de celle-ci est "0". Lorsque la sixième impulsion de synchronisation est produite, le circuit de cosmande d'écriture 3 est entraîné et le compteur de temps TC de la première borne, emmagasiné dans l'adresse "100100", 20 est effacé, puisque le cinquième bit de la donnée emmagasinée dans le registre COR 27 est "1". De plus, un signal d'avance d'étape est produit par le circuit de programme 28 à la production de la septième iapulaica» de synchronisation, puisque le signal depuis le registre COR 27 a été 25 appliqué au circuit de programme 28, du fait que les trois premiers bits du registre COR 27 étaient "lll". A cet instant, le signal d'avance d'étape est appliqué à la première borné, du fait que la donnée emmagasinée dans le registre LNR 21 était "100". Après qu'une quinzième impulsion d'horloge soit produite, 30 la donnée "010001", qui a été emmagasinée dans le compteur IC 23, est emmagasinée dans le registre d'adresses 2 à l'occurrence de la première impulsion de synchronisation et la donnée "0100100001" emmagasinée dans l'adresse "010001" de la mémoire à noyau 1 est lue par le registre d'adresses (MBR) 6 à l'occurrence de la seconde 35 impulsion de synchronisation, et est ensuite emmagasinée dans le registre COR 27 à l'occurrence de la quatrième Impulsion de synchronisation. La donnée "100", emmagasinée dans le registre LNR, est augmentée, à l'occurrence de la sixième impulsion de synchronisa-40 tion, de plus un, puisque les trois premiers bits de la donnée 2088362 emmagasinée dans le registre COR sont "010" et que les quatrième au sixième bits de celle-ci sont "010". Cette donnée augmentée "101" spécifie la seconde borne. Au contraire, dans le cas où le circuit de coïncidence 5 ne produit pas un signal lorsque la huitième impulsion de synchronisation est produite après l'occurrence de la septième impulsion d'horloge, la donnée "000111" n'est pas changée et emmagasinée dans le compteur IC 23 comme cela se fait. En conséquence, la donnée"000111" est emmagasinée dans 10 le registre d'adresses 2 lorsque la première impulsion de synchronisation est produite après l'occurrence de la huitième impulsion d'horloge, et la donnée "101010000" emmagasinée dans l'adresse "000111" de la mémoire à noyau 1 est lue par le registre à mémoire 6 à l'occurrence de la seconde impulsion de synchronisation, et 15 ensuite est emmagasinée dans le registre COR 27 à l'occurrence de la troisième impulsion de synchronisation. Lorsque la sixième impulsion de synchronisation est produite, le premier circuit porte "(Gl) 8, le septième circuit porte (g7) 18 et le huitième circuit porte (g8) 19 sont ouverts, et le 20 compteur IC 23 est positionné, puisque les trois premiers bits de la donnée emmagasinée dans le registre COR 27 sont "101", et que les six derniers bits "010000" de la donnée, qui ont été emmagasinés dans le registre à mémoire 6, sont emmagasinés dans le compteur IC 23. En résultat, la donnée emmagasinée dans l'adresse "010000" 25 «st lue par le registre à mémoire 6, lorsque l'impulsion d'horloge suivante est produite. Ceci veut dire qu'après que la septième impulsion d'horloge soit produite, la valeur du temps écoulé de l'étape à cet instant est comparée à celle du compteur de temps TC, et que si ces 30 deux valeurs ne coïncident pas l'une l'autre, les deux opérations pour l'avance d'étape d'une borne et l'effacement du compteur de temps ne sont pas effectuées. De façon semblable, après que la onzième impulsion d'horloge soit produite, la donnée "001011" n'est pas changée et emma-35 gasinée dans le compteur IC 23 commecela se fait, lorsque le circuit de coïncidence 25 ne produit pas de signal à l'occurrence de la huitième impulsion de synchronisation. En conséquence, après que la neuvième impulsion d'horloge soit produite, la donnée "001011" est emmagasinée dans le registre 40 d'adresses 2 à l'occurrence de la première impulsion de synchroni- 71 07739 71 07739 21 2088362 sation, et la donnée "1010001101", emmagasinée dans l'adresse "001011Mde la mémoire à noyau 1, est lue par le registre à mémoire 6 à l'occurrence de la seconde impulsion de synchronisation, puis ensuite est emmagasinée dans le registre COR 27 à l'occurrence de 5 la troisième impulsion de synchronisation. Lorsque la sixième impulsion de synchronisation est produite, les six derniers bits w00110l" de la donnée, qui ont été emmagasinés dans le registre à mémoire (MBR) 6 sont emmagasinés dans le compteur IC 23, du fait que les trois premiers bits de la 10 donnée emmagasinée dans le registre COR 27 sont "lOl". En résultat, la donnée emmagasinée dans l'adresse "001101" est lue par le registre à mémoire (MBR) 6, lorsque l'impulsion d'horloge suivante est produite. En bref, si la valeur du compteur d'étapes SC augmentée, 15 après occurrence de la onzième impulsion d'horloge, de plus un, est moindre que la valeur maximum du compteur d'étapes SC MAX de la première borne, l'opération pour l'effacement du registre IXR, et en conséquence, l'opération pour l'effacement du compteur d'étapes SCR ne sont pas effectuées. 20 Après que la quinzième impulsion d'horloge soit produite, la donnée emmagasinée dans le registre LNR 21 est augmentée de plus un, et la donnée "10l"est emmagasinée dans le registre LNR 21. Ensuite, une seizième impulsion d'horloge se produit. La donnée "010001", qui a été emmagasinée dans le comp-25 teur IC 23, est emmagasinée dans le registre d'adresses 2 à l'occurrence de la première impulsion de synchronisation, et la donnée "1100100000", emmagasinée dans l'adresse "010001" de la mémoire à noyau 1, est lue par le registre à mémoire 6 à l'occurrence de la seconde impulsion de synchronisation, et ensuite est emmagasinée 30 dans le registre COR 27 à l'occurence de la quatrième impulsion de synchronisation. Lorsque la cinquième impulsion de synchronisation est produite, la donnée, qui a été emmagasinée dans le registre LNR 21, est emmagasinée dans le registre ACR, du fait que les trois premiers 35 bits de la donnée emmagasinée dans le registre COR 27 sont "110", et que les quatrième au sixième bits sont "010". Ensuite, après qu'umdix septième impulsion d'horloge soit produite, la donnée "010010", qui a été emmagasinée dans le compteur IC 23, est emmagasinée dans le registre d'adresses 27 à. 40 l'occurrence de la première impulsion de synchronisation, et la 71 07739 22 2088362 donnée "1000011111" est lue par le registre à mémoire 6 à l'occurrence de la seconde impulsion de synchronisation,puis ensuite est emmagasinée dans le registre COR 27 à l'occurrence de la quatrième impulsion de synchronisation. 5 Lorsque la cinquième impulsion de synchronisation est pro> duite, les cinquième au dixième bits "011111" de la donnée, qui ont été emmagasinés dans le registre COR 27, sont emmagasinés dans le registre d'adresses 2, du fait que le quatrième bit de la donnée emmagasinée dans le registre COR 27 est "0" et que le cinquiè-10 me bit de celle-ci est "0". Lorsque la sixième impulsion de synchronisation est produite, le circuit de commande d'écriture 5 est entraîné, et le registre à mémoire 6 est positionné,puisque les trois premiers bits de la donnée emmagasinée dans le registre COR 27 sont "100", et que 15 le nombre de bornes maximum, LNR MAX, emmagasinées dans l'adresse "011111" de la mémoire à noyau 1, est lu par le registre à mémoire 6. Lorsque la septième impulsion de synchronisation est produite, le premier circuit porte (Gl) 8 est ouvert, le circuit de 20 ooîncidence CO est positionné, et la valeur maximum de borne, LNR MAX, qui a été lue par le registre à mémoire 6, est comparée à la valeur de borne emmagasinée dans le registre ACR 14 à cet instant. Puisque la donnée emmagasinée dans le registre ACR 14 est à présent égale à la donnée emmagasinée dans le registré LNR 25 21, c'est-à-dire "101", et que la donnée lue par le registre à mémoire 6 est "0000000011", le circuit de coïncidence 25 ne produit pas de signal. En conséquence, lorsque le neuvième circuit porte 20 est fermé, à l'occurrence de la huitième impulsion de synchronisa-30 tion, la donnée "010011'' est emmagasinée dans le compteur IC 23. Après cela, lorsque la première impulsion de synchronisation est produite en réponse à une dix huitième impulsion d'horloge, la donnée "010011" est emmagasinée dans le registre d'adresses 2, et la donnée "1010000000" est emmagasinée dans le registre 35 à mémoire 6 à l'occurrence de la seconde impulsion de synchronisation, et ensuite est emmagasinée dans le registre COR 27 à l'occurrence de la quatrième Impulsion de synchronisation. Lorsque la sixième impulsion de synchronisation est produite, les six derniers bits "000000" de la donnée, qui ont été 40 emmagasinés dans le registre COR 27, ou dans le registre à mémoire 71 07739 23 2088362 6, sont emmagasinées dans le compteur IC 23, du fait que les trois premiers bits de la donnée emmagasinée dans le registre COR 27 sont "101". En conséquence, après qu'une dix neuvième impulsion d'hor-5 loge soit produite, la donnée "000000" est en conséquence emmagasinée dans le registre d'adresses 2 à l'occurrence de la première impulsion de synchronisation, et les opérations décrites ci-dessus sont effectuées en relation à la seconde borne. Lorsque les opérations décrites ci-dessus ont été effec-10 tuées respectivement en rapport à la première jusqu'à la quatrième borne, la donnée emmagasinée dans le registre ACR 14 à l'instant de la production de la septième impulsion de synchronisation, cel-le-ci étant produite après que la donnée "1000001111W dans l'adresse de "010010" ait été lue, est "lll". En conséquence, le circuit 15 de coïncidence 25 produit un signal à l'occurrence de la septième impulsion de synchronisation. En conséquence, la donnée "010100" est emmagasinée dans le compteur IC 23 à l'occurrence de la huitième impulsion de synchronisation. En résultat, la donnée "010100" est emmagasinée dans 20 le registre d'adresses 2 à l'occurrence de la première impulsion d« synchronisation, qui est produite en réponse à l'impulsion d'horloge suivante, et la donnée "limum" dans l'adresse "OIOIOO" de la mémoire à noyau 1 est lue par la seconde impulsion de synchronisation, et elle est ensuite emmagasinée dans le registre COR à l'oe-25 currence de la troisième impulsion de synchronisation. Lorsque la sixième impulsion de synchronisation est produite, le circuit de programme 28 remet en position le circuit basculeur, qui commande le circuit de production d'impulsions d'horloge 29 et le circuit de production d'impulsions de synchronisation 30 30, puisque tous les bits de la donnée emmagasinée dans le registre COR 27 sont "l". En conséquence, le circuit de production d'impulsions de synchronisation 30 arrête la production des impulsions de synchronisation. Après que les opérations mentionnées ci-dessus par rap-35 port à chaque borne ont été terminées, le circuit bistable est remis en position en réponse à la seconde impulsion suivante et les impulsions de synchronisation produites par le circuit de production d'impulsions de synchronisation 30 sont à nouveau appliquées au circuit de programme 28. 40 Dans l'exemple de réalisation décrit ci-dessus selon la 71 07739 24 2088362 présente invention, l'étape est avancée lorsque la donnée indiquant le temps écoulé et la donnée indiquant le temps d'étape, chacune emmagasinée dans la mémoire à noyau 1, coïncident l'une l'autre. Cependant, la donnée indiquant le temps peut être soustraite de la donnée indiquant le temps d'étape. La présente invention n'est pas limitée aux exemples de réalisation qui viennent d'être décrits, elle est au contraire susceptible de variantes et de modifications qui apparaîtront à l'homme de l'art. 71 07739 25 2088362 REVENDICATIONS 1 - Dispositif de commande de signalisation pour la circulation, caractérisé en ce qu'il comprend:une mémoire à neyau pour 1'emmagasinage d'un groupe de données variables telles que 5 des étapes et des temps écoulés, d'un groupe de données fixes telles que des périodes d'étapes, des écarts de réglage permanent et des interruptions, et d'un groupe de données d'instruction ; un moyen de générateur d'impulsions pour la production d'un pourcentage d'impulsions ou de secondes impulsions pour faire varier les va-10 leurs desdites données variables emmagasinées dans ladite mémoire à noyau } et un moyen de commande commandé pour la lecture, en réponse au signal de sortie dudit moyen de générateur d'impulsions, d'une desdites données variables, spécifiée par ledit groupe de données d'instruction, dans ledit groupe de données .variables et 15 d'une desdites données fixes, correspondant à ladite donnée des données variables, dans ledit groupe de données fixes pour comparer cette donnée des données variables à la donnée fixe correspondante, et pour augmenter la donnée des données variables d'un certain nombre lorsque cette donnée des données variables coïncide avec ladi-20 te donnée fixe correspondante. 2 - Dispositif de commande de signalisation pour la circulation, caractérisé en ce qu'il comprend : une mémoire à noyau pour l'emmagasinage de données, telles que des étapes, des périodes d'étapes et des temps écoulés ; un moyen de générateur d'impul- 25 sions pour produire de secondes impulsions pour faire varier les données de temps écoulé ; et un moyen de commande commandé pour la lecture, en réponse au signal de sortie provenant dudit moyen de générateur d'impulsions, d'une desdites données de temps écoulé et d'une desdites données de périodes d'étape correspondant à la-30 dite donnée des données de temps écoulé pour comparer lesdites deux données l'une à l'autre, et pour augmenter cette donnée des données de temps écoulé d'un certain nombre lorsque ladite donnée des données de temps écoulé coïncide avec ladite donnée des données de période d'étape. 35 3 - Dispositif de commande de signalisation pour la circu lation selon la revendication 2, caractérisé en ce qu'un signal pour l'avancement d'étape est appliqué, en réponse à l'opération d'augmentation d'une desdites données d'étape d'un certain nombre, à la borne correspondante pour la commutation de son signal. 40 4 - Dispositif selon la revendication 2, caractérisé en 71 07739 26 2088362 ce qu'un registre emmagasinant des données de borne est prévu dans le moyen de commande, pour de ce fait lire ladite donnée des données de temps écoulé et ladite donnée de période d'étape depuis la mémoire à noyau selon les données emmagasinées dans ledit registre. 5 5 - Dispositif selon la revendication 4, caractérisé en ce que les données du registre sont successivement augmentées d'un certain nombre, pour de ce fait lire successivement ladite donnée des données de temps écoulé et ladite donnée des données de périodes d'étape depuis la mémoire à noyau. 10 6 - Dispositif de commande de signalisation pour la cir culation, caractérisé en ce qu'il comprend s une mémoire à noyau pour l'emmagasinage de données de temps écoulé , de données de valeur d'écarts de réglage permanent et de données de valeurs d'interruption ; un moyen de générateur d'impulsions pour produire un 15 pourcentage d'impulsions pour la variation desdites données de temps écoulé emmagasinées dans ladite mémoire à noyau ; et un moyen de commande commandé pour lire, en réponse au signal de sortie dudit moyen générateur d'impulsions, l'une desdites données de temps écoulé , l'une desdites données de valeurs d'écart de réglage per-20 manent et l'une desdites données de valeurs d'interruption depuis la mémoire à noyau, pour comparer ladite donnée des données de temps écoulé à ladite donnée des données de valeur d'écart de réglage et à ladite donnée des données de valeurs d'interruption, re spec t ivement.