FR 2106484 A1 19720505 FR 7121209 A 19710611 71 21209 1 2106484 La présente invention se rapporte à la fabrication de dispositifs semi-conducteurs et concerne, notamment, la fabrication de dispositifs à circuits intégrés contenant des transistors à effet de champ ayant des modes de conduction différents. 5 Certains types de dispositifs à circuits intégrés comprennent un certain nombre de transistors à effet de champ dont chacun se compose d'une couche isolante interposée entre une électrode de commande dite "grille" et une région de canal semi-conductrice, la grille et la région de canal étant alignées avec précision. Dans 10 certains cas, il est souhaitable que le dispositif comporte à la fois des transistors à effet de champ ayant un canal p et des transistors à effet de champ ayant un canal n. Les dispositifs qui contiennent des transistors ayant ainsi des modes de conduction opposés sont qualifiés de "dispositifs complémentaires". 15 On a récemment suggéré un procédé de fabrication de ces dispositifs qui consiste à former des îlots espacés de matière semi-conductrice modérément dopée sur un substrat, différents îlots ayant des modes de conduction différents, à produire des piedestaux sur certaines parties des îlots, chaque piedestal comprenant une 20 première couche de matière isolante non-dopée couverte par une seconde couche de matière semi-conductrice non-dopée, et à couvrir les îlots, y compris les piedestaux, avec des couches de diffusion solide-vers-solide et, simultanément à faire passer les impuretés de dopage des couches de diffusion dans les diverses couches qu'el-25 les couvrent pour former ainsi, les diverses régions de source et de drain des transistors à effet de champ, ainsi que leurs grilles. L'un des défauts de ce procédé est que la diffusion simultanée, pour former les diverses régions et les grilles, limite le procédé à l'utilisation de certaines techniques et matières dont quelques 30 unes se révèlent n'être pas entièrement satisfaisantes pour produire les dispositifs voulus. De plus, dans la technique antérieure, on désire parfois établir des connexions entre certains îlots, ces connexions étant constituées par une couche de matière semi-conductrice fortement 35 dopée couverte par une couche de matière isolante. Or, on constate que la formation de cette couche de matière isolante, selon les techniques antérieures, tend à avoir une influence nuisible sur les composants précédemment formés, comme il sera expliqué plus loin. 40 La présente invention a pour but d'apporter un procédé de fa 71 21209 2 2106484 brication de dispositifs semi-conducteurs permettant de remédier aux inconvénients de la technique cornue. D'autres caractéristiques et avantages de l'invention ressor-tiront de la description qui va suivre, donnée uniquement à titre 5 d'exemple nullement limitatif, en référence au dessin annexé, dans lequel ï . - les Fig. 1 à 6 sont des vues en coupe d'une plaquette traitée selon le procédé de l'invention, les figures successives montrant les étapes successives de celui-ci; 0 - la Fig. 7 est une vue en plan de la Fig. 6; - les Fig. 8 à 12 montrent d'autres étapes du traitement de la plaquette; - la Fig. 13 est une vue en plan de la plaquette à une étape encore plus tardive de son traitement; et, 5 - les Fig. 14 à 19 sont des vues en coupe d'une plaquette traitée selon une variante d'exécution du procédé selon l'invention et montrent les étapes successives de ce traitement. Selon un mode de réalisation de l'invention, le procédé commence avec une plaquette (Fig. 1) comprenant un substrat diélectrique 0 12 qui porte une première couche 14 de matière semi-conductrice couverte par une couche 16 de matière diélectrique. La couche semi-conductrice 14 peut être constituée par du silicium, du germanium, du carbure de silicium, etc., ou par divers composés des groupes III-V. Dans le cas présent, on utilise le silicium, la couche 14 5 ayant une épaisseur de 1 micron, une résistivité de 1 Sï/cva. et étant du type n. Le substrat 12 peut être constitué par l'une quelconque des nombreuses matières sur lesquelles des matières semi-conductrices peuvent être déposées. Comme exemples, on peut citer le saphir, la 0 spinelle, le diamant et le carbure de silicium. Dans le présent exemple, on utilise le saphir. Comme il est décrit plus loin, la couche 16 constitue la couche isolante de la grille de l'un des transistors à effet de champ devant être fabriqués sur le substrat 12 et peut être en bioxyde ;5 de silicium, en nitrure de silicium, en oxyde d'aluminium, etc. Lorsque la couche 14 est en silicium, la couche 16 est, de préférence, constituée par du bioxyde de silicium formé par des techniques de croissance thermique classiques; dans le présent mode de O réalisation, la couche 16 a une épaisseur de 1000 À. Bien que la r0 couche 16 de bioxyde de silicium puisse aussi être produite par 71 21209 3 2106484 des techniques de dép$t connues, on constate que les couches produites par croissance thermique donnent des transistors à effet de champ dont les performances sont meilleures. Les deux couches 14 et 16 sont ensuite délimitées pour produire un premier îlot rectangulaire 18 (Fig. 2 et 7) sur le substrat 12 en ayant recours, par exemple, à des techniques photolithographiques connues. On dépose ensuite une couche 20 (Fig. 3) de matière semi-conductrice, par exemple, du silicium p ayant une résistivité de 1 ohm/cm, et dont l'épaisseur est de 1 micron, sur la plaquette, puis on appose une couche de masquage 22, par exemple, de bioxyde de silicium produit par croissance thermique, sur la couche 20. Ensuite, en utilisant des techniques photolithographiques connues, on délimite les deux couches 20 et 22 pour produire (Fig. 4 et 7) un premier îlot 18 couvert par les deux couches 20 et 22, ainsi qu'un second îlot rectangulaire 26 composé des deux couches 20 et 22. L'étape suivante consiste à déposer une couche 28 (Fig. 5) de matière semi-conductrice fortement dopée, par exemple, du silicium n ayant une résistivité de 0,001 ohm/cm et une épaisseur de 1 micron. On délimite ensuite cette couche, en utilisant des techniques photolithographiques classiques, pour produire, comme représenté sur les Fig. 6 et 7, un troisième îlot 30 et une couche de couverture 28 au-dessus de l'îlot 26. Pendant l'étape délimitant la couche 28, la couche d'oxyde 22 représentée sur la Fig. 5 sert de masque pour maintenir intact l'îlot sousjacent 18. Après l'étape de délimitation de la couche 28, on enlève la couche d'oxyde 22 (Fig. 6), par exemple, par un procédé de décapage. Comme il est décrit ci-après, les deux îlots 18 et 26 servent à fabriquer des transistors à effet de champ; tandis que le troisième îlot 30 fait fonction de connexion entre les divers composants du dispositif. Bien que seulement trois îlots aient été représentés, il est bien évident que dans la pratique, on forme m bien plus grand nombre d'îlots, le nombre, les dimensions et la forme de ceux-ci étant fonction du dispositif à fabriquer. Ensuite, on produit sur le troisième îlot 30 une couche 32 (Fig. 8) ayant de bonnes propriétés électriques par exemple, une couche de bioxyde de silicium, de nitrure de silicium, etc. De préférence, la couche 32 est produite par des techniques de croissance thermique afin d'obtenir une couche de bioxyde de silicium relativement dense et chimiquement pure, une telle couche étant, 71 21209 4 2106484 comme l'on sait un isolant de haute qualité. La couche 32 a une O épaisseur de 5000 A. Au cours de l'opération, les couches de silicium 20 et 28 des îlots 18 et 26 sont respectivement couvertes d'une couche de bioxyde de silicium 32, comme représenté. 5 II est important, pour une raison qui sera expliquée ci-après, que la couche thermique 32 soit produite avant la formation des régions de source et de drain des divers transistors éventuellement fabriqués. Ensuite, en utilisant des techniques photolithographiques connues, 0 on délimite les trois couches 32, 20 et 16 de l'îlot 18 et les trois couches 32, 28 et 22 de l'îlot 26 en ménageant deux piedestaux 36 et 38 (Fig. 9) au-dessus des îlots 18 et 26. Le pledestal 36 comprend la couche 20 de silicium p interposée entre les deux couches 16 et 32 de bioxyde de silicium. Le piedestal 38 comprend 5 la couche 28 de silicium n interposée entre les deux couches 32 et 22 de bioxyde de silicium. Ensuite, en utilisant les techniques photolithographiques connues, on enlève la couche d'oxyde 32 de l'îlot 18 du piedestal 36 afin de pouvoir doper la couche 20 sous-jacente, comme décrit ci-après, et on pratique une ouverture 41 0 (Fig. 9) dans la couche 32 couvrant l'îlot 30 afin de dénuder une partie de la surface de la couche 28 de celui-ci. Par une série d'opérations, dont seuls les résultats sont représentés sur la Fig. 10, on couvre la plaquette d'une couche 42 de O 1500 A d'épaisseur de bioxyde de silicium ayant une concentration or\ o 5 élevée, par exemple, de l'ordre de 10 atomes/cnr d'impuretés p, par exemple, d'atomes de bore, puis on délimite la couche 42 de manière qu'une partie de celle-ci reste au-dessus de l'îlot 18. On O couvre aussi la plaquette d'une couche 44 de 1500 A de bioxyde de silicium ayant une concentration élevée, par exemple, de l'ordre 0 de 102^ atomes/cm^ d'impuretés n, par exemple, d'atomes de phosphore, et on délimite cette couche de manière qu'une partie de celle-ci reste au-dessus de l'îlot 26. Les techniques photolithographiques et de dépôt connues peuvent être utilisées pour réaliser ces opérations. 5 Les couches 42 et 44 constituent des sources de diffusion d'impuretés solide-vers-solide pour les diverses parties des transistors à effet de champ devant être fabriqués à partir des îlots 18 et 26. L'étape suivante consiste à chauffer la plaquette dans une at— i-O mosphère inerte, par exemple, dans l'argon, à 1100°C afin de dif 71 21209 5 2106484 fuser les impuretés des couches 42 et 44 dans les diverses matières qu'elles couvrent. Le résultat de cette étape est représenté sur la Fig. 11. Sous l'action des impuretés p de la couche 42 couvrant l'îlot 5 18, la couche 20 du piedestal 36, qui était initialement en une matière p ayant une conductibilité relativement faible, est convertie en une conductibilité relativement élevée (p+), par exemple, de façon à présenter une résistivité d'environ 0,01 ohm/cm; cette couche sera désignée ci-après par la référence numérique 10 20'. La diffusion des impuretés p dans la partie 46 de la couche n 14 de l'îlot 18 située sous le piedestal 36 est, dans une large mesure, empêchée par la présence de la couche de bioxyde de silicium 16 qui, comme l'on sait, constitue une barrière effective contre la diffusion. 15 La diffusion des impuretés p de la couche 42 dans la couche 14 de l'îlot 18, de part et d'autre du piedestal 36, produit deux régions 48 et 50 de type p ayant une résistivité d'environ 0,01 ohm/cm, par exemple. La structure résultante, comprenant deux régions p 48 et 50 de 20 part et d'autre d'une région n 46, une couche de bioxyde de silicium 16 couvrant la surface de la région 46, et une couche fortement dopée 20' ayant une faible résistivité s'étendant au-dessus de la région 46, constitue un transistor à effet de champ du type p-MOS, c'est-à-dire, un dispositif ayant des régions de source 48 25 et de drain 50 de type p+ séparées par une région de canal 46 de type n, une grille 20' de type p+ et une couche d'oxyde 16 disposée entre la grille 20' et la région de canal 46. De même, la diffusion d'impuretés n de la couche 44 couvrant l'îlot 26 a pour résultat de former un dispositif n-MOS, c'est-à-30 dire, un dispositif ayant une région de source 54 de type n+, une région de canal 56 de type p, une région de drain 58 de type n+ et line grille 28 de type n+. Etant donné que la grille 28 était initialement en une matière hautement conductrice, il n'est pas nécessaire d'y diffuser les impuretés de la couche 44* Ceci explique pourquoi la couche de masquage 32 a été laissée en place sur l'îlot 26. Le fait que la couche dont la grille 28 et l'îlot 30 sont formés est fortement dopée au moment où elle est déposée, a une importance toute particulière. C'est ainsi, que dans la technique antérieure décrite ci-dessus, les couches servant à former les 71 21209 6 2106484 grilles et les îlots de connexion sont constituées initialement par du silicium non-dopé et sont ensuite dopées simultanément par des techniques de diffusion solide-vers-solide à partir de couches de bioxyde de silicium fortement dopées. Les couches isolantes 5 sont ensuite produites par croissance thermique au-dessus des îlots de connexion. L'un des défauts de ce procédé est que la température élevée nécessaire au processus de croissance thermique tend à produire une diffusion supplémentaire appréciable des atomes d'impuretés présents dans les régions de source et de drain précédemment 10 formées des transistors. Autrement dit, les impuretés de ces régions sont amenées à diffuser latéralement dans la région du canal comprise entre les régions de source et de drain, dimunuant ainsi la largeur de ces régions et provoquant un recouvrement ou un chevauchement entre les grilles et les régions de source et de drain. 15 Or, comme l'on sait, un tel chevauchement est indésirable car il dégrade les performances du dispositif en haute fréquence. La présente invention évite cette difficulté du fait que les îlots de connexion 30 ont, au départ, une faible résistivité et qu'aucun dopage de ceux-ci n'est nécessaire, comme c'est le cas 20 dans la technique antérieure, pendant le dopage des régions de source et de drain. Ainsi, la couche d'oxyde thermique 32 peut être produite avant la formation des régions de source et de drain et au moment où les températures élevées nécessaires à cette fin n'ont pas d'effet nuisible. 25 Un autre avantage de l'invention réside dans le fait que, avec les techniques habituelles, la seule possibilité pour disposer d'impuretés de type n en utilisant une source de diffusion solide consiste à doper cette source avec du phosphore. Or, le phosphore a une vitesse de diffusion très élevée. Ainsi, on a constaté que 30 lorsqu'on utilise le phosphore, la vitesse de diffusion élevée de celui-ci fait qu'il peut traverser la couche de grille, qui doit être dopée, pour pénétrer dans et passer à travers la couche d'oxyde sousjacente. Ceci est indésirable car il en résulte un dopage involontaire des couches sousjacentes. 35 Selon la présente invention, la couche de grille 28 qui doit être dopée en n+, est déposée par voie épitaxique avec le mode de conduction désiré en utilisant de l'arsenic comme impureté. L'arsenic a une vitesse de diffusion relativement lente, de sorte que le problème du dopage involontaire des couches situées sous la 40 couche 28 pendant les étapes de traitement ultérieures ne se 71 21209 7 2106484 pose pas. Le bore, qui paît être utilisé comme impureté p d'une source de diffusion solide-vers-solide, par exemple, pour la couche 42 couvrant l'îlot 18, a une vitesse de diffusion relativement lente, 5 de sorte que le dopage de la couche 20 au moyen de la couche 42 ne produit pas de dopage involontaire des couches sousjacentes. Pour compléter le dispositif, on enlève les couches de dopage 42 et 44, par exemple, par décapage avec une solution tamponnée d'acide fluorhydrique, et on dépose une couche de matière isolante 10 60 (Fig. 12) par exemple, du bioxyde de silicium ayant une épais- O seur de 1000 A sur les parties découvertes des îlots 18 et 26. Ensuite, on forme diverses ouvertures 62 dans les couches d'oxyde 60 en découvrant, comme le montre la Fig. 12, certaines parties de la surface des diverses régions de source et de drain des tran-15 sistors des îlots 18 et 26 et une partie de la surface de chacune des grilles 20' et 28. Une couche de métal, par exemple, d'aluminium, ayant une épaisseur de 1 micron, est ensuite déposée sur la plaquette, au contact des diverses parties de surface découvertes, puis cette couche de métal est délimitée, par des moyens connus, 20 pour produire les connexions électriques 64 (Fig. 13) du dispositif. Comme représenté, l'îlot allongé 30 sert de connexion entre les divers composants du substrat 12, par exemple, entre la région de drain 58 du transistor de l'îlot 26 et la grille 20' du transistor de l'îlot 18. La couche isolante épaisse 32 (Fig. 12) cou-25 vrant la couche conductrice 28 de l'îlot 30 permet aux autres connexions 64 de croiser l'îlot 30 sans qu'il en résulte de court-circuit . On va décrire maintenant une modification du procédé ci-dessus. Ce procédé modifié commence comme- le premier et se poursuit 30 ainsi jusqu'au moment où la plaquette présente l'état que montre la Fig. 2, c'est-à-dire, comprend le substrat 12 portant un îlot 18 de type n couvert d'une couche de masquage 16 par exemple, de bioxyde de silicium. Toutefois, alors que la couche de masquage 16 formée dans le premier procédé constitue la couche d'isolement 35 de la grille du transistor à former sur l'îlot 18 et comme décrit ci-dessus, est de préférence, produite par croissance thermique, la couche de masquage 16 du procédé modifié est enlevée par la suite, comme décrit ci—après et est, de préférence, constituée par une couche d'oxyde déposée. On constate que l'utilisation 40 des procédés de dépôt du bioxyde de silicium, qui sont des procé 71 21209 8 2106484 dés à basse température comparativement aux procédés de croissance thermique de celui-ci, est préférable, en ce qui concerne leur action sur les caractéristiques électriques du dispositif fini. Plus précisément, on constate que les propriétés électriques des 5 pellicules de silicium déposées directement au contact des substrats de saphir sont plus uniformes et mieux reproductibles lorsque le substrat n'a pas été chauffé à des températures élevées dans une atmosphère oxydante avant le dépôt. Ensuite, on dépose sur la plaquette une couche 80 (Fig. 14) de 10 silicium p ayant une résistivité de 1 ohm/cm et une épaisseur de 1 micron et on délimite cette couche 80 pour produire un second îlot 81, comme représenté sur la Fig. 15« Comme le montre la Fig. 15, on enlève les deux couches 16 et 80 (Fig. 14) couvrant l'îlot 18. Ceci s'effectue, à la différence du premier procédé dans le-15 quel, comme le montre la Fig. k, la couche d'oxyde 20 et la couche p 16 sont laissées en place sur l'îlot 18 parce que dans le présent procédé, la couche d'oxyde 16 n'a pas été produite par croissance thermique, comme il a été indiqué ci-dessus et, de ce fait, il est préférable de la remplacer éventuellement par une telle couche. 20 Une couche d'oxyde thermique 82 (Fig. 16) est ensuite produite sur chacun des îlots 18 et 81, les couches 82 ayant une épaisseur o de 1000 A. Etant donné que les îlots 18 et 81 a partir desquels les composants du transistor doivent être formés ont maintenant été produits sur le substrat 12, les températures élevées utili-25 sées pour produire les couches 82 n'ont peu d'effet sur la repro-ductibilité des dispositifs. Dans un autre procédé, non représenté, les deux îlots 18 et 81 peuvent être produits en déposant une seule couche, par exemple, une couche de silicium p, sur le substrat, en délimitant cette 30 couche pour former des îlots p et, en utilisant des techniques de dopage et de masquage connues, en dopant l'un des îlots pour lui donner le mode de conduction désiré. Ensuite, en continuant le procédé modifié, on dépose une couche 84 (Fig. 17) de silicium fortement dopé à l'arsenic, par exem-35 pie, une couche n ayant une résistivité de 0,001 Si/cm et une épaisseur de 1 micron sur la plaquette, puis une couche 86 de bio- O , xyde de silicium ayant une épaisseur de 3000 A est produite sur la couche dopée 84 et, en utilisant des techniques photolithographiques connues, on délimite les deux couches 84 et 86 pour pro-40 duire la structure représentée sur la Fig. 17» Plus précisément, 71 21209 9 2106484 l'îlot 81 est maintenant couvert d'une couche 84 de silicium de type n couverte, à son tour, par une couche 86 de bioxyde de silicium. Un troisième îlot 88 est aussi formé, l'îlot 88 comprenant une couche 84 de silicium n couverte par une couche 86 de bioxyde 5 de silicium. Ensuite, on répète la dernière séquence d'étapes décrite, mais cette fois en utilisant une couche déposée 92 (Fig. 18) de silicium p dopée au bore, ayant une résistivité de 0,005 ohm/cm et une épaisseur de 1 micron, cette couche 92 étant couverte d'une cou-10 che déposée 94 de bioxyde de silicium ayant une épaisseur de 5000 A. On délimite ensuite ces deux couches pour produire la structure représentée sur la Fig. 18. Plus précisément, on couvre maintenant les îlots 18 avec une couche p 92 qui, à son tour, est couverte d'une couche d'oxyde 94* Une partie des îlots 88 est éga-15 lement couverte d'une couche de silicium p 92, couverte, à son tour, par la couche d'oxyde 94* De plus, un nouvel îlot 100, comprenant la couche 92 de silicium p couverte par la couche 94 de bioxyde de silicium, est formé sur le substrat. Dans la série suivante d'opérations, dont seuls les résultats 20 sont représentés sur la Fig. 19> la plaquette est soumise à un processus de croissance thermique pour rendre plus denses les couches d'oxyde déposées 86 et 94 et pour couvrir les côtés des couches de silicium 64 et 92 des îlots 88 et 100 avec une couche 102 de bioxyde de silicium produite par croissance thermique. Les eou-25 ches 82, 92 et 94 de l'îlot 18 et les couches 82, 84 et 86 de l'îlot 81 sont ensuite délimitées, comme représenté sur la Fig.19, afin de produire les grilles 92 et 84 et les couches d'oxyde 82 des canaux des transistors devant être formés à partir des îlots 18 et 81. Cette dernière étape de délimitation est pratique pour 30 produire les ouvertures 104 découvrant les couches 92 des îlots 88 et 100 en vue de l'établissement des contacts. De plus, bien que ce ne soit pas représenté sur la Fig. 19, un autre trou de contact est produit en découvrant la couche 84 de l'îlot 88. Comme dans le premier procédé, les couches isolantes 102 cou-35 vrant les îlots de connexion 80 et 100 sont produites, dans le procédé.modifié, avant la formation des régions de source et de drain des divers transistors devant être formés à partir des îlots 18 et 81, évitant ainsi une diffusion latérale des impuretés utilisées pour produire ces régions. 40 La plaquette représentée sur la Fig. 19 est maintenant à un 71 21209 10 2106484 stade de son traitement correspondant à celui du premier procédé représenté sur la Fig. 9, et les opérations suivantes destinées à compléter la plaquette du premier procédé peuvent être utilisées pour compléter celles du second. Plus précisément, des couches de 5 dopage séparées sont produites sur chacun des îlots 18 et 81 et les impuretés contenues dans ces couches sont amenées à diffuser dans les îlots pour former les régions de source et de drain des transistors. Le dopage des grilles 92 et 84 des transistors des îlots 18 et 81 n'est pas nécessaire puisque ces couches avaient 10 initialement, au moment de leur dépôt, les caractéristiques de conduction désirées. Ceci évite les difficultés qui découlent de l'utilisation du phosphore comme impureté de dopage, ainsi qu'il a été expliqué ci-dessus. On enlève ensuite les couches de dopage, et on produit des couches d'oxyde de protection sur chacun des 15 îlots 18 et 81, on pratique des ouvertures dans les diverses couches d'oxyde des îlots 18 et 81 pour découvrir des parties conductrices de ceux-ci, puis on dépose une couche de métal sur la plaquette et on la délimite pour produire les connexions voulues entre les divers composants du dispositif. 20 L'îlot 88 comprend deux connexions isolées, dont l'une comprend la couche conductrice 84 et l'autre la couche conductrice 92. Des ouvertures séparées sont prévues pour découvrir chacune des couches 84 et 92, comme décrit ci-dessus, ce qui permet d'établir des connexions électriques séparées avec chacune des couches 84 et 92. 25 Ci-dessus l'invention a été décrite en supposant qu'on utilise un substrat de matière isolante, mais ce substrat pourrait aussi être constitué par une matière semi-conductrice, telle que le silicium, le germanium, etc. En utilisant un substrat de matière semi-conductrice, au lieu de former des îlots en relief à la sur- 30 face du substrat, comme décrit ci-dessus, on obtient des îlots ayant des caractéristiques de conduction différentes en tant que régions diffusées encastrées dans le substrat semi-conducteur, près de l'une de ses surfaces. On traite ensuite ces régions, conformément à la présente invention, comme les divers îlots 18, 26 et 81 des exemples de réalisation de l'invention décrits ci-dessus, pour obtenir les résultats désirés. Toutefois, de préférence, des divers îlots de connexion, tels que les îlots 30, 88 et 35 100 des exemples ci-dessus, sont foratés à la surface du substrat semi-conducteur et, pour réaliser un isolement électrique entre ces îlots de connexion et le substrat, une couche isolante, par exemple, de bioxyde de silicium, est prévue sur le substrat semiconducteur, sous les îlots de connexion. 71 21209 ii 2106484 REVENDICATIONS 1 - Procédé pour fabriquer un dispositif semi-conducteur caractérisé en ce quTil consiste à former des premiers et des seconds îlots espacés de matière semi-conductrice dopée sur un substrat, 5 à produire une première couche de matière diélectrique sur une partie du premier îlot, à produire une seconde couche de matière semi-conductrice dopée sur cette première couche, à produire une troisième couche d'une matière contenant des impuretés de dopage sur une autre partie du premier îlot, à produire une couche iso- 10 lante sur le second îlot et, ensuite, à diffuser les impuretés de la troisième couche dans la partie couverte par celle-ci afin de doper sélectivement cette partie. 2 - Procédé selon la revendication 1 caractérisé en ce que le premier îlot est formé avant le second et en ce que le second îlot 15 est produit pendant l'étape de formation de la seconde couche. 3 - Procédé selon la revendication 1 caractérisé en ce qu'on forme sur ledit substrat un troisième îlot en une matière semi-conductrice ayant un mode de conduction opposé à celui du premier îlot, on produit une quatrième couche de matière diélectrique sur 20 une partie de ce troisième îlot, on produit une cinquième couche de matière semi-conductrice sur la quatrième couche, cette cinquième couche ayant un mode de conduction opposé à celui de la seconde couche, on produit une sixième couche sur une autre partie du troisième îlot, cette sixième couche contenant des impuretés pro- 25 duisant un mode de conduction opposé à celui produit par les impuretés de ladite troisième couche, et on diffuse les impuretés de cette sixième couche dans la partie couverte par elle afin de la doper sélectivement. 4 - Procédé selon la revendication 3 caractérisé en ce que le 30 troisième îlot est formé avant le premier et en ce que le premier îlot est formé avant le second, ce premier îlot étant produit pendant l'étape produisant ladite cinquième couche, tandis que le second îlot est produit pendant l'étape produisant la seconde couche. 35 5 - Procédé selon la revendication 3 caractérisé en ce que la troisième couche couvre, en outre, la seconde couche, provoquant ainsi le dopage de cette seconde couche par les impuretés de la troisième couche lors de l'exécution de l'étape de diffusion de cette troisième couche. 40 6 - Procédé selon la revendication 3 caractérisé en ce que la 71 21209 12 2106484 troisième et la sixième couches sont, en outre, disposées respectivement au-dessus de la seconde et de la cinquième couches, une couche de masquage étant interposée entre la troisième et la seconde couches et entre la sixième et la cinquième couches ce qui 5 fait que le dopage de la seconde et de la cinquième couches est empêché pendant l'exécution desdites étapes de diffusion des impuretés.