FR 2098284 A1 19720310 FR 7125312 A 19710709 71 25312 2098284 L'invention concerne un circuit doubleur de fréquence du type approprié pour sa réalisation comme circuit intégré. Un type de circuit doubleur de fréquence connu utilise un transformateur de couplage inter-étages et une paire 5 de diodes connectées entre elles en série, mais avec des polarités opposées à travers l'enroulement secondaire du transformateur de couplage, une paire de bornes de sortie étant connectée au point médian de l'enroulement secondaire et au point de connexion des diodes. L'enroulement primaire du transformateur de couplage 10 est alimenté avec un signal d'une fréquence prédéterminée, par exemple un signal pilote de 19 KHZ contenue dans un signal stéréophonique FM. Les diodes sont alternativement ouvertes et fermées par le signal pilote pour dériver aux bornes de sortie une composante porteuse de 38 KHZ, qui est ensuite appliquée 15 à un circuit stéréo démodulateur FM. Un tel circuit doubleur de fréquence, traditionnel, bien que réalisant généralement une performance correcte, ne convient pas pour une fabrication sous forme de circuit intégré en raison du transformateur inter-étages équilibré, qui 20 serait d'un encombrement et d'un coût inadmissibles dans un circuit intégré. En effet, la fabrication du circuit doubleur de fréquence sous la forme d'un circuit intégré pigmente le nombre de bornes pour la connexion du transformateur avec les autres éléments du circuit intégré, ce qui conduit inévitablement 25 à un prix de fabrication élevé, et exige la prise en considération d'un fonctionnement stable du circuit. Dans le cas d'utilisation du circuit de doublage de fréquence traditionnel pour engendrer un sous-porteur de 38 KHZ dans un récepteur stéréo, le niveau du sous-porteur 30 alimenté dans le circuit démodulateur stéréo est amené à varier en raison des changements dans l'intensité de champ à l'emplacement du récepteur stéréo FM, dans le niveau du signal pilote et dans le potentiel fourni. Le résultat est qu'on ne peut pas obtenir une séparation de signal correcte et que des bruits 35 d'échange transversaux sont introduits dans les canaux respectifs de droite et de gauche. La présente invention a pour but de remédier à ces inconvénients et concerne à cet effet un circuit caractérisé en ce que deux transistors sont connectés pour former ko r à 71 25312 2 2098284 un amplificateur différentiel, des redresseurs sont connectés aux bornes de sortie respectives des transistors et un signal de fréquence fondamental est alimenté aux bornes d'entrée des transistors. Par la conductibilité alternée des transistors, 5 les redresseurs sont alternativement rendus conducteurs, et les sorties des redresseurs sont combinées entre elles pour fournir un signal d'une fréquence égale au double de la fréquence fondamentale. Un tel circuit peut être fabriqué sous forme 10 de circuit intégré. L'amplificateur différentiel s'oppose à ce qu'un signal de fréquence fondamentale passe dans le circuit de la source extérieure de puissance, évitant ainsi les oscillations. L'amplificateur doubleur de fréquence de forme différentielle fournit un signal de sortie ayant des caractéristiques 15 de phase excellentes et une amplitude constante. Le récepteur stéréo FM utilisant le circuit de l'invention a des caractéristiques de coupure excellentes pour la séparation des signaux sans interférence..Les caractéristiques du sigpal sont constantes indépendamment des variations du niveau de la fréquence fonda-20 mentale et du potentiel de la source de puissance. La description ci-après se rapporte à des exenç»les de réalisation représentés aux dessins ci-joints dans lesquels : - La figure 1 est un diagramme par blocs d'un récepteur stéréophonique FM. 25 - La figure 2 est un schéma des connexions dans 4 un exemple de circuit de doublage de fréquence de l'invention. - La figure 3 est un graphique expliquant le fonctionnement des pièces principales du circuit de la figure 2. - La figure k est un schéma des connexions 30 montrant un exemple de combinaison du circuit doubleur de fréquence de l'invention et d'un circuit entraîneur. - La figure 5 est un diagramme des connexions dans une forme de réalisation modifiée de l'invention. La description qui suit concerne d'abord un 35 récepteur stéréophonique FM de construction traditionnelle. Un signal FM est réglé par une antenne 10 et est alimenté de la manière ccmie dans un amplificateur de fréquence radio (RF) 11, qui comprend un ou plusieurs étages d'amplification. La sortie de l'amplificateur 11 est appliqué à un convertisseur de fréquence 12 qui la convertit en un signal de fréquence intermédiaire 71 25312 3 2098284 amplifiée à la suite par un amplificateur de fréquence intermédiaire (IF) 13, qui peut consister en plusieurs amplificateurs accordés et circuits limiteurs. Le signal de sortie de l'amplificateur (IF) 13 est appliqué à un discriminateur FM l4 et est ainsi démodulé pour fournir un signal stéréophonique composite. Le signal stéréophonique composite dérivé du discriminateur l4 est constitué de trois composantes : une composante de fréquence audible représentant la somme (L + R) des signaux audio de gauche et de droite, une composante modulée en amplitude de porteuse à 38 KHZ représentant la différence (L - R) des mêmes deux signaux andio, et tin signal pilote à 19 KHZ. Le signal composite est appliqué à un amplificateur ayant deux bornes de sortie l6 et 17 qui peut inclure un circuit extracteur de signal pilote et un filtré SCA. Le signal pilote de 19 KHZ extrait par ce circuit est alimenté, à travers la borne de sortie 16, dans un circuit doubleur de fréquence l8, qui sert de générateur pour un signal de porteuse à 38 KHZ. Ce signal est appliqué à un démodulateur stéréo, ou à un circuit d'interruption 19, auquel le signal composite excluant la sortie du filtre SCA est appliqué à travers la borne 17» Le signal composite est démodulé par la porteuse à 38 KHZ en signaux de gauche et de droite dans le circuit d'interruption 19 et les signaux gauche et droite obtenus sont alimentés dans des circuits déphaseurs 20 et 21 respectivement. La figure 2 représente un exemple d'un circuit doubleur de fréquence de l'invention. La partie entourée par un trait interrompu est realisee sous la forme d'un circuit intégré. Une paire de transistors Q 1 et Q 2 constitue un circuit redresseur d'onde complète 2 et une autre paire de transistors Q 3 et Q 4 constitue un amplificateur différentiel 3. Dans la présente invention, un amplificateur à saturation 3 constitué par l'amplificateur différentiel est prévu à un étage précédent du circuit redresseur d'onde complète 2, et l'amplitude d'un signal de fréquence fondamentale, dans ce cas un signal pilote, qui est alimenté dans le circuit redresseur 2,est maintenue constante par la caractéristique de saturation de l'amplificateur 3» La paire de transistors Q 3 et Q 4 constituant l'amplificateur de saturation 3 a ses ■ émetteurs interconnectés 71 25312 4 2098284 et le point de connexion est relié à une borne de terre t^ à travers une résistance Ri. Les collecteurs des deux transistors Q 3 et Q 4 sont connectés aux bornes t et t„ respectivement . ^ J ' qui sont connectées à une bobine Ll. Le point médian de la bobine 5 Ll est connecté, à travers une diode Dl, à, par exemple, une borne positive + B d'une source de puissance (parce que les transistors Q 3 et Q 4 SOnt du type n-p-n et un condensateur Cl est connecté entre les bornes tg et t^« Le condensateur Cl et la bobine Ll forment un circuit d'accord qui agit sur un 10 signal pilote stéréo de 19 KHZ. L'un des transistors, par exemple Q 3 » a sa base connectée à la borne d'entrée t^ à travers une résistance R2. Un circuit en série comprenant un condensateur C2 et une résistance variable R3 de faible valeur est connecté entre le point de connexion de la résistance R2 et la base du 15 transistor Q 4 et la borne de terre t^.. Les transistors Q 1 et Q 2 qui forment le circuit redresseur d'onde complète 2 ont leurs collecteurs et émetteurs interconnectés et le point de connexion des émetteurs est connecté, à travers une résistance R4,. à une borne tj. connec-20 tée à la borne + B positive de la source de puissance. En outre, le point de connexion des collecteurs des transistors Q1 et Q2 est connecté à une borne de sortie tg, tandis que les bases sont 'connectées directement aux collecteurs des transistors Q 3 et Q4 respectifs qui constituent l'amplificateur différentiel. 25 Ainsi le signal pilote de 19 KHZ alimenté sur la borne d'entrée t^ est amplifié par les transistors Q 3 et Q 4 d'une manière différentielle, parce que la base du transistor Q 4 est connectée à la terre à travers le circuit en série du condensateur C2 et de la résistance R3 de faible 30 résistance, sous forme de courant alternatif et dans une condition de polarité déterminée dérivant des signaux pilotes de phases opposées aux collecteurs des transistors Q 3 et Q-4. ^0 On comprendra qu'une telle combinaison d'un 71 25312 5 2398284 amplificateur différentiel 3 ,capable de produire des sorties de phases opposées avec le circuit redresseur d'onde complète 2 formé par la paire de transistors Q 1 et Q 2, utilise un seul circuit d'accord, à savoir un élément de bobine, qui exige 5 seulement deux bornes pour la connexion avec la bobine, et qui n'augmente pas sensiblement le nombre de bornes pour la connexion extérieure d'éléments de circuit intégré,ce qui évite des frais de fabrication élevés. 10 l'amplificateur différentiel,de sorte qu'en choisissant le niveau d'entrée du signal pilote alimenté à la borne t^ pour qu'il soit supérieur au niveau de saturation de l'amplificateur différentiel, il est possible d'alimenter le circuit redresseur d'onde complète 2 avec un signal pilote de niveau constant et de maintenir le 15 niveau de la sortie à une valeur constante indépendamment des petites fluctuations du signal pilote. Ainsi qu'il est connu, l'amplificateur différentiel a une caractéristique de saturation excellente, et une caractéristique telle que son niveau de sortie est maintenu substan-20 tiellement plat dans la région de saturation comme représenté dans la figure 3« En conséquence, en choisissant le niveau du signal pilote alimenté à la borne d'entrée t, pour qu'il soit supérieur au niveau de saturation, il est possible d'éviter un changement de niveau du signal pilote alimenté au circuit 25 redresseur 2 indépendamment d'un changement de niveau du signal pilote résultant d'un changement dans le champ d'entrée. Ceci permet d'éviter un changement de niveau du signal d'interruption de 38 KHZ alimenté au circuit démodulateur stéréo, ce qui conduit à éviter un changement dans la phase de l'interruption du signal composite causée par un changement d'amplitude du signal d'interruption ou de l'angle de phase, évitant ainsi un changement dans l'interférence des signaux séparés de gauche et de droite. Le niveau de saturation de l'amplificateur différentiel peut être varié en changeant la valeur de résistance du résistor R3 connec-35 té au circuit de base du transistor Q k. Avec une diminution de la valeur de la résistance R3, les caractéristiques d'entrée et de sortie de l'amplificateur différentiel s'approchent de la courbe a^ de la figure 3« Un accroissement de la valeur de résistance a pour effet que la caractéristique se rapproche A 0 de la courbe b^. Il est aussi possible d'accroître l'effet de En outre, le signal pilote est amplifié par 71 25312 e 2098284 redressement en connectant une diode DI entre la source et la bobine Ll (figure 2). Un changement dans le potentiel de la source de puissance à courant continu alimentant l'amplificateur diffé-5 rentiel modifie le potentiel entre le collecteur et l'émetteur de chacun des transistors Q 3 et Q 4 pour faire varier le degré d'amplification, en changeant ainsi le niveau de sortie du signal pilote. Pour éviter cela, dans la présente invention, 10 les potentiels entre les collecteurs et les émetteurs des transistors .Q 3 et Q 3 constituant l'amplificateur différentiel sont maintenus constants, indépendamment du changement de potentiel de la source de puissance, de manière à empêcher la variation de l'amplification. Dans ce but, un circuit d'entraînement 5 est prévu pour le circuit doubleur de fréquence 4( figure 4). Le circuit entraîneur 5 comprend un transistor Q 5, constituant la source de courant constant, un transistor Q 6 connecté en série pour amplifier le signal pilote, et un circuit de résonnance 20 en série L2 connecté en parallèle à la source de courant constant et résonnant à la fréquence du signal pilote. La base du transistor Q 5 constituant la source de courant constant est'connectée au point de connexion de la résistance R5 et des diodes D3 et D4 connectées en série entre 25 la source de puissance + B et la terre et est fixée ainsi à une polarisation déterminée. L'émetteur du transistor Q 5 est relié à la terre à travers la résistance R6. Le collecteur du transistor amplificateur Q6 est connecté à la source de puissance positive + B à travers la résistance R7 et sa base est connectée à 30 travers la résistance R8 au point de connexion de la résistance R9 et d'une diode Zener D5 connectée en série entre la source et la terre. La base du transistor Q 6 est alimentée avec un signal composite stéréo démodulé FM provenant de la borne t^ à travers une capacité C3. 35 Au collecteur du transistor amplificateur Q 6 est connecté directement un transistor Q7 monté en émetteur-follower et l'émetteur de ce dernier est connecté à la borne d'entrée t^ de l'amplificateur différentiel. Avec une telle disposition la polarisation de base 40 du transistor Q5 est maintenue au potentiel de conductibilité 71 25312 2098284 des diodes D3 et D4, indépendamment d'un changement dans le potentiel de la source, et le transistor Q5 sert de source de courant constant. En outre, en l'absence d'un signal d'entrée, la tension de base du transistor Q 6 est également maintenue 5 au potentiel de la diode de Zener, indépendamment des variations de potentiel de la source, de sorte que les valeurs de courant des transistors Q5 et Q6 ne varient pasimême si le potentiel de la source change. En conséquence, la chute de tension dans la résistance R7 est maintenue à une valeur constante et le 10 potentiel de base, c'est-à-dire le potentiel d'émetteur du transistor Q7, varie avec un changement de potentiel à la borne de la source + B, pour maintenir constant le potentiel entre la borne + B et la borne d'entrée t^ à chaque instant. Il en résulte que le potentiel de base des transistors Q 3 et Q 4 15 qui constituent l'amplificateur différentiel varie avec le changement dans le potentiel de la source, par lequel les potentiels entre les collecteurs et émetteurs des transistors Q3 et Q4 peuvent être maintenus constants indépendamment du changement dans le potentiel de la source. En conséquence, le go degré d'amplification de l'amplificateur différentiel est maintenu constant indépendamment des variations du potentiel de la source de puissance. Le signal composite stéréo envoyé à la borne d'entrée t^ est amplifié par le transistor Qô. Cependant, étant 25 donné que le circuit émetteur du transistor QÔ comprend le transistor Q5 dont l'impédance peut être considérée comme infinie, et un circuit-série de résonnance L2 connecté en parallèle avec lui, c'est seulement un signal de la fréquence de résonnance 19 KHZ du circuit L2, à savoir le signal pilote^qui est amplifié 30 par le transistor QÔ et dérivé vers le collecteur de celui-ci. En conséquence la borne d'entrée t^ de l'amplificateur différentiel est alimentée avec seulement le signal pilote superposé à tme tension prédéterminée. Tous les composants, sauf le signal pilote, 35 sont obtenus sur le côté de l'émetteur du transistor QÔ. En effet le signal pilote est court-circuité par le circuit L2, et les autres composants, à savoir le signal de somme R + L de 50 à 15 KHZ et signal porteur modulé en amplitude du signal de différence L - R ayant une fréquence centrale de 38 KHZ, 40 sont dérivés d'une borne de sortie tg sans être court-circuités 71 25312 8 2098284 par le circuit L2, étant ensuite alimentés dans le circuit à interrupteur. Comme il apparaîtra dans la suite, la présente invention a ce grand avantage que, comme le niveau du signal 5 à interrupteur de 3$ KHZ alimenté dans le circuit démodulateur stéréo peut être maintenu constant indépendant d'un changement dans le champ d'entrée ou dans le potentiel de la source de puissance, aucune interférence ne se produit entre les signaux de gauche et de droite pour gêner une reproduction stéréophonique 10 excellente. Bien que le circuit redresseur d'onde complète 2 soit constitué par la paire de transistors Q1 et Q2, il est également possible que les transistors Ql' et Q2' opposés en polarité à Q 1 ët Q 2 soient connectés directement à ces 15 derniers comme montré dans la figure 5. Dans ce cas, l'impédance d'entrée du circuit redresseur d'onde complète 2 peut être élevée, de sorte que le facteur ^ du circuit résonnant composé de la capacité Cl et la bobine Ll peut être empêché de décroître. En conséquence, la sélectivité du circuit résonnant ne doit pas être inférieure au signal pilote et le mélange d'autres composants de signal dans le signal d'interruption peut être empêché pour fournir un signal d'interruption stable. En outre, étant donné que l'amplificateur différentiel est employé pour amplifier le signal pilote, les tran-25 sistors Q 3 et Q k constituant l'amplificateur différentiel agissent en opposition de phases, de sorte que leurs courants de collecteur deviennent ic^ + (- ic^) = 0 et leurs courants émetteurs ie^ + (- ie^) = 0. Il en résulte que le courant qui passe au point médian de la bobine Ll et le courant sortant 30 de la borne de terre t^ sont tous les deux des courants continus et que le signal de fréquence fondamentale, à savoir le composant de signal pilote, ne doit pas passer dans le circuit de la source de puissance. Ceci implique que, même si la- source de puissance 35 à courant continu a une impédance interne, aucune composante de signal pilote ne passe à travers l'impédance. En conséquence, la composante de signal pilote ne risque pas d'être alimentée en retour dans d'autres circuits et des troubles tels qu'une oscillation et analogue peuvent être empêchés de se produire. ko En conséquence, dans le cas où le circuit doubleur de fréquence 71 25312 9 2098284 de cette invention est produit comme un circuit intégré, même si une résistance existe dans le conducteur d'alimentation de la source et dans le conducteur à la terre, des troubles tels qu'une oscillation et analogue peuvent être empêchés de se produire, de 5 sorte que le circuit doubleur de fréquence de l'invention convient à une fabrication comme circuit intégré. La capacité Cl n'est pas toujours nécessaire dans le circuit intégré, mais elle peut être connectée aux bornes t^ et t^ à partir de l'extérieur comme dans le cas avec la bobine Ll. 10 Bien entendu, l'invention n'est pas limitée aux exemples de réalisation ci-dessus décrits et représentés, à partir desquels on pourra prévoir d'autres modes et d'autres formes de réalisation, sans pour cela sortir du cadre de 1'invention. 71 25312 10 2098284 REVENDICATIONS 1°) Circuit de doublage de fréquence comprenant un amplificateur ayant une paire de bornes d'entrée alimentées avec un signal d'une fréquence prédéterminée pour amplifier 5 alternativement ce signal de la fréquence prédéterminée^ circuit caractérisé par une paire de moyens de redressement connectés à chacun des étages de sortie dudit amplificateur différentiel pour redresser alternativement ledit signal de fréquence prédéterminée par le fonctionnement dudit amplificateur différentiel, 10 et des moyens couplés à chacune des bornes de sortie de la paire de moyens de redressement pour combiner les sorties redressées dérivées de ladite paire de moyens de redressement. 2°) Circuit suivant la revendication 1, caractérisé en ce que l'amplificateur différentiel, constitué 15 par une paire de transistors, assure l'amplification de saturation. 3°) Circuit suivant la revendication 1, caractérisé en ce que la paire de moyens de redressement est constituée par deux transistors ayant leurs base connectée aux collecteurs 20 des transistors qui constituent l'amplificateur différentiel, leur émetteur étant connecté à la source de puissance à courant continu, et leurs collecteurs étant interconnectés pour constituer une borne de sortie. k°) Circuit de doublage de fréquence suivant l'une des revendications 1 à 3 pour récepteurs FM recevant un signal stéréophonique FM modulé en fréquence par un signal composite composé d'un signal de somme de deux signaux audio, d'un signal porteur superposé modulé en amplitude,d'un signal de différence de deux signaux audio et d'un signal pilote ayant 30 une fréquence égale à une fois et demie celle du signal porteur superposé modulé en amplitude, avec un amplificateur différentiel ayant une paire de bornes d'entrée alimentées avec le signal pilote et amplifiant en alternatif le signal pilote, et des moyens couplés aux étages de sortie de cet amplificateur 35 différentiel et accordés sur la fréquence du signal pilote, circuit caractérisé par une paire de moyens de redressement couplés aux étages de sortie de cet amplificateur différentiel pour redresser en alternatif le signal pilote lors du fonctionnement de l'amplificateur différentiel, des moyens étant couplés kO à chacun des étages de sortie des moyens de redressement pour 71 25312 11 2098284 combiner chacun des signaux de sortie redressés dérivés de ces moyens de redressement. 5°) Circuit suivant la revendication 4, caractérisé en ce que l'amplificateur différentiel est composé 5 d'une paire de transistors et assure une amplification de saturation. 6°) Circuit suivant la revendication 4, caractérisé en ce que la paire de moyens de redressement est constituée par des transistors respectifs ayant leurs base 10 connectée aux collecteurs des transistors qui constituent l'amplificateur différentiel, leurs émetteurs étant connectés à une source de courant continu et leur collecteur étant interconnecté pour constituerune borne de sortie. 7°) Circuit suivant la revendication 4, 15 caractérisé en ce qu'il comprend des moyens pour appliquer le signal pilote à l'amplificateur différentiel, ces moyens comprenant une source de courant constant, un circuit de résonnance monté en parallèle, accordé sur la fréquence du signal pilote, et court-circuitant le signal pilote, et des 20 moyens connectés en série à la source de courant constant pour amplifier le signal pilote lorsqu'ils sont alimentés avec le signal composite. 8°) Circuit suivant la revendication 7j caractérisé en ce que la source de courant constant comprend ^5 un transistor auquel est connectée une diode pour appliquer une tension de base prédéterminée à sa base. 9°) Circuit suivant la revendication 1, caractérisé en ce que les moyens pour amplifier le signal pilote sont constitués par un transistor auquel est connectée 30 une diode Zener pour appliquer une tension prédéterminée à sa base.