FR 2098319 A1 19720310 FR 7125293 A 19710709 71 25293 1 2098319 L'invention concerne un dispoiiuif semiconducteur, en particulier un circuit intégré? monolithique, comportant un corps semiconducteur monocristallin servant Se substrat et une couche épitaxiale appliquée d'un côté de ce substrat, divisée en îlots dans lesquels est 5 'latoré au moins un composant, ces îlots étant isolés du substrat par au moins une jonction p-n tandis qu'ils sont séparés entre eux par une zone d'isolation qui joint l'isolation du côté du substrat. Suivant une forme de réalisation connue la couche épitaxiale est appliquée sur un corps servant de substrat de type de conduction opposé. La couche épitaxiale 10 est divisée en îlots isolés entre eux au moyen de zones d'isolation de type de conduction opposé en faisant diffuser localement â partir de la surface de la couche épitaxiale une impureté appropriée. Simultanément une impureté du même type qui avait été diffusée préalablement localement dans la surface du substrat peut diffuser hors du substrat dans la couche 15 épitaxiale. Dans l'îlot on peut par exemple élaborer par diffusion une ou plusieurs zones en vue de former un composant semiconducteur, par exemple un transistor, une diode, une résistance ou un condensateur. Le matériau restant de la couche épitaxiale, après cette formation, peut former une partie du composant mais il peut en principe également servir 20 d'isolation d'un composant formé dans l'îlot. A l'avantage que de telles zones d'isolation peuvent être formées â l'aide de techniques planaires usuelles et qu'elles peuvent être recouvertes de façon usuelle d'une couche d'oxyde sur laquelle des conducteurs métalliques peuvent être placés par exemple pour l'interconnexion de composants dans différents 25 îlots, s'oppose l'inconvénient qu'une telle zone d'isolation en particulier à la surface présente une forte concentration de dopage, de sorte que la jonction p-n avec une zone d'îlot voisine présente une tension de claquage relativement basse et une capacité élevée. L'autre part, il faut que les zones appliquées dans l'îlot, zones d'un type de conduction 30 opposé â celui du matériau appliqué épitaxialement, soient séparées de la :-one d'isolation par une zone intermédiaire du type du matériau appliqué épitaxialement, par exemple en le matériau épitaxial lui-même. Une telle séparation exige plus d'espace â la surface. Lorsque cette zone intermédiaire a une faible concentration de dopage, comme cela 35 est souvent d'usage pour le dopage dans le matériau appliqué initialement épitaxialement, il existe un risque que des canaux d'inversion se forment à la surface, ces canaux donnant une liaison de court-circuit entre la zone l'isolation et une zone située dans l'îlot. Four empêcher une telle inversion on peut augmenter par diffusion la concentration superficielle 40 eu dopage {toutefois dans ce cas il se forme des jonctions p-n plus nettes 71 25293 2 2098319 avec une tension de claquage plus basse et une capacité plus élevée ou il faut plus d'espace en vue d'obtenir un certain écart entre ces régions fortement dopées et la zone d'isolation. Un but de la présente invention est notamment de fournir un dispositif semiconducteur du genre envisagé 5 dans le préambule en particulier un circuit intégré monolithique avec une isolation d'îlot améliorée. Selon l'invention un dispositif semiconducteur, en particulier un circuit intégré monolithique comportant un corps semiconducteur «onocristallin servant de substrat et une couche épitaxiale appliquée d'un côté, divisée en îlots dans lesquels au moins 10 un composant est élaboré, ces îlots étant isolés du substrat par au moins une jonction p-n tandis qu'ils sont séparés entre eux par une zone d'isolation qui joint l'isolation du cSté du substrat, est caractérisé en ce que la partie de la zone d'isolation contigue à la surface de la couche épitaxiale est formée par une couche d'isolation enfoncée dans la couche 15 épitaxiale constituée par du matériau isolant formé par transformation du matériau semiconducteur, oouche d'isolation qui ne s'étend que sur une partie de l'épaisseur de la couche épitaxiale. Lorsque l'on parle ici de "couche d'isolation enfoncée", il y a lieu d'entendre une couche d'isolation qui en ce qui concerne son épaisseur dans la oouche épitaxiale 20 se distingue nettement de différences de hauteur à la surface du semiconducteur par suite de techniques planaires usuelles avec diffusions et masquages d'oxyde, alors qu'à la surface du semiconducteur peuvent se présenter de différences de hauteur d'uniquement quelques dizaines de microns. En utilisant la couche d'isolation enfoncée dans la 25 zone d'isolation qui sépare des îlots situés l'un à cSté de l'autre dans la couche épitaxiale justement dans cette partie où lors de l'utilisation de zones d'isolation connues formées uniquement par diffusion les propriétés isolantes sont moins bonnes on tire profit de cette isolation. Il faut encore remarquer qu'il est connu en soi d'appliquer par des 30 traitements d'enlèvement de matériau locaux des rainureB pour la formation de zones d'isolation. Il est connu de laisser ces rainures non remplies abstraction faite d'une pellicule d'oxyde éventuelle contre les parois des rainures. Il est également possible d'établir des liaisons conductrices entre les îlots ainsi formés. Il est également possible de 35 remplir de l'extérieur ces rainures à l'aide de matériau. Toutefois, dans ce cas il se dépose également du matériau sur les parties voisines plus élevées de sorte que l'on obtient une surface fortement accidentée qui est moins appropriée pour l'application de méthodes photographiques usuelles et qui peut être difficilement rendue plane et uniquement par 40 l'application d'épaisseurs notables de dépSt. Pour former une couche 71 25293 2098319 d' isolation enfoncée en matériau isolant génétique formée par transformation du ir.utériau semiconducteur on peut protéger des parties de surface du matériau serr.ioonducteur localement en utilisant un masque approprié. L'épaisseur .e la couche d'isolation est correlée à l'épaisseur du rr.até-5 riau semiconducteur transformé. Le rapport entre ces épaisseurs est déterminé par le volume pris par le produit de réaction par rapport au volume du semiconducteur transformé. Dans le cas de transformation de silicium en bioxyde ce silicium ce rapport est environ 2 : 1 étant donné que l'oxydation du silicium s'accompagne d'environ un doublage du volume. 10 II faut également remarquer que dans le dernier cas où la couche épitaxiale est en silicium, on peut utiliser un processus d'oxydation entrant dans le cadre des techniques planaires utilisées jusqu'à présent dans la fabrication de circuits intégrés. L'épaisseur de la couche en matériau isolant obtenu 15 par transformation du matériau semiconducteur est relativement facile à ajuster étant donné que la vitesse avec laquelle l'épaisseur augmente diminue à mesure que l'épaisseur déjà obtenue augmente. Ce dernier phénomène a cependant d'autre part 1'inconvénient que pour l'obtention de grandes épaisseurs il faut des temps de réaction tellement longs que le 20 processus devient moins intéressant. Un avantage du dispositif semiconducteur conforme à l'invention est que l'on ne doit pas limiter l'application de couches d'isolation enfoncées en matériau isolant obtenu par transformation -■ e matériau semiconducteur à des couches épitaxiales d'épaisseur qui peuvent être au maximum égales à l'épaisseur de la couche 25 isolante enfoncée. La partie restante de la zone d'isolation peut être formée dans le matériau semiconducteur plus profondément dans la couche épitaxiale. Dans le cas où le matériau du substrat est constitué par du matériau semiconducteur d'un type de conduction opposé à celui du 30 matériau épitaxial appliqué sur celui-ci il est possible de réaliser une isolation entre les îlots eu fait que la couche isolante s'étend jusqu'à la couche d'épuisement de la jonction p-n entre le substrat et la couche épitaxiale. Suivant une autre forme de réalisation la sor.e d'isolation comporte une couche enterrée située sur la couche isolante, couc1 e en-35 terrée ayant un type de conduction opposé à celui eu matériau appliqué épitixialnr.ent de la couche épitaxiale, couche enterrée qui s'étend à partir du substrat dar.is la couche épitaxiale. Dans ce cas la couche d'isolation peut s'étendre au moins jusqu'à la couche d'épuisement de la jonction p-n entre la couche enterrée et le matériau de la couche épitaxiale 40 se trouvant au-dessus de celle-ci. La couche enterrée peut cependant 71 25293 2098319 également s'étendre jusqu'à la couche c'isolation. Lors de l'utilisation d'une telle couche enterrée on a à faire à des concentrations de dopage relativement élevées. En rapport avec le risque de court-circuit entre des zones dopées éventuellement élaborées dans les îlots et cette couche 5 enterrée il faut prévoir un écart suffisant entre une telle zone et cette couche. En ce qui concerne la couche d'isolation une telle considération n'entre pas en ligne de compte. Compte tenu de ce qui précède, en particulier en ce qui concerne l'économie d'espace, on donne de préférence à la couche enterrée un diamètre tellement faible que vu dans une direction 10 perpendiculaire à la surface de la couche d'isolation, la couche d'isolation recouvre entièrement la couche enterrée. La couche d'isolation doit, en rapport avec sa fonction, de préférence s'enfoncer sur une épaisseur raisonnable dans la couche épitaxiale. Ceci est non seulement désirable pour l'0btention de zones d'isolation améliorées entre les îlots lors de 15 l'utilisation d'épaisseurs appropriées de la couche épitaxiale mais la couche d'isolation doit également fournir un écart suffisant entre le matériau semiconducteur sous-jacent et éventuellement des liaisons conductrices placées sur la couche isolante de façon que le couplage capacitif entre ceux-ci soit faible. C'est pourquoi la couche d'isolation 20 s'étend pour les raisœsprécitées de préférence au moins sur une épaisseur de 0,5 microns dans la couche épitaxiale. Suivant une forme de réalisation préférée on peut gagner encore de l'espace dans le cas ou dans un îlot au moins un des composants comporte une zone placée dans la couche épitaxiale et affleu-25 rant la surface de cette couche épitaxiale. En effet, dans ce cas il est possible qu'une telle zone au moins sur une partie de sa périphérie soit contiguë à la couche d'isolation. L'autre part, la profondeur de la couche d'isolation enfoncée est en général plus grande que la profondeur de la zone envisagée. Un autre avantage est que la surface de la jonction 30 p-n avec le matériau adjacent du type de conduction opposé} et de ce fait la capacité de cette jonction>est réduite tandis qu'une telle zone ne forme plus le long de toute sa périphérie et lors de la limitation par la zone d'isolation enfoncée mène nulle part le long de toute sa périphérie une limite fortement courbée avec lé matériau semiconducteur de 35 type conduction opposé. En particulier, de ce fait, une telle zone est appropriée pour être utilisée comme zone de base d'un transistor. Le préférence, dans un tel cas, la partie de la couche épitaxiale adjacente à la zone de base forme le collecteur du transistor alors quJ.à côté de la zone de base, dans la zone de collecteur, se trouve une? zone de con-40 tact affleurant la surface de la couche épitaxiale, zone de contact ayant 71 25293 2098319 le mêir.9 type de conduction que la zone de collecteur, nais un dorage plus élevé, cette zone de contact étant adjacente au moins le long d'une partie de sa périphérie â la couche d'isolation, Ze cette façon, on obtient ur. é*ain d'espace pour un transistor placé dans un îlot. Une transition progressive de la concentration superficielle vers la zone d'isolation est dans ce cas superflue étant donné que la zone d'isolation est constituée en cet endroit par un matériau isolant. De préférence, la profondeur de la zone fortement dopée ne doit pas dépasser la profondeur de la couche d'isolation enfoncée. Suivant une autre forme de réalisation préférée, le dispositif semiconducteur présente du côté de la couche épitaxiale une surface pratiquement plane. Lorsqu'on parle ici d'une surface pratiquement plane, on entend une planéité qui est du même ordre que celle obtenue avec des techniques planaires usuelles. Avec de techniques planaires usuelles, on utilise des couches d'oxyde d'au maximum 0,5 micron. Si l'on utilisait avec les- techniques planaires usuelles des pellicules d'oxyde épaisses non enfoncées de par exemple 2 microns pour diminuer la capacité de câblage par couplage capacitif entre des bandes conductrices sur l'oxyde et le matériau semiconducteur sous-jacent et si l'on décapait dans un oxyde aussi épais des fenêtres par exemple pour l'application de contacts une telle couche d'oxyde épaisse présente l'inconvénient que le décapage de ces fenêtres s'accompagne d'un décapage sous-jacent notable, tandis qu'avec la liaison conductrice entre un contact dans la fenêtre et un conducteur d'alimentation sur l'oxyde il existe une différence de hauteur de 2 nierons. Sn utilisant une couche d'isolation enfoncée, par exemple de l'oxyde de silicium obtenu par oxydation locale de silicium en utilisant un masquage sur les parties du semiconducteur adjacentes, par exemple au moyen de nitrure de silicium on peut obtenir des transitions pratiquement planes, tandis que l'on utilise quand même un matériau isolant très épais favorable pour une faible capacité de câblage. L'épaisseur initiale du matériau semiconducteur transformé détermine en effet, comme on l'a déjà lit, l'épaisseur de la touche d'isolation obtenue. Compte tenu de la hauteur finale de la couche d'isolation sur le semiconducteur â côté de la couche d'isolation enfoncée, on peut donner préalablement 3. la surface du semiconducteur un profil tel qu'après la formation de la couche d'isolation enfoncée la surface de cette couche se jitue environ la même hauteur que la surface du semiconducteur â côté de la couche d'isolation enfoncée. Lans le cas théorique où la formation de la couche d'isolation par réaction avec le semiconducteur 71 25293 2098319 conduit à une diminution de volume, on peut ênlever préalablement un peu de matériau semiconducteur à côté de la couche d'isolation enfoncée à former par décapage avec utilisation d'un masque. Dans de tels cas, comme lors de la formation d'une couche d'isolation enfoncée par oxydation mas-5 quante du silicium épitaxial il se produit cependant une importante augmentation de volume par la transformation. On peut dans ce cas à l'endroit de la couche d'isolation enfoncée â appliquer, de préférence en utilisant un masque, qui est également employé lors de la transformation pour la formation de la couche d'isolation enfoncée, enlever le matériau 10 semiconducteur par décapage de façon qu'à l'endroit où la couche d'isolation enfoncée doit être formée la surface du semiconducteur se situe plus bas que la surface du semiconducteur voisine et ce jusqu'à uné épaisseur telle qu'après la formation de la couche d'isolation enfoncée par l'augmentation de volume la surface de la couche d'isolation enfoncée 15 vienne se placer à environ la même hauteur que la surface du semiconducteur voisine, il peut se former au plus à l'endroit de la transition de petites irrégularités que ne sont cependant pas de n&ture à être gênantes pour l'application de conducteur métalliques sur la zone d'isolation. La description qui va suivre en regard des dessins 20 annexés fera bien comprendre comment l'invention peut être réalisée. Les figures 1 à 3 sont des coupes schématiques qui représentent en détails des stades successifs de la fabrication d'une forme de réalisation d'un dispositif semiconducteur conforme à l'invention avec un certain nombre de composants semiconducteurs élaborés dans des îlots. 25 Les figures 4 à 7 sont des coupes transversales sché matiques représentant en détail des stades successifs de la fabrication d'une autre forme de réalisation d'un dispositif semiconducteur conforme à l'invention. La fig. 8 est une coupe verticale représentant schéma-30 tiquement en détail des isolations d'îlot selon les variantes possibles dans le cadre de l'invention. La fig. 9 est une coupe verticale représentant en détail d'autres possibilités d'isolations par îlot dans le cadre de l'invention. 35 Un corps semiconducteur monocristallin 1 constitué par du silicium de type p avec une résistivité de 1 ohm.cm, par exemple avec une épaisseur de 100 à 150 microns et un diamètre situé entre 2 et 4 cm, qui au besoin par la- suite peut être divisé pour obtenir un*certain * nombre de dispositifs semiconducteurs distincts,.est muni d'un côté d'une 40 couche épitaxiale 2 (voir fig. 1). De ce côté, on élabore préalablement 71 25293 2098319 3. l'aide de techniques planaires connues, des zones de n+ dopées localement S. l'aide d'arienic an vue de former des couches enterrées de "ype n+ : et A. L" matériau dérosé épitaxialement est constitué par du silicium de type r. î résistaivité de 1 ohm.cm. Le matériau pour la formation le la couche épitaxiale 2 peut être déposé de façon connue par décomposition de silane ou réaction de silane halogéné avec de l'hydrogène. Dans ce cas, l'épaisseur de la couche épitaxiale s'élève à 2,5 microns. Par diffusion de l'arsenic les zones de type n élaborées dans le substrat dopées h l'a'de d'arsenic peuvert s1 étendre quelque peu dans la couche épitaxiale 2. De façon connue, on dépose une couche 6 de nitrure de silicium. Cette couche de nitrure de silicium 6 est par exemple élaborée en chauffant le corps 1 avec la couche épitaxiale 2 à une température d'environ 1CC0°C dans un mélange gazeux de SiH^ et de NH^. L'épaisseur de la couche de nitrure de silicium est environ G,15 micron. Sous le nitrure on peut éventuellement utiliser une très mince couche d'oxyde de silicium de par exemple ^.00 Â (non représentée). Sur la couche de nitrure de silicium 6 on dépose une couche d'oxyde de silicium 7 de 0,2 micron d'épaisseur, par exemple â partir d'un mélange gazeux constitué par un gaz porteur, par exemple de l'argon, avec du SiH^ et de l'oxygène. En particulier, la couche de nitrure de silicium 6 sert pour le masquage du silicium sous-.jacent contre l'oxydation lors de la formation locale de la couche d'isolation enfoncée en oxyde de silicium. A l'endroit où doit être formée la couche d'isolation enfoncée, on pratique des ouvertures 11 dans les couches d'oxyde-niirure , 7» A l'aide de méthodes photographiques et d'un décapant f luorhydrique on pratique à cet effet de façon usuelle d'abord localement des ouvertures dans la couche d'oxyde 7 après quoi les parties restantes de cette couche d'oxyde sont utilisées comme masque pour l'enlèvement local par décapage de la couche de nitrure 6 avec de l'acide orthophosphorique. Le masque local obtenu est d'abord utilisé pour décaper des rainures S dans la couche épitaxiale 2 .avec un décapant lent connu r-n soi pour le silicium. Dans le cas envisagé, on décape par exemple des rainure? d'une profondeur atteignant largement 1 micron. ~n oltient alors le dispositif représenté sur la "ig. 1. La coucï e d'oxyde 7 est ensuite enlevée par décapage â l'aide d'acide fluorhycr4 pue. "n soumet ensuite le corps semiconducteur 3. un traitement oxydant d ans de la va.r-eur avec une oression d'environ 1 adr.osri ère et â une température d'environ 1QC0°C. Le nitrure 6 protège dans ce cas 1 =. surface sous-jacer.te du silicium contre l'action de l'atmosphère oxydante. Toutefois, dans les rainures 8, le. vapeur peut agir 71 25293 2098319 sur le silicium et former de l'oxyde de silicium. Du fait que l'oxyde de silicium formé prend largement le volume double du silicium initial qui est transformé, la zone d'oxyde se formant sur 5-es parois des rainures s'étend aussi bien dans la couche épitaxiale 2 que dans la rainure elle 5 même. Après un temps de traitement d'environ 16 heurs il s'est formé une couche d'oxyde 20 dans les rainures jusqu'à une profondeur de 2 microns, cet oxyde remplissant pratiquement les rainures initiales 8. Les couches enterrées 3 et 4 peuvent s'être étendues entretemps par une diffusion d'arsenic quelque peu dans dans la couche épitaxiale 2. Le dispo-10 sitif obtenue à ce stade est représenté sur la fig. 2. Le côté supérieur de la couche d'isolation 20 se situe alors pratiquement au même niveau que le côté supérieur de la couche épitaxiale 2. Le côté inférieur de la couche d'isolation enfoncée 20 se trouve à une distance d'environ micron de la jonction p-n entre le ma-15 tériau de substrat de type p 1 et le matériau de la couche épitaxiale2. De part et d'autre de la jonction p-n entre le substrat 1 et la couche épitaxiale 2 il se formera, lorsqu*aucune tension extérieure n'est appliquée à cette jonction, une couche d'épuisement par diffusion de porteurs de charge et le potentiel de contact ainsi formé. On peut choisir 20 l'épaisseur de la couche épitaxiale et la profondeur de la couche d'isolation enfoncée de telle façon que sans appliquer de tension extérieure, cette couche d'épuisement joigne le côté inférieur de la couche d'isolation enfoncée. Toutefois, on fera de préférence en sorte que dans le dispositif semiconducteur fabriqué on applique une tension suffisamment 25 élevée dans le sens du blocage aux bornes de la jonction p-n précitée de telle façon que la couche d'épuisement formée 21, dont les limites sont représentées sur la fig. 2 par des lignes en pointillé, s'étende suffisamment loin dans la couche épitaxiale pour former une zone d'isolation qui est constituée en partie par la couche d'isolation enfoncée 20 et en 30 partie par la partie sous-jacente de la couche d'épuisement 21. De cette façon, la couche épitaxiale est divisée en îlots 22 qui sont séparés latéralement les uns des autres par la zone d'isolation formée partiellement par la couche d'isolation enfoncée 20 et, du moins lorsque le dispositif semiconducteur est en fonctionnement, partiellement par la partie 35 sous-jacente de la couche d'épuisement 21. On peut ensuite former de façon connue dans les Ilots ainsi obtenus des composants à l'aide de méthodes de diffusion usuelles alors qu'au besoin on peut faire usage du masque déjà présent formé par la couche de nitrure 6; toutefois, on peut enlever celui-ci entièrement 40 et le remplacer par une couche d'oxyde fraiche, tandis que l'on peut 71 25293 9 2098319 également travailler avec des combinaisons le cai-ties constituées par la vieille couche de masquage avec du nitrure et une vouTelle couche de nas. quage en oxyde. Au besoin, la couche de nitrure peut également remplir, localement, dans le dispositif semiconducteur fabriqué la fonction de 5 recouvrement isolant de la surface. élaborés dans les îlots de la couche épitaxiale, en l'occurrence dans un îlot, un transistor n-p-n 25, dans un îlot un transistor I'IS 26, dans un îlot une diode 27 et dans un îlot une résistance 28. l'îlot envisagé sous lequel est placée la couche enterrée 5, à l'aide de techniques planaires connues, localement une accepteur, par exemple du bore en vue de former la base 50 et localement un donneur, par exemple du phosphore en vue de former l'émetteur 52. Le collecteur est alors formé 15 par le matériau de type n restant de la couche épitaxiale, la couche enterrée 3» servant pour abaisser la résistance de série de collecteur, et par la zone de contact superficielle 32 fortement dopée formée en même temps que la diffusion d'émetteur. La profondeur de la zone de diffusion s'élève par exemple à 1 micron. Ainsi une partie de sa périphérie joint 20 la zone d'isolation enfoncée 20, tandis que la zone de contact de collecteur 33 Tui a une épaisseur d'environ 0,5 micron est située à quelque distance de la zone de base 3"! » mais joint également le long d'une partie de sa périphérie la couche d'isolation enfoncée 20. Du fait qu'aussi bien la zone de base que la zone de contact de collecteur soient directement 25 contiguës à la zone d'isolation et qu'il ne doit pas y avoir d'espace intermédiaire entre la zone d'isolation et des deux zones citée en premier lieu, on économise de l'espace. Avec la construction envisagée la grandeur de la jonction base-collecteur et de ce fait la capacité collecteur-base est diminuée. Il est même possible par exemple dans le 30 cas d'une zone de base rectangulaire de faire en sorte que trois côtés joignent la zone d'isolation enfoncée 20. Il faut encore remarquer que la zone enterrée 3 ainsi que la zone enterrée 4 peuvent être contiguës, sans inconvénient â la zone d'isolation enfoncée 20 si l'on prend soin qu'une zone suffisamment large de la couche d'épuisement reste contiguë 35 S. ï. couche d'isolation 20 en vue r'e former une zone d'isolation efficace. Le transistor 25 est muni de façon connue â la surface d'une mince couche d'isolation par exemple en oxyde 3e silicium dans lequel sont pratiquées des "enêtres pour le contact de collecteur 34 sur la sone de contact de collecteur, un contact de base 35 et un contact d'émetteur 36. Sur cette 40 mince couche d'isolation, on peut appliquer de façon connue des connexiors La fig. 3 représente des composants semiconducteurs 10 Le transistor 25 est obtenu en faisant diffuser dans 71 25293 2098319 sous la forme de bandes métalliques vers les contacts 34» 35 et 36. Le transistor MIS 26 est muni de façon connue d'une électrode d'alimentation et d'une électrode d'évacuation 40 et 41 formées pendant la diffusion de base du transistor 25. Le matériau de la région 5 de porte intermédiaire est constitué par du silicium de type n de la composition initiale de la couche épitaxiale 2. L'isolation appliquée sur la région de porte intermédiaire peut être constituée par une mince couche d'oxyde de silicium, mais elle peut également être constituée par une couche de nitrure ou une couche de nitrure-oxyde, telle qu'elle était 10 utilisée initialement pour le masquage lors de la formation de la couche d'isolation enfoncée. Sur la couche d'isolation 44 est appliquée l'électrode de porte 45 constituée par du métal déposé par évaporation. Les régions de l'électrode d'alimentation et de l'électrode d'évacuation sont munies des contacts 42 et 43» Les régions de l'électrode d'alimentation 15 et de l'électrode d'évacuation joignent la couche d'isolation 20 ce qui permet d'économiser de l'espace et de diminuer la capacité. La construction envisagée permet,notamment lors de l'utilisation d'un certain nombre de transistoiB situés dans des îlots distincts par l'application de tension distinctes au matériau épitaxial dans les îlots par Rapport aux ré-20 gions d'alimentation correspondantes, d'obtenir des transistors MIS avec des tensions de seuil différentes. La diode 27 comporte une électrode de type n formée par le matériau appliqué épitaxialement 50, la couche enterrée 4 pour la diminution de la résistance série de la diode et une zone de contact 52 25 formée pendant la diffusion d'émetteur et une électrode de type p 51 formée pendant la diffusion de base. Bans ce cas également, on peut réaliser une économie d'espace en faisant en sorte que les zones 51 et 52 soient contiguës à la couche d'isolation 20, tandis que, en rapport avec la capacité, on obtient des avantages analogues comme indiqués ci-dessus 30 pour la zone de base 31 du transistor 25. La diode 27 est d'autre part munie de contacts ohmiques 53 et 54 obtenus par dépôt par évaporation. On peut également former dans un îlot une résistance 28 en formant dans le matériau épitaxial de type n de façon connue pendant la diffusion de base pour le transistor 25 une bande de résistance allongée et étroite 35 56 en silicium de type p munie à ses extrémités de zones de contact larges, également au moyen de la diffusion de base. Sur la fig. 3 est représentée au moyen d'une ligne en pointillé une telle zone de contact vers l'arrière 57 qui donne la limite inférieure de cette zone avec le matériau de type n épitaxial appliqué initialement. Les zones de contact 40 peuvent joindre latéralement la couche d'isolation enfoncée 20, de sorte 71 25293 2098319 que l'on économise de l'espace. La bande 56 constituant la résistance peut être rectiligne. On peut également donner à cette résistance la forme d'un méandre. Etant donné que dans cr- cas il ne faut pas tenir compte de la possibilité de claquage avec des zones d'isolation, l'écart 5 entre la bande de résistance en forme de méandre et la couche d'isolation enfoncée peut être petit, ce qui se traduit également par rapport aux zones ci ♦isolation obtenues entièrement par diffusion, par une économie d'espace. La couche d'isolation enfoncée 20 peut servir d'autre 10 part de support pour des bandes de connexion métalliques et pour des conducteurs d'alimentation, par exemple 58- Etant donné que la surface de cette couche d'isolation enfoncée se situe environ au même niveau que les surfaces des couches d'isolation beaucoup plus minces voisines, situées sur les îlots, on n'a pas de difficulté pour l'obtention de liaisons sur 15 des surfaces avec de niveau très différent, tel qu'ils se produisent lors de l'utilisation de couche de masquage épaisses non enfoncées et de fenêtres pratiquées dans celles-ci vers des surfaces sur des couches d'isolation minces ou des surfaces du semiconducteur dans des fenêtres de contact. Néanmoins, on obtient l'avantage que le couplage capacitif 20 entre le conducteur 58 et le matériau semiconducteur sous-jacent est très faible. Comme on l'a déjà fait remarquer ci-dessus, on peut obtenir aux bornes d'une jonction p-n sans appliquer de tension extérieure un potentiel de contact par diffusion de porteurs de charge par 25 suite de différences de concentration entre ces porteurs de charge de part et d'autre de la jonction p-n. La tension ainsi obtenue aux bornes de la jonction p-n provoque une couche d'épuisement. Il est possible que cette couche d'épuisement s'étende sur la jonction p-n entre le substrat et la couche épitaxiale dans le dispositif représenté sur la fig. 3 30 jusqu'à la couche d'isolation enfoncée 20. 3n général cependant, "il est avantageux d'appliquer une tension suffisamment élevée'dans le sens du blccage entre le substrat Je type p-n et les parties d'îlot adjacentes en matériau de type n de la couche épitaxiale 2 pour être certain que la couche d'épuisement envisagée soit suffisamment large de façon que des 35 zones d'isolation suffisamment efficaces se forment avec les couches d'isolation enfoncées 20. Il faut remarquer ici qu'il est usuel avec des circuits intégrés avec des composants semiconducteurs séparés latéralement les uns des autres par des zones d'isolation et élaborés dans la couche épitaxiale d'un type de conduction, couche épitaxiale qui est 40 appliquée sur un substrat du type de conduction opposé, d'appliquer â ce 71 25293 2098319 substrat dans le sens du blocage une tension qui est égale à la tension U la plus élevée vue dans le sens du blocage, qui est utilisée dans le circuit intégré. Dans le cas représenté sur la fig. 4, on appliquera par exemple une même tension de polarisation au substrat de type p qu'à la 5 base 31 du transistor 25. Il faut remarquer d'autre part que l'on a la possibilité que la couche d'épuisement 21 et la région de charge d'espace correspondante s'étendent dans la couche épitaxiale à tel point que dans les îlots apparaît le risque d'effets secondaires par interaction avec 10 des zones diffusées, par exemple des effets de transistor ou des effets dits de perforation ("punch-through"). En utilisant des couches enterrées sous les îlots du même type que la couche épitaxiale 2, comme les zones 3 et 4 sur la fig. 3, on peut empêcher un élargissement de la couche d'épuisement dans les îlots. 15 Dans la forme de réalisation représentée sur la fig.3, les zones d'isolation entre les îlots dans la couche épitaxiale 2 sont formées par la couche d'isolation enfoncée 20 et les parties de la couche d'épuisement 21 contiguis en-dessous, qui interrompent une liaison ohmique entre des îlots situés les uns à côté les autres par l'intermé-20 diaire du matériau épitaxial situé sous la couche d'isolation enfoncée. Il est toutefois également possible d'utiliser sous la couche d'isolation enfoncée une couche enterrée avec un type de conduction opposé à celui de la couche épitaxiale, cette couche enterrée s'étend à partir du substrat dans la couche épitaxiale. Un tel cas va maintenant être examiné 25 en regard des figures 4^7. On utilise au départ un corps semiconducteur monocristallin 61 en silicium de type p, alors qu'à l'aide de techniques planaires usuelles on forme des zones de type n 62 dopées à l'aide d'arsenic et une zone de type p 63 dopée à l'aide de bore. La zone 63 a la 30 forme d'un réseau et entoure par exemple latéralement la zone 62. Les parties de cette zone 63 ont par exemple une largeur de 3 microns. Le dispositif obtenu à ce stade est représenté sur la fig. 4. Comme il est usage avec des processus de diffusion planaires, on a sur la surface du corps semiconducteur 61 une couche d'oxyde 64, Cette couche d'oxyde est 35 ensuite enlevée de façon usuelle à l'aide d'acide fluorhydrique. On dépose ensuite sur le corps en silicium 61 une couche épitaxiale de type n à forte résistance ohmique 66 par exemple avec une épaisseur de 4 microns. Pendant ce dépôt les zones 62 et 63 peuvent s'étendre par diffusion dans la couche épitaxiale 68, et former 40 des couches enterrées. En particulier, la couche enterrée 63 peut 71 25293 15 2098319 s'étendre plus rapidement que la couche enterrée 62 étant donné que le bore diffuse plus rapidement que l'arsenic. De façon analogue à ce qui a été décrit ci-dessus, on r-couvre la surface de la couche épitaxiale 68 d'une r.ince couche de 5 nitrure de silicium 65 et ensuite d'une couche d'oi-:yde de silicium 68. Dans celle-ci on pratique des ouvertures au-dessus de la zone enterrée ■le type p 63 également sous la forme d'un réseau. La largeur de ces ouvertures s'élève au moins à 5 microns. En utilisant un masque d'oxyde-ni-trure 65, 66 on décape des rainures 67 dans le silicium avec une profon-10 deur de largement 1 micron. Le dispositif obtenu à ce stade est représenté sur la fig. 5- La couche d'oxyde 68 est ensuite enlevée â l'aide d'un décapant à l'acide fluorhydriaue usuel et l'ensemble est soumis à un traitement oxydant, comme décrit ci-dessus, en vue de la formation d'une 15 couche d'isolation 70 enfoncée constituée par de l'oxyde de silicium, alors que le masque en nitrure de silicium 65 protège le silicium sous-jacent en dehors des rainures 67. Le traitement d'oxydation est poursuivi jusqu'à l'obtention d'une profondeur d'environ 2 microns alors que l'oxjde formé a rempli entièrement les rainures initiales 67. Entre-temps la 20 couche enterrée de type p 63 dopée à l'aide de bore s'est étendue plus avant dans la couche épitaxiale. Elle peut joindre â ce stade ou après un traitement de chauffage ultérieur la partie inférieure de la couche d'isolation enfoncée formée. Le dispositif obtenu à ce stade est représenté sur la fig. 6. La couche épitaxiale 68 est alors divisée en îlots 25 qui sont séparés entre eux au moyens de zones d'isolation formées par la couche d'isolation enfoncée et la couche enterrée de type p 63. Dans les îlots on peut former de façon connue, par exemple à l'aide de processus de diffusion planaires des composants, tels que le transistor n-p-n représenté sur la fig. 7» correspondant quelque 30 peu au transistor 25 de la fig. 3, alors que le collecteur est formé par le matériau épitaxial de type n 78, la couche enterrée dopée â l'aide d'arsenic 62, et la zone de contact de collecteur 77 formée lors de la diffusion d'émetteur, la hase étant formée par la zone de type p 75 formée par diffusion de bore et l'émetteur étant constitué par la zone de 35 type n 76 formée par diffusion de phosphore. Le dispositif obtenu â ce stade est représenté sur la fig. 7- Du fait que lors ie la fabrication on a fait en sorte que la couche d'isolation enfoncée soit plus-large que la couche enterrée de type p 63, l'écart entre la couche enterrée 63 et la zone de base 75 40 es1- grand, malgré le fait que la couche de base 75 joint la couche d'iso- 71 25293 2098319 lation enfoncée 70. Comme on l'a décrit en regard de la fig. 3» on obtient également avec le dispositif représenté schématiquement sur la fig. 7 l'avantage que le côté supérieur de la couche d'isolation enfoncée 70 5 est situé pratiquement au même niveau que la surface voisine de la couche épitaxiale. Dans ce cas également, on peut utiliser de façon connue des contacts dans des fenêtres dans la mince couche d'isolation utilisée sur la surface des îlots et des conducteurs d'alimentation, qui s'étendent de préférence autant que possible sur la couche d'isolation 70. Dans le 10 cas représenté sur la fig. 7» on a utilisé une couche épitaxiale épaisse alors que l'on a toutefois évité, pour la bonne formation de zones d'isolation, une couche d'isolation enfoncée aussi épaisse. Au besoin, on peut choisir l'épaisseur de la couche épitaxiale 68 telle que la couche d'isolation enfoncée ne s'étende pas jusqu'à la couche enterré 63. En effet 15 on peut, lorsque l'écart entre la couche d'isolation enfoncée et la couche enterrée 63 n'est pas trop grand, et en appliquant une tension de blocage suffisamment élevée entre le substrat et la couche épitaxiale, obtenir une couche d'épuisement entre la couche enterrée 63 et la couche d'isolation enfoncée 70 pour l'obtention d'une zone d'isolation qui di-20 vise la couche épitaxiale 68 en îlots isolés entre eux. Il est évident que dans les îlots on peut également élaborer à côté de l'îlot dans lequel est élaboré un transistor représenté sur la fig. 7t d'autres composants, par exemple d'autres transistors. Dans la forme de réalisation représentée sur la fig.7» 25 pour laquelle on utilise une couche épitaxiale de type n sur un substrat de type p et une couche d'isolation partiellement enfoncée dans cette couche épitaxiale, on utilise une couche enterrée fortement dopée élaborée dans le substrat couche du type p, qui par diffusion s'est étendue vers le côté inférieur de la couche d'isolation. Il est évident qu'il est . 30 également possible, comme représenté sur la fig. 8, d'utiliser par exemple dans le cas d'une couche épitaxiale de type n sur un substrat de type p et d'une couche d'isolation s'enfonçant sur une partie de l'épaisseur de la couche épitaxiale, une zone située à la partie inférieure de la couche d'isolation dans la couche épitaxiale, du type de conduction 35 du substrat. Cette zone de type p 83 située sous la couche d'isolation enfoncée 94 peut par exemple s'être étendue par diffusion jusqu'à la jonction p-n formée entre le substrat 80 et la couche épitaxiale 81. Cette zone de type p 83 contiguë â la couche d'isolation enfoncée 94 peut également s'être étendue jusqu'à la couche d'épuisement 84 formée entre 40 le substrat de type p 80 et la couche épitaxiale 81. De cette façon, on 71 25293 2098319 ol'ient dans la couche épitaxiale des zones d'isolation constituées partiellement par la oouche d'isolation enfoncée partiellement par des zones i'isolation formées dans le matériau semiconducteur jui par exemple isole le transistor n-p-n représenté sur la fig. 8 avec le collecteur constitué par la partie entourée par les zones d'isolation du matériau épitaxial J, la couche enterrée de type n fortement dopée 82 et la zone de contact de collecteur 9?» la zone de base ?0 en matériau de type n et la zone d'émetteur 91 en matériau de type n, des parties voisines de la couche épitaxiale 91. La zone 83 peut par exemple être formée par une couche épitaxiale 81 en deux étapes et en faisant diffuser entre-temps localement un accepteur, par exemple du bore. On peut également utiliser évidemment en-dessous de la zone 83 une couche enterrée 85 dopée à l'aide de bore, élaborée par diffusion locale dans la surface du substrat préalablement à l'élaboration de la couche épitaxiale 81, couche enterrée de type p qui s'est étendue dans la couche épitaxiale par. exemple de telle façon qu'elle s'est liée â la zone 83 de manière â former une zone de type p commune reliée au substrat. Les limites d'une telle couche enterrée 85 sont indiquées sur la fig. 8 par des lignes en pointillé. Il est également possible d'utiliser une couche d'épuisement contiguë à la couche enterrée 85, couche d'épuisement qui s'étend jusqu'à la zone de type p 83. Les exemples précédents , expliqués en regard des figures 1 à 8, avaient trait à un substrat de type p et à une couche épitaxiale de type n. On peut évidemment utiliser au départ de façon analogue un substrat de type n et une couche épitaxiale de type p, alors que de façon analogue les diverses ^ones et couches enterrées sont choisies de façon identique avec un autre type de conduction. Dans ce cas, on peut utiliser comme dopage pour la couche enterrée 63 de la fig. 7 et 85 de la fig. 8, ainsi que pour la zone 83 de la fig. 8 comne matériau dopant de type n dans du silicium par exemple du phosphore..Le bore ainsi que le phosphore ont une très grande solubilité dans le silicium, tandis que leurs propriétés de diffusion ne sont pas tellement différentes. La fig. 9 représente des possibilités d'isolation â l'aide d'îlots selon l'invention dans le cas d'un corps servant de substrat m;onocristallin du même type de conduction que la couche épitaxiale appliquée sur "elui-ci. Le corps de substrat rionocristallin 100 est par exemple constitué par du matériau de type n avec une résistivité de par exemple 1 ohm.cm. Une couc- e épitaxiale 101, appliquée sur celui-ci est constituée par du s il iciur. de même type de conduction avec environ la même résistivité, tandis qu'à la limite «ntre le substrat et la couche éritaxiale sont prévues un certain nombre de couches enterrées 101, 102 71 25293 2098319 et 103 en silicium de type p, qui sont séparées par un réseau de minces zones 111 en matériau de type n à forte résistance du substrat et de la couche épitaxiale. Les couches enterrées sont par exemple dopées à l'aide de bore et se sont étendues à partir de la limite entre le substrat et la 5 couche épitaxiale. A partir du côté supérieur de la couche épitaxiale est appliquée une couche d'isolation enfoncée, comme on l'a déjà décrit ci-dessus, dont la surface supérieure se situe environ à la même hauteur que le côté supérieur des parties voisines de la couche épitaxiale. La 10 couche d'isolation enfoncée 109 recouvre notamment les zones de type p entre les couches enterrées 101, 102 et 103. D'autre part, elle peut également être appliquée localement suivant des bandes intermédiaires à partir du-dessus par exemple jusqu'à une partie centrale de la couche enterrée 102. De cette façon, la couche épitaxiale 104 est divisée en 15 îlots de type n 105, 106, 107 et 108 qui sont séparés du substrat de type n 100 par deux jonctions p-n et sont séparées entre elles par des zones d'isolation constituées partiellement par la zone d'isolation enterrée 109. C'est ainsi que des îlots 105 et 106 sont séparés entre eux par la couche d'isolation enfoncée 109, les parties dirigées l'une vers l'autre 20 des couches enterrées 102 et 103 et la zone intermédiaire de type n â forte résistance ohmique 111, les îlots 106 et 107 sont séparés entre eux par la zone d'isolation enfoncée 109 et la couche enterrée 102 et les îlots 107 et 108 sont séparés entre eux par la zone d'isolation enfoncée 109 les parties terminales dirigées l'une vers l'autre des couches 25 enterrées 101 et 102 et la zone intermédiaire de type n à forte résistance ohmique 111. De façon connue on peut élaborer dans les îlots séparés entre eux, des composants semiconducteurs. Dans ce cas, il est possible qu'une telle couche enterrée sous-jacente serve de double isolation mais il est également possible qu'une telle couche enterrée, qui est sé-30 parée par une jonction p-n du matériau de type n du substrat, forme une partie fonctionnelle d'un composant à élaborer, par exemple le collecteur d'un transistor p-n-p. Elle peut également où elle est appliquée dans plus d'un îlot, servir de connexion par exemple d'électrode commune, éventuellement flottante, de deux composants appliqués dans les îlots 35 106 et 107. Une telle couche enterrée peut également constituer une partie fonctionnelle d'un composant et une isolation pour un autre composant. D'autre part, il est possible d'obtenir des îlots de plus grande profondeur pour utiliser des couches dont la partie supérieure est située plus profondément que la partie inférieure de la couche d'isolation enfoncée 40 alors que des zones intermédiaires étroites du type de conduction des 71 25293 17 2098319 couches enterrées forment une liaison entre les -sonores d'isolation enfoncées et les couches enterrées de telle façon que l'on obtient des îlots isolés entre eux qui présentent cependant localement une plus grande profondeur que la couche isolée enfoncée 109. la fig. 9 en utilisant un substrat de type p 100 sur lequel est appliqué du matériau épitaxial de type p 104, alors que l'on utilise des couches enterrées de type n 101, 102 et 103. 10 on a voulu indiquer que de nombreuses formes de réalisation sont possibles dans le cadre de l'invention. Le nombre de composants représentés n'est par conséquent pas limitatif. On peut également utiliser des composants semiconducteurs avec des contacts du type Schottky, tandis qu'on peut également réaliser des transistors à effet de champ avec une liaison 15 coupée d'une jonction p-n par variation de la couche d'épuisement entre l'électrode d'alimentation et l'électrode d'évacuation, en particulier dans le dispositif représenté sur la fig. 9- Par exemple, on peut diffuser dans l'îlot 107 une zone de type p 113 25 Au lieu d'utiliser une résistance diffusée limitée latéralement par une jonction p-n comme c'est le cas pour l'élément 28 sur la fig. 3« on peut également appliquer une résistance par diffusion dans une bande étroite entre deux parties parallèles de la couche d'isolation enfoncée. Le couplage capacitif par la jonction"p-n entre un tel 30 élément à résistance et le matériau semiconducteur voisin est alors limité jusqu'à la partie inférieure d'une telle bande de résistance, tandis que le couplage capacitif de la bande de résistance 56 dans l'élément à résistance 28 avec le matériau entourant également latéralement, de la couche épitaxiale 2 est beaucoup plus grand par suite de la plus grande 35 surface de la jonction p-n. de l'invention. Sur la fig. 6, on peut par exemple au besoin relier deux îlots sous la couche d'isolation enfoncée 70 par l'intermédiaire du matériau épitaxial 68 ou par l'intermédiaire d'un prolongement local de la 40 couche enterrée de type n 62 avec une interruption locale de la couche 5 On peut également obtenir une structure d'îlots selon Il faut également remarquer qu'à l'aide des figures De nombreuses variantes sont possibles dans le cadre 71 25293 18 2098319 enterrée de type p 63. On peut également utiliser au besoin une interruption locale de la couche d'isolation enfoncée 63, alors que la couche d'isolation enfoncée peut comporter des prolongements situés dans les îlots par exemple comme couche de support pour le câblage. La couche d'isolation enfoncée peut comporter des élargissements par exemple pour servir de support à un certain nombre de bandes conductrices ou à l'endroit où doivent être fixés des conducteurs d'alimentation extérieurs, par exemple par soudage. 71 25293 2098319 R1-1VINDICATIONS ; 1. Dispositif semiconducteur, en particulier un circuit intégré r-onoliti.ique, comportant un corps semiconducteur r.onocristallin servant de substrat et une couche épitaxiale appliquée d'un côté de ce 5 substrat, divisée en îlots dans lesquels est .'laboré au moins un composant, ces îlots étant isolés du substrat par au moins une jonction p-n, tandis qu'ils sont séparés entre eux par une zone d'isolation qui joint l'isolation du côté du substrat, ce dispositif- semiconducteur étant caractérisé en ce que la partie de la zone d'isolation contiguë â la surface 10 de la couche épitaxiale est formée par une couche d'isolation enfoncée dans la couche épitaxiale constituée par du matériau isolant formé par transformation du matériau semiconducteur, couche d'isolation qui ne s'étend que sur une partie de l'épaisseur de la couche épitaxiale. 2. Dispositif semiconducteur selon la revendication 1, 15 caractérisé en ce que la couche épitaxiale est constituée par du silicium et la couche d'isolation enfoncée par de l'oxyde de silicium. 3. Dispositif semiconducteur selon la revendication 1 ou 2, caractérisé en ce que le substrat est constitué par du matériau semiconducteur d'un type de conduction opposé à celui du matériau appli- 20 qué épitaxialement de la couche épitaxiale, et en ce que la couche d'isolation enfoncée s'étend à partir de la surface de la couche épitaxiale au moins jusqu'à la couche d'épuisement de la jonction p-n entre le substrat et la couche épitaxiale. 4. Dispositif semiconducteur selon la revendication 1 25 ou ?, caractérisé en ce que la .zone d'isolation comporte une couche enterrée située sous la couche d'isolation enfoncée et douée d'un type de conduction opposé à celui du matériau appliqué épitaxialement de la couche épitaxiale, couche enterrée qui s'étend â partir du substrat dans la couche épitaxiale. 30 5- Dispositif semiconducteur selon la revendication 4, caractérisé en ce que la couche d1 isolation enfoncée s'étend à partir de la rurf&ce de la. cou ci e épitaxiale :;-j moins jusqu'à la couche d'épuisement de la o.".t : on r-n «ntre la couche enterrée et la couche épitaxiale. 6. Dispositif semiconducteur selon la revendication 5» 35 caractérisé en ce que la couche ent-rrée s ' étend jusqu'à la couche d'isolation enfoncée. 7. Dispositif semiconducteur selon la revendication 5 ou 6 avec lequel le s ubstrat un type e conduction opposé â celui du matériau appliqué épitaxialement de la couche épitaxiale, ce dispositif &0 étant caractérisé en ce que dans une direction perpendiculaire à la 71 25293 2098319 surface de la couche d'isolation enfoncée la couche d'isolation recouvre de tous cStés la couche enterrée. 8. Dispositif semiconducteur selon la revendication 1 ou 2, caractérisé en ce que la zone d'isolation comporte une zone appli-5 quée dans la couche épitaxiale, avec un type de conduction opposé à celui du matériau appliqué épitaxialement, qui joint le coté inférieur de la couche d'isolation enfoncée. 9. Dispositif semiconducteur selon la revendication 6 ou 8, caractérisé en ce que le substrat a le même typoe de conduction que 10 le matériau appliqué épitaxialement de la couche épitaxiale et en ce qu'une couche enterrée du type de conduction opposé s'étend le long du cSté inférieur d'au moins un îlot et joint la zone d'isolation. 10. Dispositif semiconducteur selon l'une des revendications 1 à 9i caractérisé en ce que la couche d'isolation s'étend 15 jusqu'à une profondeur d'au moins 0,5 micron dans la couche épitaxiale. 11. Dispositif semiconducteur selon l'une des revendications 1 à 10, caractérisé en ce que le dispositif semiconducteur présente du cSté de la couche épitaxiale une surface pratiquement plane. 12. Dispositif semiconducteur sel» l'une des revendica— 20 tions 1à 11, caractérisé en ce qu'au moins un des oompssants comporte une zone affleurant la surface qui au moins le long d'une partie de sa périphérie joint la couche d'isolation enfoncée. 13. Dispositif semiconducteur selon la revendication 12, caractérisé en ce que la zone contigue à la couche d'isolation enfoncée 25 constitue la zone de base d'un transistor. 14» Dispositif semiconducteur selon la revendication 13, caractérisé en ce que la partie contigue à la zone de base de la couche épitaxiale constitue la zone de collecteur du transistor et à cSté de la zone de base dans la zone de collecteur est prévue une zone de contact 30 affleurant la surface de la couche épitaxiale, zone du mSme type de conduction mais présentant un dopage plus élevé que la zone de collecteur, cette zone de contact étant contigue au moins le long d'une partie de sa périphérie à la couche d'isolation enfoncée.