FR 2065671 A1 19710806 FR 7026787 A 19700721 10 70 26787 1 2065671 La présente invention concerne un ordinateur pouvant fonctionner sur 1'un ou 1•autre de deux modes fondamentaux, dont l'un est basé sur des fonctions logiques et arithmétiques classiques tandis que, dans l'autre mode, une manipulation d'un chiffre binaire unique ou de chiffres binaires multiples est assurée par une combinaison d'adressage immédiat et direct avec une seule instruction. Dans la commande de processus, par exemple de fabrication, par ordinateurs, la construction usuelle de ceux-ci est telle qu'il était jusqu'à présent nécessaire de s'efforcer principalement d'adapter un élément de fabrication à l'ordinateur ou vice-versa; il s'est donc avéré qu'il était nécessaire de mettre au point une construction d'ordinateur propre à réduire au minimum le travail d'adaptation de celui-ci aux machines de fabrica— 15 tion. L'invention vise un ordinateur capable de commander, par exemple, le fonctionnement d'un module d'une chaîne de production. Dans l'acception utilisée ici du terme "module", celui-ci sera considéré comme représentant une phase principale dans 20 une chaîne de production constituée par une série de machines de fabrication, les divers produits passant d'une machine à la suivante après avoir séjourné un certain temps dans chaque machine et y avoir subi un traitement. La procédure suivie à l'intérieur d'une machine pour traiter le produit doit se dérouler sur l*or— 25 dre de l'ordinateur. L'invention assure une souplesse qui permet de procéder à des modifications faciles dans le fonctionnement d'une chaîne de production. De cette manière, ^ordinateur peut être intégré au module. L'invention a pour objet un ordinateur satisfaisant aux exigences des machines de fabrication, grâce au 30 fait qu'il est aisément adaptable à un module de fabrication. Historiquement, presque tous les ordinateurs ont été basés sur le concept de "canal" ou de "groupe" ou encore de "mot entrée/sortie" comme mode prédominant de fonctionnement pour les opérations d'entrée/sortie. Si le mot de l'ordinateur comprend seize chiffres binaires et si ses registres sont également à seize chiffres binaires, l'unité d'entrée/sortie de base a une longueur de seize chiffres binaires. Une autre innovation du développement antérieur des ordinateurs est le mot de caractère entrée/sortie. Toutefois, les machines de fabrication ne sont ordinairement pas caractérisées par des signaux d'entrée ou de sortie rassemblés en 35 40 70 26787 2 2065671 groupes de seize chiffres binaires f en groupes de mots de caractère entrée/sortie ou en groupes de caractères..Elles comportent, au contraire, dans la.plupart des cas, des chiffres binaires individuels ou des groupes de combinaisons de chiffres binaires tels ^ que, par exemple, des groupes de deux chiffres ou des groupes de treize chiffres. En conséquence, l'invention vise un ordinateur comportant, comme bloc constructif de base, une entrée/sortie à caractéristique d'adressage de chiffres binaires élémentaires et de chiffres binaires multiples. L'entrée/sortie est un chapelet 10 de chiffres binaires. Chaque chiffre est adressable séparément, ce qui permet d'agir sur un unique chiffre sans avoir à tenir compte de l'état des quinze autres chiffres binaires qui complètent le groupe de mot auquel il appartient. En outre, l'ordinateur permet l'adressage d'un groupe de chiffres binaires contigus 15 quelconque. Par exemple, elle permet de lire d'un seul coup les quatorze chiffres d'une sortie d'un convertisseur analogique-numérique, aucun autre chiffre n'étant lu en même temps qu'eux. L'invention prévoit un adressage de point unique, cette expression s'appliquant à la sélection de la paire d.'entrée analogique de fils aboutissant à l'ordinateur. L'adressage d'un ensemble spécifié de chiffres binaires de sortie s'applique à l'ensemble de fils de sortie analogique. Suivant l'invention, un ordinateur comportant une unité centrale de traitement, une unité de mémoire et une unité de commande est muni de moyens de traitement de chiffres binaires destinés à permettre la commande, par l'intermédiaire de canaux entrée/sortie, de processus de fabrication assurés par des machines extérieures. En particulier, un fichier de registres de communication comprend des éléments de sortie bistables multiples 3° comportant chacun un conducteur d'entrée d'information, un conducteur d'entrée de conditionnement, un conducteur d'entrée d'échantillonnage périodique et un conducteur de sortie sur lequel apparaît un niveau de tension représentatif de 1'état de chacun desdits éléments. Des moyens sont prévus pour faciliter l'établisse-35. ment d'une connexion entre le conducteur de sortie d'au moins l'un desdits éléments et l'une des machines extérieures pour exciter celle-ci lorsque ledit élément est dans un premier état et pour la désexciter lorsque ledit élément est dans un second état. Un registre de base (registre d'adresse de communication) fournit une adresse de base au fichier de registres de communica 70 26787 3 2065671 tion et une mémoire permanente fournit une adresse relative à l'élément précité. Des moyens sont prévus pour additionner l'adresse relative au contenu du registre de base, de manière à produire un ensemble d'états de tension de conditionnement, représentatif de 5 l'emplacement dudit élément dans le fichier de registres de communication. Des moyens logiques comportant un conducteur d'entrée d'information et des conducteurs interconnectant les conducteurs d'entrée de conditionnement du fichier de registres de communication et des canaux de sortie des moyens additionneurs autorisent 10 le fonctionnement dudit élément dans le fichier de registres de communication en fonction desdits états de tension de conditionnement. On dispose ainsi de moyens permettant d'actionner ledit élément en fonction de l'état du conducteur d'information. D'autres caractéristiques de l'invention apparaîtront 15 au cours de la description qui va suivre. Aux dessins annexés donnés uniquement à titre d'exemple : la Fig. 1 représente un ordinateur suivant l'invention; la Fig. 2 met en évidence le mode d'adressage des 20 chiffres binaires; la Fig. 3 est une représentation plus détaillée comprenant l'adressage des chiffres dans un registre de communication et, la Fig. 4 est un schéma détaillé de l'un des quarts de 25 l'un des registres de communication. Le mode de réalisation décrit ici s'applique à un ordinateur connu fonctionnant suivant un mode classique, mais dans lequel des moyens sont prévus pour permettre son fonctionnement suivant un second mode. Dans le premier mode, des fonctions logi-30 ques et arithmétiques classiques sont assurées sur la base d'une structure de mot. Dans le second mode, on prévoit des possibilités de manipulation de chiffres binaires élémentaires et de chiffres binaires multiples, tant dans un fichier de registres de communication que dans la mémoire par l'introduction d'un nombre prédé-35 terminé d'instructions nouvelles et des composants et organes nécessaires pour l'utilisation de ces instructions. Un ordinateur fabriqué et vendu par Texas Instruments Incorporated, Dallas-, Texas, E.U.A., connu sous le nom de "Ordinateur 2540" et le recueil d'instructions nécessaire à son fonc-40 tionnement sont décrits dans "Programmers' Handbook for Computers, 70 26787 4 2065671 Digital Data, CP-967/UYK" publié par la Société Texas Instruments Incorporated. Dans le mode de réalisation de l'invention décrit ici, l'ordinateur 2540 ne subit aucune modification fonctionnelle. Mais on incorpore à .cet ordinateur une unité de traitement de 5 chiffres binaires, les deux unités de traitement se partageant la mémoire à tores de ferrite. Le dispositif est représenté sur la Fig. 1. L'ordinateur 2540 est un ensemble de traitement de mots qui comprend une unité de commande arithmétique 10, une. mémoire à tores de ferrite 10 11, un fichier d'instructions 12, un fichier de registres 13 et un registre d'opérande 14. L'ordinateur est une machine à seize chiffres qui, actuellement, est de construction et de fonctionnement classiques. A cet ordinateur est adjointe une unité 19 de traite-15 ment de chiffres binaires qui comprend une unité de commande arithmétique 20, une mémoire permanente 21, un registre d"instructions 22, un fichier de registres 23 et un registre d'opérande 24. Sont également prévus un registre d'information d'unité de communication 25 et un registre d'adresse d'unité de commu-20 nication 26 ainsi qu'un fichier ou unité de registres de communication 27. Comme indiqué par le parcours 30, une communication est prévue entre l'unité de traitement de mots 2540 et l'unité 19 de traitement de chiffres. En outre, comme indiqué par les parcours 31 et 32, une communication est prévue entre l'unité 19 de 25 traitement de chiffres et l'unité 27 de registres de communication (CRU). En plus des instructions de traitement des mots utilisées par l'ordinateur 2540, des possibilités de calcul supplémentaires sont prévues au niveau des chiffres. L'ordinateur 2540 30 est une machine à seize chiffres binaires. En conséquence, la description qui va suivre sera basée sur cette limitation étant bien entendu, toutefois, que l'invention peut être appliquée à des machines d'une autre construction de base. Dans l'unité 19 de traitement de chiffres binaires, le 35 format de mot d'information s'applique à des mots d'information à chiffres binaires multiples d'un nombre de chiffres quelconque compris entre un et seize. Tous les chiffres sont situés entre les limites d'une adresse de mémoire à tores de ferrite intégrale. Tous les chiffres d'information significatifs sont maintenus con-40 tigus à l'intérieur de chaque mot d'information de base de seize 70 26787 5 2065671 chiffres. Lorsqu'on utilise des données comportant un signe, le chiffre de plus grand poids (MSB) 0 est le chiffre de signe et la donnée est représentée sous la forme d'un complément à 2. Lorsqu'une donnée ne comprenant qu'un seul chiffre est ^ impliquée, le chiffre d'information est spécifié de façon varia-. ble comme se trouvant dans une position de chiffre quelconque à l'intérieur du mot d'information de base de seize chiffres. Le format d'instruction de l'unité de traitement de chiffres binaires comprend des mots d'instruction de trente-deux ^ q chiffres de longueur et qui sont situés dans deux mots de mémoire à seize chiffres contigus, dont le premier, pour faciliter et ordonner le fonctionnement, est disposé dans une adresse de mémoire paire. Les mots d'instruction de l'unité de traitement de ^ chiffres comprennent onze zones, bien que celles-ci puissent ne pas toutes avoir une signification, ou ne pas être toutes présentes dans chaque instruction. Ces zones sont désignées par OP, P, M, E, T1 , J, B, G, T2, S- et N. Les zones formant les mots d'instruction de l'unité de traitement de chiffres binaires sont, en 20 outre, définies comme suit : Zone OP : La zone OP a une longueur de six chiffres binaires occupant les chiffres 0 à 5 du mot d'instruction et assure le codage de la fonction primaire de chaque instruction. Zone P : La zone P a une longueur d'un seul chiffre 2ç- occupant le chiffre 6 du mot d'instruction et elle spécifie que le registre de protection de mémoire est le registre de destination de l'instruction "CHARGER" lorsque le chiffre binaire P est un "un" logique. Zone M : La zone M a une longueur de dix chiffres occu-2Q pant les chiffres 6 à 15 du mot d'instruction et elle assure le codage d'une adresse, soit pour le registre d'adresse de communication (CAR) soit pour le registre d'adresse de mémoire (MAR) selon 1'instruction en cours d'exécution. Zone R : La zone R a une longueur de trois chiffres occupant les chiffres 13 à 15 du mot d'instruction et elle assure le codage du registre d'origine ou de destination dans le fichier de registres. Zone T1 : La zone T1 a une longueur d'un seul chiffre occupant le chiffre 16 du mot d'instruction. Cette zone peut avoir An l'une ou l'autre de trois significations différentes, selon le 70 26787 6 2065671 type d'instruction en cours d'exécution, pour les instructions concernant un seul chiffre, la zone T1 contient la valeur de la donnée numérique de sortie. Pour les instructions concernant des chiffres multiples, la zone T1 spécifie l'information immédiate. 5 Pour des instructions de commande de séquence, la zone T1 spécifie la condition de reprise du traitement. Zone J : La zone J a une longueur d'un seul chiffre occupant le chiffre 17 du mot d'instruction et elle indique un transfert du MODE II au MODE I. 10 Zone B : La zone B a une longueur de quatre chiffres occupant les chiffres 17 à 20, respectivement, et elle spécifie le nombre de positions de chiffre d'un mot d'information de seize chiffres sur lesquelles il y a lieu d'agir. Zone G : La zone G a une longueur de cinq chiffres 15 occupant les chiffres 16 à 20, respectivement, et elle spécifie le nombre de chiffres d'information à transférer. Zone T2 : La zone T2 a une longueur d'unsôul chiffre binaire occupant le chiffre 21 des instructions relatives à un chiffre unique et elle contient la valeur de l'information de compa-20 raison numérique. Zone S : La zone S a une longueur d'un seul chiffre occupant le chiffre 21 du mot d'instruction et elle spécifie le chiffre de signe de l'information immédiate. Zone N : La zone N a une longueur de seize chiffres 25 occupant les chiffres 16 à 31 ou bien une longueur de dix chiffres occupant les chiffres 22 à 31 selon 1'instruction en cours d'exécution. Cette zone assure le codage d'une adresse d'un registre d'adresse de communication, d'un registre d'adresse de mémoire, d'un compteur d'événements (EC), ou d'un compteur de programme 30 (PC). En outre, la zone N peut être utilisée comme information immédiate. En ce qui concerne les deux modes de fonctionnement prévus suivant l'invention, le MODE I spécifie ,1a commande du compteur de programme relative à la séquence et le MODE II, la 35 commande du compteur d'événements. Le mode peut être changé condi-iionnellement par plusieurs des instructions. Chacune des instructions de l'unité de traitement de chiffres binaires est susceptible d'être exécutée, soit suivant le MODE I, soit suivant le MODE II. La présence d'instructions d'ordinateur 2540 en MODE II engen-40 dre un signal d'interruption de programme et s'exécute comme une 70 26787 7 2065671 instruction "no-op" (pas d'opération). Lors du fonctionnement suivant le MODE I, le contenu du compteur d'événements est retenu et lors du fonctionnement suivant le MODE II, le contenu du compteur de programme est retenu. 5 La mémoire à tores de ferrite comporte une zone inac cessible à l'écriture. A cette zone peuvent être affectées les adresses 00 à (MPR)-2. Le déclenchement d'un cycle d'écriture en direction de la zone protégée provoque deux effets; (1) le cycle de la mémoire doit se dérouler en une opération de lecture non 10 destructive et (2) un signal doit être prévu pour interrompre le fonctionnement de l'ordinateur. Il est prévu trois rythmeurs faisant partie intégrante de l'ordinateur. Un rythmeur chargé décompte une unité pendant chaque période d'une milliseconde. Lorsque le contenu du rythmeur 15 devient égal à zéro, le rythmeur continue à décompter et un signal destiné à être utilisé pour assurer l'interruption du fonctionnement de l'ordinateur est engendré. La définition de chaque rythmeur est de 30 microsecondes et sa précision est, de préférence, de 100 nanosecondes. Les rythmeurs sont situés à l'intérieur du 20 fichier de registres de l'unité de traitement de chiffres binaires. Une instruction de chargement, qui adresse le rythmeur N, (N = 1 , 2, 3), met ce rythmeur en action. Une instruction de mémorisation, qui adresse le rythmeur n (n = 1 , 2, 3), met hors d'action celui-ci mais ne modifie pas son contenu. 25 Le fichier de registres de l'unité de traitement de chiffres binaires comprend huit registres de seize chiffres adressables par le programme. Ces registres sont adressés par la zone "r" comme suit : r = 0 MDB registre de base d'information machine "30 1 MPB registre de base de procédures machine 2 CSB registre de base du registre de communication 3 SFB registre de base de signaux de software 4 EC compteur d'événements 5 TM1 registre de rythmeur 1 35 6 TM2 registre de rythmeur 2 7 TM3 registre de rythmeur 3 Registre de base d'information machine (MDB) Ce registre peut être additionné algébriquement à l'adresse de l'opérande. La somme est l'adresse effective des 40 opérandes de la mémoire à tores de ferrite exigée par les instruc- BAD ORIGINAL j | 70 26787 8 2065671 tions de l'imité de traitementde chiffres qui agissent sur des données machine. Registre de base de procédure machine (MPB): Lorsque la séquence du programme est commandée par le compteur d'évène-5 ments, le registre de base de procédure machine est additionné algébriquement au compteur d'événements pour obtenir l'adresse effective dans la mémoire à tores de ferrite de l'instruction suivante (procédure). Registre de base du registre de communication (CRB) : 10 Ce registre est capable d'assurer une addition algébrique affectant l'origine de l'adresse du registre de communication comme spécifié par l'instruction particulière en cours d'exécution. La somme est l'adresse effective à charger dans le registre d'adresse de communication. 15 Registre de base de signaux de software (SFB) : Ce registre s'ajoute algébriquement à l'adresse de l'opérande. La somme fournit l'adresse effective des opérandes de la mémoire à tores de ferrite exigés par les instructions de l'unité de traitement de chiffres binaires qui agissent sur des signaux de soft-20 ware. Compteur d'événements : Ce registre" commande la séquence d'exécution lorsque l'ordinateur est sur MODE II. Le contenu de ce compteur est ajouté à celui du registre MPB pour obtenir l'adresse d'instruction effective de tous les cycles d'instruc-25 tion MODE II. Registres de rythmeur 1, 2 et 3 : Ces registres sont disponibles sous la forme d'horloges fonctionnant en temps réel et décomptent une fois par milliseconde à l'état "actif". Un registre de rythmeur est rendu actif lorsqu'il est adressé par une 30 instruction "CHARGER" (LOAD) de l'unité de traitement de chiffres binaires et est désactivé lorsqu'il est adressé par une instruction "RANGER" (STQR) de l'unité de traitement de chiffres. Le répertoire d'instructions de l'unité de traitement de chiffres comprend seize instructions spécialement mises au 35 point en vue d'être utilisées dans des programmes de commande de processus de fabrication et dans les applications correspondantes. Il existe trois groupes de base d'instructions. Instructions à chiffre binaire unique : Sept instructions sont prévues dans ce groupe pour permettre l'adressage d'un 40 chiffre faisant partie d'un mot d'information de seize chiffres 70 26787 9 2065671 et généralement elles déterminent la valeur de la donnée numérique à chiffre unique ou effectuent des transferts de programme conditionnés par ladite valeur. Instructions à chiffres binaires multiples : Sept 5 instructions sont prévues dans ce groupe et, généralement, elles agissent sur des mots d'information de seize chiffres. Deux instructions de ce groupe assurent, en outre, la possibilité d'utilisation de mots d'information de longueur variable d'un à seize chiffres binaires. 10 Instructions de commande de séquence : Trois instruc tions sont prévues dans ce groupe pour commander l'exécution de la séquence d'instructions sur la base du "MODE" de fonctionnement en cours. Dans le cas présent, les instructions à chiffre binai-15 re unique et leur exécution offrent un intérêt particulier. La description qui va suivre et les tableaux 1 à VII ci-après donnent des détails sur l'ensemble de ces instructions : DOUT (sortie digitale) : Le contenu de la zone N est additionné algébriquement à celui du registre CRB pour obtenir 20 l'adresse effective du registre de communication. Le registre GDR est chargé avec le contenu de la zone T1 et un transfert d'information numérique de sortie est commencé. Une progression de deux unités se produit dans le compteur de programme ou dans le compteur d'événements, selon le mode, comme inalqué dans le tableau I. 25 TABLEAU I 30 35 A = Registre d'adresse de communication B = Registre d'information de communication 40 C = Basculeur de mode 0 5 6 15 16 22 31 DOUT Tî X N (N) + (CRB) » (CAR) - communication address register A (T1) »(CDR) - communication data register B On.. » (PIR) - mode flip-flop C MODE I (PC) + ° » - Program counter D MODE II (EC)+ 2—►(EC) - Event counter E 70 26787 10 2065671 D = Compteur de programme B = Compteur d'événements. DIDO - (comparaison d'entrée numérique/sortie numérigu^/ conditionnelle) : Le contenu de la zone M est additionné algébri-5 quement au contenu du registre CRB pour obtenir l'adresse effective du registre de communication. Un transfert d'information numérique d'entrée est déclenché (CRU DATA _( CDR) (transfert des données du registre CRU dans le registre CDR) et le contenu du registre CDR est comparé avec celui de la zone T2. En mode I, si les 10 données ne sont pas égales, le compteur de programme est augmenté de 4; si elles sont égales, le registre CDR est chargé avec le contenu de la zone T1, un transfert d'information numérique de sortie vers le registre de communication, à l'adresse effective spécifiée par la zone N et le registre CRB est déclenché et le 15 compteur de programme est augmenté de 2. Sur le mode II, si les données ne sont pas égales, le compteur de programme est augmenté de 2 et le fonctionnement est commuté sur le mode I; si les données sont égales, le transfert d'information numérique de sortie ci-dessus est déclenché et le compteur d'événements est augmenté 20 de 2 comme indiqué dans le tableau II. TABLEAU II 25 30 35 0 5 6 15 16 17 20 21 22 31 DIDO M T1 T2 N (M) + (CRB). 1—► (DIR) DONNEES CRU. (T2) = (CDR) (N) + (CRB)—►(CAR) 0—♦►(DIR) (T1)_►(CDR) MODE I (PC) + 2—►(PC) MODE II (EC) + 2—►(EC) -(car) ► (cdr) (T2) ^ (cdr) mode i (pc)+ 4—►(pc) mode II (pc)+ 2—►(pc) 1—►(mode) DICJ - (comparaison d'entrées numériques/saut condi-40 tionnel) : Le contenu de la zone m est additionné algébriquement 70 26787 11 2065671 10 à celui du registre CRB pour obtenir l'adresse effective du registre de communication. Un transfert d'information numérique d'entrée est déclenché (CRU DATA_^(CDR) et le contenu du registre CDR est comparé avec celui de la zone T2. Sur le mode I, si les données sont égales, le compteur de programme est augmenté de 2; si elles ne sont pas égales, le compteur de programme est chargé avec le contenu de la zone N. Sur le mode II, si les données sont égales, le compteur d'événements est augmenté de 2; si elles ne sont pas égales, le compteur d'événements est chargé avec le contenu de la zone N. TABLEAU III 0 5 6 15 16 21 22 31 15 DICJ M X T2 N 20 25 30 (M) + (CRB), 1«^(DIR) DONNEES CRU. (T2) = (CDR) MODE I (PC) MODE II (EC) + 2 + 2 -(PC) -(EC) ^(CAR) -►(CDR) (T2) l (CDR) MODE I (N)—►(PC) MODE II (N)—►(EC) SETF - (afficher signal de software) : Le contenu de la zone N est additionné algébriquement au contenu du registre SFB pour obtenir l'adresse effective du mot de mémoire contenant le chiffre binaire à modifier. Le contenu de la zone T1 est rangé dans le mot de mémoire à la position de chiffre spécifiée par le contenu de la zone B, B = 0000 indiquant la position de chiffre "0". Une progression de 2 se produit, soit dans le compteur de programme, soit dans le compteur d'événements, selon le mode. TABLEAU IV 35 (A) 40 0 5 15 16 17 20 22 31 SET F T1 B Xi N (T1 )_^. ((N) + (SFB) MODE I (PC) + 2_». MODE II (EC) + 2 —► ^ (B) -(PC) -(EC) 70 26787 12 2065671 (A)= SET F (afficher signal de software) TSFF - (faire le test du drapeau de software) : Le contenu de la zone M est additionné algébriquement à celui du registre SFB pour obtenir l'adresse effective du mot de mémoire 5 contenant le chiffre dont il y a lieu de faire le test. Le contenu de la zone T2 est comparé avec le contenu du mot de mémoire, à la position de chiffre spécifiée par le contenu de la zone B, B = 0000 indiquant la position de chiffre "0". Sur le mode I, si les contenus sont égaux, le compteur de programme est augmenté de 2; 10 s'ils ne sont pas égaux le compteur de programme est augmenté de 4, Sur le mode II, si les contenus sont égaux, le compteur d'événements est augmenté de 2; s'ils ne sont pas égaux, le compteur de programme est augmenté de 2 et le fonctionnement est commuté sur le mode I. 15 TABLEAU V 0 5 6 15 16 17 20 21 22 31 TSFF J M X B |T2 20 ((M) + (SFB)) = (T2) ((M) + (SFB)) ^ (T2) MODE I (PC) + 2—►(PC) MODE I (PC) + .4 —►(PC) MODE II (EC) + 2—►(EC) MODE II (PC) + 2 —►(PC) 1 —►(MODE) 25 TDIN - (faire le test de l'entrée numérique) : Le contenu de la zone M est additionné algébriquement au contenu du registre CRB pour obtenir l'adresse effective du registre de communication. Un transfert d'information numérique d'entrée est déclenché (DONNEES CRU-^(CDR)) et le contenu du registre CDR est 30 comparé avec celui de la zone T2. Sur le mode I, si les données sont égales, le compteur de programme est augmenté de 2; si elles ne sont pas égales, il est augmenté de 4. Sur le mode II, si les données sont égales, le compteur d'événements est augmenté de 2; si elles ne sont pas égales,le compteur de programme est augmenté 35 de 2 et le fonctionnement est commuté sur le mode I. 70 26787 " 2065671 TABLEAU VI 10 15 10 25 0 5 6 15 16 21 31 TDIN M X r 2 (M) + (CRB)_^(CAR) 1 —►(DIR) DONNEES CRU—►(CDR) (T2) = (CDR) MODE I (PC) + 2 —►(PC) MODE II (EC) + 2—►(EC) (T2) £ (CDR) MODE I (PC) + 4—►(PC) MODE II (PC) + 2—►(PC) 1 —►(mode) SFCJ - (comparaison signal de software/saut conditionnel) : Le contenu de la zone M est additionné algébriquement au contenu du registre SFB pour obtenir l'adresse effective du mot de mémoire contenant le chiffre à comparer. Le contenu de la zone T2 est comparé avec le contenu du mot de mémoire, à la position de chiffre spécifiée par le contenu de la zone B, B = 0000 indiquant la position de chiffre "O". Sur le mode I, si les contenus sont écaux, le comDteur de croaramme est aucrmenté de s'ils ne sont Das éaaux, le comuteur de procramme est charap avec le contenu de la zone N. Sur le mode II, si les contenus sont éciaux, le comDteur d'événements est augmenté de 2; s'ils ne sont pas égaux, le compteur d'événements est chargé avec le contenu de la zone N. TABLEAU VII 30 35 0 5 6 15 16 17 20 21 22 31 SFCJ M 1 IX B T2 i N ! (T2) = ((M) + (SFB)) MODE I (PC)+ 2 —.►(£' MODE II (EC)+ 2—►(EC) £?i (T2) £ ((M) + (SFB)} MODE I (N)—►(PC) MODE II (N)—►(EC) (B) Le jeu d'instructions de chiffres multiples est décrit 40 de façon détaillée ci-après et est résumé dans les tableaux VIII à . « BAD ORIGINAL 70 26787 14 2065671 xiv. AOUT - (sortie analogique) Un certain nombre de chiffres spécifié par la zone G (G = 00001 indiquant un seul chiffre) sont transférés séquentiellement à l'unité CRU jusqu'à concurrence d'un maximum de seize chiffres. La donnée à transférer est située à l'adresse de la mémoire à tores de ferrite spécifiée par la somme algébrique de / la zone N et du registre MDB. La position de chiffre 15 est transférée à l'unité CRU à l'adresse (m) + (CRB). La position de chiffre 16 - (G) est transférée à l'adresse d'unité CRU (M) + (CRB) + 1 - (G). Si G = 00000, les dix chiffres binaires de la zone N sont traités comme une donnée immédiate et sont transférés séquentiellement, depuis le chiffre 31 qui est transféré à l'adresse d'unité CRU, (m) + (CRB), jusqu'au chiffre 22 qui est transféré- à l'adresse d'unité CRU, (M) + (CRB) - S. Une progression de 2 se produit, soit dans le compteur de programme, soit dans le compteur d'événements, selon le mode. TABLEAU VIII 25 30 35 40 i (B) > 0 5 6 15 16 20 21 22 31 AOUT M G X N g = 0 10—# 10 (n)—i G ^ 0 -(SC) (N) + (MDB)_^ ► (SR) (G)—►(SC) DONNEES DE MEMORY—►(SR) (M) + (CRB)_^(CAR) (DIR) )—►(CDR) (JMA) O — (SR LSB (SC) - 1 —►(se) Right Shift—►(SR) (CAR - 1 )—► (CAR)J MODE I (PC) + 2 ►(PC) MODE II (EC) + 2«^(EC) This procèss is continued until (SC) = 0 70 26787 15 2065671 10 15 (B) = Décalage à droite, (C) = Ce processus se poursuit jusqu'à ce que (SC) = 0 INPF -(introduction d'un nombre fixe de chiffres) Un certain nombre de chiffres spécifié par la zone G (G = 00001, indiquant un unique chiffre) sont transférés séquentiellement à partir de l'unité cru. L'information provenant de l'adresse d'unité cru effective spécifiée par la somme algébrique du contenu de la zone m et de celui du registre crb doit être transférée au mot de la mémoire à tores de ferrite adressée par la somme algébrique de la zone N et du registre mdb. L'information provenant de l'adresse d'unité cru, (m) + (crb) + 1 - (G) doit être transférée à la position de chiffre 16 - (G). Une progression de 2 se produit, soit dans le compteur de programme, soit dans le compteur d'événementsr selon le mode. TABLEAU IX 20 25 30 35 5 6 15 16 20 21 22 31 INPF M g N (M) + (CRB)_ 1 —► (DIR) (G (17-20))—►SC CRU DATA _^(CDR) (CDR)—►(SR ) MSB (SC) - 1 —►(se) (CAR) - l-^(CAR) 0 (CAR) -(SR }** MSB (SC) - 1 —►(SC)-(N) + (MDB)—►(JMA) (SR)—►(JMD) MODE I (PC) + 2_^(PC) MODE II (EC) + 2_^(EC) This process is continued until (SC) — O This process is continued until (SC) = (G (17-20)) 40 70 26787 16 2065671 (A) = Ce processus se poursuit jusqu'à ce que (SC) = O (b) = Ce processus se poursuit jusqu'à ce que (sc) = (g (17-20)) LOAD - (charger registre) MODE I :• 5 Si P = O, le contenu de l'emplacement de mémoire N est chargé dans le registre spécifié par Dr Si P = 1, le contenu de l'emplacement de mémoire N est chargé dans le registre de protection de mémoire (MPR). MODE II : 10 Le contenu de l'emplacement de mémoire (n) + (MDB) est chargé dans le registre spécifié par R™. Dr Sur ce mode, seuls les dix chiffres de plus petit poids de N sont utilisés. Une progression de 2 se produit dans le compteur de 15 programme ou dans le compteur d'événements, selon le mode. TABLEAU X 25 30 Le contenu du registre R^p est emmagasiné dans l'emplacement de mémoire n. 35 MODE II : Le contenu de registre Rgp est emmagasiné dans l'emplacement de mémoire spécifié par (N) + (MDB). Dans ce mode, seuls les dix chiffres binaires de plus petit poids de n sont utilisés. 40 TABLEAU XI O 5 6 7 12 13 15 16 31 LOAD p rbp N MODE I (P) = O (P) = 1 ((n))—►((RBp>) ((n))—►(MPR) (PC) + 2—►(PC) (PC) + 2—►(PC) MODE II (.(n) + (MDB))—►((Rgp)) (EC) + 2_►(EC} STOR -(emmagasiner registre) MODE I : 70 26787 17 2065671 10 15 20 25 35 0 5 6 12 13 15 16 31 stor X rbf n MODE I ((RBP)) —►( (N) ) (PC) + 2 -(PC) MODE II (dv»- (EC) + 2, •((N) + (MDB)) .(EC) CHNG - (changer emplacement de mémoire) L'emplacement de mémoire spécifié par la somme algébrique de la zone M et du registre MDB est chargé avec le contenu de l'emplacement de mémoire spécifié par la somme algébrique de la zone N et du registre MDB. Si (T1 ) = 1, les dix chiffres de la zone N sont traités comme une information immédiate, la zone S étant déplaçée vers la gauche pour former un mot d'information de seize chiffres affecté d'un signe. Sur le mode I, le compteur de programme est augmenté de 2. Sur le mode II, et pour (j) = O, le compteur d'événements est augmenté de 2; si (j) = 1, le compteur de programme et le compteur d'événements sont augmentés de 2 et le fonctionnement est commuté sur le mode I. TABLEAU XII 30 40 0 5 15 16 17 18 21 22 31 chng M t1 j D> J t1 = o t1 = 1 ((n) + (MDB))—♦►((M) + (mdb)) (n) -((M) + (MDB)) (signed) (J) = = 0 (j) = 1 mode i (pc) + 2—► (pc) mode i (pc) + 2 —♦►(pc) mode ii (ec) + 2 —► (ec) mode ii (pc) + 2 —►(pc) (ec) + 2 —►(ec) 1 —►(mode) 70 26787 18 2065671 (a) - Affecté d'un signe. COHP - (comparer données) Le contenu de l'emplacement de mémoire spécifié par la somme algébrique de la zone M et du registre MDB est retranché 5 du contenu de l'emplacement de mémoire spécifié par la somme algébrique de la zone N et du registre MDB. Si la différence est nulle, une progression de. 6 se produit, soit dans le compteur de programme, soit dans le compteur d'événements selon le mode. Si la différence est positive et non nulle, une pro-10 gression de 2 se produit, soit dans le compteur de programme, soit dans le compteur d'événements; si la différence est négative, cette progression est de 4. ' Si (T1) = 1, les dix chiffres de la zone N sont traités comme une information immédiate, la zone S étant déplaçée vers la 15 gauche pour former un mot d'information de seize chiffres affecté d'un signe, - TABLEAU XIII 25 (a) > 30 35 (A) = Données mémoire ^iSK) TWTL - (test entré deux limites) L'adresse effective spécifiée par la somme algébrique des contenus de la zone M et du registre MDB peut être obtenue 0 5 6 15 16 1 7 21 22 31 comp m n. X |sl n (t1) = 0 (t1) = = 1 memory data ' ^fsr") (n) _»isr) fMV 4- (Mir>Pt) TMAÏ (m) + (mdbV -»jjma) (sr) - memdata =- ( + ) (sr) - memdata = ("> mode i (pn) + p. modr i (pc) + 4 —(pc) mode ii frcnï 4- p t(v.cA Mnr>R ii (ec) + 4—(ec) (sr) - memdata = 0 mode i (pc) + 6 »j(pc) mode tt (ec^ + 6 ^frcï - 70 26787 19 2065671 10 15 25 30 même en négligeant les chiffres de plus petit poids. Les deux mots de seize chiffres situés aux emplacements pairs et impairs indiquent les limites de test inférieure et supérieure, respectivement. La donnée à soumettre à un test est un mot de mémoire de seize chiffres situé à l'adresse effective spécifiée par l'adresse algébrique des contenus de la zone N et du registre MDB. Une progression se produit, soit dans le compteur de programme, soit dans le compteur d'événements, selon le mode. Si la donnée algébrique est égale aux limites ou comprise entre celles-ci, le compteur approprié est augmenté de 6, Si la donnée est moins positive que la limite inférieure, le compteur approprié est augmenté de 4. Si la donnée est plus positive que la limite supérieure, le compteur approprié est augmenté de 2. TABLEAU XIV 20 (a) > (B) > (C)> (D)> (F)> 5 6 15 16 21 22 31 TWTL M N (N) + (MDB. -►(jMA) MEMORY DATA ►(WORKING REGISTER) (M) + (MDB) ►(JMA) ( VALUE )■ ^ LSH OF MEMORY DATA (VALUE), ^ MSH OF MEMORY DATA VALUE UPPER LIMIT MODE I (PC) + ►(PC) MODE I (PC) + 2 — (PC) MODE II (EC) + 4 (EC) MODE II (EC)+2 — (EC) LL MODE II(EC) + 6 ►(EC) 35 (A) = DONNEE DE MEMOIRE ►(REGISTRE ACTIF) (B) = (VALEUR)^ MOITIE DE PLUS PETIT POIDS DE LA DONNEE DE MEMOIRE. (C) = (VALEUR)MOITIE DE PLUS GRAND POIDS DE LA DONNEE DE MEMOIRE. 40 (D) = VALEUR ^ LIMITE INFERIEURE, 70 26787 20 2065671 (E) = VALEUR (F) = LIMITE INFERIEURE VALEUR 4. LIMITE SUPERIEURE. Les instructions de commande de séquence seront détaillées dans la description ci-après et dans les tableaux XV-XVII. 5 CHMD - (changer mode) Le contenu de la zone N est chargé dans le compteur de programme lorsqu'on est sur le mode II. Le mode de fonctionnement est Changé c'est-à-dire qu'on passe sur le mode opposé. TABLEAU XV 10 0 5 6 '15 16 31 chmd. N mode I mode II 0 —► (mode) (N) —► (pc) 1 —► (mode) WAIT - (attendre N0-0P) 20 Si (n) = 0, cette instruction se comporte comme une instruction N0-0P (pas d'opération). Si (T1) = 1, l'exécution de l'instruction de répète jusqu'à ce que le commutateur de reprise soit enfoncé. Lorsque le commutateur de reprise est enfoncé, une progression de 2 se produit 25 dans le compteur de programme ou dans le compteur d'événements, selon le mode. TABLEAU XVI 30 35 40 0 5 6 1 5 16 17 20 21 31 WAIT T1 B O (T1) = 0 + RESUME = 1 (T1 ) =1 RESUME = 0 MODE I (PC) + 2 (PC) MODE I (PC) + 0—»- (PC) MODE II (EC) + 2 _►(EC) MODE II (EC) + 0 —► (EÇ) (A) = REPRISE JUMP - (saut) - (branchement inconditionnel) MODE I : Les chiffres 16 à 31 du mot d'instruction sont chargés 70 26787 21 2065671 dans le compteur de programme. MODE II : Si (T1) = 1 , le contenu de la zone N est chargé dans le compteur d'événements. Si (T1 ) =0, le contenu de l'emplacement de mémoire spécifié par (n) + (MDB) est chargé dans le compteur d'événements. TABLEAU XVII 0 5 6 15 16 17 21 22 31' JUMP T1 XJ » I MODE I MODE II (N) — (PC) T1 = (N) = 1 (EC) T1 = 0 ((N)+(KDB))—►(EC^ Certaines des relations entre la mémoire centrale et les registres identifiés et décrits ci-dessus sont représentées sur la Fig. 2, de manière à donner d'autres détails quant à l'exé-20 cution et à l'utilisation de l'adressage de chiffres binaires élémentaires et multiples. Sur le mode I, la mémoire 11 est utilisée d'une manière classique. Par exemple, en réponse au fonctionnement du compteur de programme 70, une instruction 71 est extraite et placée dans le 25 reoistre d'instruction 72 qui fait partie de l'unité arithmétique et de commande 10. L'instruction extraite et placée dans le registre 72, comme indiqué par le parcours 73» dirige une opération, par l'intermédiaire de son code OP par exemple ADD (additionner)) et au 30 moyen d'un code d'adresse, elle identifie un mot d*information 74 à une adresse de mémoire. Le mot d'information 74 est alors extrait et placé dans un accumulateur 72, par l'intermédiaire du parcours 76, pour exécuter l'opération ADD (d'addition). Sur le mode II, un compteur d'événements 77 est prévu; 35 il fait partie de l'unité arithmétique et de commande 20 de la Fig. 1. En outre, un registre de base de procédures-macnine 76 est prévu. En réDonse à chaque incrément du compteur d'événements (EC) 77, le contenu du registre MPB 76 est aiouté âu contenu du compteur EC 77 pour déterminer l'emplacement dans la mémoire 11 de 40 1'instruction 78 à extraire. L1 instruction 78 est alors extraite pin oWGlNAL 70 26787 22 2065671 10 15 20 25 30 40 de la mémoire et placée dans le registre d*instruction 72 comme indiqué par le parcours 73. On remarquera que le fonctionnement suivant le mode II diffère du fonctionnement suivant le mode I en ce qu'il n'utilise qu'un adressage de base relatif seulement, a cet effet, un registre d'adresse de communication (car) 79 est prévu pour engendrer une adresse au niveau des chiffres binaires dans l'unité cru 27. En outre,un registre de base de signal de software (SFB) 80 et un registre de base d'information machine (MDB) 81 sont-prévus pour adresser la mémoire 11 aux niveaux des chiffres et des mots, respectivement . Pour adresser l'unité CRU 27, une partie du contenu du registre d'instruction (IR) 72 est ajoutée au contenu du registre CAR 79 pour spécifier un unique chiffre de l'unité CRU 27, comme décrit plus loin de façon plus détaillée à propos des Fig. 3 à 5. Si l'on utilise le registre MDB 81 , on adresse la mémoire 11 sur une base de mot en ajoutant une partie du contenu du registre IR 72 au contenu du registre MDB 81 pour spécifier le mot 83, comme indiqué par le parcours 84. Si l'on utilise le registre SFB 80, la mémoire est adressée au niveau des chiffres binaires en ajoutant une partie du contenu du registre ir 72 au contenu du registre SFB 80 pour spécifier le chiffre 85, comme indiqué par le parcours 86. On voit donc qu'un aspect important de l'invention vise les dispositions prévues pour adresser l'unité cru 27 au niveau des chiffres binaires et pour adresser également la mémoire 11 au niveau des chiffres binaires. Comme on peut le voir d'après les instructions (tableau XV), un passage du mode I au mode II s'effectue au moyen de l'instruction "changer mode". Le passage du mode II au mode I peut se produire : a. lors du test d'un chiffre de la mémoire 11 b. lors du test d'un chiffre de l'unité CRU 27 c. en réponse à l'instruction "changer mode" (tableau XV) d. en réponse à l'instruction "changer emplacement de mémoire" (tableau XII). Il est prévu une mémoire permanente (ROM) 90. Dans un mode de réalisation préféré de l'invention, la mémoire 90 comprend 256 mots de 70 chiffres binaires. La mémoire 90 comporte un BAD ORIGINAL 70 26787 23 2065671 compteur de programme 91 pour assurer une micro-commande des instructions exécutées par le système, comme le comprendront aisément les spécialistes. Avec la relation générale entre les registres représen-5 tée sur la Fig. 2 et avec les indications données dans les tableaux I à XVII, les opérations impliquant un adressage de l'unité CRU 27 au niveau des chiffres binaires seront aisément comprises en se référant à la Fig. 3. Sur la Fig. 3, on a représenté un adressage à chiffre 10 unique dans l'unité CRU 27. L'adressage à chiffre unique et à chiffres multiples sera désigné collectivement comme une opération effectuée en réponse à une instruction de traitement de. chiffres binaires telle que celles qui sont indiquées dans les tableaux I à VII et VIII à XII. Dans l'exemple de la Fig. S, 1'instruction 15 qui a un format tel que celui qui est indiqué sur le tableau VIII avec dix chiffres dans la zone M est additionnée algébriquement au contenu du registre CAR 79 au moyen d'un additionneur 90, le contenu du registre CAR 79 désignant la première adresse du fichier de registres de communication 27. Le registre CAR 79 est un régis- 1 fi 20 tre à seize chiffres, ce qui permet d'adresser 2 chiffres dans le registre de communication 27. Dans un mode de réalisation de l'invention particulier, trente-deux registres de seize chiffres chacun sont utilisés pour commander un module d'exécution, de processus de fabrication.. La sortie de l'additionneur 90 désigne un 25 chiffre binaire spécifique de l'unité CRU 27. Dans l'exemple représenté, le chiffre adresse la sortie décodée de l'additionneur 90 et est le second chiffre du quatrième quart du registre 4. Le système engendre une adresse de chiffre directe. En adressant un chiffre particulier, on autorise l'acti-30 vation de ce chiffre en réponse à un sicmal d'information apparaissant sur un conducteur d'information se terminant ou commençant à l'unité CRU 27 pour l'entrée ou la sortie de données ou pour des fonctions de commande. D'autres détails de la structure de ces registres sont représentés sur la Fig. 4. 35 Sur la Fig. 4, on a représenté la structure d'un regis tre de communication particulier (CR 4 de la Fig. 3) à titre d'exemple destiné à représenter tous les autres registres. L'unité représentée sur la Fig. 4 a été formée sur un unique panneau de circuit et est du type à circuit intégré. 40 Les conducteurs de sortie 0 à 15 partent du registre CR 70 26787 24 2065671 4 et mènent à des fiches convenablement accessibles (non représentées) auxquelles peuvent être reliés des conducteurs de commandé connectés. à des dispositifs.d'entrée/sortie en vue d'une commande d'entrée/sortie par changement d'état à chiffre binaire 5 unique. Les conducteurs de sortie O à 3 partent du second quart; les conducteurs 8 à 11, du troisième quart; et les conducteurs 12 à 15» du quatrième quart. Dans le cadre.de l'exemple représenté sur la Fig. 2, l'adressage est tel que le conducteur 13 peut être excité pour y établir un,état de-tension en vue de la comman-10 de d'une machine de fabrication connectée à ce conducteur, par exemple, pour mettre en marche ou arrêter un moteur. Un signal d'échantillonnage périodique ou de rythme est appliqué en tant que signal d'entrée, par l'intermédiaire du conducteur 50, aux seize éléments de sortie bistables du registre 15 CE 4. Les quatre basculeurs de sortie 100, 101 , 102 et 103, qui constituent le quatrième quart du registre CE 4 sont représentés. Le conducteur 13 est excité par le basculeur 101 , par l'intermédiaire du transistor 105. Ce basculeur est un basculeur du type D caractérisé par la table de vérité suivante.. 20 TABLEAU XVIII t t + 1 / (A) E> INPUT Q Q 0 0 0 0 10 25 10 1 1 1 1 (A) = ENTREE où t est l'état actuel du basculeur; t + 1 , l'état du basculeur lors de l'impulsion de rythme 30 suivante; - 1 l'état d'entrée, et Q l'état de sortie Tous les circuits logiques du fichier de registres de communication sont identiques, de sorte que seul le circuit asso-35 cié au basculeur 101 alimentant le conducteur de sortie 13 sera décrit de façon détaillée. Un signal d'information ou de valeur (valeur) est appliqué au système, par l'intermédiaire du conducteur 110. Une unité 111 est prévue dans le canal 110 pour améliorer les possibilités de commande de la valeur de l'information du 40 conducteur 110. Le signal de commande présent sur le conducteur 70 26787 25 2065671 112 est, en conséquence, appliqué à l'une des entrées d'une porte ET 113 qui coopère avec une porte NON-ET 114 et une seconde porte ET 115 pour assurer la commande du basculeur 101 . Le mot est adressé par un conducteur sélecteur de mot 5 120 correspondant au conducteur 120 de la Fie. 3 et le chiffre binaire est adressé, par 1'intermédiaire d'un conducteur 121, également indiqué sur la Fig. 3. Les conducteurs 120 et 121 sont connectés à une porte NON-ET 122, dont la sortie est appliquée aux deux entrées d'une porte NON-ET 123, la sortie de celle-ci 10 étant à son tour appliquée à une porte ET 115. La sortie de la porte NON-ET 122 est également connectée à l'une des entrées de la porte NON-ET 124, dont la sortie est connectée à un conducteur de sortie 125. Le conducteur 125 est utilisé pour l'entrée de données dans l'ordinateur et il aboutit à un canal d'entrée d'information .j ^ d'ordinateur. Au contraire, le conducteur 13, qui part de l'amplificateur intermédiaire 105r est utilisé pour la sortie de données de l'ordinateur vers un dispositif extérieur. La seconde entrée de la porte NON-ET 124 est également alimentée par la sortie de la porte NON-ET 122, de même que l'une 20 des entrées de la porte ET 113. La seconde entrée de la porte ET 115 est alimentée par l'une des sorties du basculeur 101. La seconde sortie du basculeur 101 est connectée à la base du transistor 105, par l'intermédiaire du conducteur 126. La sortie de la porte NON-ET 114 est connectée au basculeur 101. Un conducteur d'échantillonnage périodique ou de rythme 130 est connecté, Dar l'intermédiaire de l'unité 131 au conducteur 132 qui est lui-même connecté à l'entrée d'échantillonnage périodique de chacun des basculeurs 100 à ainsi que des basculeurs des trois autres sections du registre CR 4. 2Q En conséquence, pour exciter le conducteur 13, la coïncidence d'états de tension (ou plus précisément, de leurs négations) sur les conducteurs 120 et 121, change, par l'intermédiaire de la logique qui vient d'être décrite, l'état du basculeur 101 . Pour introduire des données dans l'ordinateur par l'intermédiaire du registre CR 4, le conducteur 140 est excité à la manière d'un conducteur d'entrée d'information simultanément à l'excitation des conducteurs 120 et 121, de sorte qu'un signal apparaît sur le conducteur de sortie 125. Le conducteur 140 est 4Q branché dans le système par l'intermédiaire d'un transistor inter 70 26787 26 2065671 médiaire à charge d'émetteur 142. Pour commander un dispositif extérieur à la machine, le chiffre est complètement spécifié par l'état existant au point 128. Ce résultat est ensuite combiné avec la valeur et une impulsion de rythme pour mettre le chiffre dans 5 l'état indiqué parla tension régnant sur le conducteur de valeur 110. La valeur d'un basculeur quelconque non altérée par une entrée logique est réinjectée pour commander la porte ET 115, par exemple. Seul le quatrième quart du registre CR 4 a été repré-■\0 senté en détails. Dans le registre CR 4, il existe seize conducteurs sélecteurs d'entrée de chiffres binaires et un conducteur sélecteur de mot. Il est également prévu un unique conducteur d'entrée de valeur 110 pour les données débitées par l'ordinateur. Il est prévu seize conducteurs d'entrée de valeur tels que le 15 conducteur 140 pour les données provenant d'un dispositif extérieur à l'ordinateur. Dans un système du type représenté sur la Fig. 4, un chiffre binaire élémentaire quelconque peut être activé en vue de son transfert à destination ou en provenance de l'ordinateur. En outre, comme indiqué dans les tableaux ci-dessus, un 20 nombre quelconque de chiffres binaires contigus peuvent être sélectivement activés par une excitation séquentielle des conducteurs d'entrée de chiffres tels que le conducteur 121. 70 26787 27 2065671 REVENDICATIONS 1. - Ordinateur comportant une unité centrale de traitement, une unité de mémoire, une unité de commande, un compteur de programme permettant d'accéder à la mémoire pour y prélever des 5 instructions, des moyens de traitement de chiffres binaires en vue de la commande, par l'intermédiaire de canaux d'entrée/sortie, de processus de machine, ledit ordinateur étant caractérisé en ce qu'il comprend en outre un fichier de registres de communication comportant des éléments de sortie bistables multiples, un compteur 10 d'événements et un registre de base de procédures machine, des moyens pour combiner le contenu du registre de base de procédures machine avec celui du compteur d'événements pour extraire une instruction de traitement de chiffres binaires de la mémoire, un . registre d'adresse de communication pour emmagasiner l'adresse de 15 base dudit registre de communication, des moyens pour ajouter la partie adresse de ladite instruction au contenu dudit registre d'adresse de communication, des moyens pour décoder la sortie de cet additionneur pour spécifier les emplacements de mot et de chiffre binaire du fichier de registres de communication, un re-20 aistre de base de signal de software, des moyens pour additionner la partie adresse de ladite instruction au contenu dudit registre de base de signal de software, des moyens pour décoder la sortie dudit additionneur de manière à spécifier un emplacement de mot et de chiffre binaire dans ladite mémoire et des moyens de comman-25 de pour permettre sélectivement l'adressage de chiffres binaires de l'une des unités du registre de communication et de la mémoire. 2. - Ordinateur suivant la revendication 1, caractérisé en ce que des moyens de commande supplémentaires font passer les opérations d'extraction d'instruction d'un mode dans lequel 30 elles sont commandées par le compteur d'événements à un autre mode dans lequel elles sont commandées par le compteur de programme. 3. - Calculateur de traitement de chiffres binaires pour la commande de processus extérieurs, caractérisé en ce qu'il 35 comprend une mémoire centrale, un fichier de registres de communication comprenant des éléments de sortie bistables multiples, un compteur d'événements et un registre de base de procédures machine, des moyens pour combiner le contenu du registre de base de procédures machine avec celui du compteur d'événements pour extraire 40 une instruction de traitement de chiffres binaires de la mémoire, 70 26787 28 .2065671 des premier et second registres d'emmagasinage d'adresses de base dans le registre de communication et à un emplacement de chiffre choisi dans la mémoire, respectivement, des moyens pour additionner sélectivement la partie adresse de ladite instruction au conte-5 nu de l'un desdits registres et pour décoder le résultat de manière à spécifier des emplacements de chiffre binaire dans ledit fichier de registres de communication et dans ladite mémoire et un conducteur d'information destiné à être connecté au chiffre binaire adressé. 10 4. - Calculateur suivant, la revendication 3f caracté risé en ce qu'il est prévu une mémoire permanente pour la commande d'un micro-traitement. 5. - Calculateur suivant la revendication 3, caractérisé en ce que des moyens de décodage sensibles à des adresses 15 combinées avec les contenus des premier et second registres désignent, respectivement, des emplacements de chiffre et des emplacements de mot dans ledit registre de communication et dans ladite mémoire. 6. — Ordinateur comportant une unité centrale de trai-20 tement, une unité de mémoire, une unité de commande, des moyens de traitement de chiffres binaires destinés à commander, par l'intermédiaire de canaux d'entrée/sortie, des processus de machine, ledit ordinateur étant caractérisé en ce qu'il comprend en outre un fichier de registres de communication comportant des éléments 25 de sortie bistables multiples comprenant chacun un conducteur d'entrée d'information, un conducteur d'entrée de conditionnement, un conducteur d'entrée d'échantillonnage périodique et un conducteur de sortie sur lequel apparaît un niveau de tension représentatif de l'état de chacun desdits éléments, des moyens pour établir une 30 connexion entre le conducteur de sortie d'au moins l'un desdits éléments et l'une desdites machines, pour exciter celle-ci lorsque ledit élément est dans un premier état et pour la désexciter lorsqu'il est dans un second état, un registre de base, des moyens comprenant un compteur d'événements pour extraire de la mémoire 35 une adresse indirecte de l'un desdits éléments et un chiffre binaire d'information, des moyens pour additionner ladite adresse indirecte au contenu dudit registre de base pour produire des ensembles d'états de tension de conditionnement représentatifs de l'emplacement dudit élément dans ledit registre de communication, 40 des moyens logiques comportant des conducteurs interconnectant les 70 26787 29 2065671 conducteurs d'entrée de conditionnement du fichier de registres de communication et des canaux de sortie partant des moyens additionneurs pour permettre l'activation dudit élément dans le fichier de registres de communication en fonction des états de tension de 5 conditionnement précités et des moyens pour activer ledit élément en fonction dudit chiffre binaire d'information. 7. - Ordinateur suivant la revendication 6. caractérisé en ce mie des moyens de commande supplémentaires sensibles à l'un des facteurs comprenant l'état d'un chiffre binaire de mémoire, 10 l'état d'un chiffre binaire du registre de communication et une instruction provenant de la mémoire, décalent le fonctionnement entre l'unité de commande et le compteur d'événements. 8. - Procédé de commande par un ordinateur de processus extérieurs à celui-ci à l'aide d'une instruction mise en mé- 15 moire et par l'intermédiaire d'une unité de registre de communication, caractérisé en ce qu'il consiste à établir des premier et second modes de fonctionnement de l'ordinateur, à effectuer la mise en vigueur dudit second mode par une instruction et, en réponse à l'un des facteurs comprenant une instruction, l'état d'un 20 chiffre binaire de la mémoire et l'état d'un mot de la mémoire, ainsi que l'état d'un chiffre binaire de l'unité du registre de communication, à passer du second mode au premier. 9. - Procédé de commande par un ordinateur de processus extérieurs à celui-ci par l'utilisation d'au moins un chiffre 25 binaire de mémoire adressable séparément et d'une unité de registre de communication adressable au niveau des chiffres binaires, caractérisé en ce qu'il consiste à emmagasiner dans la mémoire des instructions comprenant des adresses indirectes de l'emplacement dudit chiffre binaire dans la mémoire et de chiffres binaires 30 choisis du registre de communication, à extraire l'une des instructions de la mémoire en réponse à un compteur d'événements, à combiner sélectivement des instructions extraites avec l'une des adresses de base mémorisées dudit chiffre binaire de mémoire et dudit chiffre binaire de registre de communication et à établir un 35 parcours de données entre l'ordinateur et le processus extérieur à commander en réponse à l'adressage d'un chiffre binaire du registre de communication.