FR 2098286 A1 19720310 FR 7125323 A 19710709 71 25323 1 2098286 La présente invention se rapporte à un équipement à signaux digitaux, et plus particulièrement elle concerne un tel équipement du type dans lequel un compteur se comporte comme une source d'impulsions de rythme utilisée pour réaliser correctement la mani-5 pulation chronométrée de signaux dans un courant de signaux de bits en fonction de leur position dans ce courant. Des exemples de tels équipements comprennent les équipements télégraphiques de correction d'erreur tels que ceux décrits dans le brevet anglais n° I.OO8.936. La présente invention cherche à prévoir un équipement à 10 signaux digitaux perfectionné du type précédent. Comme cela est bien connu pour les équipements du type mentionné précédemment, pour qu'ils fonctionnent de manière satisfaisante, il est essentiel que le compteur soit correctement mis en phase par rapport aux signaux dans le courant de signaux. Dans les 15 équipements connus de ce type, il est habituel de prévoir des mcyens pour déterminer les instants où le compteur est déphasé et de suspendre le fonctionnement de l'équipement pendant qu'on recherche une phase correcte. On a trouvé que ceci menait à de sérieuses difficultés, en pratique, particulièrement avec les équipements em-20 ployés dans les systèmes unidirectionnels, c'est-à-dire dans les systèmes employant un seul chemin entre l'émetteur et le récepteur, puisque avec de tels systèmes un état en phase correcte n'est pas dérangé aussi rapidement qu'avec les systèmes antérieurs employant des chemins d'aller et de retour entre l'émetteur et le ré-25 cepteur. De plus, dans des conditions d'atténuation et/ou de bruit, une perte de phase apparente mais non réelle peut provoquer une perte de trafic due au fait que le fonctionnement de l'équipement est nécessairement suspendu pendant qu'une recherche de phasage correct est effectuée, l'équipement dans le procédé actuel s'entraî-30 nant lui-même en déphasage durant le processus de recherche avant d'être ramené dans une phase correcte. La perte de trafic due à la perte apparente mais non réelle de phase peut être supérieure à celle due à l'affaiblissement et/ou au bruit donnant naissance à la perte de phase réelle. 35 Selon la présente invention, un équipement à signaux di gitaux du type auquel on se réfère comprend des moyens indépendants du compteur pour contrôler de manière continue des courants de signaux de bits arrivant durant le fonctionnement et en réponse à la réception d'un nombre prédéterminé de combinaisons de signaux de 40 bits identifiables émis au commencement d'un courant de bits pour COPy 71 25323 2 2 0 S 8 2.8 6 réajuster ce compteur en une étape à un compte prédéterminé afin de réaliser le phasage correct du compteur par rapport aux signaux de bits dans le courant de bits. Normalement ce compte prédéterminé est la condition "tout 5 à zéro". De préférence, les combinaisons de signaux de bits identifiables sont toutes semblables et correspondent à un signal libre de trafic ayant le même nombre de bits qu'un caractère de message dans le courant de bits. 10 De préférence, les moyens pour réajuster le compteur comprennent un registre à mémoire ayant autant d'étages qu'il existe de bits dans les combinaisons de signaux de bits identifiables, des moyens pour appliquer bit par bit ce courant de bits au registre à mémoire, et un registre à décalage ayant autant d'étages que 15 le nombre prédéterminé de combinaisons de signaux de bits identifiables, des moyens pour détecter la présence d'une de ces combinaisons de signaux de bits identifiables dans ce registre à mémoire et, par suite d'une telle détection, amener le registre à décalage à se déplacer d'un étage, et des moyens pour appliquer un si-20 gnal de sortie dérivé du registre à décalage quand ce dernier atteint son compte complet sur le compteur mentionné en premier pour le réajuster. De préférence également, des moyens sont prévus pour amener le registre à décalage à reculer d'un étage toutes les fois 25 qu'un des signaux de bits identifiables suivant est supposé être présent dans ce registre à mémoire mais ne l'est pas. De préférence, ces moyens mentionnés en dernier comprennent un compteur diviseur ayant un facteur de division égal au nombre de bits dans un caractère, des moyens de porte contrôlés de fa-30 çon à ce qu'ils soient ouverts quand ce premier registre à décalage avance d'un étage et étant connectés pour appliquer des signaux de rythme à une fréquence de bit à ce compteur diviseur ; et des moyens de porte contrôlés de manière à ce qu'ils soient ouverts à des instants où les moyens de détection font défaut pour détec-35 ter la présence de l'une des combinaisons de signaux de bits identifiables dans ce registre à mémoire et ces moyens de porte mentionnés en dernier étant connectés pour appliquer des signaux à un taux de caractère à partir du compteur diviseur vers le registre à décalage de manière à contrôler le recul de ce dernier. 40 D'autres objets et avantages de la présente invention se 71 25323 3 2098286 ront plus apparents à la lecture de la description suivante en relation avec le dessin ci-joint qui représente un diagramme de blocs schématique d'un dispositif de manipulation de signaux digitaux conformément à la présente invention. 5 En se référant à ce dessin, à l'intérieur du bloc 1 en pointillés on représente, autant que cela est nécessaire pour la compréhension de la présente invention, un récepteur de signaux digitaux d'un type classique connu. Le récepteur 1 comprend un circuit de traitement principal 2 qui est conçu pour manipuler des 10 signaux digitaux qui lui sont transmis d'une manière correctement rythmée par rapport aux positions de signaux de bits individuels dans le courant de signaux digitaux. Des signaux de rythme sont fournis à la fois à une fréquence de bit et à une fréquence de caractère. Ces signaux de rythme sont dérivés d'un oscillateur d'hor-15 loge principal 5, dont la borne de sortie est reliée à un circuit de division convenable 6 dont les signaux de sortie sont à la fréquence de signal de bit. Le circuit de division 6 est commandé par un circuit de synchronisation 10 qui est commandé par des signaux de bits dérivés du conducteur 3 par l'intermédiaire du conducteur 20 11. La borne de sortie du circuit de division 6 est connectée par l'intermédiaire du conducteur 7 de manière à appliquer des signaux de rythme à fréquence de bit au circuit de traitement principal 2. La borne de sortie du circuit de division 6 est également connectée de manière à appliquer les signaux à fréquence de bit à un 25 compteur 8 diviseur par dix (on supposera que dans le cas présent, le nombre de signaux de bits dans un caractère est dix) à partir duquel les signaux de rythme à fréquence de caractère sont appliqués au circuit de traitement principal 2 par le conducteur 9.Afin que les signaux reçus soient correctement manipulés, il est néces-30 saire que le compteur 8 soit correctement synchronisé. Des moyens pour réaliser ceci, prévus conformément à la présente invention, sont représentés à l'intérieur du bloc en pointillés 12. Les signaux reçus sur le conducteur 3 sont appliqués au registre à mémoire 13 ayant autant d'étages qu'il y a de bits dans 35 un caractère (dans le cas présent dix). Le déplacement du registre 13 est commandé par des signaux à fréquence de bit qui lui sont appliqués depuis la borne de sortie du diviseur 6, sur le conducteur 24. Le caractère sortant du registre 13 est appliqué à un détecteur 14 qui fournit un signal de sortie au conducteur 15D toutes 40 les fois qu'un caractère de combinaison de s,ignaux de bits identi 71 25323 4 2098286 fiables prédéterminé apparaît dans le registre 13 et un signal au conducteur 15F toutes les autres fois. Pour plus de facilité, le caractère à combinaison de signaux de bits prédéterminé est le signal libre de trafic. 5 Le conducteur 15D est connecté par l'intermédiaire d'une porte 16 normalement ouverte (c'est-à-dire conductrice) pour déplacer un compteur 17 à deux étages que l'on peut supposer comme présentant initialement un compte binaire 00. Le compteur 17 est conçu de façon à compter en avant de 00 à 11, pas à pas, sous la 10 commande de signaux appliqués au conducteur 18 et en arrière, pas à pas, sous la commande de signaux appliqués au conducteur 19. Quand il est décalé par un signal appliqué depuis le conducteur 15D, par l'intermédiaire de la porte 16,* un signal est appliqué à un conducteur de sortie 20 qui est relié à la porte 16 pour la 15 fermer. Le conducteur 15D est également relié de manière à ouvrir, quand un signal libre est détecté par le détecteur 14, une porte 21 par laquelle des signaux à taux de caractère sont appliqués au conducteur 18 depuis un compteur diviseur par dix 22 qui dérive 20 ces signaux d'entrée à fréquence de bit par l'intermédiaire de la porte 23 depuis un conducteur 24. La porte 23 est reliée à un conducteur de sortie 20 de manière à être ouverte quand le compteur 17 est déplacé. Des signaux de sortie à taux de caractère dérivés du comp-25 teur 22 sont également appliqués par l'intermédiaire d'une porte 25, quand cette porte est ouverte, au conducteur 19 commandant le comptage en arrière du compteur 17. La porte 25 est reliée de manière à être ouverte par des signaux apparaissant sur le conducteur 15F, c'est-à-dire toutes les fois que le détecteur 44 fait défaut pour 30 la détection du signal libre de trafic dans le registre 15. Un conducteur de sortie 26, depuis le compteur 17,. est relié au compteur 8 pour réajuster ce dernier à la condition "tout à zéro" toutes les fois que le compteur 17 atteint un compte complet. Pendant le fonctionnement, les signaux digitaux reçus 35 sur le conducteur 3 sont appliqués bit par bit au registre 13 sous la commande des signaux de rythme à fréquence de bit sur le conducteur 24. Quand le premier de plusieurs caractères libres successifs apparaît dans le registre 13, le détecteur 14 fournit un signal sur le conducteur 15D qui passe la porte 16 et décale le comp-40 teur 17. Le signal sur le conducteur 15D ouvre également la porte 71 25323 5 2098286 21. Le compteur 17 fournit un signal de sortie sur le conducteur de sortie 20 qui ferme la porte 16 et ouvre la porte 23 pour appliquer des signaux de rythme à une fréquence de bit depuis le conducteur 24 au compteur diviseur par dix 22. Des signaux de sor-5 tie à taux de caractère provenant du compteur diviseur par dix 22 passent la porte 21 si cette porte est ouverte. La porte 21 est ouverte si, suivant le cas, au même moment où un signal à taux de caractère apparaît à la borne de sortie du compteur diviseur dix 22, le signal libre suivant est complètement présent dans le 10 registre 13. Si la porte 21 est ouverte à ce moment, le compteur 17 est avancé de une unité de compte. Si la porte 21 n'est pas ouverte, à cause du fait que le signal libre n'est pas détecté dans le registre 13, alors la porte 25 sera ouverte et le signal de sortie provenant du co-npteur diviseur par dix 22 amènera le comp-15 teur 17 à reculer de une unité de compte. Quand le compteur 17 atteint son compte complet (ce qui se produira si trois ôtés de trois, quatre Ôtés de cinq, ou cinq Ôtés de sept ou six ôtés de neuf, ou sept ôtés de onze, etc... caractères libres ont été correctement détectés dans le registre 13), 20 le compteur 8 est réajusté à la condition "tout à zéro" par un signal qui lui est appliqué depuis le compteur 17 sur le conducteur 26. La présente invention n'est pas limitée aux exemples de réalisation qui viennent d'être décrits, elle est au contraire 25 susceptible de variantes et de modifications qui apparaîtront à l'homme de l'art. 71 25323 6 2398286 REVENDICATIONS 1 - Equipement à signaux digitaux du genre dans lequel un compteur se comporte comme une source d'impulsions de rythme utilisée pour réaliser correctement la manipulation chronométrée 5 de signaux dans un courant de signaux de bits en fonction de leur position dans ce courant, caractérisé en ce qu'il comprend des moyens indépendants du compteur pour contrôler de manière continue l'arrivée des courants de signaux de bits durant des opérations et sensibles à la réception d'un nombre prédéterminé de combinaisons de 10 signaux de bits identifiables transmises au début d'un courant de bits pour réajuster le compteur en une étape à un compte prédéterminé afin de réaliser une mise en phase correcte de ce compteur par rapport aux signaux de bits dans le-courant de bits. 2 - Equipement selon la revendication 1, caractérisé en 15 ce que le compte prédéterminé est la condition "tout à zéro". 3 - Equipement selon l'une quelconque des revendications 1 ou 2, caractérisé en ce que les combinaisons de signaux de bits identifiables sont toutes semblables et correspondent à un signal libre de trafic ayant le même nombre de bits qu'un caractère de 20 message dans le courant de bits. 4- - Equipement selon l'une quelconque des revendications 1 ou 3, caractérisé en ce que les moyens pour réajuster le compteur comprennent un registre à mémoire ayant autant d'étages qu'il existe de bits dans l'une des combinaisons de signaux de bits iden-25 tifiables, des moyens pour appliquer, bit par bit, ce courant de bits au registre à mémoire, un registre à décalage ayant autant d'étages que ce nombre prédéterminé de combinaisons de signaux de bits identifiables, des moyens pour détecter la présence dé l'une de ces combinaisons de signaux de bits identifiables dans le regis-30 tre à mémoire, et par suite d'une telle détection, amener ce registre à décalage à avancer d'un étage, et des moyens pour appliquer un signal de sortie dérivé du registre à décalage quand ce dernier atteint son compte complet au compteur mentionné en premier pour le réajuster. 35 5 - Equipement selon la revendication 4, caractérisé en ce que des moyens sont prévus pour amener le registre à décalage à reculer d 'un étage toutes les fois que l'un des signaux de bits identifiables suivant est supposé être présent dans le registre à mémoire mais ne l'est pas. 6 - Equipement selon la revendication 5, caractérisé en 71 25323 2098286 ce que les moyens prévus pour amener le registre à décalage à reculer d'un étage comprennent, un compteur diviseur ayant un facteur de division égal au nombre de bits dans un caractère, des moyens de porte commandés pour être ouverts quand le premier registre à 5 décalage se déplace d'un étage et reliés de manière à appliquer des signaux de rythme à fréquence de bit au compteur diviseur ; et des moyens de porte commandés pour être ouverts au moment où les moyens de détection font défaut pour détecter la présence de l'une des combinaisons de signaux de bits identifiables dans le registre 10 à mémoire, ces derniers moyens de porte étant reliés de façon à appliquer des signaux à taux de caractère depuis le compteur diviseur jusqu'au registre à décalage pour commander le recul de celui-ci. »