FR 2099489 A1 19720317 FR 7123849 A 19710630 71 23849 1 2099489 La présente invention est relative à une combinaison de circuits utilisable comme cellule de mémoire bipolaire et, pouvant être fabriquée en réseau sous la forme d'un circuit intégré, et elle a plus particulièrement pour objet des perfectionnements 5 apportés aux cellules de ce type. Les réseaux de semi-conducteurs sont de plus en plus utilisés pour la réalisation de mémoires à grande vitesse d'accès. La vitesse attendue de telles mémoires est en général plus élevée que celle qui peut être atteinte dans les mémoires à noyaux 10 magnétiques. Les mémoires à semi-conducteurs présentent sur les mémoires à noyaux magnétiques l'avantage supplémentaire qu'une opération de lecture n'efface pas l'information stockée, tout en permettant l'accès direct à l'un quelconque des emplacements d'informations. De telles mémoires sont appelées "à adressage en 15 ordre aléatoire". Il est nécessaire de fournir aux mémoires à semi-conducteurs une certaine énergie d'entretien qui maintient inscrites les données fournies, et il a été essayé de nombreuses façons de réduire cette énergie d'entretien. Une dépense d'énergie d'en-20 tretien pendant que la mémoire est interrogée est naturellement acceptable, mais elle constitue une perte sèche, à tout autre moment. Il est donc très désirable de réduire à un minimum cette énergie d'entretien. Un autre avantage que l'on désire retirer de l'emploi d'u-25 ne mémoire à semi-conducteurs consiste en ce qu'une opération d'interrogation ne modifie pas l'information stockée dans la cellule interrogée . D'autre part, lorsque l'on désire accéder à une cellule de la mémoire pour changer l'information qu'elle retient, cette opération doit non seulement être possible, mais 50 encore pouvoir se faire simplement. Enfin, du fait que l'avantage essentiel de telles mémoires en ce qui concerne leur possibilité de vente est leur faible tençps d'accès, ce temps d'accès doit être aussi réduit que possible. L'un des objets de l'invention est la réalisation d'une 55 cellule de mémoire à semi-conducteurs à adressage en ordre aléatoire et à lecture non destructive. Un autre objet de l'invention est la réalisation d'une cellule de mémoire à semi-conducteurs qui permet des économies d'énergie électrique. 71 23849 2 2099489 Un autre objet de l'invention est la réalisation d'une cellule de mémoire à semi-conducteurs dont le temps d'accès est extrêmement court. Un autre objet de l'invention est la réalisation d'une 5 cellule de mémoire à semi-conducteurs de type nouveau et perfectionné, et de fabrication facile. Ces buts, et d'autres encore, sont atteints selon l'invention grâce à une disposition particulière de cellule bipolaire dans laquelle le stockage d'une information s'effectue dans 10 l'un ou l'autre de deux transistors dont les bases et les collecteurs sont en couplage croisé. Une ligne d'adressage, appelée "ligne X" dans la suite du présent exposé, est connectée à un transistor monté en série avec la charge commune des deux transistors de la cellule. Il est prévu une résistance de charge 15 commune aux deux émetteurs de ces transistors . Le circuit d'adressage des deux transistors de stockage comporte en outre deux transistors connectés par leurs collecteurs respectifs aux deuxièmes émetteurs des transistors de stockage. Les bases de ces transistors de stockage sont connec-20 tées par l'intermédiaire de deux résistances à une résistance de charge commune. Une"ligne d'adressage T " est connectée, par l'intermédiaire d'un circuit comprenant deux autres transistors, à cette résistance de charge commune des bases des transistors d'adressage, en vue d'augmenter la différence de tension entre 25 les extrémités de cette résistance lorsque la cellule est adressée. Les signaux de sortie de la cellule sont transmis par l'intermédiaire de deux résistances qui sont respectivement connectées aux émetteurs de l'un et de l'autre des transistors 30 d'adressage. D'autres buts', caractéristiques et avantages de l'invention ressortiront encore de la description qui va suivre, description faite à titre purement explicatif et nullement limitatif, et avec référence aux dessins annexés, dans lesquels : 35 - la figure 1 représente le schéma de base des circuits de la cellule conforme à l'invention, et certains circuits associés à cette cellule; - la figure 2 représente schématiquement un réseau de cellules conformes à l'invention et constituant une matrice de 71 23849 3 2099489 rangées et de colonnes; - les figures 3a et 3b sont des schémas partiels montrant des modifications possibles des circuits de la figure 1; et - les figures 4 et 5 sont des schémas organiques relatifs 5 à une mémoire comportant 128 x 2 bits qui a été réalisée selon l'invention et mise en pratique. Un circuit dont la disposition est conforme à l'invention est représenté sur la figure 1. Ce circuit est essentiellement bilatéral. Les collecteurs de deux premiers transistors 10A et 10 10B sont respectivement connectés à une source de potentiel opératoire positif, et les émetteurs de ces transistors sont respectivement connectés à l'une des extrémités de deux premières résistances 12A et 12B respectivement montées en parallèle avec une diode 14A et une diode 14-B. La base du transistor 10A 15 constitue une borne d'entrée référencée X, qui est connectée à une ligne d'adressage en X. La base de l'autre transistor 10B est connectée à une source de tension de polarisation 11. L'autre extrémité de la résistance 12A et celle de la résistance 12B sont respectivement connectées à des résistances 20 16A et 16B. L'autre extrémité de ces résistances 16A et 16B est respectivement connectée au collecteur d'un transistor de stockage 18A, et à celui d'un transistor de stockage 18B. Le collecteur du transistor 18A est connecté à la base du transistor 18B, et le collecteur du transistor 18B est connecté 25 à la base du transistor 18A. On remarquera que les deux transistors 18A et 18B sont du type à émetteurs multiples, en l'espèce au nombre de deux par transistor. L'un des émetteurs des transistors 18A et 18B est connecté à une résistance de charge d'émetteur 19 commune, l'autre ex-30 trémité de cette résistance commune étant à la masse. L'autre émetteur du transistor 18A et celui du transistor 18B sont respectivement connectés à l'émetteur d'un transistor 20A et à celui d'un transistor 20B et.aussi au collecteur d'un transistor 22A et à celui d'un transistor 22B, par des lignes 21A et 21B. 35 Ces lignes seront appelées "lignes sensitives" dans la suite de la présente description. Une résistance 23 est montée entre les lignes 21A et 21B. Le rôle de cette résistance sera expliqué en détail par la suite. 71 23849 4- 2099489 Le collecteur du transistor 20A et celui du transistor 20B sont respectivement connectés à une source de potentiel opératoire positive, et les bases de ces transistors sont respectivement connectées à l'une des extrémités d'une résistance 24-A 5 et à celle d'une résistance 24B. Les émetteurs des transistors 22A et 22B sont aussi connectés respectivement à l'une et à l'autre de ces mêmes extrémités des résistances 24A et 24B. L'autre extrémité de chacune des résistances 24-A et 24-B est mise à la masse. La première extrémité de chacune de ces 10 résistances constitue une borne de sortie sensitive. La base du transistor 22A et celle du transistor 22B sont respectivement connectées, par l'intermédiaire de résistances 26A et 26B, à une résistance de charge commune 27 dont l'autre extrémité est mise à la masse. L'émetteur d'un transistor 28 est 15 connecté à la jonction des résistances 26A et 26B et à la résistance 27. Le collecteur de ce transistor est connecté à une source de potentiel opératoire positif. La base de ce transistor 28 est reliée au collecteur d'un autre transistor 30. La base de ce transistor 30 est connectée à son propre collecteur, et à 20 une autre résistance 32. Cette résistance 32 est connectée à une borne CE (borne de mise en condition du feuillet) à laquelle est appliqué un potentiel approprié au mode de fonctionnement désiré. L'émetteur du transistor 30 constitue la deuxième borne nécessaire pour l'adressage de la cellule bipolaire. Cet émet-25 teur est référencé Y, du fait qu'il est supposé être connecté à la ligne d'adressage en Y d'une mémoire. Sur la figure 1, les transistors 10A et 10B peuvent être considérés comme constituant les organes de commande en X de la cellule bipolaire formée par les transistors 18A et 18B, les 30 diodes 14A et 14-B, et les résistances 12A, 12B, 16A, 16B et 19. Les transistors 20A et 20B, 22A et 22B et les résistances 23, 26A et 26B peuvent être considérés comme constituant l'ensemble sen-sitif d'inscription de la cellule, la commande en Y de cette cellule étant constituée par les transistors 28 et 30 et la ré-35 sistance 32. Pour les besoins de la description, les résistances 24A et 24B peuvent être considérées comme des résistances montées entre la masse et les entrées d'un amplificateur différentiel sensitif (non représenté) auquel les bornes 24-X et 24Y sont connectées. 71 23849 5 2099489 Le stockage d'une information dans la cellule est fonction de l'état de conductibilité ou de non conductibilité des transistors 18A et 18B. Pour les besoins de la description, il sera supposé qu'un chiffre binaire 1 est inscrit dans la cellule lors-5 que l'un des deux transistors, le transistor 18A par exemple est conducteur et que l'autre transistor 18B est non-conducteur, le chiffre 0 étant inscrit lorsque le transistor 18A n'est pas conducteur et que le transistor 18B est conducteur. La résistance 19 est une résistance de contre-réaction, dont la fonction 10 est de réduire la dissipation d'énergie nécessaire en constituant un circuit de retour pour le courant, lorsque la cellule n'est pas sélectionnée. L'isolement de la cellule est assuré, lorsque celle-ci n'est pas sélectionnée (ligne X non sélectionnée) du fait que les deuxièmes émetteurs connectés aux lignes 15 sensitives assurent cet isolement pour toute variation de la tension positive de ces lignes sensitives. Dans le mode de demi-sélection, pour lequel la ligne en X est sélectionnée, l'isolement de la cellule est assuré du fait que les transistors 22k et 22B ne sont pas conducteurs. Cet isolement permet de grouper un 20 nombre plus grand de cellules de la mémoire sans inconvénient pour leur bon fonctionnement. Il sera montré plus loin que, lorsque la cellule de mémoire est complètement adressée, le courant qui y circule est supérieur d'un certain ordre de grandeur à celui qui y circule lorsque la 25 cellule n'est pas sélectionnée. Ceci permet de simplifier énormément l'amplificateur sensitif extérieur nécessaire, et aussi d'obtenir des temps d'accès très courts. Pour la description du fonctionnement des circuits conformes à l'invention, il sera supposé que le transistor 10B est 30 conducteur, du fait qu'il a été appliqué à sa base une tension de polarisation de 2Y par exemple en provenance de la source 11, et qui est suffisante pour maintenir le transistor 18A à l'état conducteur, ce qui constitue l'un des deux états stables de la cellule de mémoire. Les transistors 10A et 18B, et tous les au-55 très transistors du circuit, sont supposés être non conducteurs. En mode de demi-sélection, un potentiel positif de 3j5V par exemple est appliqué à la borne X, et les bornes Y et CE sont maintenues à un potentiel nul. L'application de ce potentiel positif à la borne X a pour effet de rendre conducteur le tran- 71 23849 6 2099489 sistor 10A, et la tension à l'émetteur de ce transistor se trouve portée à une valeur pour laquelle les deux diodes 14A et 14B sont suffisamment polarisées en sens direct pour devenir conductrices. Ces diodes dérivent par conséquent le courant passant, 5 en lui faisant éviter les résistances 12A et 12B montées en parallèle, l'intensité du courant disponible étant ainsi augmentée. Ou bien, et toujours dans le mode à demi-sélection, l'augmentation de la tension à l'émetteur du transistor 10A diminue les résistances de collecteur des transistors 18A et 18B par 10 polarisation en sens direct des diodes 14a et 14b, ce qui a pour effet d'augmenter l'intensité du courant dans le collecteur du transistor 18A, lequel est supposé être conducteur. Cet accroissement du courant s'écoule vers la masse par le transistor 18A, qui est conducteur, et la résistance 19» Mais, 15 aucun courant sensitif ne circule dans les lignes sensitives qui relient les transistors 18A et 18B aux transistors 22A et 22B et aux bornes de sortie du fait qu'aucun des transistors 22A et 22B n'est conducteur, à moins que le transistor 28 ait été rendu conducteur. A ce moment, les bases des transistors 22A et 22B 20 sont au potentiel de masse. En mode de pleine sélection, outre le potentiel positif à 3,5 V appliqué à la borne X, il est appliqué aux bornes Y et CE un potentiel positif de 3*5 V par exemple. Par conséquent, le transistor 28 est rendu conducteur. Il s'ensuit l'apparition 25 d'un potentiel positif à la jonction des résistances 26A 26B et 27 et, par l'intermédiaire de ces résistances, aux bases des transistors 22A et 22B, lesquels sont tous deux portés à leur état de saturation, et deviennent conducteurs. Il en résulte que la tension sur leurs collecteurs tombe à une valeur faible, 30 0,4 Y par exemple et que, par suite, la plus forte partie du courant de collecteur du transistor 18A s'écoule par 1'émetteur de ce transistor, lequel est relié au collecteur du transistor 22A. Ce courant traverse le transistor 22A et s'écoule à la masse, par la résistance 24A. Par conséquent, Tin potentiel apparaît 35 sur la borne de sortie 24X connectée à la résistance 24A, du fait du courant qui circule dans la cellule et de celui qui circule dans la résistance 26A. Une tension plus faible apparaît sur la borne de sortie 24Y connectée à la résistance 24B, du fait que le transistor 18B n'est pas conducteur et que seul le 40 courant qui traverse la résistance 26B atteint cette borne. 71 23849 7 2099489 Cette différence de potentiel entre les deux bornes précitées peut être amplifiée et utilisée de toute façon désirée. Si l'on veut effectuer dans la cellule une opération d'inscription, par exemple en rendant le transistor 18A non con-5 ducteur et le transistor 18B conducteur, il est d'abord nécessaire d'adresser les bornes X et Y comme en mode de pleine sélection, et la borne CE est aussi à un potentiel positif. Simultanément, une impulsion positive est appliquée à la base du transistor 20A. Dans certains cas, la base du transistor 20B 2_o peut avoir été mise à la masse, ainsi qu'il sera expliqué par la suite, par l'intermédiaire d'un transistor saturé (non représenté). Lorsque la tension sur la base du transistor 20A augmente, le transistor 22A devient non-conducteur. Un courant circule alorjg dans la ligne sensitive qui relie le collecteur du 15 transistor 22A et l'émetteur du transistor 20A à l'émetteur du transistor 18A, et le potentiel du collecteur de ce transistor 18A augmente, du fait que le courant d'émetteur de ce transistor est alors dérivé vers la résistance 19 qui lui oppose une forte impédance. Lorsque le potentiel du collecteur 18A a atteint une 20 valeur suffisante, 1,2 V par exemple, il polarise en sens direct la base du transistor 18B, du fait que l'émetteur de celui-ci est maintenu à un potentiel proche du potentiel de masse par le transistor 22B, lequel est conducteur. Par suite, le transistor 18B devient conducteur, et il supprime la polarisation en 25 sens direct de la base du transistor 18A. Par conséquent, ce dernier devient entièrement non conducteur. Le circuit est maintenu dans cet état pendant toutes les opérations d'adressage subséquentes. Cet état ne peut être modifié que si le transistor 20B est rendu conducteur par un adressage des bornes d'entrée 30 X, Y et CE. Le rôle de la résistance 23 est d'assurer que les lectures faites ne soient pas destructives même s'il existe une forte différence de potentiel entre les lignes sensitives 21A et 21B auxquelles elle est connectée. Ce résultat est obtenu du fait 35 que ladite résistance offre au courant une dérivation qui empêche l'établissement progressif d'une tension de blocage. L'utilité de la résistance 23 peut être mise en évidence par l'exemple ci-après. On supposera que le transistor 18A est conducteur, que la cellule est en cours de commutation sur son état de plei-40 ne sélection et que, en raison d'un déséquilibre dans la ligne 71 23849 8 2099489 de commande Y dû à une tension extérieure appliquée à l'une des bornes 24X et 24Y, le transistor 22B est devenu conducteur avant le transistor 22A. Dans ce cas, la tension sur le collecteur du transistor 18A pourrait atteindre une valeur suffisante 5 pour rendre conducteur le transistor 18B, ce qui aurait pour effet de couper le transistor 18A avant que le transistor 22A ait été rendu conducteur. Mais la présence de la résistance 23t qui est en général de l'ordre de quelques centaines d'ohms, évite tout risque de lecture destructive puisque cette résistan-10 ce met effectivement à la masse la ligne 21A par l'intermédiaire du transistor 22B, lequel peut être conducteur avant même que le transistor 22A le soit. Il en est de même lorsque la cellule considérée n'est pas sélectionnée. La présence de la résistance 23 peut nécessiter la mise 15 à la masse de l'une des bornes de sortie lorsque, au cours d'une opération d'inscription, une tension positive est appliquée sur l'autre de ces bornes. Par exemple, si le transistor 18A est conducteur et si l'on désire inscrire le chiffre- 0 dans la cellule une tension positive, ainsi qu'il a été précédemment 20 indiqué, est appliquée à la borne 24X pour rendre conducteur le transistor 20A (le transistor 22B étant conducteur), ce qui a pour effet d'augmenter la tension de la ligne 21A jusqu'à un maximum de +5V. La tension sur le collecteur du transistor 18A augmente et, par suite, le transistor 18B dont l'émetteur est 25 effectivement à la masse par le transistor 22B et la résistance 24B devient conducteur, et rend non-conducteur le transistor 18A. Pour que le transistor 18B devienne conducteur, il faut que le potentiel de son émetteur soit égal au potentiel de masse, ou soit proche de celui-ci. Du fait de la présence de la 30 résistance 23, ce résultat peut être obtenu en mettant à la masse la borne 24Y. En variante, on peut donner à la résistance 23 une valeur forte, et aux résistances 24A et 24B une valeur faible, de façon que même si la tension sur la ligne 21A est d'environ + 5V, les fuites de tension dans les résistances 23 et 35 24B soient telles que la ligne 21B soit à un potentiel suffisamment proche du potentiel de masse pour assurer une mise en état de conductibilité convenable du transistor 18B. On voit donc qu'il a été décrit ci-dessus une cellule bipolaire pouvant être adressée dans un ordre aléatoire, nou 71 23849 9 2099489 velle et économique en ce qui concerne la consommation d'énergie électrique, d'une fabrication simple, et permettant d'obtenir des temps d'accès fortement réduits. Cette cellule peut être utilisée dans une matrice de forte capacité dont les lignes X sont 5 communes dans un sens, et les lignes sensitives communes dans le sens des Y Une telle matrice est représentée sur la figure 2, figure à laquelle il y a maintenant lieu de se reporter. Suivant cette figure, une pluralité de cellules sont disposées de façon à former une matrice de n rangées RI à En et de n 10 colonnes Cl à Cn. Chacune de ces cellules est désignée par la lettre C suivie d'un premier nombre ou d'une première lettre indiquant sa rangée, et d'un deuxième nombre ou d'une deuxième lettre désignant sa colonne. Comme on l'a représenté, un seul dispositif de commande en X est prévu pour chacune des rangées 15' de cellules. Ces dispositifs de commande en X sont référencés X3H à XDn. Un seul dispositif commutateur perception-inscription (S/ff) est associé avec chacune des colonnes de cellules, ces dispositifs étant référencés S/Wl à S/Wn. Chacune des colonnes de cellules comporte aussi un dispositif de commande en Y, ces dis-20 positifs de commande étant référencés YD1 à YDn. Sur la figure 2, les éléments semblables à ceux de la figure 1 sont désignés par les mêmes références. Le groupe d'éléments représenté sur la figure 2 est formé sur un seul et même feuillet, une mémoire complète étant consti-25 tuée par une pluralité de tels feuillets portant chacun un groupe d'éléments identique. Ainsi qu'on le voit sur la figure 2, tous les dispositifs de commande en Y sont connectés à une borne commune CE (borne de mise en condition). De la sorte, l'adresse d'une cellule quelconque de la mémoire est définie par sa rangée, 30 sa colonne et le feuillet qui la porte. On remarquera que diverses modifications peuvent être apportées à la disposition des éléments représentés, sans pour autant s'écarter de l'esprit de l'invention. Par exemple, dans des cellules de base différentes de celle de la figure 1, d'au-35 très éléments peuvent être utilisés pour faire varier la résistance des collectetirs des transistors 18A et 18B entre une forte valeur d'attente et une valeur plus basse, en mode de demi-sélection. De telles dispositions sont représentées respectivement sur les figures 3a et 3b, dans lesquelles les éléments corres-40 pondant à des éléments de la figure 1 sont désignés par les mêmes 71 23849 2099489 références. Sur la figure 2, chaque colonne de cellules est associée à un dispositif de commande en T séparé. Dans une réalisation concrète de l'invention, ces principes ont été appliqués pour la constitution d'une mémoire de 128 mots à 2 bits 5 chacun. Cette mémoire a été construite sur deux feuillets portant chacun 8 rangées et 16 colonnes de cellules. Un dispositif de commande en Y séparé était prévu pour chaque paire de colonnes. Par conséquent, l'un quelconque des mots à 2 bits pouvait être adressé par adressage de la ligne X de la ligne Y, et du 10 feuillet correspondant. La disposition sur chaque feuillet d'une matrice de mémoire bipolaire à 64 x 2 bits est représentée sché-matiquement sur la figure 4, la figure 5 représentant la disposition de la mémoire complète, dans laquelle les lignes X et Y et les paires sensitives des deux feuillets sont représentées bran-15 chées sur les mêmes conducteurs omnibus. On voit d'après ce schéma que lorsqu'un mot est adressé, ses deux bits sont lus simultanément sur les deux paires de conducteurs sensitifs référencées respectivement SA N° 1 et SA N° 2 qui sont supposées être respectivement connectées à deux amplificateurs sensitifs séparés. 20 On remarquera aussi que la disposition représentée est susceptible de modification et (ou) de remplacements d'éléments par des éléments équivalents, sans pour autant s'écarter de l'esprit de l'invention. Par exemple, les lignes en X et Y peuvent être interchangées, de même que les paires de lignes sensitives, 25 sur deux ou plusieurs feuillets différents de la mémoire. Cette interchangeabilité simplifie largement les interconnexions à réaliser. Bien entendu, la présente invention n'est pas limitée aux modes de réalisation décrits, mais s'étend à toutes les varian-50 tes conformes à son esprit. 71 23849 u 2099489 BBTOHIIOAIPIONE 1.- Cellule semi-conductrice bipolaire, caractérisée en ce qu'elle comporte-un premier transistor et un deuxième transistor ayant chacun une "base, un collecteur et un premier et un deuxième émetteurs, chacun de ces transistors pouvant être com-5 muté entre un état de conductibilité et un état de non-conductibilité; des premiers moyens connectant respectivement le collecteur et la base du premier transistor avec la base et le collecteur du deuxième transistor; une première résistance; des moyens qui connectent cette première résistance entre un premier poten-tiel de référence et le premier émetteur du premier et du deuxième transistors; des premiers et des deuxièmes moyens formant chacun une résistance de collecteur, et.respectivement connectés entre le collecteur du premier transistor et celui du deuxième, et un point de jonction auquel est appliqué tin premier potentiel lorsque la cellule fonctionne suivant un premier mode opératoire, ce par quoi le premier transistor se trouve à l'état conducteur et le deuxième à 1* état non conducteur; les premiers moyens formant résistance de collecteur constituant une résistance d'une première valeur entre le collecteur du premier transistor et le-20 dit point de jonction; ce point de jonction étant porté à un potentiel plus élevé que le premier lorsque la cellule fonctionne suivant un deuxième mode opératoire; les premiers moyens qui forment résistance de collecteur établissant, sous l'effet dudit deuxième potentiel, une résistance entre ledit point de jonc-25 tion et le collecteur du premier transistor ayant une deuxième valeur supérieure à la première valeur précitée; et le deuxième émetteur du premier transistor et celui du deuxième transistor pouvant être connectés aux moyens sensitifs de la cellule pour déterminer l'état du premier transistor et du deuxième transistor 30 lorsque la cellule fonctionne selon ledit deuxième mode. 2.- Cellule selon la Revendication 1, caractérisée en ce que ses premiers et ses deuxièmes moyens formant résistance de collecteur comprennent chacun au moins une résistance et une diode montées en série entre ledit point de jonction et le collecteur 35 de l'un desdits premier et deuxième transistors, cette diode étant pratiquement polarisée en sens direct lorsque ledit deuxième potentiel est appliqué audit point de jonction. 71 23849 2099489 3.- Cellule selon la Revendication 2, caractérisée en ce que chacun de ses moyens formant résistance de collecteur comprend une deuxième résistance montée en parallèle avec au moins ladite diode. 5 4.- Cellule selon la Revendication 3» caractérisée en ce que la résistance de chacun de ses moyens formant résistance de collecteur est montée en parallèle avec ladite diode seulement. 5.- Cellule selon la Revendication 3» caractérisée en ce que la deuxième résistance de chacun de ses moyens formant ré- 10 sistance de collecteur est montée en parallèle avec le circuit série constitué par l'autre résistance et ladite diode. 6.- Circuit semi-conducteur, caractérisé en ce qu'il comporte un premier transistor et un deuxième transistor ayant chacun une base, un collecteur et deux émetteurs, chacun de ces 15 transistors pouvant être commuté entre un état de conductibilité et un état de non-conductibilité; des premiers moyens qui connectent respectivement le collecteur et la base du premier transistor avec la base et le collecteur du deuxième transistor; une première résistance; des moyens qui connectent cette première ré-20 sistance entre un premier potentiel de référence et, respectivement, le premier émetteur du premier transistor et celui du deuxième transistor; un des premiers et des deuxièmes moyens respectivement connectés entre le collecteur du premier transistor et celui du deuxième transistor et tua point de jonction, 25 ces moyens déterminant la valeur de la résistance entre ce point de jonction et, respectivement, le premier transistor et le deuxième transistor en fonction de l'application d'un premier potentiel sur ledit point de jonction, l'un de ces transistors étant conducteur et l'autre étant non-conducteur, et en fonction 30 d'un deuxième potentiel plus élevé que le premier; des premiers moyens de commande couplés avec ledit point de jonction, et qui appliquent sur celui-ci respectivement le premier potentiel et le deuxième potentiel précités lorsqu'ils fonctionnent suivant le premier mode opératoire et suivant le deuxième mode opératoire, 35 des deuxièmes moyens de commande répondant à un signal qui constitue tin signal de mise en condition; et des moyens sensitifs couplés avec le deuxième émetteur du premier transistor et celui du deuxième transistor et avec les deuxièmes moyens de commande, répondant au signal de mise en condition provenant des 4"° deuxièmes moyens de commande et établissant alors une différence 71 23849 2099489 de potentiel entre une première et une deuxième bornes de sortie des moyens sensitifs, la polarité de cette différence de potentiel étant fonction de l'état du premier transistor et de celui du deuxième transistor. 5 7«- Circuit selon la Eevendication 6, caractérisé en ce que lesdits premiers moyens comprennent une première résistance et une diode montées en série entre ledit point de jonction et le collecteur du premier transistor, et une deuxième résistance montée en parallèle au moins avec ladite diode, cette diode se 10 trouvant pratiquement polarisée complètement en sens direct lorsque le deuxième potentiel précité est appliqué au point de jonction et que le premier transistor est conducteur, ce par quoi la résistance entre ledit point de jonction et le premier transistor prend une première valeur lorsque le premier potentiel précité est appliqué au point de jonction, et prend une deuxième valeur plus faible que la première lorsque le deuxième potentiel précité est appliqué à ce point de jonction; et en ce que lesdits deuxièmes moyens comprennent une première résistance et une diode montées en série entre ledit point de jonction et le col-20 lecteur du deuxième transistor, et une deuxième résistance montée en parallèle au moins avec ladite diode, cette diode devenant pratiquement polarisée complètement en sens direct lorsque le deuxième potentiel précité est appliqué audit point de jonction et que le deuxième transistor est conducteur, ce par quoi 25 la résistance entre ledit point de jonction et le deuxième transistor prend une première valeur lorsque ledit premier potentiel est appliqué au point de jonction et prend une deuxième valeur plus faible que la première, lorsque c'est le deuxième potentiel qui est appliqué au point de jonction. 30 8.- Circuit selon la Eevendication 7, caractérisé en ce que ses moyens sensitifs comprennent! un troisième et un quatrième transistors ayant chacun une base, un émetteur et un collecteur; des moyens qui connectent respectivement le deuxième émetteur du premier transistor et celui du deuxième transistor avec 35 le collecteur du troisième transistor et celui du quatrième transistor; des moyens qui connectent respectivement l'émetteur du troisième transistor et celui du quatrième transistor avec la première et avec la deuxième desdites bornes de sortie; une première et une deuxième résistances de base montées en série 71 23849 14 2099489 entre la base du troisième transistor et celle du quatrième transistor et, des moyens qui connectent les deuxièmes moyens de commande et les moyens sensitifs avec le point de jonction de la base du premier transistor et de celle du deuxième tran-5 sistor; ce par quoi l'application du signal de mise en condition émis par les deuxièmes moyens de commande au point de jonction de la première et de la deuxième résistances de base a pour effet de commuter le troisième et le quatrième transistors à leur état de conductibilité, lesdits moyens sensitifs compre-10 nant en outre une résistance montée entre le collecteur du troisième transistor et celui du quatrième transistor. 9.- Circuit selon la Revendication 8, caractérisé en ce que ses deuxièmes moyens de commande comprennent un cinquième transistor ayant une base, tin émetteur et un collecteur} des 15 moyens qui connectent le collecteur de ce cinquième transistor avec un troisième potentiel de référence; des moyens qui connectent l'émetteur du cinquième transistor avec le premier potentiel de référence; deux bornes d'entrée; et des moyens de commande d'entrée comportant un élément semi-conducteur connec-20 té entre lesdites deux bornes d'entrée et la base du cinquième transistor, et qui ne provoque la commutation de ce dernier à son état de conductibilité qui lui permet d'envoyer un signal de mise en condition auxdits moyens sensitifs que lorsque des signaux de mise en condition sont appliqués simultanément sur 25 lesdites deux bornes d'entrée. 10.- Circuit selon la Revendication 9» caractérisé en ce que ses moyens de commande d'entrée comprennent un sixième transistor dont l'émetteur est connecté à la première desdites deux bornes d'entrée, sa base et son collecteur étant directe- 30 ment connectés à la base du cinquième transistor, et une résistance connectée entre la base de ce cinquième transistor et la deuxième desdites bornes d'entrée. 11.- Circuit selon la Revendication 9» caractérisé en ce qu'il comprend en outre tin sixième et un septième transistors 35 ayant chacun une base, un émetteur et un collecteur; des moyens qui connectent respectivement la base et l'émetteur du sixième transistor à l'émetteur et au collecteur du troisième transistor; des moyens qui connectent respectivement la base et l'émet 71 23849 15 2099489 teur du septième transistor à l'émetteur et au collecteur du quatrième transistor; et des moyens qui connectent le collecteur du sixième transistor et celui du septième transistor audit troisième potentiel de référence. 12.- Cellule semi-conductrice bipolaire, caractérisée en 5 ce qu'elle comprend un premier transistor et un deuxième transistor ayant chacun une base, un collecteur et un premier et un deuxième émetteurs, chacun de ces transistors pouvant être commuté entre un état de conductibilité et un état de non conductibilité; des premiers moyens qui connectent la base du premier 10 transistor au collecteur du deuxième transistor et le collecteur du premier transistor à la base du deuxième transistor; une première résistance; des deuxièmes moyens qui connectent l'une des extrémités de ladite première résistance à un potentiel de référence et l'autre extrémité de cette résistance au premier 15 émetteur du premier transistor et à celui du deuxième transistor; des troisièmes moyens connectés au collecteur du premier transistor et à celui du deuxième transistor et qui déterminent l'intensité du courant de collecteur dans le premier transistor et dans le deuxième transistor lorsque l'un de ces transistors est 20 à l'état conducteur et l'autre à l'état non-conducteur; et des quatrièmes moyens connectés au deuxième émetteur du premier transistor et à celui du deuxième transistor et qui sont sensibles à l'état de l'un de ces transistors. 1?.- Cellule semi-conductrice bipolaire selon la Revendica-25 tion 12, caractérisée en ce que ses troisièmes moyens comprennent des moyens de commande agissant en réponse à un premier signal d'adressage appliqué à la cellule, et qui règlent la valeur du courant de collecteur de celui du premier transistor et du deuxième transistor qui est à l'état conducteur; et en ce que 30 ses quatrièmes moyens comprennent Tin troisième et un quatrième transistors ayant chacun une base, un émetteur et un collecteur; des moyens qui connectent le collecteur du troisième transistor à l'émetteur du deuxième transistor, une deuxième résistance; des moyens qui connectent cette deuxième résistance entre ledit 35 premier potentiel de référence et l'émetteur du troisième transistor; des moyens qui connectent le collecteur du quatrième transistor et le deuxième émetteur du deuxième transistor; une troisième résistance; des moyens qui connectent cette troisième 71 23849 16 2099489 résistance entre ledit premier potentiel de référence et l'émetteur du quatrième transistor; et des troisièmes et quatrièmes moyens de commande à transistors agissant en réponse à l'application sur la cellule d'au moins un deuxième signal d'adressage, 5 et qui commutent alors le troisième transistor et le quatrième transistor à leur état de conductibilité; d'où il résulte que les potentiels qui existent entre les extrémités de la deuxième résistance et entre celles de la troisième résistance indiquent l'état dans lequel se trouvent le premier transistor et le deu-10 xième transistor. 14.- Cellule semi-conductrice bipolaire selon la Revendication 13, caractérisée en ce qu'elle comporte en outre des premiers et des deuxièmes moyens de commande d'inscription et des moyens qui connectent respectivement les premiers moyens de com- 15 mande d'inscription avec le premier et le deuxième transistors, et les deuxièmes moyens de commande d'inscription avec le deuxième et le quatrième transistors ce par quoi, lorsque le troisième transistor et le quatrième transistor ont été rendus conducteurs par un premier signal d'inscription appliqué auxdits 20 premiers moyens de commande d'inscription, le troisième transistor est mis en état de non-conductibilité et commute le troisième transistor à son état de non-conductibilité et le deuxième à son état de conductibilité, et lorsqu'un deuxième signal d'inscription est appliqué aux deuxièmes moyens de commande 25 d'inscription, le quatrième transistor est mis en état de non-conductibilité, ce qui a pour effet de mettre le deuxième transistor en état de non-conductibilité, et le premier transistor en état de conductibilité. 15.- Cellule semi-conductrice bipolaire selon la Revendica-30 tion 13» caractérisée en ce qu'elle comprend en outre une quatrième résistance connectée entre le collecteur du troisième transistor et celui du quatrième transistor. 16.- Cellule semi-conductrice bipolaire selon la Revendication 14, caractérisée en ce que ses premiers moyens de commande 35 d'inscription comprennent un cinquième transistor ayant une base, un émetteur et un collecteur; des moyens qui connectent respectivement la base et l'émetteur du cinquième transistor avec l'émetteur et le collecteur du troisième transistor; et des moyens qui connectent le collecteur du cinquième transistor avec 40 un deuxième potentiel de référence; et en ce que ses deuxièmes 71 23849 17 2099489 moyens de commande d'inscription comprennent un sixième transistor ayant une base, un émetteur et un collecteur; des moyens qui connectent respectivement la base et l'émetteur du sixième transistor à l'émetteur et au collecteur du quatrième transistor, et des moyens qui connectent le collecteur du sixième transistor avec ledit deuxième potentiel de référence; ce par quoi, lorsque le premier, le troisième et le quatrième transistors sont en état de conductibilité, l'application d'un premier train de signaux d'inscription sur la base du cinquième transistor et sur celle du sixième transistor a pour effet de rendre conducteur le cinquième transistor et non-conducteur le sixième transistor, d'où il résulte que le troisième transistor passe de son état de conductibilité à son état de non-conduc-tibilité et agit sur le courant de collecteur du premier transistor de façon à polariser en sens direct la base du deuxième transistor, ce deuxième transistor devenant ainsi conducteur, le premier transistor devenant non-conducteur. 17»- Cellule semi-conductrice bipolaire selon la Revendication 16, caractérisée en ce qu'elle comprend en outre une quatrième résistance connectée entre le collecteur du troisième transistor et celui du quatrième transistor. 18.- Cellule semi-conductrice bipolaire selon la Revendication 14, caractérisée en ce que ses troisièmes moyens précités comprennent un transistor de contrôle du potentiel ayant une base, un émetteur et un collecteur; des moyens qui connectent le collecteur dudit transistor de contrôle du potentiel avec une deuxième source de potentiel de référence; une cinquième, une sixième, une septième et une huitième résistances; des moyens qui connectent en série la cinquième résistance et la sixième résistance entre le collecteur du premier transistor et l'émetteur du transistor de contrôle du potentiel; des moyens qui connectent en série la septième résistance et la huitième résistance entre le collecteur et l'émetteur du transistor de contrôle du potentiel; et des moyens qui appliquent une tension de polarisation sur la base de ce transistor de contrôle du potentiel pour faire passer celui-ci à son état de conductibilité, d'où il résulte l'envoi d'un courant sur les collecteurs du premier transistor et du deuxième transistor; ces troisièmes moyens comprenant en outre une première et une deuxième diodes connectées en parallèle respectivement avec la sixième résistance et avec la 18 71 23849 2099489 huitième résistance et des moyens agissant en réponse au premier signal d'adressage précité, et polarisant alors en sens direct la première diode et la deuxième diodes précitées. 19»- Cellule semi-conductrice bipolaire selon la Revendica-5 tion 18, caractérisée en ce que ses premiers moyens de commande d'inscription comprennent un cinquième transistor ayant une base, un émetteur et un collecteur; des moyens qui connectent respectivement la base et l'émetteur du cinquième transistor avec l'émetteur et le collecteur du troisième transistor; et des 10 moyens qui connectent le collecteur du cinquième transistor à un deuxième potentiel de référence; et en ce que ses deuxièmes moyens de commande d'inscription comprennent un sixième transistor ayant une base, un émetteur et un collecteur; des moyens qui connectent respectivement la base et l'émetteur du sixième 15 transistor à l'émetteur et au collecteur du quatrième transistor; et des moyens qui connectent le collecteur du sixième transistor audit deuxième potentiel de référence; ce par quoi, lorsque le premier, le troisième et le quatrième transistors sont conducteurs, l'application dudit premier train de signaux d'inscrip-20 tion sur la base du cinquième transistor et sur celle du sixième transistor a pour effet de rendre conducteur le cinquième transistor et non-conducteur le sixième transistor, d'où il résulte que le troisième transistor passe de son état de conductibilité à son état de non-conductibilité et contrôle le courant de collec-25 teur du premier transistor de façon que la base du deuxième transistor soit polarisée en sens direct, le deuxième transistor passant de ce fait à l'état conducteur, et le premier transistor à l'état non-conducteur. 20,- Cellule semi-conductrice bipolaire selon la Revendi-30 cation 19» caractérisée en ce qu'elle comprend en outre une quatrième résistance connectée entre le collecteur du troisième transistor et celui du quatrième transistor.