FR 2027299 A1 19700925 FR 6940025 A 19691120 69 40025 -1- 2027299 La présente invention concerne un générateur de signaux d'horloge à phases multiples et plus particulièrement un générateur à . l'intérieur duquel certains signaux produits sont sélectivement combinés pour obtenir des signaux d'horloge à phases multiples sans 5 avoir recours à une Ipgique de décodage externe. Les signaux d'horloge sont généralement produits par une logique de décodage reliée aux sorties d'un compteur. Les états du compteur sont décodés par des portes équivalentes au nombre de signaux nécessaires pour produire des signaux d'horloge ayant la 10 symétrie et les relations voulues. Par exemple, dans certains systèmes, il peut être nécessaire de disposer de signaux d'horloge consécutifs dont l'intervalle vrai dure le temps de deux bits. Dans d'autres systèmes, le signal d'horloge peut comporter des intervalles vrais séparés par un intervalle égal au temps d'un bit. De 15 même, dans certains systèmes, les signaux d'horloge consécutifs peuvent comporter des intervalles vrais se recouvrant symétriquement. Bien qu'un compteur associé à une logique de décodage fournisse des signaux d'horloge utilisables, un tel arrangement nécessite plus de portes logiques que le présent système, ce qui se traduit 20 par un encombrement et une consommation accrus. Il est donc souhaitable que les sorties des portes servant à produire les signaux représentant des états logiques séquentiels et récurrents, fournissent directement les signaux d'horloge sans l'emploi de logique de décodage. Le nombre de portes, y compris les connexions d'entrée et de 25 sortie ,est dans ce cas fonction du type de signaux d'horloge désirés. L'invention concerne un générateur de signaux d'horloge à phases multiples comportant plusieurs portes logiques interconnectées en un oscillateur émettant des signaux présentant chacun des inter-30 valles séquentiels et récurrents qui correspondent aux états logiques faux et vrais. Les états logiques correspondants de chaque signal ont différents instants de phase de début et de fin. Les sorties de certaines portes logiques constituent les entrées d'autres portes logiques, de manière à obtenir les caractéristiques voulues de 35 déphasage et de chevauchement des signaux. L'invention a donc pour objet un générateur de signaux d'horloge à phases multiples ne comportant pas de logique de décodage 69 40025 2- 2027299 et fournissant une relation de phase et une symétrie prédéterminées directement à partir des portes d'un oscillateur qui sont alimentées avec des signaux produits par l'oscillateur lui-même. L'interconnexion d'un certain nombre de portes constituant l'oscillateur 5 dépend des signaux de sortie nécessaires desdites portes. Le circuit oscillateur peut ainsi fournir directement les signaux d'horloge avec les relations de phase et les chevauchements désirés. D'autres caractéristiques et avantages de la présente invention ressortiront de la description détaillée qui va suivre faite 10 en regard des dessins annexés et donnant à titre explicatif, mais nullement limitatif, plusieurs formes de réalisation conformes à l'invention. Sur ces dessins : La figure 1 représente une première forme du générateur de 15 signal d'horloge produisant des impulsions d'horloge dont le déphasage est un bit, dont 1'intervalle vrai est de trois bits et dont l'intervalle de recouvrement est de un bit. La figure 2 représente une autre forme du générateur de signaux d'horloge dont les signaux ont un déphasage de un bit, 20 un intervalle vrai de sept bits et un intervalle de recouvrement de trois bits. La figure 1 représente une forme de réalisation simple d'un compteur 1 comprenant des portes NX A, B, C, D et S interconnectées pour produire des signaux d'horloge conformes à la table d'états 25 des bits et aux équations logiques qui suivent : TABLE I D C B A 10 0 1 A = B + C 0 0 0 1 B •= C + D + S 30 0 0 1 1 0 0 10 e = D + A + S 0 110 D = A + B 0 10 0 110 0 35 1 0 0 0 S = A + B + C Gomme l'indique la table des états logiques des bits, le signal d'horloge apparaissant en sortie de la porte HT A à un inter- 69 40025 -3- valie vrai durant trois bits et un intervalle faux durant cinq bits, les intervalles vrais des portes A et C sont de même longueur et -sont séparés par la durée' d'un bit, de même que les intervalles vrais des portes B et D. les signaux A & B, BAC, C & D, D & A 5 se recouvrent de la durée d'un bit. La porte NI S permet de définir les états initiaux des sorties des portes NT B et C pour obtenir la table d'états logiques voulus. Après cette initialisation des états, le générateur fonctionne en oscillateur libre. 10 On détermine généralement les caractéristiques de l'ensemble des signaux d'horloge requis avant d'entamer la réalisation d'un générateur d'états binaires. Par exemple, là table d'états ci-dessus et la logique correspondante sont conçues pour un système d'horloge biphasé dans lequel certains signaux doivent être espacés 15 d'une durée de bit . Pour ceci, il est nécessaire de réduire d'une durée de bit l'intervalle "d'ouverture" ou intervalle vrai des signaux. En conséquence, les signaux d'horloge sont vrais pendant la durée de trois bits et faux pendant la durée de cinq bits. Les. signaux d'horloge à'phases multiples utilisés pour la 20 commande d'une logique de déclenchement doivent généralement avoir une relation de phase comportant une période d'isolation ou de séparation pour éliminer d'éventuelles conditions d'instabilité. En l'absence d'un tel intervalle d'isolation, il serait possible que des informations passent à travers une combinaison de portes . 25 sans le retard nécessaire. De ce fait, les informations arriveraient à la borne de sortie de la logique de déclenchement avant l'instant prévu, entraînant des erreurs. Les relations de phase entre les signaux doivent également prévoir un chevauchement des phases adjacentes dans le cas où des 30 condensateurs inclus dans le circuit logique doivent être chargés et déchargés à une fréquence relativement élevée. Sans un tel chevauchement ou recouvrement, un certain délai s'écoulerait entre la période vraie d'un signal d'horloge et la période vraie d'un signal adjacent utilisé pour le déclenchement du même circuit 35 logique. Le chevauchement des signaux d'horloge permet également d'éviter la division des charges. La période de recouvrement est évidemment fonction des caractéristiques du circuit à commander, 69 40025 2027299 certains nécessitant un chevauchement important alors que d'autres se contentent d'un chevauchement réduit. Il est de plus évident que les intervalles vrais et faux des signaux d'horloge doivent être symétriques. 5 Après que l'on ait déterminé le nombre et les relations lo giques des divers signaux d'horloge, on peut passer à la réalisation pratique des portes et à leur interconnexion. La combinaison résultante constitue un circuit oscillateur dont les signaux de sortie correspondent à la table des états logiques établie pour 10 les signaux d'horloge. Comme le montre la figure 1, pour satisfaire aux équations logiques et à la table d'états I, il faut utiliser quatre portes NI (en plus de la porte NI d'initialisation). Les signaux de sortie de chacune des portes ont des intervalles séquentiels re-15 présentatifs de deux états logiques (vrai et faux) indiqués par des uns et des zéros. Les états logiques correspondants de chaque signal de sortie ont des instants de début et de fin différents, bien que leur durée soit égale. La relation de phase (déphasage et recouvrement) des 20 signaux de sortie est déterminée par les signaux d'entrée. Par exemple, la sortie de la porte NT A devenant vraie un bit après que les sorties des portes NI C et B sont devenues fausses, les signaux de sortie de ces dernières peuvent être utilisés pour rendre la sortie de la porte A vraie. Un bit après que les sor-25 ties de C et B ne sont plus toutes deux fausses, la sortie de la porte A devient fausse. De même, la porte B devenant vraie un bit après que les sorties des portes B et C sont devenues fausses, ces dernières peuvent servir à rendre la sortie de la porte B vraie. La sortie de la porte B reste vraie tant que les deux 30 signaux: ne sont pas faux, c'est-à-dire pendant trois bits. Les autres relations ressortent clairement des équations logiques et de la table d'états I. La figure 1 correspond à un'système à quatre phases peu utilisable étant donné le faible recouvrement des signaux. La 35 figure 2 représente par contre, un "générateur de signaux d'horloge à phases multiples utilisable pour un déclenchement à grande vitesse. La table d'états des signaux de la figure 2 et les équations 69 40025 -5- 2027299 logiques sont mises en pratique à l'aide des portes UT D1» S1' *12' *23' et *41* TABLE II D, 0 41 0 34 B1 *23 A1 0 12 1 1 1 0 0 0 0 1 1 1 0 0 0 0 0 1 1 1 0 0 0 0 1 1 0 0 0 0 0 1 1 0 0 0 0 1 1 1 0 - 0 0 0 0 1 1 0 0 0 0 1 1 ■ 1 0 0 0 0 1 1 0 0 0 0 1 1 1 0 10 0 0 0 1 1 0 0 0 0 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 0 0 0 0 1 . 1 1 1 0 0 0 0 1 1 1 0 0 0 0 0 ',2 = B1 + 034 A1 = %4+.C1 -+ S1 023 = °1 + *41 + S1 B1 = 041 + ^ + S, *34 =Dt + 012 + S1 C1 = 012 + A1 V = A1 + 025 D1 : := 025 + B1 * S1 = 012 + A + 023 01 = A1 + 034 *2 = Bi + ^ 34 15 Comme indiqué ci-dessus, la séparation des phases des signaux d'horloge 012 et et 02^ êt 0^ est égale à la durée d'un "bit. L'intervalle vrai de chaque signal d'horloge dure sept bits et le chevauchement ou recouvrement entre les signaux d'horloge 0^2» 023 0^ et 0^.| est de trois bits. Les indices servent.à désigner les 20 intervalles adjacents pendant lesquels les signaux, d'horloge issus des portes sont vrais. Par exemple, 0^ représente un signal qui est vrai pendant les temps de phases 1 et 2. Ainsi, un signal qui est également vrai pendant les temps de phases 2 et 3 chevauche le signal qui est vrai pendant les temps de phases 1 .et 2. Les 25 signaux d'horloge des portes A^ à sont nécessaires pour alimenter les entrées des autres portes produisant les signaux d'horloge avec les relations de phase voulues, c'est-à-dire une séparation d'un bit et un chevauchement de trois bits. "Une fois que les caractéristiques des signaux d'horloge désirés 30 ont été déterminées comme au paragraphe précédent, on s'aperçoit qu'il est nécessaire d'utiliser des portes supplémentaires pour que le générateur délivre les signaux d'horloge correspondant à la 69 40025 -6- 2027299 table d'états choisie, Dans le cas considéré, ces portes supplémentaires sont les portes à D^ nécessaires à l'obtention de signaux d'horloge 0^» 02j> 0^ et 0^ ayant la configuration désirée. Par exempt, 0^ e"t 0^ on"t La sortie de la porte définit l'état initial du générateur de signaux d'horloge. Le générateur produit ensuite les signaux 20 correspondant à la table d'états et aux équations désirées. La porte S-| reçoit ses entrées des portes 0-|2» » ^23' B1 *34* Bien que les portes NI 0^2 à 0^ correspondent à un système de déclenchement particulier, il est possible de décoder les états des signaux de sortie pour produire d'autres signaux d'horloge. 25 On peut, par exemple, utiliser des portes de décodage 0^ et 02. On comprend cependant que les signaux d'horloge principaux 0^ à 0^1 sont produits sans aucune logique de décodage. Bien que le système de la figure 2 constitue la forme la plus pratique de l'oscillateur de l'invention, cette dernière permet 30 également de réaliser des circuits produisant des signaux supplémentaires. Cependant, l'emploi du procédé décrit en regard des figures 1 et 2 pour des chevauchements dépassant trois bits rend le système inapplicable. La table d'états et les équations logiques qui suivent donnent un exemple d'un système générateur à quatre 35 portes principales (0-J2M* *23M' *34M' *41^ pour ^ 'temPs d'ouverture de 11 intervalles et une séparation d'un bit. La logique de décodage des signaux d'horloge est indiquée par les portes secon-toirea (0,m, 02m, 0^, 04b ). 69 40025 -7- 2027299 TABLE III \ Gg *41M Ff Ee *34M Dd °c *25M Aa *12M 1 1 1 1 1 1 1 O O O 0- 0 O O O O O 10 O O 0 0 0 0 0 0 0 0 0 1 0 0 0 0 t 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 O 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 .1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 15 34M *2m - Dd + ^41M ~ Pf +~ ^12M *4m = ^ + 023M- 1 *12M =: Dd + %4M 1 1 ;V. *34M + Ee + S s 1 1 : *b Eé +-Ff + Ss 1 1 *23M = + 041M + S s 1 1 C c — 0A+ G ^41M g + S s 1 1 Dd = Gg + + Ss 0 0 *34M = ^ + ^12M + S s 0 0 E e ss 012M + Aa 0 0 F f zs Aa + Bb 0 0 *41M = . \ + 023M 0 0 V = 023M + °c 0 Cc + Dd Dd+P34M CTomme indiqué ci-dessus, lorsque l'on.accroît les périodes de recouvrement, le nombre de portes du générateur augmente également. 20 Par exemple, en excluant la porte S, pour un chevauchement de trois bits, le générateur de la figure 2 utilisait huit portes. Pour un chevauchement de cinq bits, comme indiqué dans la table ci-dessus, le générateur utilise 12 portes; pour un chevauchement de sept bits, -il utilise 16 portes. On voit donc que lorsque le chevauche- 25 ment des signaux augmente, le. nombre de portes augmente également au point que le système devient inapplicable. La règle générale applicable dans tous les cas au calcul du nombre de portes du générateur de signaux d'horloge à phases multiple est définie par les équations suivantes ; 30 69 40025 -8- 2027299 = nombre total de portes nécessaires (plua la porte S) ; = nombre d'états de l'oscillateur ; = nombre d'états de la période vraie ; = nombre d'états constituant le recouvrement des signaux adjacents ; = nombre d'états constituant l'isolation des signaux pris de deux en deux ; = nombre d'états d'une phase secondaire (si elle est décodée) = étant un entier positif quelconque. Comme indiqué ci-dessus, lorsque n = 2, le générateur comprend huit portes à seize états logiques (sept vrais et neuf faux) trois intervalles de chevauchement des signaux adjacents et un intervalle de séparation entre les signaux pris de deux en deux. D'après ces 15 indications, les états des signaux d'horloge principaux sont obtenus après coup et le nombre de portes supplémentaires produidant des signaux de caractéristiques similaires peut être ajouté pour compléter la table d'états du générateur. Il va de soi que la présente invention n'a été décrite et 20 représentée qu'à titre explicatif, mais nullement limitatif, et qu'elle est susceptible de recevoir diverses variantes sans sortir de son cadre. 4n 8n 4n-1 2n-1 1 2n-1 10 n 69 40025 -9- 2027299 BETEKDICATIOMS 1. Générateur de signal d'horloge multiphasé, caractérisé en ce qu'il comprend un ensemble de portes logiques produisant des signaux constitués chacun par des intervalles séquentiels représentant 5 les états logiques vrais et faux, les états logiques correspondants de chaque signal ayant des instants de début et de fin différents, des circuits reliant les sorties de certaines de ces portes logiques aux entrées" d'autres /ioniques du même ensemble pour définir l'intervalle desdits ' états logiques et les relations 10 de "phase entre les signaux produits, les sorties des portes produi-dant lesdits signaux servant d'entrées aux autres portes du générateur. 2. Générateur selon la revendication 1, caractérisé en ce que les signaux d'entrée ont une relation logique correspondant à un changement d'état logique des portes .recevant lesdits signaux 15 d'entrée, un intervalle après de changement dè la relation logique des signaux d'entrée . 3. Générateur selon la revendication 2, caractérisé en ce que les signaux d'entrée modifient l'état logique des signaux produits par des portes prédéterminées du générateur après que les_ états logiqjies 20 des signaux produits par certaines desdites portes prédéterminées , - , nombre d'intervalles se soient recouvertes d'un certain/.et après que les états logiques des signaux produits par les autres partes prédéterminées' soient séparés d'un intervalle.. 4. Générateur selon la revendication 3, caractérisé en ce que , nombre 25 le nombre de portes du generateur est fonction du/4'intervalles de entre recouvrement/les signaux produits par certaines desdites portes prédéterminées. 5. Générateur selon la revendication 3, caractérisé en ce que chaque signal produit.par certaines desdites portes prédéterminées 30 reste au premier état logique pendant au moins deux intervalles et le recouvrement entre les signaux est d'au moins un intervalle. 6. Générateur selon la revendication 3, caractérisé en ce que la période de séparation est égal§/à au moins un intervalle. 7. Générateur selon la revendication 3, caractérisé en ce que 35 la période de recouvrement est équivalent^è. 2n-1 intervalles, n étant un entier positif quelconque. 69 40025 -10- 2027299 8. Générateur selon la revendication 3, caractérisé en ce que le total des états logiques vrais et faux de chacun des signaux est égal à 8n et le nombre d'états logiques vrais est égal à 4n-1, n étant un entier positif quelconque.