FR 2028264 A1 19701009 FR 6944492 A 19691222 69 5 10 15 20 25 30 35 40 44492 1 2028264 La présente invention est relative aux améliorations des systèmes de traitement de données et plus particulièrement, à un circuit de protection contre les surcharges pour appareils de calcul dans lesquels des dispositifs desdits appareils fonctionnent selon un mode de fonctionnement à chevauchement, ou d'utilisation collective partagée. Les systèmes de traitement de données actuels se trouvent en présence d'une situation connue sous le nom de surcharge. Lorsque le fardeau entrées/ sorties, dû aux multiples dispositifs entrée/sortie tdits dans la suite dispositifs I/O), fonctionnant simultanément, est tel, que leur opération dépasse la valeur critique, ou capacité, de l'appareil de calcul associé, à manier une telle transmission de données, en provenance, et vers les dispositifs I/O, et qu'il en résulte une perte de données. Ce type d'opération se produit lorsque les dispositifs 1/0 doivent fonctionner dans un mode d'opération chevauchant, du fait de la programmation. Les procédés courants, en face de semblables conditions, constituent, soit, à faire re-démarrer et recycler le programme, afin de déterminer si la tentative suivante de déroulement du programme ne se traduira pas par une condition de surcharge, soit à faire fonctionner ceux des dispositifs 1/0, qu'ont la plus forte charge, ou capacité de charge totale, dans un mode sans chevauchement. Dans l'un et l'autre cas, un tel fonctionnement contribue à 1'inefficience de fonctionnement du calculateur. L'aptitude de l'appareil de traitement de données, ou du calculateur, à assurer la transmission de données, est largement déterminée par le nombre de canaux d'échange qu'il comporte et par la vitesse de transmission de données des unités comprises dans/ou reliées audit appareil. Aussi, l'appareil de calcul, ou de traitement de données, peut comprendre une pluralité de dispositifs d'entrée/sortie, dotés de vitesses de transmission ou de facteurs de charge différents, selon la quantité relative d'aptitude d'échange qui est nécessaire pour déservir ces unités. Antérieurement, le programme était conçu, afin d'éviter une capacité d'échange excessive, en conservant la trace de la quantité de données circulant, et en cours de traitement, à chaque moment du temps, grâce à une indication des unités fonctionnant audit moment. Cette tâche était lourde pour le programmateur, elle exigeait une utilisation supplémentaire de la mémoire principale,' plus de temps d'exécution du programme, et impliquait une interruption, après chaque opération de 1/0, afin de permettre la soustraction du facteur de charge qui lui est associée. La présente invention fournit un circuit de protection contre la surcharge, qui permettra le chevauchement de tous les dispositifs I/O, en conservant la trace de la charge totale I/O en cours, du fait de tous les dispositifs sélectionnés et en fonctionnements Avec 1& circuit de protection contre la 69 44492 2 2028264 surcharge une unité logique supplémentaire est ajoutée à chaque dispositif I/O et liée à un appareil sommateur, qui mesurera la charge totale en cours, à tout temps d'opération de tous les dispositifs I/O. Ceux-ci seront comparés à une référence maximum, et, lorsque n'importe quels dispositif additionnel 5 est sélectionné par le programme, à la suite d'une instruction émise par l'unité centrale de traitement CCPUJ, une détermination sera effectuée, déterminant si tel dispositif I/O sélectionné, peut être additionné, ou rendu actif. Ceci sera accompli en sélectionnant un dispositif I/O, par l'intermédiaire du programme, et en effectuant un essai, afin de s'assurer si la charge 10 totale I/O, résultante, peut se traduire par une surcharge. Si l'essai montre qu'il n'existe aucun danger de surcharge, le dispositif sélectionné est alors rendu actif, et le programme continu de fonctionner. S'il existe une possibilité de surcharge, le programme reste à cette instruction, à moins qu'une interruption ne se produise à un temps donné, jusqu'à ce que la charge I/O se ré-15 duise à une valeur telle, que le dispositif peut être choisi, et rendu actif. A ce moment, le programme va se poursuivre. Naturellement, grâce à cette invention, il serait également possible, au programme d'avancer jusqu'à une autre instruction, afin d'effectuer un autre travail, tel que traiter des données jusqu'à ce que le facteur de charge change, afin de permettre la sélec-20 tion du dispositif. Le circuit, ou réseau logique, pour chaque dispositif I/O permet la sélection par le moyen d'une instruction de départ I/O, ou d'essai I/O, qui mettra en route un circuit, afin qu'il additionne un facteur de charge représentant le facteur de charge, ou le régime de vitesse de transmission de données, 25 du dispositif I/O particulier concerné, dans un amplificateur additionneur, lequel tiendra à jour la sommation courante de tous les dispositifs I/O en cours de fonctionnement à ce moment. La modification de charge, après comparaison avec le facteur de charge à 1DB pour 100 du calculateur, permettra de déterminer si le dispositif choisi peut être additionné, par le moyen d'une 30 opération, au calculateur, à ce moment. Le signal de résolution sera renvoyé au dispositif I/O, qui fournira un signal, déterminant si l'instruction, en provenance du CPU, doit Être rejetée, ou acceptée, et un signal d'opération, fourni dans la seconde alternative, au circuit de commande du dispositif I/O, afin qu'intervienne un circuit supplémentaire de verrouillage, pour maintenir 35 le facteur de charge du dispositif I/O dans ces conditions, vis a vis de la sommation effectuée dans l'amplificateur. Avec cet appareil de calcul amélioré, ou circuit de protection contre les surcharges, la condition; de. surcharge ne doit jamais être rencontrée, et les circuits de détection de surcharge peuvent être éliminés. De même, la remise en route de programmes et les recy-40 clages, dus à la perte de données, seront éliminés et les dispositifs I/O 69 44492 2028264 n'auront pas à être limités au fonctionnement du type en mode continu. La capacité globale, ou utile, du calculateur, est accrue, et une plus grande efficience est obtenue dans le fonctionnement du calculateur. L'objet essentiel de cette invention est, en conséquence, de fournir un 5 perfectionnement aux dispositifs de traitement de données, sous la forme d'un circuit de protection contre les surcharges. Un autre objet de cette invention est de fournir un circuit logique simplifié, qui peut être additionné à chacun des dispositifs I/O d'un appareil calculateur et à son unité centrale de traitement, afin de déterminer la char-10 ge en cours de dispositifs I/O fonctionnant dans un appareil de calcul, comparée avec la capacité de transmission de données dudit appareil de calcul, dans le but de prévenir la surcharge dudit appareil. Un autre objet de l'invention est, encore, de fournir un circuit de protection amélioré, contre la surcharge, du type décrit, ci-dessus, et qui per-15 mettra l'essai d'une instruction pour un dispositif I/O, avant sa mise en action, afin de prévenir la surcharge, dans le cas où la capacité de transmission de données d'un appareil de calcul serait dépassée. Un autre objet de l'invention est, enfin de fournir un circuit de protection amélioré, contre la surcharge, qui tient à jour une indication permanente 20 des facteurs de charge des dispositifs I/O, actuellement en fonctionnement, dans un appareil, de calcul, en prenant des mesures afin,d'écarter les dispositifs dont le fonctionnement s'est achevé, et d'ajouter de nouveaux dispositifs, sur les instructions issues d'un CPU. Ce qui précède, et les autres objets de l'invention, ressortiront de 25 l'étude de la description ci-après, à laquelle est joint le dessin du circuit de protection contre la surcharge, représenté sous la forme d'un diagramme schématique logique, en relation avec use portion de calculateur. La présente invention d'un circuit de protection contre -la surcharge des appareils de calcul, est applicable à la plupart des types de systèmes de 30 traitement de données. C'est ainsi, que dans le dessin joint, les éléments d'un système de traitement de données bien connu, sont représentés sous forme de bloc, pour plus de simplicité. Dans ce dessin, l'unité centrale de traitement, ou CPU, est indiquée par le n° 10j elle est reliée à un canal I/O, 12, conduisant à une pluralité de dispositifs I/O et d'unités de commande as-35 sociées, dont l'une est représentée sous la forme du bloc 14. Ces unités peuvent revêtir la forme de lecteur de cartes, perforateurs de cartes, imprimantes, unités à bandes etc... dotées de facteurs de charge différents et exigeant diverses aptitudes d'échange, afin de desservir l'unité. De telles unités reçoivent les signaux de commande du/et transmettent les données au ca-40 nal I/O par différents circuits, indiqués, de façon générale* par les flèches 69 44492 4 2028264 bidirectionnelles, représentées schématiquement par 15, dans la liaison entre le canal I/O et le dispositif I/O. Pour plus de simplicité, un seul dispositif I/O a été représenté, mais il sera évident, que, pour le circuit de protection contre la surcharge, la totalité des dispositifs I/O, d'une unité de 5 traitement de données, ou d'un calculateur, seront dotés d'un circuit logique similaire, constituant la portion du circuit de protection contre la surcharge, qui serait reliée à l'amplificateur de sommation, et le commanderait. Ledit amplificateur, indiqué de façon générale par 20, et un discriminateur de tension, indiqué de façon générale par 30, représentent des ajoûts à l'unité 10 centrale de traitement, ou CPU. Ceux ci sont reliés par un canal I/O séparé, indiqué de façon générale par 35, issu de chacun des dispositifs respectifs Vers le CPU. Les composants du réseau logique correspondent tous à des éléments standards, telles que les bascules bistables et circuits ET et OU et discriminateurs de tension. De même, l'amplificateur de sommation 20 est une 15 unité courante, dotée d'une pluralité de signaux d'entrée. Les circuits, convenant à des éléments du genre mentionné, ci-dessus, sont bien connus dans 1' art, et la littérature spécialisée contient les descriptions desdits circuits. Le réseau logique du circuit de protection contre la surcharge, qui est compris dans chacun des dispositif I/O, comprend un premier dispositif OU, 20 indiqué, de façon générale, par 40, doté d'une paire de circuits d'entrée, 41, 42, et d'un circuit de sortie 43» Ainsi que le représente la figure, le circuit d'entrée 41 reçoit son signal de l'unité de commande du dispositif I/O indiqué sous la forme du bloc 14, et constitue une instruction d'essai pour le circuit d'entrée du dispositif I/O. Le circuit 42 constitue une ins-25 truction de départ pour le dispositif I/O, et, la sortie issue de ce dispositif ainsi que le représente le conducteur 43 indique un signal reçu dans l'un ou l'autre des circuits d'entrée. En plus des ordres d'instruction appliqués au dispositif OU 40, une bascule bistable 45 dotée d'un premier circuit d'entrée 47 reçoit un signal de l'unité de commande du dispositif 1/0, indiquant 30 que ce dispositif I/O particulier est choisi, conformément au programme mis en service dans le CPU, Le second conducteur d'entrée, indiqué par 49, représente un signal de restauration, qui est reçu dans l'unité de commande du dispositif 1/0, et appliqué à la bascule 45, chaque fois que l'instruction particulière à ce dispositif 1/0 est achevée. Le circuit de sortie, issu du VERROU 35 45, tel qu'il est indiqué par le conducteur 50, constitue une source d'entrée pour un dispositif ET, 55 dont l'autre source d'entrée provient du dispositif OU 40. Ainsi, chaque fois que le dispositif 1/0 particulier, a été sélectionné, le VERROU sera actif, afin de fournir une entrée au dispositif ET, 55, et le signal d*"essai I/O" ou de "départ I/O" SBra appliqué au dispositif OU 40 pro-40 duisant le second signal d'entrée, cependant que ledit dispositif ET rend 69 44492 5 2028264 ledit dispositif OU actif, à sa sortie, ainsi que 1s représente le. conducteur S0„ Ls conducteur de sortie 60, du dispositif ET 55, est relié à un point de liaison 62. à partir duquel un premier conducteura 83. rejoint un dispositif OU 65. Chaque fois que le dispositif ET 55 actif, indiquant que le dispositif 5 I/O, particulier, a été choisi pour fonctionner, par le programme, et a reçu un signal d'instruction, soit, de départ, doit d'essai, une sortie apparaîtra, en provenance dudit dispositif. Le dispositif OU 65, à la réception de cette sortie dans l'une de ses lignes d'entrée, produira un signal de sortie, dans sa ligne de sortie 67, lequel signal sera applique au canal 35r représentant 10 un canal de retour, en provenance de tous les dispositifs I/O, revenant au CPU et à l'amplificateur de sommation 20. La ligne de sortie 67 sera reliée à l'une des résistances, d'une pluralité de résistances d& facteur de charge» indiquées de façon générale par 70, appliquées à l'amplificateur 20, dont le circuit de sortie 75, est relié à l'un des circuits d'entrée du discriminateur 15 de tension, indiqué sous la forme du bloc 30. La sortie du dispositif OU 67 est une tension pré-établie, et chacun des circuits d'entrée 72, possède une résistance de charge unique 71, qui lui est associée, laquelle, lorsqu'elle est sxcitée par la tension pré-établie, produira un courant, à l'entrée, proportionnel au facteur de charge du dispositif I/O associé. Il existe, de la 20 sorte, un circuit d'entrée et une résistance de charge., caractérisée par le facteur de charge, que le dispositif 1/0 particulier va intercaler sur le réseau d'sehangs du calculateur, lorsqu'il sera actif. Au niveau de l'amplificateur ds sommation, une tension signal d'entrée se produira à chacune des entréeà associées audit amplificateur avec un dispositif 1/0 en opération, 25 dans le calculateur,, à cet instant. En ce qui concerne chacun des dispositifs 1/0 du calculateur qui se trouve inactif au même moment, l'unité OU 65 du réseau logique particulier audit dispositif 1/0, sera inactive, et aucun signal de tension en sera appliqué au circuit d'entrée de l'amplificateur de somma-tionavec lequel le dispositif 1/0 particulier est associé. La sommation de 30 tous ces signaux courants fournira une tension de sortie, à la sortie 75, de l'amplificateur de sommation, ladite sortie étant proportionnelle au facteur de charge totale du calculateur, pour la totalité des dispositifs 1/0 en action, au moment. Le discriminateur de tension 30 fonctionne conjointement à une référence de tension pré-établie, ainsi que l'indique le conducteur 60, 35 cette dernière référence étant proprotionnelle au facteur de charge totale, ou d'aptitude du calculateur à gérer la transmission de données. La tension de référence représentera un facteur de charge à 100% pour le système de traitement de données individuel auquel le circuit de protection contre la surcharge est associé, et le discriminateur de tension fournira une sortie, qui 40 sera à deux niveaux, ou a polarités opposées; selon que la somtne des facteurs 69 44492 6 2028264 de charge totale est supérieurs, ou inférieure, à la tension de référence ou au facteur de charge maximum de l'unité de traitement de données. Cette sortie alimente une ligne visible dans la ligne 90, et appliquée, par le CPU et le canal I/O, 12» à un conducteur 92 conduisant à une borne d'entrée d'une pairs £f d'unités ET, 95, 1QQ. L'unité ET 95 reçoit sont entrée du conducteur 92, par l'intermédiaire d'un inverseur de phase 94, et, la seconde entrée de chacune des unités 95, 100, est reliée, respectivement, par les conducteurs 101 et 9E au point de référence» 62, qui conduit au circuit de sortie 60 de l'unité ET 55. Oe la sorte, selon la sortie du comparateur, ou discriminateur de terv-1Q sion 3D, l'une, ou l'autre, des unités ET, 95, 100 sera rendue active par le signal de comparaison Issu du comparateur, afin d'indiquer si l'instruction donnée par le CPU ou dispositif I/O individuel, et qui vient d'être additionnée à l'amplificateur de sommation 20, à l'instant, sera acceptée, ou rejetée. Les sorties respectives de ces dispositifs ET, ainsi que l'indiquent les lignes 15 98, 102, sont renvoyées au canal 1/0 en tant que signal d'"instruction rejetée" ou d'"instruction acceptée", et de là, au CPU, afin de déterminer si le programme va avancer, ou rester sur cette instruction, jusqu'à Un moment favorable à l'addition, ou à la mise en condition opératoire afin que le dispositif 1/0 sélectionné remplisse sa fonction. Ainsi que l'indique le dessin, le si-20 gnal de sortie 9Ss issu de l'unité ET 95, est un signal "rejeté", alors que le signal de sortie issu de l'unité ET 100, dans la ligne 102, est un signal "accepté". Ce dernier est relié à l'Bntrée de l'unité ET 109, qui possède aussi une entrée provenant de la ligne 42. La sortie de l'unité ET, 109, est reliés à l'entrée d'enclenchement de la bascule 110, dont la sortie 112 est renvoyée, 25 par l'intermédiaire d'une ligne 114, à l'unité de commande du dispositif I/O, afin de mettre en route l'opération dudit dispositif I/O particulier. Ce même signal de sortie est relié, grâce à la ligne 115, au dispositif OU, 65, qui rendra ledit dispositif OU actif, de façon continue, et fournissant une sortis» qui. maintiendra la tension d'entrée appliquée à l'amplificateur de sommation, 30 indiquant que le dispositif 1/0 particulier est en fonctionnement et additionne sa charge à la charge totale ressortissant pour le calculateur. La borne de restauration de la bascule 110 est reliée, par l'intermédiaire d'un conducteur 116, à l'unité de commande du dispositif 1/0, et c'est par cette voie qu'est reçu un signal, indiquant que l'opération du dispositif I/O particulier 35. est terminée, es signal ayant pour but de restaurer la bascule et de mettre fin.à la sortie appliquée au dispositif OU, 65, de telle sorte que la tension de facteur de charge, appliquée a l'amplificateur de sommation, puisse être interrompue, en même temps qu'est interrompue l'opération du dispositif I/O. Bien que le comparateur ait été décrit comme recevant-son entrée d'un 40 amplificateur de sommation, il est possible qu'un compteur bir.airs puisse 69 44492 2028264 être employé s cette fin, pour maintenir ou entretenir une charge totale courante I/O de tous les dispositifs I/O, en cours d'opération, à un moment donné. Il sera évident que d'autres arrangements peuvent être utilisés dans ce but. Dans le fonctionnement, une instruction, telle qu'une instruction sélec-5 tion I/O rencontrée pendant un traitement de programme par le CPU, provoquera la sélection d'un dispositif I/O sépcifié, par des signaux fournis dans le canal I/O 12. Une fois le dispositif sélectionné, le VERROU 45 est enclenché, et ce verrou est combiné dans un circuit ET avec la ligne de référence d'ins-,truction SIO, issue du dispositif OU 40, afin de devenir une entrée d'instruc-10 tion d'essai. Le dispositif ET 55 devient actif, ce qui provoque le conditionnement, par le circuit OU 65 d'une résistance de facteur de charge, 71, à l'entrée, 72, Cde l'amplificateur 20) correspondant au dispositif I/O particulier. Ceci détermine l'exécution d'un essai, dans le but de déterminer si l'exécution de cette opération, dans le dispositif I/O se traduirait par une situa-15 tion de surcharge. Le facteur de charge, correspondant à chaque dispositif est compris dans le réseau de résistances de facteur de charge 70, situé dans l'unité centrale de traitement, et il provoque l'écoulement, à travers l'amplificateur opérationnel, ou amplificateur de sommation, 20, d'un courant, proportionnel au facteur de charge. La sortie de cet amplificateur est compa-20 rée, par le discriminateur de tension 30, avec la tension de référence 80,. cette dernière représente le facteur de charge à 100% du CPU ou du calculateur. Si la somme des facteurs de charge des dipsositifs I/O alors actifs, à laquelle s'ajoute le facteur de charge du dispositif sélectionné, dépasse la tension de référence, la sortie du discriminateur de tension est commutée 25 à un niveau de tension de sortie représentant la surcharge. Ce signal, renvoyé dans le canal 1/0, 12, sera appliqué aux unités ET, 95, et 100. La polarité du ignal de surcharge sera telle que lorsqu'elle sera inversée par l'inverseur 94, elle fournira un signal ET, ou: d'entrée, à l'unité ET 95, rendant ladite unité active et lui faisant fournir le signal d'"instruction rejetée" dans ' 30 la sortie 98, lequel signal est renvoyé, par le canal de commande 12, au CPU 10, Ce type de sortie de signal, dans le canal 1/0 se présente alors comme une condition d'un code chiffré, connu dans l'art. Si le facteur de charge de l'amplificateur de sommation ne dépasse pas la tension de référence, ou facteur de charge à 100% des échanges de l'unitS de traitement de données, 35 l'instruction "signal accepté" conditionne l'unité ET 100, et l'inversion de ce signal, appliquée à l'unité ET 95, rendra cette dernière inopérante. De la sorte, le signal de sorite représentant I'instruction "acceptée", apparaîtra dans la borne de sortie 102, d'où il sera renvoyé par le canal I/O, 12 au CPU 10, et dans le même temps, il excite par l'intermédiaire de ET 109, 40 la bascule 110 dont la sortie fournira le signal d'exécution à l'unité de 69 44492 B 2028264 commande du dispositif I/O par la ligne 1Î4. De plus, la sortie de la bascule 110 maintient également lenclenchement du dispositif OÙ 65, par l'intermédiaire du conducteur 115, afin de maintenir le signal de facteur de charge dans l'amplificateur de sommation, indiquant, ainsi, que ce dispositif I/O a été 5 additionné à la charge générale du canal I/O. De la sort, la bascule de fonctionnement détermine la transmission du facteur de charge, concernant le dispositif particulier, dans l'amplificateur de sommation jusqu'à ce que l'opération dudit dispositif soit terminée. Les signaux d'instruction rejetée" et d'"instruction acceptée', issus des lignes 92 et 102, qui retournent au CPU 10 par la voie du canal I/O, sont échantillonnés par le CPU, à un moment opportun afin de déterminer s'il convient de passer à l'instruction suivante, de la suite d'instructions. La chronologie d'échantillonnage du système logique est contenue dans le CPU, pour ces deux signaux, et elle doit êtî-è telle qu'elle permette la propagation de l'essai, à travers le circuit logique, l'am 15 plificateur de sommation, et, extérieurement, à l'adaptateur, ce après quoi, il revient dans le CPU. Le signal d'instruction acceptée" peut se représenter sous une condition de code "0", selon une convention bien connue dans l'art. Le cirucit de protection contre les surcharges, amélioré, destiné aux unités de traitement de données, comprend de nouveaux composants qui sont ajou 20 tés à chacun des dispositifs 1/0, tels que les unités ET 55, 95, et 100, les unités OU 40 et 65, les VERROU, ou unités de bascule 45 et 110 et l'inverseur 94. De plus, les nouvelles lignes de commande, ou canaux, tels que ceux indiqués par 35, et le conducteur 92, seront installées pour chacun des dispositifs I/O respectifs. Dans le CPU, l'amplificateur de sommation, les résistan-25 ces de facteur de charge 70, et le discriminateur de tension 30, fourniront une sortie, vers chacun des dispositifs I/O, par l'intermédiaire du canal supp plémentaire 92, qui représente toutes les unités. Le mSme concept de protection contre la surcharge peut également être utilisé pour les facteurs de charge interrompue, de même que pour les facteurs 30 de charges des "vols de cycle", dans les calculateurs, tels que ces facteurs sont décrits dans la littérature spécialisée. De plus, afin de permettre une modification de la capacité de traitement, par rapport au temps de cycle alloué aux dispositifs I/O, l'unité centrale de traitement pourrait comporter une résistance de facteur de charge, qui alimenterait l'amplificateur de som-35 mation, ou, une pluralité de tensions de références pourraient être fournies, en même temps que des moyens servant à sélectionner la tension de référence désirée. Bien que l'on ait décrit dans ce qui précède et représenté sur le dessin, les caractéristiques essentielles de l'invention appliquées à un mode de réa-40 lisation préféré de celle-ci, il est évident que l'homme de l'art peut y ap 69 44492 9 2028264 porter toutes modifications de forme ou de détail qu'il juge utiles» sans pour autant sortir du cadre de ladite invention. 69 44492 10- 2028264 REVENDICATIONS 1.- Circuit de protection contre la surcharge d'un calculateur ou appareil de calcul, comportants une pluralité de dispositifs I/O, dotés de caractéristiques de fonctionnement à capacité de charge prédéterminée et un CPU relié 5 aux dispositifs I/O, par un canal de commande, afin de commander lesdits dispositifs, caractérisé en ce qu'il comprend! - un appareil de commande pour chaque dispositif I/O comprenant des éléments, indiquant que ledit dispositif a été sélectionné pour une opération, - des éléments sensibles à une instruction d'opération particulière audit 10 dispositif et issue du CPU, - des éléments reliés aux/et sensibles aux éléments indicateurs de sélection et aux éléments d'instruction d'opération afin de fournir un signal de sortie, indiquant le besoin d'opération dudit dispositif I/O, - des éléments de combinaison, dotés d'une pluralité de circuits d'en-15 trée, chacun représentant les caractéristiques opérationnelles de capacité de charge du dispositif I/O respectif, et une sortie indiquant les caractéristiques opérationnelles de capacité de charge totale des dispositifs I/O, de l'appareil de calcul, qui sont en fonctionnement à un instant donné; - des éléments sensibles à 1 indication des besoins d'opération du dispo-20 sitif I/O respectif, afin de rendre actif le circuit d'entrée correspondant du combinateurj - un élément comparateur, sensible à un signal caractéristique de capacité de référence, (indiquant la capacité de charge maximum, de 1'appareil) sensible s la sortie des éléments de combinaison, afin de fournir urt signal 25 indicateur de la comparaison du signal de sortie du combinateur et du signal de référença, - un élément de commande, sensible au signal indiquant le besoin d'opération du dispositif I/O et au signal de comparaison et fournissant, sélectivement, des signaux au CPU afin de commander une condition de fonctionnement, 30 dudit dispositif I/O respectif, conformément à l'indication du signal de sortie du comparateur» . 2.- Circuit de protection contre la surcharge selon la revendication 1, et caractérisé en ce qu'il comprend: dans chaque dispositif I/O, un élément commandant l'élément de mise en action de l'un des circuits d'entrée du combi- 35 nateur correspondant à chacun desdits dispositifs 1.0, et ayant pour fonction de maintenir ledit moyen sensible en activité, dans tous les cas o& une condition de déroulement de l'opération dudit dispositif 1/0 est obtenue, en accord avec le signal de sortie de comparaison, issu du moyen de comparateur. 69 44492 n 2028264 3.- Circuit de protection contre la surcharge selon la revendication 2 et caractérisé en ce qu'il comprend des moyens de circuit supplémentaires pour chacun des dispositifs I/O, ayant pour but de terminer l'action des circuits selon la revendication 2 en même temps que se termine l'opération duçfit dis- 5 positif I/O. 4.- Circuit de protection contre la" surcharge d'un appareil de computation, selon une des revendication précédentes et dans'lequel lé moyen de combinaison est un amplificateur de sommation du type analogique, et le moyen de comparateur, un discriminateur de tension,-doté d'une sortie de signaux à'deux 10 niveaux, lesdits éléments étant logés dans le CPU, et les autres composants du réseau;logiques étant logés dans les dispositifs I/O respectifs, et étant constitués par des unités logiques du type ET, OU, et du type à - . bascule. ■ 5.- Circuit de protection selon une des revendications précédentes, et dans lequel le moyen sensible à l'instruction d'opération concernant ledit dispo-15 sitif I/O est une unité OU, dotée d'une' paire d'entrées;' sensibles à un signal d'essai d'opération du dispositif I/O et à tin signal de démarrage sensible à une commande correspondante relative audit dispositif I/O. B.- Circuit de protection selon une quelconque des revendications précédentes et dans lequel ledit amplificateur de sommation comprend une pluralité 20 d'unités de résistances, dont chacune est dotée d'une valeur adfiéquate à la production d'un signal, à partir d'une source pré-établie, lequel signal est - - proportionnel à la caractéristique d'opération de capacité de charge du dispositif I/O respectif auquel il est associé, et, dans-lequel la moyen indiquant le besoin d'opération dudit dispositif I/O respectif, est un circuit OU, doté -25 notamment d'une sortie de signal à tension fixe. 7.- Circuit dB protection selon une quelconque des revendications 1, 2, 3, 4 ou 5 dans lequel la pluralité de circuits d'entrée, dans, le combinateur, sont autant de dispositifs de productions de courant séparés, rendus actifs par les moyens sensibles aux moyens indicateur du besoin d'opération de chaque 30 dispositif I/O respectif,'cependant que chaque dispositif producteur de courant, possède une entrée de courant dans l'amplificateur de sommation, laquelle entrée de courant est proportionnelle à là caractéristique opérationnelle de capacité de charge prédéterminée du dispositif I/Oi avec lequel elle est associée.' •' 35 6.- Circuit de protection selon une quelconque des revendications précédentes 69 44492 12 2028264 dans lequel le comparateur est un discriminateur, de tension, qui compare la tension résultant de la sommation de tous les courants proportionnelle à la caractéristique opérationnelle de capacité de charge totale de tous les dispositifs I/O. fonctionnant à un moment donné, dans l'appareil calculateur, avec 5 une tension dè référence, représentant .la charge à 100% dudit appareil de computation,, et fournit un signal de sortie, indiquant la grandeur relative de la sommation de toutes celles des caractéristiques opérationnelles de capaci-. té de charge des dispositifs I/O qui sont en opération, comparée aux caractéristiques opérationnelles, de, capacité de charge totale, dont il est permis 10 aux dispositifs I/O, du calculateur, de. disposer opérativentent à un moment unique du temps. 9.^ Circuit de protection selon une quelconque des revendications précédentes dans lequel l'élément de commande est constitué par une paire d'unité ET, dont chacune est reliée aux éléments sensibles, fournissant le signal de sortie . •- ■ à 15 indiquant le besoin d'opération dudit dispositif I/O et/ la sortie du comparateur, afin d'indiquer, sélectivement, un signal à renvoyer au CPU, lequel signal est indicateur de la .cpn'dïton d'autorisation; dudit dispositif I/O, de fonctionner. •' : ' *