FR 2028333 A1 19701009 FR 6941866 A 19691204 69 41866 1 2028333 La présente invention concerne' un ensemble semiconducteur intégré monolithique à consommation d'énergie réduite. Dans les ensembles semiconducteurs intégrés monolithiques comprenant des cellules de mémoire du type à bascule, la taille des cellules est telle que 5 l'application d'énergie à l'ensemble pose un problème de dissipation thermique si l'on applique de façon continue l'énergie aux cellules. Pour réduire cette dissipation d'énergie, il a déjà été suggéré d'utiliser un niveau d'énergie élevé durant l'état actif des cellules et un niveau d'énergie bas lorsque les cellules se trouvent dans un état de mémoire non actif. En conséquence, on 10 obtient encore une réponse très rapide à un signal de lecture ou à une commutation très rapide dûe à un signal d'écriture puisque le niveau d'énergie durant l'écriture ou la lecture est élevé. Oans les cellules à bascule, il est nécessaire de maintenir un courant minimum prédéterminé, lorsque la cellule se trouve dans son état inactif de 15 mémoire, afin de s'assurer que la cellule reste dans son état bistable choisi» Si ce courant diminue au-dessous du minimum déterminé, il se peut alors que la cellule ne reste plus dans l'état bistable choisi. La présente invention ne nécessite qu'une source d'alimentation unique pour l'obtention du niveau d'énergie élevé durant le fonctionnement ou état 20 actif de la cellule et pour l'obtention du niveau d'énergie bas durant les états de mémoire. En outre, la présente invention assure qu'un courant minimum prédéterminé, suffisant pour assurer que chacune des cellules conserve son état bistable choisi, est fournit à chacune des cellules pendant que celles-ci, sont dans un état de mémoire. 25 Dn réalise cela dans la présente invention en utilisant une alimentation commune à courant constant lorsque les cellules se trouvent à l'état inactif ou de mémoire tout en employant une alimentation à tension constante pendant qu'une des cellules de l'ensemble est en cours d'interrogation ou lorsque l'on modifie son état bistable par un signal d'écriture. On obtient avec ce dispo-30 sitif une énergie suffisante pour obtenir le courant de détection nécessaire pour une réponse rapide à l'interrogation de l'ensemble de mémoire ou pour une commutation rapide de l'état bistable en réponse à un signal d'écriture tout en envoyant encore un courant très bas mais stable à chacune des cellules durant l'état de mémoire. 35 Du fait que chacune des cellules est formée dans le même bloc, chacune des cellules a la même caractéristique globale dynamique courant-tension. Cela est dû au fait que le matériau semiconducteur du bloc, possède la même résis-tivité dans tout le bloc. Par conséquent, en reliant les cellules en parallèle par l'intermédiaire 40 d'une impédance importante, formée dans le même bloc que les cellules, à une 41866 2 2028333 alimentation à tension constants, on obtient une alimentation commune à courant constant pour chacune des cellules dans l'état de mémoire. Cette impédance est relativement importante en comparaison de la résistance des cellules de telle sorte qu'un courant constant soit apporté à chacune des cellules. 5 Du fait que toutes les cellules sont identiques, car les cellules sont disposées sur un bloc unique, la résistance de chacune des cellules est la mÊme de telle sorte que chacune des cellules reçoit la mime partie du courant constant, alimenté par l'intermédiaire de l'impédance importante. En conséquence, la présente invention assure qu'une alimentation commune à courant 0 constant unique est apportés au» cellules de mémoire d'un ensemble semiconducteur intégré monolithique lorsque l'on y envoie aucun signal de lecture ou d'écriture et que las cellules sa trouvant dans un état de mémoire ou inactif. Lorsque l'on doit interroger une des cellules ou lorsque l'on doit inscrire une nouvelle information dans la cellule, l'impédance de la présente 5 invention est shuntée de telle sorts qu'un courant relativement élevé puisse Stre apporté aux cellules auxquelles doit être envoyé un signal d'écriture ou da lecture. Ainsi, une alimentation commune à tension constante est reliée aux cellules lorsqu'elles ss trouvent dans l'état actif. Lorsque les cellules sont connectées à l'alimentation commune à courant 0 constant, l'intensité de courant de chacune des cellules est telle que la réaction entre 18s transistors de chaque cellule abaisse l'impédance de chacune des cellules dans cet état inactif. Par conséquent, l'impédance totale des cellules est inférieure à l'impédance des cellules lorsque l'impédance importante est shuntée durant la mode de lecture ou d'écriture. 25 Catte impédance importante étant formée dans l'ensemble monolithique an mSme temps que la base de chacun des transistors des cellules, la résistance da cette impédance importante n'occupa qu'surface raisonnable du fait de sa dépendance de la résistivité du matériau semiconducteur. Autrement, la résistance devrait occuper une zôna très longue et très étroite. Ainsi, la résistan-30 ce de 1'impédance importante ast d'environ tOOd ohms» En divisant les cellules da mémoire d'un ensemble semiconducteur intégré monolithique en plusieurs parties, la durée d'échauffement da toutes cas parties de l'ensemble des cellules dû à la nécessité d'avoir?niveaux d'énergie élevés peut être encore réduite, puisque chacune des parties de l'ensemble 35 aura sa propre source d'alimentation unique ainsi qu'un dispositif d'impédance unique reliant la source d'alimentation aux cellules, qui sont disposées en parallèle, 8t des moyens en parallèle avec le dispositif d'impédance pour shun-- ter le dispositif d'impédance. Ainsi, le dispositif de shuntage d'une source d'alimentation pour une 40 partie particulière de l'ensemble peut être excitée pour ne shunter le dispo- 69 41866 3 2028333 * sitif d'impédance que lorsque cette partie de l'ensemble comprend la cellule qui doit recevoir un signal de lecture ou d'écriture. A tout autre moment, le dispositif d'impédance peut agir de telle sorte que la source d'alimentation pour cette partie de l'ensemble fournisse l'énergie à cette partie de l'ensem-5 ble au niveau bas. Un objet de la présente invention est de réaliser une alimentation à courant constant pour l'alimentation à un niveau bas de plusieurs cellules à bascules dans un ensemble semiconducteur intégré monolithique. Un autre objet de la présente invention est de réaliser un dispositif 10 d'alimentation d'un ensemble semiconducteur intégré monolithique comprenant plusieurs cellules à bascules dans lequel on obtient une alimentation sélective à un niveau d'énergie élevé pour plusieurs parties de l'ensemble. Un autre objet de la présente invention est de réduire le coût d'un dispositif de mémoire. 15 D'autres objets caractéristiques et avantages de la présente invention ressortiront mieux de l'exposé qui suit, fait en référence aux dessins annexés à ce texte, qui représentent un mode de réalisation préféré de celle-ci. La figure 1 représente une partie d'un ensemble semiconducteur intégré monolithique utilisant la source d'alimentation unique de la présente invention. 20 La figure 2 représente schématiquement plusieurs parties de l'ensemble reliées à des sources d'alimentations différentes. La figure 3 représente un tracé courant-tension de l'une des cellules à bascules de l'ensemble des figures 1 et 2. La figure 1 représente une paire de cellules de mémoire 10 et 11 du type 25 à bascule. Chacune des cellules à bascules 10 et 11 comprend une paire de transistors 12 et 14 dont les bases de l'une sont reliées aù collecteur de l'autre, de façon bien connue pour obtenir une dispositif à bascule. Le collecteur du transistor 12 est connecté par l'intermédiaire d'une résistance 15 à un conducteur 16. Le collecteur du transistor 14 est connecté 30 par l'intermédiaire d'une résistance 17 au conducteur 16. La cellule 11 est formée de la même façon que la cellule 10 et est connectée de la même façon' au conducteur 16. On doit comprendre que plusieurs cellules du type représenté par les cellules 10 et 11 sont connectées au conducteur 16. Toutes ces cellules sont for-35 mées simultanément sur le même bloc de telle sorte qu'elles ont la même caractéristique dynamique courant-tension. Le conducteur 16 est connecté par l'intermédiaire d'une résistance 18 à une source d'alimentation à tension constante +V. La valeur de la résistance 18 est plusieurs fois celle de l'impédance totale des cellules 10 et 11 lors-40 que le courant est apporté aux cellules par l'intermédiaire de la résistance 69 41866 4 2028333 18. Ainsi, lorsque l'alimentation de potentiel, +V, est connectée par l'intermédiaire de la résistance 18 aux cellules, on obtient une alimentation à courant constant, commune à chacune des cellules 10 et 11. En conséquence, tant que le potentiel venant de l'alimentation de potentiel +V, est appliqué aux 5 cellules 10 et 11 par l'intermédiaire de la résistance 18, un courant très bas mais constant est apporté à chacun des transistors formant chacune des cellules 10 et 11. En conséquence, les transistors de chaque cellule sont maintenus dans l'état bistable auquel ils.ont été placés, l'un d'eux étant conducteur et l'autre étant non conducteur. 10 L'impédance de la résistance 18 est choisie de telle sorte que le courant dans chaque cellule soit au moins égal au courant au point 19 de la courbe de la figure 3. Au point 19 de la figure 3, on fournit un courant suffisant à chacun des transistors dans chacune des cellules 10 et 11 pour maintenir les transistors dans l'état bistable choisi. 15 A ce moment, la réaction entre les transistors de chacune des cellules est suffisante pour maintenir l'impédance de la cellule basse en comparaison de l'impédance de la résistance 18. Un transistor 20 est mis en parallèle sur la résistance 18 entre le conducteur 16 et la source d'alimentation +V. Tant que le transistor 20 est nonmndbc-20 teur, les cellules 10 et 11 reçoivent le courant constant relativement bas provenant de l'alimentation de courant commune. Cependant, chaque fois qu'un signal d'entrée de valeur suffisante est appliqué à la base 21 du transistor 20 à l'aide de l'entrée 22 pour rendre le transistor 20 saturé, la résistance 18 est shuntée. Lorsque le transistor 35 20 est saturé, il n'offre aucune résistance à l'écoulement.du courant vers les cellules 10 et 11 provenant de l'alimentation commune +V. Le courant est alors suffisamment élevé pour chacune des cellules 10 et 11 pour qu'elles soient dans leur état actif ou de fonctionnement, et ainsi, un signal de lecture ou d'écriture envoyé de façon bien connue, entraîne une réponse de la cellule 30 10 ou 11 que l'on interroge ou modifie l'état bistable de la cellule 10 ou 11 s'il s'agit d'un signal d'écriture. Ainsi, on alimente avec un niveau d'énergie relativement bas les cellules 10 et 11 en utilisant la résistance 18 pour produire une alimentation à courant constant commune pour les cellules 10 et 11 à moins que l'on ne doive 35 réaliser une lecture ou une écriture des cellules 10 et 11. Lorsque l'on doit réaliser une interrogation ou une écriture, ce qui nécessite que les cellules soient dans un état, actif, un signal est envoyé à l'entrée 22 qui anène la * saturation du transistor 20 et abouti à shunter la résistance 18. Cela entraîne l'application de l'alimentation commune à tension constante +V aux cellules 40 10 et 11 afin de produire un courant suffisant pour chacune des cellules 10 69 41866 5 2028333 et 11 et les amener à fournir un signal de sortie lorsqu'un signal de lecture ou d'interrogation leur est appliqué ou à modifier l'état bistable lorsqu'un signal d'écriture leur est appliqué. □n doit comprendre que la résistance 18 et le transistor 20 sont fornés 5 sur le mfime bloc comme les cellules 10 et 11. En outre, le transistor 20 est formé en même temps que les transistors 12 et 14 alors que la résistance 18 est formée en même temps que les bases des transistors. Naturellement, les résistances 15 et 17 sont aussi formées en même temps que la résistance 18. Figure 2, on a représenté un ensemble de semiconducteurs intégrés mono-10 lithiques 23 comprenant plusieurs cellules 10 et 11. L'ensemble 23 est divisé an parties 24, 25 et 26, chacune des parties contenant plusieurs cellules à bascule 10 et 11. Chacune des parties 24, 25 et 26 peut être formé sur un bloc séparé ou sur le mfime bloc. Bien que l'ensemble 23 soit représenté comme étant divisé en trois parties, cBtte division n'a qu'un but d'illustration et l'en-15 semble peut comprendre n'importe quel nombre de parties. Chacune des parties 24, 25 et 26 comprend l'une des résistances 18 et l'un des transistors 20 qui sont reliées à l'une des alimentations communes de potentiel +V. Ainsi, chacune des parties 24 -26 de l'ensemble 23 est reliée à l'une des diverses alimentations communes de potentiel +V. 20 En conséquence, tant qu'aucun signal d'entrée n'est fourni à la base 21 de l'un des transistors 20 des parties 24-26 par l'entrée 22, chacune des parties 24-26 se trouvera à son niveau d'énergie bas. Si seulement l'une des cellules de la partie 25 de l'ensemble 23 doit être interrogée, par exemple, alors seul le transistor 20, qui est connecté à la partie 25 de l'ensemble 23, sera 25 saturé par un signal appliqué à la base 21 alors que chacune des deux autres parties 24 et 26 restera à son niveau d'énergie bas. Ainsi, la présente invention ne considère pas seulement la réduction du niveau d'énergie pour plusieurs cellules d'un ensemble semiconducteur intégré monolithique, mais considère aussi la division de l'ensemble en plusieurs par-30 ties, seules les parties dont l'une des cellules doit être interrogée à un moment particulier, étant alimenté avec un niveau élevé. Toutes les autres parties restant au niveau d'énergie bas. On doit comprendre que plus d'une des parties 24-26 peut se trouver à un niveau d'énergie élevé en même temps. Cela dépend des signaux d'entrée. 35 On doit comprendre que chacune des cellules 10 et 11 comprend les circuits supplémentaires nécessaires pour apporter les signaux de lecture et d'écriture à chacune des cellules. Similairement, chacune des cellules doit comprendre une entrée d'adressage en plus du signal d'adressage à l'entrée 22 pour le transistor 20. 40 En utilisant un courant constant pour un état de mémoire au repos, le 69 41866 6 2028333 niveau de courant est maintenu de façon très précise au point 19 dans chaque cellule indépendamment de toute variation de température dans le bloc ou toute variation entre les blocs tels que température ou les tolérances de fabrication normale, par exemple. Ainsi, par exemple, bien que le potentiel dans la 5 cellule puisse varier en fonction de la température, le niveau de courant est maintenu au point 19. Un avantage de la présente invention est qu'elle réduit les nécessités d'énergie pour un ensemble semiconducteur intégré monolithique. Un autre avantage de la présente invention est que l'on n'utilise qu'une source d'alimenta-10 tion unique pour retenir les cellules de mémoire dans leurs états bistables lorsqu'elles se trouvent dans un état de mémoire et pour exciter les cellules lorsqu'elles doivent être dans un état de fonctionnement. Un autre avantage de la présente invention est qu'elle réduit le coût d'un système d'énergie à deux niveaux. 15 Bien que l'on ait décrit dans ce qui précède et représenté sur le dessin, les caractéristiques essentielles de l'invention appliquées à un mode de réalisation préféré de celle-ci, il est évident que l'homme de l'art peut y apporter toutes modifications de forme ou de détail qu'il juge utiles, sans pour autant sortir du cadre d8 ladite invention. 69 41866 7 2028333 REVENBICATIONS 1.- Ensemble semiconducteur intégré monolithique ayant une pluralité de cellules, chacune dt ces cellules étant dans l'un de deux états stables, ayant substantiellement les mSmes caractéristiques dynamiques courant-tension, et 5 pouvant basculer entre l'état actif et l'état de mémoire, caractérisé en ce qu'il comprend une seule source d'alimentation alimentant les cellules selon deux niveaux différents, cette source d'alimentation comprenant un dispositif pour fournir un courant constant relativement faibl8 à chacune des cellules à partir d'une source commune à courant constant pour maintenir chacune des cel-10 Iules dans son état prédéterminé, quand ces cellules sont dans un état de mémoire, et un dispositif pour fournir un courant constant relativement élevé à chacune des cellules à partir d'une source à tension constante quand au moins une des cellules est dans son état actif, permettant un accroisement du niVMQ d'énergie. 15 2,- Ensemble semiconducteur selon la revendication 1, caractérisé en ce que les cellules sont connectées en parallèle à ladite source d'alimentation, en ce que ladite source à courant constant possède une impédance importante par rapport à l'impédance totale de toutes les cellules, et en ce qu'un dispositif est prévu pour shunter ladite impédance importante quand une source à tension 20 constante doit Stre connectée aux cellules pour accroître le niveau d'énergie. 3.- Ensemble semiconducteur selon la revendication 2, earactérlsé en ce que ledit dispositif de shunt comprend un transistor connecté en parallèle sur ladite Impédance Importante et des moyens pour saturer ledit transistor pour 25 shunter ladite impédance importante. 4.- Ensemble semiconducteur selon la revendication 1, dans lequel les cellules sont connectées en parallèle à ladite source d'alimentation, caractérisé en ce que ladite source d'alimentation comprend une source à tension constante, une impédance connectant ladite source à tension constante à chacune des cel-30 Iules, cette impédance étant importante par rapport à l'impédance totale de toutes les cellules pour réaliser la source commune à courant constant connectée à chaque cellule, et un dispositif pour shunter ladite impédance afin de connecter ladite source à tension constante, à chaque cellule et de réaliser la source à tension constante pour chacune des cellules et accroître l'inten-35 sité de courant traversant chaque cellule. 69 41866 8 2028333 5.- Ensemble semiconducteur intégré monolithique ayant une pluralité de cellules, chaque cellule ayant plus d'un état et présentant en combinaison avec les autres cellules une caractéristique dynamique globale courant-tension, caractérisé en ce qu'il comprend une source d'alimentation pour alimenter ledit 5 ensemble semiconducteur, cette source d'alimentation présentant les propriétés d'une source à courant constant à un faible niveau d'énergie et des propriétés d'une source à tension constante à un fort niveau d'énergie. 6.- Ensemble semiconducteur selon la revendication 5, dans lequel les cellules sont connectées en parallèle à ladite source d'alimentation, caractérisé en 10 ce que ladite source d'alimentation comprend une source à tension constante, une impédance connectant ladite source à tension constante à chaque cellule quand on désire avoir un faible niveau d'énergie, cette impédance étant importante par rapport à l'impédance totale de toutes les cellules pour réaliser une source commune à courant constant connectée à chaque cellule, et un dispo- 15 sitif pour shunter ladite impédance quand on désire avoir un fort niveau d'énergie pour connecter ladite source à tension constante à chaque cellule pour accroître l'intensité du courant traversant chaque cellule. 7.- Ensemble semiconducteur selon les revendications 4 ou 6, caractérisé en ce que ledit dispositif de shunt comprend un transistor connecté en parallèle 20 sur ladite impédance entre ladite source à tension constante et les cellules, et un dispositif pour saturer ledit transistor et shunter ladite impédance. 8.- Ensemble semiconducteur intégré monolithique ayant une pluralité de cellules, chaque cellule étant dans l'un de deux états bistables, ayant substantiellement les mêmes caractéristiques courant-tension et pouvant basculer 25 entre l'état actif et l'état de mémoire, caractérisé en ce qu'il comprend une seule source d'alimentation pour alimenter les cellules à chacun de deux niveaux d'énergie différents, ladite source d'alimentation comprenant des moyens, pour maintenir un courant constant prédéterminé dans chaque cellule à partir d'une source à courant constant indépendamment de toute variation de tension 30 dans la cellule, chaque cellule étant ainsi maintenue dans un état prédéterminé quand les cellules sont dans leur état de mémoire.