FR 2047924 A1 19710319 FR 7023106 A 19700623 70 23106 2047924 La présente invention concerne les traducteurs de codes digitaux et, plus particulièrement, un système de détection et de correction d'erreur,- destiné à être utilisé dans ces traducteurs. L'expression "code ternaire à disparité réduite" est utilisée pour expri-5 mer un code ternaire dans lequel seulement des combinaisons de code à disparité nulle ou positive sont utilisées initialement et dans lequel certaines des combinaisons de code à disparité positive sont remplacées subséquemment par leur inverse, dans le but de maintenir à un minimum la disparité accumulée des digits envoyés sur la ligne. A l'extrémité de réception, le "flot" ternaire entrant est 10 découpé en mots de trois digits, et quand on traduit le code ternaire en un code binaire, des mots équivalents à disparités positive et négative engendrent des signaux de sortie identiques. Un système du type ci-dessus a déjà été décrit dans la demande de brevet n° 179 555 déposée le 20.Décembre 1968 par la deman- . deresse. 15 La présente invention a pour objet de proposer un système de détection et de correction d'erreur, destiné à être utilisé dans un traducteur de signaux de code ternaire à disparité réduite, afin de détecter et de corriger les erreurs de digit et les conditions de désynchronisation. Selon l'invention, le système de détection et de correction d'erreur pour 20 traducteur de signaux à code ternaire à disparité réduite, comporte : - une source délivrant un "flot" de signaux de code ternaire ; - des premiers moyens, couplés à la source, pour détecter dans le flot- des séquences de groupes de code ternaire consécutives qui contiennent des caractéristiques à disparité prédéterminée ; 25 - des seconds moyens, couplés à la source, pour calculer les caractéristiques à disparité souhaitée dans les séquences % - des troisièmes moyens, couplés aux premiers et aux seconds moyens, pour comparer la caractéristique à disparité détectée avec la caractéristique à disparité souhaitée, et pour engendrer un signal de commande en réponse à une différence 30 entre les caractéristiques à disparités détectée et souhaitée, afin de régler les seconds moyens destinés à compenser la différence ; - Ses quatrièmes moyens, couplés aux troisièmes moyens, répondant au signal de commande pour engendrer un signal d'erreur. Selon une caractéristique de l'invention, des cinquièmes moyens sont cou-55 plés aux quatrièmes moyens en réponse à m nombre prédéterminé de signaux d'erreur, à l'intérieur d'un intervalle de temps donné, afin de détecter une condition de désynchronisation et d'engendrer un signal de correction. Selon une autre caractéristique de l'invention, tin générateur de signaux d'horloge, couplé à ladite source et aux cinquièmes moyens, permet de commander 40 le fonctionnement du traducteur, ce générateur répondant au signal de correction 70 23106 2047924 2 afin de régler le fonctionnement du générateur de signaux d'horloge pour obtenir le synchronisme. D'autres caractéristiques de l'invention ressortiront de la description . détaillée ci-dessous. Bien entendu la description et le dessin ne sont donnés 5 qu'à titre indicatif et nullement limitatif de l'invention. Les figures 1 (a), 1 (b), 1 (c), illustrent, respectivement, un code ternaire à disparité réduite, reçu correctement, le même code avec une erreur digitale, et le même code avec une perte do synchronisme. La figure 2 représente d'une manière synoptique, les composants principaux 10 d'une extrémité de réception comportant un équipement de traduction de code, et un système de détection et de correction d'erreur, destinés à être utilisés en accord avec les principes de la présente invention. La figure 3 représente le schéma logique du compteur à disparité de mot de la figure 2. 15 . La figure 4 représente le schéma logique du détecteur de séquence de la figure 2. - La figure 5 représente le sohéma logique du comparateur de la figure 2. La figure 6 représente vm schéma logique du compteur différentiel de la figure 2. 20 La figure 7 représente un schéma logique du détecteur d'erreur et un cir cuit de division par trois,de la figure 2. Le type de code ternaire qui est considéré a été simplifié par la nécessité de réduire la disparité accumulée des digits envoyés sur la ligne dans un système à modulation par impulsions codées. 25 Normalement, l'équipement à modulation par impulsions codées fonctionne avec des codes digitaux binaires. Pour réduire la disparité accumulée des codes binaires à. quatre bits, ils sont traduits en codes ternaires à trois bits, de disparité positive ou nulle. Un comptage est fait de la disparité accumulée des digits ternaires envoyés sur la ligne, et quand ce comptage devient excessif, 30 c'est-à-dire qu'il devient +1, et qu'un autre mot à disparité positive doit être transmis, ce dernier mot est inversé, en donnant ainsi un mot à disparité négative. Les mots à disparité nulle ne sont pas affectés par ce processus. A l'extrémité de réception, un compteur réversible est commandé par les digits positifs et négatifs reçus. Bien que la disparité accumulée représente 35 la somme de toutes les disparités de mots précédentes, il y a certaines séquences courtes qui, quand elles sont reçues, permettent de déterminer l'état correct de ce compteur. Le tableau I montre l'amplitude et le signe possible de la disparité accumulée sur la ligne quand les disparités de deux mots consécutifs à la disparité non nulle, sont connues, en supposant que les mots ternaires 40 sont correctement "cadrés". L'interposition de mots à disparité nulle entre des 70 23106 2047924 2 mots à disparité non nulle., n'affecte pas le tableau X. On doit remarquer que les signes + et - du tableau I peuvent être interchangés, TABLEAU I 5 Premier mot à disparité non nulle. Mot suivant à disparité non nulle. Etat prévu du compteur différentiel Tx ' — +1 ±3 •±2 +3 +2 +1 -KL -1 +1 -1 -1 -2 -2 -3 -3 42 +3 +3 +2 +2 +1 +1 -1 -1 +1 -2 -2 -1 -3 -3 -2 +3 ±3 s +2 s +1 -1 -1 +1 ±2 -2 r> — -1 +1 -3 ' -3 -2 -1 10 15 20 25 Note : les séquences avec les états marqués ne peuvent pas se produire avec des mots "cadrés" correctement. Certaines séquences de groupes de codes ternairës permettent de déterminer 30 uniquement la disparité de la ligne. Une telle séquence représente un mot à disparité unitaire d'un certain signes suivi par un mot à disparité unitaire du signe opposé. Par exemple, si un mot avec une disparité +1 est reçu, la disparité accumulée au commencement eu mot doit avoir été négative (ou bien -1 serait envoyé), et la disparité à la fin du mot ne peut pas être plus positive que +1. 35 Si un mot à disparité -1 est maintenant reçu, la disparité accumulée au commencement du mot doit avoir été positive et est, en fait, +1, et ainsi, à lr, fi> du mot, elle devient -1. Des mots à disparité nulle se produisant entre deux • mots à disparité unitaire, n'affectent pas cet argument. De. là on peut dire que deux mots successifs à disparité unitaire, de signe opposé, permettent de régler 70 5 10 15 20 25 30 35 40 23106 2047924 * le compteur différentiel à "un" avec le signe c".u dernier mot à disparité unitaire. Si supposant que le récepteur est en synchronisme correct on peut voir que, en l'absence d'erreur digitale, le compteur différentiel est en accord avec cett'-vérification chaque fois que cela se produit, voir la figure 1 (a), pour un;; séquence typique. Toutefois, toute erreur simple entre vérifications provoque un défaut de la dernière vérification, et il en est do même avec tous les groupes d'erreurs qui changent la disparité accumulée. Ainsi, pour des erreurs digitales pilotes, il est nécessaire de détecter des séquences appropriéas de mots d'entrée qui permettent de définir l'état du compteur différentiel, de comparer ensuite l'état espéré du compteur différentiel avec son état actuel, et s'il diffère, de régler le compteur différentiel à l'état espéré,, tout en délivrant un signal de sortie d'erreur. Ces vérifications se produisent tr^s fréquemment. Cette technique peut être utilisée pour le contrôle d'erreur quel que soit le procédé utilisé pour trouver le synchronisme des mots. Dans la figure 1 (b) il est représenté la séquence de la figure 1 (a) avec une détection d'une erreur digitale. Si les vérifications ci-dessus sont réalisées quand le traducteur de réception est désynchronisé, la vérification se net en faute fréquemment, une fois tous les huit mots, dans un "flot" ternaire typique. De plus, cette condition persiste pendant tout le temps que la condition de désynchronisation persiste. Ainsi, on peut faire une distinction entre les erreurs digitales et la perte de synchronisme par la fréquence et la durée des erreurs provoquées par la condition de désynchronisation. La figure 1 (c) représente la séquence de la figure 1 (a) avec des erreurs se produisant à la suite des conditions de désynchronisation. La-figure 2 représente les éléments de base d'un traducteur d'extrémité de réception, dans lequel les codes ternaires à disparité r.éduite, reçus en provenance de la ligne, sont convertis en codes linéaires à quatre bits. L'entrée du régénérateur terminal 20 est constituée par le signal d'horloge à la fréquence de ligne et le code ternaire qui est représenté par deux flots binaires T+ et T-. La fréquence de ligne de l'horlojpest divisée par trois, dans un circuit de division d'horloge 21, afin de définir les périodes de digit ternaire, et multipliée par quatre, dans ton circuit multiplicateur 22, pour délivrer un signal d'horloge à la fréquence de bit, afin de commander l'enregistreur à décalage de sortie (convertisseur 25, parallile-série) et l'équipement suivant. Les flots binaires ?.'+ et T- sont envoyés dans l'enregistreur à décalage d'entrée (convertisseur 23, série-parallèle) et les signaux de sortie parallèles sont appliqués à un traducteur 24 ^ ternaire-binairea qui engendre des digits binaires en parallèle,, Une fois pour chaque mot, le signal de sortie binaire correct apparaît et est envoyé dans le convertisseur parallèle-série 25, à partir duquel le flot binaire série est délivré. Les si«3oaux de sortie T+ et T- du régénérateur 20, sont également envoyés 70 23106 5 2047924 à un compteur 26, à disparité de mot, qui est ramené à son état initial au commencement de chaque mot et, à la fin du mot, il délivre les signaux de sortie ✓ ^ •!" "4" appropries si la disparité du mot est +1, -1 ou - 2 ou bien -j. Ces signaux de sortie sont mis en mémoire dans le détecteur de séquences 27, et commutés pour 5 engendrer un signal do sortie "vérification" +1 pour une disparité -1, suivie par une disparité -1. Un signal d'entrée -2 ou ~J> au détecteur 27 termine une séquence. Ces signaux de sortie de vérification sont envoyés au comparateur 28. Un compteur différentiel 2?, à huit états (c'est-à-dire à trois étages), commandé à partir des sorties T+ et T-, du régénérateur 20, est identique au compteur de 10 transmission. L'état de ce compteur est également envoyé au comparateur 28. Si un signal d'entrée "vérification" +1 est ieçu par le comparateur 28, et si la disparité accumulée, selon le compteur différentiel 29, est +1, il n'y a pas d'autre action à prendre. Si,toutefois, l'état de compteur 29 n'est pas +1, le compteur 29 est amené à +1 par un signal de sortie sur la ligne de sortie "ré-15 glage" +1 du comparateur 28. Un processus similaire est assuré par ion signal "vérification" -1. Les impulsions de réglage sont combinées dans une porte du type "ET "Inverse" appelée communément NAîïD, dans un détecteur de fréquence d'erreur 30, afin de délivrer une indication d'erreur digitale. Le détecteur 30 détecte un nombre donné d'erreurs de digits dans un intervalle de temps pré-20 déterminé, avant d'engendrer un signal d'erreur indiquant une condition de désynchronisation. Si la fréquence d'erreurs dépasse 16 pour 4.800 mots, le signal d'erreur délivré par le détecteur 30 commande le circuit 21 de division par trois, pour une division par quatre pendant un cycle,en changeant ainsi la phase du circuit 21 par rapport au signal de ligne. Ceci est répété si nécessaire, 25 afin d'établir la condition de synchronisme correct. Le compteur de disparité de mot 26, sur la figure 2, est représenté plus en détail sur la figure 3• Les références positives T+ sont comptées dans un enregistreur à décalage à quatre états (g'est-à-dire à doux étages) constitué par des bascules 31 et 32. Les impulsions T+ pénètrent dans les bascules 31 e"t 32, 30 par l'intermédiaire d'une porte 33> du type NI, sous la commande des impulsions d'horloge.de ligne inversées. De la mnine manière, les impulsion?.; pénètrent dans l'enregistreur à décalage par l'intermédiaire de la porte NI 34, constituée par - les bascules 35 et 3^. La porte 37 ô-u type NAND et la porte 38, du type NI, reçoivent l'un des signaux de sortie (sortie Y de la figure 7) du circuit 21 de 35 division par trois et engendrent des impulsions pour "effacer" les bascules 31, 32, 35 et 36 à la fin de chaque mot. Le détecteur de séquence 27, figure 2, est représenté sur la figure 4. Des portes 40 à 48, du typw NMD, répondent à tous les comptages possibles de disparités différentes aux sorties des bascules 31, 32, 35 et 36, afin Je déterminer 40 la disparité globale et la. polarité de disparité de chaque groupe de codes ter- 70 23106 2047924 6 10 15 20 25 30 35 naires. Les portes 40 à 48, du type NAM), délivrent des signaux de sortie logi-" " ' " 'M vos et une marque né- „ ------ . - - . - . Lu type NAND, égal à "ion"; pour deux marques négatives et une marque positive, ou bien pour une marque négative et zéro marque positive, le signal de sortie -1, délivré par la porte 47, du type NAÎID, est égal à "un" ■ nour deux marques positives et zéro marque négative, ou bien pour deux marques négatives et zéro marque positive, les signaux *t* "t* de sortie -f:ou -3, délivrés par la porte 44, du type NMD, sont égaux à "un", les bascules 49, 50 et 51 du type JX sont cadencées à la fin du mot par le signal de sortie délivré par la porte 80, du type NAND, et la porte 8l, du type NI. La porte 80, du type NAND, est commandée par le signal de sortie X du circuit 21, figure 7, et le signal d'horloge de ligne inversé. La bascule 49 délivre un signal de sortie Q - 1 si un mot +1 a été reçu et y est enregistré, et la bascule 51 délivre une sortie Q = --1 si un mot -1 a été reçu et y est enregistré. Les •4* deux bascules 49 et 51 sont conditionnées à Q = 0 si le mot - 2 ou - 3 est reçu. La bascule 50 .indique le signal" du dernier mot de disparité reçu et enregistré. Quand les bascules 49 et 51 ont Q. = 1, un signal de sortie "vérification" +1 ou "vérification" ~1 est délivré à partir de 1'une des portes 52 ou 53, du type NAND, selon l'état de la bascule 50. Les signaux de sortie des portes 52 et 53, du type NAND, sont appliqués au comparateur 28 de la figure 2, représenté plus en détail sur la figure 5- On considère tout d'abord la formation d'un signal "réglage" +1 provenant des portes 54 et 55, du type NAND. Celles-ci sont couplées croisées et les entrées DC^, DCq et DC_ de la porte 55» du type NAND, sont toutes "un" seulement si le compteur différentiel 29 de la figure est dans l'état +1. Le fonctionnement détaillé du compteur 29 est décrit ci-dessous, en référence à la figure 6. Si 1'une de ses sorties est"zéro", quand l'impulsion x-epére est un,car "elle e;-:tdélivrée par la porte 82 du type NON, commandée par la sortie de la porte 83 du type NAND, qui, à son tour, est commandée par la sortie de la porte 84 du type NON et la sortie Z du circuit 21 de la -figure 7, la sortie de la porte 54> du type NAND, passe à zéro en réglant ainsi le compteur à l'état +1. Par suitu du couplage croisé des portes, l'impulsion "réglage" +1 dure pondant toute la longu do l'impulsion repère. Les portes 56 et 57, tdu type NAND, fonctionnent d'une manière similaire pour le côté réglage -1. Les lignes de réglage sont combinées dans la porte 58, du type NAND, figure 7, pour donner des impulsions d'erreur de digit. Le compteur différentiel 29, qui compte la disparité accumulée dans les signaux de ligne entrants, est représenté sur la figure 6. c'est vin compteur synchrone classique, réversible, à trois étages, constitués par trois bascules 60, 6l et 62. Quand T+ est "un", le compteur 29 compte dans une direction 70 23106 ? 2047924 positive, et quand T- est "un", il compte dans une direction négative. Quand à la fois T+ et T- sont "zéro"le compteur 29 ne change pas d'état. Les deux impulsions T+ et T- sont appliquées au premier éta^e par l'intermédiaire de la porte 63, du type NAND, et sont cadencées dans la bascule 60 par le signal d'hor-5 loge de ligne à la fréquence de bit, appliqué à la porte 64, du type NAND. Les impulsions T+ sont appliquées à la bascule 6l, par l'intermédiaire d'une porte 65a, du type NAND, en même temps qu'à la sortie de la bascule 60 et sont cadencées dans la porte 66, du type NAND, Les impulsions T~- sont traitées de la même manière par les portes 65b et 60, du type NAND. Les mêmes processus se 10 poursuivent pour le troisième étage avec les portes 67a, 67b et 68, du type NAND. La porte 69, du type NAND, est nécessaire pour s1 assurer que le dernier étage du compteur 29 compte par huit et non par cinq. Le signal d'entrée "réglage" +1, provenant du comparateur 28, est appliqué directement à l'entrée "un" des bascules 6o,6l et 62 et le signal d'entrée 15 "réglage" -1 provenant du comparateur 28, est appliqué directement à l'entrée "zéro" des bascules 60, 6l et 62,de telle sorte que le compteur 29 peut être réglé par le signal de sortie "un", sur la position "réglage" afin d'ajuster le compteur pour compenser la différence entre le signal de sortie du détecteur 2J et de «ortie le signal/du compteur 29, et ainsi corriger les erreurs de digit. 20 Le compteur 29 est--connecté au troisième étage du régénérateur 20, formant un enregistreur à décaisse d'entrée, pour permettre des temporisations dues au "repérage" du compteur 26 de disparité de mot, du détecteur de séquence 27 et du comparateur 28. Le détecteur de fréquence ou. de rapport d'erreur 30, de la figure 2, est 25 représenté plus en détail sur la figure 7; il est constitué essentiellement par un compteur de modulation à cinq étages, constitué par une série de cinq bascules 70 à 74, dont le dernier étage indique la condition de désynchronisation. Le compteur est ramené à soir état initial tous les 4.800 mots par une source 85, pour effacer les erreurs de ligne ou de digit. Si 16 erreurs de digit sont 30 reçues en provenance de la porte 58, du type NAND, entre des impulsions de retour à l'état initial provenant- de la source 85, la dernière bascule 74 change d'état pour indiquer une condition de désynchronisation et ouvre la porte 75s du type NAND, qui permet au circuit 21 de division par trois de diviser par quatre. Le circuit de division par trois 21, est constitué par deux bascules 76 35 et 77, du type JK, dont le quatrième état est détecté par une porte 78, du type NI. Quand la porte 78, du type NI, est ouverte, une impulsion de retour à l'état initial est appliquée au compteur de rapport d'erreur digitale, en ramenant ainsi à son état initial le compteur, même quand la période de 4.800 mots n'a pas été terminée. La variation momentanée de la division du signal d'horloge de ligne 40 amène la fréquence d.'horloge de mot à glisser de -un bit. Ce retour à l'état 70 23106 2047924 8 initial par l'intermédiaire de la porte 78, permet au compteur de fréquence ou de rapport d'erreur, de revenir au synchronisme, par suite du "glissement* introduit dans le signal d'horloge de fréquence de mot» Si le retour à l'état initial du compteur de fréquence ou rapport d'erreur n'atteint pas le synchronis-5 me, un nouveau groupe de 16 erreurs est détecté et le compteur de rapport ou fréquence d'erreur est ramené de. nouveau à son état initial pendant qu'un autre glissement de un, bit est introduit dans le signal d'horloge de fréquence de mot. La signal de commande de glissement et le signal d'erreur indiquant une perte de synchronisse sont présents à la sortie "zéro" de la bascule 7^. Le signal 10 d'horloge de ligne à la fréquence de bit commande les bascules 76 et 77, et met en cadenoe la porte 79, du type NAM), pour, engendrer le signal de sortie requis La sortie Y est dérivée de la sortie "zéro" de la bascule 77* ot la sortie Z est dérivée de la sortie "un" de la bascule j6. Chacune des sorties X,Y, Z présente le tiers de la fréquence d'horloge de ligne d'entrée. Ces signaux de sor-15 tie présent ant des phases différentes correspondant à trois impulsions successives de l'horloge de ligne d'entrée, sont utilises pour commander le fonctionnement du détecteur de séquence 27 du compteur de disparité de mot 26, et du comparateur 28, respectivement, et engendrent le signal d'horloge de mot. Bien que les principes de la présente invention aient été décrits ci-dessus 20 en relation avec vin exemple particulier de réalisation, on comprendra clairement que ladite description est faite seulement à titre d'exemple et ne limite pas la portée de l'invention. 70 23,06 2047,24 S REVENDICATIONS 1. Système de détection et de correction d'erreur pour traducteur de signaux de code ternaire, à disparité réduite, caractérisé en ce qu'il comporte : - line source délivrant un "flot" de signaux de code ternaire ; 5 - des premiers moyens, couplés à la source, pour détecter dans le flot les séquences de groupes de codes ternaires consécutives qui contiennent des caractéristiques de disparité prédéterminée ; - des seconds moyens, couplés à la source, pour calculer les caractéristiques de disparité souhaitée des séquences ; 10 - des troidèmes moyens, couplés aux premiers et seconds moyens, pour comparer les caractéristiques à disparité détectée avec les caractéristiques à disparité souhaitée, et pour engendrer un signal de commande en réponse à une différence entre les caractéristiques à disparités détectée et souhaitée, afin de régler' les seconds moyens pour compenser ladite différence ; 15 - des quatrièmes moyens, couplés aux troisièmes moyens, répondant aux signaux de commande afin d'engendrer un signal d'erreur. 2. Système selon la revendication 1, caractérisé en ce que les premiers moyens comportent : -- des cinquièmes moyens, couplés à la source, pour compter séparément les digits 20 de chaque disparité se produisant dans un groupe de codes ternaires i - des premiers moyens logiques, couplés aux cinquièmes moyens, répondant aux différentes combinaisons possibles de comptage de disparité pour déterminer la disparité totale, et la polarité de disparité de chaque groupe de codes ternaires; - des sixièmes moyens, couplés aux premiers Moyens logiques, pour mettre en mé-25 moire la disparité totale et la polarité de disparité; - des septièmes moyens, couplés aux premiers moyens logiques,- pour mettre en mémoire la polarité de disparité du groupe de codes ternaires précédent ; - des seconds moyens logiques, couplés' aux sixièmes et aux septièmes moyens, répondant à l'état des sixièmes et septièmes moyens, afin de délivrer deux si- 30 gnaux dont l'un indique la caractéristique de disparité souhaitée, d'une certaine polarité, et l'autre indique la caractéristique de disparité détectée, de polarité opposée, l'un des deux signaux: délivrés étant déterminé par les états - relatifs des sixièmes et septièmes moyens. 3. Système selon la revendication 1, caractérisé en ce que les seconds 35 moyens comportent : - un compteur digital différentiel,couplé à la source, pour compter les digits desdits flots, le comptage du compteur augmentant pour des digits d'une certaine polarité de disparité, et le comptage du compteur diminuant pour des digits de polarité de disparité opposée ; 40 - des huitièmes moyens, couplés aux troisièmes moyens et au compteur pour modifier 2047924 70 23106 10 le comptage du compteur, en réponse au signal de commande. 4. Système selon la revendication 1, caractérisé en ce que les troisièmes moyens comportent des troisièmes moyens logiques, couplés aux premiers et aux-seconda moyens, répondant au signal ùe sortie des premiers moyens et au signal 5 de sortie des seconds moyens, pour engendrer séparément, comme signal de commande, deux signaux de sortie dont 1'un est déterminé par la nature de la différence entra le signal de sortie des premiers moyens et le signal de sortie des seconds moyens. 5. Système selon la revendication 1, caractéx'isé en ce qu'il comporte en 10 oxitre des cinquièmes moyens, couplés aux quatrièmes moyens, répondant à un nombre prédéterminé de signaux d'eirreur compris à l'intérieur d'un intervalle de temps prédéterminé pour détecter une condition de désynchronisation et engendrer un signal de correction. 6. Système selon la revendication 5, caractérisé en ce qu'il comporte en 15 outre un générateur de signaux d'horloge, couplé à la source et aux cinquièmes moyens, pour commander le fonctionnement du traducteur, le générateur de signaux d'horloge répondant au signal de correction pour régler son fonctionnement afin d'obtenir le synchronisme.