FR 2029799 A1 19701023 FR 7003371 A 19700130 70 03371 1 2029799 La présente invention concerne un élément de mémoire électrique comportant au moins deux composants commandés qui sont l'un conducteur et l'autre bloqué en opposition de phase, en fonction de l'état de charge de deux capacités en parallèle avec leurs circuits de commande. Selon une 5 particularité essentielle de l'invention, un circuit de charge et un circuit de décharge sont prévus pour chacune de ses capacités de mémoire qui sont ainsi chargées par des impulsions d'horloge périodique, puis se déchargent de nouveau ou demeurent chargées selon leur état de charge initial. L'élément de mémoire selon l'invention est essentiellement 10 destiné à la mémorisation d'informations numériques et se prêtent avantageusement à la constitution par exemple de mémoires et de registres dans tous les types de circuits numériques. Par rapport aux éléments de mémoire connus, l'élément de mémoire selon l'invention se caractérise notamment par sa vitesse élevée de basculement entre ses deux états possibles, lors d'une variation de 15 l'information à mémoriser. Un autre avantage de cet élément de mémoire réside dans sa consommation extrêmement faible en fonctionnement. Ce comportement résulte en particulier de ce que l'élément de mémoire n'absorbe une puissance que pendant la Charge de la capacité de mémoire et que les pertes ohmiques sont très faibles grâce à la constitution entièrement nouvelle de cet élément, 20 le renouvellement constant des états de charge des capacités de mémoire par les impulsions d'horloge périodique assure en outre la conservation de l'information mémorisée pendant un temps pratiquement illimité. L'entrée d'une information dans l'élément de mémoire selon l'invention s'effectue simplement. "One ou les deux capacités de mémoire sont 25 portées une seule fois à un état de charge donné, selon l'information à mémoriser, et rendent ainsi conducteurs ou bloqués les composants dont les circuits de commande sont en parallèle avec lesdites capacités. L'entrée d'une information dans une capacité de mémoire de l'élément selon l'invention peut s'effectuer par exemple quand le circuit de décharge de l'autre capacité de mémoire 30 est actif. Diverses variantes sont possibles pour la relation temporelle des impulsions d'horloge. La position temporelle des impulsions doit toutefois généralement être choisie de façon à produire d'abord la charge" ou le complément de charge, puis le cas échéant la décharge d'une capacité de mémoire, le 35 phénomène de charge et de décharge de l'autre capacité de mémoire ne se produisant qu'après la réouverture du circuit de décharge de la première capacité. Dans le cadre de cette condition fondamentale, il est possible de 70 03371 2 2029799 fixer d'une façon quelconque la position temporelle relative des impulsions d'horloge. Il est par exemple particulièrement favorable de décaler les diverses impulsions de façon que deux impulsions successives soient toujours séparées par un certain intervalle. Une autre possibilité consiste 5 à adopter une même origine pour les impulsions qui font agir les circuits de charge et de décharge d'une capacité, l'impulsion de commande de la charge étant toujours plus courte que l'impulsion d'horloge de commande de la décharge. Dans le cas d'une telle position temporelle des impulsions d'horloge, des dispositions de circuits doivent assurer dans l'élément de 10 mémoire selon l'invention qu'en présence des impulsions de charge et de décharge, la charge de la capacité de mémoire considérée se produit toujours en premier et sa décharge éventuelle ne commence qu'à l'instant où seule 11 impulsion de commande du circuit de décharge demeure. Pour être complet, il faut souligner que les- impulsions d'horloge pour chacun des circuits de 15 charge et de décharge sont prélevées sur des sorties distinctes d'un générateur d'horloge, puis transmises par des fils distincts aux entrées correspondantes de l'élément de mémoire selon l'invention, La commande des phénomènes de charge et de déeharge dans l'élément de mémoire selon l'invention s-'effectue par exemple en prévoyant 20 dans les circuits de charge et/ou décharge de chaque capacité de mémoire des portes qui sont ouvertes par les impulsions d'horloge appliquées à leurs entrées de commande. Les deux composants commandés, fonctionnant en opposition de phase, sont reliés de façon que le circuit de décharge de chaque capacité de mémoire, en parallèle avec le circuit de commande d'un composant, passe 25 par le circuit de courant de l'autre composant.•Le "circuit de courant" désigne le trajet du courant dans leœnposant commandé qui s'ouvre ou se bloque sous l'influence de la tension appliquée au circuit de commande du composant considéré. Selon une réalisation particulière de l'invention, les 30 circuits de charge et de décharge de chaque capacité de mémoire comportent chacun une porte. Chaque composant commandé est par exemple en série avec deux portes, entre les bornes d'une source de tension continue qui, délivre les courants nécessaires à la charge des capacités-de mémoire. L'électrode de commande de chacun des deux composants commandés fonctionnant, en-opposition 35 de phase est reliée au point de connexion des deux portes qui sont en série avec l'autre composant. 70 03371 3 2029799 Dans un autre exemple de réalisation de l'invention, les circuits de charge et de décharge de chaque capacité de mémoire comportent de nouveau une porte chacun. Chaque porte située dans le circuit de charge d'une capacité de mémoire est toutefois reliée à une sortie du générateur'd'horloge, 5 de façon que les impulsions d'horloge commandant la porte soient appliquées par cette dernière à la capacité de mémoire considérée, sous forme de tensions de charge. Dans cet exemple de réalisation, les courants de charge des capacités de mémoire ne sont donc pas délivrés par une source de tension continue, mais par le générateur d'horloge. 10 Les composants commandés fonctionnant en opposition de phase dans l'élément de mémoire selon l'invention sont par exemple dès transistors, et notamment des transistors à effet de champ. Grâce à leurs résistances d'entrée élevées, ces derniers présentent notamment l'avantage de permettre 1'utilisation de leurs capacités d'entrée, c'est-à-dire des capacités entre 15 les électrodes et le substrat semi-conducteur, comme capacités de mémoire. Il en résulte une constitution particulièrement simple de l'élément de mémoire selon l'invention, qui permet notamment la production dudit élément sous forme de circuits intégrés. Les structures de ces transistors sont parcourues par de 20 brèves intensités très faibles, uniquement pendant la charge ou la décharge des capacités de mémoire, et peuvent donc être très petites par suite de la faible dissipation résultante, de sorte que les capacités de mémoire ont une valeur extrêmement faible et permettent ainsi un temps de commutation particulièrement court d'un.état à l'autre d'un élément de mémoire constitué par 25 des transistors à effet de champ. De même que les composants commandés fonctionnant en opposition de phase, les portes sont constituées de préférence par des transistors, et notamment des transistors à effet de champ, dont les électrodés de commande sont alimentées par les impulsions d'horloge correspondantes et dont les 30 circuits émetteur-co]]ecteur ou les circuits de courant situés entre la-source et le drain sont insérés dans les circuits de charge ou de décharge des deux mémoires de capacité. D'autres objets et avantages de 1'invention seront mieux compris à l^aide de la description détaillée ci-dessous et des dessins 35 annexés Sur lesquels : - les figures 1 à 3 représentent trois exemples de réalisation de l'élément de mémoire selon l'invention; 70 03371 2029799 - la figure 4 représente le schéma de principe d'un composant actif, avantageusement utilisable pour la constitution d'un élément de mémoire selon l'invention; et - les figures 5 et 6 représentent deux possibilités de relation 5 temporelle des impulsions d'horloge et la variation des tensions qui s'établissent aux bornes des capacités de mémoire et constituent simultanément les signaux de sortie de l'élément de mémoire selon l'invention. L'élément de mémoire représenté à la figure 1 est constitué par les transistors à effet de champ 1 à 6. Les transistors 1 et 2 représen-'10 tent les deux composants commandés, fonctionnant en opposition de phase et dont les capacités d'entrée, comprises entre l'électrode de commande et le substrat semi-conducteur, sont utilisées comme capacités de mémoire. Les autres transistors 3 à 6, en série deux à deux avec les transistors 1 et 2, constituent les portes. Leurs électrodes de commande sont reliées chacune à 15 une sortie d'un générateur non représenté à la figure 1 et délivrant les impulsions d'horloge 0 3 à 0 6. Gomme le montre la figure 1, l'électrode de commande du transistor 1 est reliée au point 8 de connexion des deux transistors 4 et 6, tandis que l'électrode de commande du transistor 2 est reliée au point 7 de connexion des deux-transistors 3 et 5, en série avec 20 le transistor 1. Par suite de ce couplage en croix de composants commandés, le circuit de décharge d'une capacité de mémoire en parallèle avec le circuit de conmande d'un transistor passe toujours par l'autre transistor. Les courants nécessaires à la charge des capacités de mémoire sont délivrés par une source de tension 9, entre les bornes de laquelle se 25 trouvent les montages en série des transistors 1, 3 et 5 ou 2, 4 et 6. Les signaux de sortie sont les tensions et U^gj prélevées sur l'élément de mémoire représenté, entre les points 7 ou 8 et la masse du montage, et identiques aux tensions aux bornes des capacités de mémoire, en parallèle avec les circuits de commande des transistors 1 et 2. 30 La figure 2 représente un autre exemple de réalisation de l'élément de mémoire selon l'invention. Trois transistors à effet de champ I, 3 et 5 ou 2, 4 et 6 sont de nouveau en série. Les transistors 1 et 2 sont de nouveau les composants commandés, fonctionnant en apposition de phase, tandis que les transistors 3 a 6 sont utilisés comme portes, que les impul-35 sions d'horloge 0 3 à 0 6 appliquées à leurs électrodes de commande font passer de l'état bloqué à l'état conducteur. Une source de tension continue, qui délivre les courants de charge des capacités de mémoire comme la source 9 70 03371 5 2029799 du montage représenté à la figure 1, est inutile dans cet exemple de réalisation. La charge des capacités de mémoire s'effectue directement dans ce cas par les impulsions d'horloge 0 5 et 0 6. L'élément de mémoire de la figure 2 présente notamment par 5 rapport à celui de la figure 1 l'avantage de réduire notablement le nombre de fils de connexion à raccorder, par suite de la suppression de la source d'alimentation 9. Pour être complet, il faut souligner encore que toutes les impulsions d'horloge, de même que dans le montage de la figure 1, sont rapportées à un point déterminé du montage, au potentiel de masse par exemple, 10 et que les substrats semi-conducteurs des transistors 1 à 6 sont de préférence aussi reliés à ce point. La figure 3 représente une variante de l'élément de mémoire de la figure 2. Chacun des deux transistors 1 et 2 est réuni avec le transistor 3 ou 4 en série pour former un transistor unique à deux électrodes 15 de commande 13 et 14 ou 15 et 16. Le rôle des électrodes de commande 14 et 16 correspond à celui des électrodes de commande des transistors 1 et 2. Les impulsions d'horloge 0 3 et 0 4 commandant les circuits de décharge sont appliquées aux électrodes de commande 13 et 15. La figure 4 représente le schéma de principe d'un tel transistor à effet de champ à deux électrodes 20 de commande qui, par raison de simplicité, sera appelé ci-dessous "transistor à effet dè champ à double grille". Le transistor est constitué par exemple par un substrat semiconducteur 17 dont une face comporte trois régions 18, 19 et 20 de type opposé à celui du matériau semi-conducteur voisin. Les régions 18 et 20, fonctionnant 25 en source ou drain après le branchement de ce composant, sont munies chacune d'une électrode 21 ou 22. La région médiane 19, ne comportant pas de connexion extérieure, sert simultanément de source et de drain. Une couche isolante 23, recouvrant une face du substrat semi-conducteur 17, porte deux électrodes de commande 24 et 25, qui permettent d'influencer les circuits de courant entre 30 les trois régions 18, 19 et 20. Les électrodes 24 et 25 correspondent ainsi aux électrodes 13 et 14 ou 15 et 16 des deux transistors 11 et 12 représentés à la figure 3. L'emploi de transistor à effet de champ à double grille ne se limite évidemment pas à l'élément de mémoire selon l'invention représenté à 35 la figure 2. De tels transistors sont également utilisables dans, le montage de la figure 1, à la place des transistors 1 et.3 ou 2 et 4, 70 03371 6 2029799 La figure 5 représente une relation temporelle possible des diverses impulsions d'horloge et le comportement temporel résultant des signaux de sortie. Les impulsions d'horloge 0 3 et 0 4 sont décalées dans le temps, de façon qu'une seule impulsion agisse à tout instant donné. La représentation 5 correspond à l'hypothèse suivante : la polarité des transistors et celle des éventuelles sources d'alimentation sont choisies de façon que des signaux négatifs fassent passer les portes et les composants commandés fonctionnant en opposition de phase de l'état bloqué à l'état conducteur. Les tensions aux bornes des capacités de mémoire sont donc, de même que les impulsions d'horloge, 10 négatives par rapport au potentiel zéro. Les courbes a des tensions de sortie sont valables dans le cas où, par suite de l'information mémorisée, le transistor 1 est bloqué et le transistor 2 conducteur, dans les montages des figures 1 et 2 par exemple, ce qui suppose que la capacité de mémoire en parallèle avec le circuit de commande du transistor 1 est déchargée et la capacité de mémoire 15 en parallèle avec le circuit de commande du transistor 2 est chargée. La tension de sortie U. apparaît au point 7 du montage; par suite des courants de fuite de A/ la capacité de mémoire en parallèle avec le circuit de commande du transistor 2, elle tombe de sa valeur de consigne U à une valeur inférieure, entre deux impulsions d'horloge 0 5, puis reprend sa valeur de consigné U à l'instant de l'impul-20 sion 0 5 suivante qui complète la charge de cette capacité en parallèle avec le transistor 2. Le circuit de décharge de cette capacité de mémoire, commandé par l'impulsion d'horloge 0 3 faisant suite à l'impulsion 0 5, ne peut pas agir car le transistor 1, également inséré dans ce circuit, est bloqué par l'information mémorisée. L'état de charge de la capacité de mémoire en parallèle avec le circuit 25 de conanande du transistor 2 est ainsi conservé aussi pendant l'impulsion d'horloge 0 3. L'impulsion d'horloge 0 6 suivante produit la charge de la capacité de mémoire en parallèle avec le circuit de commande du transistor I, de sorte que la tension U^g au point & prend également la valeur U. L'impulsion d'horloge 04 branche toutefois le circuit de décharge de cette capacité. Le transistor 2, 30 également inséré dans ce circuit de décharge, étant ouvert aussi par suite de l'information mémorisée, la tension U^g s'annule de nouveau pendant la durée de l'impulsion d'horloge 0 4. Les courbes b représentènt la variation temporelle des tensions de sortie pour le second état possible de l'élément de mémoire selon 35 l'invention, dans lequel le transistor 1 est conducteur et le transistor 2 bloqué, c'est-à-dire que la capacité de mémoire en parallèle avec le circuit de commande du transistor 1 est chargée et la capacité de mémoire en parai— 70 03371 7 2029799 lèle avec le circuit de commande du transistor 2 est déchargée. Les impulsions d'horloge produisent simplement dans ce cas une brève charge de la capacité de mémoire en parallèle avec le circuit de commande du transistor 2, car l'impulsion 0 3 suivante la décharge toujours de nouveau. La tension de 5 sortie U.7 n'atteint que passagèrement la valeur U et s'annule de nouveau A / pendant la durée de l'impulsion d'horloge 0 3. L'impulsion d'horloge 0 6 produit la charge de la capacité de mémoire en parallèle avec le circuit de commande du transistor 1 et l'impulsion suivante 0 4, qui commande le circuit de décharge de cette capacité, ne peut pas agir car le transistor 1, également 10 inséré dans ce circuit de décharge, est bloqué dans ce cas. La figure 6 représente une autre possibilité de relation temporelle des impulsions d'horloge, particulièrement avantageuse dans le cas des réalisations des figures 2 et 3. Les impulsions de charge et de décharge d'une même capacité de mémoire, c'est-à-dire les impulsions 0 5 15 et 0 3 ou 0 6 et 0 4, commencent toujours au même instant, ce qui permet une constitution particulièrement simple du générateur d'horloge. Comme le montre la figure 6, les impulsions d'horloge 0 3 ou 0 6 commandant les circuits de décharge ont une durée plus grande que celle des impulsions produisant la charge des capacités. 20 Dans la réalisation représentée à la figure 2 par exemple, la capacité de mémoire en parallèle avec le transistor 2 est ainsi chargée en présence des impulsions 0 5 et 0 3, tandis que le courant de charge circule dans le transistor 5 et le cas échéant les transistors 1 et 3, lorsque le transistor 1 est conducteur par suite de l'information mémorisée. 25 Après la fin de l'impulsion 0 5, le circuit de décharge de la capacité de mémoire en parallèle avec le circuit de commande du transistor 2 continue à agir jusqu'à la fin de l'impulsion d'horloge 0 3, de sorte que ladite capacité peut se décharger si le transistor 1 est conducteur par suite de l'information mémorisée. Des considérations analogues sont valables pour la 30 capacité de mémoire en parallèle avec le circuit de commande du transistor 1. Les courbes a et b de la figure 6 représentent de nouveau la variation temporelle des tensions de sortie et pour les deux états de l'élément de mémoire selon l'invention. Dans l'état de l'élément de mémoire admis pour le cas a, la capacité de mémoire en parallèle avec le circuit de 35 commande du transistor 2 est chargée et la capacité de mémoire en parallèle avec le circuit de commande du transistor 1 est déchargée, alors que,dans le cas b, la capacité de mémoire en parallèle avec le circuit de commande du 70 03371 8 2029799 transistor 1 est chargée et la capacité de mémoire en parallèle avec le circuit de commande du transistor 2 est déchargée. Dans le cas de la relation temporelle des impulsions d'horloge représentée à la figure 6, les impulsions d'horloge cyclique complètent de nouveau la charge du condensateur de mémoire 5 chargé par l'information mémorisée, de façon à compenser les pertes produites par les courants de fuite. Le second condensateur de mémoire, qui est déchargé, est dans ce cas aussi, de la façon décrite à la figure 5, chargé par une impulsion d'horloge, puis déchargé de nouveau par l'impulsion d'horloge suivante, de sorte que l'état de charge correspondant à 1'informait) tion mémorisée est rétabli. Les signaux de sortie et U^g de l'élément de mémoire selon l'invention sont équivoques entre le début de chaque impulsion d'horloge produisant la charge d'une capacité de mémoire et au moins l'instant où le circuit de décharge de cette capacité agit, car les deux capacités sont 15 chargées pendant cet intervalle de temps, indépendamment de l'information mémorisée. Cette ambiguïté est totalement indépendante de la relation temporelle adoptée pour les impulsions d'horloge et s'observe sur les courbes des tensions de sortie et ïï , tant à la figure 5 qu'à la figure 6. Afin d'éviter une traduction erronée de l'information mémorisée, il est recomman-20 dê de coupler la lecture de l'élément de mémoire selon l'invention aux impulsions d'horloge, de façon que l'information mémorisée ne soit prélevée qu'après les impulsions qui commandent le circuit de décharge des capacités de mémoire. Il faut enfin souligner que l'élément de mémoire selon 25 l'invention se prête particulièrement bien à la constitution d'un circuit intégré car il ne comporte que des composants actifs, comme le montrent les figures 1 à 3. Dans un circuit intégré, les transistors 1 à 6 peuvent évidemment être réalisés individuellement comme le montrent les figures 1 et 2. Il est toutefois beaucoup plus avantageux de regrouper de nouveau les transistors 30 1 et 3 ou 2 et 4 en transistors à effet de champ à double grille. 70 03371 9 2029799 REVENDICATIONS 1, Elément de mémoire électrique comportant au moins deux composants commandés qui sont l'un conducteur et l'autre bloqué en opposition de phase, en fonction de l'état de la charge de deux capacités de mémoire en parallèle avec leurs circuits de commande, ledit élément étant 5 caractérisé en ce qu'un circuit de charge et un circuit de décharge sont prévus pour chacune de ces capacités de mémoire, qui sont ainsi chargées par des impulsions d'horloge périodiques, appliquées à des entrées distinctes, puis se déchargent de nouveau ou demeurent chargées selon leur état de charge initial. 10 2. Elément de mémoire selon la revendication 1, caractérisé en ce que les circuits de charge et/ou de décharge de chaque capacité de mémoire contiennent des portes qui sont ouvertes par des impulsions appliquées à leurs entrées de commande, et les deux composants commandés, fonctionnant en opposition de phase, sont reliés de façon que le circuit de décharge de 15 chaque capacité de mémoire en parallèle avec le circuit de commande d'un composant passe par le circuit de courant du second composant. 3. Elément de mémoire selon la revendication 2, caractérisé par une porte dans chaque circuit de charge ou de décharge. 4. Elément de mémoire selon la revendication 3, caractérisé en 20 ce que chacun des deux composants commandés est en série avec deux portes, entre les bornes d'une source de tension continue, et son électrode de commande est reliée au point de connexion des deux portes en série avec l'autre composant. 5. Elément de mémoire selon la revendication 3, caractérisé en 25 ce que chaque porte, insérée dans le circuit de charge d'une capacité de mémoire, est reliée à une sortie d'un générateur d'horloge, et les impulsions d'horloge qui commandent la porte sont appliquées par cette dernière à la capacité de mémoire considérée, sous forme de tension de charge, 6. Elément de mémoire selon une des revendications 1 à 5, 30 caractérisé par l'emploi de transistors comme composants commandés, fonctionnant en opposition de phase. 7. Elément de mémoire selon la revendication 6, caractérisé par l'emploi de transistors à effet de champ comme composants commandés, fonctionnant en opposition de phase, et des capacités entre les électrodes de commande 35 et le substrat semi-conducteur de ces transistors comme capacités de mémoire. 70 03371 10 2029799 8. Elément de mémoire selon l'une des revendications 2 à 7, caractérisé par l'emploi comme portes de transistors, et notamment de transistors à effet de champ, que les impulsions d'horloge appliquées à leurs électrodes de commande font passer de l'état bloqué à l'état conducteur. 5 9. Elément de mémoire selon les revendications 5 et 8, caractérisé en ce que dans les transistors à effet de champ, insérés dans les circuits de charge et constituant les portes, l'électrode connectée en drain est reliée à l'électrode de commande. 10. Elément de mémoire selon l'une des revendications précédentes, 10 caractérisé en ce que la porte, insérée dans chaque circuit de décharge, et réuni avec celui des composants commandés, fonctionnant en opposition de phase et également inséré dans ce circuit de décharge, pour former un transistor à effet de champ à double grille. 11. Elément de mémoire selon l'une des revendications précédentes, 15 caractérisé par deux sorties de signal, sur lesquelles sont prélevées les tensions aux bornes des capacités de mémoire, qui constituent les signaux de sortie. 12. Elément de mémoire selon l'une des revendications précédentes, caractérisé par sa réalisation en circuit intégré. 20 13. Utilisation d'un élément de mémoire selon l'une des revendi cations 1 à 12, caractérisée par un décalage temporel des impulsions d'horloge tel que le circuit de charge d'une capacité de mémoire agit d'abord, puis son circuit de décharge, qui doit s'ouvrir ensuite de nouveau pour permettre l'action successive des circuits de charge et de décharge de la seconde 25 capacité. 14. Utilisation d'un élément de mémoire selon la revendication 13, caractérisée par un choix des impulsions d'horloge tel que les circuits de charge et de décharge de chaque capacité de mémoire agissent à des instants différents. 30 15. Utilisation d'un élément de mémoire selon la revendication 13, caractérisée par un choix des impulsions d'horloge tel que les circuits de charge et de décharge d'une capacité de mémoire se ferment simultanément et que le circuit de décharge ne s'ouvre de nouveau qu'après le circuit de charge.