FR 2009341 A1 19700130 FR 6917005 A 19690523 69 17005 1 L'invention concerne une mémoire comportant une "série de condensateurs interconnectés â travers les trajets de courant principal de transistors dont les électrodes de commande sont interconnectées en groupes de sorte que se forment des entrées auxquelles sont fournis des signaux de commande déphasés dans., l'ordre de succession des numéros indiquant le rang de ces entrées. Les. mémoires â condensateurs sont utilisées souvent comme lignes de 'retard' dans lesquelles doit être réalisé un retard dans le temps de transfert de signaux à fréquence video ou à fréquence audio par exemple. Dans un tel montage, il importe que 1'énergie, contenue dans un premier condensateur, soit transférée dans tin deuxième condensateur pratiquement sans perte. Dans une mémoire à condensateurs conçue de la sorte, telle la mémoire décrite dans la demande de "brevet néerlandaise déposée le 25 octobre 1$66 sous le numéro 66.15057 (PHK.2006C), les condensateurs successifs formant la série sont interconnecté»schacun à travers le trajet émetteur-collecteur drun transistor p-n-p. Les armatures des condensateurs, situées à l(opposé de celles raccordées aux collecteurs, sont connectées aux "bases des transistors correspondants. Ces "bases des transistors sont interconnectées en groupes et forment ainsi des entrées de base auxquelles sont fournis;des signaux de.commande qui sont déphasés dans l'ordre de succession des numéros indiquant le rang de ces entrées de .base. Ainsi que cela est mentionné dans ladite demande, une relation linéaire entre d'une part, la baisse de tension /I 7 aux armatures du condensateur appartenant au premier étage de la mémoire et d'autre part la tension s'identifiant au signal d'entrée appliqué â cet étage existera uniquement pour les tensioiis-sigriâux d'entrée situées dans l'intervalle - E Lorsqu'on utilise un grand nombre de condensateurs dans cette mémoire connue, le fonctionnement convenable de celle-ci est perturbé 69 17005 2 2009341 du fait qu'une certaine quantité de charge se perd pendant le transfert de la charge entre deux condensateurs'successifs'3e la série, -étant donné que le facteur d'amplification M du courant collecteur-émetteur, des transistors utilisés est légèrement inférieur à l'unité. 5 II en résulte que le "niveau de zéro", glisse'lentement-vers le haut vers le "niveau pointe" à mesuré que le transfert de charge se poursuit. Cet effet est'encore accéléré dû fait que les intensités des courants de charge de transistors diminuent après chaque étage se succédant dans la mémoire, et que diminue également, pour la plupart 10 des transistors, le facteur d'amplification 0^ de leur courant' collecteur-émetteur. Après un certain nombre dAétages — généralement quelques dizaines d'étages - ledit niveau de zéro s'est déplacé si loin que dans lés pointes supérieures du signal, le fonctionnement du transistor n'est plus caractérisé par une linéarité, de sorte que 15 le signal est aplati et donc déformé. Dans la demande précitée, lesdites pertes de charge sont compensées entièrement ou partiellenant du fait qu'au moins un des condensateurs de la série est shunté par le montage en série d'une diode, qui est conductrice pendant la transfusion de charge et d'un 20 condensateur additionnel qui constitue l'impédance de sortie entre l'émetteur et le collecteur'd'un transistor auxiliaire dont le trajet base-émetteur est monté en antiparallèle à ladite diode, le point commun'de la diode et de la base du transistor auxiliaire étant connecté à l'armature du condensateur de laquelle est prélevée la charge pour • 25 le condensateur suivant dans la série.1 Cette solution de compensation entière ou partielle desdites pertes de charge trouve un intérêt particulier dans'des mémoires dont . - le nombre dé'c'ôïidénsâtëurstï' est pas trop élevé. Du fait que le facteur dramplif ication OC. du courant émetteur-collecteur des transistors 30" ' utilisés diffère* d'un transistor au transistor ' suivant, il est indispensable que l'amplification réalisée par chacun des amplificateurs • de charge- utilisés puisse être réglée,' ce qui est possible par exemple si. la capacité du -condensateur additionnel dans les amplificateurs est réglable. Par contre, la solution précitée convient moins 35 dans des mémoires comportant un grand nombre de condensâteiirs, ce nombre étant par exemple égale à 200. Dans ce cas, plusieurs d'amplificateurs de charge s'ont nécessaires, environ cinq," ce' qtii signifie qu'avant l'emploi d'une têïle mémoire, ces cinq"amplificateurs devraient être réglés 'un i uh, cë qui réduit considérablement le maniement de '40 la mémoire. En outre, eu" égard â la déformation admissible dans le 69 17005 3 2009341 sigtial de sortie électrique de la mémoire, 1*amplitude admissible du signal électrique fourni à l'entrée de la mémoire est déterminée par l'endroit où. l'amplificateur de charge est agencé dans celle-ci. Lorsque, avant le premier amplificateur de charge, on utilise 50 condensateurs , on a mesuré que l'amplitude admissible du signal d'entrée est égale à environ la moitié de la portée d'excitation possible -E L'invention offre la possibilité d'obtenir un circuit du genre, décrit, circuit avec lequel d'une part, l'amplitude admissible du signal d'entrée, en ce qui concerne la déformation admissible du signal de sortie, est indépendante du nombre d'étages formant la mémoire à condensateurs et d'autre part, le nombre d'amplificateurs de charge devant être utilisé dans la mémoire est réduit radicalement, la mémoire convenant en outre particulièrement pour être intégrée dans un seul corps semiconducteur. L'invention est caractérisée en ce que le type de conduction varie d'un transistor â l'autre suivant dans la série et que dans l'ordre de succession des numéros indiquant le rang des entrées, la polarité des signaux de commande est 'Alternativement positive et négative. La description suivante, en regard des dessins annexés, le tout donné â titre d'exemple non limitatif, fera bien comprendre comment l'invention peut être réalisée, les particularités qui ressortent tant du texte que des figures des dessins faisant, bien entendu, partie de 1'invention. La fig. 1 est un schéma d'une mémoire à condensateurs conforme à. l'invention» La fig. 2 montre l'allure de la tension en huit endroits de la mémoire suivant la fig. 1. La fig. 3 illustre l'affaiblissement qui dans cette mémoire se produit - conformément â l'invention - dans le signal d'entrée, ainsi que l'affaiblissement qui dans un même signal d'entrée, se produit dans la mémoire à condensateurs connue. Sur la fig. 1, des condensateurs à forment une série de condensateurs interconnectés â travers les trajets de courant principal des transistors à Tn, les armatures des condensateurs., situées à l'opposé de celles raccordées aux collecteurs de ces transistors, étant raccordées à un point de potentiel constant. A remarquer 69 17005 4 2009341 que lorsqu'il s'agit de transistors bipolaires, le terme "trajet de courant principal" signifie le trajet émetteur-collecteur, tandis que lorsqu'il s'agit-de transistors à effet de champ, ce terme indique le trajet 1'électrode-source et électrode d'évacuation. Les bases des transistors de rang impair- sont interconnectées, de sorte que se forme ainsi une première entrée qui est reliée â la sortie (1) de la source S fournissant la tension de commutation, les bases des transistors de rang pair étant interconnectées également, de sorte que se forme ainsi • une deuxième entrée qui est reliée à la sortie (j) de ladite source 8„ L'émetteur du transistor T.,, ou 1Télectrode-source dans le cas où 1 » est un transistor â effet de champ, est relié à un point de potentiel constant â travers le montage en série d'une résistance , de la source de tension de signalisation et de la source de tension con~ tinue . A travers une diode , D^, 2^ de. rang impair l'armature -chaque condensateur de rang impair, située du côté du trajet correspondant de courant principal des transistors T., â Tp9 est raccordée â la sortie (2) de la source S, tandis an.'à une diode B, _ sL de rang pair, l'armature de chaque condensateur de rang pair, située du sème côté précité, est raccordée â la-sortie (4) de ladite sosyce 8«-Les tensions qui. se produisent aux sorties ("i ), (2), (3) et (4) de la source S sont représentées dans les ?ig Qu'il soit admis que dans ^intervalle le condensateur air reçu une information _e (voir la fig. 2 en e_). Le transistor Tg est* enclenché dans l'intervalle "{5» ce a Pour effet âe charger le cea-densateur jusqu'à une tension égale â G volt. Le manque de charge'(E - e}9 existant dans le condensateur C.j pendant l'intervalle est transféré en même temps dans le condensateur de façon à être affaibli d'un facteur cl;. la tension de seuil existants entre la base et l'émetteur dans le cas où est un transistor bipolaire, et-entre l'électrode d« commande et l'électrode-source dans le cas où est un transistor â effet de champ, étant négligeable. La tension aux armatures "du condensateur diminue de ce fait et devient égale à |e - d Y (E - e}|. volt, expression dans laquelle _d" désigne un facteur d'affaiblissement caractérisant ladite transfusion de charge; dans le- cas d3emploi de transistors bipolaires.» ce facteur est principalement déterminif par le facteur d'amplificationot du courant émetteur-collecteur des transistors9 alors que dans le cas d'emploi de transistors à effet de champ, il l'est principalement par les courants de fuits se produisant dans les condensateurs. Pendant 69 17005 5 2009341 l'intervalle la décharge Su condensateur par le transistor se poursuit jusqu'à une tension de Q volt aux armatures de ce condensateur Cg. L'excès de charge Cg . £e - d . (E - e)^ , existant dans le condensateur Cg pendant les intervalles et Jg est transféré en même 5 • temps dans le condensateur C^ de façon à être affaibli d'un facteur jï. De ce fait, la tension aux bornes de ce condensateur devient ainsi égale à [E - d .|e - d (E - -m volts. Pendant l'intervalle la décharge du condensateur par le transistor se poursuit jusqu'à une tension de 0 volt aux armatures de ce condensateur GLe manque 10 de charge £e — d £e - d (E - e)^J» existant dans le condensateur G^ pendant les intervalles et "^q es"fc transféré en même temps dans le condensateur de façon â être affaibli d'un facteur d» La tension armatures de ce dernier devient ainsi égale à (E - d £e - |e - d(E-e)^J» ïïn calcul simple démontre que la tension Vn aux armatures du condensa-15 teur de rang n après le transfert de charge entre le condensateur de rang (n-1) et le condensateur de rang n sera égale à E - (d - ds + da - d^ + dn) E + dn . e volts* Pour une grande valeur de n, l'expression devient V « E f-7-f + dn » | E + d" . e volts ... (1) 20 si la valeur de â se situe près de l'unité. Le comportement de la tensitm en fonction du numéro indiquant le rang n a été visualisé sur la fig. 3 tant pout la mémoire à condensateurs connue (en pointillés) que pour la mémoire à condensateurs conforme à l'invention (en traits pleâa). Le trait b en poin-25 tillés montre le comportement du niveau de zéro en fonction du numéro indiquant le rang n dans la mémoire connue, tandis que la ligne b en traits pleins montre le comportement de ce niveau en fonction du même numéro dans la mémoire conforme à l'invention. La comparaison du comportement de ces deux niveaux permet de constater que le;niveau de zéro 30 dans la mémoire conforme à-l'invention converge "vers une valeur fixe £ E volts. La fig. 3 illustre également le'comportement des valeurs extrêmes des tensions-signaux d'entrée 7^ et Vo1 qui sdiit appliquées .â la mémoire conforme à l'invention et à la mémoire éonnùe et sont représentées en fonction du numéro indiquant le rang.n dès condensa-35 teurs. La ligne a, en pointillés montre le comportemèht dë'la valeur minimale du signal d'entrée , la ligné. £, également-enpointillés9 illustrant le comportement de la valeur maximalë dudit signal en fonction du numéro indiquant le rang n. Les trâife pleins a^ montrent le comportement de la valeur minimale de la ténsion-signal d'entrée 40 en fonction dunuméro indiquant le rang n, tandis que les traits pleins 69 17005 e 2009341 C1 illustrent le c'aiaparteœent de. la valeur maximale de ce signal en fonction du même misère. En étudiant plus attentivement le comportement de la lignera en pointillés précitée, on voit que le fonctionnement du transistor associé au - condensateur CgQ.de la mémoire connue, n'est plus caractérisé par la linéarité* Il se produira, de ce fait une déformation du signal d'entrée , ce qui est représenté par la courbe Vq2q su3r fig» 3» cette courbe illustrant le comportement de la tension aux armatures du condensateur C^q en fonction du temps. Le comportement de la ligne a de la fig. 3 montre également que la valeur -de n à'laquelle la déformation d'un signal d'entrée se produit pour la première fois, dépend de l'amplitude de ce signal. Le choix de l'endroit ou il y a lieu d'agencer un.amplificateur de charge dans la mémoire à condensateur connue est de ce fait déterminé d'une part par l'intensité du signal d'entrée, et d'autre part, par la valeur du numéro indiquant le rang n. En étudiant plus attentivement le comporte-, ment de la ligne a ^ en traits pleins, on voit que tous les transistors de la mémoire â condensateurs conforme à 1?invention continuent à fonctionner linéairement. L'endroit ô'îi il y a lieu d'agencer le premier amplificateur de charge dans cette mémoire, dépend donc exclusivement du rapport requis signal-souffle. Lorsque le nombre d1étages montés en série ne dépasse pas 200, en peut, dans la plupart des cas, même . omettre entièrement les amplificateurs de charge et se contenter d'amplifier le signal de façon conventionnelle après que ce dernier ait traversé la ligne de retard intégrée. Etant donné qu'auprès de chaque condensateur de rang impair -de la mémoire à condensateurs suivant la fig. 1, une charge est fournie sjaivant les deux sens, il est nécessaire d'utiliser -une diode additionnelle afin qurune charge cons-tanie soit évacuée après chaque opération de transfert. Cette fonction incombe aux diodes D.,, D, et B_ ' 13 5 de rang impair, représentées sur la fig. t. D'une façon analogue, pour chaque condensateur de rang pair, il y a lieu d'utiliser une diode de rang pair afin qu'une charge constante soit fournie après chaque transfusion. Les diodes représentées sur la fige 1 peuvent être rempls-cées par des transistors à plusieurs émetteurs « Les diodes de rang pair sont alors remplacées par un nombre égal de diodes base-émetteur d'un transistor n-p-n â prusieurs émetteurs, les diodes de rang impair étant remplacées par un nombre égal de diodes base-émetteur d'un transistor p-n-p â plusieurs -émetteurs. Cette substitution a l'avantage qu'une énergie de commande beaucoup moins considérable peut être fournie aux sorties (2) et (4) de la source de tension de commutation, de sorte que 69 17005 7 2009341 les critères posés au câblage ainsi qu'aux transistors de sortie, couplés aux sorties (2) et (4) de ladite source^ peuvent devenir beaucoup moins sévères, ee qui est surtout important pour des fréquences de commutation supérieures à 1 MHz. Bien que l'invention soit décrite à l'aide de formes de réalisation et d'application déterminées, le technicien pourra en réaliser de nombreuses variantes sans sortir du cadre de l'invention. Il est possible par exemple d'utiliser des transistors bipolaires et des transistors â effet de champi, ces derniers pouvant être tant des transistors â zone de canal de type de conduction n et p que des transistors de type d'enrichissement et d'appauvrissement. La mémoire suivant la fig. 1 peut en outre être utilisée avantageusement pour réaliser, de manière connue un filtre pour signaux électriques.-En combinaison avec la mémoire suivant la fig. 1, on peut utiliser également des circuits habituels d'entrée et de sortie. Au moins deux circuits suivant la fig. 1 peuvent également être montés en parallèle et présenter une (des) entrée(s) commune(s) et/ou une (des) sortie(s) commune(s). 69 17005 8 ), 2009341 BEVENDICATIONSt 1. Mémoire comportant une série de condensateurs interconnectés à travers les trajets de courant principal de transistors dont, les électrodes de commande sont interconnectées en groupes de sorte cjùe se 5 forment des entrées auxquelles sont fournis des signaux de!commande déphasés dans l'ordre de succession des"numéros indiquant le rang.'-de ces entrées, caractérisée en ce que le- type de conduction varie d'un transistor à l'autre suivant dans la série et que dans l'ordre dé succession des numéros indiquant le rang des entrées, la polarité des 10 signaux de commande est -alternativement positive et négative. 2. Mémoire' selon revendication 1, caractérisée en ce que les armatures des condensateurs, situées à l'opposé de celles raccordées aux collecteurs des transistors précités, sont raccordées â des points de potentiel constant. 15 5. Mémoire selon revendication 1 ou caractérisée en ce qu'à travers des diodes semiconductrices de même type de conduction, les armatures des condensateurs de rang pair, situées du côté des trajets 3 de courant principal des transistors, sont raccordées â une première source de tension de commutation,, tandis qu.râ travers des diodes semi-20 conductrices de type d©- conduction oppose â celui des diodes précitées, les armatures des condensateurs de rang impair^ situées du mime eSté précité, sont raccordées £ une deuxième source de tension de oosgssuta-tion, la polarité de la tension débitée par la première source étant opposée à celle de la tension débitée par la de^îxièm.e source»