FR 2002917 A1 19691031 FR 6905350 A 19690228 05350 2002917 L'invention est relative au secteur des circuits logiques et concerne plus particulièrement un module lo&ique destiné â être utilisa c'.ans des àj sternes ae modules logiques fonctionnant r des tensions prescrites d'alimentation et de signalisation, ce module 5 comportant au moins un circuit d'entrée et de sortie. Avec de nombreux modules logiques connus, on utilise souvent plusieurs fois un signal d'entrée logique, et il importe alors de faire en sorte que la charge, imposée à l'étage de commande fournissant le signal logique, ne soit pas trop élevée. Il arrive souvent que l'on doive appliquer 10 également le signal logique complémentaire, ce qui dans de nombreux cas, peut rendre le nombre de bornes d'entrée du module logique est insuffisant, de sorte que l'on doive renoncer â l'application dudit signal complémentaire. Il en résulte qu'il faut souvent utiliser des inverseurs additionnels avant que la connexion logique requise proprement dite puis-15 se être effectuée. Ceci a comme inconvénient que le temps de transit d'un signal dans le module logique est augmenté inutilement. Par "temps de transit", il y a lieu d'entendre ici la durée séparant l'instant d'application d'un signal d'entrée et l'instant d'apparition du signal de sortie correspondant à la sortie du module. On peut 20 diminuer ce temps de transit en diminuant' la résistance ohmique des inverseurs ainsi que des parties de module menant à la connexion logique proprement dite. Toutefois, on se heurte alors souvent une limite qui est déterminée par la dissipation maximale admissible du boîtier dans lequel le module logique est monté, La réduction de 25 la tension d'alimentation pourrait résoudre ce problème, mais n'est généralement pas admise. Il existe des montages qui fonctionnent suivant le principe de reprise de courant (Bmitter - Goupled - Logic (ECL)) et qui forment des connexions logiques â l'aide de commutateurs de courant 30 en série et en parallèle. Toutefois, ces montages ont l'inconvénient que seul l'emploi d'une tension d'alimentation additionnelle permet de les adapter aux modules qui sont réalisés suivant une autre technique (par exemple Diode-Transistor-iogic (DTL) ou Transistor-Transistor-Logic (TTL)). En outre, dans ces montages, seul le courant, nécessaire 35 pour la réalisation d'une seule connexion logique, est commuté. Ce courant ne peut donc plus être utilisé pour réaliser d'autres connexions logiques. L'invention fournit un module logique ne présentant pas les inconvénients précités et est telle qu'au moins une partie du circuit 40 d'entrée et au moins une partie du circuit de sortie sont montées en £4D ORfQWAL 69 05350 _ 2 - 2002917 série avec la tension d'alimentation et qu'il existe des moyens permettant de maintenir constante, indépendamment de l'état logique du uiodale, la ten^iOii intermédiaire apparaissant au point de liaison desdites parties des circuits d'entrée et de sortie<> La description suivante, en reaard des dessins annexés, le tout donné à titre d'exemple non limitatif, fera bien comprendre comment l'invention peut être réalisée, les particularités qui ressortent tant du texte que des figures des dessins faisant, bien entendu, partie de l'invention,. 10 La fig. 1 montre un exemple de réalisation d'un module logique conforme â l'invention» La fig. 2 est le schême du circuit logique de la fig. 1o Le module logique E représenté sur la fig» 1 est un inverseur de code dit binaire-décimal qui présente quatre entrées de sibnal A., B,, C. et D,, ainsi que dix sorties de signal 0 à 9» Ce module 1 J 1 I E comporte quatre circuits d'entrée AQ, Bq, Cq et Dq qui sont connectés aux entrées respectives A^, et du module» Chacune des sorties 0 â 9 est connectée à un circuit de sortie. Par souci de clarté de la figure, seul le circuit de sortie appartenant à la sortie 20 de signal (5) a été représenté complètement, les circuits de sortie appartenant aux autres sorties de signal étant identiques à ce circuit. La figure montre clairement que le circuit d'entrée kQ et l'étage inverseur du circuit de sortie sont montés en série avec la tension d'alimentation U et que la tension au point commun des eircuits d'entrée et de sortie est maintenue constante â l'aide des diodes Dg et 2^. Les circuits d'entrée Aq, Bq. Cq et Dq comportent chacun deux transistors Tg et 'T^ faisant office d'inverseur, les émetteurs de ces transistors étant raccordés aux points d'alimentation xq5 x^, Xg et x^ des circuits d'entrée correspondants„ Dans le circuit d'entrée ;0 Aq, la tase du transistor est raccordée à l'entrée de signal A^ à travers la diode semiconductrice , ainsi qu'au point d'alimentation z du circuit d'entrée A„ à travers la résistance R., . Par l'intermé- O O i diaire du trajet émetteur-collecteur du transistor T„ faisant office I de commutateur, le collecteur du transistor est raccordé à la base du transistor T-.0 Le signal logique doublement inversé A est prélevé 5 complémentaire sur le collecteur du transistor Ty le signal logique ~J ~ \ étant prélevé sur le collecteur du transistor Tg, Les points d'alimentation z- , z., z0 et z, des circuits d'entrée respectifs A , B , C et I) o' 1 d j * o' o' o o sont raccordés â la borne d'alimentation Z du module, â laquelle est .40 connectée la source de tension d'alimentation U <> Les points d'alimen- p BAD ORIGINAL , 05350 2002917 20 tation x , ï,, x„ et x, ne sont pas mis à la masse directement, mais O . c. j par l'intermédiaire des dioaes et D-^0 On rend ainsi la tension de seuil égale pour -toutes les entrees de signal A,,, C., et D„ . Pour chacun des circuits d'entrée, or. réalise en outre l'éco- i ! 5 nomie de deux diodes et d'une résistance de base, composants normalement nécessaires pour réaliser ia tension de seuil. Le circuit de sortie X- comporte une porte OU qui a l'avantage de pouvoir être intégrée dans un seul îlot commun d'un circuit intégré. Ladite porte est formée par les transistors T^, T^, et 10 T„ dont les collecteurs sont raccordés au point d'alimentation z, 9 4 du circuit de sortie X-. Les bases desdits transistors forment les entrées de signal respectives u^, Ug, u^ et u^ de ce circuit de sortie X^, les émetteurs desdits transistors étant raccordés, â travex»s le montage en série des résistances Rg et R^, au point d'alimentation 1 ^ x^ dudit circuit X^, point x^ qui est relié â la borne d'alimentation y du module, reliée â la masse. Le point commun des résistances et H, est raccordé à la base du transistor T. dont le collecteur est 3 4 connecté à la base du transistor T,-. Les émetteurs des transistors 0 T. et T,- sont raccordés au point d'alimentation x. du circuit de sor-4 O 4 tie Xj-, A travers la résistance R,_, le collecteur du transistor est raccordé au point d'alimentation z^ du circuit de sortie point qui est raccordé à la borne d'alimentation z du module» A travers la résistance R^, le collecteur du transistor est raccordé au point d'alimentation TJ^ du circuit de sortie X^, point qui est raccordé au point commun des points d'alimentation xqS x^9 et x^ des circuits d'entrée. Les circuits de sortie appartenant aux autres sorties de signal sont identiques au circuit de "sortie décrit 'X^)» Tous les points d'alimentation z^ des circuits de sortie sont raccordés â la borne d'alimentation Z du module, tous leurs les points d'alimentation 3*-1 x. étant raccordés â la borne d'alimentation y du module et tous leurs 4 les points d'alimentation u_ au point commun ues points d'alimentation xq, Xj, Xg et x^ des circuits d'entrée» Chacune des entrées de signal u,, u^o u, et u. de chacun des circuits de sortie est raccordée â ■ j 4 une sortie de signal d'un des circuits d:entrée» ce qui sera expliqué 3î~ plus en détail en référence â la fig» 2„ La fig» 2 est le schlme d'un inverseur «e coae binaire- g décimal. Il sera admis que le signal logique (1) se différencie d'un Œ signal logique (û) par un potentiel plus élevé (logique positive), q et que dans 1'exemple de réalisation donné; le décodage est continué £□ 4C jusqu'à "0'1, ce qui signifie que pour une combinaison déterminée de 25 05350 - 4 - 200291/ l'amplitude des signaux d'entrée, le signal logique (o) apparaît â la sortie de signal correspondante» Ceci signifie que toutes les fonctions représentées dans la colonne *i du schème doivent être inversées, ce qui apparaît dans la colonne 2» Les fonctions indiquées teas S cette colonne peuvent être réalisées â l'aide soit d'une seule porte; OU, soit d'une porte ET, suivie d'un inverseur» Dans l'exemple de réalisation de la fig» 1, ç>n utilise dans cuaque circuit de sortie-une porte OU (Tg, T^, Tg et T^), qui est suivie d'un circuit inve: ; : aouble (T^, T^.)» Ce dernier permet de charger plus fortement les 10 sorties de signal O â 9» tandis que 1'augmentation du temps de tran*;! causée par les deux inverseurs, est négligeable» La colonne 2 du se,hè&ï montre clairement les signaux d'entrée qui doivent être appliqués aux entrées de signal de chacun des circuits de sortie» Aux entréer de signal du circuit de sortie par exemple, on fournit les si;v; •••!•. 1 A, B, C et D. Par conséquent, lorsqu 'aux entrées A^, , C^ et on fournit respectivement les signaux logiques (1), (û), (1), (o}f les entrées du circuit de sortie X^ reçoivent alors respectivement les signaux logiques (û), (û), (o) et (o). Ceci signifie que les transistors .Tg, T^, Tg et T^ ne seront pas conducteurs,, et que 2C le transistor sera conducteur. Un signal logique (0) apparaît doues-â la sortie (5)0 Du fait que, parmi les dix premiers transistors inverses,;ï r (T^) des circuits de sortie, au moins 9 transistors seront conduct-• et que les sauts de potentiel aux collecteurs de ces transistors sont 2^ très faibles, (égaux â la tension base-émetteur du transistor T^, diminuée de la tension de saturation collecteur-émetteur du transistor T^), on peut utiliser avantageusement pour ces transistors une tension d'alimentation plus réduite» On obtient ainsi non seulement une réduction notalale de la dissipation, mais auasi que la résistance li ?0 dans chacun des circuits de sortie peut être plus petite, ce qui fournit un gain considérable en surface de cristal, surtout dans le cas d8un-montage intégré» La division de tension d'alimentation telle que décrite dans l'exemple de réalisation de la fig» "!, peut être utilisée riaps •ôf- de nombreux autres montages» Le principe préconisé peut être mis â profit tant dans des circuits équipés de composants disesets que dans des circuits intégrés » bad original 05350 - 5 - 2002917 RBVIiK DI CATION S ; c Module logique destiné â être utilisé dans des systèmes de coàui..îS logiques fonctionnant â -ass tensions prescrites d'aliuien-tation et de signalisation, ce module comportant- au moins un cii'cuit 5 d'entrée et de sortie, caractérisé en ce qu'au moins une partie du circuit d'entrée et au moins une partie du circuit de sortie sont montées en série avec la tension d'alimentation et qu'il existe des moyens permettant de maintenir constante, indépendamment de l'état logique du module, la tension intermédiaire se produisant au point 10 de liaison desdites parties des circuits d'entrée et de sortie» 2o Module logique selon revendication 1» caractérisé en ce que ladite tension intermédiaire est également la tension de seuil pour les entrées de signal du module0 3 s Module logique selon revendication 1 ou 2, caractérisé en 13 ce que le point de liaison desdits circuits d'entrée et de sortie est à un potentiel constant à travers au moins une dioae semiconduc— trice. 4» Module logique selon une des revendications précédentesr caractérisé en ce que ce module est intégré dans un élément semicon-20 ducteur. &A0 ORIGNAL