FR 2000707 A1 19690912 FR 6901126 A 19690122 69 01126 1 2000707 La présente Invention se rapporte à un baseuleur et concerne notamment un "baseuleur perfectionné propre à être réalisé sous la forme d'un circuit intégré . A l'heure actuelle , on a de plus en plus tendance à 5 réaliser les montages électroniques sous la forme de circuits intégrés, en particulier dans le domaine des calculatrices électroniques. Bien que de nombreux types de "baseuleurs soient utilisés comme éléments de conservation et comme éléments logiques dans les calculatrices électroniques et qu'un grand nombre de 10 circuits intégrés comportant de tels éléments aient été créés et soient disponibles dans le commerce , la plupart d'entre eux comportent un grand nombre de composants divers et ne peuvent être considérés comme étant les meilleurs du point de vue de la technique d'intégration . En particulier , dans le cas où l'on 15 voudrait leur adjoindre une nouvelle fonction , leur degré d'intégration ( c'est & dire , le nombre de basculeurs par circuit intégré ) serait considérablement diminué . En conséquence , l'un des buts de l'invention est de fournir un montage perfectionné ayant une nouvelle fonction et 20 qui se prête à l'intégration , en ajoutant un petit nombre de composants à un baseuleur du type S qui est le mieux adapté ( du fait de son petit nombre et du peu de sortes d'éléments qu'il comprend ) pour les circuits intégrés • Selon un mode de réalisation de l'invention , un bas-25 culeur comprend des moyens pour introduire un premier et un second signaux d'entrée, des moyens de conservation qui sont amenés dans un premier ou dans un second état en réponse à la présence ou à l'absence dudit premier et second signaux d'entrée afin de conserver ledit état , une voie de rétroaction formée 30 entre la sortie et l'entrée desdits moyens de conservation , des moyens de commutation pour commuter ladite voie de rétroaction , des moyens pour introduire le premier signal dans lesdits moyens de conservation et des moyens pour introduire le second signal dans lesdits moyens de commutation afin de les commander • 35 Les basculeurs dits du type RS ont deux bornes d'en trée et une borne de sortie ( certaihs d'entre eux comportant une borne de sortie supplémentaire pour obtenir un signal "non") et leur fonctionnement est illustré par la table de vérité ci-après qui indique leurs états d'entrée et de sortie : 69 01126 2 2000707 gn+1 0 0 Q* 0 1 1 1 0 0 1 1 ? dans laquelle B11 et Sn désignent respectivement les états des entrées de débasculement et de 'basculement aux instants de bit n et et Qn+1 désignent les états de sortie respectivement aux instants de bit n et n+1 . Comme le montre clairement le tableau 10 ci-dessus , le fonctionnement est instable quand les entrées de basculement et de débasculement sont toutes deux dans l'état "1" de sorte que ces basculeurs ne peuvent pas être utilisés sans imposer une limitation par laquelle l'une ou l'autre est toujours "0" . 15 Par contre, selon le mode de réalisation ci-dessus de l'invention , la sortie est toujours stabilisée dans l'état "1" quand les entrées de basculement et de débasculement reçoivent toutes deux un signal , car des moyens de commande sont prévus pour amener le baseuleur dans son état basculé en donnant la 20 préférence à l'entrée de basculement . Si conséquence , on obtient la table de vérité suivante : En 0 0 0 1 25 1 O 1 1 Un autre mode de réalisation de l'invention concerne un nouveau baseuleur comportant un interrupteur situé à la borne de basculement du baseuleur du mode de réalisation précé- 30 dent et des moyens pour commander cet interrupteur à partir de la sortie de celui-ci . Bien que ce baseuleur soit capable d'exé cuter tine opération équivalente à celle d'un baseuleur dit du type JE , il est relativement simple , comparativement à la technique antérieure et, en particulier , est adapté aux circuits 35 intégrés . Dans la description des modes de réalisation ci-dessus , tous les composants , tels que les éléments de mémorisation , les éléments de commutation et les résistances sont supposés être des transistors à effet de champ MOS qui peuvent ,n+1 Q 1 0 1 69 01126 3 2000707 être facilement incorporés dans des circuits intégrés , mais il est "bien évident que l'invention n'est nullement limitée à l'utilisation de tels transistors et que n'importe quel autre élément de circuit équivalent peut être utilisé , le cas échéant . C'est 5 ainsi , par exemple , que des commutateurs ou des interrupteurs mécaniques ou électriques connus pourraient aussi être utilisés comme éléments de commutation . D'autres caractéristiques et avantages de l'invention ressortiront de la description qui va suivre, donnée uni 10 quement à titre d'exemple nullement limitatif , en référence au dessin annexé , dans lequel : la Fig.1 est un schéma de principe d'un "baseuleur connu de type D sur lequel l'invention est basée ; la Fig.2 est Tin schéma de principe du montage du bascu-15 leur D connu de la Fig.1 ; la Fig«3 est un diagramme indiquant les potentiels apparaissant en divers points du montage de la Fig.2 ; la Fig.4 est un diagramme de principe représentant un mode de réalisation du baseuleur de l'invention { 20 la Fig.5 est un schéma de principe d'un montage corres pondant au baseuleur de la Fig.4 ; la Fig.6 est tin diagramme représentant des potentiels apparaissant en divers points du baseuleur de la Fig.4 ; la Fig.7 est un schéma de principe d'une variante de réa-25 lisation du baseuleur de la Fig.5 î la Fig.8 est un schéma de principe d'un autre mode de réalisation du baseuleur de l'invention ; la Fig.9 est un diagramme indiquant des potentiels apparaissant en divers points du montage de la Fig.8 ; 30 la Fig.10 est un schéma de principe d'un mode de réalisa tion pratique du baseuleur de la Fig.9 ; et les Fig. 11 et 12 sont des schémas représentant des variantes de réalisation du baseuleur de la Fig.10 . Sur toutes les figures du dessin, les mêmes 35 références ont été utilisées pour désigner les composants correspondants . Eh se référant à la Fig.1, on voit le schéma théorique d'un baseuleur classique de type D. Celui-ci comprend un interrupteur 1 , un inverseur 4 , un interrupteur 5 et un 40 inverseur 8 en série , dans l'ordre indiqué , entre des bornes 69 01126 * 2000707 d'entrée et de sortie et deux condensateurs 2 et 6 connectés respectivement à la fonction de l'interrupteur 1 et de l'inverseur 4- et à la jonction de l'interrupteur 5 et de l'inverseur 8 • L'autre "borne des condensateurs 2 et 6 est reliée à un point de 5 potentiel de référence figuré par le symbole de masse • Les interrupteurs 1 et 5 sont respectivement commandés par des impulsions d'horloge 0^ et 0g. Dans la présente description , on admet que tous les interrupteurs sont fermés par un signal de commande de bas niveau et sont ouverts par un signal de commande de 10 niveau élevé . De plus, on suppose également que tous les éléments de mémoire ou de conservation opèrent selon le système logique positif , c'est à dire qu'ils contiennent un "O" binaire quand ils sont à m bas niveau et un "1" binaire quand ils sont à un niveau élevé • 15 La Fig.2 représente le schéma du baseuleur D de la Fig.1 constitué par des transistors à effet de champ MOS du type M enrichi 11 qui conviennent à l'intégration, selon l'objectif de l'invention . On s'arrange , en utilisant des transistors à effet de champ pour les interrupteurs 1 et 5 de la Fig.1 20 de façon que les impulsions d'horloge 0^ et 0g soient appliquées respectivement aux électrodes de commande de ceux-ci . Des transistors à effet de champ identiques 3 et 7 sont utilisés pour les inverseurs 4- et 8 de la Fig.1, les électrodes de commande de ceux-ci étant connectées respectivement aux bornes de sortie des 25 interrupteurs 1 et 5 • I»es électrodes d'entrée ou de " source " des transistors 3 et 7 sont mises à la masse , tandis que les condensateurs 2 et 6 de la Fig.1 sont constitués respectivement par les capacités parasites entre leurs électrodes de commande et la masse . Les transistors à effet de champ 9 et 10 servent de 30 résistances de charge des transistors 3 et 7 » et les électrodes de sortie ou de " drain " des transistors 3 et 7 sont connectées à travers ceux-ci à une source électrique de polarisation négative -T. En fonctionnement , on suppose qu'un signal 35 d'information doit être appliqué à la borne d'entrée À. Quand l'impulsion d'horloge 0^ est appliquée à l'électrode de commande du transistor 1, celui-ci est rendu conducteur et le potentiel du point A. est transféré à la borne de sortie B. Quand l'impulsion d'horloge 0^ cesse, le transistor 1 devient non-conducteur 40 et une charge électrique correspondant au potentiel du point B 69 01126 5 2000707 est temporairement conservée dans la capacité interne entre l'électrode de commande et la masse du transistor 3« Dans ces conditions , le potentiel du point B est inversé par le transistor 3 et apparaît à sa borne de drain C. Si 11 impulsion d'horlo-5 ge ®s't alors appliquée à l'électrode de commande du transistor 5» ce dernier devient conducteur et le potentiel du point 0 est transféré à sa borne de sortie D. Même si l'impulsion d'horloge 0g cesse et que le transistor 5 se bloque , une charge élec trique correspondant au potentiel du point D est temporairement 10 conservée dans la capacité interne du transistor 7* Dans ces conditions, le potentiel du point D est inversé par le transistor 7 et apparaît à la borne de sortie Q . La Fig.3 représente les variations de potentiel aux points ci-dessus comparativement aux impulsions d'horloge 0^ et 0g • Comme représenté, l'informa-15 tion d'entrée est successivement transférée à la borne de sortie avec un délai d'un bit ( correspondant à une période des impulsions d'horloge) . En conséquence , si l'état d'entrée à l'instant de bit n est D0, et si l'état de sortie à l'instant de bit n + 1 est Q «le fonctionnement correspond à la table de véri-20 té ci-après t 25 schéma théorique d'un baseuleur conforme à un mode de réalisation de la présente invention , le bloc 11 représentant le baseuleur S sus-mentionné , cependant que les références 12 et 13 désignent respectivement un interrupteur et un redresseur montés en série dans le circuit de rétroaction ajouté conformément à 30 l'invention . L'interrupteur 12 est conçu pour être commandé par un signal d'entrée provenant de la borne d'entrée de débasculement E, cependant que le signal d'entrée du baseuleur D est four ni à la borne d'entrée de basculement S , de sorte que l'on obtient ce que l'on appelle un baseuleur du type ES modifié . Le 35 redresseur 13 est orienté de façon que seuls les potentiels élevés apparaissant à la borne de sortie sont rétroappliqués à la borne d'entrée . La Fig.5 représente un exemple d'un circuit pratique utilisant le montage de la Fig.2 pour le bloc 11 de la ïig.4 et un transistor à effet de champ liOS 12 comme interrup0 1 D* 0 1 En se référant maintenant à la Fig.4, on voit le 69 01126 6 2000707 teur 12» On va considérer maintenant ce qui se passe dans le cas où un signal "1" est appliqué à la borne de basculement et un si gnal "0" à la borne de débasculement , une tension de 0 volt cor-5 respondant au "1 " binaire et une tension de -V volt au "0" binaire , selon la convention spécifiée ci-dessus • Le signal de basculement "1" est transféré vers la borne de sortie conformément au fonctionnement du baseuleur D ci-dessus et la borne de sortie Q est élevée à l'état "1" à l'instant de bit suivant . Bien que 10 le transistor 12 soit conducteur par suite du signal de débasculement "0" , iti le signal de basculement n'est transmis directement par le circuit de rétroaction à la borne de sortie , ni l'entrée n'est affectée par la présence de la tension -V à la borne de sortie à ce moment . En conséquence , le signal d'entrée ^5 de basculement "1" est transféré , avec certitude , vers la borne de sortie avec un délai d'un temps de bit • On va considérer maintenant le cas où le signal d'entrée de basculement est "0" et le signal d'entrée de débasculement est également M0" : puisque le transistor *12 reste oondue— 20 teur et que la borne d'entrée de basculement est à un potentiel négatif , il est clair que si à ce moment le potentiel du point Q est zéro volt , ce potentiel est transféré à travers la diode 13 vers l'entrée en élevant la tension de la borne d'entrée à zéro volt , c'est à dire , à l'état "1" , mais si le potentiel 25 Dans le cas où l'entrée de basculement est "0" et l'en-30 trée de débasculement est "l" , du fait que le transistor 12 devient non-conducteur et que le circuit de rétroaction reste ouvert , le baseuleur opère comme un baseuleur D classique , l'entrée de basculement "QM étant transférée vers la sortie telle quelle et la sortie présente à 1'.instant de bit suivant 1 ' état 35 "0" . Dans le cas où les entrées de basculement et de dâbas-culement sont toutes deux au potentiel "1* , du fait que le transistor 12 est alors non-conducteur et que la voie de rétroaction n'est pas formée , l'entrée de débasculement rend simplement le 40 transistor 12 non-conducteur et le signal de l'entrée de bascule 69 01126 7 2000707 ment est transféré , de préférence au signal d'entrée de débasculement , vers la sortie afin d'élever la borne de sortie à l'état 1 à l'instant de bit suivant . Le mode de fonctionnement décrit ci-dessus est illustré par la Fig.6 , qui montre les variations de potentiel aux divers points du circuit de la Fig.5» et est également indiqué dans la table de vérité ci-après qui a déjà été donnée dans le préambule du présent mémoire descriptif . n nU+1 B* Sn ^ 10 0 0 G? 0 11 1 0 0 1 11 Ainsi, le fonctionnement instable des basculeurs 15 classiques du type ES , lorsque les entrées de basculement et de débasculement sont toutes deux dans l'état "1" , a été éliminé , l'entrée de basculement ayant toujours la priorité dans le cas où l'entrée de débasculement est dans l'état "l" . La Fig*7 représente une variante du montage de la 20 Fig.5 • Un transistor 14 est prévu pour stabiliser le fonctionnement en formant un circuit de rétroaction en réponse à une autre impulsion d'horloge 0^ afin d'éviter un transfert rétrograde quand le transistor de commutation 5 est rendu conducteur par l'impulsion d'horloge 0g 1ue l'information est transmise 25 du transistor de l'étage antérieur 3 au transistor de l'étage postérieur 7 • La présence du transistor 14 permet aussi d'utiliser ce montage dans un mode statique . Le baseuleur de type D de la Fig.7 , à l'exception du transistor 12 et de la diode 13» a déjà été revendiqué 30 dans le brevet français 1.526.740 et est décrit en détail dans le mémoire descriptif de celui-ci . La Fig.6 est un diagramme théorique d'un montage conforme à un autre mode de réalisation de l'invention et qui opère à l'instar d'un baseuleur du type JE . Sur le dessin, un 35 interrupteur 15 a été ajouté à la borne d'entrée du montage de la Fig.4, cet interrupteur étant commandé directement par la sortie du circuit . On va considérer d'abord le cas où l'entrée de basculement est N0N et où l'entrée de débasculement est aussi 69 01126 8 2000707 "O" . L'interrupteur 12 est fermé par le signal d'entrée "0" de la borne de débasculement et le potentiel élevé apparaissant à la borne de sortie Q est rétroappliqué au point À . En même temps , le potentiel de sortie est rétroappliqué, en tant que 5 signal de commande , à l'interrupteur 15 et ferme celui-ci quand ce potentiel est "0" , mais ceci ne modifie pas le potentiel du point A puisque celui-ci est déjà "O" . Quand la sortie est dans l'état "1" , l'interrupteur 15 est ouvert, et l'état 1 est rétroappliqué par l'interrupteur 12, qui est fermé , au point A et 10 l'état de mémorisation antérieur est conservé . Autrement dit t l'état de sortie à l'instant du bit suivant est égal à l'état de sortie à l'instant du bit précédent • On va considérer maintenant le cas où l'entrée de basculement est dans l'état "1" et où l'entrée de débasculement 15 est dans l'état "0" : puisque l'interrupteur 12 est fermé et , dans le cas où la sortie est "0" , l'interrupteur 15 se ferme , l'entrée de basculement n1H est transférée au point A . Dans le cas où la sortie est dans l'état "1" , l'interrupteur 15 est ouvert , mais l'état de sortie n1w est rétroappliqué à travers 20 l'interrupteur 12 au point A afin d'amener ce point A à l'état "1" . En conséquence , l'état de sortie à l'instant du bit suivant est toujours "1" . Quand l'entrée de basculement est dans l'état "O" et que l'entrée de débasculement est dans l'état "l" , l'in-25 terrupteur 12 est ouvert . Si la sortie est dans l'état "0" dan» ce cas, l'interrupteur se ferme pour transférer l'état de l'entrée de basculement et le point A devient H0" . D'autre part, lorsque la sortie est dans l'état "1" , les deux interrupteurs 12 et 15 sont ouverts et l'état "1" n'est jamais appliqué au 50 point A . En conséquence, l'état de sortie à l'instant du bit suivant est toujours "0" . Quand la borne de basculement et la borne de débasculement sont toutes deux dans l'état "1" , l'interrupteur 12 est ouvert comme dans le cas ci-dessus . Lorsque la sortie est 35 dans l'état "0" dans ce cas , l'interrupteur 15 se ferme et le signal de l'entrée de basculement est transféré au point A qui est ainsi placé dans l'état "1". Toutefois, lorsque la sortie est dans l'état "1" , 1 * interrupteur 15 s'ouvre et l'état "1" n'est jamais appliqué au point A. Autrement dit, l'état du point 40 A est toujours la " négation " de l'état de sortie , c'est à dire 69 01126 9 2000707 que l'on a lorsque la sortie est Q • Le mode de fonctionnement ci-dessus est illustré par les courbes de la Fig.9 qui représentent les variations du potentiel aux divers points du circuit de la Fig.8 , îonc-5 tionnement qui correspond à la table de vérité ci-après i B11 s11 O O Qn 0 11 10 0 10 1 1 Jf- Ce mode de fonctionnement est équivalent à celui d'un baseuleur du type JE • La Fig.10 représente un montage pratique du circuit de la Fig.8 , dont les divers éléments sont constituéspar 15 des transistors à effet de champ MÛS . Ce montage peut être qualifié de baseuleur D dynamique à deux phases . Les montages des Fig. 11 et 12 comportent une voie de rétroaction supplémentaire incluant un transistor de commuta tien identique à celui décrit en regard de la Fig.7 et peuvent être qualifiés respectivement de 20 baseuleur D statique biphasé et de baseuleur D triphasé • 69 01126 10 2000707 - REVENDICATIONS - 1 • Un 'baseuleur qui comprend des moyens pour recevoir un premier et un second signaux d'entrée , des moyens de conservation ou de mémorisation qui sont amenés dans un premier ou dans un 3 second état en réponse à la présence ou à l'absence desdits signaux d'entrée et qui mémorisent ledit état , un circuit de rétroaction formé entre les bornes de sortie et d'entrée desdits moyens de conservation , des moyens de commutation pour commuter lesdits circuits de rétroaction, des moyens pour introduire le 10 premier signal d'entrée dans 1Eentrée desdits moyens de conservation et des moyens pour introduire le second signal d'entré© dans lesdits moyens de commutation afin de commander ceux-ci • 2 . Un baseuleur selon la revendication 1 dans lequel lesdits moyens de conservation ou de mémorisation soat constitués par 15 un "baseuleur du type D « 3 o Un "baseuleur selon la revendication 2 dans lequel ledit "baseuleur I) opère en synchronisme avec des signaux d'horloge et lesdits premier et second signaux d'entrée sont aussi synchronisés avec lesdits signaux d'horloge 20 4 . Un "baseuleur selon la revendication 1 dans lequel des éléments de mémorisation incorporés dans lesdits moyens de conservation sont constitués par des transistors à effet de champ MOS® 3 • Un "baseuleur selon la revendication 1 dans lequel les moyens de commutation sont constitués par des transistors à effet de 23 champ MOS . 6 . Un "baseuleur selon la revendication 1 dans lequel le circuit de rétroaction comprend un redresseur , ledit redresseur étant orienté de façon que son sens de conduction directe soit orienté de la sortie vers l'entrée desdits moyens de conservation ® 30 7 «Un "baseuleur selon la revendication 1 dans lequel les moyens pour introduire le premier signal d'entrée comprennent un. second commutateur , ce second commutateur étant conçu pour être commandé par la sortie desdits moyens de conservation . 8 . Un baseuleur selon la revendication 7 dans lequel le second 33 commutateur est constitué par un transistor à effet de champ MOS .