FR 2011702 A1 19700306 FR 6912351 A 19690429 69 12381 1 2011702 La présente invention concerne des circuits semi-conducteurs intégrés monolithiques, et spécialement des circuits logiques qui peuvent être utilisés dans les ordinateurs. Plus particulièrement, elle concerne des circuits intégrés comprenant des diodes incorporées à barrière de Schottky utilisables dans 5 des circuits à commutation à haute vitesse pour de tels ordinateurs. On connaît bien les diodes à barrière de surface utilisant 1'effet de Schottky fondé sur les caractéristiques de redressage provenant d'un métal à l'interface d'un semi-conducteur. On sait de plus que les diodes à barrière de Sehottfcy.*. ' appelées aussi diodes à "porteur chaud", ont des vitesses de 10 commutation rapides de l'ordre de la pico-seconde ainsi qu'une faible tension de commutation dans le sans direct. En conséquence, il est très souhaitable d'utiliser des diodes à barrière de Schottky dans les circuits monolithiques intégrés utilisés dans l'art actuel des ordinateurs à haute vitesse. Cependant, les efforts réalisés pour obtenir des circuits intégrés de 15 pratique commerciale contenant des diodes à barrière de Schottky n'ont pas été heureux. En grande partie, cela est du à une incapacité de fournir un élét» ment de circuit â diodes è barrière de Schottky dans un circuit intégré avec essentiellement des caractéristiques non linéaires. Quand l'élément de circuit de diodes a uns caractéristique de résistance principalement linéaire, l'avan-20 tage d'une commutation à haute vitesse de telles diodes aussi bien que les caractéristiques de cette tension de commutation dans le sens direct sont diminuées de façon Importante. Cela est particulièrement vrai si la diode à barrière de Schottky doit Stre utilisée en contre-réaction non linéaire ou mise en parallèle avec la Jonction collecteur-base d'un transistor à haute vitesse 25 de commutation pour maintenir le transistor hors del'état saturé. ZI est reconnu, dans les circuits à transistors h impulsion du type utilisé dans les dispositifs d'information digitale et de traitement, tels que les ordinateurs, que si le transistor dépasse le point où la jonction collecteur-base devient polarisée dans le sens direct, il y a saturation provoquant 30 un emmagasinement indésirable de porteurs minoritaires qui augmente le temps de commutation. On a suggéré d'utiliser des diodes telles que les diodes tunnel comme shunts ou moyen de découplage en parallèle avec la Jonction collecteur-base du transistor de commutation afin de maintenir de tels transistors ■ au dessous du niveau de saturation. Cependant, on n'a pu produire des diodes 35 tunnel de pratique commerciale pour de telles utilisations, particulièrement dans les circuits intégrés. D'autres types de diodes n'ont pas les hautes vitesses de commutation et les faibles tensions de commutation dans le sens direct qui rendent les diodes i barrière de Schottky si intéressantes dans leB circuits i commutation rapide actuels. 40 En conséquence, un objet de l'invention est de fournir des circuits lnté- 69 12351 2 2011702 gréa comprenant des diodes à barrière de Schottky. Un autre objet de l'invention est de fournir un circuit intégré ayant un élément de circuit à diodes à barrière de Schottky à caractéristiques prédominantes non linéaire. 5 Encore un autre objet de l'invention est de fournir les circuits intégrés avec des diodes à barrière de Schottky reliées aux transistors. Un autre objet de l'invention est de fournir des circuits intégrés monolithiques à commutation non linéaire et à vitesse élevée contenant des diodes à barrière de Schottky. 10 Un autre objet de cette invention est de fournir un circuit de commutation non saturé, intégré et à 'haute vitesse comprenant une diode à barrière de Schottky. Encore un autre objet de l'invention est de fournir un procédé de fabrication de circuits Intégrés comprenant des diodes de barrière de Schottky. 15 Encore un autre objet de l'invention est de fournir un procédé de fabri cation de circuits intégrés monolithiques dans lesquels des diodes à barrière de Schottky puissent être incorporées sans autres étapes additionnelles de fabrication. Le circuit intégré de la présente invention comprend une structure de 20 diodes à barrière de Schottky comprenant un substrat semi-conducteur à haute résistivité ayant uns région de basse résistivité d'un type de conductlvité formée sur une partie de cette surface, et une couche semi-conductrice épitaxiale à haute résistivité dudit type de conductlvité sur ladite surface. La couche épitaxiale a une épaisseur inférieure à de 2.5 microns, de préférence 25 2 microns ou moins, et une concentration d'impureté déterminant la conductlvité 16 -3 inférieure è 5 x 10 cm à la surface. Un contact métallique redresseur se trouve à la surface de ladite couche épitaxiale et opposé à une région épitaxiale de base résistivité correspondant à ladite région du substrat de" basM résistivité formée par rétro-diffusion depuis ladite région du substrat et è 30 travers l'Interface de la couche épitaxiale du substrat. Le contact métallique est écarté de ladite région épitaxiale de basse résistivité par une distance inférieure à 0.5 microns. Le circuit intégré comprend des connexions électriques reliant le contact redresseur et la région épitaxiale de basse résistivité aux autres éléments du circuit intégré. ~ 35 La forte résistivité de la couche épitaxiale comprenant la diode à barriè re de Schottky donne des caractéristiques de barrière excellentes avec le contact redresseur alors que l'étroitSBse de la couche épitaxiale combinée avec la région de basse résistivité rétro-diffusée, qui est écartée de moins de 0.5 microns du contact redresseur, fournit une diode à barrière de Schottky 40 avec une caractéristique à résistance linéaire minimale. 69 12351 3 2011702 La diode de barrière de Schottky incorporée fonctionne le plus avantageusement dans le circuit intégré quand on l'utilise en dérivation avec la jonction collecteur-base d'un transistor à haute vitesse de commutation qui est aussi formé dans ladite couche épitaxiale. Dans un t8l circuit de découplage, 5 le contact métallique redresseur ou anode de la diode barrière est relié au moyen d'interconnexions conductives à la base du transistor de commutation alors que la région épitaxiale à haute résistivité adjacente audit contact, qui est utilisée comme cathode de la diode, est reliée au collecteur par la région épitaxiale de basse résistivité et par des moyens d'interconnexions de 10 conductlvité convenable. Du fait que la tension de commutation dans le sens direct de la diode à barrière de Schottky est relativement faible, de l'ordre de 0,4 volts, la jonction base collecteur , qui nécessite un potentiel de l'ordre de 0,7 à 0,8 volts pour être polarisé dans le sens direct, n'atteint jamais un tel niveau du fait de l'effet de shunt de la diode. En conséquence, 15 le transistor n'est jamais en saturation. Le transistor est utilisé juste au dessous de la saturation ce qui permet des temps de commutation rapides. La présente invention fournit aussi un procédé de fabrication de diodes à barrière de Schottky, dans un circuit intégré, simultanément avec la fabrication du transistor et sans aucune nécessité d'étapes de fabrication addi-20 tionnelles. La région de basse résistivité ds la diode est formée par rétro-diffusion dans la couche épitaxiale simultanément avec la formation du collecteur à basse résistivité du transistor dans la couche épitaxiale qui se fait par une rétro-diffusion correspondante. Un canal à basse résistivité depuis la surface de la couche épitaxiale jusqu'à la région enterrée à basse résistivité 25 de la diode est formé simultanément avec un canal similaire allant de la surface de la couche à la région du collecteur à basse résistivité du transistor, □n peut former une région Isolante diffusée entre la diode et le transistor dans la même étape de diffusion que la diffusion d'isolant dans les circuits monolithiques. Finalement, on peut déposer la métallisation fournissant le 30 contact redresseur de la diode à barrière de Schottky simultanément avec la métallisation formant les contacts ohmiques du transistor. D'autres objets, caractéristiques et avantages de la présente invention ressortiront mieux de l'exposé qui suit fait en référence aux dessins annexés, à ce texte, qui représentent les modes de réalisation préférés de celle-ci. 35 es figures 1 et la représentent un diagramme sous forme de vue en coupe décrivant la fabrication de la structure du circuit intégré d'une réalisation selon la présente Invention. La figure 2 est un diagramme représentant, vue en coupe, la fabrication d'une structure de circuit intégré d'une autre réalisation selon la présente 40 invention. 69 12351 4 2011702 La figure 3 est un schéma de circuit représentant le circuit des réalisations de la figure 1 et de la figure 2, Dans la discussion du procédé de fabrication des réalisations préférées illustrées dans les figures 1 et 2, la terminologie habituelle qui est bien 5 connue dans le domaine des dispositifs semi-conducteurs sera utilisée. Par "porteurs" on Indique les trous libres ou les électrons qui sont responsables du passage du courant à travers un matériau semi-conducteur. Les porteurs majoritaires sont les trous dans les matériaux de type P ou les électrons xdans les matériaux de type N. En utilisant le terme "porteurs minoritaires", on 10 désire caractériser les porteurs dans les minorités, c'est-à-dire, les trous dans les matériaux de type N ou les électrons dans les matériaux de type P. Dans les types les plus courants de matériaux semi-conducteurs utilisés dans les dispositifs à transistor actuels, la concentration de porteurs correspond à la concentration de l'impureté déterminant ta conductlvité, cela veut dire, 15 les Impuretés qui donnent les caractéristiques de conductlvité aux matériaux semi-conducteurs intrinsèques. Bien que dans le but de décrire cette Invention on se réfère à une configuration semi-conductrice où une région de type P est utilisée comme substrat et d'autres régions semiconductrlces de la structure du semi-conducteur compo-2Q site sont formées du type de conductlvité décrit, il est évident que les mêmes régions que l'on décrit comme étant d'un type de conductlvité peuvent être du type de conductlvité opposé et de plus, quelques unes des opérations qui sont décrites comme opérations de diffusion peuvent être faites par croissance épitaxiale. 25 En se aux figures 1et 1a, une pastille du type de conductlvité P ayant de préférence une résistivité de l'ordre de 15-20 ohm-cm et une épaisseur d'environ 0,18mm à 0,25mm est utilisée comme substrat de départ 10 montré dans l'étape 1. Le substrat est de préférence une structure de silicium monocristalline qui peut être fabriqué par les techniques conventionnelles telles que 30 le tirage de cristaux à partir d'une masse contenant la concentration d'impuretés désirée, suivi par le découpage du cristal en plusieurs pastilles. Ce substrat peut aussi être une couche épitaxiale que l'on a fait croître sur une autre surface non montrée. Si l'on utilise une telle couche épitaxiale, elle aura de préférence une épaisseur de l'ordre de 6 microns, 35 On forme à la surface du subs'trat 10 une paire de zones N+ de basse résis tivité 11 et 12 qui sont écartées l'une de l'autre et qui sont obtenues de façon conventionnelle telle que par diffusion. Par exemple, on peut soit faire croître thermiquement ou déposer par dépôt pyrolitique sur la surface du substrat 10 un revêtement isolant standard, tel qu'un revêtement d'oxyde, de pré-40 férence de dioxyde de silicium, ayant une épaisseur d'environ 5000 A. Alterna 69 12351 5 2011702 tivement, on peut utiliser des techniques de pulvérisation HF décrites dans l'art antérieur pour former la couche de dioxyde de silicium. Puis on peut former les trous correspondant aux zônes 11 et 12 dans la couche de dioxyde de silicium en utilisant une technique standard de photorésist et de gravure 5 par l'acide. En utilisant une source d'impureté d'arsenic ou d'antimoine, l'impureté d'arsenic est diffusée dans la surface exposée pour former les zones 11 et 12 qui ont une résistance surfacique de 3 à 5 ohms/carré. La profondeur des zônes 11 et 12 est approximativement de 2 microns. Quand la diffusion est terminée, la couche d'oxyde est supprimée de la surface de façon convention-10 nelle, c'est-à-dire, avec une solution d'acid8 fluorhydrique diluée. Dans l'étape 3, on fait croître sur la surface du substrat 10 au moyen de techniques conventionnelles et à une température d'environ 1000° à 1200°C, une couche épitaxiale de conductlvité N- 13 ayant une concentration de porteurs 16 "3 majoritaires (arsenic) inférieur à 5 x 10 cm , et une résistivité supérieure 15 à 3 ohm-cm. La région épitaxiale a une épaisseur d'environ 2,0 ± 0.1 microns. Dans l'étape 4, on forme dans la couche épitaxiale les zônes 14 et 15 de basse résistivité en chauffant suffisamment pour créer la rétrodiffuslon des zfines correspondantes 11 et 12. Les zones 14 et 15 se prolongent d'environ 1,5 microns dans la couche épitaxiale. 20 Ensuite, on isole les zônes 14 et 15 de basse résistivité l'une de l'autre par une diffusion du type P+ en utilisant de préférence une source de bore, on forme ainsi les zônes d'isolants 18 et 19, montrées dans l'étape 5, qui traversent la couche épitaxiale 13 et se termine dans le substrat P-. La concentra- 20 -3 tion de surface des zônes 18 et 19 est de l'ordre de 10 cm . Subséquemment, 25 on réalise la diffusion de base 20 de façon conventionnelle en accord avec les techniques décrites ci-dessus, pour obtenir une région de conductlvité de type P+, de basse résistivité, s'étendant de la surface de la couche épitaxiale 13 à la zône N+ 14 et formant entre elles la jonction collecteur-base 21, comme on le montre dans l'étape 5. La région de base 20 a une résistivité 30 surfacique de 300 ohms/carré. Dans l'étape 6, on forme dans la couche épitaxiale 13 des canaux 16 et 17, de basse résistivité, au moyen des techniques de diffusion conventionnelles, comme on l'a déjà décrit, utilisant une source de phosphore pour les . porteurs majoritaires. Ces canaux ont une base résistivité correspondant à 35 celle des zônes 14 et 15; ils fournissent un chemin de basse résistivité depuis les zônes 14 et 15 jusqu'à la surface de la couche épitaxiale. Ensuite, conme on le montre dans l'étape 7, on forme la région d'émetteur 22 au moyen des techniques de diffusion conventionnelles, en utilisant de préférence une source de phosphore, telle que l'oxychlorure de phosphore. 40 On forme alors la couche isolante 23 sur la surface de la couche épita- 69 12351 B 2011702 xiale 13. La couche 23 est formée de façon conventionnelle comme on l'a déjà décrit. Elle peut être faite d'un oxyde thermique tel que le dioxyde de silicium ou d'un matériau isolant, tel que le nitrure de silicium. On ouvre dans la couche d'isolant 23, en utilisant les techniques de photorésist et de gra-5 vures sélectives conventionnelles, le trou 24 exposant la surface de l'émetteur, le trou 25 exposant la Burface de la base, le trou 26 exposant la surface du canal 16 qui fournit un chemin de basse résistivité à la zone de collecteur 14, le trou 27 exposant la surface du canal 17 qui fournit un chemin de basse résistivité- à la zône de basse résistivité 15, et le trou 28 exposant la sur-10 face de la couche épitaxiale 13 ds forte résistivité, opposée à la zone 15 de basse résistivité. L'étape 8 illustre cette phase. Ensuite, on dépose sur la surface entière de la structure de l'étape 8 une fine couche de platine de l'ordre de 500 A. On peut déposer le platine par toute technique conventionnelle telle que l'évaporation ou la pulvérisation. Le substrat est alors chauffé 15 dans une atmosphère inerte à une température d'environ 550°C durant une période de 20 minutes. L'opération de chauffage produit un alliage du platina dans les trous 24, 25, 26, 27, et 28 avec le silicum exposé, alors que le reste du platine est sans effet. Le platine restant ou qui n'est pas allié est ensuite éliminé par des moyenB convenables tels que par décapage sélectif avec 20 un décapant, par exemple, de l'eau régale qui éliminera le platine sans affecter l'alliage de platine et de silicium dans les trous, alliage que l'on appellera siliciure de platine. Le siliciure de platine est représenté par les zônes 24a, 25a, 26a, 27a et 28a. Ensuite, on évapore sur la surface entière de la structure une couche d'aluminium ou d'autres métal convenable tels que le molyb-25 dène. La couche de molybdène évaporée a une épaisseur de plusieurs milliers d'angstroms. Une couche de photorésistant est alors appliquée sur la pastille, puis séchèe, exposée, développée et enfin fixée. Les interconnexions de molybdène sont formées par une opération de décapage conventionnelle, par exemple, en utilisant une solution tiède d'acide phosphorique, d'acide nitrique, et. 30 d'eau. Le photorésistant est alors éliminé. On montre la structure résultante dans la figure 1a. On trouve que les dépôts de siliciure de platine 24a, 25a, 26a et 27a fournissent des contacts ohmlques excellents avec les régions de l'émetteur, de la base , et du collecteur du transistor 30, et le dépôt 28a forme une bonne barrière de surface ou une diode à barrière de Schottky sur 35 la zône de surface de la couche épitaxiale à basse résistivité 13; le dépôt 28a est l'anode. Le circuit de la structure de l'étape 8 est illustré dans la figure 3. L'interconnexion 32 relie la base 20 à l'anode 28a de la diode 34 à barrière de SchottKy, alors que l'interconnexion 35 relie la cathode 36 de la barrièra 40 de Schottky 34 au collecteur 14 du transistor 30. 69 12351 7 20 n 731 Dans le circuit intégré représenté à la figura 1a, un potentiel de l'ordre de 4-0,4 volts sur l'anode 2Ba, en fonction de la cathode 36, rendra la diode à barrière de Schottky 34 conductrice dans le sens direct. D'autre part, un potentiel positif d'au moins +0,7 volts sur la base 20, en fonction du col-5 lecteur 14, est nécessaire pour polariser dans le sens direct la jonction base-collecteur 21.En conséquence, on peut voir que la jonction base collecteur 21 ne peut jamais être polarisée dans le sens direct dans le circuit montré dans la figure 3. Aussitôt que le potentiel sur la bas8 20, en fonction du collecteur 14, atteint +0,4 volts, la diode à barrière de Schottky 34 est rendue 10 conductrice, fournissant un chemin de basse résistance ou un shunt au collecteur ce qui permet d'éviter toute autre augmentation dans le potentiel de la base 20. Du fait que l'on évite ainsi à la jonction 21 d'être polarisée dans le sens direct, le transistor 30 n'est jamais amené à saturation, ce qui, à son tour, permet un temps de commutation plus rapide pour le transistor 30. 15 II n'est pas nécessaire que la métallisation créant la diode à barrière de Schottky soit déposée dans le trou 28 simultanément avec le dépôt des contacts ohmiques dans les trous 24, 25, 26 et 27. Par exemple, la structure de circuit intégré peut être fabriquée alternativement par simple ouverture das trous 24, 25, 26 et 27 dans l'étape 8 puis par la formation des contacts ohmi-20 ques de slliciurs de platina dans ces trous de la façon identique à cslle décrite ci-dessus. Ensuite, on peut ouvrir le trou 28, puis déposer la couche évaporée de molyndène sur la surface de la façon décrite ci-dessus. Les interconnexions de molybdène sont formées par décapage soustractif comme on l'a décrit ci-dessus. Dans cet autre procédé, le molybdène, formera, en plus des 25 interconnexions, l'anode à barrière de Schottky 28a. La diode à barrière de Schottky en résultant aura un potentiel de barrière supérieur (de l'ordre de +0,6 volts] que la diode décrite précédemment. Alternativement on peut réaliser le circuit montré sur la figure 3 d'uns autre façon dans laquelle la liaison entre la cathode de la diode à barrière 30 de Schottky et la collecteur du transistor est formée à l'intérieur de la structure semi-conductrice plutôt qu'au moyen d'une interconnexion de surface métallique. En se référant à la figure 2, on forme la zône de bassa résistivité N+ 37 dans la surface du substrat P- 38 qui a une résistivité de l'ordre de 15 à 20 ohms-cm, et une épaisseur d'environ 0,254mm. La zône 37 correspond 35 aux zônes déjà décrites 11 et 12 pour la résistivité, la concentration d'impureté et la profondeur. En fait, la structure de l'étape 1 dans la figure 2 correspond à la structure dans l'étape 2 de la figure 1 dans tous ses aspects excepté dans le fait qu'il y a une zône de basse résistivité plutôt qu'une paire de zônes séparées. La couche épitaxiale N~ 39, qui est identique à la 40 couche épitaxiale déjà décrite 13, est alors formée comme on le montre dans 69 12351 a 201173; l'étape 2. Dans l'étape 3, on rétrodiffuse la zone 37 pour former la zône épitaxiale 40 d'une façon identique à la rétrodiffusion des zones déjà décrites 11 et 12 pour former les zônes 14 et 15. Comme on le montre dans l'étape 4. on forme dans la couche épitaxiale un canal à basse résistivité 41, qui est: 5 identique dans sa structure et sa composition aux canaux à basse résistivité des canaux 16 et 17 déjà décrits, et formés de la même façon. On réalise de la même façon qu'on l'a montré dans l'étape 5 la diffusion de la base 42 qyi est identique à la diffusion déjà décrite de la base 20. Ensuite, comme on le montre dans l'étape 6, on forme la région d'émetteur 43 par des technique 10 de diffusion conventionnelles, en utilisant de préférence une source de phosphore, tells que 1 'oxychl-oride de phosphore. La résistivité de l'émetteur est d'environ 1 ohm-cm. Ensuite, comme on le montre dans l'étape 7, les contacts ohmiques 44a 45a, et 46a sont formés dans les trous 44, 45 et 46 dans la couche d'isolant 15 48, et un contact à barrière de surface 47a est déposé dans le trou 47 de Assivs couche isolante. On peut former ces contacts par l'une des deux alternatives des procédés décrits en rapport avec la première réalisation. Finalement, qusfid les interconnexions métalliques sont déposées, seul le contact de base 45a est relié au contact de barrière 47a par l'interconnexion 49. Il n'est pas 20 nécessaire de relier la cathode de la diode à barrière de SchottKy au collss-teur 40 au moyen d'une interconnexion métallique de surface puisque le col 1m--- S© teur 40/prolonge dans la région d'anode de la diode à barrière de SchottKy 50. Bien que l'on ait décrit le siliciure de platine dans la réalisation ppê™ 25 férée comme un métal souhaitable pour les contacts ohmiques et le contact rie barrière, il est clair que d'autres métaux utilisés conventionnellement et/es contacts ohmiques peuvent être utilisés pour les contacts ohmiques dans le présente structure et similairement, les métaux utilisés conventionnellemprrh pour contacts dans les diodes à barrière peuvent être utilisés pour les ce:'-30 tacts de barrière. Par exemple, on peut utiliser pour le contact de bari--» des métaux tels que le platine, le palladium, le chrome, le molybdène ou i£ nickel. Dans l'adaptation de circuits intégrés de paramètres spécifiques, il peut être souhaitable dans la fabrication du contact de barrière d'éviter des terr 35 pératures qui peuvent causer le frîttage ou la combinaison avec le métal cie contact déposé et le substrat. Dans de telles circonstances, on peut former le trou dans la couche isolante pour la barrière par pulvérisation soustractive HF à basse température et on peut aussi subséquemment déposer le métal de contact de barrière dans le trou par une telle pulvérisation HF à basse tempéra™ 40 ture. BAD ORIGINAL 12351 g 2011701 On doit remarquer que, lorsque le contact de barrière de la diode est formé de l'alliage d'un métal et du matériau de couche épitaxial de semiconducteur, tel que le siliciure de platine, la jonction ou l'interface entre l'alliage et la couche épitaxiale sera légèrement -inférieure au reste de la 5 surface de cette couche épitaxiale. Dans un tel cas, les distances déjà mentionnées depuis la jonction de contact jusqu'à la région épitaxiale de basse résistivité devra être déterminée à partir de la jonction actuelle plutôt que de la surface de la couche épitaxiale. Comme on l'a déjà indiqué, le contact redresseur métallique dans la diode 10 à barrière de Schottky devra être écarté de la région épitaxiale à basse résistivité dans une distance inférieure à 0,5 microns. Pour de meilleurs résultats, la couche épitaxiale devra avoir une épaisseur d'environ 2 microns, auquel cas la région de basse résistivité devra être rétrodiffusée sur une distance de 1,5 microns dans la couche épitaxiale. Cependant, la structure de la pré-15 sente invention peut être utilisée avec des couches épitaxlales ayant des épaisseurs de l'ordre de 0,8 microns, auquel cas la région de basse résistivité est rétrodiffusée sur 0,3 microns dans la couche épitaxiale. Bien que 1'on ait décrit dans ce qui précède et représenté sur les dessins les caractéristiques essentielles de l'invention appliquées à des modes 20 de réalisation préférés de celle-ci, il est évident que l'homme de l'art peut y apporter toutes modifications de forme ou de détai qu'il juge utiles, sans pour autant sortir du cadre de ladite invention. 69 12351 10 2011702 REVENDICATIONS 1.- Circuit intégré monolithique renfermant une diode qui comprend: - un substrat semiconducteur de forte résistivité - une première région de faible résistivité,. d'un premier type de conduc-5 tivité et située le long d'une partie de la surface dudit substrat - une couche samiconductrlce épitaxiale, de forte résistivité et dudit premier type de conductlvité, située sur la surface dudit substrat, ladite couche épitaxiale ayant une épaisseur inférieure à 2,5 microns et une ooncen- 16 -3 tration d'impuretés inférieure è 5.10 cm . 10 - une seconde région de faible résistivité, du premier type de conductl vité, formée dans la couche épitaxiale, à l'interface de la couche et du substrat, et qui est obtenue par rétro-diffusion de la première région de faible résistivité, cette seconde région prolongeant ladite première région - un contact redresseur métallique formé sur la surface de la couche épi-15 taxiale et opposé à ladite seconde région de faible résistivité, ledit contact métallique étant Séparé de ladite seconde région d'une distance inférieure à 0,5 microns - et des connexions électriques reliant respectivement ledit contact redresseur et la dite seconde région de faible résistivité aux autres éléments 20 du circuit Intégré 2.- Circuit intégré selon la revendication 1, dans lequel la diode comporte en outre un contact ohmlque métallique sur la surface de ladite couche épitaxiale et un canal de faible résistivité dudit premier type de conductlvité formé dans la couche épitaxiale et s'étendant depuis le contact ohmique Jus- 25 qu'à la seconde région de faible résistivité, les connexions électriques reliant respectivement lesdits contacts ohmiques et redresseurs aux autres éléments du circuit intégré 3.- Circuit intégré monolithique comprenant - un substrat seniiconduetaur de forte résistivité 30 - une couche semiconductrice épitaxiale de forte résistivité, d'un pre mier type de conductlvité et située sur la surface dudit substrat, -la dite couche épitaxiale ayant une épaisseur inférieure à 2,5 microns et une concen- 1B -3 tration d'impuretés Inférieure à 5.10 cm - une première et une seconde régions, espacées l'une de l'autre, ds 35 faible résistivité, du premier type de conductlvité et situées dans le substrat, à son interface avec la couche épitaxiale - une troisième et une quatrième réglons, espacées l'une de l'autre, de 69 12351 11 2011702 faible résistivité, du premier type de conductivité et formées dans la coucha épitaxiale, à son Interface avec le substrat, par rétro-diffUBion des premières et secondes régions, ces troisième et quatrième régions prolongeant respectivement les premières at secondes régions 5 - un contact redresseur métallique formé sur la surface de la couche épitaxiale et opposé à la troisième région, ledit contact métallique étant séparé de la troisième région d'une distance inférieure à 0,5 micron - une cinquième région, du type de conductivité opposé au premier type ds conductivité, s'étendant depuis la surface de la couche épitaxiale, et 10 opposée à la quatrième région pour former une jonction base-collecteur adjacente à la quatrième région - une sixième région, du premier type ds conductivité, s'étendant depuis la surface de la couche épitaxiale et qui est située à l'intérieur de la cinquième région pour former une jonction émetteur-base au-dessus de la jonction 15 base-collecteur - des contacts ohmiques métalliques aux dites régions de collecteur, base et émetteur et qui sont formés sur la surface de la couche épitaxiale - une connexion électrique reliant le contact redresseur au contact ohmi-qua de la région de base 20 - et une connexion électrique reliant ladite troisième région au collec teur 4.- Circuit intégré selon la revendication 3 comportant en outre d'une part un contact ohmique métallique situé sur la surface de ladite coucha épitaxiale et d'autre part un canal de faible résistivité, du premier type de con- 25 ductivité, qui est formé dans la couche épitaxiale et qui s'étend depuis le dit contact ohmique situé sur la surface de la couche épitaxiale jusqu'à la dite troisième région, une connexion électrique reliant le contact ohmique situé sur la surface de la couche épitaxiale et le contact ohmique du collecteur 30 5.- Circuit intégré selon la revendication 4 comportant en outre un canal de faible résistivité, du premier type de conductivité, qui est formé dans la. couche épitaxiale et qui s'étend du contact du collecteur jusqu'à ladite quatrième région. 6.- Circuit intégré selon la revendication 4 dans lequel ladite quatrième ré- 35 gion est séparée de ladite troisième région par une région d'isolation, du type de conductivité opposé au premier type da conductivité 8t s'étendant à travers la couche épitaxiale. 69 12351 12 2011702 7. Circuit intégré selon la revendication 3 dans lequel la première et seconde régions ne forment qu'uns seule région et dans lequel la troisième si la quatrième région ne forment qu'une seule région. 8.- Circuit intégré selon l'une quelconque des revendications 1, 2, 4, 6 5 7 dans lequel le substrat semiconducteur est du type de conductivité opposé audit premier type de conductivité. 9.- Circuit intégré selon l'une quelconque des revendications 4 et 7 dans lequel la jonction collecteur-base est contigué. avec la dite quatrième rég^s^ 10.- Circuit intégré selon l'une quelconque des revendications 1 à 9 dans 7,3-10 quel lesdits contacts métalliques comprennent du platine. 11.- Circuit intégré selon la revendication 10 dans lequel les contacta métalliques sont en siliciure de platine. 12.- Procédé de fabrication d'un circuit intégré dans lequel - on forme sur une partie de la surface d'un substrat semiconducteur r"-15 forte résistivité, une première région de faible résistivité et d'un premier type de conductivité - on forme une couche épitaxiale semiconductrice de forte résistivité et du premier type de conductivité sur ladite surface du substrat, la ccjcSîs taxiale ayant une épaisseur inférieure à 2,5 microns et une concentration a g «a 20 d'impuretés inférieure à 5.10. cm - on rétro-diffuse, sous contrôle, les impuretés de la première régler» de faible résistivité dans la couche épitaxiale pour former une seconde cr de faible résistivité, prolongeant la première région, du premier type de conductivité et s'étendant au moins de 0,3 micron de la surface commune au 25 substrat et à la couche épitaxiale - on forme dans la couche épitaxiale une troisième région du type de -ductivité opposé au premier type de conductivité s'étendant de la surface de la couche épitaxialeqjposée à la secondé région pour former une jonction lecteur-base adjacente à la dite seconde région 30 - on forme par diffusion dans la troisième région, une quatrième rég;*-^ du premier type de conductivité, qui s'étend depuis la surface de la couste épitaxiale et qui est située à l'intétieur de la troisième région pour fsw-ç*» une jonction émetteur-base au-dessus de la jonction base-collecteur - on forme une couche isolante sur la surface de la couche épitaxiale st 35 on enlève, attaque sélective, certaines parties de la couche isolants BAD ORIGINAL 69 12351 13 2011702 pour exposer certaines parties des régions de collecteur, basa et émetteur.' - On déposa sélectivement un métal pour former les contacts ohmiques dans les parties exposées. - On enlève par attaque sélective, une partie de la couche isolante sur 5 la surface de la couche épitaxiale, cette dite partie étant opposée à la seconde région et séparée de ladite troisième région, puis on dépose un métal pour former un contact redresseur dans ledite partie enlevée. - et on forme des connexions métalliques sur la surface de la couche isolante pour relier le contact redresseur et le contact de base.