FR 2006222 A1 19691226 FR 6905646 A 19690227 69 05646 1 2006222 L'invention concerne une mémoire de signaux digitaux. Plus particulièrement, elle concerne un ensemble d'emmagasinage actif comprenant des couples de diodes, uniquement, comme éléments d'emmagasinage, et des moyens pour réaliser la lecture non destructive et la restauration par bloc d'élé-5 ments. Dans l'art antérieur on connait de nombreux dispositifs d'emmagasinage pour l'émmagasinage de signaux digitaux. Depuis longtemps on sait utiliser des noyaux de ferrite, les diodes tunnel, les films magnétiques, les registres électroniques et autres circuits bistables pour emmagasiner de l'information 10 binaire, c'est-à-dire des "1" et des "0". La réalisation d'un système d'emmagasinage, est commandée par des considérations telles quelle prix, la vitesse, l'encombrement, la capacité et même la consommation de puissance. Le facteur prix dépend fortement du prix de chaque élément de la mémoire qui est déterminé par la facilité de la fabrication et de l'essai des elé-15 ments dans la production en série. Bien que la vitesse d'un système d'emmagasinage ait été augmentée par les.perfectionnements apportés aux circuits, elle est encore améliorée par des caractéristiques telles que la restauration par blocs d'élément et la lecture non destructive. L'encombrement global d'un ensemble d'emmagasinage (fréquemment critique) est affecté directement par la 20 dimension de chaque élément d'emmagasinage. En dernier lieu les facteurs tels que la solidité et la consommation de puissance sont devenus importants à cause de l'utilisation des calculateurs dans les satellites, les calculateurs aéroportés, et autres calculateurs embarqués. La quantité de puissance consommée n'est pas seulement critique du fait que la puissance disponible peut être 25 limitée mais aussi du fait que plus une unité d'emmagasinage consomme de puissance plus elle engendre de chaleur, ce qui nécessite un refroidissement supplémentaire. Pour ces raisons, on cherche à réaliser des systèmes d'emmagasinage ayant le plus possible de caractéristiques citées précédemment. En conséquence, un objet de l'invention est de réaliser une mémoire digi-30 taie peu coûteuse,constituée entièrement d'éléments d'emmagasinage réalisés par des couples de diodes. Un autre objet de l'invention est de réaliser une mémoire digitale ayant une faible consommation de puissance. Un autre objet de l'invention est de réaliser une mémoire digitale rapide 35 ayant des moyens pour réaliser la restauration de bloc d'éléments et une lecture non destructive. Un objet particulier de l'invention consiste à restaurer par bloc d'éléments une mémoire digitale en envoyant de la lumière sur tous les éléments de la mémoire dans un bloc ou segment de la mémoire. 40 Conformément à un aspect de l'invention, plusieurs couples de diodes sont 69 05646 2 2006222 reliées pour former un ensemble de mémoire. Chaque couple de diodes peut être représenté par deux diodes dont les anodes et les cathodes sont reliées. En pratique un tel couple de diodes peut être fabriqué sous forme d'un seul dispositif semi-conducteur, la jonction centrale d'un tel couple de diodes 5 n'étant pas accessible. A titre d'exemple on suppose qu'un élément de mémoire'est constitué de diodes dont les cathodes sont reliées. Pour emmagasiner l'information digitale, il est nécessaire qu'un élément de mémoire prenne un des deux états électriques qui peuvent être distingués, c'est-à-dire un "zéro" ou un "un". Pour 10 écrire un "un", l'une ou l'autre des bornes accessibles de l'élément d'emmagasinage est maintenue à un potentiel fixe pendant que l'autre reçoit une impulsion-de tension positive par rapport à la première ce qui fait qu'une des diodes conduit momentanément. Lorsque l'impulsion est supprimée une charge est emmagasinée dans la capacité des jonctions composites des deux 15 diodes. En supposant que ces deux diodes aient une résistance de fuite de 10 -12 10 ohms et une capacité composite de 5x 10 farads, la charge doit etre réappliquée 100 fois par seconde approximativement ce qui est déterminé par la constante de temps RC de 50 millisecondes. Dans des conditions mathématiques idéales, il serait suffisant de réappliquer la charge 20 fois par 20 seconde dans le cas où la constante de temps RC est de 50 millisecondes. Cependant, en pratique, à cause des variations, des caractéristiques des composants, par exemple, il faut une fréquence supérieure de rechargement. Conformément à ce qui précède, on peut définir une convention d'emmagasinage telle que la présence d'une charge indique un "un" tandis que l'absence de 25 charge indique un "zéro". Lorsqu'on utilise deux éléments d'emmagasinage par bit , la convention relative au stockage sous forme digitale s'exprime pians la différence des charges emmagasinées. Dans certaines applications,par exemple dans les mémoires à lecture rapide et à écriture lente, la possibilité de n'écrire que des "un" est 30 suffisante. Cependant, dans la plupart des applications, il est nécessaire d'écrire, de nouvelles informations avant que l'ancienne information ne s'affaiblisse normalement et disparaisse. Par conséquent, "conformément à l'invention, chaque élément d'emmagasinage peut être restauré, soit par de la lumière, soit par un signal électrique. 35 La restauration par de l'énergie lumineuse est réalisée simplement en envoyant de la lumière sur les éléments d'emmagasinage de l'ensemble. La vitesse de l'affaiblissement des charges est augmentée* en exposant les jonctions des diodes à la lumière. Cette technique permet au système de restaurer un bloc de bits ayant une longueur correspondant à la longueur 40 recouverte par la lunière. Si on désire ne restaurer qu'une "partie de l'en 69 05646 3 2006222 semble d'emmagasinage, la source de lumière ne peut éclairer que des parties sélectionnées de l'ensemble d'emmagasinage. La restauration est réalisée électriquement en appliquant une impulsion qui provoque un claquage par effet ZENER, d'une des diodes dans le couple de 5 diodes. Pour cela il est nécessaire que les deux diodes dans l'élément d'emmagasinage présentent des capacités différentes par exemple ayant un rapport de 3 à 1. Conformément à l'invention, l'information peut être détectée soit dans un mode destructif, soit dans un mode non destructif. 10 La détection destructive est réalisée en contrôlant le courant tiré par un élément de mémoire pendant le claquage classique ou le claquage par effet ZENER. Si la charge à emmagasiner diffère de la charge qui était précédemment emmagasinée, le courant tiré diffère d'amplitude et de forme par rapport au courant tiré dans le cas où les charges sont les mânes. 15 Le rapport entre les signaux "un" et "zéro" peut être encore amélioré en utilisant deux éléments d'emmagasinage par bit et en réalisant la détection par un amplificateur différentiel.L'utilisation de deux éléments d'emmagasinage par bit permet de réaliser la détection dans le mode non destructif. La détection dans le mode non destructif est basée sur le fait que la capaci-20 tance de chaque diode dans un couple de diodes est modifiée directement par la chaîne emmagasinée mutuellement par ces diodes. Lorsqu'on utilise deux éléments d'emmagasinage par bit, le contenu d'information est déterminé par une différence dans la quantité de charge contenue dans chacun des deux éléments. Ainsi, lorsqu'une impulsion insuffisante pour provoquer le claquage 25 est apportée aux deux éléments d'emmagasinage, deux signaux d'amplitudes différentes apparaissent sur les lignes de détection. En résumé, on a décrit une mémoire digitale rapide et peu coûteuse ayant des moyens pour réaliser la restauration par bloc d'éléments et la lecture non destructive, dans laquelle les éléments sont constitués de couples de diodes. 30 D'autres objets, caractéristiques et avantages de la présente invention rassortiront mieux de l'exposé qui suit fait en référence aux dessins, annexés à ce texte qui représentent un mode de réalisation préférée de celle-ci. La figure 1 représente un circuit de l'iriventibo utilisant deux éléments d'emmagasinage par bit. 35 La figure 2 représente un diagramme des temps permettant d'expliquer le fonctionnement du circuit de la figure 1. La figure 3 représente un seul élément d'emmagasinage et son circuit équivalent. La figure 4 représente un diagramme des temps permettant d'expliquer le 40 cycle de régénération. fe9 05646 4 2006222 La figure 5 est une représentation schématique d'un moyen permettant de réaliser une restauration par bloc d'éléments. La figure 6 représente une autre réalisation de l'invention ayant un élément d'emmagasinage par bit. 5 La figure 7 représente les signaux permettant d'expliquer le fonctionne ment du circuit de la figure 6. La figure 8 représente une autre réalisation d'un seul élément d'emmagasinage et de ses circuits équivalents. La figure 9 représente une autre réalisation d'une matrice de mémoire. 10 On va se référer à la figure 1, sur laquelle est représenté ce circuit conforme à l'invention. Cette réalisation particulière utilise deux éléments d'emmagasinage 10. La ligne de mots 12 est connectée à chacun des éléments 10 et elle est aussi connectée à un circuit de commande bipolaire comprenant un dispositif de commande de mots» 14, et un dispositif de commande de res- 15 tauration 16. Les circuits 14 et 16 reçoivent des impulsions d'entrée à partir des sources 18 et 20 conformément à la synchronisation et au processus d'adressage du système global. Pour réaliser la description de l'invention, 11 est suffisant de considérer les sources d'impulsions 18 et 20 comme moyens permettant d'exciter un des circuits 14 et 16, qui amène à son tour des 20 impulsions à la ligne de mots 12, modifiant ainsi le degré de charge dans les éléments 10. Les sources d'impulsions 22 et 24 fournissent de la même manière des impulsions aux circuits de commande de bits 26 et 27 respectivement, lorsqu'on désire exciter une des lignes de bits 28 ou 29 pour charger un des éléments 2S d'emmagasinage 10. L'amplificateur différentiel de détection 30 est connecté aux deux éléments d'emmagasinage 10. Comme on l'expliquera plus en détail par la suite, l'amplificateur de détection 30 détecte celle des lignes de bits 28 ou 29 qui a l'impulsion la plus grande en réponse à une impulsion de lecture sur la ligne de mots 12. 30 Les liaisons particulières des composants dans les circuits 14, 16, 26 et 30 sont représentées en détail sur la figure 1. Des circuits analogues viendront immédiatement à l'esprit de l'homme de l'art. Des variantes dans les valeurs des résistance, capacité et tension de polarisation, sont déterminées par les caractéristiques des transistors et des éléments d'emma- 35 gasinage 10 qui sont utilisés. Les valeurs particulières représentées sur la figure 1 sont données pour des éléments d'emmagasinage dans lesquels la tension de claquage par effet ZENER de la diode la plus petite de chaque couple de diodes est de 6 volts approximativement. La diode la plus grande dans chaque couple de diodes ne subit pas de claquage par effet ZENER. 40 On va maintenant se référer à la figure 3, sur laquelle est représenté 69 05646 5 2006222 un élément d'emmagasinage 10 et son circuit équivalent correspondant. Comme représenté, la diode la plus grande dans le couple de diodes fonctionne essentiellement comme une capacité. En pratique plusieurs diodes, (par exemple trois) peuvent être placées en parallèle pour former l'équivalent d'une 5 diode ayant une capacité supérieure. Dans ce cas, on aura un rapport de capacité de trois à un. En se référant au circuit équivalent, la diode ayant la capacité la plus petite du couple agit comme une diode montée en parallèle avec une capacité faible qui est négligeable. En conséquence, une impulsion d'entrée positive au côté gauche de l'élément 10 permettra d'emmagasiner une 10 charge à la jonction du couple de diodes. La charge ainsi emmagasinée peut être régénérer périodiquement comme représenté dans le signal de la figure 10 4. En supposant que les deux diodes ont une résistance de fuite de 10 ohms -12 et une capacité composite de 5 x 10 farads, la charge doit etre reappliquee cent fois par seconde approximativement comme on l'a expliqué précédemment. 15 Par exemple, sur la figure 4, conformément à l'exemple particulier de l'invention, on a une période de temps T de 10 millisecondes approximativement, et moins de 1% du temps est utilisé pour la régénération. Ce temps utilisé pour la régénération ne diminue pas nécessairement les performances du système. Il peut souvent être réglé lorsque la mémoire est normalement inactive. 20 La restauration de la mémoire peut être réalisée de deux façons : soit électroniquement, soit par de la lumière. En se référant à la figure 5, on peut voir un moyen permettant de réaliser la restauration par bloc d'éléments de la mémoire en utilisant de la lumière. La vitesse d'affaiblissement des charges des éléments de mémoire 10 est augmentée en exposant les jonctions 25 à la lumière. La réalisation de la figure 4 permet de restaurer un bloc d'éléments d'emmagasinage aussi long qu'on le désire. Par exemple, on peut restaurer toute la matrice, ou bien un tube à rayons cathodiques 50 peut être utilisé pour balayer sélectivement une ligne seulement ou plusieurs lignes. L'homme de l'art verra qu'un tube à rayons cathodiques 50 peut affi -30 cher diverses configurations qui constituent la configuration exacte de bits restaurés. Ou bien les éléments d'emmagasinage 10 peuvent être placés à l'intérieur du tube à rayons cathodiques 50 de sorte que des blocs sélectionnés d'éléments sont frappés directement par les électrons. La restauration par blocs d'éléments peut être réalisée plus rapidement encore avec une 35 meilleure adaptation de spectre en utilisant une source à l'état solide par exemple une source à l'arséniure de gallium. Une solution plus intéressante encore du point de vue économique consiste à exposer les éléments d'emmagasinage à restaurer à la lumière produite par un tube au néon. On va maintenant se référer à la figure 6 qui représente une autre 40 réalisation de l'invention. Les circuits correspondants sur la figure 6 et 69 05646 6 2006222 sur la figure 1 portent les mêmes numéros de référence. La mémoire a été étendue à deux mots et à deux bits par mots. Un seul élément d'ermiagasinage 10' est utilisé par bit. Des éléments d'emmagasinage 10' sont représentés constitués de deux diodes identiques dans chaque couple de diodes. Cependant 5 l'élément représenté sur la figure 3 peut aussi.être utilisé. Dans la réalisation de la figure 6, deux lignes de mots 12 et deux lignes de bits 32 sont représentées. Cette mémoire est remise à l'état zéro par une source de lumière. Des "1" peuvent être écrits dans les éléments 10' en excitant simultanément une ligne de mots désirée 12 par un des dispositifs de commande 10 14 et une ligne de bits désirée 32 par un des dispositifs de commande 27'. Une excitation ultérieure d'une ligne de mots 12 donnera un signal de sortie provenant des amplificateurs dé détection 30. Une autre réalisation pour les éléments d'emmagasinage est représentée par la figure 8. Un élément d'emmagasinage est représenté sur la figure Ba 15 avec des circuits équivalents correspondants représentés sur les figures 8b et 8c. L'élément d'emmagasinage de la figure 8 peut être utilisé pour réaliser une matrice d'emmagasinage conformément à l'invention. Par exemple l'élément d'emmagasinage de la figure 8c peut être mis à la place de l'élément d'emmagasinage 10 de la figure 1, en effectuant les changements suivants dans les 20 niveaux des tensions de commande. Les lignes de commande 28, 29 et 12 de la figure 1 sont maintenues au repos à + 1 volt. Pendant la restauration, la ligne de mot 12 est mise à la masse. Pendant l'écriture la ligne de mot 12 est mise à 1,5 volts et la ligne de bits 28 ou la ligne de bits 29 est mise à + 0,5 volts. La lecture 25 est réalisée d'une manière destructive en contrôlant les signaux des lignes de bit pendant la restauration. Afin de perfectionner la réalisation de la figure 6, de sorte que deux éléments d'emmagasinage adjacents soient lus par un amplificateur différentiel afin de'détecter un bit de donnée, on peut réaliser une matrice d'emmagasinage, 30 conformément à la réalisation représentée sur la figure 9. Cette figura 9 représente des lignes de détection et de bit adjacentes 34 connectées à des amplificateurs de détection adjacents 30. La mise en mémoire de "1" est réalisée en plaçant différents signaux dans les éléments d'emmagasinage adjacents 10 d'un mot donné quelconque. Des zéros sont emmagasinés lorsque 35 des éléments adjacents emmagasinent la même charge. A titre d'exemple, le mot "1" a été représenté sur la figure 9. En supposant que le mot 'de 5 bits 10011 (comme représenté] doit être emmagasiné, des éléments d'emmagasinage dans le mot "1" sont chargés comme c'est indiqué sur la figure 9. De cette façon, 5 bits peuvent être détectés par les amplificateurs différentiels et ils 40 ne faut que 6 éléments d'emmagasinage. En d'autres termes, au lieu d'utiliser 05646 7 2006222 deux éléments d'emmagasinage par bit comme dans le cas de la figure 1, le nombre d'éléments d'emmagasinage est égal simplement au nombre de bits contenus dans un mot plus 1. Dans toutes les réalisations précédentes, l'homme de l'art comprendra que le nombre de mots emmagasinés dans une matrice quel-5 conque aussi bien que le nombre de bits par mot peuvent être augmentés comme on le désire. En fonctionnement, on peut sélectivarient faire varier et détecter pour emmagasiner et rechercher l'information digitale la charge contenue dans chacun des éléments d'emmagasinage dans un ensemble d'emmagasinage réalisé 10 conformément à l'invention. Les moyens de détection binaires 30 de la figure I sont basés sur une variation dans la capacitance des éléments d'emmagasinage inversement proportionnellement à la valeur de la charge qu'ils- contiennent. Sur la figure 1, lorsqu'une impulsion est amenée à la ligne de mots 12, deux signaux d'amplitudes différentes apparaissent sur les lignes de détection 15 lorsque la capacité des éléments d'emmagasinage 10 diffère. Les courants respectifs sont donnés par les formules suivantes : II - C1.dv/dt 12 » C2.dv/dt Un amplificateur différentiel ayant une réjection de mode commun dans le 20 rapport de dix à un est suffisant pour détecter la différence entre un "un" et un "zéro" dans la mésure où C1 diffère de C2 de 30% environ. On va se référer à la figure 2, tout en continuant à se référer à la figure 1 pour décrire le fonctionnement de l'invention. Comme on l'a décrit précédemment, les éléments d'emmagasinage 10 peuvent être restaurés par une source 25 lumineuse. Ils peuvent aussi être restaurés par une impulsion provenant d'un dispositif de commande de restauration 16. Dans le cas où ni le dispositif de cômménde'de bit "0" 26, ni le dispositif de commande de bit "1" 27 ne sont excités, les lignes de bits 28 et 29 sont à + 3 volts approximativement. L'excitation du dispositif de commande de restauration 16 par une impulsion : 30 venant de la source d'impulsion 20 rend le transistor dans ledit circuit de commande de restauration conducteur, qui établit une tension de - 3 volts approximativement, sur la ligne de mots 12. De cette manière, un potentiel de 6 volts est établi aux bornes de l'élément d'emmagasinage 10 ce qui fait que celle des deux diodes qui a la capacité la plus faible dans chaque couple 35 claque (claquage par effet ZENER). A la fin de l'impulsion de restauration, la ligne de mots 12 revient à + 3 volts approximativement ce qui est son niveau de polarisation. La ligne de mots 12 et les lignes de bits 28 et 29 sont maintenant à + 3 volts, ce qui fait que la jonction inaccessible des éléments 10 est aussi à + 3 volts approximativement. 40 En continuant à se référer aux figures 1 et 2, on suppose qu'une opération 69 05646 8 2006222 de restauration, réalisée soit par une impulsion électrique soit par une impulsion lumineuse, vient juste d'être terminée et que l'on désire écrire un zéro dans la mémoire. Ceci nécessite qu'une charge soit placée sur l'élément de la mémoire connectée à la ligne de bits "0"28, mais non sur l'élément de 5 la mémoire 10 connectée à la ligne de bits "1" 29. Une impulsion provenant d'une source d'impulsion 22 fait que le transistor dans le 'circuit de commande de bit 26 conduit, ce qui établit une tension approximativement nulle sur la ligne de bit 28. Simultanément, une impulsion provenant de la source d'impulsion 18 fait que le transistor dans le circuit de commande 14 conduit ce qui 10 augmente' la tension sur la ligne de mots 12 à + 6 volts approximativement.De cette manière un potentiel de + 6 volts est établit aux bornes de l'élément de mémoire 10 correspondant à un zéro, ce qui augmente la tension au noeud central à 8 volts approximativement une fois que les dispositifs de commandesont rsvanus à trois volts» Au même moment une différence de tension de 3 volts 15 seulement est établie aux bornes de l'élément d'emmagasinage correspondant à un bit"1"ce qui augmente la tension au noeud central de l'élément à cinq volts approximativement. Quand la tension de la ligne de bits 28 et de la ligne de mots 12 reviennent à + 3 volts, les éléments d'emmagasinage 10 maintiennent une charge de + 8 volts et de + 5 volts approximativement 20 respectivement. Pour lire l'information "0" contenue dans les éléments d'emmagasinage, il est simplement nécessaire d'envoyer une impulsion grâce à la source d'impulsion 18, ce qui rend le transistor dans le circuit de commande 14 conducteur, donnant une impulsion de + 3 à + 6 volts sur la ligne de mots 12. Ce chan-25 gement de tension est insuffisant pour changer la-tension de l'un ou l'autre des éléments d'emmagasinage 10. Cependant, chacun des éléments d'emmagasinage 10 fonctionne comme une capacité transférant les pointes de courant aux lignes 28 et 29 en réponse aux pentes positives et négatives de l'impulsion sur la ligne de mots 12. La valeur des pointes de courant est inversement proportion- 30 nelle à la valeur de la capacité de chacun des éléments d'emmagasinage 10. Comme on l'a mentionné précédemment, la capacité de chacun des éléments d'emmagasinage 10 varie inversement proportionnellement à la quantité de charge emmagasinée par chacun d'eux. Pour cette raison, l'élément d'emmagasinage 10 à + 8 volts approximativement présente une capacité entre ligne de mots 35 et ligne de bits inférieure à celle de l'élément d'emmagasinage connecté à la ligne de bits 29 emmagasinant approximativement 5 volts. Pour cette raison, les pointes sur la ligne de bits"0" 28 seront plus faibles que les pointes sur la ligne de bits M1M29. En soustrayant la tension sur la ligne de bit "1" 29 de la tension sur la ligne de bit "0" 28, on obtient un signal de sortie 40 de l'amplificateur comme indiqué sur la figure 2 qui, d'après la convention 05646 9 2006222 de l'invention représente un zéro. Ensuite sur le diagramme des temps, est représentée une opération de restauration électronique réalisée en faisant chuter la tension de la ligne de mots 12 de + 3 volts à - 3vults restaurant les éléments d'emmagasinage 10 par un claquage par effet ZENER dans cBlle des deux diodes qui a la capacité la plus faible comme on l'a expliqué précédemment. Si on désire, maintenant, écrire un "1", la tension de la ligne de bits pour les bits 1 (ligne de bits 29), est abaissée au potentiel de masse et en même temps le niveau de tension de la ligne de mots 12 est augmenté à + 6 volts. Ceci donne une charge sur les éléments d'emmagasinage 10 qui est exactement l'inverse de eelle obtenue dans le cas où est emmagasiné un bit zéro. De cette manière, une impulsion de lecture sur la ligne de mots 12 donne sur les lignes de bits 28 et 29 les signaux représentés à la figure 2, ce qui donne une sortie à l'amplificateur de détection différentiel indiquant un "1". L'homme de l'art peut se rendre compte que les formes des signaux choisies pour indiquer la différence entre un "zéro" et un "un" sont simplement une question de choix. De même il est apparent que la réalisation d'éléments d'emmagasinage 10 obtenue en reliant les anodes au lieu de relier les cathodes nécessite simplement que la polarité des impulsions sur les lignes 12, 28 et 29 soit inversée. Comme on l'a décrit précédemment, l'ensemble d'emmagasinage de l'invention nécessite que l'information digitale soit périodiquement réinscrite, en rechargeant les éléments d'emmagasinage. Le circuit de commande 14 (figure 1) qui introduit l'information digitale dans les éléments d'emmagasinage 10 est aussi utilisé pour introduire l'information en réponse aux signaux provenant de la source d'impulsion 18. Sur la figure 3 est représenté un élément d'emmagasinage avec son circuit équivalent. La diode ayant la plus grande capacité fonctionne principalement comme une capacité et les deux diodes ont une résistance élevée dans la direction de polarisation inverse. En réponse à une impulsion d'entrée représentée, une charge est emmagasinée au noeud central du couple de diodes conformément aux signaux de la figure 4. En se référant encore à la figure 4, on peut voir que la tension d'entrée est supprimée, la charge dans la cellule de mémoire commence à diminuer. La vitesse d'affaiblissement de la charge dans l'élément d'emmagasinage est déterminée par la valeur de la capacité et de la résistance, de l'élément d'emmagasinage. Evidemment, avec des dispositifs perfectionnés, la vitesse d'affaiblissement est plus lente. La tension emmagasinée dans la cellule de mémoire peut diminuer pourvu qu'elle soit suffisante pour faire varier la capacitance de la cellule de mémoire d'une quantité minimum désirée. Dès qu'un niveau de tension faible critique est atteint, la cellule de mémoire doit être rechargée pour réintroduire l'information désirée. La vitesse 05646 10 2006222 avec laquelle est effectuée la_recharge de l'élément d'emmagasinage doit être, par conséquent, supérieure à la vitesse avec laquelle la charge dans ledit élément diminue jusqu'à une valeur critique déterminée. La mémoire peut être restaurée au moyen de lumière comme représenté 5 sur la figure 5. Des éléments de mémoire 10 sont répartis sur la face du tube à rayons cathodiques 50. La lumière provenant de ce tube à rayons cathodiques 50 frappant sur tous les éléments d'emmagasinage restaurera touis la matrice de mémoire. La lumière ne frappant que certains des éléments (ou des couples sélectionnés dans le cas où deux éléments sont utilisés par 10 bit comme sur la figure 1) déchargera sélectivement les éléments dans la matrice de mémoire, ce qui restaure sélectivement cette mémoire. Le fonctionnement de la réalisation représentée sur la figure 6 est analogue à celui des réalisations de la figure 1 sauf qu'un seul élément d'emmagasinage 10' est utilisé pour un bit. Par conséquent au lieu de deux 15 lignes de bits pour chaque bit, il ne faut qu'une seule ligne de bits 32 pour chaque bit. De la même manière, il ne faut qu'un dispositif de commanda de bit 27' par bit. Chaque bit nécessite encore un amplificateur de détection 30. Chacun des amplificateurs de détection différentiels est connecté aux bornes de la résistance, 31 comme représenté pour détecter la valeur du cou-20 rant de la ligne de bits. On va maintenant se référer à la figure 7, tout en continuant à se référer à la figure 6 pour faire une description plus détaillée du fonctionnement de la réalisation de la figure 6. Des diodes, identiques sont utilisées dans les couples de diodes 10*. Des éléments d'emmagasinage 10 comme repré-25 sentés sur la figure 3, peuvent être aussi utilisés. La matrice d'emmagasinage représentée peut être restaurée par la lumière, amenant les,tensions des jonctions au potentiel de la masse, si les lignes de mots 12 et les lignes de bits 32 sont aussi au potentiel de la masse. Pour écrire un "1" dans le mémoire, la ligne de mots 12 est rendue positive et la ligne de bits corres-30 pondante 32 est rendue négative. En pratique, la ligne de bits 32 est rendue négative un peu avant que la ligne de mots 12 soit rendue positive. Lorsque la ligne de mots est rendue positive un courant est tirée par la résistance 31, chargeant l'élément 10'. La lecture de l'élément 10' se fait de façon destructive en appliquant des impulsions identiques à celles utilisées 35 pour écrire un "1". Puisque l'élément 10' est déjà chargé à un potentiel positif un courant relativement faible est tiré par la ligne de bits ce qui donne un signal de sortie de l'amplificateur de détection négligeable lorsque la ligne de mots est rendue positive. Dans cette réalisation l'amplificateur de détection 30 peut être un amplificateur non linéaire de sorte qu'il ne 40 réponde qu'aux signaux négatifs supérieurs à un seuil prédéterminé ce qui 05646 11 2006222 donne une sortie identique à celle représentée sur la figure 7. En continuant à se référer à la figure 7> on peut voir qu'un "zéro" est écrit de la manière suivante. Dans les emplacements de la mémoire dans lequel on ne désire pas écrire de "1", la ligne de bits correspondante 32 est main-5 tenue au potentiel de masse. De cette manière, une charge emmagasinée par l'élément d'emmagasinage 10' est négligeable. Par conséquent, lorsque l'opération de lecture comme on l'a décrit précédemment est réalisée, un signal de sortie relativement grand est fourni par l'amplificateur de détection 30. On va maintenant se référer à la figure 9 qui représente une réalisa-10 tion utilisant un nombre d'éléments d'emmagasinage égal au nombre de bits emmagasinés par mot plus 1. Ceci constitue un compromis entre les réalisations des figures 1 et 6. Ainsi un mot de 5 bits est contenu dans six. éléments d'emmagasinage. En supposant que le mot 1 soit constitué par 5 bits : 10011,les éléments d'emmagasinage correspondants seront chargés comme c'est représente 15 sur la figure 9, c'est-à-dire, 011101. La lecture, l'écriture et la détections dans la réalisation de la figure 9, se font par une combinaison des impulsions utilisées dans les réalisations des figures 1 et 6. Pour cette réalisation, l'amplificateur de détection 30 comprend trois étages tels que le premier étage soit un amplificateur différentiel linéaire, le second étage un redresseur à 20 double alternances et le troisième étages un circuit à seuil. En conclusion on a décrit un ensemble d'emmagasinage ayant des éléments d'emmagasinage constitués de diodes permettant d'emmagasiner des signaux binaires. Plusieurs réalisations ont été décrites en utilisant soit un élément d'emmagasinage par bit, soit deux éléments d'emmagasinage par bit ou un nombre 25 d'éléments d'emmagasinage légèrement supérieur au nombre de bits à emmagasiner. L'information peut être détectée soit en détectant la quantité des charges dans un élément d'emmagasinage ou eni détectaht la capacitance de la jonction de l'élément d'emmagasinage puisque cette capacitance varie en fonction de la charge. On a de plus décrit comment l'ensemble de l'invention peut être res-30 tauré soit par une source électronique, soit par une source de lumière. Bien que l'on ait décrit dans ce qui précède et représenté sur les dessins, les caractéristiques essentielles de l'invention appliquées à des modes de réalisation préférés de celle-ci, il est évident que l'homme de l'art peut y apporter toutes modifications de forme ou de détail qu'il juge utiles sans 35 pour autant sortir du cadre de ladite invention. 05646 12 2006222 R E V E N'DICATIOMS 1. Matrice d'emmagasinage volatile destinée à la mise en mémoire de signaux digitaux, comprenant un premier groupe de conducteurs d'amenée de, courant à tous les éléments de mémoire, un second groupe, de conducteurs d'amenée de 5 courant à tous les éléments de mémoire, des circuits de commutation en vue d'amener le courant de l'un et l'autre groupe dans certains des éléments de mémoire caractérisé en ce que chacun des éléments est sensible au courant électrique qui le traverse et développe une charge électrique à ses bornes et que des moyens de détection, sont prévus qui, sensibles à chacun des dits 10 éléments de mémoire déterminent lequel de ces éléments contient une charge. 2. Matrice d'emmagasinage selon la revendication 1, caractérisée en ce que le premier groupe de conducteurs ait formé d'une nappe de conducteurs électriques parallèles groupés par paires, en ce que le second groupe de conducteurs 15 consiste en une nappe de conducteurs parallèles disposés perpendiculairement aux conducteurs du premier groupe et en étant isolé, en ce que chaque élément de mémoire comprenant deux éléments d'emmagasinage est connecté entre chacun des conducteurs du second groupe et une paire correspondante du premier groupe, en ce que des circuits permettent de charger les deux éléments d'em-20 magasinage à des niveaux de tension différents, ce qui entraine pour l'élément d'enmagasinage ayant la tension la plus élevée des deux une capacité ayant la valeur la plus faible des deux, en ce que des circuits excitent le second groupe de conducteurs parallèles ce qui donne naissance à un signal, d'amplitude distincte à travers chacun des dits éléments de mémoire à chacun des 25 conducteurs du premier groupe, et en ce que des organes de détection sensibles à la différence du niveau du signal entre chaque paire de conducteurs du premier groupe indiquent le type de signal digital 1 ou 0 emmagasiné. 3. Matrice d'emmagasinage selon la revendication 2 caractérisée des organes 30 de restauration qui excitent les conducteurs du second groupe ce qui entraine la décharge de chacun des éléments de mémoire et est supposé donner une tension identique à la jonction des deux éléments cf'emmagasinage et donc une capacité identique. 35 4. Matrice d'emmagasinage selon la .revendication 3, caractérisée des organes de restauration excitent les conducteurs du second groupe avec un signal de polarité opposée à la polarité du signal destiné à la charge des dits éléments à mémoire et à leur détection. 40 5. Matrice d'emmagasinage selon la revendication 4, caractérisée en ce qu'une 6-9 05-646 13 2006222 source lumineuse constitue les organes de restauration. 6. Matrice d'emmagasinage selon la' revendication 5, caractérisée en ce que la source lumineuse n'éclaire que les paires d'éléments d'emmagasinage choisies ce qui décharge de façon sélective ladite matrice d'emmagasinage. 5 7. Matrice d'emmagasinage selon la revendication 1, caractérisée en ce que les moyens de détection sont des amplificateurs connectés chacun entre deux conducteurs consécutifs du premier groupe, l'information binaire emmagasinée étant déterminée par la quantité de charges dans deux éléments de mémoire consécutifs pris le long d'un conducteur du seoond groupe. 8. Matrice d'emmagasinage selon une des revendications précédentes caractérisée en ce que chaque élément de mémoire est formé d'une paire de diodes. 9. Matrice d'emmagasinage selon une des revendications précédentes, caractérisée en ce que des circuits réinscrivent périodiquement l'information digitale dans l'élément de mémoire par une recharge des paires de diodes, cet-te réinscription s'effectuant à une vitesse supérieure à celle correspondant à la décharge de la paire de diodes à partir d'un niveau critique inférieur. 10. Matrice d'emmagasinage selon une des revendications précédentes, caractérisée en ce que les diodes de chaque élément de mémoire présentent chacune une capacité variable selon le potentiel qui est appliqué à ses bornes.