FR 2004625 A1 19691128 FR 6905496 A 19690227 69 05496 1 2004625 Cette invention concerne les convertisseurs analogique digitaux et plus particulièrement, les convertisseurs analogiques digitaux ADC du type à rampe d'intégration multiple. Il y a beaucoup d'applications qui exigent la conversion d'un signal 5 analogique en des signaux digitaux et dans beaucoup de ces applications» une pluralité de signaux analogiques existent représentant une grande gamme dynamique dans 1 amplitude des signaux. Pour obtenir une précision dans la conversion sur la gamme dynamique des signaux des convertisseurs de l'art antérieur, il a été nécessaire de fournir une possibilité de gammes multiples •jq habituellement en Incluant un amplificateur à gain variable. Les convertisseurs appropriés de 1 art antérieur pour un tel usage sont en général très chers, ceci dû à la complexité des circuits exigés. Les convertisseurs à rampe d'intégration de l'art antérieur coûtent un bas prix pour la précision obtenue ds mime que pour la possibilité de produire facilement une modification de C'est donc un objet de cette invention de fournir un convertisseur analo-glque-digltal amélioré du type à rampe d'intégration ayant une précision de conversion pour les signaux d'entrée sur une grande gamme dynamique. 20 Un autre objet de cette invention est de fournir un convertisseur analogique-digital à rampe d'intégration multiple améliorée ayant un temps d'intégration variable. Un autre objet de cette invention est de fournir un convertisseur analogique-digital à rampe d'intégration multiple améliorée ayant un gain pro-25 granmable. Un autre objet de l'invention est de fournir un convertisseur analogique-digital à rampe d'intégration multiple améliorée ayant une caractéristique de gain automatique. a En résumé, suivant l'invention, il est fourni un convertisseur analogique-30 digital è rampe d'intégration dans lequel un signal d'entrée analogique inconnu est couplé à un dispositif d'intégration se mettant en marche par un niveau initial pour un nombre variable de cycles d'un dispositif de création de représentations digitales. Un signal de référence de polarité inverse à un signal inconnu est alors intégré jusqu'à ce que la tension de sortie 35 à partir du dispositif d'intégration atteigne à nouveau son niveau initial de sorte que le dispositif créant des représentations digitales fournisse alors une représentation digitale du signal analogique inconnu. Les objets précédents et autres, les caractéristiques et avantages de l'invention apparaîtront à partir de la description suivante et plus particu 69 05496 2 2004625 lière de la réalisation préférée de l'invention qui est illustrée dans les dessins l'accompagnant. La figure 1 est un schéma simplifié de la réalisation préférée d'un convertisseur analogique digital à double rampe, d'intégration réalisant 5 l'invention; La figure 2 est un schéma simplifié de la réalisation préférée d'un convertisseur analogique digital à triple rampe d'intégration réalisant l'invan^. tion; La figure 3 montre une réalisation alternée d une partie du circuit iO à gamme sélective des convertisseurs analogiques digitaux montrés dans les figures 1 et 2; La figure 4 montre une autre réalisation d'une partie du circuit à gamme sélective des convertisseurs analogiques digitaux montrés dans les figures 1 et 2. 15 La figure 5 est un diagramme du potentiel en fonction du temps montrant les tensions de rampe créées par le circuit AOC de la figure 2t La figure 6 est un diagramme du potentiel en fonction du temps utile dans l'explication de la réalisation à gain automatique de 1-invention montrée dans la figure 7» 20 La figure 7 est un schéma simplifié des circuits de contrôle pour un convertisseur analogique digital utilisant la réalisation à gain automatique de l'invention; La figure 8 est un diagramme de la tension en fonction du temps montrant les tensions de rampe créées par des circuits AOC de la figure 1; 25 La figure 9 est un diagramme de la tension en fonction du temps montrant les relations entre les seuils de tension et la tension de sortie d'intégration pour la réalisation à gain automatique du circuit AOC montré dans la figure 7. Un convertisseur analogique digital du type à rampe d'intégration est 30 montré dans les dessins. En se référant particulièrement à la figure 1, dans ce circuit AOC, un Intégrateur 14 est relié à une source de tension analogique inconnue 10 pour une longueur de temps déterminée par un dispositif de commande 18. Un générateur de représentations digitales d'un signal analogique fonctionne tandis que l'intégrateur est connecté à la source de tension Inconnue 35 10. La source de tension Inconnue est couplée à l'intégrateur pendant le temps suffisant pour que le générateur accomplisse un nombre variable de cycles sous contrôle du dispositif de commande 18. Pendant ce temps, la tension de sortie de l'intégrateur passe d'un niveau initial à un second niveau (tel que de TQ à dans la figure 8) qui dépend de l'amplitude de la tension 69 05496 3 2004625 d'entrée inconnue. A ce moment, la source de tension inconnue 10 est déconnectée de l'intégrateur 14 et une source de tension de référence 12 ayant une polarité inverse par rapport à la source de tension inconnue 10 est couplée à l'inté-5 grateur 14. La tension de référence est intégrée avec la tension de sortie de l'intégrateur commençant au second niveau, et le générateur fonctionne à la môme vitesse corme auparavant jusqu'à ce qu'un dispositif de détection 20 détecte que la tension de sortie de l'integrateur 14 ait atteint son niveau initial. A ce moment, la conversion est complète st une représentation digi-■jq taie de l'amplitude du signal analogique inconnu est maintenant dans le générateur. On présume que le signal analogique d'entrée est un signal de courant continUj la sortie de l'intégrateur est une rampe linéaire. La valeur de la rampe après un certain temps T dépend de 1 amplitude du signal d'entrée 15 et du temps. Ainsi, si le signal d'entrée est intégré pour une période NT, la sortie de l'intégrateur est la même qu'elle devrait être si le signal d'entrée était amplifié par un gain de N et seulement intégré pour un temps T. Une caractéristique importante du convertisseur analogique digital de l'invention représente le temps d'intégration variable pour une tensian 20 inconnue. Puisque csci est équivalent à une amplification variable du signal d'entrée, aucun amplificateur est exigé dans ce système. Le temps d'intégration variable peut être contrôlé de deux manières. Dans le cas où les amplitudes relatives des signaux û entrée sont connues, le gain peut être programmé en utilisant le dispositif de commande pour faire 25 marcher le générateur pendant un nombre prédéterminé de cycles û. Cette réalisation pour obtenir un temps d'intégration variable est relativement simple à accomplir, et quelques circuits additionnels sont exigés en plus des circuits ADC de rampe d'intégration normale. * Dans quelques cas, on peut dési-er avoir un fonctionnement sur une bas3 30 à gain automatique. Dans ce cas, il est nécessaire de fournir un détecteur pour détecter l'amplitude de la tension de sortis d'u-, intégratsur à un instant particulier pour déterminer si une période d intégration eddiri -nnells est exigée. Si au temps choisi, la sertie n'a pas atteint uns valeur de seuil prédéterminée,, l'intégration oanninue pou.' une période additionnelle de te-ps 35 jusqu'à ce qu'un procédé de détection indique qu'une période supplémentaire ci-'intégration provoque une eonciition de surcharge. Les réalisations sont décrites si-dessous pour a 'la fois le fonctionnement à gain progrsniné at le fonstionnsmsrri: à ga- ■ •iyte«}.'.tiqas appliqué à un intégrateur ADC à double rGstp-i, qï ê un ûntêgrsvat;? AOC s triple rex&e. Il est BAD OBIQINAL 69 05496 4 2004625 clair pour ces descriptions que l'invention est applicable à n'importe cuel intégrateur ADC à rampe multiple. □ans la réalisation de l'invention, montrée dans la figure 1, le fonctionnement à gain programmé est montré pour un intégrateur ADC à double rampa. 5 Un procédé de conversion est commencé par premièrement, en emmagasinant un facteur de gain pour un signal analogique inconnu particulier à paPtiff d'une source 10 d'un registre à bande 24. Le facteur de gain est fourni pa-un dispositif à mémoire approprié tel que dans un organe de calcul associé dans un ordinateur à la borne 25. Les circuits logiques à l'intérieur du 10 dispositif de commande 18 activent la porte 26 de façon à coupler les signaux inconnus ds l'intégrateur 14. L'intégrateur 14 est d'une construction classique et dans sa réalisation montrée, comprend un amplificateur opérationnel 28, shunté par un condensateur 30 ayant des résistances en série 32 couplées à l'entrée de l'amplificateur 28. Simultanément, avec le commencement de 15 l'intégration de signal inconnu, un générateur à représentation digitale se met en marche, il comprend un oscillateur 34 fournissant des impulsions à travers le dispositif de commande 18 pour faire avancer pas à pas le compteur 16. Le compte du compteur 16 commence à 0 au début de l'intégration st continue à la vitesse déterminée par l'oscillateur pendant l'Intégration du signal 20 inconnu. Quand le compteur 16 atteint son maximum, un signal de dépassement est créé sur la ligne 36 et ce signal est couplé à un dispositif de détection comprenant un compteur 38, un circuit de comparaison digital 40 et un registre a rang 24. Le signal de dépassement sur la ligne 36 sert à augmenter le acn.p-teur 36 de 1, le compteur 38 est couplé à un circuit de comparaison digital 25 40 dans lequel le compte du compteur 38 est comparé avec le compte emmagasiné dans le registre à rang 24. Dans le cas où il en résulte une égalité, un signal est créé sur la ligne 42 qui est couplée au dispositif de commande 18 » Dans le cas où il sn résulte une inégalité, il se crée un processus d'intégration pendant des cycles supplémentaires du compteur 16 jusqu'à un signai 30 tia comparaison égal soit créé, lequel certifie que le facteur de gain désigné a été atteint. A ce rasmsnt, 1s dispositif de commande 16 sert à désactiver la porte 2?-pour stappor l'intégration du signal inconnu. En même temps, un signal prov^w;-; du dispositif os commande 16 pousse le porte 44 de sorte que la tension de 35 référence 12 da polarité inversa à la tension inconnue soit couplés au dispositif d'intégration d'entrés 14. Ls dispositif de détection de tension 20, aomsrenant un comparateur est rûurni pour de terminer quand la tension ds àsrtie de l'intégrateur 14 atteint le niveau initial, ou de référence. •' -a :r .;-é'crsiica ssi; ;-s axiatsni à l'entrée de i!ï.rîi£grat'iîjr - , , |AP ORIGINAL 69 05496 5 2004625 jusqu'avant 1b début de l'intégration du signal inconnu. Dans la réalisation montrés, le niveau de référence est essentiellement au potentiel de la terre. Quand le niveau de sortie de l'intégrateur 14 atteint le niveau de référence, un signal créé sur la ligne 46 est couplé au dispositif de commande 18 pour 5 désactiver la porte 44 et par ce moyen stopper l'intégration de la tension de référence. A ce moment, le déclenchement des impulsions de l'oscillateur pour faire avancer pas à pas le compteur 16 est alors stoppé et le compte du comptsur à ce moment est une représentation digitale de la tension analogique inconnue. 10 L'appareil montré dans la figure 2 comprend une réalisation à gain programmé de l'invention décrits avec un circuit AOC à rampe d'intégration double. Le compteur 110 sn fin de compte contient une représentation digitale de la tension analogique inconnus V montrée émanant de la source 111. Dans est sxsmple, le comptsur binaire 110 est divisé sn deux sections égales. 15 Uns source ds tsnslon 116 crée uns première tsnslon de référence V „ et une R1 seconds tension ds référsncs V_„ provient dss résistances 119 et 120. Plusieurs K/ commutateurs 122, 124 st 126 commutent sélectivement lss tensions V , V_,„ x kl et V^2 à l'Intégrateur 128. La tension de sortie de l'intégrateur 126, la tsnslon de rampe, est fournie aux circuits de comparaison 130 st 132. 20 Les sorties dss comparateurs 130 et 132 sont fournies sur les lignes 134 et 136 respectivement pour le circuit de contrôle 136 qui, parmi d'autres fonctions, contrôle l'Impulsion de l'horloge à partir du générateur à impulsions chronométrées 140 dans dss groupss ds comptsur.112 et 114 sur les lignes 141 st 143. Uns fonction additionnons ds circuit de contrfile 138 est de 25 contrôler le fonctionnement des commutateurs 122, 124 et 126 par signaux sâr~i* ligne 144. Le fonctionnement de conversion débute à un temps Initial donné TQ. Au temps TQ les deux groupes 112 et 114 du compteur 110 sont dans l'état 0 et lss commutateurs 124 et 126 sont ouverts. Le commutateur 122 est fermé 30 par un signal engendré par le circuit ds contrfile 138 sur la ligne 144. Une tension d'entrés analogique inconnus appliqués aux bornes 121 est alors intégrée par un intégrateur 128 pour uns période de temps fixée qui, pour des commodités , peut 6tre égale au temps exigé pour remplir le groupe ds compteurs 112. Les impulsions d'horloge à partir du générateur à impulsions 35 d'horloge 140 sont transmises au groupe de compteurs 112 par le circuit de contrôle 138 sur la ligns 141. Un signal, sur la ligne 145 représente un signal ds dépassemsnt pour ls groupe de compteurs 112. Ce signal incrémente le compteur 142 st la sortis du comptsur 142 est comparés à un circuit de comparaison digital 148 avec la valeur emmagasinée dans le registre à rang 05496 6 2004625 149. La valeur du rang était fournie à la borns 150 d'un dispositif à méroire approprié tel qu'un ordinateur. L'intégration est continuée jusqu'à e@ qu'un signal de comparaison égal soit créé sur la ligne 147. Pour arrêter l'intégration de V , le circuit de contrôle 133 reçoit le signal sur la ligne 147 indiquant que le groupe 112 de compteur 110 a été rempli pour totaliser le nombre de fois indiquées par la quantité prédéterminée emmagasinée dans le registre à rang 149. Le signal sur la ligne 147 sert à créer des signaux sur la ligne 144 pour ouvrir la commutateur 122 et fermer le commutateur 124. L'intégrale de temps de sur les Intervalles choisis est maintenant emmagasinée par l'intégrateur 128. Cette tension correspond à la tsnslon VQ au temps dans la figure 5. Le reste du fonctionnement comprend l'utilisation ds deux tensions de référence pour compléter la conversion de sorts que la représentation digitale de la tension analogique inconnue apparaît dans le compteur 110. L'intégration dm doux tensions de référence produit dss tensions de rampe correspondant à la tension entre les temps et J2 dans la figure 5 et entre les temps et dans la figure 5 respectivement. Ce fonctionnement est classique dans les circuits AOC à rampe d'Intégration triple. Un circuit simplifié applicable à un dispositif ds détection pour à la fols les réalisations à ramp»- double st triple montrées dans les figures 1 et 2 respectivement est montré dans la figure 3. Dans cette réalisation, le rang d'entrée en provenance d'un ordinateur, par exemple, est couplé & la borne 50 et emmagasiné dans le compteur 48. Dans ce cas, le complénwnt du nombre de gains est utilisé. Le dépassement du compteur ADC est couplé à la ligne 52 pour faire fonctionner paB à pas le compteur 48. La ligne 54 est activée quand le compteur 48 atteint 0 et un signal sur cette ligna dttpeatfiar. l'intégration du signal Inconnu de la même manère qu'un signal sur la ligne 42 dans la figure 1 ou la ligne 147 dans la figure 2. Une autre réalisation pour le dispositif ds détection qui est aussi applicable pour les deux réalisations du circuit AOC est montrée dans la figure 4. Dans ce cas, le facteur de. rang en provenance d'un ordinateur est couplé , par exemple, à la borne 56 pour charger le facteur de rang dans le compteur régressif 58. Le signal de dépassement à partir du compteur AOC est relié à la ligne 60 pour faire reculer ie compteur 58 d'une graduation et la ligne 62 détecte quand le compteur atteint 0. Ce signal fonctionne alors de la msme manière que le signal sur la ligne 42 de la figure 1 ou de la ligne 147 de la figure 2 pour achever l'intégration du signal inconnu. Le circuit de contrôle pour la réalisation à gain automatique de l'invention est montré dans la figure 7. Dans cette réalisation, le signal 69 05496 7 2004625 de dépassement/partir du comptsur associé avec le circuit AOC est couplé à un compteur 70, La tension de sortie VQ de l'intégrateur est aussi testée et comparée avsc la tension ds référence dans un circuit de comparaison 72. Les sorties digitales du campteur 70 sont couplées à un réseau de déco-5 dags 74 qui transforme le compte en valeur décimais. L'égalité des tensions Vp et produit un signal du circuit de comparaison 72 qui sst utilisé pour mettre sn route un multivibrateur monostable 76. Pour faciliter la résolution, la période du multivibrateur monostable 76 est choisie courte. La sortie . du multivibrateur monostable 76 est couplée sur la ligne 70 a une pluralité 10 de circuits "ET" 84. Dépendant du compte dans le ccmcteur 70 à cet instant, un dss circuits "ET" 84 est alimenté et un signal est couplé à travers la bascule 95, le circuit ET 97 et le circuit OU 80 pour produire un signal sur la ligne 82 de façon à arrêter l'intégration. Ls signal sur la ligne 82 est utilisé comme un signal de mise à 0 pour le compteur st les bascules. 15 Un ou plus des circuits ET 86 sont alimentés pour produire uns rspréssntation digitale du facteur de gain qui est en réaction avec ls dispositif de contrôle tel que l'unité ds traitement centrale d'un ordinateur. Un diagramme montrant la sortie d'un intégrateur durant l'intégration pour des gains de 1, 2, 4, 6 et des entrées d'échelle maximum ss 20 trouvs dans la figure 6. Les gains 1, 2, 4, 6 .... choisis pour ces exemples ont pour résultat un plus simple contrôle de gains logique. D'autres gains peuvent être fournis de la même manière. Les gains entiers de 1, 2, 4, 6...., sont préférables puisque l'intervalle d'intégration est alors un multiple entier de T qui 25 Bst facilement détecté en contrôlant les impulsions de dépassement du compteur. Des gains non entiers peuvent être fournis avec un réseau approprié de décodage, couplé au compteur. Un circuit de contrôle pour le cas dans lequel la'tension de référence V_ est ^Omax sst montrée dans la figure 7. Il est remarqué, en se référant 2 ' 30 à la figure 6 que, l'apparition du signal des comparaisons avant que le comptsur ADC soit à moitié .rempli (au temps T/2Î» praveque un dépassement. Le détecteur de dépassement dans le circuit comprend une sortis du compteur ADC 92 quand il atteint sa demi-capacité, lequel est couplé à uns bascule remise à zéro 88 jusqu'à sa condition de sortie. La bascule 88 est enclenchée en 35 réponse à l'impulsion restaurée sur la ligne 82. La sortis de la bascule 8S est couplée à travers la convertisseur 90 pour enclencher la bascula astable 91. La sortis de la bascule astable durs pendant une demi-période du compteur ADC et cette sortie sst couplée à ir-avers le genvartisseur 94 jusqu'au circuit ET 25 .et au cireuis ET 84b - La îâgns ee eortie 0 du compteur BAD ORIGiNAL 69 05496 8 2004625 70 est aussi couplée au circuit ET 96 pour conditionner es circuit quand le monostable 91 n'est pas branché. Dans ls cas où un signal de comparaison égal est créé sur la ligne 78 pendant ce temps, un circuit ET 84 produit un signal de dépassement à la borne 98. Quand une comparaison égale est engen-5 drée entre un demi-cycle et un cycle, du fonctionnement du compteur ADC 92, un circuit ET 84b sert à enclencher la bascule 95b, Quand la ligne de sortie du décodeur est alors en fonctionnement, le circuit ET 97b est conditionné pour stopper l'intégration à la fin du premier cycle.D'ailleurs, si la comparaison égals se produit entre un cycle et deux cycles, le cirsuit ET 84c est conditionné pour enclencher la bascule 95c et le circuit ET 97c est alors conditionné à deux cycles pour terminer 1'-ntégration. Les circuits pour détecter d'autres rangs fonctionnent de la môme manière avec les circuits ET 84, les bascules 95 et les circuits ET 97 étant fournis pour chacun des rangs qui doivent être détectés. Un tableau montrant l'algorithme de contrôle Temps t T 2T 3T 4T !.. i nT(n>2) ■? Si le intégrer intégrer intégrer intégrer comparateur seulement seulement seulement seulement est enclen- Jusqu'à jusqu'à jusqu'à jusqu'à ché T 2T 4T 6T • * intégré seulement jusqu'à 2Cn-1)T Si le intégrer intégrer intégrer intégrer comparateur au moins au moins au moins au moins n'est pas jusqu'à jusqu'à jusqu'à jusqu'à enclenche 2T 4T 61 AT ■9 • intégrer au moins jusqu'à 2nT Si VT ?■ VQfnax » la ligne supérieure du tableau (temps t) a seulement 2 besoin d'être modifiée sn substituant le temps auquel une entrée de l'échelle .-naximum pour G = 1 coupe ie seuil du comparateur". Par exemple, si - 1/4\'ngr il faut remplacer T par ï/2. En général, peur VT = ^^-x- , an remplace t enr 1/2: , H"-? ar-T: rcr.--;:psut être faite ovcc. i'aus -sb BAQ ORIGINAL 69 05496 9 20O462S multiples ds xa période du temps.de base» Par exemple* quand on utilise y V_ » Gffiax , dss comparaisons sont faites à î/4, i/2, T, 3T/2, 5T/2, 1 4 .... correspondant aux gains de G » 1, 2, 4, 6, 8 .... Pour n'importe quel autre Vj, le temps peut Être trouvé à partir du diagramme montré dans la 5 "figura 9. L'équation pour la ligne sst V» ît/T). L'intersection est: ij . ORKIX VT « ^— s ou t * VtTA' dans Isqusl t sst la tsapo qui doit Gfcre substitué à T dans la prsRièrs ligna ds 1'algs^ithsa0 ^Qemx La condition n* est -paa ~ asssptsfeilEr et Wi gain 6 = 1 est tsjigô " puisque la décision d'arrêter l'intâgretisn à t = T deit êtes faits avant 10 la temps T. Pour fournir uns précision maxiasas sur ls rang etea aaplitudes de tension inconnus, il sst souhaitable que ls signal inccr.uu ssife intégré paur ls tmçss maximum sans sngsndrar ds conditions ds surcharge. Ceci signifie que les signaux ds nivsau bas sont intégrés pour un r&atbre ds -cycle» tSa compteis? iS MIC. Ceci produit un désavantags car la vitesse ds convortion varis avec ls nivsau des signaux d'entrés; cependant, ls mfina factsar fournit aussi un avantage. Puisque Isa signaux de rang inférieur sont intégrés pour uns période de temps plus grands, et puisque l'intégration sst uaa forme ds atoysnne eu ds filtrage la rang de nivsau bas a uns bands passants affactive plus 20 bssss, Puisque les signaux ds nivsau bas ont généralement un plus bas rapport ds signal/bruit, l'action ds filtrage additionnelles sst bâoâfi^s sn tsrross ds fidélité de mesure. Ainsi, on peut sa rendre compte ds 1'efficacité du ayatàms à multi-25 rang;s tris dynamique sans l'utilisation d'aœ?lifieât£as% Par s-KssiplB, un système particulier peut permettre les entrées ds -thes^issouplss- ayant uns amplitude de 0 à 60 millivoltsv Ls ft?rse systèrrs doit e^sir dssr sntréss à partir de convertisseur thermique ayant una amplitude ds 0 à 120 millivolts. Un circuit AOC réalisant l'invantion décrits pect Stro utilisé pour obtenir 30 une résolution maximum pour tous ces signsuy. an fournissant un fonctionnement équivalent aux gains 4. 2 st 1 psur 30,, 60 et 120 millivolts » Bien qus l'on ait décrit dans ea qui précéda et représsatë sur le dessin las caractéristiques essentielles dr l'invantion appiiquéas à un mode de réalisation préféré de celle-ci, il est évidsnt qus l'nsmme ds 1 art peut 35 y apporter toutrs modifications ds forme au de détails qu'il juge utiles sans pour autant sortir du cadra ds ladite invBntîsn. fcAD ORIGINAL è9 054-% 10 2004625 REVENDICATIONS 1.- Convertisseur analegiqua-digital comprenant une source sngB?K!?ant un signal analogique ds tension inconnue à déterminer, uns source de référence engendrant ûn signal de tension connus» des rroyens d'intégration pour intégrer 5 soit le signal analogique de tension inconnue, soit la signal da tension sonnue et des moyens digitaux fournissant une représentation digitale du signal analogique an répsnse aux moyens ri-intégration s le convertisseur étant cii«ractiéï*iaû sn os que des pti^erg moyens de détection sont sensibles aux faoyar.® digitaux fournissant uns représentation digitale du signal analogique, 10 pendant un nombre variable da périodes durant lesquelles la tension de sortie dss Moyens d'intégration passa d'un niveau initial à un deuxième niveau; des moyens de commande déconnectent la source du signal analogique et connectant la source ds référence à l'entrée des moyens d'intégration è la fin du n—tara variable de périodes et an réponse aux premiers moyens de détection» de* H5 seconds rssoyens de détaction détectent quand le tension de sortie de» moyen» d'intégration atteint de nouveau le niveau initial indiquant que les moyens digitaux contiennent une représentation digitale du signal analogique d» tension inconnue. 2.- Convertisseur analogique-digital comprenant une source engendrant 2Q un signal analogique de tension inconnue a déterminer, une source de référence engendrant un signal de tension connue, des moyens d'intégration pour intégrer soit le signal analogique de tension inconnue, soit le signal de tension connue, et des moyens digitaux fournissant une représentation digitale du signal analogique en réponse aux moyens d"intégration» le convertisseur étant 25 caractérisé en ce que s des premiers moyens de détection permettant de détecter l'intégration du signal analogique pendant un nombre prédéterminé de périodes complètes des moyens digitaux, durant lesquelles la tension de sortis des moyens d'intégration passe d'un niveau initial è un second niveau; des moyens de commande connectent la source de référence è l'entrée des 30 esoyens d'intégration à la fin du nombre prédéterminé ds périodes et en réponse aan premiers moyens de détection; des seconds moyens de détection détsctsnt quand la tension de sortis des moyens d'intégration atteint ds nouveau le nivsau initial, indiquant que les moyens digitaux contiennent uns représentation digitale du signal analogique ds tension inconnue. 3.- Convertisseur analogique-digital selon la revendication 1 ou 2 earaetérisi eo ee que les moyens digitaux -Poorîiiaaant une représentation digitale dy signal analogique,, comprennent un compteur -et des moyens pour C.ïl-2.- ver g-j ùKbvlfes vcyltis -des ctMcs ë'iffipyla'ncB â es conpteur. BAD ORIGINAL 05496 n 2004625 4.- Convertisseur analogique^digital selon la revendication 2 caractérisé en ce que les premiers moyens ds détection comprennent: des moyens d'emmagasinage du nombre prédéterminé de périodes, des moyens pour détecter chaque période complète des moyens digitaux, et dss moyens pour comparer le nombre 5 ds ces périodes avec le nombre prédéterminé. 5.- Convertisseur analogique-digital selon la revendication 2 caractérisé en ce qus lès prsmisrs moyens ds détection comprennent dss moyens d'emmagasinage du nombre prédéterminé ds périodes, des moyens pour détecter chaque période complète des moyens digitaux, dss moyens pour diminuer ds un le 1Q contenu des moyens d'emmagasinage pour chaque période complète et des moyens pour indiquer quand le contenu des moyens d'emmagasinage est à zéro. 6.- Convertisseur analogique-digital selon la revendication 2 caractérisé sn ce que lss premiers moyens de détection comprennent: des moyens d'emmagasinage du complément du nombre prédéterminé de période, des moysns pour 15 détsctsr chaque période complète dss moyens digitaux, dss moysns pour augmenter de un ls contenu des moysns d'emmagasinage à chaque période complète et des moyens pour indiquer quand le contenu des moyens d'emmagasinage est à zéro.