Brevet FR3163791A1 — publié le 20251226

Méthode de démappage d’un symbole de modulation comportant : une classification (101) de chaque bit du symbole dans un premier groupe ou dans un deuxième groupe, une détermination (102) de couples différents définissant chacun une pente et une ordonnée à l’origine d’un bord d'un secteur de Voronoi défini pour un bit appartenant au deuxième groupe et prenant la valeur '0' ou '1' dans un premier quadrant de la constellation, pour chaque bit du premier groupe, un calcul (103) de LLR comme un produit entre un facteur multiplicatif et une partie réelle ou une partie imaginaire du symbole, une vérification (104) de inégalités , pour chaque bit du deuxième groupe, un calcul (108) de LLR en fonction de la partie réelle et de la partie imaginaire du symbole et en fonction de paramètres sélectionnés (107) à partir de sous-ensembles des résultats obtenus pour les inégalités (105, 106). Figure pour l’abrégé : Fig. 1 Méthode et dispositif pour le démappage souple d’un symbole de modulation Domaine de l’invention La présente invention appartient au domaine de la démodulation d’un signal numérique. Plus particulièrement, l’invention concerne une méthode de calcul d'un rapport de vraisemblance logarithmique pour le démappage souple de symboles de modulation. Etat de la technique Les méthodes de calcul d'un rapport de vraisemblance logarithmique (LLR en anglais pour « Log-Likelihood Ratio ») sont couramment utilisées dans les algorithmes de décodage à entrées souples. A titre d’exemple nullement limitatif, cela peut concerner l’algorithme BCJR (algorithme de décodage maximal a posteriori de codes correcteurs d’erreurs définis sur des treillis, comme par exemple les turbo codes), le décodage à annulation successives (SC pour « Successive Cancellation » en anglais) pour les codes polaires, ou les algorithmes basés sur la propagation de croyance (BP pour « Belief Propagation » en anglais) pour le décodage de codes à faible densité de parité (codes LDPC, pour « Low-Density Parity Check » en anglais). Le calcul de LLR est utilisé dans les méthodes de démappage souple de symboles de modulation (décodage de symbole basé sur une décision souple, « soft demapping » ou « soft decision decoding » en anglais). Dans le domaine du décodage LDPC, les méthodes de démappage souple sont généralement préférées en raison de leurs performances supérieures par rapport à un décodage basé sur une décision ferme (« hard demapping » ou « hard decision decoding » en anglais). Les opérations de démappage souple peuvent toutefois s'avérer couteuse en termes de complexité calculatoire, notamment pour des modulations d'ordre élevé. A titre d'exemple, les normes DVB-S2 (« Digital Video Broadcasting - Satellite 2 », diffusion vidéo numérique par satellite de deuxième génération), DVB-S2X (extension de la norme DVB-S2), CCSDS (« Consultative Committee for Space Data Systems ») ou 5G utilisent des modulations d'amplitude et de phase d'ordre élevé, par exemple des modulations de type 2 M -APSK (« Amplitude and Phase Shift Keying »), avec M supérieur ou égal à cinq. M est le nombre de bits d'information représentés par un symbole de modulation, 2 M correspond au nombre de symboles dans la constellation. Le calcul exact d’un LLR peut être obtenu par la méthode du maximum a posteriori (MAP), ou par la méthode de maximum de vraisemblance (ML en anglais pour « Maximum Likelihood ») lorsque les symboles sont équiprobables. La méthode ML est souvent utilisée comme référence pour comparer les performances d’une méthode d’approximation de calcul de LLR. La méthode ML est une approche de démodulation souple basée sur un calcul de la probabilité qu’un symbole reçu corresponde à chacun des symboles possibles de la constellation. Le LLR pour chaque bit est calculé en prenant le ratio logarithmique de la somme des probabilités que chaque symbole soit émis, en les séparant en deux sous-ensembles : le numérateur considère les symboles tels que le bit émis soit ‘0’, et le dénominateur ceux tels que le bit émis soit ‘1’. Le calcul exact d'un LLR pour un bit d’un symbole , avec est alors donné par la formule suivante : avec où est l’ensemble des indices des symboles pour lesquels ; est l’ensemble des indices des symboles pour lesquels ; est la fonction gaussienne de densité de probabilité du symbole en sachant que le symbole a été transmis ; correspond à un symbole d’indice dans la constellation ; est la variance du bruit du canal de propagation (on se place dans le cas d’un canal avec un bruit additif blanc gaussien, AWGN en anglais pour « Additive White Gaussian Noise »). Il convient toutefois de noter que l’on ne se limite pas nécessairement à un canal de propagation de type AWGN. Tout canal de propagation pour lequel on peut calculer les probabilités pourrait être pris en considération. Pour réduire la complexité du calcul du LLR, et ainsi limiter la complexité matérielle d’un dispositif récepteur, plusieurs méthodes d’approximation de calcul de LLR ont été proposées. La méthode « Max LLR » est une approximation de la méthode ML qui est utilisée pour réduire la complexité du calcul sans trop compromettre la performance du décodeur. Dans cette approximation, au lieu de sommer les probabilités de tous les symboles possibles pour un bit donné, on considère uniquement la probabilité du symbole le plus probable (ou son logarithme, pour être plus précis) pour chaque cas (bit à 1 ou bit à 0). Cette simplification peut toutefois entraîner une dégradation des performances de décodage par rapport à la méthode ML, car toutes les contributions des autres symboles sont ignorées. La méthode ML est généralement utilisée comme point de référence en termes de performances maximales atteignables. La méthode décrite dans le document « Efficient Soft Demapping for M-ary APSK », Meixang Zhang et al., repose sur un démappage souple basé sur des seuils de décision ferme. Cette méthode nécessite toutefois des calculs de normes et d’angles assez complexes. Pour une implémentation sur une cible FPGA, ces calculs d’angle ne peuvent pas être implémentés facilement, et il est alors nécessaire de faire des approximations qui entrainent une baisse des performances qui s’ajoute à celle indiquée dans le document. Le document « Efficient Demodulation of General APSK Constellations », Magnus Sandell et al., décrit une méthode de démappage souple basée sur des arbres de décision. Le document « Look-Up Table Based Low Complexity LLR Calculation for High-Order Amplitude Phase Shift Keying Signals », Nan Wu et al., décrit une méthode de démappage souple basée sur une table de recherche. Il existe également des méthodes de démappage qui reposent sur un découpage du plan de la constellation en différents secteurs de Voronoi, et sur la résolution d’inégalités pour déterminer à quels secteurs appartiennent les différents bits d’un symbole à démapper. Là encore, les méthodes proposées ne sont généralement pas optimales pour une implémentation sur une cible FPGA. La présente invention a pour objectif de proposer une nouvelle méthode de calcul de LLR pour le démappage souple de symboles de modulation. La méthode proposée vise notamment à éviter autant que possible les calculs de norme ou d’angle et les multiplications ou les divisions par des valeurs non constantes. La méthode vise également à présenter une complexité constante quel que soit le symbole reçu (autrement dit, on cherche à ce que le nombre de calculs reste le même quel que soit le symbole reçu). La méthode proposée est en outre adaptable à différents types de modulations et de constellations. La méthode proposée offre des performances très semblables (à la limite de l’égalité) à ceux de la méthode ML. Ainsi, selon un premier aspect, il est proposé une méthode de démappage d’un symbole de modulation. Le symbole de modulation représente plusieurs bits d’information. La méthode vise à calculer un rapport de vraisemblance logarithmique (LLR) pour chaque bit du symbole. La méthode est mise en œuvre par un module de démappage d’un dispositif de réception. La modulation présente une constellation de symboles avec une symétrie de demi-plan pour un ou plusieurs bits de symbole appartenant à un premier groupe, et une symétrie de quadrant pour un ou plusieurs bits de symbole appartenant à un deuxième groupe. La méthode comporte : une classification de chaque bit de symbole dans le premier groupe ou dans le deuxième groupe, une détermination de couples , , étant un entier strictement supérieur à un, les couples étant différents deux à deux et définissant chacun une pente et une ordonnée à l’origine d’une droite formant un bord d'un secteur de Voronoi défini pour un bit de symbole appartenant au deuxième groupe et prenant la valeur '0' ou la valeur '1' dans un premier quadrant de la constellation, pour chaque bit du symbole appartenant au premier groupe, un calcul du LLR pour ledit bit sous la forme d'un produit entre un facteur multiplicatif et une partie réelle ou une partie imaginaire du symbole , une vérification de inégalités , , pour chaque bit du symbole appartenant au deuxième groupe : pour chaque valeur '0' ou '1' pouvant être prise par le bit, une détermination d'un sous-ensemble des résultats obtenus pour les inégalités, et une comparaison du sous-ensemble de résultats avec des valeurs candidates prédéterminées, une sélection d’un ensemble de paramètres défini par un indice représentant la valeur candidate correspondant au sous-ensemble de résultats pour le cas où la valeur du bit est ‘1’ et un indice représentant la valeur candidate correspondant au sous-ensemble de résultats pour le cas où la valeur du bit est ‘0’, un calcul du LLR pour le bit en fonction des paramètres sélectionnés et en fonction de la partie réelle et de la partie imaginaire du symbole. Dans des modes particuliers de mise en œuvre, la méthode peut comporter en outre l’une ou plusieurs des caractéristiques suivantes, prises isolément ou selon toutes les combinaisons techniquement possibles. Dans des modes particuliers de mise en œuvre, la modulation est une modulation APSK en phase et en amplitude, ou une modulation QAM d’amplitude en quadrature. Dans des modes particuliers de mise en œuvre, la modulation comporte symboles, étant un entier supérieur ou égal à quatre. Dans des modes particuliers de mise en œuvre, la modulation est une modulation APSK, est égal à cinq, et est égal à dix-huit. Dans des modes particuliers de mise en œuvre, la modulation présente une constellation définie dans une norme de communication DVB-S2, DVB-S2X, CCSDS ou 5G. Dans des modes particuliers de mise en œuvre, pour chaque valeur égale à '0' ou '1' pouvant être prise par un bit appartenant au deuxième groupe, le sous-ensemble de résultats et chaque valeur candidate sont chacun défini sous la forme d’un champ de bits, avec . Dans des modes particuliers de mise en œuvre, le facteur multiplicatif est calculé sous la forme , où est une valeur estimée d’une variance d’un bruit additif blanc gaussien d’un canal de propagation d’un signal transportant le symbole . Dans des modes particuliers de mise en œuvre, prend au moins deux valeurs possibles en fonction de la valeur de la partie réelle ou de la partie imaginaire du symbole . Selon un deuxième aspect, il est proposé un module de démappage d’un symbole de modulation. Le symbole de modulation représente plusieurs bits d’information. La modulation présente une constellation de symboles avec une symétrie de demi-plan pour un ou plusieurs bits de symbole appartenant à un premier groupe, et une symétrie de quadrant pour un ou plusieurs bits de symbole appartenant à un deuxième groupe. Le module de démappage est configuré pour mémoriser couples , , étant un entier strictement supérieur à un, les couples étant différents deux à deux et définissant chacun une pente et une ordonnée à l’origine d’une droite formant un bord d'un secteur de Voronoi défini pour un bit de symbole appartenant au deuxième groupe et prenant la valeur '0' ou la valeur '1' dans un premier quadrant de la constellation. Le module de démappage est également configuré pour mettre en œuvre les étapes suivantes : pour chaque bit du symbole appartenant au premier groupe, un calcul d’un rapport de vraisemblance logarithmique (LLR) pour ledit bit sous la forme d'un produit entre un facteur multiplicatif et une partie réelle ou une partie imaginaire du symbole , une vérification de inégalités , , pour chaque bit du symbole appartenant au deuxième groupe : pour chaque valeur '0' ou '1' pouvant être prise par le bit, une détermination d'un sous-ensemble des résultats obtenus pour les inégalités, et une comparaison du sous-ensemble de résultats avec des valeurs candidates prédéterminées, une sélection d’un ensemble de paramètres défini par un indice représentant la valeur candidate correspondant au sous-ensemble de résultats pour le cas où la valeur du bit est ‘1’ et un indice représentant la valeur candidate correspondant au sous-ensemble de résultats pour le cas où la valeur du bit est ‘0’, un calcul d’un LLR pour le bit en fonction des paramètres sélectionnés et en fonction de la partie réelle et de la partie imaginaire du symbole.. Dans des modes particuliers de mise en œuvre, le module de démappage peut comporter en outre l’une ou plusieurs des caractéristiques suivantes, prises isolément ou selon toutes les combinaisons techniquement possibles. Dans des modes particuliers de réalisation, la modulation est une modulation APSK en phase et en amplitude, ou une modulation QAM d’amplitude en quadrature, comportant symboles, étant un entier supérieur ou égal à quatre. Dans des modes particuliers de réalisation, la modulation est une modulation APSK, est égal à cinq, et est égal à dix-huit. Dans des modes particuliers de réalisation, pour chaque valeur égale à '0' ou '1' pouvant être prise par un bit appartenant au deuxième groupe, le sous-ensemble de résultats et chaque valeur candidate sont chacun défini sous la forme d’un champ de bits, avec . Dans des modes particuliers de réalisation, le facteur multiplicatif est calculé sous la forme , où est une valeur estimée d’un écart type d’un bruit additif blanc gaussien d’un canal de propagation d’un signal transportant le symbole . Dans des modes particuliers de réalisation, prend au moins deux valeurs possibles en fonction de la valeur de la partie réelle ou de la partie imaginaire du symbole . Selon un troisième aspect, il est proposé un dispositif de réception comportant un module de démappage selon l’un quelconque des modes de réalisation précédent. Selon un quatrième aspect, il est proposé un satellite destiné à être placé en orbite autour de la Terre et comportant un tel dispositif de réception selon l’invention. Selon un cinquième aspect, il est proposé une station au sol comportant un dispositif de réception selon l’invention. Selon un sixième aspect, l’invention concerne un système de communications par satellite comprenant au moins un satellite comportant un dispositif de réception selon l’invention et/ou au moins une station au sol comportant un dispositif de réception selon l’invention. Présentation des figures L’invention sera mieux comprise à la lecture de la description suivante, donnée à titre d’exemple nullement limitatif, et faite en se référant aux figures suivantes : FIG. 1 une représentation schématique des principales étapes d’un mode de mise en œuvre de la méthode de démappage selon l’invention, FIG. 2 une représentation schématique d’un satellite embarquant un dispositif récepteur comportant un module de démappage selon l’invention, FIG. 3 une représentation d’un exemple de constellation d’une modulation 32-APSK, FIG. 4 une représentation des symboles de la constellation de la figure 3 pour lesquels le bit est égal à ‘0’, et ceux pour les lesquels le bit est égal à ‘1’, FIG. 5 une représentation des symboles de la constellation de la figure 3 pour lesquels le bit est égal à ‘0’, et ceux pour les lesquels le bit est égal à ‘1’, FIG. 6 un graphique représentant la valeur calculée du LLR du bit , en fonction de la valeur de la partie imaginaire du symbole, pour la méthode ML et pour un premier exemple de mise en œuvre de la méthode selon l’invention, FIG. 7 un graphique représentant la valeur calculée du LLR du bit , en fonction de la valeur de la partie imaginaire du symbole, pour la méthode ML et pour un deuxième exemple de mise en œuvre de la méthode selon l’invention, FIG. 8 une représentation des symboles de la constellation de la figure 3 pour lesquels le bit est égal à ‘0’, et ceux pour les lesquels le bit est égal à ‘1’, FIG. 9 une représentation des secteurs de Voronoi des symboles du premier quadrant de la constellation de la figure 3 pour lesquels le bit est égal à ‘1’, FIG. 10 une représentation des secteurs de Voronoi des symboles du premier quadrant de la constellation de la figure 3 pour lesquels le bit est égal à ‘0’, FIG. 11 une représentation des symboles de la constellation de la figure 3 pour lesquels le bit est égal à ‘0’, et ceux pour les lesquels le bit est égal à ‘1’, FIG. 12 une représentation des secteurs de Voronoi des symboles du premier quadrant de la constellation de la figure 3 pour lesquels le bit est égal à ‘1’, FIG. 13 une représentation des secteurs de Voronoi des symboles du premier quadrant de la constellation de la figure 3 pour lesquels le bit est égal à ‘0’, FIG. 14 une représentation des symboles de la constellation de la figure 3 pour lesquels le bit est égal à ‘0’, et ceux pour les lesquels le bit est égal à ‘1’, FIG. 15 une représentation des secteurs de Voronoi des symboles du premier quadrant de la constellation de la figure 3 pour lesquels le bit est égal à ‘1’, FIG. 16 une représentation des secteurs de Voronoi des symboles du premier quadrant de la constellation de la figure 3 pour lesquels le bit est égal à ‘0’. Dans ces figures, des références identiques d’une figure à une autre désignent des éléments identiques ou analogues. Pour des raisons de clarté, les éléments représentés ne sont pas nécessairement à une même échelle, sauf mention contraire. Description détaillée de l’invention La FIG. 1 représente schématiquement les principales étapes d’un mode de mise en œuvre de la méthode 100 selon l’invention pour le démappage d’un symbole de modulation. Un symbole de modulation représente plusieurs bits d’information. Par exemple, une modulation 32-APSK comporte trente-deux symboles et chaque symbole représente cinq bits d’information. En règle générale, le nombre de symboles dans la constellation de la modulation s’écrit sous la forme , où est le nombre de bits représentés par un symbole de la constellation. La méthode de démappage vise à calculer un rapport de vraisemblance logarithmique, LLR, pour chaque bit d’un symbole reçu. La FIG. 2 représente schématiquement un dispositif 20 de réception comportant un module 23 de démappage configuré pour mettre en œuvre la méthode 100 de démappage selon l’invention. Il peut notamment s’agir d’un dispositif 20 de réception d’un signal radio ou d’un signal optique. Le dispositif 20 de réception peut notamment être embarqué dans un satellite 10 placé en orbite autour de la Terre, pour la réception de signaux sur un lien montant (« uplink ») en provenance d’une station au sol. Le dispositif 20 de réception peut également être intégré dans une station au sol, pour la réception de signaux sur un lien descendant (« downlink ») en provenance du satellite 10. Rien n'empêcherait toutefois de considérer d’autres applications de l’invention. Par exemple, l’invention pourrait également s’appliquer à un dispositif de réception d’un terminal mobile d’un système de communication terrestre. Tel qu’illustré sur la FIG. 2 , le dispositif 20 de réception comporte une antenne 21 pour recevoir un signal radio ou un signal optique envoyé par un dispositif émetteur. Le dispositif 20 de réception comporte également un module 22 de démodulation. De façon conventionnelle, le module 22 de démodulation est configuré pour déterminer une partie réelle et une partie imaginaire d’au moins un symbole de modulation contenu dans le signal reçu. Le module 23 de démappage est adapté pour calculer un rapport de vraisemblance logarithmique, LLR, pour chaque bit d’un symbole reçu, à partir de la partie réelle et de la partie imaginaire du symbole. Le dispositif 20 de réception comporte également un module 24 de décodage de canal, par exemple un décodeur LDPC, adapté pour décoder le signal reçu à partir des LLRs calculés. De façon conventionnelle, en entrée du module 23 de démappage, la trame de symboles est synchronisée en temps, en fréquence et en phase. Dans l’exemple considéré, le module 22 de démodulation, le module 23 de démappage et le module 24 de décodage de canal sont implémentés sous la forme de circuits intégrés programmables de type FPGA (acronyme anglais pour « Field-Programmable Gate Array »). Rien n’empêcherait toutefois, dans des variantes, de les implémenter sous la forme d’un circuit intégré spécifique de type ASIC (acronyme anglais pour « Application-Specific Integrated Circuit »), ou à l’aide d’un processeur ou d’un microcontrôleur. Plus généralement, on considère par la suite que le module 23 de démappage comporte des moyens logiciels et/ou matériels configurés pour mettre en œuvre la méthode 100 selon l’invention. Le module 23 de démappage peut notamment comporter une mémoire, par exemple de type RAM (« Random Access Memory »), pour stocker les paramètres nécessaires à la mise en œuvre de la méthode 100. Dans la suite de la description, on se place à titre d’exemple nullement limitatif dans le cas d’une modulation en phase et en amplitude comportant trente-deux symboles (modulation 32-APSK, avec ). L’invention est en effet particulièrement bien adaptée aux modulations de type -APSK d’ordre élevé, par exemple les modulations pour lesquels est au moins égal à quatre ( ). La modulation 32-APSK est notamment utilisée dans les normes de communication DVB-S2, DVB-S2X et CCSDS. La figure 3 illustre un exemple de constellation pour une modulation 32-APSK. Cette constellation est semblable à celle utilisée dans la norme DVB-S2X. Tel qu’illustré sur la figure 3, la constellation comporte trente-deux symboles s1 à s32 représentés dans un plan complexe muni d’un repère dont l’axe des abscisses représente les parties réelles des symboles et l’axe des ordonnées représente les parties imaginaires des symboles. Chaque symbole représente cinq bits d’information, nommés . Dans l’exemple considéré, le bit d’indice correspond au bit de poids faible (bit le plus à droite dans la notation utilisée sur la figure 3), et le bit d’indice correspond au bit de poids fort (bit le plus à gauche dans la notation utilisée sur la figure 3). A titre d’exemple, le symbole s9 correspond à la valeur binaire b01001 ; pour ce symbole, on a , , , , et . Il est à noter toutefois que l’invention pourrait également s’appliquer à d’autres types de modulation, notamment des modulations d’amplitude en quadrature (QAM pour « Quadrature Amplitude Modulation » en anglais). Des modulations QAM d’ordre élevé (par exemple avec des constellations comportant trente-deux, soixante-quatre ou cent-vingt-huit symboles) sont notamment utilisées dans le standard de communication 5G. Aussi, pour une modulation donnée, l’invention peut s’appliquer à différents exemples de constellations. En particulier, différentes constellations peuvent correspondre à différentes façons de distribuer les valeurs des bits des symboles dans la constellation. Il convient toutefois de se limiter à des constellations de symboles avec une symétrie de demi-plan pour certains bits de symbole (bits appartenant à un premier groupe), et une symétrie de quadrant pour d’autres bits de symbole (bits appartenant à un deuxième groupe). La symétrie de demi-plan signifie que, pour un bit appartenant au premier groupe, l'ensemble des symboles pour lesquels la valeur du bit est '0' est symétrique à l'ensemble des symboles pour lesquels la valeur du bit est '1' par rapport à l'axe des abscisses ou par rapport à l'axe des ordonnées du repère de la constellation. Dans la présente demande, on considère qu’un premier ensemble de symboles est symétrique par rapport à un deuxième ensemble de symboles si chaque symbole du premier ensemble présente un symbole symétrique dans le deuxième ensemble, et vice-versa. Pour la constellation illustrée à la figure 3, le bit présente une symétrie de demi-plan par rapport à l’axe des abscisses. En effet, tel qu’illustré sur la figure 4, l’ensemble des symboles pour lesquels le bit prend la valeur ‘0’ (symboles représentés par des points sur la figure 4) est symétrique à l’ensemble des symboles pour lesquels le bit prend la valeur ‘1’ (symboles représentés par des croix sur la figure 4) par rapport à l’axe des abscisses. A titre d’exemple, le symbole s9 pour lequel le bit prend la valeur ‘0’ est symétrique au symbole s11 pour lequel le bit prend la valeur ‘1’ ; le symbole s16 pour lequel le bit prend la valeur ‘0’ est symétrique au symbole s18 pour lequel le bit prend la valeur ‘1’ ; etc. Pour la constellation illustrée à la figure 3, le bit présente une symétrie de demi-plan par rapport à l’axe des ordonnées. En effet, tel qu’illustré sur la figure 5, l’ensemble des symboles pour lesquels le bit prend la valeur ‘0’ (symboles représentés par des points sur la figure 5) est symétrique à l’ensemble des symboles pour lesquels le bit prend la valeur ‘1’ (symboles représentés par des croix sur la figure 5) par rapport à l’axe des ordonnées. A titre d’exemple, le symbole s9 pour lequel le bit prend la valeur ‘0’ est symétrique au symbole s13 pour lequel le bit prend la valeur ‘1’ ; le symbole s16 pour lequel le bit prend la valeur ‘0’ est symétrique au symbole s20 pour lequel le bit prend la valeur ‘1’ ; etc. La symétrie de quadrant signifie que, pour un bit appartenant au deuxième groupe, l'ensemble des symboles pour lesquels la valeur du bit est '0' (respectivement ‘1’) dans un quadrant de la constellation est symétrique, pour chacun des autres quadrants de la constellation, à l'ensemble des symboles pour lesquels la valeur du bit est '0' (respectivement ‘1’) dans ledit autre quadrant. Par exemple, numérotons les quadrants de la constellation illustrée à la figure 3, en commençant par le premier quadrant en haut à droite, et en tournant dans le sens horaire. Le premier quadrant comprend les symboles dont la partie réelle et la partie imaginaire sont positives, le deuxième quadrant comprend les symboles dont la partie réelle est positive et dont la partie imaginaire est négative, le troisième quadrant comprend les symboles dont la partie réelle et la partie imaginaire sont négatives, et le quatrième quadrant comprend les symboles dont la partie réelle est négative et dont la partie imaginaire est positive. Alors, pour certains bits, les symboles du premier quadrant peuvent présenter une symétrie par rapport à l'axe des abscisses avec les symboles du deuxième quadrant, les symboles du premier quadrant peuvent présenter une symétrie par rapport à l'axe des ordonnées avec les symboles du quatrième quadrant, et les symboles du premier quadrant peuvent présenter une symétrie par rapport à l'origine du repère avec les symboles du troisième quadrant. C’est le cas notamment pour les bits , et . En particulier, et tel qu’illustré sur la figure 8, l’ensemble des symboles pour lesquels le bit prend la valeur ‘0’ dans le premier quadrant est symétrique, pour chacun des trois autres quadrants de la constellation, à l'ensemble des symboles pour lesquels le bit prend la valeur ‘0’ dans ledit autre quadrant. En effet, l’ensemble des symboles {s0, s8, s24, s16} pour lesquels le bit prend la valeur ‘0’ dans le premier quadrant, est symétrique à l’ensemble des symboles {s2, s10, s26, s18} dans le deuxième quadrant par rapport à l’axe des abscisses ; l’ensemble des symboles {s0, s8, s24, s16} est symétrique à l’ensemble des symboles {s6, s14, s30, s22} dans le troisième quadrant par rapport à l’origine du repère ; l’ensemble des symboles {s0, s8, s24, s16} est symétrique à l’ensemble des symboles {s4, s12, s28, s20} dans le troisième quadrant par rapport à l’axe des ordonnées. De façon similaire, l’ensemble des symboles pour lesquels le bit prend la valeur ‘1’ dans le premier quadrant est symétrique, pour chacun des trois autres quadrants de la constellation, à l'ensemble des symboles pour lesquels le bit prend la valeur ‘1’ dans ledit autre quadrant. En effet, l’ensemble des symboles {s17, s1, s9, s25} pour lesquels le bit prend la valeur ‘1’ dans le premier quadrant, est symétrique à l’ensemble des symboles {s19, s3, s11, s27} dans le deuxième quadrant par rapport à l’axe des abscisses ; l’ensemble des symboles {s17, s1, s9, s25} est symétrique à l’ensemble des symboles {s23, s7, s15, s31} dans le troisième quadrant par rapport à l’origine du repère ; l’ensemble des symboles {s17, s1, s9, s25} est symétrique à l’ensemble des symboles {s21, s5, s13, s29} dans le quatrième quadrant par rapport à l’axe des ordonnées. De façon similaire, et tel qu’illustré sur la figure 11, l’ensemble des symboles pour lesquels le bit prend la valeur ‘0’ (respectivement ‘1’) dans le premier quadrant est symétrique, pour chacun des trois autres quadrants de la constellation, à l'ensemble des symboles pour lesquels le bit prend la valeur ‘0’ (respectivement ‘1’) dans cet autre quadrant. Enfin, et tel qu’illustré sur la figure 14, l’ensemble des symboles pour lesquels le bit prend la valeur ‘0’ (respectivement ‘1’) dans le premier quadrant est symétrique, pour chacun des trois autres quadrants de la constellation, à l'ensemble des symboles pour lesquels le bit prend la valeur ‘0’ (respectivement ‘1’) dans cet autre quadrant. Tel qu’illustré à la figure 1, pour la constellation considérée, la méthode 100 comporte une étape de classification 101 de chaque bit de symbole dans le premier groupe (bits avec une symétrie de demi-plan) ou dans le deuxième groupe (bits avec une symétrie de quadrant). Pour l’exemple considéré, les bits et sont classés dans le premier groupe, et les bits , et sont classés dans le deuxième groupe. La méthode 100 repose également sur le concept de diagramme de Voronoi. Un diagramme de Voronoi est un découpage du plan de la constellation en plusieurs secteurs. Chaque secteur prend la forme d’un polygone, le nombre de côtés du polygone pouvant varier d’un secteur à un autre. Chaque secteur entoure un symbole de la constellation, de telle sorte que tout point dans un secteur donné est plus proche du symbole associé à ce secteur qu’à tout autre symbole de la constellation. Le découpage en secteurs de Voronoi est fait pour chaque bit de symbole, et pour chaque valeur ‘0’ ou ‘1’ pouvant être prise par ce bit. Le LLR d’un bit d’un symbole reçu peut alors être calculé en déterminant les deux secteurs de Voronoi correspondant respectivement aux valeurs ‘0’ et ‘1’ du bit considéré dans lesquels le symbole est situé. Chaque bord d’un secteur de Voronoi (c’est-à-dire chaque côté du polygone formant le secteur) correspond à une droite située à égale distance entre deux symboles de la constellation. Chaque bord d’un secteur peut donc être représenté par une pente et une ordonnée à l’origine. Il est alors possible de déterminer dans quels secteurs de Voronoi se trouve un symbole reçu en résolvant un jeu d’inégalités impliquant la partie réelle et la partie imaginaire du symbole reçu, chaque inégalité correspondant à un bord d’un secteur de Voronoi pour une valeur donnée d’un bit de symbole. Dans la méthode 100 selon l’invention, et comme cela sera détaillé par la suite, les secteurs de Voronoi ne sont utilisés que pour les bits du deuxième groupe (bits présentant une symétrie de quadrant). Il est alors possible de limiter le nombre d’inégalités à résoudre en tenant compte d’une part de la symétrie de quadrant, et d’autre part du fait que certains secteurs présentent des bords communs. En effet, grâce à la symétrie de quadrant, pour un cas donné , les secteurs de Voronoi du premier quadrant se retrouvent par symétrie dans les trois autres quadrants. Ainsi, il suffit de déterminer dans quel secteur du premier quadrant se trouve le symbole ayant pour partie réelle et pour partie imaginaire (ce symbole étant l’image du symbole dans le premier quadrant). Ainsi, et tel qu’illustré sur la figure 1, la méthode 100 comporte une étape de détermination 102 de couples , , étant un entier strictement supérieur à un (les étapes 101 à 102 représentées sur la figure 1 sont mises en œuvre en amont, par exemple à la conception du dispositif 20 de réception ; les autres étapes sont mises en œuvre pour chaque nouveau symbole reçu). Les couples sont différents deux à deux et définissent chacun une pente et une ordonnée à l’origine d’une droite formant un bord d'un secteur de Voronoi défini pour un bit de symbole appartenant au deuxième groupe et prenant la valeur '0' ou la valeur '1' dans le premier quadrant de la constellation. Dans l’exemple considéré de la constellation 32-APSK de la figure 3, on a . Les dix-huit droites sont représentées par les références d1 à d18 dans les figures 9, 10, 12, 13, 15 et 16. Pour chaque cas , il convient de considérer quatre secteurs de Voronoi dans le premier quadrant (pour chaque cas il y a symboles pour lesquels le bit prend une valeur donnée). La figure 9 est une représentation des secteurs de Voronoi des symboles s1, s9, s17 et s25 du premier quadrant de la constellation pour lesquels le bit est égal à ‘1’. Le secteur correspondant au symbole s1 est délimité par les droites d2, d5 et d3. La droite d2 est située à égale distance entre le symbole s1 et le symbole s9. La droite d3 est située à égale distance entre le symbole s1 et le symbole s25. La droite d5 est située à égale distance entre le symbole s1 et le symbole s17. Le secteur correspondant au symbole s9 est délimité par les droites d1 et d2. La droite d1 est située à égale distance entre le symbole s9 et le symbole s25. Le secteur correspondant au symbole s25 est délimité par les droites d1, d3 et d4. La droite d4 est située à égale distance entre le symbole s17 et le symbole s25. Le secteur correspondant au symbole s17 est délimité par les droites d4 et d5. Pour le cas , il est alors possible de déterminer dans quel secteur se trouve l’image du symbole dans le premier quadrant en vérifiant cinq inégalités correspondant aux cinq droites d1 à d5, chaque inégalité s’écrivant sous la forme : La figure 10 est une représentation des secteurs de Voronoi des symboles s0, s8, s16 et s24 du premier quadrant de la constellation pour lesquels le bit est égal à ‘0’. Le secteur correspondant au symbole s0 est délimité par les droites d6 et d9. La droite d6 est située à égale distance entre le symbole s0 et le symbole s8. La droite d9 est située à égale distance entre le symbole s0 et le symbole s16. Le secteur correspondant au symbole s8 est délimité par les droites d6, d7 et d10. La droite d7 est située à égale distance entre le symbole s8 et le symbole s24. La droite d10 est située à égale distance entre le symbole s8 et le symbole s16. Le secteur correspondant au symbole s24 est délimité par les droites d7 et d8. La droite d8 est située à égale distance entre le symbole s16 et le symbole s24. Le secteur correspondant au symbole s16 est délimité par les droites d8, d9 et d10. Pour le cas , il est alors possible de déterminer dans quel secteur se trouve l’image du symbole dans le premier quadrant en vérifiant cinq inégalités correspondant aux cinq droites d6 à d10, chaque inégalité s’écrivant sous la forme : La figure 12 est une représentation des secteurs de Voronoi des symboles s9, s25, s8 et s24 du premier quadrant de la constellation pour lesquels le bit est égal à ‘1’. Le secteur correspondant au symbole s9 est délimité par la droite d1. Le secteur correspondant au symbole s25 est délimité par les droites d1 et d11. La droite d11 est située à égale distance entre les symbole s25 et le symbole s8. Le secteur correspondant au symbole s8 est délimité par les droites d7 et d11. Le secteur correspondant au symbole s24 est délimité par la droite d7. Pour le cas , il est alors possible de déterminer dans quel secteur se trouve l’image du symbole dans le premier quadrant en vérifiant trois inégalités correspondant aux trois droites d1, d7 et d11, chaque inégalité s’écrivant sous la forme : La figure 13 est une représentation des secteurs de Voronoi des symboles s0, s1, s16 et s17 du premier quadrant de la constellation pour lesquels le bit est égal à ‘0’. Le secteur correspondant au symbole s1 est délimité par les droites d5 et d13. La droite d13 est située à égale distance entre le symbole s0 et le symbole s1. Le secteur correspondant au symbole s0 est délimité par les droites d9, d12 et d13. La droite d12 est située à égale distance entre le symbole s0 et le symbole s17. Le secteur correspondant au symbole s16 est délimité par les droites d9 et d14. La droite d14 est située à égale distance entre le symbole s16 et le symbole s17. Le secteur correspondant au symbole s17 est délimité par les droites d5, d12 et d14. Pour le cas , il est alors possible de déterminer dans quel secteur se trouve l’image du symbole dans le premier quadrant en vérifiant cinq inégalités correspondant aux cinq droites d5, d9, d12, d13 et d14, chaque inégalité s’écrivant sous la forme : La figure 15 est une représentation des secteurs de Voronoi des symboles s25, s17, s16 et s24 du premier quadrant de la constellation pour lesquels le bit est égal à ‘1’. Le secteur correspondant au symbole s25 est délimité par les droites d4, d15 et d16. La droite d15 est située à égale distance entre le symbole s25 et le symbole s16. La droite d16 est située à égale distance entre le symbole s25 et le symbole s24. Le secteur correspondant au symbole s17 est délimité par les droites d4 et d14. Le secteur correspondant au symbole s16 est délimité par les droites d8, d14 et d15. Le secteur correspondant au symbole s24 est délimité par les droites d8 et d16. Pour le cas , il est alors possible de déterminer dans quel secteur se trouve l’image du symbole dans le premier quadrant en vérifiant cinq inégalités correspondant aux cinq droites d4, d8, d14, d15 et d16, chaque inégalité s’écrivant sous la forme : La figure 16 est une représentation des secteurs de Voronoi des symboles s0, s1, s8 et s9 du premier quadrant de la constellation pour lesquels le bit est égal à ‘0’. Le secteur correspondant au symbole s0 est délimité par les droites d6, d13 et d18. La droite d18 est située à égale distance entre le symbole s0 et le symbole s9. Le secteur correspondant au symbole s1 est délimité par les droites d2 et d13. Le secteur correspondant au symbole s8 est délimité par les droites d6 et d17. La droite d17 est située à égale distance entre le symbole s8 et le symbole s9. Le secteur correspondant au symbole s9 est délimité par les droites d2, d17 et d18. Pour le cas , il est alors possible de déterminer dans quel secteur se trouve l’image du symbole dans le premier quadrant en vérifiant cinq inégalités correspondant aux cinq droites d2, d6, d13, d17 et d18, chaque inégalité s’écrivant sous la forme : Dans les figures 9, 10, 12, 13, 15 et 16, certains secteurs semblent ouverts. Il convient toutefois de considérer que ces secteurs sont également délimités par une droite représentant une valeur maximale pour la partie réelle et/ou par une droite représentant une valeur maximale pour la partie imaginaire. Les étapes de classification 101 des bits de symbole et de détermination 102 des couples sont par exemple réalisées à la conception du dispositif 20 de réception, à partir de la constellation de la modulation envisagée. Ensuite, et tel qu’illustré sur la figure 1, pour chaque symbole reçu, la méthode 100 comporte les étapes suivantes pour démapper le symbole. Pour chaque bit du symbole appartenant au premier groupe, la méthode 100 comporte un calcul 103 du LLR pour ce bit sous la forme d'un produit entre un facteur multiplicatif et une partie réelle ou une partie imaginaire du symbole . Plus particulièrement, le LLR du bit (qui présente une symétrie par rapport à l’axe des abscisses) peut être calculé sous la forme : et le LLR du bit (qui présente une symétrie par rapport à l’axe des ordonnées) peut être calculé sous la forme : est une valeur estimée d’une variance d’un bruit additif blanc gaussien du canal de propagation d’un signal transportant le symbole (on considère, de façon conventionnelle, que le dispositif 20 de réception est muni d’un estimateur de bruit permettant de déterminer cette valeur). est un paramètre de pondération dont la valeur optimale peut être trouvée de manière empirique ; on utilise par exemple la valeur . La figure 6 est un graphique représentant la valeur calculée du LLR du bit , en fonction de la valeur de la partie imaginaire du symbole, pour la méthode ML et pour la méthode 100 selon l’invention. On peut observer que les résultats obtenus pour les deux méthodes sont relativement proches, et que la perte de précision due à l’approximation du calcul sont tout à fait acceptables au vu de la simplification de complexité apportée. Pour gagner en précision, il est également envisageable, de faire une interpolation linéaire en plusieurs parties, en utilisant au moins deux valeurs possibles pour le paramètre en fonction de la valeur de la partie réelle ou de la partie imaginaire du symbole . Cela revient à faire une interpolation linéaire avec plusieurs pentes ; les valeurs des pentes sont les mêmes pour le bit où on utilise la partie réelle du symbole et pour le bit où on utilise la partie imaginaire. La figure 7 illustre ce mode particulier de mise en œuvre pour le calcul de , avec deux valeurs pour le paramètre en fonction de la valeur de la partie imaginaire du symbole : une valeur lorsque la partie imaginaire est inférieure ou égale à 0.5 et une valeur lorsque la partie imaginaire est supérieure à 0.5. Tel qu’illustré sur la figure 7, de telles dispositions permettent d’obtenir des résultats plus proches de ceux de la méthode ML. Cette approche d’interpolation linéaire avec deux pentes augmente la précision en contrepartie d’une augmentation de la complexité (en particulier, un calibrage peut être nécessaire car la position du changement de pente peut varier en fonction de la quantité de bruit). Dans l’exemple considéré, et . Les étapes 104 à 108 représentées sur la FIG. 1 concernent les bits du deuxième groupe. L’étape 104 correspond à une vérification des inégalités , . Dans l’exemple considéré, chacune de ces inégalités est associée à une des droites d1 à d18. Pour chaque inégalité associée à une droite , l’inégalité est vérifiée si l’image du symbole dans le premier quadrant est située au-dessus de la droite dans le premier quadrant de la constellation, et l’inégalité n’est pas vérifiée si l’image du symbole est située en-dessous de la droite dans le premier quadrant de la constellation. Le résultat de la vérification de chacune de ces inégalités peut prendre la forme d’un bit, le bit prenant la valeur ‘1’ lorsque l’inégalité est vérifiée et la valeur ‘0’ lorsque l’inégalité n’est pas vérifiée. L’ensemble des résultats obtenus pour les inégalités peut donc s’écrire sous la forme d’un champ de bits : où est un bit prenant la valeur ‘1’ lorsque l’inégalité associée à la droite est vérifiée et la valeur ‘0’ lorsque l’inégalité n’est pas vérifiée. Pour chaque bit du symbole appartenant au deuxième groupe, et pour chaque valeur '0' ou '1' pouvant être prise par ce bit, la méthode 100 comporte ensuite une détermination 105 d'un sous-ensemble des résultats obtenus pour les inégalités. Chaque sous-ensemble est défini en fonction des droites qui définissent les secteurs de Voronoi pour le cas considéré. Ainsi, pour le cas , le sous-ensemble de résultats s’écrit sous la forme : Pour le cas , le sous-ensemble de résultats s’écrit sous la forme : Pour le cas , le sous-ensemble de résultats s’écrit sous la forme : Pour le cas , le sous-ensemble de résultats s’écrit sous la forme : Pour le cas , le sous-ensemble de résultats s’écrit sous la forme : Pour le cas , le sous-ensemble de résultats s’écrit sous la forme : De façon générale, pour un cas noté correspondant à , le sous ensemble de résultats peut être noté : La valeur de peut varier pour les différents cas (cela dépend du nombre d’inégalités à vérifier pour déterminer le secteur de Voronoi dans le premier quadrant pour le cas considéré). est inférieur à . Pour chaque cas, il est possible de déterminer à quel secteur appartient l’image du symbole dans le premier quadrant en comparant le sous-ensemble de résultats avec différentes valeurs candidates possibles (en s’intéressant à certains bits du sous-ensemble de résultats pour chaque secteur). Par exemple, pour le cas , on peut considérer que le symbole reçu est dans le secteur correspondant au symbole s9 si les inégalités correspondant aux droites d1 et d2 sont vérifiées, c’est-à-dire si : L’opérateur & correspond à l’opérateur « ET bit à bit ». On peut par exemple associer cette première égalité à un indice (cela revient à associer le secteur correspondant au symbole s9 pour le cas à l’indice ). Toujours pour le cas , on peut considérer que le symbole reçu est dans le secteur correspondant au symbole s1 si les inégalités correspondant aux droites d2 et d3 ne sont pas vérifiées et si celle correspondant à la droite d5 est vérifiée, c’est-à-dire si : On peut par exemple associer cette deuxième égalité à un indice (cela revient à associer le secteur correspondant au symbole s1 pour le cas à l’indice ). De façon similaire, on peut considérer que le symbole reçu est dans le secteur correspondant au symbole s17 si les inégalités correspondant aux droites d4 et d5 ne sont pas vérifiées, c’est-à-dire si : On peut par exemple associer cette troisième égalité à un indice (cela revient à associer le secteur correspondant au symbole s17 pour le cas à l’indice ). Et enfin, on peut considérer que le symbole reçu est dans le secteur correspondant au symbole s25 si l’inégalité correspondant à la droite d1 n’est pas vérifiée, et si les inégalités correspondant aux droites d3 et d4 sont vérifiées, c’est-à-dire si : On peut par exemple associer cette quatrième égalité à un indice (cela revient à associer le secteur correspondant au symbole s25 pour le cas à l’indice ). Pour un symbole reçu, une seule des quatre égalités ci-dessus est vérifiée, et l’indice correspondant représente le secteur de Voronoi dans lequel se trouve le symbole reçu. De façon similaire, on peut identifier dans quel secteur se trouve le symbole reçu pour le cas . Plus particulièrement, le symbole se trouve dans le secteur correspondant au symbole s0, associé à un indice , si : Le symbole se trouve dans le secteur correspondant au symbole s8, associé à un indice , si : Le symbole se trouve dans le secteur correspondant au symbole s16, associé à un indice , si : Le symbole se trouve dans le secteur correspondant au symbole s24, associé à un indice , si : La valeur du LLR pour le bit peut alors être calculé sous la forme : avec est le symbole associé à l’indice pour le cas (c’est le symbole de la constellation le plus proche du symbole pour lequel ). est le symbole s9 ; est le symbole s1 ; est le symbole s17 ; est le symbole s25. est le symbole associé l’indice pour le cas (c’est le symbole de la constellation le plus proche du symbole pour lequel ). est le symbole s0 ; est le symbole s8 ; est le symbole s16 ; est le symbole s24. Les indices et prennent chacun leur valeur dans l’ensemble . Comme expliqué précédemment, l’indice (respectivement ) identifie le secteur du premier quadrant correspondant au symbole reçu pour le cas où la valeur du bit considéré est ‘1’ (respectivement pour le cas où la valeur du bit considéré est ‘0’). Le raisonnement qui a été développé ci-dessus pour le bit peut être mené de façon similaire pour les bits et . De façon générale, et tel qu’illustré sur la figure 1, la méthode 100 comporte, pour chaque bit du symbole appartenant au deuxième groupe : pour chaque cas noté correspondant à , une détermination 105 d'un sous-ensemble des résultats obtenus pour les inégalités, et une comparaison 106 dudit sous-ensemble de résultats avec des valeurs candidates prédéterminées, une sélection 107 d’un ensemble de paramètres défini par un indice représentant la valeur candidate correspondant au sous-ensemble de résultats pour le cas où la valeur du bit est ‘1’ et un indice représentant la valeur candidate correspondant au sous-ensemble de résultats pour le cas où la valeur du bit est ‘0’ (l’indice identifie le secteur du premier quadrant pour le cas , et l’indice identifie le secteur du premier quadrant pour le cas ), un calcul 108 du LLR pour le bit en fonction des paramètres sélectionnés et en fonction de la partie réelle et de la partie imaginaire du symbole : avec Comme on l’a vu précédemment en détail pour le bit , le sous-ensemble de résultats et chaque valeur candidate sont chacun défini sous la forme d’un champ de bits, avec . La comparaison 106 du sous-ensemble avec les valeurs candidates revient à faire des comparaisons bit à bit du type : est un masque binaire à appliquer au résultat , et est une valeur candidate prédéterminée. Un masque et une valeur candidate sont définis pour chaque secteur du premier quadrant pour le cas considéré. Il y a secteurs dans le premier quadrant pour chaque cas. Rien n’empêcherait toutefois de mettre en œuvre l’étape 106 de comparaison de façon différente, par exemple en exprimant sous forme décimale et en identifiant les différentes valeurs décimales pouvant être prises par dans chaque secteur du premier quadrant. La description ci-avant illustre clairement que, par ses différentes caractéristiques et leurs avantages, la présente invention atteint les objectifs fixés. En particulier, la solution proposée n’utilise pas de calculs d’angle, ni de multiplication ou de division par des valeurs non constantes (on ne prend pas en compte la normalisation de la puissance de bruit). Dans l’exemple considéré, pour chaque symbole à démapper, la méthode 100 comporte : vingt-quatre additions (dix-huit additions dans les formules [Math.2] à [Math.7], et deux additions dans la formule [Math. 27] pour chacun des trois bits du deuxième groupe), vingt-six multiplications par des valeurs constantes (dix-huit multiplications dans les formules [Math.2] à [Math.7], deux multiplications dans la formule [Math. 27] pour chacun des trois bits du deuxième groupe, et une multiplication dans les formules [Math. 8] et [Math. 9] pour chacun des deux bits du premier groupe), dix-huit comparaisons dans les formules [Math.2] à [Math.7], et vingt-quatre comparaisons bit-à-bit selon la formule [Math.28] pour chacun des trois bits du deuxième groupe. En outre, la méthode 100 présente le même nombre de calculs pour démapper un symbole, quel que soit le symbole reçu. Ces caractéristiques sont particulièrement intéressantes lorsque la méthode est mise en œuvre par un module 23 de démappage implémenté sur une cible FPGA. Les valeurs des paramètres , , , , , peuvent être déterminées à la conception du dispositif 20 de réception, en fonction de la constellation envisagée, et mémorisées par le module 23 de démappage. Avantageusement, les ensembles des étapes 105 à 108 effectués respectivement pour les différents bits du deuxième groupe peuvent être exécutés en parallèle. De même, les étapes 103 exécutés respectivement pour les différents bits du premier groupe peuvent être exécutées en parallèles entre elles et avec les ensembles des actions 105 à 108 exécutés pour les bits du deuxième groupe. Il est à noter que les modes de mise en œuvre et de réalisation considérés ci-dessus ont été décrits à titre d’exemples non limitatifs, et que d’autres variantes sont par conséquent envisageables. L’invention a été décrite en considérant une modulation 32-APSK particulière. Rien n’exclut cependant, suivant d’autres exemples, de considérer d’autres constellations ou d’autres modulations (par exemple en changeant l’agencement des symboles, le nombre de symboles, et/ou le type de modulation). Méthode (100) de démappage d’un symbole de modulation, ledit symbole représentant plusieurs bits d’information, la méthode visant à calculer un rapport de vraisemblance logarithmique, LLR, pour chaque bit du symbole, la méthode (100) étant mise en œuvre par un module (23) de démappage d’un dispositif (20) de réception, la modulation présentant une constellation de symboles avec une symétrie de demi-plan pour un ou plusieurs bits de symbole appartenant à un premier groupe, et une symétrie de quadrant pour un ou plusieurs bits de symbole appartenant à un deuxième groupe, la méthode (100) étant caractérisé en ce qu’ elle comporte : une classification (101) de chaque bit de symbole dans le premier groupe ou dans le deuxième groupe, une détermination (102) de couples , , étant un entier strictement supérieur à un, les couples étant différents deux à deux et définissant chacun une pente et une ordonnée à l’origine d’une droite formant un bord d'un secteur de Voronoi défini pour un bit de symbole appartenant au deuxième groupe et prenant la valeur '0' ou la valeur '1' dans un premier quadrant de la constellation, pour chaque bit du symbole appartenant au premier groupe, un calcul (103) du LLR pour ledit bit sous la forme d'un produit entre un facteur multiplicatif et une partie réelle ou une partie imaginaire du symbole , une vérification (104) de inégalités , , pour chaque bit du symbole appartenant au deuxième groupe : pour chaque valeur '0' ou '1' pouvant être prise par le bit, une détermination (105) d'un sous-ensemble des résultats obtenus pour les inégalités, et une comparaison (106) du sous-ensemble de résultats avec des valeurs candidates prédéterminées, une sélection (107) d’un ensemble de paramètres défini par un indice représentant la valeur candidate correspondant au sous-ensemble de résultats pour le cas où la valeur du bit est ‘1’ et un indice représentant la valeur candidate correspondant au sous-ensemble de résultats pour le cas où la valeur du bit est ‘0’, un calcul (108) du LLR pour le bit en fonction des paramètres sélectionnés et en fonction de la partie réelle et de la partie imaginaire du symbole. Méthode (100) selon la revendication 1 dans laquelle la modulation est une modulation APSK en phase et en amplitude, ou une modulation QAM d’amplitude en quadrature. Méthode (100) selon la revendication 2 dans laquelle la modulation comporte symboles, étant un entier supérieur ou égal à quatre. Méthode (100) selon la revendication 3 dans laquelle la modulation est une modulation APSK, est égal à cinq, et est égal à dix-huit. Méthode (100) selon l’une quelconque des revendications 1 à 4 dans laquelle la modulation présente une constellation définie dans une norme de communication DVB-S2, DVB-S2X, CCSDS ou 5G. Méthode (100) selon l’une quelconque des revendications 1 à 5 dans laquelle, pour chaque valeur égale à '0' ou '1' pouvant être prise par un bit appartenant au deuxième groupe, le sous-ensemble de résultats et chaque valeur candidate sont chacun défini sous la forme d’un champ de bits, avec . Méthode (100) selon l’une quelconque des revendications 1 à 6 dans laquelle le facteur multiplicatif est calculé sous la forme , où est une valeur estimée d’une variance d’un bruit additif blanc gaussien d’un canal de propagation d’un signal transportant le symbole . Méthode (100) selon la revendication 7 dans laquelle prend au moins deux valeurs possibles en fonction de la valeur de la partie réelle ou de la partie imaginaire du symbole . Module (23) de démappage d’un symbole de modulation, ledit symbole représentant plusieurs bits d’information, la modulation présentant une constellation de symboles avec une symétrie de demi-plan pour un ou plusieurs bits de symbole appartenant à un premier groupe, et une symétrie de quadrant pour un ou plusieurs bits de symbole appartenant à un deuxième groupe, le module (23) de démappage étant caractérisé en ce qu’ il est configuré pour mémoriser couples , , étant un entier strictement supérieur à un, les couples étant différents deux à deux et définissant chacun une pente et une ordonnée à l’origine d’une droite formant un bord d'un secteur de Voronoi défini pour un bit de symbole appartenant au deuxième groupe et prenant la valeur '0' ou la valeur '1' dans un premier quadrant de la constellation, et pour mettre en œuvre les étapes suivantes : pour chaque bit du symbole appartenant au premier groupe, un calcul (103) d’un rapport de vraisemblance logarithmique, LLR, pour ledit bit sous la forme d'un produit entre un facteur multiplicatif et une partie réelle ou une partie imaginaire du symbole , une vérification (104) de inégalités , , pour chaque bit du symbole appartenant au deuxième groupe : pour chaque valeur '0' ou '1' pouvant être prise par le bit, une détermination (105) d'un sous-ensemble des résultats obtenus pour les inégalités, et une comparaison (106) du sous-ensemble de résultats avec des valeurs candidates prédéterminées, une sélection (107) d’un ensemble de paramètres défini par un indice représentant la valeur candidate correspondant au sous-ensemble de résultats pour le cas où la valeur du bit est ‘1’ et un indice représentant la valeur candidate correspondant au sous-ensemble de résultats pour le cas où la valeur du bit est ‘0’, un calcul (108) d’un LLR pour le bit en fonction des paramètres sélectionnés et en fonction de la partie réelle et de la partie imaginaire du symbole. Module (23) de démappage selon la revendication 9 pour lequel la modulation est une modulation APSK en phase et en amplitude, ou une modulation QAM d’amplitude en quadrature, comportant symboles, étant un entier supérieur ou égal à quatre. Module (23) de démappage selon la revendication 10 pour lequel la modulation est une modulation APSK, est égal à cinq, et est égal à dix-huit. Module (23) de démappage selon l’une quelconque des revendications 9 à 11 dans lequel, pour chaque valeur égale à '0' ou '1' pouvant être prise par un bit appartenant au deuxième groupe, le sous-ensemble de résultats et chaque valeur candidate sont chacun défini sous la forme d’un champ de bits, avec . Module (23) de démappage selon l’une quelconque des revendications 9 à 12 dans laquelle le facteur multiplicatif est calculé sous la forme , où est une valeur estimée d’un écart type d’un bruit additif blanc gaussien d’un canal de propagation d’un signal transportant le symbole . Module (23) de démappage selon la revendication 13 dans laquelle prend au moins deux valeurs possibles en fonction de la valeur de la partie réelle ou de la partie imaginaire du symbole . Dispositif (20) de réception comportant un module (23) de démappage selon l’une quelconque des revendications 9 à 14. Satellite (10) comportant un dispositif (20) de réception selon la revendication 15. Station au sol comportant un dispositif de réception selon la revendication 15. Système de communication comportant au moins un satellite selon la revendication 16 et/ou au moins une station au sol selon la revendication 17.