Brevet FR3159451A1 — publié le 20250822

Circuit de polarisation La présente description concerne un circuit de polarisation (202) comprenant : une source de courant (116) PMOS (P1) ; un miroir de courant (204) comprenant : - un premier transistor NMOS (N5) connecté la source de courant une première résistance (R7) connectée à un premier noeud (206), et - un deuxième transistor NMOS (N6) recevant un potentiel d'alimentation (VDDvco), monté en miroir du premier transistor NMOS (N5) et couplé à un troisième noeud (209) par une deuxième résistance (R8) ; une capacité (Cd1) connectée entre le deuxième noeud (206) et un potentiel de référence (GND) ; et une capacité (Cd2) connectée entre le troisième noeud (210) et le potentiel de référence, les deuxième et troisième noeuds étant connectés à un noeud (208) fournissant un courant de polarisation (Ib). Figure pour l'abrégé : Fig. 1 Circuit de polarisation La présente description concerne de façon générale les circuits électroniques, par exemple les circuits électroniques intégrés et par exemple les circuits électroniques radiofréquences. La présente description concerne plus particulièrement un circuit de polarisation configuré pour fournir un courant de polarisation à un circuit à polariser. Des circuits à polariser connus comprennent une borne de polarisation configurée pour recevoir un courant de polarisation, et une autre borne configurée pour être connectée à un potentiel de référence. Dans ces circuits connus, la borne de polarisation est à un potentiel positif et référencé par rapport au potentiel de référence, par exemple la masse. Les oscillateurs, par exemple les oscillateurs radiofréquences, sont des exemples de circuits à polariser tels que décrits ci-dessus. Des circuits de polarisation connus sont configurés pour fournir un courant de polarisation à la borne de polarisation d'un circuit à polariser tel que décrit ci-dessus, à partir d'une source de courant PMOS. Par source de courant PMOS, on désigne ici une source de courant comprenant un transistor PMOS dont la source est couplée à un noeud configuré pour recevoir un potentiel d'alimentation de la source de courant et dont le drain est configuré pour fournir le courant de sortie de la source de courant. A titre d'exemple, le circuit de polarisation comprend un circuit à bande interdite ("band gap" en anglais) couplé à la source de courant PMOS. La source de courant PMOS et le circuit à bande interdite sont, par exemple, configurés pour que le courant de sortie de la source de courant, qui est délivré par son transistor PMOS, soit une recopie d'un courant circulant dans le circuit à bande interdite. A titre d'exemple, les circuits à bande interdite sont configurés pour mettre en œuvre une source de tension stable (ou constante) en température. Ces circuits à bande interdite peuvent comprendre un élément résistif aux bornes duquel est appliquée la tension stable en température ou une tension proportionnelle à la température absolue (PTAT de l'anglais "Proportional to Absolute Temperature"). L'élément résistif peut avoir une valeur indépendante de la température ou, au contraire, dépendante de la température, le courant circulant dans cet élément résistif pouvant alors être un courant de type stable en température, de type complémentaire à la température absolue (CTAT de l'anglais "Complementary to Absolute Temperature") ou proportionnel à la température absolue (PTAT). A titre d'exemple, la source de courant, par exemple lorsqu'elle est couplée à un circuit à bande interdite, est configurée pour délivrer un courant de type stable en température, un courant de type PTAT, un courant de type CTAT ou un courant correspondant à une combinaison de courants d'au moins deux types parmi les trois types de courants définis ci-dessus. Les circuits de polarisation connus décrits ci-dessus présentent divers inconvénients. Il existe donc un besoin pour un circuit de polarisation du type décrit ci-dessus palliant tout ou partie des inconvénients des circuits de polarisation connus décrits ci-dessus. Un mode de réalisation pallie tout ou partie des inconvénients des circuits de polarisation connus du type décrit ci-dessus. Un mode de réalisation prévoit un circuit de polarisation comprenant : une source de courant comprenant un transistor PMOS ayant sa source couplée à un premier noeud configuré pour recevoir un premier potentiel d'alimentation, et son drain configuré pour fournir un courant de sortie de la source de courant ; un miroir de courant comprenant : - un premier transistor NMOS ayant son drain couplé à sa grille et au drain du transistor PMOS, et sa source couplée à un deuxième noeud par une première résistance, et - un deuxième transistor NMOS ayant son drain couplé à un troisième noeud configuré pour recevoir un deuxième potentiel d'alimentation, sa grille couplée à la grille du premier transistor NMOS, et sa source couplée à un quatrième noeud par une deuxième résistance; une capacité de découplage connectée entre le deuxième noeud et un noeud configuré pour recevoir un potentiel de référence ; et une capacité de découplage connectée entre le troisième noeud et un noeud configuré pour recevoir le potentiel de référence, dans lequel les deuxième et troisième noeuds sont connectés à un noeud de sortie configuré pour être connecté à une première borne d'un circuit à polariser configuré pour recevoir un courant de polarisation sur sa première borne et le potentiel de référence sur une deuxième borne du circuit à polariser. Selon un mode de réalisation, le miroir de courant comprend un filtre RC entre le drain du premier transistor NMOS et le noeud de sortie ou entre la grille du premier transistor NMOS et le noeud de sortie. Selon un mode de réalisation, le filtre RC comprend une résistance connectée entre la grille du premier transistor NMOS et la grille du deuxième transistor NMOS, et une capacité connectée entre la grille du deuxième transistor NMOS et le noeud de sortie. Selon un mode de réalisation, les premier et deuxième potentiels d'alimentation sont positifs par rapport au potentiel de référence. Selon un mode de réalisation, le premier potentiel d'alimentation est supérieur au deuxième potentiel d'alimentation, de préférence d'au moins une tension grille-source de transistor MOS. Selon un mode de réalisation, le circuit de polarisation comprend un circuit à bande interdite couplé à ladite source de courant, le circuit à bande interdite et la source de courant étant configurés pour que le courant de sortie de la source de courant soit déterminé par un courant circulant dans le circuit à bande interdite, par exemple, pour que le courant de sortie soit un courant de type stable en température, un courant de type proportionnel à la température absolue, un courant de type complémentaire à la température absolue, ou une combinaison de plusieurs courants de type stable en température et/ou de type proportionnel à la température absolue et/ou de type complémentaire à la température absolue. Selon un mode de réalisation, des dimensions du deuxième transistor NMOS et des dimensions du premier transistor NMOS sont configurées pour que le courant dans le deuxième transistor NMOS soit égal à N fois le courant dans le premier transistor NMOS, avec N strictement supérieur à 1, par exemple supérieur à 10. Un mode de réalisation prévoit un dispositif comprenant un circuit de polarisation tel que ci-dessus, et un circuit à polariser comprenant une première borne connectée au noeud de sortie du circuit de polarisation, et une deuxième borne connectée au potentiel de référence. Selon un mode de réalisation, le circuit à polariser est configuré pour être alimenté par une différence de potentiel entre ses première et deuxième bornes résultant de la fourniture du courant de polarisation par le circuit de polarisation sur la première borne du circuit à polariser. Selon un mode de réalisation, le circuit à polariser est un circuit radiofréquence configuré pour fonctionner à des fréquences supérieures à 1 GHz, de préférence supérieures à 10 GHz, voire supérieures ou égales à 20 GHz. Selon un mode de réalisation, le circuit à polariser comprend une inductance de filtrage connectée entre sa première borne et un noeud interne du circuit à polariser, le noeud interne étant couplé à la première borne du circuit à polariser. Selon un mode de réalisation, le circuit à polariser est un oscillateur comprenant : une inductance de filtrage connectée entre sa première borne et un noeud interne du circuit à polariser ; un troisième transistor NMOS et quatrième transistor NMOS identique au troisième transistor NMOS, les sources des troisième et quatrième transistors étant connectées au noeud interne du circuit à polariser, la grille du troisième transistor NMOS étant connectée au drain du quatrième transistor NMOS, et la grille du quatrième transistor NMOS étant connectée au drain du troisième transistor NMOS ; une première inductance connectée entre la première borne et le drain du troisième transistor NMOS ; une deuxième inductance connectée entre la première borne et le drain du quatrième transistor NMOS ; et un élément capacitif connecté entre les drains des troisième et quatrième transistors NMOS. De préférence, les première et deuxième inductances et l'inductance de filtrage de l'oscillateur sont mises en œuvre chacune par une portion de ligne conductrice correspondante. Selon un mode de réalisation, l'élément capacitif de l'oscillateur comprend une capacité à valeur commandée en tension. Selon un mode de réalisation, le dispositif comprend en outre un circuit tampon comprenant : une inductance de filtrage connectée entre un noeud configuré pour recevoir le potentiel de référence et un premier noeud interne du circuit tampon ; un cinquième transistor NMOS et un sixième transistor NMOS identiques et ayant chacun leur source connectée au premier noeud interne, la grille du cinquième transistor NMOS étant connectée au drain du troisième transistor NMOS et la grille du sixième transistor NMOS étant connectée au drain du quatrième transistor NMOS ; un septième transistor NMOS et un huitième transistor NMOS identiques ayant chacun leur drain connecté à un noeud configuré pour recevoir un potentiel d'alimentation du circuit tampon, le septième transistor NMOS ayant sa source connectée au drain du cinquième transistor NMOS et sa grille couplée à la grille du sixième transistor NMOS par une capacité et à un deuxième noeud interne du circuit tampon par une résistance, le huitième transistor NMOS ayant sa source connectée au drain du sixième transistor NMOS et sa grille couplée à la grille du cinquième transistor NMOS par une autre capacité et au deuxième noeud interne par une autre résistance, le deuxième noeud interne étant configuré pour recevoir un potentiel de polarisation. Selon un mode de réalisation, le circuit de polarisation comprend une portion de ligne conductrice ayant une extrémité connectée la capacité de découplage connectée au deuxième noeud du circuit de polarisation et une autre extrémité connectée la capacité de découplage connectée au troisième noeud du circuit de polarisation, ladite portion de ligne conductrice comprenant les deuxième et troisième noeuds et le noeud de sortie du circuit de polarisation. Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : la FIG. 1 représente un exemple d'un dispositif comprenant un circuit à polariser et un circuit de polarisation ; la FIG. 2 représente un exemple d'un dispositif comprenant un exemple de mode de réalisation d'un circuit de polarisation et un circuit à polariser ; et la FIG. 3 représente, de manière schématique et sous la forme de blocs, un dispositif comprenant un circuit à polariser et le circuit de polarisation de la FIG. 2 . De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques. Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. Sauf précision contraire, lorsque l'on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans éléments intermédiaires autres que des conducteurs, et lorsque l'on fait référence à deux éléments reliés (en anglais "coupled") entre eux, cela signifie que ces deux éléments peuvent être connectés ou être reliés par l'intermédiaire d'un ou plusieurs autres éléments. Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position absolue, tels que les termes "avant", "arrière", "haut", "bas", "gauche", "droite", etc., ou relative, tels que les termes "dessus", "dessous", "supérieur", "inférieur", etc., ou à des qualificatifs d'orientation, tels que les termes "horizontal", "vertical", etc., il est fait référence sauf précision contraire à l'orientation des figures. Sauf précision contraire, les expressions "environ", "approximativement", "sensiblement", et "de l'ordre de" signifient à 10 % ou à 10° près, de préférence à 5 % ou à 5° près. La FIG. 1 représente un exemple d'un dispositif 100. Le dispositif 100 comprenant un circuit à polariser 102 du type décrit précédemment, et un circuit de polarisation 104. Dans cet exemple, le circuit à polariser 102 est un oscillateur, par exemple un oscillateur radiofréquence configuré pour fournir un signal radiofréquence à une fréquence supérieure à 1 GHz, par exemple supérieure à 10 GHz, de préférence supérieure ou égale à 20 GHz. L'oscillateur 102 comprend une borne 106 connectée à un potentiel de référence tel que la masse GND. L'oscillateur 102 comprend en outre une borne de polarisation 108. La borne 108 est configurée pour recevoir un courant de polarisation Ib. L'oscillateur 102 est configuré pour être alimenté par le courant Ib reçu par sa borne 108. Ce courant Ib et la configuration de l'oscillateur 102 entraînent que le potentiel sur la borne 108 est positif et référencé au potentiel de référence GND. Dit autrement, le circuit 102 est configuré pour que, lorsqu'il reçoit un courant Ib de polarisation sur sa borne 108, une différence de potentiel se créer entre ses bornes 108 et 106. Plus particulièrement, la borne 108 de l'oscillateur 102 est configurée pour être couplée à un potentiel d'alimentation VDDvco, positif et référencé à la masse GND. Le potentiel VDDvco correspond au potentiel d'alimentation de l'oscillateur 102. Pour limiter la consommation de l'oscillateur 102, on cherche à réduire la valeur du potentiel VDDvco. L'oscillateur 102 comprend une inductance L1, par exemple mise en œuvre par une portion de ligne conductrice, connectée entre la borne 108 et un noeud 110 de l'oscillateur 102. Par exemple, une extrémité de l'inductance L1 est connectée au noeud 110 et l'autre extrémité de l'inductance L1 est connectée à la borne 108. L'oscillateur 102 comprend en outre un transistor MOS ("Metal Oxide Semiconductor" – métal oxyde semiconducteur) à canal N, ou transistor NMOS, N1. Le transistor N1 est connecté entre le noeud 110 et un noeud 112 de l'oscillateur 102. Par exemple, le drain du transistor N1 est connecté au noeud 110 et la source du transistor N1 est connectée au noeud 112. De manière symétrique, l'oscillateur 102 comprend une inductance L2, par exemple identique à l'inductance L1, connectée entre la borne 108 et un noeud 114 de l'oscillateur 102. Par exemple, une extrémité de l'inductance L2 est connectée au noeud 114 et l'autre extrémité de l'inductance L2 est connectée à la borne 108. L'oscillateur 102 comprend en outre un transistor NMOS N2. Le transistor N2 est connecté entre le noeud 114 et le noeud 112. Par exemple, le drain du transistor N2 est connecté au noeud 114 et la source du transistor N2 est connectée au noeud 112. La grille du transistor N1 est connectée au drain 114 du transistor N2, la grille du transistor N2 étant connectée au drain 110 du transistor N1. Dit autrement, les transistors N1 et N2 forment une paire de transistors NMOS à couplage croisé ("cross coupled" en anglais). Les noeuds 110 et 114 constituent alors les sorties de l'oscillateur 102, c'est à dire qu'un signal périodique différentiel est disponible entre les noeuds 110 et 114. L'oscillateur comprend un élément capacitif C connecté entre les noeuds 110 et 114. Par exemple, une première borne de l'élément capacitif C est connectée au noeud 110, une deuxième borne de l'élément C étant connectée au noeud 114. L'oscillateur 102 comprend en outre une inductance L3 connectée entre le noeud 112 et la borne 106. L'inductance L3 a une borne connectée à la borne 106, et son autre borne connectée au noeud 112, ce dernier étant couplé à la borne 108. L'inductance L3 est par exemple mise en œuvre par une portion de ligne conductrice. Cette inductance L3 est configurée pour filtrer les harmoniques de rang deux dans l'oscillateur 102. Cette inductance L3 de filtrage est couramment désignée par le terme anglais "stub". L'oscillateur 102 est, dans cet exemple, mis en œuvre à partir d'une paire de transistors NMOS (N1 et N2 en FIG. 1 ) à couplage croisé plutôt qu'à partir d'une paire de transistor PMOS à coupage croisé, ce qui permet que la fréquence de l'oscillateur 102 soit plus élevée, par exemple supérieure ou égale à 10 GHz. En outre, dans l'oscillateur 102, la prévision de l'inductance de filtrage L3 impose que la polarisation en courant de l'oscillateur 102 se fasse sur sa borne 108. Dans cet exemple, le circuit de polarisation 104 est configuré pour fournir le courant Ib à la borne 108 du circuit à polariser 102. Le circuit 104 comprend une source de courant PMOS 116. La source de courant 116 est configurée pour fournir un courant I1. A titre d'exemple, le circuit 104 comprend un circuit à bande interdite ("bandgap" en anglais) couplé à la source de courant 116. La source de courant 116 et le circuit à bande interdite sont, par exemple, configurés pour que le courant I1 soit indépendant de la température. Toutefois, dans des exemples alternatifs, la source de courant 116 et le circuit à bande interdite sont configurés pour que le courant I1 soit un courant de type PTAT, de type CTAT, ou encore un courant correspondant à une combinaison de plusieurs courants de type stable en température et/ou de type PTAT et/ou de type CTAT. Dans le cas où le circuit à polariser 102 est un oscillateur radiofréquence de type LC, par exemple contrôlé en tension, il est préférable que le courant I1 délivré par la source de courant 116, donc le courant Ib, soit un courant de type PTAT de sorte à compenser la diminution du facteur de qualité Q de l'oscillateur 102 avec l'augmentation de la température. La source de courant 116 comprend un transistor MOS à canal P, ou PMOS, P1. Le transistor P1 a sa source couplée à un noeud 118 configuré pour recevoir un potentiel d'alimentation VDD et son drain 117 configuré pour fournir le courant I1 de sortie de la source de courant 116. Par exemple, la source de courant 116 comprend une résistance R1 couplant la source du transistor P1 au noeud 118. Par exemple, la résistance R1 a une borne connectée au noeud 118 et une autre borne connectée à la source du transistor P1. De préférence, bien que cela ne soit pas détaillé en FIG. 1 , la source de courant 116 est référencée au potentiel GND. Le potentiel VDD plus élevé que le potentiel VDDvco ce qui permet d'avoir une résistance R1 de valeur plus élevée par rapport au cas où le potentiel VDD aurait été égal au potentiel VDDvco. En outre, bien que cela ne soit pas détaillé en FIG. 1 , le transistor P1 fait partie d'un miroir de courant dans lequel le bruit en 1/f diminue lorsque l'on augmente la valeur de la résistance R1, cette résistance R1 étant, par exemple, appelée résistance de dégénérescence. Le bruit en 1/f est le bruit basse fréquence ("flicker noise" en anglais) qui décroit en 1/(f a ) avec f la fréquence et a un coefficient compris par exemple entre 0,8 et 1,3 et déterminé de manière empirique. Afin de produire le courant Ib à partir du courant I1, le circuit de polarisation 104 comprend un miroir de courant 120 à transistors NMOS, et un miroir de courant 122 à transistors PMOS. Le miroir 120 est configuré pour fournir, au miroir de courant 122, une copie I2 du courant I1, le miroir de courant 122 étant configuré pour fournir le courant Ib à partir du courant I2, le courant Ib étant une copie du courant I2. Dans la présente description, un deuxième courant est considéré comme étant une copie d'un premier courant, par exemple, lorsque le deuxième courant est fourni par un miroir de courant à partir du premier courant et que le deuxième courant est égal à K fois le premier courant, avec K un facteur positif. Le facteur K est, par exemple, déterminé par un rapport de dimension entre les transistors du miroir de courant, et, lorsque le miroir comprend des résistances de dégénération, par l'inverse du rapport des valeurs des résistances de dégénération. Par exemple, le miroir de courant 120 comprend un transistor NMOS N3 ayant son drain connecté à la source de courant 116 de sorte à recevoir le courant I1, et sa source couplée au noeud 106 par une résistance R3. Par exemple, le drain du transistor N3 est connecté au drain 117 du transistor P1. Par exemple, la résistance R3 a une borne connectée au noeud 106 et une autre borne connectée à la source du transistor N3. Le transistor N3 est monté en diode, et a donc sa grille couplée, par exemple connectée, à son drain. Le miroir de courant 120 comprend en outre un transistor NMOS N4 monté en miroir du transistor N3. Le transistor N4 a sa grille connectée à la grille du transistor N3, son drain configuré pour fournir le courant I2, et sa source couplée au noeud 106 par une résistance R4. Par exemple, la résistance R4 a une borne connectée à la source du transistor N4, et une autre borne connectée au noeud 106. Dans l'exemple de la FIG. 1 , les transistors N3 et N4 ont les mêmes dimensions et les résistances de dégénération R3 et R4 ont les mêmes dimensions, d'où il résulte que le courant I1 est égal au courant I2. Par exemple, le miroir de courant 122 comprend un transistor PMOS P2 ayant son drain connecté au miroir de courant 120 de sorte à recevoir le courant I2, et sa source couplée à un noeud 124 par une résistance R5, le noeud 124 étant configuré pour recevoir le potentiel d'alimentation VDDvco. Par exemple, le drain du transistor P2 est connecté au drain du transistor N4. Par exemple, la résistance R5 a une borne connectée au noeud 124 et une autre borne connectée à la source du transistor P2. Le transistor P2 est monté en diode, et a donc sa grille couplée, par exemple connectée, à son drain. Le miroir de courant 122 comprend en outre un transistor PMOS P3 monté en miroir du transistor P2. Le transistor P3 a sa grille connectée à la grille du transistor P2, son drain configuré pour fournir le courant Ib, et sa source couplée au noeud 124 par une résistance R6. Par exemple, la résistance R6 a une borne connectée à la source du transistor P3, et une autre borne connectée au noeud 124. Dans l'exemple de la FIG. 1 , le transistor P3 est K fois plus gros que le transistor P2 et la valeur de la résistance de dégénération R6 est K fois plus faible que celle de la résistance de dégénération R5, d'où il résulte que le courant Ib est égal à K fois le courant I2, avec K strictement supérieur à 1. Dans le dispositif 100, la dynamique en tension Dv disponible entre les bornes de conduction principales (source et drain) du transistor N4 s'exprime de la manière suivante : Dv = VDDvco – R5*I2 – VsgP2 – R4*I2, avec VsgP2 la tension source-grille- du transistor P2. Du fait que l'on cherche à réduire la valeur du potentiel VDDvco pour limiter la consommation par l'oscillateur 102, cela tend à réduire la valeur de la dynamique en tension Dv qui doit toutefois rester suffisamment élevée pour que le miroir de courant 120 soit fonctionnel. Il en résulte que l'on tend à réduire la valeur des résistances de dégénérescence R4 et R5, ce qui tend à augmenter le bruit 1/f. Or, il est souhaitable de réduire le bruit 1/f. Pour pallier aux inconvénients du dispositif 100, et en particulier aux inconvénients de son circuit de polarisation 104, il est ici proposé un circuit de polarisation comprenant un miroir de courant à transistors NMOS référencé au potentiel du noeud auquel le circuit de polarisation fournit le courant de polarisation Ib. Une branche du miroir de courant est connectée à la source de courant PMOS 116, et est donc alimentée par le potentiel VDD, l'autre branche du miroir étant connectée au potentiel VDDvco. La FIG. 2 représente un exemple d'un dispositif 200 comprenant un exemple de mode de réalisation d'un circuit de polarisation 202 et le circuit à polariser 102. Le dispositif 200 comprend de nombreux éléments en commun avec le dispositif 100, et seules les différences entre ces deux dispositifs sont ici mises en exergue. Ainsi, sauf indication contraire, tout ce qui a été décrit pour un élément en relation avec la FIG. 1 s'applique à cet élément lorsqu'il fait partie du dispositif de la FIG. 2 . Plus particulièrement, le dispositif 200 diffère du dispositif 100 en ce que le circuit de polarisation 104 y est remplacé par un circuit de polarisation 202. Le circuit 202 comprend la source de courant 116 configurée pour fournir le courant I1. Par exemple, le circuit 202 comprend un circuit à bande interdite couplé à la source de courant 116. Le circuit à bande interdite et la source de courant 116 sont, par exemple, configurés pour que le courant I1 soit un courant de type CTAT, de type PTAT, de type stable en température ou une combinaison de plusieurs courants d'au moins deux types parmi les trois types de courant définis ci-dessus. A titre d'exemple, le circuit à bande interdite et/ou la source de courant 116 sont, par exemple, configurés pour que le courant I1 de sortie de la source de courant 116 soit une copie d'un courant Vbg/R, Vptat/R ou Vbg/Rcst du circuit à bande interdite, avec Vbg/R un courant circulant dans une résistance R aux bornes de laquelle est appliquée une tension stable en température Vbg, Vptat/R un courant circulant dans une résistance R aux bornes de laquelle est appliquée une tension proportionnelle à la température absolue Vptat, et Vbg/Rcst un courant circulant dans une résistance Rcst aux bornes de laquelle est appliquée une tension stable en température Vbg, la résistance R ayant une valeur dépendant de la température, et la résistance Rcst ayant une valeur stable en température. Le courant I1 peut également être une copie d'une combinaison d'au moins deux des courants Vbg/R, Vptat/R et Vbg/Rcst. Le circuit 202 comprend en outre un miroir de courant 204. Le miroir de courant 204 est configuré pour recevoir le courant I1 et pour fournir le courant Ib au noeud 108 du circuit à polariser 102. Le circuit 204 comprend un transistor NMOS N5 ayant son drain connecté à la sortie de la source de courant 116, c'est à dire au drain 117 du transistor P1, de sorte à recevoir le courant I1. Le drain 205 du transistor N5 est couplé à la grille du transistor N5, par exemple connecté à la grille du transistor N5 dans l'exemple de la FIG. 2 . Le transistor N5 a sa source couplée à un noeud 206 par une résistance R7. Le noeud 206 est connecté à un noeud 208 de sortie du circuit 202, ce noeud 208 étant configuré pour être connecté à une borne de polarisation d'un circuit à polariser, par exemple pour être connecté à la borne 108 du circuit 102 comme cela est représenté en FIG. 2 . Par exemple, la résistance R7 a une borne connectée à la source du transistor N5 et une autre borne connectée au noeud 206. Le circuit 204 comprend en outre un transistor NMOS N6 ayant son drain couplé, de préférence connecté, au noeud 124 configuré pour recevoir le potentiel VDDvco, et sa source couplée à un noeud 210 par une résistance R8. Le noeud 210 est connecté au noeud 208. Par exemple, la résistance R8 a une borne connectée à la source du transistor N6 et une autre borne connectée au noeud 210. Le transistor N6 est configuré pour qu'un courant I3 copie du courant I1 circule entre ces bornes de conduction principales. Ainsi, le circuit 202 fournit le courant Ib qui est alors égal à la somme des courants I1 et I3. Le transistor N6 a donc sa grille couplée à la grille du transistor N5. En outre, les valeurs des résistances R8 et R7 l'une par rapport à l'autre sont fixées par le rapport de dimensions entre les transistors N5 et N6. Par exemple, lorsque le transistor N6 est N fois plus gros que le transistor N5, avec N strictement supérieur à 1, par exemple supérieur à 10, la valeur de la résistance R8 est N fois plus faible que celle de la résistance R7, de sorte que le courant I3 soit égal à N fois le courant I1 et que le courant Ib soit égal à N+1 fois le courant I1. Selon un mode de réalisation, le miroir de courant 204 comprend un filtre RC 212 entre le drain 205 ou la grille du transistor N5 et le noeud 208. Ce filtre RC 212 permet de filtrer, c'est à dire réduire, le bruit venant du circuit de polarisation 202. Par exemple, en FIG. 2 , le filtre 212 est connectée entre la grille du transistor N5 (donc le drain du transistor N5) et le noeud 208. Le filtre 212 comprend un élément capacitif Cf connecté entre la grille du transistor N6 et le noeud 208, et un élément résistif Rf connecté entre la grille du transistor N6 et la grille du transistor N5, l'élément Rf ayant, par exemple, une borne connectée à la grille du transistor N5 et une autre borne connectée à l'élément Cf et à la grille du transistor N6. A titre d'exemple alternatif, le filtre 212 est connecté entre le drain du transistor N5 et le noeud 208. L'élément résistif Rf du filtre 212 est alors connecté entre le drain 205 et la grille du transistor N5, et la grille du transistor N5 est connectée à l'élément capacitif Cf et à la grille du transistor N6, l'élément capacitif Cf étant connecté entre la grille du transistor N5 et le noeud 208. Dans cet exemple alternatif, le filtre 212 permet, par exemple, de filtrer le bruit transmis au travers du transistor N5 et de la résistance R7, par exemple en déplaçant l'élément résistif Rf entre le drain et la source du transistor N5 et en ajoutant une capacité de filtrage supplémentaire entre le drain 205 du transistor N5 et le noeud 207. Selon une variante de réalisation, le filtre 212 est omis. En outre, pour stabiliser la valeur du potentiel du noeud 208 (ou 108) par rapport auquel le miroir de courant 204 est référencé, le circuit de polarisation 202 comprend une capacité de découplage Cd1 connectée entre le noeud 206 et un noeud 207, et une capacité de découplage Cd2 connectée entre le noeud 210 et un noeud 209, chacun des noeuds 207 et 209 étant configuré pour recevoir le potentiel de référence GND. A titre d'exemple, le circuit 202 comprend une portion de ligne conductrice ayant une extrémité connectée à la capacité Cd1 et une autre extrémité connectée à la capacitif Cd2, et les noeuds 206, 208 et 210 appartiennent à cette portion de ligne conductrice. Par exemple, le noeud 208 est disposé au milieu de cette portion de ligne conductrice, les noeuds 206 et 210 étant par exemple disposés de part et d'autre du noeud 208, de préférence à une même distance du noeud 208. Dans le dispositif 100, le bon fonctionnement du circuit de polarisation 104 était limité par la dynamique en tension Dv disponible pour le transistor N4 de sortie du miroir de courant 120. Dans le dispositif 200, le bon fonctionnement du circuit de polarisation 202 est limité par la dynamique en tension Dv' disponible pour le transistor P1 de la source de courant 116, cette dynamique Dv' s'exprimant : Dv' = VDD – I1*R1 – VgsN5 – I1*R7 – VgsN2, avec VgsN5 la tension grille source du transistor N5 et VgsN2 la tension grille source du transistor N2. En prenant des valeurs de résistance égales pour les résistances R1 (figures 1 et 2), R5 ( FIG. 1 ), R4 ( FIG. 1 ) et R7 ( FIG. 2 ), les tensions VgsN5, VsgP2 et VgsN2 égales ou presque à une valeur Vgs, et les courants I1 et I2 égaux, on obtient : Dv' – Dv = VDD – VDDvco – Vgs. Il en résulte que si VDD est supérieur à VDDvco d'au moins la valeur Vgs, la dynamique disponible Dv' pour le transistor P1 du circuit de polarisation 202 est supérieure à la dynamique disponible Dv pour le transistor N4 du circuit de polarisation 104. En outre, le circuit de polarisation 202 est plus compacte que le circuit de polarisation 104. Par ailleurs, le circuit de polarisation 202 comprenant un miroir de courant de moins que le circuit de polarisation 104, le circuit 202 est moins bruyant que le circuit 104. Selon un mode de réalisation, les dimensions du transistor N6 sont commandables, ce qui permet que le rapport N du miroir de courant 204 soit commandable, et donc que la valeur du courant Ib soit commandable. Dans ce cas, la valeur de la résistance R8 est également commandable pour que le courant I3 reste égal à N fois le courant I1, avec la valeur de N déterminée par les dimensions du transistor N6. Par exemple, le transistor N6 est composé N transistors en parallèle ayant chacun les mêmes dimensions que le transistor N5, et la résistance R8 est composée de N résistances en parallèle ayant chacune la même valeur que la résistance R7, et le nombre N de transistors en parallèle et de résistances en parallèle est commandable. Selon un mode de réalisation, l'élément capacitif C de l'oscillateur 102 comprend une capacité à valeur commandée en tension, d'où il résulte que la fréquence de l'oscillateur 102 est commandable en tension. Dit autrement, l'oscillateur 102 est alors un oscillateur commandé en tension ("Voltage Controlled Oscillator" en anglais). A titre d'exemple, l'élément capacitif C comprend une capacité de valeur fixe et au moins une capacité à valeur commandable en tension, par exemple une première capacité à valeur commandable en tension permettant un réglage grossier de la valeur de capacité de l'élément C, et une deuxième capacité à valeur commandable en tension permettant un réglage fin de la valeur de capacité de l'élément C. Selon un mode de réalisation, lorsque le circuit 102 du dispositif 200 est un oscillateur comme cela a été décrit en relation avec l'exemple de mode de réalisation de la FIG. 2 , le dispositif 200 peut comprendre un circuit tampon 214 comme cela est illustré en FIG. 2 . Le circuit 214 est connecté aux sorties 110 et 114 de l'oscillateur 102, et est configuré pour fournir, entre deux noeuds 216 et 218 de sortie du circuit 214, une image du signal disponible entre les noeuds 110 et 114, et, sur un noeud 220 de sortie du circuit 214, un signal à une fréquence deux fois plus élevée que celle du signal de sortie de l'oscillateur 102. Le circuit 214 comprend une borne de polarisation 222 configurée pour recevoir un potentiel d'alimentation VDDbuff du circuit 214, et une borne 224 configurée pour recevoir le potentiel de référence GND. Le potentiel VDDbuff est positif et référencé au potentiel de référence GND. Dans l'exemple de la FIG. 2 , le circuit 214 comprend une inductance de filtrage L4, par exemple similaire ou identique à l'inductance L3. De préférence, l'inductance L4 est appairée ("matched" en anglais) à l'inductance L3. L'inductance L4 est connectée entre la borne, ou noeud, 224 et le noeud de sortie 220 du circuit 214, ce noeud 220 correspondant à un noeud interne du circuit 214. Le circuit 214 comprend en outre deux transistors NMOS N7 et N8 identiques, ayant chacun leurs sources connectées au noeud 220. De préférence, les transistors N7 et N8 sont appairés ("matched" en anglais) aux transistors N1 et N2. La grille du transistor N7 est connectée au noeud 110 de l'oscillateur 102, la grille du transistor N8 étant connectée au noeud 114 de l'oscillateur 102. Le drain du transistor N7 est couplé, de préférence connecté, au noeud 216, le drain du transistor N8 étant couplé, de préférence connecté, au noeud 218. Le circuit 214 comprend également deux transistors NMOS N9 et N10 identiques. Les drains des deux transistors N9 et N10 sont connectés à la borne, ou noeud, 222 configurée pour recevoir le potentiel d'alimentation du circuit 214. La source du transistor N10 est couplée, de préférence connectée, au noeud 218, la source du transistor N9 étant couplée, de préférence connectée, au noeud 216. La source du transistor N10 est en outre couplée à la grille du transistor N7 par une capacité C1, la source du transistor N9 étant couplée à la grille du transistor N8 par une capacité C2. Par exemple, la capacité C1 a une borne connectée à la grille du transistor N10 et une autre électrode connectée à la grille du transistor N7, et la capacité C2 a une borne connectée à la grille du transistor N9 et une autre borne connectée à la grille du transistor N8. La grille du transistor N9, respectivement N10, est en outre couplée à un noeud 224 par une résistance R9, respectivement R10, le noeud 224 étant configuré pour recevoir un potentiel de polarisation Vbias. Par exemple, la résistance R9 a une borne connectée à la grille du transistor N9 et une autre borne connectée au noeud 224, la résistance R10 ayant une borne connectée à la grille du transistor N10 et une autre borne connectée au noeud 224. Dans les figures 1 et 2, le circuit à polariser est un oscillateur, par exemple un oscillateur radiofréquence. Toutefois, le circuit de polarisation 202 peut être utilisé pour fournir un courant de polarisation à d'autres circuits à polariser qu'un oscillateur, dès lors que ce courant de polarisation doit être fourni à une borne de polarisation du circuit à polariser qui est à un potentiel positif par rapport au potentiel de référence appliqué sur une autre borne de ce circuit à polariser. La FIG. 3 représente, de manière schématique et sous la forme de blocs, un dispositif 300 comprenant un circuit à polariser 302 et le circuit de polarisation 202. Le circuit 202 comprend la source de courant 116, le miroir de courant 204 et les capacités de découplage Cd1 et Cd2. A titre d'exemple, le circuit 202 comprend un circuit à bande interdite comme cela a été décrit en relation avec la FIG. 2 . La sortie 117 de la source de courant 116 est connectée au noeud 205 du miroir de courant. La source de courant est connectée au noeud 118 recevant le potentiel VDD. Le miroir de courant 204 est connecté au noeud 124 configuré pour recevoir le potentiel VDDvco. Les noeuds 206 et 210 du miroir de courant 204 sont connectées aux capacités respectives Cd1 et Cd2, les capacités Cd1 et Cd2 couplant les noeuds respectifs 206 et 210 aux noeuds respectifs 207 et 209. Le noeud 208 du miroir de courant 204 est connecté à une borne de polarisation 304 du circuit à polariser 302. Le circuit à polariser 302 comprend en outre une borne 306 configuré pour recevoir le potentiel de référence GND. Le circuit 302 est configuré pour être alimenté par le courant Ib reçu sur sa borne 304, ce qui entraîne la présence d'un potentiel positif sur sa borne 304, donc d'une différence de potentiel entre ses bornes 304 et 306. Selon un mode de réalisation, le circuit à polariser 302 est un circuit radiofréquence, c'est à dire un circuit configuré pour fonctionner à des fréquences supérieures à 1 GHz, par exemple supérieures à 10 GHz, de préférence supérieures ou égales à 20 GHz. Bien que cela ne soit pas illustré en FIG. 3 , le circuit à polariser 302 comprend, par exemple, une inductance de filtrage connectée entre la borne ou noeud 306 et un noeud interne du circuit 302, ce noeud interne étant couplé à la borne 304 du circuit 302. Comme cela a déjà été indiqué précédemment, la présence d'une telle inductance de filtrage ("stub" en anglais) rend impossible la fourniture d'un courant de polarisation au circuit 302 sur sa borne 306. Toutefois, dans d'autres exemples, le circuit à polariser 302 ne comprend pas une telle inductance de filtrage, mais doit être polariser par une source de courant PMOS fournissant le courant de polarisation sur la borne 304 du circuit 302, par exemple car la borne 306 du circuit 302 doit être connectée directement au potentiel de référence, par exemple la masse GND. Ainsi, le circuit 302 peut être un circuit autre qu'un oscillateur contrôlé en tension ou non. Divers modes de réalisation et variantes ont été décrits. La personne du métier comprendra que certaines caractéristiques de ces divers modes de réalisation et variantes pourraient être combinées, et d’autres variantes apparaîtront à la personne du métier. Enfin, la mise en oeuvre pratique des modes de réalisation et variantes décrits est à la portée de la personne du métier à partir des indications fonctionnelles données ci-dessus. Circuit de polarisation (202) comprenant : une source de courant (116) comprenant un transistor PMOS (P1) ayant sa source couplée à un premier noeud (118) configuré pour recevoir un premier potentiel d'alimentation (VDD), et son drain configuré pour fournir un courant de sortie (I1) de la source de courant ; un miroir de courant (204) comprenant : - un premier transistor NMOS (N5) ayant son drain couplé à sa grille et au drain du transistor PMOS, et sa source couplée à un deuxième noeud (206) par une première résistance (R7), et - un deuxième transistor NMOS (N6) ayant son drain couplé à un troisième noeud (124) configuré pour recevoir un deuxième potentiel d'alimentation (VDDvco), sa grille couplée à la grille du premier transistor NMOS, et sa source couplée à un quatrième noeud (210) par une deuxième résistance (R8) ; une capacité de découplage (Cd1) connectée entre le deuxième noeud (206) et un noeud configuré (207) pour recevoir un potentiel de référence (GND) ; et une capacité de découplage (Cd2) connectée entre le troisième noeud (210) et un noeud (209) configuré pour recevoir le potentiel de référence, dans lequel les deuxième et troisième noeuds (206, 210) sont connectés à un noeud de sortie (208) configuré pour être connecté à une première borne (108 ; 304) d'un circuit à polariser (102 ; 302) configuré pour recevoir un courant de polarisation (Ib) sur sa première borne et le potentiel de référence sur une deuxième borne (106 ; 306) du circuit à polariser. Circuit de polarisation selon la revendication 1, dans lequel le miroir de courant (204) comprend un filtre RC (212) entre le drain du premier transistor NMOS (N5) et le noeud de sortie (208) ou entre la grille du premier transistor NMOS (N5) et le noeud de sortie (208). Circuit de polarisation selon la revendication 2, dans lequel le filtre RC (212) comprend une résistance (Rf) connectée entre la grille du premier transistor NMOS (N5) et la grille du deuxième transistor NMOS (N6), et une capacité (Cf) connectée entre la grille du deuxième transistor NMOS (N6) et le noeud de sortie (208). Circuit de polarisation selon l'une quelconque des revendications 1 à 3, dans lequel les premier et deuxième potentiels d'alimentation (VDD, VDDvco) sont positifs par rapport au potentiel de référence (GND). Circuit de polarisation selon la revendication 4, dans lequel le premier potentiel d'alimentation (VDD) est supérieur au deuxième potentiel d'alimentation (VDDvco), de préférence d'au moins une tension grille-source de transistor MOS. Circuit de polarisation selon la revendication 5, dans lequel le circuit de polarisation (202) comprend un circuit à bande interdite couplé à ladite source de courant (116), le circuit à bande interdite et la source de courant étant configurés pour que le courant de sortie (I1) de la source de courant (116) soit déterminé par un courant circulant dans le circuit à bande interdite, par exemple, pour que le courant de sortie (I1) soit un courant de type stable en température, un courant de type proportionnel à la température absolue, un courant de type complémentaire à la température absolue, ou une combinaison de plusieurs courants de type stable en température et/ou de type proportionnel à la température absolue et/ou de type complémentaire à la température absolue. Circuit de polarisation selon l'une quelconque des revendications 1 à 6, dans lequel des dimensions du deuxième transistor NMOS (N6) et des dimensions du premier transistor NMOS (N5) sont configurées pour que le courant (I3) dans le deuxième transistor NMOS (N6) soit égal à N fois le courant (I1) dans le premier transistor NMOS (N5), avec N strictement supérieur à 1, par exemple supérieur à 10. Dispositif (200 ; 300) comprenant : un circuit de polarisation (202) selon l'une quelconque des revendications 1 à 7 ; et un circuit à polariser (102 ; 302) comprenant une première borne (108 ; 304) connectée au noeud de sortie (208) du circuit de polarisation (202), et une deuxième borne (106 ; 306) connectée au potentiel de référence (GND). Dispositif selon la revendication 8, dans lequel le circuit à polariser (102 ; 302) est configuré pour être alimenté par une différence de potentiel entre ses première et deuxième bornes (108, 106 ; 304, 306) résultant de la fourniture du courant de polarisation (Ib) par le circuit de polarisation (202) sur la première borne (108 ; 304) du circuit à polariser (102 ; 302). Dispositif selon la revendication 8 ou 9, dans lequel le circuit à polariser (102 ; 302) est un circuit radiofréquence configuré pour fonctionner à des fréquences supérieures à 1 GHz, de préférence supérieures à 10 GHz, voire supérieures ou égales à 20 GHz. Dispositif selon l'une quelconque des revendications 8 à 10, dans lequel le circuit à polariser (102 ; 302) comprend une inductance de filtrage (L3) connectée entre sa première borne (106 ; 306) et un noeud interne (112) du circuit à polariser, le noeud interne (112) étant couplé à la première borne (108 ; 304) du circuit à polariser. Dispositif selon l'une quelconque des revendications 8 à 10, dans lequel le circuit à polariser (102) est un oscillateur comprenant : une inductance de filtrage (L3) connectée entre sa première borne (106) et un noeud interne (112) du circuit à polariser ; un troisième transistor NMOS (N1) et quatrième transistor NMOS (N2) identique au troisième transistor NMOS, les sources des troisième et quatrième transistors (N1, N2) étant connectées au noeud interne (112) du circuit à polariser, la grille du troisième transistor NMOS (N1) étant connectée au drain du quatrième transistor NMOS (N2), et la grille du quatrième transistor NMOS (N2) étant connectée au drain du troisième transistor NMOS (N1) ; une première inductance (L1) connectée entre la première borne et le drain du troisième transistor NMOS (N1) ; une deuxième inductance (L2) connectée entre la première borne et le drain du quatrième transistor NMOS (N2) ; et un élément capacitif (C) connecté entre les drains (110, 114) des troisième et quatrième transistors NMOS, dans lequel, de préférence, les première et deuxième inductances (L1, L2) et l'inductance de filtrage (L3) de l'oscillateur (102) sont mises en œuvre chacune par une portion de ligne conductrice correspondante. Dispositif selon la revendication 12, dans lequel l'élément capacitif (C) de l'oscillateur (102) comprend une capacité à valeur commandée en tension. Dispositif selon la revendication 12 ou 13, dans lequel le dispositif (200) comprend en outre un circuit tampon (214) comprenant : une inductance de filtrage (L4) connectée entre un noeud (224) configuré pour recevoir le potentiel de référence (GND) et un premier noeud interne (220) du circuit tampon ; un cinquième transistor NMOS (N7) et un sixième transistor NMOS (N8) identiques et ayant chacun leur source connectée au premier noeud interne (220), la grille du cinquième transistor NMOS (N7) étant connectée au drain (110) du troisième transistor NMOS (N1) et la grille du sixième transistor NMOS (N8) étant connectée au drain (114) du quatrième transistor NMOS (N2) ; un septième transistor NMOS (N9) et un huitième transistor NMOS (N10) identiques ayant chacun leur drain connecté à un noeud (222) configuré pour recevoir un potentiel d'alimentation (VDDbuff) du circuit tampon, le septième transistor NMOS (N9) ayant sa source connectée au drain (216) du cinquième transistor NMOS (N7) et sa grille couplée à la grille du sixième transistor NMOS (N8) par une capacité (C2) et à un deuxième noeud interne (224) du circuit tampon (Vbias) par une résistance (R9), le huitième transistor NMOS (N10) ayant sa source connectée au drain (218) du sixième transistor NMOS (N8) et sa grille couplée à la grille du cinquième transistor NMOS (N7) par une autre capacité (C1) et au deuxième noeud interne (224) par une autre résistance (R10), le deuxième noeud interne (224) étant configuré pour recevoir un potentiel de polarisation (Vbias). Dispositif selon l'une quelconque des revendications 8 à 14, dans lequel le circuit de polarisation (202) comprend une portion de ligne conductrice ayant une extrémité connectée la capacité de découplage (Cd1) connectée au deuxième noeud (206) du circuit de polarisation et une autre extrémité connectée la capacité de découplage (Cd2) connectée au troisième noeud (210) du circuit de polarisation, ladite portion de ligne conductrice comprenant les deuxième et troisième noeuds (206, 210) et le noeud de sortie (208) du circuit de polarisation.