Brevet FR3156971A1 — publié le 20250620

L’invention concerne un dispositif d’affichage matriciel à memristances et des procédés de mise en œuvre du dispositif. Le dispositif comprend plusieurs pixels (P) comprenant chacun une mémoire (MEM) permettant de stocker un mot binaire, la mémoire (MEM) comprenant plusieurs memristances (RMx) destinées chacune à stocker un bit du mot binaire. Figure pour l’abrégé : Fig. 1 Dispositif d’affichage matriciel à memristances et procédés de mise en œuvre du dispositif L’invention concerne un dispositif d’affichage matriciel sur un écran à matrice active et des procédés de mise en œuvre du dispositif. Ce type d’écran s’est largement développé ces dernières années notamment pour des écrans de type à cristaux liquides connus par leur abréviation anglo-saxonne : LCD. Plus récemment d’autres types d’écrans mettant en œuvre des diodes électroluminescentes ont été développés, notamment utilisant des diodes organiques ou des micro-diodes, connus par leur abréviation anglo-saxonne : OLED, respectivement µLED. Dans le cas d’un écran à diodes électroluminescentes, chaque pixel de la matrice contient un composant de mémorisation et un transistor qui permet de piloter l’alimentation de la diode électroluminescente en fonction du signal utile stocké dans le composant de mémorisation. Il est connu de piloter l’affichage de façon analogique. Plus précisément, une fois par trame, chaque pixel reçoit une tension représentative de la luminosité que le pixel doit afficher. Cette tension est stockée dans le composant de mémorisation, par exemple un condensateur. Pour un pixel à diode électroluminescente, la tension est appliquée au transistor configuré en suiveur pour alimenter la diode électroluminescente proportionnellement à la tension mémorisée. Pour stocker les informations dans les composants de mémorisation, le dispositif d’affichage comprend un registre vertical qui sélectionne, une ligne après l’autre, les différentes lignes de la matrice et un registre horizontal où se situent des convertisseurs numérique/analogique, un par colonne, qui génèrent les valeurs analogiques à stocker dans chaque composant de mémorisation. Cette opération de stockage s’effectue de façon séquentielle, où chaque ligne est adressée et les pixels correspondants sont rafraichis une fois par trame. L’avantage principal est le faible nombre de composants par pixel, ce qui permet d’en réduire la taille. La consommation électrique est également réduite. La consommation se résume essentiellement au courant consommé par la diode électroluminescente du pixel concerné. Cette architecture présente certains inconvénients, comme par exemple des fuites sur les condensateurs qui génèrent des phénomènes d’atténuation et de vacillation de l’image. D’autres défauts à citer sont les couplages capacitifs dans le pixel, ainsi que les non linéarités et la nécessité de compenser les non uniformités dues au décalage de la tension de seuil du transistor. Pour pallier certains défauts, il est possible de piloter les diodes électroluminescentes en modulation de largeur d'impulsions connu par son abréviation anglo-saxonne : PWM pour « Pulse Width Modulation ». La diode électroluminescente est commutée en tout ou rien pendant une durée prédéterminée. L’inertie de l’œil permet à l’utilisateur de voir une luminosité moyenne égale au rapport entre la durée d’allumage de la diode électroluminescente et la durée d’une trame. Ce mode de pilotage permet de s’affranchir du décalage de la tension de seuil du transistor et de la non linéarité de réponse de la diode électroluminescente. Le pilotage des diodes électroluminescentes en modulation de largeur d'impulsions permet aussi de se passer de composant de mémorisation dans chacun des pixels mais cela impose des commutations à fréquence très élevée entrainant une augmentation de la consommation électrique. Le brevet EP3079142 B1 déposé au nom de la demanderesse permet de réduire la fréquence en proposant une largeur d’impulsions proportionnelle au poids du bit adressé à chaque pixel. Cette technique est connue sous le nom de « Modulation Codée Binaire » ou BCM dans la littérature anglo-saxonne pour « Binary Coded Modulation » Dans le brevet cité l’adressage est non conventionnel. Cependant, la fréquence de rafraichissement reste tout de même très élevée. Une autre solution permettant de conserver un adressage des différents pixels plus lent consiste à mettre en œuvre des pixels possédant chacun un composant de mémorisation numérique et un contrôleur de modulation de largeur d'impulsions. Le composant de mémorisation peut comprendre des bascules raccordées en série ou une mémoire vive statique connue par son abréviation anglo-saxonne : SRAM pour : « Static Random Access Memory ». L’inconvénient principal de ce type de solution est la complexité de chacun des pixels dans lequel le composant de mémorisation doit avoir une capacité de l’ordre de 10 bits, complexité à laquelle s’ajoutent les portes du contrôleur de modulation de largeur d'impulsions. L’invention vise à pallier tout ou partie des problèmes cités plus haut en proposant un dispositif d’affichage piloté en modulation de largeur d’impulsions et dont chaque pixel comprend une mémoire permettant de stocker un mot binaire représentatif de la luminosité à afficher, la mémoire étant réalisée à partir de composants simples tels que des memristances. A cet effet, l’invention a pour objet un dispositif d'affichage matriciel comprenant une matrice de pixels organisée en lignes et en colonne, chaque pixel comprenant : - un composant élémentaire d'affichage, un premier interrupteur électronique permettant de piloter le composant élémentaire d'affichage entre deux états appelés : allumé et éteint, - une mémoire permettant de stocker un mot binaire permettant de piloter le composant élémentaire d'affichage pour afficher une luminosité correspondant au mot binaire, la mémoire comprenant plusieurs memristances destinées chacune à stocker un bit du mot binaire et raccordées à un nœud du pixel commun à toutes memristances, le nœud du pixel formant une commande du premier interrupteur électronique, - une résistance raccordée entre le nœud du pixel et une tension de référence, - un second interrupteur électronique raccordé en parallèle de la résistance et permettant, dans un état passant de modifier les valeurs de résistance des memristances en conservant le composant élémentaire d'affichage éteint et dans un état bloqué d'allumer le composant élémentaire en fonction du mot binaire. Avantageusement, la résistance est une seconde memristance. Avantageusement, le dispositif comprend en outre des moyens pour appliquer au nœud du pixel une tension configurée pour initialiser les premières memristances. Dans une variante de l’invention, les memristances sont raccordées chacune entre un conducteur de colonne et le nœud du pixel commun à toutes memristances. Dans une autre variante de l’invention, le dispositif comprend en outre un troisième interrupteur électronique raccordé en série avec chacune des memristances, pour chaque ligne de pixels les troisièmes interrupteurs électroniques sont commandés chacun par un conducteur de colonne. Dans une autre variante compatible avec les deux premières variantes, chaque pixel comprend un élément mémoire disposé au nœud, les memristances étant raccordées au nœud par l'intermédiaire d'un verrou permettant de charger l'élément mémoire avec la valeur du bit à afficher et de maintenir cette valeur pendant une durée fonction du poids du bit. Le dispositif peut comprendre en outre : - un circuit de lecture des bits d'un mot binaire courant stocké dans chaque mémoire, - un circuit de comparaison des bits du mot binaire courant avec les bits d'un nouveau mot binaire devant remplacer le mot binaire courant, - un circuit d'écriture du nouveau mot binaire configuré pour être désactivé si pour un bit donné sa valeur dans le nouveau mot binaire est égale à sa valeur dans le mot binaire courant et pour être activé si pour un bit donné sa valeur dans le nouveau mot binaire est différente de sa valeur dans le mot binaire courant. L’invention a également pour objet un procédé de mise en œuvre d'un dispositif d'affichage matriciel tel que résumé précédemment, dans lequel, lors d'une opération de stockage d'un mot binaire dans la mémoire, on applique au composant élémentaire d'affichage une tension le maintenant dans son état éteint pour les deux états du premier interrupteur électronique. L’invention a également pour objet un autre procédé de mise en œuvre d'un dispositif d'affichage matriciel tel que résumé précédemment dans lequel, d'une opération de stockage d'un mot binaire dans la mémoire à l’opération de stockage suivante, seuls les memristances dont les bits associés ont changé de valeur reçoivent une tension permettant d'en modifier la valeur de résistance, les memristances dont les bits associés n'ont pas changé de valeur reçoivent une tension ne permettant pas d'en modifier la valeur de résistance. L’invention a encore pour objet un procédé de mise en œuvre d'un dispositif d'affichage matriciel selon l’invention et dans lequel les memristances sont raccordées chacune entre un conducteur de colonne et le nœud du pixel commun à toutes memristances, dans ce procédé, pour stocker un mot binaire dans la mémoire, on enchaine successivement, pour chacune des lignes de pixels, les étapes suivantes pour chaque les lignes de pixels : - fermeture des seconds interrupteurs électroniques, - application à chaque conducteur de conducteur de colonne d'une tension correspondant à la valeur du bit à stocker dans la memristance raccordée au conducteur de colonne correspondant, - ouverture des seconds interrupteurs électroniques, ces étapes sont répétées pour chaque ligne. L’invention a encore pour objet un procédé de mise en œuvre d'un dispositif d'affichage matriciel selon l’invention et comprenant en outre un troisième interrupteur électronique raccordé en série avec chacune des memristances, dans ce procédé, pour stocker un mot binaire dans la mémoire, on enchaine successivement les étapes suivantes pour chaque les lignes de pixels : - fermeture des seconds interrupteurs électroniques, - fermeture sélective des troisièmes interrupteurs électroniques et application de la valeur du bit à stocker aux différentes memristances, - ouverture des seconds interrupteurs électroniques, ces étapes sont répétées pour chaque ligne. Avantageusement, pour le dernier procédé cité, on ferme simultanément tous les troisièmes interrupteurs électroniques associés à des memristances devant stocker une même valeur de bit. L’invention a encore pour objet un procédé de mise en œuvre d'un dispositif d'affichage matriciel selon l’invention, dans ce procédé, pour afficher sur le composant élémentaire d'affichage une luminosité correspondant au mot binaire stocké dans la mémoire, on enchaine successivement les étapes suivantes simultanément pour toutes les lignes de pixels : - ouverture des interrupteurs électronique, - application de créneaux de tension successivement à chaque memristance, - fermeture des interrupteurs électronique. Dans ce dernier procédé appliqué à un dispositif d'affichage matriciel selon l’invention et comprenant l’élément mémoire, les créneaux sont des impulsions dont la durée est indépendante du poids du bit concerné et les impulsions sont séparées d'une durée fonction du poids du bit stocké dans la memristance correspondante. Avantageusement, dans ce dernier procédé, le stockage d'un mot binaire dans la mémoire, intervient entre les impulsions. Avantageusement, dans ce dernier procédé appliqué au dispositif d’affichage ne comprenant pas d’élément mémoire, les créneaux de tension ont une durée fonction du poids du bit stocké dans la memristance correspondante. L’invention sera mieux comprise et d’autres avantages apparaîtront à la lecture de la description détaillée d’un mode de réalisation donné à titre d’exemple, description illustrée par le dessin joint dans lequel : la FIG. 1 représente un exemple de dispositif d’affichage matriciel conforme à l’invention dont les pixels comprennent une mémoire à base de memristance ; la FIG. 2 représente une variante du dispositif d’affichage intégrant des moyens permettant un cycle d’initialisation de la mémoire ; les figures 3 et 4 illustrent respectivement pour le dispositif d’affichage, l’écriture dans la mémoire et l’affichage à partir d’un mot binaire stocké dans la mémoire ; la FIG. 5 représente une variante du dispositif d’affichage permettant de réduire la consommation électrique des memristances en disposant en série de chacune d’elles un interrupteur électronique ; la FIG. 6 représente une variante du dispositif d’affichage permettant encore de réduire la consommation électrique des memristances en réduisant la durée de lecture de l’état de chaque memristance ; la FIG. 7 représente une variante du dispositif d’affichage de la FIG. 6 permettant de stabiliser les niveaux de tension appliqués à un interrupteur électronique permettant l’allumage et l’extinction du composant élémentaire d’affichage de chaque pixel du dispositif ; la FIG. 8 représente une variante du dispositif permettant de limiter le nombre d’écriture dans la mémoire de chaque pixel. Par souci de clarté, les mêmes éléments porteront les mêmes repères dans les différentes figures. L’invention met en œuvre des memristances, qu’il est intéressant d’introduire. Une memristance est un composant passif dont la valeur de résistance électrique change de façon permanente lorsqu’un courant électrique adéquat la traverse. La memristance permet de mémoriser de façon permanente une valeur de résistance. Parmi les memristances on peut citer les mémoires vives résistives connues par leur acronyme anglo-saxon RRAM pour « Resistive Random Access Memory ». Un article de Zahoor et al. publié en 2020 dans la revue Nanoscale Research Letters permet de se familiariser avec ce type de composant. Le titre de l’article est : « Resistive Random Access Memory (RRAM): an Overview of Materials, Switching Mechanism, Performance, Multilevel Cell (mlc) Storage, Modeling, and Applications ». D’autres types de memristances ont également été développées tels que des mémoires magnéto résistives ou à changement de phase. Ces différents types de memristances présentent des caractéristiques très prometteuses, notamment en termes de vitesse et de consommation d’énergie. Toutes ces technologies de memristances peuvent être mises en œuvre dans le cadre de l’invention. La demanderesse a développé une technologie de memristance à base d'oxyde dont il est possible de commuter la résistance ente deux valeurs ayant plus de deux décades d’écart. Cette technologie est également connue sous l’acronyme anglo-saxon : OxRAM pour « Oxide-based Resistive Random Access Memory ». En pratique une memristance de type OxRAM est un composant à deux bornes. A l’issue de l’application d’une tension positive entre ses bornes de l’ordre de +1,5V, la memristance possède une résistance de l’ordre de 3kΩ considérée comme une basse impédance et appelée par la suite LORES et à l’issue de l’application d’une tension négative de l’ordre de -2,5V, la memristance possède une résistance de l’ordre de 600kΩ considérée comme une haute impédance et appelée par la suite HIRES. La FIG. 1 représente un exemple de dispositif d’affichage matriciel 10 conforme à l’invention. Le dispositif 10 comprend plusieurs pixels P organisés en ligne et en colonne. Sur la FIG. 1 , un seul pixel P est représenté. Il est bien entendu que les dispositifs classiques comportent généralement un grand nombre de pixels. Le nombre de lignes et le nombre de colonnes peuvent dépasser le millier. Par ailleurs, les appellations ligne et colonnes sont purement conventionnelles et peuvent être inversées. Chacun des pixels P comprend un composant élémentaire d’affichage LED et un premier interrupteur électronique N1 disposé en série du composant élémentaire d’affichage LED. Par commodité un seul composant élémentaire d’affichage est ici représenté. Il est également possible que chaque pixel comprenne plusieurs composants élémentaires d’affichage raccordés en parallèle afin d’atteindre la luminosité maximale souhaitée pour le dispositif d’affichage 10. L’interrupteur électronique N1 permet d’allumer et d’éteindre le composant élémentaire d’affichage LED. Tout type de composant élémentaire d’affichage permettant d’émettre ou de réfléchir un rayonnement lumineux peut être mis en œuvre, notamment une diode électroluminescente classique, une diode électroluminescente organique, une micro diode électroluminescente, un micro-miroir mis en œuvre dans un projecteur formant le dispositif 10… L’interrupteur électronique N1 peut être un transistor ou tout autre type de d’interrupteur commandé. L’interrupteur électronique N1 permet de piloter le composant élémentaire LED entre deux états. Pour un composant élémentaire LED de type diode électroluminescente, le composant émet de la lumière dans un premier état et n’en émet pas dans un second état. Pour un composant élémentaire LED de type micro-miroir, le composant reflète de la lumière émise par une source lumineuse permanente du dispositif 10 dans un premier état et ne reflète pas de lumière émise par la source dans un second état. Par commodité les deux états seront respectivement appelés : allumé et éteint. En pratique, il s’agit de deux états binaires du composant élémentaire d’affichage LED. Chacun des pixels P comprend une mémoire MEM permettant de stocker un mot binaire permettant de piloter le composant élémentaire d’affichage LED entre ses deux états. Le mot binaire est représentatif de la luminosité moyenne que le pixel doit afficher. Selon l’invention, la mémoire MEM comprend plusieurs memristances RMx permettant de stocker chacune un bit du mot binaire. Pour chaque memristance, un premier état du bit correspondant est formé par l’état haute impédance HIRES de la memristance et un second état du bit correspondant est formé par l’état basse impédance LORES de la memristance. Les memristances possèdent une première borne RMxa commune à toutes les memristances RMx et raccordée à une borne de commande de l’interrupteur électronique N1 permettant de modifier son état : la grille G dans le cas d’un transistor. Les bornes communes RMxa raccordées à la grille G forment un nœud ng1 du pixel P. Le canal de l’interrupteur électronique N1, entre son drain D et sa source S, toujours dans le cas du transistor, est raccordé en série avec le composant élémentaire d’affichage LED. La seconde borne de chacune des memristances RMx, respectivement RMxb, est raccordée à un conducteur de colonne Bx. Sur la FIG. 1 , les memristances RMx et les conducteurs Bx sont référencées avec un indice x variant de 0 à N-1. Les memristances permettent de stocker N bit d’un mot binaire représentant l’intensité lumineuse moyenne affichée par le composant élémentaire d’affichage LED. Chacun des pixels P comprend en outre une résistance RB et un second interrupteur électronique N0. La résistance RB est raccordée en une première de ses bornes au nœud ng1 et en une seconde de ses bornes à une tension de référence, par exemple une masse électrique du dispositif 10. L’interrupteur électronique N0 est raccordé entre les bornes RMxa communes à toutes les memristances RMx et une tension de référence qui peut également être la masse électrique du dispositif 10. L’interrupteur électronique N0 est commandé au moyen d’un conducteur de ligne L1i. L’indice i représente le rang de la ligne dans la matrice de pixels. L’interrupteur électronique N0 permet de passer d’un mode écriture dans la mémoire MEM en conservant le composant élémentaire d’affichage LED éteint à un mode lecture de la mémoire MEM en autorisant l’état allumé pour le composant élémentaire d’affichage LED. Pour précisément pour maintenir le composant élémentaire d’affichage LED éteint, l’interrupteur électronique N0 est à l’état passant pour conserver l’interrupteur électronique N1 bloqué en abaissant la différence de tension grille source. Pour autoriser l’allumage du composant élémentaire d’affichage LED, l’interrupteur électronique N0 est dans un état bloqué. La différence de tension grille source est alors donnée par la tension aux bornes de la résistance RB. De plus, dans son état passant, l’interrupteur électronique N0 permet le passage d’un courant suffisant dans les différentes memristances pour les faire changer d’état et donc mémoriser les différents bits du mot binaire en fonction d’informations transitant sur le bus colonne formé par les conducteurs de colonne Bx. Au contraire lorsque l’interrupteur électronique N0 est dans son état bloqué, les memristances RMx et la résistance RB forment un pont diviseur de tension permettant l’allumage du composant élémentaire d’affichage LED. Autrement dit, à l’état bloqué, l’interrupteur électronique N0 permet la lecture de la mémoire MEM pour un affichage par le composant élémentaire d’affichage LED au travers de l’interrupteur électronique N1. La résistance RB peut être une résistance classique. Cependant pour assurer une meilleure stabilité du pont diviseur et pour harmoniser la fabrication du dispositif 10, il est avantageux que la résistance RB soit également une memristance. Comme évoqué plus haut, l’écriture du mot binaire représentant la luminosité à afficher se fait en choisissant la valeur de résistance de chacune des memristances RMx : HIRES ou LORES. En revanche, la valeur de résistance de la memristance RB reste fixe lors des opérations d’écriture et de lecture de la mémoire MEM. En pratique, il est possible de retenir pour la memristance RB, une valeur de résistance égale à HIRES. Un tel pixel est adapté à un affichage monochrome. Il est possible de mettre en œuvre l’invention pour dispositif d’affichage couleur disposant de pixels de couleurs différentes, par exemple rouge, vert et bleu. Chaque type de pixels comprend un ou plusieurs composants élémentaires d’affichage adapté à l’émission de la couleur souhaitée. Certain type de memristance peuvent nécessiter un cycle d’initialisation réalisé une seule fois dans la vie de la memristance. Plus précisément pour les memristances de type OxRAM, un cycle d’initialisation permet la création de filaments dans la memristance. Ce cycle peut être réalisé hors du dispositif 10 lors de la fabrication de chacune des memristances. Mais avantageusement, il est possible de prévoir, dans le dispositif 10, des moyens adaptés à ce cycle. La FIG. 2 représente un exemple d’intégration dans le dispositif 10 de moyens permettant le cycle d’initialisation. Sur la FIG. 2 , on retrouve le pixel P, les conducteurs de colonne Bx et le conducteur de ligne L1i. Pour l’interrupteur N0, la tension de référence à laquelle il est raccordé peut prendre deux valeurs, l’une pour l’écriture dans la mémoire MEM et l’autre pour l’initialisation des memristances RMx. Pour ce faire le dispositif comprend pour chaque ligne i de pixels, un second conducteur de ligne L2i et un commutateur SWPRi. Les interrupteurs N0 de la ligne i de pixels sont raccordés entre le nœud ng1 de leur pixel respectif et le conducteur de ligne L2i. Le commutateur SWPRi permet d’appliquer aux différents conducteurs de ligne L2i soit la tension de la masse électrique du dispositif 10 pour permettre l’écriture dans la mémoire MEM du mot binaire représentant la luminosité à afficher soit une tension spécifique Vprog-init permettant de réaliser un cycle d’initialisation qui peut être réalisé simultanément pour toutes les memristances RMx de tous les pixels P du dispositif 10. Alternativement, il est possible de prévoir des moyens distincts de l’interrupteur N0 pour appliquer la tension spécifique directement au nœud de chaque pixel par exemple au moyen d’un autre interrupteur distinct de N0. Cependant l’utilisation de l’interrupteur N0 permet de simplifier le pixel P. Sur la FIG. 2 , apparait sous forme de chronogramme la tension appliquée sur le conducteur de ligne L2i lorsque le commutateur SWPRi y applique la tension spécifique Vprog-init. Dans une première partie du chronogramme, la tension Vprog-init prend une valeur –Vform permettant la création de filaments pour les différentes memristances RMx puis éventuellement une valeur Vreset permettant d’établir la valeur HIRES sur toutes les memristances RMx. Il est possible de se passer ce l’application de la Vreset et définir les valeurs HIRES et LORES des différentes memristances RMx lors d’une opération ultérieure d’écriture dans la mémoire MEM. Lorsque la résistance RB est une memristance, l’application de la tension –Vform au nœud ng1 du pixel P permet aussi de l’initialiser. Dans ce cas, l’application d’une tension de programmation à la memristance RB est obligatoire pour en figer la valeur, dans l’exemple illustré la tension Vrst est appliquée, pour conférer à la memristance RB la valeur HIRES. La FIG. 3 illustre l’écriture du mot binaire dans la mémoire MEM. La FIG. 3 reprend la structure de dispositif 10 illustré sur la FIG. 2 , c’est-à-dire intégrant le conducteur de ligne L2i et le commutateur SWPRi appliquant au conducteur de ligne L2i la tension de la masse électrique. Il est tout à fait possible de mettre en œuvre l’écriture de la mémoire MEM dans la structure simplifiée représentée sur la FIG. 1 , c’est dire sans moyens de choix de différentes tensions appliquées au nœud ng1 au travers de l’interrupteur électronique N0 lorsqu’il est passant. A chaque bus colonne sont associées deux séries de commutateurs : SWDIS et SWPRO. Chaque série comprend autant de commutateurs que de conducteur colonne Bx. Chaque conducteur de colonne Bx d’un des bus colonne est raccordée à un commutateur de la série SWDIS qui permet d’appliquer à la colonne considérée soit une tension de référence VREF soit une sortie d’un des commutateurs SWPRO qui permet d’appliquer à la colonne considérée soit une tension permettant de modifier la valeur de résistance de la memristance RMx connectée à la colonne considérée soit la tension de la masse électrique permettant de ne pas modifier la valeur de résistance de la memristance RMx. Deux niveaux de tension notés Vset et Vrst permettent de modifier la valeur de résistance de la memristance RMx considérée, respectivement vers les valeurs LORES et HIRES. Il est possible de se passer du troisième niveau de tension correspondant à la masse électrique. Cependant, ce niveau de tension permet, entre deux affichages, de ne modifier que les bits du mot binaire ayant changé d’état. Les différents niveaux de tension peuvent être générés par un module de pilotage des colonnes situé dans le dispositif 10 en pied de colonne. Lors de l’opération de programmation de la mémoire MEM, l’interrupteur électronique N0, piloté par le conducteur de ligne L1i à l’état haut est passant, noté ON sur la FIG. 3 et le commutateur SWPRi applique au conducteur de ligne L2i la tension de la masse électrique. Ainsi, la tension du nœud ng1 est suffisamment basse à la fois pour que le composant élémentaire d’affichage LED reste éteint et pour permettre la programmation de la mémoire MEM. L’opération de programmation de la mémoire MEM se fait ligne par ligne en appliquant séquentiellement à chaque conducteur de ligne L1i, un signal permettant de rendre les interrupteurs N0 d’une même ligne de pixels passants. Plus précisément, dans le mode de réalisation représenté sur la FIG. 3 , le signal PROGi à un état haut (HIGH sur la FIG. 4 ) est envoyé séquentiellement à chaque conducteur de ligne L1i. Lorsque les différents interrupteurs N0 d’une même ligne i sont passants, les tensions correspondantes aux valeurs des bits correspondant sont appliquées aux différents conducteurs de colonne Bx. Dans l’exemple représenté sur la FIG. 3 , la memristance RM0 prend la valeur HIRES, RM1 la valeur LORES et RMN-1 reste inchangée. Sur la FIG. 3 , apparaissent sous forme de chronogramme : - la tension PROGi appliquée au conducteur de ligne L2i, - la commande PROG-BN de la série de commutateurs SWPRO, - la tension appliquée à la colonne B1, - la tension appliquée à la colonne B0. Pour s’assurer que l’application des tensions correspondant aux valeurs des bits se fasse lorsque le composant élémentaire d’affichage est éteint, il est avantageux d’enchainer successivement, pour chacune des lignes de pixels, les étapes suivantes : - fermeture des interrupteurs électronique N0, - application à chaque conducteur de conducteur de colonne Bx d’une tension correspondant à la valeur du bit à stocker dans la memristance RMx raccordée au conducteur de colonne Bx correspondant, - ouverture des interrupteurs électronique N0, ces trois étapes sont répétées pour chaque ligne de la matrice. On a vu précédemment que l’opération de programmation se fait une ligne après l’autre. La sélection d’une ligne à programmer est réalisée en fermant les interrupteurs électroniques N0 de la ligne considérée, les interrupteurs électroniques N0 des autres lignes non sélectionnée restant ouverts. Pour les lignes non sélectionnées, le pont diviseur de tension formé par les memristances RMx et la résistance RB est alors actif et chaque memristance RMx d’une colonne reçoit la tension de programmation même si cette tension ne lui est pas destinée. Ces tensions de programmation pourraient rendre l’interrupteur électronique N1 conducteur, notamment dans un cas défavorable où toutes les memristances RMx reçoivent une tension positive Vset. Il est possible de prévoir une valeur de tension positive Vset compatible avec le maintien de l’interrupteur électronique N1 en son état fermé. Alternativement, Il est possible de modifier la temporairement la tension Va appliquée au composant élémentaire d’affichage LED, par exemple en fixant la tension Va à la tension présente à l’autre extrémité du canal de conduction de l’interrupteur électronique N1, en l’occurrence : VDD/2. Cette modification de la tension Va durant l’opération de programmation peut être réalisée ligne par ligne ou globalement pour toutes les lignes de la matrice, y compris pour les lignes sélectionnées pour la programmation. La tension VDD/2 est déjà disponible dans le dispositif donc facilement accessible. De façon plus générale, d’autres valeurs de tension sont possibles si cette tension appliquée au composant élémentaire d’affichage LED permet de le maintenir dans son état éteint pour les deux états de l’interrupteur électronique N1. La durée de l’opération de programmation de la mémoire MEM est de l’ordre de 100ns pour une ligne de pixels. Pour un dispositif 10 à haute définition comprenant 1080 lignes de 1920 pixels P, la durée de totale pour l’ensemble du dispositif est de l’ordre de 100μs. Cette durée correspond à un écran monochrome. Pour un écran couleur, chaque ligne de pixel peut comprendre des pixels élémentaires de couleurs différentes. Dans ce cas, la durée totale de l’opération de programmation reste inchangée. Il est également possible de réaliser un dispositif d’affichage couleur dont chaque ligne ne peut afficher qu’une seule couleur. Par exemple pour un dispositif où trois couleurs élémentaires sont mises en œuvre, la durée de l’opération de programmation est alors de l’ordre 300μs. Après l’opération de programmation de toutes les lignes de la matrice, une opération d’affichage peut débuter. Chaque pixel P ayant reçu le mot binaire représentatif de la luminosité que le composant élémentaire d’affichage considéré doit afficher, l’opération d’affichage peut être globale, c’est-à-dire que tous les pixels P du dispositif 10 affichent simultanément en fonction du mot binaire mémorisé. Pour une commande globale, tous les pixels P du dispositif 10 reçoivent simultanément les mêmes signaux. La FIG. 4 illustre l’opération d’affichage. Comme pour l’opération de programmation, il est possible de mettre en œuvre l’opération d’affichage avec un dispositif simplifié tel que représenté sur la FIG. 1 . Durant l’opération de programmation l’interrupteur N0 de chaque pixel P est passant et durant l’opération d’affichage l’interrupteur N0 est bloqué. Ceci est illustré sur la FIG. 4 pour l’opération d’affichage où le signal PROGi, à un état bas noté LOW sur la FIG. 4 , est envoyé simultanément à tous les conducteurs de ligne L1i du dispositif 10. La série de commutateurs SWPRO est commandée pour appliquer une tension VDD aux différents conducteurs Bx de tous les bus colonne du dispositif 10. Durant l’opération d’affichage, un créneau de tension VDD est appliqué successivement à chaque memristance RMx. La durée du créneau est fonction du poids du bit qu’elle mémorise. Le créneau est appliqué chaque memristance RMx au travers du conducteur colonne Bx associé. Dans l’exemple représenté sur la FIG. 4 , les créneaux de tension sont pilotés par la série de commutateurs SWDIS dont chaque commutateur permet d’appliquer au conducteur colonne Bx auquel il est associé soit la tension VDD soit la tension VREF. Un créneau de tension VDD est appliqué successivement à chaque conducteur colonne Bx d’un même bus colonne. Comme on l’a évoqué précédemment, les différents bus colonne de la matrice peuvent être pilotés simultanément pour y appliquer les créneaux de tension. Plus précisément, le créneau dont la durée t0 est la plus courte est appliqué à la memristance RM0 stockant le bit de poids le plus faible du mot binaire. Ensuite, à la memristance RM1 est appliqué un créneau de durée t1 double de celui appliqué à memristance RM0 et ainsi de suite en doublant la durée des créneaux jusqu’à la memristance RMN-1 stockant le bit de poids le plus fort du mot binaire. Le créneau appliqué à la memristance RMN-1 a une durée 2 N -1 .t0. Sur la FIG. 4 apparait, sous forme de chronogramme, la tension appliquée au conducteur de ligne L1i permettant de bloquer le transistor N0, les différents créneaux notés DISP BX appliqués successivement aux différentes memristances RMx et l’état allumé noté ON et éteint noté OFF du composant élémentaire d’affichage LED. Sur le chronogramme apparait également l’opération de programmation où la tension appliquée au conducteur de ligne L1i permet de rendre le transistor N0 passant. Sur le chronogramme l’application des créneaux de tension se fait dans l’ordre des bits du mot binaire. Il est possible de ne pas respecter cet ordre. En effet, la luminosité apparente pour un utilisateur est une moyenne des durées pendant lesquelles le composant élémentaire d’affichage LED est allumé sur une trame d’affichage. L’ordre dans lequel les bits sont affichés ne modifie pas cette moyenne. La fréquence de rafraichissement du dispositif c’est-à-dire l’inverse de la durée d’une séquence comprenant une opération de programmation et une opération d’affichage n’a pas d’influence sur la luminosité moyenne affichée par les composants élémentaires d’affichage LED. Par contre la consommation électrique du dispositif augmente avec cette fréquence du fait du nombre de commutations. Il est donc avantageux de choisir une fréquence de rafraichissement la plus faible possible en fonction de paramètres physiologiques habituellement retenus pour un utilisateur du dispositif. Les valeurs des tensions VDD et VREF sont choisies en fonction du rapport des valeurs de résistance HIRES et LORES des memristances RMx, de la valeur de la résistance RB qui, comme on l’a vu précédemment peut être égale à HIRES et du nombre de memristances RMx pour que, lors de l’opération d’affichage, le composant élémentaire d’affichage LED puisse être dans son état allumé lorsqu’une seule des memristance RMx a une valeur de résistance LORES et que les autres memristances RMx ont une valeur de résistance HIRES et puisse être dans son état éteint lors de l’application de la tension VDD sur une memristance RMx possédant une valeur de résistance HIRES alors que les autres memristances ont une valeur de résistance LORES. En pratique si la résistance RB est une memristance dont la valeur de résistance est HIRES, la tension VDD peut être sensiblement le double de celle présente à la source S de l’interrupteur N1. Si sur une memristance RMx, dont la valeur de résistance est HIRES, est appliqué un créneau de tension VDD, la tension présente au nœud ng1 du pixel P est d’environ VDD/2 et le transistor N1 est bloqué car la différence de potentiel grille source est nulle. En revanche, avec un rapport de valeur de résistance entre HIRES et LORES de l’ordre de deux décades, si sur une memristance RMx, dont la valeur de résistance est LORES, est appliqué un créneau de tension VDD, la tension présente au nœud ng1 du pixel P est d’environ VDD, la différence de potentiel grille source augmente et le transistor N1 est passant. Plus précisément, lorsqu'une memristance RMx a une valeur de résistance haute (HIRES), le bit qu’elle stocke vaut 0 et durant l’opération d’affichage lorsqu’elle reçoit un créneau de tension VDD, la valeur de tension du nœud ng1 vaut : V(ng1_low) = VDD RB/(RB+RMx) = VDD (HIRES/(HIRES+HIRES)) = VDD/2 En choisissant VREF=VDD/2, l'influence sur la tension Vng1_low du nœud du pixel P des autres memristances RMx n'est pas significative. Comme la source de l’interrupteur N1 est à la tension VDD/2, le transistor N1 est bloqué (VGS=0) et le composant élémentaire d’affichage LED est dans son état éteint. Par contre, si une memristance RMx a une la valeur de résistance basse (LORES, bit = 0) et que les autres memristance RMx ont des valeurs de résistance haute (HIRES, bit = 1), la tension sur le nœud ng1 est plus élevée : V_(ng1_high) ≈ VDD * (RB/(RB+RMx)) = VDD * (HIRES/(LORES+HIRES)). Avec, par exemple, un rapport entre les valeurs LORES et HIRES de 0.5%, la valeur de tension Vng1_high est pratiquement égale à VDD. Ceci génère la mise en conduction du transistor N1 et le composant élémentaire d’affichage LED est dans son état allumé. Le composant élémentaire d’affichage LED est donc allumée uniquement pendant les périodes où une memristance RMx possédant une valeur de résistance LORES (bit=1) est adressée par son créneau de tension VDD. Étant donnée la proportionnalité des différentes durées des créneaux par rapport au poids du bit, l'intensité lumineuse moyenne correspondra à la valeur numérique mémorisée dans le pixel P. La durée de l’opération de l’opération de programmation pendant laquelle le composant élémentaire d’affichage LED est dans son état éteint doit être prise en compte dans l'intensité lumineuse moyenne perçue par un utilisateur. La durée de l’opération de programmation étant très courte (de l’ordre de 100µs pour un dispositif à haute définition (1080 lignes) il est possible de choisir une durée de l’opération d’affichage bien supérieure tout en conservant une cadence d’affichage élevée. La durée de l’opération de programmation n’a que très peu d’influence sur l'intensité lumineuse moyenne. Dans le cas extrême où l’on souhaite afficher une intensité lumineuse maximale, autrement dit lorsque toutes les memristances RMx ont une valeur de résistance égale à LORES, lors de l’application des différents créneaux de tension, la tension du nœud ng1 peut ne pas être suffisante pour rendre le transistor N1 passant du fait de la présence de N-1 memristances auxquelles est appliquées la tension VREF tendant à abaisser la tension du nœud ng1. Le niveau de tension du nœud ng1 dépend du nombre de bits N et de la valeur de résistance LORES. Il est possible de pallier cet inconvénient en augmentant la tension VDD mais cela présente deux inconvénients : - Risque d’augmenter la tension du nœud ng1 lorsque le composant élémentaire d’affichage doit rester à l’état éteint, - Augmentation de la consommation électrique dans les memristances RMx et dans la résistance RB. Concernant la consommation électrique, même si le courant circulant dans les memristances RMx est faible lors de l’opération d’affichage par rapport à celui nécessaire à l’opération de programmation, pour des grands formats de dispositif, la consommation électrique des memristances RMx n’est pas négligeable. Il est possible de pallier complètement le premier inconvénient et de réduire très nettement la consommation électrique en interrompant le passage du courant dans les memristances ne recevant pas de créneau de tension pour l’affichage du bit correspondant. La FIG. 5 illustre une variante de dispositif prévoyant un interrupteur électronique NBx raccordé en série avec chaque memristance RMx et piloté par le conducteur colonne Bx associé à la memristance RMx considérée. Lors de l’opération d’affichage, le créneau de tension est appliqué séquentiellement pour commander chaque interrupteur électronique NBx et le rendre passant. Parmi les différentes memristances RMx, à un instant donné de l’opération d’affichage, une seule est soumise au créneau de tension. Les memristances RMx dont l’interrupteur électronique NBx correspondant est bloqué ne consomment donc pas de courant. Le chronogramme de l’opération d’affichage est semblable à celui de la FIG. 4 . Pour réaliser les opérations de programmation et d’affichage, un conducteur de colonne supplémentaire NCOM est nécessaire pour appliquer aux memristances RMx le niveau de tension soit pour leur programmation soit pour l’affichage. Plus précisément, contrairement aux figures 1 à 4, où les bornes RMxb sont raccordées respectivement aux différents conducteurs de colonne Bx, dans la variante de la FIG. 5 , les bornes RMxb sont toutes raccordées au conducteur de colonne NCOM. Durant l’opération de programmation, la tension de programmation est appliquée sélectivement à chaque memristance RMx par le conducteur de colonne supplémentaire NCOM. La memristance RMx à programmer est sélectionnée par la fermeture d’un des interrupteurs NBx sélectionné par la tension un des commutateurs de la série SWDIS. Durant l’opération d’affichage une tension égale à celle du créneau est appliquée au conducteur de colonne supplémentaire NCOM. La sélection de la memristance RMx devant appliquer l’information qu’elle stocke pour être affichée est réalisée par la fermeture d’un des interrupteurs NBx comme durant l’opération de programmation. Un commutateur SWMOD permet d’appliquer au conducteur de colonne NCOM soit la tension VDD durant l’opération d’affichage, soit la tension de programmation Vset, Vrst ou une tension nulle. La série de commutateurs SWPRO n’est plus utile. Cette variante présence cependant un inconvénient car elle ne permet pas de programmer toutes les memristances RMx simultanément. Durant l’opération de programmation, les composants élémentaires d’affichage LED doivent être éteints ce qui augmente le risque d'apparition de phénomènes de clignement du dispositif connu dans la littérature anglaise sous le nom de « blinking) ». La variante illustrée sur la FIG. 5 permet de mieux maîtriser la tension du nœud ng1 en fonction de la valeur des bits mémorisés. Pour chacun des pixels, sans compter la consommation électrique du composant élémentaire d’affichage LED, la consommation électrique des memristances est bien réduite par rapport à celle des pixels illustrés en FIG. 1 . En effet, une seule memristance RMx est sélectionnée à la fois en rendant l’interrupteur NBx correspondant passant. Aucun courant ne circule dans les autres memristances RMx dont les interrupteurs NBx correspondant sont bloqués. Cependant la consommation électrique peut encore être importante, notamment lorsque luminosité mémorisée est maximale ou proche de la luminosité maximale. Par exemple au cas extrême où pour un dispositif d’affichage à haute définition, tous les mots binaires ne comprennent que des bits à l’état haut, la consommation électrique hors composant élémentaire d’affichage LED est de l’ordre de 4A pour des memristances de type OxRAM. L’opération de programmation peut se faire séquentiellement pour chacune des memristances RMx en fermant l’interrupteur électronique NBx correspondant et en appliquant au conducteur de colonne NCOM la tension de programmation Vset, Vrst ou une tension nulle si la valeur de résistance précédemment mémorisée ne change pas. Alternativement, il est également possible de programmer simultanément toutes les memristances RMx devant recevoir une même tension Vset ou Vrst puis de programmer simultanément toutes les memristances RMx devant recevoir l’autre des tensions Vset ou Vrst. Cette alternative apparait sur le chronogramme apparaissant sur la FIG. 5 . Le pilotage des interrupteurs électroniques NBx se fait au moyen de la série de commutateurs SWDIS. Pour les memristances RMX ne devant pas changer de valeur de résistance, leur interrupteur NB1 ne passera pas à l’état passant lors de l’application successive des deux tensions Vset et Vrst. Sur ce chronogramme apparait également l’application de la tension VDD/2 au composant élémentaire d’affichage LED pour éviter qu’il ne s’allume durant l’opération de programmation, même si l’interrupteur électronique N1 venait à se fermer du fait des tensions appliquées aux memristances RMx. L’opération d’affichage pour la variante illustrée sur la FIG. 5 se fait de façon semblable à celle de la variante illustrée sur la FIG. 4 en appliquant lors de cette opération une tension VDD au conducteur de colonne NCOM. La lecture de chaque memristance RMx se fait en appliquant successivement à chaque interrupteur électronique NBx un créneau de tension permettant de le fermer, la durée du créneau étant proportionnelle au poids du bit représenté par la memristance RMx associée. L’application du créneau de tension se fait au moyen du conducteur de colonne Bx correspondant. La FIG. 6 illustre une autre variante de dispositif permettant de réduire encore la consommation électrique des memristances. Dans les précédentes variantes, un courant circule dans les memristances en série, RMx er RB qui fonctionnent en pont diviseur de tension. Pour une memristance donnée ce courant circule pendant la durée du créneau qui lui est appliquée. Cette durée est d’autant plus importante que le poids du bit correspondant est grand. La variante de la FIG. 6 permet de limiter la durée de la consommation électrique de chaque memristance à la durée d’une impulsion indépendamment du poids du bit correspondant. A cet effet, chaque pixel P comprend un élément mémoire C0 disposé au nœud ng1 et un verrou P0 permettant de charger l’élément mémoire avec la valeur du bit à afficher et de maintenir cette valeur pendant une durée fonction du poids du bit. Le verrou P0 est disposé entre le nœud ng1 et le point commun des memristances RMx. Dans l’exemple représenté où l’interrupteur électronique N1 est un transistor, l’élément mémoire est par exemple un condensateur C0 permettant de stocker une tension permettant soit d’ouvrir soit de fermer le canal du transistor N1 en fonction du rapport de valeur de résistance entre la memristance RMx et la résistance Rb. Le verrou est par exemple un transistor P0 dont le canal relie le nœud ng1 et le point commun nrb des memristances RMx, point commun également raccordé à la résistance RB. Le verrou P0 est commandé par un conducteur de ligne L3i. Sur la FIG. 6 apparait un chronogramme décrivant l’application d’une impulsion à chacune des différentes colonnes Bx et d’autant d’impulsions simultanées (signal LATCH) sur le conducteur de colonne L3i pour rendre le transistor P0 conducteur. Les impulsions sont séparées d’une durée fonction du poids du bit mémorisé dans la memristance RMx correspondante. La durée séparant les impulsions est égale à la durée des créneaux décrits à l’aide de la FIG. 4 . Entre deux impulsions, les memristances RMx et la résistance RB ne consomment pas de courant et il est tout à fait possible d’insérer l’opération de programmation entre deux impulsions, c’est-à-dire pendant l’opération d’affichage. Sur la FIG. 6 , l’opération de programmation intervient pendant l’affichage du bit de poids fort. Il est possible de faire intervenir l’opération de programmation pendant l’affichage d’un autre bit. Il est même possible de morceler l’opération de programmation pendant l’affichage de plusieurs bits. La variante de la FIG. 6 permet à la fois de réduire la consommation électrique des memristances RMx et de la résistance RB, et également de réduire la durée inactive de l’affichage pour l’opération de programmation. Ce second avantage prend un intérêt particulier dans la variante de la FIG. 5 où la programmation des différentes memristances ne peut pas se faire simultanément. Il est bien entendu possible de mettre en œuvre l’élément mémoire C0 et le verrou P0 dans la variante représentée sur la FIG. 1 . La présence d’un verrou P0 et d’un élément mémoire C0 peut également être mise en œuvre dans la variante de la FIG. 1 . La FIG. 7 illustre différentes structures permettant de réaliser le verrou et l’élément mémoire, notamment pour stabiliser les niveaux de tension haut et bas présents sur le nœud ng1 afin de limiter les effets d’éventuels courants de fuite sur le condensateur C0. Plus précisément, il est possible de disposer entre le verrou P0 et l’élément mémoire un inverseur réalisé par exemple au moyen de trois transistors N2, N3 et P2. L’élément mémoire peut être réalisé au moyen d’un double inverseur réalisé par exemple au moyen de quatre transistors P4, N4, P5 et N5. On a évoqué plus haut le fait de ne pas modifier la valeur de résistance d’une memristance RMx lorsque le bit correspondant n’a pas été modifié, d’une opération de programmation à la suivante, en appliquant à une memristance RMx donnée le niveau de tension de la masse électrique du dispositif, voir notamment la tension appliquée à la memristance RMN-1 sur la FIG. 3 lors de l’opération de programmation. Ceci permet de moins solliciter les memristances RMx pour les faire changer d’état et donc d’augmenter leur durée de vie. Le choix d’appliquer une tension nulle à une memristance donnée ou de lui appliquer une tension lui permettant de changer sa valeur de résistance peut être réalisé au moyen d’un calculateur comparant bit à bit les mots binaires successifs à stocker dans les mémoires MEM dans différents pixels. La comparaison se fait dans le calculateur en y mémorisant le mot binaire courant précédemment stocké dans chacune des mémoires MEM afin de le comparer avec un nouveau mot binaire devant le remplacer. Si un ou plusieurs bits du mot binaire courant ont un niveau identique à celui du nouveau mot binaire, alors le calculateur applique une tension nulle à la ou aux memristances correspondantes aux bits considérés au travers du conducteur colonne Bx. Au contraire si un ou plusieurs bits du mot binaire courant ont un niveau différent de celui du nouveau mot binaire, alors le calculateur applique la tension soit Vset soit Vrst à la ou aux memristances correspondantes aux bits considérés au travers du conducteur colonne Bx. Le calculateur peut alors n’adresser que les pixels dont le mot binaire a été modifié afin de les reprogrammer. Dans un tel mode de fonctionnement, la réécriture des mémoires MEM, donc le rafraîchissement de l'image vidéo, ne se fait que dans le cas de changements uniquement sur les pixels concernés. Le concept de cadence vidéo fixe n’est donc pas applicable et l'image devient libre de tout phénomène de scintillement ou autres artefacts liés à l'actualisation en continu mise en œuvre classiquement dans les systèmes existants. Alternativement, avant une opération de programmation, au lieu de conserver dans le calculateur, pour chacun des pixels P, le mot binaire courant, il est possible de lire le mot binaire courant stocké dans la mémoire MEM et de comparer cette lecture avec le nouveau mot binaire à stocker. Comme précédemment, une tension est appliquée aux différentes memristances en fonction du résultat de la comparaison. La comparaison peut être faite dans le calculateur ou au moyen d’un circuit dédié par exemple disposé en pied de chaque colonne. La FIG. 8 illustre un exemple de circuit de lecture R, de circuit de comparaison C, et de circuit d’écriture W disposés en pied de chaque colonne et permettant respectivement, la lecture de la mémoire MEM de chaque pixel P, la comparaison des mots binaires courants et nouveaux ainsi que l’écriture dans les mémoires MEM. Pour ne pas surcharger la FIG. 8 , pour deux pixels de deux lignes distinctes : i et i+1, ne sont représentés qu’une des memristances, en l’occurrence celle devant stocker le bit de rang k du mot binaire, le transistor NBk et le transistor N0. Apparaissent également sur la FIG. 8 , les conducteurs de colonne NCOM et Bk ainsi que les conducteurs de ligne L2i et L2i+1. La ligne i dont on veut lire la mémoire MEM est sélectionnée au moyen du conducteur de ligne L2i. Le commutateur SWMOD est en position pour appliquer au conducteur de colonne NCOM la tension de programmation. On note que cette position du commutateur SWMOD permet ici soit de lire la mémoire MEM soit d’y écrire les bits du nouveau mot binaire. Le choix entre le circuit de lecture R et le circuit d’écriture W est réalisé au moyen d’un commutateur SWRW. Le circuit de lecture R est connecté au conducteur de colonne NCOM au travers des commutateurs SWMOD, SWPRO et SWRW. La comparaison se fait par exemple au moyen d’un amplificateur opérationnel OP raccordée sur son entrée inverseuse à la colonne NCOM sur laquelle la résistance RMk de la ligne i est raccordée à la masse au travers de l’interrupteur NO à l’état passant. L’amplificateur opérationnel OP possède une résistance RS dans sa contre réaction à l’entrée inverseuse. Le rapport de valeur de résistance de la memristance RMk et de la résistance RS permet de délivrer en sortie de l’amplificateur opérationnel OP une information binaire relative à la valeur HIRES ou LORES de résistance de la memristance RMk. Cette information binaire est délivrée au circuit de comparaison C, par exemple formé par une cellule logique, pour être comparé à la nouvelle valeur, appelée « new Bk », du bit concerné. Ensuite après une lecture et une comparaison d’un bit, le commutateur SWRW change de position pour connecter au conducteur de colonne NCOM le circuit d’écriture W. Le résultat de la comparaison permet d’appliquer au moyen du circuit d’écriture W soit une tension nulle si la valeur du bit courant est égale à celle du nouveau bit, le circuit d’écriture W est alors considéré désactivé, soit la valeur du nouveau bit, Vset ou Vrst si la valeur du bit courant est différente de celle du nouveau bit, le circuit d’écriture W est alors considéré activé. Autrement dit, le circuit d’écriture W est configuré pour être désactivé si pour un bit donné sa valeur dans le nouveau mot binaire est égale à sa valeur dans le mot binaire courant. A l’inverse, le circuit d’écriture W est configuré pour être activé si pour un bit donné sa valeur dans le nouveau mot binaire est différente de sa valeur dans le mot binaire courant. Sur la FIG. 8 apparait une table de vérité indiquant le fonctionnement des circuits de comparaison et d’écriture C et W. Il est bien entendu que les circuits R, C et W représentés sur la FIG. 8 ne sont que des exemples et peuvent être adaptés en fonction de besoins spécifiques. Dispositif d’affichage matriciel comprenant une matrice de pixels (P) organisée en lignes et en colonne, chaque pixel (P) comprenant : - un composant élémentaire d’affichage (LED), - un premier interrupteur électronique (N1) permettant de piloter le composant élémentaire d’affichage (LED) entre deux états appelés : allumé et éteint, - une mémoire (MEM) permettant de stocker un mot binaire permettant de piloter le composant élémentaire d’affichage (LED) pour afficher une luminosité correspondant au mot binaire, la mémoire (MEM) comprenant plusieurs memristances (RMx) destinées chacune à stocker un bit du mot binaire et raccordées à un nœud (ng1) du pixel (P) commun à toutes memristances (RMx), le nœud (ng1) du pixel (P) formant une commande (G) du premier interrupteur électronique (N1), - une résistance (RB) raccordée entre le nœud (ng1) du pixel (P) et une tension de référence (GND), - un second interrupteur électronique (N0) raccordé en parallèle de la résistance (RB) et permettant, dans un état passant de modifier les valeurs de résistance des memristances (RMx) en conservant le composant élémentaire d’affichage (LED) éteint et dans un état bloqué d’allumer le composant élémentaire (LED) en fonction du mot binaire. Dispositif d’affichage matriciel selon la revendication 1, dans lequel la résistance (RB) est une seconde memristance. Dispositif selon l’une des revendications précédentes, comprenant en outre des moyens pour appliquer au nœud (ng1) du pixel (P) une tension configurée pour initialiser les premières memristances (RMx). Dispositif selon l’une des revendications précédentes, dans lequel les memristances (RMx) sont raccordées chacune entre un conducteur de colonne (Bx) et le nœud (ng1) du pixel (P) commun à toutes memristances (RMx). Dispositif selon l’une des revendications 1 à 3, comprenant en outre un troisième interrupteur électronique (NBx) raccordé en série avec chacune des memristances (RMx), pour chaque ligne de pixels (P), les troisièmes interrupteurs électroniques étant commandés chacun par un conducteur de colonne (Bx). Dispositif selon l’une des revendications précédentes, dans lequel chaque pixel (P) comprend un élément mémoire (C0) disposé au nœud (ng1), les memristances (RMx) étant raccordées au nœud (ng1) par l’intermédiaire d’un verrou (P0) permettant de charger l’élément mémoire (C0) avec la valeur du bit à afficher et de maintenir cette valeur pendant une durée fonction du poids du bit. Dispositif selon l’une des revendications précédentes, comprenant en outre : - un circuit de lecture (R) des bits d’un mot binaire courant stocké dans chaque mémoire (MEM), - un circuit de comparaison (C) des bits du mot binaire courant avec les bits d’un nouveau mot binaire devant remplacer le mot binaire courant, - un circuit d’écriture (W) du nouveau mot binaire configuré pour être désactivé si pour un bit donné sa valeur dans le nouveau mot binaire est égale à sa valeur dans le mot binaire courant et pour être activé si pour un bit donné sa valeur dans le nouveau mot binaire est différente de sa valeur dans le mot binaire courant. Procédé de mise en œuvre d’un dispositif d’affichage matriciel selon l’une des revendications 1 à 7 dans lequel, lors d’une opération de stockage d’un mot binaire dans la mémoire (MEM), on applique au composant élémentaire d’affichage (LED) une tension (va) le maintenant dans son état éteint pour les deux états du premier interrupteur électronique (N1). Procédé de mise en œuvre d’un dispositif d’affichage matriciel selon l’une des revendications 1 à 7 dans lequel, d’une opération de stockage d’un mot binaire dans la mémoire (MEM) à l’opération de stockage suivante, seuls les memristances (RMx) dont les bits associés ont changé de valeur reçoivent une tension permettant d’en modifier la valeur de résistance, les memristances (RMx) dont les bits associés n’ont pas changé de valeur reçoivent une tension ne permettant pas d’en modifier la valeur de résistance. Procédé de mise en œuvre d’un dispositif d’affichage matriciel selon la revendication 4, dans lequel, pour stocker un mot binaire dans la mémoire (MEM), on enchaine successivement, pour chacune des lignes (i) de pixels (P), les étapes suivantes : - fermeture des seconds interrupteurs électroniques (N0), - application à chaque conducteur de colonne (Bx) d’une tension correspondant à la valeur du bit à stocker dans la memristance (RMx) raccordée au conducteur de colonne (Bx) correspondant, - ouverture des seconds interrupteurs électroniques (N0), ces étapes sont répétées pour chaque ligne (i). Procédé de mise en œuvre d’un dispositif d’affichage matriciel selon la revendication 5, dans lequel, pour stocker un mot binaire dans la mémoire (MEM), on enchaine successivement les étapes suivantes pour chacune des lignes (i) de pixels (P) : - fermeture des seconds interrupteurs électroniques (N0), - fermeture sélective des troisièmes interrupteurs électroniques (NBx) et application de la valeur du bit à stocker aux différentes memristances, - ouverture des seconds interrupteurs électroniques (N0), ces étapes sont répétées pour chaque ligne (i). Procédé selon la revendication 11, dans lequel on ferme simultanément tous les troisièmes interrupteurs électroniques (NBx) associés à des memristances (RMx) devant stocker une même valeur de bit. Procédé de mise en œuvre d’un dispositif d’affichage matriciel selon l’une des revendications 1 à 7, dans lequel, pour afficher sur le composant élémentaire d’affichage (LED) une luminosité correspondant au mot binaire stocké dans la mémoire (MEM), on enchaine successivement les étapes suivantes simultanément pour toutes les lignes (i) de pixels (P) : - ouverture des interrupteurs électronique (N0), - application de créneaux de tension successivement à chaque memristance (RMx), - fermeture des interrupteurs électronique (N0). Procédé selon la revendication précédente de mise en œuvre d’un dispositif d’affichage matriciel selon la revendication 6, dans lequel les créneaux sont des impulsions dont la durée est indépendante du poids du bit concerné et dans lequel les impulsions sont séparées d’une durée fonction du poids du bit stocké dans la memristance (RMx) correspondante. Procédé selon la revendication précédente de mise en œuvre d’un dispositif d’affichage matriciel selon la revendication 6, dans lequel, le stockage d’un mot binaire dans la mémoire (MEM), intervient entre les impulsions. Procédé selon la revendication 13 de mise en œuvre d’un dispositif d’affichage matriciel selon l’une des revendications 1 à 5, dans lequel les créneaux de tension ont une durée fonction du poids du bit stocké dans la memristance (RMx) correspondante.