Brevet FR3158799A1 — publié le 20250801

L’invention concerne dispositif (10, 20) de suivi de l’état de santé d’un transistor de puissance comportant : - des moyens (8) pour appliquer à ce transistor une tension (V GS ) d’amorçage « ultra slow » ; - des moyens (12-22) pour mesurer le creux de la tension de grille (V GS ) qui suit le plateau de Miller. Figure pour l’abrégé : Fig. 4 CIRCUITS ELECTRONIQUES D’ACQUISITION DE LA TENSION DE SEUIL D’UN TRANSISTOR DE PUISSANCE DOMAINE TECHNIQUE ET ART ANTERIEUR L'invention concerne le domaine de l’électronique de puissance, et notamment celui de l'électrification et de l'hybridation électrique de puissance en général et particulièrement en aéronautique. Dans ce cadre, il apparait des besoins de systèmes électroniques de puissance performants, intégrés, fiables et sécurisés. Le module de puissance pour commande moteur est une fonction clé sur laquelle des efforts importants sont à concentrer. L'introduction de composants à semi-conducteurs de puissance à grand gap comme le transistor MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor) en carbure de silicium (SiC) au sein du module de puissance a permis de réduire de 15 à 30% la masse embarquée et le volume et d'augmenter de 2 à 3 points le rendement électrique. Les MOSFETs en SiC sont des dispositifs à semi-conducteurs de puissance qui offrent de nombreux avantages, tels que des performances élevées, une efficacité énergétique accrue et une meilleure résistance aux températures élevées par rapport aux MOSFETs en silicium (Si) traditionnel. Cependant, leur adoption dans l'industrie aéronautique présente encore certains défis qui limitent leur maturité et leur déploiement généralisé. En particulier, on ne dispose pas de moyens permettant de surveiller la fiabilité de ces transistors en fonctionnement continu et de manière non intrusive. Le même problème se pose plus généralement pour les transistors à semi-conducteurs à base de semi-conducteurs à grand gap, comme par exemple avec la technologie GaN. Par « grand gap », on entend un gap d'énergie ou une hauteur de la bande interdite Eg séparant les derniers états occupés de la bande de valence et les premiers états libres de la bande de conduction, plus important que le silicium. Le même problème se pose également pour les transistors MOSFETs en silicium (Si) traditionnel. Or, le suivi de l’état de santé d’un tel transistor, notamment à grand gap , en particulier d’un MOSFET SiC, est un enjeu de premier plan pour son adoption dans les applications à haute fiabilité et à longue durée de vie potentielle, comme l’aéronautique. En effet, au cours de son fonctionnement au sein d’un convertisseur de puissance, des baisses de performances liées au vieillissement du composant peuvent apparaître. Ces dégradations de performances découlent de variations de paramètres physiques intrinsèques, notamment dans le cas d’un MOSFET SiC, liées à des phénomènes de piégeage de charges électriques, par exemple, dans le cas d’un MOSFET SiC, au sein de la couche d’oxyde de grille en dioxyde de silicium (SiO 2 ) en présence de défauts à l'interface avec le substrat SiC. Ces effets sont d’autant plus marqués en technologie SiC qu’en technologie Si étant donné la qualité moindre de réalisation de la couche d’oxyde de grille qui est elle-même, en parallèle, soumise à de plus forts stress en champ électrique sur MOSFET SiC. En effet, dans un MOSFET en silicium, l’oxyde de grille (SiO 2 ) est généralement bien adapté à la structure cristalline du silicium. Le silicium et le dioxyde de silicium ont une affinité chimique naturelle, ce qui facilite la croissance d’une couche d’oxyde de grille native, uniforme et peu déficiente. Au contraire, le carbure de silicium (SiC) a une structure cristalline différente et plus complexe par rapport au silicium. La croissance d’une couche d’oxyde de grille de haute qualité sur SiC est plus difficile en raison de la nature moins naturelle de l’interface entre SiC et SiO 2 . Les défauts cristallins dans la couche d’oxyde de grille des MOSFETs Si sont généralement moins fréquents et plus stables. Les technologies de fabrication du SiO 2 sur Si sont très développées, ce qui permet de produire des couches d’oxyde de haute qualité avec peu de défauts. Dans le cas des MOSFETs SiC, la croissance de l’oxyde de grille sur SiC peut être plus sujette à la formation de défauts. Ces défauts peuvent inclure des lacunes d’oxygène, des imperfections structurales et des sites de recombinaison. Ils peuvent être causés par des différences de mobilité des atomes entre SiC et SiO 2 , des contraintes thermiques pendant le processus de fabrication et d’autres facteurs. L’ensemble de ces défauts peuvent donner lieu à des pièges de charges au niveau de l’oxyde de grille. Ce piégeage par effet tunnel peut avoir lieu soit en surface, à l’interface SiC/SiO 2 , ou bien plus profondément dans le volume de l’oxyde. L’effet tunnel est un processus quantique qui permet aux électrons de "tunneliser" à travers une barrière d’énergie qui, classiquement en silicium, serait trop élevée pour qu’ils la traversent. Dans le contexte des MOSFETs SiC, l’effet tunnel se produit lorsque les électrons du canal, sous l’influence de la tension de grille, acquièrent suffisamment d’énergie cinétique pour traverser la mince couche d’oxyde de grille et se retrouver piégés dans celle-ci. Ces phénomènes de piégeage sur MOSFET SiC sont complexes et dépendent des conditions de polarisation en tension de l'oxyde de grille (composante continue et composante alternative liée au découpage de la commande). Ils sont par ailleurs exacerbés à haute température de fonctionnement. Le piégeage mène d’une part à une augmentation lente mais continue de la tension de seuil V TH , et d’autre part, à une baisse de la mobilité µ des électrons dans le canal. La combinaison de ces deux effets entraîne d’un côté une augmentation de la résistance de canal, et donc des pertes par conduction, et de l’autre côté une augmentation de l’amplitude du plateau Miller, réduisant ainsi la vitesse de commutation (surtout le dv/dt à l’amorçage dont la composante de pertes est dominante) et augmentant les pertes par commutation. Il existe plusieurs indicateurs secondaires de l’état de santé d’un MOSFET SiC : la résistance à l’état passant R DSON , la durée et l’amplitude du plateau Miller. Ces grandeurs sont certes impactées par le vieillissement du transistor, mais sont constituées de plusieurs autres composantes apportant chacune des contributions venant noyer les variations intrinsèques dues au vieillissement propre du composant. Leur pertinence pour le suivi de l’état de santé du transistor peut alors être questionnée. Il existe d’autres indicateurs indirects tels que les courants de fuite de grille I GSS et de drain I DSS , la résistance de grille interne R GINT (V GS ) et la caractéristique C ISS = f(V GS ) (voir notamment A.El Boubkari, Développement de fonctionnalités rapides, précises et intégrées CMOS, pour la commutation optimale et la protection interne des onduleurs à module SiC MOSFET ( hal.science , 2023) ): Le courant de fuite de grille I GSS augmente de plusieurs ordres de magnitude entre un composant sain (quelques centaines de femtoampères) et un composant à grille fissurée (environ 10mA). La mesure de ce paramètre requiert une mesure différentielle extrêmement précise et stable de la tension aux bornes de la résistance externe de grille mais I GSS n’agit pas en tant que précurseur, mais plutôt comme indicateur final de dégradation irréversible. Cette mesure de fuite en tant que précurseur (avant fissuration de l’oxyde de grille) est possible grâce à une voie de driver dédiée comme expliqué dans la demande PCT/FR2023/051145 avec une sensibilité de 30nA. Cependant, sa mise en œuvre reste complexe. Le suivi des fuites de drain repose sur la mesure d’un observable côté puissance (entre drain et source) et doit être précis de l’ordre du milliampère, ne la rendant pas réalisable en pratique au sein d’un convertisseur. Il est montré qu’en effectuant un balayage de V GS de valeurs négatives vers positives à l’aide d’un traceur de caractéristiques statiques (de type Keysight B1505A par exemple), un décalage de la tension de « flatband » apparaît pour le composant vieilli. Une propriété analogue peut être obtenue par un balayage sur R GINT (V GS ) et par le suivi de la variation de cette valeur. Cependant, cette méthode reste difficilement applicable à une mesure embarquée. L’indicateur principal dont les variations retranscrivent fidèlement l’évolution de l’état de santé du composant reste la tension de seuil V TH . Cependant, dans l'état de l'art actuel, ce paramètre n’est aujourd’hui pas directement mesurable en temps réel lorsque le transistor est intégré au sein d’un convertisseur de puissance en fonctionnement et soumis à un régime de découpage. La présente invention vise à résoudre tout ou partie des problèmes exposés ci-dessus. Elle propose notamment un circuit électronique de surveillance, par exemple au sein d’un convertisseur de puissance, de l’état de santé d’un transistor de puissance MOSFET, en mesurant en temps réel la tension de seuil du transistor V TH . L’invention concerne en particulier un dispositif de suivi ou de surveillance de l’état de santé d’un transistor de puissance MOSFET comportant : - des moyens pour fournir ou appliquer à un transistor de puissance MOSFET une tension (V GS ) d’amorçage ces moyens comportant au moins une résistance (R3, R4), formant résistance de grille externe, d’au moins 10kΩ ; - des moyens pour mesurer ou estimer le creux de la tension de grille (V GS ) qui suit le plateau de Miller. Les premiers moyens peuvent fournir à un transistor de puissance MOSFET une tension (V GS ) d’amorçage « ultra slow ». Le transistor est par exemple du type à base de semi-conducteur à grand gap, comme par exemple avec la technologie SiC ou GaN. Par « grand gap », on entend un gap d'énergie ou une hauteur de la bande interdite Eg séparant les derniers états occupés de la bande de valence et les premiers états libres de la bande de conduction, plus important que le silicium. En variante, ce peut être aussi un transistor MOSFET en silicium (Si). Ainsi l’invention permet d’estimer la tension de seuil du transistor par la mesure du creux de la tension de grille (V GS ) qui suit le plateau de Miller. L’invention propose donc un dispositif de surveillance en temps réel, qui peut être embarqué. L’intégration de ce type de dispositif permet de détecter les signes avant-coureurs de dégradation et de vieillissement des MOSFETs, en particulier MOSFETs SiC, permettant ainsi une intervention rapide pour éviter des problèmes plus graves. Selon une réalisation, un dispositif de surveillance selon l’invention peut comporter des moyens ou un étage pour détecter l’annulation de la dérivée de la tension de grille (V GS ). Éventuellement, des moyens ou un étage de comparaison peuvent ou peut) être prévu(s) pour comparer la valeur de la dérivée de V GS à une valeur seuil de comparaison. De préférence, la valeur seuil de comparaison est négative. Selon une réalisation particulière, les moyens ou l’étage de comparaison comporte(nt) des moyens formant hystérésis. Un dispositif selon l’invention peut comporter en outre des moyens pour mémoriser une valeur dudit creux. Il comporte par exemple au moins un échantillonneur-bloqueur pour maintenir ladite valeur du creux. Les moyens pour mémoriser une valeur minimum dudit creux peuvent comporter une capacité. Ils peuvent en outre être associés à des moyens formant interrupteur. Un dispositif selon l’invention peut comporter en outre des deuxièmes moyens pour appliquer une tension à un transistor MOSFET de puissance, ces deuxièmes moyens comportant au moins une résistance de faible valeur par rapport à ladite résistance formant résistance de grille externe. Un tel dispositif peut comporter en outre des moyens de commande des premiers moyens et des deuxièmes moyens à Modulation de Largeur d’Impulsion (MLI). Un dispositif selon l’invention peut comporter en outre des moyens de synchronisation avec un capteur de courant. L’invention concerne également un procédé de surveillance de l’état de santé d’un transistor de puissance, par exemple de type MOSFET-SiC ou HEMT p-GaN ou MOSFET-Si ou, plus généralement, d’un transistor de puissance de toute autre technologie (procurant une forte non-linéarité de Cgd avec la tension Vds) ou d’un transistor de puissance de type MOSFET-Si, mettant en œuvre un dispositif tel que décrit ci-dessus et dans la suite de la présente demande. L’invention concerne également un convertisseur ou module de puissance comportant plusieurs transistors de puissance et au moins un dispositif tel que décrit ci-dessus et dans la suite de la présente demande. L’invention concerne également un aéronef comprenant au moins un convertisseur ou module de puissance selon l’invention. brève description des figures - Les FIG. 1 , [Fig. 1C] illustrent le lien de dépendance entre C GD et V DS, représentant la courbe C GD en fonction de V DS ( FIG. 1 ), et l’évolution temporelle de respectivement VDS (figure 1B), et VGS ([Fig. 1C]) d’un transistor MOSFET - SiC; - Les FIG. 2 , FIG. 2 représentent l’influence de la tension driver VDD sur la forme du creux de VGS ( FIG. 2 ) et sur VDS ( FIG. 2 ) ; - la FIG. 3 représente une comparaison des formes d’ondes de V GS entre composant neuf à oxyde sain (courbe I) et composant stressé à oxyde vieilli (courbe II) ; - la FIG. 4 représente schématiquement une chaîne de mesure pour le suivi analogique du creux à dérivée de V GS et à échantillonnage direct ; - les FIG. 5 , FIG. 5 représentent des résultats de simulation de l’évolution temporelle de V GS et (dV GS /dt); - les FIG. 6 , FIG. 6 représentent les mêmes courbes qu’en figures 5A-5B avec, en outre, la sortie de l’échantillonneur-bloqueur (EB); - les FIG. 7 , FIG. 7 , FIG. 7 FIG. 7 , FIG. 7 , FIG. 7 , représentent une réalisation possible de moyens pour mémoriser automatiquement le creux ; - la FIG. 8 représente schématiquement une autre réalisation possible de moyens pour mémoriser le creux ; - la FIG. 9 représente schématiquement une chaîne de mesure pour le suivi analogique avec mémorisation automatique du creux; - les FIG. 10 , FIG. 10 représentent des résultats de simulation de l’évolution temporelle de VGS ( FIG. 10 ) et (dVGS/dt) ( FIG. 10 ) avec les formes d’ondes d’intérêt et le signal d’ouverture de l’interrupteur et de blocage de l’échantillonneur – bloqueur ( FIG. 10 ); - les FIG. 11 et FIG. 12 représentent respectivement des exemples de réalisations détaillées des circuits des figures 4 et 9 ; - les FIG. 13 , FIG. 13 , FIG. 14 et FIG. 14 représentent une application de l’invention à une trame de commande à Modulation de Largeur d’Impulsion (MLI); - les FIG. 15 , FIG. 15 représentent une application de l’invention à un onduleur triphasé mettant en jeu une commande de mode commun sur une ligne de transistors low-side (A) et high-side (B); - la FIG. 16 représente une application de l’invention à une commutation selon l’invention autour du zéro d’un courant de charge ; - la FIG. 17 représente un circuit de commande électronique de grille. - la FIG. 18 représente un exemple de chronogrammes de commande du dispositif de la FIG. 17 ; - la FIG. 19 représente une mise en œuvre de la synchronisation d’une mesure selon l’invention avec un capteur de courant. DESCRIPTION DETAILLEE DE MODES DE REALISATION DE L'INVENTION L’invention concerne un procédé de surveillance de l’état de santé d’un transistor de puissance, notamment à base de semi-conducteur à grand gap, par exemple tel que du SiC ou du GaN, c’est-à-dire comprenant un gap d'énergie ou une hauteur de la bande interdite Eg séparant les derniers états occupés de la bande de valence et les premiers états libres de la bande de conduction, plus important que le silicium. Il s’agit par exemple d’un transistor de type MOSFET SiC ou d’un HEMT p-GaN (transistor à haute mobilité électronique en nitrure de gallium) ou d’un transistor de puissance de toute autre technologie (procurant une forte non-linéarité de Cgd avec la tension Vds). Mais l’invention s’applique aussi aux transistors de puissance de type MOSFET-Si. Dans la suite, la plupart des explications sont données pour un transistor de type MOSFET SiC. Selon l’invention, un tel procédé de surveillance met en œuvre une surveillance de la tension de seuil V TH de celui-ci. Cette grandeur n’est cependant pas directement accessible. Un observable qui retranscrit relativement fidèlement les variations de V TH est le plateau Miller lors d’une commutation d’amorçage. L’amplitude de ce plateau est dépendante de plusieurs autres paramètres, comme le montre l’équation (1) ci-dessous : dans laquelle V P est l’amplitude du plateau Miller, I CH le courant de charge, G FS la transconductance du transistor, C OSS la capacité interne de sortie du MOSFET, V DS la tension drain-source, λ le paramètre traduisant l’effet « canal-court » sur le MOSFET SiC et engendrant une évolution en plan oblique du plateau. Afin de ne garder que l’influence de VTH sur ce plateau Miller, on cherche à minimiser les contributions parasites sur la tension plateau, donc à minimiser I CH (pour minimiser I CH /G FS ) et à avoir un « dt » très grand (pour minimiser dV DS /dt), f(λ, V DS ) étant un paramètre propre au transistor sur lequel on ne peut agir. On réalise par exemple une commutation très ralentie du transistor, la durée de commutation étant alors supérieure à celle de la commutation nominale à très forte résistance R G de grille externe (plusieurs kΩ, par exemple R G =10kΩ), alors que la valeur nominale R GNOM de résistance de grille externe R G pour une commutation « nominale » vaut par exemple environ 10Ω : le facteur de ralentissement de commutation est donc ici de 1000 par rapport à une commutation normale ou nominale, sous faible résistance de grille externe, donc rapide, à courant de charge nul. L’influence des paramètres qui ne sont pas d’intérêt ici sur l’amplitude du plateau est alors minimisée, et la durée du plateau est augmentée pour faciliter sa lecture (par exemple sur un oscilloscope) et/ou son extraction. A cette fin, on cherche par exemple à ce que R G (résistance de grille externe) soit au moins 100 fois plus forte que sa valeur nominale R GNOM . Autrement dit, on cherche à piloter la commutation du transistor de manière ralentie ou très ralentie, en faisant varier la valeur de la résistance de grille externe R G , c’est-à-dire la résistance appliquée à la grille du transistor (alors que R Gint désigne la résistance de grille interne, intrinsèque au transistor et sa technologie). Ainsi, pendant le plateau Miller, le buffer n’apporte pas plus de charges à la capacité interne grille-source C GS que la capacité interne grille-drain C GD ne lui en pompe. Selon une réalisation, on peut par exemple majorer le courant délivré par le driver à la grille I G par le courant grille-drain I C GD ce qui amène la condition suivante (les valeurs numériques sont propres au composant MOSFET SiC utilisé lors de tests (C2M0080120D)): On obtient donc: R G >> 750Ω ; on peut donc prendre par exemple R G égal à environ 10kΩ. La commutation est alors ralentie d’un facteur environ 1000 par rapport à une commutation normale sous une résistance de grille R G de 10Ω. Un exemple de circuit électronique 100 de commande de grille d’un transistor de puissance 32, par exemple MOSFET SiC, est présenté en FIG. 17 . Il comporte : - d’une part des premiers moyens (un buffer) 15 de commande classique, également nommé « Fast », pouvant être mis en haute impédance via une entrée 17 de commande dédiée (« Enable Fast »). Ces moyens 15 sont associés aux résistances de grille R 1 -R 2 (R 1 pour l’amorçage, R 2 pour le blocage), qui sont des résistances de faible valeur (par exemple typiquement 10Ω) ; - d’autre part, des deuxièmes moyens (buffer) 12, également nommés « Ultra-Slow », connectés, en parallèle des moyens 15, à la grille du transistor de puissance 32 à piloter. Ces moyens 15 sont associés aux résistances de grille R 3 - R 4 , lesquelles sont plus grandes que R 1 et R 2 d’un facteur par exemple 1000 (R 3 et R 4 ont une valeur de 10kΩ dans cet exemple). Les alimentations de ces deux moyens 12, 15 (V DDx et V SSx ) peuvent être réglées indépendamment l’une de l’autre. La FIG. 17 représente une architecture, dite de type « multi-buffers », comportant les moyens ou circuits 12, 15, montés en parallèles, de commande électronique rapprochée de la grille d’un transistor de puissance 32, par exemple un transistor d’un convertisseur de puissance tel qu’illustré en figures 15A et 15B. Cette figure met en évidence la voie de commande dédiée (comportant les moyens 12 et les résistances R 3 et R 4 ) à la mesure et à la surveillance de V TH (V GSTH ) pour le suivi de l’état de santé du transistor . Un dispositif selon l’invention, par exemple celui de la FIG. 17 , s’applique aussi bien à une mesure sur un composant « high side » (par exemple le transistor 42 1 de la FIG. 15 ), que sur un composant « low side » (par exemple le transistor 42 2 de la FIG. 15 ). La FIG. 18 représente un exemple de chronogrammes de commande du dispositif de la FIG. 17 , le mode « ultra-slow » étant activé lorsque le mode « fast » est inhibé et inversement. Une mesure selon l’invention peut être effectuée lorsque le mode « ultra - slow » est activé. Les inventeurs ont observé que V GS (représentée en [Fig. 1C]) correspond au creux apparaissant après le plateau de Miller. Ce creux apparaît à tension drain-source V DS faible (représentée en figure 1B): dans la zone de forte non-linéarité de la capacité interne drain-grille C GD (représentée en FIG. 1 ), à partir d’un instant t 1 . Cette forte variation de capacité engendre alors un effet pompe de charges de la grille vers le drain, faisant ainsi apparaître un creux sur V GS à travers la forte résistance de grille externe (ici : 10kΩ), creux qui est visible en [Fig. 1C]. Ce creux apparaît à l’instant t 1 , correspondant à la fin du dV DS /dt de commutation, lorsque C GD devient fortement non-linéaire. Les charges électriques ainsi tirées de la grille vers le drain déchargent C GS et participent à diminuer V GS . D’autre part, le circuit de commande (ou « gate driver ») du transistor injecte des charges vers la grille à travers la résistance de grille externe. Ces deux phénomènes antagonistes sont en concurrence, et la contribution apportée par le circuit de commande reprend le dessus lorsque C GS arrête de varier, ce qui permet de reprendre et de continuer la charge de grille et donc la commutation. Des essais à tension V DD réduite (tension d’alimentation du circuit de commande) ont été menés. Ces essais montrent l’impact d’une contribution réduite de l’apport de charges par le circuit de commande sur le phénomène de creux mentionné ci-dessus. Il apparaît que la valeur minimale du creux tend vers la valeur de seuil V TH intrinsèque. Cela s’explique par le fait qu’à la fin du plateau, en début de creux, le courant I CGD tiré par C GD de la grille vers le drain passe par le canal du transistor, dont la formation dépend de la polarisation de grille V GS . Au fur et à mesure que I CGD décharge la grille, le canal se rétrécit (se pince), et limite le courant pouvant passer à travers le canal : cela ralentit le phénomène et allonge la durée du creux. Cela est valable, et visible à V DD réduit, car le driver injecte peu de charges dans la grille, ce qui permet à la tension de creux de s’approcher, d’effleurer la tension de grille V TH du transistor en limite de conduction de canal, comme illustré en figures 2A et 2B ; sur ces figures, on a représenté l’évolution de V GS ( FIG. 2 ; sur cette figure, SMU signifie « source measurement unit », ou unité de mesure de la source) et de V DS ( FIG. 2 ) pour diverses valeurs de V DD , comprises entre 10 V et 20 V comme indiqué sur ces figures. Par conséquent, le creux sur la tension de grille apparaît comme un indicateur fiable, nouveau, peu bruité, correspondant à une image de V TH . La valeur de ce creux peut être définie comme étant la différence entre le niveau du plateau de Miller et la valeur minimum absolue du creux. On se placera dans de bonnes conditions pour mesurer ou estimer le creux sur la tension de grille avec, de préférence : - une commutation d’amorçage ralentie, par exemple d’environ 1000 fois, par rapport à un amorçage classique ; ceci peut être obtenu en utilisant une résistance R G de grille externe 1000 fois supérieure au cas nominal ; - un courant de charge nul lors de cet amorçage ; les figures 15A à 16 illustrent des réalisations de surveillance de l’état de santé d’un transistor au sein d’un convertisseur de puissance triphasé, et pour permettre une mesure à courant de charge nul . Les figures 15A-15B illustrent un amorçage ultra-slow simultané sur les 3 transistors low-side (15A) ou sur les 3 transistors high-side (15B) au sein d’un onduleur de puissance triphasé. Une telle stratégie de commande permet d’éviter la circulation de courants dans les transistors amorcés. La FIG. 16 illustre l’utilisation d’un capteur de courant 43 sur une phase d’un moteur pour synchroniser la mesure ultra-slow autour de l’annulation du courant de charge; - une tension d’alimentation du driver 12 (V DD1 en FIG. 17 ) réduite, par exemple inférieure ou égale à 10V ; alors qu’une tension nominale ou « normale » du driver 12, par exemple comprise entre 15V et 20V, est supérieure à cette valeur réduite. En effet, comme déjà expliqué ci-dessus, à tension d’alimentation V DD réduite, la valeur minimale du creux tend vers la valeur de seuil intrinsèque du transistor. Autrement dit, le creux, indicateur de l’état de santé, se rapproche alors de V TH et donc du phénomène physique de piégeage de charges ; cet indicateur devient alors d’autant plus pertinent. Mais cela requiert une alimentation V DD réglable, ce qui signifie l’utilisation de composants supplémentaires : l’implémentation en est donc plus complexe. À V DD nominal (≈ 20V ; dans ce cas, V DD n’est pas réduit), les variations de ce creux (représentées en fonction du temps en FIG. 3 sur laquelle la courbe I représente ces variations pour un transistor neuf, à oxyde sain et la courbe II pour un transistor stressé, à oxyde vieilli) suivent de manière relative les variations de V TH et donnent alors également une indication sur l’état de dégradation de la couche d’oxyde de grille. Des mises en œuvre analogiques de suivi du creux sur la tension de grille sont proposées ci-dessous. Une première mise en œuvre, à échantillonnage direct, est basée sur une dérivée de V GS : l’amplitude du plateau sur V GS sera amenée à augmenter dans le temps suivant l’état de piégeage de la couche d’oxyde mais sa dynamique globale restera inchangée, comme le montre la FIG. 3 , qui permet de comparer des formes d’ondes de V GS entre un composant neuf à oxyde sain (courbe I) et un composant stressé à oxyde vieilli (après stress de 24 heures à V GS = 35 V, courbe II). L’annulation de la dérivée de V GS apparaît donc comme un moyen pour détecter l’apparition du creux. La comparaison de cette dérivée à un seuil, de préférence réglable, permet de générer l’ordre de commande d’un échantillonneur bloqueur sur V GS . Cette méthode permet d’échantillonner et de mémoriser la valeur de V GS à l’instant où sa dérivée fait l’intersection avec un seuil. Un schéma d’un circuit ou dispositif 10 de mise en œuvre de cette solution est donné en FIG. 4 , sur laquelle : - des moyens 8 (isolateur de commande, optocoupleur) isolent les ordres de commande numériques du reste du circuit électronique; ces moyens 8 font l’interface ou la liaison entre les ordres de commande numériques et les composants électroniques du circuit ; ils fournissent le signal de commande d’amorçage « ultra slow »; le signal de commande pour activer ces moyens est envoyé par des moyens de contrôle numérique, par exemple un FPGA ; - des moyens 12 (ou buffer) commandent le transistor sous test 32 et permettent de l’amorcer lentement ; le signal de commande de grille est issu des moyens 12, passe par la résistance de grille externe 12’, le signal V GS qui sort de 12’ comporte des informations sur l’état de santé du transistor sous test ; - des moyens 34 formant amplificateur d’instrumentation (ces moyens 34 permettant de recopier et d’isoler le signal), qui permettent de lire, reconstruire et traiter V GS via une adaptation d’impédance ; en effet, sous une résistance de grille à si forte valeur (10kΩ) le moindre chemin de fuite de grille devient non-négligeable. Un simple pont diviseur de tension résistif pour capter V GS n’est donc pas envisageable ici du fait des fuites de courant à faible résistance totale d’un tel pont diviseur, et de sa sensibilité au bruit à forte résistance; - un étage 14 de calcul de la dérivée est ensuite appliqué à l’image de V GS obtenue en sortie des moyens 12 ; - un étage 16 de comparaison à un seuil permet de comparer la dérivée à un seuil prédéterminé ; - des moyens 18 formant bascule permettent de générer et de maintenir à un certain état un front de commande à partir du résultat de la comparaison du seuil et de la dérivée. La sortie des moyens 18, ainsi que les données de V GS obtenues en sortie des moyens 12, sont appliquées en entrée d’un échantillonneur – bloqueur 20. La ou les valeur(s) de V creux peut/peuvent ensuite : - être utilisée(s) comme indice d’évolution du vieillissement du transistor 32: - et/ou être numérisée(s) par un convertisseur analogique-numérique (CAN) pour être traitée(s) puis éventuellement stockée(s) dans un organe de commande numérique (de type FPGA par exemple) ; - être comparée(s) dans le temps pour suivre l’évolution de l’état de santé du transistor 32 testé. Des exemples de réalisation des divers moyens 12-23 sont donnés en figures 11 et 12 ainsi que plus bas, en lien avec ces figures 11 et 12. Une simulation à l’aide d’un logiciel «LTspice » utilisant des composants idéaux (qui proviennent directement de la librairie LTspice fournie avec le logiciel) a été réalisée. Les résultats de cette simulation sont illustrés en figures 5A et 5B. Un amorçage « Ultra-Slow » sous une très forte résistance de grille externe R G (par exemple 1000 fois supérieure à la résistance normale ou nominale, laquelle a une valeur en général autour de 10Ω), R 3 , R 4 (comme déjà expliqué ci-dessus) respectant la condition établie au préalable (facteur par exemple 1000 déjà mentionné ci-dessus), par exemple R G =10kΩ a été réalisé sur un banc d’essais. La courbe de charge de V GS (dont l’évolution temporelle est représentée en FIG. 5 ) est extraite de l’oscilloscope sous la forme d’un fichier de points, puis importée sur le logiciel de simulation en tant que profil de source de tension. La FIG. 5 représente l’évolution temporelle de la dérivée de V GS (dérivée obtenue en sortie de l’étage dérivateur 14). Comme on le voit sur les figures 5A et 5B, comparer la dérivée de V GS à un seuil de 0V entraîne un risque de faux déclenchement et de génération de fronts indésirables, notamment dans la zone de plateau. C’est pourquoi un seuil négatif de sécurité est choisi (par exemple : -0,6V). Il permet ainsi d’instaurer une marge de sécurité par rapport au seuil de 0V, donc d’éviter de faux déclenchements et d’obtenir des intersections franches avec la partie négative de la dérivée. Cette partie négative correspond au début du creux, dans la zone décroissante de V GS . La forme d’onde 21 en sortie de l’échantillonneur bloqueur 23 (EB) est représentée en figures 6A et 6B. Sa sortie effectue un maintien de valeur (autour du creux) lorsqu’il reçoit un front de commande sur son entrée d’horloge. Il apparaît donc que la sortie de l’échantillonneur bloqueur 23 est maintenue à une valeur de tension proche de celle du creux. Cette méthode "directe" a le mérite de reposer sur un nombre réduit de composants. Cependant, afin d’obtenir une mesure qui soit la plus fidèle possible, on cherche à ce que le front de commande de l’échantillonneur bloqueur apparaisse au minimum du creux. Cela est réalisable grâce à un réglage du seuil, et de la bande passante de l’étage dérivateur 14. Une autre mise en œuvre, à mémorisation du creux, repose sur une mémorisation automatique de la valeur minimale du creux. Elle est représentée en figures 7A – 9. La FIG. 7 représente schématiquement des moyens 22a de mémorisation du creux. Ces moyens comportent 2 diodes 221, 223 disposées inversées et en parallèle ainsi qu’une capacité 224 pour mémoriser la valeur du creux. Dans un premier temps ( FIG. 7 , FIG. 7 ), le signal représentatif de VGS charge la capacité 224, jusqu’à la fin du plateau de Miller. Dans un 2eme temps ( FIG. 7 , FIG. 7 ), la tension aux bornes de la capacité 224 diminue, ce qui correspond au creux qui suit le plateau de Miller. Enfin, dans un 3 e temps ( FIG. 7 , FIG. 7 ), la capacité 224 se recharge à travers la diode directe 221 lors de la remontée de VGS. En d’autres termes, les moyens 22a ne permettent pas de mémoriser correctement le creux car la capacité mémoire 224 C MEM se recharge à travers la diode directe 221 lors de la remontée de V GS . On utilise donc plutôt, comme illustré en FIG. 8 , des moyens 22 comportant des moyens formant un interrupteur 226 en amont de la diode directe 221 ; ces moyens 226 permettent d’ouvrir dynamiquement le circuit pour empêcher cette recharge indésirable de la capacité 224 C MEM et afin que la tension aux bornes cette dernière se maintienne (aux fuites près) à la valeur du creux. Comme on le comprend de la FIG. 7 , la commande de l’ouverture des moyens 226 intervient de préférence avant la zone 3 et tant que V GS > V CREUX . Comme indiqué en FIG. 9 , l’ordre d’ouverture de l’interrupteur sera généré par la bascule 18 de la chaîne de déclenchement. La FIG. 8 représente le contenu des moyens 22 formant le bloc de mémorisation du creux de la FIG. 9 . Les autres éléments de cette FIG. 9 ont déjà été décrits ci-dessus, la référence 32 désignant là- encore le transistor testé. Dans cette configuration, l’entrée de l’échantillonneur bloqueur 23 (EB) est à présent la tension de la capacité mémoire C MEM qui correspond à la valeur minimale du creux. En comparaison avec la solution "directe" décrite ci-dessus en lien avec la FIG. 4 , un étage de pré-traitement analogique est ajouté (pour la mémorisation de creux) et permet de mettre à disposition la valeur du creux en entrée de l’échantillonneur bloqueur 23. Une fois la valeur du creux mémorisée par C MEM , l’échantillonneur bloqueur 23 reçoit un front de blocage et leur sortie est maintenue à une valeur aussi proche que possible de la véritable valeur du creux. Les diodes 221, 223 utilisées dans l’étage de mémorisation du creux sont de préférence des diodes compensées par AOP (amplificateur opérationnel) pour s’affranchir de leur tension de seuil. Les résultats de simulation des figures 10A - 10C montrent que la tension de C MEM recopie correctement V GS et se maintient à la valeur du creux. Comme on le voit en FIG. 10 , l’ordre d’ouverture de l’interrupteur (pour éviter la remontée de V MEM ) est envoyé au début du creux. Un retard (voir FIG. 10 ) peut être introduit (de manière analogique, par exemple avec un circuit de retard de type RC, ou de manière numérique (bascules et organe de contrôle numérique) au niveau de l’organe de contrôle numérique) sur le même signal qui est envoyé sur le port de blocage de l’échantillonneur bloqueur 23 pour que V MEM ait le temps de diminuer à V CREUX . La FIG. 11 représente une réalisation analogique détaillée d’un circuit 10 de suivi analogique du creux sur V GS . La FIG. 12 représente une réalisation analogique détaillée d’un circuit 20 de suivi analogique du creux sur V GS ., avec mémorisation de la valeur du creux. Sur ces figures 11 et 12 : - les moyens 18 formant bascule permettent de générer le front de commande de l’échantillonneur bloqueur 23 ( FIG. 11 ), l’ordre de commande de l’interrupteur analogique du bloc 22 de mémorisation du creux ( FIG. 12 ) et le front de commande du signal « Sample_Ready » (figures 11, 12) à travers un isolateur 27 indiquant à un organe de contrôle numérique (par exemple un FPGA) qu’il peut démarrer l’acquisition de la valeur de creux extraite en sortie de chaîne ; - les chaînes d’extraction de la tension de creux sont illustrées avec un buffer 12 de commande de grille de MOSFET de puissance 32 à forte résistance de grille ; - une source 25 de courant (≈ 2mA), contrôlée et régulée, permet de réaliser un amorçage, afin de pouvoir mesurer précisément C GD , qui est proportionnelle à la durée du plateau ; - l’état des moyens 18 formant bascule est initialisé à partir du signal des moyens 8 d’amorçage Ultra-Slow ; - l’étage comparateur 16 de dérivée est doté de moyens d’hystérésis pour éviter de possibles rebonds ; - la référence 32 désigne un transistor sous test; - la référence 34 désigne un amplificateur disposé à l’entrée des moyens 14 formant comparateur. On décrit ci-dessous, en lien avec les figures 13A-14B, une mise en œuvre de la mesure de la tension de creux selon l’invention au sein d’une trame de commande à Modulation de Largeur d’Impulsion (MLI). A vide, avec un courant de charge nul, une mesure « Ultra-Slow » (selon l’invention) de la tension de creux sous forte résistance de grille peut être effectuée ponctuellement au sein d’une trame MLI lors d’une commutation active d’amorçage à fort rapport cyclique pour s’accorder suffisamment de temps pour la charge ralentie de V GS et la mesure du creux. L’exemple d’une mesure Ultra-Slow sur composant high-side est donné en figures 13A. Pour effectuer une mesure sur composant low-side ( FIG. 13 ), on attend une demi-période de modulation pour que le rapport cyclique du « low-side » soit maximal. Afin de minimiser la durée de la mesure et de limiter l’impact sur la trame de commande MLI, une mesure à résistances de grille commutées est présentée en figures 14A-14B. Avec cette méthode, seule la zone d’intérêt de plateau et de creux est ralentie et allongée pour faciliter la mesure et l’extraction, et également pour augmenter le rapport signal sur bruit de cette zone. Une telle commutation « Ultra-Slow » (selon l’invention), dite condensée, permet de réaliser une mesure du creux au sein même d'une période de découpage (par exemple, si la fréquence de découpage f DEC = 20kHz, alors la période T DEC = 50µs, la mesure pouvant être faite au maximum en 20µs, voir figures 6A- 7C). Les figures 15A, 15B et 16, commentées ci-dessous, illustrent des réalisations de la surveillance de l’état de santé au sein d’un convertisseur de puissance triphasé, permettant une mesure à courant de charge nul. On présente, en lien avec les figures 15A – 15B, une application d’une mesure selon l’invention à la commande de mode commun sur onduleur triphasé (à vitesse nulle). Une commutation d’amorçage selon l’invention (dite « Ultra-Slow ») est réalisée simultanément sur les 3 MOSFET « low-side » 42 2 , 42 4 , 42 6 ( FIG. 15 ) puis sur les 3 MOSFET 42 1 , 42 3 , 42 5 « high-side » ( FIG. 15 ). Cela permet de réaliser les commutations d’amorçage sans courant de charge qui perturberait la mesure du creux. Cela permet également d’obtenir une information sur l’état de santé de 3 MOSFETs en même temps. Plus précisément, lorsqu'un moteur 40 est connecté à un onduleur 42 (comportant les transistors 42 1 -42 6 ), on peut produire l'annulation du courant dans les phases du moteur de manière à se ramener au cas expliqué ci-dessus en lien avec les figures 13A - 14B. Pour cela, une commande homopolaire (ou de mode commun) est appliquée sur les transistors 42 1 -42 6 de manière à annuler toutes les tensions composées aux bornes du moteur 40 et à tendre vers un courant nul dans les phases. Préalablement le moteur a été mis à vitesse nulle. Dès que les courants sont annulés, une procédure identique ou similaire à celle expliquée ci-dessus en lien avec les figures 13A - 14B peut être mise en œuvre ; on applique alors un dispositif tel que décrit ci-dessus, par exemple en lien avec les figures 11 ou 12, à chacun des transistors 42 1 -42 6 . La FIG. 16 montre une application d’une surveillance selon l’invention à une commutation « Ultra-Slow » autour du zéro de courant de charge : dans le cas d'un moteur 40 lancé et en présence de courants dans les phases, il est possible d'opérer la commutation « Ultra-Slow » comme décrite ci-dessus en synchronisant cette procédure au passage par zéro du courant : une mesure selon l’invention (dite « ultra-Slow ») est synchronisée avec un capteur 43 de courant. La FIG. 19 représente une mise en œuvre de la synchronisation d’une mesure selon l’invention, telle que décrite ci-dessus, avec un tel capteur 43 de courant. Le signal provenant de ce dernier est comparé à un seuil par des moyens 45 de comparaison, puis un front de commande est généré par des moyens 47 et envoyé vers des moyens 49 de contrôle numérique. Les autres composants 8, 12 de cette figure ont déjà été décrits ci-dessus, de même que la chaîne de mesure 10 ( FIG. 11 ) ou 20 ( FIG. 12 ). La référence 32 désigne encore le transistor sous test. Dispositif de suivi de l’état de santé d’un transistor (32) MOSFET de puissance comportant : - des premiers moyens (8, 12) pour appliquer à un transistor MOSFET de puissance une tension (V GS ) d’amorçage, ces moyens (8, 12) comportant au moins une résistance (R3, R4), formant résistance de grille externe, d’au moins 10kΩ ; - des moyens (12-22) pour mesurer le creux de la tension de grille (V GS ) qui suit le plateau de Miller. Dispositif selon la revendication 1, comportant un étage (14) pour détecter l’annulation de la dérivée de la tension de grille (V GS ). Dispositif selon la revendication 2, comportant un étage (16) de comparaison, pour comparer la valeur de la dérivée de V GS à une valeur seuil de comparaison. Dispositif selon la revendication 3, la valeur seuil de comparaison étant négative. Dispositif selon l’une des revendications 3 ou 4, l’étage (16) de comparaison comportant des moyens (161) formant hystérésis. Dispositif selon l’une des revendications 1 à 5, comportant des moyens (23, 22, 22a) pour mémoriser une valeur dudit creux. Dispositif selon la revendication 6, comportant au moins un échantillonneur– bloqueur (23) pour maintenir ladite valeur du creux. Dispositif selon l’une des revendications 6 ou 7, les moyens pour mémoriser une valeur minimum dudit creux comportant une capacité (224). Dispositif selon la revendication 8, les moyens pour mémoriser une valeur minimum dudit creux comportant des moyens (226) formant interrupteur. Dispositif selon l’une des revendications 1 à 9, comportant en outre des deuxièmes moyens (15) pour appliquer une tension à un transistor MOSFET (32) de puissance, ces moyens comportant au moins une résistance (R 1 , R 2 ) de faible valeur par rapport à ladite résistance formant résistance de grille externe (R 3 , R 4 ). Dispositif selon la revendication 10, comportant en outre des moyens de commande des premiers moyens (8, 12) et des deuxièmes moyens (15) à Modulation de Largeur d’Impulsion (MLI). Dispositif selon l’une des revendications 1 à 9, comportant en outre des moyens (45, 47, 49) de synchronisation avec un capteur (43) de courant. Procédé de surveillance de l’état de santé d’un transistor de puissance, par exemple de type MOSFET-SiC ou HEMT p-GaN ou d’un transistor de puissance de type MOSFET-Si, mettant en œuvre un dispositif selon l’une des revendications précédentes. Convertisseur ou module de puissance comportant plusieurs transistors de puissance (42 1 -42 6 ) et au moins un dispositif selon l’une des revendications 1 à 12 couplé à au moins un des transistors. Aéronef comprenant au moins un convertisseur ou module de puissance selon la revendication 14.