Brevet FR3161992A1 — publié le 20251107

Circuit limiteur de tension, comprenant une première borne (BE1) apte à recevoir une première tension d’alimentation (V1) issue d’une première tension initiale par l’intermédiaire d’un premier chemin au moins inductif, une deuxième borne (BE2) apte à recevoir une deuxième tension d’alimentation (V2) issue d’une deuxième tension initiale par l’intermédiaire d’un deuxième chemin au moins inductif, la différence de tension entre les deux bornes étant susceptible de présenter une surtension, un premier transistor MOS (TR1) ayant un drain et une source respectivement connectés aux deux bornes et des moyens de commande (MCM), déclenchables par la surtension elle-même et configurés pour faire passer automatiquement le premier transistor MOS dans un état passant lorsque la surtension atteint une première valeur et pour limiter la surtension à une deuxième valeur supérieure à la première valeur. Figure pour l’abrégé : Figure 3 CIRCUIT ET PROCEDE DE LIMITATION DE SURTENSION, EN PARTICULIER POUR UNE ALIMENTATION A DECOUPAGE L’invention concerne les circuits intégrés, notamment ceux incorporant une alimentation à découpage et disposés dans un boîtier, et plus particulièrement, la limitation d’une surtension lors du fonctionnement de l’alimentation à découpage. Un dispositif d’alimentation à découpage, par exemple du type abaisseur de tension (« buck converter » en langue anglaise) est bien connu de l’homme du métier. Un exemple de réalisation d’un tel dispositif d’alimentation à découpage de l’art antérieur est illustré schématiquement sur la FIG. 1 . Ce dispositif d’alimentation à découpage ALMD comporte un couple de transistors MOS T10, T20, commutables sur commande à partir d’un moyen de contrôle classique PWMCTR, par exemple du type à modulation de largeur d’impulsion (« PWM : Pulse With Modulation » en langue anglaise). Le transistor T10 peut être un transistor PMOS tandis que le transistor T20 peut être un transistor NMOS. En variante, les deux transistors T10 et T20 peuvent être deux transistors NMOS. Le dispositif d’alimentation à découpage ALMD comporte une première entrée d’alimentation PD1 et une deuxième entrée d’alimentation PD2. Lorsque le couple de transistors T10 T20 est intégré au sein d’un circuit intégré IC, une première plage de contact (« pad » en langue anglaise) PD1 du circuit intégré forme la première entrée d’alimentation, et une deuxième plage de contact PD2 forme la deuxième entrée d’alimentation. Une troisième plage de contact PD3 est connectée au nœud commun ND des deux transistors T10 et T20. Le circuit intégré IC est typiquement incorporé dans un boîtier BT. Et, les différentes plages de contact du circuit intégré sont classiquement reliées aux broches du boîtier par des moyens de liaison, comportant par exemple des fils de liaison soudés (« Wire bonding ») et une structure métallique qui permet de véhiculer les signaux entre le circuit intégré et l’extérieur, cette structure métallique étant connue par l’homme du métier sous l’acronyme anglosaxon de « lead frame ». Ces moyens de liaison entre les plages de contact du circuit intégré et les broches du boîtier sont résistifs mais également inductifs. Ainsi, dans l’exemple de la FIG. 1 , le moyen de liaison entre la première plage de contact PD1 et la première broche PIN1 du boîtier est illustré par un élément inductif parasite LB1. Le moyen de liaison entre la deuxième plage de contact PD2 et la deuxième broche PIN2 du boîtier BT est matérialisé par un élément inductif parasite LB2. Le moyen de liaison entre la troisième plage de contact PD3 et la troisième broche PIN3 du boîtier BT est matérialisé par un élément inductif parasite LB3. La première broche PIN1 du boîtier est destinée à recevoir une première tension dite « initiale » V1i, par exemple une tension d’alimentation Vdd ayant une valeur nominale de 3 volts. Une première tension V1, issue de cette première tension initiale V1i est présente sur la première plage de contact PD1. La ‘deuxième broche PIN2 du boîtier BT est destinée à recevoir une deuxième tension dite « initiale » V2i, par exemple la masse GND. Une deuxième tension V2, issue de cette deuxième tension initiale V2i est présente sur la deuxième plage de contact PD2. Le dispositif d’alimentation à découpage ALMD comporte également un élément inductif externe au boîtier BT, référencé LOUT. Une première borne de cet élément inductif externe LOUT est connectée à la troisième broche PIN3 et l’autre borne de cet élément inductif externe forme une sortie d’alimentation BS du dispositif d’alimentation à découpage ALMD, destinée à délivrer une tension de sortie Vc, par exemple de l’ordre de 1 volt. Le dispositif d’alimentation à découpage ALMD comporte également un condensateur de sortie COUT connecté entre la sortie d’alimentation BS et la deuxième broche PIN2 du boîtier BT, en l’espèce la masse. Le fonctionnement d’un tel dispositif ALMD est classique et bien connu de l’homme du métier. La première tension initiale V1i est par exemple égale à 3 volts et le dispositif ALMD délivre une tension de sortie Vc de l’ordre de 1 volt. A cet égard, les transistors T10 et T20 sont successivement passants et bloqués en fonction de la commande délivrée par les moyens de commande de PWMCTR. Les boîtiers peuvent être de différents types (BGA, QFP,…). Parmi ces boîtiers, certains peuvent présenter des dimensions relativement importantes. Les fils de liaison et les structures métalliques qui véhiculent les signaux et les alimentations entre les plages de contact de la puce et les broches du boîtier peuvent avoir une longueur de 2 à 20mm. Ils présentent alors une inductance parasite qui peut être comprise entre 2 et 20 nH. Lorsqu’en fonctionnement, le transistor T10 passe de l’état « ON » à l’état « OFF », le courant d’alimentation présente une transition très rapide pour atteindre la valeur nulle, la durée de cette transition étant très courte, typiquement de l’ordre de la nanoseconde. Durant cette très courte période, une surtension se produit aux bornes des moyens de liaison présentant une inductance parasite. La tension d’alimentation externe entre les broches PINi du boîtier est classiquement bien découplée par des condensateurs de découplage externes (non représentés sur la FIG. 1 ). Par contre, la tension d’alimentation interne entre les plages de contact PDi du circuit intégré voit une surtension qui stresse le transistor T10. Ces pics de tension dus aux inductances parasites du boîtier impactent la fiabilité du dispositif d’alimentation à découpage. En effet, les transistors MOS, conçus pour fonctionner typiquement sous 3 volts, vont voir transitoirement de très hautes tensions causant une dégradation accélérée. La dégradation augmente la résistance à l’état passant du transistor MOS ce qui impacte l’efficacité de l’alimentation à découpage. En outre, dans certains cas, ces pics de tensions peuvent causer des cassures dans les oxides de grilles conduisant à des défauts permanents du circuit intégré. Enfin, dans cet art antérieur, un condensateur de découplage est présent entre les plages de contact PD1 et PD2. Ce condensateur de couplage n’est pas représenté sur la FIG. 1 pour des raisons de simplification et de clarté de la figure. Lorsque le transistor T10 est dans un état OFF, ce condensateur de découplage forme avec l’élément inductif parasite LB1, un circuit résonant ayant un facteur de qualité élevé car l’énergie est évacuée par la faible résistance de cet élément parasite LB1. Les oscillations de ce circuit sont alors responsables d’une émission électromagnétique créant de ce fait des interférences électromagnétiques (habituellement désignées par l’homme du métier sous l’acronyme anglosaxon « EMI »). Il existe donc un besoin de proposer une solution alternative au problème de la fiabilité des dispositifs d’alimentation à découpage résultant des surtensions mentionnées ci-avant. Selon un mode de réalisation, au lieu d’utiliser une solution à base de condensateurs de découplage entrainant une augmentation de l’encombrement sur silicium, il est proposé de remplacer ces condensateurs de découplage par un circuit actif limiteur de tension automatiquement activé en cas de surtension trop importante sur la tension d’alimentation. Selon un mode de réalisation, il est également proposé un tel circuit limiteur de tension présentant un encombrement sur silicium bien moindre comparé aux solutions de l’art antérieur utilisant des condensateurs de découplage. Selon encore un mode de réalisation, il est proposé un tel circuit limiteur de tension qui permette de réduire les interférences électromagnétiques. Le circuit limiteur de tension proposé peut être utilisé notamment pour des dispositifs d’alimentation à découpage, en particulier mais non limitativement ceux du type abaisseur de tension, mais encore pour tout dispositif pour lequel il se produit une surtension issue d’une tension d’alimentation initiale à travers un chemin inductif. Selon un aspect, il est ainsi proposé un circuit limiteur de tension comprenant une première borne apte à recevoir une première tension d’alimentation issue d’une première tension initiale, par exemple une tension d’alimentation ayant une valeur nominale égale à 3 volts, par l’intermédiaire d’un premier chemin au moins inductif, par exemple mais non nécessairement par l’intermédiaire de moyens de liaison inductifs présents au sein d’un boîtier de circuit intégré. Ce circuit limiteur de tension comporte également une deuxième borne apte à recevoir une deuxième tension d’alimentation issue d’une deuxième tension initiale, par exemple la masse, par l’intermédiaire d’un deuxième chemin au moins inductif, par exemple là encore un moyen de liaison inductif d’un boîtier de circuit intégré. La différence de tension entre les deux bornes est susceptible de présenter une surtension. Le circuit limiteur de tension comporte également un premier transistor MOS, préférentiellement un transistor PMOS bien que ce premier transistor puisse être également un transistor MOS. Ce premier transistor MOS a un drain et une source respectivement connectés aux deux bornes du circuit limiteur de tension. Le circuit limiteur de tension comporte également des moyens de commande déclenchables par la surtension elle-même et configurés pour faire passer automatiquement le premier transistor MOS dans un état passant lorsque la surtension atteint une première valeur et pour limiter la surtension à une deuxième valeur supérieure à la première valeur. L’utilisation d’un transistor MOS pour limiter la surtension est particulièrement avantageuse notamment en termes de surface sur le silicium. Par ailleurs, ce premier transistor passe dans un état passant dès que la valeur de la surtension atteint un seuil se traduisant par une tension grille/source de ce premier transistor, supérieure à la tension de seuil du transistor. La valeur du courant traversant ce transistor est alors faible. Et lorsque la surtension augmente, le transistor devient de plus en plus passant avec un courant augmentant jusqu’à absorber un pourcentage du courant de charge et limiter alors la surtension à une deuxième valeur. En effet, il y a une interaction entre la résistance du transistor à l’état passant et la surtension. Et, c’est la surtension elle-même qui va déclencher le passage dans l’état passant du transistor. Il n’y a donc pas besoin de prévoir des moyens de commande séparés pour faire déclencher le circuit limiteur de tension. Selon un mode de réalisation, les moyens de commande comportent une première résistance connectée entre la grille du premier transistor et la deuxième borne, un diviseur capacitif connecté entre le premier transistor et la première borne, et la résistance du premier transistor dans son état passant. Le diviseur capacitif comporte par exemple un condensateur de couplage connecté entre la première borne et la grille du premier transistor ainsi que le condensateur grille/source du premier transistor. La première résistance permet, en statique, de tirer la grille du premier transistor à la masse. L’utilisation d’un diviseur capacitif est particulièrement avantageuse pour déclencher le passage dans l’état passant du premier transistor car cela permet d’effectuer ce déclenchement de façon très rapide lorsque la surtension entre les deux bornes apparaît. Par ailleurs le caractère résistif du circuit limiteur de tension forme avec le premier chemin inductif, un circuit RL qui amortit tout régime oscillatoire et évite les émissions EMI qui étaient présentes dans l’art antérieur en raison de la présence du circuit résonant formé par le condensateur de découplage entre les plages de contact PD1 et PD2 et l’élément inductif parasite LB1 de la FIG. 1 . La résistance du premier transistor dans son état passant a avantageusement une valeur choisie pour limiter à une valeur limite la valeur du courant traversant le premier transistor dans son état passant. Par ailleurs, le condensateur de couplage peut comporter par exemple un seul condensateur connecté entre la première borne et la grille du premier transistor MOS ou bien plusieurs (par exemple deux) condensateurs connectés en parallèle entre la première borne et la grille du premier transistor MOS. Selon un mode de réalisation avantageux, le circuit limiteur de tension comprend en outre : un deuxième transistor MOS cascodé avec le premier transistor MOS et connecté à la première borne, une deuxième résistance connectée entre la grille du deuxième transistor et la première borne, un deuxième condensateur connecté entre la grille du deuxième transistor et la première borne. Le deuxième transistor permet de réduire la tension drain/source du premier transistor afin de minimiser, voire de supprimer le risque de « snap back » (phénomène bien connu de l’homme du métier se caractérisant notamment par une augmentation du courant de substrat) ce qui pourrait compromettre la fiabilité du circuit. La deuxième résistance permet, en statique, de tirer la grille du deuxième transistor MOS à la tension d’alimentation. Enfin, Lorsque le premier transistor commence à conduire, la tension sur le drain commun au premier transistor et au deuxième transistor va baisser et va faire baisser la tension de grille du deuxième transistor par le couplage du condensateur grille/drain de ce deuxième transistor. Le rôle du deuxième condensateur est de contrebalancer cet effet pour garder la tension de grille du deuxième transistor constante. Selon un autre aspect, il est proposé un dispositif d’alimentation à découpage, par exemple mais non limitativement du type abaisseur de tension. Ce dispositif d’alimentation à découpage comprend : un ensemble comportant le circuit limiteur de tension tel que défini ci-avant ayant sa première borne formant une première entrée d’alimentation du dispositif et sa deuxième borne formant une deuxième entrée d’alimentation du dispositif. Ledit ensemble comporte également un couple de transistors MOS, commutables sur commande, connectés entre la première borne et la deuxième borne du circuit limiteur de tension et ayant un nœud commun. Le dispositif d’alimentation à découpage comporte également une sortie d’alimentation ainsi qu’un élément inductif connecté entre le nœud commun du couple de transistors MOS et la sortie d’alimentation, et un condensateur de sortie connecté entre la sortie d’alimentation et la deuxième entrée d’alimentation. Selon un mode de réalisation, la sortie d’alimentation est destinée à être connectée à une charge et la résistance du premier transistor du circuit limiteur de tension dans son état passant a une valeur choisie pour limiter la valeur du courant traversant le premier transistor dans son état passant à un pourcentage choisi, par exemple 50%, du courant destiné à traverser ladite charge. Selon un autre aspect, il est proposé une unité de traitement comprenant ledit ensemble du circuit d’alimentation à découpage tel que défini ci-avant et un module de cette unité de traitement formant ladite charge et destiné à être alimenté par une tension de sortie délivrée sur la sortie d’alimentation du dispositif d’alimentation à découpage. Cette unité de traitement est par exemple un microcontrôleur et dans ce cas ledit module comporte un cœur numérique du microcontrôleur. Selon un autre aspect, il est proposé un circuit intégré comprenant l’unité de traitement telle que définie ci-avant, ce circuit intégré possédant par ailleurs : une première plage de contact connectée à la première entrée d’alimentation, une deuxième plage de contact connectée à la deuxième entrée d’alimentation, une troisième plage de contact connectée au nœud commun du couple de transistors du dispositif d’alimentation à découpage. Selon encore un autre aspect, il est proposé un boîtier contenant le circuit intégré tel que défini ci-avant, ce boîtier possédant : une première broche connectée à la première plage de contact par des premiers moyens de liaison formant le premier chemin au moins inductif et apte à recevoir la première tension initiale, par exemple une tension d’alimentation nominale de 3 volts, une deuxième broche connectée à la deuxième plage de contact par des deuxièmes moyens de liaison formant le deuxième chemin au moins inductif et apte à recevoir la deuxième tension initiale, par exemple la masse, une troisième broche connectée à la troisième plage de contact par des troisièmes moyens de liaison au moins inductifs et apte à être connectée à l’élément inductif. Selon encore un autre aspect, il est proposé un support, par exemple une carte de circuit imprimé, comportant le boîtier tel que défini ci-avant ainsi que l’élément inductif du dispositif d’alimentation à découpage tel que défini ci-avant, connecté à la troisième broche du boîtier, l’élément inductif du dispositif d’alimentation à découpage étant par ailleurs connecté au module de l’unité de traitement telle que définie ci-avant, par exemple le cœur numérique du microcontrôleur. Selon encore un autre aspect, il est proposé un procédé de limitation d’une surtension apparaissant entre une première borne recevant une première tension d’alimentation issue d’une première tension initiale par l’intermédiaire d’un premier chemin au moins inductif, et une deuxième borne recevant une deuxième tension d’alimentation issue d’une deuxième tension initiale par l’intermédiaire d’un deuxième chemin au moins inductif. Ce procédé comprend une connexion d’un premier transistor MOS entre les deux bornes et un passage du premier transistor MOS dans un état passant lorsque la surtension atteint une première valeur seuil, ce passage étant automatiquement déclenché par la surtension elle-même, et, le premier transistor étant passant, une limitation de la surtension à une deuxième valeur supérieure à la première valeur. Selon encore un autre aspect, il est proposé une application du procédé tel que défini ci-avant pour limiter une surtension apparaissant entre deux entrées d’alimentation d’un dispositif d’alimentation à découpage respectivement connectées à la première borne et à la deuxième borne, les deux entrées d’alimentation étant connectées aux deux chemins au moins inductifs recevant respectivement les deux tensions initiales. D’autres avantages et caractéristiques de l’invention apparaîtront à l’examen de la description détaillée de mode de réalisation et de mise en œuvre, nullement limitatifs, et des dessins annexés sur lesquels : FIG. 1 déjà décrite illustre un art antérieur; FIG. 2 ; FIG. 3 FIG. 4 ; FIG. 5 illustrent schématiquement des modes de mise en œuvre et de réalisation de l’invention ; et FIG. 6 illustre un art antérieur ; La FIG. 2 illustre schématiquement un mode de réalisation de l’invention. Les éléments analogues ou ayant des fonctions analogues à ceux de la FIG. 1 portent les mêmes références que celles de ces éléments de la FIG. 1 et ne seront pas décrits à nouveau. Seules les différences entre la FIG. 2 et la FIG. 1 vont maintenant être décrites. Le boîtier BT contient le circuit intégré IC qui comporte dans ce mode de réalisation un microcontrôleur MCTRL possédant un cœur numérique DGC. Le boîtier BT ainsi que l’élément inductif LOUT et le condensateur de sortie COUT du dispositif d’alimentation à découpage ALMD sont disposés sur un support SP, typiquement une carte de circuit imprimé. Le cœur numérique DGC est connecté à la sortie d’alimentation BS du dispositif d’alimentation à découpage ALMD afin d’être alimenté par la tension Vc, typiquement une tension de 1 volt. Le circuit intégré IC comporte également un circuit limiteur de tension CLM possédant une première borne BE1 connectée à la première plage de contact PD1 et une deuxième borne BE2 connectée à la deuxième plage de contact PD2 de façon à recevoir respectivement la première tension V1 et la deuxième tension V2. Comme il a été expliqué ci-avant, la première tension V1 est issue d’une première tension initiale V1i, typiquement une tension d’alimentation VDD ayant une valeur nominale de 3 volts tandis que la deuxième tension V2 est issue de la deuxième tension initiale V2i, typiquement 0 volt (la masse). Comme expliqué ci-avant, lors du fonctionnement du dispositif d’alimentation à découpage, une surtension est susceptible d’apparaître entre les deux bornes BE1 et BE2. Si l’on se réfère maintenant plus particulièrement à la FIG. 3 , on voit que ce circuit limiteur de tension CLM comporte un premier transistor MOS TR1, par exemple un transistor NMOS dont la source S est reliée à la deuxième plage de contact PD2 et dont la grille G est également reliée à cette deuxième plage de contact PD2 par une première résistance R1. Le circuit limiteur de tension CLM comporte des moyens de commande MCM, déclenchables par la surtension elle-même et configurés pour faire passer automatiquement le premier transistor MOS dans un état passant lorsque la surtension atteint une première valeur et pour limiter la surtension à une deuxième valeur supérieure à la première valeur Le circuit CLM comporte un condensateur de couplage CC comportant dans cet exemple deux condensateurs C10 et C11 connectés en parallèle entre la première borne BE1 et la grille G du premier transistor TR1. Le condensateur de couplage CC forme avec le condensateur grille/source C GS du premier transistor TR1 un diviseur capacitif. Le substrat du premier transistor TR1 est également relié à la deuxième borne BE2. Les moyens de commande MCM comportent la première résistance R1, le diviseur capacitif et la résistance R ON du premier transistor TR1 dans son état passant Le circuit CLM comporte également un deuxième transistor TR2, ici un transistor NMOS, dont le substrat est également connecté à la deuxième borne BE2. Ce deuxième transistor TR2 est connecté entre la première borne BE1 et le drain du transistor TR1 selon un montage cascode. Sa grille est d’une part connectée à la première borne BE1 par une deuxième résistance R2 ainsi que par un deuxième condensateur C2. On se réfère maintenant plus particulièrement à la FIG. 4 pour décrire le fonctionnement du circuit limiteur de tension CLM. Il se produit une surtension entre les bornes BE1 et BE2 du circuit limiteur de tension lorsque le transistor T10 du dispositif d’alimentation à découpage passe de l’état passant (ON) à l’état bloqué (OFF). Lors de l’apparition d’une surtension (étape S40 FIG. 4 ) le premier transistor TR1 reste bloqué jusqu’à ce que la surtension devienne supérieure ou égale à une première valeur TH1 (étape S41). Cette première valeur TH1 correspond, compte tenu de la valeur du pont diviseur capacitif formé par le condensateur de couplage CC et le condensateur grille source du premier transistor TR1, à une tension grille/source de ce transistor TR1 supérieure ou égale à la tension de seuil de ce transistor. Dans ce cas, le premier transistor TR1 devient passant (étape S42). La valeur du courant I ON traversant le condensateur TR1 à l’état passant est cependant faible. Et, lorsque la surtension augmente, le transistor devient de plus en plus passant avec un courant I ON augmentant jusqu’à absorber, compte tenu d’une valeur choisie pour la résistance R ON du premier transistor, un pourcentage choisi du courant traversant la charge présente sur la borne de sortie BS, en l’espèce le cœur numérique DGC du microcontrôleur MCTRL. Compte tenu de l’interaction mutuelle entre la résistance R ON et la valeur de la surtension, celle-ci se limite alors à une deuxième valeur TH2 (étape S43). Bien entendu, l’apparition de cette surtension entre la tension V1 présente à la borne BE1 et la tension V2 présente à la borne BE2, n’est que transitoire et elle disparait au bout d’un certain temps de l’ordre de quelques nanosecondes, typiquement de l’ordre de 2 nanosecondes, après que le transistor PMOS T10 soit devenu bloqué. Le deuxième transistor TR2 permet de réduire la tension drain/source du premier transistor TR1 pour éviter tout risque de snap back qui pourrait compromettre la fiabilité du système. L’utilisation d’un diviseur capacitif pour contribuer à faire passer le premier transistor TR1 dans son état passant est particulièrement avantageux car il permet un déclenchement très rapide de l’ordre de la nanoseconde, lorsque la différence de tension V1-V2 subit une surtension. Par ailleurs, le deuxième condensateur C2 permet de conserver la tension de cascode sensiblement constante lorsque la limitation de tension est activée. La FIG. 5 montre un exemple d’évolution de la tension V1 et de la tension V2 respectivement aux bornes BE1 et BE2 du circuit limiteur de tension CLM lorsque le transistor T10 passe de l’état ON à l’état OFF. Cette évolution est obtenue pour des composants du circuit CLM ayant les caractéristiques suivantes : condensateur C10 : 7,6 pF, condensateur C11 : 7,6 pF, résistance R1 : 11,5 kiloohms, résistance R2 : 11,5 kiloohms, condensateur C2 : 4,75 pF, premier transistor TR1 : C GS : 4,75 pf ; R ON : 5 ohms, deuxième transistor TR2 : C GS : 4,75 pf ; R ON : 7 ohms. Le transistor TR1 devient passant dès lors que sa tension grille-source devient supérieure ou égale à sa tension de seuil qui est ici égale à 0,6 volt. Compte tenu du diviseur capacitif qui a ici un facteur de couplage de l’ordre de 80%, le transistor TR1 devient passant dès que la surtension (différence de tension V1-V2) atteint la première valeur TH1 égale à 0,75 volts. A ce seuil de conduction, la résistance RON du transistor TR1 est élevée et atteindra la valeur de 5 ohms à la valeur maximale de la surtension limitée à TH2. Plus précisément, comme on le voit sur la FIG. 5 , la tension V1 monte jusqu’à 4,52 Volts tandis que la tension V2 descend jusqu’à -1,33 Volts conduisant à une surtension limitée à TH2 = 5,85 Volts. Le transistor TR1 absorbe alors 50% du courant circulant dans le cœur numérique du microcontrôleur. La première tension initiale V1i reste constante à 3 Volts tandis que la deuxième tension initiale V2i reste constante à 0 Volt (la masse). La surtension décroit ensuite jusqu’à ce que la tension V1 se stabilise à 3 Volts et la tension V2 à 0 Volt. Cette surtension transitoire se produit pendant un temps de 2 nanosecondes. La FIG. 6 illustre les mêmes évolutions de ces tensions mais avec un dispositif d’alimentation à découpage de l’art antérieur, c’est-à-dire sans circuit limiteur de tension. On voit alors que la surtension atteint une valeur maximale de l’ordre de 8 Volts ce qui est bien supérieur à la surtension maximale obtenue avec le circuit CLM selon l’invention ( FIG. 5 ). Circuit limiteur de tension, comprenant une première borne (BE1) apte à recevoir une première tension d’alimentation (V1) issue d’une première tension initiale (V1i) par l’intermédiaire d’un premier chemin au moins inductif (LB1), une deuxième borne (BE2) apte à recevoir une deuxième tension d’alimentation (V2) issue d’une deuxième tension initiale (V2i) par l’intermédiaire d’un deuxième chemin au moins inductif (LB2) , la différence de tension entre les deux bornes étant susceptible de présenter une surtension, un premier transistor MOS (TR1) ayant un drain et une source respectivement connectés aux deux bornes et des moyens de commande (MCM), déclenchables par la surtension elle-même et configurés pour faire passer automatiquement le premier transistor MOS dans un état passant lorsque la surtension atteint une première valeur et pour limiter la surtension à une deuxième valeur supérieure à la première valeur. Circuit selon la revendication 1, dans lequel les moyens de commande (MCM) comportent -une première résistance (R1) connectée entre la grille du premier transistor (TR1) et la deuxième borne (BE2), -un diviseur capacitif connecté entre le premier transistor et la première borne, et comportant un condensateur de couplage (CC) connecté entre la première borne et la grille du premier transistor ainsi que le condensateur grille/source (C GS ) du premier transistor (TR1), et -la résistance (R ON ) du premier transistor dans son état passant. Circuit selon la revendication 2, dans lequel la résistance (R ON ) du premier transistor dans son état passant a une valeur choisie pour limiter à une valeur limite la valeur du courant traversant le premier transistor dans son état passant. Circuit selon l’une des revendications précédentes, comprenant en outre un deuxième transistor MOS (TR2) cascodé avec le premier transistor MOS (TR1) et connecté à la première borne, une deuxième résistance connectée entre la grille du deuxième transistor et la première borne et un deuxième condensateur connecté entre la grille du deuxième transistor et la première borne. Dispositif d’alimentation à découpage, comprenant -un ensemble comportant le circuit limiteur de tension (CLM) selon l’une des revendications précédentes ayant sa première borne (BE1) formant une première entrée d’alimentation du dispositif et sa deuxième borne (BE2) formant une deuxième entrée d’alimentation du dispositif, et un couple de transistors MOS (T10, T20) commutables sur commande, connectés entre la première borne (BE1) et la deuxième borne (BE2) du circuit limiteur de tension (CLM) et ayant un nœud commun (ND), -une sortie d’alimentation (BS), -un élément inductif (LOUT) connecté entre le nœud commun et la sortie d’alimentation et un condensateur de sortie (COUT) connecté entre la sortie d’alimentation (BS) et la deuxième entrée d’alimentation (BE2). Dispositif selon la revendication 5, du type abaisseur de tension. Dispositif selon la revendication 5 ou 6, dans lequel la sortie d’alimentation (BS) est destinée à être connectée à une charge (DGC) et la résistance (R ON ) du premier transistor du circuit limiteur de tension dans son état passant a une valeur choisie pour limiter la valeur du courant (I ON )traversant le premier transistor dans son état passant à un pourcentage choisi du courant destiné à traverser ladite charge (DGC). Unité de traitement, comprenant ledit ensemble du dispositif d’alimentation à découpage (ALMD) selon l’une des revendications 5 à 7, et un module (DGC) de cette unité de traitement formant ladite charge et apte à être alimenté par une tension de sortie (Vc) délivrée sur la sortie d’alimentation (BS) du dispositif d’alimentation à découpage. Unité de traitement selon la revendication 8, formant un microcontrôleur (MCTRL), ledit module comportant un cœur numérique (DGC) du microcontrôleur. Circuit intégré (IC) comportant l’unité de traitement (MCTRL) selon la revendication 8 ou 9 et possédant -une première plage de contact (PD1) connectée à la première entrée d’alimentation (BE1), -une deuxième plage de contact (PD2) connectée à la deuxième entrée d’alimentation (BE2), et -une troisième plage de contact (PD3) connectée au nœud commun (ND) du couple de transistors. Boîtier (BT) contenant le circuit intégré (IC) selon la revendication 10, et possédant -une première broche (PIN1) connectée à la première plage de contact (PD1) par des premiers moyens de liaison (LB1) formant le premier chemin au moins inductif et apte à recevoir la première tension initiale (V1i), -une deuxième broche (PIN2) connectée à la deuxième plage de contact (PD2) par des deuxièmes moyens de liaison (LB2) formant le deuxième chemin au moins inductif et apte à recevoir la deuxième tension initiale (V2i), -une troisième broche (PIN3) connectée à la troisième plage de contact (PD3) par des troisièmes moyens de liaison au moins inductifs (LB3) et apte à être connectée à l’élément inductif (LOUT). Support (SP), comportant le boîtier (BT) selon la revendication 11 et l’élément inductif (LOUT) du dispositif d’alimentation à découpage (ALMD) selon l’une des revendications 5 à 7, connecté à la troisième broche du boîtier, l’élément inductif (LOUT) du dispositif d’alimentation à découpage étant connecté au module (DGC) de l’unité de traitement (MCTRL) selon la revendication 8 ou 9. Procédé de limitation d’une surtension apparaissant entre une première borne (BE1) recevant une première tension d’alimentation (V1) issue d’une première tension initiale (V1i) par l’intermédiaire d’un premier chemin au moins inductif (LB1), et une deuxième borne (BE2) recevant une deuxième tension d’alimentation (V2) issue d’une deuxième tension initiale (V2i) par l’intermédiaire d’un deuxième chemin au moins inductif (LB2), comprenant une connexion d’un premier transistor MOS (TR1) entre les deux bornes et un passage du premier transistor dans un étant passant lorsque la surtension atteint une première valeur (TH1), ce passage étant automatiquement déclenché par la surtension elle-même, et, le premier transistor étant passant, une limitation de la surtension à une deuxième valeur (TH2) supérieure à la première valeur. Application du procédé selon la revendication 13, pour limiter une surtension apparaissant entre deux entrées d’alimentation d’un dispositif d’alimentation à découpage (ALMD) respectivement connectées à la première borne et à la deuxième borne, les deux entrées d’alimentation étant connectées aux deux chemins au moins inductifs (LB1, LB2) recevant respectivement les deux tensions initiales (V1i, V2i).