Brevet FR3153934A1 — publié le 20250411

Transistor HEMT La présente description concerne un transistor HEMT comprenant : - une première couche semiconductrice (13) ; - une grille (15) disposée sur une première surface de la première couche semiconductrice (13) ; - une première couche de passivation (17) comprenant au moins une sous-couche d'un premier matériau diélectrique sur les côtés de la grille, la première couche de passivation s'étendant en outre sur une première partie de ladite surface de la première couche semiconductrice ; et - une deuxième couche de passivation (19), distincte de la première couche de passivation (19), comprenant au moins une sous-couche du même premier matériau diélectrique sur une deuxième partie de ladite surface de la première couche semiconductrice à côté de la première couche de passivation. Figure de l'abrégé : Fig. 1 Transistor HEMT La présente description concerne de façon générale le domaine des transistors et plus particulièrement le domaine des transistors à haute mobilité électronique également appelés HEMT. Les transistors HEMT reposent sur une hétérojonction à la surface de laquelle se forme un gaz d'électrons bidimensionnel, également appelé 2DEG. Il est nécessaire d'améliorer les transistors HEMT et leurs procédés de fabrication. Pour ce faire, un mode de réalisation prévoit : Un transistor HEMT comprenant : - une première couche semiconductrice ; - une grille disposée sur une première surface de la première couche semiconductrice ; - une première couche de passivation comprenant au moins une sous-couche constituée d'un premier matériau diélectrique sur les côtés de la grille, la première couche de passivation s'étendant en outre sur une première partie de ladite surface de la première couche semiconductrice ; et - une deuxième couche de passivation, distincte de la première couche de passivation, comprenant au moins une sous-couche constituée du même premier matériau diélectrique sur une deuxième partie de ladite surface de la première couche semiconductrice à côté de la première couche de passivation. Selon un mode de réalisation, le premier matériau diélectrique est du nitrure d'aluminium. Selon un mode de réalisation, la première couche semiconductrice est à base de nitrure de gallium, par exemple constituée de nitrure d'aluminium-gallium. Selon un mode de réalisation, le transistor comprend une métallisation de contact de source et une métallisation de contact de drain, respectivement disposées de part et d'autre de la grille. Selon un mode de réalisation, la première couche de passivation s'étend latéralement depuis la grille vers la métallisation de contact du drain, sur une partie seulement de la surface entre la grille et la métallisation de contact du drain, la première couche de passivation s'étendant en outre latéralement depuis la grille jusqu'à la métallisation de contact de la source. Selon un mode de réalisation, la deuxième couche de passivation s'étend latéralement depuis un bord de la première couche de passivation situé entre la grille et la métallisation de contact du drain, jusqu'à la métallisation de contact du drain. Selon un mode de réalisation, la première couche de passivation est recouverte d'une couche isolante, la deuxième couche de passivation recouvrant le côté de la couche isolante situé entre la grille et la métallisation de contact de drain et s'étendant sur une partie de la couche isolante en direction de la grille. Selon un mode de réalisation, la première couche de passivation comprend une première sous-couche et une deuxième sous-couche, la première sous-couche étant constituée du premier matériau diélectrique, la deuxième sous-couche étant constituée d'un deuxième matériau diélectrique différent du premier matériau diélectrique et la deuxième sous-couche recouvrant la face supérieure de la première sous-couche. Selon un mode de réalisation, le deuxième matériau diélectrique est l'alumine. Selon un mode de réalisation, le premier matériau diélectrique de la première couche de passivation et le premier matériau diélectrique de la deuxième couche de passivation ont des propriétés physiques différentes. Un autre mode de réalisation prévoit un procédé de fabrication d'un transistor HEMT, comprenant les étapes successives suivantes : a) la formation d'une première couche semiconductrice ; b) la formation d'une grille sur une première surface de la première couche semiconductrice ; c) la formation : d'une première couche de passivation comprenant au moins une sous-couche constituée d'un premier matériau diélectrique sur les côtés de la grille, la première couche de passivation s'étendant en outre sur une première partie de ladite surface de la première couche semiconductrice, et une deuxième couche de passivation, distincte de la première couche de passivation, comprenant au moins une sous-couche constituée du même premier matériau diélectrique sur une deuxième partie de ladite surface de la première couche semiconductrice à proximité de la première couche de passivation. Selon un mode de réalisation, au cours de l'étape c), la première couche de passivation est formée avant la deuxième couche de passivation, l'étape c) comprenant : - une étape de dépôt de la première couche de passivation ; - une étape de dépôt d'une couche isolante ; - une étape de gravure partielle de la première couche de passivation et de la couche isolante ; et - une étape de dépôt de la deuxième couche de passivation sur la face supérieure de la première couche semiconductrice et de la couche isolante. Selon un mode de réalisation, la première couche de passivation comprend une première sous-couche et une deuxième sous-couche, la première sous-couche étant constituée du premier matériau diélectrique, la deuxième sous-couche étant constituée d'un deuxième matériau diélectrique différent du premier matériau diélectrique et la deuxième sous-couche recouvrant la face supérieure de la première sous-couche, et l'étape c) comprend : - une étape de dépôt de la première sous-couche ; - une étape de dépôt de la deuxième sous-couche ; - une étape de dépôt d'une couche isolante ; - une étape de gravure partielle de la première couche de passivation et de la couche isolante ; et - une étape de dépôt de la deuxième couche de passivation sur la face supérieure de la première couche semiconductrice et de la couche isolante. Selon un mode de réalisation, au cours de l'étape c), la première et la deuxième couche de passivation sont revêtues au cours d'une étape de dépôt, l'étape c) étant précédée d'une étape de traitement thermique local. Selon un mode de réalisation, l'étape c) comprend successivement une étape de dépôt de la première couche de passivation et une étape de dépôt de la deuxième couche de passivation, la deuxième couche de passivation étant déposée par un procédé de dépôt différent du procédé de dépôt de la première couche de passivation. Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : La FIG. 1 est une vue en coupe transversale partielle simplifiée d'un exemple de transistor HEMT selon un premier mode de réalisation ; Les figures 2A, 2B, 2C, 2D, 2E, 2F, 2G, 2H, 2I et 2J sont des vues en coupe transversale illustrant des étapes d'un exemple de procédé de fabrication du transistor HEMT illustré à la FIG. 1 ; La FIG. 3 est une vue en coupe transversale partielle simplifiée d'un exemple de transistor HEMT selon un deuxième mode de réalisation ; La FIG. 4 est une vue en coupe transversale partielle simplifiée d'un exemple de transistor HEMT selon un troisième mode de réalisation ; et Les figures 5A, 5B et 5C sont des vues en coupe transversale illustrant des étapes d'un exemple de procédé de fabrication du transistor HEMT illustré à la FIG. 4 . De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques. Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. En particulier, les applications que les transistors HEMT décrits peuvent avoir ne sont pas détaillées, les réalisations étant compatibles avec les applications courantes des transistors HEMT. Le domaine des transistors HEMT, capables de supporter des tensions relativement élevées à l'état bloqué, par exemple des tensions de l'ordre de 100 à 650 volts, est plus particulièrement envisagé ici. Sauf précision contraire, lorsque l'on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans éléments intermédiaires autres que des conducteurs, et lorsque l'on fait référence à deux éléments reliés (en anglais "coupled") entre eux, cela signifie que ces deux éléments peuvent être connectés ou être reliés par l'intermédiaire d'un ou de plusieurs autres éléments. Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position absolue, tels que les termes "avant", "arrière", "haut", "bas", "gauche", "droite", etc., ou relative, tels que les termes "dessus", "dessous", "supérieur", "inférieur", etc., ou à des qualificatifs d'orientation, tels que les termes "horizontal", "vertical", etc., il est fait référence sauf précision contraire à l'orientation des figures. Sauf précision contraire, les expressions "environ", "approximativement", "sensiblement", et "de l'ordre de" signifient à 10 % près, de préférence à 5 % près. Aux fins de la présente invention, l'expression "mêmes matériaux" signifie que deux matériaux ont une composition chimique (ou stœchiométrie) respective contenant essentiellement les mêmes éléments chimiques principaux (ou composants). L'expression "élément chimique principal" signifie que l'élément a un pourcentage en poids supérieur à 40 % dans la composition chimique. En règle générale, le pourcentage en poids de chaque élément chimique principal dans les deux matériaux peut être (nominalement) différent. Par exemple, le pourcentage en poids réel d'un élément chimique principal peut varier dans une plage de +3 %/-3 %, de préférence de +2 %/-2 %, par rapport à la valeur nominale (par exemple, dans AlN, le pourcentage en poids nominal de Al et de N est de 50 %, alors que le pourcentage en poids réel peut varier dans une plage de 47 %-53 %). En outre, deux mêmes matériaux peuvent contenir des traces différentes d'éléments d'impureté (tels que le carbone, l'hydrogène et l'oxygène). Aux fins de la présente invention, on entend par "élément d'impureté" un élément présent dans la composition chimique avec un pourcentage en poids inférieur ou égal à 2 %, de préférence inférieur ou égal à 1 %. Généralement, le pourcentage en poids global des éléments d'impureté dans le matériau est inférieur ou égal à 5 %, de préférence inférieur ou égal à 3 %. La FIG. 1 est une vue en coupe transversale partielle simplifiée d'un exemple de transistor HEMT 110 selon un mode de réalisation. Le transistor HEMT 110 comprend une première couche semiconductrice 13, disposée sur une deuxième couche conductrice 23. La couche semiconductrice 13 est par exemple en contact, par sa surface inférieure, avec la surface supérieure de la couche conductrice 23. A titre d'exemple, l'empilement comprenant la couche semiconductrice 13 et la couche semiconductrice 23 repose sur un substrat 21. La couche semiconductrice 23 est par exemple en contact, par sa surface inférieure, avec la surface supérieure du substrat 21. L'interface entre la première couche semiconductrice 13 et la deuxième couche semiconductrice 23 définit une hétérojonction à la surface de laquelle se forme un gaz d'électrons bidimensionnel 2DEG également appelé canal d'électrons. Les couches semiconductrices 13 et 23 sont par exemple constituées de matériaux semiconducteurs de type III-V, par exemple à base de nitrure de gallium (GaN). La couche semiconductrice 13 est par exemple constituée de nitrure d'aluminium-gallium (AlGaN). La couche semiconductrice 23 est par exemple constituée de nitrure de gallium. À titre d'exemple, le substrat 21 comprend un matériau semiconducteur. Le substrat 21 est par exemple constitué de silicium ou de carbure de silicium. En variante, le substrat 21 est constitué de nitrure d'aluminium. Le substrat 21 comprend par exemple, sur sa face supérieure, une couche tampon, non détaillée dans les dessins, par exemple en nitrure de gallium. La couche tampon est par exemple en contact, par sa surface supérieure, avec la surface inférieure de la couche semiconductrice 23. Le substrat 21 peut être une composition complexe de différents matériaux semiconducteurs et isolants pour garantir une bonne qualité de la couche 23. Le substrat 21 peut être du silicium ou un substrat différent (saphir ou SiC) plus une séquence appropriée de couches AlN, AlGaN et GaN pour obtenir une couche 23 appropriée en termes de défauts, de contraintes, d'isolation avec la plaquette semiconductrice. Le transistor HEMT 110 comprend une grille 15 sur la surface supérieure de la couche semiconductrice 13. La grille 15 est par exemple en contact, par sa surface inférieure, avec la surface supérieure de la couche semiconductrice 13. La grille 15 est par exemple constituée d'un matériau semiconducteur, par exemple d'un matériau semiconducteur de type III-V, par exemple en nitrure de gallium, par exemple dopé de type P. A titre d'exemple, le transistor HEMT 110 comprend en outre une métallisation de contact de source 29 et une métallisation de contact de drain 31. Les métallisations de contact 29 et 31 sont par exemple à base de titane, de nitrure de titane et/ou d'un alliage d'aluminium et de cuivre. Les métallisations de contact de source et de drain 29 et 31 définissent par exemple chacune un contact ohmique avec la couche semiconductrice 23 ou avec la couche semiconductrice 13. Les métallisations de contact 29 et 31 sont par exemple situées sur le dessus et en contact avec la couche semiconductrice 23, de part et d'autre de la grille 15. En variante, les métallisations de contact 29 et 31 sont par exemple situées sur le dessus et en contact avec la couche semiconductrice 13, de part et d'autre de la grille 15. Le transistor HEMT 110 comprend en outre une première couche de passivation 17 constituée d'un premier matériau diélectrique, par exemple du nitrure d'aluminium, couvrant les côtés de la grille 15 et s'étendant sur une partie de la surface supérieure de la première couche semiconductrice 13. Dans l'exemple de la FIG. 1 , la couche de passivation 17 couvre également partiellement la surface supérieure de la grille 15, dans une partie périphérique de la grille 15 (près des côtés de la grille 15). Par exemple, la couche de passivation 17 est en contact, par sa surface inférieure, avec la surface supérieure de la couche semiconductrice 13. Dans le mode de réalisation de la FIG. 1 , la couche de passivation 17 couvre une partie seulement de la surface supérieure de la couche semiconductrice 13, située à côté de la grille 15, par exemple à la périphérie de la grille 15. Plus particulièrement, dans cet exemple, la couche de passivation 17 s'étend latéralement depuis la grille 15 vers la métallisation de contact de drain 31, sur une partie seulement de la surface entre la grille 15 et la métallisation de contact de drain 31. En d'autres termes, la couche de passivation 17 ne s'étend pas jusqu'à la métallisation de contact de drain 31. Dans cet exemple, la couche de passivation 17 s'étend latéralement depuis la grille 15 vers la métallisation de contact de source 29, sur une partie seulement de la surface entre la grille 15 et la métallisation de contact de source 29. En d'autres termes, la couche de passivation 17 ne s'étend pas jusqu'à la métallisation de contact de source 29. En variante (non représentée), la couche de passivation 17 s'étend latéralement depuis la grille 15 jusqu'à la métallisation de contact de source 29. Le transistor HEMT 110 comprend en outre une deuxième couche de passivation 19, distincte de la première couche de passivation 17, constituée par exemple du même premier matériau diélectrique que la première couche de passivation 17, par exemple du nitrure d'aluminium. Selon une variante, les première et deuxième couches de passivation peuvent également être constituées d'un autre matériau de nitrure ou d'oxyde. Dans un autre mode de réalisation non illustré, les première et deuxième couches de passivation peuvent être constituées d'alumine, d'oxyde d'hafnium et/ou d'alumine à base d'azote. Par exemple, le nitrure d'aluminium de la première couche de passivation 17 et de la deuxième couche de passivation 19 ont une composition chimique comprenant un pourcentage en poids d'aluminium égal à 50 % et un pourcentage en poids d'azote égal à 50 %. Alternativement, le nitrure d'aluminium de la première couche de passivation et le nitrure d'aluminium de la deuxième couche de passivation peuvent avoir une composition chimique comprenant un pourcentage en poids d'aluminium entre 47 % et 53 % et un pourcentage en poids complémentaire d'azote. Par exemple, la composition chimique du nitrure d'aluminium de la première couche de passivation est de 47 % d'aluminium et de 53 % de nitrure, et la composition chimique du nitrure d'aluminium de la deuxième couche de passivation est de 51 % d'aluminium et de 49 % de nitrure. Dans un mode de réalisation (non illustré), la composition chimique de l'un ou des deux nitrures d'aluminium de la première et de la deuxième couche de passivation peut contenir un pourcentage en poids d'élément d'impureté (par exemple, de l'hydrogène), par exemple égal à 1 %. La deuxième couche de passivation 19 est disposée sur une autre partie de la surface supérieure de la couche semiconductrice 13. A titre d'exemple, la couche de passivation 19 est en contact avec la surface supérieure de la première couche semiconductrice 13. Plus précisément, la couche de passivation 19 est formée à proximité de la couche de passivation 17 et couvre une partie de la couche semiconductrice 13 qui n'est pas couverte par la couche de passivation 17. Les couches de passivation 17 et 19 sont par exemple en contact par leurs côtés. Dans l'exemple illustré, la couche de passivation 19 s'étend latéralement depuis le bord de la couche de passivation 17 situé entre la grille 15 et la métallisation de contact de drain 31, jusqu'à la métallisation de contact de drain 31. Dans l'exemple illustré, la couche de passivation 19 s'étend également latéralement depuis le bord de la couche de passivation 17 située entre la grille 15 et la métallisation de contact de source 29, jusqu'à la métallisation de contact de source 29, sur le dessus et en contact avec la couche 13. Les couches de passivation 17 et 19 ont par exemple chacune une épaisseur comprise entre 2 nm et 20 nm, par exemple entre 5 nm et 10 nm. Les couches de passivation 17 et 19 ont par exemple sensiblement la même épaisseur. Les couches de passivation 17 et 19 peuvent également avoir des épaisseurs différentes en fonction des besoins de l'application. Dans un mode de réalisation non illustré, la grille est surmontée d'une couche conductrice intermédiaire facultative constituée d'un matériau métallique, par exemple à base de nitrure de titane. La couche métallique intermédiaire est par exemple en contact avec la grille. La couche métallique intermédiaire s'étend par exemple sur une partie centrale seulement de la surface supérieure de la grille, de sorte qu'une partie périphérique de la surface supérieure de la grille n'est pas recouverte d'une couche métallique. La couche de passivation 17 s'étend par exemple latéralement jusqu'à la couche métallique intermédiaire. En variante, la couche métallique intermédiaire recouvre entièrement la surface supérieure de la grille. La grille 15 est par exemple surmontée d'une métallisation de contact de grille 27 et est par exemple en contact direct avec celle-ci. A titre d'exemple, la métallisation de contact de grille 27 est à base de nitrure de titane et/ou d'un alliage d'aluminium et de cuivre. En présence d'une couche métallique intermédiaire (non représentée), la métallisation de contact de grille est par exemple en contact direct avec la couche métallique intermédiaire. Le transistor HEMT 110 comprend, par exemple, plusieurs niveaux de couches isolantes avec des métallisations formées à l'intérieur et au-dessus de celles-ci. A titre d'exemple, le transistor HEMT 110 comprend une première couche isolante 33 sur la surface supérieure de la couche de passivation 17 et en contact avec elle. Par exemple, la couche isolante 33 couvre toute la surface de la couche de passivation 17 et ne couvre pas la couche de passivation 19. La couche isolante 33 est par exemple auto-alignée avec la couche de passivation 17. La couche isolante 33 est par exemple ouverte en face d'une partie centrale de la grille 15 pour être traversée par la métallisation de contact de grille 27. La couche isolante 33 est par exemple constituée d'un matériau diélectrique, par exemple d'un oxyde, par exemple de dioxyde de silicium (SiO 2 ). A titre d'exemple, la couche de passivation 19 couvre le côté de la couche isolante 33 situé entre la grille 15 et la métallisation de contact de drain 31, et s'étend ensuite sur une partie de la couche isolante 33 en direction de la grille 15. Ainsi, à partir de la métallisation de contact de drain 31, la couche de passivation 19 couvre la partie de la surface supérieure de la couche semiconductrice 13 située entre la métallisation de contact de drain 31 et la couche de passivation 17, puis s'étend sur la couche isolante 33, de sorte qu'une partie de la couche de passivation 19 se trouve devant la couche de passivation 17 et en est séparée par la couche isolante 33. Dans l'exemple illustré, la couche de passivation 19 couvre également le côté de la couche isolante 33 situé entre la grille 15 et la métallisation de contact de source 29, et s'étend ensuite sur une partie de la couche isolante 33 en direction de la grille 15. Ainsi, à partir de la métallisation de contact de source 29, la couche de passivation 19 couvre la partie de la surface supérieure de la couche semiconductrice 13 située entre la métallisation de contact de source 29 et la couche de passivation 17, puis s'étend sur la couche isolante 33, de sorte qu'une partie de la couche de passivation 19 se trouve en face de la couche de passivation 17 et en soit séparée par la couche isolante 33. A titre d'exemple, la couche isolante 19 est déposée et conformée de sorte à être alignée avec la couche isolante 35 (décrite ci-dessous). A titre d'exemple, le transistor HEMT 110 comprend une deuxième couche isolante 35 sur la surface supérieure de la couche de passivation 19 et en contact avec elle. A titre d'exemple, la couche isolante 35 a une face en contact avec la métallisation de contact de drain 31 et s'étend vers la métallisation de contact de source 29. A titre d'exemple, la couche isolante 35 couvre, par exemple exclusivement, toute la surface de la couche de passivation 19. La couche isolante 35 s'étend donc par exemple sur la partie de la surface supérieure de la couche semiconductrice 13 qui n'est pas couverte par la couche isolante 33 et sur la partie périphérique de la couche isolante 33. La couche isolante 35 est par exemple constituée d'un matériau diélectrique, par exemple du nitrure de silicium (SiN) ou d'un oxyde, par exemple du dioxyde de silicium (SiO 2 ). Par exemple, le transistor HEMT 110 comprend une troisième couche isolante 39 recouvrant la deuxième couche isolante 35 et les métallisations de contact de source et de drain 29 et 31. La troisième couche isolante 39 est par exemple constituée du même matériau que les couches isolantes 33 et/ou 35. A titre d'exemple, le transistor HEMT 110 comprend une région métallique 37 qui s'étend simultanément sur une partie de la surface de la première couche isolante 33 non recouverte par la deuxième couche isolante 35, et sur une partie de la surface de la troisième couche isolante 39. La région métallique 37 est ainsi disposée sur deux niveaux différents de la couche isolante. A titre d'exemple, la région métallique 37 est à base de nitrure de titane et/ou d'un alliage d'aluminium et de cuivre. La région métallique 37 est par exemple constituée du même matériau que la métallisation de contact de grille 27. La région métallique 37, par exemple, a pour fonction de modifier le profil de la distribution du champ électrique du bord de la grille côté drain (le bord droit de la grille dans la FIG. 1 ) et de réduire le pic du champ électrique critique, augmentant ainsi la tension d'avalanche. Par exemple, la région métallique 37 est appelée plaque de champ. Dans le transistor de la FIG. 1 , le canal 2DEG est par exemple normalement éteint, c'est-à-dire qu'il est interrompu sous la grille 15, ce qui empêche la circulation d'un courant entre la source et le drain du transistor. On dit alors que le transistor est à l'état bloqué. Le canal peut être restauré (c'est-à-dire rendu conducteur) par la polarisation de la grille 15. Dans ce cas, un courant peut circuler entre la source et le drain du transistor. On dit alors que le transistor est à l'état passant ou conducteur. Les modes de réalisation décrits peuvent également s'appliquer aux transistors normalement passants. La présence des couches de passivation 17 et 19 permet de protéger la surface supérieure de la couche semiconductrice 13 sur laquelle des liaisons pendantes et des liaisons Ga-O peuvent être présentes, introduisant des charges négatives qui peuvent conduire à une dégradation de la mobilité 2 DEG générant des courants de fuite et/ou une diminution de la tension de claquage du transistor. Les couches de passivation 17 et 19 remplissent ces liaisons pour rendre la surface de la couche semiconductrice 13 électriquement inactive. Les couches de passivation 17 et 19 permettent également de protéger la couche semiconductrice 13 contre l'oxydation et d'améliorer son état, auquel le canal 2DEG est sensible. Les couches de passivation 17 et 19 peuvent réduire la densité de l'état d'interface et augmenter la densité des porteurs 2DEG et la mobilité de dérive grâce à la suppression de l'effet de piégeage. La première couche de passivation 17, et plus particulièrement la partie de la couche de passivation 17 située sur les côtés de la grille 15, permet d'augmenter la résistivité du canal 2DEG sous et autour de la grille, ce qui génère une diminution du champ électrique formé au coin de la grille 15, et donc une diminution des courants de fuite. D'autre part, l'effet de passivation de la partie de la couche 17 présente sur la paroi latérale de la grille est également important, toujours dans le but de réduire le courant de fuite (réduction de la conduction par mécanisme de pièges au niveau du côté de la grille 15). La deuxième couche de passivation 19 permet d'introduire des charges positives à l'interface entre la couche de passivation et la première couche semiconductrice 13, ce qui augmente localement la densité d'électrons dans le canal 2DEG, et donc diminue localement la résistivité du canal 2DEG et améliore la valeur de R ON sur le dispositif. L'utilisation de la double passivation permet de trouver un compromis entre la réduction du courant de fuite et la réduction de la résistivité du canal 2DEG. Dans ce mode de réalisation, les couches de passivation 17 et 19 sont toutes deux constituées de nitrure d'aluminium mais peuvent être déposées dans des conditions de dépôt différentes pour obtenir les effets respectifs recherchés d'augmentation locale de la résistivité du canal 2DEG sous et autour de la grille (couche de passivation 17), et d'augmentation locale de la densité électronique dans le canal 2DEG (couche de passivation 19). Alternativement, ou de façon complémentaire, avant le dépôt des couches de passivation 17 et 19, la surface de la couche semiconductrice 13 peut être soumise à des traitements différents par rapport respectivement à la zone de dépôt de la couche de passivation 17 et à la zone de dépôt de la couche de passivation 19, pour obtenir les effets respectifs recherchés d'augmentation locale de la résistivité du canal 2DEG (couche de passivation 17), et d'augmentation locale de la densité d'électrons dans le canal 2DEG (couche de passivation 19). La première couche de passivation 17 et la deuxième couche de passivation 19 peuvent avoir des structures physiques différentes. Par exemple, la première couche de passivation 17 et la deuxième couche de passivation 19 ont des propriétés cristallographiques différentes. Par exemple, la première couche de passivation 17 et la deuxième couche de passivation 19 ont des propriétés différentes à l'interface avec la couche semiconductrice 13. A titre d'exemple, l'utilisation d'un matériau AlN plus similaire à la couche 13 (AlGaN) permet de restaurer les caractéristiques originales de la couche AlGaN en rétablissant la faible résistivité 2DEG intrinsèque endommagée par les processus nécessaires pour dessiner et retirer la couche de grille 15. En général, indépendamment, il est possible de déposer le même matériau (couches 17 et 19) avec des conditions de dépôt différentes pour moduler l'effet sur la fuite de la grille et la résistivité 2DEG en modulant les impuretés à l'intérieur du film telles que le carbone, l'hydrogène et l'oxygène ou en changeant la densité du film pour obtenir une couche avec une perméabilité différente à H. Cela protégera par exemple la performance électrique de la couche 15 utilisée à l'intérieur de la grille. Les figures 2A, 2B, 2C, 2D, 2E, 2F, 2G, 2H, 2I et 2J sont des vues en coupe transversale illustrant les étapes successives d'un exemple de procédé de fabrication du transistor HEMT illustré à la FIG. 1 . La FIG. 2 illustre une structure initiale comprenant, dans l'ordre, à partir de la surface inférieure de la structure, le substrat 21, la deuxième couche semiconductrice et la première couche semiconductrice 13. La structure initiale comprend en outre une couche de grille 15. Dans la structure initiale illustrée à la FIG. 2 , les couches 23, 13 et 15 s'étendent de manière continue et avec une épaisseur sensiblement uniforme sur toute la surface supérieure du substrat 21. La FIG. 2 illustre une structure obtenue à l'issue d'une étape de gravure locale de la couche de grille 15 pour ne conserver qu'une partie de chaque couche formant l'empilement de grille du transistor de la FIG. 1 . Au cours de cette étape, la grille 15 est gravée, par exemple par un procédé de gravure au plasma, par exemple par un procédé de gravure au plasma à base de chlore, par exemple par une gravure au plasma au trichlorure de bore (BCl 3 ) et à l'oxygène (O 2 ). Cette étape de gravure est par exemple suivie d'une étape de nettoyage de la surface supérieure de la structure pour éliminer par exemple les résidus provenant du (des) masque(s) de gravure et les impuretés résultant de la gravure de la grille 15. Le nettoyage de la structure comprend, par exemple, une étape de décapage par plasma d'oxygène et d'azote (N 2 ). Le nettoyage de la structure peut également comprendre une étape d'élimination des résidus organiques au moyen d'un solvant. La FIG. 2 illustre une structure obtenue à l'issue d'une étape de formation de la couche de passivation 17 et de la couche isolante 33 sur la surface supérieure de la structure illustrée à la FIG. 2 . Au cours de cette étape, la couche de passivation 17 est d'abord fabriquée en continu, de sorte à couvrir toute la surface supérieure de la structure illustrée à la FIG. 2 . La couche de passivation 17 est par exemple en contact avec la surface supérieure de la couche semiconductrice 13, ainsi qu'avec les côtés et la surface supérieure de la grille 15. La couche de passivation 17 est par exemple formée par un procédé de dépôt en couche mince, par exemple un procédé de dépôt en couche atomique, également appelée procédé ALD, par exemple par voie thermique ou plasma en utilisant un précurseur approprié de source d'Al. Par exemple, le procédé de dépôt de la couche de passivation 17 est un procédé ALD améliorée par plasma ou un procédé ALD améliorée par la chaleur. À la fin de cette étape, la couche de passivation 17 a une épaisseur par exemple dans la plage allant de 1 nm à 15 nm, par exemple dans la plage allant de 3 nm à 10 nm, par exemple de l'ordre de 6 nm. Ensuite, la couche isolante 33 est, dans cet exemple, formée de manière continue, de sorte qu'elle recouvre toute la surface supérieure de la couche de passivation 17. La couche isolante 33 est par exemple formée en contact avec la couche de passivation 17. La couche isolante 33 est par exemple formée par un dépôt chimique en phase vapeur assisté par plasma ou PECVD ou LPCVD ou une autre technique de dépôt chimique en phase vapeur. A l'issue de cette étape, la couche isolante 33 a une épaisseur par exemple dans la plage allant de 10 nm à 200 nm, par exemple dans la plage allant de 30 nm à 150 nm, par exemple de l'ordre de 70 nm. A titre d'exemple, les étapes de dépôt de la couche de passivation 17 et de la couche isolante 33 sont précédées d'une ou de plusieurs étapes de préparation de la surface de la structure illustrée à la FIG. 2 . La préparation de la surface de la structure illustrée à la FIG. 2 peut comprendre un nettoyage consistant par exemple en un nettoyage chimique au moyen d'acide, par exemple du chlorure d'hydrogène (HCl) ou du fluorure d'hydrogène (HF) ou au moyen de solutions basiques, par exemple de l'ammoniaque (NH3). La préparation de la surface de la structure illustrée à la FIG. 2 peut en outre comprendre un nettoyage consistant par exemple en une oxydation de surface. La couche de passivation 17 sera ainsi formée au contact d'un film d'oxyde, lui-même formé au contact de la surface supérieure de la couche 13. La FIG. 2 illustre une structure obtenue à l'issue d'une étape de gravure de la couche de passivation 17 et de la couche isolante 33. Plus particulièrement, pendant cette étape, la couche de passivation 17 et la couche isolante 33 sont enlevées en face d'une portion de la couche semiconductrice 13. A titre d'exemple, les couches 17 et 33 sont maintenues à côté de la grille 15, et enlevées en dehors de la périphérie de la grille 15, ici dans une portion située à droite et à gauche de la grille 15. A titre d'exemple, le retrait des couches 17 et 33 est réalisé par une gravure au plasma, par exemple à base de fluor, par exemple à base de tétrafluorure de carbone (CF 4 ). La gravure des couches 17 et 33 est, par exemple, sélective et n'attaque pas la couche semiconductrice 13. La gravure des couches 17 et 33 s'arrête ensuite avec l'exposition de la surface supérieure de la couche 13. Ces étapes de gravure sont par exemple suivies d'une étape de nettoyage de la surface supérieure de la structure, par exemple de manière similaire à ce qui a été décrit en relation avec la FIG. 2 . La FIG. 2 illustre une structure obtenue à l'issue d'une étape de formation de la couche de passivation 19 et de la couche isolante 35 sur la surface supérieure de la structure illustrée à la FIG. 2 . Au cours de cette étape, la couche de passivation 19 est d'abord formée de manière continue, de sorte qu'elle couvre toute la surface supérieure de la structure illustrée à la FIG. 2 . La couche de passivation 19 est par exemple formée en contact avec la surface supérieure de la couche isolante 33 et la partie de la couche semiconductrice 13 qui n'est pas recouverte par la couche de passivation 17. Par exemple, la couche de passivation 19 recouvre en outre la face gravée des couches 17 et 33. La couche de passivation 19 est par exemple formée par un procédé de dépôt en couche mince, par exemple un procédé de dépôt en couche atomique (procédé ALD). Par exemple, le procédé de dépôt de la couche de passivation 19 est un procédé ALD amélioré par plasma ou un procédé ALD thermique. À l'issue de cette étape, la couche de passivation 19 a une épaisseur comprise par exemple entre 1 nm et 10 nm, par exemple entre 2 nm et 8 nm, par exemple de l'ordre de 5 nm. Ensuite, la couche isolante 35 est, dans cet exemple, formée de manière continue, de sorte qu'elle recouvre toute la surface supérieure de la couche de passivation 19. La couche isolante 35 est par exemple formée au contact de la couche de passivation 19. La couche isolante 35 est par exemple formée par un procédé similaire à l'un des procédés possibles de formation de la couche 33 décrits en relation avec la FIG. 2 . A l'issue de cette étape, la couche isolante 35 présente une épaisseur par exemple dans la plage allant de 50 nm à 200 nm, par exemple de l'ordre de 80 ou 100 nm. A titre d'exemple, les étapes de dépôt de la couche de passivation 19 et de la couche isolante 35 sont précédées d'une ou de plusieurs étapes de préparation de la surface de la structure illustrée à la FIG. 2 de manière similaire à ce qui a été décrit en relation avec la FIG. 2 . La FIG. 2 illustre une structure obtenue à l'issue d'une étape de formation d'ouvertures destinées à recevoir les contacts ohmiques et plus particulièrement les métallisations de contact de source et de drain 29 et 31. La FIG. 2 illustre une structure obtenue à l'issue d'une étape de formation des contacts ohmiques et plus particulièrement des métallisations des contacts source et drain 29 et 31. Des ouvertures destinées à recevoir les métallisations de contact de source et de drain 29 et 31 sont d'abord créées dans les couches 35 et 19 ( FIG. 2 ). Les ouvertures sont par exemple formées par un procédé de gravure au plasma, par exemple à base de fluor, par exemple à base de tétrafluorure de carbone (CF 4 ). Dans cet exemple, la gravure s'étend à travers la couche semiconductrice 13 et débouche sur ou dans la couche semiconductrice 23. L'étape de formation des ouvertures destinées à recevoir les métallisations de contact 29 et 31 est par exemple suivie d'une étape de nettoyage de la surface supérieure de la structure, par exemple de façon similaire à ce qui a été décrit en relation avec la FIG. 2 . A titre d'exemple, une étape de préparation de la surface de la face supérieure de la couche 23 dans les ouvertures peut être prévue. Cette étape comprend par exemple un nettoyage chimique au moyen d'un acide, par exemple du chlorure d'hydrogène (HCl). Ensuite ( FIG. 2 ), les métallisations de contact de source et de drain 29 et 31 sont par exemple formées dans les ouvertures précédemment formées. Les métallisations 29, 31 sont par exemple formées par dépôt d'une ou de plusieurs couches d'un matériau métallique suivi d'une étape de gravure. Dans l'exemple illustré, les métallisations de source et de drain s'étendent au fond et sur les côtés des ouvertures, et s'étendent également sur le dessus de la couche de passivation 35 à proximité des côtés des ouvertures. La FIG. 2 illustre une structure obtenue à l'issue d'une étape de formation de la couche isolante 39 sur la surface supérieure de la structure illustrée à la FIG. 2 , suivie d'une étape de formation d'une ouverture dans les couches 39, 35 et 19 dans une partie centrale de la structure. La couche isolante 39 est par exemple d'abord formée en continu, de sorte à recouvrir toute la surface supérieure de la structure illustrée à la FIG. 2 . La couche isolante 39 est par exemple formée selon un procédé identique au procédé de formation de la couche 33 décrit en relation avec la FIG. 2 . A l'issue de cette étape, la couche isolante 39 présente une épaisseur par exemple dans la plage allant de 150 nm à 400 nm, par exemple la plage allant de 200 nm à 350 nm, par exemple de l'ordre de 300 nm. Une ouverture est alors formée dans une partie centrale de la structure, l'ouverture traversant verticalement les couches 39, 35 et 19 et débouchant sur la surface supérieure de la couche 33. L'ouverture s'étend en face de la grille 15 et s'étend en face d'une partie de la zone située entre la grille 15 et la métallisation de contact de drain 31. La FIG. 2 illustre une structure obtenue à l'issue d'une étape de formation de la métallisation 37 sur la surface supérieure de la structure illustrée à la FIG. 2 . A titre d'exemple, pendant cette étape, la région 37 est formée sur une partie de la surface de la première couche isolante 33, et s'étend sur un côté de l'ouverture formée à l'étape de la FIG. 2 , et sur le dessus de la couche isolante 39 à côté du côté de l'ouverture. La région 37 est par exemple formée par le dépôt d'une ou de plusieurs couches d'un matériau métallique suivi d'une étape de gravure. La FIG. 2 illustre une structure obtenue à l'issue d'une étape d'ouverture des couches 33 et 17 en regard de la grille 15 de la structure illustrée à la FIG. 2 , et d'une étape ultérieure de formation de la métallisation de grille 27 dans l'ouverture. Plus particulièrement, au cours de cette étape, les couches 33 et 17 sont retirées en regard d'une partie centrale de la surface supérieure de la grille 15. A titre d'exemple, le retrait des couches 33 et 17 est réalisé par une gravure au plasma, par exemple à base de fluor, par exemple à base de tétrafluorure de carbone (CF 4 ) ou d'une chimie équivalente capable d'attaquer le diélectrique constitué de dioxyde de silicium ou de nitrure de silicium. La présence des couches 17 et 19 sous les couches 33 et 35 est également utile du point de vue de l'intégration car il est possible d'avoir des étapes de gravure capables de s'arrêter sur les couches 17 et 19 avant d'atteindre respectivement les couches 15 et 13. De cette manière, l'impact sur l'épaisseur et la qualité de la surface des couches 13 et 15 est préservé afin de maintenir leurs performances électriques. le retrait des couches 17 et 19 peut être effectué en douceur en utilisant des procédés de gravure humide ou des procédés de gravure sèche douce capables de préserver les caractéristiques des couches 17 et 19 (épaisseur, qualité de la surface). L'étape de gravure de la FIG. 2 est par exemple sélective ou partiellement sélective sur la couche 17, qui peut ensuite être enlevée par procédé humide ou par gravure douce à sec. Le retrait partiel des couches 33 et 17 est par exemple suivi d'une étape de nettoyage de la surface supérieure de la structure, par exemple de manière similaire à ce qui a été décrit en relation avec la FIG. 2 . La métallisation de contact de grille 27 est formée dans l'ouverture formée dans les couches 33 et 17 en regard de la partie centrale de la grille 15. Par exemple, la métallisation de contact de grille 27 est formée au-dessus et en contact avec la couche de grille 15 ou avec une couche métallique intermédiaire (non représentée) recouvrant la couche de grille. La métallisation de contact de grille 27 est par exemple formée par le dépôt d'une ou de plusieurs couches d'un matériau métallique, suivi d'une étape de gravure. A titre d'exemple, l'étape de formation de la métallisation de contact de grille 27 est précédée d'une étape de préparation de la surface de la structure, consistant par exemple en un nettoyage chimique au moyen d'un acide, par exemple du chlorure d'hydrogène (HCl). La FIG. 3 est une vue en coupe transversale partielle simplifiée d'un exemple de transistor HEMT 114 selon un troisième mode de réalisation. La FIG. 3 illustre un transistor 114 similaire au transistor 110 illustré en relation avec la FIG. 1 , à la différence que la couche de passivation 17 correspond à un empilement d'une première sous-couche 171 constituée d'un premier matériau diélectrique, de préférence du nitrure d'aluminium, et d'une deuxième sous-couche 173 constituée d'un deuxième matériau diélectrique différent du premier matériau, de préférence de l'alumine (Al 2 O 3 ). La deuxième couche de passivation 19 est constituée du premier ou du deuxième matériau diélectrique. De préférence, la deuxième couche de passivation 19 est constituée de nitrure d'aluminium. Dans ce mode de réalisation, la première sous-couche 171 et la deuxième sous-couche 173 sont en contact l'une avec l'autre, la deuxième sous-couche 173 recouvrant la face supérieure de la première sous-couche 171. Le processus de fabrication du transistor 114 est, par exemple, similaire à ce qui a été décrit pour le transistor 110 en relation avec les figures 2A à 2J. La première 171 et la deuxième 173 sous-couche sont fabriquées en continu, de sorte qu'elles couvrent la surface supérieure de la couche semiconductrice 13, ainsi que les côtés et la surface supérieure de la grille 15. Ensuite, la couche isolante 33 est, par exemple, formée en continu, de sorte qu'elle recouvre toute la surface supérieure de la couche de passivation 17. Ensuite, la couche de passivation 17 (formée par les deux sous-couches) et la couche isolante 33 sont enlevées comme expliqué ci-dessus en référence à la FIG. 2 . En variante (non illustrée), la deuxième couche de passivation correspond à une partie de la première sous-couche au-dessus de laquelle la deuxième sous-couche a été enlevée. Dans ce cas, la deuxième couche de passivation ne recouvre pas la première couche isolante. Le procédé de fabrication d'un tel transistor est par exemple similaire à ce qui a été décrit pour le transistor 110 en relation avec les figures 2A à 2J, sauf que l'étape de gravure de la FIG. 2 s'arrête sur la surface supérieure de la première sous-couche. La première sous-couche n'est donc pas enlevée et se poursuit continuellement jusqu'à la métallisation de contact de drain. En d'autres termes, la deuxième couche de passivation est formée par la première sous-couche. Dans ce mode de réalisation, l'étape de dépôt de la deuxième couche de passivation telle que décrite en référence à la FIG. 2 n'est pas effectuée. Par exemple, la deuxième sous-couche 173 est constituée d'alumine (Al 2 O 3 ). En variante, la sous-couche 171 est constituée d'alumine (Al 2 O 3 ) et la sous-couche 173 est constituée d'AlN avec des conditions de dépôt différentes. L'ajout de la sous-couche 173 à la couche de passivation 17 modifie avantageusement les propriétés de passivation de la couche de passivation 17 par rapport aux propriétés de passivation de la couche de passivation 19, augmentant encore la résistivité du canal 2DEG sous et autour de la grille, tout en maintenant la faible résistivité du reste du canal 2DEG. La FIG. 4 est une vue en coupe transversale partielle simplifiée d'un exemple de transistor HEMT 116 selon un quatrième mode de réalisation. La FIG. 4 illustre un transistor 116 similaire au transistor 110 illustré en relation avec la FIG. 1 , à la différence que la couche de passivation 19 ne s'étend pas sur les flancs et une partie de la face supérieure de la couche 33. En d'autres termes, la deuxième couche de passivation 19 est formée par une partie de la première couche de passivation qui s'étend (en continu) jusqu'à la métallisation de contact de drain 31. Dans ce mode de réalisation, la première couche de passivation 17 et la deuxième couche de passivation 19 sont en une seule pièce (la ligne de séparation entre les couches de passivation 17 et 19 sur les figures 4 et 5C n'a pour objet que d'illustrer). Par exemple, la couche de passivation 17 est constituée d'alumine et la couche de passivation 19 est constituée d'AlN. Les figures 5A, 5B et 5C sont des vues en coupe transversale illustrant les étapes d'un exemple de procédé de fabrication du transistor HEMT 116 illustré à la FIG. 4 . Le procédé de fabrication du transistor 116 illustré à la FIG. 4 comprend par exemple des étapes similaires à celles illustrées aux figures 2A à 2C à la différence que la couche de passivation 17 est en alumine. A partir de la formation des couches 17 et 33, comme illustré en relation avec la FIG. 2 et reproduit à la FIG. 5 , dans ce mode de réalisation, une partie de la couche d'alumine 17 est transformée par réaction chimique en couche de nitrure d'aluminium formant la couche de passivation 19. La FIG. 5 illustre une structure obtenue après une étape de gravure de la couche isolante 33 de la structure illustrée à la FIG. 5 . Contrairement à l'étape illustrée à la FIG. 2 pour la fabrication du transistor 110, dans la FIG. 5 la gravure de la couche 33 est arrêtée sur la surface supérieure de la couche 17, de sorte à laisser la couche 17 même en dehors de l'aplomb de la couche 33. La FIG. 5 illustre une étape de transformation de la partie de la couche de passivation d'alumine 17 non recouverte par la couche 33 en nitrure d'aluminium pour former la couche de passivation 19. Par exemple, l'étape de transformation est réalisée en recuisant la structure illustrée dans la FIG. 5 sous ammoniaque. Au cours de cette étape, l'oxygène est dégazé de la couche 19 et remplacé par de l'azote. Alternativement, l'étape de transformation est réalisée par le dépôt d'une couche de nitrure sur la face supérieure de la structure à la fin de l'étape illustrée en relation avec la FIG. 5 , de sorte à recouvrir la face supérieure de la couche de passivation 17 et de la couche isolante 33, avant un traitement de chauffage appliqué à l'ensemble de la structure. A l'issue de cette étape, le procédé de fabrication du transistor 116 est, par exemple, identique à celui décrit en relation avec les figures 2E à 2J, sauf qu'une couche de passivation 19 n'est pas déposée au cours de l'étape illustrée à la FIG. 2 . Dans le mode de réalisation de la FIG. 4 et des figures 5A à 5C, l'utilisation de deux couches de passivation 17 et 19 de nature chimique différente entre la grille et le drain du transistor améliore avantageusement le compromis entre la résistance à l'état passant et les courants de fuite à l'état bloqué du transistor, avec un seul dépôt de matériau de passivation. Pour ce faire, un mode de réalisation prévoit un procédé de fabrication d'un transistor HEMT, comprenant les étapes successives suivantes : a) la formation d'une première couche semiconductrice 13 ; b) la formation d'une grille 15 sur une première surface de la première couche semiconductrice 13 ; c) le dépôt d'un premier matériau diélectrique sur les côtés de la grille 15 et sur ladite surface de la première couche semiconductrice 13 ; d) la formation d'une couche isolante 33 sur une première partie dudit premier matériau diélectrique, située sur les côtés de la grille 15 et à proximité de la grille ; e) le traitement du premier matériau diélectrique, dans une deuxième partie à côté de la première partie, pour transformer le premier matériau diélectrique en un deuxième matériau diélectrique. Selon un mode de réalisation, le premier matériau diélectrique est l'alumine. Selon un mode de réalisation, le deuxième matériau diélectrique est du nitrure d'aluminium. Selon un mode de réalisation, la première couche semiconductrice 13 est à base de nitrure de gallium, par exemple en nitrure d'aluminium-gallium. Selon un mode de réalisation, la première couche semiconductrice 13 est en contact, par une deuxième surface opposée à la première surface, avec une deuxième couche semiconductrice 23. Selon un mode de réalisation, la deuxième couche semiconductrice 23 est constituée de nitrure de gallium. Selon un mode de réalisation, le procédé comprend la formation d'une métallisation de contact de source 29 et d'une métallisation de contact de drain 31. Selon un mode de réalisation, l'étape e) comprend un recuit sous ammoniaque. Selon un mode de réalisation, l'étape e) comprend une étape de formation d'une couche de nitrure sur la couche isolante, suivie d'une étape de traitement thermique. Divers modes de réalisation et variantes ont été décrits. La personne du métier comprendra que certaines caractéristiques de ces divers modes de réalisation et variantes pourraient être combinées, et d’autres variantes apparaîtront à la personne du métier. En particulier, il peut être prévu que les métallisations de contact ohmique, par exemple les métallisations de contact de source et de drain, soient formées avant la formation de la métallisation de contact de grille. En outre, bien que le premier mode de réalisation ait été décrit avec une couche de passivation 17 en nitrure d'aluminium, la couche de passivation 17 peut être constituée d'une première sous-couche en nitrure d'aluminium et d'une deuxième sous-couche, par exemple en alumine, la première et la deuxième sous-couche étant en contact l'une avec l'autre et la première sous-couche en nitrure d'aluminium recouvrant la face supérieure de la deuxième sous-couche. Dans cette variante, l'étape de gravure illustrée à la FIG. 2 comprend la gravure de la couche 33 et la gravure de l'empilement des première et deuxième sous-couches afin de dégager une partie de la surface supérieure de la couche semiconductrice 13 pour le dépôt ultérieur de la couche de passivation 19 et de la couche isolante 33. En outre, bien qu'un exemple de réalisation dans lequel la grille du transistor 15 est en contact avec la surface supérieure de la couche semiconductrice supérieure 13 ait été décrit ci-dessus, en variante, la grille 15 peut être séparée de la couche semiconductrice 13 par une couche d'isolant de grille. Enfin, la mise en œuvre pratique des modes de réalisation et variantes décrits est à la portée de la personne du métier à partir des indications fonctionnelles données ci-dessus. Transistor HEMT comprenant - une première couche semiconductrice (13) ; - une grille (15) disposée sur une première surface de la première couche semiconductrice (13) ; - une première couche de passivation (17) comprenant au moins une sous-couche constituée d'un premier matériau diélectrique sur les côtés de la grille, la première couche de passivation s'étendant en outre sur une première partie de ladite surface de la première couche semiconductrice ; et - une deuxième couche de passivation (19), distincte de la première couche de passivation (17), comprenant au moins une sous-couche constituée du même premier matériau diélectrique sur une deuxième partie de ladite surface de la première couche semiconductrice à côté de la première couche de passivation. Transistor selon la revendication 1, dans lequel le premier matériau diélectrique est du nitrure d'aluminium. Transistor selon la revendication 1 ou 2, dans lequel la première couche semiconductrice (13) est à base de nitrure de gallium, par exemple en nitrure d'aluminium-gallium. Transistor selon l'une quelconque des revendications 1 à 3, comprenant une métallisation de contact de source (29) et une métallisation de contact de drain (31), respectivement disposées de part et d'autre de la grille (15). Transistor selon la revendication 4, dans lequel la première couche de passivation (17) s'étend latéralement de la grille (15) vers la métallisation de contact de drain (31), sur une partie seulement de la surface entre la grille (15) et la métallisation de contact de drain (31), la première couche de passivation (17) s'étendant en outre latéralement de la grille (15) à la métallisation de contact de source (29). Transistor selon l'une quelconque des revendications 4 ou 5, dans lequel la deuxième couche de passivation (19) s'étend latéralement depuis un bord de la première couche de passivation (17) situé entre la grille (15) et la métallisation de contact de drain (31), jusqu'à la métallisation de contact de drain (31). Transistor selon l'une quelconque des revendications 1 à 6, dans lequel la première couche de passivation (17) est recouverte d'une couche isolante (33), la deuxième couche de passivation (19) recouvrant le côté de la couche isolante (33) situé entre la grille (15) et la métallisation de contact de drain (31) et s'étendant sur une partie de la couche isolante (33) en direction de la grille (15). Transistor selon l'une quelconque des revendications 1 à 7, dans lequel la première couche de passivation (17) comprend une première sous-couche (171) et une deuxième sous-couche (173), la première sous-couche (171) étant constituée du premier matériau diélectrique, la deuxième sous-couche (173) étant constituée d'un deuxième matériau diélectrique différent du premier matériau diélectrique et la deuxième sous-couche (173) recouvrant la face supérieure de la première sous-couche (171). Transistor selon la revendication 8, dans lequel le deuxième matériau diélectrique est de l'alumine. Procédé de fabrication d'un transistor HEMT, comprenant les étapes successives suivantes : a) la formation d'une première couche semiconductrice (13) ; b) la formation d'une grille (15) sur une première surface de la première couche semiconductrice (13) ; c) la formation : d'une première couche de passivation (17) comprenant au moins une sous-couche constituée d'un premier matériau diélectrique sur les côtés de la grille, la première couche de passivation s'étendant en outre sur une première partie de ladite surface de la première couche semiconductrice (13), et d'une deuxième couche de passivation (19), distincte de la première couche de passivation (19), comprenant au moins une sous-couche constituée du même premier matériau diélectrique sur une deuxième partie de ladite surface de la première couche semiconductrice à côté de la première couche de passivation. Procédé selon la revendication 10, dans lequel au cours de l'étape c), la première couche de passivation (17) est formée avant la deuxième couche de passivation (19), l'étape c) comprenant : - une étape de dépôt de la première couche de passivation (17) ; - une étape de dépôt d'une couche isolante (33) ; - une étape de gravure partielle de la première couche de passivation (17) et de la couche isolante (33) ; et - une étape de dépôt de la deuxième couche de passivation (19) sur la face supérieure de la première couche semiconductrice (13) et de la couche isolante (33). Procédé selon la revendication 10, dans lequel : la première couche de passivation (17) comprend une première sous-couche (171) et une deuxième sous-couche (173), la première sous-couche (171) étant constituée du premier matériau diélectrique, la deuxième sous-couche (173) étant constituée d'un deuxième matériau diélectrique différent du premier matériau diélectrique et la deuxième sous-couche (173) recouvrant la face supérieure de la première sous-couche (171), et l'étape c) comprend : - une étape de dépôt de la première sous-couche (171) ; - une étape de dépôt de la deuxième sous-couche (173) ; - une étape de dépôt d'une couche isolante (33) ; - une étape de gravure partielle de la première couche de passivation (17) et de la couche isolante (33) ; et - une étape de dépôt de la deuxième couche de passivation (19) sur la face supérieure de la première couche semiconductrice (13) et de la couche isolante (33). Procédé selon la revendication 10, dans lequel au cours de l'étape c), la première (17) et la deuxième (19) couches de passivation sont revêtues au cours d'une étape de dépôt, l'étape c) étant précédée d'une étape de traitement thermique local. Procédé selon la revendication 10, dans lequel l'étape c) comprend successivement une étape de dépôt de la première couche de passivation (17) et une étape de dépôt de la deuxième couche de passivation (19), la deuxième couche de passivation (19) étant déposée par un procédé de dépôt différent du procédé de dépôt de la première couche de passivation (17).