Brevet FR3153709A1 — publié le 20250404

Un aspect de l’invention concerne un procédé (4) de transmission de données entre un premier dispositif (30) électronique à sortie discrète (OUT_mult) et un deuxième dispositif (20) relié au premier dispositif (30) via la sortie discrète (OUT_mult), comprenant : définition (41), par le premier dispositif (30), d’un niveau de tension de sortie attendu (Vcmd) parmi la pluralité de niveaux de tension prédéfinis, régulation (42) du niveau de tension de sortie par une boucle de régulation de tension du premier dispositif (30), commande (43), par la boucle de régulation, d’un transistor de sortie (Q1) du premier dispositif (30), pour présenter le niveau de tension de sortie attendu (OUT_mult), la sortie du transistor de sortie étant la sortie discrète (D, OUT_mult) reliée au deuxième dispositif (20), lecture (44), par le deuxième dispositif (20), du niveau de tension de la sortie discrète. Figure à publier avec l’abrégé : Figure 5 Procédé de transmission de données DOMAINE TECHNIQUE DE L’INVENTION Le domaine technique de l’invention est celui de l’électronique. La présente invention concerne une transmission de données utilisant un dispositif électronique de type « DSO » (de l’anglais « Discrete Signal Output » pour « Signal de Sortie Discret ») multi-informations à niveau de tension régulé. ARRIERE-PLAN TECHNOLOGIQUE DE L’INVENTION Un aéronef dispose de multiples dispositifs électriques et électroniques qui doivent communiquer entre eux. Certains de ces dispositifs doivent au moins transmettre une donnée binaire, par exemple pour donner leur état. Pour cela, la FIG. 1 montre un schéma synoptique d’un dispositif de transmission de donnée binaire dit « DSO ». Le DSO 10 représenté à la FIG. 1 comprend une commande CMD, une masse GND, et une sortie OUT. La valeur de la sortie OUT est régie par la commande du transistor 11, le transistor 11 étant commandé par la commande CMD. Lorsque le schéma synoptique de la FIG. 1 est utilisé pour transmettre un signal discret par information, la commande CMD rend le transistor 11 conducteur ou bloqué, sur une durée suffisante pour qu’un dispositif recevant le signal puisse décoder le statut de l’information (conducteur ou bloqué). Et ce statut reste inchangé tant que l’information transmise n’a pas besoin d’être modifiée. Un DSO permet donc de transmettre une seule information binaire par signal physique. Une représentation schématique électrique d’un DSO 10 est montrée à la FIG. 2 . Comme représenté à la FIG. 2 , le DSO 10 est relié à un dispositif distant 20, à qui il transmet l’information binaire. Le DSO 10 de la FIG. 2 comprend le même signal de commande CMD qu’à la FIG. 1 . Le transistor 11 à la FIG. 2 est un transistor MOSFET et est commandé par la commande CMD. Le montage est de type « drain ouvert », c’est-à-dire que le drain du MOSFET 11 est relié au dispositif distant 20 et la source du MOSFET 11 est reliée à la masse. Pour transmettre l’information binaire, le MOSFET 11 est commandé à l’état passant ou à l’état bloqué via sa grille. La tension de sortie est déterminée par le dispositif distant 20, qui comprend une alimentation 21 et une résistance 22. La résistance 22 crée une résistance de tirage (aussi appelée « pull-up resistor » en anglais). Lorsque le MOSFET 11 est commandé à l’état bloquant, sa tension de sortie est à 28 Volts, grâce à l’alimentation 21 et à la résistance de tirage 22. Le signal discret de sortie est alors à l’état positif (ou « 1 »). Lorsque le MOSFT est commandé à l’état passant, sa tension de sortie est nulle ou proche de 0V. Le signal discret de sortie est alors à l’état nul (ou « 0 »). Pour transmettre plusieurs informations de façon simple et robuste, il existe plusieurs solutions. Une première solution est d’utiliser un signal discret par information. Utiliser un signal discret par information nécessite d’utiliser un DSO par signal (tels que ceux présentés aux Figures 1 et 2), ce qui impose de dupliquer le nombre de composants et de fils dans les harnais. Cela multiplie la surface nécessaire sur la carte, génère de la masse et du coût, et induit une perte de fiabilité. Une autre solution est d’utiliser un signal discret Modulé en Largeur d’Impulsion (dit « MLI », ou « PWM » de l’anglais « Pulse Width Modulation »). Un signal modulé en largeur d’impulsion permet de transmettre plusieurs informations par le codage et le décodage de la valeur de son rapport cyclique. La FIG. 3 montre une représentation schématique temporelle des évolutions d’un signal modulé en largeur d’impulsion. Quand le principe du synoptique de la FIG. 1 est utilisé pour créer un signal modulé en largeur d’impulsion, la commande CMD rend le transistor 11 conducteur pendant une certaine durée Ton, puis le bloque pendant une durée Toff. Ce cycle Ton et Toff est répétitif à une fréquence fixe choisie F, de période T. On a alors Ton + Toff = T, comme représenté à la FIG. 3 . Il est alors possible de choisir par configuration plusieurs valeurs de Ton qui vont correspondre à la transmission de plusieurs informations : Ton1, Ton2, etc. Ce principe permet donc de transmettre plusieurs informations binaires via le même signal physique de sortie de DSO OUT. Cependant, utiliser un signal discret Modulé en Largeur d’Impulsion (MLI) présente des inconvénients. Il est notamment difficile de filtrer un tel signal. Si aucun filtrage n’est appliqué, le signal a alors une susceptibilité importante vis-à-vis de perturbations extérieures, et notamment vis-à-vis des dispositifs distants 20. Au contraire, en appliquant trop de filtrage, une perte de l’information peut avoir lieu. Le compromis à trouver sur le niveau de filtrage est clé et génère de nombreuses mises au point pendant les qualifications d’équipements, avant leur mise en service. En outre, utiliser un signal modulé à fréquence fixe nécessite des commutations du signal de sortie OUT à la fréquence 1/T, générant des perturbations liées à ces commutations de signaux. Il convient donc de proposer une approche ne présentant pas les inconvénients de l’art antérieur. L’invention offre une solution aux problèmes évoqués précédemment, en proposant une transmission de données utilisant un DSO multi-niveaux de sortie, permettant au DSO d’avoir plusieurs niveaux possibles de tension sur sa sortie et donc plusieurs informations. Ainsi, un aspect de l’invention concerne un procédé de transmission de données entre au moins un premier dispositif électronique à sortie discrète et au moins un deuxième dispositif relié au premier dispositif via la sortie discrète, la sortie discrète présentant un niveau de tension parmi une pluralité de niveaux de tension prédéfinis, le procédé comprenant : définition, par une commande du premier dispositif, d’un niveau de tension de sortie attendu parmi la pluralité de niveaux de tension prédéfinis, régulation du niveau de tension de sortie par une boucle de régulation de tension du premier dispositif, la boucle de régulation comprenant une tension constante en entrée, la régulation comprenant une modification d’un gain de retour de tension de la boucle de régulation de tension pour compenser la différence entre la tension de sortie et la tension de sortie attendue, commande, par la boucle de régulation, d’un transistor de sortie du premier dispositif, pour présenter le niveau de tension de sortie attendu entre une entrée du transistor de sortie et une sortie du transistor de sortie, l’entrée du transistor de sortie étant reliée à la masse et la sortie du transistor de sortie étant la sortie discrète reliée au deuxième dispositif, lecture, par le deuxième dispositif, du niveau de tension de la sortie discrète. L’invention permet de proposer une transmission de données via un dispositif électronique à sortie discrète multi-informations, grâce à la boucle de régulation de tension. En effet, pour le premier dispositif électronique, l’impédance du deuxième dispositif électronique est inconnue. Lorsque plusieurs deuxièmes dispositifs électroniques sont reliés au premier dispositif électronique pour lire sa sortie, chaque deuxième dispositif électronique ne connait pas l’impédance des autres deuxième dispositifs électroniques. Comme l’impédance du deuxième circuit électronique influe sur la tension de sortie du premier dispositif électronique, lorsque plusieurs deuxièmes dispositifs électroniques sont reliés au premier dispositif électronique, les deuxièmes dispositifs électroniques ne peuvent pas décoder l’information de sortie du premier dispositif électronique. La boucle de régulation permet de résoudre ce problème, en assurant une tension de sortie égale à le tension attendue par la commande du premier dispositif, et donc une information de sortie décodable par chaque deuxième dispositif relié au premier dispositif, la tension correspondant à une information donnée étant alors toujours la même en sortie du premier dispositif. Ainsi, le principe de l’invention adopté pour réaliser ce DSO multi-niveaux de sortie est celui d’utiliser une boucle de régulation de la tension de sortie du DSO. Par exemple, une tension de sortie régulée à une première tension V1 correspondra à une première information binaire, une tension de sortie régulée à une deuxième tension V2 correspondra à une deuxième information binaire, etc… La commande du premier dispositif du système selon l’invention reste simple et nécessite un nombre réduit de composants. Elle est aussi compatible avec l’environnement du produit, en particulier les contraintes foudre et CEM. Grâce à l’invention, il est possible de générer différents niveaux de tension de sortie d’un DSO à base de composants simples, et ce de manière fiable. Au moins un des niveaux de tension de sortie attendus est un point prédéfini du régime de fonctionnement linéaire du transistor de sortie, le niveau de tension de sortie attendu étant commandé par la commande du premier dispositif. Outre les caractéristiques qui viennent d’être évoquées dans les paragraphes précédents, le procédé selon l’invention peut comprendre en outre : Modification du niveau de tension attendu par la commande du premier dispositif, régulation du niveau de tension de sortie par la boucle de régulation de tension du premier dispositif, commande, par la boucle de régulation, du transistor de sortie du premier dispositif, pour présenter le niveau de tension de sortie attendu modifié. Un autre aspect de l’invention concerne un système de transmission de données comprenant un premier dispositif électronique à sortie discrète et un deuxième dispositif relié au premier dispositif via la sortie discrète, la sortie discrète présentant un niveau de tension parmi une pluralité de niveaux de tension prédéfinis, le premier dispositif comprenant : une commande définissant un niveau de tension de sortie attendu parmi la pluralité de niveaux de tension prédéfinis, la boucle de régulation de tension comprenant une tension constante en entrée, configurée pour comparer le niveau de tension de sortie attendu avec le niveau de tension de sortie pour obtenir une différence de niveau de tension, et pour modifier le gain de retour de tension de la boucle de régulation de tension pour compenser la différence entre la tension de sortie et la tension de sortie attendue, un transistor de sortie, le transistor de sortie comprenant une commande, une entrée reliée à la masse et la sortie discrète reliée au deuxième dispositif, la commande du transistor de sortie étant commandée par la boucle de régulation de tension pour présenter le niveau de tension de sortie attendu entre l’entrée du transistor de sortie et la sortie du transistor de sortie. Outre les caractéristiques qui viennent d’être évoquées dans le paragraphe précédent, le système selon un deuxième aspect de l’invention peut présenter une ou plusieurs caractéristiques complémentaires parmi les suivantes, considérées individuellement ou selon toutes les combinaisons techniquement possibles : le premier dispositif comprend une sortie à drain ouvert, dans lequel le transistor de sortie du premier dispositif est un transistor à effet de champ comprenant une grille, un drain et une source, la commande du transistor de sortie étant la grille, l’entrée du transistor de sortie étant la source et la sortie du transistor de sortie étant le drain, et dans lequel le deuxième dispositif comprend au moins une alimentation et une résistance réalisant une fonction de résistance de tirage, une sortie de la boucle de régulation de tension commande une grille d’un transistor intermédiaire compris dans le premier dispositif, le transistor intermédiaire comprenant un drain commandant la grille du transistor de sortie, Le transistor intermédiaire ajuste la tension de commande en sortie suivant une mesure de différence entre la commande et la tension de sortie, Le transistor de sortie ajuste la tension de commande en sortie suivant une mesure de différence entre la commande et la tension de sortie, la boucle de régulation comprend une référence de tension fournissant la tension constante. la référence de tension est un circuit intégré TL431. chaque niveau de tension de la pluralité de niveaux de tension prédéfinis correspond à une valeur binaire de la sortie discrète. la commande du premier dispositif est réalisée par une pluralité de ponts diviseurs de tension ayant une sortie de tension de commande commune, chaque pont diviseur de tension étant associé à un interrupteur, chaque interrupteur définissant l’état d’un bit d’une suite de bits formant une valeur binaire de la sortie discrète, la sortie de tension de commande commune étant reliée à un gain de la boucle de régulation de tension et définissant le niveau de tension de sortie attendu. Le système comprend une pluralité de deuxièmes dispositifs reliés au premier dispositif via la sortie discrète. Un autre aspect de l’invention concerne un aéronef comprenant le système selon l’invention, et dans lequel le premier dispositif est un dispositif à sortie discrète de type DSO « Discrete Signal Output ». L’invention et ses différentes applications seront mieux comprises à la lecture de la description qui suit et à l’examen des figures qui l’accompagnent. BREVE DESCRIPTION DES FIGURES Les figures sont présentées à titre indicatif et nullement limitatif de l’invention. La FIG. 1 montre un schéma synoptique d’un DSO selon l’art antérieur, La FIG. 2 montre une représentation schématique d’un DSO selon l’art antérieur, La FIG. 3 montre une représentation schématique d’un signal modulé en largeur d’impulsion, La FIG. 4 montre un schéma synoptique d’un dispositif selon l’invention, La FIG. 5 montre une représentations schématique d’un système selon l’invention, La FIG. 6 montre une représentation schématique d’un mode de réalisation particulier d’un système selon l’invention, La FIG. 7 montre une représentation schématique d’un procédé selon l’invention. DESCRIPTION DETAILLEE Sauf précision contraire, un même élément apparaissant sur des figures différentes présente une référence unique. La FIG. 4 montre un schéma synoptique d’au moins une partie d’un dispositif selon l’invention. Le schéma synoptique de la FIG. 4 montre une sortie discrète du dispositif 30 selon l’invention. Le dispositif 30 est un dispositif électronique comprenant une pluralité de composants électroniques. Le dispositif 30 est par exemple un circuit logique programmable de type « FPGA » (de l’anglais « Field-Programmable Gate Array »), un circuit électronique logique câblé, ou un microcontrôleur. Le dispositif 30 comprend une sortie discrète multi-informations OUT_mult. Une sortie est dite « discrète » lorsqu’elle peut prendre au moins une valeur finie parmi une pluralité de valeurs prédéterminées. La sortie discrète OUT_mult est dite « multi-informations » car elle peut prendre plus de deux valeurs différentes. Autrement dit, la sortie discrète OUT_mult fournit plus d’informations qu’une sortie binaire fournissant seulement deux états. La sortie discrète OUT-mult peut par exemple fournir quatre états différents. Le dispositif 30 comprend une borne alimentée en tension constante Vref, une commande CMD de tension de sortie attendue Vcmd, et une boucle de régulation. La boucle de régulation prend en entrée la tension constante Vref, fournit en sortie la tension de sortie Vout, et comprend un gain de retour G et un soustracteur Diff. Le gain de retour G reçoit en entrée le tension de sortie Vout et la tension de sortie attendue Vcmd de la commande CMD. Le gain de retour G fournit en sortie la valeur de tension à retirer à la tension constante Vref pour obtenir la tension de sortie attendue Vcmd en tant que tension de sortie réelle Vout à la sortie OUT_mult. Grâce à l’invention, la tension de sortie Vout peut prendre plusieurs niveaux de tension, en fonction du niveau de tension Vcmd commandé par la commande CMD. Un dispositif 20 relié au dispositif 30 peut ainsi lire sur la sortie OUT_mult plus de 2 états différents, par exemple 4, 8 ou 16 états, en fonction de nombre de valeurs de tensions que peut commander la commande CMD et donc que peut prendre la tension de sortie Vout. La FIG. 5 montre une représentation schématique d’un système selon l’invention. Un tel système comprend le dispositif 30 et un dispositif 20 reliés par une liaison électrique. Le dispositif 30 comprend plusieurs composants électroniques : des résistances R1 à R9, un condensateur C5, des interrupteurs K1 et K2, des transistors Q1 et Q2, une diode D1 et une référence de tension U1. La boucle de régulation du dispositif 30 est formée par la référence de tension U1 et par les résistances R4, R3, R1, R2et le circuit RC formé du condensateur C5 et de la résistance R5. Les composants internes du dispositif 30 sont alimentés en courant électrique via des bornes d’entrée 31 et 32 en courant électrique, à une tension Vint, par exemple de 12 Volts. Ce signal ne génère aucune tension sur la sortie OUT_mult, car il ne sert qu’à alimenter les composants internes du dispositif 30. La source de la tension de sortie est la source de tension Vtir d’alimentation du dispositif 20 relié au dispositif 30. Cela est réalisé grâce à la présence d’une résistance de tirage R10. Une résistance de tirage est une résistance classique dont la position dans un circuit lui donne une fonction de tirage (aussi appelée « pull-up »). La sortie discréte OUT_mult est la sortie d’un transistor Q1 du dispositif 30. La sortie d’un transistor, lorsque celui-ci est un transistor à effet de champ comme représenté, est appelée drain. Lorsque le transistor est un transistor bipolaire, la sortie est appelée collecteur. Le dispositif 30 est donc « à drain ouvert » ou « à collecteur ouvert », car la sortie du transistor est reliée à un autre dispositif 20 et car son entrée (source ou émetteur) est reliée à la masse 0. La commande CMD du dispositif 30 est réalisée par deux ponts diviseurs de tension : un premier pont diviseur de tension formé par les résistances R1 et R4 et un deuxième pont diviseur de tension formé par les résistances R2 et R4. Chaque pont diviseur de tension est associé à un interrupteur. Le pont diviseur de tension R1 et R4 est associé à l’interrupteur K1 tandis que le pont diviseur de tension R2 et R4 est associé à l’interrupteur K2. Les interrupteurs K1 et K2 permettent de commander la tension de sortie attendue Vcmd. Les ponts diviseurs de tension ont une sortie commune au point 32, permettant d’obtenir plusieurs niveaux discrets de tension de sortie attendue Vcmd. Cette tension de commande Vcmd est en entrée du composant U1. Il est possible de considérer l’état de chaque interrupteur comme l’état d’un bit d’une suite de bits correspondant à une suite de bits de la sortie OUT_mult. Ainsi, lorsque les deux interrupteurs K1 et K2 sont ouverts, la tension Vcmd vaut un premier niveau de tension, équivalent aux deux bits de la suite de bits de sortie à 0, c’est-à-dire à une sortie OUT_mult à 00. Lorsque seul K1 est fermé, la suite de bits en sortie OUT_mult vaut par exemple 10. Lorsque seul K2 est fermé, la suite de bits vaut par exemple 01. Enfin, lorsque les deux interrupteurs K1 et K2 sont fermés, la suite de bits vaut 11. A chaque valeur de la suite de bits correspondant une valeur de tension de sortie Vout. Par exemple, 00 correspond à 24 Volts, 01 correspond à 12 Volts, 10 correspond à 5 Volts, et 11 correspond à 0 Volts. Le dispositif 20 va lire la tension Vout et en déduire la valeur des bits de la suite de bits, déduisant ainsi l’état correspondant à chaque information. Par exemple, le premier bit peut correspondre à une première information et le deuxième bit à une autre. Alternativement, les quatre valeurs peuvent correspondre à quatre valeurs d’une même information. Les valeurs de tension intermédiaires correspondant à 01 et 10 dépendent de la valeur de résistivité des résistances R1, R2 et R4 via les ponts diviseurs de tension qu’elles créent et de la valeur de la tension de tirage Vtir. La valeur de tension correspondant à 00 (interrupteurs ouverts) est par exemple Vtir, et la valeur de tension correspondant à 11 est par exemple proche de 0 Volts en fonction de la valeur des résistances R1 et R2. Pour ajouter des niveaux d’information, un ou plusieurs autres ponts diviseurs de tension peuvent être ajouté au niveau des ponts diviseurs de tension à gauche du schéma de la FIG. 5 . Par exemple, il est possible d’ajouter au moins une ligne reliée à la masse 0 et à la sortie commune Vcmd, et d’ajouter à cette ligne un interrupteur K3 et une autre résistance. Cela permet d’ajouter un bit à la suite de bits sur la sortie OUT_mult, et donc de multiplier par deux le nombre d’informations transmissibles. L’important est alors que le dispositif 20 ait une sensibilité telle qu’il puisse différencier les différents niveaux de tension pris par Vout pour obtenir l’information correspondante en bits. La sortie commune des ponts diviseurs de tension Vcmd est reliée à une référence de tension U1. La référence de tension U1 est par exemple de type TL431, par exemple de Texas Instruments®. U1 est alimenté par Vint. L’intérêt de U1 est qu’il a une tension constante interne, formant ainsi la tension constante Vref de la boucle de régulation. L’intérêt de U1 est aussi qu’il réalise la fonction de différence Diff de la boucle de régulation. La référence de tension programmable U1 est utilisée, en combinaison avec d’autres composants, pour réaliser la comparaison Cmd entre la tension de référence Vref et la différence entre la tension de commande Vcmd et la tension de sortie Vout, et générer une erreur pour compenser cette différence. Le gain de retour de la boucle de régulation est créé par la résistance R4, qui est préférentiellement un ensemble de résistances en série. Ce gain de retour est modifié par la commande en fonction de l’état des interrupteurs K1 et K2, car la résistance R4 crée des ponts diviseurs de tension respectivement avec R1 et R2. La fonction de comparaison est réalisée par le circuit RC composé de la résistance R5 et du condensateur C5 et par U1, associés à la résistance R6. Ce montage permet de générer l’erreur, à partir de la tension constante Vref, entre la tension de commande Vcmd en référence de U1 et la tension issue du gain de retour au point 33, c’est-à-dire Vout. La référence de tension U1 voit son point de fonctionnement modifié suivant l’état des interrupteurs K1 et K2 et suivant le retour de la tension de sortie OUT_mult. La référence de tension U1 commande le transistor Q1. De manière préférentielle, cette commande est réalisée via un transistor intermédiaire Q2. En effet, commander directement le transistor Q1 conduirait à une divergence. Le transistor intermédiaire Q2 est de préférence du même type que le transistor de sortie Q1, par exemple un transistor à effet de champ comme représenté à la FIG. 5 , par exemple un transistor de type MOSFET. Le transistor Q2 permet d’ « inverser » la commande issue du régulateur de tension programmable U1, pour commander au mieux le transistor de sortie Q1. Ainsi avec une tension de commande Vcmd mise à 0V, U1 va compenser au maximum et donc atteindre la tension Vint sur le point 33. Cette tension va commander le transistor intermédiaire Q2 au travers des deux résistances de polarisation R7 et R8. Le transistor intermédiaire Q2 va devenir passant et mettre le drain, de Q2, à la masse. La grille du transistor de sortie Q1 sera connecté à la masse, et le transistor de sortie Q1 sera dans l’état ouvert et donc la tension OUT_mult sera à son maximum soit Vtir. correspondant à une suite de bits valant par exemple 00. La résistance R9 est une résistance de polarisation du transistor de sortie Q1. Le paragraphe précédent prenait l’exemple d’une tension de sortie attendue (ou « de commande ») égal à Vtir. Dans un tel cas, et pour une tension de sortie attendue égale à la tension de tirage Vtir, le transistor de sortie Q1 se comporte comme un interrupteur ON/OFF, c’est-à-dire que sa sortie vaut 0 Volts ou Vtir. Lorsque la tension de sortie attendue est une tension intermédiaire déterminée par les ponts diviseurs de tension formés par les résistance R1 et R2 respectivement conjointement à R4, les niveaux de tensions de sortie sont des points prédéfinis du régime de fonctionnement linéaire du transistor de sortie Q1 (et de même pour le transistor intermédiaire Q2), permettant d’obtenir le niveau de tension souhaité en drain du transistor de sortie Q1 et donc à la sortie OUT_mult. Enfin, le dispositif 30 comprend une diode de protection D1. La FIG. 6 montre une représentations schématique d’un mode de réalisation du système comprenant le dispositif 30 et le dispositif 20. Dans ce mode de réalisation, la résistance R4 réalisant la fonction de gain de retour est mise en œuvre par trois résistances R41, R42 et R43. Dans ce mode de réalisation, Vint a une valeur de 12 Volts, Vtir a une valeur de 28 Volts, et la résistance de tirage a une valeur de 20k Ohms. Le premier pont diviseur de tension est réalisé par l’interrupteur K1 avec la résistance R4 (R41, R42 et R43) de 99k Ohms et une résistance R1 de 1k Ohms. Le deuxième pont diviseur de tension est réalisé par l’interrupteur K2 avec la résistance R4 de 99k Ohms et la résistance R2 de 22k Ohms. Avec K1 et K2 ouverts, on obtient Vcmd à son maximum, et avec K1 et K2 fermés, on obtient Vcmd à son minimum. Les valeurs minimum et maximum de Vcmd sont déterminées par la transmittance du circuit, c’est-à-dire par les différents composants du dispositif 10. L’invention porte aussi sur un procédé de transmission de données entre le premier dispositif 30 électronique à sortie discrète et le deuxième dispositif distant 20 relié au premier dispositif 30 via la sortie discrète OUT_mult. Un tel procédé selon l’invention est représenté à la FIG. 7 et comprend cinq étape 41 à 45, certaines de ces étapes pouvant être répétées. Le procédé 40 selon l’invention comprend notamment deux étapes 42 et 43, réalisées à chaque fois que le niveau de tension attendu Vcmd par la commande CMD est modifié à une étape 44. L’initialisation du procédé 40 comprend une première étape 41 de définition, par la commande CMD du premier dispositif 30, d’un niveau de tension de sortie attendu Vcmd parmi la pluralité de niveaux de tension prédéfinis. Cette étape de définition est préférentiellement réalisée par l’utilisation des interrupteurs K1 et K2 du dispositif 30 de la FIG. 5 . Le procédé 40 comprend ensuite une étape 42 de régulation du niveau de tension de sortie par la boucle de régulation de tension du premier dispositif, comme décrit précédemment. La régulation 42 comprend notamment la modification du gain de retour de tension, pour compenser la différence entre la tension de sortie Vout et la tension de sortie attendue Vcmd. Ensuite, une étape 43 de commande, par la boucle de régulation, du transistor de sortie Q1 du premier dispositif 30 est réalisée dans le procédé 40, pour présenter le niveau de tension de sortie attendu Vcmd entre l’entrée S du transistor de sortie Q1 et la sortie D du transistor de sortie Q1. Puis, le procédé 40 comprend une lecture 44, par le deuxième dispositif 20, du niveau de tension de la sortie discrète OUT_mult. Le procédé 40 comprend en outre une étape 45 de modification du niveau de tension attendu Vcmd en un niveau de tension attendue modifié Vcmd’ par la commande du premier dispositif 30, puis les étapes 42,43 et 44 sont réalisées à nouveau avec le niveau de tension attendu modifié Vcmd’, pour une lecture du niveau de tension attendu modifié Vcmd’ par le dispositif distant 20. Procédé (4) de transmission de données entre un premier dispositif (30) électronique à sortie discrète (OUT_mult) et un deuxième dispositif (20) relié au premier dispositif (30) via la sortie discrète (OUT_mult), la sortie discrète présentant un niveau de tension parmi une pluralité de niveaux de tension prédéfinis, le procédé comprenant : définition (41), par une commande (CMD) du premier dispositif (30), d’un niveau de tension de sortie attendu (Vcmd) parmi la pluralité de niveaux de tension prédéfinis, régulation (42) du niveau de tension de sortie par une boucle de régulation de tension du premier dispositif (30), la boucle de régulation comprenant une tension constante (Vref) en entrée, la régulation (42) comprenant une modification d’un gain de retour de tension de la boucle de régulation de tension pour compenser la différence entre la tension de sortie (Vout) et la tension de sortie attendue (Vcmd) commande (43), par la boucle de régulation, d’un transistor de sortie (Q1) du premier dispositif (30), pour présenter le niveau de tension de sortie attendu (OUT_mult) entre une entrée (S) du transistor de sortie (Q1) et une sortie (D) du transistor de sortie (Q1), l’entrée (S) du transistor de sortie étant reliée à la masse et la sortie du transistor de sortie étant la sortie discrète (D, OUT_mult) reliée au deuxième dispositif (20), lecture (44), par le deuxième dispositif (20), du niveau de tension de la sortie discrète. Procédé (4) selon la revendication précédente comprenant en outre : Modification (45) du niveau de tension attendu (Vcmd) par la commande du premier dispositif (30), puis régulation (42) du niveau de tension de sortie par la boucle de régulation de tension du premier dispositif (30), commande (43), par la boucle de régulation, du transistor de sortie (Q1) du premier dispositif (30), pour présenter le niveau de tension de sortie attendu (OUT_mult) modifié. Système configuré pour mettre en œuvre le procédé selon l’une des revendications précédentes, comprenant le premier dispositif (30) électronique à sortie discrète (OUT_mult) et le deuxième dispositif (20) relié au premier dispositif (30) via la sortie discrète (OUT_mult), le premier dispositif (30) comprenant : la commande (CMD) définissant un niveau de tension de sortie attendu parmi la pluralité de niveaux de tension prédéfinis, la boucle de régulation de tension comprenant une tension constante (Vref) en entrée, configurée pour comparer le niveau de tension de sortie attendu (Vcmd) avec le niveau de tension de sortie (Vout) pour obtenir une différence de niveau de tension, et pour modifier le gain de retour de tension de la boucle de régulation de tension pour compenser la différence entre la tension de sortie (Vout) et la tension de sortie attendue (Vcmd), le transistor de sortie (Q1) comprenant une commande (G), l’entrée (S) reliée à la masse et la sortie discrète (D, OUT_mult) reliée au deuxième dispositif (20), la commande (G) du transistor de sortie étant commandée par la boucle de régulation de tension pour présenter le niveau de tension de sortie attendu (Vcmd) entre l’entrée (S) du transistor de sortie (Q1) et la sortie (D) du transistor de sortie (Q1). Système selon la revendication précédente dans lequel le premier dispositif (30) comprend une sortie à drain (D) ouvert, dans lequel le transistor de sortie (Q1) du premier dispositif (30) est un transistor à effet de champ comprenant une grille (G), un drain (D) et une source (S), la commande du transistor de sortie (Q1) étant la grille, l’entrée du transistor de sortie (Q1) étant la source (S) et la sortie du transistor de sortie (Q1) étant le drain (D), et dans lequel le deuxième dispositif (20) comprend au moins une alimentation (Vtir) et une résistance (R10) réalisant une fonction de résistance de tirage. Système selon la revendication précédente dans lequel une sortie de la boucle de régulation de tension commande une grille (G) d’un transistor intermédiaire (Q2) compris dans le premier dispositif (30), le transistor intermédiaire (Q2) comprenant un drain (D) commandant la grille (G) du transistor de sortie (Q1). Système selon l’une des revendications 3 à 5 dans lequel la boucle de régulation comprend une référence de tension (U1) fournissant la tension constante. Système selon la revendication précédente dans lequel la référence de tension (U1) est un circuit intégré TL431. Système selon l’une des revendications 3 à 7 dans lequel chaque niveau de tension de la pluralité de niveaux de tension prédéfinis correspond à une valeur binaire de la sortie discrète. Système selon la revendication 8 dans lequel la commande du premier dispositif (30) est réalisée par une pluralité de ponts diviseurs de tension ayant une sortie de tension de commande commune (32), chaque pont diviseur de tension étant associé à un interrupteur (K1, K2), chaque interrupteur (K1, K2) définissant l’état d’un bit d’une suite de bits formant une valeur binaire de la sortie discrète (OUT_mult), la sortie de tension de commande commune (32) étant reliée à un gain (G) de la boucle de régulation de tension et définissant le niveau de tension de sortie attendu (Vcmd). Aéronef comprenant le système selon l’une des revendications 3 à 9, le premier dispositif (30) étant un dispositif dit DSO « Discrete Signal Output ».