Brevet FR3159875A1 — publié le 20250905

Dispositif électronique La présente description concerne un dispositif comprenant un transistor (10, 40), le transistor comprenant : - une première couche semiconductrice dopée P (15) ; - une deuxième couche semiconductrice piézoélectrique (16), recouvrant la première couche (15) ; - une troisième couche semiconductrice piézoélectrique (18), recouvrant la deuxième couche (16) ; - une quatrième couche semiconductrice piézoélectrique (20), recouvrant la troisième couche (18) ; - une cinquième couche semiconductrice piézoélectrique (22), recouvrant la quatrième couche (20), le transistor étant configuré pour générer un premier gaz bidimensionnel d'électrons (36) entre les quatrième et cinquième couches (20, 22) ; et - un motif de grille (24) traversant la cinquième couche (22) et au moins une partie de la quatrième couche (20). Figure pour l'abrégé : Fig. 1 Dispositif électronique La présente description concerne de façon générale les dispositifs électroniques et plus particulièrement les dispositifs électroniques comprenant des transistors de puissance à base de semiconducteurs. Dans le domaine de l'électronique de puissance, le développement de transistors de puissance à base de semiconducteurs à "large bande interdite", tels que le GaN, constitue un défi de taille. Différentes architectures ont été spécifiquement développées pour ces transistors à base de GaN. Les architectures basées sur l'utilisation d'un gaz bidimensionnel d’électrons (2 DEG) permettent généralement de fonctionner avec des tensions de polarisation source-drain élevées. Une tension seuil positive permet avantageusement de simplifier le circuit de commande du transistor et d'assurer la sécurité du système de conversion en cas de défaillance. Un mode de réalisation prévoit un dispositif comprenant un transistor, le transistor comprenant : - une première couche semiconductrice dopée P ; - une deuxième couche semiconductrice piézoélectrique, recouvrant la première couche ; - une troisième couche semiconductrice piézoélectrique, recouvrant la deuxième couche ; - une quatrième couche semiconductrice piézoélectrique, recouvrant la troisième couche ; - une cinquième couche semiconductrice piézoélectrique, recouvrant la quatrième couche, le transistor étant configuré pour générer un premier gaz bidimensionnel d’électrons entre les quatrième et cinquième couches ; et - un motif de grille traversant la cinquième couche et au moins une partie de la quatrième couche. Selon un mode de réalisation, le transistor est configuré pour générer un deuxième gaz bidimensionnel d’électrons entre les deuxième et troisième couches, la première couche étant configurée pour supprimer le deuxième gaz d'électrons. Selon un mode de réalisation, le motif de grille traverse les troisième, quatrième et cinquième couches et au moins une partie de la deuxième couche. Selon un mode de réalisation, les deuxième et quatrième couches sont constituées du même matériau. Selon un mode de réalisation, les deuxième et quatrième couches sont en GaN. Selon un mode de réalisation, les troisième et cinquième couches sont constituées du même matériau. Selon un mode de réalisation, les troisième et cinquième couches sont constituées d'AlGaN, d'AsGa, d'AlN ou d'InGaN. Selon un mode de réalisation, la première couche est constituée de GaN dopé au magnésium, au carbone ou au fer. Selon un mode de réalisation, la première couche est configurée pour ne pas être polarisée. Selon un mode de réalisation, le motif de grille sépare au moins la cinquième couche en une première partie et une deuxième partie. Selon un mode de réalisation, le motif de grille sépare les troisième, quatrième et cinquième couches en une première partie et une deuxième partie. Selon un mode de réalisation, le dispositif comprend une première électrode en contact avec la première partie de la cinquième couche et une deuxième électrode en contact avec la deuxième partie de la cinquième couche. Selon un mode de réalisation, la première couche est configurée pour être polarisée avec la même tension que l’une ou l’autre des première et deuxième électrodes. Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : la FIG. 1 représente un exemple d’un dispositif électronique comprenant un transistor de puissance à base de semiconducteur ; la FIG. 2 représente un mode de réalisation d’un dispositif électronique comprenant un transistor de puissance à base de semiconducteur ; la FIG. 3 représente le comportement du dispositif électronique de la FIG. 2 ; et la FIG. 4 représente un autre mode de réalisation d’un dispositif électronique comprenant un transistor de puissance à base de semiconducteur. De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques. Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. Sauf précision contraire, lorsque l'on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans éléments intermédiaires autres que des conducteurs, et lorsque l'on fait référence à deux éléments reliés (en anglais "coupled") entre eux, cela signifie que ces deux éléments peuvent être connectés ou être reliés par l'intermédiaire d'un ou plusieurs autres éléments. Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position absolue, tels que les termes "avant", "arrière", "haut", "bas", "gauche", "droite", etc., ou relative, tels que les termes "dessus", "dessous", "supérieur", "inférieur", etc., ou à des qualificatifs d'orientation, tels que les termes "horizontal", "vertical", etc., il est fait référence sauf précision contraire à l'orientation des figures. Sauf précision contraire, les expressions "environ", "approximativement", "sensiblement", et "de l'ordre de" signifient à 10 % près, de préférence à 5 % près. La FIG. 1 représente un exemple d’un dispositif électronique comprenant un transistor de puissance à base de semiconducteur. Plus précisément, la FIG. 1 représente schématiquement une partie d'un dispositif comprenant le transistor de puissance 10. Le transistor 10 est un transistor de type HEMT (de l’anglais « High Electron Mobility Transistor », transistor à mobilité électronique élevée). Un tel transistor est un transistor à effet de champ à mobilité électronique élevée, parfois désigné par le terme de transistor à effet de champ à hétérostructure. Le transistor 10 comprend un empilement 12 de couches 14, 16, 18, 20, 22. L'empilement 12 est par exemple situé dans ou sur un substrat semiconducteur 13. Le substrat 13 est par exemple constitué de silicium, de saphir ou de SiC. Dans l'exemple de la FIG. 1 , l'empilement 12 est situé sur la surface supérieure du substrat 13. La couche 14 est une couche tampon. La couche 14 peut correspondre à plusieurs couches tampons. La couche tampon 14 est par exemple en AlN, GaN ou AlGaN. La couche 16 est en un matériau piézoélectrique, par exemple en GaN. La couche 16 est par exemple dopée intrinsèquement ou involontairement. En d'autres termes, la couche 16 n'est pas dopée ou l'est avec une concentration de dopage inférieure à 10 14 cm -3 . La couche 16 est située sur, et par exemple en contact avec, la couche 14. La couche 16 est par exemple flottante. En d'autres termes, la couche 16 n’est par exemple pas polarisée. Selon une variante, la couche 16 est polarisée par la tension de référence, par exemple la masse. La couche 18, qui constitue une barrière arrière, est en un matériau piézoélectrique, par exemple en AlGaN. La teneur en aluminium est par exemple supérieure à 4 %. La couche 18 est située sur, et par exemple en contact avec, la couche 16. La couche 18 est par exemple flottante. La couche 20, qui constitue un canal, est en un matériau piézoélectrique, par exemple en GaN. La couche 20 est située sur, et par exemple en contact avec, la couche 18. La couche 22, qui constitue une barrière, est en un matériau piézoélectrique, par exemple en AlGaN. La teneur en aluminium est par exemple supérieure à 4 %. La couche 22 est située sur, et par exemple en contact avec, la couche 20. La couche 22 ne recouvre, par exemple, pas entièrement la couche 20. En d'autres termes, une partie de la couche 20, par exemple une partie de la surface supérieure de la couche 20, n’est pas recouverte par la couche 22. Le transistor 10 comprend un motif de grille 24. Le motif de grille 24 est situé dans une cavité 26. La cavité s'étend depuis la surface supérieure de la couche 22, à travers la couche 22 et une partie de la couche 20. En d'autres termes, la cavité 26 s'étend à travers l'interface entre les couches 20 et 22. La cavité 26 s'étend à travers les couches 18, 20, 22 et à travers une partie de la couche 16. En d'autres termes, le fond de la cavité 26 de la FIG. 1 est situé dans la couche 16. Les couches traversées par la cavité, par exemple les couches 18, 20, 22 de la FIG. 1 , sont divisées en deux parties par la cavité 26. La couche 18 est divisée en des parties 18a et 18b, les parties 18a et 18b n'étant pas en contact l'une avec l'autre. La couche 20 est divisée en des parties 20a et 20b, les parties 20a et 20b n’étant pas en contact l'une avec l'autre. La couche 22 est divisée en des parties 22a et 22b, les parties 22a et 22b n’étant pas en contact l'une avec l'autre. Les parties 18a, 20a, 22a forment un empilement secondaire 12a et les parties 18b, 20b et 22b forment un empilement secondaire 12b. Les empilements secondaires 12a et 12b sont séparés par la cavité 26. Le motif de grille 24 comprend une couche diélectrique 28 et une couche conductrice 30. La couche 28 recouvre de façon conforme la cavité 28 et une partie de la surface supérieure de la couche 22 entourant la cavité 26. En d'autres termes, la couche 28 recouvre la surface latérale des couches 16, 18, 20, 22 formant les parois de la cavité, la surface de la couche 16 formant le fond de la cavité 26 et une partie de la surface supérieure de la couche 22 entourant la cavité 26. La couche 30 recouvre la couche 28 de façon conforme. De préférence, la couche 30 recouvre entièrement, et uniquement, la couche 28. La couche 30 est donc séparée de l'empilement 12 par la couche 28. Le transistor 10 comprend une électrode de drain 32 et une électrode de source 34. L'électrode de drain 32 est en contact avec les deux couches 20 et 22 d'un côté de la cavité 26 et l'électrode de source 34 est en contact avec les deux couches 20 et 22 de l'autre côté de la cavité 26. Plus précisément, l'électrode de drain 32 est en contact avec les parties 20a et 22a des couches 20 et 22 et l'électrode de source 34 est en contact avec les parties 20b et 22b des couches 20 et 22. Dans l'exemple de la FIG. 1 , l'électrode de drain 32 couvre une partie de la surface supérieure de la partie 22a, une partie de la surface supérieure de la partie 20a qui n’est pas couverte par la partie 22a et la surface latérale de la partie 22a. De même, l'électrode de source 34 couvre une partie de la surface supérieure de la partie 22b, une partie de la surface supérieure de la partie 20b qui n’est pas couverte par la partie 22b et la surface latérale de la partie 22b. L'architecture d'un transistor HEMT tel que le transistor 10 comporte la superposition de deux couches semiconductrices ayant des bandes interdites différentes qui forment un puits quantique à leur interface. Ce puits quantique est induit par les charges de polarisation spontanées et piézoélectriques présentes. Les électrons sont confinés dans ce puits quantique pour former un gaz bidimensionnel d’électrons (2DEG). Dans l'empilement 12 de la FIG. 1 , un gaz bidimensionnel d’électrons 36 est formé sous la couche 22, dans la couche 20. Le gaz bidimensionnel d’électrons 36 est généralement confiné à l'interface entre les couches 20 et 22. Les couches 20 et 22 forment une hétérojonction. Le motif de grille 24 traverse cette interface entre les couches 20 et 22, de sorte à interrompre le gaz bidimensionnel d'électrons 36. La commande de la tension de grille Vgs permet d’autoriser ou de bloquer le passage des électrons du gaz bidimensionnel d’électrons 36 de part et d'autre du motif de grille 24. De façon générale, si la grille du transistor est mise à une tension supérieure à une tension seuil, il y a une accumulation d'électrons sous le diélectrique de grille, connectant ainsi le gaz bidimensionnel d'électrons de part et d'autre de celui-ci, ce qui permet de connecter la source et le drain de sorte que le transistor passe à l'état passant. Par conséquent, lorsque le motif de grille 24 est dans un état propre à autoriser le passage des électrons, le gaz bidimensionnel d'électrons 36 s'étend entre les parties 20a et 22a, le long des parois et du fond de la cavité 26 et entre les parties 20b et 22b. Si la grille du transistor est mise à une tension inférieure à la tension seuil, la source et le drain ne sont plus connectés et le transistor entre dans un état bloqué. Un deuxième gaz bidimensionnel d’électrons 38 est formé sous la couche 18, dans la couche 16. Le gaz bidimensionnel d'électrons 38 est généralement confiné à l'interface entre les couches 16 et 18. Le gaz bidimensionnel d'électrons 38 génère un courant de fuite constant non désiré circulant entre le drain et la source du transistor 10. La FIG. 2 représente un mode de réalisation d’un dispositif électronique comprenant un transistor de puissance à base de semiconducteur 11. Plus précisément, la FIG. 2 représente schématiquement une partie d'un dispositif comprenant le transistor de puissance 11. Le transistor 11 est un transistor de type transistor à mobilité électronique élevée (HEMT). Un tel transistor est un transistor à effet de champ à mobilité électronique élevée, parfois désigné par le terme de transistor à effet de champ à hétérostructure. Le dispositif est par exemple destiné à l'industrie automobile. L'électrification des véhicules automobiles génère un niveau de contenu électronique de plus en plus important dans les véhicules. Le dispositif comprend par exemple un transistor à mobilité électronique élevée (HEMT) destiné à être incorporé dans ces véhicules. L'automatisation de la conduite automobile génère également un contenu électronique de plus en plus important dans les véhicules. Le dispositif peut par exemple être utilisé dans le domaine industriel. Plus particulièrement, le dispositif vise par exemple à être utilisé pour le développement des énergies vertes ou pour l'électrification d'infrastructures, par exemple pour des bornes de recharge ou pour l'incorporation d'énergie solaire. Le dispositif peut également être utilisé dans le domaine de l'Internet des objets et des maisons intelligentes. Le dispositif est par exemple destiné à être mis en œuvre dans les circuits de puissance et d'alimentation d'éléments d’un équipement, comprenant par exemple des HEMT 650 V ou 1200 V, des diodes 1200V ultrarapides et en carbure de silicium, des diodes de suppression des tensions transitoires, et des protections contre les décharges électromagnétiques. Le dispositif peut également être utilisé dans la mise en œuvre de nuages informatiques, de réseaux 5G, de centres de données et de serveurs. Le dispositif comprend par exemple des matériaux à large bande interdite. Le dispositif est par exemple destiné à être utilisé dans l'électronique personnelle, par exemple dans le but d'augmenter le contenu des fréquences radio, dans des connexions 5G ou plus généralement dans des dispositifs connectés. Le dispositif est par exemple un téléphone intelligent ou smartphone ou une partie d'un réseau de l'Internet des objets. Le dispositif est par exemple connecté par 5G, WIFI ou bande ultra-large. Le dispositif comporte par exemple des interfaces à haut débit, par exemple avec un filtrage avancé et une protection contre les décharges électromagnétiques. Le dispositif est par exemple destiné à être utilisé dans des équipements de communication, ou dans des ordinateurs et des périphériques. Par exemple, le dispositif peut être utilisé dans des infrastructures 5G et des centres de données dédiés. Le dispositif comprend par exemple des diodes en carbure de silicium, des transistors Schottky de puissance, des protections contre les décharges électromagnétiques et des diodes de suppression des tensions transitoires. Le dispositif peut également être utilisé dans les satellites, comprenant par exemple des dispositifs passifs intégrés pour des applications de radiofréquence. Le dispositif décrit comprend un transistor de type HEMT. Les transistors de type HEMT sont généralement utilisés dans des applications à haute fréquence et à haute puissance telles que des communications par satellite, des systèmes radar, des chargeurs de batterie, des ordinateurs, des serveurs, l'automobile, des systèmes d'éclairage et des systèmes photovoltaïques, des amplificateurs à micro-ondes et tous les équipements nécessitant une conversion de puissance, par exemple une conversion de puissance continu-continu DC/DC ou alternatif-continu AC/DC ou alternatif-alternatif AC/AC ou continu-alternatif DC/AC. Les transistors de type HEMT peuvent également être utilisés dans certains dispositifs électroniques personnels spécialisés, tels que des amplificateurs audio haut de gamme ou des émetteurs radiofréquence (RF). Les transistors de type HEMT sont de plus en plus utilisés dans l'électrification des voitures, en particulier dans les véhicules électriques et hybrides. Le transistor 11 comprend, comme le dispositif 10 de la FIG. 1 , un empilement 12 de couches 14, 16, 18, 20, 22. Dans le mode de réalisation de la FIG. 2 , l'empilement 12 comprend en outre une couche 15. De préférence, les couches 14, 15, 16, 18, 20, 22 de l'empilement 12 sont disposées dans cet ordre à partir du substrat. L'empilement 12 est par exemple situé dans ou sur le substrat semiconducteur 13. Le substrat est par exemple constitué de silicium, de saphir ou de SiC. La couche 14 est une couche tampon. La couche 14 peut correspondre à plusieurs couches tampons. La couche tampon 14 est par exemple en AlGaN, AlN ou GaN. La couche 14 est par exemple la couche la plus basse de l'empilement 12. En d'autres termes, la couche 14 est par exemple la couche la plus proche du substrat 13. La couche 15 est une couche semiconductrice. La couche 15 est dopée P. Par exemple, la couche 15 est en GaN. Par exemple, la couche 15 est dopée au magnésium, au carbone ou au fer. La couche 15 est par exemple la deuxième couche la plus basse de l'empilement 12. La couche 15 est par exemple séparée, de préférence entièrement, du substrat par la couche 14. La concentration de dopage est par exemple supérieure à 10 17 cm -3 , par exemple sensiblement égale à 10 18 cm -3 . De préférence, la couche 15 est flottante. En d'autres termes, la couche 15 n’est de préférence pas polarisée. Selon une variante, la couche 15 est polarisée par la tension de référence, par exemple la masse. La couche 16 est en un matériau piézoélectrique, de préférence en un matériau semiconducteur piézoélectrique. La couche 16 constitue un canal enterré ou une couche intermédiaire. La couche 16 est de préférence en un matériau configuré pour être formé, par exemple pour être amené à croître par épitaxie, sur la couche 15. La couche 16 est par exemple en GaN. La couche 16 est de préférence dopée intrinsèquement ou involontairement. En d'autres termes, la couche 16 n’est pas dopée ou l'est avec une concentration de dopage inférieure à 10 14 cm -3 . Par exemple, la couche 16 est dans le même matériau que la couche 15. La couche 16 est par exemple la troisième couche la plus basse de l'empilement 12. La couche 16 est par exemple située sur, et de préférence en contact avec, la couche 15. La couche 16 est par exemple séparée, de préférence entièrement, de la couche 14 par la couche 15. De préférence, la couche 16 est flottante. En d'autres termes, la couche 16 n’est de préférence pas polarisée. Selon une variante, la couche 16 est polarisée par la tension de référence, par exemple la masse. La couche 18 est en un matériau piézoélectrique, de préférence en un matériau semiconducteur piézoélectrique. La couche 18 constitue une barrière arrière. La couche 18 est de préférence en un matériau configuré pour être formé, par exemple pour être amené à croître par épitaxie, sur la couche 16. La couche 18 est en un matériau différent de celui de la couche 16. La couche 18 est par exemple en AlGaN, en InGaN, en AsGa ou en AlN. De préférence, la couche 18 est en AlGaN, la teneur en aluminium étant supérieure à 4 %. La couche 18 est par exemple la quatrième couche la plus basse de l'empilement 12. La couche 18 est par exemple située sur, et de préférence en contact avec, la couche 16. La couche 18 est par exemple séparée, de préférence entièrement, de la couche 15 par la couche 16. La couche 18 n’est de préférence pas en contact avec la couche 15. De préférence, la couche 18 est flottante. En d'autres termes, la couche 18 n’est de préférence pas polarisée. Selon une variante, la couche 18 est polarisée par la tension de référence, par exemple la masse. La couche 20 est en un matériau piézoélectrique, de préférence en un matériau semiconducteur piézoélectrique. La couche 20 constitue un canal. La couche 20 est de préférence en un matériau configuré pour être formé, par exemple pour être amené à croître par épitaxie, sur la couche 18. La couche 20 est en un matériau différent de celui de la couche 18. Par exemple, le matériau de la couche 20 est le même que celui de la couche 16. La couche 20 est par exemple en GaN. La couche 20 est par exemple la cinquième couche la plus basse de l'empilement 12. La couche 20 est par exemple située sur, et de préférence en contact avec, la couche 18. La couche 20 est par exemple séparée, de préférence entièrement, de la couche 16 par la couche 18. La couche 18 n’est de préférence pas en contact avec les couches 15 et 16. La couche 22 est en un matériau piézoélectrique, de préférence en un matériau semiconducteur piézoélectrique. La couche 22 constitue une barrière. La couche 22 est de préférence en un matériau configuré pour être formé, par exemple pour être amené à croître par épitaxie, sur la couche 20. La couche 22 est en un matériau différent de celui de la couche 20. La couche 22 est par exemple dans le même matériau que la couche 18. La couche 22 est par exemple en AlGaN, en InGaN, en AsGa ou en AlN. De préférence, la couche 22 est en AlGaN, la teneur en aluminium étant supérieure à 4 %. La couche 22 est par exemple la couche la plus haute de l'empilement 12, en d'autres termes, la couche la plus éloignée du substrat et la plus éloignée de la couche tampon non représentée. La couche 22 est par exemple située sur, et de préférence en contact avec, la couche 20. La couche 22 est par exemple séparée, de préférence entièrement, de la couche 18 par la couche 20. La couche 22 n’est de préférence pas en contact avec les couches 14, 15, 16, 18. La couche 22 ne recouvre, par exemple, pas entièrement la couche 20. En d'autres termes, une partie de la couche 20, par exemple une partie de la surface supérieure de la couche 20, n’est pas recouverte par la couche 22. Selon un mode de réalisation, les couches 16, 18, 20 et 22 sont toutes en différents matériaux piézoélectriques. Selon un autre mode de réalisation, les couches 16 et 20 sont constituées du même matériau et les couches 18 et 22 sont constituées du même matériau. De préférence, chacune des couches 14, 15, 16, 18, 20, 22 est une couche homogène. De préférence, chacune des couches 14, 15, 16, 18, 20, 22 est constituée d'un seul matériau. La couche 16 a par exemple une concentration de dopage inférieure à 10 14 cm -3 . La couche 18 a une épaisseur comprise entre 20 nm et 150 nm. La couche 20 a, par exemple, une concentration de dopage inférieure à 10 14 cm -3 . La couche 20 a une épaisseur comprise par exemple entre 50 nm et 200 nm. La couche 22 a une épaisseur comprise entre 20 nm et 100 nm. Les matériaux semiconducteurs du transistor 10 sont par exemple choisis de sorte à avoir une large bande interdite, pour des raisons de tenue de la puissance (en particulier, de la haute tension) et de la température. Le transistor 11 comprend un motif de grille 24. Le motif de grille 24 est situé dans une cavité 26. La cavité s'étend à partir de la surface supérieure de la couche 22. La cavité 26 s'étend au moins à travers la couche 22 et une partie de la couche 20. En d'autres termes, la cavité 26 s'étend à travers l'interface entre les couches 20 et 22. Dans le mode de réalisation de la FIG. 2 , la cavité 26 s'étend à travers les couches 18, 20, 22 et à travers une partie de la couche 16. En d'autres termes, le fond de la cavité 26 de la FIG. 2 est situé dans la couche 16. De préférence, le fond de la cavité 26 est situé entre l'interface des couches 20 et 22 et la couche 16. Les couches traversées par la cavité, par exemple les couches 18, 20, 22 de la FIG. 2 , sont divisées en deux parties par la cavité 26. La couche 18 est divisée en des parties 18a et 18b, les parties 18a et 18b n’étant pas en contact l'une avec l'autre. La couche 20 est divisée en des parties 20a et 20b, les parties 20a et 20b n’étant pas en contact l'une avec l'autre. La couche 22 est divisée en des parties 22a et 22b, les parties 22a et 22b n’étant pas en contact l'une avec l'autre. Les parties 18a, 20a, 22a forment un empilement secondaire 12a et les parties 18b, 20b et 22b forment un empilement secondaire 12b. Les empilements secondaires 12a et 12b sont séparés par la cavité 26. Le motif de grille 24 comprend une couche diélectrique 28 et une couche conductrice 30. La couche 28 recouvre de façn conforme la cavité 28 et une partie de la surface supérieure de la couche 22 entourant la cavité 26. En d'autres termes, la couche 28 recouvre la surface latérale des couches 16, 18, 20, 22 formant les parois de la cavité, la surface de la couche 16 formant le fond de la cavité 26 et une partie de la surface supérieure de la couche 22 entourant la cavité 26. La couche 30 recouvre la couche 28 de façon conforme. De préférence, la couche 30 recouvre entièrement, et uniquement, la couche 28. La couche 30 est donc séparée de l'empilement 12 par la couche 28. Le transistor 11 comprend une électrode de drain 32 et une électrode de source 34. L'électrode de drain 32 est en contact avec les deux couches 20 et 22 d'un côté de la cavité 26 et l'électrode de source 34 est en contact avec les deux couches 20 et 22 de l'autre côté de la cavité 26. Plus précisément, l'électrode de drain 32 est en contact avec les parties 20a et 22a des couches 20 et 22 et l'électrode de source 34 est en contact avec les parties 20b et 22b des couches 20 et 22. Dans l'exemple de la FIG. 2 , l'électrode de drain 32 couvre une partie de la surface supérieure de la partie 22a, une partie de la surface supérieure de la partie 20a qui n’est pas couverte par la partie 22a et la surface latérale de la partie 22a. De même, l'électrode de source 34 couvre une partie de la surface supérieure de la partie 22b, une partie de la surface supérieure de la partie 20b qui n’est pas couverte par la partie 22b et la surface latérale de la partie 22b. L'architecture d'un transistor HEMT tel que le transistor 11 comporte la superposition de deux couches semiconductrices ayant des bandes interdites différentes qui forment un puits quantique à leur interface. Ce puits quantique est induit par les charges de polarisation spontanées et piézoélectriques présentes. Les électrons sont confinés dans ce puits quantique pour former un gaz bidimensionnel d'électrons (2DEG). Dans l'empilement 12 de la FIG. 2 , un gaz bidimensionnel d'électrons 36 est formé sous la couche 22, dans la couche 20. Le gaz bidimensionnel d'électrons 36 est généralement confiné à l'interface entre les couches 20 et 22. Les couches 20 et 22 forment une hétérojonction. Le motif de grille 24 traverse cette interface entre les couches 20 et 22, de sorte à interrompre le gaz bidimensionnel d'électrons 36. La commande de la tension de grille Vgs permet d’autoriser ou de bloquer le passage des électrons du gaz bidimensionnel d’électrons 36 de part et d'autre du motif de grille 24. De façon générale, si la grille du transistor est mise à une tension supérieure à une tension seuil, il y a une accumulation d'électrons sous le diélectrique de grille, connectant ainsi le gaz bidimensionnel d'électrons de part et d'autre de celui-ci, ce qui permet de connecter la source et le drain de sorte que le transistor passe à l'état passant. Par conséquent, lorsque le motif de grille 24 est dans un état propre à autoriser le passage des électrons, le gaz bidimensionnel d'électrons 36 s'étend entre les parties 20a et 22a, le long des parois et du fond de la cavité 26 et entre les parties 20b et 22b. Si la grille du transistor est mise à une tension inférieure à la tension seuil, la source et le drain ne sont plus connectés et le transistor passe à un état bloqué. Il serait avantageux que la tension seuil soit positive. En effet, si la valeur de la tension seuil est relativement faible ( Les couches 16 et 18 permettent d'augmenter la tension seuil vers des valeurs plus élevées. Cependant, un gaz bidimensionnel d’électrons 38 est formé sous la couche 18, dans la couche 16. Le gaz bidimensionnel d'électrons 38 est généralement confiné à l'interface entre les couches 16 et 18. Le gaz bidimensionnel d'électrons 38 génère un courant de fuite constant circulant entre le drain et la source du transistor 10. Ce courant est d'autant plus important si le motif de grille ne traverse pas l'interface entre les couches 16 et 18. La couche 15 est constituée d'un matériau semiconducteur dopé P. La couche 15 est donc configurée pour épuiser les électrons dans les régions voisines. Dans le mode de réalisation de la FIG. 2 , l'épaisseur de la couche 16, en d’autres termes la distance entre le gaz bidimensionnel d'électrons 38 et la couche 15, est configurée pour garantir que le gaz bidimensionnel d'électrons 38 est au moins partiellement supprimé par l'influence du dopage de type P de la couche 15. En d'autres termes, la couche 15 arrête le courant généré par le gaz bidimensionnel d'électrons 38. En d'autres termes, la couche 15 est configurée pour épuiser le gaz bidimensionnel d'électrons 38. Le choix de l'épaisseur de la couche 16 dépend du courant de fuite généré par le gaz bidimensionnel d’électrons 38 qui doit être supprimé. Dans le cas d'une couche 18 en AlGaN, ledit courant de fuite dépend de la teneur en aluminium dans la couche 18. De préférence, l'épaisseur de la couche 16 permettant la compensation du courant de fuite diminue lorsque la teneur en aluminium augmente. L'épaisseur de la couche 16 dépend également de l'épaisseur de la couche 18. Selon un mode de réalisation préféré, la couche 15 est constituée de GaN dopé au magnésium. De préférence, l'épaisseur de la couche 15 est supérieure à 10 nm, de préférence supérieure à 50 nm, par exemple sensiblement égale à 100 nm. Dans le mode de réalisation préféré, la couche 15 est flottante et ne reçoit pas de tension de polarisation. Selon le mode de réalisation préféré, la couche 16 est en GaN intrinsèque. De préférence, la couche 16 est flottante. De préférence, l'épaisseur de la couche 16 est inférieure à 150 nm, de préférence inférieure à 100 nm. Selon le mode de réalisation préféré, la couche 18 est en AlGaN. De préférence, la teneur en aluminium dans la couche 18 est supérieure à 4 %, par exemple sensiblement égale à 4 %. De préférence, la couche 18 est flottante. De préférence, l'épaisseur de la couche 18 est supérieure à 20 nm, par exemple sensiblement égale à 75 nm. Selon le mode de réalisation préféré, la couche 20 est en GaN intrinsèque. De préférence, l'épaisseur de la couche 20 est supérieure à 50 nm, par exemple sensiblement égale à 80 nm. Selon le mode de réalisation préféré, la couche 22 est en AlGaN. De préférence, la teneur en aluminium dans la couche 22 est supérieure à 4 %, par exemple sensiblement égale à 25 %. De préférence, l'épaisseur de la couche 22 est comprise entre 20 nm et 100 nm, par exemple sensiblement égale à 24 nm. Selon un autre mode de réalisation, le dispositif comprend un élément de contact configuré pour polariser la couche 15. Par exemple, le dispositif comprend un via conducteur isolé, non représenté, comprenant une âme conductrice et une gaine isolante. Le via traverse par exemple les couches 16, 18, 20 pour atteindre la surface supérieure de la couche 15. La FIG. 3 représente le comportement du dispositif électronique de la FIG. 2 . Plus précisément, la FIG. 3 représente, dans la vue A, avec les courbes C1, C2, C3, C4, C5, l'énergie de la bande de conduction dans les différentes régions du transistor 11 de la FIG. 2 pour différentes valeurs de l'épaisseur de la couche 16. En outre, la FIG. 3 représente, dans la vue A et dans la vue B avec les courbes C6, C7, C8, C9 et C10, la concentration d'électrons, dans les différentes régions du transistor 11 de la FIG. 2 pour différentes valeurs de l'épaisseur de la couche 16. La vue B correspond à une région 41 de la vue A agrandie. Dans les différents cas illustrés à titre d'exemple dans la FIG. 3 , la couche 15 a une épaisseur de 100 nm, la couche 18 a une épaisseur de 75 nm, la couche 20 a une épaisseur de 80 nm et la couche 22 a une épaisseur de 24 nm. Les courbes C1 et C6, C6 étant identique à C7, correspondent à un cas dans lequel la couche 16 a une épaisseur de 50 nm. Les courbes C2 et C7 correspondent à un cas dans lequel la couche 16 a une épaisseur de 100 nm. Les courbes C3 et C8 correspondent à un cas dans lequel la couche 16 a une épaisseur de 150 nm. Les courbes C4 et C9 correspondent à un cas dans lequel la couche 16 a une épaisseur de 200 nm. Les courbes C5 et C10 correspondent à un cas dans lequel la couche 16 a une épaisseur de 250 nm. Les courbes de la FIG. 3 comprenent différentes parties correspondant aux différentes régions du transistor 11. La partie Z22 correspond à la couche 22, la partie Z20 correspond à la couche 20, la partie Z18 correspond à la couche 18, la partie Z16 correspond à la couche 16 et la partie Z15 correspond à la couche 15. Le transistor est considéré comme étant passant. Toutes les courbes C6 à C10 comprennent un pic à la jonction entre les parties Z22 et Z20, correspondant au gaz bidimensionnel d'électrons 36 entre les électrodes du transistor. Dans la vue B, il est possible de voir que les courbes C8, C9 et C10 comprennent un pic à la jonction entre les parties Z16 et Z18, correspondant au gaz bidimensionnel d’électrons 38 entre les électrodes du transistor. Le gaz bidimensionnel d'électrons 38 n’est donc pas supprimé pour l'épaisseur correspondant aux courbes C8, C9 et C10. Il est également possible d’observer que les courbes C6 et C7 ne comprennent pas de pic à la jonction entre les parties Z16 et Z18. Par conséquent, pour l'épaisseur correspondante de la couche 16, le gaz bidimensionnel d'électrons 38 est supprimé. Les épaisseurs permettant la suppression du gaz bidimensionnel d'électrons 38 dépendent de la composition du transistor, notamment des valeurs de dopage des différentes régions et de l'épaisseur des différentes régions. Elles peuvent être déterminées de manière empirique. La FIG. 4 représente un autre mode de réalisation d’un dispositif électronique comprenant un transistor de puissance à semiconducteur 40. Le transistor de puissance 40 comprend les éléments du transistor 10. Ces éléments ne seront pas décrits une deuxième fois en détail. En d'autres termes, le transistor 40 comprend : - la couche tampon 14 ; - la couche dopée P 15, - la couche piézoélectrique 16, - la couche piézoélectrique 18, - la couche piézoélectrique 20, - la couche piézoélectrique 22, - la cavité 26, - le motif de grille 24, comprenant la couche diélectrique 28 et la couche conductrice 30, et - l'électrode de drain 32. Le transistor 40 diffère du transistor 11 de la FIG. 2 en ce qu'une des électrodes, par exemple l'électrode de source 34 de la FIG. 2 , est remplacée par une électrode 42 qui est en contact avec la couche 15. Par exemple, une partie de la surface supérieure de la couche 14 n’est pas couverte par les couches 16, 18, 20, 22. Une des électrodes, par exemple l'électrode 42, recouvre : - une partie de la surface supérieure de la couche 22, par exemple la partie 22b, - les surfaces latérales des couches 16, 18, 20, 22, par exemple les surfaces latérales des parties 18b, 20b, 22b et de la couche 16, et - la partie de la surface supérieure de la couche 15 non couverte par les couches 16, 18, 20, 22. Dans le mode de réalisation de la FIG. 4 , la couche 15 est polarisée avec la même tension que l'une des électrodes, par exemple les électrodes de source. Par exemple, la couche 15 est polarisée à la masse. Par exemple, la couche 15 et l'électrode de source 42 sont toutes deux polarisées à la masse. Selon un mode de réalisation, les surfaces latérales des couches 16, 18, 20, 22 sont séparées de l'électrode 42 par une couche diélectrique, non représentée. L'électrode n’est alors en contact qu'avec les surfaces supérieures des couches 15 et 22. Un avantage des modes de réalisation décrits est que la tension seuil du transistor est plus élevée, de préférence positive. Le transistor est donc plus simple à mettre en œuvre et plus fiable. Un autre avantage des modes de réalisation décrits est que la consommation d'énergie du transistor est plus faible, étant donné qu'un courant de fuite a été neutralisé. Un autre avantage des modes de réalisation décrits est que, comme le courant de fuite généré par le gaz bidimensionnel d'électrons 38 est arrêté par la couche 15, le fond de la cavité 26 peut se trouver au-dessus de la couche 15 sans augmenter le courant de fuite. Divers modes de réalisation et variantes ont été décrits. La personne du métier comprendra que certaines caractéristiques de ces divers modes de réalisation et variantes pourraient être combinées, et d’autres variantes apparaîtront à la personne du métier. Enfin, la mise en œuvre pratique des modes de réalisation et variantes décrits est à la portée de la personne du métier à partir des indications fonctionnelles données ci-dessus. Dispositif comprenant un transistor (10, 40), le transistor comprenant : - une première couche semiconductrice dopée P (15) ; - une deuxième couche semiconductrice piézoélectrique (16), recouvrant la première couche (15) ; - une troisième couche semiconductrice piézoélectrique (18), recouvrant la deuxième couche (16) ; - une quatrième couche semiconductrice piézoélectrique (20), recouvrant la troisième couche (18) ; - une cinquième couche semiconductrice piézoélectrique (22), recouvrant la quatrième couche (20), le transistor étant configuré pour générer un premier gaz bidimensionnel d'électrons (36) entre les quatrième et cinquième couches (20, 22) ; et - un motif de grille (24) traversant la cinquième couche (22) et au moins une partie de la quatrième couche (20). Dispositif selon la revendication 1, dans lequel le transistor (10, 40) est configuré pour générer un deuxième gaz bidimensionnel d’électrons (38) entre les deuxième (16) et troisième (18) couches, la première couche (15) étant configurée pour supprimer le deuxième gaz d’électrons (38). Dispositif selon la revendication 1 ou 2, dans lequel le motif de grille (24) traverse les troisième (18), quatrième (20) et cinquième (22) couches et au moins une partie de la deuxième couche (16). Dispositif selon l'une quelconque des revendications 1 à 3, dans lequel les deuxième (16) et quatrième (20) couches sont constituées du même matériau. Dispositif selon l'une quelconque des revendications 1 à 4, dans lequel les deuxième (16) et quatrième (20) couches sont en GaN. Dispositif selon l'une quelconque des revendications 1 à 5, dans lequel les troisième (18) et cinquième (22) couches sont constituées du même matériau. Dispositif selon l'une quelconque des revendications 1 à 6, dans lequel les troisième (18) et cinquième (22) couches sont constituées d'AlGaN, d'AsGa, d'AlN ou d'InGaN. Dispositif selon l'une quelconque des revendications 1 à 7, dans lequel la première couche (15) est constituée de GaN dopé au magnésium, au carbone ou au fer. Dispositif selon l'une quelconque des revendications 1 à 8, dans lequel la première couche (15) est configurée pour ne pas être polarisée. Dispositif selon l'une quelconque des revendications 1 à 9, dans lequel le motif de grille (24) sépare au moins la cinquième couche (22) en une première partie (22a) et une deuxième partie (22b). Dispositif selon la revendication 10, dans lequel le motif de grille (24) sépare les troisième (18), quatrième (20) et cinquième (22) couches en une première partie (18a, 20a, 22a) et une deuxième partie (18b, 20b, 22b). Dispositif selon l'une quelconque des revendications 1 à 10, dans lequel le dispositif comprend une première électrode (32) en contact avec la première partie (22a) de la cinquième couche (22) et une deuxième électrode (34, 42) en contact avec la deuxième partie (22b) de la cinquième couche (22). Dispositif selon l'une quelconque des revendications 1 à 11, dans lequel la première couche (15) est configurée pour être polarisée avec la même tension que l’une ou l’autre des première et deuxième électrodes (32, 34, 42). Procédé d'utilisation du dispositif selon l'une quelconque des revendications 1 à 13 dans des chargeurs embarqués de véhicules électriques, dans des stations de charge, dans des systèmes photovoltaïques, dans des appareils ménagers, dans des systèmes de télécommunication, dans des centres de données et des serveurs, dans des systèmes d'éclairage à diodes électroluminescentes ou dans des équipements nécessitant une conversion d'énergie. Système comprenant un chargeur embarqué dans un véhicule électrique, une borne de recharge, un système photovoltaïque, un appareil électroménager, un système de télécommunication, un centre de données, un serveur, un système d'éclairage à diodes électroluminescentes, ou un équipement nécessitant une conversion d'énergie, le système comprenant le dispositif selon l'une quelconque des revendications 1 à 13.