Brevet FR3162094A1 — publié le 20251114

Pixel d'affichage comprenant des sources électroluminescentes et écran d'affichage comprenant de tels pixels La présente description concerne un pixel d'affichage (12) comprenant une première mémoire configurée pour stocker un signal de couleur numérique (R, G, B), un circuit de commande (46) configuré pour effectuer des opérations d'écriture et des opérations de lecture dans la première mémoire, au moins une source d'émission de lumière (LED), et un circuit pilote (50) configuré pour piloter ladite source d'émission de lumière (LED) sur la base du signal numérique stocké (R,G, B), dans lequel le circuit de commande (46) est configuré pour fonctionner en tant que machine d'état fini pour mettre en œuvre les opérations d'écriture et les opérations de lecture. Figure pour l'abrégé : Fig. 2 Pixel d'affichage comprenant des sources électroluminescentes et écran d'affichage comprenant de tels pixels La présente description concerne un pixel d’affichage comprenant des sources de lumière, par exemple des diodes électroluminescentes, et un écran d’affichage ayant de tels pixels d’affichage. Un pixel d’une image correspond à l’élément unitaire de l’image affichée par un écran d’affichage. Pour afficher des images en couleur, l’écran d’affichage comprend de façon générale, pour afficher chaque pixel de l’image, au moins trois composants, également appelés sous-pixels d’affichage, qui émettent chacun un rayonnement lumineux, appelé composante couleur du pixel d’image sensiblement d’une seule couleur (par exemple, rouge, vert et bleu). La superposition des composantes couleur du pixel d’image émises par les trois sous-pixels d’affichage donne à l’observateur l’impression de couleur correspondant au pixel de l’image affichée. Dans ce cas, l’ensemble constitué par les trois sous-pixels d’affichage utilisés pour afficher un pixel d’une image est appelé pixel d’affichage de l’écran d’affichage. Chaque sous-pixel d’affichage peut comprendre une source de lumière, en particulier une diode électroluminescente. Les pixels d’affichage peuvent être répartis dans une matrice, chaque pixel d’affichage étant situé à l’intersection d’une rangée (également appelée ligne) et d’une colonne de la matrice. Des électrodes sont prévues le long des lignes et des colonnes pour connecter chaque pixel d’affichage à des circuits de commande. De façon générale, chaque ligne de pixels d’affichage est sélectionnée successivement par un signal transmis le long des électrodes de ligne et les pixels d’affichage de la ligne sélectionnée sont programmées pour afficher les pixels d’image souhaités par des signaux transmis le long des électrodes de colonne. Il est connu de commander une diode électroluminescente, par modulation de largeur d’impulsion, également appelée PWM (de l’acronyme anglais Pulse Width Modulation, modulation de largeur d’impulsion). Ce type de commande consiste à faire passer des impulsions de courant successives d’intensité constante dans la diode électroluminescente, les impulsions étant répétées de façon cyclique, le rapport cyclique déterminant l’intensité lumineuse émise par la diode électroluminescente. Une telle commande rend avantageusement possible de faire fonctionner la diode électroluminescente à son point de fonctionnement optimal auquel l’efficacité de la diode électroluminescente, égale au rapport entre la puissance lumineuse émise par la diode électroluminescente et la puissance électrique consommée par la diode électroluminescente, est maximale. De plus, une commande par modulation d’impulsion permet à la densité de courant passant dans la diode électroluminescente de rester constante. Cela est avantageux car, pour certains types de diodes électroluminescentes, la longueur d’onde centrale du rayonnement émis par la diode électroluminescente peut varier avec la densité de courant circulant dans la diode électroluminescente. La phase d’affichage peut comprendre un ou plusieurs cycles d’affichage, chaque cycle d’affichage correspondant à une modulation de largeur d’impulsion. Il est souhaitable de pouvoir modifier la façon dont la phase d’affichage est effectuée après la fabrication du pixel d’affichage. La diode électroluminescente peut être alimentée par une source de courant commandable. La polarisation de la source de courant commandable peut être basée sur un signal de polarisation numérique stocké dans une mémoire du pixel d’affichage. Il est souhaitable de pouvoir mettre à jour une nouvelle valeur de la polarisation numérique après la mise sous tension du pixel d’affichage. Un objet d’un mode de réalisation est de proposer un pixel d’affichage comprenant des diodes électroluminescentes et un écran d’affichage comprenant de tels pixels d’affichage qui pallie tout ou partie des inconvénients des pixels d’affichage existants comprenant des diodes électroluminescentes et des écrans d’affichage comprenant de tels pixels d’affichage. Un mode de réalisation prévoit un pixel d'affichage comprenant une première mémoire configurée pour stocker un signal de couleur numérique, un circuit de commande configuré pour effectuer des opérations d'écriture et des opérations de lecture dans la première mémoire, au moins une source d'émission de lumière, et un circuit pilote configuré pour piloter ladite source d'émission de lumière sur la base du signal numérique stocké. Le circuit de commande est configuré pour fonctionner en tant que machine d'état fini pour mettre en œuvre les opérations d'écriture et les opérations de lecture. Cela permet avantageusement de modifier la façon dont la phase d'affichage est effectuée après la fabrication du pixel d'affichage. Selon un mode de réalisation, le pixel d'affichage comprend une source de courant commandable alimentant ladite source d'émission de lumière avec un courant et le circuit pilote est configuré pour activer ou désactiver la source de courant commandable sur la base du signal numérique stocké. Selon un mode de réalisation, la machine d'état fini comprend au moins des premier, deuxième, troisième et quatrième états, et les transitions entre au moins certains des premier, deuxième, troisième et quatrième états sont déclenchées par les valeurs d'un premier bit et d’un deuxième bit. Certaines transitions entre les états peuvent avantageusement être déclenchées en utilisant un nombre réduit de bits. Selon un mode de réalisation, les transitions entre au moins certains des premier, deuxième, troisième et quatrième états sont déclenchées en outre par les valeurs d'un compteur. Certaines transitions entre les états peuvent avantageusement être déclenchées sans utiliser de signal externe. Selon un mode de réalisation, le pixel d'affichage comprend en outre une deuxième mémoire configurée pour stocker un signal de polarisation numérique et une troisième mémoire configurée pour stocker le premier bit et le deuxième bit. La machine d'état fini peut avantageusement fonctionner avec une mémoire supplémentaire réduite. Selon un mode de réalisation, le circuit de commande est configuré, dans le premier état, pour écrire de nouvelles valeurs du premier bit et du deuxième bit dans la troisième mémoire, est configuré, dans le deuxième état, pour écrire une nouvelle valeur du signal de polarisation numérique dans la deuxième mémoire, est configuré, dans le troisième état, pour écrire une nouvelle valeur du signal de couleur numérique dans la première mémoire, et est configuré, dans le quatrième état, pour lire la valeur du signal de couleur numérique dans la première mémoire pour que le circuit pilote pilote ladite source d'émission de lumière. Cela permet avantageusement de mettre à jour une nouvelle valeur pour le signal de polarisation numérique après la mise sous tension du pixel d'affichage. Selon un mode de réalisation, le pixel d'affichage comprend un premier plot conducteur destiné à recevoir un premier signal binaire et un deuxième plot conducteur destiné à recevoir un deuxième signal binaire. Le circuit de commande est configuré pour écrire les nouvelles valeurs du premier bit et du deuxième bit dans la troisième mémoire, la nouvelle valeur du signal de polarisation numérique dans la deuxième mémoire et la nouvelle valeur du signal de couleur numérique dans la première mémoire sur la base du deuxième signal binaire cadencé par le premier signal binaire. Selon un mode de réalisation, le circuit de commande est configuré pour passer au premier état depuis n'importe lequel des deuxième, troisième ou quatrième états après la détection d'un premier motif du premier signal binaire en même temps qu'un deuxième motif du deuxième signal binaire. Cela permet avantageusement de mettre en œuvre une séquence de réinitialisation pendant laquelle le circuit de commande revient au premier état. De plus, la séquence de réinitialisation est avantageusement mise en œuvre en utilisant les premier et deuxième signaux qui sont également utilisés pour écrire des données dans les première, deuxième et troisième mémoires. Selon un mode de réalisation, le premier motif correspond au premier signal binaire qui reste à un état logique donné. Selon un mode de réalisation, le deuxième motif correspond au deuxième signal binaire qui comprend un front montant, ou deux fronts montants successifs ou un front descendant, ou deux fronts descendants successifs, ou un front montant suivi d'un front descendant, ou un front descendant suivi d'un front montant. Selon un mode de réalisation, le circuit de commande est configuré pour mettre à jour le premier bit et le deuxième bit dans la troisième mémoire, pour mettre à jour des bits successifs du signal de polarisation numérique dans la deuxième mémoire, pour mettre à jour des bits successifs du signal de couleur numérique dans la première mémoire égaux aux états logiques successifs du deuxième signal binaire uniquement sur les fronts montants, ou uniquement sur les fronts descendants, ou sur les fronts montants et descendants du premier signal binaire. Selon un mode de réalisation, le circuit de commande est configuré pour piloter ladite source d'émission de lumière par modulation de largeur d'impulsion sur la base du signal numérique et d'impulsions du premier signal binaire. Une telle commande rend avantageusement possible de faire fonctionner la diode électroluminescente à son point de fonctionnement optimal. Un mode de réalisation prévoit également un écran d'affichage comprenant des pixels d'affichage tels que décrits précédemment agencés en lignes et colonnes. Un mode de réalisation prévoit également un procédé de fonctionnement d’un pixel d'affichage comprenant une première mémoire configurée pour stocker un signal de couleur numérique, un circuit de commande configuré pour effectuer des opérations d'écriture et des opérations de lecture dans la première mémoire, au moins une source d'émission de lumière et un circuit pilote configuré pour piloter ladite source d'émission de lumière sur la base du signal numérique stocké, le circuit de commande fonctionnant en tant que machine d'état fini pour effectuer les opérations d'écriture et les opérations de lecture. Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : la FIG. 1 représente partiellement et schématiquement un mode de réalisation d’un écran d’affichage ; la FIG. 2 représente un exemple d’un schéma bloc d’un pixel d’affichage de l’écran d’affichage de la FIG. 1 ; la FIG. 3 représente un schéma bloc d’un exemple de fonctionnement du pixel d’affichage de la FIG. 2 ; la FIG. 4 représente un diagramme d’état d’un mode de réalisation d’une machine d’état fini mise en œuvre par le pixel d’affichage de la FIG. 2 ; la FIG. 5 représente un schéma bloc d’un mode de réalisation d’un circuit de stockage du pixel d’affichage de la FIG. 2 ; la FIG. 6 représente des chronogrammes de signaux utilisés par le pixel d’affichage de la FIG. 2 mettant en œuvre la machine d’état fini de la FIG. 4 ; la FIG. 7 représente des chronogrammes de signaux utilisés par le pixel d’affichage de la FIG. 2 illustrant un mode de réalisation d’une opération d’écriture d’un bit dans une mémoire ; la FIG. 8 représente un schéma bloc d’un mode de réalisation d’une source de courant et d’un circuit pilotant une diode du pixel d’affichage de la FIG. 2 ; et les figures 10 et 11 représentent des chronogrammes de signaux utilisés par le pixel d’affichage de la FIG. 2 mettant en œuvre la machine d’état fini de la FIG. 4 . Sauf précision contraire, lorsque l'on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans éléments intermédiaires autres que des conducteurs, et lorsque l'on fait référence à deux éléments reliés (en anglais "coupled") entre eux, cela signifie que ces deux éléments peuvent être connectés ou être reliés par l'intermédiaire d'un ou plusieurs autres éléments. En outre, un signal qui alterne entre un premier état constant, par exemple, un état logique bas, noté « 0 », et un deuxième état constant, par exemple, un état logique haut, noté « 1 », est appelé « signal binaire ». Les états haut et bas de différents signaux binaires d’un même circuit électronique peuvent être différents. En pratique, les signaux binaires peuvent correspondre à des tensions ou à des courants qui peuvent ne pas être parfaitement constants à l’état haut ou bas. En outre, sauf précision contraire, lorsque l'on fait référence à une tension au niveau d’un plot conducteur, on considère la différence entre le potentiel au niveau dudit plot conducteur et un potentiel de référence, par exemple, la masse, prise comme étant égale à 0 V. En outre, les « bornes de puissance » d’un transistor à effet de champ métal - oxyde – semiconducteur, également appelé transistor MOS, se réfèrent au source et au drain du transistor MOS. Sauf précision contraire, les expressions "environ", "approximativement", "sensiblement", et "de l'ordre de" signifient à 10 % près, de préférence à 5 % près. En outre, l’expression « sensiblement constant » signifie qui varie de moins de 10 % dans le temps par rapport à une valeur de référence. Une diode électroluminescente est dite diode électroluminescente tri-dimensionnelle lorsqu’elle comprend un élément semiconducteur tridimensionnel de dimension micrométrique ou nanométrique s’étendant dans une direction préférée, par exemple, un microfil ou un nanofil, recouvert d’une zone active. En particulier, une diode électroluminescente tridimensionnelle est dite du type radial lorsque sa zone active s’étend au moins sur les parois latérales de l’élément semiconducteur tridimensionnel. La FIG. 1 représente partiellement et schématiquement un exemple connu d’un écran d’affichage 10. L’écran d’affichage 10 comprend des pixels d’affichage 12, par exemple, agencés en M lignes et N colonnes, M étant un nombre entier variant entre 1 et 8 000 et N étant un nombre entier variant entre 1 et 16 000. A titre d’exemple, en FIG. 1 , M et N sont égaux à 6. Chaque pixel d’affichage 12 est relié à une source d’un potentiel de référence bas Gnd, par exemple, la masse, par l’intermédiaire d’une électrode 14 et à une source d’un potentiel de référence haut Vcc par l’intermédiaire d’une électrode 16. A titre d’exemple, les électrodes 14 sont représentées alignées le long des lignes en FIG. 1 et les électrodes 16 sont représentées alignées le long des colonnes en FIG. 1 , la structure inverse étant possible. La tension d’alimentation de l’écran d’affichage correspond à la tension entre le potentiel de référence haute Vcc et le potentiel de référence basse Gnd et est notée Vcc comme le potentiel de référence haut. La tension d’alimentation Vcc dépend notamment de la structure des diodes électroluminescentes et de la technologie de fabrication des diodes électroluminescentes. A titre d’exemple, la tension d’alimentation Vcc peut être de l’ordre de 3,5 V à 5,5 V. Pour chaque ligne, les pixels d’affichage 12, dans la ligne sont reliés à une électrode de ligne 18. Pour chaque colonne, les pixels d’affichage 12 dans la colonne sont reliés à une électrode de colonne 20. L’écran d’affichage 10 comprend un circuit de sélection 22 relié aux électrodes de ligne 18 et adapté pour délivrer un signal de sélection ROW sur chaque électrode de ligne 18. L’écran d’affichage 10 comprend un circuit de fourniture de données 24 relié aux électrodes de colonne 20 et adapté pour délivrer un signal de données COL sur chaque électrode de colonne 20. Le circuit de sélection 22 et le circuit de commande 24 sont commandés par un circuit 26, comprenant par exemple un microprocesseur. La FIG. 2 représente un exemple d’un schéma bloc d’un pixel d’affichage 12 de l’écran d’affichage 10. Le pixel d’affichage 12 comprend des plots de connexion conducteurs P_Gnd, P_Vcc, P_Col, P_Row. Chaque plot conducteur P_Gnd, P_Vcc, P_Col, P_Row est destiné à être relié à une des électrodes 14, 16, 18, 20, non représentées en FIG. 2 . Le premier plot conducteur P_Vcc est relié, de préférence connecté, à l’électrode 14 et reçoit le potentiel de référence haut Vcc. Le deuxième plot conducteur P_Gnd est relié, de préférence connecté, à l’électrode 16 et reçoit le potentiel de référence bas Gnd. Le troisième plot conducteur P_Col est relié, de préférence connecté, à l’électrode de colonne 20 et reçoit le signal de données COL. Le quatrième plot conducteur P_Row est relié, de préférence connecté, à l’électrode de ligne 18 et reçoit le signal de sélection et de synchronisation ROW. Pour un écran d’affichage couleur, le pixel d’affichage 12 comprend un circuit émetteur de lumière 52 comprenant au moins trois diodes électroluminescentes émettant des rayonnements de différentes couleurs, par exemple rouge, vert et bleu, une seule diode électroluminescente LED étant représentée en FIG. 2 . Dans le présent exemple, pour chaque couleur, l’anode de la diode électroluminescente LED est par exemple reliée, de préférence connectée, au plot conducteur P_Vcc qui reçoit le potentiel de référence haut Vcc et la cathode de la diode électroluminescente LED est par exemple reliée, de préférence connectée, à une borne d’une source de courant commandable CS, l’autre borne de la source de courant commandable CS étant reliée, de préférence connectée, au plot conducteur P_Gnd qui reçoit le potentiel de référence bas Gnd. A titre de variante, pour chaque diode électroluminescente LED, la cathode de la diode électroluminescente LED est par exemple reliée au plot conducteur P_Gnd qui reçoit le potentiel de référence bas Gnd et l’anode de la diode électroluminescente LED est reliée à une borne de la source de courant commandable CS, l’autre borne de la source de courant commandable CS étant reliée au plot conducteur P_Vcc qui reçoit le potentiel de référence haut Vcc. Le pixel d’affichage 12 comprend en outre un circuit pilote 40 pour piloter la source de courant commandable CS. Le circuit pilote 40 peut notamment comprendre des composants électroniques tels que des transistors MOS ou des TFT. Il peut être souhaitable d’utiliser au moins une tension d’alimentation réduite Vdd, inférieure à la tension d’alimentation Vcc, par exemple inférieure à 4 V, en particulier de l’ordre de 1 V ou de 1,8 V, pour alimenter au moins certains des composants électroniques du circuit pilote 40, cette tension d’alimentation réduite correspondant par exemple à la tension susceptible d’être appliquée entre les bornes de puissance de transistors MOS. Pour ce faire, le pixel d’affichage 12 comprend un circuit d’alimentation 60 qui fournit la tension d’alimentation réduite Vdd. Le circuit d’alimentation 60 reçoit le potentiel de référence haut Vcc et au moins un parmi le signal de sélection ROW et le signal de données COL et fournit la tension d’alimentation réduite Vdd. A titre d’exemple, en FIG. 2 , le circuit d’alimentation 60 est représenté recevant le potentiel de référence haut Vcc, le signal de sélection ROW et le signal de données COL. A titre de variante, le pixel d’affichage 12 peut comprendre un plot conducteur de connexion supplémentaire qui reçoit la tension d’alimentation réduite Vdd. Le circuit pilote 40 comprend un circuit 46 (Command), également appelé circuit de commande 46, relié au plot conducteur P_Col qui reçoit le signal de données COL et relié au plot conducteur P_Row qui reçoit le signal de sélection et de synchronisation ROW. Le circuit de commande 46 est configuré pour fournir un signal d’horloge Clk et un signal de données Data à un circuit de stockage 48 (Color Data registers). Le circuit de stockage 48 comprend une mémoire configurée pour stocker des signaux de couleur numériques R, G, B qui représentent le pixel d’image. Le circuit de commande 46 est configuré pour effectuer une opération d’écriture dans la mémoire pour stocker les signaux de couleur numériques R, G, B sur la base du signal de données Data. Le circuit pilote 40 comprend également un circuit 50 (LED driver), appelé circuit de pilotage de diode 50 dans la suite, destiné à commander la source de courant commandable CS associée à chaque diode électroluminescente LED. Le circuit de commande 46 est également configuré pour effectuer une opération de lecture des signaux de couleur numériques R, G, B stockés dans le circuit de stockage 48. Le circuit de pilotage de diode 50 est configuré pour commander les sources de courant commandables CS reliées aux diodes électroluminescentes LED avec des signaux I_red, I_green et I_blue, obtenus à partir des signaux de couleur numériques R, G, B, pour mettre en œuvre une modulation de largeur d’impulsion. Le circuit de pilotage de diode 50 est alimenté par le potentiel de référence haut Vcc et la tension d’alimentation réduite Vdd. A titre d’exemple, le signal de données Data peut correspondre au signal de données COL et le signal d’horloge Clk peut correspondre au signal de sélection et de synchronisation ROW. A titre d’exemple, pour chaque couleur, la source de courant commandable CS comprend un commutateur en série avec une source de courant constant qui fournit un courant constant qui a une intensité réglable. L’intensité de la source de courant constant peut être commandée sur la base d’un signal de polarisation numérique DBias. Le même signal de polarisation numérique DBias peut être utilisé pour chaque couleur. Le commutateur peut être mis à l’état passant ou bloqué sur la base des signaux I_red, I_green et I_blue. A titre d’exemple, le circuit de stockage 48 peut également comprendre une mémoire destinée à stocker le signal de polarisation numérique DBias. La FIG. 3 est un schéma bloc illustrant un exemple d’un procédé de fonctionnement du circuit pilote 40 du pixel d’affichage 12 de la FIG. 2 . Le fonctionnement comprend les étapes suivantes : - le pixel d’affichage 12 est mis sous tension (étape 100) ; - la mémoire du circuit de stockage 48 dans laquelle le signal de polarisation numérique DBias est stocké est réinitialisée (étape 102) ; - une nouvelle valeur du signal de polarisation numérique DBias est écrite dans le circuit de stockage 48 (étape 104) ; - la mémoire du circuit de stockage 48 dans laquelle les signaux de couleur numériques R, G, B sont stockés est réinitialisée (étape 106) ; - de nouvelles valeurs du signal de couleur numérique R, G et B sont écrites dans le circuit de stockage 48 (étape 108) ; et - pour chaque couleur, la diode électroluminescente LED est commandée sur la base du signal de couleur numérique R, G ou B stocké dans le circuit de stockage 48 (étape 110). Les étapes 106, 108 et 110 sont répétées à chaque fois qu’un nouveau signal de couleur numérique R, G et B doit être affiché, une répétition étant représentée à titre d’exemple en FIG. 3 . Un inconvénient du procédé de fonctionnement décrit précédemment est que la succession d’étapes ne puisse pas être modifiée une fois le circuit pilote 40 fabriqué. En particulier, à l’étape 110, la phase d’affichage d’un pixel d’image peut comprendre deux cycles d’affichage ou plus et le nombre de cycles d’affichage ne peut pas être modifié une fois le circuit pilote 40 fabriqué. Un inconvénient du procédé de fonctionnement décrit précédemment est que le stockage de la nouvelle valeur du signal de polarisation numérique DBias dans le circuit de stockage 48 requiert d’éteindre le pixel d’affichage 12 et de le rallumer pour commencer le procédé de fonctionnement à partir de la première étape 100. Selon un mode de réalisation, le circuit de commande 46 fonctionne en tant que machine d’état qui permet de commander le circuit de stockage 48 et le circuit de pilotage de diode avec plus de flexibilité. La FIG. 4 représente un diagramme d’état d’un mode de réalisation de la machine d’état fini mise en œuvre par le circuit de commande 46 et la FIG. 5 représente un schéma bloc d’un mode de réalisation du circuit de stockage 48 sur lequel fonctionne le circuit de commande 46. En FIG. 4 , chaque état de la machine d’état fini est représenté par un cercle. Les transitions possibles d’un état à un autre état (ou au même état) est représenté par une flèche. Selon un mode de réalisation, la machine d’état fini comprend quatre états, appelés S1, S2, S3 et S4. Lorsque le pixel 12 est mis sous tension, l’état de départ de la machine d’état fini est l’état S1, ce qui est illustré en FIG. 4 par la flèche INIT. Comme cela est représenté en FIG. 5 , le circuit de stockage 48 comprend au moins trois mémoires 48A, 48B et 48C, également appelés registres 48A, 48B et 48C. A titre d’exemple, le signal de polarisation numérique DBias est stocké dans le registre 48A et les signaux de couleur numériques R, G, B sont stockés dans le registre 48B. Le registre 48A comprend des cellules mémoires DA 0 à DA NA-1 . Chaque cellule mémoire DA k , k étant dans la plage de 0 à NA-1, est configurée pour stocker un bit du signal de polarisation numérique DBias. Selon un mode de réalisation, chaque cellule mémoire DA k correspond à une bascule bistable, par exemple une bascule D ayant une entrée D et une sortie Q et étant cadencée par le signal d’horloge Clk. Pour chaque cellule mémoire DA k , k étant dans la plage allant de 0 à NA-2, la sortie Q de la cellule mémoire DA k est connectée à l’entrée D la cellule mémoire DA i+1 . La sortie Q de la cellule mémoire DA NA-1 fournit les bits du signal numérique DBias. Le registre 48B comprend des cellules mémoire DB 0 à DB ND-1 . Selon un mode de réalisation, chaque signal de couleur numérique R, G, B est codé sur un nombre NB de bits et le nombre ND est égal au triple du nombre NB. Selon un autre mode de réalisation, le circuit de stockage 48 comprend un registre distinct 48B destiné à stocker chaque signal de couleur numérique R, G, B et le nombre ND est alors égal au nombre NB. Chaque cellule mémoire DB k , k étant dans la plage allant de 0 à ND-1, est configurée pour stocker un bit des signaux de couleur numériques R, G et/ou B. Selon un mode de réalisation, chaque cellule mémoire DB k correspond à une bascule bistable, par exemple une bascule D ayant une entrée D et une sortie Q et étant cadencée par le signal d’horloge Clk. Pour chaque cellule mémoire DB k , k étant dans la plage allant de 0 à ND-2, la sortie Q de la cellule mémoire DB k est connectée à l’entrée D la cellule mémoire DB k+1 . La sortie Q de la cellule mémoire DB ND-1 fournit les bits des signaux de couleur numériques R, G ou B. Selon un mode de réalisation, un signal numérique, appelé signal de commande CMD, est stocké dans le registre 48C. Le nombre de bits du signal de commande CMD est égal à NC. Selon un mode de réalisation, NC est égal à 2. Le signal de commande CMD comprend au moins 2 bits appelés bit Config et bit Refresh. Les entrées qui déclenchent une transistion est la valeur du bit Config, la valeur du bit Refresh, la valeur d’un compteur appelé Count et un motif spécifique des signaux ROW et COL, le motif étant appelé séquence de réinitialisation. A partir de l’état S1, il y a une transition T1_2 à l’état S2 et une transition T1_3 à l’état S3. La transition T1_2 est déclenchée lorsque le bit Config est à la valeur logique « 1 » et que le compteur Count est à la valeur NC, indépendamment de la valeur du bit Refresh. La transition T1_3 est déclenchée lorsque le bit Config est mis à la valeur logique « 0 » et le compteur Count est à la valeur NC, indépendamment de la valeur du bit Refresh. A partir de l’état S2, il y a une transition T2_1 à l’état S1 et une transition T2_3 à l’état S3. La transition T2_1 est déclenchée lorsque la séquence de réinitialisation est effectuée. La transition T2_3 est déclenchée lorsque le compteur Count est égal à NA. A partir de l’état S3, il y a une transition T3_1 à l’état S1 et une transition T3_4 à l’état S4. La transition T3_1 est déclenchée lorsque la séquence Reset est effectuée est mis à la valeur logique « 1 ». La transition T3_4 est déclenchée lorsque le compteur Count est égal à ND. A partir de l’état S4, il y a une transition T4_1 à l’état S1, une transition T4_3 à l’état S3 et une transition T4_4 à l’état S4. La transition T4_1 est déclenchée lorsque la séquence Reset est effectuée. La transition T4_3 est déclenchée lorsque le bit Refresh est à la valeur logique « 0 » et lorsque le compteur Count est égal à P. La transition T4_4 est déclenchée lorsque le bit Refresh est à la valeur logique « 1 » et lorsque le compteur Count est égal à P La FIG. 6 représente des exemples de chronogrammes du compteur Count et des signaux ROW et COL utilisés par le pixel d’affichage 12 de la FIG. 2 mettant en œuvre la machine d’état fini de la FIG. 4 . La FIG. 6 représente également l’état courant de la machine d’état fini dans laquelle le circuit de commande 46 fonctionne. Dans l’exemple représenté en FIG. 6 , la machine d’état fini est successivement dans l’état S1, S2, S3, S4 et S3. Dans l’état S1, le circuit de commande 46 commande l’écriture d’une nouvelle valeur pour le signal de commande CMD dans le registre 48C du circuit de stockage 48, incluant de nouvelles valeurs pour les bits Config et Refresh. Selon un mode de réalisation, l’opération d’écriture dans l’état S1 comprend les étapes suivantes : - la mise du compteur Count à la valeur NC ; - la réinitialisation du registre 48C, par exemple en mettant chaque cellule mémoire du registre 48C à la valeur logique « 1 » ; - la fourniture successive de chaque bit de la nouvelle valeur pour le signal de commande CMD au registre 48C ; - pour chaque bit de la nouvelle valeur pour le signal de commande CMD fourni au registre 48C, la diminution du compteur Count de un ; et - lorsque le compteur Count est égal à 0, la mise du compteur Count à la valeur NC. La FIG. 7 représente des chronogrammes des signaux ROW et COL illustrant un mode de réalisation d’une opération d’écriture d’un bit dans les registres 48A, 48B ou 48C du circuit de stockage 48. En FIG. 7 , le signal Bit illustre la valeur du bit qui est stockée dans une cellule mémoire des registres 48A, 48B ou 48C. Selon un mode de réalisation, une opération d’écriture est effectuée sur un front descendant du signal ROW. Cela signifie que la valeur du signal COL est échantillonnée sur un front descendant du signal ROW et stockée dans une cellule mémoire des registres 48A, 48B ou 48C. A titre de variante, des opérations d’écriture ou de lecture peuvent être effectuées sur un front montant du signal ROW. Dans l’état S2, le circuit de commande 46 commande l’écriture d’une nouvelle valeur du signal de polarisation numérique DBias dans le registre 48A du circuit de stockage 48. Selon un mode de réalisation, l’opération d’écriture dans l’état S2 comprend les étapes suivantes : - la mise du compteur Count à la valeur NA ; - la réinitialisation du registre 48A, par exemple en mettant chaque cellule mémoire DA 0 à DA NA-1 du registre 48A à la valeur logique « 1 » ; - la fourniture de chaque bit successif de la nouvelle valeur du signal de polarisation numérique DBias au registre 48A ; - pour chaque bit de la nouvelle valeur du signal de polarisation numérique DBias fourni au registre 48A, la diminution du compteur Count de un ; et - lorsque le compteur Count est égal à 0, la mise du compteur Count à la valeur NA. Pendant une phase d’écriture dans l’état S2, la cellule mémoire DA i , i étant dans la plage de 0 à NA-1, est cadencée par le signal Clk. Le signal Data correspond au signal COL qui comprend les bits du signal de polarisation numérique DBias qui sont fournis successivement, par exemple depuis le bit le plus significatif au bit le moins significatif, et qui se déplacent dans la succession de cellules mémoire DA i , de sorte que, à la fin de la phase d’écriture, le bit le plus significatif du signal de polarisation numérique DBias soit stocké dans la cellule mémoire DA NA-1 , et que le bit le plus significatif du signal de polarisation numérique DBias soit stocké dans la cellule mémoire DA 0 . Dans l’état S3, le circuit de commande 46 commande l’écriture de nouvelles valeurs pour les signaux de couleur numériques R, G, B dans le registre 48B du circuit de stockage 48. Selon un mode de réalisation, l’opération d’écriture dans l’état S3 comprend les étapes suivantes : - la mise du compteur Count à la valeur ND ; - la réinitialisation du registre 48B, par exemple en mettant chaque cellule mémoire DB 0 à DB ND-1 du registre 48B à la valeur logique « 1 » ; - la fourniture successive de chaque bit de la nouvelle valeur des signaux de couleur numériques R, G, B au registre 48B ; - pour chaque bit de la nouvelle valeur des signaux de couleur numériques R, G, B fourni au registre 48B, la diminution du compteur Count de un ; et - lorsque le compteur Count est égal à 0, la mise du compteur Count à la valeur ND. Selon un mode de réalisation, les signaux de couleur numériques R, G et B sont stockés dans un seul registre 48B. Pendant une phase d’écriture dans l’état S3, la cellule mémoire DB i , i étant dans la plage de 0 à ND-1, est cadencée par le signal Clk. Le signal Data correspond au signal COL qui comprend les bits des signaux de couleur numériques R, G et B qui sont fournis successivement, pour chaque signal de couleur numérique R, G et B, depuis le bit le plus significatif au bit le moins significatif, et qui se déplacent dans la succession de cellules mémoire DB i . A titre d’exemple, les bits du signal de couleur numérique R sont fournis en premier, puis les bits du signal de couleur numérique G et éventuellement les bits du signal de couleur numérique B, de sorte que, à la fin de la phase d’écriture, le bit le plus significatif du signal de couleur numérique R soit stocké dans la cellule mémoire DB ND-1 et que le bit le moins significatif du signal de couleur numérique B soit stocké dans la cellule mémoire DB 0 . Toutefois, l’ordre de signaux de couleur numériques R, G, B stockés dans le registre 48B peut être différent. Selon un autre mode de réalisation, les signaux de couleur numériques R, G et B sont stockés dans un registre distinct 48B. Pendant une phase d’écriture dans l’état S3, le signal Data correspond au signal COL qui comprend les bits du signal de couleur numérique R qui sont fournis à un premier registre 48B, puis les bits du signal de couleur numérique G qui sont fournis à un deuxième registre 48B, et éventuellement les bits du signal de couleur numérique B qui sont fournis à un troisième registre 48B. Toutefois, les bits des signaux de couleur numériques R, G, B peuvent être fournis dans un ordre différent. Dans l’état S4, une phase d’affichage est effectuée sur la base du signal ROW, des signaux de couleur numériques R, G, B stockés dans le registre 48B du circuit de stockage 48, et du signal de polarisation numérique DBias stocké dans le registre 48A du circuit de stockage 48. Selon un mode de réalisation, pour chaque couleur, les sources de courant commandable CS qui alimentent la diode électroluminescente LED est commandée par le circuit de pilotage de diode 50 par modulation de largeur d’impulsion. La FIG. 8 représente un schéma bloc d’un exemple des sources de courant commandable CS et du circuit de pilotage de diode 50 du circuit pilote 40 du pixel d’affichage 12 de la FIG. 2 pour une couleur, par exemple bleu. La source de courant commandable CS comprend un commutateur SW en série avec une source de courant réglable CCS qui fournit un courant ICS ayant une intensité commandable. Le commutateur SW peut être relié entre une borne OUT et le plot conducteur du pixel d’affichage 12 qui est connecté à la source de tension de référence basse Gnd. La source de courant réglable CCS peut être relié entre la borne OUT et la cathode de la diode électroluminescente LED. Le commutateur SW est commandé par le signal I_blue. La source de courant réglable CCS est commandé par un signal de polarisation constant Bias. A titre d’exemple, le commutateur SW correspond à un transistor MOS, par exemple un transistor NMOS. Le signal I_blue peut alors correspondre à la tension commandant la grille du transistor MOS. A titre d’exemple, la source de courant réglable CCS correspond à un transistor MOS, par exemple un transistor NMOS. Le signal de polarisation Bias peut alors correspondre à la tension grille-source du transistor MOS. Le circuit de pilotage de diode 50 comprend un circuit numérique 54 (Digital block) et un circuit analogique 56 (Analog block). Le circuit analogique 56 reçoit le signal DBias fourni par le circuit de stockage 48. Le circuit numérique 54 reçoit le signal B fourni par le circuit de stockage 48 pendant une opération de lecture cadencée par le signal Clk fourni par le circuit de commande 46. Le circuit numérique 54 fournit le signal I_blue au commutateur SW. Le circuit analogique 56 fournit le signal Bias sur la base d’une conversion numérique vers analogique du signal de polarisation numérique DBias. Le circuit numérique 54 peut être alimenté par la tension d’alimentation réduite Vdd qui est inférieure à la tension d’alimentation Vcc. Le circuit analogique 56 peut être alimenté par une autre tension d’alimentation réduite Vdd_a qui peut être inférieure à la tension d’alimentation Vcc. Le circuit analogique 56 peut comprendre un convertisseur numérique vers analogique qui fournit le signal Bias à partir du signal de polarisation numérique DBias. Lorsque la source de courant réglable CCS correspond à un transistor MOS, le circuit analogique 56 fournit le signal Bias de sorte que le transistor MOS CCS fonctionne dans la région de saturation. La FIG. 9 illustre des chronogrammes du signal ROW, du compteur Count et des signaux I_blue_1, I_blue_2, I_blue_3 et I_blue_4 qui correspondent au signal I_blue fourni par le circuit de pilotage de diode 50 du pixel d’affichage 12 de la FIG. 2 pour afficher quatre signaux de couleur numériques différents B. La FIG. 9 illustre également l’état courant de la machine d’état fini dans lequel le circuit de commande 46 fonctionne. Selon un mode de réalisation, les diodes électroluminescentes LED du pixel d’affichage 12 sont commandées par modulation de largeur d’impulsion. Pour ce faire, pendant un cycle d’affichage, le signal ROW présente une succession d’impulsions P à l’état logique « 1 » qui rythme l’opération de lecture du registre 48B du circuit de stockage 48 pour commander la diode électroluminescente LED par modulation de largeur d’impulsion. Pour chaque couleur, dans un cycle d’affichage, le nombre d’impulsions dans la succession d’impulsions correspond au nombre NB+1 de bits de chaque signal de couleur numérique R, G et B. A titre d’exemple, le commutateur SW est fermé ou ouvert, au rythme des impulsions du signal ROW, en fonction de la valeur logique « 0 » ou « 1 » de chaque bit du signal de couleur R, G ou B, par exemple à partir du bit le plus significatif, ce commutateur SW étant maintenu fermé ou ouvert jusqu’à l’impulsion suivante du signal ROW. En FIG. 9 , chaque impulsion P du signal ROW correspond au signal ROW à la valeur logique basse « 0 ». Par conséquent, la source de courant commandable CS est activée ou désactivée pendant NB durées successives en fonction des valeurs logiques des bits du signal de couleur numérique R, G ou B. Par exemple, la source de courant CS peut être activée pendant une durée où le bit de donnée numérique de couleur R, G ou B associé à cet intervalle de temps est à la valeur logique « 1 » et peut être désactivée pendant une durée où le bit du signal de couleur numérique R, G ou B associé à cet intervalle de temps est à la valeur logique « 0 ». Pendant un cycle d’affichage, la durée entre deux impulsions successives P du signal ROW est divisée chaque fois par deux, de sorte que la durée totale pendant laquelle la diode électroluminescente LED est passante dépende de la valeur du signal de couleur R, G ou B. La phase d’affichage d’un pixel d’image peut comprendre deux cycles d’affichage ou plus. C'est-à-dire que la succession des impulsions P du signal ROW illustré en FIG. 9 peut être répétée jusqu’à l’affichage d’un autre pixel d’image. En FIG. 9 , à titre d’exemple, le nombre NB est égal à 4 et un seul cycle d’affichage est représenté. Le signal I_blue_1 est obtenu pour l’affichage d’une composante couleur du pixel d’image correspondant au signal de couleur B égal à « 1010 ». Le signal I_blue_2 est obtenu pour l’affichage d’une composante couleur du pixel d’image correspondant au signal de couleur B égal à « 0101 ». Le signal I_blue_3 est obtenu pour l’affichage d’une composante couleur du pixel d’image correspondant au signal de couleur B égal à « 1111 ». Le signal I_blue_4 est obtenu pour l’affichage d’une composante couleur du pixel d’image correspondant au signal de couleur B égal à « 0000 ». Selon un mode de réalisation, appelé affichage séquentiel de champ, seul le signal fourni à la sortie Q de la cellule mémoire DB ND-1 du registre 48B est utilisé pour fournir les bits du signal de couleur numérique R, G et B. Dans l’état S4, pendant la phase d’affichage, les cellules mémoire DB i , i étant dans la plage allant de 0 à ND-1, sont cadencées par le signal ROW. Par conséquent, la sortie Q de la cellule mémoire DB ND-1 du registre 48B fournit successivement chaque bit du signal de couleur numérique R, puis chaque bit du signal de couleur numérique G et chaque bit du signal de couleur numérique B depuis le bit le plus significatif au bit le moins significatif pour chaque signal de couleur numérique R, G et B. Le signal ROW comprend au moins trois cycles d’affichage, le premier cycle d’affichage étant utilisé pour afficher le signal de couleur numérique R, le deuxième cycle d’affichage étant utilisé pour afficher le signal de couleur numérique G et le troisième cycle d’affichage étant utilisé pour afficher le signal de couleur numérique B. Selon un autre mode de réalisation, appelé affichage simultané, la sortie Q de la cellule mémoire DB NB-1 du registre 48B est utilisée pour fournir les bits du signal de couleur numérique B, la sortie Q de la cellule mémoire DB 2N B-1 du registre 48B est utilisée pour fournir les bits du signal de couleur numérique G, et la sortie Q de la cellule mémoire DB N D -1 du registre 48B est utilisée pour fournir les bits du signal de couleur numérique R. Dans l’état S4, pendant la phase d'affichage, les cellules mémoire DB i , i étant dans la plage allant de 0 à NB-1, de chaque registre 48B sont cadencées par le signal ROW. Par conséquent, la sortie Q de la cellule mémoire DB NB-1 du registre 48B fournit successivement chaque bit du signal de couleur numérique B, la sortie Q de la cellule mémoire DB 2NB-1 du registre 48B fournit successivement chaque bit du signal de couleur numérique G et la sortie Q de la cellule mémoire DB ND-1 du registre 48B fournit successivement chaque bit du signal de couleur numérique R. Les signaux de couleur numériques R, G, B peuvent ensuite être affichés simultanément. La phase d'affichage d'un pixel d'image peut comprendre deux cycles d'affichage ou plus. Le nombre de cycles d'affichage dans la phase d'affichage est appelé NY. Le nombre NY est égal ou supérieur à 1. Pour chaque couleur, le nombre total d'impulsions du signal ROW dans une phase d'affichage est égal à NY*(NB+1) où NB est le nombre de bits pour chaque signal de couleur numérique R, G ou B. Selon un mode de réalisation, le cycle d'affichage dans l'état S4 comprend les étapes suivantes : - la mise du compteur Count à la valeur NP ; - la commande du registre 48B pour qu'il fournisse successivement chaque bit des signaux de couleur numériques R, G, B cadencés par le signal Clk ; - pour chaque bit de la nouvelle valeur des signaux de couleur numériques R, G, B fourni par le registre 48B, la diminution du compteur Count de un ; et - lorsque le compteur Count est égal à 0, la mise du compteur Count à la valeur NP. A la fin d'une phase d'affichage, le circuit de commande 46 répète une nouvelle phase d'affichage si le bit Refresh est égal à la valeur logique "1", ce qui signifie que la machine d'état fini reste à l'état S4. Dans ce cas, une séquence de réinitialisation doit être effectuée pour quitter l'état S4. A la fin d'une phase d'affichage, le circuit de commande 46 écrit une nouvelle valeur des signaux de couleur numériques R, G ou B si le bit Refresh est égal à la valeur logique "0", ce qui signifie que la machine d'état fini passe à l'état S3. Selon un mode de réalisation, toutes les transitions vers l'état S1 lorsqu'une séquence de réinitialisation se produit, c'est-à-dire lorsqu'un premier motif du signal ROW et un deuxième motif du signal COL se produisent simultanément. Selon un mode de réalisation du premier motif, le signal ROW demeure constant, au niveau logique haut "1" ou au niveau logique bas "0". Selon un mode de réalisation du deuxième motif, le deuxième motif correspond au signal COL qui a au moins deux fronts montants ou au moins deux fronts descendants. La FIG. 10 et la FIG. 11 représentent des chronogrammes des signaux ROW et COL utilisés par le pixel d’affichage 12 de la FIG. 2 mettant en œuvre la machine d’état fini de la FIG. 4 pour deux modes de réalisation de la séquence de réinitialisation. Pour les deux modes de réalisation illustrés dans les figures 10 et 11, pour la séquence de réinitialisation, le signal ROW demeure au niveau logique « 0 » et le nombre déterminé d’impulsions pour le signal COL est égal à 3. Dans le mode de réalisation représenté en FIG. 10 , la détection de la séquence de réinitialisation et le début de l’état S1 se produit au premier front descendant du signal ROW qui suit le nombre déterminé d’impulsions du signal COL. Dans le mode de réalisation illustré en FIG. 11 , la détection de la séquence de réinitialisation et le début de l’état S1 se produit au front descendant du signal COL à la fin de la dernière impulsion du nombre déterminé d’impulsions. Divers modes de réalisation et variantes ont été décrits. La personne du métier comprendra que certaines caractéristiques de ces divers modes de réalisation et variantes pourraient être combinées, et d’autres variantes apparaîtront à la personne du métier. Enfin, la mise en œuvre pratique des modes de réalisation et variantes décrits est à la portée de la personne du métier à partir des indications fonctionnelles données ci-dessus. Pixel d'affichage (12) comprenant une première mémoire (48B) configurée pour stocker un signal de couleur numérique (R, G, B), un circuit de commande (46) configuré pour effectuer des opérations d'écriture et des opérations de lecture dans la première mémoire (48B), au moins une source d'émission de lumière (LED), et un circuit pilote (50) configuré pour piloter ladite source d'émission de lumière (LED) sur la base du signal numérique stocké (R,G, B), dans lequel le circuit de commande (46) est configuré pour fonctionner en tant que machine d'état fini pour mettre en œuvre les opérations d'écriture et les opérations de lecture. Pixel d'affichage selon la revendication 1, comprenant une source de courant commandable (CS) alimentant ladite source d'émission de lumière (LED) avec un courant, et dans lequel le circuit pilote (50) est configuré pour activer ou désactiver la source de courant commandable (CS) sur la base du signal numérique stocké (R, G, B). Pixel d'affichage selon la revendication 1 ou 2, dans lequel la machine d'état fini comprend au moins des premier, deuxième, troisième et quatrième états (S1, S2, S3, S4), et dans lequel les transitions entre au moins certains des premier, deuxième, troisième et quatrième états (S1, S2, S3, S4) sont déclenchées par les valeurs d'un premier bit et d’un deuxième bit. Pixel d'affichage selon la revendication 3, dans lequel les transitions entre au moins certains des premier, deuxième, troisième et quatrième états (S1, S2, S3, S4) sont déclenchées en outre par les valeurs d'un compteur. Pixel d'affichage selon la revendication 3 ou 4, comprenant en outre une deuxième mémoire (48A) configurée pour stocker un signal de polarisation numérique (DBias) et une troisième mémoire (48C) configurée pour stocker le premier bit et le deuxième bit. Pixel d'affichage selon la revendication 5, dans lequel le circuit de commande (46) est configuré, dans le premier état (S1), pour écrire de nouvelles valeurs du premier bit et du deuxième bit dans la troisième mémoire (48C), est configuré, dans le deuxième état (S2), pour écrire une nouvelle valeur du signal de polarisation numérique (DBias) dans la deuxième mémoire (48A), est configuré, dans le troisième état (S3), pour écrire une nouvelle valeur du signal de couleur numérique (R, G, B) dans la première mémoire (48B), et est configuré, dans le quatrième état (S4), pour lire la valeur du signal de couleur numérique (R, G, B) dans la première mémoire (48B) pour que le circuit pilote (50) pilote ladite source d'émission de lumière (LED). Pixel d'affichage selon la revendication 5 ou 6, comprenant un premier plot conducteur (P_Row) destiné à recevoir un premier signal binaire (ROW) et un deuxième plot conducteur (P_Col) destiné à recevoir un deuxième signal binaire (COL), dans lequel le circuit de commande (46) est configuré pour écrire les nouvelles valeurs du premier bit et du deuxième bit dans la troisième mémoire (48C), la nouvelle valeur du signal de polarisation numérique (DBias) dans la deuxième mémoire (48A) et la nouvelle valeur du signal de couleur numérique (R, G, B) dans la première mémoire (48B) sur la base du deuxième signal binaire (COL) cadencé par le premier signal binaire (ROW). Pixel d'affichage selon l’une quelconque des revendications 3 à 7, dans lequel le circuit de commande (46) est configuré pour passer au premier état (S1) depuis n'importe lequel des deuxième, troisième ou quatrième états (S2, S3, S4) après la détection d'un premier motif du premier signal binaire (ROW) en même temps qu'un deuxième motif du deuxième signal binaire (COL). Pixel d'affichage selon la revendication 8, dans lequel le premier motif correspond au premier signal binaire (ROW) qui reste à un état logique donné. Pixel d'affichage selon la revendication 8 ou 9, dans lequel le deuxième motif correspond au deuxième signal binaire (COL) qui comprend un front montant, ou deux fronts montants successifs ou un front descendant, ou deux fronts descendants successifs, ou un front montant suivi d'un front descendant, ou un front descendant suivi d'un front montant. Pixel d'affichage selon la revendication 7, dans lequel le circuit de commande (46) est configuré pour mettre à jour le premier bit et le deuxième bit dans la troisième mémoire (48C), pour mettre à jour les bits successifs du signal de polarisation numérique (DBias) dans la deuxième mémoire (48A), pour mettre à jour des bits successifs du signal de couleur numérique (R, G, B) dans la première mémoire (48B) égaux aux états logiques successifs du deuxième signal binaire (COL) uniquement sur les fronts montants, ou uniquement sur les fronts descendants, ou sur les fronts montants et descendants du premier signal binaire (ROW). Pixel d'affichage selon la revendication 7, dans lequel le circuit pilote (50) est configuré pour piloter ladite source d'émission de lumière par modulation de largeur d'impulsion sur la base du signal numérique (R, G, B) et d'impulsions du premier signal binaire (ROW). Ecran d'affichage (10) comprenant des pixels d'affichage (12) selon l’une quelconque des revendications 1 à 12 agencés en lignes et colonnes. Procédé de fonctionnement d’un pixel d'affichage (12) comprenant une première mémoire (48B) configurée pour stocker un signal de couleur numérique (R, G, B), un circuit de commande (46) configuré pour effectuer des opérations d'écriture et des opérations de lecture dans la première mémoire (48B), au moins une source d'émission de lumière (LED) et un circuit pilote (50) configuré pour piloter ladite source d'émission de lumière (LED) sur la base du signal numérique stocké (R, G, B), dans lequel le circuit de commande (46) fonctionne en tant que machine d'état fini pour effectuer les opérations d'écriture et les opérations de lecture.