Brevet FR3144409A1 — publié le 20240628

L’invention concerne un transistor à effet de champ à haute mobilité (100) comprenant : un empilement (10) selon un axe Z comprenant : un substrat (SUB), une couche tampon (BUF) déposée sur le substrat, comprenant un composé binaire ou ternaire ou quaternaire de nitrure, une couche barrière (Bar) comprenant de l’azote (N) et de un à cinq éléments choisi parmi l’indium (In), l’aluminium (Al), le gallium (Ga), le bore (B) et le scandium (Sc), une couche (L2D) d’un matériau bidimensionnel (Mat2D) isolant disposée entre la couche barrière et la couche tampon, dite couche 2D, la couche barrière et la couche tampon étant configurées pour former un gaz bidimensionnel d’électron (9) dans une zone, dénommée canal, localisée dans la couche tampon ou la couche barrière et située au voisinage d’une interface avec la couche 2D, une source (S), un drain (D), et une grille (G) déposée sur une face supérieure (12) de la couche barrière, entre la source et le drain. Figure 7 Transistor à effet de champ à haute mobilité à fiabilité améliorée DOMAINE DE L’INVENTION L’invention se situe dans le domaine des transistors à effet de champ à haute mobilité électronique dénommés transistors HEMT (acronyme de l’expression anglo-saxonne « High Electron Mobility Transistor ») en technologie GaN et pour des applications hyperfréquences, typiquement à des fréquences allant jusqu’à 40 GHz, voir 80 GHz dans un proche avenir. Plus particulièrement l’invention concerne l’amélioration de la fiabilité du transistor HEMT. L’invention s’applique aux transistors HEMT de puissance RF et aux transistors pour la commutation. ETAT DE LA TECHNIQUE La représente schématiquement une coupe de la structure d’un transistor HEMT élémentaire classique, dans un plan XZ, réalisé sur un substrat SUB0. Classiquement on utilise un substrat SUB0 isolant ou semi-conducteur, par exemple comprenant du silicium (Si), du carbure de silicium (SiC), du nitrure de gallium (GaN) ou du saphir (Al 2 O 3 ), sur lequel est réalisé un empilement selon l’axe Z d’au moins deux couches de semi-conducteur qui s’étendent dans le plan XY. Une première couche BUF0 dénommée couche tampon, ou « buffer » (terme utilisé dans la littérature anglo-saxonne), présente typiquement une large bande interdite (matériau semi-conducteur dit à grand gap) comprenant un matériau de la famille des III-N, famille de semiconducteurs composée d’éléments de la colonne 3 de Mendeleiev et d’azote, pouvant être par exemple un composé binaire tel le GaN ou un composé ternaire tel que l’AlGaN, ou plus précisément l’Al x Ga 1-x N. Une seconde couche Bar0 dénommée couche barrière présente typiquement une bande interdite plus grande que celle de la couche tampon BUF0. Cette couche comprend un matériau à base de composé quaternaire, ternaire ou binaire de nitrure d’éléments de la colonne III, dénommé III-N, à base de Al, Ga, In, B ou Sc. Par exemple, avec une couche tampon en GaN, la couche barrière comprend de l’Al x Ga 1-x N, de l’In 1-x Al x N ou du ScAlN ou une séquence In 1-x Al x N/AlN ou Al x Ga 1-x N/AlN. L’épaisseur de la couche barrière est typiquement comprise entre 3 nm et 40 nm, l’épaisseur de la couche tampon est typiquement comprise entre 0.2 µm et 3 µm. La couche tampon BUF0 et la couche barrière Bar0 sont classiquement réalisées par épitaxie par MOCVD ou par MBE. A titre d’exemple, on peut citer une couche tampon à base de GaN avec une couche barrière à base d’AlGaN ou d’InAlN, et plus précisément à base d’Al x Ga 1-x N ou d’In z Al 1-z N, avec x compris typiquement entre 15% et 35% et z compris typiquement entre 15% et 25%. Des couches supplémentaires peuvent être présentes soit en surface, soit entre la couche tampon et la couche barrière. L’interface entre la couche tampon et la couche barrière constitue une hétérojonction Het qui s’étend également dans le plan XY. Un gaz bidimensionnel d’électrons 9 (dénommé 2DEG pour « Two-Dimensional Electron Gas ») est localisé dans la couche tampon au voisinage de l’hétérojonction Het. L’utilisation de ces matériaux III-N permet d’obtenir une densité d’électrons supérieure à quelques 10 12 /cm² sans dopage de la couche barrière, grâce à leur polarisation spontanée et piézoélectrique. Un transistor HEMT comprend classiquement une source S, un drain D et une grille G. La source S et le drain D sont en contact électrique avec 2DEG. On définit l’axe X comme l’axe d’alignement de S, G et D. La grille G est déposée sur la face supérieure 12 de la couche barrière Bar0 entre la source S et le drain D, et permet de commander le transistor. Typiquement la distance grille source est comprise entre 0.4 et 1 µm et la distance grille drain est comprise entre 0.6 et 3µm. On définit la longueur de grille Lg comme la dimension de la grille selon l’axe X. La conductance entre la source S et le drain D est modulée par l’action électrostatique de la grille G, classiquement de type Schottky ou de type MIS (pour métal/isolant/semiconducteur), et la tension V GS appliquée entre la grille et la source commande le transistor. Les électrons du 2DEG sont mobiles dans le plan XY et ont une forte mobilité électronique μe, typiquement supérieure à 1000cm²/Vs. Dans un fonctionnement normal du transistor ces électrons ne peuvent pas circuler dans la direction Z car ils sont confinés dans le puits de potentiel se formant dans le plan XY au voisinage de l’hétérojonction het. Le gaz d’électrons 9, confiné dans ce qui est dénommé le canal du transistor, est donc apte à transporter un courant I ds circulant entre le drain et la source. Classiquement en fonctionnement une différence de potentiel V ds est appliquée entre la source S et le drain D, avec typiquement une source S à la masse, et la valeur du courant I DS est une fonction de la tension appliquée V gs entre la grille G et la source S. L’effet transistor est basé sur la modulation du nombre de porteurs libres dans le canal entre les contacts S et D (et donc du courant circulant entre la source et le drain) par l'action électrostatique de l’électrode de commande G. L’amplitude de tension V gs à appliquer est inversement proportionnelle à la transconductance gm du transistor, cette transconductance étant elle-même inversement proportionnelle à l’épaisseur de la barrière. C'est l'effet d'amplification transistor qui permet de transformer un faible signal appliqué sur la grille en un signal plus fort récupéré sur le drain. Préférentiellement pour des applications RF la grille G présente une forme en T et est constituée d’un tronc surmonté d’au moins un chapeau (il peut y en avoir plusieurs l’un sur l’autre). Les deux branches du chapeau ne sont pas nécessairement symétriques, et la branche côté drain ou source peut même être inexistante (grille dite en Γ). La base du tronc est couramment dénommée pied de grille. Lorsque les transistors sont en fonctionnement il est connu que le champ électrique au pied de la grille est très élevé. En outre selon l’état de l’art on recouvre la face 12 d’une couche de diélectrique dite de passivation, car la face supérieure 12 de la couche barrière Bar0 doit être protégée des contacts avec l’extérieur. Classiquement les matériaux diélectriques utilisés sont : Al 2 O 3 , Si 3 N 4 , SiO 2 , SiOxNy, BN ou AlN. Les transistors HEMT standards tels que décrits précédemment sont réalisés avec une croissance des couches tampon et barrière selon l’axe [0001]. Dans les transistors réalisés selon cette croissance le gaz d’électron 9 est localisé dans la couche tampon. Un autre type de transistor est obtenu avec une croissance selon l’axe , dite aussi N-face. Avec ce type d’épitaxie le gaz d’électron 9 est localisé dans la barrière. Classiquement les transistors HEMT utilisés pour les applications d’intérêt (RF, commutation) présentent une source S connectée à la masse électrique, typiquement à un plan de masse réalisé classiquement par une couche de métallisation disposée du côté du substrat opposé à la couche tampon (côté inférieur de SUB0 sur la ). La connexion est par exemple réalisée à l’aide de trous de connexion également dénommés « via hole » qui traversent le substrat de la source jusqu’au plan de masse. Structurellement il existe un désaccord de maille entre la couche barrière et la couche tampon, ce qui génère des défauts qui se propagent dans la structure. Ces défauts constituent des points de fragilité du transistor qui, sous l’action d’un champ électrique élevé et des contraintes mécaniques induites par effet piézoélectrique inverse, vont être à l’origine d’une dégradation des performances (augmentation du courant de grille notamment) voire même d’une défaillance des composants. Cette zone de champ électrique intense a été identifiée dans la littérature comme impactant la fiabilité des dispositifs (voir par exemple la publication «Correlation between Physical Defects and performance in AlGaN/GaN High Electron Mobility Transistor Devices » Transactions on electrical and Electronic materials, Vol 11, n°2, p49-53 (2010)). Ainsi la présence de défauts dus au désaccord de maille couche tampon/couche barrière combinée au fort champ électrique présent au pied de la grille dans ces structures HEMT conduit à des problèmes de fiabilité des composants. Pour améliorer la fiabilité une solution est de réduire l’intensité du champ électrique en réduisant les tensions appliquées au transistor, notamment la tension de drain V ds . Cela se ferait cependant au détriment du rendement en puissance ajoutée (PAE) et de la puissance disponible en sortie du transistor. Une solution pour réduire les défauts de désaccord de maille est d’utiliser une couche barrière présentant une maille en accord avec celle de la couche tampon. Pour une couche tampon en GaN une couche barrière en In(17%)Al(83%)N a été proposée mais pose de nombreux problèmes additionnels. En outre pour que les composants en technologies GaN puissent fonctionner aux fréquences millimétriques (≥10 GHz) avec des performances suffisantes, il est nécessaire de modifier un certain nombre de paramètres définissant le transistor. Parmi ces modifications, celles ayant une importance de premier ordre sont: - la réduction de l’épaisseur de la barrière Bar qui en rapprochant la grille du canal d’électrons permet d’améliorer la transconductance gm et donc le gain du transistor. Une barrière fine présente typiquement une épaisseur comprise entre 3 et 6 nm. - l’augmentation du nombre de porteurs dans les structures pour réduire les résistances d’accès. Cependant l’augmentation de la densité de porteurs dans le canal n s et la réduction de l’épaisseur de la barrière contribuent à augmenter encore la valeur du champ électrique dans la structure lorsque le transistor est en fonctionnement. Cette augmentation du champ électrique est particulièrement prononcée pour les filières de transistor InAl(Ga)N/GaN ou Al(x>30%)Ga1-xN pour lesquelles la densité d’électrons dans le canal se situe dans la fourchette 1.2x10 13 /cm² à 2.5x10 13 /cm². Le champ électrique particulièrement intense dans ces matériaux peut localement atteindre une intensité supérieure à plusieurs MV/cm. Cela se traduit par une robustesse encore réduite de cette filière. Ainsi à ce jour il n’existe pas de solution technologique satisfaisante permettant d’adresser ce problème de fiabilité lié à la présence de défauts dû au désaccord de maille couche tampon/couche barrière, exacerbé pour les transistors fonctionnant à haute fréquence comme expliqué ci-dessus. Un but de la présente invention est de remédier aux inconvénients précités en proposant une structure de transistor HEMT originale intégrant une couche de matériau bidimensionnel. DESCRIPTION DE L’INVENTION La présente invention a pour objet un transistor à effet de champ à haute mobilité comprenant : un empilement selon un axe Z comprenant : un substrat, une couche tampon déposée sur le substrat, comprenant un premier matériau semi-conducteur étant un composé binaire ou ternaire ou quaternaire de nitrure, une couche barrière comprenant un deuxième matériau semi-conducteur étant un composé comprenant de l’azote et de un à cinq éléments choisi parmi l’indium, l’aluminium, le gallium, le bore et le scandium, une couche d’un matériau bidimensionnel isolant disposée entre la couche barrière et la couche tampon, dite couche 2D, la couche barrière et la couche tampon étant configurées pour former un gaz bidimensionnel d’électron dans une zone, dénommée canal, localisée dans la couche tampon ou la couche barrière et située au voisinage d’une interface avec la couche 2D, une source, un drain, et une grille déposée sur une face supérieure de la couche barrière, entre la source et le drain. Selon un mode de réalisation la couche 2D présente une bande interdite supérieure ou égale à 4 eV. Selon un mode de réalisation la couche tampon présente une affinité électronique χ 1 , la couche barrière présente une affinité électronique χ 2 , la couche 2D présente une affinité électronique χ 3 et dans lequel les affinités électroniques vérifient la relation: χ 3 - χ i ≤ -0.5 eV, avec i = 1 ou 2 correspondant à la couche dans laquelle est localisé ledit canal. Selon un mode de réalisation la couche 2D comprend 1 à 10 monocouches dudit matériau bidimensionnel. Selon un mode de réalisation le premier matériau semi-conducteur est le nitrure de galium ou le nitrure d’aluminium ou l’AlGaN. Selon un mode de réalisation le deuxième matériau semi-conducteur (SC2) est choisi parmi : AlN ; InAlN ; AlGaN ; InAlGaN ; ScAlN ; ScGaN. Selon un mode de réalisation le deuxième matériau semi-conducteur (SC2) est choisi parmi : BN ; BGaAlN ; BAlN ; BGaAlInN. Selon un mode de réalisation le matériau bidimensionnel est le h-BN. L’invention concerne également un procédé de réalisation d’un transistor à effet de champ à haute mobilité. Selon une première variante le procédé comprend les étapes consistant à : disposer d’un ensemble comprenant une couche tampon déposée sur un substrat, la couche tampon comprenant un premier matériau semi-conducteur comprenant un composé binaire ou ternaire ou quaternaire de nitrure, faire croître une couche de matériau bidimensionnel isolant sur une face supérieure de la dite couche tampon, faire croître une couche barrière sur ladite couche de matériau bidimensionnel, la dite couche barrière comprenant un deuxième matériau semi-conducteur étant un composé comprenant de l’azote et de un à cinq éléments choisi parmi l’indium, l’aluminium, le gallium, le bore et le scandium, la couche barrière et la couche tampon étant configurées pour former un gaz bidimensionnel d’électron dans une zone dénommée canal, localisée dans la couche tampon ou la couche barrière et située au voisinage d’une interface avec la couche 2D, réaliser une source, un drain, et une grille déposée sur une face supérieure de la couche barrière entre la source et le drain. Selon une deuxième variante le procédé comprend les étapes consistant à : disposer d’un ensemble comprenant une couche tampon déposée sur un substrat, la couche tampon comprenant un premier matériau semi-conducteur comprenant un composé binaire ou ternaire ou quaternaire de nitrure, disposer d’une couche 2D d’un matériau bidimensionnel crû sur un substrat auxiliaire, transférer ladite couche 2D sur une face supérieure de la dite couche tampon et enlever le substrat auxiliaire, faire croître une couche barrière sur ladite couche de matériau bidimensionnel, la dite couche barrière comprenant un deuxième matériau semi-conducteur étant un composé comprenant de l’azote et de un à cinq éléments choisi parmi l’indium, l’aluminium, le gallium, le bore et le scandium, la couche barrière et la couche tampon étant configurées pour former un gaz bidimensionnel d’électron dans une zone dénommée canal, localisée dans la couche tampon ou la couche barrière et située au voisinage d’une interface avec la couche 2D, réaliser une source, un drain, et une grille déposée sur une face supérieure de la couche barrière entre la source et le drain. La description suivante présente plusieurs exemples de réalisation du dispositif de l’invention: ces exemples sont non limitatifs de la portée de l’invention. Ces exemples de réalisation présentent à la fois les caractéristiques essentielles de l’invention ainsi que des caractéristiques additionnelles liées aux modes de réalisation considérés. L’invention sera mieux comprise et d’autres caractéristiques, buts et avantages de celle-ci apparaîtront au cours de la description détaillée qui va suivre et en regard des dessins annexés donnés à titre d’exemples non limitatifs et sur lesquels : La déjà citée représente schématiquement une coupe de la structure d’un transistor HEMT élémentaire classique. La illustre un exemple d’une monocouche d’un matériau 2D de type MX 2 . La illustre un empilement de trois monocouches d’un matériau 2D de type DMCT MS 2 . La à gauche illustre un empilement de deux couches de la variété hexagonale de h-BN vu en perspective, la à droite illustre une monocouche vue de dessus. La illustre l’empilement de deux monocouches de h-BN vu de dessus en légère perspective. La illustre la structure d’un transistor comprenant deux couches en hBN selon l’état de la technique. La illustre un transistor HEMT selon l’invention. La illustre un exemple des bandes de valence BV et de conduction BC d’une structure HEMT selon l’invention BUF/L2D/Bar pour les matériaux GaN / h-BN / AlN (énergie E en eV). La représente les diagrammes des bandes de conduction (respectivement BC0 et BC) simulées pour une structure classique sans matériau 2D (A) et pour une structure selon l’invention avec un matériau 2D inséré entre la couche tampon et la barrière (B). La représente le gain en puissance en fonction de la fréquence pour la structure classique sans matériau 2D et pour la structure selon l’invention dans laquelle une monocouche d’un matériau 2D, ici du h-BN, est insérée entre la barrière et la couche tampon. DESCRIPTION DETAILLEE DE L’INVENTION Le transistor HEMT selon l’invention intègre dans sa structure une couche de matériau bidimensionnelle de manière originale. Nous allons tout d’abord rappeler ce que sont les matériaux bidimensionnels et comment dans l’état de la technique ils sont utilisés dans des dispositifs électroniques de type transistors. Les matériaux bidimensionnels ont été développés récemment. Ils présentent une structure planaire et sont composés de une à quelques monocouches L, chaque monocouche comprenant quelques plans atomiques (typiquement 1 à 5), le nombre de plans étant fonction de la structure atomique. Les liaisons chimiques à l’intérieur d’une monocouche sont covalentes. Un exemple bien connu de ce type de matériau sont les dichalcogénures de métaux de transition DCMT de formule chimique générale MX, MX 2 ou MX 3 avec M métal et X chalcogène tels que S, Te ou Se, présentant une structure 2D. Par exemple : MX : M : Fe, Ga ; X : S, Se, Te MX : FeSe, FeS, GaSe, GaTe MX 2 : M : Mo, W, Zr, Hf, Pt, Nb, Ta, V, Ti, Cr, Ni,… ; X: S, Se, Te MX 3 : M : Ti, Zr ; X: S, Se, Te Il existe à ce jour des dizaines de composés lamellaires MX 2 distincts connus que l’on peut isoler en monocouches. La illustre un exemple d’une monocouche (« monolayer» en anglais) 30 d’un matériau 2D de type MX 2 comprenant 3 plans atomiques AtL, un plan d’atomes métallique M (sphères claires) pris en sandwich entre deux plans d’atomes X (sphères foncées). La illustre un empilement de trois monocouches 30 d’un matériau 2D de type DMCT MS 2 (S souffre). Pour les matériaux multi-couches, les monocouches s’empilent et sont liées par des forces de van der Waals. Les propriétés électroniques des DCMT dépendent de leur formule chimique et du nombre de couches, ils peuvent être métalliques ou semiconducteurs. La publication de Fu et al « Monolayer transition metal disulfide : synthesis, characterization and applications » (Progress in natural science :Materials International 26 (2016) 221-231) décrit un transistor FET avec un canal en MoS 2 ( (a) de la publication) utilisé ici pour ses propriétés conductrices. Un autre exemple bien connu est le nitrure de bore BN et plus particulièrement sa variété hexagonale h-BN, tel qu’illustré figures 4 et 5. La à gauche illustre un empilement de deux couches de la variété hexagonale de h-BN vu en perspective, la figure de droite une monocouche vue de dessus. La illustre l’empilement de deux monocouches L vu de dessus en légère perspective. La structure de bande dépend du nombre de couches (voir par exemple la publication D. Wickramaratne et al., « Monolayer to Bulk Properties of Hexagonal Boron Nitride”, J. Phys. Chem. C 2018, 122, 25524−25529). La structure du h-BN est similaire à celle du graphène, avec un réseau bidimensionnel en nid d’abeille. Pour le h-BN massif, la distance B-N est de 0.1446 nm et la distance inter-plans est de 0,33 nm. La maille élémentaire 2D de h-BN comprend un atome de B et un atome de N. Chaque monocouche ou feuillet élémentaire de h-BN est constituée d’un plan atomique. Lors de l’empilement, pour former un cristal multicouches, un atome de bore d’une couche est superposé à un atome d’azote de la couche superposée et réciproquement. Le matériau h-BN est isolant quel que soit le nombre de couches. D’autre matériaux 2D isolants sont décrits dans la littérature et peuvent être utilisés dans l’invention, par exemple : GaS, GaSe, GeS 2 , GeSe 2 , Ga 2 N 3 , SrTiO 3 , MoO 3 ,… Des matériaux 2D isolants sont par exemple décrits dans la publication de Lu et- al., “Synthesis and Applications of Wide Bandgap 2D Layered Semiconductors Reaching the Green and Blue Wavelengths”, ACS Appl. Electron. Mater. 2, 1777 (2020). On notera qu’un effort de recherche subsiste pour déterminer le matériau 2D isolant idéal, voir par exemple la publication de Illarionov et al., « Insulators for 2D nanoelectronics: the gap to bridge », Nature Communications 11, 3385 (2020). Quelques couches de h-BN peuvent être utilisées comme barrière tunnel. Les propriétés électroniques et optiques des couches 2D (graphene et DCMT) sont bien meilleures lorsque ces couches reposent sur un multicouche h-BN ou/et sont recouvertes de multicouches de h-BN. Par exemple les propriétés électroniques d’une couche de MoS 2 , telle la mobilité électronique des porteurs de charge, sont nettement améliorées par encapsulation entre deux couches de h-BN, hBN(Top) et hBN(Bot) tel que décrit dans la publication « Multi-terminal transport measurement of M O S 2 using Van der Waals heterostructure device platform » de Xu Cui et al, NATURE NANOTECHNOLOGY, VOL 10, Juin 2015 (DOI: 10.1038/NNANO.2015.70) et illustré . La mesure de la mobilité électronique de la couche de MoS 2 est réalisée en prenant les contacts 20 via une électrode de graphène Graph reliée à un métal M. Le dispositif est réalisé sur un substrat de silicium oxydé SiO 2 sur Si. Une utilisation de h-BN dans un dispositif électronique de ce type requiert typiquement la réalisation, sur une grande surface, d’un matériau 2D constitué de 20 à une centaine de monocouches de BN. De manière classique les propriétés de la surface des matériaux 2D sont différentes des propriétés de surface des matériaux massifs. Les matériaux 2D se différencient des matériaux massifs 3D usuels pour lesquels, à la surface, les atomes présentent des liaisons chimiques non satisfaites, dénommées liaisons pendantes. En effet ces matériaux bidimensionnels ont la particularité de présenter une surface stable. Pour les matériaux 2D sans défauts cristallins déposés sur une surface plane, tous les atomes d’une monocouche sont reliés entre eux par des liaisons covalentes, toutes les liaisons chimiques sont satisfaites, il n’y a pas de liaisons pendantes à sa surface. Pour les matériaux multi-couches, les monocouches s’empilent et sont liées par des forces de Van der Waals (attraction électrostatique et non due à des liaisons chimiques). L’idée de base de l’invention est de résoudre le problème de désaccord de maille précité en insérant entre la couche barrière et la couche tampon une couche d’un matériau bidimensionnel Mat2D isolant. Il s’agit d’un agencement original et il n’était pas évident qu’une telle insertion ne provoque pas de dégradation des performances du transistor, ce que les inventeurs ont établi par simulation (voir plus loin). Un transistor HEMT 100 selon l’invention est illustré pour le cas de la croissance selon [0001]. Le transistor 100 comprend un empilement 10 selon un axe Z comprenant : -un substrat SUB, -une couche tampon BUF déposée sur le substrat, comprenant un premier matériau semi-conducteur SC1 qui est un composé binaire ou ternaire ou quaternaire de nitrure, -une couche barrière Bar comprenant un deuxième matériau semi-conducteur SC2 qui est un composé comprenant de l’azote (N) et de un à cinq éléments choisi parmi l’indium (In), l’aluminium (Al), le gallium (Ga), le bore (B), et le scandium (Sc). Les différentes combinaisons possibles de matériaux sont déterminées par les lois de la physique du solide et les capacités technologiques des bâtis, susceptibles de progresser au cours du temps. Le matériau de la barrière est ainsi un composé binaire, ternaire, quaternaire, ou quinaire de nitrure. La couche tampon présente une première bande interdite G1 et la couche barrière Bar présente une deuxième bande interdite G2. L’empilement comprend également une couche L2D d’un matériau bidimensionnel Mat2D isolant disposée entre la couche barrière et la couche tampon. On dénomme 11 l’interface BUF/L2D et 13 l’interface L2D/Bar. La couche barrière, la couche bidimensionnelle L2D et la couche tampon sont configurées pour former un gaz bidimensionnel d’électron 9 dans une zone dénommée canal, localisée dans la couche tampon ou la couche barrière et située au voisinage d’une interface avec la couche 2D. Pour le cas d’une croissance selon [0001] illustré le gaz d’électron 9 est localisé dans la couche tampon et disposé au voisinage de la face supérieure 11 de la couche tampon (correspondant à l’interface 11 BUF/L2D). Pour le cas d’une croissance selon le gaz d’électron 9 est localisé dans la couche barrière et disposé au voisinage de la face inférieure 13 de la couche barrière (correspondant à l’interface 13 Bar/L2D). Le transistor 100 comprend également et de manière classique une source S, un drain D, et une grille G déposée sur la face supérieure 12 de la couche barrière entre la source et le drain. L’insertion d’une couche de matériaux 2D dans une structure HEMT permet de relâcher les contraintes générées dans la couche barrière dues au fort désaccord de paramètre de maille entre les deux matériaux constituant respectivement la barrière et la couche tampon, et donc de potentiellement améliorer la robustesse de ces composants en prévenant l’apparition de défauts cristallins dans la barrière lors du fonctionnement du transistor. L’épitaxie d’une couche de matériaux 2D sur un matériau III-V ou d’un matériau III-V sur un matériau 2D est dite de Quasi Van der Waals. Pour l’épitaxie d’un matériau III-V sur un matériau 2D voir par exemple la publication de Liang et al « Quasi Van der Waals epitaxy nitride materials and devices on two dimension materials » nano Energy 69, 104463 (2020)). Pour l’épitaxie d’un matériau 2D sur un matériau III-V voir par exemple la publication de Wan et al « Epitaxial Single Layer MoS2 on GaN with Enhanced Valley Helicity », Adv. Mater. 30, 1703888 (2018). De même les liaisons entre la couche III-V et le matériau 2D sont dite Quasi Van der Waals Au niveau de l’épitaxie du matériau 2D sur le matériau SC1 de la couche tampon, l’absence de liaison pendante du matériau 2D selon la direction de croissance permet lors de l’épitaxie d’aligner le matériau 2D selon l’orientation de la couche tampon, et exerce une faible contrainte dans le plan. Au niveau de l’épitaxie de la couche barrière sur le matériau 2D, l’absence de liaisons pendantes à la surface de la couche L2D permet une croissance du matériau SC2 selon son paramètre de maille. Le matériau semiconducteur est libre de s’organiser selon sa propre structure sans contraintes issue de la couche L2D et il n’y a alors plus de contraintes d’épitaxies (dues à la différence des paramètres de mailles de la couche tampon et de la couche barrière), comme c’est le cas dans les épitaxies de l’état de l’art ou ce matériau 2D n’est pas inséré entre ces deux couches. La diminution des contraintes et défauts dans la structure du HEMT, due à la présence de la couche de matériau 2D, permet d’améliorer la fiabilité du composant. A cela s’ajoute un effet de filtrage des dislocations qui sont également des vecteurs importants des modes de défaillance. Ainsi une amélioration de la robustesse, directement liée à l’état de contrainte de la barrière et à la densité de défauts émergents, est obtenue. Le matériau 2D doit être de type isolant, comme le matériau SC2 de la barrière (semiconducteur dit grand gap, pas de dopage, pas ou très peu de porteurs) afin de maintenir le confinement des électrons dans le canal situé dans la couche tampon. Selon un mode de réalisation préféré le premier matériau semi-conducteur SC1 de la couche tampon est le nitrure de gallium GaN. Selon un autre mode de réalisation le matériau SC1 est en AlGaN ou en AlN. Selon un mode de réalisation le deuxième matériau semi-conducteur SC2 de la couche barrière comprend de l’aluminium et est choisi parmi : AlN; InAlN; AlGaN, ScAlN, InAlGaN. Ces matériaux sont classiques pour la technologie HEMT à base de nitrure. Selon un mode de réalisation le deuxième matériau semiconducteur SC2 comprend du bore, tel que : BN, BGaN, BAlN, BInN, BGaAlN, BGaAlInN…. L’utilisation du Bore n’est pas possible dans la technologie HEMT à base de nitrure classique car le BN présente un désaccord de maille avec le matériau de la couche tampon GaN ou la AlGaN trop important. Cette contrainte étant levée grâce à la présence de la couche L2D, l’utilisation du Bore devient possible dans un transistor HEMT selon l’invention. La présence de la couche 2D ne doit pas modifier la localisation du canal dans la couche tampon. Selon un mode de réalisation préféré la couche 2D isolante présente une troisième bande interdite G3 supérieure ou égale à 4 eV. A titre illustratif une barrière en AlN présente une bande interdite égale à 6 eV à température ambiante Selon un mode de réalisation le matériau 2D est le h-BN, qui présente une bande interdite G3 d’environ 6 eV. La illustre un exemple des bandes de valence BV et de conduction BC d’une structure HEMT selon l’invention BUF/L2D/Bar pour les matériaux GaN / h-BN / AlN (énergie E en eV). On est ici dans le cas d’une croissance selon [0001] avec G2>G1. Préférentiellement la couche de matériau 2D présente un nombre limité de monocouches L afin que la transconductance gm, qui est inversement proportionnelle à l’épaisseur de la barrière, reste suffisamment élevée. Typiquement la couche L2D présente 1 à 10 monocouches. Pour un fonctionnement haute fréquence du HEMT (20-40 GHz) on limite le nombre de couches à moins de 5, préférentiellement 1 à 3. Les inventeurs ont montré par simulation que la couche de matériau 2D ne dégradait pas les performances électriques du transistor « équivalent » sans couche 2D. Ce résultat n’est pas évident compte tenu de la difficulté de design de composants présentant de bonnes performances en gain tout en fonctionnant à haute fréquence (10- 90 GHz). Il convient cependant de bien choisir le matériau de la couche barrière par simulation pour obtenir les performances souhaitées. En d’autres termes à partir d’une structure HEMT classique présentant de bonnes performances utilisées comme performances de référence, la structure du transistor HEMT selon l’invention présentera éventuellement un matériau de la barrière différent de celui du HEMT classique pour l’obtention de performances comparables aux performances de référence. Dans les composants classiques à base de III-N pour lesquels la croissance s’effectue selon l’axe cristallographique [0001] le choix des matériaux de la barrière et de la couche tampon est fait de manière à ce que l’alignement des bandes de conduction et la densité surfacique de charge électrique fixe σ0 induite par les effets piézoélectriques, à l’interface couche barrière Bar0 /couche tampon BUF0, permettent la formation d’un canal bidimensionnel d’électrons localisé dans la couche tampon. Pour cela la charge fixe doit être positive et l’affinité électronique de la barrière Bar0, noté χ 02 doit être plus petite que celle de la couche tampon BUF0, notée χ 01 : χ 02 01 (1) Cette condition garantit que le canal est bien localisé dans la couche tampon et non dans la barrière. Par exemple χ 01 χ GaN = 4eV , χ 02 χ AlN = 2eV et χ 02 -χ 01 = χ AlN -χ GaN = -2eV C’est la configuration optimale pour avoir de bonnes performances en RF car la mobilité et la vitesse de saturation des électrons sont supérieures à celles des trous. La situation est modifiée lorsque l’on insère un matériau 2D entre la barrière et la couche tampon. Il apparait dans cette situation une densité surfacique de charge fixe σ2 positive à l’interface 13 barrière/matériau 2D et une densité surfacique de charge négative σ3 à l’interface 11 matériau 2D/couche tampon. La densité σ3 à l’interface matériau 2D/couche tampon a ainsi tendance à repousser les électrons ce qui peut empêcher la formation d’un canal conducteur d’électron si les matériaux (III-N et 2D) constitutifs de cette interface ne sont pas judicieusement sélectionnés. On doit avoir |σ3| Ce choix des matériaux et des épaisseurs respectives doit être tel que : 1/ un canal bidimensionnel se forme très près de l’interface 11 matériau 2D/couche tampon. 2/ ce canal est localisé dans la couche tampon (dans le matériau III-N). 3/ ce canal est rempli par des électrons. Les conditions 1/ et 2/ imposent une contrainte sur les affinités électroniques des matériaux constituant cette interface. La condition 3/ impose une contrainte sur le choix de la barrière qui doit provoquer une densité surfacique de charge fixe σ2 à l’interface 13 qui soit positive. Soit χ 1 et χ 2 les affinités électroniques respectivement des couches tampon BUF et barrière Bar dans la structure selon l’invention, et χ 3 l’affinité électronique du matériau 2D. Préférentiellement pour un fonctionnement optimal l’affinité χ 3 doit vérifier une condition proche vis-à-vis du buffer de celle vérifiée par la barrière dans un HEMT classique (condition (1) ) soit : χ 3 -χ 1 Après de nombreuses simulations il a été établi une condition affinée de la condition (2) comme suit: χ 3 -χ 1 ≤ -0.5 eV (3) Cette condition est nécessaire si l’on ne veut pas qu’un gaz d’électrons se forme dans le matériau 2D. Par exemple χ 3 = χ h-BN = 2.5eV vérifie bien la condition (3) vis-à-vis de χ GaN : χ 3 -χ 1 χ -χ = -1.5eV Un exemple de réalisation est donné sur la pour le cas d’une croissance selon l’axe cristallographique [0001]. La représente les diagrammes des bandes de conduction (respectivement BC0 et BC) simulées, lorsqu’aucune tension électrique n’est appliquée au composant, pour un exemple de structure classique sans matériau 2D (A) et pour un exemple non limitatif d’une structure selon l’invention avec un matériau 2D inséré entre la couche tampon et la barrière (B). E F représente le niveau de Fermi, l’énergie Ec de la bande de conduction est en eV. Configuration A : Structure classique; La couche barrière Bar0 est en Al 60 Ga 40 N d’épaisseur 4 nm et la couche tampon BUF0 est en GaN. La densité surfacique de charge fixe σ1 induite à l’interface Het couche tampon BUF0 / couche barrière Bar0 est positive. Les performances de ce transistor sont prises comme référence. Configuration B : structure selon l’invention avec une couche L2D de matériau 2D inséré entre la couche barrière Bar et la couche tampon BUF ; La couche barrière Bar est en AlN d’épaisseur 4 nm, la couche L2D est en h-BN d’épaisseur 0.5 nm, et la couche tampon BUF0 est en GaN. A noter que l’utilisation de l’AlN comme couche barrière avec un buffer en GaN n’est pas possible dans un HEMT classique car les mailles de ces deux matériaux sont trop différentes. Le remplacement de l’AlGaN (configuration A ) par l’AlN pour la barrière de la configuration B a permis d’ajuster les performances du transistor selon l’invention (en terme de densité d’électron aux interfaces) afin de les rendre équivalentes aux performances du transistor de référence (voir plus loin ). Les polarisations spontanées σ3 et σ2 (avec |σ3| Dans les deux configurations A et B un canal bidimensionnel d’électrons localisé dans la couche tampon se forme. Pour le cas d’une croissance selon l’axe (croissance orientée N-face) le signe des charges aux interfaces est inversé. Dans ce cas par exemple le buffer GaN peut être remplacé par de l’AlN et la barrière en AlN peut être remplacée par du Al x Ga 1-x N. La structure selon l’invention est ainsi du type Al x Ga 1-x N (Bar) / h-BN (Mat2D) / AlN (BUF). Dans ce cas le gaz d’électron se forme dans la barrière. La condition (3) sur les affinités s’exprime alors vis-à-vis de χ 2 de SC2 : χ 3 -χ 2 ≤ -0.5 eV (4) Ainsi de manière synthétique la condition sur les affinités s’exprime comme : χ 3 -χ i ≤ -0.5 eV (5) avec i=1 ou 2 correspondant à la couche dans laquelle est localisé le canal. La représente le gain en puissance MAG (en petit signal) en fonction de la fréquence F pour la structure classique A sans matériau 2D (en noir, courbe 4) et pour la structure B selon l’invention dans laquelle une monocouche d’un matériau 2D, ici du h-BN, (en gris, courbe 5) est insérée entre la barrière et la couche tampon. La simulation (effectuée par TCAD «Technology Computer Aided Design», CAO en français) montre que ces deux structures ont les même performances RF, la structure avec un matériau 2D étant potentiellement plus robuste que celle sans, du fait de l’absence de contraintes d’épitaxie dans la barrière. Cette comparaison a été faite pour un transistor HEMT optimisé pour travailler en bande Q (40 à 50 GHz). Selon un autre aspect l’invention concerne un procédé de réalisation d’un transistor à effet de champ à haute mobilité. Dans une première étape on dispose (on fournit) d’un ensemble comprenant une couche tampon BUF déposée sur un substrat SUB, la couche tampon comprenant un premier matériau semi-conducteur comprenant un composé binaire ou ternaire ou quaternaire de nitrure. Selon une première variante du procédé selon l’invention ensuite on fait croître une couche L2D de matériau bidimensionnel Mat2D isolant sur la face supérieure 11 de la couche tampon. Typiquement la croissance est réalisée par une épitaxie de type Quasi Van der Waals. Puis on fait croître une couche barrière Bar sur la couche de matériau bidimensionnel, la couche barrière comprenant un deuxième matériau semi-conducteur comprenant un composé binaire ou ternaire ou quaternaire de nitrure et comprenant de l’aluminium. Typiquement la croissance est réalisée par une épitaxie de type Quasi Van der Waals. De manière classique la couche barrière et la couche tampon sont configurées pour former un gaz bidimensionnel d’électron 9 dans une zone de la couche tampon dénommée canal disposée au voisinage de la face supérieure 11 de la couche tampon. Enfin on réalise de manière classique une source S, un drain D, et une grille G qui est déposée sur une face supérieure 12 de la couche barrière entre la source et le drain. Selon une deuxième variante, on dispose également d’une couche du matériau bidimensionnel Mat2D crû sur un substrat auxiliaire SUB’. Ce substrat est par exemple du cuivre, du nickel ou un catalyseur métallique. Puis on transfère la couche 2D sur une face supérieure 11 de la couche tampon et on enlève le substrat auxiliaire. Ensuite on fait croître la couche barrière Bar sur la couche de matériau bidimensionnel L2D. Enfin on réalise la source, le drain et la grille de manière classique. Transistor à effet de champ à haute mobilité (100) comprenant : un empilement (10) selon un axe Z comprenant : un substrat (SUB), une couche tampon (BUF) déposée sur le substrat, comprenant un premier matériau semi-conducteur (SC1) étant un composé binaire ou ternaire ou quaternaire de nitrure, une couche barrière (Bar) comprenant un deuxième matériau semi-conducteur (SC2) étant un composé comprenant de l’azote (N) et de un à cinq éléments choisi parmi l’indium (In), l’aluminium (Al), le gallium (Ga), le bore (B) et le scandium (Sc), une couche (L2D) d’un matériau bidimensionnel (Mat2D) isolant disposée entre la couche barrière et la couche tampon, dite couche 2D, la couche barrière et la couche tampon étant configurées pour former un gaz bidimensionnel d’électron (9) dans une zone, dénommée canal, localisée dans la couche tampon ou la couche barrière et située au voisinage d’une interface avec la couche 2D, une source (S), un drain (D), et une grille (G) déposée sur une face supérieure (12) de la couche barrière, entre la source et le drain. Transistor selon l’une des revendications précédentes dans lequel la couche 2D présente une bande interdite (G3) supérieure ou égale à 4 eV. Transistor selon l’une des revendications précédentes dans lequel la couche tampon présente une affinité électronique χ 1 , la couche barrière présente une affinité électronique χ 2 , la couche 2D présente une affinité électronique χ 3 et dans lequel les affinités électroniques vérifient la relation: χ 3 -χ i ≤ -0.5 eV avec i = 1 ou 2 correspondant à la couche dans laquelle est localisé ledit canal. Transistor selon l’une des revendications précédentes dans lequel la couche 2D comprend 1 à 10 monocouches dudit matériau bidimensionnel. Transistor selon l’une des revendications précédentes dans lequel le premier matériau semi-conducteur (SC1) est le nitrure de galium (GaN) ou le nitrure d’aluminium (AlN) ou l’AlGaN. Transistor selon l’une des revendications précédentes dans lequel le deuxième matériau semi-conducteur (SC2) est choisi parmi : AlN ; InAlN ; AlGaN ; InAlGaN ; ScAlN ; ScGaN. Transistor selon l’une des revendications 1 à 5 dans lequel le deuxième matériau semi-conducteur (SC2) est choisi parmi : BN ; BGaAlN ; BAlN ; BGaAlInN. Transistor selon l’une des revendications précédentes dans lequel le matériau bidimensionnel est le h-BN. Procédé de réalisation d’un transistor à effet de champ à haute mobilité comprenant les étapes consistant à : disposer d’un ensemble comprenant une couche tampon (BUF) déposée sur un substrat (SUB), la couche tampon comprenant un premier matériau semi-conducteur comprenant un composé binaire ou ternaire ou quaternaire de nitrure, faire croître une couche (L2D) de matériau bidimensionnel (Mat2D) isolant sur une face supérieure (11) de la dite couche tampon, faire croître une couche barrière (Bar) sur ladite couche de matériau bidimensionnel, la dite couche barrière comprenant un deuxième matériau semi-conducteur étant un composé comprenant de l’azote (N) et de un à cinq éléments choisi parmi l’indium (In), l’aluminium (Al), le gallium (Ga), le bore (B) et le scandium (Sc), la couche barrière et la couche tampon étant configurées pour former un gaz bidimensionnel d’électron (9) dans une zone dénommée canal, localisée dans la couche tampon ou la couche barrière et située au voisinage d’une interface avec la couche 2D, réaliser une source (S), un drain (D), et une grille (G) déposée sur une face supérieure (12) de la couche barrière entre la source et le drain. Procédé de réalisation d’un transistor à effet de champ à haute mobilité comprenant les étapes consistant à : disposer d’un ensemble comprenant une couche tampon (BUF) déposée sur un substrat (SUB), la couche tampon comprenant un premier matériau semi-conducteur comprenant un composé binaire ou ternaire ou quaternaire de nitrure, disposer d’une couche 2D d’un matériau bidimensionnel (Mat2D) crû sur un substrat auxiliaire (SUB’), transférer ladite couche 2D sur une face supérieure (11) de la dite couche tampon et enlever le substrat auxiliaire, faire croître une couche barrière (Bar) sur ladite couche de matériau bidimensionnel, la dite couche barrière comprenant un deuxième matériau semi-conducteur étant un composé comprenant de l’azote (N) et de un à cinq éléments choisi parmi l’indium (In), l’aluminium (Al), le gallium (Ga), le bore (B) et le scandium (Sc), la couche barrière et la couche tampon étant configurées pour former un gaz bidimensionnel d’électron (9) dans une zone dénommée canal, localisée dans la couche tampon ou la couche barrière et située au voisinage d’une interface avec la couche 2D, réaliser une source (S), un drain (D), et une grille (G) déposée sur une face supérieure (12) de la couche barrière entre la source et le drain.