Brevet FR3148340A1 — publié le 20241101

L’invention concerne un procédé d’interconnexion de N équipements numériques, N≥2, comportant chacun un processeur (10) comportant des interfaces de télécommunication (11), un maillage entre processeurs (10) ayant été défini, chaque lien à un bond (12) dans le maillage correspondant à un appariement entre une interface (11) d’un processeur et une interface (11) d’un autre processeur ; ledit procédé comprenant les étapes suivantes : iii/ mise en œuvre d’un commutateur virtuel (20) dans certains au moins des N processeurs (10), effectuant des opérations de commutation entre les interfaces dudit processeur ayant fait l’objet d’un appariement ; iv/ échange de données entre deux processeurs distants l’un de l’autre de deux bonds ou davantage, comprenant au moins une opération de commutation, effectuée par un commutateur virtuel (20) vis-à-vis d’interfaces, ayant fait l’objet d’un appariement, du processeur comprenant ledit commutateur virtuel. Figure pour l’abrégé : Fig. 1 Procédé décentralisé d’interconnexion de N équipements L’invention se situe dans le domaine des télécommunications entre plusieurs équipements numériques d’un système de télécommunication. L’invention trouve un intérêt tout particulier dans les satellites de télécommunication, notamment les satellites régénératifs multi-processeurs. On considère un ensemble d’équipements numériques chacun comportant au moins un processeur et pour lesquels il est nécessaire que des flux de données puissent être communiqués entre deux quelconques de ces équipements numériques, tant pour redonder entre eux deux équipements redondés entre eux ou plus généralement pour le bon fonctionnement des applications exécutées sur les équipements. Une approche classique pour permettre ces flux de données est d’embarquer des commutateurs réseau, i.e. des matériels réseau de niveau 2 dans le modèle OSI (« Open Systems Interconnection ») correspondant aussi au niveau Ethernet dans la nomenclature Internet, et de les relier aux équipements numériques à interconnecter. Toutefois, une telle solution est difficilement compatible avec les contraintes imposées aux satellites en termes de limitation du nombre de matériels embarqués (pour limiter le nombre de pannes possible), de puissance énergétique, de dissipation thermique et d’encombrement à bord. Pour fournir un réseau de télécommunication unifié, permettant à deux quelconques équipements numériques de l’ensemble de communiquer entre eux, une autre solution est d’attribuer une adresse par interface de télécommunication de processeur d’équipement, de définir un sous-réseau pour chaque paire d’interfaces interconnectant deux des processeurs et de définir des règles de routage pour chaque processeur. Les inconvénients de cette autre solution sont qu’elle est complexe à mettre en œuvre et qu’elle nécessite un routeur (matériel ou logiciel niveau 3) pour chaque processeur et donc des tâches manuelles de configuration de routeur pour définir a priori les routes. Le routeur doit être configuré avec l’ensemble des adresses IP des réseaux qu’il interconnecte. Pour éviter ces contraintes, des connexions point-à-point peuvent être mises en œuvre. Par exemple, avec une charge utile de 8 processeurs, l’interconnexion point-à-point entre chaque processeur requiert 7 interfaces par processeur. Une limitation est le nombre d’interfaces disponibles au niveau du processeur, sachant que certaines de ces interfaces peuvent avoir à être redondées. Il existe donc un besoin d’une solution permettant d’interconnecter les processeurs d’équipements numériques ne présentant pas les inconvénients précités. A cet effet, suivant un premier aspect, la présente invention décrit un procédé d’interconnexion de N équipements numériques, N≥2, comportant chacun au moins un processeur et destinés à être embarqués dans une plateforme de traitement électronique, chacun desdits N processeurs comportant des interfaces de télécommunication relié à un réseau de télécommunication, un maillage entre les processeurs ayant été préalablement défini, par détermination, relativement à chacun des N processeurs, parmi ses interfaces, d’un ensemble d’interface(s) destinée(s) à l’interconnexion entre lesdits N processeurs, puis appariements entre des interfaces des N ensembles d’interface(s) déterminés, chaque lien à un bond dans le maillage correspondant à un appariement entre une interface de l’ensemble d’interface(s) déterminé pour un processeur et une interface de l’ensemble d’interface(s) déterminé pour un autre processeur ; ledit procédé comprenant les étapes suivantes : iii/ mise en œuvre d’un commutateur virtuel dans certains au moins des N processeurs, un tel commutateur virtuel mis en œuvre dans un processeur étant défini pour effectuer des opérations de commutation entre les interfaces dudit processeur ayant fait l’objet d’un appariement ; iv/ iv/ échange de données, via ledit réseau, entre deux des N processeurs distants l’un de l’autre de deux bonds ou davantage, comprenant au moins une opération de commutation, effectuée par au moins un desdits commutateurs virtuels (20) vis-à-vis d’interfaces, ayant fait l’objet d’un appariement, du processeur comprenant ledit commutateur virtuel. L’invention propose ainsi une solution de réseau local à bord d’un satellite, sur lequel des communications entre deux processeurs quelconques peuvent être mises en œuvre, ne nécessitant pas de commutateur physique. Elle est utilisable même dans des systèmes d’équipements numériques avec un grand nombre de processeurs à interconnecter, par exemple supérieur à 8. Il s’agit d’une solution générique pour tout traitement bord multi-processeur. Un autre avantage est sa simplicité de mise en œuvre et d’exploitation : la configuration ne consiste qu’à lister les interfaces concernées par le commutateur virtuel sur chaque processeur. En outre, la solution est robuste aux pannes. Dans des modes de réalisation, un tel procédé comprendra en outre l’une au moins des caractéristiques suivantes : - ledit commutateur virtuel établit et maintient des routes entre les N processeurs par mise en œuvre d’un protocole de découverte du voisinage et association d’adresses de niveau 2 et 3 relatives aux autres processeurs ; - préalablement aux étapes iii et iv, les étapes suivantes sont mises en œuvre : i/ relativement à chacun des N processeurs : détermination, parmi ses interfaces, d’un ensemble d’interface(s) destinée(s) à l’interconnexion entre lesdits N processeurs ; ii/ par appariements entre des interfaces des N ensembles d’interface(s) déterminés, création d’un maillage entre les processeurs, chaque lien à un bond dans le maillage correspondant à un appariement entre une interface de l’ensemble d’interface(s) déterminé pour un processeur et une interface de l’ensemble d’interface(s) déterminé pour un autre processeur ; - des interfaces d’ensembles d’interfaces déterminés pour des processeurs distincts sont appariées en fonction d’au moins une contrainte parmi une contrainte relative à un encombrement, à une disponibilité d’interfaces sur chaque processeur et de manière à ce qu’il existe au moins un chemin entre tous les processeurs pris deux-à-deux ; - la plateforme de traitement électronique est une plateforme satellite ; - l’étape iii est mise en œuvre par un dispositif électronique. Suivant un autre aspect, l’invention décrit une plateforme de traitement numérique, comportant N équipements numériques N≥2, chacun desdits N équipements comportant chacun au moins un processeur comportant des interfaces de télécommunication reliées à un réseau de télécommunication, un maillage entre les processeurs ayant été préalablement défini, par détermination, relativement à chacun des N processeurs, parmi ses interfaces, d’un ensemble d’interface(s) destinée(s) à l’interconnexion entre lesdits N processeurs, puis appariements entre des interfaces des N ensembles d’interface(s) déterminés, chaque lien à un bond dans le maillage correspondant à un appariement entre une interface de l’ensemble d’interface(s) déterminé pour un processeur et une interface de l’ensemble d’interface(s) déterminé pour un autre processeur ; certains au moins des N processeur comprenant chacun un commutateur virtuel, ledit commutateur, compris dans un desdits processeurs, étant alors adapté pour effectuer des opérations de commutation entre les interfaces dudit processeur ayant fait l’objet d’un appariement ; dans laquelle deux des N processeurs distants l’un de l’autre de deux bonds ou davantage sont adaptés pour échanger de données entre eux, via ledit réseau, et au moins un desdits N commutateurs virtuels est adapté pour contribuer à mettre en œuvre ledit échange en effectuant au moins une opération de commutation, vis-à-vis d’interfaces ayant fait l’objet d’un appariement, du processeur comprenant ledit commutateur virtuel. Dans des modes de réalisation, une telle plateforme comprendra en outre l’une au moins des caractéristiques suivantes : - un commutateur virtuel est adapté pour établir et maintenir des routes entre les N processeurs par mise en œuvre d’un protocole de découverte du voisinage et association d’adresses de niveau 2 et 3 relatives aux autres processeurs ; - des interfaces d’ensembles d’interfaces déterminés pour des processeurs distincts ont été appariées en fonction d’au moins une contrainte parmi une contrainte relative à un encombrement, à une disponibilité d’interfaces sur chaque processeur et de manière à ce qu’il existe au moins un chemin entre tous les processeurs pris deux-à-deux ; - la plateforme de traitement électronique est une plateforme satellite. L’invention sera mieux comprise et d’autres caractéristiques, détails et avantages apparaîtront mieux à la lecture de la description qui suit, donnée à titre non limitatif, et grâce aux figures annexées, données à titre d’exemple. La est une représentation d’un ensemble de processeurs d’équipements numériques interconnectés dans un mode de réalisation de l’invention ; La représente les étapes d’un procédé d’interconnexion d’un ensemble de processeurs d’équipements numériques dans un mode de réalisation de l’invention. Des références identiques peuvent être utilisées dans des figures différentes lorsqu’elles désignent des éléments identiques ou comparables. En référence à la , on considère un ensemble 1 de N équipements numériques distincts embarqués ou destinés à être embarqués dans un satellite de télécommunication (non représenté), par exemple un satellite régénératif. N est supérieur ou égal à 2. Ces équipements numériques sont par exemple des équipements de traitement du signal, notamment de formation numérique de faisceaux de radiocommunication, de routage de paquets, de monitoring / control de logiciels exécuté sur un processeur ou de traitement particuliers sur les paquets de données (e.g. concaténation, re séquencement). Ici, à titre d’exemple, N a été choisi égal à 8. Chacun de ces N équipements comprend au moins un processeur 10 : le i ème équipement, i = 1 à N, comporte ainsi le processeur 10 nommé Proc i. Chaque équipement comporte une mémoire dans laquelle des applications logicielles sont stockées et est adapté pour exécuter chacune de ces applications logicielles sur son processeur. Au moins certaines des applications génèrent des échanges de données entre processeurs 10. Dans un mode de réalisation, certaines des applications sont distribuées entre plusieurs équipements. Chacun des processeurs 10 est relié à un réseau local de télécommunication, par exemple filaire ou sans fil, par exemple radio. Chacun des processeurs 10 comprend une ou plusieurs interfaces de télécommunication reliées à ce réseau local. Ces interfaces sont des interfaces Ethernet et correspondent à des connecteurs physiques distincts. La représente les étapes d’un procédé d’interconnexion des processeurs 10 des équipements numériques de l’ensemble 1 dans un mode de réalisation de l’invention. Dans une étape 101 préalable, relativement à chaque processeur, l’identification d’une ou plusieurs de ses interfaces disponibles pour être dédiées à la mise en œuvre de l’interconnexion entre les processeurs est réalisée : le choix des interfaces concernées est défini par le concepteur lors de la définition du réseau local. Un maillage des processeurs 10 est ensuite réalisé à l’aide des interfaces ainsi identifiées, dans lequel des interfaces 11 de processeurs distincts 10 sont appariées entre elles, sachant qu’une interface d’un processeur ne peut être appariée qu’à une unique autre interface et que cette unique autre interface doit être celle d’un unique autre processeur 10. Deux interfaces 11 ainsi appariées entre elles créent ainsi une connexion (à un bond) du maillage entre les processeurs 10 auxquelles ces interfaces appartiennent. Le maillage réalisé via ces appariements d’interfaces doit permettre à n’importe quel processeur 10 d’être relié à n’importe quel autre processeur 10 par au moins une connexion comprenant un ou plusieurs bonds successifs du maillage. Ainsi ci-dessous, quand il est évoqué « des interfaces d’un même processeur qui ont été appariées à l’étape 101», cela fait référence à des interfaces d’un même processeur chacune appariées à des interfaces d’un autre processeur (et non pas à des interfaces d’un même processeur qui seraient appariées entre elles). Selon les modes de réalisation, des contraintes supplémentaires sont prises en compte pour la définition du maillage : un nombre de bonds maximum à respecter pour une connexion entre deux processeurs ou un nombre maximum d’interfaces utilisées pour l’appariement au total et/ou par processeur (ou pour certains processeurs au moins). Dans des modes de réalisation, afin de limiter le nombre d’interfaces utilisées par processeur, il existe un ou des processeurs non directement reliés (via une de ses interfaces) à chaque autre processeur, i.e. les données transmises entre ces deux processeurs devront transiter par au moins un autre processeur. Dans un mode de réalisation, seul un sous-ensemble strict des interfaces d’un processeur font l’objet d’un appariement. Le maillage des processeurs 10 obtenu dans le mode de réalisation considéré est représenté sur la : - ainsi, dans le processeur Proc 1 : l’interface 11 nommé Int 1.3 est appariée à l’interface 11 nommée Int 4.2 du processeur Proc 4 ; l’interface 11 nommé Int 1.1 est appariée à l’interface 11 nommée Int 5.1 du processeur Proc 5 ; l’interface 11 nommé Int 1.2 est appariée à l’interface 11 nommée Int 2.1 du processeur Proc 2 ; - dans le processeur Proc 2 : l’interface Int 2.1 est appariée à l’interface Int 1.2 du processeur Proc 1 ; l’interface Int 2.2. est appariée à l’interface Int 3.2 du processeur Proc 3 ; - etc. Les connexions à un bond (ici au nombre de 9) correspondant aux interfaces appariées sont référencées 12 en . Une fois le graphe d’interconnexion des processeurs 10 ainsi défini, dans une étape 102, un commutateur virtuel 20 est mis en œuvre, dans chaque processeur 10 : il est instancié, en exploitant (seulement) celles des interfaces du processeur qui ont été appariées à des interfaces d’autres processeurs 10 dans l’étape 101. Ces interfaces sont ainsi spécifiquement associées au commutateur virtuel lors de l’instanciation, à l’exclusion de celles qui ne lui ont pas été associées : par exemple les interfaces Int 5.1, Int 5.2 pour le commutateur vCom 5 (et pas Int 5.3 ou toutes autres interfaces disponibles du Proc 5 mais non appariées) ; lors de son fonctionnement opérationnel, le commutateur virtuel vCom 5 ne surveillera pas l’interface Int 5.3 et ne fera pas de routage de données reçues sur cette interface ou à transmettre sur cette interface. Le commutateur virtuel 20 est un programme s’exécutant sur le processeur bord 10 interceptant le trafic en provenance et à destination des interfaces du processeur qui ont été appariées à des interfaces d’autres processeurs 10 dans l’étape 101. Dans un exemple basé sur Linux, l’instanciation du processeur Proc 5 comprend les commandes suivantes : pour créer et monter l’instance virtuelle du commutateur vCom 5 : ip link add name vCom 5 type bridge stp_state 1 ip link set vCom 5 up pour définir, et associer à vCom 5 les seules interfaces du processeur concernées par les opérations du commutateur virtuel vCom 5, i.e. ici les interfaces int51 et int52 : ip link set dev int51 master vCom 5 ip link set dev int52 master vCom 5 Ces éléments peuvent également être renseignés dans un simple fichier de configuration, utilisant par exemple un outil de configuration réseau tel que netplan® pour le déploiement. Le protocole Spanning Tree® (STP) est par exemple utilisé par exemple par les commutateurs virtuels pour l'identification et la mise en place de la stratégie de routage de manière automatique ; ainsi les commutateurs virtuels, par exemple en mettant en œuvre STP entre eux : identifie les routes disponibles dans le réseau d’interconnexion correspondant au maillage ; définit les routes nominales et redondantes d’un processeur quelconque 10 à un autre processeur 10 et établit la route nominale. L'utilisation d'une approche de couche 2 peut entraîner des boucles et diffusion de données inutiles : STP empêche ces effets secondaires de se produire. Dans un mode de réalisation, un commutateur virtuel met en œuvre le protocole ARP. Notamment, quand il a à envoyer des données à une adresse de niveau 3, nommée ci-après « adresse B », à laquelle il n’a pas encore associée d’adresse de niveau 2 envoie des requêtes ARP sur cette adresse en broadcast, i.e. à tous les commutateurs virtuels en utilisant une adresse de destination Ethernet générique prédéfinie. Une telle requête ARP (« Address Resolution Protocol ») demande qui a l’adresse B. Celui qui a l’adresse B répond en lui transmettant son adresse MAC (niveau 2). L’invention peut être illustrée par l’exploitation de ces commandes, ici Linux, sans commutateur centralisé. Bien sûr, d’autres types d’instanciation peuvent être utilisés, par exemple en utilisant d’autres systèmes d’exploitation, par exemple les logiciels réseaux de fournisseurs d’équipements réseaux comme CISCO ® ou JUNIPER ®. Le processeur Proc i comporte ainsi un commutateur virtuel vCom i, i = 1 à N, opérant au niveau 2, qui se comporte comme un commutateur physique. Le commutateur virtuel au sein d’un processeur effectue donc les tâches de routage/commutation sur des données transitant via les interfaces du processeur ayant été appariées (des données entrant par une interface du processeur ayant été appariée pouvant être à destination – ou en provenance - d’une application du processeur ou bien ne faire que transiter par le processeur agissant en tant que relais via le commutateur virtuel). Le réseau de commutateurs virtuels ainsi créé au niveau 2 fournit le même service que celui qui serait fourni par un commutateur physique connecté en direct à chacun des processeurs 10. Le commutateur virtuel au sein d’un processeur n’effectue pas de routage/commutation sur des données transitant via toute interface du processeur qui n’a pas été appariée lors de l’étape 101. L’invention ne fait pas appel à un équipement routeur ou commutateur embarqué et centralisé, interconnectant les éléments du réseau. Au travers de cette solution, chaque processeur héberge une partie des éléments nécessaires à l’établissement d’une communication entre chacun des processeurs même s’ils ne sont pas tous directement reliés entre eux. Chaque processeur découvre la topologie de proche-en-proche et contribue à la définition du routage optimal entre les processeurs en évitant par exemple la duplication de données et les boucles. Le commutateur vCom i est virtuel, c’est-à-dire logiciel : ses fonctions sont mises en œuvre par exécution sur le processeur Proc i d’instructions logicielles stockées dans une mémoire du processeur Proc i. Ensuite, pour exploiter la solution proposée, les approches suivantessont par exemple mises en œuvre : une adresse de niveau 3 (typiquement une adresse IP), statique ou dynamique, est assignée respectivement à chaque commutateur virtuel 20 ; un nom unique est associé à chaque processeur Proc i, i = 1 à N ; les services de niveau supérieur, exploitant les adresses de niveau 3 ou le nom unique de processeur, peuvent ainsi accéder aux applications s’exécutant sur n’importe lequel des processeurs 10 sans connaissance a priori de la topologie du réseau. Les étapes 101 et 102 sont effectuées selon les modes de réalisation de manière automatique, par exemple par un dispositif électronique de mise en œuvre d’interconnexion ou encore de manière manuelle. Dans une étape 103, lors du fonctionnement opérationnel des processeurs 10, des flux de données sont échangées entre les processeurs 10. Les données sont acheminées d’un processeur source 10 à un processeur destinataire 10, exclusivement sur les connexions du maillage et de manière pilotée par les commutateurs virtuels. Les processeurs 10 sont directement reliés entre eux, via leurs interfaces appariées. Un commutateur virtuel 20 dans un processeur 10 et devant acheminer, vers un destinataire défini, un paquet de données reçu sur une des interfaces 11 (appelons la ‘interface 11 R’ ) associées au commutateur virtuel effectue ainsi une opération de routage vis-à-vis des interfaces dudit processeur ayant fait l’objet d’un appariement : il détermine celle des interfaces associées à laquelle doit être remis le paquet (appelons la ‘interface 11 D ‘) ainsi que la route à suivre par ce paquet. Ce commutateur virtuel contribue ainsi à mettre en œuvre l’échange entre le processeur destinataire et le processeur source du paquet par exemple distants de deux bonds (ou davantage) en effectuant au moins cette opération de routage entre les deux interfaces 11 R et 11 D du processeur comprenant ce commutateur virtuel. Ainsi une application logicielle (niveau 3, soit couche IP) s’exécutant sur le processeur Proc 1 pourra communiquer avec une application de même niveau exécutée, elle, sur le processeur Proc 8 sans avoir besoin de savoir/de gérer que les données doivent passer par des processeurs intermédiaires. L’invention permet donc d’obtenir un réseau unifié, permettant à chaque processeur de communiquer avec tout autre processeur de l’ensemble, sans commutateur réseau et alors qu’il n’y a pas forcément de connexion directe entre chacun des processeurs. La solution permet la communication directe au niveau applicatif sans connexion directe entre les processeurs. L’invention correspond à une décentralisation des fonctions de routage/commutation (exercées dans l’art antérieur via des routeurs ou commutateurs physiques) permettant l’interconnexion entre les différents processeurs : le commutateur virtuel au sein d’un processeur effectue les tâches de routage sur des données transitant via toute interface du processeur ayant été appariée. L’invention s’applique de manière simple, tant pour la mise en œuvre que pour l’exploitation ultérieure, même pour des valeurs de N élevées. Procédé d’interconnexion de N équipements numériques, N≥2, comportant chacun au moins un processeur (10) et destinés à être embarqués dans une plateforme de traitement électronique (1), chacun desdits N processeurs (10) comportant des interfaces de télécommunication (11) reliées à un réseau de télécommunication, un maillage entre les processeurs (10) ayant été préalablement défini, par détermination, relativement à chacun des N processeurs, parmi ses interfaces (11), d’un ensemble d’interface(s) destinée(s) à l’interconnexion entre lesdits N processeurs, puis appariements entre des interfaces des N ensembles d’interface(s) déterminés, chaque lien à un bond (12) dans le maillage correspondant à un appariement entre une interface (11) de l’ensemble d’interface(s) déterminé pour un processeur et une interface (11) de l’ensemble d’interface(s) déterminé pour un autre processeur ; ledit procédé comprenant les étapes suivantes : iii/ mise en œuvre d’un commutateur virtuel (20) dans certains au moins des N processeurs (10), un tel commutateur virtuel (20) mis en œuvre dans un processeur (10) étant défini pour effectuer des opérations de commutation entre les interfaces dudit processeur ayant fait l’objet d’un appariement ; iv/ échange de données, via ledit réseau, entre deux des N processeurs distants l’un de l’autre de deux bonds ou davantage, comprenant au moins une opération de commutation, effectuée par au moins un desdits commutateurs virtuels (20) vis-à-vis d’interfaces, ayant fait l’objet d’un appariement, du processeur comprenant ledit commutateur virtuel. Procédé d’interconnexion de N équipements numériques selon la revendication 1, selon lequel ledit commutateur virtuel (20) établit et maintient des routes entre les N processeurs (10) par mise en œuvre d’un protocole de découverte du voisinage et association d’adresses de niveau 2 et 3 relatives aux autres processeurs (10). Procédé d’interconnexion de N équipements numériques selon la revendication 1, comprenant, préalablement aux étapes iii et iv, les étapes suivantes : i/ relativement à chacun des N processeurs (10) : détermination, parmi ses interfaces (11), d’un ensemble d’interface(s) destinée(s) à l’interconnexion entre lesdits N processeurs ; ii/ par appariements entre des interfaces des N ensembles d’interface(s) déterminés, création d’un maillage entre les processeurs, chaque lien à un bond dans le maillage correspondant à un appariement entre une interface (11) de l’ensemble d’interface(s) déterminé pour un processeur et une interface de l’ensemble d’interface(s) déterminé pour un autre processeur. Procédé d’interconnexion de N équipements numériques selon la revendication 3, selon lequel des interfaces (11) d’ensembles d’interfaces déterminés pour des processeurs distincts (10) sont appariées en fonction d’au moins une contrainte parmi une contrainte relative à un encombrement, à une disponibilité d’interfaces sur chaque processeur et de manière à ce qu’il existe au moins un chemin entre tous les processeurs pris deux-à-deux. Procédé d’interconnexion de N équipements numériques selon l’une quelconque des revendications précédentes, la plateforme de traitement électronique (1) étant une plateforme satellite. Procédé d’interconnexion de N équipements numériques selon l’une quelconque des revendications précédentes, selon lequel l’étape iii est mise en œuvre par un dispositif électronique. Plateforme de traitement numérique (1), comportant N équipements numériques N≥2, chacun desdits N équipements (10) comportant chacun au moins un processeur (10) comportant des interfaces de télécommunication (11) reliées à un réseau de télécommunication, un maillage entre les processeurs (10) ayant été préalablement défini, par détermination, relativement à chacun des N processeurs, parmi ses interfaces (11), d’un ensemble d’interface(s) destinée(s) à l’interconnexion entre lesdits N processeurs, puis appariements entre des interfaces des N ensembles d’interface(s) déterminés, chaque lien à un bond (12) dans le maillage correspondant à un appariement entre une interface (11) de l’ensemble d’interface(s) déterminé pour un processeur et une interface (11) de l’ensemble d’interface(s) déterminé pour un autre processeur ; certains au moins des N processeur (10) comprenant chacun un commutateur virtuel (20), ledit commutateur, compris dans un desdits processeurs, étant alors adapté pour effectuer des opérations de commutation entre les interfaces dudit processeur ayant fait l’objet d’un appariement ; dans laquelle deux des N processeurs distants l’un de l’autre de deux bonds ou davantage sont adaptés pour échanger de données entre eux, via ledit réseau, et au moins un desdits N commutateurs virtuels (20) est adapté pour contribuer à mettre en œuvre ledit échange en effectuant au moins une opération de commutation vis-à-vis d’interfaces (11), ayant fait l’objet d’un appariement, du processeur comprenant ledit commutateur virtuel. Plateforme de traitement numérique selon la revendication 7, dans laquelle un commutateur virtuel (20) est adapté pour établir et maintenir des routes entre les N processeurs (10) par mise en œuvre d’un protocole de découverte du voisinage et association d’adresses de niveau 2 et 3 relatives aux autres processeurs (10). Plateforme de traitement numérique selon l’une quelconque des revendications 7 ou 8, dans laquelle des interfaces (11) d’ensembles d’interfaces déterminés pour des processeurs distincts (10) ont été appariées en fonction d’au moins une contrainte parmi une contrainte relative à un encombrement, à une disponibilité d’interfaces sur chaque processeur et de manière à ce qu’il existe au moins un chemin entre tous les processeurs pris deux-à-deux. Plateforme de traitement numérique selon l’une quelconque des revendications 7 à 9, la plateforme de traitement électronique (1) étant une plateforme satellite.