Brevet FR3143192A1 — publié le 20240614

Circuit de commande en pont en H La présente description concerne un pont en H monolithique intégré comprenant, dans et sur un même substrat : - une première branche comprenant un premier transistor MOS vertical et un deuxième transistor MOS latéral en série ; - une deuxième branche comprenant un troisième transistor MOS vertical et un quatrième transistor MOS latéral en série ; les premières et deuxièmes branches étant associées en parallèle. Figure pour l'abrégé : Fig. 2 Circuit de commande en pont en H La présente description concerne de façon générale les circuits électroniques et, plus particulièrement, les circuits de commande à commutateurs agencés en ponts en H. Les ponts en H de commutateurs sont utilisés de façon courante dans des circuits électroniques pour alimenter et commander des charges comme, par exemple des moteurs, par exemple dans l’automobile. Il existe un besoin d’obtenir des circuits de commande en pont en H de commutateurs intégrés de façon monolithique et ayant un rendement optimisé. Un mode de réalisation permet d’améliorer les ponts en H connus. Un mode de réalisation prévoit un pont en H monolithique intégré comprenant, dans et sur un même substrat : - une première branche comprenant un premier transistor MOS vertical et un deuxième transistor MOS latéral en série ; - une deuxième branche comprenant un troisième transistor MOS vertical et un quatrième transistor MOS latéral en série ; les premières et deuxièmes branches étant associées en parallèle. Selon un mode de réalisation, les points milieux des premières et deuxièmes branches définissent des bornes de sortie du pont en H. Selon un mode de réalisation, la source du premier transistor est reliée au point milieu entre les transistors en série de la première branche et la source du troisième transistor est reliée au point milieu entre les transistors en série de la deuxième branche. Selon un mode de réalisation, les drains des premier et troisième transistors sont communs en face arrière du substrat. Selon un mode de réalisation, les premier et troisième transistors constituent les transistors côté haut du pont, leurs drains étant destinés à se voir appliquer le potentiel le plus haut d’une tension continue appliquée au pont. Selon un mode de réalisation, les grilles et sources des premier et troisième transistors sont formées depuis une face avant du substrat. Selon un mode de réalisation, le drain du deuxième transistor est relié au point milieu entre les transistors en série de la première branche et le drain du quatrième transistor est relié au point milieu entre les transistors en série de la deuxième branche. Selon un mode de réalisation, les sources des deuxième et quatrième transistors sont communes. Selon un mode de réalisation, les deuxième et quatrième transistors constituent les transistors côté bas du pont, leurs sources étant destinées à se voir appliquer le potentiel le plus bas d’une tension continue appliquée au pont. Selon un mode de réalisation, les deuxième et quatrième transistors sont formés depuis une face avant du substrat. Selon un mode de réalisation, les transistors latéraux sont formés dans des caissons d’un type de conductivité opposé à celui du substrat. Un mode de réalisation prévoit un système de commande de moteur à courant continu comportant : un moteur à courant continu ; et un tel pont en H, dans lequel un des transistors verticaux est rendu passant pendant toute une phase de rotation du moteur dans un sens tandis que le transistor latéral de l’autre branche est commandé en modulation de largeur d’impulsions pour faire varier la vitesse de rotation du moteur. Un mode de réalisation prévoit un système de commande de moteur à courant continu comportant : un moteur à courant continu ; et un tel pont en H, dans lequel un des transistors latéraux est rendu passant pendant toute une phase de rotation du moteur dans un sens tandis que le transistor vertical de l’autre branche est commandé en modulation de largeur d’impulsions pour faire varier la vitesse de rotation du moteur. Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : la représente schématiquement un mode de réalisation d’un pont en H ; la représente, de façon très schématique et vu de dessus, un mode de réalisation d’un circuit intégré comprenant un pont en H selon un mode de réalisation ; la est une vue en coupe du circuit intégré de la , selon la ligne A-A’ ; la est une vue de dessus partielle du circuit intégré de la ; la est un schéma électrique équivalent d’une partie du circuit intégré de la ; et la est un schéma électrique équivalent d’une autre partie du circuit intégré de la . De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques. Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. Sauf précision contraire, lorsque l'on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans éléments intermédiaires autres que des conducteurs, et lorsque l'on fait référence à deux éléments reliés (en anglais "coupled") entre eux, cela signifie que ces deux éléments peuvent être connectés ou être reliés par l'intermédiaire d'un ou plusieurs autres éléments. Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position absolue, tels que les termes "avant", "arrière", "haut", "bas", "gauche", "droite", etc., ou relative, tels que les termes "dessus", "dessous", "supérieur", "inférieur", etc., ou à des qualificatifs d'orientation, tels que les termes "horizontal", "vertical", etc., il est fait référence sauf précision contraire à l'orientation des figures. Sauf précision contraire, les expressions "environ", "approximativement", "sensiblement", et "de l'ordre de" signifient à 10 % près, de préférence à 5 % près. La représente schématiquement un mode de réalisation d’un pont en H 100. Un circuit de commande à commutateurs en pont en H comporte deux branches parallèles de commutateurs en série, destinées à être reliées par une charge de sorte à former un agencement en « H ». Le pont en H 100 de la comprend une première branche B1, comprenant un premier commutateur Q1 et un deuxième commutateur Q2 en série, et une deuxième branche B2 comprenant un troisième commutateur Q3 et un quatrième commutateur Q4 en série. Les branches B1 et B2 sont associées en parallèle entre un premier nœud N1 et un deuxième nœud N2 destinés à recevoir une tension d’alimentation continue VBAT, référencée à potentiel de référence VREF, par exemple la masse. Les points milieux respectifs NM1 et NM2 des branches B1 et B2 définissent des bornes de sortie du pont, destinées à être reliés l’une à l’autre par une charge 110 à alimenter. Dans les applications visées par la présente description, la charge 110, par exemple un moteur, est une charge requérant un courant de plusieurs ampères à plusieurs dizaines d’ampères, sous une tension pouvant atteindre plusieurs dizaines de volts. Les commutateurs Q1, Q2, Q3 et Q4 sont alors des commutateurs de puissance, plus précisément dans les modes de réalisation décrits, des transistors MOS de puissance. Dans l’exemple de la , les commutateurs sont des transistors MOS à canal N, ou NMOS. Les transistors Q1 et Q3 coté haut (high-side en anglais), c’est-à-dire du côté de la borne N1 destinée à se voir appliquée le potentiel le plus haut de la tension appliquée entre les bornes ou nœuds N1 et N2, ont leurs drains reliés, de préférence connectés, à la borne N1 et leurs sources reliées, de préférence connectées, respectivement aux nœuds MN1 et MN2. Les transistors Q2 et Q4 côté bas (low-side en anglais), c’est-à-dire du côté de la borne N2 destinée à se voir appliquée le potentiel le plus bas de la tension appliquée entre les bornes N1 et N2, ont leurs sources reliées, de préférence connectées, à la borne N2 et leurs drains reliés, de préférence connectés, respectivement aux nœuds MN1 et MN2. Dans l’exemple de la , les substrats (bulks) des transistors sont reliés, de préférence connectés aux sources respectives des transistors. Par ailleurs, des diodes intrinsèques D1, D2, D3 et D4 relie les sources respectives des transistors Q1, Q2, Q3 et Q4 à leurs drains respectifs, avec l’anode côté source. Les grilles des transistors Q1, Q2, Q3 et Q4 sont destinées à recevoir des signaux de commande CT1, CT2, CT3 et CT4, fournis par un circuit 120 (CTRL). Pour actionner un moteur à courant continu, un transistor côté haut Q1 ou Q3 d’une branche et un transistor côté bas Q4 ou Q2 de l’autre branche sont activés, le choix entre la paire Q1-Q4 et la paire Q3-Q2 conditionnant le sens de rotation du moteur. Un freinage du moteur se commande en rendant passant les deux transistors d’un même côté (bas ou haut). La vitesse de rotation du moteur peut être réglée en commandant les transistors en modulation de largeur d’impulsions (PWM ou Pulse Width Modulation), le rapport cyclique conditionnant la vitesse de rotation. Pour maximiser le rendement du pont en H, il est utile que les transistors aient une résistance à l’état passant (RON) qui soient la plus faible possible. Il est possible d’obtenir cela avec des transistors verticaux, c’est-à-dire des transistors qui ont leur source et leur drain agencés sur des faces opposées d’un substrat semiconducteur. Les transistors à architecture latérale, c’est-à-dire avec sources et drains agencés dans et sur une même face d’un substrat semiconducteur, permettent d’obtenir des fréquences de commutation élevées, ce qui permet d’augmenter la précision en termes de vitesse de rotation du moteur. Toutefois, les transistors latéraux ont une résistance à l’état passant RON qui est supérieure à celle des transistors verticaux et engendrent donc plus de pertes sous une tension donnée. Leur utilisation est donc en générale limitée à des applications de faible puissance. Les modes de réalisation décrits prévoient de tirer profit des caractéristiques respectives des transistors verticaux et latéraux pour réaliser un pont en H intégré dans une même puce. Plus particulièrement, on prévoit d’utiliser des transistors verticaux pour former les transistor côté haut Q1 et Q3 et des transistors latéraux pour former les transistors côté bas Q2 et Q4. L’intégration de deux transistors NMOS verticaux sur une même puce se prête bien à des transistors côté haut du pont en H dans la mesure où ils ont alors structurellement un drain commun correspondant à la face arrière du substrat. L’intégration de deux transistors latéraux se prête bien à des transistors côté bas dans la mesure leurs drains sont à l’inverse structurellement dissociés et donc particulièrement adaptés à des connexions respectives aux bornes du moteur. De préférence, la commande des commutateurs est effectuée de sorte à rendre passant le transistor haut concerné pendant toute la phase de rotation dans un sens tandis que le transistor côté bas avec lequel il est associé est commandé en modulation de largeur d’impulsions pour faire varier la vitesse de rotation. Ainsi, le transistor haut qui est vertical, n’est pas commuté à haute fréquence et le transistor bas qui est latéral présente des périodes de conduction discontinues, réduisant l’impact de sa résistance élevée à l’état passant. On notera que la face arrière des transistors verticaux est alors destinée à recevoir le potentiel haut de la tension d’alimentation alors qu’il s’agit habituellement d’un plan destiné à être connecté à la masse. Dans un autre exemple, la commande des commutateurs est effectuée de sorte à rendre passant le transistor bas concerné pendant toute la phase de rotation dans un sens tandis que le transistor côté haut avec lequel il est associé est commandé en modulation de largeur d’impulsions pour faire varier la vitesse de rotation. Dans ce cas un circuit de commande rapide pourra être utilisé pour commander le transistor côté haut. La représente, de façon très schématique et vu de dessus, un mode de réalisation d’un circuit intégré 150 comprenant un pont en H 100 selon un mode de réalisation. La est une vue en coupe du circuit intégré de la , selon la ligne A-A’. Selon les modes de réalisation décrits, on prévoit de répartir spatialement les quatre transistors MOS du pont en H dans une même puce ce circuit intégré 150 de forme rectangulaire ou carré en disposant les deux transistors verticaux Q1 et Q3 sur une même ligne et les deux transistors Q2 et Q4 sur une même ligne, les deux branches B1 et B2 définissant des colonnes (dans l’orientation de la figure). Dans ces modes de réalisation, le circuit 120 est par exemple agencé entre les transistors verticaux Q1 et Q3. La coupe A-A’ traverse les transistors Q1 et Q2. Un même profil de coupe pourrait être obtenu avec les transistors Q3 et Q4. Les quatre transistors sont intégrés dans et sur un même substrat 200. Pour simplifier, on ne décrira par la suite en relation avec les figures 2 et 3 que les structures respectives des transistors Q1 et Q2, sachant que cette description se transpose aux structures des transistors Q3 et Q4. Dans l’orientation de la , le transistor Q1 est en partie gauche tandis que le transistor Q2 est en partie droite. Le substrat 200 est un substrat semiconducteur, par exemple en silicium. Le substrat 200 intégrant des transistors NMOS verticaux, il est de type N ou dopé N. Le drain du transistor Q1 est constitué d’une couche 203 (Nepi) formée par épitaxie pleine plaque de la face arrière du substrat 200. De par son caractère pleine plaque, la couche 203 est commune aux transistors verticaux Q1 et Q3. Les source et grille du transistor Q1 sont réalisées depuis la face avant 209 du substrat 200 dans une région 244 présentant un niveau de dopage supérieur au reste du substrat. Un avantage de cette région 244 présentant un niveau de dopage N supérieur dans l’épaisseur du substrat est qu’elle participe à réduire la résistance à l’état passant de la région de canal qui se forme verticalement entre source et drain. La grille du transistor Q1 est constituée de plusieurs portions conductrices de grilles 208, dans des tranchées isolantes gravées dans le substrat depuis la face avant et s’étendant dans la région 244 sans la traverser. Chaque portion de grille 208 est donc entourée, dans le substrat, par une couche d’isolant 230. Dans l’exemple représenté, trois portions de grille 208 sont présentes. Leur nombre peut être toutefois inférieur ou supérieur par exemple être compris entre 1 et 10000. Les portions de grille 208 sont par exemple en polysilicium. La source du transistor Q1 est formée de plusieurs régions 204 dopées N avec un niveau de dopage supérieur à celui du substrat et de la région 244, chaque région 204 étant contre un côté d’une tranchée isolante 230, en regard d’une portion de grille 208. Chaque région 204 est séparée de la région 244 par une région 228 enterrée de type P constituant le corps (body ou bulk) du transistor et rejoignant la face avant 209 entre les portions de grille 208 et les régions de source 204 par des régions surdopées P 212. Vue de dessus, les régions 208, 204 et 212 forment des bandes parallèles, les régions 208 étant interconnectées par une de leurs extrémités pour former un peigne conducteur de grille. De préférence, chaque tranchée isolante 230 comporte, sous chaque portion de grille, et entourée de l’isolant de la tranchée 230, une région conductrice 233 (FP ou field plate en anglais), destinée à être polarisée pour réduire la sensibilité de la grille aux champs électriques et améliorer la tenue en tension du transistor. Dans l’exemple représenté, le transistor vertical Q1 est entouré par une tranchée périphérique 248 d’isolation électrostatique des autres transistors. La tranchée 248 inclue une portion conductrice 254 s’étendant à partir de la face avant 209. La portion conductrice 254 est connectée aux extrémités (dans le sens horizontal vu de dessus de la puce) des régions 233 afin de les polariser. Le transistor latéral Q2 (partie droite de la ) est formé dans un caisson de type P de sorte à l’isoler de la tension appliquée en face arrière et latéralement des autres transistors. Le caisson est l’ensemble formé par des tranchées 261 dopées P définissant les bords du caisson et une couche 201 (pring), également dopée P, définissant le fond du caisson. La couche 201 est enterrée dans le substrat 200 tout en étant séparée de la couche 203. Le transistor latéral Q2 comprend par exemple deux structures S1, S2 symétriques et agencées côte à côte. Dans la suite de la présente description, seule la structure S1 est décrite, la structure S2 se déduisant par symétrie. Le drain de chaque structure S1, S2, du transistor Q2 est formé d’une région de drain 268 surdopée de type N, réalisée depuis la face avant 209 du substrat 200 dans une région 270 présentant elles-mêmes un niveau de dopage de type N supérieur au reste du substrat. La source de chaque structure S1, S2, du transistor Q2 est formée de deux régions de source encadrant le drain dans la vue de la . Chaque région 266 est dopée N avec un niveau de dopage supérieur à celui du substrat. Chaque région de source est formée dans une région 228 de type P constituant le corps (body ou bulk) du transistor et rejoignant la face avant 209, du côté des régions de sources 266 opposé au drain 268, par des régions surdopées P 264. La région de source 266 de chaque structure S1, S2 la plus proche de l’autre structure partagent une même région 228. Chaque région de source 266 est séparée de la région 270 par une portion du substrat. Les régions de source 266 sont par exemple configurées pour être connectées ensemble avec des pistes conductrices sous forme de peigne. Il en va de même pour les régions de drain 268. Dans l’exemple représenté, le transistor horizontal Q2 est entouré par une tranchée périphérique 293 (field plate) d’isolation électrostatique des autres transistors. La tranchée 293 est une tranchée isolante remplie d’une portion conductrice 274 à partir de la face avant 209. Les portions conductrices 274 sont configurées pour être polarisées pour réduire la sensibilité du transistor Q2 aux champs électriques et améliorer la tenue en tension du transistor. Des régions 294 dopées N avec un niveau de dopage N supérieur à celui du substrat sont agencées autour de la partie basse des tranchées 293. Elles permettent de réduire l’influence du PMOS parasite entre la portion dopée P de surface 228, 264 et la couche enterrée pring 201. L’implémentation du caisson permet l’intégration monolithique des transistors de puissance verticaux Q1, Q3 et des transistors de puissance horizontaux Q2, Q4 dans un même substrat et à proximité les uns des autres tout en garantissant la possibilité de moduler les tensions de drains des transistors latéraux de façon indépendante pour chaque transistor latéral. La grille du transistor Q2 est par exemple constituée de deux portions conductrices de grilles 272 (illustrées en pointillés en ), connectées entres elles et agencées au-dessus de la face avant 209 du substrat de sorte à recouvrir, avec interposition d’un isolant de grille non représenté, les zones entre les régions de drains 268 et les régions de sources 266. Dans un autre exemple non-illustré, la grille du transistor Q2 est formée par des régions de grille dans les tranchées 293 arrangées de façon similaire aux régions de grille 208 du transistor Q1. La est une vue de dessus partielle du circuit intégré de la . Plus particulièrement la représente schématiquement et de façon simplifiée la zone B de la , correspondant au transistor Q1, à une partie du circuit 120 et à la structure s1 du transistor Q2. Dans l’exemple représenté, les régions de grille 208 du transistor Q1 sont formées sous forme de peigne et connectées ensemble à une piste principale qui est configurée pour recevoir le signal CT1. Les régions de source 204 sont également agencées sous forme de peigne décalé par rapport au peigne des régions de grille 208 par un isolant. Les régions de source 266, les régions de drain 268 et les régions de grille 272 du transistor Q2 sont agencées sous forme de peignes. Les doigts du peigne des régions 266 alternent verticalement (selon l’orientation de la ) avec les doigts du peigne des régions 268. Les doigts du peigne des régions de grille 272 sont agencés entre les doigts des régions de source et de drain 268 mais au-dessus de la face avant 209 du substrat 200. Les régions de grille 272 du transistor Q2 sont agencées pour recevoir le signal CT2. Dans l’exemple représenté, le caisson formé par les régions 261 et la couche 201 entoure par l’extérieur les doigts des peignes des régions de source et de drain. La est un schéma électrique équivalent d’une partie du circuit intégré de la . Plus particulièrement, la représente sous forme simplifiée le schéma électrique équivalent d’un transistor vertical Q1 ou Q3. Comme décrit en relation avec la , les régions 208 forment la grille (Gate), les régions 204 forment la source (Source), le drain 203 est formé par la face arrière et est configuré pour être relié, préférablement connecté, au rail de tension VBAT, et le corps (Bulk) du transistor est formé par les régions 228. La est un schéma électrique équivalent d’une autre partie du circuit intégré de la . Plus particulièrement, la représente sous forme simplifiée le schéma électrique équivalent d’un transistor latéral Q2 ou Q4. Comme décrit en relation avec la , les régions 266 forment la source (Source), les régions 272 forment la grille (Gate) et les régions 268 forment le drain (Drain). Du point de vue électrique, une diode Zener verticale 404 est formée par la région 201, le substrat et la région 203 (au potentiel VBAT), l’anode de la diode étant constituée de la région 201 (pring). Une autre diode Zener 406 est formée par la région 201, le substrat et la région 270, l’anode de la diode étant constituée de la région 201. Les deux diodes 404 et 406 sont tête-bêche (anode commune 402). Le corps (Bulk) du transistor est formé par les régions 228 qui sont en contact avec les régions 266 correspondantes. Les diodes Zener 404 et 406 participent à l’isolation entre transistors verticaux et transistors latéraux. Une autre diode Zener 408 est formée entre le corps 228 (bulk) du transistor relié à la source (région 266) et le drain (région 268), son anode étant constituée par la région 228 et sa tension d’avalanche (tension Zener) étant ajustée, via la région 294, par la tension appliquée à la région 274 (FP). A titre d’exemple particulier de réalisation, les tensions d’avalanches des diodes Zener sont de quelques dizaines de volts, par exemple de l’ordre de 40-45 volts. Divers modes de réalisation et variantes ont été décrits. La personne du métier comprendra que certaines caractéristiques de ces divers modes de réalisation et variantes pourraient être combinées, et d’autres variantes apparaîtront à la personne du métier. En particulier, le circuit 120 peut être agencé entre les deux transistors latéraux Q2 et Q4 ou entre l’ensemble des transistors verticaux et latéraux. Enfin, la mise en oeuvre pratique des modes de réalisation et variantes décrits est à la portée de la personne du métier à partir des indications fonctionnelles données ci-dessus. En particulier, lorsque que le pont en H sert à alimenter un moteur triphasé, tels que les moteurs à courant continu sans balais, il est possible d’adapter le pont en H décrit en ajoutant une branche supplémentaire, identique aux branches B1 ou B2, en parallèle des deux branches B1, B2. Le point milieu de la branche supplémentaire étant configuré pour être relié, préférablement connecté, à la troisième phase du moteur. Pont en H monolithique (100) intégré comprenant, dans et sur un même substrat (200) : - une première branche (B1) comprenant un premier transistor (Q1) MOS vertical et un deuxième transistor (Q2) MOS latéral en série ; - une deuxième branche (B2) comprenant un troisième transistor (Q3) MOS vertical et un quatrième transistor (Q4) MOS latéral en série ; les premières et deuxièmes branches étant associées en parallèle. Pont en H selon la revendication 1, dans lequel les points milieux (NM1, NM2) des premières et deuxièmes branches définissent des bornes de sortie du pont en H. Pont en H selon l’une des revendications 1 ou 2, dans lequel la source du premier transistor (Q1) est reliée au point milieu (NM1) entre les transistors en série de la première branche (B1) et la source du troisième transistor (Q3) est reliée au point milieu (MN2) entre les transistors en série de la deuxième branche. Pont en H selon l’une quelconque des revendications 1 à 3, dans lequel les drains des premier (Q1) et troisième (Q3) transistors sont communs en face arrière (219) du substrat. Pont en H selon l’une quelconque des revendications 1 à 4, dans lequel les premier (Q1) et troisième transistors (Q3) constituent les transistors côté haut du pont, leurs drains étant destinés à se voir appliquer le potentiel le plus haut d’une tension continue (VBAT) appliquée au pont. Pont en H selon l’une quelconque des revendications 1 à 5, dans lequel les grilles et sources des premier (Q1) et troisième (Q3) transistors sont formées depuis une face avant du substrat. Pont en H selon l’une quelconque des revendications 1 à 6, dans lequel le drain du deuxième transistor (Q2) est relié au point milieu (NM1) entre les transistors en série de la première branche (B1) et le drain du quatrième transistor (Q4) est relié au point milieu (NM2) entre les transistors en série de la deuxième branche (B2). Pont en H selon l’une quelconque des revendications 1 à 7, dans lequel les sources des deuxième (Q2) et quatrième (Q4) transistors sont communes. Pont en H selon l’une quelconque des revendications 1 à 8, dans lequel les deuxième (Q2) et quatrième transistors (Q4) constituent les transistors côté bas du pont, leurs sources étant destinées à se voir appliquer le potentiel le plus bas (VREF) d’une tension continue (VBAT) appliquée au pont. Pont en H selon l’une quelconque des revendications 1 à 9, dans lequel les deuxième (Q2) et quatrième (Q4) transistors sont formés depuis une face avant du substrat. Pont en H selon l’une quelconque des revendications 1 à 10, dans lequel les transistors latéraux sont formés dans des caissons d’un type de conductivité opposé à celui du substrat. Système de commande de moteur à courant continu comportant : un moteur à courant continu ; et un pont en H selon l’une quelconque des revendications 1 à 11, dans lequel un des transistors verticaux est rendu passant pendant toute une phase de rotation du moteur dans un sens tandis que le transistor latéral de l’autre branche est commandé en modulation de largeur d’impulsions pour faire varier la vitesse de rotation du moteur. Système de commande de moteur à courant continu comportant : un moteur à courant continu ; et un pont en H selon l’une quelconque des revendications 1 à 11, dans lequel un des transistors latéraux est rendu passant pendant toute une phase de rotation du moteur dans un sens tandis que le transistor vertical de l’autre branche est commandé en modulation de largeur d’impulsions pour faire varier la vitesse de rotation du moteur.