Brevet FR3150599A1 — publié le 20250103

Dispositif de mesure d’un courant de puissance délivré par un transistor FET de puissance La présente description concerne un dispositif (100) de mesure d’un courant de puissance délivré par un FET de puissance principal (102), comprenant : un FET de puissance de mesure de courant (110) couplé au FET principal ; des premier et deuxième FET (114, 116) dont les grilles sont couplées entre elles, le premier FET étant couplé au FET de mesure de courant, dans lequel une électrode de source / drain (122) du deuxième FET est couplée à une électrode de source / drain (118) du premier FET, ou une électrode de source / drain (122) du deuxième FET est couplée à une électrode de source / drain (108) du FET principal ou à une source de tension ou une charge extérieure au dispositif, et des électrodes de source / drain (124, 126) des premier et deuxième FET sont couplées entre elles. Figure pour l'abrégé : Fig. 1 Dispositif de mesure d’un courant de puissance délivré par un transistor FET de puissance La présente description concerne de façon générale un dispositif de mesure d’un courant de puissance délivré par un transistor FET de puissance. Une mesure du courant délivré par un transistor FET de puissance pilotant une charge électrique peut être mise en œuvre notamment pour piloter efficacement la charge électrique, diagnostiquer un problème sur la charge, ou bien encore pour protéger la charge et le circuit auquel elle appartient. Pour mesurer le courant délivré par un transistor FET de puissance pilotant une charge électrique, il est possible d’utiliser un autre transistor FET de puissance dédié à cette mesure, et couplé dans une branche du circuit parallèle à celle comprenant le transistor FET de puissance principal. Afin que le courant délivré par le transistor FET de mesure soit très faible par rapport au courant délivré par le transistor FET de puissance principal, le transistor FET de mesure est réalisé en occupant une surface de semi-conducteur bien plus faible que celle occupée par le transistor FET de puissance principal. La valeur du rapport entre la surface de semi-conducteur du transistor FET de puissance principal et celle du transistor FET de mesure peut être choisie notamment en fonction des fonctionnalités à remplir par le circuit de puissance dans lequel se trouve le transistor de puissance principal et des valeurs recherchées pour le courant de puissance. Les caractéristiques du transistor FET de mesure, notamment le facteur de forme, peuvent être optimisées au niveau de chacune de ses régions afin d’éviter les problèmes rencontrés avec les transistors de puissance de trop faibles dimensions (différence de comportement dynamique par rapport à celui attendu, modification de la réponse du transistor en fonction de la température de fonctionnement) et qui sont dus notamment aux effets de bords et aux variations de facteur de forme des cellules de bords et de coins du transistor. Il existe un besoin de proposer un dispositif de mesure d’un courant de puissance délivré par un transistor FET de puissance principal ne présentant pas les inconvénients des solutions existantes. Un mode de réalisation particulier répond à au moins une partie de ces problèmes et propose un dispositif de mesure d’un courant de puissance destiné à être délivré par un transistor FET de puissance principal, comprenant au moins : - un transistor FET de puissance de mesure de courant comprenant une première électrode de source ou de drain configurée pour être couplée à une première électrode de source ou de drain du transistor FET de puissance principal ; - des premier et deuxième transistors FET dont les grilles sont couplées électriquement entre elles, une première électrode de source ou de drain du premier transistor FET étant couplée à une deuxième électrode de source ou de drain du transistor FET de puissance de mesure de courant, dans lequel une première électrode de source ou de drain du deuxième transistor FET est couplée à la première électrode de source ou de drain du premier transistor FET, ou dans lequel la première électrode de source ou de drain du deuxième transistor FET est configurée pour être couplée à une deuxième électrode de source ou de drain du transistor FET de puissance principal ou à une source de tension ou une charge extérieure au dispositif, et des deuxièmes électrodes de source ou de drain des premier et deuxième transistors FET sont couplées électriquement entre elles. Selon un mode de réalisation particulier, une surface de semi-conducteur du transistor FET de puissance de mesure de courant et des largeurs de canal des premier et deuxième transistors FET sont telles que la valeur d’un rapport entre un courant de charge destiné à être délivré sur la deuxième électrode de source ou de drain du transistor FET de puissance principal et un courant de sortie destiné à être délivré sur la deuxième électrode de source ou de drain du premier transistor FET est différente de celle d’un rapport entre une surface de semi-conducteur du transistor FET de puissance principal et la surface de semi-conducteur du transistor FET de puissance de mesure de courant. Selon un mode de réalisation particulier, le transistor FET de puissance de mesure de courant est de type VDMOSFET, et les premier et deuxième transistors FET sont de type MOSFET. Selon un mode de réalisation particulier, les premier et deuxième transistors FET comportent des largeurs de canal différentes l’une de l’autre. Selon un mode de réalisation particulier, le dispositif comporte en outre un comparateur doté d’une première entrée configurée pour être couplée à la deuxième électrode de source ou de drain du transistor FET de puissance principal, d’une deuxième entrée couplée à la deuxième électrode de source ou de drain du transistor FET de puissance de mesure de courant, et d’une sortie couplée aux grilles des premier et deuxième transistors FET. Selon un mode de réalisation particulier, le dispositif comporte en outre au moins un troisième transistor FET dont la grille est couplée aux grilles des premier et deuxième transistors FET et dont une première électrode de source ou de drain est couplée à la première électrode de source ou de drain du premier transistor FET ou à la deuxième électrode de source ou de drain du transistor FET de puissance principal. Selon un mode de réalisation particulier, le dispositif comporte en outre : - un quatrième transistor FET dont une première électrode de source ou de drain est couplée à la deuxième électrode de source ou de drain du transistor FET de puissance de mesure de courant, et dont une deuxième électrode de source ou de drain est couplée à la première électrode de source ou de drain du premier transistor FET ; - un comparateur doté d’une première entrée couplée à la deuxième électrode de source ou de drain du transistor FET de puissance de mesure de courant, d’une deuxième entrée configurée pour être couplée à la deuxième électrode de source ou de drain du transistor FET de puissance principal, et d’une sortie couplée à la grille du quatrième transistor FET. Dans un mode de réalisation particulier, les premier et deuxième transistors FET sont montés en miroir de courant. Selon un mode de réalisation particulier : - les premier et deuxième transistors FET sont de type P ; - les grilles des premier et deuxième transistors FET sont couplées à la deuxième électrode de source et de drain du premier transistor FET ; - la première électrode de source ou de drain du deuxième transistor FET est couplée à la première électrode de source ou de drain du premier transistor FET. Dans un mode de réalisation particulier : - les premier et deuxième transistors FET sont de type N ; - les grilles des premier et deuxième transistors FET sont couplées à la première électrode de source et de drain du premier transistor FET ; - les deuxièmes électrodes de source ou de drain des premier et deuxième transistors FET sont couplées électriquement entre elles. Selon un mode de réalisation particulier, il est proposé un circuit de commande de puissance d’une charge électrique, comprenant au moins : - un transistor FET de puissance principal comprenant une première électrode de source ou de drain configurée pour être couplée à une source d’énergie électrique et une deuxième électrode de source ou de drain configurée pour être couplée à une borne de la charge électrique ; - un dispositif de mesure d’un courant de puissance délivré par le transistor FET de puissance principal tel que décrit ci-dessus. Dans un mode de réalisation particulier, le transistor FET de puissance principal et le transistor FET de puissance de mesure de courant sont d’un même type de conductivité. Selon un mode de réalisation particulier, il est proposé un procédé de réalisation d’un circuit de commande de puissance d’une charge électrique, comprenant au moins une réalisation d’un transistor FET de puissance principal comprenant une première électrode de source ou de drain configurée pour être couplée à une source d’énergie électrique et une deuxième électrode de source ou de drain configurée pour être couplée à une borne de la charge électrique, et d’un dispositif de mesure d’un courant de puissance délivré par le transistor FET de puissance principal tel que décrit ci-dessus. Selon un mode de réalisation particulier, le procédé comporte en outre, préalablement à la réalisation du transistor FET de puissance principal et du dispositif de mesure du courant de puissance délivré par le transistor FET de puissance principal, une étape de détermination d’une surface de semi-conducteur du transistor FET de puissance de mesure de courant et de largeurs de canal des premier et deuxième transistors FET du dispositif de mesure du courant de puissance délivré par le transistor FET de puissance principal telles que la valeur d’un rapport entre un courant de charge destiné à être délivré sur la deuxième électrode de source ou de drain du transistor FET de puissance principal et un courant de sortie destiné à être délivré sur la deuxième électrode de source ou de drain du premier transistor FET soit différente de celle d’un rapport entre une surface de semi-conducteur du transistor FET de puissance principal et la surface de semi-conducteur du transistor FET de puissance de mesure de courant ; et au moins le transistor FET de puissance de mesure de courant et les premier et deuxième transistors FET du dispositif sont ensuite réalisés conformément à la surface de semi-conducteur du transistor FET de puissance de mesure de courant et aux largeurs de canal des premier et deuxième transistors FET précédemment déterminées. Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : - la représente schématiquement un exemple de réalisation d’un dispositif de mesure d’un courant de puissance délivré par un transistor FET de puissance principal, selon un premier mode de réalisation ; - la représente schématiquement une variante de réalisation du dispositif de mesure d’un courant de puissance délivré par un transistor FET de puissance principal, selon le premier mode de réalisation ; - la représente schématiquement un exemple de réalisation d’un dispositif de mesure d’un courant de puissance délivré par un transistor FET de puissance principal, selon un deuxième mode de réalisation ; - la représente schématiquement un exemple de réalisation du dispositif de mesure d’un courant de puissance délivré par un transistor FET de puissance principal, selon un troisième mode de réalisation ; - la représente schématiquement un exemple de réalisation d’un dispositif de mesure d’un courant de puissance délivré par un transistor FET de puissance principal, selon un quatrième mode de réalisation ; - la représente schématiquement une variante de réalisation du dispositif de mesure d’un courant de puissance délivré par un transistor FET de puissance principal, selon le quatrième mode de réalisation ; – la représente schématiquement des étapes d’un procédé de réalisation d’un dispositif de mesure d’un courant de puissance délivré par un transistor FET de puissance principal. De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques. Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. En particulier, les différents transistors et le comparateur du dispositif de mesure de courant de puissance ne sont pas détaillés. L’homme du métier sera à même de réaliser de manière détaillée ces éléments à partir de la description fonctionnelle donnée ici. Sauf précision contraire, lorsque l'on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans éléments intermédiaires autres que des conducteurs, et lorsque l'on fait référence à deux éléments reliés ou couplés (en anglais "coupled") entre eux, cela signifie que ces deux éléments peuvent être connectés ou être reliés par l'intermédiaire d'un ou plusieurs autres éléments. Sauf précision contraire, les expressions "environ", "approximativement", "sensiblement", et "de l'ordre de" signifient à 10 % près, de préférence à 5 % près. Dans tous les modes de réalisation décrits, pour chaque transistor, les première et deuxième électrodes de source ou drain correspondent à deux électrodes différentes l’une de l’autre d’un même transistor, l’une d’elles correspondant à l’électrode de source et l’autre correspondant à l’électrode de drain. Un premier exemple d’un dispositif 100 de mesure d’un courant de puissance délivré par un transistor FET de puissance principal 102 selon un premier mode de réalisation est décrit ci-dessous en lien avec la . Dans ce premier exemple de réalisation, le transistor 102 alimente une charge électrique 104 en délivrant un courant de charge appelé « I_load ». A titre d’exemple, la charge électrique 104 correspond à un moteur ou une lampe ou tout autre élément électrique destiné à être alimenté par un courant électrique de puissance. L’expression « courant électrique de puissance », qui s’applique au courant de charge délivré par le transistor 102, désigne par exemple un courant électrique dont l’intensité est comprise entre quelques milliampères et plusieurs dizaines d’ampères, cette valeur étant fonction de la taille du transistor 102. Le transistor 102 et le dispositif 100 font par exemple partie d’un circuit de commande de puissance 1000 dont les autres composants (convertisseur, régulateur, etc.) ne sont pas visibles sur la . Sur l’exemple de la , le circuit de commande de puissance 1000 est de type « High Side », c’est-à-dire correspond à un circuit de commande de puissance interposé entre la charge électrique 104 et le potentiel électrique d’alimentation positif de cette charge électrique 104. Ainsi, le transistor 102 comporte une première électrode de source ou de drain 106 couplée à un potentiel électrique d’alimentation « +V », et une deuxième électrode de source ou de drain 108 couplée à une borne de la charge électrique 104 et sur laquelle le courant I_load est délivré. Le transistor 102 est destiné à recevoir sur sa grille un signal commandant l’alimentation électrique de la charge 104. Sur le premier exemple de réalisation de la , le transistor 102 est de type N. La première électrode 106 correspond donc au drain du transistor 102 et la deuxième électrode 108 correspond à la source du transistor 102. Le dispositif 100 comporte un transistor FET de puissance de mesure de courant 110 comprenant une première électrode de source ou de drain 112 couplée à la première électrode 106 du transistor 102, et donc au potentiel électrique d’alimentation +V. Le transistor 110 est destiné à recevoir sur sa grille le même signal que celui appliqué sur la grille du transistor 102. Les transistors 102 et 110 sont donc mis à l’état passant ou bloqué simultanément. Sur l’exemple de réalisation de la , le transistor 110 est de type N, et donc du même type que celui du transistor 102. La première électrode 112 correspond donc au drain du transistor 110. Le dispositif 100 comporte également des premier et deuxième transistors FET, respectivement référencés 114 et 116 et qui, contrairement aux transistors 102, 110, ne sont pas des transistors de puissance. Une première électrode de source ou de drain 118 du transistor 114 est couplée à une deuxième électrode de source ou de drain 120 du transistor 110, c’est-à-dire la source du transistor 110 dans l’exemple de réalisation décrit ici. Sur l’exemple de réalisation de la , une première électrode de source ou de drain 122 du transistor 116 est couplée à la première électrode 118 du transistor 114. Le transistor 114 comporte également une deuxième électrode de source ou de drain 124 sur laquelle un courant de mesure appelé « Isense » est destiné à être délivré. Le transistor 116 comporte également une deuxième électrode de source ou de drain 126 sur laquelle est destiné à être délivré un courant dont les caractéristiques sont détaillées plus loin. Dans l’exemple de réalisation de la , les transistors 114, 116 sont de type P, et donc les premières électrodes 118, 122 correspondent aux sources de ces transistors 114, 116 et les deuxièmes électrodes 124, 126 correspondent aux drains de ces transistors 114, 116. Dans ce premier exemple de réalisation, le dispositif 100 comporte également un comparateur 128 doté d’une première entrée 130 couplée à la deuxième électrode 108 du transistor 102, d’une deuxième entrée 132 couplée à la deuxième électrode 120 du transistor 110, et d’une sortie 134 couplée aux grilles des transistors 114, 116 qui sont donc couplées électriquement entre elles. Dans cette configuration, les tensions V GS des transistors 114, 116 sont donc identiques. Les transistors 110, 114, 116 du dispositif 100 sont réalisés avec une surface de semi-conducteur du transistor 110 et des largeurs de canal des transistors 114, 116 qui sont telles que la valeur d’un rapport K_target = I_load/Isense soit différente de celle d’un rapport Kref entre une surface de semi-conducteur du transistor 102 et la surface de semi-conducteur du transistor 110. Dans l’exemple de réalisation de la , les transistors 110, 114, 116 sont dimensionnés tels que la valeur du rapport K_target soit plus importante que celle du rapport Kref entre les surfaces de semi-conducteur des transistors 102 et 110. Le transistor 110 délivre donc, sur sa deuxième électrode 120, un courant Isense_ref = I_load/Kref de valeur supérieure à celle du courant Isense. L’obtention du courant Isense à partir du courant Isense_ref est possible grâce au fait que les transistors 114, 116 reçoivent tous les deux en entrée le courant Isense_ref sur leur première électrode 118, 122 et délivrent sur leur deuxième électrode 124, 126 une partie de ce courant Isense_ref. Le transistor 114 comporte une largeur de canal appelée « W1 » et le transistor 116 comporte une largeur de canal appelée « W2 » qui sont telles que W2 = K * W1, avec K nombre réel supérieur à 0. Dans l’exemple de réalisation de la , K correspond à un nombre entier supérieur ou égal à 1. Selon un exemple de réalisation particulier, les transistors 114, 116 peuvent comporter des largeurs de canal différentes l’une de l’autre, ce qui signifie que la valeur de K est différente de 1, et par exemple supérieure à 1. Le courant Isense délivré sur la deuxième électrode 124 du transistor 114 est donc tel que Isense = I_load/K_target avec K_target = Kref*(1+K), et le courant délivré sur la deuxième électrode 126 du transistor 116 est donc égal à K*Isense. Ces courants vérifient la relation Isense_ref = (1+K)*Isense. A partir du courant de mesure Isense obtenu, et connaissant les valeurs des rapports Kref et K, il est donc possible de déterminer la valeur du courant I_load. La mesure du courant Isense et le calcul du courant I_load peuvent être réalisées par des éléments du dispositif 100 non visibles sur la . Ainsi, le transistor 110 est réalisé avec une surface de semi-conducteur plus importante que celle qui permettrait au transistor 110 seul, sans la présence des transistors 114, 116, de délivrer le courant Isense. Dans un exemple de réalisation particulier, le courant K*Isense délivré sur la deuxième électrode 126 du transistor 116 peut être réutilisé pour une application autre que la mesure du courant I_load. Une variante du dispositif 100 selon le premier mode de réalisation est décrit ci-dessous en lien avec la . Le dispositif 100 selon cette variante comporte tous les éléments et composants du dispositif 100 précédemment décrit en lien avec la . En outre, le dispositif 100 visible sur la comporte au moins un troisième transistor FET 136 dont la grille est couplée à la sortie 134 du comparateur 128 et donc également aux grilles des transistors 114, 116. Une première électrode de source ou de drain 138 du transistor 136 est couplée à la première électrode 118 du transistor 114 (qui est elle-même couplée à la première électrode 122 du transistor 116 et à la deuxième électrode 120 du transistor 110). Dans l’exemple de réalisation décrit ici, le transistor 136 est du même type que les transistors 114, 116, c’est-à-dire de type P. Ainsi, la première électrode 138 correspond à la source du transistor 136, et la deuxième électrode 140 correspond au drain du transistor 136. Dans la variante de réalisation représentée sur la , les transistors 114, 116, 136 sont tels que : - le transistor 114 a une largeur de canal W1 et délivre sur sa deuxième électrode 124 un courant Isense1 ; - le transistor 116 a une largeur de canal W2 et délivre sur sa deuxième électrode 126 un courant Isense2 ; - le transistor 136 a une largeur de canal W3 et délivre sur sa deuxième électrode de source ou de drain 140 un courant Isense3. Ainsi, sur l’exemple de la , les transistors 114, 116, 136 reçoivent en entrée le courant Isense_ref sur leur première électrode 118, 122, 138 et délivrent sur leur deuxième électrode 124, 126, 140 une partie de ce courant Isense_ref. Les courants Isense1, Isense2 et Isense3 délivrés sur les deuxièmes électrodes 124, 126, 140 de ces transistors 114, 116, 136 vérifient donc les relations suivantes : Isense_ref = Isense1 + Isense2 + Isense3 Isense1 = (W1/(W1+W2+W3)) * Isense_ref Isense2 = (W2/(W1+W2+W3)) * Isense_ref Isense3 = (W3/(W1+W2+W3)) * Isense_ref Les différents courants Isense1, Isense2, Isense3 peuvent par exemple servir à des fonctions distinctes : diagnostic de la charge 104, protection du faisceau électrique couplé au transistor 102, protection contre des pics de courant, etc. Selon une autre variante, le dispositif 100 pourrait comporter un nombre plus important de transistors FET comprenant leur première électrode de source ou de drain couplée à la deuxième électrode 120 du transistor 110 et leur deuxième électrode de source ou de drain sur laquelle un courant de mesure est obtenu. Un exemple d’un dispositif 100 de mesure d’un courant de puissance délivré par le transistor FET de puissance principal 102 selon un deuxième mode de réalisation est décrit ci-dessous en lien avec la . Le dispositif 100 selon ce deuxième mode de réalisation comporte tous les éléments et composants du dispositif 100 précédemment décrit en lien avec la . Contrairement au dispositif 100 selon le premier mode de réalisation, la première électrode 122 du transistor 116 n’est pas couplée à la première électrode 118 du transistor 114, mais à la deuxième électrode 108 du transistor 102. De plus, les deuxièmes électrodes 124, 126 des transistors 114, 116 sont couplées électriquement entre elles. Ainsi, contrairement au premier mode de réalisation dans lequel le courant Isense délivré par le deuxième transistor 114 est plus faible que le courant Isense_ref délivré par le transistor 110, le courant délivré par le deuxième transistor 114 est égal à Isense_ref, auquel s’ajoute, à la jonction des deuxièmes électrodes 124, 126, le courant délivré sur la deuxième électrode 126 du transistor 116. Le dispositif 100 selon le deuxième mode de réalisation permet donc d’obtenir, à la jonction des deuxièmes électrodes 124, 126 des transistors 114, 116, un courant Isense_target supérieur au courant Isense_ref délivré par le transistor 110. Dans ce deuxième mode de réalisation, le comparateur 128 régule le courant circulant dans le transistor 110 de manière à avoir le potentiel sur la deuxième électrode 120 du transistor 110 qui soit similaire, ou sensiblement égal, à celui sur la deuxième électrode 108 du transistor 102. Le potentiel sur la première électrode 118 du transistor 114 (qui est égal à celui sur la deuxième électrode 120 du transistor 110) est donc similaire, ou sensiblement égal, à celui sur la première électrode 122 du transistor 116 (qui est égal à celui sur la deuxième électrode 108 du transistor 102). Les tensions V GS des transistors 114, 116 étant similaires, ou sensiblement égales, du fait de la présence du comparateur 128, les valeurs des courants fournis par les transistors 114, 116 sont donc proportionnelles à leur taille respective. Ainsi, en considérant la largeur de canal W1 du transistor 114 et la largeur de canal W2 du transistor 116 qui sont telles que W2 = K * W1, le courant Isense_target délivré à la jonction des deuxièmes électrodes 124, 126 des transistors 114, 116 est donc tel que Isense_target = I_sense_ref * (1+K), du fait que le courant délivré sur la deuxième électrode 124 du transistor 114 est égal à Isense_ref et que le courant délivré sur la deuxième électrode 126 du transistor 116 est égal à K * Isense_ref. Dans ce deuxième mode de réalisation, du fait que les deuxièmes électrodes 118, 122 des transistors 114, 116 ne sont pas couplées électriquement l’une à l’autre, il est possible que les potentiels appliqués sur les deuxièmes électrodes 118, 122 ne soient pas parfaitement égaux. Une différence de potentiels, par exemple égale à quelques mV, peut donc apparaitre sur les entrées 130, 132 du comparateur 128, aboutissant à une variation du courant délivré par le transistor 116 par rapport au courant délivré par le transistor 114. Toutefois, les différents composants du dispositif 100 sont dimensionnés et optimisés (notamment l’offset du comparateur 128 et le rapport des dimensions des transistors 114 et 116) afin de minimiser le plus possible cette éventuelle différence de potentiels. Un exemple d’un dispositif 100 de mesure d’un courant de puissance délivré par le transistor FET de puissance principal 102 selon un troisième mode de réalisation est décrit ci-dessous en lien avec la . Le dispositif 100 selon ce troisième mode de réalisation comporte tous les éléments et composants du dispositif 100 précédemment décrit en lien avec la . En outre, le dispositif 100 visible sur la comporte le troisième transistor FET 136 dont la grille est couplée à la sortie 134 du comparateur 128 et donc également aux grilles des transistors 114, 116. La première électrode de source ou de drain 138 du transistor 136 est couplée à la deuxième électrode 108 du transistor 102. Comme dans le premier mode de réalisation, les transistors 114, 116, reçoivent tous les deux en entrée le courant Isense_ref sur leur première électrode 118, 122 et délivrent sur leur deuxième électrode 124, 126 une partie de ce courant Isense_ref. Les courants Isense1 et Isense2 délivrés sur les deuxièmes électrodes 124, 126 de ces transistors 114, 116 vérifient donc les relations suivantes : Isense_ref = Isense1 + Isense2 Isense1 = (W1/(W1+W2)) * Isense_ref Isense2 = (W2/(W1+W2)) * Isense_ref avec W1 correspondant à la largeur de canal du transistor 114 et W2 correspondant à la largeur de canal du transistor 116. Le transistor 136 permet en outre de délivrer, sur sa deuxième électrode 140, un courant Isense3 proportionnel au courant I_load. En variante, il est possible que la deuxième électrode 140 du transistor 136 soit couplée à la deuxième électrode 124, 126 de l’un des transistors 114, 116 afin d’obtenir à la jonction des deux deuxièmes électrodes couplées l’une à l’autre, un courant correspondant à la somme du courant Isense3 avec l’un des courants Isense1 ou Isense2. En variante, le dispositif 100 peut comporter un ou plusieurs autres transistors FET dont une première électrode de source ou drain est couplée à la première électrode 118 du premier transistor 114. Un exemple d’un dispositif 100 de mesure d’un courant de puissance délivré par le transistor FET de puissance principal 102 selon un quatrième mode de réalisation est décrit ci-dessous en lien avec la . Le dispositif 100 selon ce quatrième mode de réalisation comporte tous les éléments et composants du dispositif 100 précédemment décrit en lien avec la . Le dispositif 100 selon ce quatrième mode de réalisation comporte également un autre transistor FET 142 dont une première électrode de source ou de drain 144 est couplée à la deuxième électrode du transistor 110, et dont une deuxième électrode de source ou de drain 146 est couplée aux premières électrodes 118, 122 des transistors 114, 116 qui sont couplées électriquement entre elles. Sur l’exemple de réalisation de la , le transistor 142 est de type P, la première électrode 144 correspondant à la source du transistor 142 et la deuxième électrode 146 correspondant au drain du transistor 142. Contrairement aux modes et exemples de réalisation précédemment décrits, la sortie 134 du comparateur 128 n’est pas couplée électriquement aux grilles des transistors 114, 116 mais à la grille du transistor 142. Les transistors 114, 116 sont montés en miroir de courant. Ainsi, les grilles des transistors 114, 116 sont couplées électriquement entre elles et à la deuxième électrode 124 du transistor 114. Un courant Isense1 est délivré sur la deuxième électrode 124 du transistor 114 et un courant Isense2 est délivré sur la deuxième électrode 126 du transistor 116. Comme dans le premier mode de réalisation, le transistor 114 comporte une largeur de canal W1 et le transistor 116 comporte une largeur de canal W2 telles que W2 = K * W1, avec K nombre réel supérieur à 0. Dans l’exemple de réalisation de la , K correspond à un nombre entier supérieur ou égal à 1. Selon un exemple de réalisation particulier, les transistors 114, 116 peuvent comporter des largeurs de canal différentes l’une de l’autre, ce qui signifie que la valeur de K est différente de 1, et par exemple supérieure à 1. Comme dans le premier mode de réalisation, les transistors 114, 116, reçoivent tous les deux en entrée le courant Isense_ref sur leur première électrode 118, 122 et délivrent sur leur deuxième électrode 124, 126 une partie de ce courant Isense_ref. Les courants Isense1 et Isense2 délivrés sur les deuxièmes électrodes 124, 126 de ces transistors 114, 116 montés en miroir de courant vérifient donc les relations suivantes : Isense_ref = Isense1 + Isense2 Isense1 = (W1/(W1+W2)) * Isense_ref Isense2 = (W2/(W1+W2)) * Isense_ref Une variante du dispositif 100 selon le quatrième mode de réalisation est décrit ci-dessous en lien avec la . Le dispositif 100 selon cette variante comporte tous les éléments et composants du dispositif 100 précédemment décrit en lien avec la . Toutefois, dans le dispositif 100 selon la variante représentée sur la , les transistors 114, 116 (montés en miroir de courant) sont de type N, leur première électrode 118, 122 correspondant au drain et leur deuxième électrode 124, 126 correspondant à la source de ces transistors 114, 116. Les grilles des transistors 114, 116 sont couplées électriquement entre elles et à la première électrode 118 du transistor 114. La première électrode 122 du transistor 116 est couplée à une source de tension ou une charge (non visible sur la ) pouvant délivrer un courant K*Isense_ref sur la première électrode 122 du transistor 116. Les deuxièmes électrodes 124, 126 des transistors 114, 116 sont couplées électriquement entre elles. Dans cette variante, le courant Isense_target est égal au courant K * Isense_ref circulant dans la première électrode 122 du transistor 116, et le courant Isense1 circulant dans la première électrode 118 du transistor 114 est égal au courant Isense_ref. Comme dans les précédents exemples, le transistor 114 comporte une largeur de canal W1 et le transistor 116 comporte une largeur de canal W2 telle que W2 = K * W1. Dans tous les modes de réalisation, exemples et variantes décrites précédemment, la précision de mesure de courant obtenue grâce au dispositif 100 est par exemple inférieure ou égale à 5 % de la valeur nominale du courant I_load, dans toute la gamme de température de fonctionnement du dispositif 100. Le circuit proposé permet d’utiliser un transistor FET de puissance de mesure de courant de plus grandes dimensions par rapport aux solutions existantes, et évite ainsi les problèmes rencontrés avec un transistor de trop faibles dimensions, comme par exemple des différences de comportement dynamique par rapport à celui attendu, ou une modification de la réponse du transistor de mesure en fonction de la température de fonctionnement dont les effets seraient similaires à une modification de la valeur du rapport K_target en fonction de la température de fonctionnement. Le comportement du transistor FET de puissance de mesure de courant est également plus proche de celui du transistor FET de puissance principal, quelles que soient les valeurs des paramètres extérieurs tels que la température ou les tensions V GS appliquées sur ces transistors. Dans tous les modes de réalisation, exemples et variantes, les transistors sont dimensionnés en fonction des valeurs souhaitées des différents rapports K_target, Kref et K, elles-mêmes étant fonction des caractéristiques et fonctionnalités de l’environnement électrique dans lequel le dispositif 100 et le circuit 1000 sont utilisés. Par exemple, la valeur du rapport K_target (qui peut être fixée suivant l’application du dispositif 100) peut être supérieure ou égale à 1000, ou par exemple à l’une des valeurs suivantes : 1000, 2000, 10000, 40000. Par exemple, la valeur du rapport K_target peut être 4 à 10 fois plus importante que celle du rapport Kref. Dans tous les modes de réalisation, exemples et variantes, le transistor FET de puissance principal 102 et le transistor FET de puissance de mesure de courant peuvent être par exemple des transistors de type VDMOSFET (« Vertical Double diffused Metal-Oxide-Semiconductor Field-Effect Transistor » en anglais, ou transistor à effet de champ à semi-conducteur à oxyde métallique à double diffusion verticale). Dans tous les modes de réalisation, exemples et variantes, les transistors FET 114, 116, 136, 142 peuvent être par exemple des transistors de type MOSFET. En outre, ces transistors FET 114, 116, 136, 142 peuvent être de type N ou P. Dans tous les modes de réalisation, exemples et variantes, les transistors FET 114, 116, 136, 142 forment un étage de sortie permettant l’obtention en sortie du courant de mesure présentant, par rapport au courant de charge, le rapport souhaité. Dans tous les modes de réalisation et variantes, le transistor FET de puissance principal 102 et/ou le transistor FET de puissance de mesure de courant 110 sont du même type, N ou P. En variante des exemples de réalisation précédemment décrits, le transistor 102 et le dispositif 100 peuvent faire partie d’un circuit de commande de puissance 1000 de type « Low Side », c’est-à-dire correspondant à un circuit de commande interposé entre la charge électrique 104 et le potentiel électrique de référence de cette charge électrique 104. Dans ce cas, les premières électrodes des transistors de puissance 102, 110 ne sont pas couplées au potentiel électrode d’alimentation mais à une des bornes de la charge électrique 104, et la deuxième électrode 108 du transistor 102 est couplée au potentiel électrique de référence. Le dispositif de mesure 100 et le circuit de commande 1000 peuvent être réalisés sous la forme de modules indépendants ou être intégrés dans des puces ou circuits intégrés incluant d’autres fonctions et par exemple réalisées en technologie intégrant des composants de puissance et des composants CMOS, et/ou des composants bipolaires (analogiques), CMOS (numériques) et DMOS (« Double-Diffused MOS » en anglais, ou MOS à double diffusion, qui sont des composants de puissance). La représente schématiquement les étapes d’un exemple de procédé de réalisation du circuit 1000 de commande de puissance de la charge électrique 104. Au cours d’une première étape 200, la surface de semi-conducteur du transistor 110 et les largeurs de canal des transistors 114, 116 sont déterminées telles que la valeur du rapport K_target entre le courant de charge I_load et le courant de sortie Isense soit différente de celle du rapport Kref entre la surface de semi-conducteur du transistor 102 et la surface de semi-conducteur du transistor 110. Au cours de cette étape, les éventuels autres éléments ou composants du dispositif 100 sont également dimensionnés en fonction des caractéristiques souhaitées pour le dispositif 100. Au cours d’une étape 300, le transistor FET de puissance principal 102 et les différents composants du dispositif 100 sont ensuite réalisés. En particulier, les transistors 110, 114 et 116 sont réalisés conformément aux surface et largeurs de canal précédemment déterminées. Le dispositif de mesure 100 et le circuit de commande 1000 peuvent s’appliquer avantageusement au domaine automobile, par exemple dans un circuit électrique de distribution et de gestion de puissance d’un véhicule. Le dispositif de mesure 100 et le circuit de commande 1000 peuvent également être utilisés dans d’autres domaines, par exemple dans le domaine de l’industrie. Divers modes de réalisation et variantes ont été décrits. La personne du métier comprendra que certaines caractéristiques de ces divers modes de réalisation et variantes pourraient être combinées, et d’autres variantes apparaîtront à la personne du métier. Enfin, la mise en œuvre pratique des modes de réalisation et variantes décrits est à la portée de la personne du métier à partir des indications fonctionnelles données ci-dessus. Dispositif (100) de mesure d’un courant de puissance destiné à être délivré par un transistor FET de puissance principal (102), comprenant au moins : un transistor FET de puissance de mesure de courant (110) comprenant une première électrode de source ou de drain (112) configurée pour être couplée à une première électrode de source ou de drain (106) du transistor FET de puissance principal (102) ; des premier et deuxième transistors FET (114, 116) dont les grilles sont couplées électriquement entre elles, une première électrode de source ou de drain (118) du premier transistor FET (114) étant couplée à une deuxième électrode de source ou de drain (120) du transistor FET de puissance de mesure de courant (110), dans lequel une première électrode de source ou de drain (122) du deuxième transistor FET (116) est couplée à la première électrode de source ou de drain (118) du premier transistor FET (114), ou dans lequel la première électrode de source ou de drain (122) du deuxième transistor FET (116) est configurée pour être couplée à une deuxième électrode de source ou de drain (108) du transistor FET de puissance principal (102) ou à une source de tension ou une charge extérieure au dispositif (100), et des deuxièmes électrodes de source ou de drain (124, 126) des premier et deuxième transistors FET (114, 116) sont couplées électriquement entre elles. Dispositif (100) selon la revendication 1, dans lequel une surface de semi-conducteur du transistor FET de puissance de mesure de courant (110) et des largeurs de canal des premier et deuxième transistors FET (114, 116) sont telles que la valeur d’un rapport entre un courant de charge destiné à être délivré sur la deuxième électrode de source ou de drain (108) du transistor FET de puissance principal (102) et un courant de sortie destiné à être délivré sur la deuxième électrode de source ou de drain (124) du premier transistor FET (114) est différente de celle d’un rapport entre une surface de semi-conducteur du transistor FET de puissance principal (102) et la surface de semi-conducteur du transistor FET de puissance de mesure de courant (110). Dispositif (100) selon l’une des revendications précédentes, dans lequel le transistor FET de puissance de mesure de courant (110) est de type VDMOSFET, et dans lequel les premier et deuxième transistors FET (114, 116) sont de type MOSFET. Dispositif (100) selon l’une des revendications précédentes, dans lequel les premier et deuxième transistors FET (114, 116) comportent des largeurs de canal différentes l’une de l’autre. Dispositif (100) selon l’une des revendications précédentes, comportant en outre un comparateur (128) doté d’une première entrée (130) configurée pour être couplée à la deuxième électrode de source ou de drain (108) du transistor FET de puissance principal (102), d’une deuxième entrée (132) couplée à la deuxième électrode de source ou de drain (120) du transistor FET de puissance de mesure de courant (110), et d’une sortie couplée aux grilles des premier et deuxième transistors FET (114, 116). Dispositif (100) selon l’une des revendications précédentes, comportant en outre au moins un troisième transistor FET (136) dont la grille est couplée aux grilles des premier et deuxième transistors FET (114, 116) et dont une première électrode de source ou de drain (138) est couplée à la première électrode de source ou de drain (118) du premier transistor FET (114) ou à la deuxième électrode de source ou de drain (108) du transistor FET de puissance principal (102). Dispositif (100) selon l’une des revendications 1 à 4, comportant en outre : un quatrième transistor FET (142) dont une première électrode de source ou de drain (144) est couplée à la deuxième électrode de source ou de drain (120) du transistor FET de puissance de mesure de courant (110), et dont une deuxième électrode de source ou de drain (146) est couplée à la première électrode de source ou de drain (118) du premier transistor FET (114) ; un comparateur (128) doté d’une première entrée (130) couplée à la deuxième électrode de source ou de drain (120) du transistor FET de puissance de mesure de courant (110), d’une deuxième entrée (132) configurée pour être couplée à la deuxième électrode de source ou de drain (108) du transistor FET de puissance principal (102), et d’une sortie (134) couplée à la grille du quatrième transistor FET (142). Dispositif (100) selon la revendication 7, dans lequel les premier et deuxième transistors FET (114, 116) sont montés en miroir de courant. Dispositif (100) selon la revendication 8, dans lequel : les premier et deuxième transistors FET (114, 116) sont de type P ; les grilles des premier et deuxième transistors FET (114, 116) sont couplées à la deuxième électrode de source ou de drain (124) du premier transistor FET (114) ; la première électrode de source ou de drain (122) du deuxième transistor FET (116) est couplée à la première électrode de source ou de drain (118) du premier transistor FET (114). Dispositif (100) selon la revendication 8, dans lequel : les premier et deuxième transistors FET (114, 116) sont de type N ; les grilles des premier et deuxième transistors FET (114, 116) sont couplées à la première électrode de source ou de drain (118) du premier transistor FET (114) ; les deuxièmes électrodes de source ou de drain (124, 126) des premier et deuxième transistors FET (114, 116) sont couplées électriquement entre elles. Circuit (1000) de commande de puissance d’une charge électrique (104), comprenant au moins : un transistor FET de puissance principal (102) comprenant une première électrode de source ou de drain (106) configurée pour être couplée à une source d’énergie électrique et une deuxième électrode de source ou de drain (108) configurée pour être couplée à une borne de la charge électrique (104) ; un dispositif (100) de mesure d’un courant de puissance délivré par le transistor FET de puissance principal (102), selon l’une des revendications précédentes. Circuit (1000) selon la revendication 11, dans lequel le transistor FET de puissance principal (102) et le transistor FET de puissance de mesure de courant (110) sont d’un même type de conductivité. Procédé de réalisation d’un circuit (1000) de commande de puissance d’une charge électrique (104), comprenant au moins une réalisation (200) d’un transistor FET de puissance principal (102) comprenant une première électrode de source ou de drain (106) configurée pour être couplée à une source d’énergie électrique et une deuxième électrode de source ou de drain (108) configurée pour être couplée à une borne de la charge électrique (104), et d’un dispositif (100) de mesure d’un courant de puissance délivré par le transistor FET de puissance principal (102), selon l’une des revendications 1 à 10. Procédé selon la revendication 13, comportant en outre, préalablement à la réalisation (200) du transistor FET de puissance principal (102) et du dispositif (100) de mesure du courant de puissance délivré par le transistor FET de puissance principal (102), une étape de détermination (300) d’une surface de semi-conducteur du transistor FET de puissance de mesure de courant (110) et de largeurs de canal des premier et deuxième transistors FET (114, 116) du dispositif (100) de mesure du courant de puissance délivré par le transistor FET de puissance principal (102) telles que la valeur d’un rapport entre un courant de charge destiné à être délivré sur la deuxième électrode de source ou de drain (108) du transistor FET de puissance principal (102) et un courant de sortie destiné à être délivré sur la deuxième électrode de source ou de drain (124) du premier transistor FET (114) soit différente de celle d’un rapport entre une surface de semi-conducteur du transistor FET de puissance principal (102) et la surface de semi-conducteur du transistor FET de puissance de mesure de courant (110) ; et dans lequel au moins le transistor FET de puissance de mesure de courant (110) et les premier et deuxième transistors FET (114, 116) du dispositif (100) sont ensuite réalisés conformément à la surface de semi-conducteur du transistor FET de puissance de mesure de courant (110) et aux largeurs de canal des premier et deuxième transistors FET (114, 116) précédemment déterminées.