Brevet FR3152191A1 — publié le 20250221

Pixel de détection de fréquence La présente description concerne un pixel (PIX2) comprenant un premier noeud (202), un deuxième noeud (200) configuré pour recevoir un premier potentiel continu (Vdd2) et une pluralité de voies d'acquisition (CH1, CH2) comprenant chacune : une photodiode (PD1, PD2) adaptée à détecter un rayonnement (SIGL) dans une première gamme de longueurs d'onde ; un élément capacitif (Cc1, Cc2) couplant la photodiode au premier noeud (202) ; et un élément résistif (R1, R2) couplant une première borne (K1, K2) de la photodiode (PD1, PD2) au deuxième noeud (200). Figure pour l'abrégé : Fig. 2 Pixel de détection de fréquence La présente description concerne de façon générale les circuits électroniques, par exemple les circuits électroniques intégrés, et, plus particulièrement un pixel pour la détection d'une fréquence d'un signal lumineux reçu par ce pixel. De nombreux circuits intégrés connus comprennent au moins un pixel connu utilisé pour détecter, ou mesurer, une fréquence d'un signal lumineux reçu par ce pixel. De tels circuits ou pixels sont par exemple utilisés avec des méthodes de détection de fréquence du type onde continue modulée en fréquence (FMCW de l'anglais "Frequency Modulated Continuous Wave"). Toutefois, ces pixels et circuits connus pour la détection de fréquence d'un signal lumineux reçu présentent des inconvénients. Par exemple, la photoconversion qui s'effectue dans ces pixels pour obtenir un photo-courant à la fréquence du signal reçu est parasitée par du bruit photonique, et la partie utile, ou signal utile, du photo-courant obtenu se retrouve noyé dans la partie bruitée de ce photo-courant. Par exemple, lorsque ces pixels de détection de fréquence sont utilisés pour détecter la fréquence de signaux infra-rouge et sont, en outre, arrangés dans une matrice de pixels utilisés pour détecter de la lumière visible, ces pixels de détection de fréquence prennent la place de pixels pour la détection de lumière visible. Cela a un impact négatif sur la qualité de l'image en deux dimensions obtenue grâce aux pixels de détection de la lumière visible. Il existe un besoin de pallier tout ou partie des inconvénients des circuits et/ou des pixels connus pour la détection de fréquence d'un signal lumineux, par exemple sur la base d'une méthode de type FMCW. Un mode de réalisation pallie tout ou partie des inconvénients des circuits et/ou des pixels connus pour la détection de fréquence d'un signal lumineux, par exemple sur la base d'une méthode de type FMCW. Un mode de réalisation prévoit un pixel comprenant un premier noeud, un deuxième noeud configuré pour recevoir un premier potentiel continu et une pluralité de voies d'acquisition comprenant chacune : une photodiode adaptée à détecter un rayonnement dans une première gamme de longueurs d'onde ; un élément capacitif couplant la photodiode au premier noeud ; et un élément résistif couplant une première borne de la photodiode au deuxième noeud. Selon un mode de réalisation, dans chaque voie, l'élément capacitif a une électrode connectée au premier noeud, et une autre électrode connectée à la photodiode, par exemple à la première borne de la photodiode. Selon un mode de réalisation, le pixel comprend en outre un interrupteur couplant le premier noeud à un noeud configuré pour recevoir un deuxième potentiel continu. Selon un mode de réalisation, dans chaque voie, la photodiode est une photodiode non pincée. Selon un mode de réalisation, le pixel comprend un circuit de lecture ayant une entrée couplée, de préférence connectée, au premier noeud. Selon un mode de réalisation, le pixel comprend un circuit de lecture ayant une entrée couplée, par exemple connectée, à la première borne de la photodiode de l'une des voies du pixel. Selon un mode de réalisation, le circuit de lecture est configuré pour fournir un signal binaire dans un premier état si une tension sur le premier noeud est supérieure à un seuil, et dans un deuxième état si la tension sur le premier noeud est inférieure au seuil, le seuil étant, par exemple, déterminé au moins en partie par le premier potentiel. Selon un mode de réalisation, le pixel comprend un circuit de lecture ayant une entrée connectée au deuxième noeud, le circuit de lecture étant configuré pour fournir le premier potentiel au deuxième noeud. Selon un mode de réalisation, le circuit de lecture est en outre configuré pour convertir un courant sur son entrée en une tension, et pour fournir un signal binaire dans un premier état si ladite tension est supérieure à un seuil, et dans un deuxième état si ladite tension est inférieure au seuil, le seuil étant, par exemple, déterminé au moins en partie par le premier potentiel. Selon un mode de réalisation : le pixel comprend une première région semiconductrice dopée d'un premier type de conductivité, adaptée à détecter un rayonnement dans une deuxième gamme de longueurs d'onde, par exemple visible, et s'étendant à partir d'une première face, la première face étant destinée à recevoir les rayonnements dans les première et deuxième gammes de longueurs d'onde ; la photodiode de chaque voie comprend : - une deuxième région semiconductrice dopée du premier type de conductivité, correspondant à la première borne de la photodiode et s'étendant à partir d'une deuxième face parallèle à la première face, et - une troisième région semiconductrice dopée du deuxième type de conductivité et prise en sandwich entre la première région et la deuxième région ; le pixel comprend une grille de transfert verticale s'étendant depuis la deuxième face jusqu'à la première région, la grille de transfert isolant électriquement les photodiodes des voies les unes des autres et étant en contact avec chaque deuxième région. Selon un mode de réalisation, la grille de transfert verticale comprend un cœur conducteur et une gaine isolante, le cœur conducteur correspondant au premier noeud du pixel. Selon un mode de réalisation, le pixel comprend en outre : un circuit de lecture supplémentaire et un circuit configuré pour : sélectivement coupler et découpler la première électrode de la photodiode de chaque voie du deuxième noeud ; et sélectivement coupler et découpler la première électrode de la photodiode de chaque voie du circuit de lecture supplémentaire. Un mode de réalisation prévoit un capteur comprenant une pluralité de pixels tels que décrits ci-dessus. Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : la FIG. 1 représente un exemple d'un pixel pour la détection de fréquence d'un signal lumineux ; la FIG. 2 représente un exemple d'un mode de réalisation d'un pixel pour la détection de fréquence d'un signal lumineux ; la FIG. 3 représente un exemple d'une variante de réalisation d'un pixel pour la détection de fréquence d'un signal lumineux ; la FIG. 4 représente un exemple d'une variante de réalisation d'une partie du pixel de la FIG. 3 ; la FIG. 5 représente une vue en coupe, partielle et en trois dimensions d'un exemple de mode de réalisation d'un pixel pour la détection de fréquence d'un signal lumineux et pour l'acquisition d'un autre signal lumineux ; la FIG. 6 représente une vue de dessus et partielle du pixel de la FIG. 5 ; et la FIG. 7 représente, schématiquement et au moins en partie sous la forme de circuits, le pixel des figures 5 et 6. De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques. Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. En particulier, les divers circuits, systèmes et applications connus dans lesquels peuvent être prévus un ou plusieurs pixels de détection de fréquence n'ont pas été détaillés, les modes de réalisation et variantes décrits ici étant compatibles avec ces circuits, systèmes et applications connus. Sauf précision contraire, lorsque l'on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans éléments intermédiaires autres que des conducteurs, et lorsque l'on fait référence à deux éléments reliés (en anglais "coupled") entre eux, cela signifie que ces deux éléments peuvent être connectés ou être reliés par l'intermédiaire d'un ou plusieurs autres éléments. Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position absolue, tels que les termes "avant", "arrière", "haut", "bas", "gauche", "droite", etc., ou relative, tels que les termes "dessus", "dessous", "supérieur", "inférieur", etc., ou à des qualificatifs d'orientation, tels que les termes "horizontal", "vertical", etc., il est fait référence sauf précision contraire à l'orientation des figures. Sauf précision contraire, les expressions "environ", "approximativement", "sensiblement", et "de l'ordre de" signifient à 10 % près, de préférence à 5 % près. La FIG. 1 représente un exemple d'un pixel PIX1 pour la détection de fréquence d'un signal lumineux SIGL. Le pixel PIX1 comprend une photodiode PD. La photodiode PD est une photodiode non pincée, ou, dit autrement, n'est pas une photodiode pincée ("pinned photodiode" en anglais). La photodiode PD a sa cathode K couplée à un noeud 100 configuré pour recevoir un potentiel de polarisation Vdd. Plus particulièrement, le pixel PIX1 comprend un élément résistif R couplant la cathode K de la photodiode PD au noeud 100. L'anode de la photodiode PD est couplée, par exemple connectée, à un noeud 102 configuré pour recevoir un potentiel de référence Vss. Le potentiel Vdd est, par exemple, positif. Le potentiel Vdd est supérieur au potentiel Vss. Le pixel PIX1 comprend en outre un circuit de lecture LECT. Le circuit LECT1 a une entrée couplée, de préférence connectée, à la cathode K de la photodiode PD. En fonctionnement, la photodiode PD du pixel PIX1 reçoit le signal lumineux SIGL et le convertit en un photo-courant Iph. Ce courant Iph est converti, par l'élément résistif R, en une tension Vph disponible sur la cathode K de la photodiode PD. Le circuit LECT1 reçoit la tension Vph et fournit un signal binaire de sortie OUT1. Le circuit LECT1 est configuré pour que le signal OUT1 soit dans un premier état binaire quand la tension Vph est supérieure à un seuil, par exemple égale à la tension continue (DC de l'anglais "Direct Current") présente sur la cathode K de la photodiode PD, et dans un deuxième état binaire quand la tension Vph est inférieure à ce seuil. Comme le photo-courant évolue à la même fréquence que le signal SIGL, la tension Vph comprend une composante alternative (AC de l'anglais "Alternative Current") à la fréquence du signal, et le signal OUT1 est alors un signal binaire périodique à la fréquence du signal SIGL. Toutefois, le fonctionnement ci-dessus ne tient pas compte du bruit photonique dans la photodiode PD. Ce bruit photonique résulte en une composante de bruit dans le photo-courant Iph, résultant elle-même en une composante de bruit dans la tension Vph. Ce bruit dans la tension Vph résulte en des commutations non désirées du signal OUT1, qui n'oscille alors plus à la fréquence que le pixel PIX1 devait détecter ou mesurer. Il est ici proposé un pixel comprenant plusieurs voies d'acquisitions comprenant chacune une photodiode standard (ou non pincée). Les photodiodes du pixel sont connectées entre elles par des éléments capacitifs de couplage. Chaque photodiode du pixel fourni un signal ayant une composant utile à la fréquence du signal lumineux reçu par le pixel. Comme le bruit photonique est différent dans chacune des photodiodes du pixel, les capacités de couplage permettent un moyennage de ce bruit photonique, d'où il résulte que la composante de bruit dans le signal fourni par les photodiodes du pixel est réduite par rapport à la composante utile de ce signal. La FIG. 2 représente un exemple d'un mode de réalisation d'un pixel PIX2 pour la détection de fréquence d'un signal lumineux SIGL. Le pixel PIX2 comprend un noeud 200 configuré pour recevoir un potentiel de polarisation Vdd2. Dans l'exemple de la FIG. 2 , le potentiel Vdd2 est reçu par le noeud 200. Comme dans le pixel PIX1, le potentiel Vdd2 est un potentiel DC. Le pixel PIX2 comprend en outre un noeud 202. Le pixel PIX2 comprend N voies d'acquisition CHi, avec N un entier supérieur ou égal à 2, et i un indice entier allant de 1 à N. Dans l'exemple de la FIG. 2 , le pixel PIX2 comprend N=2 voies d'acquisition CH1 et CH2. Chaque voie CHi comprend une photodiode PDi. Ainsi, dans l'exemple de la FIG. 2 , la voie CH1 comprend une photodiode PD1 et la voie CH2 comprend une photodiode PD2. Chaque photodiode PDi est une photodiode non pincée. Chaque voie CHi comprend en outre un élément résistif, par exemple une résistance, Ri. Ainsi, dans l'exemple de la FIG. 2 , la voie CH1 comprend un élément R1 et la voie CH2 comprend un élément R2. Dans chaque voie CHi, la cathode Ki (K1 et K2 en FIG. 2 ) de la photodiode PDi de cette voie CHi est couplée au noeud 200 par l'élément résistif Ri de cette voie CHi. Dans l'exemple de la FIG. 2 , dans chaque voie CHi, l'élément Ri a une borne connectée à la cathode Ki de la photodiode PDi et une autre borne connectée au noeud 200. Dans chaque voie CHi, l'anode de la photodiode PDi est couplée, par exemple connectée, à un noeud 201 configuré pour recevoir un potentiel de référence Vss. Le potentiel Vss est un potentiel DC. Le potentiel Vdd2 est, par exemple, positif. Le potentiel Vdd2 est supérieur au potentiel Vss. Chaque voie CHi comprend également un élément capacitif, par exemple une capacité, Cci. Ainsi, dans l'exemple de la FIG. 2 , la voie CH1 comprend un élément Cc1 et la voie CH2 comprend un élément Cc2. Dans chaque voie CHi, l'élément capacitif Cci couple la cathode Ki de la photodiode PDi au noeud 202 du pixel PIX2. Par exemple, dans chaque voie CHi, l'élément Cci a une borne (ou électrode) connectée à la cathode Ki de la photodiode PDi de la voie CHi, et une autre borne (ou électrode) connectée au noeud 202. De préférence, les éléments Cci ont tous des valeurs de capacitée sensiblement égales, par exemple égales. Dans le pixel PIX2, lorsque le signal SIGL est reçu par les photodiodes PDi du pixel PIX2, chaque photodiode PDi fournit un photo-courant Iphi (Iph1 et Iph2 en FIG. 2 ) converti en une tension Vphi (Vph1 et Vph2 en FIG. 2 ) sur la cathode Ki de la photodiode PDi. Dans chaque voie PDi, le photo-courant Iphi et la tension Vphi correspondante comprennent chacun une composante utile similaire ou identique dans toutes les voies CHi et une composante de bruit différente dans chaque voie CHi. Cela résulte du fait que les photodiodes PDi sont soumises au même signal incident SIGL mais que le bruit photonique est différent d'une photodiode à l'autre. En outre, lorsque le noeud 202 est laissé flottant, les éléments capacitifs Cci couplant les photodiodes PDi entre elles imposent, par couplage capacitif, une inertie commune à toutes les tensions Vphi. Il en résulte que les composantes similaires dans toutes les voies CHi, c'est à dire le signal utile, sont conservées, alors que les composantes de bruit vont être réduites. Dit autrement, les éléments capacitifs Cci mettent en oeuvre une fonction de moyennage qui tend à réduire les composantes de bruit des voies CHi et à ramener leurs tensions Vphi à leur valeur moyenne qui correspond au signal utile qui est à la fréquence du signal SIGL. Selon un mode de réalisation, le pixel PIX2 comprend un circuit d'initialisation du noeud 202 à un potentiel d'initialisation Vrst. Le circuit d'initialisation est configuré pour mettre le noeud 202 au potentiel Vrst avant une phase d'acquisition, ou phase de détection de fréquence, puis pour laisser le noeud 202 flottant pendant cette phase d'acquisition. Le potentiel Vrst est, par exemple, choisi de sorte que, lorsque le noeud 202 est flottant, la tension V sur le noeud 202 puisse suivre les variations des composantes utiles des tensions Vphi sans écrêtage. Par exemple, en FIG. 2 , le potentiel Vrst peut être choisi sensiblement égal, par exemple égal, à la moyenne des potentiels Vdd2 et Vss. Le circuit d'initialisation comprend un interrupteur IT1, par exemple un transistor MOS (de l'anglais "Metal Oxide Semiconductor" – métal oxyde semiconducteur). L'interrupteur IT1 couple le noeud 202 à un noeud 204 configuré pour recevoir, au moins pendant une phase d'initialisation préalable à une phase de détection de fréquence, le potentiel Vrst. A titre d'exemple, l'interrupteur IT1 comprend une borne de conduction couplée, de préférence connectée, au noeud 202, et une autre borne de conduction couplée, de préférence connectée, au noeud 204. L'interrupteur IT1 est commandé par un signal RST. Le signal RST est, par exemple, fourni par un circuit de commande du pixel PIX2, ce circuit de commande faisant par exemple partie du pixel PIX2 ou d'un circuit ou système plus complexe comprenant le pixel PIX2. Le pixel PIX2 comprend un circuit de lecture LECT2. Le circuit LECT2 est configuré pour fournir un signal binaire OUT2 à la fréquence du signal SIGL à partir d'un signal (tension ou courant) présent sur un noeud du pixel PIX2. Plus particulièrement, le circuit LECT2 a une entrée couplée ou connectée à un noeud du pixel PIX2 sur lequel est disponible un signal à la fréquence du signal SIGL, et une sortie configurée pour fournir le signal OUT2. Par exemple, le signal OUT2 est un signal binaire dans un premier état binaire lorsque le signal en entrée du circuit LECT2 est supérieur à un seuil, et dans un deuxième état binaire lorsque le signal d'entrée du circuit LECT2 est inférieur à ce seuil. A titre d'exemple, la valeur de ce seuil est déterminée par une composante DC du signal en entrée du circuit LECT2, de sorte que le signal OUT2 soit à la fréquence du signal SIGL. Dans le mode de réalisation de la FIG. 2 , le circuit LECT2 a son entrée couplée, de préférence connectée, au noeud 202. A titre d'exemple, dans l'exemple de la FIG. 2 , le circuit LECT2 comprend un comparateur COMP ayant une entrée connectée à l'entrée du circuit LECT2 et une sortie connectée à la sortie du circuit LECT2, la sortie du comparateur COMP fournissant le signal OUT2. Bien que dans l'exemple de la FIG. 2 , le nombre N de voies CHi soit égal à 2, la personne du métier sera en mesure de prévoir des pixels PIX2 comprenant un nombre N de voies CHi strictement supérieur à 2. La FIG. 3 représente un exemple d'une variante de réalisation d'un pixel PIX3 pour la détection de fréquence d'un signal lumineux. Le pixel PIX3 comprend de nombreux éléments en commun avec le pixel PIX2, et seules les différences entre ces deux pixels sont ici mises en exergue. Dans l'exemple de la FIG. 3 , le pixel PIX3 comprend N=2 voies CHi. Le pixel PIX3 comprend un circuit de lecture LECT3 à la place du circuit LECT2 du pixel PIX2. Comme le circuit LECT2, le circuit LECT3 est configuré pour fournir un signal binaire OUT3 à la fréquence du signal SIGL à partir d'un signal (tension ou courant) présent sur un noeud du pixel PIX3. Plus particulièrement, le circuit LECT3 a une entrée couplée ou connectée à un noeud du pixel PIX3 sur lequel est disponible un signal à la fréquence du signal SIGL, et une sortie configurée pour fournir le signal OUT3. Par exemple, le signal OUT3 est un signal binaire dans un premier état binaire lorsque le signal en entrée du circuit LECT3 est supérieur à un seuil, et dans un deuxième état binaire lorsque le signal d'entrée du circuit LECT3 est inférieur à ce seuil. A titre d'exemple, la valeur de ce seuil est déterminée par une composante DC du signal en entrée du circuit LECT3, de sorte que le signal OUT3 soit à la fréquence du signal SIGL. Par rapport au mode de réalisation de la FIG. 2 où le circuit LECT2 du pixel PIX2 a son entrée couplée, de préférence connectée, au noeud 202, dans la variante de réalisation de la FIG. 3 le circuit LECT3 du pixel PIX3 a son entrée couplée, de préférence connectée, au noeud 200. Ainsi, dans la variante de réalisation de la FIG. 3 , par rapport au circuit LECT2, le circuit LECT3 est en outre configuré pour fournir un potentiel de polarisation DC au noeud 200, ou, dit autrement, pour imposer le potentiel DC du noeud 200. Par ailleurs, dans la variante de réalisation de la FIG. 3 , l'entrée du circuit LECT3 reçoit la somme des photo-courants Iphi fournis au noeud 200 par les photodiodes PDi des voies CHi du pixel PIX3. Le circuit LECT3 compare alors le courant total I qu'il reçoit à un seuil pour déterminer l'état du signal OUT3. Plus particulièrement, le signal OUT3 est dans un premier état binaire si le courant I est supérieur au seuil, et dans un deuxième état binaire si le courant I est inférieur au seuil. A titre d'exemple, la valeur du seuil en courant est déterminée par une composante DC du courant I, de sorte que le signal OUT3 soit à la fréquence du signal SIGL. Plus particulièrement, dans l'exemple de la FIG. 3 , le circuit LECT3 met en oeuvre une conversion du courant I qu'il reçoit sur son entrée en une tension VI, puis c'est cette tension VI qui est comparée à un seuil en tension pour déterminer l'état du signal OUT3. A titre d'exemple, la valeur de ce seuil en tension est déterminée par une composante DC de la tension VI, de sorte que le signal OUT3 soit à la fréquence du signal SIGL. Selon un mode de réalisation, comme cela est illustrée en FIG. 3 , le circuit LECT3 comprend un élément résistif, par exemple une résistance, Res et un transistor MOS T connectés en série entre l'entrée du circuit LECT3 et un noeud 300 configuré pour recevoir un potentiel de polarisation Vdd3. Le transistor T et l'élément résistif Res sont connectés l'un à l'autre sur un noeud 302. Le transistor T est connecté entre l'entrée du circuit LECT3 et le noeud 302, l'élément résistif Res étant connecté entre le noeud 302 et le noeud 300. Par exemple, le transistor T a une borne de conduction connectée au noeud 302 et une autre borne de conduction connectée à l'entrée du circuit LECT3. Par exemple, l'élément résistif Res a une borne connectée au noeud 302 et une autre borne connectée au noeud 300. Le transistor T est commandé par un potentiel continu Vdc appliqué sur sa grille, de sorte à imposer le potentiel continu de polarisation du noeud 200, ou, dit autrement, de sorte que le noeud 200 reçoive ce potentiel continu de polarisation. Dit autrement, le transistor T est monté en cascode et reçoit la tension Vdc de cascode sur sa grille. L'élément résistif Res est configuré pour convertir le courant I reçu par l'entrée du circuit LECT3 en une tension VI, dans cet exemple disponible sur le noeud 302. Dans ce mode de réalisation, le circuit LECT3 comprend en outre un circuit COMP, par exemple un comparateur, configuré pour comparer la tension VI au seuil et pour fournir le signal OUT3 sur la base du résultat de cette comparaison. Par exemple, le circuit COMP a une entrée couplée, de préférence connectée, au noeud 302, et une sortie couplée, de préférence connectée, à la sortie du circuit LECT3 sur laquelle est disponible le signal OUT3. La FIG. 4 représente un exemple d'une variante de réalisation d'une partie du pixel PIX3 de la FIG. 3 , et, plus particulièrement du circuit LECT3. Dans cette variante, le circuit LECT3 comprend un amplificateur opérationnel AOP. L'amplificateur AOP a une entrée 404 couplée, de préférence connectée, à l'entrée du circuit LECT3, et une autre entrée 406 couplée, de préférence connectée, à un noeud 400 configuré pour recevoir un potentiel de polarisation Vdd4. La sortie de l'amplificateur AOP est connectée à un noeud 402 du circuit LECT3. Une résistance Rlect est connectée entre l'entrée 404 de l'amplificateur AOP et le noeud 402 (sortie de l'amplificateur AOP). L'amplificateur AOP est monté en sommateur avec les résistances Ri des voies CHi du pixel PIX3 (voir FIG. 3 ). L'amplificateur AOP permet en outre d'imposer un potentiel de polarisation sur le noeud 200 auquel est couplée, de préférence connectée, l'entrée du circuit LECT3 (voir FIG. 3 ). L'amplificateur AOP permet de convertir la somme des courants Iphi dans les voies CHi du pixel PIX3, c'est à dire le courant I reçu par l'entrée du circuit LECT3, en une tension VI disponible sur le noeud 402. Dans cette variante de réalisation, comme en FIG. 3 , le circuit LECT3 comprend en outre un circuit COMP, par exemple un comparateur, configuré pour comparer la tension VI au seuil et pour fournir le signal OUT3 sur la base du résultat de cette comparaison. Par exemple, le circuit COMP a une entrée couplée, de préférence connectée, au noeud 402, et une sortie couplée, de préférence connectée, à la sortie du circuit LECT3 sur laquelle est disponible le signal OUT3. Des modes de réalisation et variantes d'un pixel ayant plusieurs voies CHi dans chacune desquelles est prévue une photodiode PDi et un élément capacitif Cci couplant une électrode de la photodiode à un noeud 202 du pixel ont été décrits. La personne du métier est en mesure, à partir de la description faites de ces modes de réalisation et variantes, de mettre en oeuvre ce pixel. En particulier, la personne du métier sera en mesure de prévoir d'autres mises en oeuvre des circuits LECT2 et LECT3 que celles données à titre d'exemple. Une mise en oeuvre du pixel PIX2 que la personne du métier saura adapter au pixel PIX3 va maintenant être décrite. Cette mise en oeuvre est particulièrement adaptée et avantageuse lorsque le pixel PIX2 est destiné à être mis en oeuvre dans une matrice de pixels d'un capteur configuré pour détecter des fréquences de signaux lumineux, par exemple infra-rouge, et pour acquérir une image en deux dimensions d'une scène. Un exemple d'une telle mise en oeuvre va maintenant être décrit en relation avec les figures 5, 6 et 7. La FIG. 5 représente une vue en coupe, partielle et en trois dimensions d'un exemple de mode de réalisation d'un pixel PIX2 pour la détection de fréquence d'un signal lumineux, par exemple infrarouge, et pour l'acquisition d'un autre signal lumineux, par exemple visible. La FIG. 5 est prise dans un plan de coupe AA de la FIG. 6 qui représente une vue de dessus et partielle du pixel PIX2. Dans ces figures 5 et 6, le circuit LECT2, les résistances Ri et l'interrupteur IT1 n'ont pas été représentés pour ne pas surcharger les figures. Dans ces figures, le nombre N de voies CHi du pixel PIX2 est égal à 4, mais la personne du métier saura adapter la description des figures 5 et 6 à des pixels comprenant un nombre N de voies quelconque supérieur ou égal à 2. Le pixel PIX2 comprend une portion d'un substrat en silicium s'étendant en épaisseur (ou hauteur) entre une face 500 (face inférieure en FIG. 5 ) et une face 502 (face supérieure en FIG. 5 ), la face 502 étant la face représentée en FIG. 6 . La face 500 est la face du pixel PIX2 destinée à recevoir de la lumière, c'est à dire à la fois le signal lumineux, par exemple infra-rouge, dont le pixel PIX2 va détecter la fréquence et le signal lumineux, par exemple visible, que le pixel PIX2 va intégrer, par exemple pour obtenir un pixel d'image correspondant d'une image en deux dimensions d'une scène. La portion de substrat en silicium du pixel PIX2 est délimitée latéralement par une structure d'isolation 506 s'étendant à travers toute l'épaisseur du substrat, c'est à dire une structure d'isolation 506 s'étendant depuis la surface 502 jusqu'à la surface 500. De préférence, la structure 506 entoure entièrement la portion de substrat semiconducteur du pixel PIX2. La structure 506 est, par exemple, une tranchée capacitive d'isolation profonde (CDTI de l'anglais "Capacitive Deep Trench Insulation"). Dans ce cas, la structure 506 comprend un cœur en un matériau conducteur (non illustré en figures 5 et 6) revêtue d'une gaine isolante (non illustrée en figures 5 et 6) isolant le cœur conducteur du silicium de la portion du substrat du pixel PIX2. A titre d'exemple alternatif, la structure 506 est une tranchée d'isolation profonde (DTI de l'anglais "Deep Trench Insulation"). De préférence, dans cet exemple alternatif, une couche (non illustrée en figures 5 et 6) dopée d'un premier type de conductivité, le type P dans l'exemple des figures 5 et 6, recouvre entièrement les flancs de la structure 506. Le pixel PIX2 comprend une région semiconductrice 508 dopée d'un deuxième type de conductivité, le type N dans l'exemple des figures 5 et 6. La région 508 est, par exemple, une portion d'une couche s'étendant en épaisseur depuis la face 500. Dit autrement, la région 508 s'étend à partir de la face 500. La région 508 est délimitée latéralement par la structure 506 avec laquelle la région 508 est en contact. La région 508 a, par exemple, une épaisseur sensiblement constante, son épaisseur étant mesurée dans une direction orthogonale aux faces 500 et 502 du pixel PIX2. La région 508 est configurée pour mettre en oeuvre une photodiode pincée ("pinned photodiode" en anglais). Dans ce mode de réalisation, la photodiode PDi (PD1, PD2, PD3 et PD4 en figures 5 et 6) de chaque voie CHi (non référencée en figures 5 et 6) comprend une région semiconductrice 510 ( FIG. 5 ) dopée du deuxième type de conductivité, le type N dans cet exemple. Dans chaque photodiode PDi, la région 510 est, de préférence, plus fortement dopée que la région 508, ou, dit autrement, le niveau de dopage de chaque région 510 est supérieur au niveau de dopage de la région 508. Dans cet exemple, les régions 510 sont donc plus fortement dopées de type N (N+) que la région 508. Pour chaque photodiode PDi, la région 510 correspond, dans cet exemple, à la cathode Ki (K1, K2, K3 et K4 en figures 5 et 6) de la photodiode PDi. Chaque région 510 s'étend à partir de la face 502 du pixel PIX2. De préférence, les régions 510 ont toutes une même épaisseur. Par exemple, chaque région 510 correspond à une portion d'une couche dopée du deuxième type de conductivité ayant une face confondue avec la face 502. Dans ce mode de réalisation, la photodiode PDi de chaque voie CHi comprend en outre une région semiconductrice 512 dopée du premier type de conductivité, le type P dans cet exemple. En FIG. 5 , seules les régions 512 des photodiodes PD3 et PD4 sont visibles. Pour chaque photodiode PDi, la région 512 correspond, dans cet exemple, à l'anode de la photodiode PDi. Ainsi, bien que cela ne soit pas représenté en figures 5 et 6, le pixel PIX2 comprend des moyens configurés pour appliquer le potentiel Vss aux régions 512. A titre d'exemple, lorsque la structure 506 est de type DTI bordée par une couche dopée du même type que les régions 512, le pixel PIX2 comprend une région dopée du même type que les régions 512 qui affleure la surface 502 et qui est en contact avec cette couche dopée, de sorte qu'en appliquant le potentiel Vss sur cette région, le potentiel Vss soit également appliquée aux régions 512. A titre d'exemple alternatif, lorsque la structure 506 est de type CDTI, le pixel PIX2 comprend un circuit configuré pour appliquer un potentiel de polarisation au cœur conducteur de la structure 506 de sorte qu'une couche dopée du même type de conductivité que les régions 512 se forme le long des parois de la structure 506, et le pixel PIX2 comprend en outre une région dopée du même type que les régions 512 qui affleure la surface 502 et qui est en contact avec cette couche dopée, de sorte qu'en appliquant le potentiel Vss sur cette région, le potentiel Vss soit également appliquée aux régions 512 Dans chaque photodiode PDi, la région 512 est prise en sandwich entre la région 508 et la région 510 de la photodiode PDi. Dit autrement, dans chaque photodiode PDi, la région 512 s'étend en épaisseur depuis la région 508 jusqu'à la région 510 de cette photodiode PDi. Dit encore autrement, dans chaque photodiode PDi, la région 512 a une face en contact avec une face de la région 508, et une face opposée en contact avec la région 510 de cette photodiode PDi. De préférence, les régions 512 ont toutes une même épaisseur. Par exemple, chaque région 512 correspond à une portion d'une couche dopée du premier type de conductivité reposant sur et en contact avec la région 508. Le pixel PIX2 comprend en outre une grille de transfert verticale VEGA. La grille VEGA s'étend verticalement depuis la face 502 du pixel PIX2 jusqu'à la région 508, et, de préférence, pénètre dans la région 508 sur une partie seulement de l'épaisseur de la région 508. La grille VEGA isole électriquement les photodiodes PDi les unes des autres. La grille VEGA est en contact avec chacune des régions 512. La grille VEGA comprend un cœur conducteur (non représenté en figures 5 et 6) revêtu d'une gaine isolante (non représentée en figures 5 et 6), la gaine isolante isolant électriquement le cœur conducteur du silicium qui borde la grille VEGA. Le cœur conducteur de la grille VEGA correspond, dans ce mode de réalisation, au noeud 202 du pixel PIX2. Ainsi, de manière avantageuse, dans ce mode de réalisation, les éléments capacitifs Cci (Cc1, Cc2, Cc3 et Cc4 en figures 5 et 6) sont mis en oeuvre par la grille VEGA, et, plus particulièrement, par le cœur conducteur 202 de la grille VEGA qui correspond à une première électrode de l'élément capacitif Cci, la gaine isolante de la grille VEGA qui correspond la couche isolante de l'élément capacitif, et par la région 510 de la photodiode PDi correspondante qui correspond à la deuxième électrode de l'élément capacitif Cci. Les éléments capacitifs Cci sont représentés de manière schématique en figures 5 et 6. Ainsi, dans le pixel PIX2 des figures 5 et 6, lorsque : - de la lumière, par exemple visible, est reçue par la face 500 du pixel PIX2, - le potentiel du cœur conducteur de la grille VEGA a été initialisé à une valeur telle que la grille VEGA est bloquée, c'est à dire que des charges photogénérées dans la photodiode pincée 508 ne peuvent pas être transférées jusqu'aux régions 510, - le cœur conducteur de la grille VEGA est laissé flottant, et - la face 500 reçoit également le signal lumineux SIGL, par exemple un signal infrarouge, alors le pixel PIX2 intègre la lumière, par exemple visible, reçue dans la région 508, et, dans le même temps, le signal lumineux SIGL, par exemple infrarouge, est converti dans chaque photodiode PDi en un photo-courant Iphi (non référencé en figures 5 et 6) correspondant. Du fait de la présence des éléments capacitifs Cci couplant chaque photodiode PDi au noeud flottant 202, le pixel PIX2 met en oeuvre la fonction de réduction du bruit photonique dans les photodiodes PDi. Le circuit de lecture LECT2 du pixel PIX2 (non représenté en figures 5 et 6) peut alors lire un signal à la fréquence du signal SIGL sur le noeud 202. Après une phase de détection de la fréquence du signal SIGL pendant laquelle de la lumière, par exemple visible, a été convertie en charges photogénérées dans la photodiode pincée 508, les charges accumulées dans la région 508 peuvent être lues en appliquant un potentiel sur la grille VEGA mettant cette dernière à l'état passant. Les charges accumulées sont alors transférées vers les régions 510 où elles peuvent être lues par un circuit de lecture dédié supplémentaire. Lors de cette phase de lecture de charge photogénérées, bien que cela ne soit pas illustré en figures 5 et 6, les régions 510 sont isolées électriquement du noeud 200 ( FIG. 2 ) par un circuit configuré à cet effet, alors qu'elles sont couplées à ce noeud 200 par ce même circuit lors d'une phase de détection de la fréquence du signal lumineux SIGL. En outre, ce circuit configuré pour sélectivement coupler et découpler chacune des régions 510 au noeud 200 est également configuré, lors de la phase de lecture des charges accumulées dans la région 508, pour coupler chacune des régions 510 à un noeud de détection ("sens node" en anglais) du pixel PIX2, alors que ce circuit est configuré pour ne pas coupler ces régions 510 au noeud de détection lors d'une phase de détection de fréquence. Un circuit de lecture supplémentaire configuré pour lire les charges transférées sur le noeud de détection est connecté à ce noeud de détection. Dit autrement, bien que cela ne soit pas représenté en figures 5 et 6, le pixel PIX2 comprend un circuit configuré pour sélectivement coupler et découpler les régions 510 des photodiodes PDi au noeud 200, par exemple à la résistance Ri correspondante qui est connectée au noeud 200, et pour sélectivement coupler et découpler les régions 510 du noeud de détection. Un exemple de mode de réalisation du pixel PIX2 où les circuits de lecture et le circuit configuré pour sélectivement coupler et découpler les régions 510 des photodiodes PDi au noeud 200, et pour sélectivement coupler et découpler les régions 510 du noeud de détection, sont détaillés va maintenant être décrit en relation avec la FIG. 7 . La FIG. 7 représente, schématiquement et au moins en partie sous la forme de circuits, le pixel PIX2 des figures 5 et 6. Dans cette FIG. 7 , le cœur conducteur de la grille VEGA correspondant au noeud 202 est couplé au noeud 204 par l'interrupteur IT1. Le pixel PIX2 comprend le circuit LECT2 ayant son entrée connectée au noeud 202 et sa sortie fournissant le signal OUT2. Le pixel PIX2 comprend un noeud de détection SN, et un circuit de lecture supplémentaire LECTSUP connecté au noeud SN. A titre d'exemple, le circuit LECTSUP comprend un interrupteur d'initialisation INIT du noeud SN couplant le noeud SN à un potentiel d'initialisation Vinit, un transistor MOS SF ayant sa grille connectée au noeud SN et son drain connecté à un potentiel de polarisation Vsf, et un interrupteur de lecture RD couplant la source du transistor SF à une ligne conductrice de lecture Vx. Le fonctionnement d'un tel circuit de lecture, par exemple appelé circuit 3T, est bien connu de la personne du métier. En outre, la personne du métier sera en mesure de prévoir d'autres exemples de mises en oeuvre du circuit LECTSUP. Le pixel PIX2 comprend en outre un circuit SEL configuré pour sélectivement coupler et découpler la région 510 de chacune des photodiodes PDi au noeud 200, et pour sélectivement coupler et découpler ces régions 510 au noeud SN. Plus particulièrement, le circuit SEL est configuré, lors d'une phase de transfert des charges photogénérées depuis la région 508 jusqu'aux régions 510 et lors d'une phase de lecture de ces charges transférées, pour que chaque région 510 soit couplée électriquement au noeud SN par le circuit SEL et que le circuit SEL découple électriquement chaque région 510 du noeud 200, et, lors d'une phase de détection de la fréquence du signal SIGL, pour coupler électriquement chaque région 510 au noeud 200 et pour découpler électriquement ces régions 510 du noeud SN. A titre d'exemple, pour chaque voie CHi (CH1, CH2, CH3 et CH4 en FIG. 7 ), le circuit SEL comprend un premier interrupteur couplant la région 510 de la photodiode PDi de cette voie au noeud 200, ce premier interrupteur étant par exemple en série avec la résistance Ri de cette voie CHi entre la photodiode PDi de cette voie CHi et le noeud 200, par exemple connecté entre cette photodiode PDi et cette résistance Ri. En outre, à titre d'exemple, pour chaque voie CHi, le circuit SEL comprend un deuxième interrupteur couplant la région 510 de cette voie CHi au noeud SN. Les premiers et deuxièmes interrupteurs du circuit SEL sont, par exemple, commandés pour que les premiers interrupteurs soient bloqués lorsque les deuxièmes interrupteurs sont passants, et pour que les deuxièmes interrupteurs soient bloqués lorsque les premiers interrupteurs sont passant. La personne du métier sera en mesure de prévoir d'autre mise en oeuvre du circuit SEL, par exemple à partir de multiplexeurs. Lors d'une phase d'initialisation du potentiel du noeud 202 préalable à une phase de détection de fréquence du signal SIGL, l'interrupteur IT1 est mis à l'état passant par le signal RST, et le noeud 202 est alors mis au potentiel Vrst du noeud 204. Puis l'interrupteur IT1 est mis à l'état bloqué pour laisser le noeud 202 flottant. Pendant cette phase d'initialisation, de préférence, le circuit SEL couple les régions 510 au noeud 200 et découple les régions 510 du noeud SN. Lors d'une phase suivante de détection de la fréquence du signal SIGL mise en oeuvre simultanément à une phase d'intégration de la lumière dans la photodiode pincée 508 ( FIG. 5 ), le circuit SEL couple les régions 510 au noeud 200 et découple les régions 510 du noeud SN. Le circuit LECT2 fournit alors le signal OUT2 à la fréquence du signal SIGL. Lors d'une phase suivante de transfert des charges photogénérées depuis la région 508 ( FIG. 5 ) jusqu'aux régions 510, le circuit SEL couple les régions 510 au noeud SN et découple les régions 510 du noeud 200. Puis le noeud SN est initialisé au potentiel d'initialisation Vinit par le circuit LECTSUP. Par exemple, le noeud SN est initialisé au potentiel Vinit en commutant l'interrupteur INIT à l'état passant, puis l'interrupteur INIT est commuté à l'état bloqué de sorte que le potentiel Vinit est mémorisé sur le noeud SN. Ensuite, le transfert de charges vers le noeud SN est mis en oeuvre. Pour cela, l'interrupteur IT1 est mis à l'état passant de sorte que le potentiel Vrst est appliqué au noeud 202 (cœur conducteur de la grille VEGA). La valeur du potentiel Vrst est alors choisie de sorte que la grille VEGA soit passante, cette valeur du potentiel Vrst étant, par exemple, différente de celle du potentiel Vrst lors de la phase d'initialisation du cœur 202 préalable à une phase de détection de fréquence. Plus particulièrement, pendant la phase de transfert, la valeur du potentiel Vrst est choisie pour que la grille soit à l'état passant, alors que, pendant la phase d'initialisation du noeud 202, la valeur du potentiel Vrst est choisir pour que la grille VEGA reste bloquée pendant tout la phase de détection de fréquence. La mise à l'état passant de la grille VEGA entraîne le transfert des charges depuis la région 508 jusqu'au noeud SN. La fin du transfert de charges est provoquée par la mise à l'état bloqué de la grille VEGA. La mise à l'état bloqué de la grille VEGA pour terminer le transfert de charges est par exemple mise en oeuvre en commutant le potentiel Vrst à une valeur propre à commuter la grille VEGA à l'état bloqué. Puis, à la fin de la phase de transfert, l'interrupteur IT1 est commuté à l'état bloqué. Ainsi, une phase de transfert comprend successivement une initialisation du noeud SN, une mise à l'état passant de la grille VEGA, puis une mise à l'état bloqué de la grille VEGA. De préférence, pendant toute la phase de transfert, le circuit SEL maintient les régions 510 couplées au noeud SN et les régions 510 découplées du noeud 200. Suite à la phase de transfert, pendant une phase de lecture de ces charges transférées, le circuit SEL maintient les régions 510 couplées au noeud SN et les régions 510 découplées du noeud 200. Le circuit LECTSUP lit alors les charges photogénérées qui ont été transférées dans les régions 510. Pour l'exemple de circuit LECTSUP de la FIG. 7 , cette phase de lecture comprend la mise à l'état passant du transistor RD. A titre d'exemple, pendant une phase de transfert, entre l'initialisation des régions 510 (donc du noeud SN) au potentiel Vinit et le transfert de charges vers le noeud SN, une phase de lecture du potentiel d'initialisation des régions 510 (donc du noeud SN) peut être prévue, par exemple de sorte à mettre en oeuvre un double échantillonnage corrélé (CDS de l'anglais "Correlated Double Sampling"). La lecture du noeud SN, et, plus particulièrement du potentiel d'initialisation du noeud SN, est par exemple mise en oeuvre en commutant l'interrupteur RD à l'état passant. A titre d'exemple, entre la fin d'une phase de lecture des charges transférées et le début d'une phase simultanée d'intégration de la lumière et de détection de fréquence du signal SIGL, la région 508 est vidée des charges photogénérées qui s'y trouvent. Pour cela, alors que le circuit SEL couple les régions 510 au noeud SN et découple les régions 510 du noeud 200, la grille VEGA est mise à l'état passant et le potentiel Vinit est appliqué aux régions 510. Pour l'exemple de circuit LECTSUP de la FIG. 7 , cela consiste à mette le potentiel Vrst à une valeur propre à rendre la grille VEGA passante alors que l'interrupteur INIT est passant, et, simultanément, à commuter à l'état passant l'interrupteur INIT, de sorte que le potentiel Vinit soit appliqué aux régions 510, et donc à la région 508 du fait que la grille VEGA est passante. Bien que l'on ait décrit en relation avec la FIG. 7 un exemple dans lequel le circuit LECT2 est connecté au noeud 202, dans un autre exemple non illustré, ce circuit LECT2 est couplé au noeud 202 par un interrupteur, de sorte que, lors d'une phase de transfert de charges depuis la région 508 jusqu'aux régions 510 et d'une phase de lecture des charges transférées, cet interrupteur soit mis à l'état bloqué pour découpler électriquement le circuit LECT2 du noeud 202. Un avantage du pixel décrit en relation avec les figures 5 à 7 est que, dans une matrice de pixels comprenant une pluralité de ces pixels, lorsqu'un pixel met en oeuvre une fonction de détection de fréquence, la résolution d'une image deux dimensions capturée par la matrice de pixels n'est pas affectée puisque ce pixel met également en oeuvre, simultanément à la détection de fréquence, une intégration de la lumière visible qu'il reçoit. Un autre avantage du pixel décrit en relation avec les figures 5 à 7 est que les éléments capacitifs sont directement intégrés dans le pixel, en tirant profit de la présence de la grille de transfert VEGA utilisée pour le transfert de charges photogénérées lors de l'intégration de la lumière correspondant à l'acquisition d'une image en deux dimensions. Bien que l'on ait décrit en relation avec les figures 5 à 7 un pixel PIX2 dans lequel le circuit de lecture LECT2 du pixel est connecté au noeud 202, la personne du métier est mesure d'adapter cette description au cas un pixel PIX2 dans lequel le circuit de lecture LECT2 du pixel est couplé, par exemple sélectivement, ou connecté à l'une des régions 510 des photodiodes PDi, et au cas d'un pixel PIX3 dans lequel le circuit de lecture LECT3 du pixel est connecté au noeud 200. Par rapport au circuit LECT2, le circuit LECT3 présente l'avantage que son potentiel de polarisation Vdd3 ( FIG. 3 ) ou Vdd4 ( FIG. 4 ) peut être plus élevé que le potentiel Vdd2 lorsque ces circuits sont mis en oeuvre avec le pixel tel que décrit en relation avec les figures 5, 6 et 7. En effet, lorsque le circuit LECT2 est branché au noeud 202 du pixel tel que décrit en relation avec les figures 5, 6 et 7, c'est à dire au cœur conducteur de la grille VEGA, le seuil du circuit LECT2, par exemple de son comparateur COMP, est déterminé de sorte que le signal OUT3 soit à la fréquence du signal SIGL, et, en outre, que la grille VEGA soit à l'état bloqué, ce seuil pouvant alors être nul, voir négatif. Ce n'est pas le cas avec le circuit LECT3 connecté au noeud 200. Bien que cela ne soit pas illustré par une figure, un mode de réalisation prévoit un capteur comprenant une pluralité de pixel PIX2 ou PIX3. Par exemple, le capteur comprend une matrice de pixels. Par exemple, une partie des pixels de la matrice correspond à des pixels PIX2 ou PIX3, l'autre partie des pixels de la matrice correspondant à des pixels similaires aux pixels PIX2 et PIX3. Ces autres pixels ont de préférence une même configuration de leurs grilles VEGA pour avoir des mêmes caractéristiques de photodiode pincée et de capacité sur le noeud SN (bien que cela ne soit pas indispensable) que les pixels PIX2 ou PIX3. En outre, ces autres pixels peuvent être dépourvus de circuits LECT2 et LECT3. Ces autres pixels comprennent, de préférence, le circuit SEL, de sorte à avoir des mêmes caractéristiques de capacités sur le noeuds SN (bien que cela ne soit pas indispensable). De préférence, tous les pixels de la matrice ont les mêmes dimensions en vue de dessus, ce qui facilite la mise en oeuvre de la matrice de pixels, et, en outre, réduit les dispersions entre pixels. Un tel capteur permet alors de mesurer une fréquence du signal SIGL, de préférence dans la gamme infrarouge, et, en outre, d'acquérir une image en deux dimensions, par exemple une image couleur, en intégrant de la lumière, par exemple visible, dans les photodiodes pincées 508 de tous les pixels de la matrice. De préférence, lorsque le capteur est configuré pour acquérir une image couleur et en deux dimensions d'une scène, les pixels PIX2 et PIX3 sont configurés pour intégrer la lumière bleue qui pénètre moins profondément dans le silicium que la lumière rouge et la lumière vert. Dans les modes de réalisation et variantes décrits ci-dessus, lors d'une phase de détection de fréquence du signal SIGL, le noeud 202 est laissé flottant après avoir été initialisé au potentiel Vrst, ou, dit autrement, aucun potentiel n'est appliqué au noeud 202 pendant une phase de détection de fréquence. Divers modes de réalisation et variantes ont été décrits. La personne du métier comprendra que certaines caractéristiques de ces divers modes de réalisation et variantes pourraient être combinées, et d’autres variantes apparaîtront à la personne du métier. En particulier, on a décrit ci-dessus en relation avec les figures 2 à 7, des exemples de modes de réalisation et de variantes dans lesquels, dans chaque voie CHi, l'élément capacitif Cci de cette voie CHi couple la cathode Ki de la photodiode PDi de la voie au noeud 202, ce qui correspond, par exemple, à des exemples où le potentiel continu sur le noeud 200 est supérieure au potentiel Vss sur le noeud 201. Dans d'autres exemples où le potentiel continu sur le noeud 200 est inférieur au potentiel Vss, la photodiode PDi de chaque voie est connectée en inverse de ce qui a été décrit en relation avec les figures, son anode étant alors du côté de la résistance Ri et sa cathode du côté du noeud 201, et les éléments Cci couplent alors les anodes des photodiodes PDi au noeud 202. En reprenant l'exemple des figures 5 à 7, cela revient à inverser tous les types de conductivité. Plus généralement, la personne du métier est en mesure d'adapter les exemples décrits où les éléments Cci couplent les cathodes des photodiodes PDi au noeud 202 à des exemples où les éléments Cci couplent les anodes des photodiodes Cci au noeud 202. Enfin, la mise en oeuvre pratique des modes de réalisation et variantes décrits est à la portée de la personne du métier à partir des indications fonctionnelles données ci-dessus. En particulier, pour ce qui est ce qui est des valeurs des différents potentiels continus décrits précédemment, la personne du métier est en mesure, à partir de la description faite ci-dessus, de choisir ces valeurs pour obtenir le fonctionnement décrit. Pixel comprenant un premier noeud (202), un deuxième noeud (200) configuré pour recevoir un premier potentiel continu et une pluralité de voies d'acquisition (CH1, CH2) comprenant chacune : une photodiode (PD1, PD2) adaptée à détecter un rayonnement (SIGL) dans une première gamme de longueurs d'onde ; un élément capacitif (Cc1, Cc2) couplant la photodiode au premier noeud (202) ; et un élément résistif (R1, R2) couplant une première borne (K1, K2) de la photodiode (PD1, PD2) au deuxième noeud (200). Pixel selon la revendication 1, dans lequel, dans chaque voie (CH1, CH2), l'élément capacitif (Cc1, Cc2) a une électrode connectée au premier noeud, et une autre électrode connectée à la photodiode (PD1, PD2), par exemple à la première borne (K1, K2) de la photodiode (PD1, PD2). Pixel selon la revendication 1 ou 2, dans lequel le pixel comprend en outre un interrupteur (IT1) couplant le premier noeud (202) à un noeud (204) configuré pour recevoir un deuxième potentiel continu (Vrst). Pixel selon l'une quelconque des revendications 1 à 3, dans lequel, dans chaque voie (CH1, CH2), la photodiode (PD1, PD2) est une photodiode non pincée. Pixel selon l'une quelconque des revendications 1 à 4, dans lequel le pixel (PIX2) comprend un circuit de lecture (LECT2) ayant une entrée couplée, de préférence connectée, au premier noeud (202). Pixel selon l'une quelconque des revendications 1 à 4, dans lequel le pixel (PIX2) comprend un circuit de lecture (LECT2) ayant une entrée couplée, par exemple connectée, à la première borne (K1, K2) de la photodiode (PD1, PD2) de l'une des voies (CH1, CH2) du pixel. Pixel selon la revendication 5 ou 6, dans lequel le circuit de lecture (LECT2) est configuré pour fournir un signal binaire (OUT2) dans un premier état si une tension (V) sur le premier noeud (202) est supérieure à un seuil, et dans un deuxième état si la tension (V) sur le premier noeud (202) est inférieure au seuil, le seuil étant, par exemple, déterminé au moins en partie par le premier potentiel. Pixel selon l'une quelconque des revendications 1 à 4, dans lequel le pixel (PIX3) comprend un circuit de lecture (LECT3) ayant une entrée connectée au deuxième noeud (200), le circuit de lecture étant configuré pour fournir le premier potentiel au deuxième noeud. Pixel selon la revendication 8, dans lequel le circuit de lecture (LECT3) est en outre configuré pour convertir un courant (I) sur son entrée en une tension (VI) et pour fournir un signal binaire (OUT3) dans un premier état si ladite tension est supérieure à un seuil, et dans un deuxième état si ladite tension est inférieure au seuil, le seuil étant, par exemple, déterminé au moins en partie par le premier potentiel. Pixel selon l'une quelconque des revendications 1 à 9, dans lequel : le pixel comprend une première région semiconductrice (508) dopée d'un premier type de conductivité, adaptée à détecter un rayonnement dans une deuxième gamme de longueurs d'onde, par exemple visible, et s'étendant à partir d'une première face (500), la première face étant destinée à recevoir les rayonnements dans les première et deuxième gammes de longueurs d'onde ; la photodiode (PD1, PD2) de chaque voie (CH1, CH2) comprend : - une deuxième région semiconductrice (510) dopée du premier type de conductivité, correspondant à la première borne de la photodiode (PD1, PD2) et s'étendant à partir d'une deuxième face parallèle (502) à la première face, et - une troisième région semiconductrice (512) dopée du deuxième type de conductivité et prise en sandwich entre la première région (508) et la deuxième région (510) ; le pixel comprend une grille de transfert verticale (VEGA) s'étendant depuis la deuxième face (502) jusqu'à la première région (508), la grille de transfert isolant électriquement les photodiodes (PD1, PD2) des voies (CH1, CH2) les unes des autres et étant en contact avec chaque deuxième région (512). Pixel selon la revendication 10, dans lequel la grille de transfert verticale (VEGA) comprend un cœur conducteur et une gaine isolante, le cœur conducteur correspondant au premier noeud (202) du pixel. Pixel selon la revendication 10 ou 11, dans lequel le pixel comprend en outre : un circuit de lecture supplémentaire (LECTSUP) et un circuit (SEL) configuré pour : sélectivement coupler et découpler la première électrode (510, K1, K2) de la photodiode (PD1, PD2) de chaque voie du deuxième noeud (200) ; et sélectivement coupler et découpler la première électrode (510, K1, K2) de la photodiode (PD1, PD2) de chaque voie du circuit de lecture supplémentaire (LECTSUP). Capteur comprenant une pluralité de pixels selon l'une quelconque des revendications 1 à 12.