Brevet FR3143786A1 — publié le 20240621

Selon un aspect, il est proposé un système informatique comportant : - une unité centrale de traitement (CPU), - un périphérique (PRPH) configuré pour traiter des données présentant un premier format, - une mémoire (MEM) configurée pour stocker des données destinées au périphérique, les données présentant un deuxième format distinct du premier format, - un contrôleur d’accès direct à la mémoire (DMA) configuré pour, lors d’une transmission de données depuis la mémoire (MEM) vers le périphérique (PRPH) : ○ récupérer des données destinées au périphérique (PRPH) et stockées en mémoire (MEM), puis ○ modifier le format des données récupérées pour obtenir des données présentant ledit premier format, puis ○ transmettre les données selon ledit premier format au périphérique (PRPH), l’unité centrale de traitement (CPU) étant configurée pour initialiser une transmission de données depuis la mémoire (MEM) vers le périphérique (PRPH) par l’intermédiaire du contrôleur d’accès direct à la mémoire (DMA). Figure pour l’abrégé : Figure 1 SYSTEME INFORMATIQUE ET PROCÉDÉ DE TRANSMISSION DE DONNÉES ENTRE UNE MÉMOIRE ET UN PÉRIPHERIQUE Des modes de réalisation et de mise en œuvre concernent les systèmes informatiques, notamment les systèmes sur puce. Un système informatique peut comprendre une unité centrale de traitement, une mémoire et au moins un périphérique. Par exemple, le système informatique peut comprendre comme périphérique un circuit de chiffrement/déchiffrement. Le circuit de chiffrement/déchiffrement peut notamment être configuré pour réaliser un chiffrement/déchiffrement selon la norme « AES » (acronyme de l’anglais « Advanced Encryption Standard »). Un tel circuit chiffrement/déchiffrement peut notamment utiliser le mode « AES-CCM » (en anglais « Counter with Cipher Block Chaining-Message Authentication Code »). Le chiffrement/déchiffrement « AES-CCM » permet de chiffrer/déchiffrer un message numérique, et utilise une signature d’authentification (en anglais « authentication tag ») calculée à partir d’un préfixe et de données d’un en-tête associés audit message numérique. La signature d’authentification permet d’authentifier une intégrité du message chiffré auquel cette signature d’authentification est associée. Les données de l’en-tête comprennent des informations définies par l’utilisateur. Le préfixe comprend quant à lui une information sur la longueur de l’en-tête, notamment chiffrée selon la norme NIST Special Publication 800-38C. Le préfixe peut avoir une taille qui varie selon la longueur de l’en-tête. Par exemple, le préfixe peut être codé sur deux, six ou dix octets. Le périphérique du système informatique peut requérir de recevoir des données dans un format défini. Ce format peut être différent d’un format des données stockées en mémoire. Ainsi, les données stockées en mémoire ne peuvent pas être directement transmises au périphérique. En particulier, lorsque le périphérique est un circuit de chiffrement-déchiffrement de type « AES-CCM », le périphérique requiert de recevoir le préfixe et les données de l’en-tête dans un format donné. Ce format est généralement différent de celui utilisé pour stocker ce préfixe et ces données d’en-tête dans la mémoire. Plus particulièrement, le circuit de chiffrement-déchiffrement peut requérir de concaténer le préfixe avec les données de l’en-tête, alors que la mémoire peut être configurée pour stocker le préfixe et les données de l’en-tête séparément. En outre, le périphérique peut requérir de recevoir des données par des mots numériques comportant un nombre d’octets pouvant être différents du nombre d’octets des mots numériques utilisés pour stocker les données en mémoire. Habituellement, l’unité centrale de traitement est configurée pour dupliquer les données stockées en mémoire destinés au périphérique afin de modifier ensuite leur format pour l’adapter à celui requis par le périphérique. La modification du format des données est alors réalisée par voie logicielle. Les données reformatées sont ensuite transmises au périphérique directement ou via un contrôleur d’accès direct à la mémoire. Par exemple, l’unité centrale de traitement est utilisée pour concaténer le préfixe et les données d’en-tête associés à un message à chiffrer/déchiffrer afin d’obtenir un en-tête reformaté. La duplication des données par l’unité centrale de traitement entraîne une occupation importante de la mémoire et un temps de traitement important. Il existe donc un besoin de proposer une solution permettant de transmettre des données stockées dans une mémoire à un périphérique de manière simplifiée afin de limiter l’occupation mémoire et le temps de traitement requis pour cette transmission de données. Selon un aspect, il est proposé un système informatique comportant : - une unité centrale de traitement, - un périphérique configuré pour traiter des données présentant un premier format, - une mémoire configurée pour stocker des données destinées au périphérique, les données présentant un deuxième format distinct du premier format, - un contrôleur d’accès direct à la mémoire configuré pour, lors d’une transmission de données depuis la mémoire vers le périphérique : ○ récupérer des données destinées au périphérique et stockées en mémoire, puis ○ modifier le format des données récupérées pour obtenir des données présentant ledit premier format, puis ○ transmettre les données selon ledit premier format au périphérique, l’unité centrale de traitement étant configurée pour initialiser une transmission de données depuis la mémoire vers le périphérique par l’intermédiaire du contrôleur d’accès direct à la mémoire. Un tel contrôleur d’accès direct à la mémoire permet donc de reformater les données stockées en mémoire au cours de leur transmission au périphérique. La modification du format des données est donc réalisée directement par le contrôleur d’accès direct à la mémoire, et non par voie logicielle par l’unité centrale de traitement. Une telle modification du format des données ne requiert pas de duplication des données récupérées de la mémoire. Un tel contrôleur d’accès direct à la mémoire permet donc de transmettre les données au périphérique de manière simplifiée en limitant l’occupation mémoire requise pour la transmission de ces données. Le contrôleur d’accès direct à la mémoire permet de réaliser rapidement une transmission de données depuis la mémoire vers le périphérique. Le système informatique peut notamment être un système sur puce. Dans un mode de réalisation avantageux, les données destinées au périphérique comprennent des mots numériques codés sur plusieurs octets, les octets des mots numériques étant ordonnés dans la mémoire selon ledit deuxième format, le contrôleur d’accès direct à la mémoire est configuré pour récupérer les octets des mots numériques dans la mémoire et pour les ordonner selon ledit premier format avant de les transmettre au périphérique. Avantageusement, les octets desdits mots numériques sont stockés à des adresses données de la mémoire, l’unité centrale de traitement étant configurée pour programmer le contrôleur d’accès direct à la mémoire pour permettre à ce dernier de déterminer les adresses des octets des mots numériques à accéder en mémoire en fonction dudit deuxième format. De préférence, la mémoire est configurée pour stocker des mots numériques de N octets, N étant un nombre entier, le périphérique étant configuré pour recevoir puis traiter des mots numériques de M octets, M étant un nombre entier multiple de N, le contrôleur d’accès direct à la mémoire étant configuré pour assembler M/N mots numériques de N octets stockés en mémoire de manière à obtenir un mot numérique de M octets, puis pour transmettre ce mot numérique de M octets au périphérique. Dans un mode de réalisation avantageux, N est égal à deux et M est égal à quatre. De préférence, le périphérique est un circuit de chiffrement/déchiffrement configuré pour chiffrer/déchiffrer un message numérique stocké dans ladite mémoire et pour calculer une signature d’authentification à partir d’un préfixe et de données d’un en-tête associés audit message numérique, la mémoire étant configurée pour stocker séparément les données de l’en-tête et ledit préfixe. Avantageusement, le contrôleur d’accès direct à la mémoire est configuré pour concaténer le préfixe et les données de l’en-tête de manière à obtenir un en-tête reformaté, puis pour transmettre l’en-tête reformaté au circuit de chiffrement/déchiffrement. Avantageusement, les données de l’en-tête stockées comprennent des mots numériques codés sur plusieurs octets, les octets de ces mots numériques étant ordonnés dans la mémoire selon ledit deuxième format, le contrôleur d’accès direct à la mémoire est configuré pour récupérer les octets de ces mots numériques des données de l’en-tête dans la mémoire et pour les ordonner selon ledit premier format avant de les transmettre au périphérique. Selon un autre aspect, il est proposé un procédé de transmission de données vers un périphérique d’un système informatique configuré pour traiter des données présentant un premier format depuis une mémoire configurée pour stocker des données destinées au périphérique, les données stockées en mémoire présentant un deuxième format distinct du premier format, le système informatique comportant en outre une unité centrale de traitement et un contrôleur d’accès direct à la mémoire, le procédé comprenant : - une initialisation, par l’unité centrale de traitement, de la transmission de données depuis la mémoire vers le périphérique par l’intermédiaire du contrôleur d’accès direct à la mémoire, puis - une récupération, par le contrôleur d’accès direct à la mémoire, des données destinées au périphérique et stockées en mémoire, puis - une modification, par le contrôleur d’accès direct à la mémoire, du format des données récupérées pour obtenir des données présentant ledit premier format, puis - une transmission, par le contrôleur d’accès direct à la mémoire, des données selon ledit premier format au périphérique. Un tel procédé présente les mêmes avantages que ceux précités pour le système informatique. Dans un mode de mise en œuvre avantageux, les données destinées au périphérique comprennent des mots numériques codés sur plusieurs octets, les octets des mots numériques étant ordonnés dans la mémoire selon ledit deuxième format, le procédé comprenant une récupération, par le contrôleur d’accès direct à la mémoire, des octets des mots numériques dans la mémoire puis une mise en ordre de ces octets des mots numériques selon ledit premier format par le contrôleur d’accès direct à la mémoire, puis une transmission par le contrôleur d’accès direct à la mémoire de ces octets des mots numériques ordonnés selon ledit premier format au périphérique. Avantageusement, les octets desdits mots numériques sont stockés à des adresses données de la mémoire, la récupération des octets des mots numériques dans la mémoire comprenant une détermination, par le contrôleur d’accès direct à la mémoire, des adresses des octets des mots numériques à accéder en mémoire en fonction dudit deuxième format. De préférence, la mémoire est configurée pour stocker des mots numériques de N octets, N étant un nombre entier, le périphérique étant configuré pour recevoir puis traiter des mots numériques de M octets, M étant un nombre entier multiple de N, le procédé comprenant un assemblage, par le contrôleur d’accès direct à la mémoire, de M/N mots numériques de N octets stockés en mémoire de manière à obtenir un mot numérique de M octets, puis une transmission de ce mot numérique de M octets au périphérique. Dans un mode de mise en œuvre avantageux, N est égal à deux et M est égal à quatre. De préférence, le périphérique est un circuit de chiffrement/déchiffrement configuré pour chiffrer/déchiffrer un message numérique stocké dans ladite mémoire et pour calculer une signature d’authentification à partir d’un préfixe et de données d’un en-tête associés audit message numérique, la mémoire étant configurée pour stocker séparément les données de l’en-tête et ledit préfixe. Avantageusement, la modification de format des données par le contrôleur d’accès direct à la mémoire comprend une concaténation du préfixe et des données de l’en-tête de manière à obtenir un en-tête reformaté, cet en-tête reformaté étant ensuite transmis au circuit de chiffrement/déchiffrement par le contrôleur d’accès direct à la mémoire. Dans un mode de mise en œuvre avantageux, les données de l’en-tête stockées comprennent des mots numériques codés sur plusieurs octets, les octets de ces mots numériques étant ordonnés dans la mémoire selon ledit deuxième format, le procédé comprenant une récupération, par le contrôleur d’accès direct à la mémoire, des octets des mots numériques de l’en-tête dans la mémoire puis une mise en ordre de ces octets des mots numériques de l’en-tête selon ledit premier format par le contrôleur d’accès direct à la mémoire, puis une transmission par le contrôleur d’accès direct à la mémoire de ces octets des mots numériques de l’en-tête ordonnés selon ledit premier format au périphérique. D’autres avantages et caractéristiques de l’invention apparaîtront à l’examen de la description détaillée de modes de réalisation, nullement limitatifs, et des dessins annexés sur lesquels : illustrent des modes de réalisation et de mise en œuvre de l’invention. La illustre un mode de réalisation d’un système informatique SYS. Ce système informatique SYS peut notamment être un système sur puce (désigné également par l’acronyme « SoC » de l’anglais « system-on-chip »). Le système informatique SYS comprend une unité centrale de traitement CPU, une mémoire MEM, au moins un périphérique PRPH et un contrôleur d’accès direct à la mémoire DMA. La illustre un unique périphérique PRPH. Néanmoins, il est possible de prévoir plusieurs périphériques PRPH. Dans ce mode de réalisation, le périphérique PRPH est un circuit de chiffrement/déchiffrement configuré pour pouvoir chiffrer/déchiffrer un message numérique. Le circuit de chiffrement/déchiffrement PRPH peut notamment être configuré pour réaliser un chiffrement/déchiffrement selon la norme « AES » (acronyme de l’anglais « Advanced Encryption Standard »). Un tel circuit chiffrement/déchiffrement PRPH peut notamment utiliser le mode « AES-CCM » (en anglais « Counter with Cipher Block Chaining-Message Authentication Code »). Un tel circuit de chiffrement/déchiffrement est bien connu de l’homme du métier. Le chiffrement/déchiffrement « AES-CCM » permet de chiffrer/déchiffrer un message numérique, et utilise une signature d’authentification (en anglais « authentication tag ») calculée à partir d’un préfixe et de données d’un en-tête associés audit message numérique. La signature d’authentification permet d’authentifier une intégrité du message chiffré auquel cette signature d’authentification est associée. Les données de l’en-tête comprennent des informations définies par l’utilisateur. Le préfixe comprend quant à lui une information sur la longueur de l’en-tête, notamment chiffrée selon la norme NIST Special Publication 800-38C. Le préfixe peut avoir une taille qui varie selon la longueur de l’en-tête. Par exemple, le préfixe peut être codé sur deux, six ou dix octets. Le système informatique SYS comprend en outre un bus informatique BS qui est partagé entre l’unité centrale de traitement CPU, la mémoire MEM, et le contrôleur d’accès direct à la mémoire DMA. Par ailleurs, le contrôleur d’accès direct à la mémoire DMA est également connecté électriquement au périphérique PRPH. Le contrôleur d’accès direct à la mémoire DMA est configuré pour permettre au périphérique PRPH de récupérer des données stockées dans la mémoire MEM, sans intervention de l’unité centrale de traitement CPU. En particulier, l’unité centrale de traitement CPU est simplement configurée pour initialiser la transmission de données depuis la mémoire MEM vers le périphérique PRPH. En particulier, l'unité centrale de traitement CPU est configurée pour démarrer une horloge interne du contrôleur d’accès direct à la mémoire DMA. Puis, l’unité centrale de traitement CPU est configurée pour initialiser ce contrôleur d’accès direct à la mémoire DMA en indiquant les adresses des données à lire (celles du préfixe et celles de l'en-tête) et en indiquant le format des données en mémoire et le format de données requis par le périphérique PRPH. Ensuite, l'unité centrale de traitement CPU active le contrôleur d’accès direct à la mémoire DMA puis le périphérique PRPH. Le périphérique PRPH envoie alors un signal au contrôleur d’accès direct à la mémoire DMA pour lui indiquer qu’il est prêt à recevoir des données afin de démarrer la transmission. La mémoire MEM est une mémoire non volatile. La mémoire MEM est configurée pour stocker des données dans un format donné. Ce format dépend par exemple de la manière dont sont stockées les données dans cette mémoire MEM. En particulier, ce format peut dépendre d’une méthode de boutisme (en anglais « endianness ») mise en œuvre pour le stockage des données dans la mémoire MEM. Plus particulièrement, chaque donnée est stockée dans la mémoire MEM sur au moins un mot numérique d’au moins un octet. Le boutisme définit l’ordre dans lequel les octets des mots numériques sont stockées dans la mémoire MEM. La mémoire MEM peut par exemple être configurée pour stocker des données dans des mots numériques de deux octets (16 bits). Certaines données stockées dans la mémoire MEM peuvent être destinées au périphérique PRPH. Par exemple, lorsque le périphérique PRPH est un circuit de chiffrement/déchiffrement, la mémoire MEM peut être configurée pour stocker le message numérique à chiffrer/déchiffrer, des données d’un en-tête et un préfixe associés au message numérique. Les données d’en-tête et le préfixe sont stockés séparément dans la mémoire MEM. Les données d’en-tête et le préfixe sont alors enregistrés dans la mémoire MEM selon un format donné. La illustre un exemple de préfixe PRFX et de données d’en-tête HDR stockées dans la mémoire MEM. Les valeurs des données stockées dans la mémoire MEM sont ici représentées dans un système hexadécimal. La mémoire MEM est ici configurée pour stocker des données sur des mots numériques de deux octets. Par exemple, le préfixe PRFX est représenté sur un seul mot numérique de deux octets ayant la valeur « 0020 ». Ce mot numérique est stocké à l’adresse ADDR 0x20000468 de la mémoire MEM. Les données d’en-tête HDR sont représentées sur seize mots numériques de deux octets. Ces mots numériques sont stockés à partir de l’adresse ADDR 0x200004c8 jusqu’à l’adresse 0x200004e7. Le périphérique PRPH est configuré pour traiter les données stockées dans la mémoire MEM qui lui sont destinées. Toutefois, le périphérique peut requérir de recevoir des données dans un format de données différent du format des données stockées dans la mémoire MEM. En particulier, lorsque le périphérique PRPH est un circuit de chiffrement/déchiffrement, le périphérique PRPH peut requérir de recevoir les données d’en-tête et le préfixe selon un format donné. Par exemple, le périphérique PRPH peut requérir une concaténation du préfixe aux données d’en-tête. Le périphérique PRPH peut requérir de recevoir des octets des mots numériques des données selon un ordre de données qui peut être différent de l’ordre utilisé pour stocker les octets des mots numériques dans la mémoire MEM. Afin de fournir au périphérique PRPH des données conformes au format qu’il requiert, le contrôleur d’accès direct à la mémoire DMA est configuré pour modifier le format des données stockées en mémoire MEM et destinées au périphérique PRPH avant de les transmettre à ce dernier. Plus particulièrement, le contrôleur d’accès direct à la mémoire DMA présente une entrée configurée pour recevoir des données IDAT de la mémoire MEM via le bus informatique BS. Le contrôleur d’accès direct à la mémoire DMA est notamment configuré pour recevoir en entrée des données IDAT dans le format de données de la mémoire MEM. Le contrôleur d’accès direct à la mémoire est par exemple configuré pour recevoir en entrée des mots numériques de deux octets (16 bits) depuis la mémoire MEM. Le contrôleur d’accès direct à la mémoire DMA est configuré pour modifier le format de ces données qu’il reçoit en entrée pour le rendre conforme au format requis par le périphérique PRPH. Le contrôleur d’accès direct à la mémoire DMA comprend également une sortie configurée pour délivrer au périphérique PRPH des données reformatées RDAT selon le format requis par le périphérique PRPH. Le contrôleur d’accès direct à la mémoire DMA est notamment configuré pour délivrer en sortie des mots numériques sur deux octets (32 bits) résultant de l’assemblage de deux mots numériques de deux octets (16 bits) reçus en entrée. Le contrôleur d’accès direct à la mémoire DMA comprend notamment un circuit (non représenté) ayant une structure de type file (connu également sous l’acronyme « FIFO », de l’anglais « First In, First Out »). Ce circuit est configuré pour recevoir des mots numériques de deux octets et pour les réordonner et les assemblés de manière à délivrer des mots numériques de quatre octets en sortie du contrôleur d’accès direct à la mémoire DMA. En particulier, le contrôleur d’accès direct à la mémoire DMA est configuré pour accéder à des mots numériques à assembler situés à deux adresses différentes de la mémoire, en connaissant l’espacement entre ces deux adresses. Un tel contrôleur d’accès direct à la mémoire utilise alors un adressage à deux dimensions (« 2D DMA ») bien connu de l’homme du métier. Plus particulièrement, lorsque le périphérique PRPH est un circuit de chiffrement/déchiffrement de type « AES-CCM », le contrôleur d’accès direct à la mémoire DMA est configuré pour concaténer un préfixe aux données d’en-tête associés à un message à chiffre, de manière à obtenir un en-tête reformaté selon le format requis par le périphérique. Cet en-tête reformaté est ensuite délivré au périphérique PRPH. Par exemple, la illustre un en-tête reformaté MHDR par le contrôleur d’accès direct à la mémoire DMA. Cet en-tête reformaté MHRDR présente le préfixe PRFX « 0020 » concaténé aux données d’en-tête HDR stockées dans la mémoire MEM. Les mots numériques de deux octets stockés dans la mémoire MEM ont été réorganisés et assemblées de manière à obtenir des mots numériques de quatre octets dans l’en-tête reformaté MHDR. Par exemple, le mot numérique « cbc8 » et le mot numérique « 1124 » des données d’en-tête HDR ont été assemblés par le contrôleur d’accès direct à la mémoire DMA de manière à obtenir le mot numérique « cbc81124 ». Le contrôleur d’accès direct à la mémoire DMA peut également ajouter des octets de remplissage (en anglais « padding bytes ») à la fin de l’en-tête reformaté MHDR. Par exemple, à la , l’en-tête reformaté comprend deux octets de remplissage PAD de valeur « 0000 ». Le contrôleur d’accès direct à la mémoire DMA peut être programmé par l’unité centrale de traitement CPU via le bus informatique BS. La programmation du contrôleur d’accès direct à la mémoire DMA permet de lui indiquer comment modifier le format des données stockées en mémoire MEM et destinées au périphérique PRPH. En particulier, le contrôleur d’accès direct à la mémoire DMA est programmé pour lui permettre de savoir dans quel ordre lire les données en mémoire MEM de manière à les réordonner en sortie. Un tel contrôleur d’accès direct à la mémoire permet de modifier directement le format des données stockées en mémoire, sans intervention de l’unité centrale de traitement. En particulier, le contrôleur d’accès direct à la mémoire permet de modifier le format de l’en-tête en y ajoutant le préfixe avant de le transmettre au périphérique. Un tel système informatique est ainsi configuré pour éviter une duplication des données stockées en mémoire pour modifier leur format avant de les transmettre au périphérique. En effet, l’utilisation du contrôleur d’accès direct à la mémoire pour modifier le format des données stockées en mémoire ne requiert pas de dupliquer ces données. Cela permet de limiter l’occupation de la mémoire pour la transmission de données au périphérique. Cela permet ainsi d’utiliser une mémoire de taille réduite. La illustre un procédé de transmission de données depuis une mémoire MEM vers un périphérique PRPH d’un système informatique SYS tel que décrit précédemment. Le procédé comporte une initialisation 30 de la transmission de données stockées dans la mémoire MEM au périphérique PRPH. Cette initialisation est réalisée par l’unité centrale de traitement CPU. Le procédé comprend ensuite une récupération 31 par le contrôleur d’accès direct à la mémoire DMA desdites données stockées dans la mémoire MEM. Le format des données récupérées est conforme au format utilisé pour le stockage des données dans la mémoire MEM. Puis, le procédé comprend une modification 32 du format de données récupérées. Dans cette étape, le contrôleur d’accès direct à la mémoire DMA convertit le format des données récupérées de manière à le rendre conforme au format requis par le périphérique PRPH. En particulier, lorsque le périphérique PRPH est un circuit de chiffrement/déchiffrement, le contrôleur d’accès direct à la mémoire concatène le préfixe et les données d’en-tête stockés dans la mémoire MEM. Le contrôleur d’accès direct à la mémoire peut également modifier l’ordre des mots numériques des données récupérées et assembler les mots numériques de manière à obtenir de nouveaux mots numériques présentant un plus grand nombre d’octets. Le contrôleur d’accès direct à la mémoire peut notamment assembler deux mots numériques de deux octets (16 bits) afin d’obtenir des mots numériques de quatre octets (32 bits). Ces opérations permettent d’obtenir un en-tête reformaté dans lequel le préfixe et les données d’en-tête récupérés de la mémoire MEM sont concaténés. Le procédé comprend ensuite une transmission 33 des données reformatées au périphérique PRPH. Par exemple, le procédé comprend une transmission de l’en-tête reformaté au périphérique PRPH. Bien entendu, la présente invention est susceptible de diverses variantes et modifications qui apparaîtront à l’homme de l’art. Par exemple, le périphérique peut être un circuit de traitement de données vidéo par exemple. En particulier, chaque pixel peut être chiffré selon trois composantes de couleurs primaires (par exemple rouge, vert, bleu), chaque composante étant codée par un nombre numérique stocké en mémoire selon un format prédéterminé. Il est possible, pour des impératifs de compression et de gain en mémoire, de modifier l’ordre dans lequel les composantes sont stockées dans leur format initial pour les réordonner dans un format différent, ou plus simplement de procéder à la décimation et au réordonnement des pixels de manière à diminuer le nombre d’informations du flux du débit vidéo. Le contrôleur d’accès direct à la mémoire est alors configuré pour adapter le format des pixels entre la mémoire et le circuit de traitement de données vidéo. Système informatique comportant : - une unité centrale de traitement (CPU), - un périphérique (PRPH) configuré pour traiter des données présentant un premier format, - une mémoire (MEM) configurée pour stocker des données destinées au périphérique, les données présentant un deuxième format distinct du premier format, - un contrôleur d’accès direct à la mémoire (DMA) configuré pour, lors d’une transmission de données depuis la mémoire (MEM) vers le périphérique (PRPH) : ○ récupérer des données destinées au périphérique (PRPH) et stockées en mémoire (MEM), puis ○ modifier le format des données récupérées pour obtenir des données présentant ledit premier format, puis ○ transmettre les données selon ledit premier format au périphérique (PRPH), l’unité centrale de traitement (CPU) étant configurée pour initialiser une transmission de données depuis la mémoire (MEM) vers le périphérique (PRPH) par l’intermédiaire du contrôleur d’accès direct à la mémoire (DMA). Système informatique selon la revendication 1, dans lequel les données destinées au périphérique (PRPH) comprennent des mots numériques codés sur plusieurs octets, les octets des mots numériques étant ordonnés dans la mémoire (MEM) selon ledit deuxième format, le contrôleur d’accès direct à la mémoire (DMA) est configuré pour récupérer les octets des mots numériques dans la mémoire (MEM) et pour les ordonner selon ledit premier format avant de les transmettre au périphérique (PRPH). Système informatique selon la revendication 2, dans lequel les octets desdits mots numériques sont stockés à des adresses données de la mémoire (MEM), l’unité centrale de traitement (CPU) étant configurée pour programmer le contrôleur d’accès direct à la mémoire (DMA) pour permettre à ce dernier de déterminer les adresses des octets des mots numériques à accéder en mémoire (MEM) en fonction dudit deuxième format. Système informatique selon l’une quelconque des revendications 2 ou 3, dans lequel la mémoire (MEM) est configurée pour stocker des mots numériques de N octets, N étant un nombre entier, le périphérique (PRPH) étant configuré pour recevoir puis traiter des mots numériques de M octets, M étant un nombre entier multiple de N, le contrôleur d’accès direct à la mémoire (DMA) étant configuré pour assembler M/N mots numériques de N octets stockés en mémoire (MEM) de manière à obtenir un mot numérique de M octets, puis pour transmettre ce mot numérique de M octets au périphérique (PRPH). Système informatique selon la revendication 4, dans lequel N est égal à deux et M est égal à quatre. Système informatique selon l’une des revendications 1 à 5 dans lequel le périphérique (PRPH) est un circuit de chiffrement/déchiffrement configuré pour chiffrer/déchiffrer un message numérique stocké dans ladite mémoire (MEM) et pour calculer une signature d’authentification à partir d’un préfixe et de données d’un en-tête associés audit message numérique, la mémoire étant configurée pour stocker séparément les données de l’en-tête et ledit préfixe. Système informatique selon la revendication 6, dans lequel le contrôleur d’accès direct à la mémoire (DMA) est configuré pour concaténer le préfixe et les données de l’en-tête de manière à obtenir un en-tête reformaté, puis pour transmettre l’en-tête reformaté au circuit de chiffrement/déchiffrement. Système informatique selon la revendication 7, dans lequel les données de l’en-tête stockées comprennent des mots numériques codés sur plusieurs octets, les octets de ces mots numériques étant ordonnés dans la mémoire selon ledit deuxième format, le contrôleur d’accès direct à la mémoire (DMA) est configuré pour récupérer les octets de ces mots numériques des données de l’en-tête dans la mémoire et pour les ordonner selon ledit premier format avant de les transmettre au périphérique (PRPH). Procédé de transmission de données vers un périphérique (PRPH) d’un système informatique (SYS) configuré pour traiter des données présentant un premier format depuis une mémoire (MEM) configurée pour stocker des données destinées au périphérique, les données stockées en mémoire présentant un deuxième format distinct du premier format, le système informatique (SYS) comportant en outre une unité centrale de traitement (CPU) et un contrôleur d’accès direct à la mémoire (DMA), le procédé comprenant : - une initialisation (30), par l’unité centrale de traitement (CPU), de la transmission de données depuis la mémoire (MEM) vers le périphérique (PRPH) par l’intermédiaire du contrôleur d’accès direct à la mémoire (DMA), puis - une récupération (31), par le contrôleur d’accès direct à la mémoire (DMA), des données destinées au périphérique (PRPH) et stockées en mémoire (MEM), puis - une modification (32), par le contrôleur d’accès direct à la mémoire (DMA), du format des données récupérées pour obtenir des données présentant ledit premier format, puis - une transmission (33), par le contrôleur d’accès direct à la mémoire (DMA), des données selon ledit premier format au périphérique (PRPH). Procédé selon la revendication 9, dans lequel les données destinées au périphérique (PRPH) comprennent des mots numériques codés sur plusieurs octets, les octets des mots numériques étant ordonnés dans la mémoire (MEM) selon ledit deuxième format, le procédé comprenant une récupération, par le contrôleur d’accès direct à la mémoire (DMA), des octets des mots numériques dans la mémoire (MEM) puis une mise en ordre de ces octets des mots numériques selon ledit premier format par le contrôleur d’accès direct à la mémoire (DMA), puis une transmission par le contrôleur d’accès direct à la mémoire (DMA) de ces octets des mots numériques ordonnés selon ledit premier format au périphérique (PRPH). Procédé selon la revendication 10, dans lequel les octets desdits mots numériques sont stockés à des adresses données de la mémoire (MEM), la récupération des octets des mots numériques dans la mémoire (MEM) comprenant une détermination, par le contrôleur d’accès direct à la mémoire (DMA), des adresses des octets des mots numériques à accéder en mémoire (MEM) en fonction dudit deuxième format. Procédé selon l’une quelconque des revendications 10 ou 11 dans lequel la mémoire (MEM) est configurée pour stocker des mots numériques de N octets, N étant un nombre entier, le périphérique (PRPH) étant configuré pour recevoir puis traiter des mots numériques de M octets, M étant un nombre entier multiple de N, le procédé comprenant un assemblage, par le contrôleur d’accès direct à la mémoire (DMA), de M/N mots numériques de N octets stockés en mémoire (MEM) de manière à obtenir un mot numérique de M octets, puis une transmission de ce mot numérique de M octets au périphérique (PRPH). Procédé selon la revendication 12, dans lequel N est égal à deux et M est égal à quatre. Procédé selon l’une des revendications 9 à 13 dans lequel le périphérique (PRPH) est un circuit de chiffrement/déchiffrement configuré pour chiffrer/déchiffrer un message numérique stocké dans ladite mémoire (MEM) et pour calculer une signature d’authentification à partir d’un préfixe et de données d’un en-tête associés audit message numérique, la mémoire étant configurée pour stocker séparément les données de l’en-tête et ledit préfixe. Procédé selon la revendication 14, dans lequel la modification de format des données par le contrôleur d’accès direct à la mémoire (DMA) comprend une concaténation du préfixe et des données de l’en-tête de manière à obtenir un en-tête reformaté, cet en-tête reformaté étant ensuite transmis au circuit de chiffrement/déchiffrement par le contrôleur d’accès direct à la mémoire (DMA). Procédé selon la revendication 15, dans lequel les données de l’en-tête stockées comprennent des mots numériques codés sur plusieurs octets, les octets de ces mots numériques étant ordonnés dans la mémoire selon ledit deuxième format, le procédé comprenant une récupération, par le contrôleur d’accès direct à la mémoire (DMA), des octets des mots numériques de l’en-tête dans la mémoire (MEM) puis une mise en ordre de ces octets des mots numériques de l’en-tête selon ledit premier format par le contrôleur d’accès direct à la mémoire (DMA), puis une transmission par le contrôleur d’accès direct à la mémoire (DMA) de ces octets des mots numériques de l’en-tête ordonnés selon ledit premier format au périphérique (PRPH).