Brevet FR3141836A1 — publié le 20240510

Module de LNA à commutateur comprenant : une tranche de silicium sur isolant, SOI, comprenant un substrat de silicium et une couche active séparées par une couche d’oxyde enterrée, BOX, dans lequel ledit substrat SOI est un substrat SOI à haute résistance, HR, comprenant une couche de manipulation en silicium ayant une résistivité supérieure à 1 kΩ-cm ; un commutateur comprenant une pluralité de transistors SOI ; un amplificateur à faible bruit, LNA, situé dans ladite tranche SOI et connectée à une sortie dudit commutateur, dans lequel ledit LNA comprend un transistor bipolaire formé dans une région massive de ladite tranche SOI où ladite couche BOX est retirée ; et une couche métallique épaisse pour la connexion au commutateur et au LNA. Figure pour l’abrégé : Fig. 5 MODULE DE LNA À COMMUTATEURDOMAINE TECHNIQUE La présente invention concerne des modules d’amplificateur à faible bruit (LNA) à commutateur, c’est-à-dire des circuits comprenant un commutateur avec des transistors à silicium sur isolant (SOI) et un LNA. CONTEXTE Les nouvelles technologies de télécommunications nécessitent des dispositifs nouveaux et améliorés au niveau des semi-conducteurs. La nouvelle norme, 5G-NR, peut permettre des débits de données plus élevés (> 100 Mbit/s, max. 20 Gbit/s), une plus grande densité (plus d’équipements connectés/km 2 ) et une latence plus faible (idéalement de 10 à 1 ms). Pour la 5G, les technologies des semi-conducteurs du groupe III-V (par exemple, GaAs) semblent prometteuses, mais présentent certains inconvénients tels qu’une consommation d’énergie élevée, des composants passifs à faible facteur de qualité, un faible niveau d’intégration, une production en masse difficile et des coûts élevés. Dans la technologie du silicium sur isolant (SOI), les circuits sont formés dans une couche de silicium qui est isolée du substrat par une couche électriquement isolante. Cela présente l’avantage de réduire la capacité parasite, ce qui permet d’accéder à un horizon de performance puissance-vitesse plus souhaitable. Les structures SOI peuvent donc être avantageuses pour les applications à haute fréquence telles que les circuits de communication par radiofréquence (RF). RÉSUMÉ Conformément à un premier aspect de l’invention il est fourni un module LNA à commutateur qui comprend : - une tranche de silicium sur isolant, SOI, comprenant un substrat de silicium et une couche active, séparées par une couche d’oxyde enterrée, BOX, dans lequel ledit substrat SOI est un substrat SOI à haute résistance, HR, comprenant une couche de manipulation en silicium ayant une résistivité supérieure à 1 kΩ-cm ; - un commutateur comprenant une pluralité de transistors SOI ; - un amplificateur à faible bruit, LNA, situé dans ladite tranche SOI et connectée à une sortie dudit commutateur, dans lequel ledit LNA comprend un transistor bipolaire formé dans une région massive de ladite tranche SOI où ladite couche BOX est retirée ; et une couche métallique épaisse pour la connexion au commutateur et au LNA. Dans une réalisation du premier aspect, ledit transistor bipolaire est un transistor SiGe. Dans une réalisation du premier aspect, ladite couche de manipulation en silicium a une résistivité supérieure à 3 kΩ-cm. Dans une réalisation du premier aspect, ledit module LNA à commutateur comprend en outre une pluralité de composants passifs formés dans ou sur ladite tranche SOI sur ladite couche BOX, dans lequel lesdits composants passifs sont formés à partir de et/ou sont connectés par la couche métallique épaisse et une deuxième couche métallique épaisse qui la chevauche au moins partiellement. Dans une réalisation du premier aspect, la ou chaque couche métallique épaisse présente une épaisseur dans la plage allant de 2 µm à 4 µm. Dans une réalisation du premier aspect, ledit LNA comprend une structure cascode comprenant ledit transistor bipolaire qui est un émetteur commun de ladite structure cascode. Dans une réalisation du premier aspect, ledit LNA comprend un deuxième transistor bipolaire qui est une base commune de ladite structure cascode. Dans une réalisation du premier aspect, ledit module de LNA à commutateur comprend en outre un transistor SOI, dans lequel ladite structure cascode comprend ledit transistor SOI qui est une grille commune de ladite structure cascode. Dans une réalisation du premier aspect, ledit transistor SOI est un transistor métal-oxyde-semi-conducteur complémentaire (CMOS). Dans une réalisation du premier aspect, ledit module de LNA à commutateur comprend un circuit d’amplification de premier étage et un circuit d’amplification de deuxième étage, dans lequel ledit circuit d’amplification de premier étage comprend ledit transistor bipolaire et dans lequel ledit circuit d’amplification de deuxième étage comprend une structure cascode. Dans une réalisation du premier aspect, ladite structure cascode comprend un premier transistor SOI qui est une source commune de ladite structure cascode et un deuxième transistor SOI qui est une grille commune de ladite structure cascode. Dans une réalisation du premier aspect, ladite structure cascode comprend un deuxième transistor bipolaire dans une région massive de ladite tranche SOI, dans lequel ledit deuxième transistor bipolaire est un émetteur commun de ladite structure cascode, et un transistor SOI qui est une grille commune de ladite structure cascode. Dans une réalisation du premier aspect, ledit circuit d’amplification de premier étage comprend une deuxième structure cascode comprenant ledit transistor bipolaire qui est un émetteur commun de ladite deuxième structure cascode. Dans une réalisation du premier aspect, ladite deuxième structure cascode comprend un deuxième transistor bipolaire situé dans une région massive de ladite tranche SOI, dans lequel ledit deuxième transistor bipolaire est une base commune de ladite structure cascode. Dans une réalisation du premier aspect, ladite deuxième structure cascode comprend un transistor SOI qui est une grille commune de ladite structure cascode. Conformément à un deuxième aspect de l’invention, il est fourni un appareil de télécommunications comprenant un module de LNA à commutateur selon l’une quelconque des réalisation du premier aspect, dans lequel le commutateur du module de LNA à commutateur est agencé dans ledit appareil pour passer d’un mode récepteur à un mode émetteur dudit appareil. Des modes de réalisation préférés de l’invention sont décrits ci-dessous en référence aux dessins ci-joints. BRÈVE DESCRIPTION DES DESSINS La représente un schéma d’une partie d’un système de télécommunications, tel qu’un équipement utilisateur (UE) ou un autre appareil de télécommunications, selon un mode de réalisation ; La représente un schéma d’un commutateur unipolaire bidirectionnel (SPDT) en série/en parallèle comprenant des transistors SOI ; La représente un schéma d’un commutateur ; La représente les tracés à petits et grands signaux d’un commutateur ; La représente un schéma d’un module de LNA à commutateur selon un mode de réalisation comprenant un amplificateur à faible bruit (LNA) à deux étages, où le premier étage est un transistor SiGe tandis que le deuxième étage est une structure cascode comprenant des transistors SiGe et SOI ; La représente les tracés à petits signaux simulés du mode de réalisation ; La représente les tracés à grands signaux simulés du mode de réalisation ; La représente un schéma d’un module de LNA à commutateur selon un autre mode de réalisation comprenant un LNA à un seul étage comprenant une structure cascode comprenant deux transistors SiGe dans une région massive d’une tranche SOI ; La représente un schéma d’un module de LNA à commutateur selon un mode de réalisation comprenant un LNA à un seul étage comprenant une structure cascode comprenant un transistor SiGe et un transistor SOI ; La représente un schéma d’un module de LNA à commutateur selon un autre mode de réalisation comprenant un LNA à deux étage comprenant un transistor SiGe dans le premier étage et une structure cascode comprenant deux transistors SOI dans le deuxième étage ; La représente une section transversale schématique d’une partie d’un module de LNA à commutateur selon un mode de réalisation ; et La représente un schéma d’une partie d’un LNA illustrant la tranche SOI et la pile arrière comprenant des couches métalliques. DESCRIPTION DÉTAILLÉE La représente une partie d’un système de télécommunications 2 comprenant une antenne 4 pour émettre et recevoir des signaux électromagnétiques, un commutateur 6 connecté à l’antenne pour commuter entre les modes d’émission (Tx) et de réception (Rx), et un amplificateur à faible bruit (LNA) 8 pour amplifier les signaux reçus de l’antenne 4. Le système comprend en outre un décaleur de bande 10 pour décaler vers le haut ou vers le bas les signaux, dans lequel le décaleur de bande comprend un synthétiseur de fréquence 12. Le système 2 peut faire partie d’un nœud tel qu’un nœud de base dans un réseau 5G de télécommunications, ou d’un équipement utilisateur (UE) tel qu’un téléphone portable. La représente un schéma de circuit d’un commutateur 6 selon un mode de réalisation, qui peut être le commutateur 6 du système illustré dans la . Les mêmes numéros de référence sont utilisés pour des caractéristiques similaires ou équivalentes dans différentes figures pour faciliter la compréhension, et ne sont pas destinés à limiter les modes de réalisation illustrés. Le commutateur 6 est connecté à l’antenne 4 et à un chemin d’émission 14 pour l’émission de signaux avec l’antenne 4 et à un chemin de réception 16 pour les signaux reçus avec l’antenne 4. Le commutateur 6 comprend une pluralité de transistors SOI (par exemple des transistors CMOS formés sur la tranche SOI). Le commutateur comprend des transistors empilés en série/en parallèle. La tranche SOI peut comprend un substrat SOI à haute résistance (HR). Par exemple, la tranche SOI peut comprend une couche de manipulation en silicium ayant une résistivité supérieure à 3 kΩ-cm. La représente un schéma de circuit d’un commutateur 6 configuré pour faire commuter une antenne 4 entre un chemin d’émission 14 et un chemin de réception 16 pour un fonctionnement dans les modes TX et RX respectifs. Le commutateur 6 est un commutateur semi-conducteur, exploité en appliquant une tension aux bornes de différents transistors dans le commutateur. Le commutateur 6 peut être le commutateur tel qu’illustré dans la et/ou la . La représente les tracés à petits et grands signaux d’un commutateur SPDT selon un mode de réalisation mis en œuvre en utilisant un SOI, tel que le commutateur illustré dans la ou la . A partir des tracés, le commutateur représente environ 0,6 dB de perte par insertion à 28 GHz, et une rupture douce autour de 38 dBm. La représente un schéma d’un mode de réalisation comprenant un commutateur SOI 6 et un LNA 8. Le commutateur 6 est configuré pour connecter une ligne d’antenne 18 au LNA 8, qui est configuré pour amplifier le signal et pour émettre en sortie le signal amplifié sur une ligne de sortie 20. Le commutateur 6 et le LNA 8 sont situés sur le même substrat SOI. La tranche SOI comprend un substrat de silicium (également appelé la tranche de manipulation) et une couche de silicium active (également appelée la couche de dispositif) séparées par une couche d’oxyde enterrée (BOX). Le commutateur 6 comprend une pluralité de transistors permettant la commutation qui sont formés dans la couche de silicium active au-dessus de la couche BOX. Le commutateur 6 comprend également une pluralité de composants passifs (par exemple, des résistances) connectés aux transistors qui sont également formés au-dessus de la couche BOX pour bénéficier de l’isolation électrique améliorée fournie par la tranche SOI. Une des sorties du commutateur 6 est directement connecté au LNA 8. Le LNA 8 comprend un premier étage d’amplification comprenant un transistor SiGe 24 formé dans une région massive de la tranche SOI, dans lequel la couche BOX a été retirée dans la région massive, et remplacée par du silicium. Dans les figures, un rectangle en pointillés est utilisé pour illustrer un dispositif formé dans une région massive. Le retrait local de la couche BOX peut améliorer la conduction de chaleur depuis le transistor SiGe 24 puisqu’il est directement connecté au substrat de silicium sous-jacent. Le deuxième étage d’amplification du LNA 8 comprend une structure cascode présentant un premier transistor 28 qui est l’émetteur commun de ladite structure cascode et un deuxième transistor 30 qui est la grille commune de ladite structure cascode. Le premier transistor 28 est un autre transistor SiGe formé dans une deuxième région massive de la tranche SOI. Les transistors SOI 24, 28 peuvent améliorer le facteur de bruit du LNA 8, par rapport à un transistor SOI, particulièrement dans la fréquence des ondes millimétriques. Le deuxième transistor 30 de la structure cascode est un transistor SOI (par exemple un transistor NMOS) situé au-dessus de la couche BOX de la tranche SOI. Le transistor SOI peut améliorer la linéarité du LNA 8. Le LNA8 comprend également une pluralité de composants passifs (par exemple des condensateurs et des bobines d'inductance) qui peuvent également bénéficier de la tranche SOI. La combinaison du commutateur SPDT SOI et du LNA SOI avec des transistors SiGe massifs peut fournir une structure de récepteur améliorée pour un système de télécommunications, tel quel pour un UE dans un réseau 5G. La représente les tracés à petits signaux à partir de simulations du commutateur et du système LNA illustré dans la . A partir des tracés, il y a un gain suffisant qui recouvre la gamme de fréquences d’intérêt d’environ 24 GHz à 32 GHz et un excellent facteur de bruit (nf) autour de 2,2 dB à 28 GHz. La représente les tracés à grands signaux à partir de simulations du commutateur et du système LNA illustré dans la . La simulation à grands signaux montre une compression de 1 dB qui se produit à -10 dBm de puissance d’entrée. Le comportement des grands signaux remplit les conditions pour un système 5G. La représente un schéma d’un autre système selon un mode de réalisation comprenant un commutateur 6 et un LNA 8. Le système est similaire à celui de la , mais le LNA 8 comprend un seul étage d’amplification au lieu de deux. Le LNA 8 comprend une structure cascode comprenant un premier transistor 28 qui est l’émetteur commun et un deuxième transistor 30 qui est la base commune de ladite structure cascode. Les deux transistors 28, 30 sont des transistors SiGe formés dans la(les) région(s) massive(s) de la tranche SOI. Les transistors SiGe peuvent réduire le bruit du LNA 8 par rapport à des transistors SOI. La représente un schéma d’un autre système selon un mode de réalisation comprenant un commutateur 6 et un LNA 8. Le système est similaire à celui de la , mais au lieu d’avoir deux transistors SiGe dans une structure cascode, le LNA 8 comprend un premier transistor 28 qui est un transistor SiGe dans une région massive et un deuxième transistor 30 qui est un transistor SOI dans ce qui est appelé ici une structure cascode hybride. Le transistor SiGe peut réduire le bruit tandis que le transistor SOI peut améliorer la linéarité. La représente un schéma d’un autre système selon un mode de réalisation comprenant un commutateur 6 et un LNA 8. Le système est similaire à celui de la , mais au lieu d’avoir une structure cascode hybride dans le deuxième étage d’amplification, le deuxième étage d’amplification comprend une structure cascode avec de premier et deuxième transistors 28, 32 qui sont des transistors SOI. La représente une section transversale schématique d’une partie d’un module de LNA à commutateur comme par exemple une partie du commutateur ou du LNA, tel que le LNA 8 de la , 8, 9 ou 10. Le module comprend une tranche SOI 22 comprenant un substrat de silicium 38, une couche BOX 40 et une couche de silicium active 42. La tranche 22 comprend également une région massive 44 remplie avec du silicium où la couche BOX a été localement retirée. Le LNA comprend un transistor SiGe 46 dans la couche de silicium active 42 dans la région massive 44. La représente un schéma d’une partie d’un commutateur selon un mode de réalisation. En particulier, les couches métalliques 48 (M1 à M4, MI et MJ) sur le substrat SOI établissant une connexion avec les transistors SOI 50 au-dessus de la couche BOX 40 sont illustrés. Des composants passifs, tels que des bobines d'inductance, peuvent être formés à partir des couches métalliques supérieures épaisses MI et MJ ou connectés par celles-ci. La faible résistivité des couches métalliques épaisses MI, MJ peut améliorer les performances des composants passifs et réduire le bruit du LNA. Les couches métalliques épaisses MI, MJ peuvent avoir une épaisseur d’environ 3 µm. Les couches métalliques 51 peuvent généralement être formées dans l’extrémité arrière de la ligne (BEOL) d’un procédé CMOS. Les couches métalliques « normales » (M1 à M4) ont une épaisseur d’environ 0,35 µm. Le substrat de silicium 38 est un substrat HR ayant une résistivité supérieure à environ 3 kΩ-cm. En général, les modes de réalisation divulgués ici fournissent un module de LNA à commutateur comprenant une tranche de silicium sur isolant (SOI) comprenant un substrat de silicium et une couche active, séparées par une couche d’oxyde enterrée (BOX), un commutateur comprenant une pluralité de transistors SOI (qui sont formés dans la tranche SOI au-dessus de la couche BOX, par exemple par CMOS), et un amplificateur à faible bruit (LNA) situé dans ladite tranche SOI et connectée à une sortie dudit commutateur, dans lequel ledit LNA comprend un transistor bipolaire (par exemple un transistor SiGe) formé dans une région massive de ladite tranche SOI où ladite couche BOX est retirée. Généralement, le commutateur est un commutateur unipolaire bidirectionnel (SPDT) en série/en parallèle. Le SPDT peut être formé intégralement dans/sur la tranche SOI dans la couche active au-dessus de la couche BOX. La tranche SOI comprend un substrat SOI à haute résistance, HR, comprenant une couche de manipulation en silicium ayant une résistivité supérieure à 1 kΩ-cm. Le module de LNA à commutateur comprend en outre une couche métallique épaisse (par exemple > 2 µm d’épaisseur) pour la connexion au commutateur et au LNA. La couche de manipulation en silicium peut avoir une résistivité supérieure à 3 kΩ-cm. Par exemple, la couche de manipulation en silicium peut avoir une épaisseur dans la plage allant de 500 µm à 1 000 µm. Le substrat SOI HR peut réduire les capacités parasites. Le LNA peut en outre comprendre une pluralité de composants passifs (par exemple, des bobines d'inductance, des résistances et des condensateurs) formés sur ledit substrat SOI au-dessus de ladite couche BOX. La couche BOX peut, par exemple, avoir une épaisseur dans la plage allant de 2 µm à 4 µm. La couche de silicium active a généralement une épaisseur inférieure à 1 µm, par exemple d’environ 0,1 µm ou 0,2 µm. Les dispositifs situés dans la couche de silicium active au-dessus de la couche BOX, tels que les transistors, sont généralement séparés par des STI. Les composants passifs peuvent être formés à partir de et/ou sont connectés par une couche métallique épaisse (par exemple, le métal supérieur d’une pile arrière CMOS) ou par deux couches métalliques épaisses se recouvrant au moins partiellement. La ou les couches métalliques épaisses comprennent généralement du cuivre. Les couches métalliques épaisses peuvent avoir une épaisseur supérieure à 1 µm. Par exemple, les couches métalliques épaisses peuvent avoir une épaisseur dans la plage allant de 2 µm à 4 µm, par exemple environ 3 µm. Une plus grande épaisseur peut réduire la résistance et améliorer les performances d’au moins certains des composants passifs. Par exemple, les bobines d'inductance du module de LNA à commutateur peuvent être formées par une ou plusieurs spires de bobine dans la ou les couches métalliques épaisses. Typiquement, une pluralité de couches métalliques est sont située sur le substrat SOI, dans lequel la ou les couches métalliques épaisses sont situées au sommet (le plus loin de la couche de silicium active). Le métal 1 est la première couche métallique située le plus près du silicium actif et peut être directement connectée au transistor bipolaire. La première couche métallique peut avoir une épaisseur inférieure à 1 µm, par exemple une épaisseur d’environ 0,3 µm, ce qui est significativement plus mince que la ou les couches métalliques épaisses. La pluralité de couches métalliques peut être séparée par des couches interdiélectriques (par exemple, des couches d’oxyde de silicium) et connectée électriquement par des vias. Le LNA peut comprendre une structure cascode (également appelée topologie cascode) comprenant ledit transistor bipolaire qui est un émetteur commun de ladite structure cascode. La base commune de la structure cascode peut être un deuxième transistor bipolaire (par exemple, un transistor SiGe) dans une région massive du substrat SOI ou un transistor SOI « normal » (par exemple, un transistor CMOS) formé dans la couche de silicium active au-dessus de la couche BOX du substrat SOI. Le LNA peut comprendre deux étages d’amplification, par exemple un circuit d’amplification de premier étage et un circuit d’amplification de deuxième étage, dans lequel ledit circuit d’amplification de premier étage comprend ledit transistor bipolaire et dans lequel ledit circuit d’amplification de deuxième étage comprend une structure cascode. La structure cascode peut comprendre un premier transistor SOI qui est une source commune de ladite structure cascode et un deuxième transistor SOI qui est une grille commune de ladite structure cascode. Dans ce mode de réalisation, le deuxième étage d’amplification peut comprendre uniquement des transistors SOI (par exemple des transistors CMOS), ce qui peut améliorer la linéarité du LNA. Dans un autre mode de réalisation, ladite structure cascode peut comprendre un deuxième transistor bipolaire dans une région massive dudit substrat SOI, dans lequel ledit deuxième transistor bipolaire est un émetteur commun de ladite structure cascode, et dans lequel la structure cascode comprend un transistor SOI qui est une grille commune de ladite structure cascode. C’est-à-dire que le deuxième étage d’amplification comprend une structure cascode hybride avec. Le premier étage d’amplification comprend généralement un seul émetteur commun (pas de structure cascode) qui est le transistor bipolaire dans la région massive. Alternativement, ledit circuit amplificateur de premier étage peut comprendre une deuxième structure cascode comprenant ledit transistor bipolaire qui est un émetteur commun de ladite deuxième structure cascode. Ladite deuxième structure cascode peut comprendre un deuxième transistor bipolaire situé dans une région massive dudit substrat SOI, dans lequel ledit deuxième transistor bipolaire est une base commune de ladite structure cascode. C’est-à-dire que les deux transistors de la structure cascode du premier étage d’amplification sont des transistors bipolaires (par exemple des transistors SiGe) formés dans une région massive du substrat SOI dans ce mode de réalisation. Dans un autre mode de réalisation, ladite deuxième structure cascode comprend un transistor SOI qui est une grille commune de ladite structure cascode (pour former une structure cascode hybride avec le transistor bipolaire). D’autres modes de réalisation fournissent un équipement utilisateur (UE), tel qu’un téléphone portable, pour les télécommunications comprenant un commutateur selon un quelconque des modes de réalisation détaillé ici, dans lequel le commutateur est agencé dans l’UE pour commuter entre un mode de réception et un mode d’émission de l’UE. Par exemple, le commutateur est connecté à une antenne qui est agencée pour recevoir et émettre des signaux électromagnétiques. Dans le mode de réception (RX), le commutateur relie l’antenne au LNA du module de LNA à commutateur de manière à ce que les signaux reçus soient amplifiées par le LNA. Bien que des modes de réalisation spécifiques de l’invention aient été décrits ci-dessus, il sera évident pour un homme du métier que des modifications peuvent être apportées à l’invention telle que décrite sans s’écarter de la portée des revendications énoncées ci-dessous. Chaque caractéristique divulguée ou illustrée dans la présente spécification peut être incorporée dans l’invention, que ce soit seule ou en toute combinaison appropriée avec toute autre caractéristique divulguée ou illustrée ici. Module de LNA à commutateur, comprenant : - une tranche de silicium sur isolant (22) comprenant un substrat de silicium (38) et une couche active (42) séparées par une couche d’oxyde enterrée (40), dans lequel ledit substrat de silicium sur isolant est un dit substrat de silicium sur isolant à haute résistance comprenant une couche de manipulation en silicium ayant une résistivité supérieure à 1 kΩ-cm ; - un commutateur (6) comprenant une pluralité de transistors SOI ; - un amplificateur à faible bruit (8) situé dans ladite tranche de silicium sur isolant (22) et connectée à une sortie dudit commutateur (6), dans lequel ledit amplificateur à faible bruit (8) comprend un transistor bipolaire (46) formé dans une région massive (44) de ladite tranche de silicium sur isolant (22) où ladite couche d’oxyde enterrée est retirée ; et une couche métallique épaisse (MI, MJ) pour la connexion au commutateur (6) et à l’amplificateur à faible bruit (8). Module de LNA à commutateur selon la revendication 1, dans lequel ledit transistor bipolaire (46) est un transistor SiGe. Module de LNA à commutateur selon la revendication 1 ou 2, dans lequel ladite couche de manipulation en silicium a une résistivité supérieure à 3 kΩ-cm. Module de LNA à commutateur selon l’une quelconque des revendications précédentes, comprenant en outre une pluralité de composants passifs formés dans ou sur ladite tranche de silicium sur isolant (22) sur ladite couche d’oxyde enterrée (40), dans lequel lesdits composants passifs sont formés à partir de et/ou sont connectés par la couche métallique épaisse et une deuxième couche métallique épaisse (MI, MJ) qui la chevauche au moins partiellement. Module de LNA à commutateur selon l’une quelconque des revendications précédentes, dans lequel la ou chaque couche métallique épaisse (MI, MJ) présente une épaisseur dans la plage allant de 2 µm à 4 µm. Module de LNA à commutateur selon l’une quelconque des revendications précédentes, dans lequel ledit amplificateur à faible bruit (8) comprend une structure cascode comprenant ledit transistor bipolaire (28) qui est un émetteur commun de ladite structure cascode. Module de LNA à commutateur selon la revendication 6, dans lequel ledit amplificateur à faible bruit (8) comprend un deuxième transistor bipolaire (30) qui est une base commune de ladite structure cascode. Module de LNA à commutateur selon la revendication 6 ou 7, comprenant en outre un transistor SOI (28, 32), dans lequel ladite structure cascode comprend ledit transistor SOI qui est une grille commune de ladite structure cascode. Module de LNA à commutateur selon la revendication 8, dans lequel ledit transistor SOI est un transistor métal-oxyde-semi-conducteur complémentaire (CMOS). Module de LNA à commutateur selon l’une quelconque des revendications 1 à 5, et comprenant un circuit d’amplification de premier étage et un circuit d’amplification de deuxième étage, dans lequel ledit circuit d’amplification de premier étage comprend ledit transistor bipolaire et dans lequel ledit circuit d’amplification de deuxième étage comprend une structure cascode. Module de LNA à commutateur selon la revendication 10, dans lequel ladite structure cascode comprend un premier transistor SOI qui est une source commune de ladite structure cascode et un deuxième transistor SOI qui est une grille commune de ladite structure cascode. Module de LNA à commutateur selon la revendication 10, dans lequel ladite structure cascode comprend un deuxième transistor bipolaire dans une région massive (44) de ladite tranche de silicium sur isolant (22), dans lequel ledit deuxième transistor bipolaire est un émetteur commun de ladite structure cascode, et un transistor SOI qui est une grille commune de ladite structure cascode. Module de LNA à commutateur selon l’une quelconque des revendications 10 à 12, dans lequel ledit circuit d’amplification de premier étage comprend une deuxième structure cascode comprenant ledit transistor bipolaire qui est un émetteur commun de ladite deuxième structure cascode. Module de LNA à commutateur selon la revendication 13, dans lequel ladite deuxième structure cascode comprend un deuxième transistor bipolaire situé dans une région massive (44) de ladite tranche de silicium sur isolant (22), dans lequel ledit deuxième transistor bipolaire est une base commune de ladite structure cascode. Module de LNA à commutateur selon la revendication 13, dans lequel ladite deuxième structure cascode comprend un transistor SOI qui est une grille commune de ladite structure cascode. Appareil de télécommunications comprenant un module de LNA à commutateur selon l’une quelconque des revendications précédentes, dans lequel le commutateur du module de LNA à commutateur est agencé dans ledit appareil pour passer d’un mode récepteur à un mode émetteur dudit appareil.