Brevet FR3139639A1 — publié le 20240315

TITRE : Procédé et dispositif de transmission répétée de données définies Procédé de transmission répétée de données définies (1) par un module (2) émetteur de données vers un module (3) récepteur de données, selon lequel - on utilise trois mémoires de transmission de données (4) pour exécuter le procédé, ces mémoires ayant un bloc mémoire de données (5) ainsi qu’un premier bit de mémoire (6) pour enregistrer une réservation d’accès (10) du module émetteur de données (2) et un second bit de mémoire (7) pour enregistrer une réservation d’accès (10) du module récepteur (3), - on utilise en outre une mémoire de pointage (8) pour appliquer le procédé, selon lequel on enregistre un pointeur (9) dans la mémoire actuelle de transmission de données (4). Figure 1 Procédé et dispositif de transmission répétée de données définies DOMAINE DE L’INVENTION La présente invention se rapporte à un procédé et dispositif de transmission répétée de données définies. Les systèmes d’assistance de conduite ou de conduite automatisée se composent de nombreuses unités distinctes de logiciels qui échangent habituellement des données. De façon préférentielle, chacune des unités de logiciel encore appelés « exécutables », (nœuds ou composants de traitement de données ou modules de traitement de données) pour les données d’entrée et les données de sortie prévues. Dans les systèmes ci-dessus, les données d’entrée, par exemple, des données de capteurs tels que radar ou vidéo sont traitées pour obtenir à partir de là, des données plus précises pour une fonction de conduite fortement automatisée. Par exemple, on extrait les données concernant les panneaux de circulation à partir des données vidéo, dans une cascade de traitement à plusieurs niveaux, à partir des composants de traitement de données. Les différents composants de traitement de données ou modules de traitement forment aussi régulièrement un réseau complexe de traitement de données qui traite les données brutes ou données de capteur pour effectuer des actions fondées sur les données de capteur. De telles actions sont, par exemple, des missions de commande dans le cadre d’un mode de conduite autonome d’un véhicule. Il faut des procédés efficaces pour l’échange de données entre les différents composants de traitement de données et modules de traitement de données. Dans un tel échange de données, on a habituellement un module émetteur de données (encore appelé émetteur) et un module récepteur de données (encore appelé récepteur). Un tel procédé d’échange est soumis à différentes exigences. Une condition habituelle est de fournir toujours des données aussi actualisées que possible par le module émetteur de données vers le module récepteur de données. Cela s’applique notamment si, régulièrement on échange des données définies entre le module émetteur de données et le module récepteur de données. Un exemple est celui d’un module émetteur de données qui traite des données de caméra et les fournit comme données de caméra définies ainsi qu’un module récepteur de données qui traite ensuite ces données définies pour faire une détection de signaux de circulation ou une telle fonction. Dans une telle application, il n’est éventuellement pas nécessaire que chaque jeu séparé de données définies, fournies, soit reçu par le module récepteur de données. Il est beaucoup plus important que le module récepteur de données reçoive des données définies, actualisées autant que possible. Pour cela, il faut que le module émetteur de données fournisse les données définies de manière continue et sans tenir compte des opérations de lecture de données. Pour une telle application, il faut un procédé de transmission de données. De tels procédés de transmission de données sont souvent appelés files d’attente de messages. Une autre condition est d’exécuter de tels procédés de transmission de données régulièrement dans un environnement de mémoire partagée. Dans les environnements de mémoire partagée, les modules de traitement de données partagent habituellement une mémoire à laquelle les modules de traitement de données peuvent accéder sans contrôle d’accès par le système de gestion. Le système de gestion met les mémoires à la disposition des modules de traitement de données et leur permet l’accès. Ce système de gestion ne contrôle, toutefois pas, comment se fait l’accès des modules de traitement de données à la mémoire. Ces environnements réduisent considérablement la puissance de calcul nécessaire à l’échange de données entre les modules de traitement de données. Il y a néanmoins le risque de collision entre les accès car il n’y a pas d’instance de niveau supérieur pour éviter de telles collisions. Les files d’attente de messages fondées sur la communication de mémoire partagée dans différents logiciels intermédiaires ont l’inconvénient que l’émetteur et le récepteur peuvent se bloquer réciproquement. De plus, il faut que les deux puissent accéder à la mémoire partagée à la fois en lecture et en écriture. EXPOSE ET AVANTAGES DE L’INVENTION Le procédé et aussi le dispositif pour l’exécution du procédé décrivent une file de messages évitent à l’émetteur et au récepteur de se bloquer. En outre, cette solution n’utilise pas de mémoire partagée en lecture-écriture. L’invention a pour objet un procédé de transmission répétée de données définies par un module émetteur de données vers un module récepteur de données, l’exécution du procédé utilisant trois mémoires de transmission de données qui ont respectivement un bloc de mémoire de données ainsi qu’un premier bit de mémoire pour enregistrer une réservation d’accès du module émetteur de données et un second bit de mémoire pour enregistrer une réservation d’accès du module récepteur, pour l’exécution du procédé, il y a en outre une mémoire de pointeur qui contient un pointeur sur la mémoire actuelle de transmission de données, le procédé ayant les étapes suivantes consistant à : a) effectuer un procédé d’inscription de données avec les étapes intermédiaires suivantes : i) déterminer une mémoire de transmission de données dans laquelle il n’y a pas de réservation d’accès enregistrée, ni dans le premier bit de mémoire, ni dans le second bit de mémoire ; ii) réserver la mémoire de transmission de données déterminée dans l’étape a-i par le modèle émetteur de données en mettant une réservation d'accès dans le premier bit de mémoire de la mémoire respective de transmission de données ; iii) inscrire les données définies dans le bloc de mémoire de données de la mémoire de transmission de données ; iv) mettre un pointeur sur la mémoire de transmission de données utilisée dans la mémoire de pointeur, v) libérer la mémoire de transmission de données par l’enlèvement de la réservation d’accès mise dans l’étape a-ii) ; b) effectuer un procédé de lecture de données avec les étapes intermédiaires suivantes : i) déterminer la mémoire de transmission de données à lire avec le pointeur dans la mémoire de pointeur ; ii) réserver la mémoire de transmission de données à lire par le module récepteur de données par la mise d’une réservation d’accès dans le second bit de mémoire de la mémoire de transmission de données respective ; iii) lire les données définies dans le bloc de mémoire de données de la mémoire de transmission de données ; iv) libérer la mémoire de transmission de données en enlevant la réservation d’accès mise dans l’étape b-i). Ce procédé a l’avantage particulier d’avoir précisément trois mémoires de transmission de données pour une communication 1 :1 entre un module émetteur de données et un module récepteur de données. Les modules peuvent être des modules quelconques de traitement de données ou des composants de traitement de données – en particulier une partie d’un système de préparation du fonctionnement automatisé d’un véhicule automobile. Le procédé décrit applique une file d’attente de messages. Une file d’attente de messages correspond à un protocole de communication asynchrone dans lequel l’émetteur (le module émetteur de données) et le récepteur (le module récepteur de données) n’ont pas à interagir simultanément avec la file d’attente de messages. Avec le second bit de mémoire pour enregistrer une réservation d’accès de lecture d’une mémoire de transmission de données permet au module lecteur de données de réserver les données pour l’opération de lecture. En même temps, le module enregistrant des données peut utiliser l’autre des deux mémoires de transmission de données pour émettre les données actuelles. L’étape a) et ses étapes intermédiaires sont effectuées par le module émetteur de données. L’étape b) et ses étapes intermédiaires sont effectuées par le module récepteur de données. Les deux modules accèdent ainsi à une zone de mémoire commune avec les trois mémoires de transmission de données. Par l’accès en lecture de données par le module récepteur de données, il y a pratiquement toujours l’une des mémoires bloquées en accès de lecture. Indépendamment de la rapidité avec laquelle le module récepteur de données enregistre les données définies, le module émetteur de données, peut inscrire en alternance dans l’une ou dans l’autre des deux mémoires de transmission de données qui restent. En déterminant et en réservant la mémoire libre de transmission de données selon les étapes a-i) et a-ii) ainsi que par le positionnement des réservations d’accès respectives dans les étapes b-i) et b-ii), on garantit qu’il y a toujours précisément une mémoire de transmission de données qui n’est pas occupée par une réservation d’accès parmi les trois mémoires de transmission de données et qui sera choisie. L’utilisation du pointeur dans la mémoire de pointeur pour afficher le jeu de données le plus actuel respectif selon les étapes a-iv) et b-i) communique toujours au module récepteur les données définies, les plus actuelles de mémoire de transmission de données. Les solutions existantes n’ont généralement que deux mémoires de transmission de données. La solution décrite ici a des avantages considérables par rapport à de telles solutions. Lors de l’utilisation de deux mémoires de transmission de données, il peut arriver que le module émetteur de données avec la mise à disposition de données nouvelles définies doit surscrire les données inscrites en dernier ou il doit attendre jusqu’à ce que les données inscrites en dernier soient complètement enregistrées par le module récepteur de données. Cela diminue considérablement la vitesse et l’actualité de la transmission des données. Les trois mémoires de transmission de données évitent cet inconvénient. Le procédé décrit ou la file d’attente de messages fournie par le procédé décrit, permettent une communication entre le module émetteur de donnée et le module récepteur de données sans mémoire écriture-lecture partagée. Le module émetteur de données inscrit uniquement les données ou les drapeaux ou les moteurs dans le premier bit de mémoire dans les blocs de mémoire de données et dans une mémoire de pointeur. Le module émetteur de données préfère également les autorisations d’accès seulement pour ces parties de la mémoire de transmission de données. Le module récepteur de données peut accéder préférentiellement seulement en lecture à ces parties de la mémoire de transmission de données. Le module récepteur de données inscrit uniquement les données ou les drapeaux dans le second bit de mémoire. Le module récepteur de données a, de préférence également seulement des autorisations d’accès pour ces parties de la mémoire de transmission de données. Le module émetteur de données ne peut accéder, de préférence, qu’en lecture à ces parties de la mémoire de transmission de données. De manière particulièrement avantageuse, le procédé est exécuté de manière répétée en continu en boucle pour fournir au module récepteur de données, en continu, des données définies, actualisées par le module émetteur de données. Il est en outre avantageux que l’étape a) et l’étape b) soient exécutées de manière répétée en continu, en chevauchement décalées l’une par rapport à l’autre et dans l’étape a) et dans l’étape b) les étapes intermédiaires sont respectivement exécutées de manière séquentielle l’une derrière l’autre. De façon préférentielle, le module récepteur de données et le module émetteur de données travaillent indépendamment l’un de l’autre et en permanence de sorte que le module émetteur de données fournit au module récepteur de données toujours les données les plus actuelles qui ont déjà été traitées par le module émetteur de données. Il est également avantageux qu’au moins le module émetteur de données ou le module récepteur de données soient tous des modules traitant les données dans un réseau de préparation de données brutes utilisées pour les fonctions d’un mode de conduite fortement automatisé d’un véhicule automobile, les données définies transmises entre le module émetteur de données et le module récepteur de données sont des données brutes préparées qui sont ensuite retraitées par le module récepteur de données pour fournir des fonctions d’un mode de conduite fortement automatisé. Il et en outre avantageux que les données brutes comprennent au moins des types de données tels que : - des données de capteur du véhicule, - des données de sources de données externes au véhicule et qui sont fournies au véhicule pour une conduite fortement automatisée, et - des données fournies aux mémoires de données du véhicule pour un mode de conduite fortement automatisé. Il est également avantageux que la transmission répétée de données définies se fasse dans le réseau selon les étapes a) et b) entre un ensemble de modules de traitement de données. Il est en outre avantageux que pendant la détermination et la réservation de la mémoire de transmission de données dans les étapes a-i) et a-ii), toutes les mémoires de transmission de données soient bloquées pour l’exécution de l’étape b-i) et b-ii). En outre, il est avantageux que pendant la détermination et la réservation de la mémoire de transmission de données dans les étapes a-i) et a-ii), tout d’abord, à l’aide du premier bit de mémoire et du second bit de mémoire, on vérifie si une mémoire de transmission de données est libre et ensuite on fait tout d’abord une réservation provisoire ou temporaire suivie d’une nouvelle vérification du premier bit de mémoire et du second bit de mémoire. Cette façon de procéder par réservation provisoire ou temporaire garantit qu’il n’y aura pas de collision entre le module émetteur de données et le module récepteur de données. Dès que la réservation temporaire est posée, le module récepteur de données ne peut plus bloquer cette mémoire de transmission de données par un accès en lecture. La nouvelle vérification après la réservation temporaire permet de constater si celle-ci s’est faite, le cas échéant, entre la sélection de la mémoire de transmission de données respectives et la réservation temporaire. Si on a constaté une réservation d’accès par le module récepteur de données, on supprime de nouveau la réservation temporaire et on renouvelle, de préférence, l’essai de déterminer la mémoire de transmission de données et de la réserver. Il est en outre avantageux si, dans l’étape a-i) on ne se réfère pas à une mémoire de transmission de données pour laquelle un pointeur a été enregistré dans la mémoire de pointeur. Dans cette mémoire de transmission de données on a chaque fois le dernier jeu de données défini et qui doit être fourni pour le procédé de lecture de données ou module récepteur de données. Cela permet d’augmenter la vitesse d’exécution de l’étape a-i) si cette mémoire de transmission de données n’est pas prise en compte dans l’étape a-i). L’invention a également pour objet un dispositif de traitement de données comprenant au moins un module émetteur de données et un module récepteur de données ainsi qu’au moins trois mémoires de transmission de données et une mémoire de pointeur, le dispositif étant configuré pour exécuter le procédé tel que décrit ci-dessus. Il convient de remarquer qu’en liaison avec le procédé décrit ci-dessus, les avantages particuliers et les caractéristiques de réalisation s’appliquent et se transposent également au dispositif. En outre, l’invention a pour objet un produit-programme d’ordinateur comprenant des instructions qui, lors de l’exécution du produit-programme par l’ordinateur fait que celui-ci applique le procédé décrit. L’invention a également pour objet un support de mémoire lisible par ordinateur comportant des instructions dont l’exécution par l’ordinateur applique le procédé tel que décrit. La présente invention sera décrite ci-après de manière plus détaillée à l’aide d’un exemple de procédé de transmission répétée de données défini selon l’invention représenté dans les dessins annexés dans lesquels : schéma d’un dispositif se rapportant au procédé, et procédé de réservation de mémoire de transmission de données faisant partie du procédé de l’invention. DESCRIPTION DE MODES DE REALISATION DE L’INVENTION La montre un module émetteur de données 2 et un module récepteur de données 3 ; le module émetteur de données 2 transmet des données définies 1 au module récepteur de données 3. Pour cela, on a en tout trois mémoires de transmission de données 4 qui ont chacune un bloc de mémoire de données 5 pour enregistrer les données définies 1 à transmettre ainsi qu’un premier bit de données 6 pour déposer une réservation d’accès 10 du module émetteur de données 2 ainsi qu’un second bit de mémoire 7 pour déposer une réservation d’accès 10 du module récepteur de données 3. Le module émetteur de données 2 exécute l’étape a) avec les étapes intermédiaires i)-v). Le module récepteur de données 3 exécute l’étape b) avec les étapes intermédiaires i)-iv). Dans l’étape a-i) on détermine d’abord une mémoire de transmission de données 4 dans laquelle on ne dépose ni le premier bit de mémoire 6, ni le second bit de mémoire 7 de sorte que l’on ne l’utilise pas. Comme autre limitation, il y a le fait que l’on détermine seulement une mémoire de transmission de données 4 sur laquelle n’est pas orienté le pointeur enregistré dans la mémoire de pointeur. Dans l’étape a-ii) on a ensuite une réservation de la mémoire respective de transmission de données 4 dans laquelle est posé le premier bit de mémoire 6. Ensuite, on inscrit les données définies 1 selon l’étape a-iii) dans le bloc de mémoire de données 5 de la mémoire de transmission de données 4 respective. Dès que cela est terminé, dans l’étape a-iv), le pointeur 9 dans la mémoire de pointeur est mis sur le bloc de mémoire de données 5. La montre, à titre d’exemple, que le pointeur 9 est mis sur la troisième mémoire de transmission de données 4 marquée par (iii). Pour la fin de l’étape a), on a l’étape a-v) qui est la libération de la mémoire de transmission de données 4 par l’enlèvement de la réservation d’accès 10 posée dans le premier bit de mémoire 6 de la mémoire respective de transmission de données 4. En parallèle, mais néanmoins, le cas échéant, avec un décalage dans le temps pour l’exécution de l’étape a) et des étapes intermédiaires i-v), dans le module émetteur de données 2 on applique l’étape b) avec les étapes intermédiaire i-iv) dans le module récepteur de données 3. Tout d’abord, dans l’étape b-i) on détermine la mémoire de transmission de données 4 à lire, dans laquelle on enregistre le jeu actuel de données définies 1. Ensuite, on passe à l’étape b-ii) qui est une réservation de la mémoire de transmission de données 4 à lire par le module récepteur de données 3 en ce qu’on pose une réservation d’accès 10 dans le second bit de mémoire 7. Puis, dans l’étape b-iii) on extrait les données définies 1 du bloc de mémoire de données 4. Dès que l’extraction des données définies 1 est terminée, la mémoire de transmission de données est libérée par l’enlèvement de la réservation d’accès posée dans l’étape b-i) dans le second bit de mémoire 1. La montre le procédé selon les étapes a-i) et a-ii) ou b-i) et b-ii), qui déterminent et réservent la mémoire de transmission de données. La montre également de façon détaillée comment sont implémentées les étapes a-i) et a-ii) ou b-i) et b-ii). Mais, il n’est toutefois, pas nécessaire de déterminer et de réserver pour que l’enregistrement des données puisse se faire sans perturbation selon l’étape a-ii) ou la lecture des données selon l’étape b-iii). Les étapes a-i) et a-ii) ou b-i) et b-ii) sont implémentées pour éviter les collisions entre l’accès en écriture du module émetteur de données, et l’accès en lecture du module récepteur de données. Pour cela, on bloque l’accès à une mémoire de transmission de données par l’autre module respectif au cours des étapes a-i), a-ii) ou b-i) et b-ii). Ces blocages ne s’appliquent toutefois qu’à l’une des trois mémoires de transmission des données et seulement aussi longtemps que la mémoire de transmission de données respectives est candidate pour la réservation dans l’étape a-ii) ou b-ii). La montre un ordinogramme du déroulement d’un programme exécuté pour chaque mémoire de transmission de données, pour déterminer une mémoire de transmission de données et la réserver et cela aussi longtemps que dure la réservation réussie d’une mémoire de transmission de données. Dans chaque bloc de l’ordinogramme, on a représenté les deux bits de mémoire par « (_) (_) » ; dans cette expression on a indiqué par (x) qu’un bit de mémoire a été reconnu comme réservation d’accès ; l’expression (?) indique qu’un bit de mémoire de réservation d’accès doit être vérifié. Cette première position « (x) (_) » indique chaque fois que le premier bit de mémoire correspond à une réservation d’accès du module émetteur de données et la seconde position « (_) (x) » indique que le second bit de mémoire réserve l’accès au module récepteur de données. L’implémentation des étapes a-i) et a-ii) ou des étapes b-i) et b-ii) dans la se correspondent en principe, mais la vérification se fait à l’inverse. Cela signifie que pour l’exécution des étapes a-i) et a-ii) il y a une réservation d’accès pour le module récepteur de données et inversement dans l’exécution des étapes b-i) et b-ii) on vérifie le premier bit de mémoire pour déterminer s’il y a une réservation d’accès par le module émetteur de données. La description suivante se rapporte à la représentation des étapes a-i) et a-ii) à la ; cette description peut se transposer à la représentation des étapes b-i) et b-ii) ; toutefois, le premier bit de mémoire et le second bit de mémoire ou le module émetteur et le module récepteur doivent être inversés. Après le démarrage du procédé 11, on commence tout d’abord une vérification de réservation 12 du second bit de mémoire pour déterminer s’il y a une réservation d’accès par le module récepteur de données pour la mémoire respective de transmission de données. Cela correspond à l’état suivant du bit de mémoire « (_) (?) ». Ensuite, il y a une dérivation 13 du programme. S’il n’y a pas de réservation, il n’y a pas de bit de mémoire posé et cela est schématisé par « (_) (_) ». On a une réservation 14 provisoire pour le module émetteur de données qui correspond à une première partie de l’état a-ii) !. Avec la réservation provisoire, le premier bit de mémoire est posé de sorte que l’état devient « (x) (_) ». S’il y a une réservation et que l’état «(_) (x) » alors on ne pourra pas utiliser la mémoire de transmission de données correspondante. L’opération de réservation s’arrête 15. Après la réservation provisoire 14 on lance une nouvelle vérification de réservation 12, nécessaire pour éviter les collisions. Avant la réservation provisoire 14, on a le risque d’une collision du procédé entre le module émetteur de données et le module récepteur de données. Il est possible qu’entre le début 11 du procédé et la réservation provisoire 14 de l’autre procédé, il y a également en une réservation en accès. Pour l’éviter, après la réservation provisoire 14 on renouvelle la vérification de réservation 12. L’état à ce moment est le suivant « (x) (?) ». Puis, on a de nouveau une dérivation de procédé 13. Si après cette dérivation de procédé 13 on a constaté l’état « (x) (_) », cela est considéré comme réservation définitive 16. Si, après la dérivation de procédé 13 on a constaté l’état « (x) (x) », on remet l’état du premier bit de mémoire de sorte qu’ensuite on revient à l’état « (_) (?) » comme avant la première vérification de réservation. Il en résulte également un arrêt 15 de l’opération de réservation. Après l’arrêt 15 de l’opération de réservation, on refait démarrage 17 qui revient à un départ de procédé 11. Cela se rejette jusqu’à ce que l’on a déterminé une mémoire de transmission de données avec laquelle on pourra exécuter les autres étapes de procédé a-iii) etc. ou b-iii). Procédé de transmission répétée de données définies (1) par un module (2) émetteur de données vers un module (3) récepteur de données, selon lequel - on utilise trois mémoires de transmission de données (4) pour exécuter le procédé, ces mémoires ayant un bloc mémoire de données (5) ainsi qu’un premier bit de mémoire (6) pour enregistrer une réservation d’accès (10) du module émetteur de données (2) et un second bit de mémoire (7) pour enregistrer une réservation d’accès (10) du module récepteur (3), - on utilise en outre une mémoire de pointage (8) pour appliquer le procédé, selon lequel on enregistre un pointeur (9) dans la mémoire actuelle de transmission de données (4), procédé comprenant les étapes suivantes consistant à : a. exécuter un procédé d’inscription de données avec les étapes intermédiaires suivantes : i) déterminer une mémoire de transmission de données (4) dans laquelle il n’y a pas de réservation d’accès (10) enregistrée ni dans le premier bit de mémoire (6), ni dans le second bit de mémoire (7) ; ii) réserver la mémoire de transmission de données (4) déterminée dans l’étape a-i par le modèle émetteur de données (2) en mettant une réservation d'accès (10) dans le premier bit de mémoire (6) de la mémoire respective de transmission de données (4), iii) inscrire les données définies (1) dans le bloc de mémoire de données (5) de la mémoire de transmission de données (4), iv) mettre un pointeur (9) dans la mémoire de transmission de données utilisée dans la mémoire de pointeur (8), v) libérer la mémoire de transmission de données (4) par l’enlèvement de la réservation d’accès (10) mise dans l’étape a-ii) ; b) effectuer un procédé de lecture de données avec les étapes intermédiaires suivantes : i) déterminer la mémoire de transmission de données (4) à lire avec le pointeur (9) dans la mémoire de pointeur (8) ; ii) réserver la mémoire de transmission de données (4) à lire par le module récepteur de données (3) par la mise d’une réservation d’accès (10) dans le second bit de mémoire (7) de la mémoire de transmission de données (4) respective ; iii) lire les données définies (1) dans le bloc de mémoire de données (5) de la mémoire de transmission de données (4) ; iv) libérer la mémoire de transmission de données (4) en enlevant la réservation d’accès (10) mise dans l’étape b-i). Procédé selon la revendication précédente, dans lequel le procédé est répété en permanence en boucle pour fournir au module de réception de données (3) en permanence des données actualisées (1) par le module émetteur de données (2). Procédé selon l’une des revendications précédentes, selon lequel l’étape a) et l’étape b) sont exécutées de façon répétée en permanence en se chevauchant, décalées dans le temps, l’une par rapport à l’autre, et dans les étapes a) et b) les étapes intermédiaires sont respectivement exécutées l’une après l’autre de façon séquentielle. Procédé selon l’une des revendications précédentes, selon lequel - au moins le module émetteur de données (2) ou le module récepteur de données (3), sont tous deux des modules de traitement de données dans un réseau de préparation de données brutes pour les utiliser pour des fonctions d’un mode de conduite de véhicule très automatisé ; - les données définies (1), transmises entre le module émetteur de données (2) et le module récepteur de données (3) sont des données brutes, préparées, qui seront retraitées par le module récepteur de données (3) pour préparer des fonctions d’un mode de conduite automobile fortement automatisé. Procédé selon la revendication 4, selon lequel les données brutes comprennent au moins les types de données suivants : - des données de capteur fournies par les capteurs d’un véhicule automobile, - des données de sources de données extérieures au véhicule et qui sont fournies au véhicule pour le mode de conduite fortement automatisé, et - des données de mémoire de données dans le véhicule pour le mode de conduite fortement automatisé. Procédé selon la revendication 4 ou 5, selon lequel la transmission répétée de données définies (1) selon les étapes a) et b) entre un ensemble de modules de traitement de données se fait dans le réseau. Procédé selon l’une des revendications précédentes, selon lequel pendant la détermination et la réservation de la mémoire de transmission de données (4) dans les étapes a)-i) et a)-ii), toutes les mémoires de transmission de données (4) sont bloquées pour l’exécution de l’étape b)-i) et b)-ii). Procédé selon l’une des revendications précédentes, selon lequel pendant la détermination et la réservation de la mémoire de transmission de données (3) dans les étapes a)-i) et a)-ii), on vérifie tout d’abord avec le premier bit de mémoire (6) et le second bit de mémoire (7) si une mémoire de transmission de données (4) est libre et ensuite on fait tout d’abord une réservation temporaire avec une vérification renouvelée du premier bit de mémoire (6) et du second bit de mémoire (7). Procédé selon l’une des revendications précédentes, selon lequel dans l’étape a)-i) on ne tient pas compte d’une mémoire de transmission de données (4) dans laquelle est enregistré un pointeur dans la mémoire de pointeur (8). Dispositif de traitement de données comprenant au moins un module émetteur de données (2) et un module récepteur de données (3) ainsi qu’au moins trois mémoires de transmission de données (4) et une mémoire de pointeur (8), le dispositif étant configuré pour exécuter le procédé selon l’une des revendications 1 à 9. Produit-programme d’ordinateur comprenant des instructions dont l’exécution du produit-programme d’ordinateur par un ordinateur fait qu’il applique le procédé selon l’une des revendications 1 à 9. Support de mémoire lisible par un ordinateur comprenant des instructions dont l’exécution par un ordinateur fait que celui-ci exécute le procédé et/ou les étapes du procédé selon l’une des revendications 1 à 9.