Brevet FR3144398A1 — publié le 20240628

Substrat comprenant des tranchées et procédé de fabrication associé L’invention concerne un substrat 3 comprenant : • une première couche 30 à base d’un matériau semi-conducteur et comprenant une face avant et une face arrière, • un ensemble 36 d’au moins une couche surmontant la première couche 30 par la première face, et comprenant une pluralité de zones individuelles 331 de formation de composants microélectroniques 40, caractérisé en ce qu’il comprend une pluralité de tranchées 32 creuses s’étendant, suivant une dimension en épaisseur du substrat 3, au moins sur une portion de la première couche 30 allant jusqu’à la face avant de la première couche 30, les tranchées 32 étant délimitées au moins par une paroi latérale 320 et une paroi de fond 321 enterrée dans la première couche 30, les tranchées 32 formant un contour fermé autour d’au moins une zone individuelle 331. Figure pour l’abrégé : Fig.1A Substrat comprenant des tranchées et procédés de fabrication associés La présente invention concerne le domaine des substrats destinés à fabriquer des dispositifs électroniques et plus particulièrement des dispositifs microélectroniques, ces substrats permettant in fine de produire de manière plus efficace des dispositifs à base de composants réalisés de manière collective. L’invention trouve pour application avantageuse, mais non limitative, la fabrication de dispositifs microélectroniques. ETAT DE LA TECHNIQUE La réalisation collective de dispositifs microélectroniques, et en particulier des puces, est une pratique très courante et s’effectue sur la base d’un substrat. Celui-ci comprend des zones chacune dédiée à la formation d’un dispositif, ce dernier comprenant un ou plusieurs composants formés dans une telle zone. Les substrats servant à la fabrication collective peuvent notamment être des substrats semi-conducteurs, par exemple de type semi-conducteur sur isolant, et notamment silicium-sur-isolant SOI (abrégé de l’anglais Silicon-On-Insulator ). Après la réalisation des composants des différents dispositifs sur le substrat, les dispositifs sont singularisés, c’est-à-dire que le substrat est divisé en autant de parties que de dispositifs finaux à obtenir. Cette singularisation a lieu en toute fin de cycle de fabrication des composants, et notamment après le dépôt des couches métalliques du Back-end-of-line (abrégé BEOL, que l’on peut traduire par fin de ligne de fabrication). La découpe du substrat impliquée par la singularisation a de nombreux inconvénients. En premier lieu, elle s’avère généralement chronophage dans la mesure où il convient de trancher le substrat de manière successive suivant différentes directions. Et selon les techniques utilisées, par exemple lorsqu’il est fait recours à des plasmas de découpe, plusieurs passes peuvent être nécessaires. De plus, la découpe peut dégrader la qualité de surface des dispositifs microélectroniques, et la taille des découpes est généralement de plusieurs dizaines de micromètres en largeur, ce qui consomme une surface non négligeable du substrat. Il existe actuellement un besoin pour obtenir des dispositifs microélectroniques individualisés de manière améliorée dans un contexte de fabrication collective sur un substrat. Un objet de la présente invention est donc de faciliter la fabrication de de dispositifs microélectroniques à partir d’un substrat. Les autres objets, caractéristiques et avantages de la présente invention apparaîtront à l'examen de la description suivante et des dessins d'accompagnement. Il est entendu que d'autres avantages peuvent être incorporés. RESUME Pour atteindre cet objectif, selon un mode de réalisation on prévoit un substrat comprenant : une première couche à base d’un matériau semi-conducteur et comprenant une face avant et une face arrière, un ensemble d’au moins une couche, surmontant la première couche par la face avant, et comprenant une pluralité de zones individuelles de formation de composants microélectroniques. Avantageusement, le substrat comprend une pluralité de tranchées creuses s’étendant, suivant une dimension en épaisseur du substrat, au moins sur une portion de la première couche allant jusqu’à la face avant de la première couche, les tranchées étant délimitées au moins par une paroi latérale et une paroi de fond enterrée dans la première couche, les tranchées formant un contour fermé autour d’au moins une zone individuelle. Ainsi, le substrat comprend des tranchées de préférence fabriquées avant la fabrication des composants formant les dispositifs microélectroniques. Ceci présente plusieurs avantages. La singularisation des dispositifs microélectroniques est préparée avant la fabrication de ces derniers. Cela évite l’impact négatif que présentent les procédés de singularisation actuels en fin de process, notamment en supprimant tout risque de dégradation des dispositifs. D’autre part, les tranchées peuvent être réalisées de manière simultanée avec des techniques de gravure, ce qui est bien moins chronophage que les découpes de puces actuellement connues. D’une manière générale, le substrat ici présenté a pour vocation de porter des composants microélectroniques durant différentes étapes de leur fabrication. Après la fabrication des composants, le substrat est divisé en autant de parties que de dispositifs microélectroniques à former à partir des composants. Cependant, grâce à invention, cette division est facilitée par la structure du substrat. En effet, des tranchées sont préalablement formées de sorte que, lorsque le substrat est utilisé pour fabriquer les composants, elles sont déjà en place. En fin de procédé, les tranchées servent de zones de division des dispositifs microélectroniques. Alors que la phase de singularisation des dispositifs est habituellement perçue comme une étape intégralement postérieure à la fabrication des composants sur le substrat, la présente structure de substrat combat ce préjugé en anticipant cette singularisation par une fabrication des tranchées en amont de celle des composants. Également, la taille des tranchées est potentiellement très faible en largeur, si bien que l’espace occupé par cette partie de singularisation peut être largement diminuée en comparaison aux techniques actuelles. Selon un exemple, au moins la paroi de fond et la paroi latérale des tranchées sont en matériau diélectrique. Les parois en matériaux diélectriques étant formées au préalable, elles permettent une bonne isolation et/ou passivation des tranchées et peuvent notamment être mises en œuvre par des procédés à températures élevées (en particulier des recuits d’oxydation thermique) sans impact sur les composants qui ne sont pas encore formés. Un deuxième aspect concerne un procédé de fabrication du substrat selon le premier aspect, comprenant : une fourniture d’un sous-substrat support comprenant au moins une première couche à base d’un matériau semi-conducteur, le sous-substrat support présentant une surface exposée , une gravure d’une pluralité de tranchées de sorte que les tranchées s’étendent suivant une dimension en épaisseur du substrat depuis la surface exposée sur une portion de la première couche, chaque tranchée étant délimitée par une paroi latérale et une paroi de fond enterrée dans le première couche, les tranchées formant un contour fermé autour d’au moins une zone individuelle de formation de composants microélectroniques, une fourniture d’un sous-substrat donneur comprenant une couche superficielle présentant une surface exposée, un assemblage du sous-substrat support et du sous-substrat donneur par leurs surfaces exposées de façon à recouvrir les tranchées, chaque tranchée étant alors délimitée par la paroi latérale, la paroi de fond, et une paroi supérieure opposée à la paroi de fond. Ce procédé permet ainsi la fabrication du substrat qui pourra ensuite servir à obtenir les dispositifs microélectroniques, en les individualisant . Ce procédé présente les effets et avantages décrits relativement au premier aspect. Un troisième aspect concerne un procédé de fabrication d’un dispositif microélectronique comprenant : une fourniture d’un substrat présentant une surface exposée avant et une surface exposée arrière , un amincissement de la première couche depuis la face arrière jusqu’à ouvrir les tranchées. Ce procédé permet avantageusement in fine de séparer les dispositifs microélectroniques. Par cet amincissement ou au moins en partie grâce à lui, le procédé permet d’individualiser chaque dispositif. BREVE DESCRIPTION DES FIGURES Les buts, objets, ainsi que les caractéristiques et avantages de l’invention ressortiront mieux de la description détaillée de modes de réalisation de cette dernière, illustrés par les dessins d’accompagnement suivants. La représente une vue en coupe transversale d’un substrat portant une pluralité de composants destinés à former des dispositifs microélectroniques selon un mode de réalisation. La représente une vue en coupe transversale d’un substrat portant une pluralité de composants destinés à former des dispositifs microélectroniques selon un autre mode de réalisation. La représente une vue partielle selon la coupe AA des deux figures précédentes. La montre un exemple de résultat d’individualisation de dispositifs microélectroniques à partir d’un substrat selon la . Les figures 4A à 4E représentent des vues en coupe transversale d’étapes du procédé de fabrication du substrat selon des exemples de réalisation. Les figures 5A et 5B présentent des étapes ultérieures du procédé de fabrication du substrat selon des exemples de réalisation. Les figures 6A à 6E illustrent des étapes successives allant de la fabrication de composants sur le substrat jusqu’au report du substrat sur un support. Les figures 7A et 7B représentent une alternative à l’enchaînement représenté entre les figures 6A et 6B. Les dessins sont donnés à titre d'exemples et ne sont pas limitatifs de l’invention. Ils constituent des représentations schématiques de principe destinées à faciliter la compréhension de l’invention et ne sont pas nécessairement à l'échelle des applications pratiques. En particulier les dimensions relatives des sous-substrats et substrats, des couches, des tranchées et des parois ne sont pas représentatives de la réalité. DESCRIPTION DÉTAILLÉE Avant d’entamer une revue détaillée de modes de réalisation de l’invention, sont énoncées ci-après des caractéristiques optionnelles qui peuvent éventuellement être utilisées en association ou alternativement. Selon des exemples, le substrat est tel que : Il comprend au moins un composant microélectronique 40 dans l’au moins une zone individuelle 331 ; des tranchées complémentaires 42 s’étendent suivant la dimension en épaisseur depuis une face exposée du composant 40 jusqu’à l’embouchure des tranchées 32 ; chaque tranchée 32 s’étend dans la première couche 30 sur au moins 10%, et/ou de préférence sur moins de 50%, de la dimension en épaisseur de la première couche 30 ; l’ensemble 36 comprend une deuxième couche 31 au contact de la face avant de la première couche 30 et qui, de préférence, est une couche à base, et de préférence faite, d’un matériau choisi parmi un matériau diélectrique, par exemple un oxyde, un matériau semi-conducteur ou un matériau piézoélectrique ; l’ensemble 36 comprend une troisième couche 33 surmontant la deuxième couche 31 et qui, de préférence, est à base d’un matériau choisi parmi un matériau semi-conducteur ou un matériau piézoélectrique ; au moins la paroi de fond 321 et la paroi latérale 320 sont en matériau diélectrique ; au moins la paroi de fond 321 et la paroi latérale 320 comprennent une couche en un matériau diélectrique intégralement recouverte par un revêtement métallique ; chaque tranchée 32 présente au moins une plus petite dimension transversale inférieure à 10 µm ; au moins une partie des tranchées 32, et de préférence chaque tranchée 32, présente un rapport de forme, de la dimension de tranchée 32 selon la dimension en épaisseur sur la plus petite dimension transversale à la dimension en épaisseur, supérieur ou égal à 10 ; le substrat 3 comprend en outre un repère 34 configuré de façon à permettre l’alignement du substrat 3. Selon un exemple, les tranchées sont parallèles entre elles suivant la dimension en épaisseur du substrat. Par ailleurs, elles peuvent être de même dimension en profondeur dans le substrat. Selon un exemple, les tranchées forment un maillage dans le substrat, de préférence avec deux directions de tranchées perpendiculaires entre elles. En alternative, les tranchées peuvent avoir un profil courbe et par exemple circulaire autour des zones individuelles de formation des composants. Selon un exemple, les tranchées ne sont pas remplies par un matériau solide. Chaque rainure est de préférence remplie d’une atmosphère gazeuse isolante électriquement, par exemple de l’air, de l’azote ou de l’argon, éventuellement à une pression inférieure ou égale à la pression ambiante. Cette disposition est avantageuse pour la résistance des composants à des étapes ultérieures à budgets thermiques élevés, typiquement d’au moins 1000°C. Selon un exemple, chaque tranchée est délimitée par une paroi de fond, une paroi latérale et une paroi supérieure opposée à la paroi de fond. Pour au moins une tranchée, et de préférence pour chaque tranchée, au moins une partie de la paroi latérale et de la paroi de fond peuvent être dans le même matériau que celui de la première couche. Alternativement, pour au moins une tranchée, et de préférence pour chaque tranchée, au moins une partie de la paroi latérale et de la paroi de fond peuvent être en matériau diélectrique, par exemple le même matériau diélectrique que les parois de la tranchée. Ainsi, l’isolation électrique du flanc du dispositif microélectronique final est déjà réalisée. Dans le cas où le substrat comprend en outre un repère configuré de façon à permettre l’alignement du substrat, cela permet de faciliter encore la fabrication des dispositifs microélectroniques, en facilitant l’alignement du substrat, et notamment pour la réalisation des étapes de photolithographies nécessaire à la construction des zones actives des circuits et des différentes lignes conductrices des process de fabrication des composants. Pour un procédé de fabrication de type CMOS, la première brique est l’isolation des zones actives des transistors, c’est donc elle qui s’alignerait sur ces marques. Selon un exemple, le matériau semi-conducteur est choisi parmi le groupe constitué de silicium Si, germanium Ge, SiGe, un matériau III-V (par exemple GaN, InN, InGaAs, GaP, InP, InAs, AsGa…), un matériau II-VI, des matériaux à large bande-interdite, par exemple supérieure à 3 eV. Selon un exemple, le matériau semi-conducteur comprend, et de préférence est, du silicium. Selon un exemple, le matériau piézoélectrique est choisi parmi le tantalate de lithium (LiTaO 3 ), le niobate de lithium (LiNbO 3 ), le niobate de potassium-sodium (K x Na 1-x NbO 3 ou KNN), le titanate de baryum (BaTiO 3 ), le quartz, le titano-zirconate de plomb (PZT), un composé de niobate de plomb-magnésium et de titanate de plomb (PMN-PT), l’oxide de zinc (ZnO), le nitrure d’aluminium (AlN) ou le nitrure d’aluminium et de scandium (AlScN). Selon un exemple, le matériau diélectrique est un oxyde de semi-conducteur, et de préférence de la silice de formule chimique SiO 2 . Suivant différentes possibilités, le procédé de fabrication du substrat peut comprendre les caractéristiques suivantes de manière cumulative ou alternative selon toute combinaison : Il comprend une formation d’au moins un composant microélectronique 40 dans l’au moins une zone individuelle après assemblage du sous-substrat support 1 et du sous-substrat donneur 2. Il comprend après la formation d’au moins un composant microélectronique 40, une formation de tranchées complémentaires 42 s’étendant suivant la dimension en épaisseur depuis une face exposée du au moins un composant 40 jusqu’à l’embouchure des tranchées 32 ; suite à la gravure de la pluralité de tranchées 32 et de préférence avant l’assemblage du sous-substrat support 1 et du sous-substrat donneur 2, le procédé comprend, pour chaque tranchée 32 , une formation d’un matériau diélectrique au niveau au moins de la paroi de fond 321 et de la paroi latérale 320 ; la formation d’un matériau diélectrique au niveau au moins de la paroi de fond 321 et de la paroi latérale 320 de la pluralité de tranchées 32 comprend : une oxydation thermique de façon à oxyder le matériau semi-conducteur de la première couche 10 au niveau au moins de la paroi de fond 321 et de la paroi latérale 320 , et/ou un dépôt du matériau diélectrique au niveau au moins de la paroi de fond 321 et de la paroi latérale 320. La couche superficielle 21 du sous-substrat donneur est une couche à base, et de préférence faite, d’un matériau choisi parmi un matériau diélectrique, par exemple un oxyde, un matériau semi-conducteur ou un matériau piézoélectrique ; le sous-substrat support 1 comprend en outre une couche superficielle 11 à base, et de préférence faite, d’un matériau diélectrique, par exemple un oxyde, surmontant la première couche 10 , la couche superficielle présentant la surface exposée 1a , et/ou la couche superficielle 21 du sous-substrat donneur est une couche à base, et de préférence faite, d’un matériau diélectrique, par exemple un oxyde, surmontant une couche 20 à base d’un matériau choisi parmi un matériau semi-conducteur ou un matériau piézoélectrique. Après l’assemblage du sous-substrat support 1 et du sous-substrat donneur 2, un amincissement du sous-substrat donneur 2 est configuré pour exposer la couche superficielle 20, 21. une fourniture d’un substrat 3 présentant une surface exposée avant 3a et une surface exposée arrière 3b , un amincissement de la première couche 30 depuis la face arrière 3b jusqu’à ouvrir les tranchées 32. Selon un exemple, lorsque au moins la paroi de fond et la paroi latérale sont en matériau diélectrique, la paroi de fond de la pluralité de tranchées présente une dimension longitudinale sensiblement comprise entre 50 nm et 600 nm, de préférence sensiblement égale à 400 nm. Selon un exemple, lorsque au moins la paroi de fond et la paroi latérale sont en matériau diélectrique, la paroi latérale de la pluralité de tranchées présente une dimension transverse sensiblement comprise entre 50 nm et 600 nm, de préférence sensiblement égale à 400 nm. Selon un exemple, la couche superficielle du sous-substrat donneur est une couche à base, et de préférence faite, d’un matériau choisi parmi un matériau diélectrique, par exemple un oxyde, un matériau semi-conducteur ou un matériau piézoélectrique. Par la phase d’assemblage du sous-substrat donneur et du sous-substrat receveur, on comprend que la couche d’oxyde enterrée du substrat peut provenir du sous-substrat donneur et/ou du sous-substrat support. Suivant une possibilité, le substrat comprend au moins une tranchée additionnelle creuse s’étendant, suivant une dimension en épaisseur du substrat 3, au moins sur une portion de la première couche 30 allant jusqu’à la face avant 3a de la première couche 30, la tranchée additionnelle étant délimitée au moins par une paroi latérale et une paroi de fond enterrée dans la première couche 30, la tranchée additionnelle formant un contour fermé dans une zone individuelle 331. Ces tranchées peuvent être formées de manière similaire, et en particulier par gravure, et à la même étape que la formation des tranchées 32. Elles peuvent présenter la même dimension selon l’épaisseur du substrat 3. Elles permettent une découpe interne dans la zone du composant 4, utile notamment si celui-ci est creux. On peut notamment se servir de la surface disponible au centre pour y placer un autre dispositif microélectronique. Selon un exemple, le procédé comprend une formation d’une zone de fragilisation à une profondeur de la surface de la couche superficielle du substrat donneur, puis une séparation du substrat donneur au niveau de la zone de fragilisation. Suivant différentes possibilités, le procédé de fabrication des dispositifs microélectroniques à partir du substrat peut comprendre les caractéristiques suivantes de manière cumulative ou alternative selon toute combinaison : préalablement à l’amincissement, est compris un report du substrat 3 sur un support 41 depuis la face opposée à la face arrière 3b ; le support 41 peut être un substrat à base de semi-conducteur ou une couche de support notamment en polymère potentiellement avec une surface adhésive pour ce report ; après l’amincissement, est comprise une formation d’un revêtement 35 métallique couvrant au moins la paroi supérieure 322 et la paroi latérale 320 des tranchées 32. Par dispositif microélectronique, on entend tout type de dispositif réalisé avec les moyens de la microélectronique. Ces dispositifs englobent notamment en plus des dispositifs à finalité purement électronique, des dispositifs micromécaniques ou électromécaniques, ainsi que des dispositifs optiques ou optoélectroniques. Il peut s’agir d’un dispositif destiné à assurer une fonction électronique, optique, mécanique etc. Il peut aussi s’agir d’un produit intermédiaire, uniquement destiné à la réalisation d’un autre dispositif microélectronique. Il peut aussi s’agir d’une structure d’interconnexions électriques passives. Il est précisé que, dans le cadre de la présente invention, le terme « sur » ou « au-dessus » ne signifie pas obligatoirement « au contact de ». Ainsi, par exemple, le dépôt d’une couche sur une autre couche, ne signifie pas obligatoirement que les deux couches sont directement au contact l’une de l’autre mais cela signifie que l’une des couches recouvre au moins partiellement l’autre en étant soit directement à son contact, soit en étant séparée d’elle par un film, encore une autre couche ou un autre élément. Une couche peut par ailleurs être composée de plusieurs sous-couches d’un même matériau ou de matériaux différents. On entend par un élément « à base » d’un matériau A, un élément comprenant ce matériau A uniquement ou ce matériau A et éventuellement d’autres matériaux. Dans la description détaillée qui suit, il pourra être fait usage de termes tels que « longitudinal », « transversal ». Ces termes doivent être interprétés relativement au substrat ou à la dimension en épaisseur des dispositifs. Ainsi, une dimension longitudinale, une hauteur, une profondeur ou une épaisseur d’un élément ou d’une couche s’entend d’une dimension selon l’épaisseur du substrat qui le porte ou le contient. Une largeur, ou encore une section ou une dimension transversale s’entend d’une dimension perpendiculaire à l’épaisseur du substrat. Certaines parties du substrat ou du dispositif de l’invention peuvent avoir une fonction électrique. Certaines sont employées pour des propriétés de conduction électrique et on entend par électriquement conducteurs ou équivalents, des éléments formés d’au moins un matériau ayant une conductivité suffisante, dans l’application, pour réaliser la fonction souhaitée. D’autres parties, au contraire, sont employées pour des propriétés d’isolation électrique et tous matériaux ayant une résistivité suffisante pour réaliser cette isolation sont concernés et sont notamment appelés diélectriques ou électriquement isolants. Le mot « diélectrique » qualifie plus particulièrement un matériau dont la conductivité électrique est suffisamment faible dans l’application donnée pour servir d’isolant. Dans la présente invention, un matériau diélectrique présente de préférence une constante diélectrique inférieure à 4. On entend par « collage direct » un collage sans apport de matière adhésive (de type colle ou polymère notamment) qui consiste en la mise en contact de surfaces relativement lisses (d’une rugosité moyenne quadratique RMS, de l’anglais Root Mean Square , typiquement inférieure à 5 Å, 10 -10 m), par exemple réalisé à température ambiante et sous atmosphère ambiante, afin de créer une adhérence entre elles. Selon un mode de réalisation, le collage direct de deux substrats signifie que le collage est obtenu par les liens chimiques qui s’établissent entre les deux surfaces mises en contact. Ces liens chimiques peuvent être par exemple des liaisons de Van der Waals et/ou des liaisons chimiques fortes, covalentes, notamment lorsque le collage est assisté par une activation plasma ou suivi d’un traitement thermique de renforcement (typiquement 200°C à 1200°C pendant une heure). Le collage direct peut être obtenu sans nécessiter l’application d’une pression importante sur la structure à assembler. Une légère pression pourra simplement être appliquée pour initier le collage. Un recuit thermique peut en outre être effectué pour renforcer le collage. On entend par un paramètre « sensiblement égal/supérieur/inférieur à » une valeur donnée, que ce paramètre est égal/supérieur/inférieur à la valeur donnée, à plus ou moins 10% près, voire à plus ou moins 5% près, de cette valeur. Le substrat 3 est maintenant décrit selon plusieurs exemples de réalisation en référence aux figures 1A et 1B. Comme par exemple illustré par la , le substrat 3 comprend une première couche 30, à base ou faite d’un matériau semi-conducteur. Selon un exemple le matériau semi-conducteur comprend, et de préférence est, du silicium. La première couche 30 présente une épaisseur par exemple sensiblement comprise entre 100 µm et 800 µm. Le substrat 3 comprend en outre un ensemble 36 présentant au moins une couche. La donne un exemple purement indicatif de cet ensemble. Il comprend dans ce mode de réalisation une deuxième couche 31 et une troisième couche 33. Cependant l’ensemble 36 peut comprendre plus de deux couches, ou encore l’une parmi la deuxième cuche et la deuxième couche peut comporter plusieurs sous-couches. A l’inverse, l’ensemble peut ne présenter qu’une couche d’un seul matériau ; typiquement, cette couche unique peut être en matériau semi-conducteur (et non diélectrique), tel du silicium. Elle peut servir à former une interface de collage lors d’une phase de report exposée plus loin, notamment par activation plasma. En même temps, par son autre côté, cette couche unique comprend les zones individuelles pour les composants 40 ; cette couche unique pourra être réalisée et employée tel que décrit pour la troisième couche 33, mais sans le recours à la deuxième couche 32. Comme illustré par la , la deuxième couche 31 peut être à base ou faite d’un matériau diélectrique. Selon un exemple le matériau diélectrique comprend, et de préférence est, un oxyde de semi-conducteur, par exemple de la silice de formule SiO2. La deuxième couche 31 forme un empilement avec la première couche 30, de préférence en étant directement à son contact. La deuxième couche 31 peut être à base ou faite d’un matériau semi-conducteur, d’un matériau piézoélectrique ou d’un métal. La deuxième couche 31 peut présenter une épaisseur L31, telle que repérée à la , par exemple supérieure ou égale à 10 nm, préférentiellement à 100 nm. L’épaisseur L31 peut être inférieure ou égale à 1000 nm. Selon un exemple, comme illustré par la , la deuxième couche 31 est suivie d’une troisième couche 33 à base ou faite d’un matériau semi-conducteur ou d’un matériau piézoélectrique. Selon un exemple le matériau semi-conducteur comprend, et de préférence est, du silicium. La troisième couche 33 présente une épaisseur par exemple sensiblement comprise entre 10 nm et 1000 nm. Le substrat 3 comprend ainsi une structure de type semi-conducteur sur isolant, et notamment de type silicium-sur-isolant (SOI). Notons qu’on peut prévoir que la deuxième couche 31 ne soit pas surmontée d’une troisième couche semi-conductrice. Dans la suite, sauf mention explicite du contraire, on considère à titre non limitatif que le substrat 3 est un substrat SOI, la première couche 30 étant en silicium monocristallin ou polycristallin, la deuxième couche en SiO 2 et la troisième couche en silicium monocristallin. Le substrat 3 comprend des tranchées 32 creuses s’étendant depuis la deuxième couche 31 dans la première couche 30. Les tranchées 32 peuvent être parallèles entre elles. Les tranchées 32 s’étendent de préférence sur une dimension longitudinale orientée dans le sens de l’épaisseur des première 30 et deuxième 31 couches, qui correspond à la dimension en épaisseur du substrat 3. Les tranchées 32 sont enterrées dans le substrat 3, c’est-à-dire qu’elles ne sont pas débouchantes et, au moins sur l’une des surfaces exposées du substrat, et en particulier la face arrière 3b du substrat 3. Dans le cas de la , les tranchées 32 forment des volumes clos dans la mesure où leurs deux extrémités sont non débouchantes. Suivant une réalisation alternative, correspondant à la , l’une des extrémités des tranchées 32 est débouchante et, en particulier par la face avant 3a. En effet, dans ce cas, des tranchées complémentaires 42 sont formées par la face exposée des composants 40, au niveau des espaces 421 en s’étendant suivant la dimension en épaisseur du substrat 3 jusqu’à rejoindre les tranchées 32. De préférence, les tranchées complémentaires 42 adoptent la même répartition que celle visible en pour les tranchées 32. Dans cette configuration, pour une zone individuelle 331, les composants 40 et la partie sous-jacente du substrat 3 de ces composants 40 ne sont solidaires du reste du substrat 3 que par une portion du substrat 3 située à l’opposé des composants 40, vers la face 3b du substrat 3. Les tranchées 32 étant creuses, elles ne sont pas remplies d’un matériau solide. Elles sont de préférence remplies d’une atmosphère gazeuse telle que de l’air, de l’azote et/ou de l’argon, éventuellement à une pression inférieure ou égale à la pression ambiante. La fournit un exemple de maillages réalisé par les tranchées 32. Dans le cas illustré, des tranchées parallèles suivant une direction du plan du substrat sont présentes, ainsi que des tranchées parallèles suivant une deuxième direction de ce plan, de préférence perpendiculaire à la première. Dans cette configuration, les tranchées des deux directions se coupant, on forme des zones 331 avec un contour fermé. De préférence, l’ensemble du substrat présente une telle composition de tranchées, formant une sorte de quadrillage. Ce quadrillage peut permettre de réaliser des zones 331 de forme rectangulaire, voire carrée. Pour le moins, les tranchées permettent d’encadrer au moins une zone 331 en formant un contour fermé autour de cette zone. De préférence, les tranchées sont réalisées simultanément, par gravure comme décrit plus en détail ci-après. Cela permet un temps de réalisation limitée, compte tenu de cette fabrication globale. En outre, les tranchées peuvent être rectilignes ou non selon le contour que l’on souhaite donner aux zones individuelles 331. La dimension en profondeur des tranchées 32 peut être choisie de façon à s’étendre dans une portion de la première couche 30 et sur au moins une portion de l’épaisseur de la deuxième couche 31, comme par exemple illustré en et 1B. En variante non représentée, les tranchées 32 peuvent affleurer la surface de la première couche 30. La dimension en profondeur des tranchées représentées est d’au moins 10 %, possiblement au moins 20%, voire au moins 30 % de l’épaisseur de la première couche 30. En alternative ou en complément cette valeur peut être inférieur à 50%. En effet, l’individualisation des dispositifs microélectroniques qui s’ensuit est réalisée par amincissement de la première couche par sa face arrière, si bien qu’il est avantageux d’avoir une profondeur de tranchées importante tant que cela n’est pas gênant sur la résistance du substrat 3. Les tranchées 32 sont délimitées par une paroi latérale 320, une paroi de fond 321 et une paroi supérieure 322 opposée à la paroi de fond 321. La paroi de fond 321 est disposée vers la surface arrière 3b du substrat 3 et la paroi supérieure 322 est disposée vers la surface avant 3a du substrat 3. Parmi ces parois, au moins la paroi de fond 321 et la paroi latérale 320 peuvent être en matériau diélectrique, par exemple en SiO 2 . Ainsi, la tranchée 32 sera isolée électriquement de la première couche 30. Comme l’illustre la et la , toutes les parois des tranchées 32 peuvent être en matériau diélectrique. L’isolation électrique des tranchées 32 peut être faite ultérieurement lors du procédé de fabrication des dispositifs microélectroniques à partir du substrat 3, décrit ultérieurement. Les tranchées peuvent présenter une dimension transversale minimale, c’est-à-dire une largeur sensiblement inférieure ou égale à 10 µm, de préférence sensiblement comprise entre 1 µm et 10 µm, voire inférieure à 5 µm. Ainsi, la dimension latérale est faible, ce qui permet d’occuper peu de place pour la singularisation des dispositifs microélectroniques du substrat 3 dans le plan d’extension principale des première 30 et deuxième 31 couches, ce qui peut conduire à une plus grande densité de dispositifs microélectroniques sur un substrat de taille conventionnelle. La dimension longitudinale des tranchées peut être sensiblement inférieure ou égale à 200 µm, de préférence sensiblement comprise entre 50 et 150 µm, par exemple sensiblement égale à 100 µm. Les tranchées 32 peuvent présenter un facteur de forme sensiblement supérieur ou égal à 5, et de préférence supérieur ou égal à 10. Par facteur de forme, on entend le rapport entre la dimension la plus longue (profondeur selon l’épaisseur du substrat 3) sur la dimension la plus courte (une dimension dans le plan d’extension des couche 30, 31, 33. Comme l’illustre par exemple la , le substrat 3 peut comprendre au moins une marque ou de façon équivalente un repère 34 permettant l’alignement du substrat 3 avec d’autres éléments. Ainsi, le placement des tranchées 32 lors du procédé de fabrication du dispositif microélectronique est fiabilisé. Ce repère 34 peut être formé par une ou plusieurs portion(s) de couche de matériau diélectrique au niveau de la première couche 30 et/ou la deuxième couche 31. Notons que la personne du métier peut tout à fait envisager d’autres variantes de repère, comme par exemple un marquage disposé sur la surface 3a avant du substrat 3. Des étapes du procédé de fabrication du substrat 3 sont maintenant décrites en référence aux figures. Le procédé comprend la fourniture d’un sous-substrat 1. Le sous-substrat 1 comprend au moins une première couche 10, destinée à former la première couche 30 du substrat 3 qui sera obtenue, comme l’illustre la . Le sous-substrat 1 peut comprendre en outre, comme par exemple illustré par la , une couche superficielle 11 destinée à former au moins en partie la deuxième couche 31 du substrat 3. La couche superficielle 11 est de préférence à base ou faite d’un matériau diélectrique. Le sous-substrat 1 présente en outre une surface exposée 1a, au niveau de la première couche 10 ou de la couche superficielle 11. Comme par exemple illustré par les figures 4C et 4D, les tranchées 32 peuvent être formées par gravure, et de préférence par gravure ionique réactive profonde (communément abrégée DRIE, de l’anglais « Deep Reactive Ion Etching »). Pour former les tranchées 32, l’étape de gravure peut comprendre l’application d’un masque 12 comprenant des ouvertures 120 à partir desquelles les tranchées 32 vont être gravées, comme l’illustre par exemple la . Le masque 12 est de préférence un masque en résine. On peut prévoir que le masque soit dur, par exemple avec l’application d’un masque 12 en résine puis la gravure de la couche superficielle 11, retirer ce masque et graver la première couche 10 grâce au masque d’oxyde dit « dur » ainsi formé. Notons que la couche superficielle 11 peut être retirée après la gravure des tranchées 32, et les tranchées 32 isolées électriquement par dépôt d’une couche diélectrique par la suite. La gravure est de préférence configurée pour obtenir les caractéristiques des tranchées 32 décrites précédemment, et notamment leurs dimensions. Par exemple, les dimensions du masque 12 et/ou le temps et la vitesse de gravure sont ajustés pour cela. Pour former les tranchées 32, le procédé peut ensuite comprendre une formation d’un matériau diélectrique au niveau au moins de la paroi de fond 321 et de la paroi latérale 320, comme l’illustre par exemple la . Cette formation peut être faite par oxydation thermique, par exemple à une température de sensiblement 1050°C dans une atmosphère comprenant de l’oxygène. En variante ou en complément, le matériau diélectrique, par exemple de la silice SiO 2 , peut être déposé au niveau au moins des parois 320, 321 des tranchées 32. Ce dépôt peut être un dépôt chimique en phase vapeur (communément abrégé CVD, de l’anglais Chemical Vapor Deposition ) à partir de précurseurs gazeux comprenant de l’oxygène et du silicium, par exemple de l’orthosilicate de tétraéthyle (communément abrégé TEOS de l’anglais tetraethyl orthosilicate ) ou du silane de formule chimique SiH 4 , éventuellement combiné avec du dioxygène. Le dépôt est par exemple un dépôt CVD à pression subatmosphérique (communément abrégé SACVD, de l’anglais Sub-Atmospheric CVD ), ou un dépôt en phase chimique assisté par plasma (communément abrégé PECVD, de l’anglais Plasma-Enhanced CVD. De préférence, le masque 12 est retiré préalablement à la formation de ces parois en matériau diélectrique. Dans le cas où la couche 11 a servi de masque dur il est préférable de la retirer également. De préférence, la formation des parois 320, 321 est configurée de sorte que les parois 320, 321 en matériau diélectrique présentent une dimension sensiblement comprise entre 50 nm et 600 nm, et de préférence sensiblement égale à 400 nm. Pour la paroi latérale 320, cette dimension est la dimension transversale. Pour la paroi de fond 321, cette dimension est la dimension longitudinale. Par exemple, le temps d’oxydation thermique ou le temps de dépôt et/ou la vitesse de dépôt peuvent être ajustés pour cela. Le procédé peut comprendre, simultanément ou concomitamment à la gravure des tranchées 32 et le cas échéant à la formation des parois en matériau diélectrique, une étape de formation du repère 34. Pour cela, le masque peut en outre comprendre des ouvertures, non représentées ici, pour graver par exemple des ouvertures 34’ dans la deuxième couche 31 jusque dans la première couche 30, illustrées par exemple en . Les ouvertures 34’ peuvent être remplies du matériau diélectrique lors de la formation des parois. La formation du repère 34 peut être distincte de ces étapes, par l’application par exemple d’un masque spécifique à ce repère 34, gravure et remplissage des ouvertures 34’. Si la formation du repère 34 est distincte de ces étapes, elle est avantageusement réalisée avant, pour servir de repère au positionnement des tranchées 32. Suite à la formation des tranchées 32, ces cavités peuvent être recouvertes pour être enterrées lors de l’assemblage du sous-substrat 1 avec un sous-substrat donneur 2. Le procédé peut donc comprendre la fourniture d’un sous-substrat donneur 2 présentant une surface exposée 2a. Comme illustré par les figures 5A et 5B, les sous-substrats support 1 et donneur 2 peuvent être assemblés par la mise en contact par collage direct de leurs surfaces respectives 1a, 2a. Le substrat donneur 2 peut ensuite être aminci, par exemple par clivage par le procédé connu sous le nom de Smart-Cut®. L’assemblage peut pour cela comprendre, avant la mise en contact des surfaces 1a, 2a, la formation d’une zone de fragilisation 22 à une profondeur non nulle de la surface 2a du sous-substrat donneur 2. Cette zone de fragilisation 22 est par exemple formée par implantation d’ions, tels que des ions d’hydrogène et/ou d’hélium. Notons que toute autre technique de formation d’une zone de fragilisation, et notamment tout autre technique employée dans les procédés d’élaboration d’empilement de type SOI, peut être envisagée. Suite à l’assemblage du sous-substrat support 1 et du sous-substrat donneur 2, le procédé peut comprendre la séparation d’une couche superficielle du sous-substrat donneur 2, au niveau de la zone de fragilisation 22, comme sur les exemples illustrés en . Cette séparation peut être faite thermiquement ou mécaniquement, selon des étapes connues de la personne du métier. Suite à la séparation, la surface 3a obtenue peut être irrégulière et endommagée. Un polissage, lissage chimique, guérison chimique et/ou mécanique et/ou thermique et/ou par faisceau ionique à base d'amas d'atomes ou à base de monomères de la surface 3a peut être réalisé, de sorte que la surface 3a présente une qualité cristalline et une rugosité adaptées pour d’autres procédés ultérieurs. Toute méthode de polissage mécano-chimique (CMP, abrégé de l’anglais Chemical Mechanical Polishing ) ou thermique destinée à lisser une surface à base de semi-conducteur et notamment de silicium peut être envisagée. Selon un exemple, le sous-substrat donneur 2 comprend une couche 20 à base ou faite d’un matériau semi-conducteur, par exemple en silicium et plus particulièrement en silicium monocristallin. Le sous-substrat donneur 2 peut comprendre en outre une couche 21 à base ou faite d’un matériau diélectrique, par exemple en silice SiO 2 . Selon un exemple pouvant être illustré par les figures 5A et 5B, la couche 21 peut former la couche superficielle du sous-substrat donneur 2. On peut notamment réaliser un collage direct oxyde de semi-conducteur, par exemple oxyde de silicium, contre oxyde de semi-conducteur, par exemple oxyde de silicium. Suite à leur assemblage, la couche 21 et la couche 11 vont former la deuxième couche 31 du substrat 3. Leurs épaisseurs respectives peuvent donc être choisies pour obtenir l’épaisseur L31 voulue. Selon cet exemple, on comprend que la paroi supérieure 322 des tranchées 32 et le cas échéant la paroi supérieure 322 des rainures 35 peut être formée d’un matériau diélectrique. La paroi supérieure 322 des tranchées 32 peut par exemple présenter une épaisseur sensiblement comprise entre 1 nm et 600 nm. Selon un exemple alternatif non illustré, la couche 20 peut former la couche superficielle du sous-substrat donneur 2. On peut réaliser un collage direct oxyde de semi-conducteur, par exemple oxyde de silicium, contre semi-conducteur, et notamment silicium. Suite à leur assemblage, la couche 11 seule va former la deuxième couche 31 du substrat 3. Son épaisseur peut donc être choisie pour obtenir l’épaisseur L 31 voulue. Selon cet exemple, on comprend que la paroi supérieure 322 des tranchées 32 peut être formée d’un matériau semi-conducteur. Selon un exemple, la couche 20 peut former la couche superficielle du sous-substrat donneur 2. On peut réaliser un collage direct de semi-conducteur ou piézoélectrique contre semi-conducteur, et notamment silicium, lorsque la couche 20 est à base d’un matériau semi-conducteur ou piézoélectrique. On peut réaliser un collage direct d’oxyde de semi-conducteur contre semi-conducteur, et notamment silicium, lorsque la couche 20 est à base d’un matériau diélectrique, et notamment d’un oxyde, ce qui est souhaité dans un contexte de recours à une zone de fragilisation 22 formée par implantation d’ions, telle qu’en . Suite à leur assemblage, la couche 20 va former l’ensemble 36 du substrat 3. Son épaisseur peut donc être choisie pour obtenir l’épaisseur voulue qui peut être au moins égale à la valeur décrite pour L 31 . Notons qu’il est préférable d’avoir pour l’assemblage une épaisseur de matériau diélectrique, et notamment d’oxyde, d’au moins 10 nm à l’interface de collage pour éviter l’apparition de défauts. Selon un autre exemple, la couche 20 peut toujours former la couche superficielle du sous-substrat donneur 2 et le sous-substrat support 1 ne comporte pas de couche superficielle 11 (en particulier s’il n’est pas souhaité de disposer d’une couche diélectrique à l’interface de collage et dans les tranchées 32). Dans ce cas, la couche 20 peut toujours servir à un collage direct de semi-conducteur ou piézoélectrique contre semi-conducteur, et notamment silicium, lorsque la couche 20 est à base d’un matériau semi-conducteur (et notamment silicium) ou piézoélectrique et lorsque la surface exposée 1a du sous-substrat support 1 est en semi-conducteur (et notamment silicium). Ainsi, on obtient un substrat 3 doté de tranchées définissant des zones individuelles qui pourront être singularisées après la fabrication des composants. Le substrat 3 peut être fourni ainsi pour fabriquer de tels composants et présenter une structure telle que dans l’exemple de la . Le procédé de fabrication de composants de dispositifs microélectroniques 4 est maintenant décrit en référence aux figures 6A à 7B. Dans ce procédé, les tranchées 32 servent à délimiter les zones individuelles 331. Des composants 40 sont fabriqués dans ces zones, de préférence en empilement et ce, sans s’étendre latéralement au-delà des zones individuelles 331, c’est-à-dire sans chevaucher la zone de présence des tranchées 32. Le procédé peut comprendre une fourniture du substrat 3. Le procédé peut comprendre le dépôt de couches de composants 40 (illustré en par exemple), par exemple de transistor, de diode, de point mémoire. Ce dépôt peut par exemple comprendre les étapes du FEOL, correspondant à des étapes de début de ligne. Comme par exemple illustré sur la , le procédé peut comprendre le dépôt d’au moins une portion de couche 401 sur la surface avant 3a du substrat 3. Dans la suite, on considère à titre non limitatif que plusieurs couches 401 sont déposées. En alternative ou en complément, une ou des portion(s) de ces couches peut/peuvent être gravée(s) dans la surface exposée avant 3a du substrat 3. Ces composants 40 peuvent être métalliques et peuvent aussi notamment former des lignes d’interconnexions métalliques. Typiquement, ces portions métalliques 40 peuvent servir à redistribuer des signaux électriques. Ces portions métalliques peuvent aussi être désignées niveaux de métallisation. Il peut y avoir plusieurs portions métalliques avec des interconnexions entre ces portions. Ce dépôt peut par exemple comprendre les étapes du BEOL. Afin de faciliter la manipulation du substrat 3, le procédé peut ensuite comprendre le montage d’un support 41 du côté de la surface avant 3a exposée du substrat 3, par exemple par le biais d’un collage 410 réalisé sur les dépôts précédents, comme illustré par la par exemple. Cela permet en outre de protéger les dépôts réalisés en surface avant 3a du substrat 3. Après le dépôt des portions métalliques formant les composants 40 de chaque dispositif microélectronique, le cas échéant après le montage du support 41, le procédé comprend un amincissement du substrat 3 par la face arrière 3b de sorte à ouvrir les tranchées 32, pour atteindre la configuration de la . Cet amincissement peut être réalisé par tous moyens à la portée de l’homme du métier, ce qui inclut par exemple des étapes de meulage et de polissage chimique ou mécanochimique. Éventuellement, cette ouverture peut comprendre également une ou des étapes de gravure d’au moins une tranchée 32, en particulier lorsque la paroi de fond 321 comprend un revêtement, et notamment une couche diélectrique. Selon un exemple, à partir de la surface arrière 3b du substrat 3, la première couche 30 peut être gravée jusqu’à affleurer, ou dépasser la paroi de fond 321 des tranchées 32. La paroi de fond 321 des tranchées 32 est ainsi exposée. Pour cela, la première couche 30 peut être amincie et gravée par une gravure sélective du matériau de la première couche 30 par rapport au matériau diélectrique des parois 320, 321. Selon une possibilité, la gravure peut par exemple être une gravure sélective du silicium par rapport à la silice SiO 2 en gravure ionique réactive utilisant un précurseur tel que SF 6 . Par gravure « sélective d’un matériau A par rapport à un matériau B » on entend que la vitesse de gravure du matériau A est 10 fois, et de préférence 100 fois, supérieure à celle du matériau B. On peut également envisager la réalisation d’un amincissement mécanique partiel du substrat 3 terminé par une gravure plasma ou chimique sélective. La paroi en matériau diélectrique peut ensuite être gravée sélectivement par rapport au matériau de la première couche 30, pour déboucher dans la tranchée 32. Lorsque les parois des tranchées 32 ne sont pas en matériau diélectrique, le procédé peut comprendre la formation d’une couche diélectrique au niveau au moins de la paroi latérale 320 à ce stade, selon les modalités précédemment décrites en référence au procédé de fabrication du substrat 3. Comme le montre la , il est possible, à ce stade, d’opérer des étapes supplémentaires par l’intermédiaire de la face arrière. En particulier, on peut réaliser un revêtement métallique 35, par exemple destinée à une protection électromagnétique des dispositifs microélectroniques 4. Par exemple, le revêtement peut être constitué d’une ou plusieurs couches métalliques, et notamment un empilement d’une couche de, ou à base de, titane servant de barrière de diffusion et d’une couche de, ou à base de, cuivre servant de couche métallique principale. On comprend que, après la séparation des dispositifs 4, le flanc de ces derniers s’en trouve isolé sans étapes supplémentaires. On peut utiliser des techniques de dépôt pour cette réalisation. Le revêtement 35 est pour le moins formé de sorte à couvrir la paroi latérale 320 des tranchées 32, et couvre typiquement aussi la paroi de fond 321. Éventuellement, le revêtement 35 peut se prolonger à la surface du substrat 3 par une portion 351 s’étendant uniquement sur une partie de la surface du substrat 3 périphérique, et dans la continuité, du revêtement 35 des tranchées 32. Une fois les étapes de fabrication se déroulant en surface arrière 3b du substrat 3 terminées, le support 41 peut servir de base à la finalisation de la séparation des dispositifs microélectroniques 4. Dans ce contexte, si cela est utile, le support 41 peut être réduit en épaisseur comme l’illustre le passage de la à la . Il peut s’agir d’un amincissement suivant les techniques précédemment décrites pour l’amincissement de la première couche 30 du substrat 3. Dans la configuration obtenue à la , les dispositifs microélectroniques 4 ne sont plus liés entre eux que par des zones de matière d’épaisseur faible dans la deuxième couche 31 et la troisième couche 33 et, de l’autre côté des composants 40, par le support 41, ou une partie résiduelle de ce dernier, avec l’interface de collage 410. Leur séparation peut intervenir de manière facilitée. Suivant une première option, on réalise une gravure du fond des tranchées, c’est-à-dire de la paroi supérieure 322, de sorte à traverser l’intégralité du substrat 3 autour des composants 40 et à rejoindre le support 41. Éventuellement, ce dernier peut aussi être gravé pour singulariser les dispositifs microélectroniques 4. Il peut aussi être laissé en l’état pour servir de poignée de manipulation des dispositifs microélectroniques 4. À cet effet, on peut s’arranger pour que la couche de collage 410 présente une force d’adhésion de chaque dispositif 4 inférieure à une force d’adhésion d’un dispositif de manipulation ultérieure et individuelle des dispositifs 4, tel qu’un appareil de préhension et de positionnement de puces, dénommé généralement sous le vocable anglais «pick and place ». Suivant une autre option, on tire profit du support 41 pour exercer un étirement de ce dernier dans la direction du plan d’extension de l’interface de collage 410. Cette dernière sollicite mécaniquement le substrat 3 et les zones où se situent les tranchées 32 forment des zones de faiblesse, donc de concentration de contraintes, au niveau desquelles une rupture du substrat 3 est déclenchée. Dans ce contexte, il est avantageux de disposer d’une distance réduite entre la paroi supérieure 322 des tranchées 32 et la surface de contact entre la couche de collage 410 et la face supérieure des composants 40. Ainsi, les forces d’étirement dans le plan sont limitées. Les figures 7A et 7B présentent un cas alternatif à la séparation précédemment décrite. En effet, en se basant sur la variante de substrat décrit en référence à la et reprise à la , le substrat 3 présente des tranchées complémentaires 42 formées dans la continuité des tranchées 32 si bien que les dispositifs microélectroniques 4 sont déjà isolés les uns des autres par la face avant 3a du substrat 3 avant l’ouverture des tranchées 32 par la face arrière 3b. En particulier, sur la base du résultat obtenu à la , on peut réaliser une ou plusieurs étapes de gravure permettant de former les tranchées complémentaires 42 depuis la face du substrat 3 au niveau de laquelle les composants 40 sont présents. On peut se référer aux exemples de gravure donnés précédemment pour ces étapes. De préférence, les tranchées complémentaires 42 suivent un même contour que celui des tranchées 32. Grâce à ces tranchées complémentaires 42, lorsque le substrat 3 est reporté sur le support 41 comme en , on comprend que l’exécution des étapes correspondant à la (éventuellement de celles des étapes de la de la ) permet d’individualiser complètement les dispositifs 4 qui se retrouvent simplement tenus individuellement sur le support 41 pour une manipulation individuelle ultérieure. Il est rappelé que les contours fermés définis par les tranchées 32 peuvent présenter des formes différentes du quadrillage illustré à la ,notamment en employant des tranchées au profil curviligne. En outre, des tranchées additionnelles peuvent être réalisées au sein d’une ou de plusieurs zones individuelles 331, ayant elle-même un contour fermé, de sorte à définir une zone creuse de placement des composants, avec par exemple un profil annulaire. La fabrication de telles tranchées additionnelles peut être réalisée en même temps que les tranchées 32 et/ou en mettant en œuvre le même type de gravure. Au vu de la description qui précède, il apparaît clairement que l’invention propose un substrat, son procédé de fabrication et un procédé de fabrication d’un dispositif microélectronique permettant de faciliter la séparation de dispositifs microélectroniques. La présente invention ne se limite pas aux exemples précédemment décrits. Bien d’autres variantes de réalisation sont possibles, par exemple par combinaison de caractéristiques précédemment décrites, sans sortir du cadre de l’invention. En outre, les caractéristiques décrites relativement à un aspect de l’invention peuvent être combinées à un autre aspect de l’invention. Notamment, le substrat peut présenter toute caractéristique résultant de son procédé de fabrication et inversement, ce procédé peut comprendre toute étape configurée pour obtenir une caractéristique du substrat. Le procédé de fabrication d’un dispositif microélectronique peut mettre en œuvre toute caractéristique du substrat. Dans les exemples décrits, le matériau semi-conducteur est en silicium. Notons que l’invention peut tout à fait s’appliquer à d’autres semi-conducteurs mono ou polycristallins, éventuellement dopés, et notamment aux semi-conducteurs Si, Ge, SiGe, SiC, matériau III-V (par exemple AlN, GaN, InN, InGaAs, GaP, InP, InAs, AsGa…), et matériau II-VI. Le matériau diélectrique peut être un oxyde ou un nitrure de semi-conducteur, par exemple SiO 2 , SiN, Al 2 O 3 . Le matériau piézoélectrique peut à titre d’exemple être le tantalate de lithium (LiTaO 3 ), le niobate de lithium (LiNbO 3 ), le niobate de potassium-sodium (K x Na 1-x NbO 3 ou KNN), le titanate de baryum (BaTiO 3 ), le quartz, le titano-zirconate de plomb (PZT), un composé de niobate de plomb-magnésium et de titanate de plomb (PMN-PT), l’oxide de zinc (ZnO), le nitrure d’aluminium (AlN) ou le nitrure d’aluminium et de scandium (AlScN), d’autres matériaux pouvant naturellement être envisagés. Substrat (3) comprenant : une première couche (30) à base d’un matériau semi-conducteur et comprenant une face avant et une face arrière, un ensemble (36) d’au moins une couche, surmontant la première couche (30) par la face avant, et comprenant une pluralité de zones individuelles (331) de formation de composants microélectroniques (40), caractérisé en ce qu’il comprend une pluralité de tranchées (32) creuses s’étendant, suivant une dimension en épaisseur du substrat (3), au moins sur une portion de la première couche (30) allant jusqu’à la face avant de la première couche (30), les tranchées (32) étant délimitées au moins par une paroi latérale (320) et une paroi de fond (321) enterrée dans la première couche (30), les tranchées (32) formant un contour fermé autour d’au moins une zone individuelle (331). Substrat selon la revendication précédente, comprenant au moins un composant microélectronique (40) dans l’au moins une zone individuelle (311). Substrat selon la revendication précédente, comprenant des tranchées complémentaires (42) s’étendant suivant la dimension en épaisseur depuis une face exposée du composant (40) jusqu’à l’embouchure des tranchées (32). Substrat selon l’une quelconque des revendications précédentes, dans lequel chaque tranchée (32) s’étend dans la première couche (30) sur au moins 10%, et de préférence sur moins de 50%, de la dimension en épaisseur de la première couche (30). Substrat selon l’une quelconque des revendications précédentes, dans lequel l’ensemble (36) comprend une deuxième couche (31) au contact de la face avant de la première couche (30) et qui est une couche à base, et de préférence faite, d’un matériau choisi parmi un matériau diélectrique, par exemple un oxyde, un matériau semi-conducteur ou un matériau piézoélectrique. Substrat selon la revendication précédente, dans lequel l’ensemble (36) comprend une troisième couche (33) surmontant la deuxième couche (31) et qui est à base d’un matériau choisi parmi un matériau semi-conducteur ou un matériau piézoélectrique. Substrat selon l’une quelconque des revendications précédentes, dans lequel au moins la paroi de fond (321) et la paroi latérale (320) sont en matériau diélectrique. Substrat selon l’une quelconque des revendications précédentes, dans lequel au moins la paroi de fond (321) et la paroi latérale (320) comprennent une couche en un matériau diélectrique intégralement recouverte par un revêtement métallique. Substrat selon l’une quelconque des revendications précédentes, dans lequel chaque tranchée (32) présente au moins une plus petite dimension transversale inférieure à 10 µm. Substrat selon l’une quelconque des revendications précédentes, dans lequel au moins une partie des tranchées (32), et de préférence chaque tranchée (32), présente un rapport de forme, de la dimension de tranchée (32) selon la dimension en épaisseur sur la plus petite dimension transversale à la dimension en épaisseur, supérieur ou égal à 10. Procédé de fabrication du substrat (3) selon l’une quelconque des revendications précédentes, comprenant : une fourniture d’un sous-substrat support (1) comprenant au moins une première couche (10) à base d’un matériau semi-conducteur, le sous-substrat support (1) présentant une surface exposée (1a), une gravure d’une pluralité de tranchées (32) de sorte que les tranchées (32) s’étendent suivant une dimension en épaisseur du substrat (3) depuis la surface exposée (1a) sur une portion de la première couche (10), chaque tranchée (32) étant délimitée par une paroi latérale (320) et une paroi de fond (321) enterrée dans le première couche (10), les tranchées (32) formant un contour fermé autour d’au moins une zone individuelle (331) de formation de composants microélectroniques (40), une fourniture d’un sous-substrat donneur (2) comprenant une couche superficielle (20, 21) présentant une surface exposée (2a), un assemblage du sous-substrat support (1) et du sous-substrat donneur (2) par leurs surfaces exposées (1a, 2a), de façon à recouvrir les tranchées (32), chaque tranchée (32) étant alors délimitée par la paroi latérale (320), la paroi de fond (321), et une paroi supérieure (322) opposée à la paroi de fond (321). Procédé selon la revendication précédente, comprenant une formation d’au moins un composant microélectronique (40) dans l’au moins une zone individuelle (331) après assemblage du sous-substrat support (1) et du sous-substrat donneur (2). Procédé selon la revendication précédente, comprenant, après la formation d’au moins un composant microélectronique (40), une formation de tranchées complémentaires (42) s’étendant suivant la dimension en épaisseur depuis une face exposée du au moins un composant (40) jusqu’à l’embouchure des tranchées (32). Procédé selon l’une quelconque des trois revendications précédentes dans lequel suite à la gravure de la pluralité de tranchées (32) et de préférence avant l’assemblage du sous-substrat support (1) et du sous-substrat donneur (2), le procédé comprend, pour chaque tranchée (32), une formation d’un matériau diélectrique au niveau au moins de la paroi de fond (321) et de la paroi latérale (320). Procédé selon l’une quelconque des quatre revendications précédentes, dans lequel la couche superficielle (20, 21) du sous-substrat donneur est une couche à base, et de préférence faite, d’un matériau choisi parmi un matériau diélectrique, par exemple un oxyde, un matériau semi-conducteur ou un matériau piézoélectrique. Procédé selon l’une quelconque des cinq revendications précédentes, dans lequel : le sous-substrat support (1) comprend en outre une couche superficielle (11) à base, et de préférence faite, d’un matériau diélectrique, par exemple un oxyde, surmontant la première couche (10), la couche superficielle présentant la surface exposée (1a), et/ou la couche superficielle (21) du sous-substrat donneur est une couche à base, et de préférence faite, d’un matériau diélectrique, par exemple un oxyde, surmontant une couche (20) à base d’un matériau choisi parmi un matériau semi-conducteur ou un matériau piézoélectrique. Procédé selon l’une quelconque des revendications 11 à 16, comprenant, après l’assemblage du sous-substrat support (1) et du sous-substrat donneur (2), un amincissement du sous-substrat donneur (2) configuré pour exposer la couche superficielle (20, 21). Procédé de fabrication d’un dispositif microélectronique (4) comprenant : une fourniture d’un substrat (3) selon la revendication 2 seule ou en combinaison avec l’une quelconque des revendications 3 à 10 ou d’un substrat (3) fabriqué par le procédé selon la revendication 12 seule ou en combinaison avec l’une quelconque des revendications 13 à 17, présentant une surface exposée avant (3a) et une surface exposée arrière (3b), un amincissement de la première couche (30) depuis la face arrière (3b) jusqu’à ouvrir les tranchées (32). Procédé selon la revendication précédente, comprenant, préalablement à l’amincissement, un report du substrat (3) sur un support (41) depuis la face opposée à la face arrière (3b). Procédé selon la revendication précédente, après le report du substrat (3) sur le support (41), une application d’un effort transversale à la dimension en épaisseur du substrat (3) sur le support (41) de sorte à diviser le substrat (3) en autant de dispositifs microélectroniques (4) que de contours fermés formés par les tranchées (32). Procédé selon l’une quelconque des revendications 18 à 20, comprenant, après l’amincissement, une formation d’un revêtement (35) métallique couvrant au moins la paroi supérieure (322) et la paroi latérale (320) des tranchées (32).