Brevet FR3142289A1 — publié le 20240524

Titre : Procédé de fabrication d’une couche résistive L’invention concerne un procédé de fabrication d’un empilement comprenant la fourniture d’un empilement initial comprenant un substrat socle à base d’un premier matériau et une première couche isolante comprenant un réseau de murs constitués d’un premier matériau isolant séparés par des tranchées, le remplissage des tranchées par un deuxième matériau isolant, formant ainsi une deuxième couche isolante, et la formation d’un film semiconducteur sur la deuxième couche isolante. Figure pour l’abrégé : Fig.1G Procédé de fabrication d’un empilement comprenant une couche isolante La présente invention concerne la fabrication de couches résistives et plus particulièrement la fabrication de substrats comprenant une couche semi-conductrice surmontant une couche isolante tels que des substrats SOI (de l’anglais « Silicon On Insulator », en français « silicium sur isolant »). Elle trouve par exemple pour application particulièrement avantageuse le domaine des composants radiofréquence (RF). ETAT DE LA TECHNIQUE Pour améliorer les performances des composants microélectroniques, et plus particulièrement des composants RF, un axe de développement majeur concerne le perfectionnement des substrats de type SOI. Il est notamment courant, pour favoriser l’intégrité des signaux, de prévoir une base (ou socle) hautement résistive et d’intercaler une couche de piégeage des porteurs libres entre la base et l’oxyde enterré, couramment appelé BOX (de l’anglais « Burried Oxide »). La fonction de cette couche de piégeage est de former un quasi-isolant. Elle présente notamment une résistivité électrique très forte et ne variant pas avec la polarisation (verrouillage du niveau de Fermi). De plus, dans le domaine des radiofréquences, il est souhaitable de disposer d’un substrat permettant que l’intégrité des signaux soit indépendante de la température de fonctionnement du dispositif, par exemple pour réaliser des objets communicants soumis à des températures variables dans une large plage. A titre d’exemple, certains dispositifs peuvent être soumis à des températures variant de -75°C à 200°C. Plusieurs types de couches de piégeage ont été explorés par le passé. Les couches de piégeage les plus répandues sont réalisées en silicium polycristallin (Si poly) non dopé. Les nombreux défauts présents aux joints de grains de ce matériau assurent la fonction de piégeage, ce qui résulte en une résistivité pouvant atteindre jusqu’à 10kΩ.cm, soit 100 Ω.m. Les performances de ce type de couches de piégeage ont notamment été étudiées dans le document « RF Performance of a Commercial SOI Technology Transferred Onto a Passivated HR Silicon Substrate », Dimitri Lederer and Jean-Pierre Raskin, IEEE Trans. Electr. Dev. Vol. 55, N°. 7, July 2008. Cette solution n’offre cependant pas une stabilité suffisante de la résistivité électrique face à des variations en température, ce qui dégrade les performances du dispositif. La résistivité électrique de l’ensemble constitué de la base en silicium hautement résistif et de la couche de piégeage en Si poly varie en effet fortement avec la température. D’autres couches de piégeage sont réalisées en silicium poreux. L’utilisation de ce matériau isolant permet d’obtenir une linéarité faiblement dépendante de la température environnante pour certaines conditions de porosification. Ces conditions ont été investiguées dans le document « Small - and Large - Signal Performance Up To 175 °C of Low-Cost Porous Silicon Substrate for RF Applications », M. Rack et al., IEEE Trans. Electr. Dev. 2018. Ce matériau présente cependant deux inconvénients majeurs : une forte résistivité thermique limitant la puissance dissipable et une faible rigidité mécanique compliquant son intégration dans un substrat SOI et son utilisation dans une fonderie. Une troisième solution a notamment été divulguée dans le document US 7 067 890 B2. Elle consiste en la formation dans un substrat silicium d’un réseau de murs 2 séparés par des tranchées 3 ( ) puis l’oxydation de ces murs 2 jusqu’à leur coalescence ( ). Le document définit une relation optimale liant la largeur l t des tranchées 3 à la largeur l m des murs : 0,46*l t =0,53l m . Ce procédé permet d’obtenir un oxyde très épais localement (de l’ordre de 10 µm=10 -5 m). La tenue mécanique de l’ensemble ainsi obtenu est meilleure que celle des couches de piégeage en silicium poreux. Cependant, la conductivité thermique de l’oxyde est du même ordre (environ 1 W/mK) que celle du silicium poreux (environ 0,5 W/mK), ces deux dernières étant faibles devant celle du silicium (proche de 140 W/mK). Le même problème de dissipation de la puissance décrit pour les couches en silicium poreux survient donc aussi dans le cadre de cette solution. Par ailleurs, la réalisation de l’oxyde épais par le procédé décrit dans le document US 7 067 890 B2 est extrêmement sensible aux variations des dimensions des murs 2 et des tranchées 3. Si le rapport l t /l m est supérieur à 0,53/0,46, il restera des espaces vides dans les tranchées 3 après oxydation totale des murs 2, ce qui est défavorable à l’évacuation de la chaleur. A l’inverse, si le rapport l t /l m est inférieur à 0,53/0,46, les tranchées 3 seront remplies avant l’oxydation totale des murs, laissant des régions de silicium non oxydé dans la couche, au détriment des performances RF. En outre, cette solution ne présente pas une stabilité suffisante face à des variations en température. La présente invention vise donc à proposer une solution simple permettant de limiter au moins certains des inconvénients des solutions connues. Par exemple la présente invention vise donc à proposer une solution simple permettant d’obtenir une couche isolante enterrée présentant une bonne tenue mécanique, une résistivité thermique satisfaisante et un contraste limité de dilatation thermique avec le substrat. Les autres objets, caractéristiques et avantages de la présente invention apparaîtront à l’examen de la description suivante et des dessins d’accompagnement. Il est entendu que d’autres avantages peuvent être incorporés. RESUME Pour atteindre les objectifs mentionnés ci-dessus, un premier aspect de l’invention concerne un procédé de fabrication d’un empilement comprenant l’étape suivante : Fournir au moins un empilement initial comprenant : un substrat socle à base d’un matériau de base présentant un coefficient de dilatation thermique dit de base α, une première couche isolante surmontant le substrat socle, la première couche isolante étant à base d’un premier matériau isolant, le premier matériau isolant présentant une première conductivité thermique λ 1 et un premier coefficient de dilatation thermique α 1 , la première couche isolante comprenant un réseau de tranchées. Le procédé se caractérise en ce qu’il comprend également au moins les étapes suivantes : Remplir les tranchées par un deuxième matériau isolant présentant une deuxième conductivité thermique λ 2 et un deuxième coefficient de dilatation α 2 , formant ainsi une deuxième couche isolante, la deuxième conductivité thermique λ 2 étant différente de la première conductivité thermique λ 1 , α 1 et α 2 étant supérieurs à 0.3 ppm/K, et Former un film semiconducteur au-dessus de la deuxième couche isolante. La couche isolante enterrée est ici constituée notamment par la première couche isolante et la deuxième couche isolante. L’utilisation d’un deuxième matériau isolant permet de ne pas se limiter aux valeurs de conductivités thermiques et/ou résistivité électriques et/ou dilatation thermique que peuvent offrir les matériaux pour lesquels il est possible d’opter pour le substrat socle. Notamment, utiliser un deuxième matériau isolant présentant une conductivité thermique plus élevée que celle du premier matériau isolant permet d’optimiser la puissance pouvant être dissipée par la couche isolante enterrée. Il est aussi possible d’utiliser des matériaux dont la moyenne des coefficients de dilatation thermique soit proche de celle du matériau socle. En ce sens, utiliser plusieurs matériaux pour la réalisation de la couche isolante enterrée permet d’atteindre des propriétés physiques qu’il serait impossible d’atteindre en se limitant à un unique matériau devant à la fois assurer le rôle de substrat socle, d’isolant électrique et de conducteur thermique. La solution qui consisterait à effectuer le dépôt d’une couche épaisse d’un isolant présentant une conductivité thermique supérieure à celle du substrat socle, par exemple du nitrure de silicium (Si 3 N 4 ), serait limitée par la différence de coefficient de dilatation thermique (CTE) entre le substrat socle de silicium et la couche de nitrure (et la plupart des isolants à forte conductivité thermique) qui provoquerait des déformations inacceptables lors des étapes de traitement thermique liées à la fabrication ou à l’utilisation des substrats. En outre, la structure en réseau de murs confère à la couche une bonne tenue mécanique et permet ainsi de minimiser la déformation de la couche par rapport à une couche continue d’un seul matériau. Cet avantage est particulièrement intéressant lorsque le procédé est utilisé pour former une couche isolante pleine plaque. Cela se traduit notamment dans ce contexte par une flèche moins élevée que lorsque la couche isolante enterrée est constituée d’une couche continue classique. Un autre objet de l’invention concerne un dispositif microélectronique comprenant un empilement de couches, ledit empilement comprenant, à partir d’une face inférieure de l’empilement : un substrat socle, une couche isolante enterrée comprenant : une première couche isolante à base d’un premier matériau isolant et comprenant une pluralité de murs, le premier matériau isolant présentant une première conductivité thermique λ1 et un premier coefficient de dilatation α 1 , une deuxième couche isolante à base d’un deuxième matériau isolant et s’étendant au moins dans les tranchées séparant les murs, le deuxième matériau isolant présentant une deuxième conductivité thermique λ2 et un deuxième coefficient de dilatation α 2 , la deuxième conductivité thermique λ 2 étant différente de la première conductivité thermique λ 1 , et avec 0,6 ≤ I(α 2 +α 1 )/2αI ≤ 1,7, α 1 et α 2 étant supérieurs à 0.3 ppm/K, un film semiconducteur. Par dispositif microélectronique, on entend tout type de dispositif réalisé avec des moyens de la microélectronique. Ces dispositifs englobent notamment en plus des dispositifs à finalité purement électronique, des dispositifs micromécaniques ou électromécaniques (MEMS, NEMS…) ainsi que des dispositifs optiques ou optoélectroniques (MOEMS…). Il peut s’agir d’un dispositif destiné à assurer une fonction électronique, optique, mécanique etc. Il peut aussi s’agir d’un produit intermédiaire uniquement destiné à la réalisation d’un autre dispositif microélectronique. Le procédé et le dispositif selon la présente invention sont particulièrement avantageux pour former un dispositif pour des applications radiofréquence (RF). BREVE DESCRIPTION DES FIGURES Les buts, objets, ainsi que les caractéristiques et avantages de l’invention ressortiront mieux de la description détaillée d’un mode de réalisation de cette dernière qui est illustré par les dessins d’accompagnement suivants dans lesquels : Les figures 1A à 1L illustrent les étapes d’un premier exemple de procédé de formation d’un empilement selon l’un des modes de réalisation de l’invention. Les figures 1A à 1E illustrent plus particulièrement les étapes de formation d’un empilement initial représenté en , à partir duquel d’autres étapes sont effectuées pour parvenir à un empilement selon l’invention. La illustre la fourniture d’un substrat. La illustre le dépôt d’un masque de lithographie sur le substrat. La représente la formation de tranchées dans le substrat à travers le masque de lithographie, formant ainsi un réseau de murs dans le substrat. La illustre le retrait du masque de lithographie. La illustre une étape de transformation du matériau constituant les murs en un premier isolant, formant ainsi une première couche isolante. Les figures 1F à 1J illustrent les étapes de formation de l’empilement initial représenté en , à partir duquel d’autres étapes sont effectuées pour parvenir à un empilement selon l’invention. La illustre la fourniture d’un substrat socle. La illustre la formation d’une première couche isolante initiale sur le substrat socle. La illustre le dépôt d’un masque de lithographie sur la première couche isolante initiale. La représente la formation de tranchées dans la première couche isolante initiale à travers le masque de lithographie, formant ainsi un réseau de murs dans la première couche isolante initiale. La illustre le retrait du masque de lithographie. La représente une étape de remplissage des tranchées par un deuxième matériau isolant, formant ainsi une deuxième couche isolante. La illustre une étape de formation d’un film semiconducteur sur la première couche isolante et la deuxième couche isolante. Les figures 2A à 2E illustrent un autre exemple de réalisation des tranchées dans le substrat socle mettant en œuvre une technique de nanoimpression. La représente le dépôt d’une couche de résine imprimable sur le substrat socle. La illustre l’impression d’un motif sur la résine imprimable à l’aide d’un moule par pression du moule sur la résine imprimable et par traitement UV. La illustre le retrait du moule. La illustre la gravure de certaines zones de la couche de résine imprimable de sorte à former le masque de gravure souhaité. La représente la formation de tranchées dans le substrat socle à travers le masque de gravure. Les figures 3A à 3D illustrent un autre exemple de réalisation des tranchées dans le substrat socle mettant en œuvre une technique d’autoassemblage de copolymères à blocs. La représente le dépôt d’une couche de copolymères sur le substrat socle. Le mélange de rayures et de pointillés illustre le fait que cette couche comprend initialement deux copolymères mélangés et non ordonnés. La illustre une étape de traitement permettant d’ordonner les copolymères par alternance de blocs comprenant chacun un seul des deux copolymères. La illustre le retrait d’un des deux copolymères sélectivement à l’autre de façon à former un masque de gravure. La représente la formation de tranchées dans le substrat socle à travers le masque de gravure. La représente une étape facultative, selon l’un des modes de réalisation de l’invention, de dépôt d’une couche continue à base du deuxième matériau isolant sur la deuxième couche isolante et la première couche isolante. La représente une étape facultative, selon l’un des modes de réalisation de l’invention, de dépôt d’une troisième couche isolante sur la couche continue à base du deuxième matériau isolant. Les figures 6A à 6D représentent un autre exemple de réalisation de l’étape de formation du film semiconducteur. La représente l’implantation dans une couche semiconductrice d’une couche riche en éléments gazeux. La illustre le collage de la couche semiconductrice sur l’empilement. La représente une étape de clivage de la couche semiconductrice au niveau de la couche riche en éléments gazeux de façon à former un film semiconducteur. La illustre l’empilement obtenu après l’étape de clivage de la couche semiconductrice. La illustre un empilement selon l’un de modes de réalisation de l’invention, dans lequel le film semiconducteur est déposé directement sur la deuxième couche isolante. La illustre un empilement selon l’un de modes de réalisation de l’invention, dans lequel le film semiconducteur est déposé directement sur la couche continue à base du deuxième matériau isolant. Les figures 9A et 9B illustrent un procédé d’obtention d’une couche d’oxyde épaisse selon l’art antérieur. Les dessins sont donnés à titre d'exemples et ne sont pas limitatifs de l’invention. Ils constituent des représentations schématiques de principe destinées à faciliter la compréhension de l’invention et ne sont pas nécessairement à l'échelle des applications pratiques. En particulier les épaisseurs des différentes couches et films ne sont pas représentatives de la réalité. DESCRIPTION DÉTAILLÉE Avant d’entamer une revue détaillée de modes de réalisation de l’invention, sont énoncées ci-après des caractéristiques optionnelles qui peuvent éventuellement être utilisées en association ou alternativement : De préférence, la première couche isolante est entièrement constituée du premier matériau isolant. Selon un exemple avantageux, 0 ≤ 2*I(α 2 -α 1 )I/(α 2 +α 1 ) ≤ 1,8 et 0 ≤ I(α-α 1 )|/α ≤ 2,1. De cette façon, les coefficients de dilatation thermique de la première couche isolante et de la deuxième couche isolante d’une part et de la première couche isolante et du substrat socle d’autre part ont des valeurs assez proches l’une de l’autre. Cela permet d’éviter de trop gros écarts de coefficients de dilatation thermique entre matériaux à la base de couches en contact. Cela permet de réduire voire d’éviter les déformations mécaniques pouvant survenir lors de variations de température. Cela confère une meilleure robustesse et une meilleure qualité structurelle à l’empilement. Selon un exemple, 0,6 ≤ I(α 2 +α 1 )/2αI ≤ 1,7. Cela permet là aussi d’assurer une certaine proximité des valeurs de coefficients de dilatation thermique des différents matériaux de l’empilement. Cela permet de réduire voire d’éviter les déformations mécaniques pouvant survenir lors de variations de température. Cela confère une meilleure robustesse et une meilleure qualité structurelle à l’empilement. Selon un exemple, k 1 ≤ I(λ 2 λ 1 )/λ 1 I, avec 0,3 ≤ k 1 . Selon un mode de réalisation, la deuxième conductivité thermique λ 2 est strictement supérieure à la première conductivité thermique λ 1 (λ 2 λ 1 ). Selon un exemple, l’un parmi le premier coefficient de dilatation thermique α 1 et le deuxième coefficient de dilatation thermique α 2 est supérieur à α et/ou l’autre parmi le premier coefficient de dilatation thermique α 1 et le deuxième coefficient de dilatation thermique α 2 est inférieur à α. Selon un exemple, le premier matériau isolant présente un premier module de Young E 1 et le deuxième matériau isolant présente un deuxième module de Young E 2 , avec E 1 E 2, de préférence avec m 1 ≤ I(E 2 E 1 )/E 1 I, avec 0,03 ≤ m 1 , E 1 et E 2 étant supérieurs à 50 GPa. Selon un exemple, l’étape de fourniture de l’empilement initial comprend les étapes suivantes : Fournir au moins un substrat initial à base, de préférence constitué, du matériau de base et présentant une face supérieure, Former dans le substrat initial et à partir de la face supérieure un réseau de tranchées initiales, le matériau de base restant entre les tranchées formant des murs initiaux, Transformer au moins le matériau de base sur au moins une portion du substrat initial comprenant les murs initiaux du réseau initial en le premier matériau isolant, formant ainsi la première couche isolante comprenant le réseau de murs séparés par les tranchées. Selon un exemple, transformer au moins le matériau de base sur au moins une portion du substrat initial comprend une oxydation du matériau de base séparant les tranchées entre elles. Selon un exemple, l’étape de formation du réseau initial de murs initiaux comprend la mise en œuvre d’au moins une technique parmi la lithographie, la nanoimpression, l’autoassemblage de copolymères à blocs et le traitement laser. Selon un mode de réalisation, l’étape de fourniture de l’empilement initial comprend les étapes suivantes : Fournir le substrat socle, Former une première couche isolante initiale surmontant le substrat socle, la première couche isolante initiale étant à base du premier matériau isolant, Former dans la première couche isolante initiale le réseau de tranchées, formant ainsi la première couche isolante. Selon un exemple, l’étape de formation du réseau de murs comprend la mise en œuvre d’au moins une technique parmi la lithographie, la nanoimpression, l’autoassemblage de copolymères à blocs et le traitement laser. Selon un mode de réalisation, le procédé comprend en outre, avant l’étape de formation du film semiconducteur, une étape de formation continue d’une couche continue à base du deuxième matériau isolant, et de préférence faite du deuxième matériau isolant, recouvrant directement la deuxième couche isolante. Selon un exemple, la couche continue est isolante. La couche continue recouvre de préférence également les murs séparant les tranchées. La couche continue peut éventuellement être formée en même temps que la deuxième couche isolante, par exemple lors d’un dépôt, de préférence conforme, ayant lieu simultanément sur les flancs et les sommets des murs séparant les tranchées. Cette couche facultative améliore la résistivité électrique de l’empilement. Elle permet également d’assurer une bonne solidarité des différentes couches comprises dans la couche isolante enterrée. Selon un exemple, la couche continue peut être qualifiée de quatrième couche. Selon un mode de réalisation, le procédé comprend en outre une étape de formation d’une troisième couche isolante sous le film semiconducteur. La troisième couche isolante recouvre ainsi de préférence les murs séparant les tranchées. Cette couche facultative améliore la résistivité électrique de l’empilement. Elle peut également être utile dans une optique de planarisation de la couche isolante enterrée et de qualité de l’interface avec le film semiconducteur. Selon un mode de réalisation, les murs séparant les tranchées présentent une largeur de murs l m ’ et les tranchées présentent une largeur de tranchées l t ’, et dans lequel le ratio l t ’/l m ’ est compris entre 0,3 et 3, de préférence entre 0,5 et 1,5. Les largeurs l t ’ et l m ’ sont de préférence choisies telles que 0,7 ≤ I(l t ’*α 2 + l m ’*α 1 )/((l t ’+ l m ’)*α)I ≤ 1,3. Selon un exemple, les tranchées présentent une profondeur e t ’, avec e t ’ compris entre 5 µm et 20 µm, de préférence entre 8 µm et 15 µm. Selon un exemple, l m ’ est compris entre 0,5 µm et 4 µm, de préférence entre 0,8 µm et 1,5µm. Selon un exemple, l t ’ est compris entre 0,25 µm et 4 µm, de préférence entre 0,4 µm et 0,8 µm. Selon un exemple, le deuxième matériau isolant est fait ou est à base de l’un parmi l’Al 2 O 3 , l’AlN, le SiC, le Si 3 N 4 , le BeO, un oxynitrure de silicium et le BN. Selon un exemple, le film semiconducteur est à base de l’un parmi le Si et ses alliages, le Ge et ses alliages, le SiC, l’InAs, l’InSb, l’InGaAs, le GaN, l’AlGaN, l’InGaN, le GaAs et l’InP. Selon un exemple, la troisième couche isolante est à base de l’un parmi le SiO 2 , l’AlN, le HFSiON et l’Al 2 O 3 . Selon un mode de réalisation du dispositif, la couche isolante enterrée comprend en outre une couche continue à base du deuxième matériau isolant recouvrant directement la deuxième couche isolante. Selon un mode de réalisation, la couche isolante enterrée comprend en outre une troisième couche isolante surmontant la deuxième couche isolante. Il est précisé que, dans le cadre de la présente invention, les termes « sur », « surmonte », « recouvre », « sous-jacent », en « vis-à-vis » et leurs équivalents ne signifient pas forcément « au contact de ». Ainsi par exemple, le dépôt, le report, le collage, l’assemblage ou l’application d’une première couche sur une deuxième couche, ne signifie pas obligatoirement que les deux couches sont directement au contact l’une de l’autre, mais signifie que la première couche recouvre au moins partiellement la deuxième couche en étant, soit directement à son contact, soit en étant séparée d’elle par au moins une autre couche ou au moins un autre élément. Une couche peut par ailleurs être composée de plusieurs sous-couches d’un même matériau ou de matériaux différents. On entend par un substrat, une couche, un dispositif, « à base » d’un matériau M, un substrat, une couche, un dispositif comprenant ce matériau M uniquement ou ce matériau M et éventuellement d’autres matériaux, par exemple des éléments d’alliage, des impuretés ou des éléments dopants. Ainsi un matériau à base d’un matériau III-N peut comprendre un matériau III-N additionné de dopants. De même, une couche à base de GaN comprend typiquement du GaN et des alliages d’AlGaN ou d’InGaN. Le terme « matériau III-V » fait référence à un semi-conducteur composé d’un ou plusieurs éléments de la colonne III et de la colonne V du tableau périodique de Mendeleïev. On compte parmi les éléments de la colonne III le bore, le gallium, l’aluminium ou encore l’indium. La colonne V contient par exemple l’azote, l’arsenic, l’antimoine et le phosphore. On qualifie d’isolant un matériau dont la résistivité électrique est supérieure ou égale à 1 kilo (10 3 ) ohms mètre (1 k Ωm), de préférence supérieure ou égale à 10 k Ωm. L’abréviation « ppm » signifie « partie par million ». Ce terme signifie la fraction valant 10 -6 , soit un millionième. On entend par « gravure sélective vis-à-vis de » ou « gravure présentant une sélectivité vis-à-vis de » une gravure configurée pour enlever un matériau A ou une couche A vis-à-vis d’un matériau B ou d’une couche B, et présentant une vitesse de gravure du matériau A supérieure à la vitesse de gravure du matériau B. La sélectivité est le rapport entre la vitesse de gravure du matériau A sur la vitesse de gravure du matériau B. La sélectivité entre A et B est notée SA:B. L’expression « stabilité de la résistivité électrique en température » (ou « stabilité du champ électrique appliqué ») peut correspondre à un maintien de la résistivité au-dessus d’un seuil donné, par exemple 10 kΩ.cm, indépendamment de la température (ou du champ électrique appliqué). Un repère, de préférence orthonormé, comprenant les axes x, y, z est représenté en . Ce repère est applicable par extension aux autres figures. Dans la présente demande de brevet, on parlera préférentiellement d’épaisseur pour une couche et de hauteur pour une structure ou un dispositif. L’épaisseur est prise selon une direction normale au plan d’extension principal de la couche, et la hauteur est prise perpendiculairement au plan de base XY. Ainsi, une couche présente typiquement une épaisseur selon z, lorsqu’elle s’étend principalement le long d’un plan XY, et un élément en saillie, par exemple une tranchée d’isolation, présente une hauteur selon z. Les termes relatifs « sur », « sous », « sous-jacent » se réfèrent préférentiellement à des positions prises selon la direction z. Dans le cadre de la présente invention, le terme « réseau » couvre toutes les répartitions de murs séparés par des tranchées. Le réseau peut présenter un pas constant ou non. Il peut s’étendre sur toute la surface de la première couche isolante ou sur une partie seulement de sa surface. Les étapes du procédé telles que revendiquées s’entendent au sens large et peuvent éventuellement être réalisées en plusieurs sous-étapes. Un exemple de procédé de réalisation va maintenant être décrit en référence aux figures 1A à 1L. Ce procédé permet d’obtenir l’empilement 1 illustré en , comprenant un substrat socle 100’, une couche isolante 1000, telle qu’un oxyde enterré, et un film semiconducteur 400’. La couche isolante 1000 comprend dans ce mode de réalisation une première couche isolante 130’, comprenant elle-même une pluralité de murs 150’ séparés par des tranchées 120’, et une deuxième couche isolante 200. Ce procédé de réalisation consiste tout d’abord en la fourniture d’un empilement initial tel qu’illustré aux figures 1E et 1J. Cet empilement comprend notamment un substrat socle 100’ à base d’un premier matériau, qualifié de matériau de base, et une première couche isolante 130’ comprenant un réseau 150’ de tranchées 120’ séparées par des murs 110’. Deux modes de réalisation pour réaliser cet empilement initial vont maintenant être décrits. Le premier de ces deux modes de réalisation va tout d’abord être décrit en référence aux figures 1A à 1E. Comme illustré en , dans ce mode de réalisation, une première étape consiste à fournir un substrat 100 à base du matériau de base, pouvant être transformé en un matériau isolant dit premier matériau isolant. De préférence, le substrat 100 est à base de silicium monocristallin ou de silicium polycristallin. De façon générale, tout semiconducteur pouvant devenir isolant par oxydation est envisageable. Il est également possible d’opter pour un matériau pouvant être transformé en isolant par bombardement ionique. Les matériaux envisageables sont ainsi très nombreux, ce qui permet notamment d’avoir la possibilité de recourir à des matériaux à bas coût. Le substrat initial100 présente une face supérieure 101 et une face inférieure 102 s’étendant toutes les deux principalement dans des plans parallèles au plan XY du repère orthogonal. Il présente selon la direction Z une épaisseur e 100 . Par exemple e 100 est compris entre 300 µm et 1000 µm. Une deuxième étape de ce mode de réalisation consiste à former dans le substrat initial100 un réseau initial 150 de murs initiaux 110 séparés par des tranchés initiales 120, comme cela est illustré en . Les murs initiaux 110 présentent une largeur l m mesurée selon la direction X. Les tranchées initiales 120 présentent une largeur l t mesurée selon la direction X et une profondeur e t mesurée selon la direction Z. Les murs initiaux 110 s’étendent ainsi dans le substrat initial100 depuis sa face supérieure 101 et jusqu’à une profondeur e t mesurée selon la direction Z depuis la face supérieure 101. Le réseau initial 150 de murs initiaux 110 et tranchées initiales 120 peut être réalisé depuis la totalité de la face supérieure 101 du substrat initial100. Il peut également être réalisé depuis une partie seulement de cette face supérieure 101. Dans un empilement 1 fabriqué selon ce dernier mode de réalisation, les parties de la face supérieure 101 dépourvues de tranchées initiales 120 peuvent être utilisées pour connecter électriquement le film semiconducteur 400’ au substrat 100. Les murs initiaux 110 et tranchées initiales 120 peuvent être formés de différentes manières. Il est par exemple possible de recourir à une technique de lithographie telle que la photolithographie. Dans ce mode de réalisation, une couche de résine photosensible est déposée sur la face supérieure 101 du substrat initial100. Des ouvertures sont alors réalisées dans la résine photosensible par exposition à travers un masque de photolithographie puis développement. Ces ouvertures sont sous-jacentes aux tranchées initiales 120 que l’on désire former. A l’échelle de l’empilement 1, elles forment typiquement des lignes parallèles s’étendant principalement selon la direction Y. En revanche, lors de l’intégration de l’empilement 1 dans un dispositif microélectronique, ces lignes ne présentent avantageusement pas de direction préférentielle à l’échelle du dispositif. De cette façon, le coefficient d’expansion thermique de la couche isolante 1000 est sensiblement celui du substrat socle 100’ dans toutes les directions du plan. La couche de résine photosensible ainsi gravée forme un masque de gravure 10 tel que représenté à la . Les tranchées initiales 120 sont ensuite formées par gravure à travers le masque de gravure 10. Il est par exemple possible, si le substrat socle 100 est à base de silicium monocristallin ou polycristallin, de mettre en œuvre un procédé Bosch, favorable à la réalisation de structures à hauts facteurs de forme telles que les murs 110. Ce procédé alterne une gravure par plasma à base d’hexafluorure de soufre (SF 6 ) et une passivation à base de chimie fluorocarbonée (C 4 F 8 , C 2 F 6 , CF 4 ou encore CHF 3 -Ar). Il est également possible, mais pas obligatoire, de déposer une couche de masquage entre la face supérieure 101 du substrat 100 et la couche de résine photosensible. La couche de masquage est typiquement à base de dioxyde de silicium. Elle présente de préférence une épaisseur supérieure à 0,5 μm, de préférence supérieure à 0,8 μm. Dans ce mode de réalisation, on réalise après le développement de la résine photosensible une gravure dans toute son épaisseur de la couche de masquage à travers la couche de résine photosensible, de façon à obtenir un masque dur sus-jacent aux murs initiaux 110 que l’on souhaite former. La gravure du masque dur et la gravure des tranchées initiales 120 peuvent être réalisées successivement par des méthodes différentes ou, avantageusement, lors d’un même procédé de gravure. Le procédé Bosch précédemment décrit peut notamment être employé pour la gravure du masque dur de dioxyde de silicium en même temps que pour la gravure des tranchées initiales 120. Dans tous les cas, la gravure des tranchées peut être suivie d’une étape de retrait de potentiels résidus de gravure. Il est à noter que le masque de gravure 10 peut également être formé par d’autres techniques de lithographie telles que la lithographie électronique, la lithographie double exposition ou encore la lithographie extrême ultra-violet. En outre, les tranchées initiales 120 peuvent être réalisées d’autres manières que par lithographie. Par exemple, l’étape de formation des tranchées initiales peut comprendre une étape de nanoimpression. Ce mode de réalisation est illustré aux figures 2A à 2E. La représente le dépôt d’une couche de résine imprimable 20 sur la face supérieure 101 du substrat initial100. Cette couche de résine imprimable 20 présente une face supérieure 21 et une face inférieure 22 s’étendant principalement dans le plan XY du repère orthogonal la face inférieure 22 étant au contact de la face supérieure 101 du substrat initial100. La illustre une étape d’impression d’un motif sur la couche de résine imprimable 20 à l’aide d’un moule 25. Le moule 25 est plaqué et pressé contre la face supérieure 21 de la couche de résine imprimable 20, qui subit également un traitement ultra-violet (UV), représenté sur la par l’ensemble de flèches parallèles pointant vers la face supérieure 21, de façon à figer la résine imprimable selon le motif souhaité. La couche de résine imprimable 20 est ensuite gravée de sorte à exposer certaines zones uniquement de la face supérieure 101 du substrat initial100. Enfin, les tranchées initiales 120 sont formées dans le substrat socle par gravure à travers les régions restantes de la couche de résine imprimable 20. Une autre alternative à la lithographie est illustrée aux figures 3A à 3D. Une couche de copolymères 30 est tout d’abord déposée sur la face supérieure 101 du substrat initial100 ( ). Cette couche 30 comprend un mélange d’un premier polymère et d’un deuxième polymère initialement non ordonnés. Comme illustré à la , la couche de copolymères 30 subit ensuite un traitement permettant d’ordonner le premier polymère et le deuxième polymère en une alternance entre blocs de premier polymère 31 et blocs de deuxième polymère 32. Un des deux polymères est ensuite retiré sélectivement à l’autre, comme illustré en , de façon à exposer certaines zones de la face supérieure 101 du substrat initial100. Une gravure est ensuite réalisée à travers les blocs de polymère restants de sorte à former les tranchées initiales 120. La lithographie peut également être remplacée par le dépôt d’une couche sur le substrat initial100 suivi d’un traitement laser de cette couche de façon à former un réseau de rides pouvant ensuite être gravé de sorte à former là encore un masque de gravure. Un des avantages des trois derniers modes de réalisation cités pour la formation du réseau 150 de murs initiaux 110 et tranchées initiales 120 est qu’ils s’affranchissent de l’utilisation d’équipements de lithographie. Dans tous les cas, la gravure des tranchées initiales 120 peut être réalisée par l’un quelconque des procédés de gravure mentionnés précédemment. Une troisième étape de ce mode de réalisation est représentée par le passage de la à la . Il s’agit de la transformation du matériau de base constituant les murs initiaux 110, et éventuellement une partie du substrat initial100 directement sous-jacente aux murs initiaux 110, en un premier isolant. Cette transformation permet de former une première couche isolante 130’ comprenant un réseau 150’ de murs 110’ et de tranchées 120’. Ainsi, la hauteur de la première couche isolante 130’, mesurer selon l’axe Z, est supérieure ou égale à la profondeur des tranchées. L’étape de transformation comprend typiquement une étape d’oxydation, classiquement une oxydation humide. Par exemple, cette étape permet de transformer des murs initiaux 110 en silicium en murs 110’ en silice. L’étape de transformation peut également comprendre une étape de bombardement ionique. Ce bombardement ionique peut par exemple être à base d’ions carbone, oxygène et/ou azote, dans des doses permettant d’atteindre quelques pourcents de concentration atomique pour conduire à un matériau présentant des grains cristallins de taille inférieure à 10 nm après recuit rapide au-dessus de 1000°C pendant moins d’une seconde avec des rampes d’au moins 50°C/s. Ce bombardement ionique peut être précédé par un bombardement préalable d’ions Si+ permettant d’amorphiser les murs pour faciliter leur transformation par l’implantation d’une des espèces mentionnées précédemment (carbone, oxygène et/ou azote). Le premier matériau isolant présente les paramètres suivants : une première conductivité thermique λ 1 , une première résistivité électrique ρ 1 , un premier module de Young E 1 et un premier coefficient de dilatation thermique α 1 . La conductivité thermique d’un matériau s’exprime dans les unités du système international en W.m -1 .K -1 . Elle peut par exemple être évaluée par la méthode dite 3-omega. Le coefficient de dilatation thermique d’un matériau s’exprime dans les unités du système international en K -1 . Il peut par exemple être mesuré par dilatométrie : la longueur ou l’épaisseur d’un échantillon est mesurée pendant que ce dernier est soumis à une variation de température connue. La valeur des dimensions caractérisant la géométrie du réseau est susceptible d’être modifiée lors de la transformation des murs initiaux 110 en murs 110’. On définit donc de nouvelles dimensions, se rapportant cette fois au réseau 150’. Les murs 110’ présentent une largeur l m ’ mesurée selon la direction X. Les tranchées 120’ présentent une largeur l t ’ mesurée selon la direction X et une profondeur e t ’ mesurée selon la direction Z. Les murs 110’ s’étendent ainsi dans le substrat 100 depuis sa face supérieure 101 et jusqu’à une profondeur e t ’ mesurée selon la direction Z depuis la face supérieure 101. La largeur l m ’ des murs 110’, la largeur l t ’ des tranchées 120’ et la profondeur e t ’ des tranchées 120’ sont notamment dimensionnées en fonction des exigences fonctionnelles des systèmes portés par l’empilement 1, notamment leur fréquence de fonctionnement, les pertes pouvant être tolérées dans ces systèmes ou encore la diaphonie. La profondeur e t ’ des tranchées 120’ est typiquement comprise entre 5 et 20 µm. Elle est de plus avantageusement au moins cinq fois supérieure, de préférence dix fois supérieure, à la largeur l m ’ des murs 110’. La largeur l m ’ des murs 110’ est typiquement comprise entre 0,5 et 4 µm, tandis que la largeur l t ’ des tranchées 120’ est typiquement comprise entre 0,25 et 4 µm. La largeur l m ’ des murs 110’ et la largeur l t ’ des tranchées 120’ sont avantageusement sensiblement égales. Elles sont de préférence choisies de façon à ce que la moyenne des coefficients α 1 et α 2 d’expansion thermique du premier isolant et du deuxième isolant pondérés respectivement par l m ’ et l t ’ soit comprise entre 0,7*α et 1,3*α, et de préférence soit sensiblement égale au coefficient d’expansion thermique de base α. Par exemple, il est possible de procéder de la façon suivante pour dimensionner les murs 110’ et tranchées 120’ : Choisir le premier matériau isolant et le deuxième matériau isolant qui remplira les tranchées 120’, Fixer le ratio entre la largeur des murs 110’ et la largeur des tranchées 120’ de façon à satisfaire la relation mentionnée précédemment : 0,7 ≤ I(l t ’*α 2 + l m ’*α 1 )/((l t ’+ l m ’)*α)I ≤ 1,3, Choisir la profondeur e t ’ des tranchées de façon à ce que le ratio entre la permittivité relative équivalente à l’ensemble des premier et deuxième matériaux isolants et la profondeur e t ’ conduisent à un couplage capacitif suffisamment faible entre le film semiconducteur 400’ et le substrat socle 100’. Par exemple, on peut chercher à réaliser un rapport sensiblement égal à 7/15 µm -1 . La permittivité relative équivalente est la moyenne des permittivités relatives des premier et deuxième matériaux isolants, pondérées par l m’ et l t ’ . Choisir une valeur de largeur de tranchée l t ’ telle que le rapport d’aspect entre l t ’ et e t ’ rende les tranchées facilement remplissables. Par exemple l t ’/e t ’ de l’ordre de 1/10. En en déduit ensuite l m ’. Après transformation du réseau initial 150 en réseau 150’ isolant, on obtient l’empilement initial représenté à la . Un deuxième mode de réalisation de l’étape de fourniture de l’empilement initial va maintenant être décrit en référence aux figures 1F à 1J. Comme illustré en , dans ce mode de réalisation, une première étape consiste à fournir le substrat socle 100’. Ce dernier présente une face supérieure 101’ et une face inférieure 102’ s’étendant toutes les deux principalement dans des plans parallèles au plan XY du repère orthogonal. Une première couche isolante initiale 130 est ensuite déposée sur la face supérieure 101’ du substrat socle 100’. Une deuxième étape de ce mode de réalisation consiste à former dans la première couche isolante initiale 130 le réseau 150’ de murs 110’ séparés par les tranchées 120’ comme cela est illustré aux figures 1H et 1I. La première couche isolante initiale 130 dans laquelle a été formé le réseau 150’ de murs 110’ correspond à la première couche isolante 130’ précédemment décrite. La formation des murs 110’ et tranchées 120’ peut passer par la mise en œuvre de n’importe laquelle voire plusieurs des techniques précédemment décrites pour la formation des murs initiaux 110 et tranchées initiales 120 : lithographie (photolithographie, lithographie électronique, lithographie double exposition, lithographie extrême ultra-violet), nanoimpression, étalement et retrait sélectif de co-polymères à blocs, ou encore traitement laser. La gravure des tranchées 120’ finale commune à toutes ces techniques doit être adaptée à la nature du premier matériau isolant. Ainsi, dans ce mode de réalisation, on peut utiliser par exemple les chimies suivantes (entre parenthèses les matériaux envisagés pour le premier matériau isolant) : BCl 3 -Ar (pour AlN, BeO), O 2 -SF 6 (pour SiC), CHF 3 (pour SiON) et O 2 -CF 4 (pour BN et Al 2 O 3 ). Dans ce mode de réalisation, aucune étape de transformation n’est nécessaire. Les dimensions du réseau après gravure correspondent donc aux dimensions lt’, lm’, et’ précédemment mentionnées et dont les caractéristiques de dimensionnement ont déjà été décrites. Après retrait du masque de gravure ayant été utilisé lors de l’étape de formation du réseau 150, on obtient l’empilement initial illustré à la , similaire à celui obtenu ( ) par la mise en œuvre du premier mode de réalisation de la fourniture de cet empilement initial. La suite des étapes du procédé va maintenant être décrite en référence aux figures 1K, 1L et 4 à 8. Au cours d’une quatrième étape illustrée à la , les tranchées 120’ sont remplies par le deuxième matériau isolant, formant ainsi une deuxième couche isolante 200. Cette deuxième couche isolante 200 est formée d’une pluralité de régions s’étendant chacune dans une tranchée 120. Elle présente une épaisseur e 200 mesurée selon la direction Z. L’épaisseur e 200 de la deuxième couche isolante 200 est de préférence sensiblement égale à la profondeur e t ’ des tranchées 120’. Dans le cas courant d’une formation de la deuxième couche isolante 200 par dépôt conforme, on peut définir une épaisseur secondaire de deuxième matériau isolant déposée à partir des flancs du réseau de murs 110’. Cette épaisseur secondaire, mesurée dans le plan XY, est sensiblement égale à l t ’/2. En effet, dans une tranchée 120’, les fronts de croissance partant des flancs des murs 110’ entourant la tranchée 120’ se rejoignent lorsque l’épaisseur secondaire est égale à la moitié de la largeur de la tranchée 120’. Cette épaisseur secondaire de la deuxième couche isolante 200 est de préférence comprise entre 5 et 20 µm. Le fait que la deuxième couche isolante 200 soit formée dans les tranchées 120’ de la première couche isolante 130’ confère une bonne tenue mécanique à l’ensemble. Plus particulièrement, la structure en réseau de la première couche isolante 130’ et la forme complémentaire de la deuxième couche isolante 200 permet d’obtenir une meilleure tenue mécanique que le simple empilement d’une couche plane de premier matériau isolant et d’une couche plane de deuxième matériau isolant. Le deuxième matériau isolant présente les paramètres suivants : une deuxième conductivité thermique λ 2 , une deuxième résistivité électrique ρ 2 , un deuxième module de Young E 2 et un deuxième coefficient de dilatation thermique α 2 . Les largeurs des tranchées 120’ et murs 110’, le premier coefficient de dilatation thermique α 1 et le deuxième coefficient de dilatation thermique α 2 sont avantageusement tels que le coefficient de dilatation thermique de l’ensemble constitué de la première couche isolante 130’ et de la deuxième couche isolante 200 dans la direction X est sensiblement voisin de celui du substrat socle 100’. Le deuxième matériau isolant présente de préférence une conductivité thermique λ 2 élevée. Il peut par exemple s’agir d’Al 2 O 3 , AlN, SiC, Si 3 N 4 , BeO ou encore de BN. Ces isolants présentent notamment une meilleure conductivité thermique que le SiO 2 pouvant typiquement être utilisé comme premier isolant. On prévoit en effet avantageusement que la conductivité thermique λ 2 du deuxième matériau isolant soit supérieure à la conductivité thermique λ 1 du premier isolant. Le dépôt du deuxième matériau isolant dans les tranchées transformées 120’ est de préférence réalisé par une méthode permettant d’atteindre une forte conformalité. Par exemple, le dépôt du deuxième matériau isolant est réalisé par LPCVD (acronyme anglais de « Low Pressure Chemical Vapor Deposition », pouvant être traduit par « dépôt chimique en phase vapeur à basse pression ») ou par ALD (acronyme anglais de « Atomic Layer Deposition », pouvant être traduit par « dépôt de couche atomique »). De façon avantageuse mais facultative, on prévoit, après l’étape de dépôt de la deuxième couche isolante 200, le dépôt d’une couche continue 250 à base du deuxième matériau isolant directement sur la deuxième couche isolante 200. La couche continue 250 à base de deuxième matériau isolant s’étend notamment à l’aplomb du réseau 150’. Plus précisément, elle recouvre les sommets 111’ des murs transformées 110’. Elle peut également s’étendre dans les tranchées transformées 120’, jusqu’à une profondeur dépendant de l’épaisseur e 200 de la deuxième couche isolante. Avantageusement, la deuxième couche isolante 200 remplit entièrement les tranchées 120’ et la couche continue 250 ne s’étend pas dans les tranchées transformées 120’. La couche continue 250 et la deuxième couche isolante 200 forment ainsi un ensemble continu à base de deuxième matériau isolant. Cette étape facultative est illustrée à la . Dans ce mode de réalisation, la couche isolante enterrée 1000 comprend la première couche isolante 130’, la deuxième couche isolante 200 et la couche continue 250. De façon avantageuse mais facultative, on prévoit, après l’étape de dépôt de la deuxième couche isolante 200, une étape de dépôt d’une troisième couche isolante 300 d’épaisseur e 300 mesurée selon la direction Z et présentant une face supérieure 301 s’étendant principalement dans le plan XY du repère orthogonal. Cette troisième couche isolante 300 est déposée sur la deuxième couche isolante 200 ou sur la couche continue 250 si une telle couche a été déposée. Elle est à base d’un troisième matériau isolant pouvant éventuellement être identique au premier isolant. Par exemple, elle peut être à base de silice. Le troisième isolant présente les paramètres suivants : une troisième conductivité thermique λ 3 , une troisième résistivité électrique ρ 3 , un troisième module de Young E 3 et un troisième coefficient de dilatation thermique α 3 . Dans ce mode de réalisation, la couche isolante 1000 comprend la première couche isolante 130’, la deuxième couche isolante 200, la troisième couche isolante 300 et éventuellement la couche continue 250, comme cela est représenté en . Le procédé peut comprendre, après l’étape de dépôt de la deuxième couche isolante 200 et d’éventuelles autres couches isolantes, une étape facultative de planarisation de la couche isolante enterrée 1000. Cela peut être réalisé au moyen d’une étape de planarisation mécano-chimique (CMP) à partir de la face supérieure 1001 de la couche isolante enterrée 1000. Dans l’éventualité où une troisième couche isolante 300 a été déposée sur la deuxième couche isolante 200, il est avantageux, dans le cadre de la planarisation de la couche isolante enterrée 1000, que l’épaisseur e 300 soit supérieure à deux fois, de préférence quatre fois, la rugosité maximale de la surface de la couche de deuxième matériau isolant sous-jacente. Cela évite que la rugosité de cette surface ne soit transférée à la face supérieure 301 de la troisième couche isolante 300. Dans tous les cas, l’étape de CMP vise un enlèvement supérieur à deux fois, de préférence sensiblement égal à trois fois la rugosité maximale de la face supérieure 1001 de la couche isolante enterrée 1000. La planarisation peut alternativement être obtenue en procédant à un dépôt planarisant sur la face supérieure 1001 de la couche isolante enterrée 1000. Il peut par exemple s’agir d’un dépôt d’hydrogène silsesquioxane (HSQ). Cette étape facultative vise notamment à préparer la face supérieure 1001 de la couche isolante enterrée 1000 à l’étape de fourniture du film semiconducteur 400’ qui sera décrite plus loin, notamment lorsque le film semiconducteur 400’ est fourni par collage. Une cinquième étape est représentée à la . Elle consiste en la formation d’un film semiconducteur 400’ sur la couche isolante enterrée 1000. Plus précisément, le film semiconducteur 400’ peut recouvrir directement la deuxième couche isolante 200, la couche continue à base du deuxième matériau isolant 250 ou encore la troisième couche isolante 300, en fonction de si des couches facultatives ont préalablement été déposées sur la deuxième couche isolante. Le film semiconducteur 400’ peut par exemple être à base de Si, ou d’un matériau III-V tels que l’InP, le GaAs ou encore le GaN. Ces matériaux sont couramment utilisés pour la réalisation de dispositifs RF. Selon un mode de réalisation du procédé, la formation du film semiconducteur 400’ inclut la mise en œuvre d’un procédé de type Smart Cut ® . Un mode de réalisation de ce procédé est illustré aux figures 6A à 6D. La illustre la fourniture d’une couche semiconductrice 400 présentant une face supérieure 401 et une face inférieure 402 s’étendant toutes les deux principalement dans le plan XY du repère orthogonal. Cette même figure illustre l’implantation d’ions légers dans la couche semiconductrice 400 depuis sa face supérieure 401 pour former une zone implantée 500. La couche semiconductrice 400 définit ainsi, entre sa face supérieure 401 et la zone implantée 500, un film semiconducteur 400’. La zone implantée 500 s’étend avantageusement parallèlement à la face supérieure 401 et à la face inférieure 402 de la couche semiconductrice 400. Comme représenté à la , la couche semiconductrice 400 est ensuite collée au niveau de sa face supérieure 401sur la face supérieure 1001 de la couche isolante enterrée 1000. La réalisation de l’étape facultative de planarisation de la couche isolante enterrée 1000 précédemment décrite permet d’améliorer la qualité de l’interface de collage entre le film semiconducteur 400’ et la face supérieure 1001 de la couche isolante enterrée 1000. Après l’étape de collage, la couche semiconductrice 400 est soumise à un traitement permettant sa fragilisation au niveau de la zone implantée en éléments gazeux. Comme représenté à la , la couche semiconductrice 400 peut alors être clivée. Reste alors sur la couche isolante enterrée le film semiconducteur 400’ du même matériau que la couche semiconductrice 400 et dont l’épaisseur e 400’ selon Z dépend de la profondeur d’implantation de la zone implantée 500 dans la couche semiconductrice 400. Ainsi, le film semiconducteur 400’ est transféré sur l’empilement 1. L’empilement 1 ainsi obtenu est représenté à la . Plus précisément, cette figure illustre l’empilement 1 obtenu dans le mode de réalisation comprenant les étapes facultatives de dépôt d’une couche continue à base du deuxième matériau isolant 250 et de dépôt d’une troisième couche isolante 300. Il est également envisageable de réaliser le collage de la couche semiconductrice 400 sur la face supérieure 1001 de la couche isolante enterrée 1000 au niveau de sa face inférieure 402. Le film semiconducteur 400 est alors défini entre la zone implantée 500 et la face inférieure 402.D’autres modes de réalisation du procédé Smart Cut ® peuvent être mis en œuvre. Par exemple, il est possible de choisir pour le matériau du substrat socle 100’ un matériau semiconducteur. L’implantation d’ions légers pour former la zone implantée peut alors être réalisée dans le substrat socle 100’, par exemple à travers la couche isolante enterrée 1000. Il est ensuite possible de procéder au collage d’une poignée sur la couche isolante enterrée (et donc soit sur la deuxième couche isolante 200, soit sur la couche continue à base du deuxième matériau isolant 250, soit sur la troisième couche isolante 300). Comme la couche semiconductrice 400 dans le mode de réalisation décrit précédemment, le substrat socle 100’ peut ensuite être clivé au niveau de la couche transférée d’ions légers, de sorte à obtenir un film semiconducteur. La poignée peut par la suite être polie de façon à former un substrat pour la structure finale. Les méthodes pouvant être employées pour fournir le film semiconducteur 400’ sur la couche isolante enterrée 1000 ne sont cependant pas limitées aux procédés Smart Cut ® venant d’être décrit. Toute autre technique de report de film mince est envisageable. Par exemple, il est possible de coller la couche semiconductrice 400 sur la face supérieure 1001 de la couche isolante enterrée 1000, puis de procéder à des étapes de rodage, éventuellement complété par une étape de polissage par CMP, et de gravure à partir de sa face inférieure 402 permettant d’amincir cette couche jusqu’à l’obtention du film semiconducteur 400’. Selon un autre mode de réalisation, le film semiconducteur est formé sur une couche fusible elle-même déposée sur un matériau transparent. Le film semiconducteur 400’ est collé sur la face supérieure 1001 de la couche isolante enterrée 1000 par collage direct au niveau de la face en regard de la couche fusible. La couche fusible est ensuite exposée de façon à la dégrader et la détacher du film semiconducteur 400’. Selon un autre mode de réalisation, le film semiconducteur 400’ est épitaxié sur une zone fragilisée, par exemple par porosification, à la surface d’une couche semiconductrice. Le film semiconducteur 400’ est ensuite collé, au niveau de sa face en regard de la zone fragilisée, sur la face supérieure 1001 de la couche isolante enterrée 1000. Le transfert est ensuite réalisé par séparation mécanique au niveau de la couche fragilisée, par exemple par insertion de lame ou par jet d’eau. Les figures 7 et 8 représentent les dispositifs pouvant être obtenus par le procédé selon l’invention, dans les cas où, respectivement, aucune couche facultative n’a été déposée, et où seule une couche continue à base du deuxième matériau isolant 250 a été déposée de façon facultative. Le procédé proposé est particulièrement avantageux pour des applications RF. Dans ce cas, le film semiconducteur 400’ sera préférentiellement à base de InP, GaAs ou GaN. L’invention n’est pas limitée aux modes de réalisations précédemment décrits et s’étend à tous les modes de réalisation couverts par son esprit. Références numériques 1. empilement 10. masque de gravure 20. couche de résine imprimable 21. face supérieure de la couche de résine imprimable 22. face inférieure de la couche de résine imprimable 25. moule de nanoimpression 30. couche de polymères 31. bloc de premier polymère 32 . bloc de deuxième polymère 100. substrat initial 101. face supérieure du substrat initial 102. face inférieure du substrat initial100’ : substrat socle 101. face supérieure du substrat socle 102v face inférieure du substrat socle 102’. face inférieure de l’empilement 110. murs 110’. murs transformés 111’. sommets des murs oxydés 120. tranchées 120’. tranchées transformées 130. première couche isolante initiale 131. face supérieure de la première couche isolante initiale 132. face inférieure de la première couche isolante initiale 130’. première couche isolante 150 : réseau de murs 150’. réseau de murs oxydés 200. deuxième couche isolante 201. face supérieure de la deuxième couche isolante 250. couche continue à base de deuxième matériau isolant 300 : troisième couche isolante 301. face supérieure de la troisième couche isolante 400. couche semiconductrice 401. face supérieure de la couche semiconductrice 402. face inférieure de la couche semiconductrice 400’. film semiconducteur 500. zone implantée 1000. couche isolante enterrée 1001. face supérieure de la couche isolante enterrée Procédé de fabrication d’un empilement (1) comprenant l’étape suivante : Fournir au moins un empilement initial comprenant : un substrat socle (100’) à base d’un matériau de base présentant un coefficient de dilatation thermique dit de base α, une première couche isolante (130’) surmontant le substrat socle (100’), la première couche isolante (130’) étant à base d’un premier matériau isolant, le premier matériau isolant présentant une première conductivité thermique λ 1 et un premier coefficient de dilatation thermique α 1 , la première couche isolante (130’) comprenant un réseau (150’) de tranchées (120’), caractérisé en ce que le procédé comprend également au moins les étapes suivantes : Remplir les tranchées (120’) par un deuxième matériau isolant présentant une deuxième conductivité thermique λ 2 et un deuxième coefficient de dilatation thermique α 2 , formant ainsi une deuxième couche isolante (200), la deuxième conductivité thermique λ 2 étant différente de la première conductivité thermique λ 1 , α 1 et α 2 étant supérieurs à 0.3 ppm/K, et Former un film semiconducteur (400’) au-dessus de la deuxième couche isolante (200). Procédé de fabrication d’un empilement (1) selon la revendication précédente dans lequel 0 ≤ 2*I(α 2 -α 1 )I/(α 2 +α 1 ) ≤ 1,8 et 0 ≤ I(α-α 1 )|/α ≤ 2,1. Procédé de fabrication d’un empilement (1) selon l’une quelconque des revendications précédentes dans lequel k 1 ≤ I(λ 2 λ 1 )/λ 1 I, avec 0,3 ≤ k 1 . Procédé de fabrication d’un empilement (1) selon l’une quelconque des revendications précédentes dans lequel la deuxième conductivité thermique λ 2 est strictement supérieure à la première conductivité thermique λ 1 . Procédé de fabrication d’un empilement (1) selon l’une quelconque des revendications précédentes dans lequel l’un parmi le premier coefficient de dilatation thermique α 1 et le deuxième coefficient de dilatation thermique α 2 est supérieur à α et l’autre parmi le premier coefficient de dilatation thermique α 1 et le deuxième coefficient de dilatation thermique α 2 est inférieur à α. Procédé de fabrication d’un empilement (1) selon l’une quelconque des revendications précédentes dans lequel le premier matériau isolant présente un premier module de Young E 1 et le deuxième matériau isolant présente un deuxième module de Young E 2 , avec E 1 E 2 , de préférence avec m 1 ≤ I(E 2 E 1 )/E 1 I, avec 0,03 ≤ m 1 , E 1 et E 2 étant supérieurs à 50 GPa. Procédé de fabrication d’un empilement (1) selon l’une quelconque des revendications précédentes dans lequel l’étape de fourniture de l’empilement initial comprend les étapes suivantes : Fournir au moins un substrat initial (100) à base, de préférence constitué, du matériau de base et présentant une face supérieure (101), Former dans le substrat initial (100) et à partir de la face supérieure (101) un réseau initial (150) de tranchées initiales (120), Transformer au moins le matériau de base sur au moins une portion du substrat initial (100) en le premier matériau isolant, formant ainsi la première couche isolante (130’). Procédé de fabrication d’un empilement (1) selon la revendication précédente dans lequel transformer au moins le matériau de base sur au moins une portion du substrat initial (100) comprend une oxydation du matériau de base séparant les tranchées initiales (120) entre elles. Procédé de fabrication d’un empilement (1) selon l’une quelconque des revendications 1 à 6 dans lequel l’étape de fourniture de l’empilement initial comprend les étapes suivantes : Fournir le substrat socle (100’), Former une première couche isolante initiale (130) surmontant le substrat socle (100’), la première couche isolante initiale (130) étant à base du premier matériau isolant, Former dans la première couche isolante initiale (130) le réseau (150’) tranchées (120’), formant ainsi la première couche isolante (130’). Procédé de fabrication d’un empilement (1) selon l’une quelconque des revendications précédentes comprenant en outre, avant l’étape de formation du film semiconducteur, une étape de formation d’une couche continue (250) à base du deuxième matériau isolant recouvrant directement la deuxième couche isolante (200). Procédé de fabrication d’un empilement (1) selon l’une quelconque des revendications précédentes comprenant en outre une étape de formation d’une troisième couche isolante (300) à base d’un troisième matériau isolant distinct du deuxième matériau isolant, sous le film semiconducteur (400’). Procédé de fabrication d’un empilement (1) selon l’une quelconque des revendications précédentes dans lequel le premier matériau isolant restant entre des tranchées consécutives forme un mur (110’), chaque mur (110’) présente une largeur de mur l m ’ et les tranchées (120’) présentent une largeur de tranchées l t ’, dans lequel le ratio l t ’/l m ’ est compris entre 0,3 et 3, de préférence entre 0,5 et 1,5, et dans lequel de préférence 0,7 ≤ I(l t ’*α 2 + l m ’*α 1 )/((l t ’+ l m ’)*α)I ≤ 1,3. Procédé de fabrication d’un empilement (1) selon l’une quelconque des revendications précédentes dans lequel les tranchées (120’) présentent une profondeur e t ’, avec e t ’ compris entre 5 µm et 20 µm, de préférence entre 8 µm et 15 µm. Procédé de fabrication d’un empilement (1) selon l’une quelconque des revendications précédentes dans lequel le deuxième matériau isolant est fait ou est à base de l’un parmi l’Al 2 O 3 , l’AlN, le SiC, le Si 3 N 4 , le BeO, un oxynitrure de silicium et le BN.