Brevet FR3143842A1 — publié le 20240621

Procédé de réalisation d’un dispositif électronique La présente description concerne un procédé de réalisation d’un dispositif électronique comprenant les étapes successives suivantes : a) former une structure comprenant une première plaquette, un empilement actif (103) disposé sur la première plaquette, et un premier empilement d’interconnexion (105) revêtant une face de l’empilement actif opposée à la première plaquette ; et b) reporter la structure sur une deuxième plaquette (111) par collage moléculaire du côté d’une face du premier empilement d’interconnexion opposée à la première plaquette, la deuxième plaquette présentant un diamètre strictement supérieur à celui de la première plaquette. Figure pour l’abrégé : Fig. 1C Procédé de réalisation d’un dispositif électronique La présente description concerne de façon générale les dispositifs électroniques. La présente description vise plus particulièrement les procédés de réalisation de dispositifs électroniques, par exemple des dispositifs optoélectroniques comprenant des diodes électroluminescentes. Des procédés de réalisation de dispositifs électroniques, par exemple mettant en œuvre des substrats considérés comme peu conventionnels, par exemple des substrats de relativement petites dimensions et/ou des substrats en saphir ou en un matériau semiconducteur III-V ont été proposés. Ces procédés souffrent toutefois de divers inconvénients. Il existe un besoin d’améliorer les procédés connus de réalisation de dispositifs électroniques. Pour cela, un mode de réalisation prévoit un procédé de réalisation d’un dispositif électronique comprenant les étapes successives suivantes : a) former une structure comprenant une première plaquette, un empilement actif disposé sur la première plaquette, et un premier empilement d’interconnexion revêtant une face de l’empilement actif opposée à la première plaquette ; et b) reporter la structure sur une deuxième plaquette par collage moléculaire du côté d’une face du premier empilement d’interconnexion opposée à la première plaquette, la deuxième plaquette présentant un diamètre strictement supérieur à celui de la première plaquette. Selon un mode de réalisation, le procédé comprend en outre, postérieurement à l’étape b), une étape c) de découpe de l’empilement actif et du premier empilement d’interconnexion en vignettes. Selon un mode de réalisation, le procédé comprend en outre, entre les étapes b) et c), une étape d’élimination de la première plaquette. Selon un mode de réalisation, le procédé comprend en outre, postérieurement à l’étape d’élimination de la première plaquette et préalablement à l’étape c), des étapes de dépôt d’une couche diélectrique revêtant le premier empilement d’interconnexion et l’empilement actif et de planarisation de ladite couche. Selon un mode de réalisation, le procédé comprend en outre, postérieurement à l’étape de planarisation de la couche diélectrique et préalablement à l’étape c), une étape de report de la structure comprenant la deuxième plaquette, le premier empilement d’interconnexion, l’empilement actif et la couche diélectrique sur une troisième plaquette par collage moléculaire du côté d’une face de la couche diélectrique opposée à la deuxième plaquette. Selon un mode de réalisation, la troisième plaquette présente un diamètre strictement supérieur à celui de la première plaquette. Selon un mode de réalisation, le procédé comprend en outre, postérieurement à l’étape de collage sur la troisième plaquette et préalablement à l’étape c), une étape d’élimination de la deuxième plaquette. Selon un mode de réalisation, le procédé comprend en outre, postérieurement à l’étape d’élimination de la deuxième plaquette et préalablement à l’étape c), une étape de formation d’un deuxième empilement d’interconnexion du côté d’une face du premier empilement d’interconnexion opposée à la troisième plaquette. Selon un mode de réalisation, le procédé comprend en outre, postérieurement à l’étape c), une étape de report des vignettes sur une quatrième plaquette par collage moléculaire du côté d’une face du deuxième empilement d’interconnexion opposée à la troisième plaquette. Selon un mode de réalisation, le procédé comprend en outre, postérieurement à l’étape c), une étape d) de report des vignettes sur une cinquième plaquette par collage moléculaire du côté d’une face de l’empilement actif opposée à la deuxième plaquette. Selon un mode de réalisation, le procédé comprend en outre, postérieurement à l’étape d), une étape d’élimination de la deuxième plaquette. Selon un mode de réalisation, le procédé comprend en outre, postérieurement à l’étape d), une étape e) de formation d’un troisième empilement d’interconnexion, revêtant une face du premier empilement d’interconnexion opposée à la cinquième plaquette. Selon un mode de réalisation, le procédé comprend en outre, postérieurement à l’étape e), une étape f) de report de la structure comprenant la cinquième plaquette, le premier empilement d’interconnexion, l’empilement actif et le troisième empilement d’interconnexion sur une sixième plaquette par collage moléculaire du côté d’une face du troisième empilement d’interconnexion opposée à la deuxième plaquette. Selon un mode de réalisation, la première plaquette présente un diamètre égal à environ 150 mm. Selon un mode de réalisation, la deuxième plaquette présente un diamètre égal à environ 200 ou 300 mm. Selon un mode de réalisation, l’empilement actif est un empilement actif de diode électroluminescente. Selon un mode de réalisation, la première plaquette est en saphir ou en un matériau semiconducteur inorganique différent du silicium, de préférence en un matériau semiconducteur III-V. Ces caractéristiques et avantages, ainsi que d’autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : les , , , , , et sont des vues en coupe illustrant, de façon schématique et partielle, des structures obtenues à l’issue d’étapes successives d’un exemple d’un procédé de réalisation d’un dispositif optoélectronique selon un mode de réalisation ; les , , , , et sont des vues en coupe illustrant, de façon schématique et partielle, des structures obtenues à l’issue d’étapes successives d’un exemple d’un procédé de réalisation d’un dispositif optoélectronique selon un autre mode de réalisation ; et la et la sont des vues en coupe illustrant, de façon schématique et partielle, des structures obtenues à l’issue d’étapes successives d’une variante du procédé de réalisation d’un dispositif optoélectronique des figures 2A à 2F. De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques. Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. En particulier, la réalisation des empilements de diodes électroluminescentes et de leurs circuits de commande n’a pas été détaillée, la réalisation de tels empilements et de tels circuits étant à la portée de la personne du métier à partir des indications de la présente description. Sauf précision contraire, lorsque l’on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans éléments intermédiaires autres que des conducteurs, et lorsque l’on fait référence à deux éléments reliés (en anglais « coupled ») entre eux, cela signifie que ces deux éléments peuvent être connectés ou être reliés par l’intermédiaire d’un ou plusieurs autres éléments. Dans la description qui suit, lorsque l’on fait référence à des qualificatifs de position absolue, tels que les termes « avant », « arrière », « haut », « bas », « gauche », « droite », etc., ou relative, tels que les termes « dessus », « dessous », « supérieur », « inférieur », etc., ou à des qualificatifs d’orientation, tels que les termes « horizontal », « vertical », etc., il est fait référence, sauf précision contraire, à l’orientation des figures. Sauf précision contraire, les expressions « environ », « approximativement », « sensiblement », et « de l’ordre de » signifient à 10 % près, de préférence à 5 % près. Les , , , , , et sont des vues en coupe illustrant, de façon schématique et partielle, des structures obtenues à l’issue d’étapes successives d’un exemple d’un procédé de réalisation d’un dispositif optoélectronique selon un mode de réalisation. La illustre plus particulièrement une structure obtenue à l’issue d’une étape de formation, sur une face d’une plaquette (« wafer », en anglais) 101 (la face supérieure de la plaquette 101, dans l’orientation de la ), d’un empilement actif 103, par exemple un empilement actif de diode, par exemple un empilement actif de diode électroluminescente et, du côté d’une face de l’empilement actif de diode électroluminescente 103 opposée à la plaquette 101 (la face supérieure de l’empilement actif de diode électroluminescente 103, dans l’orientation de la ), d’un empilement d’interconnexion 105. Par empilement actif, on entend un empilement de couches comprenant au moins une couche semiconductrice, par exemple une couche émissive, dans le cas d’une diode électroluminescente, ou une couche de conversion photoélectrique, dans le cas d’une photodiode, l’empilement actif pouvant en outre comporter une ou plusieurs couches d’injection de charges (électrons ou trous) et/ou une ou plusieurs couches de transport de charges. Dans d’autres dispositifs électroniques tels que des diodes de puissance ou des transistors, l’empilement actif correspond par exemple aux couches semiconductrices définissant la jonction PN de la diode, ou à une couche dans laquelle est formée une région de canal du transistor. Dans l’exemple représenté, la plaquette 101 fait office de support mécanique, ou poignée, et est en particulier dépourvue de fonctionnalités électriques. La plaquette 101 est par exemple un substrat présentant une forme générale de disque. Dans ce cas, la plaquette 101 présente par exemple un diamètre inférieur ou égal à environ 150 mm, par exemple égal à environ 150 mm. La plaquette 101 est par exemple en silicium monocristallin, en saphir ou en un matériau semiconducteur inorganique différent du silicium, par exemple un composé III-V comprenant au moins un premier élément du groupe III, un deuxième élément du groupe V et, éventuellement, un troisième élément, par exemple un élément du groupe III autre que le premier élément. À titre d’exemple, la plaquette 101 est en nitrure de gallium (GaN). Dans l’exemple illustré en , l’empilement actif de diode électroluminescente 103 revêt la face supérieure de la plaquette 101. Bien que cela n’ait pas été détaillé sur les figures, l’empilement actif de diode électroluminescente 103 comprend par exemple une couche active, ou couche émissive. La couche active de l’empilement de diode électroluminescente 103 est par exemple interposée entre, d’une part, un premier empilement comprenant par exemple des couches d’injection de trous, de transport de trous et/ou de blocage d’électrons et, d’autre part, un deuxième empilement comprenant par exemple des couches d’injection d’électrons, de transport d’électrons et/ou de blocage de trous. À titre d’exemple, l’empilement actif de diode électroluminescente 103 est formé par épitaxie depuis la face supérieure de la plaquette 101. Dans l’exemple représenté, l’empilement d’interconnexion 105 revêt la face de l’empilement actif de diode électroluminescente 103 opposée à la plaquette 101. L’empilement d’interconnexion 105 comprend par exemple des couches diélectriques et conductrices alternées. À l’intérieur des couches conductrices sont par exemple formées des pistes et/ou bornes de connexion électrique symbolisées, en , par des rectangles disjoints. Dans l’exemple représenté, des marques d’alignement 107 sont formées dans l’empilement d’interconnexion 105. Les marques d’alignement 107 s’étendent par exemple dans l’épaisseur de l’empilement d’interconnexion 105 depuis la face supérieure de l’empilement d’interconnexion 105. En , les marques d’alignement 107 ont été symbolisées par des triangles, étant entendu que les marques d’alignement 107 peuvent, en pratique, présenter une forme quelconque. À titre d’exemple, la face supérieure de l’empilement 105 est préparée par polissage mécano-chimique (« Chemical and Mechanical Polishing » - CMP, en anglais), par exemple de sorte que la face présente une nanotopographie et une rugosité compatibles avec un collage direct. La illustre plus particulièrement une structure obtenue à l’issue d’une étape de formation, sur une face d’une autre plaquette 111 (la face supérieure de la plaquette 111, dans l’orientation de la ), d’une couche diélectrique 113. Dans l’exemple représenté, la plaquette 111 fait office de support mécanique, ou poignée, et est en particulier dépourvue de fonctionnalités électriques. Selon un mode de réalisation, la plaquette 111 diffère de la plaquette 101 précédemment décrite en relation avec la en ce que la plaquette 111 présente un diamètre strictement supérieur à celui de la plaquette 101. La plaquette 111 présente par exemple un diamètre égal à environ 200 ou 300 mm. La plaquette 111 peut en outre être en un matériau différent de celui de la plaquette 101. À titre d’exemple, la plaquette 111 est en silicium monocristallin. Dans l’orientation de la , la couche diélectrique 113 revêt la face supérieure de la plaquette 111. La couche diélectrique 113 est par exemple en un oxyde, par exemple le dioxyde de silicium (SiO 2 ). À titre d’exemple, la couche diélectrique 113 est d’abord déposée sur la plaquette 111 puis planarisée, par exemple par polissage mécano-chimique, de sorte que sa face opposée à la plaquette 111 (la face supérieure de la couche 113, dans l’orientation de la ) présente une topographie adaptée à la réalisation ultérieure d’un collage moléculaire. Dans l’exemple représenté, des marques d’alignement 114 sont formées dans la couche diélectrique 113. Les marques d’alignement 114 s’étendent par exemple dans l’épaisseur de la couche diélectrique 113 depuis la face supérieure de la couche 113. En , les marques d’alignement 114 ont été symbolisées par des triangles, étant entendu que les marques d’alignement 114 peuvent, en pratique, présenter une forme quelconque. La illustre plus particulièrement une structure obtenue à l’issue d’étapes ultérieures de report de la structure précédemment décrite en relation avec la sur la structure précédemment décrite en relation avec la , d’élimination de la plaquette 101, et de dépôt d’une couche diélectrique 115. À titre d’exemple, la structure précédemment décrite en relation avec la est retournée par rapport à l’orientation de la puis mise en contact, par la face de l’empilement d’interconnexion 105 opposée à la plaquette 101 (la face inférieure de l’empilement d’interconnexion 105, dans l’orientation de la ), avec la couche diélectrique 113. Au cours de cette étape, la structure comprenant la plaquette 101, l’empilement actif de diode électroluminescente 103 et l’empilement d’interconnexion 105 est fixée à la plaquette 111. À titre d’exemple, la fixation sur la plaquette 111 est obtenue par collage moléculaire entre les deux surfaces mises en contact. Lors d’une étape préalable, les surfaces des couches 115 et 133 sont par exemple préparées de sorte à être rendues compatibles avec le collage. Lors du collage, la structure précédemment décrite en relation avec la est par exemple alignée par rapport à la structure précédemment décrite en relation avec la avec une précision d’alignement de l’ordre de 100 µm. Plus précisément, au cours de cette étape, les marques d’alignement 107 sont alignées par rapport aux marques d’alignement 114. À titre d’exemple, la plaquette 101 est éliminée par meulage (« grinding », en anglais), par attaque chimique humide (« wet etching », en anglais) ou, par exemple dans le cas où la plaquette 101 est en saphir, par une technique de décollement au laser (« Laser Lift-Off » - LLO, en anglais). Une fois la plaquette 101 éliminée, la couche diélectrique 115 est par exemple déposée sur la structure du côté de la face de la couche diélectrique 113 opposée à la plaquette 111 (la face supérieure de la couche diélectrique 113, dans l’orientation de la ). La couche diélectrique 115 est par exemple ensuite planarisée, par exemple par polissage mécano-chimique, de sorte que sa face supérieure présente une topographie adaptée à la réalisation ultérieure d’un collage moléculaire. Dans l’exemple illustré, la couche diélectrique 115 revêt des parties de la couche diélectrique 113 non revêtues de l’empilement d’interconnexion 105, les flancs de l’empilement d’interconnexion 105, et les flancs et la face supérieure de l’empilement actif de diode électroluminescente 103. À titre d’exemple, la couche diélectrique 115 est en le même matériau que la couche diélectrique 113, par exemple le dioxyde de silicium. La illustre plus particulièrement une structure obtenue à l’issue d’une étape ultérieure de report de la structure précédemment décrite en relation avec la sur une structure comprenant une plaquette 131 revêtue, sur l’une de ses faces (la face supérieure de la plaquette 131, dans l’orientation de la ), d’une couche diélectrique 133. La plaquette 131 et la couche diélectrique 133 sont par exemple identiques ou analogues, respectivement, à la plaquette 111 et à la couche diélectrique 113 précédemment décrites en relation avec la . À titre d’exemple, la structure précédemment décrite en relation avec la est retournée par rapport à l’orientation de la puis mise en contact, par la face de la couche diélectrique 115 opposée à la plaquette 111 (la face inférieure de la couche diélectrique 115, dans l’orientation de la ), avec la couche diélectrique 133. Au cours de cette étape, la structure précédemment décrite en relation avec la est fixée à la plaquette 131. À titre d’exemple, la fixation sur la plaquette 131 est obtenue par collage moléculaire entre les deux surfaces mises en contact. Lors de l’étape de collage, la structure précédemment décrite en relation avec la est par exemple alignée par rapport à la plaquette 131 avec une précision d’alignement comprise entre 2 et 50 µm. La illustre plus particulièrement une structure obtenue à l’issue d’étapes ultérieures d’élimination de la plaquette 111 et de la couche diélectrique 113, et de formation d’un empilement d’interconnexion 135. À titre d’exemple, la plaquette 111 est éliminée par meulage, par attaque chimique humide ou par une technique de décollement au laser. La couche diélectrique 113 est par exemple d’abord éliminée partiellement par meulage, puis la partie subsistante de la couche diélectrique 113 est éliminée par polissage mécano-chimique de sorte à éviter tout risque d’endommagement de l’empilement d’interconnexion 105. Dans l’exemple représenté, la face de la couche diélectrique 115 opposée à la plaquette 131 (la face supérieure de la couche diélectrique 115, dans l’orientation de la ), affleure la face de l’empilement d’interconnexion 105 opposée à la plaquette 131 (la face supérieure de l’empilement d’interconnexion 105, dans l’orientation de la ). Dans l’exemple illustré en , l’empilement d’interconnexion 135 revêt les faces de l’empilement d’interconnexion 105 et de la couche diélectrique 115 opposées à la plaquette 131 (les faces supérieures de l’empilement d’interconnexion 105 et de la couche diélectrique 115 dans l’orientation de la ). L’empilement d’interconnexion 135 comprend par exemple des couches diélectriques, par exemple en dioxyde de silicium, et conductrices, par exemple en cuivre, alternées à l’intérieur desquelles sont formées des pistes et/ou bornes de connexion électrique symbolisées, en , par des rectangles disjoints. À titre d’exemple, l’empilement d’interconnexion 135 est réalisé par la mise en œuvre d’étapes d’un procédé de type « damascène ». L’empilement d’interconnexion 135 est, dans l’exemple représenté, aligné par rapport aux marques d’alignement 107 préalablement formées dans l’empilement d’interconnexion 105. Cela permet en particulier de faire en sorte que les pistes et/ou bornes de connexion électrique de l’empilement d’interconnexion 135 soient connectées aux pistes et/ou bornes de connexion de l’empilement d’interconnexion 105 sous-jacent. Dans l’exemple représenté, des marques d’alignement 137 sont formées dans l’empilement d’interconnexion 135. Les marques d’alignement 137 s’étendent par exemple dans l’épaisseur de l’empilement d’interconnexion 135 depuis une face de l’empilement d’interconnexion 135 opposée à la plaquette 131 (la face supérieure de l’empilement 135, dans l’orientation de la ). En , les marques d’alignement 137 ont été symbolisées par des carrés, étant entendu que les marques d’alignement 137 peuvent, en pratique, présenter une forme quelconque. La illustre plus particulièrement une structure obtenue à l’issue d’une étape ultérieure optionnelle de découpe (« dicing », en anglais), sur toute son épaisseur, de la structure précédemment décrite en relation avec la de sorte à former des vignettes 141. Dans l’exemple représenté, chaque vignette 141 comprend une partie de la plaquette 131 et un empilement comportant dans l’ordre, depuis la plaquette 131, une partie de la couche diélectrique 133, une partie de la couche diélectrique 115, une partie de l’empilement actif de diode électroluminescente 103, une partie de l’empilement d’interconnexion 105 et une partie de l’empilement d’interconnexion 135. À titre d’exemple, chaque vignette 141 présente, en vue de dessus, un pourtour de forme sensiblement rectangulaire ou carrée, et une surface comprise entre quelques micromètres carrés et quelques centimètres carrés. Bien que quatre vignettes 141 aient été représentées en , l’étape de découpe peut bien entendu conduire à la formation d’un nombre de vignettes 141 différent de quatre, par exemple plusieurs dizaines ou plusieurs centaines de vignettes 141. Chaque vignette 141 correspond par exemple à une diode électroluminescente élémentaire, c’est-à-dire une diode électroluminescente commandable indépendamment d’autres diodes électroluminescentes. Dans le cas où l’étape de découpe est mise en œuvre, les marques d’alignement 137 formées dans l’empilement d’interconnexion 135 sont plus précisément des marques d’alignement dites « vignette vers plaquette » (« die to wafer » - DTW, en anglais). Dans le cas contraire, c’est-à-dire si la structure précédemment décrite en relation avec la n’est pas découpée en vignettes 141, cette structure étant par exemple destinée à être reportée telle quelle sur une autre plaquette, les marques d’alignement 137 sont plus précisément des marques d’alignement dites « plaquette vers plaquette » (« wafer to wafer » - WTW, en anglais). À titre d’exemple, la face supérieure de la couche 135 est préalablement préparée de sorte à être rendue compatible avec des opérations de collage hybride. La illustre plus particulièrement une structure obtenue à l’issue d’une étape de report des vignettes 141 sur une structure comprenant une plaquette 151, une région active 153, par exemple formée dans et sur la plaquette 151, et un empilement d’interconnexion 155 revêtant une face de la région active 153 opposée à la plaquette 151 (la face supérieure de la région active 153, dans l’orientation de la ). La plaquette 151 est par exemple analogue ou identique aux plaquettes 111 et 131. Bien que cela n’ait pas été détaillé en , la région active 153 comprend par exemple des transistors de commande des vignettes 141, par exemple des transistors destinés à commander la partie de l’empilement actif de diode électroluminescente 103 de chaque vignette 141. L’empilement d’interconnexion 155 comprend par exemple des couches diélectriques, par exemple en dioxyde de silicium, et conductrices, par exemple en cuivre, alternées à l’intérieur desquelles sont formées des pistes et/ou bornes de connexion électrique symbolisées, en , par des rectangles disjoints. À titre d’exemple, la face supérieure de l’empilement d’interconnexion 155 est préalablement préparée de sorte à présenter une nanotopographie compatible avec le collage moléculaire hybride, mettant par exemple en œuvre des surfaces cuivre/oxyde. La plaquette 151, la région active 153 et l’empilement d’interconnexion 155 forment par exemple un substrat 157 de type CMOS (de l’anglais « Complementary Metal-Oxide-Semiconductor » - métal-oxyde-semiconducteur complémentaire). À titre d’exemple, les vignettes 141 précédemment décrites en relation avec la sont retournées par rapport à l’orientation de la puis mises en contact, par la face de l’empilement d’interconnexion 135 opposée à la plaquette 131 (la face inférieure de l’empilement d’interconnexion 135, dans l’orientation de la ), avec l’empilement d’interconnexion 155. Au cours de cette étape, les vignettes 141 sont fixées à la plaquette 151. À titre d’exemple, la fixation sur la plaquette 151 est obtenue par collage moléculaire entre les deux surfaces mises en contact. Le report des vignettes 141 sur la plaquette 151 est par exemple réalisé par un procédé de « pick and place » (choisir et placer), chaque vignette étant reportée de façon individuelle, ou par un procédé de report collectif. Lors de l’étape de collage, les vignettes 141 sont par exemple alignées par rapport à la plaquette 151 avec une précision d’alignement comprise entre 500 nm et 1,5 µm, par exemple égale à environ 700 nm. Pour cela, des marques d’alignement 159, par exemple analogues ou identiques aux marques d’alignement 137, sont formées dans l’empilement d’interconnexion 155, du côté d’une face de l’empilement d’interconnexion 155 opposée à la plaquette 151. En , les marques d’alignement 159 ont été symbolisées par des carrés étant, entendu que les marques d’alignement 159 peuvent, en pratique, présenter une forme quelconque. Lors de l’opération d’alignement, les marques d’alignement 137 des vignettes 141 sont sensiblement alignées par rapport aux marques d’alignement 159 du substrat CMOS 157. Cela permet en particulier de faire en sorte que les pistes et/ou bornes de connexion électrique de l’empilement d’interconnexion 135, donc les pistes et/ou bornes de connexion électrique de l’empilement d’interconnexion 105, soient connectées aux pistes et/ou bornes de connexion de l’empilement d’interconnexion 155 sous-jacent. À titre de variante, dans le cas où l’étape de découpe précédemment décrite en relation avec la est omise, la structure précédemment décrite en relation avec la est par exemple reportée, par collage moléculaire, sur le substrat CMOS 157 de façon analogue à ce qui est exposé ci-dessus pour les vignettes 141. Un avantage du procédé précédemment décrit en relation avec les figures 1A à 1G tient au fait qu’il permet, pour réaliser l’empilement d’interconnexion 155 du substrat CMOS 157, d’utiliser des techniques de lithographie très précises permettant notamment de s’affranchir de contraintes liées à la précision d’alignement des vignettes 141, ou de la structure de la , par rapport au substrat CMOS 157. On aurait pu penser remplacer la plaquette 101, présentant des dimensions latérales inférieures à celles de la plaquette 111, par une plaquette en un matériau différent du silicium, par exemple le saphir ou un matériau semiconducteur III-V, et présentant des dimensions latérales sensiblement égales à celles de la plaquette 111. Cela nécessiterait toutefois des développements technologiques coûteux, longs et peu écologiques pour permettre la formation de l’empilement actif de diode électroluminescente 103 sur un tel substrat. Par ailleurs, on aurait pu penser réaliser le report de la structure de la sur une plaquette analogue à la plaquette 111 mais présentant des dimensions sensiblement égales à celles de la plaquette 101. Toutefois, les procédés existants de collage moléculaire requièrent la mise en œuvre d’étapes préalables de planarisation qui sont actuellement incompatibles avec des plaquettes présentant un diamètre inférieur ou égal à 150 mm. Des étapes ultérieures du procédé de fabrication du dispositif optoélectronique peuvent ensuite être mises en œuvre à partir de la structure illustrée en , le substrat CMOS 157 étant par exemple destiné à être conservé à l’issue de ces étapes. Les , , , , et sont des vues en coupe illustrant, de façon schématique et partielle, des structures obtenues à l’issue d’étapes successives d’un exemple d’un procédé de réalisation d’un dispositif optoélectronique selon un autre mode de réalisation. La illustre plus particulièrement une structure obtenue à l’issue d’étapes identiques ou analogues aux étapes précédemment décrites en relation avec les figures 1A à 1C. Bien que cela n’ait pas été représenté en afin de ne pas surcharger le dessin, la structure comporte par exemple les marques d’alignement 107 et 114 précédemment décrites en relation avec les figures 1A et 1B. La structure illustrée en diffère de la structure illustrée en en ce que la structure illustrée en comprend en outre des marques d’alignement 207 formées dans la couche diélectrique 115. Dans l’exemple représenté, les marques d’alignement 207 sont formées du côté d’une face de la couche diélectrique 115 opposée à la plaquette 111. Les marques d’alignement 207 sont par exemple placées et alignées en fonction de la position des pistes et/ou bornes de connexion électrique de l’empilement d’interconnexion 105. En , les marques d’alignement 207 ont été symbolisées par des triangles, étant entendu que les marques d’alignement 207 peuvent, en pratique, présenter une forme quelconque. La illustre plus particulièrement une structure obtenue à l’issue d’une étape ultérieure de découpe, sur toute son épaisseur, de la structure précédemment décrite en relation avec la de sorte à former des vignettes 211. Dans l’exemple représenté, chaque vignette 211 comprend une partie de la plaquette 111 et un empilement comportant dans l’ordre, depuis la plaquette 111, une partie de la couche diélectrique 113, une partie de l’empilement d’interconnexion 105, une partie de l’empilement actif de diode électroluminescente 103 et une partie de la couche diélectrique 115. À titre d’exemple, chaque vignette 211 présente, en vue de dessus, un pourtour de forme sensiblement rectangulaire ou carrée, et une surface comprise entre quelques micromètres carrés et quelques millimètres carrés. Bien que quatre vignettes 211 aient été représentées en , l’étape de découpe peut bien entendu conduire à la formation d’un nombre de vignettes 211 différent de quatre, par exemple plusieurs dizaines ou plusieurs centaines de vignettes 211. Chaque vignette 211 correspond par exemple à une diode électroluminescente élémentaire, c’est-à-dire une diode électroluminescente commandable indépendamment d’autres diodes électroluminescentes. La illustre plus particulièrement une structure obtenue à l’issue d’étapes ultérieures : – de report des vignettes 211 sur une structure comprenant une plaquette 221 revêtue, sur l’une de ses faces (la face supérieure de la plaquette 221, dans l’orientation de la ), d’une couche diélectrique 223 ; – d’élimination de la plaquette 111 ; et – de dépôt d’une autre couche diélectrique 225. La plaquette 221 et la couche diélectrique 223 sont par exemple analogues, respectivement, à la plaquette 111 et à la couche diélectrique 113 précédemment décrites en relation avec la . À titre d’exemple, la couche diélectrique 223 est en dioxyde de silicium. À titre d’exemple, les vignettes 211 précédemment décrites en relation avec la sont retournées par rapport à l’orientation de la puis mises en contact, par la face de la couche diélectrique 115 opposée à la plaquette 111 (la face inférieure de la couche diélectrique 115, dans l’orientation de la ), avec la couche diélectrique 223. Au cours de cette étape, les vignettes 211 sont fixées à la plaquette 221. À titre d’exemple, la fixation sur la plaquette 221 est obtenue par collage moléculaire entre les deux surfaces mises en contact. Lors de l’étape de collage, les vignettes 211 sont par exemple alignées par rapport à des marques d’alignement 227 préalablement formées dans la couche diélectrique 223 de sorte que les marques d’alignement 207 des vignettes 211 soient positionnées sensiblement en vis-à-vis des marques d’alignement 227. À titre d’exemple, la précision d’alignement des vignettes 211 par rapport à la plaquette 221 est comprise entre 2 et 50 µm. À titre d’exemple, la plaquette 111 est éliminée par meulage, par attaque chimique humide ou par une technique de décollement au laser. Une fois la plaquette 111 éliminée, la couche diélectrique 225 est par exemple déposée sur la structure du côté de la face de la couche diélectrique 223 opposée à la plaquette 221 (la face supérieure de la couche diélectrique 223, dans l’orientation de la ). La couche diélectrique 225 est par exemple ensuite planarisée, par exemple par polissage mécano-chimique, de sorte que sa face supérieure présente une topographie adaptée à la réalisation ultérieure d’un collage moléculaire. Dans l’exemple illustré, la couche diélectrique 225 revêt des parties de la couche diélectrique 223 non revêtues des vignettes 211, ainsi que les flancs et la face supérieure de chaque vignette 211. À titre d’exemple, la couche diélectrique 225 est en le même matériau que la couche diélectrique 223, par exemple le dioxyde de silicium. Dans l’exemple représenté, la plaquette 221 comprend des marques d’alignement 229. Dans l’orientation de la , les marques d’alignement 229 s’étendent verticalement dans l’épaisseur de la plaquette 221 depuis sa face supérieure. La illustre plus particulièrement une structure obtenue à l’issue d’une étape ultérieure de planarisation de la structure précédemment décrite avec la du côté d’une face de la structure opposée à la plaquette 221 (la face supérieure de la structure, dans l’orientation de la ). À titre d’exemple, les couches diélectriques 225 et 113 sont planarisées d’abord par meulage, puis par polissage mécano-chimique. À l’issue de ces opérations, la face de la couche diélectrique 225 opposée à la plaquette 211 (la face supérieure de la couche 225, dans l’orientation de la ) affleure la face de l’empilement d’interconnexion 105 opposée à la plaquette 211 (la face supérieure de l’empilement d’interconnexion 105, dans l’orientation de la ). La illustre plus particulièrement une structure obtenue à l’issue d’une étape ultérieure de formation d’un empilement d’interconnexion 235. Dans l’exemple illustré en , l’empilement d’interconnexion 235 revêt les faces de l’empilement d’interconnexion 105 et de la couche diélectrique 225 opposées à la plaquette 221 (les faces supérieures de l’empilement d’interconnexion 105 et de la couche diélectrique 225 dans l’orientation de la ). L’empilement d’interconnexion 235 comprend par exemple des couches diélectriques, par exemple en dioxyde de silicium, et conductrices, par exemple en cuivre, alternées à l’intérieur desquelles sont formées des pistes et/ou bornes de connexion électrique symbolisées, en , par des rectangles disjoints. À titre d’exemple, l’empilement d’interconnexion 235 est réalisé par la mise en œuvre d’étapes d’un procédé de type « damascène ». L’empilement d’interconnexion 235 est, dans l’exemple représenté, aligné par rapport aux marques d’alignement 229 préalablement formées dans la plaquette 221. Cela permet en particulier de faire en sorte que les pistes et/ou bornes de connexion électrique de l’empilement d’interconnexion 235 soient connectées aux pistes et/ou bornes de connexion de l’empilement d’interconnexion 105 sous-jacent. Dans l’exemple représenté, des marques d’alignement 237 sont formées dans l’empilement d’interconnexion 235, du côté d’une face de l’empilement d’interconnexion 235 opposée à la plaquette 221. En , les marques d’alignement 237 ont été symbolisées par des étoiles, étant entendu que les marques d’alignement 237 peuvent, en pratique, présenter une forme quelconque. La illustre plus particulièrement une structure obtenue à l’issue d’une étape ultérieure de report, sur la structure précédemment décrite en relation avec la , du substrat CMOS 157 précédemment décrit en relation avec la . À titre d’exemple, le substrat CMOS 157 est mis en contact, par la face de l’empilement d’interconnexion 155 opposée à la plaquette 151 (la face inférieure de l’empilement d’interconnexion 155, dans l’orientation de la ), avec l’empilement d’interconnexion 235. Au cours de cette étape, le substrat CMOS 157 est fixé à la plaquette 221. À titre d’exemple, la fixation sur la plaquette 221 est obtenue par collage moléculaire entre les deux surfaces mises en contact. Lors de l’étape de collage, le substrat CMOS 157 est par exemple aligné par rapport à la structure précédemment décrite en relation avec la . Pour cela, des marques d’alignement 247 sont par exemple préalablement formées dans l’empilement d’interconnexion 155 de sorte que, à l’issue de l’étape de report, les marques d’alignement 247 soient situées sensiblement en vis-à-vis des marques d’alignement 237. Le substrat CMOS 157 est par exemple, comme illustré en , dépourvu des marques d’alignement 159. Le procédé exposé ci-dessus en relation avec les figures 2A à 2F présente des avantages analogues au procédé décrit précédemment en relation avec les figures 1A à 1G. Le procédé des figures 2A à 2F permet notamment de s’affranchir d’inconvénients liés au développement d’un procédé de formation d’un empilement de diode électroluminescente sur une plaquette présentant un diamètre strictement supérieur à 150 mm, par exemple de l’ordre de 200 ou 300 mm. Le procédé des figures 2A à 2F permet en outre de mettre en œuvre un collage moléculaire de l’empilement actif de diode électroluminescente 103 sur le substrat CMOS 157. Des étapes ultérieures du procédé de fabrication du dispositif optoélectronique peuvent ensuite être mises en œuvre à partir de la structure illustrée en , le substrat CMOS 157 étant par exemple destiné à être conservé à l’issue de ces étapes. La et la sont des vues en coupe illustrant, de façon schématique et partielle, des structures obtenues à l’issue d’étapes successives d’une variante du procédé de réalisation d’un dispositif optoélectronique des figures 2A à 2F. La illustre plus particulièrement une structure obtenue à l’issue d’une étape de formation, à partir d’une structure analogue à celle précédemment décrite en relation avec la , d’empilements d’interconnexion 301 situés respectivement à l’aplomb des vignettes 211. À titre d’exemple, des ouvertures s’étendant depuis la face supérieure de la couche diélectrique 225 jusqu’à l’empilement d’interconnexion 105 de chaque vignette 211 sont d’abord réalisées à l’aplomb de chaque vignette 211. Les empilements d’interconnexion 301 sont par exemple ensuite réalisés à l’intérieur des ouvertures, à l’aplomb des vignettes 211. Les empilements d’interconnexion 301 sont, dans l’exemple représenté, alignés par rapport à des marques d’alignement 303 préalablement formées dans l’empilement d’interconnexion 105. Cela permet en particulier de faire en sorte que les pistes et/ou bornes de connexion électrique de l’empilement d’interconnexion 301 soient connectées aux pistes et/ou bornes de connexion de l’empilement d’interconnexion 105 sous-jacent. Dans l’exemple représenté, la plaquette 221 est dépourvue des marques d’alignement 229 et des marques d’alignement 305 sont formées dans la couche diélectrique 225. En , les marques d’alignement 305 ont été symbolisées par des étoiles, étant entendu que les marques d’alignement 305 peuvent, en pratique, présenter une forme quelconque. La illustre plus particulièrement une structure obtenue à l’issue d’une étape ultérieure de report, sur la structure précédemment décrite en relation avec la , du substrat CMOS 157 précédemment décrit en relation avec la . À titre d’exemple, le substrat CMOS 157 est mis en contact, par la face de l’empilement d’interconnexion 155 opposée à la plaquette 151 (la face inférieure de l’empilement d’interconnexion 155, dans l’orientation de la ), avec les empilements d’interconnexion 301 et la face supérieure de la couche 225. Au cours de cette étape, le substrat CMOS 157 est fixé à la plaquette 221. À titre d’exemple, la fixation sur la plaquette 221 est obtenue par collage moléculaire entre les deux surfaces mises en contact. Lors de l’étape de collage, le substrat CMOS 157 est par exemple aligné par rapport à la structure précédemment décrite en relation avec la . Pour cela, les marques d’alignement 247 sont par exemple préalablement formées dans l’empilement d’interconnexion 155 de sorte que, à l’issue de l’étape de report, les marques d’alignement 247 soient situées sensiblement en vis-à-vis des marques d’alignement 305. Le substrat CMOS 157 est par exemple, comme illustré en , dépourvu des marques d’alignement 159. Des étapes ultérieures du procédé de fabrication du dispositif optoélectronique peuvent ensuite être mises en œuvre à partir de la structure illustrée en , le substrat CMOS 157 étant par exemple destiné à être conservé à l’issue de ces étapes. Divers modes de réalisation et variantes ont été décrits. La personne du métier comprendra que certaines caractéristiques de ces divers modes de réalisation et variantes pourraient être combinées, et d’autres variantes apparaîtront à la personne du métier. Bien que des modes de réalisation aient été décrits ci-dessus en relation avec un exemple de réalisation d’un dispositif optoélectronique comprenant un empilement de diode, les modes de réalisation de la présente description s’appliquent plus généralement à tout procédé de réalisation d’un dispositif électronique mettant en œuvre un substrat considéré comme peu conventionnel, par exemple un substrat présentant un diamètre inférieur ou égal à environ 150 mm et/ou un substrat en saphir ou en un matériau semiconducteur inorganique différent du silicium, par exemple un matériau semiconducteur III-V. Enfin, la mise en œuvre pratique des modes de réalisation et variantes décrits est à la portée de la personne du métier à partir des indications fonctionnelles données ci-dessus. En particulier, les modes de réalisation décrits ne se limitent pas aux exemples particuliers de matériaux et de dimensions mentionnés dans la présente description. Procédé de réalisation d’un dispositif électronique comprenant les étapes successives suivantes : a) former une structure comprenant une première plaquette (101), un empilement actif (103) disposé sur la première plaquette, et un premier empilement d’interconnexion (105) revêtant une face de l’empilement actif opposée à la première plaquette ; et b) reporter la structure sur une deuxième plaquette (111) par collage moléculaire du côté d’une face du premier empilement d’interconnexion opposée à la première plaquette, la deuxième plaquette présentant un diamètre strictement supérieur à celui de la première plaquette. Procédé selon la revendication 1, comprenant en outre, postérieurement à l’étape b), une étape c) de découpe de l’empilement actif (103) et du premier empilement d’interconnexion (105) en vignettes (141 ; 211). Procédé selon la revendication 2, comprenant en outre, entre les étapes b) et c), une étape d’élimination de la première plaquette (101). Procédé selon la revendication 3, comprenant en outre, postérieurement à l’étape d’élimination de la première plaquette (101) et préalablement à l’étape c), des étapes de dépôt d’une couche diélectrique (115) revêtant le premier empilement d’interconnexion (105) et l’empilement actif (103) et de planarisation de ladite couche. Procédé selon la revendication 4, comprenant en outre, postérieurement à l’étape de planarisation de la couche diélectrique (115) et préalablement à l’étape c), une étape de report de la structure comprenant la deuxième plaquette (111), le premier empilement d’interconnexion (105), l’empilement actif (103) et la couche diélectrique (115) sur une troisième plaquette (131) par collage moléculaire du côté d’une face de la couche diélectrique opposée à la deuxième plaquette. Procédé selon la revendication 5, dans lequel la troisième plaquette (131) présente un diamètre strictement supérieur à celui de la première plaquette (101). Procédé selon la revendication 5 ou 6, comprenant en outre, postérieurement à l’étape de collage sur la troisième plaquette (131) et préalablement à l’étape c), une étape d’élimination de la deuxième plaquette (111). Procédé selon la revendication 7, comprenant en outre, postérieurement à l’étape d’élimination de la deuxième plaquette (111) et préalablement à l’étape c), une étape de formation d’un deuxième empilement d’interconnexion (135) du côté d’une face du premier empilement d’interconnexion (105) opposée à la troisième plaquette (131). Procédé selon la revendication 8, comprenant en outre, postérieurement à l’étape c), une étape de report des vignettes (141) sur une quatrième plaquette (151) par collage moléculaire du côté d’une face du deuxième empilement d’interconnexion (135) opposée à la troisième plaquette (131). Procédé selon l’une quelconque des revendications 2 à 4, comprenant en outre, postérieurement à l’étape c), une étape d) de report des vignettes (211) sur une cinquième plaquette (221) par collage moléculaire du côté d’une face de l’empilement actif (103) opposée à la deuxième plaquette (111). Procédé selon la revendication 10, comprenant en outre, postérieurement à l’étape d), une étape d’élimination de la deuxième plaquette (111). Procédé selon la revendication 11, comprenant en outre, postérieurement à l’étape d), une étape e) de formation d’un troisième empilement d’interconnexion (235 ; 301), revêtant une face du premier empilement d’interconnexion (105) opposée à la cinquième plaquette (221). Procédé selon la revendication 12, comprenant en outre, postérieurement à l’étape e), une étape f) de report de la structure comprenant la cinquième plaquette (221), le premier empilement d’interconnexion (105), l’empilement actif (103) et le troisième empilement d’interconnexion (235 ; 301) sur une sixième plaquette (151) par collage moléculaire du côté d’une face du troisième empilement d’interconnexion opposée à la deuxième plaquette. Procédé selon l’une quelconque des revendications 1 à 13, dans lequel la première plaquette (101) présente un diamètre égal à environ 150 mm. Procédé selon l’une quelconque des revendications 1 à 14, dans lequel la deuxième plaquette (111) présente un diamètre égal à environ 200 ou 300 mm. Procédé selon l’une quelconque des revendications 1 à 15, dans lequel l’empilement actif (103) est un empilement actif de diode électroluminescente. Procédé selon l’une quelconque des revendications 1 à 16, dans lequel la première plaquette (101) est en saphir ou en un matériau semiconducteur inorganique différent du silicium, de préférence en un matériau semiconducteur III-V.