Brevet FR3144301A1 — publié le 20240628

Détecteur de puissance La présente description concerne un détecteur de puissance (10) de détection de la puissance rms d'une tension alternative (V RF ), comprenant un transconducteur (M0) configuré pour recevoir la tension (V RF ) et pour fournir un premier courant (i OUT ) à un nœud (D) avec une relation non linéaire entre le premier courant et la tension, un convertisseur numérique vers analogique à sortie en courant (C-DAC) configuré pour recevoir un signal numérique et pour fournir un deuxième courant (i DAC ) au nœud, un filtre passe-bas (C filt ) relié au nœud, et un inverseur (INV) relié au nœud et configuré pour fournir un signal binaire (V OUT ). Figure pour l'abrégé : Fig. 1 Détecteur de puissance La présente description concerne un détecteur de puissance destiné à déterminer la puissance d'un signal alternatif. Des détecteurs de puissance à valeur quadratique moyenne, également appelés détecteurs de puissance rms, sont basés sur la mesure de puissance moyenne, et sont plus particulièrement adaptés pour des mesures de puissance précises de signaux modulés radiofréquence qui présentent un rapport entre valeur de crête et valeur moyenne ou une propriété de type bruit élevés. Un détecteur de puissance rms peut par exemple être utilisé dans un récepteur radiofréquence comprenant des amplificateurs et un circuit de commande de gain automatique qui peut commander les gains des amplificateurs sur la base de la puissance rms mesurée par le détecteur de puissance rms. Un inconvénient d'un détecteur de puissance rms est qu'il peut avoir une consommation d'énergie importante. Un autre inconvénient d'un détecteur de puissance rms est qu'il peut avoir une faible sensibilité. Un objet d'un mode de réalisation est de prévoir un détecteur de puissance rms qui pallie tout ou partie des inconvénients des détecteurs de puissance rms existants. Un autre objet est que le détecteur de puissance rms ait une consommation d'énergie réduite. Un autre objet est que le détecteur de puissance rms ait une sensibilité améliorée. Un mode de réalisation prévoit un détecteur de puissance de détection de la puissance rms d'une tension alternative, comprenant un transconducteur configuré pour recevoir la tension et pour fournir un premier courant à un nœud avec une relation non linéaire entre le premier courant et la tension, un convertisseur numérique vers analogique à sortie en courant configuré pour recevoir un signal numérique et pour fournir un deuxième courant au nœud, un filtre passe-bas relié au nœud, et un inverseur relié au nœud et configuré pour fournir un signal binaire. Selon un mode de réalisation, le transconducteur comprend un premier transistor MOS. Selon un mode de réalisation, le filtre passe-bas comprend un premier condensateur ayant une électrode reliée au nœud. Selon un mode de réalisation, le convertisseur numérique vers analogique à sortie en courant comprend des deuxièmes transistors MOS et des commutateurs commandables, chaque deuxième transistor MOS étant en série avec un des commutateurs commandables, chaque commutateur commandable étant commandé par un bit du signal numérique. Selon un mode de réalisation, le détecteur de puissance comprend une source de courant configurée pour fournir un courant constant de référence et des premiers miroirs de courant configurés pour recopier le courant constant de référence multiplié par différents coefficients multiplicatifs, chaque premier miroir de courant comprenant un des deuxièmes transistors MOS. Selon un mode de réalisation, le détecteur de puissance comprend un troisième transistor MOS monté en diode, la grille du troisième transistor MOS étant reliée à la grille du premier transistor MOS par l'intermédiaire d'une résistance et d'un deuxième miroir de courant configuré pour recopier le courant constant de référence pour alimenter le troisième transistor MOS. Un mode de réalisation prévoit également un circuit électronique comprenant le détecteur de puissance décrit précédemment et une unité électronique configurée pour recevoir le signal binaire et pour modifier le signal numérique jusqu'au basculement du signal binaire. Selon un mode de réalisation, le circuit électronique est un récepteur radiofréquence ou un émetteur radiofréquence. Selon un mode de réalisation, le circuit électronique comprend un amplificateur configuré pour recevoir une tension alternative radiofréquence et pour amplifier la tension alternative radiofréquence, l'amplificateur étant un amplificateur à transconductance comprenant un quatrième transistor MOS, et le premier transistor MOS est une réplique à l'échelle du quatrième transistor MOS. Un mode de réalisation prévoit également un procédé de détermination de la puissance rms d'une tension alternative à l'aide du détecteur de puissance décrit précédemment, comprenant la modification du signal numérique jusqu'au basculement du signal binaire. Selon un mode de réalisation, le procédé comprend la définition de la tension alternative à une valeur constante et la modification du signal numérique jusqu'au basculement du signal binaire et le stockage du signal numérique pour lequel le signal binaire a basculé. Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : la représente partiellement et schématiquement un mode de réalisation d'un détecteur de puissance ; la est un schéma-blocs d'un mode de réalisation d'un procédé d'étalonnage du détecteur de puissance représenté en ; la représente partiellement et schématiquement un mode de réalisation d'un convertisseur numérique vers analogique à sortie en courant ; la représente partiellement et schématiquement un autre mode de réalisation d'un détecteur de puissance ; la représente partiellement et schématiquement un autre mode de réalisation d'un détecteur de puissance ; et la représente partiellement et schématiquement un mode de réalisation d'un circuit récepteur radiofréquence. De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques. Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. Sauf précision contraire, lorsque l'on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans éléments intermédiaires autres que des conducteurs, et lorsque l'on fait référence à deux éléments reliés (en anglais "coupled") entre eux, cela signifie que ces deux éléments peuvent être connectés ou être reliés par l'intermédiaire d'un ou plusieurs autres éléments. En outre, un signal qui alterne entre un premier état constant, par exemple, un état bas, noté "0", et un deuxième état constant, par exemple, un état haut, noté "1", est appelé "signal binaire". Les états haut et bas des différents signaux binaires d'un même circuit électronique peuvent être différents. En pratique, les signaux binaires peuvent correspondre à des tensions ou à des courants qui peuvent ne pas être parfaitement constants à l'état haut ou bas. Sauf précision contraire, les expressions "environ", "approximativement", "sensiblement", et "de l'ordre de" signifient à 10 % près, de préférence à 5 % près. En outre, l'expression "sensiblement constant" signifie qui varie de moins de 10 % dans le temps par rapport à une valeur de référence. La valeur rms d'un signal alternatif est définie comme étant la quantité de signal continu nécessaire pour produire une quantité équivalente de chaleur dans la même charge. Par conséquent, la tension rms V rms d'une tension alternative V est donnée par la relation suivante : [Math 1] La puissance P(dBm) d'un signal alternatif V, exprimé en dBm, est donnée par la relation suivante : [Math 2] Selon un mode de réalisation, le détecteur de puissance rms comprend, afin de réaliser la détection de puissance de la tension alternative d'entrée, un transconducteur recevant la tension alternative d'entrée et fournissant un courant de sortie et ayant une caractéristique non linéaire entre le courant de sortie et la tension d'entrée. Le transconducteur peut être un transistor à effet de champ métal-oxyde-semiconducteur, appelé dans la suite transistor MOS. La représente partiellement et schématiquement un mode de réalisation d'un détecteur de puissance 10 configuré pour déterminer la puissance rms d'un signal V RF , par exemple une tension alternative radiofréquence. Le détecteur de puissance 10 est relié entre une source d'un potentiel de référence haut Vdd et une source d'un potentiel de référence bas Gnd, par exemple la masse considérée comme étant égale à 0 V. Le détecteur de puissance 10 comprend : - une entrée IN recevant la tension V RF ; - une sortie OUT fournissant une tension binaire V OUT ; - un transistor MOS M0, par exemple un transistor MOS à canal N, la source du transistor MOS M0 étant reliée, de préférence connectée, à la source du potentiel de référence bas Gnd, le drain du transistor M0 étant relié, de préférence connecté, à un nœud D ; - un convertisseur numérique vers analogique à sortie en courant C-DAC commandé par un signal de commande numérique S et relié, de préférence connecté, entre le nœud D et la source de potentiel de référence haut Vdd ; - une résistance R reliée, de préférence connectée, entre la grille du transistor M0 et une source d'une tension de polarisation V bias ; - un premier condensateur C RF relié, de préférence connecté, entre l'entrée IN et la grille du transistor M0 ; - un deuxième condensateur C filt relié, de préférence connecté, entre le nœud D et la source de potentiel de référence bas Gnd ; et - un inverseur INV, l'entrée de l'inverseur INV étant reliée, de préférence connectée, au nœud D, et la sortie de l'inverseur INV étant reliée, de préférence connectée, à la sortie OUT. Le détecteur de puissance 10 est commandé par un circuit électronique de commande P, par exemple un microcontrôleur, recevant une tension binaire V OUT et fournissant un signal de commande S. Le fonctionnement du détecteur 10 est décrit ci-après. Le convertisseur C-DAC fournit un courant i DAC au niveau du nœud D qui dépend du signal de commande S. Le signal de commande S est un signal numérique ayant N+1 bits S 0 à S N , N étant un entier par exemple supérieur ou égal à 3. Le bit S 0 est par exemple le bit le moins significatif du signal de commande S. Le courant au niveau du drain du transistor M0 est appelé i OUT et la tension grille-source du transistor M0 est appelée V gs . La première dérivée du courant i OUT par rapport à la tension V gs est appelée gm et la deuxième dérivée du courant i OUT par rapport à la tension V gs est appelée gm'. Lorsque la tension V RF est égale à 0 V, le courant i OUT est égal à un courant constant i bias . La tension aux bornes du condensateur C filt est appelée V filt . Sans prendre en compte l'action de filtrage du condensateur C filt , le courant i OUT est donné par la relation suivante, en négligeant les termes supérieurs aux termes du deuxième ordre : [Math 3] Lorsque la tension V RF est une tension sinusoïdale ayant une pulsation ω et une amplitude maximale V RF , la tension d'entrée V RF est donnée par la relation : La relation Math 3 devient alors : Le courant i OUT est moyenné par l'action de filtrage du condensateur C filt , de sorte que le courant réel i OUT soit donné par la relation suivante : [Math 6] Dans la relation Math 6 du courant i OUT , le deuxième terme est proportionnel à la puissance rms de la tension V RF . Le détecteur 10 détecte l'amplitude continue du produit de distorsion du deuxième ordre généré par les caractéristiques non linéaires du transistor MOS M0 en comparant le courant i OUT avec le courant i DAC généré par le convertisseur C-DAC et en détectant le moment où le courant i DAC est égal au courant i OUT . Selon un mode de réalisation, le convertisseur C-DAC est commandé de sorte que le courant i DAC soit accru à partir de 0 A. Par conséquent, initialement le courant i DAC est inférieur au courant maximal i OUT qui peut être conduit par le transistor M0. La tension V filt est par conséquent sensiblement à la tension de référence basse Gnd. La tension V OUT est à la valeur logique "1". La commande S est modifiée pour augmenter le courant i DAC . Dès que le courant i DAC devient supérieur au courant maximal i OUT qui peut être conduit par le transistor M0, la tension V filt est pilotée par le transistor M0 et augmente pour être sensiblement égale à la tension de référence haute Vdd moins la tension aux bornes du convertisseur C-DAC et est supérieure au seuil de l'inverseur INV. La tension V filt diminue par conséquent instantanément au-dessus du seuil de l'inverseur INV de sorte que la tension V OUT soit à une valeur logique basse "0". Par conséquent, la tension V OUT bascule d'une valeur logique haute "1" à une valeur logique basse "0" lorsque le courant i DAC est égal au courant i OUT . Le basculement de la tension V OUT est détecté par le circuit de commande P et la valeur S tog du signal de commande S pour laquelle la tension V OUT bascule d'une valeur logique haute "1" à une valeur logique basse "0" est stockée. Comme le courant i bias est connu, le deuxième terme de la relation Math 6 peut être déterminé. Le détecteur 10 compare dans une seule branche le courant de drain i OUT du transistor M0 à un courant étalonné i DAC à l'aide de la tension V filt au niveau du nœud D qui est un nœud rail à rail à gain élevé, de sorte que la comparaison puisse être effectuée par un inverseur INV simple. Le transistor M0 peut être commandé dans la région active, la région triode ou la région à faible inversion. Dans la région active et la région triode, la relation i ds /V gs est quadratique. Dans la région à faible inversion, la relation i ds /V gs est exponentielle. Dans la région active, la région triode ou la région à faible inversion, le courant i OUT comporte un terme linéairement proportionnel à la puissance d'entrée rms RF, de sorte que le procédé de détection décrit précédemment puisse être mis en œuvre. En raison du désaccord des composants du détecteur 10, il peut y avoir un terme continu supplémentaire i off qui apparaît dans la relation Math 6 du courant i OUT , qui devient comme suit : [Math 7] La est un schéma-blocs représentant un mode de réalisation d'un procédé d'étalonnage du détecteur 10 pour prendre en compte le terme supplémentaire i off . A une étape 20, la tension V RF est fixée à 0 V. A une étape 22, le convertisseur C-DAC est commandé de sorte que le courant i DAC soit égal à 0 A. A une étape 24, la tension V OUT est observée. Dans le cas où la tension V OUT est égale à la valeur logique haute "1" (Y), le procédé se poursuit par une étape 26. Dans le cas où la tension V OUT est égale à la valeur logique basse "0" (N), le procédé se poursuit par une étape 28. A l'étape 26, le signal de commande S est augmentée, par exemple, de un bit. Cela conduit à une augmentation du courant i DAC . Le procédé revient à l'étape 24 dans laquelle la tension V OUT est observée. A l'étape 28, le basculement de la tension V OUT est détecté par le circuit de commande P et la valeur S off de la valeur de commande S est stockée. Dès que la tension V OUT vient de commuter de la valeur logique haute "1" à la valeur logique basse "0", le courant i DAC correspondant à la valeur de commande stockée S off est égal à la somme de i bias et de i off . Selon un autre mode de réalisation, la détermination de la valeur S off du signal de commande S peut être effectuée par un algorithme de dichotomie. Lorsque la valeur S tog du signal de commande S pour laquelle la tension V OUT bascule d'une valeur logique haute "1" à une valeur logique basse "0" est détectée, la différence entre les valeurs S tog et S off peut être déterminée. Le procédé de détermination de la valeur de commande S off peut être mis en œuvre au démarrage du dispositif électronique comprenant le détecteur 10. Les valeurs S off et S tog du signal de commande S peuvent être utilisées pour déterminer le deuxième terme de la relation Math 6 qui est proportionnelle à la puissance rms de la tension V RF . Le procédé de détermination de la valeur de commande S off décrit précédemment ne requiert avantageusement pas de mettre en œuvre de matériel analogique supplémentaire. En outre, il ne requiert avantageusement pas la tension V RF . La représente un mode de réalisation d'un convertisseur numérique vers analogique à sortie en courant C-DAC. Le convertisseur numérique vers analogique à sortie en courant C-DAC comprend : - une source de courant CS fournissant un courant constant I ref et ayant une première borne reliée, de préférence connectée, à la source du potentiel de référence bas Gnd ; - un transistor MOS M1, par exemple un transistor MOS à canal P, la source du transistor M1 étant reliée, de préférence connectée, à la source du potentiel de référence haut Vdd, le drain du transistor M1 étant relié, de préférence connecté, à une deuxième borne de la source de courant CS, et la grille du transistor M1 étant reliée, de préférence connectée, à la deuxième borne de la source de courant CS ; - N+1 transistors MOS MC i , i étant un entier variant de 0 à N, chaque transistor MC i étant par exemple un transistor MOS à canal P, la source du transistor MC i étant reliée, de préférence connectée, à la source du potentiel de référence haut Vdd, et la grille du transistor MC i étant reliée, de préférence connectée, à la grille du transistor M1 ; et - N+1 commutateurs commandables SW i , i étant un entier variant de 0 à N, chaque commutateur SW i ayant une première borne reliée, de préférence connectée, au drain du transistor MC i et une deuxième borne reliée, de préférence connectée, au nœud D, chaque commutateur SW i étant commandé par un bit S i du signal de commande S. Chaque transistor MC i a un coefficient de taille par rapport au transistor M1 égal à 2 i . Cela signifie que le transistor MC 0 a la même taille que le transistor M1 et que le transistor MC N est 2 N fois plus grand que le transistor M1. Chaque transistor MC i constitue un miroir de courant avec le transistor M1 et reproduit le courant I ref multiplié par un coefficient égal à 2 i . Dans un mode de réalisation, le commutateur SW i est fermé lorsque le bit S i est à une valeur logique haute "1" et est ouvert lorsque le bit S i est à une valeur logique basse "0". Par exemple, le commutateur SW i est un transistor MOS, par exemple un transistor MOS à canal N, le drain du transistor étant relié, de préférence connecté, au drain du transistor MC i , la source du transistor étant reliée, de préférence connectée, au nœud D, et la grille du transistor recevant le bit S i . La représente partiellement et schématiquement un autre mode de réalisation d'un détecteur de puissance 30. Le détecteur de puissance 30 représenté en comprend tous les éléments du détecteur de puissance 10 représenté en si ce n'est que le transistor M0 est remplacé par un transconducteur T qui reçoit la tension d'entrée V RF , et éventuellement la tension de polarisation V bias , et qui fournit le courant i OUT . Le transconducteur a une relation non linéaire entre le courant i OUT et la tension d'entrée V RF . Par exemple, le transconducteur T comprend un transistor à jonction bipolaire. La représente partiellement et schématiquement un autre mode de réalisation d'un détecteur de puissance 40. Le détecteur de puissance 40 représenté en comprend tous les éléments du détecteur de puissance 10 avec le convertisseur C-DAC qui a la structure représentée en . Le détecteur de puissance 40 comprend en outre : - un transistor MOS M2, par exemple un transistor MOS à canal P, la source du transistor M2 étant reliée, de préférence connectée, à la source du potentiel de référence haut Vdd, et la grille du transistor M2 étant reliée, de préférence connectée, à la grille du transistor M1 ; et - un transistor MOS M3, par exemple un transistor MOS à canal N, la source du transistor M3 étant reliée, de préférence connectée, à la source du potentiel de référence bas Gnd, la grille du transistor M3 étant reliée, de préférence connectée, à la résistance R et le drain du transistor M3 étant relié, de préférence connecté, au drain du transistor M2 et à la grille du transistor M3. Dans le mode de réalisation représenté en , la même source de courant CS est utilisée pour polariser le convertisseur C-DAC et pour polariser le transistor M0. Cela permet avantageusement de suivre les variations de dérives qui dépendent de la température. Une application d'un détecteur de puissance concerne un récepteur radiofréquence ou un émetteur radiofréquence. La est un schéma-blocs d'un récepteur radiofréquence 50 qui reçoit une tension alternative RFIN qui peut correspondre à une tension alternative obtenue à partir d'une antenne. Le récepteur 50 comprend : - un amplificateur à faible bruit 52 (LNA) qui reçoit la tension RFIN et qui amplifie la tension RFIN ; - une unité de conversion abaisseuse 54 qui reçoit la tension amplifiée fournie par l'amplificateur à faible bruit 52 et qui la convertit à la baisse à la fréquence de la bande de base ; - un amplificateur à gain variable 56 (VGA) qui amplifie le signal converti abaissé ; - un convertisseur analogique vers numérique 58 (ADC) qui convertit le signal converti abaissé et amplifié en un signal numérique V D ; - un détecteur de puissance 60, qui correspond à un quelconque des détecteurs 10, 30 ou 40, qui reçoit la tension RFIN et qui fournit des valeurs de commande numériques S off et S tog du signal de commande S au moment de la détection de la puissance rms de la tension RFIN ; et - un circuit de commande à gain automatique 62 (AGC), qui peut correspondre au circuit de commande P décrit précédemment, qui envoie le signal de commande S au détecteur de puissance 60, et qui envoie des signaux de commande de gain G1, G2, G3 à l'amplificateur à faible bruit 52, à l'amplificateur à gain variable 56, et/ou au convertisseur analogique vers numérique 58, qui dépendent de la puissance rms détectée de la tension RFIN. A titre de variante, au lieu de déterminer la puissance rms de la tension RFIN le détecteur de puissance 60 peut déterminer la puissance rms de la tension amplifiée fournie par l'amplificateur à faible bruit 52. Selon un mode de réalisation, l'amplificateur à faible bruit 52 comprend au moins un transistor MOS. Divers modes de réalisation et variantes ont été décrits. La personne du métier comprendra que certaines caractéristiques de ces divers modes de réalisation et variantes pourraient être combinées, et d’autres variantes apparaîtront à la personne du métier. Enfin, la mise en oeuvre pratique des modes de réalisation et variantes décrits est à la portée de la personne du métier à partir des indications fonctionnelles données ci-dessus. Détecteur de puissance (10 ; 30 ; 40) de détection de la puissance rms d'une tension alternative (V RF ), comprenant un transconducteur (M0 ; T) configuré pour recevoir la tension (V RF ) et pour fournir un premier courant (i OUT ) à un nœud (D) avec une relation non linéaire entre le premier courant et la tension, un convertisseur numérique vers analogique à sortie en courant (C-DAC) configuré pour recevoir un signal numérique et pour fournir un deuxième courant (i DAC ) au nœud, un filtre passe-bas (C filt ) relié au nœud, et un inverseur (INV) relié au nœud et configuré pour fournir un signal binaire (V OUT ). Détecteur de puissance selon la revendication 1, dans lequel le transconducteur comprend un premier transistor MOS (M0). Détecteur de puissance selon la revendication 1 ou 2, dans lequel le filtre passe-bas (C filt ) comprend un premier condensateur (C filt ) ayant une électrode reliée au nœud (D). Détecteur de puissance selon l'une quelconque des revendications 1 à 3, dans lequel le convertisseur numérique vers analogique à sortie en courant (C-DAC) comprend des deuxièmes transistors MOS (MC 0 , MC 1 , MC N ) et des commutateurs commandables (SW 0 , SW 1 , SW N ), chaque deuxième transistor MOS étant en série avec un des commutateurs commandables, chaque commutateur commandable étant commandé par un bit (S 0 , S 1 , S N ) du signal numérique (S). Détecteur de puissance selon la revendication 4, comprenant une source de courant (CS) configurée pour fournir un courant constant de référence (I ref ) et des premiers miroirs de courant (M1, MC 0 , MC 1 , MC N ) configurés pour recopier le courant constant de référence multiplié par différents coefficients multiplicatifs, chaque premier miroir de courant comprenant un des deuxièmes transistors MOS (MC 0 , MC 1 , MC N ). Détecteur de puissance selon les revendications 2 et 5, comprenant un troisième transistor MOS monté en diode (M3), la grille du troisième transistor MOS étant reliée à la grille du premier transistor MOS (M0) par l'intermédiaire d'une résistance (R) et un deuxième miroir de courant (M1, M2) configuré pour recopier le courant constant de référence (I ref ) pour alimenter le troisième transistor MOS. Circuit électronique (50) comprenant le détecteur de puissance (10 ; 30 ; 40) selon l'une quelconque des revendications 1 à 6 et une unité électronique (P) configurée pour recevoir le signal binaire (V OUT ) et pour modifier le signal numérique (S) jusqu'au basculement du signal binaire. Circuit électronique selon la revendication 7, dans lequel le circuit électronique est un récepteur radiofréquence (50) ou un émetteur radiofréquence. Circuit électronique selon la revendication 8, dans lequel le détecteur de puissance (10 ; 40) est selon la revendication 2, comprenant un amplificateur (52) configuré pour recevoir une tension alternative radiofréquence (RFIN) et pour amplifier la tension alternative radiofréquence, l'amplificateur étant un amplificateur à transconductance comprenant un quatrième transistor MOS, et dans lequel le premier transistor MOS (M0) est une réplique à l'échelle du quatrième transistor MOS. Procédé de détermination de la puissance rms d'une tension alternative (V RF ) à l'aide du détecteur de puissance (10 ; 30 ; 40) selon l'une quelconque des revendications 1 à 6, comprenant la modification du signal numérique (S) jusqu'au basculement du signal binaire (V OUT ). Procédé selon la revendication 10, comprenant la définition de la tension alternative (V RF ) à une valeur constante et la modification du signal numérique (S) jusqu'au basculement du signal binaire (V OUT ) et le stockage du signal numérique (S) pour lequel le signal binaire (V OUT ) a basculé.