Brevet FR3151734A1 — publié le 20250131

L’invention concerne une cellule mémoire (1) résistive de type OxRAM comprenant une première électrode (2), une deuxième électrode (3) et une couche active (4) qui s’étend entre la première électrode (2) et la deuxième électrode (3), la couche active (4) comprenant une couche d’oxyde diélectrique (12) et une couche de matériau actif (10), la couche d’oxyde diélectrique (12) étant disposée sur la couche de matériau actif (10), la deuxième électrode (3) comprenant une première couche conductrice (20), en contact avec la couche active (4) et choisie pour créer des lacunes d’oxygène dans la couche de matériau actif (10), et une deuxième couche conductrice (22) disposée sur la première couche conductrice (20), la couche active (4) étant en partie dopée par un élément dopant. Un procédé de fabrication d’une telle cellule mémoire (1) est également décrit. Figure à publier avec l’abrégé : Fig. 1 Cellule mémoire résistive de type OxRAM et procédé de fabrication associé La présente invention concerne de manière générale le domaine de la micro-électronique. Elle concerne plus particulièrement le domaine des mémoires résistives non volatiles de type filamentaire. En particulier, la présente invention concerne une cellule mémoire résistive de type OxRAM. Elle concerne également un procédé de fabrication d’une telle cellule mémoire résistive de type OxRAM. ÉTAT DE LA TECHNIQUE Les mémoires résistives, en particulier les mémoires résistives à base d’oxyde (ou OxRAM, pour « Ox i de- based Random Access Memories » selon l’acronyme d’origine anglo-saxonne couramment utilisé), sont des mémoires non-volatiles ayant pour but de remplacer les mémoires de type Flash. En plus d’une forte densité d’intégration, elles présentent une vitesse de fonctionnement élevée, une grande endurance et une bonne compatibilité avec les procédés de fabrication utilisés actuellement dans l’industrie microélectrique, en particulier avec le procédé de fin de ligne (BEOL, pour « Back-End Of Line » selon l’acronyme d’origine anglo-saxonne couramment utilisé) de la technologie CMOS (pour « Complementary M etal O xide S emi- conductor » selon l’acronyme d’origine anglo-saxonne couramment utilisé). Les mémoires résistives OxRAM comprennent une multitude de cellules mémoire, appelées également points mémoire. Chaque cellule mémoire OxRAM est constituée d’une capacité M-I-M (Métal-Isolant-Métal) comprenant un matériau actif de résistance électrique variable, en général un oxyde de métal de transition (ex. HfO 2 , Ta 2 O 5 , TiO 2 ...), disposé entre deux électrodes métalliques. La cellule mémoire commute de manière réversible entre deux états de résistance, qui correspondent à des valeurs logiques « 0 » et « 1 » utilisées pour coder un bit d’information. Dans certains cas, plus de deux états de résistance peuvent être générés, ce qui permet de stocker plusieurs bits d’information dans une même cellule mémoire. L’information est écrite dans la cellule mémoire en la basculant d’un état fortement résistif (ou HRS, pour « High Resistance State » selon l’acronyme d’origine anglo-saxonne couramment utilisé), appelé également état « OFF », à un état faiblement résistif (ou LRS, pour « Low Resistance State »), ou état « ON ». À l’inverse, pour effacer l’information de la cellule mémoire, celle-ci est basculée de l’état faiblement résistif (« OFF ») vers l’état fortement résistif (« ON »). Le changement de résistance de la cellule mémoire est gouverné par la formation et la rupture d’un filament conducteur de section nanométrique entre les deux électrodes. Ce filament conducteur se créé grâce à la présence de lacunes d’oxygène présentes dans la couche active de la cellule mémoire. En modifiant les potentiels appliqués aux électrodes, il est possible de modifier la répartition du filament, et de modifier ainsi la conduction électrique entre les deux électrodes. Dans la couche active, le filament électriquement conducteur est soit rompu, soit au contraire reformé pour faire varier le niveau de résistance de la cellule mémoire, lors de cycles d’écriture puis de remise à zéro de cette cellule (opérations de SET, lorsque le filament est reformé aboutissant à l’état LRS, et de RESET aboutissant à l’état HRS, lorsque le filament est rompu à nouveau par application respective d’une tension de SET, V SET ou de RESET, V RESET aux bornes des électrodes). Immédiatement après sa fabrication, la cellule mémoire résistive est dans un état vierge caractérisé par une résistance (dite initiale) très élevée. Cette résistance initiale est bien supérieure à la résistance de la cellule lorsqu’elle est dans l’état fortement résistif. La couche d’oxyde est en effet isolante dans son état initial. Pour que la cellule mémoire puisse être utilisée, il est nécessaire d’accomplir une étape dite de « forming ». Cette étape consiste en un claquage partiellement réversible de l’oxyde afin de générer pour la première fois le filament conducteur (et donc de placer la cellule mémoire dans l’état faiblement résistif). Après ce claquage, la couche d’oxyde initialement isolante devient active et la cellule peut commuter entre l’état faiblement résistif et l’état fortement résistif par des opérations d’effacement et d’écriture. L’étape de forming est accomplie en appliquant entre les deux électrodes de la cellule mémoire une tension (dite de « forming ») de valeur bien supérieure à la tension nominale de fonctionnement de la cellule mémoire (utilisée lors des cycles d’écriture-effacement suivants), par exemple une tension de l’ordre de 2,5 V pour une tension nominale de l’ordre de 1,5 V. Cependant, il est observé que l’utilisation de la structure M-I-M (Métal-Isolant-Métal) pour chaque cellule mémoire n’est pas optimale pour permettre la commutation de la cellule mémoire (entre l’état « OFF » et l’état « ON » et inversement). Pour résoudre ce problème, il est connu, p ar exemple des articles « Ultra- Scaled AlOx Diffusion Barriers for Multibit HfOx RRAM Operation » de K. -M. Persson, M. S. Ram et L. -E. Wernersson, IEEE Journal of the Electron Devices Society , vol. 9, pp. 564-569, 2021, doi: 10.1109/JEDS.2021.3079398 et « Ultralow sub-500nA operating current high-performance TiN \Al2O3\HfO2\Hf\ TiN bipolar RRAM achieved through understanding-based stack-engineering », de L. Goux et al., 2012 Symposium on VLSI Technology (VLSIT) , Honolulu, HI, USA, 2012, pp. 159-160, doi: 10.1109/VLSIT.2012.6242510, d’ajouter une couche comprenant un oxyde d’aluminium AlOx sur la couche comprenant le matériau actif. Cette couche comprenant l’oxyde d’aluminium est donc positionnée entre la couche comprenant le matériau actif et la couche de métal supérieure. Cette couche agit alors comme une barrière de diffusion des lacunes d’oxygène (par rapport au filament) et améliore alors les propriétés de commutation de la cellule mémoire. En particulier, cette configuration permet d’améliorer la mise en œuvre des cycles d’écriture et d’effacement. Cependant, l’ajout de cette couche d’oxyde d’aluminium rend plus difficile la mise en œuvre de l’étape de forming car l’ajout de cette couche conduit à l’augmentation de la tension de forming nécessaire pour former le filament conducteur. La présente invention vise donc à améliorer les cellules mémoires résistives de type OxRAM, en améliorant notamment leurs propriétés de commutation, de rétention et leur stabilité (notamment la stabilité temporelle et la stabilité en température). L’invention concerne alors une cellule mémoire résistive de type OxRAM comprenant une première électrode, une deuxième électrode et une couche active qui s’étend entre la première électrode et la deuxième électrode, la couche active comprenant une couche d’oxyde diélectrique et une couche de matériau actif, la couche d’oxyde diélectrique étant disposée sur la couche de matériau actif, la deuxième électrode comprenant une première couche conductrice, en contact avec la couche active et choisie pour créer des lacunes d’oxygène dans la couche de matériau actif, et une deuxième couche conductrice disposée sur la première couche conductrice, la couche active étant en partie dopée par un élément dopant. Ainsi, de manière avantageuse selon l’invention, l’utilisation d’une couche active dopée permet d’améliorer les propriétés de commutation de la cellule mémoire. En particulier, la couche active dopée par l’élément dopant permet d’améliorer la mise en œuvre des cycles d’écriture et d’effacement de la cellule mémoire. De plus, l’utilisation d’une couche active dopée permet d’améliorer les propriétés de rétention de la cellule mémoire. Enfin, la couche active dopée permet d’améliorer la stabilité de la cellule mémoire en température (ce qui est particulièrement avantageux dans le cadre de certaines applications comme le domaine automobile dans lequel la cellule mémoire est soumise à des températures de l’ordre de 150°Celsius (°C)). La stabilité temporelle à température ambiante est également améliorée. Par exemple, lors de son utilisation normale, la cellule mémoire peut supporter des températures de l’ordre de 150°C pendant une dizaine d’années sans que ses propriétés ne soient dégradées. La couche active dopée permet également de conserver les propriétés de la cellule mémoire lorsque celle-ci est soumise à des températures supérieures de l’ordre de 260°C pendant une dizaine de minutes, comme c’est le cas par exemple lors de la soudure de la cellule mémoire sur une carte de circuit imprimé (dans le cas de mise en œuvre de technique de montage de surface ou SMT pour « Surface Mount Technology » selon l’acronyme d’origine anglosaxonne couramment utilisé). Outre les caractéristiques qui viennent d’être évoquées dans les paragraphes précédents, la cellule mémoire selon un aspect de l’invention peut présenter une ou plusieurs caractéristiques complémentaires parmi les suivantes, considérées individuellement ou selon toutes les combinaisons techniquement possibles : - la couche de matériau actif est dopée par l’élément dopant, la couche d’oxyde diélectrique n’étant pas dopée par l’élément dopant ; - l’élément dopant est choisi parmi du silicium, de l’étain, du germanium ou du carbone ; - la couche de matériau actif est à base de dioxyde d’hafnium ; - la couche de matériau actif présente une épaisseur comprise entre 3 et 10 nanomètres ; - la couche d’oxyde diélectrique comprend un oxyde d’aluminium ou du dioxyde de silicium ; - la couche d’oxyde diélectrique présente une épaisseur comprise entre 0,3 et 1,5 nanomètres ; - la deuxième couche conductrice est formé d’un matériau conducteur comprenant un métal de transition ; - le matériau conducteur de la deuxième couche conductrice est choisi parmi du nitrure de titane, du nitrure de tantale ou du tungstène ; - le matériau de la première couche conductrice est choisi parmi du titane, du tantale ou de l’hafnium ; - la première couche conductrice présente une épaisseur comprise entre 3 et 20 nanomètres ; - la deuxième couche conductrice a une épaisseur comprise entre 10 et 200 nanomètres ; et - la deuxième couche conductrice est formée d’une pluralité de couches conductrices. L’invention concerne également un procédé de fabrication d’une cellule mémoire résistive de type OxRAM, comprenant les étapes suivantes : - formation d’une première électrode, - dépôt d’une couche de matériau actif sur la première électrode, - implantation d’un élément dopant dans la couche de matériau actif de manière à doper la couche de matériau actif par l’élément dopant, - dépôt d’une couche d’oxyde diélectrique sur la couche de matériau actif dopée, de manière à former une couche active comprenant la couche d’oxyde diélectrique et la couche de matériau actif, et - dépôt d’une deuxième électrode sur la couche active, la deuxième électrode comprenant une première couche conductrice, en contact avec la couche active et choisie pour créer des lacunes d’oxygène dans la couche de matériau actif, et une deuxième couche conductrice disposée sur la première couche conductrice. Ainsi, grâce à l’invention, l’implantation de la couche de matériau actif permet d’améliorer la commutation de la cellule mémoire entre les deux états. L’implantation de la couche de matériau actif permet également d’améliorer les propriétés de rétention de la cellule mémoire. Enfin, l’implantation de la couche de matériau actif (mais pas de la couche d’oxyde diélectrique) permet d’améliorer la stabilité de la cellule mémoire en température (ce qui est particulièrement avantageux dans le cadre de certaines applications comme le domaine automobile dans lequel la cellule mémoire est soumise à des températures supérieures à 150°Celsius). La stabilité temporelle à température ambiante est également améliorée. Outre les caractéristiques qui viennent d’être évoquées dans les paragraphes précédents, le procédé de fabrication selon un autre aspect de l’invention peut présenter une ou plusieurs caractéristiques complémentaires parmi les suivantes, considérées individuellement ou selon toutes les combinaisons techniquement possibles : - l’étape d’implantation est mise en œuvre à une tension d’accélération d’implantation comprise entre 1 et 5 kilovolts, de préférence comprise entre 1,5 et 2,5 kilovolts ; - l’élément dopant est du silicium implanté dans la couche de matériau actif, une dose d’implantation du silicium dans la couche de matériau actif étant comprise entre 0,5.10 15 cm -2 et 5.10 15 cm -2 ; - la première électrode et la deuxième électrode sont déposées par pulvérisation cathodique ; - la première électrode est formée par un dépôt chimique en phase vapeur ; - la couche de matériau actif est déposée par une méthode de dépôt par couche atomique ; - la couche de matériau actif est déposée par pulvérisation cathodique ; - la couche de matériau actif est déposée par une méthode de dépôt physique en phase vapeur ; - la couche d’oxyde diélectrique est déposée par pulvérisation cathodique ; - la couche d’oxyde diélectrique est déposée par une méthode de dépôt par couche atomique ; - la couche d’oxyde diélectrique est déposée par une méthode de dépôt physique en phase vapeur ; - l’élément dopant est choisi parmi du silicium, de l’étain, du germanium ou du carbone ; - la couche de matériau actif est à base de dioxyde d’hafnium ; - la couche de matériau actif présente une épaisseur comprise entre 3 et 10 nanomètres ; - la couche d’oxyde diélectrique comprend un oxyde d’aluminium ou du dioxyde de silicium ; - la couche d’oxyde diélectrique présente une épaisseur comprise entre 0,3 et 1,5 nanomètres ; - la deuxième couche conductrice est formé d’un matériau conducteur comprenant un métal de transition ; - le matériau conducteur de la deuxième couche conductrice est choisi parmi du nitrure de titane, du nitrure de tantale ou du tungstène ; - la première couche conductrice présente une épaisseur comprise entre 3 et 20 nanomètres ; et - la deuxième couche conductrice a une épaisseur comprise entre 10 et 200 nanomètres. BRÈVE DESCRIPTION DES FIGURES D'autres caractéristiques et avantages de l'invention ressortiront clairement de la description qui en est donnée ci-dessous, à titre indicatif et nullement limitatif, en référence aux figures annexées, parmi lesquelles : représente, sous forme schématique, un exemple d’une cellule mémoire conforme à l’invention, est un graphe représentant un taux d’erreur en fonction d’un délai de dépôt entre les différentes couches de la cellule mémoire de la , , , et représentent les distributions des cellules mémoires en fonction de la résistance pour les états LRS et HRS pour deux ensembles de cellules mémoires considérés dans la présente invention, , , et représentent respectivement un agrandissement d’une partie des figures 3a à 3d, représente, sous forme de logigramme, un exemple d’un procédé de fabrication d’une cellule mémoire conforme à l’invention, et et représentent l’évolution des distributions représentant les états LRS et HRS dans le cas de deux tensions d’accélération d’implantation. Pour plus de clarté, les éléments identiques ou similaires sont repérés par des signes de référence identiques sur l’ensemble des figures. DESCRIPTION D É TAILL É E D’AU MOINS UN MODE DE R É ALISATION La présente invention vise à améliorer la fabrication des cellules mémoires résistives de type OxRAM, de manière à leur conférer un fonctionnement optimisé. En particulier, la présente invention concerne une cellule mémoire résistive dans laquelle les propriétés de commutation et de rétention sont améliorées. De plus, les cellules mémoires résistives conformes à l’invention présentent une stabilité (notamment une stabilité temporelle et une stabilité en température) améliorée par rapport aux cellules mémoires résistives connues. La représente un exemple d’une cellule mémoire résistive 1 (également appelée « cellule mémoire 1 » dans la suite) conforme à l’invention. La cellule mémoire 1 comprend une première électrode 2, une deuxième électrode 3 et une couche active 4 disposée entre la première électrode 2 et le deuxième électrode 3. Comme cela est visible sur la , la cellule mémoire 1 se présente sous la forme d’un empilement de couches qui s’étend selon un axe z. La première électrode 2, la couche active 4 et la deuxième électrode 3 forment les différentes couches de cet empilement. Les différentes couches s’étendent parallèlement les unes aux autres (et parallèlement à un substrat, non représenté, sur lequel repose la cellule mémoire 1). L’axe z est ici perpendiculaire au plan des différentes couches de l’empilement formant la cellule mémoire 1. Chacune des couches formant la cellule mémoire 1 est à présent décrite. La première électrode 2 forme une électrode inférieure de la cellule mémoire 1. Par convention, les termes « inférieur » et « supérieur » sont utilisés par rapport au substrat sur lequel est fabriquée la cellule mémoire 1. Ainsi, une couche inférieure de la cellule mémoire désignera une couche proche du substrat, tandis qu’une couche supérieure désignera une couche opposée et éloignée du substrat. La première électrode 2 est formée d’un matériau conducteur et inerte. Ce matériau conducteur est en particulier neutre vis-à-vis des atomes d’oxygène. La première électrode 2 comprend par exemple un matériau métallique. Elle comprend ici du nitrure de titane (TiN). En variante, le matériau conducteur peut être du nitrure de tantale (TaN) ou du tungstène (W). En variante encore, d’autres matériaux conducteurs peuvent être utilisés (et en particulier, du nitrure de métal de manière plus générale). La première électrode 2 présente par exemple une épaisseur comprise entre 10 et 200 nanomètres (nm). La couche active 4 est disposée sur la première électrode 2. Elle se présente ici sous la forme d’une structure bicouche. Elle comprend une couche d’oxyde diélectrique 12 et une couche de matériau actif 10. Comme cela est visible sur la , la couche d’oxyde diélectrique 12 est disposée sur la couche de matériau actif 10. La couche d’oxyde diélectrique 12 est adaptée pour servir de support à la formation d’un filament électriquement conducteur, qui traverse la couche active de part en part pour relier électriquement la première électrode 2 à la deuxième électrode 3. Ce filament électrique conducteur peut être rompu puis formé à nouveau plusieurs fois successivement au cours des cycles successifs d’écriture et d’effacement (RESET), c’est-à-dire de remise à zéro, de la cellule mémoire. En pratique, ce filament conducteur est produit une première fois lors d’une sorte de claquage électrique contrôlé de la couche active (selon une opération usuelle dite de « forming »). La couche d’oxyde diélectrique 12 comprend par exemple un oxyde métallique ou un oxyde semi-conducteur. De préférence, il s’agit d’un oxyde d’aluminium Al 2 O 3 . En variante, il peut également s’agir de dioxyde de silicium SiO 2 . La couche d’oxyde diélectrique 12 présente ici une épaisseur comprise entre 0,3 et 1,5 nm. La couche de matériau actif 10 est disposée entre la première électrode 2 et la couche d’oxyde diélectrique 12. La couche de matériau actif 10 comprend également un oxyde métallique ou un oxyde semi-conducteur. De préférence ici, la couche de matériau actif 4 est à base du dioxyde d’hafnium HfO 2 amorphe. Dans la présente description, on entend par l’expression « à base de » que la couche concernée comprend plus de 50% de l’élément mentionné après cette expression (par exemple ici, cela signifie que la couche de matériau actif 4 comprend plus de 50% de dioxyde d’hafnium). En variante, la couche de matériau actif peut comprendre de l’oxyde de tantale(V) Ta 2 O 5 . La couche de matériau actif 10 présente ici une épaisseur comprise entre 3 et 10 nm. De manière avantageuse selon l’invention, la couche active 4 est en partie dopée par un élément dopant. L’implantation des éléments dopants dans la couche active de la cellule mémoire permet d’améliorer les performances de la cellule mémoire, et en particulier les propriétés de commutation lors des cycles d’écriture puis de remise à zéro de la cellule mémoire (opération de SET, lorsque le filament est reformé aboutissant à l’état LRS, et de RESET aboutissant à l’état HRS, lorsque le filament est rompu à nouveau par application respective d’une tension de SET, V SET ou de RESET, V RESET aux bornes des électrodes). Par ailleurs, comme cela est également décrit dans la suite, l’implantation des éléments dopants dans la couche active permet, lors de la fabrication de la cellule mémoire, de ne pas avoir de contraintes sur le délai de dépôt des couches successives de la cellule mémoire. Pour illustrer cela, un indicateur, le taux d’erreur (ou BER pour « Bit Error Rate » selon l’acronyme d’origine anglo-saxonne couramment utilisé) sur un ensemble de cellules mémoires est évalué. Par définition, ce taux d’erreur correspond au pourcentage de cellules mémoires de l’ensemble de cellules mémoires considérées qui ne vont pas présenter de propriétés satisfaisantes. En pratique, ce taux d’erreur est évalué en représentant les distributions des cellules mémoires de l’ensemble considéré en fonction de la résistance R (en Ohm Ω) pour les états LRS et HRS (comme cela est représenté par exemple sur les figures 3a à 3d, 4a à 4d, 6a et 6b). Les distributions des cellules mémoires sont ici considérées de manière cumulative (il s’agit de fonction de distribution cumulative ou CDF pour « Cumulative Distribution F u nction » selon l’acronyme d’origine anglo-saxonne couramment utilisé). Le taux d’erreur correspond alors au point d’intersection des distributions représentant les états LRS et HRS. Comme cela est visible sur la , dans le cas où la couche active n’est pas dopée par l’élément dopant (symboles sous forme de cercles sur la ), le taux d’erreur associé à des cellules mémoires (dans lesquelles la couche active n’est pas dopée) augmente de manière significative (rapport 1 à 100) lorsque le délai entre le dépôt de la couche active 4 et la deuxième électrode 3 passe de 20 heures à 120 heures. Au contraire, dans le cas où la couche active 4 est dopée par l’élément dopant (symboles sous forme de triangles sur la ), le délai entre le dépôt de la deuxième électrode 3 et la couche active 4 n’a pas d’influence sur le taux d’erreur (qui reste constant et très faible car inférieur à 0,1 %). Ainsi, l’implantation d’éléments dopants dans la couche active permet de rendre la fabrication de la cellule mémoire selon la présente invention insensible au délai entre le dépôt des différentes couches de la cellule mémoire 1. De manière préférentielle, la couche de matériau actif 10 est dopée par l’élément dopant, tandis que la couche d’oxyde diélectrique est dépourvue d’éléments dopants. En d’autres termes, selon un mode de réalisation préférentiel, seule la couche de matériau actif 10 de la couche active 4 est dopée par l’élément dopant. La couche d’oxyde diélectrique 12 n’est donc ici pas dopée par l’élément dopant. L’implantation d’éléments dopants dans la couche de matériau actif, sans que la couche d’oxyde diélectrique ne soit dopée, permet alors d’améliorer la stabilité de la cellule mémoire, en particulier suite aux différents cycles d’écriture puis de remise à zéro de la cellule mémoire. Cette caractéristique est notamment mise en lumière en soumettant les cellules mémoires (dans lesquelles seule la couche de matériau actif est dopée ou dans lesquelles l’élément dopant est également présent dans la couche d’oxyde diélectrique) à différents cycles de chauffage et en évaluant le taux d’erreur à la suite de chacun des cycles de chauffage. Ici, un cycle de chauffage de quelques minutes (par exemple 3 minutes) à plus de 200°C est considéré (de préférence à 260°C). Les cellules mémoires sont soumises à plusieurs cycles de chauffage (par exemple ici quatre). Le taux d’erreur est évalué à la suite de chacun des cycles de chauffage. Les figures 3a à 3d représentent les distributions des cellules mémoires en fonction de la résistance pour les états LRS et HRS pour deux ensembles de cellules mémoires : un premier ensemble dans lequel, pour chaque cellule mémoire, la couche de matériau actif est dopée par l’élément dopant (correspondant à la courbe avec le symbole « carré ») et un deuxième ensemble dans lequel, pour chaque cellule mémoire, l’élément dopant est présent dans la couche de matériau actif et dans la couche d’oxyde diélectrique (correspondant à la courbe avec le symbole « cercle »). Les figures 3a à 3d concernent donc les mêmes distributions de cellules mémoires, considérées après plusieurs cycles de chauffage (tels que décrits précédemment) successifs. Les figures 4a à 4d correspondent respectivement à un agrandissement d’une partie des figures 3a à 3d. Pour chaque ensemble de cellules mémoires, la courbe en traits tirés correspond à la distribution (en fonction de la résistance) des cellules mémoires pour l’état LRS et la courbe en trait plein correspond à la distribution (en fonction de la résistance) des cellules mémoires pour l’état HRS. Les figures 3a et 4a correspondent aux distributions obtenues avant un premier cycle de chauffage. Les figures 3b et 4b correspondent aux distributions obtenues après un cycle de chauffage. Les figures 3c et 4c correspondent aux distributions obtenues après deux cycles de chauffage. Les figures 3d et 4d correspondent aux distributions obtenues après trois cycles de chauffage. Comme défini précédemment, le taux d’erreur est évalué par l’intersection des distributions représentant les états LRS et HRS. Comme cela est visible sur les figures 3a à 3d, dans le cas où l’élément dopant est présent uniquement dans la couche de matériau actif, le taux d’erreur reste inférieur à 10 -3 (quel que soit le nombre de cycles de chauffage appliqués), c’est-à-dire que, dans le premier ensemble de cellules mémoires, il y a moins d’une cellule mémoire dont le fonctionnement n’est pas fiable. Dans le cas où l’élément dopant est présent dans la couche de matériau actif et dans la couche d’oxyde diélectrique, les courbes représentant les distributions associées aux états LRS et HRS se croisent dès le premier cycle de chauffage. Par ailleurs, comme cela est visible de manière plus claire sur les figures 4b à 4d, le taux d’erreur est supérieur pour le deuxième ensemble de cellules mémoires que pour le premier ensemble. Les dégradations (dues à la température) de la cellule mémoire du premier ensemble, suite à ces différents cycles de chauffage, sont ainsi limitées. Les cellules mémoires dans lesquelles la couche de matériau actif est dopée par l’élément dopant (mais pas la couche d’oxyde diélectrique) présentent donc une meilleure stabilité en température. Des résultats similaires sont obtenus pour constater la stabilité temporelle, à température ambiante, des cellules mémoires dans lesquelles la couche de matériau actif est dopée par l’élément dopant (mais pas la couche d’oxyde diélectrique). L’élément dopant est préférentiellement du silicium Si. L’utilisation du silicium en tant qu’élément dopant permet de renforcer l’effet d’insensibilité au délai temporel entre le dépôt des différentes couches de la cellule mémoire. Par ailleurs, l’utilisation du silicium en tant qu’élément dopant permet également d’améliorer les propriétés de rétention des cellules mémoires, c’est-à-dire que les informations stockées ont peu de risque d’être altérées. Dans le cas du silicium, la couche de matériau actif 10 est par exemple exposée à une dose de dopant comprise entre 0,5.10 15 cm -2 et 5.10 15 cm -2 afin d’obtenir une présence comprise entre 0,7 à 7% d’atomes de silicium dans la couche de matériau actif 10 (présentant une épaisseur comprise entre 3 et 10 nm). En variante, d’autres éléments dopants peuvent être utilisés comme de l’étain Sn, du Germanium Ge ou du carbone C. Ces autres éléments dopants permettent également d’améliorer les propriétés de commutation de la cellule mémoire 1. Comme le montre la , la deuxième électrode 3 (ou électrode supérieure) est disposée sur la couche active 4. Elle se présente ici sous la forme d’une structure bicouche. Elle comprend une première couche conductrice 20 et une deuxième couche conductrice 22. La deuxième couche conductrice 22 est disposée sur la première couche conductrice 20. La deuxième couche conductrice 22 est formée d’un matériau conducteur comprenant un métal de transition. Ce matériau conducteur est par exemple du nitrure de titane TiN. En variante, il peut s’agir d’autres matériaux conducteurs tels que du nitrure de tantale TaN ou du tungstène W. La deuxième couche conductrice 22 présente une épaisseur comprise entre 10 et 200 nm. Le deuxième couche conductrice 22 comprend par exemple une pluralité de couches conductrices. La deuxième couche conductrice 22 joue à la fois le rôle d’une couche de protection (empêchant notamment une oxydation totale de la première couche conductrice), et le rôle d’une couche de contact permettant de raccorder électriquement la cellule mémoire 1 à son circuit électronique de pilotage et de lecture. La première couche conductrice 20 est disposée sur la couche active 4. Elle est en contact direct avec la couche active 4. Plus particulièrement, elle est en contact direct avec la couche d’oxyde diélectrique 12 de la couche active 4. La première couche conductrice 20 présente la particularité d’être une couche adaptée pour créer des lacunes d’oxygène dans la couche active 4 lorsque cette première couche conductrice 20 est en contact avec la couche active 4. Selon l’appellation d’origine anglo-saxonne couramment utilisée, la première couche conductrice 20 est une couche de type « Oxygen scaven g ing layer ». Comme le mécanisme de formation du filament conducteur dans la couche d’oxyde diélectrique 12 implique généralement une réorganisation des lacunes en oxygène au sein de l’oxyde diélectrique, la première couche conductrice 20 permet de faciliter les échanges d’oxygène avec la couche active 4. La première couche conductrice comprend un matériau conducteur métallique. De préférence, elle comprend du titane Ti, du tantale Ta ou de l’hafnium Hf. Par exemple, lorsque la deuxième couche conductrice 22 comprend du nitrure de titane, la première couche conductrice 20 est formée d’un matériau conducteur choisi parmi le titane Ti ou l’hafnium Hf. En variante, lorsque la deuxième couche conductrice 22 comprend du nitrure de tantale, la première couche conductrice 20 est formée d’un matériau conducteur choisi parmi le tantale Ta ou l’hafnium Hf. En variante encore, lorsque la deuxième couche conductrice 22 comprend du tungstène, la première couche conductrice 20 est formée d’un matériau conducteur choisi parmi le titane Ti, le tantale Ta ou l’hafnium Hf. Ici, l’épaisseur de la première couche conductrice 20 est comprise entre 3 et 20 nm. Comme indiqué précédemment, de manière avantageuse, la cellule mémoire conforme à l’invention présente des propriétés de commutation (entre les états LRS et HRS) et de rétention améliorées. De plus, elles présentent également une stabilité en température améliorée par rapport aux cellules mémoires résistives connues La présente invention concerne également un procédé de fabrication d’une cellule mémoire 1. La représente, sous forme de logigramme, un exemple d’un procédé de fabrication conforme à l’invention. Comme le montre cette figure, le procédé débute par une étape de formation de la première électrode 2. Cette étape vise donc à former la première électrode 2, par exemple sur un substrat (substrat non représenté sur les figures). En pratique, la première électrode 2 est par exemple formée par pulvérisation cathodique dans une chambre de dépôt sous vide. Dans le cas où la première électrode 2 est formée en nitrure de titane, il s’agit d’une pulvérisation cathodique réactive. En variante, la première électrode peut être formée première électrode est formée par un dépôt chimique en phase vapeur (par exemple en nitrure de titane TiN). En variante encore, la première électrode peut être formée selon une structure en damascène. Puis, le procédé se poursuit par une étape de dépôt de la couche de matériau actif 10 (étape E4). Cette couche de matériau actif 10 est formée sur la première électrode 2. Le dépôt de la couche de matériau actif 10 est réalisé de telle manière que cette couche présente une épaisseur sensiblement constante en tout point. Dans cette description, on entend par « sensiblement constante », une épaisseur ne variant pas de plus de 20 %, de préférence de plus de 10 %, et de préférence encore de plus de 5%. En pratique, la couche de matériau actif 10 est déposée par une méthode de dépôt par couche atomique (ou ALD pour « Atomic Layer Deposition » selon l’acronyme d’origine anglo-saxonne couramment utilisé). En variante, la couche de matériau actif peut être déposée par pulvérisation cathodique. En variante encore, la couche de matériau actif peut être déposée par une méthode de dépôt physique en phase vapeur (ou PVD pour « Physical Vapor Deposition »). En variante encore, la couche de matériau actif peut être déposée par une méthode de dépôt par faisceau d’ions (ou IBD pour « Ion Beam Deposition »). Comme cela est représenté sur la , le procédé se poursuit par l’étape E6 d’implantation de l’élément dopant dans la couche de matériau actif 10 formée à l’étape E4. L’élément dopant est implanté, dans la couche de matériau actif 10, selon un profil déterminé. Cette étape permet alors de doper la couche de matériau actif 10 par l’élément dopant. En pratique, l’étape d’implantation est par exemple mise en œuvre dans un réacteur différent de la chambre de dépôt de la première électrode 2 et de la couche de matériau actif 10. Cela permet de faciliter le procédé de fabrication en contrôlant de manière plus précise les paramètres de mise en œuvre de l’implantation (en particulier concernant la tension d’accélération d’implantation et la dose d’implantation tel que décrit ci-après). De manière avantageuse, l’étape E6 d’implantation est mise en œuvre à une tension d’accélération d’implantation comprise entre 1 et 5 kilovolts (kV). De préférence encore, la tension d’accélération d’implantation est comprise entre 1,5 et 2,5 kV. Les figures 6a et 6b représentent l’évolution des distributions représentant les états LRS et HRS dans le cas d’une tension d’accélération d’implantation de 4 kV ( ) et de 1,5 kV ( ), pour une dose d’implantation de l’ordre de 2.10 15 cm -2 . Comme le montrent ces figures, le taux d’erreur (correspondant, sur chaque figure, à l’ordonnée de l’intersection des courbes associées aux états LRS et HRS) est plus faible dans le cas de d’une tension d’accélération d’implantation plus faible (c’est-à-dire dans le cas de la ). Une implantation à faible tension d’accélération d’implantation est donc plus avantageuse. Elle permet également une meilleure robustesse des propriétés de rétention des cellules mémoires. Ici, il s’agit par exemple d’une étape d’implantation ionique du silicium (qui est l’élément dopant) dans la couche de matériau actif 10. Les doses d’implantation sont par exemple comprises entre 0,5.10 15 cm -2 et 5.10 15 cm -2 . En pratique, la dose d’implantation est ajustée en fonction des tensions de programmation utilisées pour la cellule mémoire (et plus particulièrement en fonction de la tension de forming utilisée). Finalement, l’étape E6 permet donc d’obtenir une couche de matériau actif 10 dopée par l’élément dopant. Le procédé se poursuit alors, à l’étape E8, par le dépôt de la couche d’oxyde diélectrique 12. Cette couche d’oxyde diélectrique 12 est formée sur la couche de matériau actif 10 dopée (obtenue à l’issue de l’étape E6). En pratique, la couche d’oxyde diélectrique 12 est déposée par une méthode de dépôt par couche atomique (ou ALD). En variante, la couche d’oxyde diélectrique 12 peut être déposée par pulvérisation cathodique. En variante encore, la couche d’oxyde diélectrique peut être déposée par une méthode de dépôt physique en phase vapeur (ou PVD pour « Physical Vapor Deposition »). En variante encore, la couche d’oxyde diélectrique peut être déposée par une méthode de dépôt par faisceau d’ions (ou IBD). Comme cela a été décrit précédemment, l’implantation de la couche de matériau actif par l’élément dopant permet de rendre le procédé de fabrication insensible au délai observé entre le dépôt des différentes couches de l’empilement de la cellule mémoire 1. Cela permet ainsi de réaliser le dépôt de la première électrode et de la couche de matériau actif dans une première chambre de dépôt sous vide, puis de réaliser l’implantation dans un autre réacteur (afin de maîtriser au mieux les paramètres d’implantation) et enfin de déposer la couche d’oxyde diélectrique dans la première chambre de dépôt sous vide. L’implantation de la couche de matériau actif permet donc de s’affranchir de contraintes temporelles pour le dépôt des différentes couches de l’empilement formant la cellule mémoire 1. Le procédé se termine enfin par une étape de dépôt de la deuxième électrode 3 (étape E10). La deuxième électrode 3 est formée sur la couche active 4 (formée, comme indiqué précédemment, de la couche de matériau actif 10 et de la couche d’oxyde diélectrique 12). Plus particulièrement, la deuxième électrode 3 est déposée sur la couche d’oxyde diélectrique 12. Comme décrit précédemment, la deuxième électrode 3 comprend la première couche conductrice 20 et la deuxième couche conductrice 22. L’étape de dépôt de la deuxième électrode 3 comprend donc ici deux sous-étapes : une première sous-étape E10a de dépôt de la première couche conductrice 20 et une deuxième sous-étape E10b de dépôt de la deuxième couche conductrice 22. La première couche conductrice 20 est donc tout d’abord déposée sur la couche active 4 (et en particulier sur la couche d’oxyde diélectrique 12). La première couche conductrice 20 est par exemple formée par pulvérisation cathodique dans une chambre de dépôt sous vide. Il s’agit par exemple de la même chambre de dépôt utilisée pour la première électrode. De préférence, le dépôt de la première couche conductrice 20 est réalisé dans une autre chambre de dépôt sous vide. Puis, la deuxième couche conductrice 22 est déposée sur la première couche conductrice 20 formée. La deuxième couche conductrice 22 est par exemple formée par pulvérisation cathodique dans une chambre de dépôt sous vide. En pratique, la deuxième couche conductrice 22 est formée dans la même chambre de dépôt que la première couche conductrice 20. Dans le cas où la deuxième couche conductrice est formée en nitrure de titane, il s’agit d’une pulvérisation cathodique réactive. Finalement, de manière avantageuse selon l’invention, l’implantation de l’élément dopant dans la couche active permet d’améliorer les propriétés de commutation, donc d’améliorer la mise en œuvre des cycles d’écriture et d’effacement successifs. De plus, l’utilisation d’une faible tension d’accélération d’implantation permet d’améliorer les propriétés de rétention de la cellule mémoire 1. Les risques d’altération des informations mémorisées dans la cellule mémoire sont donc limités. L’utilisation d’une faible tension d’accélération d’implantation permet également de rendre le procédé de fabrication insensible au temps d’attente observé entre le dépôt des différentes couches de l’empilement formant la cellule mémoire 1. Enfin, l’implantation dans la couche de matériau actif 10 permet de conférer une meilleure stabilité temporelle et en température à la cellule mémoire 1. Cellule mémoire (1) résistive de type OxRAM comprenant une première électrode (2), une deuxième électrode (3) et une couche active (4) qui s’étend entre la première électrode (2) et la deuxième électrode (3), la couche active (4) comprenant une couche d’oxyde diélectrique (12) et une couche de matériau actif (10), la couche d’oxyde diélectrique (12) étant disposée sur la couche de matériau actif (10), la deuxième électrode (3) comprenant une première couche conductrice (20), en contact avec la couche active (4) et choisie pour créer des lacunes d’oxygène dans la couche de matériau actif (10), et une deuxième couche conductrice (22) disposée sur la première couche conductrice (20), la couche active (4) étant en partie dopée par un élément dopant. Cellule mémoire (1) selon la revendication 1, dans laquelle la couche de matériau actif (10) est dopée par l’élément dopant, la couche d’oxyde diélectrique (12) n’étant pas dopée par l’élément dopant. Cellule mémoire (1) selon la revendication 1 ou 2, dans laquelle l’élément dopant est choisi parmi du silicium, de l’étain, du germanium ou du carbone. Cellule mémoire (1) selon l’une quelconque des revendications 1 à 3, dans laquelle la couche de matériau actif (10) est à base de dioxyde d’hafnium. Cellule mémoire (1) selon l’une quelconque des revendications 1 à 4, dans laquelle la couche de matériau actif (10) présente une épaisseur comprise entre 3 et 10 nanomètres. Cellule mémoire (1) selon l’une quelconque des revendications 1 à 5, dans laquelle la couche d’oxyde diélectrique (12) comprend un oxyde d’aluminium ou du dioxyde de silicium. Cellule mémoire (1) selon l’une quelconque des revendications 1 à 6, dans laquelle la couche d’oxyde diélectrique (12) présente une épaisseur comprise entre 0,3 et 1,5 nanomètres. Cellule mémoire (1) selon l’une quelconque des revendications 1 à 7, dans laquelle le matériau de la première couche conductrice (20) choisi parmi du titane, du tantale ou de l’hafnium. Cellule mémoire (1) selon l’une quelconque des revendications 1 à 8, dans lequel le matériau conducteur de la deuxième couche conductrice (22) est choisi parmi du nitrure de titane, du nitrure de tantale ou du tungstène. Cellule mémoire (1) selon l’une quelconque des revendications 1 à 9 dans laquelle la première couche conductrice (20) présente une épaisseur comprise entre 3 et 10 nanomètres et/ou la deuxième couche conductrice (22) a une épaisseur comprise entre 10 et 200 nanomètres. Procédé de fabrication d’une cellule mémoire (1) résistive de type OxRAM, comprenant les étapes suivantes : - formation (E2) d’une première électrode (2), - dépôt (E4) d’une couche de matériau actif (10) sur la première électrode (2), - implantation (E6) d’un élément dopant dans la couche de matériau actif (10) de manière à doper la couche de matériau actif (10) par l’élément dopant, - dépôt (E8) d’une couche d’oxyde diélectrique (12) sur la couche de matériau actif (10) dopée, de manière à former une couche active (4) comprenant la couche d’oxyde diélectrique (12) et la couche de matériau actif (10), et - dépôt (E10) d’une deuxième électrode (3) sur la couche active (4), la deuxième électrode (3) comprenant une première couche conductrice (20), en contact avec la couche active (4) et choisie pour créer des lacunes d’oxygène dans la couche de matériau actif (10), et une deuxième couche conductrice (22) disposée sur la première couche conductrice (20). Procédé de fabrication selon la revendication 11, dans lequel l’étape d’implantation est mise en œuvre à une tension d’accélération d’implantation comprise entre 1 et 5 kilovolts, de préférence comprise entre 1,5 et 2,5 kilovolts. Procédé de fabrication selon la revendication 11 ou 12, dans lequel l’élément dopant est du silicium implanté dans la couche de matériau actif (10), une dose d’implantation du silicium dans la couche de matériau actif (10) étant comprise entre 0,5.10 1 5 cm -2 et 5.10 1 5 cm -2 .