Brevet FR3140470A1 — publié le 20240405

Dispositif optoélectronique La présente description concerne un pixel (14) comprenant : un élément émetteur de lumière ; une mémoire (28) comprenant au moins une cellule mémoire à changement de phase (54) ; un premier commutateur (34) comprenant une première borne de sortie (42) reliée à l'élément émetteur de lumière, une deuxième borne de sortie (46) reliée à la mémoire à changement de phase (28) et une borne d'entrée (44) reliée à un nœud d'alimentation (52) par un transistor (36) ; et un circuit de commande configuré pour générer une tension de commande (VGS) sur une borne de commande du transistor (36), la tension de commande étant égale à : une première tension pendant une étape de réinitialisation d'au moins une cellule de la mémoire ; une deuxième tension pendant une étape de programmation d'au moins une cellule de la mémoire ; une troisième tension pendant une étape de commande de l'élément. Figure pour l'abrégé : Fig. 3 Dispositif optoélectronique La présente description concerne de façon générale les dispositifs optoélectroniques et, plus particulièrement, les dispositifs comprenant des pixels et leurs pilotes. Un pixel d'une image correspond à l'élément unitaire de l'image affichée par un écran d'affichage. Pour l'affichage d'images en couleur, l'écran d'affichage comprend généralement, pour l'affichage de chaque pixel de l'image, au moins trois composants, également appelés sous-pixels d'affichage, qui émettent chacun un rayonnement lumineux, appelé composante couleur de pixel d'image essentiellement sous forme d'une seule couleur (par exemple, rouge, vert et bleu). La superposition des composantes couleur de pixel d'image émises par les trois sous-pixels d'affichage fournit à l'observateur la sensation de couleur correspondant au pixel de l'image affichée. Dans ce cas, l'ensemble constitué des trois sous-pixels d'affichage utilisé pour l'affichage d'un pixel d'une image est appelé pixel d'affichage de l'écran d'affichage. Chaque sous-pixel d'affichage peut comprendre une source de lumière, en particulier une diode électroluminescente. Les pixels d'affichage peuvent être distribués dans une matrice, chaque pixel d'affichage étant situé à l'intersection d'une rangée (également appelée ligne) et d'une colonne de la matrice. Chaque pixel d'affichage comprend par exemple un élément émetteur de lumière et des circuits électroniques associés, par exemple un pilote. Des électrodes sont prévues le long des rangées et des colonnes pour connecter chaque pixel d'affichage à des circuits de commande. De façon générale, chaque rangée de pixels d'affichage est sélectionnée successivement par un signal ROW transmis le long des électrodes de rangée et les pixels d'affichage de la rangée sélectionnée sont programmés pour afficher les pixels d'image désirés par des signaux COL transmis le long des électrodes de colonne. Des pixels sont généralement fabriqués pour être identiques. Par conséquent, des pixels supposés générer une même luminosité reçoivent un même signal de commande. Toutefois, les composants d'un pixel d'affichage présentent, du fait de la fabrication, des variations. La luminosité générée par un pixel peut ne pas correspondre à la luminosité voulue. Un mode de réalisation pallie tout ou partie des inconvénients des dispositifs optoélectroniques connus. Un mode de réalisation prévoit un pixel comprenant : un élément émetteur de lumière ; une mémoire comprenant au moins une cellule mémoire à changement de phase ; un premier commutateur comprenant une première borne de sortie reliée à l'élément émetteur de lumière, une deuxième borne de sortie reliée à la mémoire à changement de phase et une borne d'entrée reliée à un nœud d'alimentation par un transistor ; et un circuit de commande configuré pour générer une tension de commande sur une borne de commande du transistor, la tension de commande étant égale à : une première tension pendant une étape de réinitialisation d'au moins une cellule de la mémoire ; une deuxième tension pendant une étape de programmation d'au moins une cellule de la mémoire ; une troisième tension pendant une étape de commande de l'élément. Un tel mode de réalisation permet d'étalonner chaque pixel indépendamment. Un tel pixel génère un faible courant statique. Un tel pixel permet de stocker des données avec une tension plus faible que les circuits connus précédemment, comprenant par exemple des cellules mémoire volatiles. Le pixel n'a pas besoin d'un circuit analogique dédié à la génération de la haute tension utilisée pour programmer les cellules volatiles, ce qui permet de diminuer la taille du pixel. Selon un mode de réalisation, la première tension est supérieure à la deuxième tension et la deuxième tension est supérieure à la troisième tension. Selon un mode de réalisation, le premier commutateur est configuré pour connecter la deuxième sortie et l'entrée du premier commutateur pendant les étapes de programmation et de réinitialisation des cellules mémoire et pour connecter la première sortie et l'entrée du premier commutateur pendant l'étape de commande de l'élément. Selon un mode de réalisation, pendant une étape de lecture d'au moins une cellule mémoire de la mémoire, la tension de commande est égale à la troisième tension et le premier commutateur est configuré pour connecter la deuxième sortie et l'entrée du premier commutateur. Selon un mode de réalisation, le transistor est relié au nœud d'alimentation par un deuxième commutateur. Selon un mode de réalisation, le deuxième commutateur est configuré pour être fermé pendant une première durée pendant l'étape de programmation, pendant une deuxième durée pendant l'étape de réinitialisation et pendant une troisième durée pendant l'étape de commande de l'élément. Selon un mode de réalisation, la première durée est plus longue que la deuxième durée et la deuxième durée est plus longue que la troisième durée. Selon un mode de réalisation, la mémoire comprend entre 20 et 50 cellules. Selon un mode de réalisation, la mémoire comprend un troisième commutateur comprenant une entrée reliée à la deuxième borne de sortie et une sortie reliée à chaque cellule mémoire. Selon un mode de réalisation, l'élément émetteur de lumière est une diode électroluminescente. Un autre mode de réalisation prévoit un écran d'affichage comprenant une pluralité de pixels décrits précédemment. Procédé d'étalonnage du pixel selon l'une quelconque des revendications 1 à 10, comprenant : la lecture de données dans la mémoire ; la commande de l'élément en fonction des données lues dans la mémoire ; la mesure de la luminosité de l'élément ; la comparaison de la luminosité à une valeur définie ; si la luminosité diffère de la valeur définie, la modification de la valeur desdites données par des étapes de programmation et de réinitialisation. Ce procédé d'étalonnage, appliqué au pixel, assure que tous les pixels d'un système d'affichage génèrent la même luminosité indépendamment de leurs écarts individuels dus à la fabrication. Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : la représente un exemple de dispositif optoélectronique ; la représente schématiquement un exemple d'un pixel ; la représente plus en détail une partie du pixel de la selon un mode de réalisation ; la représente plus en détail une partie du mode de réalisation de la ; la représente plusieurs fonctionnements du mode de réalisation de la ; la représente plus en détail les différents fonctionnements du mode de réalisation de la ; la représente un exemple de circuit de génération de la tension VGS ; la représente un autre exemple de circuit 73 de génération de la tension VGS ; et la représente le procédé d'étalonnage du mode de réalisation de la . De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques. Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. Sauf précision contraire, lorsque l'on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans éléments intermédiaires autres que des conducteurs, et lorsque l'on fait référence à deux éléments reliés (en anglais "coupled") entre eux, cela signifie que ces deux éléments peuvent être connectés ou être reliés par l'intermédiaire d'un ou plusieurs autres éléments. Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position absolue, tels que les termes "avant", "arrière", "haut", "bas", "gauche", "droite", etc., ou relative, tels que les termes "dessus", "dessous", "supérieur", "inférieur", etc., ou à des qualificatifs d'orientation, tels que les termes "horizontal", "vertical", etc., il est fait référence sauf précision contraire à l'orientation des figures. Sauf précision contraire, les expressions "environ", "approximativement", "sensiblement", et "de l'ordre de" signifient à 10 % près, de préférence à 5 % près. La représente un exemple de dispositif optoélectronique 10. Le dispositif 10 comprend un écran 12. L'écran 12 est par exemple configuré pour projeter de la lumière, des images ou des vidéos. L'écran comprend une matrice de pixels 14. L'écran 12 comprend par exemple au moins un million de pixels, par exemple au moins deux million de pixels, par exemple au moins huit million de pixels. L'écran comprend des rangées 16 de pixels 14 et des colonnes 18 de pixels 14. Le dispositif 10 comprend en outre un circuit de commande de rangée, ou pilote, 20 et un circuit de commande de colonne, ou pilote, 22. Le circuit 20 est configuré pour fournir des tensions de rangée ROW, en d'autres termes pour fournir des tensions de commande communes à tous les pixels d'une même rangée. De façon similaire, le circuit 22 est configuré pour fournir des tensions de colonne COL, en d'autres termes pour fournir des tensions de commande communes à tous les pixels d'une même colonne. Par exemple, le signal ROW correspond à la sélection d'une ligne et au signal d'horloge en mode d'éclairage, par exemple en mode de modulation de largeur d'impulsion (PWM). Par exemple, le signal COL correspond à des données d'éclairage, par exemple à des données vidéos. Le dispositif 10 comprend par exemple un contrôleur 24 configuré pour fournir aux circuits 20 et 22 les données pour générer les tensions ROW et COL. Le contrôleur 24 peut également fournir le signal d'horloge aux circuits 20 et 22 et éventuellement aux pixels 14. Le contrôleur 24 est par exemple un contrôleur de synchronisation. La représente schématiquement un mode de réalisation d'un pixel 14. Le pixel 14 comprend une première région 26, une deuxième région 28 et une troisième région 30. La première région 26 comprend au moins un élément émetteur de lumière. Par exemple, l'élément émetteur de lumière est, dans le reste de la description, une diode électroluminescente, par exemple une diode électroluminescente inorganique. Toutefois, l'élément émetteur de lumière peut être un quelconque type de composant émetteur de lumière. La première région comprend par exemple trois diodes électroluminescentes, une diode configurée pour fournir une lumière bleue, une diode configurée pour fournir une lumière verte, une diode configurée pour fournir une lumière rouge. La deuxième région 28, ou région mémoire non volatile, comprend au moins une cellule mémoire non volatile. La région mémoire 28 est configurée pour stocker des données pour le pixel 14, par exemple des données d'étalonnage. La taille de la mémoire 28 dépend de l'application. La mémoire 28 comprend par exemple entre 2 et 2000 cellules mémoire. Le pixel 14 peut également comprendre au moins une autre mémoire, par exemple une mémoire volatile, par exemple configurée pour stocker des données d'éclairage. La troisième région 30 est par exemple le pilote de pixel. La troisième région comprend des circuits analogiques et numériques. La troisième région comprend des circuits périphériques. La troisième région 30 comprend par exemple un circuit d'alimentation, configuré pour fournir les tensions d'alimentation des pixels. La troisième région 30 comprend par exemple une logique de commande. La troisième région 30 comprend par exemple un circuit configuré pour lire et/ou écrire dans la région mémoire. Par exemple, chaque pixel comprend seulement quatre plots, non représentés. En d'autres termes, chaque pixel reçoit seulement quatre tensions externes : une tension d'alimentation, une tension de référence, par exemple la masse GND, un signal ROW transmis le long des électrodes de rangée et un signal COL transmis le long des électrodes de colonne. La représente plus en détail une partie du pixel 14 de la selon un mode de réalisation. Le pixel 14 comprend une diode électroluminescente 32. La diode 32 est reliée en série à un commutateur 34, un transistor 36 et un commutateur 38. Le transistor 36 est par exemple un transistor à effet de champ métal-oxyde-semiconducteur (MOSFET), par exemple un transistor à canal P. Le transistor 36 comprend une borne de commande, par exemple une grille, et deux bornes de conduction, par exemple un drain et une source. Le commutateur 34 comprend une borne d'entrée 44 et deux bornes de sortie 42, 46. Le commutateur 34 est configuré pour connecter la borne 44 soit à la borne 42, soit à la borne 46, en fonction d'une tension de commande PATH. Le commutateur 38 comprend deux bornes 48 et 50. Le commutateur 38 est configuré pour connecter ou non les bornes 48, 50 en fonction d'une tension de commande CTRLS. La diode 32 est reliée en série entre un nœud 40 d'application d'une tension de référence, par exemple la masse GND, et le commutateur 34. En d'autres termes, une borne de la diode 32, par exemple la cathode, est reliée, de préférence connectée, au nœud 40 et une autre borne de la diode, par exemple l'anode, est reliée, de préférence connectée, à la borne 42 du commutateur 34. Le transistor 36 est relié entre le commutateur 34 et le commutateur 38. En d'autres termes, la borne de conduction 44 du transistor 36, par exemple le drain, est reliée, de préférence connectée, à la borne 44 du commutateur 34 et l'autre borne de conduction 48 du transistor 36, par exemple la source, est reliée, de préférence connectée, à la borne 48 du commutateur 38. La borne de commande du transistor 36 est reliée, de préférence connectée, à un nœud d'application d'une tension de commande VGS. La borne 50 du commutateur 38 est reliée, de préférence connectée, à un nœud d'alimentation 52 d'application d'une tension d'alimentation VCC. Plusieurs exemples de circuits configurés pour générer la tension VGS, au moins dans un certain mode de fonctionnement, par exemple la tension VGS fournie pendant que la diode est éclairée. La borne 46 du commutateur 34 est reliée, de préférence connectée, à la région mémoire 28 et, plus précisément, aux cellules mémoire de la mémoire 28. Le commutateur 38 et le transistor 36 sont configurés pour générer un courant I et pour fournir le courant I au commutateur 34. La représente plus en détail une partie du mode de réalisation de la . Plus précisément, la représente schématiquement le circuit mémoire 28. Le circuit 28 comprend au moins une cellule mémoire 54, par exemple entre 2 et 2000 cellules mémoire 54. Les cellules mémoire sont des cellules mémoire non volatiles. Les cellules mémoire 54 sont des cellules mémoire résistives, de préférence des cellules mémoire à changement de phase. Chaque cellule mémoire 54 comprend un élément mémoire 56 et un élément de sélection 58. L'élément de sélection est par exemple un transistor, par exemple un MOSFET. Les éléments 56 et 58 sont par exemple reliés en série, par exemple entre une entrée 60 du pixel et le nœud 40 d'application de la tension de référence GND. Plus précisément, une borne de l'élément 56 est reliée, de préférence connectée, à l'entrée 60 et l'autre borne de l'élément 56 est reliée, de préférence connectée, à une borne de conduction de l'élément 58. L'autre borne de conduction du transistor 58 est reliée, de préférence connectée, au nœud 40. La borne de commande, ou grille, de l'élément 58 est reliée, de préférence connectée, à un nœud d'application d'un signal de ligne de mot WL. Le signal WL correspond par exemple à un signal binaire. La première valeur du signal WL est par exemple telle que la cellule 54 la recevant peut être lue et/ou écrite et la deuxième valeur du signal WL est par exemple telle que la cellule 54 la recevant ne peut être ni lue, ni écrite. Le signal WL est par exemple généré par la logique de commande présente dans la région 30 ( ). La résistance de l'élément 56 peut être modifiée. Si un courant ayant une première valeur traverse l'élément 56, la résistance de l'élément 56 prend une première valeur, correspondant à une première valeur binaire. Si le courant traversant l'élément 56 a une deuxième valeur, la résistance de l'élément 56 prend une deuxième valeur, correspondant à une deuxième valeur binaire. Chaque élément 56 est par exemple en un matériau à changement de phase. Le circuit 28 comprend en outre une matrice de commutateurs 62. La matrice de commutateurs 62 comprend une entrée reliée, de préférence connectée, à la borne 46. La matrice de commutateurs comprend au moins autant de sorties qu'il y a de cellules mémoire 54. Chaque entrée 60 des cellules mémoire 54 est reliée, de préférence connectée, à une sortie de la matrice de commutateurs 62. Le courant I peut par conséquent être distribué à la cellule mémoire 54 en cours de lecture ou d'écriture. La représente plusieurs étapes du mode de réalisation de la . Plus précisément, la représente le courant I pendant différents fonctionnements du mode de réalisation de la en fonction du temps (t). Une courbe 64 représente le courant I généré pour réinitialiser une cellule mémoire 54, en d'autres termes pour écrire une première valeur binaire dans ladite cellule mémoire 54. Une courbe 66 représente le courant I généré pour programmer une cellule mémoire 54, en d'autres termes pour écrire une deuxième valeur binaire dans ladite cellule mémoire 54. Une courbe 68 représente le courant I généré pour lire le contenu d'une cellule mémoire 54. Une courbe 70 représente le courant I généré pour éclairer la diode électroluminescente. Chaque courbe 64, 66, 68, 70 comprend une première période d'accroissement depuis une valeur basse, par exemple sensiblement égale à zéro ampère, jusqu'à une valeur haute, une deuxième période pendant laquelle la valeur du courant I est maintenue à la valeur haute I1, I2, I3, une troisième période de diminution depuis la valeur haute jusqu'à la valeur basse et une quatrième période pendant laquelle la valeur du courant I est sensiblement égale à la valeur basse. La deuxième période correspond à une impulsion. Les valeurs basses des courbes 64, 66, 68, 70 sont par exemple identiques. La valeur haute I1 de la courbe 64 et la durée de la deuxième période de la courbe 64 correspondent au courant utilisé pour réinitialiser les cellules mémoire 54. La valeur haute I2 de la courbe 66 et la durée de la deuxième période de la courbe 66 correspondent au courant utilisé pour programmer les cellules mémoire 54. La valeur haute I3 de la courbe 68 et la durée de la deuxième période de la courbe 68 correspondent au courant utilisé pour lire les cellules mémoire 54. La valeur haute I4 de la courbe 70 et la durée de la deuxième période de la courbe 70 correspondent au courant utilisé pour commander la diode électroluminescente. En d'autres termes, les cellules mémoire sont programmées, réinitialisés ou lues et la diode électroluminescente est éclairée lorsque le courant a la valeur de la deuxième période de la courbe correspondante. La valeur haute I1 de la courbe 64 est supérieure à la valeur haute I2 de la courbe 66. La valeur haute I2 de la courbe 66 est supérieure à la valeur haute I3 de la courbe 68. La valeur haute I3 de la courbe 68 est sensiblement égale à la valeur haute I4 de la courbe 70. En outre, la durée de la deuxième période de la courbe 64 est plus courte que la durée de la deuxième période de la courbe 66. Bien que la durée de la deuxième période de la courbe 66 soit plus courte que la durée de la deuxième période de la courbe 70 dans l'exemple de la , la durée de la deuxième période de la courbe 70 dépend des données d'éclairage et, par conséquent, peut avoir une durée différente. La durée de la deuxième période de la courbe 68 est plus courte que la durée de la deuxième période de la courbe 64. L'intensité du courant I pendant la deuxième période de chaque courbe, correspondant à la valeur haute, est par exemple déterminée par la tension VGS appliquée sur la borne de commande du transistor 36. La durée de la deuxième période est déterminée par la tension CTRLS, qui commande le commutateur 38. En d'autres termes, la tension VGS est configurée pour avoir des première V1, deuxième V2 et troisième V3 valeurs, la première valeur étant configurée pour garantir que le courant traversant le transistor 36 a l'intensité I1, la deuxième valeur étant configurée pour garantir que le courant traversant le transistor 36 a l'intensité I2 et la troisième valeur étant configurée pour garantir que le courant traversant le transistor 36 a l'intensité I3. Les première, deuxième et troisième valeurs sont distinctes. La première valeur de la tension VGS est par exemple supérieure à la deuxième valeur de la tension VGS. La deuxième valeur de la tension VGS est par exemple supérieure à la troisième valeur de la tension VGS. La représente plus en détail les différents fonctionnements du mode de réalisation de la . Plus précisément, la comprend quatre vues 6A, 6B, 6C et 6D représentant respectivement la réinitialisation des cellules mémoire, la programmation des cellules mémoires, la lecture des cellules mémoire et la commande des diodes électroluminescentes. Dans la vue 6A, correspondant à la réinitialisation des cellules mémoire, la tension VGS, qui a la première valeur V1, est appliquée à la borne de commande, par exemple la grille, du transistor 36. En outre, la borne de commande du commutateur 38 reçoit une impulsion CTRLS1 garantissant que le commutateur 38 est fermé pendant une durée correspondant à la durée de la deuxième période de la courbe 64. Le commutateur 34 est configuré pour connecter les bornes 44 et 46. La mémoire 28 reçoit le courant I correspondant à une réinitialisation. Le transistor 58 de la cellule ou des cellules à réinitialiser reçoit, sur sa borne de commande, un signal WL ayant une valeur configurée pour permettre la circulation du courant dans l'élément 56 et le transistor 58. Le courant traversant l'élément 56 est configuré pour modifier la phase de l'élément 56. Le transistor 58 de la cellule ou des cellules qui ne doivent pas être réinitialisées reçoit, sur sa borne de commande, un signal WL ayant une valeur configurée pour arrêter la circulation du courant dans l'élément 56 et le transistor 58. La phase des éléments 58 n'est par conséquent pas modifiée. Si la mémoire 28 comprend la matrice de commutateurs 62, la matrice est configurée pour fournir le courant I aux cellules à réinitialiser. Dans la vue 6B, correspondant à la programmation des cellules mémoire, la tension VGS, qui a la deuxième valeur V2, est appliquée à la borne de commande, par exemple la grille, du transistor 36. En outre, la borne de commande du commutateur 38 reçoit une impulsion CTRLS2 garantissant que le commutateur 38 est fermé pendant une durée correspondant à la durée de la deuxième période de la courbe 66. Le commutateur 34 est configuré pour connecter les bornes 44 et 46. La mémoire 28 reçoit le courant I correspondant à une programmation de la mémoire. Le transistor 58 de la cellule ou des cellules à programmer reçoit, sur sa borne de commande, un signal WL ayant une valeur configurée pour permettre la circulation du courant dans l'élément 56 et le transistor 58. Le courant traversant l'élément 56 est configuré pour modifier la phase de l'élément 56. Le transistor 58 de la cellule ou des cellules qui ne doivent pas être programmées reçoit, sur sa borne de commande, un signal WL ayant une valeur configurée pour arrêter la circulation du courant dans l'élément 56 et le transistor 58. La phase des éléments 58 n'est par conséquent pas changée. Si la mémoire 28 comprend la matrice de commutateurs 62, la matrice est configurée pour fournir le courant I aux cellules à programmer. Dans la vue 6C, correspondant à la lecture des cellules mémoire, la tension VGS, qui a la troisième valeur V3, est appliquée à la borne de commande, par exemple la grille, du transistor 36. En outre, la borne de commande du commutateur 38 reçoit une impulsion CTRLS3 garantissant que le commutateur 38 est fermé pendant une durée correspondant à la durée de la deuxième période de la courbe 68. Le commutateur 34 est configuré pour connecter les bornes 44 et 46. La mémoire 28 reçoit le courant I correspondant à une programmation de la mémoire. Le transistor 58 de la cellule ou des cellules à lire reçoit, sur sa borne de commande, un signal WL ayant une valeur configurée pour permettre la circulation du courant dans l'élément 56 et le transistor 58. Le courant traversant l'élément 56 n'est pas suffisant pour modifier la phase de l'élément 56, mais permet la lecture de la cellule. Le transistor 58 de la cellule ou des cellules qui ne doivent pas être lues reçoit, sur sa borne de commande, un signal WL ayant une valeur configurée pour arrêter la circulation du courant dans l'élément 56 et le transistor 58. Si la mémoire 28 comprend la matrice de commutateurs 62, la matrice est configurée pour fournir le courant I aux cellules à programmer. Dans la vue 6D, correspondant à la commande de la diode électroluminescente 32, la tension VGS, qui a la quatrième valeur V4 de préférence égale à la valeur V3, est appliquée à la borne de commande, par exemple la grille, du transistor 36. En outre, la borne de commande du commutateur 38 reçoit une impulsion CTRLS4 garantissant que le commutateur 38 est fermé pendant une durée correspondant à la durée de la deuxième période de la courbe 70. Le commutateur 34 est configuré pour connecter les bornes 44 et 42. Par conséquent, la mémoire 28 ne reçoit pas le courant I. La diode 32 reçoit le courant I et est éclairée. Si la mémoire 28 comprend la matrice de commutateurs 62, la matrice est configurée pour fournir le courant I aux cellules à programmer. La borne 46 est par exemple reliée au nœud 40 par un commutateur 72. En d'autres termes, une borne du commutateur 72 est reliée, de préférence connectée, au nœud 40 et une autre borne est reliée, de préférence connectée, à la borne 46. Dans les vues 6A, 6B, 6C, le commutateur 72 est configuré pour être ouvert. Dans la vue 6D, le commutateur 72 est configuré pour être fermé, ce qui minimise le courant statique pendant la période d'éclairage. La représente un exemple d'un circuit 73 de génération de la tension VGS. Le circuit 73 comprend un transistor 75, un transistor 77 et une résistance 79 reliés en série entre le nœud 40 et le nœud 52. Les transistors 75 et 77 sont par exemple des MOSFET0. Les transistors 75 et 77 sont par exemple respectivement un transistor à canal N et un transistor à canal P. Une borne de conduction du transistor 75, par exemple la source, est reliée, de préférence connectée, au nœud 40. Une autre borne de conduction du transistor 75, par exemple le drain, est reliée, de préférence connectée, à un nœud 81. Une borne de conduction du transistor 77, par exemple le drain, est reliée, de préférence connectée, au nœud 81. Une autre borne de conduction du transistor 77, par exemple la source, est reliée, de préférence connectée, à un nœud 83. Une borne de la résistance 79 est reliée, de préférence connectée, au nœud 83 et une autre borne de la résistance 79 est reliée, de préférence connectée, au nœud 52. Le circuit 73 comprend également un transistor 85 et un transistor 87 reliés en série entre le nœud 40 et le nœud 52. Les transistors 85 et 87 sont par exemple des MOSFET. Les transistors 85 et 87 sont par exemple respectivement un transistor à canal N et un transistor à canal P. Une borne de conduction du transistor 85, par exemple la source, est reliée, de préférence connectée, au nœud 40. Une autre borne de conduction du transistor 85, par exemple le drain, est reliée, de préférence connectée, à un nœud 89. Une borne de conduction du transistor 87, par exemple le drain, est reliée, de préférence connectée, au nœud 89. Une autre borne de conduction du transistor 87, par exemple la source, est reliée, de préférence connectée, au nœud 52. La borne de commande, ou grille, du transistor 75 est reliée, de préférence connectée, à un nœud 91. La borne de commande, ou grille, du transistor 85 est reliée, de préférence connectée, au nœud 91 et, par conséquent, à la borne de commande du transistor 75. En outre, le nœud 91 est relié, de préférence connecté, au nœud 81. La borne de commande du transistor 77 est reliée, de préférence connectée, au nœud 89. La borne de commande du transistor 87 est reliée, de préférence connectée, au nœud 83. Le circuit 73 comprend également un transistor 93 et un transistor 95 reliés en série entre le nœud 40 et le nœud 52. Les transistors 93 et 95 sont par exemple des MOSFET. Les transistors 93 et 95 sont par exemple respectivement un transistor à canal N et un transistor à canal P. Une borne de conduction du transistor 93, par exemple la source, est reliée, de préférence connectée, au nœud 40. Une autre borne de conduction du transistor 93, par exemple le drain, est reliée, de préférence connectée, à un nœud 97. Une borne de conduction du transistor 95, par exemple le drain, est reliée, de préférence connectée, au nœud 97. Une autre borne de conduction du transistor 95, par exemple la source, est reliée, de préférence connectée, au nœud 52. La borne de commande du transistor 93 est reliée, de préférence connectée, au nœud 91. La borne de commande du transistor 95 est reliée, de préférence connectée, à un nœud 99. Le nœud 99 est relié, de préférence connecté, au nœud 97. Le nœud 99 correspond au nœud de sortie du circuit 73. La tension VGS est générée sur le nœud 99. La représente le circuit 14 comprenant un autre exemple d'un circuit 73 de génération de la tension VGS. Le circuit 14 comprend, en tant que mode de réalisation de la , la diode 32, le commutateur 34, le transistor 36 et le commutateur 38. La diode 32, le commutateur 34, le transistor 36 et le commutateur 38 sont reliés en série entre le nœud 40 et le nœud 52. La diode 32 est reliée entre le nœud 40 et le commutateur 34. En d'autres termes, la cathode de la diode 32 est reliée, de préférence connectée, au nœud 40 et l'anode de la diode 32 est reliée, de préférence connectée, à la première borne 42 du commutateur 34. La deuxième borne 44 du commutateur 34 est reliée au nœud 52 par le transistor 36 et le commutateur 38. En d'autres termes, la deuxième borne du commutateur 34 est reliée, de préférence connectée, à un nœud 105, le nœud 105 étant relié, de préférence connecté, à une borne de conduction, par exemple le drain, du transistor 36 et l'autre borne de conduction, par exemple la source, du transistor 36 est reliée au nœud 52 par le commutateur 38. En d'autres termes, l'autre borne de conduction du transistor 36 est reliée, de préférence connectée, à une borne du commutateur 38, l'autre borne du commutateur 38 étant reliée, de préférence connectée, au nœud 52. Le commutateur 34 comprend l'autre borne 46, reliée, de préférence connectée, comme en , à la mémoire 28. La borne de commande du transistor 36 est reliée, de préférence connectée, au circuit 73 configuré pour générer la tension VGS. Le circuit 73 comprend un diviseur de tension variable. En d'autres termes, le circuit 73 comprend un diviseur de tension dans lequel la proportion entre les deux branches capacitives est variable. Le diviseur de tension, et par conséquent le circuit 73, comprend un condensateur 108. La capacité du condensateur 108 est de préférence fixe. Le condensateur 108 est relié entre la borne de commande du transistor 36 et le nœud 52. Une première borne du condensateur 108 est reliée, de préférence connectée, à un nœud 109, le nœud 109 étant relié, de préférence connecté, à la borne de commande du transistor 36. Une deuxième borne du condensateur 108 est reliée, de préférence connectée, au nœud 52. La borne de commande du transistor 36 est en outre reliée à un nœud 118 d'application d'une tension de référence. La borne de commande du transistor 36 est reliée au nœud 118 par un condensateur 120. La capacité du condensateur 120 est de préférence fixe. Plus précisément, la borne de commande du transistor 36 est reliée, de préférence connectée, à une borne du condensateur 120. En d'autres termes, ladite borne du condensateur 120 est reliée, de préférence connectée, au nœud 109. Une autre borne du condensateur 120 est reliée, de préférence connectée, au nœud 118. Le diviseur de tension comprend également au moins un condensateur 110 relié en parallèle soit au condensateur 108, soit au condensateur 120, en fonction d'un signal de commande. Les capacités des condensateurs 110 sont par exemple fixes. Les capacités des condensateurs 110 sont par exemple sensiblement égales. Dans l'exemple de la , le diviseur comprend trois condensateurs 110, référencés 110a, 110b et 110c. En général, le nombre de condensateurs 110 dépend de l'application. Chaque condensateur 110 est relié en série à un commutateur 112. En d'autres termes, le condensateur 110a est relié en série à un commutateur 112a, le condensateur 110b est relié en série à un commutateur 112b et le condensateur 110c est relié en série à un commutateur 112c. Une borne de chaque condensateur 110 est reliée, de préférence connectée, au nœud 109. Une autre borne de chaque condensateur 110 est reliée, de préférence connectée, à une borne d'entrée du commutateur correspondant 112. Chaque commutateur 112 comprend une première borne de sortie reliée, de préférence connectée, au nœud 52 et une deuxième borne de sortie reliée, de préférence connectée, au nœud 118. Chaque commutateur 112 est configuré pour connecter le condensateur correspondant 110 soit au nœud 52, soit au nœud 118 en fonction de la tension de commande. Chaque commutateur 112 est de préférence commandé par sa propre tension de commande, par exemple indépendamment des tensions de commande des autres commutateurs 112. La valeur de la tension VGS est par conséquent déterminée par les tensions de commande des commutateurs 112, ce qui détermine le quotient des capacités des deux branches du diviseur de tension. Le circuit 73 comprend en outre un commutateur 114 relié entre le nœud 109 et le nœud 52. Le commutateur 114 comprend une borne de commande, par exemple reliée, de préférence connectée, à un nœud d'application d'une tension de réinitialisation. La mémoire 28 peut comprendre plusieurs configurations pour le diviseur de tension, en d'autres termes plusieurs des tensions de commande des commutateurs 112, par exemple une valeur correspondant à la tension V1, une valeur correspondant à la tension V2 et une valeur correspondant à la tension V3. La représente des étapes, de préférence des étapes successives, d'un procédé d'étalonnage du mode de réalisation de la , plus précisément l'étalonnage d'un pixel. Le procédé comprend un premier éclairage de la diode électroluminescente (bloc 74). L'éclairage de la diode comprend la configuration du circuit pour qu'il rentre dans le mode de lecture (bloc 76). Par exemple, l'entrée dans un mode de lecture comprend l'application de la tension V3 au transistor 36, l'application du signal WL aux transistors 58 et la connexion des bornes 44 et 46. L'éclairage de la diode comprend en outre la lecture des données dans les cellules mémoire (bloc 78). Cela correspond à la vue 6C de la . Cette étape comprend par exemple l'application de l'impulsion CTRLS3 au commutateur 38. Le procédé comprend une étape d'écriture des données vidéo (bloc 80) et la commande du mode d'émission de lumière (bloc 82), en d'autres termes l'éclairage de la diode, par exemple par un mode de modulation de largeur d'impulsion (PWM). L'éclairage de la diode correspond à la vue 6D de la . La diode est par conséquent éclairée. L'étape d'éclairage est suivie d'une étape de mesure de la luminosité et de la longueur d'onde générée par la diode (bloc 84). La luminosité mesurée est ensuite comparée à la luminosité voulue, par exemple par un dispositif ou un circuit externe au pixel. Ledit dispositif ou circuit détermine la modification à effectuer, par exemple dans la valeur de la tension VGS et dans la durée de la deuxième période de l'éclairage pour obtenir la luminosité voulue. Par exemple, le procédé comprend ensuite une étape de réinitialisation du pixel (bloc 86). Le pixel rentre ensuite dans un mode de programmation (bloc 88). L'entrée dans le mode de programmation comprend par exemple la connexion des bornes 44 et 46 du commutateur 34. Le procédé comprend ensuite la programmation de la mémoire (bloc 90). Les données obtenues en comparant la luminosité obtenue et la luminosité voulue sont programmées dans la mémoire. Par exemple, lesdites données correspondent à une valeur représentant la tension VGS et la durée de la deuxième période. La programmation comprend par exemple une ou plusieurs étapes de programmation, correspondant à la vue 6B de la , et de réinitialisation correspondant à la vue 6A de la . Par exemple, le procédé comprend ensuite une étape de réinitialisation du pixel (bloc 92). Le procédé comprend un deuxième éclairage de la diode électroluminescente (bloc 94). L'éclairage de la diode comprend, comme pendant le premier éclairage, la configuration du circuit pour qu'il rentre dans le mode de lecture (bloc 96). Par exemple, l'entrée dans un mode de lecture comprend l'application de la tension V3 au transistor 36, l'application du signal WL aux transistors 58 et la connexion des bornes 44 et 46. L'éclairage de la diode comprend en outre la lecture des données dans les cellules mémoire (bloc 98). Cela correspond à la vue 6C de la . Cette étape comprend par exemple l'application de l'impulsion CTRLS3 au commutateur 38. Le procédé comprend une étape d'écriture des données (bloc 100) et la commande du mode d'émission de lumière (bloc 102), en d'autres termes l'éclairage de la diode, par exemple par un mode de modulation de largeur d'impulsion (PWM). L'éclairage de la diode correspond à la vue 6D de la . La diode est par conséquent éclairée. L'étape de deuxième éclairage est suivie d'une autre étape de mesure de la luminosité générée par la diode (bloc 104). La luminosité mesurée est ensuite comparée à la luminosité voulue, par exemple par un dispositif ou un circuit externe au pixel. Si la luminosité est au niveau voulu, l'étalonnage est fini. Si la luminosité n'est pas au niveau voulu, ledit dispositif ou circuit détermine la modification à effectuer, par exemple dans la valeur de la tension VGS et dans la durée de la deuxième période d'éclairage pour obtenir la luminosité voulue. Le procédé continue avec les étapes du bloc 88. Un avantage des modes de réalisation est que l'utilisation d'une mémoire à changement de phase permet le stockage de données avec une tension plus faible que des circuits connus précédemment, comprenant par exemple des cellules mémoire volatiles. Le pixel n'a pas besoin d'un circuit analogique dédié à la génération de la haute tension utilisée pour programmer des cellules volatiles, ce qui permet la diminution de la taille du pixel. Un autre avantage des modes de réalisation est que chaque pixel ne génère aucun courant statique pendant le fonctionnement du pixel, diminuant par conséquent la consommation d'énergie du système d'affichage. Divers modes de réalisation et variantes ont été décrits. La personne du métier comprendra que certaines caractéristiques de ces divers modes de réalisation et variantes pourraient être combinées, et d’autres variantes apparaîtront à la personne du métier. Enfin, la mise en œuvre pratique des modes de réalisation et variantes décrits est à la portée de la personne du métier à partir des indications fonctionnelles données ci-dessus. Pixel (14) comprenant : - un élément émetteur de lumière (32) ; - une mémoire (28) comprenant au moins une cellule mémoire à changement de phase (54) ; - un premier commutateur (34) comprenant une première borne de sortie (42) reliée à l'élément émetteur de lumière (32), une deuxième borne de sortie (46) reliée à la mémoire à changement de phase (28) et une borne d'entrée (44) reliée à un nœud d'alimentation (52) par un transistor (36) ; et - un circuit de commande configuré pour générer une tension de commande (VGS) sur une borne de commande du transistor (36), la tension de commande étant égale à : - une première tension pendant une étape de réinitialisation d'au moins une cellule de la mémoire ; - une deuxième tension pendant une étape de programmation d'au moins une cellule de la mémoire ; - une troisième tension pendant une étape de commande de l'élément (32). Pixel selon la revendication 1, dans lequel la première tension est supérieure à la deuxième tension et la deuxième tension est supérieure à la troisième tension. Pixel selon la revendication 1 ou 2, dans lequel le premier commutateur (34) est configuré pour connecter la deuxième sortie (46) et l'entrée (44) du premier commutateur (34) pendant les étapes de programmation et de réinitialisation des cellules mémoire, et pour connecter la première sortie (42) et l'entrée (44) du premier commutateur (34) pendant l'étape de commande de l'élément (32). Pixel selon l'une quelconque des revendications 1 à 3, dans lequel, pendant une étape de lecture d'au moins une cellule mémoire de la mémoire (28), la tension de commande est égale à la troisième tension et le premier commutateur (34) est configuré pour connecter la deuxième sortie (46) et l'entrée (44) du premier commutateur (34). Pixel selon l'une quelconque des revendications 1 à 4, dans lequel le transistor (36) est relié au nœud d'alimentation (52) par un deuxième commutateur (38). Pixel selon la revendication 5, dans lequel le deuxième commutateur (38) est configuré pour être fermé pendant une première durée pendant l'étape de programmation, pendant une deuxième durée pendant l'étape de réinitialisation et pendant une troisième durée pendant l'étape de commande de l'élément. Pixel selon la revendication 6, dans lequel la première durée est plus longue que la deuxième durée et la deuxième durée est plus longue que la troisième durée. Pixel selon l'une quelconque des revendications 1 à 7, dans lequel la mémoire (28) comprend entre 20 et 50 cellules. Pixel selon l'une quelconque des revendications 1 à 8, dans lequel la mémoire comprend un troisième commutateur (62) comprenant une entrée reliée à la deuxième borne de sortie (46) et une sortie reliée à chaque cellule mémoire. Pixel selon l'une quelconque des revendications 1 à 9, dans lequel l'élément émetteur de lumière (32) est une diode électroluminescente. Écran d'affichage comprenant une pluralité de pixels selon l'une quelconque des revendications 1 à 10. Procédé d'étalonnage du pixel selon l'une quelconque des revendications 1 à 10, comprenant : - la lecture de données dans la mémoire (28) ; - la commande de l'élément (32) en fonction des données lues dans la mémoire (28) ; - la mesure de la luminosité de l'élément ; - la comparaison de la luminosité à une valeur définie ; - si la luminosité diffère de la valeur définie, la modification de la valeur desdites données par des étapes de programmation et de réinitialisation.