Brevet FR3147044A1 — publié le 20240927

La plaquette comporte un substrat semiconducteur (SUB), un réseau d’interconnexions (INTRCX) muni de couches de métaux et d’au moins une couche diélectrique à constante diélectrique ultra-faible, au moins une zone de contact (BOND_REG) et au moins une zone de découpe (SL_REG). Le procédé comprend une formation d’un masque dur (HM) dont le motif définit le chemin de découpe. La formation du masque dur (HM) comprend une première étape de gravure (102, 201) d’une ouverture dans la zone de découpe (SL_REG), une deuxième étape de gravure (104 ,203) d’une ouverture dans la zone de contact (BOND_REG), une étape de traitement chimique (105, 204) de nettoyage de la surface découverte du contact métallique (PAD). Le procédé comprend en outre une étape de dépôt (103, 202) d’une couche diélectrique verticale (CDV1, CDV2) recouvrant les flancs de l’ouverture définissant le chemin de découpe (SL_REG), avant ledit traitement chimique de nettoyage du contact métallique (PAD). Figure pour l’abrégé : Fig 11 PROCEDE DE DECOUPE D’UNE PLAQUETTE SEMICONDUCTRICE Des modes de réalisation et de mise en œuvre concernent la microélectronique, notamment la découpe dans une plaquette semiconductrice de dispositifs semiconducteurs comportant des couches de diélectrique à constante diélectrique ultra-faible (plus connues sous les termes anglosaxons « ultra low-k »). Les dispositifs semiconducteurs sont typiquement fabriqués à partir d’une plaquette semiconductrice, usuellement désignée par le terme anglais « wafer » et sont séparés (usuellement « singulated » en anglais) lors d’une étape de découpe. Les dispositifs semiconducteurs comprennent notamment typiquement un réseau d’interconnexions (usuellement dénommé par l’acronyme « BEOL » de « Back-End Of Line » en anglais) sur une partie semiconductrice comportant notamment les composants électroniques tels que des transistors (également dénommée « Front-End Of Line » en anglais). Le réseau d’interconnexions, comporte typiquement des couches de métaux et peut avantageusement comporter des couches de diélectrique à constante diélectrique ultra-faible. Usuellement, on appelle « matériau diélectrique à constante diélectrique ultra-faible » les diélectriques qui présentent une constante diélectrique « k » ou « kappa » inférieure à 95 % de la valeur de la constante diélectrique de l’oxide de silicium. L’étape de découpe, lors de laquelle les dispositifs semiconducteurs sont séparés, est typiquement précédée d’une étape de formation d’un masque dur permettant d’exposer des chemins de découpe sur la plaquette semiconductrice, c’est-à-dire les zones de la plaquette dans lesquelles la découpe est à effectuer. Le masque dur permet de protéger de la gravure le réseau d’interconnexions sur le reste de la plaquette semiconductrice. Des plots métalliques du dispositif semiconducteur sont exposés en formant une ouverture dans le masque dur, mais ne réagissent pas ou extrêmement peu à la gravure de l’étape de séparation des dispositifs semiconducteurs. Les chemins de découpe et l’ouverture dans le masque dur pour exposer les plots métalliques peuvent être gravés simultanément dans le masque dur. Toutefois, la durée de gravure pour former les chemins de découpe peut être plus longue que la durée suffisante pour exposer les plots métalliques, puisque des couches du réseau d’interconnexions sont également gravées dans les chemins de découpe en plus de la couche de masque dur. La gravure de l’ouverture, lorsqu’elle est réalisée en même temps que celle formant les chemins de découpe, peut donc se prolonger sur les plots métalliques découverts et produire une pulvérisation du métal (« sputtering » en anglais) contaminant les chambres sous-vides dans lesquelles sont réalisées les gravures. Les gravures pour former les chemins de découpe et exposer les plots métalliques peuvent également être réalisées indépendamment. Dans ce cas, un masque épais de résine photosensible est utilisé pour délimiter les ouvertures exposant plots métalliques. Néanmoins, le masque risque de présenter une faible adhérence sur la plaquette, et lors des étapes de retrait de ce masque provisoire, des délaminations peuvent apparaitre dans les couches diélectriques du réseau d’interconnexions situées en bordure des chemins de découpe. En outre, une étape de traitement chimique des plots métalliques a typiquement lieu après retrait de ce masque provisoire et risque également de causer ces délaminations. Ces délaminations, en plus de détériorer les couches diélectriques du réseau d’interconnexions, peuvent engendrer une pénétration d’humidité dans ces couches qui peut conduire à une dérive des caractéristiques et performances des dispositifs semiconducteurs. Le risque de délamination est encore plus probable lorsque les couches diélectriques du réseau d’interconnexion sont du type « à constante diélectrique ultra-faible ». Ainsi, il existe un besoin de limiter le risque de dégradation des couches diélectriques à constante diélectrique ultra faible. Selon un aspect, il est proposé un procédé de découpe d’une plaquette semiconductrice comportant un substrat semiconducteur, un réseau d’interconnexions muni de couches de métaux et d’au moins une couche diélectrique à constante diélectrique ultra-faible, au moins une zone de contact et au moins une zone de découpe, présentant par exemple une largeur inférieure à 100µm, le procédé comprenant une formation d’un masque dur dont le motif définit le chemin de découpe, la formation du masque dur comprenant : - une étape de formation de couches diélectriques sur la plaquette dans la zone de contact et dans la zone de découpe, - une première étape de gravure d’une ouverture dans la zone de découpe, à travers lesdites couches du réseau d’interconnexions, - une deuxième étape de gravure d’une ouverture dans la zone de contact découvrant un contact métallique du réseau d’interconnexions, - une étape de traitement chimique de nettoyage de la surface découverte du contact métallique. Le procédé comprend en outre une étape de dépôt d’une couche diélectrique verticale recouvrant les flancs de l’ouverture définissant le chemin de découpe, avant ledit traitement chimique de nettoyage du contact métallique. Ainsi, il est proposé selon cet aspect, de protéger la (ou les) couche(s) diélectrique(s) à constante diélectrique ultra-faible, qui est exposée en bordure du chemin de découpe de la plaquette, notamment lors du traitement chimique de nettoyage du contact métallique. Par « formation d’un masque dur », on entend une réalisation de plusieurs étapes permettant de façonner un masque incluant une couche diélectrique, généralement en nitrure de silicium, ayant un rôle de masque dur à proprement dit, mais incluant également une ou plusieurs couches de passivation, généralement de l’oxyde de silicium, permettant de protéger la plaquette contre la corrosion par exemple. Le masque dur ainsi formé par le procédé selon cet aspect permet d’éviter, lors du traitement chimique du contact métallique une détérioration de la couche diélectrique à constante diélectrique ultra-faible par des délaminations pouvant laisser pénétrer de l’humidité dans cette couche. Selon un mode de mise en œuvre, ladite première étape de gravure est faite après ladite étape de formation des couches diélectriques, et à travers lesdites couches diélectriques et lesdites couches du réseau d’interconnexions jusqu’à découvrir le substrat semiconducteur, de manière à façonner ledit motif du masque dur définissant le chemin de découpe. La première étape de gravure est avantageusement configurée pour ne pas produire de délaminations dans les couches diélectriques à constante diélectrique ultra-faible du réseau d’interconnexions. A cet égard, les techniques de gravure et de masquage utilisées pour réaliser cette première étape de gravure peuvent être les mêmes techniques que celles prévues pour la formation des couches du réseau d’interconnexions, et notamment pour la formation des couches diélectriques à constante diélectrique ultra-faible. Selon un mode de mise en œuvre, la première étape de gravure comprend une formation d’un premier masque provisoire dédié, le premier masque provisoire recouvrant les couches diélectriques dans la zone de contact et découvrant les couches diélectriques dans la zone de découpe, et un retrait des couches diélectriques et desdites couches du réseau d’interconnexions dans la zone de découpe jusqu’à découvrir le substrat semiconducteur dans le motif du masque dur. La formation du premier masque provisoire, par exemple classiquement en résine photosensible de lithographie, permet de réaliser la gravure dans la zone de découpe indépendamment de la gravure dans la zone de contact. En effet, le procédé selon cet aspect a rendu possible une gravure du masque dur en deux étapes, permettant d’éviter le phénomène de dispersion de métal, sans engendrer les détériorations des couches diélectriques du réseau d’interconnexions causées dans l’étape d’ouverture découvrant le contact, étant donné que ces dernières sont protégées par la couche diélectrique verticale. Selon un mode de mise en œuvre, l’étape de dépôt de la couche diélectrique verticale comprend un dépôt d’une couche conforme d’un matériau choisi parmi le nitrure de silicium ou l’oxyde de silicium sur toute la plaquette. Le dépôt d’une couche conforme de nitrure de silicium ou d’oxyde de silicium permet de couvrir uniformément la surface de la plaquette, en particulier dans la zone de découpe pour qu’une portion verticale de la couche recouvre latéralement les couches du réseau d’interconnexions de la zone de découpe. Le nitrure de silicium, en plus de protéger les couches diélectriques à constante diélectrique ultra-faible du risque de délamination, offre également une meilleure adhérence au masque provisoire. Selon un mode de mise en œuvre, la deuxième étape de gravure comprend : une formation d’un deuxième masque provisoire dédié recouvrant la zone de découpe et découvrant les couches diélectriques dans la zone de contact, et un retrait des couches diélectriques jusqu’à découvrir une surface du contact métallique. La formation du deuxième masque provisoire, par exemple classiquement en résine photosensible de lithographie, permet de réaliser la gravure dans la zone de contact indépendamment de la gravure dans la zone de découpe. La deuxième gravure étant réalisée indépendamment de la première gravure selon cet aspect, peut ainsi être optimisée et paramétrée spécifiquement pour la fabrication du contact métallique, sans pour autant engendrer de détérioration des couches diélectriques du réseau d’interconnexions, étant donné que ces dernières sont protégées par la couche diélectrique verticale. Selon un mode de mise en œuvre, ladite première étape de gravure est faite avant ladite étape de formation des couches diélectriques. Ainsi, les couches diélectriques du masque dur auront la même structure formée à l’intérieur de la partie gravée lors de la première étape de gravure ainsi qu’au-dessus du contact. Selon un mode de mise en œuvre, la première étape de gravure comprend : une formation d’un troisième masque provisoire dédié recouvrant le réseau d’interconnexion dans la zone de contact et découvrant le réseau d’interconnexions dans la zone de découpe, et un retrait desdites couches du réseau d’interconnexions dans la zone de découpe jusqu’à découvrir le substrat semiconducteur dans la zone de découpe. La formation du troisième masque provisoire, par exemple classiquement en résine photosensible de lithographie, permet de réaliser une « pré-gravure » dans la zone de découpe, indépendamment de la gravure dans la zone de contact, retirant d’avance les couches du réseau d’interconnexions dans la zone de découpe, avant la formation proprement dite de l’ouverture du chemin de découpe. Selon un mode de mise en œuvre, l’étape de dépôt de la couche diélectrique verticale est faite lors de ladite étape de formation des couches diélectriques. En effet, lorsque ladite première étape de gravure est faite avant, la formation des couches diélectriques comprend le dépôt de la couche diélectrique verticale recouvrant les flancs de l’ouverture définissant le chemin de découpe. Selon un mode de mise en œuvre, la deuxième étape de gravure comprend simultanément : - un retrait des couches diélectriques dans la zone de contact jusqu’à découvrir ledit contact métallique, et - un retrait des couches diélectriques dans la zone de découpe jusqu’à découvrir le substrat semiconducteur, de manière à façonner ledit motif du masque dur définissant le chemin de découpe. La deuxième étape de gravure permet de retirer simultanément la même épaisseur de couches diélectriques dans la zone de contact et dans la zone de découpe en une seule étape. La deuxième gravure peut alors s’achever lorsque le contact métallique dans la zone de contact et le substrat dans la zone de découpe sont découverts, sans pour autant exposer à une gravure prolongée la zone de contact et ainsi ne pas engendrer de dispersion de métal dans les chambres sous-vide. Selon un mode de mise en œuvre, la deuxième étape de gravure comprend une formation d’un quatrième masque provisoire présentant une ouverture dans la zone de contact définissant la région découverte du contact métallique, et une ouverture dans la zone de découpe définissant motif du masque dur de sorte qu’une portion verticale des couches diélectriques recouvre latéralement le réseau d’interconnexions sur un flanc de la zone de découpe, dans le motif du masque dur. Les dimensions de l’ouverture du quatrième masque provisoire dans la zone de découpe (plus petites et situées à l’intérieur de la localisation de l’ouverture du troisième masque provisoire) permettent de préserver, à la fin du retrait des couches diélectriques, une portion verticale de couches diélectriques protégeant le réseau d’interconnexions dans le chemin de découpe. Selon un mode de mise en œuvre, la première étape de gravure est réalisée par un plasma de type ionique réactif. La gravure par plasma de type ionique réactif, usuellement désignée par l’acronyme « RIE » des termes anglais « Reactive Ion Etching », est une méthode de gravure typique utilisant une réaction chimique entre le matériau à retirer, c’est-à-dire celui des couches de réseau d’interconnexions et éventuellement des couches diélectriques, et simultanément à un bombardement d’ions projetés dans une direction précise, usuellement perpendiculaire à la surface attaquée. La RIE permet en particulier de retirer de la matière de façon précise et sans risque de détérioration des couches de matériau avoisinantes. Selon un mode de mise en œuvre, le procédé comprend en outre une étape de découpe par plasma de la plaquette semiconductrice en dispositifs de puces semiconductrices séparés les uns les autres, dans le chemin de découpe définit par le motif du masque dur. Selon un autre aspect, il est proposé un dispositif de puce semiconductrice délimitée par un bord extérieur, comportant un substrat semiconducteur, un réseau d’interconnexions muni de couches de métaux et d’au moins une couche diélectrique à constante diélectrique ultra-faible, des couches diélectriques recouvrant le réseau d’interconnexions et possédant une ouverture découvrant un contact métallique dans une zone de contact, le réseau d’interconnexions étant recouvert par une couche diélectrique verticale sur le bord extérieur de la puce. Selon un mode de réalisation, la couche diélectrique verticale est adaptée pour recouvrir le réseau d’interconnexions sur le bord extérieur de la puce sur tout le pourtour du dispositif semiconducteur. Selon un mode de réalisation, la couche diélectrique verticale comprend un matériau choisi parmi le nitrure de silicium ou l’oxyde de silicium. Selon un mode de réalisation, la couche diélectrique verticale comprend une portion verticale des couches diélectriques recouvrant le réseau d’interconnexions sur le bord extérieur de la puce. Selon un autre aspect, il est proposé une plaquette semiconductrice, apte à être découpée en dispositifs de puce semiconductrice séparés les uns les autres, comportant un substrat semiconducteur, un réseau d’interconnexions muni de couches de métaux et d’au moins une couche diélectrique à constante diélectrique ultra-faible, au moins une zone de contact et au moins une zone de découpe, la plaquette comportant un masque dur dont le motif définit le chemin de découpe, le masque dur comprenant : - des couches diélectriques disposées sur la plaquette dans la zone de contact, - une ouverture dans la zone de découpe définissant le chemin de découpe, - une ouverture dans la zone de contact découvrant un contact métallique du réseau d’interconnexions, la surface découverte du contact métallique, la plaquette comportant en outre une couche diélectrique verticale recouvrant les flancs de l’ouverture définissant le chemin de découpe. D’autres avantages et caractéristiques de l’invention apparaîtront à l’examen de la description détaillée de mode de réalisation et de mise en œuvre, nullement limitatifs, et des dessins annexés sur lesquels : ; ; ; ; ; ; ; ; ; ; ; et illustrent schématiquement des modes de réalisation et de mise en œuvre de l’invention. La illustre schématiquement le résultat d’une étape 100 d’un procédé de découpe d’une plaquette semiconductrice WF. L’étape 100 comprend une obtention d’une plaquette semiconductrice WF comportant un substrat semiconducteur SUB et un réseau d’interconnexions INTRCX. Le réseau d’interconnexions INTRCX comprend typiquement au moins une couche diélectrique à constante diélectrique ultra-faible formée d’un « matériau diélectrique à constante diélectrique ultra-faible », c’est-à-dire un matériau présentant une constante diélectrique « k » ou « kappa » inférieure à 95% de la valeur de la constante diélectrique de l’oxide de silicium. Par ailleurs, la plaquette semiconductrice WF comporte plusieurs zones de découpe SL_REG et plusieurs zones de contact BOND_REG. Les zones de découpe SL_REG peuvent présenter une largeur inférieure à 100µm et peuvent être réparties sur la plaquette de façon à former une matrice de dispositifs de puce semiconductrice dans laquelle chaque zone de découpe représente une « ligne » ou une « colonne » de la matrice. En particulier, les zones de découpe SL_REG sont les zones de la plaquette où est réalisée la découpe permettant de séparer les puces de la plaquette et les zones de contact BOND_REG sont les zones de la plaquette où peuvent être établies des connexions électriques, par exemple avec une sonde. Dans un souci de simplification, seules une zone de découpe SL_REG et une zone de contact BOND_REG ont été représentées sur la et les figures suivantes. De façon non-limitative, la plaquette semiconductrice WF peut également comporter des zones de formation de bague d’étanchéité SR_REG1 et SR_REG2. Le réseau d’interconnexions INTRCX recouvre le substrat SUB de la plaquette WF. En particulier, le réseau d’interconnexions INTRCX recouvrant le substrat SUB dans les zones BOND_REG, SR_REG1, SR_REG2 est muni de niveaux de métaux séparés par des couches diélectrique inter-métaux possédant une constante diélectrique ultra-faible. Le réseau d’interconnexions INTRCX recouvrant le substrat SUB dans la zone de découpe SL_REG comprend au moins une couche diélectrique à constante diélectrique ultra-faible et est exempt de couches de métaux. La plaquette semiconductrice WF comprend également un contact métallique PAD situé au-dessus du réseau d’interconnexions INTRCX dans la zone de contact BOND_REG. Les figures 2 à 6 illustrent des étapes de formation d’un masque dur HM adapté pour la découpe de la plaquette WF par plasma, selon une première alternative. La illustre schématiquement le résultat d’une étape 101 de formation de couches diélectriques D1, D2 et D3. Ces couches diélectriques comprennent notamment deux couches dites de « passivation » référencées D1 et D2 mais peuvent également comprendre plusieurs couches de passivation supplémentaires. Les couches de passivation D1 et D2 permettent typiquement de protéger les couches de matériaux qu’elles recouvrent contre des dégradations pouvant être occasionnées par les étapes de gravure ou la corrosion. En particulier, les couches diélectriques D1, D2 et D3 sont déposées uniformément et successivement dans l’ordre des références sur la plaquette semiconductrice WF et plus particulièrement sur le réseau d’interconnexions INTRCX dans la zone de découpe SL_REG et sur le contact métallique PAD dans la zone de contact BOND_REG. A titre d’exemple, le matériau des couches diélectriques D1 et D3 est de l’oxyde de silicium (SiO 2 ) et le matériau de la couche diélectrique D2 est du nitrure de silicium (SiN). Les couches diélectriques D1, D2 et D3 présentent ensemble une épaisseur Ed. La illustre schématiquement le résultat d’une première étape 102 de gravure. L’étape 102 est une gravure d’une ouverture dans la zone de découpe SL_REG à travers les couches diélectriques D1, D2, D3 et à travers les couches du réseau d’interconnexions INTRCX. La première étape 102 de gravure comprend plus particulièrement une formation d’un premier masque provisoire RES1 et un retrait des couches diélectriques D1, D2, D3 et des couches du réseau d’interconnexions INTRCX dans la zone de découpe SL_REG. Le masque provisoire RES1, qui est typiquement en résine photosensible, recouvre les couches diélectriques D1, D2, D3 dans la zone de contact BOND_REG et découvre les couches diélectriques D1, D2, D3 dans la zone de découpe SL_REG. Les couches diélectriques D1, D2, D3 et les couches du réseau d’interconnexions INTRCX sont ensuite retirées jusqu’à découvrir le substrat semiconducteur SUB. Avantageusement, le retrait de ces couches est réalisé par une gravure par un plasma de type ionique réactif. La gravure par plasma de type ionique réactif, usuellement « RIE », est une méthode de gravure, connu de l’homme du métier, permettant de retirer de la matière de façon précise et sans risque de détérioration des couches de matériau avoisinantes. Autrement dit, cette méthode de gravure permet notamment de retirer les couches du réseau d’interconnexions INTRCX sans risque de former des délaminations dans les couches du réseau d’interconnexions INTRCX située sur les flancs de l’ouverture dans la zone de découpe SL_REG. En effet, la gravure des couches du réseau d’interconnexions INTRCX de l’étape 102 peut par exemple être identique ou réglée de la même manière que les gravures faites dans les régions diélectrique inter-métaux à constante diélectrique ultra faible, lors de la fabrication dudit réseau d’interconnexions. Par ailleurs, la gravure plasma présente l’avantage de former un chemin de découpe moins large qu’un chemin de découpe qui aurait été réalisé de manière indirecte par une gravure au laser (« laser grooving » en anglais) au préalable. Le masque dur HM possède ainsi un motif résultant de la première étape 102 de gravure et définissant le chemin de découpe dans la zone de découpe SL_REG. La illustre schématiquement le résultat d’une étape 103 de dépôt d’une couche conforme de nitrure de silicium (SiN) sur toute la plaquette semiconductrice WF. En particulier, la couche de nitrure de silicium déposée lors de l’étape 103 recouvre la couche diélectrique D3 dans la zone de contact BOND_REG et recouvre le substrat semiconducteur SUB dans la zone de découpe SL_REG. Un tel dépôt 103 permet notamment de déposer la couche de nitrure de silicium dans la zone de découpe de sorte qu’une portion de la couche de nitrure de silicium, correspondant à une couche diélectrique verticale BUFF1, recouvre les flancs de l’ouverture définissant le chemin de découpe. En alternative, l’étape 103 est une étape de dépôt d’une couche conforme d’oxyde de silicium sur toute la plaquette semiconductrice WF. La couche supplémentaire de nitrure de silicium ou d’oxyde de silicium permet donc de protéger un bord extérieur FL des couches du réseau d’interconnexions INTRCX située sur les flancs du chemin de découpe. La illustre schématiquement le résultat d’une deuxième étape 104 de gravure. L’étape 104 est plus particulièrement une gravure d’une ouverture dans la zone de contact BOND_REG découvrant le contact métallique PAD. La deuxième étape 104 de gravure comprend une formation d’un deuxième masque provisoire RES2 et un retrait des couches diélectriques D1, D2, D3. Le deuxième masque provisoire RES2, typiquement en résine photosensible, recouvre la zone de découpe SL_REG et est notamment formée sur la couche de nitrure de silicium ou d’oxyde de silicium déposée en étape 103. La couche de nitrure de silicium est typiquement un matériau qui offre une meilleure adhérence au deuxième masque provisoire RES2 que d’autres types de matériau diélectrique tels que l’oxyde de silicium ou le silicium monocristallin du substrat SUB. Le deuxième masque provisoire RES2 découvre, en outre, les couches diélectriques D1, D2, D3 ainsi que la couche de nitrure de silicium dans la zone de contact BOND_REG. Les couches diélectriques D1, D2, D3, la couche de nitrure de silicium ou d’oxyde de silicium et les couches du réseau d’interconnexions INTRCX sont ensuite retirées jusqu’à découvrir une surface S_PAD du contact métallique PAD. Le procédé de découpe comprend également une étape intermédiaire de retrait du deuxième masque provisoire RES2 (non-illustrée). Le deuxième masque provisoire RES2 peut être retiré par une chimie humide non-contrainte par le risque d’endommagement des couches diélectriques à constante diélectrique ultra faible. En effet, la couche uniforme de nitrure de silicium ou d’oxyde de silicium qui recouvre les flancs du chemin de découpe permet de protéger la bordure extérieure FL des couches du réseau d’interconnexions INTRCX, et permet donc de prévenir les délaminations dans les couches du réseau d’interconnexions INTRCX. La deuxième gravure, réalisée indépendamment de la première gravure, peut ainsi être optimisée et paramétrée spécifiquement pour la fabrication du contact métallique PAD, sans pour autant engendrer de détérioration des couches diélectriques à constante ultra-faible, étant donné que ces dernières sont protégées par la couche diélectrique verticale BUFF1. La illustre schématiquement le résultat d’une étape 105 de traitement chimique. Le traitement chimique est réalisé après le retrait du deuxième masque provisoire RES2 et utilise typiquement un plasma à dioxygène (O 2 ) adapté pour le nettoyage de la surface S_PAD du contact métallique PAD. Les figures 7 à 10 illustrent des étapes de formation du masque dur HM du procédé de découpe de la plaquette par plasma, selon une deuxième alternative. La illustre schématiquement le résultat d’une première étape 201 de gravure réalisée à partir de la plaquette WF décrite précédemment en relation avec la . L’étape 201 est une gravure d’une ouverture dans la zone de découpe SL_REG à travers les couches du réseau d’interconnexions INTRCX. La première étape 201 de gravure comprend une formation d’un troisième masque provisoire RES3 et un retrait des couches du réseau d’interconnexions INTRCX. Le troisième masque provisoire RES3, typiquement en résine photosensible, recouvre le réseau d’interconnexions INTRCX dans la zone de contact BOND_REG et découvre le réseau d’interconnexions INTRCX dans la zone de découpe SL_REG. Les couches du réseau d’interconnexions INTRCX sont ensuite retirées jusqu’à découvrir le substrat SUB dans la zone de découpe SL_REG. Avantageusement, le retrait de ces couches est réalisé par une gravure par un plasma de type ionique réactif. La illustre le résultat d’une étape 202 de formation des couches diélectriques D1, D2 et D3. Les couches diélectriques D1 et D2 représentent les couches dites de « passivation » précédemment décrites avec les mêmes références en relation avec les figures 2 à 6 sans toutefois être limitatives en termes de nombre de couches diélectriques. Les couches diélectriques D1, D2, D3 peuvent présenter des matériaux et une épaisseur commune Ed identiques à celles décrites précédemment en relation avec la . Plus particulièrement, les couches diélectriques D1, D2, D3 sont formées uniformément sur la plaquette semiconductrice de sorte que l’épaisseur Ed soit équivalente, voire égale dans la zone de découpe SL_REG et dans la zone de contact BOND_REG. En particulier, une portion verticale des couches diélectriques D1, D2 et D3 recouvre le bord FL des couches du réseau d’interconnexions INTRCX située sur les flancs de l’ouverture du chemin de découpe faite à l’étape 201. La portion verticale des couches diélectriques D1, D2, D3 correspond à la couche diélectrique verticale BUFF2, qui possédera la même fonction de protection du bord extérieur FL des couches du réseau d’interconnexions INTRCX décrite précédemment en relation avec la . Les couches diélectriques D1, D2, D3 du masque dur HM auront la même structure formée à l’intérieur de la partie gravée lors de la première étape de gravure 201 ainsi qu’au-dessus du contact PAD. La illustre schématiquement le résultat d’une deuxième étape 203 de gravure. La deuxième étape 203 de gravure comprend une formation d’un quatrième masque provisoire RES4 sur les couches diélectriques D1, D2, D3 de la plaquette. Le quatrième masque provisoire RES4, typiquement en résine, présente une ouverture dans la zone de contact BOND_REG et une ouverture dans la zone de découpe SL_REG. Plus particulièrement, le quatrième masque provisoire RES4 recouvre la portion verticale des couches diélectriques D1, D2 et D3 dans la zone de découpe SL_REG. La deuxième étape 203 de gravure comprend un retrait des couches diélectriques D1, D2, D3 dans la zone de contact BOND_REG et dans la zone de découpe SL_REG. Les couches diélectriques D1, D2, D3 sous l’ouverture du masque RES4 dans la zone de contact BOND_REG sont retirées jusqu’à découvrir le contact métallique PAD et celles sous l’ouverture du masque RES4 dans la zone de découpe SL_REG sont retirées jusqu’à découvrir le substrat SUB. Ainsi, une épaisseur Ed égale de couches diélectriques D1, D2, D3 est retirée, dans une même étape de gravure, dans la zone de découpe SL_REG et dans la zone de contact BOND_REG tout en préservant la portion verticale de couches diélectriques D1, D2, D3 correspondant à la couche diélectrique verticale BUFF2. La deuxième étape 203 de gravure s’achève donc lorsque le contact métallique PAD dans la zone de contact BOND_REG et le substrat SUB dans la zone de découpe SL_REG sont découverts sans pour autant exposer à une gravure prolongée la zone de contact BOND_REG et ainsi ne pas engendrer de dispersion de métal dans les chambres sous-vide. De plus, les dimensions de l’ouverture du quatrième masque provisoire RES4 dans la zone de découpe SL_REG (plus petites et situées à l’intérieur de la localisation de l’ouverture du troisième masque provisoire RES3) permettent de préserver, à la fin du retrait des couches diélectriques, une portion verticale de couches diélectriques protégeant le réseau d’interconnexions INTRCX dans le chemin de découpe. Le masque dur HM possède ainsi un motif résultant de la deuxième étape 203 de gravure et définissant le chemin de découpe dans la zone de découpe SL_REG. La illustre schématiquement un résultat d’une étape 204 de traitement chimique. L’étape 204 est identique à l’étape de traitement chimique décrite précédemment en relation avec la . La partie verticale CDV2 des couches diélectriques D1, D2, D3 protège le bord extérieur FL du réseau d’interconnexions INTRCX du plasma à dioxygène utilisé pour le nettoyage de la surface S_PAD du contact métallique PAD. La illustre un exemple de dispositif de puce semiconductrice DISP obtenu après la mise en œuvre du procédé de découpe selon la première alternative décrite précédemment en relation avec les figures 2 à 6. La illustre un exemple de dispositif de puce semiconductrice DISP obtenu après la mise en œuvre du procédé de découpe selon la deuxième alternative décrite précédemment en relation avec les figures 7 à 11. Dans les deux alternatives, le procédé de découpe comprend, en outre, une étape de découpe par plasma (« plasma dicing » en anglais) de la plaquette semiconductrice WF en dispositifs de puce semiconductrice séparés les uns les autres DISP dans le chemin de découpe SL_REG définit par le motif du masque dur HM. Le dispositif de puce semiconductrice DISP, tel que représenté sur la , est délimité par un bord extérieur FL de la puce. Le dispositif de puce semiconductrice DISP comprend un substrat semiconducteur SUB et un réseau d’interconnexions INTRCX muni de niveaux de métaux séparés par des couches diélectrique inter-métaux possédant une constante diélectrique ultra-faible. Le réseau d’interconnexions INTRCX est disposé sur le substrat semiconducteur SUB. Le dispositif de puce semiconductrice DISP comprend également des couches diélectriques D1, D2, D3 recouvrant le réseau d’interconnexions INTRCX et découvrant un contact métallique PAD dans une zone de contact BOND_REG. Le réseau d’interconnexions INTRCX est recouvert par une couche diélectrique verticale CDV1, par exemple par une couche de nitrure de silicium (ou une couche d’oxyde de silicium selon le matériau utilisé lors de l’étape 103 précédemment décrite en relation avec la ), sur le bord extérieur FL de la puce. Dans une alternative illustrée à la , la couche diélectrique verticale CDV2 est une portion verticale des couches diélectriques D1, D2, D3 recouvrant le réseau d’interconnexions INTRCX sur le bord extérieur FL de la puce. Par ailleurs, la couche diélectrique verticale CDV1, CDV2 s’étend sur le bord extérieur FL de la puce depuis le niveau du substrat SUB , de préférence sur tout le long du réseau d’interconnexions INTRCX, et possède une face externe en forme d’arc. Avantageusement, la couche diélectrique verticale CDV1, CDV2 est adaptée pour recouvrir le réseau d’interconnexions INTRCX sur le bord extérieur FL de la puce, sur tout le pourtour du dispositif semiconducteur DISP. Procédé de découpe d’une plaquette semiconductrice comportant un substrat semiconducteur (SUB), un réseau d’interconnexions (INTRCX) muni de couches de métaux et d’au moins une couche diélectrique à constante diélectrique ultra-faible, au moins une zone de contact (BOND_REG) et au moins une zone de découpe (SL_REG), le procédé comprenant une formation d’un masque dur (HM) dont le motif définit le chemin de découpe, la formation du masque dur (HM) comprenant : - une étape de formation (101, 202) de couches diélectriques (D1, D2, D3) sur la plaquette dans la zone de contact (BOND_REG) et dans la zone de découpe (SL_REG), - une première étape de gravure (102, 201) d’une ouverture dans la zone de découpe (SL_REG) , à travers lesdites couches du réseau d’interconnexions (INTRCX), - une deuxième étape de gravure (104 ,203) d’une ouverture dans la zone de contact (BOND_REG) découvrant un contact métallique (PAD) du réseau d’interconnexions (INTRCX), - une étape de traitement chimique (105, 204) de nettoyage de la surface découverte du contact métallique (PAD), le procédé comprenant en outre : - une étape de dépôt (103, 202) d’une couche diélectrique verticale (BUFF1, BUFF2) recouvrant les flancs de l’ouverture définissant le chemin de découpe (SL_REG), avant ledit traitement chimique de nettoyage du contact métallique (PAD). Procédé selon la revendication 1, dans lequel ladite première étape de gravure (102) est faite après ladite étape de formation des couches diélectriques (101), et à travers lesdites couches diélectriques (D1, D2, D3) et lesdites couches du réseau d’interconnexions (INTRCX) jusqu’à découvrir le substrat semiconducteur (SUB), de manière à façonner ledit motif du masque dur (HM) définissant le chemin de découpe. Procédé selon la revendication 2, dans lequel la première étape de gravure (102) comprend : - une formation d’un premier masque provisoire dédié (RES1), le premier masque provisoire recouvrant les couches diélectriques (D1, D2, D3) dans la zone de contact (BOND_REG) et découvrant les couches diélectriques (D1, D2, D3) dans la zone de découpe (SL_REG), et - un retrait des couches diélectriques (D1, D2, D3) et desdites couches du réseau d’interconnexions (INTRCX) dans la zone de découpe (SL_REG) jusqu’à découvrir le substrat semiconducteur (SUB) dans le motif du masque dur. Procédé selon l’une des revendications 1 à 3, dans lequel l’étape de dépôt (103) de la couche diélectrique verticale (BUFF1) comprend un dépôt d’une couche conforme d’un matériau choisi parmi le nitrure de silicium ou l’oxyde de silicium sur toute la plaquette. Procédé selon les revendications 1 à 4, dans lequel la deuxième étape de gravure (104) comprend : - une formation d’un deuxième masque provisoire dédié (RES2) recouvrant la zone de découpe (SL_REG) et découvrant les couches diélectriques (D1, D2, D3) dans la zone de contact (BOND_REG) et - un retrait des couches diélectriques (D1, D2, D3) jusqu’à découvrir une surface du contact métallique (S_PAD). Procédé selon la revendication 1, dans lequel ladite première étape de gravure (201) est faite avant ladite étape de formation des couches diélectriques (202). Procédé selon la revendication 6, dans lequel la première étape de gravure (201) comprend : - une formation d’un troisième masque provisoire dédié (RES3) recouvrant le réseau d’interconnexion (INTRCX) dans la zone de contact (BOND_REG) et découvrant le réseau d’interconnexions (INTRCX) dans la zone de découpe (SL_REG), et - un retrait desdites couches du réseau d’interconnexions (INTRCX) dans la zone de découpe (SL_REG) jusqu’à découvrir le substrat semiconducteur (SUB) dans la zone de découpe (SL_REG). Procédé selon les revendications 6 ou 7, dans lequel l’étape de dépôt de la couche diélectrique verticale (BUFF2) est faite lors de ladite étape de formation des couches diélectriques (202). Procédé selon les revendications 6 à 8, dans lequel la deuxième étape de gravure (203) comprend simultanément : - un retrait des couches diélectriques (D1, D2, D3) dans la zone de contact (BOND_REG) jusqu’à découvrir ledit contact métallique (PAD), et - un retrait des couches diélectriques (D1, D2, D3) dans la zone de découpe (SL_REG) jusqu’à découvrir le substrat semiconducteur (SUB), de manière à façonner ledit motif du masque dur (HM) définissant le chemin de découpe. Procédé selon les revendications 8 et 9 prises en combinaison, dans lequel la deuxième étape de gravure (203) comprend une formation d’un quatrième masque provisoire (RES4) présentant une ouverture dans la zone de contact (BOND_REG) définissant la région découverte du contact métallique (PAD), et une ouverture dans la zone de découpe (SL_REG) définissant le motif du masque dur (HM) de sorte qu’une portion verticale des couches diélectriques (D1, D2, D3) recouvre latéralement (FL) le réseau d’interconnexions (INTRCX) sur un flanc de la zone de découpe (SL_REG), dans le motif du masque dur (HM). Procédé selon l’une des revendications précédentes, dans lequel la première étape de gravure (102, 201) est réalisée par un plasma de type ionique réactif. Procédé selon l’une quelconque des revendications 1 à 11, comprenant en outre une étape de découpe par plasma de la plaquette semiconductrice en dispositifs de puces semiconductrices séparés les uns les autres (DISP), dans le chemin de découpe (SL_REG) définit par le motif du masque dur. Procédé selon l’une quelconque des revendications précédentes, dans lequel ladite au moins une zone de découpe (SL_REG) présente une largeur (Lsl) inférieure à 100µm. Dispositif de puce semiconductrice (DISP) délimitée par un bord extérieur, comportant un substrat semiconducteur (SUB), un réseau d’interconnexions (INTRCX) muni de couches de métaux et d’au moins une couche diélectrique à constante diélectrique ultra-faible, des couches diélectriques (D1, D2, D3) recouvrant le réseau d’interconnexions (INTRCX) et possédant une ouverture découvrant un contact métallique (PAD) dans une zone de contact (BOND_REG), le réseau d’interconnexions (INTRCX) étant recouvert par une couche diélectrique verticale (CDV1, CDV2) sur le bord extérieur (FL) de la puce. Dispositif selon la revendication 14, dans lequel la couche diélectrique verticale (CDV1, CDV2) est adaptée pour recouvrir le réseau d’interconnexions (INTRCX) sur le bord extérieur (FL) de la puce sur tout le pourtour du dispositif de puce semiconductrice (DISP). Dispositif selon la revendication 14 ou 15, dans lequel la couche diélectrique verticale (CDV1) comprend un matériau choisi parmi le nitrure de silicium ou l’oxyde de silicium. Dispositif selon la revendication 14 ou 15, dans lequel la couche diélectrique verticale (CDV2) comprend une portion verticale des couches diélectriques (D1, D2, D3) recouvrant le réseau d’interconnexions (INTRCX) sur le bord extérieur (FL) de la puce. Plaquette semiconductrice, apte à être découpée en dispositifs de puce semiconductrice séparés les uns les autres(DISP), comportant un substrat semiconducteur (SUB), un réseau d’interconnexions (INTRCX) muni de couches de métaux et d’au moins une couche diélectrique à constante diélectrique ultra-faible, au moins une zone de contact (BOND_REG) et au moins une zone de découpe (SL_REG), la plaquette comportant un masque dur (HM) dont le motif définit le chemin de découpe, le masque dur (HM) comprenant : - des couches diélectriques (D1, D2, D3) disposées sur la plaquette dans la zone de contact (BOND_REG), - une ouverture dans la zone de découpe (SL_REG) définissant le chemin de découpe, - une ouverture dans la zone de contact (BOND_REG) découvrant un contact métallique (PAD) du réseau d’interconnexions (INTRCX), la surface découverte du contact métallique (PAD), la plaquette comportant en outre une couche diélectrique verticale (CDV1, CDV2) recouvrant les flancs de l’ouverture définissant le chemin de découpe.