Brevet FR3146237A1 — publié le 20240830

Plaque en SiC polycristallin présentant une orientation cristalline préférentielle, ladite plaque étant caractérisée en ce que sur chacune de ses faces : (i) son coefficient de texture C 422 est inférieur à 40 %, et (ii) son coefficient de texture C 220 + C 200 + C 400 est supérieur à 50 %, et de préférence supérieur à 80 %. Cette plaque peut être fabriquée par un procédé de CVD. L’ébauche brute ainsi obtenue peut être amincie par rectification et polissage. Sa planéité, sa conductivité électrique et sa conductivité thermique, qui sont des propriétés importantes en vue d’une utilisation comme substrat en microélectronique, peuvent être améliorées par un traitement thermique. Plaque en SiC polycristallin dopé à planéité et conductivité électrique améliorées, et procédé de fabrication d’une telle plaque L’invention relève du domaine de la science des matériaux, et plus particulièrement du domaine des matériaux utilisables pour la fabrication de substrats pour des circuits intégrés, et des procédés permettant d’élaborer ces matériaux. Elle concerne plus précisément le carbure de silicium polycristallin. Ce matériau, comme tous les matériaux pour substrats microélectroniques, est mis en œuvre sous la forme de tranches minces (pour lesquelles l’homme du métier utilise, en français, souvent le terme anglais « wafer »), typiquement circulaires. Le SiC se prête particulièrement à la fabrication de substrats pour utilisation dans des composants électronique de puissance. Les tranches de SiC doivent répondent à un cahier de charges très strict pour ce qui concerne leur planéité, l’homogénéité de leurs propriétés, l’absence de défauts. La présente invention présente un nouveau type de tranches en SiC polycristallin utilisables pour la fabrication de substrats de circuits intégrés ; ces tranches présentent des caractéristiques cristallographiques particulières. Sachant que les circuits intégrés sont déposés en règle générale sur des surfaces d’un semi-conducteur monocristallin, dans le cas d’une tranche de carbure de silicium polycristallin, la surface électroniquement active (i.e. la surface sur laquelle on dépose les circuits intégrés) doit être spécialement préparée par le transfert d’une couche de SiC monocristalline. Ce procédé de préparation par transfert d’une couche de SiC monocristalline ne fait pas partie de la présente invention. La présente invention concerne également un nouveau procédé de fabrication d’une telle tranche de carbure de silicium polycristallin susceptible de recevoir, dans une étape de fabrication ultérieure, le transfert d’une couche de SiC monocristallin. Etat de la technique Depuis le début de la microélectronique, la très grande majorité des circuits microélectroniques est fabriquée sur un substrat monocristallin de silicium. Pour certaines applications spécifiques, le silicium semi-conducteur n’est pas le substrat idéal, mais il est utilisé faute de mieux. Le carbure de silicium (abrégé SiC), quant à lui, est un matériau semi-conducteur remarquable : Il possède une large bande interdite, un champ de claquage élevé, une grande mobilité des porteurs de charge à saturation et une forte conductivité thermique. Cette combinaison de propriétés physiques exceptionnelles lui donne une excellente tenue en tension, ainsi qu’au passage de très fortes densités de courant, même à haute température. L’article « Composants de puissance en SiC – Technologie » par D. Tournier, paru en 2007 comme partie D-3120 dans la collection Techniques de l’Ingénieur, donne une introduction au sujet. Le SiC est donc un matériau parfaitement adapté pour la fabrication de composants de puissance nécessaires à la conversion efficace d’énergie électrique dans des applications telles que la distribution de puissance électrique, les énergies renouvelables, le véhicule électrique. L’utilisation du SiC permet de remplacer avantageusement les transistors à base de silicium tel les transistors bipolaires à grille isolée (couramment abrégés IGBT, Insulated Gate Bipolar Transistor) par des composants de puissance tels que les transistors à effet de champ à grille métal-oxyde (couramment abrégés MOSFET, Metal Oxide Semiconductor Field Effect Transistor) avec une tenue en tension de l’ordre du kilo-Volt et des pertes énergétiques bien plus faibles en commutation. Dans ces composants de puissance, la tenue en tension et la tenue en température peuvent devenir des facteurs limitants lors de la conception des composants électroniques et des cartes électroniques sur lesquelles ces composants sont implantés. Le développement récent du véhicule électrique bénéficierait fortement de l’utilisation de tels composants de puissance en SiC pour améliorer l’efficacité énergétique lors de la conversion du courant continu des batteries en courant alternatif utilisable par le moteur. Le coût et la disponibilité de ces composants restent néanmoins des freins à l’adoption de cette technologie, et pour cette raison le silicium est encore largement utilisé comme substrat dans des applications spécifiques pour lesquelles le SiC présenterait des avantages techniques. Selon l’état de la technique, les substrats de carbure de silicium destinés à recevoir le dépôt de circuits microélectroniques se présentent comme des plaquettes (« wafers ») de forme généralement circulaires. Ils sont fabriqués de manière industrielle grâce au procédé PVT (Physical Vapor Transfer), qui consiste à sublimer à haute température (> 2200°C) une poudre de SiC et d’en condenser les vapeurs sur un germe pour obtenir un lingot ou « boule » de SiC monocristallin. De ce lingot monocristal sont alors tranchés des substrats (wafers) monocristallins de SiC. Après amincissement et polissage, une couche de SiC cristalline est déposée par épitaxie sur l’une des faces de ce substrat, afin d’obtenir un cristal avec le moins de défauts possible. Après épitaxie, ces wafers seront prêts pour accueillir la fabrication de composants électroniques. L’amélioration du procédé industriel PVT au cours des 30 dernières années a réduit fortement la densité des principaux défauts cristallins dans ces substrats, comme les dislocations et les micro-pipes qui impactaient fortement la fiabilité des composants en SiC. En outre, elle a permis d’augmenter la taille des substrats (wafers) jusqu’à un diamètre de 150 mm en standard, évoluant très prochainement vers 200 mm. Malgré les efforts industriels, le procédé PVT demeure complexe à maîtriser, peu productif et consommant une quantité d’énergie importante car il exige de maintenir un four à très haute température pendant une centaine d’heures. En outre, pour les composants de puissance, une résistance R ON la plus faible possible en mode passant est un critère déterminant pour améliorer l’efficacité énergétique du système en limitant l’échauffement par effet joule lors du passage du courant. Dans ces applications, le SiC monocristallin est dopé à la fois pour permettre de fabriquer les jonctions p/n du composant et pour réduire sa résistivité au contact du drain. L’ajout d’azote permet de doper le substrat pendant la croissance du cristal. En standard, les wafers dopés « n » ont une résistivité de l’ordre de 20 mOhm.cm. Il devient très difficile de réduire la résistivité en dessous de ce seuil sans dégrader la qualité du cristal, car un dopage trop important crée des contraintes favorisant des dislocations supplémentaires du cristal. Une nouvelle technologie en cours de développement permettrait de combiner l’utilisation d’un substrat (wafer) SiC à bas coût aux performances électriques améliorées et d’une couche mince de SiC monocristallin de haute qualité dans laquelle serait fabriqué le composant microélectronique. La couche de SiC monocristallin est rapportée sur le substrat par un procédé de collage moléculaire tel que décrit dans WO 01/18873 (Commissariat à l‘Energie Atomique), permettant en outre de garantir une résistance de contact minimale entre le substrat et la couche monocristalline rapportée. Le document EP 3 018 696 A1 décrit un mode de réalisation d’un tel procédé, qui aboutit à une couche de SiC monocristallin rapportée sur un substrat de SiC polycristallin (noté ici « p-SiC » ou « Wafer p-SiC »). Ces substrats de p-SiC doivent répondre à des exigences strictes de résistance électrique, conductivité thermique et planéité. On trouve aujourd’hui sur le marché des produits prototypes « Dummy wafers » vendus par des entreprises, comme par exemple la société Ferrotec. Ces wafers de diamètre 150 mm et d’épaisseur 750 µm en standard servent à équilibrer une charge complète de wafers SiC monocristallins dans certains procédés pour en améliorer l’uniformité. Selon l’état de la technique on obtient des wafers p-SiC en déposant du SiC polycristallin par CVD sur un substrat de graphite de forme cylindrique. Après avoir éliminé par usinage la couche de SiC déposée sur le pourtour du cylindre jusqu’à accéder au graphite, on peut séparer deux disques de SiC à partir des deux faces du cylindre par oxydation sous air du graphite. Cela est décrit dans les demandes de brevet JP 1994 340994 et JP 1997 296361. Néanmoins, il est vite apparu que les disques (wafers) ainsi obtenus présentaient une déformation (Bow et Warp) inacceptable pour l’application visée. Le paramètres Bow et Warp représentent la planéité d’un wafer destiné à l’industrie des semi-conducteurs et sont connus de l’homme du métier des substrats semi-conducteurs pour microélectronique (on n’utilise que les mots anglais pour ces paramètres, que nous écrivons ici avec une lettre majuscule) ; ils seront décrits en plus grand détail ci-dessous et peuvent être mesurés selon la norme SEMI MF1390. Les procédés décrits dans les deux documents japonais cités ci-dessus trouvent une solution au problème, grâce à la répétition de plusieurs étapes de dépôt de faibles épaisseurs inférieures à 100 µm. En effet, pour un dépôt suffisamment épais, l’accroissement du diamètre des grains génère une contrainte interne de compression. Les grains de forme conique se repoussent les uns, les autres, au fur et à mesure de la croissance. Ce mécanisme physique est démontré par P. Chaudhari dans la publication « Grain growth and Stress relief in thin films » , parue dans Journal of Vacuum Science and Technology 9, 520 (1972), qui est un document de base pour tout spécialiste du dépôt de couches à partir d’une phase vapeur. Le procédé décrit dans JP 1994 340994 et JP 1997 296361 permet d’obtenir des couches épaisses de p-SiC de plusieurs centaines de microns en limitant l’accroissement des contraintes internes de compression et donc permet d’en limiter les déformations une fois détachées du graphite. Le brevet japonais JP 3648 112 B2 décrit un procédé similaire qui permet d’alterner le dépôt de couches présentant des contraintes en tension et compression, afin d’annuler le moment des contraintes intégré sur toute l’épaisseur du dépôt. Ce moment mécanique est en effet à l’origine de la déformation observée quand le disque de p-SiC est retiré de son substrat en graphite. Il est cependant important de noter que les procédés tels que décrits ci-dessus ne sont pas favorables pour atteindre une faible résistivité et une bonne conductivité thermique au travers de l’épaisseur du wafer à cause des multiples interfaces séparant les couches dans son épaisseur. La recherche d’une solution monocouche au problème serait plus favorable. Le brevet US 10,934,634 B2 décrit l’obtention d’un wafer p-SiC avec une excellente planéité à partir d’une monocouche de SiC déposée par CVD sur un substrat en graphite. Un dépôt suffisamment épais, typiquement 2 mm, présente une partie supérieure où la variation du diamètre des grains est stabilisée. La contrainte de compression n’évoluant plus dans cette partie (comme démontré dans la publication citée de Chaudhari), il est alors possible d’en extraire par usinage une tranche d’une épaisseur de 350 µm qui présente un gradient de contrainte quasi nul à l’instar des tailles de grains dans l’épaisseur et donc d’intégrer sur l’épaisseur un moment mécanique quasi nul. L’effet attendu est une très faible déformation du wafer. Cependant, le coût et l’énergie dépensé par un tel procédé est probablement défavorable, puisqu’il faut éliminer par rectification et polissage environ 1,65 mm de la couche de 2 mm déposée par CVD pour obtenir le wafer à l’épaisseur souhaitée 350 µm avec la planéité souhaitée. Pour réduire les coûts de fabrication, il serait optimal de faire croître par CVD à vitesse élevée une couche de p-SiC d’épaisseur la plus proche possible de l’épaisseur finale avec une taille de grains très rapidement stabilisée après le début de la croissance de la couche, pour éviter toute surépaisseur inutile qui deviendrait nécessaire pour réduire ou éliminer le gradient de taille de grains. Lors de la conférence Transducers & Eurosensors 2007, X.A. Fu et al. ont publié un article intitulé « Nitrogen doped polycristalline 3C-SiC films deposited by LPCVD for MEMS applications » . Dans cet article, les auteurs étudient le dépôt de SiC pour des niveaux de gaz dopants (NH 3 ) variant de 2% à 12% en fraction molaire du précurseur de silicium (Dichlorosilane). Pour obtenir une résistivité en dessous de 20 mohm.cm dans ces conditions, le taux de dopant doit dépasser 5%. Un taux de dopant plus élevé entraine une hausse de la contrainte résiduelle sans pour autant accroitre le gradient de contrainte. Dans cette étude, le dépôt est réalisé à basse température 900°C et basse pression favorisant une croissance cristalline exclusivement selon l’axe (111), mais avec une vitesse de dépôt extrêmement lente de 0,6 µm/h. Un dopage important ne semble pas modifier dans ces conditions l’orientation cristalline de la couche mince déposée, mesurée par analyse de la diffraction de rayons X (DRX). Dans la publication de H.K.E. Latha et al parue en 2014 dans la revue Mater. Res. Express 1 015902, on étudie les effets d’un fort dopage du 3C-SiC obtenu par CVD en utilisant le méthyltrichlorosilane (MTCS) comme précurseur de silicium et de carbone, et le NH 3 comme agent dopant. Les conditions de dépôt sont de 1040°C à basse pression. La vitesse de croissance du dépôt atteint 5 µm/h environ, bien supérieure au cas précédent, mais toujours très insuffisante pour produire de fortes épaisseurs (plusieurs centaines de microns) de manière économiquement viable. Une influence du niveau dopage sur l’orientation cristalline et la taille de grains est observée dans ces conditions. Un fort niveau de dopage s’accompagne d’un grossissement de la taille des grains et leur axe d’orientation cristalline est modifiée selon l’analyse de diffraction de rayons X (DRX). La demande de brevet WO 2021/060515 (Tokai Carbon) propose un procédé pour obtenir un substrat p-SiC d’épaisseur comprise entre 500 µm et 6 mm, à une température de dépôt élevée proche de 1500°C. Le temps de dépôt se situe entre 5 h à 15 h, soit des vitesses de dépôt au-delà de 100 µm/h, particulièrement adaptées à une production industrielle. Le dopage du p-SiC est obtenu en ajoutant du diazote dans le mélange. Pour obtenir un substrat suffisamment plan, le brevet propose un procédé qui fait varier la concentration de précurseur de SiC au cours du dépôt, afin de réduire le gradient de taille de grain trop prononcé dans le dépôt. Ce procédé est proposé pour des concentrations massiques d’azote comprises entre 200 ppm (2.8 x 10 19 atomes/cm 3 ) et 1000 ppm (1.38 x 10 20 atomes/cm 3 ). Au-delà de 1000 ppm, il est noté qu’une concentration excessive d’azote dans le p-SiC génèrerait des défauts importants dans les cristaux et une déformation du substrat. Ainsi, une concentration importante de dopant azote dans le matériau p-SiC est potentiellement un facteur limitant pour obtenir une bonne planéité, mais elle est souhaitable pour obtenir une faible résistivité électrique. Il faut prendre en compte ces tendances contradictoires lorsque l’on cherche à fabriquer un substrat brut p-SiC par CVD avec une résistivité faible (par exemple Selon l’état de la technique industrielle, l’épaisseur nominale du wafer p-SiC fini est 350 µm pour un diamètre nominal de 150 mm. Un produit brut (ébauche brute) plus épais est fabriqué à partir d’un procédé de dépôt CVD sur un substrat de graphite. Pour des raisons économiques, une fois décollée du graphite, l’ébauche en p-SiC ne doit pas dépasser une épaisseur de 1 mm ; on vise typiquement 750 µm et préférentiellement 600 µm, afin d’obtenir un temps du dépôt CVD raisonnable et de réduire l’épaisseur devant être éliminée en rectification et polissage, à respectivement un maximum de 650 µm, typiquement 400 µm, préférentiellement 250 µm. Il convient de noter dans ce contexte que l’on souhaiterait, d’une manière générale, minimiser l’épaisseur de matière qui doit être écartée par rectification, sachant que le SiC résulte d’un procédé de fabrication à haute température, et est un des matériaux les plus durs connus, après le diamant. Le Warp d’un wafer d’épaisseur 350 µm de diamètre six pouces doit être inférieur à 50 µm après rectification et polissage pour être conforme aux standards de la microélectronique. Pour atteindre cet objectif, il faut d’abord préparer par rectification à partir de l’ébauche brute décollée du graphite une ébauche intermédiaire, qui servira ensuite comme point de départ pour préparer, par rectification fine suivie d’un polissage, le wafer de p-SiC sur lequel sera ensuite transférée une couche monocristalline de SiC. La différence entre l’épaisseur initiale de l’ébauche brute et la déformation mesurée sur ladite ébauche brute ne doit pas être inférieure à l’épaisseur de l’ébauche intermédiaire. Cela signifie que le volume de l’ébauche (cylindrique) intermédiaire rectifiée doit être inclus dans le volume de l’ébauche brute (voir ). Dans la présente invention, les inventeurs ont cherché à optimiser la fabrication d’une plaque en SiC polycristallin présentant un fort taux de dopant (par exemple de type n, tel que l’azote ou le phosphore) typiquement supérieur à 5 x 10 19 atomes/cm 3 , préférentiellement supérieur à 10 20 atomes/cm 3 , pour atteindre typiquement une résistivité du matériau inférieure à 15 mOhm.cm et préférentiellement inférieure à 10 mOhm.cm. La conductivité thermique du matériau devrait être typiquement supérieure à 200 W/mK, mais on préfère une valeur supérieure à 250 W/m/K, malgré un fort taux de dopant N qui peut affecter la conductivité thermique en générant des défauts cristallins supplémentaires nuisibles à la propagation des phonons. On cherche également une plaque en SiC polycristallin qui présente en surface une excellente homogénéité de sa taille de grains, et de préférence un grain fin. Objets de l’invention Il résulte des travaux menés par les inventeurs de la présente demande qu’une plaque massive de SiC polycristallin (noté ici « p-SiC ») peut être obtenu par un dépôt chimique en phase vapeur (CVD) opérant dans une plage de température allant d’environ 1300 K à environ 1800 K sur un substrat comprenant une surface en graphite. Dans ce procédé on introduit dans une enceinte chauffée un mélange de gaz de manière à créer une phase gazeuse comprenant au moins un précurseur gazeux de silicium et/ou de carbone, au moins un gaz dopant comprenant au moins un atome dopant, tel que l’azote et/ou le phosphore, et un gaz porteur, ledit mélange de gaz se décomposant sur la surface dudit substrat en graphite pour former une couche de SiC polycristallin sur ladite surface en graphite dudit substrat, et ledit procédé étant caractérisé en ce que la température dans le réacteur est comprise entre 1450 K et 1650 K et la pression partielle totale desdits précurseurs gazeux est inférieure à 350 mbar, et de préférence inférieure à 300 mbar. Ce dépôt se fait sur la surface en graphite d’un substrat comprenant une surface en graphite ; ledit substrat peut être une plaque en graphite. Ce substrat, et plus particulièrement cette plaque en graphite, est avantageusement circulaire, de manière à permettre l’obtention directe d’un disque circulaire en SiC. Selon un mode de réalisation avantageux de ce procédé de dépôt, ladite phase gazeuse comprend du trichlorométhylsilane au titre de précurseur de silicium et de carbone. Ledit gaz dopant est avantageusement sélectionné dans le groupe formé par : NH 3 , N 2 H 4 , N 2 , H 2 NCH 3 . Ce procédé permet de déposer une couche de carbure de silicium polycristallin (p-SiC) qui peut ensuite être séparée de la surface en graphite sur laquelle est a été formée ; on obtient ainsi une plaque en p-SiC dont l’épaisseur peut être réduite par rectification, puis polissage des deux faces. Ainsi on peut produire une plaque en SiC polycristallin. Cette plaque peut être une ébauche brute, qui peut ensuite subir des étapes de rectification pour devenir une ébauche intermédiaire pour la fabrication d’un substrat (wafer) en SiC polycristallin apte à recevoir un transfert d’une couche de SiC monocristallin pour former un wafer utilisable pour la fabrication d’un substrat pour le dépôt de circuits intégrés. Ladite plaque, ladite ébauche brute et ladite ébauche intermédiaire représentent des objets de la présente invention, comme cela sera expliqué par la suite. Elles présentent avantageusement une microstructure et une texture cristallographique particulières, comme cela sera expliqué ci-dessous. Un premier objet de la présente invention est une plaque en SiC polycristallin présentant une orientation cristalline préférentielle, ladite plaque étant caractérisée en ce que sur chacune de ses faces : (i) son coefficient de texture C 422 est inférieur à 40 %, et (ii) son coefficient de texture C 220 + C 200 + C 400 est supérieur à 50 %, et de préférence supérieur à 80 %. Selon un premier aspect de ce premier objet de l’invention, sa résistivité électrique est inférieure à 10 mOhm.cm, de préférence inférieure à 5 mOhm.cm, et encore plus préférentiellement inférieure à 3 mOhm.cm. Selon un deuxième aspect de ce premier objet de l’invention, qui peut être combiné avec le premier aspect, ladite plaque est dopée à l’azote avec un taux d’azote, mesuré par spectroscopie de masse des ions secondaires (SIMS, Secondary Ion Mass Spectroscopy), supérieur à 5 x 10 19 atomes/cm 3 , de préférence supérieur à 1 x 10 20 atomes/cm 3 , et encore plus préférentiellement supérieur à 1,5 x 10 20 atomes/cm 3 . Selon un troisième aspect de ce premier objet de l’invention, qui peut être combiné avec le premier et/ou le deuxième aspect, ladite plaque est dopée au phosphore avec un taux de phosphore, mesuré par spectroscopie de masse des ions secondaires, supérieur à 5 x 10 19 atomes/cm 3 , de préférence supérieur à 1 x 10 20 atomes/cm 3 , et encore plus préférentiellement supérieur à 1,5 x 10 20 atomes/cm 3 . Selon un quatrième aspect de ce premier objet de l’invention, qui peut être combiné avec le premier et/ou le deuxième et/ou le troisième aspect, sur chacune des deux faces de ladite plaque son coefficient de texture C 422 est inférieur à 20 %, de préférence inférieure à 15 %, et encore plus préférentiellement inférieur à 10 %. Selon un cinquième aspect de ce premier objet de l’invention, qui peut être combiné avec le premier et/ou le deuxième et/ou le troisième et/ou le quatrième aspect, ladite plaque est dopée à l’azote avec un taux d’azote ou de phosphore, mesuré par spectroscopie de masse des ions secondaires, supérieur à 5 x 10 19 atomes/cm 3 , ladite plaque présentant une résistivité électrique inférieure à 5 mOhm.cm et une orientation cristalline préférentielle, et ladite plaque étant caractérisée en ce que sur chacune de ses deux faces : (i) son coefficient de texture C 422 est inférieur à 20 %, et (ii) son coefficient de texture C 220 + C 200 + C 400 est supérieur à 60 %, et de préférence supérieur à 80 %. Selon un sixième aspect de ce premier objet de l’invention, qui peut être combiné avec le premier et/ou le deuxième et/ou le troisième et/ou le quatrième et/ou avec le cinquième aspect, ladite plaque est une ébauche brute issue d’un procédé de dépôt par phase vapeur, qui a subie au moins une étape de traitement thermique à une température comprise entre 1 800 °C et 2 300 °C, préférentiellement entre 1 850 °C et 2 200 °C, plus préférentiellement entre 1 900 °C et 2 150 °C, en et encore plus préférentiellement entre 1 950 °C et 2 150 °C, sachant que, avant ou après ledit traitement thermique, ladite ébauche brute a été débarrassée, au moins sur sa face qui était en contact avec un substrat de croissance, d’une épaisseur de matière d’au moins 100 µm, et sachant que de préférence, pendant ce traitement thermique ladite plaque est maintenue à plat sur une surface plane. Selon un septième aspect de ce premier objet de l’invention, qui peut être combiné avec le premier et/ou le deuxième et/ou le troisième et/ou le quatrième et/ou avec le cinquième et/ou avec le sixième aspect, ladite plaque est une ébauche intermédiaire pour la fabrication d’un wafer obtenue par rectification d’une ébauche brute selon le sixième aspect de ce premier objet. Selon un huitième aspect de ce premier objet de l’invention, qui peut être combiné avec le premier et/ou le deuxième et/ou le troisième et/ou le quatrième et/ou avec le cinquième et/ou avec le sixième et/ou avec le septième aspect, l’épaisseur de ladite plaque est inférieure à 550 µm, de préférence inférieure à 500 µm, plus préférentiellement inférieure à 450 µm, et encore plus préférentiellement comprise entre 355 µm et 420 µm. Selon un neuvième aspect de ce premier objet de l’invention, qui peut être combiné avec le premier et/ou le deuxième et/ou le troisième et/ou le quatrième et/ou avec le cinquième et/ou avec le sixième et/ou avec le septième et/ou avec le huitième aspect, ladite plaque présente un diamètre compris entre 140 mm et 165 mm, une épaisseur comprise entre 350 µm et 450 µm et une déformation caractérisée par un Warp inférieur à 100 µm, de préférence inférieur à 50 µm et encore plus préférentiellement inférieur à 30 µm. Selon un dixième aspect de ce premier objet de l’invention, qui peut être combiné avec le premier et/ou le deuxième et/ou le troisième et/ou le quatrième et/ou avec le cinquième et/ou avec le sixième et/ou avec le septième et/ou avec le huitième et/ou avec le neuvième aspect, ladite plaque présente une épaisseur comprise entre 350 µm et 400 µm. Selon un onzième aspect de ce premier objet de l’invention, qui peut être combiné avec le premier et/ou le deuxième et/ou le troisième et/ou le quatrième et/ou avec le cinquième et/ou avec le sixième et/ou avec le septième et/ou avec le huitième et/ou avec le neuvième et/ou avec le dixième aspect, ladite plaque présente un diamètre compris entre 185 mm et 210 mm, et une épaisseur comprise entre 500 µm et 650 µm, de préférence comprise entre 500 µm et 600 µm. Selon un douzième aspect de ce premier objet de l’invention, qui peut être combiné avec le premier et/ou le deuxième et/ou le troisième et/ou le quatrième et/ou avec le cinquième et/ou avec le sixième et/ou avec le septième et/ou avec le huitième et/ou avec le neuvième et/ou avec le dixième et/ou avec le onzième aspect, ladite plaque présente une déformation caractérisée par un Warp inférieur à 70 µm, de préférence inférieur à 50 µm et encore plus préférentiellement inférieur à 40 µm. Selon un treizième aspect de ce premier objet de l’invention, qui peut être combiné avec le premier et/ou le deuxième et/ou le troisième et/ou le quatrième et/ou avec le cinquième et/ou avec le sixième et/ou avec le septième et/ou avec le huitième et/ou avec le neuvième et/ou avec le dixième et/ou avec le onzième et/ou avec le douzième aspect, sur chacune des deux faces de ladite plaque, la contribution C 200 + C 400 est supérieure à 1%, de manière plus préférée supérieure à 2 %, et encore plus préférentiellement supérieure à 5%. Selon un un quatorzième aspect de ce premier objet de l’invention, qui peut être combiné avec le premier et/ou le deuxième et/ou le troisième et/ou le quatrième et/ou avec le cinquième et/ou avec le sixième et/ou avec le septième et/ou avec le huitième et/ou avec le neuvième et/ou avec le dixième et/ou avec le onzième et/ou avec le douzième et/ou avec le treizième aspect, ladite plaque présente une conductibilité thermique supérieure à 250 W/(m.K), de préférence supérieure à 260 W/(m.K), et plus préférentiellement supérieure à 270 W/(m.K). Selon un quinzième aspect de ce premier objet de l’invention, qui peut être combiné avec le premier et/ou le deuxième et/ou le troisième et/ou le quatrième et/ou avec le cinquième et/ou avec le sixième et/ou avec le septième et/ou avec le huitième et/ou avec le neuvième et/ou avec le dixième et/ou avec le onzième et/ou avec le douzième et/ou avec le treizième et/ou avec le quatorzième aspect, ladite plaque a été obtenue par un procédé de CVD. Selon un seizième aspect de ce premier objet de l’invention, qui peut être combiné avec le premier et/ou le deuxième et/ou le troisième et/ou le quatrième et/ou avec le cinquième et/ou avec le sixième et/ou avec le septième et/ou avec le huitième et/ou avec le neuvième et/ou avec le dixième et/ou avec le onzième et/ou avec le douzième et/ou avec le treizième et/ou avec le quatorzième et/ou avec le quinzième aspect, ladite plaque est caractérisée par : Une résistivité électrique inférieure à 5 mOhm.cm, et préférentiellement inférieure à 3 mOhm.cm, un taux de dopage, mesuré par SIMPS, qui est supérieur à 1 x 10 20 atomes/cm 3 , et encore de préférence supérieur à 1,5 x 10 20 atomes/cm 3 , sur chacune de ses deux faces, un coefficient de texture C 220 + C 200 + C 400 supérieur à 60 %, et de préférence supérieur à 80 %, sur chacune de ses deux faces, un coefficient de texture C 422 inférieur à 15 %, et de préférence inférieure à 10 %, sur chacune de ses deux faces, une contribution C 200 + C 400 supérieure à 2 %, et de préférence supérieure à 5%, une conductibilité thermique supérieure à 260 W/(m.K), de préférence supérieure à 270 W/(m.K). Selon un dix-septième aspect de ce premier objet de l’invention, qui peut être combiné avec le premier et/ou le deuxième et/ou le troisième et/ou le quatrième et/ou avec le cinquième et/ou avec le sixième et/ou avec le septième et/ou avec le huitième et/ou avec le neuvième et/ou avec le dixième et/ou avec le onzième et/ou avec le douzième et/ou avec le treizième et/ou avec le quatorzième et/ou avec le quinzième et/ou avec le seizième aspect, ladite plaque est caractérisée par : Une résistivité électrique inférieure à 5 mOhm.cm, et préférentiellement inférieure à 3 mOhm.cm, un taux de dopage, mesuré par SIMS, supérieur à 1 x 10 20 atomes/cm 3 , et encore de préférence supérieur à 1,5 x 10 20 atomes/cm 3 , sur chacune de ses deux faces, un coefficient de texture C 220 + C 200 + C 400 supérieur à 80 %, sur chacune de ses deux faces, un coefficient de texture C 422 inférieur à 15 %, et de préférence inférieure à 10 %, sur chacune de ses deux faces, une contribution C 200 + C 400 supérieure à 5 %, une conductibilité thermique supérieure à 260 W/(m.K), de préférence supérieure à 270 W/(m.K). Un deuxième objet de l’invention est un procédé de fabrication d’une plaque en SiC polycristallin comprenant une étape de dépôt chimique en phase vapeur d’une couche de SiC polycristallin sur la surface en graphite d’un substrat comprenant une surface en graphite, dans lequel on introduit dans une enceinte chauffée un mélange de gaz de manière à créer une phase gazeuse comprenant : - au moins un précurseur gazeux de silicium et/ou de carbone, - au moins un gaz dopant comprenant au moins un atome d’azote et/ou de phosphore, - un gaz porteur, ledit mélange de gaz se décomposant sur la surface dudit substrat en graphite pour former une couche de SiC polycristallin sur ladite surface en graphite dudit substrat, et ledit procédé étant caractérisé en ce que la température dans ladite enceinte chauffée est comprise entre 1450 K et 1650 K et la pression partielle totale desdits précurseurs gazeux est inférieure à 350 mbar, et de préférence inférieure à 300 mbar, l’étape de dépôt chimique en phase vapeur est suivie d’au moins étape de traitement thermique de ladite couche de SiC polycristallin, à une température comprise entre 1 800 °C et 2 300 °C, préférentiellement entre 1 850 °C et 2 200 °C, plus préférentiellement entre 1 900 °C et 2 150 °C, en et encore plus préférentiellement entre 1 950 °C et 2 150 °C. Selon un premier aspect de ce deuxième objet de l’invention, ledit procédé est caractérisé en ce que la température dans ladite enceinte chauffée est comprise entre 1450 K et 1650 K et la pression partielle totale desdits précurseurs gazeux est inférieure à 300 mbar, l’étape de dépôt chimique en phase vapeur est suivie d’au moins étape de traitement thermique de ladite couche de SiC polycristallin, à une température comprise entre 1 900 °C et 2 150 °C. Selon un deuxième aspect de ce deuxième objet de l’invention, qui peut être combiné avec le premier aspect, ledit traitement thermique est effectué à une température comprise entre 1 950 °C et 2 150 °C. Selon un troisième aspect de ce deuxième objet de l’invention, qui peut être combiné avec le premier et/ou le deuxième aspect, ledit gaz dopant est sélectionné dans le groupe formé par : NH 3 , N 2 H 4 , N 2 , H 2 NCH 3 . Selon un quatrième aspect de ce deuxième objet de l’invention, qui peut être combiné avec le premier et/ou le deuxième et/ou avec le troisième aspect, ledit gaz dopant est présent dans ladite enceinte chauffé en une concentration sélectionnée de manière à conduire dans ladite plaque en SiC polycristallin à un taux d’azote ou de phosphore, mesuré par spectroscopie de masse des ions secondaires, supérieur à 5 x 10 19 atomes/cm 3 , de préférence supérieur à 1 x 10 20 atomes/cm 3 , et encore plus préférentiellement supérieur à 1,5 x 10 20 atomes/cm 3 . Selon un cinquième aspect de ce deuxième objet de l’invention, qui peut être combiné avec le premier et/ou le deuxième et/ou le troisième et/ou le quatrième aspect, pendant ce traitement thermique, l’ébauche brute est maintenue à plat sur une surface plane. Selon un sixième aspect de ce deuxième objet de l’invention, qui peut combiner avec le premier et/ou le deuxième et/ou le troisième et/ou le quatrième et/ou le cinquième aspect, ladite ébauche brute a été débarrassée, avant ou après ledit traitement thermique, au moins sur sa face qui était en contact avec un substrat de croissance, d’une épaisseur de matière d’au moins 100 µm. Figures Les figures 1 à 8 illustrent différents aspects de l’invention. montre de manière schématique la mesure du paramètre appelé « Warp » qui exprime un aspect particulier du défaut de planéité d’un wafer semi-conducteur. montre de manière schématique et simplifiée une coupe transversale verticale à travers un réacteur selon l’invention qui permet de fabriquer une ébauche pour un substrat en SiC polycristallin selon l’invention. se réfère à l’exemple 1 et montre une image obtenue par microscopie électronique à balayage des électrons rétrodiffusés d’une section transversale d’une plaque de p-SiC obtenue par un procédé de CVD hors invention, avant un traitement thermique à 2000 °C. La barre blanche en bas à droite indique une longueur de 100 µm. se réfère à l’exemple 1 et montre une image obtenue par microscopie électronique à balayage des électrons rétrodiffusés d’une section transversale d’une plaque de p-SiC obtenue par un procédé de CVD hors invention, après un traitement thermique à 2 000 °C. La barre blanche en bas à droite indique une longueur de 100 µm. L’échantillon provient d’une plaque de p-SiC obtenue en même temps (même réacteur, mêmes conditions expérimentales, même essai) que celle dont est issu l’échantillon de la . se réfère à l’exemple 2 et montre une image obtenue par microscopie électronique à balayage des électrons rétrodiffusés d’une section transversale d’une plaque de p-SiC obtenue par un procédé de CVD hors invention, avant un traitement thermique à 2 000 °C. La barre blanche en bas à droite indique une longueur de 100 µm. se réfère à l’exemple 2 et montre une image obtenue par microscopie électronique à balayage des électrons rétrodiffusés d’une section transversale d’une plaque de p-SiC obtenue par un procédé de CVD hors invention, après un traitement thermique à 2 000 °C. La barre blanche en bas à droite indique une longueur de 100 µm. L’échantillon provient d’une plaque de p-SiC obtenue en même temps (même réacteur, mêmes conditions expérimentales, même essai) que celle dont est issu l’échantillon de la . se réfère à l’exemple 3 et montre une image obtenue par microscopie électronique à balayage des électrons rétrodiffusés d’une section transversale d’une plaque de p-SiC obtenue par un procédé de CVD selon l’invention, avant un traitement thermique à 2 000 °C. La barre blanche en bas à droite indique une longueur de 100 µm. se réfère à l’exemple 3 et montre une image obtenue par microscopie électronique à balayage des électrons rétrodiffusés d’une section transversale d’une plaque de p-SiC obtenue par un procédé de CVD hors invention, après un traitement thermique à 2 000 °C. La barre blanche en bas à droite indique une longueur de 100 µm. L’échantillon provient d’une plaque de p-SiC obtenue en même temps (même réacteur, mêmes conditions expérimentales, même essai) que celle dont est issu l’échantillon de la . Description détaillée Le terme « plaque » doit être compris ici dans son sens le plus large, qui comprend notamment les objets désignés ci-dessous comme « ébauche brute », « ébauche brute traitée thermiquement », « ébauche intermédiaire » et « tranche » (ou « wafer »). Ces objets ont une forme généralement plate. L’homme du métier des substrats semi-conducteurs pour microélectronique connaît les différentes manières pour caractériser la planéité globale des wafers : ces différents paramètres sont connus sous les termes ou sigles Bow (la distance entre la surface et le plan correspondant au meilleur ajustement au centre du wafer non fixé, voir la norme ASTM F534 « Standard Test Method for Bow of Silicon Wafers » point 3.1.2), Warp (la somme des déviations maximales positives et négatives par rapport au plan correspondant au meilleur ajustement pour un wafer non fixé, voir la norme ASTM F1390 « Standard test Method for Measuring Warp on Silicon Wafers by Automated Non-Contact Scanning » ), TTV (Total Thickness Variation, i.e. la différence entre les valeurs maximales et minimales d’épaisseur pour un wafer fixé, voir la norme ASTM F657 « Standard Test Method for Measuring Warp and Total Thickness Variation on Silicon Slices and Wafers by a Non-contact Scanning Method » ), TIR (Total Indicated Reading, i.e. la somme des déviations maximales positives et négatives par rapport au plan correspondant au meilleur ajustement pour un wafer fixé), SRAD (Spherical Reference Measurement, exprimant un rayon de courbure pour la sphère correspondant au meilleur ajustement) ; d’autres sigles expriment des paramètres pour caractériser la planéité locale des wafers, en particulier : LFPD (Local Focal Plane Deviation, i.e. la distance maximale entre la surface du wafer et le plan correspondant au meilleur ajustement (au-dessus ou au-dessous de la surface du wafer non fixé), pour une zone donnée) et LTV (Local Thickness Variation, i.e. la différence entre les valeurs maximales et minimales d’épaisseur du wafer non fixé, pour une zone donnée). Dans le cadre de la présente invention la planéité des wafers est caractérisée par le paramètre appelé couramment « Warp ». Ce paramètre se réfère à la différence algébrique des déviations du wafer par rapport à un plan de référence. La illustre schématiquement la détermination de ce paramètre à partir d’un profil de surface par la différence algébrique des ordonnées B et C du disque posé sur un plan de base. On pourrait aussi déterminer à partir du profil de la surface un plan médian (typiquement en faisant intervenir un algorithme mettant en œuvre une méthode des moindres carrés) et calculer le Warp à partir des déviations par rapport au plan médian ce qui donne le même résultat tant que le plan médian est parallèle au plan de base. Si le plan médian n’est pas parallèle au plan de base alors la méthode de mesure par rapport au plan de base majore celle par rapport au plan médian. Nous décrivons maintenant un procédé nouveau pour déposer une ébauche brute de p-SiC qui contribue à la solution du problème posé. Ce procédé de dépôt représente la première étape d’un procédé de fabrication d’une plaque en SiC polycristallin selon l’invention. Il utilise la technique de dépôt chimique en phase vapeur (CVD, Chemical Vapor Deposition), qui est mise en œuvre dans une enceinte chauffée. Le procédé fait intervenir un mélange gazeux comprenant au moins un gaz précurseur de silicium (tel qu’un silane ou un chlorosilane) et/ou au moins un gaz précurseur de carbone (tel qu’un alcane ou un alcène), et/ou au moins un gaz précurseur de silicium et de carbone (tel que le méthyltrichlorosilane, abrégé MTCS), et au moins un gaz dopant comprenant de l’azote (par exemple le NH 3 , le N 2 H 4 , le N 2 ) et/ou de phosphore. Ledit gaz dopant peut aussi être un précurseur de carbone et/ou de silicium (par exemple une amine telle que le H 2 NCH 3 ). Ces gaz peuvent être dilués dans un gaz porteur, qui peut être un gaz réducteur tel que l’hydrogène et/ou un gaz inerte tel que l’argon. A titre d’exemple, une composition gazeuse pour mettre en œuvre le procédé selon l’invention peut comprendre un précurseur de carbone, un précurseur de silicium, un gaz dopant, le gaz porteur. Un autre exemple est une composition gazeuse qui comprend un précurseur de silicium et de carbone, un précurseur de silicium, un précurseur de carbone, un gaz dopant, le gaz porteur. Dans un mode de réalisation particulier de ce procédé de dépôt, ladite phase gazeuse comprend du trichlorométhylsilane, et de préférence ne comprend pas d’autres précurseurs de silicium et/ou de carbone. Ledit gaz dopant est avantageusement sélectionné dans le groupe formé par : NH 3 , N 2 H 4 , N 2 , H 2 NCH 3 . Ce mélange gazeux est admis dans un réacteur se trouvant à haute température où les gaz précurseurs sont décomposés et réagissent à la surface pour former le polytype 3C-SiC. Ce matériau est particulièrement adapté pour être combiné avec une couche de SiC monocristallin, de par ses propriétés de résistance mécanique et thermique, sa compatibilité en dilatation thermique et sa pureté. Il peut par ailleurs être dopé avec de l’azote jusqu’à des niveaux très élevés, typiquement 10 20 atomes/cm 3 et présenter une résistivité très inférieure à 20 Ohm.cm, sans dégradation de la qualité du substrat qui serait préjudiciable à la fabrication de composants de puissance. Enfin, c’est un matériau capable de résister ultérieurement aux procédés à haute température que devra subir le wafer pendant la fabrication du composant électronique. La température du réacteur lors du dépôt par CVD du SiC doit se situer entre environ 1 300 K et environ 1 800 K, et de préférence entre environ 1 350 K et environ 1 700 K, plus préférentiellement entre environ 1 400 K et environ 1 650 K, et encore plus préférentiellement entre environ 1 450 K et environ 1 650 K. La pression totale dans le réacteur ne dépasse avantageusement pas 350 mbar, et de préférence ne dépasse pas 300 mbar. Dans un mode réalisation avantageux du procédé de fabrication de la plaque en p-SiC selon l’invention, on effectue le dépôt par la voie CVD sur une surface en graphite d’un substrat comprenant une surface en graphite. De manière très avantageuse, ledit substrat est un substrat en graphite isostatique à grain fin et purifié, ceci pour éviter toutes contaminations et dégazage d’impuretés lors du dépôt. A titre d’exemple, pour obtenir un wafer de diamètre 150 mm, le dépôt est réalisé sur un cylindre de graphite en forme de disque, de diamètre approchant un nominal de 150 mm et d’épaisseur supérieur à 2 mm pour assurer une planéité suffisante du substrat. Le réacteur peut comprendre une pluralité de ces disques, dont le diamètre peut être identique ou différent. Les deux faces des disques ont de préférence une planéité On décrit maintenant le déroulement d’un mode de réalisation typique de ce procédé de dépôt d’une ébauche brute pouvant être utilisée pour réaliser une plaque en p-SiC selon l’invention, et on décrit d’abord en relation avec la , à titre d’exemple, un réacteur dans lequel ce procédé de dépôt peut être exécuté. Ce procédé de dépôt se déroule dans un réacteur 1 de type particulier. Il comprend une enceinte réactionnelle 2, qui renferme un espace réactionnel 3, un espace de chauffe 4 et un espace d’évacuation 5 des gaz réactionnels. Ladite enceinte 2 est conçue pour pouvoir atteindre des basses pressions jusqu’à un minimum de quelques dizaines de milli-bar par pompage des gaz jusqu’à un dispositif de traitement des effluents (non montré sur la figure). Les gaz précurseurs sont admis dans l’espace réactionnel 3 du réacteur 1 à travers une pluralité d’injecteurs 11 alimentés par une ligne de gaz 8 dite entrée gaz précurseurs. Les gaz réactionnels quittent l’espace réactionnel 3 vers l’espace d’évacuation 5, d’où ils sont aspirés à travers un embout de sortie 10 dans la ligne de gaz 9 dite sortie des gaz réactionnels. L’espace de chauffe 4 comporte une pluralité d’éléments de chauffage 6, typiquement des solénoïdes. Des cylindres ou disques en graphite 12, appelée ici aussi substrats, sont chargés dans l’enceinte 2 ; pour simplifier la ne montre pas les supports qui maintiennent lesdits substrats 12 dans le réacteur 1. L’enceinte 2 de dépôt est chauffée par induction d’un champ magnétique dans un suscepteur en graphite 7 à l’intérieur duquel vont circuler les gaz précurseurs (par exemple des silanes, alcanes et/ou methyl-chlorosilanes), les gaz porteurs (par exemple l’hydrogène et/ou l’argon), le gaz dopant (par exemple le NH 3 , des amines et/ou le N 2 ). Les substrats de graphite 12 sont en équilibre thermique à l’intérieur de l’espace réactionnel 3 chauffé par le suscepteur 7 à une température généralement comprise entre 1300 K et 1700 K (mesurée par un thermocouple), et plus préférentiellement entre 1350 K et 1650 K. Le mélange gazeux est introduit par des buses ou injecteurs 11 permettant une répartition homogène du flux de gaz dans l’enceinte 2. Dans cette plage de température, les vitesses de dépôt peuvent évoluer dans des plages assez larges, du µm/h à plus de 100 µm/h. La pression partielle totale desdits précurseurs gazeux est avantageusement inférieure à 350 mbar, et de préférence inférieure à 300 mbar. Pour atteindre une épaisseur de dépôt de p-SiC minimale d’environ 600 µm, le temps d’injection des gaz peut évoluer de quelques heures à plusieurs dizaines, voire centaines d’heures en fonction des conditions choisies. Les paramètres de contrôle indiqués ci-dessus peuvent être ajustés pour obtenir le produit selon l’invention, comme cela sera expliqué en plus grand détail en relation avec les exemples. Ainsi il est possible d’obtenir des plaques de p-SiC de grande qualité à des conditions économiquement satisfaisantes, permettant de les utiliser dans des applications en électronique substituant du SiC monocristallin produit par le procédé traditionnel PVT. Quand l’épaisseur visée pour le dépôt sur la surface du substrat en graphite 12 est atteinte, l’injection des gaz précurseurs dans le four est arrêtée et l’enceinte est refroidie jusqu’à la température ambiante pour être déchargée. Les disques en graphite 12 revêtus par une épaisse couche de dépôt de SiC sont ensuite usinés, puis oxydés à l’air, typiquement à 900°C, pour éliminer tout résidu de graphite. Un disque de SiC brut est récupéré pour chaque face. La déformation du disque, ébauche brute, est mesurée grâce à un capteur confocal en lumière blanche qui scanne la surface du disque en SiC qui était en contact avec le graphite. Pour réaliser cette mesure, le face du disque côté dépôt CVD est posée sur un support. On mesure la différence entre l’élévation maximale et minimale de la surface scannée par le capteur par rapport au plan support de l’outil de mesure. La surface côté graphite était une référence plane avant d’être détachée du graphite. Après détachement du graphite, cette surface devient gauche du fait de la relaxation des contraintes de la couche déposée. Cette surface gauche peut être interpolée par un plan médian, par la méthode des moindres carrés. Si ce plan médian est parallèle au plan support, la mesure de déformation est égale au Warp. Cette méthode de mesure de la déformation majore la mesure du Warp dans le cas général. L’ébauche brute issue du procédé de dépôt qui vient d’être décrit présente (éventuellement après avoir été débarrassée, au moins sur sa face qui était en contact avec le substrat de croissance, d’une épaisseur de matière d’environ 100 µm ou plus), des caractéristiques cristallographiques particulières, à savoir une orientation cristalline préférentielle qui est caractérisée sur chacune de ses deux faces par : (i) son coefficient de texture C 422 est inférieur à 40 %, et (ii.) son coefficient de texture C 220 est supérieur à 50 %, et de préférence supérieur à 80 %. Comme on vient de le voir, le procédé de fabrication d’une plaque en p-SIC selon l’invention comprend une première étape dans laquelle on dépose à partir d’une phase vapeur du carbure de silicium sur la surface en graphite d’un substrat présentant une surface en graphite, pour obtenir une ébauche brute de carbure de silicium polycristallin (abrégé ici « p-SiC »), présentant une première épaisseur. Selon une caractéristique essentielle de l’invention, cette ébauche brute est soumise à un traitement thermique spécifique. On décrit ici le procédé de traitement thermique selon l’invention. Dans une deuxième étape, on soumet ladite ébauche brute à un traitement thermique compris entre 1 800 °C et 2 300 °C, pour obtenir une ébauche brute traitée thermiquement ; il s’agit toujours de carbure de silicium polycristallin. Lors de ce traitement thermique, l’ébauche brute est avantageusement maintenue à plat sur une surface plane. Dans une troisième étape, on soumet ladite ébauche brute traitée thermiquement à un traitement de rectification des deux faces, pour obtenir une ébauche intermédiaire en carbure de silicium polycristallin d’une deuxième épaisseur. Ce traitement de rectification se déroule en plusieurs sous-étapes ; il est connu en tant que tel. La deuxième étape et la troisième étape peuvent être interverties, et on peut également effectuer le traitement thermique sur une ébauche partiellement rectifiée, de sorte que la troisième étape est effectuée en partie avant la deuxième étape et en partie après la deuxième étape. Cette ébauche intermédiaire peut être transformée par diverses étapes de polissage (qui seront éventuellement précédées encore d’une ou plusieurs étapes de rectification fine) en une tranche de SiC polycristallin prête à recevoir un dépôt d’une fine couche en carbure de silicium monocristallin (appelé ici « m-SiC »), notamment par des techniques de transfert de couches. Ces étapes de polissage et ce dépôt d’une fine couche de m-SiC sont connus en tant que tels et ne font pas partie de la présente invention. Selon une caractéristique technique essentielle de l’invention, l’ébauche, qui peut être une ébauche brute ou une ébauche intermédiaire, est soumise à un traitement thermique spécifique, qui a été répéré ci-dessus comme la « deuxième étape » du procédé selon l’invention, et qui sera maintenant décrit en plus grand détail. Ce traitement thermique spécifique conduit à une modification spécifique de la taille des grains et de leur orientation cristallographique, qui n’est observée que dans le cas où l’ébauche brute ou intermédiaire en p-SiC présente certaines caractéristiques cristallographiques spécifiques. Plus particulièrement, ce traitement thermique est effectué à une température comprise entre 1 800 °C et 2 300 °C, préférentiellement comprise entre 1 850 °C et 2 200 °C, plus préférentiellement comprise entre 1 900 °C et 2150 °C, en et encore plus préférentiellement comprise entre 1 950 °C et 2 150 °C. Sa durée est avantageusement d’au moins 10 minutes, et se situe avantageusement entre environ 1 heure et environ 12 heures, et de préférence entre environ 2 heures et environ 9 heures. Une durée trop longue peut conduire à une recristallisation non souhaitée, avec une durée trop courte le traitement thermique peut être inefficace. Moyennant ce traitement thermique spécifique, on peut obtenir une ébauche brute ou une ébauche intermédiaire en p-SiC traitée thermiquement qui présente des caractéristiques cristallographiques favorables. Plus précisément, l’ébauche brute ou intermédiaire en p-SiC traitée thermiquement présente une orientation cristalline préférentielle qui est caractérisée en ce que sur chacune de ses faces : (i) son coefficient de texture C 422 est inférieur à 40 %, et (ii) son coefficient de texture C 220 + C 200 + C 400 est supérieur à 50 %, et de préférence supérieur à 80 %. De manière préférée, la contribution C 200 + C 400 est supérieure à 1%, de manière plus préférée supérieure à 2 %, et encore plus préférentiellement supérieure à 5%. C’est cette contribution C 200 + C 400 à l’orientation cristallographique caractérisée par une texture très dominante C 220 qui est générée par le traitement thermique auquel est soumise l’ébauche brute dans ladite deuxième étape. Avantageusement, après ce traitement thermique appelé ici « deuxième étape », ladite ébauche brute ou intermédiaire présente sur chacune de ses deux faces un coefficient de texture C 422 qui est inférieur à 20 %, de préférence inférieure à 15 %, et encore plus préférentiellement inférieur à 10 %. Il peut s’agir par exemple d‘une ébauche brute qui a été débarrassée, avant ou après ledit traitement thermique, au moins sur sa face qui était en contact avec un substrat de croissance, d’une épaisseur de matière d’au moins 100 µm. La demanderesse a constaté que le traitement thermique indiqué ci-dessus ne conduit à une ébauche brute présentant ces caractéristiques cristallographiques favorables sur ses deux faces que dans le cas où l’ébauche brute ou intermédiaire avant traitement thermique présentait certaines caractéristiques cristallographiques spécifiques, à savoir, sur au moins une de ses faces, (i) un coefficient de texture C 422 qui est inférieur à 30 %, et (ii) un coefficient de texture C 220 qui est supérieur à 60 %, et de préférence supérieur à 80 %. Le traitement thermique d’une telle ébauche conduit d’abord à un réarrangement de défauts cristallographiques aux joints de grains (qui conduit à la relaxation de contraintes résiduelles aux joints de grains), puis à une recristallisation par nucléation aux joints de grains, suivi d’un grossissement de ces grains. Ainsi, la taille de grains initiale peut influer sur la microstructure obtenue à l’issue du traitement thermique. Les inventeurs ont trouvé que cela n’est cependant pas suffisant pour expliquer la différence de comportement entre des échantillons dont les propriétés physiques et la planéité s’améliorent au cours du traitement thermique et ceux qui ne montrent pas d’amélioration significative. C’est aussi la nature des défauts cristallographiques qui est déterminante : pour faciliter une recristallisation qui relaxe de manière efficace les contraintes, les grains de petite taille doivent être bordés de joints de grains à forte désorientation (connus sous le sigle HAGB – High Angle Grain Boundaries). Ces joints de grains à forte désorientation contiennent une énergie stockée particulièrement importante, et sont de ce fait plus mobiles que les joints de grains à faible désorientation. Leur énergie interne est la force motrice pour le réarrangement des défauts à aux joints de grains. Dans le procédé selon l’invention, c’est la texture particulière de l’ébauche soumise au traitement thermique qui assure la présence de tels joints de grains à forte désorientation. De manière empirique, les grains peuvent présenter un diamètre moyen (mesuré dans un plan perpendiculaire à l’axe z, par exemple par EBSD) supérieur ou égal à 5 µm, notamment supérieur ou égal 10 µm, voire 20 µm ou 50 µm dans certains substrats supports 20 après le traitement thermique précité. En particulier, les grains d’orientation (200) et (400) présentent un diamètre moyen supérieur ou égal à 5 µm, notamment supérieur ou égal 10 µm, voire 20 µm ou 50 µm, résultat du traitement thermique qui cause la coalescence et la recristallisation de certains grains d’orientation (220). Dans la mesure du diamètre moyen d’un grain, il est considéré que différents cristaux formant un ou plusieurs macles constituent un même grain et non des grains distincts. Ainsi, la taille des grains tend à augmenter au cours du traitement thermique, leur diamètre moyen pouvant être multiplié au moins par 2, fréquemment par 5 voire par 10 ou 50, en fonction des conditions et de la durée du traitement thermique. Cela est notamment le cas pour les grains d’orientation (220), qui se révèlent présenter une tendance plus importante à la coalescence et à la recristallisation que notamment les grains (422). Ainsi, les disques bruts dont la microstructure présente un coefficient de texture C 422 inférieur à 40% et une somme de coefficients de texture C 220 +C 200 +C 400 supérieure à 50% se révèlent être particulièrement sensible aux traitements thermiques. Or, l’augmentation de la taille des grains pendant le traitement thermique est corrélée à une augmentation de la conductibilité thermique, ce qui permet donc d’atteindre des valeurs de conductibilité thermique élevées, qui sont de manière préféré supérieures à 250 W/(m.K), plus préférentiellement supérieures à 260 W/(m.K), et encore plus préférentiellement supérieures à 270 W/(m.K). La coalescence de grains voisins change également de manière importante leur morphologie, puisque la croissance par CVD tend à être très orientée selon la direction de l’épaisseur du disque brut, avec des grains avant traitement thermique s’étendant principalement selon l’axe Z visibles sur la . Comme visible sur la , le traitement thermique entraîne l’apparition de grains de morphologie très différente. En particulier, le disque brut ou substrat support comprend des grains présentant un rapport d’aspect, défini comme étant le rapport entre, au numérateur, la longueur du grain selon l’axe Z et, au dénominateur, le diamètre du grain selon une direction perpendiculaire à l’axe Z, inférieur ou égal à 10, notamment inférieur ou égal à 5, en particulier inférieur ou égal à 3. Notamment, au moins 5 % des grains présentent un tel rapport d’aspect. L’ébauche brute traitée thermiquement peut ensuite être rectifiée pour obtenir une ébauche intermédiaire ; cela fait l’objet de la troisième étape mentionnée ci-dessus. Cette rectification poursuit deux buts : premièrement, elle représente une étape nécessaire pour pouvoir procéder au polissage de la surface, afin de la préparer au dépôt d’une couche de m-SiC, ce dépôt pouvant être effectué notamment par une technique de transfert de couches. Deuxièmement, la rectification (qui procède typiquement par enlèvement successif de matière sur les deux faces de l’ébauche brute) permet d’obtenir une tranche de p-SiC à l’épaisseur finale, qui présente une grande planéité. L’ébauche intermédiaire présente avantageusement une épaisseur proche de l’épaisseur finale visée pour la tranche en p-SiC prête à recevoir la couche de m-SiC (une telle tranche polie étant appelée couramment un « wafer »), qui lui permet par la suite d’être utilisée, sur cette face en m-SiC, comme substrat pour le dépôt de circuits microélectroniques selon les techniques de fabrication habituelles dans ce domaine. Plus précisément, l’épaisseur de ladite ébauche intermédiaire est avantageusement inférieure à 550 µm, de préférence inférieure à 500 µm, plus préférentiellement inférieure à 450 µm, et encore plus préférentiellement comprise entre 355 µm et 420 µm. Une telle ébauche intermédiaire, et de la même manière une tranche polie (wafer), présentent toutes les caractéristiques cristallographiques indiquées ci-dessus, à savoir une orientation cristalline préférentielle qui est caractérisée en ce que sur chacune de ses faces : (i) son coefficient de texture C 422 est inférieur à 40 %, et (ii) son coefficient de texture C 220 + C 200 + C 400 est supérieur à 50 %, et de préférence supérieur à 80 %. De manière préférée, la contribution C 200 + C 400 est supérieure à 1%, de manière plus préférée supérieure à 2 %, et encore plus préférentiellement supérieure à 5%. Avantageusement, ladite tranche polie (wafer) présente sur chacune de ses deux faces un coefficient de texture C 422 qui est inférieur à 20 %, de préférence inférieure à 15 %, et encore plus préférentiellement inférieur à 10 %. Selon un aspect de l’invention, le procédé selon l’invention permet d’obtenir un plaque en SiC polycristallin qui présente une résistivité électrique inférieure à 10 mOhm.cm, de préférence inférieure à 5 mOhm.cm, et encore plus préférentiellement inférieure à 3 mOhm.cm. Selon un autre aspect de l’invention, le procédé selon l’invention permet d’obtenir une plaque en SiC polycristallin qui est dopée à l’azote avec un taux d’azote, mesuré par spectroscopie de masse des ions secondaires, supérieur à 5 x 10 19 atomes/cm 3 , de préférence supérieur à 1 x 10 20 atomes/cm 3 , et encore plus préférentiellement supérieur à 1,5 x 10 20 atomes/cm 3 . Sans vouloir être lié par cette théorie, les inventeurs pensent que le traitement thermique de la plaque permet, entre autres, une meilleure diffusion du dopant azote, et conduit à une incorporation des atomes d’azote dans le réseau cristallographique qui est électroniquement plus efficace. Dans un premier mode de réalisation avantageux, une telle plaque en p-SiC, qui peut typiquement être une ébauche intermédiaire ou une tranche polie (wafer), présente un diamètre compris entre 140 mm et 165 mm, une épaisseur comprise entre 350 µm et 450 µm et une déformation caractérisée par un Warp inférieur à 50 µm, de préférence inférieur à 40 µm et encore plus préférentiellement inférieur à 30 µm. De manière préférée, une telle plaque présente une épaisseur comprise entre 350 µm et 400 µm. Dans un deuxième mode de réalisation avantageux, une telle plaque en p-SiC, qui peut typiquement être une ébauche intermédiaire ou une tranche polie (wafer) présente un diamètre compris entre 185 mm et 210 mm, une épaisseur comprise entre 500 µm et 650 µm et une déformation caractérisée par un Warp inférieur à 70 µm, de préférence inférieur à 50 µm et encore plus préférentiellement inférieur à 40 µm. De manière préférée, une telle plaque présente une épaisseur comprise entre 500 µm et 600 µm. Exemples Les exemples 1 à 3 illustrent certains aspects de l’invention, mais ne limitent pas sa portée. Dans ces exemples, des pics de diffractions ont été collectés par un diffractomètre au rayons X du type PANalytical X’Pert PRO MPD par la méthode θ-2θ sur une plage d’angle allant de 10° à 135° (échelle 2 θ). Sur cette plage on a pris en compte pour le SiC 3C les dix pics de diffraction figurant dans le tableau 1, classés selon des indices de Miller (hkl) croissants : Tableau 1 : Pics de diffraction pris en compte hkl Position 2θ des pics [°] Intensité I [%] théorique (Source ICDD) 111 [34,940 ° - 36,345 °] 100 200 [41,230 ° - 41,584 °] 23 220 [59,494 ° - 60,452 °] 57 311 [71,167 ° - 72,348 °] 48 222 [75,303 ° - 75,749 °] 10 400 [89,575 ° - 90,298 °] 12 331 [100,250 ° - 101,537 °] 25 420 [104,045 ° - 104,885 °] 13 422 [119,276 ° - 120,418 °] 14 511 [132,367 ° - 134,021 °] 15 Un coefficient de texture C hkl (pour N=10 pics) est calculé à partir de l’intensité du pic I hkl proportionnel à l’aire sous le pic de l’échantillon et de l’intensité théorique I 0 hkl d’une poudre qui peut être obtenu à partir des % théoriques édités par l’ICDD (International Centre for Diffraction Data). C hkl = (I hkl/ I 0 hkl )/ (1/N xΣ (I hkl/ I 0 hkl )). Le coefficient de texture dans ce cas évolue sur une plage de 0 à 10. On peut aussi l’exprimer en %. Il permet de quantifier l’orientation préférentielle moyenne des cristallites de la couche déposée par rapport à la normale à la surface de l’échantillon. Dans ces exemples, la source de carbone et la source de silicium étaient la même molécule, à savoir le méthyl trichlorosilane (abrégé MTCS). Le gaz dopant source d’azote était le NH 3 . En modifiant les quelques paramètres clés du procédé CVD (température, pression partielle du précurseur, % de gaz dopant). Il est possible de faire évoluer l’orientation de la couche déposée et sa texture. Celle-ci aura un impact sur le gradient de contraintes intrinsèques du dépôt permettant d’obtenir un Warp sur l’ébauche brute conforme à l’objectif. Exemple 1 : Texture à gros grains majoritaires orientée (422) majoritaire mélangé avec une fine texture des petits grains orientés (220) On a préparé une ébauche intermédiaire en p-SiC par rectification et polissage à partir d’une ébauche brute obtenue par un procédé de CVD hors invention. Pour préparer l’ébauche brute on a déposé une couche de 800 µm sur un substrat en graphite en opérant à une température de 1600 K, une pression partielle de 16 mbar de MTCS et une fraction molaire de NH 3 de 6%. Les figures 3 et 4 montrent montre deux images obtenues par microscopie électronique à balayage des électrons rétrodiffusés d’une section transversale, avant ( ) et après ( ) un traitement thermique à 2000 °C. Sur chacune de ces figures la barre blanche indique une longueur de 100 µm. Avant le traitement thermique selon l’invention, au cours duquel l’ébauche a été maintenue à plat sur une surface plane, l’ébauche intermédiaire montre une orientation caractérisée par un coefficient de texture C 422 dominant, présentant de très gros grains orientés selon les coefficients de texture rassemblés ci-dessous : C 111 +C 222 +C 511 = 20 % ; C 220 = 7 % ; C 422 = 54 %. On observe sur la de très gros grains orientés (422) majoritairement ou (111) minoritairement, de forme conique avec des diamètres pouvant atteindre jusqu’à 100 µm. quelques petits grains (220) de taille inférieure à 10 µm sont très minoritaires. On observe sur la une croissance continue du diamètre des grains sur les 500 premiers microns. Cette croissance de la taille des grains peut être évaluée pour chaque ordonnée du repère en comptant le nombre d’intersection d’une ligne horizontale d’ordonnée constante avec les joints de grains sur l’image EBSD. Après un traitement thermique selon l’invention, au cours duquel l’ébauche a été maintenue à plat sur une surface plane, on n’observe pas une évolution significative de la microstructure et de l’orientation des grains. Sur l’ébauche brute avant traitement thermique, le dépôt obtenu contient une concentration d’azote mesuré par SIMS (spectroscopie de masse des ions secondaires, Secondary Ion Mass Spectroscopy) de 6,8 x 10 20 atomes d’azote par cm 3 et une résistivité électrique mesurée à 0,9 mOhm.cm par la méthode 4 pointes, bien en dessous de la limite supérieure visée. La déformation mesurée sur le wafer brut est très importante avec un Warp de 580 µm. On déduit également la conductivité thermique de la couche par une mesure de diffusivité thermique grâce à la méthode flash laser. On obtient 130 W/m/K ce qui est en dessous de l’objectif visé. Après traitement thermique, le Warp et les contraintes internes restent élevés, et la résistivité électrique et la conductivité thermique n’évoluent pratiquement pas. Cet exemple montre que le traitement thermique selon l’invention ne conduit pas à une amélioration des propriétés cristallographiques et physiques lorsque la texture initiale de l’ébauche avant traitement thermique présente une texture C 422 dominante. On a produit un nombre significatif de plaques selon cet exemple ; sur un total de 16 disques produits, la déformation moyenne est de 630 µm avec un écart type de 153 µm. On en conclut que l’on ne pourra pas produire par rectification un wafer p-SiC à partir d’un disque brut d’épaisseur inférieure à 1000 µm. Après plusieurs dépôts selon ces conditions, la texture observée reste orientée préférentiellement (422) avec le coefficient de texture C 422 > 50% et C 111 +C 222 +C 511 > 15% et C 220 Exemple 2 : On a préparé une ébauche intermédiaire en p-SiC par rectification et polissage à partir d’une ébauche brute obtenue par un procédé de CVD hors invention. Pour préparer l’ébauche brute on a déposé une couche de p-SiC d’une épaisseur d’environ 800 µm sur un substrat plat en graphite en opérant le réacteur CVD à une température de 1 530 K, une pression partielle de 12 mbar de MTCS et une fraction molaire de NH 3 de 5%. Les figures 5 et 6 montrent montre deux images obtenues par microscopie électronique à balayage des électrons rétrodiffusés d’une section transversale, avant (voir la ) et après (voir la ) un traitement thermique à 2000 °C selon l’invention, au cours duquel l’ébauche a été maintenue à plat sur une surface plane. Sur chacune de ces figures la barre blanche indique une longueur de 100 µm. On a observé une texturation orientée préférentiellement (220) avec les coefficients de texture suivants : C 111 +C 222 +C 511 = 2 % ; C 220 = 90 % ; C 422 = 3 %. La couche contenait une concentration azote, mesurée par SIMS, de 2,7 x 10 20 atomes d’azote par cm 3 , et présentait une résistivité électrique de 10 mOhm.cm, mesurée par la méthode de quatre pointes. La conductivité thermique, déduite d’une mesure de diffusivité thermique grâce à la méthode flash laser, était de 130 W/m/K. Cette valeur était au-dessous de l’objectif visé ; la texture arborescente ne semble plus favoriser une bonne conductivité thermique, étant peu visible sur la partie basse de la section. La déformation mesurée sur l’ébauche brute sans traitement thermique est faible. Sur un total de 16 plaques produites, la déformation moyenne était de 160 µm, avec un écart-type de 85 µm. Cela permettrait de fabriquer des plaques pour wafers p-SiC à partir d‘un disque brut d’une épaisseur inférieure à 1 000 µm à un coût raisonnable. Cependant, la texture est inhomogène en profondeur en début de croissance, ce dont on se rend compte lorsque l’on caractérise par diffraction des rayons X la face de la plaque qui était en contact avec la surface en graphite du substrat de croissance, en procédant à des étapes de rectification successives : la face côté substrat est très majoritairement orienté (111)+(222)+(511) sur une profondeur très significative, qui ne permet pas par rectification de retirer cette zone inhomogène en profondeur dans des conditions économiques raisonnables. Après traitement thermique sur l’ébauche intermédiaire d’épaisseur 400 µm environ (voir la ), on observe également une croissance très significative de la taille des grains sur la partie supérieure de la section orientée préférentiellement (220). En revanche la partie inférieure de la section représentant la face substrat, toujours préférentiellement orientée (111)+(222)+(511) ne montre pas d’évolution de la taille de ses grains du fait du traitement thermique. Cette inhomogénéité de taille de grains observée est fortement préjudiciable. On observe ainsi que le Warp de cette ébauche intermédiaire se dégrade au-delà de 250 µm dans la plupart des cas rendant impossible l’obtention d’un wafer présentant un Warp conforme à l’objectif. Exemple 3 : Texture à grain fin orientée (220) On a préparé une ébauche intermédiaire en p-SiC par rectification et polissage à partir d’une ébauche brute obtenue par un procédé de CVD selon invention. Pour préparer l’ébauche, on a déposé une couche de 800 µm sur un substrat en graphite en opérant à une température de 1 550 K, une pression partielle de 15 mbar de MTCS et une fraction molaire de NH 3 de 4%. L’orientation observée avant ledit traitement thermique est une texturation orientée préférentiellement (220) avec des coefficients de texture rassemblés ci-dessous : C 111 +C 222 +C 511 = 2 % ; C 220 = 91 % ; C 422 = 4 % La contribution C 200 + C 400 était de zéro. La couche contenait une concentration d’azote mesuré par SIMS de 1,8 x 10 20 atomes d’azote par cm 3 et une résistivité électrique mesurée à 10 mOhm.cm par la méthode 4 pointes. On déduit la conductivité thermique de la couche par une mesure de diffusivité thermique grâce à la méthode flash laser. On obtient 240 W/m/K ce qui est au-dessus de l’objectif visé. Malgré des grains de petites dimensions, la texture arborescente semble favoriser une bonne conductivité thermique, malgré un dopage élevé. La déformation mesurée sur l’ébauche brute avant recuit est également très bonne. Sur un total de 16 disques produits, la déformation moyenne est de 210 µm avec un écart type de 82 µm. Cela permet de produire par rectification des wafers p-SiC à partir d’un disque brut d’épaisseur inférieur à 1 000 µm à un coût raisonnable. Après plusieurs dépôts selon ces conditions, la texture observée est très orientée préférentiellement (220) avec le coefficient de texture C 220 > 90% et C 422 On a préparé une ébauche intermédiaire en p-SiC par rectification et polissage à partir d’une ébauche brute obtenue par un procédé de CVD selon l’invention. Les figures 7 et 8 montrent des images obtenues par microscopie électronique à balayage des électrons rétrodiffusés d’une section transversale, de l’ébauche brute avant le traitement thermique (voir la ) et de l’ébauche intermédiaire après (voir la ) un traitement thermique à 2 000 °C. Sur chacune de ces figures la barre blanche indique une longueur de 100 µm. L’ébauche brute montrait un coefficient de texture C 220 dominant, avec une composante (111) significative proche de l’interface avec la surface graphitique sur laquelle l’ébauche a été déposée. Cette épaisseur de l’ébauche brute riche en texture C 111 a été enlevée par rectification lors de la fabrication de l’ébauche intermédiaire. Après un traitement thermique selon l’invention, au cours duquel l’ébauche a été maintenue à plat sur une surface plane, on observe une évolution significative de la microstructure et de l’orientation des grains : les petits grains d’orientation (220) tendent à coalescer et on obtient une orientation mixte (111) + (220) + (200). On observe peu de petits grains d’orientation (111). La contribution C 200 +C 400 apparaît après le traitement thermique ; elle est égale à 5% après traitement thermique. Le Warp diminue grâce au traitement thermique et se situe à l’intérieur du cahier des charges, ce qui coïncide avec une répartition plus uniforme de la taille de grain dans l’épaisseur de l’ébauche intermédiaire. La résistivité électrique diminue jusqu’à atteindre 1,2 mOhm.cm et la conductivité thermique augmente à 270 W/m/K. Cet exemple est conforme à l’invention. Plaque en SiC polycristallin présentant une orientation cristalline préférentielle, ladite plaque étant caractérisée en ce que sur chacune de ses faces : (i) son coefficient de texture C 422 est inférieur à 40 %, et (ii) son coefficient de texture C 220 + C 200 + C 400 est supérieur à 50 %, et de préférence supérieur à 80 %. Plaque en SiC polycristallin selon la revendication 1, caractérisée en ce que sa résistivité électrique est inférieure à 10 mOhm.cm, de préférence inférieure à 5 mOhm.cm, et encore plus préférentiellement inférieure à 3 mOhm.cm. Plaque en SiC polycristallin selon l’une quelconque des revendications 1 à 2, caractérisée en ce qu’elle est dopée à l’azote avec un taux d’azote, mesuré par spectroscopie de masse des ions secondaires, supérieur à 5 x 10 19 atomes/cm 3 , de préférence supérieur à 1 x 10 20 atomes/cm 3 , et encore plus préférentiellement supérieur à 1,5 x 10 20 atomes/cm 3 . Plaque en SiC polycristallin selon l’une quelconque des revendications 1 à 3, caractérisée en ce que sur chacune de ses deux faces son coefficient de texture C 422 est inférieur à 20 %, de préférence inférieure à 15 %, et encore plus préférentiellement inférieur à 10 %. Plaque en SiC polycristallin selon l’une quelconque des revendications 1 à 4, dopée à l’azote avec un taux d’azote, mesuré par spectroscopie de masse des ions secondaires, supérieur à 5 x 10 19 atomes/cm 3 , ladite plaque présentant une résistivité électrique inférieure à 5 mOhm.cm et une orientation cristalline préférentielle, et ladite plaque étant caractérisée en ce que sur chacune de ses deux faces : (i) son coefficient de texture C 422 est inférieur à 20 %, et (ii) son coefficient de texture C 220 + C 200 + C 400 est supérieur à 60 %, et de préférence supérieur à 80 %. Plaque en SiC polycristallin selon l’une quelconque des revendications 1 à 5, caractérisée en ce qu’il s’agit d’une ébauche brute issue d’un procédé de dépôt par phase vapeur, qui a subie au moins une étape de traitement thermique à une température comprise entre 1 800 °C et 2 300 °C, préférentiellement entre 1 850 °C et 2 200 °C, plus préférentiellement entre 1 900 °C et 2 150 °C, en et encore plus préférentiellement entre 1 950 °C et 2 150 °C, sachant que, avant ou après ledit traitement thermique, ladite ébauche brute a été débarrassée, au moins sur sa face qui était en contact avec un substrat de croissance, d’une épaisseur de matière d’au moins 100 µm, et sachant que de préférence, pendant ce traitement thermique ladite plaque est maintenue à plat sur une surface plane. Plaque en SiC polycristallin selon l’une quelconque des revendications 1 à 5, caractérisée en ce qu’il s’agit d’une ébauche intermédiaire pour la fabrication d’un wafer obtenue par rectification d’une ébauche brute selon la revendication 6. Plaque en SiC polycristallin selon la revendication 7, caractérisée en ce que son épaisseur est inférieure à 550 µm, de préférence inférieure à 500 µm, plus préférentiellement inférieure à 450 µm, et encore plus préférentiellement comprise entre 355 µm et 420 µm. Plaque en SiC polycristallin selon l’une quelconque des revendications 1 à 8, caractérisée en ce qu’elle présente un diamètre compris entre 140 mm et 165 mm, une épaisseur comprise entre 350 µm et 450 µm et une déformation caractérisée par un Warp inférieur à 100 µm, de préférence inférieur à 50 µm et encore plus préférentiellement inférieur à 30 µm. Plaque en SiC polycristallin selon la revendication 9, caractérisée en ce qu’elle présente une épaisseur comprise entre 350 µm et 400 µm. Plaque en SiC polycristallin selon l’une quelconque des revendications 1 à 7, caractérisée en ce qu’elle présente un diamètre compris entre 185 mm et 210 mm, une épaisseur comprise entre 500 µm et 650 µm, de préférence comprise entre 500 µm et 600 µm, et en ce qu’elle présente une déformation caractérisée par un Warp inférieur à 70 µm, de préférence inférieur à 50 µm et encore plus préférentiellement inférieur à 40 µm. Plaque en SiC polycristallin selon l’une quelconque des recvendications 1 à 11 , caractérisée en ce que la contribution C 200 + C 400 est supérieure à 1%, de manière plus préférée supérieure à 2 %, et encore plus préférentiellement supérieure à 5%. Plaque en SiC polycristallin selon l’une quelconque des revendications 1 à 12, caractérisée en ce qu’elle a été obtenue par un procédé de CVD. Procédé de fabrication d’une plaque en SiC polycristallin selon l’une quelconque des revendications 1 à 13 comprenant une étape de dépôt chimique en phase vapeur d’une couche de SiC polycristallin sur la surface en graphite d’un substrat (12) comprenant une surface en graphite, dans lequel on introduit dans une enceinte (2) chauffée un mélange de gaz de manière à créer une phase gazeuse comprenant : - au moins un précurseur gazeux de silicium et/ou de carbone, - au moins un gaz dopant comprenant au moins un atome d’azote, - un gaz porteur, ledit mélange de gaz se décomposant sur la surface dudit substrat (12) en graphite pour former une couche de SiC polycristallin sur ladite surface en graphite dudit substrat, et ledit procédé étant caractérisé en ce que la température dans ladite enceinte chauffée (2) est comprise entre 1450 K et 1650 K et la pression partielle totale desdits précurseurs gazeux est inférieure à 350 mbar, et de préférence inférieure à 300 mbar, l’étape de dépôt chimique en phase vapeur est suivie d’au moins étape de traitement thermique de ladite couche de SiC polycristallin, à une température comprise entre 1 800 °C et 2 300 °C, préférentiellement entre 1 850 °C et 2 200 °C, plus préférentiellement entre 1 900 °C et 2 150 °C, en et encore plus préférentiellement entre 1 950 °C et 2 150 °C, sachant que de préférence, pendant ce traitement thermique l’ébauche brute est maintenue à plat sur une surface plane. Procédé selon la revendication 14, caractérisé en ce que ledit gaz dopant est sélectionné dans le groupe formé par : NH 3 , N 2 H 4 , N 2 , H 2 NCH 3 .