Brevet FR3126540A1 — publié le 20230303

Procédé de fabrication de puces électroniques La présente description concerne un procédé de fabrication de puces électroniques (1) comprenant, dans l'ordre : a. la formation de contacts métalliques (19) du côté d'une première face d'un substrat semiconducteur (11), dans et sur lequel ont été préalablement formés une pluralité de circuits intégrés (13) ; b. le dépôt d'une première résine de protection (21) sur les contacts métalliques et la première face du substrat semiconducteur ; c. la formation de premières tranchées d'une première largeur, du côté d'une deuxième face du substrat semiconducteur ; d. le dépôt d'une deuxième résine de protection (25) dans les premières tranchées et sur la deuxième face du substrat semiconducteur ; e. la formation de deuxièmes tranchées, d'une deuxième largeur inférieure à la première largeur, en vis-à-vis des premières tranchées jusqu'aux contacts métalliques ; et f. la formation de troisièmes tranchées, en vis-à-vis des deuxièmes tranchées, les troisièmes tranchées traversant les contacts métalliques. Figure pour l'abrégé : Fig. 1 Procédé de fabrication de puces électroniques La présente description concerne la fabrication de puces électroniques. Elle vise plus particulièrement la fabrication de puces dites à montage en surface, c'est-à-dire comportant, du côté d'au moins une face, une ou plusieurs métallisations de connexion destinées à être brasées à des plages de connexion correspondantes situées sur une face de connexion d'un dispositif externe, par exemple une carte de circuit imprimé ou une autre puce. De façon classique, les métallisations de connexion d'une puce à montage en surface sont disposées du côté de la face inférieure de la puce, c'est-à-dire du côté de la face de la puce tournée vers la face de connexion du dispositif externe. Une fois l'assemblage réalisé, les métallisations de connexion de la puce sont donc masquées par la puce. Toutefois, pour certaines applications, il existe un besoin pour des puces à montage en surface permettant une inspection visuelle de la qualité des brasures des puces et plus particulièrement de leurs métallisations sur un dispositif externe. Ce besoin existe par exemple dans le domaine automobile ou le domaine médical et, plus généralement, dans les domaines où l'on souhaite garantir la fiabilité des connexions électriques, une fois les circuits montés dans leur environnement. Il serait souhaitable d'améliorer au moins en partie certains aspects des procédés connus de fabrication de puces électroniques. On s'intéresse ici notamment à la réalisation de puces encapsulées dans des boitiers de type CSP (de l'anglais "Chip-Scale Package", boitier à l'échelle de la puce). Plus particulièrement, on cherche à réaliser des puces de type CSP permettant une inspection visuelle de la qualité des brasures par observation au moyen d'une caméra placée au dessus des puces. Un mode de réalisation prévoit un procédé de fabrication de puces électroniques comprenant, dans l'ordre : la formation de contacts métalliques du côté d'une première face d'un substrat semiconducteur, dans et sur lequel ont été préalablement formés une pluralité de circuits intégrés, chaque contact métallique s'étendant à l'aplomb d'au moins deux circuits intégrés voisins ; le dépôt d'une première résine de protection sur les contacts métalliques et la première face du substrat semiconducteur ; la formation de premières tranchées d'une première largeur, du côté d'une deuxième face du substrat semiconducteur opposée à la première face, les premières tranchées s'étendant entre les circuits intégrés sur toute la hauteur du substrat semiconducteur ; le dépôt d'une deuxième résine de protection dans les premières tranchées et sur la deuxième face du substrat semiconducteur ; la formation de deuxièmes tranchées, d'une deuxième largeur inférieure à la première largeur, dans la deuxième résine de protection, en vis-à-vis des premières tranchées, les deuxièmes tranchées s'étendant jusqu'aux contacts métalliques ; et la formation de troisièmes tranchées, d'une troisième largeur inférieure à la deuxième largeur, en vis-à-vis des deuxièmes tranchées, les troisièmes tranchées traversant les contacts métalliques de façon à individualiser les puces électroniques. Selon un mode de réalisation, le procédé comprend, après l'étape b., une étape d'amincissement de la deuxième résine de protection de façon à découvrir les contacts métalliques. Selon un mode de réalisation, le procédé comprend, avant l'étape a., une étape de formation de plots de reprise de contact du côté de la première face du substrat semiconducteur, les contacts métalliques étant formés, lors de l'étape a., sur et en contact avec les plots de reprise de contact. Selon un mode de réalisation, les contacts métalliques ont une hauteur comprise entre 20 µm et 150 µm. Selon un mode de réalisation, la troisième largeur est inférieure à 20 µm. Selon un mode de réalisation, la deuxième largeur est comprise entre 30 µm et 310 µm. Selon un mode de réalisation, le procédé comprend, après l'étape a., une étape d'amincissement du substrat semiconducteur par sa deuxième face. Selon un mode de réalisation, ladite étape d'amincissement du substrat semiconducteur est mise en oeuvre avant l'étape c.. Selon un mode de réalisation, ladite étape d'amincissement du substrat semiconducteur est mise en oeuvre après l'étape d.. Un mode de réalisation prévoit une puce électronique comportant un circuit intégré formé dans et sur un substrat semiconducteur, les flancs du substrat étant revêtus par une deuxième résine de protection, la puce comportant au moins un contact métallique disposé sur une première face du substrat semiconducteur et s'étendant latéralement au-delà des flancs de la deuxième résine de protection. Selon un mode de réalisation, ledit au moins un contact métallique présente une face de connexion plane s'étendant de façon continue en partie sous le substrat semiconducteur et se prolongeant latéralement au-delà des flancs de la deuxième résine de protection. Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : la illustre, par une vue en coupe et une vue de dessous, un exemple d'un mode de réalisation d'une puce électronique à montage en surface ; la illustre, par une vue en coupe, une étape d'un exemple de procédé de fabrication de la puce électronique illustrée en ; la illustre, par une vue en coupe, une autre étape d'un exemple de procédé de fabrication de la puce électronique illustrée en ; la illustre, par une vue en coupe, encore une autre étape d'un exemple de procédé de fabrication de la puce électronique illustrée en ; la illustre, par une vue en coupe, encore une autre étape d'un exemple de procédé de fabrication de la puce électronique illustrée en ; la illustre, par une vue en coupe, encore une autre étape d'un exemple de procédé de fabrication de la puce électronique illustrée en ; la illustre, par une vue en coupe, encore une autre étape d'un exemple de procédé de fabrication de la puce électronique illustrée en ; la illustre, par une vue en coupe, encore une autre étape d'un exemple de procédé de fabrication de la puce électronique illustrée en ; et la illustre, par une vue en coupe, encore une autre étape d'un exemple de procédé de fabrication de la puce électronique illustrée en . Procédé de fabrication de puces électroniques (1) comprenant, dans l'ordre : la formation de contacts métalliques (19) du côté d'une première face d'un substrat semiconducteur (11), dans et sur lequel ont été préalablement formés une pluralité de circuits intégrés (13), chaque contact métallique s'étendant à l'aplomb d'au moins deux circuits intégrés voisins ; le dépôt d'une première résine de protection (21) sur les contacts métalliques (19) et la première face du substrat semiconducteur (11) ; la formation de premières tranchées (23) d'une première largeur (L3), du côté d'une deuxième face du substrat semiconducteur (11) opposée à la première face, les premières tranchées (23) s'étendant entre les circuits intégrés (13) sur toute l'épaisseur du substrat semiconducteur (11) ; le dépôt d'une deuxième résine de protection (25) dans les premières tranchées (23) et sur la deuxième face du substrat semiconducteur (11) ; la formation de deuxièmes tranchées (27), d'une deuxième largeur (L4) inférieure à la première largeur (L3), dans la deuxième résine de protection (25), en vis-à-vis des premières tranchées (23), les deuxièmes tranchées s'étendant jusqu'aux contacts métalliques (19) ; et la formation de troisièmes tranchées (29), d'une troisième largeur (L5) inférieure à la deuxième largeur (L4), en vis-à-vis des deuxièmes tranchées (27), les troisièmes tranchées traversant les contacts métalliques (19) de façon à individualiser les puces électroniques (1). Procédé selon la revendication 1, comprenant, après l'étape b., une étape de retrait d'une partie de l'épaisseur de la première résine de protection (21) de façon à découvrir les contacts métalliques (19). Procédé selon la revendication 1 ou 2, comprenant, avant l'étape a., une étape de formation de plots de reprise de contact (17) du côté de la première face du substrat semiconducteur (11), les contacts métalliques (19) étant formés, lors de l'étape a., sur et en contact avec les plots de reprise de contact (17). Procédé selon l'une quelconque des revendications 1 à 3, dans lequel les contacts métalliques (19) ont une hauteur comprise entre 20 µm et 150 µm. Procédé selon l'une quelconque des revendications 1 à 4, dans lequel la troisième largeur (L5) est inférieure à 20 µm. Procédé selon l'une quelconque des revendications 1 à 5, dans lequel la deuxième largeur (L4) est comprise entre 30 µm et 310 µm. Procédé selon l'une quelconque des revendications 1 à 6, comprenant en outre, après l'étape a., une étape d'amincissement du substrat semiconducteur (11) par sa deuxième face. Procédé selon la revendication 7, dans lequel ladite étape d'amincissement du substrat semiconducteur (11) est mise en oeuvre avant l'étape c.. Procédé selon la revendication 7, dans lequel ladite étape d'amincissement du substrat semiconducteur (11) est mise en oeuvre après l'étape d.. Puce électronique (1) comportant un circuit intégré (13) formé dans et sur un substrat semiconducteur (11), les flancs du substrat étant revêtus par une deuxième résine de protection (25), la puce comportant au moins un contact métallique (19) disposé sur une première face du substrat semiconducteur (11) et s'étendant latéralement au-delà des flancs de la deuxième résine de protection (25). Puce (1) selon la revendication 10, dans lequel ledit au moins un contact métallique (19) présente une face de connexion plane s'étendant de façon continue en partie sous le substrat semiconducteur (11) et se prolongeant latéralement au-delà des flancs de la deuxième résine de protection (25).