Brevet FR3131981A1 — publié le 20230721

Dispositif de protection contre les décharges électrostatiques La présente description concerne un dispositif de protection (100) contre les décharges électrostatiques comprenant uniquement des transistors. Figure pour l'abrégé : Fig. 1 Dispositif de protection contre les décharges électrostatiques La présente description concerne de façon générale les dispositifs et circuits électroniques, et de façon plus particulière les dispositifs de protection contre des décharges électrostatiques. Les problématiques liées aux décharges électrostatiques sont d'autant plus présentes que les composants dans les dispositifs électroniques sont de plus en plus petits. La protection des circuits électroniques contre des décharges électrostatiques est un enjeu important pour assurer la fiabilité et la longévité des dispositifs électroniques. Il existe donc un besoin pour des dispositifs de protection contre des décharges électrostatiques plus performants. Il existe un besoin pour des dispositifs de protection contre les décharges électrostatiques plus performants. Il existe un besoin pour des dispositifs de protection contre les décharges électrostatiques plus facile à mettre en oeuvre. Un mode de réalisation pallie tout ou partie des inconvénients des dispositifs connus de protection contre les décharges électrostatiques. Un mode de réalisation prévoit un dispositif de protection contre les décharges électrostatiques comprenant uniquement des transistors. Selon un mode de réalisation, le dispositif comprend, entre un premier noeud d'alimentation et un deuxième noeud de référence, un premier circuit écrêteur . Selon un mode de réalisation, le premier circuit écrêteur comprenant un premier transistor de type MOS dont une première borne de conduction est reliée au premier noeud, et une deuxième borne de conduction est reliée au deuxième noeud. Selon un mode de réalisation, le premier circuit écrêteur comprend, en outre, un module de déclenchement relié à une borne de grille du premier transistor de type MOS. Selon un mode de réalisation, le module de déclenchement comprend : - un deuxième transistor de type MOS ayant une première borne de conduction reliée au premier noeud d'alimentation, et une deuxième borne de conduction reliée à la borne de grille dudit premier transistor de type MOS ; - un troisième transistor de type MOS ayant sa borne de grille reliée au premier noeud d'alimentation, et ses deux bornes de conduction et sa borne de contact de canal reliées à la borne de grille du deuxième transistor ; et - un quatrième transistor de type MOS ayant une première borne de grille reliée à la grille du deuxième transistor, et une deuxième borne de grille, ses deux bornes de conduction et sa borne de contact de canal reliées au deuxième noeud de référence. Selon un mode de réalisation, le module de déclenchement comprend : - un cinquième transistor de type MOS ayant une première borne de conduction reliée au premier noeud d'alimentation, et une deuxième borne de conduction reliée à la borne de grille dudit premier transistor de type MOS ; - un sixième transistor de type MOS ayant une première borne de grille reliée au premier noeud d'alimentation, une deuxième borne de grille reliée à la borne de grille du cinquième transistor, et ses deux bornes de conduction et sa borne de contact de canal reliées au deuxième noeud de référence ; - un septième transistor de type MOS ayant une première borne de conduction et sa grille reliées à la borne de grille du cinquième transistor ; et - un huitième transistor de type MOS ayant une première borne de conduction et sa grille reliées à une deuxième borne de conduction dudit septième transistor, et une deuxième borne de conduction reliée au deuxième noeud de référence. Selon un mode de réalisation, le premier circuit écrêteur comprend un premier transistor de type BiMOS dont : - une première borne de conduction est reliée au premier noeud ; - une deuxième borne de conduction est reliée au deuxième noeud ; et - une borne de contact de canal est reliée à une borne de grille dudit premier transistor de type BiMOS et audit deuxième noeud de référence. Selon un mode de réalisation, le premier circuit écrêteur comprend un deuxième transistor de type BiMOS dont : - une première borne de conduction est reliée au premier noeud ; - une deuxième borne de conduction est reliée au deuxième noeud ; - une première borne de contact de canal est reliée à une borne de grille dudit deuxième transistor de type BiMOS ; et - une deuxième borne de contact de canal est reliée audit deuxième noeud de référence. Selon un mode de réalisation, le dispositif comprend, en outre, entre le premier noeud d'alimentation et un troisième noeud d'entrée/sortie un premier composant à effet diode, et entre ledit troisième noeud d'entrée/sortie et le deuxième noeud de référence un deuxième composant à effet diode. Selon un mode de réalisation, le premier composant à effet diode est un neuvième transistor de type MOS monté en diode, et le deuxième composant à effet diode est un dixième transistor de type MOS monté en diode. Selon un mode de réalisation, le premier composant à effet diode est un troisième transistor de type BiMOS dont : - une première borne de conduction est reliée au premier noeud ; - une deuxième borne de conduction est reliée au troisième noeud d'entrée/sortie ; et - une borne de contact de canal est reliée à une borne de grille dudit troisième transistor de type BiMOS et audit troisième noeud d'entrée/sortie, et le deuxième composant à effet diode est un quatrième transistor de type BiMOS dont : - une première borne de conduction est reliée au troisième noeud d'entrée/sortie ; - une deuxième borne de conduction est reliée au deuxième noeud ; - une borne de contact de canal est reliée à une borne de grille dudit quatrième transistor de type BiMOS et audit deuxième noeud de référence. Selon un mode de réalisation, le premier composant à effet diode est un cinquième transistor de type BiMOS dont : - une première borne de conduction est reliée au premier noeud ; - une deuxième borne de conduction est reliée au troisième noeud d'entrée/sortie ; - une première borne de contact de canal est reliée à une borne de grille dudit cinquième transistor de type BiMOS ; et - une deuxième borne de contact de canal est reliée audit troisième noeud d'entrée/sortie, et le deuxième composant à effet diode est un sixième transistor de type BiMOS dont : - une première borne de conduction est reliée au troisième noeud d'entrée/sortie ; - une deuxième borne de conduction est reliée au deuxième noeud ; - une première borne de contact de canal est reliée à une borne de grille dudit sixième transistor de type BiMOS ; et - une deuxième borne de contact de canal est reliée audit deuxième noeud de référence. Selon un mode de réalisation, le dispositif comprend, en outre, un circuit de liaison permettant de relier le dispositif de protection contre les décharges électrostatiques à un autre dispositif de protection contre les décharges électrostatiques. Selon un mode de réalisation, le circuit de liaison comprend un onzième transistor de type MOS monté en diode entre le deuxième noeud de référence et un quatrième noeud de liaison, et un douzième transistor de type MOS monté en diode entre le quatrième noeud de liaison et le deuxième noeud de référence, les onzième et douzième transistors de type MOS étant montés tête-bêche. Selon un mode de réalisation, le circuit de liaison comprend un septième transistor de type BiMOS monté en diode entre le deuxième noeud de référence et un quatrième noeud de liaison, et un huitième transistor de type BiMOS monté en diode entre le quatrième noeud de liaison et le deuxième noeud de référence, les septième et huitième transistors de type BiMOS étant montés tête-bêche. Selon un mode de réalisation, tous lesdits transistors de type BiMOS sont formés sur un même substrat. Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : la représente, très schématiquement et sous forme de blocs, un mode de réalisation d'un dispositif de protection contre les décharges électrostatiques ; la représente un schéma électrique d'un mode de réalisation d'une partie du dispositif de la ; la représente une caractéristique courant-tension de la partie de la ; la représente un schéma électrique d'un mode de réalisation d'une autre partie du dispositif de la ; la représente, schématiquement et partiellement sous forme de blocs, un mode de réalisation d'une autre partie du dispositif de la ; la représente un exemple de réalisation du circuit de la ; la représente une vue de dessus d'un composant du circuit de la ; la représente un autre exemple de réalisation du circuit de la ; la représente un schéma électrique d'un mode de réalisation d'une partie du dispositif de la ; la représente un schéma électrique d'un mode de réalisation d'une partie du dispositif de la ; la représente une vue de dessus d'un composant du circuit de la ; et la représente une vue de dessus d'un exemple de réalisation d'une structure du circuit de la . Dispositif de protection (100) contre les décharges électrostatiques comprenant uniquement des transistors. Dispositif selon la revendication 1, comprenant, entre un premier noeud d'alimentation (VDD1) et un deuxième noeud de référence (VSS1), un premier circuit écrêteur (101 ; 400 ; 500 ; 700 ; 800 ; 900). Dispositif selon la revendication 2, dans lequel le premier circuit écrêteur (400 ; 500 ; 700) comprenant un premier transistor de type MOS (401) dont une première borne de conduction est reliée au premier noeud (VDD1), et une deuxième borne de conduction est reliée au deuxième noeud (VSS1). Dispositif selon la revendication 3, dans lequel le premier circuit écrêteur (101 ; 400 ; 500 ; 700) comprend, en outre, un module de déclenchement (402 ; 502 ; 702) relié à une borne de grille (401G) du premier transistor de type MOS (401). Dispositif selon la revendication 4, dans lequel le module de déclenchement (502) comprend : - un deuxième transistor de type MOS (503) ayant une première borne de conduction reliée au premier noeud d'alimentation (VDD1), et une deuxième borne de conduction reliée à la borne de grille (401G) dudit premier transistor de type MOS (401) ; - un troisième transistor de type MOS (504) ayant sa borne de grille reliée au premier noeud d'alimentation (VDD1), et ses deux bornes de conduction et sa borne de contact de canal reliées à la borne de grille du deuxième transistor (503) ; et - un quatrième transistor de type MOS (505) ayant une première borne de grille (505G1) reliée à la grille du deuxième transistor (503), et une deuxième borne de grille (505G2), ses deux bornes de conduction et sa borne de contact de canal reliées au deuxième noeud de référence (VSS1). Dispositif selon la revendication 4, dans lequel le module de déclenchement (702) comprend : - un cinquième transistor de type MOS (703) ayant une première borne de conduction reliée au premier noeud d'alimentation (VDD1), et une deuxième borne de conduction reliée à la borne de grille dudit premier transistor de type MOS (401) ; - un sixième transistor de type MOS (704) ayant une première borne de grille reliée au premier noeud d'alimentation (VDD1), une deuxième borne de grille reliée à la borne de grille du cinquième transistor (703), et ses deux bornes de conduction et sa borne de contact de canal reliées au deuxième noeud de référence (VSS1) ; - un septième transistor de type MOS (705) ayant une première borne de conduction et sa grille reliées à la borne de grille du cinquième transistor (703) ; et - un huitième transistor de type MOS (706) ayant une première borne de conduction et sa grille reliées à une deuxième borne de conduction dudit septième transistor (705), et une deuxième borne de conduction reliée au deuxième noeud de référence (VSS1). Dispositif selon la revendication 2, dans lequel le premier circuit écrêteur (800) comprend un premier transistor de type BiMOS (801) dont : - une première borne de conduction est reliée au premier noeud (VDD1) ; - une deuxième borne de conduction est reliée au deuxième noeud (VSS1) ; et - une borne de contact de canal (801BC) est reliée à une borne de grille (801G) dudit premier transistor de type BiMOS (801) et audit deuxième noeud de référence (VSS1). Dispositif selon la revendication 2, dans lequel le premier circuit écrêteur (900) comprend un deuxième transistor de type BiMOS (901) dont : - une première borne de conduction est reliée au premier noeud (VDD1) ; - une deuxième borne de conduction est reliée au deuxième noeud (VSS1) ; - une première borne de contact de canal (901BC1) est reliée à une borne de grille (901G) dudit deuxième transistor de type BiMOS (901) ; et - une deuxième borne de contact de canal (901BC2) est reliée audit deuxième noeud de référence (VSS1). Dispositif selon l'une quelconque des revendications 1 à 8, comprenant, en outre, entre le premier noeud d'alimentation (VDD1) et un troisième noeud d'entrée/sortie (IO1) un premier composant à effet diode (102 ; 200 ; 800 ; 900), et entre ledit troisième noeud d'entrée/sortie (IO1) et le deuxième noeud de référence (VSS1) un deuxième composant à effet diode (102 ; 200 ; 800 ; 900). Dispositif selon la revendication 9, dans lequel le premier composant à effet diode (200) est un neuvième transistor de type MOS (201) monté en diode, et le deuxième composant à effet diode (200) est un dixième transistor de type MOS (201) monté en diode. Dispositif selon la revendication 9, dans lequel le premier composant à effet diode (800) est un troisième transistor de type BiMOS (801) dont : - une première borne de conduction est reliée au premier noeud (VDD1) ; - une deuxième borne de conduction est reliée au troisième noeud d'entrée/sortie (IO1) ; et - une borne de contact de canal (801BC) est reliée à une borne de grille (801G) dudit troisième transistor de type BiMOS (801) et audit troisième noeud d'entrée/sortie (IO1), et le deuxième composant à effet diode (800) est un quatrième transistor de type BiMOS (801) dont : - une première borne de conduction est reliée au troisième noeud d'entrée/sortie (IO1) ; - une deuxième borne de conduction est reliée au deuxième noeud (VSS1) ; - une borne de contact de canal (801BC) est reliée à une borne de grille (801G) dudit quatrième transistor de type BiMOS (801) et audit deuxième noeud de référence (VSS1). Dispositif selon la revendication 9, dans lequel le premier composant à effet diode (900) est un cinquième transistor de type BiMOS (901) dont : - une première borne de conduction est reliée au premier noeud (VDD1) ; - une deuxième borne de conduction est reliée au troisième noeud d'entrée/sortie (IO1) ; - une première borne de contact de canal (901BC1) est reliée à une borne de grille (901G) dudit cinquième transistor de type BiMOS (901) ; et - une deuxième borne de contact de canal (901BC2) est reliée audit troisième noeud d'entrée/sortie (IO1), et le deuxième composant à effet diode (900) est un sixième transistor de type BiMOS (901) dont : - une première borne de conduction est reliée au troisième noeud d'entrée/sortie (IO1) ; - une deuxième borne de conduction est reliée au deuxième noeud (VSS1) ; - une première borne de contact de canal (901BC1) est reliée à une borne de grille (901G) dudit sixième transistor de type BiMOS (901) ; et - une deuxième borne de contact de canal (901BC2) est reliée audit deuxième noeud de référence (VSS1). Dispositif selon l'une quelconque des revendications 1 à 12, (BASE) comprenant, en outre, un circuit de liaison (103 ; 300) permettant de relier le dispositif de protection contre les décharges électrostatiques (100) à un autre dispositif de protection contre les décharges électrostatiques. Dispositif selon la revendication 13, dans lequel le circuit de liaison (103) comprend un onzième transistor de type MOS (301) monté en diode entre le deuxième noeud de référence (VSS1) et un quatrième noeud de liaison (VINT), et un douzième transistor de type MOS (302) monté en diode entre le quatrième noeud de liaison (VINT) et le deuxième noeud de référence (VSS1), les onzième et douzième transistors (301, 302) de type MOS étant montés tête-bêche. Dispositif selon la revendication 13, dans lequel le circuit de liaison comprend un septième transistor de type BiMOS (801 ; 901) monté en diode entre le deuxième noeud de référence (VSS1) et un quatrième noeud de liaison (VINT), et un huitième transistor de type BiMOS (801 ; 901) monté en diode entre le quatrième noeud de liaison (VINT) et le deuxième noeud de référence (VSS1), les septième et huitième transistors (801 ; 901) de type BiMOS étant montés tête-bêche. Dispositif selon l'une quelconque des revendications 7, 8, 11, 12 et 15, dans lequel tous lesdits transistors de type BiMOS sont formés sur un même substrat.