Brevet FR3130480A1 — publié le 20230616

Réseau de communication (4) pour relier entre elles une pluralité d’unités électroniques de traitement (5, 6, 7, 8), le réseau comprenant au moins un commutateur qui possède au moins un port d’entrée et un port de sortie pour sa liaison aux unités électronique de traitement et qui est agencé pour transmettre une trame de données d’un flux de données entre au moins deux des unités électroniques de traitement, le commutateur comportant au moins un circuit électronique (19) agencé pour maitriser un temps de transit de la trame de données entre les deux unités électroniques de traitement. FIGURE DE L’ABREGE: Fig. 2 Réseau de communication avionique L’invention concerne le domaine des réseaux de communication et notamment les réseaux de communication avioniques. ARRIERE PLAN DE L’INVENTION Dans le domaine aéronautique, les réseaux de communication permettent de servir de support aux communications internes d’un aéronef, c’est-à-dire aux échanges de données entre les différent éléments avioniques de l’aéronef (ou au sein d’un même élément avionique de l’aéronef). Un réseau de communication permet de relier entre elles une pluralité d’unités électroniques de traitement (par exemple, des calculateurs, des processeurs, …). Pour cela, un réseau de communication comprend classiquement une pluralité de commutateurs reliés entre eux et aux unités électroniques de traitement par des liaisons de données (câbles et/ou liaisons sans fil par exemple radioélectriques). Les commutateurs assurent ainsi l’échange et la surveillance des flux de données transitant entre les unités électroniques de traitement. Une trame de données transitant dans un réseau de communication, entre une unité électronique de traitement source et une unité électronique de traitement destinataire, est caractérisée en particulier par son temps de transit au travers du réseau de communication. Le temps de transit (aussi appelé latence) est ainsi une grandeur clé qui permet de surveiller le vieillissement de la trame de données transitant dans le réseau de communication et plus particulièrement la validité de ces données lorsque celles-ci sont valables pour une durée temporelle maximale donnée. La valeur maximale du temps de transit d’une trame de données est classiquement prédéfinie selon un scénario pire cas pour une architecture réseau donnée, c’est-à-dire en fonction de la topologie physique et de la topologie logique du réseau de communication considéré. En outre, pour certains types de flux de données, la connaissance explicite du temps de transit d’une trame de données dans le réseau de communication est une grandeur clé permettant directement à l’unité électronique de traitement destinataire (de la trame de données) de compenser le retard temporel de ladite trame de données dû à sa propagation à travers le réseau de communication. Le retard temporel introduit par le réseau de communication est ainsi connu et intégré au niveau récepteur, c’est-à-dire par l’unité électronique de traitement destinataire. En phase de fonctionnement (en anglais run time ) d’un réseau de communication, le temps de transit d’une trame de données est classiquement mesuré de façon unitaire. En effet, chaque ou seulement certains des commutateurs du réseau de communication vont mesurer la latence unitaire de ladite trame de données. La latence unitaire correspond au temps de transit de la trame de données à travers le commutateur considéré, c’est-à-dire le temps de transit de ladite trame de données entre un port d’entrée (sur lequel ladite trame de données est reçue) et un port de sortie (depuis lequel la trame de données est transmise) dudit commutateur. La valeur du temps de transit unitaire mesurée est alors comparée à un seuil de temps de transit unitaire (quota temporel) qui a été prédéfini en phase de conception (en anglais design time ). De cette manière, si la valeur du temps de transit unitaire mesurée d’une trame de données est supérieure au seuil, ladite trame de données est considérée comme obsolète. Cela permet d’éviter qu’un commutateur ne véhicule une trame de données trop ancienne. L’inconvénient majeur de la surveillance décrite ci-dessus est qu’elle est parcellaire (c’est-à-dire non globale) car réalisée en local par certains commutateurs du réseau de communication. Il est donc envisagé de maitriser, de façon globale, le temps de transit des trames de données au travers d’un réseau de communication. OBJET DE L’INVENTION Un objet de l’invention est de proposer un réseau de communication permettant de maitriser de façon globale le temps de transit des trames de données A cet effet, on propose un réseau de communication pour relier entre elles une pluralité d’unités électroniques de traitement de données, le réseau comprenant au moins un commutateur qui possède au moins un port d’entrée et un port de sortie pour sa liaison aux unités électronique de traitement et qui est agencé pour transmettre une trame de données d’un flux de données entre au moins deux des unités électroniques de traitement. Le commutateur comporte au moins un circuit électronique agencé pour maitriser un temps de transit global de la trame de données entre les deux unités électroniques de traitement. L’invention est particulièrement avantageuse car chaque commutateur du réseau de communication est agencé pour permettre de maitriser le temps de transit global de la trame de données. La surveillance de la trame de données est donc ici réalisée de façon globale. Il est ainsi assuré qu’aucune trame de données obsolète n’est transmise aux unités électroniques de traitement. Dans un premier mode de réalisation, le commutateur comporte une pluralité de ports d’entrée et une pluralité de ports de sortie et le circuit électronique est agencé pour : - mesurer un temps de transit unitaire de la trame de données entre un des ports d’entrée particulier sur lequel la trame de données est reçue et un des ports de sortie particulier depuis lequel la trame de données est transmise, - introduire par concaténation en queue de la trame de données une extension de donnée associée au commutateur, l’extension de donnée comportant le temps de transit unitaire mesuré. Dans le premier mode de réalisation, la maîtrise du temps de transit global résulte de sa connaissance a posteriori, avant la transmission de la trame de données à l’unité électronique destinataire. De préférence alors, le réseau comprend plusieurs commutateurs reliés entre eux pour transmettre la trame de données entre un commutateur de tête situé en aval immédiat de l’unité électronique de traitement émettant la trame de données et un commutateur de queue situé en amont immédiat de l’unité électronique de traitement destinataire de la trame de données, le circuit électronique de chaque commutateur étant agencé pour introduire successivement par concaténation l’extension de donnée en queue de la trame de données. Avantageusement, le circuit électronique du commutateur de queue est agencé pour extraire par déconcaténation l’extension de données associée à chaque commutateur, le circuit électronique du commutateur de queue est agencé pour sommer les temps de transits unitaires et calculer le temps de transit global de la trame de données. Selon une caractéristique particulière, le circuit électronique du commutateur de queue est agencé pour comparer le temps de transit global de la trame de données à un seuil de temps de transit global prédéfini. De préférence, l’extension de données associée à chaque commutateur comporte respectivement un identifiant de chaque commutateur, le circuit électronique du commutateur de queue est agencé pour déterminer un chemin de transit de la trame de données entre le commutateur de tête et le commutateur de queue. Avantageusement, l’extension de données associée à chaque commutateur comporte respectivement un identifiant du port de sortie particulier de chaque commutateur depuis lequel la trame de données est transmise. Optionnellement, l’unité électronique de traitement destinataire de la trame de données est agencée pour extraire par déconcaténation l’extension de données associée à chaque commutateur, l’unité électronique de traitement destinataire de la trame de données est agencée pour sommer les temps de transit unitaires et calculer le temps de transit global de la trame de données. Selon une caractéristique particulière, le circuit électronique de chaque commutateur en amont du commutateur de queue est agencé pour introduire successivement par concaténation une donnée d’intégrité relative à l’extension de donnée. Avantageusement, la donnée d’intégrité est calculée à chaque commutateur. En variante, la donnée d’intégrité est globale. Optionnellement, la trame de données comporte un champ additionnel dont tous les bits sont à un niveau logique prédéterminé, un des bits du champ additionnel étant attribué à chacun des commutateurs et chaque commutateur étant agencé pour modifier le bit du champ additionnel relatif audit commutateur lorsque la trame de données le traverse. Dans un deuxième mode de réalisation, des premiers flux de données configurés pour être prioritaires par rapport à des deuxièmes flux de données transitent dans le réseau et le circuit électronique comprend une mémoire dans laquelle sont définie une première liste d’attente FIFO dédiée à chaque port de sortie de chaque commutateur pour stocker des premières trames de données des premiers flux de données et une deuxième liste d’attente FIFO dédiée à chaque port de sortie de chaque commutateur pour stocker des deuxièmes trames de données des deuxièmes flux de données. Dans le deuxième mode de réalisation, la maîtrise du temps de transit global repose sur la priorité qui est donnée aux trames de données du premier flux. On sait ainsi que le temps de transit global est maintenu aussi petit que possible et/ou égal à une valeur prédéfinie pour un chemin de transit physique donné d’une trame de données. De préférence, le circuit électronique est agencé pour que le temps de transit unitaire des premières trames de données des premiers flux de données soit sensiblement fixe. De préférence également, le circuit électronique est agencé pour que le temps de transit unitaire des deuxièmes trames de données des deuxièmes flux de données présente une variation inférieure à un seuil de variation prédéfinie. Optionnellement, des niveaux de priorité sont affectés entre des flux de données distincts parmi les premiers flux de données et/ou les deuxièmes flux de données, le circuit électronique est agencé pour que les trames de données des flux de données distincts soient transmises suivant un ordre croissant du niveau de priorité. L’invention concerne également un commutateur agencé pour mettre en œuvre le réseau de communication tel que précédemment décrit. L’invention concerne également une architecture électronique comportant une pluralité d’unités électronique de traitement reliées entre elles par le réseau de communication tel que précédemment décrit. L’invention concerne également un aéronef comportant une telle architecture électronique.   D’autres caractéristiques et avantages de l’invention ressortiront à la lecture de la description qui suit de modes de réalisation particuliers non limitatifs de l’invention. La description de l’invention fait référence aux dessins annexés, parmi lesquels : la représente un aéronef comprenant un réseau de communication selon l’invention. la représente une vue structurelle du réseau de communication illustré à la . la représente l’architecture interne d’un commutateur du réseau de communication illustré à la selon un premier mode de réalisation de l’invention. la représente un diagramme de définition de bloc de la fonction de concaténation du commutateur illustré à la . la représente une trame de données selon une variante du premier mode de réalisation de l’invention. la représente une trame de données selon une variante du premier mode de réalisation de l’invention la représente l’architecture interne d’un commutateur du réseau de communication illustré à la selon un deuxième mode de réalisation de l’invention. la représente un diagramme d’identification et de stockage de flux de données selon un deuxième mode de réalisation de l’invention. Réseau de communication (4) pour relier entre elles une pluralité d’unités électroniques de traitement (5, 6, 7, 8), le réseau comprenant au moins un commutateur qui possède au moins un port d’entrée et un port de sortie pour sa liaison aux unités électroniques de traitement et qui est agencé pour transmettre une trame de données d’un flux de données entre au moins deux des unités électroniques de traitement, le commutateur comportant au moins un circuit électronique (19) agencé pour maitriser un temps de transit de la trame de données entre les deux unités électroniques de traitement. Réseau selon la revendication 1, dans lequel le commutateur comporte une pluralité de ports d’entrée (15, 16) et une pluralité de ports de sortie (17, 18), et dans lequel le circuit électronique (19) est agencé pour : - déterminer un temps de transit unitaire de la trame de données entre le port d’entrée sur lequel la trame de données est reçue et le port de sortie particulier depuis lequel la trame de données est transmise, - introduire par concaténation en queue de la trame de données une extension de donnée associée au commutateur, l’extension de donnée comportant le temps de transit unitaire déterminé. Réseau selon la revendication 2, comprenant plusieurs commutateurs (9, 10, 11, 12) reliés entre eux pour transmettre la trame de données entre un commutateur de tête situé en aval immédiat de l’unité électronique de traitement émettant la trame de données et un commutateur de queue situé en amont immédiat de l’unité électronique de traitement destinataire de la trame de données, le circuit électronique (19) de chaque commutateur étant agencé pour introduire successivement par concaténation l’extension de donnée en queue de la trame de données. Réseau selon la revendication 3, dans lequel le circuit électronique (19) du commutateur de queue est agencé pour extraire par déconcaténation l’extension de données associée à chaque commutateur, le circuit électronique du commutateur de queue est agencé pour sommer les temps de transit unitaires et calculer le temps de transit global de la trame de données. Réseau selon la revendication 4, dans lequel le circuit électronique (19) du commutateur de queue est agencé pour comparer le temps de transit global de la trame de données à un seuil de temps de transit global prédéfini. Réseau selon la revendication 4, dans lequel l’extension de données associée à chaque commutateur comporte respectivement un identifiant de chaque commutateur, le circuit électronique (19) du commutateur de queue est agencé pour déterminer un chemin de transit de la trame de données entre le commutateur de tête et le commutateur de queue. Réseau selon la revendication 4, dans lequel l’extension de données associée à chaque commutateur comporte respectivement un identifiant du port de sortie particulier de chaque commutateur depuis lequel la trame de données est transmise. Réseau selon la revendication 3, dans lequel l’unité électronique de traitement destinataire de la trame de données est agencée pour extraire par déconcaténation l’extension de données associée à chaque commutateur, et l’unité électronique de traitement destinataire de la trame de données est agencée pour sommer les temps de transit unitaires et calculer le temps de transit global de la trame de données. Réseau selon la revendication 3, dans lequel le circuit électronique (19) de chaque commutateur est agencé pour introduire successivement par concaténation une donnée d’intégrité relative à l’extension de donnée. Réseau selon la revendication 9, dans lequel la donnée d’intégrité est calculée à chaque commutateur. Réseau selon la revendication 9, dans lequel la donnée d’intégrité est globale. Réseau selon la revendication 2, dans lequel la trame de données comporte un champ additionnel dont tous les bits sont à un niveau logique prédéterminé, un des bits du champ additionnel étant attribué à chacun des commutateurs et chaque commutateur étant agencé pour modifier le bit du champ additionnel relatif audit commutateur lorsque la trame de données le traverse. Réseau selon l’une des revendications 2 à 12, dans lequel transitent des premiers flux de données configurés pour être prioritaires par rapport à des deuxièmes flux de données et le circuit électronique comprend une mémoire dans laquelle sont définie une première liste d’attente FIFO (26a, 26c, 26e, 26g) dédiée à chaque port de sortie de chaque commutateur pour stocker des premières trames de données des premiers flux de données et une deuxième liste d’attente FIFO (26b, 26d, 26f, 26h) dédiée à chaque port de sortie de chaque commutateur pour stocker des deuxièmes trames de données des deuxièmes flux de données. Réseau selon la revendication 13, dans lequel le circuit électronique (19) est agencé pour que le temps de transit unitaire des premières trames de données des premiers flux de données soit sensiblement fixe. Réseau selon la revendication 13, dans lequel le circuit électronique (19) est agencé pour que le temps de transit unitaire des deuxièmes trames de données des deuxièmes flux de données présente une variation inférieure à un seuil de variation prédéfinie. Réseau selon l’une des revendications 13 à 15, dans lequel des niveaux de priorité sont affectés entre des flux de données distincts parmi les premiers flux de données et/ou les deuxièmes flux de données, le circuit électronique (19) est agencé pour que les trames de données des flux de données distincts soient transmises suivant un ordre croissant du niveau de priorité. Commutateur (9, 10, 11, 12) agencé pour mettre en œuvre le réseau de communication (4) selon l’une des revendications précédentes. Architecture électronique comportant une pluralité d’unités électronique de traitement reliées entre elles par le réseau de communication (4) selon l’une des revendications précédentes. Aéronef (1) comportant une architecture électronique selon la revendication 18.