Brevet FR3129004A1 — publié le 20230512

Circuit d’alimentation La présente description concerne un circuit d’alimentation (300, 500, 600) comprenant un premier dispositif à transistor (MLOOP, MLOOP1, MLOOP2) comprenant une première grille (310) associée à une première transconductance et une deuxième grille (308) associée à une transconductance supérieure à la première transconductance ; un deuxième dispositif à transistor (MVRT, MVRT1, MVRT2) comprenant une troisième grille (304) associée à une deuxième transconductance et une quatrième grille (302) associée à une transconductance supérieure à la deuxième transconductance ; la première et la troisième grilles (310, 304) étant commandées par une boucle de régulation fermée ; la deuxième et la quatrième grilles (308, 302) étant commandées par une tension de référence (VGVRT) échantillonnée ; le deuxième dispositif à transistor (MVRT, MVRT1, MVRT2) étant apte à alimenter au moins une charge (20). Figure pour l'abrégé : Fig. 3 Circuit d’alimentation La présente description concerne de façon générale les circuits d’alimentations. De nombreuses applications nécessitent une alimentation électrique à bas bruit. C’est le cas par exemple des capteurs, notamment les capteurs d’image. Dans ces applications, les effets du bruit, injecté par l’alimentation, et du bruit électronique des composants, sont sensibles car les pixels des capteurs réjectent en général insuffisamment le bruit pour pouvoir obtenir la qualité d’image recherchée. Pour ces applications sensibles au bruit, il est donc souhaitable que l’alimentation ait un très bon taux de réjection de bruit d'alimentation (Power Supply Rejection Ratio en anglais, PSRR), de l’ordre de 50dB, et sur une large plage de fréquence, comme par exemple jusqu’à 10 MHz pour les capteurs d’image. Dans les solutions existantes, soit le PSRR n’est pas adéquat, soit les performances sont limitées en fréquence et en bruit. Il existe un besoin d’améliorer les circuits d’alimentation connus. Un mode de réalisation pallie tout ou partie des inconvénients des circuits d’alimentation connus, en particulier des circuits d’alimentation de pixels par exemple dans les capteurs d’image. Un mode de réalisation prévoit un circuit d’alimentation comprenant : - un premier dispositif à transistor comprenant une première grille associée à une première transconductance et une deuxième grille associée à une transconductance supérieure à la première transconductance ; - un deuxième dispositif à transistor comprenant une troisième grille associée à une deuxième transconductance et une quatrième grille associée à une transconductance supérieure à la deuxième transconductance ; la première et la troisième grilles étant commandées par une boucle de régulation fermée ; la deuxième et la quatrième grilles étant commandées par une tension de référence échantillonnée ; le deuxième dispositif à transistor étant apte à alimenter au moins une charge. Un mode de réalisation prévoit un procédé d’alimentation d’une charge, comprenant : - commander une première grille d’un premier dispositif à transistor par une boucle de régulation fermée ; - commander une deuxième grille du premier dispositif par une tension de référence échantillonnée, la première grille étant associée à une première transconductance et la deuxième grille étant associée à une transconductance supérieure à celle associée à la première grille ; - commander une troisième grille d’un deuxième dispositif à transistor par la boucle de régulation fermée ; et - commander une quatrième grille du deuxième dispositif à transistor par la tension de référence échantillonnée, la troisième grille étant associée à une deuxième transconductance et la quatrième grille étant associée à une transconductance supérieure à la deuxième transconductance ; le deuxième dispositif à transistor étant configuré pour alimenter au moins une charge lorsque les étapes de commande sont effectuées. Selon un mode de réalisation, la boucle de régulation fermée est formée par un amplificateur opérationnel prenant, en entrée non-inverseuse, une tension à suivre et, en entrée inverseuse, une tension présente sur une source du premier dispositif à transistor ; et la première et la troisième grilles sont reliées à la sortie de l’amplificateur opérationnel. Selon un mode de réalisation, la première grille du premier dispositif à transistor et la troisième grille du deuxième dispositif à transistor sont des grilles arrières. Selon un mode de réalisation, la tension de référence est générée par une autre boucle de régulation fermée comprenant un transistor dont la grille avant est reliée à la sortie d’un amplificateur opérationnel ; les transistors des premiers et deuxièmes dispositifs à transistors et le transistor de l’autre boucle de régulation fermée étant appairés entre eux. Selon un mode de réalisation, le transistor de l’autre boucle de régulation fermée comprend une grille arrière ; et la tension appliquée à la première grille du premier dispositif à transistor par l’amplificateur est égale à la tension appliquée à ladite grille arrière du transistor de l’autre boucle de régulation fermée. Selon un mode de réalisation, le premier dispositif à transistor comprend un premier transistor comprenant la première grille et un deuxième transistor comprenant la deuxième grille, une source du premier transistor étant connectée à une source du deuxième transistor et un drain du premier transistor étant connecté à un drain du deuxième transistor ; et le deuxième dispositif à transistor comprend un troisième transistor comprenant la troisième grille et un quatrième transistor comprenant la quatrième grille, une source du troisième transistor étant connectée à une source du quatrième transistor, un drain du troisième transistor étant connecté à un drain du quatrième transistor. Selon un mode de réalisation, une largeur du deuxième transistor est supérieure à celle du premier transistor et/ou une largeur du troisième transistor est supérieure à celle du quatrième transistor. Selon un mode de réalisation, le circuit comprend plusieurs autres deuxièmes dispositifs à transistor dont les troisièmes grilles sont reliées entre elles ; chaque deuxième dispositif étant configuré pour alimenter une charge distincte. Selon un mode de réalisation, les deuxièmes dispositifs à transistor comprennent chacun une source, les sources étant reliées entre elles. Selon un mode de réalisation, la largeur du deuxième dispositif à transistor est un multiple k de la largeur du premier dispositif à transistor, le multiple k étant égal ou supérieur à 5, par exemple égal ou supérieur à 150. Selon un mode de réalisation, la largeur W2 du transistor MLOOP2 est supérieure à la largeur W1 du transistor MLOOP1 d’un facteur d’échelle M w =W2/W1 égal ou supérieur à 5, par exemple compris entre 10 et 20. Selon un mode de réalisation, l’échantillonnage de la tension de référence pour commander la deuxième grille est mis en œuvre par un premier condensateur ayant une électrode recevant la tension de référence par l’intermédiaire d’un premier interrupteur ; et l’échantillonnage de la tension de référence pour commander la quatrième grille est mis en œuvre par un deuxième condensateur ayant une électrode recevant la tension de référence par l’intermédiaire d’un deuxième interrupteur. Un mode de réalisation prévoit un capteur d’image comprenant : - un tel circuit d’alimentation ; et - un ou plusieurs pixels alimentés par le circuit d’alimentation. Un mode de réalisation prévoit un capteur d’image comprenant : - un tel circuit d’alimentation ; et - des colonnes de pixels alimentées chacune par un des deuxièmes dispositifs à transistor. Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : la représente, de manière schématique, un exemple d’un circuit d’alimentation à boucle fermée alimentant une matrice de pixels ; la représente de manière schématique, un exemple d’un circuit d’alimentation à boucle ouverte alimentant une matrice de pixels ; la représente de manière schématique, un capteur d’image comprenant un circuit d’alimentation alimentant une matrice de pixels selon un mode de réalisation de la présente description ; la représente de manière schématique une boucle fermée de polarisation de la selon un autre mode de réalisation de la présente description ; la représente de manière schématique, un circuit d’alimentation alimentant une matrice de pixels d’un capteur d’image selon un autre mode de réalisation de la présente description ; et la représente de manière schématique, un circuit d’alimentation alimentant une matrice de pixels d’un capteur d’image selon un autre mode de réalisation de la présente description. Circuit d’alimentation (300, 500, 600) comprenant : - un premier dispositif à transistor (MLOOP, MLOOP1, MLOOP2) comprenant une première grille (310) associée à une première transconductance et une deuxième grille (308) associée à une transconductance supérieure à la première transconductance ; - un deuxième dispositif à transistor (MVRT, MVRT1, MVRT2) comprenant une troisième grille (304) associée à une deuxième transconductance et une quatrième grille (302) associée à une transconductance supérieure à la deuxième transconductance ; la première et la troisième grilles (310, 304) étant commandées par une boucle de régulation fermée ; la deuxième et la quatrième grilles (308, 302) étant commandées par une tension de référence (VGVRT) échantillonnée ; le deuxième dispositif à transistor (MVRT, MVRT1, MVRT2) étant apte à alimenter au moins une charge (20). Procédé d’alimentation d’une charge, comprenant : - commander une première grille (310) d’un premier dispositif à transistor (MLOOP, MLOOP1, MLOOP2) par une boucle de régulation fermée ; - commander une deuxième grille (308) du premier dispositif par une tension de référence (VGVRT) échantillonnée, la première grille (310) étant associée à une première transconductance et la deuxième grille (308) étant associée à une transconductance supérieure à celle associée à la première grille (310) ; - commander une troisième grille (304) d’un deuxième dispositif à transistor (MVRT, MVRT1, MVRT2) par la boucle de régulation fermée ; et - commander une quatrième grille (302) du deuxième dispositif à transistor (MVRT, MVRT1, MVRT2) par la tension de référence (VGVRT) échantillonnée, la troisième grille (304) étant associée à une deuxième transconductance et la quatrième grille étant associée à une transconductance supérieure à la deuxième transconductance ; le deuxième dispositif à transistor (MVRT, MVRT1, MVRT2) étant configuré pour alimenter au moins une charge (20) lorsque les étapes de commande sont effectuées. Circuit selon la revendication 1, dans lequel : - la boucle de régulation fermée est formée par un amplificateur opérationnel (106) prenant, en entrée non-inverseuse, une tension à suivre (VREF1) et, en entrée inverseuse, une tension présente sur une source du premier dispositif à transistor (MLOOP, MLOOP1, MLOOP2) ; et - la première et la troisième grilles (310, 304) sont reliées à la sortie de l’amplificateur opérationnel (106). Circuit selon la revendication 1 ou 3, dans lequel la première grille (310) du premier dispositif à transistor (MLOOP) et la troisième grille (304) du deuxième dispositif à transistor (MVRT) sont des grilles arrières. Circuit selon la revendication 1 ou l’une quelconque des revendications 3 à 4, dans lequel la tension de référence (VGVRT) est générée par une autre boucle de régulation fermée (BIAS LOOP) comprenant un transistor (MBIAS) dont la grille avant est reliée à la sortie d’un amplificateur opérationnel (203) ; les transistors des premiers et deuxièmes dispositifs à transistors (MLOOP, MVRT) et le transistor (MBIAS) de l’autre boucle de régulation fermée (BIAS LOOP) étant appairés entre eux. Circuit selon la revendication 5 dans sa dépendance aux revendications 3 et 4, dans lequel : - le transistor (MBIAS) de l’autre boucle de régulation fermée (BIAS LOOP) comprend une grille arrière ; et - la tension appliquée à la première grille (310) du premier dispositif à transistor (MLOOP) par l’amplificateur (106) est égale à la tension appliquée à ladite grille arrière du transistor (MBIAS) de l’autre boucle de régulation fermée (BIAS LOOP). Circuit selon la revendication 1 ou l’une quelconque des revendications 3 à 6, dans lequel : - le premier dispositif à transistor comprend un premier transistor (MLOOP1) comprenant la première grille et un deuxième transistor (MLOOP2) comprenant la deuxième grille, une source du premier transistor étant connectée à une source du deuxième transistor et un drain du premier transistor étant connecté à un drain du deuxième transistor ; et - le deuxième dispositif à transistor comprend un troisième transistor (MVRT1) comprenant la troisième grille et un quatrième transistor (MVRT2) comprenant la quatrième grille, une source du troisième transistor étant connectée à une source du quatrième transistor, un drain du troisième transistor étant connecté à un drain du quatrième transistor. Circuit selon la revendication 7, dans lequel une largeur du deuxième transistor (MLOOP2) est supérieure à celle du premier transistor (MLOOP1) et/ou une largeur du troisième transistor (MVRT2) est supérieure à celle du quatrième transistor (MVRT1). Circuit selon la revendication 1 ou l’une quelconque des revendications 3 à 8, comprenant plusieurs autres deuxièmes dispositifs à transistor dont les troisièmes grilles sont reliées entre elles ; chaque deuxième dispositif étant configuré pour alimenter une charge distincte. Circuit selon la revendication 9, dans lequel les deuxièmes dispositifs à transistor comprennent chacun une source, les sources étant reliées entre elles. Circuit selon la revendication 1 ou l’une quelconque des revendications 3 à 10, dans lequel la largeur du deuxième dispositif à transistor (MVRT) est un multiple k de la largeur du premier dispositif à transistor (MLOOP), le multiple k étant égal ou supérieur à 5, par exemple égal ou supérieur à 150. Capteur d’image (350, 550, 650) comprenant : - le circuit d’alimentation (300, 500, 600) selon la revendication 1 ou l’une quelconque des revendications 3 à 11 ; et - un ou plusieurs pixels alimentés par le circuit d’alimentation. Capteur d’image comprenant : - le circuit d’alimentation selon l’une quelconque des revendications 9 à 11 ; et - des colonnes de pixels alimentées chacune par un des deuxièmes dispositifs à transistor.