Brevet FR3130441A1 — publié le 20230616

Mémoire résistive à sélecteur, équipée d’un condensateur d’écriture, et procédé d’écriture associé Une telle mémoire (1), comprenant au moins une cellule (20) mémoire résistive et un dispositif d’écriture (3a). La cellule mémoire (20) comprend un élément mémoire (22) ayant au moins un état hautement résistif et un état bassement résistif, et un sélecteur (21) agencé en série avec l’élément mémoire, le sélecteur étant électriquement conducteur lorsqu’une tension supérieure à une tension seuil (V th ) donnée est appliquée au sélecteur. Le dispositif d’écriture comprend au moins un condensateur d’écriture (4) et un dispositif de charge (30a), et est configuré pour charger le condensateur d’écriture puis pour le connecter à la cellule mémoire pour programmer cette cellule. Figure à publier avec l’abrégé : Figure 1 Mémoire résistive à sélecteur, équipée d’un condensateur d’écriture, et procédé d’écriture associé Le domaine technique est celui de la micro-électronique, plus particulièrement celui des mémoires résistives. L’invention concerne notamment un dispositif d’écriture particulier, permettant d’écrire une ou des données dans une telle mémoire résistive. ARRIERE-PLAN TECHNOLOGIQUE De nouveaux types de mémoires non volatiles, appelées mémoires résistives, ou parfois ReRAM (selon l’acronyme de « Resistive Random Access Memory »), ont été développés ces dernières années. Une mémoire de ce type comprend généralement une matrice de cellules mémoires, parfois appelées « points mémoire », stockant chacune une donnée, par exemple une donnée binaire. La donnée binaire en question est représentée par le niveau de résistance, soit haut, soit bas, de la cellule mémoire considérée. La donnée stockée dans une telle cellule mémoire peut aussi être une donnée pouvant prendre plus de deux valeurs différentes (par exemple quatre valeurs différentes, la donnée regroupant alors deux bits), dans le cas d’une cellule mémoire « multiniveaux ». Dans ce cas, la cellule mémoire présente une résistance égale à l’un de ses niveaux de résistance (dont le nombre est supérieur à deux), niveau qui est associé à la valeur stockée dans la cellule. Différentes technologies sont envisageables, pour réaliser des cellules mémoire. Il peut par exemple s’agir de cellules mémoire de type filamentaire, comprenant une couche active dans laquelle un filament électriquement conducteur est soit rompu, soit au contraire reformé pour faire varier le niveau de résistance de la cellule mémoire, lors de cycles d’écriture puis de remise à zéro de cette cellule (opérations de SET, lorsque le filament est reformé, et de RESET, lorsque le filament est rompu à nouveau). Une telle cellule mémoire, de type filamentaire, peut par exemple être une cellule de type OxRam (selon l’acronyme anglo-saxon de « Oxide Random Access Memory »), ou de type CB-RAM (selon l’acronyme anglo-saxon de « Conductive Bridge Random Access Memory »). Les cellules mémoire résistives en question peuvent aussi être des cellules de type PCRAM (pour « Phase Change Random Access Memory »), dans lesquelles un changement de phase amorphe-cristallin s’accompagne d’un changement de résistance de la cellule. Quoiqu’il en soit, pour écrire une donnée à stocker dans l’une des cellules de la matrice, on peut appliquer une tension électrique ou imposer un courant électrique donné à cette cellule, pendant une certaine durée, pour la faire passer de son état hautement résistif à son état bassement résistif, ou inversement. Mais lors d’une telle opération d’écriture, il faut parfois attendre un certain temps entre l’instant où l’on commence à appliquer la tension d’écriture, et le moment où la cellule mémoire change d’état résistif. Or, le délai correspondant est en partie imprévisible, susceptible de varier d’une cellule à l’autre, et d’une écriture à l’autre : dans certains cas, le basculement peut avoir lieu presque instantanément, au bout d’une ou de quelques nanosecondes seulement, tandis que dans d’autre cas, le basculement peut ne se produire qu’une trentaine ou quarantaine de nanosecondes après l’application de la tension d’écriture. Ce phénomène est parfois appelé « incubation ». Pour pouvoir écrire convenablement la cellule mémoire considérée, la tension d’écriture doit alors être appliquée sous la forme d’une impulsion en forme de créneau, de durée relativement importante (plus longue que la valeur maximale attendue pour le délai d’incubation). Dans le cas d’un SET, c’est-à-dire dans un cas où on amène la cellule mémoire dans son état bassement résistif, l’instant à partir duquel la cellule devient assez fortement conductrice peut être situé soit au début de cette impulsion, soit plutôt à la fin de celle-ci. Lorsque la cellule mémoire bascule dans son état bassement résistif au début de l’impulsion d’écriture, un courant électrique notable traverse la cellule mémoire pendant une durée importante (i.e.: pendant presque toute la durée de l’impulsion d’écriture). Cela entraine une consommation électrique importante, et peut aussi causer une forme d’altération ou des tensions mécaniques à petite échelle (un « stress ») au sein de la cellule mémoire. Pour éviter cette surconsommation, et cette possible altération, une solution consiste à un circuit actif de détection et d’arrêt d’écriture (parfois appelé « write termination » en anglais), qui détecte le passage d’un état hautement résistif à un état bassement résistif, pour la cellule à écrire, et qui stoppe l’impulsion d’écriture dès que ce passage a été détecté. Mais cette solution conduit à un dispositif relativement complexe. Il existe donc un besoin d’un solution simple, fiable, et si possible peu encombrante permettant d’éviter la surconsommation électrique (et la possible altération des cellules mémoire) lors des opérations d’écriture. RESUME Dans ce contexte, on propose une mémoire comprenant au moins une cellule mémoire résistive, et un dispositif d’écriture pour programmer ladite cellule, la cellule mémoire comprenant : un élément mémoire ayant au moins un état hautement résistif et un état bassement résistif, et un sélecteur agencé en série avec l’élément mémoire, le sélecteur étant électriquement conducteur lorsqu’une tension supérieure à une tension seuil donnée est appliquée au sélecteur et à condition qu’un courant traversant le sélecteur soit supérieur à un courant de maintien donné, le dispositif d’écriture comprenant au moins un condensateur d’écriture et un dispositif de charge, et étant configuré pour : a) charger le condensateur d’écriture avec le dispositif de charge jusqu’à une tension initiale d’écriture donnée, le condensateur d’écriture étant déconnecté de ladite cellule mémoire pendant la charge du condensateur, puis pour b) connecter le condensateur d’écriture ainsi chargé, à la cellule mémoire, pour programmer ladite cellule. Comme la tension appliquée à la cellule mémoire pour l’écrire (i.e.: pour la programmer) est appliquée en la connectant au condensateur, l’énergie consommée lors de l’écriture est intrinsèquement limitée (par l’énergie stockée initialement dans le condensateur, lors de l’étape a) de charge). Le passage du courant électrique dans la cellule mémoire, lors de l’opération d’écriture, entraine naturellement (et en quelque sorte, automatiquement) une décroissance de la tension appliquée à la cellule mémoire, du fait de la décharge du condensateur d’écriture dans la cellule mémoire, évitant ainsi une surconsommation électrique, et cela même si l’instant de basculement de l’état hautement résistif à l’état bassement résistif (ou inversement) est en partie imprévisible. L’utilisation d’un tel sélecteur, bipolaire, à seuil (en pratique de type « backend », parfois appelé aussi co-intégrable), en série avec l’élément mémoire, permet une fabrication commode de la mémoire, ainsi qu’une compacité meilleure qu’en employant un transistor de sélection, à la place du sélecteur en question. Un sélecteur « back-end » (« Back-End-Of-Line », ou BEOL) est typiquement réalisé dans des niveaux supérieurs à 1 situés au-dessus d’un substrat (par exemple un substrat en Silicium), contrairement aux composants "Front-End-Of-Line" (FEOL) qui se fabriquent à la surface du substrat (diodes et transistors CMOS par exemple), notamment au niveau 1. Un tel sélecteur peut être formé de couches déposées sur ou sous une couche mémoire, et gravées en bloc en même temps que la couche mémoire (ce qui permet un auto-alignement du sélecteur et de l’élément mémoire), d’où l’appellation co-intégrable (puisqu’ils sont intégrés dans le même niveau, en termes de technologie de fabrication). Par ailleurs, dans cette mémoire, la limitation de l’énergie consommée provient à la fois de l’emploi du condensateur d’écriture (comme expliqué plus haut), mais aussi de l’emploi de ce sélecteur, qui, sous une forme particulièrement simple, et en combinaison avec ce condensateur, joue en quelque sorte le rôle d’un circuit de détection et d’arrêt d’écriture, du fait du blocage du sélecteur lorsque le courant qui le traverse devient inférieur au courant de maintien du sélecteur qui a été mentionné ci-dessus. Ce type de sélecteur avec double seuil, est par exemple un sélecteur de type OTS. On notera qu’il n’est du tout immédiat qu’un tel agencement, avec une cellule mémoire à sélecteur à seuil, et avec un condensateur d’écriture, puisse fonctionner convenablement. En effet, la présence de deux seuils de fonctionnement pour le sélecteur (un pour l’ouverture, et l’autre pour la fermeture/maintien), et les exigences liées à l’écriture, pourraient faire craindre : soit que l’on arrive pas faire se décharger suffisamment le condensateur dans l’élément mémoire (le sélecteur se rebloquant trop vite), soit l’apparition de phénomènes oscillatoires indésirables (en effet, du fait de la présence de capacités parasites dans des matrices crossbar 1S1R, il est connu que les sélecteurs à seuil peuvent se bloquer (si les conditions de maintien de l'état conducteur – c’est-à-dire à l’état passant – ne sont pas satisfaites ; en particulier si le courant qui traverse la cellule 1S1R devient inférieur au courant de maintien), puis, sous l’effet d’une recharge des capacités parasites, se débloquer (si la tension aux bornes de la cellule 1S1R redevient supérieure à sa tension de seuil V th ,1S1R ), pour se rebloquer à nouveau, et ainsi de suite, entrainant des oscillations particulièrement indésirables). Par ailleurs, on pourrait craindre à première vue que les valeurs de capacité adaptées soient importantes, rendant ainsi le condensateur d’écriture encombrant. Mais, comme expliqué dans la description, une étude plus détaillée montre que l’utilisation d’un tel sélecteur à seuil et d’un condensateur d’écriture sont en fait compatibles (une décharge, à travers le sélecteur, jusqu’à écriture de l’élément mémoire, est possible en pratique), et même, produisent ensemble un effet intéressant de limitation automatique de décharge. Par ailleurs, les valeurs de capacité à employer s’avèrent suffisamment petites pour ne pas augmenter notablement l’encombrement d’une matrice de mémoires de type crossbar. Outre les caractéristiques mentionnées ci-dessus, la mémoire qui vient d’être présentée peut présenter une ou plusieurs des caractéristiques optionnelles suivantes, considérées individuellement ou selon toutes les combinaisons techniquement envisageables : la mémoire comprend : une matrice de cellules mémoires de même type, dont fait partie ladite cellule mémoire programmée à l’étape b), cette matrice comprenant des pistes électriques de ligne et des pistes électriques de colonne, chaque cellule mémoire étant connectée entre, d’une part, l’une des pistes électriques de ligne et, d’autre part, l’une des pistes électriques de colonne, et un dispositif de connexion, configuré pour connecter sélectivement ladite cellule mémoire à programmer, au dispositif d’écriture, ou pour connecter un groupe donné de cellules mémoire de la matrice au dispositif d’écriture ; le condensateur d’écriture a une capacité électrique supérieure ou égale à une capacité électrique C o,1 définie par la formule (F1) suivante : où : V init est la tension initiale d’écriture, V stop est une tension de fin d’écriture, égale, ou supérieure à une tension de maintien à l’état passant de la cellule mémoire, et où E SET est une énergie électrique à apporter à l’élément mémoire pour le faire passer de son état hautement résistif à son état bassement résistif ; la capacité électrique du condensateur d’écriture est, en outre, supérieure ou égale à une capacité électrique C o,2 définie par la formule (F2) suivante : où C par est une capacité électrique parasite, présentée par la mémoire entre le condensateur d’écriture et la cellule programmée à l’étape b) ; la capacité du condensateur d’écriture est comprise entre une fois et trois fois C o,2 ; la capacité électrique du condensateur d’écriture est, en outre, supérieure ou égale à une capacité électrique C o,3 définie par la formule (F3) suivante : avec où : R par est une résistance parasite série, présentée par la mémoire entre le condensateur d’écriture et la cellule programmée à l’étape b), R RESET est une résistance électrique de l’élément mémoire dans son état hautement résistif, R leak est une résistance de fuite de la matrice, R sel est une résistance électrique du sélecteur à l’état passant, et où est la résistance égale à : la résistance R leak connectée en parallèle de la résistance R RESET + R sel ; le dispositif de charge comprend : différentes sources de tension, et un multiplexeur ayant : différentes entrées reliées respectivement à ces différentes sources de tension, et une sortie reliée au condensateur d’écriture, pour connecter sélectivement l’une ou l’autre desdites sources au condensateur d’écriture ; le dispositif d’écriture comprend : une source électrique, au moins un condensateur d’écriture supplémentaire, un multiplexeur de charge ayant : une entrée reliée électriquement à la source électrique, et au moins deux sorties, reliées respectivement au condensateur d’écriture et au condensateur d’écriture supplémentaire, pour connecter sélectivement la source électrique à l’un ou à l’autre de ces condensateurs d’écriture, un multiplexeur d’écriture ayant : au moins deux entrées, reliées respectivement au condensateur d’écriture et au condensateur d’écriture supplémentaire, et une sortie reliée électriquement à la cellule mémoire, pour connecter sélectivement la cellule mémoire à programmer à l’un ou à l’autre des condensateurs d’écriture ; le dispositif d’écriture comprend un module de commande configuré pour piloter le multiplexeur de charge et le multiplexeur d’écriture de sorte que : pendant une première phase: le condensateur d’écriture soit déconnecté de la source et connecté à la sortie du multiplexeur d’écriture, tandis que le condensateur d’écriture supplémentaire est connecté à la source et déconnecté de la sortie du multiplexeur d’écriture, et de sorte que pendant une deuxième phase, ultérieure : le condensateur d’écriture supplémentaire soit déconnecté de la source et connecté à la sortie du multiplexeur d’écriture, tandis que le condensateur d’écriture est déconnecté de la sortie du multiplexeur d’écriture ; le dispositif d’écriture est configuré pour exécuter les étapes a) et b) plusieurs fois successivement de manière à appliquer à ladite cellule mémoire une séquence de plusieurs impulsions d’écriture successives, et le dispositif d’écriture comprend un circuit de détection et arrêt d’écriture, configuré pour : détecter un passage de l’élément mémoire, de son état hautement résistif à son état bassement résistif, ou inversement, puis pour commander un arrêt de ladite séquence d’’impulsions d’écriture dès que le passage de l’élément mémoire, de son état hautement résistif à son état bassement résistif, ou inversement, a été détecté ; le dispositif de connexion est configuré pour, à l’étape b), connecter le condensateur d’écriture à plusieurs cellules mémoire de la matrice, connectées électriquement en parallèle les unes avec les autres ; le dispositif de connexion est configuré pour, à l’étape b), connecter le condensateur d’écriture à plusieurs cellules mémoire de la matrice connectées électriquement en séries les unes avec les autres, ou pour connecter électriquement le condensateur d’écriture à ladite cellule mémoire, ainsi qu’à une cellule mémoire d’une autre matrice de cellule mémoire, ces deux cellules mémoire étant connectées électriquement en série l’une à la suite de l’autre. Un autre aspect de l’invention concerne un procédé d’écriture d’une cellule mémoire résistive, au moyen d’un dispositif d’écriture comprenant au moins un condensateur d’écriture et un dispositif de charge, la cellule mémoire comprenant : un élément mémoire ayant au moins un état hautement résistif et un état bassement résistif, et un sélecteur agencé en série avec l’élément mémoire, le sélecteur étant électriquement conducteur lorsqu’une tension supérieure à une tension seuil donnée est appliquée au sélecteur et à condition qu’un courant traversant le sélecteur soit supérieur à un courant de maintien donné, le procédé comprenant les étapes suivantes : a) charger le condensateur d’écriture avec le dispositif de charge jusqu’à une tension initiale d’écriture donnée, le condensateur d’écriture étant déconnecté de ladite cellule mémoire pendant la charge du condensateur, puis b) connecter le condensateur d’écriture ainsi chargé, à la cellule mémoire, pour programmer ladite cellule. Les caractéristiques optionnelles, présentées plus haut en termes de dispositif, peuvent aussi s’appliquer au procédé d’écriture qui vient d’être décrit. En particulier, le condensateur d’écriture employé aux étapes a) et b) peut avoir une capacité électrique supérieure ou égale à la capacité électrique C o,1 définie par la formule (F1) ci-dessus. La présente technologie et ses différentes applications seront mieux comprises à la lecture de la description qui suit et à l’examen des figures qui l’accompagnent. BREVE DESCRIPTION DES FIGURES Les figures sont présentées à titre indicatif et nullement limitatif de l’invention. La représente schématiquement une mémoire résistive. La représente schématiquement, en perspective, une portion d’une matrice de cellules mémoires de la mémoire de la . La représente schématiquement une caractéristique courant-tension d’un exemple de cellule mémoire pouvant équiper la mémoire de la . La représente schématiquement une caractéristique courant-tension d’un exemple de sélecteur pouvant équiper cette cellule mémoire. La montre notamment l’évolution temporelle de la tension aux bornes d’un condensateur d’écriture de la mémoire, lors d’une opération d’écriture d’un état bassement résistif dans une cellule mémoire de la mémoire. La est un schéma électrique simplifié d’un dispositif d’écriture pouvant équiper la mémoire de la , à la place du dispositif d’écriture représenté sur la . La est un schéma électrique simplifié d’un autre dispositif d’écriture pouvant lui aussi équiper la mémoire de la , à la place du dispositif d’écriture représenté sur la . La est un schéma électrique simplifié d’encore un autre dispositif d’écriture pouvant lui aussi équiper la mémoire de la , à la place du dispositif d’écriture représenté sur la . La représente schématiquement un mode de connexion entre le dispositif d’écriture de la et plusieurs cellules mémoire, connectées en parallèle les unes avec les autres. La représente schématiquement un autre mode de connexion entre le dispositif d’écriture de la et plusieurs cellules mémoire, connectées en série les unes avec les autres. Mémoire (1) comprenant au moins une cellule (20) mémoire résistive, et un dispositif d’écriture (3a ; 3b ; 3c ; 3d) pour programmer ladite cellule (20), la cellule (20) mémoire comprenant : un élément mémoire (22) ayant au moins un état hautement résistif (RESET) et un état bassement résistif (SET), et un sélecteur (21) agencé en série avec l’élément mémoire, le sélecteur étant électriquement conducteur lorsqu’une tension supérieure à une tension seuil (V th ) donnée est appliquée au sélecteur, et à condition qu’un courant traversant le sélecteur soit supérieur à un courant de maintien (I h ) donné, le dispositif d’écriture (3a ; 3b ; 3c ; 3d) comprenant au moins un condensateur d’écriture (4) et un dispositif de charge (30a ; 30b ; 30c ; 30d), et étant configuré pour : a) charger le condensateur d’écriture (4) avec le dispositif de charge (30a ; 30b ; 30c ; 30d), jusqu’à une tension initiale d’écriture (V init ) donnée, puis pour b) connecter le condensateur d’écriture ainsi chargé, à la cellule (20) mémoire, pour programmer ladite cellule. Mémoire (1) selon la revendication 1, comprenant : une matrice (2) de cellules (20) mémoires de même type, dont fait partie ladite cellule mémoire programmée à l’étape b), cette matrice (2) comprenant des pistes électriques de ligne (23) et des pistes électriques de colonne (24), chaque cellule (20) mémoire étant connectée entre, d’une part, l’une des pistes électriques de ligne (23) et, d’autre part, l’une des pistes électriques de colonne (24), et un dispositif de connexion (5), configuré pour connecter sélectivement ladite cellule mémoire à programmer, au dispositif d’écriture (3a ; 3b ; 3c ; 3d), ou pour connecter un groupe donné de cellules (20) mémoire de la matrice (2) au dispositif d’écriture (3a ; 3b ; 3c ; 3d). Mémoire (1) selon l’une des revendications 1 ou 2, dans laquelle le condensateur d’écriture (4) a une capacité électrique supérieure ou égale à une capacité électrique C o,1 définie par la formule (F1) suivante : où : V init est la tension initiale d’écriture, V stop est une tension de fin d’écriture, égale, ou supérieure à une tension (V h ,1S1R ) de maintien à l’état passant de la cellule mémoire (20), et où E SET est une énergie électrique à apporter à l’élément mémoire (22) pour le faire passer de son état hautement résistif à son état bassement résistif. Mémoire (1) selon la revendication précédente, dans laquelle la capacité électrique du condensateur d’écriture (4) est, en outre, supérieure ou égale à une capacité électrique C o, 2 définie par la formule (F2) suivante, où C par est une capacité électrique parasite, présentée par la mémoire entre le condensateur d’écriture (4) et la cellule programmée à l’étape b) : Mémoire (1) selon la revendication précédente, dans laquelle la capacité du condensateur d’écriture (4) est comprise entre une fois et trois fois C o,2 . Mémoire (1) selon la revendication 4 ou 5, prise dans la dépendance de la revendication 2, dans laquelle la capacité électrique du condensateur d’écriture (4) est, en outre, supérieure ou égale à une capacité électrique C o, 3 définie par la formule (F3) suivante : avec où : R par est une résistance parasite série, présentée par la mémoire (2) entre le condensateur d’écriture (4) et la cellule programmée à l’étape b), R RESET est une résistance électrique de l’élément mémoire (22) dans son état hautement résistif, R leak est une résistance de fuite de la matrice (2), R sel est une résistance électrique du sélecteur (21) à l’état passant, et où est la résistance égale à : la résistance R leak connectée en parallèle de la résistance R RESET + R sel . Mémoire (1) selon l’une des revendications précédentes, dans laquelle le dispositif de charge (30b) comprend : différentes sources de tension (31 1 , 31 2 , 31 n ), et un multiplexeur (34) ayant : différentes entrées reliées respectivement à ces différentes sources de tension (31 1 , 31 2 , 31 n ), et une sortie reliée au condensateur d’écriture (4), pour connecter sélectivement l’une ou l’autre desdites sources au condensateur d’écriture. Mémoire (1) selon l’une des revendications 1 à 6, dans laquelle le dispositif d’écriture (3c) comprend : une source (31) électrique, au moins un condensateur d’écriture supplémentaire (4 2 , 4 n ), un multiplexeur de charge (36) ayant : une entrée reliée électriquement à la source électrique (31), et au moins deux sorties, reliées respectivement au condensateur d’écriture (4) et au condensateur d’écriture supplémentaire (4 2 , 4 n ), pour connecter sélectivement la source électrique à l’un ou à l’autre de ces condensateurs d’écriture (4, 4 2 , 4 n ), un multiplexeur d’écriture (37) ayant : au moins deux entrées, reliées respectivement au condensateur d’écriture (4) et au condensateur d’écriture supplémentaire (4 2 , 4 n ), et une sortie reliée électriquement à la cellule mémoire (20), pour connecter sélectivement la cellule mémoire (20) à programmer à l’un ou à l’autre des condensateurs d’écriture (4, 4 2 , 4 n ). Mémoire (1) selon la revendication précédente, dans laquelle le dispositif d’écriture (3c) comprend un module de commande configuré pour piloter le multiplexeur de charge (36) et le multiplexeur d’écriture (37) de sorte que : pendant une première phase (ø1) : le condensateur d’écriture (4) soit déconnecté de la source (31) et connecté à la sortie du multiplexeur d’écriture (37), tandis que le condensateur d’écriture supplémentaire (4 2 , 4 n ) est connecté à la source (31) et déconnecté de la sortie du multiplexeur d’écriture (37), et de sorte que pendant une deuxième phase (ø2), ultérieure : le condensateur d’écriture supplémentaire (4 2 , 4 n ) soit déconnecté de la source (31) et connecté à la sortie du multiplexeur d’écriture (37), tandis que le condensateur d’écriture (4) est déconnecté de la sortie du multiplexeur d’écriture (37). Mémoire (1) selon l’une des revendications 1 à 8, dans laquelle : le dispositif d’écriture (3d) est configuré pour exécuter les étapes a) et b) plusieurs fois successivement de manière à appliquer à ladite cellule (20) mémoire une séquence de plusieurs impulsions d’écriture successives, et dans laquelle le dispositif d’écriture comprend un circuit de détection et arrêt d’écriture (9), configuré pour : détecter un passage de l’élément mémoire (22), de son état hautement résistif à son état bassement résistif, ou inversement, puis pour commander un arrêt de ladite séquence d’’impulsions d’écriture dès que le passage de l’élément mémoire (22), de son état hautement résistif à son état bassement résistif, ou inversement, a été détecté. Mémoire (1) selon la revendication 2, ou selon l’une des revendications 3 à 10 prise dans la dépendance de la revendication 2, dans laquelle le dispositif de connexion (5) est configuré pour, à l’étape b), connecter le condensateur d’écriture (4) à plusieurs cellules mémoire (20 1 , 20 2 , 20 n ) de la matrice (2), connectées électriquement en parallèle les unes avec les autres. Mémoire (1) selon la revendication 2, ou selon l’une des revendications 3 à 10 prise dans la dépendance de la revendication 2, dans laquelle le dispositif de connexion (5) est configuré pour, à l’étape b), connecter le condensateur d’écriture à plusieurs cellules mémoire (20 1 , 20 2 , 20 n ) de la matrice (2) connectées électriquement en séries les unes avec les autres, ou pour connecter électriquement le condensateur d’écriture (4) à ladite cellule mémoire (20), ainsi qu’à une cellule mémoire d’une autre matrice de cellule mémoire, ces deux cellules mémoire étant connectées électriquement en série l’une à la suite de l’autre. Procédé d’écriture d’une cellule (20) mémoire résistive, au moyen d’un dispositif d’écriture (3a ; 3b ; 3c ; 3d) comprenant au moins un condensateur d’écriture (4) et un dispositif de charge (30a ; 30b ; 30c ; 30d), la cellule mémoire (20) comprenant : un élément mémoire (22) ayant au moins un état hautement résistif et un état bassement résistif, et un sélecteur (21) agencé en série avec l’élément mémoire, le sélecteur étant électriquement conducteur lorsqu’une tension supérieure à une tension seuil (V th ) donnée est appliquée au sélecteur et à condition qu’un courant traversant le sélecteur soit supérieur à un courant de maintien (I h ) donné, le procédé comprenant les étapes suivantes : a) charger le condensateur d’écriture (4) avec le dispositif de charge (30a ; 30b ; 30c ; 30d) jusqu’à une tension initiale d’écriture (V init ) donnée, le condensateur d’écriture (4) étant déconnecté de ladite cellule mémoire (20) pendant la charge du condensateur, puis b) connecter le condensateur d’écriture (4) ainsi chargé, à la cellule (20) mémoire, pour programmer ladite cellule. Procédé selon la revendication précédente, dans lequel le condensateur d’écriture (4) employé aux étapes a) et b) a une capacité électrique supérieure ou égale à une capacité électrique C o,1 définie par la formule (F1) suivante : où : V init est la tension initiale d’écriture, V stop est une tension de fin d’écriture, égale, ou supérieure à une tension (V h,1S1R ) de maintien à l’état passant de la cellule mémoire (20), et où E SET est une énergie électrique à apporter à l’élément mémoire (22) pour le faire passer de son état hautement résistif à son état bassement résistif.