Brevet FR3117258A1 — publié le 20220610

DISPOSITIF SELECTEUR, DISPOSITIF MEMOIRE DE TYPE RESISTIF ET PROCEDE DE FABRICATION ASSOCIE L’invention a pour objet un dispositif sélecteur (S) destiné à sélectionner une cellule mémoire résistive qui comprend un premier dispositif sélecteur (S1) comprenant un premier matériau actif (105) et un deuxième dispositif sélecteur (S2) comprenant un deuxième matériau actif (108), le premier dispositif sélecteur (S1) et le deuxième dispositif sélecteur (S2) étant connectés en parallèle. Figure à publier avec l’abrégé : Figure 9 TITRE DISPOSITIF SELECTEUR, DISPOSITIF MEMOIRE DE TYPE RESISTIF ET PROCEDE DE FABRICATION ASSOCIE DOMAINE TECHNIQUE DE L’INVENTION Le domaine technique de l’invention est celui des mémoires résistives. La présente invention concerne un dispositif sélecteur destiné à sélectionner une cellule mémoire résistive. Un deuxième objet de l’invention est un dispositif mémoire intégrant à la fois une fonction de mémoire non volatile et une fonction de sélecteur. Un autre objet de l’invention est un procédé de fabrication du dispositif sélecteur selon l’invention. ARRIERE-PLAN TECHNOLOGIQUE DE L’INVENTION Pour des applications qui nécessitent un stockage de l'information même lorsque la tension est coupée, des mémoires non volatiles de type EEPROM ou FLASH sont classiquement utilisées. Ces mémoires présentent toutefois des inconvénients tels que des temps d’écriture longs, une densité de points mémoire limitée par la taille des transistors utilisés ou encore un nombre de cycles de réécriture limité. Le développement de nouvelles technologies telles que les mémoires SCM (pour « Storage Class Memories ») permet d’envisager une nouvelle génération d’ordinateurs ayant des performances améliorées et une faible consommation en énergie. Les mémoires non volatiles résistives sont des très bons candidats pour le développement de la technologie SCM et constituent une alternative prometteuse aux mémoires de type FLASH ou EEPROM. Les mémoires résistives reposent sur l’utilisation d’un milieu actif dont la résistance électrique dépend de la tension électrique appliquée aux bornes du matériau. En d’autres termes une cellule mémoire résistive présente deux états : un état OFF correspondant à un état hautement résistif et un état ON correspondant à un état faiblement résistif. Le milieu actif est inséré entre deux électrodes permettant l’application d’une tension électrique et assurant la lecture et l’écriture de l’état de la cellule mémoire résistive. Selon le type de matériau actif utilisé, différents types de mémoire résistive peuvent être réalisées : matériaux à changement de phase (mémoires PCRAM ou « Phase Change RAM » également appelée PCM « Phase Change Memory »), à conduction ionique (mémoires CBRAM ou « Conductive Bridging RAM »), à oxydes métalliques (mémoires OxRAM ou « Oxide Resistive RAM »), ferroélectriques (mémoires FERAM ou « Ferroelectric RAM »), magnétiques (mémoires MRAM ou « Magnetic RAM), ou encore magnétiques à transfert de spin (mémoires STTRAM ou « Spin Torque Transfer RAM »). Pour que les mémoires résistives puissent concurrencer les mémoires standard de type FLASH, il est nécessaire d’augmenter leur scalabilité et leur densité. La scalabilité est liée à la dimension du dispositif : la réduction de la taille du dispositif entraîne la réduction de l’intensité de courant nécessaire à la programmation de la cellule. Par ailleurs, la réduction de la taille de la cellule mémoire peut aussi améliorer la densité en entraînant une augmentation du nombre de dispositifs pour une même surface de puce. Pour atteindre une densité capable de rivaliser avec les autres technologies de mémoires non volatiles, il est nécessaire de réaliser une intégration dite 3D. Cela nécessite une modification de l’architecture de la mémoire, notamment avec le remplacement du sélecteur standard de type « transistor » par un sélecteur de type « diode » intégré en série avec la cellule de mémoire unitaire. La structure prend donc le nom de « structure crossbar » et l’élément de mémoire unitaire est alors constitué par une cellule de mémoire résistive 1R et un sélecteur de type diode 1D ou 1S pour sélecteur, en série avec la cellule mémoire et disposé entre une électrode supérieure et une électrode inferieure pour former un dispositif 1D1R. Chaque dispositif 1D1R se situe au croisement entre deux lignes de métal (bitline et wordline). Un dispositif 1D1R dans l’ensemble de la structure, peut être lu/programmé avec une polarisation opportune des bitlines et des wordlines. La illustre le courant électrique fourni par un dispositif sélecteur en fonction de la tension électrique appliquée à ses bornes. Le dispositif sélecteur possède un premier état, dit « OFF » dans lequel il fournit un très faible courant électrique. Pour des tensions appliquées supérieures à un seuil, ici entre 492mV et 495mV, le dispositif sélecteur bascule dans un état faiblement résistif, ou état « ON », dans lequel il fournit un courant élevé, de manière à alimenter le dispositif avec lequel il est monté en série. La illustre un dispositif de type 1D1R comprenant une cellule mémoire résistive connectée en série à un dispositif sélecteur de type diode. Même si les sélecteurs de type diode ont montré une bonne fiabilité et peuvent supporter un grand nombre de cycles d’activation, nécessaires pour les opérations d’écriture ou de lecture de l’état de la cellule mémoire, ces dispositifs ne sont pas adaptés au développement d’une intégration 3D. En effet les diodes ont généralement un courant dans l’état « ON » qui peut s’avérer trop faible pour programmer efficacement la mémoire résistive. Plus particulièrement, les diodes de type « backend » possèdent des résistances séries très élevées et variables. Pour cette raison, plusieurs solutions alternatives ont été proposées. L’homme du métier connaît désormais différents types de sélecteur « backend » : à seuil supra-linéaire assisté par champ ou FAST selon la terminologie anglaise « Field Assisted Superlinear Threshold », à conduction électrique mixte ionique-électronique ou MIEC selon la terminologie anglaise « mixed-ionic-electronic-conduction » et notamment les commutateurs ovoniques à seuil ou OTS, selon la terminologie anglaise « Ovonic Threshold Switching ». Ces solutions sont capables de livrer des courants très importants, mais ne garantissent pas la fiabilité du mécanisme de switch, car ce mécanisme engendre intrinsèquement un changement de la structure du matériau (i.e. changement de phase, diffusion d’une électrode, oxydo-réduction d’une électrode, etc.), ce qui produit une progressive détérioration du dispositif. Dans un sélecteur à l’extrémité arrière de ligne ou « backend » selon la terminologie anglaise, on doit garantir deux opérations fondamentales : - la programmation de la mémoire 1R en série ; - la lecture de la mémoire 1R en série. La programmation de la cellule mémoire requiert généralement un courant supérieur ou égal à 100µA et comporte la bascule « OFF-ON » (de l’état OFF vers l’état ON) du sélecteur pour chaque opération de programmation. La illustre l’opération de lecture d’une cellule mémoire associée à un sélecteur. Un faible courant électrique supérieur ou égal à 1µA est suffisant pour détecter si le dispositif est dans son état faiblement résistif ou état SET ou encore dans son état hautement résistif ou état RESET. En effet, dans un système « crossbar » 1S1R, l’état RESET correspond à une tension de switch du système plus élevée que celle nécessaire si le système se trouve dans l’état SET. La lecture de l’état de la cellule mémoire repose donc sur le principe suivant. Pour la lecture, il faut un courant électrique faible mais suffisant (> 1µA) pour pouvoir détecter si le dispositif mémoire est tout simplement dans son état SET ou RESET. Dans un système « crossbar » 1D1R (1D pour diode) ou 1S1R (1S est pour « sélecteur »), si la mémoire est dans l’état « RESET » (hautement résistif), la tension de switch globale du système 1S1R est plus importante que celle dans le cas où la mémoire est dans l’état « SET » (faiblement résistif). Pour lire l’état du dispositif, il suffit donc d’appliquer une tension notée V Reading sur la . Cette tension est comprise entre la tension seuil du sélecteur 1S et au mieux la somme de la tension de seuil du sélecteur 1S celle de la mémoire 1R dans l’état RESET (Vsw+Vth). Si en appliquant la tension V Reading le courant mesuré est faible, l’état du dispositif est l’état RESET. Si le courant mesuré est élevé, l’état du dispositif est l’état SET. Il s’ensuit que pendant l’opération de lecture, le sélecteur 1S est soumis à une opération de commutation entre ses deux états au moins pour chaque lecture de type SET. Dans une application standard, le nombre d’opérations de programmation d’un dispositif mémoire peut varier de 10 4 à 10 12 fois. Au contraire le nombre d’opérations de lecture dépend du type d’application envisagée. La fréquence des opérations de lecture peut être comparable voire des ordres de grandeurs supérieure à celle des opérations de programmation. L’inconvénient d’un sélecteur backend, est que chaque opération de lecture et de programmation entraîne une détérioration du dispositif et en réduit la durée de vie, tout en réduisant la fiabilité de la cellule mémoire. Pour atteindre l’intégration 3D des cellules mémoire résistives, il est aujourd’hui nécessaire d’améliorer la fiabilité et la durée de vie des dispositifs de type 1R1S, comprenant une cellule mémoire résistive R et un dispositif sélecteur S assurant la lecture et l’écriture de la cellule mémoire. BREVE DESCRIPTION DES FIGURES Les figures sont présentées à titre indicatif et nullement limitatif de l’invention. La représente une caractéristique courant électrique tension appliquée pour un sélecteur de type backend ; La représente un dispositif mémoire connu de l’homme du métier comprenant une cellule mémoire résistive connectée en série à un sélecteur de type diode ; La représente une caractéristique courant électrique tension appliquée pour un dispositif mémoire de type 1S1R comprenant une cellule mémoire résistive et un dispositif sélecteur ; La représente schématiquement un mode de réalisation du dispositif mémoire selon l’invention comprenant le dispositif sélecteur selon l’invention ; La représente un mode de réalisation du dispositif sélecteur selon l’invention ; La représente une caractéristique courant électrique tension appliquée pour une diode en Silicium polycristallin ; La représente une caractéristique courant électrique tension appliquée pour un commutateur ovonique à seuil ou OTS ; La représente une caractéristique courant électrique tension appliquée pour le dispositif mémoire selon l’invention ; Les figures 9 et 9b représentent schématiquement une vue en coupe du dispositif mémoire selon l’invention ; La représente schématiquement le procédé de fabrication d’un dispositif sélecteur selon l’invention ; Les figures 11a à 11f représentent des vues en coupes des résultats obtenus après chaque étape du procédé de fabrication selon l’invention. L’invention et ses différentes applications seront mieux comprises à la lecture de la description qui suit et à l’examen des figures qui l’accompagnent. DESCRIPTION DETAILLEE D’UN MODE D E REALISATION DE L’INVENTION Sauf précision contraire, un même élément apparaissant sur des figures différentes présente une référence unique. a déjà été décrite en référence à l’état de la technique. a déjà été décrite en référence à l’état de la technique. a déjà été décrite en référence à l’état de la technique. illustre schématiquement le dispositif mémoire M selon l’invention, comprenant une cellule mémoire CR et un dispositif sélecteur S selon l’invention, la cellule mémoire et le dispositif sélecteur étant connectés en série. Le dispositif sélecteur S selon l’invention comprend un premier dispositif sélecteur S1 et un deuxième dispositif sélecteur S2. Le premier dispositif sélecteur S1 et le deuxième dispositif sélecteur S2 sont connectés en parallèle. Chacun des deux dispositifs sélecteurs possède deux états, un premier état faiblement résistif et un deuxième état hautement résistif. La caractéristique courant électrique tension appliquée de chaque dispositif sélecteur montre une tension électrique de seuil au-delà de laquelle le dispositif sélecteur bascule dans son état faiblement résistif et fournit un courant électrique. Avantageusement, le premier dispositif sélecteur et le deuxième dispositif sélecteur sont configurés pour avoir des tensions électriques de seuil différentes. Cela est possible par exemple grâce au choix de matériaux actifs différents pour les deux dispositifs. Le premier dispositif sélecteur S1 comprend un premier matériau actif ayant une première tension électrique de seuil. Le deuxième dispositif sélecteur S2 comprend un deuxième matériau actif ayant une deuxième tension électrique de seuil. Le premier dispositif sélecteur S1 fournit dans son état faiblement résistif un courant électrique plus faible que le deuxième dispositif sélecteur S2. Avantageusement, grâce à la connexion en parallèle des deux dispositifs sélecteurs S1 et S2, il est possible d’associer l’opération de lecture de l’état de la cellule mémoire résistive CR au premier dispositif sélecteur et l’opération de programmation de l’état de la cellule mémoire CR au deuxième dispositif sélecteur S2. En effet, l’opération de lecture de l’état de la cellule mémoire résistive CR demande un courant électrique faible, généralement de l’ordre de 1 µA. Grâce au dispositif selon l’invention il est donc possible d’appliquer la première tension de seuil au dispositif sélecteur S et d’utiliser le courant électrique fourni par le premier dispositif sélecteur S1. Cela permet d’utiliser uniquement le premier dispositif sélecteur pour l’opération de lecture en évitant d’activer le deuxième dispositif sélecteur. L’opération de lecture n’entraîne aucune activation du deuxième dispositif sélecteur S2, en limitant sa détérioration et en augmentant la durée de vie et la fiabilité du dispositif. De plus, en utilisant un faible courant électrique pour l’opération de lecture, le dispositif selon l’invention limite la consommation d’énergie. Ainsi, pour réaliser une opération d’écriture de la cellule mémoire résistive CR, il est possible d’appliquer la deuxième tension électrique de seuil, ce qui permet d’activer le deuxième dispositif sélecteur S2, en le plaçant dans son état faiblement résistif. La deuxième tension électrique de seuil étant plus élevée de la première tension électrique de seuil, le deuxième dispositif sélecteur S2 fournit un courant électrique très élevé, par exemple supérieur ou égale à 100 µA. Ce courant électrique élevé peut être opportunément utilisé pour modifier l’état de la cellule mémoire résistive. Avantageusement, l’activation du deuxième dispositif sélecteur S2 est réalisée uniquement lors d’une opération d’écriture ou programmation. Les opérations d’écriture étant généralement moins fréquentes que les simples opérations de lecture, cela permet de réduire fortement la dégradation du deuxième dispositif sélecteur S2. En d’autres termes, le dispositif mémoire résistive selon l’invention permet de faire face aux différentes contraintes rencontrées lors des opérations de lecture et d’écriture, tout en augmentant la fiabilité et le temps de vie du dispositif et en limitant la consommation en énergie. La montre un mode de réalisation particulier du dispositif sélecteur S selon l’invention. Selon ce mode de réalisation le premier dispositif sélecteur S1 est une diode et le deuxième dispositif sélecteur S2 est un dispositif sélecteur backend de type commutateur ovonique à seuil ou OTS. La illustre la caractéristique électrique d’une diode backend en température. On peut observer une tension de seuil autour de 1 V et des courants autour de 10µA pour une tension appliquée de 2V. La illustre la caractéristique électrique d’un sélecteur backend de type OTS. On voit que, pour des tensions appliquées supérieures à la tension de seuil V TH , le sélecteur OTS passe de façon abrupte de l’état OFF à l’état conducteur ON. Le choix d’une diode pour le premier dispositif sélecteur comporte plusieurs avantages. Tout d’abord, la diode a une non-linéarité très importante et elle peut être activée à des tensions relativement faibles, avec une première tension de seuil de l’ordre de 1V. A cause de la faible température de fabrication du backend, d’habitude inférieure à 500 °C, la résistance de l’état ON ou état faiblement résistif de la diode peut être très variable. Toutefois cela n’est plus un problème pour le dispositif selon l’invention, où l’état actif de la diode est réservé à la seule opération de lecture et donc à une simple distinction entre l’état ON et l’état OFF de la cellule mémoire. Avantageusement, le dispositif selon l’invention élimine la nécessité de maîtriser le courant fourni par une diode lors de l’opération d’écriture. Par ailleurs, la résistance relativement élevée de la diode dans son état ON pose une grosse limite à la miniaturisation de la diode, ce qui n’est pas relevant si la diode est utilisée uniquement pour les opérations de lecture. De plus, le courant sous-seuil d’une diode est très faible et compatible avec des courants de fuites très faibles. Avantageusement, le dispositif selon l’invention utilise la diode uniquement pour une opération de lecture, les caractéristiques de la diode étant parfaitement adaptées pour cette opération, la diode peut être du type p-n ou p-i-n, obtenue par le dopage consécutif par implantation ionique. Une diode à jonction p-n peut comprendre du Silicium polycristallin dopé B dans la zone « p » de la diode et du Silicium polycristallin dopé P dans la zone « n » de la diode. Une diode à jonction p-i-n peut comprendre du Silicium polycristallin dopé B dans la zone « p » de la diode, du Silicium polycristallin intrinsèque dans la zone « i » et du Silicium polycristallin dopé P dans la zone « n » de la diode. Le choix d’un sélecteur OTS de type backend pour le deuxième dispositif sélecteur S2 comporte aussi plusieurs avantages. Tout d’abord la tension de seuil pour ce type de sélecteur backend est élevée, par exemple supérieure ou égale à 1V. Il existe une corrélation entre courant de fuite I LEAK et tension de seuil V TH . En effet, plus grande est la tension de seuil V TH plus petite est I LEAK . Idéalement, les courants de fuite sous-seuil doivent être très faibles pour réduire les pertes dans les cellules mémoires en dehors du dispositif mémoire sélectionné, au croisement de la ligne de mots et de la ligne de bits. Avantageusement, une tension de seuil élevée pour le deuxième dispositif sélecteur permet d’avoir une plus grande sélectivité du point mémoire à adresser et donc un I LEAK plus faible. De plus, un sélecteur de type OTS dans son état actif peut livrer une densité de courant élevé, en permettant donc la programmation de la cellule mémoire résistive CR. Cet aspect est très favorable au scaling du dispositif. Le choix d’un dispositif de sélecteur de type OTS est donc idéal pour effectuer les opérations de programmation ou écriture de la cellule mémoire résistive. La illustre la caractéristique électrique du dispositif selon l’invention illustré à la . La tension de lecture V Read doit être supérieure à la tension de seuil de la diode V seuil,DIODE , de sorte à placer la diode dans son état actif, ou faiblement résistif. A la tension V Read le dispositif sélecteur S2 reste dans son état hautement résistif, le seul courant électrique étant celui fourni par la diode. Cette configuration permet justement de lire l’état de la cellule mémoire. Si la mémoire est dans un état SET ou faiblement résistif avec une résistance de l’ordre de 10 kOhms, le courant électrique sera dominé par la résistance de la diode en série avec celle de la mémoire. On parle d’état SET du dispositif 1S1R. Si au contraire la mémoire est dans un état RESET, avec une résistance de l’ordre de 1MOhm, le courant électrique sera dominé par la résistance de la mémoire et donc très faible. On parle dans ce cas d’état SET du dispositif 1S1R Selon un mode de réalisation, le dispositif comprend en outre un comparateur permettant de distinguer entre les deux états résistifs. L’opération de programmation sera réalisée en appliquant la tension V Prog au dispositif sélecteur. La tension V Prog est plus élevée que la tension V th , OTS du sélecteur backend de type OTS. La tension V Prog est plus élevée que V read et V seuil,Diode . La tension V Prog est suffisamment élevée pour changer l’état du sélecteur backend et le placer dans son état actif, ce qui permet au sélecteur de fournir des courants élevés. Ces courants sont suffisamment élevés pour permettre la programmation de la cellule mémoire résistive. De façon identique à une structure « crossbar » standard, des générateurs de tension avec un contrôle de courant devront être mis en place pour piloter correctement la ligne de mots et la ligne de bits du dispositif adressé, au croisement des deux lignes. La technique de polarisation d’une matrice formée par plusieurs dispositifs mémoire selon l’invention doit tenir en compte de la présence de deux tensions différentes de seuil (donc une tension pour la lecture, une tension pour la programmation). L’opération la plus impactée par la présence de courants de fuite est la lecture, ce qui limite donc la dimension maximale de la matrice. En effet l’opération de lecture repose sur la distinction entre un courant maximal, associé à l’état SET et un courant minimal, associé à l’état RESET. Le courant associé à l’état RESET est impacté par la présence de tous les dispositifs sur la même ligne de bits et la même ligne de mots du dispositif sélectionné polarisés à V/2 pour une polarisation de la matrice de type « V/2 ». Ce même courant peut également être impacté par tous les dispositifs de la matrice polarisés à V/3 pour une polarisation de la matrice de type « V/3 ». La illustre un mode de réalisation du dispositif mémoire M selon l’invention, ledit dispositif comprenant : Une cellule mémoire résistive CR comprenant une première électrode de cellule mémoire 101, une deuxième électrode de cellule mémoire 103 et un matériau actif de cellule mémoire 102 ; Un premier dispositif sélecteur S1 comprenant une première électrode du premier dispositif sélecteur 104, une deuxième électrode du premier dispositif sélecteur 106 et un premier matériau actif 105 ; Un deuxième dispositif sélecteur S2 comprenant une première électrode du deuxième dispositif sélecteur 107 et un deuxième matériau actif 108 ; la deuxième électrode du deuxième dispositif sélecteur S2 n’est pas représentée sur cette figure et peut être réalisée comme illustré par la couche conductrice WL à la ; Une couche diélectrique 109 configurée pour isoler électriquement le premier dispositif sélecteur S1 et le deuxième matériau actif 108 ; Une deuxième couche diélectrique 110 configurée pour isoler électriquement la première électrode du deuxième dispositif sélecteur 107 et une couche diélectrique de remplissage 111. Selon un mode de réalisation, la première électrode de cellule mémoire 101 est disposée de sorte à connecter électriquement la première électrode du premier dispositif sélecteur 104 et la première électrode du deuxième dispositif sélecteur 107. Cet agencement permet d’obtenir une connexion en série entre la cellule mémoire résistive CR et le dispositif sélecteur S comprenant le premier dispositif sélecteur S1 et le deuxième dispositif sélecteur S2 qui sont en parallèle (S1 et S2). Selon un mode de réalisation, le dispositif 100 comprend en outre une électrode ou un élément conducteur électrique, qui n’est pas représentée sur la , connectant la deuxième électrode du premier dispositif sélecteur S2 et le deuxième matériau actif. Selon un mode de réalisation cette deuxième électrode est une ligne métallique de mots ou de bits, comme il est illustré à la . Avantageusement, l’élément conducteur électrique connectant la deuxième électrode 106 du premier dispositif sélecteur S1 et le deuxième matériau actif 108 permet de réaliser la connexion en parallèle du premier dispositif sélecteur S1 et du deuxième dispositif sélecteur S2. Selon le mode de réalisation illustré à la , les couches 109, 108, 107 et 110 sont déposées et ensuite gravées en couche intercalaire ou espaceur (ou « spacer » selon la terminologie anglaise). En d’autres termes, chaque couche est déposée et ensuite gravée selon la direction normale au plan de dépôt de la couche elle-même. La gravure peut comprendre toute l’épaisseur de la couche, comme dans le cas de la couche isolante électrique 109, qui est configurée comme une couche verticale normale au plan de dépôt des couches du premier dispositif sélecteur S1. Avantageusement la couche isolante électrique 109 permet d’isoler électriquement le premier dispositif sélecteur S1 et le deuxième matériau actif 108. Suite au processus de gravure, la couche isolante 109 entoure le premier dispositif sélecteur S1. La gravure des couches 108 et 107 peut être partielle, comprenant seulement une partie de l’épaisseur des couches déposées. Il s’ensuit que les couches 107 et 108 ont une épaisseur variable selon la direction normale au plan de dépôt des couches du premier dispositif sélecteur S1. Par exemple, la vue en coupe de la montre que le deuxième matériau actif 108 possède une section en forme de L, avec un pied d’épaisseur e. Avantageusement, le pied d’épaisseur e de la couche formant le deuxième matériau actif 108 permet la connexion en parallèle entre le premier dispositif sélecteur S1 et le deuxième dispositif sélecteur S2. Cela est possible grâce à la première électrode du deuxième dispositif sélecteur 107 et l’élément métallique connectant la deuxième électrode du premier sélecteur 106 et le deuxième matériau actif 108, ledit élément métallique n’étant pas représenté sur la . Selon un mode de réalisation illustré à la , ledit élément métallique est une ligne de mots WL. En d’autres termes, comme il est illustré à la , la première électrode 107 du deuxième dispositif sélecteur comprend une première 107a et une deuxième partie 107b de première électrode, le deuxième matériau actif 108 comprend une première 108a et une deuxième partie 108b de matériau actif 108, les premières parties 107a, 108a formant un premier angle avec le plan des couches 104, 105, 106 du premier dispositif sélecteur S1 et les deuxièmes parties 107b, 108b formant un deuxième angle avec le plan des couches 104, 105, 106 du premier dispositif sélecteur S1. Le mode de réalisation illustré aux figures 9 et 9b comporte des premières parties 107a et 108a normales au plan des couches du premier dispositif sélecteur S1 et des deuxièmes parties 107b et 108b parallèles au plan des couches du premier dispositif sélecteur. Selon le mode de réalisation représenté à la , les couches 107,108, 110 et 111 entourent le premier dispositif sélecteur S1. En d’autres, termes les couches 107 et 108 du deuxième dispositif sélecteur S2 entourent le premier dispositif sélecteur S1. Cela est possible grâce au fait que les couches comprises dans le deuxième dispositif sélecteur S2 sont au moins partiellement gravées en espaceur. La illustre schématiquement les étapes du procédé P de fabrication d’un dispositif sélecteur selon l’invention. Le procédé selon l’invention comprend une étape P101 de dépôt d’un premier ensemble de couches comprenant un premier dispositif sélecteur. Selon un mode de réalisation le premier dispositif sélecteur est une diode et le premier ensemble de couches comprend une première électrode du premier ensemble de couches, une deuxième électrode du premier ensemble de couches et un milieu actif du premier ensemble de couches, inséré parmi les deux électrodes. Selon un mode de réalisation, le milieu actif comprend du Silicium polycristallin. Le procédé selon l’invention comprend en outre une étape P102 de gravure du premier ensemble de couches. Suite à cette étape de gravure le premier ensemble de couches peut avoir une section carrée, rectangulaire ou circulaire. Lors de l’étape P103, une première couche diélectrique ou isolante électrique est déposée. Selon un mode de réalisation, l’étape P103 comprend en outre la gravure de la couche diélectrique en espaceur ou couche intercalaire ou « spacer » pour isoler électriquement le milieu actif du premier dispositif sélecteur et le milieu actif du deuxième dispositif sélecteur. Suite à l’étape de gravure en espaceur, la couche isolante entoure le premier dispositif sélecteur. En d’autres termes, la normale au plan de la couche isolante électrique est orientée selon une direction différente de la normale au plan des couches du premier ensemble de couches. Lors de l’étape P104, un deuxième ensemble de couches est déposé. Le deuxième ensemble de couches comprend un deuxième matériau actif d’un deuxième dispositif sélecteur et une première électrode d’un deuxième dispositif sélecteur. L’étape 104 peut également comprendre la gravure en espaceur (ou « spacer » selon la terminologie anglaise) des couches du deuxième ensemble. Selon un mode de réalisation, avant de déposer la couche d’électrode, la couche comprenant le deuxième matériau actif est partiellement gravée, avec une épaisseur variable en fonction de la profondeur de gravure. Selon un mode de réalisation, l’épaisseur variable du deuxième matériau actif forme un pourtour destiné à accueillir la première électrode du deuxième ensemble de couches, comme il est illustré aux figures 9 et 9b. De la même façon, la première électrode du deuxième dispositif sélecteur est gravée en espaceur ou « spacer », avec une épaisseur variable en fonction de la profondeur de gravure. Selon un mode de réalisation, la première électrode du deuxième dispositif sélecteur forme un pourtour destiné à accueillir une deuxième couche isolante, comme il est illustré aux figures 9 et 9b. A l’issue de l’étape P104, le premier ensemble de couches comprenant le premier dispositif sélecteur est entouré par le deuxième ensemble de couches comprenant une couche d’électrode et une couche de matériau actif du deuxième dispositif sélecteur. Le procédé selon l’invention comprend en outre une étape P105 de dépôt d’une couche électriquement conductrice destinée à connecter électriquement la première couche d’électrode du premier ensemble de couches et la première couche d’électrode du deuxième ensemble de couches. Avantageusement, la couche électriquement conductrice déposée lors de l’étape P105 permet de réaliser la connexion en parallèle des deux dispositifs sélecteurs. Selon un mode de réalisation, la couche électriquement conductrice déposée lors de l’étape P105 est une couche d’électrode d’une cellule mémoire résistive, telle que la couche 101 illustrée à la . Le procédé selon l’invention comprend en outre une étape P106 de dépôt d’une couche diélectrique de remplissage. Selon un mode de réalisation l’étape P106 comprend en outre la planarisation de la couche diélectrique de remplissage. Selon un mode de réalisation le diélectrique de remplissage entoure le deuxième dispositif sélecteur. L’étape P107 comprend le dépôt d’un troisième ensemble de couches comprenant une électrode de cellule mémoire et un matériau actif de cellule mémoire résistive. Selon un mode de réalisation, le troisième ensemble de couches recouvre la couche électriquement conductrice déposée lors de l’étape P105, de sorte à former une cellule mémoire résistive. Selon un mode de réalisation, la cellule mémoire résistive ainsi formée comprend les couches 101, 102 et 103 illustrées à la . En d’autres termes, l’étape de dépôt du troisième ensemble de couches P107 est réalisée de sorte à disposer le troisième ensemble de couches au contact de la couche électriquement conductrice destinée à connecter une couche d’électrode du premier ensemble de couches et la première couche d’électrode du deuxième ensemble de couches. Selon ce mode de réalisation, la couche électriquement conductrice déposée lors de l’étape 105 a aussi la fonction de couche d’électrode pour la cellule mémoire résistive, dont la structure est complétée par les couches du troisième ensemble de couches. Avantageusement, l’étape P107 permet de réaliser la connexion en série entre la cellule mémoire résistive et le parallèle formé par les deux dispositifs sélecteurs. Selon un mode de réalisation, l’étape P107 comprend la gravure du troisième ensemble de couches comprenant la cellule mémoire résistive. Le procédé selon l’invention comprend en outre une étape P108 de dépôt d’une deuxième couche d’électrode P108 du deuxième dispositif sélecteur, la deuxième couche d’électrode du deuxième dispositif sélecteur étant connectée électriquement à une couche d’électrode du premier dispositif sélecteur. Avantageusement, l’étape P108 permet de compléter la connexion en parallèle des deux dispositifs sélecteurs. Selon un mode de réalisation, la deuxième couche d’électrode du deuxième dispositif sélecteur est une ligne de mots ou une ligne de bits. La illustre schématiquement le résultat de l’étape P101 quand le premier dispositif sélecteur S1 est une diode poly-silicium. Dans ce cas le premier dispositif sélecteur S1 comprend une première électrode de la diode 101, une deuxième électrode de la diode 103 et un matériau actif comprenant du Silicium polycristallin 102. La montre le résultat de l’étape P102, comportant la gravure du dispositif S1 de , résultant en une diode à section carré, rectangulaire ou circulaire. La illustre le deuxième ensemble de couches entourant le premier ensemble de couches. Les couches 107,108,109 et 110 ont été décrites en relation aux figures 9 et 9b. Grâce aux étapes de gravure en « spacer », à la fois la couche de deuxième matériau actif 108 e la couche d’électrode du deuxième ensemble de couches 107 comprennent un pourtour permettant la connexion en parallèle du premier et du deuxième ensemble de couches. En d’autres termes, la vue en coupe de la montre que le deuxième matériau actif 108 possède une section en forme de L comprenant un pied d’épaisseur e. Avantageusement, la forme en L du deuxième matériau actif 108 permet de connecter en parallèle le premier dispositif sélecteur S1 et du deuxième dispositif sélecteur S2. La représente le résultat de l’étape P103, avec le dépôt d’une couche diélectrique 111 entourant le deuxième ensemble de couches. La représente le résultat de l’étape P107, avec le dépôt du troisième ensemble de couches comprenant la cellule mémoire résistive. Le troisième ensemble de couches comprend une électrode de cellule mémoire 101 ayant aussi la fonction de connexion électrique entre la première électrode 107 du deuxième dispositif sélecteur et la première électrode 104 du premier dispositif sélecteur. Cet agencement permet de réaliser la connexion en parallèle du premier et du deuxième ensemble de couches, correspondant au premier S1 et deuxième dispositif sélecteur S2. La représente le dispositif selon l’invention connecté à une ligne de bits BL et une ligne de mots WL, illustrant un mode de réalisation de l’étape P108. En particulier la ligne de mots WL permet de compléter la connexion parallèle entre le premier et le deuxième dispositif sélecteur tout en ayant la fonction de deuxième électrode du deuxième dispositif sélecteur. Des exemples de matériaux actifs utilisé pour le deuxième dispositif sélecteur S2 selon l’invention sont : matériaux chalcogénure à base de Ge, Se, As, Si, Te, Sb, N, C, etc. ou ensemble de couches de plusieurs matériaux chalcogénure : Ge-Se, Ge-Se-Sb, As-Se-Ge-Si-N etc. Les électrodes peuvent être par exemple en TiN, TaN, W, TiWN, TiCN, TiSiN, C, etc. ou ensemble de couches à base des mêmes matériaux ou autre matériaux conducteurs. Les matériaux PCM utilisés en tant que matériaux actifs pour la cellule mémoire résistive CR sont également des matériaux à base d’alliages chalcogénure, ou mélanges ou ensemble de couches de ceux-ci : Ge-Sb-Te, Ga-Sb-Te, Ge-Te, Sb-Te, Ti-Sb-Te, Ti-Te. Dispositif sélecteur (S) destiné à sélectionner une cellule mémoire résistive caractérisé en ce qu’il comprend un premier dispositif sélecteur (S1) comprenant un premier matériau actif (105) et un deuxième dispositif sélecteur (S2) comprenant un deuxième matériau actif (108), le premier dispositif sélecteur (S1) et le deuxième dispositif sélecteur (S2) étant connectés en parallèle. Dispositif sélecteur (S) selon la revendication précédente caractérisé en ce que le premier matériau actif (105) possède une première tension de seuil pour le passage d’un courant électrique et le deuxième matériau actif (108) possède une deuxième tension de seuil pour le passage d’un courant électrique, la première tension de seuil étant inférieure à la deuxième tension de seuil. Dispositif sélecteur (S) selon l’une des revendications précédentes caractérisé en ce que le premier dispositif sélecteur (S1) est de type diode en Silicium polycristallin. Dispositif sélecteur (S) selon l’une des revendications précédentes caractérisé en ce que le deuxième dispositif sélecteur (S2) est un commutateur ovonique à seuil ou un sélecteur à seuil supra-linéaire assisté par champ ou un sélecteur à conduction électrique mixte ionique-électronique. Dispositif sélecteur (S) selon l’une des revendications précédentes caractérisé en ce que le premier dispositif sélecteur (S1) est configuré pour fournir un courant électrique adapté à une lecture d’un état de la cellule mémoire résistive et en ce que le deuxième dispositif sélecteur (S2) est configuré pour fournir un courant électrique adapté à une écriture d’un état de la cellule mémoire résistive. Dispositif sélecteur (S) selon l’une des revendications précédentes caractérisé en ce que le deuxième dispositif sélecteur (S2) comprend en outre une première électrode (107) du deuxième dispositif sélecteur et en ce que la première électrode (107) du deuxième dispositif sélecteur (S2) et le deuxième matériau actif (108) entourent le premier dispositif sélecteur (S1). Dispositif sélecteur (S) selon la revendication précédente caractérisé en ce que la première électrode (107) du deuxième dispositif sélecteur comprend une première (107a) et une deuxième partie (107b) de première électrode, le deuxième matériau actif (108) comprend une première (108a) et une deuxième partie (108b) de matériau actif (108), les premières parties (107a, 108a) formant un premier angle avec le plan des couches (104, 105, 106) du premier dispositif sélecteur (S1) et les deuxièmes parties (107b, 108b) formant un deuxième angle avec le plan des couches (104, 105, 106) du premier dispositif sélecteur (S1). Dispositif sélecteur (S) selon la revendication précédente caractérisé en ce que les premières parties (107a, 108a) sont sensiblement normales au plan des couches (104, 105, 106) du premier dispositif sélecteur (S1) et les deuxièmes parties (107b, 108b) sont sensiblement parallèles au plan des couches (104, 105, 106) du premier dispositif sélecteur. Dispositif mémoire (100) caractérisé en ce qu’il comprend le dispositif sélecteur (S) selon l’une des revendications précédentes et une cellule mémoire résistive (CR), le dispositif sélecteur (S) et la cellule mémoire résistive (CR) étant connectés en série. Procédé (P) de fabrication d’un dispositif sélecteur destiné à sélectionner une cellule mémoire résistive caractérisé en ce qu’il comprend les étapes suivantes : Dépôt d’un premier ensemble de couches (P101) comprenant une première et une deuxième couche d’électrode d’un premier dispositif sélecteur et une couche d’un premier matériau actif d’un premier dispositif sélecteur ; Dépôt d’un deuxième ensemble de couches (P104) comprenant une première couche d’électrode d’un deuxième dispositif sélecteur et une couche d’un deuxième matériau actif d’un deuxième dispositif sélecteur ; Dépôt d’une couche électriquement conductrice (P105) destiné à connecter électriquement la première couche d’électrode du premier ensemble de couches et la première couche d’électrode du deuxième ensemble de couches. Dépôt d’une deuxième couche d’électrode (P108) du deuxième dispositif sélecteur, la deuxième couche d’électrode du deuxième dispositif sélecteur étant connectée électriquement à la deuxième couche d’électrode du premier ensemble de couches. Procédé de fabrication du dispositif sélecteur selon la revendication précédente caractérisé en ce qu’il comprend en outre une étape de gravure (102) du premier ensemble de couches. Procédé de fabrication du dispositif sélecteur selon la revendication précédente caractérisé en ce que l’étape de dépôt du deuxième ensemble de couches (104) comprend en outre la gravure des couches du deuxième ensemble, les couches du deuxième ensemble entourant après gravure les couches du premier ensemble. Procédé de fabrication du dispositif sélecteur selon la revendication 11 ou la revendication 12 caractérisé en ce qu’il comprend en outre une étape de dépôt et de gravure (103) d’une couche diélectrique, la couche diélectrique entourant après gravure le premier ensemble de couches. Procédé de fabrication du dispositif sélecteur selon l’une des revendications 11 à 13 caractérisé en ce qu’il comprend en outre une étape de dépôt d’un troisième ensemble de couches (P107) comprenant un matériau actif de cellule mémoire résistive et une électrode de cellule mémoire résistive. Procédé de fabrication du dispositif sélecteur selon la revendication précédente caractérisé en ce que l’étape de dépôt du troisième ensemble de couches (P107) est réalisée de sorte à disposer le troisième ensemble de couches au contact de la couche électriquement conductrice destinée à connecter la première couche d’électrode du premier ensemble de couches et la première couche d’électrode du deuxième ensemble de couches.