Brevet FR3125359A1 — publié le 20230120

Dispositif électronique destiné à connecter un premier composant électronique à un deuxième composant électronique, système comprenant un tel dispositif et procédés permettant d’obtenir un tel dispositif Un aspect de l’invention concerne un dispositif électronique (DI) comprenant une première surface (S1) et une deuxième surface (S2) opposée à la première surface (S1) et destiné à connecter un premier composant électronique (CE1) à un deuxième composant électronique (CE2) situés sur la première surface (S1) au moyen d’au moins une piste conductrice (PC), la piste conductrice (PC) comprenant une pluralité de sections (SE) disposées les unes à la suite des autres de sorte à former la piste conductrice (PC), chaque section (SE) étant constituée d’un matériau supraconducteur choisi de sorte à former avec la section (SE) qui la suit, si une telle section (SE) existe, et la section (SE) qui la précède, si une telle section (SE) existe, une interface de désadaptation acoustique (IA) (ou interface Kapitza). L’invention concerne également un premier procédé et un deuxième procédé permettant d’obtenir un tel dispositif. Figure à publier avec l’abrégé : Figure 1 Dispositif électronique destiné à connecter un premier composant électronique à un deuxième composant électronique, système comprenant un tel dispositif et procédés permettant d’obtenir un tel dispositif DOMAINE TECHNIQUE DE L’INVENTION Le domaine technique de l’invention est celui des composants micro et nano électroniques et de la manière de les connecter entre eux dans le cadre de domaines d’applications liés à l’informatique quantique, à l’électronique supraconductrice ou encore aux dispositifs aérospatiaux. La présente invention concerne un dispositif électronique destiné à connecter deux composants électroniques et en particulier un dispositif électronique comprenant au moins une piste conductrice comprenant une pluralité de sections, chaque section formant avec la section précédente et la section suivante une interface de désadaptation acoustique. ARRIERE-PLAN TECHNOLOGIQUE DE L’INVENTION Pour les applications relatives à l’informatique quantique et/ou à l’électronique supraconductrice, les dispositifs micro ou nano électroniques fonctionnent généralement à des très basses températures (de l’ordre de quelques Kelvin (K) voire quelques mK) qui sont obtenues grâce à des cryostats à dilution. La gestion thermique des composants qui composent ces systèmes ou bien encore leur packaging diffèrent complétement de ce qui se fait à température ambiante, c’est-à-dire aux alentours de 300 K. En effet, la conductivité thermique, assurée par les phonons et les électrons à 300 K, est principalement régit par le transport électronique à très basses températures. De manière générale, les dispositifs assurant la connexion entre différents composants à isoler les uns des autres ne tirent pas avantage de cette particularité afin d’isoler thermiquement les différents éléments d’un assemblage. Une problématique similaire est présente dans les applications spatiales. Les composants assurant la commande et la lecture des télescopes ou satellites d’observation sont placés à proximité de capteurs dont le fonctionnement est impacté par la température. Afin de réduire l’effet de la chaleur sur le fonctionnement des capteurs, il est possible d’avoir recours à de longues limandes afin de connecter les capteurs aux composants chargés de la commande et/ou de la lecture. Cependant, la longueur de ces limandes dégrade le signal mesuré et la compacité de l’ensemble. Il existe donc un besoin d’un moyen permettant de connecter électriquement deux composants électroniques (ou plus) tout en limitant le flux de chaleur entre ces composants, c’est-à-dire en augmentant la résistance thermique des moyens de connexion tout en améliorant la compacité de l’ensemble. L’invention offre une solution aux problèmes évoqués précédemment, en permettant d’obtenir au moins une piste conductrice à forte résistance thermique, cette forte résistance thermique étant obtenue en formant une pluralité d’interfaces de désadaptation acoustique au sein de la piste conductrice. Un premier aspect de l’invention concerne un dispositif électronique comprenant une première surface et une deuxième surface opposée à la première surface et destiné à connecter un premier composant électronique à un deuxième composant électronique situé sur la première surface au moyen d’au moins une piste conductrice, la piste conductrice comprenant une pluralité de sections disposées les unes à la suite des autres de sorte à former la piste conductrice, chaque section étant constituée d’un matériau supraconducteur choisi de sorte à former avec la section qui la suit, si une telle section existe, et la section qui la précède, si une telle section existe, une interface de désadaptation acoustique (ou interface Kapitza). Grâce à l’invention, il est possible d’obtenir une piste électronique à faible conductance thermique (ou forte résistance thermique). En effet, au niveau de chaque interface de désadaptation acoustique va se créer une résistance thermique d’interface Kapitza permettant d’obtenir un routage à très faible conductivité thermique. Cette résistance thermique d’interface sera d’autant plus importante que la différence de vitesse du son entre les deux matériaux sera importante. En effet, cette différence de vitesse induit une réflexion très efficace des phonons à l’interface. Or ces phonons sont le principal mode de conduction thermique pour les matériaux supraconducteurs très en dessous de leur transition, (les électrons étant alors très principalement condensés en paires de Cooper et donc ne participant plus au transport thermique). Il est ainsi possible de contrôler la conductance thermique à l’aide de deux paramètres : la nature des matériaux utilisés pour réaliser les interfaces de désadaptation acoustique et le nombre de ces interfaces. Outre les caractéristiques qui viennent d’être évoquées dans le paragraphe précédent, le dispositif selon un premier aspect de l’invention peut présenter une ou plusieurs caractéristiques complémentaires parmi les suivantes, considérées individuellement ou selon toutes les combinaisons techniquement possibles. Dans un mode de réalisation, le dispositif comporte une alternance de deux types de couches : une première couche d’un premier matériau diélectrique ayant un premier module de Young, dite couche molle, et une deuxième couche d’un deuxième matériau diélectrique ayant un deuxième module de Young supérieur au premier module de Young, dite couche dure, la piste conductrice étant formée dans l’une des couches molles. Il est ainsi possible de confiner les phonons dans chaque section de la piste conductrice, limitant ainsi la fuite thermique par le substrat sur/dans lequel est formée la piste conductrice. Dans un mode de réalisation, la piste conductrice comprend une pluralité de premières sections dans un premier matériau supraconducteur et une pluralité de deuxièmes sections dans un deuxième matériau supraconducteur différent du premier matériau supraconducteur, la piste conductrice étant formée par une alternance de premières sections et de deuxièmes sections. Dans un mode de réalisation, le couple formé par le premier matériau supraconducteur et le deuxième matériau supraconducteur est choisi parmi les couples suivants : le couple dans lequel le premier matériau est le niobium et le deuxième matériau est le nitrure de titane ; le couple dans lequel le premier matériau est le nitrure de niobium et le deuxième matériau est le nitrure de titane ; le couple dans lequel le premier matériau est le nitrure de niobium et le deuxième matériau est le titanure de niobium. le couple dans lequel le premier matériau est le triniobium-étain (Nb 3 Sn) et le deuxième matériau est le nitrure de titane (TiN) (de préférence, les couches en triniobium-étain ont une épaisseur au moins trois fois supérieure aux couches de nitrure de titane de sorte à pouvoir atteindre un fonctionnement jusqu'à 2K) Dans un mode de réalisation, le dispositif comprend une pluralité de niveaux de routage reliés entre eux par des vias, la piste conductrice étant formée sur une partie au moins de ces niveaux de routage et le matériau utilisé pour les sections d’un niveau de routage donné étant différent du matériau utilisé pour les sections du niveau de routage immédiatement au-dessus et au-dessous, chaque via étant fait dans l’un des matériaux du niveau de routage parmi les deux niveaux de routage qu’il relie. Dans un mode de réalisation, le dispositif comprend une pluralité de niveaux de routage, les niveaux de routage étant connectés entre eux par des vias, la piste conductrice étant formée sur une partie au moins de ces niveaux de routage, la pluralité de premières sections étant formée dans une partie au moins des niveaux de routage de la pluralité de niveaux de routage, chaque deuxième section formant un via reliant une première section de la pluralité de premières sections d’un niveau de routage à une première section de la pluralité de premières sections d’un niveau de routage situé au-dessus ou au-dessous. L’utilisation de via permet de réaliser une piste conductrice sur plusieurs niveaux de routage. De plus, il est possible d’obtenir une piste conductrice ayant une forte densité d’interface de désadaptation acoustique puisqu’il est possible de réaliser deux interfaces par via. Dans un mode de réalisation, le dispositif comporte une alternance de deux types de couche : une première couche d’un premier matériau diélectrique ayant un premier module de Young, dite couche molle, et une deuxième couche d’un deuxième matériau diélectrique ayant un deuxième module de Young supérieur au premier module de Young, dite couche dure, chaque niveau de routage étant réalisé dans une couche dure et chaque via étant réalisé, au moins en partie, dans une couche molle. De préférence, le premier matériau diélectrique est le SiO 2 et le deuxième matériau diélectrique est le SiN. Comme mentionné précédemment, il est ainsi possible de confiner les phonons dans chaque section de la piste conductrice, limitant ainsi la fuite thermique par le substrat sur/dans lequel est formée la piste conductrice. Dans un mode de réalisation, l’extrémité de chaque via s’étend dans une couche dure de sorte que l’interface entre chaque via et les deux niveaux de routage qu’il relie est formée dans une couche dure. Dans un mode de réalisation, chaque via est réalisé entièrement dans une couche molle et s’étend sur toute l’épaisseur de ladite couche molle. Dans un mode de réalisation, les matériaux supraconducteurs ont une température critique supérieure à 2K, de préférence supérieure à 4K. Dans un mode de réalisation, les matériaux supraconducteurs formant les interfaces de désadaptation acoustique sont choisis de sorte que le ratio de la vitesse du son dans les matériaux respectifs est supérieur à 1.5, de préférence supérieur à 2. Un tel choix permet d’optimiser la qualité de l’interface de désadaptation acoustique, en réfléchissant de manière efficace les phonons de faible incidence. Dans un mode de réalisation, chaque piste conductrice comprend au moins 100 interfaces de désadaptation acoustique, de préférence 1000 interfaces de désadaptation acoustique. Un deuxième aspect de l’invention concerne un procédé de fabrication d’un dispositif électronique à partir d’un substrat, le procédé comprenant : une première étape de dépôt d’une couche d’un premier matériau supraconducteur sur le substrat ; une première étape de lithographie de la couche de premier matériau supraconducteur de sorte à définir des motifs sur ladite couche ; une première étape de gravure des motifs définis lors de la première étape de lithographie sur toute l’épaisseur de la couche de premier matériau supraconducteur ; une deuxième étape de dépôt d’une couche d’un deuxième matériau supraconducteur sur la couche de premier matériau supraconducteur et dans les motifs gravés lors de la première étape de gravure ; une deuxième étape de lithographie de la couche de deuxième matériau supraconducteur de sorte à définir des motifs sur la partie de la couche de deuxième matériau supraconducteur située sur la couche de premier matériau supraconducteur ; une deuxième étape de gravure des motifs définis lors de la deuxième étape de lithographie sur toute l’épaisseur de la couche de deuxième matériau supraconducteur de sorte à définir une pluralité de sections disposées les unes à la suite des autres pour former au moins une piste conductrice, deux sections successives étant dans un matériau supraconducteur différent et choisi parmi le premier matériau supraconducteur et le deuxième matériau supraconducteur de sorte à former une interface de désadaptation acoustique entre chaque section. Outre les caractéristiques qui viennent d’être évoquées dans le paragraphe précédent, le procédé selon un deuxième aspect de l’invention peut présenter une ou plusieurs caractéristiques complémentaires parmi les suivantes, considérées individuellement ou selon toutes les combinaisons techniquement possibles. Dans un mode de réalisation, le procédé comprend en outre, après la deuxième étape de gravure, une étape de dépôt d’une couche d’encapsulation. Dans un mode de réalisation, le procédé comprend en outre, après la deuxième étape de gravure et avant l’étape de dépôt d’une couche d’encapsulation si cette étape est mise en œuvre, une étape de polissage mécano-chimique. Un troisième aspect de l’invention concerne un procédé de fabrication d’un dispositif électronique à partir d’un substrat, le procédé comprenant : une première étape de dépôt d’une couche d’un premier matériau supraconducteur sur le substrat ; une première étape de lithographie de la couche de premier matériau supraconducteur de sorte à définir des motifs sur ladite couche ; une première étape de gravure des motifs définis lors de la première étape de lithographie sur toute l’épaisseur de la couche de premier matériau supraconducteur ; une deuxième étape de dépôt d’une couche de passivation sur la couche de premier matériau supraconducteur et sur le substrat encore exposé ; une deuxième étape de lithographie de la couche de passivation de sorte à définir des motifs sur ladite couche au-dessus de la couche de premier matériau supraconducteur ; une deuxième étape de gravure des motifs définis lors de la deuxième étape de lithographie sur toute l’épaisseur de la couche de passivation de sorte à exposer une partie de la couche d’un premier matériau supraconducteur ; une troisième étape de dépôt d’une couche d’un deuxième matériau supraconducteur différent du premier matériau supraconducteur sur la couche de passivation et dans les motifs gravés lors de la deuxième étape de gravure ; une étape de polissage mécano-chimique de sorte à ne conserver que la couche d’un deuxième matériau conducteur déposée dans les motifs gravés précédemment et ainsi former des vias dans le deuxième matériau supraconducteur ; une quatrième étape de dépôt d’une couche du premier matériau supraconducteur ; une troisième étape de lithographie de la couche de premier matériau supraconducteur de sorte à définir des motifs sur ladite couche ; une troisième étape de gravure des motifs définis lors de la troisième étape de lithographie sur toute l’épaisseur de la couche de premier matériau supraconducteur. De plus, dans le procédé selon un troisième aspect de l’invention, le premier matériau supraconducteur et le deuxième matériau supraconducteur sont choisis de sorte à former, lorsqu’ils sont en contact l’un de l’autre, une interface de désadaptation acoustique. Outre les caractéristiques qui viennent d’être évoquées dans le paragraphe précédent, le procédé selon un troisième aspect de l’invention peut présenter une ou plusieurs caractéristiques complémentaires parmi les suivantes, considérées individuellement ou selon toutes les combinaisons techniquement possibles. Dans un mode de réalisation, les première, deuxième et troisième étapes de dépôt, les première et deuxième étapes de lithographie, les première et deuxième étapes de gravure et l’étape de polissage mécano chimique sont répétées une pluralité de fois de sorte à obtenir une pluralité de niveaux de routage dans le premier matériau supraconducteur connectés entre eux par des vias dans le deuxième matériau supraconducteur. Un quatrième aspect de l’invention concerne un procédé de fabrication d’un dispositif à partir d’un substrat comprenant une première couche d’un matériau diélectrique ayant un premier module de Young, dite couche molle, le procédé comprenant : une première étape de dépôt d’une deuxième couche d’un deuxième matériau diélectrique, dite couche dure, ayant un deuxième module de Young supérieur au premier module de Young ; une deuxième étape de dépôt d’une couche d’un premier matériau supraconducteur sur la couche dure déposée lors de la première étape de dépôt ; une première étape de lithographie de sorte à définir les motifs d’une ou plusieurs sections d’une piste conductrice dans la couche de premier matériau supraconducteur ; une première étape de gravure de la couche d’un premier matériau supraconducteur sur toute son épaisseur selon les motifs définis lors de la première étape de lithographie ; une troisième étape de dépôt d’une couche du deuxième matériau diélectrique de sorte à recouvrir les sections obtenues à l’issue de la première étape de gravure ; une première étape de polissage mécano-chimique de la couche du deuxième matériau diélectrique déposée lors de la troisième étape de dépôt ; une quatrième étape de dépôt d’une couche de premier matériau diélectrique sur la couche de deuxième matériau diélectrique ; une cinquième étape de dépôt d’une couche de deuxième matériau diélectrique sur la couche de premier matériau diélectrique ; une deuxième étape de lithographie de sorte à définir les motifs d’une ou plusieurs sections de la piste conductrice destinées à former les vias de la piste conductrice ; une deuxième étape de gravure selon les motifs définis lors de la deuxième étape de lithographie jusqu’à découvrir les parties de la couche de matériau supraconducteur situées sous les motifs ; une sixième étape de dépôt d’une couche d’un deuxième matériau supraconducteur selon une épaisseur suffisante pour combler les motifs gravés lors de la deuxième étape de gravure ; une deuxième étape de polissage mécano-chimique de sorte à retirer le deuxième matériau supraconducteur en dehors des motifs définis lors de la deuxième étape de lithographie et ainsi dégager la couche de deuxième matériau diélectrique déposée lors de la cinquième étape de dépôt ; une septième étape de dépôt d’une couche du premier matériau supraconducteur sur la structure issue de l’étape précédente ; une troisième étape de lithographie de sorte à définir les motifs d’une ou plusieurs sections de la piste conductrice ; une troisième étape de gravure de la couche du premier matériau sur toute son épaisseur selon les motifs définis lors de la troisième étape de lithographie ; une huitième étape de dépôt d’une couche du deuxième matériau diélectrique ; une troisième étape de polissage mécano-chimique de la couche du deuxième matériau diélectrique déposée lors de la huitième étape de dépôt ; une neuvième étape de dépôt d’une couche du premier matériau diélectrique. De plus, dans le procédé selon un quatrième aspect de l’invention, le premier matériau supraconducteur et le deuxième matériau supraconducteur sont choisis de sorte à former, lorsqu’ils sont en contact l’un de l’autre, une interface de désadaptation acoustique. L’invention et ses différentes applications seront mieux comprises à la lecture de la description qui suit et à l’examen des figures qui l’accompagnent. BREVE DESCRIPTION DES FIGURES Les figures sont présentées à titre indicatif et nullement limitatif de l’invention. La montre une représentation schématique d’un système selon l’invention dans lequel un dispositif selon l’invention comprend une pluralité de sections différentes. La montre une représentation schématique d’un système selon l’invention dans lequel un dispositif selon l’invention comprend une succession de section dans un premier matériau supraconducteur et dans un deuxième matériau supraconducteur. La montre une représentation schématique d’un dispositif similaire à la celui de la mais dans lequel la piste conductrice n’est pas à la surface du dispositif. La montre une représentation schématique d’un dispositif selon l’invention comprenant une pluralité de couches diélectriques dures et de couches diélectriques molles. La montre une représentation schématique d’un dispositif selon l’invention présentant une pluralité de niveaux de routage, lesdits niveaux étant reliés au moyen de vias formés du même matériau supraconducteur que le niveau de routage supérieur ou le niveau de routage inférieur. La montre une représentation schématique d’un dispositif selon l’invention présentant une pluralité de niveaux de routage, lesdits niveaux étant reliés au moyen de vias standards formés d’un matériau supraconducteur différent des niveaux de routage supérieurs et inférieurs. La et la montrent une représentation schématique d’un dispositif selon l’invention comprenant une pluralité de couches diélectriques dures et de couches diélectriques molles ainsi qu’une pluralité de niveaux de routage. La montre un logigramme d’un premier procédé de fabrication selon l’invention. Les à illustre de manière schématique les étapes du premier procédé selon l’invention. La montre un logigramme d’un deuxième procédé de fabrication selon l’invention. Les à illustre de manière schématique les étapes du deuxième procédé selon l’invention. La montre un logigramme d’un troisième procédé de fabrication selon l’invention. Les à illustre de manière schématique les étapes du troisième procédé selon l’invention. Dispositif électronique (DI) comprenant une première surface (S1) et une deuxième surface (S2) opposée à la première surface (S1) et destiné à connecter un premier composant électronique (CE1) à un deuxième composant électronique (CE2) situés sur la première surface (S1) au moyen d’au moins une piste conductrice (PC), la piste conductrice (PC) comprenant une pluralité de sections (SE) disposées les unes à la suite des autres de sorte à former la piste conductrice (PC), chaque section (SE) étant constituée d’un matériau supraconducteur choisi de sorte à former avec la section (SE) qui la suit, si une telle section (SE) existe, et la section (SE) qui la précède, si une telle section (SE) existe, une interface de désadaptation acoustique (IA) (ou interface Kapitza). Dispositif (DI) selon la revendication 1, dans lequel le dispositif (DI) comporte une alternance de deux types de couches : une première couche d’un premier matériau diélectrique ayant un premier module de Young, dite couche molle (CM), et une deuxième couche (CD) d’un deuxième matériau diélectrique ayant un deuxième module de Young supérieur au premier module de Young, dite couche dure (CD), la piste conductrice (PC) étant formée dans l’une des couches molles (CM). Dispositif électronique (DI) selon l’une des deux revendications précédentes dans lequel la piste conductrice (PC) comprend une pluralité de premières sections (SE1) dans un premier matériau supraconducteur et une pluralité de deuxièmes sections (SE2) dans un deuxième matériau supraconducteur différent du premier matériau supraconducteur, la piste conductrice (PC) étant formée par une alternance de premières sections (SE1) et de deuxièmes sections (SE2). Dispositif électronique (DI) selon la revendication précédente dans lequel le couple formé par le premier matériau supraconducteur et le deuxième matériau supraconducteur est choisi parmi les couples suivants : Le couple dans lequel le premier matériau est le niobium et le deuxième matériau est le nitrure de titane ; Le couple dans lequel le premier matériau est le nitrure de niobium et le deuxième matériau est le nitrure de titane ; Le couple dans lequel le premier matériau est le de nitrure de niobium et le deuxième matériau est le titanure de niobium. Le couple dans lequel le premier matériau est le niobium-étain et le deuxième matériau est le nitrure de titane. Dispositif électronique (DI) selon l’une des deux revendications précédentes dans leur dépendance à la revendication 1 dans lequel le dispositif (DI) comprend une pluralité de niveaux de routage (NR1,NR2) reliés entre eux par des vias, la piste conductrice (PC) étant formée sur une partie au moins de ces niveaux de routages (NR1,NR2) et le matériau utilisé pour les sections (SE) d’un niveau de routage donné étant différent du matériau utilisé pour les sections (SE) du niveau de routage immédiatement au-dessus et au-dessous, chaque via étant fait dans l’un des matériaux du niveau de routage (NR1,NR2) parmi les deux niveaux de routage (NR1,NR2) qu’il relie. Dispositif électronique (DI) selon l’une des revendications 3 à 4 dans leur dépendance à la revendication 1 dans lequel le dispositif (DI) comprend une pluralité de niveaux de routage (NR1,NR2), les niveaux de routage (NR1,NR2) étant connectés entre eux par des vias, la piste conductrice (PC) étant formée sur une partie au moins de ces niveaux de routages (NR1,NR2), la pluralité de premières sections (SE1) étant formée dans une partie au moins des niveaux de routage de la pluralité de niveaux de routage, chaque deuxième section (SE2) formant un via reliant une première section (SE1) de la pluralité de premières sections (SE1) d’un niveau de routage (NR1) à une première section (SE1) de la pluralité de premières sections (SE1) d’un niveau de routage (NR2) situé au-dessus ou au-dessous. Dispositif électronique (DI) selon la revendication précédente, dans lequel le dispositif (DI) comporte une alternance de deux types de couche : une première couche (CM) d’un premier matériau diélectrique (CM) ayant un premier module de Young, dite couche molle (CM), et une deuxième couche d’un deuxième matériau diélectrique (CD) ayant un deuxième module de Young supérieur au premier module de Young, dite couche dure (CD), chaque niveau de routages (NR1, NR2) étant réalisée dans une couche dure (CD) et chaque via (VI) étant réalisé, au moins en partie, dans une couche molle (CM). Dispositif électronique (DI) selon la revendication précédente dans lequel le premier matériau diélectrique est le SiO 2 (CM) et le deuxième matériau diélectrique est le SiN (CD). Dispositif électronique (DI) selon l’une des deux revendications précédentes dans lequel l’extrémité de chaque via (VI) s’étend dans une couche dure (CD) de sorte que l’interface entre chaque via et les deux niveaux de routage (NR1, NR2) qu’il relie est formée dans une couche dure (CD). Dispositif électronique (DI) selon la revendication 7 ou la revendication 8 dans lequel chaque via (VI) est réalisé entièrement dans une couche molle (CM) et s’étend sur toute l’épaisseur de ladite couche molle (CM). Dispositif électronique (DI) selon l’une des revendications précédentes dans lequel les matériaux supraconducteurs ont une température critique supérieure à 2K, de préférence supérieure à 4K. Dispositif électronique (DI) selon l’une des revendications précédentes dans lequel les matériaux formant les interfaces de désadaptation acoustique (IA) sont choisis de sorte que le ratio de la vitesse du son dans les matériaux respectifs est supérieur à 1.5, de préférence supérieur à 2. Dispositif électronique (DI) selon l’une des revendications précédentes dans lequel chaque piste conductrice comprend au moins 100 interfaces de désadaptation acoustique (IA). Système comprenant un dispositif (DI) selon l’une des revendications précédentes, un premier composant électronique (CE1) et un deuxième composant électronique (CE2), le premier composant électronique (CE1) et le deuxième composant électronique (CE2) étant disposés sur la première surface (S1) du dispositif (DI) et connectés électriquement l’un à l’autre au moyen de la piste conductrice (PC) du dispositif (DI). Procédé (100) de fabrication d’un dispositif électronique (DI) à partir d’un substrat (SB), le procédé comprenant : une première étape (1E1) de dépôt d’une couche (SC1) d’un premier matériau supraconducteur sur le substrat (SB) ; une première étape (1E2) de lithographie de la couche (SC1) de premier matériau supraconducteur de sorte à définir des motifs sur ladite couche ; une première étape (1E3) de gravure des motifs définis lors de la première étape (1E2) de lithographie sur toute l’épaisseur de la couche (SC1) de premier matériau supraconducteur ; une deuxième étape (1E4) de dépôt d’une couche (SC2) d’un deuxième matériau supraconducteur sur la couche (SE1) de premier matériau supraconducteur et dans les motifs gravés lors de la première étape (1E3) de gravure ; une deuxième étape (1E5) de lithographie de la couche (SC2) de deuxième matériau supraconducteur de sorte à définir des motifs sur la partie de la couche (SC2) de deuxième matériau supraconducteur située sur la couche (SE1) de premier matériau supraconducteur ; une deuxième étape (1E6) de gravure des motifs définis lors de la deuxième étape (1E5) de lithographie sur tout l’épaisseur de la couche (SC2) de deuxième matériau supraconducteur de sorte à définir une pluralité de sections (SE1, SE2) disposées les unes à la suite des autres pour former au moins une piste conductrice (PC), deux sections (SE1, SE2) successives étant dans un matériau supraconducteur différent et choisi parmi le premier matériau supraconducteur et le deuxième matériau supraconducteur de sorte à former une interface de désadaptation acoustique (IA) entre chaque section. Procédé (100) selon la revendication précédente comprenant en outre, après la deuxième étape (1E6) de gravure, une étape (1E8) de dépôt d’une couche d’encapsulation. Procédé selon l’une des deux revendications précédentes comprenant en outre, après la deuxième étape (1E6) de gravure et avant l’étape (1E8) de dépôt d’une couche d’encapsulation si cette étape est mise en œuvre, une étape (1E7) de polissage mécano-chimique. Procédé (200) de fabrication d’un dispositif électronique (DI) à partir d’un substrat (SB), le procédé (200) comprenant : une première étape (2E1) de dépôt d’une couche (CS1) d’un premier matériau supraconducteur sur le substrat (SB) ; une première étape (2E2) de lithographie de la couche (SC1) de premier matériau supraconducteur de sorte à définir des motifs sur ladite couche (SC1) ; une première étape (2E3) de gravure des motifs définis lors de la première étape de lithographie sur toute l’épaisseur de la couche (SC1) de premier matériau supraconducteur ; une deuxième étape (2E4) de dépôt d’une couche (PA) de passivation sur la couche (SE1) de premier matériau supraconducteur et sur le substrat (SB) encore exposé ; une deuxième étape (2E5) de lithographie de la couche (PA) de passivation de sorte à définir des motifs sur ladite couche (PA) au-dessus de la couche (SE1) de premier matériau supraconducteur ; une deuxième étape (2E6) de gravure des motifs définis lors de la deuxième étape (2E5) de lithographie sur toute l’épaisseur de la couche (PA) de passivation de sorte à exposer une partie de la couche (SE1) d’un premier matériau supraconducteur ; une troisième étape (2E7) de dépôt d’une couche (SC2) d’un deuxième matériau supraconducteur différent du premier matériau supraconducteur sur la couche (PA) de passivation et dans les motifs gravés lors de la deuxième étape (2E6) de gravure ; une étape (2E8) de polissage mécano-chimique de sorte à ne conserver que la couche (SE2) d’un deuxième matériau conducteur déposée dans les motifs gravés précédemment et ainsi former des vias (VI) dans le deuxième matériau supraconducteur ; une quatrième étape (2E9) de dépôt d’une couche (SC1) du premier matériau supraconducteur ; une troisième étape (2E10) de lithographie de la couche (SC1) de premier matériau supraconducteur de sorte à définir des motifs sur ladite couche (SC1) ; une troisième étape (2E11) de gravure des motifs définis lors de la troisième étape (2E10) de lithographie sur toute l’épaisseur de la couche de premier matériau supraconducteur ; procédé (200) dans lequel le premier matériau supraconducteur et le deuxième matériau supraconducteur sont choisis de sorte à former, lorsqu’ils sont en contact l’un de l’autre, une interface de désadaptation acoustique (IA). Procédé selon la revendication précédente dans lequel les première, deuxième et troisième étapes (2E1, 2E4, 2E7) de dépôt, les premières et deuxièmes étapes (2E2, 2E5) de lithographie, les première et deuxième étapes (2E3, 2E6) de gravure et l’étape (2E8) de polissage mécano chimique sont répétées une pluralité de fois de sorte à obtenir une pluralité de niveaux de routage (NR1, NR2) dans le premier matériau supraconducteur connectés entre eux par des vias (VI) dans le deuxième matériau supraconducteur. Procédé (300) de fabrication d’un dispositif (DI) à partir d’un substrat (SB) comprenant une première couche d’un matériau diélectrique ayant un premier module de Young, dite couche molle (CM), le procédé comprenant : une première étape (3E1) de dépôt d’une deuxième couche (CD) d’un deuxième matériau diélectrique, dite couche dure (CD), ayant un deuxième module de Young supérieur au premier module de Young ; une deuxième étape (3E2) de dépôt d’une couche (SC1) d’un premier matériau supraconducteur sur la couche (CD) dure déposée lors de la première étape (3E1) de dépôt ; une première étape (3E3) de lithographie de sorte à définir les motifs d’une ou plusieurs sections (SE1) d’une piste conductrice (PC) dans la couche (SC1) de premier matériau supraconducteur ; une première étape (3E4) de gravure de la couche (SC1) d’un premier matériau supraconducteur sur toute son épaisseur selon les motifs définis lors de la première étape (3E3) de lithographie ; une troisième étape (3E5) de dépôt d’une couche (CD) du deuxième matériau diélectrique de sorte à recouvrir les sections obtenue à l’issue de la première étape (3E4) de gravure ; une première étape (3E6) de polissage mécano-chimique de la couche (CD) du deuxième matériau diélectrique déposée lors de la troisième étape (3E5) de dépôt ; une quatrième étape (3E7) de dépôt d’une couche (CM) de premier matériau diélectrique sur la couche (CD) de deuxième matériau diélectrique ; une cinquième étape (3E8) de dépôt d’une couche (CD) de deuxième matériau diélectrique sur la couche (CM) de premier matériau diélectrique ; une deuxième étape (3E9) de lithographie de sorte à définir les motifs d’une ou plusieurs sections (SE2) de la piste conductrice (PC) destinées à former les vias (VI) de la piste conductrice (PC) ; une deuxième étape (3E10) de gravure selon les motifs défini lors de la deuxième étape de lithographie (3E9) jusqu’à découvrir les parties de la couche de matériau supraconducteur (SE1) situées sous les motifs ; une sixième étape (3E11) de dépôt d’une couche d’un deuxième matériau supraconducteur (SC2) selon une épaisseur suffisante pour combler les motifs gravés lors de la deuxième étape (3E10) de gravure ; une deuxième étape (3E12) de polissage mécano-chimique de sorte à retirer le deuxième matériau supraconducteur en dehors des motifs définis lors de la deuxième étape (3E9) de lithographie et ainsi à dégager la couche (CD) de deuxième matériau diélectrique déposée lors de la cinquième étape de dépôt (3E8) ; une septième étape (3E13) de dépôt d’une couche du premier matériau supraconducteur sur la structure issue de l’étape (3E12) précédente ; une troisième étape (3E14) de lithographie de sorte à définir les motifs d’une ou plusieurs sections (SE1) de la piste conductrice PC ; une troisième étape (3E15) de gravure de la couche (SC1) du premier matériau sur toute son épaisseur selon les motifs définis lors de la troisième étape de (3E14) lithographie ; une huitième étape (3E16) de dépôt d’une couche (CD) du deuxième matériau diélectrique ; une troisième étape (3E17) de polissage mécano-chimique de la couche (CD) du deuxième matériau diélectrique déposée lors de la huitième étape (3E16) de dépôt ; une neuvième étape (3E18) de dépôt d’une couche (CM) du premier matériau diélectrique procédé (300) dans lequel le premier matériau supraconducteur et le deuxième matériau supraconducteur sont choisis de sorte à former, lorsqu’ils sont en contact l’un de l’autre, une interface de désadaptation acoustique (IA).