Brevet FR3123501A1 — publié le 20221202

Le circuit intégré comprend une partie semiconductrice (FEOL) comportant un substrat semiconducteur (B), une partie d’interconnexion (BEOL) comportant des niveaux de métaux (M1, M2), et un capteur de décharges électrostatiques (SNS) comportant une structure semiconductrice (SSM) dans la partie semiconductrice (FEOL) et un réseau d’antennes métalliques (RANT) dans la partie d’interconnexion (BEOL). Le capteur comporte au moins un couple de deux nœuds (ND1, NS1, NG1, NB1, ND2, NS2, NG2, NB2) ayant une liaison résistive ou une liaison capacitive ou une liaison de jonction PN dans la structure semiconductrice (SSM), et des antennes (AD1, AS1, AG1, AB1, AD2, AS2, AG2, AB2) du réseau d’antennes (RANT) présentant une asymétrie de forme et/ou de taille, respectivement connectées auxdits nœuds de chaque couple. Figure pour l’abrégé : Fig 3 Capteur passif de décharges éléctrostatiques et procédé de détection de décharges électrostatiques. Des modes de réalisation et de mise en œuvre concernent les circuits intégrés, en particulier les circuits intégrés comportant un capteur de décharges électrostatiques. Des décharges électrostatiques, usuellement « ESD » pour « ElectroStatic Discharge » en anglais, peuvent se produire lors des étapes de fabrication des circuits intégrés et dégrader les composants des circuits intégrés. Par exemple, des procédés de gravure plasma peuvent créer des charges électriques sur des nœuds physiques d’un dispositif du circuit intégré, par exemple un transistor MOS (acronyme de la technologie bien connue de l’homme de l’art « Métal Oxyde Semiconducteur »). Les accumulations de charges électrostatiques sur des nœuds physiques du dispositif peuvent créer une différence de potentiel entre ces nœuds, qui peut provoquer des dégradations (claquages) des matériaux présents entre lesdits nœuds lors d’une décharge électrostatique. Ce type de dégradation est grandement aléatoire et il est souhaitable de pouvoir détecter, identifier et quantifier les phénomènes de décharges électrostatiques, par exemple lors d’une phase de test et de caractérisation des produits. Aussi, des procédés de quantification de la susceptibilité des circuits intégrés à être endommagés par des décharges électrostatiques, par exemple selon le modèle de dispositif chargé « CDM » (acronyme des termes anglais usuels « Charged Device Model »), peuvent comprendre des phases dans lesquelles les nœuds du dispositif sont chargés à une tension donnée, puis déchargés. Suivant la dynamique de décharge des différents nœuds, il se peut que des différences de potentiels entre deux nœuds produisent des dégradations dues à des décharges électrostatiques. Là encore, il est souhaitable de pouvoir détecter, identifier et quantifier les phénomènes de décharges électrostatiques. Il existe des solutions préventives classiques aux problèmes de décharges électrostatiques, permettant par exemple d’évacuer localement les décharges électrostatiques par l’intermédiaire de diodes dédiées. Cela étant, ce type de solution préventive et locale ne permet pas d’identifier et de quantifier les décharges électrostatiques. Des solutions de détection classiques peuvent permettre d’identifier une dégradation survenant dans un dispositif de test, mais sont généralement peu sensibles et présentent peu de mesures possibles. Par exemple lorsque le dispositif de test est un transistor MOS, on peut détecter un claquage de l’oxyde de grille mais une dégradation des régions de conductions ou de la région de grille seules ne sont pas mesurables. En conséquence, les caractéristiques des composants du circuit intégré peuvent dériver de manière légère et non-identifiable individuellement mais de manière importante sur la réalisation globale (dérive usuellement appelée « corner effect » en anglais), sans solution classique pour les détecter. Par conséquent, il existe un besoin de proposer des circuits intégrés équipés d’un capteur de décharges électrostatiques capable de détecter différents types de dégradations et de dérives de caractéristiques, avec une sensibilité accrue. Selon un aspect, il est proposé à cet égard un circuit intégré comprenant une partie semiconductrice comportant un substrat semiconducteur, une partie d’interconnexion comportant des niveaux de métaux, et un capteur de décharges électrostatiques comportant une structure semiconductrice dans la partie semiconductrice et un réseau d’antennes métalliques dans la partie d’interconnexion, le capteur comportant au moins un couple de deux nœuds ayant une liaison résistive ou une liaison capacitive ou une liaison de jonction PN dans la structure semiconductrice, et des antennes du réseau d’antennes présentant une asymétrie de forme et/ou de taille, respectivement connectées auxdits nœuds de chaque couple. Les asymétries de forme et de taille des antennes respectivement connectées aux deux nœuds de chaque couple du capteur permettent d’amplifier une différence dans l’accumulation de charges électrostatiques sur des nœuds physiques du capteur, et ainsi amplifier la différence de potentiel entre ces nœuds, qui peut produire des dégradations des matériaux présents entre lesdits nœuds lors d’une décharge électrostatique. De manière analogue, les asymétries de forme et de taille des antennes peuvent amplifier une différence dans la dynamique de décharge des nœuds du couple correspondant, amplifiant en conséquence la différence de potentiels se produisant lors d’une décharge desdits nœuds, qui peut produire des dégradations des matériaux présents entre lesdits nœuds par décharge électrostatique. Par conséquent, des phénomènes causant des décharges électrostatiques (différences d’accumulation de charges ou de dynamique de décharge) relativement faibles, sont amplifiées et détectables par la dégradation des matériaux présents entre les nœuds des couples du capteur. Les décharges électrostatiques relativement faibles sont des décharges électrostatiques pouvant causer une dérive des caractéristiques d’une liaison sans détérioration observable. Ainsi, le capteur proposé selon cet aspect dispose d’une sensibilité accrue. Par ailleurs, les différents types de liaisons entre les nœuds des différents couples possibles du capteur permettent de bénéficier d’une multitude de mesures, pouvant être représentatives de différents phénomènes générateurs de décharges électrostatiques. Par exemple, un nœud peut être dédié à un unique couple de deux nœuds ayant une liaison donnée (résistive, capacitive, de jonction PN) entre eux, ou peut à l’inverse appartenir à plusieurs couples de deux nœuds ayant différentes liaisons, distinctes ou non, (résistive, capacitive, de jonction PN) entre eux. Selon un mode de réalisation, les antennes respectivement connectées aux nœuds de chaque couple présentent une asymétrie de taille en ce que le rapport de leurs surfaces est supérieur ou égal à dix. En effet, la différence (asymétrie) de taille entre les deux antennes connectées aux deux nœuds d’un couple du capteur introduit une différence, sensiblement proportionnelle, entre les accumulations de charges électriques sur les deux nœuds du couple. La taille des antennes influe également la dynamique de décharges des nœuds du couple. Selon un mode de réalisation, les antennes respectivement connectées aux nœuds de chaque couple présentent une asymétrie de forme en ce que l’une a une forme en râteau comportant des branches adaptées pour parcourir plusieurs unités de surfaces dans le niveau de métal respectif, tandis que l’autre a une forme de plaquette ne couvrant qu’une unité de surface dans le niveau de métal respectif. En effet, la forme en râteau parcourt une plus grande étendue que la forme de plaquette, ce qui permet d’accumuler des charges électriques dans différentes zones, plus globalement que la position locale de la plaquette. Ainsi, la différence (asymétrie) de forme entre les deux antennes connectées aux deux nœuds d’un couple du capteur introduit là-aussi une différence entre les accumulations de charges électriques sur les deux nœuds du couple. Selon un mode de réalisation, le circuit intégré comporte plusieurs capteurs de décharges électrostatiques, le réseau d’antennes de chaque capteur étant situé dans un niveau de métal respectif. Cela permet par exemple d’identifier si un niveau de métal est plus susceptible d’engendrer des décharges électrostatiques qu’un autre. Selon un mode de réalisation, la structure semiconductrice comporte un barreau de silicium polycristallin situé sur une face avant du substrat semiconducteur. Selon un mode de réalisation, ledit au moins un couple du capteur comporte un couple de deux nœuds ayant une liaison résistive, le barreau de silicium polycristallin faisant la liaison résistive entre les nœuds dudit couple. Selon un mode de réalisation, une couche diélectrique est située entre le barreau de silicium polycristallin et le substrat semiconducteur, ledit au moins un couple du capteur comportant un couple de deux nœuds ayant une liaison capacitive, la superposition du barreau de silicium polycristallin, de la couche diélectrique et du substrat semiconducteur faisant la liaison capacitive entre les nœuds dudit couple. Selon un mode de réalisation, la structure semiconductrice comporte au moins une région dopée dans le substrat semiconducteur. Selon un mode de réalisation, ladite au moins une région dopée comporte une couche superficielle d’un composé semi-métallique, ledit au moins un couple du capteur comportant un couple de deux nœuds ayant une liaison résistive, la couche superficielle de composé métallique faisant la liaison résistive entre les nœuds dudit couple. Un composé semi-métallique, également appelé composé intermétallique, est une association d’un matériau métallique et d’un matériau semiconducteur par liaison chimique, tel que par exemple les siliciures de métal, typiquement le siliciure de cuivre ou de tungstène. Selon un mode de réalisation, la structure semiconductrice comporte une première région dopée d’un premier type dans le substrat semiconducteur et une deuxième région dopée d’un deuxième type opposé au premier dans le substrat semiconducteur, ledit au moins un couple du capteur comportant un couple de deux nœuds ayant une liaison de jonction PN, une interface entre la première région dopée et la deuxième région dopée faisant la liaison de jonction PN entre les nœuds dudit couple. Selon un mode de réalisation, la structure semiconductrice comporte une région d’oxyde enterrée entre le substrat semiconducteur et un substrat porteur, ledit au moins un couple du capteur comportant un couple de deux nœuds ayant une liaison capacitive, la superposition du substrat semiconducteur, de la région d’oxyde enterrée et du substrat porteur faisant la liaison capacitive entre les nœuds dudit couple. Cela correspond à un substrat du type « SOI » (pour « Silicon On Insulator » en anglais) dans lequel on utilise l’interface capacitive entre le substrat porteur, appelé « grille arrière » (usuellement « back gate » en anglais) et le substrat semiconducteur, comme liaison capacitive entre les nœuds d’un couple du capteur. Selon un autre aspect, il est proposé un procédé de détection d’une décharge électrostatique comprenant une fabrication d’un circuit intégré tel que défini ci-avant, et une étape de mesure comprenant une caractérisation de la liaison entre les nœuds dudit au moins un couple, et une étape de décision comprenant une comparaison entre la caractérisation mesurée et une caractéristique nominale de la liaison résistive, capacitive ou de jonction PN correspondante. Selon un mode de mise en œuvre, la fabrication des niveaux de métaux comprend une exposition du réseau d’antenne à un environnement plasma chargée électriquement. Selon un mode de mise en œuvre, la fabrication du capteur de décharges électrostatiques est faite simultanément avec une fabrication d’autres éléments du circuit intégré, et dans lequel l’étape de décision comprend, en cas de divergence entre la caractérisation mesurée et une caractéristique nominale de la liaison correspondante, une évaluation de dégâts causés dans les autres éléments du circuit intégré à partir de la divergence et de l’asymétrie de taille et/ou de forme des antennes couplées aux nœuds du couple correspondant. D’autres avantages et caractéristiques de l’invention apparaîtront à l’examen de la description détaillée de modes de réalisation et de mise en œuvre, nullement limitatifs, et des dessins annexés, sur lesquels : et illustrent des modes de réalisation et de mise en œuvre de l’invention. Les figures 1 et 2 illustrent un exemple de capteur SNS de décharges électrostatiques appartenant à un circuit intégré CI. La correspond à une vue du dessus du capteur SNS, au niveau d’une face avant FA d’un substrat semiconducteur, appartenant à une partie semiconductrice du circuit intégré CI appelée et référencée FEOL (pour « Front End Of Line » en anglais). En outre, un réseau d’antenne RANT du capteur SNS, situé dans un plan parallèle à celui de la face avant FA, est schématiquement représenté en vue du dessus également. La correspond à une vue en coupe du capteur SNS, montrant la partie semiconductrice FEOL et une partie d’interconnexion du circuit intégré CI appelée et référencée BEOL (pour « Back End Of Line » en anglais). Le capteur SNS est un capteur de type passif, c’est-à-dire qu’il n’est pas destiné à avoir un fonctionnement lorsque le circuit intégré est alimenté et en fonction, mais est destiné à subir des éventuelles décharges électrostatiques qui peuvent modifier la structure du capteur SNS. Les modifications structurelles sont ensuite observées afin de déduire et caractériser les décharges électrostatiques qui se sont produites dans le circuit intégré CI. Le capteur de décharges électrostatiques SNS comporte une structure semiconductrice SSM, réalisée dans la partie semiconductrice FEOL du circuit intégré, et un réseau d’antennes métalliques RANT, réalisées dans un ou des niveau(x) de métal M1 de la partie d’interconnexion BEOL. La structure semiconductrice SSM est destinée à subir les modifications structurelles pour la détection des décharges électrostatiques, tandis que le réseau d’antennes RANT est destiné à recueillir des charges électriques ou à influencer la dynamique de décharges d’un nœud, pour générer des décharges électrostatiques dans la structure semiconductrice SSM. Le capteur comporte à cet égard au moins un couple de deux nœuds ND1, NS1, NG1, NB1, ND2, NS2, NG2, NB2 ayant une liaison résistive ou une liaison capacitive ou une liaison de jonction PN dans la structure semiconductrice SSM, les antennes AD1, AS1, AG1, AB1, AD2, AS2, AG2, AB2 du réseau d’antennes RANT étant connectées à chaque nœud de la structure semiconductrice SSM. Les antennes du réseau d’antennes RANT sont connectées aux nœuds respectifs par l’intermédiaire de piliers de contact CNT classiques, traversant une couche de diélectrique pré-métal PMD située entre la partie semiconductrice FEOL et la partie d’interconnexions BEOL. On définit la face avant FA du substrat semiconducteur étant la face du côté de laquelle se trouve la couche diélectrique pré-métal PMD, c’est-à-dire la face sur laquelle sont réalisés les composant de partie semiconductrice FEOL. Le réseau d’antennes RANT du capteur SNS peut être formé dans un seul niveau de métal, par exemple le premier niveau de métal M1, ou bien dans plusieurs niveaux de métaux. Les niveaux de métaux M1, M2, M3, sont séparés verticalement par des couche diélectriques inter-métaux IMD1, IMD2, IMD3. Les pistes métalliques de différents niveaux de métaux M2, M3 peuvent être connectées électriquement par l’intermédiaire de via V23, V34 traversant verticalement les couches diélectriques inter-métaux IMD2, IMD3. Par ailleurs, le circuit intégré CI peut avantageusement comporter plusieurs capteurs de décharges électrostatiques SNS tel que décrit ici et de sorte que le réseau d’antennes RANT de chaque capteur soit situé dans un niveau de métal respectif. Cela permet de bénéficier d’informations sur les décharges électrostatiques relatives à chaque niveau de métal, et ainsi de pouvoir identifier le lieu où sont engendrées les décharges électrostatiques. En outre, les couples d’antennes AD1, AS1, AG1, AB1, AD2, AS2, AG2, AB2 respectivement connectées auxdits nœuds ND1, NS1, NG1, NB1, ND2, NS2, NG2, NB2 de chaque couple, présentent entre elles une asymétrie de forme et/ou de taille. Les asymétries de forme et de taille permettent de créer un déséquilibre dans les phénomènes générant les décharges électrostatiques, et ainsi d’amplifier leurs conséquences dans le capteur SNS pour pouvoir les détecter avec une plus grande sensibilité. Par exemple, pour un couple de nœuds donné tel que les nœuds NG1 et NG2, les antennes AG1, AG2 connectées à ces nœuds présentent une asymétrie de taille en ce que le rapport de leurs surfaces est supérieur ou égal à dix. Selon un autre exemple, pour un couple de nœuds donné tel que les nœuds ND1 et ND2, les antennes AD1, AD2 connectées à ces nœuds présentent une asymétrie de forme en ce que l’une AD1 a une forme en râteau comportant des branches adaptées pour parcourir plusieurs unités de surfaces dans le niveau de métal respectif M1, tandis que l’autre a une forme de plaquette AD2 ne couvrant qu’une unité de surface dans le niveau de métal respectif M1. Le terme « unité de surface », ainsi défini par la surface occupée par la plaquette AD2, a un sens relatif et ne correspond pas à une taille absolue donnée ou fixée. D’une part, les asymétries de forme et de taille des antennes permettent de déséquilibrer la quantité de charges électriques accumulée sur chacun des deux nœuds du couple correspondant, et ainsi d’amplifier la différence de potentiel entre ces nœuds résultant de l’accumulation. On rappelle que l’accumulation de charges électriques peut résulter en particulier des étapes de gravure sous environnement plasma utilisées lors de la fabrication des pistes métalliques des niveaux de métaux M1-M3 de la partie d’interconnexion BEOL. D’autre part, les asymétries de forme et de taille des antennes permettent de déséquilibrer la dynamique de décharge des nœuds du couple correspondant, faisant suite à une polarisation à une tension donnée, et ainsi d’amplifier la différence de potentiels se produisant lors d’une décharge desdits nœuds. On rappelle que la polarisation des nœuds du circuit à une tension donnée peut être prévue lors de phases de test et de caractérisation du circuit intégré, notamment selon le modèle de dispositif chargé « CDM » (acronyme des termes anglais usuels « Charged Device Model »). Ces différences de potentiel entre lesdits nœuds, ainsi amplifiées, produisent des décharges électrostatiques dont les dommages sont également amplifiés dans les matériaux qui font la liaison respective entre lesdits nœuds. Ainsi, le capteur SNS dispose d’une sensibilité accrue et est notamment capable de détecter des décharges électrostatiques pouvant normalement (c’est-à-dire sans amplification) causer une dérive des caractéristiques d’une liaison sans détérioration observable. Par ailleurs, dans la région semiconductrice FEOL, les différents types de liaisons entre les nœuds des différents couples du capteur SNS permettent de bénéficier d’une multitude de mesures, pouvant être représentatives de différents phénomènes générateurs de décharges électrostatiques. La structure semiconductrice SSM illustrée par les figures 1 et 2 est un exemple avantageux de structure du type MOS (« Métal Oxyde Semiconducteur ») permettant de multiples combinaisons de nœuds connectés à des antennes respectives, ayant entre eux des liaisons résistives, capacitive ou de jonction PN dont les caractéristiques peuvent varier selon le couple choisi. En effet, la structure semiconductrice SSM est dans cet exemple comparable à un transistor MOS, et comporte un barreau de silicium polycristallin G électriquement conducteur, située sur la face avant FA du substrat semiconducteur B, ainsi que deux régions implantées S, D dans le substrat semiconducteur B. Une couche diélectrique OX est en outre située entre le barreau de silicium polycristallin G et le substrat semiconducteur B, à la manière par exemple d’une région de grille et d’un oxyde de grille de transistor MOS. Le substrat semiconducteur B forme une première région dopée d’un premier type, par exemple le type P, usuellement appelée corps ou masse (« body » en anglais) dans un transistor MOS analogue ; et les région implantées S, D forment des deuxièmes régions dopées d’un deuxième type opposé au premier type, par exemple le type N, analogues à des régions de source S et de drain D d’un transistor MOS. En outre, dans l’exemple illustré, le substrat est du type silicium sur isolant « SOI » (pour « Silicon On Insulator » en anglais) c’est-à-dire que le substrat B dans lequel et sur lequel sont réalisés les éléments de la partie semiconductrice FEOL, tel que des transistors MOS ou la structure semiconductrice SSM du capteur SNS, est une couche semiconductrice (silicium) relativement fine, séparée d’un substrat porteur SP par une région d’oxyde enterrée BOX. Cet exemple de substrat SOI permet notamment de bénéficier d’une liaison capacitive faite par la superposition du substrat semiconducteur B, de la région d’oxyde enterrée BOX et du substrat porteur SP, entre deux nœuds d’un couple. Cela étant, un substrat conventionnel, c’est-à-dire typiquement un volume de silicium cristallin ne comportant pas de région d’oxyde enterrée BOX, est parfaitement adapté au capteur SNS. La structure semiconductrice SSM peut par exemple comporter deux nœuds formés dans chacune des régions décrites ci-dessus. Chaque nœud est par exemple matérialisé par un pilier de contact CNT reliant électriquement la région concernée de la partie semiconductrice FEOL au premier niveau de métal M1 de la partie d’interconnexions BEOL. Ainsi la structure semiconductrice SSM du capteur SNS comporte deux nœuds NG1, NG2, qu’on nommera « nœuds de grille », contactant le barreau de silicium polycristallin G. Les nœuds de grille NG1, NG2 peuvent avantageusement être disposés à des positions antipodales du barreau G, c’est-à-dire à des positions maximisant la distance entre les nœuds NG1, NG2. Etant électriquement conducteur, le barreau de silicium polycristallin G établit une liaison résistive entre les deux nœuds de grille NG1, NG2. Par exemple, le « barreau » de silicium polycristallin G peut avoir une forme, vue du dessus, qui n’est pas strictement un barreau (c’est-à-dire au sens littéral un profil rectangulaire), mais par exemple une composition en forme de H ayant deux branches parallèles, à chacune desquelles est connecté l’un des nœuds de grilles NG1, NG2, et une branche perpendiculaire. Toute autre forme peut aussi être envisagée. Par ailleurs, les deuxièmes régions dopées S, D, qu’on nommera région de source S et région de drain D, comportent une couche superficielle d’un composé semi-métallique SMS, SMD, usuellement appelée « salicidation » signifiant « siliciure auto-aligné », typiquement du siliciure de métal tel que le cuivre ou le tungstène. La structure semiconductrice SSM du capteur SNS comporte deux nœuds ND1, ND2 contactant la région de drain D, qu’on nommera « nœuds de drain » qui peuvent être disposés à des positions aussi éloignées que les règles de dessin le permettent dans la région de drain D. La couche superficielle de composé métallique SMD de la région de drain D établit une liaison résistive entre les deux nœuds de drain ND1, ND2. La structure semiconductrice SSM du capteur SNS comporte deux nœuds NS1, NS2 contactant la région de source S, qu’on nommera « nœuds de source ». Dans cet exemple particulier, les nœuds de source NS1, NS2 ne sont pas connectés à des antennes asymétriques, mais sont connectés à une seule et même antenne AS, nommée antenne de source. En conséquence, les nœuds de source NS1, NS2 de cet exemple particulier ne constituent pas un couple de nœuds au sens de l’architecture du capteur SNS décrite ici. Cela étant, les nœuds de source NS1, NS2, considérés ensemble, peuvent former l’un des deux nœuds d’un couple de nœuds au sens de l’architecture du capteur SNS décrite ici, en combinaison avec un autre nœud connecté à une antenne présentant une asymétrie de forme et/ou de taille avec l’antenne de source AS. Par exemple, l’ensemble des nœuds de source NS1, NS2 peut former le premier nœud d’un couple de nœuds ayant une liaison de jonction PN, avec l’un des nœuds de drain ND1, ND2, l’antenne de source AS présentant une asymétrie de forme et/ou de taille avec l’antenne connectée au nœud de drain AD1, AD2 du couple. En alternative, les nœuds de source NS1, NS2 peuvent être connectés avec des antennes asymétriques, et forment alors un couple de deux nœuds ayant une liaison résistive. La couche superficielle de composé semi-métallique SMS de la région de source S établit la liaison résistive entre les deux nœuds de source NS1, NS2. En outre, la superposition du barreau de silicium polycristallin G, de la couche diélectrique OX et du substrat semiconducteur B établit une liaison capacitive entre l’un des nœuds de grille NG1, NG2 et l’un des nœuds de source NS1, NS2 ou l’un des nœuds de drain ND1, ND2. On pourra néanmoins préférer les couples de nœud de grille – nœud de sources ou nœud de drain les plus proches spatialement, pour éviter d’introduire une composante résistive à la liaison. Par exemple les couples NG1-NS1 et NG2-ND2 pourront être privilégiés pour leurs liaisons capacitives. La structure semiconductrice SSM du capteur SNS comporte deux nœuds NB1, NB2 contactant le substrat semiconducteur B, qu’on nommera « nœuds de substrat ». La superposition du barreau de silicium polycristallin G, de la couche diélectrique OX et du substrat semiconducteur B établit une liaison capacitive entre l’un des nœuds de grille NG1, NG2 et l’un des nœuds de substrat NB1, NB2. Là encore, on pourra préférer les couples de nœud de grille – nœud de substrat les plus proches spatialement, c’est à dire les couples NG1-NB1 et NG2-NB2. Bien que cette possibilité ne soit pas représentée, une couche superficielle de composé métallique du substrat B pourrait établir une liaison résistive entre les deux nœuds de substrat NB1, NB2. Enfin, les interfaces entre la première région dopée B (substrat) et les deuxièmes régions dopées S, D (régions de source et de drain) établissent des liaisons de jonctions PN entre l’un des nœuds de substrat NB1, NB2 et l’un des nœuds de source NS1, NS2 ou de drain ND1, ND2. On pourra là encore préférer les couples de nœuds les plus proches spatialement, notamment les couples NB1-NS1, NB1-ND1, NB2-NS2, NB2-ND2. Aussi, les nœuds de source NS1, NS2 et les nœuds de drain ND1, ND2 ont une liaison de jonction PN, plus exactement une double jonction NPN, entre eux. Cet exemple de structure semiconductrice SSM du type MOS présente ainsi l’avantage d’avoir de nombreuses combinaisons possibles de couples de deux nœuds ayant une liaison résistive ou une liaison capacitive ou une liaison de jonction PN entre eux. Les combinaisons définissant les couples de nœuds peuvent être établies selon diverses possibilités, notamment afin de paramétrer les caractéristiques des liaisons résistives, capacitive et de jonction PN entre eux. Par exemple un nœud donné peut appartenir à un unique couple de deux nœuds ayant une liaison spécifique entre eux ; ou bien un nœud donné peut appartenir à un premier couple de deux nœuds ayant une première liaison entre eux (par exemple résistive) et à un deuxième couple de deux nœuds ayant une deuxième liaison entre eux (par exemple capacitive), et voire même en outre à un troisième couple de deux nœuds ayant une troisième liaison entre eux (par exemple de jonction PN). D’autre part, la taille de la structure semiconductrice SSM du capteur SNS pourra être choisie de manière à paramétrer lesdites liaisons. Par exemple la longueur lg et la largeur wg du barreau de silicium polycristallin G pourront être ajustées à cet égard, de même que la distance ds entre les deux nœuds de sources NS1, NS2, et entre les deux nœuds de drain ND1, ND2. Par exemple, en technologie FD-SOI 28nm (« Fully depleted Silicon on Insulator » selon les termes anglais usuels, bien connus de l’homme de l’art), on pourra prévoir une largeur wg comprise entre 28nm et 200nm, une longueur lg comprise entre 100nm et 5µm, et une distance ds comprise entre 100nm et 2µm. La est une représentation de circuit électrique pouvant schématiser un capteur SNS tel décrit ci-avant en relation avec les figures 1 et 2. Le capteur de décharges électrostatiques SNS comporte en effet une structure semiconductrice SSM et un réseau d’antennes métalliques RANT. La structure semiconductrice SSM comporte une région conductrice de grille G isolée du substrat semiconducteur B par une couche diélectrique, et deux régions dopées S, D du type opposé au type de dopage du substrat B, implantées dans le substrat B de part et d’autre de la partie recouverte par la région conductrice de grille G. Chacune desdites régions dopées S, D, de ladite région de grille G, et dudit substrat B comporte au moins deux nœuds NS1, NS2, ND1, ND2, NG1, NG2, NB1, NB2 ayant une liaison résistive entre eux RS, RD, RG, RB dans la région respective S, D, G, B. Les antennes AS1, AS2, AD1, AD2, AG1, AG2, AB1, AB2 du réseau d’antennes RANT sont couplées auxdits nœuds, les antennes AD1, AG2 respectivement couplées à au moins un couple de deux desdits nœuds NG1-NG2 ayant une liaison résistive RG présentant une asymétrie de forme et/ou de taille, les antennes AG1, AB1 respectivement couplées à au moins un couple de deux desdits nœuds NG1-NB1 ayant une liaison capacitive présentant une asymétrie de forme et/ou de taille, et les antennes AD2, AS2 respectivement couplées à au moins un couple de deux desdits nœuds ND2-NS2 ayant une liaison de jonction PN présentant une asymétrie de forme et/ou de taille. Dans le cas où le substrat B-BOX-SP ( ) est du type silicium sur isolant SOI, alors le capteur peut comporter en outre, parmi lesdits nœuds, au moins un nœud de grille arrière NBG connecté au substrat porteur SP ( ). Les figures 4 à 7 illustrent des exemples de liaisons entre les deux nœuds de couples « individuels » d’un détecteur de décharges électrostatiques, ainsi qu’une caractéristique électrique des liaisons respectives. Les graphiques 400, 500, 600 des figures 4 à 6 représentent la réaction de la liaison respective à une contrainte électrique qui lui est appliquée. En particulier les graphiques 400, 500 et 600 représentent l’intensité du courant s’écoulant dans la liaison en réaction à une rampe de tension croissante. La illustre une liaison résistive LRsal faite entre les deux nœuds NS/D1, NS/D2 par une couche superficielle d’un composé semi - métallique sur la surface d’une région dopée S/D formée dans le substrat semiconducteur B. Le graphique 400 représente la caractéristique du courant (A) par rapport à la tension (V) de la liaison LRsal. Le rapport courant/tension est sensiblement linéaire pour les petites valeurs de tension (V), jusqu’à la tension de claquage, par exemple légèrement en dessous de 2V. Au-delà de la tension de claquage, le comportement de la liaison LRsal n’est plus linéaire et ne répond pas à une loi électrique simple, mais peut correspondre à des phénomènes de dégradation des matériaux de la liaison. En particulier, une migration du siliciure conduit à une augmentation de la valeur de la résistance, jusqu’à sensiblement 6V où la dégradation est telle que la liaison est rompue. La illustre une liaison résistive LRpoly faite entre les deux nœuds NG1, NG2 par un barreau de silicium polycristallin conducteur G, formée sur le substrat semiconducteur B. Le graphique 500 représente la caractéristique du courant (A) par rapport à la tension (V) de la liaison LRpoly. Là encore, le rapport courant/tension est sensiblement linéaire pour les petites valeurs de tension (V), jusqu’à la tension de claquage, par exemple de sensiblement 3V. Au-delà de la tension de claquage, le comportement de la liaison LRsal n’est plus linéaire et ne répond pas à une loi électrique simple, mais peut correspondre à des phénomènes de dégradation des matériaux de la liaison. La illustre une liaison capacitive LC faite entre les deux nœuds NG, NB par une superposition d’un barreau de silicium polycristallin conducteur G et d’une couche diélectrique sur le substrat B. Le graphique 600 représente la caractéristique du courant (A) par rapport à la tension (V) de la liaison LC. L’intensité du courant (A) est nulle jusqu’à une tension qu’on nommera tension de seuil, à sensiblement 6V, puis des fuites de courant traversent la couche diélectrique, selon une allure sensiblement exponentielle, jusqu’à la tension de claquage légèrement supérieure à 8V. Au-delà de la tension de claquage, l’oxyde est brisé et le courant redevient nul en raison de phénomènes de dégradation des matériaux. La illustre une liaison LPN de jonction PN faite entre les deux nœuds NS/D, NB respectivement connectés à des régions de dopages opposées, formées dans le substrat semiconducteur B. L’une des régions est par exemple le substrat B dopé du type P, tandis que la région dopée de type N est une région implantée S/D dans le substrat B. La réaction de la liaison LPN de jonction PN à une contrainte électrique du type rampe de tension (non-représentée) correspondrait à une caractéristique de diode, c’est-à-dire, en cas de polarisation directe, une évolution exponentielle à partir d’une tension de seuil, par exemple sensiblement située à 0,6V. Au-delà de la tension de claquage, par exemple située entre 1V et 1,8V, le comportement de la liaison LPN ne répond pas à une loi électrique simple, mais peut correspondre à des phénomènes de dégradation des matériaux de la liaison. Et, en cas de polarisation inverse, la caractéristique correspondrait à une réponse en courant nulle, ou un courant de fuite négligeable, jusqu’à une tension de claquage dite d’avalanche produisant un écoulement de courant par effet d’avalanche, pouvant là encore causer des dégradations dans les matériaux de la liaison LPN. Les dégradations de la liaison LPN peuvent aboutir à un effet de court-circuit, avec des courants de fuite supérieurs de plusieurs ordres de grandeurs (par exemple des courants de fuite de l’ordre du µA par rapport à des courants de fuite attendus de l’ordre du nA en fonctionnement non-détérioré), ou bien, éventuellement selon une éventuelle limitation en courant de la mesure, à un effet de circuit ouvert c’est-à-dire un courant nul. La illustre un procédé de détection d’une décharge électrostatique 800 utilisant le capteur SNS décrit ci-avant. La détection s’effectue après la fabrication 801 du circuit intégré CI, comportant une fabrication d’autres éléments destinés à la fonction du circuit intégré, et une fabrication du capteur SNS de décharge électrostatique. Avantageusement, la fabrication 801 du capteur de décharges électrostatiques SNS peut être faite simultanément avec la fabrication 801 d’autres éléments du circuit intégré CI. En particulier, la fabrication 801 des niveaux de métaux BEOL peut comprendre une exposition du réseau d’antenne RANT à un environnement plasma chargé électriquement. L’exposition à l’environnement plasma est en effet susceptible de causer des dégâts dans le circuit intégré résultants de décharges électrostatiques entre des nœuds du circuit. Dans le procédé 800, une étape de mesure 802 comprend une caractérisation de la liaison entre les nœuds dudit au moins un couple du capteur SNS, et une étape de décision 803 comprenant une comparaison entre la caractérisation mesurée et une caractéristique nominale de la liaison résistive, capacitive ou de jonction PN correspondante. La caractérisation de la liaison peut par exemple correspondre à l’application d’une valeur de tension entre les nœuds du couple, et d’une mesure du courant s’écoulant entre les nœuds du couple. La caractérisation est par exemple faite au moyen d’un dispositif de mesure, tel qu’un ohmmètre, extérieur au circuit intégré CI. La caractéristique nominale de la liaison correspondante peut par exemple être définie par le comportement représenté par le graphique 400, 500, 600, correspondant à la liaison, dans l’intervalle de tension inférieure à la tension de claquage. Par exemple, si le (les) point(s) de mesure courant-tension de la liaison résistive LRsal n’est (ne sont) pas sur la partie linéaire de la courbe 400 entre 0V et 2V, alors on détecte que la liaison LRsal a subi une différence de potentiel supérieure à sa tension de claquage lors du procédé de fabrication. Par exemple, si le (les) point(s) de mesure courant-tension de la liaison résistive LRpoly n’est (ne sont) pas sur la partie linéaire de la courbe 500 entre 0V et 3V, alors on détecte que la liaison LRpoly a subi une décharge électrostatique supérieure à sa tension de claquage lors du procédé de fabrication. Par exemple, si le (les) point(s) de mesure courant-tension de la liaison capacitive LC n’est (ne sont) pas sur la partie exponentielle la de la courbe 600 entre la tension de seuil à 6V et la tension de claquage à 8V, alors on détecte que la liaison LC a subi une décharge électrostatique supérieure à sa tension de claquage lors du procédé de fabrication. Par exemple, si le (les) point(s) de mesure courant-tension de la liaison LPN de jonction PN présente(nt) un courant de fuite supérieur de plusieurs ordres de grandeurs (par exemple des courants de fuite de l’ordre du µA par rapport à des courants de fuite attendus de l’ordre du nA en fonctionnement non-détérioré) en dessous de la tension de seuil en direct et en dessous de la tension d’avalanche en inverse, alors on détecte que la liaison LPN a subi une décharge électrostatique supérieure à sa tension de claquage lors du procédé de fabrication. Enfin, l’étape de décision 803 du procédé peut avantageusement comprendre, en cas de divergence entre la caractérisation mesurée (802) et la caractéristique nominale de la liaison correspondante, une évaluation de dégâts causés dans les autres éléments du circuit intégré CI. En effet, il est possible d’établir un modèle à partir des tailles des antennes couplées aux nœuds du couple correspondant et des réalisations des autres structures du circuit intégré, pouvant évaluer les dégâts causés dans les autres structures du circuit intégré par rapport à la divergence mesurée. En fait, il est possible de quantifier le phénomène de décharges électrostatiques se produisant dans le capteur et de déduire de cette quantification, en tenant compte de l’amplification obtenue par l’asymétrie de taille et/ou de forme des antennes du couple respectif, la quantification des phénomènes de décharges électrostatiques se produisant dans les autres structures du circuit intégré. Par ailleurs, chacune des liaisons LRsal, LRpoly, LPN, LC décrite ci-avant en relation avec les figures 4 à 7, peuvent chacune former la structure semiconductrice SSM du capteur de décharges électrostatiques SNS. En effet, bien que l’exemple décrit ci-avant en relation avec les figures 1 à 3 présente l’avantage de bénéficier de nombreuses combinaisons de couples de deux nœuds et de liaisons respectives, une structure semiconductrice SSM ne comportant qu’un couple de deux nœuds ayant une seule liaison particulière entre eux est tout à fait envisageable. La structure semiconductrice SSM du capteur SNS peut également résulter de tout type de combinaison des liaisons LRsal, LRpoly, LPN, LC décrite en relation avec les figures 4 à 7, et même d’autres liaisons telles que la liaison capacitive de grille arrière dans un substrat du type silicium sur isolant SOI, sans nécessairement aboutir à l’exemple « complet » décrit en relation avec les figures 1 à 3. Circuit intégré comprenant une partie semiconductrice (FEOL) comportant un substrat semiconducteur (B), une partie d’interconnexion (BEOL) comportant des niveaux de métaux (M1, M2), et un capteur de décharges électrostatiques (SNS) comportant une structure semiconductrice (SSM) dans la partie semiconductrice (FEOL) et un réseau d’antennes métalliques (RANT) dans la partie d’interconnexion (BEOL), le capteur comportant au moins un couple de deux nœuds (ND1, NS1, NG1, NB1, ND2, NS2, NG2, NB2) ayant une liaison résistive ou une liaison capacitive ou une liaison de jonction PN dans la structure semiconductrice (SSM), et des antennes (AD1, AS1, AG1, AB1, AD2, AS2, AG2, AB2) du réseau d’antennes (RANT) présentant une asymétrie de forme et/ou de taille, respectivement connectées auxdits nœuds de chaque couple. Circuit intégré selon la revendication 1, dans lequel les antennes (AD1, AS1, …) respectivement connectées aux nœuds de chaque couple présentent une asymétrie de taille en ce que le rapport de leurs surfaces est supérieur ou égal à dix. Circuit intégré selon l’une des revendications 1 ou 2, dans lequel les antennes (AD1, AS1, …) respectivement connectées aux nœuds de chaque couple présentent une asymétrie de forme en ce que l’une (AD1) a une forme en râteau comportant des branches adaptées pour parcourir plusieurs unités de surfaces dans le niveau de métal respectif (M1), tandis que l’autre a une forme de plaquette (AD2) ne couvrant qu’une unité de surface dans le niveau de métal respectif (M1). Circuit intégré selon l’une des revendications 1 à 3, dans lequel le circuit intégré comporte plusieurs capteurs de décharges électrostatiques (SNS), le réseau d’antennes (RANT) de chaque capteur étant situé dans un niveau de métal respectif. Circuit intégré selon l’une des revendications précédentes, dans lequel la structure semiconductrice (SSM) comporte un barreau de silicium polycristallin (G) situé sur une face avant (FA) du substrat semiconducteur (B). Circuit intégré selon la revendication 5, dans lequel ledit au moins un couple du capteur comporte un couple de deux nœuds ayant une liaison résistive (NG1-NG2), le barreau de silicium polycristallin (G) faisant la liaison résistive entre les nœuds dudit couple. Circuit intégré selon l’une des revendications 5 ou 6, dans lequel une couche diélectrique (OX) est située entre le barreau de silicium polycristallin (G) et le substrat semiconducteur (B), ledit au moins un couple du capteur comportant un couple de deux nœuds ayant une liaison capacitive (NG1-NB1, NG2-NB2, NG2-ND2, NG1-NS1, …), la superposition du barreau de silicium polycristallin (G), de la couche diélectrique (OX) et du substrat semiconducteur (B) faisant la liaison capacitive entre les nœuds dudit couple. Circuit intégré selon l’une des revendications précédentes, dans lequel la structure semiconductrice comporte au moins une région dopée (B, S, D) dans le substrat semiconducteur (B). Circuit intégré selon la revendication 8, dans lequel ladite au moins une région dopée (S, D) comporte une couche superficielle d’un composé semi - métallique (SMS, SMD), ledit au moins un couple du capteur comportant un couple de deux nœuds ayant une liaison résistive (ND1-ND2, NS1-NS2), la couche superficielle de composé semi-métallique (SMS, SMD) faisant la liaison résistive entre les nœuds dudit couple. Circuit intégré selon l’une des revendications 8 ou 9, dans lequel la structure semiconductrice (SSM) comporte une première région dopée d’un premier type (B) dans le substrat semiconducteur (B) et une deuxième région dopée d’un deuxième (S, D) type opposé au premier dans le substrat semiconducteur (B), ledit au moins un couple du capteur comportant un couple de deux nœuds ayant une liaison de jonction PN (ND1-NB1, NS2-NB2, NS1-ND2, …), une interface entre la première région dopée (B) et la deuxième région dopée (S, D) faisant la liaison de jonction PN entre les nœuds dudit couple. Circuit intégré selon l’une des revendications précédentes, dans lequel la structure semiconductrice (SSM) comporte une région d’oxyde enterrée (BOX) entre le substrat semiconducteur (B) et un substrat porteur (SP), ledit au moins un couple du capteur comportant un couple de deux nœuds ayant une liaison capacitive (NB1-NBG), la superposition du substrat semiconducteur (B), de la région d’oxyde enterrée (BOX) et du substrat porteur (SP) faisant la liaison capacitive entre les nœuds dudit couple. Procédé de détection d’une décharge électrostatique comprenant une fabrication d’un circuit intégré (CI) selon l’une des revendications 1 à 11, et une étape de mesure comprenant une caractérisation de la liaison entre les nœuds dudit au moins un couple, et une étape de décision comprenant une comparaison entre la caractérisation mesurée et une caractéristique nominale de la liaison résistive, capacitive ou de jonction PN correspondante. Procédé selon la revendication 12, dans lequel la fabrication des niveaux de métaux (BEOL) comprend une exposition du réseau d’antenne (RANT) à un environnement plasma chargée électriquement. Procédé selon l’une des revendications 12 ou 13, dans lequel la fabrication du capteur de décharges électrostatiques (SNS) est faite simultanément avec une fabrication d’autres éléments du circuit intégré (CI), et dans lequel l’étape de décision comprend, en cas de divergence entre la caractérisation mesurée et une caractéristique nominale de la liaison correspondante, une évaluation de dégâts causés dans les autres éléments du circuit intégré (CI) à partir de la divergence et de l’asymétrie de taille et/ou de forme des antennes couplées aux nœuds du couple correspondant.