Brevet FR3124630A1 — publié le 20221230

L’invention concerne un appareil d’affichage qui est capable d’améliorer un faux contour dynamique. L’appareil d’affichage peut commander un changement d’un ordre d’une pluralité d’impulsions dont les largeurs sont modulées pendant un temps d’émission défini dans une trame, ou une division d’impulsions correspondant au bit le plus significatif (MSB) et au deuxième bit significatif (MSB-1) de données d’image parmi les impulsions en deux sous-impulsions ou plus, et sortir les sous-impulsions. APPAREIL DE COMMANDE PAR PWM ET PROCÉDÉ POUR AMÉLIORER UN FAUX CONTOUR DYNAMIQUE D’UN ÉCRAN RENVOI À UNE DEMANDE CONNEXE Cette demande revendique la priorité sur et le bénéfice de la demande de brevet coréen n 2021-0083174 déposée le 25 juin 2021 et 2021-0097558 déposée le 26 juillet 2021. Domaine de l’invention La présente invention concerne un appareil d’affichage et un procédé de commande de l’appareil d’affichage. Description de l’art antérieur Les contenus décrits ci-après fournissent simplement des informations de contexte pour des modes de réalisation décrits ci-après et ne constituent pas nécessairement l’art antérieur. Un écran à matrice active maintient un état d’émission de lumière tandis que des informations de tous les autres pixels sont mises à jour. Dans le cas d’un procédé numérique associé à un écran comprenant une mémoire dans le pixel, des données relatives à la lumière devant sortir du pixel sont stockées pour une rangée avec une fréquence horizontale (temps horizontal), et la luminosité est commandée par un procédé de modulation d’impulsions en largeur (PWM). Généralement, trois ou quatre éléments électroluminescents (par exemple des diodes électroluminescentes (DEL)) sont compris dans un pixel, et chaque élément électroluminescent est appelé sous-pixel. Des signaux PWM pour commander la luminosité des sous-pixels sont une combinaison de signaux dont les largeurs d’impulsions sont modulées, les largeurs d’impulsions des signaux ayant chacune une différence égale à la puissance deux. Généralement, les signaux PWM entrent séquentiellement dans les sous-pixels de sorte qu’un signal correspondant au bit le plus significatif (MSB) de données d’image sorte en premier et qu’un signal à impulsions correspondant au bit le moins significatif (LSB) des données d’image sorte en dernier. En outre, le nombre de signaux à impulsions (MSB, MSB-1, MSB-2, …, LSB) est déterminé conformément au nombre de bits des données d’image. Par exemple, lorsque les données d’image sont de 6 bits, un total de 6 signaux à impulsions PWM 5, PWM 4, PWM 3, PWM 2, PWM 1 et PWM 0 peuvent être présents. Lorsqu’une gradation est 32, la DEL émet de la lumière tandis que le signal à impulsions correspondant au MSB entre (PWM 5), et la DEL n’émet pas de lumière durant le temps restant (PWM 4 à PWM 0). Par ailleurs, dans le cas d’une gradation 31, la DEL n’émet pas de lumière tandis que le signal à impulsions correspondant au MSB entre (PWM 5), et la DEL émet de la lumière durant le temps restant (PWM 4 à PWM 0). Lorsque les sous-pixels correspondant à la gradation 32 et la gradation 31 sont adjacents les uns aux autres, il y a un problème en ce qu’une différence de temps d’émission de lumière par la DEL par rapport aux gradations des deux sous-pixels est grande, et par conséquent une distorsion d’affichage, qui est perçue par un spectateur comme une gradation correspondant à 0 ou 64, plutôt qu’une gradation intermédiaire, se produit. Autrement dit, un faux contour dynamique peut se produire. La présente description concerne la fourniture d’un appareil d’affichage capable d’améliorer un faux contour dynamique et un procédé de commande de celui-ci. Le présent mémoire n’est pas limité aux problèmes susmentionnés, et d’autres problèmes qui ne sont pas mentionnés apparaîtront clairement à l’homme du métier grâce à la description qui suit. Un aspect de la présente description fournit un appareil d’affichage comprenant : un panneau d’affichage comprenant une pluralité de circuits d’attaque de pixels ; un circuit d’attaque de données configuré pour sortir des signaux relatifs à l’attaque d’une pluralité d’éléments électroluminescents compris dans chaque circuit d’attaque de pixel par le biais d’une pluralité de lignes de données connectées à chaque circuit d’attaque de pixel ; un circuit d’attaque d’horloge configuré pour sortir une pluralité d’impulsions dont les largeurs sont modulées pendant un temps d’émission défini dans une trame vers les circuits d’attaque de pixels par le biais d’une pluralité de lignes d’horloge connectées à chaque circuit d’attaque de pixel ; et un dispositif de commande configuré pour sortir des signaux de commande pour réaliser des opérations du circuit d’attaque de données et du circuit d’attaque d’horloge, dans lequel le dispositif de commande comprend une partie de sortie de données configurée pour changer un ordre de données d’image sorties du circuit d’attaque de données, et un planificateur configuré pour changer un ordre des impulsions sorties du circuit d’attaque d’horloge. Selon un mode de réalisation du présent mémoire, la partie de sortie de données peut commander le circuit d’attaque de données pour sortir des bits des données d’image dans un ordre à partir du bit le plus significatif dans un premier groupe de trames et sortir des bits des données d’image dans un ordre à partir du bit le moins significatif dans un deuxième groupe de trames, et le planificateur peut commander le circuit d’attaque d’horloge pour sortir des impulsions dans un ordre à partir d’une impulsion ayant la largeur la plus longue dans le premier groupe de trames et sortir des impulsions dans un ordre à partir d’une impulsion ayant la largeur la plus courte dans le deuxième groupe de trames. Selon un autre mode de réalisation du présent mémoire, la partie de sortie de données peut commander le circuit d’attaque de données de sorte qu’un circuit d’attaque de pixel compris dans une première rangée de groupes sorte des bits des données d’image dans un ordre à partir du bit le plus significatif dans un premier groupe de trames et sorte des bits des données d’image dans un ordre à partir du bit le moins significatif dans un deuxième groupe de trames, et qu’un circuit d’attaque de pixel compris dans une deuxième rangée de groupes sorte des bits des données d’image dans un ordre à partir du bit le moins significatif dans le premier groupe de trames et sorte des bits des données d’image dans un ordre à partir du bit le plus significatif dans le deuxième groupe de trames, et le planificateur peut commander le circuit d’attaque d’horloge de sorte que le circuit d’attaque de pixel compris dans la première rangée de groupes sorte des impulsions dans un ordre à partir d’une impulsion ayant la largeur la plus longue dans le premier groupe de trames et sorte des impulsions dans un ordre à partir d’une impulsion ayant la largeur la plus courte dans le deuxième groupe de trames, et que le circuit d’attaque de pixel compris dans la deuxième rangée de groupes sorte des impulsions dans un ordre à partir d’une impulsion ayant la largeur la plus courte dans le premier groupe de trames et sorte des impulsions dans un ordre à partir d’une impulsion ayant la largeur la plus longue dans le deuxième groupe de trames. Un autre aspect de la présente description fournit un procédé de commande d’un appareil d’affichage comprenant un circuit d’attaque de données configuré pour sortir des signaux relatifs à l’attaque d’éléments électroluminescents vers des circuits d’attaque de pixels, un circuit d’attaque d’horloge configuré pour sortir des impulsions dont les largeurs sont modulées vers les circuits d’attaque de pixels, et un dispositif de commande configuré pour sortir des signaux de commande pour réaliser des opérations du circuit d’attaque de données et du circuit d’attaque d’horloge, dans lequel le dispositif de commande réalise de manière répétée (a) la commande du circuit d’attaque de données pour sortir des bits des données d’image dans un ordre à partir du bit le plus significatif et la commande du circuit d’attaque d’horloge pour sortir des impulsions dans un ordre à partir d’une impulsion ayant la largeur la plus longue dans le cas d’un premier groupe de trames, et (b) la commande du circuit d’attaque de données pour sortir des bits des données d’image dans un ordre à partir du bit le moins significatif et la commande du circuit d’attaque d’horloge pour sortir des impulsions dans un ordre à partir d’une impulsion ayant la largeur la plus courte dans le cas d’un deuxième groupe de trames. Encore un autre aspect de la présente description fournit un procédé de commande d’un appareil d’affichage comprenant un circuit d’attaque de données configuré pour sortir des signaux relatifs à l’attaque d’éléments électroluminescents vers des circuits d’attaque de pixels, un circuit d’attaque d’horloge configuré pour sortir des impulsions dont les largeurs sont modulées vers les circuits d’attaque de pixels, et un dispositif de commande configuré pour sortir des signaux de commande pour réaliser des opérations du circuit d’attaque de données et du circuit d’attaque d’horloge, dans lequel le dispositif de commande réalise de manière répétée (a) la commande du circuit d’attaque de données de sorte qu’un circuit d’attaque de pixel compris dans une première rangée de groupes sorte des bits des données d’image dans un ordre à partir du bit le plus significatif, et qu’un circuit d’attaque de pixel compris dans une deuxième rangée de groupes sorte des bits des données d’image dans un ordre à partir du bit le moins significatif, et la commande du circuit d’attaque d’horloge de sorte que le circuit d’attaque de pixel compris dans la première rangée de groupes sorte des impulsions dans un ordre à partir d’une impulsion ayant la largeur la plus longue, et que le circuit d’attaque de pixel compris dans la deuxième rangée de groupes sorte des impulsions dans un ordre à partir d’une impulsion ayant la largeur la plus courte dans le cas d’un premier groupe de trames, et (b) la commande du circuit d’attaque de données de sorte que le circuit d’attaque de pixel compris dans la première rangée de groupes sorte des bits des données d’image dans un ordre à partir du bit le moins significatif, et que le circuit d’attaque de pixel compris dans la deuxième rangée de groupes sorte des bits des données d’image dans un ordre à partir du bit le plus significatif, et la commande du circuit d’attaque d’horloge de sorte que le circuit d’attaque de pixel compris dans la première rangée de groupes sorte des impulsions dans un ordre à partir d’une impulsion ayant la largeur la plus courte, et que le circuit d’attaque de pixel compris dans la deuxième rangée de groupes sorte des impulsions dans un ordre à partir d’une impulsion ayant la largeur la plus longue dans le cas d’un deuxième groupe de trames. Encore un autre aspect de la présente description fournit un appareil d’affichage comprenant : un panneau d’affichage comprenant une pluralité de circuits d’attaque de pixels ; un circuit d’attaque de données configuré pour sortir des données d’image relatives à l’attaque d’une pluralité d’éléments électroluminescents compris dans chaque circuit d’attaque de pixel par le biais d’une pluralité de lignes de données connectées à chaque circuit d’attaque de pixel ; un circuit d’attaque d’horloge configuré pour sortir une pluralité d’impulsions dont les largeurs correspondant aux données d’image sont modulées pendant un temps d’émission défini dans une trame vers les circuits d’attaque de pixels par le biais d’une pluralité de lignes d’horloge connectées à chaque circuit d’attaque de pixel ; et un dispositif de commande configuré pour sortir des signaux de commande pour réaliser des opérations du circuit d’attaque de données et du circuit d’attaque d’horloge, dans lequel le dispositif de commande commande le circuit d’attaque d’horloge pour diviser des impulsions correspondant au bit le plus significatif (MSB) et au deuxième bit significatif (MSB-1) des données d’image parmi les impulsions sorties du circuit d’attaque d’horloge en deux sous-impulsions ou plus et sortir les sous-impulsions. Selon un mode de réalisation du présent mémoire, le dispositif de commande peut commander le circuit d’attaque d’horloge pour sortir alternativement la sous-impulsion correspondant au bit le plus significatif (MSB) des données d’image et la sous-impulsion correspondant au deuxième bit significatif (MSB-1) des données d’image. Selon un mode de réalisation du présent mémoire, le nombre de sous-impulsions correspondant au bit le plus significatif (MSB) des données d’image peut être le même que le nombre de sous-impulsions correspondant au deuxième bit significatif (MSB-1) des données d’image. Selon un autre mode de réalisation du présent mémoire, le nombre de sous-impulsions correspondant au bit le plus significatif (MSB) des données d’image peut être un de plus que le nombre de sous-impulsions correspondant au deuxième bit significatif (MSB-1) des données d’image. Dans ce cas, le dispositif de commande peut commander le circuit d’attaque d’horloge pour sortir les sous-impulsions correspondant au deuxième bit significatif (MSB-1) des données d’image entre les sous-impulsions correspondant au bit le plus significatif (MSB) des données d’image. Encore un autre aspect de la présente description fournit un procédé de commande d’un appareil d’affichage comprenant un circuit d’attaque de données configuré pour sortir des données d’image relatives à l’attaque d’éléments électroluminescents vers des circuits d’attaque de pixels, un circuit d’attaque d’horloge configuré pour sortir des impulsions dont les largeurs sont modulées vers les circuits d’attaque de pixels, et un dispositif de commande configuré pour sortir des signaux de commande pour réaliser des opérations du circuit d’attaque de données et du circuit d’attaque d’horloge, dans lequel le dispositif de commande réalise de manière répétée (a) la division d’impulsions correspondant au bit le plus significatif (MSB) et au deuxième bit significatif (MSB-1) des données d’image parmi les impulsions sorties du circuit d’attaque d’horloge en deux sous-impulsions ou plus, et (b) la commande du circuit d’attaque d’horloge pour sortir alternativement la sous-impulsion correspondant au bit le plus significatif (MSB) des données d’image et la sous-impulsion correspondant au deuxième bit significatif (MSB-1) des données d’image. Selon un mode de réalisation du présent mémoire, l’opération (a) peut être la division en les mêmes nombres de sous-impulsions correspondant au bit le plus significatif (MSB) des données d’image et de sous-impulsions correspondant au deuxième bit significatif (MSB-1) des données d’image. Selon un autre mode de réalisation du présent mémoire, l’opération (a) peut être la division qui résulte en ce que le nombre de sous-impulsions correspondant au bit le plus significatif (MSB) des données d’image est un de plus que le nombre de sous-impulsions correspondant au deuxième bit significatif (MSB-1) des données d’image. Dans ce cas, l’opération (b) peut être la commande du circuit d’attaque d’horloge pour sortir les sous-impulsions correspondant au deuxième bit significatif (MSB-1) des données d’image entre les sous-impulsions correspondant au bit le plus significatif (MSB) des données d’image. Le procédé de commande d’un appareil d’affichage selon le présent mémoire peut être mis en application sous une forme d’un programme d’ordinateur enregistré dans un support d’enregistrement lisible par ordinateur écrit pour réaliser les opérations du procédé de commande dans un ordinateur. D’autres détails spécifiques de la présente description sont compris dans les descriptions détaillées et les dessins. Les objets, caractéristiques et avantages ci-dessus de la présente description et d’autres apparaîtront plus clairement à l’homme du métier grâce à la description en détail de modes de réalisation de celle-ci donnés à titre d’exemple en référence aux dessins annexés, dans lesquels : illustre un appareil d’affichage comprenant une pluralité de circuits de pixels selon le présent mémoire ; est un mode de réalisation dans lequel un ordre de sortie est changé entre des trames ; est un mode de réalisation dans lequel un ordre de sortie est changé entre des rangées dans la trame ; est un schéma de sortie d’un signal PWM conventionnel, et est un schéma de sortie d’un signal PWM selon le présent mémoire ; et est un organigramme d’un procédé de commande d’un appareil d’affichage selon le présent mémoire. DESCRIPTION DÉTAILLÉE DE MODES DE RÉALISATION DONNÉS À TITRE D’EXEMPLE Des avantages et caractéristiques de la présente description qui sont décrits dans le présent mémoire, et un procédé qui permet de les atteindre apparaîtront en référence à des modes de réalisation qui sont décrits plus loin en détail conjointement avec les dessins annexés. Toutefois, le présent mémoire n’est pas limité aux modes de réalisation qui seront décrits plus loin, mais peut être mis en application sous diverses formes différentes, et seuls les présents modes de réalisation permettent à la description du présent mémoire d’être complète, et les modes de réalisation ne sont fournis que de manière à ce que la description du présent mémoire soit complète, et pour informer parfaitement l’homme du métier auquel ce mémoire appartient (appelé ci-après « l’homme du métier »), et la portée du présent mémoire est définie uniquement par la portée des revendications. Les termes utilisés dans le présent mémoire ne sont pas prévus pour limiter la portée du présent mémoire mais pour décrire les modes de réalisation. Dans le présent mémoire, la forme du singulier est destinée à englober également la forme du pluriel à moins que le contexte n’indique clairement le contraire. Les termes « comprendre » et/ou « comprenant » tels qu’utilisés ci-après n’excluent ni la présence ni l’ajout d’un ou plusieurs autres composants autres que les composants susmentionnés. Les mêmes numéros de référence se rapportent à des composants identiques ou similaires tout au long du présent mémoire, et le terme « et/ou » englobe chaque composant et toutes les combinaisons d’un ou plusieurs des composants susmentionnés. Bien que « premier », « deuxième » etc. soient utilisés pour décrire divers composants, ces composants ne sont pas limités par ces termes. Ces termes ne sont utilisés que pour distinguer un composant d’un autre. En conséquence, un premier composant mentionné ci-dessous peut être un deuxième composant dans l’esprit de la présente description. Sauf définition contraire, tous les termes (y compris des termes techniques et scientifiques) utilisés dans le présent mémoire peuvent être utilisés avec des significations qui peuvent être communément comprises par l’homme du métier. En outre, des termes définis dans un dictionnaire utilisé communément ne doivent pas être interprétés de manière idéale ou avec excès, sauf définition contraire. Un cas dans lequel un élément est indiqué comme étant « connecté à » ou « couplé à » un autre élément comprend à la fois un cas dans lequel l’élément est directement connecté à ou couplé à un autre élément et un cas dans lequel l’élément est connecté à ou couplé à un autre élément avec encore un autre élément entre ceux-ci. Par ailleurs, le cas dans lequel l’élément est « directement connecté à » ou « directement couplé à » un autre élément indique un cas dans lequel il n’y a aucun autre élément entre ceux-ci. Ci-après, des modes de réalisation de la présente description seront décrits en détail en référence aux dessins annexés. La illustre un appareil d’affichage comprenant une pluralité de circuits de pixels selon le présent mémoire. En référence à la , un appareil d’affichage 100 selon le présent mémoire peut comprendre un panneau d’affichage 110, un circuit d’attaque de balayage 120, un circuit d’attaque de données 130, un circuit d’attaque d’horloge 140 et un dispositif de commande 150. Le panneau d’affichage 110 peut comprendre une pluralité de pixels PX selon le présent mémoire. La pluralité de pixels PX au nombre de M x N (M et N sont des entiers naturels) peuvent être agencés sous une forme de matrice. Toutefois, un motif dans lequel la pluralité de pixels sont agencés peut être agencé en divers motifs selon des modes de réalisation, tel qu’un type en zigzag et autres. Le panneau d’affichage 110 peut être mis en application comme un parmi un écran à cristaux liquides (LCD), un écran à diodes électroluminescentes (DEL), un écran à DEL organiques (OLED), un écran OLED à matrice active (AMOLED), un écran électrochrome (ECD), un dispositif numérique à micromiroirs (DMD), un dispositif à micromiroirs actionnés (AMD), un modulateur de lumière à réseau (GLV), un panneau d’affichage à plasma (PDP), un écran électroluminescent (ELD) et un écran fluorescent à vide (VFD), et peut être mis en application comme d’autres types d’écrans plats ou d’écrans flexibles. Dans le présent mémoire, le panneau d’affichage à DEL sera décrit comme exemple. Chaque pixel PX peut comprendre une pluralité d’éléments électroluminescents. L’élément électroluminescent peut être une diode électroluminescente (DEL). La diode électroluminescente peut être une micro-DEL ayant une taille de 80 μm ou moins. Un pixel PX peut sortir diverses couleurs par le biais d’une pluralité d’éléments électroluminescents ayant différentes couleurs. Par exemple, un pixel PX peut comprendre des éléments électroluminescents composés de couleurs rouge, verte et bleue. Dans un autre exemple, lorsqu’un élément électroluminescent blanc peut en outre être inclus, l’élément électroluminescent blanc peut remplacer n’importe lequel des éléments électroluminescents rouge, vert et bleu. Chaque élément électroluminescent compris dans un pixel PX est appelé « sous-pixel ». Chaque pixel PX peut comprendre un circuit d’attaque de pixel qui attaque une pluralité de sous-pixels. Dans le circuit d’attaque de pixel, le sous-pixel peut être allumé ou éteint par un signal sorti du circuit d’attaque de balayage 120 et/ou du circuit d’attaque de données 130. Le circuit d’attaque de pixel peut comprendre au moins un transistor à couches minces, au moins un condensateur, etc. Le circuit d’attaque de pixel peut être mis en application dans une structure empilée sur une plaquette de semi-conducteur. Le panneau d’affichage 110 peut comprendre des lignes de balayage SL 1 à SL M agencées dans une direction de rangée, des lignes d’horloge GC 1 à GC M agencées dans la direction de rangée, et des lignes de données DL 1 à DL N agencées dans une direction de colonne. Les pixels PX peuvent être situés à des intersections des lignes de balayage SL 1 à SL M et des lignes de données DL 1 à DL N . Chaque pixel PX peut être connecté à n’importe quelle ligne de balayage SL K et à n’importe quelle ligne de données DL K . Les lignes de balayage SL 1 à SL M peuvent être connectées au circuit d’attaque de balayage 120, les lignes de données DL 1 à DL N peuvent être connectées au circuit d’attaque de données 130, et les lignes d’horloge GC 1 à GC M peuvent être connectées au circuit d’attaque d’horloge 140. Le circuit d’attaque de balayage 120 peut attaquer des pixels connectés à n’importe laquelle des lignes de balayage SL 1 à SL M . De préférence, le circuit d’attaque de balayage 120 peut sélectionner séquentiellement les lignes de balayage SL 1 à SL M . Par exemple, des pixels connectés à une première ligne de balayage SL 1 peuvent être attaqués durant une première période d’attaque de balayage, et des pixels connectés à une deuxième ligne de balayage SL 2 peuvent être attaqués durant une deuxième période d’attaque de balayage. L’opération du circuit d’attaque de balayage 120 selon le présent mémoire sera décrite plus en détail plus loin. Le circuit d’attaque de données 130 peut sortir des données d’image vers chaque pixel par le biais des lignes de données DL 1 à DL N . Les données d’image peuvent sortir sous une forme de signal relatif à une gradation devant être exprimée par les pixels durant une trame. Bien qu’une ligne de données soit connectée à une pluralité de pixels dans une direction verticale, un signal relatif aux données d’image peut entrer uniquement dans les pixels connectés à la ligne de balayage sélectionnée par le circuit d’attaque de balayage 120. L’opération du circuit d’attaque de données 130 selon le présent mémoire sera décrite plus en détail plus loin. Le circuit d’attaque d’horloge 140 peut sortir un signal d’horloge vers les pixels par le biais des lignes d’horloge GC 1 à GC M . Le signal d’horloge peut être formé d’une pluralité de signaux dont les largeurs d’impulsions sont modulées (modulateur d’impulsions en largeur, PWM), et le nombre de signaux PWM (MSB, MSB-1, MSB-2, …, LSB) peut être déterminé conformément au nombre de bits de données d’image. Le circuit d’attaque d’horloge 140 peut sortir le signal d’horloge pendant un temps d’émission défini dans une trame. Le dispositif de commande 150 peut sortir des signaux de commande pour réaliser les opérations du circuit d’attaque de balayage 120, du circuit d’attaque de données 130 et du circuit d’attaque d’horloge 140. Le dispositif de commande 150 peut sortir des signaux de commande correspondant à des données d’image correspondant à une trame d’image vers le circuit d’attaque de balayage 120, le circuit d’attaque de données 130 et le circuit d’attaque d’horloge 140. Le dispositif de commande 150 selon le présent mémoire peut comprendre une partie de sortie de données 151 et un planificateur 152. La partie de sortie de données 151 peut changer un ordre des données d’image sorties du circuit d’attaque de données 130. Un changement dans l’ordre des données d’image se rapporte à un changement quant à sortir dans un ordre [MSB, MSB-1, MSB-2, ..., LSB+1 et LSB], ou dans un ordre [LSB, LSB+ 1, LSB+2, ..., MSB-1 et MSB] lorsque les données d’image formées de n bits sortent. Le planificateur 152 peut changer un ordre des impulsions sorties du circuit d’attaque d’horloge 140. Un changement dans l’ordre des impulsions se rapporte à un changement quant à sortir des largeurs des impulsions correspondant respectivement aux n bits des données d’image dans un ordre [2 n , 2 n-1 , 2 n-2 , ..., 2 1 et 2 0 ], ou dans un ordre [2 0 , 2 1 , 2 2 , ... 2 n-1 et 2 n ]. Selon un mode de réalisation du présent mémoire, un ordre de sortie peut être changé entre des trames. Dans ce cas, la partie de sortie de données 151 peut commander le circuit d’attaque de données 130 pour sortir les bits des données d’image dans un ordre à partir du bit le plus significatif dans un premier groupe de trames et sortir des bits des données d’image dans un ordre à partir du bit le moins significatif dans un deuxième groupe de trames. En outre, le planificateur 152 peut commander le circuit d’attaque d’horloge 140 pour sortir les impulsions dans un ordre à partir d’une impulsion ayant la largeur la plus longue dans le premier groupe de trames et sortir des impulsions dans un ordre à partir d’une impulsion ayant la largeur la plus courte dans le deuxième groupe de trames. La représente un mode de réalisation dans lequel l’ordre de sortie est changé entre les trames. En référence à la , lorsque les données d’image sont de 6 bits, un ordre de sortie de signaux PWM peut être vérifié. Dans le mode de réalisation représenté à la , le premier groupe de trames est représenté comme une trame impaire, et le deuxième groupe de trames est représenté comme une trame paire. Dans la trame impaire, un signal correspondant au MSB sort en premier, et un signal correspondant au LSB sort en dernier. Dans la trame paire, le signal correspondant au LSB sort en premier, et le signal correspondant au MSB sort en dernier. Selon un autre mode de réalisation du présent mémoire, l’ordre de sortie est changé entre les trames, et un ordre de sortie peut également être changé entre des rangées dans la trame. Dans ce cas, la partie de sortie de données 151 peut commander le circuit d’attaque de données 130 de sorte qu’un circuit d’attaque de pixel compris dans une première rangée de groupes puisse sortir les bits des données d’image dans l’ordre à partir du bit le plus significatif dans le premier groupe de trames et sortir les bits des données d’image dans l’ordre à partir du bit le moins significatif dans le deuxième groupe de trames, et qu’un circuit d’attaque de pixel compris dans une deuxième rangée de groupes puisse sortir les bits des données d’image dans l’ordre à partir du bit le moins significatif dans le premier groupe de trames et sortir les bits des données d’image dans l’ordre à partir du bit le plus significatif dans le deuxième groupe de trames. En outre, le planificateur 152 peut commander le circuit d’attaque d’horloge 140 de sorte que le circuit d’attaque de pixel compris dans la première rangée de groupes puisse sortir les impulsions dans l’ordre à partir de l’impulsion ayant la largeur la plus longue dans le premier groupe de trames et sortir les impulsions dans l’ordre à partir de l’impulsion ayant la largeur la plus courte dans le deuxième groupe de trames, et le circuit d’attaque de pixel compris dans la deuxième rangée de groupes puisse sortir les impulsions dans l’ordre à partir de l’impulsion ayant la largeur la plus courte dans le premier groupe de trames et sortir les impulsions dans l’ordre à partir de l’impulsion ayant la largeur la plus longue dans le deuxième groupe de trames. La est un mode de réalisation dans lequel l’ordre de sortie est changé entre les rangées dans la trame. En référence à la , dans la trame impaire, on peut voir qu’un signal correspondant au MSB sort en premier dans une rangée impaire, et un signal correspondant au LSB sort en premier dans une rangée paire. En outre, dans la trame paire, on peut voir que le signal correspondant au LSB sort en premier dans une rangée impaire, et le signal correspondant au MSB sort en premier dans une rangée paire. De même, dans les et 3, un exemple dans lequel une relation entre le premier groupe de trames et le deuxième groupe de trames est définie comme la trame paire et la trame impaire est présenté, mais le présent mémoire n’est pas limité à cela. Chacun du premier groupe de trames et du deuxième groupe de trames peut être un groupe dans lequel des trames au nombre de deux, trois, quatre ou autres sont groupées les unes avec les autres. En outre, bien qu’un exemple dans lequel une relation entre la première rangée de groupes et la deuxième rangée de groupes est définie comme la rangée impaire et la rangée paire soit présenté de manière similaire, le présent mémoire n’est pas limité à l’exemple décrit ci-dessus. La première rangée de groupes et la deuxième rangée de groupes peuvent être un groupe dans lequel des rangées au nombre de deux, trois, quatre ou autres sont groupées les unes avec les autres. Comme décrit ci-dessus, des valeurs moyennes de différences de temps d’émission de la DEL dans des gradations 32 et 31 deviennent les mêmes par le biais d’une commande d’un changement dans un ordre de sortie des données d’image et un ordre de sortie des signaux PWM correspondants. En conséquence, un faux contour dynamique dû à une différence de temps entre les temps d’émission de DEL entre des gradations adjacentes peut être amélioré. De même, bien qu’un mode de réalisation dans lequel une taille des données d’image est de 6 bits ait été présenté pour la commodité de la description, il apparaît que la taille des données d’image peut varier. Le dispositif de commande 150 selon le présent mémoire peut commander le circuit d’attaque d’horloge 140 pour diviser les impulsions correspondant au bit le plus significatif MSB et au deuxième bit significatif MSB-1 des données d’image parmi les impulsions sorties du circuit d’attaque d’horloge 140 en deux sous-impulsions ou plus et sortir les sous-impulsions. La est un schéma de sortie d’un signal PWM conventionnel, et la est un schéma de sortie d’un signal PWM selon le présent mémoire. En référence aux et 5, le signal PWM correspondant à un exemple dans lequel les données d’image sont de 6 bits est représenté. Toutefois, il doit être entendu que l’appareil d’affichage et le procédé de commande selon le présent mémoire ne sont pas limités aux exemples décrits ci-dessus, et ne sont que des exemples pour la commodité de la compréhension. Dans la sortie d’un signal PWM conventionnel, lorsque la sortie du signal à impulsions correspondant au MSB des données d’image est terminée, la sortie du signal à impulsions correspondant au MSB-1 des données d’image suivantes commence, puis une sortie d’une période est faite après la sortie du signal à impulsions correspondant au MSB-2 des données d’image, ……., le signal à impulsions correspondant au LSB des données d’image. Toutefois, dans ce cas, puisque le faux contour dynamique décrit ci-dessus peut se produire, afin d’améliorer cela, le dispositif de commande 150 selon le présent mémoire réalise une commande pour sortir le signal en changeant une forme de l’impulsion. En référence à la , on peut voir que les impulsions correspondant au bit le plus significatif MSB et au deuxième bit significatif MSB-1 des données d’image sont divisées respectivement en quatre sous-impulsions (1-1, 1-2, 1-3 et 1-4, et 2-1, 2-2, 2-3 et 2-4). Et, dans ce cas, le dispositif de commande 150 peut commander le circuit d’attaque d’horloge 140 pour sortir alternativement la sous-impulsion correspondant au bit le plus significatif MSB des données d’image et la sous-impulsion correspondant au deuxième bit significatif MSB-1 des données d’image. Comme ce qui précède, lorsque les impulsions correspondant au bit le plus significatif MSB et au deuxième bit significatif MSB-1 des données d’image sortent alternativement par le biais des sous-impulsions, puisqu’un temps d’attaque et un temps de non-attaque du PWM sont distribués uniformément dans une trame, le faux contour dynamique peut être évité. De même, comme le montre la , le nombre de sous-impulsions correspondant au bit le plus significatif MSB des données d’image peut être le même que le nombre de sous-impulsions correspondant au deuxième bit significatif MSB-1 des données d’image, mais un exemple dans lequel le nombre de sous-impulsions correspondant au bit le plus significatif MSB des données d’image et le nombre de sous-impulsions correspondant au deuxième bit significatif MSB-1 des données d’image sont différents est également possible. Par exemple, le nombre de sous-impulsions correspondant au bit le plus significatif MSB des données d’image peut être un de plus que le nombre de sous-impulsions correspondant au deuxième bit significatif MSB-1 des données d’image. Dans ce cas, le dispositif de commande 150 peut commander le circuit d’attaque d’horloge 140 pour sortir les sous-impulsions correspondant au deuxième bit significatif MSB-1 des données d’image entre les sous-impulsions correspondant au bit le plus significatif MSB des données d’image. Par exemple, lorsque le nombre de sous-impulsions correspondant au bit le plus significatif MSB des données d’image est de quatre (1-1, 1-2, 1-3 et 1-4) et le nombre de sous-impulsions correspondant au deuxième bit significatif MSB-1 des données d’image est de trois (2-1, 2-2 et 2-3), un ordre de sortie des sous-impulsions peut être (1-1, 2-1, 1-2, 2-2, 1-3, 2-3 et 1-4). Ci-après, un procédé de commande de l’appareil d’affichage 100 selon le présent mémoire sera décrit. Toutefois, lorsque le procédé de commande de l’appareil d’affichage selon le présent mémoire est décrit, les descriptions répétitives décrites ci-dessus de l’appareil d’affichage 100 sont omises. La est un organigramme du procédé de commande de l’appareil d’affichage selon le présent mémoire. En référence à la , dans une opération S100, le dispositif de commande 150 peut diviser des impulsions correspondant au bit le plus significatif MSB et au deuxième bit significatif MSB-1 des données d’image parmi les impulsions sorties du circuit d’attaque d’horloge 140 en deux sous-impulsions ou plus. Selon un mode de réalisation du présent mémoire, l’opération S100 peut être la division en les mêmes nombres de sous-impulsions correspondant au bit le plus significatif MSB des données d’image et de sous-impulsions correspondant au deuxième bit significatif MSB-1 des données d’image. Selon un autre mode de réalisation du présent mémoire, l’opération S100 peut être la division qui résulte en ce que le nombre de sous-impulsions correspondant au bit le plus significatif MSB des données d’image est un de plus que, ou un de moins que, le nombre de sous-impulsions correspondant au deuxième bit significatif MSB-1 des données d’image. Dans une opération suivante S200, le dispositif de commande 150 peut commander le circuit d’attaque d’horloge 140 pour sortir alternativement la sous-impulsion correspondant au bit le plus significatif MSB des données d’image et la sous-impulsion correspondant au deuxième bit significatif MSB-1 des données d’image. Précédemment, conformément à un exemple dans lequel le nombre de sous-impulsions est différent, l’opération S200 peut être la commande du circuit d’attaque d’horloge 140 pour sortir les sous-impulsions correspondant au deuxième bit significatif MSB-1 des données d’image entre les sous-impulsions correspondant au bit le plus significatif MSB des données d’image. Par la suite, les opérations S100 et S200 peuvent être réalisées de manière répétée. Le dispositif de commande 150 peut comprendre un processeur, un circuit intégré à application spécifique (ASIC), un autre jeu de puces, un circuit logique, un registre, un modem de communication, un dispositif de traitement de données etc. connus dans le domaine technique auquel la présente description appartient pour exécuter des calculs et diverses logiques de commande. En outre, lorsque la logique de commande décrite ci-dessus est mise en application dans un logiciel, le dispositif de commande 150 peut être mis en application comme un ensemble de modules de programme. Dans ce cas, les modules de programme peuvent être stockés dans une mémoire et exécutés par le processeur. Le programme d’ordinateur décrit ci-dessus peut comprendre un code codé dans un langage informatique tel que C/C++, C#, JAVA, Python, un langage machine ou autres qui peut être lu par un processeur (CPU) de l’ordinateur par le biais d’une interface de dispositif de l’ordinateur de sorte que l’ordinateur lise des programmes et exécute des procédés mis en application comme les programmes. Ce code peut comprendre un code fonctionnel relatif à une fonction qui définit des fonctions nécessaires pour exécuter les procédés et autres, et peut comprendre un code de commande relatif à une procédure d’exécution nécessaire pour que le processeur de l’ordinateur exécute les fonctions conformément à une procédure prédéterminée. En outre, ce code peut comprendre en outre un code relatif à une référence mémoire pour laquelle des informations ou des supports supplémentaires nécessaires pour que le processeur de l’ordinateur exécute les fonctions décrites ci-dessus devraient être référencés à n’importe quel emplacement (adresse) dans l’ordinateur ou dans une mémoire externe. De plus, lorsque le processeur de l’ordinateur a besoin de communiquer avec n’importe quel autre ordinateur, un serveur ou autres situé à distance pour exécuter les fonctions décrites ci-dessus, le code peut comprendre en outre un code relatif à une communication pour communiquer avec n’importe quel autre ordinateur, le serveur ou autres qui est situé à distance en utilisant le module de communication de l’ordinateur, et pour transmettre et recevoir n’importe quels informations ou supports durant la communication. Le support stocké ne se rapporte pas à un support qui stocke des données pour un court moment, tels qu’un registre, un cache, une mémoire ou autres, et se rapporte à un support qui stocke des données de façon semi-permanente et est lisible par un dispositif. Spécifiquement, des exemples du support stocké comprennent une mémoire morte (ROM), une mémoire vive (RAM), un CD-ROM, une bande magnétique, une disquette, un dispositif de stockage optique de données et autres, mais la présente description n’est pas limitée à cela. Autrement dit, le programme peut être stocké dans divers supports d’enregistrement sur divers serveurs auxquels l’ordinateur peut accéder ou dans divers supports d’enregistrement sur l’ordinateur de l’utilisateur. En outre, le support peut être distribué dans un système d’ordinateurs connecté à un réseau, et un code lisible par ordinateur peut être stocké dans le support d’une manière distribuée. Selon le présent mémoire, un faux contour dynamique peut être amélioré. Les effets de la présente description ne sont pas limités à l’effet susmentionné, et d’autres effets qui ne sont pas mentionnés seront clairement compris par l’homme du métier concerné par cette description. Dans ce qui précède, bien que des modes de réalisation du présent mémoire aient été décrits en référence aux dessins annexés, l’homme du métier peut comprendre que la présente description peut prendre d’autres formes spécifiques sans changer ni l’esprit technique ni les caractéristiques essentielles de celle-ci. En conséquence, il doit être entendu que les modes de réalisation décrits ci-dessus sont donnés à titre d’exemple à tous égards et ne sont pas limitatifs. Appareil d’affichage comprenant : un panneau d’affichage comprenant une pluralité de circuits d’attaque de pixels ; un circuit d’attaque de données configuré pour sortir des signaux relatifs à l’attaque d’une pluralité d’éléments électroluminescents compris dans chaque circuit d’attaque de pixel par le biais d’une pluralité de lignes de données connectées à chaque circuit d’attaque de pixel ; un circuit d’attaque d’horloge configuré pour sortir une pluralité d’impulsions dont les largeurs sont modulées pendant un temps d’émission défini dans une trame vers les circuits d’attaque de pixels par le biais d’une pluralité de lignes d’horloge connectées à chaque circuit d’attaque de pixel ; et un dispositif de commande configuré pour sortir des signaux de commande pour réaliser des opérations du circuit d’attaque de données et du circuit d’attaque d’horloge, caractérisé en ce que le dispositif de commande comprend une partie de sortie de données configurée pour changer un ordre de données d’image sorties du circuit d’attaque de données, et un planificateur configuré pour changer un ordre des impulsions sorties du circuit d’attaque d’horloge. Appareil d’affichage selon la revendication 1, caractérisé en ce que : la partie de sortie de données commande le circuit d’attaque de données pour sortir des bits des données d’image dans un ordre à partir d’un bit le plus significatif dans un premier groupe de trames et sortir des bits des données d’image dans un ordre à partir d’un bit le moins significatif dans un deuxième groupe de trames ; et le planificateur commande le circuit d’attaque d’horloge pour sortir des impulsions dans un ordre à partir d’une impulsion ayant une largeur la plus longue dans le premier groupe de trames et sortir des impulsions dans un ordre à partir d’une impulsion ayant une largeur la plus courte dans le deuxième groupe de trames. Appareil d’affichage selon la revendication 1, caractérisé en ce que : la partie de sortie de données commande le circuit d’attaque de données de sorte qu’un circuit d’attaque de pixel compris dans une première rangée de groupes sorte des bits des données d’image dans un ordre à partir d’un bit le plus significatif dans un premier groupe de trames et sorte des bits des données d’image dans un ordre à partir d’un bit le moins significatif dans un deuxième groupe de trames, et qu’un circuit d’attaque de pixel compris dans une deuxième rangée de groupes sorte des bits des données d’image dans un ordre à partir d’un bit le moins significatif dans le premier groupe de trames et sorte des bits des données d’image dans un ordre à partir d’un bit le plus significatif dans le deuxième groupe de trames ; et le planificateur commande le circuit d’attaque d’horloge de sorte que le circuit d’attaque de pixel compris dans la première rangée de groupes sorte des impulsions dans un ordre à partir d’une impulsion ayant une largeur la plus longue dans le premier groupe de trames et sorte des impulsions dans un ordre à partir d’une impulsion ayant une largeur la plus courte dans le deuxième groupe de trames, et que le circuit d’attaque de pixel compris dans la deuxième rangée de groupes sorte des impulsions dans un ordre à partir d’une impulsion présentant une largeur la plus courte dans le premier groupe de trames et sorte des impulsions dans un ordre à partir d’une impulsion ayant une largeur la plus longue dans le deuxième groupe de trames. Procédé de commande d’un appareil d’affichage comprenant un circuit d’attaque de données configuré pour sortir des signaux relatifs à l’attaque d’éléments électroluminescents vers des circuits d’attaque de pixels, un circuit d’attaque d’horloge configuré pour sortir des impulsions dont les largeurs sont modulées vers les circuits d’attaque de pixels, et un dispositif de commande configuré pour sortir des signaux de commande pour réaliser des opérations du circuit d’attaque de données et du circuit d’attaque d’horloge, caractérisé en ce que le dispositif de commande réalise de manière répétée (a) pour un premier groupe de trames, la commande du circuit d’attaque de données pour sortir des bits de données d’image dans un ordre à partir d’un bit le plus significatif dans le premier groupe de trames et la commande du circuit d’attaque d’horloge pour sortir des impulsions dans un ordre à partir d’une impulsion ayant une largeur la plus longue dans le premier groupe de trames, et (b) pour un deuxième groupe de trames, la commande du circuit d’attaque de données pour sortir des bits des données d’image dans un ordre à partir d’un bit le moins significatif dans le deuxième groupe de trames et la commande du circuit d’attaque d’horloge pour sortir des impulsions dans un ordre à partir d’une impulsion ayant une largeur la plus courte dans le deuxième groupe de trames. Procédé de commande d’un appareil d’affichage comprenant un circuit d’attaque de données configuré pour sortir des signaux relatifs à l’attaque d’éléments électroluminescents vers des circuits d’attaque de pixels, un circuit d’attaque d’horloge configuré pour sortir des impulsions dont les largeurs sont modulées vers les circuits d’attaque de pixels, et un dispositif de commande configuré pour sortir des signaux de commande pour réaliser des opérations du circuit d’attaque de données et du circuit d’attaque d’horloge, caractérisé en ce que le dispositif de commande réalise de manière répétée (a) pour un premier groupe de trames, la commande du circuit d’attaque de données de sorte qu’un circuit d’attaque de pixel compris dans une première rangée de groupes sorte des bits de données d’image dans un ordre à partir d’un bit le plus significatif dans le premier groupe de trames, et qu’un circuit d’attaque de pixel compris dans une deuxième rangée de groupes sorte des bits des données d’image dans un ordre à partir d’un bit le moins significatif dans le premier groupe de trames, et la commande du circuit d’attaque d’horloge de sorte que le circuit d’attaque de pixel compris dans la première rangée de groupes sorte des impulsions dans un ordre à partir d’une impulsion ayant une largeur la plus longue dans le premier groupe de trames, et que le circuit d’attaque de pixel compris dans la deuxième rangée de groupes sorte des impulsions dans un ordre à partir d’une impulsion ayant une largeur la plus courte dans le premier groupe de trames, et (b) pour un deuxième groupe de trames, la commande du circuit d’attaque de données de sorte que le circuit d’attaque de pixel compris dans la première rangée de groupes sorte des bits des données d’image dans un ordre à partir d’un bit le moins significatif dans le deuxième groupe de trames, et que le circuit d’attaque de pixel compris dans la deuxième rangée de groupes sorte des bits des données d’image dans un ordre à partir d’un bit le plus significatif dans le deuxième groupe de trames, et la commande du circuit d’attaque d’horloge de sorte que le circuit d’attaque de pixel compris dans la première rangée de groupes sorte des impulsions dans un ordre à partir d’une impulsion ayant une largeur la plus courte dans le deuxième groupe de trames, et que le circuit d’attaque de pixel compris dans la deuxième rangée de groupes sorte des impulsions dans un ordre à partir d’une impulsion ayant une largeur la plus longue dans le deuxième groupe de trames. Programme d’ordinateur enregistré dans un support d’enregistrement non transitoire lisible par ordinateur, le programme d’ordinateur en réponse à une exécution par un ordinateur réalisant le procédé selon la revendication 4. Appareil d’affichage comprenant : un panneau d’affichage comprenant une pluralité de circuits d’attaque de pixels ; un circuit d’attaque de données configuré pour sortir des signaux relatifs à l’attaque d’une pluralité d’éléments électroluminescents compris dans chaque circuit d’attaque de pixel par le biais d’une pluralité de lignes de données connectées à chaque circuit d’attaque de pixel ; un circuit d’attaque d’horloge configuré pour sortir une pluralité d’impulsions dont les largeurs correspondant aux données d’image sont modulées pendant un temps d’émission défini dans une trame vers les circuits d’attaque de pixels par le biais d’une pluralité de lignes d’horloge connectées à chaque circuit d’attaque de pixel ; et un dispositif de commande configuré pour sortir des signaux de commande pour réaliser des opérations du circuit d’attaque de données et du circuit d’attaque d’horloge, caractérisé en ce que le dispositif de commande commande le circuit d’attaque d’horloge pour diviser des impulsions correspondant à un bit le plus significatif (MSB) et un deuxième bit significatif (MSB-1) des données d’image parmi les impulsions sorties du circuit d’attaque d’horloge en deux sous-impulsions ou plus et sortir les sous-impulsions. Appareil d’affichage selon la revendication 7, caractérisé en ce que le dispositif de commande commande le circuit d’attaque d’horloge pour sortir alternativement une sous-impulsion correspondant au bit le plus significatif (MSB) des données d’image et une sous-impulsion correspondant au deuxième bit significatif (MSB-1) des données d’image. Procédé de commande d’un appareil d’affichage comprenant un circuit d’attaque de données configuré pour sortir des données d’image relatives à l’attaque d’éléments électroluminescents vers des circuits d’attaque de pixels, un circuit d’attaque d’horloge configuré pour sortir des impulsions dont les largeurs sont modulées vers les circuits d’attaque de pixels, et un dispositif de commande configuré pour sortir des signaux de commande pour réaliser des opérations du circuit d’attaque de données et du circuit d’attaque d’horloge, caractérisé en ce que le dispositif de commande réalise de manière répétée (a) la division d’impulsions correspondant à un bit le plus significatif (MSB) et un deuxième bit significatif (MSB-1) des données d’image parmi les impulsions sorties du circuit d’attaque d’horloge en deux sous-impulsions ou plus, et (b) la commande du circuit d’attaque d’horloge pour sortir alternativement une sous-impulsion correspondant au bit le plus significatif (MSB) des données d’image et une sous-impulsion correspondant au deuxième bit significatif (MSB-1) des données d’image. Programme d’ordinateur enregistré dans un support d’enregistrement non transitoire lisible par ordinateur, le programme d’ordinateur en réponse à une exécution par un ordinateur réalisant le procédé selon la revendication 9. Programme d’ordinateur enregistré dans un support d’enregistrement non transitoire lisible par ordinateur, le programme d’ordinateur en réponse à une exécution par un ordinateur réalisant le procédé selon la revendication 5.