Brevet FR3119469A1 — publié le 20220805

Interface USB PD La présente description concerne une interface (110') de type USB PD comprenant : un premier noeud (112) recevant un premier potentiel (Vbus), un deuxième noeud (116) fournissant un deuxième potentiel (Vin), et un troisième noeud (114) à un potentiel de référence (GND) ; une résistance (Rshunt) connectée entre un quatrième noeud (201) relié au premier noeud (112), et un cinquième noeud (400) ; un transistor MOS (200) connecté entre le cinquième noeud (400) et le deuxième noeud (116) ; un transistor bipolaire (402) ayant un collecteur connecté à une grille du transistor MOS (200) et un émetteur connecté au quatrième noeud (201) ou au cinquième noeud (400) ; et un circuit (404) configuré pour fournir un potentiel de commande à une base du transistor bipolaire (402) déterminé à partir d'un courant (I) dans la résistance (Rshunt). Figure pour l'abrégé : Fig. 4 Interface USB PD La présente description concerne de façon générale les circuits d'interface USB ("Universal Serial Bus" – Bus universel série) de type C, ou interfaces USB-C, adaptés à la mise en œuvre de la technologie "Power Delivery" (fourniture de puissance), aussi appelés interfaces de type USB PD, ou, plus simplement, interfaces USB PD. La technologie USB PD est une technologie qui s'adapte sur les câbles et connecteurs de type USB-C. Cette technologie permet, entre autres choses, la gestion de l'alimentation d'appareils électroniques. Lors de l'alimentation électrique d'un dispositif, appelé charge ("sink" en anglais), par un autre dispositif, appelé source, en mettant en œuvre la technologie USB PD, un connecteur de type USB-C de la source est couplée à un connecteur de type USB-C de la charge, éventuellement par l'intermédiaire d'un câble adapté à la technologie USB PD. Du côté de la charge, le connecteur de type USB-C est couplé électriquement à des applications ou circuits de la charge par l'intermédiaire d'une interface USB PD. L'interface met par exemple en œuvre les protocoles définis par la technologie USB PD, comme par exemple la négociation d'une puissance d'alimentation que la source fournira à la charge pour l'alimenter. Les interfaces USB PD connues des dispositifs ayant le rôle de charge lors de la mise en œuvre de la technologie USB PD souffrent de diverses limitations. Il existe un besoin de pallier tout ou partie des limitations des interfaces USB PD connues, par exemple des interfaces USB PD connues des dispositifs adaptés à avoir le rôle de charge lors de la mise en œuvre de la technologie USB PD. Un mode de réalisation pallie tout ou partie des limitations des interfaces USB PD connues, par exemple des interfaces USB PD connues des dispositifs adaptés à avoir le rôle de charge lors de la mise en œuvre de la technologie USB PD. Un mode de réalisation prévoit une interface de type USB PD comprenant : un premier noeud configuré pour recevoir un premier potentiel d'alimentation, un deuxième noeud configuré pour fournir un deuxième potentiel d'alimentation, et un troisième noeud configuré pour être à un potentiel de référence ; une première résistance connectée entre un quatrième noeud relié au premier noeud, et un cinquième noeud ; un premier transistor MOS connecté entre le cinquième noeud et le deuxième noeud ; un deuxième transistor bipolaire ayant un collecteur connecté à une grille du premier transistor et un émetteur connecté au quatrième noeud ou au cinquième noeud ; et un premier circuit configuré pour fournir un potentiel de commande à une base du deuxième transistor déterminé à partir d'un courant dans la première résistance. Selon un mode de réalisation, le premier circuit est configuré pour déterminer le potentiel de commande de manière à limiter le courant dans la première résistance par rapport à un seuil de courant. Selon un mode de réalisation, le premier circuit est configuré pour augmenter la tension base émetteur du deuxième transistor lorsque le courant dans la première résistance augmente au-dessus du seuil de courant. Selon un mode de réalisation, le premier transistor est un transistor PMOS, et le deuxième transistor est un transistor PNP. Selon un mode de réalisation, l'émetteur du deuxième transistor est connecté au quatrième noeud et le premier circuit comprend une connexion directe entre la base du deuxième transistor et le cinquième noeud. Selon un mode de réalisation, le premier circuit comprend un transistor NPN ayant un émetteur relié, par exemple connecté, au troisième noeud et un collecteur relié au quatrième noeud ou au cinquième noeud par un pont diviseur de tension comprenant un noeud intermédiaire configuré pour fournir le potentiel de commande, et un circuit configuré pour fournir un potentiel à la base du transistor NPN déterminé à partir d'une tension aux bornes de la première résistance, un gain entre la tension aux bornes de la première résistance et le potentiel de commande étant de préférence variable et déterminé par le premier potentiel d'alimentation. Selon un mode de réalisation, le premier circuit comprend un amplificateur opérationnel ayant une première entrée reliée au quatrième noeud, une deuxième entrée reliée au cinquième noeud et une sortie reliée à la base du deuxième transistor, et une diode et une résistance en série entre le quatrième noeud ou le cinquième noeud et le troisième noeud, un noeud de connexion de la diode et de la résistance étant configuré pour fournir une masse flottante à l'amplificateur opérationnel, un gain de l'amplificateur opérationnel étant de préférence variable et déterminé par le premier potentiel d'alimentation. Selon un mode de réalisation, l'interface comprend en outre : un deuxième circuit configuré pour fournir un signal binaire à un premier état binaire lorsque le deuxième potentiel d'alimentation est supérieur au premier potentiel d'alimentation éventuellement augmenté d'une marge ; et un interrupteur configuré pour relier le deuxième noeud au troisième noeud lorsque le signal binaire est à son premier état. Selon un mode de réalisation, le deuxième circuit comprend : un transistor PNP ayant une base reliée au quatrième noeud, un collecteur relié au troisième noeud par une résistance et un émetteur relié, par exemple connecté, au deuxième noeud, le signal binaire étant fourni par le collecteur dudit transistor PNP ; ou un comparateur comprenant un amplificateur opérationnel ayant une première entrée reliée au quatrième noeud ou au premier noeud, une deuxième entrée reliée au deuxième noeud et une sortie fournissant le signal binaire. Selon un mode de réalisation, l'interface comprend en outre un circuit de commande du premier transistor comprenant un transistor et un pont diviseur de tension ayant un noeud intermédiaire connecté à la grille du premier transistor, le transistor du circuit de commande du premier transistor ayant une borne de conduction reliée au troisième noeud et une autre borne de conduction reliée au quatrième noeud ou au cinquième noeud par ledit pont diviseur de tension, de préférence le transistor du circuit de commande du premier transistor étant un transistor NPN et l'interface comprenant en outre un autre pont diviseur de tension reliant le quatrième noeud ou le cinquième noeud au troisième noeud et ayant un noeud intermédiaire connecté à la base du transistor NPN du circuit de commande du premier transistor. Selon un mode de réalisation, le circuit de commande du premier transistor comprend en outre un interrupteur configuré pour relier la borne de commande du transistor du circuit de commande du premier transistor au troisième noeud lorsque le signal binaire est au premier état. Selon un mode de réalisation, l'interface comprend en outre un troisième transistor PMOS reliant le quatrième noeud au premier noeud. Selon un mode de réalisation, l'interface comprend en outre un circuit de commande du troisième transistor comprenant un transistor et un pont diviseur de tension ayant un noeud intermédiaire connecté à la grille du troisième transistor, le transistor du circuit de commande du troisième transistor ayant une borne de conduction reliée au troisième noeud et une autre borne de conduction reliée au quatrième noeud ou au cinquième noeud par ledit pont diviseur de tension, de préférence le transistor du circuit de commande du troisième transistor étant un transistor NPN et l'interface comprenant en outre un autre pont diviseur de tension reliant le quatrième noeud ou le cinquième noeud au troisième noeud et ayant un noeud intermédiaire connectée à la base du transistor NPN du circuit de commande du troisième transistor. Selon un mode de réalisation, le circuit de commande du troisième transistor comprend en outre un interrupteur configuré pour relier la borne de conduction du transistor dudit circuit de commande au troisième noeud lorsque le signal binaire est au premier état. Selon un mode de réalisation, l'interface comprend en outre : un quatrième transistor NPN ayant un émetteur connecté au quatrième noeud ou au cinquième noeud, et un collecteur connecté à une grille du premier transistor ; une résistance ; et une capacité connectée en série avec la résistance entre une base du quatrième transistor et le troisième noeud. Selon un mode de réalisation, l'interface comprend en outre un dispositif de décharge de la capacité configuré pour décharger la capacité lorsque le deuxième potentiel d'alimentation est supérieur au premier potentiel d'alimentation éventuellement augmenté d'une marge. Selon un mode de réalisation, le dispositif de décharge comprend : une diode dont l'anode est reliée à la base du quatrième transistor et dont la cathode est reliée à l'émetteur du quatrième transistor ; ou un interrupteur connecté en parallèle de la capacité. Selon un mode de réalisation, l'interface comprend en outre une résistance et une diode Zener connectées en série entre la base du quatrième transistor et ladite borne de conduction du transistor du circuit de commande du premier transistor. Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : la représente de manière schématique et partielle un exemple d'un dispositif adapté à avoir le rôle de charge lors d'une mise en œuvre de la technologies USB PD ; la représente de manière plus détaillée un exemple d'une partie d'une interface USB PD du dispositif de la ; la représente de manière plus détaillée un autre exemple d'une partie d'une interface USB PD du dispositif de la ; la représente de manière schématique un mode de réalisation de l'interface USB PD du dispositif de la ; la représente de manière schématique un autre mode de réalisation de l'interface USB PD du dispositif de la ; la représente de manière schématique une variante de réalisation de l'interface de la ; la représente de manière schématique une variante de réalisation de l'interface de la ; la représente de manière schématique une autre variante de réalisation de l'interface de la ; et la représente de manière schématique une variante de réalisation de l'interface de la . De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques. Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. En particulier, la technologie USB PD n'a pas été détaillée, les modes de réalisation et variantes décrits étant compatibles avec la technologie USB PD, par exemple décrite dans les versions successives du document "USB Power Delivery Specification", par exemple disponibles sur le site internet "https://www.usb.org". Sauf précision contraire, lorsque l'on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans éléments intermédiaires autres que des conducteurs, et lorsque l'on fait référence à deux éléments reliés (en anglais "coupled") entre eux, cela signifie que ces deux éléments peuvent être connectés ou être reliés par l'intermédiaire d'un ou plusieurs autres éléments. Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position absolue, tels que les termes "avant", "arrière", "haut", "bas", "gauche", "droite", etc., ou relative, tels que les termes "dessus", "dessous", "supérieur", "inférieur", etc., ou à des qualificatifs d'orientation, tels que les termes "horizontal", "vertical", etc., il est fait référence sauf précision contraire à l'orientation des figures. Sauf précision contraire, les expressions "environ", "approximativement", "sensiblement", et "de l'ordre de" signifient à 10 % près, de préférence à 5 % près. Dans la suite de la description, sauf indication contraire, tous les potentiels sont référencés à un même potentiel de référence, typiquement la masse GND. Dans la suite de la description, sauf indication contraire, un transistor MOS désigne un transistor de type "Metal Oxide Semiconducteur" (métal oxyde semiconducteur), et un transistor PMOS, respectivement NMOS, désigne un transistor MOS à canal P, respectivement à canal N. De manière similaire, un transistor NPN, respectivement PNP, désigne un transistor bipolaire de type NPN, respectivement PNP. La représente de manière schématique et partielle un exemple d'un dispositif 1 adapté à avoir le rôle de charge lors d'une mise en œuvre de la technologies USB PD. Le dispositif 1 comprend un connecteur 100, délimité par des traits en pointillé, à gauche, en . Le connecteur 100 est adapté à la technologie USB PD. Le connecteur 100 est configuré pour être couplé à un connecteur complémentaire adapté à la technologie USB PD. Dit autrement, le connecteur 100 est configuré pour être couplé électriquement à un dispositif, par exemple un ordinateur portable ou un chargeur, adapté à avoir le rôle de charge lors d'une mise en œuvre de la technologie USB PD pour alimenter le dispositif 1. Le connecteur 100 comprend une première borne 102 configurée pour être couplée à une première borne correspondante du connecteur complémentaire. La borne 102 est configurée pour recevoir un potentiel de référence, typiquement la masse GND, lorsque le connecteur 100 est couplé, par l'intermédiaire du connecteur complémentaire, au dispositif ayant le rôle de source. Le connecteur 100 comprend en outre une deuxième borne 104 configurée pour être couplée à une deuxième borne correspondante du connecteur complémentaire. La borne 104 est configurée pour recevoir un potentiel d'alimentation Vbus lorsque le connecteur 100 est couplée, par l'intermédiaire du connecteur complémentaire, au dispositif ayant le rôle de source. Le connecteur 100 comprend en outre des bornes de communication configurée pour être couplées à des bornes de communication correspondantes du connecteur complémentaire. Dans cet exemple, le connecteur comprend deux bornes de communication CC1 et CC2. Les bornes de communication CC1 et CC2 sont configurées pour permettre l'échange de données avec le dispositif couplée au dispositif 1 par l'intermédiaire du connecteur 100, en mettant en œuvre les protocoles de communication de la technologie USB-C. Le dispositif 1 comprend en outre une interface USB PD 110, délimitée par des traits en pointillé, au milieu, en . L'interface 110 est disposée entre le connecteur 100 et un circuit ou une application 120 à alimenter du dispositif 1. Le circuit 120 est délimité par des traits en pointillé, à droite, en . L'interface 110 comprend un noeud 112 configuré pour recevoir le potentiel Vbus. Le noeud 112 est disposé du côté du connecteur 100. Le noeud 112 est relié, de préférence connecté, à la borne 104 du connecteur 100. L'interface 110 comprend un noeud 114 configuré pour être mis au potentiel de référence GND. Le noeud 114 est relié, de préférence connecté, à la borne 102 du connecteur 100. L'interface 110 comprend un noeud 116 et un interrupteur IT reliant le noeud 112 au noeud 116. Le chemin reliant le noeud 112 au noeud 116 et comprenant l'interrupteur IT est couramment appelé chemin de puissance ("power path" en anglais). Le noeud 116 est configuré pour fournir un potentiel d'alimentation Vin. Par exemple, le noeud 116 est configuré pour fournir le potentiel Vin à une valeur non nulle lorsque l'interrupteur IT est passant, ou, autrement dit, lorsque le chemin de puissance est actif. Le noeud 116 est disposé du côté de l'application 120. Les noeuds 114 et 116 sont connectés à l'application 120, de sorte que l'application puisse être alimentée par le potentiel Vin lorsque l'interrupteur IT est passant. L'interface 110 comprend un circuit de commande CTRL de l'interrupteur IT. Le circuit CTRL est par exemple configuré pour ouvrir l'interrupteur IT lorsque le connecteur 100 n'est pas couplé à une source de type USB PD, ou lorsque le potentiel Vbus atteint des valeurs supérieures à un seuil haut OVLO ("OverVoltage Lock Out" – verrouillage de surtension) ou des valeurs inférieures à un seuil bas UVLO ("UnderVoltage Lock Out" – verrouillage de sous tension). Les seuils UVLO et OVLO sont définis par la technologie USB PD et sont au moins en partie déterminés par une puissance d'alimentation négociée selon un protocole défini par la technologie USB PD, entre le dispositif 1 et le dispositif qui l'alimente. Les seuils UVLO et OVLO ont des valeurs différentes selon la tension négociée, c’est-à-dire la valeur de consigne du potentiel Vbus qui correspond à la puissance négociée. Ainsi, l'interrupteur IT permet de protéger l'application 120 contre des valeurs indésirables du potentiel Vbus. Le dispositif 1 comprend également une capacité C connectée entre les noeuds 116 et 114. Dans l'exemple de la , cette capacité C appartient à l'application 120, bien qu'elle puisse également être représentée comme appartenant à l'interface 110. La représente de manière plus détaillée un exemple d'une partie de l'interface 110. Plus particulièrement, la représente un exemple de mise en œuvre de l'interrupteur IT et de son circuit de commande CTRL. Dans cet exemple, l'interrupteur IT ( ) est mis en œuvre au moyen d'un unique transistor PMOS 200. La source du transistor 200 est reliée, par exemple connectée dans l'exemple de la , à un noeud 201, le noeud 201 étant relié, dans cet exemple connecté, au noeud 112 de l'interface 110. Le drain du transistor 200 est relié, par exemple connecté, au noeud 116 de l'interface 110. Dans cet exemple, le circuit CTRL, dont une partie seulement est représentée et est délimitée en traits en pointillé en , comprend un transistor NPN 202 et un pont diviseur de tension connectés en série entre le noeud 114 et le noeud 201. L'émetteur du transistor 202 est relié, par exemple connecté, au noeud 114, le collecteur du transistor 202 étant relié au noeud 201 par le pont diviseur de tension. Dans cet exemple, le pont diviseur de tension comprend deux résistances R2 et R3, la résistance R2 ayant une borne connectée au noeud 201. Un noeud intermédiaire 204 du pont diviseur, dans cet exemple le noeud 204 de connexion de la résistance R2 à la résistance R3, est connecté à la grille du transistor 200. La base du transistor 202 est configurée pour recevoir un signal binaire EN. Le signal binaire EN est, par exemple, fourni par une partie non représentée du circuit CTRL. Lorsque le signal EN est dans un premier état binaire, par exemple correspondant à un potentiel haut, le transistor 202 tire un courant depuis le noeud 201 vers le noeud 114, d'où il résulte que la tension entre la source et la grille du transistor 200, c’est-à-dire la tension aux bornes de la résistance R2 dans cet exemple, est suffisante pour maintenir le transistor 200 passant. Lorsque le signal EN est dans un deuxième état binaire, par exemple correspondant à un potentiel bas, par exemple le potentiel de masse GND, le transistor 202 est bloqué, d'où il résulte que la tension entre la source et la grille du transistor 200 est nulle, le transistor 200 étant alors bloqué. Lorsqu'un dispositif ayant le rôle d'une source mettant en œuvre la technologie USB PD est connecté au connecteur 100 ( ), tant que cette source ne délivre pas un potentiel Vbus égal à une valeur par défaut, typiquement 5 V, l'interrupteur 200 est maintenu ouvert. Lorsque le potentiel Vbus s'établit à cette valeur par défaut, l'interrupteur 200 se ferme, et la capacité C ( ) se charge. Une charge de la capacité C a également lieu lorsqu'une renégociation de la puissance d'alimentation que la source doit fournir au dispositif 1 ( ) entraîne que le potentiel Vbus augmente d'une première valeur de consigne à une deuxième valeur de consigne. Afin de limiter le courant tiré par la capacité C lors de sa charge, l'interface 110 comprend un circuit 206 configuré pour limiter ce courant d'appel en dessous d'un seuil défini par la technologie USB PD. Le circuit 206 comprend une capacité C1 et une résistance R1, connectées en série entre le noeud 116 et la grille du transistor 200. Dans cet exemple, les valeurs de la résistance R1 et de la capacité C1 sont déterminées en fonction du seuil de courant et de la valeur maximale de la capacité C définis par la technologie USB PD, la valeur maximale de la capacité C étant alors, par exemple, de l'ordre d'une centaine de nano Farad. La représente de manière plus détaillée un autre exemple d'une partie de l'interface 110 de la . Plus particulièrement, la représente un autre exemple de mise en œuvre de l'interrupteur IT et de son circuit de commande CTRL. La partie de l'interface 110 illustrée par la et celle illustrée par la comprennent de nombreux éléments en commun, et seules les différences entre ces interfaces 110 sont ici mises en exergue. Par rapport à l'interface 110 de la , l'interrupteur IT ( ) de l'interface 110 de la est mis en œuvre non seulement avec le transistor 200, mais en outre avec un transistor PMOS 300. La source du transistor 300 est reliée, par exemple connectée dans l'exemple de la , au noeud 201. Le drain du transistor 300 est relié, par exemple connecté, au noeud 112 de l'interface 110. Dans cet exemple, le noeud 204 du circuit de commande CTRL est relié à la grille du transistor 300, par exemple par l'intermédiaire d'une résistance R2'. Le transistor 300 met en œuvre une protection contre les tensions inverses. Dit autrement, le transistor 300 permet d'éviter le passage d'un courant positif de la borne 116 vers la borne 112 quand le transistor 300 est bloqué, par exemple lorsque sa tension grille-source est nulle, ou quand le potentiel Vbus est négatif. Les exemples d'interfaces 110 décrits en relation avec la et la permettent bien de limiter le courant d'appel résultant de la charge de la capacité C en dessous d'un seuil défini par la technologie USB PD, lorsque la valeur de cette capacité C est inférieure ou égale à la valeur maximale définie par la technologie USB PD. On considère à titre d'exemple une application 120, par exemple une application audio, qui consomme une puissance P1 mais qui nécessite ponctuellement une puissance d'alimentation P2 supérieure à la puissance P1, dans le cas usuel où la capacité C a une valeur inférieure ou égale à la valeur maximale définie par la technologie USB PD. Pour que l'application 120 soit correctement alimentée par une source d'alimentation USB PD couplée au connecteur 100 ( ), soit la puissance négociée doit être supérieure à la puissance P2, soit la puissance négociée doit être supérieure à P1 quand l'application consomme la puissance P1 et être renégociée pour être supérieure à la puissance P2 à chaque fois que l'application consomme la puissance P2. Toutefois, avoir une puissance négociée supérieure à la puissance P2 pendant tout le fonctionnement de l'application 120 limite la puissance que la source d'alimentation pourrait fournir pour alimenter, simultanément au dispositif 1 ( ), un ou plusieurs autres dispositifs adaptés à la technologie USB PD. En outre, renégocier une puissance d'alimentation supérieure à la puissance P2 à chaque fois que l'application 120 consomme ponctuellement la puissance P2 n'est pas souhaitable, et, plus généralement, n'est pas possible lorsque le délai nécessaire à la renégociation de la puissance d'alimentation est supérieur à la durée pendant laquelle l'application 120 nécessite ponctuellement la puissance P2 pour pouvoir être correctement alimentée. Les inventeurs proposent donc d'augmenter la valeur de la capacité C au-dessus de la valeur maximale définie par la technologie USB PD, de sorte que l'application 120 puisse être correctement alimentée lorsque la puissance négociée est comprise entre les puissances P1 et P2. Plus exactement, les inventeurs proposent d'augmenter la valeur de la capacité C de manière que, lorsque l'application 120 consomme ponctuellement la puissance P2, la différence entre la puissance P1 et la puissance P2 soit fournie par la capacité C, ce qui permet de conserver une puissance négociée inférieure à P2. A titre d'exemple, on considère une application 120 dont la puissance P1 est inférieure ou égale à 30 W et qui consomme ponctuellement une puissance P2 égale à 100 W pendant 5 ms. On considère en outre que la puissance négociée est égale à 30 W et correspond à une valeur de consigne de 15 V pour le potentiel Vbus. La capacité C doit permettre de fournir 70 W supplémentaire sous un potentiel Vbus égal à 15 V, c’est-à-dire un courant supplémentaire de 4,6 A. Pour s'assurer que le potentiel Vbus ne passe pas sous le seuil UVLO, dans cet exemple égal à 0,95 fois la valeur de consigne du potentiel Vbus, c’est-à-dire à 0,95*15 V, le potentiel Vbus ne doit pas chuter de plus de 750 mV. Il en résulte que la capacité C doit avoir une valeur au moins égale à 4,6*0,005/0,75 = 3000 µF, ce qui est très supérieur à la valeur maximale de la capacité C définie par la technologie USB PD. Toutefois, lorsque la valeur de la capacité C est supérieure à la valeur maximale définie par la technologie USB PD, et lorsque les valeurs des composants R1 et C1 du circuit 206 ont été déterminées sur la base de cette valeur maximale de la capacité C, le circuit 206 ne permet plus, lors de la charge de la capacité C, le maintien du courant d'appel en dessous du seuil de courant défini par la technologie USB PD. On aurait pu penser à modifier les valeurs des composants R1 et C1 du circuit 206 en fonction de la valeur de la capacité C. Toutefois, cela conduirait à des interfaces 110 différentes selon la valeur de la capacité C, c'est-à-dire à des interfaces 110 qui seraient différentes en fonction de l'application 120 connectée à chacune de ces interfaces 110. Cela complexifierait le développement et la fabrication de ces interfaces 110, ce qui n'est pas souhaitable. La représente de manière schématique un mode de réalisation d'une interface 110' remplaçant l'interface 110 du dispositif 1 de la . L'interface 110' comprend, comme l'interface 110 ( , et ), les noeuds 112, 114, 116 et 201, le transistor 200 et le circuit 206. L'interface 110' comprend en outre une résistance Rshunt connectée entre le noeud 201 et un noeud 400 connecté à la source du transistor 200. Dans le mode de réalisation illustré par la , le noeud 201 est connecté au noeud 112. Dans une variante de réalisation, le noeud 201 est relié au noeud 112 par le transistor 300 ( ), le noeud 201 étant alors connecté à la source du transistor 300. L'interface 110' comprend en outre un circuit CTRL' de commande du transistor 200, dont une partie seulement est représentée et est délimitée par des traits en pointillé en . Cette partie du circuit CTRL' est par exemple identique à la partie du circuit CTRL décrite en relation avec la . Dans l'exemple de la , le pont diviseur R2, R3 du circuit CTRL' est connecté au noeud 201, bien qu'il puisse être connecté au noeud 400 dans d'autres exemples. Toutefois, de préférence, le pont diviseur R2, R3 est connecté au noeud 201 ce qui permet que le courant dans la résistance Rshunt, qui est utilisé pour asservir la tension grille-source du transistor 200, soit bien le courant qui est fourni à l'application 120 ( ). L'interface 110' comprend en outre un transistor PNP 402. Le collecteur du transistor 402 est connecté à la grille du transistor 200, c’est-à-dire au noeud 204 dans cet exemple. Dans ce mode de réalisation, l'émetteur du transistor 402 est connectée au noeud 201. L'interface 110' comprend un circuit 404 délimité par des traits en pointillé en . Le circuit 404 est configuré pour fournir un potentiel de commande à la base du transistor 402. Ce potentiel de commande est déterminé à partir d'un courant I dans la résistance Rshunt. Plus exactement, le circuit 404 est configuré pour déterminer le potentiel de base du transistor 202 à partir du courant I, de sorte que le courant I soit limité par rapport à un seuil de courant Ilim, c’est-à-dire de sorte que le courant I reste inférieur à ce seuil Ilim. Le seuil de courant Ilim est déterminé par la technologie USB PD qui définit la valeur maximale Imax du courant I que l'interface 110' est autorisée à tirer sur le noeud 112. Par exemple, le seuil Ilim est inférieur ou égal à la valeur Imax. Dans le mode de réalisation de la , le circuit 404 correspond à, ou comprend, une connexion directe entre le noeud 400 et la base du transistor 402. Le seuil Ilim est par exemple sensiblement égal à Vbelim fois la valeur de la résistance Rshunt, avec Vbelim la tension de mise en conduction de la diode base-émetteur du transistor 402. Dans ce mode de réalisation, lorsque le transistor 200 est passant et que le potentiel Vin est inférieur au potentiel Vbus, la capacité C ( ) tire un courant I pour se charger, la différence entre les potentiels Vin et Vbus correspondant alors à la somme de la tension aux bornes de la résistance Rshunt et de la tension source-drain du transistor 200. Dès que le courant I devient égal à Ilim, la tension base-émetteur du transistor 402 est égale à Vbelim et le transistor 402 est passant. Si le courant I tend à augmenter au-dessus du seuil Ilim, cela tend à diminuer la tension de base du transistor 402, donc à réduire la tension émetteur-collecteur du transistor 402. Cette réduction de la tension émetteur-collecteur du transistor 402 correspond à une réduction de la tension grille-source du transistor 200 qui devient plus résistif ce qui entraîne une diminution du courant I jusqu'à la valeur Ilim. En revanche, tant que le courant I est inférieur au courant Ilim, le transistor 402 est bloqué et le transistor 200 est passant (saturé). La représente de manière schématique un autre mode de réalisation de l'interface 110'. L'interface 110' décrite en relation avec la comprend de nombreux éléments en commun avec l'interface 110' décrite en relation avec la , et seules les différences entre ces deux interfaces 110' sont ici mises en exergue. L'interface 110' de la diffère de celle de la par son circuit 404. Dans ce mode de réalisation, le circuit 404 ne comprend pas de connexion directe entre la base du transistor 402 et le noeud 400. Dans ce mode de réalisation, le circuit 404 comprend un transistor NPN 500. L'émetteur du transistor 500 est relié, par exemple connecté, au noeud 114. Le collecteur du transistor 500 est relié au noeud 201 par un pont diviseur de tension. Le pont diviseur de tension comprend un noeud intermédiaire 502 configuré pour fournir le potentiel de commande à la base du transistor 402. Dans cet exemple, le pont diviseur comprend deux résistances R4 et R5, la résistance R4 étant connectée au noeud 201, la résistance R5 étant connecté au transistor 500 et le noeud 502 correspondant au noeud de connexion de la résistance R4 à la résistance R5. Dans ce mode de réalisation, le circuit 404 comprend un circuit 504. Le circuit 504 est configuré pour fournir un potentiel à la base du transistor 500, ce potentiel étant déterminé à partir de la tension aux bornes de la résistance Rshunt. Le circuit 504 est donc configuré pour recevoir la tension aux bornes de la résistance Rshunt, le circuit 504 comprenant une borne d'entrée connectée à une borne de la résistance Rhsunt et une autre borne d'entrée connectée à une autre borne de la résistance Rshunt. Le circuit 504 fournit le potentiel de base du transistor 500 de telle sorte que ce potentiel augmente quand la tension aux bornes de Rshunt augmente, d'où il résulte que le potentiel de commande sur le noeud 502 diminue quand la tension aux bornes de Rshunt augmente. Ainsi, comme en , quand le courant I dans la résistance Rshunt augmente au-dessus du seuil Ilim et provoque une augmentation de la tension aux bornes de Rshunt, cela commande une baisse correspondante du potentiel sur la base du transistor 402, donc une baisse correspondante de la tension grille-source du transistor 200, ce qui permet une augmentation correspondante de la tension drain-source du transistor 200 et donc une réduction correspondante du courant I. Le courant I dans la résistance Rshunt est donc asservi de manière à être limité par rapport au seuil Ilim, ou, dit autrement, de manière à maintenir le courant I inférieur ou égal au seuil Ilim. Par rapport à la où le seuil Ilim est déterminé par la valeur de la résistance Rshunt et de la tension Vbelim de mise en conduction de la diode émetteur-base du transistor 402, dans ce mode de réalisation, le seuil Ilim est au moins en partie déterminé par le gain du circuit 504, entre la tension qu'il reçoit et le potentiel qu'il fournit. Ainsi, par rapport au mode de réalisation de la , la valeur de la résistance Rshunt peut être réduite, ce qui permet de réduire la puissance dissipée par la résistance Rshunt. Selon un mode de réalisation, le gain du circuit 504 est variable et est déterminé par la valeur de la puissance négociée, c’est-à-dire par exemple par la valeur du potentiel Vbus reçu par l'interface 110'. La prévision d'un gain variable permet d'adapter la valeur du seuil Ilim en fonction de la valeur de la puissance négociée. A titre d'exemple, bien que cela ne soit pas représenté en , le circuit 404 comprend un pont diviseur de tension entre la base du transistor 500 et la sortie du circuit 504 qui est reliée à la base du transistor 500, et au moins l'une des résistances de ce pont diviseur a une valeur commandée par la valeur de Vbus. Par exemple, cette résistance à valeur commandée est mise en œuvre par une association en parallèle d'une résistance et d'un transistor MOS commandé par un potentiel déterminé par le potentiel Vbus. Dans une variante de réalisation non illustrée, le pont diviseur R4, R5 du circuit 404 relie le collecteur du transistor 500 au noeud 400 plutôt qu'au noeud 201. Dans un autre mode de réalisation non illustré, le circuit 404 est mis en œuvre au moyen d'un amplificateur opérationnel. L'amplificateur est muni d'une boucle de contre réaction négative, c’est-à-dire une contre réaction entre sa sortie et son entrée inverseuse. L'amplificateur est configuré pour fournir un potentiel de commande à la base du transistor 402 qui diminue quand le courant I augmente par rapport au seuil Ilim, c’est-à-dire quand la tension aux bornes de la résistance augmente au-dessus d'un seuil de tension égale à Ilim fois la valeur de la résistance Rshunt. L'amplificateur a une première entrée, par exemple inverseuse, reliée au noeud 201 et une deuxième entrée, par exemple non inverseuse, reliée au noeud 400. La sortie de l'amplificateur est reliée à la base du transistor 402. L'amplificateur est alimenté par le potentiel Vbus, référencé par rapport à une masse flottante fournie à l'amplificateur opérationnel. A titre d'exemple, une diode Zener et une résistance sont connectées en série entre les noeuds 201 et 114, un noeud de connexion de la diode à la résistance étant configuré pour fournir la masse flottante à l'amplificateur opérationnel. Selon une variante de réalisation de ce mode de réalisation, le gain de l'amplificateur opérationnel est variable et est déterminé par la puissance négociée, par exemple par la valeur du potentiel Vbus. A titre d'exemple, une résistance de la boucle de contre réaction ou une résistance reliant une entrée de l'amplificateur à une borne correspondante de la résistance Rshunt est à valeur commandable. Cette résistance à valeur commandable est, par exemple, mise en œuvre de manière similaire à ce qui a été décrit pour le cas où le gain du circuit 504 est variable et est déterminé par la puissance négociée. La représente de manière schématique une variante de réalisation de l'interface de la . Seules les différences entre l'interface 110' de la et celle de la sont ici mises en exergue. Dans cette variante, l'émetteur du transistor 402 est connecté au noeud 400 plutôt qu'au noeud 201. On a représenté à titre d'exemple le cas où le circuit 404 est similaire à celui de la et où le collecteur du transistor 500 est relié au noeud 400 par le pont diviseur R4, R5 du circuit 404. Dans un autre exemple non illustré, le pont diviseur R4, R5 du circuit 404 relie le collecteur du transistor 500 au noeud 201 plutôt qu'au noeud 400. Dans encore un autre exemple non illustré, le circuit 404 est mis en œuvre avec un amplificateur opérationnel, de manière similaire à ce qui a été décrit en relation avec la . On a décrit ci-dessus des exemples de modes de réalisation et de variantes dans lesquels l'interrupteur IT du dispositif 1 ( ) est mis en œuvre avec le seul transistor 200. Bien entendu ces exemples de modes de réalisation et de variantes peuvent être adaptés sans difficulté par la personne du métier au cas où l'interrupteur IT du dispositif 1 ( ) est mis en œuvre avec le transistor 200 et le transistor 300, le transistor 300 reliant alors le noeud 201 au noeud 112 de la manière décrite en relation avec la . La personne du métier est alors en mesure de prévoir un circuit de commande du transistor 300, par exemple en reliant le noeud 204 du circuit CTRL' à la base du transistor 300, directement ou par l'intermédiaire d'une résistance, ou, par exemple, en prévoyant un circuit de commande spécifique au transistor 300. Ce circuit de commande spécifique est, par exemple, similaire au circuit CTRL' et comprend alors un transistor NPN ayant son émetteur relié, par exemple connecté, au noeud 114, et son collecteur relié au noeud 201 ou au noeud 400 par un pont diviseur de tension dont un noeud intermédiaire est connecté à la grille du transistor 300, la base du transistor NPN recevant un signal binaire de commande. Dans les exemples de modes de réalisation et variantes décrits ci-dessus en relation avec la , la et la , le transistor 402 et son circuit de commande 404 permettent de limiter le courant I dans la résistance Rshunt lorsque la capacité C ( ) se charge, par exemple suite à fermeture du transistor 200 quand le potentiel Vbus atteint sa valeur par défaut, ou suite à une modification à la hausse du potentiel Vbus résultant d'une renégociation de la puissance que la source doit fournir à l'interface 110'. Toutefois, lors d'une diminution du potentiel Vbus, par exemple suite à une déconnexion du dispositif 1 ( ) et du dispositif lui fournissant le potentiel Vbus, ou suite à une renégociation de la puissance devant être fournie à l'interface entraînant une modification de la valeur de consigne du potentiel Vbus, le potentiel Vin devient supérieur au potentiel Vbus, ce qui n'est pas souhaitable. Ainsi, selon une variante de réalisation, l'interface 110' comprend en outre un dispositif pour décharger la capacité C ( ) lorsque le potentiel Vin est supérieur au potentiel Vbus, éventuellement augmenté d'une marge. La représente de manière schématique un exemple d'une telle variante de réalisation de l'interface 110'. L'interface 110' de la comprend de nombreux éléments en commun avec celle de la et seules les différences entre ces interfaces sont ici mises en exergue. En outre, pour ne pas surcharger la , le circuit 404 est ici représenté sous la forme d'un bloc. Par rapport à l'interface 110' de la , l'interface 110' de la comprend en outre un circuit 700 et un interrupteur 702. Le circuit 702 est configuré pour fournir un signal binaire cmd1 à un premier état binaire, correspondant par exemple à un état haut du signal cmd1, lorsque le potentiel Vin est supérieur au potentiel Vbus augmenté d'une marge. Le circuit 702 est en outre configuré pour fournir le signal cmd1 à un deuxième état binaire, correspondant par exemple à un état bas du signal cmd1, lorsque le potentiel Vin est inférieur ou égal au potentiel Vbus augmenté d'une marge. L'interrupteur 702 est configuré pour relier le noeud 116 au noeud 114 lorsque le signal cmd1 est dans son premier état. Ainsi, lorsque le potentiel Vin devient supérieur au potentiel Vbus augmenté de la marge, c’est-à-dire quand le potentiel Vin devient supérieur à la somme du potentiel Vbus et de cette marge, le circuit 700 commute le signal cmd1 à son premier état binaire, ce qui entraîne la fermeture de l'interrupteur 702. Il en résulte que le noeud 116 se retrouve couplé au noeud 114 par l'intermédiaire de l'interrupteur 702 et la capacité C ( ) connectée entre les noeuds 116 et 114 se décharge vers la masse GND. Dès que le potentiel Vin devient égal ou inférieur au potentiel Vbus augmenté de la marge, le circuit 700 commute le signal cmd1 à son deuxième état binaire, ce qui entraîne l'ouverture de l'interrupteur 702. Il en résulte l'arrêt de la décharge de la capacité C et de la diminution du potentiel Vin. De préférence, l'interrupteur 702 est en série avec une résistance R6 entre les noeuds 116 et 114, la résistance reliant de préférence le noeud 116 à l'interrupteur 702. A titre d'exemple, l'interrupteur 702 est mis en œuvre par un transistor MOS, par exemple un transistor NMOS. Par exemple, la grille du transistor 702 reçoit le signal cmd1, la source du transistor 702 est reliée, par exemple connectée, au noeud 114, et le drain du transistor 702 est reliée au noeud 116. Selon un mode de réalisation illustré par la , le circuit 700 comprend un transistor PNP 704. Le transistor 704 a une base reliée au noeud 201, dans cet exemple par une résistance R8, un collecteur relié au noeud 114 par une résistance R7 et un émetteur relié, par exemple connecté, au noeud 116. Le signal cmd1 est disponible sur le collecteur du transistor 704, ou, dit autrement, le signal cmd1 est fourni par le collecteur du transistor 704. A titre d'exemple, la marge ajoutée au potentiel Vbus est au moins en partie déterminée par le seuil de mise en conduction de la diode base-émetteur du transistor 704. Par exemple, la marge ajoutée au potentiel Vbus est au moins en partie déterminée par le seuil de mise en conduction de la diode base-émetteur du transistor 704 et, dans cet exemple, par la valeur de la résistance R8. Selon un mode de réalisation, l'interface 110' est en outre configurée, pendant la décharge de la capacité C ( ), c’est-à-dire pendant que l'interrupteur 702 est passant, pour ouvrir le chemin de puissance entre les noeuds 112 et 116, afin d'éviter qu'un courant positif ne circule du noeud 116 vers le noeud 112. Plus particulièrement, dans le mode de réalisation illustré par la , cette fonctionnalité est mise en œuvre au moyen du circuit CTRL' et du transistor 200. Le circuit CTRL' est alors configuré pour commander l'ouverture du transistor 200 lorsque le signal cmd1 est à son premier état binaire. Selon un mode de réalisation, le circuit CTRL' comprend un interrupteur 706 reliant la base du transistor 202 au noeud 114, l'interrupteur 706 étant configuré pour être passant lorsque le signal cmd1 est à son premier état binaire. A titre d'exemple, l'interrupteur 706 est mis en œuvre par un transistor MOS, par exemple un transistor NMOS. Le transistor NMOS 706 a, par exemple, sa grille configurée pour recevoir le signal cmd1, son drain relié, de préférence connecté, à la base du transistor 202, et sa source reliée, de préférence connectée, au noeud 114. Ainsi, lorsque le signal cmd1 est à son premier état binaire, l'interrupteur 706 tire la base du transistor 202 à la masse GND, d'où il résulte l'ouverture du transistor 200. Dans un autre mode de réalisation non illustré où le transistor 300 ( ) est disposé entre le noeud 121 et le noeud 112, l'ouverture du chemin de puissance est mise en œuvre en ouvrant les deux transistors 200 et 300. La personne du métier est en mesure d'adapter le circuit de commande du transistor 300 pour que le transistor 300 s'ouvre lorsque le signal cmd1 est à son premier état binaire. Bien que ce ne soit pas le cas en , l'interface 110' comprend, de préférence, le transistor 300 entre les noeuds 201 et 112. Ainsi, lorsque le potentiel Vbus est inférieur au potentiel Vin et que le transistor 300 est bloqué, le potentiel Vbus n'est pas modifié par le circuit 700. En effet, en l'absence du transistor 300, lorsque le potentiel Vbus est inférieur au potentiel Vin et que le transistor 200 est bloqué, le potentiel Vbus peut être modifié en raison d'un courant de fuite positif circulant du noeud 116 vers le noeud 201, via le circuit 700. Bien qu'en le circuit 404 et le transistor 402 soient mis en œuvre et connectés de la manière décrite en relation avec la , la personne du métier est en mesure d'adapter la description faite en relation avec la aux cas où : l'émetteur du transistor 402 est connecté au noeud 400 plutôt qu'au noeud 201, et/ou le pont diviseur R4, R5 du circuit 404 est connecté au noeud 201 plutôt qu'au noeud 400 ou le circuit 404 est mis en œuvre avec un amplificateur opérationnel ou le circuit 404 correspond à une connexion directe du noeud 201 à la base du transistor 402, et/ou le pont diviseur R2, R3 du circuit CTRL' est connecté au noeud 400 plutôt qu'au noeud 201. La représente de manière schématique une autre variante de réalisation de l'interface 110' de la . L'interface 110' de la comprend de nombreux éléments en commun avec celle de la , et seules les différences entre ces deux interfaces 110' sont ici mises en exergue. Pour ne pas surcharger la , les circuits 404 et CTRL' y sont représentés sous la forme de blocs. Dans la variante de la , le circuit 700 ne comprend pas le transistor 704 et les résistances R7 et R8. Dans cette variante, le circuit 700 comprend un comparateur 800 mis en œuvre par un amplificateur opérationnel. L'amplificateur opérationnel 800 comprend une première entrée, par exemple inverseuse (-), reliée au noeud 201, une deuxième entrée, par exemple non inverseuse (+), reliée au noeud 116, et une sortie fournissant le signal cmd1. Par exemple, comme cela est représenté en , la première entrée du comparateur 800 est reliée au noeud 201 par un pont diviseur de tension, et la deuxième entrée du comparateur 800 est reliée au noeud 116 par un autre pont diviseur de tension. De préférence, la première entrée est reliée, par exemple connectée, à un noeud intermédiaire du pont diviseur reliant le noeud 201 au noeud 114, ce dernier comprenant, par exemple, deux résistances R9 et R10 en série entre les noeuds 201 et 114, la deuxième entrée étant reliée, par exemple connectée, à un noeud intermédiaire du pont diviseur reliant le noeud 116 au noeud 114, ce dernier comprenant, par exemple, deux résistances R11 et R12 en série entre les noeuds 116 et 114. Dans un autre exemple non représenté, la première entrée du comparateur 800 est reliée au noeud 112 plutôt qu'au noeud 201, par un pont diviseur de tension connecté entre les noeuds 112 et 114. La marge ajoutée au potentiel Vbus lors de la comparaison peut être déterminée au moyen des valeurs des résistances des ponts diviseurs du circuit 700 et peut être choisie nulle, c’est-à-dire omise. Un avantage du mode de réalisation du circuit 700 de la par rapport à celui de la est que son temps de réponse est plus faible, d'où il résulte une détection plus rapide lorsque le potentiel Vin est supérieur au potentiel Vbus éventuellement augmenté de la marge. Selon un mode de réalisation, comme en , l'interface 110' de la est en outre configurée, pendant la décharge de la capacité C ( ), c’est-à-dire pendant que l'interrupteur 702 est passant, pour ouvrir le chemin de puissance entre les noeuds 112 et 116, afin d'éviter qu'un courant positif ne circule du noeud 116 vers le noeud 112. Plus particulièrement, dans le mode de réalisation illustré par la , l'interface comprend le transistor 300 reliant le noeud 201 au noeud 112, et cette fonctionnalité est mise en œuvre au moyen du transistor 300 et d'un circuit de commande CTRL'' du transistor 300. Le circuit CTRL'' est alors configuré pour commander l'ouverture du transistor 300 lorsque le signal cmd1 est à son premier état binaire. Selon un mode de réalisation illustré par la , le circuit CTRL'' est similaire au circuit CTRL' décrit précédemment en relation avec la et comprend un transistor NPN 802 et un pont diviseur de tension connectés en série entre le noeud 114 et le noeud 201 ou 400, dans cet exemple le noeud 201. L'émetteur du transistor 802 est relié, par exemple connecté, au noeud 114, le collecteur du transistor 802 étant relié au noeud 201 (ou 400 le cas échéant) par le pont diviseur de tension. Dans cet exemple, le pont diviseur de tension comprend deux résistances R13 et R14, la résistance R13 ayant une borne connectée au noeud 201 (ou 400 le cas échéant). Un noeud intermédiaire du pont diviseur, dans cet exemple un noeud 804 de connexion de la résistance R13 à la résistance R14, est connecté à la grille du transistor 300. La base du transistor 802 est configurée pour recevoir un signal binaire EN'. Le signal binaire EN' est par exemple fourni par une partie non représentée du circuit CTRL''. Lorsque le signal EN' est dans un premier état binaire, par exemple correspondant à un potentiel haut, le transistor 300 est passant. Lorsque le signal EN'' est dans un deuxième état binaire, par exemple correspondant à un potentiel bas, par exemple le potentiel de masse GND, le transistor 300 est bloqué. Comme le circuit CTRL' de la , pour commander l'ouverture du transistor 300 lorsque le signal cmd1 est à son premier état binaire, le circuit CTRL'' comprend un interrupteur 806 reliant la base du transistor 802 au noeud 114. L'interrupteur 806 est configuré pour être passant lorsque le signal cmd1 est à son premier état binaire. A titre d'exemple, l'interrupteur 806 est mis en œuvre par un transistor MOS, par exemple un transistor NMOS. Le transistor NMOS 806 a, par exemple, sa grille configurée pour recevoir le signal cmd1, son drain relié, de préférence connecté, à la base du transistor 802, et sa source reliée, de préférence connectée, au noeud 114. Ainsi, lorsque le signal cmd1 est à son premier état binaire, l'interrupteur 806 tire la base du transistor 802 à la masse GND, d'où il résulte l'ouverture du transistor 300. Par rapport au cas de la où le chemin de puissance est ouvert en ouvrant le transistor 200, le mode de réalisation de la où le chemin de puissance est ouvert en ouvrant le transistor 300 présente l'avantage que la diode de corps ("body diode" en anglais) du transistor 300 ouvert s'oppose au passage d'un courant positif du noeud 116 vers le noeud 112, ce qui n'est pas le cas de la diode de corps du transistor 200. Bien que cela ne soit pas illustré, dans d'autres variantes, le circuit 700 est mis en œuvre de la façon décrite en relation avec la et le chemin de puissance est ouvert au moyen du transistor 300 et du circuit CTRL'', ou le circuit 700 est mis en œuvre de la façon décrite en relation avec la et le chemin de puissance est ouvert au moyen du transistor 200 et du circuit de commande CTRL'. Comme pour la , la personne du métier est en mesure d'adapter la description faite en relation avec la aux cas où : l'émetteur du transistor 402 est connecté au noeud 400 plutôt qu'au noeud 201, et/ou le pont diviseur R4, R5 du circuit 404 est connecté au noeud 201 plutôt qu'au noeud 400 ou le circuit 404 est mis en œuvre avec un amplificateur opérationnel ou le circuit 404 correspond à une connexion directe du noeud 201 à la base du transistor 402, et/ou le pont diviseur R2, R3 du circuit CTRL' est connecté au noeud 400 plutôt qu'au noeud 201. Dans l'interface 110' décrite précédemment en relation avec la , la , la , la ou la , lorsqu'une renégociation de la puissance d'alimentation reçue par l'interface 110' entraîne une augmentation du potentiel Vbus, il serait souhaitable, comme cela est par exemple requis par la technologie USB PD, que la capacité C ( ), et plus généralement l'application 120, ne tire pas de courant pendant l'augmentation du potentiel Vbus. Ainsi, selon un mode de réalisation, l'interface 110' comprend un dispositif configuré pour ouvrir le transistor 200 lors d'une augmentation du potentiel Vbus à partir d'une première valeur de consigne jusqu'à une deuxième valeur de consigne supérieure à la première, ces valeurs de consigne étant par exemple déterminées par des puissances négociées correspondantes. La représente de manière schématique une variante de réalisation de l'interface 110' de la , où l'interface 110' est configurée pour ouvrir l'interrupteur 200 lorsque le potentiel Vbus augmente suite à une renégociation de puissance d'alimentation. Pour ne pas surcharger la figure, les circuits 404 et 700 ont été représentés sous la forme de blocs. En outre, seules les différences entre l'interface 110' de la et celle de la sont ici mises en exergue. Par rapport à l'interface 110' de la , l'interface 110' de la comprend en outre un transistor NPN 900. Le transistor 900 a un émetteur relié, par exemple connecté, au noeud 201 ou 400, dans cet exemple au noeud 201. Le transistor 900 a un collecteur connecté à la grille du transistor 200. L'interface 110' comprend en outre une résistance R15 et une capacité C15, connectées en série entre une base du transistor 900 et le noeud 114. Lorsque le potentiel Vbus est à une première valeur de consigne, la capacité C15 est chargée jusqu'à un potentiel sensiblement égal à Vbus, ou, dit autrement le potentiel de l'électrode de la capacité C15 qui est opposée à l'électrode de la capacité C15 connectée au noeud 114 est sensiblement égal à Vbus. Si le potentiel Vbus augmente jusqu'à une deuxième valeur de consigne supérieure à la première, cela entraîne une augmentation de la tension base-émetteur du transistor 900. Il en résulte que cela permet à la capacité C15 de se charger en suivant l'augmentation du potentiel Vbus, tant que le transistor 900 reste passant. En outre, tant que le transistor 900 reste passant, la tension grille-source du transistor 200 est telle que le transistor 200 est ouvert, et qu'aucun courant n'est tiré vers le noeud 116. Lorsque le potentiel Vbus se stabilise à sa deuxième valeur de consigne, et que la capacité C15 s'est chargée jusqu'à un potentiel sensiblement égal à cette deuxième tension de consigne, le transistor 900 se bloque, et la tension grille-source du transistor 200 est alors déterminée par le circuit CTRL' et suffisante pour commuter le transistor 200 à l'état passant, tout en limitant l'appel de courant pour charger la capacité C ( ) au moyen du transistor 402 et de son circuit de commande 404. Selon un mode de réalisation, l'interface 110' comprend en outre un dispositif pour décharger la capacité C15 lorsque le potentiel Vbus devient inférieur au potentiel Vin, par exemple lorsque la valeur de consigne du potentiel Vbus est revue à la baisse, ou lorsqu'on déconnecte le dispositif fournissant la puissance d'alimentation à l'interface 110'. C'est par exemple le cas en . Dans l'exemple de la , ce dispositif de décharge est une simple diode D1 reliant la base du transistor 900 à l'émetteur du transistor 900, l'anode de la diode D1 étant du côté de la base, par exemple connectée à la base du transistor 900. Dans un autre exemple non illustré, le dispositif de décharge de la capacité C15 est mis en œuvre au moyen d'un interrupteur connecté en parallèle de la capacité C15. Cet interrupteur est, par exemple, commandé à partir du signal cmd1, ou d'un signal dérivé du signal cmd1, par exemple de manière à être ouvert quand le transistor 202 est bloqué. Par exemple, cet interrupteur est mis en œuvre avec un transistor NMOS dont la grille est reliée au collecteur du transistor 202. Selon un mode de réalisation où le circuit CTRL' est mis en œuvre par le transistor 202 et par un pont diviseur, par exemple R2, R3, le transistor 900 peut également être utilisé pour ouvrir le transistor 200 lors d'une surtension sur le potentiel Vbus. C'est le cas en où l'interface 110' comprend en outre une diode Zener D16 et une résistance R16 en série entre la base du transistor 900 et le collecteur du transistor 202, l'anode de la diode D16 étant du côté du collecteur du transistor 202, par exemple connectée au collecteur du transistor 202. Bien que l'on ait représenté en le cas où, lorsque le potentiel Vin est supérieur au potentiel Vbus éventuellement majoré d'une marge, le chemin de puissance est ouvert en ouvrant le transistor 300, la description de la s'applique au cas où l'ouverture du chemin de puissance s'effectue en ouvrant le transistor 200, voire les deux transistors 200 et 300. En outre, comme pour la et la , la personne du métier est en mesure d'adapter la description faite en relation avec la aux cas où : l'émetteur du transistor 402 est connecté au noeud 400 plutôt qu'au noeud 201, et/ou le pont diviseur R2, R3 du circuit CTRL' est connecté au noeud 400 plutôt qu'au noeud 201, et/ou le pont diviseur R13, R14 du circuit CTRL" est connecté au noeud 400 plutôt qu'au noeud 201, et/ou l'interface 110' est dépourvue du transistor 300 et de son circuit de commande. Dans les modes de réalisation et variantes décrits ci-dessus en relation avec la , la , la , la , la et la , le signal EN et, le cas échéant, le signal EN' sont par exemple fournis par une unité de traitement comprenant par exemple un microcontrôleur, une machine d'état ou un microprocesseur. En variante, le signal EN est fourni par un pont diviseur reliant le noeud 201 ou le noeud 400 au noeud 114, par exemple par un noeud intermédiaire de ce pont diviseur de tension, et, le cas échéant, le signal EN' est fourni par ce même pont diviseur et correspond par exemple au signal EN, ou est fourni par un autre pont diviseur reliant le noeud 201 ou 400 au noeud 114, le signal EN' étant disponible sur un noeud intermédiaire de cet autre pont diviseur de tension. Par ailleurs, bien que l'on ait décrit des modes de réalisation et des variantes où l'interface 110' est plus particulièrement adaptée à fonctionner avec une capacité C ( ) ayant une valeur supérieure, par exemple au moins dix fois supérieure, à la valeur maximale de cette capacité définie par la technologie USB PD, un avantage de l'interface 110' est qu'elle peut également être utilisée avec une valeur de capacité C inférieure ou égale à cette valeur maximale. L'interface 110' peut donc être mise en œuvre quelle que soit la valeur de la capacité C, sans que cette valeur soit connue. Bien que l'on ait décrit l'interface 110' dans le cas où celle-ci est reliée à un connecteur USB-C, cette interface 110' peut être utilisée avec d'autres types de connecteurs. Par ailleurs, bien que l'on ait décrit des modes de réalisation et variantes dans lesquels le transistor 202 est un transistor bipolaire, dans des variantes de réalisation où le signal EN est fourni par un circuit numérique, par exemple un microcontrôleur, le transistor 202 peut être remplacé par un transistor MOS, par exemple un transistor NMOS. De façon similaire, dans des modes de réalisation et variantes où le signal EN' de commande du transistor 802 est fourni par un circuit numérique, le transistor 802 peut être remplacé par un transistor MOS, par exemple un transistor NMOS. Dans les modes de réalisation et variantes décrits, l'interface comprend le circuit 206. Toutefois, ce circuit 206 peut être omis, en particulier quand le circuit 404 comprend une connexion directe de la base du transistor 402 au noeud 400 comme cela a été décrit en relation avec la . En outre, on notera que les modes de réalisation et variantes de réalisation dans lesquels l'interface 110' comprend le transistor 300 et où aucun des circuits CTRL', CTRL'' et 700 n'est connecté au noeud 112, présentent l'avantage d'éviter des fuites de courant positif du noeud 116 vers le noeud 112, lorsque le potentiel Vin est supérieur au potentiel Vbus. Divers modes de réalisation et variantes ont été décrits. La personne du métier comprendra que certaines caractéristiques de ces divers modes de réalisation et variantes pourraient être combinées, et d’autres variantes apparaîtront à la personne du métier. En particulier, la personne du métier est en mesure d'adapter les modes de réalisation et variantes décrits précédemment au cas où le transistor 200 et, lorsqu'il est présent, le transistor 300, sont mis en œuvre avec des transistors NMOS plutôt que PMOS, notamment en remplaçant les transistors PNP par des transistors NPN, les transistors NPN par des transistors PNP, et en adaptant les noeuds auxquels sont connectés ces transistors. Par exemple, lorsqu'un transistor NPN ayant son émetteur relié ou connecté au noeud 114 au potentiel GND est remplacé par un transistor PNP, l'émetteur du transistor PNP soit relié ou connecté à un noeud à un potentiel de référence autre que le potentiel GND, ce nouveau potentiel de référence étant supérieur au potentiel Vbus. Enfin, la mise en oeuvre pratique des modes de réalisation et variantes décrits est à la portée de la personne du métier à partir des indications fonctionnelles données ci-dessus. En particulier, la mise en œuvre des circuits CTRL', CTRL'', 404 et 700 ne se limite pas aux exemples décrits ci-dessus et la personne du métier est en mesure de prévoir d'autres mises en œuvre pour ces circuits. Interface (110') de type USB PD comprenant : un premier noeud (112) configuré pour recevoir un premier potentiel d'alimentation (Vbus), un deuxième noeud (116) configuré pour fournir un deuxième potentiel d'alimentation (Vin), et un troisième noeud (114) configuré pour être à un potentiel de référence (GND) ; une première résistance (Rshunt) connectée entre un quatrième noeud (201) relié au premier noeud (112), et un cinquième noeud (400) ; un premier transistor MOS (200) connecté entre le cinquième noeud (400) et le deuxième noeud (116) ; un deuxième transistor bipolaire (402) ayant un collecteur connecté à une grille du premier transistor (200) et un émetteur connecté au quatrième noeud (201) ou au cinquième noeud (400) ; et un premier circuit (404) configuré pour fournir un potentiel de commande à une base du deuxième transistor (402) déterminé à partir d'un courant (I) dans la première résistance (Rshunt). Interface selon la revendication 1, dans laquelle le premier circuit (404) est configuré pour déterminer le potentiel de commande de manière à limiter le courant (I) dans la première résistance (Rshunt) par rapport à un seuil de courant. Interface selon revendication 2, dans laquelle le premier circuit (404) est configuré pour augmenter la tension base émetteur du deuxième transistor (402) lorsque le courant (I) dans la première résistance (Rshunt) augmente au-dessus du seuil de courant. Interface selon l'une quelconque des revendications 1 à 3, dans laquelle le premier transistor (200) est un transistor PMOS, et le deuxième transistor (402) est un transistor PNP. Interface selon la revendication 4, dans laquelle l'émetteur du deuxième transistor (402) est connecté au quatrième noeud (201) et le premier circuit (404) comprend une connexion directe entre la base du deuxième transistor (402) et le cinquième noeud (400) ; ou dans laquelle le premier circuit (404) comprend un transistor NPN (500) ayant un émetteur relié, par exemple connecté, au troisième noeud (114) et un collecteur relié au quatrième noeud (201) ou au cinquième noeud (400) par un pont diviseur de tension (R4, R5) comprenant un noeud intermédiaire (502) configuré pour fournir le potentiel de commande, et un circuit (504) configuré pour fournir un potentiel à la base du transistor NPN (500) déterminé à partir d'une tension aux bornes de la première résistance (Rshunt), un gain entre la tension aux bornes de la première résistance (Rshunt) et le potentiel de commande étant de préférence variable et déterminé par le premier potentiel d'alimentation (Vbus) ; ou dans laquelle le premier circuit (404) comprend un amplificateur opérationnel ayant une première entrée reliée au quatrième noeud (201), une deuxième entrée reliée au cinquième noeud (400) et une sortie reliée à la base du deuxième transistor (402), et une diode et une résistance en série entre le quatrième noeud (201) ou le cinquième noeud (400) et le troisième noeud (114), un noeud de connexion de la diode et de la résistance étant configuré pour fournir une masse flottante à l'amplificateur opérationnel, un gain de l'amplificateur opérationnel étant de préférence variable et déterminé par le premier potentiel d'alimentation (Vbus). Interface selon la revendication 4 ou 5 comprenant en outre : un deuxième circuit (700) configuré pour fournir un signal binaire (cmd1) à un premier état binaire lorsque le deuxième potentiel d'alimentation (Vin) est supérieur au premier potentiel d'alimentation (Vbus) éventuellement augmenté d'une marge ; et un interrupteur (702) configuré pour relier le deuxième noeud (116) au troisième noeud (114) lorsque le signal binaire (cmd1) est à son premier état. Interface selon la revendication 6, dans laquelle le deuxième circuit (700) comprend : un transistor PNP (704) ayant une base reliée au quatrième noeud (201), un collecteur relié au troisième noeud (114) par une résistance (R7) et un émetteur relié, par exemple connecté, au deuxième noeud (116), le signal binaire (cmd1) étant fourni par le collecteur dudit transistor PNP (704) ; ou un comparateur (800) comprenant un amplificateur opérationnel (800) ayant une première entrée reliée au quatrième noeud (201) ou au premier noeud (112), une deuxième entrée reliée au deuxième noeud (116) et une sortie fournissant le signal binaire (cmd1). Interface selon l'une quelconque des revendications 4 à 7, comprenant en outre un circuit de commande (CTRL') du premier transistor (200) comprenant un transistor (202) et un pont diviseur de tension (R2, R3) ayant un noeud intermédiaire (204) connecté à la grille du premier transistor (200), le transistor (202) du circuit de commande (CTRL') du premier transistor (200) ayant une borne de conduction reliée au troisième noeud (114) et une autre borne de conduction reliée au quatrième noeud (201) ou au cinquième noeud (400) par ledit pont diviseur de tension, de préférence le transistor (202) du circuit de commande (CTRL') du premier transistor (200) étant un transistor NPN et l'interface (110') comprenant en outre un autre pont diviseur de tension reliant le quatrième noeud (201) ou le cinquième noeud (400) au troisième noeud (114) et ayant un noeud intermédiaire connecté à la base du transistor NPN (202) du circuit de commande (CTRL') du premier transistor (200). Interface selon la revendication 8 prise dans sa dépendance à la revendication 6 ou 7, dans laquelle le circuit de commande (CTRL') du premier transistor (200) comprend en outre un interrupteur (706) configuré pour relier la borne de commande du transistor (202) du circuit de commande (CTRL') du premier transistor (200) au troisième noeud (114) lorsque le signal binaire (cmd1) est au premier état. Interface selon l'une quelconque des revendications 4 à 9, comprenant en outre un troisième transistor PMOS (300) reliant le quatrième noeud (201) au premier noeud (112). Interface selon la revendication 10, comprenant en outre un circuit de commande (CTRL'') du troisième transistor (300) comprenant un transistor (802) et un pont diviseur de tension (R13, R14) ayant un noeud intermédiaire (804) connecté à la grille du troisième transistor (300), le transistor (802) du circuit de commande du troisième transistor (300) ayant une borne de conduction reliée au troisième noeud (114) et une autre borne de conduction reliée au quatrième noeud (201) ou au cinquième noeud (400) par ledit pont diviseur de tension (R13, R14), de préférence le transistor (802) du circuit de commande (CTRL'') du troisième transistor (300) étant un transistor NPN et l'interface (110') comprenant en outre un autre pont diviseur de tension reliant le quatrième noeud (201) ou le cinquième noeud (400) au troisième noeud (114) et ayant un noeud intermédiaire connectée à la base du transistor NPN (802) du circuit de commande (CTRL'') du troisième transistor (300). Interface selon la revendication 11 prise dans sa dépendance à la revendication 6 ou 7, dans laquelle le circuit de commande (CTRL'') du troisième transistor (300) comprend en outre un interrupteur (806) configuré pour relier la borne de conduction du transistor (802) dudit circuit de commande (CTRL'') au troisième noeud (114) lorsque le signal binaire (cmd1) est au premier état. Interface selon l'une quelconque des revendications 4 à 12 comprenant en outre : un quatrième transistor NPN (900) ayant un émetteur connecté au quatrième noeud (201) ou au cinquième noeud (400), et un collecteur connecté à une grille du premier transistor (200) ; une résistance (R15) ; et une capacité (C15) connectée en série avec la résistance (R15) entre une base du quatrième transistor (900) et le troisième noeud (114). Interface selon la revendication 13 comprenant en outre un dispositif de décharge de la capacité (C15) configuré pour décharger la capacité (C15) lorsque le deuxième potentiel d'alimentation (Vin) est supérieur au premier potentiel d'alimentation (Vbus) éventuellement augmenté d'une marge. Interface selon la revendication 14, dans laquelle le dispositif de décharge comprend : une diode (D1) dont l'anode est reliée à la base du quatrième transistor (900) et dont la cathode est reliée à l'émetteur du quatrième transistor (900) ; ou un interrupteur connecté en parallèle de la capacité (C15). Interface selon l'une quelconque des revendications 13 à 15 prise dans sa dépendance à la revendication 8 ou 9, comprenant en outre une résistance (R16) et une diode Zener (D16) connectées en série entre la base du quatrième transistor (900) et ladite borne de conduction du transistor (202) du circuit de commande (CTRL') du premier transistor (200).