Brevet FR3124308A1 — publié le 20221223

Puce électronique La présente description concerne une puce électronique (40A, 40B) comprenant un anneau d'étanchéité (41) dont la forme est contenue dans un rectangle dont la largeur est égale à la largeur maximale de ladite puce, et dont la longueur est égale à la longueur maximale de ladite puce, et au moins un plot de test (45) disposé au moins partiellement dans ledit rectangle, ledit plot de test (45) étant partagé avec au moins une autre puce électronique (40A, 40B). Figure pour l'abrégé : Fig. 4 Puce électronique La présente description concerne de façon générale les puces électroniques, et plus particulièrement la fabrication de telles puces électroniques. Dans l'industrie, la plupart des dispositifs électroniques sont fabriqués par série. De manière générale, plusieurs exemplaires d'un même dispositif électronique sont fabriqués simultanément dans et sur une même plaque ou un même substrat, appelé wafer en anglais. Le nombre de puces électroniques pouvant être disposées sur une même plaque dépend des dimensions des puces, et de l'espacement des puces entre elles. Cet espacement est déterminé en prenant en compte différentes contraintes, telles que la précision avec laquelle différentes étapes de fabrication sont effectuées, la technologie utilisée pour séparer les puces les unes des autres, ou le placement d'éléments éphémères sur la plaque. Il serait souhaitable de pouvoir améliorer, au moins en partie, les puces électroniques et leurs procédés de fabrication. Il existe un besoin pour des procédés de fabrication de puces électroniques permettant de fabriquer plus de puces sur un même substrat. Un mode de réalisation pallie tout ou partie des inconvénients des procédés de fabrication connus de puces électroniques. Un mode de réalisation pallie tout ou partie des inconvénients des puces électroniques connues. Un mode de réalisation prévoit une puce électronique comprenant un anneau d'étanchéité dont la forme est contenue dans un rectangle dont la largeur est égale à la largeur maximale de ladite puce, et dont la longueur est égale à la longueur maximale de ladite puce, et au moins un plot de test disposé au moins partiellement dans ledit rectangle, ledit plot de test étant partagé avec au moins une autre puce électronique. Selon un mode de réalisation, ledit plot de test est disposé à l'extérieur dudit anneau d'étanchéité. Selon un mode de réalisation, ledit anneau d'étanchéité présente un enfoncement de forme sensiblement rectangulaire au niveau de l'emplacement dudit plot de test, ledit plot de test étant encastré dans ledit enfoncement. Selon un mode de réalisation, la puce comprend au moins un circuit disposé dans une zone de même dimension que l'enfoncement et disposé contre un premier côté de la puce opposé à un deuxième côté de la puce du côté duquel est formé ledit enfoncement, ledit circuit étant un circuit dont la position dans ladite puce peut être modifiée. Selon un mode de réalisation, ledit plot est disposé sur une ligne de découpe permettant d'individualiser ladite puce lors de la fin de son procédé de fabrication. Selon un mode de réalisation, ledit plot de test est positionné à côté d'une ligne de découpe permettant d'individualiser ladite puce lors de la fin de son procédé de fabrication. Selon un mode de réalisation, ledit plot de test est disposé à l'intérieur dudit anneau d'étanchéité, et ledit anneau d'étanchéité a la forme dudit rectangle. Selon un mode de réalisation, ledit plot de test est partagé avec un groupe de puces électroniques . Selon un mode de réalisation, ledit plot de test est relié à ladite autre puce électronique par un bus de communication en un matériau non métallique. Selon un mode de réalisation, ledit bus de communication est en silicium polycristallin. Un autre mode de réalisation prévoit un procédé de fabrication d'un groupe de puces électroniques décrites précédemment, comprenant une étape d'individualisation des puces réalisée par un procédé de découpe par faisceau à particules. Selon un mode de réalisation, le procédé de découpe par faisceau à particules est un procédé de découpe par plasma. Selon un mode de réalisation, le procédé de découpe par faisceau à particules est associée à un procédé de découpe laser. Selon un mode de réalisation, les puces électroniques sont espacées les unes des autres par un espacement minimal définie par la méthode de découpe. Selon un mode de réalisation, l'espacement des puces est supérieur ou égal à 15 µm. Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : la représente, très schématiquement et sous forme de blocs, une vue de dessus d'un substrat ; la représente, schématiquement et sous forme de blocs, une vue de dessus d'une puce électronique ; la représente, schématiquement et sous forme de blocs, une vue de dessus d'une étape d'un procédé de fabrication d'une puce électronique ; la représente, schématiquement et sous forme de blocs, deux vues de dessus simplifiées d'une étape d'un mode de mise en oeuvre d'un procédé de fabrication d'une puce électronique ; la représente, schématiquement et sous forme de blocs, une vue de dessus simplifiée d'une étape d'un autre mode de mise en oeuvre d'un procédé de fabrication d'une puce électronique ; la représente, schématiquement et sous forme de blocs, une vue de dessus simplifiée d'une étape d'un autre mode de mise en oeuvre d'un procédé de fabrication d'une puce électronique ; la représente, schématiquement et sous forme de blocs, une vue de dessus simplifiée d'une étape d'un autre mode de mise en oeuvre d'un procédé de fabrication d'une puce électronique ; la représente, schématiquement et sous forme de blocs, une vue de dessus simplifiée d'une étape d'un autre mode de mise en oeuvre d'un procédé de fabrication d'une puce électronique ; et la représente , schématiquement et sous forme de blocs, une vue de dessus simplifiée d'une étape d'un autre mode de mise en oeuvre d'un procédé de fabrication d'une puce électronique. Puce électronique (40A, 40B ; 50A, 50B ; 60A, 60B ; 70A, 70B ; 80A, 80B, 80C, 80D) comprenant un anneau d'étanchéité (41 ; 51 ; 61 ; 71 ; 81) dont la forme est contenue dans un rectangle dont la largeur est égale à la largeur maximale de ladite puce, et dont la longueur est égale à la longueur maximale de ladite puce, et au moins un plot de test (45 ; 55 ; 65 ; 75 ; 85) disposé au moins partiellement dans ledit rectangle, ledit plot de test (45 ; 55 ; 65 ; 75 ; 85) étant partagé avec au moins une autre puce électronique (40A, 40B ; 50A, 50B ; 60A, 60B ; 70A, 70B ; 80A, 80B, 80C, 80D). Puce selon la revendication 1, dans laquelle ledit plot de test (45 ; 55 ; 65) est disposé à l'extérieur dudit anneau d'étanchéité (41 ; 51 ; 61). Puce selon la revendication 2, dans laquelle ledit anneau d'étanchéité (41 ; 51 ; 61) présente un enfoncement (43 ; 53 ; 63) de forme sensiblement rectangulaire au niveau de l'emplacement dudit plot de test (45 ; 55 ; 65), ledit plot de test (45 ; 55 ; 65) étant encastré dans ledit enfoncement (43 ; 53 ; 63). Puce selon la revendication 3, comprenant au moins un circuit disposé dans une zone (47 ; 57 ; 67) de même dimension que l'enfoncement (43 ; 53 ; 63) et disposé contre un premier côté de la puce opposé à un deuxième côté de la puce du côté duquel est formé ledit enfoncement (43 ; 53 ; 63), ledit circuit étant un circuit dont la position dans ladite puce peut être modifiée. Puce selon l'une quelconque des revendications 2 à 4, dans laquelle ledit plot (45) est disposé sur une ligne de découpe (D4) permettant d'individualiser ladite puce lors de la fin de son procédé de fabrication. Puce selon l'une quelconque des revendications 2 à 4, dans laquelle ledit plot de test (55 ; 65) est positionné à côté d'une ligne de découpe (D5 ; D6) permettant d'individualiser ladite puce lors de la fin de son procédé de fabrication. Puce selon la revendication 1, dans laquelle ledit plot de test (75 ; 85) est disposé à l'intérieur dudit anneau d'étanchéité (71 ; 81), et ledit anneau d'étanchéité (71 ; 81) a la forme dudit rectangle. Puce selon l'une quelconque des revendications 1 à 6, dans laquelle ledit plot de test (45 ; 55 ; 65 ; 75 ; 85) est partagé avec un groupe (40 ; 50 ; 60 ; 70 ; 80 ; 80') de puces électroniques (40A, 40B ; 50A, 50B ; 60A, 60B ; 70A, 70B ; 80A, 80B, 80C, 80D). Puce selon l'une quelconque des revendications 1 à 8, dans laquelle ledit plot de test (55 ; 65 ; 75 ; 85) est relié à ladite autre puce électronique (50A, 50B ; 60A, 60B ; 70A, 70B ; 80A, 80B, 80C, 80D) par un bus de communication (58 ; 68 ; 78 ; 88) en un matériau non métallique. Puce selon la revendication 9, dans laquelle ledit bus de communication (58 ; 68 ; 78 ; 88) est en silicium polycristallin. Procédé de fabrication d'un groupe (40 ; 50 ; 60 ; 70 ; 80 ; 80') de puces électroniques (40A, 40B ; 50A, 50B ; 60A, 60B ; 70A, 70B ; 80A, 80B, 80C, 80D) selon l'une quelconque des revendications 1 à 10, comprenant une étape d'individualisation des puces (40A, 40B ; 50A, 50B ; 60A, 60B ; 70A, 70B ; 80A, 80B, 80C, 80D) réalisée par un procédé de découpe par faisceau à particules. Procédé selon la revendication 11, dans lequel le procédé de découpe par faisceau à particules est un procédé de découpe par plasma. Procédé selon la revendication 11 ou 12, dans lequel le procédé de découpe par faisceau à particules est associée à un procédé de découpe laser. Procédé selon l'une quelconque des revendications 11 à 13, dans lequel les puces électroniques (40A, 40B ; 50A, 50B ; 60A, 60B ; 70A, 70B ; 80A, 80B, 80C, 80D) sont espacées les unes des autres par un espacement (EC4, EL4) minimal définie par la méthode de découpe. Procédé selon la revendication 14, dans lequel l'espacement des puces est supérieur ou égal à 15 µm.