Brevet FR3117668A1 — publié le 20220617

Réalisation d’un substrat de type semi-conducteur ou piézoélectrique sur isolant pour applications RF muni d’une couche poreuse sous la couche de BOX et sous une couche de matériau semi-conducteur polycristallin (figure 1). STRUCTURE AMELIOREE DE SUBSTRAT RF ET PROCEDE DE REALISATION DOMAINE TECHNIQUE ET ÉTAT DE LA TECHNIQUE ANTÉRIEURE Le domaine de l’invention est celui des substrats de type semi-conducteur sur isolant, notamment pour des applications radiofréquences (RF). L’invention concerne plus particulièrement une structure améliorée de substrat de type semi-conducteur ou piézoélectrique sur isolant à couche de piégeage de charges électriques (« trap rich ») ainsi que son procédé de fabrication. Pour les applications RF, et en particulier celles fonctionnant à une fréquence élevée et typiquement supérieure à 700 MHz, les substrats doivent servir de support aux circuits sans en perturber leur fonctionnement. On cherche en particulier à éliminer les pertes de propagation, la diaphonie ou les harmoniques parasites. Divers types de substrats sont aujourd’hui utilisés pour les applications RF notamment des substrats en verre, en quartz, en silicium hautement résistif, en céramique. Ces substrats ont en commun de se comporter comme une épaisseur isolante de façon à éviter les pertes d’origine ohmique et les couplages capacitifs parasites. Les substrats de type semi-conducteur sur isolant adaptés pour les applications RF, en particulier ceux de type RF-SOI (SOI pour « Silicon On Insulator » ou « Silicium sur isolant ») ont quant à eux pour avantage de permettre une co-intégration de circuits RF avec d’autres circuits tels que des interrupteurs, des amplificateurs réalisés dans une technologie plus conventionnelle. Un substrat de type semi-conducteur sur isolant est communément formé d’une couche semi-conductrice de support recouverte par, et en contact avec, une couche isolante, elle-même recouverte par, et en contact avec, une couche superficielle semi-conductrice généralement destinée à servir de couche active, c'est-à-dire dans laquelle des composants actifs, tels que des transistors, ou des composants passifs, en particulier de circuits RF, sont destinés à être formés. Pour les applications RF, des adaptations connues de ces substrats consistent à : - prévoir une couche de support en matériau semi-conducteur résistif faiblement dopée et, - former sous et contre la couche isolante communément appelée « BOX » une couche de piégeage communément appelée « trap rich » c’est-à-dire formée d’un matériau semi-conducteur riche en défauts cristallins et/ou en joints de grains et qui permet de piéger des charges. Sans cette couche de piégeage, des charges fixes (positives) dans le BOX induiraient la présence de charges mobiles (électrons) dans la couche de support au voisinage du BOX, annulant localement le bénéfice du faible dopage de la couche de support. La couche de piégeage est d’ordinaire formée d’une couche de silicium polycristallin. La couche de silicium polycristallin fonctionne d’autant mieux qu’elle possède une forte densité de joints de grains qui constituent autant de sites de piégeage. L’efficacité de la couche de piégeage peut être toutefois réduite lorsque, durant la fabrication du substrat puis du dispositif final sur ce substrat, elle subit certaines étapes de traitement thermique. À des températures élevées par exemple supérieures à 1000°C, on peut notamment avoir, dans la couche de piégeage, une taille des grains qui croit, ce qui peut réduire son efficacité. Pour parer les effets néfastes de traitements thermiques sur la couche de piégeage on peut prévoir d’intégrer une couche intercalaire entre la couche de support en matériau semi-conducteur hautement résistif et la couche de piégeage en silicium polycristallin. Cela permet de retarder une transmission de la structure cristalline de la couche de support à la couche de piégeage en matériau polycristallin et d’empêcher ainsi de modifier la structure de cette dernière. Dans le document WO2012/127006, une telle couche intercalaire est prévue en oxyde de silicium, tandis que dans le document WO2017/144821 A1 on intègre une couche intercalaire en carbone ou en SiC. Dans ces procédés, au moins une étape supplémentaire de polissage par CMP (« Chemical mechanical polishing » ou Planarisation mécano-chimique) est mise en œuvre. Or, l’utilisation de ce type d’étape peut s’avérer couteuse. Le document WO2016/149113, prévoit quant à lui la réalisation d’une couche de piégeage dans du silicium dans lequel on forme des cavités que l’on remplit ensuite par du polysilicium ou bien du silicium amorphe voire de l’oxyde de silicium. Le remplissage est là encore typiquement suivi d’une étape de polissage par CMP. Il se pose le problème de trouver une structure améliorée de substrat à couche active sur isolant. Selon un aspect, la présente demande concerne un substrat comprenant une couche superficielle disposée sur, et en contact avec, une couche isolante, ladite couche isolante étant disposée sur, et en contact avec, un socle, ledit socle comprenant : - une couche de support en matériau semi-conducteur donné, - une couche de piégeage de charges, ladite couche de piégeage comprenant une couche en matériau semi-conduteur polycristallin située entre ladite couche isolante et ladite couche de support, ledit socle comprenant en outre, entre ladite couche de support et ladite couche isolante: - une couche poreuse dotée d’une face inférieure en contact avec ladite couche de support, ladite couche poreuse étant formée d’un squelette solide et d’une distribution de pores vides et/ou remplis de gaz. Une telle couche poreuse peut permettre d’empêcher la propagation d’un front de recristallisation de la couche de support vers la couche isolante tout en agissant comme une couche de piégeage de charges. Le matériau semi-conducteur donné de la couche de support peut être en particulier un matériau de résistivité supérieure à 500 Ω.cm. La couche superficielle peut être une couche dans laquelle ou au-dessus de laquelle au moins un composant, en particulier un composant de circuit RF, est formé ou apte à être formé. Le composant RF peut être en particulier une inductance ou une antenne. Selon un agencement particulier, le composant RF peut être formé au-dessus d’une région où la couche semi-conductrice superficielle n’est pas présente et peut avoir été remplacée, par exemple par une couche d’oxyde de silicium (typiquement du SiO 2 ). Selon un mode de réalisation, la couche de matériau semi-conducteur polycristallin comprend une face supérieure en contact avec la couche isolante et une face inférieure opposée à la face supérieure, la face inférieure étant en contact avec la couche poreuse. Avantageusement, au moins une portion supérieure du squelette solide de la couche poreuse est en contact avec la face inférieure et étant en matériau semi-conduteur polycristallin. En variante le squelette solide de la couche poreuse est intégralement en matériau semi-conducteur monocristallin, la couche poreuse et la couche en matériau semi-conduteur polycristallin étant superposées. Selon un mode de réalisation avantageux, la couche de matériau semi-conduteur polycristallin et la couche poreuse sont localisées et situées en regard d’une région donnée de ladite couche superficielle tandis qu’une autre région de ladite couche superficielle juxtaposée à ladite région donnée n’est pas située en regard de ladite couche de matériau semi-conduteur polycristallin ou de ladite couche poreuse. Avantageusement, ledit matériau semi-conduteur polycristallin est du silicium polycristallin. La présente demande concerne également une structure comprenant un tel substrat et/ou formée à partir d’un tel substrat. Selon un aspect particulier, la présente demande concerne un dispositif microélectronique muni d’une structure dotée d’un substrat tel que défini plus haut avec une couche superficielle semi-conductrice, le dispositif microélectronique comprenant : - au moins un transistor, le transistor ayant une région de canal agencée dans ladite couche semi-conductrice superficielle, et/ou - au moins un composant RF, en particulier de type inductance ou antenne. Le composant RF peut être formé au-dessus de la couche semi-conductrice superficielle ou au-dessus d’une région juxtaposée à la couche semi-conductrice superficielle et en particulier une région formée d’une couche d’oxyde de silicium typiquement du SiO 2 . Selon un aspect particulier, la présente demande concerne un substrat tel que défini plus haut avec une couche superficielle en matériau piézoélectrique. Selon un autre aspect, la présente demande concerne un procédé de fabrication d’une structure telle que définie plus haut. La couche poreuse est typiquement réalisée par porosification d’une couche en matériau semi-conducteur donné du socle. Selon une possibilité de mise en œuvre, la porosification peut être réalisée par implantation d’hydrogène ou de gaz rare, l’implantation étant suivie d’un recuit thermique et/ou d’un traitement laser. Cette porosification peut également être mise en oeuvre par un procédé chimique ou électrochimique. Selon une possibilité de mise en œuvre, la porosification peut être est effectuée de sorte à former en surface dudit socle une région de surface poreuse. Ainsi, lorsque la porosification comprend au moins une implantation, cette implantation peut être effectuée de sorte à former en surface dudit socle une région de surface poreuse. Selon une possibilité de mise en œuvre, la réalisation de la couche en matériau semi-conduteur polycristallin peut comprendre un dépôt d’une couche de matériau semi-conducteur amorphe sur la couche poreuse, et en particulier directement en contact sur cette couche poreuse. La réalisation de la couche en matériau semi-conduteur polycristallin peut également comprendre une implantation d’amorphisation d’une région dudit socle. On forme ainsi une région amorphe. Selon une autre possibilité de mise en œuvre du procédé, la couche poreuse est formée par implantation de sorte à conserver sur la couche poreuse une région de surface non poreuse, l’implantation d’amorphisation étant alors réalisée de sorte à former la région amorphe dans au moins cette région de surface ou au moins cette région de surface ainsi qu’une partie supérieure de la couche poreuse. Selon un mode de réalisation, le procédé peut comprendre en outre une étape de recristallisation, par recuit laser et/ou par recuit thermique de température et de durée prévues de sorte à transformer ladite couche en matériau semi-conducteur amorphe ou ladite région amorphe en ladite couche de matériau polycristallin. Avantageusement, la couche poreuse et la couche de matériau polycristallin peuvent être réalisés dans un substrat massif formant le socle, le procédé comprenant en outre une étape de report d’un substrat donneur sur le substrat massif, le substrat donneur comprenant une couche isolante et une couche en matériau piézoélectique ou semi-conductrice dans laquelle la couche superficielle est apte à être formée. Une étape de retrait d’une portion du substrat donneur et en particulier de la couche donnée peut être ensuite avantageusement réalisée, par exemple par un procédé de type smartcut TM ou dans lequel on créé une zone de fragilisation dans le substrat poignée, puis de séparation d’une épaisseur du substrat poignée au niveau de cette zone de fragilisation. En variante, la couche poreuse est réalisée dans un substrat massif formant ledit socle, et la couche de matériau polycristallin est réalisée après report, en particulier par collage, dudit substrat massif sur un substrat donneur comprenant une couche isolante. En variante, la couche poreuse et la couche de matériau polycristallin sont réalisées après report, en particulier par collage dudit substrat massif sur un substrat donneur comprenant une couche isolante. Selon une autre variante, la couche poreuse et la couche de matériau polycristallin sont réalisées dans un substrat de type semi-conducteur sur isolant ou dans une structure de substrat de type semi-conducteur sur isolant en cours de réalisation. Selon une deuxième possibilité de mise en œuvre de la couche poreuse, cette dernière peut être réalisée par porosification d’une face donnée d’un substrat socle à l’aide d’un traitement chimique ou électro-chimique, en particulier utilisant du HF. Avantageusement, le procédé peut alors comprendre en outre la formation d’une couche de fermeture de porosité sur ladite face donnée. La réalisation de la couche de fermeture de porosité comprenant au moins une étape de : - implantation d’amorphisation d’une portion supérieure de ladite région supérieure poreuse et/ou, - dépôt d’une couche de matériau semi-conducteur amorphe sur ladite région supérieure poreuse. Avantageusement, la couche de fermeture de porosité est une région en silicium amorphe et dans lequel le procédé comprend en outre au moins un traitement thermique de sorte à transformer ladite région de silicium amorphe en région à base de polysilicium. Après porosification, le procédé peut également comprendre au moins un recuit thermique d’évacuation d’espèces gazeuse des pores. Après porosification, le procédé peut également comprendre au moins un recuit thermique, en particulier sous atmosphère oxydante, de renforcement dudit squelette solide. La présente invention sera mieux comprise sur la base de la description qui va suivre et des dessins en annexe sur lesquels : sert à illustrer un substrat suivant un mode de réalisation de la présente invention adapté pour des applications RF et muni d’une couche de matériau semi-conducteur poreux ; servent à illustrer un dispositif microélectronique RF réalisé sur un substrat tel que mis en œuvre suivant un mode de réalisation de la présente invention ; servent à illustrer un exemple de procédé de fabrication d’un socle pour substrat de type semi-conducteur sur isolant, ce socle comportant une couche de matériau semi-conducteur polycristallin et une couche poreuse ; servent à illustrer un exemple de procédé de fabrication d’un substrat donneur destiné à être assemblé à un socle pour former un substrat de type semi-conducteur sur isolant ; servent à illustrer un exemple de procédé d’assemblage dans lequel une couche isolante et une couche superficielle semi-conductrice sont assemblées à un socle afin de former un substrat de type semi-conducteur sur isolant ; servent à illustrer un autre exemple de procédé de fabrication d’un socle muni d’une couche de piégeage de charges pour former un substrat RF de type semi-conducteur sur isolant amélioré ; sert à illustrer un autre exemple de substrat de type semi-conducteur sur isolant pour applications RF et muni d’une couche de matériau semi-conducteur poreux servant de couche de piégeage de charges ; sert à un illustrer un substrat de type POI mis en œuvre suivant un mode de réalisation de la présente invention ; servent à illustrer un autre exemple de procédé de fabrication d’un substrat de type semi-conducteur sur isolant muni d’une couche de piégeage de charges directement dans ce substrat ; servent à illustrer une variante de procédé de fabrication d’un substrat de type semi-conducteur sur isolant ; sert à illustrer une structure particulière à partir de laquelle une couche poreuse et une couche de matériau semi-conducteur polycristallin peuvent être formées pour réaliser la couche de piégeages de charges ; servent à illustrer un autre exemple de procédé de fabrication d’un socle muni d’une région de piégeage localisée et qui ne s’étend pas sur toute la largeur du substrat ; servent à illustrer un autre exemple de procédé de fabrication d’une région de piégeage localisée à partir d’un substrat de type semi-conducteur sur isolant ; Des parties identiques, similaires ou équivalentes des différentes figures portent les mêmes références numériques de façon à faciliter le passage d’une figure à l’autre. Les différentes parties représentées sur les figures ne le sont pas nécessairement selon une échelle uniforme, pour rendre les figures plus lisibles. En outre, dans la description ci-après, des termes qui dépendent de l'orientation d’une structure tels que « avant », « supérieure », « arrière », « inférieure », s'appliquent en considérant que la structure est orientée de la façon illustrée sur les figures. EXPOSÉ DÉTAILLÉ DE MODES DE RÉALISATION PARTICULIERS Un substrat de type semi-conducteur sur isolant tel que mis en œuvre suivant un mode de réalisation de la présente invention est illustré sur la . Ce substrat comprend une couche semi-conductrice superficielle 12 dans laquelle au moins un composant ou une portion de composant, en particulier d’un circuit RF, est destiné(e) à être au moins partiellement formé(e). La couche semi-conductrice superficielle 12 peut accueillir notamment la région de canal de transistors. La couche semi-conductrice superficielle 12 peut être également une couche sur laquelle on prévoit de réaliser un ou plusieurs composants RF (radiofréquences), c’est-à-dire d’émission et/ou réception de signaux RF par exemple tels qu’une antenne ou une inductance. La couche semi-conductrice superficielle 12 a une épaisseur qui peut être comprise entre 10 nm et 1 µm. Cette couche superficielle 12 peut être par exemple en silicium dans le cas où le substrat est de type SOI et repose sur une couche isolante 11. La couche isolante 11 est typiquement en oxyde de silicium 11 et a une épaisseur qui peut être comprise entre 10 nm et 1 µm. La couche isolante 11 est en contact avec la couche superficielle 12 et isole cette dernière d’un socle 10 formé ici d’une superposition de couches 100, 101, 102. Le socle 10 comprend une couche 100 dite « de support » prévue à base d’un matériau semi-conducteur résistif, autrement dit de résistivité élevée, c’est-à-dire supérieure à 500 Ω.cm et de préférence supérieure à 1 kΩ.cm. Entre cette couche de support 100 et la couche isolante 11, au moins une couche de piégeage de charges est prévue, de préférence deux couches de piégeage de charge sont prévues, pour permettre d’adapter le substrat à des applications RF en limitant les pertes de propagation et les phénomènes de diaphonie. La première couche de piégeage de charges, est une couche comportant des défauts cristallins et/ou des joints de grains. La couche de piégeage de charges comprend ou est formée d’une couche 102 en matériau semiconducteur polycristallin, typiquement du silicium polycristallin. La couche 102 de matériau semiconducteur polycristallin est située sous la couche isolante 11 et se trouve de préférence directement en contact avec cette dernière. La couche 102 de matériau semiconducteur polycristallin a une épaisseur qui est typiquement inférieure à celle de la couche de support 100 et qui peut être comprise par exemple entre 5 nm et 1 µm, avantageusement entre 5 nm et 500 nm, de préférence entre 5 nm et 50 nm. Pour permettre notamment d’empêcher une recristallisation de cette couche à partir de la couche 100 de support lors d’éventuels recuits thermiques que peut être amené à subir le substrat, ce dernier a pour particularité de comporter une couche poreuse 101. Cette couche poreuse 101 sépare ici la couche de matériau semiconducteur polycristallin 102 et la couche 100 de support. La couche poreuse 101 participe également à limiter les phénomènes de conduction parasite sous l’isolant et forme alors la deuxième couche de piégeage de charges. La couche poreuse 101 est dans cet exemple dotée d’une portion supérieure en contact avec une face inférieure de la couche 102 de matériau semiconducteur polycristallin. La couche 102 de matériau semiconducteur polycristallin 102 est ainsi intercalée entre la couche poreuse 101 et la couche d’oxyde 11. La couche poreuse 101 peut être prévue avec une épaisseur comprise par exemple entre 30 nm et 2 µm, avantageusement entre 30 nm et 1 µm. La couche poreuse 101 comporte une porosité formée d’une distribution de pores typiquement vides et/ou remplis de gaz, typiquement un gaz rare ou de l’hydrogène. Une telle couche 101 par exemple en silicium poreux, peut être en particulier obtenue par porosification de la couche 100 de support. La couche poreuse 101 peut être ainsi formée d’un squelette solide à base du même matériau que la couche de support, tel que du silicium monocristallin, et qui laisse apparaître des espaces ou pores qui ne sont pas remplis de matériau à l’état solide. Les pores peuvent avoir un diamètre compris par exemple entre 2 nm et 250 nm, avantageusement entre 5 nm et 100 nm. Le type de porosité, à pores majoritairement ouverts ou fermés, dépend de son procédé d’obtention. Par exemple, un procédé dans lequel la porosification comprend une implantation peut favoriser l’obtention de pores fermés tandis qu’un traitement chimique ou électrochimique celui d’une porosité ouverte. La couche poreuse 101, disposée entre la couche de support 100 et la couche 102 de matériau semiconducteur polycristallin, permet d’empêcher que le matériau monocristallin de la couche de support 100 ne vienne, par recristallisation, rendre celui de la couche 102 en matériau monocristallin. Un substrat tel qu’illustré sur la peut être amené à subir des étapes technologiques de réalisation de composants actifs et/ou passifs. Par exemple, des étapes de fabrication de transistors selon une technologie CMOS peuvent être réalisées à partir d’un tel substrat. Un dispositif microélectronique doté d’un transitor T réalisé sur un tel substrat est illustré sur la . Des composants RF, en particulier sous forme d’inductance(s) ou d’antenne(s) peuvent être également formés sur un tel substrat afin de réaliser un circuit RF, en particulier capable de fonctionnner à des fréquences au-delà de 700 MHz. Sur la , une piste conductrice 71 d’antenne ou d’inductance réalisée sur la couche superficielle 12 d’un tel substrat est ainsi représentée. En variante (non représentée), on peut prévoir un composant RF de type antenne ou inductance sur une région du substrat juxtaposée à la couche superficielle 12 et correspondant à une zone de la couche superficielle 12 remplacée par un autre matériau, par exemple de l’oxyde de silicium (SiO2). Un premier exemple de réalisation d’un substrat du type de celui décrit précédemment va à présent être donné. Un matériau de départ de ce procédé peut être un support 20 appelé substrat « socle » en matériau semi-conducteur monocristallin, en particulier un substrat massif (« bulk » selon la terminologie anglo-saxonne), par exemple en silicium, de préférence faiblement dopé, ce qui se traduit par une résistivité supérieure à 500 Ω.cm et avantageusement supérieure à 1 kΩ.cm ( ). On forme ensuite dans ce substrat 20 une couche poreuse, par exemple par porosification d’une couche de silicium, en particulier monocristallin. Une méthode de réalisation de cette couche poreuse comprend une implantation d’ions légers, en particulier d’ions d’hydrogène ou d’un gaz rare tel que par exemple de l’Hélium, ou du Néon, ou de l’Argon. La dose et l’énergie d’implantation peuvent être choisies en fonction de l’épaisseur que l’on souhaite conférer à la zone implantée 22 dans laquelle sera contenue la couche poreuse. On peut également choisir des conditions d’implantation de sorte à conserver une région 24 non-implantée en surface du support 20 ( ). La zone implantée 22 qui, dans ce cas est qualifiée d’«enterrée » peut avoir une épaisseur ei par exemple d’au moins 100 nm. Dans cet exemple de réalisation, en surface du support 20, une région 24 non implantée d’épaisseur par exemple de 5 nm à 200 nm d’épaisseur peut être préservée. La dose et l’énergie d’implantation peuvent être déterminées en utilisant un outil tel que SRIM (acronyme de « Stopping and Range of Ions in Matter ») ou TRIM (« Transport of ions in matter ») qui permet de modéliser l'interaction d'implantation ionique avec différents matériaux. Une calibration particulière de l’équipement d’implantation est réalisée en fonction du type de faisceau, de la densité de courant, du contrôle de température du substrat. Pour permettre de conserver la région 24 non-implantée en surface du substrat socle 20 et éviter un phénomène intempestif d’exfoliation ou de décollement de cette région 24, on prévoit des conditions de dose et de température d’implantation adéquates inférieures à des seuils déterminés par l’Homme du Métier. Pour permettre de compléter la formation de cavités ou de pores 26 dans la zone 22 implantée, l’implantation est typiquement suivie d’au moins un premier recuit thermique ( ), dit d’exo-diffusion. La température et la durée du premier recuit sont choisies notamment en fonction de la taille ou du diamètre que l’on souhaite conférer aux pores. Des cavités ou pores de diamètre compris entre 2 nm et 250 nm, typiquement entre 5 nm et 150 nm, de préférence entre 5 nm et 20 nm peuvent être formé(s). Par exemple, un recuit à une température comprise par exemple entre 250°C et 1000°C et selon une durée comprise entre 5 min et 2 h 00 peut être mis en œuvre. La méthode de formation de pores peut également comprendre une implantation enterrée d’ions légers suivie d’un recuit laser. Une méthode de formation de pores telle que décrite par exemple dans la demande déposée par la demanderesse auprès de l’INPI et dont le numéro de dépôt est : FR1915019 peut être en particulier utilisée. Cette demande FR1915019 est ici incorporée par référence. La longueur d'onde du laser peut être choisie de façon à ne pas être absorbée de manière significative par la couche d'oxyde 11 de silicium. Par exemple, on peut choisir une longueur d’onde dans le domaine ultra-violet, et plus particulièrement une longueur d’onde de 308 nm. Le laser peut être un laser pulsé, c’est-à-dire permettant de soumettre la structure à un rayonnement laser de façon intermittente par au moins une impulsion laser. L’impulsion ou chaque impulsion peut être d'une durée allant de la nanoseconde à la microseconde. Une méthode de formation de pores telle que décrite par exemple dans la Thèse de doctorat « caracterização da implantação de Ne em Si (100) », de Peripolli, 2007, en particulier les chapitres 3 à 6 peut également être utilisée. Pour permettre une évacuation ou de compléter l’évacuation d’espèces gazeuses implantées dans la couche dotée de pores, le premier recuit d’implantation peut être suivi d’au moins un deuxième recuit. Dans un cas où l’espèce implantée est de l’Hélium, une méthode telle que décrite par exemple dans le document « Helium implantation in silicon: the effects of implantation temperature », de Oliviero et al., Materials Science and Engineering B102 (2003) peut être utilisée pour former la couche poreuse et permettre ensuite une désorption de l’Hélium implanté. Une couche poreuse 101 avec une porosité au moins partiellement vide et/ou remplie de gaz, en particulier de gaz rare peut être ainsi obtenue ( ). Cette couche poreuse 101 est ainsi formée sur et en contact d’une couche de support 100 ainsi que sous et en contact d’une région 24 superficielle du substrat socle 20 non-poreuse. Une étape de remplissage de la porosité n’est ici pas nécessaire pour permettre à la couche poreuse de remplir des fonctions de barrière à un éventuel front de recristallisation et de couche de piégeage de charges. En évitant un tel remplissage, on évite également de devoir réaliser par la suite une planarisation du matériau de remplissage et on limite ainsi le coût du procédé. On peut ensuite former une couche de matériau semi-conducteur polycristallin dans une région supérieure du substrat socle 20. Pour cela, on peut transformer au moins une épaisseur ou portion supérieure 27 du substrat socle 20 en une région semi-conductrice riche en défauts cristallins et/ou en joints de grains. Une méthode pour réaliser une telle région comprend la mise en œuvre d’une implantation d’amorphisation, afin de rendre amorphe au moins une épaisseur de la région 24 superficielle du substrat socle non implantée et conservée non-poreuse. La dose et l’énergie d’implantation peuvent être déterminées en utilisant des outils tels que cités précédemment. Une implantation d’amorphisation peut être réalisée par exemple à l’aide d’ions lourds, formés à partir de Si ou de Ge, ou de F selon une dose par exemple de l’ordre de 10 15 at/cm². Selon une possibilité de mise en œuvre illustrée sur la , on peut prévoir l’énergie d’implantation de sorte à réaliser une amorphisation de la région 24 superficielle non-poreuse et d’au moins une partie supérieure 29 de la couche poreuse 101. On rend ainsi amorphe au moins une portion du squelette solide formé autour de la porosité. Ainsi, une amorphisation de silicium dans la partie supérieure 29 de la couche poreuse 101 peut être par exemple effectuée. En variante (non représentée), on peut prévoir de réaliser l’amorphisation de la couche poreuse 101 sur toute son épaisseur. L’épaisseur de matériau amorphe, en particulier de silicium rendu amorphe peut être comprise par exemple entre 5 nm et 500 nm, de préférence entre 5 nm et 50 nm. Il est également possible de compléter cette amorphisation par une étape de dépôt de matériau semi-conducteur amorphe, par exemple du silicium amorphe sur la portion supérieure 27 implantée. Dans ce cas, le dépôt est effectué de préférence de manière à former une couche amorphe de rugosité On effectue ensuite au moins un recuit de recristallisation, de durée et de température prévues de manière à transformer le matériau semi-conducteur rendu amorphe en matériau riche en défauts cristallins et/ou en joints de grains. Le recuit peut être avantageusement un recuit rapide prévu en termes de durée et de température pour permettre de transformer le matériau semi-conducteur rendu amorphe en matériau polycristallin. Par exemple, un recuit rapide, i.e. d’une durée inférieure à 10 secondes et avantageusement inférieure à 2 secondes à une température élevée de préférence supérieure à 800°C mais inférieure à 1400°C peut être effectué de façon à transformer du Si amorphe en Si polycristallin, la combinaison temps/température étant choisie de préférence de façon à obtenir une cristallisation rapide autour de germes multiples tout en évitant une uniformisation de l’orientation cristalline. Par exemple pour un recuit à 1050°C avec une rampe de montée de 100°C/seconde et une durée à 1050°C inférieure à 1 seconde. Selon une variante de réalisation, la formation d’un semiconducteur polycristallin peut également être mise en œuvre à l’aide d’un recuit de recristallisation par laser. Un laser de type dit « nanosecondes » peut être avantageusement être utilisé comme cela est décrit par exemple dans la demande déposée par la demanderesse auprès de l’INPI et dont le numéro de dépôt est FR1914563. Cette demande FR1914563 est ici incorporée par référence. On peut ainsi employer un laser à une longueur d’onde comprise entre 20 nm et 400 nm avec une durée d’impulsion typiquement inférieure à une microseconde et par exemple de l’ordre de une à plusieurs centaines de nanosecondes. Dans tous les cas, une recristallisation éventuelle en silicium monocristallin ne peut être obtenue du fait de la présence de la couche poreuse. On obtient ainsi ( ) une couche supérieure 102 en un matériau polycristallin, par exemple du polysilicium et qui pourra former une couche de piégeage de charges (« trap-rich »), la couche de piégeage de charges 102 étant disposée sur la couche poreuse 101, qui elle aussi pourra former une couche de piégeage de charges (« trap-rich »). Cette couche poreuse 101 est dotée d’un squelette qui, en fonction de la profondeur d’implantation d’amorphisation de peut être au moins en partie préservée monocristallin. Sur cette couche 102 de piégeage de charges, on prévoit ensuite typiquement de reporter un empilement comprenant une couche isolante et une couche semi-conductrice, pour former la couche un substrat de type semi-conducteur sur isolant. Une étape de polissage en vue d’un tel report n’est ici pas nécessaire. Un procédé de transfert de couches, en particulier de type smarcut™ sur le socle formé de l’empilement de couches de support 100, de la couche poreuse 101, et de la couche de piégeage de charges 102 peut être alors réalisé. Un tel transfert est typiquement effectué au moyen d’un autre support appelé « substrat donneur » dont un exemple de procédé de fabrication est donné sur les figures 4A-4C. Le substrat donneur 30 est au départ typiquement un substrat massif ( ) en silicium de résisitivé par exemple de l’ordre de 10 Ω.cm, sur lequel on forme la couche isolante 11 d’oxyde de silicium ( ). Une telle couche 11 est obtenue typiquement par oxydation thermique. La couche isolante 11 réalisée a une épaisseur qui peut être comprise par exemple entre 10 nm et 1000 nm. On forme ensuite une zone de fragilisation 32 dans l’épaisseur du substrat donneur 30 ( ), par exemple par implantation d’ions légers H+ et/ou He+ à une dose de préférence supérieure à 1016 at/cm² et, selon une énergie de préférence supérieure à 10 keV. Le transfert sur le socle peut être ensuite réalisé au moyen d’un collage par adhésion moléculaire. Une étape de report du substrat donneur 30 est illustrée sur la . On colle ainsi la couche isolante 11 avec la couche de matériau semi-conducteur polycristallin 102. On réalise ensuite une fracturation du substrat donneur 30 au niveau de sa zone de fragilisation 32, de manière à ne conserver qu’une fine couche semi-conductrice du substrat 30 donneur. Après séparation d’une partie du substrat donneur 30, on réalise un amincissement de la fine couche semi-conductrice de ce substrat 30 par oxydation d’une zone de matériau semi-conducteur et gravure de la zone oxydée suivie d’un recuit de lissage de la surface. Cette fine couche semi-conductrice forme alors la couche semi-conductrice superficielle 12 du substrat semi-conducteur sur isolant ( ). D’autres techniques de transfert ou report utilisant un collage direct et un amincissement mécanique, chimique et/ou mécano-chimique peuvent être également utilisées. Ces procédés consistent à assembler le substrat donneur par adhésion moléculaire avec le substrat support, puis à amincir le substrat donneur jusqu’à l’épaisseur souhaitée de la fine couche semi-conductrice destinée à former une couche active, par exemple par rectification (« grinding » selon la terminologie anglo-saxonne) et par polissage mécano-chimique (CMP pour « chemical mechanical polishing »). Une autre manière de réaliser la superposition de couches formant le socle du substrat prévoit la réalisation d’une couche poreuse en surface d’un substrat 50 semi-conducteur ( ) en matériau semi-conducteur, en particulier un substrat massif (« bulk » selon la terminologie anglo-saxonne), par exemple en silicium. La porosification peut être réalisée par voie chimique ou électrochimique, en réalisant notamment une immersion d’une région supérieure 52 du substrat socle 50 dans une solution, par exemple à base de HF lorsque l’on souhaite réaliser une couche de silicium poreux. La région 52 rendue poreuse ( ) peut avoir une épaisseur inférieure à 50 µm. La méthode de formation de la couche poreuse en surface d’un substrat 50 peut en variante comprendre une implantation d’ions légers suivie d’un recuit laser conduisant à la formation de pores en surface. Une telle porosification de surface et par implantation est décrite par exemple dans la demande déposée par la demanderesse auprès de l’INPI et dont le numéro de dépôt est FR1915021. Cette demande FR1915021 est ici incorporée par référence. Une ou plusieurs étapes de recuits peuvent être ensuite effectuées, notamment afin de stabiliser le matériau rendu poreux et d’évacuer, en particulier de l’hydrogène, des pores ou cavités. Pour cela, on peut effectuer un recuit sous atmosphère oxydante à une température par exemple de l’ordre de 300°C puis un deuxième recuit sous atmosphère neutre à une température de l’ordre de 420°C. On renforce alors le squelette de la structure poreuse avec de l’oxyde et on évacue ainsi de l’hydrogène suceptible d’être présent sur les parois des pores. On obtient ainsi une couche poreuse 101 formée d’une distribution de pores typiquement vides ( ). Dans le cas où l’on effectue la porosification par voie chimique ou électrochimique, la porosité obtenue peut être une porosité ouverte. La couche poreuse 101 ici obtenue est dotée d’un squelette qui, en peut être avantageusement préservé en totalité monocristallin, c’est-à-dire sur toute l’épaisseur de la couche 101. Ensuite, on peut former une région amorphe 54 en surface du substrat socle 50, autrement dit au niveau de sa face supérieure rendue poreuse ( ). Une première méthode de réalisation de cette région 54 comprend une implantation ionique amorphisante à l’aide de Si ou de Ge d’une portion supérieure de la région poreuse 52. Cette région 54 peut être également complétée par un dépôt d’une couche de matériau semi-conducteur amorphe, en particulier de Si amorphe. Une deuxième méthode de réalisation de cette région 54 comprend un dépôt d’une couche de matériau semi-conducteur amorphe, en particulier de Si amorphe, directement sur la couche poreuse 101. Pour l’une ou l’autre de ces méthodes, on vise de préférence une couche amorphe de faible rugosité et en particulier inférieure à 6 Angstroms rms dans une surface de 1*1 µm 2 . On effectue ensuite au moins un recuit de recristallisation de manière à transformer au moins une épaisseur de la couche de matériau semi-conducteur amorphe en une couche 102 de piégeage de charges, typiquement en polysilicium ( ). Le recuit est de préférence un recuit rapide effectué à une température inférieure à 1100°C, par exemple à 1050°C avec rampe de montée de 100°C/s et dont la durée à la température maximale de 1050°C est prévue inférieure à 1 seconde. Le recuit peut également être un recuit de recristallisation par laser de type nanosecondes, comme cela est décrit plus haut. À partir du socle ainsi réalisé, on peut ensuite compléter la formation d’un substrat de type semi-conducteur sur isolant, en effectuant par exemple un procédé tel que décrit précédemment en lien avec les figures 4A-4C et 5A-5B, durant lequel on effectue le report d’une couche isolante et d’une couche semi-conductrice superficielle sur le socle. Une variante de réalisation de substrat de type semi-conducteur sur isolant est donnée sur la . Pour cette variante, une couche 101’ de piégeage de charges poreuse, dont le squelette est au moins en partie en polysilicium poreux et comportant une porosité avec des pores vides ou remplis de gaz est prévue. La couche 101’ poreuse comporte une face supérieure en contact avec la couche isolante 11 du substrat et une face inférieure en contact avec une couche de support 100 semi-conductrice de résisistivité élevée. Un procédé tel que décrit précédemment peut également s’appliquer à la mise en œuvre d’un substrat de type POI (« Piezoelectric On Insulator », ou « piézoélectrique sur isolant ») amélioré. Un tel substrat, représenté sur la , est doté d’une couche superficielle 112 en matériau piézoélectrique monocristallin par exemple tel que du Tantalate de lithium ou du Niobate de lithium et peut être utilisé par exemple pour la fabrication de composant RF tel qu’un filtre à ondes acoustique, en particulier à ondes acoustiques de surface (SAW pour « Surface Acoustique Wave »). Outre les avantages précités sur les pertes ohmiques, l’empilement formé de la couche de piégeages 102 et de la couche poreuse 101 permet de réduire le bruit lié à la propagation d’ondes parasites. Selon une variante de réalisation, on utilise cette fois comme matériau de départ un substrat de type semi-conducteur sur isolant tel qu’illustré sur la . Le substrat est doté d’une couche semi-conductrice superficielle 12, par exemple en silicium, et repose sur une couche isolante 11, typiquement en oxyde de silicium 11. La couche isolante 11 est en contact avec la couche superficielle 12 et isole cette dernière d’une couche 90 de support, qui est semi-conductrice et typiquement en silicium. On forme ensuite une couche poreuse dans la couche de support 90. Une méthode de réalisation de cette couche poreuse comprend une implantation d’ions légers ( ), en particulier d’ions hydrogène ou d’un gaz rare tel que par exemple de l’Hélium, ou du Néon, ou de l’Argon. La dose et l’énergie d’implantation sont choisies en fonction de l’épaisseur que l’on souhaite conférer à la zone 92 implantée et de sorte à conserver une région 94 non-implantée dans la couche de support 90 entre cette zone 92 et la couche isolante 11. On effectue ainsi l’implantation dans une zone 92 dite « enterrée ». La dose et l’énergie d’implantation peuvent être déterminées à l’aide d’outils tels que donnés précédemment. De préférence l’implantation se fait selon un angle d’inclinaison de l’ordre de zéro degré par rapport à une normale à un plan principal du substrat. Cela favorise un non-endommagement de la région en surface. Une telle implantation conduit à la formation d’une couche enrichie en éléments implantés 96. Dans un cas où l’espèce implantée est de l’Hélium, une méthode telle que décrite par exemple dans le document « Helium implantation in silicon: the effects of implantation température », de Oliviero et al., Materials Science and Engineering B102 (2003) peut être utilisée pour former la couche poreuse et permettre ensuite une désorption de l’Hélium implanté. On réalise ensuite au moins un recuit thermique ( ) à une température et une durée choisies en fonction de la taille ou du diamètre que l’on souhaite conférer aux pores ou un recuit laser. Par exemple, un recuit à une température comprise entre 250°C et 1000°C et selon une durée comprise entre 5 min et 2 h 00 peut être mis en œuvre. On réalise ainsi une couche poreuse 101 avec une porosité au moins partiellement vide et/ou remplie de gaz, en particulier de gaz rare ( ). Puis, on forme une couche de piégeage de charges dans une région supérieure de la couche de support 90. Une méthode comprend la mise en œuvre d’une implantation d’amorphisation, afin de rendre amorphe la région 94 non implantée qui se trouve entre la couche isolante 11 et la couche poreuse 101. Cette implantation est, là encore, une implantation d’une région enterrée qui ne se trouve pas en surface du support implanté. L’implantation d’amorphisation peut être réalisée par exemple à l’aide de Si ou de Ge ou F. Un exemple de procédé d’obtention d’une région amorphe enterrée par implantation ionique est donné dans le document « Dopant-enhanced solid phase epitaxy in buried amorphous silicon layers » de Johnson et al. 2010, Physical review. B, Condensed matter 76(4) ou dans le document « Formation of amorphous layers by ion implantation » de S. Prussin et al., Journal of Applied Physics 57, 180 (1985) ou dans le document « Amorphization/recrystallization of buried amorphous silicon layer induced by oxygen ion implantation » de J. P. de Souza, Journal of Applied Physics 95, 877 (2004). L’implantation est réalisée typiquement à une température du substrat plus faible qu’une température permettant un recuit dynamique de défauts créés pendant l’implantation. Par exemple, pour rendre amorphe le silicium on réalise l’implantation à une température inférieure à 250°C et de préférence à une température T inférieure à 100°C. Une implantation à très faible température du substrat peut être mise en œuvre. Par exemple, l’implantation de la zone 22 enterrée peut être effectuée à l’aide de Lithium en mettant le substrat à une température qui peut correspondre à celle de l’azote liquide, en mettant en œuvre un procédé du type de celui décrit par exemple dans le document « Lithium implantation at low temperature in silicon for sharp buried amorphous layer formation and defect engineering », Journal of Applied Physics 113, 083515 (2013), E. Oliviero et al. Pour rendre amorphe le silicium on peut utiliser par exemple une espèce choisie parmi au moins une des suivantes : Si, C, O, Ne. De préférence l’implantation se fait avec un angle d’inclinaison d’angle de l’ordre de zéro degré par rapport à une normale à un plan principal du substrat, ce qui favorise une préservation de la couche semi-conductrice superficielle du substrat. Selon une possibilité de mise en œuvre illustrée sur la , on peut prévoir l’énergie d’implantation de sorte à réaliser une amorphisation d’une zone 97 comprenant la région 94 non-poreuse de la couche de support située sous la couche isolante 11 et d’au moins une partie supérieure 99 de la couche poreuse 101 située sous cette région 94. On rend ainsi amorphe au moins une portion du squelette solide formé autour des pores et en particulier de sa partie supérieure. On effectue ensuite au moins un recuit de recristallisation, de durée et de température prévus de manière à transformer le matériau semi-conducteur rendu amorphe en matériau riche en défauts cristallins et/ou en joints de grains. Le recuit peut être avantageusement un recuit rapide prévu en termes de durée et de température pour permettre de transformer le matériau semi-conducteur rendu amorphe en matériau polycristallin. Par exemple, un recuit rapide, i.e. d’une durée inférieure à 10 secondes et avantageusement inférieure à 2 secondes à une température élevée de préférence supérieure à 800°C mais inférieure à 1400°C peut être effectué de façon à transformer du Si amorphe en Si polycristallin. Un recuit laser de type nanosecondes peut être effectué. La source laser peut émettre avantageusement dans le domaine UV, le laser ayant par exemple une longueur d’onde de l’ordre de 308 nm et en émettant une ou plusieurs impulsions chacune de durée comprise entre 1 ns et 1 µs, par exemple de l’ordre de 200 ns. Ce recuit peut également être adapté à former des germes cristallins dans l’amorphe, suivi par un recuit par exemple de type RTA (pour « Rapid Thermal Anneal ») ou conventionnel afin de développer une structure de poly-Si. On obtient ainsi ( ) une couche 102 de matériau polycristallin, par exemple du polysilicium et qui pourra former une couche de piégeage de charges (« trap-rich »). Une réparation de la structure cristalline de la couche superficielle 12 peut être ensuite mise en œuvre. On réalise pour cela un recuit thermique à haute température typiquement supérieur à 900°C et de préférence inférieur à 1150°C pour une durée comprise par exemple entre 5 min et 4 h. Selon une autre possibilité de mise en œuvre illustrée sur les figures 10A-10B, on peut réaliser tout d’abord ( ) la couche poreuse 101 dans un substrat socle 20 massif (bulk). Puis, on effectue ( ) un transfert du type de celui décrit précédemment en liaison avec les figures 5A-5B, d’un substrat donneur 30 revêtu de la couche isolante 11 sur le socle. Ensuite, on forme la couche de semi-conducteur polycristallin 102. Selon une autre possibilité de mise en œuvre, la couche poreuse 101 et la couche de matériau polycristallin 102 peuvent être réalisées après l’obtention d’une structure telle qu’illustrée sur la obtenue à l’aide d’un transfert du type de celui décrit en liaison avec la , d’un substrat donneur 30 revêtu d’une couche isolante 11 sur un socle sous forme de substrat 20 massif (bulk). On réalise dans ce cas les implantations et recuit pour former les couches poreuse 101, de semi-conducteur polycristallin 102, avant la ou les étapes de finition conduisant à l’obtention de la couche semi-conductrice superficielle 12. Ainsi, on peut réaliser ces étapes avant une oxydation d’amincissement finale ou avant un recuit de lissage à fort budget thermique. On peut également prévoir, de réaliser les couches poreuse 101 et de semi-conducteur polycristallin 102 après le transfert décrit précédemment et en particulier après la fracturation du substrat donneur 30, mais avant une étape d’amincissement par exemple par oxydation conduisant à l’obtention de la couche semi-conductrice superficielle 12. Selon une variante de réalisation de l’un où l’autre des procédés décrits précédemment, on peut former une couche ou région de piégeage de charges localisée, c’est-à-dire qui s’étend en regard d’une région donnée seulement de la couche semi-conductrice superficielle 12 du substrat semi-conducteur, cette région donnée de la couche superficielle 12 étant typiquement celle sur laquelle on réalise un ou plusieurs composants RF. Ainsi, dans l’exemple de réalisation illustré sur la , où l’on part d’un substrat socle 20 de type substrat massif, on réalise une couche poreuse 101a et une couche 102a en polysilicium sur cette dernière pour former une couche de piégeage de charge localisées et qui ne s’étendent pas sur toute la largeur du support 20. L’empilement de couches poreuse 101a et de piégeage 102a sont ici juxtaposées à une zone 20A du substrat socle 20 conservée intacte, autrement dit ni porosifiée ni rendue polycristalline. Pour obtenir un tel agencement, on effectue typiquement un masquage d’une région du substrat socle 20 en regard de la zone 20A lors d’étapes d’implantation telles que décrites précédemment, et en particulier lors de la ou les étape(s) d’implantation au moyens d’ions légers pour réaliser la couche poreuse 101a puis lors de la ou les étape(s) d’amorphisation pour réaliser une zone amorphe sur cette couche poreuse et que l’on soumet ensuite à un traitement thermique afin de réaliser la couche 102a de matériau polycristallin. La structure ainsi obtenue et illustrée sur la peut ensuite faire l’objet d’un report comme dans l’exemple de réalisation décrit précédemment en liaison avec les figures 5A-5B afin de réaliser un substrat de type semi-conducteur sur isolant. Ainsi, on reporte sur la couche isolante 11 d’un substrat donneur 30 une face F1 du substrat socle 20 du côté de laquelle la couche de matériau semi-conducteur polycristallin 102a est localisée et qui peut être dévoilée au niveau de cette face F1. On réalise ensuite une fracturation du substrat donneur 30, de manière à ne conserver qu’une fine couche semi-conductrice 12 de ce dernier. Cette couche semi-conductrice 12 forme alors la couche superficielle d’un substrat semi-conducteur sur isolant muni d’une couche de piégeage de charges. Dans un autre exemple de réalisation illustré sur les figures 13A-13C, la couche poreuse localisée et la couche de matériau semi-conducteur polycristallin localisée sont cette fois réalisées dans un substrat de type semi-conducteur sur isolant et par exemple tel que le substrat 90 décrit précédemment en lien avec la . Pour obtenir une couche de piégeage localisée et qui ne s’étend en regard que d’une partie de la couche on forme typiquement un masque 191 sur une région du substrat afin de protéger cette région donnée lors de l’implantation d’une zone 92a située sous la couche isolante 11 et à distance de cette dernière ( ) pour réaliser la couche poreuse. Le masque 191 est choisi en fonction de la technologie utilisée et peut être fait selon l’étape d’intégration pour protéger également d’autres zones du substrat, des dispositifs ou empilements déjà présents. Ce masque 191 peut-être une résine de lithographie, ou un masque dur par exemple. Le masque dur peut être formé de SiN, ou SiO2, ou de carbone amorphe, ou d’un empilement d’un ou plusieurs de ces matériaux. Puis, lors de l’étape d’implantation d’amorphisante, on conserve un masque, de préférence le même masque 191 ( ) sur la même région donnée du substrat afin d’implanter une zone 97a située sous la couche isolante 11 du substrat et qui s’étend jusque dans la partie supérieure de la couche poreuse 101a. Après une étape optionnelle de retrait du masque 191 et une étape de recuit pour transformer au moins une partie de la zone implantée 97a en matériau polycristallin, on obtient ( ), sous la couche isolante 11 d’un substrat de type semi-conducteur sur isolant, une couche de matériau polycristallin localisée 102a agencée sur une couche poreuse localisée 101a. La couche de matériau semi-conduteur polycristallin 102a et la couche poreuse 101a sont ainsi disposées en regard d’une région donnée R1 de ladite couche superficielle 12, par exemple dédiée à un composant ou un circuit RF. Une autre région R2 de cette couche superficielle 12 juxtaposée à la région donnée R1 et qui peut être par exemple dédié à d’autres types de composants, n’est quant à elle pas située en regard de ladite couche de matériau semi-conduteur polycristallin 102a ou de ladite couche poreuse 101a. Structure dotée d’un substrat comprenant une couche superficielle (12, 112) sur laquelle ou au dessus de laquelle au moins un composant, en particulier un composant de circuit RF, est formé ou est destiné à être formé, ladite couche superficielle (12, 112) étant disposée sur, et en contact avec, une couche isolante (11), ladite couche isolante étant disposée sur, et en contact avec, un socle (10), ledit socle comprenant : - une couche (100) de support en matériau semi-conducteur donné, - une couche de piégeage de charges (102, 101’) comprenant une couche (102, 102a) en matériau semi-conduteur polycristallin située entre ladite couche isolante (11) et ladite couche (100) de support, ledit socle comprenant en outre, entre ladite couche (100) de support et ladite couche isolante (11) : - une couche poreuse (101, 101’) dotée d’une face inférieure en contact avec ladite couche de support (100), ladite couche poreuse (101, 101a, 101’) étant formée d’un squelette solide et d’une distribution de pores vides et/ou remplis d’un gaz. Structure selon la revendication 1, ladite couche de matériau semi-conduteur polycristallin (102, 102a) comprenant une face supérieure en contact avec ladite couche isolante (11), et une face inférieure opposée à ladite face supérieure, ladite face inférieure étant en contact avec ladite couche poreuse (101, 101a). Structure selon la revendication 2, au moins une portion supérieure dudit squelette solide de la couche poreuse (101, 101a) étant en contact avec ladite face inférieure et étant en matériau semi-conduteur polycristallin. Structure selon la revendication 2, dans laquelle le squelette solide de la couche poreuse (101, 101a) est en matériau semi-conducteur monocristallin, en particulier intégralement en matériau semi-conducteur monocristallin, la couche poreuse (101, 101a) et la couche en matériau semi-conduteur polycristallin étant superposées. Structure selon l’une des revendications 1 à 4, dans lequel ladite couche de matériau semi-conduteur polycristallin (102a) et ladite couche poreuse (101a) sont localisées en regard d’une région donnée (R1) de ladite couche superficielle (12), une autre région (R2) de ladite couche superficielle (12) juxtaposée à ladite région donnée (R1) n’étant pas située en regard de ladite couche de matériau semi-conduteur polycristallin (102a) ou de ladite couche poreuse (101a). Structure selon l’une des revendications 1 à 5, ladite couche superficielle (112) étant une couche de matériau piézoélectrique. Dispositif microélectronique comprenant une structure selon l’une des revendications 1 à 5, dans lequel ladite couche superficielle est une couche semi-conductrice (12), le dispositif comprenant : - au moins un transistor, ledit transistor ayant une région de canal agencée dans ladite couche semi-conductrice superficielle (12), et/ou, - un composant RF, en particulier de type inductance ou antenne. Procédé de fabrication d’une structure selon l’une des revendications 1 à 6, dans lequel la couche poreuse (101, 101’) est réalisée par porosification d’une couche en matériau semi-conducteur donné dudit socle, en particulier par électrochimie ou par une implantation d’hydrogène ou de gaz rare, l’implantation étant suivie d’un recuit thermique et/ou d’un traitement laser. Procédé selon la revendication 8, dans lequel ladite implantation est effectuée de sorte à former en surface dudit socle (20) une région de surface (24) poreuse. Procédé selon l’une des revendications 8 ou 9, dans lequel la réalisation de la couche (102, 102a) en matériau semi-conduteur polycristallin comprend un dépôt d’une couche de matériau semi-conducteur amorphe sur la couche poreuse. Procédé selon l’une des revendications 8 ou 9, dans lequel la réalisation de la couche (102, 102a) en matériau semi-conduteur polycristallin comprend une implantation d’amorphisation d’une région dudit socle (20) de sorte à former une région amorphe. Procédé selon la revendication 11 lorsque rattachée à la revendication 8, dans lequel ladite couche poreuse est formée par implantation d’ions de sorte à conserver sur la couche poreuse une région de surface (24) non poreuse, ladite implantation d’amorphisation étant réalisée de sorte à former la région amorphe dans au moins ladite région de surface (24) ou au moins ladite région de surface (24) et une partie supérieure (29) de ladite couche poreuse (101). Procédé selon l’une des revendications 10 à 12, dans lequel le procédé comprend en outre une étape de recristallisation, par un recuit laser et/ou par recuit thermique de température et de durée prévues de sorte à transformer ladite couche semi-conducteur amorphe ou ladite région amorphe en ladite couche (102) de matériau polycristallin. Procédé selon l’une des revendications 7 à 13, dans lequel ladite couche poreuse (101) et ladite couche de matériau polycristallin (102) sont réalisées dans un substrat massif formant ledit socle (20), le procédé comprenant une étape de report d’un substrat donneur (30) sur ledit substrat massif, ledit substrat donneur (30) comprenant une couche isolante (11) et une couche en matériau piézoélectique ou semi-conductrice dans laquelle ladite couche superficielle est apte à être formée.