Brevet FR3119044A1 — publié le 20220722

Procédé de fabrication de grilles d’échange auto-alignées et dispositif semi-conducteur associé Un aspect de l’invention concerne un dispositif semiconducteur comprenant une première couche d’oxyde, dite couche d’oxyde enterrée, une couche de silicium, une première et une deuxième sources de dopants, une pluralité de grilles principales alignées horizontalement selon un axe d’alignement entre la première et la deuxième sources de dopants, chaque grille principale comportant une couche d’un matériau conducteur, une couche d’oxyde, la couche d’oxyde étant située entre la couche de matériau conducteur et la couche de silicium, une pluralité de grille d’échange, chaque grille d’échange étant située entre deux grilles principales de la pluralité de grilles principales, chaque grille d’échange comportant une couche d’un matériau conducteur, une couche d’oxyde), la couche d’oxyde étant située entre la couche de silicium et la couche d’un matériau conducteur d’une part et entre la grille d’échange considérée et les deux grilles principales situées de part et d’autre de la grille d’échange considéré, le dispositif comprenant en outre une pluralité de contacts électriques, chaque contact électrique de la pluralité de contacts électriques étant connecté à une grille d’échange et chaque contact électrique de la pluralité de contacts électriques étant situé au-dessus de la grille d’échange à laquelle il est connecté. Procédé de fabrication de grilles d’échange auto-alignées et dispositif semi-conducteur associé DOMAINE TECHNIQUE DE L’INVENTION Le domaine technique de l’invention est celui de la fabrication de dispositif semi-conducteurs. La présente invention concerne la fabrication de grilles d’échange et en particulier un procédé de fabrication de grilles d’échange auto-alignées pour des applications à l’informatique quantique. ARRIERE-PLAN TECHNOLOGIQUE DE L’INVENTION Dans le domaine de l’informatique quantique, il est courant de confiner dans une boite quantique un ou plusieurs électrons afin de manipuler leurs états. Il est également courant d’utiliser une pluralité de boites quantiques afin de réaliser des opérations plus complexes. De manière générale, le potentiel au niveau de chaque boite quantique est modulé au moyen d’une première grille, dite grille principale dans la suite du texte, tandis que le couplage entre les deux boites quantiques (autrement dit, la hauteur de potentiel séparant deux boites quantiques) est modulé par une deuxième grille, dite grille d’échange dans la suite du texte. Le potentiel électrostatique ainsi obtenu est illustré à la dans le cas d’une première boite quantique et d’une deuxième boite quantique séparées l’une de l’autre par une barrière de potentiel, la hauteur de la barrière de potentiel (et donc le couplage entre les deux boites quantiques) étant modulée à l’aide de la grille d’échange. Ainsi, les dispositifs utilisés se présentent généralement sous la forme du dispositif décrit dans le document WO2017213658, visible à la (vue de côté) et à la (vue de dessus). Sur ces figures, les références 110 correspondent aux grilles principales tandis que les références 112 correspondent aux grilles d’échange. En outre, les grilles principales sont contactées à l’aide d’une première série d’électrodes référencées 120 tandis que les grilles d’échange sont contactées à l’aide d’une deuxième série d’électrodes référencées 122. Cependant, le procédé de fabrication d’un tel dispositif proposé dans ce document présente deux inconvénients. Premièrement, l’absence de court-circuit entre les grilles principales et les grilles d’échange repose uniquement sur la qualité de l’alignement des contacts et des grilles. Il y a donc un fort risque de court-circuit en cas de mauvais alignement. Aussi, afin de réduire ce risque, comme cela est illustré à la , la première série et la deuxième série d’électrodes sont déportées par rapport à l’axe d’alignement des grilles principales et d’échange afin de limiter les risques de court-circuit entre les grilles d’échange et les grilles principales. La surface occupée par un dispositif ainsi obtenu est donc relativement importante ce qui réduit d’autant la densité de dispositifs qu’il est possible d’atteindre. Plus généralement, l’examen de l’état de la technique montre que les solutions proposées font appel à des procédés de fabrication complexes comprenant un grand nombre d’étapes de polissage mécano-chimique (par ex. WO2017213658) et présentent de forts risques de courts-circuits entre les grilles principales et les grilles d’échanges nécessitant d’adopter une reprise de contact déportée pour les grilles principales et les grilles d’échange. Il existe donc un besoin de fournir un procédé qui permet de réduire le risque de court-circuit entre les grilles principales et les grilles d’échange. Il existe également un besoin de fournir un procédé qui permet de réduire la surface occupée par un dispositif susceptible d’être utilisé pour la formation de boites quantiques couplées. BREVE DESCRIPTION DES FIGURES Les figures sont présentées à titre indicatif et nullement limitatif de l’invention. La montre le principe de fonctionnement de deux boites quantiques séparées par une barrière de potentiel. La et la illustrent un dispositif obtenu par un procédé selon l’état de la technique. La montre un logigramme d’un procédé selon l’invention. La montre la structure de départ du procédé selon l’invention. La montre la structure obtenue à l’issue de l’étape de dépôt conforme d’une couche de liner. La montre la structure obtenue à l’issue de l’étape de dépôt conforme d’une couche de matériau espaceur. La montre la structure obtenue à l’issue de l’étape de gravure sèche de la couche de matériau espaceur. La montre la structure obtenue à l’issue de l’étape de dépôt d’une couche de matériau réservoir de dopants. La montre la structure obtenue à l’issue de l’étape de gravure de la couche de masque dur. La montre la structure obtenue à l’issue de l’étape de siliciuration. La montre la structure obtenue à l’issue de l’étape de dépôt d’une couche d’arrêt. La montre la structure obtenue à l’issue de l’étape de dépôt d’une couche d’encapsulation. La montre une ouverture réalisée de sorte à pouvoir contacter électriquement les réservoirs de dopants. La montre la position des contacts connectant les grilles principales et des contacts connectant les réservoirs de dopants dans un premier mode de réalisation. La montre la position des contacts connectant les grilles principales et des contacts connectant les réservoirs de dopants dans un deuxième mode de réalisation. La montre la structure obtenue à l’issue de la deuxième étape de lithographie au niveau des empilements de grille. La montre la structure obtenue à l’issue de la deuxième étape de lithographie au niveau des contact des réservoirs de dopants. La montre la structure obtenue à l’issue de l’étape de gravure sélective de la couche d’un matériau espaceur. La montre la structure obtenue à l’issue de l’étape de dépôt des contact réalisés lors de la première et de la deuxième étape de lithographie au niveau des empilements de grille. La montre la structure obtenue à l’issue de l’étape de dépôt des contact réalisés lors de la première et de la deuxième étape de lithographie au niveau des contact des réservoirs de dopants. La montre une vue de côté du dispositif susceptible d’être obtenu à l’aide d’un procédé selon l’invention. Les et montre une vue de dessus du dispositif susceptible d’être obtenu à l’aide d’un procédé selon l’invention. Procédé (100) de fabrication de grilles d’échange (GE) à partir d’une structure de départ comprenant un substrat et, disposés sur le substrat, une pluralité d’empilements de grille, chaque empilement de grille comprenant, une couche d’un matériau conducteur (MC) ainsi qu’une couche d’un masque dur (MD), le procédé (100) comprenant : une étape (E1) de dépôt conforme d’une couche de liner (LI) sur la structure de départ ; une étape (E2) de dépôt conforme d’une couche d’un matériau espaceur (ME) sur la couche de liner (LI), l’épaisseur de la couche d’un matériau espaceur (ME) étant choisie de sorte à combler l’espace entre les empilements de grille ; une étape (E3) de gravure anisotrope de la couche de matériau espaceur (ME), l’arrêt de la gravure se faisant sur la couche de liner (LI) ; une étape (E4) de gravure anisotrope de la couche de liner (LI), ; une étape (E8) de dépôt d’une couche d’arrêt (CA) sur l’ensemble de la structure intermédiaire obtenue à l’issue des étapes précédentes ; une étape (E9) de dépôt d’une couche d’encapsulation (CE) sur la couche d’arrêt (CA) ; une première étape (E11) de photolithographie de sorte à réaliser des ouvertures (OSD, OSC) débouchant au niveau des réservoirs de dopants et des empilements de grille, les ouvertures (OSD, OSC) étant destinées à recevoir des contacts électriques ; une étape (E12) de dépôt d’une couche de protection (CP) de sorte à protéger les zones exposées lors de la première étape (E11) de lithographie ; une deuxième étape (E13) de photolithographie réalisant des ouvertures exposant la couche d’un matériau espaceur (ME) située entre les empilements de grille ; une étape (E14) de gravure sélective de la couche du matériau espaceur (ME). Procédé (100) selon la revendication précédente, dans lequel la couche de matériau conducteur (MC) est en semi-conducteur dégénéré, le procédé (100) comprenant en outre, après l’étape (E4) de gravure anisotrope de la couche de liner (LI), une étape (E6) de gravure de la couche de masque dur (MD) et une étape (E7) de siliciuration de la couche du matériau conducteur (MC). Procédé (100) selon l’une des revendications précédentes dans lequel l’épaisseur de la couche d’un masque dur (MD) est égale au double de l’épaisseur de la couche d’un matériau conducteur (MC). Procédé (100) selon l’une des revendications dans lequel la première étape (E11) de lithographie comprend : une sous-étape de gravure de la couche d’encapsulation CE jusqu’à la couche d’arrêt (CA) ; et une sous-étape de gravure de la couche d’arrêt (CA). Procédé (100) selon l’une des revendications précédentes dans lequel la deuxième étape (E13) de photolithographie comprend : une sous-étape de gravure de la couche de protection (CP) et de la couche d’encapsulation (CE) jusqu’à la couche d’arrêt (CA) ; et une sous-étape de gravure de la couche d’arrêt (CA). Procédé (100) selon l’une des revendications précédentes comprenant, après l’étape (E9) de dépôt d’une couche d’encapsulation, une étape de polissage mécano-chimique. Procédé (100) selon l’une des revendications précédentes dans lequel les empilements de grilles sont alignés selon un axe de référence et dans lequel les ouvertures (OSC) débouchant au niveau des empilements réalisées lors de la première étape (E11) de photolithographie sont déportées relativement à l’axe de référence. Procédé selon l’une des revendications précédentes dans lequel le matériau espaceur (ME) est du nitrure de bore ou de l’oxyde d’aluminium. Procédé selon l’une des revendications précédentes dans lequel, lors de l’étape (E14) de gravure sélective de la couche du matériau espaceur (ME), le matériau espaceur (ME) est gravé au moins cinq fois plus rapidement que les autres matériaux en présence. Dispositif semiconducteur (DI) obtenu à l’aide d’un procédé (100) selon l’une des revendications précédentes.