Brevet FR3121782A1 — publié le 20221014

L’invention concerne un dispositif électronique pourvu de deux transistors à haute mobilité électronique empilés l’un sur l’autre et ayant en commun leurs électrodes de source, de drain, et de grille. Notamment, chacune de ces électrodes s’étend perpendiculairement aux deux transistors. Notamment, les électrodes de source et de drain contactent électriquement les canaux de conduction de chacun des transistors de sorte que lesdits canaux sont électriquement connectés en parallèle. Figure 2a DISPOSITIF ELECTRONIQUE COMPRENANT DEUX TRANSISTORS A HAUTE MOBILITE ELECTRONIQUE DOMAINE DE L’INVENTION L’invention se rapporte au domaine de l’électronique, et notamment de l’électronique de puissance. Plus particulièrement, la présente invention concerne un dispositif électronique pourvu de deux transistors à haute mobilité électronique. Le dispositif selon la présente invention est notamment agencé pour permettre un meilleure intégration des deux transistors à haute mobilité électronique. L’agencement prévu dans la présente invention permet à cet égard l’obtention d’un dispositif compact et permettant d’augmenter la densité de courant susceptible de traverser ledit le dispositif au regard d’un unique transistor à haute mobilité électronique. ARRIERE PLAN TECHNOLOGIQUE DE L’INVENTION Les transistors à haute mobilité électronique (« HEMT » ou « High Electron Mobility Transistor » selon la terminologie Anglo-Saxonne), bien connus de l’homme du métier, sont aujourd’hui largement mis en œuvre dans le domaine des hyperfréquences et celui des commutateurs pour les convertisseurs en électronique de puissance. A cet égard, ces transistors HEMT sont généralement élaborés à partir de couches de matériaux semi-conducteur III-V et plus particulièrement des matériaux semi-conducteur III-N. Notamment, la représente un transistor HEMT 10 connu de l’état de la technique. Ce transistor HEMT 10 est pourvu d’un empilement 13 qui comprend, d’une face avant 11 vers une face arrière 12, une couche d’isolant 14, une couche barrière 15 et une couche canal 16 apte à former une couche de conduction 16a sous forme d’une couche de gaz électronique à deux dimensions. En particulier, la couche de conduction 16a s’étend dans la couche canal 16 à partir d’une interface 15a, formée entre la couche barrière 15 et ladite couche canal 16. Les matériaux semi-conducteur III-V choisis pour former la couche barrière 15 et/ou la couche canal 16 peuvent comprendre du nitrure de gallium (GaN), du nitrure d’aluminium (AlN), des alliages ternaires Al x Ga 1-x N x , de l’arséniure de gallium (GaAs), des alliages de ternaires d’AlGaAs ou d’InGaAs. Par exemple, la couche barrière 15 et la couche canal 16 peuvent comprendre, respectivement, un composé d’AlGaN et du GaN. La couche d’isolant 14 peut comprendre un matériau diélectrique et notamment du dioxyde de silicium (SiO 2 ) ou nitrure de silicium (Si 3 N 4 ). Le transistor HEMT 10 comprend également une électrode de source 17 et une électrode de drain 18 en contact électrique avec la couche de conduction 16a. Plus particulièrement, l’électrode de source 17 et l’électrode de drain 18 débouchent par la face avant 11, et traversent la couche d’isolant 14 et la couche barrière 15 afin d’atteindre l’interface 15a et contacter électriquement la couche de conduction 16a. L’électrode de source 17 et de l’électrode de drain 18 peuvent traverser partiellement ou intégralement la couche de conduction 16a. L’électrode de source 17 et l’électrode de 18 peuvent comprendre une espèce métallique, par exemple de l’aluminium, remplissant des tranchées formées dans l’empilement 13. Le transistor HEMT 10 comprend également une électrode de grille 19 destinée à se voir imposer une tension Vg permettant de contrôler l’état de la couche de conduction 16a. Notamment, dès lors que la différence de potentiel électrique entre l’électrode de grille 19 et l’électrode de source 17, notée Vg-Vs, est supérieure à une tension de seuil Vth caractéristique du transistor HEMT 10, ledit transistor est dans l’état passant. A contrario, dès lors que Vg-Vs est inférieure à Vth, le transistor HEMT 10 est dans l’état non-passant, et se comporte donc comme un interrupteur ouvert. Aussi, dépendamment de la valeur de la tension de seuil Vth, et plus particulièrement de son signe, un transistor HEMT peut être en mode déplétion (« normally on » selon la terminologie Anglo-Saxonne) si sa tension de seuil Vth est négative, ou en mode enrichissement (« normally off » selon la terminologie Anglo-Saxonne) si sa tension de seuil Vth est positive. Un tel transistor à haute mobilité électronique présente toutefois une résistivité Ron (Ron étant la résistance drain/source à l’état passant) à l’état passant qui limite l’intensité du courant susceptible de circuler dans la couche de conduction. A cet égard, les principaux paramètres influençant la résistivité Ron sont : - la résistance surfacique de la couche canal ; - la résistance des contacts entre la couche de conduction et les électrodes de source et de drain ; - les résistivités électriques des métaux de routage des puces ; - les résistances électriques induites dans l’assemblage final dans lequel est intégré le transistor à haute mobilité électronique. Afin de pallier ce problème, il est possible de réduire de manière significative la résistivité Ron d’un transistor à haute mobilité électronique en augmentant la surface de ce dernier. Il est néanmoins des situations pour lesquelles l’espace disponible pour l’intégration d’un transistor à haute mobilité électronique est contraint de sorte que telle solution ne puisse être envisagée. De manière alternative, il peut être considéré d’optimiser les paramètres influençant la résistivité Ron. Une telle solution reste cependant complexe à mettre en œuvre, car elle nécessite, d’une part, un redimensionnement complet du transistor à haute mobilité électronique, et d’autre part une revue du procédé permettant de fabriquer ledit transistor. Un but de la présente invention est donc de proposer un dispositif dont l’agencement permet une densité d’intégration de transistors à haute mobilité électronique plus importante sans toutefois augmenter de manière significative l’espace occupé par ledit dispositif. BREVE DESCRIPTION DE L’INVENTION Le but de l’invention est atteint par un dispositif électronique comprenant deux transistors à haute mobilité électronique dits, respectivement, premier et deuxième transistors, le premier et le deuxième transistors étant chacun pourvus d’un empilement dits, respectivement, premier et deuxième empilements, le premier et le deuxième empilements s’étendent, d’une interface vers, respectivement, une face avant et une face arrière du dispositif électronique, et comprennent chacun, à partir de l’interface, une couche barrière et une couche canal apte à former une couche de conduction sous forme d’un gaz d’électrons à deux dimensions, les deux transistors ayant en commun une électrode de source et une électrode de drain agencées de sorte que des chemins de conduction électrique susceptibles d’être formés par les deux couches de conduction soient connectés en parallèles, les deux transistors ont également en commun une électrode de grille permettant d’imposer un état passant ou un état non passant à l’une et l’autre des deux couches de conduction. Ainsi, selon la présente invention il est possible d’augmenter la densité de transistors à haute mobilité électronique sans pour autant augmenter la surface que le dispositif électronique occupe. Par ailleurs, la mise en parallèle des couches conduction des deux transistors permet d’augmenter le courant susceptible de circuler dans le dispositif électronique et ainsi ouvrir la voie à des applications plus haute puissance. En outre, le dispositif électronique selon la présente invention ne nécessite pas de redimensionnement des tr ansitors à haute mobilité électronique qu’il comprend. Par surcroit, la connexion en parallèle des chemins de conduction permet de limiter la résistivité Ron du dispositif électronique. Selon un mode de mise en œuvre, l’interface comprend une couche isolante s’intercalant entre les couches barrière des deux empilements, avantageusement, la couche isolante comprend du dioxyde de silicium. La mise en œuvre de la couche isolante est particulièrement avantageuse, dans la mesure où elle permet d’isoler efficacement les deux couches barrière. La considération de cette couche isolante simplifie également l’assemblage des deux transistors à haute mobilité électronique. En effet, cette dernière permet de considérer un assemblage par collage moléculaire des deux transistors. Selon un mode de mise en œuvre, l’électrode de source et l’électrode de drain traversent la couche isolante, et s’étendent chacune de part et d’autre de ladite couche isolante pour, chacune, contacter électriquement les deux couches de conduction. Selon un mode de mise en œuvre, ledit dispositif électronique comprend un plot, dit plot source, disposé sur la face avant et permettant de contacter électriquement l’électrode de source. Selon un mode de mise en œuvre, ledit dispositif électronique comprend un support contact sur lequel repose les deux transistors à haute mobilité électronique par la couche barrière sur deuxième transistor. Selon un mode de mise en œuvre, ledit dispositif électronique comprend un plot, dit plot grille, disposé sur la face avant et permettant de contacter électriquement l’électrode de grille. Selon un mode de mise en œuvre, le premier empilement repose par sa couche canal sur un support contact, ledit support contact formant un plot de contact conducteur électriquement connecté à l’électrode de drain, le support contact comprenant avantageusement du silicium dopé. Selon un mode de mise en œuvre, le premier et le deuxième empilement sont essentiellement identiques. Selon un mode de mise en œuvre, le premier et le deuxième transistor présente une tension de seuil identique. Selon un mode de mise en œuvre, le premier et le deuxième transistor présentent chacun, respectivemen, une première tension de seuil et une deuxième tension de seuil différentes l’une de l’autre. Selon un mode de mise en œuvre, le premier et le deuxième transistor sont des transistors à haute mobilité électronique en mode enrichissement. Selon un mode de mise en œuvre, le premier et le deuxième transistor sont des transistors à haute mobilité électronique en mode déplétion. Selon un mode de mise en œuvre, l’électrode de source est cascodée avec un transistor à effet de champ à grille métal-oxyde. Selon un mode de mise en œuvre, lequel les deux couches canal comprennent du GaN et les couches barrière comprennent un alliage ternaire d’AlGaN. D’autres caractéristiques et avantages de l’invention ressortiront de la description détaillée qui va suivre en référence aux figures annexées sur lesquelles : La est une représentation schématique d’un transistor HEMT connu de l’état de la technique, notamment, le transistor HEMT est représenté selon un plan de coupe perpendiculaire à la face avant ; La est une représentation schématique d’un dispositif électronique, selon un plan de coupe, conforme à la présente invention ; La est une représentation illustrant le positionnement déporté du plot grille permettant de connecter électriquement l’électrique de grille du dispositif électronique de la ; La est une représentation illustrant le positionnement déporté du plot grille permettant de connecter électriquement l’électrique de grille du dispositif électronique de la selon une vue par la face avant dudit dispositif ; La est une représentation schématique d’un dispositif électronique, selon un plan de coupe, conforme à la présente invention, et dans lequel le premier transistor et le deuxième transistor sont des transistor normalement passants, et sont cascodés ; La est une représentation schématique d’une étape de formation d’un premier transistor selon les termes de la présente invention ; La est une représentation schématique d’une étape de formation d’un deuxième transistor selon les termes de la présente invention ; La est une représentation schématique d’une étape d’assemblage selon les termes de la présente invention ; La est une représentation schématique d’une étape de formation de plots destinés à contacter électriquement les électrodes de source et de grille. Dispositif électronique (100) comprenant deux transistors à haute mobilité électronique dits, respectivement, premier (101) et deuxième (102) transistors, le premier (101) et le deuxième (102) transistors étant chacun pourvus d’un empilement dits, respectivement, premier (201) et deuxième (202) empilements et entre lesquels est intercalée une couche isolante (200), le premier (201) et le deuxième (202) empilements s’étendent, de la couche isolante (200) vers, respectivement, une face avant (100a) et une face arrière (100b) du dispositif électronique, et comprennent chacun, à partir de la couche isolante (200), une couche barrière (202a, 202b) et une couche canal (201a, 201b) apte à former une couche de conduction (201c, 202c) sous forme d’un gaz d’électrons à deux dimensions, les deux transistors ayant en commun une électrode de source (203) et une électrode de drain (204) agencées de sorte que des chemins de conduction électrique susceptibles d’être formés par les deux couches de conduction (201c, 202c) soient connectés en parallèle, les deux transistors (101, 102) ont également en commun une électrode de grille (205) permettant d’imposer un état passant ou un état non passant à l’une et l’autre des deux couches de conduction. Dispositif selon la revendication 1, dans lequel la couche isolante (200) comprend un matériau diélectrique, avantageusement, du dioxyde de silicium. Dispositif selon la revendication 1 ou 2, dans lequel l’électrode de source (203) et l’électrode de drain (204) traversent la couche isolante, et s’étendent chacune de part et d’autre de ladite couche isolante (200) pour, chacune, contacter électriquement les deux couches de conduction (201c, 202c). Dispositif selon l’une des revendications 1 à 3, dans lequel ledit dispositif électronique comprend un plot, dit plot source, disposé sur la face avant et permettant de contacter électriquement l’électrode de source (203). Dispositif selon l’une des revendications 1 à 4, dans lequel ledit dispositif électronique comprend un support contact sur lequel repose les deux transistors à haute mobilité électronique par la couche barrière (202a, 202b) sur deuxième transistor. Dispositif selon l’une des revendications 1 à 5, dans lequel ledit dispositif électronique comprend un plot, dit plot grille, disposé sur la face avant et permettant de contacter électriquement l’électrode de grille (205). Dispositif selon l’une des revendications 1 à 6, dans lequel le premier et le deuxième empilement sont essentiellement identiques. Dispositif selon l’une des revendications 1 à 7, dans lequel le premier et le deuxième transistor présentent une tension de seuil identique. Dispositif selon l’une des revendications 1 à 7, dans lequel le premier et le deuxième transistor présentent chacun, respectivement, une première tension de seuil et une deuxième tension de seuil différentes l’une de l’autre. Dispositif selon l’une des revendications 1 à 9, dans lequel le premier et le deuxième transistor sont des transistors à haute mobilité électronique en mode enrichissement. Dispositif selon l’une des revendications 1 à 9, dans lequel le premier et le deuxième transistor sont des transistors à haute mobilité électronique en mode déplétion. Dispositif selon la revendication 11, dans lequel l’électrode de source (203) est cascodée avec un transistor à effet de champ à grille métal-oxyde. Dispositif selon l’une des revendications 1 à 12, dans lequel les deux couches canal comprennent du GaN et les couches barrière comprennent un alliage ternaire d’AlGaN.