Brevet FR3122524A1 — publié le 20221104

Procédé de fabrication de puces semiconductrices La présente description concerne un procédé de fabrication d'une puce semiconductrice, comportant les étapes suivantes : a) prévoir un substrat (101) en silicium monocristallin dopé ; b) former par épitaxie, sur et en contact avec la face supérieure du substrat (101), une couche (103) en silicium monocristallin dopé ; c) avant ou après l'étape b), et avant toute autre étape de traitement thermique à une température comprise entre 600°C et 900°C, appliquer au substrat un traitement thermique de dénudage, à une température supérieure ou égale à 1000°C pendant plusieurs heures. Figure pour l'abrégé : Fig. 2 Procédé de fabrication de puces semiconductrices La présente description concerne de façon générale le domaine des procédés de fabrication de puces semiconductrices. On s'intéresse ici plus particulièrement à la fabrication de puces semiconductrices en technologie BCD (BIPOLAR-CMOS-DMOS), c'est-à-dire des puces comportant à la fois des transistors bipolaires, des transistors CMOS (de l'anglais "Complementary Metal Oxide Semiconductor" – métal oxyde semiconducteur complémentaire) et des transistors DMOS (de l'anglais "Double Diffused Metal Oxide Semiconductor" – métal oxyde semiconducteur à double diffusion). Les procédés connus de fabrication de puces semiconductrices en technologie BCD présentent divers inconvénients qu'il serait souhaitable de pallier en tout ou partie. Un objet d'un mode de réalisation pallie tout ou partie des inconvénients des procédés connus de fabrication de puces semiconductrices en technologie BCD. Un mode de réalisation prévoit un procédé de fabrication d'une puce semiconductrice, comportant les étapes suivantes : a) prévoir un substrat en silicium monocristallin dopé ; b) former par épitaxie, sur et en contact avec la face supérieure du substrat, une couche en silicium monocristallin dopé ; c) avant ou après l'étape b), et avant toute autre étape de traitement thermique à une température comprise entre 600°C et 900°C, appliquer au substrat un traitement thermique de dénudage, à une température supérieure ou égale à 1000°C pendant plusieurs heures. Selon un mode de réalisation, le substrat est dopé de type P et la couche de silicium monocristallin est dopée de type P. Selon un mode de réalisation, le substrat a un premier niveau de dopage, et la couche de silicium monocristallin a un deuxième niveau de dopage inférieur au premier niveau. Selon un mode de réalisation, le substrat présente un niveau de dopage supérieur à 5*10 17 atomes/cm 3 , par exemple supérieur à 10 18 atomes/cm 3 . Selon un mode de réalisation, le substrat est dopé au bore. Selon un mode de réalisation, la couche épitaxiée présente un niveau de dopage inférieur à 10 16 atomes/cm 3 , par exemple de l'ordre de 10 15 atomes/cm 3 . Selon un mode de réalisation, à l'étape c), le substrat est maintenu à une température supérieure ou égale à 1100°C pendant au moins quatre heures. Selon un mode de réalisation, le procédé comprend, après les étapes b) et c), une étape de formation de tranchées verticales d'isolation traversant la couche épitaxiée et débouchant dans le substrat. Selon un mode de réalisation, le procédé comprend une étape de formation d'une couche isolante sur les parois latérales et au fond des tranchées, et une étape de remplissage des tranchées par un matériau électriquement conducteur, par exemple du silicium polycristallin. Un autre mode de réalisation prévoit un procédé de fabrication d'un substrat semiconducteur, comportant les étapes suivantes : a) prévoir un premier substrat en silicium monocristallin dopé ; b) former par épitaxie, sur et en contact avec la face supérieure du premier substrat, une couche en silicium monocristallin dopé ; c) avant ou après l'étape b), et avant toute autre étape de traitement thermique à une température comprise entre 600°C et 900°C, appliquer au premier substrat un traitement thermique de dénudage, à une température supérieure ou égale à 1000°C pendant plusieurs heures. Un autre mode de réalisation prévoit un dispositif comportant un substrat en silicium monocristallin dopé et, sur et en contact avec la face supérieure du substrat, une couche épitaxiée en silicium monocristallin dopé, dans lequel le substrat comprend une couche supérieure dénudée présentant une concentration en oxygène interstitiel inférieure à la concentration en oxygène interstitiel d'une partie inférieure du substrat, ladite couche dénudée s'étendant depuis la face supérieure du substrat et présentant une épaisseur supérieure ou égale à 15 µm. Selon un mode de réalisation, le substrat est dopé de type P et la couche de silicium monocristallin est dopée de type P. Selon un mode de réalisation, le substrat a un premier niveau de dopage, et la couche de silicium monocristallin a un deuxième niveau de dopage inférieur au premier niveau. Selon un mode de réalisation, la couche dénudée présente une densité de BMD inférieure à la densité de BMD de la partie inférieure du substrat. Selon un mode de réalisation, le dispositif comporte une tranchée d'isolation latérale, ladite tranchée s'étendant verticalement à travers la couche épitaxiée et débouchant dans la couche dénudée du substrat. Selon un mode de réalisation, une distance supérieure ou égale à 10 µm sépare le fond de la tranchée d'isolation latérale de la face inférieure de la couche dénudée. Selon un mode de réalisation, le dispositif comporte des transistors formés dans et sur la couche épitaxiée. Selon un mode de réalisation, les transistors comportent des transistors bipolaires, des transistors CMOS, et des transistors DMOS. Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : la est une vue en coupe représentant de façon schématique une portion d'un exemple d'une puce semiconductrice ; la est une vue en coupe représentant de façon schématique une portion d'un exemple d'une puce semiconductrice selon un mode de réalisation ; la est un diagramme illustrant l'évolution, en fonction de la profondeur, de la concentration en oxygène interstitiel dans le substrat d'une puce semiconductrice selon un mode de réalisation ; la est un diagramme illustrant l'évolution, en fonction de la profondeur, de la densité de micro défauts dans le substrat d'une puce semiconductrice selon un mode de réalisation ; la est un diagramme représentant, sous forme de blocs, un exemple d'un procédé de fabrication d'une puce semiconductrice selon un mode de réalisation ; et la est un diagramme représentant, sous forme de blocs, un autre exemple d'un procédé de fabrication d'une puce semiconductrice selon un mode de réalisation. Procédé de fabrication d'une puce semiconductrice, comportant les étapes suivantes : a) prévoir un substrat (101) en silicium monocristallin dopé ; b) former par épitaxie, sur et en contact avec la face supérieure du substrat (101), une couche (103) en silicium monocristallin dopé ; c) avant ou après l'étape b), et avant toute autre étape de traitement thermique à une température comprise entre 600°C et 900°C, appliquer au substrat un traitement thermique de dénudage, à une température supérieure ou égale à 1000°C pendant plusieurs heures. Procédé selon la revendication 1, dans lequel le substrat (101) est dopé de type P et la couche de silicium monocristallin (103) est dopée de type P. Procédé selon la revendication 2, dans lequel le substrat (101) a un premier niveau de dopage, et la couche de silicium monocristallin (103) a un deuxième niveau de dopage inférieur au premier niveau. Procédé selon l'une quelconque des revendications 1 à 3, dans lequel le substrat (101) présente un niveau de dopage supérieur à 5*10 17 atomes/cm 3 , par exemple supérieur à 10 18 atomes/cm 3 . Procédé selon l'une quelconque des revendications 1 à 4, dans lequel le substrat (101) est dopé au bore. Procédé selon l'une quelconque des revendications 1 à 5, dans lequel la couche épitaxiée (103) présente un niveau de dopage inférieur à 10 16 atomes/cm 3 , par exemple de l'ordre de 10 15 atomes/cm 3 . Procédé selon l'une quelconque des revendications 1 à 6, dans lequel, à l'étape c), le substrat (101) est maintenu à une température supérieure ou égale à 1100°C pendant au moins quatre heures. Procédé selon l'une quelconque des revendications 1 à 7, comprenant, après les étapes b) et c), une étape de formation de tranchées verticales d'isolation (105) traversant la couche épitaxiée (103) et débouchant dans le substrat (101). Procédé selon la revendication 8, comprenant une étape de formation d'une couche isolante (107) sur les parois latérales et au fond des tranchées (105), et une étape de remplissage des tranchées (109) par un matériau électriquement conducteur, par exemple du silicium polycristallin. Procédé de fabrication d'un substrat semiconducteur, comportant les étapes suivantes : a) prévoir un premier substrat (101) en silicium monocristallin dopé ; b) former par épitaxie, sur et en contact avec la face supérieure du premier substrat (101), une couche (103) en silicium monocristallin dopé ; c) avant ou après l'étape b), et avant toute autre étape de traitement thermique à une température comprise entre 600°C et 900°C, appliquer au premier substrat un traitement thermique de dénudage, à une température supérieure ou égale à 1000°C pendant plusieurs heures.