Brevet FR3126258A1 — publié le 20230224

Structure d'interconnexion d’un circuit intégré La présente description concerne un procédé de fabrication d’une structure d’interconnexion (210) d’un circuit intégré (200) destiné à être encapsulé dans une résine d’encapsulation en contact avec une première face (220A) d’une couche de protection (220), ladite couche de protection reposant sur une première face (210A) de la structure d’interconnexion, la structure d’interconnexion comprenant des éléments d’interconnexion en cuivre (212, 214) s’étendant au moins en partie à travers une couche isolante (216) et affleurant à la première face de ladite structure d’interconnexion ; le procédé de fabrication comprenant une étape de structuration de la couche de protection ou une étape de formation de la couche de protection avec structuration, ladite étape de structuration ou ladite étape de formation étant adaptée à structurer la première face de la couche de protection sous la forme d’une alternance de crêtes et de dépressions. Figure pour l'abrégé : Fig. 3D Structure d'interconnexion d’un circuit intégré La présente description concerne de façon générale les circuits intégrés, et plus particulièrement les structures d'interconnexion des circuits intégrés et les procédés de fabrication de ces structures d'interconnexion. La présente description concerne en particulier des structures d'interconnexion de circuits intégrés destinés à être encapsulés à l’aide d’une résine dans un boîtier électronique. Un circuit intégré comprend des composants électroniques formés dans et/ou sur une couche semi-conductrice (ou substrat). Le circuit intégré comprend en outre une structure d'interconnexion reposant sur la couche semiconductrice. La structure d'interconnexion comprend des couches isolantes dans lesquelles sont disposés des éléments d'interconnexion tels que des vias conducteurs, des pistes conductrices et/ou des plots conducteurs. Les vias traversent une ou plusieurs couches isolantes de la structure d'interconnexion de manière à relier électriquement entre eux des pistes conductrices et/ou des composants du circuit et/ou des plots conducteurs formés au niveau supérieur (c’est-à-dire le niveau le plus éloigné du substrat) de la structure d'interconnexion. Les vias, les pistes conductrices et en particulier les plots conducteurs formés au niveau supérieur de la structure d'interconnexion peuvent être en cuivre, qui remplace de plus en plus l’aluminium dans les circuits électroniques. En effet, le cuivre étant un meilleur conducteur que l'aluminium, les éléments d’interconnexions en cuivre peuvent avoir des dimensions plus réduites que celles en aluminium, et utiliser moins d'énergie pour faire passer l'électricité à travers eux. Les interconnections en cuivre (Cu), et en particulier les vias ou les plots conducteurs, sont généralement formées par un procédé dit « Damascène » comprenant : - une étape de photolithographie sur une couche isolante pour former sur une face supérieure de ladite couche un motif en résine apte à former un masque de gravure ; - une étape de gravure à partir de la face supérieure de la couche isolante recouverte du motif en résine, afin de former des tranchées et/ou des trous dans ladite couche isolante ; - une étape de dépôt d’une couche de cuivre afin de remplir en cuivre les tranchées et/ou les trous ; et - une étape de polissage (ou « planarisation ») de la surface supérieure de la structure d'interconnexion de sorte que les plots de cuivre affleurent au même niveau que la face supérieure de la couche isolante. Du fait de cette étape de polissage, la surface supérieure de la structure d’interconnexion est une surface plane, ce qui rend plus difficile l’encapsulation d’un tel circuit intégré par une résine pour l’intégrer dans un boîtier électronique. Par exemple, il peut se produire un phénomène non souhaité de délaminage de la résine au niveau du contact avec la structure d’interconnexion. Il existe un besoin de pallier ce problème d’encapsulation dans une résine d’un circuit intégré comprenant une telle structure d’interconnexion. Un mode de réalisation pallie tout ou partie des inconvénients des structures d’interconnexions connues. Un mode de réalisation prévoit un procédé de fabrication d’une structure d’interconnexion d’un circuit intégré destiné à être encapsulé dans une résine d’encapsulation en contact avec une première face d’une couche de protection, ladite couche de protection reposant sur une première face de la structure d’interconnexion, la structure d’interconnexion comprenant des éléments d’interconnexion en cuivre s’étendant au moins en partie à travers une couche isolante et affleurant à la première face de ladite structure d’interconnexion ; le procédé de fabrication comprenant une étape de structuration de la couche de protection ou une étape de formation de la couche de protection avec structuration, ladite étape de structuration ou ladite étape de formation étant adaptée à structurer la première face de la couche de protection sous la forme d’une alternance de crêtes et de dépressions. Selon un mode de réalisation, l’étape de structuration comprend : - une étape de photolithographie adaptée à former un motif en résine sur la première face de la couche de protection, ledit motif en résine formé étant sous la forme d’une succession de saillies séparées par des ouvertures ; puis - une étape de gravure à partir de la première face de la couche de protection, ladite étape de gravure étant adaptée à graver au moins une partie de ladite couche de protection et étant réalisée via le motif en résine formant masque de gravure, de manière à former dans ladite couche de protection des crêtes séparées par des dépressions. Selon un exemple, les saillies sont sensiblement rectangulaires. Selon un mode de réalisation particulier, les largeurs des dépressions sont comprises entre 50 nm et 5 µm, de préférence comprises entre 50 et 200 nm, et/ou la hauteur des dépressions est comprise entre 50 nm et 500 nm, de préférence comprise entre 100 et 200 nm. Selon un mode de réalisation, l’étape de structuration comprend une étape de polissage mécanochimique de la première face de la couche de protection, ladite étape de polissage étant adaptée à former une rugosité supérieure ou égale à 5 nanomètres, sur la première face de ladite couche de protection, la rugosité étant définie par la hauteur quadratique moyenne des crêtes d’une surface par rapport à un niveau moyen défini pour une ladite surface. Selon un mode de réalisation particulier, l’étape de polissage met en œuvre une solution de polissage comprenant des billes abrasives. Selon un mode de réalisation, l’étape de formation de la couche de protection avec structuration comprend : - une étape de gravure d’une première face de la couche isolante à partir de la première face de la structure d’interconnexion, ladite étape de gravure étant réalisée entre des éléments d’interconnexion, de manière à former des tranchées entre lesdits éléments d’interconnexion dans ladite couche isolante, de sorte qu’au moins une partie desdits éléments d’interconnexion fasse saillie au-dessus de la première face de la couche isolante gravée ; -une étape de formation d’une couche de protection dans les tranchées et sur la partie des éléments d’interconnexion faisant saillie ; lesdites étapes de gravure et de formation étant adaptées à structurer la première face de la couche de protection sous forme d’une alternance de crêtes et de dépressions. Selon un mode de réalisation particulier, les largeurs des tranchées sont supérieures ou égales à 2 µm et/ou la hauteur des tranchées est comprise entre 20 et 300 nm, de préférence entre 150 et 250 nm. Selon un mode de réalisation particulier, la hauteur des tranchées est comprise entre 20 et 100 nm, de préférence comprise entre 25 et 75 nm. Selon un mode de réalisation, l’étape de formation de la couche de protection avec structuration comprend, préalablement à l’étape de gravure de la couche isolante : - une étape de photolithographie adaptée à former un motif en résine sur la première face de la structure d’interconnexion, le motif en résine formé étant sous la forme d’une succession de saillies séparées par des ouvertures ; l’étape de gravure de la couche isolante étant réalisée via le motif en résine formant masque de gravure, les saillies étant positionnées de manière à masquer au moins les éléments d’interconnexion. Selon un exemple, les saillies sont sensiblement rectangulaires. Selon un mode de réalisation, la couche de protection est formée par une technique de dépôt chimique en phase vapeur, par exemple par une technique de dépôt chimique en phase vapeur assisté par plasma. Un mode de réalisation prévoit un circuit intégré comprenant une structure d’interconnexion reposant sur une couche semiconductrice, ledit circuit intégré étant destiné à être encapsulé dans une résine d’encapsulation en contact avec une première face d’une couche de protection, ladite couche de protection reposant sur une première face de la structure d’interconnexion, la structure d’interconnexion comprenant des éléments d’interconnexion s’étendant au moins en partie à travers une couche isolante et affleurant à la première face de ladite structure d’interconnexion, la première face de la couche de protection étant structurée sous la forme d’une alternance de crêtes et de dépressions. Les modes de réalisation suivants peuvent s’appliquer aussi bien au procédé de fabrication qu’au circuit intégré. Selon un mode de réalisation, la hauteur quadratique moyenne des crêtes formées sur la première face de la couche de protection par rapport à un niveau moyen déterminé de ladite première face est supérieure ou égale à 5 nanomètres. Selon un mode de réalisation, les éléments d’interconnexion comprennent des vias conducteurs en cuivre. Selon un mode de réalisation, les éléments d’interconnexion comprennent en outre au moins un plot conducteur en cuivre. Selon un mode de réalisation, le circuit intégré comprend une couche de métallisation dans une tranchée formée dans la couche de protection et s’étendant jusqu’à un plot conducteur, ladite couche de métallisation formant une excroissance sur la première face de ladite couche de protection. Selon un mode de réalisation, la couche de protection comprend : - une première couche de nitrure, par exemple en nitrure de silicium ou en carbonitrure de silicium, sur la première face de la structure d’interconnexion ; - une couche d’oxyde, par exemple en oxyde de silicium, sur la première couche de nitrure ; - une deuxième couche de nitrure par exemple en nitrure de silicium ou en carbonitrure de silicium, sur la couche d’oxyde. Selon un mode de réalisation particulier, l’alternance de crêtes et de dépressions est formée dans la deuxième couche de nitrure. Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : la représente une structure d’interconnexion d’un circuit intégré ; la est une image d’un circuit intégré, tel que celui de la , encapsulé dans une résine ; la , la , la et la sont des vues en coupe illustrant une structure d’interconnexion à l’issue des étapes successives d’un exemple de procédé de fabrication selon un mode de réalisation ; la , la , la et la sont des vues en coupe illustrant une structure d’interconnexion à l’issue des étapes successives d’un autre exemple de procédé de fabrication selon un mode de réalisation ; la , la , la et la sont des vues en coupe illustrant une structure d’interconnexion à l’issue des étapes successives d’un autre exemple de procédé de fabrication selon un mode de réalisation ; la , la , la et la sont des vues en coupe illustrant une structure d’interconnexion à l’issue des étapes successives d’un autre exemple de procédé de fabrication selon un mode de réalisation. Procédé de fabrication d’une structure d’interconnexion (210, 310, 410, 510) d’un circuit intégré (200, 300, 400, 500) destiné à être encapsulé dans une résine d’encapsulation en contact avec une première face (220A, 320A, 420A, 520A) d’une couche de protection (220, 320, 420, 520), ladite couche de protection reposant sur une première face (210A, 310A, 410A, 510A) de la structure d’interconnexion, la structure d’interconnexion comprenant des éléments d’interconnexion en cuivre (212, 214, 312, 314, 412, 512, 514) s’étendant au moins en partie à travers une couche isolante (216, 316, 416, 516) et affleurant à la première face de ladite structure d’interconnexion ; le procédé de fabrication comprenant une étape de structuration de la couche de protection ou une étape de formation de la couche de protection avec structuration, ladite étape de structuration ou ladite étape de formation étant adaptée à structurer la première face de la couche de protection sous la forme d’une alternance de crêtes (227, 327, 427, 527) et de dépressions (229, 329, 429, 529). Procédé selon la revendication 1, l’étape de structuration comprenant : - une étape de photolithographie adaptée à former un motif en résine (240) sur la première face (220A) de la couche de protection (220), ledit motif en résine formé étant sous la forme d’une succession de saillies (242) séparées par des ouvertures (244) ; puis - une étape de gravure à partir de la première face (220A) de la couche de protection (220), ladite étape de gravure étant adaptée à graver au moins une partie de ladite couche de protection et étant réalisée via le motif en résine (240) formant masque de gravure, de manière à former dans ladite couche de protection des crêtes (227) séparées par des dépressions (229). Procédé selon la revendication 2, les largeurs (l1) des dépressions (229) étant comprises entre 50 nm et 5 µm, de préférence comprises entre 50 et 200 nm, et/ou la hauteur (h1) des dépressions (229) étant comprise entre 50 nm et 500 nm, de préférence comprise entre 100 et 200 nm. Procédé selon la revendication 1, l’étape de structuration comprenant une étape de polissage mécanochimique de la première face (320A) de la couche de protection (320), ladite étape de polissage étant adaptée à former une rugosité supérieure ou égale à 5 nanomètres, sur la première face de ladite couche de protection, la rugosité étant définie par la hauteur quadratique moyenne des crêtes d’une surface par rapport à un niveau moyen défini pour une ladite surface. Procédé selon la revendication 4, l’étape de polissage mettant en œuvre une solution de polissage comprenant des billes abrasives. Procédé selon la revendication 1, l’étape de formation de la couche de protection avec structuration comprenant : - une étape de gravure d’une première face de la couche isolante (416, 516) à partir de la première face (410A, 510A) de la structure d’interconnexion (410, 510), ladite étape de gravure étant réalisée entre des éléments d’interconnexion (412, 512, 514), de manière à former des tranchées (419, 519) entre lesdits éléments d’interconnexion dans ladite couche isolante, de sorte qu’au moins une partie desdits éléments d’interconnexion fasse saillie au-dessus de la première face de la couche isolante gravée ; -une étape de formation d’une couche de protection (420, 520) dans les tranchées (419, 519) et sur la partie des éléments d’interconnexion faisant saillie ; lesdites étapes de gravure et de formation étant adaptées à structurer la première face (420A, 520A) de la couche de protection sous forme d’une alternance de crêtes (427, 527) et de dépressions (429, 529). Procédé selon la revendication 6, les largeurs (l2) des tranchées (419) étant de préférence supérieures ou égales à 2 µm et/ou la hauteur (h2) des tranchées (419) étant comprise entre 20 et 300 nm, de préférence entre 150 et 250 nm. Procédé selon la revendication 6, la hauteur (h3) des tranchées (519) étant comprise entre 20 et 100 nm, de préférence comprise entre 25 et 75 nm. Procédé selon l’une des revendications 6 à 8, l’étape de formation de la couche de protection avec structuration comprenant, préalablement à l’étape de gravure de la couche isolante (416) : - une étape de photolithographie adaptée à former un motif en résine (440) sur la première face (410A) de la structure d’interconnexion (410), le motif en résine formé étant sous la forme d’une succession de saillies (442) séparées par des ouvertures (444) ; l’étape de gravure de la couche isolante (416) étant réalisée via le motif en résine (440) formant masque de gravure, les saillies (442) étant positionnées de manière à masquer au moins les éléments d’interconnexion (412). Procédé selon l’une des revendications 6 à 9, la couche de protection (420, 520) étant formée par une technique de dépôt chimique en phase vapeur, par exemple par une technique de dépôt chimique en phase vapeur assisté par plasma. Circuit intégré (200, 300, 400, 500) comprenant une structure d’interconnexion (210, 310, 410, 510) reposant sur une couche semiconductrice, ledit circuit intégré étant destiné à être encapsulé dans une résine d’encapsulation en contact avec une première face (220A, 320A, 420A, 520A) d’une couche de protection (220, 320, 420, 520), ladite couche de protection reposant sur une première face (210A, 310A, 410A, 510A) de la structure d’interconnexion, la structure d’interconnexion comprenant des éléments d’interconnexion (212, 214, 312, 314, 412, 512, 514) en cuivre s’étendant au moins en partie à travers une couche isolante (216, 316, 416, 516) et affleurant à la première face de ladite structure d’interconnexion, la première face de la couche de protection étant structurée sous la forme d’une alternance de crêtes (227, 327, 427, 527) et de dépressions (229, 329, 429, 529). Circuit intégré selon la revendication 11, la hauteur quadratique moyenne des crêtes (227, 327, 427, 527) formées sur la première face (220A, 320A, 420A, 520A) de la couche de protection (220, 320, 420, 520) par rapport à un niveau moyen déterminé de ladite première face étant supérieure ou égale à 5 nanomètres. Circuit intégré selon la revendication 11 ou 12, les éléments d’interconnexion comprenant des vias conducteurs en cuivre (212, 312, 412, 512). Circuit intégré selon la revendication 13, les éléments d’interconnexion comprenant en outre au moins un plot conducteur en cuivre (214, 314, 514). Circuit intégré selon la revendication 14, le circuit intégré (200, 300, 500) comprenant une couche de métallisation (230, 330, 530) dans une tranchée (328) formée dans la couche de protection (220, 320, 520) et s’étendant jusqu’à un plot conducteur (214, 314, 514), ladite couche de métallisation formant une excroissance sur la première face (220A, 320A, 520A) de ladite couche de protection. Circuit intégré selon l’une des revendications 11 à 15, la couche de protection (220, 320, 420, 520) comprenant : - une première couche de nitrure (222, 322, 422, 522), par exemple en nitrure de silicium ou en carbonitrure de silicium, sur la première face (210A, 310A, 410A, 510A) de la structure d’interconnexion (210, 310, 410, 510) ; - une couche d’oxyde (224, 324, 424, 524), par exemple en oxyde de silicium, sur la première couche de nitrure (222, 322, 422, 522) ; - une deuxième couche de nitrure (226, 326, 426, 526) par exemple en nitrure de silicium ou en carbonitrure de silicium, sur la couche d’oxyde (224, 324, 424, 524). Circuit intégré selon la revendication 16, l’alternance de crêtes (227, 327, 427, 527) et de dépressions (229, 329, 429, 529) étant formée dans la deuxième couche de nitrure (226, 326, 426, 526).