Brevet FR3124866A1 — publié le 20230106

Circuit miroir de courant La présente description concerne un dispositif électronique comprenant un premier transistor (201) de type MOS et un deuxième transistor (202) de type MOS montés en miroir de courant, le premier transistor (201) étant monté en diode, et un premier circuit (204) adapté à fournir un premier courant (N*Ig0) égal à un premier courant de grille (Ig0) du premier transistor (202) multiplié par le rapport (N) de taille des premier et deuxième transistors. Figure pour l'abrégé : Fig. 2 Circuit Miroir de courant La présente description concerne de façon générale les circuits et les systèmes électroniques. Plus particulièrement, la présente description se rapporte aux circuits électroniques permettant la recopie d'un courant, et plus précisément aux circuits de type miroir de courant. Il existe une multitude de circuits électroniques adaptés à effectuer des opérations élémentaires utilisées dans des dispositifs électroniques plus complexes. Parmi les opérations élémentaires les plus courantes à réaliser, la recopie d'un courant est très utile. Un circuit miroir de courant, ou miroir de courant, est un circuit électronique permettant de copier un courant traversant un premier conducteur dans un deuxième conducteur. Il existe un besoin pour un circuit miroir de courant plus performant. Il existe un besoin pour un circuit miroir de courant permettant une recopie plus précise d'un courant. Un mode de réalisation pallie tout ou partie des inconvénients des circuits miroir de courant connus. Un mode de réalisation prévoit un dispositif électronique comprenant un premier transistor de type MOS et un deuxième transistor de type MOS montés en miroir de courant, le premier transistor étant monté en diode, et un premier circuit adapté à fournir un premier courant égal à un premier courant de grille du premier transistor multiplié par le rapport de taille des premier et deuxième transistors. Selon un mode de réalisation, ledit premier circuit est relié à un premier noeud d'interconnexion des grilles des premier et deuxième transistors, et à un deuxième noeud d'interconnexion d'une première borne de conduction du premier transistor et d'une première borne de conduction du deuxième transistor, et ledit premier circuit fournit ledit premier courant à une deuxième borne de conduction du deuxième transistor. Selon un mode de réalisation, les premier et deuxième transistors sont des transistors MOS de type P. Selon un mode de réalisation, ledit premier circuit comprend : - un premier module adapté à isoler le premier courant de grille ; et - un premier miroir de courant. Selon un mode de réalisation, le premier miroir de courant comprend des troisième et quatrième transistors de type MOS, le troisième transistor étant monté en diode, dans lequel les deuxièmes courants de grille des deuxième et troisième transistors sont négligeables par rapport au premier courant de grille. Selon un mode de réalisation, les troisième et quatrième transistors sont des transistors PMOS ayant une double couche d'oxyde. Selon un mode de réalisation, les troisième et quatrième transistors ont un rapport de taille égal au rapport de taille des premiers et deuxième transistors. Selon un mode de réalisation, le premier miroir de courant comprend des cinquième et sixième transistors, le cinquième transistor étant monté en diode, et dans lequel un troisième courant de grille du cinquième transistor est proportionnel au premier courant de grille. Selon un mode de réalisation, le troisième courant de grille est égal à la moitié du premier courant de grille, et le rapport de taille des cinquième et sixième transistors est égal au double du rapport de taille des premier et deuxième transistors. Selon un mode de réalisation, ledit premier circuit comprend K deuxièmes circuits disposés en cascade, K étant un entier relatif, et étant chacun adapté à isoler le courant parasite du circuit précédent. Selon un mode de réalisation, K est égal à 2 ou 3. Selon un mode de réalisation, un deuxième circuit de rang i, i variant de 1 à K, comprend un noeud d'entrée relié à un noeud de sortie du deuxième circuit de rang i-1, un premier noeud de sortie relié au, et un deuxième noeud de sortie relié à la deuxième borne de conduction du deuxième transistor. Selon un mode de réalisation, chacun des deuxièmes circuits comprend : - un deuxième miroir de courant comprenant des septièmes transistors de type MOS de même dimensions ; - un troisième miroir de courant comprenant des huitièmes transistors de type MOS dont le rapport de taille est égal au rapport de taille des premier et deuxième transistors ; et - un deuxième module adapté à isoler un courant parasite d'un autre desdits deuxièmes circuits. Selon un mode de réalisation, le deuxième module est relié aux noeuds d'entrée des deuxièmes circuits dont le rang est compris en 1 et i-2, et au noeud d'interconnexion des grilles des premier et deuxième transistors. Selon un mode de réalisation, le deuxième et le troisième miroirs de courant partagent un même neuvième transistor monté en diode. Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : la représente un circuit miroir de courant comprenant des transistors de type PMOS ; la représente, schématiquement et partiellement sous forme de blocs, un mode de réalisation d'un dispositif électronique ; la représente, schématiquement et partiellement sous forme de blocs, le mode de réalisation de la de façon plus détaillée ; la représente, schématiquement et partiellement sous forme de blocs, le mode de réalisation de la de façon encore plus détaillée ; la représente, schématiquement et partiellement sous forme de blocs, un autre mode de réalisation d'un dispositif électronique ; la représente, schématiquement et partiellement sous forme de blocs, une partie du mode de réalisation de la ; la représente de façon plus détaillée une partie du mode de réalisation de la . la représente de façon détaillée un exemple de réalisation du mode de réalisation de la . Dispositif électronique comprenant un premier transistor (201) de type MOS et un deuxième transistor (202) de type MOS montés en miroir de courant, le premier transistor (201) étant monté en diode, et un premier circuit (204 ; 301-0, 301-1, …, 301-K) adapté à fournir un premier courant (N*Ig0) égal à un premier courant de grille (Ig0) du premier transistor (202) multiplié par le rapport (N) de taille des premier et deuxième transistors. Dispositif selon la revendication 1, dans lequel ledit premier circuit (204 ; 301-i) est relié à un premier noeud (A0) d'interconnexion des grilles des premier et deuxième transistors (201, 202), et à un deuxième noeud (VDD) d'interconnexion d'une première borne de conduction du premier transistor (201) et d'une première borne de conduction du deuxième transistor (202), et ledit premier circuit (204 ; 301-i) fournit ledit premier courant (N*Ig0) à une deuxième borne (S) de conduction du deuxième transistor (202). Dispositif selon la revendication 1 ou 2, dans lequel les premier et deuxième transistors (201, 202) sont des transistors MOS de type P. Dispositif selon l'une quelconque des revendications 1 à 3, dans lequel ledit premier circuit (204) comprend : - un premier module (2041) adapté à isoler le premier courant de grille (Ig0) ; et - un premier miroir de courant (20421, 20422). Dispositif selon la revendication 4, dans lequel le premier miroir de courant comprend des troisième et quatrième transistors (20421, 20422) de type MOS, le troisième transistor (20421) étant monté en diode, dans lequel les deuxièmes courants de grille des deuxième et troisième transistors sont négligeables par rapport au premier courant de grille (Ig0). Dispositif selon la revendication 5, dans lequel les troisième et quatrième transistors (20421, 20422) sont des transistors PMOS ayant une double couche d'oxyde. Dispositif selon la revendication 5 ou 6, dans lequel les troisième et quatrième transistors (20421, 20422) ont un rapport de taille égal au rapport de taille (N) des premiers et deuxième transistors (201, 202). Dispositif selon la revendication 4, dans lequel le premier miroir de courant comprend des cinquième et sixième transistors (20421, 20422), le cinquième transistor (20421) étant monté en diode, et dans lequel un troisième courant de grille du cinquième transistor (20421) est proportionnel au premier courant de grille (Ig0). Dispositif selon la revendication 8, dans lequel le troisième courant de grille est égal à la moitié du premier courant de grille (Ig0), et le rapport de taille des cinquième et sixième transistors est égal au double du rapport (N) de taille des premier et deuxième transistors (201, 202). Dispositif selon l'une quelconque des revendications 1 à 3, dans lequel ledit premier circuit (301-0, 301-1, …, 301-K) comprend K deuxièmes circuits (301-i) disposés en cascade, K étant un entier relatif, et étant chacun adapté à isoler le courant parasite du circuit précédent. Dispositif selon la revendication 10, dans lequel K est égal à 2 ou 3. Dispositif selon la revendication 10 ou 11, dans lequel un deuxième circuit de rang i, i variant de 1 à K, comprend un noeud d'entrée (Ai) relié à un noeud de sortie du deuxième circuit de rang i-1, un premier noeud de sortie (Bi) relié au, et un deuxième noeud de sortie (NBi) relié à la deuxième borne (S) de conduction du deuxième transistor (202). Dispositif selon l'une quelconque des revendications 10 à 12, dans lequel chacun des deuxièmes circuits comprend : - un deuxième miroir de courant comprenant des septièmes transistors (3011-i, 3012-i) de type MOS de même dimensions ; - un troisième miroir de courant comprenant des huitièmes transistors (3011-i, 3013-i) de type MOS dont le rapport de taille est égal au rapport de taille (N) des premier et deuxième transistors ; et - un deuxième module (3014-i) adapté à isoler un courant parasite d'un autre desdits deuxièmes circuits. Dispositif selon la revendication 13, dans lequel le deuxième module (3014-i)est relié aux noeuds d'entrée (A1, …, Ai-2) des deuxièmes circuits dont le rang est compris en 1 et i-2, et au noeud d'interconnexion (A0) des grilles des premier et deuxième transistors (201, 202). Dispositif selon la revendication 13 ou 14, dans lequel le deuxième et le troisième miroirs de courant partagent un même neuvième transistor (3011-i) monté en diode.