Brevet FR3101500A1 — publié le 20210402

Procédé de cryptage La présente description concerne un procédé de cryptage mis en oeuvre par un circuit électronique (115, 130) comportant une première mémoire non volatile (135), comprenant : la création d'une ou plusieurs premières paires de clés asymétriques, la première paire ou chacune des premières paires comprenant des premières clés privée et publique ; et, pour la ou au moins une des premières paires : la mémorisation de la première clé publique dans la première mémoire ; la réception d'une deuxième clé publique au cours d'une session de communication ; et la formation d'une première clé symétrique à partir de la première clé privée et de la deuxième clé publique, la première clé publique restant mémorisée dans la première mémoire après ladite session de communication. Figure pour l'abrégé : Fig. 1 Procédé de cryptage La présente description concerne de façon générale les dispositifs électroniques et les communications entre dispositifs électroniques, et plus particulièrement la transmission, le traitement et/ou le stockage de données cryptées. Certaines applications concernent la transmission, le traitement et/ou le stockage de données confidentielles. Les données confidentielles sont transmises et stockées sous forme cryptée afin d'éviter qu'une personne non autorisée par le propriétaire de ces données puisse accéder à ces données et/ou puisse les modifier. Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : la figure 1 représente, sous forme de blocs et de manière schématique, un mode de réalisation d'un système de communication, traitement et/ou stockage de données confidentielles. la figure 2 représente, de manière schématique, des informations mémorisées par des éléments du système de la figure 1, lors de la mise en oeuvre d'étapes d'un mode de réalisation d'un procédé de communication, traitement et/ou stockage de données confidentielles. la figure 3 représente, de manière schématique, des blocs illustrant d'autres étapes du procédé, et des informations mémorisées dans des mémoires au cours de ces étapes ; la figure 4 représente, de manière schématique, des blocs illustrant des étapes d'un exemple de mise en oeuvre d'une étape du procédé, et des informations mémorisées dans des mémoires au cours de cette étape ; la figure 5 représente, sous forme de blocs et de manière schématique, d'autres étapes d'un exemple du procédé ; la figure 6 représente, sous forme de blocs et de manière schématique, des étapes d'un exemple de mise en oeuvre de l'une des étapes de la figure 5 ; la figure 7 représente, de manière schématique, des blocs illustrant d'autres étapes d'un exemple du procédé, et des informations mémorisées dans des mémoires au cours de ces étapes ; et la figure 8 représente, de manière schématique, des blocs illustrant d'autres étapes d'un exemple du procédé, et des informations mémorisées dans des mémoires au cours de ces étapes. Procédé de cryptage mis en oeuvre par un circuit électronique (115, 130) comportant une première mémoire non volatile (135), comprenant : la création (320) d'une ou plusieurs premières paires de clés asymétriques (AS2 i ), la première paire ou chacune des premières paires comprenant des premières clés privée (AS2 i -S) et publique (AS2 i -P) ; et pour la ou au moins une des premières paires (AS2 i ) : la mémorisation de la première clé publique (AS2 i -P) dans la première mémoire (135) ; la réception (310) d'une deuxième clé publique (AS1 i -P) au cours d'une session de communication (230, 240) ; et la formation (330) d'une première clé symétrique (SY1 i ) à partir de la première clé privée (AS2 i -S) et de la deuxième clé publique (AS1 i -P), la première clé publique (AS2 i -P) restant mémorisée dans la première mémoire (135) après ladite session de communication (230, 240). Procédé selon la revendication 1, comprenant, pour la ou au moins une des premières paires (AS2 i ), l'effacement (340) de la première clé privée (AS2 i -S), de préférence au cours de ladite session de communication (230, 240). Procédé selon la revendication 1 ou 2, dans lequel, pour la ou au moins une des premières paires (AS2 i ), au moins une deuxième clé symétrique (SY2 i ) est formée à partir de la première clé privée (AS2 i -S) et de la deuxième clé publique (AS1 i -P). Procédé selon la revendication 3, comprenant, pour la ou au moins une des premières paires (AS2 i ), la formation (334) des première (SY1 i ) et deuxième (SY2 i ) clés symétriques à partir d'une graine (SEED i ) formée à partir de la première clé privée (AS2 i -S) et de la deuxième clé publique (AS1 i -P). Procédé selon la revendication 4, comprenant, pour une seule des premières paires (AS2 0 ), la mémorisation dans la première mémoire (135) de la graine (SEED 0 ) et de la première clé symétrique (SY1 0 ), de préférence cryptées par une clé interne audit circuit électronique (130). Procédé selon l'une quelconque des revendications 3 à 5, comprenant la mémorisation de la ou des premières clés symétriques (SY1 i ) dans une autre mémoire (123), volatile et/ou configurée pour être effacée en cas de détection d'attaque. Procédé selon l'une quelconque des revendications 1 à 6, comprenant, pour la ou au moins une des premières paires (AS2 i ), le stockage de données cryptées (DATA+SY1 i ) par la première clé symétrique (SY1 i ), lesdites données (DATA+SY1 i ) étant stockées dans une deuxième mémoire non volatile (124). Procédé selon l'une quelconque des revendications 1 à 7, dans lequel des communications internes audit circuit électronique sont cryptées par une clé symétrique supplémentaire (PK). Procédé selon la revendications 8, dans lequel la clé symétrique supplémentaire (PK) est stockée dans la première mémoire sous forme cryptée (PK+SY1 0 ) par la première clé de la ou de l'une des premières paires (SY1 0 ). Procédé selon l'une quelconque des revendications 1 à 9, dans lequel la ou les premières clés publiques (AS2 i -P) sont mémorisées sous forme signée par ledit circuit électronique (130). Procédé selon l'une quelconque des revendications 1 à 10, dans lequel, pour la ou au moins une des premières paires (AS2 i ), la deuxième clé publique (AS1 i -P) provient d'une deuxième paire de clés asymétriques (AS1 i ) comprenant une deuxième clé privée (AS1 i -S), les première (AS2 i ) et deuxième (AS1 i ) paires de clés asymétriques étant de sorte que la première clé symétrique (SY1 i ) soit déductible de la deuxième clé privée (AS1 i -S) et la première clé publique (AS2 i -P), les première et deuxième paires étant de préférence obtenues par un algorithme de Diffie-Hellman. Procédé selon l'une quelconque des revendications 7 à 9, dans lequel la première mémoire (135) est lisible uniquement par un détenteur de ladite clé symétrique supplémentaire (PK) et/ou un administrateur (150), de préférence détenteur d'une troisième clé privée (AK1-2). Procédé selon les revendications 11 et 12, comprenant en outre, pour au moins une des premières paires (AS2 i -P) : la lecture (530), par l'administrateur (150), de la première clé publique (AS2 i -P) de ladite première paire ; la transmission (540, 550) de la première clé publique (AS2 i -P) de ladite première paire à un détenteur (140) de la deuxième clé privée (AS1 i -S) ; et la déduction (560) de la première clé symétrique (SY1 i ) à partir de la première clé publique (AS2 i -P) et de la deuxième clé privée (AS1 i -S). Circuit électronique (115, 130) configuré pour mettre un oeuvre un procédé selon l'une quelconque des revendications 1 à 12. Système (100) comprenant un circuit (115, 130) selon la revendication 14, ledit système (100) étant de préférence configuré pour mettre en oeuvre un procédé selon la revendication 13.