Brevet FR3103584A1 — publié le 20210528

Système sur puce, comprenant plusieurs équipements maîtres comportant plusieurs microprocesseurs, plusieurs ressources esclaves, un circuit d’interconnexion (INTC) couplé entre les équipements maîtres et les ressources esclaves et capable de router des transactions entre des équipements maîtres et des ressources esclaves, et des moyens de traitement (MT) au moins configurés pour permettre à un utilisateur du système sur puce d’implémenter au sein du système sur puce (MCU) au moins un schéma de configuration (SCH) de ce système défini par un ensemble d’informations de configuration utilisé pour définir une assignation d’au moins un équipement maître à certaines au moins des ressources esclaves, et les moyens de traitement étant en outre configurés pour sélectionner l’un au moins des microprocesseurs et autoriser un outil de débogage externe (DBT) à accéder, en vue d’un débogage, uniquement aux ressources esclaves assignées audit au moins un microprocesseur sélectionné. Figure pour l’abrégé : Fig 1 Procédé de gestion du débogage d’un système sur puce formant par exemple un microcontrôleur, et système sur puce correspondant Des modes de mise en œuvre et de réalisation de l’invention concernent les circuits intégrés, notamment les systèmes sur puce (SoC : System on Chip), par exemple un microcontrôleur, et plus particulièrement un système sur puce comportant plusieurs microprocesseurs ainsi que la gestion du débogage d’un tel système sur puce. Afin de contribuer à garantir la fiabilité d’un système sur puce, il peut être requis de restreindre l’accès d’un ou de plusieurs équipements maîtres à des ressources esclaves spécifiques. Une telle caractéristique est désignée par l’homme du métier sous le vocable anglosaxon de « isolation ». Il existe un besoin de rendre une gestion de ces restrictions d’accès simple à mettre en œuvre et à implémenter tout particulièrement dans le cas où cette gestion est dynamique, par exemple lorsqu’elle dépend de des applications envisagées pour le système sur puce, par exemple des applications envisagées sur les multiples cœurs de la puce. Il existe également un besoin de proposer un système sur puce, par exemple un microcontrôleur, permettant tous les cas d’utilisation émanant des divers utilisateurs du système sur puce ainsi que toutes les configurations d’une manière flexible, et incluant en particulier un mode basse consommation (low power mode). Il existe par ailleurs tout particulièrement un besoin de limiter l’accès à certaines parties du système sur puce à un outil de débogage lors d’un débogage du système, notamment mais non exclusivement lorsque différents microprocesseurs présentent des degrés de sécurité différents ou ont fait l’objet de développements par des sociétés différentes. Selon un aspect, il est proposé un système sur puce comprenant plusieurs équipements maîtres comportant plusieurs microprocesseurs, et par exemple un contrôleur d’accès direct en mémoire (DMA : Direct Memory Access…) sans que ces exemples ne soient limitatifs. Le système sur puce comporte par ailleurs plusieurs ressources esclaves. A titre d’exemple non limitatif, une ressource esclave peut appartenir au groupe formé par au moins un périphérique, par exemple un périphérique du type I 2 C (« Inter Integrated Circuit »), du type SPI (« Serial Peripheral Interface), du type UART (« Universal Asynchronous Receiver Transmitter), ou bien une horloge temps réel (RTC « Real Time Clock »), une fonctionnalité (« feature » en langue anglaise) d’un périphérique, par exemple une ligne d’alarme du périphérique RTC, un moyen de mémoire interne au système sur puce, une interface mémoire interne au système sur puce et destinée à être couplée à un moyen de mémoire externe au système sur puce, par exemple une mémoire du type DDR (« Double Data Rate »). Le système sur puce comporte par ailleurs un système d’interconnexion (connu par l’homme du métier sous la dénomination anglosaxonne « interconnect ») couplé entre les équipements maîtres et les ressources esclaves et capable de router des transactions (par exemple des transactions d’écriture ou de lecture) entre les équipements maîtres et les ressources esclaves. Le système sur puce comporte par ailleurs des moyens de traitement au moins configurés pour permettre à un utilisateur du système sur puce d’implémenter au sein du système sur puce au moins un schéma de configuration de ce système sur puce, ce schéma de configuration étant défini par un ensemble d’informations de configuration. L’ensemble de ces informations de configuration n’est pas utilisé pour l’adressage des ressources esclaves destinataires desdites transactions mais est utilisé pour définir une assignation d’au moins un équipement maître à certaines au moins des ressources esclaves, ou bien une assignation de certaines au moins des ressources esclaves à au moins un équipement maître. Par ailleurs, l’adressage des ressources esclaves destinataires desdites transactions est effectué au moyen d’un champ d’adressage contenu dans la transaction considérée. Et non seulement l’ensemble des informations de configuration n’est pas utilisé pour l’adressage des ressources esclaves destinataires des transactions mais également, le contenu du champ d’adressage d’une transaction n’est pas utilisé pour définir ladite assignation d’au moins un équipement maître à certaines au moins des ressources esclaves. Ainsi, l’assignation d’un ou des équipements maîtres à une ou à plusieurs ressources esclaves permet de gérer l’architecture d’isolation des différentes ressources esclaves et des différents équipements maîtres et ce d’une façon extrêmement simple et flexible par cet ensemble d’informations de configuration. Par ailleurs les moyens de traitement sont en outre configurés pour sélectionner l’un au moins des microprocesseurs et autoriser un outil de débogage externe à accéder en vue d’un débogage, uniquement aux ressources esclaves assignées audit au moins un microprocesseur sélectionné. Ainsi cette architecture d’isolation permet de mettre en œuvre simplement un tel débogage sélectif. L’ensemble d’informations de configuration comporte de préférence au moins une information d’identification affectée à chaque équipement maître. Ces informations d’identification sont avantageusement destinées à être jointes à toutes les transactions émises par les équipements maîtres correspondants. Elles servent en particulier à désigner les équipement maîtres correspondants. Il est tout à fait possible, dans un cas extrêmement simple, que l’ensemble d’informations de configuration ne comporte que les informations d’identification affectées aux équipements maîtres. Et on voit alors que ces seules informations d’identification permettent aisément de gérer et de définir l’architecture d’isolation du système sur puce. Cela étant, comme on le verra plus en détails ci-après, l’ensemble d’informations de configuration peut comporter en général d’autres informations de configuration que l’information d’identification, ce qui va permettre d’affiner l’architecture d’isolation, et ce avec une plus grande flexibilité. Il est également possible que les moyens de traitement soient en outre configurés pour interdire à l’outil de débogage, tout accès aux ressources esclaves. Ainsi il possible de proposer un débogage sélectif qui offre la possibilité de déboguer un seul microprocesseur, un groupe de microprocesseurs (en n’autorisant l’outil de débogage externe à n’accéder qu’aux ressources esclaves contrôlées par le ou les microprocesseurs sélectionnés), ou tous les microprocesseurs ou encore d’interdire tout débogage. Ce choix peut être de préférence implémenté lors du démarrage du système sur puce, par comme on le verra plus en détails ci-après un contrôleur de configuration sous le contrôle d’un équipement maître dit gestionnaire. Ce choix peut être également éventuellement modifié ultérieurement par l’équipement maître gestionnaire. Selon un mode de réalisation, les équipements maîtres comprennent un port d’accès de test destiné à être couplé audit outil de débogage externe. Ce port d’accès de test est affecté d’une information d’identification, dite information d’identification de test, modifiable, représentative dudit au moins un microprocesseur sélectionné, et toute ressource esclave assignée audit au moins un microprocesseur sélectionné, est configurée pour accepter de recevoir une transaction comportant cette information d’identification de test. Plus précisément, par exemple si un seul microprocesseur est sélectionné, ladite information d’identification de test est l’information d’identification du microprocesseur sélectionné. Si plusieurs microprocesseurs sont sélectionnés, ladite information d’identification de test est par exemple une information d’identification particulière différente des informations d’identification des microprocesseurs sélectionnés et est configurée pour désigner ces microprocesseurs sélectionnés. Selon un mode de réalisation, le système sur puce comprend, -un jeu de registres de configuration affecté à chaque ressource esclave et à chaque équipement maître, le jeu de registres de configuration affecté à une ressource esclave étant destiné à stocker les différentes informations de configuration affectées à cette ressource esclave, le jeu de registres de configuration affecté à un équipement maître étant destiné à stocker les différentes informations de configuration affectées à cet équipement maître et -un contrôleur de configuration configuré pour mettre à jour les contenus des jeux de registres de configuration avec ledit ensemble d’informations de configuration sous le contrôle d’un premier équipement maître dit gestionnaire. Alors qu’il serait possible de prévoir également un jeu de registres de configuration affecté au port d’accès de test, il est avantageux lorsqu’un seul microprocesseur est sélectionné pour le débogage, que le jeu de registres de configuration affecté au port d’accès de test soit celui du microprocesseur sélectionné. Ceci permet alors très facilement au port d’accès de test d’hériter des informations de configuration, et en particulier de l’information d’identification, du microprocesseur sélectionné. Le système sur puce comprend avantageusement en outre un registre centralisé destiné à contenir ladite information d’identification particulière. Ce registre centralisé va permettre aisément comme on le verra plus en détails ci-après, aux ressources esclaves notamment d’avoir accès à cette information d’identification particulière utile dans le cas d’un débogage global. Le contenu de ce registre centralisé peut être codé en dur. En variante on peut prévoir que le contrôleur de configuration soit également configuré pour mettre à jour le contenu du registre centralisé sous le contrôle du premier équipement maître dit gestionnaire. Le jeu de registres de configuration affecté au port d’accès de test comprend avantageusement le registre centralisé, ce qui permet d’adjoindre aisément ladite information d’identification particulière à toute transaction émise par le port d’accès de test lors d’un débogage global du système sur puce. Par ailleurs, certains au moins des équipements maîtres contrôlables par un microprocesseur peuvent être affectés des mêmes informations d’identification que l’information d’identification du microprocesseur. Ceci permet de définir un groupe ou compartiment d’équipements maîtres identifiés par une même information d’identification. Et, les équipements maîtres d’un même compartiment pourront par exemple avoir accès à des ressources mémoire identiques. Cela étant, il est également possible qu’un équipement maître contrôlable par un microprocesseur soit affecté d’une information d’identification différente de l’information d’identification du microprocesseur. Ce peut être par exemple le cas d’un équipement maître du type PCI express (PCI-E) auquel on ne souhaite pas donner un accès à certaines zones mémoire qui peuvent être par ailleurs accédées par le microprocesseur. Il est également possible qu’au moins un équipement maître contrôlable par un microprocesseur comporte un port de sortie capable d’émettre des transactions ainsi qu’un port d’entrée capable de recevoir des transactions. Le port d’entrée est alors considéré comme étant une ressource esclave et le port de sortie comme un équipement maître. Un tel équipement maître ayant un port d’entrée et un port de sortie peut être par exemple un contrôleur USB ou bien un contrôleur d’une carte SD. On va maintenant revenir plus en détails sur l’ensemble d’informations de configuration définissant le schéma de configuration. Comme on l’a vu précédemment, dans un cas extrêmement simple, il est possible que cet ensemble ne comporte que les informations d’identification des équipements maîtres. Cela étant, d’autres informations de configuration peuvent compléter cet ensemble. Ainsi, selon un mode de réalisation, l’ensemble d’informations de configuration définissant le schéma de configuration peut comprendre pour au moins une ressource esclave, une information d’inaccessibilité destinée à indiquer que cette ressource esclave est inaccessible par tout équipement maître. Il est en effet tout à fait possible que dans certaines applications, l’utilisateur décide qu’une ressource esclave ne doit absolument pas être utilisée par aucun équipement maître. Selon encore un mode de réalisation, l’ensemble d’informations de configuration définissant le schéma de configuration peut comprendre pour chaque ressource esclave non inaccessible, une information de filtrage destinée à indiquer, en se basant uniquement sur les informations d’identification des équipements maîtres, si cette ressource esclave peut être accédée par n’importe quel équipement maître ou par seulement un ou plusieurs équipements maîtres. En d’autres termes, on peut, avec cette information de filtrage, activer ou désactiver le filtrage sur les informations d’identification des équipements maîtres. Ainsi, si le filtrage est activé, alors cela signifie que la ressource esclave peut être accédée par seulement un ou plusieurs équipements maîtres. Si le filtrage est désactivé, cela veut dire que la ressource esclave peut être accédée par n’importe quel équipement maître, donc, quelle que soit l’information d’identification jointe à la transaction, mais bien sûr sous réserve que d’autres restrictions d’accès ne soient pas appliquées comme on le verra plus en détails ci-après. En d’autres termes, si aucune autre restriction d’accès n’est appliquée et que le filtrage est désactivé, alors la ressource esclave peut être accédée par n’importe quel équipement maître. Dans le cas où ce filtrage est activé, il est alors avantageusement prévu plusieurs autres informations de configuration. Ainsi, l’ensemble d’informations de configuration définissant un schéma de configurations peut alors comprendre pour chaque ressource esclave non inaccessible, -une première information d’accès, destinée à indiquer, dans le cas où l’information de filtrage indique que la ressource esclave peut être accédée par seulement un ou plusieurs équipements maîtres, que cette ressource esclave peut être accédée par un ou plusieurs équipements maîtres ayant la même information d’identification. En d’autres termes, dans ce cas, la ressource esclave ne peut être accédée que par une transaction ne comportant que cette information d’identification. Et bien entendu, l’ensemble des informations de configuration comporte ces informations d’identification correspondantes. Toujours dans le cas où l’information de filtrage indique que la ressource esclave peut être accédée par seulement un ou plusieurs équipements maîtres, l’ensemble d’informations de configuration définissant le schéma de configurations peut alors comprendre en outre, pour chaque ressource esclave non inaccessible, -une deuxième information d’accès destinée à indiquer que cette ressource esclave peut être accédée par des équipements maîtres ayant des informations d’identification différentes. Ce peut être le cas par exemple pour un moyen de mémoire interne ou pour l’interface mémoire destinée à être couplée à un moyen de mémoire externe par exemple. Et, dans ce cas, l’ensemble d’informations de configuration comprend bien entendu la liste des informations d’identification des équipements maîtres correspondants. Cela étant, même si certaines ressources esclaves peuvent être accédées par des équipements maîtres ayant des informations d’identification différentes, il est également possible que, parmi ces ressources esclaves, au moins l’une d’entre elles ne puisse pas être accédée de façon simultanée par plusieurs équipements maîtres, de façon en particulier à éviter des conflits. Aussi, est-il avantageusement prévu que l’ensemble d’informations de configuration définissant le schéma de configuration comprenne en outre pour au moins une des ressources esclaves pouvant être accédées par les équipements maîtres de ladite liste, -une troisième information destinée à indiquer que ladite une au moins des ressources esclaves ne peut être accédée que par un seul équipement maître à la fois, -l’équipement maître désirant accéder à cette ressource esclave étant alors configuré pour utiliser un sémaphore. En d’autres termes, l’équipement maître de la liste qui souhaitera accéder à cette ressource esclave devra d’abord « prendre » le sémaphore avant de pouvoir accéder. Si le sémaphore n’est pas disponible, l’équipement maître ne pourra pas accéder à cette ressource esclave et devra attendre que le sémaphore se libère. Il est par ailleurs particulièrement avantageux de définir un mode sécurisé et/ou un mode privilégié (« privileged mode ») pour les équipements maîtres et les ressources esclaves. La notion de mode sécurisé ou de mode privilégié est bien connue de l’homme du métier. Par exemple, pour un processeur en mode sécurisé, un logiciel d’exploitation (Operating System : OS) dédié peut être utilisé avec des ressources qui ne sont pas accessibles dans un mode non sécurisé. Dans un mode privilégié, l’équipement peut bénéficier de droits privilégiés pour des accès à des ressources que n’auront pas d’autres équipements qui ne sont pas en mode privilégié. Ainsi, selon un mode de réalisation, l’ensemble d’informations de configuration définissant le schéma de configuration peut comprendre pour chaque ressource esclave non inaccessible, une information de sécurité destinée à indiquer si cette ressource esclave est accessible par un équipement maître en mode sécurisé ou non. L’ensemble d’informations de configuration définissant le schéma de configuration peut comprendre pour chaque ressource esclave non inaccessible, une information de privilège destinée à indiquer si cette ressource esclave est accessible par un équipement maître en mode privilégié ou non. Dans tout ce qui précède, la notion de filtrage et l’ensemble des informations de configuration s’appliquent à toute ressource esclave quelle que soit sa nature. Par conséquent cela s’applique en particulier à des périphériques. Il est donc possible en particulier d’isoler un périphérique dans un contexte d’exécution particulier pour par exemple des raisons de sécurité et/ou de sureté. Mais cela s’applique également en particulier à des fonctionnalités de périphériques. De ce fait il est donc avantageusement possible d’effectuer en particulier un filtrage par fonctionnalité (« feature ») de périphérique. Et là encore il est donc possible en particulier d’isoler une fonctionnalité à l’intérieur d’un périphérique dans un contexte d’exécution particulier pour par exemple des raisons de sécurité et/ou de sureté. Par ailleurs, l’ensemble d’informations de configuration définissant un schéma de configuration peut comprendre en outre cette fois-ci pour chaque équipement maître, outre son information d’identification, une information de sécurité destinée à indiquer si cet équipement maître est configuré en mode sécurisé ou non. De même, l’ensemble d’informations de configuration définissant le schéma de configuration peut comprendre en outre pour chaque équipement maître, outre son information d’identification, une information de privilège destinée à indiquer si cet équipement maître est configuré en mode privilège ou non. Le premier équipement maître gestionnaire est quant à lui de préférence configuré pour être en mode sécurisé et en mode privilège à l’issue de sa phase de démarrage. Comme on l’a vu ci-avant, il est possible de modifier un schéma de configuration en modifiant au moins une information de configuration. Cela étant, il est possible également que l’ensemble d’informations de configuration définissant le schéma de configurations comprenne en outre pour certaines au moins de ressources esclaves et certains au moins des équipements maîtres, une information de verrouillage destinée à indiquer si leurs informations de configuration peuvent ou non être modifiées. En ce qui concerne maintenant les transactions véhiculées entre les équipements maîtres et les ressources esclaves, chaque transaction émise par un équipement maître comprend, selon un mode de réalisation, un champ d’adressage dont le contenu est destiné à adresser la ressource esclave destinataire de cette transaction et le contenu du champ d’adressage n’appartient pas audit ensemble d’information de configuration. En effet, comme indiqué ci-avant, le contenu du champ d’adressage n’intervient pas dans la définition du schéma de configuration. Selon un mode de réalisation, les moyens de traitement comportent en outre des moyens d’adjonction configurés pour ajouter à chaque transaction émise par un équipement maître, au moins l’information d’identification de cet équipement maître, cette information d’identification n’appartenant pas au champ d’adressage de la transaction. Les moyens d’adjonction sont en outre avantageusement configurés pour ajouter à chaque transaction émise par un équipement maître, l’information de sécurité et/ou l’information de privilège si ces deux informations ou l’une des deux informations ne figurent pas déjà dans la transaction émise par l’équipement maître. En effet, certains équipements maîtres peuvent déjà émettre une transaction contenant des bits représentatifs de leur mode sécurisé et/ou privilège. Et dans ce cas, il n’est pas nécessaire bien entendu que les moyens d’adjonction procèdent à une telle adjonction. Selon un mode de réalisation, les moyens d’adjonction comportent, pour chaque équipement maître, une unité de gestion élémentaire configurée pour accéder à l’information d’identification affectée à cet équipement maître et éventuellement à l’information de sécurité et/ou à l’information de privilège, et pour ajouter à toute transaction émise par l’équipement maître, cette information d’identification et éventuellement à l’information de sécurité et/ou l’information de privilège. Une telle « décentralisation » des moyens d’adjonction en des unités locales affectées à chaque équipement maître, permet une plus grande homogénéité d’implémentation du système sur puce et permet aisément de rajouter un équipement maître si nécessaire sans devoir modifier les autres unités de gestion élémentaire. Chaque unité de gestion élémentaire affectée à un équipement maître est de préférence connectée par une liaison dédiée au moins au jeu de registres de configuration affecté à cet équipement maître. En d’autres termes, on ne passe pas par les bus de communication du circuit d’interconnexion mais par une liaison dédiée, par exemple des pistes métalliques du circuit intégré. Ceci simplifie la réalisation et la programmation du système sur puce. Selon un mode de réalisation, au moins une information de configuration est destinée à être jointe à chaque transaction et les moyens de traitement comportent des moyens de vérification configurés pour vérifier si une transaction émanant d’un équipement maître et destinée à une ressource esclave est bien autorisée à accéder à cette ressource esclave en utilisant ladite au moins une information de configuration jointe à ladite transaction. En particulier, les moyens de vérification sont configurés pour vérifier si une transaction émanant du port d’accès de test et destinée à une ressource esclave est bien autorisée à accéder à cette ressource esclave, en utilisant ladite au moins une information d’identification de test jointe à ladite transaction. Selon un autre mode de réalisation, il est possible que les moyens de vérification soient configurés pour vérifier si une transaction émanant du port d’accès de test et destinée à une ressource esclave est bien autorisée à accéder à cette ressource esclave en utilisant également au moins ladite information de sécurité et ladite information de privilège jointes à ladite transaction. Les moyens de vérification sont avantageusement configurés pour effectuer ladite vérification en aval du circuit d’interconnexion. En effet, effectuer une vérification en aval du circuit d’interconnexion et non pas en amont permet là encore une homogénéité d’implémentation et permet aisément de rajouter une ressource esclave de façon facilitée ou encore d’avoir une granularité au registre ou au bit près. Pour compléter cette homogénéité d’implémentation et cette facilité de rajout d’une ressource esclave si nécessaire, les moyens de vérification comportent avantageusement pour chaque ressource esclave un module de vérification élémentaire configuré pour accéder à l’ensemble d’informations de configuration affectées à cette ressource esclave ainsi qu’à ladite information d’identification particulière. On retrouve donc là encore une décentralisation des moyens de vérification en des modules localisés. Chaque module de vérification élémentaire affecté à une ressource esclave est là encore connecté avantageusement par une liaison dédiée au jeu de registres de configuration affecté à cette autre ressource esclave ainsi qu’au registre centralisé, par exemple par des pistes métalliques. Comme on l’a vu ci-avant, il est possible que parmi les équipements maîtres, figure au moins un équipement maître ayant un port esclave et un port maître, par exemple un contrôleur USB, avec des informations de configuration affectées au port esclave et des informations de configuration affectées au port maître. Il est également possible que cet équipement maître ayant un port esclave et un port maître soit dans un premier temps contrôlé par un premier microprocesseur puis dans un deuxième temps par un deuxième microprocesseur, les deux microprocesseurs ayant des informations de configuration différentes. Et, il est avantageux que lorsqu’un processeur contrôle un tel équipement maître, les informations de configuration du port d’entrée soient dupliquées au niveau du port de sortie. Ainsi, selon un mode avantageux de réalisation, les moyens de traitement comportent des moyens d’héritage configurés pour, sur commande et en tenant compte de règles d’héritage, remplacer certaines au moins des informations de configuration affectées au port maître par les informations de configuration homologues affectées au port esclave ou bien conserver les informations de configuration affectées au port maître. Ainsi, lorsqu’un autre microprocesseur prend le contrôle d’un tel équipement maître, les moyens d’héritage peuvent permettre par une simple commutation, et si les règles d’héritage l’autorisent, de conférer au port maître les informations de configuration du port esclave qui correspondent à celles de l’autre microprocesseur. Mais les règles d’héritage interdisent par exemple de définir un port d’un périphérique en mode sécurisé si l’équipement maître qui le contrôle n’est pas lui-même en mode sécurisé. Ainsi, plus en détail et selon un mode possible de réalisation, les moyens d’héritage comportent, -au sein de l’unité de gestion élémentaire affectée au port maître, un jeu de commutateurs commandables connectés à certains au moins des registres de configuration affectés au port esclave et aux registres de configuration homologue affectés au port maître, et -des moyens de commande configurés pour commander le jeu de commutateurs de façon à sélectionner soit les registres de configuration correspondants affectés au port maître soit les registres de configuration correspondants affectés au port esclave. Des moyens d’héritage analogues peuvent être par exemple implémentés au sein de l’unité de gestion élémentaire affectée au port d’accès de test, de façon à sélectionner par exemple soit le jeu de registres de configuration affecté au microprocesseur sélectionné pour le débogage soit le registre centralisé dans le cas d’un débogage global du système sur puce. Selon un autre aspect, il est proposé un procédé de gestion du fonctionnement d’un système sur puce, le système sur puce comprenant plusieurs équipement maîtres comportant plusieurs microprocesseurs, plusieurs ressources esclaves, un circuit d’interconnexion couplé entre les équipements maîtres et les ressources esclaves et capable de router des transactions entre des équipements maîtres et des ressources esclaves, le procédé comprenant -une phase de configuration comportant .une définition d’au moins un schéma de configuration par un ensemble d’informations de configuration permettant de définir une assignation d’au moins un équipement maître à certaines au moins des ressources esclaves, et .une implémentation au sein du système sur puce dudit au moins un schéma de configuration, -une sélection d’au moins un microprocesseur et une autorisation, pour un outil de débogage externe, à accéder en vue d’un débogage, uniquement aux ressources esclaves assignées audit au moins un microprocesseur sélectionné, ou bien -une interdiction pour l’outil de débogage, d’accéder à toute ressource esclave. Selon un mode de mise en œuvre, les équipements maîtres comportent un port d'accès de test couplé à l’outil de débogage externe, ledit ensemble d’informations de configuration comporte au moins une information d’identification affectée à chaque équipement maître, le procédé comportant également une affectation audit port d’accès de test d’une information d’identification, dite information d’identification de test, modifiable, et représentative dudit au moins un microprocesseur sélectionné, et le procédé comprenant en outre une adjonction au moins de ces informations d’identification à toutes les transactions émises par les équipements maîtres correspondants, et toute ressource esclave assignée audit au moins un microprocesseur sélectionné accepte de recevoir toute transaction comportant cette information d’identification de test. Selon un mode de mise en œuvre, si un seul microprocesseur est sélectionné, ladite information d’identification de test est l’information d’identification du microprocesseur. Selon un mode de mise en œuvre, si plusieurs microprocesseurs sont sélectionnés, ladite information d’identification de test est une information d’identification particulière différente des informations d’identification des microprocesseurs sélectionnés et configurée pour désigner ces microprocesseurs sélectionnés. Selon un mode de mise en œuvre, une ressource esclave appartient au groupe formé au moins par un périphérique, une fonctionnalité d’un périphérique, un moyen de mémoire interne au système sur puce, une interface mémoire interne au système sur puce et destinée à être couplée à un moyen de mémoire externe au système sur puce. Selon un mode de mise en œuvre, le procédé comprend une mise à jour des informations de configuration affectées à chaque ressource esclave et à chaque équipement maître, sous le contrôle d’un premier équipement maître dit gestionnaire. Selon un mode de mise en œuvre, l’ensemble d’informations de configuration définissant le schéma de configuration comprend pour chaque ressource esclave non inaccessible, une information de sécurité indiquant si cette ressource esclave est accessible par un équipement maître en mode sécurisé ou non. Selon un mode de mise en œuvre, l’ensemble d’informations de configuration définissant le schéma de configuration comprend pour chaque ressource esclave non inaccessible, une information de privilège indiquant si cette ressource esclave est accessible par un équipement maître en mode privilégié ou non. Selon un mode de mise en œuvre, l’ensemble d’informations de configuration définissant le schéma de configuration comprend pour chaque équipement maître, outre son information d’identification, une information de sécurité indiquant si cet équipement maître est configuré en mode sécurisé ou non. Selon un mode de mise en œuvre, l’ensemble d’informations de configuration définissant le schéma de configuration comprend en outre pour chaque équipement maître, outre son information d’identification, une information de privilège indiquant si cet équipement maître est configuré en mode privilège ou non. Selon un mode de mise en œuvre, le procédé comprend une configuration du premier équipement maître gestionnaire en mode sécurisé et en mode privilège à l’issue de sa phase de démarrage. Selon un mode de mise en œuvre, chaque transaction émise par un équipement maître comprend un champ d’adressage dont le contenu adresse la ressource esclave destinataire de cette transaction, et le contenu du champ d’adressage n’appartient pas audit ensemble d’informations de configuration. Selon un mode de mise en œuvre, chaque transaction émise par un équipement maître comprend un champ d’adressage dont le contenu adresse la ressource esclave destinataire de cette transaction, et le procédé comprend l’adjonction à chaque transaction émise par un équipement maître, d’au moins l’information d’identification de cet équipement maître, ladite information d’identification n’appartenant pas au champ d’adressage de la transaction. Selon un mode de mise en œuvre, le procédé comprend l’adjonction à chaque transaction émise par un équipement maître, de l’information de sécurité et/ou de l’information de privilège si ces deux informations ou l’une de ces deux informations ne figurent pas déjà dans la transaction émise par l’équipement maître. Selon un mode de mise en œuvre, au moins une information de configuration est jointe à chaque transaction, et le procédé comprend une vérification si une transaction émanant du port d’accès de test et destinée à une ressource esclave est bien autorisée à accéder à cette ressource esclave, ladite vérification comportant l’utilisation de ladite au moins une information d’identification de test jointe à ladite transaction. Selon un mode de mise en œuvre, ladite vérification comprend l’utilisation d’au moins ladite information de sécurité et de ladite information de privilège jointes à ladite transaction. Selon un mode de mise en œuvre, ladite vérification est effectuée en aval du circuit d’interconnexion. Selon un mode de mise en œuvre, ladite vérification comprend des vérifications locales effectuées au niveau des ressources esclaves à partir des informations de configuration respectivement affectées à ces ressources esclaves et de ladite information d’identification particulière. Le système sur puce peut former un microcontrôleur. D’autres avantages et caractéristiques de la description apparaîtront à l’examen de la description détaillée de modes de mise en œuvre et de réalisation, nullement limitatifs, et des dessins annexés : illustrent de façon schématique des modes de mise en œuvre et de réalisation de l’invention. Sur la figure 1, la référence MCU désigne un système sur puce (« System On Chip ») formant ici un microcontrôleur, bien que cet exemple ne soit pas limitatif. Le système sur puce MCU comprend ici plusieurs équipements maîtres CPU1, CPU2, LM3…LMj…LMk. Dans cet exemple, les équipements maîtres CPU1 et CPU2 sont des microprocesseurs et les autres équipements maîtres peuvent être par exemple des équipements maîtres de type accès direct en mémoire (DMA : Direct Memory Access) ou bien par exemple des contrôleurs USB ou encore un équipement maître du type PCI express, sans que cette liste d’exemples ne soit exhaustive. Le système sur puce comprend également parmi les équipements maîtres, un port d’accès de test DAP, conforme par exemple, à la norme JTAG, destiné à être couplé à un outil de débogage externe DBT. Le système sur puce MCU comporte également plusieurs ressources esclaves IMM1, IMTM2, PH3, PH4, PH5, PH60 et PH61. D’une façon générale, une ressource esclave appartient au groupe formé au moins par un périphérique, une fonctionnalité d’un périphérique, un moyen de mémoire interne au système sur puce MCU, une interface mémoire interne au système sur puce et destinée à être couplée à un moyen de mémoire externe au système sur puce. Ainsi, dans l’exemple illustré, la ressource esclave IMM1 est un moyen de mémoire au système sur puce. Le terme « moyen de mémoire » s’entend ici d’une façon générale et incorpore par exemple une mémoire complète ou alors une ou plusieurs zones mémoire par exemple. La ressource esclave IMTM2 est ici une interface mémoire interne destinée à être couplée à un moyen de mémoire externe EXMM, par exemple une mémoire DRAM. Les ressources esclaves PH3, PH4 et PH5 sont des périphériques, par exemple un périphérique du type UART, un contrôleur I 2 C, un contrôleur SPI. La référence PH6 désigne ici un dispositif d’horloge temps réel (RTC : Real time Clock) comportant par exemple le module PH60 destiné à délivrer le signal d’horloge et le module PH61 destiné par exemple à délivrer une alarme. Dans ce cas, les modules PH60 et PH61 qui sont des fonctionnalités du dispositif d’horloge temps réel PH6 sont considérés comme des ressources esclaves. La structure des équipements maîtres et des ressources esclaves est classique et connue en soi. Le système sur puce MCU comporte par ailleurs un circuit d’interconnexion INTC capable de router des transactions entre des équipements maîtres et des ressources esclaves. La structure d’un tel circuit d’interconnexion, qui est en général un circuit d’interconnexion multicouches, ainsi que le protocole permettant l’échange et le routage des transactions à l’intérieur du circuit d’interconnexion sont bien connus de l’homme du métier. Celui-ci pourra par exemple se référer notamment : -à l’article de Venkateswara Rao et autres intitulé « A Frame work on AMBA bus based Communication Architecture to improve the Real Time Computing Performance in MPSoC », International Journal of Computer Applications (0975-8887), Volume 91 - N° 5, Avril 2014, ou -à une présentation générale de ces circuits d’interconnexion effectuée en 2015 par A. Gerstlauer et disponible à l’adresse internet http://users.ece.utexas.edu/~gerstl/ee382v_f14/lectures/lecture_12.pdf. Par ailleurs, à titre indicatif mais non limitatif, on peut utiliser par exemple le circuit d’interconnexion commercialisé par la société ARM sous la référence NIC-400 (version R0p3). Le système sur puce comporte également, associé à chaque équipement maître et à chaque ressource esclave, un jeu de registres de configuration comportant plusieurs registres de configuration destinés à stocker respectivement des informations de configuration dont on reviendra plus en détail ci-après sur la signification. La référence RGCM1 désigne le jeu de registres de configuration associé à l’équipement maître CPU1. La référence RGCM2 désigne le jeu de registres de configuration associé à l’équipement maître CPU2. La référence RGCM3 désigne le jeu de registres de configuration affecté à l’équipement maître LM3. La référence RGCMj désigne le jeu de registres de configuration affecté à l’équipement maître LMj Par ailleurs, le système sur puce comporte ici l’équipement maître LMk, par exemple un contrôleur USB contrôlable par un microprocesseur, par exemple le microprocesseur CPU1, et cet équipement maître LMk comporte un port de sortie PS capable d’émettre des transactions ainsi qu’un port d’entrée PE capable de recevoir des transactions. Le port d’entrée PE est alors considéré comme une ressource esclave et le port de sortie PS est alors considéré comme un équipement maître. Aussi, la référence RGCMk désigne le jeu de registres de configuration affecté à l’équipement maître PS. La référence RGCS1 désigne le jeu de registres de configuration affecté à la ressource esclave IMM1. La référence RGCS2 désigne le jeu de registres de configuration associé à la ressource esclave IMTM2. La référence RGSC3 désigne le jeu de registres de configuration associé au périphérique PH3. La référence RGCS4 désigne le jeu de registres de configuration affecté au périphérique PH4. La référence RGCS5 désigne le jeu de registres de configuration affecté au périphérique PH5. La référence RGCS60 désigne le jeu de registres de configuration affecté à la fonctionnalité PH60. Et, la référence RGCS61 désigne le jeu de registres de configuration affecté à la fonctionnalité PH61. Par ailleurs, il est prévu dans cet exemple, un registre RDS, dit registre de désignation, dont on reviendra plus en détail sur la fonctionnalité mais dont on peut d’ores et déjà indiquer qu’il sert à désigner un équipement maître ayant la qualité d’équipement maître gestionnaire. Par ailleurs, le registre RGG, dit registre gestionnaire, dont on reviendra également ci-après plus en détail sur la fonctionnalité, sert à désigner l’équipement maître gestionnaire courant, qui, comme on le verra plus en détail ci-après, peut éventuellement être modifié au cours du fonctionnement du système sur puce MCU, c’est-à-dire ici lors de l’exécution d’un programme utilisateur. Il est également prévu ici un registre dit centralisé, RGCCTR, dont on reviendra également plus en détail sur la fonctionnalité, et qui sert dans le cas d’un débogage global du système sur puce, c’est-à-dire un débogage de tous les microprocesseurs. Comme on le verra plus en détails ci-après dans le cadre d’un mode de réalisation particulièrement avantageux, faisant intervenir une notion d’« héritage », le jeux de registres affecté au port d’accès de test DAP peut être soit le jeu de registres RGCM1 associé à l’équipement maître CPU1 soit le jeu de registres de configuration RGCM2 associé à l’équipement maître CPU2, soit le registre centralisé RGCTR. Les différents jeux de registres de configuration sont représentés ici au sein d’un contrôleur RIFC. Cela étant, ils pourraient être disposés à l’extérieur du contrôleur. Le système sur puce MCU comporte également, associé à chaque équipement maître, une unité de gestion élémentaire RIMU1, RIMU2, RIMU3, RIMUj, RIMUk. On reviendra plus en détail sur la structure et la fonctionnalité de ces unités de gestion élémentaire mais on peut d’ores et déjà dire qu’ils font partie de moyens d’adjonction destinés à ajouter à toute transaction émise par un équipement maître, une information d’identification CID et éventuellement une information de sécurité et/ou une information de privilège. Une unité de gestion élémentaire RIMUDAP est également associée au port d’accès de test et destinée à ajouter à toute transaction émise par le port d’accès de test, une information d’identification dite de test et éventuellement une information de sécurité et/ou une information de privilège. Comme on le verra ci-après, cette information d’identification de test peut être l’information d’identification de l’un des microprocesseurs ou bien une information d’identification particulière, différente des informations d’identification des microprocesseurs, contenue dans le registre centralisé RGCCTR. Le système sur puce comporte également, associé à chaque ressource esclave, un module de vérification élémentaire RISU1, RISU2, RISU3, RISU4, RISU5, RISU60 et RISU61 dont on reviendra également plus en détail ci-après sur la structure et la fonctionnalité. On peut d’ores et déjà dire que ces modules de vérification élémentaire font partie des moyens de vérification destinés à vérifier si une transaction destinée à une ressource esclave est bien autorisée à accéder à cette ressource esclave. Les différentes unités de gestion élémentaire RIMU et les différents modules de vérification élémentaire RISU sont respectivement connectés aux jeux de registres de configuration correspondants par des liaisons spécifiques, par exemple des pistes métalliques. Alors que les modules de vérification élémentaires RISUi ont été représentés sur la figure 1 à l’extérieur des périphériques correspondants, il est tout à fait possible de prévoir un ou plusieurs périphériques ayant leur module de vérification élémentaire correspondant, intégré au périphérique lui-même. Si l’on se réfère maintenant plus particulièrement à la figure 2, le système sur puce MCU comporte des moyens de traitement MT, répartis notamment au sein des différents éléments qui ont été décrits en référence à la figure 1, et configurés pour permettre à un utilisateur du système sur puce d’implémenter au sein du système sur puce, au cours d’une phase de configuration PHCFG (étape 20), un schéma de configuration SCH qui est défini par l’ensemble des informations de configuration qui vont être stockées dans les différents jeux de registres de configuration. Avant de revenir plus en détail sur la constitution de ces informations de configuration, on peut d’ores et déjà noter que l’utilisateur a la possibilité d’implémenter une configuration statique ou dynamique. Plus précisément, comme illustré sur la figure 3, les moyens de traitement sont configurés pour permettre à un utilisateur du système sur puce d’implémenter (étape 20) un schéma initial de configuration SCHI qui va former le schéma de configuration SCH. En d’autres termes, selon cette variante, une fois le schéma initial de configuration implémenté, celui-ci reste valable au cours de l’utilisation ou phase de fonctionnement du système sur puce. En variante, comme illustré sur la figure 4, il est possible à un utilisateur, au cours de la phase de configuration PHCFG, de faire implémenter par les moyens de traitement MT (étape 200) un schéma initial de configuration ayant un ensemble initial d’informations de configuration puis de faire modifier (étape 201) le schéma initial de configuration par les moyens de traitement en modifiant la valeur d’au moins une information de configuration, par exemple, de cet ensemble initial de façon à obtenir l’ensemble d’information de configuration définissant un nouveau schéma de configuration SCH. Les moyens de traitement comprennent des moyens d’installation qui comportent parmi les équipements maîtres un premier équipement maître dit gestionnaire. Comme illustré sur la figure 5, ce premier équipement maître gestionnaire EMG est configuré pour, en réponse à un premier démarrage 50, ou démarrage à froid (cold boot) du système sur puce, effectuer une phase de démarrage à l’issue de laquelle ce premier équipement maître gestionnaire EMG est configuré pour au moins permettre l’implémentation 51 du schéma initial de configuration SCHI. Comme illustré schématiquement sur la figure 6, la désignation du premier équipement maître gestionnaire EMG peut être fixée lors de la réalisation 60 du système sur puce MCU, par exemple par un codage en dur. En variante, il est possible pour l’utilisateur d’utiliser le registre des désignations RDS programmable permettant de désigner le premier équipement maître gestionnaire EMG. Plus précisément, comme illustré sur la figure 7, lors de la fourniture 70 du système sur puce MCU, l’utilisateur peut procéder à une programmation 71 du registre de désignation RDS, par exemple en programmant ou non des séries de mémoires du type OTP formant le registre de désignation RDS de façon à désigner l’équipement maître gestionnaire EMG, qui est par exemple dans cet exemple le microprocesseur CPU1. De façon notamment à éviter des conflits, les moyens d’installation sont en outre configurés, comme illustré sur la figure 8, pour rendre temporairement inopérants (étape 81) tous les autres équipements maîtres LM2, LM3, LMj, LMk, CPU2 tant que le premier équipement maître gestionnaire EMG, ici le microprocesseur CPU1, n’a pas terminé sa phase de démarrage 80. Lorsqu’un équipement maître est un microprocesseur, on peut le rendre inopérant en forçant par exemple le signal de réinitialisation (reset) à 0 ce qui le maintient en état de veille. Lorsque les autres équipements maîtres sont des équipements contrôlés par un microprocesseur, ils sont bien entendu inopérants tant que le processeur lui-même est inopérant. A titre d’exemple, comme illustré sur la figure 9, les moyens d’installation comportent outre l’équipement maître gestionnaire EMG, une mémoire de démarrage (boot ROM) BMM configurée pour stocker, dans une étape de stockage 91, un programme de démarrage BPR exécutable uniquement par le premier équipement maître gestionnaire CPU1 lors du premier démarrage ou du démarrage à froid du système sur puce (étapes 90 et 92). Les moyens d’installation comportent par ailleurs une entrée INP (figure 1) configurée pour recevoir un programme utilisateur. Ce programme utilisateur peut être par exemple stocké sur une carte SD coopérant avec ladite entrée INP. Ce programme utilisateur UPR (figure 9) est reçu de l’entrée INP dans l’étape 94 et stocké (étape 95) dans une mémoire programme PMM. Ce programme utilisateur UPR contient au moins des instructions représentatives du schéma initial de configuration SCHI. Les moyens de traitement comportent alors des moyens d’allocation permettant d’implémenter le schéma initial de configuration. Dans cet exemple, les moyens d’allocation comportent le premier équipement maître gestionnaire (par exemple le microprocesseur CPU1) configuré pour, à l’issue de sa phase de démarrage, exécuter (étape 93) le programme utilisateur UPR afin d’implémenter le schéma initial de configuration. Alors que l’on a décrit ici comme premier équipement maître gestionnaire EMG un microprocesseur, par exemple le microprocesseur CPU1, il est tout à fait possible en variante que le premier équipement maître gestionnaire comprenne un circuit logique matériel. Alors que l’on vient de décrire un seul équipement maître gestionnaire lors de la phase de configuration PHCFG, il est possible, comme illustré schématiquement sur la figure 10, de modifier l’équipement maître gestionnaire lors de cette phase de configuration. Plus précisément, les moyens d’installation comportent alors parmi les équipements maîtres, un équipement maître dit équipement maître gestionnaire initial, par exemple le microprocesseur CPU1, configuré pour lors du premier démarrage du système sur puce, effectuer une phase de démarrage à l’issue de laquelle il est configuré pour autoriser un démarrage d’un autre équipement maître désigné comme étant un nouvel équipement maître gestionnaire, par exemple le microprocesseur CPU2. Ce nouvel équipement maître gestionnaire forme alors ledit premier équipement maître gestionnaire qui est configuré pour à l’issue de sa phase de démarrage, au moins permettre l’implémentation du schéma initial de configuration. L’équipement maître gestionnaire initial peut comprendre un microprocesseur et le nouvel équipement maître gestionnaire peut comprendre un autre microprocesseur. En variante, l’équipement maître gestionnaire initial peut comprendre un circuit logique matériel et le nouvel équipement maître gestionnaire peut comprendre un microprocesseur. Et, là encore, les moyens d’installation sont configurés pour rendre temporairement inopérants tous les autres équipements maîtres tant que la phase de démarrage de l’équipement maître gestionnaire initial et celle du nouvel équipement maître gestionnaire ne sont pas terminées. A titre d’exemple illustré sur la figure 10, les moyens d’installation comportent à cet égard une mémoire de démarrage BMM configurée pour stocker (étape 100) un programme de démarrage BPR1 exécutable uniquement par l’équipement maître gestionnaire initial CPU1 lors du premier démarrage ou démarrage à froid 101 du système sur puce MCU. Les moyens d’installation comportent également une mémoire programme PMM configurée pour stocker le programme de démarrage BPR2 du nouvel équipement maître gestionnaire CPU2. Il est alors prévu une réception via par exemple l’entrée INP, du programme de démarrage BPR2 et du programme utilisateur UPR, ces deux programmes étant stockés (étape 104) dans la mémoire programme PMM. Lors du démarrage à froid 101, l’équipement maître gestionnaire initial CPU1 exécute son programme de démarrage BPR1 (étape 102) et autorise alors le démarrage du microprocesseur CPU2 qui est le nouvel équipement maître gestionnaire. Celui-ci exécute dans l’étape 105 son programme de démarrage PBR2 puis le programme utilisateur UPR (étape 106) afin d’implémenter le schéma initial de configuration SCHI. Bien entendu, comme indiqué ci-avant, dans l’étape 107, les autres équipements maîtres LM2, LM3, LMj et LMk sont inopérants. Alors que l’on a vu précédemment qu’il était possible de changer d’équipement maître gestionnaire au cours de la phase de configuration, il est également possible, comme illustré sur la figure 11, de changer d’équipement maître gestionnaire au cours de la phase de fonctionnement PHF du système sur puce, c’est-à-dire lors de l’exécution du programme utilisateur après implémentation du schéma de configuration. Plus précisément, sur la figure 11, le microprocesseur CPU1 est un premier équipement maître gestionnaire. Et, lors de l’exécution 110 du programme utilisateur UPR, les moyens de traitement MT modifient (étape 111) l’équipement maître gestionnaire EMG qui, dans ce cas, devient un nouvel équipement maître gestionnaire CPU2. Il est bien entendu possible que ce nouvel équipement maître gestionnaire CPU2 puisse à son tour désigner (étape 112) un nouvel équipement maître gestionnaire et perdre alors sa qualité d’équipement maître gestionnaire. A titre d’exemple ce nouvel équipement maître gestionnaire peut être de nouveau le microprocesseur CPU1. A cet égard, seul l’équipement maître gestionnaire peut désigner un nouvel équipement maître gestionnaire. Et par exemple ceci s’effectue par une écriture dans le registre gestionnaire RGG par l’actuel équipement maître gestionnaire, de l’information d’identification du nouvel équipement maître gestionnaire. Dès cet instant, l’ancien équipement maître gestionnaire a alors perdu sa qualité d’équipement maître gestionnaire. On se réfère maintenant plus particulièrement à la figure 12 pour illustrer un exemple d’ensemble d’informations de configuration définissant un schéma de configuration SCH. L’ensemble d’informations de configuration comporte pour chaque équipement, une information d’indentification CID. Cette information d’indentification permet d’identifier l’équipement maître parmi la liste des équipements maîtres. Cette information d’indentification CID peut être par exemple un mot numérique. Le jeu d’informations de configuration d’un équipement maître peut également comporter une information de sécurité SEC, par exemple un bit, indiquant, selon la valeur logique du bit, si cet équipement maître est configuré en mode sécurisé ou non. Le jeu d’informations de configuration pour un équipement maître peut également comporter une information de privilège PRV, par exemple un bit, indiquant selon la valeur logique du bit si cet équipement maître est configuré en mode privilégié ou non. Cette information de privilège peut comporter plusieurs bits si plusieurs niveaux de modes privilégiés sont prévus. Enfin, il peut être prévu une information de verrouillage LKM, par exemple un ou plusieurs bits, qui, selon la valeur logique du ou des bits, indiquent si l’une au moins des informations de configuration, par exemple les informations de configuration SEC et PRV, ou encore l’information d’identification CID, peuvent ou non être modifiées. Il est également possible de prévoir un ou plusieurs bits de verrouillage permettant de verrouiller le contenu du registre gestionnaire RGG désignant l’information d’identification de l’équipement maître gestionnaire. Ces informations de configuration associées à l’équipement maître sont stockées (étape 120) dans le jeu de registre de configuration correspondant RGCMi. En ce qui concerne une ressource esclave, l’ensemble d’informations de configuration qui lui est associé peut comprendre par exemple une information d’inaccessibilité INAC, par exemple un bit, destiné à indiquer, selon la valeur logique du bit, que cette ressource esclave est inaccessible par tout équipement maître. Le schéma de configuration SCH comprend en outre pour une ressource esclave non inaccessible, une information de filtrage IFLT, par exemple un bit, destinée à indiquer, en se basant uniquement sur les informations d’identification CID des équipements maîtres, si cette ressource esclave peut être accédée par n’importe quel équipement maître ou par seulement un ou plusieurs équipements maîtres. Ainsi, par exemple, si l’information de filtrage a la valeur logique « 0 », cela signifie qu’il n’y a pas de filtrage appliqué sur les informations d’identification et que par conséquent, une ressource esclave peut être accédée par tout équipement maître, sous réserve d’autres restrictions d’accès éventuelles que l’on verra plus en détail ci-après. En fait, ces ensembles d’informations de configuration permettent d’assigner à une ressource esclave, au moins un équipement maître. Il convient de noter que plusieurs équipements maîtres peuvent avoir la même information d’identification CID. C’est le cas par exemple lorsque ces équipements maîtres comportent un microprocesseur et un ou plusieurs équipements maîtres contrôlables par ce microprocesseur. On forme alors dans ce cas un compartiment désigné par l’information d’identification CID. Tous les équipements maîtres de ce compartiment peuvent alors avoir par exemple accès aux mêmes ressources mémoire. Il est également possible qu’un équipement maître contrôlé par un microprocesseur, n’ait, pour des raisons de sécurité, pas la même information d’identification que le microprocesseur. C’est par exemple le cas pour un équipement du type PCI-E. Dans ce cas, ceci permet de limiter l’accès à certaines ressources mémoire de cet équipement maître du type PCI-E. L’ensemble d’informations de configuration définissant le schéma de configuration peut comprendre en outre pour la ressource esclave non accessible, une première information d’accès IAC1 destinée à indiquer, dans le cas où l’information de filtrage IFLT (IFLT=1 par exemple) indique que la ressource esclave considérée peut être accédée par seulement un ou plusieurs équipements maîtres, que cette ressource esclave peut être accédée par un ou plusieurs équipements maîtres ayant la même information d’identification CID. Dans ce cas bien entendu, l’ensemble d’informations de configuration comporte cette information d’identification correspondante CID. Comme indiqué ci-avant, cette information d’identification CID peut se rapporter à un seul équipement maître ou alors à plusieurs équipements maîtres d’un même compartiment. L’ensemble d’informations de configuration définissant le schéma de configuration SHC peut comprendre en outre pour cette ressource esclave non accessible, une deuxième information d’accès IAC2 destinée à indiquer, dans le cas où l’information de filtrage IFLT (IFLT=1) indique que la ressource esclave peut être accédée par seulement un ou plusieurs équipements maîtres, que cette ressource esclave peut être accédée par des équipements maîtres ayant des informations d’identification CID différentes. Et, dans ce cas, l’ensemble d’informations de configuration de cette ressource esclave comporte la liste CID1….CID4, par exemple, des informations d’identification des équipements maîtres correspondants. Une telle ressource esclave qui peut être accédée par plusieurs équipements maîtres séquentiellement ou simultanément, peut être par exemple un moyen de mémoire. Par contre, il est possible pour cette ressource esclave pouvant être accédée par les équipements maîtres de ladite liste, que l’ensemble d’informations de configuration comprenne une troisième information IAC3 destinée à indiquer que cette ressource esclave ne peut être accédée que par un seul équipement maître à la fois, l’équipement maître désirant accéder à cette ressource esclave étant configuré pour utiliser un sémaphore SMP. C’est le cas par exemple lorsqu’une ressource esclave peut être accédée par deux microprocesseurs. Seul le microprocesseur qui prend le sémaphore peut accéder à cette ressource esclave et tant que le microprocesseur n’a pas relâché le sémaphore, l’autre microprocesseur ne peut pas y accéder. Il ne pourra y accéder que lorsqu’il aura pris à son tour le sémaphore SMP. L’ensemble d’informations de configuration définissant le schéma de configuration SCH pour cette ressource esclave peut comprendre également une information de sécurité ISEC, par exemple un bit, destiné à indiquer si cette ressource esclave est accessible par un équipement maître sécurisé ou non. De même, l’ensemble d’informations de configuration peut comporter pour cette ressource esclave une information de privilège, par exemple un bit, IPRV, destiné à indiquer si cette ressource esclave est accessible par un équipement maître en mode privilégié ou non. Et, là encore, il est possible également d’utiliser une information de verrouillage LKS destinée à indiquer si les informations de configuration de cette ressource esclave peuvent ou non être modifiées. Toutes ces informations de configuration affectées à une ressource esclave sont stockées (étape 121) dans le jeu de registres de configuration correspondant RGCSi. Il convient de noter ici que le premier équipement maître gestionnaire, par exemple le microprocesseur CPU1, est configuré pour être en mode sécurisé et en mode privilège à l’issue de sa phase de démarrage. Comme indiqué ci-avant, les moyens d’allocation permettant d’implémenter le schéma de configuration, en particulier le schéma initial de configuration, comportent les jeux de registres de configuration affectés à chaque ressource esclave et à chaque équipement maître ainsi que le contrôleur de configuration RIFC configuré pour mettre à jour les contenus des jeux de registres de configuration avec l’ensemble d’informations de configuration sous le contrôle du premier équipement maître gestionnaire. Ceci est illustré schématiquement sur la figure 13. Plus précisément, l’équipement maître gestionnaire CPU1 commande (étape 130) une mise à jour du schéma de configuration SCH qui est effectuée par le contrôleur de configuration RIFC qui met à jour les contenus des jeux de registres RGCMi et RGCSi (étape 131). Et, seul l’équipement maître qui a la qualité d’équipement maître gestionnaire est configuré pour modifier un schéma de configuration. On se réfère maintenant plus particulièrement à la figure 14 pour décrire un exemple de contenu d’une transaction TR. D’une façon générale, ici, chaque transaction TR émise par un équipement maître comprend un champ d’adressage ADR dont le contenu est destiné à adresser la ressource esclave destinataire de cette transaction. Mais le contenu du champ d’adressage ADR n’appartient pas audit ensemble d’informations de configuration. En d’autres termes, le contenu du champ d’adressage n’est pas utilisé seul ou en combinaison, pour définir les assignations des équipements maîtres auxdites ressources esclaves. Plus précisément, comme illustré sur la figure 14, chaque transaction TR comporte l’information d’identification CID de l’équipement maître émetteur de cette transaction, l’information de sécurité SEC, une indication EXE destinée à indiquer si cette transaction contient ou non une instruction d’exécution, l’information de privilège PRV, une information RW indiquant s’il s’agit d’une transaction en lecture ou en écriture, le champ d’adressage ADR et un champ de données DATA. Les moyens de traitement du système sur puce comportent des moyens d’adjonction configurés pour ajouter à chaque transaction émise par un équipement maître au moins l’information d’identification de cet équipement maître CID, cette information d’identification n’appartenant pas au champ d’adressage ADR de la transaction. Les moyens d’adjonction sont en outre configurés pour ajouter à chaque transaction émise par un équipement maître l’information de sécurité SEC et/ou l’information de privilège si ces deux informations ne figurent pas déjà dans la transaction émise par l’équipement maître. Comme illustré sur la figure 15, ces moyens d’adjonction comportent pour chaque équipement maître EMi, l’unité de gestion élémentaire associée RIMUi qui est reliée au jeu de registres de configuration correspondant RGCMi par la liaison spécifique LDMi. Ainsi, l’unité de gestion élémentaire RIMUi complète la transaction initiale TRI émise par l’équipement maître EMi en lui adjoignant (étape 150) l’information d’identification CID et éventuellement les informations SEC et PRV, la transaction complète TR étant ensuite délivrée sur le bus lié au circuit d’interconnexion INTC. Matériellement, cette unité de gestion élémentaire RIMUi peut comprendre un circuit logique. Les moyens de traitement MT peuvent également comporter des moyens de vérification configurés pour vérifier si une transaction TR émanant d’un équipement maître et destinée à une ressource esclave est bien autorisée à accéder à cette ressource esclave en utilisant au moins l’information de configuration jointe à ladite transaction, et en général certaines au moins des autres informations de configuration de l’ensemble d’informations de configuration affectées à cette ressource esclave. Plus précisément, comme illustré sur la figure 16, les moyens de vérification sont configurés pour effectuer ladite vérification en aval du circuit d’interconnexion INTC et ces moyens de vérification comportent pour chaque ressource esclave le module de vérification élémentaire RISUi qui est configuré pour accéder à l’ensemble d’informations de configuration affecté à cette ressource esclave et stocké dans le jeu de registres de configuration correspondant RGCSi, par l’intermédiaire de la liaison spécifique LDSi. La vérification d’autorisation d’accès est effectuée dans l’étape 160. Cette vérification permet de définir si dans l’étape 161 l’accès de la transaction TR destiné à la ressource esclave RSSi est autorisé ou non. C’est par exemple le cas si l’indication de filtrage IFLT est activée et que la ressource esclave ne peut être accédée que par un ou plusieurs équipements maîtres ayant la même information d’identification, et que l’information d’identification contenue dans la transaction TR ne correspond pas à l’information d’identification stockée dans le jeu de registres RGCSi. Les moyens de vérification déterminent alors si la transaction refusée est une transaction de lecture (étape 163). Si tel est le cas, l’unité de gestion élémentaire RISUi renvoie à l’équipement maître EMi émetteur de la transaction refusée (étape 164) une indication de refus d’accès IR, par exemple un 0. En parallèle, le module de vérification élémentaire RISUi renvoie (étape 165) à l’équipement maître gestionnaire EMG une notification d’accès illégal NIAC contenant un identifiant IDRSSi de la ressource esclave RSSi, l’information d’identification CIDi de l’équipement maître EMI à l’origine de cette transaction refusée, ainsi que le type de transaction (ici le type lecture). Si la transaction refusée est une transaction d’écriture, alors cette transaction est purement et simplement ignorée (étape 167) mais le module de vérification élémentaire RISUi renvoie tout de même à l’équipement maître gestionnaire EMG la notification d’accès illégal contenant là encore l’identifiant IDRSSi, l’information d’identification CIDi de l’équipement maître EMI à l’origine de la transaction refusée et le type de la transaction refusée, ici le type écriture. Structurellement, un module de vérification élémentaire RISU peut comporter un circuit logique. On a vu précédemment que seul l’équipement maître gestionnaire peut envoyer une transaction au contrôleur de configuration pour par exemple mettre à jour des registres de configuration. Il convient donc à cet égard de vérifier qu’une transaction arrivant au contrôleur de configuration est bien émise par l’équipement maître gestionnaire. C’est le rôle d’un module de vérification auxiliaire RISUC affecté au contrôleur de configuration RIFC (figure 17). A cet égard, lorsqu’une transaction TRC, contenant notamment l’information d’identification CID de l’équipement maître à l’origine de cette transaction TRC, est délivrée (étape 170) au module de vérification auxiliaire RISUC, celui-ci, connecté au registre gestionnaire RGG contenant l’information d’identification CID de l’équipement gestionnaire courant, par exemple le microprocesseur CPU1, vérifie que l’information d’identification CID contenue dans la transaction TRC correspond bien à l’information d’identification CID1 (étape 171). Si tel n’est pas le cas, l’accès au contrôleur RIFC est refusé (étape 173). Par contre, s’il y a concordance entre les deux informations d’identification, alors la transaction TRC est bien délivrée au contrôleur de configuration RIFC (étape 172). On a vu précédemment que parmi les équipements maîtres, il est possible qu’il en existe au moins un équipement maître ayant un port esclave et un port maître. C’est le cas par exemple pour l’équipement maître LMk (figure 18) ayant un port d’entrée PE (port esclave) et un port de sortie PS (port maître). Un tel équipement maître peut être par exemple un contrôleur USB qui est contrôlable par un microprocesseur mais qui peut être également contrôlable au cours de l’exécution du programme utilisateur, par un autre microprocesseur. Le port esclave PE est associé à un module de vérification élémentaire RISUk connecté au jeu de registres de configuration correspondant RGCSk et le port maître PS est associé à une unité de gestion élémentaire RIMUk connectée au jeu de registres de configuration correspondant RGCMk mais également au jeu de registres de configuration RGCSk. On suppose dans un premier temps que cet équipement maître LMk est contrôlé par le microprocesseur CPU1. Dans ce cas, le jeu de registres de configuration RGCSk auquel est relié le module de vérification élémentaire RISUk contient l’information d’identification CID1 du microprocesseur 1 ainsi que les informations de privilège et de sécurité correspondant à celles du microprocesseur CPU1. Le jeu de registres RGCMk comporte également l’information d’identification CID1 du microprocesseur CPU1 ainsi que les informations de sécurité et de privilège correspondantes. Les moyens de traitement comportent alors des moyens d’héritage MINH (figure 18) configurés pour, sur commande et en tenant compte de règles d’héritage, remplacer certaines au moins des informations de configuration affectées au port maître par des informations de configuration homologues affectées au port esclave ou bien conserver des informations de configuration affectées au port maître. Plus précisément, ces moyens d’héritage MINH comportent un jeu de commutateurs commandables SW, réalisés par exemple sous forme matérielle, connecté au jeu de registres RGMk et au jeu de registres RGCSk, sélectivement. Les moyens d’héritage MINH comportent également des moyens de commande MCM, par exemple réalisés sous forme logicielle au sein du microprocesseur CPU1, et capables d’émettre un signal de commande CSP destiné à commander le jeu d’interrupteur SW en tenant compte des règles d’héritage. Tant que l’équipement maître LMk est contrôlé par le microprocesseur CPU1, les moyens de commande MCM placent l’interrupteur SW dans la position A de façon à adjoindre à la transaction émise par le port maître PS, l’information d’identification CID1 ainsi que les informations correspondantes de privilège et de sécurité. Par contre, si à un instant donné il y a une modification du schéma de configuration de sorte que c’est par exemple le microprocesseur CPU2 qui doit prendre le contrôle de l’équipement maître LMk, alors, il y a -d’une part une mise à jour du jeu de registres de configuration RGCSk avec la nouvelle information d’identification CID2 du microprocesseur CPU2 et avec les informations de privilège et de sécurité correspondantes et, -d’autre part, un basculement du commutateur SW sur la position B de façon que, automatiquement, l’information d’identification CID2 du microprocesseur CPU2 et les informations de sécurité et de privilège correspondantes soient jointes à la transaction émise par le port maître PS sur le circuit d’interconnexion INTC. En d’autres termes, sans qu’il soit nécessaire d’effectuer une reprogrammation complète du système sur puce, il y a un héritage automatique par une simple commutation, des nouvelles informations affectées au port esclave vers le port maître. On se réfère maintenant plus particulièrement aux figures 19 à 22, pour décrire plus en détails des exemples de débogages du système sur puce. Comme indiqué ci-avant le port d’accès de test DAP est affecté d’une unité de gestion élémentaire RIMUDAP, de structure analogue à celle des autres unités RIMUi (figure 19).Cette unité RIMUDAP, au même titre que les autres unités RIMUi, peut être réalisée par un circuit logique. Dans l’exemple décrit ici, une structure d’héritage, analogue à celle décrite en référence à la figure 18, est implémentée. Plus précisément, l’unité RIMUDAP peut être sélectivement connectée soit au jeu de registres de configuration RGCM1 associé au microprocesseur CPU1, soit au jeu de registres de configuration RGCM2 associé au microprocesseur CPU2, soit au registre centralisé RGCCTR, soit à un autre registre RGND destiné par exemple à contenir un bit. Si ce bit est par exemple égal à zéro, cela signifie qu’aucun débogage n’est possible. Dans ce cas l’unité RIMUDAP interdit par exemple toute connexion avec le circuit d’interconnexion INTC. Si par contre ce bit est égal à 1, alors un débogage est possible. Si l’unité RIMUDAP est reliée au jeu de registres RGCM1, le port d’accès de test DAP va hériter des informations de configuration du microprocesseur CPU1, notamment son information d’identification CID1, et ses informations de privilège et de sécurité. Et toute transaction émise par le port d’accès de test contiendra ces informations. Si l’unité RIMUDAP est reliée au jeu de registres RGCM2, le port d’accès de test DAP va hériter des informations de configuration du microprocesseur CPU2, notamment son information d’identification CID2, et ses informations de privilège et de sécurité. Et toute transaction émise par le port d’accès de test contiendra ces informations. Si l’unité RIMUDAP est reliée au registre centralisé RGCCTR, le port d’accès de test DAP va hériter de l’information d’identification particulière DDCID, qui sera jointe à toute transaction par l’unité RIMUDAP, de façon à permettre un débogage global du système sur puce MCU. Le choix entre ces registres est conditionné par exemple par un commutateur commandé par le contrôleur de configuration RIFC sous le contrôle de l’équipement maître gestionnaire qui est ici le microprocesseur CPU1. Et ce choix est avantageusement, mais non exclusivement, effectué lors du démarrage du système sur puce. Quant aux unités de vérification élémentaires RISUi respectivement affectées aux ressources esclaves RSSi, elles sont non seulement connectées respectivement aux jeux de registres de configuration RGCSi respectivement affectées à ces ressources esclaves RSSi mais aussi au registre centralisé RGCCTR. On se réfère maintenant plus précisément à la figure 20, qui illustre un débogage du microprocesseur CPU1. A cet égard l’outil de débogage externe DBT va accéder, via le port d’accès de test, aux ressources esclaves assignées au microprocesseur CPU1. Dans l’étape 2000, le microprocesseur CPU1 est sélectionné par le contrôleur de configuration RIFC sous le contrôle de l’équipement maître gestionnaire qui est ici, lui aussi, le microprocesseur CPU1. L’unité RIMUDAP est donc reliée aux registres de configuration RGCM1, de façon à permettre l’héritage de l’information d’identification CID1, de l’information de privilège PRV et de l’information de sécurité SEC du microprocesseur CPU1, qui seront jointes à toute transaction TR émise par le port d’accès de test sur commande de l’outil de débogage DBT. Ceci s’effectue dans l’étape 2001, l’information d’identification CIDDAP du port d’accès de test étant donc égal à CID1. Lorsque la transaction TR, destinée à la ressource esclave RSSi (étape 2002) atteint l’unité de vérification élémentaire RISUi associée à cette ressource esclave, cette unité RISUi vérifie, par sa connexion au jeu de registres de configuration RGCSi, si la ressource esclave RSSi est bien assignée au microprocesseur CPU1 (étape 2003). Si tel est le cas, la transaction TR est délivrée à la ressource esclave RSSi (étape 2004). Dans le cas contraire (étape 2005), l’accès est refusé avec par exemple les conséquences exposées aux étapes 163 à 167 de la figure 16. Dans le cas où les deux microprocesseurs CPU1 et CPU2 sont sélectionnés (étape 2100, figure 21) pour un débogage global du système sur puce, l’unité RIMUDAP est reliée au registre centralisé RGCCTR, l’information d’identification CIDDAP du port d’accès de test DAP étant alors égale à l’information d’identification particulière DDCID. Toute transaction TR contenant cette information d’identification particulière DDCID et destinée à une ressource esclave RSSi (étape 2102) est alors délivré à cette ressource esclave (étape 2103) quelle que soit cette ressource esclave. Il convient de noter ici que, d’une façon générale, une transaction contenant cette information d’identification particulière DDCID permet d'accéder à une ressource protégée par sémaphore, sans prendre ce dernier et même si ce dernier est pris par un des microprocesseurs. Par exemple, si une ressource est partagée entre le microprocesseur CPU1 et le microprocesseur CPU2, via un sémaphore, alors si aucun des microprocesseurs n'a pris le sémaphore, la transaction peut tout de même accéder à la ressource sans que l’outil de débogage externe DBT n’ait à effectuer une prise de sémaphore via le port d’accès de test. Si le microprocesseur CPU1 a pris le sémaphore, l’outil de débogage externe DBT peut accéder à la ressource avec la transaction contenant l’information d’identification particulière DDCID sans effectuer la prise de sémaphore et sans que le microprocesseur CPU1 ait à le relâcher. Comme indiqué ci-avant et illustré plus particulièrement sur la figure 22, il est possible d’interdire tout débogage, par exemple en mettant à 0 le bit contenu dans le registre RGND. L’unité RIMUDAP vérifie la valeur de ce bit dans l’étape 2200. Si ce bit est à 0, l’unité RIMUDAP interdit toute connexion du port d’accès de test DAP avec le circuit d’interconnexion. Si ce bit est à 1, alors un débogage est possible, soit sélectif soit global comme indiqué ci-avant. Il convient de noter que la présente invention est compatible avec - l’invention décrite dans la demande de brevet français déposée, aux noms des sociétés STMicroelectronics (Alps) SAS et STMicroelectronics (Grand Ouest) SAS, le même jour que la présente demande et ayant pour titre « Procédé de gestion du fonctionnement d’un système sur puce formant par exemple un microcontrôleur, et système sur puce correspondant », et avec - l’invention décrite dans la demande de brevet français déposée, aux noms des sociétés STMicroelectronics (Alps) SAS, STMicroelectronics (Grand Ouest) SAS et STMICROELECTRONICS (ROUSSET) SAS, le même jour que la présente demande et ayant pour titre « Procédé de gestion de la configuration d’accès à des périphériques et à leurs ressources associées d’un système sur puce formant par exemple un microcontrôleur, et système sur puce correspondant». Système sur puce, comprenant plusieurs équipements maîtres comportant plusieurs microprocesseurs, plusieurs ressources esclaves, un circuit d’interconnexion (INTC) couplé entre les équipements maîtres et les ressources esclaves et capable de router des transactions entre des équipements maîtres et des ressources esclaves, et des moyens de traitement (MT) au moins configurés pour permettre à un utilisateur du système sur puce d’implémenter au sein du système sur puce (MCU) au moins un schéma de configuration (SCH) de ce système défini par un ensemble d’informations de configuration utilisé pour définir une assignation d’au moins un équipement maître à certaines au moins des ressources esclaves, et les moyens de traitement étant en outre configurés pour sélectionner l’un au moins des microprocesseurs et autoriser un outil de débogage externe (DBT) à accéder, en vue d’un débogage, uniquement aux ressources esclaves assignées audit au moins un microprocesseur sélectionné. Système sur puce selon la revendication 1, dans lequel les moyens de traitement (MT) sont en outre configurés pour interdire à l’outil de débogage (DBT) tout accès aux ressources esclaves. Système sur puce selon la revendication 1 ou 2, dans lequel les équipements maîtres comprennent un port d’accès de test (DAP) destiné à être couplé audit outil de débogage externe, ledit ensemble d’informations de configuration comportant au moins une information d’identification (CID) affectée à chaque équipement maître, ces informations d’identification étant destinées à être jointes à toutes les transactions (TR) émises par les équipements maîtres correspondants, ce port d’accès de test étant affecté d’une information d’identification, dite information d’identification de test, (CIDDAP) modifiable, représentative dudit au moins un microprocesseur sélectionné, et toute ressource esclave assignée audit au moins un microprocesseur sélectionné est configurée pour accepter de recevoir une transaction comportant cette information d’identification de test. Système sur puce selon la revendication 3, dans lequel si un seul microprocesseur (CPU1) est sélectionné, ladite information d’identification de test (CIDDAP) est l’information d’identification (CID1) du microprocesseur sélectionné. Système sur puce selon la revendication 3 ou 4, dans lequel si plusieurs microprocesseurs sont sélectionnés, ladite information d’identification de test est une information d’identification particulière (DDCID) différente des informations d’identification des microprocesseurs sélectionnés et est configurée pour désigner ces microprocesseurs sélectionnés. Système sur puce selon l’une des revendications précédentes, comprenant, -un jeu de registres de configuration affecté à chaque ressource esclave et à chaque équipement maître, le jeu de registres de configuration affecté à une ressource esclave étant destiné à stocker les différentes informations de configuration affectées à cette ressource esclave, le jeu de registres de configuration affecté à un équipement maître étant destiné à stocker les différentes informations de configuration affectées à cet équipement maître et -un contrôleur de configuration (RIFC) configuré pour mettre à jour les contenus des jeux de registres de configuration avec ledit ensemble d’informations de configuration sous le contrôle d’un premier équipement maître dit gestionnaire. Système sur puce selon les revendications 4 et 6, dans lequel le jeu de registres de configuration affecté au port d’accès de test (DAP) est celui du microprocesseur sélectionné. Système sur puce selon les revendications 5 et 6, comprenant en outre un registre centralisé (RGCCTR) destiné à contenir ladite information d’identification particulière. Système sur puce selon les revendications 6 et 8, dans lequel le contrôleur de configuration est également configuré pour mettre à jour le contenu du registre centralisé (RGCCTR) sous le contrôle du premier équipement maître dit gestionnaire. Système sur puce selon la revendication 8 ou 9, dans lequel le jeu de registres de configuration affecté au port d’accès de test comprend le registre centralisé (RGCCTR). Système sur puce selon l’une des revendications précédentes, dans lequel une ressource esclave appartient au groupe formé au moins par un périphérique (PH3), une fonctionnalité (PH60) d’un périphérique (PH6), un moyen de mémoire (IMM1) interne au système sur puce, une interface mémoire (INTM2) interne au système sur puce et destinée à être couplée à un moyen de mémoire (EXMM) externe au système sur puce. Système sur puce selon l’une des revendications précédentes, dans lequel au moins un équipement maître (LMk) contrôlable par un microprocesseur comporte un port de sortie (PS) capable d’émettre des transactions ainsi qu’un port d’entrée (PE) capable de recevoir des transactions, ledit port d’entrée étant considéré comme une ressource esclave et le port de sortie comme un équipement maître. Système sur puce selon l’une des revendications précédentes, dans lequel l’ensemble d’informations de configuration du schéma de configuration comprend, pour au moins une ressource esclave, une information d’inaccessibilité (INAC) destinée à indiquer que cette ressource esclave est inaccessible par tout équipement maître. Système sur puce selon l’une des revendications précédentes, dans lequel l’ensemble d’informations de configuration définissant le schéma de configuration comprend pour chaque ressource esclave non inaccessible, une information de filtrage (IFLT) destinée à indiquer si cette ressource esclave peut être accédée par n’importe quel équipement maître ou par seulement un ou plusieurs équipements maîtres. Système sur puce selon les revendications 3 et 14, dans lequel l’ensemble d’informations de configuration définissant le schéma de configuration comprend en outre pour chaque ressource esclave non inaccessible, -une première information d’accès (IAC1) destinée à indiquer, dans le cas où l’information de filtrage indique que la ressource esclave peut être accédée par seulement un ou plusieurs équipements maîtres, que cette ressource esclave peut être accédée par un ou plusieurs équipements maîtres ayant la même information d’identification, et -l’information d’identification correspondante (CID). Système sur puce selon les revendications 3 et 14, dans lequel l’ensemble d’informations de configuration définissant le schéma de configuration comprend en outre pour chaque ressource esclave non inaccessible, -une deuxième information d’accès (IAC2) destinée à indiquer, dans le cas où l’information de filtrage indique que la ressource esclave peut être accédée par seulement un ou plusieurs équipements maîtres, que cette ressource esclave peut être accédée par des équipements maîtres ayant des informations d’identification différentes, et -la liste (CID1…CID4) des informations d’identification des équipements maîtres correspondants. Système sur puce selon la revendication 16, dans lequel l’ensemble d’informations de configuration définissant le schéma de configuration comprend en outre pour une au moins des ressources esclaves pouvant être accédée par les équipements maîtres de ladite liste, une troisième information (IAC3) destinée à indiquer de ladite une au moins des ressources esclaves ne peut être accédée que par un seul équipement maître à la fois, l’équipement maître désirant accéder à cette ressource esclave étant configuré pour utiliser un sémaphore. Système sur puce selon l’une des revendications précédentes, dans lequel l’ensemble d’informations de configuration définissant le schéma de configuration comprend pour chaque ressource esclave non inaccessible, une information de sécurité (ISEC) destinée à indiquer si cette ressource esclave est accessible par un équipement maître en mode sécurisé ou non. Système sur puce selon l’une des revendications précédentes, dans lequel l’ensemble d’informations de configuration définissant le schéma de configuration comprend pour chaque ressource esclave non inaccessible, une information de privilège (IPRV) destinée à indiquer si cette ressource esclave est accessible par un équipement maître en mode privilégié ou non. Système sur puce selon l’une des revendications précédentes prise en combinaison avec la revendication 3, dans lequel l’ensemble d’informations de configuration définissant le schéma de configuration comprend pour chaque équipement maître, outre son information d’identification (CID), une information de sécurité (SEC) destinée à indiquer si cet équipement maître est configuré en mode sécurisé ou non. Système sur puce selon l’une des revendications précédentes prise en combinaison avec la revendication 3, dans lequel l’ensemble d’informations de configuration définissant le schéma de configuration comprend pour chaque équipement maître, outre son information d’identification, une information de privilège (PRV) destinée à indiquer si cet équipement maître est configuré en mode privilège ou non. Système sur puce selon les revendications 6, 20 et 21, dans lequel le premier équipement maître gestionnaire (EMG) est configuré pour être en mode sécurisé et en mode privilège à l’issue de sa phase de démarrage. Système sur puce selon l’une des revendications précédentes, dans lequel l’ensemble d’informations de configuration définissant le schéma de configuration comprend pour certaines au moins des ressources esclaves et certains au moins des équipements maîtres, une information de verrouillage (LKM, LKS) destinée à indiquer si leurs informations de configuration peuvent ou non être modifiées. Système sur puce selon l’une des revendications précédentes, dans lequel chaque transaction (TR) émise par un équipement maître comprend un champ d’adressage (ADR) dont le contenu est destiné à adresser la ressource esclave destinataire de cette transaction, et le contenu du champ d’adressage n’appartient pas audit ensemble d’informations de configuration. Système sur puce selon l’une des revendications précédentes prise en combinaison avec le revendication 3, dans lequel chaque transaction (TR) émise par un équipement maître comprend un champ d’adressage dont le contenu est destiné à adresser la ressource esclave destinataire de cette transaction, et les moyens de traitement (MT) comportent en outre des moyens d’adjonction configurés pour ajouter à chaque transaction émise par un équipement maître, au moins l’information d’identification (CID) de cet équipement maître, ladite information d’identification n’appartenant pas au champ d’adressage de la transaction. Système sur puce selon la revendication 25 prise en combinaison avec la revendication 20 ou 21, dans lequel les moyens d’adjonction sont en outre configurés pour ajouter à chaque transaction émise par un équipement maître, l’information de sécurité (SEC) et/ou l’information de privilège (PRV) si ces deux informations ou l’une de ces deux informations ne figurent pas déjà dans la transaction émise par l’équipement maître. Système sur puce selon l’une des revendications 25 ou 26, dans lequel les moyens d’adjonction comportent pour chaque équipement maître, une unité de gestion élémentaire (RIMUi) configurée pour accéder à l’information d’identification affectée à cet équipement maître et éventuellement à l’information de sécurité et/ou à l’information de privilège, et pour ajouter à toute transaction émise par l’équipement maître, cette information d’identification et éventuellement l’information de sécurité et/ou l’information de privilège. Système sur puce selon les revendications 6 et 27, dans lequel chaque unité de gestion élémentaire (RIMUi) affectée à un équipement maître est connectée par une liaison dédiée (LDMi) au moins au jeu de registres de configuration (RGCMi) affectés à cet équipement maître. Système sur puce selon l’une des revendications précédentes, dans lequel au moins une information de configuration est destinée à être jointe à chaque transaction, et les moyens de traitement (MT) comportent des moyens de vérification configurés pour vérifier si une transaction émanant d’un équipement maître et destinée à une ressource esclave est bien autorisée à accéder à cette ressource esclave, en utilisant ladite au moins une information de configuration jointe à ladite transaction. Système sur puce selon la revendication 29, dans lequel les moyens de vérification sont configurés pour vérifier si une transaction émanant du port d’accès de test et destinée à une ressource esclave est bien autorisée à accéder à cette ressource esclave, en utilisant au moins ladite information d’identification de test (CID) jointe à ladite transaction. Système sur puce selon la revendication 30 prise en combinaison avec les revendications 20 et 21, dans lequel les moyens de vérification sont configurés pour vérifier si une transaction émanant du port d’accès de test et destinée à une ressource esclave est bien autorisée à accéder à cette ressource esclave, en utilisant également au moins ladite information de sécurité (SEC) et ladite information de privilège (PRV) jointes à ladite transaction. Système sur puce selon l’une des revendications 29 à 31, dans lequel les moyens de vérification sont configurés pour effectuer ladite vérification en aval du circuit d’interconnexion (INTC). Système sur puce selon l’une des revendications 29 à 32 prise en combinaison avec la revendication 5, dans lequel les moyens de vérification comportent pour chaque ressource esclave, un module de vérification élémentaire (RISUi) configuré pour accéder à l’ensemble d’informations de configuration affectées à cette ressource esclave ainsi qu’à ladite information d’identification particulière Système sur puce selon les revendications 8 et 33, dans lequel chaque module de vérification élémentaire (RISUi) affecté à une ressource esclave est connecté par une liaison dédiée (LDSi) au jeu de registres de configuration (RGCSi) affectés à cette ressource esclave ainsi qu’au registre centralisé. Système sur puce selon l’une des revendications précédentes, formant un microcontrôleur (MCU). Procédé de gestion du fonctionnement d’un système sur puce, le système sur puce comprenant plusieurs équipement maîtres comportant plusieurs microprocesseurs (CPU1, CPU2), plusieurs ressources esclaves, un circuit d’interconnexion couplé entre les équipements maîtres et les ressources esclaves et capable de router des transactions entre des équipements maîtres et des ressources esclaves, le procédé comprenant -une phase de configuration (PHCFG) comportant .une définition d’au moins un schéma de configuration par un ensemble d’informations de configuration permettant de définir une assignation d’au moins un équipement maître à certaines au moins des ressources esclaves, et .une implémentation au sein du système sur puce dudit au moins un schéma de configuration, -une sélection d’au moins un microprocesseur et une autorisation, pour un outil de débogage externe (DBT), à accéder en vue d’un débogage, uniquement aux ressources esclaves assignées audit au moins un microprocesseur sélectionné, ou bien -une interdiction pour l’outil de débogage, d’accéder à toute ressource esclave. Procédé selon la revendication 36, dans lequel les équipements maîtres comportent un port d'accès de test couplé à l’outil de débogage externe, ledit ensemble d’informations de configuration comporte au moins une information d’identification (CID) affectée à chaque équipement maître, le procédé comportant également une affectation audit port d’accès de test d’une information d’identification, dite information d’identification de test, (CIDDAP) modifiable, et représentative dudit au moins un microprocesseur sélectionné, et le procédé comprenant en outre une adjonction au moins de ces informations d’identification à toutes les transactions émises par les équipements maîtres correspondants, et toute ressource esclave assignée audit au moins un microprocesseur sélectionné accepte de recevoir toute transaction comportant cette information d’identification de test. Procédé selon la revendication 37, dans lequel si un seul microprocesseur est sélectionné, ladite information d’identification de test (CIDDAP) est l’information d’identification (CID1) du microprocesseur sélectionné. Procédé selon la revendication 37, dans lequel si plusieurs microprocesseurs sont sélectionnés, ladite information d’identification de test est une information d’identification particulière (DDCID) différente des informations d’identification des microprocesseurs sélectionnés et configurée pour désigner ces microprocesseurs sélectionnés. Procédé selon l’une des revendications 36 à 39, dans lequel une ressource esclave appartient au groupe formé au moins par un périphérique (PH3), une fonctionnalité (PH60, PH61) d’un périphérique (PH6), un moyen de mémoire interne au système sur puce, une interface mémoire interne au système sur puce et destinée à être couplée à un moyen de mémoire externe au système sur puce. Procédé selon l’une des revendications 36 à 40, comprenant une mise à jour des informations de configuration affectées à chaque ressource esclave et à chaque équipement maître, sous le contrôle d’un premier équipement maître dit gestionnaire (EMG). Procédé selon l’une des revendications 36 à 41, dans lequel l’ensemble d’informations de configuration définissant le schéma de configuration comprend pour chaque ressource esclave non inaccessible, une information de sécurité (ISEC) indiquant si cette ressource esclave est accessible par un équipement maître en mode sécurisé ou non. Procédé selon l’une des revendications 36 à 42, dans lequel l’ensemble d’informations de configuration définissant le schéma de configuration comprend pour chaque ressource esclave non inaccessible, une information de privilège (IPRV) indiquant si cette ressource esclave est accessible par un équipement maître en mode privilégié ou non. Procédé selon l’une des revendications 36 à 43 prise en combinaison avec la revendication 37, dans lequel l’ensemble d’informations de configuration définissant le schéma de configuration comprend pour chaque équipement maître, outre son information d’identification, une information de sécurité (SEC) indiquant si cet équipement maître est configuré en mode sécurisé ou non. Procédé selon l’une des revendications 36 à 44 prise en combinaison avec la revendication 37, dans lequel l’ensemble d’informations de configuration définissant le schéma de configuration comprend en outre pour chaque équipement maître, outre son information d’identification, une information de privilège (PRV) indiquant si cet équipement maître est configuré en mode privilège ou non. Procédé selon les revendications 41, 44 et 45, comprenant une configuration du premier équipement maître gestionnaire (CPU1) en mode sécurisé et en mode privilège à l’issue de sa phase de démarrage. Procédé selon l’une des revendications 36 à 46 prise en combinaison avec la revendication 37, dans lequel chaque transaction (TR) émise par un équipement maître comprend un champ d’adressage dont le contenu adresse la ressource esclave destinataire de cette transaction, et le contenu du champ d’adressage n’appartient pas audit ensemble d’informations de configuration. Procédé selon l’une des revendications 36 à 47 prise en combinaison avec la revendication 37, dans lequel chaque transaction (TR) émise par un équipement maître comprend un champ d’adressage dont le contenu adresse la ressource esclave destinataire de cette transaction, et le procédé comprend l’adjonction à chaque transaction émise par un équipement maître, d’au moins l’information d’identification de cet équipement maître, ladite information d’identification n’appartenant pas au champ d’adressage de la transaction. Procédé selon la revendication 48 prise en combinaison avec la revendication 44 ou 45, comprenant l’adjonction à chaque transaction émise par un équipement maître, de l’information de sécurité et/ou de l’information de privilège si ces deux informations ou l’une de ces deux informations ne figurent pas déjà dans la transaction émise par l’équipement maître. Procédé selon l’une des revendications 36 à 49 prise en combinaison avec la revendication 37, dans lequel au moins une information de configuration est jointe à chaque transaction, et le procédé comprend une vérification si une transaction émanant du port d’accès de test et destinée à une ressource esclave est bien autorisée à accéder à cette ressource esclave, ladite vérification comportant l’utilisation de ladite au moins une information d’identification de test (CIDDAP) jointe à ladite transaction. Procédé selon la revendication 50 prise en combinaison avec les revendications 44 et 45, dans lequel ladite vérification comprend l’utilisation d’au moins ladite information de sécurité (SEC) et de ladite information de privilège (PRV) jointes à ladite transaction. Procédé selon l’une des revendications 50 à 51, dans lequel ladite vérification est effectuée en aval du circuit d’interconnexion (INTC). Procédé selon l’une des revendications 50 à 52 prise en combinaison avec la revendication 37, dans lequel ladite vérification comprend des vérifications locales (RISUi) effectuées au niveau des ressources esclaves à partir des informations de configuration respectivement affectées à ces ressources esclaves et de ladite information d’identification particulière (DDCID). Procédé selon l’une des revendications 36 à 53, dans lequel le système sur puce forme un microcontrôleur (MCU).