Brevet FR3103628A1 — publié le 20210528

Le présent texte concerne un procédé de fabrication d’un dispositif électronique, comprenant les étapes suivantes : (a) fourniture d’un substrat semi-conducteur (1) recouvert successivement d’une couche électriquement isolante (2) et d’une couche de nitrure de silicium (3), (b) implantation localisée d’espèces ioniques dans une première région (3A) de la couche de nitrure de silicium, avec une énergie adaptée pour implanter une partie desdites espèces dans une première région (2A) de la couche électriquement isolante située sous la première région de la couche de nitrure de silicium, au moins une seconde région (3B) de la couche de nitrure de silicium et une région (2B) de la couche électriquement isolante située sous la seconde région de la couche de nitrure de silicium étant protégées de ladite implantation, (c) gravure d’au moins une tranchée (4) dans une partie du substrat semi-conducteur (1) au travers de la couche de nitrure de silicium (3) et de la couche électriquement isolante (2), ladite tranchée (4) séparant la première région (2A) de la seconde région (2B) de la couche électriquement isolante, (d) gravure sélective de la couche électriquement isolante (2), la vitesse de gravure du matériau de la couche électriquement isolante dans la première région (2A) étant supérieure à la vitesse de gravure dans la deuxième région (2B). Figure pour l’abrégé : Fig 6 Procédé de fabrication d’un dispositif électronique Le présent texte concerne la fabrication d’un dispositif électronique comprenant des régions semi-conductrices séparées par des tranchées électriquement isolantes. Arrière-plan La fabrication d’un dispositif électronique à partir d’une structure comprenant un substrat semi-conducteur, une couche électriquement isolante et une couche de nitrure de silicium comprend des étapes de gravure destinées à former des tranchées délimitant différentes régions semi-conductrices du substrat. Lesdites régions sont destinées à former des transistors et/ou d’autres composants électroniques. La figure 1 illustre ainsi une structure de départ comprenant un substrat semi-conducteur 1, une couche d’oxyde de silicium 2 et une couche de nitrure de silicium 3. La figure 2 illustre la formation d’une tranchée 4 au travers de la couche de nitrure de silicium 3, de la couche d’oxyde de silicium 2 et d’une partie du substrat semi-conducteur 1. Ladite tranchée 4 est destinée à être remplie d’oxyde de silicium afin d’isoler électriquement les composants formés dans les différentes régions de la structure. Avant cette étape de remplissage de la tranchée, il est parfois utile de retirer une partie de l’oxyde de silicium sous le nitrure de silicium. Ce retrait, qui est appelé « undercut » dans la terminologie anglo-saxonne, est réalisé par gravure sélective de l’oxyde de silicium par rapport au nitrure de silicium et au matériau semi-conducteur du substrat, qui conduit à un enlèvement de l’oxyde dans une direction sensiblement parallèle au plan principal du substrat, depuis le bord libre de l’oxyde. Une zone présentant un tel retrait est entourée sur la figure 3. Un tel retrait est utile en particulier pour augmenter la surface libre du matériau semi-conducteur et favoriser son oxydation lors des étapes préalables au remplissage de la tranchée par de l’oxyde de silicium, de sorte à compenser les vitesses d’oxydation différentes selon l’orientation cristallographique dudit matériau, qui varie au niveau de l’angle formé entre le bord (sensiblement vertical sur la figure 3) de la tranchée et le bord (sensiblement horizontal sur la figure 3) de l’interface entre le substrat et la couche électriquement isolante. Certains dispositifs électroniques comprennent, sur un même substrat, des composants électroniques différents, répondant à des spécifications différentes. Tel est le cas notamment d’une mémoire non volatile embarquée (eNVM, acronyme du terme anglo-saxon « embedded Non Volatile Memory »), qui comprend, sur un même substrat semi-conducteur, des composants de type mémoire et des composants digitaux, qui fonctionnent avec des tensions électriques différentes. Dans la mesure où le procédé de fabrication est mis en œuvre sur l’ensemble du substrat, tout traitement utilisé s’applique à l’ensemble des composants. Un traitement employé pour améliorer les performances de certains composants peut ainsi conduire à dégrader les performances d’autres composants, ce qui implique un compromis sur les performances des différents composants du dispositif. Par exemple, dans le cas d’une mémoire non volatile embarquée, les composants de type mémoire doivent présenter un oxyde épais supportant une tension électrique élevée (HV, acronyme du terme anglo-saxon « High Voltage ») ; le retrait mentionné plus haut est particulièrement avantageux pour éviter un amincissement localisé de l’oxyde qui diminuerait sa tenue en tension. Cependant, l’acide fluorhydrique, qui est la solution de gravure habituellement utilisée pour graver sélectivement l’oxyde de silicium, est susceptible de dégrader les composants digitaux, créant notamment des transistors parasites qui diminuent les performances de ces composants. Résumé Il subsiste donc un besoin de traiter de manière différente des régions différentes de la structure, tout en évitant les problèmes d’alignement posés par l’utilisation de masques. A cet effet, un mode de réalisation concerne un procédé de fabrication d’un dispositif électronique, comprenant les étapes suivantes : (a) fourniture d’un substrat semi-conducteur recouvert successivement d’une couche électriquement isolante et d’une couche de nitrure de silicium, (b) implantation localisée d’espèces ioniques dans une première région de la couche de nitrure de silicium, avec une énergie adaptée pour implanter une partie desdites espèces dans une première région de la couche électriquement isolante située sous la première région de la couche de nitrure de silicium, au moins une seconde région de la couche de nitrure de silicium et une région de la couche électriquement isolante située sous la seconde région de la couche de nitrure de silicium étant protégées de ladite implantation, (c) gravure d’au moins une tranchée dans une partie du substrat semi-conducteur au travers de la couche de nitrure de silicium et de la couche électriquement isolante, ladite tranchée (4) séparant la première région de la seconde région de la couche électriquement isolante, (d) gravure sélective de la couche électriquement isolante, la vitesse de gravure du matériau de la couche électriquement isolante dans la première région étant supérieure à la vitesse de gravure dans la deuxième région. Ce procédé permet de graver sélectivement la couche électriquement isolante et ce, de manière différentielle maîtrisée par la localisation de l’implantation. Par ailleurs, les paramètres d’implantation permettent de contrôler la différence de vitesse de gravure entre une région protégée de l’implantation et une région ayant subi l’implantation, dans un rapport de l’ordre de 1 à 20. Par « sélectif » on entend dans le présent texte un traitement qui se produit à des vitesses différentes pour différents matériaux exposés audit traitement. Par « différentiel » on entend dans le présent texte un traitement qui se produit à des vitesses différentes pour un même matériau situé dans différentes régions d’une même structure. Dans certains modes de réalisation, optionnels et éventuellement combinés : - les espèces implantées peuvent comprendre de l’azote, de l’argon et/ou du phosphore ; - la gravure peut être réalisée par une solution comprenant de l’acide fluorhydrique (HF) ; - après l’étape (d), le procédé peut comprendre une étape de retrait de la couche de nitrure de silicium ; - on peut former au moins un premier composant dans une région du substrat semi-conducteur située sous la première région de la couche électriquement isolante et au moins un second composant dans une région du substrat semi-conducteur située sous la seconde région de la couche électriquement isolante ; - lequel le premier composant peut être un composant de mémoire volatile ou un composant CMOS haute tension et le second composant peut être un composant digital ou un composant CMOS basse tension. Un autre aspect concerne une structure susceptible d’être obtenue au cours du procédé décrit plus haut. Ladite structure comprend successivement un substrat semi-conducteur, une couche électriquement conductrice et une couche de nitrure de silicium, et au moins une tranchée s’étendant dans une partie du substrat semi-conducteur au travers de la couche de nitrure de silicium (3) et de la couche électriquement isolante, ladite tranchée séparant une première région d’une seconde région de la couche électriquement isolante, dans laquelle la première région de la couche électriquement isolante présente un retrait latéral vis-à-vis d’une région sus-jacente de la couche de nitrure de silicium plus grand que celui de la seconde région. Dans certains modes de réalisation, optionnels et éventuellement combinés : - le retrait latéral de la première région de la couche électriquement isolante peut être entre 2 et 20 fois plus grand que celui de la seconde région ; - une région du substrat semi-conducteur située sous la première région de la couche électriquement isolante est adaptée pour la formation d’au moins un premier composant électronique et une région du substrat semi-conducteur située sous la seconde région de la couche électriquement isolante est adaptée pour la formation d’au moins un second composant électronique ; - le premier composant peut être un composant de mémoire volatile ou un composant CMOS haute tension et le second composant peut être un composant digital ou un composant CMOS basse tension ; - l’interface entre le substrat semi-conducteur et la première région de la couche électriquement isolante peut présenter une forme de cuvette périphérique ; - la première région de la couche électriquement isolante présente une concentration en espèces implantées supérieure ou égale à 10 14 at/cm 2 et la seconde région présente une concentration en espèces implantées inférieure ou égale à 10 11 at/cm 2 . Brève description des figures D’autres caractéristiques et avantages de ces modes de réalisation apparaîtront dans la description détaillée qui va suivre, en référence aux dessins annexés sur lesquels : est une vue schématique en coupe d’un substrat semi-conducteur recouvert d’une couche électriquement isolante et d’une couche de nitrure de silicium, formant une structure de départ pour la fabrication d’un dispositif électronique ; est une vue schématique en coupe de la structure de la figure 1 après gravure de tranchées s’étendant au travers de la couche de nitrure de silicium et de la couche électriquement isolante jusque dans le substrat semi-conducteur ; est une vue schématique en coupe de la structure de la figure 2 après gravure sélective de la couche électriquement isolante ; est une vue schématique en coupe de la structure de la figure 1 pendant la mise en œuvre d’une implantation localisée d’espèces ioniques dans une région de la couche de nitrure de silicium et de la couche électriquement isolante ; est une vue en coupe schématique de la structure de la figure 5 après gravure de tranchées s’étendant au travers de la couche de nitrure de silicium et de la couche électriquement isolante jusque dans le substrat semi-conducteur ; est une vue en coupe schématique de la structure de la figure 6 après gravure sélective de la couche électriquement isolante ; présente des vues en coupe au microscope électronique en transmission, après gravure à l’acide fluorhydrique et à l’acide phosphorique, d’une région de la couche de nitrure de silicium et d’une couche d’oxyde de silicium ayant subi préalablement une implantation d’ions argon (à droite) et de régions similaires n’ayant pas subi cette implantation ; présente des vues en coupe au microscope électronique en transmission de deux transistors d’un même substrat présentant une gravure sélective différentielle de la couche d’oxyde de silicium. Pour des raisons de lisibilité des figures, les dessins ne sont pas tracés à l’échelle. Par ailleurs, les dessins ont été simplifiés de sorte à ne faire apparaître que les éléments utiles à la compréhension des figures. Description détaillée de modes de réalisation Une gravure sélective et différentielle de la couche électriquement isolante située sous la couche de nitrure de silicium est rendue possible par le contrôle de la vitesse de gravure du matériau de ladite couche électriquement isolante, de sorte à procurer une vitesse de gravure plus élevée dans une région que dans une autre. Ce contrôle de la vitesse de gravure est lié à une implantation localisée d’espèces ioniques dans la couche de nitrure de silicium mais aussi dans la couche électriquement isolante. Par un contrôle de l’énergie d’implantation à la portée du métier, le pic d’implantation dans la profondeur de la couche de nitrure de silicium et de la couche électriquement isolante est positionné de sorte qu’une quantité significative d’espèces implantées soit présente dans la couche de nitrure de silicium et dans la couche électriquement isolante. Par implantation localisée, on entend que les espèces ioniques sont implantées dans une première région de la couche de nitrure de silicium (et dans une première région de la couche électriquement isolante située sous la première région de la couche de nitrure de silicium) mais pas dans une seconde région de la couche de nitrure de silicium adjacente à la première région (ni dans une seconde région de la couche électriquement isolante située sous la seconde région de la couche de nitrure de silicium et adjacente à la première région de la couche de nitrure de silicium). A cet effet, la seconde région de la couche de nitrure de silicium est protégée pendant l’implantation des espèces ioniques. Une telle protection peut être procurée notamment par un masque dont le matériau et l’épaisseur sont choisis pour former une barrière aux espèces ioniques. L’homme du métier est à même d’appliquer un masque de lithographie adapté pour effectuer une implantation localisée des espèces ioniques. Les espèces ioniques implantées sont avantageusement des espèces neutres ou non contaminantes vis-à-vis des conditions de mise en œuvre du procédé. De manière préférée, les espèces ioniques peuvent être choisies parmi l’argon, l’azote et le phosphore. Il a pu être démontré que l’implantation desdites espèces ioniques dans une couche d’oxyde de silicium avait pour effet d’augmenter la vitesse de gravure de l’oxyde de silicium par l’acide fluorhydrique (HF). Les figures 4 à 6 illustrent les principales étapes d’un procédé de fabrication d’un dispositif électronique comprenant une gravure sélective et différentielle de la couche électriquement isolante située sous la couche de nitrure de silicium. En référence à la figure 4, on a fourni une structure de départ comprenant un substrat semi-conducteur 1 recouvert successivement d’une couche électriquement isolante 2 et d’une couche de nitrure de silicium 3. Dans la suite de la description, on considère que la couche électriquement isolante est en oxyde de silicium (SiO 2 ), mais le procédé s’applique également à d’autres matériaux électriquement isolants, tels que notamment SiON, HfSiON, ZrO 2 , TiO 2 , TaO 2 (liste non limitative). On a formé sur la surface de la couche de nitrure de silicium 3 un masque 5 selon un motif déterminé. Ledit motif définit dans le masque des ouvertures laissant exposée une première région de la surface de la couche de nitrure de silicium 3, tandis qu’une seconde région de ladite surface est recouverte par le masque 5. Ledit masque peut par exemple être formé par dépôt d’une résine photosensible qui est retirée en regard de la première région de la surface de la couche de nitrure de silicium. On a mis en œuvre une implantation d’espèces ioniques (schématisée par les flèches) dans la structure de départ au travers des ouvertures du masques. En raison de la présence du masque, les espèces ioniques ont été implantées sélectivement dans une première région 3A de la couche de nitrure de silicium dont la surface est exposée par une ouverture du masque, tandis qu’une seconde région 3B de la couche de nitrure de silicium dont la surface est recouverte par le masque n’a pas subi ladite implantation. Comme indiqué précédemment, l’énergie d’implantation est adaptée pour implanter une partie desdites espèces dans une première région 2A de la couche d’oxyde de silicium située sous la première région 3A de la couche de nitrure de silicium. En revanche, la région 2B de la couche d’oxyde de silicium située sous la seconde région 3B de la couche de nitrure de silicium ne subit pas l’implantation. Selon un mode de réalisation, l’épaisseur de la couche 3 de nitrure de silicium est comprise entre 100 et 200 nm et l’épaisseur de la couche 2 d’oxyde de silicium est comprise entre 1 et 25 nm. On a ainsi défini dans la structure une région A dans laquelle les espèces ioniques ont été implantées dans le nitrure de silicium et l’oxyde de silicium, et une région B dans laquelle les espèces ioniques n’ont pas été implantées dans le nitrure de silicium et l’oxyde de silicium. Du fait de cette implantation localisée, la structure cristalline du nitrure de silicium et de l’oxyde de silicium de la région A a été modifiée par rapport à celle du nitrure de silicium et de l’oxyde de silicium de la région B. Après l’implantation, on a retiré le masque 5 par toute technique appropriée. En référence à la figure 5, on a gravé au moins une tranchée 4 dans la structure ainsi obtenue. La tranchée 4 s’étend dans une partie du substrat semi-conducteur 1, au travers de la couche de nitrure de silicium 3 et de la couche électriquement isolante 2. La gravure de la tranchée peut être mise en œuvre au moyen d’acide phosphorique (H 3 PO 4 ) et d’acide fluorhydrique. Ladite tranchée 4 est agencée de sorte à séparer la première région 2A de la seconde région 2B de la couche d’oxyde de silicium. Eventuellement, bien que cela soit moins préféré, on aurait pu former la tranchée avant l’implantation. En référence à la figure 6, on a mis en œuvre une gravure sélective de l’oxyde de silicium vis-à-vis du nitrure de silicium. Une telle gravure peut être mise en œuvre au moyen d’une solution d’acide fluorhydrique appliquée sur l’ensemble de la structure. Du fait de la différence de vitesse de gravure de l’oxyde de silicium entre la région 2A et la région 2B (ladite vitesse étant plus élevée dans la région 2A que dans la région 2B), le retrait (« undercut ») de l’oxyde de silicium sous le nitrure de silicium est plus important dans la région A que dans la région B. L’augmentation de la vitesse de gravure de l’oxyde de silicium dans la région A permet de réduire la durée de gravure nécessaire pour obtenir le retrait souhaité. Cette réduction de la durée de gravure est bénéfique permet d’éviter d’affecter les performances des composants formés dans la région B. L’utilisation d’une implantation dans le nitrure de silicium a été décrite dans le document FR 3 067 516 pour graver de manière différentielle le nitrure de silicium au-dessus de deux régions du substrat de dopages opposés. Dans ce procédé, il ne s’agissait pas de graver l’oxyde de silicium mais le nitrure de silicium en vue de former, après remplissage d’une tranchée séparant lesdites régions par de l’oxyde de silicium, un anneau d’oxyde de silicium au-dessus de la périphérie d’une seule desdites régions. On notera à cet égard que, comme indiqué plus haut, la couche de nitrure de silicium est beaucoup plus épaisse que celle de l’oxyde de silicium et que le volume de nitrure de silicium à retirer dans le procédé du document FR 3 067 516 est beaucoup plus grand que le volume d’oxyde de silicium à retirer dans le procédé décrit dans le présent texte. La suite du procédé (non illustrée) comprend le remplissage de la tranchée 4 par de l’oxyde de silicium puis des étapes de fabrication de composants dans les régions A et B de la structure. Les composants formés dans les régions A et B peuvent appartenir à une même famille de composants ; dans ce cas, la différence de retrait sous le nitrure de silicium peut permettre d’appliquer à ces composants des tensions électriques différentes, le composant formé dans la région A pouvant supporter une tension électrique plus élevée que celui de la région B. Par exemple, le composant formé dans la région A peut être un composant CMOS haute tension (HV CMOS) et le composant formé dans la région B un composant CMOS basse tension (LV CMOS). De manière alternative et particulièrement avantageuse, les composants formés dans les régions A et B appartiennent à des familles de composants différentes, notamment des familles dont les composants fonctionnent avec des tensions électriques différentes. Dans ce cas, le retrait plus important de l’oxyde de silicium dans la région A rend cette région particulièrement adaptée à la formation de composants fonctionnant avec une tension électrique élevée. On formera donc avantageusement des composants fonctionnant avec une tension électrique plus élevée dans la région A que dans la région B. Par exemple, le composant formé dans la région A peut être un composant de mémoire non volatile, un composant analogique, ou un composant radiofréquence, tandis que le composant formé dans la région B peut être un composant digital, un composant SRAM, ou un composant de mémoire ROM (listes non limitatives). Eventuellement, une troisième région peut être formée dans le substrat avec implantation d’une autre dose d’espèces ioniques dans la couche d’oxyde, afin de procurer un retrait de l’oxyde sous le nitrure de silicium différent de celui des régions A et B. Le procédé qui vient d’être décrit permet donc en particulier de former, dans une même structure de départ, un microcontrôleur comprenant des composants de différentes familles dont les performances électriques sont optimisées par le contrôle du retrait (« undercut ») de l’oxyde de silicium sous le nitrure de silicium. La figure 7 présente des vues en coupe au microscope électronique en transmission, après gravure à l’acide fluorhydrique et à l’acide phosphorique, d’une région de la couche de nitrure de silicium et d’une couche d’oxyde de silicium ayant subi préalablement une implantation d’ions argon (à droite) et de régions similaires n’ayant pas subi cette implantation (à gauche). Le contour en pointillés est identique sur les deux images, afin de faciliter la comparaison des formes et dimensions des régions gravées dans les deux structures, la durée de gravure étant identique entre les deux structures. On observe que dans la structure ayant subi l’implantation, le nitrure de silicium et l’oxyde de silicium ont été gravés de manière plus importante que dans la structure n’ayant pas subi l’implantation. En particulier, les coins inférieurs de la couche de nitrure de silicium (dont l’un est entouré par un cercle) ont été gravés de manière importante, exposant ainsi une plus grande surface de l’oxyde de silicium sous-jacent à la solution de gravure. La combinaison d’une surface exposée plus importante et d’une vitesse de gravure plus élevée de la couche d’oxyde de silicium permet l’obtention, dans une durée réduite, d’un retrait significatif de l’oxyde de silicium sous le nitrure de silicium. Lors d’une oxydation ultérieure, la couche d’oxyde de grille formée sur le silicium présente une meilleure conformité et par conséquent une meilleure tenue au claquage. Selon la dose d’espèces ioniques implantées, on peut obtenir une vitesse de gravure de l’oxyde de silicium dans la région A jusqu’à 20 fois plus élevée que dans la région B. Ainsi, on peut ajuster le retrait latéral de l’oxyde de silicium dans la région A de sorte qu’il soit de 2 à 20 fois plus important que dans la région B. A titre purement indicatif et non limitatif, une dose d’espèces ioniques supérieure ou égale à 10 14 at/cm 2 , par exemple de l’ordre de 10 15 at/cm 2 , est adaptée pour la mise en œuvre du procédé. L’oxyde de silicium dans la région B n’ayant pas subit d’implantation ou étant non intentionnellement dopé, sa concentration en espèces ioniques est typiquement inférieure ou égale à 10 11 at/cm 2 . La figure 8 présente des vues en coupe au microscope électronique en transmission de deux transistors d’un même substrat présentant une gravure sélective différentielle de la couche d’oxyde de silicium. Sur ces images, le bloc sombre est une région de silicium et la zone claire entourant directement ce bloc sombre est une région d’oxyde de silicium. L’image de gauche correspond à un transistor formé dans une région non soumise à l’implantation, celle de droite correspond à un transistor formé dans une région ayant subi l’implantation décrite plus haut. L’interface silicium / oxyde de silicium est différente entre les deux transistors. Dans le transistor de droite, on observe un creusement de la surface de silicium au voisinage des bords, se traduisant par un profil de l’interface présentant une bosse au centre de la région de silicium, alors que l’interface correspondante dans le transistor de gauche est sensiblement plane. Cette forme spécifique de l’interface, assimilable à une cuvette périphérique, est liée à une gravure plus importante de l’oxyde avant la formation de l’oxyde de grille. Références FR 3 067 516 Procédé de fabrication d’un dispositif électronique, comprenant les étapes suivantes : (a) fourniture d’un substrat semi-conducteur (1) recouvert successivement d’une couche électriquement isolante (2) et d’une couche de nitrure de silicium (3), (b) implantation localisée d’espèces ioniques dans une première région (3A) de la couche de nitrure de silicium, avec une énergie adaptée pour implanter une partie desdites espèces dans une première région (2A) de la couche électriquement isolante située sous la première région de la couche de nitrure de silicium, au moins une seconde région (3B) de la couche de nitrure de silicium et une région (2B) de la couche électriquement isolante située sous la seconde région de la couche de nitrure de silicium étant protégées de ladite implantation, (c) gravure d’au moins une tranchée (4) dans une partie du substrat semi-conducteur (1) au travers de la couche de nitrure de silicium (3) et de la couche électriquement isolante (2), ladite tranchée (4) séparant la première région (2A) de la seconde région (2B) de la couche électriquement isolante, (d) gravure sélective de la couche électriquement isolante (2), la vitesse de gravure du matériau de la couche électriquement isolante dans la première région (2A) étant supérieure à la vitesse de gravure dans la deuxième région (2B). Procédé selon la revendication 1, dans lequel les espèces implantées comprennent de l’azote, de l’argon et/ou du phosphore. Procédé selon l’une des revendications 1 ou 2, dans lequel la gravure est réalisée par une solution comprenant de l’acide fluorhydrique (HF). Procédé selon l’une des revendications 1 à 4, comprenant, après l’étape (d), une étape de retrait de la couche de nitrure de silicium (3). Procédé selon la revendication 4, dans lequel on forme au moins un premier composant dans une région du substrat semi-conducteur (1) située sous la première région (2B) de la couche électriquement isolante et au moins un second composant dans une région du substrat semi-conducteur (1) située sous la seconde région (2B) de la couche électriquement isolante. Procédé selon la revendication 5, dans lequel le premier composant est un composant de mémoire volatile ou un composant CMOS haute tension et le second composant est un composant digital ou un composant CMOS basse tension. Structure comprenant successivement un substrat semi-conducteur (1), une couche électriquement conductrice (2) et une couche de nitrure de silicium (3), et au moins une tranchée (4) s’étendant dans une partie du substrat semi-conducteur (1) au travers de la couche de nitrure de silicium (3) et de la couche électriquement isolante (2), ladite tranchée (4) séparant une première région (2A) d’une seconde région (2B) de la couche électriquement isolante, dans laquelle la première région (2A) de la couche électriquement isolante présente un retrait latéral vis-à-vis d’une région (3A) sus-jacente de la couche de nitrure de silicium plus grand que celui de la seconde région (2B). Structure selon la revendication 7, dans lequel le retrait latéral de la première région (2A) de la couche électriquement isolante est entre 2 et 20 fois plus grand que celui de la seconde région (2B). Structure selon l’une des revendications 7 ou 8, dans laquelle une région du substrat semi-conducteur (1) située sous la première région (2B) de la couche électriquement isolante est adaptée pour la formation d’au moins un premier composant électronique et une région du substrat semi-conducteur (1) située sous la seconde région (2B) de la couche électriquement isolante est adaptée pour la formation d’au moins un second composant électronique. Structure selon la revendication 9, dans laquelle le premier composant est un composant de mémoire volatile ou un composant CMOS haute tension et le second composant est un composant digital ou un composant CMOS basse tension. Structure selon l’une des revendications 7 à 10, dans laquelle l’interface entre le substrat semi-conducteur et la première région (2A) de la couche électriquement isolante présente une forme de cuvette périphérique. Structure selon l’une des revendications 7 à 11, dans laquelle la première région (2A) de la couche électriquement isolante présente une concentration en espèces implantées supérieure ou égale à 10 14 at/cm 2 et la seconde région (2B) présente une concentration en espèces implantées inférieure ou égale à 10 11 at/cm 2 .