Brevet FR3104813A1 — publié le 20210618

TITRE : CELLULE ELEMENTAIRE COMPORTANT UNE MEMOIRE RESISTIVE ET UN DISPOSITIF DESTINE A FORMER UN SELECTEUR, MATRICE DE CELLULES, PROCEDES DE FABRICATION ET D’INITIALISATION ASSOCIES Un aspect de l’invention concerne une cellule (100) élémentaire comportant un dispositif et une mémoire (102) résistive non volatile montés en série, le dispositif (101) comportant : une électrode supérieure de sélecteur (1013), une électrode inférieure de sélecteur (1011), une couche réalisée dans un premier matériau actif, dite couche active sélectrice (1012), ledit dispositif (101) étant destiné à former un sélecteur volatil ; ladite mémoire (102) comportant : une électrode supérieure de mémoire (1015), une électrode inférieure de mémoire (1013), une couche réalisée dans au moins un second matériau actif, dite couche active mémoire (1014), ladite couche active sélectrice (1012) étant dans un état cristallin conducteur et ladite mémoire (102) étant dans un état très fortement résistif plus résistif que l’état fortement résistif de ladite mémoire (102). Figure à publier avec l’abrégé : Figure 3 CELLULE ELEMENTAIRE COMPORTANT UNE MEMOIRE RESISTIVE ET UN DISPOSITIF DESTINE A FORMER UN SELECTEUR, MATRICE DE CELLULES, PROCEDES DE FABRICATION ET D’INITIALISATION ASSOCIES DOMAINE TECHNIQUE DE L’INVENTION Le domaine technique de l’invention est celui des cellules élémentaires comportant une mémoire résistive en série avec un dispositif sélecteur. La présente invention concerne une cellule élémentaire comportant une mémoire résistive en série avec un dispositif destiné à former un sélecteur et une matrice comportant une pluralité de cellules élémentaires. La présente invention concerne également une matrice comportant une pluralité de cellules élémentaires, un procédé de fabrication permettant d’obtenir la matrice et un procédé d’initialisation de la cellule élémentaire ou de la matrice. ARRIERE-PLAN TECHNOLOGIQUE DE L’INVENTION Pour des applications qui nécessitent un stockage de l'information résistant aux coupures de tension, des mémoires résistives non volatiles réinscriptibles sont couramment utilisées. Celles-ci sont basées sur des matériaux actifs tels que des matériaux à conduction ionique (mémoires CBRAM ou « Conductive Bridging RAM »), à oxydes métalliques (mémoires OxRAM ou « Oxide Resistive RAM »), ferroélectriques (mémoires FERAM ou « Ferroelectric RAM »), magnétiques (mémoires MRAM ou « Magnetic RAM), magnétiques à transfert de spin (mémoires STTRAM ou « Spin Torque Transfer RAM ») ou encore à changement de phase (mémoires PCRAM ou « Phase Change RAM »). Ces mémoires sont des mémoires de type résistives, c’est-à-dire qu’elles peuvent présenter au moins deux états résistifs, correspondant à un état fortement résistif (état « HRS » pour « High Resistance State ») et à un état faiblement résistif (état « LRS » pour « Low Resistance State »), sous l’application d’une tension. Les mémoires résistives ont besoin de deux électrodes pour fonctionner. Par exemple, les mémoires CBRAM comportent une zone active basée sur un matériau à conduction ionique formant un électrolyte solide à conduction ionique disposé entre une électrode formant une cathode inerte et une électrode comportant une portion de métal ionisable, c'est-à-dire une portion de métal pouvant facilement former des ions métalliques, et formant une anode. Le fonctionnement des mémoires CBRAM est basé sur la formation, au sein de l’électrolyte solide, d'un ou plusieurs filaments métalliques (appelés également « dendrites ») entre ses deux électrodes lorsque ces électrodes sont portées à des potentiels appropriés. La formation du filament permet d'obtenir une conduction électrique donnée entre les deux électrodes. En modifiant les potentiels appliqués aux électrodes, il est possible de modifier la répartition du filament, et de modifier ainsi la conduction électrique entre les deux électrodes. Les mémoires PCRAM comportent une zone active basée sur un matériau chalcogénure. Le fonctionnement des mémoires PCRAM est basé sur la transition de phase du matériau chalcogénure, induite par l’échauffement de ce matériau sous l’effet d’impulsions électriques spécifiques appliquées entre les deux électrodes. Cette transition se fait entre une phase cristalline, ordonnée, de faible résistance et thermodynamiquement stable et une phase amorphe, désordonnée, de résistance élevée et thermodynamiquement instable. Les mémoires OxRAM présentent une structure M-I-M (Métal-Isolant-Métal) comprenant un matériau actif de résistance électrique variable, en général un oxyde de métal de transition (ex. HfO 2 , Ta 2 O 5 , TiO 2 ...), disposé entre deux électrodes métalliques. Le passage de l’état « HRS » à l’état « LRS » est gouverné par la formation et la rupture d’un filament conducteur de section nanométrique entre les deux électrodes. Les mémoires résistives présentent notamment l’intérêt de pouvoir s’intégrer avec de fortes densités, via une intégration de type « cross-bar » (désignée également par la terminologie « cross-point »). Une telle architecture 200 est illustrée sur la figure 1 et comporte une pluralité de lignes d’accès 201, 202, 203, 204 et une pluralité de cellules mémoires (ici quatre cellules C11, C21, C22, C12) non volatiles réinscriptibles basées sur des matériaux actifs (par exemple des cellules CBRAM). Les lignes d’accès sont formées par des lignes de bits 201, 202 parallèles supérieures et des lignes de mots 203, 204 inférieures perpendiculaires aux lignes de bits, les cellules élémentaires C11, C21, C22, C12 étant prises en sandwich à l’intersection entre les lignes de bits 201, 202 et les lignes de mots 203, 204. L’architecture 200 forme ainsi un réseau où chaque cellule mémoire est adressable individuellement, en sélectionnant la bonne ligne de bits et la bonne ligne de mots. Pour éviter les courants de fuite parasites passant par les cellules adjacentes lors de la phase de lecture de l’état d’une cellule réalisée par polarisation de la ligne et de la colonne souhaitées, il est connu d’ajouter en série avec chacune des cellules, un dispositif sélecteur. Dans ce cas, les dispositifs sélecteurs bloquent le passage du courant parasite, autorisant ainsi uniquement le courant induit par la polarisation de la ligne de bits et la ligne de mots (application d’une différence de potentiel Vbias entre ces deux lignes). Dans la littérature, on retrouve différents types de dispositifs sélecteurs comme les FAST (pour « Field Assisted Superlinear Threshold »), les MIEC (pour « Mixed-Ionic-Electronic Conduction ») et les OTS (pour « Ovonic Threshold Switching »). Un dispositif sélecteur est composé de deux électrodes et d’un matériau actif, les électrodes étant disposées de part et d’autre du matériau actif et permettant d’appliquer une tension à ce matériau actif. Dans le cas d’un sélecteur de type OTS, le matériau actif peut être un alliage chalcogénure, généralement dans un état amorphe. Le principe de base du fonctionnement d’un dispositif sélecteur est représenté à la figure 2. Le dispositif est très résistif dans l’état OFF. Dès qu’on lui applique une tension supérieure à une tension de seuil Vth, le courant augmente rapidement pour atteindre l’état ON du dispositif, un état bassement résistif. Dès que le courant ou la tension est réduit au-dessous d’une valeur spécifique dite de maintien ou de « holding » Ih, le dispositif redevient OFF. Avant de pouvoir fonctionner dans leur mode nominal, le sélecteur et éventuellement la mémoire résistive d’une cellule élémentaire doivent être initialisés, l’initialisation consistant à appliquer une tension d’initialisation aux bornes de l’élément à initialiser. Classiquement, l’initialisation de la mémoire résistive et du sélecteur s’effectuent simultanément lors de la même opération en appliquant une tension d’initialisation ayant une valeur généralement de l’ordre de la somme de la tension nécessaire pour initialiser la mémoire résistive seule et de la tension nécessaire pour initialiser le sélecteur seul. Or, une telle tension d’initialisation est en général supérieure à la tension de seuil du sélecteur et surtout à la tension de programmation de la mémoire résistive, ce qui est susceptible de l’endommager. Un moyen connu pour protéger la mémoire résistive lors de l’initialisation de la cellule est d’avoir recours à une circuiterie spécifique, mais ceci complexifie la mise en fonctionnement de la cellule élémentaire et engendre des coûts supplémentaires. Il existe donc un besoin de réaliser l’initialisation d’une cellule élémentaire comportant un dispositif sélecteur en série avec une mémoire résistive sans avoir recours à des circuits supplémentaires. L’invention offre une solution aux problèmes évoqués précédemment, en permettant d’initialiser une cellule élémentaire sans utiliser de circuiterie dédiée. Un premier aspect de l’invention concerne une cellule élémentaire comportant un dispositif et une mémoire résistive non volatile montés en série, le dispositif comportant : une électrode supérieure de sélecteur, une électrode inférieure de sélecteur, une couche réalisée dans un premier matériau actif, dite couche active sélectrice, ledit dispositif étant destiné à former un sélecteur volatil passant d’un premier état résistif de sélecteur à un deuxième état résistif de sélecteur par application d’une tension seuil entre l’électrode supérieure de sélecteur et l’électrode inférieure de sélecteur et repassant au premier état résistif de sélecteur dès que le courant le traversant ou la tension aux bornes de l’électrode supérieure de sélecteur et l’électrode inférieure de sélecteur redevient respectivement inférieur à un courant ou une tension de maintien, le premier état résistif de sélecteur étant plus résistif que le deuxième état résistif de sélecteur, ladite mémoire comportant : une électrode supérieure de mémoire, une électrode inférieure de mémoire, une couche réalisée dans au moins un second matériau actif, dite couche active mémoire, ladite mémoire passant d’un premier état résistif de mémoire à un deuxième état résistif de mémoire par application d’une tension ou d’un courant entre l’électrode supérieure de mémoire et l’électrode inférieure de mémoire, ladite couche active sélectrice étant dans un état cristallin conducteur et ladite mémoire étant dans un état résistif de mémoire initial, l’état résistif de mémoire initial étant plus résistif que le premier état résistif de mémoire et le deuxième état résistif de mémoire. Grâce à l’invention, la cellule élémentaire peut être initialisée en appliquant une tension d’initialisation ou tension de forming inférieure à la tension de programmation de la cellule élémentaire, sans avoir recours à un circuit supplémentaire. L’isolation électrique de la cellule entre la fabrication et l’initialisation est assurée par la mémoire résistive dans l’état résistif initial qui est un état très hautement résistif, et non comme classiquement par le dispositif sélecteur dans son état OFF très résistif. Le premier état résistif de sélecteur correspond à l’état OFF du dispositif sélecteur, le deuxième état résistif de sélecteur correspond à l’état ON du dispositif sélecteur et le premier et le deuxième état résistif de mémoire correspondent aux états HRS et LRS de la mémoire résistive, définis précédemment. Outre les caractéristiques qui viennent d’être évoquées dans le paragraphe précédent, la cellule élémentaire selon le premier aspect de l’invention peut présenter une ou plusieurs caractéristiques complémentaires parmi les suivantes, considérées individuellement ou selon toutes les combinaisons techniquement possibles : le dispositif est destiné à former un sélecteur de type OTS ; la mémoire résistive est de type PCRAM, OxRAM ou CbRAM ; l’électrode supérieure de sélecteur est confondue avec l’électrode inférieure de mémoire. Un deuxième aspect de l’invention concerne une matrice comportant une pluralité de cellules selon le premier aspect de l’invention, une pluralité de lignes d’accès supérieures et une pluralité de lignes d’accès inférieures, chaque cellule étant située à une intersection entre une ligne d’accès supérieure et une ligne d’accès inférieure permettant son adressage individuel Ainsi, la cellule élémentaire selon le premier aspect de l’invention est compatible avec une structure à haute densité d’intégration. Un troisième aspect de l’invention concerne un procédé de fabrication d’une matrice selon le deuxième aspect de l’invention, comportant les étapes suivantes : dépôt conforme d’une première couche de matériau diélectrique ; fabrication d’une pluralité de lignes inférieures métalliques formant les électrodes inférieures de sélecteur des cellules élémentaires de la matrice, par damascène de la première couche de matériau diélectrique ; dépôt conforme, sur la première couche de matériau diélectrique, d’une couche active sélectrice dans un état cristallin ou dans un état amorphe, d’une couche d’électrode supérieure de sélecteur, d’une couche d’électrode inférieure de mémoire, d’une couche active mémoire puis d’une couche d’électrode supérieure de mémoire ; gravure d’au moins une première tranchée avec arrêt sur la première couche de matériau diélectrique ; remplissage par une deuxième couche de matériau diélectrique de manière à combler la première tranchée ; planarisation avec arrêt sur les parties de la couche d’électrode supérieure de mémoire n’ayant pas été gravées ; gravure d’au moins une deuxième tranchée perpendiculaire à la première tranchée avec arrêt sur la première couche de matériau diélectrique ; remplissage par une troisième couche de matériau diélectrique de manière à combler la deuxième tranchée ; fabrication d’une pluralité de lignes supérieures métalliques par damascène sur la troisième couche de matériau diélectrique le procédé comportant un recuit quand la couche active sélectrice est déposée dans un état amorphe. Ainsi, selon un premier mode de réalisation, la couche active sélectrice est déposée dans un état cristallin par épitaxie ce qui permet un meilleur contrôle de l’épaisseur de la couche active sélectrice et de s’affranchir des problèmes d’homogénéité d’un matériau déposé amorphe puis cristallisé. Selon un deuxième mode de réalisation, la couche active sélectrice est déposée dans un état amorphe par une méthode de dépôt classique ce qui facilite la mise en œuvre du procédé et est suivie d’un recuit pour cristalliser la couche active sélectrice. Selon une alternative de réalisation du deuxième mode de réalisation, le recuit est réalisé lors de l’étape de remplissage par une deuxième couche de matériau diélectrique ou lors de l’étape de fabrication de la ligne supérieure métallique. Selon une alternative de réalisation compatible avec les modes et alternatives de réalisation précédents, le procédé selon le troisième aspect de l’invention comporte une étape de dépôt conforme d’une couche de carbone avant et après le dépôt de la couche active sélectrice. Ainsi, l’interaction entre la couche active sélectrice et ses électrodes est limitée et l’endurance du dispositif sélecteur est améliorée. Selon une alternative de réalisation compatible avec les modes et alternatives de réalisation précédents, le dépôt de la couche d’électrode supérieure de sélecteur est confondu avec le dépôt de la couche d’électrode inférieure de mémoire. Un quatrième aspect de l’invention concerne un procédé d’initialisation d’une cellule selon le premier aspect de l’invention ou de chaque cellule d’une matrice selon le deuxième aspect de l’invention comportant une étape d’application d’un courant d’initialisation et d’une unique impulsion en tension ayant une intensité égale à une tension d’initialisation et un temps de descente prédéterminés, prédéterminés, entre l’électrode supérieure de mémoire et l’électrode inférieure de sélecteur. Ainsi, la tension d’initialisation est choisie pour initialiser la mémoire, le courant appliqué pendant l’initialisation ou courant d’initialisation permet la fonte de la couche active sélectrice cristalline et le temps de descente de l’impulsion est choisi pour permettre la trempe de la couche active sélectrice, ce qui permet l’amorphisation du dispositif sélecteur pour placer le dispositif sélecteur dans son état fortement résistif OFF. Le dispositif sélecteur peut alors assurer sa fonction d’isolation électrique de la cellule. L’invention et ses différentes applications seront mieux comprises à la lecture de la description qui suit et à l’examen des figures qui l’accompagnent. BREVE DESCRIPTION DES FIGURES Les figures sont présentées à titre indicatif et nullement limitatif de l’invention. La figure 1 représente une architecture d’adressage d’une pluralité de cellules mémoires selon l’état de la technique ; La figure 2 montre un graphe explicitant le principe de fonctionnement d’un dispositif sélecteur ; La figure 3 montre une représentation schématique d’une cellule élémentaire selon le premier aspect de l’invention ; La figure 4 montre une représentation schématique de la première étape du procédé de fabrication selon le troisième aspect de l’invention ; La figure 5 montre une représentation schématique de la deuxième étape du procédé de fabrication selon le troisième aspect de l’invention ; La figure 6 montre une représentation schématique de la troisième étape du procédé de fabrication selon le troisième aspect de l’invention ; La figure 7 montre une représentation schématique de la quatrième étape du procédé de fabrication selon le troisième aspect de l’invention ; La figure 8 montre une représentation schématique de la cinquième étape du procédé de fabrication selon le troisième aspect de l’invention ; La figure 9 montre une représentation schématique de la sixième étape du procédé de fabrication selon le troisième aspect de l’invention ; La figure 10 montre une représentation schématique de la septième étape du procédé de fabrication selon un troisième aspect de l’invention ; La figure 11 montre une représentation schématique de la huitième étape du procédé de fabrication selon le troisième aspect de l’invention ; La figure 12 montre une représentation schématique de la neuvième étape du procédé de fabrication selon le troisième aspect de l’invention permettant d’obtenir une matrice selon le deuxième aspect de l’invention ; La figure 13 montre un schéma synoptique représentant l’enchaînement des étapes du procédé de fabrication selon le troisième aspect de l’invention ; La figure 14 montre un schéma synoptique représentant l’étape du procédé d’initialisation selon le quatrième aspect de l’invention. La figure 15 montre une courbe illustrant la résistance de la couche active sélectrice, initialement cristalline et conductrice, d’une cellule en fonction de la densité de courant qui lui est appliqué, chaque point étant mesuré après l’application d’une impulsion rectangulaire ayant une durée de 1 microseconde. La figure 16 montre l’intensité traversant la couche active sélectrice d’une cellule élémentaire en fonction de la tension qui lui est appliquée, avant et après l’initialisation. DESCRIPTION DETAILLEE D’AU MOINS UN MODE DE REALISATION DE L’INVENTION Sauf précision contraire, un même élément apparaissant sur des figures différentes présente une référence unique. Les figures 1 et 2 ont déjà été décrites en référence à l’état de la technique. Un premier aspect de l’invention illustré à la figure 3 concerne une cellule élémentaire 100 comprenant un empilement sélecteur permettant l’adressage d’une mémoire résistive 102 non-volatile quand elle est intégrée au sein d’une architecture de type cross-bar. La cellule élémentaire 100 comporte : Une couche de matériau conducteur formant une électrode inférieure de sélecteur 1011 ; Une couche réalisée dans un premier matériau actif, dite couche active sélectrice 1012 ; Une couche de matériau conducteur, formant une électrode supérieure de sélecteur et une électrode inférieure de mémoire ; Une couche réalisée dans au moins un second matériau actif, dite couche active mémoire 1014 ; Une couche de matériau conducteur, formant une électrode supérieure de mémoire 1015. Selon l’exemple de réalisation illustré sur la figure 3, la couche de matériau conducteur d’électrode supérieure de sélecteur et la couche de matériau conducteur d’électrode inférieure de mémoire sont confondues en une seule et même couche 1013 mais il est également possible d’avoir deux couches distinctes pour former ces éléments. Le premier matériau actif est destiné à former un dispositif sélecteur 101 et le second matériau actif est apte à former une mémoire résistive 102, le dispositif sélecteur 101 et la mémoire résistive 102 nécessitant chacun une électrode supérieure et une électrode inférieure pour assurer leur fonctionnement. On définit une électrode supérieure d’un dispositif comme l’électrode située au-dessus de ce dispositif et l’électrode inférieure d’un dispositif comme l’électrode située en dessous de ce dispositif, les électrodes étant situées de part et d’autre du dispositif. Bien entendu, les adjectifs « supérieure » et « inférieure » sont ici relatifs à l’orientation de l’ensemble incluant l’électrode supérieure, le dispositif et l’électrode inférieure si bien qu’en retournant cet ensemble, l’électrode précédemment qualifiée de supérieure devient l’électrode inférieure et l’électrode précédemment qualifiée d’inférieure devient l’électrode supérieure. Le ou les matériaux de la couche active mémoire 1014 sont choisis en fonction du type de mémoire désiré, par exemple, une mémoire de type PCRAM, OxRAM ou encore CBRAM : ce choix conditionne alors le choix des matériaux conducteurs des électrodes 1013, 1015 de la mémoire 102. En effet, par exemple, pour qu’une CBRAM fonctionne, il lui faut deux électrodes disposées de part et d’autre de son matériau actif à conduction ionique, dont une électrode comportant une portion de métal ionisable, c'est-à-dire une portion de métal pouvant facilement former des ions métalliques. Les électrodes sont par exemple en Ag ou en Cu. Pour une mémoire PCRAM, le matériau de la couche active mémoire 1014 est par exemple du In-Ge-Sb-Te, Ga-Sb, Ge-Sb, Ga-Sb-Te, Ti-Sb-Te, Ge-Sb-Se-Te, Si-Sb-Te, Ge-Sb-Te, du Sb-Te ou encore du Ge-Te. L’épaisseur de la couche active mémoire 1014 est par exemple comprise entre 50 et 100 nm. Pour une mémoire CBRAM, le matériau de la couche active mémoire 1014 est par exemple du Ge-S, Ge-Se, Cu-S, Ag-S, Ta-O, Si-O, W-O. La couche active mémoire 1014 peut comporter par exemple une première sous-couche de Al 2 O 3 et une deuxième sous-couche de Cu-Te-Ge. La première sous-couche a par exemple une épaisseur de 3,5 nm et la deuxième sous-couche a par exemple une épaisseur de 20 nm. Pour une mémoire OxRAM, le matériau de la couche active mémoire 1014 est par exemple du Hf-O, Ta-O, Ti-O, Al-O. La couche active mémoire 1014 peut comporter par exemple une première sous-couche de HfO 2 et une deuxième sous-couche de Ti. La première sous-couche a par exemple une épaisseur de 5 à 10 nm et la deuxième sous-couche a par exemple une épaisseur de 5 à 10 nm. Au sein de la cellule élémentaire 100, avant initialisation, c’est-à-dire en sortie de fabrication, la couche active sélectrice 1012 est dans un état cristallin conducteur et la mémoire résistive 102 est dans un état résistif initial, plus résistif que son état fortement résistif HRS. Le matériau de la couche active sélectrice 1012 est par exemple choisi pour que le dispositif sélecteur à former soit de type OTS. Par exemple, la couche active sélectrice 1012 est réalisée en Ge-Se, As-Te-Al, Ge-Se-Te, Ge-Se-Sb, As-Ge-Te, As-Ge-Te-Si, Si-Te, C-Te, Al-Te, B-Te, Ge-Te, ou encore en As-Ge-Se-Te L’épaisseur de la couche sélectrice 1012 est par exemple de 15 à 50 nm. Les propriétés du sélecteur, comme sa tension seuil ou son intensité de maintien, peuvent être ajustées par l’épaisseur et la composition de la couche active sélectrice 1012. La couche active sélectrice 1012 peut être prise en sandwich entre deux couches de carbone. Les couches de carbone ont par exemple une épaisseur de 3 à 15 nm. Le matériau utilisé pour les électrodes 1011, 1013, 1015 est par exemple du TiN, du TaN, du W, du Cu, du TiWN, du TiSiN ou encore du WN. Les électrodes 1011, 1013, 1015 peuvent toutes être composées d’un même matériau ou bien être composées de matériaux différents. Un deuxième aspect de l’invention concerne une matrice 1000 illustrée à la figure 12 comportant une pluralité de cellules élémentaires 100. La figure 13 est un schéma synoptique illustrant l’enchaînement des étapes 301 à 309 d’un procédé 300 de fabrication selon un troisième aspect de l’invention de la matrice 1000. La figure 4 illustre la première étape 301 du procédé 300, qui consiste à réaliser un dépôt conforme d’une première couche de matériau diélectrique 1010. Un dépôt conforme signifie que le matériau est déposé de manière uniforme sur l’ensemble d’une surface. Le plan selon lequel s’étend la première couche de matériau diélectrique 1010 contient la direction et la direction . Le repère orthogonal ( ; définit les côtés de la matrice 1000 si elle est de forme parallélépipédique rectangle. La dimension des couches selon la direction est appelée épaisseur. Le matériau diélectrique de la première couche de matériau diélectrique 1010, comme les matériaux des autres couches de matériau diélectrique, est par exemple du SiN, du SiO 2 , du SiC, du SiON, du SiCN ou encore SiHN. Le dépôt de cette étape 301 comme ceux des étapes suivantes de dépôts peut être un dépôt physique en phase vapeur ou PVD (pour « Physical Vapor Deposition »), un dépôt chimique en phase vapeur ou CVD (pour « Chemical Vapor Deposition »), ou un dépôt par couche atomique ou ALD (pour « Atomic Layer Deposition »). La figure 5 illustre la deuxième étape 302 du procédé 300 consistant à réaliser un damascène de la première couche de matériau diélectrique 1010. On entend par « damascène » le procédé consistant à remplir de matériau conducteur une tranchée, préalablement formée dans un matériau diélectrique, suivi d’un polissage mécanochimique. Le damascène est par exemple réalisé avec du cuivre Cu. Ainsi, la première couche de matériau diélectrique 1010 comprend des lignes inférieures métalliques exposées 1011, permettant d’établir des contacts métalliques avec une couche supérieure. Les lignes inférieures métalliques constituent les électrodes inférieures de sélecteur 1011 des cellules élémentaires 100 de la matrice 1000. La figure 6 illustre la troisième étape 303 du procédé 300 consistant à réaliser un dépôt conforme sur la première couche de matériau diélectrique 1010 comprenant des lignes inférieures métalliques 1011. Cette troisième étape 303 comprend le dépôt conforme d’une couche active sélectrice 1012, puis un dépôt conforme d’une couche de matériau conducteur 1013 formant à la fois l’électrode supérieure de sélecteur et l’électrode inférieure de mémoire, puis un dépôt conforme d’une couche active mémoire 1014, puis un dépôt conforme d’une couche de matériau conducteur d’électrode supérieure de mémoire 1015. Dans le cas où l’électrode supérieure de sélecteur est distincte de l’électrode inférieure de mémoire, la troisième étape 303 du procédé 300 comporte le dépôt conforme d’une couche active sélectrice 1012, puis un dépôt conforme d’une première couche de matériau conducteur formant l’électrode supérieure de sélecteur, puis d’une deuxième couche de matériau conducteur formant l’électrode inférieure de mémoire, suivi d’un dépôt conforme d’une couche active mémoire 1014, puis un dépôt conforme d’une couche de matériau conducteur d’électrode supérieure de mémoire 1015. La troisième étape 303 du procédé 300 peut comporter, en supplément, un dépôt conforme d’une première couche de carbone sur la première couche de matériau diélectrique 1010 comprenant des lignes inférieures métalliques 1011 et d’une deuxième couche de carbone sur la couche active sélectrice 1012 de manière à ce que la couche active sélectrice 1012 soit prise en sandwich entre la première et la deuxième couche de carbone. Selon un premier mode de réalisation, la couche active sélectrice 1012 est déposée directement dans l’état cristallin par épitaxie. On entend par « épitaxie » le procédé de croissance d’un cristal ou d’un poly-cristal. Selon un deuxième mode de réalisation, la couche active sélectrice 1012 est déposée dans un état amorphe par des techniques classiques de dépôt, comme le dépôt PVD, CVD ou ALD. Le matériau de la couche active sélectrice 1012 est alors choisi pour avoir une température de cristallisation compatible avec les températures d’intégration. Toutefois, selon ce deuxième mode de réalisation, un recuit sera effectué durant la fabrication de la cellule, de manière à rendre cristalline cette couche active sélectrice 1012, en sortie de fabrication. La figure 7 illustre la quatrième étape 304 du procédé 300 consistant à graver au moins une première tranchée 1016 avec arrêt sur la première couche de matériau diélectrique 1010. La gravure est par exemple réalisée par photogravure ou par lithographie. La première tranchée 1016 s’étend selon sa longueur suivant la direction . La première tranchée 1016 est gravée de manière à ce que les parties non gravées soient sensiblement de même hauteur après gravure. En cas de pluralité de premières tranchées 1016, les premières tranchées 1016 sont toutes parallèles entre elles et la profondeur de gravure est la même pour toutes les premières tranchées 1016. La figure 8 illustre la cinquième étape 305 du procédé 300 consistant à encapsuler l’empilement de la figure 7. Plus précisément, cette cinquième étape 305 consiste à remplir la première tranchée 1016 précédemment gravée et à recouvrir les parties de la couche de matériau conducteur d’électrode supérieure de mémoire 1015 n’ayant pas été gravées à l’étape de gravure 304 précédente, avec une deuxième couche de matériau diélectrique 1017. Le remplissage est par exemple réalisé par dépôt chimique en phase vapeur assisté par plasma ou PECVD (pour « Plasma-Enhanced Chimical Vapor Deposition ») à une température de 350°C. La figure 9 illustre la sixième étape 306 de planarisation du procédé 300 consistant à retirer de la matière avec arrêt sur les parties de la couche de matériau conducteur d’électrode supérieure de mémoire 1015 n’ayant pas été gravées lors de l’étape de gravure 304 de manière à obtenir une couche plane, dans un plan contenant les directions et . La planarisation est par exemple réalisée par polissage planarisant. La figure 10 illustre la septième étape 307 du procédé 300 consistant à graver au moins une deuxième tranchée 1018 suivant une direction, ici suivant , perpendiculaire à avec arrêt sur la première couche de matériau diélectrique 1010. En cas de pluralité de deuxièmes tranchées 1018, les deuxièmes tranchées 1018 sont parallèles entre elles et la profondeur de gravure est sensiblement la même pour toutes les deuxièmes tranchées 1018. La deuxième tranchée 1018 est gravée de manière à ce que les parties non gravées soient sensiblement de même hauteur après La deuxième tranchée 1018 s’étend, selon sa longueur, de manière perpendiculaire à la première tranchée 1016, c’est-à-dire selon l’axe . La figure 11 illustre la huitième étape 308 du procédé 300 consistant à encapsuler l’empilement illustré par la figure 10. Cette huitième étape 308 consiste à remplir la deuxième tranchée 1018 précédemment gravée et à recouvrir les parties de la couche de matériau conducteur d’électrode supérieure de mémoire 1015 n’ayant pas été gravées aux étapes 304, 308 de gravure, avec une troisième couche de matériau diélectrique 1019. La figure 12 illustre la neuvième étape 309 du procédé 300 consistant à réaliser un damascène de la troisième couche de matériau diélectrique 1019 pour former des lignes supérieures métalliques 1020. Selon le deuxième mode de réalisation, dans lequel la couche active sélectrice 1012 est déposée dans un état amorphe, le procédé 300 comporte un recuit permettant de cristalliser la couche active sélectrice 1012 afin de la rendre cristalline. Le recuit est par exemple réalisé : lors de la cinquième étape 305 de remplissage ; lors de la neuvième étape 309 de damascène, avec une température de recuit par exemple égale à 400°C ; lors d’une étape spécifique de recuit. A la fin du procédé 300 de fabrication selon le troisième aspect de l’invention, la matrice 1000 comporte une pluralité de cellules élémentaires 100 ayant chacune un dispositif 101 destiné à former un sélecteur mais ne jouant pas le rôle de sélecteur, et une mémoire 102 non initialisée. La figure 14 est un schéma synoptique d’un procédé 400 d’initialisation selon un quatrième aspect de l’invention. Le procédé 400 permet d’initialiser une cellule élémentaire 100 ou chaque cellule élémentaire 100 d’une matrice 1000. L’étape 401 du procédé 400 consiste à appliquer un courant d’initialisation et une impulsion en tension ayant une intensité égale à une tension d’initialisation et un temps de descente donnés, à chaque cellule élémentaire 100 pour initialiser sa mémoire 102 et amorphiser la couche active sélectrice 1012 de son dispositif 101. Le courant d’initialisation doit être choisi pour permettre la fonte de la couche active sélectrice 1012 cristalline, le temps de descente de l’impulsion doit être choisi pour permettre la trempe de la couche active sélectrice 1012 et la figer dans sa phase amorphe et la tension d’initialisation doit être choisie pour permettre l’initialisation de la mémoire 102. On entend par « temps de descente d’une impulsion », le temps nécessaire pour que l’impulsion passe de 90% de sa valeur maximale à 10% de sa valeur maximale. L’impulsion d’initialisation est par exemple une impulsion rectangulaire ayant une durée de 1 microseconde avec un temps de descente de 10 nanosecondes et une intensité au moins égale à la tension d’initialisation de la mémoire 102. La polarisation de l’impulsion permet l’initialisation de la mémoire 102. Le courant d’impulsion est par exemple choisi pour que la densité de courant appliquée à la couche active sélectrice 1012 soit de l’ordre de 20x10 6 A/cm². Sur la figure 15 est représentée la résistance R de la couche active sélectrice 1012 réalisée dans un alliage As2Te3+Al+N, en fonction de la densité de courant DI qui lui est appliquée. Chaque point correspond à l’application d’une impulsion rectangulaire ayant une durée de 1 microseconde. Sur la figure 15, la résistance de la couche active sélectrice 1012, c’est-à-dire son taux d’amorphisation augmente jusqu’à atteindre un palier correspondant à une résistance de 10 7 Ω aux alentours de 20x10 6 A/cm². Ainsi, en appliquant une impulsion rectangulaire ayant une durée de 1 microseconde et une densité de courant de 20x10 6 A/cm² à la couche active sélectrice 1012, cette dernière s’amorphise complètement. A l’issue de l’étape 401 du procédé 400, dans chaque cellule 100, la couche active sélectrice 1012 est dans un état amorphe et donc le dispositif sélecteur 101 est dans son état fortement résistif OFF, la mémoire 102 est initialisée et sa couche active mémoire 1014 est dans son état faiblement résistif LRS. La figure 16 illustre l’intensité I traversant la couche active sélectrice 1012 d’une cellule élémentaire 100 en fonction de la tension T qui lui est appliquée avant et après l’amorphisation de la couche active sélectrice 1012. Avant l’amorphisation, la couche active sélectrice 1012 se comporte comme un métal conducteur et après amorphisation, la couche active sélectrice 1012 se comporte comme un dispositif sélecteur, comme illustré à la figure 2. Ainsi, après amorphisation, le dispositif 101 fonctionne comme un sélecteur et la cellule 100 ou la matrice 1000 est alors opérationnelle. Cellule (100) élémentaire comportant un dispositif (101) et une mémoire (102) résistive non volatile montés en série, le dispositif (101) comportant : une électrode supérieure de sélecteur (1013), une électrode inférieure de sélecteur (1011), une couche réalisée dans un premier matériau actif, dite couche active sélectrice (1012), ledit dispositif (101) étant destiné à former un sélecteur volatil passant d’un premier état résistif de sélecteur (OFF) à un deuxième état résistif de sélecteur (ON), par application d’une tension seuil (Vth) entre l’électrode supérieure de sélecteur (1013) et l’électrode inférieure de sélecteur (1011) et repassant au premier état résistif de sélecteur (OFF) dès que le courant le traversant ou la tension aux bornes de l’électrode supérieure de sélecteur (1013) et l’électrode inférieure de sélecteur (1011) redevient respectivement inférieur à un courant (Ih) ou une tension de maintien, le premier état résistif de sélecteur (OFF) étant plus résistif que le deuxième état résistif de sélecteur (ON), ladite mémoire (102) comportant : une électrode supérieure de mémoire (1015), une électrode inférieure de mémoire (1013), une couche réalisée dans au moins un second matériau actif, dite couche active mémoire (1014), ladite mémoire (102) passant d’un premier état résistif de mémoire à un deuxième état résistif de mémoire par application d’une tension ou d’un courant entre l’électrode supérieure de mémoire (1015) et l’électrode inférieure de mémoire (1013), ladite cellule (100) étant caractérisée en ce que ladite couche active sélectrice (1012) est dans un état cristallin conducteur et ladite mémoire (102) est dans un état résistif de mémoire initial, l’état résistif de mémoire initial étant plus résistif que le premier état résistif de mémoire et le deuxième état résistif de mémoire. Cellule (100) selon la revendication 1, caractérisée en ce que le dispositif (101) est destiné à former un sélecteur de type OTS. Cellule (100) selon l’une quelconque des revendications précédentes, caractérisée en ce que la mémoire (102) résistive est de type PCRAM, OxRAM ou CBRAM. Cellule (100) selon l’une quelconque des revendications précédentes, caractérisée en ce que l’électrode supérieure de sélecteur (1013) est confondue avec l’électrode inférieure de mémoire (1013). Matrice (1000) comportant une pluralité de cellules (100) selon l’une quelconque des revendications précédentes, une pluralité de lignes d’accès supérieures (1020) et une pluralité de lignes d’accès inférieures (1011), chaque cellule (100) étant située à une intersection entre une ligne d’accès supérieure et une ligne d’accès inférieure permettant son adressage individuel. Procédé de fabrication (300) d’une matrice (1000) selon la revendication 5, caractérisé en ce qu’il comporte les étapes suivantes : dépôt conforme d’une première couche de matériau diélectrique (1010, 301) ; fabrication d’une pluralité de lignes inférieures métalliques formant les électrodes inférieures de sélecteur (1011) des cellules élémentaires (100) de la matrice (1000), par damascène de la première couche de matériau diélectrique (1010, 302) ; dépôt conforme, sur la première couche de matériau diélectrique (1010), d’une couche active sélectrice (1012) dans un état cristallin ou dans un état amorphe, d’une couche d’électrode supérieure de sélecteur (1013), d’une couche d’électrode inférieure de mémoire (1013), d’une couche active mémoire (1014) puis d’une couche d’électrode supérieure de mémoire (1015, 303) ; gravure d’au moins une première tranchée (1016) avec arrêt sur la première couche de matériau diélectrique (1010, 304) ; remplissage par une deuxième couche de matériau diélectrique (1017) de manière à combler la première tranchée (1016, 305) ; planarisation avec arrêt sur les parties de la couche d’électrode supérieure de mémoire (1015) n’ayant pas été gravées (306) ; gravure d’au moins une deuxième tranchée (1018) perpendiculaire à la première tranchée (1016) avec arrêt sur la première couche de matériau diélectrique (1010, 307) ; remplissage par une troisième couche de matériau diélectrique (1019) de manière à combler la deuxième tranchée (1018, 308) ; fabrication d’une pluralité de lignes supérieures métalliques (1020) par damascène sur la troisième couche de matériau diélectrique (1019, 309) ; le procédé (300) comportant un recuit quand la couche active sélectrice (1012) est déposée dans un état amorphe. Procédé de fabrication (300) selon la revendication 6, caractérisé en ce que le recuit est réalisé lors de l’étape (305) de remplissage par une deuxième couche de matériau diélectrique (1017) ou lors de l’étape (309) de fabrication de la ligne supérieure métallique (1020). Procédé de fabrication (300) selon l’une quelconque des revendications 6 ou 7, caractérisé en ce qu’il comporte une étape de dépôt conforme d’une couche de carbone avant et après le dépôt de la couche active sélectrice (1012). Procédé de fabrication (300) selon l’une quelconque des revendications 6 à 8, caractérisé en ce que le dépôt de la couche d’électrode supérieure de sélecteur (1013) est confondu avec le dépôt de la couche d’électrode inférieure de mémoire (1013). Procédé d’initialisation (400) d’une cellule (100) selon l’une quelconque des revendications 1 à 4 ou de chaque cellule (100) d’une matrice (1000) selon la revendication 5, caractérisé en ce qu’il comporte une étape d’application d’un courant d’initialisation et d’une unique impulsion en tension ayant une intensité égale à une tension d’initialisation et un temps de descente prédéterminés, entre l’électrode supérieure de mémoire et l’électrode inférieure de sélecteur.