Brevet FR3111473A1 — publié le 20211217

Transistor La présente description concerne un transistor (200) comportant une région (100G) de grille pénétrant à l’intérieur d’une première couche (104) en nitrure de gallium, dans lequel une deuxième couche (202) électriquement conductrice revêt au moins un des flancs de ladite région de grille. Figure pour l'abrégé : Fig. 2 Transistor La présente description concerne de façon générale les dispositifs électroniques et, plus particulièrement, les transistors à haute mobilité électronique (High-Electron-Mobility Transistor - HEMT) normalement bloqués à base de nitrure de gallium (GaN). Des transistors HEMT normalement bloqués à base de nitrure de gallium sont utilisés, par exemple, dans des applications de conversion d’énergie électrique, pour des puissances typiquement comprises entre quelques milliwatts et plusieurs dizaines de watts. De tels transistors possèdent généralement une forte résistance à l’état passant ou une faible tension de seuil, ce qui nuit à leurs performances. Il existe un besoin d’améliorer les transistors à haute mobilité électronique normalement bloqués à base de nitrure de gallium existants. Un mode de réalisation pallie tout ou partie des inconvénients des transistors à haute mobilité électronique normalement bloqués à base de nitrure de gallium existants. Un mode de réalisation prévoit un transistor comportant une région de grille pénétrant à l’intérieur d’une première couche en nitrure de gallium, dans lequel une deuxième couche électriquement conductrice revêt au moins un des flancs de ladite région de grille. Selon un mode de réalisation, la région de grille comporte : – une première électrode de grille ; et – une troisième couche électriquement isolante, intercalée entre la première électrode et la première couche. Selon un mode de réalisation, le transistor comporte en outre une deuxième électrode et une troisième électrode, situées de part et d’autre de la région de grille et pénétrant à l’intérieur de la première couche, la deuxième électrode étant plus proche de la région de grille que la troisième électrode. Selon un mode de réalisation : – la deuxième électrode est une électrode de source faisant partie d’une région de source du transistor ; et – la troisième électrode est une électrode de drain faisant partie d’une région de drain du transistor. Selon un mode de réalisation, la deuxième couche revêt le flanc de la région de grille situé en regard de la deuxième électrode. Selon un mode de réalisation, la deuxième couche est discontinue et comporte : – une première portion, revêtant le flanc de la région de grille situé en regard de la deuxième électrode ; et – une deuxième portion, revêtant le flanc de la région de grille situé en regard de la troisième électrode. Selon un mode de réalisation, la première couche revêt une face d’un substrat semiconducteur. Selon un mode de réalisation, la première couche présente une structure multicouche comportant : – une première sous-couche, revêtant ladite face du substrat ; – une deuxième sous-couche, dopée de type P, revêtant la première sous-couche ; et – une troisième sous-couche, revêtant la deuxième sous-couche, la région de grille traversant les troisième et deuxième sous-couches et se prolongeant à l’intérieur de la première sous-couche. Selon un mode de réalisation, le transistor comporte en outre, du côté de ladite face, un empilement comprenant : – une quatrième couche en nitrure d’aluminium-gallium, revêtant la première couche ; et – une cinquième couche en nitrure de silicium, revêtant la quatrième couche. Selon un mode de réalisation, les flancs de la région de grille sont, vus de côté, inclinés vers le milieu de la région de grille d’un angle compris entre 5° et 45°, de préférence égal à environ 10°. Selon un mode de réalisation, la région de grille présente, vue en coupe, au moins une marche. Un mode de réalisation prévoit un procédé de fabrication d’un transistor tel que décrit. Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation et modes de mise en œuvre particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : la figure 1 est une vue en coupe, schématique et partielle, d’un exemple de transistor ; la figure 2 est une vue en coupe, schématique et partielle, d’un mode de réalisation d’un transistor ; la figure 3 est une vue en coupe, schématique et partielle, d’une variante du transistor de la figure 2 ; la figure 4 est une vue en coupe, schématique et partielle, d’un autre mode de réalisation d’un transistor ; la figure 5 est une vue en coupe, schématique et partielle, d’une variante du transistor de la figure 4 ; la figure 6 est une vue en coupe, schématique et partielle, d’une autre variante du transistor de la figure 4 ; la figure 7 est une vue en coupe, schématique et partielle, illustrant une étape d’un mode de mise en œuvre d’un procédé de fabrication du transistor de la figure 4 ; la figure 8 est une vue en coupe, schématique et partielle, illustrant une autre étape du mode de mise en œuvre du procédé de fabrication du transistor de la figure 4 ; la figure 9 est une vue en coupe, schématique et partielle, illustrant encore une autre étape du mode de mise en œuvre du procédé de fabrication du transistor de la figure 4 ; la figure 10 est une vue en coupe, schématique et partielle, illustrant encore une autre étape du mode de mise en œuvre du procédé de fabrication du transistor de la figure 4 ; la figure 11 est une vue en coupe, schématique et partielle, illustrant une variante de l’étape exposée en relation avec la figure 10 ; la figure 12 est une vue en coupe, schématique et partielle, illustrant encore une autre étape du mode de mise en œuvre du procédé de fabrication du transistor de la figure 4 ; la figure 13 est une vue en coupe, schématique et partielle, d’encore un autre mode de réalisation d’un transistor ; la figure 14 est une vue en coupe, schématique et partielle, illustrant une densité d’électrons à l’intérieur du transistor de la figure 13 dans un mode de fonctionnement ; la figure 15 est une vue en coupe, schématique et partielle, illustrant la densité de courant à l’intérieur du transistor de la figure 13 dans un autre mode de fonctionnement ; la figure 16 est un graphique de variation d’un courant de drain en fonction d’une tension grille-source du transistor de la figure 13 ; et la figure 17 est un autre graphique de variation du courant de drain en fonction de la tension grille-source du transistor de la figure 13. De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation et modes de mise en œuvre peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques. Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation et modes de mise en œuvre décrits ont été représentés et sont détaillés. En particulier, les applications et dispositifs susceptibles de tirer profit des transistors décrits ne sont pas détaillés, les transistors décrits étant compatibles avec les applications et dispositifs usuels comportant des transistors normalement bloqués à haute mobilité électronique à base de nitrure de gallium. Sauf précision contraire, lorsque l'on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans éléments intermédiaires autres que des conducteurs, et lorsque l'on fait référence à deux éléments reliés (en anglais "coupled") entre eux, cela signifie que ces deux éléments peuvent être connectés ou être reliés par l'intermédiaire d'un ou plusieurs autres éléments. Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position absolue, tels que les termes "avant", "arrière", "haut", "bas", "gauche", "droite", etc., ou relative, tels que les termes "dessus", "dessous", "supérieur", "inférieur", etc., ou à des qualificatifs d'orientation, tels que les termes "horizontal", "vertical", etc., il est fait référence, sauf précision contraire, à l'orientation des figures. Sauf précision contraire, les expressions "environ", "approximativement", "sensiblement", et "de l'ordre de" signifient à 10 % ou à 10° près, de préférence à 5 % ou à 5° près. La figure 1 est une vue en coupe, schématique et partielle, d’un exemple de transistor 100 à haute mobilité électronique (High-Electron-Mobility Transistor - HEMT), ou transistor HEMT. Le transistor HEMT 100 est, dans cet exemple, normalement bloqué. Dans l’exemple représenté, le transistor HEMT 100 est formé sur un substrat 102. Le substrat 102 est, par exemple, une plaquette ou un morceau de plaquette, dont seule une partie est représentée en figure 1. À titre d’exemple, le substrat 102 est en un matériau semiconducteur (par exemple, le silicium), en verre ou en saphir. Une première couche 104 (GaN) revêt une face 102T du substrat 102 (la face supérieure du substrat 102, dans l’orientation de la figure 1). À titre d’exemple, la première couche 104 est en nitrure de gallium (GaN), par exemple en nitrure de gallium intrinsèque (c'est-à-dire non dopé de manière intentionnelle). En outre, une deuxième couche 106 (AlGaN) revêt la première couche 104 du côté de la face 102T du substrat 102. À titre d’exemple, la deuxième couche 106 est en nitrure d’aluminium-gallium (AlGaN). Dans l’exemple représenté, une troisième couche 108 (SiN) revêt la deuxième couche 106 du côté de la face 102T du substrat 102. À titre d’exemple, la troisième couche 108 est en nitrure de silicium (SiN). La deuxième couche 106 et la troisième couche 108 forment conjointement un empilement 110. Le transistor 100 comporte une région 100G (Gate) de grille. La région 100G de grille du transistor 100 est dite encastrée (« recessed » en langue anglaise) dans la première couche 104 en nitrure de gallium. Plus précisément, dans l’exemple représenté, la région 100G de grille s’étend verticalement, depuis la face supérieure de la troisième couche 108, en direction de la face supérieure 102T du substrat 102. Dans l’exemple représenté, la région 100G de grille du transistor 100 comporte une électrode 112G (TiN+W) de grille. L’électrode 112G de grille présente, vue en coupe en figure 1, une forme de « T » dont une portion verticale traverse les couches 108 et 106 et pénètre partiellement dans l’épaisseur de la couche 104. En outre, une portion horizontale du T formé par l’électrode 112G de grille s’étend latéralement au-dessus de la troisième couche 108. Dans l’exemple représenté, les flancs de la portion verticale du T formé par l’électrode 112G de grille sont inclinés de telle sorte qu’ils se rapprochent l’un de l’autre en bas de l’électrode 112G. Cela permet, en fonctionnement, de faciliter le passage des électrons d’un côté à l’autre de l’électrode 112G. L’électrode 112G de grille est en un matériau électriquement conducteur. À titre d’exemple, l’électrode 112G est en un métal ou en un alliage métallique, par exemple un alliage à base de nitrure de titane (TiN) et de tungstène (W). Dans l’exemple représenté, une quatrième couche 114 (Al2O3) isole l’électrode 112G de grille par rapport aux couches 104, 106 et 108. La quatrième couche 114 est en un matériau électriquement isolant. À titre d’exemple, la quatrième couche est en alumine (Al 2 O 3 ). La quatrième couche isolante 114 revêt les faces latérales et la face inférieure de la portion verticale du T formé par l’électrode 112G. En outre, la quatrième couche isolante 114 se prolonge latéralement de part et d’autre de la portion verticale et sous la portion horizontale du T formé par l’électrode 112G. La couche 114 s’étend sur et en contact avec la surface supérieure de la troisième couche 108. Dans l’exemple représenté, la portion horizontale du T formé par l’électrode 112G s’étend sur et en contact avec des portions de la couche 114. Ces portions de la couche 114 sont ainsi intercalées verticalement entre la troisième couche 108 et la portion horizontale du T formé par l’électrode 112G. De manière générale, la ou les portions de la quatrième couche 114 qui isolent l’électrode 112G de grille par rapport aux couches 104, 106 et 108 sont considérées comme faisant partie de la région 100G de grille du transistor 100. Le transistor 100 comporte, en outre, deux autres électrodes 112S et 112D. Les électrodes 112S et 112D sont situées de part et d’autre de la région 100G de grille du transistor 100, c'est-à-dire de part et d’autre de l’électrode 112G de grille. Dans l’exemple représenté, l’électrode 112S est plus proche de la région 100G de grille que l’électrode 112D. À titre d’exemple : – l’électrode 112S est séparée de l’électrode 112G par une distance comprise entre 1 µm et 2 µm, par exemple égale à 1 µm ; et – l’électrode 112D est séparée de l’électrode 112G par une distance comprise entre 10 µm et 20 µm, par exemple égale à 10 µm, dans le but d’assurer une tenue en tension allant par exemple jusqu’à 1 000 V (le champ électrique maximum dans le GaN est théoriquement de 2 MV/cm, mais il est en pratique limité par exemple à 1 MV/cm par la qualité de la couche 104 de GaN). Dans l’exemple représenté, les électrodes 112S et 112D s’étendent chacune verticalement, depuis la face supérieure de la quatrième couche isolante 114, en direction de la face supérieure 102T du substrat 102. Plus précisément, dans l’exemple représenté, les électrodes 112S et 112D traversent chacune les couches 114, 108 et 106 et pénètrent partiellement dans l’épaisseur de la couche 104, par exemple à l’issue d’un recuit thermique permettant de former un alliage conducteur entre les électrodes 112S, 112D et la couche 106. Les électrodes 112S et 112D sont chacune en un matériau électriquement conducteur, par exemple un métal ou un alliage métallique. À titre d’exemple, lorsque le transistor 100 est en fonctionnement, l’électrode 112S est une électrode de source et l’électrode 112D est une électrode de drain. L’électrode 112D étant plus éloignée de l’électrode 112G que l’électrode 112S, cela permet d’appliquer un potentiel élevé, par exemple de l’ordre de 650 V, sur l’électrode 112D sans risquer un claquage du transistor 100, les électrodes 112S et 112G étant généralement soumises à des potentiels de l’ordre de quelques volts. Dans l’exemple représenté, les électrodes 112S et 112D font respectivement partie d’une région 100S (Source) de source et d’une région 100D (Drain) de drain du transistor 100. Dans le transistor HEMT 100, un gaz d’électrons bidimensionnel 2DEG se forme dans la première couche 104 en nitrure de gallium, à proximité de l’interface entre la couche 104 et la deuxième couche 106 en nitrure d’aluminium-gallium. Le gaz d’électrons bidimensionnel 2DEG est, en figure 1, représenté par un trait en pointillé. Les électrodes 112S et 112D du transistor HEMT 100 sont chacune en contact avec le gaz d’électrons bidimensionnel 2DEG. Dans l’exemple représenté, où le transistor HEMT 100 est normalement bloqué, le gaz d’électrons bidimensionnel 2DEG est interrompu par la région 100G de grille. Plus précisément, dans cet exemple, le gaz d’électrons bidimensionnel 2DEG est discontinu et comporte deux parties situées de part et d’autre de la région 100G de grille du transistor 100 (à gauche et à droite de la région 100G, dans l’orientation de la figure 1). En fonctionnement, lorsqu’une tension Vgs sensiblement nulle est appliquée entre l’électrode 112G de grille et l’électrode 112S de source, la région 100G de grille encastrée dans la couche 104 en nitrure de gallium empêche une circulation d’électrons entre l’électrode 112S de source et l’électrode 112D de drain. Le transistor 100 est alors dans un état bloqué. En revanche, lorsque la tension Vgs appliquée entre l’électrode 112G de grille et l’électrode 112S de source excède une tension de seuil Vth du transistor 100, des électrons peuvent circuler entre l’électrode 112S de source et l’électrode 112D de drain. Le transistor 100 est alors dans un état passant. À l’état passant, les électrons circulent d’une partie à l’autre du gaz d’électrons bidimensionnel 2DEG en contournant la région 100G de grille. Plus précisément, lorsque le transistor 100 est passant et soumis à une tension de polarisation appliquée entre son drain 100D et sa source 100S, les électrons empruntent alors, pour circuler d’un côté à l’autre de la grille 100G, un chemin de conduction situé à l’intérieur de la première couche 104 et longeant l’interface entre la couche 104 et la quatrième couche 114. Le chemin de conduction emprunté par les électrons pour contourner la région 100G de grille est, en figure 1, symbolisé par des flèches 116L, 116B et 116R. Plus précisément, dans l’orientation de la figure 1 : – la flèche 116L symbolise le chemin emprunté par les électrons pour descendre le long d’un flanc de la région 100G de grille situé en regard de l’électrode 100S de source ; – la flèche 116B symbolise le chemin emprunté par les électrons pour se déplacer horizontalement sous la face inférieure de la portion verticale du T formé par la région 100G de grille ; et – la flèche 116R symbolise le chemin emprunté par les électrons pour remonter le long d’un autre flanc de la région 100G de grille situé en regard de l’électrode 100D de drain. Un inconvénient des transistors HEMT semblables au transistor 100 tient au fait qu’ils possèdent, à l’état passant, une résistance drain-source Ron élevée, qui tend à dégrader leurs performances électriques. Cela est notamment dû aux chemins de conduction 116L, 116B, 116R qu’empruntent les électrons pour contourner la région 100G de grille. Afin de diminuer la résistance Ron à l’état passant du transistor 100, on pourrait penser prévoir une structure dans laquelle la couche isolante 114 serait omise et où l’électrode 112G de grille ne pénètrerait pas à l’intérieur de la première couche 104 en nitrure de gallium. Cela reviendrait, par exemple, à faire en sorte que l’électrode 112G s’arrête, dans l’épaisseur de la deuxième couche 106, avant l’interface entre la couche 106 et la couche 104. On formerait ainsi une grille Schottky, qui permettrait d’interrompre ou d’atténuer localement le gaz d’électrons bidimensionnel 2DEG, à l’aplomb de l’électrode 112G de grille, de sorte à obtenir un transistor normalement bloqué. Toutefois, cela ne permettrait pas d’atteindre une tension de seuil Vth supérieure à environ 1 V, ce qui s’avère problématique pour la plupart des applications utilisant de tels transistors. On pourrait, en outre, penser réaliser une structure dans laquelle la région 100G de grille ne serait pas encastrée dans l’empilement 110. Cela reviendrait, par exemple, à former une électrode de grille sur et en contact avec la deuxième couche 108. À titre d’exemple, on pourrait notamment prévoir une implantation d’ions fluor (F + ) dans la couche 106, à l’aplomb de l’électrode de grille, ce qui aurait pour effet d’atténuer ou d’interrompre le gaz d’électrons bidimensionnel 2DEG sous la grille du transistor. Cela tendrait, toutefois, à compliquer le contrôle de la tension de seuil Vth. On pourrait alternativement prévoir d’omettre la couche 114, de réaliser l’électrode de grille du transistor au-dessus de la couche 108 et d’intercaler une couche de nitrure de gallium dopé de type P (p-GaN) entre l’électrode de grille et la couche 108. Toutefois, cela ne permettrait pas d’atteindre des valeurs de tension de seuil Vth suffisamment élevées pour les applications visées. On pourrait, par ailleurs, penser réduire la largeur de la face inférieure de la portion verticale du T formé par la région 100G de grille, de manière à réduire la longueur du chemin 116B de conduction horizontal. Toutefois, cela ne permettrait pas de diminuer significativement la résistance Ron à l’état passant du transistor 100. La figure 2 est une vue en coupe, schématique et partielle, d’un mode de réalisation d’un transistor 200 selon l’invention. À l’instar du transistor 100 de la figure 1, le transistor 200 est un transistor HEMT normalement bloqué. Le transistor 200 de la figure 2 comprend des éléments communs avec le transistor 100 de la figure 1. Ces éléments communs ne seront pas détaillés à nouveau ci-après. Le transistor 200 de la figure 2 diffère du transistor 100 de la figure 1 principalement en ce que le transistor 200 comporte une couche 202 électriquement conductrice revêtant l’un des flancs de la région 100G de grille. La couche conductrice 202 est symbolisée, en figure 2, par une zone hachurée. Selon ce mode de réalisation, la couche conductrice 202 revêt le flanc de la région 100G de grille qui est situé en regard de l’électrode 100S, c’est-à-dire l’électrode la plus proche de la région 100G parmi l’électrode 100S et l’électrode 100D. Plus précisément, du côté de l’électrode 100S, la couche 202 est interposée entre : – la portion de la couche isolante 114 revêtant la portion verticale du T formé par l’électrode 112G ; et – les couches 104, 106 et 108. Dans l’exemple représenté, la couche conductrice 202 se prolonge latéralement sur et en contact avec la surface supérieure de la couche 108, en direction de l’électrode 112S. La couche 202 est en un matériau électriquement conducteur, par exemple un métal, un alliage métallique ou un semiconducteur dopé de type N. À titre d’exemple, la couche 202 est en aluminium (Al), en or (Au), en cuivre (Cu) ou en nitrure de titane (TiN). Dans l’exemple représenté, les flancs de la portion verticale du T formé par la région 100G de grille sont, en partie inférieure, reliés par une portion horizontale. En variante, la portion verticale du T formé par la région 100G présente, vue en coupe, une forme triangulaire ou en « V ». Dans ce cas, les flancs de la portion verticale du T formé par la région 100G de grille sont jointifs en partie inférieure. Un avantage du transistor 200 de la figure 2 par rapport au transistor 100 de la figure 1 tient au fait que la couche conductrice 202 permet de réduire la résistance du chemin de conduction emprunté par les électrons entre l’électrode 100S et l’électrode 100D. Plus précisément, la couche 202 permet de diminuer la résistance du chemin de conduction 116L (figure 1), en regard de l’électrode 112S. Le long des chemins de conduction 116L et 116R du transistor 100 de la figure 1, les électrons possèdent, en effet, une faible mobilité. À titre d’exemple, la mobilité des électrons dans le transistor 100, c’est-à-dire en l’absence de couche conductrice 202, est de l’ordre de 200 cm 2 /(V.s) le long du chemin de conduction 116L et d’environ 2 000 cm 2 /(V.s) dans le gaz d’électrons bidimensionnel 2DEG. Le fait de prévoir la couche 202 conductrice revêtant un flanc de la région 100G de grille du transistor 200 permet d’obtenir, le long du chemin de conduction 116L, une mobilité électronique supérieure à celle du transistor 100 (figure 1), par exemple sensiblement égale à la mobilité dans le gaz d’électrons bidimensionnel 2DEG. La présence de la couche conductrice 202 permet, en outre, de supprimer ou de limiter un phénomène de piégeage d’électrons dans le nitrure de gallium. En effet, les électrons circulant le long des chemins de conduction 116L, 116B et 116R du transistor 100 sont susceptibles d’être partiellement piégés par des défauts présents dans le matériau de la première couche 104. Le piégeage des électrons provoque, par exemple, un phénomène d’hystérésis sur des courbes de courant Id de drain en fonction d’une tension Vgs appliquée entre les électrodes 112G et 112S (courbes Id(Vgs)) et/ou une atténuation (« collapse » en langue anglaise) du courant Id de drain après polarisation du transistor 200 sur les courbes de courant Id de drain en fonction d’une tension Vds appliquée entre les électrodes 112D et 112S (courbes Id(Vds)). Dans le cas du transistor 200, le phénomène de piégeage des électrons est fortement réduit le long du chemin de conduction 116L (figure 1), car les électrons circulent préférentiellement dans la couche conductrice 202 et non pas dans la couche 104. La figure 3 est une vue en coupe, schématique et partielle, d’une variante du transistor 200 de la figure 2 selon l’invention. Dans cette variante, la première couche 104 en nitrure de gallium du transistor 200 comporte une sous-couche dopée de type P. La couche 104 présente, par exemple, une structure multicouche comprenant : – une première sous-couche 104a (GaN), revêtant la face 102T du substrat 102 ; – une deuxième sous-couche 104b (PGaN), dopée de type P, revêtant la première sous-couche 104a ; et – une troisième sous-couche 104c (GaN), revêtant la deuxième sous-couche 104b. Les première et troisième sous-couches 104a et 104c sont en nitrure de gallium (GaN) intrinsèque, c'est-à-dire non dopé de manière intentionnelle. La deuxième sous-couche 104b, intercalée verticalement entre les sous-couches 104a et 104c, est en nitrure de gallium dopé de type P. Dans cette variante, la région 100G de grille du transistor 100 traverse les troisième et deuxième sous-couches 104c et 104b, et peut pénétrer partiellement dans l’épaisseur de la première sous-couche 104a. En d’autres termes, la région 100G de grille peut se prolonger verticalement à l’intérieur de la première sous-couche 104a. Un avantage de la variante exposée en relation avec la figure 3 tient au fait que la tension de seuil Vth du transistor 200 peut être ajustée en modifiant un taux de dopage de la deuxième sous-couche 104b. Plus précisément, la tension de seuil Vth du transistor 200 de la figure 3 est d’autant plus grande que le taux de dopage de la deuxième sous-couche 104b est élevé. La figure 4 est une vue en coupe, schématique et partielle, d’un autre mode de réalisation d’un transistor 400 selon l’invention. Le transistor 400 de la figure 4 comprend des éléments communs avec le transistor 200 de la figure 2. Ces éléments communs ne seront pas détaillés à nouveau ci-après. Le transistor 400 de la figure 4 diffère du transistor 200 de la figure 2 principalement en ce que la couche conductrice 202 du transistor 400 revêt les deux flancs de la région 100G de grille. Plus précisément, selon ce mode de réalisation, la deuxième couche 202 du transistor 400 est discontinue et comporte : – une première portion 202L, revêtant le flanc de la région 100G de grille qui est situé en regard de l’électrode 112S (à gauche, dans l’orientation de la figure 4) ; et – une deuxième portion 202R, revêtant le flanc de la région 100G de grille qui est situé en regard de l’électrode 112D (à droite, dans l’orientation de la figure 4). Les deux portions 202L et 202R de la couche conductrice 202 sont représentées, en figure 4 par des zones hachurées situées de part et d’autre de la portion verticale du T formé par l’électrode 112G de grille. La portion 202L de la couche conductrice 202 permet avantageusement de diminuer la résistance du chemin de conduction 116L (figure 1). De façon analogue, la portion 202R de la couche conductrice 202 permet avantageusement de diminuer la résistance du chemin de conduction 116R (figure 1). Cela permet au transistor 400 de posséder une résistance Ron à l’état passant encore plus faible que celle du transistor 200 exposé en relation avec la figure 2. On améliore ainsi encore davantage les performances électriques du transistor 400 par rapport au transistor 100 (figure 1). Les inventeurs ont constaté que la résistance Ron à l’état passant du transistor 100 de la figure 1 était due, à environ 40 %, à la résistance des chemins de conduction 116L et 116R. Les inventeurs se sont en outre aperçus que le fait de prévoir les portions 202L et 202R de la couche conductrice 202 permettait de réduire la contribution des chemins de conduction 116L et 116R à environ 10 % de la résistance Ron totale dans le cas du transistor 400. On obtient donc un transistor 400 plus performant que le transistor 100. La figure 5 est une vue en coupe, schématique et partielle, d’une variante du transistor 400 de la figure 4 selon l’invention. Selon cette variante, la région 100G de grille présente, vue en coupe en figure 5, au moins une marche 502. Plus précisément, dans l’exemple représenté, la portion verticale du T formé par l’électrode 112G de grille présente, sur chacune de ses faces latérales, un épaulement. De façon analogue, la couche 114 isolante et les portions 202L et 202R de la couche conductrice 202 présentent chacune un épaulement analogue à ceux de l’électrode 112G de grille. Dans l’exemple représenté, les épaulements sont situés approximativement au niveau de la couche 106 de nitrure d’aluminium-gallium. Par rapport au transistor 400 de la figure 4, cela permet un lissage d’un champ électrique issu d’une polarisation de l’électrode 112D de drain par rapport à l’électrode 112G de grille. En d’autres termes, la marche 502 joue un rôle analogue à celui d’une plaque de champ (« field plate » en langue anglaise). La figure 6 est une vue en coupe, schématique et partielle, d’une autre variante du transistor 400 de la figure 4 selon l’invention. La variante illustrée en figure 6 diffère de la variante précédemment exposée en relation avec la figure 5 principalement en ce que, dans le transistor 400 de la figure 6, la marche 502 est située dans l’épaisseur de la première couche 104 en nitrure de gallium. Par rapport au transistor 400 de la figure 4, cela permet de faciliter encore davantage le passage des électrons autour de la région 100G de grille. On réduit ainsi encore davantage la résistance Ron à l’état passant du transistor 400. Les figures 7 à 12 ci-dessous illustrent des étapes successives d’un exemple d’un mode de mise en œuvre d’un procédé de fabrication du transistor 400 de la figure 4 selon l’invention. La figure 7 est une vue en coupe, schématique et partielle, illustrant une étape d’un mode de mise en œuvre d’un procédé de fabrication du transistor 400 de la figure 4. Au cours de cette étape, la première couche 104 (GaN), la deuxième couche 106 (AlGaN) et la troisième couche 108 (SiN) sont déposées du côté de la face 102T du substrat 102. Plus précisément, dans l’orientation de la figure 7 : – la première couche 104 s’étend de façon continue et sur toute la surface 102T supérieure du substrat 102 ; – la deuxième couche 106 s’étend de façon continue et sur toute la surface supérieure de la première couche 104 ; et – la troisième couche 108 s’étend de façon continue et sur toute la surface supérieure de la deuxième couche 106. Les couches 104, 106 et 108 sont, par exemple, réalisées par épitaxie. Bien que cela ne soit pas représenté en figure 7, une couche intermédiaire en nitrure d’aluminium (AlN) peut être intercalée entre les couches 104 et 106. Cela permet notamment de favoriser l’épitaxie de la couche 106 en nitrure d’aluminium-gallium sur la couche 104 en nitrure de gallium. En figure 7, le gaz d’électrons bidimensionnel 2DEG s’étend latéralement et de façon continue dans la première couche 104, sous l’interface entre les couches 104 et 106. La figure 8 est une vue en coupe, schématique et partielle, illustrant une autre étape du mode de mise en œuvre du procédé de fabrication du transistor 400 de la figure 4. Au cours de cette étape, on grave une tranchée 802 s’étendant verticalement depuis une face supérieure 108T de la couche 108. Plus précisément, dans l’exemple représenté, la tranchée 802 traverse les couches 108 et 106 de l’empilement 110 et pénètre partiellement dans l’épaisseur de la couche 104. La tranchée 802 est, par exemple, réalisée par gravure de couches atomiques (« Atomic Layer Etching » - ALE en langue anglaise). Selon un mode de mise en œuvre, on fait en sorte que la tranchée 802 présente, vue en coupe en figure 8, des parois latérales 802L et 802R obliques. Plus précisément, on grave la tranchée 802 de sorte que ses parois latérales 802L et 802R forment chacune un angle α par rapport à une normale à la surface supérieure 108T de la couche 108. L’angle α formé par les parois 802L et 802R est compris entre 5° et 45°, de préférence égal à environ 10°. Les parois latérales 802L et 802R sont inclinées de manière à ce que la tranchée 802 présente, vue en coupe en figure 8, un profil évasé. Plus précisément, on fait en sorte que la tranchée présente une ouverture (en haut, dans l’orientation de la figure 8) plus large que son fond 802B (en bas, dans l’orientation de la figure 8). Les parois latérales 802L et 802R de la tranchée 802 constituent les flancs de la région 100G de grille du transistor 400 (figure 4). Plus précisément : – la paroi 802L constitue le flanc de la région 100G de grille situé en regard de l’électrode 112S (figure 4) ; et – la paroi 802R constitue le flanc de la région 100G de grille situé en regard de l’électrode 112D (figure 4). Le fait de prévoir une tranchée 802 présentant des parois latérales 802L et 802R obliques permet, lorsque le transistor 400 (figure 4) est à l’état passant, de faciliter le passage des électrons autour de la région 100G de grille. Cela permet, plus précisément, de faciliter la descente des électrons le long du flanc de la région 100G de grille situé en regard de l’électrode 100S, c’est-à-dire parallèlement à la paroi 802L de la tranchée 802. Le fait de prévoir des parois 802L et 802R obliques permet, en outre, d’obtenir une paroi inférieure 802B moins large que dans le cas d’une tranchée 802 présentant des parois 802L et 802R verticales. Cela tend à diminuer la résistance Ron à l’état passant du transistor 400 (figure 4) en réduisant la longueur du chemin de conduction horizontal 116B (figure 1) sous la région 100G de grille. À titre d’exemple, la tranchée 802 présente : – une largeur maximale Lmax comprise entre 0,4 µm et 1 µm, par exemple égale à environ 0,5 µm ; et – une largeur minimale Lmin comprise entre 0,2 µm et 0,4 µm, par exemple égale à environ 0,3 µm. À l’issue de cette étape, le gaz d’électrons bidimensionnel 2DEG est discontinu. Plus précisément, la tranchée 802 sépare le gaz d’électrons bidimensionnel 2DEG en deux parties situées de part et d’autre de la tranchée 802. La figure 9 est une vue en coupe, schématique et partielle, illustrant encore une autre étape du mode de mise en œuvre du procédé de fabrication du transistor 400 de la figure 4. Au cours de cette étape, les parois latérales 802L et 802R et le fond 802B de la tranchée 802 sont revêtus de la couche conductrice 202. Dans l’exemple représenté, la couche 202 s’étend latéralement, de part et d’autre de la tranchée 802, sur et en contact avec la surface supérieure 108T de la couche 108. La couche 202 est, par exemple, réalisée par une technique de dépôt conforme, par exemple par dépôt chimique en phase vapeur (« Chemical Vapor Deposition » - CVD en langue anglaise). Le matériau constitutif de la couche 202 est, par exemple, choisi de sorte à obtenir un faible désaccord de paramètre de maille par rapport au matériau de la couche 104. On évite ou on limite ainsi la présence de défauts cristallins à l’interface entre les couches 104 et 202, ces défauts étant susceptibles de former des états pièges pour les électrons. À titre d’exemple, la couche 202 présente une épaisseur comprise entre 5 nm et 20 nm, par exemple égale à environ 10 nm. La figure 10 est une vue en coupe, schématique et partielle, illustrant encore une autre étape du mode de mise en œuvre du procédé de fabrication du transistor 400 de la figure 4. Au cours de cette étape, on grave la couche 202 de sorte à conserver uniquement les portions 202L et 202R de la couche 202 qui revêtent respectivement les parois latérales 802L et 802R de la tranchée 802. Dans l’exemple représenté, on retire la portion de la couche 202 recouvrant le fond 802B de la tranchée 802 et la majorité des portions de la couche 202 qui revêtent la face supérieure 108T de la couche 108. En pratique, comme cela est représenté en figure 9, des portions de la couche 202 revêtant la surface supérieure 108T de la couche 108 peuvent être conservées de part et d’autre de l’ouverture de la tranchée 802. Les portions 202L et 202R de la couche 202 sont, de préférence, obtenues par un procédé de gravure humide. Cela permet notamment d’obtenir une bonne rugosité au niveau du fond 802B de la tranchée 802. On réduit ainsi la résistance Ron à l’état passant du transistor 400 (figure 4). En variante, la gravure humide est précédée d’une étape de gravure sèche, par exemple par plasma. Dans ce cas, la gravure humide permet une amélioration de l’état de surface, obtenu à l’issue de l’étape de gravure sèche, du fond 802B de la tranchée 802. De manière générale, on cherche à obtenir un contact ohmique entre les portions 202L, 202R de la couche 202 et le gaz d’électrons bidimensionnel 2DEG. Cela permet notamment d’éviter l’apparition d’une chute de tension au niveau de l’interface entre le nitrure de gallium de la couche 104 et le matériau de la couche 202. La figure 11 est une vue en coupe, schématique et partielle, illustrant une variante de l’étape exposée en relation avec la figure 10. Dans cette variante, on grave la couche 202 conductrice de sorte que les portions 202L et 202R revêtent partiellement le fond 802B de la tranchée 802. Dans l’exemple représenté, la portion 202L de la couche 202 se prolonge sur et en contact avec le fond 802B de la tranchée 802. De façon analogue, la portion 202R de la couche 202 se prolonge sur et en contact avec le fond 802B de la tranchée 802. On fait toutefois en sorte que les portions 202L et 202R de la couche 202 demeurent disjointes. De manière générale, on fait en sorte que les portions 202L et 202R de la couche 202 soient séparées d’une distance D suffisant à éviter tout risque de claquage du fait de la polarisation de l’électrode 112D (figure 4) de drain du transistor 400. À titre d’exemple, la distance D est supérieure à environ 100 nm. Le fait de prolonger les portions 202L et 202R de la couche 202 sur le fond 802B de la tranchée 802 permet d’éviter ou limiter l’apparition d’effets de bord susceptibles d’entraîner une augmentation de la résistance Ron à l’état passant du transistor 400 (figure 4). Dans la suite de la description, on suppose que la variante exposée en relation avec la figure 11 n’est pas retenue. Toutefois, l’adaptation des étapes exposées ci-dessous à la variante de la figure 11 est à la portée de la personne du métier. La figure 12 est une vue en coupe, schématique et partielle, illustrant encore une autre étape du mode de mise en œuvre du procédé de fabrication du transistor 400 de la figure 4 à partir de la structure obtenue à l’issue de l’étape décrite en relation avec la figure 10. Au cours de cette étape, la face supérieure de la structure obtenue à l’issue de l’étape décrite en relation avec la figure 10 est revêtue de la couche 114 isolante. Plus précisément, dans l’exemple représenté, la couche 114 revêt : – les parties exposées de la surface supérieure 108T de la couche 108 ; – les parties exposées des portions 202L et 202R de la couche conductrice 202 ; et – la partie exposée du fond 802B de la tranchée 802 située entres les portions 202L et 202R. La couche 114 isolante est, par exemple, en alumine (Al 2 O 3 ) ou en silice (SiO 2 ). Dans le cas d’une couche 114 en alumine, un dépôt d’une couche en nitrure d’aluminium (AlN) peut précéder le dépôt de la couche 114. Cela permet, par exemple, une meilleure adaptation de paramètre de maille entre les couches. On réduit ainsi le nombre de défauts susceptibles d’être présents à l’interface. À partir de la structure décrite en relation avec la figure 12, on réalise ensuite les électrodes 112S, 112G et 112D afin d’obtenir le transistor 400 exposé en relation avec la figure 4. À titre d’exemple, les électrodes 112S, 112G et 112D sont obtenues par dépôt puis gravure locale d’une couche métallique (non représentée) revêtant la surface supérieure de la couche 114 isolante. De manière générale, la réalisation des électrodes 112S, 112G et 112D à partir de la structure obtenue à l’issue de l’étape exposée en relation avec la figure 12 est à la portée de la personne du métier. La figure 13 est une vue en coupe, schématique et partielle, d’encore un autre mode de réalisation d’un transistor 1300 selon l’invention. Le transistor 1300 de la figure 13 comprend des éléments communs avec le transistor 400 de la figure 4. Ces éléments communs ne seront pas détaillés à nouveau ci-après. Le transistor 1300 de la figure 13 diffère du transistor 400 de la figure 4 principalement en ce que les portions 202L et 202R de la couche 202 du transistor 1300 sont verticales, et non obliques comme dans le cas du transistor 400. En outre, l’électrode 112G de grille du transistor 1300 est surmontée d’une plaque de champ 1302. Dans l’exemple représenté, la plaque de champ 1302 du transistor 1300 revêt la face supérieure de l’électrode 112G de grille et s’étend latéralement sur et en contact avec la surface supérieure de l’empilement 110. La plaque de champ 1302 est, par exemple, en silice (SiO 2 ). D’autres couches peuvent être formées au-dessus de la plaque de champ 1302 et des parties exposées de la face supérieure de l’empilement 110. Ces couches sont symbolisées, en figure 13, par une région 1304. On suppose, dans la suite de la description, que le transistor 1300 possède, de part et d’autre de la région 100G de grille, des électrodes semblables aux électrodes 112S et 112D du transistor 400 de la figure 4. La figure 14 est une vue en coupe, schématique et partielle, illustrant une densité d’électrons à l’intérieur du transistor 1300 de la figure 13 dans un mode de fonctionnement. Dans le mode de fonctionnement de la figure 14, le transistor 1300 est supposé être bloqué. À titre d’exemple, cela correspond à une situation dans laquelle : une tension Vds égale à environ 650 V est appliquée entre l’électrode de drain (non représentée) et l’électrode de source (non représentée) du transistor 1300 ; et une tension Vgs sensiblement nulle est appliquée entre l’électrode 112G de grille et l’électrode de source (non représentée) du transistor 1300. En supposant, dans l’orientation de la figure 14, que les électrodes de drain et de source (non représentées) du transistor 1300 sont respectivement situées à droite et à gauche de la région 100G de grille, une zone 1402 de forte densité d’électrons se forme près de l’extrémité inférieure de la portion 202R de la couche conductrice 202. La zone 1402 est due à un champ électrique attirant les électrons du côté de l’électrode 112D de drain. À titre d’exemple, la densité d’électrons atteint environ 1,5 × 10 18 électrons par centimètre cube dans la zone 1402 tandis qu’elle est sensiblement nulle dans les autres parties du transistor 1300 représentées en figure 14. La zone 1402 n’est pas suffisamment étendue latéralement pour qu’un claquage se produise entre l’électrode de drain (non représentée) et la portion 202R de la couche conductrice 202. Dit autrement, la présence de la portion 202R de la couche conductrice 202 ne nuit pas au fonctionnement à l’état bloqué du transistor 1300. La figure 15 est une vue en coupe, schématique et partielle, illustrant la densité de courant à l’intérieur du transistor 1300 de la figure 13 dans un autre mode de fonctionnement. Dans le mode de fonctionnement de la figure 15, le transistor 1300 est supposé être passant. À titre d’exemple, cela correspond à une situation dans laquelle : la tension Vds est égale à environ 0,5 V ; et la tension Vgs est égale à environ 6 V. Dans ce mode de fonctionnement, une zone 1502 de forte densité de courant se forme sous la région 100G de grille du transistor 1300. À titre d’exemple, la densité de courant atteint environ 8 × 10 5 ampères par centimètre carré dans la zone 1502 tandis qu’elle est sensiblement nulle dans les autres parties du transistor 1300 représentées en figure 15. En figure 15, on constate que la présence des portions 202L et 202R de la couche conductrice 202 améliore le fonctionnement à l’état passant du transistor 1300, car la densité de courant sous la grille 100G est sensiblement identique à la densité de courant de part et d’autre de la grille 100G. La figure 16 est un graphique de variation d’un courant Id de drain (en ordonnée), en fonction de la tension Vgs grille-source (en abscisse), du transistor 1300 de la figure 13. Le courant Id est exprimé en ampères par millimètre (A/mm), selon une échelle linéaire, et la tension Vgs est exprimée en volts (V). La figure 16 illustre, plus précisément, la variation du courant de drain Id en fonction de la tension grille-source Vgs pour des portions 202L et 202R de la couche conductrice 202 (figure 13) à base : – d’aluminium (courbe 1602 représentée par une ligne continue) ; – de cuivre (courbe 1604 représentée par des points) ; et – d’un exemple théorique d’un métal possédant un travail de sortie égal à environ 8 eV (courbe 1606 représentée par des tirets). En figure 16, on constate que le courant Id est sensiblement nul pour des valeurs de tension Vgs inférieures à 2 V et augmente progressivement : à partir d’environ 2,1 V pour les courbes 1602 et 1604 ; et à partir d’environ 2,8 V pour la courbe 1606. On en déduit, dans cet exemple, que le transistor 1300 possède une tension Vth de seuil : égale à environ 2,1 V si sa couche conductrice 202 est constituée de cuivre ou d’aluminium ; et égale à environ 2,8 V si sa couche conductrice 202 est constituée d’un métal possédant un travail de sortie de 8 eV. Plus généralement, le fait de choisir un matériau de couche 202 possédant un travail de sortie élevé permet d’augmenter la tension de seuil Vth du transistor 1300. Dans le cas d’un transistor dépourvu de couche conductrice 202, on obtiendrait une tension Vth de seuil d’environ 1 V, c’est-à-dire une courbe Id(Vgs) associée située à gauche des courbes 1602, 1604 et 1606 dans l’orientation de la figure 16. La présence de la couche conductrice 202 permet au transistor 1300 de concilier une faible résistance Ron à l’état passant et une tension de seuil Vth supérieure à 1,5 V, par exemple supérieure à 2 V. La figure 17 est un autre graphique de variation du courant Id de drain (en ordonnée), en fonction de la tension Vgs grille-source (en abscisse), du transistor 1300 de la figure 13. Le courant Id est exprimé en ampères par millimètre (A/mm), selon une échelle semi-logarithmique, et la tension Vgs est exprimée en volts (V). On constate, d’après les courbes 1602, 1604 et 1606 de la figure 17, que le courant Id de drain demeure faible, par exemple inférieur à 1 × 10 1 0 ampères/mm tant que la tension Vgs grille-source est inférieure à la tension Vth de seuil. En d’autres termes, cela confirme que la présence des portions 202L et 202R de la couche conductrice 202 ne nuit pas au fonctionnement du transistor 1300 à l’état bloqué, dans lequel on cherche à obtenir un courant Id le plus faible possible. Divers modes de réalisation, modes de mise en œuvre et variantes ont été décrits. La personne du métier comprendra que certaines caractéristiques de ces divers modes de réalisation, modes de mise en œuvre et variantes pourraient être combinées, et d’autres variantes apparaîtront à la personne du métier. En particulier, la personne du métier est capable d’adapter : – la variante exposée en relation avec la figure 3 au transistor 300 des figures 4 à 6 et au transistor 1300 des figures 13 à 15 ; – les variantes exposées en relation avec les figures 5 et 6 au transistor 400 des figures 2 et 3 et au transistor 1300 des figures 13 à 15 ; et – le mode de réalisation du transistor 200 de la figure 2 au transistor 1300 des figures 13 à 15. La personne du métier est, en outre, capable d’adapter le mode de mise en œuvre du procédé décrit en relation avec les figures 7 à 12 pour obtenir les différents modes de réalisation et variantes décrits ci-dessus. Enfin, la mise en œuvre pratique des modes de réalisation, modes de mise en œuvre et variantes décrits est à la portée de la personne du métier à partir des indications fonctionnelles données ci-dessus. En particulier, les choix de la géométrie de la région 100G de grille, de l’épaisseur de la couche 202 conductrice et des matériaux employés sont à la portée de la personne du métier. Transistor (200 ; 400 ; 1300) comportant une région (100G) de grille pénétrant à l’intérieur d’une première couche (104) en nitrure de gallium, dans lequel une deuxième couche (202) électriquement conductrice revêt au moins un des flancs (802L, 802R) de ladite région de grille. Transistor selon la revendication 1, dans lequel la région (100G) de grille comporte : – une première électrode (112G) de grille ; et – une troisième couche (114) électriquement isolante, intercalée entre la première électrode et la première couche (104). Transistor selon la revendication 1 ou 2, comportant en outre une deuxième électrode (112S) et une troisième électrode (112D), situées de part et d’autre de la région (100G) de grille et pénétrant à l’intérieur de la première couche (104), la deuxième électrode étant plus proche de la région de grille que la troisième électrode. Transistor selon la revendication 3, dans lequel : – la deuxième électrode (112S) est une électrode de source faisant partie d’une région (100S) de source du transistor (200 ; 400 ; 1300) ; et – la troisième électrode (112D) est une électrode de drain faisant partie d’une région (100D) de drain du transistor. Transistor selon la revendication 3 ou 4, dans lequel la deuxième couche (202) revêt le flanc (802L) de la région (100G) de grille situé en regard de la deuxième électrode (112S). Transistor selon la revendication 3 ou 4, dans lequel la deuxième couche (202) est discontinue et comporte : – une première portion (202L), revêtant le flanc (802L) de la région (100G) de grille situé en regard de la deuxième électrode (112S) ; et – une deuxième portion (202R), revêtant le flanc (802R) de la région de grille (100G) situé en regard de la troisième électrode (112D). Transistor selon l’une quelconque des revendications 1 à 6, dans lequel la première couche (104) revêt une face (102T) d’un substrat (102) semiconducteur. Transistor selon la revendication 7, dans lequel la première couche (104) présente une structure multicouche comportant : – une première sous-couche (104a), revêtant ladite face (102T) du substrat (102) ; – une deuxième sous-couche (104b), dopée de type P, revêtant la première sous-couche ; et – une troisième sous-couche (104c), revêtant la deuxième sous-couche, la région (100G) de grille traversant les troisième et deuxième sous-couches et se prolongeant à l’intérieur de la première sous-couche. Transistor selon la revendication 7 ou 8, comportant en outre, du côté de ladite face (102T), un empilement (110) comprenant : – une quatrième couche (106) en nitrure d’aluminium-gallium, revêtant la première couche (104) ; et – une cinquième couche (108) en nitrure de silicium, revêtant la quatrième couche. Transistor selon l’une quelconque des revendications 1 à 9, dans lequel les flancs (802L, 802R) de la région (100G) de grille sont, vus de côté, inclinés vers le milieu de la région de grille d’un angle (α) compris entre 5° et 45°, de préférence égal à environ 10°. Transistor selon l’une quelconque des revendications 1 à 10, dans lequel la région (100G) de grille présente, vue en coupe, au moins une marche (502). Procédé de fabrication d’un transistor (200 ; 400 ; 1300) selon l’une quelconque des revendications 1 à 11, comprenant l’étape de former la région (100G) de grille pénétrant à l’intérieur de la première couche (104) en nitrure de gallium, au moins un des flancs (802L, 802R) de la région de grille étant revêtu de la deuxième couche (202) électriquement conductrice.