Brevet FR3101219A1 — publié le 20210326

L’invention concerne un procédé de fabrication d’un dispositif de microélectronique comprenant une pluralité de mémoires résistives (200), une partie de ces mémoires résistives (200), dites mémoires PUF, forment une PUF, le reste de ces mémoires résisitves étant dites mémoire de stockage. Le procédé de fabrication comprenant la formation d’une couche isolante (130) présentant sur au moins une surface de contact (131) en contact d’une électrode une rugosité de surface de ladite surface supérieure à celle de la même couche isolante des mémoires de stockage. L’invention concerne en outre un tel dispositif de microélectronique. Figure pour l’abrégé : figure 6B Procédé de fabrication d’un dispositif de microélectronique intégrant une fonction physique non clonable fournie par des mémoires résistives et ledit dispositif L’invention concerne le domaine de l’intégration de fonctions physiques non clonables à des dispositifs de microélectroniques. L’invention a ainsi pour objet un procédé de fabrication d’un dispositif de microélectronique intégrant une fonction physique non clonable et un tel dispositif. État de l’art antérieur Afin de lutter contre la contrefaçon de dispositifs de microélectroniques, il est connu d’intégrer à ces dispositifs de microélectronique des fonctions physiques non-clonables. De telles fonctions physiques non-clonables, également connues sous le sigle anglais PUF pour « Physical unclonable function » sont généralement fournies, dans le cadre de tels dispositifs de microélectroniques, sous la forme d’une sous-partie du dispositif dite sous-partie PUF, qui est conformée, d’une manière unique et non clonable, pour fournir une réponse donnée à un challenge donné. Une telle conformation unique et non clonable peut être obtenue par l’utilisation de la variabilité de certains procédés de fabrication mis en œuvre dans la microélectronique. Ainsi par exemple, il est connu des travaux de Po-Hao Tseng et de ses coauteurs publiés le 2 mars 2018 dans la revue scientifique « Japanese Journal of Applied Physics », Volume 57 référencé 04FE04, d’utiliser la variabilité dans la tension de formation des mémoires résistives pour définir une telle PUF. En effet, les mémoires résistives, telles que les mémoires résistives à base d’oxyde connues sous le sigle OxRam, doivent tout d’abord être soumises à une tension de formation, plus connue sous la dénomination anglaise « forming voltage », dite dans la suite de ce document « tension de forming », permettant de générer un filament conducteur et fournir ainsi leur fonction de mémoire, en la faisant passer dans un état conducteur. Po-Hao Tseng et ses coauteurs enseignent ainsi, notamment par la figure 5 de leur article, d’équiper un dispositif de microélectronique d’une pluralité de cellules mémoires résistives et d’appliquer successivement à ces cellules mémoires résistives une « tension de forming » croissante, ceci de manière à obtenir la formation d’une moitié des mémoires résistives. Une fois cette étape de formation, ou « forming », effectuée, la répartition des mémoires formées et des mémoires non formées est aléatoire et unique, puisque liée à la variabilité du procédé de formation des mémoires résistives. Une simple interrogation de l’état formé ou non d’une ou plusieurs mémoires résistives constitue une interrogation au sens d’une PUF. Néanmoins, si l’intégration de PUF telle que proposée par PO-Hao Tseng et ses coauteurs permet d’aisément aménager une PUF à un dispositif de microélectronique, elle est relativement longue à mettre en œuvre et relativement complexe à automatiser. Ainsi, il n’existe pas à l’heure actuelle de procédé d’intégration d’une PUF à base de mémoires résistives à des dispositifs de microélectroniques qui puisse être aisément automatisable et qui puisse être pleinement compatible avec la production de masse. L’invention vise à résoudre l’inconvénient précité. A cet effet, l’invention concerne un procédé de fabrication d’un dispositif de microélectronique comprenant une pluralité de mémoires résistives, une première partie de ces mémoires résistives étant configurée pour former une fonction physique non-clonable, plus connue sous le sigle anglais PUF, les mémoires résistives de ladite première partie de mémoires résistives étant dites mémoires PUF, une deuxième partie de mémoire résistive étant destinée à fourniture d’une fonction de mémoire au dispositif de microélectronique, les mémoires résistives de la deuxième partie étant dite mémoire de stockage, le procédé de fabrication comprenant les étapes suivante : - fourniture d’un support comprenant une pluralité de premières électrodes métalliques, - pour chaque première électrode, formation d’une portion de couche diélectrique respective comprenant une première surface de contact en regard de la première électrode correspondant et une deuxième surface opposée à la première surface de contact, les portions de couche diélectrique destinée à la formation des mémoires PUF présentant, sur au moins l’une de la première surface de contact et de la deuxième surface, une rugosité de surface supérieure à celle de la même surface des portions de couches isolante destinée à la formation des mémoires de stockage, - pour chaque portion de couche diélectrique, formation d’une deuxième électrode en contact de la deuxième surface, ladite deuxième surface étant alors une deuxième surface de contact en regard de la deuxième électrode et la portion de couche diélectrique étant interposée entre la première et la deuxième électrode, les mémoires résistives étant ainsi formées. Avec un tel procédé de formation d’un dispositif de microélectronique, les mémoires PUF présentent, de par leur rugosité de surface plus importante de leur portion de couche diélectrique, une dispersion de rugosité entre deux portions de couche diélectrique de mémoire PUF plus importante qu’entre deux portions de couche diélectrique de mémoire de stockage ou selon l’art antérieur. Ainsi, en raison de cette dispersion de rugosité des différentes portions de couche diélectrique des mémoires PUF, il en résulte une dispersion plus importante des « tensions de forming ". De ce fait, la fonction PUF peut être générée simplement en appliquant une « tension de forming " moyenne, la dispersion augmentée dans les « tensions de forming " permettant d’obtenir la formation de sensiblement la moitié des mémoires PUF. Avec un tel procédé, il n’est donc pas nécessaire, comme c’est le cas pour le procédé enseigné par PO-Hao Tseng et ses coauteurs, de passer par une longue étape de recherche de la « tension de forming " permettant d’obtenir la formation de la moitié des mémoires puisque la « tension de forming " est déterminée par la rugosité de surface des portions de couche diélectrique. De ce fait, l’obtention de la formation de sensiblement la moitié des mémoires PUF étant facilitée et ne nécessitant pas une longue période de test, le procédé de fabrication peut aisément s’automatiser et est pleinement compatible avec la fabrication de masse. On notera que dans une réalisation pratique de l’invention, la rugosité de surface des portions de couche diélectrique peut être mesurée par une valeur d’écart moyen de rugosité R a ou une valeur de hauteur maximale de profil R max déterminée au moyen d’images d’1 µm par 1 µm mesurée par microscopie à force atomique également connue sous le sigle anglais AFM pour « Atomic Force Microscopy ". On notera également qu’en alternative, l’invention peut également être définie comme un procédé de fabrication d’un dispositif de microélectronique comprenant une pluralité de mémoires résistives, une première partie de ces mémoires résistives étant configurée pour former une fonction physique non-clonable, plus connue sous le sigle anglais PUF, les mémoires résistives de ladite première partie de mémoires résistives étant dites mémoires PUF, une deuxième partie de mémoire résistive étant destinée à fourniture d’une fonction de mémoire au dispositif de microélectronique, les mémoires résistives de la deuxième partie étant dite mémoire de stockage, le procédé de fabrication comprenant les étapes suivante : - fourniture d’un support comprenant une pluralité de premières électrodes métalliques, - pour chaque première électrode, formation d’une portion de couche diélectrique respective comprenant une première surface de contact en contact avec la première électrode correspondant et une deuxième surface opposée à la première surface de contact, les portions de couche diélectrique destinée à la formation des mémoires PUF présentant sur au moins une de la première surface de contact et de la deuxième surface une dispersion de rugosité de surface supérieure à celle de la même surface des portions de couches isolante destinée à la formation des mémoires de stockage, - pour chaque portion de couche diélectrique, formation d’une deuxième électrode en contact de la deuxième surface, ladite deuxième surface étant alors une deuxième surface de contact par laquelle la portion de couche diélectrique est en contact avec la deuxième électrode et la portion de couche diélectrique étant interposée entre la première et la deuxième électrode, les mémoires résistives étant ainsi formées. Une telle dispersion de rugosité peut généralement être une dispersion d’une valeur d’écart moyen de rugosité R a des portions de couche diélectrique ou d’une valeur de hauteur maximale de profil R max des portions de couche diélectrique, telle qu’un écart type de la valeur d’écart moyen de rugosité R a ou de la valeur de hauteur maximale de profil R max pour les portion de couche diélectrique. Ces valeurs peuvent être déterminées à partir d’image de microscopie à force atomique de 1 µm par 1 µm. L’étape de formation de la portion de couche diélectrique peut comprendre les sous-étapes suivantes : - structuration d’une surface des premières électrodes correspondant aux mémoires PUF de manière à ce que lesdites premières électrodes présentes une rugosité de surface supérieure à celles des première électrodes correspondant aux mémoires de stockage, - dépôt de chaque portion de couche diélectrique en contact de la première surface de la première électrode correspondante de manière à ce que la rugosité de la première surface de la première électrode soit au moins partiellement reportée sur la première surface de contact de la portion de couche diélectrique correspondante, cette rugosité reportée étant, pour les portions de couche diélectrique destinées à la formation des mémoire PUF supérieure à celle des portions de couche diélectrique destinée à la formation des mémoire de stockage. Avec une telle structuration de la surface des premières électrodes, il est aisé d’appliquer une grande dispersion dans les valeurs de rugosité sans que cela n’affecte la qualité de la couche d’isolant puisque cette dernière est déposée avec un dépôt conforme. Il est ainsi aisé d’obtenir une grande dispersion de la « tension de forming », ceci sans que cela n’affecte la fiabilité des mémoires PUF. La sous-étape de structuration peut être fournie par une gravure des premières électrodes destinée à la formation des mémoires PUF ladite des premières électrodes étant préférentiellement gravée au moyen d’une technique de gravure au plasma ou de gravure ionique réactive. Avec une telle gravure basée sur la chimie, il est aisé d’obtenir une bonne dispersion dans les valeurs de rugosité et donc de la « tension de forming ». Lors de la sous-étape de dépôt de chaque portion de couche diélectrique, le dépôt du matériau isolant formant lesdites portions de couche diélectrique peut être réalisé par un dépôt de couches minces atomiques. Un tel dépôt de couches minces atomique est également connu sous le sigle anglais ALD, pour « Atomic Layer Deposition ». Lors de la sous-étape de dépôt de chaque portion de couche diélectrique, le dépôt du matériau isolant formant lesdites portions de couche diélectrique peut être réalisé par un dépôt physique en phase vapeur. De tels dépôts permettent un bon transfert de rugosité entre la couche déposée et la couche support sur laquelle a lieu le dépôt. Lors de l’étape de formation de la portion de couche diélectrique, il est prévu : - préalablement à la sous-étape de structuration d’une surface des premières électrodes, il est prévu une sous-étape de protection des premières électrodes destinées à la formation des mémoires de stockage afin de protéger lesdites premières électrodes lors de la sous-étape de structuration de la surface des premières électrodes, et entre les sous-étapes de structuration et de dépôt de chaque portion de couche diélectrique, il est prévu une sous-étape de suppression de la protection des premières électrodes destinées à la formation des mémoires de stockage. De cette manière, la structuration de surface effectuée sur les premières électrodes des mémoires PUF n’a aucune incidence sur les premières électrodes des mémoires de stockage. Les mémoires résistives peuvent être des mémoires résistives à base d’oxyde, et lors de l’étape de formation de la portion de couche diélectrique pour chaque première électrode, chaque portion de couche diélectrique destinée à la formation d’une mémoire PUF, l’au moins une surface, parmi la première surface de contact et la deuxième surface présente une valeur d’écart moyen de rugosité Ra comprise entre 1 et 3 nm, 1 et 3 nm compris, voire entre 2 et 3 nm, 2 et 3 nm compris. Avec une telle rugosité, les mémoires PUF présentent une dispersion de « tension de forming » maximale. Les mémoires résistives peuvent être des mémoires résistives à pont conducteur. Un tel type de mémoires résistives à pont conducteur est également connu sous le sigle anglais CBRam pour « Conductive Bridging Random Access memory. Il peut en outre être prévu les étapes suivantes d’ : - application d’une tension de formation entre la première et la deuxième électrodes de chacune des mémoires PUF, cette tension étant adaptée pour permettre la formation de sensiblement une moitié des mémoires PUF, - application d’une tension de formation supérieure à une tension de formation minimale de mémoires de stockage entre la première et la deuxième électrode de chacune des mémoires de stockage. L’invention concerne en outre un dispositif de microélectronique comprenant une pluralité de mémoires résistives, une première partie de ces mémoires résistives étant configurée pour former une fonction physique non-clonable, plus connue sous le sigle anglais PUF, les mémoires résistives de ladite première partie de mémoires résistives étant dites mémoires PUF, une deuxième partie de mémoire résistive étant destinée à fourniture d’une fonction de mémoire au dispositif de microélectronique, ledit dispositif comprenant un support, les mémoires résistives de la deuxième partie étant dite mémoire de stockage chaque mémoire résistive comprenant : - une première et une deuxième électrode métallique, la première électrode étant aménagée dans un support, - une portion de couche diélectrique s’interposant entre la première et la deuxième électrode et présentant une première surface de contact en contact avec la première électrode et une deuxième surface de contact en contact avec la deuxième électrode. Les portions de couche diélectrique des mémoires PUF présentent sur au moins une de la première surface de contact et de la deuxième surface de contact une rugosité de surface de ladite surface supérieure à celle de la même surface des portions de couche diélectrique des mémoires de stockage. Un tel dispositif présente les avantages liés au procédé de fabrication selon l’invention qui a permis sa fabrication. En variante, il est également possible de définir le dispositif selon l’invention comme un dispositif de microélectronique comprenant une pluralité de mémoires résistives, une première partie de ces mémoires résistives étant configurée pour former une fonction physique non-clonable, plus connue sous le sigle anglais PUF, les mémoires résistives de ladite première partie de mémoires résistives étant dites mémoires PUF, une deuxième partie de mémoire résistive étant destinée à fourniture d’une fonction de mémoire au dispositif de microélectronique, les mémoires résistives de la deuxième partie étant dite mémoire de stockage chaque mémoire résistive comprenant : - une première et une deuxième électrode métallique, la première électrode étant aménagée dans un support, - une portion de couche diélectrique s’interposant entre la première et la deuxième électrode et présentant une première surface de contact en contact avec la première électrode et une deuxième surface de contact en contact avec la deuxième électrode. Les portions de couche diélectrique des mémoires PUF présentent sur au moins une de la première surface de contact et de la deuxième surface de contact une dispersion de rugosité de surface de ladite surface supérieure à celle de la même surface des portions de couche diélectrique des mémoires de stockage. Les mémoires résistives peuvent être des mémoires résistives à base d’oxyde, les portions de couche diélectrique des mémoires PUF présentant sur au moins l’une de la première et la deuxième surface de contact une valeur d’écart moyen de rugosité Ra compris entre 1 et 3 nm, 2 et 3 nm compris , cet écart moyen de rugosité Ra étant préférentiellement compris entre 1 et 3 nm. Les mémoires résistives peuvent être des mémoires résistives à pont conducteur. La présente invention sera mieux comprise à la lecture de la description d’exemples de réalisation, donnés à titre purement indicatif et nullement limitatif, en faisant référence aux dessins annexés sur lesquels : illustre un dispositif selon l’invention comprenant à la fois des mémoires résistives formant une PUF, dites mémoires PUF, et des mémoires résistives classiques, illustre graphiquement la variation de la « tension de forming » d’une mémoire résistive en fonction de la valeur d’écart moyen de rugosité Ra de la couche d’oxyde de ladite mémoire résistive, illustre graphiquement la variation de la « tension de forming » d’une mémoire résistive en fonction de la valeur de hauteur maximale de profil Rmax de la couche d’oxyde de ladite mémoire résistive, illustre une structure intermédiaire destinée à la formation d’une mémoire résistive conforme à l’invention, que celle-ci soit une mémoire PUF ou une mémoire résistive classique, illustre une structure intermédiaire destinée à la formation d’une mémoire résistive classique conforme à l’invention, illustre une structure intermédiaire destinée à la formation d’une mémoire PUF conforme à l’invention, illustre une mémoire résistive classique obtenue à partir des structures intermédiaires illustrées sur la figure 5A, illustre une mémoire PUF obtenue à partir des structures intermédiaires illustrées sur la figure 5B, illustre graphiquement la variation de la valeur d’écart moyen de rugosité Ra d’une couche d’oxyde d’Hafnium en fonction de la composition des gaz utilisés pendant une gravure plasma et du temps d’attaque, Des parties identiques, similaires ou équivalentes des différentes figures portent les mêmes références numériques de façon à faciliter le passage d’une figure à l’autre. Les différentes parties représentées sur les figures ne le sont pas nécessairement selon une échelle uniforme, pour rendre les figures plus lisibles. Les différentes possibilités (variantes et modes de réalisation) doivent être comprises comme n’étant pas exclusives les unes des autres et peuvent se combiner entre elles. Procédé de fabrication d’un dispositif de microélectronique (1) comprenant une pluralité de mémoires résistives (100, 100A, 100B, 100C, 200, 200A, 200B, 200C), une première partie (20) de ces mémoires résistives (100, 100A, 100B, 100C, 200, 200A, 200B, 200C) étant configurée pour former une fonction physique non-clonable, plus connue sous le sigle anglais PUF, les mémoires résistives (200, 200A, 200B, 200C) de ladite première partie (20) de mémoires résistives étant dites mémoires PUF, une deuxième partie (10) de mémoire résistive étant destinée à fournir une fonction de mémoire au dispositif de microélectronique (1), les mémoires résistives (100, 100A, 100B, 100C) de la deuxième partie étant dite mémoire de stockage, le procédé de fabrication comprenant les étapes suivante : fourniture d’un support (310) comprenant une pluralité de premières électrodes (110, 210) métalliques, pour chaque première électrode (110, 210), formation d’une portion de couche diélectrique (130) comprenant une première surface de contact (131) en regard de la première électrode (110, 210) correspondante et une deuxième surface (132) opposée à la première surface de contact (131), les portions de couche diélectrique (130) destinée à la formation des mémoires PUF (200, 200A, 200B, 200C) présentant, sur au moins l’une de la première surface de contact (131) et de la deuxième surface (132), une rugosité de surface supérieure à celle de la même surface des portions de couches isolante destinée à la formation des mémoires de stockage, Pour chaque portion de couche diélectrique (130, 230), formation d’une deuxième électrode (120, 220) en regard de la deuxième surface (132), ladite deuxième surface (132) étant alors une deuxième surface de contact en regard de la deuxième électrode (120, 220) et la portion de couche diélectrique (130, 230) étant interposée entre la première et la deuxième électrode (120, 220), les mémoires résistives (100, 100A, 100B, 100C, 200, 200A, 200B, 200C) étant ainsi formées. Procédé de fabrication d’un dispositif de microélectronique (1) selon la revendication 1, dans lequel l’étape de formation de la portion de couche diélectrique (130, 230) comprend les sous-étapes suivantes : structuration d’une surface des premières électrodes (110, 210) correspondantes aux mémoires PUF (200, 200A, 200B, 200C) de manière à ce que lesdites premières électrodes (210) présentent une rugosité de surface supérieure à celles des première électrodes correspondant aux mémoires de stockage, dépôt de chaque portion de couche diélectrique (130, 230) en contact de la première surface de la première électrode (110, 210) correspondante de manière à ce que la rugosité de la première surface de la première électrode (110, 210) soit au moins partiellement reportée sur la première surface de contact (131, 231) de la portion de couche diélectrique (130, 230) correspondante, cette rugosité reportée étant, pour les portions de couche diélectrique (230) destinées à la formation des mémoire PUF (200, 200A, 200B, 200C) supérieure à celle des portions de couche diélectrique (130) destinée à la formation des mémoire de stockage. Procédé de fabrication d’un dispositif de microélectronique (1) selon la revendication 2, dans lequel la sous-étape de structuration est fournie par une gravure des premières électrodes (110, 210) destinée à la formation des mémoires PUF (200, 200A, 200B, 200C), ladite des premières électrodes (110, 210) étant préférentiellement gravée au moyen d’une technique de gravure au plasma ou de gravure ionique réactive. Procédé de fabrication d’un dispositif de microélectronique (1) selon la revendication 2 ou 3, dans lequel lors de la sous-étape de dépôt de chaque portion de couche diélectrique (130, 230), le dépôt du matériau diélectrique formant lesdites portions de couche diélectrique (130, 230) est réalisé par un dépôt de couches minces atomiques. Procédé de fabrication d’un dispositif de microélectronique (1) selon la revendication 2 ou 3, dans lequel lors de la sous-étape de dépôt de chaque portion de couche diélectrique (130, 230), le dépôt du matériau diélectrique formant lesdites portions de couche diélectrique (130, 230) est réalisé par un dépôt physique en phase vapeur. Procédé de fabrication d’un dispositif de microélectronique (1) selon l’une quelconques des revendications 2 à 5, dans laquelle lors de l’étape de formation de la portion de couche diélectrique, il est prévu : - préalablemment à la sous-étape de structuration d’une surface des premières électrodes, une sous-étape de protection des premières électrodes destinées à la formation des mémoires de stockage afin de protéger lesdites premières électrodes lors de la sous-étape de structuration de la surface des premières électrodes, et entre les sous-étapes de structuration et de dépôt de chaque portion de couche diélectrique, il est prévu une sous-étape de suppression de la protection des premières électrodes destinées à la formation des mémoires de stockage. Procédé de fabrication d’un dispositif de microélectronique (1) selon l’une quelconque des revendications 1 à 6, dans lequel les mémoires résistives sont des mémoires résistives à base d’oxyde, et dans lequel lors de l’étape de formation de la portion de couche diélectrique pour chaque première électrode, chaque portion de couche diélectrique destinée à la formation d’une mémoire PUF, l’au moins une surface, parmi la première surface de contact et la deuxième surface présente une valeur d’écart moyen de rugosité Ra comprise entre 1 et 3 nm, 1 et 3 nm compris, voire entre 2 et 3 nm, 2 et 3 nm compris. Procédé de fabrication selon l’une quelconque des revendications 1 à 6, dans lequel les mémoires résistives sont des mémoires résistives à pont conducteur. Procédé de fabrication d’un dispositif de microélectronique (1) selon l’une quelconque des revendications 1 à 8, dans lequel il est en outre prévu les étapes suivantes d’ : application d’une tension de formation entre la première et la deuxième électrodes de chacune des mémoires PUF, cette tension étant adaptée pour permettre la formation de sensiblement une moitié des mémoires PUF, application d’une tension de formation supérieure à une tension de formation minimale de mémoire de stockage entre la première et la deuxième électrode de chacune des mémoires de stockage. Dispositif de microélectronique (1) comprenant une pluralité de mémoires résistives (100, 200), une première partie (20) de ces mémoires résistives (100, 200) étant configurée pour former une fonction physique non-clonable, plus connue sous le sigle anglais PUF, les mémoires résistives (200) de ladite première partie (20) de mémoires résistives étant dites mémoires PUF, une deuxième partie (10) de mémoire résistive étant destinée à fourniture d’une fonction de mémoire au dispositif de microélectronique (1), les mémoires résistives de la deuxième partie étant dite mémoire de stockage, le dispositif comprenant un support, chaque mémoire résistive comprenant : une première électrode (110, 210) métallique et une deuxième électrode (120, 220) métallique, la première électrode (110) étant aménagée dans un support (310), une portion de couche diélectrique s’interposant entre la première et la deuxième électrode (110, 120, 210, 220) et présentant une première surface de contact (131, 231) en regard avec la première électrode (110, 210) et une deuxième surface (132, 232) de contact en regard avec la deuxième électrode (120, 220), le dispositif de microélectronique (1) étant caractérisé en ce que les portions de couche diélectrique (130) des mémoires PUF (200, 200A, 200B, 200C) présente, sur au moins l’une de la première surface de contact (131) et de la deuxième surface (132) de contact, une rugosité de surface de ladite surface supérieure à celle de la même surface des portions de couche diélectrique (130) des mémoires de stockage. Dispositif de microélectronique (1) selon la revendication 10, dans lequel les mémoires résistives sont des mémoires résistives à base d’oxyde, et dans lequel les portions de couche isolante des mémoires PUF présente sur au moins l’une de la première et la deuxième surface de contact une valeur d’écart moyen de rugosité Ra compris entre 1 et 3 nm, 2 et 3 nm compris, cet écart moyen de rugosité Ra étant préférentiellement compris entre 1 et 3 nm. Dispositif de microélectronique (1) selon la revendication 10, dans lequel les mémoires résistives sont des mémoires résistives à pont conducteur.