Brevet FR3105691A1 — publié le 20210625

L’invention se rapporte à un procédé de commande d’un détecteur matriciel, le détecteur comprenant une surface tactile, une matrice de pixels d’imagerie disposés en lignes et en colonnes, une surface éclairante, chaque pixel (PI) comprenant un transistor (TR) et une photodiode (PH), les pixels (PI) d’au moins une ligne pouvant être activés ou désactivés par un dispositif d’adressage (DA), les pixels (PI) d’une même colonne étant connectés à un intégrateur de charge (IC) pouvant être mis sous tension de façon à lire le contenu d’un pixel (PI) lorsque celui-ci est activé par le dispositif d’adressage (DA), caractérisé en ce que le procédé comprend les étapes suivantes : - tant qu’un contact n’a pas été détecté par la surface tactile, commander le détecteur dans un mode dit de veille, le mode de veille comprenant, de façon périodique, une activation de tous les pixels (PI) du détecteur matriciel durant une première période de durée T1 par le dispositif d’adressage (DA), et une désactivation par le dispositif d’adressage (DA) de tous les pixels (PI) durant une deuxième période de durée T2 ; - à la détection du contact par la surface tactile, commander le détecteur dans un mode dit normal, le mode normal comprenant l’activation séquentielle des pixels (PI) ligne par ligne, et la lecture du pixel (PI) activé dans chaque colonne par l’intégrateur de charge (IC) correspondant, en allumant la surface éclairante. Figure pour l’abrégé : Fig.3 ….. Procédé de commande d’un détecteur matriciel, et détecteur matriciel L’invention se rapporte à un procédé de commande d’un détecteur matriciel, à un détecteur matriciel, et à un système de reconnaissance d’empreinte biométrique comprenant un tel détecteur matriciel. L’invention peut être appliquée notamment à la reconnaissance d’empreintes biométriques (par exemple empreintes digitales, ou réseau veineux), ou bien encore à la numérisation de documents, à n’importe quel endroit du détecteur. Les détecteurs matriciels utilisés dans les panneaux dits de TFT (Thin Film Transistors, pour transistors à couche mince) sont, de façon connue, composés d’une pluralité de pixels, agencés en lignes et en colonnes, comme illustré par la figure 1. Chaque pixel PI est composé d’une photodiode PH couplée à la source d’un transistor en couches minces TR. Chaque photodiode est rapportée sur le panneau de TFT, génère des charges en proportion de l’énergie lumineuse reçue, et les stocke dans sa capacité. Une surface lumineuse est disposée sous le panneau de TFT. Ainsi, lorsque l’utilisateur pose son doigt sur le détecteur, la surface lumineuse éclaire le panneau de TFT par en-dessous, et une image de l’empreinte digitale peut être prise. Les pixels PI sont agencés sur une même ligne lorsqu’ils sont connectés par leur grille à une même ligne de grille LI. Les pixels PI sont agencés sur une même colonne lorsqu’ils sont connectés par leur drain à un même bus de données CL. Les lignes de grille LI sont connectées à un dispositif d’adressage DA. Le dispositif d’adressage génère une tension qui peut avoir un niveau bas, ou un niveau haut. Le niveau bas correspond à une tension inférieure à la tension de grille des transistors, et le niveau haut correspond à une tension supérieure ou égale à la tension de grille des transistors. Lorsqu’une ligne de grille LI est au niveau bas, les transistors de la ligne sont bloquants, et chaque photodiode PH de la ligne génère des charges en proportion de l’énergie lumineuse reçue, et les stocke dans sa capacité. Lorsque la ligne de grille LI passe au niveau bas, les transistors de la ligne deviennent passants, et les charges sont transférées le long de la colonne de données CL, afin d’être lues par un intégrateur de charge IC. L’adressage des lignes est séquentiel, de façon à ce que l’intégration des charges soit effectuée ligne après ligne. Ainsi, une fois qu’au moins une partie du détecteur matriciel a été adressée (par exemple la zone de contact du doigt), une image de l’empreinte peut être générée. De façon connue, l’application d’une tension de polarisation inverse (tension négative V BIAS appliquée à l’anode, et positive à la cathode), générée par une source de tension ST permet d’améliorer considérablement le temps de réponse des photodiodes. En effet, la tension de polarisation s’ajoute à la tension intrinsèque de la jonction entre la région de type N et la région de type P de la photodiode, ce qui élargit la région de déplétion (également appelée ZCE) de la photodiode. Une source de tension est ainsi connectée à l’anode de chaque photodiode, afin d’appliquer la tension de polarisation. Plus précisément, un bus BU est connecté entre la source de tension ST et chacune des colonnes CL. Dans des applications portables, l’application, en permanence, d’une tension de polarisation des photodiodes n’est toutefois pas souhaitable. En effet, la génération d’une tension constante (habituellement -6 V), avec des courants de quelques milliampères circulant dans le détecteur matriciel, altère la durabilité de la batterie. Par ailleurs, dans le cadre d’une utilisation de reconnaissance d’empreintes digitales pour un téléphone portable, il n’est pas nécessaire d’activer en permanence la fonction de reconnaissance d’empreintes, mais seulement lorsque l’utilisateur touche l’écran. Une solution « naïve » consiste donc à ne polariser les photodiodes qu’à des moments déterminés, par exemple lorsque l’utilisateur pose son doigt sur le détecteur. Une telle solution n’est pas compatible avec tous les types de photodiodes, notamment les photodiodes organiques ou en silicium amorphe. En effet, les photodiodes en silicium amorphe (a-Si) ou organiques, rapportées sur un panneau de TFT, présentent une latence (ou « lag »), due au phénomène de piégeage/dépiégeage des paires électron/trou. Ainsi, lorsque la photodiode a été complètement dépolarisée, il faut ensuite, lorsque la photodiode est à nouveau polarisée, plusieurs secondes de lecture pour obtenir une image correcte. Or, le processus de reconnaissance d’empreinte, doit être exécuté rapidement, en particulier en moins de deux cents millisecondes, délai établi de façon empirique au-delà duquel l’utilisateur a une sensation d’attente. L’invention vise donc à fournir un procédé de commande d’un détecteur matriciel, ainsi qu’un détecteur matriciel, ayant une consommation électrique réduite, tout en étant compatible avec les exigences de rapidité de la fonction de reconnaissance d’empreintes digitales. Un objet de l’invention est donc un procédé de commande d’un détecteur matriciel, le détecteur comprenant une surface tactile, une matrice de pixels d’imagerie disposés en lignes et en colonnes, une surface éclairante, chaque pixel comprenant un transistor et une photodiode, les pixels d’au moins une ligne pouvant être activés ou désactivés par un dispositif d’adressage, les pixels d’une même colonne étant connectés à un intégrateur de charge pouvant être mis sous tension de façon à lire le contenu d’un pixel lorsque celui-ci est activé par le dispositif d’adressage, le procédé comprenant les étapes suivantes : - tant qu’un contact n’a pas été détecté par la surface tactile, commander le détecteur dans un mode dit de veille, le mode de veille comprenant, de façon périodique, une activation de tous les pixels du détecteur matriciel durant une première période de durée T1 par le dispositif d’adressage, et une désactivation par le dispositif d’adressage de tous les pixels durant une deuxième période de durée T2 ; - à la détection du contact par la surface tactile, commander le détecteur dans un mode dit normal, le mode normal comprenant l’activation séquentielle des pixels ligne par ligne, et la lecture du pixel activé dans chaque colonne par l’intégrateur de charge correspondant, en allumant la surface éclairante. Avantageusement, le rapport T1/(T1+T2) est compris entre 0,01 % et 1 %, et préférentiellement égal à 0,1 %. Avantageusement, le mode de veille comprend, de façon simultanée et durant la première période, l’activation de tous les pixels du détecteur, la polarisation de toutes les colonnes par les intégrateurs de charge, et la polarisation de toutes les photodiodes du détecteur matriciel par le système de polarisation, et durant la deuxième période, de façon simultanée, la désactivation de tous les pixels du détecteur, la mise hors tension des tous les intégrateurs de charge, et l’absence de polarisation toutes les photodiodes du détecteur par le système de polarisation SP. Avantageusement, la durée de la deuxième période est déterminée de façon à ce que, durant cette période, la tension aux bornes de chaque photodiode ne soit pas supérieure à une tension seuil. Avantageusement, le mode normal comprend, immédiatement après la détection de l’événement prédéterminé, une étape d’activation de tous les pixels du détecteur matriciel durant la première période , suivie d’une étape de calibration du détecteur matriciel comprenant la lecture des pixels avec la surface éclairante éteinte, puis une lecture des pixels avec la surface éclairante allumée. L’invention se rapporte également à un détecteur matriciel comprenant une matrice de pixels d’imagerie disposés en lignes et en colonnes, une surface éclairante, chaque pixel comprenant un transistor et une photodiode, un dispositif d’adressage configuré pour activer ou désactiver les pixels d’au moins une ligne, une pluralité d’intégrateurs de charge configurés pour lire le contenu d’un pixel lorsque celui-ci est activé par le dispositif d’adressage, un système de polarisation connecté aux colonnes de pixels par l’intermédiaire d’un bus et configuré pour polariser chacune des photodiodes en inverse, le système de polarisation comprenant une source de tension, le système de polarisation étant configuré pour que la source de tension polarise en inverse les photodiodes durant une première période, et que le bus puisse ensuite être en haute impédance durant une deuxième période. Avantageusement, le système de polarisation comprend un dispositif de commutation disposé entre la source de tension et le bus. Avantageusement, la source de tension comprend un dispositif de coupure de l’alimentation de la source de tension, le système de polarisation ne comprenant pas de résistance de rappel. Avantageusement au moins un condensateur est disposé entre le bus et une masse. L’invention se rapporte aussi à un système de reconnaissance d’empreinte biométrique, comprenant un détecteur précité. D’autres caractéristiques, détails et avantages de l’invention ressortiront à la lecture de la description faite en référence aux dessins annexés donnés à titre d’exemple et qui représentent, respectivement : La figure 1, une illustration d’un détecteur matriciel selon l’état de la technique ; les figures 2A et 2B représentent deux agencements distincts de détecteur matriciel selon l’invention ; La figure 3, un chronogramme illustrant le mode de veille et le mode normal dans le procédé de commande selon l’invention ; La figure 4, une illustration, pendant le mode de veille, des signaux du dispositif d’adressage (VDA), des intégrateurs de charge (VIC), ainsi que la tension sur le bus (VBU) disposé entre la source de tension et les photodiodes ; une illustration du système de polarisation selon l’invention. L’invention se rapporte tout d’abord à un procédé de commande d’un détecteur matriciel. La structure de la matrice de pixels correspond à celle de l’état de la technique, dont le fonctionnement a été décrit précédemment. La figure 2A illustre une première configuration du détecteur matriciel selon l’invention. Le détecteur matriciel comprend une matrice de pixels MP, disposée sous une surface éclairante semi-transparente SE, comprenant des OLED (ou diodes organiques à émission de lumière). La lumière est émise par la surface éclairante SE, en direction de l’objet DGT pour lequel une acquisition est à effectuer (par exemple un doigt d’un utilisateur). L’objet DGT en contact avec le détecteur réfléchit la lumière, en direction de la matrice de pixels MP. Un verre protecteur VP peut être prévu sur la surface éclairante SE. La figure 2B illustre une deuxième configuration du détecteur matriciel selon l’invention. Le détecteur matriciel comprend une matrice de pixels semi transparente MP, disposée sur une surface éclairante SE. La lumière est émise par la surface éclairante SE, en direction de l’objet DGT pour lequel une acquisition est à effectuer (par exemple un doigt d’un utilisateur). L’objet DGT en contact avec le détecteur réfléchit la lumière, en direction de la matrice de pixels MP. Un verre protecteur VP peut être prévu sur la matrice de pixels. Le dispositif d’adressage DA, qui permet d’adresser les différentes lignes de la matrice, en faisant passer une tension supérieure à la tension de grille des transistors sur la ligne souhaitée. Le dispositif d’adressage DA comprend des registres à décalage, dont les sorties sont reliées aux lignes de la matrice. Le dispositif d’adressage peut être disposé en dehors de la matrice, relié à la matrice par exemple par des nappes flexibles. Plus récemment sont apparus des dispositifs d’adressage de lignes implémentés directement dans la matrice, couramment appelés GOA (Gate driver On Array), qui permettent de gagner en coût de fabrication, en place occupée, et permet de limiter les erreurs de connexion par rapport aux dispositifs d’adressage externes. Chaque colonne de pixels est connectée à un intégrateur de charge IC. L’ensemble des intégrateurs de fait lui-même partie d’un circuit de lecture, couramment appelé ROIC (Read-Out Integrated Circuit). Chaque intégrateur de charge collecte les charges accumulées sur les photodiodes sur la colonne CL correspondante. Tant qu’une ligne n’est pas activée (les transistors de la ligne sont bloquants), la photodiode du pixel génère un courant proportionnel à la puissance de la lumière incidente, également appelé photocourant, qui correspond en l’occurrence à la lumière réfléchie par l’objet à identifier, par exemple le doigt de l’utilisateur. Lorsque la ligne est activée, les charges accumulées par les photodiodes sont transférées aux intégrateurs de charge IC. Chaque intégrateur de charge IC numérise la quantité de charge par pixel, pour ensuite transférer le signal numérique à un dispositif de calcul, non représenté sur les figures. Le dispositif de calcul peut être un circuit dédié, par exemple un circuit de type ASIC (pour « Application-Specific Integrated Circuit ») ou FPGA (pour « Field-Programmable Gate Array »), ou un processeur programmé de manière opportune. Dans ce dernier cas, le dispositif de calcul peut être un processeur central qui remplit également d’autres fonctions. La source de tension ST génère une tension continue afin de polariser les photodiodes PH. La polarisation consiste à appliquer une tension négative entre l’anode et la cathode de la photodiode, comme décrit précédemment. La valeur de la tension de polarisation détermine la quantité de charges qu’une photodiode peut collecter avant saturation. La quantité de charge avant saturation est une fonction linéaire de la tension de polarisation. Pour les applications de détection de reconnaissance d’empreintes biométriques, une tension de polarisation comprise entre -5 et -6 Volts garantit que les pixels ne vont pas saturer. Le procédé selon l’invention repose sur deux modes distincts, à savoir un mode de veille et un mode normal, illustrés par la figure 3. Le mode normal est activé dès qu’un contact a été détecté. Pour cela, le détecteur doit comprendre une surface tactile. Tant qu’un contact n’a pas été détecté par la surface tactile, le mode de veille est mis en œuvre. Le mode de veille permet d’avoir une consommation réduite des différents composants du détecteur matriciel, en particulier de la source de tension ST. Le mode veille comprend, de façon périodique, une activation de tous les pixels PI du détecteur matriciel durant une première période par le dispositif d’adressage DA. L’activation de tous les pixels permet de laisser la matrice de pixels dans un état prêt à effectuer des prises d’images propres. L’activation de tous les pixels PI est gérée par le dispositif de calcul, qui commande au dispositif d’adressage DA de rendre passants, au même moment, tous les transistors TR de toutes les lignes LN, durant une première période T1, et qui commande aux intégrateurs de charge d’intégrer les charges transmises par chaque photodiode. Puis, toutes les lignes sont mises à une tension de niveau bas, ce qui rend non-passants tous les transistors TR de toutes les lignes LN. Pour cela, dispositif de calcul commande au dispositif d’adressage DA de désactiver tous les pixels PI, durant une deuxième période T2, et, en même temps, de déconnecter les intégrateurs de charge IC vis-à-vis de leur colonne correspondante. Puis, lorsqu’un contact a été détecté par la surface tactile, le détecteur matriciel est commandé dans un mode dit normal. Le mode normal comprend l’activation séquentielle des pixels PI ligne par ligne, et la lecture du pixel PI activé dans chaque colonne par l’intégrateur de charge IC correspondant, en allumant la surface éclairante. La surface tactile peut être une surface capacitive disposée sous la matrice de pixels. L’activation séquentielle des pixels, ligne par ligne est mise en œuvre en faisant passer le niveau haut d’une tension entre les différents registres à décalage que composent le dispositif d’adressage DA. L’activation séquentielle des pixels de chaque ligne, ligne après ligne, permet de balayer toute la surface du détecteur matriciel. La figure 4 illustre en détail différents chronogrammes durant le mode de veille. Le signal V DA correspond à la tension, aux bornes de chacune des sorties du dispositif d’adressage. Le signal V IC correspond à la tension, aux bornes de chacune des sorties du dispositif d’adressage. Le signal V BU correspond à la tension sur le bus BU qui relie la source de tension ST aux colonnes CL. Le bus BU permet de relier la source de tension ST aux colonnes CL, afin de polariser les photodiodes PH. Les photodiodes PH sont avantageusement polarisées en permanence durant le mode de veille, afin d’éviter le phénomène de latence décrit précédemment. Durant la première période T1, les photodiodes sont polarisées avec la tension imposée par la source de tension ST : la tension V BU sur le bus BU décroît jusqu’à atteindre la tension requise pour polariser correctement en inverse les photodiodes PH, avec une tension V BIAS (de l’ordre de -6 V pour des photodiodes organiques ou en silicium amorphe). Les rampes de la tension V DA et V IC sont dues aux différentes capacités présentes dans le détecteur matriciel. Durant la deuxième période T2, les photodiodes PH ne sont plus polarisées par la source de tension ST. Néanmoins, les courants de fuite des photodiodes font remonter la tension V BU . Le circuit équivalent d’une photodiode comprend en effet une capacité dite de jonction, qui correspond aux bornes de la région de déplétion. Ces bornes jouent le rôle des plaques d’un condensateur à plaques parallèles. Pour chaque photodiode, il y a donc un réservoir de charges lié à la capacité de jonction, qui provoque des courants de fuite. Pour des photodiodes organiques ou en silicium amorphe, la capacité de jonction vaut typiquement 0,14 pF. Par ailleurs, chaque interconnexion entre l’anode d’une photodiode et la colonne de polarisation des photodiodes a une capacité parasite, de quelques femto farad. La capacité de jonction et la capacité parasite d’interconnexion prennent ainsi les charges qui sont sur les nœuds ND, et les ramènent au niveau de chaque cathode des photodiodes PH. Ainsi, durant la première période T1, la source de tension ST impose une tension V BIAS . La tension électrique aux bornes d’un condensateur étant proportionnelle à sa charge, en imposant la tension V BIAS durant la première période T1, on obtient donc, à la fin de la première période T1, une quantité q de charges au niveau de chaque nœud ND. Lors de la deuxième période T2, les nœuds ND sont mis en haute impédance. La quantité de charge va diminuer au fur et à mesure, et se stocker au niveau de la cathode de chaque photodiode PH. Comme l’illustre la tension V BU sur la figure 4, la tension, sur le bus destiné à polariser les photodiodes, remonte légèrement durant la deuxième période T2. Puis, lorsque la source de tension ST impose à nouveau sa tension lors de la première période suivante T1, la capacité de jonction et la capacité parasite sont à nouveau rechargée. Le dispositif de calcul (non représenté sur les figures), auquel sont connectés la source de tension ST, le dispositif d’adressage DA ainsi que les intégrateurs de charge IC, commande la mise en haute impédance des nœuds ND, lors de chaque deuxième période T2. Avantageusement, on détermine la valeur de la deuxième période T2 de façon à ce que la tension aux bornes de chaque photodiode (PH) ne soit pas supérieure à une tension seuil V THRES . La tension seuil V THRES est telle qu’aucun phénomène de latence n’apparaît tant que la photodiode est polarisée avec une tension inférieure ou égale à la tension seuil V THRES . La tension seuil V THRES peut être avantageusement comprise entre 80 % et 90 % de la tension V BIAS imposée par la source de tension. Par exemple, pour une tension V BIAS égale à -6 V, il est possible de laisser la tension V BU remonter jusqu’à -5 V, sans que cela ne fasse apparaître de phénomène de latence au niveau des pixels. Le rapport cyclique entre la première période T1 et la deuxième période T2 doit par ailleurs être déterminé de façon à réduire le plus possible la consommation du détecteur matriciel dans le mode de veille, tout en laissant le temps aux capacités de jonction et aux capacités parasites de se recharger de façon optimale, lors de chaque première période T1. Par ailleurs, la première période T1 doit laisser le temps à la matrice de pixels d’être remise à zéro, en activant tous les pixels PI du détecteur, en polarisant toutes les colonnes par les intégrateurs de charge IC, et en polarisant toutes les photodiodes PH du détecteur matriciel. On fixe avantageusement un rapport T1/(T1+T2) entre 0,01 % et 1 %, et préférentiellement égal à 0,1 %, ce qui permet de réduire fortement la consommation du détecteur tout en laissant la matrice de pixels dans un état suffisamment « propre » pour avoir une image correcte dès le réveil du système. Lors de la détection, par la surface tactile, d’un événement prédéterminé, le mode de veille s’arrête, et laisse place à un mode normal. L’événement prédéterminé peut être par exemple la détection d’un contact tel qu’un empreinte digitale, la détection d’une empreinte d’un réseau veineux, ou bien encore la détection d’un document à scanner. Sur la figure 3, l’événement prédéterminé correspond à la flèche montante. L’acquisition d’empreinte peut être effectuée dès qu’un contact a été détecté, mais ce mode de réalisation n’est pas optimal. En effet, il peut être avantageux, dès le début du mode normal, d’activer tous les pixels du détecteur matriciel durant la première période T1, de polariser toutes les photodiodes PH, et de polariser également tous les intégrateurs de charge IC afin d’évacuer les charges accumulées dans les photodiodes PH. Cette étape a notamment un intérêt si l’événement prédéterminé se produit longtemps après la dernière fois où il y a eu une activation simultanée de tous les pixels de la matrice, dans le mode de veille. Un délai d’environ une milliseconde peut être suffisant pour activer tous les pixels, ce qui ne rallonge pas la procédure d’authentification, du point de vue de l’utilisateur, étant donné l’utilisateur a une sensation d’attente pour un délai d’attente supérieur à deux cents millisecondes. Avantageusement, l’étape d’acquisition d’empreinte peut également être précédée d’une étape de calibration du détecteur matriciel, comprenant la lecture des pixels PI avec la surface éclairante éteinte, puis une lecture des pixels PI avec la surface éclairante allumée. L’étape de calibration peut avoir lieu après la première période T1 dans laquelle tous les pixels ont été activés, suite à la détection de l’événement prédéterminé. La lecture des pixels avec la surface éclairante éteinte, puis la lecture des pixels avec la surface éclairante allumée, permet de déterminer une référence d’offset pour chaque pixel. Suite à l’étape de calibration, les empreintes biométriques peuvent être acquises (ou le document peut être scanné), ce qui est représenté par la flèche descendante sur la figure 3. Il peut y avoir plusieurs répétitions de lecture de la part du détecteur matriciel, afin de corréler les images acquises, d’une prise à l’autre. L’invention se rapporte également à un détecteur matriciel. Le détecteur matriciel comprend une pluralité de pixels agencés en lignes et en colonnes, un dispositif d’adressage DA ainsi qu’un ensemble d’intégrateurs de charge IC, comme illustré par la figure 1. La figure 5 illustre en détail le système de polarisation SP du détecteur compris dans le détecteur matriciel selon l’invention. Le système de polarisation SP est configuré pour mettre les nœuds ND en haute impédance, lors du mode de veille. La partie de matrice de pixels illustrée par la figure 5 correspond à une matrice de pixels selon l’état de l’art, telle qu’illustrée par exemple par la figure 1. Le système de polarisation SP comprend la source de tension ST. La source de tension ST est apte à imposer une tension de polarisation en inverse aux photodiodes PH de chaque colonne, par l’intermédiaire du bus BU. Durant la première période T1, la source de tension polarise en inverse les photodiodes. Durant la deuxième période T2, le bus BU est en haute impédance. Du fait de la capacité de jonction de chacune des photodiodes, et de la capacité parasite créée par l‘interconnexion entre l’anode de chaque photodiode et la colonne de polarisation correspondante, le fait d’être en haute impédance permet aux charges se trouvant dans ces capacités de passer dans la cathode de chaque photodiode, et donc maintenir leur état de polarisation, à une tension inférieure ou égale à la tension de seuil V THRES . La mise en haute impédance des bus BU peut être effectuée de deux manières. Selon un premier mode de réalisation, un dispositif de commutation DC est disposé entre la source de tension ST et le bus BU. Le dispositif de commutation DC peut être par exemple un interrupteur commandé. En particulier, l’interrupteur commandé peut être un transistor TFT, afin d’être imprimé avec la matrice de pixels. Ainsi, lors de chaque première période T1, le dispositif de commutation DC est passant/fermé, et lors de chaque deuxième période T2, le dispositif de commutation DC est bloquant/ouvert. Ce mode de réalisation permet de mettre rapidement le bus en haute impédance, à savoir le temps nécessaire au dispositif de commutation DC pour passer de passant/fermé à bloquant/ouvert. Selon un deuxième mode de réalisation (non représentée sur la figure 5), l’alimentation de la source de tension ST est coupée lors de chaque deuxième période T2, à l’aide d’un dispositif de coupure de l’alimentation. Ce mode de réalisation permet de gagner en consommation électrique, par rapport au premier mode de réalisation, dans la mesure où la source de tension ST a une consommation nulle durant la deuxième période T2. Il faut toutefois veiller à ce que le système de polarisation SP ne comprenne pas de résistance de rappel, également appelée résistance de pull-down, afin d’éviter que la source de tension ST soit mise à la masse lorsqu’elle n’est pas alimentée. En effet, la mise à la masse empêcherait le bus BU d’être en haute impédance. Avantageusement, au moins un condensateur (CO1, CO2) est disposé entre le bus BU et la masse MA, comme illustré par la figure 5. Le fait d’insérer un ou plusieurs condensateurs permet de régler la pente de la tension V BU dans le mode de veille, en rendant la pente plus ou moins raide. Ainsi, si la pente est moins raide, il est alors possible d’espacer les périodes d’activation de tous les pixels (périodes T1), ce qui permet de gagner en consommation électrique. Néanmoins, plus le condensateur (CO1, CO2) a une capacité élevée, plus il mettra de temps à charger. La détermination de la capacité du condensateur (CO1, CO2) doit donc tenir compte de ces contraintes. Le condensateur peut être un condensateur CO1 disposé sur la carte électronique sur laquelle se trouve le dispositif de calcul, entre le bus BU et la masse MA. Ainsi, il est possible d’employer un condensateur ayant une capacité élevée, pour autant qu’elle soit compatible avec les contraintes d’implantation sur la carte. En variante, le condensateur peut être disposé autour de la matrice de pixels, par exemple sur le substrat flexible imprimé, afin de ne pas encombrer la carte électronique. Procédé de commande d’un détecteur matriciel, le détecteur comprenant une surface tactile, une matrice de pixels d’imagerie disposés en lignes et en colonnes, une surface éclairante, chaque pixel (PI) comprenant un transistor (TR) et une photodiode (PH), les pixels (PI) d’au moins une ligne pouvant être activés ou désactivés par un dispositif d’adressage (DA), les pixels (PI) d’une même colonne étant connectés à un intégrateur de charge (IC) pouvant être mis sous tension de façon à lire le contenu d’un pixel (PI) lorsque celui-ci est activé par le dispositif d’adressage (DA), caractérisé en ce que le procédé comprend les étapes suivantes : - tant qu’un contact n’a pas été détecté par la surface tactile, commander le détecteur dans un mode dit de veille, le mode de veille comprenant, de façon périodique, une activation de tous les pixels (PI) du détecteur matriciel durant une première période de durée T1 par le dispositif d’adressage (DA), et une désactivation par le dispositif d’adressage (DA) de tous les pixels (PI) durant une deuxième période de durée T2 ; - à la détection du contact par la surface tactile, commander le détecteur dans un mode dit normal, le mode normal comprenant l’activation séquentielle des pixels (PI) ligne par ligne, et la lecture du pixel (PI) activé dans chaque colonne par l’intégrateur de charge (IC) correspondant, en allumant la surface éclairante. Procédé selon la revendication 1, dans lequel le rapport T1/(T1+T2) est compris entre 0,01 % et 1 %, et préférentiellement égal à 0,1 %. Procédé selon l’une des revendications précédentes, dans lequel le mode de veille comprend, de façon simultanée et durant la première période, l’activation de tous les pixels (PI) du détecteur, la polarisation de toutes les colonnes par les intégrateurs de charge (IC), et la polarisation de toutes les photodiodes (PH) du détecteur matriciel par le système de polarisation (SP), et durant la deuxième période, de façon simultanée, la désactivation de tous les pixels (PI) du détecteur, la mise hors tension des tous les intégrateurs de charge (IC), et l’absence de polarisation toutes les photodiodes (PH) du détecteur par le système de polarisation (SP). Procédé selon l’une des revendications précédentes, dans lequel la durée de la deuxième période est déterminée de façon à ce que, durant cette période, la tension aux bornes de chaque photodiode (PH) ne soit pas supérieure à une tension seuil (V THRES ). Procédé selon l’une des revendications précédentes, dans lequel le mode normal comprend, immédiatement après la détection de l’événement prédéterminé, une étape d’activation de tous les pixels (PI) du détecteur matriciel durant la première période , suivie d’une étape de calibration du détecteur matriciel comprenant la lecture des pixels (PI) avec la surface éclairante éteinte, puis une lecture des pixels (PI) avec la surface éclairante allumée. Détecteur matriciel comprenant une matrice de pixels (PI) d’imagerie disposés en lignes et en colonnes, une surface éclairante, chaque pixel (PI) comprenant un transistor (TR) et une photodiode (PH), un dispositif d’adressage (DA) configuré pour activer ou désactiver les pixels (PI) d’au moins une ligne, une pluralité d’intégrateurs de charge (IC) configurés pour lire le contenu d’un pixel (PI) lorsque celui-ci est activé par le dispositif d’adressage (DA), un système de polarisation (SP) connecté aux colonnes de pixels (PI) par l’intermédiaire d’un bus (BU) et configuré pour polariser chacune des photodiodes (PH) en inverse, le système de polarisation (SP) comprenant une source de tension (ST), le système de polarisation (SP) étant configuré pour que la source de tension (ST) polarise en inverse les photodiodes (PH) durant une première période, et que le bus (BU) puisse ensuite être en haute impédance durant une deuxième période. Détecteur selon la revendication 6, dans lequel le système de polarisation (SP) comprend un dispositif de commutation (DC) disposé entre la source de tension (ST) et le bus (BU). Détecteur selon la revendication 6, dans lequel la source de tension (ST) comprend un dispositif de coupure de l’alimentation de la source de tension, le système de polarisation ne comprenant pas de résistance de rappel. Détecteur selon l’une des revendications 6 à 8, dans lequel au moins un condensateur (CO1, CO2) est disposé entre le bus (BU) et une masse (MA). Système de reconnaissance d’empreinte biométrique, comprenant un détecteur selon l’une des revendications 6 à 9.