Brevet FR3100926A1 — publié le 20210319

Capteur d'images réalisé en technologie 3D séquentielle La présente description concerne un capteur d'images comprenant une pluralité de pixels, chaque pixel comportant un photodétecteur (PD) relié à un circuit de contrôle (T1, T2, T3, T4), le photodétecteur étant formé dans et sur un premier substrat semiconducteur (S1), et le circuit de contrôle comportant au moins un premier transistor MOS (T2, T3, T4) formé dans et sur un deuxième substrat semiconducteur (S2) disposé sur le premier substrat (S1), le capteur étant destiné à être éclairé du côté de la face du premier substrat (S1) opposé au deuxième substrat (S2), le capteur comprenant en outre un écran (201) disposé entre les premier (S1) et deuxième (S2) substrats et s'étendant sur sensiblement toute la surface du capteur, ledit écran (201) comprenant au moins une couche électriquement conductrice. Figure pour l'abrégé : Fig. 2 Capteur d'images réalisé en technologie 3D séquentielle La présente description concerne le domaine des capteurs d'images. Elle vise plus particulièrement le domaine des capteurs d'images réalisés en technologie 3D séquentielle. Un capteur d'images comporte classiquement une pluralité de pixels, par exemple agencés en matrice selon des rangées et des colonnes, chaque pixel comportant un photodétecteur relié à un circuit de contrôle comportant un ou plusieurs transistors. Pour augmenter la densité surfacique d'intégration des pixels tout en conservant une surface de photo-détection importante par pixel et donc une sensibilité élevée, il a été proposé de réaliser des capteurs d'images sur deux niveaux semiconducteurs superposés. A titre d'exemple, la demande de brevet US2007/0018075 décrit un capteur dans lequel, dans chaque pixel, la photodiode et un transistor de transfert du circuit de contrôle sont formés dans et sur un premier substrat semiconducteur, les autres transistors du circuit de contrôle étant formés dans et sur un deuxième substrat semiconducteur superposé au premier substrat. Le capteur est destiné à être éclairé du côté de la face du premier substrat opposée au deuxième substrat. Dans la demande de brevet US2007/0018075, il est plus particulièrement proposé de d'abord réaliser les photodiodes et les transistors de transfert dans et sur le premier substrat semiconducteur, de déposer ensuite le deuxième substrat sur le premier substrat, puis seulement de former les autres transistors du circuit de contrôle dans et sur le deuxième substrat. Les connexions entre le premier substrat et le deuxième substrat sont réalisées au moyen de vias conducteurs traversant toute l'épaisseur du deuxième substrat, formés à partir de la face supérieure du deuxième substrat après le report du deuxième substrat sur le premier substrat. Cette technologie de fabrication est appelée technologie 3D séquentielle ("3D" pour trois dimensions car le capteur est réalisé sur plusieurs niveaux semiconducteurs, et "séquentielle" car les composants du substrat semiconducteur supérieur et les interconnexions entre le substrat supérieur et le substrat inférieur sont réalisés seulement après avoir réalisé les composants du substrat semiconducteur inférieur et reporté le substrat supérieur sur le substrat inférieur). La technologie 3D séquentielle permet de limiter la précision d'alignement requise lors du report du deuxième substrat sur le premier substrat dans la mesure où, lors du report du deuxième substrat sur le premier substrat, aucun composant ou motif n’a encore été réalisé dans ou sur le premier substrat. En outre, elle permet de limiter la surface occupée par les éléments de connexion entre le substrat supérieur et le substrat inférieur. Il serait souhaitable de pallier tout ou partie des inconvénients des capteurs d'images connus réalisés en technologie 3D séquentielle. Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : la figure 1 est un schéma électrique d'un exemple d'un pixel d'un capteur d'images selon un mode de réalisation ; la figure 2 est une vue en coupe illustrant de façon schématique un exemple de réalisation du pixel de la figure 1 ; et la figure 3 est une vue en coupe illustrant de façon schématique un autre exemple de réalisation du pixel de la figure 1. Capteur d'images comprenant une pluralité de pixels, chaque pixel comportant un photodétecteur (PD) relié à un circuit de contrôle (T1, T2, T3, T4), le photodétecteur étant formé dans et sur un premier substrat semiconducteur (S1), et le circuit de contrôle comportant au moins un premier transistor MOS (T2, T3, T4) formé dans et sur un deuxième substrat semiconducteur (S2) disposé sur le premier substrat (S1), le capteur étant destiné à être éclairé du côté de la face du premier substrat (S1) opposé au deuxième substrat (S2), le capteur comprenant en outre un écran (201) disposé entre les premier (S1) et deuxième (S2) substrats et s'étendant sur sensiblement toute la surface du capteur, ledit écran (201) comprenant au moins une couche électriquement conductrice. Capteur selon la revendication 1, dans lequel ladite au moins une couche électriquement conductrice de l'écran (201) est en métal ou en un matériau semiconducteur dopé. Capteur selon la revendication 2, dans lequel ladite au moins une couche électriquement conductrice de l'écran (201) est en un matériau semiconducteur à base de germanium. Capteur selon la revendication 3, dans lequel ladite au moins une couche électriquement conductrice de l'écran (201) est en un alliage germanium-tellure. Capteur selon la revendication 2, dans lequel ladite au moins une couche électriquement conductrice de l'écran (201) est en un métal du groupe comprenant le tungstène, l'aluminium et le nitrure de titane. Capteur selon l'une quelconque des revendications 1 à 5, dans lequel l'écran (201) est absorbant dans une gamme de longueurs d'onde de détection du capteur. Capteur selon la revendication 1, dans lequel l'écran (201) comprend une alternance de couches d'oxyde de silicium et de couches de silicium dopé formant un miroir de Bragg réfléchissant la lumière transmise par le premier substrat (S1) aux longueurs d'onde de détection du capteur. Capteur selon l'une quelconque des revendications 1 à 7, dans lequel les premier (S1) et deuxième (S2) substrats sont en silicium. Capteur selon l'une quelconque des revendications 1 à 8, dans lequel l'écran (201) est séparé du deuxième substrat par une couche isolante (205). Capteur selon l'une quelconque des revendications 1 à 9, dans lequel ladite au moins une couche conductrice de l'écran (201) est connectée à un noeud d'application d'un potentiel de polarisation (VPOL) par l'intermédiaire d'un via conducteur (270) traversant le deuxième substrat (S2). Capteur selon l'une quelconque des revendications 1 à 10, dans lequel ledit au moins un premier transistor MOS (T2, T3, T4) est relié au photodétecteur (PD) par l'intermédiaire d'un via conducteur (217) traversant le deuxième substrat (S2) et l'écran (201). Capteur selon la revendication 11, dans lequel ledit via conducteur (217) a un diamètre inférieur ou égal à 90 nm. Capteur selon l'une quelconque des revendications 1 à 12, dans lequel le circuit de contrôle comprend au moins un deuxième transistor MOS (T1) formé dans et sur le premier substrat (S1), et dans lequel la grille dudit au moins un deuxième transistor MOS (T1) est disposée du côté d'une face du premier substrat (S1) tournée vers le deuxième substrat, la grille dudit au moins un premier transistor (T2, T3, T4) étant disposée du côté d'une face du deuxième substrat (S2) opposée au premier substrat (S1). Capteur selon l'une quelconque des revendications 1 à 13, dans lequel la distance entre les premier (S1) et deuxième (S2) substrats est inférieure ou égale à 750 nm. Capteur selon l'une quelconque des revendications 1 à 14, ne comprenant pas de pistes métalliques d'interconnexion parallèles aux premier (S1) et deuxième (S2) substrats entre le premier substrat (S1) et l'écran (201). Procédé de fabrication d'un capteur d'images comprenant une pluralité de pixels, chaque pixel comportant un photodétecteur (PD) relié à un circuit de contrôle (T1, T2, T3, T4), le photodétecteur étant formé dans et sur un premier substrat semiconducteur (S1), et le circuit de contrôle comportant au moins un premier transistor MOS (T2, T3, T4) formé dans et sur un deuxième substrat semiconducteur (S2) disposé sur le premier substrat (S1), le capteur étant destiné à être éclairé du côté de la face du premier substrat (S1) opposée au deuxième substrat (S2), le capteur comprenant en outre un écran (201) disposé entre les premier (S1) et deuxième (S2) substrats et s'étendant sur sensiblement toute la surface du capteur, ledit écran (201) comprenant au moins une couche électriquement conductrice, ce procédé comprenant les étapes successives suivantes : - former le photodétecteur (PD) dans le premier substrat (S1) ; - déposer l'écran (201) sur le premier substrat ou sur le deuxième substrat ; - reporter le deuxième substrat (S2) sur le premier substrat de façon que l'écran (201) soit disposé entre les premier et deuxième substrats ; et - former ledit au moins un premier transistor MOS (T2, T3, T4) dans et sur le deuxième substrat (S2), du côté d'une face du deuxième substrat opposée à l'écran (201).