Brevet FR3097387A1 — publié le 20201218

Description Titre de l'invention : Procédé de polarisation d'une paire diffé- rentielle de transistors, et circuit intégré correspondant [0001] Des modes de réalisation et de mise en oeuvre concernent les circuits intégrés, en par- ticulier les circuits intégrés comprenant une paire différentielle de transistors MOS. [0002] Les dispositifs intégrés de comparateur et d'amplificateur comportent typiquement une paire différentielle de transistors MOS polarisées par un courant de polarisation. La conduction respective des transistors, commandée par des signaux d'entrée respectifs, permet de comparer ou d'amplifier la différence des tensions d'entrée. [0003] Dans un comparateur, les transistors doivent avoir une réponse identique pour assurer une comparaison précise. Les tensions de seuil des transistors dc la paire différentielle doivent donc être égales. En pratique, les tensions de seuil effectives des transistors présentent systématiquement des variations entre elles, en raison d'aléa dc fabrication. [0004] De plus, une hystérésis est ajoutée pour commander la paire différentielle afin d'éviter des déclenchements de comparaisons intempestifs dus au bruit. [0005] Dans les amplificateurs, un décalage entre les tensions de seuil peut créer des dif- férences significatives entre l'entrée et la sortie (par exemple dans un amplificateur opérationnel en mode suiveur ou gain programmable), la différence entre les tensions de seuil doit donc être aussi faible que possible. [0006] Des techniques classiques pour compenser un décalage entre les tensions de seuil proposent dc faire varier la valeur résistive d'un élément résistif couplée entre les sources dc chaque transistor de la paire et un noeud de polarisation sur lequel est tiré le courant dc polarisation. [0007] Et, des techniques classiques pour introduire un décalage d'hystérésis proposent d'adapter la conductivité des transistors au moyen d'un montage parallèle dc plusieurs transistors identiques, dont le couplage est contrôlé par autant dc commutateurs. [0008] Pour réduire la taille des structures prévoyant une hystérésis, il a été proposé dans la demande de brevet français neFR1854562 de mettre en oeuvre à la fois la compensation du décalage des tensions de seuil et le décalage d'hystérésis via une commande et un étalonnage d'éléments résistifs commandables, couplés sur le noeud de polarisation. [0009] Cela étant, la compensation est obtenue par le passage du courant de polmisation dans les éléments résistifs, et dépend par conséquent du comportement du courant de polarisation. En particulier, un courant dont les variations en température sont complémentaires à celles du courant de polarisation est typiquement prévu pour que la compensation du décalage reste constante. [0010] D'autre part, plus le pas de réglage des éléments résistifs commandables est fin, plus 2 la zone occupée par les éléments résistifs est grande, et plus la capacité parasite introduite par les commutateurs de réglage est grande. [0011] En outre, plus l'amplitude des compensations possibles est grande, plus l'écart entre les tensions de source des transistors et le noeud de polarisation est important. [0012] Les inconvénients ci-dessus dégradent les performances de la paire différentielle, notamment en matière de transition d'une paire différentielle de type N à une paire différentielle de type P, et vice versa, en matière de dynamique de tensions d'entrée, et sont présents quel que soit la valeur réglée de la compensation. [0013] Il est souhaitable de remédier à ces inconvénients. [0014] Selon des modes de mise en oeuvre et de réalisation il est proposé une structure indé- pendante, réglable, stable en température, à faible capacité et à faible écart de tension sur le noeud de polarisation de la paire différentielle, pour compenser un décalage des valeurs des tensions de seuils des transistors de la paire et introduire une hystérésis. [0015] Selon un aspect, il est proposé un procédé de polarisation d'au moins une paire diffé- rentielle de transistors d'un circuit intégré, comprenant : - une génération d'un courant de polarisation sur un noeud de polarisation couplé à une borne de source de chaque transistor de ladite paire différentielle par un élément résistif respectif ; - une génération d'un courant de compensation dans l'un des deux éléments résistifs, de façon à compenser une différence entre des valeurs effectives des tensions de seuil des transistors de la paire différentielle. [0016] Ainsi, contrairement aux procédés classiques dans lesquels c'est le courant de pola- risation qui permet de compenser la différence des tensions de seuils effectives, un courant de compensation est généré spécifiquement pour compenser ladite différence, via l'un des deux éléments résistifs. [0017] C'est donc l'intensité du courant de compensation qui permet de régler la com- pensation, et non la valeur résistive des éléments résistifs. De ce fait, les inconvénients des éléments résistifs commandables évoqués ci-dessus sont évités. Les deux éléments résistifs sont bien entendu prévus à une valeur résistive égale. L'élément résistif dans lequel est généré le courant de compensation est bien entendu choisi en fonction du décalage à compenser. [0018] Selon un mode de mise en oeuvre, le procédé comprend en outre une génération d'un courant d'hystérésis dans l'un des deux éléments résistifs commandée par un signal de commande d'hystérésis, de façon à introduire un décalage d'hystérésis entre les valeurs effectives des tensions de seuil des transistors de ladite paire différentielle de transistors. [0019] En d'autres termes, un courant d'hystérésis est spécifiquement généré afin d'introduire l'effet d'hystérésis sur les commandes des transistors de la paire diffé- 3 rentielle, et permet de façon analogue de ne pas subir les contraintes des structures des éléments résistifs variables. [0020] L'élément résistif écoulant le courant d'hystérésis est avantageusement l'élément résistif couplé à la source du transistor passant à l'état stable, en fonction de la polarité des entrées différentielles et du type de conductivité (N ou P) des transistors de la paire différentielle. [0021] Selon un mode de mise en oeuvre, ladite génération du courant d'hystérésis comprend, en réponse au signal de commande d'hysterésis, un couplage électrique d'une branche d'injection du courant d'hystérésis et d'une branche d'extraction du courant d'hystérésis sur respectivement chaque borne dudit élément résistif, et une injection du courant d'hystérésis dans la branche d'injection du courant d'hystérésis et une extraction du courant d'hystérésis dans la branche d'extraction du courant d'hystérésis. [0022] De cette manière, le courant d'hystérésis, dédié à générer la tension d'hystérésis aux bornes de l'élément résistif, est bien maîtrisé et ne perturbe pas le courant de polarisation. [0023] Par exemple, ladite génération du courant d' hystérésis comprend une transmission du courant d'hystérésis dans lesdites branches d'injection et d'extraction du courant d'hystérésis par des montages miroirs de courants respectifs. [0024] Ainsi, la génération du courant peut être réglée avantageusement, par exemple selon un pas fin et avec une structure introduisant une capacité parasite, sans subir de répercussion de ladite capacité parasite sur les bornes de conductions des transistors de la paire différentielle et donc sur les performances de ladite paire. [0025] Ladite génération du courant d'hystérésis peut ainsi générer le courant d'hystérésis une intensité commandée par le signal de commande d'hystérésis. Par exemple le signal de commande d'hystérésis est un signal numérique, comprenant à la fois une commande de mise en place d'hystérésis et de la valeur du décalage selon un pas fin. [0026] Selon un mode de mise en oeuvre, ladite génération du courant de compensation comprend une injection du courant de compensation dans une branche d'injection du courant de compensation et une extraction du courant de compensation dans une branche d'extraction du courant de compensation, lesdites branches d'injection et d'extraction du courant de compensation étant couplées respectivement sur les bornes de l'un des deux éléments résistifs. [0027] Par exemple, le choix de l'intensité du courant de compensation et le choix de l'un ou l'autre desdits deux éléments résistifs sur les bornes duquel sont couplées lesdites branches d'injection et d'extraction du courant de compensation, sont faits à la fabrication de la paire différentielle de transistors en fonction de la valeur résistive des éléments résistifs et de la différence entre les valeurs effectives des tensions de seuil des transistors de la paire différentielle. [0028] Par exemple, ladite génération du courant de compensation comprend une transmission du courant de compensation dans lesdites branches d'injection et d'extraction du courant de compensation par des montages miroirs de courants respectifs. [0029] De même, la génération du courant de compensation peut être réglée par exemple selon un pas fin, sans subir de répercussion de capacité parasite sur les bornes de conductions des transistors de la paire différentielle. [0030] Selon un mode de mise en oeuvre, ledit courant d'hystérésis et/ou ledit courant de compensation est transmis par les montages miroirs de courants respectifs à partir d'un courant de référence généré en amont des montages miroirs de courant respectifs, et le procédé comprend en outre un ajustement de l'intensité du courant de référence pour ajuster l'intensité du courant d'hystérésis et/ou pour ajuster l'intensité du courant de compensation. [0031] Ce mode de mise en oeuvre permet de bénéficier d'un paramètre supplémentaire permettant notamment de configurcr la finesse de variation de la commande de l'intensité du courant d'hystérésis et/ou la finesse de variation du choix de l'intensité du courant de compensation. [0032] Selon un autre aspect, il est proposé un circuit intégré comportant au moins une paire différentielle de transistors, un générateur de courant de polarisation configuré pour générer un courant de polarisation sur un noeud de polarisation couplé à une borne de source de chaque transistor de ladite paire différentielle par un élément résistif respectif, et un générateur de courant de compensation configuré pour générer un courant de compensation dans l'un des deux éléments résistifs, de façon à compenser une différence entre des valeurs effectives des tensions de seuil des transistors de ladite paire différentielle. [0033] Selon un mode de réalisation, le circuit intégré comporte en outre un générateur de courant d'hystérésis configuré pour générer un courant d'hystérésis dans l'un des deux éléments résistifs, en réponse à un signal de commande d'hystérésis, de façon à introduire un décalage d'hystérésis sur les valeurs effectives des tensions de seuil des transistors de ladite paire différentielle de transistors. [0034] Selon un mode de réalisation, ledit générateur de courant d'hystérésis est configuré pour, en réponse au signal de commande d'hystérésis, coupler électriquement une branche d'injection du courant d'hystérésis et une branche d'extraction du courant d'hystérésis sur respectivement chaque borne dudit élément résistif, et injecter le courant d'hystérésis dans ladite branche d'injection du courant d'hystérésis et extraire le courant d'hystérésis dans ladite branche d'extraction du courant d'hystérésis. [0035] Selon un mode de réalisation, ledit générateur du courant d'hystérésis comprend des montages miroirs de courants configurés pour transmettre le courant d'hystérésis dans lesdites branches d'injection et d'extraction du courant d'hystérésis. [0036] Selon un mode de réalisation, ledit générateur de courant d'hystérésis est configure pour générer le courant d'hystérésis à une intensité commandée par le signal de commande d'hystérésis. [0037] Selon un mode de réalisation, ledit générateur de courant de compensation comprend une branche d'injection du courant de compensation et une branche d'extraction du courant de compensation couplées respectivement sur les bornes de l'un des deux éléments résistifs, et est configure pour injecter le courant de compensation dans la branche d'injection du courant de compensation et extraire le courant de compensation dans la branche d'extraction du courant de compensation. [0038] Selon un mode de réalisation, l'intensité du courant de compensation et ledit un des deux éléments résistifs sur les bornes duquel sont couplées lesdites branches d'injection et d'extraction du courant de compensation, sont choisis en fonction de la valeur résistive des éléments résistifs et de la différence entre les valeurs effectives des tensions de seuil des transistors de la paire différentielle. [0039] Selon un mode de réalisation, ledit générateur de courant de compensation comprend des montages miroirs de courants respectifs configurés pour transmettre le courant de compensation dans lesdites branches d'injection et d'extraction du courant de compensation. [0040] Selon un mode de réalisation, lesdits montages miroirs de courants respectifs sont configurés pour transmettre ledit courant d'hystérésis et/ou ledit courant de compensation à partir d'un courant de référence généré par un générateur de courant de référence couplé en amont des montages miroirs de courant respectifs, le générateur de courant de référence étant configure pour générer le courant de référence à une intensité choisie pour ajuster l'intensité du courant d'hystérésis et/ou pour ajuster l'intensité du courant de compensation. [0041] Le circuit intégré peut comprendre un amplificateur ou un comparateur incorporant ladite au moins une paire différentielle. [0042] D'autres avantages et caractéristiques de l'invention apparaîtront à l'examen de la description détaillées de modes de réalisation et de mise en oeuvre, et des dessins annexés sur lesquels : [0043] [fig.1] illustre un mode de réalisation de l'invention ; [0044] [fig.2] illustre un mode de réalisation de l'invention ; [0045] [fig.3] illustre un mode de réalisation de l'invention. [0046] La figure 1 représente un exemple de circuit intégré CI comportant un amplificateur AMP incorporant une paire différentielle de transistors NP, NM. [0047] Chaque transistor NP, NM de la paire différentielle est commandé par un signal 6 d'entrée respectif TNP, INM sur sa grille. Le transistor NP est situé sur une entrée positive TNP et le transistor NM sur une entrée négative INM. [0048] Les sources des transistors NP, NM de la paire différentielle sont reliées à un noeud de polarisation Nd via un élément résistif respectif R1, R2. Les éléments résistifs R1, R2 ont la même valeur résistive. [0049] Les drains des transistors NP, NM forment chacun une sortie respective de la paire différentielle. [0050] Le circuit intégré CI comporte un générateur de courant de polarisation Gidiff configuré pour générer un courant de polarisation 2*Idiff, appliqué sur le noeud de polarisation Nd. [0051] Ainsi, les transistors NP, NM sont polarisés de façon équilibrée et écoulent chacun un même courant différentiel Idiff. Les tensions de sorties sur les drains des transistors varient en fonction de la conduction du transistor respectif NP, NM suivant le signal d'entrée INP, INM. [0052] Pour que les signaux de sorties différentielles soient précisément représentatifs d'une différence entre les signaux d'entrée, il est important que les deux transistors NP, NM de la paire différentielle aient le même comportement. Or, à la fabrication du circuit intégré, les caractéristiques des transistors, notamment la tension de seuil, peuvent légèrement varier en raison d'aléas physiques imprévisibles. [0053] Le circuit intégré CI comporte un générateur de courant de compensation GItrim configuré pour générer un courant de compensation Cd*Itrim, et pour l'écouler dans l'un des deux éléments résistifs RI, R2, de façon à compenser une différence entre des valeurs effectives des tensions de seuil des transistors de ladite paire différentielle NP, NM. [0054] Un premier commutateur d'injection Slinj permet de connecter une branche d'injection du courant de compensation Binj sur l'élément résistif RI, du côté de la source du transistor NP de l'entrée positive INP. [0055] Un deuxième commutateur d'injection S2inj permet de connecter la branche d'injection du courant de compensation Binj sur l'élément résistif R2, du côté de la source du transistor NM de l'entrée négative INM. [0056] Une branche d'extraction du courant de compensation Bext est connectée sur l'autre borne de l'un ou l'autre des éléments résistifs RI ou R2, c'est-à-dire sur le noeud de polarisation Nd. Un commutateur d'extraction Sext permet de déconnecter la branche d'extraction Bext si aucune compensation n'est souhaitée. [0057] Le générateur de courant de compensation GItrim est configuré pour injecter le courant de compensation Cd*Itrim dans la branche d'injection du courant de compensation Binj et extraire le courant de compensation Cd*Itrim dans la branche d'extraction du courant de compensation Bext. 7 [0058] Ainsi, un chemin d'écoulement du courant de compensation Cd*Itrim est formé aux bornes de l'un des deux éléments résistifs R1, R2 au choix, et l'écoulement du courant de compensation Cd*Itrim est sans effet sur la dynamique du courant de polarisation 2*Idiff. [0059] Et, si par exemple le transistor NP de l'entrée positive INP présente une tension de seuil légèrement inférieure à la tension de seuil du transistor NM de l'entrée négative INM, alors le courant de compensation Cd*Itrim est écoulé dans l'élément résistif R1 couplé au transistor NP, via le premier commutateur d'injection Slinj et le commutateur d'extraction Scxt fermés. [0060] Une tension Cd*ItrineR est générée aux homes de la résistance R1 et augmente d'autant la tension de source du transistor NP. Un signal d'entrée légèrement supérieur, de Cd*ItrineR1, sur l'entrée positive INP commandera ainsi le transistor NP comme si sa tension de seuil était légèrement supérieure (i.e. à la valeur attendue). [0061] L'équation régissant cet équilibre est la suivante : TNP - Vgsp - (Cd*Itrim + Idiff)*R = INM - Vgsrn - Idiff*R ; avec INP et INM les tensions des entrées respectives, Vgsp la tension grille-source du transistor NP, Vgsm la tension grille-source du transistor NM, Cd*Itrim le courant de compensation, Idiff le courant différentiel, et R la valeur résistive des éléments résistifs R1 et R2 ; et, pour une même tension d'entrée INP=INM, Vgsm = Vgsp + Cd*Itrim*R. [0062] Avec Cd un code de valeur entière pouvant être commandé et Itrim un courant de compensation élémentaire fixé, on bénéficie d'un pas en tension égale à Itrim*R pour compenser un éventuel décalage entre les tensions de seuil des transistors NP, NM. [0063] 11 est ainsi possible de dimensionner l'intensité du courant de compensation élé- mentaire Itrim en fonction de la valeur résistive R pour bénéficier d'un pas plus ou moins fin. [0064] Par exemple, pour bénéficier d'un pas de lmV, avec R=11c52, un courant Itrim de ipA est généré ; ou avec R=10052, un courant Itrim de 10pA est généré. Le code Cd permet d'étalonner la compensation des tensions de seuil à Cd*imV selon la différence à compenser entre les valeurs effectives des tensions de seuil des transistors de la paire différentielle NP, NM. [0065] Bien entendu, la valeur résistive R des éléments résistifs R1, R2 peut être différente des exemples ci-dessus, et le pas ItrineR peut également être choisi différent. [0066] La valeur de l'intensité du courant élémentaire Itrim et la valeur résistive R sont choisies avant la fabrication des transistors NP, NM de la paire différentielle. [0067] Le code Cd et l'interrupteur d'injection à fermer sont quant à eux choisis lors d'une phase de caractérisation des composants dans la fabrication du circuit intégré, en 8 fonction de l'écart entre les valeurs des tensions de seuil des transistors NP, NM obtenues à la fabrication. [0068] Dans l'exemple décrit ici, le générateur de courant de compensation GItrirn comprend un générateur de courant commandable DAC. Le générateur de courant commandable DAC est par exemple apte à recevoir une commande numérique Cdnum paramétrant un gain sur un courant de référence Tref de façon à fournir le courant de compensation Cd*Itrim à une intensité commandée. [0069] Le courant de référence Tref est généré par un générateur de courant de référence en amont de montages miroirs de courant MIR et du générateur de courant de compensation Gitrim. [0070] Les montages miroirs de courants MIR sont configurés pour transmettre le courant de compensation Cd*Itrim respectivement dans lesdites branches d'injection et d'extraction du courant de compensation Binj, Bext. [0071] Les montages miroirs de courant MIR ont un effet d'isolation de la capacité parasite éventuellement introduite par le générateur de courant commandable DAC, sur le circuit de la paire différentielle de transistors NP, NM. [0072] Un commutateur S est connecté en sortie du générateur de courant commandable DAC de façon à le déconnecter des miroirs de courant MIR lorsqu'aucune compensation n'est configurée. [0073] La figure 2 illustre un exemple de circuit intégré CI, comportant un dispositif com- parateur CMP incorporant une paire différentielle de transistors NP, NM. [0074] Le circuit du comparateur CMP comporte le circuit décrit en relation avec la figure 1 de l'amplificateur AMP. Les mêmes éléments supportent les mêmes références et ne seront pas à nouveau détaillés ici. [0075] En outre du générateur de courant de compensation GItrim, le comparateur CMP comporte un générateur de courant d'hystérésis OEhyst. [0076] Le générateur de courant d'hystérésis OEhyst est configuré pour générer un courant d'hystérésis Cdh*Thyst dans l'élément résistif RI couplé à la source du transistor NP qui est passant à l'état stable, selon la polarité des entrées différentielles INP, INM et du type de conductivité N ou P des transistors de la paire différentielle. [0077] C'est-à-dire le transistor couplé à l'entrée positive INP pour une paire de transistors de type N, et le transistor couplé à l'entrée négative INM pour une paire de transistors de type P. [0078] Le courant d'hystérésis CdleIhyst introduit ainsi un décalage d'hystérésis sur les valeurs effectives des tensions de seuil des transistors de ladite paire différentielle de transistors NP, NM. [0079] Le générateur de courant d'hystérésis OEhyst est configuré pour être commandé par une commande d'hystérésis. La commande d'hystérésis est généralement issue de la 9 sortie du comparateur CMP (non représentée), représentative d'un état stable de la comparaison. [0080] Et, de façon analogue à l'injection-extraction du courant de compensation Cd"Itrim, le générateur de courant d'hystérésis Gihyst est configure pour coupler électriquement une branche d'injection du courant d'hystérésis Bhinj et une branche d'extraction du courant d'hystérésis Bhcxt sur chaque borne dudit élément résistif RI. [0081] La commande d'hystérésis commande un commutateur Shinj sur la branche d'injection du courant d'hystérésis Bhinj, et un commutateur Shext sur la branche d'extraction du courant d'hystérésis Bhcxt. [0082] Le courant d'hystérésis CdleIhyst peut ainsi être injecté dans la branche d'injection du courant d'hystérésis Bhinj et être extrait dans ladite branche d'extraction du courant d'hystérésis Bhcxt. [0083] De cette façon, une tension de décalage d'hystérésis, égale à Cdh*Ihyst*R, est générée aux bornes de l'élément résistif RI. [0084] Comme pour la génération du courant de compensation Cd*Itrirn, le générateur de courant d'hystérésis GIhyst comprend un générateur de courant commandablc DAC apte à recevoir une commande numérique Cdhnum paramétrant un gain sur le courant de référence Tref, généré en amont des montages miroirs de courant MIR et du générateur de courant d' hystérésis, de façon à fournir le courant d'hystérésis Cdh*Thyst à une intensité voulue. [0085] Des montages miroirs de courants respectifs MIR sont également configurés pour transmettre le courant d'hystérésis CdleIhyst dans lesdites branches d'injection et d'extraction du courant d'hystérésis Bhinj, Bhext. [0086] Un commutateur Sh est connecté en sortie du générateur de courant commandable DAC de façon à le déconnecter des miroirs de courant MIR si l'hystérésis n'est pas commandée. [0087] Avec Cdh un code de valeur entière pouvant être commandé et Ihyst un courant d'hystérésis élémentaire fixé, on bénéficie d'un pas en tension égale à Ihyst*R pour introduire une hystérésis sur les tensions d'entrée INP, INM de la paire différentielle. [0088] 11 est ainsi également possible de dimensionner l'intensité du courant d'hystérésis élémentaire Ihyst en fonction de la valeur résistive R pour bénéficier d'un pas plus ou moins fin pour régler le décalage d'hystérésis. [0089] Par exemple, pour bénéficier d'un pas d'hystérésis de 10mV, avec R=1162, un courant Ihyst de 10pA est généré ; ou avec R=10052, un courant Ihyst de 100pA est généré. Le code Cdh permet donc de paramétrer la tension d'hystérésis à CdlelOmV. [0090] Par exemple, la commande numérique Cdhnum est contenue dans le signal de commande d'hystérésis pour pouvoir paramétrer la valeur de la tension d'hystérésis l'utilisation. [0091] Par ailleurs, le générateur de courant de référence générant le courant de référence Tref peut être configuré pour générer le courant de référence Tref à une intensité pouvant être choisie, par exemple lors de la conception du circuit intégré CI ou éventuellement sur commande lors de l'utilisation du circuit intégré CI. [0092] Etant donné que la génération du courant de compensation Cd*Itrim et du courant d'hystérésis Cdh*Thyst résultent chacune d'un gain appliqué sur le courant de référence Tref, choisir une intensité pour le courant de référence Tref peut permettre notamment d'ajuster le pas auquel l'intensité du courant d'hystérésis est commandée et le pas auquel l'intensité du courant de compensation peut être choisie. [0093] La figure 3 représente le comparateur CMP de l'exemple de circuit intégré CI décrit ci-avant en relation avec la figure 2, comportant une deuxième paire différentielle de transistors PP, PM. [0094] Les transistors NP, NM de la première paire différentielle décrite ci-avant en relation avec la figure 2 ont une conductivité de type N, tandis que les transistors PP, PM de la deuxième paire différentielle ont une conductivité de type P. [0095] Sur la deuxième paire différentielle PP, PM le générateur de courant de com- pensation Gitrim est configuré symétriquement au montage sur la première paire différentielle NP, NM. [0096] Ainsi le générateur de courant de compensation GItrim comprend une branche d'injection du courant de compensation Binj et une branche d'extraction du courant de compensation Bext couplées respectivement sur les bornes de l'un des deux éléments résistifs RI, R2, au moyen de commutateurs respectifs S Text, S2ext. Le courant de compensation Cd*Itrim est injecté dans la branche d'injection du courant de compensation Binj et est extrait dans la branche d'extraction du courant de compensation Bext. [0097] Cela étant, sur la deuxième paire différentielle PP, PM, les commutateurs S Text. S2ext couplant le chemin d'injection-extraction du courant de compensation Binj. Bext avec l'un ou l'autre des deux éléments résistifs RI. R2 du côté de la source du transistor respectif PP. PM, sont situés sur la branche d'extraction du courant de compensation Bext. [0098] La branche d'injection du courant de compensation Binj est couplée sur le noeud de polarisation Nd, elle-aussi via un commutateur d'injection Sinj. [0099] De même, sur la deuxième paire différentielle PP. PM, le générateur de courant d'hystérésis GThyst est configuré symétriquement au montage sur la première paire différentielle NP, NM. [0100] Ainsi, le générateur de courant d'hystérésis Grhyst est configuré pour, en réponse au signal de commande d'hystérésis, coupler électriquement une branche d'injection du courant d'hystérésis Bhinj et une branche d'extraction du courant d'hystérésis Bhext 11 sur respectivement chaque borne dudit élément résistif R1, au moyen de commutateurs respectifs Shinj, Shext. [0101] Le courant d'hystérésis CdleIhyst peut ainsi être injecté dans ladite branche d'injection du courant d'hystérésis Bhinj et être extrait dans ladite branche d'extraction du courant d'hystérésis Bhext. [0102] Comme mentionné précédemment, le courant d'hystérésis Cdh*Ihyst est généré dans l'élément résistif R2 couplé à la source du transistor PM qui est passant à l'état stable, c'est-à-dire le transistor couplé à l'entrée négative INM pour la deuxième paire différentielle de transistors dont la conductivité est de type P. [0103] Les miroirs de courant MIR décrits précédemment en relation avec la figure 2 peuvent avantageusement être mutualisés pour les courants de compensation et d'hystérésis des deux paires différentielles. [0104] Les exemples de circuit intégré CI décrit précédemment en relation avec les figures 1 à 3 permettent avantageusement de compenser un décalage de tension de seuil entre des transistors d'une paire différentielle, et le cas échéant d'introduire un décalage d'hystérésis sur les entrées d'un comparateur. [0105] Dans les exemples de circuit intégré ci-dessus, la tension entre les sources des transistors et le noeud de polarisation est minimale, et, notamment en raison d'un nombre limité de commutateurs branchés sur la paire différentielle, la capacité parasite est également minimale. [0106] En outre, la compensation et l'hystérésis ne dépendent pas du courant de polarisation, et peuvent ainsi être configurées de façon optimale, par exemple relativement à des variations de température et également selon un pas fin, et peuvent en outre être ajustées via la génération du courant de référence Iref. 12 [Revendication 1] [Revendication 2] [Revendication 3] [Revendication 4] [Revendication 5] [Revendication 6] REVENDICATIONSProcédé de polarisation d'au moins une paire différentielle de transistors (NP, NM) d'un circuit intégré (Cl), comprenant : - une génération d'un courant de polarisation (2"Idift) sur un noeud de polarisation (Nd) couplé à une borne de source de chaque transistor (NP, NM) de ladite paire différentielle par un élément résistif respectif (RI, R2) ; - une génération d'un courant de compensation (Cd"Itri m) dans l'un des deux éléments résistifs (RI, R2), de façon à compenser une différence entre des valeurs effectives des tensions de seuil des transistors de la paire différentielle (NP. NM). Procédé selon la revendication 1, comprenant en outre : - une génération d'un courant d'hystérésis (Cdh*Ihyst) dans l'un des deux éléments résistifs (R1) commandée par un signal de commande d'hystérésis, de façon à introduire un décalage d'hystérésis entre les valeurs effectives des tensions de seuil des transistors de ladite paire différentielle de transistors (NP, NM). Procédé selon la revendication 2, dans lequel ladite génération du courant d'hystérésis (Cdh*Ihyst) comprend, en réponse au signal de commande d'hystérésis, un couplage électrique d'une branche d'injection du courant d'hystérésis (Bhinj) et d'une branche d'extraction du courant d'hystérésis (Bhext) sur respectivement chaque borne dudit élément résistif (R1), et une injection du courant d'hystérésis (Cdh*Ihyst) dans la branche d'injection du courant d'hystérésis et une extraction du courant d'hystérésis (Cdh*Ihyst) dans la branche d'extraction du courant d'hystérésis. Procédé selon la revendication 3, dans lequel ladite génération du courant d'hystérésis comprend une transmission du courant d'hystérésis (Cdh*Ihyst) dans lesdites branches d'injection et d'extraction du courant d'hystérésis (Bhinj, Bhext) par des montages miroirs de courants respectifs (MIR). Procédé selon l'une des revendications 2 à 4, dans lequel ladite génération du courant d'hystérésis génère le courant d'hystérésis (Cdh*Ihyst) à une intensité commandée par le signal de commande d'hystérésis. Procédé selon l'une des revendications 1 à 5, dans lequel ladite génération du courant de compensation comprend une injection du courant 13 [Revendication 7] [Revendication 8] [Revendication 9] [Revendication 10] [Revendication 11] de compensation (C&Itrim) dans une branche d'injection du courant de compensation (Binj) et une extraction du courant de compensation dans une branche d'extraction du courant de compensation (Bext), lesdites branches d'injection et d'extraction du courant de compensation (Binj, Bext) étant couplées respectivement sur les bornes de l'un des deux éléments résistifs (R1, R2). Procédé selon la revendication 6, dans lequel un choix de l'intensité du courant de compensation (Cdssitrim) et un choix de l'un ou l'autre desdits deux éléments résistifs (R1, R2) sur les bornes duquel sont couplées lesdites branches d'injection et d'extraction du courant de compensation (Binj, Bext), sont faits à la fabrication de la paire différentielle de transistors (NP, NM) en fonction de la valeur résistive des éléments résistifs et de la différence entre les valeurs effectives des tensions de seuil des transistors de la paire différentielle (NP, NM). Procédé selon l'une des revendications 6 ou 7, dans lequel ladite génération du courant de compensation comprend une transmission du courant de compensation (Cdssitrim) dans lesdites branches d'injection et d'extraction du courant de compensation (Binj Bext) par des montages miroirs de courants respectifs (MIR). Procédé selon l'une des revendications précédentes prise en combinaison avec la revendication 4, dans lequel ledit courant d'hystérésis (CdleIhyst) est transmis par le montage miroir de courant respectif (MIR) à partir d'un courant de référence (Iref) généré en amont du montage miroir de courant respectif (MIR), le procédé comprenant en outre un ajustement de l'intensité du courant de référence (Iref) pour ajuster l'intensité du courant d'hystérésis (Cdh*Ihyst). Procédé selon l'une des revendications précédentes prise en combinaison avec la revendication 8, dans lequel ledit courant de compensation (Cd*Itrim) est transmis par le montage miroir de courant respectif (MIR) à partir d'un courant de référence (Iref) généré en amont du montage miroir de courant respectif (MIR), le procédé comprenant en outre un ajustement de l'intensité du courant de référence (Iref) pour ajuster l'intensité du courant de compensation (C&Itrim). Circuit intégré (CI) comportant au moins une paire différentielle de transistors (NP, NM), un générateur de courant de polarisation (GIdiff) configuré pour générer un courant de polarisation (29diff) sur un noeud de polarisation (Nd) couplé à une borne de source de chaque transistor (NP, NM) de ladite paire différentielle par un élément résistif respectif 14 [Revendication 12] [Revendication 13] [Revendication 14] [Revendication 15] [Revendication 16] (R1, R2), et un générateur de courant de compensation (GItrim) configuré pour générer un courant de compensation (Cd"Itrim) dans l'un des deux éléments résistifs (R1, R2), de façon à compenser une différence entre des valeurs effectives des tensions de seuil des transistors de ladite paire différentielle (NP, NM). Circuit intégré selon la revendication 11, comportant en outre un générateur de courant d'hystérésis (Mhyst) configuré pour générer un courant d'hystérésis (Cdh*Ihyst) dans l'un des deux éléments résistifs (R1), en réponse à un signal de commande d'hystérésis, de façon à introduire un décalage d'hystérésis sur les valeurs effectives des tensions de seuil des transistors de ladite paire différentielle de transistors (NP, NM). Circuit intégré selon la revendication 12, dans lequel ledit générateur de courant d'hystérésis (GIhyst) est configuré pour, en réponse au signal de commande d'hystérésis, coupler électriquement une branche d'injection du courant d'hystérésis (Bhinj) et une branche d'extraction du courant d'hystérésis (Bhext) sur respectivement chaque borne dudit élément résistif (R1), et injecter le courant d' hystérésis (Cdh*Thyst) dans ladite branche d'injection du courant d'hystérésis (Bhinj) et extraire le courant d'hystérésis (Cdh*Ihyst) dans ladite branche d'extraction du courant d'hystérésis (Bhext). Circuit intégré selon la revendication 13, dans lequel ledit générateur du courant d'hystérésis (GIhyst) comprend des montages miroirs de courants (MIR) configurés pour transmettre le courant d'hystérésis (CdleIhyst) dans lesdites branches d'injection et d'extraction du courant d'hystérésis (Bhinj, Bhext). Circuit intégré selon l'une des revendications 12 à 14, dans lequel ledit générateur de courant d'hystérésis (OEhyst) est configuré pour générer le courant d'hystérésis (CdleIhyst) à une intensité commandée par le signal de commande d'hystérésis. Circuit intégré selon l'une des revendications 11 à 15, dans lequel ledit générateur de courant de compensation (GItrim) comprend une branche d'injection du courant de compensation (Binj) et une branche d'extraction du courant de compensation (Bext) couplées respectivement sur les bornes de l'un des deux éléments résistifs (R1, R2), et est configuré pour injecter le courant de compensation (C&Itrim) dans la branche d'injection du courant de compensation (Binj) et extraire le courant de compensation (C&Itrim) dans la branche d'extraction du 15 [Revendication 17] [Revendication 18] [Revendication 19] [Revendication 20] [Revendication 21] [Revendication 22] courant de compensation (Bext). Circuit intégré selon la revendication 16, dans lequel l'intensité du courant de compensation (Cdssitrim) et ledit un des deux éléments résistifs (R1, R2) sur les homes duquel sont couplées lesdites branches d'injection et d'extraction du courant de compensation (Binj, Bext), sont choisis en fonction de la valeur résistive des éléments résistifs (R1, R2) et de la différence entre les valeurs effectives des tensions de seuil des transistors de la paire différentielle (NP, NM). Circuit intégré selon l'une des revendications 16 ou 17, dans lequel ledit générateur de courant de compensation (G-Drim) comprend des montages miroirs de courants respectifs (MIR) configurés pour transmettre le courant de compensation (Cd"Itrim) dans lesdites branches d'injection et d'extraction du courant de compensation (Binj, Bext). Circuit intégré selon l'une des revendications llà 18 prise en combinaison avec la revendication 14, dans lequel ledit montage miroir de courant respectif (MIR) est configuré pour transmettre ledit courant d' hystérésis (Cdh*Ihyst) à partir d'un courant de référence (Iref) généré par un générateur de courant de référence couplé en amont du montage miroir de courant respectif (MIR), le générateur de courant de référence étant configuré pour générer le courant de référence (fret) à une intensité choisie pour ajuster l'intensité du courant d'hystérésis (Cdh*Ihyst). Circuit intégré selon l'une des revendications 11 à 19 prise en combinaison avec la revendication 18, dans lequel ledit montage miroir de courant respectif (MIR) est configuré pour transmettre ledit courant de compensation (C&Itrim) à partir d'un courant de référence (h-et) généré par un générateur de courant de référence couplé en amont du montage miroir de courant respectif (MIR), le générateur de courant de référence étant configuré pour générer le courant de référence (fret) à une intensité choisie pour ajuster l'intensité du courant de compensation (Cd*Itrim). Circuit intégré selon l'une des revendications 11 à 20, comprenant un amplificateur (AMP) incorporant ladite au moins une paire différentielle (NP, NM). Circuit intégré selon l'une des revendications 11 à 20 prise en combinaison avec la revendication 12, comprenant un comparateur (CMP) incorporant ladite au moins une paire différentielle (NP, NM).