Brevet FR3095891A1 — publié le 20201113

Description Titre de l'invention : Circuit électronique Domaine technique [0001] La présente description concerne de façon générale les circuits électroniques, et de façon plus particulière les circuits électroniques fabriqués à partir d'une structure de type SOI (de l'anglais Silicon On Insulator). Technique antérieure [0002] De nombreux circuits électroniques sont fabriqués avec des composants formés à partir d'une structure de type SOI (de l'anglais Silicon On Insulator). Une telle structure est composée d'un substrat semiconducteur sur lequel sont déposées une couche isolante puis une couche semiconductrice. La couche isolante est généralement une couche d'oxyde, appelée couche d'oxyde enterrée (de l'anglais Buried Oxide (BOX)). Le substrat semiconducteur et la couche semiconductrice sont par exemple en silicium, ou en un alliage de silicium et d'un ou plusieurs autres composés. [0003] Les composants électroniques du circuit peuvent être formés de différentes façons dans la structure SOI. Des caissons dopés peuvent être formés dans les différentes couches semiconductrices de la structure. Des empilements de couches de matériaux et de dopages différents peuvent être réalisés par exemple par des dépôts successifs et/ou par des étapes de masquage. [0004] Il existe un besoin dans la technique pour des circuits électroniques palliant tout ou partie des inconvénients des circuits électroniques connus, et plus particulièrement palliant tout ou partie des inconvénients des circuits dont certains des composants électroniques sont formés dans et sur une structure de type SOI. Résumé de l'invention 100051 11 existe un besoin dans la technique pour des circuits électroniques plus performants et, par exemple, plus compacts. 100061 Un mode de réalisation pallie tout ou partie des inconvénients des circuits élec- troniques connus. 100071 Un mode de réalisation prévoit un circuit électronique comprenant un premier composant électronique formé au-dessus d'une couche isolante enterrée, et un deuxième composant électronique formé en dessous de ladite couche, dans lequel ladite couche isolante est traversée de part en part par au moins un caisson semiconducteur reliant les premier et deuxième composants. 100081 Selon un mode de réalisation, le circuit est formé dans et sur une structure de type silicium sur isolant, SOI, dans laquelle la couche isolante enterrée est la couche d'oxyde enterrée de la structure de type silicium sur isolant. 2 100091 Selon un mode de réalisation, le circuit est un circuit de protection contre les décharges électrostatiques. [0010] Selon un mode de réalisation, le premier composant est un dispositif de dé- clenchement. [0011] Selon un mode de réalisation, le dispositif de déclenchement comprend un transistor de type BiMOS. [0012] Selon un mode de réalisation, le transistor de type BiMOS est un transistor MOS de type N ou NMOS comprenant : unc région de source dopée de type N ; une région de drain dopée de type N ; une région de grilic; et une région de canal dopée de type P, et comprenant en outre une région de contact de canal en contact avec ladite région de canal, ladite région de contact de canal étant reliée à la grille du transistor NMOS. [0013] Selon un mode de réalisation, le dispositif de déclenchement comprend en outre une résistance. [0014] Selon un mode de réalisation, ladite résistance est reliée à la région de grille du transistor BiMOS. [0015] Selon un mode de réalisation, le deuxième composant est un dispositif de protection contre les décharges électrostatiques. [0016] Selon un mode de réalisation, le dispositif de protection contre les décharges électro- statiques est un thyristor. [0017] Selon un mode de réalisation, le thyristor est un thyristor à gâchette de cathode. [0018] Selon un mode de réalisation, le caisson semiconducteur relie la gâchette du thyristor à la région de contact de canal du transistor de type BiMOS. [0019] Selon un mode de réalisation, le thyristor est un thyristor à gâchette d'anode. [0020] Selon un mode de réalisation, le caisson semiconducteur relie la gâchette du thyristor à la région de drain du transistor de type BiMOS. Brève description des dessins [0021] Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : [0022] [fig.1] la figure 1 représente, de façon schématique, une vue en coupe d'un mode de réalisation d'un circuit électronique ; [0023] [fig.2] la figure 2 représente des vues en coupe (a) à (d) illustrant des étapes d'un procédé de fabrication du circuit électronique de la figure 1. [0024] [fig.3] la figure 3 représente un schéma électrique d'un exemple de réalisation d'un circuit électronique selon la figure 1; [0025] [fig.4] la figure 4 représente, de façon schématique, une vue de dessus d'un transistor de type BiMOS; 3 100261 Ifie.51 la figure 5 représente une vue de dessus et une vue en coupe d'un exemple de réalisation du circuit de la fleure 3 ; [0027] [fig.6] la figure 6 est un graphique illustrant les performances du circuit de la figure 5; [0028] [fig.7] la figure 7 représente une vue de dessus et une vue en coupe d'un autre exemple de réalisation du circuit de la figure 3 ; [0029] [fig.8] la figure 8 représente un schéma électrique d'un autre exemple de réalisation d'un circuit électronique selon la figure I ; et [0030] [fig.9] la figure 9 représente une vue de dessus et une vue en coupe d'un exemple de réalisation du circuit de la figure 8. Description des modes de réalisation [0031] De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques. [0032] Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. [0033] Sauf précision contraire, lorsque l'on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans éléments intermédiaires autres que des conducteurs, et lorsque l'on fait référence à deux éléments reliés ou couplés entre eux, cela signifie que ces deux éléments peuvent âtre connectés ou être reliés ou couplés par l'intermédiaire d'un ou plusieurs autres éléments. [0034] Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position absolue, tels que les termes "avant", "arrière", "haut", "bas", "gauche", "droite", etc., ou relative, tels que les termes "dessus", "dessous", "supérieur", "inférieur", etc., ou à des qualificatifs d'orientation, tels que les termes "horizontal", "vertical", etc., il est fait référence sauf précision contraire à l'orientation des figures. [0035] Sauf précision contraire, les expressions "environ", "approximativement", "sen- siblement", et "de l'ordre de" signifient à 10% près, de préférence à 5 % près. [0036] On appelle dans la suite de cette description, comme cela est usuel, le symbole représentant la fonction puissance : - couche semiconductrice faiblement dopée, une couche dont la concentration en atomes dopants est comprise entre 10'44 et 5x10^17 atomes/cm^3 ; - couche semiconductrice fortement dopée, une couche dont la concentration en atomes dopants est comprise entre 10'47 et 101\18 atomes/cm^3 ; et - couche semiconductrice très fortement dopée, une couche dont la concentration en atomes dopants est comprise entre 10'48 et 101\21 atomes/cm^3. [0037] La figure 1 est une vue en coupe de tout ou partie d'un circuit électronique 10 formé dans et sur une structure de type SOI 20. [0038] La structure 20 comprend un substrat semiconducteur 21, une couche isolante 23, aussi appelée couche isolante enterrée (BOX), et une couche semiconductrice 25. La couche isolante 23 est disposée entre le substrat 21 et la couche semiconductrice 25. Le substrat 21 est, par exemple, en silicium, ou en un autre matériau semiconducteur. La couche isolante 23 est, par exemple, en oxyde de silicium. La couche semiconductrice 25 est, par exemple, en silicium ou en un autre matériau semiconducteur. [0039] Selon un mode de réalisation, la couche isolante 23 ne recouvre pas toute la largeur du substrat 21, et est délimitée latéralement par des murs isolants 27 s'étendant d'une face inférieure de la couche isolante 23 jusqu'une face supérieure de la couche semiconductrice 25. Un mur isolant 27 est disposé au niveau de chaque extrémité de la couche semiconductrice 25. [0040] La couche isolante 23 et les murs isolants 27 délimitent dans la couche semicon- ductrice 25 une zone 11, indiquée avec des pointillés en figure 1, dans et sur laquelle tout ou partie d'un premier composant électronique peut être formé. [0041] Le substrat 21 et le reste de la couche semiconductrice 25 définissent une zone en forme de U 13, indiquée avec des pointillés en figure 1, et dans et sur laquelle tout ou partie d'un deuxième composant électronique peut être formé. [0042] Des exemples de circuit 10 et des exemples de composants électroniques pouvant être formés dans les zones 11 et 13 seront décrits en relation avec les figures 3, 5, et 7 à 9. [0043] Selon un mode de réalisation, la couche isolante 23 n'est pas continue sur toute sa longueur, c'est-à-dire qu'elle est interrompue en un ou plusieurs endroits (un seul dans l'exemple de la figure 1) par une cavité emplie, par exemple, de matériau semiconducteur. La cavité forme un caisson de liaison 29. Selon un mode de réalisation, le caisson de liaison 29 peut permettre de relier des zones dopées des deux composants formés dans et sur les zones 11 et 13. Pour cela, le caisson 29 peut être, par exemple, dopé de type N ou de type P. [0044] Un avantage de ce mode de réalisation est de permettre de remplacer une liaison filaire, entre deux composants électroniques formés dans les zones 11 et 13, par le caisson de liaison 29. Ce remplacement peut permettre d'autres arrangements des composants du circuit 10, et peut permettre d'obtenir un circuit 10 plus compact et plus performant. [0045] La figure 2 comprend des vues en coupe (a), (b), (c), et (d) illustrant chacune une étape d'un procédé de formation d'un caisson de liaison, du type du caisson de liaison 29 décrit en relation avec la figure 1, dans une structure de type SOI 30. [0046] Comme décrit précédemment, la structure de type SOI 30 est composée d'un substrat semiconducteur 31 sur lequel reposent successivement une couche isolante 33 et une couche semiconductrice 35. Le substrat 31 est, par exemple, en silicium. La couche isolante 33 est, par exemple, en oxyde de silicium. La couche semiconductrice 35 est, par exemple, en silicium. [0047] A l'étape de la vue (a), un masque 37 en un matériau rigide est déposé sur et en contact avec la face supérieure de la couche semiconductrice 35. Le masque 37 comprend une ouverture 39 de largeur d. La largeur d définit la largeur du caisson de liaison à former. [0048] A l'étape de la vue (b), une portion 35A de la couche semiconductrice 35 définie par l'ouverture 39 est oxydée, sur toute son épaisseur. La portion 35A a donc une largeur égale à la largeur d. La portion 35A repose sur une portion 33A de la couche isolante 33 ayant également une largeur égale à la largeur d. [0049] A l'étape de la vue (c), la portion 35A de la couche semiconductrice 35 et la portion 33A de la couche isolante 33 sont gravées, par exemple par un procédé de gravure humide pour laisser place à une cavité 45. Autrement dit, la cavité 45 s'étend donc dune face supérieure du substrat 31 jusqu'au niveau d'une face supérieure de la couche semiconductrice 35. La cavité 45 a une largeur égale à la largeur d de l'ouverture 39 du masque 37. [0050] A l'étape de la vue (d), la cavité 45 est entièrement remplie de matériau semi- conducteur par un procédé de croissance par épitaxic. Un caisson de liaison 47, similaire au caisson de liaison 29 décrit en relation avec la figure 1, est formé dans la couche isolante 33, et la couche semiconductrice 35 ne présente plus de cavité. Autrement dit, la couche semiconductrice 35 est ainsi à nouveau continue, et la couche isolante 33 est alors discontinue. A titre d'exemple, le caisson 47 est en un matériau semiconducteur qui peut être dopé de type N OU de type P. [0051] La figure 3 est un schéma électrique d'un exemple de circuit électronique 100 pouvant être formé dans une structure du type de la structure décrite en relation avec la figure I. [0052] Le circuit électronique 100 est un circuit de protection contre les décharges électro- statiques (ESD Protection, de l'anglais ElectroStatic Discharge). Le circuit 100 est adapté pour être relié entre deux bornes d'un circuit à protéger, par exemple entre une borne d'entrée et une borne de sortie. Pour cela, le circuit 100 comprend des bornes d'entrée/sortie IN et OUT adaptées à être reliées, de préférence connectées, à des bornes d'entrée/sortie d'un circuit à protéger. A titre d'exemple, la borne IN est reliée à une borne d'entrée d'un circuit à protéger, et la borne OUT est reliée à une borne de sortie ou à une borne fournissant un potentiel de référence, par exemple la masse, dudit circuit à protéger. [0053] Le circuit 100 comprend un thyristor 110 à gâchette de cathode, un transistor de type 6 BiMOS 120 et une résistance 130. [0054] Le thyristor à gâchette de cathode 110 est représenté en figure 3 par sa modélisation physique représentant sa structure de dopage, et plus particulièrement ses jonctions P-N. Un thyristor comprend un empilement de couches de type P-N-P-N. L'anode du thyristor 110 est formée par la couche dopée de type P à l'une de ses extrémités, et est symbolisée par un noeud A. La cathode du thyristor 110 est formée par la couche dopée de type N de l'autre extrémité, et est symbolisée par un noeud K. La gâchette du thyristor 110 est formée par la couche dopée de type P du côté de la couche de cathode. La gâchette est symbolisée par un noeud GK. [0055] L'anode A du thyristor 110 est reliée, de préférence connectée, à la borne IN. La cathode du thyristor K est reliée, de préférence connectée, à la borne OUT. [0056] Le transistor de type BiMOS 120 est un transistor MOS à canal N (NMOS) comprenant, en outre, une région de contact reliée à la région de formation du canal dans le substrat dopé faiblement de type P, ou région de canal, du transistor NMOS. Cette région de contact est appelée par la suite région de contact de canal (Body Contact), symbolisée par un noeud BC. Plus particulièrement, la région de contact de canal est une région très fortement dopée de type P (P+). [0057] Le transistor 120 comprend, classiquement, une région de drain très fortement dopée de type N (N+), symbolisée par un noeud D, une région de grille, symbolisée par un noeud G, et une région de source très fortement dopée de type N (N+), symbolisée par un noeud S. Un exemple de structure formant un transistor de type BiMOS est décrit en relation avec la figure 4. [0058] Le drain D du transistor 120 est relié, de préférence connecté, à la borne IN. La source S du transistor est reliée, de préférence connectée, à la borne OUT. Le contact de canal BC est relié, de préférence connecté, à la grille G. De plus, le contact de canal BC est relié, de préférence connecté, à la gâchette OK du thyristor 110. [0059] La grille G du transistor 120 est reliée à la borne OUT par l'intermédiaire de la ré- sistance 130. Autrement dit, la grille G du transistor 120 est reliée, de préférence connectée, à une borne de la résistance 130. L'autre borne de la résistance 130 est, quant à elle, reliée, de préférence connectée, à la borne OUT. [0060] Le fonctionnement global du circuit 100 est le suivant. [0061] Le thyristor 110 est le composant de protection permettant de dissiper une potentielle décharge électrostatique positive survenant entre les bornes lN et OUT. En effet, un thyristor est un composant ayant généralement une grande conduction volumique ce qui lui permet de dissiper des courants de forte intensité. [0062] 11 peut arriver que les thyristors aient une tension de déclenchement (nigger Voltage) trop élevée pour protéger un circuit contre une décharge électrostatique. Il est donc nécessaire, dans ce cas, de les coupler à un circuit de déclenchement (Trigger 7 Circuit) ayant une tension de déclenchement plus basse pour former un circuit de protection contre les décharges électrostatiques se déclenchant à la tension adéquate. [0063] Le transistor 120 et la résistance 130 forment un circuit de déclenchement adapté à se déclencher à une tension plus basse que la tension de déclenchement du thyristor 110. La résistance 130 permet d'ajuster plus précisément la tension de déclenchement du transistor 120. [0064] Le fonctionnement détaillé du circuit 100 sera décrit en relation avec la figure 4. [0065] La figure 4 est une vue de dessus schématique d'un exemple de structure d'un transistor 200 de type BiMOS. Comme dit précédemment en relation avec la figure 3, un transistor de type BiMOS est un transistor MOS à canal N (NMOS) comprenant, en outre, une région très fortement dopée de type P (P+) en contact avec la région de formation de canal dans le substrat faiblement de type P (P-), ou région de canal, du transistor NMOS et formant un contact de canal. [0066] Le transistor 200 de la figure 4 comprend : - une région de source 2005 très fortement dopée de type N (N+) ; - une région de drain 200D très fortement dopée de type N (Ni-) ; - une région de canal dopée faiblement de type P (P-) (non visible en figure 4), et disposée, en vue de dessus, entre les régions de source 2005 et de drain 200D; - une région de grille 200G disposée sur la région de canal ; et - deux régions de contact de canal 200BC très fortement dopées de type P (P+). [0067] Dans cette structure, les régions de canal et de grille 200G ont une longueur LG su- périeure à la longueur LDS des régions de source 200S et de drain 200D. Plus particulièrement, les régions de source 2005 et de drain 200D s'étendent à partir d'une extrémité 2000A des régions de canal et de grille 200G. [0068] Les régions de contact de canal 200BC sont disposées de part et d'autre des régions de canal et grille 200G, et s'étendent le long de ces régions à partir d'une extrémité 200GB opposée à l'extrémité 200GA. Les régions de source 2005 et de drain 200D sont séparées des régions de contact de canal 200BC par des régions isolantes 200150. [0069] Une particularité d'un transistor de type BiMOS, lorsqu'il est utilisé en tant que composant de protection contre les décharges électrostatiques, est que la ou les régions de contact de canal sont connectées par un ou plusieurs fils ou vias à la région de grille. Ainsi, les régions de contact de canal 200BC sont connectées à la région de grille 200G par un ou plusieurs fils ou vias 200F. [0070] Un transistor de type BiMOS peut être utilisé comme protection contre des sur- tensions. Pour cela, une façon de connecter le transistor de type BiMOS 200 est la suivante : - relier sa région de source 2005 à un noeud recevant une tension de référence ; 8 - relier sa région de drain 200D à un noeud d'entrée ; et - relier sa région de grille au noeud recevant la tension de référence par l'intermédiaire d'une résistance 200R. [0071] Le fonctionnement du transistor 200, dans ce cas, est le suivant. Une capacité parasite est formée par les régions de drain 200D et de grille 200G (notée capacité drain-grille). La capacité drain-grille et la résistance 200R forment un circuit RC. Lorsqu'une surtension survient sur le noeud d'entrée, elle polarise la région de drain 200D, qui par effet capacitif polarise la région de grille 200G. La région de grille 200G étant reliée aux régions de contact dc canal 200BC par le ou les fils ou vias 200F, les régions de contact de canal 200BC sont, en outre, polarisées. Le transistor 200 se déclenche alors, et devient passant. [0072] Le fonctionnement détaillé du circuit 100 de la figure 3 est le suivant. [0073] Lorsqu'une décharge électrostatique positive survient sur la borne IN du circuit 100, elle déclenche, dans un premier temps, le transistor de type BiMOS 120 qui devient passant, selon le fonctionnement décrit plus haut. Ainsi, la région de contact de canal BC du transistor 120 est polarisée positivement. Cette région étant reliée à la région de gâchette du thyristor 110, la région de gâchette est aussi polarisée positivement. Le thyristor 110 devient alors passant et dissipe la décharge électrostatique. Plus particulièrement, le thyristor 110 se déclenche lorsque la tension entre les bornes IN et OUT dépasse la tension de déclenchement du transistor 120. [0074] La figure 5 comprend une vue de dessus (A) et une vue en coupe (B) d'un mode de réalisation d'une première structure 300 possible du circuit 100 décrit en relation avec la figure 3. La vue (B) est une vue en coupe selon un axe A-A de la vue (A). [0075] La structure 300 est formée à partir d'une structure du type de la structure 10 décrite en relation avec la figure 1 mais ne comprenant qu'un seul mur isolant (vue (B)), dans laquelle : - le substrat est un substrat semiconducteur 301 ; - la couche isolante enterrée est une couche isolante 303, par exemple en oxyde de silicium ; - la couche semiconductrice est une couche 305 ; et - le mur isolant est un mur isolant 309 s'étendant de la face supérieure de la structure jusqu'à une profondeur dépassant la face inférieure de la couche isolante 303. [0076] Le substrat 301 est divisé en une partie 301P dopée de type P (P) et en une partie 301N dopée de type N (N). La tranchée isolante 309 (visible en vue (A) et en vue (B)) sépare les parties 301N et 301P. La partie 301P est disposée sous la couche isolante 303. En figure 5 (vue (B)), la partie 301N est donc disposée du côté droit de la tranchée 309 et la partie 301P est donc disposée du côté gauche de la tranchée 309. La tranchée 309 a, en vue de dessus, une forme de bande (vue (A)) s'étendant sur toute la 9 largeur de la structure 300. La tranchée 309 ne s'étend pas jusqu'à la face inférieure du substrat 301, ainsi une jonction N-P IT2 entre les parties 301N et 301P est donc formée sous la tranchée isolante 309. [0077] La structure 300 comprend, en outre, un caisson 311 (visible en vue (A) et en vue (B)) très fortement dopé de type P (P+) s'étendant à partir de la face supérieure de la partie 301N. Autrement dit, le caisson 311 est disposé du même côté de la tranchée 309 que la partie 301N. Le caisson 311 a, en vue de dessus (vue (A)) une forme de bande s'étendant sur toute la largeur de la structure 300, parallèlement à la tranchée isolante 309. La limite entre la partie 301N et le caisson 311 forme une jonction P-N IT1. Le caisson 311 forme l'anode du thyristor 110 décrit en relation avec la figure 3. Le caisson 311 peut être directement relié à la borne IN. [0078] La structure 300 comprend, en outre, un caisson 313 dopée fortement de type N (N+) (visible en vue (A) et en vue (B)). Le caisson 313 est formé à partir d'une portion de la couche semiconductrice 305 disposée du côté de la tranchée isolante, et à partir d'un caisson de liaison 315 du type du caisson de liaison 29 décrit en relation avec la figure 1. Le caisson 313 a, en vue de dessus (vue (A)), une forme de bande s'étendant sur toute la largeur de la structure 300, parallèlement à la tranchée isolante 309 et au caisson 311. La face inférieure du caisson 313 est en contact avec la partie 301P du substrat 301 et forme une jonction P-N JT3. Le caisson 313 forme la cathode du thyristor 110. Le caisson 313 forme, en outre, la source du transistor 120 décrit en relation avec la figure 3. En d'autres termes, le caisson 313 peut être directement connecté à la borne OUT. [0079] La structure 300 comprend, en outre, une région de canal 317 dopée faiblement de type P (P-) formée dans une portion de la couche semiconductrice 305 en contact avec la couche isolante enterrée 303. La région de canal 317 est surplombée par un empilement de grille 319 comprenant une couche d'oxyde de grille 321 recouverte d'une couche de conducteur de grille 323. L'empilement est protégé latéralement par des espaceurs 325 isolants. La région de canal 317 forme la région de canal du transistor 120. L'empilement de grille 319 forme la région de grille du transistor 120. [0080] La région de canal 317 (vue (B)) et l'empilement de grille 319 ont, en vue de dessus (vue (A)), une forme comprenant : - une première partie en forme de bande s'étendant sur toute la largeur de la structure 300 ; et - une deuxième partie en forme de C comprenant une branche principale et deux branches secondaires parallèles s'étendant de la branche principale jusqu'au côté opposé au caisson 313. [0081] La branche principale de la partie en forme de C est jointe à la première partie en forme de bande. La forme particulière de la région de canal 317 et de l'empilement de grille 319 permet de définir trois zones D, E, et F. La zone E est disposée entre les deux branches secondaires parallèles (vue (A)). Les zones D et F sont disposées de part et d'autre des branches secondaires (vue (A)). [0082] La zone E définit une portion de la couche semiconductrice 305 très fortement dopée de type P (P+). Cette portion surplombe un deuxième caisson de liaison très fortement dopé de type P (P+). L'ensemble de ladite portion de la couche semiconductrice 305 et dudit deuxième caisson de liaison forme un caisson 327 très fortement dopé de type P (P+). Le caisson 327 forme la région de gâchette du thyristor 110. Le caisson 327 forme, en outre, la région de contact de canal du transistor 120. De plus, la présence du deuxième caisson de liaison peut aussi former un contact de substrat du transistor 120. [0083] Les zones D et F définissent des portions 329 (vue (A)) de la couche semiconductrice 305 dopée fortement de type N (N+). Ces portions 329 forment des régions de drain du transistor 120. Les portions 329 peuvent être directement connectées à la borne IN. [0084] La figure 6 est un graphique comprenant des courbes illustrant des caractéristiques courant/tension de circuits de protection contre les décharges électrostatiques. [0085] Chaque courbe a été obtenue en appliquant une augmentation linéaire de courant, ou rampe de courant, auxdits circuits, en particulier une rampe de courant démarrant d'environ 0 A et allant jusqu'à environ 0.1 A pendant une durée d'environ 100 ns. [0086] Le graphique comprend un axe des abscisses en volt (V) et un axe des ordonnées lo- garithmique en ampère (A). [0087] Plus particulièrement, le graphique comprend : - une courbe Cl illustrant le comportement d'un circuit ne comprenant qu'un thyristor de dimensions équivalentes au thyristor 110 du circuit 100 décrit en relation avec la figure 5 ; - une courbe C2 illustrant le comportement d'un circuit ne comprenant qu'un transistor de type BiMOS de dimensions équivalentes au transistor 120 du circuit décrit en relation avec la figure 5 ; - une courbe C3 illustrant les performances d'un circuit 100 n'utilisant pas de caisson de liaison pour connecter le thyristor 110 et le transistor 120 mais des connexions filaires ; et - une courbe C4 illustrant les performances du circuit 100 selon la structure décrite en relation avec la figure 5. [0088] Chacune de ces courbes pet-met de déterminer la tension de déclenchement et la tension de maintien. La tension de déclenchement est la tension à partir de laquelle le circuit se déclenche et devient passant. La tension de maintien est la tension aux bornes du circuit après déclenchement. [0089] Les circuits des courbes Cl à C4 ont une tension d'alimentation d'environ 1 V. D'après les courbes Cl à C4, les différents circuits ont les tensions de déclenchement et 11 de maintien suivantes : [0090] [Tablcauxl] Courbes Tension de déclenchement Tension de maintien Courbe Cl VT1 = 4,1 V VH1 = 1,3V Courbe C2 VT2 = 3,2 V VH2 = 2,0 V Courbe C3 VT3 = 2,9 V VH3 = 1,6V Courbe C4 VT4 = 2,7 V VH4 = 1,5V [0091] La tension de déclenchement du circuit 100 selon la structure décrite en relation avec la figure 5 (VT4) est la tension de déclenchement la plus basse parmi celles des autres circuits. Plus la tension de déclenchement est proche de la tension d'alimentation, tout en restant supérieure à cette tension d'alimentation (par exemple en restant supérieure à environ 10 % de la tension d'alimentation), mieux le circuit à protéger est protégé contre les surtensions. En effet, plus la tension de déclenchement est proche de la tension d'alimentation, plus la tension de déclenchement s'éloigne d'une tension limite où le circuit risque des détériorations. [0092] La tension de maintien du circuit 100 selon la structure décrite en relation la figure 5 est un bon compromis parmi celles des autres circuits, pour une tension d'alimentation du circuit à protéger de l'ordre d'environ 1 V. La tension de maintien du circuit 100 permet de conserver une marge d'environ 0,5 V par rapport à la tension d'alimentation. [0093] Un avantage de l'utilisation d'un ou plusieurs caissons de liaison dans la structure du circuit 100 décrite en relation avec la figure 1 est donc qu'ils permettent d'abaisser la tension de déclenchement et d'ajuster la tension de maintien du circuit 100. [0094] La figure 7 comprend une vue (A) et une vue (B) d'un mode de réalisation d'une deuxième structure 400 possible du circuit 100 décrit en relation avec la figure 3. La vue (B) est une vue en coupe selon l'axe B-B de la vue (A). [0095] La structure 400 est formée à partir d'une structure du type de la structure 10 décrite en relation avec la figure 1 (vue (B)), dans laquelle : - le substrat est un substrat semiconducteur 401 ; - la couche isolante enterrée est une couche isolante 403, par exemple, en oxyde de silicium ; - la couche semiconductrice est une couche 405 ; et - les murs isolants sont des murs isolants 407, ou tranchées isolantes, s'étendant à partir de la face supérieure de la structure jusqu'à une profondeur dépassant la face inférieure de la couche isolante 403. [0096] Le substrat 401 (vue (B)) est divisé en une partie 401N dopée de type N (N) et une partie 401P dopée de type P (P). Chaque partie 401N et 401P est traversée par une 12 tranchée isolante 407. En figure 7 (vue (B)), la partie 401N est disposée du côté droit de la figure, et la partie 401P est disposée du côté gauche. [0097] Les murs isolants 407 ont, en vue de dessus (vue (A)), une forme de bandes pa- rallèles entre elles s'étendant sur toute la largeur de la structure 400. [0098] La structure 400 comprend, en outre, un caisson 409 très fortement dopé de type N (Ni-) (vue (A) et vue (B)) s'étendant à partir de la face supérieure de la partie 401P du substrat 401 sur le côté extérieur d'une des tranchées isolantes 407 (à gauche en figure 7, vue (B)). Le caisson 409 est, par exemple, formé à partir d'une portion de la couche semiconductrice et d'un caisson de liaison formé dans la couche isolante enterrée 403 avant formation des murs isolants 407. Le caisson 409 a, en vue de dessus (vue (A), une forme de bande s'étendant sur toute la largeur de la structure 400 parallèlement aux murs isolants 407. Le caisson 409 forme la cathode du thyristor 110 du circuit 100. [0099] La structure 400 comprend, en outre, un caisson 411 très fortement dopé de type P (P+) (vue (A) et vue (B)) s'étendant à partir de la face supérieure de la partie 401N du substrat 401 sur le côté extérieur d'une des tranchées isolantes 407 (à droite en figure 7, vue (B)). Le caisson 411 est disposé du côté opposé du caisson 409. Le caisson 411 est, par exemple, formé à partir d'une portion de la couche semiconductrice et d'un caisson de liaison formé dans la couche isolante enterrée 403 avant formation des murs isolants 407. Le caisson 411 a, en vue de dessus, une forme de bande s'étendant sur toute la largeur de la structure 400. Le caisson 411 forme l'anode du thyristor 110 du circuit 100. [0100] Les parties 401N et 401P forment les deux autres régions dopées de type N et de type P du thyristor 110. La couche isolante enterrée 403 comprend un caisson de liaison 413 très fortement dopé de type P (P+). Le caisson 413 permet de relier la région 401P à une portion 415 de la couche semiconductrice 405 très fortement dopée de type P (P+). La portion 415 a, en vue de dessus, une forme de bande s'étendant sur toute la largeur de la structure 400 parallèlement aux caissons 409, 411 et aux murs isolants 407. La partie 401P, le caisson 413 et la portion 415 de la couche 405 forment la région de gâchette du thyristor 110. Le caisson 413 et la portion 415 de la couche 405 forment, en outre, la région de contact de canal du transistor 120. Le caisson 413 peut également former un contact de substrat du transistor 120. [0101] La couche semiconductrice 405 comprend une portion 417 (vue (B)) dopée faiblement de type P (P-) en contact avec la portion 415 très fortement dopée de type P (P+). Cette portion 417 est surplombée par un empilement de grille 419 comprenant une couche d'oxyde de grille 421 recouverte d'une couche de conducteur de grille 423. L'empilement 419 est protégé latéralement par des espaceurs 425 isolants. La portion 417 forme la région de canal du transistor 120. L'empilement de grille 419 forme la région de grille du transistor 120. 13 [0102] La portion 417 (vue (B)) et l'empilement de grille 419 ont, en vue de dessus (vue (A)), une forme comprenant : - une première partie en forme de bande s'étendant sur toute la largeur de la structure 400 parallèlement aux caissons 409, 411 et aux murs isolants 407 ; et - une seconde partie en forme de bande disposée perpendiculairement à la première partie et s'étendant de la première partie jusqu'à la tranchée isolante 407 s'étendant du côté de la partie 401N du substrat. [0103] La forme particulière de la portion 417 et de l'empilement de grille 419 permet de définir deux zones dans Jet J dans la couche semiconductrice 405. [0104] La zone I comprend un caisson 427 très fortement dopé de type N (N+) (vue (A) et vue (B)). Le caisson 427 forme la région de drain du transistor 120. [0105] La zone J comprend un caisson 429 très fortement dopé de type N (N+) (vue (A)). Le caisson 429 forme la région de source du transistor 120. [0106] La figure 8 est un schéma électrique d'un exemple de circuit 500 pouvant être formé dans une structure du type de la structure décrite en relation avec la figure 1. [0107] Le circuit 500 est une variante du circuit 100 dans lequel le thyristor utilisé est un thyristor à gâchette d'anode. [0108] Le circuit 500 comprend donc : - une borne d'entrée IN; - une borne de sortie OUT; - un thyristor à gâchette d'anode 510 ; - un transistor de type BiMOS 520 identique au transistor 120 décrit en relation avec la figure 3 ; et - une résistance 530 identique à la résistance 130 décrite en relation avec la figure 3. [0109] Comme en figure 3, le thyristor 510 est représenté par sa modélisation physique re- présentant sa structure de dopage. L'anode du thyristor 510 est formée par la couche à l'une de ses extrémités dopée de type P, et est symbolisée par un noeud A. La cathode du thyristor 510 est formée par la couche de l'autre extrémité dopée de type N, et est symbolisée par un noeud K. La gâchette du thyristor 510 est formée par la couche dopée de type N du côté de la couche d'anode. La gâchette est symbolisée par un noeud GA. [0110] L'anode A du thyristor 510 est reliée, de préférence connectée, à la borne IN. La cathode K du thyristor 510 est reliée, de préférence connectée, à la borne OUT. [0111] Comme en figure 3, le transistor de type BiMOS 520 comprend une région de drain dopée de type N, symbolisée par un noeud D, une région de grille, symbolisée par un noeud G, une région de source dopée de type N, symbolisée par un noeud S, et une région de contact de canal dopée de type P, symbolisée par un noeud BC. [0112] Le drain D du transistor 520 est relié, de préférence connecté, à la gâchette GA du 14 thyristor 510. La source S du transistor 520 est reliée, de préférence connectée, à la borne OUT. La grille G du transistor 520 est reliée, de préférence connectée, au contact de canal BC du transistor 520. [0113] La grille G du transistor 520 est reliée à la home OUT par l'intermédiaire de la ré- sistance 530. Autrement dit, la grille G du transistor 520 est reliée, de préférence connectée, à une borne de la résistance 530. L'autre home de la résistance 530 est, quant à elle, reliée, de préférence connectée, à la borne OUT. [0114] Le fonctionnement du circuit 500 est le suivant. [0115] Lorsqu'une décharge électrostatique positive survient sur la borne IN du circuit 500, elle passe la première jonction P-N du thyristor 510 et arrive au drain du transistor 520. Selon le fonctionnement décrit en relation avec la figure 4, le transistor 520 devient passant et le potentiel au niveau de la gâchette du thyristor 510 diminue jusqu'à déclencher le thyristor 510. Le thyristor 510 dissipe alors la décharge électrostatique. [0116] La figure 9 comprend une vue de dessus (A) et une vue en coupe (B) d'un mode de réalisation d'une structure 600 possible du circuit 500 décrit en relation avec la figure 8. La vue (B) est une vue en coupe selon l'axe C-C de la vue (A). [0117] La structure 600 est formée à partir d'une structure du type de la structure 10 décrite en relation avec la figure 1 mais ne comprenant qu'un seul mur isolant (vue (B)), dans laquelle : - le substrat est un substrat semiconducteur 601 divisé en une partie 601P dopée de type P (P) et en une partie 60IN dopée de type N (N) ; - la couche isolante enterrée est une couche isolante 603, par exemple, en oxyde de silicium ; et - la couche semiconductrice est une couche 605 ; et - le mur isolant est une tranchée isolante 609 s'étendant de la face supérieure de la structure jusqu'à une profondeur dépassant la face inférieure de la couche isolante 603. [0118] La tranchée isolante 609 (visible en vue (A) et en vue (B)) est formée dans la pallie 60IN du substrat 601. En figure 9, la partie 60IP est donc disposée du côté gauche de la tranchée 609. La tranchée 609 a, en vue de dessus, une forme de bande (vue (A)) s'étendant sur toute la largeur de la structure 600. Une jonction N-P JT2 est folmée par les parties 601N et 601P sous la couche isolante 603. [0119] La structure 600 comprend, en outre, un caisson 611 (visible en vue (A) et en vue (B)) très fortement dopé de type P (P+) s'étendant à partir de la face supérieure de la partie 601N. Autrement dit, le caisson 611 est disposé du même côté de la tranchée 609 que la partie 60IN. Le caisson 611 a, en vue de dessus (vue (A)) une forme de bande s'étendant sur toute la largeur de la structure 600, parallèlement à la tranchée isolante 609. La limite entre la partie 601N et le caisson 611 forme une jonction P-N JTI. Le caisson 611 forme l'anode du thyristor 510. Le caisson 611 peut être di- rectement relié à la borne IN. [0120] La structure 600 comprend, en outre, un caisson 613 très fortement dopé de type N (Ni-) (visible en vue (A) et en vue (B)). Le caisson 613 est formé à partir d'une portion de la couche semiconductrice 605 disposée du côté de la tranchée isolante, et à partir d'un caisson de liaison 615 du type du caisson de liaison 29 décrit en relation avec la figure 1. Le caisson 613 a, en vue de dessus (vue (A)), une forme de bande s'étendant sur toute la largeur de la structure 600, parallèlement à la tranchée isolante 609 et au caisson 611. La face inférieure du caisson 613 est en contact avec la partie 601P du substrat 601 et forme une jonction P-N IT3. Le caisson 613 forme la cathode du thyristor 510. Le caisson 613 forme, en outre, la source du transistor 520. En d'autres termes, le caisson 613 peut être directement connecté à la borne OUT. [0121] La structure 600 comprend, en outre, une région de canal 617 dopée faiblement de type P (P-) formée dans une portion de la couche semiconductrice 605 en contact avec la couche isolante enterrée 603. La région de canal 617 est surplombée par un empilement de grille 619 comprenant une couche d'oxyde de grille 621 recouverte d'une couche de conducteur de grille 623. L'empilement est protégé latéralement par des espaccurs 625 isolants. La région de canal 617 forme la région de canal du transistor 520. L'empilement de grille 619 forme la région de grille du transistor 520. [0122] La région de canal 617 (vue (B)) et l'empilement de grille 619 ont, en vue de dessus (vue (A)), une forme comprenant : - une première partie en forme de bande s'étendant sur toute la largeur de la structure 600 ; et - une deuxième partie en forme de C comprenant une branche principale et deux branches secondaires parallèles s'étendant à partir de la première partie vers la tranchée 609. [0123] De plus, la jonction N-P JT2, formée par les parties GOIN et GOIP du substrat 601 est formée sous la couche isolante 603 et plus particulièrement au niveau de la première partie de la forme de la région de canal 617 et de l'empilement de grille 619. [0124] La branche principale de la partie en forme de C est jointe à la première partie en forme de bande. La forme particulière de la région de canal 617 et de l'empilement de grille 619 permet de définir trois zones K, L, et M. La zone L est disposée entre les deux branches secondaires parallèles (vue (A)). Les zones K et M sont disposées de part et d'autre des branches secondaires (vue (A)). [0125] La zone L définit une portion 627 de la couche semiconductrice 605 très fortement dopée de type P (P+). La portion 627 forme la région de contact de canal du transistor 520. [0126] Les zones K et M définissent des portions 629 de la couche semiconductrice 605 très fortement dopées de type N (N+). Ces portions 629 forment des régions de drain du 16 transistor 520. Les portions 629 surplombent des caissons de liaison (non visibles en vues (A) et (B)) traversant la couche isolante 603 et permettant de relier la région de gâchette 601N du thyristor 510 à la région de drain du transistor 520. [0127] Divers modes de réalisation et variantes ont été décrits. L'homme de l'art comprendra que certaines caractéristiques de ces divers modes de réalisation et variantes pourraient être combinées, et d'autres variantes apparaitront à l'homme de l'art. En particulier, des exemples de circuits pouvant être formés dans et sur une structure du type de celle de la figure 1 ont été décrits, mais d'autres circuits peuvent être imaginés. [0128] Enfin, la mise en oeuvre pratique des modes de réalisation et variantes décrits est à la portée de l'homme du métier à partir des indications fonctionnelles données ci-dessus. 17 REVENDICATIONS[Revendication 1] Circuit électronique (10) comprenant un premier composant élec- tronique formé au-dessus d'une couche isolante enterrée (23), et un deuxième composant électronique formé en dessous de ladite couche, dans lequel ladite couche isolante (23) est traversée de part en part par au moins un caisson semiconducteur (29) reliant les premier et deuxième composants. [Revendication 2] Circuit selon la revendication 1, formé dans et sur une structure de type silicium sur isolant. SOI, dans laquelle la couche isolante enterrée (23) est la couche d'oxyde enterrée de la structure de type silicium sur isolant. [Revendication 3] Circuit selon la revendication 1 ou 2, étant un circuit de protection contre les décharges électrostatiques (100, 500). [Revendication 4] Circuit selon l'une quelconque des revendications 1 à 3, dans lequel le premier composant est un dispositif de déclenchement. [Revendication 5] Circuit selon la revendication 4, dans lequel le dispositif de dé- clenchement comprend un transistor de type BiMOS. [Revendication 6] Circuit selon la revendication 5, dans lequel le transistor de type BiMOS (120, 520) est un transistor MOS de type N ou NMOS comprenant : - une région de source dopée de type N (S) ; - une région de drain dopée de type N (D) ; - une région de grille (G) ; et - une région de canal dopée de type P, et comprenant en outre une région de contact de canal (BC) en contact avec ladite région de canal, ladite région de contact de canal (BC) étant reliée à la grille du transistor NMOS. [Revendication 7] Circuit selon l'une quelconque des revendications 4 à 6, dans lequel le dispositif de déclenchement comprend en outre une résistance (130, 530). [Revendication 8] Circuit selon la revendication 7 dans son rattachement à la revendication 5, dans lequel ladite résistance (130, 530) est. reliée à la région de grille (G) du transistor BiMOS (120, 520). [Revendication 9] Circuit selon l'une quelconque des revendications 1 à 8, dans lequel le deuxième composant est un dispositif de protection contre les décharges électrostatiques. [Revendication 10] Circuit selon la revendication 9, dans lequel le dispositif de protection contre les décharges électrostatiques est un thyristor (110, 510). 18 [Revendication 11] [Revendication 12] [Revendication 13] [Revendication 14] Circuit selon la revendication 10, dans lequel le thyristor est un thyristor à gâchette de cathode (110). Circuit selon la revendication 11 dans son rattachement à la revendication 6, dans lequel le caisson semiconducteur relie la gâchette (OK) du thyristor (110) à la région de contact de canal (BC) du transistor de type BiMOS (120). Circuit selon la revendication 10, dans lequel le thyristor est un thyristor à gâchette d'anode (510). Circuit selon la revendication 13 dans son rattachement à la revendication 6, dans lequel le caisson semiconducteur relie la gâchette (GA) du thyristor (510) à la région de drain (D) du transistor de type BiMOS (520).