Brevet FR3098644A1 — publié le 20210115

Description Titre de l'invention : Procédé de formation d'espaceurs d'un transistor Domaine technique [0001] La présente invention concerne un procédé de réalisation d'espaceurs d'un transistor. Elle trouvera pour application avantageuse la réalisation d'espaceurs sur les flancs d'une grille d'un transistor avec un excellent contrôle dimensionnel et en évitant la formation de résidus ou de défauts sur ou dans la couche active semiconductrice sous-jacente aux éléments précités. Un domaine d'application concerne la réalisation des transistors FinFET ou FDSOI. Technique antérieure [0002] Les espaceurs d'un transistor couvrent généralement les flancs latéraux de la grille du transistor. Ils prennent appui sur la couche active du transistor au pied de la grille. Les espaceurs permettent de protéger la pille lors de la formation des régions sources et drains du transistor. Ils permettent également d'isoler électriquement la grille vis-à-vis des régions source et drain, et sont en partie destinés à limiter le couplage capacitif parasite entre la pille et ces régions sources et drains. [0003] Un bon contrôle de l'épaisseur de ces espaceurs, et de la morphologie de ces espaceurs au niveau du pied de grille est un facteur clé pour l'amélioration des performances des transistors. [0004] Les espaceurs sont généralement fabriqués en deux étapes: une couche de nitrure de silicium est d'abord déposée de façon conforme sur la grille 3 et la couche active 10, cette couche de nitrure de silicium est ensuite gravée de façon anisotrope pour éliminer les parties de celle-ci reposant sur la couche active 10 tout en gardant les parties de celle-ci couvrant les flancs latéraux 5 de la grille 3 et destinées à former des espaceurs 112. [0005] La gravure anisotrope conduit généralement à l'une ou l'autre des situations suivantes illustrées en figures 1A et 1B: la couche active 10 est préservée mais les espaceurs 112 présentent un pied 111 (situation de sous-gravure illustrée à la figure 1A), les espaceurs 112 présentent un profil vertical mais la couche active 1OR est endommagée (situation de sur-gravure illustrée à la figure 1B). [0006] Avec la réduction des dimensions des transistors et l'apparition de nouvelles archi- tectures de transistors, notamment de transistors nécessitant. la formation d'espaceurs au-dessus d'une couche active de faibles épaisseurs, ces situations de sous-gravure et 2 sur-gravure présentent des inconvénients particulièrement préjudiciables. Ces inconvénients sont particulièrement préjudiciables dans les transistors de type FinFET, acronyme du vocable anglais Fin Field-Effect Transistor (signifiant transistor à effet de champ présentant une structure à nageoire), et dans les transistors de type FDSOI, acronyme du vocable anglais Fully Depleted Semiconductor on Insulator (signifiant semi-conducteur sur isolant totalement déserté). [0007] En cas de sous-gravure (figure 1À), le pied d'espaccur 111 ne permet pas de former une jonction abrupte entre le canal du transistor et les régions source et/ou drain. [0008] En cas de sur-gravure (figure 1B), la couche active endommagée 1OR (par création de défauts cristallins, amorphisation, formation d'encoche ou « recess » 113 selon la terminologie anglo-saxonne) engendre des défauts dans le transistor et dégrade les performances de cc dernier. Notamment, l'endommagement de la couche active 10 peut nuire à la qualité de l'épitaxic qui sera effectuée à partir de cette couche active 10 pour former les zones de source et drain surélevés ou RSD (acronyme de « Raised Source/ Drain »). Les performances du transistor en seront directement altérées. Typiquement, si l'épaisseur de la couche active endommagée 10R est inférieure à 4 nm (109 mètres) la croissance par épitaxic des RSD ne s'effectuera pas dans de bonnes conditions. Par ailleurs, l'endommagement de la couche active 10 peut augmenter les courants de fuite ce qui nuira également au fonctionnement du transistor et dégradera les performances de cc dernier. [0009] Plusieurs solutions ont été proposées pour réduire les risques d'apparition de pieds ou d'endommagement de la couche sous-jacente. [0010] Certaines solutions reposent sur l'amélioration des équipements de gravure de la couche de nitrure. Certaines de ces solutions se basent sur l'utilisation de gravures plasma au cours desquelles la température des électrons est réduite pour abaisser l'énergie des ions. Ces solutions présentent néanmoins pour inconvénient de réduire l'anisotropie de la gravure ce qui entraîne une dégradation du contrôle dimensionnel. Par ailleurs ces techniques ne sont pas compatibles avec les chimies polymérisantes puisque l'utilisation de plasmas à faibles énergies entraîne le dépôt de films minces sur les surfaces traitées. Par exemple l'utilisation de chimies, typiquement à base de CF4 / CH4 permettent d'améliorer la sélectivité de la gravure du Si1N4 vis-à-vis du Si mais conduit à la formation de pieds importants. [0011] Un autre type de solutions pour limiter l'apparition du recess et du pied d'espaceur est divulguée dans les documents FR3000601 AI et FR3023971 Al. [0012] Cette solution consiste à remplacer l'étape de gravure anisotrope par une étape d'implantation destinée à modifier les parties de la couche de nitrure de silicium à éliminer, suivie d'une étape de gravure sélective permettant d'éliminer seulement ces parties modifiées de la couche de nitrure de silicium. 3 [0013] Ce procédé de formation d'espaceurs est illustré aux figures 2A à 2C : une couche 11 de nitrure de silicium est d'abord déposée de façon conforme sur la grille 3 et la couche active 10 (figure 2A), cette couche 11 de nitrure de silicium (SiN) est ensuite modifiée localement par implantation anisotrope 200 d'ions légers (H2, He) au niveau des parties 11M de la couche à éliminer (figure 2B), typiquement sur une épaisseur supérieure à 5 nm, ces parties modifiées 11M sont ensuite éliminées par gravure sélective du SiN modifié vis-à-vis du SiN non modifié (figure 2C). [0014] Cette solution améliore la formation des espaceurs 112 en évitant la formation de pieds d'espaceurs tout en limitant l'apparition de recess, comparativement à une gravure anisotrope classique basée sur une chimie fluorocarbonnéc. [0015] Cependant, il s'avère en pratique que cette solution ne permet pas d'éviter totalement l'apparition du recess. [0016] La présente invention vise à pallier certains des inconvénients mentionnés ci-dessus. [0017] Il existe donc un besoin consistant à proposer une solution pour réduire, voire pour éliminer, au moins certains des inconvénients des solutions mentionnées ci-dessus. En particulier, il existe un besoin de formation d'espaceurs 112 présentant une épaisseur très bien contrôlée, sans pieds, et sans impact sur la couche active sous-jacente. Cc besoin est illustré à la figure 3. La dimension critique ou « CD » (pour « Critical Dimension) dépend notamment de l'uniformité et de la reproductibilité des espaceurs. Typiquement, pour la réalisation de transistors, la dimension critique peut-être ou peut dépendre à la largeur du motif de grille 1 incluant les espaceurs 112, cette largeur étant mesurée dans un plan parallèle au plan basal. L'absence de pieds d'espaceurs à la base du motif de grille 1 permet en particulier d'améliorer significativement ce CD. L'absence de recess ou de défauts dans la couche active 10 est un autre enjeu important lors de la formation des espaceurs 112. [0018] La présente invention a notamment pour objet un procédé de formation d'espaceurs supprimant ou limitant l'apparition de recess dans la couche active, et supprimant ou limitant la formation de pieds au bas des flancs d'un motif de grille d'un transistor. [0019] Les autres objets, caractéristiques et avantages de la présente invention apparaîtront à l'examen de la description suivante et des dessins d'accompagnement. Il est entendu que d'autres avantages peuvent être incorporés. [0020] RÉSUMÉ [0021] Pour atteindre les objectifs mentionnés ci-dessus, la présente invention prévoit selon un premier aspect un procédé de formation d'espaceurs sur un motif de grille de transistor comprenant les étapes successives suivantes : Fournir un empilement comprenant au moins une couche active s'étendant selon un plan basal et le motif de grille surmontant la couche active, le motif de grille présentant des flancs latéraux s'étendant selon des plans sensiblement perpendiculaires à la couche active. Déposer sur le motif de grille et la couche active une première couche en un premier matériau diélectrique présentant une épaisseur cl. La première couche comprend des premières portions latérales recouvrant les flancs latéraux du motif de grille. La première couche comprend également des premières portions basales, s'étendant parallèlement audit plan basal et recouvrant la couche active, les premières portions latérales étant sensiblement normales aux premières portions basales, Réaliser une modification anisotrope de ladite première couche selon une direction privilégiée parallèle aux flancs latéraux, de façon à obtenir des premières portions basales modifiées, Effectuer au moins une séquence comprenant les étapes suivantes : Déposer sur ladite première couche une deuxième couche en un deuxième matériau diélectrique présentant une épaisseur e2 et comprenant des deuxièmes portions latérales, recouvrant les premières portions latérales non modifiées, et des deuxièmes portions basales, s'étendant parallèlement au plan basal et recouvrant les premières portions basales modifiées, Réaliser une gravure anisotrope de ladite deuxième couche selon une direction privilégiée parallèle aux flancs latéraux, de façon à éliminer les deuxièmes portions basales en conservant une partie au moins des deuxièmes portions latérales et en conservant une partie au moins de l'épaisseur el des premières portions basales modifiées, Retirer les premières portions basales modifiées qui sont mises à nu à l'issue de ladite gravure anisotrope de ladite deuxième couche en conservant les premières et deuxièmes portions latérales non modifiées pour former des espaceurs. [0022] La présente invention fournit ainsi une solution permettant de former des espaceurs d'épaisseur E = el + e2 sur les flancs latéraux du motif de grille. E se mesure à partir d'un flanc de la grille selon une direction parallèle au plan basal. [0023] Cette épaisseur E est parfaitement contrôlée et constante le long des flancs latéraux. [0024] Les étapes de gravure anisotrope et de retrait sélectif permettent en outre d'éviter la formation de pieds d'espaceurs à la base du motif de grille. [0025] La précision et l'uniformité du CD sont ainsi améliorées. [0026] A l'issue du dépôt de la deuxième couche, une couche diélectrique d'épaisseur E comprenant les première et deuxième couches est formée. [0027] Les portions basales de cette couche diélectrique (formées par les premières et deuxièmes portions basales) sont éliminées en deux étapes successives. Cela permet avantageusement de préserver la couche active. [0028] La gravure anisotrope permet de retirer d'abord les deuxièmes portions basales sur une épaisseur de l'ordre de e2. Cette gravure anisotrope peut éventuellement impacter les premières portions basales sous-jacentes. En revanche, les premières portions basales d'épaisseur cl permettent ainsi de protéger la couche active sous-jacente de cette gravure anisotrope, qui est une des causes de l'apparition du recess et/ou des défauts structuraux dans la couche active. [0029] Les développements menés dans le cadre de la présente invention ont en effet permis d'identifier que : L'endommagement de la couche active est lié à une profondeur de gravure ou d'implantation trop importante. L'incertitude sur cette profondeur est d'autant plus grande que la couche diélectrique à implanter ou à graver est épaisse. [0030] Ainsi les solutions connues basées sur la gravure anisotrope de la couche diélectrique d'épaisseur E conduisent à l'apparition d'un recess. [0031] Les solutions connues basées sur une modification de la couche diélectrique par im- plantation d'ions hydrogène ou hélium sur toute son épaisseur E conduisent également à l'apparition d'un léger recess. Dans le cadre du développement de la présente invention, il a été identifié que cela est majoritairement dû à une énergie d'implantation importante qui augmente l'incertitude sur la profondeur d'implantation. [0032] Au contraire, selon l'invention, seule l'épaisseur el est modifiée par implantation. Cette épaisseur el est strictement inférieure à l'épaisseur E de la couche diélectrique. L'énergie d'implantation peut ainsi être réduite par rapport à l'énergie d'implantation utilisée dans les solutions existantes. [0033] L'incertitude sur la profondeur d'implantation est donc également réduite. [0034] 111 est ainsi possible d'implanter les premières portions basales d'épaisseur el sans impacter la couche active sous-jacente. [0035] L'épaisseur el est de préférence faible, par exemple inférieure ou égale à 4 nm, et l'énergie d'implantation est de préférence limitée, par exemple inférieure à 30 eV, de préférence inférieure à 20 eV. [0036] Par ailleurs, une modification par implantation de la première couche avant le dépôt de la deuxième couche permet d'éviter un cumul des incertitudes de profondeurs de gravure et d'implantation. [0037] L'incertitude sur la profondeur d'implantation de la première couche d'épaisseur el est ainsi minimisée [0038] Le procédé selon l'invention permet avantageusement de former des espaceurs sans 6 pieds, avec un très bon contrôle de CD, et sans endommager la couche active sous- jacente. Un exemple de CD est référencé en figure 4E. Dans cet exemple, le CD correspond à la largeur du motif de grille incluant les espaceurs. [0039] Une solution alternative, qui diffère de la solution revendiquée mais qui aurait pu être envisagée dans le cadre du développement dc la présente invention aurait consisté à : déposer une couche conforme dc SiN dont l'épaisseur est suffisante pour former sur les flancs de la grille des espaceurs, graver d'abord partiellement des portions de la couche de SiN en dehors des flancs de façon à réduire leur épaisseur pour obtenir des portions résiduelles d'épaisseur environ égale à cl, puis à modifier ces portions résiduelles d'épaisseur cl, pour finalement les retirer de façon sélective. [0040] Cette solution alternative n'a pas été retenue dans le cadre de la présente invention car il a été identifié que les portions résiduelles obtenues à l'issue dc la gravure ne présentent pas une épaisseur constante et/ou homogène. Cette inhomogénéité d'épaisseur empêche le retrait complet de cette couche sans pour autant altérer la couche sous-jacente lors de la modification par implantation à travers cette couche d'épaisseur inhomogène. Cela conduit à l'apparition de recess après retrait sélectif des portions résiduelles modifiées. [0041] La présente invention permet d'éviter ces inconvénients. Brève description des dessins [0042] Les buts, objets, ainsi que les caractéristiques et avantages de l'invention ressortiront mieux dc la description détaillée de modes dc réalisation de cette dernière qui sont illustrés par les dessins d'accompagnement suivants dans lesquels : [0043] [fig.1A] La FIGURE I A illustre schématiquement en coupe un motif de grille flanqué d'espaccurs sur une couche active, les espaceurs présentant un pied selon l'art antérieur. [0044] [fig.113] La FIGURE I B illustre schématiquement en coupe un motif dc grille flanqué d'espaccurs sur une couche active, la couche active présentant un recess selon l'art antérieur. [0045] Les FIGURES 2A à 2C illustrent schématiquement des étapes d'un procédé de formation d'espaceurs selon l'art antérieur. [0046] [fig.2A] La FIGURE 2A illustre schématiquement une étape de dépôt d'une couche diélectrique sur un motif de grille selon ce procédé connu de formation d'espaceurs. [0047] [fig.213] La FIGURE 2B illustre schématiquement une étape de modification de la couche diélectrique par implantation anisotrope selon ce procédé connu de formation d'espaceurs. 7 100481 Ifie.2C1 La FIGURE 2C illustre schématiquement une étape de retrait de la couche diélectrique modifiée selon ce procédé connu de formation d'espaceurs. [0049] [fig.3] La FIGURE 3 illustre schématiquement un motif de grille flanqué d'espaceurs idéal répondant aux besoins des transistors actuels. [0050] Les FIGURES 4A à 4E illustrent schématiquement des étapes d'un procédé de formation d'espaceurs selon un mode de réalisation de la présente invention. [0051] [fig.4A] La FIGURE 4A illustre schématiquement une étape de dépôt d'une première couche diélectrique sur un motif de grille selon un mode de réalisation de la présente invention. [0052] [fig.413] La FIGURE 4B illustre schématiquement une étape de modification des portions basales de la première couche diélectrique par implantation anisotrope selon un mode de réalisation de la présente invention. [0053] [fig.4C] La FIGURE 4C illustre schématiquement une étape de dépôt d'une deuxième couche diélectrique sur la première couche diélectrique selon un mode de réalisation de la présente invention. [0054] [fig.4D] La FIGURE 4D illustre schématiquement une étape de gravure anisotrope des portions basales de la deuxième couche diélectrique selon un mode de réalisation de la présente invention. [0055] [fig.4E] La FIGURE 4E illustre schématiquement une étape de retrait des portions basales modifiées de la première couche diélectrique selon un mode de réalisation de la présente invention. [0056] [fig.5] La FIGURE 5 illustre schématiquement la succession dans le temps des dif- férentes phases de dépôts, d'implantation et de gravure du procédé de formation d'espaceurs selon un mode de réalisation de la présente invention. [0057] [fig.6] La FIGURE 6 résume certaines étapes du mode de réalisation illustré en figures 4A à 4E. [0058] Les dessins sont donnés à titre d'exemples et ne sont pas limitatifs de l'invention. Ils constituent des représentations schématiques de principe destinées à faciliter la compréhension de l'invention et ne sont pas nécessairement à l'échelle des applications pratiques. En particulier les dimensions des différentes couches et structures (espaceurs, motif de grille) ne sont pas représentatives de la réalité. Par souci de clarté des illustrations, l'épaisseur de la première couche est représentée de manière exagérément importante relativement à l'épaisseur de la deuxième couche. Description des modes de réalisation [0059] Avant d'entamer une revue détaillée de modes de réalisation de l'invention, il est rappelé que, de manière facultative, l'invention comprend au moins l'une quelconque des caractéristiques optionnelles suivantes qui peuvent être utilisées en association ou 8 alternativement. [0060] Selon un exemple, l'épaisseur cl est inférieure à 4 nm. Cette épaisseur fine autorise l'utilisation de conditions d'implantation faibles en énergie et qui permettent de contrôler précisément la profondeur d'implantation. On évite ainsi d'implanter la couche sous-jacente tout en s'assurant que toute l'épaisseur cl est modifiée par implantation. Selon un exemple, l'épaisseur cl est inférieure ou égale à 2 mn (l0-mètres). [0061] Selon un exemple, les espaceurs présentent une épaisseur E = cl + e2 avec E REVENDICATIONSProcédé dc formation d'espaccurs (112) sur un motif de grille (I) de transistor comprenant les étapes successives suivantes : Fournir un empilement comprenant au moins une couche active (10) s'étendant selon un plan basal et le motif de grille (1) surmontant la couche active (10), le motif de grille (1) présentant des flancs latéraux (5) s'étendant selon des plans perpendiculaires à la couche active (10). Déposer sur le motif de grille (1) et la couche active (10) une première couche (11) en un premier matériau diélectrique présentant une épaisseur el, la première couche comprenant des premières poilions latérales (11L) recouvrant les flancs latéraux du motif de grille (1), et comprenant en outre des premières portions basales (11B) s'étendant parallèlement audit plan basal et recouvrant la couche active (10), Réaliser une modification anisotrope (200) de ladite première couche (11) selon une direction parallèle aux flancs latéraux (5), de façon à obtenir des premières poilions basales modifiées (11M) Effectuer au moins une séquence comprenant les étapes suivantes : - Déposer sur ladite première couche (11) une deuxième couche (12) en présentant une épaisseur e2 et comprenant des deuxièmes poilions latérales (12L), recouvrant les premières portions latérales non modifiées (11L), et des deuxièmes portions basales (12B), s'étendant parallèlement au plan basal et recouvrant les premières portions basales modifiées (11M), - Réaliser une gravure anisotrope de ladite deuxième couche (12) selon ladite direction parallèle aux flancs latéraux (5), de façon à éliminer les deuxièmes portions basales (12B) et en conservant une partie au moins des deuxièmes portions latérales (12L). Retirer les premières portions basales modifiées (11M) qui sont mises à nu à l'issue de ladite gravure anisotrope de ladite deuxième couche (12) en conservant les premières et 24 deuxièmes portions latérales (1 IL, 12L) non modifiées pour former des espaccurs (112), par gravure sélective du premier matériau diélectrique modifié vis-à-vis du premier matériau diélectrique non modifié, du deuxième matériau diélectrique et du matériau de la couche active (10). [Revendication 2] Procédé selon la revendication précédente dans lequel le dépôt des première (11) et deuxième (12) couches et la modification anisotrope sont effectués au sein d'un même réacteur. [Revendication 3] Procédé selon l'une quelconque des revendications précédentes dans lequel el est inférieure à e2. [Revendication 4] Procédé selon l'une quelconque des revendications précédentes dans lequel l'épaisseur el est inférieure ou égale à 2 nm (10v mètres). [Revendication 5] Procédé selon la revendication précédente dans lequel ladite séquence est réitérée un nombre de fois permettant d'obtenir des espaceurs (112) présentant une épaisseur E = el + e2 avec E