Brevet FR3091796A1 — publié le 20200717

Description Titre de l'invention : Circuit électronique de détection d'enveloppe et démodulateur correspondant [0001] Des modes de réalisation de l'invention concernent les circuits électroniques, plus particulièrement les circuits électroniques de détection d'enveloppe susceptibles d'être incorporés dans les démodulateurs radiofréquences (« Radio Frequency Demodulator » en langue anglaise) pour les applications de communication sans fil. [0002] D'une façon générale, un circuit électronique de détection d'enveloppe, ou en d'autres termes un détecteur d'enveloppe, a pour objectif d'extraire un signal basse fréquence d'un signal de porteuse, par exemple un signal de porteuse radiofréquence, modifiée en amplitude. [0003] Les détecteurs d'enveloppe sont généralement utilisés dans les démodulateurs de type modulation par décalage d'amplitude, communément connue de l'homme du métier sous l'acronyme anglais : ASK (« Amplitude-Shift Keying » en langue anglaise). [0004] Cc type de démodulateur est capable de traiter un grand débit dc données, par exemple dc l'ordre de plusieurs gigabits par seconde, et d'effectuer des démodulations non-cohérentes tout en permettant une consommation faible. Ces caractéristiques techniques sont particulièrement avantageuses pour des applications de communication sans fil, par exemple des connections sans fil à ondes millimétriques à courte portée (« Short-Range millimitcr-wave wircless link » en langue anglaise). [0005] Un détecteur d'enveloppe classique peut par exemple être basé sur la non-linéarité d'un dispositif électronique et peut comporter un amplificateur dans une configuration de source commune. [0006] L'amplificateur d'un tel détecteur d'enveloppe requiert cependant un point dc pola- risation (« Biasing point » en anglais) précis de façon à maximiser le gain de conversion et possède unc gamme dynamique (« Dynamic Range » en langue anglaise) assez limitée. [0007] Cc point de polarisation est important pour que la puissance moyenne d'un signal d'entrée radiofréquence du détecteur d'enveloppe ne dépasse pas la gamme dynamique du détecteur d'enveloppe et ce afin d'extraire un signal basse fréquence avec une amplitude suffisante mais sans écrêtage (« clipping » en langue anglaise). [0008] En pratique, il est difficile voire irréalisable de configurer une fois pour toutes un tel point de polarisation précis de l'amplificateur à cause d'éventuelles variations sur la puissance moyenne du signal d'entrée radiofréquence du détecteur d'enveloppe, sur le procédé de fabrication du détecteur d'enveloppe, ou sur la température à proximité du 2 détecteur d'enveloppe. [0009] Il existe également des solutions techniques classiques qui proposent un étage de ré- troaction configuré pour adapter la variation d'un signal de sortie du détecteur d'enveloppe en courant continu (« Direct Current » : DC en langue anglaise) en fonction de la puissance moyenne du signal d'entrée radiofréquence du détecteur d'enveloppe. [0010] Cependant, un tél étage de rétroaction est généralement complexe. En outre, le point de polarisation du détecteur d'enveloppe destiné à recevoir le signal d'entrée radiofréquence n'est pas variable et souvent mal adapté au signal d'entrée à cause de l'effet de canal court du transistor de l'amplificateur. [0011] Par conséquent, le gain de conversion, autrement dit la sensibilité, et la gamme dynamique du détecteur d'enveloppe ne peuvent pas être maximisés. Lors d'une variation de la puissance moyenne du signal d'entrée radiofréquence, il en résulte souvent une distorsion du signal de sortie du détecteur d'enveloppe. [0012] Il existe ainsi un besoin de proposer une solution technique à faible complexité, à faible consommation d'énergie, et à faible surface de silicium permettant d'adapter de façon dynamique le point de polarisation et le gain de conversion d'un détecteur d'enveloppe en fonction de la puissance moyenne du signal d'entrée du détecteur d'enveloppe de façon à étendre la gamme dynamique du détecteur d'enveloppe. [0013] Selon un aspect, il est proposé un circuit électronique de détection d'enveloppe. [0014] Ce circuit électronique de détection d'enveloppe comprend un étage de détection comportant au moins un transistor MOS configuré pour recevoir un signal d'entrée radiofréquence et pour délivrer un signal interne à partir du signal d'entrée, le point de polarisation dudit au moins un transistor étant destiné à être contrôlé par le signal d'entrée et un signal de commande, et un étage de traitement couplé à l'étage de détection et configuré pour délivrer un signal de sortie basse fréquence à partir du signal interne et pour délivrer le signal de commande à partir du signal de sortie, de façon à ce que la valeur du signal de commande diminue lorsque la puissance moyenne du signal d'entrée augmente, et vice versa. [0015] Avantageusement, un tel circuit permet, en fonction de la variation de la puissance moyenne du signal d'entrée, un réglage dynamique du point de polarisation dudit au moins un transistor de l'étage de détection de façon à adapter le point de polarisation dudit au moins un transistor à la puissance moyenne du signal d'entrée radiofréquence. [0016] De ce fait, le gain de conversion dudit circuit électronique de détection d'enveloppe est dynamiquement adapté à la variation de la puissance moyenne du signal d'entrée. [0017] Autrement dit, lorsque la puissance moyenne du signal d'entrée augmente, la valeur dudit au moins un signal de commande va diminuer de façon à rattraper la variation de 3 ladite puissance moyenne du signal d'entrée. Par conséquent, ledit point de polarisation est plus ou moins adapté et peu influencé par ladite variation. [0018] Ainsi, le circuit électronique de détection d'enveloppe peut adapter de façon dynamique à la variation de la puissance moyenne du signal d'entrée et la gamme dynamique (« Dynamic Range » en langue anglaise) du circuit électronique de détection d'enveloppe est étendue. [0019] Selon un mode de réalisation, l'étage de détection comprend un premier transistor MOS de type N et un deuxième transistor MOS de type N dont les drains sont conjointement couplés à l'étage de traitement, et un transformateur comportant un enroulement d'entrée destiné à recevoir le signal d'entrée, un premier enroulement de sortie couplé à l'étage de traitement et aux grilles des premier et deuxième transistors, et un deuxième enroulement de sortie couplé aux sources des premier et deuxième transistors, le premier enroulement de sortie étant destiné à recevoir un signal de commande. [0020] Les premier et deuxième transistors forment en effet un mélangeur (« mixer » en Anglais) destiné à recevoir le signal d'entrée sur les grilles et sur les sources de manière à multiplier le signal d'entrée par lui même et ainsi, en l'élevant au carrée, implémenter une détection d'enveloppe. Les grilles des premier et deuxième transistors sont destinées à être contrôlées par le signal d'entrée et le signal de commande via le premier enroulement de sortie. [0021] Le premier enroulement de sortie peut par exemple comporter un premier noeud médian situé au milieu du premier enroulement de sortie et destiné à recevoir le signal de commande. [0022] Le deuxième enroulement de sortie peut par exemple comporter un deuxième noeud médian situé au milieu du deuxième enroulement de sortie et couplé à la masse. [0023] L'utilisation d'un tel transformateur à trois voies (« Three Way Tranformer » en langue anglaise) permet avantageusement d'appliquer le signal d'entrée radiofréquence et le signal de commande sur les grilles et les sources des premier et deuxième transistors de façon à contrôler le point de polarisation des premier et deuxième transistors et d'obtenir une efficacité de conversion élevée de l'étage de détection. [0024] Le nombre de spires du premier enroulement de sortie peut être par exemple plus grand que le nombre de spires de l'enroulement d'entrée et que le nombre de spires du deuxième enroulement de sortie, ce qui permet avantageusement augmenter la sensibilité de l'étage de détection. [0025] Selon un autre mode de réalisation, l'étage de détection comprend un transistor MOS de type N dont le drain est couplé à l'étage de traitement, et un transformateur comportant un enroulement d'entrée destinée à recevoir le signal d'entrée et couplé entre la source du transistor MOS de type N et la masse, et un en- roulement de sortie couplé entre la grille du transistor MOS de type N et l'étage de traitement et destiné à recevoir le signal de commande. [0026] Un tel étage de détection permet de recevoir le signal d'entrée par une seule entrée (« single ended mode » en langue anglaise). [0027] Selon encore un autre mode de réalisation, l'étage de détection comprend un premier transistor MOS de type N et un deuxième transistor MOS de type N dont les drains sont conjointement couplés à l'étage de traitement, dont les sources sont conjointement couplées à la masse, et dont les grilles sont destinées à le signal de commande, les grilles des premier et deuxième transistors MOS de type N étant en outre destinées à recevoir le signal d'entrée en mode différentiel. [0028] A titre indicatif mais pas limitatif, l'étage de traitement peut par exemple comprendre un amplificateur transimpédance destiné à recevoir le signal interne. [0029] La fréquence du signal d'entrée radiofréquence peut par exemple être de l'ordre de 60 GHz. [0030] Selon un autre aspect, il est proposé un démodulateur incorporant un circuit élec- tronique de détection d'enveloppe tel que défini ci-avant. [0031] A titre d'exemple non limitatif, le démodulateur peut par exemple être un démo- dulateur de type de modulation par décalage d'amplitude. [0032] Selon un autre aspect, il est proposé un récepteur radiofréquence sans fil comprenant un démodulateur tel que défini ci-dessus. [0033] Selon encore un autre aspect, il est proposé un appareil de communication sans fil comprenant un récepteur radiofréquence tel que défini ci-dessus. [0034] D'autres avantages et caractéristiques de l'invention apparaîtront à l'examen de la description détaillée de modes de réalisation, nullement limitatifs, et des dessins annexés sur lesquels : [0035] [fig. illustre schématiquement un mode de réalisation de l'invention, [0036] [fig.2] illustre schématiquement un mode de réalisation de l'invention, [0037] [fig.3] illustre schématiquement un résultat de simulation d'un mode de réalisation de l'invention, [0038] [fig.4] illustre schématiquement un résultat de simulation d'un mode de réalisation de l'invention, [0039] [fig.5] illustre schématiquement un mode de réalisation de l'invention, [0040] [fig.6] illustre schématiquement un mode de réalisation de l'invention, [0041] La figure 1 illustre un appareil de communication sans fil 1, ici par exemple basé sur la technologie de connections sans fil à ondes millimétriques à courte portée (« Short-Range millimiter-wavc wircless link » en langue anglaise). [0042] Cet appareil 1 est configuré pour effectuer des communications sans fil à grand débit, par exemple de plusieurs gigabits par seconde dans une portée courte, par exemple de l'ordre de 10 centimètres de façon à remplacer des communications de données via des câbles, par exemple de type de bus universel en série, communément connu de l'homme du métier sous l'acronyme anglo-saxon USB (« Universal Serial Bus » en langue anglaise). [0043] Sans contrainte d'alignement mécanique, l'appareil 1 peut avantageusement être utilisé pour des dispositifs industriels ou grand public à faible encombrement et/ scellés. [0044] L'appareil 1 comprend un récepteur radiofréquence sans fil 2 comportant une antenne 3 recevant un signal de transmission radiofréquence STR, un amplificateur faible bruit 4 (« Low Noise Amplifier » en langue anglaise) couplé à l'antenne 3 et configuré pour mettre en forme le signal de transmission radiofréquence STR de façon à délivrer un signal d'entrée radiofréquence SER, et un démodulateur 5, ici par exemple de type modulation par décalage d'amplitude (« Amplitude-Shift Keying » : ASK en langue anglaise), plus particulièrement de type modulation en tout ou rien (« On-Off Keying » : 00K en langue anglaise), configuré pour délivrer à partir du signal d'entrée SER un signal en bande de basse SBB. [0045] Le démodulateur 5 comporte un circuit électronique de détection d'enveloppe 6 et un amplificateur en bande de base ABB (« Baseband Amplifier » en langue anglaise). [0046] Le circuit électronique de détection d'enveloppe 6 est destiné à recevoir le signal d'entrée SER et configuré pour délivrer à l'amplificateur en bande de base ABB, un signal de sortie basse fréquence SSB. [0047] L'amplificateur de bande de base est configuré pour amplifier ensuite le signal de sortie basse fréquence SSB de façon à générer le signal de sortie SBB. [0048] On se réfère à la figure 2 pour illustrer plus en détails un exemple de réalisation préféré du circuit électronique de détection d'enveloppe 6 comportant un étage de détection 7 et un étage de traitement 8. [0049] L'étage de détection 7 comporte une paire différentielle comprenant un premier transistor Tl MOS de type N et un deuxième transistor T2 MOS de type N, un transformateur à triple voies T3V (« Three way transformer » en langue anglaise) couplé à la paire différentielle. [0050] Le transformateur T3V comprend 6 un enroulement d'entrée EE couplé entre la masse GND et une home d'entrée BE destinée à recevoir le signal d'entrée radiofréquence SER, un premier enroulement de sortie ES1 couplé entre les grilles 01, G2 des premier et deuxième transistors Tl, T2, et un deuxième enroulement de sortie ES2 couplé entre les sources Si, S2 des premier et deuxième transistor Tl, T2. [0051] Il convient de noter que le signal d'entrée radiofréquence SER peut également être appliqué de façon différentielle aux bornes de l'enroulement. [0052] Le premier enroulement de sortie ES1 comporte un premier noeud médian NM1 situé au milieu du premier enroulement de sortie ES1 et couplé à l'étage de traitement 8. Le premier noeud médian NM1 est destiné à recevoir un signal de commande SC délivré par l'étage de traitement 8. [0053] Le premier enroulement de sortie ES1 est configuré pour délivrer aux grilles 01, G2 des premier et deuxième transistors T1, T2 une tension de grille différentielle à partir du signal d'entrée SER et du signal de commande SC. [0054] Autrement dit, le point de polarisation des premier et deuxième transistors Ti, T2 est contrôlé par le signal d'entrée SER et le signal de commande SC. [0055] Comme on le verra plus en détails ci-après, le signal de commande SC est un signal en tension destiné à ajuster la puissance moyenne, en mode commun, du signal d'entrée radiofréquence SER. [0056] Le deuxième enroulement de sortie ES2 comporte un deuxième noeud médian NM2 situé au milieu du deux enroulement de sortie ES2 et couplé à la masse GND. [0057] Le deuxième enroulement de sortie ES2 est configuré pour délivrer aux sources Si, S2 des premier et deuxième transistors Tl, T2 une tension de source différentielle à partir du signal d'entrée SER. [0058] 11 convient de noter que les directions des spires de l'enroulement d'entrée EEI et du premier enroulement de sortie ESI sont identiques tandis que la direction des spires du deuxième enroulement est opposée à celle de l'enroulement d'entrée EE1 et du premier enroulement de sortie ES1. [0059] A titre d'exemple non limitatif, le nombre de spires NSS1 du premier enroulement de sortie ESI est plus grand que le nombre de spires NSE de l'enroulement d'entrée EE et que le nombre de spires NSS du deuxième enroulement de sortie ES2 de façon augmenter la sensibilité de l'étage de détection 7. [0060] L'étage de détection 7 comporte en outre un noeud intermédiaire NI couplé aux drains Dl, D2 des premier et deuxième transistors Tl, T2 et l'étage de détection 7 est configuré pour délivrer au noeud intermédiaire NI un signal interne SI en courant qui est la combinaison des courants de drain des premier et deuxième transistors Tl, T2. [0061] L'étage de traitement 8 comporte un module de sortie 9 et un module de rétroaction 7 10. [0062] Le module de sortie 9 comprend un amplificateur transimpédance AT communément connu de l'homme du métier. [0063] L'amplificateur transimpédance AT comporte ici par exemple un troisième transistor MOS T3 de type N dont la grille G3 est couplée au noeud intermédiaire NI, dont la source S3 est couplée à la masse GND, et dont le drain D3 est couplé à une borne de sortie BS, et une résistance de sortie RS couplée entre une tension d'alimentation VCC et la borne de sortie BS. [0064] La dimension du troisième transistor T3 est convenablement choisie pour être adaptée aux celles des premier et deuxième transistors Ti et T2 de façon à assurer que la tension de grille VG3 du troisième transistor T3 soit adaptée pour faire fonctionner les premier et deuxième transistors Tl et T2. [0065] Le courant de drain du troisième transistor T3 est approximativement proportionnel au signal interne SI. Le module de sortie 9 est configuré pour convertir le courant de drain en le signal de sortie basse fréquence SSB en tension sur la borne de sortie BS par l'intermédiaire de la résistance de sortie RS. [0066] En d'autres termes, l'amplificateur transimpédance AT est configuré pour délivrer à la borne de sortie BS le signal de sortie basse fréquence SSB en tension à partir du signal interne SI en courant. [0067] Le module de rétroaction 10 comprend un quatrième transistor MOS T4 de type N dont la grille G4 est couplée à la borne de sortie BS, dont le drain D4 est couplé à la tension d'alimentation VCC, et dont la source S4 est couplée au noeud intermédiaire NI via une résistance de rétroaction RR, une résistance de commande RC couplée entre le noeud intermédiaire NI et le premier noeud médian NMI, et un condensateur de commande CC couplé entre le premier noeud médian NM1 et la masse GND. [0068] On se réfère maintenant à la figure 3 pour illustrer schématiquement un exemple de simulation dudit circuit électronique de détection d'enveloppe 6. [0069] On peut observer sur la partie supérieure de la figure 3 un exemple du signal d'entrée SER en tension. La fréquence de la porteuse du signal d'entrée SER est ici par exemple à 60 GHz et le signal d'entrée SER est modulé par un flux binaire de 5Gb/s en modulation par décalage d'amplitude (« Amplitude-Shift Keying » : ASK en langue anglaise). [0070] Les tensions de sources VSI, VS2 des premier et deuxième transistors Tl, T2 sont illustrées au-dessous du signal d'entrée SER. [0071] Comme les nombres de spires NSE, NSS2 de l'enroulement d'entrée EE et du 8 deuxième enroulement de sortie ES2 sont identiques et que les directions de l'enroulement d'entrée EE et du deuxième enroulement de sortie ES2 sont opposées, l'amplitude de la tension de source VS2 du deuxième transistor T2 est sensiblement identique à celle du signal d'entrée SER tandis que l'amplitude de la tension de source VS1 du premier transistor Tl est sensiblement opposée à celle du signal d'entrée SER. [0072] De la même façon, comme le nombre de spires NS1 du premier enroulement de sortie ES1 est supérieur à celui de l'enroulement d'entrée EE et que les directions de l'enroulement d'entrée EE et du premier enroulement de sortie ES1 sont identiques, l'amplitude de la tension de grille VG1 du premier transistor Tl est supérieure à celle du signal d'entrée SER tandis que l'amplitude de la tension de grille VG2 du deuxième transistor T2 est sensiblement opposée à celle du premier transistor Tl . [0073] On peut également constater que la valeur VSC du signal de commande SC correspond à la moyenne des tensions de grille VG1, VG2 des premier et deuxième transistors T1, T2. [0074] Lorsque la puissance moyenne du signal d'entrée SER augmente, la valeur du signal interne SI et la valeur moyenne du signal de sortie basse fréquence SSB vont augmenter tandis que la valeur VSC du signal de commande SC va diminuer de façon à baisser le point de polarisation de l'étage de détection. De ce fait, la gamme dynamique de l'étage de détection est étendue. [0075] A l'inverse, lorsque la puissance moyenne du signal d'entrée SER diminue, la valeur du signal interne SI et la valeur du signal de sortie basse fréquence SSB vont également diminuer tandis que la valeur VSC du signal de commande SC va augmenter de façon à compenser la variation de la puissance moyenne du signal d'entrée SER. [0076] On se réfère maintenant à la figure 4 pour illustrer schématiquement un autre exemple de simulation dudit circuit électronique de détection d'enveloppe 6. [0077] Pendant une période initiale Tini, la valeur du signal de sortie SSB est constante (valeur DC) parce que celle du signal d'entrée SER est nulle. [0078] La puissance moyenne du signal d'entrée SER est ensuite augmentée de façon à augmenter les valeurs des courants de drain des premier et deuxième transistors Tl, T2. La valeur du signal interne SI est par conséquent augmentée. [0079] Le module de sortie 9 est configuré pour générer à partir du signal interne SI le signal de sortie SSB en tension. [0080] La valeur du signal de sortie SSB est donc aussi augmentée de façon à augmenter la valeur du courant de source du quatrième transistor T4. [0081] A titre indicatif, la valeur du signal de sortie SSB est ici saturée car l'amplitude du signal d'entée SER est déjà trop grande. [0082] Comme le gain de l'amplificateur à transimpédance est limité, ici par exemple par les 9 valeurs de la résistance de rétroaction RR et les dimensions du transistor MOS T4 ainsi que par le gain de boucle ouverte donné par le troisième transistor T3 et la résistance de sortie RS, la tension moyenne de grille VG3 du troisième transistor T3 et la valeur VSC du signal de commande SC vont en conséquence diminuer, et ce d'autant plus que la sortie BS du module de sortie 9 s'approche de la saturation, ce qui a pour effet de réduire le gain de boucle ouverte formé par le troisième transistor T3 et la résistance de sortie RS. [0083] Comme indiqué ci-avant, la valeur VSC du signal de commande SC correspond à la moyenne des tensions de grille VG1, VG2 des premier et deuxième transistors T1, T2. [0084] La diminution de ladite valeur VSC du signal de commande SC conduit à la di- minution de la moyenne des tensions de grille VG1, VG2 des premier et deuxième transistors T1, T2. [0085] Autrement dit, le point de polarisation de l'étage de détection est diminué en suivant la variation de la valeur VSC du signal de commande SC. [0086] On peut également constater sur la figure 4 un autre exemple de la tension VSC du signal de commande SC dans un cas où le circuit électronique de détection d'enveloppe 6 fonctionne sans le module de rétroaction 10. [0087] Dans cet exemple, la gamme de variation du signal de sortie SSB selon l'invention est étendue et la valeur du signal de sortie SSB oscille autour de sa valeur continue (DC), ce qui permet avantageusement une meilleure qualité de démodulation, notamment pour restituer un signal binaire en comparant le signal de sortie SSB à un seuil proche de sa valeur continue (DC), et une distorsion réduite au niveau du signal de sortie basse fréquence SSB. Une telle distorsion peut dégrader la gigue (« jitter » en anglais) du signal binaire démodulé. [0088] En variante, on illustre sur la figure 5 un autre exemple de réalisation du circuit élec- tronique de détection d'enveloppe 6. [0089] A titre indicatif, ce circuit électronique de détection d'enveloppe 6 peut par exemple avoir le même étage de traitement 8 illustré sur la figure 2. [0090] L'étage de détection 7 de ce circuit électronique de détection d'enveloppe 6 comprend un cinquième transistor T5 MOS de type N dont le drain D5 est couplé au noeud intermédiaire NI relié à la grille G3 du troisième transistor T3, dont la source S5 est couplée à la masse via un enroulement d'entrée EE d'un transformateur à double voie T2V, et dont la grille G5 est couplée au module de rétroaction 10 via un enroulement de sortie ES du transformateur T2V. [0091] L'étage de détection 7 reçoit le signal d'entrée radiofréquence SER à la source S5 du cinquième transistor T5. [0092] La direction de spires de l'enroulement d'entrée EE est opposée à celle de spires de l'enroulement de sortie ES. Le nombre des spires de l'enroulement d'entrée EE est par exemple moins grand que celui des spires de l'enroulement de sortie ES de façon à améliorer la sensibilité de l'étage de détection 7. [0093] De cc fait, la tension de grille VG5 du cinquième transistor T5 est contrôlée par le signal d'entrée SER. [0094] L'enroulement de sortie ES est également destiné à recevoir le signal de commande SC délivré par l'étage de traitement 8. [0095] En d'autres termes, la tension de grille VG5 du cinquième transistor T5 est également contrôlée par le signal de commande SC. Le point de polarisation du cinquième transistor T5 est par conséquent contrôlé par le signal d'entrée SER et par le signal de commande SC. [0096] Lorsque la puissance moyenne du signal d'entrée SER augmente, le courant de drain du cinquième transistor T5, autrement dit le signal interne SI, augmente aussi. [0097] Dans ce cas là, l'étage de traitement 8 est configure pour augmenter la valeur du signal de sortie SSB et diminuer la valeur du signal de commande SC de façon à diminuer la moyenne de la tension de grille VG5 du cinquième transistor T5. [0098] Ainsi, le circuit électronique de détection d'enveloppe 6 est capable d'adapter à la variation de la puissance moyenne du signal d'entrée SER de façon à modifier dynamiquement le point de polarisation et le gain de conversion de l'étage de détection 7. La gamme dynamique dudit circuit 6 est donc également étendue. [0099] On se réfère maintenant à la figure 6 pour illustrer un autre exemple de réalisation du circuit électronique de détection d'enveloppe 6. [0100] L'étage de traitement 8 est similaire à celui illustré sur les figures 2 et 5 et l'étage de détection 7 comporte un sixième transistor T6 MOS de type N et un septième transistor T7 MOS de type N. [0101] Les drains des sixième et septième transistors T6, T7 sont conjointement couplés au noeud intermédiaire NI de façon à délivrer à audit noeud intermédiaire NI le signal interne SI. Les sources des sixième et septième transistors T6, T7 sont couplées à la masse GND. [0102] La grille G6 du sixième transistor T6 est couplée au noeud intermédiaire NI via une première résistance de commande RC1 et la grille G6 du sixième transistor T6 est en outre couplée à une première borne d'entrée BEI via un premier condensateur Cl. [0103] De la même façon, la grille G7 du septième transistor T7 est couplée au noeud inter- médiaire NI via une deuxième résistance de commande RC2. La grille G7 du septième transistor T7 est en outre couplée à une deuxième borne d'entrée BE2 via un deuxième condensateur C2. [0104] Les première et deuxième résistances de commande RCI, RC2 sont identiques et les grilles G6, G7 des sixième et septième transistors T6, T7 sont destinées à recevoir le même signal de commande SC. 11 [0105] L'étage de détection 7 est configure pour recevoir le signal d'entrée radiofréquence SER en différentiel via les premier et deuxième condensateurs CI, C2. [0106] Si la puissance moyenne du signal d'entrée SER diminue, le signal interne ST diminue également. [0107] Le module de sortie 9 est configuré pour convertir le signal interne Si en signal de sortie SSB et la valeur du signal de sortie SSB diminue également, ce qui conduit à une augmentation de la tension de grille VG3 du troisième transistor T3. [0108] La valeur du signal de commande SC est par conséquent augmentée de façon à modifier le point de polarisation de l'étage de détection 6. [0109] De la même façon, une augmentation de la puissance moyenne du signal d'entrée ra- diofréquence SER conduit à une diminution de la valeur du signal de commande SC. [0110] Ainsi, on obtient un circuit électronique de détection d'enveloppe capable d'adapter dynamiquement le point de polarisation et le gain de conversion dudit circuit à la variation de la puissance moyenne du signal d'entrée dudit circuit électronique de détection d'enveloppe de façon à étendre sa gamme dynamique. 12 [Revendication 1] [Revendication 2] [Revendication 3] [Revendication 4]