Brevet FR3091115A1 — publié le 20200626

Description Titre de l'invention : Détecteur matriciel à regroupement rapide [0001] L'invention concerne un détecteur matriciel. L'invention peut être mise en oeuvre pour la prise d'image dans un détecteur. Ce type de dispositif comprend un grand nombre de points sensibles appelés pixels généralement organisés en matrice ou en barrette. [0002] L'invention trouve une utilité dans la réalisation d'images visibles mais n'est pas limitée à ce domaine. On peut par exemple réaliser des cartographies de pression ou de température ou encore des représentations en deux dimensions de potentiels chimiques ou électriques. Ces cartographies ou représentations forment des images de grandeurs physiques. [0003] Dans un détecteur, un pixel représente l'élément sensible élémentaire du détecteur. Chaque pixel convertit un phénomène physique auquel il est soumis en un signal électrique. Les signaux électriques issus des différents pixels sont collectés lors d'une phase de lecture de la matrice puis numérisés de manière à pouvoir être traités et stockés pour former une image. Les pixels sont formés d'une zone sensible au phénomène physique et délivrent par exemple un courant de charges électriques. Le phénomène physique peut être un rayonnement électromagnétique véhiculant un flux de photons et par la suite, l'invention sera expliquée au moyen de ce type de rayonnement et le courant de charge est fonction du flux de photons reçu par la zone sensible. La généralisation à tout détecteur matriciel sera aisée. [0004] Dans un détecteur d'image, chaque pixel comprend généralement un élément photo- sensible, ou photodétecteur, qui peut par exemple être une photodiode, une photorésistance ou un phototransistor. On trouve des matrices photosensibles de grandes dimensions qui peuvent posséder plusieurs millions de pixels organisés en lignes et en colonnes. Chaque pixel comprend en outre un circuit électronique constitué par exemple d'interrupteurs, capacités, résistances, en aval duquel est placé un actionneur. L'ensemble constitué par l'élément photosensible et le circuit électronique permet de générer des charges électriques et de les collecter. Le circuit électronique permet généralement la réinitialisation de la charge collectée dans chaque pixel après un transfert de charge. Le rôle de l'actionneur est de transférer ou de recopier les charges collectées par le circuit dans un conducteur de colonne. Cc transfert est réalisé lorsque l'actionneur en reçoit l'instruction d'un conducteur de ligne. La sortie de l'actionneur correspond à la sortie du pixel. Les appellations « conducteur de ligne » et « conducteur de colonne » sont purement arbitraires. Il est bien entendu possible d'inverser ces appellations. [0005] Dans ce type de détecteur, un pixel fonctionne selon deux phases : unc phase de prise 2 d'image, durant laquelle le circuit électronique du pixel accumule les charges électriques générées par l'élément photosensible, et une phase de lecture, au cours de laquelle les charges collectées sont transférées ou recopiées dans le conducteur de colonne, grâce à l'actionneur. [0006] Un détecteur d'images matriciel comprend des conducteurs de ligne, chacun reliant les pixels d'une même ligne, et des conducteurs de colonnes, chacun reliant les pixels d'une même colonne. Les conducteurs de colonnes sont connectés à des circuits de conversion généralement disposés sur un bord de la matrice que l'on peut appeler « pied de colonne ». Un détecteur en barrette peut être considéré comme un détecteur matriciel ne comprenant qu'une seule ligne de pixels et donc autant de colonnes que de pixels. [0007] Lors de la phase de lecture, une instruction de lecture est émise vers tous les ac- tionneurs d'une même ligne de la matrice et chacun des pixels de cette ligne est lu en transférant son information électrique, charge, tension, courant, fréquence... au conducteur de colonne auquel il est associé. [0008] Par la suite, on décrira le cas où l'information électrique est disponible de façon analogique dans les pixels, sous forme de quantités de charges stockées sur des condensateurs de même valeur. Il est bien entendu que l'invention peut être mise en oeuvre pour toute forme d'information électrique générée dans chacun des pixels comme par exemple une information numérique. [0009] Il peut être souhaitable de regrouper plusieurs pixels pour les lire collectivement. Ce regroupement, connu dans la littérature anglo-saxonne sous le nom de «binning », permet d'améliorer le rapport signal sur bruit de chaque élément lu. Un autre intérêt du regroupement de pixels est d'améliorer la sensibilité du détecteur. Le regroupement de pixels lors de leur lecture permet également d'améliorer la vitesse de lecture du détecteur et donc d'augmenter la fréquence des images produites par le détecteur. Le regroupement se fait cependant au détriment de la résolution spatiale. [0010] Dans le cas où l'information issue de chaque pixel est une charge électrique, le re- groupement de pixels est réalisable par une redistribution de des charges des pixels à regrouper sur une capacité commune par exemple disposée dans le circuit de conversion en pied de colonne. [0011] Par ailleurs, il est possible de réduire le nombre de circuits de conversion en pied de colonne, en raccordant plusieurs colonnes à un même circuit de conversion. Pour raccorder plusieurs conducteurs de colonne à un même circuit de conversion, on peut mettre en oeuvre des multiplexeurs. Plusieurs conducteurs de colonnes voisins sont chacun reliés aux différentes entrées d'un même multiplexeur. La sortie du multiplexeur est reliée à un circuit de conversion qui est donc commun à plusieurs colonnes voisines de pixels. Les différentes colonnes de pixels raccordées à un même 3 multiplexeur sont lues successivement par le circuit de conversion. La mise en oeuvre de multiplexeurs permet de diviser le nombre de circuits de conversion d'un facteur K égal au nombre d'entrées des multiplexeurs mais ralentit la vitesse dc lecture du même facteur K puisque les lectures sont réalisées en série. [0012] Le regroupement d'informations de pixels voisins d'une même ligne et appartenant à des colonnes distinctes se fait en sortie des circuits de conversion. Lorsque des circuits de conversion sont communs à plusieurs colonnes de pixels, le regroupement d'informations est délicat à réaliser car les informations des pixels à grouper issus d'une même ligne n'arrivent pas en même temps. Il devient très compliqué de les redistribuer sur une capacité commune en pied de colonne sans perdre du temps ou dc la surface. [0013] L'invention se place dans le cadre de l'utilisation de multiplexeurs permettant de réduire le nombre de circuits de conversion. L'invention vise à augmenter la vitesse de lecture d'une matrice de pixels dans laquelle des informations issues de pixels voisins appartenant à des colonnes distinctes sont regroupées. [0014] A cet effet, l'invention a pour objet un détecteur matriciel comprenant : [0015] un ensemble de pixels sensibles à un phénomène physique et organisé en matrice selon au moins une ligne et des colonnes, chaque pixel générant un signal fonction du phénomène physique, [0016] Q conducteurs de colonne reliant chacun le ou les pixels d'une même colonne et destinés à transporter les signaux générés par les pixels (P). Le détecteur comprend en outre N multiplexeurs (A, B, C, D) chaque multiplexeur recevant les signaux de K conducteurs de colonne. K étant supérieur ou égal à 2, Q étant au moins égal à 1(2, et en ce que : [0017] les colonnes (Col) et les conducteurs associés sont ordonnés selon leur répartition physique, q représentant une colonne courante, [0018] les N multiplexeurs (A, B. C, D) sont ordonnés de 1 à Q/K, n représentant le rang du multiplexeur courant, [0019] la colonne de rang q avec q compris entre 1 et K2 est raccordée au multiplexeur de rang n modulo K. [0020] Avantageusement, Q est supérieur à 'Cet la colonne (Col) de rang q avec q supérieur à K2 est raccordée au multiplexeur de rang (n modulo 1(2) modulo K. [0021] Avantageusement, le détecteur comprend en outre un réseau d'interrupteurs permettant de regrouper des signaux de sortie des multiplexeurs d'un groupe de multiplexeurs de rang n modulo K. compris entre 1 et K. [0022] Le réseau d'interrupteurs est avantageusement configuré pour opérer des re- groupements par sous multiples de K ou par K. [0023] Avantageusement, le détecteur comprend en outre N circuits de conversion, chacun associé à un des multiplexeurs, chaque multiplexeur diffusant un signal multiplexé vers le circuit de conversion associé. [0024] Le réseau d'interrupteurs est avantageusement disposé en aval des circuits de conversion. [0025] L'invention sera mieux comprise et d'autres avantages apparaîtront à la lecture de la description détaillée d'un mode de réalisation donné à titre d'exemple, description illustrée par le dessin joint dans lequel : [0026] [fig.1] la figure 1 représente un exemple de matrices de pixels dans lesquelles l'invention peut être mise en oeuvre ; [0027] [fig.2] la figure 2 représente un autre exemple de matrices de pixels dans lesquelles l'invention peut être mise en oeuvre ; [0028] [fig.3] la figure 3 représente un exemple de circuit de lecture associé aux matrices de la figure 1 ; [0029] [fig.4] la figure 4 représente un exemple de circuit de conversion pouvant être mis en oeuvre dans le circuit de lecture de la figure 3 ; [0030] [fig.5] la figure 5 représente un exemple de réseau d'interrupteurs pouvant être mis en oeuvre dans le circuit de lecture de la figure 3. [0031] Par souci de clarté, les mêmes éléments porteront les mêmes repères dans les dif- férentes figures. [0032] La description qui suit est faite en rapport avec un détecteur matriciel formé de plusieurs circuits électroniques élémentaires appelés pixels comprenant chacun un élément sensible à une grandeur physique. Les circuits électroniques élémentaires sont, dans l'exemple décrit, des pixels sensibles à un rayonnement lumineux. Il est bien entendu que l'invention peut être mise en oeuvre pour d'autres détecteurs sensibles à toute forme de grandeur physique permettant par exemple de réaliser une cartographie de pression ou de température. [0033] La figure 1 représente schématiquement une matrice de deux lignes et deux colonnes pour simplifier la compréhension. Quatre pixels P sont formés, chacun à l'intersection d'une ligne et d'une colonne. Il est bien entendu que les matrices réelles sont généralement beaucoup plus grandes et possèdent un grand nombre de lignes et de colonnes. La matrice appartient à un détecteur matriciel 10 permettant de réaliser des images numérisées. [0034] Chaque pixel P comprend une zone photosensible, représentée ici par une photodiode D, et un circuit électronique de traitement formé, dans l'exemple de la figure 1, par un seul transistor T. Les références des composants D et T sont suivis de de deux coordonnées (i,j) pouvant prendre le rang de la ligne pour i et le rang de la colonne pour j. Ce pixel est aussi appelé pixel de type 1T car possédant un transistor dont la fonction va être décrite plus loin. [0035] De façon générale, il est connu de réaliser des matrices de pixels comprenant des transistors mettant en oeuvre des semi-conducteurs complémentaires en silicium cristallin connus dans la littérature anglo-saxonne par leur abréviation CMOS pour : « Complementary Metal Oxide Semiconductor ». L'invention ne se limite pas à ce type de transistors, on peut par exemple la mettre en oeuvre pour des matrices comprenant des transistors à effet de champ à couches minces connus dans la littérature anglo-saxonne sous le nom de TFT pour : « Thin-film transistor ». Les transistors de type TFT peuvent être à base d'oxydes métalliques comme par exemple les transistors à base d'oxyde amorphe ou cristallin d'indium, de gallium et de zinc connus sous leur abréviation anglo-saxonne : IGZO. D'autres familles de transistors de type TFT peuvent être mises en oeuvre comme par exemple les TFT organiques, les TFT en silicium amorphe, les TFT en silicium polycristallin.... [0036] Les pixels P d'une même colonne sont raccordés à un conducteur de colonne Col. Ce conducteur permet le recueil d'informations provenant des pixels qui lui sont reliés. Les pixels P d'une même ligne sont raccordés à un conducteur de ligne véhiculant un signal Phi ligne permettant de commander chacune des lignes de pixels. [0037] Lors d'une phase de prise d'image, intervenant après une opération de remise à zéro, l'éclairement reçu par la photodiode D fait décroître le potentiel de sa cathode. Cette phase de prise d'image est suivie d'une phase de lecture pendant laquelle, on lit le potentiel de la photodiode D. Pour ce faire, on rend passant le transistor T, qui a donc un rôle d'interrupteur, grâce à la commande Phi_ligne appliquée à sa grille. [0038] Le conducteur de colonne Col est utilisé pour le recueil d'information provenant d'un pixel de la colonne correspondante lorsque celui-ci est sélectionné au moyen du signal Phi_ligne. L'invention s'intéresse à la mise en forme d'informations issues des différents conducteurs de colonne Col. [0039] 11 est également possible de mettre en oeuvre l'invention dans un détecteur dont les pixels sont plus simples, notamment en remplaçant le transistor T par une simple diode mise en conduction au moyen du signal Phi_ligne. [0040] La figure 2 représente schématiquement un autre exemple de matrice de pixels ré- férencés Q et pouvant également être mis dans un détecteur d'image conforme à l'invention. Dans chaque pixel Q, on retrouve la photodiode D, et un circuit électronique de traitement formé ici de trois transistors Tl, T2 et T3. Comme précédemment, les repères de la photodiode D et des trois transistors sont suivi de deux coordonnées (i,j) pouvant prendre le rang de la ligne pour i et le rang de la colonne pour j. Dans la pratique ce type de pixel peut comprendre d'autres composants, notamment d'autres transistors. C'est pourquoi ce pixel est aussi appelé pixel de type 3T, car possédant au moins trois transistors. [0041] Les pixels P d'une même colonne partagent un transistor T5 situés en extrémité du 6 conducteur de colonne Col. Les pixels P d'une même ligne sont raccordés à quatre conducteurs de ligne véhiculant des signaux : Phi ligne, Vdd, V ran et Phi ran permettant de commander chacune des lignes de pixels. [0042] Le transistor Tl permet de réinitial iscr la tension de la cathode de la photodiode D, à la tension V ran, lors d'une opération de remise à zéro pendant laquelle le signal de commande Phi ran est actif. [0043] Lors d'une phase de prise d'image, intervenant après une opération de remise à zéro, l'éclairement reçu par la photodiode D fait décroître le potentiel de sa cathode. Cette phase de prise d'image est suivie d'une phase de lecture pendant laquelle, on lit le potentiel de la photodiode D. Pour ce faire, on rend passant le transistor T3, qui a donc un rôle d'interrupteur, grâce à la commande Phi ligne appliquée à sa grille. Le transistor T3 du pixel de type 3T remplit le même rôle fonctionnel que le transistor T d'un pixel de type 1T décrit à l'aide de la figure 1. [0044] Le transistor T2 fonctionne en suiveur, et le transistor T5 fonctionne en source de courant. Les transistors T2 et T5 forment alors un étage suiveur de tension qui recopie la tension présente sur la cathode de la photodiode D, et la reproduit, à un décalage près, sur conducteur de colonne Col. Pour réaliser sa recopie, le transistor T2 nécessite un courant de polarisation circulant dans son drain et sa source. Ce courant est imposé par un générateur de courant formé par un transistor T5 commun ou non à plusieurs pixels. Dans l'exemple représenté, le transistor T5 est commun à une colonne de pixels. Il est aussi possible de n'utiliser qu'un seul transistor T5 source de courant, pour toute la matrice, à condition de le commuter successivement sur les différentes colonnes, au fur et à mesure de la lecture de ces mêmes colonnes. Le conducteur de colonne Col est utilisé à la fois pour la polarisation du transistor T2 et pour le recueil d'information provenant d'un pixel de la colonne correspondante lorsque celui-ci est sélectionné au moyen du signal Phi_ligne. Alternativement, il est possible de dédoubler le conducteur de colonne Col afin de séparer ses deux fonctions. [0045] L'invention peut être mise en oeuvre pour des pixels dont le fonctionnement est différent. A titre d'exemple l'invention peut être mise en oeuvre pour des pixels de type 4T. En complément des transistors Tl, T2 et T3, Les pixels 4T comprennent un transistor supplémentaire disposé entre la cathode de la photodiode D et la grille du transistor T2 formant le noeud du pixel. Ce transistor supplémentaire permet de transférer les charges accumulées dans la photodiode D vers le noeud du pixel à un instant choisi. [0046] Des circuits d'adressage, généralement des registres à décalage, générant les signaux de commande Phi_ligne et Phi_ran, lorsqu'il est mis en oeuvre, ne sont pas représentés sur les figures 1 et 2. Les circuits d'adressage sont disposés en extrémité de ligne. [0047] L'appellation ligne et colonne est purement arbitraire et pourrait être inversée. Fonc- 7 tionnellement, les détecteurs 10 et 20 comprennent des conducteurs appelés conducteurs de ligne véhiculant des signaux de commande des différents pixels et des conducteurs appelés conducteurs de colonne permettant le recueil d'informations collectées par les différents pixels. [0048] Par la suite, on s'intéresse à l'utilisation des informations véhiculées par les conducteurs de colonne. L'invention peut également être mise en oeuvre dans un détecteur réalisé sous forme de barrette, c'est-à-dire ne comprenant qu'une seule ligne de pixels, les colonnes ne comprenant alors qu'un seul pixel. [0049] La figure 3 représente un circuit de lecture 30 disposé en pied de colonne du détecteur 10 ou du détecteur 20. Le circuit de lecture 30 est raccordé à tous les conducteurs de colonne Col. Dans l'exemple représenté, seize conducteurs de colonnes ordonnées de Coll à Coll 6 sont représentés. Il est bien entendu que l'invention n'est pas limitée à un détecteur possédant seize colonnes de pixels et donc seize conducteurs de colonne. L'ordre spatial des conducteurs correspond à celui des pixels dans la matrice. Le pixel P(i, j) a pour voisins immédiats, le pixel P(i,j-1) et le pixel P(i,j-F1). Donc le conducteur de colonne Cola) à pour voisins immédiats le conducteur de colonne Cola-1) d'une part et le conducteur de colonne Col(j-El) d'autre part. [0050] Dans l'exemple représenté, le circuit de lecture 30 comprend quatre multiplexeurs à quatre entrées A, B, C et D, chaque multiplexeur recevant sur chacune de ses entrées un signal d'un conducteur de colonne Col. De façon plus générale chaque multiplexeur possède K entrées. Chaque multiplexeur reçoit les signaux de K conducteurs de colonne Col, un signal par entrée, K étant supérieur ou égal à 2. Si le détecteur comprend Q conducteurs de colonne, Q est alors égal à 1(2 dans l'exemple de la figure 3. On verra plus loin comment mettre en oeuvre des matrices à plus grand nombre de colonnes. [0051] Dans l'exemple représenté, les entrées de chacun des multiplexeurs sont ordonnées de 1 à 4 soit de Al à A4 pour le multiplexeur A et de même pour les autres multiplexeurs B, C et D. Les quatre premières colonnes Coll à Co14 sont respectivement raccordées aux quatre premières entrées de chacun des quatre multiplexeurs. Autrement dit, le conducteur de colonne Coli est raccordé à l'entrée AI, le conducteur de colonne Co12 est raccordé à l'entrée BI, le conducteur de colonne Co13 est raccordé à l'entrée Cl et le conducteur de colonne Co14 est raccordé à l'entrée Dl. Ensuite les quatre conducteurs de colonne suivants Col5 à Co18 sont respectivement raccordés aux quatre deuxièmes entrées de chacun des quatre multiplexeurs. Autrement dit le conducteur de colonne Col5 est raccordé à l'entrée A2, le conducteur de colonne Co16 est raccordé à l'entrée B2. le conducteur de colonne Co17 est raccordé à l'entrée C2 et le conducteur de colonne Co18 est raccordé à l'entrée D2. Le raccordement des conducteurs colonne s'enchaine de la même façon jusqu'à raccorder le conducteur 8 Co116 à l'entrée D4. [0052] De façon plus générale, avec N multiplexeurs possédant chacun K entrées, on ordonne les multiplexeurs de 1 à Q/K, n représentant le rang du multiplexeur courant. En notant q le rang du conducteur colonne, la colonne de rang q, avec q compris entre 1 et K2, est raccordée au multiplexeur de rang n modulo K. [0053] Avec cc mode de raccordement des conducteurs colonne aux multiplexeurs, deux conducteurs colonne voisins ne sont pas raccordés à un même multiplexeur. Ainsi il est possible de traiter simultanément les informations provenant de deux colonnes voisines. Un regroupement réalisé en aval des multiplexeurs s'en trouve facilité du fait de la simultanéité dans le traitement des informations issues de pixels voisins. L'amont et l'aval sont définis dans le sens de transfert des signaux provenant des pixels. [0054] Lors d'une phase de lecture d'une ligne du détecteur 10, les signaux de toutes les colonnes sont présentés quasi simultanément aux différentes entrées des multiplexeurs. Chaque multiplexeur délivre sur sa sortie successivement les signaux qu'il reçoit de chacune de ses entrées et dans l'ordre de ses entrées. Par exemple, en se référant à la figure 3, le multiplexeur A délivre le signal de la colonne Coll reçu sur son entrée Al, puis le signal de la colonne ColS reçu sur son entrée A2, puis le signal de la colonne Col9 reçu sur son entrée A3 et enfin le signal de la colonne Cella reçu sur son entrée A4. Il en est de même pour les autres multiplexeurs B, C et D. Les quatre multiplexeurs fonctionnant de façon simultanée et avantageusement synchronisée, on retrouve simultanément le signal de la colonne Coll en sortie du multiplexeur A, le signal de la colonne Co12 en sortie du multiplexeur B. le signal de la colonne Co13 en sortie du multiplexeur C et le signal de la colonne Co14 en sortie du multiplexeur D. A l'instant d'après, on retrouve les signaux des colonnes Co15. Co16, Co17 et Col8 respectivement en sortie de chacun des multiplexeurs et ainsi de suite pour toutes les colonnes du détecteur 10. [0055] Sur la figure 3, le nombre de conducteurs colonne Q est égal au nombre d'entrées de chaque convertisseur élevé au carré soit K2. Ceci constitue la brique de base de l'invention. Pour mettre en oeuvre un plus grand nombre de colonnes de pixels et donc un plus grand nombre de conducteurs de colonnes, cette brique peut être répliquée pour les colonnes au-delà de K2. Plus précisément, lorsque Q est supérieur à K2, la colonne de rang q avec q supérieur à K' est raccordée à un multiplexeur de rang (n modulo K2) modulo K. [0056] Le détecteur 10 peut comprendre en aval de chaque multiplexeur un circuit de conversion. Autrement dit, chaque multiplexeur diffuse un signal multiplexé vers le circuit de conversion qui lui est associé. Il y a autant de circuits de conversion que de multiplexeurs. Dans les détecteurs 10 ou 20, il y a Q/K circuits de conversion. La présence des multiplexeurs permet de réduire le nombre de circuits de conversion d'un 9 facteur Q/K. Dans l'exemple de la figure 3, les circuits dc conversion sont référencés 32 avec en indice le repère du multiplexeur qui lui est associé. [0057] La figure 4 donne un exemple de circuit de conversion analogique formé d'un in- tégrateur 33. Chaque sortie des multiplexeurs A à D est relié à une entrée inverscuse d'un amplificateur 37 monté en intégrateur. Une capacité d'intégration 35 est montée entre l'entrée inverscuse et la sortie de l'amplificateur 37 formant la sortie du circuit dc conversion. L'entrée non inverscuse de l'amplificateur 37 est reliée à un potentiel de référence qui, dans l'exemple représenté, est une masse électrique. Le circuit de conversion 33 comprend un interrupteur électronique 36 raccordé en parallèle dc la capacité d'intégration 35. L'interrupteur électronique 36 permet la remise à zéro du circuit de conversion 33. Le circuit de conversion 33 permet de convertir en tension les charges véhiculées dans les conducteurs colonne associés. Alternativement ou en complément, le circuit de conversion peut numériser les signaux véhiculés dans les conducteurs colonne. [0058] Le circuit de lecture 30 peut comprendre en outre un réseau d'interrupteurs 38 permettant de regrouper des signaux issus de pixels voisins. Un exemple de réseau d'interrupteurs 38 est donné sur la figure 5. Le réseau d'interrupteurs 38 est avantageusement disposé en aval des circuits de conversion quand ils sont présents. Dans l'exemple représenté sur la figure 3, où les multiplexeurs possèdent chacun quatre entrées, le réseau d'interrupteurs 38 est configure pour regrouper les signaux de pixels voisins par deux ou par quatre. Plus précisément, pour regrouper des pixels voisins, le réseau d'interrupteurs 38 comprend trois interrupteurs électroniques 39, 40 et 41 et un module de pilotage 42 des trois interrupteurs 39, 40 et 41. L'interrupteur 39 permet de connecter entre elles les sorties des multiplexeurs A et B. Une capacité 43 peut être raccordée à la sortie du multiplexeur A et une capacité 44 peut être raccordée à la sortie du multiplexeur B. En fermant l'interrupteur 39 les capacités 43 et 44 sont alors connectées en parallèle, ce qui permet de moyenner les signaux présents sur les sorties des multiplexeurs A et B. De même l'interrupteur 41 permet de connecter les sorties des multiplexeurs C et D. Une capacité 45 peut être raccordée à la sortie du multiplexeur C et une capacité 46 peut être raccordée à la sortie du multiplexeur D. Ainsi, on retrouve en sortie du réseau d'inten-upteurs 38, au premier instant, le regroupement des colonnes Coll et Co12 d'une part et le regroupement des colonnes Co13 et Co14 d'une part. A l'instant suivant, on retrouve en sortie du réseau d'interrupteurs 38, le regroupement des colonnes Col5 et Co16 d'une part et le regroupement des colonnes Co17 et Co18 d'une part et ainsi de suite jusqu'au quatrième instant où les multiplexeurs délivrent les signaux présents sur leur quatrième entrée respective. [0059] De la même façon pour regrouper des pixels voisins par quatre, les sorties des multi- plexeurs A, B, C et D sont toutes connectées. A cet effet, L'interrupteur 40 permet de connecter les sorties des multiplexeurs B et C. l'interrupteur 40 n'est fermé qu'avec les interrupteurs 39 et 41. Lorsque les trois interrupteurs 39 à 41 sont fermés, les quatre capacités 43 à 46 sont connectées en parallèle, ce qui permet de moyenner les signaux présents sur les sorties des quatre multiplexeurs A à D. On retrouve ainsi en sortie du réseau d'interrupteurs 38, au premier instant, le regroupement des colonnes Coll, Co12, Col3 et Co14 et ainsi de suite jusqu'au quatrième instant où on retrouve ainsi en sortie du réseau d'interrupteurs 38, le regroupement des colonnes Co113, Co114, Co115 et Col 16. [0060] Il est bien sur possible de n'opérer aucun regroupement en ne fermant aucun in- terrupteur du réseau d'interrupteurs 38. Les sorties du réseau d'interrupteurs 38 peuvent être raccordées à un multiplexeur 50 formé par exemple d'un registre à décalage à entrées parallèles et sortie série afin de délivrer en série les informations collectées dans le détecteur pour former une image. En sortie du multiplexeur 50, les informations élémentaires délivrées en série peuvent donc être issus de chacun des pixels pris isolément ou d'un regroupement de pixels voisins en fonction de la commande du réseau d'interrupteurs 38. [0061] La figure 5 présente un exemple mettant en oeuvre des multiplexeurs à quatre entrées permettant de réaliser des regroupements par deux ou par quatre. De façon plus générale, il est possible de mettre en oeuvre d'autres multiplexeurs possédant un nombre différent d'entrées. Par exemple, avec douze multiplexeurs à douze entrées, il est possible de réaliser des regroupements par deux, trois, quatre, six et douze colonnes voisines. De façon plus générale, en mettant en oeuvre K multiplexeurs à K entrées, il est possible de réaliser des regroupements de colonnes par tous les sous multiples de K et aussi un regroupement par K colonnes. [0062] Comme on l'a vu plus haut, Il est possible de réaliser un détecteur avec un nombre de colonnes Q supérieur à K2. Dans ce cas, le détecteur dispose d'autant de réseaux d'interrupteurs que de groupes de K multiplexeurs dont les rangs n modulo K sont compris entre 1 et K. 11