Brevet FR3094829A1 — publié le 20201009

Description Titre de l'invention : Procédé d'écriture de mémoire non-volatile électriquement effaçable et programmable et circuit intégré cor- respondant [0001] Des modes de mise en oeuvre et de réalisation concernent les circuits intégrés de mémoires non-volatiles, en particulier l'écriture de mémoire non-volatile électriquement effaçable et programmable « EEPROM [0002] Lcs circuits intégrés de mémoires EEPROM comprennent typiquement un plan mémoire, stockant les données mémorisées, et des décodeurs pour accéder aux données dans le plan mémoire, ainsi qu'une partie périphérique. [0003] La partie périphérique comporte typiquement une partie logique dimensionnée pour une alimentation de par exemple 5V, comprenant classiquement des moyens de commande et une interface de communication telle qu'une interface de bus PC (« Inter-Integrated Circuits », norme bien connue de l'homme de l'art). La partie périphérique comporte également une partie analogique comprenant des générateurs de hautes tensions ou de rampes de tension, des amplificateurs, et encore des générateurs de courant de référence. [0004] Il est souhaitable de réduire l'encombrement des dispositifs de circuit intégré. [0005] 11 a été proposé des techniques de réduction de la taille du plan mémoire EEPROM. [0006] Cela étant, pour une capacité mémoire totale donnée, les avantages de la réduction du plan mémoire sont partiellement effacés par l'encombrement de la partie périphérique. Ce phénomène est pire pour les densités mémoire les plus faibles. [0007] On peut définir un paramètre d'efficacité de la surface du plan mémoire « AE » où AE désigne le rapport (surface du plan mémoire + décodeurs) / surface totale de la mémoire. [0008] Par exemple, pour une mémoire de 128kbit AE > 50 % en technologie 0,18Rm. et AE N, voir ci-après). [0135] L'ajustement dynamique de la fréquence du signal d'oscillation Pose comprend un ajustement 302 d'un palier élémentaire de la fréquence du signal d'oscillation. [0136] Par exemple connecter un élément capacitif Ci ou déconnecter un générateur de courant d'alimentation Irefi dans le circuit oscillateur OSC, permet de diminuer la fréquence du signal d'oscillation Pose d'un palier. [0137] Le nombre K de périodes du signal d'oscillation Fosc est alors compté 304 pendant la durée de la constante de temps Tosc du circuit de filtre RFt. [0138] La modification 302 et le comptage 304 sont alors répétés jusqu'à atteindre le nombre de périodes comptées K le plus proche d'un nombre ciblé préétabli N. [0139] Le nombre ciblé N est préétabli en fonction de la fréquence souhaitée du signal d'horloge CLK et de la durée du la constante de temps Tosc du circuit de filtre RFt. [0140] Si K>N 306, et si le compteur d'itération i n'a pas atteint une limite maximale d'itération possibles (i=I) 308, alors le compteur d'itération est incrémenté i=i+1 et la modification 302, le comptage 304 et les tests 306, 308 sont répétés. [0141] Si K REVENDICATIONSProcédé d'écriture de mémoire non-volatile électriquement effaçable et programmable (NVM), comprenant dans un cycle d'écriture (100) : - connecter fonctionnellement (20) un circuit de filtre (33) appartenant à une interface de communication (80) physiquement connectée sur un bus (BUS), avec un circuit oscillateur (31) ; - générer (31) par le circuit oscillateur un signal d'oscillations (Fosc) et réguler (35) le signal d'oscillation avec le circuit de filtre (33), de façon à générer (30) un signal d'horloge (CLK) pour cadencer (40) le cycle d'écriture. Procédé selon la revendication 1, dans lequel avant de connecter fonctionnellement (20) le circuit de filtre (33) avec le circuit oscillateur (31), on déconnecte fonctionnellement le circuit de filtre (33) de l'interface de communication (80). Procédé selon l'une des revendications 1 ou 2, dans lequel avant de connecter fonctionnellement le circuit de filtre (33) avec le circuit oscillateur (31), le circuit de filtre (33) est déconnecté fonctionnellement du circuit oscillateur (31) et est connecté fonctionnement à l'interface de cormuunication (80). Procédé selon l'une des revendications précédentes, dans lequel connecter fonctionnellement le circuit de filtre (RFt) et le circuit oscillateur (OSC, RGOSC) comprend des opérations logiques sur un signal provenant du circuit oscillateur (outOSC) et destiné au circuit de filtre (inRFt) avec un signal de sélection de mode (wrt), de façon à délivrer au circuit de filtre (inRFt) un signal suivant le signal provenant du circuit oscillateur (outOSC), et des opérations logiques sur un signal provenant du circuit de filtre (outRFt) et destiné au circuit oscillateur (inOSC) avec le signal de sélection de mode (wrt), de façon à délivrer au circuit oscillateur un signal suivant le signal provenant du circuit de filtre (outRFt). Procédé selon l'une des revendications précédentes prise en combinaison avec la revendication 2, dans lequel déconnecter fonctionnellement le circuit de filtre (RFt) et l'interface de communication (INTB) comprend des opérations logiques sur un signal provenant de l'interface de communication (SDA) et destiné au circuit de filtre (inRFt) avec un signal de sélection de mode (wrt), le signal de sélection de mode (wrt) déterminant le résultat des opérations logiques à un signal 19 [Revendication 6] [Revendication 7] [Revendication 8] [Revendication 9] [Revendication 10] [Revendication 11] [Revendication 12] de valeur arbitraire constante, et des opérations logiques sur un signal provenant du circuit de filtre (outRFt) et destiné à l'interface de communication (FFD) avec le signal de sélection de mode (wrt), le signal de sélection de mode (wrt) déterminant le résultat des opérations logiques à un signal de valeur arbitraire constante. Procédé selon l'une des revendications précédentes, dans lequel le circuit de filtre (RFt) a une constante de temps ajustable (T), et avant de réguler le signal d'oscillation avec le circuit de filtre (RH), on ajuste la constante de temps (T) à une valeur donnée avec une précision donnée (Tose). Procédé selon l'une des revendications précédentes, dans lequel la fréquence du signal d'oscillation (Fosc) est ajustahle dynamiquement, et la régulation (33) du signal d'oscillation comprend un ajustement dynamique de la fréquence du signal d'oscillation (Fosc) relativement à une constante de temps (Tosc) du circuit de filtre (RFt). Procédé selon la revendication 7, dans lequel ladite régulation (33) du signal d'oscillation est effectuée au début de chaque cycle d'écriture (100). Procédé selon l'une des revendications 7 ou 8, dans lequel ledit ajustement dynamique de la fréquence du signal d'oscillation (Fosc) comprend un comptage (304) du nombre de périodes du signal d'oscillation (Fosc) pendant la durée de la constante de temps (Tosc), un ajustement (302) d'un palier de la fréquence du signal d'oscillation, et une répétition (310) du comptage et de l'ajustement jusqu'à atteindre le nombre de périodes comptées (K) le plus proche d'un nombre ciblé préétabli (N). Procédé selon l'une des revendications 7 à 9, dans lequel générer (30) le signal d'horloge (CLK) comprend en outre une division de la fréquence du signal d'oscillation régulé (Fosc). Procédé selon la revendication 10, comprenant en outre dans un cycle d'écriture (100), une génération (90) de hautes tensions d'écritures (HV) comprenant des commutations d'éléments capacitifs à des tensions d'alimentations, les commutations étant cadencées par le signal d'oscillation (Fosc) généré par le circuit oscillateur (31). Procédé selon l'une des revendications 1 à 6, dans lequel la génération d'un signal d'oscillations comprend une accumulation de retards élémentaires (t), et la régulation du signal d'oscillation comprend une insertion, dans ladite accumulation, d'un retard supplémentaire (Tosc) 20 égal à une constante de temps du circuit de filtre (RFt), l'accumulation de retards élémentaires (t) étant négligeable en durée par rapport au retard supplémentaire (Tose). [Revendication 13] Circuit intégré de mémoire non-volatile électriquement effaçable et pro- grammable (NVM), comprenant une machine d'état (ME) configure° pour commander des opérations d'écriture dans un cycle d'écriture cadencées par un signal d'horloge (CLK), une interface de communication (INTB) comprenant un circuit de filtre (RFt) et physiquement connectée sur un bus (BUS), et des moyens de génération du signal d'horloge (GENCLK) comprenant un circuit oscillateur (OSC, RGOSC) et configurés pour, dans un cycle d'écriture : - connecter fonctionnellement le circuit de filtre (RFt) avec le circuit oscillateur (OSC, RGOSC) ; - générer un signal d'oscillations (Fosc) avec le circuit oscillateur et réguler le signal d'oscillation avec le circuit de filtre (RFt) de façon à générer le signal d'horloge (CLK). [Revendication 14] Circuit intégré selon la revendication 13, dans lequel les moyens de gé- nération du signal d'horloge (GENCLK) sont configurés pour déconnecter fonctionnellement le circuit de filtre (RFt) de l'interface de communication (INTB), avant de connecter fonctionnellement le circuit de filtre (RFt) avec le circuit oscillateur (OSC, RGOSC). [Revendication 15] Circuit intégré selon l'une des revendications 13 ou 14, dans lequel le circuit (le filtre (RFt) est destiné à être déconnecté fonctionnellement du circuit oscillateur (OSC, RGOSC) et à être connecté fonctionnellement l'interface de communication (INTB), avant d'être connecté fonctionnellement avec le circuit oscillateur (OSC, RGOSC). [Revendication 16] Circuit intégré selon l'une des revendications 13 à 15, dans lequel, pour connecter fonctionnellement le circuit de filtre (RFt) et le circuit oscillateur (OSC, RGOSC), les moyens de génération du signal d'horloge (GENCLK) comprennent des portes logiques connectées sur une entrée du circuit filtre (inRFt) configurées pour, en présence d'un signal de sélection de mode (wrt), générer sur l'entrée du circuit filtre (inRFt) un signal suivant un signal provenant du circuit oscillateur (outOSC) ; et des portes logiques connectées sur une sortie du circuit filtre (outRFt) configurées pour, en présence du signal de sélection de mode (wrt), générer sur une entrée du circuit oscillateur (inOSC) un signal suivant un signal sur la sortie du circuit de filtre (outRFt). [Revendication 17] Circuit intégré selon l'une des revendications 13 à 16 prise en com- 21 hinaison avec la revendication 14, dans lequel, pour déconnecter fonctionnellement le circuit de filtre (RFt) et l'interface de communication (1NTB), les moyens de génération du signal d'horloge (GENCLK) comprennent des portes logiques connectées respectivement sur une entrée du circuit filtre (inRFt) et sur une sortie du circuit filtre (outRFt), les portes logiques étant configurécs pour générer un signal à une valeur arbitraire constante en présence d'un signal de sélection de mode (wrt), indifféremment de signaux destinés au circuit de filtre provenant de l'interface de communication (SDA) ou de signaux en sortie du filtre (outRFt). [Revendication 18] Circuit intégré selon l'une des revendications 13 à 17, dans Icqucl le circuit de filtre (RFt) a une constante de temps (T) ajustahle, et les moyens de génération du signal d'horloge (GENCLK) sont configurés pour ajuster la constante de temps (T) à une valeur donnée (Tosc) avec une précision donnée. [Revendication 19] Circuit intégré selon l'une des revendications 13 à 18, dans Icqucl le circuit oscillateur (OSC) comprend un moyen d'ajustement (MDYN) capable d'ajuster dynamiquement la fréquence du signal d'oscillation (Fosc) sur commande, et les moyens de génération du signal d'horloge (GENCLK) sont configurés pour commander un ajustement dynamique de la fréquence du signal d'oscillation (Fosc) relativement à une constante de temps (Tosc) du circuit de filtre (RFt), pour réguler le signal d'oscillation (Fosc). [Revendication 20] Circuit intégré selon la revendication 19, dans lequel le moyen d'ajustement (MDYN) du circuit oscillateur (OSC) comprend un élément capacitif (Ci) de valeur capacitive commandable, ou un générateur de courant d'alimentation (Irefi) d'intensité commandable. [Revendication 21] Circuit intégré selon l'une des revendications 19 ou 20, dans lequel les moyens de génération du signal d'horloge (GENCLK) sont configurés pour réguler le signal d'oscillation (Fosc) au début de chaque cycle d'écriture. [Revendication 22] Circuit intégré selon l'une des revendications 19 à 21, dans lequel le moyen d'ajustement (MDYN) du circuit oscillateur (OSC) comprend un compteur configuré pour compter le nombre de périodes (K) du signal d'oscillation (Fosc) pendant la durée de la constante de temps (Tosc), et est configuré pour ajuster d'un palier élémentaire (304) la fréquence du signal d'oscillation (Fosc), et pour répéter le comptage et l'ajustement jusqu'à atteindre le nombre de périodes comptées (K) le plus proche [Revendication 23] d'un nombre ciblé préétabli (N). [Revendication 24] Circuit intégré selon l'une des revendications 19 à 22, dans Icqucl les moyens de génération du signal d'horloge (GENCLK) comprennent en outre un diviseur de fréquence (FDIV) configure pour diviser la fréquence du signal d'oscillation régulé (Fosc). [Revendication 25] Circuit intégré selon la revendication 23, comprenant en outre un circuit de pompe de charge (PCHV) configure pour générer des hautes tensions d'écritures comprenant des commutations d'éléments capacitifs sur des tensions d'alimentations, les commutations étant cadencées par le signal d'oscillation (Fosc) généré par le circuit oscillateur (OSC). Circuit intégré selon l'une des revendications 13 à 18, dans Icqucl le circuit oscillateur (RGOSC) comprend un oscillateur en anneau configure pour générer une accumulation de retards élémentaires (t) sur un signal, et les moyens de génération du signal d'horloge (GENCLK) sont configurés pour connecter le circuit de filtre (RFt) dans circuit de l'oscillateur en anneau (RGOSC), introduisant un retard supplémentaire (Tosc) égal à une constante de temps du circuit de filtre (RFt), l'accumulation de retards élémentaires (t) étant négligeable en durée par rapport au retard supplémentaire (Tosc).