Brevet FR3093592A1 — publié le 20200911

Description Titre de l'invention : Circuit intégré comportant un condensateur tridimensionnel Domaine technique [0001] La présente description concerne de façon générale les circuits intégrés, et vise plus particulièrement un circuit intégré comportant un condensateur tridimensionnel. Technique antérieure [0002] De façon classique, dans le domaine des circuits intégrés, un condensateur est formé entre des couches conductrices parallèles à la surface d'un substrat. On parle alors de condensateur bidimensionnel. [0003] Pour augmenter la capacité par unité de surface du condensateur, on a proposé des condensateurs dits tridimensionnels, formés entre des couches conductrices s'étendant au moins en partie sur les parois latérales et sur le fond de tranchées orthogonales à la surface du substrat. [0004] Il serait souhaitable de pouvoir améliorer au moins en partie certains aspects des circuits intégrés connus comportant des condensateurs tridimensionnels. Résumé de l'invention 100051 Un mode de réalisation prévoit un circuit intégré comportant un substrat, le substrat comportant une première région ayant une première épaisseur et une deuxième région ayant une deuxième épaisseur inférieure à la première épaisseur, le circuit comportant un condensateur tridimensionnel formé dans et sur la première région, et au moins des première et deuxième bornes de connexion formées sur la deuxième région, les première et deuxième bornes de connexion étant connectées respectivement à des première et deuxième électrodes du condensateur tridimensionnel. [0006] Selon un mode de réalisation, le condensateur tridimensionnel comprend un em- pilement d'une première couche conductrice, d'une première couche diélectrique, et d'une deuxième couche conductrice disposée du côté de la première couche diélectrique opposé à la première couche conductrice, l'empilement s'étendant sur les parois latérales et sur le fond de tranchées formées dans la première région du substrat, les première et deuxième couches formant respectivement les première et deuxième électrodes du condensateur tridimensionnel. [0007] Selon un mode de réalisation, l'empilement comprend en outre une deuxième couche diélectrique disposée du côté de la deuxième couche conductrice opposé à la première couche diélectrique, et une troisième couche conductrice disposée du côté de la deuxième couche diélectrique opposé à la deuxième couche conductrice, la troisième couche conductrice étant connectée à la première borne de connexion. 2 100081 Selon un mode de réalisation, la première région est une région centrale du substrat, et la deuxième région est une région périphérique du substrat. [0009] Selon un mode de réalisation, la face du substrat opposée aux première et deuxième bornes de connexion est sensiblement plane. [0010] Selon un mode de réalisation, la différence d'épaisseur entre les première et deuxième régions du substrat est comprise entre 10 et 40 !lm. [0011] Selon un mode de réalisation, le circuit intégré comporte en outre des troisième et quatrième bornes de connexion disposées respectivement en vis-à-vis des première et deuxième bornes de connexion, du côté du substrat opposé aux première et deuxième bornes de connexion, la troisième borne de connexion étant connectée à la première borne de connexion par un premier via conducteur traversant le substrat et la quatrième borne de connexion étant connectée à la deuxième borne de connexion par un deuxième via conducteur traversant le substrat. [0012] Selon un mode de réalisation, les première et deuxième bornes de connexion com- prennent chacune une bille de soudure ou un pilier métallique de connexion. [0013] Selon un mode de réalisation, le circuit intégré comporte une couche isolante de protection s'étendant sur la deuxième région du substrat, la couche isolante de protection ne s'étendant pas sur la première région du substrat. Un autre mode de réalisation prévoit un procédé de fabrication d'un circuit intégré, comportant les étapes suivantes : a) réaliser une gravure localisée d'une partie de l'épaisseur d'un substrat de façon à définir dans le substrat une première région ayant une première épaisseur et une deuxième région ayant une deuxième épaisseur inférieure à la première épaisseur ; b) former un condensateur tridimensionnel dans et sur la première région ; et c) former sur la deuxième région des première et deuxième bornes de connexion connectées respectivement à des première et deuxième électrodes du condensateur tridimensionnel. Brève description des dessins [0014] Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : [0015] [fig.]] la figure 1 est une vue en coupe schématique d'un exemple de circuit intégré comportant un condensateur tridimensionnel ; [0016] [fig.2] la figure 2 est une vue en coupe schématique d'un exemple d'un mode de réalisation d'un circuit intégré comportant un condensateur tridimensionnel ; 3 100171 Ifig.31 la figure 3 est une vue en coupe schématique d'une variante de réalisation du circuit intégré de la figure 2 ; [0018] [fig.4] la figure 4 est une vue en coupe schématique illustrant une étape d'un procédé de fa- brication d'un circuit intégré comportant un condensateur tridimensionnel ; [0019] [fig.5] la figure 5 est une vue en coupe schématique illustrant une autre étape d'un procédé de fabrication d'un circuit intégré comportant un condensateur tridimensionnel ; [0020] [fig.6] la figure 6 est une vue en coupe schématique illustrant une autre étape d'un procédé de fabrication d'un circuit intégré comportant un condensateur tridimensionnel ; [0021] [fig.7] la figure 7 est une vue en coupe schématique illustrant une autre étape d'un procédé de fabrication d'un circuit intégré comportant un condensateur tridimensionnel ; [0022] [fig.8] la figure 8 est une vue en coupe schématique illustrant une autre étape d'un procédé de fabrication d'un circuit intégré comportant un condensateur tridimensionnel ; [0023] [fig.9] la figure 9 est une vue en coupe schématique illustrant une autre étape d'un procédé de fabrication d'un circuit intégré comportant un condensateur tridimensionnel ; [0024] [fig.10] la figure 10 est une vue en coupe schématique illustrant une autre étape d'un procédé de fabrication d'un circuit intégré comportant un condensateur tridimensionnel ; [0025] [fig.11] la figure 11 est une vue en coupe schématique illustrant une variante de réalisation du procédé des figures 4 à 10 ; et [0026] [fig.12] la figure 12 est une vue en coupe schématique et partielle illustrant un autre exemple d'un circuit intégré comportant un condensateur tridimensionnel selon un mode de réa- lisation. Description des modes de réalisation [0027] De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques. [0028] Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. En particulier, la réalisation proprement dite des condensateurs tridimensionnels des circuits intégrés décrits n'a pas été détaillée, les modes de réalisation décrits étant compatibles avec toutes ou la plupart des réalisations connues de condensateurs tridimensionnels. En outre, les utilisations qui peuvent être faites des circuits intégrés décrits n'ont pas été détaillées, les modes de réalisation décrits étant compatibles avec les applications usuelles des circuits intégrés comportant des condensateurs tridimensionnels. [0029] Sauf précision contraire, lorsque l'on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans éléments intermédiaires autres que des conducteurs, et lorsque l'on fait référence à deux éléments reliés ou couplés entre eux, cela signifie que ces deux éléments peuvent être connectés ou être reliés ou couplés par l'intermédiaire d'un ou plusieurs autres éléments. [0030] Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position absolue, tels que les termes "avant", "arrière", "haut", "bas", "gauche", "droite", etc., ou relative, tels que les termes "dessus", "dessous", "supérieur", "inférieur", etc., ou à des qualificatifs d'orientation, tels que les termes "horizontal", "vertical", etc., il est fait référence sauf précision contraire à l'orientation des figures. [0031] Sauf précision contraire, les expressions "environ", "approximativement", "sen- siblement", et "de l'ordre de" signifient à 10 % près, de préférence à 5 % près. [0032] La figure 1 est une vue en coupe schématique d'un exemple de circuit intégré comportant un condensateur tridimensionnel C. [0033] Le circuit intégré de la figure 1 comprend un substrat 101, par exemple un substrat semiconducteur, pal- exemple un substrat en silicium. Dans cet exemple, le substrat 101 présente une épaisseur sensiblement constante sur sensiblement toute sa surface. Un empilement d'une première couche conductrice 103, d'une couche diélectrique 104, et d'une deuxième couche conductrice 105, s'étend de façon continue sur la face supérieure du substrat, ainsi que sur les parois latérales et sur le fond de tranchées ou cavités non traversantes s'étendant depuis la face supérieure du substrat, en direction de sa face inférieure. Les couches 103 et 105 forment respectivement des première et deuxième électrodes du condensateur, et la couche 104 forme le diélectrique du condensateur. Chacune des couches 103 et 105 est par exemple en silicium polycristallin ou en métal. La couche 104 est par exemple en oxyde de silicium. Bien que non visible sur la figure 1, une couche isolante, par exemple en oxyde de silicium, peut faire interface entre la couche conductrice 103 et le substrat 101. [0034] Du côté de la face supérieure du substrat 101, le circuit intégré de la figure 1 comprend deux bornes 107 et 109 de connexion à un dispositif extérieur, connectées respectivement à l'électrode 103 et à l'électrode 105 du condensateur. Dans l'exemple de la figure 1, le condensateur est disposé dans et sur une région centrale du substrat 101, et les homes de connexion 107 et 109 sont disposées sur une région périphérique du substrat 101. [0035] Dans l'exemple représenté, le circuit intégré comprend une couche isolante 111, par exemple en oxyde de silicium, déposée après les couches 103, 104 et 105 du condensateur et revêtant sensiblement toute la surface supérieure du substrat 101. La borne de connexion 107 (en partie gauche de la figure) comprend une plage conductrice 107a, par exemple en métal, par exemple en cuivre ou en aluminium, disposée sur la face supérieure de la couche isolante 111, et un via conducteur 107h, par exemple en le même matériau que la plage 107a, traversant la couche 111 et connectant la plage conductrice 107a à la face supérieure de la couche 103, au niveau d'un prolongement de la couche 103 non revêtu par les couches 104 et 105, s'étendant sur la face supérieure du substrat 101 en vis-à-vis de la plage conductrice 107a. La borne de connexion 109 (en partie droite de la figure) comprend quant à elle une plage conductrice 109a, par exemple en le même matériau que la plage 107a, disposée sur la face supérieure de la couche isolante 111, et un via conducteur 109b, par exemple en le même matériau que le via 10711, traversant la couche 111 et connectant la plage conductrice 109a à la face supérieure de la couche 105, au niveau d'un prolongement de la couche 105 s'étendant sur la face supérieure du substrat 101 en vis-à-vis de la plage conductrice 109a. [0036] Dans l'exemple de la figure 1, le circuit intégré comprend en outre une couche isolante 113, par exemple en nitrure de silicium, en résine, ou en oxyde de silicium, déposée après la formation des plages et vias conducteurs 107a. 10711, 109a. 109b et revêtant sensiblement toute la surface supérieure du substrat 101. La couche isolante 113 comprend une première ouverture traversante formée en vis-à-vis de la plage conductrice 107a et débouchant sur la face supérieure de la plage conductrice 107a, et une deuxième ouverture traversante formée en vis-à-vis de la plage conductrice 109a et débouchant sur la face supérieure de la plage conductrice 109a. La borne de connexion 107 comprend une métallisation 107c en contact avec la plage conductrice 107a, s'étendant sur les parois latérales et au fond de la première ouverture formée dans la couche 113, et, éventuellement, sur une partie de la face supérieure de la couche 113 à la périphérie de la première ouverture formée dans la couche 113. La borne de connexion 109 comprend quant à elle une métallisation 109c en contact avec la plage conductrice 109a, s'étendant sur les parois latérales et au fond de la deuxième ouverture formée dans la couche 113, et, éventuellement, sur une partie de la face supérieure de la couche 113 à la périphérie de la deuxième ouverture formée dans la couche 113. Les métallisations 107c et 109c sont par exemple de même nature. Chacune des métallisations 107c et 109c comprend par exemple un empilement de plusieurs couches métalliques de natures distinctes, parfois appelé UBM (de l'anglais 6 "Under Bump Metall ization" - métallisation sous bossage), par exemple un empilement titane-nickel-or, un empilement titane-nickel-cuivre-or ou un empilement titane-nickel-argent. [0037] Chacune des métallisations 107e et 109e est destinée à recevoir, sur et en contact avec sa face supérieure, un élément de connexion 107d, respectivement 109d, en un matériau de soudure, par exemple à hase d'étain et/ou de plomb et/ou d'argent, destiné à être soudé à une plage métallique de connexion d'un dispositif extérieur. Dans l'exemple de la figure 1, les éléments de connexion 107d et 109d sont des billes de soudure. [0038] Il existe dans l'industrie des circuits intégrés un besoin pour des puces relativement minces. [0039] Dans le circuit intégré de la figure 1, l'épaisseur totale de la puce correspond sen- siblement à la somme des épaisseurs du substrat 101, des couches isolantes 111 et 113, et de la partie des éléments de connexion 107d et 109d en saillie de la face supérieure de la couche isolante 113. L'amincissement du substrat 101 est limité par la profondeur des tranchées du condensateur tridimensionnel. [0040] L'épaisseur du substrat 101 est par exemple comprise entre 400 et 900 pm, par exemple de l'ordre de 500 pm ou de l'ordre de 800 pm. La profondeur de chacune des tranchées du condensateur tridimensionnel est par exemple comprise entre 25 et 50 pm, par exemple de l'ordre de 40 pm. La largeur de chacune des tranchées du condensateur tridimensionnel est par exemple comprise entre 0,5 et 1 pm, par exemple de l'ordre de 0,7 pm. L'épaisseur de la couche isolante Ill est par exemple comprise entre 0,8 et 1,5 pin, par exemple de l'ordre de 1 pm. L'épaisseur de la couche isolante 113 est par exemple comprise entre 0,8 et 1,5 pm, par exemple de l'ordre de 1 Fm. La hauteur de la partie des éléments de connexion 107d, 109d en saillie de la face supérieure de la couche 113 est par exemple comprise entre 20 et 80 pm. A titre d'exemple, les éléments de connexion 107d, 109d sont des billes de soudure sensiblement sphériques, de diamètre compris entre 40 et 60 Fm. [0041] La figure 2 est une vue en coupe schématique d'un exemple d'un mode de réalisation d'un circuit intégré comportant un condensateur tridimensionnel C. [0042] Le circuit intégré de la figure 2 comprend des éléments communs avec le circuit intégré de la figure 1. Ces éléments ne seront pas détaillés à nouveau ci-après. Dans la suite, seules les différences entre les deux circuits seront mises en exergue. [0043] Le circuit intégré de la figure 2 diffère du circuit intégré de la figure 1 principalement en ce que, dans le circuit de la figure 2, le substrat 101 n'a pas une épaisseur constante mais comporte une première région 101a ayant une première épaisseur el, et une deuxième région 10lb non superposée à la première région, ayant une deuxième épaisseur e2 inférieure à el. Dans l'exemple représenté, la région 101a est une région 7 centrale du substrat 101, et la région 101b est une région périphérique du substrat 101. Les modes de réalisation décrits ne se limitent toutefois pas à ce cas particulier. Dans cet exemple, la face inférieure du substrat 101 est sensiblement plane. Du côté de sa face supérieure, le substrat 101 présente une structure en forme de plateau ou mésa. Plus particulièrement, la région centrale 101 a du substrat 101 forme un plot ou îlot en saillie d'une hauteur sensiblement égale à cl-c2, par rapport à la face supérieure de la région périphérique 101b. [0044] Le condensateur tridimensionnel est formé dans et sur la région 101 a d'épaisseur cl du substrat 101, et les bornes de connexion 107 et 109 du circuit sont formées sur la région 101b d'épaisseur e2 du substrat 101. Dans l'exemple représenté, les couches 103, 104 et 105 s'étendent sur les flancs de la structure mesa formée par la région centrale 101 a du substrat 101, et sur une partie de la face supérieure de la région périphérique 10111 du substrat 101, pour permettre la reprise d'un contact électrique sur la couche 103 via la borne de connexion 107 et sur la couche 105 via la borne de connexion 109, de façon similaire à ce qui a été décrit en relation avec la figure 1. [0045] L'épaisseur cl de la partie centrale 101 a du substrat 101 est par exemple identique ou similaire à l'épaisseur du substrat 101 de la figure 1. Les dimensions des tranchées du condensateur tridimensionnel peuvent être identiques ou similaires à ce qui a été décrit en relation avec la figure 1. L'épaisseur c2 de la partie périphérique 101b du substrat 101 est choisie suffisamment élevée pour d'une part garantir la résistance mécanique du substrat 101, et d'autre part s'assurer que la face supérieure des éléments de connexion 107d, 109d reste surélevée par rapport à la face supérieure de la partie centrale du circuit. A titre d'exemple, la différence el-e2 entre l'épaisseur de la région 101a et l'épaisseur de la région l0lb est comprise entre 10 et 40 !An. [0046] Un avantage du circuit intégré de la figure 2 est que l'amincissement localisé du substrat 101 dans la région 10lb de formation des bornes de connexion du circuit à un dispositif extérieur, permet d'obtenir une puce d'épaisseur totale réduite par rapport à l'exemple de la figure 1, tout en conservant une région de substrat 101a d'épaisseur relativement importante pour former le condensateur tridimensionnel. [0047] On notera que dans l'exemple de la figure 2, la couche isolante 113 est présente uniquement sur la face supérieure de la région périphérique l0lb du substrat 101, et non sur la face supérieure de la région centrale 101a du substrat 101. Ceci permet un gain supplémentaire sur l'épaisseur totale de la puce (d'une valeur sensiblement égale à l'épaisseur de la couche 113). La couche isolante 1 1 1 revêt quant à elle toute la surface supérieure du substrat de façon à protéger l'électrode supérieure 105 du condensateur tridimensionnel contre d'éventuels courts-circuits. A titre de variante la couche isolante 113 peut également s'étendre sur toute la surface supérieure du substrat 101. [0048] La figure 3 est une vue en coupe schématique d'une variante de réalisation du circuit 8 intégré de la figure 2. [0049] La variante de la figure 3 diffère de l'exemple de la figure 2 principalement en ce que, dans l'exemple de la figure 3, le circuit intégré comprend en outre, en plus des bornes de connexion 107 et 109 disposées du côté de la face supérieure du substrat, des bornes de connexion 307 et 309 disposées du côté de la face inférieure du substrat. Dans cet exemple, la borne 307 comprend une plage conductrice, par exemple en métal, par exemple en cuivre ou en aluminium, disposée sur la face inférieure du substrat 101, en vis-à-vis de la plage conductrice 107a de la borne 107. La borne 309 comprend quant à elle une plage conductrice, par exemple en le même matériau que la plage conductrice de la borne 307, disposée sur la face inférieure du substrat 101, en vis-à-vis de la plage conductrice 109a de la borne 109. Les bornes 307 et 309 peuvent être isolées électriquement du substrat 101 par une couche isolante d'interface, non visible sur la figure 3. [0050] Le circuit intégré de la figure 3 comprend en outre un via conducteur 311 traversant verticalement la couche isolante 111 et le substrat 101, et connectant la face inférieure de la plage conductrice 107a de la borne 107 à la face supérieure de la borne 307. Le circuit de la figure 3 comprend de plus un via conducteur 313 traversant verticalement la couche isolante 111 et le substrat 101, et connectant la face inférieure de la plage conductrice 109a de la borne 109 à la face supérieure de la borne 309. Les vias conducteurs 311 et 313 sont par exemple en métal, par exemple en cuivre. Chacun des vias conducteurs 311 et 313 peut être isolé électriquement du substrat 101 par une couche isolante d'interface, non visible sur la figure 3. [0051] Un avantage de la variante de réalisation de la figure 3 est qu'elle permet une connexion en face supérieure et en face inférieure du circuit. Ceci permet de réaliser des assemblages comportant plusieurs circuits intégrés interconnectés empilés verticalement. A titre d'exemple, plusieurs circuits du type décrit en relation avec la figure 3 peuvent être empilés, chaque circuit ayant ses bornes de connexion supérieures 107 et 109 connectées respectivement aux bornes de connexion inférieures 307 et 309 du circuit sus-jacent, de façon à connecter en parallèle les condensateurs tridimensionnels des différents circuits. [0052] Les figures 4 à 10 sont des vues en coupe schématiques illustrant des étapes suc- cessives d'un exemple d'un procédé de fabrication d'un circuit intégré du type décrit en relation avec la figure 2. [0053] La figure 4 illustre une étape de dépôt d'un masque dur 401 sur la face supérieure du substrat 101. A ce stade, l'épaisseur du substrat 101 est sensiblement constante sur sensiblement toute la surface du circuit. Le masque dur 401 est par exemple en un matériau isolant, par exemple en oxyde de silicium. Il comporte des ouvertures traversantes 402 en vis-à-vis des futures tranchées du condensateur tridimensionnel. A 9 l'exception des zones du substrat 101 situées en vis-à-vis des ouvertures 402, le masque dur 401 recouvre sensiblement toute la surface supérieure du substrat 101. Le masque dur 401 est par exemple formé par dépôt, photolithographie et gravure d'une couche d'un matériau isolant. [0054] La figure 5 illustre une étape de dépôt d'une couche dc protection 404 sur la face su- périeure du circuit. La couche 404 est en un matériau gravable sélectivement par rapport au matériau du masque dur 401. La couche 404 est par exemple en un matériau isolant, par exemple en nitrure dc silicium. La couche 404 est déposée de façon continue sur sensiblement toute la surface supérieure du circuit. Ainsi, la couche 404 est en contact avec la face supérieure du masque dur 401, ainsi qu'avec la face supérieure du substrat 101 au fond des ouvertures 402 du masque dur 401. [0055] La figure 6 illustre une étape de retrait localisé de l'empilement des couches 401 et 404 en vis-à-vis de la partie périphérique 101 h du substrat 101. Les couches 401 et 404 sont en revanche conservées en vis-à-vis de la partie centrale 101 a du substrat 101. Le retrait localisé des couches 401 et 404 est par exemple réalisé par photolithographie et gravure. [0056] La figure 7 illustre une étape de gravure partielle du substrat 101, à partir de sa face supérieure, en vis-à-vis des portions exposées de la face supérieure du substrat (suite au retrait localisé des couches 401 et 404), c'est-à-dire dans la région périphérique 101b du substrat. Lors de cette étape, une partie de l'épaisseur du substrat est retirée dans sa partie périphérique 101b. L'épaisseur initiale du substrat 101 est en revanche conservée dans sa partie centrale 101a, du fait de la présence des couches de masquage 401 et 404. La gravure mise en oeuvre à cette étape est par exemple une gravure plasma. Dans cet exemple, la gravure mise en oeuvre est une gravure anisotrope verticale. Ainsi, les flancs de l'îlot ou mésa formé dans la partie centrale 101a du substrat sont sensiblement verticaux et alignés avec le bord des couches de masquage 401 et 404. Lors de cette étape, la profondeur de gravure est choisie en fonction de la hauteur de la marche que l'on souhaite créer entre la partie périphérique 101b et la partie centrale 101a du substrat, par exemple comprise entre 10 et 40 pm. [0057] La figure 8 illustre une étape ultérieure de formation d'une couche isolante 406, par exemple en oxyde de silicium, sur les parties de la surface du substrat exposées lors de l'étape de gravure de la figure 7, c'est-à-dire sur la face supérieure de la partie périphérique 101b du substrat et sur les flancs de l'îlot ou mena formé dans la partie centrale 101a du substrat. La couche isolante 406 est par exemple formée par oxydation thermique des surfaces exposées du substrat 101. [0058] La figure 9 illustre une étape de retrait de la couche de protection 404, sélectivement par rapport au masque dur 401 et à la couche isolante 406. Le retrait de la couche 404 est par exemple réalisé par gravure humide. [0059] La figure 10 illustre une étape ultérieure de gravure de tranchées 408 s'étendant verti- calement dans la partie centrale 101 a du substrat 101, à partir de sa face supérieure, en vis-à-vis des ouvertures 402 du masque dur 401. Les tranchées 408 sont destinées à recevoir ultérieurement les couches 103, 104 et 105 du condensateur tridimensionnel du circuit. Les tranchées sont par exemple réalisées par un procédé de gravure plasma. Le procédé de gravure est choisi pour graver le matériau du substrat 101 sélectivement par rapport aux matériaux des couches 401 et 406. Ainsi, la couche 406 protège la partie périphérique 101 h du substrat pendant la gravure. [0060] A l'issue de l'étape de la figure 10, le masque dur 401 et la couche 406 peuvent être retirés. Les étapes suivantes de dépôt de l'empilement capacitif des couches 103, 104 et 105 et de formation des couches isolantes de protection supérieures 111 et 113 et des bornes de connexion 107 et 109 n'ont pas été représentées et ne seront pas détaillées, ces étapes correspondant à des étapes classiques de réalisation d'un condensateur tridimensionnel dans un circuit intégré. [0061] La figure 11 est une vue en coupe schématique illustrant une variante de réalisation du procédé des figures 4 à 10. La figure 11 illustre plus particulièrement une étape correspondant à l'étape de la figure 7 de gravure partielle du substrat 101 dans sa partie périphérique 101 h. Dans cet exemple, plutôt que de réaliser une gravure anisotrope verticale tel que décrit en relation avec la figure 7, on réalise une gravure isotrope, ce qui permet d'arrondir l'angle formé entre la partie périphérique 101 h et la partie centrale 101a du substrat 101, à la base de lilot ou mésa formé dans la partie centrale 101a du substrat 101. Les autres étapes du procédé sont identiques ou similaires à ce qui a été décrit en relation avec les figures 4 à 10. Cette variante permet notamment de faciliter les étapes de dépôt des couches supérieures 103, 104, 105, Ill et/ou 113. [0062] La figure 12 est une vue en coupe schématique et partielle illustrant un autre exemple d'un circuit intégré comportant un condensateur tridimensionnel selon un mode de réalisation. [0063] Dans les exemples décrits précédemment, on a considéré un condensateur tridi- mensionnel constitué d'un empilement de deux couches conductrices séparées par une couche diélectrique. [0064] A titre de variante, le condensateur peut être constitué d'un empilement de trois couches conductrices, séparées deux à deux par des couches diélectriques, tel qu'illustré par la figure 12. [0065] Sur la figure 12, seule une portion du condensateur tridimensionnel a été représentée. [0066] Dans cet exemple, le condensateur est constitué d'un empilement d'une première couche conductrice 501, d'une première couche diélectrique 502, d'une deuxième couche conductrice 503, d'une deuxième couche diélectrique 504, et d'une troisième couche conductrice 505, s'étendant de façon continue sur la face supérieure du substrat, 11 ainsi que sur les parois latérales et sur le fond de tranchées. Chacune des couches 501, 503 et 505 est par exemple en silicium polycristallin ou en métal. Les couches 502 et 504 sont par exemple en oxyde de silicium. Bien que non visible sur la figure 12, une couche isolante, par exemple en oxyde de silicium, peut faire interface entre la couche conductrice 501 et le substrat 101. [0067] A titre d'exemple, les couches conductrices 501 et 505 sont connectées à une même première borne de connexion du condensateur, par exemple la borne 107 dans les exemples dès figures 2 et 3, et la couche conductrice 503 est connectée à une deuxième borne de connexion du condensateur, par exemple la borne 109 dans les exemples des figures 2 et 3. Ceci revient à connecter en parallèle, entre les bornes 107 et 109, un premier condensateur formé entre les couches conductrices 501 et 503, et un deuxième condensateur formé entre les couches conductrices 503 et 505. Cela permet d'augmenter encore la capacité par unité dc surface par rapport à un condensateur tridimensionnel à trois couches du type décrit en relation avec la figure 2 ou 3. [0068] Divers modes de réalisation et variantes ont été décrits. L'homme de l'art comprendra que certaines caractéristiques de ces divers modes de réalisation et variantes pourraient être combinées, et d'autres variantes apparaîtront à l'homme de l'art. En particulier, les modes de réalisation décrits ne se limitent pas aux exemples dc matériaux et de dimensions mentionnés dans la présente description. [0069] De plus, les modes de réalisation décrits ne sc limitent pas aux exemples de réa- lisation des bornes de connexion des circuits intégrés décrits en relation avec les figures 2 et 3. A titre de variante, les bornes de connexion 107 et 109 peuvent chacune comporter un pilier métallique, par exemple en cuivre, en saillie de la face supérieure du circuit intégré, destiné à être soudé ou brasé à une plage métallique de connexion d'un dispositif extérieur. [0070] En outre, bien que les exemples détaillés ci-dessus concernent des circuits intégrés comportant uniquement un condensateur tridimensionnel et deux bornes de connexion, les modes de réalisation décrits ne se limitent pas à ce cas particulier. A titre de variante, les circuits intégrés décrits peuvent comporter des composants supplémentaires, par exemple des composants semiconducteurs, par exemple de type diode, transistor, etc. Ces composants supplémentaires peuvent par exemple être connectés ou reliés au condensateur tridimensionnel du circuit. 12 [Revendication 1] [Revendication 2] [Revendication 3] [Revendication 4] [Revendication 5] [Revendication 6]