Brevet FR3090098A1 — publié le 20200619

Description Titre de l'invention : Procédé de fabrication d'une structure de détection à taux d'absorption optimisé et ladite structure [0001] Cette invention résulte d'un marché passé par le Ministère de la Défense qui dispose de certains droits dessus. Domaine technique [0002] L'invention concerne les structures de détection de rayonnements électromagnétiques notamment dans le domaine des infrarouges [0003] L'invention a ainsi plus précisément pour objet une structure de détection de rayonnements électromagnétiques et un procédé de fabrication d'une telle structure. État de l'art antérieur [0004] Afin de détecter les rayonnements électromagnétiques, notamment dans la gamme de longueurs d'onde de l'infrarouge, il est connu d'utiliser des structures de détection de rayonnements électromagnétiques de type bolomètre. [0005] Une telle structure comporte : - un élément absorbant configuré pour absorber le rayonnement électromagnétique, généralement fourni sous la fonne d'une membrane suspendue, - un transducteur présentant une caractéristique qui varie avec la température, le transducteur étant associé à l'élément absorbant afin de permettre une détection de l'élévation de température dudit élément absorbant lors de l'absorption du rayonnement électromagnétique. [0006] Afin d'autoriser une réduction de la taille de ces structures, il a été récemment proposé l'utilisation de transistors MOS en tant que transducteur. [0007] Conformément au document W02018055276 Al, le transistor d'une structure selon une telle possibilité comprend : - au moins une première et au moins une deuxième zone d'un premier type de conductivité, - au moins une troisième zone séparant l'une de l'autre la première et la deuxième zone, la troisième zone étant d'un deuxième type de conductivité opposé au premier type de conductivité et présente une concentration en porteurs majoritaires inférieure à celles de la première et de la deuxième zone, - au moins une première électrode de grille agencée pour polariser la troisième zone. 100081 Au moins une métallisation d'un tel transistor, notamment l'électrode de grille, forme l'élément absorbant de la structure de détection. 100091 Dans cette configuration, conformément à la figure 1B du document W02018055276 Al, les première, troisième et quatrième zones se succèdent le long 2 du plan d'absorption afin de former respectivement le drain, le canal et la source du transistor MOS. [0010] Si une structure de détection selon cette possibilité décrite dans le document W02018055276 Al permet de fournir une bonne absorption du rayonnement électromagnétique à détecter, ceci notamment par une optimisation de l'élément absorbant, cette absorption n'est toujours pas optimale. [0011] En effet, si, conformément à son enseignement, il est possible de fournir un élément absorbant présentant une impédance proche de celle du vide, c'est-à-dire de l'ordre de 376,9 Q, l'impédance totale de la structure, qui est celle perçue par l'onde électromagnétique à absorber, est en réalité inférieure et ne permet donc pas d'obtenir une absorption optimale. Cette impédance fait en effet intervenir, en plus de l'élément absorbant, l'ensemble des éléments du transistor dont notamment les première et deuxième zones qui sont fortement dopées et les siliciurations qu'elle comporte, peuvent diminuer drastiquement l'impédance perçue par l'onde électromagnétique. De ce fait la résistance équivalente perçue par le rayonnement électromagnétique est généralement comprise entre 1 et 100 Q/E, ce qui est relativement éloigné des 376,9 Q/E qui seraient nécessaire pour optimiser l'absorption du rayonnement électromagnétique par l'élément absorbant. Exposé de l'invention [0012] L'invention vise à remédier à cet inconvénient et a ainsi pour but de fournir un procédé de fabrication d'une structure de détection comportant un transistor MOS en tant que transducteur et qui est susceptible de présenter un taux d'absorption supérieur à une structure de l'art antérieur. L'invention concerne à cet effet un procédé de fabrication d'une structure de détection de rayonnements électromagnétiques, ladite structure de détection électromagnétique comprenant un transistor MOS en tant que transducteur, le procédé comprenant les étapes suivantes : - fourniture d'une couche semiconductrice présentant une première concentration en porteurs majoritaires_ ladite couche semiconductrice étant soit d'un type intrinsèque soit d'un premier type de conductivité, - dépôt d'au moins d'au moins un premier matériau diélectrique à la surface de la couche semiconductrice pour former une première couche isolante, - dépôt d'un premier matériau conducteur en contact de la première couche isolante pour former une première couche conductrice, - dépôt d'une couche de masquage en contact de la première couche conductrice, - gravure localisée de la couche de masquage et de la couche conductrice afin de former un ensemble couche de masquage/première couche conductrice, la première couche conductrice ainsi gravée formant au moins en partie une électrode de grille du transistor MOS en recouvrant une première partie de la première couche semiconductrice, - première implantation en éléments dopants de la couche semiconductrice, la première partie de la couche semiconductrice étant protégée par l'ensemble couche de masquage/première couche conductrice, et ladite implantation étant réalisée avec une première dose adaptée pour fournir une deuxième concentration en porteurs majoritaires supérieure à la première concentration, lesdits éléments dopants étant aptes à fournir des porteurs majoritaires d'un type de conductivité donné, - formation d'un premier et d'un deuxième élément d'extension latérale réalisé dans au moins un matériau diélectrique en contact avec la première couche isolante de part et d'autre de l'ensemble couche de masquage/première couche conductrice et, lesdits premier et deuxième éléments d'extension latérale prolongeant l'ensemble couche de masquage/première couche conductrice à l'opposé l'un de l'autre' - deuxième implantation en éléments dopants de la couche semiconductrice, une deuxième partie de la couche semiconductrice, comprenant la première partie de la couche semiconductrice, étant protégée par l'ensemble couche de masquage/première couche conductrice et les premier et deuxième éléments d'extension latérale qui les prolongent, ladite deuxième implantation étant réalisée avec une deuxième dose supérieure à la première dose et adaptée pour fournir une troisième concentration en porteurs majoritaires supérieure à la deuxième concentration, lesdits éléments dopants étant aptes à fournir des porteurs majoritaires du type de conductivité donné, - recuit thermique de la couche semiconductrice, le recuit thermique étant apte à faire diffuser et à activer les éléments dopants implantés lors de la première et de la deuxième implantation, ceci de manière à former une première et deuxième zone du transistor avec pour chacune de la première et de la deuxième zone une première région présentant une concentration en porteurs majoritaires strictement supérieure à la deuxième concentration et une deuxième région présentant une concentration en porteurs majoritaires égale ou inférieure à la deuxième concentration, ladite première région étant respectivement en partie recouverte par les premier et deuxième éléments d'extension latérale, lesdites première et deuxième zones étant séparées l'une de l'autre par une troisième zone du transistor recouverte par la première couche isolante, - gravure localisée des parties de la couche semiconductrice non protégées par l'ensemble couche de masquage/première couche conductrice et les premier et deuxième élément d'extension latérale qui les prolongent, ladite gravure sélective permettant de conserver uniquement les parties des premières régions de chacune de la première et de la deuxième zone protégées par le premier et le deuxième extension latérale et, le cas échéant, par l'ensemble couche de masquage/ première couche conductrice, - dépôt d'au moins un deuxième matériau conducteur pour former un premier et un deuxième contact métallique en contact avec un flanc dc gravure correspondant respectivement au premier et au deuxième élément d'extension latérale, au moins l'un parmi l'électrode de grille, au moins l'un du premier et du deuxième contact métallique formant un élément absorbant configure pour absorber le rayonnement électromagnétique, le transistor MOS étant ainsi formé. [0013] Les inventeurs ont constaté que dans une structure telle que celle décrite dans le document W02018055276 Al, les zones dopées, que sont les première et deuxième zones, ont un rôle prépondérant dans la baisse de l'impédance équivalente de l'élément absorbant perçue par le rayonnement. Plus précisément, cette baisse d'impédance équivalente est principalement duc aux premières régions de contact surdopées des zones et à leur siliciuration. [0014] Or, le procédé selon l'invention permet un bon contrôle des dimensions de ces dernières zones et de leurs régions sin-dopées, puisque ces premières régions surdopées ont leurs dimensions définies par la diffusion contrôlée d'éléments dopants implantés lors de la deuxième implantation. En effet, l'utilisation des éléments d'extension latérale en tant que masque pour à la fois le dopage à la deuxième concentration et pour la gravure de la couche semiconductrice, permet de s'assurer que la première région de chacune de la première et la deuxième zone est uniquement fournie par la diffusion des éléments dopants sous les premier et deuxième élément d'extension latérale puisque ces mêmes premières régions sont délimitées par lesdits élément d'extension latérale. Il est ainsi possible, avec le procédé selon l'invention de fournir des premières régions de la première et la deuxième zone présentant un volume minimale. [0015] De cette manière, il est possible d'obtenir avec une structure selon l'invention une optimisation à la fois de l'absorption du rayonnement électromagnétique, ceci par une optimisation de l'impédance équivalente de l'élément absorbant qu'elle autorise, et du courant drain-source, de par l'optimisation de la longueur du canal qu'elle autorise, vis-à-vis d'une structure de l'art antérieur comportant un transistor MOS en tant que transducteur. [0016] On notera que le transistor MOS est dans une configuration classique de l'invention un transistor MOSFET. [0017] Par concentration en porteurs majoritaires, il entendu, ci-dessus et dans le reste de cc document, la concentration en porteurs, parmi la concentration en trous et celle en électrons, qui est la plus importante. Ainsi, dans le cas où la concentration en porteurs majoritaires concerne une couche ou une zone réalisée dans un semiconducteur intrinsèque, la concentration en trous et en électrons étant sensiblement identique, ladite concentration en porteurs majoritaires correspond à la concentration en électrons qui est donc sensiblement identique à celle en trous. [0018] Selon une configuration classique de l'invention, la couche semiconductrice est d'un premier type de conductivité et que le type de conductivité est d'un deuxième type de conductivité opposé au premier type de conductivité. [0019] Bien entendu, en variante, la configuration peut être l'une de : - la couche semiconductrice présente un premier type de conductivité et le type de conductivité est le premier type de conductivité, le transistor MOS étant alors du type N+NN+ ou P+PP+, - la couche semiconductrice est du type intrinsèque et le type de conductivité donné est l'un parmi le type de conductivité dans lequel les porteurs majoritaires sont des électrons, c'est-à-dire d'un dopage N, et le type de conductivité dans lequel les porteurs majoritaires sont des trous, c'est-à-dire d'un dopage P. le transistor MOS étant alors du type NiN ou PiP. [0020] Lors de l'étape de la formation d'une couche de masquage, la couche de masquage peut être réalisée dans un matériau au moins partiellement conducteur, [0021] L'électrode de grille étant formée par la couche de masquage et l'au moins un premier matériau conducteur. [0022] Ainsi, le procédé est particulièrement optimisé la couche de masquage n'ayant pas à être supprimée et étant utilisée pour former l'électrode de grille. [0023] Le matériau de la couche de masquage peut être un silicium polycristallin. [0024] Le matériau de masquage peut être un silicium polycristallin non intentionnellement dopé, l'électrode de grille étant formée par 1' au moins un premier matériau conducteur et la couche de masquage étant pourvue d'une ouverture afin d'autoriser la polarisation de l'électrode de grille. [0025] Une telle couche de silicium polycristallin non intentionnellement dopée est particu- lièrement avantageuse puisqu'elle a une faible influence sur l'impédance de la première couche conductrice, celle-ci étant ainsi particulièrement adaptée pour l'absorption du rayonnement électromagnétique. [0026] Bien entendu, le matériau de masquage peut également être dopé. [0027] Par matériau non intentionnellement dopé, également connu sous la terminologie 6 dopage intrinsèque, il est entendu que lors de la formation dudit matériau, il n'a pas été ajouté d'élément dopant d'un quelconque type de conductivité. Autrement dit un tel matériau non intentionnellement dopé présente une concentration en porteurs majoritaires inférieure à 1.1015 cm 3, voire à 5.1014 cm-3. [0028] Le procédé de fabrication peut comporter en outre, entre l'étape de gravure localisée des parties de la couche semiconductrice et l'étape de dépôt d'au moins un deuxième matériau conducteur, une étape de siliciuration des flancs de gravure correspondant respectivement au premier et au deuxième élément d'extension latérale. [0029] De cette manière il est possible d'avoir un contact optimisé entre le premier et le deuxième contact métallique et les première et deuxième zone, ce contact ohmique étant fourni par les couches de contact formées pendant ladite étape de siliciuration. [0030] On notera que cette configuration bénéficie pleinement des avantages liés à l'invention, puisque ce contact optimisé ne se fait pas au détriment d'une modification de l'impédance de l'élément absorbant sur une surface importante en raison d'une présence de ces couche de contact sur des flancs de la couche semiconductrice et donc de l'orientation perpendiculaire au plan d'absorption qui en découle. [0031] Le procédé de fabrication d'une structure de détection de rayonnements électroma- gnétiques peut comprendre, après l'étape de gravure sélective des parties de la couche semiconductrice, une étape de suppression de la couche de masquage. [0032] Lors du dépôt de l'au moins un premier matériau conducteur et de l'au moins un deuxième matériau conducteur, l'au moins un parmi la grille, le premier et le deuxième contact métallique formant l'élément absorbant peut s'étendre au-delà de la couche semiconductrice. [0033] Après l'étape gravure sélective des parties de la couche semiconductrice non protégées par l'ensemble couche de masquage/première couche conductrice et les premier et deuxième éléments d'extension latérale qui les prolongent, la couche semiconductrice peut entourer au moins en partie une zone d'un plan d'absorption défini par l'élément absorbant, l'élément absorbant s'étendant au moins en partie sur ladite zone dudit plan d'absorption. [0034] De cette manière, l'élément absorbant présente, sur les parties s'étendant au-delà de la couche semiconductrice, une impédance équivalente non influencée par la couche semiconductrice. Il est donc aisé de fournir un élément absorbant qui présente, au moins sur ladite partie s'étendant au-delà de la couche semiconductrice, une impédance optimisé pour permettre l'absorption du rayonnement électromagnétique. [0035] L'élément absorbant peut comprendre une couche métallique et est supporté par une couche diélectrique, le métal de la couche métallique de l'élément absorbant et les épaisseurs de ladite couche et de la couche diélectrique la supportant étant choisies de manière à respecter les inégalités suivantes : 150 Q