Brevet FR3089370A1 — publié le 20200605

Description Titre de l'invention : Dispositif de génération de signaux analogiques [0001] L'invention concerne la génération de signaux analogiques à partir d'un code digital à haute fréquence de sortie, en particulier supérieure à la fréquence d'échantillonnage, tout en conservant des performances proches de la première zone de Nyquist et en limitant le nombre de composants dans la chaîne de traitement du signal. [0002] Généralement, un convertisseur numérique-analogique réel a une sortie en marches ou fournit des impulsions de largeur finie La réponse spectrale du convertisseur se traduit par un sinus cardinal. La réponse en puissance du convertisseur permet ainsi de générer un signal à forte dynamique en première et seconde zones de Nyquist, c'est-à-dire entre 0 et fs/2 et. entre fs/2 et fs avec fs la fréquence d'échantillonnage du signal numérique. Dès que l'on veut synthétiser un signal au-delà de la fréquence d'échantillonnage fs (par exemple à 2fs ou plus), le signal est fortement atténué. [0003] Afin de remédier à cela, il est possible d'utiliser un multiplieur placé en sortie du convertisseur qui va translater en fréquence le signal généré grâce à une convolution avec une fréquence fm. Le signal analogique issu du convertisseur sera alors translaté autour de la fréquence fm, ce qui permettra une montée en fréquence du signal du convertisseur (si fm > fs/2) avec une dynamique équivalente à celle du convertisseur en première zone de Nyquist. Néanmoins, cette solution nécessite un élément actif supplémentaire, notamment une source radiofréquence, pour générer le signal de fréquence fm. Cela augmente le bruit, la distorsion et la consommation du convertisseur. De plus, la reconfigurabilité est faible de par l'utilisation de deux sources analogiques distinctes entre le convertisseur et le multiplieur. [0004] Pour éviter cela, on peut choisir fm telle que fm = fs, cela permet d'utiliser le signal servant à échantillonner les données numériques pour monter en fréquence en sortie du convertisseur (US 7796971). Le signal analogique en sortie du convertisseur sera donc translaté autour de la fréquence d'échantillonnage fs avec une dynamique toujours équivalente à celle de la première zone de Nyquist. Cependant, nous ne pouvons toujours pas générer de signaux à des fréquences supérieures à 2fs, car le signal sera toujours fortement atténué par la réponse en sinus cardinal du convertisseur, ce qui réduit les performances du système. De plus, cette solution n'est applicable que pour les convertisseurs en courant. [0005] Il est également possible d'augmenter la fréquence d'échantillonnage fs. Cela permet d'augmenter la dynamique en première et deuxième zones de Nyquist, niais il est compliqué d'obtenir des convertisseurs à large zone de Nyquist et à forte dynamique, car pour atteindre des fréquences d'échantillonnage fs élevées, il est nécessaire d'entrelacer des coeurs de convertisseur numérique-analogique, ce qui génère des 2 signaux parasites supplémentaires et donc dégrade la performance. [0006] Encore une autre possibilité est de pratiquer sur le signal analogique de sortie du convertisseur une multitude de retours à zéro (US 8659458). Si l'on effectue N retours à zéro, avec N un entier, le signal sera généré autour de N x fs avec une faible atténuation. Cela nécessite l'utilisation d'un signal d'horloge rapide calé sur l'horloge de quantification à la fréquence fs et impose des retours à zéro, qui deviennent de plus en plus court avec l'augmentation de N. Cela n'est applicable que pour les convertisseurs en courant. [0007] L'invention vise à surmonter les inconvénients et limitations précités de l'art antérieur. Plus précisément, elle vise à proposer un dispositif de génération de signaux analogiques permettant d'optimiser la puissance de sortie d'un convertisseur numérique-analogique et le débit numérique en entrée du convertisseur. [0008] Un objet de l'invention est donc un dispositif de génération de signaux analogiques comprenant un convertisseur numérique-analogique comprenant au moins une entrée numérique et une sortie analogique, un circuit de génération d'un premier signal d'horloge de fréquence fs, et un registre numérique configuré de manière à recevoir en entrée et à stocker N bits représentatifs d'un signal analogique de sortie du convertisseur numérique-analogique, N étant un entier supérieur ou égal à 1, et à recevoir le premier signal d'horloge, le registre comprenant pour chaque bit deux sorties numériques complémentaires, caractérisé en ce qu'il comprend également un circuit de génération d'un second signal d'horloge de fréquence m x fs, avec m un entier supérieur à 1, et N circuits multiplexeurs, placés entre les sorties du registre numérique et les entrées du convertisseur numérique-analogique et configurés de manière à recevoir chacun, sur une entrée de commande, le second signal d'horloge et à recevoir chacun, sur une entrée de données, des signaux issus de deux sorties numériques du registre correspondant au même bit d'entrée du registre, de telle sorte que la fréquence des signaux sortant des circuits multiplexeurs soit 2 x m x fs. [0009] Selon des modes de réalisation particuliers de l'invention : [0010] - le circuit de génération du premier signal d'horloge et le circuit de génération du second signal d'horloge sont confondus ; [0011] - le circuit de génération du premier et du second signal d'horloge comprend une horloge configurée de manière à générer un signal d'horloge à la fréquence m x fs, et un circuit diviseur configuré de manière à ce que le signal en sortie du circuit diviseur soit un signal d'horloge de fréquence fs ; [0012] - le convertisseur est un convertisseur numérique-analogique en courant ou un convertisseur numérique-analogique en tension ; et [0013] - les circuits multiplexeurs comprennent au moins un multiplexeur dipolaire. [0014] Un autre objet de l'invention est un procédé de génération de signaux analogiques 3 comprenant les étapes suivantes : [0015] a) Fournir, en entrée d'un registre numérique, N bits représentatifs d'un signal analogique, N étant un entier supérieur ou égal à 1, et appliquer à ce registre numérique un premier signal d'horloge de fréquence fs, le registre comprenant pour chaque bit d'entrée deux sorties numériques complémentaires ; [0016] h) Appliquer un second signal d'horloge de fréquence m x fs à N circuits multi- plexeurs, ni étant un entier supérieur ou égal à 1, et fournir en entrée des N circuits multiplexeurs des signaux issus des deux sorties numériques complémentaires du registre, le circuit multiplexeur n recevant les deux sorties issues du même bit d'entrée n, n étant un entier compris entre 1 et N ; [0017] c) Fournir en entrée d'un convertisseur numérique-analogique des signaux de sortie des N circuits multiplexeurs ; [0018] d) Récupérer un signal en sortie du convertisseur, le signal étant issu d'une valeur de courant ou de tension dont la réponse spectrale est centrée autour d'une fréquence m x fs. [0019] D'autres caractéristiques, détails et avantages de l'invention ressortiront à la lecture de la description faite en référence aux figures annexées données à titre d'exemple et qui représentent, respectivement : [0020] - [fig.1], un dispositif selon un premier mode de réalisation de l'invention ; [0021] - [fig.2], un dispositif selon un second mode de réalisation de l'invention ; [0022] - [fig.3], un dispositif selon un troisième mode de réalisation de l'invention ; et [0023] - [fig.4], un procédé de génération de signaux analogiques selon l'invention. [0024] [fig.1] présente un dispositif de génération de signaux analogiques selon un premier mode de réalisation de l'invention. Le dispositif comprend un registre numérique REG qui reçoit une donnée numérique à convertir en entrée IN. Cette donnée numérique est par exemple un mot binaire comprenant trois bits : BI, B2 et B3. Le registre REG comporte pour chaque bit deux sorties complémentaires, respectivement une première sortie fournissant le bit et une seconde sortie fournissant son complémentaire. Dans le mode de réalisation présenté sur [Fig. 1], seules trois entrées pour trois bits (B1, B2, B3), et six sorties (BI, Bi, B2, B2, B3, B3) sont représentées, mais plus généralement le registre peut recevoir N bits en entrée avec N un entier supérieur ou égal à 1 et aura donc N entrées et 2N sorties. [0025] Un premier circuit Cl de génération d'un signal d'horloge envoie un signal d'horloge Clkl de fréquence fs au registre REG afin que les bits et leurs compléments (B1, B1, B2, B72, B3, B3) sortent avec une fréquence fs du registre REG. [0026] Un second circuit C2 de génération d'un signal d'horloge Clk2 est présent. Il envoie un signal d'horloge Clk2 de fréquence m x fs aux entrées de commande des circuits multiplexeurs Ml, M2 et M3, avec m un entier supérieur à 1. Les circuits muid- plexeurs Ml, M2 et M3, sont placés en sortie du registre REG. Chaque circuit multiplexeur (M1, M2, M3) reçoit, en entrée, deux signaux de sortie du registre REG, et plus précisément reçoit un bit et son complémentaire, donc les deux signaux de sortie correspondant au même bit d'entrée dans le registre REG. Ainsi le circuit multiplexeur M1 reçoit (B1, n), le circuit M2 (B2, B-2) et le circuit M3 (B3, B3). Grâce au second signal d'horloge Clk2 de fréquence m x fs, chaque circuit multiplexeur aura en sortie soit le bit Bl, B2 ou B3, soit son complémentaire B1. B-2 ou B-3 selon le front montant ou descendant du signal d'horloge Clk2. Cela permet d'obtenir en sortie des circuits multiplexeurs (M1, M2, M3) les bits ou leurs complémentaires à une fréquence 2 xmxfs. [0027] Les sorties des circuits multiplexeurs (M1, M2, M3) sont ensuite envoyées vers un convertisseur numérique-analogique DAC, qui comprend trois entrées numériques IN_DAC et une sortie analogique OUT. Sur la figure, seules trois entrées IN_DAC sont représentées car il y a trois bits bitl, bit2 et bit3 en entrée du registre REG, niais plus généralement il y aura autant d'entrées qu'il y a de bits en entrée du registre REG. [0028] Dans le convertisseur DAC, les bits sont convertis en données analogiques, et la réponse spectrale du signal analogique obtenu en sortie OUT du convertisseur est centrée autour de la fréquence ni x fs avec une largeur maximale de fs/2. Cela permet de garder un niveau de puissance suffisant à haute fréquence (m x fs) avec un signal d'horloge rapide. [0029] [fig.2] présente un dispositif de génération de signaux analogiques selon un second mode de réalisation de l'invention. Dans ce mode de réalisation, comme pour [Fig. 1], seuls trois bits bitl, bit2 et bit3 sont représentés en entrée IN du registre numérique REG, mais il peut y avoir N bits en entrée du registre REG avec N, un entier supérieur ou égal à 1. Contrairement au premier mode de réalisation, les circuits de génération des deux signaux d'horloge sont confondus. Il n'y a plus qu'un seul circuit C de génération d'un signal d'horloge Clk à une fréquence m x fs, avec m un entier supérieur ou égal à 1. Le signal d'horloge Clk est envoyé directement aux circuits multiplexeurs MI, M2 et M3, ce qui permet, comme dans [Fig. 1], d'obtenir en sortie des circuits multiplexeurs Ml, M2 et M3, les bits et leurs complémentaires à une fréquence 2 x m x fs. Cependant, avant d'être envoyé vers le registre REG, le signal d'horloge Clk passe d'abord par un circuit diviseur D qui divise la fréquence du signal d'horloge par m, ce qui permet d'avoir un signal d'horloge Clk 1 en entrée du registre de fréquence fs. [0030] [fig.3] présente un troisième mode de réalisation de l'invention. Un exemple de dispositif selon l'invention et d'une structure de convertisseur numérique-analogique est décrit. Le registre REG reçoit deux bits bitl et bit2 en entrée, qui ressortent du registre à la fréquence du signal d'horloge Clkl, fs, en (B I, B 1 ) et (B2, B 2). Ensuite (B1, $f1) et (B2, B2) entrent dans des circuits multiplexeurs Ml et M2 et ressortent à la fréquence 2 x m x fs, grâce au signal d'horloge Clk2 de fréquence m x fs envoyé aux deux circuits multiplexeurs. En entrée du convertisseur, un registre REG DAC reçoit un signal Clk2 d'horloge de fréquence ni x fs, venant par exemple du second circuit C2 de génération de signal d'horloge ou d'un autre circuit de génération de signal d'horloge. Pour chaque hit entrant (B1, BI. B2, B-2), le registre REG DAC fournit en sortie le bit ou son complémentaire. Le registre REG DAC comprend deux sorties pour une entrée : une sortie paire (PAIR], PAIR2) qui fournit le complémentaire du hit et une sortie impaire (IMPI, TMP2) qui fournit le bit. Un ensemble de deux sorties paire et impaire pour un même hit d'entrée est appelé une branche différentielle. Deux branches différentielles BD1 et BD2 sont représentées dans ce mode de réalisation. Les deux sources de courant S1 et S2 permettent d'alimenter les deux branches différentielles BD1 et BD2. Les transistors présents (Tl, T2, T3, T4) dans les deux branches différentielles BD1, BD2 sont rendus conducteurs selon la valeur du hit (0 ou 1) dans le registre REG DAC. Par exemple, si un hit 1 est ressort sur la branche impaire IMPI, le transistor Tl sera conducteur et si un hit 0 ressort sur la branche impaire IMPI, alors le transistor T2 sera bloqué. Pour la branche PAIR1, c'est l'inverse, il faut que le bit de sortie soit 0 pour que le transistor T2 soit conducteur ou que le hit de sortie soit 1 pour que le transistor T2 soit bloqué. Le même principe s'applique pour les sorties paire et impaire de la seconde branche différentielle BD2. [0031] Les courants de sortie des branches impaires sont additionnés dans un circuit d'addition, qui est dans ce mode de réalisation une résistance RI. Les courants de sortie des branches paires sont également additionnés dans un circuit d'addition, qui est également une résistance R2 dans ce mode de réalisation. Puis la différence de tension entre les tensions aux bornes des résistances RI et R2 représente la valeur numérique du mot binaire à convertir, fourni en entrée IN du dispositif avec les bits bitl et bit2. Cette différence de tension est fournie sur la sortie OUT du convertisseur DAC. Selon le type de convertisseur, c'est-à-dire convertisseur en courant ou en tension, la sortie OUT est une valeur de courant ou de tension. [0032] Selon un autre mode de réalisation de l'invention, les circuits multiplexeurs (MI, M2, M3) comprennent au moins un multiplexeur bipolaire. [0033] Selon un autre mode de réalisation, le convertisseur DAC comprend des transistors bipolaires. Selon un autre mode de réalisation, le convertisseur DAC comprend des transistors MOSFET, c'est-à-dire des transistors à effet de champ à grille isolée. [0034] Selon un autre mode de réalisation, le convertisseur DAC est un convertisseur en tension. Selon plusieurs modes de réalisation, le convertisseur DAC est plus particulièrement : [0035] - un convertisseur numérique-analogique à capacité commutée dont les interrupteurs 6 sont pilotés selon les valeurs de bits en entrée du convertisseur ; [0036] - un convertisseur numérique-analogique à réseaux de résistances R/2R ; ou [0037] - un convertisseur numérique-analogique à résistance pondérée. [0038] Ces trois convertisseurs fonctionnent généralement à une plus basse fréquence qu'un convertisseur numérique-analogique en courant. [0039] [fig.4] présente un procédé de génération de signaux analogiques selon l'invention. La première étape (étape a) consiste à fournir, en entrée d'un registre numérique, N bits représentatifs d'un signal analogique, N étant un entier supérieur ou égal à 1, et appliquer à ce registre numérique un premier signal d'horloge de fréquence fs, le registre comprenant pour chaque bit d'entrée deux sorties numériques complémentaires. L'étape suivante h consiste à appliquer un second signal d'horloge de fréquence m x fs à N circuits multiplexeurs, m étant un entier supérieur ou égal à 1, et fournir en entrée des N circuits multiplexeurs des signaux issus des deux sorties numériques complémentaires du registre, le circuit multiplexeur n recevant les deux sorties issues du même bit d'entrée n, n étant un entier compris entre 1 et N. Puis dans l'étape c, les signaux de sortie des N circuits multiplexeurs sont fournis en entrée d'un convertisseur numérique-analogique et enfin dans la dernière étape (étape d), on récupère le signal de sortie du convertisseur qui correspond à une valeur de tension ou de courant dont la réponse spectrale est centrée autour de la fréquence ni x fs. [0040] Cc procédé de génération de signaux analogiques peut être mis en oeuvre sur un dispositif selon l'invention, tels que ceux décrits précédemment. 7 [Revendication 1] [Revendication 2] [Revendication 3] [Revendication 4] [Revendication 5] [Revendication 6]