Brevet FR3091014A1 — publié le 20200626

Description Titre de l'invention : PROCÉDÉ DE SÉCURISATION D'UN CIRCUIT INTÉGRÉ LORS DE SA RÉALISATION Domaine technique [0001] La présente invention concerne le domaine de sécurisation de circuits intégrés, notamment par des fonctions physiques non-clonables. Technique antérieure [0002] Actuellement, la contrefaçon des circuits intégrés pose un problème majeur pour les constructeurs et utilisateurs. Pour lutter contre cette contrefaçon, on cherche à trouver des moyens pour discriminer entre un circuit légitime et un circuit contrefait. [0003] Une première solution consisterait à attribuer un identifiant unique pour chaque circuit intégré et à construire une base de données des identifiants légitimes. Cette solution n'est pas très viable car il s'avère assez simple d'émuler (ou de rejouer) un identifiant valide au moyen d'une verrue matérielle ou logicielle. [0004] Une solution plus efficace consiste à utiliser un mécanisme de défi-réponse qui permet de réaliser une authentification en se protégeant de l'attaque par émulation (rejeu). Cette technique repose sur l'utilisation d'une fonction pour calculer la réponse à partir du défi. La fonction doit être unique pour chaque circuit intégré et non clonable. En effet, un attaquant ne doit pas être capable de recréer physiquement ou de cloner une telle fonction. Ce genre de fonctions est appelé « fonction physique non clonable » PUF (Physical Unclonable Function). [0005] On connaît dans l'art antérieur des circuits intégrés comprenant différentes sortes de PUFs exploitant les dispersions fonctionnelles inhérentes aux circuits. [0006] Une première technique de PUFs exploite la variabilité induite sur les temps de pro- pagation des signaux aux limites des contraintes électroniques du circuit. Un premier exemple est un circuit intégré comprenant un PUF à arbitre consistant à insérer des signaux électriques en entrée d'un long chemin de circuits combinatoires et à détecter le signal le plus rapide. Une course est établie dans le circuit entre les différents signaux qui se propagent suivant différents chemins combinatoires et le signal qui arrive en premier est détecté par l'arbitre. Les signaux électriques en entrée définissent le challenge ou défi et le signal détecté en premier définit la réponse. [0007] Un autre exemple est le PUF à oscillateur en anneaux décrit dans le document de Gassend et al. Intitulé « Silicon Random Functions »; proceedings o f the Computer and Communications Security Conference, Nov. 2002. Ce PUF est composé de plusieurs boucles de délais oscillant à des fréquences spécifiques et qui commandent des compteurs. Les boucles sont disposées de façon identique mais les dispersions 2 technologiques inhérentes conduisent à des boucles de fréquences légèrement différentes. Ainsi, les compteurs commandés par les boucles sont utilisés pour produire les bits de réponse à un défi. [0008] Une troisième technique de PUFs exploite les instabilités au démarrage. Par exemple, les mémoires SRAM, déjà présentes dans une grande majorité de circuits, peuvent être utilisées comme des PUFs. Le principe de hase est de récupérer l'état de la mémoire au démarrage qui est normalement unique. Sur un même principe, le PUF peut être implémenté par des circuits papillons (hutterfly) réalisés à partir des matrices de deux verrouillages croisés où l'état du point mémoire au démarrage est indéterminé. Cette technique est décrite dans le document de Kumar et al. intitulé « The Butterfly PUF : Protecting IP on every FPGA ; Work.shop on Cryptographie Hardware and Emhedded Systems (CNES), Sep 2007, Vienne'. Dans le même genre, on trouve également dès circuits à anneaux histahles composés d'un nombre impair d'inverseurs et ayant aussi un état indéterminé au démarrage. [0009] Une quatrième technique de PUFs exploite les dispersions technologiques des ré- sistances dans un circuit. Une telle technique est décrite dans le document de R Helinski et al. intitulé « A Physical Unclonable Function Defined Using Power Distribution System Equivalent Resistance Variations » ; DAC 2009. Plus particulièrement, les auteurs proposent de mesurer la chute de tension dans un circuit intégré entre des plans d'alimentation et des plans de masse duc aux dispersions technologiques des résistances définies par les pistes conductrices et les interconnexions du circuit. La chute de tension est proportionnelle au courant mesuré dans des inverseurs en court-circuit agencés sur toute la surface du circuit. [0010] Toutefois, tous les PUFs décrits ci-dessus sont basés sur des fonctionnements aux limites des contraintes électroniques des circuits et sont, par conséquent, très sensibles aux variations environnementales. En particulier, des changements de températures, de tensions d'alimentation ou des interférences électromagnétiques peuvent affecter leur performance en diminuant leur robustesse et en augmentant leur volatilité (i.e. leur variabilité intra-circuit). Ainsi, pour un défi constant, le PUF peut retourner des résultats différents selon les conditions environnementales impliquant le fait qu'un circuit légitime peut éventuellement être déclaré comme étant contrefait. [0011] Un autre problème concerne le vieillissement du circuit intégré. En effet, à cause d'un fonctionnement aux limites des contraintes électroniques, le moindre petit défaut qui peut survenir lors du vieillissement du circuit fait que le PUF ne répond plus de la même manière et, par conséquent, on ne peut plus identifier le circuit intégré. [0012] Pour pallier à ces défauts, il est souvent nécessaire d'adjoindre au PUF un circuit de post-traitement de la réponse reçue qui est coûteux en termes d'empreinte et de consommation. 3 100131 11 existe une autre technique décrite dans le document US2014/0042627 qui consiste à utiliser un copolymère diphasique qui se polymérise directement sur le circuit intégré pour former des particules permettant de créer des contacts électriques selon différentes valeurs de résistance. [0014] Toutefois, ce genre de polymérisation dépend de la géométrie et de la nature de la couche sur laquelle le copolymère est déposé et n'assure pas un caractère très aléatoire de la distribution des valeurs résistives. [0015] Il existe encore une autre technique décrite dans le document de Jin Miao et al., intitulé « Spliced Digital Physical Unclonable Function », IEEE TCAD 2017, consistant à dessiner des masques avec des structures aux dimensions inférieures à la résolution de la machine de lithographie. Les défauts de connexion ou non-connexion sont simulés avec un logiciel de lithographie. Toutefois, il est probable que deux puces à la même position sur deux plaques d'un même lot risquent d'être identiques ou suffisamment proches pour ne pas être discriminées. [0016] L'objet de la présente invention est de proposer un procédé de sécurisation d'un circuit intégré remédiant aux inconvénients précités, en particulier en réalisant un PUF non répétable à caractère unique et très aléatoire ne dépendant pas de la géométrie et de la nature des couches du circuit intégré tout en étant quasiment insensible aux variations de conditions environnementales sans l'adjonction d'un circuit de post-traitement coûteux, et sans l'introduction de modifications notables dans le procédé de fabrication du circuit. Exposé de l'invention [0017] Cet objectif est atteint avec un procédé de sécurisation d'un circuit intégré lors de sa réalisation, ledit procédé comportant les étapes suivantes : -délimitation dudit circuit intégré en une première zone dite zone standard et en une deuxième zone dite zone de sécurité, et -désalignement aléatoire dans ladite zone de sécurité entre un niveau inférieur (niveau N) de trous d'interconnexion et un niveau supérieur (niveau N+1) de trous d'interconnexion engendrant la formation d'une structure d'interconnexion (vias) présentant une répartition spatialement aléatoire de points de contact et non-contact électrique. [0018] Ainsi, le désalignement aléatoire entre les deux niveaux de vias engendre une connectivité complétement aléatoire entre ces deux niveaux. Ceci permet de réaliser des circuits intégrés uniques tout en les sécurisant de manière robuste et insensible aux variations de conditions environnementales. De plus, du fait que la réalisation de la structure aléatoire d'interconnexion est non maitrisée, le coût de clonage devient excessivement élevé et la rétro-ingénierie, autant par imagerie que par apprentissage, est extrêmement difficile. [0019] Avantageusement, ledit circuit intégré comporte une matrice de cellules mémoires ré- sistives et ladite zone de sécurité est intégrée dans l'environnement de ladite matrice de cellules mémoires résistives. [0020] Ainsi, dans la zone de sécurité, les points de contact se confondent avec des cellules de mémoires résistives en état ON (faiblement résistif) et les points de non-contact se confondent avec des cellules de mémoires résistives en état OFF (hautement résistif). Ceci permet d'ajouter un brouillage et une protection supplémentaire en empêchant toute dé-corrélation entre la zone de sécurité et la zone standard et par conséquent, il est extrêmement difficile et largement plus coûteux pour un attaquant de remonter au modèle de la zone PUF que l'enjeu de l'attaque. [0021] Le procédé selon l'invention comporte l'utilisation d'un équipement de lithographie et le désalignement aléatoire des trous d'interconnexion entre les niveaux supérieur et inférieur est réalisé de manière structurelle en fonction d'un désalignement aléatoire intrinsèque lié audit équipement de lithographie. [0022] Ainsi, la sécurité du circuit intégré est issue d'une source d'incertitude complètement aléatoire et proprement inhérente au procédé de réalisation du circuit intégré lui-même. La répartition spatiale entre les points de contact et les points de non-contact diffère d'un circuit à un autre tout en restant quasiment uniforme (i.e. que la densité des points de contact reste quasiment égale à celle des points de non-contact). [0023] Selon un premier mode de réalisation, la sécurisation du circuit intégré s'intègre au niveau d'une structure de transistors (front-end) ou au niveau d'une structure de fin d'intégration (bock-end), et comporte les étapes suivantes : -réalisation d'un premier niveau de motifs conducteurs sur la surface desdites zones standard et de sécurité, on notera que ce premier niveau de motifs concerne plutôt le cas d'intégration en Back-end, -dépôt sur la surface dudit premier niveau d'une couche d'isolant suivie par une couche de résine, -lithographie pour délimiter de trous d'interconnexion inférieurs prévus dans lesdites zones standard et de sécurité, -remplissage métallique desdits trous d'interconnexion inférieurs suivi d'un polissage, -dépôt d'une couche de diélectrique, -lithographie pour définir de trous d'interconnexion prévus dans lesdites zones standard et de sécurité, - gravure de la couche de diélectrique, -remplissage métallique desdits trous d'interconnexion supérieurs permettant de définir des connexions supérieures suivi d'une étape de polissage. [0024] Ainsi, la sécurité et l'unicité du circuit intégré sont figées lors de la fabrication de cc circuit et sans aucune modification de ces caractéristiques initiale. En outre, cc procédé n'introduit qu'un nombre minimal d'étapes supplémentaires par rapport à un procédé de fabrication standard. [0025] Selon un deuxième mode de réalisation, après la formation des trous d'interconnexion inférieurs et avant la réalisation des trous d'interconnexion supérieurs, ledit procédé comporte en outre les étapes intermédiaires suivantes : -dépôt d'une multicouche intermédiaire de matériaux de mémoires résistives, -dépôt sur ladite multicouche intermédiaire d'un matériau isolant, cette étape est optionnelle, -lithographie et gravure de ladite couche de matériau isolant ainsi que de ladite multicouche intermédiaire de matériaux de mémoires permettant ainsi de délimiter les cellules mémoires prévues dans la zone standard tout en éliminant les matériaux de mémoires dans la zone de sécurité, -dépôt d'une ou de plusieurs couches d' isolant(s) sur la surface des cellules mémoires de la zone standard ainsi que sur la surface dépourvue de mémoire de la zone de sécurité. [0026] Ainsi, le circuit intégré est encore davantage sécurisé tout en n'introduisant que très peu d'étapes supplémentaires. Ceci rend extrêmement difficile l'attaque puisqu'il est encore plus difficile de remonter au modèle de la zone de sécurité. [0027] Avantageusement, dans la zone de sécurité, les motifs supérieurs correspondant aux trous d'interconnexion supérieurs sont disposés au-dessus des motifs inférieurs correspondant aux trous d'interconnexion inférieurs selon des chevauchements prédéterminés et présentent des tailles et formes géométriques prédéterminées. [0028] Le désalignement aléatoire peut être réalisé de manière en-atique ou selon une stratégie prédéterminée. [0029] Avantageusement, les motifs d'un des masques utilisés pour la réalisation des trous d'interconnexion inférieurs et supérieurs de gravure dans la zone de sécurité sont des carrés dont les côtés ont une longueur de valeur prédéterminée « a» tandis que les motifs de l'autre masque sont des rectangles dont les largeurs sont égales à ladite valeur prédéterminée « a » et dont les longueurs sont égales au double de ladite valeur prédéterminée « a ». [0030] Ainsi, ce procédé exploite l'incertitude inhérente à la réalisation matérielle du circuit intégré lui-même. [0031] Avantageusement, les motifs supérieurs sont disposés de sorte que chaque motif supérieur ait un côté quasiment superposé avec au moins un côté du motif inférieur correspondant selon une direction prédéterminée, la disposition des motifs supérieurs sur les motifs inférieurs comportant 6 -une première disposition dans laquelle les motifs supérieurs se chevauchent sur les motifs inférieurs suivant ladite direction prédéterminée et selon des décalages de chevauchement égaux à environ un quart de ladite valeur prédéterminée, -une deuxième disposition dans laquelle les motifs supérieurs se chevauchent sur les motifs inférieurs suivant ladite direction prédéterminée dans un sens opposé à celui de la première disposition et selon des décalages de chevauchement égaux à environ un quart de ladite valeur prédéterminée, -une troisième disposition dans laquelle les motifs supérieurs sont écartés des motifs inférieurs suivant ladite direction prédéterminée et selon des écarts égaux à environ un quart de ladite valeur prédéterminée, et -une quatrième disposition dans laquelle les motifs supérieurs sont écartés des motifs inférieurs suivant ladite direction prédéterminée dans un sens opposé à celui de la troisième disposition et selon des écarts égaux à environ un quart de ladite valeur prédéterminée. [0032] Ainsi, les première et deuxième dispositions sont configurécs pour que l'incertitude de chevauchement des motifs supérieurs par rapport aux motifs inférieurs soit pertinente pour la connexion ou non-connexion d'un point de contact selon une seule direction du plan du circuit intégré. Ceci permet de garantir une répartition aléatoire d'une puce à l'autre d'une structure de continuité et non continuité électrique dans une proportion de l'ordre de 50%. La création selon une répartition spatiale uniforme de quasi-équiprobabilité entre les points de contact et les points de non-contact permet de réaliser des circuits intégrés uniques tout en maximisant la sécurité de chaque circuit intégré. [0033] Avantageusement, ledit circuit intégré comporte au moins un niveau supplémentaire de vins. [0034] Ceci permet de sécuriser davantage le circuit intégré et d'empêcher toute identi- fication visuelle des points de contact et de non contact de la structure d'interconnexion par une imagerie 2D. [0035] L'invention concerne également un circuit intégré sécurisé pouvant être obtenu à l'aide d'un procédé selon l'invention. Brève description des dessins [0036] La présente invention sera mieux comprise à la lecture de la description d'exemples de réalisation donnés à titre purement indicatif et nullement limitatif, en faisant référence aux dessins annexés sur lesquels : [0037] [fig.1A] et [0038] [fig.1B] illustrent de manière très schématique un circuit intégré sécurisé, selon un mode de réalisation de l'invention ; 7 [0039] [fig.2À] [0040] [fig.213] [0041] [fig.2C] [0042] [fig.2D] [0043] [fig.2E] [0044] [fig.2F] [0045] [fig.2G] [0046] [fig.2H] [0047] [fig.21] [0048] [fig.2J] [0049] [fig.2K] illustrent de manière très schématique les étapes d'un procédé de sécu- risation d'un circuit intégré, selon un premier mode de réalisation préféré de l' invention ; [0050] [fig.3] illustre de manière très schématique la réalisation de la structure d'interconnexion, selon un mode de réalisation préféré de l'invention ; [0051] [fig.4À] [0052] [fig.413] [0053] [fig.4C] et [0054] [fig.4D] illustrent de manière schématique des première et deuxième dispositions des motifs supérieurs par rapport aux motifs inférieurs dans la zone de sécurité, selon un mode de réalisation de l'invention ; et [0055] [fig.5A] [0056] [fig.5B] [0057] [fig.5C] [0058] [fig.5D] [0059] [fig.5E] [0060] [fig.5F] [0061] [fig.5G] [0062] [fig.5H] [0063] [fig.51] [0064] [fig.5J] [0065] [fig.5K] [0066] [fig.5L] [0067] [fig.5M] [0068] [fig.5N] illustrent de manière très schématique les étapes d'un procédé de sécu- risation d'un circuit intégré, selon un deuxième mode de réalisation préféré de l'invention. [0069] EXPOSÉ DÉTAILLÉ DE MODES DE RÉALISATION PARTICULIERS 8 [0070] Les Figs. lA et 1B illustrent de manière très schématique un circuit intégré sécurisé, selon un mode de réalisation de l'invention, la Fig. lA étant une vue de dessus tandis que la Fig. 1B est une vue en coupe. Ces figures décrivent également de manière très schématique le procédé de sécurisation selon un mode de réalisation de l'invention. [0071] Le procédé de sécurisation du circuit intégré (ou puce électronique) selon l'invention s'intègre parfaitement dans le procédé de fahrication en tant que tel du circuit intégré 1 sur une partie 3 du circuit intégré. Dans le procédé de fabrication, les éléments ou motifs sur la partie 3 sont créés selon une méthode de photo-répétition rendant chaque circuit intégré identique aux autres. L'ensemble des étapes successives sont régulées et contrôlées afin d'assurer une variabilité extrêmement faible des paramètres fonctionnels des circuits intégrés. Toutefois, la méthode de fahrication comporte des étapes d'implémentations physiques intrinsèquement aléatoires introduisant des caractéristiques discernables qui assurent l'unicité et par conséquent, la personnalisation de chaque circuit intégré 1 sans modifier leurs paramètres fonctionnels initiaux. [0072] En effet, lors de la réalisation habituelle du circuit intégré 1, le procédé de sécu- risation comporte la délimitation du circuit intégré 1 en une première zone surfacique dite zone standard Sa et en une deuxième zone surfacique dite zone de sécurité 5h. [0073] Avantageusement, la sécurisation du circuit intégré s'intègre au niveau de fabrication de transistors (front-end) ou au niveau d'une structure de fin d'intégration (pack-end). Au bout de l'un ou l'autre de ces deux niveaux, le circuit intégré 1 comporte plusieurs couches représentées grossièrement par la partie 3 du circuit intégré. Ainsi, la zone de sécurité 5b est une zone sélectionnée sur la partie 3 et dédiée pour la sécurisation du circuit intégré 1. [0074] La zone standard Sa correspond entièrement à une partie fonctionnelle du circuit intégré 1 de base. Cette zone Sa est occupée par les composants électroniques de base reliés par des interconnexions métalliques 7a standards adaptées pour réaliser les fonctions particulières du circuit. En revanche, la zone de sécurité 5b est occupée par une fonction physique non-clonable PUF destinée à sécuriser le circuit de base. [0075] Le fait que la zone standard Sa est distincte de la zone de sécurité 5b permet de réaliser les étapes sur ces deux zones simultanément, ce qui facilite et réduit le nombre d'étapes du procédé. L'exemple de la Fig. lA montre que la zone de sécurité 5b est délimitée par un carré entouré par la zone standard Sa, mais bien entendu, la forme de la zone de sécurité 5b ainsi que sa disposition géométrique par rapport à la zone standard 5a peuvent être différentes. [0076] Après la délimitation des zones standard Sa et de sécurité Sb, le procédé comporte la formation dans la zone de sécurité 5b d'une structure d'interconnexion de sécurité 7b présentant une répartition spatialement aléatoire de continuité et discontinuité électriques matérialisées par des points de contact électrique 71b et des points de non- 9 contact électrique 72h respectivement. Cette structure d'interconnexion de sécurité 7h est engendrée par la réalisation d'un désalignement aléatoire dans la zone de sécurité 5h entre un niveau inférieur 9h de trous d'interconnexion, dit niveau N, et un niveau supérieur 11 b de trous d'interconnexion, dit niveau N+1. On notera que la plaque de silicium 3 comporte déjà plusieurs niveaux qui sont inférieurs au niveau N. [0077] Par ailleurs, le procédé comporte la formation dans la zone standard 5a d'une structure d'interconnexion standard 7a. En outre, au-dessus des structures d'interconnexion standard 7a et de sécurité 7h, le circuit intégré 1 comporte d'autres niveaux et, en particulier, des motifs conducteurs extérieurs qui, en particulier, cachent les points de contact 7111 et de non-contact 72h de la structure d' interconnexion de sécurité 7h. [0078] Habituellement, le procédé de fabrication du circuit intégré 1 comporte l'utilisation d'un équipement (ou outil) de lithographie (non représenté) qui permet de délimiter des petites zones ou motifs pour par exemple définir des trous d'interconnexion. Ce genre d'équipements présente une précision suffisante pour la réalisation des circuits intégrés parfaitement opérationnels et robustes malgré l'existence d'une petite incertitude qui est inhérente à l'équipement lui-même. La présente invention transforme cet inconvénient de manière non évidente en avantage en employant cette incertitude intrinsèque de l'équipement de lithographie comme une source de sécurisation du circuit intégré 1. [0079] Ainsi, le désalignement aléatoire des trous d'interconnexion entre les niveaux inférieur 9b (niveau N) et supérieur 11b (niveau N+1) est réalisé de manière structurelle en fonction d'un désalignement aléatoire intrinsèque à l'équipement de lithographie. On notera par ailleurs que le désalignement lié à l'équipement de lithographie est aléatoire à la fois infra-puce et inter-puce avec une forte variabilité entre différents circuits intégrés et une grande robustesse de sécurité pour chaque circuit assurant ainsi à la fois l'unicité de chaque circuit intégré et le fait qu'un même défi donne toujours la même réponse pour un circuit intégré donné. [0080] Les Figs. 2A-2K illustrent de manière très schématique les étapes d'un procédé de sécurisation d'un circuit intégré, selon un premier mode de réalisation préféré de l'invention. [0081] De manière connue par l'homme du métier, on considère que la fabrication de la partie 3 du circuit intégré a été préalablement réalisée selon les étapes habituelles de préparation d'une couche d'oxyde sur un substrat, de transfert du dessin du circuit à reproduire à l'aide d'un masque, de gravure, de dopage, de réalisation de couches suivantes, etc. [0082] Selon ce mode de réalisation, la sécurisation du circuit intégré 1 commence alors à la fin du front-end et s'intègre dans la suite des étapes de fabrication de composés semi- conducteur au niveau du « hack-end », c'est-à-dire, lors de la réalisation des premières interconnexions électriques pour adéquatement interconnecter les composants entre eux ainsi qu'avec des électrodes d'entrées-sorties. [0083] Selon un mode préféré de réalisation de l'invention, la première étape El consiste à commencer avec une partie plane 3 délimitée en une zone de sécurité 5h et une zone standard 5a dont l'ensemble des procédés de fabrication en « front-end » a été réalisé, c'est-à-dire qu'une grande partie du circuit qu'on cherche à sécuriser a été fabriquée. On notera que la zone de sécurité 5h est délimitée de sorte qu'elle puisse comporter un nombre suffisant de points de contact et de non-contact pour assurer une bonne sécurité. A titre d'exemple, la zone de sécurité peut comporter une grille de points de contact et de non-contact entre environ 10x10 points et 100x100 points. [0084] La deuxième étape E2 consiste en la réalisation d'un premier niveau 8 de motifs conducteurs 8a et 8h (dits, lignes de métal) sur la surface des zones standard 5a et de sécurité 5h de la partie 3. [0085] Les motifs conducteurs Ra et 8h peuvent être en cuivre, en aluminium ou en un autre matériau conducteur d'électricité. [0086] La troisième étape E3 consiste à déposer sur la surface du premier niveau R une couche (ou multicouche) d'isolant 13 de type diélectrique. [0087] La quatrième étape E4 consiste à procéder à une lithographie (étalement résine, in- solation et développement) pour délimiter les trous d'interconnexion 17a, 17h prévus dans les zones standard Sa et de sécurité 5b respectivement. On notera que la lithographie peut être de type optique, électronique. EUV, nano impression ou de tout autre type. [0088] La cinquième étape ES consiste à transférer les trous d'interconnexion 17a, 17b dans la couche de diélectrique 13. Ainsi, les étapes de lithographie et gravure forment le niveau inférieur (niveau N) 9a, 9b de trous d'interconnexion 17a, 17b dans les zones standard Sa et de sécurité 5b respectivement. [0089] La sixième étape E6 consiste à procéder à un remplissage métallique des trous d'interconnexion 17a, 17b du niveau inférieur 9a, 9b pour former un niveau inférieur de connexions (ou vins) 27a, 27b. Le remplissage peut être réalisé en tungstène, en cuivre ou en un autre métal. Une ou plusieurs couches d'accroche peuvent être déposées au préalable. Ensuite, la surface du niveau inférieur de connexions 27a, 27b est polie (par exemple, par un procédé mécanochimique) pour délimiter les connexions. [0090] La septième étape E7 consiste à déposer une couche (ou multicouches) de di- électrique 15 (par exemple SiN) qui permettra (permettront) de définir des motifs supérieurs représentatifs des trous supérieurs d'interconnexion dans le niveau supérieur (niveau N+1) Ila. 11b des zones standard Sa et de sécurité 5b. 11 [0091] Dans la zone standard Sa, des motifs supérieurs représentatifs des trous supérieurs d'interconnexion sont alignés avec les trous inférieurs d'interconnexion. Les motifs des trous supérieurs et inférieurs sont en général de mêmes tailles et de mêmes formes. Ceci permet de générer des structures de vias dans le niveau supérieur 11 a (niveau N+1) qui se superposent sur les structures de vias du niveau inférieur 9a (niveau N). [0092] En revanche, dans la zone de sécurité 5b, les motifs supérieurs sont disposés au- dessus des trous inférieurs d'interconnexion selon des chevauchements prédéterminés et présentent en outre des tailles et formes géométriques prédéterminées (voir Figs. 3, 4A et 4B). Ces motifs supérieurs peuvent être de formes elliptiques, rectangulaires ou autres et peuvent être différents des motifs inférieurs. On notera que le désalignement aléatoire dans la zone de sécurité 5h peut être réalisé de manière erratique et/ou selon une stratégie spécifique prédéterminée. [0093] La stratégie spécifique consiste à concevoir dans la zone de sécurité 5h des motifs su- périeurs désalignés structurellement par construction par rapport aux motifs inférieurs de telle sorte qu'en tenant compte du désalignement spécifique à l'outil de lithographie, on obtient des configurations de contact et de non-contact répondant à deux critères. Le premier critère consiste à faire en sorte que la disposition des points de contact et des points de non-contact diffère d'une puce à l'autre. Le deuxième critère concerne le fait qu'au sein d'un même circuit intégré, il est avantageux d'avoir environ 50% de points de contact et environ 50% de points de non-contact quelles que soient les conditions de désalignement. Ces deux critères assurent une performance optimale de la zone de sécurité 5b. [0094] La huitième étape E8 consiste à procéder à une lithographie, consistant à délimiter des motifs dans une résine 16, pour définir des trous d'interconnexion 117a, 117b prévus dans le niveau supérieur Ila, 11b. [0095] La neuvième étape E9 consiste à transférer les trous d'interconnexion 117a, 117b dans la ou les couches de diélectrique 15 à partir des motifs réalisés en lithographie. Ainsi, les étapes de lithographie et gravure forment le niveau supérieur Ila, 11b de trous d'interconnexion 117a, 117b prévus dans les zones standard 5a et de sécurité 5b respectivement. [0096] La dixième étape EIO concerne le remplissage métallique des trous d'interconnexion 117a, 117b du niveau supérieur lia, 11b pour former un niveau supérieur de connexions (vias) 127a, 127b. Cette étape est suivie par un polissage de la surface du niveau supérieur Ila, 1lb de connexions 127a, 127b permettant ainsi de délimiter les connexions. [0097] Ainsi, dans la zone standard Sa, le niveau supérieur de connexions 127a dans le niveau N+1 se superpose sur le niveau inférieur de connexions 27a du niveau N formant une structure de connexion standard 7a. En revanche, dans la zone de sécurité 12 5h, les connexions 127b dans le niveau supérieur (niveau N+1) 11 b sont aléatoirement désalignées sur celles 27h du niveau inférieur (niveau N) 9h formant une structure d'interconnexion de sécurité 7h comportant des points de contact 71 h et des points de non-contact 72h. [0098] Une onzième étape El 1 montre que d'autres niveaux 12 peuvent être réalisés par la suite, par exemple des lignes métalliques ou des plots de connexion. [0099] Ce mode de réalisation montre que l'ensemble des étapes successives sont régulées et contrôlées afin d'assurer une variabilité extrêmement faible des paramètres clés de fonctionnalité du circuit dans la zone standard 5a tout en permettant par construction une réalisation non maîtrisée de la structure aléatoire d'interconnexion 7h dans la zone de sécurité 5h. Chaque circuit intégré 1 issu du procédé de sécurisation dispose ainsi dans sa zone de sécurité 5h d'une structure physique d'interconnexion 7h unique dont le processus de fabrication est aléatoire et non maîtrisé et, par conséquent, excessivement difficile à cloner. Ceci renforce l'unicité de chaque puce électronique permettant son identification de manière très précise tout en rendant le clonage extrêmement difficile. [0100] La réalisation de la structure d'interconnexion aléatoire 7h forme une structure de continuité/discontinuité électrique entre les différents motifs conducteurs. Cette structure peut alors être utilisée pour appliquer un protocole d'authentification défi-réponse. Plus particulièrement, une partie des motifs conducteurs 81, et 12 est configurée pour recevoir un stimulus définissant un défi, tandis qu'une autre partie de ces motifs conducteurs 8b et 12 est configurée pour fournir un signal de sortie correspondant à la réponse au défi. La réponse est ainsi dépendante de la continuité ou discontinuité électrique de la structure d'interconnexion aléatoire propre à la puce électronique ainsi qu'au défi utilisé. Les motifs conducteurs recevant le stimulus forment une entrée du circuit intégré tandis que ceux fournissant la réponse forment la sortie du circuit intégré. Les motifs conducteurs sélectionnés pour former l'entrée ou la sortie sont prédéterminés selon les spécifications du protocole d'authentification. [0101] En variante, on peut injecter un signal d'entrée définissant un défi dans les vias au niveau N et de lire le signal de sortie correspondant à la réponse au défi au niveau des vias N+1. Si les deux vias niveaux N et N+1 sont connectés, les signaux d'entrée et de sortie seront comparables. En revanche, si les deux vias des niveaux N et N+1 ne sont pas connectés à cause du désalignement, les signaux d'entrée et de sortie seront différents. [0102] Après la réalisation des circuits intégrés sécurisés, on procède à une phase d'enrôlement » (enrollment, en anglais) qui consiste à construire une base de données contenant des couples légitimes de « défi-réponse » pour chaque circuit intégré 1. Concrètement, pour chaque circuit intégré 1, un testeur génère aléatoirement un certain 13 nombre N de défis ou challenges C et les adresse au circuit intégré 1. Chaque défi C est constitué d'un stimulus qui est appliqué à l'entrée du circuit intégré 1 et la réponse R à chaque défi C est récupérée à la sortie du circuit intégré 1. En effet, le PUF qui définit une fonction secrète F calcule la réponse R à chaque défi C (i.e. R=F(C)). Le testeur récupère les N réponses R associées aux N défis C et stocke les N couples de défi-réponse (C, R) correspondants dans une hase de données (non représentée). [0103] Ainsi, l'authentification d'un circuit intégré 1 sécurisé peut être testée tout au long de son cycle de vie. Plus particulièrement, un utilisateur d'un circuit intégré 1 peut demander au fabricant (ou à l'entité qui possède la hase de données des couples de défi-réponse) un défi (ou un couple défi-réponse). Le défi C est appliqué au circuit intégré 1 et cc dernier calcule la réponse R au défi C. Ensuite, l'utilisateur (ou le fabriquant) compare la réponse R générée par le circuit intégré 1 avec celle stockée dans la hase de données afin de vérifier la légitimité du circuit intégré 1. On notera que, pour plus de sécurité, le couple défi-réponse déjà utilisé est ensuite supprimé de la hase de données pour éviter tout rcjeu. [0104] La Fig. 3 illustre de manière très schématique la réalisation de la structure d'interconnexion, selon un mode de réalisation préféré de l'invention. [0105] Comme indiqué précédemment, les motifs inférieurs et supérieurs de la zone standard sont de mêmes tailles et de mêmes formes en particulier, ils peuvent être des carrés. [0106] En revanche, les motifs d'un des masques inférieur et supérieur dans la zone de sécurité sont des carrés dont les côtés ont une longueur de valeur prédéterminée « a » tandis que les motifs de l'autre masque sont des rectangles dont les largeurs sont égales à la valeur prédéterminée « a » et dont les longueurs sont égales au double de la valeur prédéterminée « a ». La valeur prédéterminée « a » est sélectionnée en fonction de l'incertitude de l'équipement de lithographie utilisé afin de tirer profit de manière optimale du désalignement aléatoire intrinsèque de cet équipement. L'incertitude de désalignement de l'équipement de lithographie est limitée dans un intervalle compris entre environ -a/2 et -Fa12. Par ailleurs, la valeur prédéterminée « a » est par exemple, comprise entre environ 2nm et 100nm. On notera que les rectangles peuvent éventuellement être remplacés par des ellipses. [0107] L'exemple illustré sur la Fig. 3 montre que dans la zone standard 5a les vias dans les niveaux inférieur 9a et supérieur Ila présentent des sections carrées. En revanche, dans la zone de sécurité 5b les vias dans le niveau inférieur 9b ont des sections rectangulaires tandis que les vias dans le niveau supérieur ilb ont des sections carrées. On notera qu'en variante, dans la zone de sécurité 5b, les vias dans le niveau inférieur 9b ont des sections carrées tandis que les vias dans le niveau supérieur llb ont des sections rectangulaires. 14 [0108] Plus particulièrement, un repère orthonormé (O ; x, y, z) est représenté où z est une direction selon l'épaisseur de la plaque 3 du circuit intégré 1 (i.c. dans le sens d'empilement de couches) et où le plan (x, y) est parallèle à un plan de la partie 3 du circuit intégré. Avec cette convention, les sections des vias inférieurs et supérieurs sont repérées selon un plan (x, y). [0109] De même, les motifs des masques inférieur et supérieur utilisés pour la réalisation des vias inférieurs et supérieurs respectivement peuvent être repérés selon un plan (x, y). [0110] Les Figs. 4A à 4D montrent de manière schématique des première, deuxième, troisième et quatrième dispositions des motifs supérieurs par rapport aux motifs inférieurs dans la zone de sécurité, selon un mode de réalisation de l'invention. [0111] Les motifs supérieurs dans la zone de sécurité 5h sont disposés de sorte que chaque motif supérieur ait un côté quasiment superposé sur un côté du motif inférieur correspondant selon une direction prédéterminée du plan (x, y) du circuit intégré 1 sachant que les autres côtés du motif supérieur sont décalés par rapport aux côtés correspondants du motif inférieur. [0112] Selon les première et deuxième dispositions (Figs. 4A et 4B), les motifs supérieurs se chevauchent sur les motifs inférieurs selon des décalages de chevauchement égaux à environ un quart de la valeur prédéterminée « a ». Ces décalages de chevauchements « a/4 » sont réalisés selon des première et troisième dispositions ayant quasiment les mêmes proportions. La différence entre ces première et troisième dispositions est le fait que le sens du décalage de chevauchement dans la première disposition est opposé à celui dans la troisième disposition. [0113] Par contraste, les motifs supérieurs des troisième et quatrième dispositions (Figs. 4B et 4D) ne se chevauchent pas sur les motifs inférieurs et sont au contraire volontairement écartés en conception suivant la direction prédéterminée par environ « a/4 ». La différence entre les troisième et quatrième dispositions est le fait que le sens du décalage dans la deuxième disposition est opposé à celui dans la quatrième disposition. [0114] On notera que les motifs supérieurs et inférieurs dans la zone standard (non re- présenté) sont alignés de sorte que le désalignement intrinsèque n'affecte pas la fonctionnalité du circuit intégré. [0115] L'exemple de la Fig. 4A montre une première disposition des motifs supérieurs mil (définissant les vias du niveau supérieur m11) en forme de carrés sur les motifs inférieurs m9 (définissant les vias du niveau inférieur m9) en forme de rectangle selon des première Cl, deuxième C2 et troisième C3 configurations dans la zone de sécurité 5b. Les côtés des carrés sont orientés selon les directions X et Y et ont une longueur de valeur « a ». Les largeurs et longueurs des rectangles ont les valeurs « a » et « 2a » respectivement. Les longueurs des rectangles dans les première Cl et deuxième C2 confi- gurations sont orientées dans la direction X tandis que la longueur du rectangle dans la troisième configuration C3 est orientée dans la direction Y. Le côté gauche du carré de la première configuration Cl est superposé dans la direction Y sur la largeur du côté gauche du rectangle correspondant tandis que le côté droit du carré de la deuxième configuration C2 est superposé dans la direction Y sur la largeur du côté droit du rectangle correspondant. Les deux côtés du carré de la troisième configuration C3 sont alignés dans la direction Y avec les deux largeurs respectivement du rectangle correspondant. En outre, les carrés couvrent une partie des rectangles selon la direction Y dans le sens négatif d'une valeur environ égale à « a/4 ». [0116] L'exemple de la Fig. 4B montre une deuxième disposition des motifs supérieurs mll sur les motifs inférieurs m9 selon des quatrième C4, cinquième C5 et sixième C6 configurations. Les motifs supérieurs mi 1 et inférieurs m9 sont les mêmes que ceux de la Fig. 4A et sont orientés de la même manière. Toutefois, les première (Fig. 4A) et deuxième (Fig. 4B) dispositions se distinguent par le fait que les sens du décalage de chevauchement sont opposés. Ainsi, les carrés dans la deuxième disposition couvrent une partie des rectangles selon la direction Y dans le sens positif d'une valeur environ égale à « a/4 ». [0117] L'exemple de la Fig. 4C montre une troisième disposition des motifs supérieurs mll sur les motifs inférieurs m9 selon des septième C7, huitième C8 et neuvième C9 configurations. Cette troisième disposition se distingue de la première disposition de la Fig. 4A uniquement par le fait qu'au lieu de couvrir une partie des rectangles, les carrés sont au contraire écartés des rectangles selon la direction Y dans le sens positif d'une valeur environ égale à « a/4 ». [0118] L'exemple de la Fig. 4D montre une quatrième disposition des motifs supérieurs mil sur les motifs inférieurs m9 selon des dixièmes C10, onzième Cil et douzième C12 configurations. Cette quatrième disposition se distingue de la deuxième disposition de la Fig. 4B uniquement par le fait qu'au lieu de couvrir une partie des rectangles, les carrés sont au contraire écartés des rectangles selon la direction Y dans le sens négatif d'une valeur environ égale à « a/4 ». [0119] Les première, deuxième, troisième, et quatrième dispositions des Figs. 4A à 4D sont réalisées par construction et sont, par conséquent, considérées comme l'état initial avant le désalignement aléatoire lié au procédé de lithographie spécifique à l'outil de lithographie. En outre, le désalignement ou décalage aléatoire engendré par le dispositif de lithographie sur l'état initial tel que défini par les différentes dispositions peut se réaliser dans les directions X et Y et dans les deux sens positif (>0) ou négatif ( 0 (au maximum égal à -Fa/2) et AY >0 (au maximum égal à +a/2) alors on aura 50% de chance d'avoir contact entre les vias et 50% de chance de ne pas avoir de contact entre les vias. [0123] -Si AX>0 (au maximum égal à -Fa/2) et AY 0 (au maximum égal à -a/2 alors on aura 50% de chance d'avoir contact entre les vias et 50% de chance de ne pas avoir contact entre les vias. [0125] -Si AX 0) alors on a 50% de chance d'avoir contact entre les vias et 50% de chance de ne pas avoir de contact entre les vias. En revanche, lorsque le décalage aléatoire est négatif dans la direction Y (i.e.AY 0 (au maximum égal à -Fa12) et AY >0 (au maximum égal à +a/2) alors on aura toujours contact entre les vias. [0129] -Si AX>0 (au maximum égal à -Fa12) et AY 0 (au maximum égal à -a/2) alors on aura toujours contact entre les vias. [0131] -Si AX 0) alors on a toujours un contact entre les vias supérieurs et inférieurs quel que soit le sens de 17 décalage dans la direction X. En revanche, lorsque le décalage aléatoire est négatif dans la direction Y (i.c. AY 0 (au maximum égal à -Fa/2) et AY >0 (au maximum égal à +a/2) alors on n'aura pas de contact entre les vias. [0135] -Si AX>0 (au maximum égal à -Fa/2) et AY 0 (au maximum égal à -a/2 alors on n'aura pas de contact entre les vias. [0137] -Si AX 0) alors on n'a pas de contact entre les vias supérieurs et inférieurs quel que soit le sens de décalage dans la direction X. En revanche, lorsque le décalage aléatoire est négatif dans la direction Y (i.e. AY 0 (au maximum égal à -Fa12) et AY >0 (au maximum égal à +a/2) alors on aura 50% de chance d'avoir contact entre les vias et 50% de chance de ne pas avoir de contact entre les vias. [0141] -Si AX>0 (au maximum égal à -Fa12) et AY 0 (au maximum égal à -a/2) alors on aura 50% de chance d'avoir contact entre les vias et 50% de chance de ne pas avoir de contact entre les vias. [0143] -Si AX 0) alors on a 50% de chance d'avoir contact entre les vias et 50% de chance de ne pas avoir de contact 18 entre les vias quel que soit le sens de décalage dans la direction X. En revanche, lorsque le décalage aléatoire est négatif dans la direction Y (i.e. AY 0 (au maximum égal à +a/2) et AY >0 (au maximum égal à +a/2) : [0149] - dans la première disposition, on obtient 50% de points de contact et 50% de points de non contact dans chaque puce ; [0150] - dans la deuxième disposition, on aura toujours un contact entre les vias ; [0151] - dans la troisième disposition, on n'a pas de contact entre les vias supérieurs et in- férieurs ; et [0152] - dans la quatrième disposition, on obtient 50% de points de contact et 50% de points de non contact dans chaque puce. [0153] 2. Si AX>0 (au maximum égal à +a/2) et AY 0 (au maximum égal à -a/2) : [0159] - dans la première disposition, on obtient 50% de points de contact et 50% de points de non contact dans chaque puce ; [0160] - dans la deuxième disposition, on aura toujours un contact entre les vias [0161] - dans la troisième disposition, on n'a pas de contact entre les vias supérieurs et in- férieurs ; et 19 [0162] - dans la quatrième disposition, on obtient 50% de points de contact et 50% de points de non contact dans chaque puce. [0163] 4. Si AX