Brevet FR3087062A1 — publié le 20200410

B17474 - 18-R0-0356 DESCRIPTION TITRE : Commande d'étage de puissance d'une alimentation à découpage Domaine technique [0001] La présente description concerne de façon générale les circuits électroniques et, plus particulièrement, les circuits de génération de signaux de commande pour des circuits CMOS. La présente description s'applique, entre autres, à la génération de signaux en modulation de largeur d'impulsion pour des alimentations à découpage. Technique antérieure [0002] Les alimentations à découpages (SMPS) auxquelles se rapportent la présente description sont des systèmes bien connus dans lesquels une tension continue est découpée au rythme d'une fréquence relativement élevée (généralement de quelques MHz). Les impulsions de commande sont modulées en largeur d'impulsion (PWM), par exemple de facon à réguler la tension de sortie de l'alimentation. [0003] Les impulsions servent à commander un interrupteur (généralement un transistor MOS de puissance) de découpage de la tension d'entrée. Un signal modulé en largeur d'impulsion est généralement généré par une comparaison entre un signal de rampe périodique et une tension de référence. Cette commande passe, le cas échéant, par un étage de commande (driver) généralement en technologie CMOS. Résumé de l'invention [0004] Il existe un besoin d'amélioration des circuits de commande d'interrupteurs, notamment pour alimentation à découpage. [0005] Un mode de réalisation prévoit de réduire tout ou partie des inconvénients des techniques connues de commande de transistors MOS de puissance pour alimentation à découpage. 2 B17474 - 18-R0-0356 [0006] Un mode de réalisation prévoit de réduire les contraintes imposées aux transistors par les commutations. [0007] Un mode de réalisation prévoit un circuit de génération d'au moins un signal de commande en tout ou rien d'un interrupteur d'alimentation, dans lequel le signal est adapté en fonction de la valeur d'une tension d'alimentation pour régler la pente de commutation de l'interrupteur. [0008] Selon un mode de réalisation, le circuit comporte plusieurs amplificateurs en parallèle dont des bornes de sortie sont interconnectées à une borne de sortie du circuit, lesdits amplificateurs étant activables individuellement. [0009] Selon un mode de réalisation, le nombre d'amplificateurs activés décroit avec l'augmentation de la tension d'alimentation. [0010] Selon un mode de réalisation, chaque amplificateur comporte deux transistors MOS en série entre deux bornes d'application de la tension d'alimentation. [0011] Selon un mode de réalisation, ladite valeur de la tension d'alimentation est comparée à des seuils pour déterminer le nombre d'amplificateurs participant à la commande de l'interrupteur. [0012] Selon un mode de réalisation, chaque amplificateur est associé à un sous-circuit configuré pour conditionner la commande de l'amplificateur entre un état où sa sortie est en haute impédance et un état actif. [0013] Selon un mode de réalisation, le signal est un signal modulé en largeur d'impulsion. [0014] Un mode de réalisation prévoit un circuit de commande de deux transistors MOS montés en série, comportant un circuit de génération tel que décrit. 3 B17474 - 18-R0-0356 [0015] Un mode de réalisation prévoit un convertisseur comportant au moins deux interrupteurs en série entre deux bornes d'alimentation et un circuit de génération tel que décrit. [0016] Selon un mode de réalisation, les interrupteurs sont respectivement un transistor MOS à canal P et un transistor MOS à canal N. [0017] Selon un mode de réalisation, un point milieu de l'association en série des deux interrupteurs est relié à un élément inductif. [0018] Un mode de réalisation prévoit un procédé de commande en tout ou rien d'un interrupteur d'alimentation, dans lequel un signal de commande de l'interrupteur est adapté en fonction de la valeur d'une tension d'alimentation du pour régler la pente de commutation de l'interrupteur. Brève description des dessins [0019] Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : [0020] [Fig. 1] la figure 1 représente, de façon très schématique et sous forme de blocs, un exemple d'alimentation à découpage du type à laquelle s'appliquent les modes de réalisation décrits ; [0021] [Fig. 2] la figure 2 représente, de façon très schématique et partielle, un exemple de circuit d'alimentation à découpage ; [0022] [Fig. 3] la figure 3 représente, de façon très schématique, un mode de réalisation d'amplificateurs de commande d'interrupteurs de puissance ; 4 B17474 - 18-R0-0356 [0023] [Fig. 4] la figure 4 représente, de façon très schématique et sous forme de blocs, un mode de réalisation d'un circuit de génération de signaux de commande d'interrupteurs de puissance ; et [0024] [Fig. 5] la figure 5 représente, de façon partielle, un mode de réalisation d'un circuit de génération d'un signal à pente de commutation variable en fonction de la tension d'alimentation. Description des modes de réalisation [0025] De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques. [0026] Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. En particulier, les applications des alimentations à découpage commandées à partir du circuit décrit n'ont pas été détaillées, les modes de réalisation décrits étant compatibles avec les applications usuelles. De même, la génération du signal en modulation de largeur d'impulsion auquel est appliqué le circuit décrit, à partir de consignes de régulation ou autres, n'a pas été détaillée, les modes de réalisation décrits étant là encore compatible avec les circuit usuels (microcontrôleur ou autre) de génération de tels signaux. [0027] Sauf précision contraire, lorsque l'on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans éléments intermédiaires autres que des conducteurs, et lorsque l'on fait référence à deux éléments reliés ou couplés entre eux, cela signifie que ces deux B17474 - 18-R0-0356 éléments peuvent être connectés ou être reliés ou couplés par l'intermédiaire d'un ou plusieurs autres éléments. [0028] Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position absolue, tels que les termes "avant", "arrière", "haut", "bas", "gauche", "droite", etc., ou relative, tels que les termes "dessus", "dessous", "supérieur", "inférieur", etc., ou à des qualificatifs d'orientation, tels que les termes "horizontal", "vertical", etc., il est fait référence sauf précision contraire à l'orientation des figures. [0029] Sauf précision contraire, les expressions "environ", "approximativement", "sensiblement", et "de l'ordre de" signifient à 10 % près, de préférence à 5 1 près. [0030] On se réfère plus particulièrement à une application à un circuit de commande d'un interrupteur de découpage (appelé ci-après interrupteur de puissance) d'une tension d'entrée d'une alimentation à découpage. Toutefois, tous ce qui est décrit s'applique plus généralement à toute application de commande d'un interrupteur en fonction de la tension d'alimentation. [0031] La figure 1 représente, de façon très schématique et sous forme de blocs, un exemple d'alimentation à découpage du type à laquelle s'appliquent les modes de réalisation décrits. [0032] Une alimentation à découpage (SMPS), symbolisée en figure 1 par un bloc 1, est un élément d'un convertisseur de puissance et a pour fonction de convertir une tension d'entrée Ve (continue ou alternative), appliquée entre deux bornes 12 et 14 d'entrée, en une tension de sortie Vs (continue ou alternative), fournie entre deux bornes 16 et 18 de sortie. Son fonctionnement est basé sur la commutation d'un ou plusieurs interrupteurs de puissance. 6 B17474 - 18-R0-0356 [0033] La figure 2 représente, de façon très schématique et partielle, un exemple de circuit d'alimentation à découpage abaisseur de tension. [0034] Le circuit de la figure 2 est basé sur une inductance Lext et deux interrupteurs de puissance MP et MN faisant commuter une tension d'entrée Ve sur l'inductance Lext, générant ainsi un courant à travers l'inductance Lext en moyenne égal au courant de sortie. Une capacité Cext reliant la borne 16 à la masse 18 transforme le courant en tension de sortie Vs. La valeur de la tension Vs est déterminée par les temps de conduction des interrupteurs de puissance MP et MN, temps qui sont eux-mêmes déterminés par la modulation de largeur d'impulsion. [0035] Les transistors MP et MN sont commandés par un circuit 6 (CIEL), en modulation de largeur d'impulsion. Le circuit 6 génère des signaux numériques (en tout ou rien) à appliquer aux grilles respectives des transistors MP et MN. Le circuit 6 reçoit un signal CMD PWM et génère, à partir du signal CMD PWM, deux signaux numériques non chevauchants GP et ON de commande des transistors respectifs MP et MN. Le signal CMD PWM est généralement généré par un circuit d'asservissement 7 (ASSER) prenant en compte une information représentative de la tension de sortie Vs. Il est en effet préférable que les signaux GP et ON ne se chevauchent pas afin d'éviter une conduction simultanée des transistors MP et MN, qui court circuiterait la source de tension d'entrée. L'état dans lequel les deux transistors MP et MN sont ouverts est en revanche autorise. [0036] La figure 3 représente un exemple de circuit de génération des signaux GP et ON. [0037] Les signaux GP et ON sont fournis par des amplificateurs de commande (drivers), respectivement 42 et 44, réalisés en technologie CMOS. Chaque amplificateur 42, 44 est 7 B17474 - 18-R0-0356 constitué d'un inverseur CMOS formé de deux transistors respectivement à canal P, 42P, 44P et à canal N, 42N, 44N en série entre les bornes 12 et 14 d'application de la tension d'entrée Ve, soit des potentiel VDD_SMPS et GND_SMPS de la tension à découper. Le point milieu de l'association en série des transistors 429 et 42N, respectivement 449 et 44N, définit la sortie 421, respectivement 441, de l'amplificateur. Cette sortie 421, 441 est reliée à la grille, respectivement GP, GN, du transistor de puissance à commander. Dans l'exemple de la figure 3, les grilles des transistors de chaque amplificateur sont interconnectées et sont destinées à recevoir le signal de commande CMD PWM. En variante, les signaux de commande des grilles des transistors 422, 42N, 442, 44N sont individualisés, ou groupés deux à deux 42P avec 44P et 42N avec 44N, afin de garantir une absence de conduction simultanée des transistors de l'amplificateur. [0038] Pour simplifier, on considère par la suite que les grilles de l'inverseur CMOS de chaque amplificateur sont interconnectées comme représenté en figure 3. Néanmoins, tout ce qui est décrit par la suite se transpose sans difficulté au cas où ces grilles sont attaquées par des signaux générés pour être non chevauchants, à partir du signal CMD PWM. [0039] Côté interrupteurs de découpage, on se place arbitrairement en figure 3 dans ]'exemple de la figure 2 où le point milieu 3 de l'association en série des transistors MP et MN correspond à une borne de sortie 3 du circuit électronique intégrant les composants semiconducteurs, reliée à un élément inductif Lext. [0040] Les commutations des transistors MP et MN (typiquement à des fréquences de quelques MHz) engendrent des surtensions au niveaux de ces transistors. Ces surtensions engendrent, notamment en raison des inductances parasites (Lp en pointillés en figure 3) des connexions des sources des 8 B17474 - 18-R0-0356 transistors MP et MN aux bornes respectives 12 et 14, des pics de courant qui créent des contraintes internes dommageables à la durée de vie des transistors MP et MN. En particulier, les résistances série des transistors MP et MN augmentent plus vite avec le temps ce qui, à terme, peut engendrer un claquage des transistors. [0041] Selon les modes de réalisation décrits, on prévoit de contrôler la pente des signaux de commande des transistors MP et MN en fonction de la tension d'alimentation VDD SMPS. En effet, les inventeurs ont constaté que plus la pente de commutation du signal GP ou GN est élevée, plus ]'amplitude de la surtension aux bornes du transistor correspondant lors des commutations est élevée. [0042] On pourrait penser utiliser le microcontrôleur de génération du train d'impulsion CMD_PWM de commande afin d'attaquer les amplificateurs de commande 42 et 44 avec des signaux de pentes variables. Toutefois, la structure même des inverseurs CMOS constituant les amplificateurs 42 et 44 aurait tendance à annuler les effets des pentes des fronts du signal CMD PWM. De plus, cela constituerait une solution particulièrement complexe. [0043] Selon les modes de réalisation décrits, on prévoit de tirer profit de l'utilisation de circuits CMOS en tant qu'amplificateurs de commande des transistors de puissance. En effet, les caractéristiques des transistors de ces amplificateurs conditionnent la pente du signal GP ou GN. Plus les transistors sont gros (dimensionnés pour laisser passer un courant important, plus la tension de grille GP, respectivement GN) croît rapidement et atteint rapidement le seuil de commutation du transistor MP ou MN correspondant. A l'inverse, plus le courant fournit (transistor 42P ou 44P passant) ou absorbé (transistor 42N ou 44N passant) est faible, plus la pente de commutation est douce. 9 B17474 - 18-R0-0356 [0044] On pourrait penser dimensionner les amplificateurs 42 et 44 pour une pente dimensionnée pour le pire cas, c'est-à-dire pour être suffisamment faible quelle que soit la valeur de la tension VDD SMPS. Toutefois, cela nuirait au fonctionnement sous faible tension dans la mesure où les communications risquent alors d'être trop lentes alors que, sous faible tension, il peut être souhaitable d'avoir des commutations plus rapides afin de faciliter le transfert d'énergie. [0045] La figure 4 représente, de façon très schématique et sous forme de blocs, un mode de réalisation d'un circuit 6 de génération de signaux GP et GN de commande d'interrupteurs de puissance. [0046] Le mode de réalisation de la figure 4 s'applique au cas d'une alimentation à découpage telle que représentée en figure 2 mais tous ce qui va être décrit se transpose à un circuit de génération d'un signal de commande de grille d'un transistor de puissance de pente variable en fonction de la tension d'alimentation. [0047] On retrouve les deux transistors de puissance MP et MN en série entre les bornes 12 et 14 d'application de la tension VDD SMPS à découper (pour simplifier, on suppose un _ potentiel GND SMPS nul, de sorte que la tension VDD SMPS-GND SMPS à découper a la valeur du potentiel _ _ VDD SMPS). [0048] Selon le mode de réalisation de la figure 4, les signaux de commande GP et GN des grilles des interrupteurs de puissance MP et MN sont générés par un circuit 6 comportant plusieurs amplificateurs 4 (drivers) en parallèle. Par amplificateurs en parallèles, on entend que tous les amplificateurs sont alimentés par une même tension (VDD SMPS) et que leurs bornes de sortie sont interconnectées. Selon les modes de réalisation décrits, les bornes d'entrée des B17474 - 18-R0-0356 amplificateurs ne sont toutefois pas interconnectées, mais sont commandables individuellement. Les amplificateurs 4 sont constitués d'inverseurs CMOS commandés individuellement par un circuit 5 (COMP) recevant le signal de consigne CMD_PWM. [0049] Le rôle du circuit 5 est d'évaluer la valeur de la tension d'alimentation VDD SMPS et d'activer (commander) un nombre d'amplificateurs différent en fonction de cette valeur. De préférence, le circuit 5 compare la tension VDD SMPS par rapport à des seuils. Le nombre de seuils est fonction du nombre d'amplificateurs 4. En pratique, le nombre de seuils correspond au nombre d'amplificateurs moins un. Ainsi, le circuit 5 commande ou active un nombre croissant d'amplificateurs au fur et à mesure que la tension VDD SMPS décroit de seuil en seuil et, à l'inverse, commande un nombre décroissant d'amplificateurs au fur et à mesure que la tension VDD SMPS croit de seuil en seuil. La commande des amplificateurs 4 reste en tout ou rien, la variation de la pente de commutation du transistor MD ou MN étant obtenue par la variation du courant fourni par les amplificateurs en parallèle selon le nombre d'amplificateurs actifs. [0050] De préférence, le circuit 5 génère des signaux de commande des amplificateur 4 de façon à obtenir des signaux GP et GN non chevauchant et éviter ainsi une conduction simultanée. Une telle caractéristique est, par exemple, obtenue par des fonctions logiques et de retardement appliquées au signal CMD_PWM pour générer les deux signaux de commande des transistors MD et MN. [0051] La figure 5 représente, de façon partielle, un mode de réalisation d'un circuit 6' de génération d'un signal OUT à pente de commutation variable en fonction de la tension d'alimentation VDD SMPS. 11 B17474 - 18-R0-0356 [0052] Le circuit 6' de la figure 5 correspond, par exemple, à la moitié du circuit 6 de la figure 4 pour générer l'un des signaux GP ou ON. [0053] On suppose un mode de réalisation dans lequel on utilise quatre amplificateurs 4a, 4b, 4c et 4d afin de disposer de quatre pentes possibles pour le signal généré en sortie OUT du circuit 6'. [0054] Chaque amplificateur 4 est basé sur un circuit CMOS constitué d'un transistor MOS à canal P, MPa, MPb, MPc, MPd, en série avec un transistor MOS à canal N, MNa, MNb, MNc, MNd, entre les bornes 12 et 14. Les points milieux des (quatre) associations en série sont interconnectés à la borne de sortie OUT. Dans l'exemple de la figure 5, les grilles des deux transistors de chaque amplificateur 4 sont reliées à un sous-circuit d'activation 5a, 5b, 3c, 5d de cet amplificateur. Chaque sous-circuit 5a à 5d reçoit, du circuit 5 (figure 4, non représenté en figure 5), le signal CMD_PWM et un signal, respectivement CTa, CTb, CTc et CTd, à deux états d'activation de l'amplificateur correspondant. Le rôle de chaque sous-circuit 5a à 5d est, en fonction de l'état du signal CT correspondant, d'ouvrir les deux transistors de l'amplificateur 4 concerné afin de placer sa sortie en haute impédance, ou d'appliquer le signal CMD PWM (ou une information représentative de celui-ci en cas de génération de signaux non-chevauchants) sur les grilles des deux transistors de l'amplificateur. Ainsi, tous les amplificateurs 4 qui sont activés sont commandés de la même façon par le signal CMD_PWM. [0055] En variante, le circuit 5 génère directement des signaux de commande individuels des grilles des transistors de tous les amplificateurs 4. [0056] De préférence, les transistors de tous les amplificateurs 4 ont des rapports de surface 12 B17474 - 18-R0-0356 (largeur/longueur de grille) identiques afin d'apporter chacun une contribution similaire en courant sur le signal de sortie. Si toutefois on prévoit des rapports de surface différents d'un amplificateur à l'autre, il faut adapter la génération des signaux d'activation en conséquence. [0057] Selon un exemple particulier de réalisation, on prévoit que la tension VDD SMPS peut varier entre environ 2 et environ 3,5 volts. Dans ce cas, on peut prévoir trois seuils de comparaison respectivement à 2,4 volts, 2,8 volts et 3,2 volts et générer les signaux de commande pour que : -un seul amplificateur 4 soit activé si la tension VDD SMPS est supérieure à 3,2 volts ; -deux amplificateurs soient activés si la tension VDD SMPS est comprise entre 2,8 et 3,2 volts ; -trois amplificateurs soient activés si la tension VDD SMPS est comprise entre 2,4 et 2,8 volts ; et -quatre amplificateurs soient activés si la tension VDD SMPS est inférieure à 2,4 volts. [0058] Le nombre d'amplificateurs dépend de la finesse de réglage souhaitée pour la pente des commutations des interrupteurs de découpage de la tension d'alimentation. [0059] Un avantage des modes de réalisation décrits est qu'ils permettent d'éviter des surtensions dommageables lors de commutation de l'alimentation à découpage. [0060] Un autre avantage des modes de réalisation décrits est qu'ils ne requièrent aucune modification au niveau des interrupteurs de découpage. Ils sont donc compatibles avec les architectures usuelles. [0061] Un autre avantage des modes de réalisation décrits est qu'ils ne requièrent pas de modification du signal de consigne CMD PWM. Ainsi, les modes de réalisation décrits sont compatibles avec les architectures de commande existantes. 13 B17474 - 18-R0-0356 [0062] Un autre avantage des modes de réalisation décrits est qu'ils sont compatibles avec la génération de signaux de commande non-chevauchants. [0063] Divers modes de réalisation et variantes ont été décrits. L'homme de l'art comprendra que certaines caractéristiques de ces divers modes de réalisation et variantes pourraient être combinées, et d'autres variantes apparaitront à l'homme de l'art. [0064] Enfin, la mise en oeuvre pratique des modes de réalisation et variantes décrits est à la portée de l'homme du métier à partir des indications fonctionnelles données ci-dessus. En particulier, le choix des seuils, du nombre d'amplificateurs 4, ainsi que le dimensionnement des transistors des amplificateurs 4 est à la portée de l'homme du métier en fonction de l'application REVENDICATIONS1. Circuit de génération d'au moins un signal (GP, GN) de commande en tout ou rien d'un interrupteur (MP, MN) d'alimentation, dans lequel le signal est adapté en fonction de la valeur d'une tension d'alimentation (VDD SMPS) pour régler la pente de commutation de l'interrupteur. 2. Circuit selon la revendication 1, comportant plusieurs amplificateurs (4) en parallèle dont des bornes de sortie sont interconnectées à une borne (OUT) de sortie du circuit, lesdits amplificateurs étant activables individuellement. 3. Circuit selon la revendication 2, dans lequel le nombre d'amplificateurs activés décroit avec l'augmentation de la tension d'alimentation (VDD SMPS). 4. Circuit selon la revendication 2 ou 3, dans lequel chaque amplificateur (4) comporte deux transistors MOS (MPa, MNa ; MPb, MNb ; MPc, MNc ; MPd, MNd) en série entre deux bornes (12, 14) d'application de la tension d'alimentation (VDD SMPS). 5. Circuit selon l'une quelconque des revendications 2 à 4, dans lequel ladite valeur de la tension d'alimentation (VDD SMPS) est comparée à des seuils pour déterminer le nombre d'amplificateurs (4) participant à la commande de l'interrupteur (MP, MN). 6. Circuit selon l'une quelconque des revendications 2 à 5, dans lequel chaque amplificateur (4a, 4b, 4c, 4d) est associé à un sous-circuit (5a, Sb, 5c, 5d) configuré pour conditionner la commande de l'amplificateur entre un état où sa sortie est en haute impédance et un état actif. 15 B17474 - 18-R0-0356 7. Circuit selon l'une quelconque des revendications 1 à 6, dans lequel le signal (GP, GN) est un signal modulé en largeur d'impulsion. 8. Circuit de commande de deux transistors MOS (MP, MN) montés en série, comportant un circuit (6) selon l'une quelconque des revendications 1 à 7. 9. Convertisseur comportant au moins deux interrupteurs (MP, MN) en série entre deux bornes d'alimentation (12, 14) et un circuit (6) selon l'une quelconque des revendications 1 à 7. 10. Convertisseur selon la revendication 9, dans lequel les interrupteurs sont respectivement un transistor MOS à canal P (MP) et un transistor MOS à canal N (MN). 11. Convertisseur selon la revendication 9 ou 10, dans lequel un point milieu de l'association en série des deux interrupteurs (MP, MN) est relié à un élément inductif (Lext). 12. Procédé de commande en tout ou rien d'un interrupteur (MP, MN) d'alimentation, dans lequel un signal de commande de l'interrupteur est adapté en fonction de la valeur d'une tension d'alimentation (VDD SMPS) pour régler la pente de commutation de l'interrupteur.