Brevet FR3079342A1 — publié le 20190927

Dispositif fusible intégré Des modes de mise en oeuvre et de réalisation de l'invention concernent les circuits intégrés et plus particulièrement les dispositifs fusibles (« fuse » en langue anglaise). Un dispositif fusible est classiquement un dispositif qui possède naturellement un état électriquement passant ou non passant. Le dispositif fusible passe de son état électriquement passant à son état électriquement non passant en présence d'un évènement déclencheur et ce passage est irréversible, c'est-à-dire que le dispositif fusible étant passé dans son état électriquement non passant ne peut pas retourner dans son état électriquement passant. De nombreuses structures de dispositif fusible existent. Il existe un besoin de proposer une nouvelle structure de dispositif fusible intégré. Il existe en particulier un besoin de réaliser un dispositif fusible permettant, par exemple lors d'une phase de tri sur plaquette des circuits intégrés fonctionnels (EWS pour « Electrical Wafer Sorting » en anglais) avant leur mise en boîtier, de réaliser des opérations par l'intermédiaire du dispositif fusible, par exemple des transmissions de signaux ou des mises à la masse, tout en maintenant l'étanchéité desdits circuits intégrés assurée par un ou plusieurs anneaux (« seal ring ») Selon un aspect, il est proposé une plaquette semi-conductrice, comportant des premières zones contenant des circuits intégrés possédant chacun un substrat et au moins un anneau d'étanchéité à la périphérie du substrat, les premières zones étant mutuellement séparées par des deuxièmes zones contenant des chemins ou lignes de découpe. Au moins un circuit intégré de cette plaquette comporte au moins un dispositif fusible électriquement conducteur s'étendant, entre un premier endroit à l'intérieur du circuit intégré et un deuxième endroit situé à l'extérieur du circuit intégré au-delà d'une des lignes 2 de découpe voisine du circuit intégré, en traversant ledit au moins un anneau d'étanchéité et en chevauchant ladite ligne de découpe voisine. La partie traversante du dispositif fusible est électriquement isolée dudit au moins un anneau d'étanchéité et du substrat, la partie 5 chevauchante est adaptée à être sectionnée, et le dispositif fusible étant apte à passer d'un état électriquement passant à un état électriquement non passant lors du sectionnement de la partie chevauchante occasionné par une découpe de la plaquette le long de ladite ligne de découpe voisine. 10 Le deuxième endroit peut être est situé dans une première zone au-delà de la ligne de découpe et donc au-delà de la deuxième zone, et permet de réaliser une liaison entre deux circuits intégrés voisins. Le deuxième endroit peut aussi être situé dans la deuxième zone au-delà de la ligne de découpe, de façon à par exemple mettre à 15 la masse le dispositif fusible avant son sectionnement. La partie traversante du dispositif fusible comprend une partie traversant ledit au moins un anneau d'étanchéité tout en étant isolée électriquement dudit au moins un anneau d'étanchéité. Ceci permet de ne pas altérer le caractère étanche de chaque anneau d'étanchéité qui 20 est présent dans le circuit intégré situé dans la première zone. Selon un mode de réalisation, la partie traversante du dispositif fusible est située dans une partie basse dudit au moins un anneau d' étanchéité. Selon un mode de réalisation, la partie traversante du dispositif 25 fusible fait partie intégrante dudit au moins un anneau d'étanchéité. Ceci permet de renforcer le caractère étanche dudit au moins un anneau d'étanchéité. Selon un mode de réalisation, la partie traversante comporte au moins un barreau de polysilicium électriquement isolé du reste dudit 30 au moins un anneau d'étanchéité et du substrat par une région diélectrique. Selon un mode de réalisation, le circuit intégré comporte au-dessus du substrat une partie d'interconnexion comportant plusieurs niveaux de métallisation, et ladite partie chevauchante du dispositif 3 fusible est située au même niveau que l'un des niveaux de métallisation de la partie d'interconnexion dudit circuit intégré. Selon un autre aspect, il est également proposé un circuit intégré comportant un substrat, au moins un anneau d'étanchéité en 5 périphérie du substrat et au moins un élément électriquement conducteur s'étendant depuis un premier endroit à l'intérieur du circuit intégré jusqu'à l'extérieur dudit au moins un anneau d'étanchéité en traversant ledit au moins un anneau d'étanchéité, la partie externe située à l'extérieur dudit au moins un anneau d'étanchéité possédant 10 une extrémité libre, la partie traversante de l'élément conducteur étant électriquement isolée dudit au moins un anneau d'étanchéité et du sub strat. Selon un mode de réalisation, la partie traversante de l'élément conducteur est située dans une partie basse dudit au moins un anneau 15 d' étanchéité. Selon un mode de réalisation, la partie traversante de l'élément conducteur fait partie intégrante dudit au moins un anneau d' étanchéité. Selon un mode de réalisation, la partie traversante comporte au 20 moins un barreau de polysilicium électriquement isolé du reste dudit au moins un anneau d'étanchéité et du substrat par un matériau diélectrique. Selon un mode de réalisation, le circuit intégré comporte au-dessus du substrat une partie d'interconnexion comportant plusieurs 25 niveaux de métallisation, et ladite extrémité libre est située au même niveau que l'un des niveaux de métallisation de la partie d'interconnexion du circuit intégré. Selon un autre aspect, il est également proposé un procédé de fabrication d'un circuit intégré, comprenant 30 une réalisation, sur une première zone d'une plaquette semi- conductrice séparée d'une autre première zone de cette plaquette par une deuxième zone comportant une ligne de découpe, d'un circuit intégré initial, cette réalisation comportant 4 une réalisation d'au moins un anneau d'étanchéité en périphérie du substrat du circuit intégré initial, et une réalisation d'au moins un dispositif fusible électriquement conducteur s'étendant, entre un premier endroit à 5 l'intérieur du circuit intégré initial et un deuxième endroit situé à l'extérieur du circuit intégré initial au-delà de ladite ligne de découpe, en traversant ledit au moins un anneau d'étanchéité et en chevauchant ladite ligne de découpe, la partie traversante du dispositif fusible étant électriquement isolée dudit au moins un anneau d'étanchéité et du 10 substrat, la partie chevauchante étant sectionnable, et, un sectionnement de ladite partie chevauchante lors d'une découpe de la plaquette le long de ladite ligne de découpe, de façon à obtenir ledit circuit intégré. Selon un mode de mise en oeuvre, la réalisation de ladite partie 15 traversante comprend une formation d'au moins un barreau de polysilicium séparé du substrat par une couche de matériau diélectrique, et la formation dudit au moins un anneau d'étanchéité comprend une réalisation d'un mur électriquement conducteur chevauchant ledit au moins un barreau de polysilicium en étant séparé 20 par une région diélectrique. D' autres avantages et caractéristiques de l' invention apparaîtront à l'examen de la description détaillée des modes de mise en oeuvre et de réalisation, nullement limitatifs, et des dessins annexés sur lesquels : 25 - les figures 1 à 8 illustrent schématiquement des modes de mise en oeuvre et de réalisation de l'invention. La figure 1 représente une vue de dessus d'une plaquette semiconductrice 1, avantageusement en silicium et également appelée « wafer » en anglais. 30 La plaquette 1 comporte des premières zones Z1 contenant des circuits intégrés CI, et des deuxièmes zones Z2 contenant des chemins de découpe LD permettant de découper la plaquette afin d'individualiser les circuits intégrés CI. L'opération de découpe est classique et connue en soi. 5 La figure 2 représente une vue de dessus d'un exemple de circuit intégré CI avant la découpe de la plaquette. Le circuit intégré CI réalisé dans et sur un substrat S semiconducteur, a sur sa périphérie extérieure un anneau d'étanchéité AT. 5 Cette présence est avantageuse car elle permet d'assurer l'étanchéité et donc de protéger le circuit intégré CI contre la propagation éventuelle, lors de la découpe, d'écailles, d'éclats ... Cet anneau d'étanchéité forme aussi un obstacle à la pénétration d'humidité dans la partie d'interconnexion (connue par l'homme du 10 métier sous l'acronyme anglo-saxon « BEOL » : Back End Of Line) du circuit intégré, ce qui est particulièrement avantageux lorsque cette partie d'interconnexion comporte des régions isolantes à faible constante diélectrique (matériau « low K »). Bien entendu, le circuit intégré CI peut comprendre sur sa 15 périphérie plusieurs anneaux d'étanchéité AT disposés côte à côte pour renforcer l'étanchéité et ainsi mieux protéger le circuit intégré CI. Comme illustré sur la figure 3 qui représente une coupe partielle selon la ligne de la figure 2, l'anneau d'étanchéité AT comprend un contact 7 formant un mur et une première piste 20 métallique PST située au premier niveau de métallisation M1 d'une partie d'interconnexion BL (« BEOL ») du circuit intégré CIl. Sur cette même piste métallique PST située au premier niveau de métallisation M1 repose un mur de via 9 surmonté par une deuxième piste métallique PST située au deuxième niveau de 25 métallisation M2 de la partie d'interconnexion BL. Bien sûr, l'anneau d'étanchéité AT peut comporter plusieurs pistes métalliques PST située chacune à un niveau de métallisation relié à un autre niveau de métallisation de niveau inférieur par un mur de via. 30 L'anneau d'étanchéité s'appuie sur un premier barreau de polysilicium 5 par l'intermédiaire d'une couche de siliciure métallique 8, lui-même sur une première couche diélectrique 4, par exemple une couche d'oxyde de silicium ou une couche d'oxyde - nitrure - oxyde connu par l'homme du métier sous l'acronyme ONO. 6 La couche diélectrique 4 sépare le premier barreau de polysilicium 5 d'un deuxième barreau de polysilicium 3 lui-même séparé du substrat semi-conducteur S par une deuxième couche diélectrique 2, par exemple une couche d'oxyde de silicium ou une 5 couche d'oxyde - nitrure - oxyde. Comme on le verra plus en détail ci-après, cet empilement de barreaux de polysilicium et de couches d'oxyde forme à la fois une partie basse 50 faisant partie intégrante de l'anneau d'étanchéité et comporte une partie traversante d'un dispositif fusible. Cette partie 10 traversante, formée ici du barreau 3, est électriquement isolée du substrat S par la couche d'oxyde 2, et électriquement isolée du reste de l'anneau d'étanchéité par la couche d'oxyde 4. Le substrat S comprend des régions isolantes 10, par exemple des tranchées d'isolation peu profondes (STI pour « Shallow Trench 15 Isolation » en anglais), ou un oxyde local (LOCOS pour « LOcal Oxydation of Silicon » selon le terme usuel anglosaxon). La figure 4 représente une coupe partielle selon la ligne IV-IV de la figure 2. Sur cette figure, on voit que la partie basse 50 traverse le mur 20 de contact 7 s'étendant à la périphérie du circuit intégré. Cette partie basse 50 est ainsi entourée par ce mur 7. Dans l'exemple décrit ici, la partie basse 50 comporte deux barreaux de polysilicium. Ceci résulte dans cet exemple de réalisation de la fabrication dans le circuit intégré de transistors à double grille 25 nécessitant la formation de deux couches de polysilicium. Cela étant, la partie basse 50 dudit anneau d'étanchéité AT pourrait ne comporter qu'un seul barreau de polysilicium, par exemple le deuxième barreau 3 de polysilicium isolé du substrat S par une couche diélectrique, par exemple la deuxième couche diélectrique 2. 30 Dans ce cas, ce barreau 3 serait isolé du mur de contact 7 par la première couche diélectrique 4. Ce barreau constituerait alors la partie traversante du dispositif fusible, électriquement isolée du substrat S et du reste de l'anneau d'étanchéité AT. 7 La figure 5 représente un premier circuit intégré Cil situé dans une première zone Z1 et séparé d'une deuxième zone Z1 contenant un deuxième circuit intégré Cl2, par une zone Z2 comprenant un chemin de découpe LD. 5 Le circuit Cil comprend un anneau d'étanchéité AT dont la structure a été décrite dans la figure 3, qui comporte la partie basse 50. Le circuit intégré Cil comporte en outre un dispositif fusible DIS électriquement conducteur qui s'étend entre un premier endroit El 10 à l'intérieur du circuit intégré Cil et un deuxième endroit E2 situé à l'extérieur du circuit intégré CI1, ici un endroit du substrat de la plaquette situé en zone Z2 au-delà de la ligne de découpe LD. Le premier endroit El est dans cet exemple non limitatif la grille d'un transistor TR sur laquelle une couche de siliciure 8 est 15 déposée, et comprenant sur ses zones actives, des couches de siliciure métallique 8. Le dispositif fusible DIS comprend le barreau 3 de polysilicium qui forme ici la partie traversante 3 du dispositif fusible DIS. La partie traversante 3 du dispositif fusible DIS est 20 électriquement isolée du substrat S par la deuxième couche diélectrique 2, et de l'anneau d'étanchéité AT par la première couche diélectrique 4. Le dispositif fusible DIS comprend également une partie chevauchante PST2 qui va chevaucher ladite ligne de découpe LD. 25 La partie chevauchante PST2 est reliée au deuxième endroit E2 par un contact 73 disposé sur une première couche de siliciure métallique 8. La partie chevauchante PST2 est reliée à la partie traversante 3 par le contact 72 disposé sur une deuxième couche de siliciure métallique 8. 30 Le premier endroit El est couplé à la partie traversante 3 par des contacts 70 et 71 et par une piste métallique PST1 située au premier niveau de métallisation Ml. On voit dans cet exemple que la partie chevauchante PST2 est également située au premier niveau de métallisation Ml. 8 Bien entendu il serait possible qu'elle s'étende à un niveau de métallisation supérieur. Le deuxième endroit E2 ainsi connecté au substrat S par la première couche de siliciure métallique 8, permet, si le substrat S est 5 maintenu à la masse, de maintenir à la masse le premier endroit du circuit intégré CIl. Lorsque le dispositif fusible DIS relie des circuits intégrés voisins Cil et Cl2, il permet également de réaliser des opérations, par exemple des transmissions de signaux, entre circuits intégrés tout en 10 maintenant l'étanchéité desdits circuits intégrés. Le dispositif fusible DIS permet donc avantageusement de réaliser, par exemple lors d'une phase de tri sur plaquette, des circuits intégrés fonctionnels (EWS), de réaliser des opérations par l' intermédiaire du di spositif fusible DIS, par exemple des 15 transmissions de signaux ou des mises à la masse, tout en maintenant l'étanchéité de ces circuits intégrés. La figure 6 illustre le premier circuit intégré Cil et le deuxième circuit intégré Cl2 après sectionnement par une scie SC de la partie chevauchante PST2 du dispositif DIS chevauchant le chemin de 20 découpe LD. Une fois individualisé, le circuit intégré Cil comprend l'anneau d'étanchéité AT en périphérie du substrat S et un élément électriquement conducteur ELM qui correspond au dispositif fusible DIS dont la partie chevauchante PST2 a été sectionnée. 25 Ledit élément conducteur ELM s'étend depuis le premier endroit El à l'intérieur du circuit intégré Cil jusqu'à l'extérieur dudit anneau d'étanchéité AT. Egalement, il comprend une partie externe EXL située à l'extérieur de l'anneau d'étanchéité AT comprenant une extrémité 30 libre EXT. Cette partie externe correspond au reste de la partie chevauchante PST2 sectionnée. La partie traversante 3 de l'élément conducteur ELM est électriquement isolée du substrat S par la deuxième couche 9 diélectrique 2, et est électriquement isolée de l'anneau d'étanchéité AT par la première couche diélectrique 4. La figure 7 illustre schématiquement un mode de mise en oeuvre d'un procédé de fabrication selon l'invention. 5 Une première étape Si comprend une réalisation d'un circuit initial CI. Pour ce faire, on réalise lors d'une étape S10 au moins un anneau d'étanchéité AT ayant par exemple une structure similaire à celle décrite dans la figure 3. Puis, lors d'une étape S11, on réalise au 10 moins un dispositif fusible DIS, ayant par exemple une structure similaire à celle décrite dans la figure 5. Une fois ces opérations réalisées, on réalise dans l'étape S2 une découpe le long du chemin de découpe LD de la plaquette 1, ce qui permet de découper la plaquette 1 afin d'individualiser le circuit 15 intégré initial. La découpe conduit à un sectionnement de la partie chevauchante PST2 du dispositif fusible. Ainsi, on obtient un circuit intégré Cil complètement séparé des autres circuits intégrés de la plaquette semi-conductrice 1 et ayant 20 un anneau d'étanchéité AT intègre avec un élément conducteur ELM par exemple structurellement similaire à celui de la figure 6 et débordant à l'extérieur de l'anneau d'étanchéité. Comme illustré sur la figure 8, pour réaliser ledit au moins un dispositif fusible DIS, on peut réaliser lors d'une étape 5110 au moins 25 un barreau de polysilicium, ici le barreau de polysilicium 3 séparé du substrat semi-conducteur S par la deuxième couche diélectrique 2, et le barreau de polysilicium 5 séparé du barreau de polysilicium 3 par la première couche diélectrique 4. La réalisation dudit au moins un anneau d'étanchéité AT, 30 comprend lors d'une étape S100, la formation du mur électriquement conducteur 7 autour de la partie basse 50. Ces réalisations font appel à des étapes classiques utilisées dans la fabrication de circuits intégrés, telles que des opérations de dépôts, de gravure, de recuits, REVENDICATIONS1. Plaquette semi-conductrice (1), comportant des premières zones (Z1) contenant des circuits intégrés (CI) possédant chacun un substrat (S) et au moins un anneau d'étanchéité (AT) en périphérie du substrat (S), les premières zones (Z1) étant mutuellement séparées par des deuxièmes zones (Z2) contenant des lignes de découpe (LD), dans laquelle au moins un circuit intégré (CI1) comporte au moins un dispositif fusible (DIS) électriquement conducteur s'étendant, entre un premier endroit (El) à l'intérieur du circuit intégré (CI1) et un deuxième endroit (E2) situé à l'extérieur du circuit intégré (CI1) au- delà d'une des lignes de découpe (LD) voisine du circuit intégré, en traversant ledit au moins un anneau d'étanchéité (AT) et en chevauchant ladite ligne de découpe (LD) voisine, la partie traversante (3) du dispositif fusible (DIS) étant électriquement isolée dudit au moins un anneau d'étanchéité (AT) et du substrat (S), la partie chevauchante (PST2) étant adaptée à être sectionnée, le dispositif fusible (DIS) étant apte à passer d'un état électriquement passant à un état électriquement non passant lors du sectionnement (SC) de la partie chevauchante (PST2) occasionné par une découpe de la plaquette (1) le long de ladite ligne de découpe (LD) voisine. 2. Plaquette (1) selon la revendication 1, dans laquelle la partie traversante (3) du dispositif fusible (DIS) est située dans une partie basse (50) dudit au moins un anneau d'étanchéité (AT). 3. Plaquette (1) selon la revendication 1 ou 2, dans laquelle la partie traversante (3) du dispositif fusible (DIS) fait partie intégrante dudit au moins un anneau d'étanchéité (AT). 4. Plaquette (1) selon la revendication 3, dans laquelle ladite partie traversante comporte au moins un barreau de polysilicium (3) électriquement isolé du reste dudit au moins un anneau d'étanchéité (AT) et du substrat (S) par une région diélectrique (2,4). 5. Plaquette (1) selon l'une des revendications précédentes, dans laquelle le circuit intégré comporte au-dessus du substrat (S) une partie d'interconnexion (BL) comportant plusieurs niveaux de 11 métallisation (Mi), et ladite partie chevauchante (PST2) du dispositif fusible (DIS) est située au même niveau que l'un des niveaux de métallisation (Mi) de la partie d'interconnexion (BL) dudit circuit intégré. 5 6. Circuit intégré (CI1), comportant un substrat (S), au moins un anneau d'étanchéité (AT) en périphérie du substrat (S) et au moins un élément électriquement conducteur (ELM) s'étendant depuis un premier endroit (El) à l'intérieur du circuit intégré (CI1) jusqu'à l'extérieur dudit au moins un anneau d'étanchéité (AT) en traversant 10 ledit au moins un anneau d'étanchéité (AT), la partie externe (EXL) située à l'extérieur dudit au moins un anneau d'étanchéité (AT) possédant une extrémité libre (EXT), la partie traversante de l'élément conducteur (ELM) étant électriquement isolée dudit au moins un anneau d'étanchéité (AT) et du substrat (S). 15 7. Circuit intégré (CI1) selon la revendication 6, dans lequel la partie traversante de l'élément conducteur (ELM) est située dans une partie basse (50) dudit au moins un anneau d'étanchéité (AT). 8. Circuit intégré (CI1) selon la revendication 6 ou 7, dans lequel la partie traversante de l'élément conducteur (ELM) fait partie 20 intégrante dudit au moins un anneau d'étanchéité (AT). 9. Circuit intégré (CI1) selon la revendication 8, dans lequel ladite partie traversante comporte au moins un barreau de polysilicium (3) électriquement isolé du reste dudit au moins un anneau d'étanchéité (AT) et du substrat (S) par un matériau diélectrique (2). 25 10. Circuit intégré (CI1) selon l'une des revendications précédentes, dans lequel le circuit intégré comporte au-dessus du substrat (S) une partie d'interconnexion (BL) comportant plusieurs niveaux de métallisation (Mi), et ladite extrémité libre (EXT) est située au même niveau que l'un des niveaux de métallisation (Mi) de 30 la partie d'interconnexion (BL) du circuit intégré (CI1). 11. Procédé de fabrication d'un circuit intégré (CI1), comprenant - une réalisation, sur une première zone d'une plaquette semiconductrice (1) séparée d'une autre première zone (Z1) de cette 12 plaquette (1) par une deuxième zone (Z2) comportant une ligne de découpe (LD) d'un circuit intégré initial (CI1), cette réalisation comportant - une réalisation d'au moins un anneau d'étanchéité 5 (AT) en périphérie du substrat du circuit intégré initial (CI1), et - une réalisation d'au moins un dispositif fusible électriquement conducteur (DIS) s'étendant, entre un premier endroit (El) à l'intérieur du circuit intégré initial (CI1) et un 10 deuxième endroit (E2) situé à l'extérieur du circuit intégré initial (CI1) au-delà de ladite ligne de découpe (LD), en traversant ledit au moins un anneau d'étanchéité (AT) et en chevauchant ladite ligne de découpe (LD), la partie traversante du dispositif fusible (DIS) étant électriquement isolée dudit au 15 moins un anneau d'étanchéité (AT) et du substrat (S), la partie chevauchante (PST2) étant sectionnable, et, - un sectionnement (S2) de ladite partie chevauchante (PST2) lors d'une découpe de la plaquette (1) le long de ladite ligne de découpe (LD), de façon à obtenir ledit circuit intégré 20 (CI1). 12. Procédé selon la revendication 9, dans lequel la réalisation de ladite partie traversante comprend une formation d'au moins un barreau de polysilicium (3) séparé du substrat (S) par une couche de matériau diélectrique (2), et la formation dudit au moins un anneau 25 d'étanchéité (AT) comprend une réalisation d'un mur électriquement conducteur (7) chevauchant ledit au moins un barreau de polysilicium (3) en étant séparé par une région diélectrique (4).