Brevet FR3087027A1 — publié le 20200410

Description Titre de l'invention Elément capacitif de puce électronique Domaine technique [00011 La présente description concerne de façon générale les dispositifs électroniques, et en particulier un élément capacitif d'une puce électronique de circuit intégré et une puce électronique comprenant un tel élément capacitif. Technique antérieure [0002] Une puce électronique de circuit intégré comprend généralement des transistors et/ou des points mémoire. Une telle puce comprend souvent, en outre, des éléments capacitifs, Résumé de l'invention [0003] Un mode de réalisation pallie tout ou partie es mconvéments des puces élec- troniques connues. [0004] Une mode de réalisation pallie tout ou partie des inconvénients des éléments ca- pacitifs de puce électronique connus. [0005 Un mode de réalisation prévoit un élément capacitif comprenant une tranchée et, à l'aplomb de la tranchée, des premières portions d'une première couche en oxyde de silicium et des premières portions de deuxième et troisième couches conductrices comprenant du silicium polycristallin ou amorphe, la première portion de la première couche étant entre et en contact avec les premières portions des deuxième et troisième couches. [00061 Selon un mode de réalisation, la première portion de la deuxième couche est située à 'aplomb de la première portion de la troisième couche, les premières portions formant de préférence un empilement entièrement situé au-dessus de la tranchée. [0007] Selon un mode de réalisation, l'élément capacitif comprend une couche isolante située dans la tranchée. [0008] Selon un mode de réalisation, la couche isolante remplit entièrement la tranchée. [0009] Selon un mode de réalisation, la tranchée est remplie d'un mur de silicium poly- cristallin séparé des parois de la tranchée par la couche isolante. [001.0] Un mode de réalisation prévoit une puce électronique comprenant un premier élément capacitif tel que défini ci-dessus. [0011] Selon un mode de réalisation, la puce comprend en outre une grille de transistor comprenant une deuxième portion de la deuxième couche et reposant sur une deuxième, portion dct la première couche.. [00121! Selon un mode de réalisation, la puce comprend un deuxième élément acitif tel que défini ci-dessus, les deuxièmes et troisièmes couches des premier et deuxième éléments c. -nits étant communes et les premières couches élan épaisseurs différentes, [0013] Selon un mode de réalisation, la puce comprend un élément capacitif supplémentaire comprenant une première portion d'un tricouche d'oxyde-nitrure-oxyde entre des portions supplémentaires des deuxième et troisième couches. [0014] Selon un mode de réalisation, la puce comprend une deuxième portion du tricouche, située entre des grilles flottante et de commande d'un point mémoire, les grilles flottante et de commande comprenant de préférence des portions respectivement des deuxième et troisième couches, [0015] Un mode de réalisation prévoit un procédé de réalisation d'un élément capacitif, comprenant la formation d'une tranchée et, à l'aplomb de la tranchée, de premières portions d'une première couche en oxyde de silicium et de. premières poilions de deuxième et troisième couches conductrices comprenant du silicium polycristallin ou amorphe, la première portion de la première couche étant entre et en contact avec les premières portions des deuxième et troisième couches. [0016] Selon un mode de réalisation, le procédé est un procédé de réad'une électronique [0017] Selon un mode de réalisation, le procédé comprend la formation simultanée de la première couche et d'au moins une partie d'un isolant de grille d'un transistor. [0018] Selon un mode de réalisation, le procédé comprend la formation simultanée de la deuxième couche et d'au moins une partie d'une grille flottante d'un point mémoire. [0019] Selon un mode de réalisation, le procédé comprend la formation simultanée de la troisième couche et d'au moins une partie d'une grille d'un transistor. Brève description des dessins [0020] Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif relation avec les figures jointes parmi lesquelles : [0021] [fig,.1] la figure 1 représente trois étapes d'un mode de mise en oeuvre d'un procédé de réa- lisation d'une puce électronique ; [0022] Ifig.21 la figure 2 représente trois autres étapes du mode de mise en oeuvre du procédé de la figure 1 ; et [0023] [fig.31 e 3 représente un mode de réalisation un élément capa ti C de puce élec- tronique. Description des modes de réalisation )024] De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques. [0025] Par souci de clarté, seuls les étapes et éléments utiles à la compréhension dos modes de réalisation décrits ont été représentés et sont détaillés. En particulier, les éléments de transistors et de points mémoire autres que des grilles et des isolants de grille, ne sont ni décrits ni représentés, les modes de réalisation décrits ici étant compatibles avec les transistors et les points mémoire ordinaires. [0026] Sauf précision contraire, lorsque l'on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans éléments intermédiaires autres que des conducteurs, et lorsque l'on fait référence à deux éléments reliés ou couplés entre eux, cela signifie que ces deux éléments peuvent être connectés ou être reliés ou couplés par l'intermédiaire d'un ou plusieurs autres éléments. [0027] Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position absolue, tels que les termes "haut", "bas", "gauche", "droite"; etc,, ou relative, tels que les termes "dessus", "dessous", "supérieur", "inférieur", etc., ou à des qualificatifs d'orientation, tels que les termes "horizontal", "vertical", etc., il est fait référence sauf précision contraire à l'orientation des figures. [0028] Sauf précision contraire, les expressions "environ", "approximativement"; "sen- siblement", et "de l'ordre de" signifient à10 % près, de préférence à 5 % près. [0029] Les figures 1 et 2 représentent six étapes successives Si, S2, 53, 54, S5 et S6 d'un mode de mise en oeuvre d'un procédé de réalisation d'une puce électronique. Chaque étape est illustrée par une vue en coupe partielle et schématique d'une structure obtenue après cette étape. La puce obtenue par ce procédé comprend des transistors, des points mémoire, et des éléments capacitifs. Les transistors comprennent typiquement une grille séparée par un isolant de grille d'une région de canal située entre des régions de drain et de source. Les points mémoire comprennent typiquement un transistor dont la grille est flottante et surmontée d'une grille de commande. A l'étape SI; on prévoit un substrat semiconducteur 102, de préférence en silicium. On forme des tranchées 104 dans le substrat 102 à partir de sa face avant (ou face supérieure). Les tranchées 104 ont une profondeur par exemple supérieure à 100 tri, de préférence supérieure a 300 nm. Dans le présent mode de mise en oeuvre, on remplit les tranchées dune couche électriquement isolante, par exemple de l'oxyde de silicium 106. Les tranchées sont de préférence entièrement remplies par la couche isolante. De préférence, après remplissage, on retire les portions de la couche isolante situées en dehors des tranchées. Les portions d'isolant 106 situées dans les tranchées peuvent affleurer la face avant du substrat 102.. En variante, les sommets de ces portions sont situés au-dessus de la face avant du substrat 102. [0030] Les étapes suivantes S2 à S6 du procédé visent la réalisation d'éléments capacitifs dans des parties respectives Cl, C2 et C3 situées sur l'isolant 106 des tranchées 104. De. préférence, dans des parties MI, T2 et T3 situées sur des régions du substrat dé- limitées par les tranchées 104, ces étapes 52 à S6 visent en outre la réalisation : dans la partie Ml, d'un empilement de grilles flottante et de commande d'un point mémoire, séparées par un premier isolant de grille ; - dans la partie T2, d'une grille de transistor isolée par n deuxième isolant de gril e; et - dans la partie T3, d'une grille d- transistor isolée par un troisième isolant de grille. [0031] On a représenté les éléments formés au cours de ces étapes 52 à 56 dans les seules parties Cl, C2, C3, MI, T2 et T3. La formation et l'éventuel retrait d'éléments situés en dehors des parties Cl, C2, Cl ML 'F2 et T3 ne sont pas décrits et sont à la portée de l'homme du métier à partir de la présente description, les étapes décrites ici étant compatibles avec les procédés usuels de réalisation d'une puce électronique. [0032] A l'étape 52, on a formé, sur la structure obtenue à l'étape SI, une couche 120 élec- triquement conductrice comprenant du silicium polycristallin ou amorphe. Le silicium comprend de préférence des cristaux ayant, dans une direction parallèle à la face avant, une dimension inférieure à environ 200 mn, par exemple 200 mn, ou inférieure à l'épaisseur de la couche 120. La couche 120 a de préférence une épaisseur comprise. entre 100 mn et :150 nm. La couche 120 est entièrement conductrice, c'est-à-dire dépourvue de régions isolantes. De préférence, la couche 120 est uniquement en silicium polycristallin ou uniquement en silicium amorphe. En variante, la couche 120 comprend, en plus du silicium polycristallin ou amorphe, une couche conductrice par exemple métallique. La couche 120 comprend une portion dans chacune des parties Ml, Cl, C2 et C3. Dans la présente description, une portion de couche a la Menie épaisseur que la couche concernée. [ )033] Les parties T2 et T3 sont dépourvues de couche 120. Pour cela, à titre d'exemple, couche 120 est déposée puis ensuite retirée dans les parues T2 et T3 par gravure sèche en utilisant un masque ne recouvrant pas les parlies T2 et T3. [ )0341 A l'étape S3, on dépose un tricouche 140 d'oxyde-nitrure-oxyde. Le tricouche 140 comprend une portion dans chacune des parties MI et Cl Le tricouche 140 est constitué successivement d'une couche 142 d'oxyde de silicium, d'une couche 144 do nitrure de silicium, et d'une couche 146 d'oxyde de silicium. Chaque portion du tricouche comprend donc une portion de chaque couche 142, 144 et 146. Le tricouche 140 recouvre et est de préférence en contact avec les portions de la couche 120 situées dans les parties MI et Cl, Les parties T2., C2, T3 ci C3 sont dépourvues du tricouche 140. Pour cela, de préférence, le tricouche 140 est retiré après dépôt dans les parlies T2, C2, 13 et Cl par exemple par gravure jusqu'à la couche 120 dans les parties C2 et C3 et jusqu'au substrat 102 dans les parties 12 et T3. [0035] A l'étape S4, on forme sur la structure obtenue après l'étape S3 une couche 200 d'oxyde de silicium ayant une portion dans chacune des parties C2 et 12. Dans la partie C2, la couche 200 est en contact avec la couche 120 de silicium polycristallin. Dans la partie 12, la couche 200 est de préférence en contact avec le substrat 102, mais on peut aussi prévoir de former sur le substrat 102 toute couche supplémentaire, par exemple diélectrique, avant formation de la couche 200. De préférence, on dépose la couche 200 sur l'ensemble de la face avant de la structure, ou on fait croître la couche 200 sur la face avant dans toutes les parties Cl. Ml, C2,12, C3 et 13. La couche 200 correspond alors à une augmentation d'épaisseur de la couche supérieure 144 du tricouche dans les parties MI et Cl On retire ensuite la couche 200 des parties 13 et C3. A titre de variante, la couche 200 est obtenue par oxydation thermique des faces supérieures de la couche 120 dans les parties C2 et C3, et du substrat dans les parties T2 et 13. On retire ensuite l'oxyde ainsi forme dans les parties 13 et C3. [0036] A l'étape S5, on forme sur la structure obtenue après l'étape. S4 une couche 220 d'oxyde de silicium ayant une portion dans chacune des parties C3 et T3. Dans la partie C3, la couche 220 est en contact avec la couche 120. Dans la partie 13, la couche 220 est de préférence en contact avec le substrat 102, mais on peut prévoir une couche supplémentaire entre le substrat 102 et la couche 220. De. préférence, la couche 220 est déposée sm- l'ensemble de la face avant de la structure, ou on fait croître la couche 220 sur la face avant dans toutes les parties Cl, MI, C2, T2. C3 et T3. La couche 220 correspond alors à une augmentation d'épaisseur de la couche supérieure 144 du tricouche 140 dans les parties MI et Cl. La couche 220 correspond alors à une augmentation d'épaisseur de la couche 200 dans les parties C2 et 12. A titre de variante, la couche 220 est obtenue par oxydation thermique des faces supérieures de la couche 120 dans la partie C3, et du substrat dans la partie TI Cette oxydation thermique peut augmenter l'épaisseur de la couche 200. 100371 De préférence, après l'étape 85, l'épaisseur du tricouche 140 est comprise entre environ 12 mn et environ 17 nm, de préférence comprise entre 12 mm et 17 Mn, par exemple de 14,5 mn. De préférence, après l'étape 85, l'épaisseur de la couche 200 est comprise entre environ 4 nm et environ 7 mn, de préférence entre 4 nm et 7 nm, par exemple de 5,7 nm. L'épaisseur de la couche 220 est de préférence inférieure à celle de la couche 200. De préférence, l'épaisseur de la couche 220 est comprise entre environ 2 mn et environ 3 mn, de préférence entre 2 mn et 3 mn, par exemple de 2,1 nm. 10038 A l'étape S6, on forme sur la structure obtenue après l'étape 85 une couche 240 conductrice comprenant du silicium polycristallin ou du silicium amorphe. La couche 120 est entièrement conductrice, c'est-à-dire dépourvue de régions isolantes, De préférence., la couche 240 est en silicium polycristallin. En variante, la couche 240 comprend une sous-couche électriquement conductrice, par exemple métallique, sur laquelle repose le silicium polycristallin. La couche 240 a une portion dans chacune des parties Cl, C2, C3, Ml, T2, et 13. Les portions de la couche. 240 sont situées à l'aplomb des portions de la couche 120 des parties Cl, C2, C3 et Ml. La couche 240 est de préférence en contact avec le tricouche 140 dans les parties Ml et Cl , Dans les parties C2 et C3, la couche 240 est en contact avec la couche respectivement 200 et 220. Dans la partie 12, la couche 240 est de préférence en contact avec la couche 200, mais on peut prévoir une on plusieurs couches supplémentaires, par exemple diélectriques, entre la couche 200 et la couche 240. Dans la partie 13, la couche 240 est de préférence en contact avec la couche 220, mais on peut prévoir une ou plusieurs couches supplémentaires, par exemple diélectriques, entre la couche 220 et la couche 240. La couche 240 a de préférence une épaisseur comprise entre 100 nm et 300 nm, par exemple de 200 mn. [0039] Après l'étape S6, on obtient : - dans la partie Cl, un élément capacitif 260 comprenant un empilement d'une portion du tricouche 140 entre des portions de la couche conductrice 120 et 240 ; - dans la partie C2, un élément capacitif 262. comprenant un empilement d'une portion de la couche diélectrique 200 entre des portions des couches 120 et 240 ; - dans la partie C3, un élément capacitif 264. comprenant un empilement d'une portion de la couche diélectrique 220 entre des portions des couches 120 et 240; - dans la partie Ml, un empilement d'une grille flottante d'un point mémoire définie par une portion de la couche 120, d'une portion du tricouche diélectrique 140, et d'une pille de commande du point mémoire définie par une portion de la couche 240 ; dans 1.a partie 12, une grille de transistor définie par une portion de la couche conductrice 240, reposant sur un isolant de grille défini par une portion de la couche 200 ; et dans la partie 13, une grille de transistor définie par une portion de la couche conductrice 240, reposant sur un isolant de grille défini par une portion de la couche 220. [00401 Dans le procédé décrit ci-dessus : - on forme simultanément les parties conductrices 120 des éléments capacitifs et la grille flottante du point mémoire ; - on forme simultanément les diéleclriques des élérnenis ca.pa.ciliCs ci les isolants de grille des transistors et du point mémoire ; et on forme simultanément les parties conductrices 240 des éléments capaeiiifs elles grilles des transistors e.t du point mémoire [0041] On obtient donc les éléments capacitifs sans ajouter d'étapes par rapport à une puce comprenant seulement les transistors et le point mémoire. [0042] Du fait que les éléments capacitifs 260, 262, et 264 comprennent des empilements conducteur-diélectrique-conducteur situés sur des tranchées d'isolement, la surface de la puce est réduite par rapport à une puce dont les éléments capacitifs seraient situés entre des tranchées d'isolement. [0043] On peut utiliser l'élément capacitif 260 pour des tensions élevées, par exemple su- périeures à de l'ordre de 10V, De telles tensions élevées correspondent par exemple à la programmation d'un point mémoire eut utiliser l'élément capacitif 262 pour des tensions moyennes, par exemple comprises entre 0 V et de l'ordre de 6,5 V. par exemple 5 V. De telles tensions moyennes correspondent par exemple à des niveaux logiques de circuits numériques. On peut utiliser l'élément capacitif 264 pour des tensions faibles, par exemple comprises entre 0 V et de l'ordre de 1,4 V. De telles tensions faibles correspondent à des applications de filtrage telles que le découplage par exemple d'une tension d'alimentation, ou de réception radiofréquence. Pour une même valeur de capacité, les éléments capacitifs occupent une surface d'autant plus faible que leur épaisseur de diélectrique est faible. Ainsi, on peut obtenir pour l'élément 264, prévu pour les tensions faibles, des valeurs de capacité supérieures à de l'ordre de 12 fF4mnA2 à 20 frI1itriA2 (le symbole "A" représente ici l'exposant). De préférence, la valeur de capacité de l'élément 264 est supérieure à de l'ordre de 18 fF/1jrriA2 . On réduit ainsi la surface occupée par les éléments capacitifs de la puce, par rapport à une puce ne comprenant que des éléments capacitifs adaptés aux tensions élevées et/ou moyennes. [00441] En outre, les éléments capacitifs 262 et 264, étant situées sur l'isolant 106 des tranchées, ils sont mieux adaptés au filtrage des radiofréquences que des éléments capacitifs qui seraient situés directement sur un conducteur tel qu'un substrat semi-conducteur, ou qui seraient séparées d'un tel conducteur par un isolant d'épaisseur inférieure à celle de l'isolant 106. [ )045] Dans le procédé décrit ci-dessus on peut omettre une ou plusieurs des parties Cl, C2, Cl Mi, T2 et T3, en conservant au moins l'un des éléments capacitifs 262 et 264. [0046] La figure 3 représente un mode de réalisaiion d'un élément capacilif 300 de puce électronique, [ 0047] L'élément capacitif 300 est similaire à l'élément 264 de la figure 2 dans lequel chaque tranchée 104 est remplacée par une ou plusieurs tranchées 307., l'empilement des portions de couches 120, 220 et 240 recouvrant les tranchées 302 et recouvrant des régions du substrat 102 situées entre et de part et d'autre des tranchées 302. Une couche 304 isole électriquement de l'empilement ces régions du substrat. La couche 304 a une par exemple une épaisseur inférieure à de l'ordre de 15 nm, de préférence de 3,2. nm, Les tranchées 302 ont leurs parois el leurs fonds recouverts d'une couche élec- triquement isolante 305. Les tranchées sont remplies d'un conducteur électrique, de préférence du silicium polycristallin. qui forme alors dans chaque tranchée 302 un mur 306 séparé du substrat par la couche isolante 305. La couche 305 a par exemple une épaisseur de l'ordre de celle. de la couche 304. [0048] Les tranchées 302 ont de préférence une profondeur comprise entre 300 nen et 600 MIL Les tranchées ont de préférence une largeur comprise entre 0,1 um et 0,3 um La couche 120 est par exemple séparée des murs 306 par des portions de couche isolante 320. Les murs 306 et la couche 120 sont alors connectés ensemble. (connexion 330). En variante, la couche 120 est en contact avec les murs 306. La couche 120 et les murs 306 sont reliés, de préférence connectés, à une borne A de l'élément capacitif 300. [0049] De préférence, les tranchées 302 délimitent des régions 310 dopées de type P du substrat 102. Les régions 310 sont de préférence situées sur une région commune 312 dopée de type N. Les tranchées 302 atteignent, de préférence pénètrent dans, la région 312, de sorte que les régions 310 sont électriquement isolées entre elles. Les régions 310 sont reliées à une borne B de l'élément capacitif 300. La couche supérieure. 240 est reliée à la borne B. [0050] L'élément capacitif 300 ainsi formé entre les bornes A et B a une valeur de capacité supérieure à celle d'un élément capacitif comprenant uniquement les tranchées 302, la couche 304 et les régions 310, pour une même surface occupée. En outre., l'élément capacitif 300 a, pour une même surface occupée, une valeur de capacité supérieure à celle d'un élément capacitif similaire dans lequel la couche 220 serait remplacée par un tricouche d'oxyde-nitrure-oxyde tel que le tricouche 140. [0051] De préférence, pour réaliser une puce comprenant l'élément capacitif 300, on met en oeuvre les étapes S2 à S6 du procédé des figures I et 2, dans lesquelles les portions des couches 120, 220 et 240 sont formées simultanément dans les éléments capacitifs 300 et 264. Ainsi, les portions des couches 120, 220 et 240 des éléments capacitifs 300 et 264 sont des portions des mêmes couches 120, 270 et 740. 100521 En variante, dans le procédé des figures I et 2, on remplace la réalisation de l'élément capacitif 264 par celle de l'élément capacitif 300. Dans une autre variante, on remplace dans l'élément capacitif 300 la portion de la couche 220 par une portion de la couche 200. De préférence, on forme alors les portions des couches 120, 200 et 240 simultanément dans les éléments capacitifs 300 et 2.62. On peut aussi remplacer la réalisation de l'élément capacitif 262 par celle de l'élément capacitif 300. 10053j Divers modes de réalisation et variantes ont été décrits. L'homme de l'art comprendra que certaines caractéristiques de ces divers modes de réalisation et variantes pourraient être combinées, et d'autres variantes apparaitront à l'homme de l'art 9 )054] Enfin, la mise en oeuvre pratique. des modes de réalisation et variantes décrit: est à la portée de l'homme du métier à partir des indications fonctionnelles données ci-dessus. 10