Brevet FR3076660A1 — publié le 20190712

Dispositif intégré de cellule capacitive de remplissage et procédé de fabrication correspondant Des modes de réalisation et de mise en oeuvre de l'invention concernent les circuits intégrés, en particulier des cellules capacitives de remplissage (ou « filler capacitor » selon le terme anglosaxon usuel) qui occupent des espaces vacants des circuits intégrés et peuvent par exemple être utilisés comme capacités de découplage. Les cellules capacitives de remplissage sont habituellement utilisées notamment dans des parties logiques de circuits intégrés. Comme représenté par la figure 1 qui est une vue de dessus d'une partie d'un circuit intégré, les parties logiques LG de circuit intégré comportent une alternance de caissons semiconducteurs de type n NW et de caissons semiconducteurs de type p PW, dans lesquels sont formées les portes logiques réalisées en technologie complémentaire (CMOS). Pour des raisons d'architecture, la partie logique LG comporte des espaces vacants dans lesquels ne sont pas formées de portes logiques. Des cellules capacitives de remplissage FC sont alors formées dans ces espaces vacants, ce qui permet d'optimiser l'utilisation de la surface de la partie logique. Les cellules capacitives de remplissage FC sont par exemple utilisées en complément de condensateurs de découplage DECAP situés en bordure de la partie logique LG, dont l'encombrement est généralement déjà important. La figure 2 représente une vue en coupe d'une cellule capacitive de remplissage 200 comportant des tranchées 20 remplies d'un matériau conducteur 21 enveloppé par une enveloppe isolante 22. Les tranchées 20 sont situées dans une zone utile d'un caisson NW de la partie logique LG de circuit intégré. La zone utile correspond à une région qui n'est pas recouverte par des tranchées d'isolation peu profondes STI, et est habituellement destinée à accueillir des éléments actifs de circuits intégrés tels que des transistors. 2 Le caisson NW forme une première électrode El de la cellule capacitive, destinée à être couplée à une tension d'alimentation, et le matériau conducteur 21 remplissant les tranchées 20 forme une deuxième électrode E2 de cette cellule capacitive, destinée à être 5 couplée à une tension de référence. Le substrat ou caisson PW est généralement connecté à la deuxième électrode E2, formant une diode en inverse avec le caisson NW, afin d'éviter les fuites de courant entre les deux électrodes El, E2 de la cellule capacitive 200. 10 Ce type d'architecture en tranchées 20 offre une meilleure capacité surfacique qu'une architecture classique dans laquelle la deuxième électrode recouvre la surface de la zone utile du caisson NW. Cependant, une étape de siliciuration (c'est-à-dire une 15 formation d'une couche de siliciure de métal), indispensable dans les procédés de fabrication, génère une pellicule de siliciure de métal 28 sur la surface des parties découvertes de la zone utile et du matériau conducteur 21 remplissant les tranchées 20. Bien que d'épaisseur relativement importante (par exemple de 20 8 à 10 nm), l'enveloppe isolante 22 séparant le caisson NW et le matériau conducteur 21 remplissant les tranchées 20, est court-circuitée (29) par la pellicule de siliciure de métal 28, en raison d'effets de bords en surface. Les courts-circuits 29 font chuter la capacité surfacique et 25 provoquent des fuites de courant importantes entre les deux électrodes El, E2 de la cellule capacitive 200. Il existe donc un besoin de remédier à ces inconvénients et de proposer un dispositif de cellule capacitive de remplissage compact et réduisant autant que possible les fuites de courant. 30 A cet égard, il est proposé, selon un aspect, un circuit intégré comprenant au moins un domaine comportant au moins un dispositif de cellule capacitive de remplissage, le dispositif comportant : une première région semiconductrice ; une région isolante délimitant une zone utile de la première région semiconductrice ; au moins une 3 tranchée située dans ladite zone utile et s'étendant jusque dans la région isolante, la tranchée possédant une portion centrale électriquement conductrice enveloppée dans une enveloppe isolante ; une région de couverture recouvrant au moins une première partie de 5 ladite tranchée, la première partie de ladite tranchée étant la partie située dans ladite zone utile, la région de couverture comportant au moins une couche diélectrique au contact de ladite tranchée ; une couche de siliciure de métal localisée au moins sur la portion centrale d'une deuxième partie de ladite tranchée, la deuxième partie de ladite 10 tranchée étant une partie non recouverte par la région de couverture ; une première prise de contact dans la première région semiconductrice formant une première électrode du dispositif ; une deuxième prise de contact sur la couche de siliciure de métal de la portion centrale de la deuxième partie de ladite tranchée. 15 Ainsi, la région de couverture recouvrant la portion centrale, au moins sur sa partie située dans la zone utile, le dispositif est protégé contre les courts-circuits entre une couche de siliciure de métal en surface de la zone utile et une couche de siliciure de métal en surface de la portion centrale. 20 Une partie de la portion centrale qui n'est pas recouverte par la région de couverture, c'est-à-dire une partie située dans la région isolante, peut cependant accueillir une couche de siliciure de métal destinée à connecter une deuxième prise de contact. Selon un mode de réalisation, dans lequel le circuit intégré 25 comporte un substrat et un caisson logé dans le substrat et formant ladite première région semiconductrice, le dispositif comporte en outre une prise de contact substrat électriquement reliée à la deuxième prise de contact. Selon un mode de réalisation, la région de couverture comporte 30 une couche électriquement conductrice surmontant ladite couche diélectrique et électriquement reliée à la deuxième prise de contact. Une telle couche électriquement conductrice de la région de couverture permet notamment d'augmenter la valeur capacitive du dispositif de cellule capacitive. En effet, un élément capacitif parallèle 4 comportant la première région semiconductrice, la couche diélectrique de la région de couverture et la couche électriquement conductrice de la région de couverture peut ainsi être formé sans coût supplémentaire. Selon un mode de réalisation, ladite couche diélectrique de la 5 région de couverture comporte une couche d'oxyde de grille de transistor. Selon un mode de réalisation, ladite couche diélectrique de la région de couverture comporte un empilement de couches d'oxydenitrure-oxyde de silicium. 10 Selon un mode de réalisation, le dispositif comporte dans la zone utile plusieurs tranchées parallèles. Selon un mode de réalisation, ladite région de couverture a une forme de plaque recouvrant toute la surface de la zone utile. Selon un mode de réalisation, le dispositif comporte plusieurs 15 régions de couverture en forme de bandes respectivement disposées en regard de chaque tranchée. Par exemple, dans ce mode de réalisation, la couche de siliciure de métal peut également être localisée en surface de la zone utile, entre lesdites bandes. 20 Selon un mode de réalisation, ledit domaine comporte des portes logiques. Selon un mode de réalisation, ledit domaine comporte une succession de caissons dans le substrat, et plusieurs dispositifs de cellules capacitives situés entre des portes logiques. 25 Il est également proposé un appareil électronique, tel qu'un téléphone portable ou un ordinateur de bord de véhicule, comportant un circuit intégré tel que défini ci-avant. Selon un autre aspect, il est proposé un procédé de fabrication d'au moins un dispositif de cellule capacitive de remplissage, dans un 30 domaine d'un circuit intégré, comportant : une formation d'une première région semiconductrice ; une formation d'une région isolante délimitant une zone utile de la première région semiconductrice ; une formation d'au moins une tranchée située dans ladite zone utile et s'étendant jusque dans la région isolante, comprenant une gravure d'au 5 moins une tranchée, une formation d'une enveloppe isolante sur le fond et les flancs de ladite tranchée, la formation de la région de couverture comprenant une formation d'une portion centrale électriquement conductrice enveloppée dans ladite enveloppe isolante ; 5 une formation d'une région de couverture recouvrant au moins une première partie de ladite tranchée, la première partie de ladite tranchée étant la partie située dans ladite zone utile, comprenant une formation d'une couche diélectrique au contact de ladite tranchée ; une formation d'une couche de siliciure de métal localisée au moins sur la portion 10 centrale d'une deuxième partie de ladite tranchée, la deuxième partie de ladite tranchée étant une partie non recouverte par la région de couverture ; une formation d'une première prise de contact dans la première région semiconductrice formant une première électrode du dispositif ; une formation d'une deuxième prise de contact sur la 15 couche de siliciure de métal de la portion centrale de la deuxième partie de ladite tranchée. Ainsi, au moment de la formation de siliciure de métal, la région de couverture recouvrant la portion centrale, au moins sur sa partie située dans la zone utile, le dispositif est protégé contre les 20 courts-circuits entre une couche de siliciure de métal en surface de la zone utile et une couche de siliciure de métal en surface de la portion centrale. En effet, la formation de pellicules de siliciure de métal touche généralement à toutes les parties découvertes des éléments en silicium. 25 Une partie de la portion centrale qui n'est pas recouverte par la région de couverture, c'est-à-dire une partie située dans la région isolante, peut cependant accueillir une couche de siliciure de métal destinée à connecter une deuxième prise de contact. Selon un mode de mise en oeuvre, la formation d'une première 30 région semiconductrice comporte une formation d'un caisson dans un substrat, le procédé comportant en outre une formation d'une prise de contact substrat électriquement reliée à la deuxième prise de contact. Selon un mode de mise en oeuvre, la formation de la région de couverture comporte une formation d'une couche électriquement 6 conductrice surmontant ladite couche diélectrique et électriquement reliée à la deuxième prise de contact. Selon un mode de mise en oeuvre, la formation de la couche diélectrique de la région de couverture comprend une formation d'une 5 couche d'oxyde de grille de transistor. Selon un mode de mise en oeuvre, la formation de la couche diélectrique de la région de couverture comprend une formation d'un empilement de couches d'oxyde-nitrure-oxyde de silicium. Selon un mode de mise en oeuvre, ladite formation d'au moins 10 une tranchée comprend une formation de plusieurs tranchées parallèles situées dans ladite zone utile et s'étendant jusque dans la région isolante. Selon un mode de mise en oeuvre, ladite formation d'au moins une région de couverture est configurée pour former une plaque 15 recouvrant toute la surface de la zone utile. Selon un mode de mise en oeuvre, ladite formation d'au moins une région de couverture est configurée pour former des bandes disposées en regard de chaque tranchée. D'autres avantages et caractéristiques apparaîtront à l'examen 20 de la description détaillée de modes de réalisation et de mise en oeuvre, nullement limitatifs, et des dessins annexés sur lesquels : - les figures 1 et 2, précédemment décrites, représentent des exemples de cellule capacitive de remplissage habituelle ; - les figures 3A à 3C représentent un exemple de mode de 25 réalisation de l'invention ; - les figures 4A à 4C représentent un exemple de mode de réalisation de l'invention ; - les figures 5A à 5C représentent un exemple de mode de réalisation de l'invention ; 30 - la figure 6 représente un exemple de mode de réalisation de l'invention ; - les figures 7A à 7F représentent un exemple de mode de mise en oeuvre de l'invention. 7 Les figures 3A, 3B et 3C représentent un exemple de mode de réalisation d'une cellule capacitive de remplissage 300. La figure 3A est une vue en coupe, dans le plan AA de la figure 3B, de la cellule capacitive de remplissage 300, la figure 3B est une 5 vue du dessus, dans le plan BB des figures 3A et 3C, de la cellule capacitive de remplissage 300, et la figure 3C est une vue en coupe, dans le plan CC de la figure 3B, de la cellule capacitive de remplissage 300. Les figures 4A, 4B et 4C représentent un autre exemple de 10 mode de réalisation d'une cellule capacitive de remplissage 400. La figure 4A est une vue en coupe, dans le plan A'A' de la figure 4B, de la cellule capacitive de remplissage 400, la figure 4B est une vue du dessus, dans le plan B'B' des figures 4A et 4C, de la cellule capacitive de remplissage 400, et la figure 4C est une vue en 15 coupe, dans le plan C'C' de la figure 4B, de la cellule capacitive de remplissage 400. Les figures 5A, 5B et 5C représentent un autre exemple de mode de réalisation d'une cellule capacitive de remplissage 500. La figure 5A est une vue du dessus, dans le plan A"A" des 20 figures 5B et 5C, de la cellule capacitive de remplissage 500, la figure 5B est une vue en coupe, dans le plan B"B" de la figure 5A, de la cellule capacitive de remplissage 500, et la figure 5C est une vue en coupe, dans le plan C"C" de la figure 5A, de la cellule capacitive de remplissage 500. 25 Par exemple, les cellules capacitives de remplissage 300, 400, 500 sont situées dans un espace vacant d'une partie logique d'un circuit intégré. Une partie logique de circuit intégré peut comporter une alternance de caissons semiconducteurs d'un premier type de 30 conductivité NW, par exemple du type n, et de caissons PW d'un deuxième type de conductivité opposé au premier type de conductivité, par exemple du type p. Les caissons PW du deuxième type de conductivité peuvent être le substrat, mais seront désignés par le terme « caisson », dans la suite. 8 Les caissons NW et PW peuvent avoir une disposition de bande parcourant en longueur la partie logique (dans une direction X), et être alternés un à un latéralement (dans une direction Y, perpendiculaire à la direction X). Cela permet de réaliser des cellules logiques en 5 technologie complémentaires selon une taille standard. La largeur d'une cellule logique de taille standard, par exemple égale à 1,261.1m, correspond à la largeur d'une paire d'un caisson NW et d'un caisson PW latéralement voisins. Ainsi, les éléments fabriqués dans la partie logique, y compris 10 les exemples de modes de réalisation de cellule capacitive de remplissage 300, 400, 500 détaillés ci-après, ont une empreinte de 1,261.1m dans la direction X, et par exemple une empreinte variant d'un pas de 0,181.1m dans la direction Y. Lesdites empreintes définissent les dimensions de taille standard. 15 Les figures 3A, 3B, et 3C représentent une cellule capacitive de remplissage 300 ayant des dimensions de taille standard. Dans le premier caisson semiconducteur NW, une zone utile ACT (assimilable à une région active de transistor) est délimitée par un encadrement de régions isolantes, telles qu'un oxyde de silicium 20 local (LOCOS, acronyme usuel tiré du terme anglosaxon « LOCal Oxidation of Silicon ») ou préférablement telles que des tranchées d'isolation peu profondes STI. En d'autres termes, la zone utile ACT correspond à une partie du caisson NW qui n'est pas recouverte par des tranchées d'isolation 25 peu profondes STI. La cellule capacitive 300 comporte au moins une tranchée 30, au nombre de trois dans cet exemple, logeant une portion centrale électriquement conductrice 31, enveloppée d'une enveloppe isolante 32. 30 Les tranchées 30 sont chacune situées au moins en partie dans la zone utile ACT, et s'étendent jusque dans la région isolante STI. Dans cet exemple, les tranchées 30 s'étendent d'un côté à l'autre dudit encadrement, dans les régions isolantes STI situées de part et d'autre 9 de la zone utile ACT. Les tranchées 30 s'étendent longitudinalement dans le sens de la direction X. Les tranchées 30 ont une structure assimilable à celle d'une grille enterrée d'un transistor vertical. Les tranchées 30 peuvent par 5 exemple être avantageusement formées au cours d'étapes de fabrication commune avec la formation de transistor verticaux d'une autre partie du circuit intégré. Par exemple, la portion centrale électriquement conductrice 31 est formée de silicium polycristallin et l'enveloppe isolante 32 est un 10 oxyde de silicium ayant une épaisseur de 8 à 10 nm. La cellule capacitive de remplissage comporte en outre une région de couverture 35. La région de couverture 35 comporte une couche électriquement conductrice 36 reposant sur une couche diélectrique 37. 15 La couche électriquement conductrice 36 peut être formée de silicium polycristallin et la couche diélectrique 37 peut être un oxyde de silicium ayant une épaisseur de 1,5 à 2,5 nm. La couche diélectrique 37 peut également comporter un empilement de couches d'oxyde-nitrure-oxyde de silicium (ONO). Un empilement du type 20 ONO offre de meilleures performances en matière de réduction du courant de fuite. La couche électriquement conductrice 36 de la région de couverture 35 permet notamment d'augmenter la valeur capacitive du dispositif de cellule capacitive 300. En effet, un élément capacitif 25 parallèle comportant la première région semiconductrice NW, la couche diélectrique 37 et la couche électriquement conductrice 36 peut ainsi être formé optionnellement et sans coût supplémentaire. La région de couverture 35 recouvre au moins une première partie ptl de la surface des tranchées 30, et forme ainsi un masque 30 protégeant les portions centrales 31 d'une formation de siliciure de métal subséquente, évitant la formation de courts-circuits entre le caisson NW et la portion centrale 31. Pour des raisons pratiques, le terme usuel de siliciuration sera utilisé dans la suite pour désigner une formation de siliciure de métal. 10 Dans cet exemple, la région de couverture 35 a une forme de plaque recouvrant toute la surface de la zone utile ACT. La région de couverture 35 est au moins alignée avec la délimitation de la zone utile ACT, la région de couverture 35 pouvant 5 s'étendre au-delà de la délimitation de la zone utile ACT. Ainsi, la première partie ptl de la surface des tranchées 30 correspond à la partie située dans la zone utile ACT. Les tranchées 30 comportent également une deuxième partie pt2 qui n'est pas recouverte par la région de couverture 35. 10 L'union de la première partie ptl et la deuxième partie pt2, ne forment pas nécessairement la tranchée 30 respective dans son ensemble. Des pellicules de siliciure de métal 38 formées en surface des zones semiconductrices découvertes sont représentées par des hachures 15 croisées. Par exemple de telles pellicules de siliciure de métal 38 peuvent avoir une épaisseur de l'ordre de 20 à 25 nm. Ainsi, les portions centrales 31 comportent des zones de siliciure de métal 38 en surface, délimitées par la région de couverture 20 35, et ainsi situées à distance 39 du cadre de la zone utile ACT. Les zones de siliciure de métal 38 servent de prise de contact ctc pour les portions centrales conductrices 31 des tranchées 30 et pour la couche conductrice 36 de la région de couverture 35. Des régions fortement dopées P+, situées en surface de la 25 région semiconductrice du deuxième type de conductivité PW, servent de prises de contact ctc pour ladite région semiconductrice PW. Par exemple, une deuxième électrode E2 de la cellule capacitive de remplissage 300 comprend une piste électriquement conductrice, reliant électriquement lesdites prises de contact ctc des 30 portions centrales 31, de la couche conductrice 36 et de la région semiconductrice du deuxième type de conductivité PW. Des régions fortement dopées N+, situées en surface de la région semiconductrice du premier type de conductivité NW, servent de prises de contact ctc avec une piste électriquement conductrice 11 incluse à une première électrode El de la cellule capacitive de remplissage 300. L'enveloppe isolante 32 enveloppant la portion centrale conductrice 31 des tranchées 30 et la couche diélectrique 37 de la 5 région de couverture 35 forment ensemble la région diélectrique de la cellule capacitive 300. Une telle réalisation peut présenter une valeur capacitive de 21fF par cellule standard (c'est-à-dire une cellule capacitive de 2,881.1m par 1,261.1m), pour un courant de fuite de l'ordre de 3,51.1A/nF. 10 Les figures 4A, 4B et 4C représentent un autre exemple de mode de réalisation d'une cellule capacitive de remplissage 400 ayant des dimensions de taille standard. Dans cet exemple, une zone utile ACT (assimilable à une région active de transistor) est délimitée dans le caisson NW par un 15 encadrement de régions isolantes, préférablement des tranchées d'isolation peu profondes STI. La cellule capacitive 400 comporte au moins une tranchée 40, au nombre de trois dans cet exemple, logeant une portion centrale électriquement conductrice 41, enveloppée d'une enveloppe isolante 20 42. Les tranchées 40 sont chacune située au moins en partie dans la zone utile ACT et s'étendent jusque dans la région isolante STI. Dans cet exemple, les tranchées s'étendent d'un côté à l'autre dudit encadrement, longitudinalement dans le sens de la direction X. 25 Par exemple, la portion centrale électriquement conductrice 41 est formée de silicium polycristallin et l'enveloppe isolante 42 est un oxyde de silicium ayant une épaisseur de 8 à 10 nm. La cellule capacitive de remplissage comporte en outre une région de couverture 45. 30 La région de couverture 45 comporte une couche électriquement conductrice 46 reposant sur une couche diélectrique 47. La couche électriquement conductrice 46 peut être formée de silicium polycristallin et la couche diélectrique 47 peut être un oxyde de silicium ayant une épaisseur de 1,5 à 2,5 nm. La couche 12 diélectrique 47 peut également comporter un empilement de couches d'oxyde-nitrure-oxyde de silicium (ONO). Un empilement du type ONO offre de meilleures performances en matière de réduction du courant de fuite. 5 La couche électriquement 46 conductrice de la région de couverture 45 permet notamment d'augmenter la valeur capacitive du dispositif de cellule capacitive 400. En effet, un élément capacitif parallèle comportant la première région semiconductrice NW, la couche diélectrique 47 et la couche électriquement conductrice 46 peut 10 ainsi être formé optionnellement et sans coût supplémentaire. La région de couverture 45 recouvre au moins une première partie ptl de la surface des tranchées 40, et forme ainsi un masque protégeant les portions centrales 41 d'une siliciuration subséquente, évitant la formation de courts-circuits entre le caisson NW et la 15 portion centrale 41. Dans cet exemple, la région de couverture 45 a une forme de bandes respectivement disposées en regard de chaque tranchée 40. La région de couverture 45 est au moins alignée, dans le sens de la longueur des bandes, avec la délimitation de la zone utile ACT, 20 la région de couverture 45 pouvant s'étendre au-delà de la délimitation de la zone utile ACT. De même, la région de couverture 45 est au moins alignée, dans le sens de la largeur des bandes, avec la délimitation des portions centrales 41 respectives des tranchées 40 (c'est-à-dire avec l'intérieur 25 de l'enveloppe isolante 42), la région de couverture 45 pouvant s'étendre au-delà de la délimitation des portions centrales 41, par exemple alignées avec l'extérieur de l'enveloppe isolante 42. Ainsi, la première partie ptl de la surface des tranchées 40 correspond à la partie située dans la zone utile ACT. 30 Les tranchées 40 comportent également une deuxième partie pt2 qui n'est pas recouverte par la région de couverture 45. L'union de la première partie ptl et la deuxième partie pt2, ne forment pas nécessairement la tranchée 40 respective dans son ensemble. 13 Des pellicules de siliciure de métal 48 formées en surface des zones semiconductrices découvertes sont représentées par des hachures croisées. Ainsi, les portions centrales 41 des deuxièmes parties pt2 5 desdites tranchées 40 comportent des zones de siliciure de métal 48 en surface, délimitées par la région de couverture 45, et ainsi situées à distance 49 du cadre de la zone utile ACT. Les zones de siliciure de métal 48 servent de prise de contact ctc pour les portions centrales conductrices 41 des tranchées 40 et 10 pour la couche conductrice 46 de la région de couverture 45. Des régions fortement dopées P+, situées en surface de la région semiconductrice du deuxième type de conductivité PW, servent de prises de contact ctc pour ladite région semiconductrice PW. Par exemple, une deuxième électrode E2 de la cellule 15 capacitive de remplissage 400 comprend une piste électriquement conductrice, reliant électriquement lesdites prises de contact ctc des portions centrales 41, de la couche conductrice 46 et de la région semiconductrice du deuxième type de conductivité PW. Des régions fortement dopées N+, situées en surface de la 20 région semiconductrice du premier type de conductivité NW, servent de prises de contact ctc avec une piste électriquement conductrice incluse à une première électrode El de la cellule capacitive de remplissage 400. Une telle réalisation peut présenter une valeur capacitive de 25 15fF par cellule standard (c'est-à-dire une cellule capacitive de 2,881am par 1,261am), pour un courant de fuite de l'ordre de 13nA/nF. Les figures 5A, 5B et 5C représentent un autre exemple de mode de réalisation d'une cellule capacitive de remplissage 500 ayant des dimensions de taille standard. 30 Dans cet exemple, une zone utile ACT (assimilable à une région active de transistor) est délimitée dans le caisson NW par un encadrement de régions isolantes, préférablement des tranchées d'isolation peu profondes STI. 14 La cellule capacitive 500 comporte au moins une tranchée 50, au nombre de sept dans cet exemple, logeant une portion centrale électriquement conductrice 51, enveloppée d'une enveloppe isolante 52. 5 Les tranchées 50 sont chacune située au moins en partie dans la zone utile ACT, et s'étendent jusque dans la région isolante STI. Dans cet exemple, les tranchées s'étendent d'un côté à l'autre dudit encadrement, latéralement dans le sens de la direction Y. Par exemple, la portion centrale électriquement conductrice 51 10 est formée de silicium polycristallin et l'enveloppe isolantes 52 est un oxyde de silicium ayant une épaisseur de 8 à 10 nm. La cellule capacitive de remplissage comporte en outre une région de couverture 55. La région de couverture 55 comporte une couche 15 électriquement conductrice 56 reposant sur une couche diélectrique 57. La couche électriquement conductrice 56 peut être formée de silicium polycristallin et la couche diélectrique 57 peut être un oxyde de silicium ayant une épaisseur de 1,5 à 2,5 nm. La couche diélectrique 57 peut également comporter un empilement de couches 20 d'oxyde-nitrure-oxyde de silicium (ONO). Un empilement du type ONO offre de meilleures performances en matière de réduction du courant de fuite. La couche électriquement 56 conductrice de la région de couverture 55 permet notamment d'augmenter la valeur capacitive du 25 dispositif de cellule capacitive 500. En effet, un élément capacitif parallèle comportant la première région semiconductrice NW, la couche diélectrique 57 et la couche électriquement conductrice 56 peut ainsi être formé optionnellement et sans coût supplémentaire. La région de couverture 55 recouvre au moins une première 30 partie ptl la surface des tranchées 50, et forme ainsi un masque protégeant les portions centrales 51 d'une siliciuration subséquente, évitant la formation de courts-circuits entre le caisson NW et la portion centrale 51. 15 Dans cet exemple, la région de couverture 55 a une forme de plaque recouvrant toute la surface de la zone utile ACT. La région de couverture 55 est au moins alignée avec la délimitation de la zone utile ACT, la région de couverture 55 pouvant 5 s'étendre au-delà de la délimitation de la zone utile ACT. Ainsi, la première partie ptl de la surface des tranchées 50 correspond à la partie située dans la zone utile ACT. Les tranchées 50 comportent également une deuxième partie pt2 qui n'est pas recouverte par la région de couverture 55. 10 L'union de la première partie pt 1 et la deuxième partie pt2, ne forment pas nécessairement la tranchée 50 respective dans son ensemble. Des pellicules de siliciure de métal 58 formées en surface des zones semiconductrices découvertes sont représentées par des hachures 15 croisées. Ainsi, les portions centrales 51 des deuxièmes parties pt2 desdites tranchées 50 comportent des zones de siliciure de métal 58 en surface, délimitées par la région de couverture 55, et ainsi situées à distance 59 du cadre de la zone utile ACT. 20 Les zones de siliciure de métal 58 servent de prise de contact ctc pour les portions centrales conductrices 51 des tranchées 50 et pour la couche conductrice 56 de la région de couverture 55. Des régions fortement dopées P+, situées en surface de la région semiconductrice du deuxième type de conductivité PW, servent 25 de prises de contact ctc pour ladite région semiconductrice PW. Par exemple, une deuxième électrode E2 de la cellule capacitive de remplissage 500 comprend une piste électriquement conductrice, reliant électriquement lesdites prises de contact ctc des portions centrales 51, de la couche conductrice 56 et de la région 30 semiconductrice du deuxième type de conductivité PW. Des régions fortement dopées N+, situées en surface de la région semiconductrice du premier type de conductivité NW, servent de prises de contact ctc avec une piste électriquement conductrice 16 incluse à une première électrode El de la cellule capacitive de remplissage 500. Une telle réalisation peut présenter une valeur capacitive de 15fF par cellule standard (c'est-à-dire une cellule capacitive de 5 2,881.1m par 1,261.1m), pour un courant de fuite nul. La figure 6 représente un appareil électronique APP, tel qu'un téléphone portable, un ordinateur de bord de véhicule ou tout autre appareil connu, comportant un circuit intégré CI muni d'un domaine LG comportant des portes logiques. 10 La partie logique LG du circuit intégré CI comporte une succession de caissons NW semiconducteurs d'un premier type de conductivité, par exemple du type n, et de caissons semiconducteurs PW d'un deuxième type de conductivité opposé au premier type de conductivité, par exemple du type p. Les caissons PW du deuxième 15 type de conductivité peuvent être le substrat, mais seront désignés par le terme « caisson(s) » dans la suite. Les caissons NW et PW sont disposés en bandes parcourant en longueur la partie logique (dans une direction X), et alternés un à un latéralement (dans une direction Y, perpendiculaire à la direction X). 20 Cela permet de réaliser des cellules logiques en technologies complémentaires selon une taille standard. La largeur d'une cellule logique de taille standard, par exemple égale à 1,261.1m, correspond à la largeur d'une paire d'un caisson NW et d'un caisson PW latéralement voisins. 25 La partie logique LG comporte par construction des espaces laissés vacants (c'est-à-dire ne comprenant pas de cellule logique), dans lesquels sont formées des cellules capacitives de remplissage FTC du type des cellules capacitives de remplissage 300, 400, 500 décrites précédemment en relation avec les figures 3 à 5. 30 Par exemple les cellules capacitives de remplissage FTC forment un condensateur de découplage, fonctionnant en combinaison avec un composant condensateur de découplage dédié DECAP. Le circuit intégré CI comporte par ailleurs d'autres parties fonctionnelles BL1, BL2, BL3 telles que, dans un exemple de circuit 17 intégré CI de mémoire, un plan-mémoire, un amplificateur de lecture et une interface de bus de données. Les figures 7A à 7F représentent des résultats d'étapes d'exemples de mise en oeuvre d'un procédé de fabrication de cellules 5 capacitives de remplissage. Ce procédé est adapté pour fabriquer les cellules capacitives de remplissage dans des espaces vacants d'un circuit logique LG, comprenant une première région semiconductrice NW d'un premier type de conductivité, par exemple le type n, formée dans un substrat 10 semiconducteur PW d'un deuxième type de conductivité opposé au premier type de conductivité, par exemple le type p. La figure 7A représente le résultat d'une étape de formation de tranchées d'isolation peu profondes STI délimitant notamment une zone utile ACT dans la première région semiconductrice NW. La zone 15 utile ACT correspond à une partie de la première région semiconductrice NW qui n'est pas recouverte par des tranchées d'isolation peu profondes STI. La zone utile ACT est ainsi encadrée par des régions isolantes, dans cet exemple des tranchées d'isolation peu profondes STI. 20 La figure 7B représente le résultat d'une étape de formation d'au moins une tranchée 70 logeant une portion centrale électriquement conductrice 71 enveloppée d'une enveloppe isolante 72. Ladite au moins une tranchée 70 est formée, au moins en partie, dans la zone utile ACT. 25 La formation de ladite au moins une tranchée 70 comporte une gravure anisotrope, par exemple du type gravure par ions réactifs RIE (acronyme tiré du terme anglais usuel « Reactive Ion Etching »), une formation, telle qu'un dépôt ou une croissance, d'un oxyde sur les flancs des tranchées ainsi gravées, formant l'enveloppe isolante 72, et 30 un dépôt du type damascène d'un matériau conducteur formant la portion centrale 71. Les figures 7C et 7D représentent des exemples de résultats d'une étape de formation d'au moins une région de couverture 75 comportant une couche électriquement conductrice 76 reposant sur une 18 couche diélectrique 77. Ladite au moins une région de couverture 75 recouvre totalement la surface d'une première partie (ptl) de ladite au moins une tranchée 70, située dans la zone utile ACT. Par exemple, la formation de la couche diélectrique 77 de la 5 région de couverture 75 comprend une formation d'une couche d'oxyde de grille de transistor de porte logique, ou bien une formation d'un empilement de couches d'oxyde-nitrure-oxyde de silicium (ONO). Un empilement du type ONO offre de meilleures performances en matière de réduction du courant de fuite. 10 Dans l'exemple de la figure 7C, la formation de ladite au moins une région de couverture 75 est mise en oeuvre de façon à former une plaque recouvrant toute la surface de la zone utile ACT. Dans l'exemple de la figure 7D, la formation de ladite au moins une région de couverture 75 mise en oeuvre de façon à former des 15 bandes disposées en regard de chaque tranchée 70. Les figures 7E et 7F représentent des exemples de résultats d'une étape de siliciuration mise en oeuvre après la formation de ladite au moins une région de couverture 75, respectivement sur les structures décrites en relations avec les figures 7C et 7D. 20 La siliciuration 78 s'applique sur les surfaces des parties semiconductrices de la structure en cours de fabrication. Ainsi le procédé comprend notamment une siliciuration 78 d'une deuxième partie (pt2) de ladite portion centrale 71, cette siliciuration 78 étant délimitée par ladite région de couverture 75. 25 Cette délimitation de la siliciuration à distance 79 de la zone utile ACT, à la manière d'un masque dur, permet d'éviter la formation de courts-circuits notamment entre les portions centrales conductrices 71 des tranchées 70 et la première région semiconductrice NW. Par ailleurs l'invention n'est pas limitée à ces modes de 30 réalisation mais en embrasse toutes les variantes, par exemple les valeurs numériques et les natures des matériaux ont étés données à titre d'exemples, en outre, les différents agencements des exemples de modes de réalisation décrits précédemment, en particulier les agencements des tranchées et des régions de couvertures, peuvent être 19 combinés indépendamment d'un mode de réalisation à un autre sans sortir du cadre de l'invention. REVENDICATIONS1. Circuit intégré comprenant au moins un domaine (LG) comportant au moins un dispositif (300, 400, 500) de cellule capacitive de remplissage, le dispositif comportant : une première région semiconductrice (NW) ; une région isolante (STI) délimitant une zone utile (ACT) de la première région semiconductrice (NW) ; au moins une tranchée (30, 40, 50) située dans ladite zone utile (ACT) et s'étendant jusque dans la région isolante (STI), la tranchée (30, 40, 50) possédant une portion centrale (31, 41, 51) électriquement conductrice enveloppée dans une enveloppe isolante (32, 42, 52) ; une région de couverture (35, 45, 55) recouvrant au moins une première partie (ptl) de ladite tranchée (30, 40, 50), la première partie (ptl) de ladite tranchée étant la partie située dans ladite zone utile (ACT), la région de couverture (35, 45, 55) comportant au moins une couche diélectrique (37, 47, 57) au contact de ladite tranchée ; une couche de siliciure de métal (38, 48, 58) localisée au moins sur la portion centrale d'une deuxième partie (pt2) de ladite tranchée (30, 40, 50), la deuxième partie (pt2) de ladite tranchée étant une partie non recouverte par la région de couverture (35, 45, 55) ; une première prise de contact (N+) dans la première région semiconductrice (NW) formant une première électrode (El) du dispositif ; une deuxième prise de contact (E2) sur la couche de siliciure de métal (38, 48, 58) de la portion centrale de la deuxième partie de ladite tranchée. 2. Circuit intégré selon la revendication 1, comportant un substrat (PW) et un caisson (NW) logé dans le substrat et formant ladite première région semiconductrice (NW), dans lequel le dispositif (300, 400, 500) comporte en outre une prise de contact substrat (P+) électriquement reliée à la deuxième prise de contact (E2). 3. Circuit intégré selon l'une des revendications 1 ou 2, dans lequel la région de couverture (35, 45, 55) comporte une couche 21 électriquement conductrice (36, 46, 56) surmontant ladite couche diélectrique (37, 47, 57) et électriquement reliée à la deuxième prise de contact (E2). 4. Circuit intégré selon l'une des revendications précédentes, 5 dans lequel ladite couche diélectrique (37, 47, 57) de la région de couverture (35, 45, 55) comporte une couche d'oxyde de grille de transistor. 5. Circuit intégré selon l'une des revendications précédentes, dans lequel ladite couche diélectrique (37, 47, 57) de la région de 10 couverture (35, 45, 55) comporte un empilement de couches d'oxyde de silicium-nitrure-oxyde de silicium. 6. Circuit intégré selon l'une des revendications précédentes, dans lequel le dispositif (300, 400, 500) comporte dans la zone utile plusieurs tranchées parallèles (30, 40, 50). 15 7. Circuit intégré selon l'une des revendications précédentes, dans lequel ladite région de couverture (35, 55) a une forme de plaque recouvrant toute la surface de la zone utile (ACT). 8. Circuit intégré selon la revendication 6, dans lequel le dispositif comporte plusieurs régions de couverture (45) en forme de 20 bandes respectivement disposées en regard de chaque tranchée (40). 9. Circuit intégré selon la revendication 8, dans lequel la couche de siliciure de métal (48) est également localisée en surface de la zone utile, entre lesdites bandes. 10. Circuit intégré selon l'une des revendications précédentes, 25 dans lequel ledit domaine (LG) comporte des portes logiques. 11. Circuit intégré selon la revendication 10 prise en combinaison avec la revendication 2, dans lequel ledit domaine (LG) comporte une succession de caissons (NW) dans le substrat (PW), et plusieurs dispositifs (FTC) de cellules capacitives situés entre des 30 portes logiques. 12. Appareil électronique, tel qu'un téléphone portable ou un ordinateur de bord de véhicule, (APP) comportant un circuit intégré (CI) selon l'une des revendications précédentes. 22 13. Procédé de fabrication d'au moins un dispositif de cellule capacitive de remplissage (700), dans un domaine (LG) d'un circuit intégré, comportant : une formation d'une première région semiconductrice (NW) ; 5 une formation d'une région isolante (STI) délimitant une zone utile (ACT) de la première région semiconductrice (NW) ; une formation d'au moins une tranchée (70) située dans ladite zone utile (ACT) et s'étendant jusque dans la région isolante (STI), comprenant une gravure d'au moins une tranchée (70), une formation 10 d'une enveloppe isolante (72) sur le fond et les flancs de ladite tranchée, et une formation d'une portion centrale (71) électriquement conductrice enveloppée dans ladite enveloppe isolante (72) ; une formation d'une région de couverture (75) recouvrant au moins une première partie (ptl) de ladite tranchée (70), la première 15 partie (ptl) de ladite tranchée étant la partie située dans ladite zone utile (ACT), la formation d'une région de couverture (75) comprenant une formation d'au moins une couche diélectrique (77) au contact de ladite tranchée (70) ; une formation d'une couche de siliciure de métal (78) localisée 20 au moins sur la portion centrale (71) d'une deuxième partie (pt2) de ladite tranchée (70), la deuxième partie (pt2) de ladite tranchée étant une partie non recouverte par la région de couverture (75) ; une formation d'une première prise de contact (N+) dans la première région semiconductrice (NW) formant une première électrode 25 (El) du dispositif ; une formation d'une deuxième prise de contact (E2) sur la couche de siliciure de métal (78) de la portion centrale (71) de la deuxième partie de ladite tranchée (70). 14. Procédé selon la revendication 13, dans lequel la formation 30 d'une première région semiconductrice (NW) comporte une formation d'un caisson (NW) dans un substrat (PW), le procédé comportant en outre une formation d'une prise de contact substrat (P+) électriquement reliée à la deuxième prise de contact (E2). 23 15. Procédé selon l'une des revendications 13 ou 14, dans lequel la formation de la région de couverture (75) comporte une formation d'une couche électriquement conductrice (76) surmontant ladite couche diélectrique (77) et électriquement reliée à la deuxième 5 prise de contact (E2). 16. Procédé selon l'une des revendications 13 à 15, dans lequel la formation de la couche diélectrique (37, 47, 57) de la région de couverture (35, 45, 55) comprend une formation d'une couche d'oxyde de grille de transistor. 10 17. Procédé selon l'une des revendications 13 à 16, dans lequel la formation de la couche diélectrique (37, 47, 57) de la région de couverture (35, 45, 55) comprend une formation d'un empilement de couches d'oxyde-nitrure-oxyde de silicium. 18. Procédé selon l'une des revendications 13 à 17, dans lequel 15 ladite formation d'au moins une tranchée (35, 55) comprend une formation de plusieurs tranchées parallèles (70) situées dans ladite zone utile (ACT) et s'étendant jusque dans la région isolante (STI). 19. Procédé selon la revendication 18, dans lequel ladite formation d'au moins une région de couverture (35, 55) est configurée 20 pour former une plaque recouvrant toute la surface de la zone utile (ACT). 20. Procédé selon la revendication 18, dans lequel ladite formation d'au moins une région de couverture (45) est configurée pour former plusieurs bandes disposées en regard de chaque tranchée 25 (40).