Brevet FR3077425A1 — publié le 20190802

Cellule intégrée précaractérisée L'invention concerne les circuits intégrés, et plus particulièrement les cellules précaractérisées, par exemple des cellules d'entrée/sortie, communément désignées par l'homme du métier sous le vocable anglosaxon de « standard cells ». Les cellules précaractérisées sont généralement réalisées en technologie CMOS, et sont conçues et optimisées par avance, afin par exemple d'être mises en mémoire dans des bibliothèques de cellules précaractérisées. Les cellules précaractérisées peuvent avoir des fonctions logiques. Ainsi, le concepteur d'un circuit intégré peut faire appel à ces cellules précaractérisées pour les placer et les interconnecter en fonction de l'architecture d'un circuit intégré à concevoir. La figure 1 représente une vue de dessus d'une partie logique LG d'un circuit intégré. Les parties logiques LG de circuit intégré comportent habituellement une alternance de caissons semiconducteurs de type N et de caissons semiconducteurs de type P. Les caissons semiconducteurs de type N et les caissons semiconducteurs de type P peuvent avoir une disposition de bandes parcourant la partie logique selon une première direction (dans une direction X), alternées une à une selon une deuxième direction orthogonale à la première direction (dans une direction Y, perpendiculaire à la direction X). Cela permet notamment de réaliser des cellules précaractérisées dans lesquelles sont formées des portes logiques réalisées en technologie complémentaire (CMOS). Dans les parties logiques LG des circuits intégrés, des pics de courant peuvent provoquer des chutes de tension très brèves qui gênent le fonctionnement des composants. Ces chutes de tension sont d'autant plus gênantes que la tension d'alimentation est faible. 2 Des condensateurs de découplages DECAP connectés entre la masse et l'alimentation permettent de filtrer les variations brusques de la tension d'alimentation. Par conséquent, des éléments capacitifs de découplage réalisés en technologie MOS, du type condensateur grille- 5 canal (« channelcap » selon le terme anglais usuel), occupent un espace dédié situé en bordure de la partie logique LG. L'encombrement de l'espace dédié aux condensateurs de découplage DECAP est important. Pour des raisons d'architecture, la partie logique LG comporte 10 parfois des espaces vacants dans lesquels ne sont pas formées de portes logiques. Il a été proposé des cellules capacitives de remplissage FC qui sont formées dans ces espaces vacants. Cela permet d'exploiter les espaces vacants, s'il y en a, d'une conception de circuit intégré. 15 Néanmoins, il est toujours souhaitable d'augmenter la valeur capacitive des éléments capacitifs de découplage, de préférence sans augmenter l'empreinte surfacique. Selon un mode de réalisation, il est proposé une cellule précaractérisée, avantageusement réalisée dans une technologie 20 CMOS, par exemple 40 nanomètres voire moins (par exemple inférieure ou égale à 28nm, en particulier 20nm) ou plus (par exemple 55nm ou 90nm), comprenant en particulier des éléments capacitifs permettant d'augmenter la valeur capacitive globale des condensateurs de découplage, sans augmenter l'espace utilisé par le circuit intégré. 25 Selon un aspect, il est ainsi proposé une cellule intégrée précaractérisée comprenant : - au moins une région semiconductrice comportant au moins un domaine fonctionnel incluant au moins un transistor, par exemple un transistor MOS; 30 - au moins un domaine dit de continuité destiné à être attenant à au moins un autre domaine de continuité d'au moins une autre cellule intégrée précaractérisée; 3 - au moins un élément capacitif logé dans ledit au moins un domaine de continuité et/ou autour d'au moins une région de substrat dudit au moins un transistor. En d'autres termes, des éléments capacitifs sont logés dans des 5 espaces « disponibles » au sein d'une cellule précaractérisée. Par espace disponible, on entend par exemple un espace qui, dans une cellule précaractérisée dont l'architecture relative à sa fonction est achevée, est apte à accueillir au moins un élément capacitif, sans modifier ni altérer ladite fonction de la cellule 10 précaractérisée. Ainsi, chaque cellule précaractérisée participe à l'augmentation de la valeur capacitive globale d'un condensateur de découplage. Selon un mode de réalisation, ledit élément capacitif logé dans ledit domaine de continuité comporte une portion de tranchée 15 capacitive située au bord dudit domaine de continuité, et est destiné à former une tranchée capacitive complète avec un autre élément capacitif situé au bord dudit autre domaine de continuité. L'espace disponible dans le domaine de continuité pouvant être relativement faible, ce mode de réalisation permet de former une 20 tranchée capacitive complète en combinant deux portions de tranchée capacitive appartenant à deux cellules précaractérisées attenantes l'une à l'autre. Selon un mode de réalisation, ladite portion de tranchée capacitive comprend une région conductrice verticale et une paroi 25 diélectrique séparant ladite région conductrice de ladite région semiconductrice sur le fond et sur un flanc de la région conductrice. Une telle configuration verticale permet d'assurer une valeur capacitive par unité de surface avantageuse. Selon un mode de réalisation, ledit au moins un élément 30 capacitif logé dans le domaine de continuité comporte au moins une tranchée capacitive comportant une région conductrice verticale enveloppée d'une paroi diélectrique. Ce mode de réalisation correspond à une configuration où l'espace disponible dans le domaine de continuité est suffisant pour 4 accueillir au moins une tranchée capacitive complète, et est notamment avantageux en matière de plus-value de valeur capacitive par cellule précaractérisée. Selon un mode de réalisation, ledit transistor comprend une 5 région de substrat délimitée par des régions isolantes, et l'élément capacitif logé autour de la région de substrat du transistor encadre ladite région de substrat, à l'intérieur desdites régions isolantes. Selon un mode de réalisation, ledit élément capacitif logé autour de ladite région de substrat comprend une tranchée capacitive 10 comportant une région conductrice verticale enveloppée d'une paroi diélectrique. Selon un mode de réalisation, ledit élément capacitif est situé à distance desdites régions isolantes. Ce mode de réalisation présente l'avantage de maximiser la 15 surface capacitive de l'élément capacitif, ce qui est avantageux en matière de plus-value de valeur capacitive par cellule précaractérisée. Selon un mode de réalisation, ledit élément capacitif est situé en contact avec lesdites régions isolantes. Ces modes de réalisation présentent notamment l'avantage de 20 minimiser l'empreinte surfacique de l'élément capacitif au sein d'une cellule précaractérisée. Il est également proposé un circuit intégré comportant plusieurs cellules précaractérisées telles que définies ci-avant. Il est également proposé un appareil électronique, tel qu'un 25 téléphone portable ou un ordinateur de bord de véhicule, comportant un circuit intégré tel que défini ci-avant. D'autres avantages et caractéristiques de l' invention apparaîtront à l'examen de la description détaillée de modes de réalisation, nullement limitatifs, et des dessins annexés sur lesquels : 30 la figure 1, précédemment décrite, illustre schématiquement une partie logique de circuit intégré comprenant des condensateurs de découplage classiques et des cellules précaractérisées classiques; 5 - les figures 2 à 8 illustrent des exemples de modes de réalisation de l'invention. La figure 2 représente une vue en coupe d'un exemple d'une première cellule intégrée précaractérisée STD1 et d'une deuxième 5 cellule intégrée précaractérisée STD2. Chaque cellule précaractérisée STD1, STD2 comporte au moins un domaine respectif, dit domaine de continuité DC1, DC2, destiné à être attenant au domaine de continuité de l'autre cellule précaractérisée. 10 Dans une cellule précaractérisée, un domaine de continuité DC1, DC2 est par exemple situé aux extrémités de cette cellule précaractérisée. Le domaine de continuité est destiné à faire la jonction entre deux cellules précaractérisées. 15 Les cellules précaractérisées peuvent comporter par exemple des fonctions logiques réalisées en technologie complémentaire (CMOS). Le domaine de continuité permet d'assurer la continuité, au niveau rails d'alimentation et pistes métalliques d'interconnexion, 20 d'un assemblage de cellules précaractérisées pour réaliser par exemple des combinaisons des fonctions logiques desdites cellules précaractérisées. Les cellules précaractérisées STD1, STD2 comprennent des régions isolantes STI, par exemple des tranchées d'isolation peu 25 profondes, ou un oxyde local (LOCOS pour « LOCal Oxydation of Silicon » selon le terme usuel anglosaxon). Une cellule précaractérisée comporte généralement un caisson de type N et un caisson de type P. Les deux cellules précaractérisées comprennent deux éléments 30 capacitifs TR1, TR2 respectifs. Dans cet exemple, les domaines de continuité DC1, DC2 comprennent chacun un espace disponible. Par espace disponible, on entend ici un espace qui, dans une cellule précaractérisée dont l'architecture relative à sa fonction est 6 achevée, est apte à accueillir au moins un élément capacitif, sans modifier ni altérer ladite fonction de la cellule précaractérisée. Comme détaillé ci-après, les propriétés semiconductrices de cet espace disponible sont avantageusement exploitées, sans compromettre 5 ladite fonction de la cellule précaractérisée. Les domaines de continuité DC1, DC2 font mutuellement la jonction entre les cellules précaractérisées STD1, STD2 voisines. La première cellule précaractérisée STD1 comprend une première portion de tranchée TR1, ici une demi-tranchée. 10 La première portion de tranchée TR1 comprend une première région électriquement conductrice CC1 et une première paroi diélectrique CD1 séparant ladite première région électriquement conductrice CC1 sur le fond et un flanc de la première région CC1. Le flanc de la première région électriquement conductrice CC1 15 recouvert par ladite paroi diélectrique CD1 est le flanc situé vers l'intérieur de la première cellule précaractérisée STD1. Symétriquement, la deuxième cellule précaractérisée STD2 comprend une deuxième portion de tranchée TR2, ici une demi-tranchée. 20 La deuxième portion de tranchée comprend une deuxième région électriquement conductrice CC2 et une deuxième paroi diélectrique CD2 séparant ladite deuxième région électriquement conductrice CC2 sur le fond et un flanc de cette même deuxième région CC2. 25 Le flanc de la deuxième région électriquement conductrice CC2 recouvert par ladite paroi diélectrique CD2 est le flanc situé vers l'intérieur de la deuxième cellule précaractérisée STD2. Ensemble, les deux portions de tranchées TR1, TR2 forment ainsi une tranchée capacitive complète TR. 30 La tranchée capacitive complète TR est située à la jonction des domaines de continuité DC1, DC2. La tranchée capacitive complète TR loge une portion centrale électriquement conductrice CC enveloppée dans une paroi diélectrique CD. 7 La tranchée capacitive complète est formée dans les régions semiconductrices SR1 de chaque cellule précaractérisée. Ainsi, le caisson SR1 forme une première électrode El de l'élément capacitif. 5 La portion centrale électriquement conductrice CC forme une deuxième électrode E2 de l'élément capacitif. En pratique, la tranchée complète TR est formée lors de la réalisation d'une partie logique par assemblage de deux portions de tranchées, appartenant chacune au domaine de continuité de cellules 10 précaractérisées attenantes. La première région et la deuxième région électriquement conductrices CC1, CC2 forment ensemble une région conductrice complète CC. La première paroi diélectrique et la deuxième paroi diélectrique 15 CD1, CD2 forment ensemble une paroi diélectrique complète CD. La paroi diélectrique complète CD enveloppe la région conductrice complète CC sur le fond et les flancs. Une première prise de contact substrat dans le caisson SR1 forme une connexion de première électrode El de l'élément capacitif. 20 Une deuxième prise de contact dans la portion centrale électriquement conductrice CC de la tranchée unitaire TR forme une connexion de deuxième électrode E2 de l'élément capacitif. La figure 3 représente une vue de dessus de deux cellules précaractérisées STD1, STD2. 25 Chaque cellule précaractérisée STD 1, STD2 comporte généralement un caisson SR1 de type N et un caisson SR2 de type P formé par le substrat. Les deux cellules STD1 et STD2 comportent ensemble deux éléments capacitifs TR1, TR2 au niveau des domaines de continuité 30 DC1 et DC2. De façon analogue à l'exemple décrit précédemment en relation avec la figure 2, un élément capacitif TRi comporte une tranchée capacitive comprenant une région conductrice CCi et une paroi diélectrique CDi enveloppant ladite région conductrice CCi. 8 Le caisson SR1 de type N forme une première électrode (El) de l'élément capacitif TR1, par exemple destinée à être couplée à une tension d'alimentation. La région conductrice CC1 remplissant la tranchée TR1 forme 5 une deuxième électrode (E2) de cet élément capacitif, par exemple destinée à être couplée à la masse. Le caisson SR2 de type P forme une deuxième électrode (E2) de l'élément capacitif TR2 par exemple destinée à être couplée à la masse. 10 La région conductrice CC2 remplissant la tranchée TR2 forme une première électrode (El) de cet élément capacitif, qui est par exemple destinée à être couplée à une tension d'alimentation. La figure 4 représente une vue en coupe d'un autre exemple d'une première cellule précaractérisée STD1 et d'une deuxième cellule 15 précaractérisée STD2. Chaque cellule précaractérisée STD1, STD2 comporte au moins un domaine dit de continuité respectif DC1, DC2, destiné à être attenant au domaine de continuité de l'autre cellule précaractérisée. De façon analogue aux domaines de continuité des cellules 20 précaractérisées décrites précédemment en relation avec la figure 2, les domaines de continuité DC1, DC2 font mutuellement la jonction entre les cellules précaractérisées STD1, STD2 voisines. Dans ce mode de réalisation, chaque domaine de continuité comporte une tranchée capacitive complète TRi comportant une région 25 conductrice complète CCi et une paroi diélectrique complète CDi enveloppant ladite région conductrice. Bien entendu, si l'espace disponible le permet, plus d'une tranchée peut-être réalisée dans le domaine de continuité. La première cellule précaractérisée STD1 comprend ainsi au 30 moins une tranchée TR1 comprenant une première région électriquement conductrice CC1 enveloppée par une première paroi diélectrique CD1. 9 La tranchée TR1 est formée dans une région semiconductrice située dans le domaine de continuité DC1 de ladite cellule précaractérisée STD1. La deuxième cellule précaractérisée STD2 comprend ainsi au 5 moins une tranchée TR2 comprenant une première région électriquement conductrice CC2 enveloppée par une première paroi diélectrique CD2. La tranchée TR2 est formée dans une région semiconductrice située dans le domaine de continuité DC2 de ladite cellule 10 précaractérisée STD2. La figure 5 représente une vue en coupe d'un autre exemple d'une cellule précaractérisée STD5. Un élément capacitif ou tranchée capacitive TR encadre ladite région de substrat RSub du transistor TRR, et est en contact avec les 15 régions isolantes STI. Ladite tranchée encadre le transistor TRR de tous les côtés. La figure 6 représente une variante de l'exemple décrit précédemment en relation avec la figure 5, dont les éléments communs supportent les mêmes références et ne seront pas détaillés à nouveau 20 ici. La tranchée capacitive TR encadre la région de substrat RSub du transistor TRR, et est située à distance des régions isolantes STI. La figure 7 représente une vue en coupe d'un exemple d'assemblage de trois cellules précaractérisées STD1, STD2 et STD3 25 combinant les exemples de modes de réalisation décrits précédemment en relation avec les figures 2 et 5, dont les éléments communs supportent les mêmes références et ne seront pas détaillés à nouveau ici. Une première cellule précaractérisée STD1 comprend une 30 première portion de tranchée capacitive TR10 logée dans un domaine de continuité DC10, une deuxième portion de tranchée capacitive TR11 logée dans un domaine de continuité DC11 et un élément capacitif TRO logé autour d'une région de substrat d'un transistor TRR. 10 Une deuxième cellule précaractérisée STD2 comprend une portion de tranchée capacitive TR2 logée dans un domaine de continuité DC2, en contact avec la portion de tranchée capacitive TR11. 5 Une troisième cellule précaractérisée STD3 comprend une portion de tranchée capacitive TR3 logée dans un domaine de continuité DC3, en contact avec la portion de tranchée capacitive TR10. Les portions de tranchée capacitive TR11, TR2 forment une 10 tranchée capacitive complète TR12. Les portions de tranchée capacitive TR10, TR3 forment une tranchée capacitive complète TR13. La figure 8 représente un appareil électronique APP, tel qu'un téléphone portable, un ordinateur de bord de véhicule ou tout autre 15 appareil connu, comportant un circuit intégré CI comprenant des cellules précaractérisées selon des modes de réalisation décrits précédemment en relation avec les figures 2 à 6, ou des combinaisons de ceux-ci. Une partie logique LG du circuit intégré CI comporte une 20 succession de caissons NW semiconducteurs d'un premier type de conductivité, par exemple du type N, et de caissons PW semiconducteurs opposé au premier type de conductivité, par exemple du type P. Les caissons NW et PW sont disposés en bandes parcourant en 25 longueur la partie logique (dans une direction X), alternées une à une latéralement (dans une direction Y, perpendiculaire à la direction X). Cela permet de réaliser des cellules précaractérisées dans lesquelles sont formées des portes logiques réalisées en technologie complémentaire (CMOS). 30 Des condensateurs de découplages DECAP, occupant un espace dédié situé en bordure de la partie logique LG, permettent de filtrer des variations brusques de la tension d'alimentation. Des cellules précaractérisées STD1, STD2, STD3, STD4 sont assemblées selon le même mode de réalisation décrit précédemment en 11 relation avec les figures 2 à 6 ou toute combinaison possible des différents modes de réalisation décrits en relation avec les figures 2 à 6. Chaque cellule précaractérisée, en outre de sa fonction logique, 5 apporte une plus-value à la valeur capacitive globale du condensateur de découplage sans empreinte surfacique. Le circuit intégré CI comporte par ailleurs d'autres parties fonctionnelles BL1, BL2, BL3 telles que, dans un exemple de circuit intégré CI de mémoire, un plan-mémoire, un amplificateur de lecture 10 ou une interface de bus de données. Par ailleurs l'invention n'est pas limitée à ces modes de réalisation mais en embrasse toutes les variantes, par exemple, les différents modes de réalisation décrits peuvent être combinés entre eux pour former tout type d'agencement s'adaptant REVENDICATIONS1. Cellule intégrée précaractérisée (STD1) comprenant au moins une région semiconductrice (SR1) comportant au moins un domaine fonctionnel incluant au moins un transistor (TRR), et au moins un domaine dit de continuité (DC1) destiné à être attenant à au moins un autre domaine de continuité d'au moins une autre cellule intégrée précaractérisée (STDi), la cellule comportant au moins un élément capacitif logé dans ledit au moins un domaine de continuité (DC1) et/ou autour d'une région de substrat (RSub) dudit au moins un transistor (TRR). 2. Cellule intégrée précaractérisée (STD1) selon la revendication 1, dans laquelle ledit élément capacitif logé dans ledit domaine de continuité (DC1) comporte une portion de tranchée capacitive (TR) située au bord dudit domaine de continuité (DC1), et est destiné à former une tranchée capacitive complète (TR) avec un autre élément capacitif (TR) situé au bord dudit autre domaine de continuité (DC2). 3. Cellule intégrée précaractérisée selon la revendication 2, dans laquelle ladite portion de tranchée capacitive (TR) comprend une région conductrice verticale (CC) et une paroi diélectrique (CI) séparant ladite région conductrice (CC) de ladite région semiconductrice (SR1) sur le fond et sur un flanc de la région conductrice (CC). 4. Cellule intégrée précaractérisée (STD1) selon la revendication 1, dans laquelle ledit au moins un élément capacitif logé dans le domaine de continuité (DC1) comporte au moins une tranchée capacitive (TR) comportant une région conductrice verticale (CC) enveloppée d'une paroi diélectrique (CI1). 5. Cellule intégrée précaractérisée (STD) selon l'une quelconque des revendications précédentes, dans laquelle ledit transistor (TRR) comprend une région de substrat (RSub) délimitée par des régions isolantes (STI), et l'élément capacitif logé autour de la 13 région de substrat (RSub) du transistor (TRR) encadre ladite région de substrat (Rsub), à l'intérieur desdites régions isolantes (STI). 6. Cellule intégrée précaractérisée (STD) selon la revendication 5, dans laquelle ledit élément capacitif logé autour de 5 ladite région de substrat (RSub) comprend une tranchée capacitive (TR) comportant une région conductrice verticale (CC) enveloppée d'une paroi diélectrique (CI). 7. Cellule intégrée précaractérisée (STD) selon l'une des revendications 5 ou 6, dans laquelle ledit élément capacitif est situé à 10 distance desdites régions isolantes (STI). 8. Cellule intégrée précaractérisée (STD) selon l'une des revendications 5 ou 6, dans laquelle ledit élément capacitif est situé en contact avec lesdites régions isolantes (STI). 9. Circuit intégré (CI) comportant plusieurs cellules 15 précaractérisées (STDi) selon l'une des revendications précédentes. 10. Appareil électronique, tel qu'un téléphone portable ou un ordinateur, comportant un circuit intégré (CI) selon la revendication 9.