Brevet FR3087290A1 — publié le 20200417

B17430- 18-GR1-0275 DESCRIPTION Point mémoire Domaine technique [0001] La présente description concerne, de façon générale, les circuits mémoires, et de façon plus particulière les points mémoires. La présente description s'applique plus particulièrement à la réalisation d'un point mémoire à programmation irréversible. Technique antérieure [0002] Une mémoire morte est une mémoire dont le contenu ne peut être écrit qu'une seule fois. Les points mémoires utilisés dans ce type de mémoire sont des points mémoire à programmation irréversible. [0003] Il serait souhaitable de pouvoir améliorer au moins en partie certains aspects des points mémoire programmables à programmation irréversible connus. Résumé de l'invention [0004] Un mode de réalisation pallie tout ou partie des inconvénients des points mémoire programmables de façon définitive connus. [0005] Un mode de réalisation prévoit un transistor MOS dans lequel la résistivité de la région de source et/ou de drain est apte à être augmentée de façon irréversible par application d'un courant électrique entre deux contacts de ladite région. [0006] Selon un mode de réalisation, la résistivité de la région de grille est en outre apte à être augmentée de façon irréversible par application du courant électrique entre deux contacts de la région de grille. [0007] Selon un mode de réalisation, le courant électrique est supérieur à un seuil. 2 B17430- 18-GR1-0275 [0008] Selon un mode de réalisation, le courant électrique est supérieur au double du seuil. [0009] Selon un mode de réalisation, la résistivité de ladite région est apte à être augmentée en appliquant en outre une tension entre lesdits contacts. [0010] Selon un mode de réalisation, ladite tension est supérieure à une tension de commande. [0011] Selon un mode de réalisation, la tension est supérieure à la tension de commande d'un pourcentage compris entre 10 I et 20 %. [0012] Selon un mode de réalisation, ladite région a une longueur d'environ 230 nm, et les deux contacts sont espacés d'environ 100 nm. [0013] Un autre mode de réalisation prévoit un point mémoire comportant un transistor MOS décrit précédemment. [0014] Encore un autre mode de réalisation prévoit un circuit mémoire comprenant au moins un premier point mémoire décrit précédemment. [0015] Selon un mode de réalisation, le circuit comprend en outre un deuxième point mémoire ayant la région de source, ou de drain, de son transistor commune avec la région de drain, ou de source, du transistor du au moins un premier point mémoire. [0016] Selon un mode de réalisation, chaque point mémoire est relié à un transistor d'écriture et un transistor de lecture. [0017] Encore un autre mode de réalisation prévoit un procédé de programmation irréversible d'un point mémoire comportant un transistor MOS, dans lequel la résistivité de la région de source et/ou de drain dudit transistor est augmentée de façon irréversible par application d'un courant. 3 B17430- 18-GR1-0275 [0018] Selon un mode de réalisation, la résistivité de la région de source ou de drain du transistor est augmentée de façon irréversible par une surtension. Brève description des dessins [0019] Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : [0020] [Fig. 1] la figure 1 représente un schéma électronique d'un mode de réalisation d'un point mémoire ; [0021] [Fig. 2] la figure 2 représente une vue de dessus du point mémoire de la figure 1 ; [0022] [Fig. 3] la figure 3 représente une caractéristique courant-tension du point mémoire de la figure 1 ; et [0023] [Fig. 4] la figure 4 représente une vue schématique d'un circuit mémoire. Description des modes de réalisation [0024] De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques. [0025] Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. [0026] Sauf précision contraire, lorsque l'on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans éléments intermédiaires autres que des conducteurs, et lorsque l'on fait référence à deux éléments reliés ou couplés entre eux, cela signifie que ces deux 4 B17430- 18-GR1-0275 éléments peuvent être connectés ou être reliés ou couplés par l'intermédiaire d'un ou plusieurs autres éléments. [0027] Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position absolue, tels que les termes "avant", "arrière", "haut", "bas", "gauche", "droite", etc., ou relative, tels que les termes "dessus", "dessous", "supérieur", "inférieur", etc., ou à des qualificatifs d'orientation, tels que les termes "horizontal", "vertical", etc., il est fait référence sauf précision contraire à l'orientation des figures. [0028] Sauf précision contraire, les expressions "environ", "approximativement", "sensiblement", et "de l'ordre de" signifient à 10 1 près, de préférence à 5 près. [0029] La figure 1 est un schéma électrique d'un mode de réalisation d'un transistor MOS 10. A titre d'exemple, le transistor MOS est de type N, mais pourrait, à titre de variante, être de type P. [0030] Le transistor 10 est similaire à un transistor MOS classique en ce qu'il comprend une région de source, reliée à une borne de source S, une région de drain, reliée à une borne de drain D, et une région de grille, reliée à une borne de grille G. La différence entre le transistor 10 et un transistor MOS classique est que le transistor 10 comprend des contacts supplémentaires sur une parmi sa région de source, sa région de drain et sa région de grille. Ces contacts permettent d'appliquer un courant et/ou une tension à la région concernée pour augmenter de façon irréversible sa résistivité. A titre de variante, le transistor 10 pourrait comprendre des contacts supplémentaires sur plusieurs de ces régions. [0031] En figure 1, et dans les figures 2 et 3 suivantes, la région du transistor 10 concernée est la région de source. B17430- 18-GR1-0275 Cette région comprend deux contacts supplémentaires reliés à des bornes R1 et R2. La région de source du transistor 10 est symbolisée, en figure 1, par une résistance RS. La borne de source S étant reliée à l'un des deux contacts supplémentaires, par exemple, en figure 1, la borne de source S est relié à la borne Rl. [0032] Le procédé permettant d'augmenter de façon irréversible la résistivité de la région de source du transistor 10 sera détaillé en relation avec la figure 2. [0033] La figure 2 est une vue de dessus d'un mode de réalisation du transistor 10 décrit en relation avec la figure 1. [0034] Le transistor 10 comprend, de façon classique, une région semiconductrice de source 12, une région semiconductrice de drain 14, et une région de grille 16. La région de grille est constituée d'un empilement comprenant une couche en un oxyde de grille (non visible en figure 2) recouverte d'une couche semiconductrice de grille (visible en figure 2). L'empilement repose sur une région de canal du transistor 10 reliant sa région de source 12 à sa région de drain 14. A titre d'exemple, les régions de source 12, de drain 14, et de grille 16 sont, en vue de dessus, de forme allongée, par exemple de forme rectangulaire. Selon le mode de réalisation illustré en figure 2, la région de grille 16 peut être plus longue que les régions 12 et 14. [0035] Les régions de source 12, de drain 14, et de grille 16 comprennent chacune, sur leur face supérieure, un ou plusieurs contacts. Plus particulièrement, la région de source 12 comprend deux contacts 12C-A et 12C-B sur sa face supérieure, la région de drain 14 comprend un contact 14C sur sa face supérieure, et la région de grille 16 comprend un contact 16C sur sa face supérieure. 6 B17430- 18-GR1-0275 [0036] Les contacts 12C-A et 12C-B sont, par exemple, de forme rectangulaire, ou carrée, et sont espacés l'un de l'autre d'une distance d'. A titre d'exemple, chaque contact 12C-A, 12C-B est disposé à une extrémité de la région de source 12. A titre d'exemple, les contacts 12C-A et 12C-B ne recouvrent pas toute la largeur de la région 12, mais ne recouvrent qu'une partie externe de la région 12, c'est-à-dire une partie opposée à une partie de la région 12 en contact avec la région de canal du transistor 10. A titre d'exemple, pour une région de source ayant une longueur d de l'ordre de 200 nm, l'espacement d' entre les contacts 12C-A et 12C-B est par exemple de l'ordre de 100 nm. Le contact 12C-A est relié à la borne de grille S et à la borne Bl. Le contact 12C-B est relié à la borne R2. A titre de variante, la région 12 pourrait être recouverte d'un troisième contact relié à la borne de source S. [0037] Le contact 14C est, par exemple, de forme rectangulaire, et recouvre sensiblement toute la longueur de la région de drain 14. A titre d'exemple, le contact 14C ne recouvre qu'une partie externe de la région 14, c'est-à-dire une partie opposée à une partie de la région 14 en contact avec la région de canal du transistor 10. Le contact 14C est relié à la borne de drain D. [0038] Le contact 16C est, par exemple, de forme rectangulaire, et recouvre une extrémité de la région de grille 16. Plus particulièrement, le contact 160 recouvre l'extrémité de la région 16 sur la partie de l'extrémité qui dépasse par rapport aux régions 12 et 14. Le contact 160 est relié à la borne de grille G. [0039] Les détails de conception du transistor, nature du dopage de ses différentes régions, matériaux utilisés, etc, sont usuels et ne seront pas décrits. 7 B17430- 18-GR1-0275 [0040] Le fonctionnement du transistor 10 est le suivant. L'application d'un surcourant, c'est-à-dire d'un courant supérieur à un courant seuil, entre les bornes R1 et R2 permet d'augmenter de façon irréversible la résistivité de la région de source 12 par un effet de stress électrothermique. A titre d'exemple, le surcourant est supérieur au double du courant de seuil. Augmenter la résistivité de cette région permet d'augmenter la résistance globale du transistor 10. A titre d'exemple, pour un transistor 10 ayant une longueur d de l'ordre d'environ 230 nm, une distance d' de l'ordre d'environ 100 nm, et une tension de travail de l'ordre d'environ 0,8 V, un surcourant peut être un courant supérieur à environ 2,4 mA. [0041] A titre de variante, l'application d'une surtension entre les bornes R1 et R2, en plus de l'application d'un surcourant, permet d'augmenter de façon irréversible la résistivité de la région de source 12. Une surtension peut, dans ce cas, être définie par une tension supérieure à une tension de commande d'environ 10 1 à 20 1. [0042] La figure 3 est un graphique illustrant des caractéristiques mesurées courant-tension de la région de source 12 du transistor 10 décrit en relation avec les figures 1 et 2. Plus particulièrement, le graphique comprend cinq courbes 20 à 24, chacune illustrant un état du transistor 10 après des programmations successives. [0043] Les courbes 20 à 24 ont été obtenues en appliquant, à la borne R1, un courant augmentant progressivement, et en appliquant, à la borne R2, un potentiel de référence, de préférence la masse. Les bornes de grille G et de drain D ne sont pas connectées. [0044] La courbe 20 représente une caractéristique courant- tension de la région de source 12 du transistor 10 à un état initial. Cette courbe permet de déterminer la résistivité initiale de la région 12. Dans les conditions de 8 B17430- 18-GR1-0275 dimensionnement décrites en relation avec la figure 2, la résistance initiale RO de la région 12 est, par exemple, de l'ordre d'environ 250 Q. La courbe 20 comprend deux parties, une première partie (côté gauche de la courbe 20) représentant sensiblement une droite croissante, à partir de laquelle est calculée la résistivité de la région 12, et une deuxième partie (côté droit de la courbe 20) quasi verticale montrant un phénomène de claquage de la région 12 quand le courant la parcourant est trop élevé. [0045] La courbe 21 représente une caractéristique courant- tension de la région de source 12 du transistor 10, réalisée après le phénomène de claquage obtenu pendant la réalisation de la courbe 20. La courbe 21 (comme la courbe 20) comprend deux parties, une première partie (côté gauche de la courbe 21) représentant une droite croissante, à partir de laquelle est calculée la nouvelle résistivité de la région 12, et une deuxième partie (côté droit de la courbe 21) quasi verticale montrant un nouveau phénomène de claquage de la région 12. La résistivité R1 de la région 12 calculée à partir de la première partie de la courbe 21 est de l'ordre d'environ 850 Q. [0046] Les courbes 22 à 24 représentent des caractéristiques courant-tension de la région 12 du transistor 10 après des phénomènes de claquage successifs de la région 12 en utilisant un pic de tension et d'éventuellement une surtension. A titre d'exemple, la résistivité calculée à partir de la courbe 22 est de l'ordre d'environ 1300 (2, la résistivité calculée à partir de la courbe 23 est de l'ordre d'environ 2000 Q, et la résistivité calculée à partir de la courbe 24 est de l'ordre d'environ 3400 O. [0047] Un transistor du type de celui décrit en relation avec les figures 1 à 3 est apte à être utilisé comme point mémoire 9 B17430- 18-GR1-0275 dans un circuit mémoire. Plus particulièrement, l'état initial du transistor peut être assimilé à un premier état, chaque changement de résistivité de la région 12 peut alors correspondre à des états supplémentaires du point mémoire. L'état du point mémoire pouvant être déterminé en fonction de la valeur du courant sortant du transistor 10, indiquant sa résistivité totale. [0048] Un avantage de ce mode de réalisation est qu'un point mémoire formé avec un transistor du type de celui décrit en relation avec les figures 1 et 2 est un point mémoire à programmation stable. [0049] Un autre avantage de ce mode de réalisation est qu'il permet de réaliser des points mémoire à programmation irréversible ayant une surface inférieure à celle des points mémoire à programmation irréversible usuels. En effet, le mode de réalisation peut s'adapter à toutes les dimensions existantes de transistor MOS sans en augmenter les dimensions. [0050] La figure 4 est une vue de dessus schématique d'un mode de réalisation d'une portion d'un circuit mémoire 30 utilisant un point mémoire comprenant au moins un transistor du type du transistor 10 décrit en relation avec les figures 1 et 2. [0051] La portion de circuit mémoire 30 comprend une barrette 32 de transistors 34 du type des transistors 10 décrits en relation avec les figures 1 à 3, comprenant une région de grille 35 et deux régions de source et de drain 36. Dans la barrette 32, les transistors 34 sont connectés en série les uns avec les autres. Plus particulièrement, dans la barrette 32, une région 36 constitue la région de source d'un transistor 34 et la région de drain du transistor 34 voisin. Chacun des transistors 34 positionnés aux extrémités de la barrette 32 ne partage qu'une seule de ses régions de source et de drain avec son transistor 34 voisin. B17430 - 18-GR1-0275 [0052] Chaque région de source ou de drain 36 est une région du type de la région de source 12 décrite en relation avec la figure 2, c'est-à-dire que la région de source 36 comprend au moins deux contacts 36C-A et 36C-B sur sa face supérieure. Les contacts 36C-A et 36C-B permettent l'application d'un surcourant permettant d'augmenter de façon irréversible la résistivité de la région 36 comme décrit en relation avec les figures 1 à 3. [0053] Chaque région de source ou de drain 36 est, en outre, reliée, de préférence connectée, à un transistor d'écriture 38W, un transistor de lecture 38R, et un transistor de sortie 38out. [0054] Le transistor d'écriture 38W est, par exemple, un transistor MOS de type P. Le transistor 38W a sa source reliée, de préférence connectée, au contact 36C-A. Le transistor 38W a son drain relié, de préférence connecté, à une source d'alimentation PWR. La source d'alimentation PWR fournit un courant assez élevé pour augmenter la résistivité de la région 36 de façon irréversible par effet de stress électrothermique. La grille du transistor 38W reçoit un signal d'écriture WRITE. Le transistor 38W a une largeur de grille assez importante pour pouvoir supporter le courant de la source d'alimentation PWR. A titre d'exemple, le transistor 38W a une largeur de grille de l'ordre de 15 lm. [0055] Le transistor de lecture 38R est, par exemple, un transistor MOS de type N. Le transistor 38R a sa source reliée, de préférence connectée, à une source d'alimentation VDD. La source d'alimentation VDD fournit un courant supporté par la région 36. Le transistor 38R a son drain relié, de préférence connecté, au contact 36C-A. La grille du transistor 38R reçoit un signal de lecture READ. Le transistor 38R est dimensionné pour supporter un courant de lecture. Le transistor 38R a une largeur de grille, par exemple, de l'ordre d'environ 0,2 pm. 11 B17430- 18-GR1-0275 [0056] Le transistor de sortie 38out est, par exemple, un transistor MOS de type N. Le transistor 38out a son drain relié, de préférence connecté, au contact 36C-B et à une ligne de sortie 37. Le transistor 38out a sa source reliée, de préférence connectée, à une borne recevant une tension de référence, de préférence la masse. La grille du transistor 38out reçoit un signal d'activation ACT. La largeur de grille du transistor 38out est dimensionnée de façon que l'ensemble des transistors 38out reliés à la barrette 32 puisse évaluer un courant d'écriture de la source d'alimentation PWR. Le transistor 38out a une largeur de grille, par exemple, de l'ordre d'environ 0,2 pm. [0057] Le mode de fonctionnement du circuit mémoire 30 est le suivant. [0058] Pour programmer un point mémoire de la barrette 32, c'est-à-dire pour augmenter la résistivité d'une des régions 36 de la barrette 32, le transistor 38W, associé audit point mémoire, est activé pour transmettre un courant de la source d'alimentation PWR. Les transistors 38out reliés à la barrette 32 sont en outre activés pour évacuer le courant de la source d'alimentation vers la masse. [0059] Un exemple de mode de lecture d'un point mémoire de la barrette 32 peut être le suivant. Le transistor 38R, associé audit point mémoire, est activé pour fournir un courant à la région 36 concernée. Les transistors 38out sont désactivés et le courant traversant la région 36 est lu à partir de la ligne de sortie 37. [0060] Divers modes de réalisation et variantes ont été décrits. L'homme de l'art comprendra que certaines caractéristiques de ces divers modes de réalisation et variantes pourraient être combinées, et d'autres variantes apparaitront à l'homme de l'art. En particulier, le mode de réalisation décrit en relation avec les figures 1 à 3 peut 12 B17430- 18-GR1-0275 s'adapter à toutes formes et à toutes dimensions de transistors MOS. [0061] Enfin, la mise en oeuvre pratique des modes de réalisation et variantes décrits est à la portée de l'homme REVENDICATIONS1. Transistor MOS (10 ; 34) dans lequel la résistivité de la région de source et/ou de drain (12 ; 36) est apte à être augmentée de façon irréversible par application d'un courant électrique entre deux contacts (12C-A, 12C-B ; 36C-A, 36C-B) de ladite région (12 ; 36). 2. Transistor selon la revendication 1, dans lequel la résistivité de la région de grille (16) est en outre apte à être augmentée de façon irréversible par application du courant électrique entre deux contacts de la région de grille. 3. Transistor selon la revendication 1 ou 2, dans lequel le courant électrique est supérieur à un seuil. 4. Transistor selon la revendication 3, dans lequel le courant électrique est supérieur au double du seuil. 5. Transistor selon l'une quelconque des revendications 1 à 4, dans lequel la résistivité de ladite région (12 ; 36) est apte à être augmentée en appliquant en outre une tension entre lesdits contacts. 6. Transistor selon la revendication 5, dans lequel ladite tension est supérieure à une tension de commande. 7. Transistor selon la revendication 6, dans lequel la tension est supérieure à la tension de commande d'un pourcentage compris entre 10 1 et 20 %. 8. Transistor selon l'une quelconque des revendications 1 à 7, dans lequel ladite région a une longueur d'environ 230 nm, et dans lequel les deux contacts sont espacés d'environ 100 nm. 9. Point mémoire comportant un transistor MOS selon l'une quelconque des revendications 1 à 8. 14 B17430 - 18-GR1-0275 10. Circuit mémoire (30) comprenant au moins un premier point mémoire selon la revendication 9. 11. Circuit selon la revendication 10, comprenant en outre un deuxième point mémoire ayant la région de source, ou de drain, (36) de son transistor (34) commune avec la région de drain, ou de source, (36) du transistor (34) du au moins un premier point mémoire. 12. Circuit selon la revendication 11, dans lequel chaque point mémoire est relié à un transistor d'écriture (38W) et un transistor de lecture (38R). 13. Procédé de programmation irréversible d'un point mémoire comportant un transistor MOS (10 ; 34), dans lequel la résistivité de la région de source et/ou de drain (12, 14 ; 36) dudit transistor (10 ; 34) est augmentée de façon irréversible par application d'un courant. 14. Procédé selon la revendication 13, dans lequel la résistivité de la région de source ou de drain (12, 14 ; 36) du transistor (10 ; 34) est augmentée de façon irréversible par une surtension.