Brevet FR3085485A1 — publié le 20200306

PROCEDE DE TEST DE FIABILITE D'UN COMPOSANT ELECTRONIQUE DOMAINE DE L'INVENTION La présente invention concerne un procédé de test de fiabilité d'un composant électronique. Elle trouve une application particulière lorsque le composant est susceptible de présenter des modes de défaillance intermittents et réversibles, comme c'est le cas des composants électroniques comprenant un transistor haute tension comportant un canal en matériau III-V. ARRIERE PLAN TECHNOLOGIQUE DE L'INVENTION La méthode HTRB (acronyme du terme anglo-saxon « High Temperature Reverse Bias ») est une méthode de test communément utilisée pour évaluer la fiabilité d'un composant électronique, c'est-à-dire pour évaluer l'aptitude d'un tel composant électronique à accomplir une fonction requise dans des conditions données pour une période de temps donnée. La méthode HTRB a été développée pour le test de fiabilité des composants électroniques comprenant des transistors MOSFET en silicium. De tels composants comportent une borne de commande reliée à la grille du transistor, deux bornes de commutation respectivement électriquement reliées à la source et au drain du transistor en silicium. Selon la méthode HTRB, le composant électronique est placé dans un état bloqué et porté à une température proche de sa température maximale de jonction. Au cours d'un processus de vieillissement, une tension de contrainte élevée, correspondant typiquement à 80% de la tension de -1- claquage du transistor, est appliquée entre le drain et la source, provoquant son vieillissement accéléré. Certaines caractéristiques du transistor, 5 considérées comme des indicateurs de son degré de fiabilité, sont mesurées à température ambiante, avant et après le processus de vieillissement. Il peut s'agir de la tension de seuil, qui désigne la tension minimale à appliquer entre la grille et la source du transistor pour le faire passer d'un 10 état bloqué à un état conducteur. Il peut également s'agir du courant de fuite, qui désigne le courant circulant entre le drain et la source lorsque le transistor se trouve en état bloqué. 15 Selon la méthode connue, on compare les caractéristiques relevées du transistor avant et après vieillissement pour déterminer la fiabilité du composant. Une évolution défavorable d'une caractéristique, comme par exemple une augmentation significative du courant de fuite, 20 conduit à déclarer le composant peu fiable. Cette méthode permet ainsi de détecter des modes de défaillance irréversibles révélés par le processus de vieillissement. Elle permet de qualifier un lot de composants à partir du test d'un composant représentatif de ce lot, ou elle permet 25 d'ajuster le procédé de fabrication des composants, ou des transistors intégrés dans ces composants, pour qu'ils présentent la fiabilité requise. Certains types de composants peuvent toutefois 30 présenter des modes de défaillance intermittents et réversibles. C'est le cas notamment de ceux incorporant des transistors haute tension à base de matériau III-V, tels que les transistors à haute mobilité électronique (HEMT acronyme de « High Electron Mobility Transistor » selon la terminologie anglo-saxonne généralement employée). -3- A titre d'exemples de tels modes de défaillance, on peut citer l'effet de chute de courant à l'état conducteur, qui se manifeste par un effondrement du courant traversant 5 le drain lorsqu'une forte tension est appliquée entre le drain et la source du transistor et lorsque celui-ci se trouve dans un état conducteur. Les inventeurs de la présente demande ont également identifié un autre mode de défaillance, appelé le phénomène de « partially-On », qui désigne 10 l'observation d'un courant sensiblement supérieur au courant de fuite circulant entre le drain et la source du transistor, lorsque celui-ci se trouve en état bloqué. Ces modes de défaillance originaux sont réversibles 15 en ce qu'ils sont susceptibles de se produire, de perdurer un certain laps de temps, puis de disparaître. Ils sont également intermittents en ce qu'ils ne se produisent pas de façon régulière et constante, et ont un comportement inégal et imprévisible. 20 Ces phénomènes, du fait de leur caractère intermittent et réversible, ne peuvent être détectés par les méthodes connues, et notamment par la méthode HTRB. Cette méthode de test de fiabilité n'est donc pas satisfaisante 25 pour certains types de composants. Un but de l'invention est de proposer un procédé de test de fiabilité de composants électroniques lorsque ceux-ci sont susceptibles d'avoir des modes de défaillance 30 intermittents et/ou réversibles. 35 -4- BREVE DESCRIPTION DE L'INVENTION En vue de la réalisation de l'un de ces buts, l'objet de l'invention propose un procédé de test de la fiabilité 5 d'un composant électronique, le composant électronique comprenant deux bornes de commutation disposées de part et d'autre d'un chemin de courant, une borne de commande, au moins un transistor haute tension, le procédé de test comprenant : 10 - la mise en liaison électrique des bornes de commutation du composant aux bornes d'un générateur configuré pour appliquer une tension de contrainte entre les bornes de commutation, supérieure à 100 V, et configuré pour faire circuler un courant nominal 15 entre les bornes de commutation ; - une première période de temps au cours de laquelle on place le composant électronique dans un état bloqué ; puis - une deuxième période de temps au cours de laquelle on 20 place le composant électronique dans un état conducteur ; Selon l'invention, le procédé de test comprend : - au moins une mesure, pendant la première et/ou la deuxième période de temps, du courant circulant entre 25 les bornes de commutation ; - une comparaison de la mesure de courant avec une valeur seuil pour en déduire le degré de fiabilité du composant électronique. 30 Le procédé ainsi configuré permet la mesure en continu, tout au long du vieillissement, des indicateurs permettant une détection des modes de défaillance intermittents et réversibles du composant électronique. -5- Selon d'autres caractéristiques avantageuses et non limitatives de l'invention, prises seules ou selon toute combinaison techniquement réalisable : 5 - le transistor haute tension présente une tension de claquage, supérieure à 200 V, jusqu'à laquelle le transistor est apte à fonctionner sans provoquer de phénomène de claquage ou d'avalanche ; 10 - la tension de contrainte est comprise entre 0,8 fois la tension de claquage et la tension de claquage ; - le composant électronique est porté à une température inférieure à 200°C ; 15 - le composant électronique est disposé dans une étuve ; - le transistor est un transistor à haute mobilité électronique ; 20 - le transistor est un transistor en mode déplétion ou un transistor en mode enrichissement ; - la première et/ou la deuxième période de temps est 25 répétée au moins une fois ; - la au moins une mesure est réalisée pendant la première période de temps pour établir une mesure du courant de fuite du transistor, et on déduit que le composant est 30 défaillant si le courant de fuite est supérieur à la valeur seuil ; - la valeur seuil est inférieure à 500 p_A ; -6- - la au moins une mesure est réalisée pendant la deuxième période de temps pour établir une mesure du courant passant du transistor, et on déduit que le composant est défaillant si le courant passant est inférieur à la 5 valeur seuil ; - la valeur seuil est supérieure à 0,8 fois le courant nominal ; 10 - le transistor haute tension comporte un canal en matériau III-V dans le chemin de courant. BREVE DESCRIPTION DES DESSINS 15 D'autres caractéristiques et avantages de l'invention ressortiront de la description détaillée de l'invention qui va suivre en référence aux figures annexées sur lesquels : 20 - La figure 1 représente un montage électrique de principe permettant de mettre en oeuvre un procédé de test conforme à l'invention ; 25 - Les figures 2a à 2c représentent respectivement des exemples de composants électroniques pouvant tirer profit d'un test de fiabilité conforme à l'invention ; - La figure 3 et 4 représentent des chronogrammes des 30 différentes tensions et courants associés respectivement à un composant électronique fonctionnel et à un composant électronique défaillant au cours du procédé de test de fiabilité conforme à l'invention ; -7- La figure présente un mode de mise en oeuvre particulièrement avantageux de la méthode de test de fiabilité. 5 DESCRIPTION DETAILLEE DE L'INVENTION La figure 1 illustre un montage électrique de principe permettant de mettre en oeuvre un procédé de test 10 conforme à l'invention. Un composant électronique sous test 1 est disposé sur un support de test 2. 15 Le composant comprend deux bornes de commutation 3a, 3b disposées de part et d'autre d'un chemin de courant traversant le composant, et une borne de commande 3c. Ce composant électronique 1 peut former un commutateur dont l'état conducteur ou bloqué du chemin de courant est commandé 20 par la tension appliquée à la borne de commande 3c. Ce composant électronique peut être destiné à être intégré dans un système dans lequel il est électriquement relié à une charge constituée d'un circuit de puissance et 25 d'un générateur, pour permettre de transférer de l'énergie du générateur au circuit de puissance pendant les périodes de conduction. La tension fournie par le générateur est usuellement de forte valeur, par exemple 400V, 600V ou plus. 30 Le composant électronique 1 peut être de différentes natures. Ainsi, et comme cela est illustré sur figure 2a, le composant électronique 1 peut être constitué d'un simple 35 transistor haute tension la en matériaux III-V, disposé dans - 8 - un boîtier. Dans ce cas, le drain D et la source S du transistor la sont reliés électriquement aux bornes de commutation 3a, 3b du composant 1. La grille G du transistor la est électriquement reliée à la borne de commande 3c du 5 composant 1. Le transistor haute tension la peut être un transistor à haute mobilité électronique (« HEMT » selon l'acronyme anglo-saxon) dont le canal est en matériau matériaux III-V. Le chemin de courant traversant le composant électronique 1 entre ses deux bornes de commutation 3a, 3b 10 circule dans le canal du transistor haute tension la. Comme cela est bien connu en soi, un transistor peut être dit « normally-on », ou transistor en mode déplétion (« depletion mode » ou « D-mode » selon la terminologie 15 anglo-saxonne). Dans ce cas il présente une tension de seuil négative. Cela signifie qu'il sera dans un état conducteur, c'est-à-dire qu'il pourra conduire le courant dans son canal, avec une tension entre la grille et la source de 0 V. Alternativement, il peut être dit « normally-off », ou 20 transistor en mode enrichissement (« enhancement mode » ou « E-mode » selon la terminologie anglo-saxonne). Dans ce cas, le transistor présente une tension de seuil positive, ce qui a pour conséquence qu'il se trouvera dans un état bloqué, c'est-à-dire qu'il ne pourra pas conduire le courant 25 dans son canal, lorsque la tension entre la grille et la source est de 0 V. Que le transistor soit de type « normallyon » ou « normally-off », il faut appliquer une tension entre la source et la grille supérieure à la tension de seuil pour faire passer le transistor dans un état conducteur et, 30 inversement, appliquer une tension entre la source et la grille inférieure à la tension de seuil pour faire passer le transistor dans un état bloqué. De préférence, le transistor haute tension la dans le 35 montage de la figure 2a est un transistor en mode -9- enrichissement. La tension appliquée à la borne de commande 3c (correspondant à la tension Vgs lorsque la source S est reliée à la masse du système) doit dans ce cas être supérieure à la tension de seuil positive du transistor haute 5 tension la pour rendre le transistor (et donc le composant électronique 1 de la figure 2a) dans un état conducteur. Inversement, la tension appliquée à la borne de commande doit être inférieure à la tension de seuil du transistor haute tension la, par exemple nulle ou négative, pour placer 10 le transistor haute tension la (et le composant 1) dans un état bloqué. Les figures 2b et 2c représentent respectivement d'autres composants électroniques 1 pouvant faire l'objet 15 d'un test de fiabilité conforme à la présente description. Ces composants électroniques 1 mettent en oeuvre un circuit associant, dans un montage en série, un transistor haute tension en matériau III-V la similaire à celui qui vient d'être décrit en référence à la figure 2a, et un transistor 20 basse tension lb en mode enrichissement pour former un commutateur. Les transistors la, lb sont commandés pour placer sélectivement le composant électronique 1 dans un état conducteur ou un état bloqué du chemin de courant selon la valeur d'un signal extérieur de commutation, appliqué sur 25 la borne de commande 3c du composant. Comme cela est représenté sur la figure 2b, les deux transistors la, lb peuvent être montés en cascode, ce cas la source S du transistor basse tension 30 électriquement reliée à la grille G du transistor tension la. Le composant électronique 1 peut sélectivement placé dans un état conducteur ou un état bloqué par l'intermédiaire d'un signal de commande appliqué à la borne de commande 3c reliée à la grille G du transistor basse 35 tension lb. Plus spécifiquement, le composant 1 est placé et dans lb est haute être -10- dans un état conducteur lorsque le signal de commande excède la tension de seuil du transistor basse tension lb, et est placé dans un état bloqué lorsque le signal de commande est inférieur à la tension de seuil du transistor basse tension. 5 Lorsque le transistor haute tension en matériau III-V la est en mode « normally-on », les deux transistors peuvent alternativement être montés en cascade, comme cela fait l'objet de la figure 2c. Dans ce cas, un circuit de 10 commande lc élabore un premier et un deuxième signal de grille, selon la valeur d'un signal de commande appliqué à la borne de commande du composant électronique 1 et transmis au circuit de commande lc. Les premier et deuxième signal de grille sont appliqués respectivement à la grille G du 15 transistor basse tension lb et à la grille G du transistor haute tension la pour sélectivement placer ce dispositif dans l'état conducteur ou l'état bloqué. Le circuit de commande peut être conçu, par exemple, pour rendre le composant électronique 1 bloqué, lorsque le signal de 20 commande est de 0 V, et rendre le composant électronique 1 conducteur, lorsque le signal de commande est de 3 V ou V. Dans les deux cas représentés sur les figures 2b et 2C, le composant électronique 1 est avantageusement 25 « normalement bloqué », c'est-à-dire qu'en l'absence d'alimentation ou de tension sur la borne de commande, le composant 1 est dans un mode inactif, à l'état bloqué. En complément à cette description détaillée des 30 figures 2a à 2c, et par souci de clarté, on désigne dans le cadre de la présente demande, par « transistor haute tension », de préférence un transistor qui présente une tension de claquage ou d'avalanche supérieure à 200 V. Un composant électronique mettant en oeuvre un tel transistor 35 est donc susceptible de fonctionner, c'est-à-dire de maintenir une tension d'au moins 200 V entre ses deux bornes de commutation, sans défaillir. Lorsque le composant électronique comporte également 5 un transistor basse tension, celui-ci présentera une tension d'avalanche ou de claquage inférieure à celle du transistor haute tension. Ce transistor basse tension peut être composé de silicium. 10 En tout état de cause, et quelle que soit la nature du composant électronique 1 qui fait l'objet du test de fiabilité, celui-ci comprend au moins un transistor haute tension en matériau III-V, c'est-à-dire dont le canal entre le drain et la source est constitué d'un matériau III-V. Ce 15 canal est disposé dans le chemin du courant existant entre les deux bornes de commutation 3a, 3b du composant électronique 1. Ce composant 1 est donc susceptible de montrer des 20 modes de défaillance intermittents et réversibles, comme cela a été exposé en introduction de cette demande. Revenant à la description de la figure 1, le support de test 3 est muni de moyens permettant de retenir le 25 composant électronique 1 et de le connecter électriquement à des instruments de mesure et de commande. Ce support de test 3 peut ainsi prévoir un ensemble de pistes conductrices et/ou de composants électroniques discrets ou intégrés, reliant certaines bornes du composant sous test 1, et 30 notamment les bornes de commutation 3a, 3b et de commande 3c, à une pluralité de broches 2a disposées sur le support de test 2 et permettant de relier le composant aux équipements de mesure et de commande. - Ainsi, sur la représentation schématique de la figure 1, les bornes de commutation 3a, 3b sont électriquement reliées à un générateur de tension G. Ce générateur peut être configuré pour appliquer une tension nominale entre les 5 bornes de commutation 3a, 3b du composant 1 lorsque celui- ci est bloqué ; et pour faire circuler un courant nominal dans le chemin de courant du composant 1, lorsque celui-ci est conducteur. Ce générateur peut combiner en série une source de tension et une charge dont on peut fixer les 10 caractéristiques, au cours d'une étape préalable de calibration pour que cette tension nominale et ce courant nominal s'appliquent au composant particulier dont on souhaite tester la fiabilité. 15 On a également représenté sur le support de test 3 de la figure 1, une résistance de mesure R disposée en série entre le composant électronique 1 et le générateur G. En prélevant la tension existant aux bornes de cette résistance, qui présente une très faible valeur, on peut déterminer ou 20 estimer le courant circulant dans le chemin de courant du composant 1. Cette résistance étant de faible valeur, on considérera qu'elle n'affecte pas la tension pouvant s'appliquer aux bornes du composant 1 lorsque celui-ci est en état bloqué, qui restera donc sensiblement celle appliquée 25 par le générateur G. Les broches 2a du support de test peuvent également être reliées à un équipement de commande et de mesure 4, par exemple par l'intermédiaire d'une nappe de connexion 5. 30 Une fois relié électriquement au composant électronique 1, l'équipement de commande et de mesure 4 peut placer le composant 1 dans des conditions permettant d'appliquer le test de fiabilité et procéder aux mesures 35 nécessaires pour interpréter ce test. - 13 - L'équipement 4 peut en particulier appliquer une tension sur la borne de commande 3c du composant électronique 1 pour sélectivement le rendre conducteur ou bloqué. Il peut 5 alimenter le composant électronique 1 si celui-ci le nécessite. L'équipement 4 peut également mesurer différentes tensions et/ou courants aux différentes bornes du composant électronique 1 ou aux bornes d'autres éléments disposés sur le support de test 3. L'équipement 4 peut notamment mesurer 10 ou estimer le courant circulant dans le chemin de courant, par exemple en mesurant la tension aux bornes de la résistance de mesure R. L'équipement de commande et de mesure 4 peut appliquer 15 des séquences de commandes et de mesures préprogrammées, et procéder à l'enregistrement de ces mesures, de manière à permettre de dérouler le test de fiabilité automatiquement et sans supervision permanente d'un opérateur. 20 L'équipement de commande et de mesure 4 peut également contrôler les paramètres du générateur G, par exemple sa tension et son courant nominal lorsque celui-ci est relié au composant électronique 1, comme cela a été exposé précédemment. 25 L'équipement 4 est muni de moyens de calcul ou relié à un dispositif de calcul pour procéder à l'analyse des mesures relevées et fournir un résultat de fiabilité ou un diagnostic complet du composant sous test. 30 Dans le montage schématique de la figure 1, la deuxième borne de commutation 3b est reliée à une masse électrique. - 14- Le support de test 3 peut être placé dans une étuve ou dans un four de manière à porter le composant électronique 1 à une température typiquement inférieure à 200°C, par exemple comprise entre 150°C et 175°C au moins pendant une 5 partie du procédé de test, ce qui permet d'accélérer le vieillissement du composant électronique sous test. Outre une étuve ou un four, tout autre moyen permettant de porter le composant 1 à la température souhaitée est envisageable. A titre d'exemple, le chauffage peut être réalisé par 10 induction ou obtenu naturellement en appliquant une tension de contrainte de forte amplitude aux bornes du transistor haute tension, comme cela sera exposé plus en détails dans la suite de cet exposé. 15 La méthode de test de fiabilité qui fait l'objet de la présente description tire profit du montage qui vient d'être décrit pour réaliser des mesures en continu, c'est-à-dire au cours de l'exécution du test de fiabilité, afin de détecter les modes de défaillance intermittents et 20 réversibles du composant sous test 1. Le procédé de test conforme à la présente description prévoit ainsi une première étape au cours de laquelle on met en liaison électrique le composant électronique sous test 1 25 avec son environnement de mesure. Il peut s'agir de placer le composant sur le support de mesure 3 tel que cela a été décrit en relation avec la description de la figure 1. On cherche notamment au cours de cette étape à mettre en liaison électrique les bornes de commutation 3a, 3b du composant 30 électronique 1 aux bornes du générateur G. On cherche également à relier le composant électronique 1 à l'équipement de commande et de mesure 4, notamment pour pouvoir électriquement commander la tension appliquée à la borne de commande 3a du composant et relever le courant circulant -15- dans le chemin du courant à l'aide de la résistance de mesure R. Cette étape préparatoire peut également comporter la 5 configuration du générateur G pour que celui-ci applique une tension de contrainte importante entre les bornes de commutation du composant électronique 1 lorsque celui-ci est commandé bloqué, et sa configuration pour qu'un courant nominal déterminé circule dans le chemin du courant du 10 composant électronique 1 lorsque celui-ci est commandé conducteur. Cette étape préparatoire peut avoir été précédée d'une étape de calibration, visant justement à déterminer les paramètres du générateur visant à obtenir la tension nominale et le courant nominal associés au composant 15 électronique sous test 1. La figure 3 représente un chronogramme des différentes tensions et courants associés aux composant électronique 1 au cours du procédé de test de fiabilité. 20 Comme cela est visible sur ce chronogramme, le procédé prévoit une première période de temps 8 au cours de laquelle le composant électronique 1 est placé dans un état bloqué. Durant cette période, le générateur est configuré de 25 manière à appliquer une tension de contrainte Vc, typiquement supérieure à 100 V, entre les deux bornes de commutation 2a, 2b. Pour permettre cela, l'équipement de mesure et de commande 4 applique une tension de commande VA sur le composant électronique test 1 pour rendre ce composant 30 bloqué, comme cela a été détaillé en relation avec la description des composants électroniques des figures 2a à 2c. D'une manière générale, on cherchera à appliquer une 35 tension de contrainte Vc le plus grand possible sans excéder - 16- la tension de claquage du transistor haute tension la. On rappelle que cette tension est la tension maximale à laquelle le transistor la peut être employé sans risquer d'être détérioré. Il s'agit d'une caractéristique du transistor qui 5 peut être fourni par son fabricant. On sollicite ainsi le transistor à haute tension la de manière importante, et on accélère le vieillissement du composant électronique sous test 1. 10 Avantageusement, et de manière non limitative, la tension de contrainte Vc appliquée par le générateur G peut être comprise entre 0,8 fois la tension de claquage et 1 fois cette tension de claquage. 15 Comme cela est représenté sur la figure 3, au cours de cette première période de temps, un courant de fuite If circule dans le chemin de courant et notamment entre le drain D et la source S du transistor haute tension la. Ce courant de fuite If peut être estimé en procédant à l'acquisition, 20 par l'intermédiaire de l'équipement de commande et de mesure 4, de la tension présente aux bornes de la résistance de mesure R. Dans un fonctionnement normal du composant, ce courant de fuite If est inférieur à un courant de fuite seuil Ifs déterminé. 25 Le procédé de test de fiabilité prévoit, à la suite de la première période, une deuxième période de temps 9 au cours de laquelle le composant électronique 1 est placé dans un état conducteur. Au cours de cette période, un courant 30 passant Ip circule dans le chemin de courant, et notamment dans le canal du transistor haute tensions la. Dans le cas d'un fonctionnement conforme du composant électronique 1, ce courant passant Ip est égal ou proche du courant nominal In qui a été choisi au cours de l'étape préparatoire ou de 35 calibration du test. - 17_ Le procédé conforme à l'invention prévoit également l'acquisition de mesure du courant circulant dans le chemin de courant pendant la première et/ou la deuxième période de 5 temps. Cette mesure de courant pourra donc correspondre au courant de fuite If si elle est réalisée au cours de la première de période de temps 8 ou au courant passant 1p si elle est réalisée au cours de la seconde période de temps 9. 10 L'invention cherchant à identifier les modes de défaillance intermittents et/ou réversibles à partir de ces mesures, on comprend qu'il est avantageux de répéter ces mesures de courant au cours de l'une et de l'autre des périodes de temps à une fréquence suffisante pour 15 caractériser convenablement le composant. Par exemple, l'équipement de commande et de mesure 4 peut être configuré pour relever une mesure de courant toutes les secondes ou toutes les minutes. 20 Chaque période de temps peut durer d'une à plusieurs minutes. Avantageusement, le procédé comprend la répétition des premières et des deuxièmes périodes de temps de manière à faire durer le test pendant une durée déterminée qui peut s'étendre sur plusieurs heures, voire plusieurs jours. Les 25 deux périodes de temps peuvent avoir une durée différente l'une de l'autre. La modulation possible de la durée et de la répétition de ces deux périodes de temps permet à 30 l'utilisateur de déterminer, en fonction du niveau d'exigence, à la fois la durée totale de vieillissement du composant 1 et la durée de test pendant laquelle chaque mode de défaillance aura la possibilité de se produire. Cela permet également, dans un mode de mise en oeuvre qui sera 35 détaillé ultérieurement, de pouvoir effectuer des variations - 1g_ de la tension de commande VA au cours de la deuxième période de temps. Le procédé de test conforme à la présente description 5 comprend également une étape de comparaison des mesures de courant réalisé au cours de l'exécution du test avec une valeur seuil pour déterminer le degré de fiabilité du composant électronique sous test 1. 10 Cette étape de comparaison peut être réalisée pendant le test lui-même, par l'équipement de commande et de mesure 4 au fur et à mesure de l'acquisition des mesures de courant. Alternativement, l'étape de comparaison peut être réalisée après, à l'issue de la première et de la deuxième période de 15 temps, ou de la succession de premières et deuxièmes périodes de temps. Une mesure de courant réalisée au cours de la première période de temps 8, un courant de fuite It donc, 20 est comparée avec un courant de fuite maximum, dit courant de fuite seuil Ifi, au-delà duquel il sera convenu que le composant montre un mode de défaillance. Cette valeur seuil est typiquement inférieure à 500 micro-ampère, comme par exemple 400 micro-ampère ou 300 micro-ampère. 25 Une mesure de courant réalisée au cours de la seconde période de temps 9, un courant passant I, dans le chemin de courant donc, est comparée au courant nominal In attendu. Le composant est déclaré défaillant si le courant passant I, 30 est bien inférieur à ce courant nominal In attendu, par exemple en-deçà de 0,8 fois le courant nominal In. Une telle situation témoigne d'une situation de chute de courant passant et du peu de fiabilité du composant. - 19_ La survenance intermittente et réversible de tels phénomènes de défaillance est illustrée dans la figure 4, qui illustre les mesures relevées au cours du test de fiabilité d'un composant défaillant. 5 On observe qu'au cours de la première période de temps 8 de la figure 3, le courant demeure constant, inférieur au courant de fuite seuil Ifs, comme cela est attendu d'un dispositif fonctionnel. En revanche, au cours 10 de la première période de temps 8' de la figure 4, on remarque qu'alors que le composant 1 est maintenu en état bloqué, le courant mesuré admet des pics, d'intensité et de durée variables, supérieurs à la valeur seuil Ifs. Ces pics décrivent des phénomènes de « partially-on », indicateurs de 15 la défaillance du composant 1. De la même manière, concernant le phénomène de chute de courant, on constate dans la deuxième période de temps 9 de la figure 3 que comme attendu d'un composant fonctionnel, 20 un courant passant I, commence à circuler dès lors que le composant 1 commute dans un état conducteur, pour atteindre un courant nominal In attendu. En revanche, au cours de la deuxième période de temps 9' de la figure 4, alors que la configuration est la même, un effondrement du courant passant 25 se produit, révélant la survenance d'un phénomène de chute de courant, indicateur de la défaillance du composant 1. La figure 4 présente également l'évolution du signal COMP, qui peut être élaboré par le dispositif de mesure et 30 de commande, ce signal présentant une valeur '1' lorsqu'au cours de l'étape de comparaison, on identifie une situation de défaillance du composant, et une valeur '0' dans le cas contraire. Suivant le niveau d'exigence du test que l'on souhaite réaliser, le caractère fiable ou non fiable du composant sous test peut être ajusté à la fréquence des occurrences des événements qui viennent d'être décrits, par 5 exemple la fréquence du passage à '1' du signal COMP ou la durée pendant lequel ce signal est resté à cette valeur '1'. La figure 5 présente un mode de mise en oeuvre particulièrement avantageux dans le cas où l'on peut 10 directement commander la tension de grille du transistor haute tension la par l'intermédiaire de la borne de commande 3c ou d'une autre borne du composant électronique. C'est en particulier le cas du composant présenté à la figure 2a, pour lequel la borne de commande 3c est directement reliée 15 à la grille du transistor haute tension la. Dans ce mode, au cours de la deuxième période de temps 9" on applique à la borne de commande 3c une rampe de tension afin de mesurer la réaction du composant 1 lorsqu'il passe progressivement de l'état bloqué à l'état conducteur. Ainsi, la tension Vk, 20 initialement inférieure à la tension de seuil du transistor haute tension la, augmente de manière linéaire jusqu'à une valeur supérieure à la tension de seuil Vth du transistor haute tension la. Cela permet notamment de vérifier la valeur de la tension de seuil Vth, tension à partir de laquelle le 25 transistor haute tension la passe de l'état bloqué à l'état conducteur, ainsi que la valeur de la transconductance du transistor haute tension la. Il est de cette façon possible de mettre en évidence d'un décalage de la tension de seuil au cours du vieillissement, qui est un autre mode de 30 défaillance du composant 1 se produisant notamment à des températures significativement supérieures à la température ambiante. De la même façon, il est également envisageable 35 d'appliquer successivement plusieurs rampes de tension au cours de la deuxième période de temps 9", chaque rampe étant appliquée avec un courant nominal différent. Il est ainsi possible d'observer la réaction du composant face au passage de courants de plus en plus importants, ce qui permet 5 d'évaluer la capacité du composant à supporter des courants importants. Une configuration particulièrement avantageuse de la présente méthode de test de fiabilité comprend l'application 10 successive de deux rampes de tension, l'une alors que le générateur G est configuré pour délivrer un courant nominal de 100 milliampère, l'autre pour un courant nominal In2 de 1 ampère. Cela permet d'une part de déterminer la tension de seuil Vzh du transistor haute tension la, et d'autre part 15 d'évaluer la capacité du composant 1 à supporter le passage d'un courant important. Ce mode de mise en oeuvre avantageux peut être séquencé par l'intermédiaire de l'équipement de commande et 20 de mesure 4. Celui-ci peut également procéder au relevé régulier et à l'analyse du courant de commutation circulant dans le composant sous test, de manière à caractériser sa fiabilité. 25 Le procédé qui vient de faire l'objet de la présente description permet une mesure en continu, tout au long du vieillissement, des paramètres du transistor 1, permettant notamment une détection des modes de défaillance intermittents et réversibles. 30 Bien entendu l'invention n'est pas limitée au mode de mise en oeuvre décrit et on peut y apporter des variantes de réalisation sans sortir du cadre de l'invention tel que défini par les revendications. 35 Ainsi, il est tout à fait possible d'envisager d'autres transistors à effet de champ que des transistors « HEMT », tels que des transistors JFET (« Junction FieldEffect Transistor »), des transistors MOSFET (Metal Oxyde 5 Semiconductor Field-Effect Transistor), des transistors MESFET (MEtal Semiconductor Field-Effect Transistor), des transistors ChemFET (Chemical Field-Effect Transistor), des transistors ISFET (Ion Sensitive Field-Effect Transistor), des transistors EOSFET (Electrolyte Oxyde Semiconductor 10 Field-Effect Transistor). Il peut également s'agir de transistors bipolaires ou de toute autres natures. Il n'est pas nécessaire que le canal du transistor soit constitué d'un matériau III-V. 15 Par ailleurs, un procédé conforme à l'invention peut tout à fait envisager le test en simultané de plusieurs composants, voire d'un REVENDICATIONS1. Procédé de test de la fiabilité d'un composant électronique, le composant électronique comprenant deux bornes de commutation disposées de part et d'autre d'un chemin de courant, une borne de commande, au moins un transistor haute tension, le procédé de test comprenant : - la mise en liaison électrique des bornes de commutation du composant aux bornes d'un générateur configuré pour appliquer une tension de contrainte entre les bornes de commutation, supérieure à 100 V, et configuré pour faire circuler un courant nominal entre les bornes de commutation ; - une première période de temps au cours de laquelle on place le composant électronique dans un état bloqué ; puis - une deuxième période de temps au cours de laquelle on place le composant électronique dans un état conducteur ; le procédé de test comprenant par ailleurs : - au moins une mesure, pendant la première et/ou la deuxième période de temps, du courant circulant entre les bornes de commutation ; - une comparaison de la mesure de courant avec une valeur seuil pour en déduire le degré de fiabilité du composant électronique. 2. Procédé de test selon l'une des revendications précédentes dans lequel le transistor haute tension présente une tension de claquage, supérieure à 200 V, jusqu'à laquelle le transistor est apte à fonctionner sans provoquer de phénomène de claquage ou d'avalanche. 3. Procédé de test selon la revendication précédente dans lequel la tension de contrainte est comprise entre 0,8 fois la tension de claquage et la tension de claquage. 5 4. Procédé de test selon l'une des revendications précédentes dans lequel le composant électronique est porté à une température inférieure à 200°C. 5. Procédé de test selon la revendication 4 dans lequel le 10 composant électronique est disposé dans une étuve. 6. Procédé de test selon l'une des revendications précédentes dans lequel le transistor est un transistor à haute mobilité électronique. 15 7. Procédé de test selon l'une des revendications précédentes dans lequel le transistor est un transistor en mode déplétion ou un transistor en mode enrichissement. 20 8. Procédé de test selon l'une des revendications précédentes dans lequel la première et/ou la deuxième période de temps est répétée au moins une fois. 9. Procédé de test selon l'une des revendications précédentes 25 dans lequel là au moins une mesure est réalisée pendant la première période de temps pour établir une mesure du courant de fuite du transistor, et on déduit que le composant est défaillant si le courant de fuite est supérieur à la valeur seuil. 30 10. Procédé de test selon la revendication précédente dans lequel la valeur seuil est inférieure à 500 pA. 11. Procédé de test selon l'une des revendications précédentes dans lequel là au moins une mesure est réalisée pendant la deuxième période de temps pour établir une mesure du courant passant du transistor, et on déduit que le composant est défaillant si le courant passant est inférieur à la valeur seuil. 5 12. Procédé de test selon la revendication précédente dans lequel la valeur seuil est supérieure à 0,8 fois le courant nominal. 10 13. Procédé de test selon l'une des revendications précédentes dans lequel le transistor haute tension comporte un canal en matériau III-V dans le chemin de courant. 15