Brevet FR3080249A1 — publié le 20191018

Procédé et système d'étalonnage de décalage temporel entre voies d'un système de réception multivoies La présente invention concerne un procédé d'étalonnage de décalage temporel entre voies d'un système de réception multivoies de signaux radioélectriques, et un système d'étalonnage de décalage temporel associé. Elle concerne également un procédé de synchronisation entre voies d'un système de réception multivoies de signaux radioélectriques, et un système de synchronisation associé. L'invention se situe dans le domaine général des systèmes de réception multivoies de signaux radioélectriques, utilisés dans de nombreux domaines tels que la goniométrie d'amplitude, l'interférométrie, les systèmes radar à synthèse d'ouverture multistatique, des mesures de fréquence et l'imagerie médicale. De manière connue, dans un système de réception multivoies, chaque voie de réception comprend une chaîne de réception délivrant un signal électrique en entrée d'un convertisseur analogique-numérique ayant une fréquence d'échantillonnage associée, et un module d'interfaçage branché en sortie dudit convertisseur analogique-numérique et adapté à fournir les échantillons de signal numérisé en entrée d'un module de traitement numérique du signal par paquets d'échantillons, c'est-à-dire avec un minimum de parallélisation. Cela tient au fait qu'un module de traitement numérique du signal comporte un ou plusieurs composants numériques programmables de type FPGA (Field Programmable Gate Array) dont la fréquence de travail est bien inférieure à la fréquence d'échantillonnage de la conversion analogique numérique. En particulier pour des applications qui exploitent le déphasage entre voies de réception, par exemple pour l'interférométrie, il est nécessaire que les échantillons issus de chaque voie portent sur la même tranche temporelle des signaux radioélectriques captés en entrée des voies de réception, ou, en d'autres termes, que les paquets d'échantillons soient synchronisés entre voies de réception. De plus, il est nécessaire que la synchronisation entre voies de réception soit stable et reproductible. Il existe diverses causes possibles de désynchronisation entre voies de réception. Dans un premier cas de figure, toutes les voies de réception comportent un convertisseur analogique-numérique fonctionnant à une fréquence d'échantillonnage Fe. Il s'agit du cas des chaînes de réception respectant la condition de Shannon, effectuant un filtrage de largeur de bande inférieure à Fe/2 avant la conversion numérique-analogique. La fréquence Fe est très élevée et bien supérieure à la fréquence maximum de fonctionnement des composants numériques programmables. On utilise des modules d'interfaçage, par exemple des démultiplexeurs pouvant comporter un ou plusieurs étages de démultiplexage, qui fournissent les échantillons en parallèle par paquets de P 2 échantillons, P étant un nombre entier non nul, à la fréquence Fe/P. Tout éventuel décalage temporel des démultiplexeurs, par exemple lors du démarrage, induit un décalage possible entre échantillons dans les paquets d'échantillons et les sorties des diverses voies de réception ne sont plus synchrones. 5 Dans ce cas de figure, on connaît dans l'état de la technique des méthodes de synchronisation basées sur l'utilisation d'architectures particulières permettant une distribution de signaux de synchronisation, ayant pour objectif d'effectuer une synchronisation des démultiplexeurs. Des architectures de distribution de signaux de synchronisation en série ou en étoile ont été proposées. De telles solutions sont 10 complexes, et la synchronisation obtenue dépend de la synchronisation d'horloges. La fréquence d'échantillonnage Fe étant très élevée, la période correspondante est très faible, et les temps de propagation et leur dérive ne sont pas négligeables devant cette période. Les systèmes de synchronisation ainsi obtenus peuvent donc devenir instables. Dans un autre cas de figure, les chaînes de réception ne respectent pas la 15 condition de Shannon, effectuant un filtrage de très large bande instantanée, et les convertisseurs analogique-numérique utilisent des fréquences d'échantillonnage Fe, différentes pour résoudre la problématique de repliement de spectre due au non-respect de la condition de Shannon. La synchronisation entre voies de réception à base de signaux de synchronisation n'est pas possible dans ce cas. 20 L'invention a pour objectif de remédier aux inconvénients de l'art antérieur, en proposant un procédé et un système ne nécessitant pas la mise en oeuvre de signaux de synchronisation à la fréquence d'échantillonnage , et fonctionnant également lorsque les fréquences d'échantillonnage des convertisseurs analogiques numériques du système de réception multivoies sont différentes. 25 A cet effet, l'invention propose un procédé d'étalonnage de décalage temporel entre voies d'un système de réception multivoies de signaux radioélectriques, le système comportant un ensemble de voies de réception de signaux radioélectriques, chaque voie de réception comportant une chaîne de réception délivrant un signal électrique en entrée d'un convertisseur analogique-numérique ayant une fréquence d'échantillonnage 30 associée, et un module d'interfaçage branché en sortie dudit convertisseur analogique- numérique et adapté à fournir des ensembles d'échantillons de signal numérisé en entrée d'un module de traitement numérique de signal comportant un ou plusieurs composants numériques programmables. Ce procédé comporte, suite à une mise sous tension du système de réception, 35 pour au moins une paire de voies de réception comportant une première voie de réception et une deuxième voie de réception, des étapes de : 3 -a) première injection en entrée des première et deuxième voies de réception d'un premier signal d'étalonnage sinusoïdal ayant une première fréquence, et mesure d'un premier déphasage en sortie entre ladite première voie de réception et ladite deuxième voie de réception, 5 -b) deuxième injection en entrée des première et deuxième voies de réception d'un deuxième signal d'étalonnage sinusoïdal ayant une deuxième fréquence, égale à la première fréquence augmentée d'une valeur de décalage de fréquence, et mesure d'un deuxième déphasage en sortie entre ladite première voie de réception et ladite deuxième voie de réception, 10 -c) calcul d'un décalage temporel à partir d'une différence entre lesdits premier et deuxième déphasages calculés, et mémorisation du décalage temporel calculé. Avantageusement, le procédé de l'invention permet d'estimer un décalage temporel entre voies de réception pour éviter la fourniture d'un signal de synchronisation entre voies de réception lors d'une mise sous tension du système de réception multivoies. 15 Ainsi, l'architecture du système est simplifiée. Le procédé d'étalonnage de décalage temporel entre voies d'un système de réception multivoies selon l'invention peut également présenter une ou plusieurs des caractéristiques ci-dessous, prises indépendamment ou en combinaison. Le procédé comporte en outre une étape d) de compensation de décalage 20 temporel correspondant au décalage temporel calculé entre lesdites première voie de réception et deuxième voie de réception. Les étapes a), b), c) et d) sont itérées, avec, à chaque itération, une valeur de décalage de fréquence supérieure à la valeur de décalage de fréquence de l'itération précédente. 25 Le procédé comporte une étape de sélection d'une voie de réception de référence, le procédé étant mis en oeuvre pour chaque paire de voies de réception formée par ladite voie de réception de référence et une autre voie de réception de l'ensemble de voies de réception. La voie de réception de référence choisie est la voie de réception qui est 30 temporellement en retard par rapport aux autres voies de réception. Chaque signal d'étalonnage sinusoïdal injecté est échantillonné à une fréquence d'échantillonnage et l'étape de compensation de décalage temporel est mise en oeuvre par un module de compensation de décalage temporel sur chaque voie de réception, chaque module de compensation de décalage temporel ayant un incrément de correction 35 de décalage temporel associé. 4 Le procédé comporte un arrêt des itérations lorsque le décalage temporel calculé est inférieur à la moitié dudit incrément de correction de décalage temporel. Selon un autre aspect, l'invention concerne un système d'étalonnage de décalage temporel entre voies d'un système de réception multivoies de signaux radioélectriques 5 comportant un ensemble de voies de réception de signaux radioélectriques, chaque voie de réception comportant une chaîne de réception délivrant un signal électrique en entrée d'un convertisseur analogique-numérique ayant une fréquence d'échantillonnage associée, et un module d'interfaçage branché en sortie dudit convertisseur analogique-numérique et adapté à fournir des ensembles d'échantillons de signal numérisé en entrée 10 d'un module de traitement numérique de signal comportant un ou plusieurs composants numériques programmables. Le système d'étalonnage comporte des modules adaptés à, suite à une mise sous tension du système de réception, pour au moins une paire de voies de réception comportant une première voie de réception et une deuxième voie de réception : 15 -a) effectuer une première injection en entrée des première et deuxième voies de réception d'un premier signal d'étalonnage sinusoïdal ayant une première fréquence, et mesurer un premier déphasage en sortie entre ladite première voie de réception et ladite deuxième voie de réception, -b) effectuer une deuxième injection en entrée des première et deuxième voies de 20 réception d'un deuxième signal d'étalonnage sinusoïdal ayant une deuxième fréquence, égale à la première fréquence augmentée d'une valeur de décalage de fréquence, et mesurer un deuxième déphasage en sortie entre ladite première voie de réception et ladite deuxième voie de réception, -c) calculer un décalage temporel à partir d'une différence entre lesdits premier et 25 deuxième déphasages calculés, et mémoriser le décalage temporel calculé. Les avantages de ce système d'étalonnage sont analogues aux avantages du procédé d'étalonnage brièvement décrit ci-dessus. Le système d'étalonnage est adapté à mettre en oeuvre l'ensemble des caractéristiques du procédé d'étalonnage. 30 Selon un autre aspect, l'invention concerne un procédé de synchronisation entre voies de réception d'un système de réception multivoies de signaux radioélectriques comportant un ensemble de voies de réception de signaux radioélectriques, chaque voie de réception comportant une chaîne de réception délivrant un signal électrique en entrée d'un convertisseur analogique-numérique ayant une fréquence d'échantillonnage 35 associée, et un module d'interfaçage branché en sortie dudit convertisseur analogique- numérique et adapté à fournir des ensembles d'échantillons de signal numérisé en entrée 5 d'un module de traitement numérique de signal comportant un ou plusieurs composants numériques programmables. Ce procédé comporte, pour au moins une paire de voies de réception, une phase d'étalonnage de décalage temporel mettant en oeuvre un procédé d'étalonnage tel que brièvement décrit ci-dessus, et une phase d'application d'une 5 compensation du décalage temporel estimé en sortie du module d'interfaçage d'au moins une des voies de ladite paire de voies par rapport à une voie de référence, de manière à fournir des séries d'échantillons numériques synchronisés en entrée du module de traitement numérique du signal, chaque série d'échantillons numériques synchronisés comportant un nombre d'échantillons correspondant à une même durée et chaque 10 premier échantillon de chaque série correspondant temporellement à un même instant. Selon un autre aspect, l'invention concerne un système de synchronisation entre voies de réception d'un système de réception multivoies de signaux radioélectriques, le système de réception comportant un ensemble de voies de réception de signaux radioélectriques, chaque voie de réception comportant une chaîne de réception délivrant 15 un signal électrique en entrée d'un convertisseur analogique-numérique ayant une fréquence d'échantillonnage associée, et un module d'interfaçage branché en sortie dudit convertisseur analogique-numérique et adapté à fournir des ensembles d'échantillons de signal numérisé en entrée d'un module de traitement numérique de signal comportant un ou plusieurs composants numériques programmables. Ce système de synchronisation 20 comporte un système d'étalonnage de décalage temporel tel que brièvement décrit ci- dessus, mis en oeuvre dans une phase d'étalonnage de décalage temporel pour au moins une paire de voies de réception. En outre, chaque voie de réception comporte un module de compensation de décalage temporel, branché en sortie d'un module d'interfaçage correspondant, le module de compensation de décalage temporel d'une voie étant adapté 25 à compenser le décalage temporel estimé par rapport à une voie de référence, de manière à fournir des séries d'échantillons numériques synchronisés en entrée du module de traitement numérique du signal, chaque série d'échantillons numériques synchronisés comportant un nombre d'échantillons correspondant à une même durée et chaque premier échantillon de chaque série correspondant temporellement à un même instant. 30 D'autres caractéristiques et avantages de l'invention ressortiront de la description qui en est donnée ci-dessous, à titre indicatif et nullement limitatif, en référence aux figures annexées, parmi lesquelles : - la figure 1 illustre schématiquement un système de synchronisation entre voies 35 de réception d'un système de réception multivoies selon un mode de réalisation; 6 - la figure 2 est un schéma synoptique des principales étapes d'un procédé d'étalonnage de décalage temporel selon un mode de réalisation de l'invention ; - la figure 3 est un schéma synoptique d'un mode de réalisation d'une mesure de déphasage entre deux voies de réception ; 5 - la figure 4 illustre en détail un mode de réalisation un module de compensation de décalage temporel pour une voie de réception ; - la figure 5 représente schématiquement des paquets d'échantillons issus d'un dispositif d'interfaçage d'une voie de réception ; - les figures 6 et 7 représentent schématiquement un exemple de paquets 10 d'échantillons issus de deux voies de réception, avant et après application de la synchronisation ; - la figure 8 illustre schématiquement des premiers et deuxièmes paquets d'échantillons utilisés pour obtenir une série d'échantillons selon un mode de réalisation ; - les figures 9 et 10 illustrent, dans un exemple, des paquets d'échantillons issus 15 des premier et deuxième ensembles de registres du module de compensation de décalage temporel, et des séries synchronisées obtenues ; - la figure 11 est un synoptique des principales étapes mises en oeuvre pour réaliser une synchronisation des voies selon un mode de réalisation. 20 La figure 1 illustre schématiquement un système de synchronisation 1 de voies de réception d'un système de réception multivoies 2 de signaux radioélectriques. Le système de réception multivoies 2 de signaux radioélectriques comprend n voies de réception V1 à VN. Chacune des voies de réception VN comprend une antenne 41,..., 4N, 25 recevant un signal radioélectrique et délivrant un signal électrique à une chaîne de réception (CR) 61 à 6N. Chaque chaîne de réception délivre un signal électrique en entrée d'un convertisseur analogique-numérique ou CAN 81 à 8N ayant une fréquence d'échantillonnage associée. 30 Chaque CAN 8, fournit des échantillons numériques en sortie, à une cadence dictée par la fréquence d'échantillonnage Fg, égale à une même fréquence Fe dans un mode de réalisation. Ces échantillons sont fournis à un module d'interfaçage 10, correspondant. Ce module d'interfaçage a pour fonction d'assurer la compatibilité avec un module de traitement numérique de signal 12, associé à la voie de réception et faisant 35 partie d'un module de traitement numérique de signal 12, comportant un ou plusieurs composants numériques programmables de type FPGA, lorsque la fréquence Fe est bien 7 supérieure à la fréquence maximale de fonctionnement du ou des composants numériques programmables. Dans un mode de réalisation, chaque module d'interfaçage 101,..., 10N est un démultiplexeur à un ou plusieurs étages de démultiplexage, fournissant des paquets de P 5 échantillons en parallèle, P étant un nombre entier non nul, à la fréquence Fe/P. Dans un mode de réalisation alternatif, les modules d'interfaçage 101 à 10N sont constitués de liens série rapides. Deux types de systèmes de réception multivoies sont envisagés. Un premier type de système de réception est un système respectant la condition 10 de Shannon, les chaînes de réception réalisant un filtrage de largeur de bande inférieure à Fe/2, chacun des CAN 81 à 8N fonctionnant avec une même fréquence d'échantillonnage Fe. Dans les systèmes de réception de premier type, toutes les voies de réception V1 à VN fournissent un même nombre d'échantillons numériques pour une même durée d'acquisition de signal. 15 Un deuxième type de système de réception est un système ne respectant pas la condition de Shannon, les chaînes de réception réalisant un filtrage de largeur de bande supérieure à Fe,/2, où Fe, est la fréquence d'échantillonnage du CAN 8,. La réalisation d'une synchronisation pour un système de réception de deuxième type est bien plus complexe que dans le cas d'un système de réception du premier type. Dans les systèmes 20 de réception de deuxième type, toutes les voies de réception V1 à VN fournissent des nombres d'échantillons numériques différents pour une même durée d'acquisition de signal. Le système de synchronisation 1 enrichit le système de réception multivoies 2 avec un système d'étalonnage de décalage temporel 3 pour réaliser l'estimation de 25 décalages temporels entre les voies de réception et des modules de compensation de décalage temporel pour la synchronisation des voies de réception. Le système d'étalonnage de décalages temporels 3 du système de synchronisation 1 comporte en plus un générateur de signaux d'étalonnage 14, branché en entrée de modules de commutation 161 à 16N. 30 Ce générateur de signaux d'étalonnage génère à chaque utilisation un signal sinusoïdal, de fréquence f. La fréquence f est un paramètre d'entrée, transmis par le module de calcul 22 décrit ci-après. Dans le mode de réalisation de la figure 1, chaque module de commutation 161 à 16N possède une sortie branchée en entrée d'une chaîne de réception correspondante 61 35 à 6N, et reçoit sur une première entrée, la sortie de l'antenne 41 à 4N de la voie de 8 réception V1 à VN correspondante, et sur une deuxième entrée, le signal d'étalonnage sinusoïdal issu du générateur 14. Chaque module de commutation 161 à 16N est adapté à commuter entre une première position reliée à la première entrée et une deuxième position reliée à la 5 deuxième entrée, pour transmettre soit le signal électrique délivré par l'antenne correspondante, soit le signal d'étalonnage, en entrée de la chaîne de réception 61 à 6N dont la sortie aboutit en entrée du convertisseur CAN 81 à 8N correspondant. Dans une phase d'étalonnage de décalages temporels, mise en oeuvre lors de la mise sous tension du système, et avant une phase de traitement des signaux 10 radioélectriques reçus, tous les modules de commutation 161 à 16N sont en deuxième position. Dans une phase de fonctionnement opérationnel, tous les modules de commutation 161 à 16N sont en première position. Le générateur de signal d'étalonnage 14 est intégré dans le système d'étalonnage 15 de l'invention. Cependant lorsque le système de réception est un interféromètre, le générateur 14 peut être le générateur de signal utilisé pour étalonner les réponses en phase des chaînes de réception en fonction de la fréquence. Le même signal d'étalonnage sinusoïdal est fourni, sans décalage temporel, en 20 entrée de chacune des voies de réception. De préférence une longueur de câble identique pour chaque liaison est respectée, les câbles étant de même type. Le système 1 comprend en outre un processeur 180 et une mémoire 20, qui sont, dans un mode de réalisation, intégrés dans un module de calcul 22 qui comprend également le ou les modules de traitement numérique de signal 12. 25 Le processeur 180 est adapté à mettre en oeuvre des instructions de code logiciel lorsqu'il est mis sous tension, permettant de dérouler des étapes du procédé d'étalonnage de décalage temporel selon l'invention. En phase d'étalonnage, le processeur 180 met en oeuvre un module d'étalonnage de décalage temporel 192 entre échantillons de signal numérisé fournis par une première 30 voie de réception et une deuxième voie de réception qui sont distinctes. Le module 192 d'étalonnage de décalage temporel entre voies est par exemple mis en oeuvre par des instructions de code logiciel. En variante, le module 192 est réalisé sous forme d'un composant logique programmable tel qu'un FPGA, ou encore sous forme de circuit intégré dédié tel qu'un ASIC (pour Application Specific lntegrated Circuit). 9 Des ensembles d'échantillons de signal numérisés 24i...24N sont mémorisés en paquets d'échantillons. Chaque ensemble d'échantillons 24,...24N comprend un nombre d'échantillons successifs correspondant à une même tranche de temps To. Le calcul est de préférence effectué pour autant de paires de voies que nécessaire 5 pour réaliser un étalonnage de décalage temporel Ari j pour chaque paire (V' V,) de voies de réception. Le processeur 180 est adapté à commander des modules de compensation de décalage temporel 261 à 26N, pour réaliser la compensation de décalage de la valeur de décalage temporel préalablement mesurée. 10 Par exemple, pour une paire de voies, une des voies est choisie comme voie de référence, par exemple la voie V,, et le décalage temporel est appliqué aux échantillons de la voie V. Lorsque le nombre N de voies de réception du système est supérieur à 2, de préférence une des voies du système est choisie comme voie de référence, par exemple 15 la voie V' et (N-1) paires de voies (V' Vj), avec j différent de i, sont traitées pour calculer le décalage temporel &ri j à appliquer. Bien entendu, pour la voie de référence V' le décalage temporel Ati,i est égal à 0. Afin de prendre en compte une fluctuation ou jitter des fréquences d'échantillonnage des CAN, le calcul d'un décalage temporel est effectué de manière 20 itérative, pour chaque paire de voies, en utilisant à chaque itération deux signaux d'étalonnage, un premier signal sinusoïdal ayant une première fréquence f et un deuxième signal sinusoïdal ayant une deuxième fréquence f + 8f, calculée à partir de la première fréquence additionnée d'une valeur de décalage de fréquence prédéterminée. Une valeur de décalage temporel est estimée à partir d'un premier déphasage entre voies 25 estimé avec le premier signal d'étalonnage sinusoïdal et d'un deuxième déphasage entre voies estimé avec le deuxième signal d'étalonnage sinusoïdal. La première fréquence et la deuxième fréquence sont dans la bande passante des chaînes de réception, donc sont comprises entre des valeurs Fmin et F'x données. Par exemple, pour un système de réception multivoies, la fréquence minimale est de 30 l'ordre de 2GHz et la fréquence maximale F'x de l'ordre de 18GHz. Afin de respecter des contraintes de précision, le décalage temporel mesuré est appliqué et l'estimation de décalage temporel est itérée jusqu'à l'atteinte d'un critère d'arrêt comme expliqué ci-dessous. Avantageusement, le système de l'invention permet de réaliser une 35 synchronisation entre voies de réception lors d'une mise sous tension du système. 10 La figure 2 est un schéma synoptique des principales étapes d'un procédé d'estimation de décalage temporel entre voies de réception selon un mode de réalisation de l'invention. Les étapes de calcul sont mises en oeuvre par un processeur du module de calcul 5 22 ou par un module de traitement numérique du signal 12. Le procédé comprend une première étape 30 de démarrage et d'initialisation de paramètres. Un indice d'itération k est initialisé à 0. Lors du démarrage du système de réception multivoies, les différents composants des voies démarrent indépendamment, chacune des voies ayant une bande passante de 10 réception de [Fmin, Fmax]. Le décalage temporel maximal entre deux voies de réception est borné matériellement au démarrage par une valeur connue. AT - -max,0 désigne ce décalage temporel maximal entaché d'une erreur maximale due aux jitters des fréquences d'échantillonnage. L'étape d'initialisation est suivie d'une étape 32 de choix de valeur de décalage de 15 fréquence Sfk . La valeur de 6fk respecte la condition : bfk 0, la relation suivante est également vérifiée : Sfk > 8fk-1 (EQ2) Ensuite, lorsque le nombre N de voies de réception est strictement supérieur à 2, 25 une paire de voies de réception à traiter (V' V,) est sélectionnée à l'étape de sélection 34, dans le but d'estimer un décalage temporel ATi,j,k entre la deuxième voie de réception Vj et la première voie de réception V, à l'itération k. Bien entendu, lorsque N=2, l'étape 34 est omise. Ensuite, à l'étape 36 est mesuré un premier déphasage entre les voies de 30 réception Vj et V, lorsqu'un premier signal d'étalonnage sinusoïdal, de première fréquence f est injecté en entrée des chaînes de réception 61 à 6N des voies de réception et échantillonné sur une période d'échantillonnage T donnée. Le premier déphasage entre la voie V, et la voie V, à l'itération k est mesuré à un instant d'acquisition tim : Acpb,k(f, 11 Le détail des étapes du calcul d'un déphasage entre voies sont détaillées ci-après, dans un mode de réalisation, en référence à la figure 3. En variante, on peut utiliser tout autre procédé de mesure de déphasage entre voies connu. 5 A l'étape suivante 38 est mesuré un deuxième déphasage entre les voies de réception Vj et V, lorsqu'un deuxième signal d'étalonnage sinusoïdal, de deuxième fréquence f + Sfk est injecté en entrée des chaînes de réception des voies de réception. Le deuxième déphasage entre la voie Vj et la voie V; à l'itération k est mesuré à un instant d'acquisition t2,k : à(pïj,k(f + Sfk,t2,k). 10 Les étapes de calcul de déphasage 36 et 38 sont suivies d'une étape 40 de calcul de décalage temporel estimé à l'itération k utilisant la différence entre les premier et deuxième déphasages calculés précédemment : Obi\-1 1,(-,1\ Ari,j,k = 278f k [4-1i,k(f + 8 Jek, t2k) '-"f, ij,kU ^---(-/ Avantageusement, l'utilisation d'une différence de déphasages liée à une 15 différence Sfk des fréquences des signaux d'étalonnage permet aisément d'obtenir une différence de déphasages non ambiguë, contrairement à l'utilisation d'un seul déphasage lié à la seule fréquence d'un seul signal d'étalonnage qui dépasserait largement 2n-, et serait donc ambigu, compte tenu des décalages temporels possibles au démarrage et de la fréquence minimale possible Fmin. 20 Lorsque N>2, les étapes 34 à 40 sont répétées pour effectuer une estimation de décalage temporel sur chacune des voies. L'étape 40 est suivie d'une étape 42 d'application des décalages temporels calculés pour l'ensemble des voies par rapport à une voie de référence. De préférence, la voie de référence sélectionnée est la voie la plus en retard sur 25 les autres voies de façon à les retarder par rapport à elle. Si la voie de référence choisie V, n'est pas la voie la plus en retard, à l'étape 42 met en oeuvre un calcul de correction des mesures de décalage temporel, pour obtenir des valeurs de décalage temporel représentatives d'un retard à appliquer par rapport à la voie de réception la plus en retard. 30 Des modes de réalisation de la compensation du décalage temporel sont détaillés ci-après, en référence aux figures 4 à 11. Ari jx, correspond au décalage temporel initial entaché d'une erreur due aux jitters des fréquences d'échantillonnage. Le décalage temporel est compensé de cette valeur, cela fait, aux itérations suivantes (k > 0), que le décalage temporel mesuré s'y réduit à 12 l'erreur commise. Ainsi le décalage temporel maximal entre deux voies de réception à l'itération suivante est calculé (étape 44) : Emax,k (EQ4) Armax,k +1 = Où Emax,k = 2Emax7571; avec smax l'erreur maximale sur l'instant d'échantillonnage 5 due aux jitters de fréquences d'échantillonnage qui est connue. Ce décalage temporel AT - max,k+1. est comparé à l'étape 46 à la moitié de l'incrément de correction de décalage temporel du système de compensation employé, cet incrément correspondant à la période d'échantillonnage de la voie concernée qui est en avance et qui devra donc être retardée (à noter que, quand les périodes 10 d'échantillonnages sont différentes, elles restent de toute façon très voisines). S'il est inférieur, le procédé prend fin (étape 50). S'il est supérieur, l'indice d'itération est incrémenté de 1 à l'étape 48, et le procédé retourne à l'étape 32 précédemment décrite. En pratique, quelques itérations seulement suffisent pour ramener l'erreur de 15 mesure sur les décalages temporels entre voies à une valeur inférieure à la moitié de l'incrément de correction, par exemple trois itérations. On peut ainsi disposer de quelques séquences d'étapes 32 à 44 en série sans passer par l'étape 46. La figure 3 est un schéma synoptique des principales étapes d'un mode de réalisation pour mesurer un déphasage entre voies suite à l'injection d'un signal 20 d'étalonnage sinusoïdal de fréquence f donnée. Les étapes de calcul sont mises en oeuvre par un processeur du module de calcul 22 ou par un module de traitement numérique de signal 12. Lors d'une première étape 60, une commande d'injection d'un signal d'étalonnage sinusoïdal de fréquence f en entrée des chaînes de réception de chaque voie est 25 appliquée. Pour chaque voie de réception V' des ensembles d'échantillons numériques sont acquis en sortie de la voie de réception. Comme déjà expliqué, chaque voie de réception comprend un convertisseur analogique numérique fonctionnant à une fréquence d'échantillonnage Fe,. 30 Que le système de réception multivoies soit de premier type avec une même fréquence d'échantillonnage ou de deuxième type avec des fréquences d'échantillonnage Fei différentes, les ensembles d'échantillons de signal numérisé doivent correspondre à une durée d'acquisition continue égale à To. 13 Le nombre d'échantillons durant Tc, devant être évidemment entier, cela impose que To corresponde à un nombre entier de période d'échantillonnage de la voie considérée. On obtient un premier ensemble de N, échantillons numérisés sur la première voie 5 V, de la paire de voies traitée (étape 64). Ensuite, une transformation de Fourier discrète est appliquée sur le premier ensemble d'échantillons (étape 68) permettant d'obtenir un premier ensemble de N, valeurs complexes d'échantillons transformés. De même pour la deuxième voie de réception on obtient à l'étape 70 un 10 deuxième ensemble de N, échantillons numérisés correspondant au signal d'étalonnage. Ensuite, une transformation de Fourier discrète est appliquée à l'étape 74 sur le deuxième ensemble d'échantillons permettant d'obtenir un deuxième ensemble de N, valeurs complexes d'échantillons transformés. Enfin, à l'étape 76, on calcule le déphasage à partir de la différence de phase 15 obtenue à partir de la phase calculée pour les premier et deuxième ensembles de valeurs complexes. Le procédé décrit ci-dessus en référence à la figure 3 est appliqué pour l'estimation d'un déphasage pour un signal d'étalonnage donné pour chaque paire de voies considérée à chaque itération. 20 L'invention permet de synchroniser les voies de réception à un échantillon près, y compris lorsque chaque horloge d'échantillonnage est entachée d'une erreur de fluctuation, appelée jitter, grâce à la mise en oeuvre itérative. En effet, généralement, pour un signal d'étalonnage sinusoïdal de fréquence f, la phase sur la voie de réception V, s'écrit : 25 çoi(f, t) = 2n - f (t + si(t) + T +4) (EQ5) Où t est l'instant théorique et si(t) est le jitter à l'instant t, ri est le décalage temporel et to une origine temporelle. si(t) est une réalisation d'une variable aléatoire gaussienne si d'écart-type 6Ei, typiquement de l'ordre d'une picoseconde (ps). On admet ainsi que variable aléatoire gaussienne si est bornée par une valeur maximale Em' quel 30 que soit i, valant un certain nombre de fois l'écart-type. En pratique, on pourra prendre par exemple 3 à 5 fois l'écart-type. Pour la voie de réception de manière analogue, la phase s'écrit : cp (f , t) = 2n f (t + ei (t) + rj + to) (EQ6) Le déphasage entre ces deux voies pour le même signal d'étalonnage est défini 35 par : ti (f, = (Pj (f,-40i(,t) (EQ7) 14 Ce déphasage peut s'écrire autrement : Acpii(f ,t) = 2rcf (eij(t) + Aro) (EQ8) où Eu(t) = Ei - Ei, et Art j = zj - ri correspondant finalement au retard de la voie d'indice] par rapport à celle d'indice i. 5 Dans la mesure où Ei et sont des variables gaussiennes, Et j est également une variable aléatoire gaussienne. Dans le procédé de l'invention, on calcule un premier déphasage pour un premier signal d'étalonnage de première fréquence f : Agob(f, , t1) = 2n- f + eii(ti)) (EQ9) 10 On calcule un deuxième déphasage pour un deuxième signal d'étalonnage de deuxième fréquence +8f : yoîi (f + 8f, t2) = 2n(f + 8f) (3,-rij + ei,i(t2)) (EQ10) L'indice k d'itération a été omis pour simplifier les notations, les formules s'appliquant pour tout k. 15 La différence entre ces déphasages s'exprime par : Acpîj(f + 8f , t2) - A(pb(f = 2n- - 8 f + Eij(t1,t2, 8 f)1 (EQ11) Où EiJ(ti, t2, Sn est une erreur correspondant à la réalisation d'une variable aléatoire d'écart-type suivant : f 0-Eij = 6£i l2 (1 + 2 (-8L.1.-) + 2 (#)2 ) (EQ12) 20 Si L. est grand devant 1, cet écart-type est donné par la formule suivante : Sf o-E 26,i Sf (EQ13) L'erreur maximale Emax sur Eij suit donc celle Emax sur crei : Emax 2emax 8f (EQ14) Cette erreur maximale Emax n'est pas négligeable au vu des ordres de grandeur 25 de f et de 8f, mais l'application par itérations successives permet de la diminuer progressivement. En effet, la première mesure du décalage temporel correspond au décalage temporel vrai entaché d'une première erreur bornée par Emax,o. La correction de ce décalage temporel par cette première mesure fait que le décalage temporel suivant 30 LTmax,i se réduit à l'erreur de mesure, bien plus faible que Armax,o, ce qui permet d'augmenter 8 fi par rapport à 8fo, et par là même de diminuer Emaxa, et ainsi de suite à chaque itération suivante. L'application itérative permet de diminuer l'erreur de mesure 15 due aux jitters de fréquence d'échantillonnage, et ainsi de recaler les voies à un échantillon près. On décrit ci-dessous en référence aux figures 4 à 11 un mode de réalisation d'un module de compensation de décalage temporel 26' appelé également dispositif de 5 synchronisation, adapté à mettre en oeuvre l'étape 42 de compensation de décalages temporels, notamment pour un système de réception de deuxième type, dans lequel les fréquences d'échantillonnage Fei sont différentes. Chaque fréquence d'échantillonnage Fei est bien supérieure à la fréquence maximale de fonctionnement des composants numériques programmables (FPGA) situés 10 en aval des CAN, en particulier dans le module de traitement numérique de signal 12. Le module d'interfaçage 10, a pour fonction de transformer le flux d'échantillons série au rythme Fei en flux série de paquets de P échantillons en parallèle à la troisième fréquence F-e , P étant un nombre entier non nul, cette troisième fréquence étant plus lente et compatible avec la quatrième fréquence ou fréquence de travail des composants 15 numériques programmables FT. On désigne par Si(t) le signal numérique délivré par le module d'interfaçage 10' issu d'un signal analogique si(t) correspondant. Le module d'interfaçage 10, est, dans ce mode de réalisation, un démultiplexeur à un ou plusieurs étages de démultiplexage, fournissant des paquets de P échantillons en parallèle. Les démultiplexeurs 10, des différentes voies de réception ne sont pas 20 synchronisés, et ne sont pas synchronisables car les fréquences Fei sont différentes, et par conséquent les valeurs F.ip sont également différentes. Le module de compensation de décalage temporel 26,, branché entre le module d'interfaçage 10, et le module de traitement numérique 12,, a pour fonction, à partir d'un flux d'entrée série de paquets de P échantillons successifs passés en parallèle, les 25 échantillons étant obtenus à une fréquence d'échantillonnage Fei et ayant subi un possible décalage de temps lié à la voie i, de former des séries de Ni échantillons successifs, toujours formatées en paquets de P échantillons successifs en parallèle, dont le premier échantillon desdites séries correspond, quel que soit i, au même temps absolu, c'est-à-dire au temps courant dans le flux d'entrée corrigé du décalage temporel à 30 appliquer. Chaque module de compensation de décalage temporel 26, reçoit en entrée une valeur de décalage temporel ATiy entre la voie V, et la voie de référence Vr, calculé par le procédé décrit ci-dessus. Le système de synchronisation comprend un module de comptage 100, qui est, 35 dans le mode de réalisation préféré un module de comptage commun à tous les 16 dispositifs de synchronisation 26,, qui distribue une même valeur de compteur à un instant donné à chaque dispositif de synchronisation. En variante, le module de comptage 100 est adapté à effectuer une synchronisation des compteurs des dispositifs de synchronisation 26' par exemple par 5 une remise à zéro initiale, de façon à ce que chacun des compteurs délivre une même valeur de compteur à chaque module de compensation de décalage temporel 26,. Chaque module de traitement numérique 12, peut, par exemple, réaliser une transformée de Fourier discrète (TFD) sur les Ni échantillons successifs d'une série, correspondant à une durée de signal AT qui est la même pour toutes les voies de 10 réception. Ainsi, quel que soit i : Ni = AT (EQ15) Fei En particulier pour des applications interférométriques, il est nécessaire que les séries de Ni échantillons successifs pour des valeurs de i différentes, correspondent toutes au même intervalle de temps absolu pour que le déphasage entre fin de voies, 15 entre deux voies données, soit représentatif de celui en sortie des antennes desdites deux voies sur un même signal incident. La figure 4 illustre en détail un module de compensation de décalage temporel 26, faisant partie de la voie de réception V,. 20 Le module de compensation de décalage temporel 26, reçoit en entrée des paquets de P échantillons à la troisième fréquence F* , et fournit en sorties des séries de Ni échantillons, par paquets de P échantillons. La figure 5 illustre un premier problème à résoudre du fait que le nombre Ni n'est pas, généralement, un multiple de P. 25 La figure 5 illustre la parallélisation du flux d'échantillons en P lignes parallèles, réalisée par le démultiplexeur 10,. Chaque échantillon est symbolisé par une case 140. Ces échantillons sont illustrés dans un diagramme à deux axes temporels T1 et T2. Les paquets 150 de P échantillons sont référencés par un indice q1. La durée correspondant à un paquet est de PTe1 = -. Les flèches recourbées 160 indiquent la continuité des Fei 30 échantillons dans le temps. Les séries 18 à fournir en sortie sont des séries de Ni échantillons, référencées par un indice ki, montrées en en traits épais. Cependant, le nombre Ni n'étant pas un multiple de P, chaque série 18 ne commencent pas systématiquement par un paquet de P échantillons lui appartenant intégralement, comme illustré à la figure 5 par l'échantillon 35 d'indice 0 de chaque paquet.. La position du premier échantillon d'une série 18 dans un 17 paquet de P échantillons 150 évolue dans le temps, et dépend du reste Ri de la division euclidienne de Ni par P. Le nombre Ni s'écrit sous la forme : Ni=MxP+Ri (EQ16) 5 avec 0 0 (EQ21) AM(q - 1) = -1 si Oril = 0 (EQ22) 15 Après initialisation, les formules récurrentes suivantes sont appliquées : AX(q) = Mod (Ent (P) x (P - Ri) -Mod(Ari j, P) , P) (EQ23) IAM(q) = 0 si AX(q) AX(q - 1) (EQ24) IAM(q) = 1 si AX(q) REVENDICATIONS1.- Procédé d'étalonnage de décalage temporel entre voies d'un système de réception multivoies de signaux radioélectriques, le système comportant un ensemble de voies de réception de signaux radioélectriques, chaque voie de réception comportant une chaîne de réception délivrant un signal électrique en entrée d'un convertisseur analogique-numérique ayant une fréquence d'échantillonnage associée, et un module d'interfaçage branché en sortie dudit convertisseur analogique-numérique et adapté à fournir des ensembles d'échantillons de signal numérisé en entrée d'un module de traitement numérique de signal comportant un ou plusieurs composants numériques programmables, le procédé étant caractérisé en ce qu'il comporte, suite à une mise sous tension du système de réception, pour au moins une paire de voies de réception comportant une première voie de réception et une deuxième voie de réception, des étapes de : -a) première injection en entrée des première et deuxième voies de réception d'un premier signal d'étalonnage sinusoïdal ayant une première fréquence, et mesure (36) d'un premier déphasage en sortie entre ladite première voie de réception et ladite deuxième voie de réception, -b) deuxième injection en entrée des première et deuxième voies de réception d'un deuxième signal d'étalonnage sinusoïdal ayant une deuxième fréquence, égale à la première fréquence augmentée d'une valeur de décalage de fréquence, et mesure (38) d'un deuxième déphasage en sortie entre ladite première voie de réception et ladite deuxième voie de réception, -c) calcul (40) d'un décalage temporel à partir d'une différence entre lesdits premier et deuxième déphasages calculés, et mémorisation du décalage temporel calculé. 2.- Procédé selon la revendication 1, comportant en outre une étape : d) de compensation (42) de décalage temporel correspondant au décalage temporel calculé entre lesdites première voie de réception et deuxième voie de réception. 3.- Procédé selon la revendication 2, dans lequel les étapes a), b), c) et d) sont itérées, avec, à chaque itération, une valeur de décalage de fréquence supérieure à la valeur de décalage de fréquence de l'itération précédente. 22 4.- Procédé selon l'une des revendications 2 ou 3, comportant une étape de sélection d'une voie de réception de référence, le procédé étant mis en oeuvre pour chaque paire de voies de réception formée par ladite voie de réception de référence et une autre voie de réception de l'ensemble de voies de réception. 5 5.- Procédé selon la revendication 4, dans lequel ladite voie de réception de référence choisie est la voie de réception qui est temporellement en retard par rapport aux autres voies de réception. 10 6.- Procédé selon l'une des revendications 3 à 5, dans lequel chaque signal d'étalonnage sinusoïdal injecté est échantillonné à une fréquence d'échantillonnage (Fei) et dans lequel l'étape de compensation de décalage temporel est mise en oeuvre par un module de compensation de décalage temporel sur chaque voie de réception, chaque module de compensation de décalage temporel ayant un incrément de correction de 15 décalage temporel associé. 7.- Procédé selon la revendication 6, comportant un arrêt des itérations lorsque le décalage temporel calculé est inférieur à la moitié dudit incrément de correction de décalage temporel. 20 8.- Système d'étalonnage de décalage temporel entre voies d'un système de réception multivoies de signaux radioélectriques comportant un ensemble de voies de réception de signaux radioélectriques, chaque voie de réception comportant une chaîne de réception délivrant un signal électrique en entrée d'un convertisseur analogique- 25 numérique ayant une fréquence d'échantillonnage associée, et un module d'interfaçage branché en sortie dudit convertisseur analogique-numérique et adapté à fournir des ensembles d'échantillons de signal numérisé en entrée d'un module de traitement numérique de signal comportant un ou plusieurs composants numériques programmables, 30 le système d'étalonnage étant caractérisé en ce qu'il comporte des modules adaptés à, suite à une mise sous tension du système de réception, pour au moins une paire de voies de réception comportant une première voie de réception et une deuxième voie de réception : -a) effectuer une première injection en entrée des première et deuxième voies de 35 réception d'un premier signal d'étalonnage sinusoïdal ayant une première fréquence, et 23 mesurer un premier déphasage en sortie entre ladite première voie de réception et ladite deuxième voie de réception, -b) effectuer une deuxième injection en entrée des première et deuxième voies de réception d'un deuxième signal d'étalonnage sinusoïdal ayant une deuxième fréquence, 5 égale à la première fréquence augmentée d'une valeur de décalage de fréquence, et mesurer un deuxième déphasage en sortie entre ladite première voie de réception et ladite deuxième voie de réception, -c) calculer un décalage temporel à partir d'une différence entre lesdits premier et deuxième déphasages calculés, et mémoriser le décalage temporel calculé. 10 9.- Procédé de synchronisation entre voies d'un système de réception multivoies de signaux radioélectriques, le système comportant un ensemble de voies de réception de signaux radioélectriques, chaque voie de réception comportant une chaîne de réception délivrant un signal électrique en entrée d'un convertisseur analogique- 15 numérique ayant une fréquence d'échantillonnage associée, et un module d'interfaçage branché en sortie dudit convertisseur analogique-numérique et adapté à fournir des ensembles d'échantillons de signal numérisé en entrée d'un module de traitement numérique de signal comportant un ou plusieurs composants numériques programmables, 20 comportant, pour au moins une paire de voies de réception, une phase d'étalonnage de décalage temporel mettant en oeuvre un procédé conforme à l'une des revendications 1 à 7, et une phase d'application d'une compensation du décalage temporel estimé en sortie du module d'interfaçage d'au moins une des voies de ladite paire de voies par 25 rapport à une voie de référence, de manière à fournir des séries d'échantillons numériques synchronisés en entrée du module de traitement numérique du signal, chaque série d'échantillons numériques synchronisés comportant un nombre d'échantillons correspondant à une même durée et chaque premier échantillon de chaque série correspondant temporellement à un même instant. 30 10.- Système de synchronisation entre voies d'un système de réception multivoies de signaux radioélectriques, le système de réception comportant un ensemble de voies de réception de signaux radioélectriques, chaque voie de réception comportant une chaîne de réception délivrant un signal électrique en entrée d'un convertisseur 35 analogique-numérique ayant une fréquence d'échantillonnage associée, et un module d'interfaçage branché en sortie dudit convertisseur analogique-numérique et adapté à 24 fournir des ensembles d'échantillons de signal numérisé en entrée d'un module de traitement numérique de signal comportant un ou plusieurs composants numériques programmables, le système de synchronisation comportant un système d'étalonnage de décalage 5 temporel selon la revendication 8, mis en oeuvre dans une phase d'étalonnage de décalage temporel pour au moins une paire de voies de réception, et chaque voie de réception comportant un module de compensation (261, ..., 26N) de décalage temporel, branché en sortie d'un module d'interfaçage ION) correspondant, le module de compensation de décalage temporel d'une voie étant adapté 10 à compenser le décalage temporel estimé par rapport à une voie de référence, de manière à fournir des séries d'échantillons numériques synchronisés en entrée du module de traitement numérique du signal, chaque série d'échantillons numériques synchronisés comportant un nombre d'échantillons correspondant à une même durée et chaque premier échantillon de chaque série correspondant temporellement à un même instant. 15