Brevet FR3073080A1 — publié le 20190503

B16560 - 17-R0-0556 1 CIRCUIT INTEGRE EN BOITIER QFN Domaine La présente description concerne de façon générale les circuits électroniques et, plus particulièrement, la réalisation de puces de circuits intégrés. La présente description s'applique plus particulièrement aux circuits électroniques en boîtier sans support ou grille de connexion. État de l'art antérieur Les circuits intégrés sont généralement encapsulés dans des boîtiers. On connait différentes catégories de boîtiers qui dépendent principalement de la technique utilisée pour connecter des contacts de la puce en matériau semiconducteur à des bornes (plots, pattes, etc.) de raccordement à d'autres circuits et de la technique utilisée pour monter les circuits électroniques (circuit intégré en boîtier) sur un support (plaquette de circuit imprimé ou autre). On distingue principalement trois grandes familles de boîtiers. Les boîtiers DIP (Dual Inline Package) ou QFP (Quad Flat Package), à grille de connexion (lead frame) dans lesquels la puce est rapportée sur une partie centrale d'une grille de connexion comportant des broches sortant du boîtier pour être brasées sur la plaquette de circuit imprimé. Les boîtiers BGA (Ball Grid Array) portant des billes de brasage en face inférieure. Les B16560 - 17-R0-0556 2 boîtiers QFN (Quad Flat No-lead) sans grille de connexion et comportant des contacts affleurant du boîtier pour être brasés sur la plaquette de circuit imprimé. La présente description s'applique à des boîtiers de 5 cette dernière famille QFN. Résumé Un mode de réalisation réduit tout ou partie des inconvénients des boîtiers sans grille de connexion. Un mode de réalisation propose une solution 10 particulièrement adaptée à améliorer la tenue en cyclage thermique d'un circuit en boîtier QFN. Ainsi, un mode de réalisation prévoit un circuit électronique comportant : une puce semiconductrice ayant une épaisseur inférieure 15 à 160 pin ; et un boîtier à contacts affleurant dans lequel est encapsulée la puce. Selon un mode de réalisation, des fils conducteurs connectent, à l'intérieur du boîtier, des contacts en face 20 supérieure de la puce en face supérieure d'au moins une partie desdits contacts affleurant. Selon un mode de réalisation, la puce occupe plus de vingt-cinq pourcents de la surface du boîtier. Selon un mode de réalisation, la puce a une épaisseur (e) inférieure à 110 gm, de préférence inférieure à 70 gm. Selon un mode de réalisation, le boîtier est en résine époxy. Selon un mode de réalisation, le boîtier est de type sans grille de connexion. Selon un mode de réalisation, le boîtier est de type QFN. Selon un mode de réalisation, le circuit comporte : un premier contact affleurant approximativement au centre de la face inférieure du boîtier ; et B16560 - 17-R0-0556 3 plusieurs deuxièmes contacts affleurant répartis en périphérie de la surface inférieure du boîtier, les deuxièmes contacts affleurant en face inférieure et en périphérie du boîtier. 5 Selon un mode de réalisation, le premier contact reçoit, en face supérieure, la face inférieure de la puce. Selon un mode de réalisation, un joint de soudure ou de colle est présent entre la puce et le premier contact. Selon un mode de réalisation, la surface du premier 10 contact est supérieure à la surface de la puce. Selon un mode de réalisation, le premier contact occupe plus de soixante pourcents de la surface de la face inférieure du boîtier. Selon un mode de réalisation, les deuxièmes contacts 15 reçoivent, en face supérieure, des fils conducteurs de raccordement à des zones de reprise de contacts en face supérieure de la puce. Selon un mode de réalisation, la face supérieure du boîtier est dépourvue de contacts. 20 Un mode de réalisation prévoit un circuit intégré, adaptée à un circuit électronique tel que décrit. Brève description des dessins Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de 25 réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : les figures LA et 1B sont des vues respectivement de dessus et de dessous d'un mode de réalisation d'un circuit électronique en boîtier QFN ; 30 la figure 2 est une vue en coupe d'un circuit électronique en boîtier QFN usuel monté sur une plaquette de circuit imprimé ; et la figure 3 est une vue en coupe schématique d'un mode de réalisation d'un circuit électronique en boîtier QFN. B16560 - 17-R0-0556 4 Description détaillée De mêmes éléments ont été désignés par de mêmes références aux différentes figures. Par souci de clarté, seules les étapes et éléments 5 utiles à la compréhension des modes de réalisation qui vont être décrits ont été représentés et seront détaillés. En particulier, les étapes de montage en boîtiers et de montage des boîtiers sur une plaquette de circuit imprimé n'ont été détaillées que pour les besoins de la présente description, les autres détails de 10 fabrication et de montage étant compatibles avec les techniques usuelles de réalisation et d'utilisation de boîtiers QFN. De même, la fabrication des puces semiconductrices n'a pas été détaillée plus que nécessaire pour l'explication des modes de réalisation décrits, la fabrication faisant appel à des techniques en elle- 15 même usuelles. En outre, la ou les fonctions électroniques remplies par le circuit électronique n'ont pas été détaillés, les modes de réalisation décrits étant compatibles avec toute fonction usuelle d'un circuit électronique. Sauf précision contraire, lorsque l'on fait référence à 20 deux éléments connectés entre eux, cela signifie directement connectés sans élément intermédiaire autre que des conducteurs, et lorsque l'on fait référence à deux éléments reliés entre eux, cela signifie que ces deux éléments peuvent être directement reliés (connectés) ou reliés par l'intermédiaire d'un ou plusieurs 25 autres éléments. Par ailleurs, lorsque l'on fait référence à des qualificatifs de position absolue, telle que "supérieur", "inférieur", etc., on se réfère sauf précision contraire à l'orientation des figures. Dans la description qui suit, lorsqu'on fait référence 30 aux termes "approximativement", "environ" et "de l'ordre de", cela signifie à 10% près, de préférence à 5% près. Les figures LA et 1B sont des vues respectivement de dessus et de dessous d'un mode de réalisation d'un circuit électronique 1 en boîtier QFN 2. B16560 - 17-R0-0556 5 Le circuit 1 comporte une puce de circuit intégré en matériau semiconducteur (non visible en figure lA et lB) et un boîtier 2, de type QFN. Un boîtier QFN 2 est un boîtier sans grille de connexion 5 et à contacts affleurant. Le boîtier 2 a la forme d'un parallélépipède rectangle ou carré et ne comporte pas d'excroissance par rapport à ses différences faces, de préférence planes. En face inférieure 21 (la face de visible au-dessus en 10 figure lB), le boîtier 2 comporte un premier contact affleurant 3 approximativement central, et plusieurs deuxièmes contacts périphériques affleurant 4. Les contacts périphériques 4 affleurent non seulement en face inférieure 21, mais également en face périphérique 23 du boîtier du côté de laquelle ils sont 15 situés. Le nombre de contacts périphériques 4 dépend du besoin de raccordement de la puce de circuit intégré. Généralement, les contacts 4 sont régulièrement répartis en périphérie avec un même nombre de contacts 4 sur chaque côté. 20 La face inférieure 21 est destinée à être rapportée sur un support de circuits électroniques, par exemple une plaquette de circuit imprimé (non représentée en figures lA et 1B). Les contacts 3 et 4 sont destinés à être brasés ou soudés sur des zones conductrices de cette plaquette, avec apport de brasure. 25 En face supérieure 25 (figure lA), le boîtier 2 est généralement dépourvu de parties conductrices. La face supérieure 25 porte, le plus souvent, des inscriptions 27 identifiant le fabricant et/ou la nature du circuit électronique. Le boitier 2 est généralement principalement en résine 30 époxy moulée autour des différents constituants. La figure 2 est une vue en coupe d'un circuit électronique 1, en boîtier QFN usuel, monté sur une plaquette 6 de circuit imprimé. On retrouve le boîtier 2 en résine époxy et, en face 35 inférieure 21 les contacts affleurant 3 et 4. La figure 2 montre B16560 - 17-R0-0556 6 le montage de la puce, ici 5', en matériau semiconducteur, par sa face arrière ou inférieure, en face supérieure (interne au boîtier 2), du contact central 3. La puce 5' est brasée ou collée (joint de soudure ou de colle 7) en face supérieure du contact 3. Ainsi, 5 la puce est liée au contact 3 de manière suffisamment rigide pour s'opposer à sa dilatation thermique naturelle. Les deuxièmes contacts 4 reçoivent, en face supérieure, des fils conducteurs 8 de raccordement à des zones de reprise de contact présentent en face supérieure 52' de la puce. 10 Le circuit 1 est monté sur la plaquette 6 par sa face inférieure 21. Les contacts 3 et 4 sont brasés (brasures 93 et 94) sur des zones métalliques non représentées de la plaquette 6. La destination de ces zones métalliques, par exemple de connexion à la masse, d'interconnexion à d'autres circuits électroniques, 15 de connexion à des bornes d'entrée-sortie portées par la plaquette 6, etc. est usuelle et n'est pas modifiée par les modes de réalisation décrits. Ce type de boîtier est adapté à des puces 5' dont la surface est relativement faible, typiquement qui représente moins 20 de la moitié de la surface du boîtier et qui ne chauffent pas trop. Autrement, on rencontre un problème de fiabilité lié aux contraintes thermiques subies par la puce. En effet, le fait que le boîtier soit directement brasé sur la plaquette de circuit imprimé 6 engendre que les contraintes thermiques subies y compris 25 par la plaquette 6 sont répercutées sur la puce. Dans un boîtier QFN, c'est-à-dire sans grille de connexion ou lead frame, les broches qui équipent habituellement un boîtier DIP ou QFP ne sont pas présentes pour absorber des dilatations. En particulier, en cas d'échauffement, la puce 5' reste rigide et empêche la 30 dilatation du contact central 3. Cela conduit à ce que la plaquette 6 exerce un effort de cisaillement sur les soudures du contact 3 et des contacts 4 sur la plaquette 6, ce qui endommage le circuit électronique. Cela peut même dans certains cas provoquer un décollement de la puce du contact 3. B16560 - 17-R0-0556 7 Ce problème est d'autant plus critique que la puce, donc le contact central 3, occupe une surface importante par rapport à la surface totale du boîtier. En pratique, cela limite la surface de la puce à environ 25% de la surface totale du boîtier pour des 5 boîtiers subissant de fortes contraintes thermiques comme, par exemple dans les applications de l'industrie automobile. Selon les modes de réalisation décrits, on prévoit d'autoriser une déformation de la puce en matériau semiconducteur en diminuant son épaisseur. 10 La figure 3 est une vue en coupe schématique d'un mode de réalisation d'un circuit électronique en boîtier QFN. On retrouve un boîtier 2, de préférence en résine époxy et, en face inférieure 21 du boîtier des contacts affleurant, respectivement central 3 et périphériques 4. Une puce, ici 5, en 15 matériau semiconducteur, est montée par sa face arrière ou inférieure, en face supérieure (interne au boîtier 2), du contact central 3. Cette face arrière de la puce 5 porte généralement un plan de masse, par lequel s'évacue en partie la chaleur. La puce 5 est brasée ou collée (joint 7) en face supérieure du contact 3. 20 Les contacts périphériques 4 reçoivent, en face supérieure, des fils conducteurs 8 de raccordement à des zones de reprise de contact présentes en face supérieure 52 de la puce 5. Le reste, et notamment le montage sur une plaquette de circuit imprimé est usuel et tel que décrit plus haut. 25 Selon le mode de réalisation de la figure 3, la puce 5 est d'une épaisseur e plus fine que les puces 5' des circuits électroniques en boîtier QFN usuels. La puce 5 est suffisamment fine de sorte qu'elle suit les déformations thermiques de la plaquette de circuit imprimé qui sont répercutées par le contact 30 central 3 du boîtier 2. Afin que cette diminution soit suffisante pour absorber plusieurs milliers de cycles, de préférence au moins deux mille cycles, de montée en température jusqu'à des températures de l'ordre de 100 à 150 dégrées, de préférence de l'ordre de 125 °C, pour des circuits 1 dont la surface de la puce 5 représente plus de vingt-cinq pourcents de la surface du boîtier B16560 - 17-R0-0556 8 2, on prévoit une épaisseur e de puce 5 inférieure à 160 pin. Plus la puce 5 est fine, meilleure est la déformation mécanique. L'amincissement s'effectue, de préférence, au niveau de la plaquette semiconductrice, avant que celle-ci ne soit découpée 5 pour individualiser les puces de circuit intégré qu'elle comporte. Cet amincissement s'effectue typiquement par la face arrière de la plaquette dont les composants semiconducteurs sont réalisés en face avant. Ainsi, les solutions décrites s'appliquent, de préférence, à la réalisation de circuits intégrés dont les 10 composants n'occupent qu'une partie de l'épaisseur de la plaquette semiconductrice. Un avantage des modes de réalisation décrits est que la puce 5 peut suivre les déformations du contact central 3, ce qui atténue, voire supprime les contraintes mécaniques sur les joints 15 de soudure (93 et 94 en figure 2) des contacts 3 et 4 sur la plaquette et sur le joint de soudure 7. Un autre avantage est que cela rend les boîtiers QFN compatibles avec des applications, telles que les applications automobiles, dans lesquelles les contraintes thermiques sont 20 importantes et/ou dans lesquelles les surfaces des puces représentent plus de vingt-cinq pourcents de la surface du boîtier. Un autre avantage est que la diminution de l'épaisseur e de la puce autorise une diminution correspondance de l'épaisseur 25 totale du boîtier 2, donc du circuit 1. De préférence, la puce 5 occupe une surface représentant plus de vingt-cinq pourcents de la surface de la face inférieure 21 du boîtier 2. De préférence, le contact central 3 occupe une surface représentant au moins cinquante pourcents et de préférence 30 plus de soixante pourcents de la surface inférieure 21 du boîtier 2. A titre d'exemple particulier de réalisation, un circuit électronique tel que décrit ci-dessus comporte une puce 5 d'une surface comprise entre environ 10 mm2 et environ 15 mm2 et d'une 35 épaisseur inférieure à 110 pin, de préférence de l'ordre de 70 pin. B16560 - 17-R0-0556 9 Un autre avantage des modes de réalisation décrits est qu'ils ne requièrent pas de modification du processus de mise en boîtier proprement dite, ni de l'encapsulation, ni du montage du circuit en boîtier QFN sur une plaquette de circuit imprimé. 5 Divers modes de réalisation ont été décrits. Diverses modifications apparaîtront à l'homme de l'art. En particulier, le choix de la durée d'émission du champ peut varier d'une application à une autre. En outre, la mise en oeuvre pratique des modes de réalisation qui ont été décrits, et en particulier le 10 choix de l'épaisseur finale de et la technique d'amincissement de la plaquette en matériau semiconducteur dans laquelle sont réalisées les puces, est à la portée de l'homme REVENDICATIONS1. Circuit électronique (1) comportant : une puce semiconductrice (5) ayant une épaisseur (e) inférieure à 160 pin ; et un boîtier (2) à contacts affleurant (3, 4) dans lequel 5 est encapsulée la puce. 2. Circuit selon la revendication 1, dans lequel des fils conducteurs (8) connectent, à l'intérieur du boîtier (2), des contacts en face supérieure de la puce (5) en face supérieure d'au moins une partie desdits contacts affleurant (4). 10 3. Circuit selon la revendication 1 ou 2, dans lequel la puce (5) occupe plus de vingt-cinq pourcents de la surface du boîtier (2). 4. Circuit selon l'une quelconque des revendications 1 à 3, dans lequel la puce (5) a une épaisseur (e) inférieure à 15 110 gm, de préférence inférieure à 70 gm. 5. Circuit selon l'une quelconque des revendications 1 à 4, dans lequel le boîtier (2) est en résine époxy. 6. Circuit selon l'une quelconque des revendications 1 à 5, dans lequel le boîtier (2) est de type sans grille de 20 connexion. 7. Circuit selon l'une quelconque des revendications 1 à 6, dans lequel le boîtier (2) est de type QFN. 8. Circuit selon l'une quelconque des revendications 1 à 7, comportant : 25 un premier contact (3) affleurant approximativement au centre de la face inférieure (21) du boîtier (2) ; et plusieurs deuxièmes contacts affleurant (4) répartis en périphérie de la surface inférieure du boîtier (2), les deuxièmes contacts affleurant en face inférieure et en périphérie (23) du 30 boîtier. 9. Circuit selon la revendication 8, dans lequel le premier contact (3) reçoit, en face supérieure, la face inférieure de la puce (5). B16560 - 17-R0-0556 11 10. Circuit selon la revendication 9, dans lequel un joint de soudure ou de colle (7) est présent entre la puce (5) et le premier contact (3). 11. Circuit selon l'une quelconque des revendications 8 à 10, dans lequel la surface du premier contact (3) est supérieure à la surface de la puce (5). 12. Circuit selon l'une quelconque des revendications 8 à 11, dans lequel le premier contact (3) occupe plus de soixante pourcents de la surface de la face inférieure (21) du boîtier (2). 13. Circuit selon l'une quelconque des revendications 8 à 12, dans lequel les deuxièmes contacts (4) reçoivent, en face supérieure, des fils conducteurs (8) de raccordement à des zones de reprise de contacts en face supérieure (52) de la puce (5). 14. Circuit selon l'une quelconque des revendications 1 à 13, dans lequel la face supérieure (25) du boîtier (2) est dépourvue de contacts. 15. Puce de circuit intégré, adaptée à un circuit électronique selon l'une quelconque des revendications 1 à 14.