Brevet FR3074991A1 — publié le 20190614

I CAPTEUR D'IMAGE HAUTE DYNAMIQUE DOMAINE TECHNIQUE La présente invention concerne les capteurs d'image à pixels actifs (structure de pixel à élément photosensible et transistors de commande) qui permettent de fournir une image avec une grande dynamique en sortie, ce qui est particulièrement souhaitable lorsque la scène dont on veut faire une image est très contrastée. ETAT DE LA TECHNIQUE La dynamique d'un capteur d'image traduit sa capacité à capturer simultanément dans la même image un signal non saturé dans des zones très éclairées et un signal significatif (supérieur au bruit) dans des zones peu éclairées. Cette dynamique dépend intrinsèquement de la structure des pixels (schéma électrique et technologie) et des propriétés des circuits de lecture des pixels (gain, bruit de lecture, profondeur de sortie du convertisseur) du capteur considéré. Dans des conditions d'exposition d'une scène très contrastées, les limites intrinsèques de dynamique du capteur se traduisent par de la perte d'information : si la durée d'exposition est courte, on ne sature pas vite, mais dans les zones sombres, le signal est trop faible devant le bruit de la chaine de lecture du capteur. Si la durée d'exposition est longue, on va saturer le pixel dans les zones très éclairées. Cette perte d'information est critique pour certaines applications, telles que les applications de vision industrielle, de trafic intelligent (ITS) ou d'inspection électronique pour n'en citer que quelques unes. Pour répondre à ce besoin, en parallèle des recherches sur la technologie et les structures, des techniques d'imagerie dites "HDR" (pour "High Dynamic Range") ont été proposées pour étendre la dynamique des capteurs (CCD aussi bien que CMOS). Il s'agissait de prendre au moins deux images d'une scène, successivement, chacune avec une durée d'exposition des pixels différente, puis de combiner ces deux images en une seule, en appliquant des algorithmes de reconstruction d'image permettant d'obtenir une image de sortie contenant tous les détails de la scène à la fois dans des zones très exposées à la lumière et dans des zones au contraire très peu exposées. Mais les images HDR de sortie obtenues peuvent contenir des artefacts (déformations, flou) du fait que les images combinées pour produire l'image HDR de sortie n'ont pas été prises en même temps. On peut donc avoir un effet de bougé qui détériore le rendu d'image et donc son exploitation par l'application concernée. Mais surtout, cette technique dégrade beaucoup la cadence d'images ou i'frame rate" (nombre d'images/s) en sortie du capteur, et nécessite d'intégrer une grande capacité 2 mémoire dans le capteur, puisqu'il faut acquérir et mémoriser au moins deux images successives pour reconstruire et fournir une image HDR en sortie. Pour résoudre ces problèmes de temps de réponse et de mémoire, on a proposé d'appliquer des techniques d'entrelacement et d'interpolation de façon à obtenir au 5 cours de la même prise d'image, des informations correspondant à (au moins) deux durées d'exposition différentes, en utilisant les possibilités de commande et d'adressage des pixels actifs (capteurs CMOS). Si on prend l'exemple de deux durées d'exposition différentes, le principe est le suivant : on effectue une seule prise d'image, en appliquant la première durée d'exposition sur des lignes et la deuxième 10 durée d'exposition sur d'autres lignes de la matrice, de façon entrelacée ou alternée. Cette distribution entrelacée des durées d'exposition sur les lignes de la matrice permet un traitement par interpolation, dans le but d'obtenir deux informations par pixel correspondant aux deux durées d'exposition, l'une correspondant à la valeur lue et qui correspond à la durée d'exposition du pixel, et l'autre à une valeur interpolée à 15 partir des valeurs lues de pixels de lignes voisines exposées à l'autre durée d'exposition. C'est ce qui permet ensuite de reconstruire des données HDR en retenant la meilleure information pour chaque pixel (valeur lue ou valeur interpolée) avec mise à l'échelle le cas échéant. Par exemple si on se cale sur la durée d'exposition plus courte, les valeurs lues ou interpolées correspondant à la durée 20 d'exposition plus longue seront divisées par le rapport de la durée plus longue sur la durée plus courte ("rescaling"). Au final on perd un peu en résolution du fait de l'interpolation, mais on gagne en cadence d'images. Par exemple, le brevet US 8,405,750 (Smith et al) décrit une technique d'imagerie HDR pour capteur CMOS basée sur ce principe, et qui est adaptée à un mode de capture d'image instantanée 25 (obturateur global) qui de fait réduit les artefacts dus au phénomène de bougé : dans la phase d'intégration commune, les pixels intègrent tous en même temps, mais plus ou moins longtemps, selon la ligne sur laquelle ils se trouvent ; puis, dans la phase de lecture, les lignes sont lues une à une, successivement. La production de chaque ligne d'image HDR de sortie se fait à partir des données de quelques lignes seulement 30 d'une seule prise d'image, réduisant la capacité mémoire permettant de mener les calculs d'interpolation, à quelques lignes de la matrice (par rapport à une technique nécessitant de mémoriser deux images complètes). Le brevet envisage différents scénarios de commande des lignes des pixels pour obtenir l'entrelacement des différents temps d'exposition sur les lignes, en utilisant la commande d'initialisation des pixels et/ou la commande de transfert des charges intégrées par le pixel vers un 3 noeud de lecture du pixel. Cette technique d'imagerie HDR adaptée à un mode de capture instantanée est ainsi plus rapide, plus économe en capacité mémoire et elle a un meilleur rendu en termes d'artefact. La demande US 2009/0059048, propose un axe supplémentaire d'amélioration du 5 temps de réponse, en réduisant le nombre de lignes de l'image de sortie : les données brutes de N lignes de pixels successives couvrant N durées d'exposition différentes sont combinées pour former les données "HDR" d'une (1) rangée de pixels de l'image finale. L'image HDR obtenue est N fois moins résolue verticalement (résolution spatiale) que l'image prise par le capteur qui a la taille de la matrice de pixels (de 10 l'imageur). Par ailleurs, comme les applications de vision recherchent le meilleur rapport signal sur bruit, il est préférable de pouvoir effectuer une lecture des pixels, par la technique dite CDS bien connue (double échantillonnage corrélé) qui permet de supprimer le bruit de lecture aléatoire en soustrayant le niveau de zéro du noeud de 15 lecture au niveau de signal. On sait bien que cette technique de lecture CDS est applicable directement aux structures de pixels CMOS, lorsque la capture d'image est à obturateur électronique glissant (rolling shutter). Mais alors on retrouve des possibles artefacts d'image en cas de mouvement. La technique de capture instantanée, à obturateur électronique global (global shutter) permet d'éviter ces 20 artefacts. En contrepartie, elle nécessite une structure de pixel plus complexe, avec un noeud mémoire en plus du noeud de lecture, si on veut pouvoir faire la lecture moins bruitée, CDS. On perd alors en compacité et en taux d'ouverture des pixels. Enfin, s'agissant de la gestion de couleur, les technologies d'imagerie HDR décrites sont compatibles avec les divers formats de réseau de filtres colorés intégrés 25 dans les capteurs d'image couleur et les brevets précités US2009/0059048 et US 8,405,750 expliquent cela en détail. Mais les besoins en capacité mémoire sont accrus, car le calcul d'interpolation pour un pixel donné doit tenir compte de la répartition des couleurs de filtres sur la matrice de pixels pour permettre la construction d'une information HDR en cohérence avec la couleur du pixel traité. Si 30 on prend l'exemple d'un réseau de filtres colorés déposé sur la matrice de pixels et comprenant la répétition périodique d'un motif de quatre filtres colorés couvrant un pavé de 2x2 pixels (filtre de Bayer, mais aussi filtre CYGM, RGBE, RGBW, etc., _ notation anglo-saxonne), et d'une alternance de deux durées d'exposition (courte, longue) toutes les deux lignes : les données brutes d'au moins cinq lignes de pixels 35 successives sont alors nécessaires (à mémoriser donc), pour reconstruire (par 4 interpolation ou recombinaison) pour chaque pixel de sortie, l'information HDR dans la couleur qui va bien. PROBLEME TECHNIQUE Le marché des applications de vision industrielle (tri et inspection sur une chaîne 5 de production) recherche des systèmes de vision compacts, offrant à la fois une bonne résolution, avec une grande dynamique de mesure, avec un temps de réponse rapide et peu ou pas d'artefacts, car cela contribue à réduire l'ensemble des coûts de production. Les techniques d'imagerie HDR de l'état de l'art ne permettent pas de bien 10 répondre à ces besoins. On a vu notamment qu'elles nécessitent une trop grande capacité mémoire, de plusieurs lignes d'image, pour le calcul d'interpolation, ce qui ne va pas avec la compacité demandée. En outre, comme il est souhaitable de réduire au maximum les problèmes d'artefact dus à un problème de bougé, on voudrait pouvoir utiliser un mode de 15 capture instantanée. Mais comme il est tout aussi souhaitable d'utiliser la technique de lecture CDS pour réduire la part de bruit, alors la structure des pixels n'est pas favorable en termes de taille et de taux d'ouverture. Des structures de pixels à éléments partagés permettent d'améliorer ces deux aspects, mais cela rend plus complexe la gestion des signaux de séquencement pour obtenir une image HDR 20 selon les techniques de l'état de l'art. La gestion de la couleur ajoute une complexité supplémentaire à tous ces différents aspects. RESUME DE L'INVENTION Un objet de l'invention est un capteur CMOS à reconstruction haute dynamique intégrée à moindre coût (complexité, taille), à cadence d'images optimisée, et 25 également adapté à la prise d'image couleur. La solution à la base de l'invention résulte d'un travail de recherche d'optimisation à la fois de la structure de pixel et des séquences de commande des pixels pour concilier les différentes contraintes, en combinant des structures de pixels partagés avec des agencements des signaux de commande associés, permettant une utilisation 30 astucieuse du fonctionnement du circuit de lecture, séquencé par ligne de pixels, avec une voie de lecture par colonne, pour mettre en oeuvre une interpolation et reconstruction HDR horizontales, par ligne, permettant d'éviter les mémoires de ligne de l'état de l'art. La structure de pixels et l'agencement des signaux selon l'invention permettent de piloter les signaux de commande des pixels et le circuit de lecture pour 35 réaliser une prise d'image à obturateur global à deux durées d'exposition, une sur les 5 colonnes paires et l'autre sur les colonnes impaires, et une lecture et exploitation des données pour reconstruire des valeurs hautes dynamiques en ligne, à la cadence du décodeur d'adresse colonne qui pilote le circuit de lecture. On obtient un capteur très compact, avec un mode haute dynamique performant, avec notamment un meilleur 5 rapport signal sur bruit des données de sortie à la faveur d'un groupement de pixels par paires verticales pendant la phase de lecture, réalisant une sommation analogique de charges dans le noeud de lecture partagé et une cadence d'images en sortie améliorée dans un rapport deux, à la faveur de la lecture d'une ligne sur deux, correspondant à la lecture des noeuds de lecture partagés dans chaque paire de lignes. 10 Cette reconstruction HDR avec groupement de pixels par paire verticale se combine très avantageusement avec une capture de la couleur, au moyen d'un réseau de filtres colorés comprenant un filtre coloré par pixel de la matrice, avec une même couleur de filtre par pavé de 2x2 pixels, formant deux paires de pixels verticales alignés, les pixels de l'une intégrant pendant la durée d'exposition des colonnes paires 15 et les pixels de l'autre, pendant la durée d'exposition des colonnes impaires. On bénéficie du temps de transfert amélioré dans le rapport 2, du meilleur rapport signal à bruit (sommation analogique dans chaque paire), sans altération du champ de vision du capteur (la surface réelle imagée ne varie pas). On améliore le taux de transmission, en prévoyant dans chaque paire de lignes, un 20 regroupement horizontal supplémentaire, par paires de pixels verticales de même couleur, deux à deux, établissant une valeur haute dynamique de sortie, par addition numérique, pour chaque pavé de pixels représentant deux paires de pixels verticales successives. On se retrouve alors avec un quadruplet d'informations couleurs conventionnel, type Bayer, facilement traité et à moindre coût (mémoire, temps de 25 traitement) par les algorithmes de traitement de la couleur de l'état de l'art. L'invention concerne donc un capteur d'image à pixels actifs comportant une matrice de pixels arrangés en lignes et colonnes, où les lignes définissent un alignement horizontal de pixels et les colonnes, un alignement vertical de pixels ; un circuit de lecture comportant une voie de lecture distincte par colonne de pixels et 30 configuré pour établir par conversion analogique numérique, une valeur numérique représentative de la quantité de charges intégrées par un pixel pendant une durée d'exposition du pixel, et fournir en sortie successivement lesdites valeurs numériques établies dans chaque voie de lecture pour chaque ligne de la matrice ; un bloc de traitement numérique configuré pour appliquer des traitements numériques auxdites 35 valeurs numériques fournies en sortie par le circuit de lecture. Chaque pixel sur une 6 ligne et une colonne respectives de la matrice comprend une photodiode, un noeud mémoire et un noeud de lecture, et : - un premier transistor de réinitialisation configuré pour réinitialiser sélectivement la photodiode, 5 - un deuxième transistor de réinitialisation configuré pour réinitialiser sélectivement le noeud de lecture, - un premier transistor de transfert pour autoriser sélectivement le transfert des charges électriques intégrées par la photodiode, dans le noeud de stockage temporaire, 10 - un deuxième transistor de transfert pour autoriser sélectivement le transfert des charges stockées dans le noeud de stockage temporaire, dans le noeud de lecture, - un transistor monté en suiveur de tension et configuré pour appliquer sélectivement la tension aux bornes du noeud de lecture sur la voie de lecture de la colonne du pixel, lorsque la ligne du pixel est sélectionnée en lecture. 15 Le capteur est tel que dans chaque colonne de pixels, le noeud de lecture, le transistor de réinitialisation du noeud de lecture et le transistor monté en suiveur de tension sont partagés verticalement par au moins deux pixels successifs dans la colonne ; les premier et deuxième transistors de réinitialisation et le deuxième transistor de transfert sont chacun pilotés par un signal respectif de commande commun à tous les 20 pixels d'une même ligne et le premier transistor de transfert est piloté par un signal de commande commun à tous les pixels d'une même colonne de pixels. Et le capteur comprend également un contrôleur configuré pour piloter les transistors des pixels, le circuit de lecture et le bloc de traitement numérique pour commander une prise d'image à obturation globale en mode haute dynamique comportant : 25 - une phase d'intégration à obturation globale comprenant - une exposition globale des pixels des colonnes impaires pendant une première durée d'intégration qui débute après une réinitialisation globale des photodiodes de la matrice, et qui se termine simultanément pour tous les pixels des colonnes impaires, avec un premier transfert global de charges des photodiodes vers 30 le noeud mémoire desdits pixels ; et - une exposition globale des pixels des colonnes paires pendant une deuxième durée d'intégration qui débute après une réinitialisation globale des photodiodes de la matrice, et qui se termine simultanément pour tous les pixels des colonnes paires, avec un premier transfert global de charges de la photodiode vers le noeud mémoire 35 desdits pixels, et puis 7 - une phase de lecture séquentielle, par paire de lignes, les pixels d'une paire de lignes situés sur une même colonne formant deux à deux une paire de pixels verticale à noeud de lecture partagé et ladite phase de lecture est telle qu'une séquence de lecture d'une paire de lignes comprend pour chaque paire de pixels verticale, les 5 étapes de : - établir une première valeur numérique par le circuit de lecture (2), qui est une mesure de la somme analogique des charges intégrées par chacun des pixels de ladite paire de pixels verticale pendant la durée d'exposition de la colonne respective, puis 10 - établir une deuxième valeur numérique correspondant à l'autre durée d'exposition, par interpolation horizontale par le bloc de traitement numérique de premières valeurs numériques établies dans la séquence de lecture de la paire de lignes courante, pour au moins deux paires de pixels verticales sur des colonnes voisines, de part et d'autre de la colonne de la paire de pixels verticale considérée, où 15 lesdites colonnes voisines sont associées à ladite autre durée d'exposition, et - établir une valeur haute dynamique de sortie pour ladite paire de pixels verticale à partir de ladite première valeur numérique, lue, et ladite deuxième valeur numérique, interpolée, par comparaison à au moins un premier seuil, tel que - si la valeur numérique parmi lesdites première et deuxième valeurs 20 numériques qui correspond à la durée d'exposition la plus longue est inférieure au premier seuil, c'est la valeur numérique utilisée pour établir la valeur haute dynamique de sortie, - sinon, l'autre valeur numérique, qui correspond à la durée d'exposition la plus courte, est utilisée pour établir la valeur haute dynamique de sortie. 25 Selon un aspect de l'invention, le bloc de traitement numérique est configuré pour appliquer une opération supplémentaire de groupement horizontal de données dans chaque paire de lignes pour former un flux de données d'image haute dynamique en sortie du capteur. On établit ainsi pour chaque paire de lignes, une valeur haute 30 dynamique de sortie par pavé de deux paires de pixels verticales successives de la paire de lignes, ladite valeur haute dynamique étant basée sur une addition numérique des deux valeurs hautes dynamiques des deux paires de pixels verticales du pavé. Dans une variante, le bloc de traitement numérique est configuré pour établir la 35 valeur haute dynamique de chaque paire de pixels verticale par comparaison à un 8 premier seuil et un deuxième seuil, ce qui permet, lorsque la valeur numérique parmi lesdites première et deuxième valeurs numériques qui correspond à la durée d'exposition la plus longue est comprise entre le premier et le deuxième seuil, d'établir alors comme valeur haute dynamique de sortie, la première valeur 5 numérique qui est la valeur lue. Selon un autre aspect de l'invention, les valeurs hautes dynamiques de sortie sont établies dans l'échelle associée à la durée d'exposition la plus longue. Si la valeur numérique utilisée pour établir une valeur numérique haute dynamique correspond à la durée d'exposition la plus courte, cette valeur est multipliée par le rapport de la 10 durée d'exposition plus longue sur la durée d'exposition plus courte. On peut alors appliquer une compression aux valeurs hautes dynamiques lorsque le rapport entre les deux durées d'exposition est tel que la profondeur en nombre de bits des valeurs hautes dynamiques dépasse un format de sortie des données du capteur. Selon un autre aspect de l'invention, le capteur comprend un réseau de filtres 15 couleurs, tel que les deux pixels de chaque paire de pixels verticale sont associés à une même couleur de filtre coloré. Avantageusement, on définit un macro-pixel couleur qui est un bloc de 4 pavés de 2x2 pixels, couvrant 4 lignes et 4 colonnes consécutives, chaque pavé formant de deux paires de pixels verticales, et on associe ce macro-pixel à un motif périodique 20 de 4 filtres colorés, sur la base d'un pavé 2x2 par couleur de filtre du motif. Dans un mode de réalisation, le contrôleur est configuré pour piloter une unique réinitialisation globale de photodiodes fixant le début desdites première et deuxième durée d'exposition, et les expositions globales des colonnes paires et impaires commencent en même temps pour tous les pixels. 25 Dans un autre mode de réalisation, le contrôleur est configuré pour commander une première réinitialisation globale des photodiodes pour fixer le début de ladite première durée d'intégration, puis après cette première durée d'intégration, pour commander une deuxième réinitialisation globale de photodiodes pour fixer le début de ladite deuxième durée d'intégration. 30 De préférence, chaque phase d'intégration comprend après la réinitialisation globale des photodiodes, une réinitialisation globale des noeuds de lecture, et dans le temps de ladite réinitialisation globale des noeuds de lecture, une réinitialisation globale des noeuds mémoire via l'activation globale des deuxièmes transistors de transfert. 9 De préférence, la sélection en lecture pour une paire de lignes, est obtenue par le deuxième transistor de réinitialisation des pixels, le contrôleur étant configuré pour activer sélectivement ledit transistor en correspondance avec une commutation sélective d'une impulsion de tension de réinitialisation sur une électrode de 5 polarisation dudit transistor. D'autres caractéristiques, détails et avantages de l'invention ressortiront à la lecture de la description suivante, faite en référence aux dessins annexés à titre d'exemple et qui représentent respectivement : 10 - la figure 1, un diagramme fonctionnel d'ensemble d'un capteur d'image conforme à l'invention ; - la figure 2, un schéma électrique d'une paire de pixels actifs à noeud de lecture partagé pouvant être utilisé dans le capteur de la figure 1; - la figure 3, un chronogramme des signaux de commande des pixels pour une prise 15 d'image en mode normal, avec une durée d'exposition commune à tous les pixels, par un capteur d'image selon l'invention ; - la figure 4, un schéma de principe de commande des pixels pour une intégration à deux durées d'intégration dans un mode d'acquisition haute dynamique HDR selon l'invention ; 20 - la figure 5, un graphe simplifié de la séquence d'intégration à deux durées d'exposition du mode d'acquisition HDR; - la figure 6, un schéma de principe de la séquence des phases de premier et deuxième transferts de charges dans les paires de pixels verticale du mode d'acquisition HDR; 25 - la figure 7, un chronogramme des phases d'intégration globale, et de lecture séquentielle par paires de lignes du mode d'acquisition HDR; - la figure 8, un schéma fonctionnel des étapes de lecture et reconstruction haute dynamique du mode HDR; - la figure 9, un schéma illustrant une variante du bloc de reconstruction haute 30 dynamique ; - la figure 10, un diagramme de courbes illustrant le principe de reconstruction dynamique, dans un exemple de mise en oeuvre conforme au schéma de la figure 9; et - la figure 11, un schéma de principe de reconstruction haute dynamique pour un 35 capteur d'image couleur avec un arrangement de filtres colorés selon l'invention. 10 DESCRIPTION DETAILLEE Comme illustré sur la figure 1, un capteur d'image selon l'invention comprend une matrice 1 de pixels actifs Pi j agencés par lignes R1 et colonnes ci, avec i=1 à n, j=1 à m, n et m entiers. Pour une application donnée, l'acquisition d'une image peut utiliser 5 l'ensemble des lignes et colonnes de la matrice, ou une partie des lignes et colonnes, correspondant à des zones d'intérêt particulières. Ces différentes utilisations sont habituelles et sont couvertes par la présente invention. Un pixel actif est un pixel qui comprend des transistors autour de l'élément photosensible permettant de piloter les différentes phases d'intégration et de lecture du pixel. 10 Le capteur d'image comprend un contrôleur 2 qui est configuré pour piloter les transistors des pixels actifs, un circuit de lecture 3 et un bloc de traitement numérique 4, de manière à réaliser les différentes séquences d'intégration, de lecture et de mise en forme du flux de sortie de données d'image pour chaque prise d'image. Le circuit de lecture 3 comporte une voie de lecture rci par colonne de pixels de la 15 matrice, et le contrôleur 2 pilote la phase de lecture de tout ou partie de la matrice pour organiser la lecture des pixels ligne par ligne. Le circuit de lecture comprend en pratique un étage 3a d'échantillonnage et conversion analogique numérique des tensions présentes sur les voies de lecture respectives. Les données numériques délivrées en sortie, par un registre à décalage 3b, alimentent au fur et à mesure le 20 bloc de traitement numérique 4, qui peut appliquer divers traitements numériques et mettre en forme le flux de données d'image de sortie SDATA délivré par le capteur. Par exemple, les données peuvent être fournies dans l'ordre de lecture, par ligne, et dans chaque ligne, dans l'ordre croissant des colonnes, ou bien elles sont fournies par colonne, et dans chaque colonne dans l'ordre croissant des lignes, en fonction du 25 format attendu pour une application donnée. Ces différents aspects sont bien connus de l'homme de l'art. La structure de pixels actifs utilisée dans le capteur d'image de l'invention présente plusieurs particularités : - c'est une structure à noeud mémoire MN et noeud de lecture SN distincts, permettant une capture instantanée, à obturateur global, combinée à une lecture par double 30 échantillonnage corrélé vrai, dite lecture CDS, avec un échantillonnage d'un niveau de réinitialisation du pixel, puis un échantillonnage d'un niveau utile du pixel, et la donnée numérique fournie en sortie représente la conversion de la différence. - c'est une structure à noeud de lecture SN partagé verticalement entre au moins deux pixels. 11 Le terme "vertical" désigne par convention la direction d'une colonne de la matrice, et le terme "horizontal", la direction d'une ligne de la matrice. Par exemple, sur la figure 1, si on considère la colonne Ci de rang j, le pixel P sur la ligne Ri de rang i et le pixel sur la ligne de rang suivant Li+i partagent un même noeud de lecture 5 SN. Dans la suite on appelle paire de pixels verticale, chaque paire de la matrice qui partage un noeud de lecture. La notation PP(i,i+i)j désigne la paire sur la colonne Ci qui est formée par les deux pixels des lignes Ri et R1+1 qui partagent un noeud de lecture SN. Une structure de pixels ayant les particularités indiquées ci-dessus permet la mise 10 en oeuvre d'un mode de capture d'image haute dynamique à obturateur global pilotée par le contrôleur 2, d'une façon optimisée en termes de séquence de commande, cadence et résolution, en optimisant également les aspects de compacité et taux de remplissage des pixels. Un capteur ayant l'architecture et la structure de pixels reflétées par la figure 1, 15 permet la mise en oeuvre de modes de capture d'image à obturateur global avec : - pour la phase d'intégration à obturateur global, un mode de contrôle des durées d'exposition des pixels en fonction du rang des colonnes, qui permet d'appliquer : - une même durée d'exposition à tous les pixels, correspondant à un mode de capture normal, ou bien 20 - deux durées d'exposition différentes en fonction du rang pair ou impair des colonnes, correspondant à un mode de capture haute dynamique. Ce contrôle des durées d'exposition selon les colonnes se traduit dans l'architecture du capteur, comme on peut le voir sur la figure 1, par une ligne de commande verticale, pour chaque colonne de la matrice, dont les effets s'appliquent à tous les 25 pixels de la colonne respective. Les autres lignes de commande des pixels sont à commande horizontale c'est-à-dire que leurs effets s'appliquent à tous les pixels sur la ligne de matrice respective. - pour la phase de lecture séquentielle, une séquence de lecture des paires de pixels verticales PP(i,i+ni par paire de lignes successives LPi,i+i, tel que chaque noeud de 30 lecture dans une paire de lignes est lu une seule fois (par prise d'image), par la voie de lecture de la colonne respective, et fournit une mesure d'un niveau de signal qui représente la contribution des deux pixels qui partagent ce noeud de lecture, pour la durée d'exposition de la colonne respective. 12 EXEMPLE DETAILLE D'UNE STRUCTURE DE PIXEL ACTIF Avant de décrire plus en détails les différentes phases de ce mode de capture haute dynamique, nous allons donner un exemple détaillé d'une structure de pixels actifs à noeud mémoire et à noeud de lecture partagé qui convient pour une utilisation dans un 5 capteur selon l'invention. Dans cette structure qui est illustrée à la figure 2, chaque pixel de la matrice comprend une photodiode PH, qui est l'élément du pixel exposé à la lumière, un noeud mémoire de charges MN, également appelé noeud mémoire dans la suite et un noeud de lecture SN, qui est partagé avec au moins un pixel suivant sur la même 10 colonne. Par commodité, l'invention est généralement illustrée et expliquée pour un noeud mémoire partagé verticalement par deux pixels successifs. Chaque pixel comprend en outre : - un premier transistor de réinitialisation Ti, connecté entre la photodiode et une source de tension (Vdd dans l'exemple) permettant sélectivement de réinitialiser la 15 photodiode avant chaque nouvelle phase d'intégration (prise d'image), par évacuation des charges vers la source de tension ; - un deuxième transistor de réinitialisation T2 connecté au noeud de lecture SN, permettant sélectivement de réinitialiser le noeud de lecture dans la phase de lecture, par évacuation des charges vers une source d'alimentation du transistor ; 20 - un premier transistor de transfert de charges TA connecté entre la photodiode et le noeud mémoire MN; - un deuxième transistor de transfert de charges TB connecté entre le noeud mémoire MN et le noeud de lecture ; et - un transistor TF monté en suiveur de tension qui permet d'appliquer la tension 25 aux bornes du noeud de lecture SN sur la voie de lecture de la colonne du pixel, lorsque la ligne du pixel est sélectionnée en lecture. Dans cette structure, le noeud de lecture SN, le deuxième transistor de réinitialisation T2 et le transistor monté en suiveur de tension TF sont partagés verticalement par deux pixels successifs dans une même colonne. On notera que le 30 partage peut se faire entre deux pixels comme illustré, ou plus de pixels permettant d'améliorer la compacité du capteur : les modes de capture normal ou haute dynamique qui vont être décrits s'appliqueront de la même façon. Cette structure de la figure 2 est particulièrement compacte, puisque c'est en fait l'étage de lecture du pixel qui est partagé. 13 On pourrait utiliser une structure de pixel à noeud partagé qui comporte plus de transistors, sans sortir du principe de l'invention. Notamment, on aura noté que la structure de la figure 2 ne comporte pas de transistor spécifique de sélection de ligne, pour la lecture, car la fonction de sélection de ligne pour la lecture est 5 avantageusement assurée par le transistor T2 de réinitialisation du noeud de lecture, en appliquant la tension d'alimentation de manière pulsée sur la borne respective des transistors T2 d'une ligne de pixels, avec une commande de grille appropriée qui permet d'actionner le transistor suiveur TF respectif des seuls pixels de la ligne à sélectionner en lecture. Ce mécanisme connu permet de réduire le nombre de 10 transistors du pixel. On a ainsi pour chaque paire de lignes de pixels à "étage de lecture partagé", deux lignes de commande horizontale associées au transistor de réinitialisation du noeud de lecture des pixels : la ligne de polarisation notée Vrst2 qui commande toutes les électrodes de polarisation des transistors T2 et la ligne de réinitialisation Rst2 qui relie toutes les grilles des transistors T2. Mais le capteur 15 pourrait tout aussi bien utiliser une structure moins compacte qui comprendrait un transistor supplémentaire dans l'étage de lecture commun aux deux pixels qui partagent leur noeud de lecture, et ce transistor serait spécifique pour la sélection en lecture. Dans ce cas l'électrode de polarisation du transistor T2 pourrait recevoir de façon continue la tension d'alimentation (Vdd). 20 Pour chaque ligne Ri de pixels de la matrice, on a donc : - une ligne de signal Rst 1 de réinitialisation de photodiode (Ti); - une ligne de signal TRB de transfert (TB) du noeud mémoire vers le noeud de lecture. Pour chaque paire de lignes R, et R1+1 regroupant les paires de pixel verticales 25 (partageant verticalement leur noeud de lecture), on a deux lignes de signal Rst2 et Vrst2 pour la réinitialisation du noeud de lecture et la sélection en lecture. On a donc comme le montre la figure 1, quatre lignes par pixel dont deux communes à deux lignes de pixels successives, qui s'étendent horizontalement 30 comme les lignes de la matrice. Pour chaque colonne Ci de pixels, on a une ligne de signal TRA de commande de premier transfert (TA) qui s'étend verticalement, comme la colonne. C'est cette topologie de ligne verticale pour les premiers transferts (PH vers MN) qui va permettre comme on va le voir ensuite, de commander deux durées d'exposition 14 différentes sur les colonnes paires et impaires dans la même phase d'intégration globale du capteur, dans un mode de capture haute dynamique selon l'invention. Au total, on a 5 lignes de signal de commande par pixel, 4 horizontales et 1 verticale, qui sont pilotées par le contrôleur 2 pour réaliser une prise d'image selon un 5 mode de capture à obturateur global, normal ou haute dynamique. Dans la suite, lorsque l'on précise le rang de la ligne de commande, par exemple Rst 1 , c'est que le signal indiqué ne s'applique qu'à cette ligne. Si le rang n'est pas précisé, c'est que le signal indiqué est un signal "global" appliqué simultanément à toutes les lignes de commande concernées. 10 PRISE D'IMAGE A OBTURATEUR GLOBAL, MODE NORMAL Une séquence de capture en mode normal est illustrée par le chronogramme de la figure 3. Elle débute par une phase de réinitialisation globale du pixel qui commence par la phase 0 de réinitialisation globale de toutes les photodiodes : le contrôleur applique le même signal de réinitialisation Grst 1 simultanément sur toutes les lignes 15 de signal Rst 1 de la matrice. La fin de cette phase marque le début de la phase d'intégration par tous les pixels simultanément. La phase de réinitialisation globale se poursuit pendant l'intégration, avec les phases 0 et 0 pour réinitialiser le noeud de lecture SN et le noeud mémoire MN. En pratique le deuxième transistor de réinitialisation T2 est d'abord activé pour tous les pixels simultanément de la matrice 20 (signal global GRst2 appliqué sur toutes les lignes de signal Rst2), puis les lignes de signal Vrst2appliquent simultanément (signal global GVrst2) une impulsion de tension de réinitialisation (Vdd) de largeur déterminée Ati, le temps de décharger le noeud de lecture SN (phase 0) dans tous les pixels; pendant cette durée Ati, le deuxième transistor de transfert TB est également activé dans tous les pixels de la 25 matrice (signal global GTRB) pendant une durée Ati', permettant de réinitialiser le noeud mémoire MN, via le noeud de lecture SN (phase 0) et le transistor T2 à ce moment relié activement à la source de tension de réinitialisation. La séquence d'intégration se termine pour tous les pixels de la matrice avec la commande de transfert global GTRA (phase0) appliquée simultanément à toutes les 30 lignes de commande GRA, qui provoque dans chaque pixel le transfert des charges intégrées par la photodiode pendant la durée d'intégration Tint vers le noeud de stockage MN du pixel. La séquence de lecture des pixels de la matrice, ligne par ligne, commence. La sélection Sel en lecture des pixels de la ligne Ri (phase()) est obtenue par le jeu 35 de la commande globale d'activation du transistor T2 (Grst2) dans tous les pixels 15 simultanément, et de la commande d'une impulsion de tension de polarisation sur le transistor T2 des pixels de la ligne R1 uniquement (Vrst2 ). Le jeu des commandes Grst2 et Vrst2 en plus de réinitialiser le noeud de lecture de tous les pixels, assure aussi le maintien du noeud de lecture à un potentiel inférieur à la tension de seuil du 5 transistor suiveur, sauf dans les pixels de la ligne R, que l'on souhaite lire, et ceci a pour effet d'activer le transistor suiveur de ces pixels : la tension aux bornes du noeud de lecture du pixel sélectionné est reportée par le transistor suiveur sur la voie de lecture respective. La phase de lecture des pixels de la ligne R, ainsi sélectionnée comporte alors de manière classique, sur chaque voie de lecture rci, un 10 échantillonnage d'un niveau de réinitialisation d'abord (SHr - phase 0) puis un "deuxième" transfert (TRB - phase ©) des charges du noeud mémoire MN dans le noeud de lecture SN ; et un échantillonnage du niveau de signal correspondant (SHs - phase 0). Le circuit de lecture fournit alors en sortie le résultat de la conversion en numérique de la différence entre ces deux niveaux échantillonnés. Les 15 phases 0 à 0 sont répétées pour chaque ligne de pixels à lire. On comprend bien que chaque ligne de pixels est lue comme si chaque pixel avait son étage de lecture propre, bien que cet étage soit dans l'exemple structurellement partagé verticalement par deux pixels successifs. On comprend que le processus serait le même si l'étage de lecture était partagé avec plus de deux pixels successifs : 20 à chaque fois, le noeud de lecture est réinitialisé et le transistor suiveur de la ligne à nouveau sélectionné ; mais par le jeu de la ligne de commande de deuxième transfert TRB propre à chaque ligne de la matrice, les charges qui sont transférées dans le noeud de lecture avant échantillonnage du niveau utile sont celles intégrées par le pixel de la ligne que l'on veut lire. 25 PRISE D'IMAGE A OBTURATEUR GLOBAL, MODE HAUTE DYNAMIQUE Une séquence de prise d'image par capture à obturateur global en mode haute dynamique avec un capteur selon l'invention est maintenant expliquée. Les principes de base de cette séquence en mode HDR sont présentés sur les figures 4 et 5. Selon l'invention, on applique deux durées d'exposition TL et TS différentes 30 selon la parité du rang des colonnes, par exemple la durée TL sur les colonnes impaires et la durée TS sur les colonnes paires. On choisit les conventions suivantes : la durée TL est plus longue que la durée TS ; et le rang j de la colonne C est impair. On pourrait bien sûr choisir des conventions différentes sans rien changer au principe de l'invention. 16 On contrôle le début d'intégration par le signal de réinitialisation globale de toutes les photodiodes Grstl, appliqué simultanément sur toutes les lignes de commande Rstde la matrice. On contrôle la fin des durée d'intégration : pour TL, par un signal global de 5 premier transfert GTRA-L appliqué simultanément sur toutes les lignes de commande de premier transfert des colonnes impaires uniquement (TRA ,.. , TRA ) ; pour TS, par un signal global de premier transfert GTRA-S appliqué simultanément sur toutes les lignes de commande de premier transfert des colonnes paires uniquement (TRA ,..., TRA ,.. , TRA ). 10 Dans l'exemple de mise en oeuvre, les deux durées sont commandées l'une après l'autre. C'est-à-dire qu'après la première durée d'intégration TL qui s'applique à tous les pixels, on ne transfère dans leur noeud mémoire respectif MN que les charges QL (figure 6) intégrées par les pixels des rangs de colonne impair (GTRA-L - phase 0 - figure 7) ; puis on réinitialise à nouveau toutes les photodiodes (phase 0) et après la 15 deuxième durée d'intégration qui s'applique à tous les pixels, on ne transfère dans leur noeud mémoire respectif MN que les charges QS (figure 6) intégrées par les pixels des rangs de colonne pair impair (GTRA-S - phase /D- figure 7). Le chronogramme de la figure 7 montre plus en détail cette succession des phases 0 0 0 /D de l'intégration globale en mode HDR selon l'invention. Les figures 5 et 20 7 montrent des durées d'exposition TL et TS appliquées successivement, avec dans l'exemple la durée plus longue appliquée en premier. Mais les deux intégrations pendant les durées TL et TS peuvent se faire en parallèle, et la séquence ne comprend alors qu'une seule phase 0 de réinitialisation globale des photodiodes qui fixe le début commun des deux durées TL et TS. En pratique, les durées TL et TS 25 sont des multiples d'un temps de référence du capteur, qui est souvent le temps ligne, de l'ordre de 10 microsecondes, ou un temps de référence plus court, de l'ordre de 1 à 2 microseconde, dans les capteurs plus récents. Le chronogramme de la figure 7 montre le détail de la séquence de lecture du mode haute dynamique selon l'invention. Dans cette séquence, on tire avantage du 30 noeud de lecture partagé pour améliorer la résolution et la profondeur de signal, en groupant les pixels par paire verticale pour réaliser une sommation analogique des charges intégrées par les pixels d'une paire, dans leur noeud de lecture partagé, lors de la commande de deuxième transfert (TB) par laquelle les charges stockées dans le noeud mémoire sont transférées dans le noeud de lecture. Comme ces deuxièmes 35 transferts sont commandés en ligne, le principe qui va être expliqué de lecture 17 "HDR" par paires de pixel verticales s'applique aussi bien lorsque les noeuds de lectures sont partagés par plus de deux pixels, par exemple par quatre, ou six pixels. La séquence de lecture des paires de pixels, par paire de lignes de la matrice, démarre après que les commandes de premier transfert global sur les colonnes 5 impaires GTRA-L et sur les colonnes paires GTRA-s ont été exécutées. A ce moment, dans chaque pixel de la matrice, le noeud mémoire MN contient la quantité de charges QL ou QS intégrées par la photodiode du pixel pendant la durée d'exposition respective du pixel, TL ou TS, qui est définie comme on l'a vu par le rang pair ou impair de la colonne du pixel (figure 6). Supposons que le contrôleur est 10 en train de pointer, dans la séquence de lecture, sur la paire de lignes L131,,+1 (figure 6). On a une paire de pixels verticale par colonne. Après la réinitialisation du noeud de lecture dans toutes les paires PP0,,-Fill de pixels de la paire de lignes courante et la sélection de l'étage de lecture de chaque paire PP(ixf-ni via le transistor T2 (phase 0), le niveau de réinitialisation du noeud de lecture est échantillonné dans la voie de 15 lecture correspondante rci (phase 0) comme dans le mode normal. La séquence se poursuit avec une commande de deuxième transfert (MN vers SN) dans chacune des paires de pixels de la paire de lignes courante, qui s'applique aux deux pixels dans chaque paire verticale, via les lignes de commande correspondantes TRB et TRB . Ce sont les phases 0 et 0 (figure 7), de préférence concomitantes pour 20 optimiser le temps de lecture au maximum. Ces phases conduisent à une sommation analogique des charges dans le noeud de lecture SN de chaque paire de pixels verticale, sans pertes : la quantité de charges dans le noeud SN de lecture de la paire PP(i,i+oi est égale à QLi + QL;+1 ; et la quantité de charges dans le noeud SN de lecture de la paire PP(i,i+i)i+i est égale à QS; + 25 Le niveau de signal utile sur chaque noeud de lecture est alors échantillonné (phase 0) et une valeur numérique correspondante, obtenue par conversion analogique de la différence entre les deux échantillons, est fournie en sortie du circuit de lecture pour chaque voie de lecture, correspondant à une mesure de la quantité de charges intégrée par la paire de pixels concernée, pour le temps d'exposition de la 30 colonne associée. Dans la suite, on appelle cette valeur numérique, première valeur numérique, notée VL ou VS selon qu'elle est obtenue sur une colonne impaire appliquant TL, ou paire, appliquant TS. Lorsque cette valeur VL ou VS est associée à un indice, l'indice identifie la paire de pixels verticale qui a fourni ladite première valeur, dans la paire 35 de ligne courante (sur laquelle le contrôleur pointe dans la séquence de lecture). 18 Le registre de sortie 3b du circuit de lecture fournit en sortie un flux de données brutes qui, pour chaque paire de lignes de la matrice successivement lue dans la matrice, est une suite de données numériques fournies par chacune des voies de lecture successivement, qui commence par exemple par la première valeur 5 numérique fournie par la première colonne mi, et se termine par la première valeur numérique fournie par la dernière colonne rc,', et ainsi de suite pour chaque paire de lignes de la matrice. Par rapport au mode de lecture normale, on va donc deux fois plus vite. En outre le rapport signal sur bruit est amélioré du fait de la sommation analogique dans 10 chaque paire. Les différents circuits de lecture 3 et de traitement numérique 4 étant pilotés et cadencés par le contrôleur 2, le bloc de traitement numérique 4 sait associer chaque donnée du flux numérique qu'il reçoit du circuit de lecture à la paire de pixels concernée, par le jeu classique de pointeurs sur les lignes et les colonnes. 15 Par exemple, comme illustré sur la figure 8, lors de la séquence de lecture HDR, pour la paire de lignes courante, par exemple, le bloc de traitement 4 va recevoir en succession un ensemble {Vr} de m valeurs lues, une par colonne, et notamment les valeurs V42, VSH, VL, VSi+i, V4+2 et VSJ+3 pour les colonnes j-2 à j+3 (j étant impair, associé à TL). 20 Le contrôleur applique un filtre d'interpolation Fui en ligne "interpolation horizontale", sur cet ensemble de valeurs {Vr} obtenu pour la paire de lignes courante, pour associer à chaque valeur Vr obtenue pour la durée d'exposition de la colonne concernée, une autre valeur Vir correspondant à l'autre durée d'exposition, qui est une approximation de ce que la paire de pixels aurait fournie si elle avait été 25 exposée à cette autre durée d'exposition. Ce calcul d'interpolation est réalisé en quelques coups d'horloge et l'on obtient en sortie un flux de données comprenant deux valeurs VL et VS par paire de pixels verticale, correspondant aux deux durées d'exposition TL et TS, dont l'une est une valeur lue Vr ("première valeur numérique") qui correspond à la durée d'exposition réelle des pixels de la paire 30 concernée, et l'autre est une valeur interpolée Vh- ("deuxième valeur numérique") qui correspond à l'autre durée d'exposition. La taille du filtre utilisé est au minimum de 3, correspondant à un filtre moyenneur (Figure 8), mais on peut envisager une taille plus grande, si l'on souhaite plus de détails haute fréquence. Le bloc de traitement numérique 4 est configuré pour ensuite appliquer à chaque 35 paire de pixels une étape de reconstruction de données à haute dynamique, par 19 sélection par comparaison à au moins une valeur de seuil, qui représente une valeur de saturation VSAT des pixels. Il s'agit en effet de choisir la meilleur valeur, contenant le plus d'information, pour chaque paire de pixels. La boucle de comparaison consiste pour chaque paire de pixels, à prendre la valeur parmi la 5 première valeur (lue) et la deuxième valeur (interpolée) établies pour la paire de pixels, qui est la valeur VL associée à la durée d'exposition la plus longue TL, pour comparer cette valeur VL au seuil de saturation VSAT. Avec la convention retenue (j impair), et pour les paires de pixels des colonnes paires, cette valeur VL à comparer est la deuxième valeur, interpolée (Vir) ; pour les paires de pixels des colonnes 10 impaires, cette valeur VL est la première valeur, lue (Vr). Le bloc de traitement numérique sait par le jeu de pointeurs sélectionner cette valeur VL dans chaque couple de valeurs obtenue pour la paire de lignes courante. Si cette VL est inférieure à VSAT, alors c'est la valeur haute dynamique retenue (sélectionnée) pour la paire de pixels verticale considérée. 15 Sinon, c'est l'autre valeur numérique VS qui correspond à la durée d'exposition la plus courte, qui est retenue comme valeur haute dynamique pour la paire de pixels verticale considérée. Ainsi, en fonction de la scène d'image capturée et des conditions d'éclairement, pour certaines paires de la matrice, c'est la valeur correspondant à la durée 20 d'exposition plus courte qui est retenue et pour d'autres, c'est la valeur correspondant à la durée d'exposition plus longue. Pour conserver la linéarité de la réponse, il faut mettre ces valeurs dans la même échelle de comptage. Si on se base sur la durée d'exposition plus courte TS, lorsque c'est la valeur VL qui est retenue par la boucle de sélection HDR, il faut la diviser par le rapport y=TL/TS. La valeur haute 25 dynamique établie pour chaque paire de pixels est alors ou bien VL/ y, ou bien VS. Dans ce schéma de sélection par comparaison à un seul seuil, la valeur VL est systématiquement conservée si elle est sous le seuil VSAT, qu'elle ait été obtenue par lecture (exposition réelle à TL) ou par interpolation. Au-dessus du seuil, on utilise systématiquement la valeur VS, qu'elle ait été obtenue par lecture (exposition réelle à 30 TS) ou par interpolation. De ce fait, on perd en finesse de détails à restituer : la fonction de transfert de modulation FTM n'est pas optimale. Dans une variante, on améliore la FTM, en définissant un seuil de bruit et un seuil de saturation, tel que, entre ces deux seuils, on utilise seulement les valeurs lues, correspondant aux durées d'exposition réelles de paires de pixels, au facteur y de 35 linéarisation près. C'est ce qui est représenté sur la figure 9. Les deux seuils, de bruit 20 VN et de saturation VSAT sont définis par rapport à la durée d'exposition la plus longue TL. A chaque fois que la valeur VL (lue ou interpolée) d'une paire de pixels est comprise entre ces deux seuils, la valeur HDR pour cette paire de pixels est la valeur lue, correspondant à la durée d'exposition réelle de la paire de pixels 5 considérée (au facteur yde linéarisation près). C'est la zone 2 sur la figure 10. Sous le seuil VN (zone 1), la valeur HDR retenue est la valeur VL, qui est une valeur lue ou interpolée, selon le rang de la colonne ; au-dessus du seuil VSAT (zone 3) la valeur HDR retenue est la valeur VS, qui est une valeur lue ou interpolée, selon le rang de la colonne. 10 La figure 10 montre comment on construit le flux de données haute dynamique VHDR par comparaison de la valeur VL de chaque paire de pixels verticale à deux seuils VN et VSAT, en se calant sur l'échelle de mesure de la durée d'exposition plus longue TL. Dans ce cas, lorsque la valeur VS est retenue par la boucle de sélection HDR, il faut la multiplier par le rapport y=TUTS. La valeur haute dynamique établie 15 pour chaque paire de pixels est alors ou bien y.VS, ou bien VL. De cette façon, on peut gagner en profondeur de données. Sur la figure 10 cela se voit avec la courbe des valeurs VHDR qui s'étend en ordonnée au-delà du seuil de saturation VSAT. Plus précisément en fixant les durées TL et TS de sorte que leur rapport soit un entier qui est une puissance de deux, la profondeur de données est 20 augmentée du nombre de bits qui correspond à la valeur de puissance de deux du rapport y. Par exemple, si ce rapport y est égal à 2, on a un bit de profondeur supplémentaire. Si ce rapport est égal à 27, on a 7 bits de profondeur de champ supplémentaire. Dans ce cas, le bloc de traitement numérique peut être configuré pour appliquer 25 une table de correspondance (LUT) (Figure 8) codant une courbe de compression pour correspondre au format de données de sortie du capteur, qui en pratique correspond à la profondeur maximum de codage du convertisseur analogique numérique du capteur. En général le convertisseur analogique numérique coder le signal d'image sur 8, 10 ou 12 bits (fixé par l'utilisateur) et l'interface de sortie du 30 capteur est donc prévue pour sortir des données codées sur 12 bits au maximum. Supposons pour une application donnée, que le convertisseur soit paramétré, pour la prise d'image, pour un codage sur 10 bits et que le mode HDR soit configuré avec deux durées TL et TS qui ont un rapport TL/TS égal à 4 (22) : alors les données HDR en sortie, après mise à l'échelle (. y), sont codées sur 12 bits (2 bits supplémentaires), 35 et le flux de données haute dynamique SDATA-HDR formé directement par les 21 données VHDR de l'étape de sélection du bloc de traitement numérique 4. Mais si le rapport y est supérieur, on passe ces données VHDR par la table de compression (LUT). De préférence, la table code une courbe de compression en S pour perdre le moins d'information utile. Le système externe doit alors avoir la table de 5 décompression inverse pour récupérer toute la dynamique (profondeur) des données. TRAITEMENT DE LA COULEUR Tout ce qui vient d'être dit peut s'appliquer à un capteur d'image couleur à haute dynamique, dont le réseau de filtres colorés est tel qu'il applique la même couleur de filtres à chaque paire de pixels verticale selon l'invention. 10 Si on prend l'exemple d'un filtre de Bayer appliqué de manière classique : on a une alternance de filtres Rouge (noté R) et Vert (noté G) sur une première ligne de pixels, et une alternance de filtres Bleu (noté B) et Vert (noté G) sur la ligne de pixels suivante, définissant un motif périodique RGGB couvrant 2 X 2 pixels, et qui permet de calculer par dématriçage une luminance et une chrominance. 15 Pour bénéficier du mode HDR, qui groupe les pixels par paire verticale partageant un noeud de lecture, il faut que les deux pixels de chaque paire soient associés à la même couleur. Après lecture et reconstruction HDR, on obtient quatre informations HDR couleurs correspondantes RGGB, chaque information couleur étant obtenue d'une paire de pixels verticale. 20 Mais on peut encore optimiser ce mode couleur haute dynamique, en prévoyant en plus du regroupement vertical par couleur, un regroupement horizontal par couleur. Le regroupement vertical correspond à la sommation analogique dans le noeud de lecture expliqué précédemment. Le regroupement horizontal correspond à une sommation numérique des valeurs 25 HDR de deux paires de pixels verticales voisines, "de même couleur". La figure 11 permet d'expliquer les différents aspects de ce perfectionnement couleur. Pour l'explication, on prend en exemple un filtre de Bayer appliquant un motif de 4 filtres colorés sur chaque bloc de 2x2 pixels d'une matrice, 1 rouge et 1 vert sur une ligne et un vert et un bleu sur l'autre ligne. 30 Selon l'invention, on définit dans une matrice de pixels d'un capteur d'image qui a l'architecture fonctionnelle et la structure de pixels de la figure 1, un macro-pixel couleur M-Pix, qui est un bloc de 4 pavés de 2x2 pixels, couvrant 4 lignes et 4 colonnes consécutives et on associe à chacun des quatre pavés de pixels, une couleur parmi les quatre couleurs de filtre de Bayer. C'est comme si on définissait un super 35 filtre de Bayer, où chaque filtre coloré couvrirait un bloc de 2x2 pixels. 22 Autrement dit : chaque pixel est associé à un filtre coloré ; chaque pavé définit deux paires de pixels verticales dont les pixels sont associés à la même couleur de filtre coloré ; et le motif périodique de filtres colorés appliqué à la matrice couvre quatre pavés de pixels correspondants à deux paires de lignes successives et quatre 5 colonnes successives. Ce macro-pixel, contient pour chaque couleur, deux paires de pixels verticales respectives, qui sont alignées horizontalement : une paire de pixels est associée à une colonne impaire, exposée à la durée associée, TL dans l'exemple, et l'autre paire est associée à une colonne paire, exposée à la durée associée, TS dans l'exemple. 10 Après lecture en mode HDR, puis interpolation par le bloc de traitement numérique 4 comme expliqué précédemment (figure 8), on obtient pour chaque paire une valeur lue (indice r) et une valeur interpolée (indice ir), l'une correspondant à la durée d'exposition plus longue TL, et l'autre à la durée d'exposition plus courte TS (selon le rang de la colonne) dans la "couleur" des pixels de la paire. C'est-à-dire, si 15 on considère par exemple les deux paires verticales "Rouges", la première paire PP0,i+iii étant formée des pixels rouge R1 et R2 et la deuxième PP0,1+1>i+i des pixels verts R3 et R4. Pour la première paire (R1, R2), la valeur "rouge" lue est RL, pour la durée d'exposition TL de la colonne respective C et la valeur interpolée, est RS, pour l'autre durée TS. Pour la deuxième paire (R3, R4) qui est exposée à la durée 20 d'exposition TS, la valeur lue est RS, et la valeur interpolée est RLir. Après l'étape de reconstruction HDR, par sélection d'une valeur parmi les deux valeurs lue et interpolée de chaque paire de pixels verticale (relativement à un ou deux seuils comme expliqué précédemment), et mise à l'échelle le cas échéant (facteur y), on obtient une valeur couleur HDR par paire de pixels colorée. Par 25 exemple, pour les deux paires verticales rouges du macro-pixel couleur de la figure 11, on obtient une valeur RHDR-0 pour la première paire (Ri ,R2) située sur une colonne de rang impair ("o" comme "odd") et une valeur RIDR-e pour la deuxième paire (R3,R4) située sur la colonne de rang pair suivante ("e" comme "even"). Selon l'invention, le bloc de traitement numérique 4 est configuré pour additionner 30 ces deux valeurs RHDR-0 et RHDR-e, pour fournir la valeur HDR couleur correspondante RHDR. C'est-à-dire qu'à chaque macro-pixel couleur M-PIX correspond en sortie 4 informations couleur haute dynamique, une par couleur du filtre, obtenue par regroupement vertical dans la phase de lecture (sommation analogique), puis regroupement HDR horizontal V-HDR-C, après reconstruction 23 HDR par sélection (et mise à l'échelle) appliquée sur chaque paire dans la phase de traitement (par le bloc de traitement 4). Le flux de données couleur en sortie est compatible des algorithmes de traitement couleur habituels (dématriçage) associés à des filtres couleur de dimension 2x2, 5 quatre couleurs. Le capteur d'image couleur configuré pour être utilisé en mode HDR selon l'invention présente les avantages précédemment indiqués : temps de transfert amélioré dans un rapport 2 (une lecture par paires de lignes) ; temps de transmission en sortie réduit (une donnée couleur HDR de sortie par bloc de 4 pixels) induisant un coût de traitement numérique tel que balance des blancs réduits (moins de 10 mémoire et temps de traitement réduit) ; meilleur rapport signal à bruit (sommation analogique dans chaque paire). Un autre avantage est que ce mode HDR est conduit, sans altération du champ de vision du capteur. Un capteur d'image couleur défini avec un filtre couleur correspondant à une structure de macro-pixel selon l'invention, permet une reconstruction HDR couleur 15 optimisée temps en termes de compacité que de temps de transfert, transmission et traitement. Le filtre couleur peut utiliser d'autres combinaisons de couleurs que celles (rouge, vert bleu) définies par le filtre de Bayer, comme il est connu dans l'état de l'art. On remarquera que la reconstruction HDR couleur décrite, combinant un 20 regroupement vertical à la lecture et un regroupement horizontal sur les données haute dynamique reconstruites, peut aussi s'appliquer à un capteur d'image sans filtrage couleur, notamment pour bénéficier du taux de réduction de flux de données en sortie (1 REVENDICATIONS1. Capteur d'image à pixels actifs comportant : - une matrice de pixels (1) arrangés en lignes (ri) et colonnes (ci), où les lignes (R1) définissent un alignement horizontal de pixels et les colonnes (Ci), un alignement vertical de pixels ; - un circuit de lecture (3) comportant une voie de lecture distincte (rci) par colonne de pixels (Ci) et configuré pour établir par conversion analogique numérique, une valeur numérique représentative de la quantité de charges intégrées par un pixel pendant une durée d'exposition du pixel, et fournir en sortie successivement lesdites valeurs numériques établies dans chaque voie de lecture pour chaque ligne de la matrice ; - un bloc de traitement numérique (4) configuré pour appliquer des traitements numériques auxdites valeurs numériques fournies en sortie par le circuit de lecture ; et chaque pixel sur une ligne (R1) et une colonne (Ci) respectives de la matrice comprenant : - une photodiode (PHD), un noeud mémoire (MN) et un noeud de lecture (FD), et - un premier transistor de réinitialisation (Ti) configuré pour réinitialiser sélectivement la photodiode, - un deuxième transistor de réinitialisation (T2) configuré pour réinitialiser sélectivement le noeud de lecture, - un premier transistor de transfert (TA) pour autoriser sélectivement le transfert des charges électriques intégrées par la photodiode, dans le noeud de stockage temporaire (MN), - un deuxième transistor de transfert (TB) pour autoriser sélectivement le transfert des charges stockées dans le noeud de stockage temporaire (MN), dans le noeud de lecture (FD), - un transistor (TF) monté en suiveur de tension et configuré pour appliquer sélectivement la tension aux bornes du noeud de lecture (FD) sur la voie de lecture (mi) de la colonne du pixel, lorsque la ligne du pixel est sélectionnée en lecture, caractérisé en ce que : 25 - dans chaque colonne de pixels, le noeud de lecture, le transistor de réinitialisation du noeud de lecture et le transistor monté en suiveur de tension sont partagés verticalement par au moins deux pixels successifs dans la colonne, - les premier et deuxième transistors de réinitialisation (T1, T2) et le deuxième 5 transistor de transfert (TB) sont chacun pilotés par un signal respectif de commande (Rstl , Rst2 , TRB ) commun à tous les pixels d'une même ligne et le premier transistor de transfert (TA) est piloté par un signal de commande (TRA ) commun à tous les pixels d'une même colonne de pixels ; et le capteur comprenant également un contrôleur (2) configuré pour piloter les 10 transistors des pixels, le circuit de lecture et le bloc de traitement numérique pour commander une prise d'image à obturation globale en mode haute dynamique comportant : - une phase d'intégration à obturation globale comprenant - une exposition globale des pixels des colonnes impaires pendant une 15 première durée d'intégration (TL) qui débute après une réinitialisation globale des photodiodes de la matrice, et qui se termine simultanément pour tous les pixels des colonnes impaires, avec un premier transfert global (GTRA-L) de charges des photodiodes vers le noeud mémoire desdits pixels ; et - une exposition globale des pixels des colonnes paires pendant une deuxième 20 durée d'intégration (TS) qui débute après une réinitialisation globale des photodiodes de la matrice, et qui se termine simultanément pour tous les pixels des colonnes paires, avec un premier transfert global (GTRA-s) de charges de la photodiode vers le noeud mémoire (MN) desdits pixels, et puis - une phase de lecture séquentielle, par paire de lignes (LPi,i+i), les pixels d'une 25 paire de lignes situés sur une même colonne (Ci) formant deux à deux une paire de pixels verticale à noeud de lecture partagé (SN) et ladite phase de lecture est telle qu'une séquence de lecture d'une paire de lignes comprend pour chaque paire de pixels verticale (PP(i,i+i)i), les étapes de : - établir une première valeur numérique (V,-) par le circuit de lecture (2), qui 30 est une mesure de la somme analogique des charges intégrées par chacun des pixels de ladite paire de pixels verticale pendant la durée d'exposition de la colonne respective, puis - établir une deuxième valeur numérique (VO correspondant à l'autre durée d'exposition, par interpolation horizontale (F0i) par le bloc de traitement numérique 26 (4) de premières valeurs numériques établies dans la séquence de lecture de la paire de lignes courante, pour au moins deux paires de pixels verticales sur des colonnes voisines, de part et d'autre de la colonne de la paire de pixels verticale considérée, où lesdites colonnes voisines sont associées à ladite autre durée d'exposition, et 5 - établir une valeur haute dynamique de sortie (VHDR) pour ladite paire de pixels verticale à partir de ladite première valeur numérique, lue, et ladite deuxième valeur numérique, interpolée, par comparaison à au moins un premier seuil (VsAT), tel que - si la valeur numérique (VL) parmi lesdites première et deuxième valeurs 10 numériques qui correspond à la durée d'exposition la plus longue est inférieure au premier seuil, c'est la valeur numérique utilisée pour établir la valeur haute dynamique de sortie (VHDR), - sinon, l'autre valeur numérique (VS), qui correspond à la durée d'exposition la plus courte, est utilisée pour établir la valeur haute dynamique de sortie. 15 2. Capteur d'image selon la revendication 1, dans lequel le bloc de traitement numérique (4) est configuré pour appliquer une opération supplémentaire (VHDR-C) de groupement horizontal de données dans chaque paire de lignes pour former un flux de données d'image haute dynamique en sortie du capteur, ladite opération 20 supplémentaire établissant pour chaque paire de lignes, une valeur haute dynamique de sortie par pavé de deux paires de pixels verticales successives de la paire de lignes, ladite valeur haute dynamique étant basée sur une addition numérique des deux valeurs hautes dynamiques des deux paires de pixel verticales du pavé. 25 3. Capteur d'image selon la revendication 1 ou 2, dans lequel le bloc de traitement numérique (4) est configuré pour établir la valeur haute dynamique de chaque paire de pixels verticale par comparaison à un premier seuil (VN) et un deuxième seuil (VsAT), tel que - si la valeur numérique parmi lesdites première et deuxième valeurs 30 numérique qui correspond à la durée la plus longue est inférieure au premier seuil, c'est la valeur utilisée pour établir la valeur haute dynamique de sortie, - si la valeur numérique est comprise entre le premier et le deuxième seuil, la valeur numérique utilisée pour établir la valeur haute dynamique de sortie est la première valeur numérique, 27 - si la valeur numérique est supérieure au deuxième seuil, la valeur numérique utilisée pour établir la valeur haute dynamique de sortie est celle qui correspond à la durée d'exposition la plus courte. 5 4. Capteur d'image selon l'une quelconque des revendications 1 à 3, dans lequel le bloc de traitement numérique est configuré pour établir la valeur haute dynamique de sortie de chaque paire dans une échelle qui est celle associée à la durée d'exposition la plus longue, de sorte que lorsque la valeur numérique utilisée pour établir la valeur numérique haute dynamique de la paire de pixels considérée correspond à la durée 10 d'exposition la plus courte, ladite valeur est multipliée par le rapport de la durée d'exposition plus longue sur la durée d'exposition plus courte. 5. Capteur d'image selon la revendication 4, dans lequel ledit rapport est un nombre entier qui est une puissance de deux. 15 6. Capteur d'image selon la revendication 5, dans lequel le bloc de traitement numérique (4) applique une compression (LUT) auxdites valeurs hautes dynamiques lorsque le rapport entre les deux durées d'exposition est tel que la profondeur en nombre de bits des valeurs hautes dynamiques dépasse un format de sortie des 20 données du capteur. 7. Capteur d'image selon l'une quelconque des revendications 1 à 6, comportant un réseau de filtres couleurs, tel que les deux pixels de chaque paire de pixels vertical sont associés à une même couleur de filtre coloré. 25 8. Capteur d'image selon la revendication 7, définissant un macro-pixel couleur (MPix) qui est un bloc de 4 pavés de 2x2 pixels, couvrant 4 lignes et 4 colonnes consécutives, chaque pavé formant de deux paires de pixels verticales, et ledit macro-pixel étant associé à un motif périodique de 4 filtres colorés, avec un pavé par 30 couleur de filtre du motif. 9. Capteur d'image selon l'une quelconque des revendications 1 à 8, dans lequel le contrôleur (2) est configuré pour piloter une unique réinitialisation globale de photodiodes fixant le début desdites première et deuxième durée d'exposition, et 28 lesdites exposition globales des colonnes paires et impaires commencent en même temps pour tous les pixels. 10. Capteur d'image selon l'une quelconque des revendications 1 à 8, dans lequel le 5 contrôleur est configure pour commander une première réinitialisation globale (GR) des photodiodes fixant le début de ladite première durée d'intégration, puis après la fin de ladite première durée d'intégration, une deuxième réinitialisation globale (GR) de photodiodes fixant le début de ladite deuxième durée d'intégration. 10 11. Capteur d'image selon l'une quelconque des revendications précédentes, dans lequel chaque phase d'intégration comprend après ladite réinitialisation globale des photodiodes, une réinitialisation globale des noeuds de lecture, et dans le temps de ladite réinitialisation globale des noeuds de lecture, une réinitialisation globale des noeuds mémoire via l'activation globale des deuxièmes transistors de transfert. 15 12. Capteur d'image selon l'une quelconque des revendications précédentes, dans lequel la sélection en lecture pour une paire de lignes, est obtenue par le deuxième transistor de réinitialisation (T2) des pixels, le contrôleur étant configuré pour activer sélectivement ledit transistor en correspondance avec une commutation sélective 20 d'une impulsion de tension de réinitialisation sur une électrode de polarisation dudit transistor.