Brevet FR3072841A1 — publié le 20190426

Circuit électronique avec dispositif de surveillance de l'alimentation utilisant un seuil de déclenchement choisi dans une plage de tensions autour d'une tension de bande interdite. Des modes de réalisation de l'invention concernent les circuits intégrés, et particulièrement la gestion du démarrage et du fonctionnement des circuits intégrés en fonction de la tension d' alimentation. Afin d'éviter des dysfonctionnements des circuits intégrés, il existe des dispositifs permettant de retarder le démarrage d'un circuit électronique jusqu'à ce que la tension d'alimentation du circuit ait atteint un premier seuil. Ces dispositifs peuvent également couper le circuit intégré si la tension d'alimentation passe sous un deuxième seuil, le premier seuil pouvant être classiquement égal ou inférieur au premier seuil. Ces dispositifs sont connus de l'homme du métier sous la (POR dénomination anglo-saxonne « Power On Reset circuits» circuits). Cependant, les systèmes existants présentent certains inconvénients, notamment une marge d'erreur trop importante, de l'ordre de 10 à 20%. Cette marge d'erreur peut par ailleurs varier en fonction de la température, du seuil de tension, ou de la technologie du circuit intégré. D'autres dispositifs, présentent une précision satisfaisante, mais ne permettent pas de choisir le premier seuil et le deuxième seuil à des valeurs inférieures à une certaine limite, par exemple 1,2 volt. Il existe donc un besoin d'améliorer ce type de dispositif. Ainsi, selon un mode de réalisation, il est proposé un dispositif de surveillance de l'alimentation d'un circuit intégré, ayant une précision élevée et peu sensible aux changements de température, de seuil de tension ou de procédé de fabrication, et permettant de fixer un seuil de démarrage dans une gamme de valeur plus importante. Selon un aspect, il est proposé circuit électronique comportant une borne d'alimentation configurée pour recevoir une tension 2 d'alimentation, une première borne de sortie et une borne de référence destinée à recevoir une tension de référence, et comportant un dispositif de surveillance de la tension d'alimentation, comportant un coeur de générateur de tension de bande interdite comprenant une 5 première borne et une deuxième borne couplées à la borne d'alimentation par l'intermédiaire d'un module d'alimentation en courant configuré pour alimenter le coeur avec un courant ajustable, et des moyens de contrôle connectés aux deux bornes du coeur et configurés pour délivrer, sur la première borne de sortie, un signal de 10 contrôle ayant un premier état lorsque la tension d'alimentation augmente et reste inférieure à un premier seuil réglable en fonction de la valeur dudit courant et correspondant à une égalité entre les première et deuxième bornes, et un deuxième état lorsque la tension d'alimentation devient supérieure ou égale au premier seuil 15 Ainsi, un coeur de générateur de bande interdite peut être avantageusement utilisé pour détecter l'égalité entre sa première et sa deuxième borne. La tension d'alimentation lors de cette détection correspond au premier seuil. Le coeur permet une détection particulièrement précise du seuil 20 de tension, peu sensible aux variations de température, de procédé de fabrication, ou de seuil de tension. En outre, l'utilisation d'un coeur alimenté en courant permet avantageusement, en modulant le courant de façon appropriée, d'obtenir une tension de seuil sur une grande plage de valeurs, 25 comprenant notamment des valeurs inférieures à 1,2 volt, mais aussi des valeurs supérieures ou égales à 1,2 volt. En d'autres termes le premier seuil peut être inférieur, supérieur, ou égal à une tension de bande interdite. Une structure de coeur particulièrement simple à réaliser et peu 30 encombrante en termes de surface, utilise des transistors PNP et trois résistances. Cet exemple n'est bien entendu toutefois non limitatif, d'autres structures de coeur pouvant être envisagées. Plus précisément, selon cet exemple non limitatif, le coeur comporte deux branches respectivement couplées aux deux bornes du 3 coeur et comportant respectivement des transistors bipolaires PNP montés en diode et configurés pour présenter des densités de courant différentes, La branche présentant la densité de courant la plus grande comportant en outre une résistance principale. 5 Le coeur comporte également deux résistances auxiliaires respectivement connectées entre les deux bornes du coeur et une borne de référence destinée à recevoir une tension de référence, par exemple la masse. Le module d'alimentation en courant peut comporter 10 un générateur de courant couplé entre la borne d'alimentation et la borne de référence commandable par la tension d'alimentation et configuré pour générer ledit courant ajustable, un deuxième miroir de courant couplé entre la borne 15 d'alimentation et la première borne, et un deuxième miroir de courant couplé entre la borne d'alimentation et la deuxième borne, le premier et le deuxième miroirs de courant étant configurés pour recopier le courant ajustable délivré par le générateur de 20 courant. Le premier seuil de tension peut être inférieur, supérieur ou égal à la tension de bande interdite. Le générateur de courant peut comporter un transistor MOS couplé en série avec une résistance d'ajustement, dont la valeur 25 contribue à ajuster la valeur du courant d'ajustement. Ainsi, il est avantageusement possible de modifier le premier seuil de tension en ajustant la valeur de la résistance d'ajustement. Les moyens de contrôle peuvent être configurés pour délivrer le signal de contrôle dans son premier état lorsque la tension 30 d'alimentation redescend en dessous du premier seuil. Selon un mode de réalisation, les moyens de contrôle comportent un premier comparateur dont une première entrée est couplée à la première borne, dont une deuxième entrée est couplée à la 4 deuxième borne, et dont la sortie est couplée à la première borne de sortie. Selon un mode de réalisation, le circuit peut comporter un générateur de tension de bande interdite incorporant le coeur, 5 possédant des moyens d'égalisation activables par le signal de contrôle, et une deuxième borne de sortie, les moyens d'égalisation étant inactivés lorsque le signal de contrôle est dans son premier état, et activés lorsque le signal de contrôle est dans son deuxième état, la deuxième borne de sortie étant apte à délivrer la tension de bande 10 interdite lorsque les moyens d'égalisation sont activés. Ainsi, un même coeur est utilisé pour le dispositif et pour le générateur de tension de bande interdite, ce qui permet avantageusement une économie de surface par rapport à un circuit dans lequel le dispositif et le générateur de tension de bande interdite 15 utiliseraient chacun un coeur distinct. Il convient de noter ici que cet aspect de l'invention prévoyant d'utiliser le même coeur pour d'une part un générateur de tension de bande interdite avec des moyens d'égalisation activables et pour d'autre part un dispositif de surveillance de la tension d'alimentation, 20 est compatible avec toute structure de coeur, avec toute structure de module d'alimentation en courant et quelle que soit la valeur du premier seuil. Selon un mode de réalisation, les moyens de contrôle comportent un deuxième comparateur dont une première entrée est 25 couplée à la première borne, dont une deuxième entrée est couplée à la deuxième borne, et dont la sortie est configurée pour générer un premier signal ayant un premier état lorsque la tension d'alimentation est supérieure ou égale au premier seuil de tension, et un troisième comparateur dont une première entrée est couplée à la deuxième borne 30 de sortie, dont une deuxième entrée est couplée à la borne d'alimentation, et dont la sortie est configurée pour générer un deuxième signal ayant le deuxième état lorsque la tension d'alimentation est supérieure ou égale au premier seuil, le dispositif comportant en outre une porte logique de type ET dont une première 5 entrée est couplée à la sortie du deuxième comparateur, dont une deuxième entrée est couplée à la sortie du troisième comparateur par l'intermédiaire d'une porte logique inverseuse, et dont la sortie est couplée à la première borne de sortie. 5 Cela permet avantageusement de générer un signal de contrôle lorsque la tension d'alimentation redescend sous le seuil de tension, malgré la présence de l'amplificateur du générateur de tension de bande interdite qui a un gain plus élevé que celui du premier comparateur. 10 Les moyens de contrôle peuvent être configurés pour délivrer le signal de contrôle dans son premier état lorsque la tension d'alimentation redescend au dessous d'un deuxième seuil inférieur au premier seuil. La deuxième entrée du deuxième comparateur peut être couplée 15 à la borne d'alimentation par l'intermédiaire d'un pont diviseur de tension, de façon à ce que le troisième comparateur soit configuré pour générer le deuxième signal dans le premier état lorsque la tension d'alimentation est supérieure ou égale à un deuxième seuil de tension, le deuxième seuil de tension étant inférieur au premier seuil de 20 tension. L'utilisation de seuils de tension qui sont différents lors de la montée et lors de la descente de la tension d'alimentation confère un comportement hystérétique au dispositif et permet avantageusement d'éviter des phénomènes d'oscillation qui pourraient apparaître lors de 25 l'utilisation d'un même seuil. - les figures 1 à 4 illustrent des modes de réalisation de l' invention. La figure 1 illustre un circuit électronique CI comportant un dispositif DIS de surveillance de l'alimentation générale du circuit CI, 30 configuré pour générer un signal de contrôle CTRL au niveau d'une borne de sortie BS, à destination du circuit électronique intégré CI. L'état du signal de contrôle CTRL change en fonction de la valeur de la tension d'alimentation générale Vcc du circuit CI, et 6 permet au circuit CI de fonctionner uniquement si la tension d'alimentation Vcc est supérieure à un premier seuil. Par exemple, le signal de contrôle CTRL peut être dans un premier état, par exemple un état bas, ou dans un deuxième état, par 5 exemple un état haut, et le circuit CI est configuré pour fonctionner lorsque le signal de contrôle CTRL est dans son deuxième état, et pour se couper lorsque le signal de contrôle CTRL est dans son premier état. Le dispositif DIS est configuré pour générer le signal de 10 contrôle CTRL ayant le deuxième état lorsque la tension à la borne d'alimentation BV est supérieure ou égale au premier seuil de tension. Ici, la tension d'alimentation générale Vcc du circuit intégré CI est fournie par une batterie (non représentée), couplée à une borne d'alimentation BV du circuit intégré CI. 15 Le dispositif DIS est couplé à la borne d'alimentation BV par l'intermédiaire d'un amplificateur suiveur AS associé à un premier pont diviseur de tension DIV1, configuré pour délivrer une tension proportionnelle à la tension d'alimentation Vcc à un noeud intermédiaire NI. 20 Le premier pont diviseur de tension DIV1 comporte une première résistance de pont R10 et une deuxième résistance de pont R11, couplées en série entre la borne d'alimentation BV et une borne de référence BR, destinée à être alimentée par une tension de référence, ici la masse. 25 Le noeud intermédiaire NI est ici couplé entre la première résistance de pont R10 et la deuxième résistance de pont R11 via l'amplificateur suiveur AS. L'amplificateur suiveur AS permet avantageusement d'isoler en courant le dispositif DIS du premier pont diviseur DIV1. 30 Le dispositif DIS comporte un coeur CR, comprenant une première borne BE1 et une deuxième borne BE2. Le coeur CR comporte ici un premier transistor bipolaire PNP, référencé Q 1, monté en diode et connecté en série avec une résistance principale Rp entre la première borne BE1 et la borne de référence BR. 7 Le premier transistor Q1 en série avec la résistance principale Rp forment ici une première branche BR1 du coeur CR. Le coeur CR comporte également un deuxième transistor bipolaire PNP référencé Q2, également monté en diode, et connecté 5 entre la deuxième borne BE2 du coeur et la borne de référence BR. Le deuxième transistor Q2 couplé entre la deuxième borne BE2 et la borne de référence BR forme ici une deuxième branche BR2 du coeur CR. La taille du premier transistor Q1 et la taille du deuxième 10 transistor Q2 sont différentes, et sont dans un rapport de surface M, de façon à ce que la densité de courant traversant le deuxième transistor Q2 soit M fois plus importante que la densité de courant traversant le premier transistor Ql. Par exemple ici, la taille du premier transistor Q1 est huit fois 15 supérieure à la taille du deuxième transistor Q2. Bien entendu, il serait aussi possible d'utiliser un transistor Q2 et M transistors Q1 en parallèle, tous de la même taille que le deuxième transistor Q2. Le coeur CR comporte en outre une première résistance 20 auxiliaire Rxl couplée entre la première borne BE1 et la borne de référence BR, et une deuxième résistance auxiliaire Rx2 couplée entre la deuxième borne BE2 et la borne de référence BR. Ici, la première résistance auxiliaire Rxl et la deuxième résistance auxiliaire Rx2 ont toutes les deux une valeur de 10 méga ohms. 25 Un module d'alimentation en courant MIR est couplé entre le noeud intermédiaire NI et le dispositif DIS, et est configuré pour alimenter le coeur CR avec un courant ajustable la. Le module d'alimentation en courant MIR comporte ici un générateur de courant GC, configuré pour générer le courant ajustable 30 la, et comportant un premier transistor MOS TR1 et une première résistance R1, ou résistance d'ajustement, couplés en série entre la borne d'alimentation et la borne de référence. La grille du premier transistor MOS TR1 est couplée au noeud intermédiaire NI. 8 Ainsi, le générateur de courant est commandé par la tension au noeud intermédiaire NI, proportionnelle à la tension d'alimentation Vcc, et la valeur du courant ajustable la dépend donc de la valeur de la tension d'alimentation Vcc ainsi que de la valeur de la première 5 résistance Ri. Le module d'alimentation en courant MIR comporte en outre un premier miroir de courant Ml, configuré pour fournir le courant ajustable la à la première borne BE1, et un deuxième miroir de courant Ml, configuré pour fournir le courant ajustable la à la deuxième borne 10 BE2. Le premier et le deuxième miroir de courant M1 et M2 comportent respectivement un deuxième et un troisième transistor MOS TR2 et TR3, couplés en série entre la borne d'alimentation BV et respectivement la première borne BE1 et la deuxième borne BE2. 15 Les grilles des deuxième et troisième transistors MOS TR2 et TR3 sont couplées au noeud intermédiaire NI. Le coeur CR du dispositif DIS est ici analogue à un coeur de dispositif de génération de tension de bande interdite (« Bandgap », en langue anglaise) alimenté en courant. 20 Comme il est connu de l'homme du métier, un générateur de tension de bande interdite comporte classiquement, en plus d'un coeur analogue au coeur CR décrit précédemment, des moyens d'égalisation comportant un amplificateur et un étage de contre réaction configurés pour égaliser la tension à la première borne BE1 et à la deuxième 25 borne BE2 du coeur CR. Et, lorsque la tension à la première borne BE1 est égale à la tension à la deuxième borne BE2, le courant ajustable la circulant dans la première branche BR1 et dans la deuxième branche BE2 est égal à un courant de bande interdite à partir duquel il est possible d'obtenir une tension de bande interdite. 30 Une tension de bande interdite est indépendante de la température. Ainsi les moyens d'égalisation permettent de maintenir égales les tensions aux première et deuxième bornes BE1 et BE2, et donc maintenir une tension de bande interdite au noeud intermédiaire NI. 9 Cela est possible avec un rapport entre la valeur de la résistance principale Rp et la valeur des résistances auxiliaire Rxl et Rx2 de l'ordre de 10. Par exemple ici, la résistance principale Rp a une valeur de 1 méga ohm. 5 Il est donc connu de l'homme du métier que lorsque les tensions aux première et deuxième bornes BE1 et BE2 sont égales, le courant ajustable Ta est un courant de bande interdite, particulièrement stable. L'obtention du courant de bande interdite est réalisée avec une 10 grande précision, de l'ordre de 1 à 3%. Il est donc avantageux d'utiliser l'égalité entre les deux tensions aux bornes BE1 pour définir le premier seuil. Ainsi, le premier seuil correspond à la valeur de la tension d'alimentation lorsque le courant ajustable est un courant de bande 15 interdite, c'est à dire lorsque la tension à la première borne BE1 est égale à la tension à la deuxième borne BE2. Ici, le premier seuil est égal à 1,2 volt. Ici, le dispositif DIS ne comporte pas de moyens d'égalisation, les tensions à la première borne BE1 et à la deuxième borne BE2 ne 20 sont donc pas maintenues égales. Le dispositif DIS comporte des moyens de contrôle MC, comportant ici un premier comparateur CMP1 dont une première entrée Eh l est couplée à la première borne BE1, une deuxième entrée E12 est couplée à la deuxième borne BE2, et dont la sortie est couplée à la 25 première borne de sortie BS1 du dispositif DIS. Le premier comparateur CMP1 est ici configuré pour générer le signal de contrôle CTRL dans son deuxième état lorsque la tension à la première borne BE1 est supérieure ou égale à la tension à la deuxième borne BE2. 30 En d'autres termes, le premier comparateur CMP1 génère le signal de contrôle CTRL ayant son premier état lorsque la tension d'alimentation a atteint le premier seuil. En fonctionnement, au démarrage de l'alimentation générale, la tension Vcc augmente progressivement vers sa valeur maximale. 10 Dans une première phase, la tension Vcc est inférieure au premier seuil, et la tension à la première borne BE1 est inférieure à la tension à la deuxième borne BE2. Au fur et à mesure que la tension d'alimentation Vcc se 5 rapproche du premier seuil, l'écart entre la tension à la première borne BE1, c'est à dire sur la première entrée Ell du premier comparateur CMP1, et la tension à la deuxième borne, c'est à dire sur la deuxième entrée E12 du premier comparateur CMP1, diminue. Une deuxième phase débute lorsque la valeur de la tension 10 d'alimentation Vcc atteint le premier seuil, c'est à dire quand le courant ajustable Ta est un courant de bande interdite. Les tensions aux bornes BE1 et BE2 sont alors égales. La tension d'alimentation Vcc continue d'augmenter depuis le premier seuil jusqu'à sa valeur maximale, à laquelle elle se stabilise. 15 Dans cette deuxième phase, la tension à la première borne BE1 est donc égale, puis supérieure à la tension à la deuxième borne BE2. Le premier comparateur CMP1 délivre donc le signal de contrôle CTRL ayant son deuxième état et le circuit électronique CI démarre son fonctionnement. 20 Et, pendant le fonctionnement du circuit intégré CI, il est possible qu'en raison d'un dysfonctionnement, l'alimentation chute brutalement. Dans le cas où la tension d'alimentation Vcc chute en dessous du premier seuil, c'est à dire également si la tension à la première borne BE1 devient à nouveau inférieure à la tension à la 25 deuxième borne BE2, la premier comparateur CMP1 délivre le signal de contrôle CTRL dans son premier état et le circuit intégré CI arrête son fonctionnement. Il est donc possible ici de s'assurer que le circuit intégré CI ne fonctionne pas si la tension d'alimentation Vcc est trop faible. 30 En outre, comme indiqué plus haut, l'utilisation du coeur CR, analogue à un coeur de générateur de tension de bande interdite, permet d'obtenir le premier seuil avec une précision élevée, en obtenant un premier seuil avec une précision de 1 à 3%. 11 De plus, l'ajustement de la valeur de la première résistance R1 permet avantageusement de modifier la valeur du courant ajustable Ta, et donc la tension de seuil. Afin de modifier la valeur de la première tension de seuil, il 5 serait également possible de faire varier les valeurs des résistances de pont R10 et R11. A titre indicatif, ici, lorsque le courant ajustable a une valeur de courant de bande interdite, la tension à la borne d'alimentation est égale à 1 volt. 10 La figure 2 illustre un mode de réalisation dans lequel le coeur CR du dispositif DIS est partagé avec un générateur de tension de bande interdite BG. Le générateur de bande interdite BG comporte le coeur CR, et des moyens d'égalisation EG comportant un amplificateur AMP dont 15 l'entrée inverseuse est couplée à la première borne BE1 du coeur CR, et dont l'entrée non inverseuse est couplée à la deuxième borne BE2 du coeur CR, et une deuxième borne de sortie B52. Les moyens d'égalisation EG comportent en outre un couplage entre la sortie de l'amplificateur AMP, couplée ici à la deuxième borne 20 de sortie B52, et le noeud intermédiaire NI par l'intermédiaire d'un premier interrupteur INT1 commandé par le signal de contrôle CTRL. Le premier interrupteur INT1 est configuré pour être dans un état ouvert lorsque le signal de contrôle CTRL est dans son premier état, et dans un état fermé lorsque le signal de contrôle CTRL est dans son 25 deuxième état. Le générateur de tension de bande interdite BG comporte en outre un troisième miroir de courant M3, comportant un quatrième transistor MOS TR4 et une deuxième résistance R2 couplés entre la borne d'alimentation BV et la borne de référence BR. 30 La grille du quatrième transistor MOS est couplée au noeud intermédiaire NI via le premier interrupteur INT1 et un deuxième interrupteur INT2 configuré pour être dans un état ouvert lorsque le signal de contrôle CTRL est dans son premier état, et dans un état fermé lorsque le signal de contrôle CTRL est dans son deuxième état. 12 La deuxième borne de sortie BS2 est couplée ici entre le quatrième transistor MOS TR4 et la deuxième résistance R2. Ainsi, lorsque l'amplificateur AMP est activé, et que les interrupteurs INT1 et INT2 sont fermés, la deuxième borne BS2 5 délivre une tension Vbg proportionnelle à une tension de bande interdite. La valeur de cette tension Vbg proportionnelle à une tension de bande interdite dépend de la valeur du courant ajustable Ta et de la valeur de la deuxième résistance R2. Ici, la valeur de la deuxième résistance R2 est avantageusement 10 choisie de façon à ce que la tension Vbg proportionnelle à une tension de bande interdite corresponde au premier seuil. L'amplificateur AMP est activable par le signal de contrôle CTRL et est configuré pour être activé lorsque le signal de contrôle CTRL est dans son deuxième état. 15 En fonctionnement, lorsque la tension d'alimentation atteint le premier seuil, le premier comparateur CMP1 délivre le signal de contrôle CTRL dans son deuxième état, l'amplificateur AMP s'active, et l'interrupteur INT se ferme. La deuxième borne de sortie BS2 délivre donc la tension Vbg proportionnelle à une tension de bande 20 interdite. Il est ainsi possible d'utiliser un coeur de générateur de tension de bande interdite existant dans le circuit intégré pour réaliser le dispositif DIS. Cela permet avantageusement un gain de surface sur le dispositif, par rapport à un circuit comportant un générateur de tension 25 de bande interdite qui serait distinct du dispositif DIS. Cela étant, le premier comparateur CMP1, l'amplificateur suiveur AS, et l'amplificateur AMP fonctionnent simultanément, mais puisque l'amplificateur AMP a un gain plus élevé, il impose une tension au noeud intermédiaire NI permettant de maintenir le courant 30 ajustable Ta à une valeur de courant de bande interdite. Les tensions à la première borne BE1 et à la deuxième borne BE2 sont donc maintenues égales par l'amplificateur AMP. Ainsi, si la tension d'alimentation Vcc diminue, par exemple de façon à passer à nouveau sous le premier seuil, les tensions aux 13 première et deuxièmes bornes BE1 et BE2 ne varient pas, et donc la sortie du premier comparateur CMP1 n'est pas apte à délivrer le signal de contrôle CTRL dans sont premier état. Il n'est donc pas possible de détecter une chute de la tension 5 d'alimentation Vcc dans laquelle la tension d'alimentation Vcc passerait de nouveau sous le premier seuil. Afin de pouvoir détecter une telle chute de tension, il est possible, comme l'illustre la figure 3, que les moyens de comparaison MC comportent, à la place du premier comparateur CMP1, un 10 deuxième comparateur CMP2 dont une première entrée E21 est couplée à la première borne BE1, une deuxième entrée E22 couplée à la deuxième borne BE2, et un troisième comparateur CMP3, dont une première entrée E31 est couplée à la deuxième borne de sortie BS2, et dont une deuxième entrée E32 est couplée à la borne d'alimentation 15 BV de façon à recevoir la tension d'alimentation Vcc. Afin d'éviter des phénomènes d'oscillation lorsque la valeur de la tension d'alimentation franchit le seuil de tension, les deuxième et troisième comparateurs CMP2 et CMP3 sont ici des comparateurs à hystérésis. 20 En outre, l'amplificateur AMP et le troisième comparateur CMP3 sont activables par le signal de contrôle CTRL. En particulier, lorsque le signal de contrôle CTRL est dans son premier état, l'amplificateur AMP et le troisième comparateur CMP3 sont désactivés, et lorsque le signal de contrôle CTRL est dans son 25 deuxième état, l'amplificateur AMP et le troisième comparateur CMP3 sont activés. Le deuxième comparateur CMP2 est configuré pour délivrer un premier signal SIG1 ayant un premier état, ici un état bas, si la tension d'alimentation est inférieure au premier seuil de tension, c'est à dire si 30 la tension à la première borne BE1 est inférieure à la tension à la deuxième borne BE2, et ayant un deuxième état, ici un état haut, si la tension d'alimentation est supérieure ou égale au premier seuil de tension, c'est à dire si la tension à la première borne BE1 est supérieure ou égale à la tension à la deuxième borne BE2. 14 Le troisième comparateur CMP3 est configuré pour, lorsqu'il est activé, délivrer le deuxième signal SIG2 ayant un premier état, ici un état bas, si la tension sur sa deuxième entrée E32, ici la tension d'alimentation Vcc, est supérieure ou égale à la tension sur sa 5 première entrée E31, ici la tension sur la deuxième borne de sortie BS2, et pour délivrer le deuxième signal SIG2 dans un deuxième état, ici un état haut, si la tension sur sa deuxième entrée E32 est inférieure à la tension sur sa première entrée E3 1. Lorsque le troisième comparateur CMP3 est désactivé, sa sortie 10 délivre un état bas. Par exemple, la sortie du troisième comparateur CMP3 peut être couplée à un circuit comportant des transistors de rappel vers l'état bas (« Pull down transistors » en langue anglaise), activable par le signal de contrôle CTRL. Le deuxième comparateur CMP2 et le troisième comparateur 15 CMP3 ont ici chacun leur sortie couplée en entrée d'une porte logique PL. La porte logique PL a sa sortie couplée à la première borne de sortie BS du dispositif DIS, et est configurée pour délivrer le signal de contrôle CTRL. 20 En fonctionnement, par exemple au démarrage du circuit CI, la tension d'alimentation Vcc augmente progressivement vers sa valeur maximale. Lors d'une première phase, durant laquelle la tension d'alimentation Vcc augmente en restant inférieure au premier seuil, la 25 tension à la première borne BE1 est inférieure à la tension à la deuxième borne BE2, et le deuxième comparateur CMP2 délivre le premier signal SIG1 dans son premier état. Le troisième comparateur CMP3 est désactivé et délivre un état bas. La porte inverseuse PI délivre donc un état haut en entrée de la 30 porte logique PL. Ainsi, les états des deux entrées de la porte logique PL de type ET sont différents, la porte logique PL délivre donc le signal de contrôle CTRL dans son premier état. 15 Lors d'une deuxième phase, débutant lorsque le premier seuil de tension est atteint, c'est à dire lorsque les tensions aux première et deuxième bornes BE1 et BE2 sont égales, le deuxième comparateur CMP2 délivre le premier signal SIG1 ayant un état haut. 5 Ainsi, les entrées de la porte logique PL sont toutes les deux à l'état haut, et la porte logique PL, dont la sortie est couplée à la borne de sortie BS, délivre le signal de contrôle CTRL ayant un état haut. A la réception du signal de contrôle CTRL ayant la deuxième valeur, le circuit CI débute son fonctionnement, l'interrupteur INT 10 passe en position fermée, et l'amplificateur AMP et le troisième comparateur CMP3 sont activés. Ainsi, la première entrée E31 du troisième comparateur CMP3, couplée à la deuxième borne de sortie BS2, reçoit la tension Vbg proportionnelle à une tension de bande interdite, qui est ici égale au 15 premier seuil, et qui est donc dans la deuxième phase inférieure à la tension d'alimentation Vcc reçue sur la deuxième entrée E32. Le troisième comparateur CMP3 continue donc de délivrer le deuxième signal SIG2 ayant un état bas. L'amplificateur AMP ayant un gain plus élevé, il impose la 20 tension de bande interdite au noeud intermédiaire NI, ici 1,2 volt. Et, si la tension d'alimentation Vcc diminue de façon à passer à nouveau sous le premier seuil, alors le troisième comparateur CMP3 délivre le deuxième signal SIG2 ayant un état haut. La porte inverseuse PI délivre donc un état haut, les entrées de 25 la porte logique PL de type ET sont donc différentes. La porte logique PL délivre donc le signal de contrôle CTRL ayant le premier état, ici un état bas et le circuit CI cesse alors son fonctionnement. Il est également possible de définir un deuxième seuil, 30 inférieur au premier seuil de tension, utilisé lorsque la tension d'alimentation chute. Cela permet avantageusement d' éviter des phénomènes d'oscillation du dispositif lorsque la valeur de la tension 16 d'alimentation atteint le seuil de tension, et donc de rendre le dispositif plus stable. Comme l'illustre la figure 4, il est possible pour cela de coupler la deuxième entrée E32 du troisième comparateur CMP3 à la 5 borne d'alimentation BV via un deuxième pont diviseur de tension DIV2 délivrant une tension égale à la tension d'alimentation Vcc divisée par un premier facteur Le deuxième pont diviseur de tension DIV2 comporte ici une troisième résistance de pont R12 et une quatrième résistance de pont 10 R13, dont les valeurs sont choisies de façon à ce que le deuxième seuil de tension multiplié par ledit premier facteur soit égal à la tension Vbg proportionnelle à une tension de bande interdite. L'invention n'est pas limitée aux modes de réalisation qui viennent d'être décrits mais en embrasse toutes les variantes. 15 Ainsi l'invention est compatible avec toute structure de coeur et toute structure de module d'alimentation REVENDICATIONS1. Circuit électronique comportant une borne d'alimentation (BV) configurée pour recevoir une tension d'alimentation (Vcc), une première borne de sortie (B S1) et une borne de référence (BR) destinée à recevoir une tension de référence, et comportant un dispositif de surveillance (DIS) de la tension d'alimentation (Vcc), comportant un coeur (CR) de générateur de tension de bande interdite comprenant une première borne (BE1) et une deuxième borne (BE2) couplées à la borne d' alimentation (BV) par l' intermédiaire d'un module d'alimentation en courant (MIR) configuré pour alimenter le coeur (CR) avec un courant ajustable (la), et des moyens de contrôle (MC) connectés aux deux bornes (BE1, BE2) du coeur (CR) et configurés pour délivrer, sur la première borne de sortie (BS1), un signal de contrôle (CTRL) ayant un premier état lorsque la tension d'alimentation (Vcc) augmente et reste inférieure à un premier seuil réglable en fonction de la valeur dudit courant et correspondant à une égalité entre les première et deuxième bornes, et un deuxième état lorsque la tension d'alimentation (Vcc) devient supérieure ou égale au premier seuil. 2. Circuit selon la revendication 1, dans lequel le module d'alimentation en courant (MIR) comporte - un générateur de courant (GC) couplé entre la borne d'alimentation et la borne de référence, commandable par la tension d'alimentation et configuré pour générer ledit courant ajustable (la) - un premier miroir de courant (M1) couplé entre la borne d'alimentation (BV) et la première borne (BE1), et - un deuxième miroir de courant (M2) couplé entre la borne d'alimentation et la deuxième borne (BE2), le premier et le deuxième miroirs de courant étant configurés pour recopier le courant ajustable (la) délivré par le générateur de courant (GC). 3. Circuit selon la revendication 2, dans lequel le premier seuil est inférieur, supérieur, ou égal à une tension de bande interdite. 18 4. Circuit selon les revendications 2 ou 3, dans lequel le générateur de courant comporte un transistor MOS (TR1) couplé en série avec une résistance d'ajustement (R1), dont la valeur contribue à ajuster la valeur du courant d'ajustement (Ta). 5 5. Circuit selon l'une quelconque des revendications 1 à 4, dans lequel les moyens de contrôle (MC) sont configurés pour délivrer le signal de contrôle (CTRL) dans son premier état lorsque la tension d'alimentation redescend en dessous du premier seuil. 6. Circuit selon l'une quelconque des revendications 10 précédentes, dans lequel les moyens de contrôle (MC) comportent un premier comparateur (CMP1) dont une première entrée (E11) est couplée à la première borne (BE1), dont une deuxième entrée (E12) est couplée à la deuxième borne (BE2), et dont la sortie est couplée à la première borne de sortie (BS1). 15 7. Circuit selon l'une quelconque des revendications 1 à 4, comportant un générateur de tension de bande interdite (BG) incorporant le coeur (CR), possédant des moyens d'égalisation (EG) activables par le signal de contrôle (CTRL), et une deuxième borne de sortie (BS2), les moyens d'égalisation (EG) étant inactivés lorsque le 20 signal de contrôle (CTRL) est dans son premier état, et activés lorsque le signal de contrôle (CTRL) est dans son deuxième état, la deuxième borne de sortie (BS2) étant apte à délivrer la tension de bande interdite (Vbg) lorsque les moyens d'égalisation sont activés. 8. Circuit selon les revendications 5 et 7, dans lequel les 25 moyens de contrôle (MC) comportent un deuxième comparateur (CMP2) dont une première entrée (E21) est couplée à la première borne (BE1), dont une deuxième entrée (E22) est couplée à la deuxième borne (BE2), et dont la sortie est configurée pour générer un premier signal (SIG1) ayant un premier état lorsque la tension 30 d'alimentation est supérieure ou égale au premier seuil de tension, et un troisième comparateur (CMP3) dont une première entrée (E31) est couplée à la deuxième borne de sortie (B S2), dont une deuxième entrée (E32) est couplée à la borne d'alimentation, et dont la sortie est configurée pour générer un deuxième signal (SIG2) ayant un premier 19 état lorsque la tension d'alimentation est supérieure ou égale au premier seuil, le dispositif comportant en outre une porte logique (PL) de type ET dont une première entrée est couplée à la sortie du deuxième comparateur (CMP2), dont une deuxième entrée est couplée 5 à la sortie du troisième comparateur (CMP3) par l'intermédiaire d'une porte logique inverseuse (PI), et dont la sortie est couplée à la première borne de sortie (BS1). 9. Circuit selon la revendication 8, dans lequel les moyens de contrôle (MC) sont configurés pour délivrer le signal de contrôle 10 (CTRL) dans son premier état lorsque la tension d'alimentation (Vcc) redescend au dessous d'un deuxième seuil inférieur au premier seuil. 10. Circuit selon la revendication 9 dans lequel la deuxième entrée (E32) du troisième comparateur (CMP3) est couplée à la borne d'alimentation (BV) par l'intermédiaire d'un pont diviseur de tension 15 (DIV), de façon à ce que le troisième comparateur (CMP3) soit configuré pour générer le deuxième signal (SIG2) dans le deuxième état lorsque la tension d'alimentation (Vcc) est supérieure ou égale à un deuxième seuil de tension, le deuxième seuil de tension étant différent du premier seuil de tension.