Brevet FR3071116A1 — publié le 20190315

DISPOSITIF MODIFIANT LA VALEUR D'IMPEDANCE D'UNE RESISTANCE DE REFERENCE DESCRIPTION DOMAINE TECHNIQUE ET ART ANTÉRIEUR L'invention concerne un dispositif modifiant la valeur d'impédance d'une résistance de référence et présentant en sortie cette valeur d'impédance modifiée. L'invention est avantageusement utilisée pour former une résistance de haute valeur (RHV) dont l'impédance est par exemple supérieure ou égale à environ 1 Mn. Dans le domaine de la microélectronique, il est parfois nécessaire de disposer d'une RHV à temps continu. C'est le cas avec un amplificateur de charges utilisé par exemple en spectrométrie pour détecter les signaux électriques créés par l'impact des photons dans le détecteur. Un tel amplificateur de charges 10 est représenté sur la figure 1. L'amplificateur de charges 10 comporte une entrée 12 et une sortie 14 auxquelles sont reliées une capacité d'intégration 16 et une RHV 18, en parallèle de l'amplificateur de charges 10. La valeur de l'impédance de la RHV 18 est par exemple de l'ordre de 1 GO et celle de la capacité d'intégration 16 de l'ordre de quelques dizaines de femtofarads (fF). La RHV 18 doit présenter une capacité parasite de valeur faible (quelques fF, par exemple moins de 10 fF) et négligeable devant celle de la capacité d'intégration 16, supporter une variation de tension importante (quelques centaines de mV) et présenter une densité de bruit conforme à la physique, soit e2 = 4kBTR, avec kB la constante de Boltzmann égale à 1,38.10-231K-1 et T la température en Kelvins. Or, les impédances obtenues avec des résistances physiques intégrées fabriquées soit en silicium polycristallin haute résistivité, soit sous forme de caisson (« nwell resistor »), ou encore par diffusion, sont de l'ordre de 1 kQ/carré. Ces résistances forment donc des impédances de valeurs maximales limitées à quelques centaines de ko, c'est-à-dire moins de 1 Mn, car au-delà, les résistances ont une taille trop importante et présentent une capacité parasite trop importante. Des dispositifs résistifs à temps discret, par exemple à capacités commutées, permettent d'atteindre des valeurs d'impédance élevées. Toutefois, ces 2 dispositifs ne sont pas adaptés pour former des résistances RHV à cause de leur bruit de commutation trop important. D'autres solutions sont également proposées dans les documents US 6 897 528 B2, US 2013/0069716 Al et « Implementing ultra-high-value floating 5 tunable CMOS resistors » de A. Tajalli et al., Electronics Letters, 2008, Volume 44, Issue 5, pages 349-350. Chacune de ces solutions présente toutefois au moins un des inconvénients suivants : la dynamique de tension est trop faible (quelques dizaines de mV au maximum), le bruit équivalent est trop fort, la capacité parasite est trop importante. D'autres dispositifs électroniques ayant le comportement d'une 10 résistance électrique existent : transistor MOS long, amplificateur à transconductance bouclé, convertisseur d'impédance positive. Mais ces dispositifs ne permettent pas d'obtenir toutes les caractéristiques d'une vraie RHV, à savoir : - grande valeur de R ; - densité de bruit de 4kBTR ; 15 - faible capacité parasite ; - fonctionnement en fréquence à partir du continu ; - grande excursion en tension (par exemple de 0,3 V à 1,2 V) ; - indépendance de la tension (linéarité) ; - faible sensibilité en température. 20 EXPOSÉ DE L'INVENTION Un but de la présente invention est de proposer un dispositif modifiant la valeur d'impédance d'une résistance de référence ne présentant pas les inconvénients de l'art antérieur exposés ci-dessus, c'est-à-dire permettant d'atteindre des valeurs d'impédance supérieure ou égale à environ 1 Mn et pouvant dépasser au moins 1 GO, 25 fonctionnant en temps continu et présentant les mêmes propriétés qu'une résistance physique. Pour cela, la présente invention propose un dispositif électronique comportant au moins : - une résistance de référence ; 3 - deux premières bornes entre lesquelles la résistance de référence est reliée, et deux deuxièmes bornes entre lesquelles une valeur modifiée de l'impédance de la résistance de référence est destinée à être obtenue ; - un premier circuit apte à appliquer entre les deux deuxièmes bornes 5 une tension sensiblement égale à celle se trouvant entre les deux premières bornes ; - un deuxième circuit apte à faire circuler entre les deux deuxièmes bornes un deuxième courant dont la valeur correspond à une fraction d'un premier courant destiné à circuler dans la résistance de référence entre les deux premières bornes. 10 Dans ce dispositif, la valeur d'impédance de la résistance de référence est modifiée grâce au deuxième courant imposé entre les deux deuxièmes bornes et dont la valeur correspond à une fraction de celle du premier courant. Du fait que la tension entre les deux deuxièmes bornes est sensiblement similaire à celle entre les deux premières bornes, la valeur d'impédance présentée entre les deux deuxièmes bornes est 15 bien modifiée par rapport à celle de la résistance de référence. Par exemple, en ayant un premier courant ici et un deuxième courant i1 dont le rapport des valeurs est ii/io = 1/K, le rapport entre la valeur de l'impédance obtenue entre les deux deuxièmes bornes et celle de la résistance de référence est égal à K. Le dispositif selon l'invention présente bien les propriétés recherchées, 20 à savoir : - impédance présentée entre les deux deuxièmes bornes qui peut être de très forte valeur (par exemple supérieure ou à égale à environ 1 GO), grâce au facteur multiplicatif appliqué sur la valeur de la résistance de référence, - bonne linéarité, 25 - grande dynamique de tension (l'excursion en tension obtenue entre les deux deuxièmes bornes peut approcher la valeur de la tension d'alimentation du dispositif électronique), - bruit thermique équivalent à celui d'une résistance physique de même valeur, - capacité parasite très faible (par exemple de l'ordre de 0,5 fF), 4 - fonctionnement en fréquence à partir d'une tension continue, - bonne tenue en température, - sensibilité aux dispersions conforme à celle des composants technologiques utilisés dans le dispositif électronique (par exemple : transistors MOS, 5 résistances), - bruit en 1/f dû par exemple aux transistors MOS du dispositif, - surface occupée de l'ordre de quelques centaines de um2 (par exemple moins de 1 mm2), - consommation égale à quelques dizaines de u.W (par exemple moins 10 de 100 uW). Le deuxième circuit peut comporter au moins un premier transistor FET dont la source et le drain sont chacun reliés à l'une des deux deuxièmes bornes et dont la grille est apte recevoir un potentiel électrique issu du deuxième circuit et dont la valeur dépend de celle du premier courant. La valeur du potentiel électrique appliqué sur la 15 grille du premier transistor FET peut être contrôlée par le courant circulant à travers la résistance de référence. La valeur du courant circulant à travers le premier transistor FET (courant drain-source) étant contrôlée par la valeur du potentiel appliqué sur la grille du premier transistor FET, ce courant circulant à travers le premier transistor FET a donc une valeur proportionnelle à celle du courant circulant à travers la résistance de référence. 20 De plus, le deuxième circuit peut comporter au moins : - un premier miroir de courant comprenant au moins le premier transistor FET et un deuxième transistor FET; - un deuxième miroir de courant comprenant au moins des troisième et quatrième transistors FET; 25 dans lequel les premier et deuxième transistors FET peuvent être de type différent de celui des troisième et quatrième transistors FET, et dans lequel les premier et deuxième transistors FET peuvent avoir des canaux de dimensions différentes l'un par rapport à l'autre et/ou les troisième et quatrième transistors FET peuvent avoir des canaux de dimensions différentes l'un par rapport à l'autre. 5 Le deuxième circuit utilise dans ce cas judicieusement la propriété des miroirs de courant à recopier un courant en appliquant un facteur de multiplication ou de division sur la valeur de ce courant, ce facteur étant défini par le rapport des dimensions des canaux des transistors du miroir de courant. En dimensionnant de manière différente 5 les transistors FET d'au moins un des premier et deuxième miroirs de courant, un facteur de multiplication ou de division défini par le rapport des dimensions différentes des canaux de ce ou ces miroirs de courant est donc appliqué sur le premier courant, ce qui définit la valeur du deuxième courant. En multipliant le nombre de miroirs de courant utilisés pour former le 10 deuxième circuit, un facteur de multiplication K (entre la valeur d'impédance de la résistance de référence et celle présentée par le dispositif entre les deux deuxièmes bornes) important peut être facilement obtenu sans occuper une surface importante. Quel que soit le nombre de miroirs de courant formant le deuxième circuit, ces miroirs peuvent être reliés électriquement entre eux en série afin que les 15 facteur de multiplication ou de division sur la valeur du courant traversant ces miroirs de courant se cumulent. Cela peut s'appliquer à tous les modes de réalisation décrits. En outre, le dispositif peut être tel que : - le drain du quatrième transistor FET soit relié à l'une des deux premières bornes ; 20 - le drain du troisième transistor FET soit relié au drain du deuxième transistor FET; - la source du deuxième transistor FET soit reliée à l'autre des deux premières bornes. Le deuxième circuit peut comporter en outre au moins un troisième 25 miroir de courant interposé entre le drain du troisième transistor FET et le drain du deuxième transistor FET. Ainsi, un facteur de multiplication ou de division supplémentaire, définit par le rapport des dimensions des canaux des transistors FET de ce troisième miroir de courant, vient s'ajouter à ceux des premier et deuxième miroirs de courant. 6 Le premier circuit peut comporter au moins un premier amplificateur opérationnel comprenant une première entrée reliée à l'une des deux premières bornes, une deuxième entrée reliée à l'une des deux deuxièmes bornes, et une sortie reliée au deuxième circuit. Ce premier amplificateur opérationnel assure la recopie du potentiel 5 électrique de l'une des deux premières bornes sur l'une des deux deuxièmes bornes. En outre, le dispositif peut être tel que : - une sortie du premier amplificateur opérationnel est reliée aux sources des troisième et quatrième transistors FET, les grilles des troisième et quatrième transistors FET sont reliées au drain du quatrième transistor FET, et la première entrée du 10 premier amplificateur opérationnel correspond à une entrée inverseuse, ou - la sortie du premier amplificateur opérationnel est reliée aux grilles des troisième et quatrième transistors FET, les sources des troisième et quatrième transistors FET sont aptes à recevoir un potentiel électrique de référence, et la première entrée du premier amplificateur opérationnel correspond à une entrée non inverseuse. 15 Le premier circuit peut comporter en outre un deuxième amplificateur opérationnel comprenant une entrée reliée à l'autre des deux deuxièmes bornes et une sortie reliée à l'autre des deux premières bornes, ou l'autre des deux premières bornes peut être reliée à l'autre des deux deuxièmes bornes. L'une ou l'autre de ces deux configurations permet la recopie du potentiel électrique de l'autre des deux premières 20 bornes sur l'autre des deux deuxièmes bornes. Le dispositif peut comporter en outre, lorsque le deuxième circuit comporte un nombre n de miroirs de courant, avec n nombre entier impair supérieur ou égal à 3, au moins un troisième amplificateur opérationnel interposé entre la sortie du premier amplificateur opérationnel et le deuxième miroir de courant. 25 Le dispositif peut comporter en outre plusieurs impédances de référence de valeurs différentes, et un troisième circuit apte à relier au moins l'une des impédances de référence entre les deux premières bornes. Le dispositif peut comporter en outre, lorsque le deuxième circuit comporte des miroirs de courant, un quatrième circuit apte à modifier le rapport des 30 dimensions des canaux des transistors d'au moins un des miroirs de courant. Un tel 7 quatrième circuit peut par exemple comporter des interrupteurs permettant de choisir parmi plusieurs transistors de dimensions différentes ceux qui formeront le miroir de courant. Le dispositif peut comporter en outre au moins deux résistances 5 formant un pont diviseur de tension, la résistance de référence étant reliée en parallèle à l'une des deux résistances du pont diviseur de tension. Ainsi, le rapport de multiplication K entre la valeur d'impédance de la résistance de référence et celle présentée par le dispositif entre les deux deuxièmes bornes est aisément augmenté grâce au pont diviseur de tension. 10 L'invention concerne également un circuit électronique comportant au moins : - un amplificateur de charges ; - une capacité d'intégration reliée en parallèle de l'amplificateur de charges, entre une entrée et une sortie de l'amplificateur de charges ; 15 - un dispositif tel que défini ci-dessus, relié en parallèle de l'amplificateur de charges, les deuxièmes bornes du dispositif étant reliées à l'entrée et la sortie de l'amplificateur de charges. L'invention porte également sur un circuit électronique comportant au moins : 20 - un amplificateur de charges ; - une première capacité d'intégration reliée en parallèle à l'amplificateur de charges, entre une entrée et une sortie de l'amplificateur de charges ; - un cinquième transistor FET relié en parallèle de l'amplificateur de charges, les source et drain du cinquième transistor FET étant reliés à l'entrée et la sortie 25 de l'amplificateur de charges ; - plusieurs sixièmes transistors FET comportant chacun leur drain relié à la sortie de l'amplificateur de charges par l'intermédiaire d'un interrupteur ; - plusieurs deuxièmes capacités d'intégration chacune reliée en parallèle à l'un des sixièmes transistors ; 8 - au moins un dispositif électronique tel que défini ci-dessus et dans lequel le deuxième circuit comporte au moins un premier transistor FET dont la source et le drain sont chacun reliés à l'une des deux deuxièmes bornes et dont la grille est apte recevoir un potentiel électrique issu du deuxième circuit et dont la valeur dépend de celle 5 du premier courant ; et dans lequel les cinquième et sixièmes transistors FET sont reliés à la grille du premier transistor FET. BRÈVE DESCRIPTION DES DESSINS La présente invention sera mieux comprise à la lecture de la description 10 d'exemples de réalisation donnés à titre purement indicatif et nullement limitatif en faisant référence aux dessins annexés sur lesquels : - la figure 1 représente un amplificateur de charges couplé à une résistance RHV ; - les figures 2-8 représentent plusieurs modes et variantes de 15 réalisation d'un dispositif électronique objet de la présente invention ; - la figure 9 représente un miroir de courant ayant l'un de ses transistors à largeur variable ; - les figures 10 à 13 représentent des résultats de simulation obtenus à partir d'un dispositif électronique objet de la présente invention ; 20 - la figure 14 représente un circuit électronique comprenant un dispositif de modification de valeur d'impédance d'une résistance de référence selon l'invention. Des parties identiques, similaires ou équivalentes des différentes figures décrites ci-après portent les mêmes références numériques de façon à faciliter le passage 25 d'une figure à l'autre. Les différentes parties représentées sur les figures ne le sont pas nécessairement selon une échelle uniforme, pour rendre les figures plus lisibles. 9 Les différentes possibilités (variantes et modes de réalisation) doivent être comprises comme n'étant pas exclusives les unes des autres et peuvent se combiner entre elles. EXPOSÉ DÉTAILLÉ DE MODES DE RÉALISATION PARTICULIERS 5 La figure 2 représente un dispositif électronique 100 selon un premier mode de réalisation, permettant de modifier la valeur d'impédance d'une résistance de référence 105. Le dispositif 100 comporte deux premières bornes 102, 104 auxquelles la résistance de référence 105 est reliée. Un potentiel électrique VD est destiné à être 10 obtenu sur la borne 102 et un potentiel électrique VE est destiné à être obtenu sur la borne 104. La résistance de référence 105 a une impédance de valeur Ro et est destinée à être traversée par un courant io en raison d'une tension VDE appliquée entre les deux première bornes 102, 104 et à laquelle la résistance de référence 105 est soumise. Le dispositif 100 comporte également deux deuxièmes bornes 106, 108 15 entre lesquelles une valeur modifiée de l'impédance de la résistance de référence 105 est destinée à être obtenue. Un potentiel électrique VA est destiné à être obtenu sur la borne 106 et un potentiel électrique VB est destiné à être obtenu sur la borne 108. Le dispositif 100 est destiné à être traversé, via les deuxièmes bornes 106, 108, par un courant i1. Le dispositif 100 comporte un premier amplificateur opérationnel 110 20 comportant son entrée non inverseuse reliée à la borne 106, et donc au potentiel électrique VA, et son entrée inverseuse reliée à la borne 102 et donc au potentiel électrique VD. Le dispositif 100 comporte un deuxième amplificateur opérationnel 112 comportant son entrée non inverseuse reliée à la borne 108, et donc au potentiel 25 électrique VB, et son entrée inverseuse reliée à la borne 104 et donc au potentiel électrique VE. La sortie du deuxième amplificateur opérationnel 112 est reliée directement à son entrée inverseuse, formant ainsi un montage suiveur, ainsi qu'à l'entrée d'un premier miroir de courant 114 formé d'un premier transistor FET 116 et 10 d'un deuxième transistor FET 118. Ce premier miroir de courant délivre le courant i1. Les premier et deuxième transistors FET 116, 118 sont ici de type P. La sortie du premier amplificateur opérationnel 110 est reliée à un deuxième miroir de courant 120 destiné à recevoir en entrée le courant ici et à délivrer un 5 courant i2 dont la valeur est fonction du rapport des dimensions de troisième et quatrième transistors FET 122, 124 formant le deuxième miroir de courant 120. Les troisième et quatrième transistors FET 122, 124 sont de type opposé à celui des premier et deuxième transistors FET 116, 118, c'est-à-dire ici de type N. Le premier amplificateur opérationnel 110 comporte sa sortie reliée aux 10 sources des troisième et quatrième transistors FET 122, 124, fournissant la somme des courants io et i2 aux sources des troisième et quatrième transistors FET 122, 124. Le drain du quatrième transistor FET 124 est relié à la borne 102 ainsi qu'aux grilles des troisième et quatrième transistors FET 122, 124. Le drain du troisième transistor FET 122 est relié au drain du deuxième transistor FET 118, reliant ainsi entre 15 eux les premier et deuxième miroirs de courant 114, 120. Les premier et deuxième miroirs de courant 114, 120 peuvent être vus comme étant reliés en série l'un à l'autre. Le drain du deuxième transistor FET 118 est relié aux grilles des premier et deuxième transistors FET 116, 118. Le drain du premier transistor FET 116 est relié à la borne 106 et la source du premier transistor FET 116 est reliée à la borne 108. 20 Au sein du dispositif 100, les amplificateurs opérationnels 110, 112 forment un premier circuit apte à appliquer entre les deux deuxièmes bornes 106, 108 une tension sensiblement égale à celle se trouvant entre les deux premières bornes 102, 104. Le premier amplificateur opérationnel 110 assure l'égalité des valeurs des potentiels électriques VA et VD. De même, le deuxième amplificateur opérationnel 112 assure 25 l'égalité des valeurs des potentiels électriques VB et VE. Ce premier circuit permet donc d'avoir : VAB = VDE = R0.i0 (1) avec Ro.i0 correspondant à la tension aux bornes de la résistance de référence 105. Le dispositif 100 représenté sur la figure 2 est adapté pour fonctionner 30 avec VB > VA. Dans ce cas, les miroirs de courants 114 et 120 sont tels que les premier et 11 deuxième transistors 116, 118 formant le premier miroir de courant 114 sont de type P, et que les troisième et quatrième transistors 122, 124 formant le deuxième miroir de courant 120 sont de type N. Les miroirs de courant 114, 120 forment ensemble un deuxième circuit 5 apte à faire circuler entre les deux deuxièmes bornes 106, 108 le courant i1 dont la valeur correspond à une fraction (ou éventuellement un multiple) du courant io. En effet, les valeurs des courants io, i2 et i1 sont liées entre elles par les rapports des dimensions des transistors FET formant chacun des miroirs de courants 114, 120. Ainsi, la relation liant les valeurs des courants io et i2 est : 10 i0 = k2.i2 avec k2 = (W124/W122)-(L122/L124) (2) avec W122 la largeur de canal du troisième transistor 122, W124 la largeur de canal du quatrième transistor 124, L122 la longueur de canal du troisième transistor 122, et L124 la longueur de canal du quatrième transistor 124. En réalisant les troisième et quatrième transistors 122, 124 avec des 15 canaux de longueurs égales l'une de l'autre, la relation (2) reliant les valeurs des courants io et i2 devient alors : i0 = k2.i2 = (W124/W122)-i2 (3) En outre, la relation liant les valeurs des courants i2 et i1 est : i2 = k1.i1, et ki. = (W11s/W116)-(L116/U1s) (4) 20 avec W116 la largeur de canal du premier transistor 116, W118 la largeur de canal du deuxième transistor 118, L116 la longueur de canal du premier transistor 116, et Lng la longueur de canal du deuxième transistor 118. En réalisant les premier et deuxième transistors 116, 118 avec des canaux de longueurs égales l'une de l'autre, la relation (4) entre les courants i2 et i1 25 devient alors : i2 = k1.i1 = (W11s/W116)-i1 (5) Ainsi, avec des transistors 116, 118, 122 et 124 ayant tous des canaux de même longueur, la relation entre les courants io et i1 est donc : io = k1.k2.i1 = (W11s/W116)- (W124/W122)-i1 = K.i1 (6) 12 Avec v1 la tension entre la source et le drain du premier transistor 116 et i1 le courant circulant entre les deuxièmes bornes 106 et 108, la résistance RAB est telle que : RAB = Viiil. = VABill. (7) 5 Du fait que le potentiel VA est égal au potentiel VD et que le potentiel VB est égal au potentiel VE, et en considérant les équations (6) et (7) ci-dessus, RAB est telle que : RAB = VED.K/io = K.R0 (8) Ainsi, le dispositif 100 permet de présenter entre les deux deuxièmes 10 bornes 106, 108 une impédance de valeur égale à celle de la résistance Ro multipliée par le facteur K. De manière avantageuse, en choisissant une résistance de référence 105 ayant une impédance élevée, par exemple égale à 100 kO, et en dimensionnant les canaux des transistors FET des miroirs de courant 114, 120 tels que k1 = k2 = 100, le 15 dispositif 100 permet de former une résistance RHV dont l'impédance est par exemple Ro = 1GO. La figure 3 représente un dispositif 100 de modification d'impédance selon un deuxième mode de réalisation. Le dispositif 100 selon ce deuxième mode de réalisation comporte les 20 mêmes éléments que ceux du dispositif 100 selon le premier mode de réalisation représenté sur la figure 2, c'est-à-dire les amplificateurs opérationnels 110, 112 (sur la figure 3, une seule entrée de l'amplificateur 112 qui monté en suiveur est représentée, cette unique entrée correspondant à l'entrée non inverseuse de l'amplificateur opérationnel 112) et les miroirs de courant 114, 120 formés des transistors FET 116, 118, 25 122 et 124. A la différence du premier mode de réalisation, les transistors FET 116, 118 sont ici de type N et les transistors FET 122, 124 sont de type P. En inversant ainsi la polarité des transistors FET, le dispositif 100 représenté sur la figure 3 est adapté pour fonctionner avec VB VB), il est possible de relier entre eux les composants de deux 5 dispositifs 100 de polarités opposés (l'un correspondant à celui représenté sur la figure 2 et l'autre correspondant à celui représenté sur la figure 3) aux niveau de leurs bornes 106, 108. Ainsi, suivant le signe de la tension VAB, les composants de l'un ou l'autre des deux dispositifs 100 permettent l'obtention de la valeur d'impédance modifiée entre les bornes 106, 108. Un tel dispositif peut être muni d'interrupteurs connectant les 10 composants de l'un ou l'autre des deux dispositifs 100 aux bornes 106, 108 suivant le signe de la tension VAB. Selon un autre mode de réalisation permettant d'avoir un dispositif de modification de la valeur d'impédance de la résistance de référence 105 fonctionnant indépendamment des valeurs des potentiels électriques VA et VB, ce dispositif peut 15 correspondre à l'un des deux dispositifs 100 représentés sur les figures 2 et 3, et comporter en outre deux autres miroirs de courant complémentaires des miroirs de courant 114, 120. Le dispositif 100 comporte également dans ce cas des commutateurs permettant de relier les bornes 106, 108, les amplificateurs opérationnels 110, 112 et la résistance de référence 105 soit aux miroirs de courant 114, 120, soit aux miroirs de 20 courant complémentaires selon le signe de la tension VAB. Les commutateurs d'un tel dispositif 100 permettent de passer de la configuration représentée sur la figure 2 à celle représentée sur la figure 3 sans avoir à dupliquer tous les composants du dispositif 100. Dans certains cas, par exemple si le dispositif 100 est relié en contre-réaction d'un amplificateur de charges, la sortie à basse impédance de l'amplificateur de 25 charges est alors à même de fournir le courant ici + i2 nécessaire au fonctionnement du dispositif 100. Dans ce cas, le dispositif 100 peut ne pas comporter l'amplificateur opérationnel 112, avec alors la résistance de référence 105 reliée directement aux drains des transistors FET 116, 118 du premier miroir de courant 114. La figure 4 représente un circuit électronique 300 comportant le dispositif 100 selon un troisième mode de 30 réalisation qui correspond à la configuration décrite ci-dessus, c'est-à-dire relié en contre- 14 réaction de l'amplificateur de charges 10 (ici dans une configuration similaire à celle décrite précédemment en lien avec la figure 1). La borne 104 est reliée directement aux drains des transistors FET 116, 118 du premier miroir de courant 114 ainsi qu'à la borne 108. 5 En outre, dans la configuration représentée sur la figure 4, les potentiels électriques VB et VA sont en permanence tels que VB > VA. Ainsi, l'ajout de composants supplémentaires pour assurer le fonctionnement du dispositif 100 lorsque VB REVENDICATIONS1. Dispositif électronique (100) comportant au moins : - une résistance de référence (105) ; - deux premières bornes (102, 104) entre lesquelles la résistance de référence (105) est reliée, et deux deuxièmes bornes (106, 108) entre lesquelles une valeur modifiée de l'impédance de la résistance de référence (105) est destinée à être obtenue ; - un premier circuit (110, 112) apte à appliquer entre les deux deuxièmes bornes (106, 108) une tension sensiblement égale à celle se trouvant entre les deux premières bornes (102, 104) ; - un deuxième circuit (114, 120, 126, 134) apte à faire circuler entre les deux deuxièmes bornes (106, 108) un deuxième courant dont la valeur correspond à une fraction d'un premier courant destiné à circuler dans la résistance de référence (105) entre les deux premières bornes (102, 104). 2. Dispositif (100) selon la revendication 1, dans lequel le deuxième circuit (114, 120, 126, 134) comporte au moins un premier transistor FET (116) dont la source et le drain sont chacun reliés à l'une des deux deuxièmes bornes (106, 108) et dont la grille est apte recevoir un potentiel électrique issu du deuxième circuit (114, 120, 126, 134) et dont la valeur dépend de celle du premier courant. 3. Dispositif (100) selon la revendication 2, dans lequel le deuxième circuit (114, 120, 126, 134) comporte au moins : - un premier miroir de courant (114) comprenant au moins le premier transistor FET (116) et un deuxième transistor FET (118) ; - un deuxième miroir de courant (120) comprenant au moins des troisième et quatrième transistors FET (122, 124) ; dans lequel les premier et deuxième transistors FET (116, 118) sont de type différent de celui des troisième et quatrième transistors FET (122, 124), et dans 23 lequel les premier et deuxième transistors FET (116, 118) ont des canaux de dimensions différentes l'un par rapport à l'autre et/ou les troisième et quatrième transistors FET (122, 124) ont des canaux de dimensions différentes l'un par rapport à l'autre. 5 4. Dispositif (100) selon la revendication 3, dans lequel : - le drain du quatrième transistor FET (124) est relié à l'une des deux premières bornes (102) ; - le drain du troisième transistor FET (122) est relié au drain du deuxième transistor FET (118) ; 10 - la source du deuxième transistor FET (118) est reliée à l'autre des deux premières bornes (104). 5. Dispositif (100) selon la revendication 4, dans lequel le deuxième circuit (114, 120, 126, 134) comporte en outre au moins un troisième miroir de courant 15 (126, 134) interposé entre le drain du troisième transistor FET (122) et le drain du deuxième transistor FET (118). 6. Dispositif (100) selon l'une des revendications précédentes, dans lequel le premier circuit (110, 112) comporte au moins un premier amplificateur 20 opérationnel (110) comprenant une première entrée reliée à l'une des deux premières bornes (102), une deuxième entrée reliée à l'une des deux deuxièmes bornes (106), et une sortie reliée au deuxième circuit (114, 120). 7. Dispositif (100) selon l'une des revendications 3 à 5 et selon la 25 revendication 6, dans lequel : - une sortie du premier amplificateur opérationnel (110) est reliée aux sources des troisième et quatrième transistors FET (122, 124), les grilles des troisième et quatrième transistors FET (122, 124) sont reliées au drain du quatrième transistor FET (124), et la première entrée du premier amplificateur opérationnel (110) correspond à 30 une entrée inverseuse, ou 24 - la sortie du premier amplificateur opérationnel (110) est reliée aux grilles des troisième et quatrième transistors FET (122, 124), les sources des troisième et quatrième transistors FET (122, 124) sont aptes à recevoir un potentiel électrique de référence, et la première entrée du premier amplificateur opérationnel (110) correspond 5 à une entrée non inverseuse. 8. Dispositif (100) selon l'une des revendications 6 ou 7, dans lequel le premier circuit (110, 112) comporte en outre un deuxième amplificateur opérationnel (112) comprenant une entrée reliée à l'autre des deux deuxièmes bornes (108) et une 10 sortie reliée à l'autre des deux premières bornes (104), ou dans lequel l'autre des deux premières bornes (104) est reliée à l'autre des deux deuxièmes bornes (108). 9. Dispositif (100) selon l'une des revendications précédentes, comportant en outre, lorsque le deuxième circuit (114, 120, 126, 134) comporte un 15 nombre n de miroirs de courant (114, 120, 126), avec n nombre entier impair supérieur ou égal à 3, au moins un troisième amplificateur opérationnel (132) interposé entre la sortie du premier amplificateur opérationnel (110) et le deuxième miroir de courant (120). 20 10. Dispositif (100) selon l'une des revendications précédentes, comportant en outre plusieurs impédances de référence (105) de valeurs différentes, et un troisième circuit apte à relier au moins l'une des impédances de référence (105) entre les deux premières bornes (102, 104). 25 11. Dispositif (100) selon l'une des revendications précédentes, comportant en outre, lorsque le deuxième circuit (114, 120, 126, 134) comporte des miroirs de courant (114, 120, 126, 134), un quatrième circuit apte à modifier le rapport des dimensions des canaux des transistors d'au moins un des miroirs de courant (114, 120, 126, 134). 30 25 12. Dispositif (100) selon l'une des revendications précédentes, comportant en outre au moins deux résistances (140, 142) formant un pont diviseur de tension, la résistance de référence (105) étant reliée en parallèle à l'une des deux résistances (140) du pont diviseur de tension. 5 13. Circuit électronique (300) comportant au moins : - un amplificateur de charges (10) ; - une capacité d'intégration (16) reliée en parallèle de l'amplificateur de charges (10), entre une entrée (12) et une sortie (14) de l'amplificateur de 10 charges (10); - un dispositif (100) selon l'une des revendications précédentes relié en parallèle de l'amplificateur de charges (10), les deuxièmes bornes (106, 108) du dispositif (100) étant reliées à l'entrée (12) et la sortie (14) de l'amplificateur de charges (10). 15 14. Circuit électronique (200) comportant au moins : - un amplificateur de charges (10) ; - une première capacité d'intégration (16) reliée en parallèle à l'amplificateur de charges (10), entre une entrée (12) et une sortie (14) de l'amplificateur 20 de charges (10) ; - un cinquième transistor FET (202) relié en parallèle de l'amplificateur de charges (10), les source et drain du cinquième transistor FET (202) étant reliés à l'entrée (12) et la sortie (14) de l'amplificateur de charges (10) ; - plusieurs sixièmes transistors FET (204) comportant chacun leur drain 25 relié à la sortie (14) de l'amplificateur de charges (10) par l'intermédiaire d'un interrupteur (206) ; - plusieurs deuxièmes capacités d'intégration (208) chacune reliée en parallèle à l'un des sixièmes transistors (204) ; - au moins un dispositif électronique (100) selon l'une des 30 revendications 1 à 12 et dans lequel le deuxième circuit (114, 120, 126, 134) comporte au 26 moins un premier transistor FET (116) dont la source et le drain sont chacun reliés à l'une des deux deuxièmes bornes (106, 108) et dont la grille est apte recevoir un potentiel électrique issu du deuxième circuit (114, 120, 126, 134) et dont la valeur dépend de celle du premier courant ; 5 et dans lequel les cinquième et sixièmes transistors FET (202, 204) sont reliés à la grille du premier transistor FET (116).