Brevet FR3072564A1 — publié le 20190426

CAPTEUR OPTIQUE La présente invention a pour objet un circuit à faible consommation d'énergie, pouvant reproduire certains comportements d'une rétine biologique, et utilisable notamment dans des architectures bio-inspirées. Il a déjà été proposé divers systèmes d'acquisition et de traitement d'informations visuelles, et des implants pour suppléer à un handicap visuel. La demande FR 2 953 394 divulgue une rétine artificielle comportant un substrat, une première couche disposée sur celui-ci comprenant des parties en matériau photovoltaïque séparées par une partie en matériau isolant et une deuxième couche disposée sur la première et comprenant des parties en matériau conducteur séparées par une partie en matériau isolant. Le système décrit dans le brevet US 5 865 839 est suffisamment petit pour pouvoir être implanté dans l'oeil humain, et comprend un ensemble de rétines artificielles dont chacune comporte un élément détecteur et une fibre optique pour diriger la lumière incidente vers l'élément détecteur. Ce dernier émet un signal de sortie fonction de l'intensité de la lumière incidente. Un coupleur permet de coupler ce signal de sortie à la rétine humaine. Le brevet US 5 024 223 divulgue un implant comportant une matrice de photodiodes, implantée entre les couches interne et externe d'une rétine humaine. La surface photo-active de chaque photodiode pointe vers la lumière incidente. L'implant produit un courant modulé en amplitude pour stimuler électriquement la couche interne de la rétine. L'invention vise à perfectionner encore les capteurs optiques et les implants rétiniens en particulier, notamment afin de disposer d'un capteur performant, de consommation électrique extrêmement faible et capable de simuler dans une certaine mesure le comportement de la rétine. L'invention a ainsi pour objet, selon un premier de ses aspects, un capteur optique, notamment une rétine artificielle, à au moins une cellule photosensible, chaque cellule comportant : - une capacité d'intégration, - un circuit de lecture dont le fonctionnement dépend de la charge de la capacité d'intégration, 2 - au moins un transistor MOS fonctionnant sous le seuil, dont le courant drain source influe sur la charge de la capacité d'intégration, - au moins une photodiode fonctionnant en mode photovoltaïque, reliée à la grille de ce transistor, de telle sorte que le courant drain source du transistor MOS dépende 5 de la puissance optique reçue par la photodiode. Le fonctionnement du transistor sous le seuil correspond à l'existence d'un courant drain-source variant exponentiellement avec la tension de commande de grille dans la région dite d'inversion faible du transistor (weak-inversion region' ou subthreshold region' en anglais) où la tension grille-source est en deçà de la tension de seuil pour laquelle la zone 10 d'inversion apparaît, c'est-à-dire crée un canal de conduction entre le drain et la source. La tension en circuit ouvert de la photodiode, Vc., issue de la conversion photoélectrique, s'applique à la grille du transistor. Comme la relation entre le photo-courant et la tension photovoltaïque V,0 de la photodiode est logarithmique, il en résulte un courant électrique de drain sensiblement proportionnel au courant photoélectrique, et donc à la 15 puissance optique. Ceci constitue un résultat remarquable et permet à la cellule de présenter une réponse sensiblement linéaire en fonction de l'éclairement. L'invention permet par ailleurs une intégration à grande échelle du capteur optique, grâce à la possibilité d'utiliser une technologie CMOS industrielle standard. Le transistor MOS peut être agencé au sein de la cellule, soit pour charger la capacité 20 d'intégration, soit pour la décharger, en fonction de la manière dont se comporte le circuit de lecture avec le niveau de charge de cette capacité et du comportement recherché pour la cellule selon l'éclairement reçu. Ainsi, le transistor MOS précité peut être un transistor d'activation agencé pour charger la capacité d'intégration lorsque la photodiode reliée à sa grille est éclairée. Dans ce 25 cas, le transistor d'activation est de préférence de type PMOS. En variante, le transistor MOS peut être un transistor de désactivation agencé pour décharger la capacité d'intégration lorsque la photodiode reliée à sa grille est éclairée. Dans ce cas, le transistor de désactivation est de préférence de type NMOS. La cellule peut comporter plusieurs transistors d'activation montés en parallèle et 30 commandés chacun par une photodiode reliée à une grille respective, opérant en mode photovoltaïque, chaque transistor d'activation étant agencé pour charger la capacité 3 d'intégration lorsque la photodiode est éclairée, les courants s'ajoutant algébriquement au même noeud. La cellule peut également comporter plusieurs transistors de désactivation montés en parallèle et commandés chacun par une photodiode reliée à une grille respective, opérant en 5 mode photovoltaïque, chaque transistor de désactivation étant agencé pour décharger la capacité d'intégration lorsque la photodiode est éclairée, les courants s'ajoutant algébriquement au même noeud. On peut ainsi réaliser une cellule ayant autant de photodiodes que souhaité, et réaliser autant de cellules ayant autant de comportements distincts à la lumière, en fonction du 10 nombre de transistors d'activation et de désactivation utilisés et de l'agencement spatial des photodiodes correspondantes. Ainsi, dans des exemples de mise en oeuvre de l'invention, la cellule comporte : - au moins un transistor MOS d'activation, fonctionnant sous le seuil, dont le courant drain source influe sur la charge de la capacité d'intégration, 15 - au moins une photodiode fonctionnant en mode photovoltaïque, reliée à la grille de ce transistor d'activation, de telle sorte que le courant drain source dépende de la puissance optique reçue par la photodiode, le transistor d'activation étant agencé pour charger la capacité d'intégration lorsque la photodiode est éclairée, - au moins un transistor MOS de désactivation, fonctionnant sous le seuil, dont le 20 courant drain source influe sur la charge de la capacité d'intégration, - au moins une photodiode fonctionnant en mode photovoltaïque, reliée à la grille de ce transistor de désactivation, de telle sorte que le courant drain source dépende de la puissance optique reçue par la photodiode, le transistor de désactivation étant agencé pour décharger la capacité d'intégration lorsque la photodiode est éclairée. 25 En biologie, les neurones des différentes couches de la rétine couvrent chacun une région de notre champ visuel. Cette région de l'espace où la présence d'un stimulus approprié modifie l'activité nerveuse d'un neurone est appelée le champ récepteur de ce neurone. Ainsi, les champs récepteurs des cellules bipolaires et ganglionnaires sont de forme circulaire. Leur centre et périphérie fonctionnent toutefois en opposition : un rayon de lumière qui frappe le 30 centre du champ va avoir l'effet inverse lorsqu'il tombe sur la périphérie. On distingue deux types de cellules bipolaires selon la réponse de leur champ récepteur. Si un stimulus lumineux sur le centre a un effet excitateur sur la cellule bipolaire, celle-ci subit une dépolarisation. On 4 dit alors qu'elle est de type « ON ». Un rayon de lumière qui tombe seulement sur la périphérie du champ de cette cellule aura l'effet opposé, c'est-à-dire une hyperpolarisation de la membrane. D'autres cellules bipolaires, de type « OFF », vont montrer exactement le comportement inverse : la lumière sur le centre produit une hyperpolarisation tandis qu'un 5 stimulus lumineux sur la périphérie a un effet excitateur. L'intérêt des cellules ON et OFF est de détecter non plus une valeur de puissance optique en un point mais un contraste entre le centre et la périphérie d'une zone. Par analogie avec la rétine biologique, la cellule peut être de type «ON », comportant plusieurs transistors de désactivation et photodiodes associées, la photodiode associée au 10 transistor d'activation étant entourée par les photodiodes associées aux transistors de désactivation. La cellule peut être de type « OFF », comportant plusieurs transistors d'activation et photodiodes associées, la photodiode associée au transistor de désactivation étant entourée par les photodiodes associées aux transistors d'activation. Les photodiodes associées aux 15 transistors de désactivation dans le cas d'une cellule « ON» ou les photodiodes associées aux transistors d'activation dans le cas d'une cellule « OFF », peuvent être disposées selon un maillage polygonal, avec notamment au moins quatre photodiodes et transistors correspondants du type désactivateur, respectivement activateur, au sein de la cellule. L'alimentation électrique du capteur peut s'effectuer de diverses façons. 20 Le capteur optique comporte de préférence une source d'énergie électrique autonome, de préférence photovoltaïque. Il peut ainsi comporter une ou plusieurs photodiodes du même type que la ou les cellules photosensibles, dédiées à l'alimentation du capteur, de préférence plusieurs photodiodes montées en série, de façon à accroître la tension fournie. L'agencement des photodiodes d'alimentation électrique peut être divers. 25 De préférence, la source d'énergie électrique autonome comporte plusieurs photodiodes disposées autour d'une matrice de cellules photosensibles ou réparties entre les cellules photosensibles. Le circuit de lecture peut être réalisé de diverses façons. Il doit être sensible à un courant synaptique faible, d'où l'utilisation de transistor(s) fonctionnant sous le seuil au 30 niveau de la cellule. 5 Le circuit de lecture en lui-même peut être constitué de tout circuit de mesure de courant, sans contrainte spécifique de fonctionnement en courant ou tension. De préférence, le circuit de lecture comporte au moins un neurone artificiel. Par exemple, le neurone artificiel peut être à spikes (impulsions) de type Axon- 5 Hillock, de type Morris-Lecar, etc. Par analogie avec la biologie, la photodiode peut correspondre alors à un cône ou un bâtonnet, le transistor associé à une ou plusieurs cellules horizontales, bipolaires et amacrines, et le neurone artificiel à une cellule ganglion générant des impulsions. Avantageusement, le neurone artificiel est agencé pour générer des impulsions à une 10 fréquence qui dépend du niveau de charge de la capacité d'intégration et donc de la puissance optique reçue par au moins une photodiode. De préférence, le neurone artificiel est à très basse consommation électrique, et utilise des transistors fonctionnant sous le seuil, de façon à fonctionner avec une tension d'alimentation réduite (Vdd 0, et le courant la traversant est nul. Dans ce mode, la photodiode est capable de générer de l'énergie, contrairement au mode usuel (mode récepteur) 25 dans lequel la photodiode est polarisée en inverse. Le transistor 3 fonctionne sous le seuil, et le courant de drain dans celui-ci varie exponentiellement avec la tension grille-source, et donc avec la tension de circuit ouvert de la photodiode 2. Le transistor 3 fonctionnant sous le seuil est comparable à une synapse excitatrice. 30 En s'appuyant sur la relation courant-tension du transistor PMOS, on obtient une relation entre la tension en circuit ouvert Vc, générée par la photodiode et le courant Lis issu du transistor : 11 Ids = Gp. exp (- - v9s). (Vdd Vm) (1) VCO = Gp. exp (-71.vt). (Vdd - Vm) Dans l'équation (1), Gp est la conductance du transistor, ri le coefficient d'idéalité de la caractéristique courant-tension Ids(Vg) du transistor et V. la tension aux bornes de la 5 capacité telle que représentée. La cathode de la photodiode est connectée à la grille du transistor PMOS. Ceci entraine de facto que le courant total I de la photodiode, dont l'expression est la suivante, est nul : / = /s (exp( Invt) - 1) - /ph (2) 10 où Vt = kT/q est le potentiel thermique, I le courant de saturation de la jonction PN constituant la photodiode et 'ph le photo-courant généré par la photodiode défini par: c1QPopt (3) 1Ph = hv où q est la charge de l'électron, h la constante de Planck, v la fréquence du signal optique, Q le rendement quantique et Popt puissance optique, 15 Il en résulte que l'éclairement produit une tension photovoltaïque en circuit ouvert Vco qui s'exprime ainsi : 17,0 = nVt. Ln (1 + iPh) (4) avec n le coefficient d'idéalité de la caractéristique tension-courant de la photodiode. En introduisant (4) dans (1) on obtient : 20 Ids = G. (1 - - (Vdd VM) Iph)n (5) et en supposant que les coefficients d'idéalité n et i sont du même ordre de grandeur, on obtient l'expression du courant drain-source du transistor 3 influant sur la charge de la 25 capacité d'intégration C. : Ids = G?). (1 + (Vdd VM) (6) 12 Dans le mode le plus fréquent, le photo-courant 'ph est beaucoup plus grand que le courant inverse Is de la jonction non polarisée. D'où : Ids = -Cl) i - lph- (Vdd Vin) (7) 5 On obtient ainsi une relation sensiblement linéaire entre le courant drain-source et le photocourant et donc entre le courant drain-source et la puissance optique reçue. Sur la figure 2, la photodiode 2 est reliée à la grille du transistor 3 par son anode, sa cathode étant connectée à la tension d'alimentation Vss. Le drain du transistor 3 est connecté à une borne de la capacité d'intégration C. constituant également une entrée-sortie du circuit de 10 lecture 10. Le transistor 3 fonctionnant sous le seuil est comparable à une synapse inhibitrice. Si le circuit de lecture 10 est un neurone artificiel, ce courant drain-source peut être appelé courant synaptique. Le 'poids' de la synapse peut être ajusté par exemple : - par le dimensionnement du transistor, et notamment par la conductance Gp du transistor, qui est proportionnelle à la largeur de la grille et inversement 15 proportionnelle à sa longueur, - à l'aide d'un transistor (N ou P) d'ajustement 4, placé entre le transistor 3 qui fonctionne sous le seuil et la capacité d'intégration C. (lorsque le transistor 3 est semblable à une synapse excitatrice, ledit transistor d'ajustement 4 est placé entre le drain du transistor 3 fonctionnant sous le seuil et la capacité 20 d'intégration C., comme présenté à la figure 3). Le courant synaptique global peut exciter ou inhiber le neurone artificiel, entre autres selon le rôle du transistor 3 fonctionnant sous le seuil (respectivement synapse excitatrice ou inhibitrice). Le neurone peut être facilement connecté aux cellules photovoltaïques voisines afin de 25 créer des cellules sensibles au contraste, comme dans une rétine biologique. La figure 4 illustre un exemple de connexion élémentaire des photodiodes dans une configuration d'excitation ou d'inhibition. Sans puissance optique appliquée, le neurone 10 peut être stable (ne génère pas d'impulsions) ou instable (génération d'impulsions à fréquence basse). 13 La photodiode 21 est reliée à un transistor PMOS 31 équivalent à une synapse excitatrice du neurone artificiel 10. Elle tend à favoriser la génération d'impulsions par le neurone 10 ou augmenter la fréquence de celles-ci. La photodiode 22 est reliée à un transistor NMOS 32 équivalent à une synapse inhibitrice. Elle tend à réduire la fréquence précitée. Les 5 photodiodes fonctionnant en circuit ouvert, la même photodiode peut être connectée à différentes synapses sans modification de ses propriétés. En variante, on peut effectuer un traitement plus complexe des signaux optiques reçus en associant plusieurs photodiodes au même neurone 10. Toute combinaison de transistors d'activation et de désactivation est possible, car tous les 10 courants vont s'ajouter algébriquement au même noeud constituant l'entrée-sortie du neurone. On peut ainsi créer par exemple l'équivalent des cellules ON et OFF de la rétine biologique. La figure 5 représente une implémentation artificielle d'une cellule ON avec une photodiode 21 associée à un transistor activateur 31 faisant office de synapse excitatrice au 15 centre et plusieurs photodiodes 22 associées à des transistors désactivateurs 32 mis en parallèle et faisant office de synapses inhibitrices au pourtour. Le nombre de photodiodes 22 associées aux transistors désactivateurs 32 sera choisi en fonction de l'application et des caractéristiques visées. La figure 6 représente une implémentation artificielle d'une cellule OFF avec une 20 photodiode 22 associée à un transistor désactivateur 32 faisant office de synapse inhibitrice au centre et plusieurs photodiodes 21 associées à des transistors activateurs 31 mis en parallèle et faisant office de synapses excitatrices au pourtour. La figure 7 décrit une association élémentaire en considérant une matrice de type « carrée » (carrée ou rectangulaire) de pixels 40, parmi lesquels on peut considérer des sous- 25 ensembles constitués de pixels centraux 50 et pixels périphériques 55. Si l'on opère une correspondance avec la figure 5 (schéma représentant une cellule ON), le pixel 50 au centre de la figure 7 correspond à la photodiode dont la cathode est connectée à la grille du transistor activateur PMOS (synapse excitatrice), alors que les quatre pixels périphériques 55 entourant le pixel du centre 50 ont leur cathode connectée à la masse et leur anode connectée à la grille 30 d'un transistor désactivateur NMOS (synapse inhibitrice). 14 Pour un éclairement uniforme des photodiodes, le neurone artificiel aura une fréquence d'impulsions relativement basse, voire nulle. Si l'éclairement est fort au niveau du pixel 50 du centre, le courant d'excitation global sur la membrane du neurone augmentera et la fréquence d'impulsions aussi. 5 Si l'éclairement est fort au niveau des pixels périphériques 55 du pourtour, la somme des courants d'inhibition sera supérieure au courant d'excitation et le neurone ne génèrera plus d'impulsions (ou très peu ; c'est à dire que la fréquence d'impulsions est relativement basse, voire nulle comme en cas d'éclairement uniforme). Une architecture duale à celle du circuit de la figure 7 peut être également utilisée afin 10 d'obtenir une cellule OFF telle que présentée à la figure 6 où le pixel 50 du centre est associé à une synapse inhibitrice (photodiode reliée à un transistor désactivateur) et les quatre pixels périphériques 55 du pourtour sont associés à des synapses excitatrices (photodiodes reliées à des transistors activateurs). La topologie organisée en matrice de type « carrée » peut être changée en 15 configuration hexagonale comme celle présentée à la figure 8. Toute topologie polygonale est bien entendu possible. De façon générale, pour une association de N pixels excitateurs et de M pixels inhibiteurs, le courant synaptique total Itot appliqué au neurone est exprimé ainsi : Itot Iphexc i Pnhh = (Vdd - Vm)1G exc,i- (1 + ') (Vm)IGInh,1 . (1 + li -I). (8) 1=1 /si i=1 20 Dans un fonctionnement normal de la photodiode, le photo-courant 'ph est beaucoup plus grand que le courant inverse I des différentes jonctions. On aura alors : M Itot = (Vdd Vm) Ginh,j h 1Gexc,i ph . lexc,i (Vm) 1 . IP (9) Isi inh,j ' 1=1 j=1 Les conductances Gexc,1 et G-Irak, des transistors pourront être ajustées par les paramètres des transistors (longueur et largeur de grille par exemple) en fonction de l'application. 25 Comme le fait très bien l'oeil humain, il est souhaitable qu'un système de vision artificiel puisse s'adapter à la luminance moyenne de la scène et puisse détecter des contours et des formes tant en basse qu'en forte luminosité. Pour cela, on peut utiliser, comme illustré à la figure 9, plusieurs transistors désactivateurs 32. Ainsi, pour les fortes luminosités, le 15 neurone sera hyperpolarisé par un fort courant dans les transistors désactivateurs 32, ce qui crée une fuite qui décharge la capacité d'intégration, et en cas de faible luminosité, le neurone sera dépolarisé par réduction ou annulation de ce courant de fuite. Les figures 10 et 11 représentent deux manières de produire l'énergie requise au 5 fonctionnement d'un capteur optique 1. A la figure 10, des cellules photovoltaïques d'alimentation 100 sont placées autour des pixels, et à la figure 11, ces cellules sont agencées en rangées alternant avec celles des pixels. Dans le cas où l'alimentation est intégrée aux capteurs, pour générer une tension suffisante, de quelques centaines de mV, deux diodes 25 ou plus pourront être mises en série, comme illustré à la figure 12. 10 La figure 13 illustre de façon schématique un exemple de réalisation du neurone artificiel 10. Dans cet exemple, le neurone artificiel 10 comporte deux inverseurs 5 et 6 reliés en cascade, la sortie du premier étant reliée à l'entrée du second. La sortie du premier inverseur 5 est connectée à la grille d'un transistor PMOS 8. La sortie du deuxième inverseur est reliée à la grille d'un transistor NMOS 7. 15 Les transistors 7 et 8 sont électriquement reliés en série et forment un pont entre la tension d'alimentation Vdd et la masse. Le point milieu 9, définissant la connexion des drains des transistors du pont, est relié à une borne de la capacité d'intégration C. L'autre borne de la capacité d'intégration C. est reliée à la masse. Une capacité Ck est reliée entre la masse et la grille du transistor NMOS 7. Une 20 capacité C. est reliée entre Vdd et la grille du transistor PMOS 8. I, désigne le courant d'excitation externe, qui charge ou décharge la capacité d'intégration C. et qui provient du ou des transistors d'activation ou de désactivation. Lorsque le potentiel aux bornes de la capacité d'intégration C. atteint la tension de seuil du premier inverseur 5, un potentiel correspondant est alors transmis après une première 25 inversion par l'inverseur 5 à la grille du transistor PMOS 8, activant ce dernier après un retard défini par la capacité C. Ainsi, la capacité d'intégration C. se charge par le canal de conduction ouvert du transistor PMOS 8. Cette charge correspond au front montant du potentiel d'action en sortie. Lorsque la tension de seuil du deuxième inverseur 6 est atteinte, un potentiel 30 correspondant est transmis à la grille du transistor NMOS 7, activant ce dernier après un délai défini par la capacité de retard Ck, qui est dans l'exemple considéré plus long que le délai 16 d'activation du PMOS, du fait du choix de Ck > C. Ainsi, après avoir eu le temps de se charger, la capacité d'intégration C. commence à se décharger à l'ouverture du canal de conduction du transistor NMOS 7. Cette décharge correspond au front descendant du potentiel d'action en sortie. 5 On a représenté schématiquement à la figure 14 un neurone artificiel 10 selon un autre exemple de réalisation, qui diffère de celui de la figure 13 par l'ajout d'un troisième inverseur 12, le premier inverseur 13 transmettant le potentiel de sortie après inversion à la grille du transistor PMOS 8 du pont et les deux autres inverseurs 11 et 12, reliés en cascade, transmettant le potentiel de sortie à la grille du transistor NMOS 7. 10 Les entrées des inverseurs 13 et 11 sont reliées au point milieu 9 du pont et à la capacité d'intégration, et l'entrée de l'inverseur 12 est reliée à la sortie de l'inverseur 11. L'ajout du troisième inverseur permet d'optimiser de façon indépendante les commandes des transistors du pont, en réglant indépendamment les tensions de seuil des inverseurs. 15 L'ajustement du gain en tension et des tensions de seuil des inverseurs influe sur le fonctionnement du neurone artificiel 10. De préférence, la tension de seuil du neurone qui produit le potentiel d'action est la tension de seuil de l'inverseur alimentant le transistor PMOS du pont. Le nombre d'inverseurs utilisé peut être défini en fonction d'objectifs de rapidité ou de consommation énergétique. 20 Parmi les variantes où le circuit de lecture comprend non plus un unique neurone à transistors fonctionnant sous le seuil mais un réseau de neurones à transistors fonctionnant sous le seuil, on privilégiera les sous-variantes dans lesquelles le circuit synaptique possède deux entrées et comporte deux transistors reliés en série par leurs drains, l'un au moins desdits transistors étant de type NMOS commandé par un potentiel de grille correspondant à la 25 première entrée du circuit synaptique, la grille du deuxième transistor correspondant à la deuxième entrée du circuit synaptique, la sortie du circuit synaptique correspondant à la source du transistor NMOS étant reliée au potentiel de sortie du post-neurone. A titre d'exemple, ledit circuit synaptique peut correspondre à : - une synapse excitatrice où la deuxième entrée du circuit synaptique est reliée à 30 la sortie d'un inverseur (préférentiellement le premier inverseur du pré- 17 neurone) ayant pour entrée le potentiel de membrane du pré-neurone, notamment à la grille du transistor PMOS du pont du pré-neurone, ou - une synapse inhibitrice où la deuxième entrée du circuit synaptique est reliée à la sortie de deux inverseurs en série (préférentiellement les deux inverseurs en 5 cascade du pré-neurone) dont l'entrée du premier est soumise au potentiel de membrane du pré-neurone, ou - une synapse inhibitrice où la deuxième entrée du circuit synaptique est reliée à la grille du transistor NMOS du pont du pré-neurone. Bien entendu, l'invention n'est pas limitée aux exemples de réalisation qui viennent 10 d'être décrits. L'invention s'applique tout particulièrement aux implants rétiniens, mais couvre néanmoins un large spectre applicatif. On peut par exemple l'utiliser dans la robotique, la domotique, le traitement d'images et de vidéos, etc. L'architecture du neurone artificiel 10 associé à une cellule du capteur optique selon l'invention REVENDICATIONS1. Capteur optique (1), notamment une rétine artificielle, à au moins une cellule photosensible, chaque cellule comportant : - une capacité d'intégration (C.), - un circuit de lecture (10) dont le fonctionnement dépend de la charge de la capacité d'intégration (C.), - au moins un transistor MOS (3 ; 31 ; 32) fonctionnant sous le seuil, dont le courant drain source influe sur la charge de la capacité d'intégration (C.), - au moins une photodiode (2 ; 21; 22) fonctionnant en mode photovoltaïque, reliée à la grille de ce transistor, de telle sorte que le courant drain source du transistor MOS dépende de la puissance optique reçue par la photodiode. 2. Capteur (1) selon la revendication précédente, le transistor (3 ; 31) étant un transistor d'activation agencé pour charger la capacité d'intégration (C.) lorsque la photodiode (2 ; 21) reliée à sa grille est éclairée. 3. Capteur (1) selon la revendication 2, le transistor d'activation (3 ; 31) étant de type PMOS. 4. Capteur (1) selon la revendication 1, le transistor (32) étant un transistor de désactivation agencé pour décharger la capacité d'intégration (C.) lorsque la photodiode (22) reliée à sa grille est éclairée. 5. Capteur (1) selon la revendication 4, le transistor de désactivation (32) étant de type NMOS. 6. Capteur (1) selon l'une quelconque des revendications précédentes, la cellule comportant plusieurs transistors d'activation (3 ; 31) montés en parallèle et commandés chacun par une photodiode (2; 21) reliée à une grille respective, opérant en mode photovoltaïque, chaque transistor d'activation (3 ; 31) étant agencé pour charger la capacité d'intégration (C.) lorsque la photodiode (2 ; 21) est éclairée. 7. Capteur (1) selon l'une quelconque des revendications précédentes, la cellule comportant plusieurs transistors de désactivation (32) montés en parallèle et commandés chacun par une photodiode (22) reliée à une grille respective, opérant en mode photovoltaïque, chaque transistor de désactivation (32) étant agencé pour décharger la capacité d'intégration (C.) lorsque la photodiode (22) est éclairée. 19 8. Capteur (1) selon l'une quelconque des revendications précédentes, la cellule comportant : - au moins un transistor MOS d'activation (3 ; 31), fonctionnant sous le seuil, dont le courant drain source influe sur la charge de la capacité d'intégration (C.), 5 - au moins une photodiode (2; 21) fonctionnant en mode photovoltaïque, reliée à la grille de ce transistor d'activation (3 ; 31), de telle sorte que le courant drain source dépende de la puissance optique reçue par la photodiode (2 ; 21), le transistor d'activation (3 ; 31) étant agencé pour charger la capacité d'intégration (C) lorsque la photodiode (2 ; 21) est éclairée, 10 - au moins un transistor MOS de désactivation (32), fonctionnant sous le seuil, dont le courant drain source influe sur la charge de la capacité d'intégration (C.), et - au moins une photodiode (22) fonctionnant en mode photovoltaïque, reliée à la grille de ce transistor de désactivation (32), de telle sorte que le courant drain source dépende de la puissance optique reçue par la photodiode (22), le transistor 15 de désactivation (32) étant agencé pour décharger la capacité d'intégration (C.) lorsque la photodiode (22) est éclairée. 9. Capteur (1) selon la revendication 8, la cellule étant de type «ON », comportant plusieurs transistors de désactivation (32) et photodiodes (22) associées, la photodiode (2; 21) associée au transistor d'activation (3 ; 31) étant entourée par les photodiodes 20 (22) associées aux transistors de désactivation (32). 10. Capteur (1) selon la revendication 8, la cellule étant de type «OFF », comportant plusieurs transistors d'activation (3 ; 31) et photodiodes associées (2 ; 21), la photodiode (22) associée au transistor de désactivation (32) étant entourée par les photodiodes (2 ; 21) associées aux transistors d'activation (3 ; 31). 25 11. Capteur (1) selon la revendication 9 ou 10, les photodiodes (22) associées aux transistors de désactivation (32) dans le cas d'une cellule « ON» ou les photodiodes (2; 21) associées aux transistors d'activation (3 ; 31) dans le cas d'une cellule «OFF », étant disposées selon un maillage polygonal, avec notamment au moins quatre photodiodes et transistors correspondants du type désactivateur, respectivement 30 activateur, au sein de la cellule. 12. Capteur (1) selon l'une quelconque des revendications précédentes, comportant une source d'énergie électrique autonome (100), de préférence photovoltaïque, mieux comportant une ou plusieurs photodiodes du même type que celles de la ou des 20 cellules photosensibles, dédiées à l'alimentation du capteur (1), de préférence plusieurs photodiodes (25) montées en série. 13. Capteur (1) selon la revendication 12, la source d'énergie électrique autonome (100) comportant plusieurs photodiodes disposées autour d'une matrice de cellules 5 photosensibles ou réparties entre les cellules photosensibles. 14. Capteur (1) selon l'une quelconque des revendications précédentes, le circuit de lecture comportant au moins un neurone artificiel (10). 15. Capteur (1) selon la revendication 14, le neurone artificiel (10) générant des impulsions à une fréquence qui dépend de la puissance optique reçue par au moins une 10 photodiode. 16. Capteur (1) selon l'une quelconque des revendications 14 et 15, le neurone artificiel (10) comportant : - une entrée synaptique externe en courant (I.,) définie par une borne de la capacité d'intégration (C.) et effectuant la somme algébrique des courants d'activation et 15 de désactivation, - un circuit impulsionnel à contre-réaction, comportant : o un pont à transistors PMOS (8) et NMOS (7) en série et reliés en leurs drains par un point milieu (9) à la capacité d'intégration (C.), ce point milieu (9) définissant la sortie du neurone artificiel (10), 20 o au moins une capacité dite de retard (C., Ck) entre la grille et la source de l'un des transistors (7,8) du pont, - seulement deux inverseurs (5,6) CMOS en cascade, chacun étant constitué de deux transistors, l'entrée du premier inverseur (5) étant reliée à la capacité d'intégration (C.) et sa sortie à l'entrée du deuxième inverseur (6) et à la grille de l'un des 25 transistors du pont (7;8), la sortie du deuxième inverseur (6) étant reliée à la grille de l'autre transistor du pont (7;8), ou - seulement trois inverseurs (11,12,13) CMOS dont deux inverseurs (11, 12) sont en cascade, chacun étant constitué de deux transistors, l'entrée du premier inverseur (11) étant reliée à la capacité d'intégration (C.) et sa sortie à l'entrée du deuxième 30 inverseur (12), la sortie du deuxième inverseur (12) étant reliée à la grille de l'un des transistors (7;8) dudit pont, l'entrée du troisième inverseur CMOS (13) étant reliée à la capacité d'intégration (C.) et la sortie du troisième inverseur CMOS (13) étant reliée à la grille de l'autre transistor (7;8) dudit pont. 21 17. Capteur (1) selon l'une quelconque des revendications précédentes, chaque cellule photosensible comportant plusieurs photodiodes et transistors associés, constituant autant de pixels du capteur, et un circuit de lecture (10) unique par cellule.