Brevet FR3070217A1 — publié le 20190222

Dispositif et procédé de commande du niveau d'un courant de lecture d'une mémoire non-volatile Des modes de réalisation et de mise en oeuvre de l'invention concernent des circuits intégrés de mémoire, notamment des commandes d'amplificateurs de lecture de mémoire non-volatile, en particulier adaptés à une large plage de tensions d'alimentation. Des technologies avancées de mémoires non-volatiles, notamment les mémoires non-volatiles électriquement effaçables et programmables (EEPROM), peuvent avoir pour contrainte d'être capables de fonctionner sur une large plage de valeurs de tension d' alimentation. En effet, les mémoires EEPROM communiquant par exemple sur un bus de données série du type SPI ou I2C (acronymes tirés de l'anglais pour respectivement « Serial Peripheral Interface » et « Inter- Integrated Circuit ») peuvent devoir être compatible avec des tensions d'alimentation variant de 1,6V à 5,5V. La fréquence de transfert de données sur un tel bus est liée à la valeur de la tension d'alimentation. Typiquement, cette fréquence est à 5 Mhz pour 1,6V et à 20 MHz pour 4,5V ou plus. Or, la lecture des données stockées dans des cellules-mémoire de la mémoire EEPROM est habituellement mise en oeuvre par des amplificateurs de lecture et selon des procédés notamment influencés par la valeur de la tension d'alimentation. Un amplificateur de lecture convertit une mesure de la charge d'une cellule-mémoire en signal numérique, généralement selon un mode de lecture en tension ou selon un mode de lecture en courant. Dans le mode de lecture en tension, un courant de lecture constant est injecté dans une ligne de bit, et la tension résultante sur ladite ligne de bit est comparée à une tension de référence. Le courant de lecture est bien contrôlé, car injecté par l'amplificateur de lecture. 2 Cependant ce mode de lecture en tension ne convient pas lorsqu'un accès rapide est requis, à cause de couplages capacitifs parasites importants entre les lignes de bits adjacentes. Dans le mode de lecture en courant, la ligne de bit est placée à 5 une tension de précharge, et le courant résultant s'écoulant dans la ligne de bit est comparé à un courant de lecture de référence. Ce mode de lecture permet une lecture rapide, sans l'inconvénient du couplage capacitif entre lignes de bit. Cependant le courant s'écoulant dans la ligne de bit est moins 10 bien contrôlé, pouvant être élevé si la tension d'alimentation est à un niveau haut et pour une cellule-mémoire fortement programmée. Ainsi, pour un temps d'accès rapide à un haut niveau de tension d'alimentation, le courant de lecture de référence doit être suffisamment élevé. 15 En général, il s'agit d'un courant stable par rapport à par exemple la tension d'alimentation et la température, et provenant d'une source de courant dédiée. À bas niveau de tension d'alimentation (par exemple 1,6V), des transistors MOS du chemin de lecture reliant la cellule-mémoire lue à 20 l'amplificateur de lecture sont plus résistifs et écoulent moins de courant. Ces transistors MOS proviennent par exemple des dispositifs de décodage d'emplacement-mémoire et de multiplexage de lecture et ont généralement un fonctionnement de commutateurs, très résistifs à 25 basse tension de commande. Par conséquent il existe un risque que le courant écoulé par le chemin de lecture en série avec une cellule programmée soit inférieur au courant de lecture injecté (en mode de lecture en tension) ou au courant de lecture comparé (en mode de lecture en courant). 30 Une cellule programmée peut ainsi être lue comme effacée, bas niveau de tension d'alimentation. Les solutions habituelles consistant à réduire le courant de lecture présentent des limitations de temps d'accès à haut niveau de tension d'alimentation. Une indexation du courant de lecture plus 3 faible a un bas niveau de tension d'alimentation présente l'inconvénient de pouvoir être inutilement bas, par précaution, introduisant un temps d'accès élevé. Il est donc souhaitable de remédier à ces problèmes conjoints 5 de fiabilité et de temps d'accès. A cet égard il est proposé selon un aspect un dispositif de commande du niveau d'un courant de lecture d'une mémoire non volatile configurée pour être alimentée par une tension d'alimentation. Le dispositif comprend des moyens de commande configurés pour : 10 - déterminer une valeur d'un courant témoin représentatif d'un courant effectif pouvant s'écouler lors d'une lecture dans un chemin de lecture de la mémoire, en fonction de la valeur de la tension d' alimentation ; - comparer le courant témoin avec un courant de référence 15 ayant une valeur de référence ; et - générer un signal de commande destiné à commander au moins un circuit générateur de courant de lecture configuré pour générer, en présence du signal de commande, un courant de lecture à une valeur égale à la plus petite valeur entre une fraction de la valeur 20 du courant témoin et la valeur du courant de référence. En d'autres termes il est proposé de suivre la limitation réelle d'un courant témoin en fonction de la tension d'alimentation et de générer un courant de lecture selon cette limitation, et avec une marge. Par exemple, les moyens de commande comprennent un circuit 25 témoin configuré pour écouler le courant témoin de façon commandée par une première tension, par exemple appelée tension de jauge, et un circuit de régulation configuré pour générer la première tension à partir de ladite comparaison du courant témoin et du courant de référence. 30 Selon un mode de réalisation, le circuit de régulation est configuré pour générer une première tension, égale à une tension plancher si la tension d'alimentation est supérieure ou égale à la tension plancher et égale à la tension d'alimentation si la tension d'alimentation est inférieure à la tension plancher, la valeur de ladite 4 tension plancher résultant d'un contrôle de l'écoulement du courant témoin à la valeur de référence. Ainsi le courant de lecture à faible tension d'alimentation est limité à un niveau aussi élevé que possible, relativement au courant 5 réellement écoulé par le circuit témoin, optimisant ainsi le temps d'accès en lecture ; à haute tension d'alimentation le courant de lecture est limité par le niveau de la tension plancher, à une valeur dite de référence. Avantageusement, le circuit de régulation comprend au moins 10 un montage miroir de courant configuré pour extraire d'un noeud de sortie une copie du courant témoin, et un générateur de courant de référence configuré pour injecter dans le noeud de sortie un courant ayant la valeur de référence, la première tension étant la tension résultante sur ledit noeud de sortie. 15 Ainsi, ladite commande destinée à commander au moins un circuit générateur de courant de lecture peut être une tension de commande miroir présente sur les grilles communes de l'un dudit au moins un montage miroir de courant. Selon un mode de réalisation dans lequel la mémoire a des 20 cellules-mémoire comprenant chacune un transistor d'accès et un transistor d'état ayant une tension de seuil, le circuit témoin comprend au moins une cellule-mémoire témoin d'architecture homologue à l'architecture d'une cellule-mémoire de ladite mémoire, le transistor d'accès témoin étant configuré pour être commandé sur sa grille par la 25 première tension, et le transistor d'état témoin étant configuré pour être commandé dans un état passant par une tension de commande dédiée, proche de sa tension de seuil. Par exemple, ladite tension de commande dédiée est proche de la tension de seuil du transistor d'état témoin en ce qu'elle n'en 30 diffère pas plus que 0,2V. Par exemple, le transistor d'état témoin peut comporter une grille flottante et une grille de commande électriquement connectées l'une à l'autre, la tension de commande dédiée étant ainsi appliquée à la grille flottante via une connexion de grille de commande. 5 Selon un mode de réalisation, le circuit témoin comporte au moins circuit de décodage témoin comprenant au moins un commutateur de décodage témoin d' architecture homologue à l'architecture de commutateurs de décodage de ladite mémoire 5 permettant de relier électriquement une ligne de bits à une entrée de lecture d'un amplificateur de lecture, ledit au moins un commutateur de décodage témoin étant configuré pour être commandé par la première tension. Avantageusement, ledit au moins un circuit de décodage témoin 10 et ladite au moins une cellules-mémoire témoins sont respectivement connectées en série, chaque série formant un chemin de lecture témoin, tous les chemins de lecture témoins étant connectés en parallèle. Par exemple, ladite fraction de la valeur du courant témoin est comprise entre 1/4 et 1/1 du courant témoin. 15 Selon un mode de réalisation, ledit courant de lecture est destiné à être injecté dans une ligne de bits de la mémoire pour une lecture en tension. Selon un mode de réalisation, ledit courant de lecture est destiné à être comparé à un courant s'écoulant dans une ligne de bit de 20 la mémoire pour une lecture en courant. Il est également proposé une mémoire, du type mémoire non-volatile électriquement effaçable et programmable, comportant un dispositif de génération d'un courant de lecture tel que défini ci-avant, et au moins un amplificateur de lecture comportant un circuit 25 générateur de courant de lecture, le dispositif de génération de courant de lecture étant configuré pour fournir ladite commande audit au moins un amplificateur de lecture. Selon un autre aspect il est proposé un procédé de commande du niveau d'un courant de lecture dans une mémoire non-volatile 30 alimentée par une tension d'alimentation, comprenant : - une détermination d'un courant témoin représentatif d'un courant effectif pouvant s'écouler lors d'une lecture dans un chemin de lecture de la mémoire, en fonction de la valeur de la tension d' alimentation ; 6 - une comparaison du courant témoin et d'un courant de référence ayant une valeur de référence ; - une génération d'un signal de commande commandant la génération du courant de lecture ayant un niveau égal à la plus petite 5 valeur entre une fraction de la valeur du courant témoin et la valeur du courant de référence. Selon un mode de mise en oeuvre, ladite détermination d'une valeur d'un courant témoin comprend un écoulement dudit courant témoin dans un circuit témoin contrôlé par une première tension 10 générée à partir de ladite comparaison du courant témoin et du courant de référence. Selon un mode de mise en oeuvre, la première tension est égale à une tension plancher si la tension d'alimentation est supérieure ou égale à la tension plancher et égale à la tension d'alimentation si la 15 tension d'alimentation est inférieure à la tension plancher, la valeur de ladite tension plancher résultant d'un contrôle de l'écoulement du courant témoin à la valeur de référence. Avantageusement, la génération de la première tension comprend une recopie du courant témoin de façon à extraire d'un noeud 20 de sortie le courant témoin recopié et une injection dans le noeud de sortie du courant de référence, la première tension étant la tension résultante sur ledit noeud de sortie. Selon un mode de mise en oeuvre, le courant témoin est représentatif d'un courant effectif pouvant s'écouler lors d'une lecture 25 dans un chemin de lecture de la mémoire comportant une cellule- mémoire munie d'un transistor d'accès commandé par la tension d'alimentation, et un transistor d'état ayant une tension de seuil commandé passant par une tension de commande dédiée proche de sa tension de seuil. 30 Par exemple, ladite tension de commande dédiée est proche de la tension de seuil du transistor d'état en ce qu'elle n'en diffère pas plus que 0,2V. Par exemple, la tension de commande dédiée peut être appliquée sur une grille flottante du transistor d'état. 7 Selon un mode de mise en oeuvre, le courant témoin est représentatif d'un courant effectif pouvant s'écouler lors d'une lecture dans un chemin de lecture de la mémoire comportant au moins un commutateur de décodage commandé par la tension d'alimentation. 5 Par exemple, ladite fraction de la valeur du courant témoin est comprise entre 1/4 et 1/1 du courant témoin. Lors d'une lecture, ledit courant de lecture peut être injecté dans une ligne de bit de la mémoire pour une lecture en tension. Lors d'une lecture, ledit courant de lecture peut être comparé à 10 un courant s'écoulant dans une ligne de bit de la mémoire pour une lecture en courant. Ces différents modes de réalisation et de mise en oeuvre permettent une opération de lecture correcte à des tensions d'alimentation faibles, sans compromettre le temps d'accès et en 15 optimisant la consommation à haute tension. En effet, l'opération à basse tension d'alimentation réduit le courant de lecture à une fraction de celui écoulé par une réplique de cellule-mémoire mal programmée. Ainsi, les cellules-mémoire programmées de la mémoire seront lues correctement et sans risque. 20 L'opération à haut niveau de tension d'alimentation fournit un courant de lecture stable, n'augmentant pas avec la tension d'alimentation, permettant un temps d'accès rapide et une consommation d'énergie en lecture bien contrôlée. Ainsi, la lecture est adaptée à une large plage de tension 25 d'alimentation, présente un temps d'accès rapide et une faible consommation énergétique à haut niveau de tension d'alimentation (par exemple adapté à une communication sur un bus SPI à 20MHz), et présente une très bonne fiabilité et une consommation d'énergie optimale à bas niveau de tension d'alimentation. 30 D'autres avantages et caractéristiques de l'invention apparaîtront à l'examen de la description détaillée de modes de réalisation et de mise en oeuvre, nullement limitatifs, et des dessins annexés sur lesquels : 8 - Les figures 1 à 3 illustrent schématiquement différents modes de mise en oeuvre et de réalisation de l'invention. La figure 1 est un graphique représentant le courant I s'écoulant dans un chemin de lecture d'une mémoire du type mémoire 5 non-volatile électriquement effaçable et programmable (EEPROM), en fonction du niveau d'une tension d'alimentation Vdd alimentant la mémoire. La courbe Ityp représente le courant typiquement tiré à travers le chemin de lecture par une cellule-mémoire programmée lors de sa 10 lecture. La courbe Imin représente une valeur minimum de ce courant, la courbe Imax une valeur maximum de ce courant, l'écart entre ces valeurs minimales et maximales est lié aux variations aléatoires d'un transistor à un autre, notamment dues aux processus de fabrication. 15 La courbe Ilect représente la valeur du courant de lecture généré par un amplificateur de lecture, destiné à être injecté dans le chemin de lecture dans un mode de lecture en tension, ou destiné à être comparé au courant écoulé dans le chemin de lecture dans un mode de lecture en courant. 20 Pour être fonctionnelle, la lecture requiert Ilect REVENDICATIONS1. Dispositif de commande du niveau d'un courant de lecture (Ilect) d'une mémoire non volatile (MEM) configurée pour être alimentée par une tension d'alimentation (Vdd), le dispositif (DIS) comprenant des moyens de commande (Ctem, CREG) configurés pour : - déterminer une valeur d'un courant témoin (It) représentatif d'un courant effectif pouvant s'écouler lors d'une lecture dans un chemin de lecture (CHLEC) de la mémoire (MEM), en fonction de la valeur de la tension d'alimentation (Vdd) ; - comparer le courant témoin (It) avec un courant de référence (Iref) ayant une valeur de référence ; et - générer un signal de commande (VgIsenseP) destiné commander au moins un circuit générateur de courant de lecture (CGEN) configuré pour générer, en présence du signal de commande (VgIsenseP), un courant de lecture (Ilect) à une valeur égale à la plus petite valeur entre une fraction de la valeur du courant témoin (It) et la valeur du courant de référence (Iref). 2. Dispositif selon la revendication 1, dans lequel les moyens de commande comprennent un circuit témoin (Ctem) configuré pour écouler le courant témoin (It) de façon commandée par une première tension (Vout), et un circuit de régulation (CREG) configuré pour générer la première tension (Vout) à partir de ladite comparaison du courant témoin (It) et du courant de référence (Iref). 3. Dispositif selon la revendication 2, dans lequel le circuit de régulation (CREG) est configuré pour générer la première tension (Vout) égale à une tension plancher (Vpl) si la tension d'alimentation (Vdd) est supérieure ou égale à la tension plancher (Vpl) et égale à la tension d'alimentation si la tension d'alimentation (Vdd) est inférieure à la tension plancher (Vpl), la valeur de ladite tension plancher (Vpl) résultant d'un contrôle de l'écoulement du courant témoin (It) à la valeur de référence (Iref). 4. Dispositif selon l'une des revendications 2 ou 3, dans lequel le circuit de régulation (CREG) comprend au moins un montage 20 miroir de courant (MIR1, MIR2) configuré pour extraire d'un noeud de sortie (Nout) une copie (It2) du courant témoin (It), et un générateur de courant de référence (MP3) configuré pour injecter dans le noeud de sortie (Nout) le courant de référence (Iref), la première tension (Vout) 5 étant la tension résultante sur ledit noeud de sortie (Nout). 5. Dispositif selon la revendication 4, dans lequel ladite commande (VgIsenseP) destiné à commander au moins un circuit générateur du courant de lecture (CGEN) est une tension de commande miroir (VgIsenseP) présente sur les grilles communes de l'un dudit au 10 moins un montage miroir de courant (MIR1). 6. Dispositif selon l'une des revendications 2 à 5, la mémoire (MEM) ayant des cellules-mémoire (CEL) comprenant chacune un transistor d'accès (TAO) et un transistor d'état (TEO) ayant une tension de seuil, dans lequel le circuit témoin (Ctem) comprend au moins une 15 cellule-mémoire témoin (CELt) d'architecture homologue à l'architecture d'une cellule-mémoire (CEL) de ladite mémoire, le transistor d'accès témoin (TA) étant configuré pour être commandé sur sa grille par la première tension (Vout), et le transistor d'état témoin (TE) étant configuré pour être commandé dans un état passant par une 20 tension de commande dédiée (Vref), proche de sa tension de seuil. 7. Dispositif selon la revendication 6, dans lequel ladite tension de commande dédiée (Vref) est proche de la tension de seuil du transistor d'état témoin (TE) en ce qu'elle n'en diffère pas plus que 0,2V. 25 8. Dispositif selon l'une des revendications 6 ou 7, dans lequel le transistor d'état témoin (TE) comporte une grille flottante et une grille de commande électriquement connectées l'une à l'autre, la tension de commande dédiée (Vref) étant ainsi appliquée à la grille flottante via une connexion de grille de commande. 30 9. Dispositif selon l'une des revendications 2 à 5, dans lequel le circuit témoin (Ctem) comporte au moins un circuit de décodage témoin (DECt) comprenant au moins un commutateur de décodage témoin (MN1, MN2) d'architecture homologue à l'architecture de commutateurs de décodage (MNa, MNb) de ladite mémoire (MEM) 21 permettant de relier électriquement une ligne de bits à une entrée de lecture (BUSR) d'un amplificateur de lecture (AMPL), ledit au moins un commutateur de décodage témoin (MN1, MN2) étant configuré pour être commandé par la première tension (Vout). 5 10. Dispositif selon l'une des revendications précédentes, prise en combinaison avec les revendications 6 et 9, dans lequel ledit au moins un circuit de décodage témoin (DECt) et ladite au moins une cellules-mémoire témoins (CELt) sont respectivement connectées en série, chaque série étant mutuellement connectée en parallèle. 10 11. Dispositif selon l'une des revendications précédentes, dans lequel ladite fraction de la valeur du courant témoin (It) est comprise entre 1/4 et 1/1 du courant témoin (It). 12. Dispositif selon l'une des revendications précédentes, dans lequel ledit courant de lecture (Ilect) est destiné à être injecté dans 15 une ligne de bits de la mémoire (MEM) pour une lecture en tension. 13. Dispositif selon l'une des revendications 1 à 11, dans lequel ledit courant de lecture (Ilect) est destiné à être comparé à un courant s'écoulant dans une ligne de bit de la mémoire (MEM) pour une lecture en courant. 20 14. Mémoire, du type mémoire non-volatile électriquement effaçable et programmable (MEM), comportant un dispositif de génération d'un courant de lecture (DIS) selon l'une des revendications 1 à 13, et au moins un amplificateur de lecture (AMPL) comportant un circuit générateur de courant de lecture commandable 25 (CGEN), le dispositif de génération d'un courant de lecture (DIS) étant configuré pour fournir ladite commande (VgIsenseP) audit au moins un circuit générateur de courant de lecture (CGEN). 15. Procédé de commande du niveau d'un courant de lecture (Ilect) dans une mémoire non-volatile (MEM) alimentée par une 30 tension d'alimentation (Vdd), comprenant : - une détermination d'un courant témoin (It) représentatif d'un courant effectif pouvant s'écouler lors d'une lecture dans un chemin de lecture (CHLEC) de la mémoire (MEM), en fonction de la valeur de la tension d'alimentation (Vdd) ; 22 - une comparaison du courant témoin (It) et d'un courant de référence (Iref) ayant une valeur de référence ; - une génération d'un signal de commande (VgIsenseP) commandant la génération du courant de lecture (Ilect) ayant un 5 niveau égal à la plus petite valeur entre une fraction de la valeur du courant témoin (It) et la valeur du courant de référence (Iref). 16. Procédé selon la revendication 15, dans lequel ladite détermination d'une valeur d'un courant témoin (It) comprend un écoulement dudit courant témoin (It) dans un circuit témoin (Ctem) 10 contrôlé par une première tension (Vout) générée à partir de ladite comparaison du courant témoin (It) et du courant de référence (Iref). 17. Procédé selon la revendication 16, dans lequel la première tension (Vout) est égale à une tension plancher (Vpl) si la tension d'alimentation (Vdd) est supérieure ou égale à la tension plancher 15 (Vpl) et égale à la tension d'alimentation si la tension d'alimentation (Vdd) est inférieure à la tension plancher (Vpl), la valeur de ladite tension plancher (Vpl) résultant d'un contrôle de l'écoulement du courant témoin (It) à la valeur de référence (Iref). 18. Procédé selon l'une des revendications 16 ou 17, dans 20 lequel la génération de la première tension (Vout) comprend une recopie dudit courant témoin (It) de façon à extraire d'un noeud de sortie (Nout) le courant témoin recopié (It2) et une injection dans le noeud de sortie (Nout) du courant de référence (Iref), la première tension (Vout) étant la tension résultante sur ledit noeud de sortie 25 (Nout). 19. Procédé selon l'une des revendications 15 à 18, dans lequel le courant témoin (It) est représentatif d'un courant effectif pouvant s'écouler lors d'une lecture dans un chemin de lecture (CHLEC) de la mémoire (MEM) comportant une cellule-mémoire (CEL) munie d'un 30 transistor d'accès (TAO) commandé par la tension d'alimentation (Vdd), et un transistor d'état ayant une tension de seuil (TEO) commandé passant par une tension de commande dédiée (Vref) proche de sa tension de seuil. 23 20. Procédé selon la revendication 19, dans lequel ladite tension de commande dédiée (Vref) est proche de la tension de seuil du transistor d'état (TEO) en ce qu'elle n'en diffère pas plus que 0,2V. 21. Procédé selon la revendication 20, dans lequel la tension de 5 commande dédiée (Vref) est appliquée sur une grille flottante du transistor d'état (TE). 22. Procédé selon l'une des revendications 15 à 21, dans lequel le courant témoin (It) est représentatif d'un courant effectif pouvant s'écouler lors d'une lecture dans un chemin de lecture (CHLEC) de la 10 mémoire (MEM) comportant au moins un commutateur de décodage (DEC, MNa, MNb) commandé par la tension d'alimentation (Vdd). 23. Procédé selon l'une des revendications 15 à 22, dans lequel ladite fraction de la valeur du courant témoin (It) est comprise entre 1/4 et 1/1 du courant témoin (It). 15 24. Procédé selon l'une des revendications 15 à 23, dans lequel, lors d'une lecture, ledit courant de lecture (Ilect) est injecté dans une ligne de bit de la mémoire (MEM) pour une lecture en tension. 25. Procédé selon l'une des revendications 15 à 23, dans lequel, lors d'une lecture, ledit courant de lecture (Ilect) est comparé à un 20 courant s'écoulant dans une ligne de bit de la mémoire (MEM) pour une lecture en courant.