Brevet FR3067517A1 — publié le 20181214

SUBSTRAT SOI COMPATIBLE AVEC LES TECHNOLOGIES RFS01 ET FDS01 DESCRIPTION DOMAINE TECHNIQUE ET ART ANTÉRIEUR L'invention porte sur le domaine des substrats RFS01 (Silicium sur isolant Radio Fréquence, ou « Radio-Frequency Silicon On Insulator » en anglais) et FDS01 (Silicium sur isolant complètement déserté, ou « Fully Depleted Silicon On Insulator » en anglais), ainsi que celui des dispositifs semi-conducteurs réalisés à partir de tels substrats. Il existe deux types distincts de substrats SOI utilisés pour des applications électroniques différentes : - les substrats RFS01 utilisés pour les applications Radio Fréquence (RF) comme les modules Front End ; - les substrats FDS01 utilisés pour les applications numériques à hautes performances et faible consommation, et permettant la réalisation de composants de type FDS01. Ces deux types de substrats SOI ont des caractéristiques spécifiques adaptées pour l'une ou l'autre de ces deux applications distinctes. Ainsi, un substrat FDS01 comporte une fine couche superficielle silicium (par exemple d'épaisseur égale à 10 nm), une couche diélectrique enterrée, ou BOX, fine (par exemple d'épaisseur égale à 20 nm), et couche support, ou couche massive, de silicium légèrement dopé (par exemple avec une résistivité comprise entre environ 0,1 et 1 Ohm.cm) disposée sous le BOX pour permettre une polarisation arrière des transistors FDS01 réalisés dans ce substrat. La mobilité dans le canal d'un tel transistor FDS01 peut donc être contrôlée depuis la face arrière du substrat qui forme une grille arrière du transistor, grâce à un contact latéral faiblement résistif accessible depuis la face avant du substrat et qui est relié à la portion de silicium dopé se trouvant sous le BOX du transistor. Cette polarisation arrière permet de moduler les performances (notamment la vitesse) et/ou la consommation des transistors réalisés, notamment leur tension de seuil. Cela 2 nécessite toutefois d'avoir une bonne conduction électrique entre le contact face avant et la zone dopée formée sous le BOX du transistor. Un substrat RFS01 comporte au contraire une couche support fortement résistive (par exemple avec une résistivité supérieure à environ 0,5 kO.cm, voire 5 supérieure à 1 kO.cm) afin de limiter les pertes dans les composants RF ou passifs réalisés sur ou dans un tel substrat. Un problème majeur rencontré pour les applications RF est la présence d'une couche de conduction parasite formée par des charges libres parasites générées par la présence de charges fixes dans le BOX du substrat. Ceci est particulièrement 10 nuisible à la linéarité des signaux RF qui présentent des puissances non négligeables (0 à dBm), et créé de la diaphonie. Pour résoudre ce problème, il est possible de disposer une couche de piégeage de charges électriques, appelée couche « trap rich », juste sous le BOX afin de capturer les charges libres et ainsi réduire considérablement, voire annuler, la formation 15 de la couche conductrice parasite. Cette couche de piégeage de charges est formée, typiquement par dépôt PECVD, LPCVD ou par épitaxie, sur la couche support juste avant le procédé de fabrication du substrat RFS01. Les composants RF sont ensuite fabriqués sur le substrat RFS01 comme sur un substrat SOI classique. De manière avantageuse, la couche de piégeage de charges est formée 20 par un dépôt de polysilicium. Par rapport aux autres techniques, le polysilicium permet d'atteindre une haute densité de pièges (« trap » en anglais), une haute résistivité (entre environ 5 et 10 kOhm.cm), et une bonne stabilité thermique à haute température (jusqu'à environ 1100°C) compatible avec la mise en oeuvre d'un procédé CMOS, tout en offrant la possibilité de déposer ou de faire croître un oxyde de silicium pour passiver la 25 couche et rendre ainsi possible le collage direct de cette couche d'oxyde lors la fabrication de ce substrat. Un exemple de procédé de réalisation d'un substrat RFS01 comprenant une couche de piégeage de charges électriques est décrit dans le document EP 1 665 367 Al. 3 Le document FR 2 973 158 Al décrit en outre une technique pour stabiliser les grains de la couche de piégeage de charges en insérant une fine couche diélectrique entre la couche de piégeage de charges et la couche support pour empêcher ou retarder la recristallisation intempestive de la couche de piégeage de charges qui est 5 responsable de la baisse d'efficacité de cette couche. Dans tous les cas, la couche de piégeage de charges d'un substrat RFS01 est formée de manière uniforme sur le substrat et est conçue pour être stable thermiquement. Avec les prochains noeuds technologiques (22 nm et moins), et 10 l'émergence de l'internet des objets (loT, ou « Internet Of Things » en anglais) et de la 5G (cinquième génération de standards pour la téléphonie mobile), il serait très intéressant de disposer d'un substrat SOI performant à la fois pour les dispositifs actifs de type FDS01 et pour les dispositifs passifs et les dispositifs RF. Toutefois, la présence d'une couche de piégeage de charges très 15 résistive, utile pour les composants passifs ou RF, est incompatible avec une polarisation arrière de transistors FDS01 et qui nécessite une conduction entre les zones d'isolation et sous le BOX afin de piloter en tension par la face arrière les grilles arrières des transistors FDS01. De plus, une mise en forme de la couche de piégeage de charges qui 20 consisterait à ne former cette couche qu'aux emplacements prévus pour le composants RF ou passifs lors de la fabrication du substrat SOI n'est pas industriellement faisable car cela suppose que le fondeur ou le fabriquant de circuit intégré donnent au fabricant du substrat qui sera utilisé pour la fabrication des circuits intégrés le détail et le plan des circuits qui seront réalisées. 25 EXPOSÉ DE L'INVENTION Un but de la présente invention est de proposer un nouveau substrat de type semi-conducteur sur isolant ayant les avantages d'un substrat RFS01 comportant une couche de piégeage de charges électriques, tout en étant compatible avec la technologie 4 FDSOI et notamment avec une polarisation arrière des composants FDSOI, notamment de transistors FDSOI, réalisés sur ce substrat. Pour cela, l'invention propose un substrat de type semi-conducteur sur isolant, comportant au moins : 5 - une couche support ; - une couche superficielle de semi-conducteur ; - une couche diélectrique enterrée disposée entre la couche support et la couche superficielle ; - une couche de piégeage de charges électriques disposée entre la 10 couche diélectrique enterrée et la couche support, et comprenant au moins un matériau semi-conducteur polycristallin et/ou un matériau à changement de phase ; dans lequel la couche de piégeage de charges électriques comporte au moins une première région et au moins une deuxième région disposées l'une à côté de l'autre dans le plan de la couche de piégeage de charges électriques, le matériau de la 15 première région étant dans un état au moins partiellement recristallisé et ayant une résistivité électrique inférieure à celle du matériau de la deuxième région. Ce substrat comporte une couche de piégeage de charges électriques dont la structure permet d'associer les bénéfices d'un substrat RFS01 et ceux d'un substrat FDSOI au sein d'un même substrat, via la réalisation de régions distinctes au sein 20 de la couche de piégeage de charges électriques, ces régions distinctes présentant des propriétés différentes selon qu'elles soient destinées à faire partie d'une région RFS01 du substrat ou d'une région FDSOI du substrat. L'utilisation d'un semi-conducteur polycristallin et/ou d'un matériau à changement de phase pour former la couche de piégeage de charges électriques permet 25 de réaliser un ajustement local, par exemple via l'utilisation d'un laser, des propriétés de cette couche, et délimiter ainsi différentes régions au sein de cette couches selon les propriétés FDSOI ou RFS01 recherchées pour chaque région. En effet, dans la couche de piégeage de charges électriques, les pièges sont majoritairement formés aux joints de grains, où ils sont associés avec les liaisons 30 pendantes du matériau. Des régions de déplétion et des barrières de potentiel sont 5 formées autour des grains pour compenser les charges piégées aux joints de grains. Pour augmenter la densité de pièges et par conséquent l'efficacité de la couche de piégeage de charges, la surface des joints de grain doit être maximisée, ce qui implique de diminuer la taille des grains. Par exemple, des grains de polysilicium de taille comprise entre environ 5 100 nm et 150 nm permettent de retrouver la résistivité nominale du silicium qui est de l'ordre de 5 kOhm.cm. L'uniformité de la taille des grains, la structure colonnaire et la morphologie des grains au sein de la couche de piégeage de charges, le long de son épaisseur, influent fortement sur l'efficacité de réduction des courants parasites. 10 L'épaisseur de la couche de piégeage de charges joue également un rôle important. En outre, la résistivité de la couche de piégeage de charges et sa propriété de réduction des conductions parasites diminuent quand la taille des grains augmente. En chauffant localement la ou les premières régions de la couche de piégeage de charges électriques, une recristallisation du matériau au sein de cette ou ces 15 premières régions se produit, engendrant une augmentation de la taille des grains du matériau au sein de cette ou ces premières régions. Cela réduit la résistivité électrique de ce matériau recristallisé et rend cette ou ces premières régions adaptées à la technologie FDSOI, tout en conservant la ou les autres régions du substrat compatible avec la technologie RFS01. 20 Cet ajustement local peut correspondre à un échauffement significatif du matériau de la première région, modifiant la structure des grains qui la composent et faisant baisser sa résistivité. La partie du substrat incluant la première région de la couche de piégeage de charges électriques et les portions des autres couches du substrat localisées 25 sur cette première région forment une partie du substrat adaptée à la réalisation de composants FDS01. Celle incluant la deuxième région de la couche de piégeage de charges électriques et les portions des autres couches du substrat localisées sur cette deuxième région forment une partie du substrat adaptée à la réalisation de composants RF et/ou passifs. 6 Le substrat comprend donc une couche de piégeage de charges électriques qui peut être inactivée ou modulée localement en fonction des caractéristiques recherchées au sein de différentes régions du substrat, notamment les régions destinées à recevoir des zones actives de composants FDS01. Les régions sur 5 lesquelles des composants passifs et/ou RF (inductance, lignes de transmission, etc.) sont destinés à être réalisés sont disposées en regard d'une région « trap rich » fonctionnelle, c'est-à-dire dans laquelle le matériau de la couche de piégeage de charges électriques est dans un état non recristallisé. Ce substrat comporte donc, sous la couche diélectrique enterrée, des 10 régions très résistives sans zone de conduction parasite à l'endroit où la couche de piégeage de charges électriques est fonctionnelle (matériau non recristallisé), ainsi que des régions électriquement moins résistives à l'endroit où les propriétés de la couche de piégeage de charges électriques ont été modifiées, permettant la réalisation d'une polarisation arrière des composants actifs réalisés au niveau de ces régions. 15 La recristallisation du matériau de la première région de la couche de piégeage de charges électriques est réalisée telle que la structure des grains de ce matériau soit modifiée (augmentation de la taille des grains), faisant baisser la résistivité du matériau de cette première région. La recristallisation peut être réalisée jusqu'à ce que le matériau recristallisé de la première région soit monocristallin. 20 Grâce à la résistivité électrique plus faible du matériau de la première région de la couche de piégeage de charges électriques, ce matériau peut être utilisé pour former une grille de polarisation arrière de composants FDS01 réalisés au niveau de cette première région. Le plan de la couche de piégeage de charges électriques correspond au 25 plan principal de cette couche et qui est parallèle aux interfaces entre les différentes couches du substrat. La couche de piégeage de charges électriques peut comporter au moins l'un des matériaux suivants : silicium polycristallin, germanium polycristallin, silicium-germanium polycristallin, matériau à changement de phase. 7 La couche de piégeage de charges électriques est avantageusement sensible en absorption à un éclairage (c'est-à-dire apte à absorber les électrons de cet éclairage) faisant appel à au moins une longueur d'onde à laquelle le matériau de la couche support et/ou le matériau de la couche superficielle est transparent, par exemple 5 une longueur d'onde du domaine infrarouge. C'est le cas lorsque du germanium polycristallin et/ou du SiGe polycristallin et/ou un matériau à changement de phase est utilisé pour former la couche de piégeage de charges électriques et que du silicium est utilisé pour former la couche support et/ou la couche superficielle, l'éclairage utilisé émettant une ou des longueurs d'onde du domaine infrarouge. 10 De manière avantageuse, le matériau de la couche superficielle a une température de fusion supérieure à la température de recristallisation de la couche de piégeage de charges électriques afin d'avoir une bonne sélectivité du chauffage lorsque ce chauffage de la couche de piégeage de charges électriques est réalisé à travers la couche superficielle. C'est le cas lorsque la couche superficielle comporte du silicium 15 monocristallin qui a une température de fusion élevée (environ 1415°C) et que la couche de piégeage de charges électriques comporte du silicium polycristallin (température de recristallisation comprise entre environ 800°C et 900°C), du Ge polycristallin, du SiGe polycristallin, ou encore un matériau à changement de phase. Cela peut s'appliquer également entre le matériau de la couche de piégeage de charges électriques et celui de 20 la couche support lorsque l'éclairage est réalisé à travers la couche support. Un matériau à changement de phase a pour avantage de présenter une réversibilité de son état cristallin, et peut passer rapidement de l'état cristallin à l'état amorphe ou inversement. Une épaisseur de chacun des grains du matériau de la première région 25 peut être égale à, ou proche de, l'épaisseur de la couche de piégeage de charges électriques, ce qui permet d'obtenir une bonne conductivité électrique du matériau de la première région. La couche de piégeage de charges électriques peut comporter un matériau à changement de phase qui se trouve à l'état cristallin dans la première région 30 et à l'état amorphe dans la deuxième région. 8 Le substrat peut comporter en outre une couche d'absorption thermique disposée entre la couche de piégeage de charges électriques et la couche support. Dans ce cas, la fonction principale de la couche d'absorption thermique est d'absorber un rayonnement utilisé pour chauffer et recristalliser le matériau de la 5 première région de la couche de piégeage de charges électriques. Dans ce cas : - la couche de piégeage de charges électriques peut comporter du silicium polycristallin, et - la couche d'absorption thermique peut comporter du germanium 10 polycristallin ou du silicium-germanium polycristallin ou un matériau à changement de phase. Lorsque la couche d'absorption thermique comporte du germanium polycristallin ou du silicium-germanium polycristallin ou un matériau à changement de phase, le matériau de cette couche qui reçoit le rayonnement thermique est également 15 au moins partiellement recristallisé. L'invention porte également sur un dispositif semi-conducteur comprenant au moins : - un substrat tel que décrit ci-dessus ; - une première tranchée d'isolation traversant au moins la couche 20 superficielle, la couche diélectrique enterrée et la couche de piégeage de charges électriques du substrat et séparant les première et deuxième régions de la couche de piégeage de charges électriques du substrat l'une de l'autre ; - un composant FDS01 réalisé dans une première portion de la couche superficielle du substrat qui est superposée à la première région de la couche de piégeage 25 de charges électriques du substrat ; - un composant passif et/ou RF réalisé dans et/ou sur une deuxième portion de la couche superficielle du substrat qui est superposée à la deuxième région de la couche de piégeage de charges électriques du substrat. Le dispositif peut comporter en outre : 9 - un puits dopé formé dans une portion de la couche support du substrat et disposé contre la première région de la couche de piégeage de charges électriques du substrat ; - une deuxième tranchée d'isolation traversant au moins la couche 5 superficielle, la couche diélectrique enterrée et la couche de piégeage de charges électriques du substrat et séparant des première et deuxième parties de la première région de la couche de piégeage de charges électriques du substrat qui sont reliées électriquement l'une à l'autre par le puits dopé, la première partie de la première région de la couche de piégeage de charges électriques du substrat formant un plan de 10 polarisation arrière, ou grille arrière, du composant FDS01; - un contact électrique traversant la couche superficielle et la couche diélectrique enterrée, en contact avec la deuxième partie de la première région de la couche de piégeage de charges électriques du substrat. Le contact électrique permet d'appliquer un potentiel électrique sur la 15 première partie de la première région de la couche de piégeage de charges électriques via le puits dopé et la deuxième partie de la première région de la couche de piégeage de charges électriques. L'invention concerne également un procédé de réalisation d'un substrat de type semi-conducteur sur isolant, comportant la réalisation d'un empilement 20 comprenant : - une couche support ; - une couche superficielle de semi-conducteur ; - une couche diélectrique enterrée disposée entre la couche support et la couche superficielle ; 25 - une couche de piégeage de charges électriques disposée entre la couche diélectrique enterrée et la couche support, et comprenant au moins un matériau semi-conducteur polycristallin et/ou un matériau à changement de phase ; et comportant en outre la réalisation, dans la couche de piégeage de charges électriques, d'au moins une première région et d'au moins une deuxième région 30 disposées l'une à côté de l'autre dans le plan de la couche de piégeage de charges 10 électriques, au cours de laquelle le matériau de la première région est au moins partiellement recristallisé tel que sa résistivité électrique soit inférieure à celle du matériau de la deuxième région. La réalisation de la première région peut comporter la mise en oeuvre 5 d'un recuit local par laser du matériau de la première région. Le laser émet une lumière dont la longueur d'onde est absorbée par la couche de piégeage de charges électriques. Le laser a pour effet d'effectuer un recuit significatif proche de la température de fusion du matériau de la couche de piégeage de charges électrique et d'augmenter la taille des grains de ce matériau. Cette augmentation 10 de taille de grains du matériau de la couche de piégeage de charges électrique diminue la densité de pièges à l'interface avec la couche diélectrique enterrée. Ceci permet par exemple de diminuer, voire de détruire l'effet de piégeage de charges électriques à l'endroit où les composants FDS01 vont être fabriqués, tout en garantissant par ailleurs, une bonne résistivité et une très bonne linéarité dans les zones du substrat dédiées pour 15 la RF. La couche superficielle du substrat peut comporter du silicium monocristallin, et, lors du recuit local par laser du matériau de la première région, le laser peut être focalisé sur la première région de la couche de piégeage de charges électriques à travers la couche superficielle et la couche diélectrique enterrée du substrat. 20 La longueur d'onde de la lumière émise par le laser peut être choisie telle que cette lumière ne soit pas absorbée par le silicium de la couche superficielle, par exemple dans le domaine infrarouge. En variante, lors du recuit local par laser du matériau de la première région, le laser peut être focalisé sur la première région de la couche de piégeage de 25 charges électriques au moins à travers la couche support du substrat. Dans ce cas, la couche diélectrique enterrée peut servir de barrière thermique pour ne pas chauffer la couche superficielle. Selon une autre variante, le substrat peut comporter en outre une couche d'absorption thermique disposée entre la couche de piégeage de charges 30 électriques et la couche support, et le laser peut être focalisé sur une région de la couche 11 d'absorption thermique superposée à la première région de la couche de piégeage de charges électriques et au moins à travers la couche support du substrat. L'invention porte également sur un procédé de réalisation d'un dispositif semi-conducteur comportant au moins : 5 - la mise en oeuvre d'un procédé de réalisation d'un substrat de type semi-conducteur sur isolant tel que décrit précédemment ; - la réalisation, à travers au moins la couche superficielle, la couche diélectrique enterrée et la couche de piégeage de charges électriques du substrat, d'au moins une première tranchée d'isolation entre les première et deuxième régions de la 10 couche de piégeage de charges électriques du substrat ; - la réalisation d'au moins un composant FDS01 dans une première portion de la couche superficielle du substrat qui est superposée à la première région de la couche de piégeage de charges électriques du substrat ; - la réalisation d'au moins un composant passif et/ou RF dans et/ou 15 sur une deuxième portion de la couche superficielle du substrat qui est superposée à la deuxième région de la couche de piégeage de charges électriques du substrat. Dans ce procédé, les composants, c'est-à-dire le ou les composants FDS01 et le ou les composants passifs et/ou RF, peuvent être réalisés avant ou après avoir réalisé, dans la couche de piégeage de charges électriques, les première et deuxième 20 régions. Lorsque les composants sont réalisés avant la réalisation des première et deuxième régions de la couche de piégeage de charges électriques, la recristallisation (par exemple l'exposition à un rayonnement laser) du matériau de la ou des premières régions est réalisée à travers la face arrière du substrat afin de ne pas endommager les composants. 25 Le procédé peut comporter en outre : - la réalisation d'une deuxième tranchée d'isolation traversant au moins la couche superficielle, la couche diélectrique enterrée et la couche de piégeage de charges électriques du substrat et séparant des première et deuxième parties de la première région de la couche de piégeage de charges électriques du substrat ; 12 - une implantation de dopants dans une portion de la couche support du substrat qui est disposée contre la première région de la couche de piégeage de charges électriques du substrat, formant un puits dopé reliant électriquement entre elles les première et deuxième parties de la première région de la couche de piégeage de 5 charges électriques du substrat ; - la réalisation d'un contact électrique traversant la couche superficielle et la couche diélectrique enterrée, en contact avec la deuxième partie de la première région de la couche de piégeage de charges électriques du substrat, et permettant la commande d'un plan de polarisation arrière du composant FDS01 formé 10 par la première partie de la première région de la couche de piégeage de charges électriques du substrat. BRÈVE DESCRIPTION DES DESSINS La présente invention sera mieux comprise à la lecture de la description d'exemples de réalisation donnés à titre purement indicatif et nullement limitatif en 15 faisant référence aux dessins annexés sur lesquels : - la figure 1 représente un substrat de type semi-conducteur sur isolant, objet de la présente invention, selon un premier mode de réalisation ; - les figures 2A et 2B représentent les étapes d'un procédé de réalisation d'un substrat de type semi-conducteur sur isolant, objet de la présente 20 invention, selon le premier mode de réalisation ; - les figures 3 et 4 représentent un substrat de type semi-conducteur sur isolant, objet de la présente invention, respectivement selon un deuxième et un troisième modes de réalisation ; - les figures 5A à 5D représentent les étapes d'un procédé de 25 réalisation d'un dispositif semi-conducteur, objet de la présente invention, comportant des composants FDS01 et des composants RF et/ou passifs réalisés sur un même substrat également objet de la présente invention. 13 Des parties identiques, similaires ou équivalentes des différentes figures décrites ci-après portent les mêmes références numériques de façon à faciliter le passage d'une figure à l'autre. Les différentes parties représentées sur les figures ne le sont pas 5 nécessairement selon une échelle uniforme, pour rendre les figures plus lisibles. Les différentes possibilités (variantes et modes de réalisation) doivent être comprises comme n'étant pas exclusives les unes des autres et peuvent se combiner entre elles. EXPOSÉ DÉTAILLÉ DE MODES DE RÉALISATION PARTICULIERS 10 On se réfère tout d'abord à la figure 1 qui représente schématiquement un substrat 100 de type semi-conducteur sur isolant selon un premier mode de réalisation. Le substrat 100 comporte une couche support 102 servant de couche de maintien mécanique. Afin que cette couche 102 soit compatible avec la réalisation de 15 composants passifs et/ou RF, c'est-à-dire qu'elle soit compatible avec la technologie RFSOI, cette couche 102 comporte un matériau dit à « haute résistivité », c'est-à-dire dont la résistivité électrique est supérieure à environ 0,5 kO.cm, et de préférence supérieure à environ 1 kO.cm voire même supérieure à environ 3 kO.cm. Dans le premier mode de réalisation décrit ici, la couche 102 comporte du silicium. La résistivité électrique 20 de ce silicium est par exemple égale à environ 5 kO.cm. L'épaisseur de la couche 102 est égale à plusieurs centaines de microns. Le substrat 100 comporte également une couche superficielle 104 de semi-conducteur. Des composants électroniques sont destinés à être réalisés sur et/ou dans cette couche 104. Dans le premier mode de réalisation décrit ici, la couche 104 25 comporte du silicium monocristallin. Le substrat 100 est donc un substrat de type silicium sur isolant, ou SOI. L'épaisseur de la couche 104 est par exemple comprise entre environ 10 nm et 20 nm. Le substrat 100 comporte également une couche diélectrique enterrée 106, ou BOX, disposée entre les couches 102 et 104. Cette couche 106 comporte par 14 exemple du Si02 et a une épaisseur comprise entre environ 10 nm et 100 nm, et avantageusement entre environ 10 nm et 25 nm. Le substrat 100 comporte également une couche 108 de piégeage de charges électriques, ou couche dite « trap rich », disposée entre les couches 102 et 106. 5 La couche 108 comporte une épaisseur comprise entre environ 200 nm et 500 nm. Dans le premier mode de réalisation, la couche 108 comporte un matériau semi-conducteur polycristallin. Ce semi-conducteur polycristallin peut correspondre à du silicium polycristallin, ou du germanium polycristallin, ou encore du SiGe polycristallin. 10 La couche 108 n'est pas homogène car elle comporte au moins une première région 110 et au moins une deuxième région 112 disposées l'une à côté de l'autre dans le plan de la couche 108 (c'est-à-dire les unes à côté des autres dans un plan parallèle au plan (X,Y) représenté sur la figure 1). Ces régions 110, 112 occupent chacune toute l'épaisseur de la couche 108, c'est-à-dire ont une épaisseur égale à celle de la 15 couche 108. La ou les premières régions 110 comportent le semi-conducteur polycristallin mentionné précédemment mais qui a subi une recristallisation au moins partielle. La ou les deuxièmes régions 112 comportent ce même semi-conducteur polycristallin mais qui n'a pas subi cette étape de recristallisation. La résistivité électrique 20 du matériau des premières régions 110 est inférieure à celle du matériau des deuxièmes régions 112. La recristallisation subie par le matériau de la ou des premières régions 110 augmente la taille des grains de ce matériau, réduisant ou supprimant la capacité de piégeage de charges électriques du matériau de cette ou ces premières régions 110 et 25 réduisant la résistivité électrique de ce matériau. Dans la ou les premières régions 110, les grains du matériau de la couche 108 ont une épaisseur égale à l'épaisseur de la couche 108. En variante du premier mode de réalisation décrit ci-dessus, la couche 108 de piégeage de charges électriques peut comporter non pas un matériau semi- 30 conducteur polycristallin, mais un matériau à changement de phase. Dans ce cas, ce 15 matériau se trouve à l'état cristallin dans la ou les premières régions 110 et à l'état amorphe dans la ou les deuxièmes régions 112. Un tel matériau à changement de phase correspond par exemple à un matériau de la famille des chalcogénures, par exemple du GexSbyTe avec 5 0 REVENDICATIONS1. Substrat (100) de type semi-conducteur sur isolant, comportant au moins : - une couche support (102) ; - une couche superficielle (104) de semi-conducteur ; - une couche diélectrique enterrée (106) disposée entre la couche support (102) et la couche superficielle (104) ; - une couche (108) de piégeage de charges électriques disposée entre la couche diélectrique enterrée (106) et la couche support (102), et comprenant au moins un matériau semi-conducteur polycristallin et/ou un matériau à changement de phase ; dans lequel la couche (108) de piégeage de charges électriques comporte au moins une première région (110) et au moins une deuxième région (112) disposées l'une à côté de l'autre dans le plan de la couche (108) de piégeage de charges électriques, le matériau de la première région (110) étant dans un état au moins partiellement recristallisé et ayant une résistivité électrique inférieure à celle du matériau de la deuxième région (112). 2. Substrat (100) selon la revendication 1, dans lequel la couche (108) de piégeage de charges électriques comporte au moins l'un des matériaux suivants : silicium polycristallin, germanium polycristallin, silicium-germanium polycristallin, matériau à changement de phase. 3. Substrat (100) selon l'une des revendications précédentes, dans lequel la couche (108) de piégeage de charges électriques comporte un matériau à changement de phase qui se trouve à l'état cristallin dans la première région (110) et à l'état amorphe dans la deuxième région (112). 22 4. Substrat (100) selon l'une des revendications précédentes, comportant en outre une couche d'absorption thermique (120) disposée entre la couche (108) de piégeage de charges électriques et la couche support (102). 5 5. Substrat (100) selon la revendication 4, dans lequel : - la couche (108) de piégeage de charges électriques comporte du silicium polycristallin, et - la couche d'absorption thermique (120) comporte du germanium polycristallin ou du silicium-germanium polycristallin ou un matériau à changement de 10 phase. 6. Dispositif semi-conducteur (200) comprenant au moins : - un substrat (100) selon l'une des revendications 1 à 5; - une première tranchée d'isolation (202) traversant au moins la 15 couche superficielle (104), la couche diélectrique enterrée (106) et la couche (108) de piégeage de charges électriques du substrat (100) et séparant les première et deuxième régions (110, 112) de la couche (108) de piégeage de charges électriques du substrat (100) l'une de l'autre ; - un composant FDS01 (214) réalisé dans une première portion (216) 20 de la couche superficielle (104) du substrat (100) qui est superposée à la première région (110) de la couche (108) de piégeage de charges électriques du substrat (100) ; - un composant passif et/ou RF (220) réalisé dans et/ou sur une deuxième portion (222) de la couche superficielle (104) du substrat (100) qui est superposée à la deuxième région (112) de la couche (108) de piégeage de charges 25 électriques du substrat (100). 7. Dispositif semi-conducteur (200) selon la revendication 6, comportant en outre : 23 - un puits dopé formé dans une portion (210) de la couche support (102) du substrat (100) et disposé contre la première région (110) de la couche (108) de piégeage de charges électriques du substrat (100) ; - une deuxième tranchée d'isolation (204) traversant au moins la 5 couche superficielle (104), la couche diélectrique enterrée (106) et la couche (108) de piégeage de charges électriques du substrat (100) et séparant des première et deuxième parties (206, 208) de la première région (110) de la couche (108) de piégeage de charges électriques du substrat (100) qui sont reliées électriquement l'une à l'autre par le puits dopé, la première partie (206) de la première région (110) de la couche (108) de piégeage 10 de charges électriques du substrat (100) formant un plan de polarisation arrière du composant FDS01 (214) ; - un contact électrique (219) traversant la couche superficielle (104) et la couche diélectrique enterrée (106), en contact avec la deuxième partie (208) de la première région (110) de la couche (108) de piégeage de charges électriques du substrat 15 (100). 8. Procédé de réalisation d'un substrat (100) de type semi- conducteur sur isolant, comportant la réalisation d'un empilement comprenant : - une couche support (102) ; 20 - une couche superficielle (104) de semi-conducteur ; - une couche diélectrique enterrée (106) disposée entre la couche support (102) et la couche superficielle (104) ; - une couche (108) de piégeage de charges électriques disposée entre la couche diélectrique enterrée (106) et la couche support (102), et comprenant au moins 25 un matériau semi-conducteur polycristallin et/ou un matériau à changement de phase ; et comportant en outre la réalisation, dans la couche (108) de piégeage de charges électriques, d'au moins une première région (110) et d'au moins une deuxième région (112) disposées l'une à côté de l'autre dans le plan de la couche (108) de piégeage de charges électriques, au cours de laquelle le matériau de la première région 24 (110) est au moins partiellement recristallisé tel que sa résistivité électrique soit inférieure à celle du matériau de la deuxième région (112). 9. Procédé selon la revendication 8, dans lequel la réalisation de la 5 première région (110) comporte la mise en oeuvre d'un recuit local par laser du matériau de la première région (110). 10. Procédé selon la revendication 9, dans lequel la couche superficielle (104) du substrat (100) comporte du silicium monocristallin, et dans lequel, 10 lors du recuit local par laser du matériau de la première région (110), le laser est focalisé sur la première région (110) de la couche (108) de piégeage de charges électriques à travers la couche superficielle (104) et la couche diélectrique enterrée (106) du substrat (100). 15 11. Procédé selon la revendication 9, dans lequel, lors du recuit local par laser du matériau de la première région (110), le laser est focalisé sur la première région (110) de la couche (108) de piégeage de charges électriques au moins à travers la couche support (102) du substrat (100). 20 12. Procédé selon la revendication 11, dans lequel le substrat (100) comporte en outre une couche d'absorption thermique (120) disposée entre la couche (108) de piégeage de charges électriques et la couche support (102), et dans lequel le laser est focalisé sur une région de la couche d'absorption thermique (120) superposée à la première région (110) de la couche (108) de piégeage de charges électriques et au 25 moins à travers la couche support (102) du substrat (100). 13. Procédé de réalisation d'un dispositif semi-conducteur (200) comportant au moins : - la mise en oeuvre d'un procédé de réalisation d'un substrat (100) de type semi-conducteur sur isolant selon l'une des revendications 8 à 12; 25 - la réalisation, à travers au moins la couche superficielle (104), la couche diélectrique enterrée (106) et la couche (108) de piégeage de charges électriques du substrat (100), d'au moins une première tranchée d'isolation (202) entre les première et deuxième régions (110, 112) de la couche (108) de piégeage de charges électriques du 5 substrat (100) ; - la réalisation d'au moins un composant FDS01 (214) dans une première portion (216) de la couche superficielle (104) du substrat (100) qui est superposée à la première région (110) de la couche (108) de piégeage de charges électriques du substrat (100) ; 10 - la réalisation d'au moins un composant passif et/ou RF (220) dans et/ou sur une deuxième portion (222) de la couche superficielle (104) du substrat (100) qui est superposée à la deuxième région (112) de la couche (108) de piégeage de charges électriques du substrat (100). 15 14. Procédé selon la revendication 13, comportant en outre : - la réalisation d'une deuxième tranchée d'isolation (204) traversant au moins la couche superficielle (104), la couche diélectrique enterrée (106) et la couche (108) de piégeage de charges électriques du substrat (100) et séparant des première et deuxième parties (206, 208) de la première région (110) de la couche (108) de piégeage 20 de charges électriques du substrat (100) ; - une implantation de dopants dans une portion (210) de la couche support (102) du substrat (100) qui est disposée contre la première région (110) de la couche (108) de piégeage de charges électriques du substrat (100), formant un puits dopé reliant électriquement entre elles les première et deuxième parties (206, 208) de la 25 première région (110) de la couche (108) de piégeage de charges électriques du substrat (100) ; - la réalisation d'un contact électrique (219) traversant la couche superficielle (104) et la couche diélectrique enterrée (106), en contact avec la deuxième partie (208) de la première région (110) de la couche (108) de piégeage de charges 30 électriques du substrat (100), et permettant la commande d'un plan de polarisation 26 arrière du composant FDS01 (214) formé par la première partie (206) de la première région (110) de la couche (108) de piégeage de charges électriques du substrat (100).