Brevet FR3070535A1 — publié le 20190301

Circuit intégré avec élément capacitif à structure verticale, et son procédé de fabrication Des modes de réalisation et de mise en oeuvre de l'invention concernent les circuits intégrés, en particulier des éléments capacitifs fonctionnant en accumulation ou en inversion. Les éléments capacitifs, tels que des condensateurs de charge, sont généralement des composants encombrants dans les architectures de circuits intégrés. Par ailleurs, les étapes de procédé de fabrication des composants de circuits intégrés sont généralement très nombreuses et coûteuses, ainsi il est contraignant de mettre en oeuvre des étapes uniquement dédiées à la fabrication d'un seul élément ou d'un seul type d'élément. Ainsi il est souhaitable d'augmenter la valeur capacitive par unité de surface des architectures des éléments capacitifs de circuit intégré, et de mettre en oeuvre des étapes de fabrication conjointement avec des réalisations d'autres composants du circuit intégré. A ces égards, il est proposé selon un aspect un circuit intégré comprenant un substrat semiconducteur contenant au moins un caisson semiconducteur dopé d'un premier type de conductivité, un élément capacitif comprenant au moins une tranchée comportant une portion centrale conductrice enveloppée d'une enveloppe isolante et s'étendant verticalement dans ledit caisson depuis une première face, une première couche conductrice recouvrant une première couche isolante située sur la première face et une deuxième couche conductrice recouvrant une deuxième couche isolante située sur la première couche conductrice, la portion centrale conductrice et la première couche conductrice étant électriquement couplées ou connectées et formant ainsi une première électrode de l'élément capacitif, la deuxième couche conductrice et le caisson étant électriquement couplés ou connectés et formant ainsi une deuxième électrode de l'élément capacitif, l'enveloppe isolante, la première couche isolante et la 2 deuxième couche isolante formant une région diélectrique de l'élément capacitif. Ainsi ladite au moins une tranchée permet de maximiser la surface de la première électrode dans la profondeur du caisson et par 5 conséquent d'augmenter la valeur capacitive surfacique de l'élément capacitif. Selon un mode de réalisation, une couche semiconductrice auxiliaire est configurée pour former une source de porteurs minoritaires dans le caisson. 10 La couche semiconductrice auxiliaire est avantageusement dopée d'un deuxième type de conductivité opposé au premier type de conductivité et est destinée à recevoir une tension de polarisation. La couche auxiliaire, étant dopée du type de conductivité opposé à celui du caisson, forme une source de porteurs minoritaires 15 permettant d'utiliser l'élément capacitif aussi bien en accumulation qu'en inversion (c'est-à-dire aussi bien avec une tension positive qu'avec une tension négative entre ses électrodes). Par exemple, la couche semiconductrice auxiliaire comporte une couche enterrée, sous le caisson et sous ladite au moins une 20 tranchée, et des puits de contact s'étendant depuis la première face jusqu'à la couche enterrée. La couche semiconductrice auxiliaire peut comporter une région de contact auxiliaire au niveau de la première face, électriquement couplée ou connectée à la deuxième électrode. 25 Ladite au moins une tranchée peut comporter en outre une région implantée du deuxième type de conductivité située entre le fond de ladite portion centrale enveloppée de ladite enveloppe et la couche enterrée. Par exemple, la couche semiconductrice auxiliaire est située au 30 niveau de la première face dans le caisson. La couche semiconductrice auxiliaire peut comporter une région de contact auxiliaire s'étendant depuis la première face, et électriquement couplée ou connectée à la deuxième électrode. 3 Selon un mode de réalisation, le circuit intégré comporte un dispositif de mémoire comportant un plan mémoire possédant des cellules-mémoires non-volatiles munies de transistors d'accès à grille verticale et de transistors à grille flottante, ladite au moins une 5 tranchée ayant une profondeur sensiblement égale à celle desdites grilles verticales. Selon un mode de réalisation dans lequel chaque grille verticale comporte un matériau de grille enveloppé d'un oxyde de grille, le matériau de ladite portion centrale conductrice est de la 10 même nature que ledit matériau de grille et le matériau de ladite enveloppe isolante est de la même nature que ledit oxyde de grille. Selon un mode de réalisation dans lequel lesdits transistors à grille flottante comportent une structure de double-grille comprenant un oxyde tunnel, une grille flottante conductrice, un diélectrique de 15 grille de commande et une grille de commande conductrice, la première couche isolante, la première couche conductrice, la deuxième couche isolante et la deuxième couche conductrice forment une structure dont les matériaux et l'agencement sont de mêmes natures que les matériaux et l'agencement de ladite structure de double-grille. 20 Selon un autre aspect il est proposé un procédé de fabrication d'un élément capacitif, comprenant, dans un caisson dopé d'un premier type de conductivité préalablement formé dans un substrat semiconducteur: - une formation d' au moins une tranchée s' étendant 25 verticalement dans ledit caisson depuis une première face du caisson ; - une formation d'une enveloppe isolante sur les flancs et le fond de ladite au moins une tranchée ; - une formation d'un matériau conducteur dans une portion 30 centrale enveloppée par l'enveloppe isolante ; - une formation d'une première couche isolante sur la première face et d'une première couche conductrice recouvrant la première couche isolante ; 4 - une formation d'une deuxième couche isolante sur la première couche conductrice et d'une deuxième couche conductrice recouvrant la deuxième couche isolante ; - une première connexion ou un premier couplage électrique 5 entre la portion centrale conductrice et la première couche conductrice, formant une première électrode d'un élément capacitif ; et - une deuxième connexion ou un deuxième couplage électrique entre la deuxième couche conductrice et le 10 caisson, formant une deuxième électrode de l'élément capacitif. Selon un mode de mise en oeuvre, le procédé comprend une fabrication, dans et sur le substrat semiconducteur, de cellules-mémoires non-volatiles appartenant à un plan-mémoire et munies de 15 transistors d'accès à grilles verticales et de transistors à grille flottante, et : - ladite formation d'au moins une tranchée, ladite formation d'une enveloppe isolante, ladite formation d'un matériau conducteur sont réalisées conjointement avec des étapes de 20 formation des transistors d'accès ; et - ladite formation d'une première couche isolante sur la première face et d'une première couche conductrice recouvrant la première couche isolante, et ladite formation d'une deuxième couche isolante sur la première couche 25 conductrice et d'une deuxième couche conductrice recouvrant la deuxième couche isolante sont réalisées conjointement avec des étapes de fabrication des transistors à grille flottante. Par exemple, la fabrication de l'élément capacitif comprend 30 une formation d'une couche auxiliaire semiconductrice dopée d'un deuxième type de conductivité opposé au premier type de conductivité, réalisée conjointement avec une étape de fabrication d'une couche enterrée de région de source des transistors d'accès et une connexion 5 ou un couplage électrique de la couche auxiliaire avec ladite deuxième électrode. Par exemple, la fabrication de l'élément capacitif comprend une formation d'une couche auxiliaire semiconductrice dopée d'un 5 deuxième type de conductivité opposé au premier type de conductivité, réalisée conjointement une étape de formation d'une région de contre-implant des transistors à grille flottante et une connexion ou un couplage électrique de la couche auxiliaire avec ladite deuxième électrode. 10 D' autres avantages et caractéristiques de l' invention apparaîtront à l'examen de la description détaillée de modes de réalisation et de mise en oeuvre, nullement limitatifs, et des dessins annexés sur lesquels : - les figures 1 à 9 illustrent schématiquement différents modes 15 de réalisation et de mise en oeuvre de l'invention. La figure 1 représente un exemple de mode de réalisation d'un élément capacitif C. L'élément capacitif C est formé dans et sur un substrat semiconducteur 1. 20 Le substrat 1 comporte un caisson simple (par opposition par exemple à un « triple caisson ») 3 dans lequel sont formées des tranchées TR. Le caisson 3 est délimité latéralement de façon habituelle par des tranchées isolantes STI, du type tranchées d'isolation peu profondes (ou « Shallow Trench Isolation » en langue 25 anglaise). Les tranchées TR s'étendent dans le caisson 3 depuis une première face 10 du substrat 1, usuellement désignée par le terme de « face avant ». Comme on le verra dans la suite en relation avec les figures 4 30 et 8, pour des raisons d'optimisation de procédé de fabrication, chaque tranchée TR peut comporter une région implantée 205 du deuxième type de conductivité située dans le caisson 3, sous les fonds respectifs desdites tranchées TR. 6 Une tranchée comporte une portion centrale 5 remplie d'un matériau conducteur et enveloppée d'une enveloppe isolante 7 séparant la portion centrale 5 du caisson 3. Par exemple la portion centrale 5 est réalisée en silicium 5 polycristallin, autrement appelé polysilicium, dopé, et l'enveloppe isolante 7 en dioxyde de silicium ou un autre matériau diélectrique. Sur la première face 10, et au-dessus du caisson 3, est formé un empilement d'une première couche isolante 17, d'une première couche conductrice 15, d'une deuxième couche isolante 27 et d'une deuxième 10 couche conductrice 25. La première couche conductrice 15 et la deuxième couche conductrice 25 sont par exemple formées en polysilicium dopé, la première couche isolante 17 en matériau diélectrique du type dioxyde de silicium et la deuxième couche isolante en matériau diélectrique du 15 type structure d'oxyde-nitrure-oxyde (ONO) de silicium. Comme exprimé dans la suite, notamment en relation avec la figure 5, cette structure est avantageusement proche d'une structure d'une cellule-mémoire non-volatile. En effet, une cellule-mémoire peut comporter un transistor d'accès ayant une grille verticale de 20 structure homologue aux tranchées TR et un transistor à grille flottante de structure homologue à l'empilement de la première et de la deuxième couches isolantes 17, 27 et de la première et de la deuxième couches conductrices 15, 25. Une première électrode El d'un élément capacitif C est formée 25 en connectant ou en couplant électriquement les matériaux conducteurs de la portion centrale 5 de chaque tranchée TR avec la première couche conductrice 15. Des vias et des pistes de connexion métallique peuvent permettre de relier les matériaux conducteurs de la portion centrale 5 30 des tranchées TR avec la première couche conductrice 15. Une deuxième électrode E2 de l'élément capacitif C est formée en connectant ou en couplant électriquement la deuxième couche conductrice 25 avec le caisson semiconducteur dopé 3. 7 Des régions de prise de contact 13 fortement dopées du premier type de conductivité permettent de réaliser un contact de résistivité acceptable entre le caisson 3 et par exemple des pistes de connexion métallique reliées à la deuxième couche conductrice 25. 5 Dans cet exemple, les prises de contact 13 sont situées latéralement de part et d'autre des tranchées TR. La figure 2 représente une vue du dessus de l'exemple décrit en relation avec la figure 1, les éléments communs supportent les mêmes références et ne sont pas détaillés à nouveau dans la suite. 10 Les tranchées TR s'étendent longitudinalement (c'est-à-dire dans une direction perpendiculaire au plan de coupe représenté par la figure 1) plus loin que la première couche isolante (17) recouverte de la première couche conductrice 15, permettant ainsi de réaliser des contacts électriques E1-5 avec la portion centrale (5) de chaque 15 tranchée TR. De même, la première couche conductrice 15 s'étend, dans cet exemple, longitudinalement plus loin que l'empilement de la deuxième couche isolante (27) et de la deuxième couche conductrice 25 permettant de réaliser des contacts E1-15 avec la première couche conductrice. 20 Une connexion ou un couplage électrique est réalisé entre les contacts E1-5 des portions centrales 5 et les contacts E1-15 de la première couche conductrice 15, par exemple au moyen de pistes métalliques non-représentées sur cette figure, formant ainsi la première électrode (El) de l'élément capacitif C. 25 Par ailleurs, des contacts électriques E2-13 sont réalisés sur les régions de prises de contact 13 formées dans le caisson 3 et des contacts électriques E2-25 sont réalisés sur la deuxième couche conductrice 25. Une connexion ou un couplage électrique est réalisé entre les 30 contacts E2-13 du substrat 3 et les contacts E2-25 de la deuxième couche conductrice 25, par exemple au moyen de pistes métalliques non-représentées sur cette figure, formant ainsi la deuxième électrode (E2) de l'élément capacitif C. 8 La figure 3 représente le schéma électrique équivalent des exemples décrits précédemment et s'applique également aux exemples des autres modes de réalisation décrits dans la suite. L'élément capacitif C est décomposable en un montage de trois 5 éléments capacitifs CONO, CTUN et CTR en parallèle. Un premier élément capacitif Com) est formé par la première couche conductrice 15 et la deuxième couche conductrice 25 séparées mutuellement par la deuxième couche isolante 27. Un deuxième élément capacitif CTuN est formé par la première 10 couche conductrice 15 et le caisson 3 séparés mutuellement par la première couche isolante 17. Un troisième élément capacitif CTR est formé par les portions centrales 5 des tranchées TR et le caisson 3 séparés mutuellement par les enveloppes isolantes 7 respectives des tranchées TR. 15 Dans l'exemple où le premier type de conductivité est le type P et le deuxième type de conductivité est le type N, l'élément capacitif C fonctionne en accumulation, c'est-à-dire lorsque la tension Vc entre la première électrode El et la deuxième électrode E2, Vc=VE2-VE1 est positive, en raison de la conductivité de type P des porteurs du caisson 20 3. Bien que les éléments capacitifs dans les circuits intégrés soient généralement destinés à fonctionner exclusivement en accumulation, il peut être avantageux qu'un élément capacitif soit capable de fonctionner également en inversion. 25 Les figures 4 à 7 représentent des exemples de modes de réalisation d' éléments capacitifs C pouvant fonctionner avantageusement à la fois en accumulation et en inversion. Dans ces modes de réalisation, une couche semiconductrice auxiliaire est configurée pour former une source de porteurs 30 minoritaires dans le caisson. Sommairement, la source de porteurs minoritaires permet d'utiliser l'élément capacitif en régime d'inversion. La figure 4 représente un exemple d'un mode de réalisation d'élément capacitif C pouvant fonctionner en inversion, dans laquelle 9 les éléments structurels communs avec les exemples décrits précédemment en relation avec les figures 1 à 3 supportent les mêmes références et ne sont pas détaillés à nouveau dans la suite. Dans cet exemple, le caisson 3 appartient à une architecture du 5 type triple caisson et est électriquement isolé du substrat 1 par une couche d'isolation dopée d'un deuxième type de conductivité opposé au premier type de conductivité du caisson 3 et du substrat. La couche d'isolation comporte une couche enterrée 200 sous le caisson 3 ainsi que des puits de contacts 210 s'étendant depuis la 10 face avant 10 jusqu'à la couche enterrée 200. Des régions de contact auxiliaire 213 fortement dopées du deuxième type de conductivité sont formées au niveau de la face avant 10 dans les puits de contact 210. Lesdites régions de contact auxiliaire 213 permettent un 15 contact de résistivité acceptable entre une borne destinée à recevoir une tension de polarisation, par exemple une borne de masse GND, et les puits de contact 210 et la couche enterrée 200. Les puits de contacts 210 et les régions de contact auxiliaire 213 forment un anneau et entourent latéralement et longitudinalement 20 le caisson 3. La couche d'isolation 200, 210, 213 forme ainsi la couche semiconductrice auxiliaire configurée pour former une source de porteurs minoritaires dans le caisson 3, permettant à l'élément capacitif C de fonctionner en inversion. 25 Les régions de prise de contact 13 et de prise de contact auxiliaire 213 sont toutes deux électriquement connectées à la deuxième électrode E2. Par ailleurs, les tranchées TR peuvent comporter une région implantée du deuxième type de conductivité 205 située entre les fonds 30 respectifs des tranchées TR et la couche enterrée 200, permettant d'assurer une continuité électrique entre les bords des tranchées TR et la couche semiconductrice enterrée 200. Les régions de prise de contact 13 fortement dopées du premier type de conductivité implantées dans le caisson 3 au niveau de la 10 première face 10, forment également un anneau en surface du caisson 3, à l'intérieur de l'anneau formé par les puits de contacts 210 et les régions de contact de puits 213. Ainsi, cet exemple d'élément capacitif C fonctionne en 5 accumulation de façon similaire à l'exemple décrit en relation avec la figure 1, et fonctionne en inversion via la formation d'une région de porteurs minoritaires dans le caisson 3, au voisinage des bords desdites tranchées TR ainsi qu'au voisinage de la première face sous ladite couche isolante 17. 10 La figure 5 représente une vue du dessus de l'exemple décrit en relation avec la figure 4, les éléments communs supportent les mêmes références et ne sont pas tous détaillés à nouveau dans la suite. Une connexion ou un couplage électrique est réalisé entre les contacts E1-5 des portions centrales 5 et les contacts E1-15 de la 15 première couche conductrice 15, par exemple au moyen de pistes métalliques non-représentées sur cette figure, formant ainsi la première électrode (El) de l'élément capacitif C. Dans cet exemple, des contacts électriques E2-213 sont en outre formés avec la région de contact auxiliaire 213. 20 Une connexion ou un couplage électrique réalisé entre les contacts E2-13 du caisson 3, les contacts E2-213 de la région de contact auxiliaire 213 et les contacts E2-25 de la deuxième couche conductrice 25, par exemple au moyen de pistes métalliques non-représentées sur cette figure, forme ainsi la deuxième électrode (E2) 25 de l'élément capacitif C. La figure 6 représente un exemple d'un autre mode de réalisation d'élément capacitif C pouvant fonctionner en inversion, dans laquelle les éléments structurels communs avec les exemples décrits précédemment en relation avec les figures 1 à 5 supportent les 30 mêmes références et ne sont pas détaillés à nouveau dans la suite. Dans cet exemple, la couche semiconductrice auxiliaire, source de porteurs minoritaires, est obtenue par la formation d'une couche dite de contre-implant 300, située en surface du caisson au niveau de la face avant 10, dopée du deuxième type de conductivité. 11 De même, une région de contact auxiliaire 313 fortement dopée du deuxième type de conductivité permet un contact de résistivité acceptable avec la couche semiconductrice auxiliaire 300 permettant d'y appliquer une tension de polarisation. 5 Cette même prise de contact auxiliaire 313 est également connectée à la deuxième électrode E2 et permet un fonctionnement en inversion de l'élément capacitif C, de façon similaire au fonctionnement en inversion de l'exemple décrit précédemment en relation avec les figures 4 et 5. 10 La figure 7 représente une vue du dessus de l'exemple décrit en relation avec la figure 6, les éléments communs supportent les mêmes références et ne sont pas tous détaillés à nouveau dans la suite. Une connexion ou couplage électrique est réalisée entre les contacts E1-5 des portions centrales 5 et les contacts E1-15 de la 15 première couche conductrice 15, par exemple au moyen de pistes métalliques non-représentées sur cette figure, formant ainsi la première électrode (El) de l'élément capacitif C. Une connexion ou un couplage électrique est réalisé entre les contacts E2-13 du caisson 3, les contacts E2-313 des prises de contact 20 auxiliaire 313 et les contacts E2-25 de la deuxième couche conductrice 25, par exemple au moyen de pistes métalliques non-représentées sur cette figure, formant ainsi la deuxième électrode (E2) de l'élément capacitif C. L'exemple des figures 6 et 7 présente l'avantage de ne pas être 25 formé dans un triple caisson, nécessitant un « anneau » d'isolation entourant latéralement et longitudinalement le caisson 3 contenant l'élément capacitif C, et donc d'avoir une surface réduite d'autant. Ces différents exemples de modes de réalisation sont notamment compatibles avec un procédé de réalisation d'un dispositif 30 de mémoire non-volatile EE dont le plan mémoire PM possède, comme illustré schématiquement sur la figure 8, des cellules mémoires non volatiles CEL et des transistors de sélection à grille verticale TA. Plus précisément, chaque cellule-mémoire CEL comporte un transistor à grille flottante TFG réalisé dans et sur un caisson 12 semiconducteur PW du premier type de conductivité, du type triple-caisson, séparé du substrat sous-jacent PSUB du premier type de conductivité par une couche semiconductrice enterrée NISO et des puits semiconducteurs NW du deuxième type de conductivité. 5 De façon classique, chaque transistor à grille flottante TFG comporte une région de source S et une région de drain D dopées du deuxième type de conductivité, ainsi qu'une grille flottante FG et une grille de commande CG, par exemple en polysilicium, mutuellement séparées par un diélectrique de grille de commande ONO. La grille 10 flottante repose sur une couche d'oxyde tunnel OXT formée en surface du caisson PW. Chaque transistor d'accès TA permet de sélectionner une rangée de cellules et est un transistor MOS dont la grille GTA est une grille enterrée dans le caisson de type P et électriquement isolée de ce 15 caisson par un diélectrique de grille OXTA, typiquement du dioxyde de silicium. Le matériau de grille mGTA de la grille verticale GTA est par exemple du poly silicium. Une région implantée du deuxième type de conductivité RI située entre le fond de la tranchée accueillant la grille verticale GTA 20 et la couche enterrée NISO permet de former, avec la couche enterrée NISO, la région de source du transistor d'accès TA. La figure 9 représente un exemple de mode de mise en oeuvre d'un procédé de fabrication conjointes d'un élément capacitif C selon un exemple tel que décrit précédemment en relation avec les figures 1 25 à 7 et de cellules-mémoire non-volatiles CEL du type de celles décrites en relation avec la figure 8, sur un même substrat semiconducteur 1. Les étapes de formation 912 de la couche auxiliaire 200-210213 selon le mode de réalisation décrit précédemment en relation avec 30 les figures 4 et 5 et la formation 914 d'un triple caisson PW de la mémoire EE sont mises en oeuvre selon une étape 910 commune. En effet, la formation du triple caisson PW comprend la formation d'une couche semiconductrice enterrée NISO et des puits semiconducteurs NW du deuxième type de conductivité, ainsi que 13 généralement des prises de contact fortement dopées en surface des puits NW, de mêmes natures que les éléments de la couche semiconductrice auxiliaire 200-210-213. De même, la formation desdites tranchées TR sont mises en 5 oeuvre selon une étape commune 920 avec la formation de transistors d'accès TA à grille verticale. En effet la formation 928 des grilles verticales GTA des transistors d'accès TA comprend une gravure de tranchées de même nature que la gravure des tranchées 922 appartenant à l'élément 10 capacitif C, une formation d'un diélectrique de grille OXTA de même nature que l'étape 924 de formation de l'enveloppe isolante 7, ainsi qu'un remplissage d'un matériau de grille mGTA de même nature que l'étape 926 de formation d'un matériau conducteur dans la portion centrale 5 desdites tranchées TR. 15 Les étapes de formation 932 de la couche auxiliaire 300 selon le mode de réalisation décrit précédemment en relation avec les figures 6 et 7 et la formation 934 d'une couche de contre-implant dans le caisson d'un transistor à grille flottante sont mises en oeuvre selon une étape 930 commune. 20 Les étapes de formation de la structure première couche isolante 17 - première couche conductrice 15 - deuxième couche isolante 27 - deuxième couche conductrice 25 sont mises en oeuvre selon des étapes 940 communes à la formation de transistors à grille flottante TFG de la mémoire EE. 25 En effet, l'étape 941 de formation d'une première couche isolante 17 est de la même nature qu'une étape 942 de formation d'un oxyde tunnel OXT ; l'étape 943 de formation d'une première couche conductrice 15 est de la même nature qu'une étape 944 de formation d'une couche de polysilicium de grille flottante FG ; l'étape 945 de 30 formation de la deuxième couche isolante 27 est de la même nature qu'une étape de formation d'une couche ONO de nitrure-oxyde-nitrure de silicium séparant les grilles d'un transistor à grille flottante TFG ; et l'étape 947 de formation d'une deuxième couche conductrice 25 est 14 de la même nature qu'une étape 948 de formation d'une couche de polysilicium de grille de commande CG. Ainsi, avec des étapes de fabrication habituelles, par exemples nécessaires à la fabrication d'une cellule-mémoire CEL de dispositif 5 de mémoire EE, il a été réalisé un élément capacitif C exploitant trois types d'interface de matériaux conducteurs séparés par un isolant, et exploitant le substrat (ou le caisson) dans sa profondeur pour maximiser la surface desdites interfaces sans encombrer la surface de la face avant. 10 En d'autres termes cet exemple de structure d'élément capacitif permet de maximiser sa valeur capacitive surfacique (i.e. par unité de surface occupée sur la face avant du caisson). A titre d'exemple, la valeur capacitive surfacique d'un tel mode de réalisation peut être de 15 à 20 fF/i.tm2, tandis que des 15 éléments capacitifs habituels ont des valeurs capacitives surfaciques de sensiblement 6 fF/i.tm2. Par ailleurs l'invention n'est pas limitée à ces modes de réalisation et de mise en oeuvre mais en embrasse toutes les variantes, par exemple, les étapes de fabrication de l'élément capacitif C peuvent 20 être mises en oeuvre distinctement desdites étapes de fabrication habituelles d'une cellule-mémoire, c'est-à-dire mises en oeuvre de manière dédiée à la fabrication de l'élément capacitif C, de même, le premier et le deuxième type de conductivité peuvent être respectivement, comme représenté sur les figures, le type P et le type 25 N, REVENDICATIONS1. Circuit intégré comprenant un substrat semiconducteur (1) contenant au moins un caisson semiconducteur dopé (3) d'un premier type de conductivité, un élément capacitif (C) comprenant au moins une tranchée (TR) comportant une portion centrale conductrice (5) enveloppée d'une enveloppe isolante (7) et s'étendant verticalement dans ledit caisson (3) depuis une première face (10), une première couche conductrice (15) recouvrant une première couche isolante (17) située sur la première face (10) et une deuxième couche conductrice (25) recouvrant une deuxième couche isolante (27) située sur la première couche conductrice (15), la portion centrale conductrice (5) et la première couche conductrice (15) étant électriquement couplées et formant ainsi une première électrode (El) de l'élément capacitif (C), la deuxième couche conductrice et le caisson (3) étant électriquement couplés et formant ainsi une deuxième électrode (E2) de l'élément capacitif (C), l'enveloppe isolante (7), la première couche isolante (17) et la deuxième couche isolante (27) formant une région diélectrique de l'élément capacitif (C). 2. Circuit intégré selon la revendication 1, dans lequel une couche semiconductrice auxiliaire (200, 300) est configurée pour former une source de porteurs minoritaires dans le caisson (3). 3. Circuit intégré selon la revendication 2, dans lequel la couche semiconductrice auxiliaire (200, 300) est dopée d'un deuxième type de conductivité opposé au premier type de conductivité et est destinée à recevoir une tension de polarisation. 4. Circuit intégré selon l'une des revendications 2 ou 3, dans lequel la couche semiconductrice auxiliaire comporte une couche enterrée (200), sous le caisson (3) et sous ladite au moins une tranchée (TR), et des puits de contact (210) s'étendant depuis la première face (10) jusqu'à la couche enterrée (200). 5. Circuit intégré selon la revendication 4, dans lequel la couche semiconductrice auxiliaire comporte une région de contact 16 auxiliaire (213) au niveau de la première face (10), électriquement couplée à la deuxième électrode (E2). 6. Circuit intégré selon l'une des revendications 4 ou 5, dans lequel ladite au moins une tranchée (TR) comporte en outre une région 5 implantée (205) du deuxième type de conductivité située entre le fond de ladite portion centrale (5) enveloppée de ladite enveloppe (7) et la couche enterrée (200). 7. Circuit intégré selon l'une des revendications 2 ou 3, dans lequel la couche semiconductrice auxiliaire (300) est située au niveau 10 de la première face (10) dans le caisson (3). 8. Circuit intégré selon la revendication 7, dans lequel la couche semiconductrice auxiliaire (300) comporte une région de contact auxiliaire (313) s'étendant depuis la première face (10) et étant électriquement couplée à la deuxième électrode (E2). 15 9. Circuit intégré selon l'une des revendications précédentes, comprenant un dispositif de mémoire (EE) comportant un plan mémoire (PM) possédant des cellules-mémoires non-volatile (CEL) munies de transistors d'accès (TA) à grille verticale (GTA) et de transistors à grille flottante (TFG), ladite au moins une tranchée (TR) 20 ayant une profondeur sensiblement égale à celle desdites grilles verticales (GTA). 10. Circuit intégré selon la revendication 9, dans lequel chaque grille verticale (GTA) comporte un matériau de grille (mGTA) enveloppé d'un diélectrique de grille (OXTA), le matériau de ladite 25 portion centrale conductrice (5) étant de la même nature que ledit matériau de grille (mGTA) et le matériau de ladite enveloppe isolante (7) étant de la même nature que ledit diélectrique de grille (OXTA). 11. Circuit intégré selon l'une des revendications 9 ou 10, dans lequel lesdits transistors à grille flottante (TFG) comportent une 30 structure de double-grille comprenant un oxyde tunnel (OXT), une grille flottante conductrice (FG), un diélectrique de grille de commande (ONO) et une grille de commande conductrice (CG), et dans lequel la première couche isolante (17), la première couche conductrice (15), la deuxième couche isolante (27) et la deuxième 17 couche conductrice (25) forment une structure dont les matériaux et l'agencement sont de mêmes natures que les matériaux et l'agencement de ladite structure de double-grille. 12. Procédé de fabrication d'un élément capacitif (C), 5 comprenant, dans un caisson (3) dopé d'un premier type de conductivité préalablement formé dans un substrat semiconducteur (1): - une formation d'au moins une tranchée (TR) s'étendant verticalement dans ledit caisson (3) depuis une première face (10) du caisson (3) ; 10 - une formation d'une enveloppe isolante (7) sur les flancs et le fond de ladite au moins une tranchée (TR) ; - une formation d'un matériau conducteur (5) dans une portion centrale enveloppée par l'enveloppe isolante (7) ; - une formation d'une première couche isolante (17) sur la 15 première face (10) et d'une première couche conductrice (15) recouvrant la première couche isolante (17) ; - une formation d'une deuxième couche isolante (27) sur la première couche conductrice (15) et d'une deuxième couche conductrice (25) recouvrant la deuxième couche isolante 20 (27) ; - un premier couplage électrique entre la portion centrale conductrice (5) et la première couche conductrice (15), formant une première électrode (El) d'un élément capacitif (C) ; et 25 - un deuxième couplage électrique entre la deuxième couche conductrice et le caisson (3), formant une deuxième électrode (E2) de l'élément capacitif (C). 13. Procédé selon la revendication 12, comprenant une fabrication, dans et sur le substrat semiconducteur (1), de cellules- 30 mémoires non-volatile (CEL) appartenant à un plan-mémoire (PM) et munies de transistors d'accès (TA) à grilles verticales (GTA) et de transistors à grille flottante (TFG), dans lequel : - ladite formation d'au moins une tranchée (TR), ladite formation d'une enveloppe isolante (7), ladite formation 18 d'un matériau conducteur (5) sont réalisées conjointement avec des étapes de fabrication des transistors d'accès (TA) ; et ladite formation d'une première couche isolante (17) sur la 5 première face (10) et d'une première couche conductrice (15) recouvrant la première couche isolante (17), et ladite formation d'une deuxième couche isolante (27) sur la première couche conductrice (15) et d'une deuxième couche conductrice (25) recouvrant la deuxième couche isolante 10 (27) sont réalisées conjointement avec des étapes de fabrication des transistors à grille flottante (TFG). 14. Procédé selon la revendication 13, dans lequel la fabrication de l'élément capacitif (C) comprend une formation d'une couche auxiliaire (200) semiconductrice dopée d'un deuxième type de 15 conductivité opposé au premier type de conductivité, réalisée conjointement avec une étape de formation d'une couche enterrée de région de source (NISO) des transistors d'accès (TA) et un couplage électrique de la couche auxiliaire (200) avec ladite deuxième électrode (E2). 20 15. Procédé selon la revendication 13, dans lequel la fabrication de l'élément capacitif (C) comprend une formation d'une couche auxiliaire (300) semiconductrice dopée d'un deuxième type de conductivité opposé au premier type de conductivité, réalisée conjointement avec une étape de formation d'une région de contre- 25 implant des transistors à grille flottante (TFG), et un couplage électrique de la couche auxiliaire (300) avec ladite deuxième électrode (E2).