Brevet FR3060255A1 — publié le 20180615

PROCEDE D'INTEGRATION DE PUCES DE PUISSANCE PARALLELISABLE ET MODULES ELECTRONIQUES DE PUISSANCE [1] L'invention concerne de manière générale le domaine de l'électronique de puissance. Plus particulièrement, l'invention se rapporte à un procédé d'intégration de puces électroniques de puissance autorisant une fabrication en parallèle. L'invention se rapporte aussi à des dispositifs et modules électroniques de puissance obtenus par la mise en oeuvre du procédé susmentionné. [2] L'intégration des puces électroniques pour la fabrication des circuits est un processus essentiellement séquentiel. Il en découle des temps de fabrication qui peuvent être plus au moins longs selon les circuits et qui impactent les coûts de manière substantielle. La parallélisation d'un processus de fabrication est une solution bien connue pour réduire les temps de fabrication et augmenter les volumes, mais elle demande souvent des investissements lourds si des progrès technologiques facilitateurs ne sont pas réalisés. [003] Les circuits électroniques de puissance, tels que les modules de puissance, sont très présents dans de nombreux domaines d'activité tels que les transports, les industries, l'éclairage, le chauffage, etc. Avec la transition énergétique souhaitée vers des sources d'énergie renouvelable et moins productrices d'émissions de CO2, l'électronique de puissance est appelée à se généraliser encore davantage et devra répondre à des contraintes économiques et technologiques croissantes. Par exemple, dans le domaine des transports, l'industrie automobile est soumise à des normes d'émission de rejets polluants très contraignantes qui conduisent à une véritable mutation technologique avec l'électrification des véhicules. L'électrification des véhicules confrontée aux fortes contraintes de poids, d'encombrement et de coût qui prédominent dans cette industrie de production de masse demande des avancées technologiques dans les procédés d'intégration des puces électroniques de puissance. [004] Dans l'état actuel de la technique, il est habituel de faire appel à la technologie dite HDI, de « High Density Interconnect » en anglais, pour augmenter 30 le niveau d'intégration et réduire la taille des modules de puissance. La technologie HDI implémentée généralement sur des circuits imprimés dit PCB, de « Printed 3060255 2 Circuit Board » en anglais, est fondée sur une optimisation de l'implantation spatiale des composants en utilisant notamment des rubans d'interconnexion plus fins et des micro-trous d'interconnexion dits « microvias ». Il est utilisé le perçage par rayon laser ainsi que différentes techniques de soudure telles que par exemple 5 le brasage, la soudure en phase liquide transitoire dite soudure TLP ou le frittage de poudre de nanoparticules métalliques. [5] La technologie HDI trouve cependant ses limites face aux réductions de coût qui sont nécessaires pour des productions de masse et l'augmentation du niveau d'intégration et de la compacité. En effet, certaines techniques utilisées, 10 telles que le perçage laser, ne facilitent pas la parallélisation des processus de fabrication et font obstacle à des réductions de coût. [6] Le niveau d'intégration qu'il est possible d'obtenir est limité par le volume occupé par les interconnexions avec rubans et microvias. Ces interconnexions avec rubans ou câbles introduisent des inductances parasites qui s'opposent à des 15 fréquences de découpage ou de commutation plus élevées. La réduction des inductances parasites est nécessaire pour réduire la chaleur générée et protéger le circuit par rapport à des surtensions potentiellement destructrices. Or l'augmentation des fréquences de commutation est favorable à la compacité, notamment dans les convertisseurs de puissance. 20 [007] L'accroissement du niveau d'intégration et de la compacité des modules électroniques de puissance accentuent les contraintes thermiques sur les composants. Un refroidissement performant est nécessaire pour maintenir les températures de jonction des composants actifs en dessous de valeurs critiques, pour atteindre un équilibre thermique et garantir la fiabilité des modules de 25 puissance. Pour cela, l'architecture des modules de puissance et les technologies utilisées doivent permettre une extraction de l'énergie dissipée au plus près des composants. [008] II apparaît aujourd'hui souhaitable de proposer une technologie nouvelle autorisant des avancées dans la parallélisation de la fabrication des dispositifs 30 électroniques intégrés de puissance, tels que les modules de puissance, ainsi que dans l'intégration des puces électroniques et la compacité des dispositifs. 30602 5 5 3 [009] Selon un premier aspect, l'invention concerne un procédé d'intégration de puces électroniques de puissance pour la réalisation d'un dispositif électronique intégré de puissance. Conformément à l'invention, le procédé comprend : - une réalisation de première et deuxième ébauches incluant une utilisation 5 de moyens de réservation d'espace, chacune des ébauches étant réalisée par stratification de couches internes isolantes et conductrices sur une plaque formant base métallique, au moins une puce électronique étant implantée dans l'une ou l'autre des première et deuxième ébauches, et les première et deuxième ébauches étant réalisées avec des profils complémentaires de leurs surfaces hautes de 10 stratification ; - un empilement et emboîtement des première et deuxième ébauches par leurs surfaces hautes avec des profils complémentaires ; et - un assemblage à la presse des première et deuxième ébauches pour réaliser un sous-ensemble stratifié destiné au dispositif électronique intégré de 15 puissance. [0010] Selon une caractéristique particulière du procédé selon l'invention, les moyens de réservation d'espace sont utilisés pour la réalisation d'au moins un emplacement destiné à ladite au moins une puce. [0011] Selon une autre caractéristique particulière, la réalisation des première et 20 deuxième ébauches inclut également une utilisation d'éléments d'indexation et de mise en place pour la réalisation d'au moins une des couches internes. [0012] Selon encore une autre caractéristique particulière, la stratification des couches internes isolantes et conductrices des première et deuxième ébauches est réalisée sur une plaque formant base métallique en cuivre. 25 [0013] Selon encore une autre caractéristique particulière, lors de la réalisation des première et deuxième ébauches, les couches internes isolantes et conductrices stratifiées sont formées avec des techniques de type dit IMS. 3060255 4 [0014] Selon encore une autre caractéristique particulière, lors de la réalisation des première et deuxième ébauches, des portions diélectriques de préimprégné de stade B sont réalisées à partir d'une feuille de préimprégné de stade B par un matriçage à l'emporte-pièce et/ou une découpe à la fraise et/ou à la lame et sont 5 implantées dans des emplacements respectifs des ébauches. [0015] Selon encore une autre caractéristique particulière, lors de la réalisation des première et deuxième ébauches, des portions conductrices sont réalisées à partir d'une feuille de cuivre par un matriçage à l'emporte-pièce et/ou une découpe à la fraise et/ou à la lame et sont implantées dans des emplacements respectifs 10 des ébauches. [0016] Selon encore une autre caractéristique particulière, lors de la réalisation des première et deuxième ébauches, des portions diélectriques et conductrices sont réalisées à partir d'une laminé revêtu de cuivre par un matriçage à l'emporte-pièce et/ou une découpe à la fraise et/ou à la lame ou laser, et sont implantées 15 dans des emplacements respectifs des ébauches. [0017] Selon encore une autre caractéristique particulière, lors de la réalisation des première et deuxième ébauches, la formation des couches internes inclut une définition précise de motifs de connexion par photolithographie. [0018] Selon encore une autre caractéristique particulière, lors de la réalisation 20 des première et deuxième ébauches, la formation des couches internes inclut un dépôt d'un matériau d'interconnexion électrique de premier niveau à des emplacements déterminés incluant des emplacements dédiés à ladite au moins une puce électronique, le dépôt étant effectué à l'aide d'un répartiteur de pâte à braser. 25 [0019] Selon encore une autre caractéristique particulière, l'assemblage à la presse des première et deuxième ébauches inclut un passage au four de stratification sous vide. [0020] Selon un autre aspect, l'invention concerne également un dispositif électronique intégré de puissance comportant au moins un sous-ensemble stratifié 30 réalisé par la mise en oeuvre du procédé décrit brièvement ci-dessus. 30602 5 5 5 [0021] Selon encore un autre aspect, l'invention concerne également un module électronique de puissance comprenant des premier et deuxième sous-ensembles stratifiés réalisés par la mise en oeuvre du procédé décrit brièvement ci-dessus. [0022] Selon une caractéristique particulière du module, les premier et deuxième 5 sous-ensembles stratifiés sont superposés l'un sur l'autre et liés mécaniquement et électriquement et comprennent respectivement des premier et deuxième interrupteurs électroniques de puissance formant une branche de pont. [0023] Selon une forme de réalisation particulière, le module comprend un espace central de circulation de liquide de refroidissement situé entre les premier et 10 deuxième sous-ensembles. [0024] D'autres avantages et caractéristiques de la présente invention apparaîtront plus clairement à la lecture de la description détaillée ci-dessous de plusieurs formes de réalisation particulières de l'invention, en référence aux dessins annexés, dans lesquels : 15 les Fig.1 a et 1 b montrent deux schémas de branches de pont à transistors, avec des transistors MOSFET et des transistors IGBT ; les Figs.2 à 10 sont des vues en coupe simplifiées montrant des étapes du procédé d'intégration de puces électroniques selon l'invention ; et les Figs.11 et 12 sont des vues en coupe simplifiées montrant des première 20 et deuxième formes de réalisation d'un module de puissance selon l'invention, pour un module à refroidissement par air et un module à refroidissement liquide. [0025] Un mode de réalisation particulier du procédé selon l'invention est maintenant décrit ci-dessus dans le cadre de la réalisation d'un module de puissance sous la forme d'une branche de pont, ou demi-pont, de commutation à 25 transistors. [0026] Deux exemples de modules de puissance sont représentés aux Figs.1 a et 1 b. Ces modules peuvent être associés pour former des ponts complets de commutation ou associés en parallèle pour passer le courant voulu. 30602 5 5 6 [0027] Comme montré aux Figs.1 a et 1 b, ces modules de puissance sont formés d'une branche de pont, ou demi-pont, de commutation à transistors. La branche de pont comprend de manière classique un transistor haut et un transistor bas, dits respectivement «low side» et «high side» en anglais, et des diodes associées. La 5 Fig.1 a montre un schéma d'une première branche de pont BM formée de transistors MOSFET, MTHS et MTLs, et de diodes MDHS et MDLs respectivement associées aux transistors. La Fig.1 b montre un schéma d'une deuxième branche de pont BI formée de transistors IGBT, ITHS et ITLs, et de leurs diodes IDHS et IDLs associées. 10 [0028] Dans la description ci-dessous, il est considéré que le module de puissance fabriqué est une branche de pont BM telle que montrée à la Fig.1 a, c'est-à-dire, comprenant deux transistors MOSFET, MTHS et MTLs, et des diodes MDHS et MDLs respectivement associées aux transistors. Dans certaines configurations les diodes associées aux transistors seront déjà intégrées dans les 15 puces des transistors, de sorte que leurs implantations ne seront pas nécessaires. On notera que le module de puissance fabriqué et la branche de pont ont tous deux ci-dessous un même repère de référence BM. On notera également que cette description s'applique aussi à la branche de pont BI de la Fig.1 b en remplaçant les transistors MOSFET par des transistors IGBT. 20 [0029] De manière générale, il est utilisé dans l'invention des techniques de fabrication d'électronique de puissance connues et bien maitrisées issues essentiellement de la technologie dite IMS (de «Insulated Metal Substrate» en anglais). Ainsi, il pourra être fait appel dans le procédé selon l'invention à une combinaison de différentes techniques de fabrication comprenant la stratification, 25 la photolithographie, l'électrodéposition de métal, la gravure humide et d'autres. Pour la soudure des composants, il pourra être fait appel à la soudure en phase liquide transitoire dite soudure TLP, le frittage de poudre de nanoparticules métalliques ou la soudure par diffusion. Un matriçage à l'emporte-pièce sera également utilisé pour la découpe dans des films ou feuilles d'isolant et de cuivre des éléments à reporter dans l'ébauche du module en cours de fabrication. Il sera également fait appel à des moyens d'indexation et de mise en place et des moyens de réservation d'espace lors des opérations de report sur l'ébauche. 30602 5 5 7 [0030] En référence également aux Figs.2 à 10, il est maintenant décrit en détail différentes étapes de fabrication intervenant dans le procédé d'intégration de puces électroniques de puissance selon l'invention. Ces étapes permettent la réalisation des couches internes stratifiées présentes dans un module de 5 puissance selon l'invention et une architecture générale en sandwich. [0031] La Fig.2 représente une ébauche EB1, à un stade initial, d'un sous-ensemble d'un module de puissance. [0032] Dans l'étape de fabrication de la Fig.2, des éléments de réservation d'espace HM1 et HM2 sont mis en place de prime abord sur des surfaces hautes 10 SH1 et SH2 d'une plaque MB1 formant base métallique, respectivement. La base métallique MB1 est préférentiellement en cuivre. [0033] Comme cela apparaît à la Fig.2, la base métallique MB1 est profilée préalablement de manière à former les surfaces hautes HM1 et HM2 et des emplacements MP. Le profil préalable de la base métallique MB1 est typiquement 15 obtenu par enlèvement mécanique de matière ou par photolithographie. [0034] Des portions diélectriques PPb de préimprégné de stade B sont déposées sur la plaque de base MB1 à des emplacements respectifs MP de celle-ci. Les portions diélectriques PPb de préimprégné de stade B sont typiquement ici des diélectriques de fibres de verre tissées enduits d'une résine de type époxy et 20 partiellement polymérisés. D'autres diélectriques tels que Téflon (marque déposée) ou polyimide pourront cependant être utilisés pour des applications spéciales. Les portions diélectriques PPb pourront être obtenues par un matriçage à l'emporte-pièce d'une feuille de préimprégné de stade B, ou bien par une découpe à la fraise ou à la lame. 25 [0035] Dans l'étape montrée à la Fig.3, des éléments d'indexation et de mise en place LM1 et LM2 sont disposés de part et d'autre des éléments de réservation d'espace HM1 et HM2. Ces éléments LM1, LM2, viennent en butée contre les portions conductrices PPb et ont pour fonction de définir la place de portions conductrices CP en cuivre qui recouvrent partiellement les portions diélectriques 30602 5 5 8 PPb. Des parties NC non recouvertes par les portions conductrices CP, repérées à la Fig.4, sont laissées au niveau de parois latérales des emplacements MP. [0036] Les portions conductrices CP sont obtenues à partir d'une feuille de cuivre par un matriçage à l'emporte-pièce ou bien par une découpe à la fraise ou à la 5 lame. La stratification des couches des portions PPb et CP sur la base métallique MB1 est obtenue par pressage sous vide ou passage au four de stratification sous vide. Les portions diélectriques PPb sont montrées à la Fig.3 sous leur forme polymérisée en une couche diélectrique PP. [0037] En variante, on notera qu'il est possible d'obtenir l'ébauche stratifiée EB1 10 de la Fig.3 à partir d'un laminé revêtu de cuivre dit CCL (de «Copper Clad Laminate» en anglais). Les portions de laminé formées d'une couche diélectrique et d'un revêtement de cuivre sont découpées dans un panneau de laminé et reportées dans les emplacements MP qui peuvent si nécessaire être enduits préalablement de résine. La stratification des portions de laminé sur la base 15 métallique MB1 est obtenue par pressage sous vide ou passage au four de stratification sous vide. [0038] A la Fig.4, les éléments d'indexation et de mise en place LM1 et LM2 ont été retirés et laissent apparaître les parties NC non recouvertes par les portions conductrices CP. 20 [0039] Les étapes des Figs.5 et 6 montrent une opération de photolithographie destinée à définir avec une haute précision les motifs de connexion en cuivre. Dans ces figures, à titre d'exemple, il est montré l'ajustement de la largeur d'une portion conductrice CP1 du côté d'une paroi latérale de la surface haute SH2. [0040] A la Fig.5, une résine photorésist PS est enduite sur les surfaces hautes 25 de stratification de l'ébauche EB1. Les parties de surface à attaquer en gravure humide sont ensuite définies et dégagées de manière classique en faisant appel à un masque de sérigraphie et une exposition à un rayonnement ultraviolet. [0041] A la Fig.5, l'ébauche EB1 est montrée prête pour la gravure humide du cuivre. Une portion métallique CP1a est retirée et le motif de connexion est ainsi 30 réalisé avec précision. 3 0602 5 5 9 [0042] A l'étape 6, la résine photorésist PS a été retirée par des méthodes connues telles que par exemple un traitement par plasma d'oxygène, un décapage par voie sèche ou au solvant. Comme montré à la Fig.6, le motif de connexion comporte une portion conductrice CP2 définie avec précision après la gravure de 5 la portion CP1. [0043] L'étape montrée à la Fig.7 concerne la mise en forme d'emplacements L1 et L2 destinés à recevoir respectivement la puce d'un transistor MT et la puce d'une diode MD. Les espaces réservés par les éléments HM1 et HM2 sont dédiés respectivement aux emplacements L1 et L2. 10 [0044] Dans l'étape de la Fig.7, des portions diélectriques PPb1 de préimprégné de stade B sont déposées en plusieurs couches, sur des parties superficielles de l'ébauche EB1. Cette étape permet de configurer les cavités et les parties d'isolation électrique nécessaires à la dépose du matériau d'interconnexion électrique et à l'implantation des puces électroniques. Les portions diélectriques 15 PPb1 sont obtenues et implantées de manière analogue aux portions PPb de la Fig.2. [0045] L'emplacement L1 comporte deux cavités L10 et L11 destinées à recevoir un matériau d'interconnexion électrique. La cavité L10 correspond à l'espace réservé par l'élément HM1 et est prévue pour le contact électrique entre la plaque 20 de base MB1 et une électrode de drain (DHS ou DES à la Fig.1a) du transistor MT. La cavité L11 est formée par la dépose des portions diélectriques PPb1 et est prévue pour le contact électrique entre la portion conductrice CP2 et une électrode de grille (GHS ou GIS à la Fig.1a) du transistor MT. [0046] L'emplacement L2 comporte une cavité L20 entièrement définie par 25 l'élément de réservation d'espace HM2 et destinée au matériau d'interconnexion électrique. La cavité L20 est prévue pour le contact électrique entre la plaque de base MB1 et une électrode de cathode (Fig.1a) de la diode MD. [0047] Dans l'étape de la Fig.8, les éléments de réservation d'espace HM1 et HM2 sont retirés et les puces des composants MT et MD sont mises en place dans 3060255 10 les emplacements L1 et L2 après la dépose d'un matériau d'interconnexion électrique. [0048] A la Fig.8, les portions diélectriques PPb1 de préimprégné de stade B sont montrées comme totalement polymérisées et formant des couches diélectriques 5 PP. On notera cependant que cette étape de fabrication peut être effectuée alors que les portions PPb1 restent non totalement polymérisées. [0049] Comme montré à la Fig.8, le matériau d'interconnexion électrique EH est déposé dans les cavités L10, L11 et L20. Le matériau d'interconnexion électrique EH est typiquement une pâte à braser qui est adaptée à une interconnexion de 10 type FLI, de « First Level Interconnect » en anglais. Le dépôt du matériau d'interconnexion électrique de premier niveau EH est réalisé à l'aide d'un répartiteur de pâte à braser. [0050] La Fig.9 montre l'assemblage de l'ébauche EB1, obtenue par les étapes de fabrication des Figs.2 à 8, et d'une ébauche complémentaire EB2. L'ébauche 15 EB2 est réalisée en suivant des étapes de fabrication analogues à celles de l'ébauche EB1. On notera que les ébauches EB1 et EB2, conformément à l'invention, sont fabriquées en parallèle sur des lignes de fabrication différentes, ce qui autorise une diminution conséquente du temps de fabrication. [0051] Comme montré à la Fig.9, le profil de surface haute de stratification de 20 l'ébauche EB2 est complémentaire et épouse celui de l'ébauche EB1. [0052] L'ébauche EB2 comporte des emplacements L3 et L4 qui correspondent respectivement aux emplacements L1 et L2 de l'ébauche EB1. Les surfaces des emplacements L1 et L2 sont recouvertes d'un matériau d'interconnexion électrique de premier niveau E12, identique au matériau EH du substrat EB1, pour la liaison 25 électrique d'une électrode de source (SHS ou SAS à la Fig.1a) et d'une électrode d'anode (Fig.1a) des puces de transistor MT et diode MD à une plaque BM2 formant base métallique de l'ébauche EB2, respectivement. [0053] L'ébauche EB2 comprend des portions diélectriques PPb2 de préimprégné de stade B qui sont disposées en correspondance avec les portions diélectriques 30 PP(PPb1) de l'ébauche EB1. 30602 5 5 11 [0054] Comme cela apparaît à la Fig.9, les ébauches EB1 et EB2 sont plaquées l'une contre l'autre et emprisonnent les puces des composants MT et MD dans leurs couches internes. L'assemblage final et l'obtention du sous-ensemble stratifié est réalisé par pressage sous vide ou passage au four de stratification sous vide. 5 La polymérisation finale des portions diélectriques et les liaisons avec le matériau d'interconnexion électrique interviennent pendant cet assemblage final. [0055] La Fig.10 montre une variante de l'étape d'assemblage de la Fig.9. Dans cette variante, le matériau d'interconnexion électrique de premier niveau E12 est déposé sur des faces hautes des puces électroniques MT et MD en 10 correspondance avec les emplacements L3 et L4 de l'ébauche EB2. L'assemblage final est réalisé ensuite de la même manière que décrit ci-dessus pour la Fig.9. [0056] Le procédé selon l'invention, tel que décrit plus haut en référence aux Figs.2 à 10, autorise la fabrication de sous-ensembles de puissance ou de dispositifs électroniques de puissance complets avec une architecture stratifiée en 15 sandwich. Comparativement aux autres technologies connues, telles que la technologie HDI, le procédé proposé ici autorise à la fois une réduction du temps de fabrication apportée par la parallélisation du processus d'intégration des puces et l'utilisation de techniques éprouvées et économiques de type IMS, une augmentation des performances et une compacité accrue. L'optimisation de la 20 connectique interne des sous-ensembles, réalisée sans vias ni microvias, autorise notamment une réduction des inductances parasites et davantage d'intégration. L'architecture en sandwich avec deux plaques en cuivre (MB1, MB2), proches et disposées de part et d'autre des composants électroniques, facilite grandement l'évacuation des calories dissipées, du fait des masses de cuivre de conductibilité 25 thermique élevée présentes de part et d'autre des composants. [0057] En référence aux Figs.11 et 12, il est maintenant décrit des première et deuxième formes de réalisation particulières EM1 et EM2 d'un module de puissance sous la forme d'une branche de pont comme montré aux Figs.1a et 1 b. [0058] Ces modules de puissance EM1 et EM2 sont construits par empilement de 30 deux sous-ensembles stratifiés BBHS et BBLS fabriqués de manière analogue à celui décrit ci-dessus en référence aux Figs.2 à 10. 3060255 12 [0059] De manière générale, on notera que les sous-ensembles stratifiés selon l'invention sont des briques élémentaires qui peuvent être assemblées pour constituer des dispositifs électroniques intégrés de puissance de complexité plus ou moins grande. L'assemblage de deux briques élémentaires empilées est 5 typiquement réalisé sous presse et passage au four. Les liaisons mécaniques et électriques entre les deux briques seront assurées par soudure. [0060] Le module EM1 montré à la Fig.11 est une forme de réalisation à refroidissement par air. Un convertisseur de puissance formé par l'assemblage de plusieurs modules de puissance EM1 pourra être équipé si nécessaire de moyens 10 de dissipation thermique. Ces moyens de dissipation thermique comprendront un ou plusieurs radiateurs en contact thermique, électriquement isolé, avec les parties en cuivre MB1, MB2. L'architecture de l'invention autorise une extraction efficace des calories dissipées avec des radiateurs classiques, évitant ainsi dans un certain nombre d'applications de faire appel à des moyens plus coûteux tels que des 15 dispositifs de refroidissement à changement de phase. [0061] La liaison mécanique et électrique au niveau du plan de jonction IP entre les briques BBHS et BBHS de la Fig.10 pourra être obtenue par une soudure à phase liquide transitoire dite TLP, une liaison par frittage ou par d'autres techniques de soudure indiquées plus haut. 20 [0062] Comme montré à la Fig.11, le module EM1 est équipé ici d'un circuit de commande CTRL disposé en partie haute du module et isolé électriquement, par une couche diélectrique DLHS, de la partie en cuivre MB1 de la brique BBHS. Une couche diélectrique DLLS est disposé en partie basse du module et assure une isolation électrique de cette partie de la brique BBHS. Le circuit CTRL comporte 25 plusieurs couches stratifiées réalisées selon les techniques décrites plus haut. Des composants actifs et passifs pourront si nécessaire être enfouis entre les couches internes du circuit CRTL, ou bien implantés en surface sur le circuit de manière classique par brasure ou colle conductrice. [0063] Le module EM2 montré à la Fig.12 est une forme de réalisation à 30 refroidissement liquide qui est adaptée pour des applications de forte puissance. 3060255 13 [0064] Outre les briques BBLs et BBHS, le circuit de commande CTRL disposé sur la partie haute du module, et les couches diélectrique DLHS et DLHS, de manière similaire au module de la Fig.11, le module EM2 comprend également un espace de circulation de liquide de refroidissement CC. Un liquide diélectrique de 5 refroidissement sous pression pourra par exemple être utilisé en tant que liquide de refroidissement caloporteur. L'espace CC est prévu en partie centrale du module EM2, en contact direct avec les plaques en cuivre MB1 et MB2 des briques BBLs et BBHS, respectivement. [0065] D'autres formes de réalisation de modules de puissance selon l'invention 10 sont bien entendu possibles, comme par exemple un module comprenant également des espaces de circulation de liquide de refroidissement en partie haute et basse du module. Les briques BBLs et BBHS sont alors refroidies par le liquide de refroidissement circulant de part et d'autre de chaque brique BBHS, BBLs, de manière à extraire davantage de calories. 15 [0066] L'invention ne se limite pas aux formes de réalisation particulières qui ont été décrites ici à titre d'exemple. L'homme du métier, selon les applications de l'invention, pourra apporter différentes modifications et variantes qui entrent dans la portée des revendications ci-annexées. REVENDICATIONS1) Procédé d'intégration de puces électroniques de puissance (MT, MD) pour la réalisation d'un dispositif électronique intégré de puissance (EM1, EM2), caractérisé en ce qu'il comprend : - une réalisation de première et deuxième ébauches (EB1, EB2) incluant une utilisation de moyens de réservation d'espace (HM1, HM2), chacune desdites ébauches (EB1, EB2) étant réalisée par stratification de couches internes isolantes et conductrices (PP, CP, El) sur une plaque formant base métallique (MB1, MB2), au moins une dite puce électronique (MT, MD) étant implantée dans l'une ou l'autre desdites première et deuxième ébauches (EB1, EB2), et lesdites première et deuxième ébauches (EB1, EB2) étant réalisées avec des profils complémentaires de leurs surfaces hautes de stratification ; - un empilement et emboîtement desdits première et deuxième ébauches (EB1, EB2) par leurs surfaces hautes avec des profils complémentaires ; et - un assemblage à la presse desdites première et deuxième ébauches (EB1, EB2) pour réaliser un sous-ensemble stratifié (BBHS, BBLs). 2) Procédé selon la revendication 1, caractérisé en ce que lesdits moyens de réservation d'espace sont utilisés pour la réalisation d'au moins un emplacement (L1, L2) destiné à ladite au moins une puce (MT, MD). 3) Procédé selon la revendication 1 ou 2, caractérisé en ce que la réalisation desdites première et deuxième ébauches (EB1, EB2) inclut également une utilisation d'éléments d'indexation et de mise en place (LM1, LM2) pour la réalisation d'au moins une desdits couches internes. 4) Procédé selon l'une quelconque des revendications 1 à 3, caractérisé en ce que lors de la réalisation desdites première et deuxième ébauches (EB1, EB2), la stratification des couches internes isolantes et conductrices (PP, CP, El) 3060255 15 desdites première et deuxième ébauches (EB1, EB2) est réalisée sur une plaque formant base métallique en cuivre (MB1, MB2). 5) Procédé selon l'une quelconque des revendications 1 à 4, caractérisé en ce que lors de la réalisation desdites première et deuxième ébauches (EB1, EB2), 5 lesdites couches internes isolantes et conductrices stratifiées (PP, CP, El) sont formées avec des techniques de type dit IMS. 6) Procédé selon l'une quelconque des revendications 1 à 5, caractérisé en ce que lors de la réalisation desdites première et deuxième ébauches (EB1, EB2), des portions diélectriques de préimprégné de stade B (PPb) sont réalisées à 10 partir d'une feuille de préimprégné de stade B par un matriçage à l'emporte- pièce et/ou une découpe à la fraise et/ou à la lame et sont implantées dans des emplacements respectifs (MP) desdites ébauches (EB1, EB2). 7) Procédé selon l'une quelconque des revendications 1 à 6, caractérisé en ce que lors de la réalisation desdites première et deuxième ébauches (EB1, EB2), 15 des portions conductrices (CP) sont réalisées à partir d'une feuille de cuivre par un matriçage à l'emporte-pièce et/ou une découpe à la fraise et/ou à la lame et sont implantées dans des emplacements respectifs (MP) desdites ébauches (EB1, EB2). 8) Procédé selon l'une quelconque des revendications 1 à 7, caractérisé en ce 20 que lors de la réalisation desdites première et deuxième ébauches (EB1, EB2), des portions diélectriques et conductrices (PP, CP) sont réalisées à partir d'une laminé revêtu de cuivre (CCL) par un matriçage à l'emporte-pièce et/ou une découpe à la fraise et/ou à la lame, et sont implantées dans des emplacements respectifs (MP) desdites ébauches (EB1, EB2). 25 9) Procédé selon l'une quelconque des revendications 1 à 8, caractérisé en ce que lors de la réalisation desdites première et deuxième ébauches (EB1, EB2), la formation desdites couches internes inclut une définition précise de motifs de connexion (CP, CP1, CP2) par photolithographie. 10) Procédé selon l'une quelconque des revendications 1 à 9, caractérisé en ce que lors de la réalisation desdites première et deuxième ébauches (EB1, EB2), 3060255 16 la formation desdites couches internes inclut un dépôt d'un matériau d'interconnexion électrique de premier niveau (E11, E12, FLI) à des emplacements déterminés (L10, L11, L20, L3, L4) incluant des emplacements dédiés à ladite au moins une puce électronique (MT, MD), ledit dépôt étant 5 effectué à l'aide d'un répartiteur de pâte à braser. 11) Procédé selon l'une quelconque des revendications 1 à 10, caractérisé en ce que l'assemblage à la presse desdites première et deuxième ébauches (EB1, EB2) inclut un passage au four de stratification sous vide. 12) Dispositif électronique intégré de puissance, caractérisé en ce qu'il 10 comporte au moins un sous-ensemble stratifié (BBHS, BI3Ls) réalisé par la mise en oeuvre du procédé selon l'une quelconque des revendications 1 à 11. 13) Module électronique de puissance, caractérisé en ce qu'il comprend des premier et deuxième sous-ensembles stratifiés (BBHS, BBLs) réalisés par la mise en oeuvre du procédé selon l'une quelconque des revendications 1 à 11, 15 lesdits premier et deuxième sous-ensembles stratifiés (BBHS, BBLs) étant superposés l'un sur l'autre et liés mécaniquement et électriquement et comprenant respectivement des premier et deuxième interrupteurs électroniques de puissance (MTHS, MTLs ; ITHS, ITLs) formant une branche de pont (BM, BI). 20 14) Module selon la revendication 13, caractérisé en ce qu'il comprend un espace central de circulation de liquide de refroidissement (EM2, CC) situé entre lesdits premier et deuxième sous-ensembles (BBHS, BBLs). 15) Module selon la revendication 13 ou 14, caractérisé en ce que lesdits interrupteurs électroniques de puissance sont des transistors de type MOSFET 25 ou IGBT.