Brevet FR3053156A1 — publié le 20171229

B15180 - 16-R0-0287 1 COMPOSANT A FAIBLE DISPERSION DANS UNE PUCE ELECTRONIQUE Domaine La présente demande concerne le domaine de la fabrication des composants électroniques tels que des circuits intégrés, et plus particulièrement la présente demande vise à réaliser à l'intérieur d'une tranche semiconductrice des composants présentant une faible dispersion les uns par rapport aux autres. Exposé de l'art antérieur Les circuits électroniques intégrés sont généralement fabriqués à partir de tranches semiconductrices dans lesquelles sont formées un grand nombre de puces électroniques identiques qui sont ensuite séparées les unes des autres, généralement par sciage. La fabrication de puces électroniques comporte de nombreuses étapes de masquage, des opérations particulières étant faites selon les motifs de chaque masque, par exemple des implantations de dopants, des gravures de couches, et des liaisons électriques dans des couches de connexion. De façon classique, on constate que les puces 20 électroniques d'une tranche contiennent des composants élémentaires tels que des condensateurs, des transistors et des points mémoire qui présentent certaines dispersions de 3053156 B15180 - 16-R0-0287 2 caractéristiques par suite de la fabrication. Notamment, un composant donné n'a pas toujours la même valeur d'une tranche semiconductrice à une autre, ni d'une puce à une autre d'une même tranche semiconductrice. 5 Dans certains cas, ces dispersions sont extrêmement critiques, par exemple quand on cherche à fabriquer des condensateurs d'accord. Pour pallier ces dispersions, de nombreuses solutions ont été utilisées dans l'art antérieur, telles que : 10 - imposer des contraintes extrêmement rigoureuses au procédé de fabrication : cela est coûteux et la limite de dispersion atteinte est généralement seulement de l'ordre de ± 7 % à l'intérieur d'une tranche ; - trier les puces obtenues et rejeter les puces mauvaises : cela 15 peut entraîner des pertes de rendement supérieures à 10 % si on rejette toutes les puces pour lesquelles on a une dispersion supérieure à ± 5 % ; et/ou réaliser en fin de fabrication des ajustements laser : il s'agit là bien entendu d'une technique coûteuse et longue. Ainsi, on recherche des procédés permettant de réduire la dispersion de fabrication de puces de circuit électronique pour augmenter les rendements de fabrication et éviter des étapes supplémentaires (tri, ajustement laser...). Résumé Ainsi, un mode de réalisation prévoit un procédé de fabrication de puces électroniques contenant des composants à faible dispersion comprenant les étapes suivantes : cartographier la dispersion moyenne desdits composants en fonction de leur position dans des tranches semiconductrices test ; associer à chaque composant (C) de chaque puce des éléments auxiliaires de correction (C, Cl, C2, C3) ; activer par masquage la connexion des éléments de correction à chaque composant en fonction de la cartographie 35 initiale. 3053156 B15180 - 16-R0-0287 3 Selon un mode de réalisation, les composants sont des condensateurs et les éléments de correction sont des condensateurs partageant une électrode avec le condensateur principal. Selon un mode de réalisation, les condensateurs sont 5 formés entre deux couches de silicium polycristallin dopé et sont munis d'un diélectrique constitué d'une succession de couches d'oxyde, de nitrure et d'oxyde de silicium. Selon un mode de réalisation, le procédé prévoit des étapes de masquage par photo-répétition, l'un des réticules étant 10 destiné à assurer ou non les connexions des composants auxiliaires, et dans lequel ledit réticule est décalé d'un pas variable en plus du pas normal de photo-répétition. Un mode de réalisation prévoit une tranche semiconductrice contenant des puces électroniques, chaque puce 15 comprenant au moins un composant d'un premier type, ce composant étant associé à des composants auxiliaires de correction connectés ou non selon la position de la puce dans la tranche. Selon un mode de réalisation, les composants du premier type sont des condensateurs et les composants auxiliaires des 20 condensateurs auxiliaires partageant une électrode avec le condensateur principal et ayant des surfaces très inférieures à celle du composant principal, ces condensateurs auxiliaires étant connectés ou non selon la position de la puce dans la tranche. Selon un mode de réalisation, les condensateurs sont de 25 type ONO. Un mode de réalisation prévoit une puce de circuit intégré obtenue par découpe d'une tranche telle que ci-dessus. Brève description des dessins Ces caractéristiques et avantages, ainsi que d'autres, 30 seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : la figure 1 représente la valeur de condensateurs d'accord disposés dans diverses puces d'une tranche en fonction 35 de la distance de ces puces au centre de la tranche ; 3053156 B15180 - 16-R0-0287 4 la figure 2 illustre une stratégie d'ajustement de capacités sur une tranche ; la figure 3 représente un premier mode de réalisation d'une structure de condensateur compensé en dispersion ; 5 la figure 4 représente l'allure de motifs phototo- répétés sur une tranche de silicium ; et la figure 5 représente un deuxième mode de réalisation d'une structure de condensateur compensé en dispersion. Description détaillée 10 De mêmes éléments ont été désignés par de mêmes références dans les différentes figures et, de plus, les diverses figures ne sont pas tracées à l'échelle. Par souci de clarté, seuls les éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. 15 Dans la présente description, pour faciliter la compréhension, on considèrera d'abord uniquement le cas particulier où l'on cherche à réaliser des condensateurs d'accord dont le diélectrique est un tricouche oxyde-nitrure-oxyde de silicium et dont les électrodes opposées sont en silicium 20 polycristallin fortement dopé. De tels condensateurs seront appelés ici condensateurs ONO et peuvent par exemple être utilisés en tant que condensateurs d'accord d'un circuit RF. Toutefois, on notera que ceci ne constitue pas la seule application du procédé décrit ici. 25 Les inventeurs ont étudié la dispersion de capacités de condensateurs ONO fabriqués de façon classique dans une tranche semiconductrice. La figure 1 représente en ordonnées des valeurs de capacité C et en abscisses la distance r par rapport au centre de 30 la tranche semiconductrice de chaque puce dans laquelle est fabriqué au moins un condensateur ONO. On constate que, si par exemple la valeur de la capacité est de 70 pF au centre de la puce, elle décroît jusqu'à une valeur d'environ 63 pF à la périphérie de la puce. Cet exemple est donné dans le cas d'une tranche d'un diamètre de 200 mm (8 pouces). 3053156 B15180 - 16-R0-0287 5 La figure 2 représente des zones concentriques successives d'une tranche semiconductrice. On note que, si on veut que tous les condensateurs ONO aient la même valeur de 70 pF au centre et à la périphérie de la tranche, il est souhaitable, dans 5 le cadre de l'exemple de la figure 1, de conserver les condensateurs tels quels au centre (Add 0), de rajouter 1 pF (Add lp) aux condensateurs situés dans le premier anneau, 2 pF (Add 2p) aux condensateurs situés dans l'anneau suivant, 3 pF (Add 3p) aux condensateurs situés dans l'anneau suivant, 4 pF 10 (Add 4p) aux condensateurs situés dans l'anneau suivant, 5 pF (Add 5p) aux condensateurs situés dans l'anneau suivant, 6 pF (Add 6p) aux condensateurs situés dans l'anneau suivant, et 7 pF (Add 7p) aux condensateurs situés dans le dernier anneau. Bien entendu, cette division en sept zones n'est donnée qu'à titre 15 d'exemple. On pourrait choisir une division plus fine (plus de zones) ou plus grossière (moins de zones). Comme l'illustre la figure 3, on propose ici de réaliser chaque condensateur comme ayant une plaque inférieure unique 10 et plusieurs plaques supérieures C, Cl, C2, C3. Les plaques 20 inférieure et supérieures sont par exemple en silicium polycristallin dopé. La plaque supérieure C a une surface propre à obtenir, au centre d'une tranche, un condensateur principal C de capacité recherchée, 70 pF dans l'exemple donné ici. Dans cet exemple, les plaques supérieures Cl, C2, C3 correspondent à des 25 condensateurs auxiliaires ayant respectivement des capacités de 4, 2 et 1 pF. Une première métallisation de connexion 11 s'étend entre un contact avec la plaque inférieure 10 et un noeud A du condensateur. Des métallisations de connexion 12, 13, 14 et 15 30 s'étendent entre des contacts sur chacune des plaques supérieures C, Cl, C2 et C3 et des plots 22, 23, 24, 25. Les plots 22, 23, 24, 25 s'étendent au-dessus d'une métallisation 20 dont ils sont séparés par une couche isolante non représentée. La métallisation 20 est reliée par une connexion à un deuxième noeud du 35 condensateur. 3053156 B15180 - 16-R0-0287 6 Selon que l'on contacte ou pas les plots de contact 23, 24, 25 à la métallisation 20, on peut rajouter au condensateur C des condensateurs en parallèle Cl et/ou C2 et/ou C3 de façon à pouvoir ajouter des valeurs allant de 1 à 7 pF au condensateur de 5 base. Ceci est fait par masquage. Pour tous les plots 23-25, un via 33-35 est formé ou non entre chacun des plots et la métallisation 20. Tous les plots 22 sont connectés à la métallisation 20 par un via 32. On notera que le fait que les plaques supérieures des condensateurs auxiliaires Cl, C2, C3 10 soient toujours présentes, qu'elles soient connectées ou non, permet de rationnaliser la fabrication, tous les condensateurs de la tranche étant faits de la même façon. Seul le masque correspondant à une étape de définition des vias 33-35 étant modifié selon la zone de la tranche dans laquelle se trouve le 15 condensateur. L'exemple donné ci-dessus est particulièrement simple et correspond au cas où un masque unique est utilisé pour fabriquer toutes les puces d'une tranche. On notera que divers modes de réalisation peuvent être choisis pour mettre en parallèle au moins 20 un des condensateurs Cl, C2, C3 avec le condensateur C. On pourra par exemple interrompre ou non les connexions 13-15. En fait, on utilise généralement des procédés de photo-répétition pour fabriquer des circuits intégrés : des masques ou réticules sont fabriqués et ces réticules sont déplacés d'une zone 25 à l'autre de la tranche. Chacun des carrés illustrés en figure 4 correspond à la dimension du réticule qui va être photo-répété. Chaque carré comprend généralement plusieurs puces, par exemple 1000. Les carrés correspondant à chacune des zones annulaires de la figure 30 2 contiendront des condensateurs de mêmes valeurs et cette valeur sera décalée du centre vers la périphérie de la tranche selon les zones (Add 0), (Add lp) (Add 2p), (Add 3p), (Add 4p), (Add 5p), (Add 6p), et (Add 7p) décrites en relation avec la figure 2. Un problème est que, quand on procède par photo-35 répétition, tous les dessins de réticule sont identiques étant 3053156 B15180 - 16-R0-0287 7 donné que l'on ne peut pas modifier le réticule d'une photo-répétition à la suivante. La figure 5 illustre un exemple de mise en oeuvre des connexions correctrices de condensateurs auxiliaires. Dans 5 l'exemple de la figure 5, on a représenté quatre condensateurs C, Cl, C2, C3 et la plaque conductrice arrière 10 connectée comme précédemment par une métallisation 11 à un noeud A (première électrode du condensateur). Les métallisations 12, 13, 14 et 15 reliées à chacune des couches conductrices supérieures des 10 condensateurs C, Cl, C2, C3 sont reliées, de la façon représentée à titre d'exemple, à une suite de plots disposés parallèlement les uns aux autres. La connexion 12 est reliée à un plot allongé unique 51. La connexion 13 est reliée à l'un de deux plots allongés 61 et 62 s'étendant sur la moitié de la longueur du plot 51. La 15 connexion 14 est reliée à deux alternés de quatre plots 71, 72, 73, 74 de longueur moitié de celle des plots 61 et 62 et s'étendant parallèlement à ceux-ci. La dernière connexion 15 au condensateur C3 est reliée à quatre alternés de huit plots 81-88. Ces plots reposent sur des bandes de métallisation allongées 91, 92, 93, 94 20 interconnectées par une métallisation 95 correspondant à la borne B du condensateur. On a représenté par une ligne de carrés noirs alignés verticalement un exemple d'emplacements auxquels les plots sont connectés ou non par des vias à la métallisation formée en dessous 25 d'eux. Le plot 51 est toujours relié par un contact (un carré noir) à la métallisation sous-jacente, c'est-à-dire que la borne B prend toujours en compte le condensateur C. Dans l'exemple représenté, le plot 61, relié à la métallisation 13, est également connecté à la métallisation sous-jacente 92, c'est-à-dire que le 30 condensateur Cl est mis en parallèle sur le condensateur C. Le plot 72 est disposé à un emplacement tel qu'il n'est pas connecté à la métallisation 14. Ceci signifie que la capacité C2 n'est pas disposée en parallèle sur les condensateurs C et Cl. Par contre, le plot 83 est relié à la métallisation sous-jacente, ce plot 35 étant connecté à la métallisation 15. Ainsi, le condensateur C3 3053156 B15180 - 16-R0-0287 8 est mis en parallèle sur le condensateur C. En conséquence, dans cet exemple, seules les capacités C, Cl et C3 sont connectées en parallèle, c'est-à-dire, dans le cadre de l'exemple numérique donné, que l'on ajoute à la capacité C 4+1 pF (les valeurs des 5 capacités Cl et C3). On comprendra que, selon le décalage horizontal de la ligne de vias, toutes les valeurs comprises entre 0 et 7 pF pourront être ajoutées à la capacité du condensateur C. C'est un masque spécifique qui régit les positions des lignes de vias et 10 il est possible dans un processus de photo-répétition de décaler légèrement la distance de photo-répétition entre deux photo-répétitions successives. Ceci permet de faire le décalage des lignes de vias. Le pas de décalage peut être de seulement 100 nm dans des technologies avancées actuelles. 15 On a représenté un exemple dans lequel ce décalage des lignes de vias est un décalage horizontal, on comprendra que l'on pourrait choisir d'autres configurations utilisant des décalages verticaux ou des combinaisons de décalages horizontaux et verticaux. Ainsi, il est possible d'obtenir des condensateurs ONO 20 qui ont tous une même valeur aussi bien au centre qu'à la périphérie d'une tranche semiconductrice. Ceci est obtenu sans ajouter aucune étape supplémentaire de fabrication, mais seulement, dans l'exemple donné ci-dessus en décalant légèrement la position d'un masque lors d'un processus de photo-répétition. 25 Comme on l'a indiqué en tête de la présente description, on a donné un exemple particulier dans lequel on réalise des condensateurs ONO, servant par exemple de condensateurs d'accord dans un circuit radiofréquence. Les inventeurs ont observé que le type de dispersion constante entre le centre et la périphérie 30 d'une tranche semiconductrice décrit en relation avec la figure 1 se présente pour d'autres composants. Une telle dispersion peut exister pour des transistors MOS, pour des points mémoire, pour des condensateurs autres que des condensateurs ONO, par exemple des condensateurs MOS, ou des condensateurs MIM (métal-isolant- 35 métal). Dans le cas des condensateurs MIM, la répartition des 3053156 B15180 - 16-R0-0287 9 valeurs de condensateurs est sensiblement la même sur une tranche (variant du centre à la périphérie) que dans le cas des condensateurs ONO. Les inventeurs ont constaté que dans d'autres composants la répartition peut être différente. 5 Ainsi, la présente invention prévoit de façon générale un procédé de fabrication de puce électronique contenant des composants à faible dispersion comprenant les étapes suivantes consistant à cartographier la dispersion moyenne desdits composants en fonction de leur position dans des tranches 10 semiconductrices test ; associer à chaque composant de chaque puce des éléments de correction ; et connecter par masquage des éléments de correction à chaque composant en fonction de ladite cartographie initiale. On comprendra également que la présente invention 15 s'applique à d'autres processus de masquage que ceux qui ont été décrits ici. REVENDICATIONS1. Procédé de fabrication de puces électroniques contenant des composants à faible dispersion comprenant les étapes suivantes : cartographier la dispersion moyenne desdits composants 5 en fonction de leur position dans des tranches semiconductrices test ; associer à chaque composant (C) de chaque puce des éléments auxiliaires de correction (C, Cl, C2, C3) ; activer par masquage la connexion des éléments de 10 correction à chaque composant en fonction de la cartographie initiale. 2. Procédé selon la revendication 1, dans lequel les composants sont des condensateurs et les éléments de correction sont des condensateurs partageant une électrode (10) avec le 15 condensateur principal. 3. Procédé selon la revendication 2, dans lequel les condensateurs sont formés entre deux couches de silicium polycristallin dopé et sont munis d'un diélectrique constitué d'une succession de couches d'oxyde, de nitrure et d'oxyde de 20 silicium. 4. Procédé selon l'une quelconque des revendications 1 à 3, dans lequel le procédé de fabrication prévoit des étapes de masquage par photo-répétition, l'un des réticules étant destiné à assurer ou non les connexions des composants auxiliaires, et dans 25 lequel ledit réticule est décalé d'un pas variable en plus du pas normal de photo-répétition. 5. Tranche semiconductrice contenant des puces électroniques, chaque puce comprenant au moins un composant d'un premier type, ce composant étant associé à des composants 30 auxiliaires de correction connectés ou non selon la position de la puce dans la tranche. 6. Tranche selon la revendication 5, dans laquelle les composants du premier type sont des condensateurs et les composants auxiliaires des condensateurs auxiliaires partageant 3053156 B15180 - 16-R0-0287 11 une électrode (10) avec le condensateur principal et ayant des surfaces très inférieures à celle du composant principal, ces condensateurs auxiliaires étant connectés ou non selon la position de la puce dans la tranche. 7. Tranche selon la revendication 6, dans laquelle les condensateurs sont de type ONO. 8. Puce de circuit intégré obtenue par découpe d'une tranche selon l'une quelconque des revendications 5 à 7.