Brevet FR3062236A1 — publié le 20180727

B15621 - 16-R0-0582 1 BARRE DE CONNEXION Domaine La présente demande concerne le domaine des circuits intégrés et plus particulièrement la réalisation d'une barre de connexion effectuant une connexion entre des éléments d'un circuit intégré, par exemple entre les sources de plusieurs transistors formés dans une couche mince de silicium sur isolant dite SOI (de l'anglais "Silicon On Isolator"). Exposé de l'art antérieur Les transistors sur SOI sont des alternatives aux transistors sur silicium massif. Un transistor sur SOI est formé dans et sur une couche mince de silicium séparée d'une tranche de silicium par une couche d'isolant, généralement du dioxyde de silicium. On constate que, dans de nombreux cas, des circuits 15 intégrés de type SOI dans lesquels une barre de connexion relie plusieurs éléments du circuit présentent des défauts. Résumé Ainsi, un mode de réalisation prévoit une barre de connexion comprenant : une partie principale constituée d'une 20 bande conductrice s'étendant au-dessus de zones disjointes à interconnecter, la bande conductrice étant séparée de tout matériau conducteur par un matériau diélectrique, à l'exception 3062236 B15621 - 16-R0-0582 2 des zones à interconnecter ; et des parties secondaires constituées de premiers plots conducteurs traversant le matériau diélectrique, chacun de ces premiers plots s'étendant verticalement d'une zone à interconnecter à la bande conductrice. 5 Selon un mode de réalisation, les zones à interconnecter sont des zones de source ou de drain de transistors d'un circuit intégré. Selon un mode de réalisation, les parties secondaires sont les premiers plots similaires à des seconds plots de 10 connexion des zones de drain ou de source des transistors, les premiers plots ayant des hauteurs plus petites que les seconds plots. Selon un mode de réalisation, la bande conductrice et les plots conducteurs sont en tungstène. Un mode de réalisation prévoit un procédé de fabrication d'une barre de connexion comprenant : a) former une cavité principale s'étendant au-dessus de zones à interconnecter et étant séparée des zones à interconnecter par un matériau diélectrique ; b) former des cavités secondaires, chacune s'étendant verticalement à partir d'une zone à interconnecter jusqu'à la cavité principale ; et c) remplir les cavités principale et secondaires d'un matériau conducteur. Selon un mode de réalisation, l'étape a) est réalisé avant ou après l'étape b). Selon un mode de réalisation, l'étape a) ou l'étape b) comprend d'abord une étape de gravure d'un isolant supérieur de la structure puis une étape de gravure d'une couche d'arrêt de gravure conformément au motif desdites cavités secondaires. Un mode de réalisation prévoit un circuit intégré 30 comprenant au moins une barre de connexion telle que décrite dans l'un des mode de réalisation précédent. Brève description des dessins Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de 3062236 B15621 - 16-R0-0582 3 réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : la figure 1 est une vue en perspective, partielle et schématique, de trois transistors SOI connectés par leurs 5 sources ; les figures 2A et 2B sont des vues en coupe illustrant des étapes de formation d'une connexion commune à trois transistors ; la figure 3 est une vue en perspective, partielle et 10 schématique, d'un mode de réalisation d'une barre de connexion ; les figures 4A à 4C sont des vues en coupe illustrant des étapes d'un mode de réalisation d'un procédé de fabrication d'une barre de connexion ; et la figure 5 est une vue en coupe illustrant une étape 15 d'un autre mode de réalisation d'un procédé de fabrication d'une barre de connexion. Description détaillée De mêmes éléments ont été désignés par de mêmes références dans les différentes figures et, de plus, les diverses 20 figures ne sont pas tracées à l'échelle. Par souci de clarté, seuls les éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. Dans la description qui suit, lorsque l'on fait réfé- rence à des qualificatifs de position tels que les termes "avant", 25 "dessus", "supérieur", etc., ou à des qualificatifs d'orientation, tels que le terme "vertical", etc., il est fait référence à l'orientation de l'élément concerné dans les figures. La figure 1 est une vue en perspective, partielle et schématique, de trois transistors 10 formés dans et sur une couche mince de silicium sur isolant dite SOI (de l'anglais "Silicon On Insolator"). Chacun des transistors est formé dans et sur une zone active délimitée dans la couche mince de silicium. Chaque transistor comprend une grille 12, une zone de drain 14 et une zone de source 16. Chaque zone active repose sur une couche 18 d'isolant, dite BOX (de l'anglais "buried oxide" ou oxyde 3062236 B15621 - 16-R0-0582 4 enterré), généralement en dioxyde de silicium. La couche 18 est elle-même formée sur une tranche de silicium 20. Dans le cas particulier considéré ici, des tranchées remplies d'isolant 22 sont formées dans la tranche de silicium 20 5 entre chaque transistor et ses transistors voisins. Des plots conducteurs 24 permettent la connexion avec les zones de drain 14 des transistors 10. Les connexions de grille ne sont pas représentées. Pour connecter les unes aux autres les zones de source 10 des trois transistors, une solution consiste à former une barre de connexion. La figure 1 représente une bande conductrice verticale 25 formée au contact des trois zones de source à connecter et constituant une barre de connexion. Les figures 2A et 2B sont des vues en coupe illustrant 15 des étapes d'un procédé de fabrication de la barre de connexion 25 illustrée schématiquement en figure 1. Ces vues sont réalisées selon un plan A-A orthogonal aux zones de source des transistors 10. La figure 2A est une vue en coupe de trois transistors 20 10 sur SOI non encore connectés. Dans la tranche 20, les tranchées remplies d'isolant 22 ont été formées, par exemple à distance égale les unes des autres, laissant des portions 26 de tranche 20 non creusées sous les zones actives 16 (à noter qu'aucune échelle n'est respectée entre les figures 1, d'une part, et les figures 25 2A, 2B, d'autre part). La tranche 20, y compris les portions 26, est recouverte d'un isolant 22. L'isolant 22 est recouvert d'une fine couche 27 de matériau d'arrêt de gravure, par exemple du nitrure de silicium. L'épaisseur de la couche 27 est par exemple comprise entre 30 et 50 nm, par exemple 40 nia. La couche 27 est 30 recouverte d'une autre couche 28 d'isolant, par exemple de l'oxyde de silicium. La couche 28 recouvre l'ensemble de la structure et notamment les grilles des transistors. La surface supérieure de la couche 28 est rendue plane. La couche 28 a par exemple une épaisseur d'approximativement 150 nia. 3062236 B15621 - 16-R0-0582 5 La figure 2B est une vue en coupe des trois transistors sur SOI de la figure 1 après une étape postérieure à celle dont le résultat est décrit en relation avec la figure 2A. Le but de cette étape est de découvrir les zones de source 16, afin qu'il 5 soit possible de les relier par la bande conductrice 25. Au cours de cette étape, une tranchée est formée dans la couche d'isolant 28 jusqu'à la couche d'arrêt de gravure 27, à l'emplacement où on souhaite former la barre de connexion 25. La couche d'arrêt de gravure 27 est ensuite retirée du fond de la 10 tranchée de manière à découvrir les zones de source 16 à connecter. La tranchée est ensuite entièrement remplie d'un métal conducteur, par exemple du tungstène, formant la bande conductrice 25. La gravure de la couche d'arrêt de gravure 27 est poursuivie jusqu'à élimination complète du matériau de cette 15 couche au-dessus des zones de source 16 à connecter. La sélectivité de gravure de l'isolant 22, généralement de l'oxyde de silicium, par rapport à la gravure du matériau de la couche 27 étant faible, cet isolant 22 est en pratique partiellement gravé. Ainsi, des parties 30 de la tranche de silicium 20 peuvent être 20 découvertes par la gravure. Lorsque la tranchée est remplie d'un matériau conducteur, par exemple du tungstène, du matériau conducteur vient en contact avec la tranche 30, créant au niveau de régions 30 des courts-circuits entre les sources des transistors et le silicium de la tranche 20. Ce sont ces courts- 25 circuits que l'on cherche à éviter par le procédé décrit ci-après. La figure 3 est une vue en perspective d'un mode de réalisation d'une barre de connexion permettant de ne pas causer de courts-circuits entre la barre de connexion et la tranche 20 de silicium. Les éléments de la figure 3 sont similaires aux 30 éléments de la figure 1, à l'exception de la barre de connexion 25, remplacée dans la figure 3 par une barre de connexion 32. La barre 32 comprend une partie principale 34 et des parties secondaires 36. La partie principale 34 est une bande conductrice 35 verticale formée au-dessus des zones à connecter, ici les zones 3062236 B15621 - 16-R0-0582 6 de sources 16. La partie principale 34 est formée dans une couche d'isolant non représentée dans la figure 3. Les parties secondaires 36 sont des plots conducteurs traversant l'isolant non représenté et formant une connexion entre 5 la partie principale et les seules zones de source à connecter. La barre 32 comprend autant de parties secondaires 36 que de zones de source 16 à connecter. En figure 3, trois zones de source et donc trois parties secondaires 36 sont représentées. On notera que les parties secondaires 36 sont similaires aux plots 24 de 10 connexion des zones de drain : elles ont des sections identiques ou similaires mais des hauteurs plus faibles. La barre de connexion 32, c'est-à-dire la partie principale 34 et les parties secondaires 36 est en un unique métal, par exemple du tungstène. 15 Les figures 4A à 4C sont des vues en coupe d'étapes d'un mode de réalisation d'un procédé de fabrication de la barre de connexion 32. La figure 4A illustre le résultat d'une étape de fabrication postérieure à celle dont le résultat a été décrit en 20 relation avec la figure 2A. De mêmes éléments que ceux de la figure 2A sont désignés par de mêmes références et ne seront pas décrits à nouveau. Au cours de cette étape, des premières ouvertures 38 sont formées dans la couche 28 en regard des zones à connecter. 25 Ces ouvertures ont une étendue inférieure à celle de la région de source à connecter. Ensuite seulement, comme cela est représenté en figure 4B, une tranchée longitudinale ayant la fo= complémentaire de celle de la barre de connexion 34 à former, est creusée. 30 A l'étape illustrée en figure 4C, le matériau de la couche d'arrêt de gravure est gravée sélectivement jusqu'à la zone de source 16 à atteindre. On notera que cette étape de gravure sélective de la couche 27, couramment en nitrure de silicium, peut être effectuée après l'étape de la figure 4B ou après l'étape de 35 la figure 4A. Même si la gravure du nitrure de silicium 27 n'est 3062236 B15621 - 16-R0-0582 7 pas parfaitement sélective, étant donné la forme des ouvertures formées, on ne pourra pas graver l'isolant 22 et atteindre la tranche de silicium 20. On évite ainsi le risque de court-circuit mentionné précédemment. Ensuite, les tranchées sont remplies d'un 5 matériau conducteur, couramment du tungstène séparé des parois des tranchées par une couche barrière de métal non représentée, pour former les plots 36 et la bande conductrice 34. La présente invention est susceptible de nombreuses variantes. Par exemple, comme le représente la figure 5, 10 l'ouverture en forme de bande pour recevoir la bande conductrice 34 peuvent être formée avant les ouvertures, non encore formées à l'étape de la figure 5, destinées à recevoir les plots 36. Des modes de réalisation particuliers ont été décrits. Diverses variantes et modifications apparaîtront à l'homme de 15 l'art. En particulier, la barre de connexion est ici utilisée pour connecter des zones de source. Elle peut aussi être utilisée pour connecter d'autres zones de transistors, par exemple les zones de drain, ou d'autres types de composants. L'homme de l'art pourra combiner divers éléments des 20 modes de réalisation décrits ci-dessus sans faire preuve d'activité inventive. REVENDICATIONS1. Barre de connexion (32) comprenant : une partie principale constituée d'une bande conductrice (34) s'étendant au-dessus de zones disjointes à interconnecter (16), la bande conductrice étant séparée de tout matériau 5 conducteur par un matériau diélectrique, à l'exception des zones à interconnecter ; et des parties secondaires constituées de premiers plots conducteurs (36) traversant le matériau diélectrique, chacun de ces premiers plots s'étendant verticalement d'une zone à 10 interconnecter (16) à la bande conductrice (34). 2. Barre de connexion selon la revendication 1, dans laquelle les zones à interconnecter sont des zones de source ou de drain de transistors d'un circuit intégré. 3. Barre de connexion selon la revendication 2, dans 15 laquelle les premiers plots (36) sont similaires à des seconds plots (24) de connexion des zones de drain ou de source des transistors, les premiers plots ayant des hauteurs plus petites que les seconds plots. 4. Barre de connexion selon l'une quelconque des reven20 dications 1 à 3, dans laquelle la bande conductrice et les plots conducteurs sont en tungstène. 5. Procédé de fabrication d'une barre de connexion comprenant : a) former une cavité principale s'étendant au-dessus de 25 zones à interconnecter (16) et étant séparée des zones à interconnecter par un matériau diélectrique ; b) former des cavités secondaires, chacune s'étendant verticalement à partir d'une zone à interconnecter jusqu'à la cavité principale ; et 30 c) remplir les cavités principale et secondaires d'un matériau conducteur. 6. Procédé selon la revendication 5, dans lequel l'étape a) est réalisé avant ou après l'étape b). 3062236 B15621 - 16-R0-0582 9 7. Procédé selon la revendication 5 ou 6, dans lequel l'étape b) comprend d'abord une étape de gravure d'un isolant supérieur de la structure et une étape de gravure d'une couche d'arrêt de gravure conformément au motif desdites cavités secondaires. 8. Circuit intégré comprenant au moins une barre de connexion selon l'une quelconque des revendications 1 à 4.