Brevet FR3061799A1 — publié le 20180713

PROCEDE DE DETERMINATION D'UNE FENETRE MEMOIRE D'UNE MEMOIRE VIVE RESISTIVE DOMAINE TECHNIQUE DE L'INVENTION La présente invention concerne le domaine des mémoires réinscriptibles non volatiles et plus spécifiquement celui des mémoires vives résistives. Un objet de la présente invention est un procédé de détermination d'une fenêtre mémoire d'une mémoire vive résistive. Un autre objet de la présente invention est un procédé d'utilisation d'une mémoire vive résistive. ETAT DE LA TECHNIQUE Une mémoire vive résistive est un dispositif comprenant au moins une première et une deuxième électrode. Les deux électrodes sont séparées par une couche en matériau électriquement isolant. En appliquant aux électrodes une différence de potentiel électrique opportunément choisie, un filament conducteur connectant la première électrode et la seconde électrode est formé ou détruit. Quand le filament conducteur est présent, la mémoire vive résistive se trouve dans un état à faible résistance électrique, appelé aussi état passant ou état ON. L'élimination du filament électrique fait basculer la mémoire vive résistive dans un état à haute résistance électrique, appelé état isolant ou état OFF. L'existence de ces deux états permet d'utiliser la mémoire vive résistive comme support pour l'enregistrement de l'information. Par exemple une cellule de mémoire vive résistive permet d'enregistrer un bit d'information. Une cellule de mémoire vive résistive est également appelée point mémoire. Plusieurs mécanismes peuvent être responsables de la formation du filament connectant les deux électrodes (voir par exemple l'article «Resistive Memories for Ultra-Low-Power embedded computing design » publiée par E. Vianello et al. dans Electron Devices Meeting 2014 IEEE International). Par exemple, dans le cas des cellules mémoires appelées OxRAM, le filament se forme à partir d'ions mobiles présents dans le matériau diélectrique séparant les deux électrodes. Alternativement, dans les mémoires vives résistives dites CBRAM (Conductive Bridging RAM) une des deux électrodes fournit les ions qui, en se dissolvant dans le matériau diélectrique, forment le filament. 3061799 2 Le passage d'un état passant à un état isolant ou vice-versa est appelé un cycle. Lors de l'utilisation d'une mémoire vive résistive, un grand nombre de cycles est réalisé, car à chaque opération d'écriture dans une cellule mémoire correspond un cycle de la cellule. 5 Les valeurs des résistances des états passant et isolant d'une même cellule peuvent varier significativement au cours de son utilisation. Cette variabilité peut poser des problèmes de fiabilité dans la lecture de l'information enregistrée dans la cellule. Par exemple, quand un grand nombre de cycles est réalisé, l'état passant avec la résistance la plus élevée peut être relativement proche de l'état isolant avec la 10 résistance la moins élevée. La faible différence entre l'état écrit le moins conducteur et l'état effacé le plus résistif peut conduire à des erreurs dans la lecture de la cellule mémoire et donc à des mémoires vives résistive peu fiables. Autrement dit, cette faible différence rend difficile la distinction de l'état ON de l'état OFF. Cela se traduit par des fréquentes 15 erreurs de lectures de l'information enregistrée dans la mémoire et donc un manque général de fiabilité du dispositif mémoire. Un paramètre utilisé pour caractériser la qualité d'une cellule mémoire vive résistive est sa fenêtre mémoire. La fenêtre mémoire d'une cellule est définie comme un intervalle de valeurs de résistance compris entre deux bornes. La borne inférieure 20 est la valeur de résistance la plus élevée parmi les résistances des états passants. La borne supérieure est la valeur de résistance la moins élevée parmi les résistances des états isolants. Une fenêtre mémoire étroite est donc associée à des états isolant et passant avec des valeurs de résistance rapprochées, ce qui conduit à des problèmes de fiabilité de la cellule mémoire résistive. 25 Les facteurs de réduction de la largeur de la fenêtre mémoire sont essentiellement liés à la variabilité des états isolant et passant d'une même cellule au cours de son utilisation. Cette variabilité est une limitation à l'exploitation à large échelle des mémoires vives résistives, d'autant plus que, dans des applications réelles, un grand nombre de 30 cellules mémoire est utilisé. A la variabilité au niveau de la cellule individuelle s'ajoute alors la variabilité due à l'utilisation simultanée de plusieurs cellules qui, même si nominalement identiques, ont inévitablement des propriétés légèrement 3061799 3 différentes (voir par exemple « Performance Comparison of O-based and Cu-based ReRAM for High-Density Applications » by A. Calderoni et al. publié dans « Memory Workshop (IMW), 2014 IEEE 6th International ». PROBLEME TECHNIQUE 5 Pour pallier les difficultés techniques décrites plus haut, l'invention concerne une méthode de détermination d'une fenêtre mémoire élargie permettant une plus grande fiabilité dans la lecture et dans l'écriture de la mémoire vive résistive. RESUME DE L'INVENTION La présente invention concerne un procédé de détermination d'une fenêtre mémoire 10 d'au moins une cellule mémoire vive résistive, la cellule mémoire vive résistive comportant un état hautement résistif et un état faiblement résistif, le passage de la mémoire vive résistive d'un état initial parmi l'état hautement résistif ou l'état faiblement résistif à un autre état puis le retour à l'état initial formant un cycle, ledit procédé comprenant les étapes suivantes : 15 o mesurer les valeurs des résistances des états hautement résistif et faiblement résistif à un cycle j donné, j étant un nombre entier strictement positif ; o déterminer la fenêtre mémoire à utiliser pendant les n cycles suivant le cycle donné j, n étant un nombre entier strictement positif, la fenêtre 20 mémoire étant calculée en prenant en compte les résistances des états hautement et faiblement résistif au cycle j et les variabilités des résistances des états hautement et faiblement résistif pendant les n cycles ; le nombre entier n, la variabilité de la résistance de l'état hautement résistif et la 25 variabilité de la résistance de l'état faiblement résistif étant préalablement déterminées à partir d'au moins une cellule mémoire de référence ayant sensiblement les mêmes caractéristiques que celles de la cellule mémoire vive résistive, le nombre entier n préalablement déterminé étant le nombre de cycles successifs pendant lesquels les résistances de l'état hautement résistif (R_HRS) ou 30 de l'état faiblement résistif (R_LRS) de la cellule mémoire de référence sont corrélées. 3061799 4 On entend par état faiblement résistif ou état passant de la cellule mémoire vive résistive un état dans lequel la mémoire vive résistive a une résistance électrique faible. On entend par état hautement résistif ou état isolant de la fenêtre mémoire un état dans lequel la mémoire vive résistive a une résistance élevée. 5 On entend par fenêtre mémoire un intervalle de valeurs de résistance ayant une borne inférieure et une borne supérieure. Les états ayant une résistance plus petite que la borne inférieure de cet intervalle sont considérés comme des états passants. Les états ayant une résistance plus grande que la borne supérieure de cet intervalle 10 sont considérés comme des états isolants. L'indice j est un nombre entier utilisé pour numéroter les cycles de la mémoire vive résistive. On entend par variabilité de la résistance d'un état passant ou isolant pendant n cycles une mesure de la dispersion des valeurs de résistance mesurées pendant les 15 n cycles. On entend par corrélation entre deux valeurs de résistance d'un état donné de la mémoire vive résistive, les deux valeurs étant mesurés à deux cycles différents, le fait que la valeur mesurée à un premier cycle dépend de la valeur mesurée à un deuxième cycle. 20 Le procédé selon l'invention comprend au moins deux étapes. Une première étape du procédé selon l'invention est la mesure des valeurs de résistance des états passant et isolant à un cycle j donné. Cette étape permet de caractériser l'état de la mémoire vive résistive au cycle j. Une deuxième étape comprend la détermination de la fenêtre mémoire à utiliser 25 pendant les n cycles successifs à l'état j. Au cours de cette étape, la fenêtre mémoire est déterminée à partir des valeurs de résistance mesurées à la première étape et en prenant en compte les variabilités des résistances des états isolant et passant pendant les n cycles. 3061799 5 Le nombre n de cycles pendant lesquels la fenêtre mémoire selon l'invention est utilisée ainsi que les variabilités des résistances pendant ces n cycles sont déterminés préalablement à partir d'une cellule mémoire de référence. On entend par cellule mémoire de référence une cellule mémoire ayant les mêmes 5 caractéristiques que la cellule mémoire à l'étude. La cellule mémoire de référence est par exemple une cellule mémoire fabriquée avec la même technologie, la même géométrie et les mêmes matériaux que la cellule mémoire vive résistive. Alternativement ces paramètres peuvent être déterminés préalablement à partir de la même cellule mémoire pour laquelle la fenêtre mémoire est déterminée. 10 Le but de l'invention est de décrire un procédé de détermination de la fenêtre mémoire d'au moins une cellule mémoire résistive. Le procédé selon l'invention permet d'augmenter la fenêtre mémoire sur un nombre limité de cycles grâce à la connaissance de la résistance au cycle précédent et l'existence d'une corrélation entre les cycles adjacents. 15 Le nombre de cycles pendant lesquels la fenêtre mémoire est augmentée est préalablement choisi comme étant le nombre de cycles pendant lesquels les valeurs de résistance de l'état isolant ou de l'état passant sont corrélées. L'existence d'une corrélation entre valeurs de résistance implique une variabilité réduite de ces valeurs pendant la durée de la corrélation. 20 Selon ce qui est connu de l'homme du métier, la détermination de la fenêtre mémoire se fait en réalisant un grand nombre de cycles et en considérant la différence entre l'état isolant avec la résistance la plus faible et l'état passant avec la résistance la plus élevée. Cette approche est valable à la fois pour une cellule isolée et pour un ensemble de cellules mémoire et revient à prendre en compte la variabilité la plus 25 grande observable dans le système. La prise en compte de cette variabilité globale réduit la fenêtre mémoire et rend moins fiable et reproductible la distinction de l'état passant et de l'état isolant. L'invention exploite le fait que la fenêtre mémoire à un cycle j est liée à la fenêtre mémoire aux n cycles suivants le cycle j. Les n cycles pendant lesquels la fenêtre 30 mémoire est corrélée à la fenêtre mémoire mesurée au cycle j représentent une longueur de corrélation pour la fenêtre mémoire. 3061799 6 Par exemple, la longueur de corrélation n est déterminée en calculant un coefficient de corrélation et en fixant une valeur minimale du coefficient de corrélation, en dessous duquel on considère que les valeurs de résistance sont dé-corrélées. La longueur de corrélation n est une caractéristique de la technologie utilisée dans la 5 fabrication des cellules mémoire vive résistive et des matériaux utilisés lors de la fabrication. Une fois déterminée, cette longueur de corrélation peut être considérée comme un paramètre de fabrication du dispositif. Grâce à la corrélation entre cycle successifs, les valeurs de résistance des états isolants et passants ont une variabilité réduite pendant les n cycles. Cela permet de 10 définir, pendant la durée de la corrélation, une fenêtre mémoire élargie. La fenêtre mémoire retenue pendant les n cycles successifs au cycle j et déterminée à la deuxième étape du procédé selon l'invention est une fenêtre élargie par rapport à la fenêtre mémoire selon l'art antérieur, qui prend en compte la variabilité globale des états isolant et passant de la mémoire. 15 Autrement dit, l'invention permet d'ajuster les conditions de lecture de la cellule, et en particulier les seuils de résistance permettant de distinguer un état isolant d'un état passant, en prenant en compte la corrélation entre les valeurs de résistance à cycles successifs. Cela permet d'éviter de prendre en compte la variabilité globale des états passant et isolant, ce qui constitue un facteur de réduction importante de la fenêtre 20 mémoire dans un procédé d'utilisation d'une cellule mémoire vive résistive selon l'art antérieur. Un avantage du procédé selon l'invention est de pouvoir augmenter la fenêtre mémoire associée à la mémoire vive résistive, ce qui implique une plus grande fiabilité dans la distinction des états passant et isolant. 25 Un autre avantage de l'invention est le fait de pouvoir utiliser des tensions appliquées moins élevées. En général l'application de tensions moins élevées conduit à une fenêtre mémoire plus étroite, du fait que l'état passant et l'état isolant ont des valeurs de résistance plus rapprochées. Toutefois l'utilisation du procédé selon l'invention permet d'éviter la réduction de fenêtre mémoire due à la variabilité naturelle des 30 états isolant et passant. L'utilisation de tensions moins élevées pour 3061799 7 l'écriture/réécriture du point mémoire permet également un prolongement de la durée de vie du dispositif. Le procédé selon l'invention peut également présenter une ou plusieurs des caractéristiques ci-dessous, considérées individuellement ou selon toutes les 5 combinaisons techniquement possibles : le nombre de cycles n préalablement déterminé est une longueur de corrélation des valeurs de résistance de l'état hautement résistif ou de l'état faiblement résistif, lesdites valeurs de résistance étant mesurées à des cycles successifs, ladite longueur de corrélation étant définie comme le nombre de cycles pendant lesquels un coefficient de corrélation est supérieur à un seuil ; - le seuil de corrélation est déterminé à partir d'une mesure expérimentale du coefficient de corrélation ; 15 la fenêtre mémoire à utiliser pendant les n cycles suivant un cycle donné j comprend un seuil pour l'état passant donné par la somme de la résistance de l'état faiblement résistif au cycle j et d'une fraction de la variabilité de la résistance de l'état faiblement résistif et un seuil pour l'état isolant donné par la différence entre la résistance de l'état hautement résistif au cycle j et une 20 fraction de la variabilité de la résistance de l'état hautement résistif ; la variabilité préalablement déterminée de la résistance de l'état hautement résistif et la variabilité préalablement déterminée de la résistance de l'état faiblement résistif sont définies comme étant la largeur à mi-hauteur des 25 distributions des valeurs de résistance de l'état hautement résistif et de résistance de l'état faiblement résistif mesurées pendant n cycles ; la variabilité préalablement déterminée de la résistance de l'état hautement résistif est définie comme étant l'écart entre la valeur maximale et la valeur 30 minimale parmi les valeurs de résistance de l'état hautement résistif mesurées pendant n cycles et la variabilité préalablement déterminée de la résistance de l'état faiblement résistif est définie comme étant l'écart entre la valeur maximale et la valeur minimale parmi les valeurs de résistance de l'état faiblement résistif mesurées pendant n cycles. 3061799 8 - la mémoire résistive est une mémoire de type OxRAM ou de type CBRAM. Un autre objet de l'invention est un procédé d'utilisation d'au moins une cellule mémoire vive résistive comprenant les étapes de 5 déterminer la fenêtre mémoire au cycle j à l'aide du procédé selon l'invention exposé plus haut ; - au cycle j sauvegarder la fenêtre mémoire dans un support mémoire ; utiliser la fenêtre mémoire pendant n cycles suivant le cycle j ; tous les n cycles mettre à jour la fenêtre mémoire et la sauvegarder dans le 10 support mémoire. LISTE DES FIGURES D'autres caractéristiques et avantages de l'invention ressortiront de la description donnée ci-dessous à titre indicatif et nullement limitatif, en référence aux figures 15 annexées parmi lesquelles : La figure 1 représente les étapes du procédé de détermination d'une fenêtre mémoire selon l'invention ; La figure 2a représente la matrice des coefficients de corrélation obtenue pour un ensemble de cellules OXRAM, le coefficient de corrélation permettant de 20 mettre en oeuvre le procédé montré par la figure 1 ; La figure 2b représente une coupe horizontale de la figure 3a ; La figure 2c montre la variation de résistance d'un état d'une cellule mémoire résistive en fonction du nombre de cycles effectué, illustrant la perte de corrélation observée à la figure 2b ; 25 - La figure 3 montre la fenêtre mémoire obtenue avec le procédé illustré à la figure 1 et la compare à la fenêtre mémoire selon l'art antérieur ; La figure 4 montre la détermination expérimentale de la fenêtre mémoire dans un cas réel suivant le procédé de la figure 1 ; - La figure 5 montre les étapes du procédé d'utilisation de la cellule mémoire 30 selon l'invention ; DESCRIPTION DETAILLEE 3061799 9 La figure 1 montre les étapes du procédé 1 de détermination d'une fenêtre mémoire VF_n d'au moins une cellule mémoire vive résistive selon l'invention. La première étape MES du procédé 1 selon l'invention comprend la mesure des résistances Rj_HRS d'un état isolant et Rj_LRS d'un état passant de la mémoire 5 résistive à un cycle j donné. La deuxième étape du procédé 1 selon l'invention comprend la détermination de la fenêtre mémoire VF_n. La fenêtre mémoire VF_n est utilisée pendant les n cycles successifs au cycle j. La fenêtre mémoire VF_n est déterminée sur la base des valeurs de résistance déterminées à l'étape MES. De plus la fenêtre mémoire VF_n prend en compte la variabilité dR_HRS des valeurs de résistance de l'état isolant et la variabilité dR_LRS des valeurs de résistance de l'état passant. Le nombre de cycles n et les variabilités des états passant et isolant sont préalablement déterminés à partir d'une cellule mémoire de référence ayant les mêmes caractéristiques de la cellule mémoire vive résistive considérée. 15 Le nombre entier n préalablement déterminé est le nombre de cycles successifs pendant lesquels les résistances de l'état isolant R_HRS ou de l'état passant R_LRS sont corrélées. Un avantage de l'invention est d'exploiter la variabilité réduite des valeurs de résistances due à l'existence de la corrélation à cycles successifs. Cela permet de 20 définir une fenêtre mémoire élargie pendant les n cycles. Selon un mode de réalisation du procédé 1 le nombre de cycles n est une longueur de corrélation entre valeurs de résistance de l'état isolant HRS ou de l'état passant LRS mesurées à des cycles successifs. Par exemple, la longueur de corrélation n est définie comme étant le nombre de cycles pendant lesquels un coefficient de 25 corrélation C est supérieur à un seuil S. Selon un mode de réalisation le coefficient de corrélation entre deux valeurs de résistance d'un état de la cellule mémoire est défini selon la formule suivante : CCid = vn , Lik=1(Cyclei - itcy )(Cycle] - tic), clef) j Ik=1(Cyclei - pCyclei)2 (Cyclei - pCyclei)2 k=1 3061799 10 Le coefficient de corrélation est calculé à partir de la variable « Cycle » qui est un vecteur contenant les résistances mesurées à un cycle donné pour l'ensemble des cellules mémoire étudiées. Ce calcul permet de quantifier la longueur de corrélation pour une technologie et des 5 conditions de programmations données. Un avantage de ce mode de réalisation est de calculer de façon précise et reproductible la corrélation entre cycles successifs de la cellule mémoire. Un exemple de mesure expérimentale du coefficient de corrélation C est montré par la figure 2a, qui représente la matrice des coefficients de corrélation. Les axes de la 10 figure 2a représentent les i-émés cycles. Chaque point de la figure 3a représente le coefficient de corrélation entre le cycle correspondant à l'abscisse du point et le cycle correspondant à son ordonnée. La figure 2a montre que la corrélation est élevée entre points proches de la diagonale, c'est-à-dire pour des cycles adjacents. En revanche, la corrélation est très faible pour les points éloignés de la diagonale, c'est- 15 à-dire entre cycles espacés dans le temps. Un avantage de ce mode de réalisation est de fournir une méthode quantitative et reproductible pour la détermination de la corrélation à cycles successifs. Selon un mode de réalisation le seuil S est déterminé à partir d'une mesure expérimentale du coefficient de corrélation C. 20 Un exemple de ce mode de réalisation est montré par la figure 2b qui représente une coupe unidimensionnelle selon l'un des deux axes de la figure 2a. Selon le mode de réalisation illustré à la figure 2b, le seuil S est défini comme la valeur asymptotique du coefficient de corrélation C. L'intersection entre le seuil S et la courbe représentant le coefficient de corrélation de figure 2b identifie un point dont 25 l'abscisse est la longueur de corrélation n. Un avantage de ce mode de réalisation est d'utiliser une définition expérimentale précise et reproductible du seuil de corrélation S et de prendre en compte les propriétés spécifiques de chaque cellule mémoire ou ensemble de cellules mémoires caractérisés. 30 La longueur de corrélation est le nombre de cycles pendant lesquels la variation des valeurs de résistances R_HRS et R LRS est réduite. Comme il est montré par la 3061799 11 figure 2c, la différence entre la résistance mesurée à l'i-émé état et la résistance mesurée à l'état i+p augmente à l'augmenter de p, ce qui est une conséquence de la dé-corrélation des valeurs de résistance à l'augmenter de p. Autrement dit, en s'éloignant d'un cycle donné la variabilité des seuils identifiant les états RHS et LHS s augmente. Selon un mode de réalisation, la fenêtre mémoire VF_n à utiliser pendant les n cycles successifs à un cycle donné j comprend une borne inférieure donnée par la somme entre la résistance de l'état passant Rj_LRS au cycle j et une fraction de la variabilité de la résistance de l'état passant dR_LRS et une borne supérieure donnée 10 par la différence de la résistance de l'état isolant Rj_HRS au cycle j et une fraction de la variabilité de la résistance de l'état isolant dR HRS. Par exemple, la borne inférieure est calculée selon la formule Rj_LRS + 0.5*dR_LRS et la borne supérieure est calculée selon la formule Rj_HRS -0.5*dRHRS. Selon un mode de réalisation, la variabilité préalablement déterminée de la 15 résistance de l'état isolant dR_HRS et la variabilité préalablement déterminée de la résistance de l'état passant dR_LHS sont définies comme étant la largeur à mi-hauteur des distributions des valeurs de résistance de l'état isolant R_HRS et de résistance de l'état passant R_LRS mesurées pendant n cycles. L'avantage de ce mode de réalisation est de prendre en compte le fait que cellules 20 mémoires nominalement identiques peuvent avoir des caractéristiques légèrement différentes se traduisant par des valeurs de résistance différentes. En prenant en compte la largeur des distributions on peut tenir compte de cette variabilité due à l'hétérogénéité des cellules mémoire. Le procédé 1 selon l'invention est donc adapté à définir une fenêtre mémoire élargie 25 aussi en cas d'utilisation de plusieurs cellules mémoire vive résistives. Selon un mode de réalisation la variabilité préalablement déterminée de la résistance de l'état isolant dR_HRS est définie comme étant l'écart entre la valeur maximale et la valeur minimale parmi les valeurs de résistance de l'état isolant HRS mesurées pendant n cycles et la variabilité préalablement déterminée de la résistance de l'état 30 passant dR_LHS est définie comme étant l'écart entre la valeur maximale et la valeur 3061799 12 minimale parmi les valeurs de résistance de l'état passant R_LRS mesurées pendant n cycles. La figure 3 montre l'avantage du procédé 1 selon l'invention par rapport à l'art antérieur. 5 Dans un procédé selon l'art antérieur les seuils d'utilisation de la cellule mémoire sont choisis en considérant la variabilité globale des états passant LRS et isolant HRS pour une utilisation de la cellule sur un grand nombre de cycles. La fenêtre mémoire VF selon l'art antérieur est donc déterminée par les valeurs les plus contraignantes pour chacun des deux états : la valeur minimale de résistance pour 10 l'état isolant HRS et la valeur maximale pour LRS. Selon l'état de la technique, la valeur de fenêtre mémoire à retenir dans le cas de la figure 2 est par exemple donnée par VF = MIN_HRS - MAX LRS. En revanche, le procédé 1 selon l'invention vise la détermination d'une valeur de fenêtre mémoire VF_n élargie par rapport à l'art antérieur et valable autour d'un point 15 de travail donné. Les seuils définis par la fenêtre VF_n sont valables du cycle j jusqu'au cycle j+n. Les flèches dR_HRS et dR_LRS de figure 2 représentent respectivement la variabilité de la résistance de l'état HRS et celle de l'état LRS calculées sur n cycles. Comme il est montré par la figure 3, la valeur de fenêtre mémoire selon l'invention 20 VF_n est élargie par rapport à la valeur VF de fenêtre mémoire calculée selon l'art antérieur. La valeur de fenêtre mémoire élargie selon l'invention VF_n est valable à partir du cycle j et jusqu'au cycle j+n. Au cycle j+n des nouvelles valeurs Rj+n_HRS, Rj+n_LRS sont mesurées et la 25 fenêtre mémoire VF_n est mise à jour. La figure 4 montre un exemple de choix expérimental de la fenêtre mémoire pour un ensemble de cellules. La courbe b montre la fonction de distribution cumulée des résistances mesurées pour les états LRS et HRS pour 100 cycles. Les bandes verticales montrent la variabilité des états isolant et passant pour n=5 cycles, n étant 30 la longueur de corrélation. Il est évident sur cette figure que la variabilité sur 100 3061799 13 cycles et beaucoup plus grande que la variabilité sur 5 cycles. La fenêtre mémoire qui prend en compte la variabilité sur 5 cycles est donc élargie par rapport à la fenêtre mémoire qui prend en compte la variabilité sur 100 cycles. Avantageusement, l'invention permet de choisir une fenêtre mémoire élargie en 5 correspondance d'un point de travail donné. Le procédé 1 selon l'invention peut s'appliquer à des cellules mémoire de type OxRAM, CBRAM ou à tout autre type de cellule mémoire. Un autre objet de la présente invention est un procédé 100 d'utilisation d'au moins une cellule mémoire résistive utilisant le procédé 1 de détermination d'une fenêtre mémoire élargie VF_n. Le procédé 100 d'utilisation est montré par la figure 5. Le procédé 100 prévoit une première étape SET de détermination de la fenêtre mémoire VF_n selon le procédé 1. Pour utiliser l'au moins une cellule mémoire résistive autour d'un point de 15 fonctionnement donné, par exemple autour d'un cycle donné j, le jeu de paramètres permettant de déterminer la fenêtre mémoire VF_n est sauvegardé dans un support mémoire M. Cette étape de sauvegarde est l'étape SAVE de figure 5. Ce jeu de paramètre comprend par exemple la fenêtre mémoire VF_n, les valeurs de résistance des états ON et OFF à l'état j, les variabilités des états ON et OFF sur la 20 longueur de corrélation. Tout autre paramètre nécessaire au fonctionnement de l'au moins une cellule mémoire peut également être sauvegardé pendant cette étape du procédé. Pendent les n cycles successifs au cycle j les paramètres déterminées à l'étape DET et sauvegardés à l'étape SAVE sont utilisés pour les opérations de lecture et écriture 25 de la cellule mémoire vive résistive. Après n cycles, l'utilisation de la cellule mémoire ou de l'ensemble de cellules mémoire est interrompue pour redéfinir le point de travail du système. Les valeurs des paramètres nécessaires à la détermination de VF_n sont remesurés à l'étape RENEW. Au cycle j+n des nouvelles valeurs Rj+n_HRS, Rj+n_LRS sont mesurées et 30 la fenêtre mémoire est mise à jour. 3061799 14 Les nouvelles valeurs sont ensuite sauvegardées et le procédé revient à l'étape SAVE. Avantageusement le procédé 100 permet d'utiliser une cellule mémoire vive résistive ou un ensemble de cellules mémoire vive résistive tout en gardant une fenêtre 5 mémoire élargie par rapport à l'art antérieur. Cela est possible grâce au fait que la fenêtre mémoire VF_n est mise à jour tous les n cycles, n étant la longueur de corrélation de la fenêtre mémoire. 10 15 20 25 REVENDICATIONS1. Procédé (1) de détermination d'une fenêtre mémoire d'au moins une cellule mémoire vive résistive, la cellule mémoire vive résistive comportant un état hautement résistif (HRS) et un état faiblement résistif (LRS), le passage de la mémoire vive résistive d'un état initial parmi l'état hautement résistif (HRS) ou l'état faiblement résistif (LRS) à un autre état puis le retour à l'état initial formant un cycle, ledit procédé comprenant les étapes suivantes : o mesurer (MES) les valeurs (Rj_HRS, Rj_LRS) des résistances des états hautement résistif (HRS) et faiblement résistif (LRS) à un cycle j donné, j étant un nombre entier ; o déterminer (DET) la fenêtre mémoire (VF_n) à utiliser pendant les n cycles suivant le cycle donné j, n étant un nombre entier, la fenêtre mémoire (VF_n) étant calculée en prenant en compte les résistances des états hautement et faiblement résistif au cycle j (Rj_HRS, Rj_LRS) et les variabilités des résistances des états hautement et faiblement résistif (dR_HRS, dR_LRS) pendant les n cycles ; le nombre entier n, la variabilité de la résistance de l'état hautement résistif (dR_HRS) et la variabilité de la résistance de l'état faiblement résistif (dR_LRS) étant préalablement déterminées à partir d'au moins une cellule mémoire référence ayant sensiblement les mêmes caractéristiques que celles de la cellule mémoire vive résistive, le nombre entier n préalablement déterminé étant le nombre de cycles successifs pendant lesquels les résistances de l'état hautement résistif (R HRS) ou de l'état faiblement résistif (R_LRS) de la cellule mémoire de référence sont corrélées. 2. Procédé (1) selon la revendication précédente caractérisé en ce que le nombre de cycles n préalablement déterminé est une longueur de corrélation des valeurs de résistance de l'état hautement résistif (R HRS) ou de l'état faiblement résistif (R_LRS), lesdites valeurs de résistance étant mesurées à des cycles successifs, ladite longueur de corrélation étant définie comme le nombre de cycles pendant lesquels un coefficient de corrélation (C) est supérieur à un seuil (S). 3061799 16 3. Procédé (1) selon la revendication précédente caractérisé en ce que le seuil (S) de corrélation est déterminé à partir d'une mesure expérimentale du coefficient de corrélation. 5 4. Procédé (1) selon l'une des revendications précédentes caractérisé en ce que la fenêtre mémoire (VF_n) à utiliser pendant les n cycles suivant un cycle donné j comprend un seuil pour l'état passant donné par la somme de la résistance de l'état faiblement résistif (Rj_LRS) au cycle j et d'une fraction de la variabilité de la résistance de l'état faiblement résistif (dR_LRS) et un seuil 10 pour l'état isolant donné par la différence entre la résistance de l'état hautement résistif (Rj_HRS) au cycle j et une fraction de la variabilité de la résistance de l'état hautement résistif (dR_HRS). 5. Procédé selon l'une des revendications précédentes caractérisé en ce que la 15 variabilité préalablement déterminée de la résistance de l'état hautement résistif (dR_HRS) et la variabilité préalablement déterminée de la résistance de l'état faiblement résistif (dR_LHS) sont définies comme étant la largeur à mi-hauteur des distributions des valeurs de résistance de l'état hautement résistif (R HRS) et de résistance de l'état faiblement résistif (R_LRS) 20 mesurées pendant n cycles. 6. Procédé selon l'une des revendications 1 à 4 caractérisé en ce que la variabilité préalablement déterminée de la résistance de l'état hautement résistif (dR_HRS) est définie comme étant l'écart entre la valeur maximale et 25 la valeur minimale parmi les valeurs de résistance de l'état hautement résistif (HRS) mesurées pendant n cycles et la variabilité préalablement déterminée de la résistance de l'état faiblement résistif (dR_LHS) est définie comme étant l'écart entre la valeur maximale et la valeur minimale parmi les valeurs de résistance de l'état faiblement résistif (R_LRS) mesurées pendant n cycles. 30 7. Procédé selon l'une quelconque des revendications précédentes caractérisé en ce que la mémoire résistive (10) est une mémoire de type OxRAM ou de type CBRAM. 3061799 17 8. Procédé (100) d'utilisation d'une mémoire vive résistive comprenant les étapes suivantes : - déterminer (SET) la fenêtre mémoire (VF_n) au cycle j à l'aide du procédé de détermination (1) selon l'une quelconque des 5 revendications 1 à 7 ; - ay cycle j sauvegarder (SAVE) la fenêtre mémoire VF_n dans un support mémoire (M) ; - utiliser (USE) la fenêtre mémoire VF_n pendant n cycles suivant le cycle j ; 10 - tous les n cycles mettre à jour (RENEW) la fenêtre mémoire VF_n et la sauvegarder dans le support mémoire (M) ; 15 20 25