Brevet FR3050739A1 — publié le 20171103

Procédé de fabrication de cellules-mémoires résistives Des modes de réalisation et de mise en oeuvre de l'invention concernent des mémoires non-volatiles du type mémoire résistive. Les mémoires résistives (RRAM), telles que les mémoires à accès direct à base d'oxyde (OxRAM), les mémoires électrolytiques (CBRAM) ou encore les mémoires ferromagnétiques (FRAM), présentent de nombreux avantages et performances, notamment des temps de lecture et d' écriture très faibles, des tensions de fonctionnement basses, une faible consommation d'énergie, une intégration facile, une endurance quasiment infinie et une densité potentiellement très importante. Les mémoires résistives RRAM comportent habituellement des points-mémoires capables de stocker un bit, répartis matriciellement selon des rangées et des colonnes dans un plan-mémoire. L'accès à un point-mémoire se fait via des lignes de mots parcourant les rangées du plan-mémoire et des lignes de bits parcourant les colonnes du plan-mémoire. Dans les mémoires résistives RRAM, chaque point-mémoire comporte usuellement une structure, ou cellule-mémoire, capacitive du type métal-oxyde-métal (MOM). Les couches métalliques de la structure capacitive MOM forment des électrodes dites basse et haute, disposées de part et d'autre d'une couche diélectrique, par exemple du type oxyde métallique. Etant composées d'oxyde et de métaux, les cellules-mémoires capacitives peuvent être avantageusement fabriquées dans la partie d'interconnexion d'un circuit intégré, située au-dessus du substrat et usuellement désignés par l'homme du métier sous l'acronyme anglosaxon « BEOL » pour « Back-End Of Line ». Les procédés de fabrication de mémoire résistive RRAM mettent en oeuvre des étapes de photolithographie classiques, au cours desquelles on irradie selon un motif voulu une couche de résine photosensible déposée sur la structure en cours de formation. On retire ensuite la résine ayant subi l'irradiation (ou n'ayant pas subi 3050739 2 l'irradiation), de façon à former un masque de résine, afin de graver la partie découverte de ladite structure à travers le masque de résine. La figure 1 illustre un masque de résine classique déposé sur un plan-mémoire PM de mémoire résistive en formation, en vue du 5 dessus. Le masque de résine comporte des « plots » 1 de forme carré, périodiquement répétés dans les directions des rangées X et des colonnes Y du plan-mémoire PM. Ces plots 1 définissent à terme les dimensions des cellules capacitives CEL. Lors des étapes de photolithographie, les images projetées 10 apparaissent avec des irrégularités, telles que des coins arrondis. Et malgré la mise en oeuvre de traitements de correction optique de proximité (OPC : Optical Proximity Correction), les parties carrés de la résine ont tendance à s'arrondir sur leurs angles et finissent par devenir circulaires, comme représenté par les pointillés 2. Par 15 conséquent la surface sur laquelle reposent les plots de résine diminue. Plus la surface diminue, plus l'adhérence de la résine devient problématique et des décollements risquent de générer de graves défauts de fabrication. Ainsi la densification des mémoires de type RRAM est limitée 20 par ce problème d'adhérence de la résine photosensible. Par conséquent il est proposé, selon des modes de mise en oeuvre, un procédé de formation d'une cellule-mémoire ou d'un plan-mémoire de mémoire résistive RRAM permettant de réduire la taille des points-mémoire sans subir ledit problème d'adhérence. 25 Cela permet d'augmenter la densité de la mémoire RRAM et également de maîtriser le facteur de forme des cellules produites. Selon un aspect, il est proposé un procédé de réalisation d'au moins une cellule-mémoire capacitive possédant une première électrode et une deuxième électrode séparée par une région 30 diélectrique, au sein d'une partie d'interconnexion d'un circuit intégré. Selon une caractéristique générale de cet aspect, le procédé comprend 3050739 3 une première étape de gravure au cours de laquelle on forme dans une première couche conductrice, une première bande s'étendant dans une première direction, une formation sur la première couche conductrice gravée, d'une 5 couche diélectrique et d'une deuxième couche conductrice, et une seconde étape de gravure au cours de laquelle on forme dans la deuxième couche conductrice, la couche diélectrique et la première couche conductrice gravée, une deuxième bande s'étendant dans une deuxième direction orthogonale à la première direction, 10 la première électrode étant formée par l'intersection, dans la première couche conductrice, de la première bande et de la deuxième bande et la deuxième électrode étant formée par la zone de la deuxième couche conductrice en regard de la première électrode. 15 Selon un mode de mise en oeuvre, applicable à la réalisation d'un plan-mémoire de mémoire résistive comportant, au sein de ladite partie d'interconnexion du circuit intégré, plusieurs cellules-mémoires capacitives, la formation des premières électrodes des cellules-mémoires comprend la première étape de gravure au cours de laquelle 20 on grave dans la première couche conductrice des premières bandes s'étendant dans la première direction et la seconde étape de gravure au cours de laquelle on grave dans la deuxième couche conductrice, la couche diélectrique et la première couche conductrice gravée, des deuxièmes bandes s'étendant dans la deuxième direction, les 25 deuxièmes électrodes des cellules-mémoires étant formées par des zones desdites deuxièmes bandes en regard des premières électrodes (BE). Ce procédé, qui utilise des bandes pour former une ou plusieurs cellule(s)-mémoire(s), permet de conserver le facteur de forme de la 30 ou des cellule(s)-mémoire(s), généralement carré ou rectangulaire. Selon un mode de mise en oeuvre, les premières bandes et les deuxièmes bandes sont réparties périodiquement dans le plan mémoire selon un pas régulier dans chacune des deux directions. 3050739 4 Selon un mode de mise en oeuvre, la première et la seconde étapes de gravure comprennent le dépôt d'une couche de résine photosensible suivi d'une étape de photolithographie. Les masques de résine reposent dans ces modes de mise en 5 oeuvre sur des surfaces plus grandes que dans les modes de mise en oeuvre classiques. Ainsi cet aspect répond au problème d'adhérence de la résine et permet d'augmenter avantageusement la densité des mémoires résistives RRAM. Le procédé peut comprendre en outre une formation de lignes 10 de mots parcourant le plan-mémoire dans la première direction et de lignes de bits parcourant le plan-mémoire dans la deuxième direction, une formation de premiers contacts électriquement conducteurs reliant les lignes de mots aux premières électrodes, et une formation de deuxièmes contacts électriquement conducteurs reliant les lignes de 15 bits aux deuxièmes électrodes. Selon un autre aspect, il est proposé un dispositif de mémoire comportant, au sein d'une partie d'interconnexion d'un circuit intégré, au moins une cellule-mémoire capacitive possédant une première électrode et une deuxième électrode séparées par une région 20 diélectrique. Selon une caractéristique générale de cet autre aspect, la première électrode comprend un plot conducteur de forme carrée ou rectangulaire, et le dispositif comprend un empilement d'une couche diélectrique et d'une couche conductrice formant une bande s'étendant 25 sur et de chaque côté dudit plot, la deuxième électrode étant formée par la zone de ladite deuxième couche conductrice en regard dudit plot. Selon un mode de réalisation, le dispositif de mémoire comporte au sein de la partie d'interconnexion du circuit intégré, un 30 plan-mémoire comportant des cellules-mémoires capacitives s'étendant selon une première direction et une deuxième direction orthogonales et comportant chacune une première électrode, une région diélectrique et une deuxième électrode, le plan mémoire comprenant 3050739 5 des plots conducteurs de forme carrée ou rectangulaire formant lesdites premières électrodes, ledit empilement de la couche diélectrique (MOX) et de la deuxième couche conductrice recouvrant lesdits plots dans la première 5 direction et formant dans la deuxième direction des bandes conductrices s'étendant sur et entre lesdits plots, les deuxièmes électrodes étant formées par des zones desdites deuxièmes bandes en regard desdits plots. Selon un mode de réalisation la mémoire comprend en outre des 10 lignes de mots parcourant le plan-mémoire dans la première direction et des lignes de bits parcourant le plan-mémoire dans la deuxième direction, des premiers contacts électriquement conducteurs reliant les lignes de mots aux premières électrodes, et des deuxièmes contacts électriquement conducteurs reliant les lignes de bits aux deuxièmes 15 électrodes. D'autres avantages et caractéristiques de l' invention apparaîtront à l'examen détaillé de modes de réalisation et de mise en oeuvre, nullement limitatifs, et des dessins annexés sur lesquels : la figure 1, précédemment décrite, illustre un masque de 20 résine utilisé dans les procédés classiques de formation de mémoire résistive ; les figures 2 à 7 représentent différentes structures obtenues ou utilisées lors de la mise en oeuvre d'un procédé de formation de mémoire résistive selon 25 l' invention. Les figures 2, 4, 6 et 7 représentent des vues en coupe X et Y de structures obtenues lors de différentes étapes de formation d'un plan-mémoire de mémoire résistive RRAM, selon des plans parallèles à une première direction X et à une deuxième direction Y, par exemple 30 respectivement longitudinale et transversale. Ces directions X, Y correspondent par exemple respectivement aux futures rangées et colonnes du plan-mémoire PM. Les figures 3 et 5 représentent, en vue du dessus, des masques de résine déposés sur un plan-mémoire en cours de formation de 3050739 6 mémoire résistive RRAM sur lesquelles on a représenté les première et deuxième directions X et Y. Les vues en coupes X et Y de la figure 2 montrent une structure classique d'interconnexions BEOL comportant un niveau de 5 métallisation Mi à partir duquel on va former des cellules-mémoires capacitives du plan-mémoire. La partie d'interconnexions BEOL est généralement formée au-dessus d'un circuit électronique fabriqué dans et sur un substrat semiconducteur et comportent plusieurs niveaux de métallisation successifs. 10 Les cellules-mémoires résistives sont par exemple formées entre deux niveaux de métallisation Mi et Mi+1. Le niveau de métallisation Mi est représenté très schématiquement et comporte notamment des pistes métalliques formant des lignes de mots WL s'étendant selon la première direction X. 15 Lors d'une étape préliminaire, on a formé de façon classique et connue en soi des premiers contacts électriquement conducteurs CWL reliés aux lignes de mots, dans une couche de diélectrique OX déposée au-dessus du niveau de métallisation Mi. De manière préférentielle et classique, la surface S de 20 diélectrique OX comportant les contacts CWL est aplanie grâce par exemple à une planarisation mécano-chimique en voie humide. Dans une première étape d'un procédé avantageux de formation d'un plan-mémoire de mémoire résistive RRAM, on dépose sur la surface S une première couche conductrice CC1, qui servira à terme à 25 la formation des premières électrodes BE des structures capacitives MOM. Ces premières électrodes BE sont les électrodes inférieures de la structure capacitive MOM, c'est-à-dire les électrodes les plus proches du substrat du circuit intégré. 30 Le métal utilisé pour former les électrodes basses BE peut être par exemple choisi parmi du titane Ti, du nitrure de titane TiN, ou un métal dit noble tel que du platine Pt ou de l'iridium Ir. Lors d'une étape suivante du procédé de formation, on dépose sur la première couche CC1 une couche de résine photosensible 3050739 7 subissant une phase de photolithographie et de gravure classique et connue en soi, afin de former des bandes de résine longitudinales RX. La figure 3 représente lesdites bandes de résine RX s'étendant parallèlement à la direction X, et réparties périodiquement dans une 5 direction perpendiculaire à la direction X. Les bandes de résines sont de même largeur entre elles, sont répétées selon un pas régulier et sont disposées en regard des contacts CWL. On grave ensuite la partie découverte de la première couche conductrice CC1, de manière sélective par rapport à la résine RX et 10 jusqu'à la surface de diélectrique OX, afin d'obtenir, après retrait de la résine, des bandes BDX s'étendant dans la première direction X du futur plan-mémoire (figure 4). Au cours de cette étape, aucun problème d'adhérence de la résine n'est rencontré, en effet, le motif de résine a une forme de 15 bandes dont la surface de contact est plus grande que pour un motif de plots, et ne comportant pas de coins risquant de s'arrondir. La résine est ensuite sélectivement retirée afin de dégager la structure obtenue pour mettre en oeuvre les prochaines étapes du procédé. 20 La figure 4 représente une étape suivante du procédé, dans laquelle on a déposé sur la structure obtenue une couche diélectrique MOX puis une deuxième couche conductrice CC2. La deuxième couche conductrice CC2 comportera à terme des deuxièmes électrodes TE des cellules capacitives CEL, et peut être 25 également formée en Ti, TiN ou Pt. Ces deuxièmes électrodes TE sont les électrodes supérieures des cellules capacitives CEL, c'est-à-dire les électrodes les plus éloignées du substrat. La couche diélectrique MOX est avantageusement un oxyde métallique, par exemple composé d'un oxyde de titane TiOx ou de 30 dioxyde d'hafnium Hf02. Lors d'une étape suivante du procédé de formation, on dépose de nouveau une couche de résine photosensible subissant une phase de photolithographie et de gravure, afin de former des bandes de résine 3050739 8 transversales RY, perpendiculaires aux bandes longitudinales RX précédemment obtenues. La figure 5 représente lesdites bandes de résine RY sur la surface la structure précédemment obtenue, comportant un empilement 5 de la couche diélectrique MOX et de la seconde couche conductrice CC2 sur la première couche conductrice CC1 et sur la surface S de la couche de diélectrique OX. Les bandes de résine RY s'étendent parallèlement à l'axe Y, et sont réparties périodiquement dans la direction X. Les bandes de 10 résines RY sont également de même largeur entre elles, répétées selon un pas régulier et disposées en regard des contacts CWL. Dans une étape suivante, dont le résultat est représenté par la figure 6, on grave sélectivement par rapport à la résine et successivement la deuxième couche conductrice CC2, la couche 15 diélectrique MOX et la première couche conductrice CC1 jusqu'à la surface S de la couche d'oxyde OX. Ainsi les gravures de la première couche conductrice CC1 selon deux masques perpendiculaires RX, RY engendre des premières électrodes BE de forme carrée ou rectangulaire, sans subir un 20 arrondissement des angles. La couche de diélectrique MOX et la seconde couche conductrice CC2 ont quant à elles une configuration en bandes BDY, correspondante au motif du masque RY, et présentant une allure de chevrons dont les dents en regard des premières électrodes BE forment 25 les deuxièmes électrodes (ou électrodes supérieures) TE des cellules- mémoires. Comme précisé ci-après en relation avec la figure 7, les deuxièmes électrodes TE des cellules-mémoire appartenant à une même colonne seront à terme reliées entre elles par une ligne de bits. 30 Le facteur de forme des cellules capacitives MOM est ainsi principalement défini par la forme des plots formant les premières électrodes BE. Lesdits plots étant obtenus par la gravure de bandes perpendiculaires, ce procédé permet de conserver un tel facteur de forme pour des dimensions réduites. 3050739 9 Comme le montre la figure 7, on forme de manière classique et connu en soi des lignes de bits BL s'étendant dans la direction transversale Y, formant les colonnes du plan-mémoire PM, et reliées à chaque électrode haute TE d'une colonne du plan-mémoire PM par des 5 deuxièmes contacts CBL. Les lignes de bits BL sont par exemple réalisées dans le niveau de métallisation supérieur Mi+1. Les deuxièmes contacts CBL sont ainsi réalisés entre le niveau de métallisation Mi+1 et les deuxièmes électrodes des cellules capacitives CEL. 10 Dans un but de clarté, il n'a pas été représenté de couche de matériau isolant habituellement disposée notamment entre les structures capacitives CEL et entre les contacts CBL. On a ainsi obtenu un plan mémoire comprenant des plots conducteurs de forme carrée ou rectangulaire formant lesdites 15 premières électrodes BE Un empilement d'une couche diélectrique MOX et d'une deuxième couche conductrice recouvre lesdits plots BE dans la première direction X et forme dans la deuxième direction Y des bandes conductrices BDY s'étendant sur les plots et entre les plots. Les 20 deuxièmes électrodes TE sont ainsi formées par des zones desdites deuxièmes bandes BDY, verticalement en regard desdits plots. Bien entendu, le dispositif de mémoire peut comporter également des transistors de sélection classiques pour la sélection des cellules-mémoires, qui ne sont pas représentés ici à des fins de 25 simplification. Les modes de mise en oeuvre et de réalisation de l'invention ne se limitent pas à la présente description mais en embrassent toutes les variantes. Par exemple, il a été détaillé un procédé de réalisation d'un plan mémoire, mais l'invention peut bien entendu être appliquée à la 30 réalisation d'une seule cellule-mémoire isolée. L'homme du métier saura adapter l'enseignement de la présente description afin de mettre en oeuvre une telle variante. REVENDICATIONS1. Procédé de réalisation d'au moins une cellule-mémoire capacitive (CEL) possédant une première électrode (BE) et une deuxième électrode (TE) séparée par une région diélectrique (MOX), au sein d'une partie d'interconnexion d'un circuit intégré, caractérisé en ce qu'il comprend une première étape de gravure au cours de laquelle on forme dans une première couche conductrice (CC1) une première bande (BDX) s'étendant dans une première direction (X), une formation sur la première couche conductrice gravée (CC1) d'une couche diélectrique (MOX) et d'une deuxième couche conductrice (CC2), et une seconde étape de gravure au cours de laquelle on forme dans la deuxième couche conductrice (CC2), la couche diélectrique (MOX) et la première couche conductrice gravée (CC1), une deuxième bande (BDY) s'étendant dans une deuxième direction (Y) orthogonale à la première direction (X), la première électrode (BE) étant formée par l'intersection dans la première couche conductrice (CC1) de la première bande (BDX) et de la deuxième bande (BDY) et la deuxième électrode (TE) étant formée par la zone de la deuxième couche conductrice (CC2) en regard de la première électrode (BE). 2. Procédé selon la revendication 1, pour la réalisation d'un plan-mémoire (PM) de mémoire résistive comportant, au sein de ladite partie d'interconnexion du circuit intégré, plusieurs cellules-mémoires capacitives (CEL), dans lequel la formation des premières électrodes des cellules-mémoires comprend la première étape de gravure au cours de laquelle on grave dans la première couche conductrice (CC1) des premières bandes (BDX) s'étendant dans la première direction (X) et la seconde étape de gravure au cours de laquelle on grave dans la deuxième couche conductrice (CC2), la couche diélectrique (MOX) et la première couche conductrice gravée (CC1), des deuxièmes bandes (BDY) s'étendant dans la deuxième direction (Y), les deuxièmes électrodes (TE) des cellules-mémoires étant formées par des zones desdites deuxièmes bandes (BDY) en regard des premières électrodes (BE). 3050739 11 3. Procédé selon la revendication 2, dans lequel les premières bandes (BDX) et les deuxièmes bandes (BDY) sont réparties périodiquement dans le plan mémoire (PM) selon un pas régulier dans chacune des deux directions (X, Y). 5 4. Procédé selon l'une quelconque des revendications 2 ou 3, comprenant en outre une formation de lignes de mots (WL) parcourant le plan-mémoire dans la première direction (X) et de lignes de bits (BL) parcourant le plan-mémoire dans la deuxième direction (Y), une formation de premiers contacts électriquement conducteurs (CWL) 10 reliant les lignes de mots (WL) aux premières électrodes (BE), et une formation de deuxièmes contacts électriquement conducteurs (CBL) reliant les lignes de bits (BL) aux deuxièmes électrodes (TE). 5. Procédé selon l'une quelconque des revendications précédentes dans lequel la première et la seconde étapes de gravure 15 comprennent le dépôt d'une couche de résine photosensible suivi d'une étape de photolithographie. 6. Dispositif de mémoire comportant, au sein d'une partie d'interconnexion d'un circuit intégré, au moins une cellule-mémoire capacitive (CEL) possédant une première électrode (BE) et une 20 deuxième électrode (TE) séparées par une région diélectrique (MOX), caractérisé en ce que la première électrode (BE) comprend un plot conducteur de forme carrée ou rectangulaire, et en ce que le dispositif comprend un empilement d'une couche diélectrique (MOX) et d'une couche conductrice (CC2) formant une bande (BDY) s'étendant sur et 25 de chaque côté dudit plot, la deuxième électrode (TE) étant formée par la zone de ladite deuxième couche conductrice (CC2) en regard dudit plot. 7. Dispositif de mémoire selon la revendication 6, comportant au sein de la partie d'interconnexion du circuit intégré, un plan- 30 mémoire comportant des cellules-mémoires capacitives (CEL) s'étendant selon une première direction (X) et une deuxième direction (Y) orthogonales et comportant chacune une première électrode (BE), une région diélectrique (MOX) et une deuxième électrode (TE), le plan mémoire (PM) comprenant des plots conducteurs de forme carrée ou 3050739 12 rectangulaire formant lesdites premières électrodes, ledit empilement de la couche diélectrique (MOX) et de la deuxième couche conductrice (CC2) recouvrant lesdits plots dans la première direction (X) et formant dans la deuxième direction (Y) des bandes conductrices 5 (BDY) s'étendant sur et entre lesdits plots, les deuxièmes électrodes (TE) étant formées par des zones desdites deuxièmes bandes (BDY) en regard desdits plots. 8. Dispositif de mémoire selon la revendication 7, comprenant en outre des lignes de mots (WL) parcourant le plan-mémoire (PM) 10 dans la première direction (X) et des lignes de bits (BL) parcourant le plan-mémoire dans la deuxième direction (Y), des premiers contacts électriquement conducteurs (CWL) reliant les lignes de mots (XL) aux premières électrodes (BE), et des deuxièmes contacts électriquement conducteurs (CBL) reliant les lignes de bits (BL) aux deuxièmes 15 électrodes (TE).