Brevet FR3057703A1 — publié le 20180420

PROCEDE DE FABRICATION D'UN TRANSISTOR A EFFET DE CHAMP A GRILLE ENROBANTE L'invention concerne les transistors à effet de champ à grille enrobante, et 5 en particulier les procédés de fabrication pour de tels transistors. L'augmentation des performances des circuits intégrés due à la miniaturisation des transistors à effet de champ est confrontée à un obstacle technologique et scientifique. Une des problématiques est l'augmentation de la puissance statique et dynamique dans les circuits intégrés. Afin de réduire cette 10 puissance consommée, de nouvelles architectures et de nouveaux matériaux qui permettront d'obtenir une faible tension d'opération sont aujourd'hui intensivement étudiés. En particulier, pour des noeuds technologiques sous les 50 nm, le contrôle électrostatique du canal par la grille devient un paramètre de fonctionnement 15 prépondérant pour le fonctionnement du transistor. Pour améliorer ce contrôle électrostatique, différentes technologies de transistors à grilles multiples font l'objet de développements, en particulier les transistors à grille enrobante. Par ailleurs, il est connu de contraindre les canaux de transistors pMOS en compression ou les canaux de transistors nMOS en tension selon leur direction 20 de conduction, de façon à améliorer la mobilité des porteurs dans ces canaux. Un procédé de fabrication connu pour un transistor pMOS à grille enrobante est le suivant. On forme un empilement de nanofils, comprenant une alternance de nanofils de silicium et de silicium-germanium sur un substrat, de façon à obtenir par exemple des nanofils de SiGe contraints en compression et 25 des nanofils de Silicium relaxés. Une grille sacrificielle est formée pour recouvrir la partie médiane de l'empilement des nanofils. Des espaceurs isolants sont également formés de part et d'autre de la grille sacrificielle, pour recouvrir une partie médiane intermédiaire de l'empilement des nanofils. Les canaux du transistor sont destinés à être formés dans cette partie médiane. Les parties des 30 nanofils de l'empilement saillantes au-delà des espaceurs sont non recouvertes et sont retirées par gravure. Les nanofils de SiGe sont alors relaxés et les nanofils de Silicium subissent alors une contrainte en tension. La partie des nanofils de silicium-germanium disposée sous les espaceurs est retirée par une gravure sélective, de façon à former des cavités sous ces 35 espaceurs. Des espaceurs internes sont ensuite déposés à l'intérieur des cavités. Par une étape de croissance de silicium-germanium par épitaxie, on forme une source et un drain de part et d'autre de l'empilement. La source et le drain formés par épitaxie sont alors en contact et dans la continuité des nanofils de silicium qui ont été conservés sous la grille sacrificielle et les espaceurs. La source et le drain 40 sont ensuite encapsulés dans un matériau de passivation ou d'encapsulation. ICG11092 FR Depot Texte.docx 3057703 2 Une gorge est alors formée au niveau de la grille sacrificielle et la grille sacrificielle est retirée. L'empilement résiduel de nanofils est alors découvert. Par une gravure sélective, on retire les nanofils de silicium-germanium. Un isolant de grille est alors déposé sur la partie découverte des nanofils de silicium, puis un matériau de grille est formé sur l'isolant de grille pour encapsuler la partie médiane de ces nanofils. A l'issue de ce procédé de fabrication, les nanofils de Silicium restent légèrement contraints en tension dans le canal, ce qui dégrade les performances du transistor pMOS. De façon similaire, pour un transistor nMOS de type sS01, ou basé sur une 10 couche SRB, un procédé de fabrication similaire aboutit à une relaxation du Silicium du canal, malgré une précontrainte en tension initiale dans les nanofils de Silicium. Les performances d'un tel transistor nMOS sont donc dégradées. La formation ultérieure de la source et du drain par épitaxie ne permet pas d'obtenir la contrainte souhaitée dans la zone de canal des nanofils de silicium. 15 Il existe donc un besoin pour un procédé de fabrication d'un transistor à effet de champ à grille enrobée, destiné à obtenir une contrainte significative dans ses canaux. L'invention vise à résoudre un ou plusieurs de ces inconvénients. L'invention porte ainsi sur un procédé de fabrication d'un transistor à effet de champ à grille enrobante, comprenant les étapes de : 20 -fournir un substrat surmonté d'une superposition de premier à troisième nanofils présentant chacun une partie médiane et des première et deuxième extrémités de part et d'autre de la partie médiane selon un axe longitudinal, chacun de ces nanofils étant formé en matériau semi-conducteur, ledit deuxième nanofil étant disposé entre les premier et troisième nanofils et étant formé dans 25 un matériau semi-conducteur différent de celui du premier nanofil et différent de celui du troisième nanofil, de sorte que le premier ou le deuxième nanofil est soumis à une contrainte mécanique selon son axe longitudinal, la partie médiane des premier à troisième nanofils étant recouverte par une grille sacrificielle, de l'isolant électrique enrobant une partie intermédiaire du deuxième nanofil entre sa 30 partie médiane et sa première extrémité et entre sa partie médiane et sa deuxième extrémité, ledit isolant électrique séparant la première extrémité de la partie médiane des premier et troisième nanofils, et séparant le deuxième extrémité de la partie médiane des premier et troisième nanofils ; -retrait des premières et deuxièmes extrémités des premier et troisième 35 nanofils; -dépôt d'un matériau semi-conducteur différent de celui des premier à troisième nanofils, par croissance par épitaxie à partir des premières et deuxièmes extrémités du deuxième nanofil, de façon à modifier la contrainte mécanique dans la partie médiane du deuxième nanofil ; puis ICG11092 FR Depot Texte.docx 3057703 3 -retirer ladite grille sacrificielle et retirer la partie médiane des premier et troisième nanofils ; -former une électrode de grille enrobant la partie médiane dudit deuxième nanofil. 5 L'invention porte également sur les variantes suivantes. L'homme du métier comprendra que chacune des caractéristiques des variantes suivantes peut être combinée indépendamment aux caractéristiques ci-dessus, sans pour autant constituer une généralisation intermédiaire. Selon une variante, lesdits premier à troisième nanofils fournis incluent du 10 silicium, les premier et troisième nanofils incluant une proportion de germanium supérieure à celle du deuxième nanofil. Selon encore une variante, les premier et troisième nanofils fournis sont en Si(i-x)Gex avec 0,2 REVENDICATIONS1. Procédé de fabrication d'un transistor à effet de champ à grille enrobante (41), caractérisé en ce qu'il comprend les étapes de : -fournir un substrat surmonté d'une superposition de premier à troisième nanofils (11-17) présentant chacun une partie médiane et des première et deuxième extrémités de part et d'autre de la partie médiane selon un axe longitudinal, chacun de ces nanofils étant formé en matériau semi-conducteur, ledit deuxième nanofil étant disposé entre les premier et troisième nanofils et étant formé dans un matériau semi-conducteur différent de celui du premier nanofil et différent de celui du troisième nanofil, de sorte que le premier ou le deuxième nanofil est soumis à une contrainte mécanique selon son axe longitudinal, la partie médiane des premier à troisième nanofils étant recouverte par une grille sacrificielle (31), de l'isolant électrique enrobant une partie intermédiaire du deuxième nanofil entre sa partie médiane et sa première extrémité et entre sa partie médiane et sa deuxième extrémité, ledit isolant électrique séparant la première extrémité de la partie médiane des premier et troisième nanofils, et séparant le deuxième extrémité de la partie médiane des premier et troisième nanofils ; -retrait des premières et deuxièmes extrémités des premier et troisième nanofils (11,13) ; -dépôt d'un matériau semi-conducteur (10) différent de celui des premier à troisième nanofils, par croissance par épitaxie à partir des premières et deuxièmes extrémités du deuxième nanofil, de façon à modifier la contrainte mécanique dans la partie médiane du deuxième nanofil ; puis -retirer ladite grille sacrificielle (31) et retirer la partie médiane des premier et troisième nanofils (11, 13); -former une électrode de grille (44) enrobant la partie médiane dudit deuxième nanofil (12). 30 2. Procédé de fabrication d'un transistor à effet de champ à grille enrobante (41) selon la revendication 1, dans lequel lesdits premier à troisième nanofils fournis incluent du silicium, les premier et troisième nanofils incluant une proportion de germanium supérieure à celle du deuxième nanofil. 3. Procédé de fabrication d'un transistor à effet de champ à grille enrobante (41) selon la revendication 2, dans lequel les premier et troisième nanofils fournis sont en Si(i-x)Gex avec 0,2 4. Procédé de fabrication d'un transistor à effet de champ à grille enrobante (41) selon la revendication 2 ou 3, dans lequel ledit matériau semi-conducteur déposé est du SiC dopé in situ avec du Phosphore. 5 5. Procédé de fabrication d'un transistor à effet de champ à grille enrobante (41) selon la revendication 2 ou 3, dans lequel ledit matériau semi-conducteur déposé est du SiGe dopé in situ avec du Bore. 6. Procédé de fabrication d'un transistor à effet de champ à grille enrobante (41) 10 selon la revendication 5, dans lequel ledit matériau semi-conducteur déposé présente une concentration en Germanium supérieure à celle des premier et troisième nanofils. 7. Procédé de fabrication d'un transistor à effet de champ à grille enrobante (41) 15 selon l'une quelconque des revendications précédentes, dans lequel ledit deuxième nanofil du substrat fourni est relaxé. 8. Procédé de fabrication d'un transistor à effet de champ à grille enrobante (41) selon l'une quelconque des revendications 1 à 6, dans lequel ledit deuxième 20 nanofil du substrat fourni est contraint en tension selon son axe longitudinal. 9. Procédé de fabrication d'un transistor à effet de champ à grille enrobante (41) selon l'une quelconque des revendications précédentes, comprenant des étapes préalables de : 25 -retrait de parties intermédiaire de premier et troisième nanofils initialement continus (11, 13), entre leur première extrémité et leur partie médiane d'une part, et entre leur deuxième extrémité et leur partie médiane d'autre part ; -dépôt dudit isolant. 10. Procédé de fabrication d'un transistor à effet de champ à grille enrobante (41) selon la revendication 9, dans lequel ladite étape de retrait des parties intermédiaires des premier et troisième nanofils comprend une implantation ionique dans ces parties intermédiaires puis une étape de gravure sélective de ces parties. 11. Procédé de fabrication d'un transistor à effet de champ à grille enrobante (41) selon la revendication 9, dans lequel ladite étape de retrait des parties intermédiaires des premier et troisième nanofils (11, 13) comprend une gravure desdites parties intermédiaires des premier et troisième nanofils selon leurs plans cristallins. ICG11092 FR Depot Texte.docx 3057703 20 12. Procédé de fabrication d'un transistor à effet de champ à grille enrobante (41) selon l'une quelconque des revendications précédentes, comprenant en outre une étape de dopage du deuxième nanofil (12) dans une partie intermédiaire entre sa première extrémité et sa partie médiane et dans une partie 5 intermédiaire entre sa deuxième extrémité et sa partie médiane, postérieurement à l'étape de fourniture du substrat et antérieurement à l'étape de retrait de la grille sacrificielle (31). 13. Procédé de fabrication d'un transistor à effet de champ à grille enrobante (41) 10 selon l'une quelconque des revendications précédentes, dans lequel lesdits premier à troisième nanofils fournis présentent une épaisseur au plus égale à 15 nm. 14. Procédé de fabrication d'un transistor à effet de champ à grille enrobante (41) 15 selon l'une quelconque des revendications précédentes, dans lequel ledit isolant électrique pour le substrat fourni présente une épaisseur comprise entre 3 et 15 nm entre la première extrémité et la partie médiane des premier et troisième nanofils. ICG11092 FR Depot Texte.docx