Brevet FR3057395A1 — publié le 20180413

B15248 - 16-GR3-0065 1 CAPTEUR D'IMAGE A ECLAIREMENT PAR LA FACE ARRIERE Domaine La présente demande concerne un dispositif semiconducteur, et plus particulièrement un capteur d'image à éclairement par la face arrière. Exposé de l'art antérieur Un capteur d'image comprend une matrice de pixels formés à partir d'une plaquette semiconductrice. Des charges sont générées dans chaque pixel en fonction de la lumière reçue au cours d'une période d'acquisition, et le nombre de charges générées est lu pendant une période de lecture. Dans certains capteurs d'image, les pixels sont associés à des régions mémoire dans lesquelles les charges générées sont transférées périodiquement pour être lues ultérieurement. Un problème est que de la lumière peut parvenir aux régions mémoire entre les instants de transfert et de lecture, et y produire des paires électron/trou. Ceci modifie le nombre de charges stockées, ce qui réduit la qualité d'image. Ce problème se pose en particulier pour les capteurs d'image à éclairement par la face arrière. Des structures d'isolation optique des régions mémoire ont été proposées, telles que celle décrite dans la demande de brevet US 2016/0118438, qui propose en relation avec sa figure 2 d'encadrer chaque région mémoire de 3057395 B15248 - 16-GR3-0065 2 murs opaques en tungstène et de prévoir du côté de la face arrière une couche écran en tungstène. Toutefois, les murs opaques et la couche écran ne sont pas jointifs et de la lumière peut se glisser entre eux et atteindre la région mémoire. De 5 telles structures laissent ainsi passer une partie de la lumière. Ces structures présentent en outre divers problèmes de fabrication et de mise en oeuvre. On souhaite donc disposer d'un capteur d'image à éclairement par la face arrière comprenant des régions mémoire 10 efficacement protégées de la lumière, ainsi que d'un procédé de fabrication de ce capteur. Résumé Ainsi, un mode de réalisation prévoit un capteur d'image à éclairement par la face arrière, comprenant des 15 régions mémoire formées dans une plaquette semiconductrice, chaque région mémoire étant située entre deux murs opaques qui s'étendent dans la plaquette et sont en contact avec un écran opaque disposé en face arrière de la région mémoire. selon un mode de réalisation, pour chaque région 20 mémoire les murs opaques et l'écran opaque sont conducteurs et sont reliés à un noeud d'application d'un potentiel de polarisation. selon un mode de réalisation, les murs opaques et les écrans opaques sont en tungstène et les murs opaques ont une 25 épaisseur comprise entre 50 et 200 nm. selon un mode de réalisation, les murs opaques sont séparés des régions mémoire par une couche d'oxyde de hafnium. selon un mode de réalisation, chaque mur opaque est séparé de la région mémoire associée par une couche de silicium 30 polycritallin, la couche de silicium polycristallin étant séparée de la région mémoire associée par une couche d'oxyde de silicium. selon un mode de réalisation, les murs opaques sont séparés des couches de silicium polycristallin par une couche 35 d'oxyde de hafnium. 3057395 B15248 - 16-GR3-0065 3 Un mode de réalisation prévoit un procédé de réalisation d'un capteur d'images à éclairement par la face arrière, comprenant les étapes successives suivantes : a) réaliser des tranchées disposées de part et d'autre de régions 5 mémoire dans la face avant d'une plaquette semiconductrice ; b) remplir les tranchées de nitrure de silicium ; c) former des transistors dans et sur la face avant ; d) graver par polissage mécanochimique la face arrière jusqu'au niveau du nitrure de silicium ; e) retirer le nitrure de silicium par une gravure 10 sélective à partir de la face arrière ; f) former des murs opaques en remplissant les tranchées d'un matériau opaque ; et g) former sur la face arrière de chaque région mémoire un écran opaque en contact avec les murs opaques. Selon un mode de réalisation, les murs opaques et les 15 écrans opaques sont en tungstène, les murs opaques ayant une épaisseur comprise entre 50 nm et 200 nm. Selon un mode de réalisation, le procédé comprend, entre les étapes e) et f) : recouvrir la structure d'une couche d'oxyde de hafnium. 20 Selon un mode de réalisation, le procédé comprend, entre les étapes d) et e) : recouvrir la structure d'une couche d'oxyde de hafnium ; et graver des ouvertures s'étendant à partir de la face arrière jusqu'au nitrure de silicium. Selon un mode de réalisation, le procédé comprend : entre les étapes a) et b), former une couche électriquement isolante puis une couche de silicium polycristallin sur les parois latérales et sur le fond des tranchées ; à l'étape b), ne pas remplir complètement les tranchées de nitrure de silicium ; et entre les étapes b) et c) combler les tranchées par du silicium polycristallin. Selon un mode de réalisation, à l'étape b), le nitrure de silicium est en retrait de 50 nm à 150 nm par rapport à la face avant de la plaquette, les tranchées ayant une profondeur de 3 pm à 12 gm. 3057395 B15248 - 16-GR3-0065 4 Selon un mode de réalisation, le procédé comprend, à l'étape b) : recouvrir la face avant d'une couche de nitrure de silicium remplissant les tranchées ; et retirer par gravure humide sélective les portions de la couche de nitrure de 5 silicium qui recouvrent la face avant. Brève description des dessins Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en 10 relation avec les figures jointes parmi lesquelles : les figures 1 à 9 sont des vues en coupe, partielles et schématiques, illustrant des étapes d'un mode de réalisation d'un procédé de fabrication d'un capteur d'image à éclairement par la face arrière, la figure 9 illustrant le capteur obtenu ; 15 et les figures 10 à 13 sont des vues en coupe, partielles et schématiques, illustrant des étapes d'un autre mode de réalisation d'un procédé de fabrication d'un capteur d'image à éclairement par la face arrière, la figure 13 illustrant le 20 capteur obtenu. Description détaillée De mêmes éléments ont été désignés par de mêmes références dans les différentes figures et, de plus, les diverses figures ne sont pas tracées à l'échelle. Par souci de 25 clarté, seuls les éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. En particulier des lignes conductrices d'interconnexion et des éléments tels que des transistors et des photodiodes ne sont pas représentés. 30 Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position absolue, tels que les termes "gauche", "droite", etc., ou relative, tels que les termes "supérieur", "inférieur", etc., il est fait référence à l'orientation de l'élément concerné dans les figures 3057395 B15248 - 16-GR3-0065 5 correspondantes. Sauf précision contraire, l'expression "de l'ordre de" signifie à 10 % près, de préférence à 5 % près. Les figures 1 à 9 sont des vues schématiques en coupe illustrant un mode de réalisation d'un capteur d'image à 5 éclairement par la face arrière à des étapes successives de sa fabrication. Le capteur comprend une matrice de pixels, et on a représenté la fabrication d'un seul de ces pixels et de portions de pixels voisins. A l'étape de la figure 1, on a recouvert la face avant 10 d'une plaquette semiconductrice 1, par exemple en silicium, d'une couche d'arrêt de gravure 3, par exemple en oxyde de silicium, puis d'une couche de masquage 5 en nitrure de silicium. Des tranchées 7 ont été gravées dans la plaquette semiconductrice 1. Les tranchées 7 sont disposées par paires de 15 part et d'autre de régions 9 de la plaquette 1 qui correspondent à de futures régions mémoire. Une paire de tranchées 7 et la région 9 associée sont visibles en partie gauche de la figure 1. La région mémoire 9 a de préférence une forme allongée dans la direction orthogonale au plan des figures. Chaque pixel comprend 20 une photodiode qui sera formée dans une région 11 située à l'extérieur des paires de tranchées 7. On a ensuite déposé de façon conforme une couche électriquement isolante 13 de faible épaisseur, par exemple en oxyde de silicium. La couche 13 recouvre les parois latérales et 25 le fond des tranchées 7. Une couche 15 de silicium polycristallin est ensuite déposée de façon conforme sur la face avant. Cette couche 15 recouvre en particulier les parties de la couche 13 situées dans les tranchées. Les couches 13 et 15 ont une épaisseur totale 30 inférieure à la moitié de celle des tranchées 7, de sorte que des évidements 17 demeurent au coeur des tranchées 7. A titre de variante, on peut omettre la couche 15. A titre d'exemple, les tranchées 7 ont une largeur de l'ordre de 200 nm. Les tranchées 7 peuvent s'étendre dans la 35 plaquette sur une profondeur de l'ordre de 3 à 10 pin, par 3057395 B15248 - 16-GR3-0065 6 exemple 6 pin. La couche isolante 13 peut avoir une épaisseur de l'ordre de 5 à 20 nm, par exemple 12 nm. Les évidements 17 peuvent avoir une largeur comprise entre 50 et 200 nm, par exemple 70 nm. 5 A l'étape de la figure 2, on dépose une couche 20 de nitrure de silicium sur la face avant de manière à remplir les évidements 17. A l'étape de la figure 3, on retire la couche 20 de nitrure de silicium, par exemple par une gravure humide, avec 10 une durée de gravure prévue pour que des murs sacrificiels 30 de nitrure de silicium subsistent dans les évidements 17. A titre d'exemple, les murs sacrificiels 30 remplissent les évidements 17 jusqu'à un niveau situé à une profondeur comprise entre 50 et 150 nm sous la face avant de la plaquette 1. 15 A l'étape de la figure 4, on a rempli de silicium polycristallin les parties 40 restées vides des évidements 17. On a retiré par polissage mécanochimique tous les éléments situés sur la face avant au-dessus du niveau de la couche d'arrêt de gravure 3. 20 On procède alors à des étapes de dopage, en particulier pour la formation des régions mémoire 9 et de photodiode 11, ainsi que pour la formation de divers transistors tels que des transistors de transfert, de lecture ou de remise à zéro. Ces étapes peuvent être mises en oeuvre du fait que les 25 tranchées profondes, dont la fabrication est à fort budget thermique, ont déjà été réalisées et remplies. Au cours de ces étapes, les murs sacrificiels 30 peuvent être soumis à des températures élevées lors d'étapes de recuit. Les murs sacrificiels 30 résistent avantageusement à ces étapes du fait 30 qu'ils sont en nitrure de silicium. En outre, les couches 13 et 15 qui recouvrent les flancs des murs sacrificiels 30 permettent d'éviter tout risque que des atomes d'azote en provenance des murs sacrificiels n'atteignent les régions mémoire 9 ou les régions de photodiode 11. 3057395 B15248 - 16-GR3-0065 7 On dépose ensuite des couches de protection 42, par exemple en nitrure de silicium, et d'isolation 44, par exemple en oxyde de silicium. Des couches 46 comprenant des lignes d'interconnexion sont réalisées sur la couche 44. 5 A l'étape de la figure 5, la plaquette a été retournée. La face arrière se trouve désormais en partie supérieure des figures 5 à 9. La région mémoire 9 et les tranchées 7 associées se trouvent en partie droite. On retire les éléments situés au-dessus du niveau des murs sacrificiels 10 30, par exemple par polissage mécanochimique de la face arrière, de sorte que les murs sacrificiels affleurent la face arrière polie. A l'étape de la figure 6, on retire les murs sacrificiels 30. Du fait que les murs sacrificiels 30 sont en 15 nitrure de silicium, les murs sacrificiels 30 peuvent avantageusement être retirés aisément par gravure humide sélective dans l'exemple où les seuls autres matériaux présents en face arrière sont du silicium et de l'oxyde de silicium. Cette gravure humide sélective peut être réalisée par une 20 solution d'acide phosphorique H3PO4. On obtient des évidements 60 aux emplacements des murs sacrificiels 30. A l'étape de la figure 7, on dépose une couche 70 en un matériau de passivation chargé positivement, tel que l'oxyde de hafnium Hf02. La couche 70 recouvre les faces arrière des 25 régions mémoire 9 et de photodiode 11, et recouvre les parois et les fonds des évidements 60. On réalise ensuite un dépôt d'oxyde de silicium sur la couche 70. Ce dépôt est non-conforme, c'est-à-dire qu'il recouvre principalement les surfaces orientées vers la face arrière. On forme ainsi, en plus de parties 72 sur les 30 fonds des évidements 60, une couche 74 d'oxyde de silicium qui présente une ouverture 76 au niveau de chaque évidement. A titre d'exemple, la couche 70 a une épaisseur comprise entre 4 et 10 nm. La couche 74 peut avoir une épaisseur comprise entre 30 et 40 nm. A titre de variante, la couche 70 35 peut être omise. 3057395 B15248 - 16-GR3-0065 8 A l'étape de la figure 8, on remplit les évidements 60 d'un matériau opaque, c'est-à-dire d'un matériau dont le coefficient d'extinction optique est supérieur à 1, par exemple du tungstène. Le remplissage est réalisé par les ouvertures 76, 5 par exemple par un dépôt de tungstène sur la face arrière suivi d'un polissage mécanochimique jusqu'au niveau de la couche 74. La couche 74 sert alors de couche d'arrêt de polissage. On obtient des murs opaques 80 affleurant la surface de la couche 74. Les murs opaques 80 ont leurs flancs recouverts de la couche 10 70. Selon un avantage du procédé décrit ici, du fait que le dépôt en tungstène est effectué après les étapes de réalisation des transistors évoquées en relation avec la figure 4, et notamment après les étapes de recuit, on évite divers 15 problèmes, tels que des problèmes de diffusion du tungstène dans les régions mémoire 9 et de photodiode 11. A l'étape de la figure 9, on dépose des couches antireflets 90 et 92 sur la couche 74. A titre d'exemple, la couche 90 est en oxyde de tantale et la couche 92 est en oxyde 20 de silicium. L'épaisseur de la couche 90 est choisie pour que cette couche prise en sandwich entre les couches 74 et 92 constitue un revêtement antireflet. On grave à partir de la face arrière les parties des couches 92 et 90 situées en vis-à-vis des régions mémoire 9 et des murs opaques 80, et on prolonge 25 cette gravure jusqu'à un niveau situé dans la couche 74. La prévision de la couche 74 permet d'assurer qu'une partie des murs opaques soit dégagée au fond des parties gravées. On remplit les parties gravées d'un matériau opaque, par exemple de tungstène. Du fait que les murs opaques sont en partie dégagés, 30 le tungstène est en contact avec les murs opaques 80. On a ainsi obtenu des écrans opaques 96 en face arrière des régions mémoire 9, en contact avec les murs opaques 80. Chaque région mémoire 9 est donc située entre deux murs opaques 80 en contact avec l'écran opaque 96. En 35 fonctionnement, lorsque la face arrière du capteur d'image est 3057395 B15248 - 16-GR3-0065 9 éclairée par un rayonnement optique, la région mémoire 9 est protégée du rayonnement d'une manière particulièrement efficace, en particulier en raison du contact entre l'écran opaque 96 et les murs opaques 80. Le capteur d'image obtenu présente ainsi 5 une qualité d'image particulièrement élevée. A titre d'exemple, chaque écran opaque 96 est relié à un noeud d'application d'un potentiel de polarisation (non représenté). Du fait que les murs opaques 80 et l'écran opaque 96 associé sont entourés des matériaux isolants des couches 70, 10 74, 90 et 92, on peut alors polariser l'ensemble des murs opaques et de l'écran, ce qui permet de contrôler le fonctionnement du point mémoire. Les figures 10 à 13 sont des vues schématiques en coupe illustrant un autre mode de réalisation d'un capteur 15 d'image à éclairement par la face arrière à des étapes successives de sa fabrication. On a représenté, comme en figures 1 à 9, la fabrication d'un seul pixel et de portions de pixels voisins. A l'étape de la figure 10, à partir d'une plaquette 20 semiconductrice 1, on a mis successivement en oeuvre des étapes similaires à celles des figures 1 à 5. La face arrière se trouve ainsi en partie supérieure des figures 10 à 13. On recouvre la face arrière d'une couche de passivation 70, par exemple en oxyde de hafnium Hf02, puis d'une 25 couche 74 d'oxyde de silicium. On grave alors, à partir de la face arrière, une ouverture 100 au-dessus de chacun des murs sacrificiels 30, l'ouverture 100 s'étendant à travers les couches 70 et 74 jusqu'au niveau du mur sacrificiel 30. A l'étape de la figure 11, on retire les murs 30 sacrificiels 30 d'une manière similaire à celle décrite précédemment en relation avec la figure 6, c'est-à-dire par gravure humide sélective. On obtient un évidement 60 à l'emplacement de chaque mur sacrificiel 30, chaque évidement 60 débouchant vers la face arrière par l'ouverture 100 associée. 3057395 B15248 - 16-GR3-0065 10 A l'étape de la figure 12, on procède d'une manière similaire à celle décrite précédemment en relation avec la figure 8, c'est-à-dire en comblant d'un matériau opaque les évidements 60 et les ouvertures 100, puis en polissant la face 5 arrière jusqu'au niveau de la couche 74 d'arrêt de polissage. A l'étape de la figure 13, on procède d'une manière similaire à celle décrite précédemment en relation avec la figure 13. On obtient, d'une part, un revêtement antireflet 74, 90 et 92 recouvrant la couche de passivation 70 en face arrière 10 de chacune des régions de photodiode 11, écran opaque 96 situé en face arrière de 9. Chaque écran opaque 96 est en contact 80 délimitant chaque région mémoire 9. Des modes de réalisation particuliers ont été décrits. et, d'autre part, un chaque région mémoire opaques avec les murs 15 Diverses variantes et modifications apparaîtront à l'homme de l'art. En particulier, à l'étape de la figure 4, on peut réaliser un via pour chaque tranchée entre, d'une part, la partie 40 et la couche 15 en silicium polycristallin et, d'autre part, un noeud d'application d'un potentiel de polarisation. On 20 peut ainsi contrôler le fonctionnement du point mémoire. REVENDICATIONS1. Capteur d'image à éclairement par la face arrière, comprenant des régions mémoire (9) formées dans une plaquette semiconductrice, chaque région mémoire étant située entre deux murs opaques (80) qui s'étendent dans la plaquette et sont en contact avec un écran opaque (96) disposé en face arrière de la région mémoire. 2. Capteur selon la revendication 1, dans lequel, pour chaque région mémoire (9), les murs opaques (80) et l'écran opaque (96) sont conducteurs et sont reliés à un noeud 10 d'application d'un potentiel de polarisation. 3. Capteur selon la revendication 1 ou 2, dans lequel les murs opaques (80) et les écrans opaques (96) sont en tungstène et les murs opaques ont une épaisseur comprise entre 50 et 200 nm. 15 4. Capteur selon l'une quelconque des revendications 1 à 3, dans lequel les murs opaques (80) sont séparés des régions mémoire (9) par une couche (70) d'oxyde de hafnium. 5. Capteur selon l'une quelconque des revendications 1 à 3, dans lequel chaque mur opaque (80) est séparé de la région 20 mémoire (9) associée par une couche (15, 40) de silicium polycritallin, la couche de silicium polycristallin étant séparée de la région mémoire associée par une couche (13) d'oxyde de silicium. 6. Capteur selon la revendication 5, dans lequel les 25 murs opaques (80) sont séparés des couches (15, 40) de silicium polycristallin par une couche (70) d'oxyde de hafnium. 7. Procédé de réalisation d'un capteur d'image à éclairement par la face arrière, comprenant les étapes successives suivantes : 30 a) réaliser des tranchées (7) disposées de part et d'autre de régions mémoire (9) dans la face avant d'une plaquette semiconductrice (1) ; b) remplir les tranchées de nitrure de silicium (30) ; c) former des transistors dans et sur la face avant ; 3057395 B15248 - 16-GR3-0065 12 d) graver par polissage mécanochimique la face arrière jusqu'au niveau du nitrure de silicium ; e) retirer le nitrure de silicium par une gravure sélective à partir de la face arrière ; 5 f) former des murs opaques (80) en remplissant les tranchées d'un matériau opaque ; et g) former sur la face arrière de chaque région mémoire un écran opaque (96) en contact avec les murs opaques. 8. Procédé selon la revendication 7, dans lequel les 10 murs opaques (80) et les écrans opaques (96) sont en tungstène, les murs opaques ayant une épaisseur comprise entre 50 nm et 200 nm. 9. Procédé selon la revendication 7 ou 8, comprenant, entre les étapes e) et f) : recouvrir la structure d'une couche 15 (70) d'oxyde de hafnium. 10. Procédé selon la revendication 7 ou 8, comprenant, entre les étapes d) et e) : recouvrir la structure d'une couche (70) d'oxyde de hafnium ; et 20 graver des ouvertures (110) s'étendant à partir de la face arrière jusqu'au nitrure de silicium. 11. Procédé selon l'une quelconque des revendications 7 à 10, comprenant : entre les étapes a) et b), former une couche (13) 25 électriquement isolante puis une couche (15) de silicium polycristallin sur les parois latérales et sur le fond des tranchées (7) ; à l'étape b), ne pas remplir complètement les tranchées de nitrure de silicium (30) ; et 30 entre les étapes b) et c) combler les tranchées (7) par du silicium polycristallin (40). 12. Procédé selon la revendication 11, dans lequel, à l'étape b), le nitrure de silicium (30) est en retrait de 50 nm à 150 nm par rapport à la face avant de la plaquette, les 35 tranchées ayant une profondeur de 3 fun à 12 gm. 3057395 B15248 - 16-GR3-0065 13 13. Procédé selon l'une quelconque des revendications 7 à 12, comprenant, à l'étape b) : recouvrir la face avant d'une couche (20) de nitrure de silicium remplissant les tranchées ; et 5 retirer par gravure humide sélective les portions de la couche de nitrure de silicium qui recouvrent la face avant.