Brevet FR3056334A1 — publié le 20180323

PROCEDE POUR AUGMENTER LA CONTRAINTE DANS UNE REGION SEMI-CONDUCTRICE DESTINEE A FORMER UN- CANAL DE TRANSISTOR DESCRIPTION DOMAINE TECHNIQUE ET ART ANTÉRIEUR La présente demande concerne le domaine des structures de transistors et plus particulièrement celles dotées d'une zone de canal subissant une déformation ou contrainte mécanique. Par déformation mécanique on entend un matériau qui a son ou ses paramètre(s) de maille cristalline allongé(s) ou écourté(s). Dans le cas où le paramètre de maille déformé est plus important que le paramètre dit « naturel » d'un matériau cristallin, celui-ci est dit en déformation en tension. Lorsque le paramètre de maille déformé est plus petit que le paramètre de maille naturel, le matériau est dit en déformation compressive ou en compression. Une contrainte appliquée à un matériau semi-conducteur induit une modification de la maille cristalline et donc de sa structure de bande dont va découler une modification de la mobilité des porteurs dans ce matériau. La mobilité des électrons est augmentée (respectivement diminuée) par une contrainte en tension (respectivement en compression) du matériau semi-conducteur dans lequel ils transitent alors que la mobilité des trous sera augmentée (respectivement diminuée) lorsque le semi-conducteur est en compression (respectivement en tension). On sait réaliser des transistors sur une couche superficielle semi- conductrice contrainte d'un substrat de type semi-conducteur isolant. La contrainte dans cette couche superficielle est généralement une contrainte bi-axiale. Pour améliorer les performances d'un transistor à canal contraint, on peut vouloir relaxer la contrainte dans une direction orthogonale à celle dans laquelle le canal s'étend, autrement dit dans une direction orthogonale à la direction dans laquelle le courant du transistor est destiné à circuler. 3056334 2 Une méthode connue pour augmenter la contrainte dans une structure de canal de transistor est de prévoir des régions de source et de drain à base d'un matériau semi-conducteur ayant un paramètre de maille différent de celui de la structure de canal afin d'exercer une contrainte sur cette structure. Toutefois pour certaines technologies où 5 la taille du transistor est très faible, on cherche dans le même temps à réduire de plus en plus la surface allouée aux régions de source et drain ce qui rend cette technique de mise en contrainte de moins en moins efficace. Il se pose le problème de trouver un nouveau procédé de mise en contrainte d'une structure de canal amélioré vis-à-vis d'inconvénients évoqués ci-dessus. 10 EXPOSÉ DE L'INVENTION Un mode de réalisation de la présente invention prévoit un procédé de réalisation d'un dispositif comprenant au moins une structure semi-conductrice contrainte apte à former au moins un canal de transistor, le procédé comprenant des étapes de : a) formation sur une couche semi-conductrice d'un bloc de grille 15 sacrificielle et de blocs de source et de drain de part et d'autre du bloc de grille sacrificielle, la couche semi-conductrice étant contrainte, b) retrait du bloc de grille sacrificielle de manière à former une cavité, la cavité dévoilant une région de la couche semi-conductrice contrainte dans laquelle au moins un canal de transistor est destiné à être formé, 20 c) gravure dans la cavité d'une ou plusieurs portions de ladite région de manière à définir un ou plusieurs blocs semi-conducteurs distincts et des trous de part et d'autre respectivement desdits un ou plusieurs blocs semi-conducteurs distincts. A partir de la couche semi-conductrice contrainte avec une contrainte initiale bi-axiale, l'étape c) permet d'obtenir à des blocs disjoints dont la contrainte est uni- 25 axiale et de niveau accru par rapport à la contrainte initiale. Avantageusement, les blocs de source et de drain peuvent être en un matériau semi-conducteur ayant un paramètre de maille différent de celui de la couche semi-conductrice sur laquelle ces blocs sont réalisés à l'étape a), ce afin de permettre une 3056334 3 mise en contrainte du matériau de ladite couche semi-conductrice ou d'augmenter la contrainte de la couche semi-conductrice lorsque celle-ci a une contrainte intrinsèque. La couche semi-conductrice contrainte peut être une couche semiconductrice superficielle d'un substrat de type semi-conducteur sur isolant, en particulier 5 d'un substrat de type semi-conducteur contraint sur insolant. Dans ce cas, la couche semi- conductrice superficielle est disposée sur et en contact d'une couche sous-jacente isolante. Un procédé tel que défini précédemment s'applique à la mise en oeuvre d'un transistor de type FDSOI. Selon un mode de réalisation avantageux, on prolonge la gravure des 10 trous dans la couche sous-jacente située sous la couche semi-conductrice contrainte. Cela permet d'augmenter le niveau de contrainte dans les blocs ainsi que la surface dévoilée de ces derniers sur laquelle la grille est destinée à être déposée. Lorsque la gravure des trous est prolongée dans la couche sous-jacente, une ou plusieurs galeries peuvent être formées respectivement sous le ou les blocs semi- 15 conducteurs. Avantageusement, la gravure des trous peut être prolongée dans la couche sous-jacente de sorte à former une ou plusieurs galeries qui s'étendent respectivement sous les blocs semi-conducteurs de sorte que les blocs semi-conducteurs sont suspendus au-dessus desdites galeries. On peut ensuite former une grille totalement 20 enrobante autour des blocs semi-conducteurs. Un mode de réalisation prévoit que la couche semi-conductrice contrainte est une couche semi-conductrice superficielle reposant sur une couche isolante, la couche isolante reposant sur une couche d'arrêt de gravure. Ainsi, on peut faire en sorte que la ou les galeries formées par gravure de la couche isolante ne s'étende(nt) pas jusqu'à 25 une couche de support semi-conductrice du substrat. En variante, la couche semi-conductrice contrainte est en Sii-aGea (avec a _k 0) repose sur une couche sous-jacente en (avec z > a). Selon une possibilité de mise en oeuvre du procédé dans lequel la couche semi-conductrice contrainte est une couche semi-conductrice superficielle en 30 Sii_aGea (avec a k 0) reposant sur une couche sous-jacente en 3056334 4 Sii_,Gez (avec z > a), et dans lequel la gravure des trous à l'étape c) est prolongée dans la couche sous-jacente de sorte à former une ou plusieurs galeries respectivement sous le ou les bloc semi-conducteurs de sorte que les blocs semi-conducteurs sont suspendus au-dessus desdites galeries, le procédé peut comprendre en outre, après l'étape c) et avant 5 une étape de formation d'une grille : une étape d'oxydation sélective d'une portion de la couche sous-jacente en Sii_zGe, vis-à-vis de la couche superficielle en Sii_aGea. Cela permet de former une zone isolante sur une portion de la couche sous-jacente en Sii_zGe, afin d'éviter par la suite un contact direct d'une grille sur la couche sous-jacente en Sii_,Gez. Selon un mode de réalisation, la gravure à l'étape c) peut être effectuée 10 à travers une ou plusieurs ouvertures d'un masque de gravure comportant un ou plusieurs motifs de forme rectangulaire. On peut ainsi former des blocs semi-conducteurs parallélépipédiques. Selon un autre mode de réalisation, la gravure à l'étape c) peut être effectuée à travers une ou plusieurs ouvertures d'un masque de gravure comportant un ou 15 plusieurs motifs de forme ovoïde ou circulaire. On peut ainsi former des blocs semi- conducteurs dotés de faces latérales présentant une courbure. Une telle forme des blocs semi-conducteurs permet d'obtenir un niveau de contrainte accrue. Avantageusement, le masque de gravure peut être réalisé à partir d'un co-polymère à blocs. Un tel masque de gravure peut permettre d'obtenir des motifs de 20 faible taille et régulièrement répartis. L'utilisation d'un co-polymère à blocs permet également de former un masque avec des motifs particuliers tels que des motifs de forme cylindrique ou courbe. Selon un autre aspect, la présente demande concerne une structure de transistor à canal contraint formée d'un ou plusieurs blocs semi-conducteurs distincts à 25 flancs latéraux courbes et réalisant en particulier une forme d'arc de cercle. BRÈVE DESCRIPTION DES DESSINS La présente invention sera mieux comprise à la lecture de la description d'exemples de réalisation donnés, à titre purement indicatif et nullement limitatif, en faisant référence aux dessins annexés sur lesquels 3056334 5 - les figures 1A-16 illustrent un premier exemple de procédé suivant l'invention dans lequel on réalise dans une cavité une découpe d'une couche semiconductrice contrainte initiale afin de réaliser une structure de canal formée d'un ou plusieurs blocs ayant une contrainte uni-axiale et augmentée par rapport à la contrainte 5 initiale ; - les figures 2A-2B illustrent une variante de réalisation du premier exemple de procédé pour laquelle des galeries sont formées sous la structure de canal ; - les figures 3A-3C illustrent une autre variante de réalisation dans laquelle les blocs semi-conducteurs de la structure de canal sont suspendus ; 10 - les figures 4A-4B illustrent une autre variante de réalisation pour laquelle la découpe de la couche semi-conductrice contrainte en blocs semi-conducteurs distincts est réalisée par gravure à travers une ou plusieurs ouvertures d'un masque en co- polymère à blocs ; - la figure 5 illustre un autre exemple de réalisation pour laquelle la 15 couche semi-conductrice contrainte est structurée en réalisant des ouvertures de section de forme circulaire ou ovoïde afin de définir une structure de canal formée de blocs à flancs latéraux courbes ; - les figures 6A-6C illustrent un exemple de réalisation de trous cylindriques dans la couche semi-conductrice à l'aide d'un masque en co-polymère à blocs 20 comportant des ouvertures cylindriques ; - la figure 7 illustre une variante de réalisation pour laquelle une couche d'arrêt de gravure est prévue sous la couche semi-conductrice contrainte que l'on grave pour former le ou les blocs semi-conducteurs de contrainte augmentée ; - les figures 8A-8B illustrent une variante de réalisation pour laquelle la 25 couche semi-conductrice contrainte est en Si ou SiGe et formée sur une couche en SiGe de concentration supérieure en Germanium ; Des parties identiques, similaires ou équivalentes des différentes figures portent les mêmes références numériques de façon à faciliter le passage d'une figure à l'autre. 3056334 6 Les différentes parties représentées sur les figures ne le sont pas nécessairement selon une échelle uniforme, pour rendre les figures plus lisibles. En outre, dans la description ci-après, des termes qui dépendent de l'Orientation, telle que « sous », « sur », « au-dessus », « supérieure », « superficielle », « latéraux », etc. d'une structure s'appliquent en considérant que la structure est orientée de la façon illustrée sur les figures. EXPOSÉ DÉTAILLÉ DE MODES DE RÉALISATION PARTICULIERS Un exemple de procédé de réalisation d'une structure de canal contraint pour transistor va être décrite en liaison avec les figures 1A-1E. 10 Avantageusement, le transistor est réalisé selon une technologie FDSOI (FDSOI de l'anglais « Fully Depleted Silicon on lnsulator » pour silicium sur isolant complètement déserté). Le matériau de départ pour ce procédé peut être un substrat de type semi-conducteur sur isolant et en particulier semi-conducteur contraint sur isolant, par 15 exemple de type sS01 (pour « strained silicon on insulator ou « silicium contraint sur isolant ») ou cSiGe01 (pour « compressive silicon germanium on insulator » ou « silicium germanium compressif sur isolant »). Le substrat comprend ainsi une couche de support 10 semi-conductrice, par exemple à base Si, ainsi qu'une couche isolante 11, par exemple à base de Si02, située 20 sur et en contact avec la couche de support 10. La couche isolante 11 peut être par exemple de type BOX (BOX pour « Buried Oxide ») et avoir une épaisseur el qui peut être par exemple comprise entre 15 nm et 150 nm. Le substrat comprend en outre une couche semi conductrice 12 dite « superficielle », par exemple à base de Silicium contraint en tension ou de Silicium Germanium contraint en compression, disposée sur et en contact avec ladite 25 couche isolante 11. Cette couche semi-conductrice superficielle 12 a une épaisseur e2 qui peut être comprise par exemple entre 5 nm et 40 nm. On forme au moins un bloc 14 de grille sacrificielle en regard d'une région 12a de la couche semi-conductrice superficielle 12, dans laquelle un canal de transistor est destiné à être réalisé. Le bloc 14 de grille sacrificielle peut être réalisé par dépôt d'un 3056334 7 empilement comprenant une couche de matériau diélectrique 15 de grille tel que par exemple du Si02 puis d'une couche de matériau 16 de grille tel que par exemple du polySi. Des étapes de photolithographie puis de gravure peuvent être mises en oeuvre afin de définir le bloc 14 de grille sacrificielle. 5 Des espaceurs isolants 17, par exemple à base de nitrure de silicium sont également formés sur les parois latérales du bloc 14 de grille sacrificielle. On réalise également des blocs semi-conducteurs 18, 19, de source et de drain par croissance épitaxiale sur la couche semi-conductrice superficielle 12 de part et d'autre de la région semi-conductrice 12a dans laquelle on prévoit de réaliser la structure 10 de canal du transistor. Avantageusement, les blocs semi-conducteurs 18, 19 sont formés d'un matériau semi-conducteur ayant un paramètre de maille différent de celui du matériau semi-conducteur de la couche superficielle 12 de sorte à pouvoir créer une contrainte dans la couche superficielle 12 ou bien augmenter la contrainte de la couche superficielle 12 15 lorsque celle-ci comporte déjà une contrainte intrinsèque, en particulier lorsque le substrat est de type semi-conducteur contraint sur isolant. Lorsque par exemple on souhaite induire une contrainte en compression, des blocs semi-conducteurs 18, 19 de Sii-xGex (avec 0 sur un substrat d'orientation , les faces latérales des blocs 12c découpés sont principalement d'orientation {110}, et donc favorables pour un transistor de type PMOS. Les blocs 12c peuvent être prévus avec une dimension critique Wchannel (dimension mesurée parallèlement au plan [0 ; x ; y ]) comprise par exemple entre 5 et 20 40 nm. Par « dimension critique » on entend la plus petite dimension d'un motif hormis son épaisseur. Par ailleurs, on prévoit une largeur Wpattern des trous 27 ou autrement dit un espacement entre deux blocs semi-conducteurs 12c compris par exemple entre 5 et 40. Les dimensions Wchannel et Wpattern sont mesurées parallèlement à un axe médian A (axe parallèle au plan [0 ; x ; z ]) de la cavité 25. 25 La découpe de la région de la couche semi-conductrice 12 dévoilée par la cavité 25 en blocs 12c peut être réalisée par exemple par écriture directe. On entend par « écriture directe » que l'on forme les trous 27 sans utiliser de masque, en employant par exemple un faisceau d'électrons (« e-beam » selon la terminologie anglo-saxonne). En variante, on forme un masque dans la cavité 25 puis on réalise une gravure de portions de la couche superficielle 12 non protégées par ce masque de manière à définir des blocs semi- 3056334 10 conducteurs 12c qui, dans cet exemple, sont de forme parallélépipédique. Le masque peut être formé par exemple d'une couche en résine photosensible dans laquelle on réalise des motifs. Une technique de type SIT (pour « Sidewall Image Transfer ») ou de photolithographie EUV pour (« Extreme Ultra Violet ») peut être employée. 5 Ensuite, au moins un diélectrique 31 de grille et au moins un matériau semi-conducteur ou conducteur sont déposés afin de remplir la cavité 25 et de former une grille 33 (figure 1E). Le matériau diélectrique 31 de grille peut être un diélectrique ayant une constante diélectrique élevée, par exemple du dioxyde d'Hafnium (Hf02). Le matériau de grille peut être un matériau à base de semi-conducteur, par exemple du polysilicium ou 10 un matériau métallique, par exemple du nitrure de titane (TiN). Une étape de suppression de matériau en excédent peut ensuite être exécutée par exemple par un procédé CMP (CMP de l'anglais « Chemicol Mechanical Planarization » pour planarisation chimico- mécanique). Une variante de l'exemple de procédé précédemment décrit prévoit, 15 lorsqu'on réalise le découpage des blocs semi-conducteurs 12c ou après avoir réalisé le découpage des blocs semi-conducteurs 12c : de prolonger la gravure dans la couche isolante 11 sur laquelle repose la couche semi-conductrice superficielle 12. Cela permet d'augmenter la surface de contact entre la structure de canal et la grille ce qui permet d'obtenir un contrôle amélioré du canal. 20 On peut ainsi effectuer une première gravure anisotrope, par exemple par RIE (pour « Reactive Ion Etching ») afin de définir les flancs latéraux des blocs 12c, puis effectuer une deuxième gravure, cette fois de nature isotrope, pour graver au moins partiellement des portions de la couche isolante 11 situées sous et en contact des blocs 12c. 25 La figure 2A illustre un mode de réalisation particulier dans lequel on conserve des zones 11c non-gravées de la couche isolante 11 sur lesquelles reposent les blocs semi-conducteurs 12c. Ces zones 11c non-gravées ont des largeurs respectives inférieures à celle des blocs 11c, de sorte que des galeries 29, 29' sont formées de part et d'autre de zones non-gravées 11c qui s'étendent sous les blocs semi-conducteurs 12c. 3056334 11 Selon une variante de l'exemple de réalisation précédemment décrit, on effectue cette fois ensuite le dépôt du diélectrique 31 de grille du matériau semiconducteur afin de former une grille 33 enrobant partiellement les blocs 12c (figure 2B). La libération des blocs 12c par gravure de la couche isolante 11 peut être 5 telle que l'on conserve une portion de la couche isolante 11 en regard des espaceurs 17 afin d'éviter que la grille ne s'étende en regard des régions de source et de drain ou bien que la longueur de chevauchement de la grille en regard des régions de source et de drain reste faible, de préférence inférieure à 5 nm. Selon une variante illustrée sur les figures 3A-3C, la gravure de la couche 10 isolante 11 est effectuée de manière à ne pas conserver de zone de la couche isolante 11 en contact avec les blocs semi-conducteurs 12c, ces blocs 12c semi-conducteurs étant alors suspendus dans la cavité 25. Une galerie 39 s'étend ainsi sous chaque bloc semi-conducteur 12c suspendu, et sépare ce bloc 12c de la couche isolante 11 d'une épaisseur restante de la couche isolante de BOX (figures 3A et 3B). 15 Une portion de la grille 33 est ensuite formée et agencée de manière à enrober totalement les blocs semi-conducteurs 12c (figure 3C). Selon un mode de réalisation avantageux, la découpe des blocs 12c décrite précédemment par exemple en liaison avec les figures 1C et 1D peut être réalisée par gravure en se servant d'un masque 28 de protection à la gravure formé à partir de 20 copolymère à blocs. Le copolymère à blocs peut être un copolymère di-blocs (formé à partir de deux monomères A et B) ou multi-blocs (plus de deux monomères), un mélange de polymères, un mélange de copolymères, ou encore le mélange d'un copolymère et d'un homopolymère. 25 Le masque 28 peut être dans ce cas formé d'une alternance de premiers motifs 28a en un premier polymère et de seconds motifs 28b en un second polymère (figure 4A donnant une vue de dessus de la structure). Les premiers et seconds motifs sont dans un premier exemple sous forme de bandes parallélépipédiques. Les copolymères à blocs permettent en particulier d'obtenir des motifs de très petite taille avec une densité élevée 30 et ce de manière auto-alignée. Un exemple de copolymère di-bloc qui peut être utilisé est 3056334 12 composé de polystyrène (P5) et de poly (méthylméthacrylate) (PMMA). Selon d'autres exemples on utilise du PS-PLA, ou du PS-PDMS, ou du PLA-PDMS pour former le maque 28. La mise en oeuvre du masque 28 en copolymère à blocs dans la cavité 25 peut suivre un procédé tel que décrit par exemple dans le document EP2°998°981 Al. 5 Préalablement à la formation du masque 28 dans la cavité 25, on effectue typiquement une préparation de surface des parois latérales et du fond de la cavité 25 afin d'augmenter l'affinité du masque 28 de co-polymère aux parois latérales et au fond de la cavité 25. La préparation de surface peut être réalisée en effectuant un traitement 10 UV ou en formant une fine couche dite « d'accroche » sur les parois latérales et le fond de la cavité 25. Cette fine couche d'accroche est par exemple réalisée par formation ou greffage d'un copolymère statistique ou d'une mono-couche moléculaire auto-assemblée SAM (pour « Self Assembled Monolayer »). La préparation de surface peut être réalisée pour favoriser la disposition des domaines du copolymère à blocs, par exemple 15 perpendiculairement à la surface sur laquelle celui-ci sera déposé. On peut mettre en oeuvre la préparation de surface à la fois sur l'ensemble de la surface de la cavité, c'est-à-dire sur le fond et sur les flancs de la cavité. Dans le cas où l'on effectue une préparation de surface en greffant un polymère statistique, celui-ci peut être formé par dépôt à la tournette (« spin coating » selon la terminologie anglo-saxonne), puis par traitement 20 thermique. Après ce traitement thermique, on réalise un rinçage à l'aide d'un solvant afin de permettre au polymère non greffé d'être éliminé. Ensuite, on dépose la matrice de co-polymère. On effectue alors typiquement un recuit thermique de manière à séparer le matériau déposé en deux phases. On réalise ainsi l'alternance de premiers motifs 28a et de seconds motifs 25 28b. On retire ensuite, par exemple par planarisation en particulier à l'aide d'un plasma, des portions de polymère situées à l'extérieur de la cavité 25 et en particulier sur la couche de matériau diélectrique 20 afin de ne conserver le masque 28 que dans la cavité 25. On effectue ensuite un retrait sélectif des premiers motifs 28a de manière à former des ouvertures 31 dans le masque 28 (figure 4B donnant une vue en perspective 3056334 13 de la structure). Ce retrait peut être réalisé par gravure sèche ou humide éventuellement précédée d'un traitement UV. Selon un exemple particulier de mise en oeuvre du masque 28 à partir d'un copolymère de type PS-b-PMMA avec une proportion de PS de 50%, on peut prévoir 5 une couche d'accroche par exemple à base de PS-r-PMMA avec une proportion de PS de 50%. L'étape de greffage peut alors être effectuée par une étape de traitement thermique à une température par exemple de l'ordre de 230°C pendant une durée d'une dizaine de minutes suivi du rinçage dans un solvant tel que par exemple du PGMEA (Propylène glycol méthyl ether acétate). Après dépôt du PS-b-PMMA, la séparation en deux phases peut être 10 réalisée par un recuit thermique à une température par exemple de l'ordre de 250°C pendant une durée d'une dizaine de minutes. On retire ensuite les premiers motifs en PMMA sélectivement par exemple de manière à conserver les deuxièmes motifs en PS par gravure plasma. D'autres copolymères peuvent être utilisés, tels que le PS-PLA, le PS-PDMS, le PLA-PDMS afin de fabriquer le masque 28. 15 Une fois réalisé, le masque 28 est ensuite utilisé pour effectuer le découpage de la couche semi-conductrice 12 contrainte en blocs distincts à travers les ouvertures 31. Puis, une fois ce découpage effectué, on retire les deuxièmes motifs 28b du masque 28 disposés sur les blocs semi-conducteur 12c. Ce retrait est; réalisé par exemple 20 par gravure plasma. Selon une variante du procédé précédemment décrit, on peut réaliser une structure de canal composée de blocs semi-conducteurs ayant des bords latéraux de forme courbe afin d'obtenir une structure de canal ayant une contrainte accrue et des performances améliorées. 25 Sur la figure 5 une réalisation particulière d'une telle structure de cana l est illustrée avec des blocs semi-conducteurs 12c ayant des flancs latéraux dont le profi I réalise une portion de cercle. La découpe de la couche semi-conductrice 12 est telle que les blocs semi-conducteurs 12c sont séparés par des trous 47 de section en forme de disque. 3056334 14 Pour obtenir des blocs 12c d'une telle forme, on peut, après avoir formé la cavité 25 (selon un procédé par exemple tel que décrit en liaison avec les figures 1A-1B), réaliser un masque 38 à base de co-polymère dans cette cavité 25, le masque 38 étant doté d'une alternance de premiers motifs 38a et en un premier polymère et de seconds motifs 5 38b et en un second polymère. Dans l'exemple illustré sur la figure 6A, les premiers motifs 38a sont des cylindres dont la base est circulaire et repose sur la couche semi-conductrice 12. Les cylindres ont avantageusement une base dont le diamètre correspond à l'écartement entre les espaceurs 17. Autrement dit, le diamètre de la base des cylindres correspond à l'écartement entre des parois latérales de la cavité 25. Le diamètre de la base 10 de cylindres peut être par exemple de l'ordre d'une ou plusieurs dizaines de nanomètres. On effectue ensuite un retrait sélectif des premiers motifs 38a puis une gravure des portions de la couche semi-conductrice 12 situées dans la cavité 25 et qui ne sont pas protégées par les seconds motifs 38b. Les portions retirées de la.couche semiconductrice 12 sont cylindriques de sorte que l'on forme des trous 47 cylindriques dans la 15 couche semi-conductrice 12. On retire ensuite les seconds motifs 38b de matériau polymère afin de dévoiler des blocs semi-conducteurs 12c résultants de la gravure de la couche semi- conductrice 12 à travers les ouvertures du masque 38 (figure 6B). Ces blocs semi-conducteurs 12c sont dotés de flancs latéraux courbes 43, 20 la courbure des flancs latéraux étant telle que ces blocs 12c sont dotés d'extrémités 45 évasées par rapport à une partie centrale 44 rétrécie. Les flancs latéraux 43 des blocs 12c ont ainsi un écartement qui diminue au fur et à mesure que l'on s'éloigne des régions de source et de drain et que l'on se rapproche d'un axe médian A de la cavité 25, cet axe à passant dans la cavité 25 par les blocs 12c et étant situé entre les régions de source et de 25 drain. Une telle forme de blocs 12c permet d'obtenir une contrainte accrue dans la structure de canal. On adapte la dimension critique Wchannel channel des blocs 12c semi-conducteurs et l'écartement maximal Wpattern W d'un bloc 12c à l'autre en fonction du niveau de contrainte - souhaité. La dimension critique Wchannel channel et l'écartement maximal Wpattern sont des 30 dimensions prises parallèlement à l'axe x du repère orthogonal [0 ; x ; y ; z]. 3056334 15 On définit une première dimension correspondant à une surface de la section transversale cumulée de l'ensemble des blocs semi-conducteurs 12c de la couche semi-conductrice 12 qui relient les régions de source et de drain, la section transversale étant prise dans la partie centrale des blocs semi-conducteurs 12c. On définit en outre une 5 deuxième dimension correspondant à une surface de la section transversale cumulée de la couche semi-conductrice 12 avant que celle-ci ne soit structurée pour former les blocs 12c. Une grandeur Aeff correspondant au rapport de la première dimension sur la deuxième est également définie. Dans les exemples de réalisation des figures 1C et 6C, lorsque l'épaisseur de la couche semi-conductrice 12 (dimension mesurée 10 parallèlement à l'axe z du repère [O ;x ;y ;z] est constante on a Aeff = Wchannel/(Wpattern + Wchannel), avec Wpattern et Wchannel- On définit également une dimension appelée pas interne Pint, telle que Pint= Wpattern + Wchannet- On définit en outre la modification effective de la largeur du canal Weff 15 comme le périmètre d'une section transversale du canal formé par l'ensemble des blocs semi-conducteurs 12c contrôlés par la grille comparée au périmètre original avant structuration. Dans le cas où la structuration de la couche semi-conductrice 12 contrainte est réalisée en s'arrêtant lorsque la couche isolante 11 de BOX est atteinte, on 20 a: Weff = (Wchanne1+2*hchannel)/(Wpattern+Wchannel), hchannel étant la hauteur du canal mesurée selon l'axe z du repère orthogonal [0 ; x ; y ; z]. Dans le cas où la structuration de la couche semi-conductrice 12 contrainte est réalisée en prolongeant la gravure dans la couche isolante 11 de BOX, tel 25 que cela est illustré sur la figure 3B, on a : Weff (Wchanne1+2* hchannel)/(Wpattern+WchannelL Des résultats de modélisation obtenus à l'aide d'un outil tel que COMSOL Multiphysics® montrent que pour une valeur Aeff donnée la contrainte tend à augmenter lorsqu'on réduit le pas interne Pint. 3056334 16 De même, des résultats de modélisation montrent qu'en prévoyant une forme des blocs semi-conducteurs 12c à flancs latéraux courbes, on augmente davantage la contrainte de la structure de canal. La modélisation a été effectuée en considérant une couche de support 10 5 en silicium, une couche isolante 11 en dioxyde de silicium. Les régions de source et de drain sont en silicium germanium avec une concentration en Germanium de 25%, tandis que les espaceurs 17 sont en nitrure de silicium. Des simulations ont été effectuées pour quatre configurations différentes : 10 i) une première configuration Cl prévoit une structure de canal formée de blocs parallélépipédiques en Si, contraints en tension et ayant un agencement du type de celui de la figure 1C, les régions de source et de drain étant en SiGe ; ii) une deuxième configuration C2 prévoit une structure avec un canal de Si ayant un agencement avec des blocs parallélépipédiques suspendus du type de celui de 15 la figure 3B, les régions de source et de drain étant en SiGe ; iii) une troisième configuration prévoit une structure avec un canal formé de blocs parallélépipédiques en SiGe contraints en compression ayant un agencement du type de celui de la figure 1C, les régions de source et de drain étant en SiGe iv) une quatrième configuration prévoit une structure avec un canal 20 formé de blocs parallélépipédiques suspendus en SiGe ayant un agencement du type de celui de la figure 3B, les régions de source et de drain étant en SiGe. Des simulations ont également été effectuées pour quatre autres configurations différentes : a) une configuration C'l prévoit une structure avec un canal en Si 25 contraint en tension formé de blocs semi-conducteurs à flancs latéraux courbes et en particulier en arc de cercle selon un agencement du type de celui de la figure 5, les régions de source et de drain étant en SiGe ; b) une configuration C'2 prévoit une structure avec un canal en Si et un agencement du type de celui de la figure 6B avec des blocs semi-conducteurs suspendus à 30 flancs latéraux courbes, les régions de source et de drain étant en SiGe ; 3056334 17 c) une configuration C'3 prévoit une structure avec un canal en SiGe contraint en compression ayant un agencement du type de celui de la figure 5 avec des blocs à flancs latéraux courbes, les régions de source et de drain étant en SiGe ; d) une configuration C'4 prévoit une structure de canal en SiGe et un 5 agencement du type de celui de la figure 6B avec des blocs semi-conducteurs suspendus à flancs latéraux courbes et en particulier en arc de cercle, les régions de source et de drain étant en SiGe. Des résultats de ces simulations sont répertoriés dans les tableaux ci-dessous, donnant des valeurs du paramètre Weff, des valeurs de contrainte absolue et de 10 facteur d'augmentation de contrainte par rapport à une contrainte moyenne prise dans une direction des porteurs de charge prise dans un plan de coupe transversal passant par l'axe médian à. Configuration C2 Stress Stress increase Weff (Gpa) (%) -1.01 23.01 2.20 -0.93 12.79 2.13 -0.90 9.10 2.10 -0.88 7.23 2.08 -1.11 34.51 1.47 -0.98 19.65 1.60 -0.94 13.92 1.68 -0.91 10.85 1.73 -0.93 13.12 1.49 -0.96 16.82 1.40 -1.02 23.75 1.28 -1.16 40.78 1.10 -0.94 14.54 1.30 -0.98 18.72 1.20 -1.04 26.35 1.07 -1.19 44.47 0.88 Configuration C3 (Ref stress = 2.7 Gpa) Stress Stress increase Weff (Gpa) (Vo) -3.03 12.21 1.70 -2.82 4.27 1.47 -2.74 1.49 1.35 -2.70 0.10 1.28 -3.28 21.35 1.13 -2.97 9.98 1.10 -2.85 5.59 1.08 -2.79 3.26 1.07 -2.84 5.16 0.91 -2.92 7.99 0.90 -3.06 13.24 0.88 -3.40 26.07 0.85 -2.87 6.29 0.80 -2.96 9.46 0.77 -3.11 15.16 0.73 -3.48 28.76 0.68 Configuration C4 Stress, Stress increase Weff (Gpa) (%) -3.14 16.32 2.20 -2.88 6.72 2.13 -2.79 3.33 2.10 -2.74 1.63 2.08 -3.44 27.39 1.47 -3.06 13.50 1.60 -2.92 8.17 1.68 -2.84 5.37 1.73 -2.91 7.71 1.49 -3.00 11.15 1.40 -3.17 17.56 1.28 -3.60 33.41 1.10 -2.95 9.17 1.30 -3.05 13.04 1.20 -3.24 20.05 1.07 -3.70 36.97 0.88 5 Configuration Cl (Ref stress = 0.823 Gpa) Blocs parallélépipédiques Aeff Pint. h Channel WPattern (nm) WChannel (nm) (nm) 0.50 10 6 5 5 0.67 15 6 5 10 0.75 20 6 5 15 0.80 25 6 5 20 0.33 15 6 10 5 0.50 20 6 10 10 0.60 25 6 10 15 0.67 30 6 10 20 0.57 35 6 15 20 0.50 30 6 15 15 0.40 25 6 15 10 0.25 20 6 15 5 0.50 40 6 20 20. 0.43 35 6 20 15 0.33 30 6 20 10 0.20 25 6 20 5 Weff 1.70 1.47 1.35 1.28 1.13 1.10 1.08 1.07 0.91 0.90 0.88 0.85 0.80 0.77 0.73 0.68 -0.94 -0.99 -1.11 Stress increase (%) 17.94 10.43 12.63 18.31 31.83 10.68 14.11 20.28 34.58 9.51 6.45 4.88 7.87 9.63 - Stress (Gpa) -0.97 -0.90 -0.88 -0.86 -1.05 -0.95 -0.91 -0.89 -0.90 -0.93 -0.97 -1.09 -0.91 27.14 15.18 Configuration C'4 Stress Stress increase Weff (Gpa) (%) -3.64 34.95 2.20 -3.13 15.83 2.13 -2.95 9.38 2.10 -2.86 6.10 2.08 -4.20 55.73 1.47 -3.43 27.13 1.60 -3.16 17.10 1.68 -3.02 12.00 1.73 -3.11 15.27 1.49 -3.27 21.29 1.40 -3.59 32.91 1.28 -4.45 64.91 1.10 -3.16 16.91 1.30 -3.33 23.34 1.20 -3.66 35.49 1.07 -4.54 67.97 0.88 Stress (Gpa) Weff -1.16 40.52 2.20 -1.00 20.95 2.13 -0.94 14.42 2.10 -0.91 11.13 2.08 -1.33 61.15 1.47 -1.08 31.69 1.60 -1.00 21.57 1.68 -0.96 16.54 1.73 -0.98 19.35 1.49 -1.03 25.29 1.40 -1.13 37.10 1.28 -1.10 70.30 1.10 -0.99 20.72 1.30 -1.05 27.14 1.20 -1.15 39.64 1.07 -1.43 73.48 0.88 Configuration C'2 Stress increase (%) Configuration C'3 (Ref stress = 2.7 Gpa) Stress Stress increase Weff (Gpa) (%) -3.54 31.03 1.70 -3.07 13.61 1.47 -2.91 7.73 1.35 -2.83 4.73 1.28 -3.99 47.89 1.13 -3.32 22.90 1.10 -3.08 14.08 1.08 -2.96 9.59 1.07 -3.03 12.06 0.91 -3.17 17.25 0.90 -3.44 27.24 0.88 -4.17 54.60 0.85 -3.06 13.27 0.80 -3.21 18.76 0.77 -3.49 29.14 0.73 -4.23 56.65 0.68 Configuration C'l Ref stress = 0.823 Gpa) Blocs à flancs latéraux courbes Aeff Pint hChannel WPattern (nm) WChannel (nm) Stress Stress Weff (nm) (Gpa) increase (%) 0.50 10 6 5 5 -1.12 36.33 1.70 0.67 15 6 5 10 -0.97 18.17 1.47 0.75 20 6 5 15 -0.92 12.12 1.35 -0.90 9.06 1.28 0.80 25 6 5 20 0.33 15 6 10 5 -1.27 53.89 1.13 0.50 20 6 10 10 -1.05 27.48 1.10 0.60 25 6 10 15 -0.97 18.31 1.08 0.67 30 6 10 20 -0.94 13.76 1.07 -0.95 15.91 0.91 0.57 35 6 15 20 0.50 30 6 15 15 -1.00 21.17 0.90 0.40 25 6 15 10 -1.08 31.52 0.88 0.25 20 6 15 5 -1.32 60.61 0.85 0.50 40 6 20 20 -0.96 16.86 0.80 0.43 35 6 20 15 -1.01 22.39 0.77 0.33 30 6 20 10 -1.10 33.22 0.73 62.28 0.68 0.20 25 6 20 5 -1.34 5 10 3056334 S 60176 ALP-G 20 On peut remarquer que pour les configurations Cl et C'l avec un écartement maximal Wpattern pattern de 10 nm et une dimension critique w - channel de 5 nm, l'augmentation de contrainte due à la découpe de la couche semi-conductrice superficielle en blocs parallélépipédiques peut être de l'ordre de 27%, tandis que 5 celle due à la découpe de la couche semi-conductrice superficielle en blocs à flancs latéraux en arc de cercle peut-être de l'ordre de 54%. Lorsqu'on effectue une libération de la structure de canal (configurations C2 et C'2) l'augmentation de contrainte pour la structure à flancs en arc de cercle peut être de l'ordre de 60% et le paramètre Weff augmente de 10 l'ordre de 50%. Lorsqu'on considère une structure telle que Wpattern pattern = Wchannel = 20 nm avec une libération du canal, on peut obtenir une augmentation de contrainte de 15 à 20% et un gain de 30% du paramètre Weff. On peut augmenter le paramètre Weff en réduisant le pas interne Pint et en effectuant une libération 15 de la structure de canal. Par exemple lorsqu'on considère W - pattern = 20 nm, w - channel = 5 nm, l'augmentation de contrainte peut être de l'ordre de 70 % pour une structure de canal libérée de la couche isolante de BOX. Comme indiqué précédemment, le procédé décrit 20 précédemment de découpage en blocs 12c de la couche semi-conductrice superficielle 12 n'a pas uniquement pour avantage d'améliorer le niveau de contrainte de la structure de canal, mais permet également d'augmenter le caractère uni-axial de cette contrainte. Autrement dit, on peut augmenter le caractère uni-axial de la contrainte lorsque l'on réduit le pas interne Ph-d pour une 25 dimension Aeff donnée. Le document de DeSalvo et al. « a mobility enchancement strategy for sub-14 nm power-efficient FDSOI technologies », IEDM 2014 montre que les performances en termes de mobilité de porteurs (trous ou électrons) peuvent être améliorées de manière importante lorsqu'on passe d'une contrainte 3056334 S 60176 ALP-G 21 bi-axiale à une contrainte uni-axiale, en particulier lorsque le niveau de contrainte est important et par exemple supérieur à 2.5 GPa pour une contrainte en tension et -2.5GPa pour une contrainte en compression. Ainsi, en adaptant la géométrie des blocs semi-conducteurs 5 obtenus par découpe de la couche semi-conductrice superficielle, on peut augmenter le niveau de contrainte dans le canal ainsi que le caractère uni-axial de cette contrainte et/ou augmenter le paramètre Weff en fonction des besoins en termes d'encombrement et de performances. Un mode de réalisation particulier est illustré sur figure 7. Celui- 10 ci concerne le cas où, lors de la réalisation de blocs semi-conducteurs 12c, on effectue une libération de ces derniers en gravant une portion de la couche isolante 11. Pour éviter de graver des portions non-désirées et d'ôter une épaisseur trop importante de la couche isolante 11, on peut prévoir une couche 15 110 d'arrêt de gravure. Cette couche est à base de matériau, de préférence isolant, apte à résister à une gravure de la couche isolante 11 . Le matériau isolant est par exemple du SIN, lorsque la couche isolante 11 est en oxyde de silicium. En mettant en oeuvre une telle couche 110 d'arrêt de gravure, on définit de manière plus précise la forme de la galerie 39 réalisée sous les blocs 20 semi-conducteurs 12c suspendus et on évite une sur-gravure de la couche 11 de BOX. Pour cette variante, la couche semi-conductrice 12 contrainte dans laquelle on forme les blocs semi-conducteurs 12c repose sur une couche isolante 111. La couche isolante 111 est elle-même disposée sur et en contact de la couche 110 d'arrêt de gravure. La couche isolante 111 est de préférence à base d'un matériau 25 tel que par exemple du Si02, apte à être gravé de manière sélective vis-à-vis du matériau de la couche d'arrêt de gravure. Un exemple de procédé de réalisation d'un empilement comprenant une telle couche d'arrêt de gravure est de former une couche de SiN sur une des couches d'oxyde d'un premier substrat comprenant un empilement 3056334 S 60176 ALP-G 22 Si/oxyde ou d'un deuxième substrat comprenant un empilement Si/Oxyde, puis d'effectuer un report du premier substrat sur le deuxième substrat de sorte à disposer la couche de SiN entre les couches d'oxyde. Un procédé suivant l'invention tel que décrit précédemment 5 peut être mis en oeuvre sur une couche semi-conductrice n'ayant pas nécessairement de contrainte initiale, mais que l'on met ensuite en contrainte, par exemple en formant des blocs de source et de drain à base d'un matériau semiconducteur de paramètre de maille différent de celui de la couche semiconductrice dans laquelle on prévoit la structure de canal. Une fois cette mise en 10 contrainte réalisée, on forme la cavité puis on réalise le découpage de la couche semi-conductrice en blocs. Une variante de l'un ou l'autre des exemples de procédé décrits précédemment prévoit de partir d'une structure différente avec une couche semi conductrice 12 « superficielle » à base de Silicium cette fois formée, par exemple 15 par épitaxie, sur et en contact cette fois d'une couche 211 en Sii-zGez. On réalise ensuite des étapes telles décrites dans l'un ou l'autre des exemples de procédés décrits précédemment. Ainsi, on forme sur la couche semi-conductrice 12 un bloc de grille sacrificielle et de blocs semi-conducteurs 18, 19 de source et de drain de part et d'autre de ce bloc de grille sacrificielle. Les blocs 20 semi-conducteurs 18, 19 sont de préférence réalisés en Sii_xGex (avec 0 REVENDICATIONS1. Procédé de réalisation d'un dispositif comprenant au moins un structure semi-conductrice contrainte apte à former au moins un canal de transistor, le procédé comprenant des étapes de : a) formation sur une couche semi-conductrice (12) d'un bloc de grille sacrificielle (14) et de blocs (18, 19) de source et de drain de part et d'autre du bloc (14) de grille sacrificielle, ladite couche semi-conductrice (12) étant contrainte, b) retrait du bloc (14) de grille sacrificielle de manière à former une cavité (25), la cavité dévoilant une région (12a) de ladite couche semi-conductrice contrainte dans laquelle au moins un canal de transistor est destiné à être formé, c) gravure dans la cavité d'une ou plusieurs portions de la région de manière à définir un ou plusieurs blocs semi-conducteurs (12c) et des trous (27) de part et d'autre respectivement desdits un ou plusieurs blocs semi-conducteurs. 2. Procédé selon la revendication 1, dans lequel la couche semi-conductrice contrainte est une couche semi-conductrice superficielle (12) d'un substrat de type semi-conducteur sur isolant, la couche semi-conductrice superficielle étant disposée sur et en contact d'une couche sous-jacente isolante (11). 3. Procédé selon la revendication 2, dans lequel la couche semi-conductrice superficielle est une couche semi-conductrice contrainte ayant une contrainte intrinsèque préalablement à la formation des blocs de source et de drain à l'étape a). 4. Procédé selon l'une des revendications 2 ou 3, dans lequel la couche semi-conductrice contrainte est une couche semi-conductrice 3056334 S 60176 ALP-G 26 superficielle reposant sur une couche sous-jacente isolante (111), la couche isolante reposant sur une couche d'arrêt (110) de gravure. 5. Procédé selon l'une des revendications 1 à 4, dans lequel le 5 transistor est de type FDSOI. 6. Procédé selon la revendication 1, dans lequel la couche semi-conductrice contrainte est une couche semi-conductrice superficielle en Sii_aGea (avec a 0) reposant sur une couche sous-jacente (211) en 10 Sii_zGez (avec z > a). 7. Procédé selon l'une des revendications 1 à 6, dans lequel la couche semi-conductrice contrainte est une couche semi-conductrice superficielle (12) reposant sur une couche sous-jacente (11, 211) la gravure des trous (27) est 15 prolongée dans la couche sous-jacente (11, 211) de sorte à former une ou plusieurs galeries (29,29',39) respectivement sous le ou les bloc semi-conducteurs (12c). 8. Procédé selon l'une des revendications 1 à 7, dans lequel la couche semi-conductrice contrainte est une couche semi-conductrice superficielle 20 (12) reposant sur une couche sous-jacente (11, 211) la gravure des trous (27) est prolongée dans la couche sous-jacente (11, 211) de sorte à former une ou plusieurs galeries (29,29',39) respectivement sous le ou les bloc semi-conducteurs (12c) de sorte que les blocs semi-conducteurs (12c) sont suspendus au-dessus desdites galeries (39). 25 9. Procédé selon la revendication 1, dans lequel la couche semi-conductrice contrainte est une couche semi-conductrice superficielle en Sii_aGea (avec a 0) reposant sur une couche sous-jacente (211) en Sii_,Ge, (avec z > a), et dans lequel la gravure des trous (27) est prolongée dans la 3056334 S 60176 ALP-G 27 couche sous-jacente (211) de sorte à former une ou plusieurs galeries respectivement sous le ou les bloc semi-conducteurs (12c), le procédé comprenant en outre après l'étape c) et avant une étape de formation d'une grille : une étape d'oxydation sélective d'une portion de la couche sous-jacente en Si1_,Ge, vis-à-vis 5 de la couche superficielle en Sii_aGea. 10. Procédé selon l'une des revendications 1 à 9, dans lequel la gravure à l'étape c) est effectuée à travers au moins une ouverture d'un masque (38) de gravure comportant un ou plusieurs motifs de forme rectangulaire. 10 11. Procédé selon l'une des revendications 1 à 10, dans lequel la gravure à l'étape c) est réalisée de sorte que les blocs semi-conducteurs (12c) définis à l'étape c) sont dotés de faces latérales présentant une courbure. 15 12. Procédé selon la revendication 11, dans lequel la gravure à l'étape c) est effectuée à travers au moins une ouverture d'un masque (38) de gravure comportant un ou plusieurs motifs de forme circulaire ou ovoïde. 13. procédé selon l'une des revendications 1 à 12, dans lequel 20 le masque (28, 38) comporte des motifs en polymère à blocs. 14. Procédé selon l'une des revendications 1 à 13, comprenant en outre, après l'étape c), la formation d'une grille (33) dans l'ouverture. 25 15. Procédé selon l'une des revendications 1 à 14, les blocs de source et de drain étant en un matériau semi-conducteur ayant un paramètre de maille différent de celui de la couche semi-conductrice sur laquelle ces blocs sont réalisés à l'étape a).