Brevet FR3052296A1 — publié le 20171208

B15216FR - 16-GR3-0204 1 CAPTEUR D'IMAGE DE TYPE À OBTURATION GLOBALE Domaine La présente demande concerne un capteur d'image de type à obturation globale ("global shutter" en anglais) et plus particulièrement un pixel d'un tel capteur d'image. Exposé de l'art antérieur La figure 1 correspond à la figure 1 du brevet US 8513761 (B9164) de la demanderesse qui illustre un exemple de circuit électrique d'un pixel d'un capteur d'image de type à transfert ligne par ligne (ou "rolling shutter" en anglais). Une photodiode D est connectée à un noeud de lecture S par un transistor de transfert Tl dont la grille est connectée à une borne TG1. Un circuit de lecture comprend un transistor MOS à canal N RST, interposé entre un rail d'alimentation Vdd et le noeud de lecture S, et deux transistors MOS à canal N SF et RD connectés en série. Le drain du transistor SF est connecté au rail d'alimentation Vdd. La source du transistor RD est connectée à une borne P elle-même connectée à un circuit de traitement (non représenté). La grille du transistor de lecture SF, monté en suiveur (source follower), est reliée au noeud de lecture S. De façon générale, les signaux de commande des transistors Tl, RD et RST sont fournis par un ou plusieurs circuits de commande (non représentés) du capteur d'image et peuvent être fournis à 3052296 B15216FR - 16-GR3-0204 2 l'ensemble des pixels d'une même ligne de la matrice de pixels du capteur. Dans un capteur de type à transfert ligne par ligne, les pixels reçoivent un éclairement et accumulent des charges 5 photogénérées dans la photodiode D pendant une phase d'intégration, le transistor Tl étant alors à l'état bloqué. Les pixels sont lus pendant une phase de lecture. La phase de lecture comprend une opération de transfert des charges photogénérées de la photodiode D vers le noeud de lecture S en mettant le transistor 10 Tl à l'état passant, et une opération de lecture du potentiel du noeud de lecture S par le circuit de lecture. Ce potentiel est représentatif de la quantité de charges photogénérées pendant la phase d'intégration et constitue un signal de sortie du pixel. Un tel capteur est dit de type à transfert ligne par 15 ligne car l'opération de transfert et l'opération de lecture sont réalisées pour tous les pixels d'une ligne avant d'être réalisées successivement pour les autres lignes de pixels de la matrice. Les lignes de la matrice capturent donc une scène mais à des instants décalés dans le temps. 20 La figure 2 illustre schématiquement un exemple de circuit électrique d'un pixel d'un capteur d'image de type à obturation globale. Comme en figure 1, le circuit de la figure 2 comprend la photodiode D, le noeud de lecture S, le transistor Tl et le circuit de lecture constitué des transistors RST, RD et SF, le circuit de lecture étant connecté au noeud de lecture S de la même façon qu'en figure 1. A la différence du circuit de la figure 1, le transistor de transfert Tl est connecté à un point mémoire 1 plutôt qu'au noeud de lecture S. En outre, un transistor de transfert T2 dont la grille est connectée à une borne TG2, est connecté entre le point mémoire 1 et le noeud de lecture S. Dans un capteur de type à obturation globale, la phase de lecture comprend une opération de transfert pendant laquelle le transistor Tl est rendu passant, les charges photogénérées 35 accumulées dans la photodiode D étant alors transférées vers le 3052296 B15216FR - 16-GR3-0204 3 point mémoire 1. Cette opération de transfert est réalisée simultanément pour tous les pixels de la matrice ce qui permet de mémoriser une image complète dans l'ensemble des points mémoire 1 du capteur. Une fois cette opération de transfert effectuée, le 5 transistor Tl est remis à l'état bloqué et une nouvelle phase d'intégration peut commencer alors que la phase de lecture se poursuit. La phase de lecture comprend ensuite une opération de transfert supplémentaire pendant laquelle le transistor T2 est mis à l'état passant pour transférer les charges stockées dans le 10 point mémoire 1 vers le noeud de lecture S. Comme dans un capteur de type à transfert ligne par ligne, le potentiel du noeud S est ensuite lu pendant une opération de lecture. L'opération de transfert supplémentaire et l'opération de lecture du noeud S sont réalisées pour tous les pixels d'une ligne avant d'être répétées 15 successivement pour les autres lignes de la matrice. Du fait qu'une image complète est mémorisée dans l'ensemble des points mémoire 1 du capteur, cela permet d'obtenir des images sans les défauts dus aux décalages temporels qui peuvent survenir dans des images obtenues à partir d'un capteur 20 d'image de type à transfert ligne par ligne. Toutefois, par rapport à un pixel de type à transfert ligne par ligne, dans un pixel de type à obturation globale il est nécessaire de prévoir, en outre, un point mémoire et un transistor. La figure 3 correspond à la figure 5 du brevet US 8513761 25 (B9164) de la demanderesse qui est une vue en coupe d'un exemple de pixel d'un capteur de type à transfert ligne par ligne. Le pixel comprend une portion d'un substrat de silicium 11 faiblement dopé de type N (N-) délimitée latéralement par un mur conducteur 24, isolé par un isolant 23, relié à une borne 30 Vwall. Du côté de la face avant ou supérieure du pixel et dans une zone sensiblement centrale du pixel, le transistor de transfert Tl comprend une électrode annulaire verticale 16 isolée par un isolant 15. Une structure d'interconnexion non représentée repose sur la face avant du pixel et connecte l'électrode isolée 16 à la borne TG1. L'électrode 16 délimite latéralement une région 3052296 B15216FR - 16-GR3-0204 4 comprenant une partie inférieure 17 faiblement dopée de type N (N-), et une partie supérieure 18 fortement dopée de type N (Nt). La partie supérieure 18, ou zone de recueil de charges, est connectée directement au noeud S par la structure d'inter- 5 connexion. La partie inférieure, ou zone de transfert, 17 s'étend depuis la zone de recueil de charges 18 jusqu'à une profondeur sensiblement égale ou inférieure à celle de l'électrode 16. Un caisson 13 fortement dopé de type P (P+) pénètre dans le substrat 11 sur une profondeur inférieure ou sensiblement égale à celle de 10 l'électrode verticale isolée 16. Dans le caisson 13 sont formés divers transistors, par exemple les transistors RD (non représenté), RST et SF du circuit de lecture du pixel. Une couche 19 fortement dopée de type P (P+) est disposée au niveau de la face inférieure du substrat 11. En outre, la face arrière ou 15 inférieure du pixel est recouverte d'un filtre couleur 20 et d'une lentille 21. Pendant une phase d'intégration, le pixel reçoit un éclairement du côté de sa face arrière, d'où il résulte que des charges sont photogénérées et s'accumulent dans le substrat 11. 20 Ainsi, le substrat 11 correspond à la photodiode D du circuit de la figure 1 et constitue une zone photosensible désignée, comme le substrat, par la référence 11. Pendant la phase d'intégration, le transistor Tl est à l'état bloqué. Ce transistor est mis à l'état passant lors de l'opération de transfert de la phase de 25 lecture telle que décrite en relation avec la figure 1. Le pixel de la figure 3 présente de nombreux avantages. En particulier, ce pixel peut avoir de très petites dimensions. Il serait souhaitable de disposer d'un pixel adapté à une commande de type à obturation globale et qui conserve les 30 avantages de très petites dimensions du pixel de la figure 3. Il serait également souhaitable de disposer d'un pixel de type à obturation globale qui comprenne des moyens de correction pour diminuer ou supprimer l'influence de charges parasites sur le signal de sortie du pixel. 3052296 B15216FR - 16-GR3-0204 5 Résumé Ainsi, un mode de réalisation prévoit un capteur d'image comprenant une pluralité de pixels comprenant chacun une zone photosensible, une première zone mémoire, une deuxième zone 5 mémoire, et une première électrode isolée adaptée à contrôler un transfert de charges de la zone photosensible vers la première zone mémoire ; et des moyens de traitement adaptés, pour chaque pixel, à fournir un signal de sortie caractéristique de la différence entre les charges stockées dans la première zone 10 mémoire et la deuxième zone mémoire après le transfert de charges vers la première zone mémoire. Selon un mode de réalisation, chaque pixel comprend une deuxième électrode isolée adaptée à maintenir bloqué en permanence un transfert de charges de la zone photosensible vers la deuxième 15 zone mémoire. Selon un mode de réalisation, chaque pixel comprend une troisième électrode isolée adaptée à contrôler un transfert de charges de la première zone mémoire vers un noeud de lecture du pixel, et une quatrième électrode isolée adaptée à contrôler un 20 transfert de charges de la deuxième zone mémoire vers le noeud de lecture du pixel. Selon un mode de réalisation, le capteur comprend un circuit de lecture connecté au noeud de lecture de chaque pixel, le circuit de lecture étant adapté à lire un premier potentiel 25 après un transfert de charges de la première zone mémoire vers le noeud de lecture, et un deuxième potentiel après un transfert de charges de la deuxième zone mémoire vers le noeud de lecture. Selon un mode de réalisation, les moyens de traitement déterminent le signal de sortie à partir du premier potentiel et 30 du deuxième potentiel. Selon un mode de réalisation, le capteur comprend un circuit de contrôle adapté à appliquer des signaux de commande à chaque électrode isolée. 3052296 B15216FR - 16-GR3-0204 6 Brève description des dessins Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation 5 avec les figures jointes parmi lesquelles : la figure 1, décrite précédemment, illustre un exemple d'un circuit de pixel adapté à une commande de type à transfert ligne par ligne, la figure 2, décrite précédemment, illustre un exemple 10 d'un circuit de pixel adapté à une commande de type à obturation globale, la figure 3, décrite précédemment, est une vue en coupe d'un exemple de pixel à éclairement par la face arrière et adapté à une commande de type à transfert ligne par ligne, 15 les figures 4A, 4B et 4C représentent schématiquement un mode de réalisation d'un pixel à éclairement par la face arrière et adapté à une commande de type à obturation globale, la figure 5 est un chronogramme illustrant un mode de fonctionnement du pixel des figures 4A à 4C, 20 les figures 6A, 6B et 6C représentent schématiquement un mode de réalisation d'un pixel à éclairement par la face arrière, adapté à une commande à obturation globale, et comprenant des moyens de correction du signal de sortie du pixel, et la figure 7 est un chronogramme illustrant un mode de 25 fonctionnement du pixel des figures 6A à 6C. Description détaillée De mêmes éléments ont été désignés par de mêmes références dans les différentes figures et, de plus, les diverses figures ne sont pas tracées à l'échelle. Par souci de clarté, 30 seuls les éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. Dans la description qui suit, les termes "supérieur", "inférieur", "vertical", "horizontal" etc., se réfèrent à l'orientation des éléments concernés dans les figures 35 correspondantes, étant entendu que, en pratique, les pixels 3052296 B15216FR - 16-GR3-0204 7 représentés dans les différentes figures peuvent être orientés différemment. Sauf précision contraire, le terme "sensiblement", et l'expression "de l'ordre de" signifient à 10 % près, de préférence à 5 % près, et un premier élément "reposant sur", ou 5 "revêtant", un deuxième élément signifie que les premier et deuxième éléments sont en contact l'un avec l'autre. Les figures 4A à 4C représentent schématiquement un mode de réalisation d'un pixel d'un capteur de type à obturation globale adapté à recevoir un éclairement du côté de sa face 10 arrière. La figure 4A est une vue de dessus du pixel et les figures 4B et 4C sont des vues en coupe selon les plans respectifs BB et CC de la figure 4A. Ce pixel comprend de mêmes éléments que le pixel de la figure 3 à la différence que la zone de recueil de charges, 15 désignée ici par la référence 31, n'est pas connectée directement au noeud de lecture S, et qu'un transistor T2 tel que décrit en relation avec la figure 2 est formé dans cette zone 31. Plus particulièrement, comme le montre mieux la figure 4C, le transistor T2 comprend une zone intermédiaire 33 dopée du 20 type P formée dans la zone de recueil de charges 31 et pénétrant dans cette zone 31 sur une partie seulement de son épaisseur, et une zone de lecture 35 fortement dopée de type N (N+) formée dans la zone intermédiaire P 33. Une électrode horizontale 37 isolée du substrat 11 par un isolant 39 constitue la grille du transistor 25 T2. La grille 37 repose sur la zone intermédiaire P 33, et peut s'étendre sur tout ou partie de la zone mémoire 31. La grille 37 est connectée à la borne TG2, et la zone de lecture 35 au noeud de lecture S. Dans ce mode de réalisation, la zone de lecture 35 est disposée contre un bord de l'électrode isolée 16 et la grille 30 37 a un bord aligné avec la zone de lecture 35. La zone de recueil de charges 31 constitue une zone mémoire. Cette zone de mémoire 31 est dopée du type N, d'un niveau de dopage N1 supérieur au niveau de dopage N- de la zone photosensible 11. La zone mémoire 31 est moins profonde que 35 l'électrode 16. En vue de dessus, la zone mémoire 31 peut avoir 3052296 B15216FR - 16-GR3-0204 8 une forme allongée, par exemple la forme d'un rectangle cinq fois plus long que large. La zone photosensible 11, le transistor de transfert Tl, la zone mémoire 31, le transistor de transfert T2 et le noeud S 5 sont connectés les uns aux autres en un circuit tel que décrit en relation avec la figure 2, la zone mémoire 31 correspondant au point mémoire 1. On notera que le transistor T2 est disposé à un emplacement disponible de la zone de recueil de charges 31. 10 L'ajout de ce transistor n'entraîne donc pas d'augmentation de surface par rapport au pixel de la figure 3. La figure 5 représente un chronogramme du potentiel VS au niveau du noeud S et des signaux de commande VTG1, VTG2, VRD et VRST, appliqués respectivement à la borne TG1, à la borne TG2, 15 à la grille du transistor RD et à la grille du transistor RST. Les signaux VTGi, VTG2, VRD et VRST varient entre des niveaux hauts et bas qui peuvent être différents pour chacun des signaux. Ces différents signaux de commande peuvent être fournis par un ou plusieurs circuits de commande du capteur. 20 En fonctionnement, le caisson P+ 13 est polarisé à un potentiel bas de référence, par exemple au potentiel de masse GND. Un signal de polarisation inférieur au potentiel bas de référence, par exemple -1 V, est appliqué sur la borne Vwall ce qui entraîne une accumulation de trous le long du mur conducteur isolé 24. Il 25 se forme alors un puits de potentiel dans la zone photosensible 11. Avant un instant tO, pendant une phase d'intégration, le pixel reçoit un éclairement du côté de sa face arrière et des électrons photogénérés sont piégés par le puits de potentiel de 30 la zone photosensible 11 où ils s'accumulent. Pendant la phase d'intégration, le transistor RD est maintenu à l'état bloqué. Le transistor RST est maintenu à l'état passant. Le transistor Tl est maintenu à l'état bloqué, de sorte que la zone de transfert 17 se trouve complétement déplétée en électrons. Il en résulte 35 qu'une barrière de potentiel se crée dans la zone 17, entre la 3052296 B15216FR - 16-GR3-0204 9 zone photosensible 11 et la zone mémoire 31, inhibant ainsi le passage des électrons photogénérés accumulés dans la zone photosensible 11 vers la zone la zone mémoire 31. En outre, il se forme un puits de potentiel dans la zone mémoire 31. Le transistor 5 T2 est maintenu à l'état bloqué en maintenant le signal de commande VTG2 à un potentiel négatif, par exemple -0,8 V. A l'instant tO, au début d'une phase de lecture du pixel, dans chaque pixel du capteur, les électrons photogénérés sont transférés de la zone photosensible 11 dans la zone mémoire 31. 10 Pour cela, le transistor Tl est mis à l'état passant. La déplétion de la zone de transfert 17 cesse, et, en outre, le puits de potentiel dans la zone mémoire 31 devient plus profond que celui dans la zone photosensible 11 ce qui entraîne le transfert des électrons photogénérés vers la zone mémoire 31. 15 A un instant tl, l'opération de transfert des électrons photogénérés vers la zone mémoire 31 est terminée et le transistor Tl est remis à l'état bloqué. Une nouvelle phase d'intégration commune à tous les pixels du capteur peut alors débuter pendant que la phase de 20 lecture se poursuit. La réinitialisation et le démarrage de la phase d'intégration de la photodiode peuvent être commandés par des moyens classiques non décrits ici. De même, on prévoit de préférence un système d'anti-éblouissement qui peut être une mise en oeuvre spécifique du système de réinitialisation et de 25 démarrage d'intégration. A un instant t2, chaque pixel d'une même ligne est sélectionné. Pour cela, le transistor RD du circuit de lecture du pixel est mis à l'état passant. A un instant t3, le transistor RST est mis à l'état 30 bloqué. Le potentiel VS s'établit à un niveau VO qui peut être inférieur au potentiel d'alimentation Vdd en raison d'un couplage avec le transistor RST. Le niveau du potentiel VO est lu par le circuit de lecture et est mémorisé par un circuit de traitement connecté à la borne P du circuit de lecture. 3052296 B15216FR - 16-GR3-0204 10 A un instant t4, les électrons photogénérés stockés dans la zone mémoire 31 sont transférées vers la zone de lecture 35. Pour cela le transistor T2 est mis à l'état passant. Le potentiel VS baisse alors jusqu'à un niveau Vl. 5 A un instant t5, l'opération de transfert des électrons photogénérés vers la zone de lecture 35 est terminée et le transistor T2 est remis à l'état bloqué. Le niveau de potentiel V1 est alors lu par le circuit de lecture et mémorisé par le circuit de traitement. Le niveau de potentiel VO peut être 10 soustrait du niveau de potentiel V1 pour s'affranchir du bruit thermique résultant essentiellement d'un couplage avec le transistor RST. La différence entre les niveaux de potentiel V1 et VO est représentative de la quantité de charges photogénérées dans la zone photosensible 11 avant l'instant tO et constitue le 15 signal de sortie du pixel. A un instant t6, le transistor RST est remis à l'état passant, et, à un instant t7 postérieur à l'instant t5, le pixel est désélectionné en remettant le transistor RD à l'état bloqué. La phase de lecture du pixel est terminée, et plus généralement 20 la phase de lecture est terminée pour tous les pixels de la ligne. Les étapes effectuées entre les instants t2 et t6 sont ensuite répétées successivement pour chacune des autres lignes de pixels de la matrice jusqu'à ce que tous les pixels du capteur aient été lus. 25 Comme cela a été indiqué précédemment, le pixel des figures 4A à 4C est adapté à une commande de type à obturation globale, est adapté à recevoir un éclairement du côté de sa face arrière et conserve l'avantage de petites dimensions du pixel de la figure 3. Toutefois, dans le pixel des figures 4A à 4C, comme 30 dans d'autres pixels de type à obturation globale, des rayons lumineux reçus par le pixel peuvent atteindre la zone mémoire 31 et des charges parasites peuvent y être photogénérées. Il en résulte que le signal de sortie du pixel peut être faussé. Les figures 6A à 6C illustrent un mode de réalisation 35 d'un pixel, la figure 6A étant une vue de dessus du pixel, les 3052296 B15216FR - 16-GR3-0204 11 figures 6B et 6C étant des vues en coupe selon les plans respectifs BB et CC de la figure 6A. Ce pixel comprend les mêmes éléments que le pixel des figures 4A à 4C et comprend, en outre, une duplication de 5 l'ensemble des éléments constituant les transistors Tl et T2 (voir la figure 4C) en des éléments constituant des transistors T3 et T4 respectivement. Ainsi, on retrouve en figure 6A à 6C les éléments désignés par les références 15, 16, 17, 31, 33, 35, 37 et 39, et des éléments dupliqués de même configuration 10 respectivement désignés par ces références précédées du chiffre 1. En outre, l'électrode verticale isolée 116 du transistor T3 est connectée à une borne TG3, la grille 157 du transistor T4 est connectée à une borne TG4, et les zones de lecture 35 et 135 sont connectées ensemble au noeud S. 15 Dans ce mode de réalisation, du fait que les zones mémoire 31 et 131 ont les mêmes dimensions en vue de dessous, elles sont exposées à la même quantité rayonnement lumineux et le nombre de charges parasites photogénérées dans l'une ou l'autre de ces zones mémoire 31 et 131 est sensiblement identique. 20 La figure 7 représente un chronogramme du potentiel VS et des signaux de commande VTG1, VTG2, VRD, VRST, VTG3 et VTG4, les signaux VTG3 et VTG4 étant appliqués aux bornes TG3 et TG4 respectivement. Comme les signaux VTG1, VTG2, VRD et VRST, les signaux VTG3 et VTG4 varient entre des niveaux hauts et bas qui 25 peuvent être différents pour chacun de ces signaux, et peuvent être fournis par un ou plusieurs circuits de commande du capteur. En fonctionnement, la polarisation du caisson P+ 39 et du mur conducteur isolé 24 est la même que celle décrite en relation avec la figure 5 et un puits de potentiel se forme dans 30 la zone photosensible 11. En outre, le transistor T3 est maintenu en permanence à l'état bloqué, de sorte que la région de transfert 117 se trouve complétement déplétée en électrons, inhibant ainsi les échanges de charges entre ces zones. Avant un instant t10, pendant une phase d'intégration, 35 les signaux de commande VRD, VRST, VTG1 et VTG2 sont aux mêmes 3052296 B15216FR - 16-GR3-0204 12 potentiels qu'avant l'instant tO de la phase d'intégration décrite en relation avec la figure 5. En outre, le transistor T4 est à l'état bloqué, le signal de commande VTG4 étant à un potentiel négatif, par exemple -0,8 V. Le pixel reçoit un éclairement du 5 côté de sa face arrière et des électrons photogénérés s'accumulent dans la zone photosensible 11. A l'instant t10, au début d'une phase de lecture du pixel, pendant une opération de transfert, les électrons photogénérés sont transférés de la zone photosensible 11 vers la 10 zone mémoire 31 de la façon décrite en relation avec la figure 5. A un instant t11, le transistor Tl est mis à l'état bloqué et une nouvelle phase d'intégration peut débuter pendant que la phase de lecture se poursuit. A un instant t12, le transistor RD est mis à l'état 15 passant pour sélectionner le pixel. A un instant t13, le transistor de remise à zéro RST est mis à l'état bloqué. Le potentiel VS s'établit à un niveau V10 qui peut être inférieur au potentiel d'alimentation Vdd en raison du bruit thermique. Le niveau de potentiel V10 est lu par le 20 circuit de lecture et est mémorisé par le circuit de traitement. A un instant t14, les charges parasites photogénérées dans la zone mémoire 131 sont transférées vers la zone de lecture 135. Pour cela, le transistor T4 est mis à l'état passant. Le potentiel Vs chute alors jusqu'à un niveau Vil. 25 A un instant t15, l'opération de transfert de charges vers la zone de lecture 135 est terminée et le transistor T4 est remis à l'état bloqué. Le niveau de potentiel Vil est ensuite lu par le circuit de lecture et mémorisé par le circuit de traitement. Ce niveau de potentiel Vil est représentatif de la quantité de 30 charges parasites photogénérées dans la zone mémoire 131 avant l'instant t14. Entre des instants successifs t16 et t17, les électrons photogénérés stockés dans la zone mémoire 31 sont transférées vers la zone de lecture 35 de la façon décrite en relation avec la 35 figure 5. Le potentiel Vs chute alors jusqu'à un niveau V12. Le 3052296 B15216FR - 16-GR3-0204 13 niveau de potentiel V12 est représentatif non seulement de la quantité de charges photogénérées dans la zone photosensible 11 avant l'instant t10, mais aussi de la quantité de charges parasites photogénérées dans la zone mémoire 31 (et donc dans la 5 zone mémoire 131) avant l'instant t16. Le niveau de potentiel V12 est lu par le circuit de lecture et est mémorisé par le circuit de traitement. A un instant t18, le transistor RST est mis à l'état passant, et, à un instant t19, le pixel est désélectionné en 10 mettant le transistor RD à l'état bloqué. La phase de lecture du pixel est alors terminée. Les niveaux de potentiel V10, V11 et V12 sont ensuite utilisés par le circuit de traitement du capteur pour déterminer un signal de sortie du pixel. 15 Une première étape du procédé consiste à calculer une tension VpAR représentative de la quantité de charges parasites photogénérées dans la zone mémoire 131 en s'affranchissant du bruit thermique au niveau du noeud S. Pour cela, le niveau de potentiel V10 est soustrait au niveau de potentiel V11 : 20 VPAR = V11 - V10 (1) Une deuxième étape du procédé consiste à calculer un signal Vpix de sortie du pixel représentatif de la quantité de charges photogénérées dans la zone photosensible 11, avant l'instant t10, en supprimant l'influence des charges parasites 25 photogénérées dans la zone mémoire 31, et l'influence du bruit thermique au niveau du noeud S. Pour cela, une tension VmEm représentative de la quantité de charges transférées de la zone photosensible 11 vers la zone mémoire 31 peut être calculée selon l'équation (2) suivante : 30 VmEm = V12 - V11 (2) L'influence du bruit sur la tension VmEm est supprimée du fait que les niveaux de potentiel V12 et V11 sont influencés par le même bruit thermique. La tension Vpix est alors calculée à partir de la tension VmEm et de la tension VpAR : 35 VPIX = VNIEM VPAR 3052296 B15216FR - 16-GR3-0204 14 = V12 - 2*V11 + V10 (3) Dans une variante de réalisation, la zone mémoire 31 a une surface égale à a fois la surface de la zone mémoire 131. La zone mémoire 31 reçoit alors une quantité de lumière égale à a 5 fois la quantité de lumière reçue par la zone mémoire 131, et le nombre de charges parasites photogénérées dans la première zone mémoire 31 est égal à a fois le nombre de charges parasites photogénérées dans la deuxième zone mémoire 131. Dans ce cas, lors de la deuxième étape du procédé décrit ci-dessus, il faut tenir 10 compte du terme a selon l'équation (3') suivante : VPIX = VNIEM OE*VPAR VPIX = V12 - (1+a)*V11 + a*V10 (3 ' ) On notera que la tension Vpix peut être calculée directement à partir des niveaux de potentiel V10, V11 et V12, et 15 de l'équation (3) ou (3') ci-dessus. De manière avantageuse, dans le signal de sortie Vpix, l'influence du bruit thermique et des charges parasites photogénérées dans la zone mémoire 31 a été supprimée. En outre, du fait que la zone mémoire 131 et les 20 transistors T3 et T4 sont respectivement identiques ou similaires à la zone mémoire 31 et aux transistors Tl et T2, ils peuvent être réalisés simultanément. Ainsi, le procédé de fabrication d'un pixel du type de celui des figures 6.A. à 6C ne nécessite pas d'étape supplémentaire par rapport à celui d'un pixel du type de celui 25 des figures 4A à 4C. Dans des variantes de réalisation, l'ordre des étapes décrites en relation avec la figure 7 peut être modifié. Par exemple, pendant une phase de lecture, le transfert des charges de la zone mémoire 31 vers la zone de lecture 35 peut être effectué 30 avant le transfert de charges de la zone mémoire 131 vers la zone de lecture 135, et/ou une étape supplémentaire au cours de laquelle le transistor RST est mis à l'état passant puis à l'état bloqué peut être prévue entre le transfert de charges vers la zone de lecture 35 et le transfert de charges vers la zone de lecture 35 135. 3052296 B15216FR - 16-GR3-0204 15 Quel que soit le nombre et l'ordre des étapes mise en oeuvre lors d'une phase de lecture d'un pixel du type de celui des figures 6A à 6C, l'homme de métier sera en mesure de calculer un signal de sortie corrigé Vpix à partir des niveaux de potentiel 5 VS mesurés après chaque transfert de charges d'une zone mémoire vers une zone de lecture correspondante, et éventuellement à partir des niveaux de potentiel Vs mesurés après que le transistor RST ait été mis à l'état bloqué. Des moyens de correction similaires à ceux prévus dans 10 le pixel des figures 6A. à 6C peuvent être prévus d'autres pixels comprenant une zone mémoire connectée par un premier transistor à une zone photosensible et par un deuxième transistor à une zone de lecture. Ces moyens de correction correspondent alors à une duplication de la zone la zone mémoire intermédiaire, des premier 15 et deuxième transistors et éventuellement de la zone de lecture, celle-ci pouvant être commune aux deux zones mémoire. Par exemple, de tels moyens de correction peuvent être mis en oeuvre dans un pixel de type à obturation globale qui soit adapté à recevoir un éclairement du côté de sa face avant. 20 A titre d'exemple, les divers éléments des pixels décrits précédemment ont les dimensions suivantes : - des côtés d'une longueur comprise entre 1 et 3 pin, par exemple 1,6 gm, pour des pixels ayant une surface carrée en vue de dessus ; 25 - des petits côtés d'une longueur comprise entre 0,1 et 0,5 gm, par exemple 0,2 gm, et des grands côtés d'une longueur comprise entre 0,5 et 2,5 gm, par exemple 0,8 gm, pour des zones mémoire ayant des surfaces rectangulaires en vue de dessus ; - une épaisseur comprise entre 3 et 15 gm, par exemple 10 fun pour 30 le substrat 11 ; - une largeur de l'ordre de 0,2 fun et une profondeur comprise entre 1,5 et 3 gm, par exemple 2 gm, pour les électrodes 16 et 116 ; - une largeur de l'ordre de 0,4 fun pour le mur conducteur isolé 35 24 ; 3052296 B15216FR - 16-GR3-0204 16 - une profondeur sensiblement égale à celle des électrodes 16 et 116 pour le caisson P+ 13 ; - une profondeur égale à celle du caisson P+ 13 moins 0,5 gm environ pour les zones mémoire 31 et 131 ; 5 - une épaisseur de 0,5 fun environ pour les zones de transfert 17 et 117 ; - une profondeur de l'ordre de 0,5 fun pour les zones intermédiaires P 33 et 133 ; et - une profondeur de l'ordre de 0,2 fun pour les zones de lecture 10 35 et 135. A titre d'exemple, les couches, caissons et zones des pixels ont les niveaux de dopage suivants : de l'ordre de 1014 à 1016 at.cm-3 pour le niveau de dopage N- ; de l'ordre de 5.1016 à 5.1017 at.cm-3 pour le niveau de dopage 15 N1 ; de l'ordre de 1018 à 1020 at.cm-3 pour les zones fortement dopées de type N (Nt) ; et de l'ordre de 1018 à 1019 at.cm-3 pour les couches et les caissons fortement dopés de type P (P+). 20 Des modes de réalisation particuliers ont été représentés et décrits. Diverses variantes et modifications apparaîtront à l'homme de l'art. En particulier, bien que l'on ait décrit des modes de réalisations dans lesquels les charges photogénérées utilisées pour déterminer le signal de sortie du 25 pixel sont des électrons, ces modes de réalisation peuvent être adaptés au cas où ces charges sont des trous en inversant tous les types de conductivité des différentes zones, couches et caissons, et en adaptant les potentiels et des signaux de polarisation et de commande. 30 Les pixels décrits précédemment peuvent être associés à d'autres circuits de lecture de pixel que celui décrit en relation avec les figures 1 et 2. Les zones mémoire peuvent présenter un niveau de dopage croissant de la zone de transfert correspondante vers la surface 3052296 B15216FR - 16-GR3-0204 17 supérieure du substrat pour améliorer les transferts de charges des zones mémoire vers les zones de lecture correspondantes. Les zones de transfert 17 et 117 peuvent être dopées du même type de conductivité que les zones mémoire et photosensibles 5 comme cela a été décrit précédemment, mais à un niveau de dopage intermédiaire. Ces zones peuvent être dopées du type de conductivité opposé à celui des zones mémoire et photosensibles. Les formes, les dimensions et les matériaux indiqués précédemment peuvent être modifiées. Par exemple, en vue de 10 dessus, les pixels peuvent avoir d'autres formes que celle d'un carré, par exemple celle d'un rectangle ou d'un hexagone. Bien que l'on ait représenté un mur conducteur isolé 24 traversant le substrat 11, ce mur 24 peut pénétrer dans le substrat jusqu'à la couche 19 mais ne pas atteindre la face inférieure du substrat 15 11. Ce mur conducteur isolé 24 peut être remplacé par un mur semiconducteur dopé de type P, ou par un mur isolant revêtu d'une couche dopée de type P. Le calcul d'un signal de sortie du pixel et/ou la mémorisation des niveaux de potentiel du noeud Vs peuvent être 20 effectués par un logiciel de traitement plutôt que par un circuit de traitement matériel. Divers modes de réalisation avec diverses variantes ont été décrits ci-dessus. On notera que l'homme de l'art pourra combiner divers éléments de ces divers modes de réalisation et 25 variantes sans faire preuve d'activité inventive. REVENDICATIONS1. Capteur d'image comprenant : une pluralité de pixels comprenant chacun une zone photosensible (11), une première zone mémoire (31), une deuxième zone mémoire (131), et une première électrode isolée (16) adaptée à contrôler un transfert de charges de la zone photosensible (11) vers la première zone mémoire (31) ; et des moyens de traitement adaptés, pour chaque pixel, à fournir un signal de sortie caractéristique de la différence entre les charges stockées dans la première zone mémoire (31) et la deuxième zone mémoire (131) après le transfert de charges vers la première zone mémoire (31). 2. Capteur selon la revendication 1, dans lequel chaque pixel comprend une deuxième électrode isolée (116) adaptée à maintenir bloqué en permanence un transfert de charges de la zone 15 photosensible (11) vers la deuxième zone mémoire (131). 3. Capteur selon la revendication 1 ou 2, dans lequel chaque pixel comprend une troisième électrode isolée (37) adaptée à contrôler un transfert de charges de la première zone mémoire (31) vers un noeud de lecture (S) du pixel, et une quatrième 20 électrode isolée (137) adaptée à contrôler un transfert de charges de la deuxième zone mémoire (131) vers le noeud de lecture (S) du pixel. 4. Capteur selon la revendication 3, comprenant un circuit de lecture connecté au noeud de lecture (S) de chaque 25 pixel, le circuit de lecture étant adapté à lire un premier potentiel (V12) après un transfert de charges de la première zone mémoire (31) vers le noeud de lecture (S), et un deuxième potentiel (V11) après un transfert de charges de la deuxième zone mémoire (131) vers le noeud de lecture (S). 30 5. Capteur selon la revendication 4, dans lequel les moyens de traitement déterminent le signal de sortie à partir du premier potentiel (V12) et du deuxième potentiel (V11). 3052296 B15216FR - 16-GR3-0204 19 6. Capteur selon l'une quelconque des revendications 1 à 5, comprenant un circuit de contrôle adapté à appliquer des signaux de commande à chaque électrode isolée (16, 116, 37, 137).