Brevet FR3053494A1 — publié le 20180105

Arrière-plan de l'invention La présente invention concerne le domaine technique des convertisseurs modulaires multi-niveaux assurant la conversion d'un courant alternatif en un courant continu et inversement. On connait de l'état de la technique antérieur des convertisseurs modulaires multi-niveaux qui comportent des sous-modules comprenant chacun un condensateur. Ces convertisseurs peuvent être du type « MMC » (« Modular Multilevel Converter ») ou encore du type « AAC » (« Alternate Arm Converter »). Ces convertisseurs sont utilisés pour convertir une tension continue en une tension alternative, et inversement. Ils sont traditionnellement utilisés dans les réseaux de transport haute tension à courant continu (HVDC). Ils comportent de façon connue une partie dite continue destinée à être reliée à un réseau d'alimentation électrique continu et une partie dite alternative destinée à être reliée à un réseau d'alimentation électrique alternatif. Ces convertisseurs comportent une pluralité de sous-modules commandables, notamment de manière à adapter les échanges de puissances entre les réseaux d'alimentation électrique continu et alternatif et le convertisseur. Les sous-modules de ces convertisseurs sont traditionnellement agencés dans des bras et chaque bras comporte lui-même deux demi-bras équipés chacun d'une pluralité de sous-modules. Il est à noter que les termes « bras » et « demi-bras » sont traduits en anglais respectivement par « leg » et « arm ». Chaque sous-module de convertisseur comporte un condensateur et de deux interrupteurs (généralement des transistors bipolaires à grille isolée « IGBT : Insulated Gate Bipolar Transistor »). Les deux interrupteurs et le condensateur sont connectés de manière à ce que lorsqu'un premier des deux interrupteurs est passant, cela connecte le condensateur en série dans le demi-bras et le sous-module est alors dans un état connecté. Lorsqu'un deuxième des deux interrupteurs est passant, 3053494 2 le condensateur est contourné et le sous-module est alors dans un état contourné (« bypassed » en langue anglaise). Les états contournés et connectés sont en fait des sous-état d'un état dit contrôlé. Lorsque les deux interrupteurs sont commandés pour être 5 bloqués, le sous-module est dans un état bloqué. Cet état bloqué permet de protéger le convertisseur par exemple lorsqu'un défaut apparait. On peut noter que si l'on parle d'un demi-bras ou d'un convertisseur bloqué, cela signifie que tous les sous-modules de ce demi-bras ou du convertisseur sont bloqués. 10 Les convertisseurs modulaires multi-niveaux peuvent comporter des centaines de sous-modules. De ce fait, la simulation de ces convertisseurs est particulièrement compliquée, en particulier en ce qui concerne la complexité des calculs. On peut noter que les simulations permettent de tester différentes 15 commandes pour les convertisseurs, de régler les différents paramètres des convertisseurs, et de manière général d'aider à la mise au point des convertisseurs. La complexité de la simulation des convertisseurs est liée au nombre d'interrupteurs, ce qui conduit à des calculs matriciels trop 20 complexes qui requièrent trop de mémoire et de temps de résolution. En pratique, il est impossible de simuler précisément le comportement d'un convertisseur modulaire dans un programme de simulation des transitoires électromagnétiques (« EMT : Electromagnetic transient » en langue anglaise). 25 Il a donc été proposé d'utiliser des représentations ou modèles simplifiés des convertisseurs qui permettent de réduire le temps de résolution tout en conservant une bonne précision. Trois types de représentations sont connues dans lesquels les demi-bras sont simplifiés. 30 Une première représentation connue de l'homme du métier est appelée détaillée (« detailled » en langue anglaise). Dans cette représentation, dans chaque sous-module, on remplace chaque interrupteur par une résistance dont la valeur dépend de l'état passant ou bloqué de l'interrupteur. 35 Une deuxième représentation connue de l'homme du métier est appelée équivalente (« equivalent » en langue anglaise). Cette 3053494 3 représentation permet de réduire les temps de calcul par rapport à la représentation détaillée. Elle est obtenue en remplaçant dans la représentation détaillée le condensateur par une source de tension de Thévenin et une résistance de Thévenin. Cela est obtenu par une 5 application de la méthode des trapèzes. Une troisième représentation connue de l'homme du métier est appelée en moyenne (« averaged » en langue anglaise). Dans cette représentation, on considère que tous les sous-modules sont identiques en ce qui concerne l'énergie stockée et qu'ils sont contrôlés de manière à 10 obtenir une tension sinusoïdale équivalente au bornes du demi-bras. L'utilisation de ces trois représentations n'est néanmoins pas suffisante pour illustrer le comportement global d'un convertisseur du type visé ci-avant. Ces représentations ne sont adaptées qu'aux états contrôlés des sous-modules. 15 Pour pouvoir mettre en oeuvre des simulations des états bloqués, différentes solutions ont été proposées. Il a été proposé dans le document « Modular multilevel converter Cmodels for electromagnetic transients » (Saad et al., Power Delivery, IEEE Transactions on, 29(3), (2014): 1481-1489) de basculer entre deux 20 desdites représentations lorsqu'un convertisseur bascule vers un état bloqué. Plus précisément, ce document décrit l'utilisation de la représentation détaillée pour l'état contrôlé et l'utilisation de la représentation équivalente pour l'état bloqué. Un inconvénient de cette solution est qu'il est difficile de gérer la transition vers l'état bloqué. 25 Dans le document « Validation of a MMC mode) in a real-time simulation platform for industrial HIL tests » (Dennetiere et al., Power & Energy Society General Meeting, 2015 IEEE (pp. 1-5). IEEE), il a été proposé d'utiliser un modèle semi-analytique utilisant un modèle analytique pour l'état contrôlé et un modèle de circuit pour l'état bloqué. 30 Ce modèle n'est adapté que pour la représentation en moyenne. Enfin, il a été proposé dans le document « A Novel Modular Multilevel Converter Modelling Technique Based on Semi-Analytical Models » (International Conference on Renewable Energy: Generation and Applications, 2016) d'adapter le modèle semi-analytique décrit ci-avant 35 aux autres représentations connues. 3053494 4 Cela étant, ce modèle requiert la simulation de circuits comportant des diodes (qui correspondent aux diodes de roue libre des transistors), ce qui maintient trop élevé le nombre de variables dans les simulations. L'invention vise notamment à pallier ces inconvénients. 5 Objet et résumé de l'invention 10 La présente invention répond à ce besoin en proposant un procédé de simulation d'un convertisseur modulaire multiniveaux comportant des demi-bras munis de sous-modules comprenant chacun un condensateur, chaque sous-module pouvant être dans un état bloqué ou contrôlé, l'état contrôlé comprenant un état dit connecté dans lequel le 15 condensateur du sous-module est connecté en série dans le demi-bras, et un état dit contourné dans lequel le condensateur du sous-module est contourné, Selon une caractéristique générale de ce procédé, pour simuler le convertisseur, on utilise une représentation du convertisseur dans laquelle 20 chaque demi-bras comporte une source de tension dont la valeur est fournie par un modèle analytique unique qui illustre le comportement des sous-modules dans leurs états bloqués, contrôlé, connecté, et contourné. Dans la représentation, le demi-bras peut comporter d'autres éléments, en particulier un condensateur de demi-bras (représenté par un 25 calcul analytique), et une résistance. La valeur de cette résistance peut être égale au produit du nombre de sous-modules et de la valeur de la résistance de l'interrupteur du sous-module lorsque celui-ci-est passant dans l'état connecté du sous-module. Ainsi, contrairement à des solutions de l'art antérieur, il n'y a pas 30 de basculement entre deux modèles dont l'un serait adapté à l'état contrôlé et l'autre serait adapté à l'état basculé. Le modèle analytique peut être obtenu en choisissant une représentation connue d'un demi-bras du convertisseur, et ce modèle correspond à un ensemble unique d'équations propre au convertisseur. 35 Selon un mode particulier de mise en oeuvre, le modèle analytique unique comprend un système d'équations qui utilise au moins une variable 3053494 5 pour indiquer si au moins un module est bloqué ou contrôlé et une variable pour indiquer le sens du courant dans le demi-bras. L'utilisation d'une telle variable permet de mettre facilement en équation le passage d'un état contrôlé à bloquer sans opérer de 5 basculement entre différents systèmes d'équations. Une variable peut être utilisée pour l'ensemble du demi-bras, mais il est également possible d'utiliser un nombre de ces variables égal au nombre des sous-modules du demi-bras. Cela permet de traiter les cas où l'on considère que tous les sous-modules sont bloqués simultanément 10 ainsi que les cas où tous les sous-modules ont un comportement qui leur est propre. La variable peut être un signal égal à 0 si le sous-module (ou les sous-modules) est (ou sont) contrôlé(s) et égal à 1 si le sous-module (ou les sous-modules) d'indice i est (ou sont) bloqué(s). 15 Selon un mode particulier de mise en oeuvre, le système analytique unique utilise en outre au moins une variable pour indiquer si au moins un sous-module est connecté ou contourné. Selon un mode particulier de mise en oeuvre, le modèle analytique unique est obtenu à partir d'une représentation d'un demi-bras détaillée 20 dans laquelle chaque sous-module comporte un condensateur et deux résistances, les résistances correspondant à des interrupteurs de sous-module (par exemple à des IGBT). Selon un mode particulier de mise en oeuvre, le système d'équations s'écrit : CA-signoarm)11 25 vcsmi = f [ia----U-i rm g (1 Ubloci) larmUbloci / 2 LiN i=1 Vcsmi, N Vm = vI Vcsmi ligi (1 Ubloci) VcsmiUbloci ( 2 1±sign(iarin)) avec i un indice désignant un module et allant de 1 à N le nombre de modules dans un demi-bras, 30 C la capacité de chaque condensateur de sous-module, vcsmi la valeur de la tension associée au condensateur du sous-module d'indice i, vctot la somme des tensions vcsmi, 3053494 6 ugi un signal égal à 0 si le sous-module d'indice i est contourné et égal à 1 si le sous-module d'indice i est connecté, ubioci un signal égal à 0 si le sous-module d'indice i est contrôlé et égal à 1 si le sous-module d'indice i est bloqué, 5 i'm la valeur du courant qui traverse le demi-bras, sign(i'm) un signal qui indique le sens du courant i'm, égal à 1 s'il est positif et égal à -1 s'il est négatif, et vm la valeur de la tension de la source de tension du demi-bras dans la représentation du convertisseur. 10 Selon un mode particulier de mise en oeuvre, le système analytique unique est obtenu à partir d'une représentation d'un demi-bras équivalente, dans laquelle chaque sous-module comporte deux résistantes correspondant à des interrupteurs de sous-modules (par exemple à des IGBT), et une source de tension de Thévenin en série avec une résistance 15 de Thévenin correspondant à un condensateur de sous-module. De manière alternative, on peut utiliser une source de courant de Norton et une résistance de Norton à la place de la source de tension de Thévenin et de la résistance de Thévenin. Selon un mode particulier de mise en oeuvre, le système 20 d'équations s'écrit, dans le cas où une source de tension de Thévenin est utilisée en série avec une source de courant de Thévenin : ( C AsignoaR11= L_onugi _off (_ u1 _Nocif + Ronubioci 2l Roffubloci (1-sign(iarm)) '. 2 (l+signOarm)) R21 = {Roffligi Ron (1 - tigi)] (1 - %loci) + RaffUbioci 2 25 Ronubloci (1-sign2(iarm)), 11-sign(iarm) lsmi = iarmUgi(1 - Ubiaci) \ iarm Ubioci 2 VCsmi = RCiSMi VCsmi R,(t)= (R2i*(Rii+Rc)) Rrheqi = (R21 +Ri1+Ra 3053494 7 vulegi = vcsmi (R2i+Ri+Rd N - V VCtot L-d=1 Csmi' vN D Vm = Z4=1 i'theqi larm Vthecii) avec i un indice désignant un module et allant de 1 à N le nombre de 5 modules dans un demi-bras, C la capacité de chaque condensateur de sous-module, vcsmi la valeur de la tension associée au condensateur du sous-module d'indice i, yctot la somme des tensions ycsmi, 10 ugi un signal égal à 0 si le sous-module d'indice i est contourné et égal à 1 si le sous-module d'indice i est connecté, uhioci un signal égal à 0 si le sous-module d'indice i est contrôlé et égal à 1 si le sous-module d'indice i est bloqué, iarm la valeur du courant qui traverse le demi-bras, 15 sign(iarm) un signal qui indique le sens du courant i'm, égal à 1 s'il est positif et égal à -1 s'il est négatif, et vm la valeur de la tension de la source de tension du demi-bras dans la représentation du convertisseur, R11 la valeur de la résistance du sous-module d'indice i correspondant à 20 l'interrupteur du sous-module qui est passant lorsque le sous-module est connecté, R2i la valeur de la résistance du sous-module d'indice i correspondant à l'interrupteur du sous-module qui est passant lorsque le sous-module est contourné, 25 Ro' la valeur de la résistance d'un interrupteur de sous-module lorsque cet interrupteur est passant, Roff la valeur de la résistance d'un interrupteur de sous-module lorsque cet interrupteur est bloqué, ismi la valeur du courant qui traverse le condensateur du sous-module, 30 Rc la résistance de Thévenin équivalente pour tous les sous-modules, t le temps, 3,T un pas d'échantillonage, Rtheqi la résistance de Thévenin équivalente, et vtheqi la tension de Thévenin équivalente. 35 Selon un mode particulier de mise en oeuvre, le système analytique unique est obtenu à partir d'une représentation d'un demi-bras R21 3053494 8 en moyenne, dans laquelle on considère que tous les sous-modules sont identiques et qu'ils sont contrôlés de la même manière. Selon un mode particulier de mise en oeuvre, le système d'équation s'écrit : 5 ic = m* iarm(1 - Ubloc) + iarmUbloc (l+sign(iarm) 2 ), ve = ic f -tot ctot' l+sign(iarm)), Vm = In Vctot (1 - Ubloc) + VctotUbloc ( 2 Cuit la capacité équivalente de l'ensemble des sous-modules du demi-bras, vctot la valeur de la tension équivalente de l'ensemble des condensateurs 10 des sous-modules du demi-bras, ic une valeur de courant équivalente, Ubloc un signal égal à 0 si tous les sous-modules sont contrôlés et égal à 1 si tous les sous-modules sont bloqués, iarm la valeur du courant qui traverse le demi-bras, 15 sign(i'm) un signal qui indique le sens du courant larm, égal à 1 s'il est positif et égal à -1 s'il est négatif, m un indice de modulation, et vm la valeur de la tension de la source de tension du demi-bras dans la représentation du convertisseur. 20 Le procédé tel que défini ci-avant peut être mis en oeuvre par un système informatique. L'invention propose également un programme d'ordinateur comportant des instructions pour l'exécution des étapes d'un procédé tel que défini ci-avant lorsque ledit programme est exécuté par un 25 processeur. L'invention propose également un support d'enregistrement lisible par un processeur sur lequel est enregistré un programme d'ordinateur comprenant des instructions pour l'exécution des étapes d'un procédé tel que défini ci-avant. 30 On peut noter que les programme d'ordinateur mentionnés dans le présent exposé peuvent utiliser n'importe quel langage de programmation, et être sous la forme de code source, code objet, ou de code intermédiaire entre code source et code objet, tel que dans une forme partiellement compilée, ou dans n'importe quelle autre forme 35 souhaitable. 3053494 9 De plus, les supports d'enregistrement (ou d'information) mentionnés dans le présent exposé peuvent être n'importe quelle entité ou dispositif capable de stocker le programme. Par exemple, le support peut comporter un moyen de stockage, tel qu'une ROM, par exemple un 5 CD ROM ou une ROM de circuit microélectronique, ou encore un moyen d'enregistrement magnétique, par exemple une disquette (floppy disc) ou un disque dur. D'autre part, les supports d'enregistrement peuvent correspondre à un support transmissible tel qu'un signal électrique ou optique, qui peut 10 être acheminé via un câble électrique ou optique, par radio ou par d'autres moyens. Le programme selon l'invention peut être en particulier téléchargé sur un réseau de type Internet. Alternativement, les supports d'enregistrement peuvent correspondre à un circuit intégré dans lequel le programme est incorporé, 15 le circuit étant adapté pour exécuter ou pour être utilisé dans l'exécution du procédé en question. Enfin, il est proposé un système informatique comprenant un processeur et une mémoire comprenant le programme d'ordinateur tel que défini ci-avant pour l'exécution des étapes dudit procédé sur le 20 processeur du système informatique. Brève description des dessins 25 D'autres caractéristiques et avantages de la présente invention ressortiront de la description faite ci-dessous, en référence aux dessins annexés qui en illustrent un exemple dépourvu de tout caractère limitatif. Sur les figures : - la figure 1 représente de façon schématique la structure d'un 30 convertisseur modulaire multiniveaux selon l'art antérieur, - la figure 2 est une représentation schématique d'un sous-module du convertisseur de la figure 1, - la figure 3 représente de façon schématique la représentation d'un demi-bras selon un mode de mise en oeuvre de l'invention, 35 - la figure 4 est un schéma d'un banc de simulation comprenant un convertisseur simulé selon un mode de mise en oeuvre de l'invention, 3053494 10 - les figures 5A et 5B sont des graphiques illustrant des résultats de simulations selon un mode de mise en oeuvre de l'invention, - les figures 6A, 6B, et 6C sont des graphiques qui illustrent des résultats de simulations selon un mode de mise en oeuvre de l'invention. 5 Description détaillée d'un mode de réalisation 10 Sur la figure 1, on a représenté un convertisseur modulaire multiniveaux de type MMC selon la technique antérieur. Ce convertisseur est ici utilisé pour convertir une tension continue Vdc apparaissant entre les bornes DC+ et DC- en trois phases alternatives notées cpa, cpb, et cpc. 15 Le convertisseur comporte une pluralité de sous-modules SM agencés en série au sein de bras formés par des demi-bras UA, UB, UC, LA, LB et LC (la lettre U indiquant que le demi-bras est un demi-bras supérieur, la lettre L indiquant que le demi-bras est un demi-bras inférieur). On notera que chaque demi-bras est muni d'une bobine Lam. 20 En outre, chaque demi-bras est traversé par un courant qui lui est propre noté ual -ubf .ucr la/ -11DI et i1 I et i respectivement associés aux bras UA, . UB, UC, LA, LB et LC. Sur la figure 2, on a représenté plus en détail la structure d'un sous-module SM selon l'art antérieur. 25 Ce sous-module SM comporte deux transistors (ou interrupteurs) de type IGBT et référencés T1 et T2 sur la figure. Lorsque le transistor T1 est passant et que le transistor T2 est bloqué, le sous-module est dans un état contrôlé et connecté. Lorsque le transistor T2 est passant et que le transistor T1 est bloqué, le sous-module est dans un état contrôlé et 30 contourné. Lorsque les deux transistors T1 et T2 sont bloqués, le sous-module SM est dans son état bloqué. Sur la figure 2, on a également représenté le courant Iarm, c'est-à-dire le courant qui travers le bras dans lequel est placé le sous-module 35 SM. 3053494 11 On choisit la convention de sens du courant suivante pour le courant Iarm : dans le sens positif (celui représenté), la diode de roue-libre du transistor T1 peut être traversée par le courant ; dans le sens négatif, la diode de roue-libre du transistor T2 peut être traversée par le 5 courant. Sur la figure 3, on a représenté un demi-bras dans une représentation pour la simulation selon un mode de mise en oeuvre de l'invention. Dans cette représentation, le demi-bras DB comporte une source de 10 tension vm, une bobine Lam, et une résistance Rami dont la valeur est égale au produit du nombre de sous-modules N et de la valeur de la résistance Ron de l'interrupteur du sous-module lorsque celui-ci est passant. La source de tension vm, a une valeur fournie par un modèle 15 analytique unique MOD, lequel comporte une pluralité d'entrées référencées Inputs, Input2,... Inputs et une pluralité de sorties référencées Outputs, Output2,... (les sorties comprennent la valeur de la source de tension vm). Comme on peut le voir sur la figure, le modèle MOD peut être 20 élaboré à partir de l'une des trois représentations de demi-bras connue pour les convertisseurs modulaires multi-niveaux : la représentation détaillée RDB1, la représentation équivalente RDB2, ou la représentation en moyenne RDB3. Ces représentations permettent d'écrire un unique système 25 d'équations qui donnera la valeur de la source de tension vm, en tenant compte de l'état des sous-modules (bloqué ou contrôlé), par exemple en utilisant une variable indiquant cet état. Dans la représentation RDB1, chaque sous-module est analogue à un sous-module tel que décrit en référence à la figure 2 mais dans lequel 30 les deux interrupteurs T1 et T2 sont remplacés respectivement par des résistances Ri et R2. En utilisant la représentation RDB1, le système d'équations s'écrit : Vcsmi = f (1 - Ubioci) iarmUbioci (1-Fsign2(iarm))1, 35 N ' Vctot 1-4=1 - csmiP 3053494 12 v 'N 1.1-sign(iarm)), Vm = ZJi=1 v csmi ugi (1 - ubloci) vcsmiubloci 2 avec i un indice désignant un module et allant de 1 à N le nombre de modules dans un demi-bras, C la capacité de chaque condensateur de sous-module, 5 vc.; la valeur de la tension associée au condensateur du sous-module d'indice i, vctot la somme des tensions vcsmi, ugi un signal égal à 0 si le sous-module d'indice i est contourné et égal à 1 si le sous-module d'indice i est connecté, 10 LI -bloci un signal égal à 0 si le sous-module d'indice i est contrôlé et égal à 1 si le sous-module d'indice i est bloqué, i'm la valeur du courant qui traverse le demi-bras, sign(iarm) un signal qui indique le sens du courant iarm, égal à 1 s'il est positif et égal à -1 s'il est négatif, et 15 vm la valeur de la tension de la source de tension du demi-bras dans la représentation du convertisseur. Dans la représentation RDB2, chaque sous-module est analogue à un sous-module de la représentation RDB1, mais dans lequel le condensateur C est remplacé par une source de tension de Thévenin en 20 série avec une résistance de Thévenin. Le système d'équations s'écrit alors : Rii = [RonUgi Roff (1 - Ugi)1 (1 Ubloci) ROnliblOCi (14"Sign(iann)) 2 Roffubloci (1-sign(iarm)) 2 (1.+sign(iarm)) R21 = [RoffUgi Ron (1 - 1%31(1 Ubloci) RoffUbloci 2 25 Ronubloci (1-sign 2 aarin)) ismi = iarmUgi(1 ubloci) iarm %loci (l+sign(iarm) 2), Vcsmi = Rcismi + vcsmi(t - AT), Rc (t) = (R2.*(122.+Rc)) Rth = " eqi (R2I+R1i+Ra' 3053494 13 R21 Vtheqi = VCsmi (R2i+Rli+RC)' Vctot - N Vm = Rtheqi iarm Vtheqi' avec i un indice désignant un module et allant de 1 à N le nombre de 5 modules dans un demi-bras, C la capacité de chaque condensateur de sous-module, vcsmi la valeur de la tension associée au condensateur du sous-module d'indice i, vrtot la somme des tensions vrsini, 10 ugi un signal égal à 0 si le sous-module d'indice i est contourné et égal à 1 si le sous-module d'indice i est connecté, ubloci un signal égal à 0 si le sous-module d'indice i est contrôlé et égal à 1 si le sous-module d'indice i est bloqué, iarm la valeur du courant qui traverse le demi-bras, 15 sign(iarm) un signal qui indique le sens du courant i'm, égal à 1 s'il est positif et égal à -1 s'il est négatif, et vm la valeur de la tension de la source de tension du demi-bras dans la représentation du convertisseur, R11 la valeur de la résistance du sous-module d'indice i correspondant à 20 l'interrupteur du sous-module qui est passant lorsque le sous-module est connecté, R21 la valeur de la résistance du sous-module d'indice i correspondant à l'interrupteur du sous-module qui est passant lorsque le sous-module est contourné, 25 R' la valeur de la résistance d'un interrupteur de sous-module lorsque cet interrupteur est passant, Roff la valeur de la résistance d'un interrupteur de sous-module lorsque cet interrupteur est bloqué, ismi la valeur du courant qui traverse le condensateur du sous-module, 30 Rr la résistance de Thévenin équivalente pour tous les sous-modules, t le temps, AT un pas d'échantillonage, Rtheqi la résistance de Thévenin équivalente, et Vtheqi la tension de Thévenin équivalente. 35 Dans la représentation RDB3, on considère que tous les sous- modules sont identiques en ce qui concerne leur énergie stockée et qu'ils 3053494 14 sont contrôlés de manière à obtenir une tension sinusoïdale équivalente au bornes du demi-bras. Ainsi, chaque demi-bras devient un circuit « buck- boost » dans cette représentation, avec une résistance et une source de tension. 5 Le système d'équation le système d'équation s'écrit : ic = m * iarm(1 Ubloc) + iarmlibloc (l+sign(iarm)) vctot ic 2 ctot' (l+sign(iarm) Vm = m * Vctot (1 - Ubloc) + Vctotubloc 2 ), Ctot la capacité équivalente de l'ensemble des sous-modules du demi-bras, 10 vctot la valeur de la tension équivalente de l'ensemble des condensateurs des sous-modules du demi-bras, ic une valeur de courant équivalente, Ubloc un signal égal à 0 si tous les sous-modules sont contrôlés et égal à 1 si tous les sous-modules sont bloqués, 15 iarm la valeur du courant qui traverse le demi-bras, sign(iarm) un signal qui indique le sens du courant 'arme égal à 1 s'il est positif et égal à -1 s'il est négatif, m un indice de modulation, et vm la valeur de la tension de la source de tension du demi-bras dans la 20 représentation du convertisseur. Sur la figure 4, on a représenté un banc de simulation dans lequel les représentations de convertisseur décrites ci-avant peuvent être utilisées. Ce banc de simulation comporte un réseau alternatif Gptc, un 25 réseau continu Gcc, et un convertisseur modulaire multiniveaux MMC. Sur la figure, on a également représenté la résistance du filtre Rf et l'inductance du filtre Lf du côté alternatif, ainsi que les résistances de lignes RDC, les inductances de lignes I-Dc et les capacités de lignes Cpc du côté continu. 30 Entre le convertisseur MMC et le réseau continu, on a placé des disjoncteurs continus DCCB (« DC Circuit Breaker » en langue anglaise), qui peuvent se déclencher en cas de court-circuit apparaissant dans le réseau continu. Cette protection s'ajoute à celle que fournit l'état bloqué du convertisseur MMC. 3053494 15 Les paramètres de simulation utilisés par les inventeurs sont les suivants : - Puissance nominale du convertisseur : 1000 mégawatts - Nombre de sous-modules par demi-bras :20 5 - Tension nominale du réseau alternatif : 320 kilovolts - Tension nominale du réseau continu : 640 kilovolts - Facteur de puissance nominal : 1 - Résistance Rf 0.005 p.u. - Inductance Lf : 0.18 p.u. 10 - Résistance Rami : 0.01 p.u. - Inductance Larm : 0.15 p.u. - Capacité du condensateur des sous-modules : 0.001 Farad La figure 5A est un graphique qui illustre le traitement d'une élévation (de type « step ») de puissance pour le MMC2. Plus précisément, 15 cette figure illustre le traitement d'une élévation de puissance active à 0.1 seconde et une élévation de puissance réactive à 0.3 seconde. Sur cette figure, on a représenté les évolutions des puissances actives pour les trois représentations (détaillée, équivalente, en moyenne). Comme on peut le voir sur la figure, les trois courbes se superposent bien 20 de sorte qu'il est délicat de les distinguer. On a également représenté sur cette figure les évolutions des puissances réactives pour les trois représentations (détaillée, équivalente, en moyenne). Comme on peut le voir sur la figure, les trois courbes se superposent bien de sorte qu'il est délicat de les distinguer. 25 Sur la figure 5B, on a représenté les évolutions de tension et de courant qui sont associées aux élévations de puissances de la figure 5A. Comme on peut le voir sur la figure, les trois courbes relatives au courant en utilisant les trois représentations se superposent bien de sorte qu'il est délicat de les distinguer. Tel est également le cas des trois courbes 30 relatives aux tensions. Au vu des figures 5A et 5B, on comprend bien que les trois représentations utilisées pour simuler le convertisseur sont bien apte à reproduire le comportement dynamique du convertisseur. Les figures 6A et 6B illustrent le traitement de l'apparition d'un 35 court-circuit dans le réseau continu. 3053494 16 Le convertisseur MMC est configuré pour entrer dans un état bloqué si une telle défaillance est détectée, par exemple en mesurant le courant circulant dans un bras. Si le courant circulant dans un bras dépasse 2 p.u., un contrôleur peut émettre un signal visant à bloquer ce 5 bras ou le convertisseur. La figure 6A illustre l'évolution de la tension continue lorsqu'un court-circuit apparait à 0.1 seconde. Sur la figure, deux courbes ont été représentées et il n'est pas possible de les distinguer. Une première courbe a été représentée pour illustrer le résultat de la simulation en 10 utilisant la représentation détaillée décrite ci-avant. Une deuxième courbe a été représentée pour illustrer le résultat d'une simulation sans utiliser de représentations simplifiée (avec des diodes de roue libre des interrupteurs simulées). A 0.25 secondes, le disjoncteur DC est déclenché. 15 La superposition des deux courbes de la figure 6A indique bien que la représentation détaillée est une bonne représentation du comportement du convertisseur dans son état bloqué. La figure 6B montre les évolutions du courant une fois que le disjoncteur a été déclenché. Deux courbes ont été représentée, une pour 20 l'utilisation de la représentation détaillée et une sans l'utilisation d'une représentation telle que décrite ci-avant. Les deux courbes se superposent encore. La figure 6C montre les évolutions du courant quand le convertisseur est dans un état bloqué avant que le disjoncteur ne soit 25 déclenché. Deux courbes ont été représentée, une pour l'utilisation de la représentation détaillée et une sans l'utilisation d'une représentation telle que décrite ci-avant. Les deux courbes se superposent encore. L'état bloqué des sous-modules d'un convertisseur (et donc l'état bloqué du convertisseur MMC) est donc bien simulé en utilisant une 30 représentation telle que décrite ci-avant. REVENDICATIONS1. Procédé de simulation d'un convertisseur modulaire multiniveaux comportant des demi-bras (DB) munis de sous-modules (SM) comprenant chacun un condensateur, chaque sous-module pouvant être dans un état bloqué ou contrôlé, l'état contrôlé comprenant un état dit connecté dans lequel le condensateur du sous-module est connecté en série dans le demi-bras, et un état dit contourné dans lequel le condensateur du sous-module est contourné, caractérisé en ce que pour simuler le convertisseur, on utilise une représentation du convertisseur dans laquelle chaque demi-bras comporte une source de tension dont la valeur est fournie par un modèle analytique unique (MOD) qui illustre le comportement des sous-modules dans leurs états bloqués, contrôlé, connecté, et contourné. 2. Procédé selon la revendication 1, dans lequel le modèle analytique unique comprend un système d'équations qui utilise au moins 20 une variable pour indiquer si au moins un module est bloqué ou contrôlé et une variable pour indiquer le sens du courant dans le demi-bras. 3. Procédé selon la revendication 2, dans lequel le système analytique unique utilise en outre au moins une variable pour indiquer si 25 au moins un sous-module est connecté ou contourné. 4. Procédé selon les revendications 2 et 3, dans lequel le modèle analytique unique est obtenu à partir d'une représentation d'un demi-bras détaillée (RDB1) dans laquelle chaque sous-module comporte un 30 condensateur et deux résistances, les résistances correspondant à des interrupteurs de sous-module. 5. Procédé selon la revendication 4, dans lequel le système d'équations s'écrit : 35 vcsmi = f 26- [iarmUgi (1 - Ubloci) (l+sign(iarillp 2 3053494 18 (l+sign(iarm) V - N ctot ) Vm = Vcsmi Ugi (1 ubloci) vcsmiubloci 2 J' avec i un indice désignant un module et allant de 1 à N le nombre de modules dans un demi-bras, 5 C la capacité de chaque condensateur de sous-module, vcsmi la valeur de la tension associée au condensateur du sous-module d'indice i, vct0t la somme des tensions vcsmi, ugi un signal égal à 0 si le sous-module d'indice i est contourné et égal à 1 10 si le sous-module d'indice i est connecté, ubloci un signal égal à 0 si le sous-module d'indice i est contrôlé et égal à 1 si le sous-module d'indice i est bloqué, i'm la valeur du courant qui traverse le demi-bras, sign(iarm) un signal qui indique le sens du courant iarm, égal à 1 s'il est 15 positif et égal à -1 s'il est négatif, et vm la valeur de la tension de la source de tension du demi-bras dans la représentation du convertisseur. 6. Procédé selon les revendications 2 et 3, dans lequel le système analytique unique est obtenu à partir d'une représentation d'un demi-bras équivalente (RDB2), dans laquelle chaque sous-module comporte deux résistantes correspondant à des interrupteurs de sous-modules, et une source de tension de Thévenin en série avec une résistance de Thévenin correspondant à un condensateur de sous-module. 7. Procédé selon la revendication 6, dans lequel le système d'équations s'écrit : Rli Ron + _ Roff (1 - u_ _gi)] (1 - ubloci) Ronubloci (1+sign2(iarm) = L\ ) Roffubloci (1-Sign(iarm)) 2 (i+sign(iarm)) R2i = [RoffUgi Ron (1- Ugi)](1 +Roffubioci ubloci) 2 (1-sign(iarm) Ronubloci 2 )' 1+sign(iarm) ismi = iarmugi (1 - ubloci) ) iarm ubloci 2 3053494 19 vcs.; = Rcismi + vcsnii(t - AT), Rc fit) = zc (R2.I*(Ri. +Rc)) Rthe = (R2i +Rii +Rc) vtheq; = Vcsmi (R2i +Rii +Rd YN v - V ctot -i=1 csmi Vm = EN E> - i=1 ntheqi larm Vthech ' avec i un indice désignant un module et allant de 1 à N le nombre de modules dans un demi-bras, C la capacité de chaque condensateur de sous-module, 10 vcs.; la valeur de la tension associée au condensateur du sous-module d'indice i, vctot la somme des tensions vcsini, ug; un signal égal à 0 si le sous-module d'indice i est contourné et égal à 1 si le sous-module d'indice i est connecté, 15 ubloci un signal égal à 0 si le sous-module d'indice i est contrôlé et égal à 1 si le sous-module d'indice i est bloqué, im.m la valeur du courant qui traverse le demi-bras, sign(i'm) un signal qui indique le sens du courant iarm, égal à 1 s'il est positif et égal à -1 s'il est négatif, et 20 vm la valeur de la tension de la source de tension du demi-bras dans la représentation du convertisseur, R1; la valeur de la résistance du sous-module d'indice i correspondant à l'interrupteur du sous-module qui est passant lorsque le sous-module est connecté, 25 R21 la valeur de la résistance du sous-module d'indice i correspondant à l'interrupteur du sous-module qui est passant lorsque le sous-module est contourné, R' la valeur de la résistance d'un interrupteur de sous-module lorsque cet interrupteur est passant, 30 Roff la valeur de la résistance d'un interrupteur de sous-module lorsque cet interrupteur est bloqué, ism; la valeur du courant qui traverse le condensateur du sous-module, Rc la résistance de Thévenin équivalente pour tous les sous-modules, R2i 5 3053494 20 t le temps, AT un pas d'échantillonage, Rtheqi la résistance de Thévenin équivalente, et vtheqi la tension de Thévenin équivalente. 8. Procédé selon les revendications 2 et 3, dans lequel le système analytique unique est obtenu à partir d'une représentation d'un demi-bras en moyenne (RDB3), dans laquelle on considère que tous les sous-modules sont identiques et qu'ils sont contrôlés de la même manière. 9. Procédé selon la revendication 8, dans lequel le système d'équation s'écrit : c+signoar.)) ic m* larm(1 ubloc) iarmubloc 2 --tot f Ctot' ii-signoarm) 15 Vm = m * vctot(l - ubioc) + vctotubioc 2 Ctot la capacité équivalente de l'ensemble des sous-modules du demi-bras, vctet la valeur de la tension équivalente de l'ensemble des condensateurs des sous-modules du demi-bras, ic une valeur de courant équivalente, 20 U -bloc un signal égal à 0 si tous les sous-modules sont contrôlés et égal à 1 si tous les sous-modules sont bloqués, iarm la valeur du courant qui traverse le demi-bras, sign(iorm) un signal qui indique le sens du courant iarm, égal à 1 s'il est positif et égal à -1 s'il est négatif, 25 m un indice de modulation, et vm la valeur de la tension de la source de tension du demi-bras dans la représentation du convertisseur. 10. Programme d'ordinateur comportant des instructions pour 30 l'exécution des étapes d'un procédé selon l'une quelconque des revendications 1 à 9 lorsque ledit programme est exécuté par un processeur. 11. Support d'enregistrement lisible par un processeur sur lequel 35 est enregistré un programme d'ordinateur comprenant des instructions 5 10 3053494 21 pour l'exécution des étapes d'un procédé selon l'une quelconque des revendications 1 à 9. 12. Système informatique comprenant un processeur et une 5 mémoire comprenant le programme d'ordinateur selon la revendication 10 pour l'exécution des étapes dudit procédé sur le processeur du système informatique.