Brevet FR3054920A1 — publié le 20180209

Dispositif compact de mémoire non volatile Des modes de réalisation de l'invention concernent les mémoires non volatiles. Il existe aujourd'hui un besoin constant de réduction de la taille des cellules-mémoire. Ainsi, selon un mode de réalisation, il est proposé une cellule- mémoire particulièrement compacte présentant un encombrement sur silicium sensiblement équivalente à une empreinte d'un transistor. Selon un aspect, il est proposé un dispositif de mémoire non volatile, comprenant au moins une cellule-mémoire comprenant un transistor de sélection comportant une grille de sélection isolée enterrée dans une région semi-conductrice de substrat, une région semiconductrice de source contactant une partie inférieure de ladite grille de sélection isolée enterrée, un transistor d'état comportant une grille flottante possédant au moins une partie isolée et enterrée dans ladite région de substrat au- dessus d'une partie supérieure de la grille de sélection isolée et enterrée, une région semiconductrice de drain, et une grille de commande isolée de la grille flottante et située en partie au-dessus de la grille flottante, les régions de source, de drain et de substrat ainsi que la grille de commande étant individuellement polarisables. Ainsi, dans cette cellule-mémoire, le transistor de sélection est un transistor enterré et le transistor d'état est au moins en partie enterré avec les grilles de sélection, flottante et de commande empilées les unes sur les autres, ce qui permet de réduire l'encombrement surfacique sur silicium d'une telle cellule-mémoire. Une telle cellule mémoire est avantageusement effaçable par effet Fowler-Nordheim et programmable par injection de porteurs chauds côté source, phénomène connu par l'homme du métier sous l'acronyme anglosaxon SSI (« Source Side Injection »). 3054920 2 En variante, la grille flottante peut être totalement enterrée dans le substrat. Selon encore une autre variante possible, la grille flottante peut comporter deux blocs isolés, séparés par une première partie de la 5 grille de commande s'étendant jusqu'au voisinage de la grille de sélection isolée enterrée, et surmontés par une deuxième partie de la grille de commande. En général, et notamment dans le cadre d'une incorporation de la cellule-mémoire au sein d'un plan-mémoire comportant une matrice 10 de cellules-mémoire, la région de substrat peut comporter deux zones de substrat individuellement polarisables et situées de part et d'autre de la grille de sélection enterrée et de ladite au moins une partie enterrée de la grille flottante. De même, la région de drain peut comporter deux zones de 15 drain individuellement polarisables et situées de part et d'autre de ladite au moins une partie enterrée de la grille flottante. Selon un mode de réalisation, le dispositif de mémoire comprend un plan mémoire comportant plusieurs cellules-mémoire arrangées matriciellement selon des premières lignes parallèles à une 20 première direction et des deuxièmes lignes parallèles à une deuxième direction. Les grilles de commande de toutes les cellules d'une même première ligne sont alors polarisables par une première métallisation. Les zones de drain de toutes les cellules-mémoire d'une même 25 première ligne sont polarisables par une deuxième métallisation, par exemple une ligne de bits, et deux cellules-mémoire adjacentes d'une même première ligne partagent une zone de drain commune. Les grilles de sélection de toutes les cellules d'une même deuxième ligne sont polarisables par une troisième métallisation, par 30 exemple une ligne de mots, et deux cellules-mémoire adjacentes d'une même première ligne partagent une zone de substrat commune. Toutes les zones de substrat communes d'une même deuxième ligne sont alors polarisables par une quatrième métallisation, par exemple parallèle à la ligne de mots. 3054920 3 Enfin, les régions de source de toutes les cellules-mémoire du plan-mémoire sont polarisables simultanément, en général par l'intermédiaire de plusieurs zones de contact afin de minimiser la résistance d'accès aux régions de source. 5 Selon un autre aspect, il est proposé un procédé d'effacement d'une cellule-mémoire d'un dispositif de mémoire tel que défini ci-avant comprenant une application d'une différence de potentiel d'effacement, supérieure à un seuil d'effacement, entre la grille de commande et la région de substrat, la tension présente sur la grille de 10 sélection enterrée étant adaptée pour éviter un claquage du matériau isolant destiné à isoler la grille de sélection enterrée de la région de substrat. Ceci peut être obtenu en laissant flottant le potentiel de la grille de sélection ou bien par application d'une première tension sur la grille de sélection enterrée adaptée pour éviter ledit claquage du 15 matériau isolant destiné à isoler la grille de sélection enterrée de la région de substrat. Dans un tel procédé d'effacement, on peut en outre par exemple laisser flottant le potentiel de la région de drain et laisser flottant le potentiel de la région de source ou bien lui appliquer une tension 20 nulle. Dans le cas où la région de substrat comporte deux zones de substrat et la région de drain comporte deux zones de drain, on peut appliquer la différence de potentiel d'effacement, supérieure au seuil d'effacement, entre la grille de commande et l'une au moins des deux 25 zones de substrat tout en laissant flottant le potentiel de la grille de sélection ou en lui appliquant ladite première tension sur la grille de sélection enterrée qui est adaptée pour éviter un claquage du matériau isolant destiné à isoler la grille de sélection enterrée de la région de sub strat. 30 Par ailleurs, on peut laisser flottant le potentiel des deux zones de drain tout en laissant flottant le potentiel de la région de source ou bien en lui appliquant une tension nulle. Une autre variante est possible pour procéder à l'effacement d'une cellule-mémoire d'un tel dispositif de mémoire. Selon cette 3054920 4 autre variante, on peut appliquer une deuxième tension sur la grille de commande et appliquer une troisième tension sur la grille de sélection de façon à générer une différence de potentiel d'effacement, supérieure à un seuil d'effacement, entre la grille de commande et la 5 grille de sélection. Le potentiel et la région de substrat peuvent être laissés flottants ou bien la région de substrat peut être polarisée avec une tension nulle. La troisième tension, appliquée sur la grille de sélection, est la 10 encore adaptée pour éviter un claquage du matériau isolant destiné à isoler la grille de sélection enterrée de la région de substrat. En d'autres termes, selon cette autre variante, la différence de potentiel d'effacement est appliquée entre la grille de commande et la grille de sélection alors que dans la variante d'effacement précédente, 15 la différence de potentiel d'effacement était appliquée entre la grille de commande et la région de substrat. Là encore, selon cette autre variante, on peut laisser flottant le potentiel de la région de drain, et on laisse flottant le potentiel de la région de source ou bien on lui applique une tension nulle. 20 Selon un autre aspect, il est proposé un procédé de programmation d'une cellule-mémoire d'un dispositif de mémoire tel que défini ci-avant, comprenant une application d'une différence de potentiel de programmation, supérieure à un seuil de programmation (en général inférieure au seuil d'effacement) entre la grille de 25 commande et la région de substrat, et une application d'une quatrième tension sur la grille de sélection enterrée, adaptée pour rendre passant le transistor de sélection. On applique par ailleurs avantageusement une tension de programmation sur la région de drain et une tension nulle sur la région 30 de source. Lorsque la région de drain comporte deux zones de drain on peut appliquer la tension de programmation sur l'une des deux zones de drain ou sur les deux. Selon encore un autre aspect, il est proposé un procédé de lecture d'une cellule-mémoire d'un dispositif de mémoire tel que 3054920 5 défini ci-avant, comprenant une application d'une tension de commande de lecture sur la grille de commande, une application d'une cinquième tension sur la grille de sélection de façon à rendre passant le transistor de sélection et une application d'une tension de lecture 5 sur la région de drain, la région de source et la région de substrat étant reliées à une tension nulle (la masse par exemple). Lorsqu'on utilise, dans le cadre de l'effacement d'un plan-mémoire du dispositif, la variante d'effacement prévoyant l'application de la différence de potentiel d'effacement entre la grille 10 de commande et la région de substrat, on peut alors effacer deux cellules-mémoire adjacentes appartenant à une même première ligne du dispositif de mémoire, en appliquant ladite différence de potentiel d'effacement entre les grilles de commande de toutes les cellules-mémoire de ladite première ligne et la zone de substrat commune à ces 15 deux cellules-mémoire adjacentes. Par contre, lorsqu'on utilise la variante d'effacement prévoyant l'application de la différence de potentiel d'effacement entre la grille de commande et la grille de sélection, on peut effacer une cellule-mémoire à la fois du dispositif de mémoire en appliquant la deuxième 20 tension sur la grille de commande et la troisième tension sur la grille de sélection de la cellule-mémoire de façon à générer la différence de potentiel d'effacement entre la grille de commande et la grille de sélection de cette cellule-mémoire uniquement. On peut également programmer une cellule-mémoire d'un plan- 25 mémoire du dispositif de mémoire tel que défini ci-avant en appliquant le procédé de programmation tel que défini ci-avant en appliquant la différence de potentiel de programmation entre la grille de commande et la région de substrat de cette cellule-mémoire tout en rendant passant le transistor de sélection de cette cellule-mémoire. 30 On peut également lire une cellule-mémoire du plan-mémoire du dispositif de mémoire tel que défini ci-avant en appliquant le procédé de lecture tel que défini ci-avant en appliquant la tension de commande de lecture sur la grille de commande de cette cellule- 3054920 6 mémoire tout en rendant passant uniquement le transistor de sélection de cette cellule-mémoire. D' autres avantages et caractéristiques de l' invention apparaîtront à l'examen de la description détaillée de modes de 5 réalisation et de mise en oeuvre, nullement limitatifs, et des dessins annexés sur lesquels : -les figures 1 à 22 ont trait, schématiquement, à différents aspects de l'invention. Sur la figure 1, la référence CEL désigne une cellule-mémoire 10 non volatile comprenant un transistor de sélection TRS et un transistor d'état TR. Le transistor de sélection est ici un transistor vertical enterré comportant une grille de sélection isolée SG enterrée au sein d'une région de substrat. 15 Le transistor d'état TR comporte une grille flottante FG, possédant, dans ce mode de réalisation, une partie 10 enterrée dans la région de substrat et une partie 11 saillant au-dessus de la région de sub strat. Le transistor d'état TR comporte par ailleurs une grille de 20 commande CG isolée de la grille flottante FG, et plus particulièrement ici de la partie supérieure saillante 11 de cette grille flottante, par un matériau isolant OX1, par exemple un oxyde de grille tel que du dioxyde de silicium, sans que cet exemple ne soit limitatif. La cellule-mémoire CEL comporte par ailleurs dans la région 25 de substrat, une région de drain et une région de source S. La grille de sélection enterrée SG est électriquement isolée de la région de substrat et de la région de source S par un matériau isolant OX3 qui peut être du type oxyde de grille comme par exemple du dioxyde de silicium. 30 De ce fait, la région de source S est au contact de la partie inférieure isolée 31 de la grille de sélection SG. La partie enterrée 10 de la grille flottante FG est quant à elle électriquement isolée de la partie supérieure 30 de la grille de 3054920 7 sélection SG par un matériau isolant OX2 qui peut être là encore du type oxyde de grille comme par exemple du dioxyde de silicium. Enfin, la partie enterrée 10 de la grille flottante est électriquement isolée de la région de substrat et de la région de drain 5 par un matériau isolant OX4 qui peut être là encore du type oxyde de grille comme par exemple du dioxyde de silicium. L'épaisseur du matériau isolant OX2 est au moins égale, et de préférence supérieure, à l'épaisseur des autres matériaux isolants OX1, OX3 et OX4 de façon à générer un bon champ électrique entre la grille 10 de sélection et la grille flottante lors de la programmation de la cellule. Bien que la région de substrat et la région de drain puissent entourer complètement la grille de sélection enterrée et la partie enterrée de la grille flottante, ces deux régions comportent 15 généralement, notamment dans une optique d'intégration au sein d'un plan-mémoire comportant une matrice de cellules-mémoire, deux zones de substrat SB1 et SB2 et deux zones de drain Dl et D2 disposées de part et d'autre de la grille de sélection enterrée SG et de la partie enterrée 10 de la grille flottante. 20 Enfin, le transistor TR comporte de façon classique des espaceurs isolants ESP sur les flancs de la partie saillante 11 de la grille flottante et sur les flancs de la grille de commande CG. Dans l'exemple illustré ici, les deux zones de drain Dl et D2 viennent au contact de la partie enterrée isolée de la grille flottante. 25 Cela étant, ces deux zones de drain pourraient être également à distance de cette partie enterrée de grille flottante. Par ailleurs, comme on le verra plus en détails ci-après, la grille de commande CG, chacune des zones de drain Dl et D2, chacune des zones de substrat SB1 et SB2, la grille de sélection SG et la région 30 de source S sont individuellement polarisables par des lignes électriquement conductrices, telles que des métallisations. En d'autres termes, on peut les polariser de façon individuelle par des tensions qui peuvent être différentes ou identiques pour certaines au moins d'entre elles. 3054920 8 A cet égard comme il est classique dans ce domaine, des zones siliciurées (non représentées sur cette figure à des fins de simplifications) sont prévues pour permettre des prise de contact par des contacts électriquement conducteurs qui vont relier ces zones 5 siliciurées auxdites métallisations. A titre d'exemples, les zones de substrat SB1 et SB2 peuvent être de type de conductivité P tandis que la région de source et les zones de drain Dl et D2 peuvent être de type de conductivité N. Par ailleurs, l'épaisseur des différents matériaux isolants 10 dépend de la technologie utilisée et peut être par exemple de l'ordre de la centaine d'Angstrôms. Cela étant, comme on le verra plus en détail ci-après, l'épaisseur du matériau isolant OX3 est avantageusement choisie en fonction des tensions qui seront appliquées sur la grille de sélection 15 SG dans certains cas, de façon à éviter un claquage de ce matériau isolant OX3. On notera que le transistor de sélection TRS comporte une région de source S mais pas de région de drain proprement dite tandis que le transistor d'état TR comporte une région de drain Dl et D2 mais 20 pas de région de source proprement dite. Cela étant, comme il est d'usage dans ce domaine technique, et par abus de langage couramment utilisé par l'homme du métier, on utilise néanmoins le terme « transistor » pour désigner le transistor de sélection TRS et le transistor d'état TR malgré l'absence de région de 25 drain pour l'un et de région de source pour l'autre. On se réfère maintenant aux figures 2 à 5 pour décrire différents procédés d'effacement, de programmation et de lecture d'une cellule-mémoire telle que celle illustrée sur la figure 1. Comme on va le voir plus en détail, un telle cellule-mémoire 30 est effaçable par effet Fowler-Nordheim, c'est-à-dire que l'effacement comporte l'extraction des charges électriques contenues dans la grille flottante du transistor par effet tunnel, tandis que la cellule-mémoire est programmable par injection de porteurs côté source (SSI : Source Side Injection). 3054920 9 On se réfère maintenant plus particulièrement à la figure 2 pour illustrer un premier mode d'effacement de la cellule-mémoire CEL de la figure 1. On applique ici une différence de potentiel d'effacement 5 supérieure à un seul d'effacement entre la grille de commande CG et l'une des zones de substrat, par exemple la zone de substrat SB2. A titre d'exemple, un seuil d'effacement est par exemple de l'ordre de 14 volts. La différence de potentiel d'effacement est ici prise égale à 20 10 volts, ce qui est supérieur au seuil d'effacement. Cette différence de potentiel d'effacement est obtenue en appliquant par exemple une tension de -10 volts sur la grille de commande CG et une tension de +10 volts sur la zone de substrat SB2. L'autre zone de substrat SB1 peut être par exemple mise à la masse. 15 On peut appliquer sur la grille de sélection SG une première tension nulle voire une première tension de quelques volts ou encore laisser le potentiel de cette grille de sélection flottant. En tout état de cause, la tension présente sur cette grille de sélection doit être adaptée pour éviter un claquage du matériau isolant 20 OX3. Dans l'exemple décrit ici, un matériau OX3 ayant une épaisseur de 90 Angstrôms permet de supporter une différence de potentiel de l'ordre de 10 volts entre la grille de sélection SG et la zone de substrat SB2. Les deux zones de drain Dl et D2 peuvent être laissées 25 flottantes. En ce qui concerne la région de source, on peut par exemple soit lui appliquer une tension nulle (en la reliant à la masse par exemple), ou bien la laisser flottante. On se réfère maintenant plus particulièrement à la figure 3 pour 30 illustrer un deuxième mode d'effacement de la cellule-mémoire CEL. Dans cette variante, on applique la différence de potentiel d'effacement entre la grille de commande CG et la grille de sélection SG. Plus particulièrement, on applique une deuxième tension sur la grille de commande CG (par exemple une tension égale à -10 volts) et 3054920 10 une troisième tension sur la grille de sélection, par exemple une troisième tension égale à +10 volts. Par ailleurs, le potentiel des deux zones de substrat SB1 et SB2, c'est-à-dire le potentiel de la région de substrat, est laissé 5 flottant. En variante, les deux zones de substrat SB1 et SB2 peuvent être reliées à la masse (0 volt). Bien entendu, là encore, la troisième tension appliquée sur la grille de sélection SG est choisie pour éviter un claquage du matériau isolant OX3 compte tenu de la différence de potentiel entre la grille de 10 sélection SG et les zones de substrat SB1 et SB2. On peut laisser flottant le potentiel de la région de drain Dl et D2. On peut également laisser flottant le potentiel de la région de source ou bien lui appliquer une tension nulle. Comme on le verra plus en détail ci-après, ce mode 15 d'effacement permet d'effacer individuellement une cellule d'un plan- mémoire tandis que le mode d'effacement qui a été décrit en relation avec la figure 2 conduit à l'effacement simultané de deux cellules-mémoire adjacentes ayant une zone de substrat commune. On se réfère maintenant plus particulièrement à la figure 4 pour 20 illustrer un mode de programmation de la cellule CEL. Pour effectuer une telle programmation, on applique une différence de potentiel de programmation supérieure à un seuil de programmation qui est généralement inférieur au seuil d'effacement. A titre indicatif, un seuil de programmation est de l'ordre de 7 volts. Le 25 seuil de programmation est la valeur de tension à partir de laquelle la programmation s'effectue dans une durée acceptable compte tenu de l'application envisagée. Dans l'exemple décrit ici, on applique une tension de +10 volts sur la grille de commande CG tandis qu'on applique une tension nulle 30 sur les deux zones de substrats SB1 et SB2. Cette différence de potentiel de programmation de +10 volts est donc bien supérieure au seuil de programmation. 3054920 11 Par ailleurs, on applique une quatrième tension sur la grille de sélection enterrée, ici 1,5 volts, adaptée pour rendre passant le transistor de sélection. En ce qui concerne les zones de drains Dl et D2 on applique 5 sur les deux ou au moins sur l'une des deux une tension de programmation, par exemple comprise entre 3 et 5 volts, par exemple de l'ordre de 4 volts, de façon à obtenir un courant de drain suffisant tandis qu'on applique une tension nulle sur la région de source S. La programmation se fait ici par le phénomène SSI (« Source 10 Side Injection »). Plus précisément une différence de potentiel est créée le long du canal grâce l'espacement, par l'oxyde OX2, de la grille flottante et la grille de sélection, ainsi que, par la différence de potentiels de ces deux grilles. Le potentiel de la grille flottante est suffisamment 15 supérieur à celui de la grille de sélection. Ainsi un champ électrique vertical est généré dans la zone de canal qui sépare ces deux grilles. Les électrons venant de la source quand le transistor de sélection est passant sont accélérés par ce champ électrique, gagnent 20 en énergie cinétique et ont une probabilité élevé d'avoir une énergie supérieure à la barrière de potentiel de l'oxyde tunnel et une probabilité élevée d'être attirés vers la grille flottante une fois qu'ils sont dans le canal du transistor d'état (grâce à la différence de potentiel horizontale entre le canal et la grille flottante). 25 Pour que les électrons circulent en quantité suffisante dans le canal, il est avantageux de mettre un potentiel de drain relativement important, ici entre 3 volts et 5 volts. On se réfère maintenant plus particulièrement à la figure 5 pour illustrer un mode de lecture de la cellule-mémoire CEL. 30 Pour lire la cellule CEL, on applique une tension de commande de lecture sur la grille de commande CG, par exemple +5 volts, tandis qu'on applique une cinquième tension sur la grille de sélection SG, par exemple +3 volts, de façon à rendre passant le transistor de sélection. 3054920 12 On applique par ailleurs une tension de lecture sur l'une des deux zones de drain Dl et D2, par exemple +1 volt, la région de source S et les deux zones de substrat SB1 et SB2 étant reliées à une tension nulle (la masse par exemple). 5 On se réfère maintenant plus particulièrement à la figure 6 pour décrire un exemple de réalisation d'un dispositif de mémoire non volatile comportant un plan-mémoire PM de cellules-mémoire CEL du type de celles qui viennent d'être décrites. Le plan-mémoire PM comporte plusieurs cellules-mémoire 10 CELI,J arrangées matriciellement selon des premières lignes parallèles à une première direction DR1 et des deuxièmes lignes parallèles à une deuxième direction DR2. Les grilles de commande CG CG1, , CG1+1,j de toutes les cellules d'une même première ligne d'indice j sont polarisables par 15 une première métallisation CGL Les zones de drain D1-2,1-1, D1,1+1, D1+1,1+2 de toutes les cellules CEL1_i,j, CELA CEL1+1,j sont polarisables par une deuxième métallisation BLj (ou ligne de bits) Par ailleurs, deux cellules-mémoire adjacentes CELI,J et 20 CEL1+1,j d'une même première ligne d'indice j partagent une zone de drain commune Di,i+1. Les grilles de sélection SGI,J, ... de toutes les cellules ... d'une même deuxième ligne d'indice i sont polarisables par une troisième métallisation WLI (ou ligne de mots). 25 Par ailleurs, deux cellules-mémoire adjacentes CELI,J et CEL1+1,j d'une même première ligne d'indice j partagent une zone de substrat commune S131,1+1 et toutes ces zones de substrat communes d'une même deuxième ligne d'indice i sont polarisables par une quatrième métallisation SBLI,1+1. 30 Enfin, les régions de source S de toutes les cellules-mémoire du plan-mémoire sont polarisables simultanément, de préférence au moyen de plusieurs contacts afin de limiter la résistance d'accès plan de source. 3054920 13 On se réfère maintenant plus particulièrement aux figures 7 à 10 pour illustrer des modes d'effacement, de programmation et de lecture mis en oeuvre dans le plan-mémoire PM illustré sur la figure 6. Sur la figure 7, on applique une tension de -10 volts sur la 5 ligne CGL et une tension nulle sur les autres lignes CGL d'indices différents de j. Par ailleurs, puisque les zones de substrat communes sont individuellement polarisables, on applique une tension de +10 volts sur la zone de substrat commune S131,1+1 et une tension nulle sur les 10 autres zones de substrat communes S1314,1, SB1+1, 1+2 par l'intermédiaire des métallisations correspondantes SBLI,1+1, SBL,1,1 et SBLI+1, +2. On applique par ailleurs une tension nulle sur toutes les grilles de sélection de toutes les cellules-mémoire du plan-mémoire et on fait de même pour les régions de source tandis qu'on laisse flottantes les 15 zones de drain D _2,1_1, , D1,1+1, D +1,1+2.... De ce fait, on applique une différence de potentiel d'effacement supérieure au seuil d'effacement entre la grille de commande CGI,J de la cellule-mémoire CELI,J et la zone de substrat commune S131,1+1, et entre la grille de commande CG1+1,j de la cellule- 20 mémoire adjacente CEL1+ et cette même zone de substrat commune SB +1. Ainsi, on efface simultanément les deux cellules adjacentes CEL1, et CEL1+1,j de la première ligne d'indice j. Dans le mode d'effacement illustré sur la figure 8, on applique 25 sur les grilles de commande couplées à la grille CGL la tension de -10 volts et une tension nulle appliquée sur les grilles de commande reliées aux métallisations CGL ayant un indice différent de j tandis qu'on applique une tension nulle sur toutes les grilles de sélection de toutes les cellules-mémoire sauf sur la grille de sélection SGI,J de la 30 cellule-mémoire CELI,J sur laquelle on applique la tension +10 volts à l'aide de la ligne de mots WL1. Les sources sont là encore portées au potentiel nul et les zones de drain sont laissées flottantes. 3054920 14 De ce fait, puisque une tension nulle est appliquée sur les grilles de commande reliées aux autres métallisations CGL différentes de la métallisation CGL,, on applique la différence de potentiel d'effacement de +20 volts uniquement entre la grille de commande 5 CG,,, et la grille de sélection SG,,, de la cellule CEL,,, ce qui permet d'effacer uniquement cette cellule-mémoire. Sur la figure 9, on illustre un mode de programmation de la cellule-mémoire CELi,j du plan-mémoire PM. A cet égard, on applique la tension +10 volts sur les grilles de 10 commande reliées à la ligne CGL et la tension nulle sur les autres grilles de commande reliées aux lignes CGL ayant un indice différent de j. On applique une tension nulle sur toutes les zones de substrat ainsi que sur les zones de source. 15 Par ailleurs, on applique une tension de 1,5 volts sur les grilles de sélection de toutes les cellules-mémoire connectées à la ligne de mots WL, tandis qu'on applique une tension de 4 volts par exemple sur les zones de drain reliées à la ligne de bits BL,. De ce fait, seule la cellule-mémoire CEL,,, présente à la fois 20 son transistor de sélection passant et une différence de potentiel de +10 volts entre sa grille de commande et ces zones de substrat, ce qui permet sa programmation. Le même raisonnement s'applique pour le mode de lecture illustré sur la figure 10 avec des valeurs de tension différentes, à 25 savoir +5 volts sur les grilles de commande reliées à la ligne CGL, 0 volt sur les grilles de commande reliées aux autres lignes CGL, 1 volt sur les zones de drain reliées à la ligne de bits BL,, 30 0 volt sur les zones de substrat, 0 volt sur les zones de source et 3 volts sur les grilles de sélection des cellules connectées à la ligne de mots WL,. Ainsi, seule la cellule CELA,; est lue. 3054920 15 On se réfère maintenant plus particulièrement aux figures 11 à 20 pour décrire très schématiquement certaines étapes d'un procédé de fabrication d'un dispositif de mémoire tel que décrit ci-avant et qui vont permettre d'illustrer une façon de prendre le contact sur les 5 grilles de sélection, les zones de substrat et les régions de source. Sur chacune des figures 11 à 20, la partie gauche montre une vue en coupe partielle, la deuxième direction DR2 étant perpendiculaire au plan de cette partie gauche, tandis que la partie droite de la figure montre une vue en coupe selon la ligne AA de la 10 partie gauche de la figure, la deuxième direction DR2 étant cette fois ci parallèle au plan de cette partie droite. Sur la figure 11, la référence 11 désigne un substrat dans lequel, de façon classique et connue en soi, on définit une tranchée TCH à l'aide d'un masque dur HM. 15 Après gravure de cette tranchée TCH, la région 110 représente schématiquement la future région de source tandis que les zones 111, situées de part et d'autre de la tranchée TCH, vont former les futures zones de substrat. Comme on le verra plus en détail ci-après, la tranchée TCH est 20 destinée à recevoir les grilles de sélection enterrées de plusieurs cellules-mémoires ainsi que les parties enterrées des grilles flottantes de plusieurs cellules-mémoires. Puis, comme illustré sur la figure 12, on procède, après avoir formé par exemple une couche de dioxyde de silicium 13 (qui formera 25 le futur oxyde OX3 isolant la grille du transistor de sélection de la région de substrat), à un dépôt classique d'une première couche de polysilicium 12 remplissant notamment la tranchée TCH. Puis, comme illustré sur la figure 13, on procède, à l'aide d'un autre masque dur HM, à une gravure partielle du polysilicium 12 de 30 façon à obtenir une région résiduelle de polysilicium 120. Comme on le verra plus en détail ci-après, cette région de polysilicium 120 va former des futures grilles de sélection enterrées. A des fins de simplification de la figure on n'a pas représenté les portions d'oxyde 13 recouvrant les zones 111 au dessus de la 3054920 16 région 120. Mais de toutes façons ces portions d'oxyde 13 non représentées seront recouvertes à l'étape suivante par une autre couche de dioxyde de silicium. En effet, comme illustré sur la figure 14, on procède, de façon 5 classique et connue en soi à une croissance de dioxyde de silicium 14 sur la structure de la figure 13. Cette croissance sur du polysilicium fortement dopé va permettre d'obtenir le futur oxyde OX2 avec une épaisseur plus importante. On procède ensuite, comme illustré sur la figure 15, à un dépôt 10 d'une deuxième couche de polysilicium 15 sur la couche d'oxyde 14. Puis, comme illustré sur la figure 16, on procède à une gravure partielle de la couche 15 de polysilicium à l'aide d'un autre masque dur HM de façon à définir deux tranchées TCH1 et TCH2 séparant des blocs de polysilicium 150. 15 Puis, on dépose sur la structure de la figure 16 une couche d'un matériau isolant 17, par exemple un empilement de dioxyde de silicium, de nitrure de silicium et de dioxyde de silicium, connu par l'homme du métier sous l'acronyme « ONO ». Puis, sur la figure 18, on procède à un dépôt d'une troisième 20 couche de polysilicium 18 recouvrant le matériau isolant 17. Puis, comme illustré sur la figure 19, on procède à une nouvelle gravure à l'aide d'un autre masque dur HM de façon à délimiter les grilles flottantes et les grilles de commande. Sur la partie droite de la figure, les références 1510 et 1520 25 représentent deux grilles flottantes de deux cellules adjacentes tandis que la référence 80 représente les grilles de commande de ces deux cellules adjacentes. Sur la partie gauche de la figure, on voit que la partie gravée 151 du polysilicium comporte bien une partie enterrée formant la 30 partie enterrée d'une grille flottante et une partie saillante au-dessus des zones de substrat 111. Il convient de noter que sur ces figures, on n'a volontairement pas représenté à des fins de simplification des zones d'isolation 3054920 17 permettant d'isoler notamment les deux grilles de commande des deux cellules adjacentes. Le matériau 14 correspond au matériau isolant OX2 de la figure 1 tandis que le matériau 17 correspond notamment à l'oxyde OX1 de la 5 figure 1 tandis que le matériau 13 correspond à l'oxyde OX3 de la figure 1. La surface supérieure 1201 de la marche 1200 illustrée à droite de la partie droite de la figure 19 permet, comme illustré sur la figure 20, une prise de contact sur les grilles de sélection des cellules de 10 cette ligne, prise de contact qui sera reliée à la ligne de mots WL. Par ailleurs, comme illustré sur la figure 20, la prise de contact CS permettant de contacter les régions de source 110 est obtenue à l'aide d'un puits 1100 isolé latéralement de la marche 1200 par une région isolante RIS. 15 De même, les zones de substrat 111 seront contactées d'une façon analogue à ce qui est décrit pour la région de source, à l'aide d'autres puits de polysilicium, non représentés sur la figure 20 pour des raisons de simplification. L'invention n'est pas limitée aux modes de réalisation et de 20 mise en oeuvre qui viennent d'être décrits mais en embrasse toutes les variantes. Ainsi, comme illustré sur la figure 21, il est possible de prévoir une cellule-mémoire CEL ayant une grille flottante FG1 totalement enterrée dans le substrat au-dessus de la grille de sélection enterrée 25 SG1. De ce fait, la grille de commande CG1 de cette cellule-mémoire ne nécessite qu'un seul niveau de polysilicium au-dessus du substrat. Il est également possible, comme illustré sur la figure 22, de prévoir une cellule-mémoire CEL dont la grille flottante comporte 30 deux blocs isolés FG20 et FG21 séparés par une première partie 201 de la grille de commande CG2, cette première partie 201 s'étendant jusqu'au voisinage de la grille de sélection isolée enterrée SG2. 3054920 18 Un matériau isolant, par exemple un oxyde de grille, OX5 isole électriquement les deux blocs FG20 et FG21 de la première partie 201 de la grille de commande CG2 Par ailleurs, la grille de commande CG2 comporte une 5 deuxième partie 200 isolée des deux blocs FG20 et FG21 de la grille flottante et surmontant ces deux blocs. Une telle cellule permet avantageusement un stockage de deux bits par cellule. Il serait également possible d'avoir une combinaison des modes 10 de réalisation des figures 21 et 22, c'est-à-dire d'avoir une grille flottante en deux blocs totalement enterrés dans le substrat et séparés par la première partie 201 de la grille de commande, la deuxième partie 200 de la grille de commande étant alors formée par un seul niveau de polysilicium au dessus du substrat. REVENDICATIONS1. Dispositif de mémoire non volatile, comprenant au moins une cellule-mémoire (CEL) comprenant un transistor de sélection (TRS) comportant une grille de sélection isolée (SG) enterrée dans une région semiconductrice de substrat (SB1, SB2), une région semiconductrice de source (S) contactant une partie inférieure (31) de ladite grille de sélection isolée enterrée, un transistor d'état (TR) comportant une grille flottante (FG) possédant au moins une partie isolée (10) enterrée dans ladite région de substrat au dessus d'une partie supérieure (30) de la grille de sélection isolée enterrée, une région semiconductrice de drain (Dl, D2) et une grille de commande (CG) isolée de la grille flottante et située en partie au-dessus de la grille flottante, les régions de source (S), de drain (Dl, D2) et de substrat (SB1, SB2) ainsi que la grille de commande (CG) étant individuellement polarisables. 2. Dispositif selon la revendication 1, dans lequel la cellule-mémoire (CEL) est effaçable par effet Fowler-Nordheim et programmable par injection de porteurs côté source. 3. Dispositif selon l'une des revendications précédentes, dans lequel la grille flottante (FG1) est totalement enterrée dans le substrat. 4. Dispositif selon l'une des revendications précédentes, dans lequel la grille flottante comporte deux blocs isolés (FG21, FG22) séparés par une première partie (201) de la grille de commande (CG2) s'étendant jusqu'au voisinage de la grille de sélection isolée enterrée et surmontés par une deuxième partie (200) de la grille de commande. 5. Dispositif selon l'une des revendications précédentes, dans lequel la région de substrat comporte deux zones de substrat (SB1, SB2) individuellement polarisables et situées de part et d'autre de la grille de sélection enterrée et de ladite au moins une partie enterrée de la grille flottante. 6. Dispositif selon l'une des revendications précédentes, dans lequel la région de drain comporte deux zones de drain (Dl, D2) 3054920 20 individuellement polarisables et situées de part et d'autre de ladite au moins une partie enterrée de la grille flottante. 7. Dispositif selon les revendications 5 et 6, comprenant un plan-mémoire (PM) comportant plusieurs cellules-mémoires (CEL,,,) 5 arrangées matriciellement selon des premières lignes parallèles à une première direction (DR1) et des deuxièmes lignes parallèles à une deuxième direction (DR2), les grilles de commande (CG,,,) de toutes les cellules d'une même première ligne sont polarisables par une première métallisation (CGL,), les zones de drain de toutes les cellules 10 d'une même première ligne sont polarisables par une deuxième métallisation (BL,), et deux cellules-mémoires adjacentes (CEL,,,, CEL,+,,,) d'une même première ligne partagent une zone de drain commune, les grilles de sélection (SG,,,)de toutes les cellules d'une même deuxième ligne sont polarisables par une troisième métallisation 15 (WL,), deux cellules-mémoires adjacentes d'une même première ligne partageant une zone de substrat commune et toutes les zones de substrat communes d'une même deuxième ligne sont polarisables par une quatrième métallisation (SBL,,,+i), et les régions de source de toutes les cellules-mémoires du plan mémoire sont polarisables 20 simultanément. 8. Procédé d'effacement d'une cellule mémoire du dispositif de mémoire selon l'une des revendications 1 à 4, comprenant une application d'une différence de potentiel d'effacement, supérieure à un seuil d'effacement, entre la grille de commande (CG) et la région de 25 substrat (SB2), la tension présente sur la grille de sélection enterrée (SG) étant adaptée pour éviter un claquage du matériau isolant (0X3) destiné à isoler la grille de sélection enterrée de la région de substrat. 9. Procédé selon la revendication 8, dans lequel on laisse flottant le potentiel de la région de drain (Dl, D2) et on laisse flottant 30 le potentiel de la région de source (S) ou bien on lui applique une tension nulle. 10. Procédé d'effacement d'une cellule mémoire du dispositif de mémoire selon les revendications 5 et 6, comprenant une application d'une différence de potentiel d'effacement, supérieure à un 3054920 21 seuil d'effacement, entre la grille de commande (CG) et l'une au moins des deux zones de substrat (SB2), la tension sur la grille de sélection enterrée (SG) étant adaptée pour éviter un claquage du matériau isolant (0X3) destiné à isoler la grille de sélection enterrée 5 de la région de substrat. 11. Procédé selon la revendication 10, dans lequel on laisse flottant le potentiel des deux zones de drain (Dl, D2) et on laisse flottant le potentiel de la région de source ou bien on lui applique une tension nulle. 10 12. Procédé d'effacement d'une cellule mémoire du dispositif de mémoire selon l'une des revendications 1 à 6, comprenant une application d'une deuxième tension sur la grille de commande (CG) et une application d'une troisième tension sur la grille de sélection (SG) de façon à générer une différence de potentiel d'effacement, 15 supérieure à un seuil d'effacement, entre la grille de commande et la grille de sélection, le potentiel de la région de substrat (SB1, SB2) étant laissé flottant ou la région de substrat étant polarisée avec une tension nulle, la troisième tension étant adaptée pour éviter un claquage du matériau isolant destiné à isoler la grille de sélection 20 enterrée de la région de substrat. 13. Procédé selon la revendication 12, dans lequel on laisse flottant le potentiel de la région de drain (Dl, D2) et on laisse flottant le potentiel de la région de source ou bien on lui applique une tension nulle. 25 14. Procédé de programmation d'une cellule mémoire du dispositif de mémoire selon l'une des revendications 1 à 6, comprenant une application d'une différence de potentiel de programmation, supérieure à un seuil de programmation, entre la grille de commande (CG) et la région de substrat (SB1, SB2), et une application d'une 30 quatrième tension sur la grille de sélection enterrée (SG) adaptée pour rendre passant le transistor de sélection. 15. Procédé selon la revendication 14, dans lequel on applique une tension de programmation sur la région de drain (Dl, D2) et une tension nulle sur la région de source. 3054920 22 16. Procédé de lecture d'une cellule-mémoire selon l'une des revendications 1 à 6, comprenant une application d'une tension de commande de lecture sur la grille de commande (CG), une application d'une cinquième tension sur la grille de sélection (SG) de façon à 5 rendre passant le transistor de sélection, une application d'une tension de lecture sur la région de drain (Dl , D2), la région de source et la région de substrat étant reliées à une tension nulle. 17. Procédé d'effacement de deux cellules-mémoires adjacentes appartenant à une même première ligne du dispositif de mémoire selon 10 la revendication 7, comprenant un effacement selon le procédé selon la revendication 10 ou 11 dans lequel on applique ladite différence de potentiel d'effacement entre les grilles de commande de toutes les cellules mémoires de ladite première ligne et ladite zone de substrat commune à ces deux cellules mémoires adjacentes (CEL,,J,CELi+i,j). 15 18. Procédé d'effacement d'une cellule-mémoire (CEL,,j) du dispositif de mémoire selon la revendication 7, comprenant un effacement selon le procédé selon la revendication 12 ou 13 dans lequel en appliquant la deuxième tension sur la grille de commande et la troisième tension sur la grille de sélection de la cellule-mémoire de 20 façon à générer la différence de potentiel d'effacement entre la grille de commande et la grille de sélection de cette cellule-mémoire uniquement (CEL, 19. Procédé de programmation d'une cellule mémoire (CEL,,j) du dispositif de mémoire selon la revendication 7, comprenant une 25 programmation de cette cellule-mémoire selon le procédé selon la revendication 14 ou 15 en appliquant la différence de potentiel de programmation entre la grille de commande et la région de substrat de cette cellule-mémoire tout en rendant passant le transistor de sélection de cette cellule-mémoire (CEL,,j). 30 20. Procédé de lecture d'une cellule-mémoire (CEL,,j) du dispositif de mémoire selon la revendication 7, comprenant une lecture de cette cellule-mémoire selon le procédé selon la revendication 16 en appliquant la tension de commande de lecture sur la grille de commande de cette cellule-mémoire tout en rendant passant 3054920 23 uniquement le transistor de sélection de cette cellule-mémoire (CEL, ,).