Brevet FR3059467A1 — publié le 20180601

TRANSISTOR A HETEROJONCTION A STRUCTURE VERTICALE L'invention concerne les transistors à hétérojonction, et en particulier les transistors à hétérojonction à structure verticale. De nombreuses applications électroniques nécessitent dorénavant une amélioration de performances surtout dans l'électronique embarquée à destination de l'automobile et des transports terrestres, dans l'aéronautique, dans les systèmes médicaux ou dans des solutions domotiques par exemple. Ces applications nécessitent pour la plupart des commutateurs pour forte puissance fonctionnant dans des gammes de fréquences souvent supérieures au mégahertz. Historiquement, des commutateurs à hautes fréquences ont longtemps fait appel à des transistors à effet de champ basés sur un canal semi-conducteur, le plus souvent du silicium. Pour des fréquences plus faibles, les transistors à jonction sont préférés car ils supportent des densités de courant plus élevées. Cependant, du fait de la tension de claquage relativement limitée de chacun de ces transistors, les applications de puissance nécessitent l'utilisation d'un grand nombre de transistors en série, ou des transistors présentant des zones de charges d'espace plus étendues, ce qui aboutit à une résistance de passage plus élevée. Les pertes à travers ces transistors en série sont considérables, aussi bien en régime établi qu'en commutation. Une alternative pour des commutateurs de puissance, notamment à hautes fréquences, est l'utilisation de transistors à effet de champ à hétérojonction, également désignés par le terme de transistor à effet de champ à hétérostructure. De tels transistors incluent notamment les transistors à haute mobilité électronique dits HEMT. En particulier, un transistor à haute mobilité électronique inclut la superposition de deux couches semi-conductrices ayant des bandes interdites différentes qui forment un puit quantique à leur interface. Des électrons sont confinés dans ce puits quantique pour former un gaz bidimensionnel d'électrons. Pour des raisons de tenue en haute tension et en température, ces transistors sont choisis de façon à présenter une large bande d'énergie interdite. L'architecture la plus courante pour des transistors à hétérojonction repose sur un empilement vertical de couches semi conductrices sur un substrat. Un tel transistor est dit à structure latérale, la source, le drain et la grille de commande du transistor étant disposés dans sa partie supérieure avec la source et le drain positionnés de part et d'autre de la grille. Cependant, pour une densité de courant élevée, un transistor latéral nécessite un encombrement conséquent pour disposer d'une couche de gaz 40 d'électrons suffisamment large. Outre le fait qu'un tel transistor latéral occupe une ICG011106 FR Depot Texte.docx 3059467 2 surface élevée du substrat, de tels transistors sont limités en dimensions : le taux de défauts dans un matériau semi-conducteur utilisé pour former la couche de gaz d'électrons pose problème pour des transistors d'une surface dépassant 50 mm2 environ. Au-delà de cette surface, la proportion de transistors défaillants lors 5 du procédé de fabrication affecte fortement sa rentabilité. Par ailleurs, la source et le drain nécessaires pour une forte densité de courant occupent une proportion non négligeable de cette surface de substrat, ce qui limite encore la largeur disponible pour la couche de gaz d'électrons. À cet effet, des transistors à hétérojonction à structure verticale ont été 10 développés. Le document 'Vertical Gallium Nitride transistors with buried p-type current blocking', publié le 21 mai 2015 par l'université de Santa Barbara en Californie par M. Ramya Yeluri dans le volume 106 de Applied Physics Letter, décrit un exemple de configuration d'un transistor à hétérojonction à structure verticale. Ce transistor comporte une première couche de GaN, dopée N en face 15 arrière. Un drain métallique est formé sous cette première couche de GaN. Cette première couche de GaN est surmontée d'une deuxième couche de GaN, à dopage de type N avec une concentration inférieure. La deuxième couche de GaN est surmontée d'une troisième couche de GaN, à dopage de type P. La deuxième couche forme un prolongement à travers la troisième couche, ce prolongement 20 étant désigné par le terme ouverture. La troisième couche de GaN est surmontée d'une quatrième couche de GaN, de type non intentionnellement dopé. L'ouverture est en contact avec cette quatrième couche de GaN. Du fait de la présence de la troisième couche pGaN sous la quatrième couche de GaN, la résistance au claquage en tension est assurée non seulement par l'épaisseur de 25 la deuxième couche mais également par la longueur de la quatrième couche entre la source et l'ouverture, en réduisant ainsi l'amplitude du champ électrique dans le GaN entre la source et le drain. La quatrième couche de GaN est surmontée d'une couche d'AIGaN, de façon à former une couche de gaz d'électrons à proximité de leur interface. Un 30 isolant de grille est formé sur la couche d'AIGaN à l'aplomb de l'ouverture. Cet isolant de grille est surmonté par la grille métallique. Des sources sont formées de part et d'autre de la grille, décalées latéralement par rapport à l'ouverture. Les sources sont en contact électrique avec la couche de gaz d'électrons. Le chemin de conduction utilisant une grande partie de la surface du transistor, une densité 35 de courant importante peut être obtenue pour une surface de substrat plus faible qu'avec un transistor à structure latérale. Les courants de fuite entre source et drain à l'état bloqué sont également réduits. Par ailleurs, le report du drain en face arrière permet encore de diminuer la surface du transistor sur le substrat. Un tel transistor présente des inconvénients. Le procédé de fabrication 40 d'un tel transistor inclut le dépôt par croissance par épitaxie des premières à ICG011106 FR Depot Texte.docx 3059467 3 troisièmes couches. Le substrat est ensuite sorti du réacteur d'épitaxie, puis une étape de gravure est réalisée à travers la troisième couche pour former une gorge, jusqu'à atteindre la deuxième couche. Le substrat est alors réintroduit dans le recteur d'épitaxie pour faire croître l'ouverture, la quatrième couche, et la couche 5 d'AIGaN. Lors d'étapes ultérieures, la source et la grille sont formées. Du fait de la sortie du substrat du réacteur d'épitaxie, le fond de la gorge subit une pollution nécessitant une étape de nettoyage avant d'entreprendre la croissance par épitaxie de l'ouverture. Un tel procédé de fabrication s'avère donc relativement complexe et peut conduire à des discontinuités lors du dépôt par épitaxie au fond 10 de la gorge. Par ailleurs, la résistance à l'état passant d'un tel transistor s'avère encore relativement élevée, malgré l'utilisation d'une conduction par hétérojonction entre la source et l'aplomb de la grille. L'invention vise à résoudre un ou plusieurs de ces inconvénients. L'invention porte ainsi sur un transistor à effet de champ à hétérojonction, 15 comprenant : -un empilement de première et deuxième couches semi conductrices de type III-N, configuré pour former une hétérojonction au niveau de leur interface de façon à former une couche de gaz d'électrons ou de trous; -une première électrode de conduction en contact électrique avec ladite couche 20 de gaz d'électrons ou de trous; -une couche de séparation positionnée à l'aplomb de la première électrode et sous la deuxième couche semi conductrice; -une troisième couche semi conductrice disposée sous la couche de séparation; -une deuxième électrode de conduction en contact électrique avec la troisième 25 couche semi conductrice; -une grille de commande configurée pour sélectivement isoler et connecter électriquement deux parties de ladite couche de gaz d'électrons ou de trous ; Le transistor comporte un élément conducteur en contact électrique avec ladite couche de gaz d'électrons ou de trous et traversant la couche de séparation 30 pour connecter électriquement la troisième couche semi conductrice et ladite couche de gaz d'électrons ou de trous, la grille de commande étant positionnée entre ledit élément conducteur et la première électrode de conduction. L'invention porte également sur les variantes suivantes. L'homme du métier comprendra que chacune des caractéristiques des variantes suivantes 35 peut être combinée indépendamment aux caractéristiques ci-dessus, sans pour autant constituer une généralisation intermédiaire. Selon une variante, ledit élément conducteur et la première électrode de conduction incluent un même métal. Selon encore une variante, ledit élément conducteur pénètre dans la 40 troisième couche semi conductrice sur une profondeur au moins égale à 10 nm. ICG011106 FR Depot Texte.docx 305 946 7 4 Selon une autre variante, la troisième couche semi conductrice présente le même type de dopage que la deuxième couche semi conductrice. Selon encore une autre variante, la concentration de dopants dans la troisième couche semi conductrice est identique à celle de la deuxième couche 5 semi conductrice. Selon une variante, la couche de séparation inclut un matériau semiconducteur ayant un type de dopage opposé à celui des deuxièmes et troisièmes couches. Selon une autre variante, le matériau semi-conducteur de la couche de 10 séparation est du GaN présentant une concentration en dopant comprise entre 1x1017 cm-3 et 3x1017 cm-3. Selon encore une variante, la deuxième couche semi conductrice sépare la première couche semi conductrice de la couche de séparation. Selon encore une autre variante, le transistor comprend un élément en 15 matériau semi-conducteur ayant le même type de dopage que le matériau semiconducteur de la couche de séparation, cet élément en matériau semi-conducteur reliant la première couche à la couche de séparation. Selon une variante, la couche de séparation est formée dans un matériau diélectrique. 20 Selon encore une variante, la deuxième électrode de conduction est positionnée au moins partiellement à l'aplomb de l'élément conducteur. Selon une autre variante, le transistor comprend un substrat silicium disposé sous la troisième couche semi conductrice, un évidement étant ménagé dans le substrat silicium, la deuxième électrode étant logée dans cet évidement. 25 Selon encore une autre variante, la première couche semi conductrice est en alliage ternaire de GaN, la deuxième couche semi conductrice est en alliage de GaN, et ladite couche de gaz est une couche de gaz d'électrons. Selon une variante, la troisième couche semi conductrice forme une séparation entre l'élément conducteur et la deuxième électrode de conduction 30 d'une épaisseur au moins égale à 2 pm. Selon encore une variante, ladite grille de commande entoure ladite première électrode de conduction, et ledit élément conducteur entoure ladite grille de commande. L'invention porte également sur un procédé de fabrication d'un transistor à 35 effet de champ à hétéro jonction, comprenant les étapes de : -fourniture d'un empilement de première et deuxième couches semi conductrices de type III-N formant une hétérojonction au niveau de leur interface de façon à former une couche de gaz d'électrons ou de trous, avec une couche de séparation positionnée à l'aplomb de la première électrode et ICG011106 FR Depot Texte.docx 3059467 5 sous la deuxième couche semi conductrice, avec une troisième couche semi conductrice disposée sous la couche de séparation ; -formation d'une gorge à travers lesdites première et deuxième couches semi conductrices et à travers ladite couche de séparation ; 5 -formation d'un élément conducteur en contact électrique avec ladite couche de gaz d'électrons ou de trous et traversant la couche de séparation pour connecter électriquement la troisième couche semi conductrice et ladite couche de gaz d'électrons ou de trous ; -formation d'une première électrode de conduction en contact électrique 10 avec ladite couche de gaz d'électrons ou de trous, formation d'une deuxième électrode de conduction en contact électrique avec la troisième couche semi conductrice, formation d'une grille de commande configurée pour sélectivement isoler et connecter électriquement deux parties de ladite couche de gaz d'électrons ou de trous, de sorte que la grille de commande soit positionnée entre 15 ledit élément conducteur et la première électrode de conduction à l'issue du procédé de fabrication. D'autres caractéristiques et avantages de l'invention ressortiront clairement de la description qui en est faite ci-après, à titre indicatif et nullement 20 limitatif, en référence aux dessins annexés, dans lesquels : -la figure 1 est une vue en coupe transversale schématique d'un exemple de transistor à hétérojonction selon un premier mode de réalisation de l'invention; -la figure 2 est un diagramme illustrant un exemple de densité de courant à l'état passant du transistor de la figure 1 ; 25 -la figure 3 est une vue en coupe transversale schématique d'un exemple de transistor à hétérojonction selon un deuxième mode de réalisation de l'invention ; -la figure 4 est une vue en coupe transversale schématique d'un exemple de transistor à hétérojonction selon un troisième mode de réalisation de l'invention 30 , -la figure 5 est une vue en coupe transversale schématique d'un exemple de transistor à hétérojonction selon un quatrième mode de réalisation de l'invention ; -les figures 6 à 12 illustrent différentes étapes d'un exemple de procédé de 35 fabrication du transistor à hétérojonction selon le quatrième mode de réalisation de l'invention ; -la figure 13 est une vue en coupe transversale schématique d'un exemple de transistor à hétérojonction selon un cinquième mode de réalisation de l'invention ; ICG011106 FR Depot Texte.docx 3059467 6 -la figure 14 est une vue en coupe transversale schématique d'un exemple de transistor à hétérojonction selon un sixième mode de réalisation de l'invention; -la figure 15 est une vue en coupe transversale schématique d'un exemple de transistor à hétérojonction selon un septième mode de réalisation de l'invention 5 -la figure 16 est une vue en coupe transversale schématique d'un exemple de transistor à hétérojonction selon un huitième mode de réalisation de l'invention. La figure 1 est une vue en coupe transversale schématique d'un exemple 10 de transistor à hétérojonction 1 selon un premier mode de réalisation de l'invention. Ce transistor 1 est ici du type à haute mobilité électronique. Ce transistor 1 est ici du type normalement ouvert. Le transistor 1 comporte un substrat 10. Le substrat 10 peut par exemple être un isolant électrique ou un matériau semi-conducteur de type silicium 15 intrinsèque ou dopé P. Le substrat 10 pourra par exemple être de type silicium à orientation de maille (111). Le substrat 10 peut également être du carbure de silicium, de l'A1203 ou du diamant. De tels substrats 10 permettent avantageusement de faire croitre des couches de GaN par épitaxie. Le substrat 10 peut typiquement présenter une épaisseur de l'ordre de 650 pm, typiquement 20 comprise entre 500 pm et 2mm. Le transistor 1 comporte ici avantageusement une (ou plusieurs) couche d'adaptation (non illustrée) disposée sur le substrat 10. La couche d'adaptation peut être déposée de façon connue en soi sur le substrat 10, et sert d'intermédiaire entre le substrat 10 et une couche de matériau semi-conducteur 25 11, pour permettre une adaptation de maille entre le substrat 10 et la couche 11. La couche d'adaptation peut typiquement être en nitrure d'aluminium. La couche 11 peut présenter une fonction de tampon pour gérer les contraintes mécaniques liées à son éventuelle différence de paramètres de maille avec le substrat 10. La couche 11 peut être réalisée via l'emploi d'un matériau semiconducteur 30 III-N, tel que du GaN non intentionnellement dopé. La couche 11 peut également avantageusement être réalisée en matériau semi-conducteur présentant un dopage de type N, par exemple du GaN dopé N (avec une concentration de dopants par exemple comprise entre 1x1016 cm-3 et 5x1016 cm-3). Le transistor 1 comporte une couche 12 de séparation formée sur la 35 couche 11. Cette couche de séparation 12 est ici en matériau semi-conducteur de type alliage III-V (par exemple un alliage binaire de type III-V, par exemple en nitrure d'élément III, typiquement du GaN). Le transistor 1 comporte une couche 13 en matériau semi-conducteur de type alliage III-V (par exemple un alliage binaire de type III-V, par exemple en 40 nitrure d'élément III, typiquement du GaN) disposée sur la couche 12. ICG011106 FR Depot Texte.docx 3059467 7 Le transistor 1 comporte en outre une couche 14 en matériau semiconducteur de type alliage III-V (par exemple un alliage ternaire de type III-V, par exemple en nitrure d'élément III, typiquement de l'AIGaN ou de l'InAIN, ou encore un alliage quaternaire de nitrure d'élément III, par exemple de l'AlxGayln(i_x_M, en 5 gardant une bande interdite supérieure à celle du matériau de la couche 13). La couche 14, typiquement appelée couche barrière, peut typiquement présenter une épaisseur comprise entre 1 Onm et 40nm, par exemple de 25nm. Les couches semi-conductrices 13 et 14 sont superposées de façon connue en soi pour former une couche de gaz d'électrons 15 à l'interface ou à proximité de l'interface entre 10 ces couches 13 et 14. Le transistor 1 comporte une électrode de conduction supérieure 21, assimilable à la source. L'électrode 21 est ici formée sur la couche 14 et forme un contact électrique avec la couche de gaz d'électrons 15. Le contact électrique entre l'électrode 21 et la couche de gaz d'électrons 15 est ici formé par une zone 15 de diffusion 210 du métal de l'électrode 21 dans la couche 14. Le transistor 1 comporte une électrode de conduction inférieure 22, assimilable au drain. L'électrode 22 est en contact électrique avec une face inférieure de la couche 11. L'électrode 22 est ici logée dans un évidement 101 ménagé dans le substrat 10. Une telle configuration permet de bénéficier de la 20 rigidité du substrat 10 pour rigidifier l'ensemble du transistor. Le transistor 1 comporte une grille de commande 23 décalée latéralement par rapport à l'électrode 21. La grille de commande 23 est ici configurée pour former un transistor de type normalement ouvert, la grille de commande 23 étant ici du type formé dans un renfoncement à travers la couche 14. La grille de 25 commande 23 est configurée pour sélectivement isoler et connecter électriquement deux parties 151 et 152 de la couche de gaz d'électrons 15. La grille de commande 23 est ici formée dans un renfoncement interrompant la couche de gaz d'électrons 15. La grille de commande 23 comporte un isolant de grille 234 recouvrant les parois latérales et le fond de ce renfoncement. La grille 30 de commande 23 comporte un métal de grille 233 ménagé sur l'isolant de grille 234 et dans ce renfoncement. En l'absence de polarisation sur la grille de commande 23, la conduction sous cette grille de commande est interrompue. Lors de l'application d'une polarisation dépassant la tension de seuil sur la grille de commande 23, la conduction sous la grille de commande 23 est réalisée par 35 l'intermédiaire de la couche 13. Le transistor 1 comporte en outre un élément conducteur 24. La grille de commande 23 est positionnée entre l'élément conducteur 24 et l'électrode de conduction 21. L'élément conducteur 24 est en contact électrique avec la partie 152 de la couche de gaz d'électrons 15. L'élément conducteur 24 traverse la couche de séparation 12 pour être en contact avec la couche 11. L'élément ICG011106 FR Depot Texte.docx 3059467 8 conducteur 24 connecte électriquement la couche 11 avec la partie 152 de la couche de gaz d'électrons. L'élément conducteur 24 comporte ici une couche conductrice 241 recouvrant les parois latérales et le fond d'une gorge. Le reste de la gorge est ici rempli d'un autre matériau 242, formé sur la couche conductrice 5 241. L'autre matériau 242 peut être de type diélectrique ou conducteur. Dans cet exemple, la couche de séparation 12 est en matériau semiconducteur à dopage de type P, les couches 11 et 13 étant soit de type non intentionnellement dopé, soit à dopage de type N. Dans cet exemple, la couche 13 forme une séparation entre la couche 14 et la couche de séparation 12. 10 Le chemin de conduction à l'état passant s'étend de l'électrode 21, en passant par la partie 151, la couche 13 entre les parties 151 et 152, la partie 152, l'élément conducteur 24, l'épaisseur de la couche 11 et l'électrode 22. La conduction à l'état passant entre l'électrode de conduction 21 et l'élément conducteur 24 étant assurée essentiellement par la couche de gaz d'électrons 15, 15 cette longueur n'affecte que modérément la résistance à l'état passant du transistor 1. Le transistor 1 se comporte comme un transistor latéral entre l'électrode 21 et l'élément conducteur 24, et comme un transistor vertical entre l'élément conducteur 24 et l'électrode 22. Du fait de l'utilisation de l'élément conducteur 24 pour assurer la conduction à travers la couche de séparation 12, 20 une concentration en dopant élevée peut être utilisée dans la couche 12 sans altérer la résistance à l'état passant du transistor, ce qui permet de renforcer la résistance de claquage en tension du transistor 1. Une telle configuration du transistor avec l'électrode 22 déportée en face arrière permet en outre de conserver les avantages d'une réduction de surface de substrat 10 occupée. 25 La couche de séparation 12 s'étendant de l'électrode 21 jusqu'à élément conducteur 24, en passant sous la grille de commande 23, permet de bénéficier de la longueur de la couche 13 à l'aplomb pour participer à la résistance au claquage en tension à l'état bloqué du transistor 1. La couche de séparation 12 a également pour fonction d'empêcher un courant de fuite entre l'électrode de 30 conduction 21 et l'électrode de conduction 22 à l'état bloqué du transistor 1. L'élément conducteur 24 présente avantageusement une largeur de 100 nm ou plus. L'élément conducteur 24 présente avantageusement une profondeur comprise entre 200 et 500 nanomètres. L'élément conducteur 24 présente 35 avantageusement un rapport largeur sur profondeur comprise entre 0,2 et 0,5, de façon notamment à favoriser le remplissage de la gorge par la couche conductrice 241 et par le matériau de remplissage 242. La distance entre l'élément conducteur 24 et la grille de commande 23 est avantageusement au moins égale à 2pm. ICG011106 FR Depot Texte.docx 3059467 9 L'élément conducteur 24 pénètre dans la couche semi conductrice 11 avantageusement d'une profondeur au moins égale à 10 nm, de préférence comprise entre 50 et 100 nanomètres. Un dépassement de l'élément conducteur 24 dans la couche 11 permet de garantir le contact électrique entre lui et la couche 5 11 à travers la couche 12. Afin de réduire la résistance à l'état passant du transistor 1, au moins une partie de l'électrode de conduction 22 est positionnée à l'aplomb de l'élément conducteur 24. 10 L'épaisseur de la couche 11 entre l'électrode 22 et l'élément conducteur 24 est avantageusement au moins égale à 2 pm. La couche 11 est par exemple de type GaN non intentionnellement dopé ou présentant un dopage de type N à concentration réduite. Par exemple, la couche 11 peut être du GaN de type N présentant une concentration en dopant compris entre 1x1016 cm-3 et 15 5x1016 cm-3. La couche 12 peut typiquement présenter une épaisseur de 30 nm à 150 nm. La couche 12 est avantageusement en GaN à dopage P d'une concentration dans la gamme de 1x1017 cm-3 et 3x1017 cm-3. La couche 13 peut par exemple présenter une épaisseur typiquement 20 comprise entre 50 et 200nm. Le matériau semi-conducteur de la couche 13 peut être identique à celui de la couche 11. Le matériau de l'électrode 21 est par exemple du titane, de l'aluminium, ou un alliage de titane et d'aluminium. Le matériau de l'électrode 21 est 25 avantageusement identique à celui de la couche de métal 241 de l'élément conducteur 24. Ainsi, une même étape de dépôt peut être utilisée pour former le métal de l'électrode 21 et la couche de métal 241. Les électrodes 21 et 22 peuvent utiliser un même métal. 30 Selon d'autres variantes non détaillées, le contact électrique entre la couche de gaz d'électrons 15 et l'électrode de conduction 21 peut être réalisé latéralement, par exemple si l'électrode de conduction 21 est ménagée dans un renfoncement traversant la couche 14 et atteignant la couche 13. Le transistor 1 est ici de type normalement ouvert, obtenu par interruption 35 de la couche de gaz d'électrons par un renfoncement dans la couche 14. D'autres variantes de transistor de type normalement ouvert pourront bien entendu être réalisées, par exemple des transistors comportant des implantations de dopants à l'aplomb de la zone de canal. ICG011106 FR Depot Texte.docx 3059467 10 La figure 2 est un diagramme illustrant un exemple de densité de courant à l'état passant du transistor 1, dans la vue en coupe de la figure 1. La figure 3 est une vue en coupe transversale schématique d'un exemple 5 de transistor à hétérojonction 1 selon un deuxième mode de réalisation de l'invention. Ce transistor 1 est ici du type à haute mobilité électronique. Ce transistor 1 est ici du type normalement ouvert. Le transistor 1 présente ici des sources et des grilles dédoublées de part et d'autre d'un élément conducteur 24. Le transistor 1 du deuxième mode de réalisation reprend le substrat 10 et 10 l'empilement de couches 11 à 14 avec les mêmes épaisseurs et compositions que décrits pour le premier mode de réalisation. L'élément conducteur 24 est identique à celui du premier mode de réalisation. Une électrode de conduction 211 est identique à l'électrode de conduction 21 du premier mode de réalisation. Une grille 231 est identique à la grille de commande 23 du premier mode de 15 réalisation. Le transistor 1 comprend ici une autre grille de commande 232. La grille de commande 232 présente la même structure que la grille de commande 231 et est positionnée symétriquement à la grille de commande 231 par rapport à l'élément conducteur 24. La grille de commande 232 est ainsi configurée pour 20 sélectivement isoler et connecter électriquement deux parties de la couche de gaz d'électrons 15. La grille de commande 232 est également formée dans un renfoncement interrompant la couche de gaz d'électrons 15. Le transistor 1 comprend également une autre électrode de conduction 212. L'électrode de conduction 212 présente la même structure que l'électrode 25 de conduction 211 et est positionnée symétriquement à l'électrode de conduction 211 par rapport à l'élément conducteur 24. L'électrode de conduction 212 est connectée électriquement à la couche de gaz d'électrons 15. La grille de commande 232 est ainsi positionnée entre l'élément conducteur 24 et l'électrode de conduction 212. 30 Le drain 22 est ici positionné à l'aplomb de l'élément conducteur 24, et est centré par rapport à cet élément conducteur 24. Le chemin de conduction à l'état passant s'étend : -d'une part de l'électrode 211, en passant par la partie 151, la couche 13 entre les parties 151 et 152, la partie 152, l'élément conducteur 24, l'épaisseur de 35 la couche 11 et l'électrode 22 ; -d'autre part de l'électrode 212, en passant par la couche de gaz d'électrons 15, la couche 13 sous la grille 232, la couche de gaz d'électrons 15, l'élément conducteur 24, l'épaisseur de la couche 11 et l'électrode 22. ICG011106 FR Depot Texte.docx 3059467 11 La figure 4 est une vue en coupe transversale schématique d'un exemple de transistor à hétérojonction 1 selon un troisième mode de réalisation de l'invention. Ce transistor 1 est ici du type à haute mobilité électronique. Ce transistor 1 est ici du type normalement ouvert. Le transistor 1 du troisième mode 5 de réalisation a une structure sensiblement identique à celle du transistor 1 du deuxième mode de réalisation. Le transistor 1 du troisième mode de réalisation se distingue de celui du deuxième mode de réalisation comme suit : Le transistor 1 présente ici des éléments 16 en matériau semi-conducteur et ayant le même type de dopage que la couche de séparation 12. Les éléments 10 16 sont par exemple réalisés dans le même matériau que la couche de séparation 12. Les éléments 16 relient la couche 14 à la couche de séparation 12. Les éléments 16 traversent ainsi la couche 13. Un élément 16 est positionné à l'aplomb de l'électrode de conduction 211 et connecté au potentiel de l'électrode de conduction 211, un autre élément 16 étant positionné à l'aplomb de l'électrode 15 de conduction 212 et connecté au potentiel de l'électrode de conduction 212. Dans ce mode de réalisation, on peut ainsi polariser la couche de séparation 12 au potentiel des électrodes de conduction 211 et 212. Dans cette variante, on peut avantageusement accroître la distance entre les grilles 231, 232 et l'élément conducteur 24, pour tenir compte de la polarisation 20 de la couche 12. La figure 5 est une vue en coupe transversale schématique d'un exemple de transistor à hétérojonction 1 selon un quatrième mode de réalisation de l'invention. Ce transistor 1 est ici du type à haute mobilité électronique. Ce 25 transistor 1 est ici du type normalement ouvert. Le transistor 1 du quatrième mode de réalisation a une structure sensiblement identique à celle du transistor 1 du deuxième mode de réalisation. Le transistor 1 du troisième mode de réalisation se distingue de celui du deuxième mode de réalisation comme suit : la couche de séparation 12 est ici formée en un matériau diélectrique. Les courants de fuite 30 vers le substrat à l'état ouvert du transistor sont ainsi sensiblement réduits. Les figures 6 à 12 illustrent différentes étapes d'un exemple de procédé de fabrication pour un transistor 1 selon le quatrième mode de réalisation. À la figure 6, on fournit un substrat 10 surmonté d'un empilement de 35 couches de matériau semi-conducteur 11, 12, 13 et 14. Les couches 11 à 14 sont typiquement réalisées de façon connue en soi, par exemple par des étapes de croissance par épitaxie (de type MOCVD pour dépôt chimique en phase vapeur à partir de composés organométalliques) des différentes couches. Les dépôts par croissance par épitaxie peuvent être réalisés sans retirer le substrat 10 du 40 réacteur d'épitaxie. ICG011106 FR Depot Texte.docx 3059467 12 La couche 11 est ici une couche de GaN de type non intentionnellement dopé, la couche 12 et une couche de GaN à dopage de type P, la couche 13 est une couche de GaN de type non intentionnellement dopé, et la couche 14 est une couche de AIGaN. Les couches 11 à 14 peuvent présenter les épaisseurs et 5 concentrations en dopant décrites en référence au quatrième mode de réalisation. De par la superposition des couches 13 et 14, on obtient de façon connue en soi une couche de gaz d'électrons 15 à proximité de leur interface. À la figure 7, on a procédé à une étape de gravure (typiquement au moyen d'étapes préalables de masquage et de photolithographie non détaillées) d'une 10 gorge 240 à travers les couches 12, 13 et 14 (et donc la couche de gaz d'électrons 15). La gravure est ici poursuivie pour prolonger la gorge 240 dans la couche 11. La gravure est notamment poursuivie pour garantir que la gorge 240 traverse bien la couche 12. Une telle gravure peut être réalisée sans couche d'arrêt, en identifiant un changement d'espèce gravée durant le processus. 15 À la figure 8, on a procédé à une métallisation de l'électrode de conduction 211 (et de l'électrode dédoublée de conduction 212) par un dépôt de métal sur la couche 14, puis sa mise en forme. On a également procédé à la métallisation de l'élément conducteur 24, par dépôt de la couche de métal 241 sur les parois latérales et le fond de la gorge 240 notamment, puis sa mise en forme. La couche 20 de métal 241 formée sur les parois latérales de la gorge 240 assure alors une conduction électrique entre la couche de gaz d'électrons 15 et la couche 11. Avantageusement, on a procédé à un même dépôt de métal pour les électrodes de conduction 211, 212 et pour l'élément conducteur 24, puis procédé à une même étape de mise en forme. Le procédé de fabrication d'un transistor selon 25 l'invention est alors sensiblement simplifié. La métallisation de l'électrode de conduction 211 (et/ou de l'électrode 212 et de la couche de métal 241) peut comprendre le dépôt de métaux tels que le Ti, l'AI, AICu ou le Ta. La métallisation peut comprendre le dépôt de plusieurs couches de métal, par exemple une superposition de couches de plusieurs métaux. La métallisation 30 peut par exemple comprendre le dépôt d'une superposition de couches de Ti et d'AI, de Ti et d'AICu, ou une superposition de couches de Ta et d'Al. On peut par exemple prévoir de déposer : -une couche de 200 nm de AICu sur une couche de Ti présentant une épaisseur comprise entre 10 et 40 nanomètres ; ou 35 -une couche de 20 nm de Ta, sur une couche de 200 nm d'AI, sur une couche de 10 nm de Ta. À la figure 9, on a procédé à une étape de recuit, afin de réaliser un contact ohmique entre les électrodes de conduction 211 et 212, et la couche de gaz d'électrons 15, à travers la couche 14. De façon générale, le recuit sera réalisé à 40 une température comprise entre 500° et 600°C, pendant une durée comprise ICG011106 FR Depot Texte.docx 3059467 13 entre une dizaine de secondes et deux minutes. Le recuit sera avantageusement réalisé à des températures inférieures à 650° C, pair éviter de risquer une diffusion en profondeur du Ti ou du Ta dans l'empilement de couches semi conductrices, ce qui pourrait affecter la tenue en tension verticale du transistor 1 5 sous les électrodes 211 et 212. Par exemple, pour une superposition de couches de Ti et d'AI, un recuit à 600°C sous azote pendant une quinzaine de secondes induit la formation de TiN dans la couche 14, jusqu'à former une connexion avec la couche de gaz d'électrons 15. 10 À la figure 10, on a procédé à une étape de formation (typiquement au moyen d'une gravure précédée d'étapes de masquage et de photolithographie non détaillées) de gorges 230, de part et d'autre et à distance de l'élément conducteur 24. Les gorges 230 sont ici formées à travers la couche 14 jusqu'à atteindre la couche 13 et ainsi interrompre la couche de gaz d'électrons 15. De 15 part et d'autre de l'élément conducteur 24, la couche de gaz d'électrons 15 est ici séparée en une partie 151 en contact électrique avec une électrode de conduction 211 ou 212, et une partie 152 en contact électrique avec l'élément conducteur 24. À la figure 11, on a procédé à la formation d'une couche de diélectrique 234 notamment sur les parois et sur le fond des gorges 230. La couche de 20 diélectrique 234 est par exemple déposée par un procédé de type ALD (dépôt en couche atomique), favorisant sa qualité cristalline. Le diélectrique 234 peut être tout type de diélectrique utilisé comme isolant de grille de commande. La couche de diélectrique 234 peut par exemple présenter une épaisseur comprise entre 10 et 50 nanomètres. La couche de diélectrique 234 déposée est ensuite mise en 25 forme de façon appropriée pour découvrir les électrodes 211, 212, et l'élément conducteur 24. Une partie des gorges 230 est conservée au-dessus du fond de la couche de diélectrique 234. À la figure 12, on a procédé au dépôt et à la mise en forme d'une couche de métal de grille 233 sur les couches de diélectrique 234, et notamment dans les 30 gorges 230. La couche de métal de grille 233 est par exemple formée par dépôt de tungstène. Le choix du travail de sortie du métal de grille 233 permet de façon connue en soi d'ajuster la tension de seuil du transistor 1. Les grilles de commande 231 et 232 sont obtenues à l'issue de la mise en forme, typiquement par photolithographie et gravure. 35 La figure 13 est une vue en coupe transversale schématique d'un exemple de transistor à hétérojonction 1 selon un cinquième mode de réalisation de l'invention. Ce transistor 1 est ici du type à haute mobilité électronique. Ce transistor 1 est ici du type normalement fermé. ICG011106 FR Depot Texte.docx 3059467 14 Le transistor 1 du cinquième mode de réalisation reprend le substrat 10 et l'empilement de couches 11 à 14 avec les mêmes épaisseurs et compositions que décrits pour le deuxième mode de réalisation. Les électrodes de conduction 211, 212, l'élément conducteur 24 et le drain 22 sont identiques à ceux du 5 deuxième mode de réalisation. Les grilles de commande 231 et 232 diffèrent de celles du deuxième mode de réalisation en ce que les isolants de grille 234 sont formés sur la couche 14. La couche de gaz d'électrons 15 reste ainsi discontinue entre l'électrode de conduction 211 et l'élément conducteur 24 d'une part, et entre l'électrode de conduction 212 et l'élément conducteur 24 d'autre part. 10 La figure 14 est une vue en coupe transversale schématique d'un exemple de transistor à hétérojonction 1 selon un sixième mode de réalisation de l'invention. Ce transistor 1 est ici du type à gaz de trous. Ce transistor 1 est ici du type normalement ouvert. Le transistor 1 du sixième mode de réalisation a une 15 structure sensiblement identique à celle du transistor 1 du deuxième mode de réalisation. Le transistor 1 du sixième mode de réalisation se distingue de celui du deuxième mode de réalisation comme suit : la couche de séparation 12 est ici une couche de matériau semi-conducteur à dopage de type N. 20 La figure 15 est une vue en coupe transversale schématique d'un exemple de transistor à hétérojonction 1 selon un septième mode de réalisation de l'invention. Ce transistor 1 est ici du type à haute mobilité électronique. Ce transistor 1 est ici du type normalement ouvert. Le transistor 1 du septième mode de réalisation a une structure 25 sensiblement identique à celle du transistor 1 du deuxième mode de réalisation. Le transistor 1 du troisième mode de réalisation se distingue de celui du deuxième mode de réalisation comme suit : -le transistor 1 est dépourvu de substrat 10; -le drain 22 est logé dans un renfoncement 111 ménagé dans l'épaisseur 30 de la couche 11 ou réalisé sur la totalité de la face arrière de la couche 11. Un tel mode de réalisation est par exemple obtenu par un procédé de séparation du substrat, ce qui permet par exemple d'utiliser des substrats plus coûteux pour assurer la tenue mécanique du transistor 1 durant les étapes de son procédé de fabrication, et de réutiliser ce substrat pour la fabrication de transistors 35 ultérieurs. La figure 16 est une vue en coupe transversale schématique d'un exemple de transistor à hétérojonction 1 selon un huitième mode de réalisation de l'invention. Ce transistor 1 est ici du type à haute mobilité électronique. Le 40 transistor 1 du huitième mode de réalisation reprend le substrat 10 et l'empilement ICG011106 FR Depot Texte.docx 3059467 15 de couches avec les mêmes épaisseurs et compositions que décrits pour les couches 11 à 14 du premier mode de réalisation. Les couches 11 à 13 et le substrat 10 ne sont pas illustrés sur cette vue de dessus. Dans cet exemple, le transistor 1 comporte un élément conducteur 24 en 5 périphérie, entourant une grille de commande 23. La grille de commande 23 entoure une électrode de conduction 21 centrale. L'électrode de conduction 21, la grille de commande 23 et l'élément conducteur 24 sont ménagés sur la couche 14. Le transistor 1 comporte une autre électrode de conduction 22, illustrée en trait discontinu, et positionnée en face arrière au niveau du substrat. L'électrode 10 22 présente une forme annulaire, positionnée à l'aplomb de l'élément conducteur 24. L'électrode de conduction 21, la grille de commande 23 et l'élément conducteur 24 présentent une bordure externe circulaire. L'élément conducteur 24 et la grille de commande 23 présentent une bordure interne circulaire et présentent une forme annulaire. La grille de commande 23 est configurée pour 15 sélectivement isoler et connecter électriquement une partie interne et une partie externe d'une couche de gaz d'électrons. Comme pour les modes de réalisation précédents, l'élément conducteur 24 connecte électriquement une partie de la couche de gaz d'électrons avec la couche 11. Une épaisseur de la couche 11 est interposée entre l'élément conducteur 24 et l'électrode de conduction 22. 20 Une telle configuration permet d'augmenter la section de passage de courant de l'élément conducteur 24. L'élément conducteur 24 ayant une résistivité supérieure à celle de la couche de gaz d'électrons, il est avantageux d'augmenter sa section de passage pour réduire la résistance à l'état passant du transistor 1. On bénéficie d'une section de passage de courant entre l'élément conducteur 24 25 et l'électrode de conduction 22 également fortement accrue. Le huitième mode de réalisation peut être appliqué à un transistor à haute mobilité électronique, à un transistor à gaz de trous, à un transistor de type normalement ouvert ou de type normalement fermé. ICG011106 FR Depot Texte.docx REVENDICATIONS1. Transistor (1) à effet de champ à hétérojonction, comprenant : -un empilement de première et deuxième couches semi conductrices de type III- N (14,13), configuré pour former une hétérojonction au niveau de leur interface de façon à former une couche de gaz d'électrons ou de trous (15) ; -une première électrode de conduction (21) en contact électrique avec ladite couche de gaz d'électrons ou de trous (15) ; -une couche de séparation (12) positionnée à l'aplomb de la première électrode et sous la deuxième couche semi conductrice (13) ; -une troisième couche semi conductrice (11) disposée sous la couche de séparation (12) ; -une deuxième électrode de conduction (22) en contact électrique avec la troisième couche semi conductrice (11) ; -une grille de commande (23) configurée pour sélectivement isoler et connecter électriquement deux parties de ladite couche de gaz d'électrons ou de trous (15); caractérisé en ce qu'il comporte un élément conducteur (24) en contact électrique avec ladite couche de gaz d'électrons ou de trous (15) et traversant la couche de séparation (12) pour connecter électriquement la troisième couche semi conductrice (11) et ladite couche de gaz d'électrons ou de trous (15), la grille de commande (23) étant positionnée entre ledit élément conducteur (24) et la première électrode de conduction (21). 2. Transistor (1) selon la revendication 1, dans lequel ledit élément conducteur (24) et la première électrode de conduction (21) incluent un même métal. 3. Transistor (1) selon la revendication 1 ou 2, dans lequel ledit élément conducteur (24) pénètre dans la troisième couche semi conductrice (11) sur une profondeur au moins égale à 10 nm. 4. Transistor (1) selon l'une quelconque des revendications précédentes, dans lequel la troisième couche semi conductrice (11) présente le même type de dopage que la deuxième couche semi conductrice (13). 5. Transistor (1) selon la revendication 4, dans lequel la concentration de dopants dans la troisième couche semi conductrice (11) est identique à celle de la deuxième couche semi conductrice (13). ICG011106 FR Depot Texte.docx 3059467 17 6. Transistor (1) selon la revendication 4 ou 5, dans lequel la couche de séparation (12) inclut un matériau semi-conducteur ayant un type de dopage opposé à celui des deuxièmes et troisièmes couches. 5 7. Transistor (1) selon la revendication 6, dans lequel le matériau semi- conducteur de la couche de séparation (12) est du GaN présentant une concentration en dopant comprise entre 1x1017 cm-3 et 3x1017 cm-3. 8. Transistor (1) selon la revendication 6 ou 7, dans lequel la deuxième couche 10 semi conductrice (13) sépare la première couche semi conductrice (14) de la couche de séparation (12). 9. Transistor (1) selon la revendication 6 ou 7, comprenant un élément en matériau semi-conducteur (16) ayant le même type de dopage que le matériau 15 semi-conducteur de la couche de séparation (12), cet élément en matériau semi-conducteur (16) reliant la première couche (14) à la couche de séparation. 10. Transistor (1) selon l'une quelconque des revendications 1 à 5, dans lequel la 20 couche de séparation (12) est formée dans un matériau diélectrique. 11. Transistor (1) selon l'une quelconque des revendications précédentes, dans lequel la deuxième électrode de conduction (22) est positionnée au moins partiellement à l'aplomb de l'élément conducteur (24). 12.Transistor (1) selon l'une quelconque des revendications précédentes, comportant un substrat silicium (10) disposé sous la troisième couche semi conductrice (11), un évidement (101) étant ménagé dans le substrat silicium (10), la deuxième électrode (22) étant logée dans cet évidement. 13. Transistor (1) selon l'une quelconque des revendications précédentes, dans lequel la première couche semi conductrice (14) est en alliage ternaire de GaN, dans lequel la deuxième couche semi conductrice (13) est en alliage de GaN, et dans lequel ladite couche de gaz (15) est une couche de gaz d'électrons. 14. Transistor (1) selon l'une quelconque des revendications précédentes, la troisième couche semi conductrice (11) formant une séparation entre l'élément conducteur (24) et la deuxième électrode de conduction (22) d'une épaisseur au moins égale à 2 um. ICG011106 FR Depot Texte.docx 25 30 35 40 3059467 18 15. Transistor (1) selon l'une quelconque des revendications précédentes, dans lequel ladite grille de commande (23) entoure ladite première électrode de conduction (21), et dans lequel ledit élément conducteur (24) entoure ladite grille de commande (23). 5 16. Procédé de fabrication d'un transistor à effet de champ à hétéro jonction, comprenant les étapes de : -fourniture d'un empilement de première et deuxième couches semi conductrices de type III-N (14,13) formant une hétérojonction au niveau de leur 10 interface de façon à former une couche de gaz d'électrons ou de trous (15), avec une couche de séparation (12) positionnée à l'aplomb de la première électrode et sous la deuxième couche semi conductrice (13), avec une troisième couche semi conductrice (11) disposée sous la couche de séparation (12) , 15 -formation d'une gorge (240) à travers lesdites première et deuxième couches semi conductrices (14,13) et à travers ladite couche de séparation (12) ; -formation d'un élément conducteur (24) en contact électrique avec ladite couche de gaz d'électrons ou de trous (15) et traversant la couche de séparation (12) pour connecter électriquement la troisième couche semi 20 conductrice (11) et ladite couche de gaz d'électrons ou de trous (15) ; -formation d'une première électrode de conduction (21) en contact électrique avec ladite couche de gaz d'électrons ou de trous (15), formation d'une deuxième électrode de conduction (22) en contact électrique avec la troisième couche semi conductrice (11), formation d'une grille de commande (23) 25 configurée pour sélectivement isoler et connecter électriquement deux parties de ladite couche de gaz d'électrons ou de trous (15), de sorte que la grille de commande (23) soit positionnée entre ledit élément conducteur (24) et la première électrode de conduction (21) à l'issue du procédé de fabrication. ICG011106 FR Depot Texte.docx