Brevet FR3053834A1 — publié le 20180112

B14994 - 16-GR1-0020 1 STRUCTURE DE TRANSISTOR Domaine La présente demande concerne le domaine des composants électroniques, et en particulier une structure de transistor. Exposé de l'art antérieur Un transistor MOS à canal N comprend une région de drain et une région de source dopées du type N, séparées par une région de canal recouverte d'une grille isolée. Des électrodes principales sont situées sur les régions de drain et de source. Par ces électrodes principales, on applique une tension positive entre le drain et la source. La circulation d'un courant dans le transistor entre les électrodes principales est alors commandée par une tension de grille, ou tension de commande, appliquée entre la grille et la source. Un avantage du transistor MOS est que le courant de commande qui s'écoule vers la grille est quasi-nul. Lorsque la tension de commande est supérieure à une tension de seuil, le transistor est dans un état passant et un courant circule dans le transistor entre les électrodes principales. Lorsque l'on diminue la tension de commande à partir de l'état passant, le transistor MOS passe à l'état bloqué dès que la tension de commande devient inférieure à la tension de seuil. Tant que la tension de commande s'éloigne de moins de quelques centaines de millivolts de la tension de seuil, un courant de fuite persiste, le transistor étant alors à un état 3053834 B14994 - 16-GR1-0020 2 faiblement bloqué. L'intensité du courant de fuite diminue à mesure que la tension de commande diminue, d'une manière qui dépend de la température. L'évolution du courant de fuite en fonction de la tension de commande est caractérisée par une 5 valeur de basculement sous le seuil (de l'anglais "subthreshold swing") définie par la diminution de la tension de commande qui provoque une division par 10 de l'intensité du courant de fuite. A une température ambiante proche de 20°C, un transistor MOS présente une valeur de basculement sous le seuil supérieure à 10 60 mV/décade. Du fait de cette valeur de basculement sous le seuil élevée, pour que le courant de fuite disparaisse, la tension de commande doit être très inférieure à la tension de seuil, par exemple éloignée de plus de 500 mV de la tension de seuil. Le 15 transistor est alors fortement bloqué et aucun courant significatif ne circule dans le transistor. D'une manière similaire au transistor MOS, un transistor bipolaire comprend deux régions dopées du type N, en contact avec des électrodes principales. Ces régions, d'émetteur 20 et de collecteur, sont séparées par une région de base. On applique une tension positive entre le collecteur et l'émetteur. Le transistor bipolaire est à l'état passant lorsqu'on fait circuler un courant de commande de la région de base vers la région d'émetteur. Pour cela, on applique entre la base et 25 l'émetteur une tension de commande supérieure à une tension de seuil. Le courant de commande correspond à la circulation de trous dans le transistor. La présence de ces trous permet à un courant principal de s'écouler entre les électrodes principales. Le transistor bipolaire a alors un gain défini par le rapport entre le courant principal et le courant de commande. Un avantage du transistor bipolaire est qu'il permet le passage d'un courant principal particulièrement élevé. On diminue la tension de commande pour bloquer le transistor bipolaire. Un courant de fuite similaire à celui du 35 transistor MOS persiste entre les électrodes principales du 3053834 B14994 - 16-GR1-0020 3 transistor bipolaire tant que la tension de commande est proche de la tension de seuil. Tout comme dans le transistor MOS, la tension de commande doit être très inférieure à la tension de seuil pour que le transistor bipolaire soit fortement bloqué et 5 qu'aucun courant significatif ne circule dans le transistor. Il existe un besoin d'un transistor permettant de combiner certains des avantages des transistors MOS et des transistors bipolaires et de pallier tout ou partie de leurs inconvénients. 10 Résumé Ainsi, un mode de réalisation prévoit un transistor comprenant : une région quasi-intrinsèque d'un premier type de conductivité recouverte par une grille isolée et s'étendant entre deux premières régions dopées d'un deuxième type de 15 conductivité, une électrode principale étant disposée sur chacune des premières régions ; et une deuxième région dopée du deuxième type de conductivité en contact avec la région quasi-intrinsèque et à distance des deux premières régions, une électrode de commande étant disposée sur la deuxième région. 20 Selon un mode de réalisation, le transistor est disposé sur l'isolant d'une structure SOI. Selon un mode de réalisation, la région quasi-intrinsèque a la forme d'une bande, la deuxième région dopée comprenant deux parties reliées électriquement entre elles et 25 disposées de part et d'autre d'une portion de la région quasi-intrinsèque. Selon un mode de réalisation, la région quasi-intrinsèque a la forme d'une fourche comprenant une portion de raccordement entre un manche et deux branches, une portion du 30 manche s'étendant entre les deux premières régions, la deuxième région s'étendant entre les deux branches, la deuxième région étant en contact avec les deux branches et avec la portion de raccordement. 3053834 B14994 - 16-GR1-0020 4 Selon un mode de réalisation, l'isolant est disposé sur un substrat semiconducteur du deuxième type de conductivité muni d'un contact de polarisation. Selon un mode de réalisation, l'isolant a une 5 épaisseur inférieure à 30 nm. Selon un mode de réalisation, la deuxième région est séparée des premières régions par une distance inférieure à 500 nm. Selon un mode de réalisation, la région quasi-10 intrinsèque a une épaisseur inférieure à 20 nm. Un mode de réalisation prévoit un circuit électronique comprenant un transistor tel que défini précédemment et un circuit de commande du transistor, dans lequel le premier type de conductivité est le type N et le circuit de commande est 15 adapté à appliquer entre chacune des électrodes principales et la grille une tension supérieure à 0,5 V et entre l'électrode de commande et la grille une tension supérieure à 1 V. Un mode de réalisation prévoit un transistor tel que défini précédemment et un circuit de commande du transistor, 20 dans lequel le premier type de conductivité est le type P et le circuit de commande est adapté à appliquer entre la grille et chacune des électrodes principales une tension supérieure à 0,5 V et entre la grille et l'électrode de commande une tension supérieure à 1 V. 25 Brève description des dessins Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : 30 les figures lA à 1D sont des vues schématiques illustrant un exemple d'un mode de réalisation d'un transistor ; la figure 2 représente l'évolution d'un courant en fonction d'une tension dans un transistor selon le mode de réalisation des figures lA à 1D ; 3053834 B14994 - 16-GR1-0020 5 la figure 3 représente un circuit électronique comprenant un transistor selon le mode de réalisation des figures lA à 1D ; la figure 4 est une vue schématique de dessus 5 illustrant un exemple d'un autre mode de réalisation d'un transistor ; et la figure 5 est une vue schématique de dessus illustrant un exemple d'un autre mode de réalisation d'un transistor. 10 Description détaillée De mêmes éléments ont été désignés par de mêmes références dans les différentes figures et, de plus, les diverses figures ne sont pas tracées à l'échelle. Par souci de clarté, seuls les éléments utiles à la compréhension des modes 15 de réalisation décrits ont été représentés et sont détaillés. Dans la description qui suit, sauf précision contraire, lorsque l'on fait référence à des qualificatifs de position relative, tels que les termes "au-dessus" et "au-dessous", il est fait référence à l'orientation de l'élément 20 concerné dans les vues en coupe. Sauf précision contraire, l'expression "de l'ordre de" signifie à 10 % près, de préférence à 5 % près. Dans la présente description, l'expression "quasi-intrinsèque" désigne un semiconducteur intrinsèque (non dopé) ou 25 un semiconducteur ayant un niveau de dopage inférieur à 1015 atomes/cm3. Un semiconducteur quasi-intrinsèque peut ainsi être légèrement dopé de type N ou de type P. Par ailleurs, on qualifie de "fortement dopé" un semiconducteur dont le niveau de dopage est supérieur à 5*1018 atomes/cm3. 30 Les figures lA à 1D illustrent un mode de réalisation d'un transistor 1. La figure lA est une vue schématique en perspective, dans laquelle le matériau isolant de tranchées d'isolement n'est pas représenté. Les vues 1B à 1D correspondent à des vues en coupe selon des plans respectifs B, C et D représentés en figure lA. 3053834 B14994 - 16-GR1-0020 6 Le transistor 1 est situé sur une portion d'une couche isolante 3 d'une structure de type semiconducteur sur isolant SOI, par exemple du silicium sur isolant. Dans la structure SOI, la couche isolante 3 recouvre un substrat semiconducteur 5 dopé 5 de type P, par exemple du silicium. Le transistor 1 comprend une région 7 en semiconducteur quasi-intrinsèque de type P (Pi) en forme de bande. L'intégralité de la bande 7 quasi-intrinsèque est recouverte par une grille 9 isolée par un isolant 11 situé entre 10 la grille et la bande. Le transistor 1 comprend une structure de conduction 13 en association avec une portion 14 de la bande 7 et une structure de commande 15 en association avec une portion 16 de la bande 7. Une portion 17 de la bande 7, visible en figure 1B, est située entre les portions 14 et 16 et relie entre 15 elles les structures de conduction 13 et de commande 15. La structure de conduction 13, visible en figure 1C, correspond à la structure d'un transistor MOS. La structure de conduction 13 comprend des régions 18 et 19 fortement dopées de type N disposées en vis-à-vis de part et d'autre de la portion 20 14 de la bande 7 et en contact avec les grands côtés de la bande 7. La région 18 correspond à une région de drain et la région 19 à une région de source. Une électrode principale 22 reliée à un noeud 23 d'application d'un potentiel VC est en contact avec la région N+ 18. Une électrode principale 24 reliée à un noeud 25 25 d'application d'un potentiel VE est en contact avec la région N+ 19. La grille 9 est reliée à un noeud 27 d'application d'un potentiel VG. La structure de commande 15, visible en figure 1D, comprend des régions N+ 29 et 31 fortement dopées de type N, 30 séparées (disjointes) des régions N+ 18 et 19, disposées en vis- à-vis de part et d'autre de la portion 16 de la bande 7 et en contact par exemple par des jonctions abruptes avec les grands côtés de la bande 7. Les régions 29 et 31 sont reliées ensemble à un noeud 35 d'application d'un potentiel VB par 35 l'intermédiaire d'électrodes 37. 3053834 B14994 - 16-GR1-0020 7 Chacune des électrodes 22, 24 et 37 associée à une des régions N+ 18, 19, 29 et 31 peut être une portion de couche conductrice recouvrant la région N+ en partie ou en totalité, ou peut être un via conducteur disposé sur la région N+. Une 5 portion semiconductrice épitaxiée dopée de type N+, non représentée, peut recouvrir chacune des régions N+ 18, 19, 29 et 31, et l'électrode associée recouvre alors cette portion épitaxiée. Le substrat 5 est relié par une zone de contact 39 à un noeud d'application d'un potentiel de polarisation VBG. Des 10 tranchées d'isolement 41 délimitent et isolent le transistor 1 et la zone de contact 39. Le transistor 1 est utilisé selon un mode de fonctionnement différent de celui d'un transistor MOS. Dans ce mode de fonctionnement, le transistor MOS correspondant à la 15 structure de conduction 13 est fortement bloqué par une tension de grille éloignée par exemple de plus de 0,5 V de la tension de seuil de ce transistor MOS. Une tension positive VC-VE est appliquée entre les régions de drain 18 et de source 19, et la tension de grille correspond alors à la tension VG-VE entre la 20 grille et la région de source 19. Bien que le transistor MOS soit fortement bloqué, la structure de commande 15 permet de contrôler le passage d'un courant principal entre les électrodes principales de la structure de conduction 13. Pour cela, une tension VB-VG est 25 appliquée entre d'une part les régions N+ 29 et 31 et d'autre part la grille 9. Le courant principal s'écoule lorsque la tension VB-VG est positive et dépasse une tension de seuil d'effet tunnel qui peut être supérieure à 1 V, par exemple de l'ordre de 1,5 V. 30 En effet, dans ce cas, des électrons de valence de la région 7 localisés près de l'une des régions N+ 29 et 31 quittent la région 7 par effet tunnel et deviennent des électrons de conduction dans les régions N+ 29 ou 31. Le départ de ces électrons correspond à l'apparition de trous dans la 35 région 7. On obtient ainsi un courant tunnel qui circule des 3053834 B14994 - 16-GR1-0020 8 régions N+ 29 et 31 vers la région 7. Ce courant tunnel est favorisé par le caractère abrupt des jonctions entre la région 7 et les régions N+ 29 et 31. Du fait du caractère quasi-intrinsèque de la région 7, 5 les trous issus du courant tunnel peuvent se propager sur une distance importante sans disparaître par recombinaison. Ainsi, les trous issus du courant tunnel se propagent dans la portion 14 de la région 7 située dans la structure de conduction 13. La distance entre les portions 14 et 16 de la région 7, ou largeur 10 de la portion 17 (dans le sens de la largeur de grille), peut-être limitée, par exemple à une valeur inférieure à 500 nm. Ceci permet de faciliter la propagation des trous dans la portion 14 de la région 7. En outre, du fait de la forme de bande de la région 7, les trous sont canalisés et peuvent accéder simplement 15 à l'ensemble de la région 7. Là encore, ceci permet de faciliter la propagation des trous dans la portion 14 de la région 7. Dans la structure de conduction 13, la portion quasi-intrinsèque 14 disposée au-dessous de la grille 9 polarisée a un rôle similaire à celui d'une région de base d'un transistor 20 bipolaire. Ce transistor bipolaire comprend la région 19 qui constitue une région d'émetteur et la région 18 qui constitue une région de collecteur. Du fait de la valeur élevée de la tension de seuil d'effet tunnel, la tension VB, supérieure à la tension VE, est suffisante pour que les trous issus du courant 25 tunnel aient un niveau d'énergie leur permettant de pénétrer dans la région d'émetteur 19. Un courant de commande circule alors dans le transistor bipolaire. En conséquence, un courant principal s'écoule dans le transistor bipolaire entre la région de collecteur 18 et la région d'émetteur 19. 30 Une propriété de la structure de commande 13 est que, lorsque la tension de commande VB-VG diminue à partir de la tension de seuil d'effet tunnel, le courant tunnel devient négligeable d'une manière particulièrement rapide. De plus, le rapport entre le courant tunnel et le courant principal 3053834 B14994 - 16-GR1-0020 9 correspond au gain du transistor bipolaire. Le courant tunnel est donc amplifié par le transistor. Ainsi, selon un avantage, le courant principal dans le transistor 1 est particulièrement élevé et diminue de façon 5 particulièrement rapide lorsque la tension de commande VB-VG diminue à partir de la tension de seuil d'effet tunnel. Lorsque la tension de commande VB-VG est inférieure à la tension de seuil d'effet tunnel, la valeur de basculement sous le seuil, définie par la diminution de la tension de commande qui provoque 10 une division par 10 de l'intensité du courant principal, est inférieure à 60 mV/décade. La figure 2 représente des exemples de courbes d'évolution du courant principal 'CE en fonction du potentiel VB dans un transistor du type du transistor 1 des figures lA à 1D. 15 Ces courbes ont été obtenues par simulation numérique. Les courbes 43, 45 et 47 correspondent à des valeurs fixes négatives respectivement égales à -0,9 V, -0,8 V et -0,5 V du potentiel de grille VG. Les potentiels VE et VBG sont nuls et une tension positive de 100 mV est appliquée entre la région de collecteur 20 et la région d'émetteur. Les valeurs fixes du potentiel VG utilisées dans les exemples de la figure 2 garantissent que le transistor MOS est fortement bloqué. Les valeurs de basculement sous le seuil sont d'environ 40 mV. 25 Dans l'exemple des figures lA à 1D, le substrat 5 muni de la zone de contact 39 peut constituer une grille arrière associée au transistor 1. Les valeurs des tensions de seuils de transistor MOS ou de seuil d'effet tunnel peuvent être contrôlées par l'application à cette grille arrière d'une valeur 30 choisie du potentiel VBG. Ce contrôle est facilité lorsque l'épaisseur de la couche isolante 3 est faible, par exemple inférieure à 30 nm. A titre d'exemple, les régions N+ 29 et 31 sont dopées à un niveau supérieur à 1020 atomes/cm3. A titre d'exemple, la 35 région 7 a une épaisseur inférieure à 20 nm, qui correspond à 3053834 B14994 - 16-GR1-0020 10 une structure de type FDSOI. La distance séparant les régions 18 et 19, ou longueur de grille, peut être comprise entre 20 et 40 nm. La largeur de la portion 14 peut être comprise entre 0,5 et 2 pin. La largeur de la portion 16 peut être comprise entre 200 5 et 400 nm. La grille isolée 9 peut s'étendre sur les régions 18 et 19 sur une distance inférieure à 5 nm. On note que, dans le mode de réalisation du transistor 1, les régions 18 et 19 peuvent être disposées symétriquement par rapport à la région quasi-intrinsèque 7. Ainsi, bien que, 10 dans le mode de fonctionnement décrit, la tension VC-VE soit positive, d'autres modes de fonctionnement sont possibles dans lesquels la tension VC-VE est négative, la région 18 correspondant à une région de source ou d'émetteur, et la région 19 correspondant à une région de drain ou de collecteur. 15 Bien que des modes de fonctionnement dans lesquels le transistor MOS de la structure de conduction 13 est à l'état fortement bloqué aient été décrits, d'autres modes de fonctionnement sont possibles dans lesquels le transistor MOS est à l'état passant ou à l'état faiblement bloqué. Le 20 fonctionnement du transistor MOS commandé par la tension de grille VG-VE peut alors être associé au fonctionnement du transistor bipolaire de la structure de conduction 13. Pour cela, on peut appliquer une tension de commande VB-VG permettant d'injecter des trous dans la structure de conduction 13 tout en 25 appliquant une tension VG-VE permettant à elle seule le passage d'un courant principal entre les électrodes principales. La figure 3 représente un circuit électronique 50 comprenant le transistor 1 décrit en relation avec les figures LA à 1D. Le transistor 1 est illustré schématiquement en vue de 30 dessus à une échelle différente. Les éléments du circuit électronique 50 autres que le transistor 1 sont représentés par un sous-circuit 52 (CTRL). Le sous circuit 52 peut comprendre des transistors similaires au transistor 1. Lorsque le circuit 50 fonctionne, le sous-circuit 52 35 applique respectivement des potentiels VB, VG, VE et VC sur les 3053834 B14994 - 16-GR1-0020 11 noeuds respectifs 23, 25, 35 et 37 du transistor 1, ainsi qu'un potentiel VBG sur la zone de contact de grille arrière 39, ces potentiels correspondant aux modes de fonctionnement décrits en relation avec les figures lA à 1D. Le sous circuit 52 joue ainsi 5 le rôle d'un circuit de commande du transistor 1. Bien que le mode de réalisation du transistor 1 décrit en relation avec les figures lA à 1D comprenne deux régions N+ 29 et 31 disposées de part et d'autre de la région quasi-intrinsèque 7, d'autres modes de réalisation sont possibles dans 10 lesquels l'une des régions N+ 29 ou 31 est omise. La figure 4 est une vue de dessus schématique d'un exemple d'un mode de réalisation d'un transistor 60 dans lequel une structure de commande comprend une seule région N+. Une grille isolée 9A recouvre entièrement une région 7A quasi- 15 intrinsèque de type P ayant en vue de dessus une forme rectangulaire. Des régions N+ 18A et 19A, fortement dopées de type N, sont disposées de part et d'autre des grands côtés du rectangle et en contact avec la région 7A. Les régions 18A et 19A sont reliées par les électrodes principales 22 et 24 à des 20 noeuds 23 et 25 d'application de potentiels VC et VE. Une région N+ 29A séparée des régions 18A et 19A est en contact avec un des petits côtés de la région 7A. Bien qu'aucune zone de contact de grille arrière ne soit représentée en figure 4, le transistor 60 peut être associé à une grille arrière. 25 Bien que les modes de réalisation décrits précédemment comprennent une région quasi-intrinsèque de forme particulière, la région quasi-intrinsèque peut avoir toute autre forme comprenant une première portion associée à une structure de transistor MOS et une deuxième portion en contact avec une 30 région fortement dopée de type N, cette forme étant adaptée à la circulation de trous entre la première portion et la deuxième portion. La figure 5 est une vue de dessus schématique d'un exemple d'un mode de réalisation d'un transistor 70. Le 35 transistor 70 comprend une région quasi-intrinsèque 7B 3053834 B14994 - 16-GR1-0020 12 entièrement recouverte d'une grille isolée 9B. La région quasi-intrinsèque 7B a en vue de dessus la forme d'une fourche à deux branches, c'est-à-dire qu'elle comprend un manche qui s'étire en forme de bande selon un axe, la bande se prolongeant, de part et 5 d'autre à une extrémité et orthogonalement à cet axe, par des portions de raccordement à des branches de formes rectangulaires. Les branches s'étirent parallèlement à l'axe en s'éloignant du manche. Le transistor 70 comprend une structure de conduction 13B associée à une partie du manche et comportant 10 deux régions N+ 18B et 19B fortement dopées de type N. Les régions 18B et 19B sont disposées de part et d'autre du manche et séparées des portions de raccordement. Le transistor 70 comprend en outre une structure de commande comportant une région 29B fortement dopée de type N disposée entre les 15 branches, en contact avec celles-ci et avec la portion de raccordement. Les jonctions entre la région 29B et la région 7B sont par exemple abruptes. Le transistor 70 est disposé sur la surface d'une couche isolante 3 recouvrant un support 5. En fonctionnement, les potentiels VC, VE, VB et VG 20 sont appliqués respectivement sur les régions 18B, 19B, 29B et sur la grille 9B, selon les modes de fonctionnement décrits ci-dessus. La configuration de la structure de commande 15B permet, pour une intensité de courant tunnel donnée fournie par 25 la structure de commande, de limiter les capacités d'éléments capacitifs parasites formés d'une part entre la région quasi-intrinsèque 17 et la grille 9 à travers l'isolant 11 et d'autre part entre la région quasi-intrinsèque 17 et le support 5 à travers le couche isolante 3. De ce fait, la structure de 30 commande 15B permet d'obtenir un transistor rapide adapté à fonctionner à des fréquences élevées. Des modes de réalisation particuliers ont été décrits. Diverses variantes et modifications apparaîtront à l'homme de l'art. En particulier, bien que les modes de réalisation décrits 35 comprennent une seule structure de commande, d'autres modes de 3053834 B14994 - 16-GR1-0020 13 réalisation sont possibles dans lesquels une région quasi-intrinsèque comporte une portion centrale et deux portions d'extrémité, la portion centrale étant comprise dans une structure de conduction et chacune des portions d'extrémité 5 étant comprise dans une structure de commande. Les deux structures de commande peuvent alors être disposées symétriquement de part et d'autre de la structure de conduction. Les régions fortement dopées de type N des deux structures de commande peuvent être reliées à un même noeud d'application d'un 10 potentiel VB. Bien que, selon les modes de réalisation décrits, le transistor soit associé à une grille arrière, d'autres modes de réalisation sont possibles dans lesquels le transistor n'est pas associé à une grille arrière. 15 Dans les modes de réalisation décrits, le transistor 1 comprend une structure de conduction correspondant à un transistor MOS. Ce transistor MOS peut aussi comprendre des régions de drain faiblement dopé de type LDD (de l'anglais "lightly doped drain"). 20 Bien que les modes de réalisation décrits comprennent des régions fortement dopées de type N en contact avec une région quasi-intrinsèque de type P disposée sous une grille, les types de conductivités N et P peuvent être échangés. On obtient ainsi un mode de réalisation d'un transistor comprenant : des 25 premières régions fortement dopées de type P disposées de part et d'autre d'une région quasi-intrinsèque de type N et en contact avec celle-ci ; et au moins une deuxième région fortement dopée de type P en contact avec la région quasi-intrinsèque. Les modes de fonctionnement sont similaires aux 30 modes de fonctionnement décrits dans lesquels les tensions appliquées sont remplacées par des tensions de signes opposés. REVENDICATIONS1. Transistor comprenant : une région quasi-intrinsèque (7 ; 7B) d'un premier type de conductivité recouverte par une grille (9) isolée et s'étendant entre deux premières régions (18, 19 ; 18B, 19B) dopées d'un deuxième type de conductivité, une électrode principale (23, 25) étant disposée sur chacune des premières régions ; et une deuxième région (29, 29B) dopée du deuxième type de conductivité en contact avec la région quasi-intrinsèque et à 10 distance des deux premières régions, une électrode de commande (37) étant disposée sur la deuxième région. 2. Transistor selon la revendication 1 disposé sur l'isolant (3) d'une structure SOI. 3. Transistor selon la revendication 1 ou 2, dans 15 lequel la région quasi-intrinsèque (7) a la forme d'une bande, la deuxième région dopée comprenant deux parties (29, 31) reliées électriquement entre elles et disposées de part et d'autre d'une portion (16) de la région quasi-intrinsèque. 4. Transistor selon la revendication 1 ou 2, dans 20 lequel la région quasi-intrinsèque (7B) a la forme d'une fourche comprenant une portion de raccordement entre un manche et deux branches, une portion du manche s'étendant entre les deux premières régions (18B, 19B), la deuxième région (29B) s'étendant entre les deux branches, la deuxième région étant en 25 contact avec les deux branches et avec la portion de raccordement. 5. Transistor selon l'une quelconque des revendications 1 à 4, dans lequel l'isolant (3) est disposé sur un substrat semiconducteur (5) du deuxième type de conductivité 30 muni d'un contact de polarisation (39). 6. Transistor selon la revendication 5, dans lequel l'isolant (3) a une épaisseur inférieure à 30 nm. 7. Transistor selon l'une quelconque des revendications 1 à 6, dans lequel la deuxième région (29) est 3053834 B14994 - 16-GR1-0020 15 séparée des premières régions (18, 19) par une distance inférieure à 500 nm. 8. Transistor selon l'une quelconque des revendications 1 à 7, dans lequel la région quasi-intrinsèque 5 (7) a une épaisseur inférieure à 20 nm. 9. Circuit électronique (50) comprenant un transistor selon l'une quelconque des revendications 1 à 8 et un circuit de commande (52) du transistor, dans lequel le premier type de conductivité est le type N et le circuit de commande est adapté à appliquer entre chacune des électrodes principales (23, 25) et la grille (9) une tension supérieure à 0,5 V et entre l'électrode de commande (35) et la grille une tension supérieure à 1 V. 10. Circuit électronique comprenant un transistor selon l'une quelconque des revendications 1 à 8 et un circuit de commande (52) du transistor, dans lequel le premier type de conductivité est le type P et le circuit de commande est adapté à appliquer entre la grille (9) et chacune des électrodes principales (23, 25) une tension supérieure à 0,5 V et entre la grille et l'électrode de commande (35) une tension supérieure à 1 V.