Brevet FR3059157A1 — publié le 20180525

PROCÉDÉ DE FABRICATION D'UNE MÉMOIRE RÉSISTIVE DOMAINE TECHNIQUE La présente invention est relative au domaine des mémoires résistives à accès aléatoire RRAM (pour « Resistive Random Access Memories » en anglais). L'invention concerne plus particulièrement un procédé de fabrication d'une mémoire résistive. ÉTAT DE LA TECHNIQUE Les mémoires résistives, en particulier les mémoires résistives à base d'oxyde (OxRAM, pour « Oxyde-based Random Access Memories »), sont des mémoires non-volatiles ayant pour but de remplacer les mémoires de type Flash. En plus d'une forte densité d'intégration, elles présentent une vitesse de fonctionnement élevée, une grande endurance et une bonne compatibilité avec les procédés de fabrication utilisés actuellement dans l'industrie microélectrique, en particulier avec le procédé de fin de ligne (BEOL, pour « Back-End Of Line » en anglais) de la technologie CMOS. Les mémoires résistives OxRAM comprennent une multitude de cellules mémoire, appelées également points mémoire. Chaque cellule de mémoire OxRAM est constituée d'une capacité M-I-M (Métal-Isolant-Métal) comprenant un matériau actif de résistance électrique variable, en général un oxyde de métal de transition, disposé entre deux électrodes métalliques. L'oxyde commute, de manière réversible, entre deux états de résistance, qui correspondent aux valeurs logiques « 0 » et « 1 » utilisées pour coder un bit d'information. Dans certains cas, plus de deux états de résistance peuvent être générés, ce qui permet de stocker plusieurs bits d'informations dans une même cellule mémoire. L'information est écrite dans la cellule mémoire en basculant l'oxyde d'un état fortement résistif « HRS » (« High Resistance State » en anglais), appelé également état « OFF », à un état faiblement résistif « LRS » (« Low Resistance State »), ou état « ON ». À l'inverse, pour effacer l'information de la cellule mémoire, l'oxyde est basculé de l'état « LRS » vers l'état « HRS ». L'opération d'écriture d'une cellule de mémoire 3059157 2 résistive OxRAM est appelé « SET » tandis que l'opération d'effacement est appelé « RESET ». Le changement de résistance de l'oxyde est gouverné par la formation et la rupture 5 d'un filament conducteur de section nanométrique entre les deux électrodes. En l'état actuel des connaissances, ce filament semble être dû à l'accumulation de lacunes d'oxygène (au moins pour la famille des oxydes à base de métaux de transition), qui peut être accompagné d'un mouvement d'ions métalliques. 10 Un inconvénient des mémoires résistives OxRAM est la grande variabilité de la résistance électrique d'une cellule mémoire à l'état « OFF » au cours des cycles d'écriture et d'effacement. Par exemple, la résistance à l'état « OFF » entre plusieurs opérations d'effacement successives peut varier de plus d'un ordre de grandeur. Bien que moins marqué, le phénomène est également observable pour l'état « ON ». Cette 15 variabilité s'observe non seulement au fil des cycles d'endurance sur une même cellule, mais également de cellule à cellule. Ce problème de variabilité de la résistance électrique est aujourd'hui un réel frein à l'industrialisation, car il induit une diminution de la fenêtre de programmation 20 (différence de résistance entre les états « HRS »/« OFF » et « LRS »/« ON ») et par conséquent un risque de perdre l'information stockée dans la cellule mémoire. Ce souci demeure malgré de nombreux efforts réalisés dans les domaines de la fabrication et de la programmation des mémoires résistives OxRAM. 25 La figure 1A représente schématiquement une cellule mémoire OxRAM 10 selon l'art antérieur. Cette cellule 10 comprend une couche d'oxyde métallique 100 disposée entre une première électrode 110 et une deuxième électrode 120. Un filament conducteur 130 continu entre les électrodes 110-120 est formé à travers la couche d'oxyde 100 lors de l'écriture de la cellule mémoire. 30 D'après plusieurs études, une solution pour réduire la variabilité des performances électriques consisterait à réduire les dimensions de la cellule mémoire. En particulier, le document [« Conductive Filament Control in Highly Scalable Unipolar Resistive 3059157 3 Switching Devices for Low-Power and High-density Next Generation Memory », Ryoo Kyung-Chang et al., IEDM 2013] a montré qu'une réduction de la surface de contact entre l'une des électrodes 110-120 et la couche d'oxyde 100 permettait de localiser la formation (et la rupture) du filament conducteur 130 et de réduire les problèmes de 5 dispersion des cellules. La figure 1B montre la cellule mémoire OxRAM 10' proposée par Ryoo et al. dans l'article susmentionné. Un plot électriquement isolant 140 occupe une partie centrale de la couche d'oxyde 100 en contact avec la deuxième électrode 120, ce qui a pour lo effet de limiter la surface de contact entre la deuxième électrode 120 et la couche d'oxyde 100 à une zone 150 située à la périphérie du plot isolant 140. Avec une telle configuration de cellule, il apparaît que le filament conducteur 130 est dirigé vers la zone périphérique 150, et par conséquent confiné à un bord de la cellule. 15 Le procédé de fabrication de cette cellule mémoire 10' est toutefois complexe à mettre en oeuvre. En effet, il fait appel à de nombreuses étapes de lithographie, de dépôts et de planarisation. De façon générale, pour réduire la surface de contact, des techniques de lithographie avancées, telles que la lithographie à faisceau d'électrons (e-beam), sont nécessaires. Or ces techniques sont lourdes et coûteuses à mettre en oeuvre. Par 20 ailleurs, la reprise de contact électrique de la deuxième électrode 120, de faibles dimensions est difficile à obtenir. Les contraintes pour l'industrialisation d'un tel procédé de fabrication sont donc nombreuses. Le brevet US8872268 (Miller et al.) décrit une autre technique pour localiser la 25 formation du filament conducteur dans la couche d'oxyde métallique 100 d'une cellule mémoire OxRAM. Un masque 200 comprenant plusieurs évidements 210 est formé sur la couche d'oxyde 100, afin de délimiter dans la couche d'oxyde des zones protégées et des zones exposées. Puis, la couche d'oxyde métallique 100 recouverte du masque 200 est soumise à une implantation ionique 220. Les ions sont implantés 30 uniquement dans les zones exposées de la couche d'oxyde 100, formant ainsi plusieurs chemins de défauts localisés 230 dans ces mêmes zones. Les défauts peuvent être des atomes métalliques ou d'oxygène en position interstitielle, des atomes métalliques en position substitutionnelle ou des lacunes d'oxygène. Lors du 3059157 4 fonctionnement ultérieur de la cellule mémoire, le filament conducteur emprunte l'un des chemins de défauts localisés formés dans la couche d'oxyde 100. En réalisant ainsi des chemins de conduction préférentiels pour le filament conducteur, 5 les changements de résistance provoqués lors des opérations de SET et de RESET peuvent être obtenus avec des tensions plus faibles. Une telle localisation du filament conducteur a également pour effet d'augmenter le rapport des courants entre l'état « ON » et l'état « OFF ». 10 La formation du masque 200, l'implantation ionique 220 et le retrait du masque 200 avant le dépôt de l'électrode supérieure constituent toutefois des étapes supplémentaires par rapport au procédé classique de fabrication des mémoires OxRAM. Par ailleurs, pour confiner le filament dans une zone restreinte, le masque 200 doit présenter de bonnes caractéristiques de résolution, ce qui nécessite à nouveau 15 de faire appel aux techniques de lithographie avancées. La solution proposée par le brevet US8872268 ne permet donc pas d'améliorer les performances de la cellule à moindre coût. RÉSUMÉ DE L'INVENTION 20 Il existe donc un besoin de prévoir un procédé de fabrication de mémoire résistive simple et économique permettant de confiner la formation du filament conducteur à une portion seulement de la couche en matériau actif de résistance électrique variable, dans le but d'améliorer les performances de la mémoire. 25 Selon l'invention, on tend à satisfaire ce besoin en prévoyant un procédé de fabrication comprenant les étapes suivantes : déposer une couche en un matériau actif de résistance électrique variable sur un substrat contenant une première électrode, dite électrode inférieure ; 30 déposer une couche électriquement conductrice sur la couche de matériau actif ; graver la couche électriquement conductrice de façon à délimiter une deuxième électrode, dite électrode supérieure, en regard de l'électrode inférieure ; 3059157 5 exposer au moins un flanc de l'électrode supérieure à un faisceau d'ions incliné par rapport à la normale au substrat d'un angle compris entre 20° et 65°, de façon à implanter les ions dans une portion de la couche de matériau actif adjacente audit flanc et située sous l'électrode supérieure, les conditions 5 d'implantation des ions étant choisies de façon à créer des défauts dans la structure du matériau actif. L'exposition du (ou des) flanc(s) de l'électrode supérieure à un faisceau d'ions incliné permet de limiter la formation des défauts à une portion de la couche de matériau actif 10 située à proximité immédiate du flanc exposé. En effet, le reste de la couche de matériau actif est protégée par l'électrode supérieure qui, par effet d'ombrage, fait obstacle à l'implantation des ions. Contrairement au procédé de l'art antérieur, le procédé de fabrication selon l'invention 15 ne requiert aucune étape de photolithographie avec des spécifications strictes en termes de dimensions pour délimiter la zone de défauts dans la couche de matériau actif. Par ailleurs, la seule étape additionnelle par rapport au procédé de fabrication classique des mémoires résistives est l'étape d'implantation ionique. Le coût de fabrication d'une mémoire résistive avec le procédé de l'invention est donc plus faible 20 qu'avec les procédés de l'art antérieur. Enfin, l'implantation ionique est une technique largement répandue et parfaitement maîtrisée dans l'industrie microélectrique, notamment pour le dopage des matériaux semi-conducteurs. Elle ne pose donc aucune difficulté pour la mise en oeuvre du procédé de fabrication selon l'invention à l'échelle industrielle. 25 L'angle d'inclinaison par rapport à la normale du faisceau d'ions implantés est, dans ce procédé de fabrication de mémoire résistive, bien supérieure à celui rencontré habituellement dans l'industrie microélectrique. En effet, pour le dopage de couches semi-conductrices, on incline généralement le faisceau d'ions de quelques degrés (en 30 général 7°) pour éviter les effets de canalisation dans les matériaux cristallins. Ici, cet angle ne permettrait pas de définir une zone de défauts suffisamment grande pour la formation du filament. 3059157 6 De préférence, le faisceau d'ions est incliné par rapport à la normale au substrat d'un angle compris entre 40° et 50°. Dans un mode de mise en oeuvre préférentiel du procédé, la couche de matériau actif 5 sert de couche d'arrêt lors de la gravure de la couche électriquement conductrice. Ainsi, seule la couche électriquement conductrice est gravée et l'électrode inférieure est protégée, au moins partiellement, de l'implantation ionique par la couche de matériau actif. 10 Avantageusement, les ions sont implantés avec une énergie telle que la profondeur moyenne de pénétration des ions se situe à l'intérieur de la couche de matériau actif. Avantageusement, le procédé de fabrication comprend en outre une étape de dépôt d'un matériau de protection sur la couche électriquement conductrice avant l'étape de 15 gravure de la couche électriquement conductrice (pour délimiter l'électrode supérieure). Ce matériau protecteur empêche que l'implantation ionique ne dégrade la face supérieure de la deuxième électrode et ne diminue ses performances électriques. 20 Le procédé selon l'invention peut également présenter une ou plusieurs des caractéristiques ci-dessous, considérées individuellement ou selon toutes les combinaisons techniquement possibles : - les ions sont implantés à une dose comprise entre 1013 atomes.cm-2 et 1016 atomes.cm-2 ; 25 - les ions implantés sont des ions métalliques, des ions oxygène, des ions halogène, des ions silicium ou des ions argon ; - la couche électriquement conductrice est gravée de façon à délimiter au moins deux électrodes supérieures et l'angle d'inclinaison a du faisceau d'ions est choisi de telle sorte que : 30 S tan a REVENDICATIONS1. Procédé de fabrication d'une mémoire vive résistive comprenant les étapes suivantes : déposer (S1) une couche en un matériau actif de résistance électrique variable (410) sur un substrat (300) contenant une première électrode (302), dite électrode inférieure ; déposer (S1) une couche électriquement conductrice (420) sur la couche de matériau actif ; graver (S2) la couche électriquement conductrice de façon à délimiter une deuxième électrode (440), dite électrode supérieure, en regard de l'électrode inférieure (302) ; caractérisé en ce qu'il comporte l'étape suivante : exposer (S3) au moins un flanc de l'électrode supérieure (440) à un faisceau d'ions (450) incliné par rapport à la normale au substrat d'un angle (a) compris entre 20° et 65°, de façon à implanter les ions dais une portion (413) la couche de matériau actif (410) adjacente audit flanc et située sous l'électrode supérieure (440), les conditions d'implantation des ions étant choisies de façon à créer des défauts dans la structure du matériau actif. 2. Procédé selon la revendication 1, dans lequel le faisceau d'ions (450) est incliné par rapport à la normale au substrat (300) d'un angle (a) compris entre 40° et 50°. 3. Procédé selon l'une des revendications 1 et 2, dans lequel la couche de matériau actif (410) sert de couche d'arrêt lors de la gravure de la couche électriquement conductrice (420). 4. Procédé selon l'une quelconque des revendications 1 à 3, dans lequel les ions sont implantés avec une énergie telle que la profondeur moyenne de pénétration des ions se situe à l'intérieur de la couche de matériau actif (410). 5. Procédé selon l'une quelconque des revendications 1 à 4, dans lequel les ions sont implantés à une dose comprise entre 1013 atomes.cm-2 et 1016 atomes.cm-2. 3059157 17 6. Procédé selon l'une quelconque des revendications 1 à 5, comprenant une étape (S1) de dépôt d'un matériau de protection (430) sur la couche électriquement conductrice (420) avant l'étape (S2) de gravure de la couche électriquement 5 conductrice. 7. Procédé selon l'une quelconque des revendications 1 à 6, dans lequel les ions implantés sont des ions métalliques, des ions oxygène, des ions halogène, des ions silicium ou des ions argon. 8. Procédé selon l'une quelconque des revendications 1 à 7, dans lequel la couche électriquement conductrice (420) est gravée de façon à délimiter au moins deux électrodes supérieures et dans lequel l'angle d'inclinaison a du faisceau d'ions (450) est choisi de telle sorte que S tan a 9. Procédé selon l'une quelconque des revendications 1 à 8, dans lequel le matériau 20 actif (410) est un oxyde de métal de transition. 10 15