Brevet FR3056857A1 — publié le 20180330

B15188 - DD17142ST 1 CIRCUIT SaMMATEUR Domaine La présente demande concerne un circuit sommateur recevant des signaux d'entrée successifs et fournissant un signal de sortie représentatif de la somme des signaux d'entrée successifs. Exposé de l'art antérieur Pour certaines applications, il est souhaitable de disposer d'un circuit sommateur à grande dynamique. La figure 1 représente un exemple connu de circuit sommateur 10 également appelé intégrateur, sommateur ou circuit intégrateur. Le circuit sommateur 10 comprend un noeud d'entrée IN recevant un signal analogique à sommer. Le circuit 10 comprend deux condensateurs Ca et Cb et un amplificateur opérationnel G. Une armature du condensateur Ca est reliée au noeud IN par un interrupteur swa commandé par un signal binaire pha et est reliée à un noeud r par un interrupteur swb commandé par un signal binaire phb. Le noeud r est maintenu à un potentiel de référence constant. L'autre armature du condensateur Ca est reliée à l'entrée inverseuse (-) de l'amplificateur opérationnel G par un interrupteur swc commandé par le signal phb et est reliée au noeud r par un interrupteur swd commandé par le signal pha. L'entrée non inverseuse (+) de l'amplificateur opérationnel G est reliée 3056857 B15188 - DD17142ST 2 au noeud r. Une armature du condensateur Cb est reliée à l'entrée inverseuse (-) de l'amplificateur opérationnel G et l'autre armature du condensateur Cb est reliée à la sortie OUT de l'amplificateur opérationnel G. Un interrupteur swe commandé par 5 un signal binaire phc est prévu aux bornes du condensateur Cb. Le fonctionnement du circuit sommateur 10 comprend une succession de cycles. Avant le premier cycle, l'interrupteur swe est fermé pour remettre à zéro la tension aux bornes du condensateur Cb. Chaque cycle de fonctionnement du circuit 10 sommateur 10 comprend les étapes successives suivantes : - les interrupteurs swa et swd sont fermés et les interrupteurs swb et swc sont ouverts. Ceci entraîne la charge du condensateur Ca avec la tension V(in)-V(r), notée V(in,r). La charge électrique Q stockée par le condensateur Ca est donc égale 15 au produit Ca.V(in,r) ; - les interrupteurs swa et swd sont ouverts et les interrupteurs swb et swc sont fermés. Le condensateur Ca est monté entre le noeud r et l'entrée inverseuse (-) de l'amplificateur opérationnel G qui se trouve au potentiel V(r) égal à V(+). Le 20 condensateur Ca se décharge alors dans le condensateur Cb qui prend ainsi la charge Q. La tension V(out,r) aux bornes du condensateur Cb augmente donc de la valeur Q/Cb c'est-à-dire de la valeur V(in,r).Ca/Cb. La tension V(out,r) suit donc la relation (1) suivante : 1 Ca x-,k (1) V(out,r) y!( Qi = V, (in,r) Cb - Pour certaines applications, la charge totale QpE qui est égale à la somme des charges élémentaires Qi peut être supérieure à quelques nanocoulombs, c'est-à-dire plusieurs milliers de pF.V. Il faut donc que le circuit sommateur 10 ait une dynamique QpE/Qi supérieure à 106, c'est-à-dire supérieure à 120 dB. En pratique, la dynamique du circuit sommateur 10 est limitée par : - le rapport de capacité Ca/Cb ; et 3056857 B15188 - DD17142ST 3 - l'excursion de tension E du circuit sommateur 10 qui est inférieure à la tension d'alimentation Vdd du circuit sommateur 10. A titre d'exemple, lorsque le circuit sommateur 10 est 5 réalisé par des procédés classiques de fabrication de circuits intégrés, par exemple en mettant en oeuvre une technologie pour laquelle la longueur de grille des transistors à effet de champ à grille isolée ou MOSEET (sigle anglais pour Metal Oxide Semiconductor Field Effect Transistor) est de 130 nm, la capacité 10 minimale qui peut être obtenue peut être de l'ordre de 30 fF, la capacité maximale qui peut être obtenue peut être de l'ordre de 3pF et la tension d'alimentation Vdd peut être de l'ordre 1,2 V. Le rapport Ca/Cb est alors inférieur à 100 et l'excursion de tension E est également inférieure à 1 V. Il est donc impossible 15 d'atteindre une charge de plusieurs milliers de pF.V avec un circuit sommateur ayant la structure représentée sur la figure 1. Résumé Un objet d'un mode de réalisation est de prévoir un circuit sommateur palliant tout ou partie des inconvénients des 20 circuits sommateurs existants. Un autre objet d'un mode de réalisation est que le circuit sommateur ait une dynamique supérieure à 106. Un autre objet d'un mode de réalisation est que le circuit sommateur permette la détermination d'une charge totale, 25 correspondant à la somme de charges élémentaires, qui soit supérieure à plusieurs milliers de pF.V. Un autre objet d'un mode de réalisation est que le circuit sommateur puisse être réalisé par des procédés classiques de fabrication de circuits intégrés. 30 Ainsi, un mode de réalisation prévoit un circuit sommateur comprenant : un condensateur ; un circuit de commutation adapté à connecter le condensateur entre un premier noeud et un deuxième noeud (ref), 35 entre un troisième noeud et le deuxième noeud dans un premier sens 3056857 B15188 - DD17142ST 4 de connexion ou entre le troisième noeud et le deuxième noeud dans un deuxième sens de connexion ; un intégrateur relié au troisième noeud ; un comparateur à hystérésis relié à la sortie de 5 l'intégrateur ; et un compteur relié à la sortie du comparateur à hystérésis. Selon un mode de réalisation, l'intégrateur est adapté à fournir un premier signal et le comparateur à hystérésis est 10 adapté à fournir un deuxième signal à un premier état ou à un deuxième état selon le résultat de la comparaison du premier signal à un premier seuil ou à un deuxième seuil. Selon un mode de réalisation, le compteur est adapté à incrémenter un signal numérique à chaque front montant et à chaque 15 front descendant du deuxième signal. Selon un mode de réalisation, l'intégrateur comprend un amplificateur opérationnel. Selon un mode de réalisation, le circuit de commutation comprend : 20 un premier interrupteur reliant une première armature du condensateur au premier noeud et commandé par un premier signal de commande ; un deuxième interrupteur reliant une deuxième armature du condensateur au deuxième noeud et commandé par le premier 25 signal de commande ; un troisième interrupteur reliant la première armature du condensateur au troisième noeud et commandé par un deuxième signal de commande ; un quatrième interrupteur reliant la deuxième armature 30 du condensateur au deuxième noeud et commandé par le deuxième signal de commande ; un cinquième interrupteur reliant la première armature du condensateur au troisième noeud et commandé par un troisième signal de commande ; et 3056857 B15188 - DD17142ST 5 un sixième interrupteur reliant la deuxième armature du condensateur au deuxième noeud et commandé par le troisième signal de commande. Selon un mode de réalisation, le circuit sommateur 5 comprend en outre un séquenceur adapté à commander les premier, deuxième, troisième, quatrième, cinquième et sixième interrupteurs selon l'une des configurations a), b) et c) suivantes : a) fermeture des premier et deuxième interrupteurs et 10 ouverture des troisième, quatrième, cinquième et sixième interrupteurs ; b) fermeture des troisième et quatrième interrupteurs et ouverture des premier, deuxième, cinquième et sixième interrupteurs ; et 15 c) fermeture des cinquième et sixième interrupteurs et ouverture des premier, deuxième, troisième et quatrième interrupteurs. Selon un mode de réalisation, le séquenceur est adapté à commander les premier, deuxième, troisième, quatrième, cinquième 20 et sixième interrupteurs dans la configuration a) lorsqu'une nouvelle valeur est appliquée entre les premier et deuxième noeuds. Selon un mode de réalisation, le séquenceur est adapté à commander les premier, deuxième, troisième, quatrième, cinquième 25 et sixième interrupteurs de la configuration b) à la configuration c) ou de la configuration c) à la configuration b) lorsque le signal atteint le premier seuil ou le deuxième seuil. Un mode de réalisation prévoit également un circuit de traitement et détermination de somme comprend un circuit de 30 traitement adapté à recevoir un signal analogique bruité et adapté à fournir une succession de valeurs constantes à partir du signal analogique bruité ; et le circuit sommateur tel que défini précédemment adapté à recevoir la succession de valeurs constantes. 3056857 B15188 - DD17142ST 6 Selon un mode de réalisation, le signal analogique est un signal oscillant et les valeurs constantes sont représentatives de l'amplitude crête à crête du signal analogique pour des oscillations successives. 5 Un mode de réalisation prévoit également un système de détection d'un rayonnement électromagnétique comprenant un détecteur du rayonnement électromagnétique et un circuit de traitement et détermination de somme tel que défini précédemment. Selon un mode de réalisation, le système de détection 10 comprend une matrice de détecteurs du rayonnement électromagnétique et, pour chaque détecteur, un circuit de traitement et détermination de somme tel que défini précédemment. Selon un mode de réalisation, la fréquence du rayonnement électromagnétique est comprise entre 100 GHz à 30 THz. 15 Brève description des dessins Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : 20 la figure 1, décrite précédemment, représente un exemple de circuit intégrateur ; la figure 2 est un schéma représentant un système de détection d'une image térahertz ; la figure 3 représente, de façon partielle et 25 schématique, un mode de réalisation d'un circuit de traitement et de détermination de somme ; la figure 4 représente, de façon partielle et schématique, un mode de réalisation d'un circuit extracteur d'amplitude du circuit de traitement et de détermination de somme 30 de la figure 3 ; la figure 5 représente des courbes d'évolution de signaux au cours du fonctionnement du circuit extracteur d'amplitude de la figure 4 ; la figure 6 représente, de façon partielle et 35 schématique, un mode de réalisation d'un circuit sommateur du 3056857 B15188 - DD17142ST 7 circuit de traitement et de détermination de somme de la figure 3 ; la figure 7 est une courbe d'évolution d'un signal fourni par un circuit à hystérésis du circuit sommateur de la 5 figure 6 en fonction du signal reçu par le circuit à hystérésis ; la figure 8 représente un mode de réalisation d'un graphe de fonctionnement du circuit sommateur de la figure 6 ; la figure 9 représente des courbes d'évolution de signaux au cours du fonctionnement du circuit sommateur de la 10 figure 6 ; la figure 10 représente des courbes d'évolution de signaux illustrant le fonctionnement du circuit de traitement et de détermination de somme de la figure 3 ; et la figure 11 représente une courbe d'évolution de la 15 charge électrique déterminée à partir des signaux fournis par le circuit de traitement et détermination de somme de la figure 3 pour d'autres paramètres de fonctionnement. Description détaillée De mêmes éléments ont été désignés par de mêmes 20 références dans les différentes figures et, de plus, les diverses figures ne sont pas tracées à l'échelle. Par souci de clarté, seuls les éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. En particulier, les sources d'un rayonnement térahertz sont des 25 systèmes bien connus de l'homme du métier et ne seront pas décrits en détail par la suite. Sauf précision contraire, l'expression "de l'ordre de" signifie à 10 % près, de préférence à 5 % près. En outre, on appelle "signal binaire" un signal qui alterne entre un premier état constant, par exemple un état bas, 30 noté "0", et un deuxième état constant, par exemple un état haut, noté "1". Les états haut et bas de signaux binaires différents d'un même circuit électronique peuvent être différents. En pratique, les signaux binaires peuvent correspondre à des tensions ou à des courants qui peuvent ne pas être parfaitement constants à l'état haut ou bas. 3056857 B15188 - DD17142ST 8 En outre, dans la présente description, on utilise le terme "connecté" pour désigner une liaison électrique directe, sans composant électronique intermédiaire, par exemple au moyen d'une piste conductrice, et le terme "couplé" ou le terme "relié", 5 pour désigner soit une liaison électrique directe (signifiant alors "connecté") soit une liaison via un ou plusieurs composants intermédiaires (résistance, condensateur, etc.). En outre, dans la présente description, on utilise la même référence pour désigner un composant électronique sur les 10 figures et pour désigner une propriété, la résistance ou la capacité, de ce composant électronique. De plus, on note le potentiel à un noeud N1 par V(N1) et on note la tension entre deux noeuds N2 et N3 par V(N2,N3) ou par V(N2)-V(N3). En outre, dans la présente description, lorsqu'il est 15 décrit qu'un interrupteur est commandé par un signal binaire, on considère à titre d'exemple que l'interrupteur est fermé lorsque le signal binaire est à "1" et que l'interrupteur est ouvert lorsque le signal binaire est à "0". L'interrupteur peut correspondre à un transistor MOS dont la grille est commandée par 20 le signal binaire. Les inventeurs ont mis en évidence que l'utilisation d'un circuit sommateur à grande dynamique pouvait permettre d'augmenter le rapport signal sur bruit d'un imageur térahertz. Un imageur térahertz ou capteur d'image térahertz 25 comprend une matrice de capteurs adaptés chacun à détecter un rayonnement térahertz. Chaque capteur, également appelé pixel, définit la résolution spatiale de l'imageur. Le domaine des fréquences térahertz s'étend de 100 GHz à 30 THz environ, ce qui correspond à des longueurs d'ondes comprises entre 0,01 mm et 30 3 mm. Les rayonnements térahertz ont un fort pouvoir pénétrant. Ils permettent potentiellement de voir à travers de nombreux matériaux non conducteurs tels que la peau, les vêtements, le papier, le bois, le carton, les plastiques, etc. Les ondes térahertz peut être utilisées en imagerie de la même façon que 3056857 B15188 - DD17142ST 9 les rayons infrarouge, en radioastronomie, en radiométrie planétaire et en sondage météo. La figure 2 représente, de façon partielle et schématique, un système 20 de détermination d'une image térahertz 5 d'une scène 22. Le système 20 comprend une source 24 d'un rayonnement térahertz 26 qui se réfléchit sur la scène 22. Le système 20 comprend, en outre, une matrice de détecteurs du rayonnement térahertz 28 réfléchi par la scène 22, un seul détecteur 30 étant représenté en figure 2. De façon générale, le 10 signal reçu par le détecteur 30 est de faible amplitude et nécessite un traitement pour l'extraire du bruit. Il existe de nombreux types différents de procédés de détection d'un rayonnement térahertz. Les procédés de détection directe fournissent un signal qui est représentatif de l'intensité 15 du rayonnement térahertz. Les procédés de détection directe peuvent mettre en oeuvre des détecteurs pneumatiques, notamment des cellules de Golay, des détecteurs pyroélectriques, des diodes Schottky, des bolomètres, des détecteurs térahertz à base de transistors à effet de champ. Les procédés de détection indirecte 20 ou cohérente comprennent la modulation du rayonnement térahertz avec un signal oscillant à une fréquence de référence et le filtrage du signal reçu à la fréquence de référence. En figure 2, on a représenté un générateur 32 d'un signal Smo oscillant à une fréquence basse fmo, qui varie par exemple de 25 1 kHz à 10 MHz, et d'amplitude crête à crête constante, le signal Smo étant transmis à la source 22 et au détecteur 30. Le rayonnement térahertz 26 est modulé en amplitude par le signal Smo. Chaque détecteur 30 reçoit l'onde térahertz réfléchie 28 modulée en amplitude à la fréquence fmo. A titre d'exemple, pour 30 chaque détecteur 30, l'onde térahertz est captée par une antenne ANT adaptée et couplée à un transistor MOS TO qui fournit un signal SO. Chaque détecteur 30 comprend un préamplificateur faible bruit PA recevant le signal SO et fournissant un signal S1 et dont le rôle est d'amplifier le signal SO en y ajoutant le minimum de 35 bruit. Chaque détecteur 30 comprend, en outre, un amplificateur à 3056857 B15188 - DD17142ST 10 gain réglable AGR recevant le signal S1 et fournissant un signal S2 et qui permet d'adapter le niveau du signal S2 en fonction de consignes extérieures. On dispose alors d'un signal S2 optimal rapporté à un bruit dont la densité de puissance est 5 incompressible. Chaque détecteur 30 comprend, en outre, un filtre F très sélectif centré sur la fréquence de modulation fmo recevant le signal S2 et fournissant un signal S3. A titre d'exemple, le filtre F correspond au filtre synchrone décrit dans la demande de brevet WO 2015040316. Le signal S3 est un signal oscillant à la 10 fréquence fmo qui a une amplitude crête à crête qui dépend de la distance entre le détecteur 30 et la scène 22 et du pouvoir réfléchissant de la scène 22. L'amplitude du signal S3 peut être très faible, par exemple de l'ordre de 1 pV, et proche du bruit thermique. Une image, appelée image térahertz, peut être 15 déterminée à partir des signaux S3 fournis par la matrice de détecteurs 30. L'imageur peut fournir des images à une fréquence Ftram. A titre d'exemple, l'imageur peut fournir 10 images par seconde, ce qui correspond à une durée de trame Ttram de 100 ms. Bien que le filtre F permette d'augmenter le rapport 20 signal sur bruit (SNR) du signal S3 par rapport au signal S2, il serait souhaitable d'augmenter davantage le rapport signal sur bruit de l'imageur térahertz. Les inventeurs ont mis en évidence que pour améliorer le rapport signal sur bruit de l'imageur térahertz, on peut 25 utiliser le fait que l'amplitude crête à crête du signal S3 pendant une durée de trame Ttram est sensiblement constante. Pendant chaque durée de trame Ttram, il y a Ttram*fmo oscillations du signal S3, ce qui correspond à 104 périodes du signal S3 lorsque la durée Ttram est égale à 100 ms et la fréquence fmo est égale à 30 100 kHz. On peut donc disposer de K échantillons, K étant égal à égal 104 dans le présent exemple, d'un signal stationnaire (le signal Sm0 utilisé pour la modulation est d'amplitude crête à crête constante) entaché d'un bruit lui-même stationnaire (dont la moyenne est invariable dans le temps). En effectuant la somme 35 des K échantillons, on peut obtenir pour le signal de somme une 3056857 B15188 - DD17142ST 11 augmentation du rapport signal sur bruit égale à la racine carrée de K, c'est-à-dire 100 dans le présent exemple. Toutefois, pour l'imageur térahertz, déterminer le signal de somme revient à déterminer la somme de K échantillons 5 de charge élémentaire Qi où Qi peut varier de 5 fC à 500 fC. La charge totale QpE peut atteindre 5 nC, c'est-à-dire 5000 pF.V. Il faut donc que le circuit intégrateur ait une dynamique (DPEADi égale à 106, c'est-à-dire 120 dB. Un circuit intégrateur ayant la structure représentée en figure 2 ne peut donc pas être utilisé à 10 cette fin. La figure 3 représente un mode de réalisation d'un circuit de traitement et détermination de somme 40 qui est adapté à être utilisé avec le détecteur térahertz 30 décrit précédemment en relation avec la figure 2. Le circuit 40 comprend : 15 - un circuit extracteur d'amplitude 42 recevant un signal oscillant ui et fournissant un signal vi égal à l'amplitude crête à crête du signal bruité ui sur une oscillation du signal ui ; et - un circuit sommateur 44 qui reçoit l'échantillon vi, 20 l'additionne aux précédents et produit un signal de somme US représentatif de la somme de K échantillons reçus pendant une durée d'intégration Tint. Selon un mode de réalisation, la durée d'intégration Tint est égale à la durée de trame Ttram. 25 Lorsque le circuit de traitement et détermination de somme 40 est utilisé avec le système 20 de détermination d'une image térahertz décrit précédemment en relation avec la figure 2, le signal ui correspond au signal S3 fourni par le détecteur 30. Selon un mode de réalisation, au lieu de déterminer 30 directement un signal analogique dont l'amplitude est proportionnelle à la somme à déterminer, le circuit sommateur 44 incrémente un compteur à chaque fois que la somme à déterminer augmente d'une quantité élémentaire déterminée. La somme finale peut alors être obtenue par le produit du compteur et de la 35 quantité élémentaire. Dans ce but, le circuit sommateur 44 fait 3056857 B15188 - DD17142ST 12 alternativement augmenter et diminuer un signal analogique chaque fois que la somme des échantillons de charges en entrée dépasse la quantité élémentaire. Le compteur est alors incrémenté chaque fois que le signal analogique change de sens d'évolution. Tout se 5 passe comme si le signal de somme totale était replié en un signal "replié" dont l'amplitude crête à crête est bornée. L'opération de repliement peut être réalisée par un comparateur à hystérésis. Par repliement de la somme des échantillons de charges, le circuit sommateur permet d'atteindre la dynamique de 5000 V.pF. 10 Le circuit extracteur d'amplitude 42 fournit les échantillons dont on souhaite déterminer la somme. Dans le présent mode de réalisation, les échantillons correspondent à l'amplitude crête à crête d'un signal oscillant. Toutefois, en fonction de la nature du signal reçu par le circuit de traitement et 15 détermination de somme 40, le circuit extracteur d'amplitude 42 peut être remplacé par un autre type de circuit de prétraitement. En particulier, lorsque le signal reçu par le circuit de traitement et détermination de somme 40 correspond directement à une succession de valeurs constantes, le circuit de traitement et 20 détermination de somme 40 peut ne comprendre que le circuit sommateur 44. La figure 4 représente, de façon partielle et schématique, un mode de réalisation du circuit extracteur d'amplitude 42. 25 Le circuit extracteur d'amplitude 42 comprend quatre blocs 50, 52, 54 et 56. Le circuit extracteur d'amplitude 42 est alimenté sous une tension Vdda, par exemple égale à 1,2 V. Le bloc 50 comprend des condensateurs Ct et Cb. Une armature du condensateur Ct est reliée à un noeud I par 30 l'intermédiaire d'un interrupteur SW1 commandé par un signal binaire hmax et reliée à un noeud max par l'intermédiaire d'un interrupteur SW2 commandé par un signal ser. L'autre armature du condensateur Ct est reliée à un noeud Vref par l'intermédiaire d'un interrupteur SW3 commandé par le signal binaire (qui est 35 le signal complémentaire du signal binaire ser). Une armature du 3056857 B15188 - DD17142ST 13 condensateur Cb est reliée au noeud I par l'intermédiaire d'un interrupteur SW4 commandé par un signal binaire hmin et reliée à un noeud min par l'intermédiaire d'un interrupteur SW5 commandé par le signal ser. L'autre armature du condensateur Cb est reliée 5 au noeud R par l'intermédiaire de l'interrupteur SW3. Le noeud I reçoit le signal ui. Le noeud R est maintenu à un potentiel constant. Le signal vi correspond à la tension V(max,min) entre les noeuds max et min. Le bloc 52 reçoit le signal ui et fournit un 10 signal -dui/dt égal à l'inverse de la dérivée temporelle du signal ui. Le bloc 52 comprend par exemple un circuit RC et un amplificateur opérationnel. Le bloc 54 comprend un premier comparateur CMP1 recevant à une première entrée un seuil de comparaison haut hi et recevant 15 à une deuxième entrée le signal -dui/dt et fournissant un signal binaire CP1 à un premier état, par exemple "1", lorsque le signal -dui/dt est inférieur au seuil de comparaison haut hi et à un deuxième état, par exemple "0", lorsque le signal -dui/dt est supérieur au seuil de comparaison haut hi. Le bloc 54 comprend un 20 deuxième comparateur CMP2 recevant à une première entrée le signal -dui/dt et recevant à une deuxième entrée un seuil de comparaison bas lo et fournissant un signal binaire CP2 à un premier état, par exemple "1", lorsque le signal -dui/dt est supérieur au seuil de comparaison bas lo et à un deuxième état, par exemple "0", 25 lorsque le signal -dui/dt est inférieur au seuil de comparaison bas lo. Le bloc 56 est un circuit logique recevant les signaux et CP2 et fournissant les signaux de commande hmax, binaires CP1 hmin et ser. fonctionnement du circuit extracteur d'amplitude 42 succession de cycles pour chaque période Tmo égale à 30 Le comprend une 1/fmo. La figure 5 représente des courbes d'évolution des signaux ui, -dui/dt, hmax, hmin et ser au cours de deux cycles de 3056857 B15188 - DD17142ST 14 fonctionnement du circuit extracteur d'amplitude 42. On appelle tl, t2, t3 et t4 des instants successifs. Le circuit logique 56 est défini de façon que seul l'un des signaux hmax, hmin et ser est à l'état "1" à la fois. Le 5 circuit logique 56 met le signal hmax à "1" pendant une durée déterminée peu après que le signal -dui/dt dépasse le seuil hi de sorte que le front descendant du signal hmax se produise lorsque le signal ui passe par un maximum, ce qui correspond aux instants tl et t3 en figure 5. Le circuit logique 56 met le signal hmin à 10 "1" pendant une durée déterminée peu après que le signal -dui/dt diminue sous le seuil lo de sorte que le front descendant du signal hmin se produise lorsque le signal ui passe par un minimum, ce qui correspond aux instants t2 et t4 en figure 5. Le circuit logique 56 met le signal ser à "1" pendant une durée déterminée 15 entre le dernier front descendant du signal hmin et le prochain front montant du signal hmax. Lorsque le signal hmax est égal à "1" et le signal ser est à "0", les interrupteurs SW1 et SW3 sont fermés et le condensateur Ct est chargé avec la tension V(ui,ref). Lorsque le 20 signal hmax passe de "1" à "0", la valeur maximale V(max) du signal ui est échantillonnée sur le condensateur Ct. Lorsque le signal hmin est égal à "1" et le signal ser est à "0", les interrupteurs SW4 et SW3 sont fermés et le condensateur Cp est chargé avec la tension V(ref,ui). Lorsque le signal hmin passe de 25 "1" à "0", la valeur maximale V(min) du signal ui est échantillonnée sur le condensateur Cp. Lorsque le signal ser est à "1", les condensateurs Ct et Cp sont mis en série et la tension crête à crête V(max,min) est appliquée entre les noeuds max et min et fournie au circuit sommateur 44. 30 Le circuit extracteur d'amplitude 42 réalise de façon avantageuse un double échantillonnage corrélé sur le signal ui, filtrant ainsi les basses fréquences indésirables inférieures à la moitié de la fréquence fmo. En outre, le bruit d'échantillonnage kT/C du circuit 35 extracteur d'amplitude 42 est négligeable sur la durée Ttram. En 3056857 B15188 - DD17142ST 15 effet, pour une capacité d'échantillonnage de lpF, le bruit d'échantillonnage kT/C est égal à 64 pV multiplié par la racine carrée de 2 puisqu'il y a deux échantillons par cycle. Il en résulte un bruit kT/C de 90 pV réduit par les 104 échantillons à 5 0,9 pV à la fin de la trame. La figure 6 représente de façon partielle et schématique un mode de réalisation du circuit sommateur 44. Le circuit sommateur 44 comprend deux blocs 60 et 62. Le circuit sommateur 44 est alimenté par la tension d'alimentation 10 Vdda, par exemple égale à 1,2 V. Le bloc 60 comprend successivement un commutateur de capacité 66, un intégrateur 68, un comparateur à hystérésis 70 et un compteur 72. Le commutateur de capacité 66 comprend un noeud d'entrée 15 ana recevant plusieurs signaux vi successifs dont la somme est à déterminer. Le bloc 60 comprend un condensateur Cl dont une armature est reliée au noeud ana par un interrupteur swll commandé par un signal binaire phl. Cette armature est en outre reliée à un noeud ref par un interrupteur sw22 commandé par un signal 20 binaire ph2a et est reliée à un noeud A par un interrupteur sw23 commandé par un signal binaire ph2b. L'armature du condensateur Cl est reliée au noeud ref par un interrupteur swl2 commandé par le signal phl. Cette armature est également reliée au noeud A par un interrupteur sw2l commandé par le signal ph2a et au noeud ref 25 par un interrupteur sw24 commandé par le signal ph2b. La tension aux bornes du condensateur Cl est appelée VC1 et le courant traversant le condensateur Cl est appelé IC1- L'intégrateur 68 comprend une résistance Rint dont une borne est reliée au noeud A et dont l'autre borne est reliée à 30 l'entrée inverseuse (-) d'un amplificateur opérationnel Gl. L'entrée non inverseuse (+) de l'amplificateur opérationnel Gl est reliée au noeud ref. L'intégrateur 68 comprend, en outre, un condensateur Cint dont une armature est reliée à l'entrée inverseuse (-) de l'amplificateur opérationnel Gl, l'autre 35 armature du condensateur Cint étant reliée à la sortie amp de 3056857 B15188 - DD17142ST 16 l'amplificateur opérationnel Gl. Un interrupteur sw01 commandé par un signal binaire ph0 est prévu aux bornes du condensateur Cint. L'intégrateur 68 peut en outre comprendre un circuit 5 d'annulation d'offset AZ ou auto-zero connecté aux noeuds ref et amp, dont le rôle est d'annuler l'offset de l'amplificateur Gl. Le circuit d'annulation d'offset AZ peut ne pas être présent. Le comparateur à hystérésis 70 comprend un comparateur K1 comprenant une entrée négative (-) reliée à la sortie amp de 10 l'amplificateur G1 et comprenant une entrée positive (+) reliée à un noeud th. Le bloc 60 comprend une résistance R1 dont une borne est reliée au noeud ref et dont l'autre borne est reliée au noeud th. Le bloc 60 comprend une résistance R2 dont une borne est reliée au noeud th et dont l'autre borne est reliée à la sortie 15 comp du comparateur Kl. Le comparateur K1 fournit un signal binaire V(comp) qui peut prendre deux états notés Vdd et 0 par la suite. Le compteur 72 comprend un compteur binaire CNT recevant le signal V(comp), recevant le signal ph0 et fournissant un signal 20 numérique num comprenant N bits, où N est un entier qui peut varier de 1 à 20. Selon un mode de réalisation, N est choisi selon la dynamique DYN requise exprimée en dB selon la relation (2) suivante : N=DYN/(20*log2) (2) 25 où log est le logarithme décimal. A titre de variante, le compteur binaire CNT peut être remplacé par un compteur décimal ou tout autre type de compteur. Le compteur CNT incrémente le signal num d'une unité sur chaque transition montante et chaque transition descendante du signal V(comp). Le 30 signal binaire num peut être transmis à un circuit de traitement, qui peut être externe à l'imageur térahertz. A titre d'exemple, la détermination d'une image térahertz peut être réalisée à partir des signaux binaires num reçus pour tous les détecteurs. 3056857 B15188 - DD17142ST 17 Le bloc 62 comprend un séquenceur recevant un signal ech et le signal V(comp) et fournissant les signaux phl, ph2a et ph2b. Le séquenceur 62 peut fonctionner selon un automate fini. En fonctionnement, la tension V(max)-V(min) fournie par 5 le circuit extracteur d'amplitude 42 est appliquée entre les noeuds ana et ref du circuit sommateur 44. Le noeud min du circuit extracteur d'amplitude 42 est donc connecté au noeud ref, dont le potentiel est fixé par une source de tension, par exemple à Vdda/2. En fonctionnement, le signal ech correspond au signal ser fourni 10 par le circuit extracteur d'amplitude 42. Selon un mode de réalisation, le noeud max du circuit extracteur d'amplitude 42 est relié directement à l'entrée ana du circuit sommateur 44. Il y a alors partage de charges électriques entre le condensateur équivalent Cex vue en sortie du circuit 15 extracteur d'amplitude 42 et le condensateur Cl du circuit sommateur 44, la capacité Cex du condensateur équivalent étant donnée par la relation (3) suivante : Cex=(Ct.Cb)/(Ct+Cb) (3) Dans le cas où Cb est égal à Ct, la capacité Cex est 20 égale à Ct/2. Il peut être avantageux de choisir Cex supérieur à Cl d'au moins un facteur 10 pour ne pas trop atténuer la charge électrique transférée au condensateur Cl. Selon un autre mode de réalisation, le noeud max du circuit extracteur d'amplitude 42 est relié à l'entrée ana du 25 circuit sommateur 44 par l'intermédiaire d'un suiveur de tension à forte impédance d'entrée et faible impédance de sortie. Il n'y a alors pas atténuation de la charge transférée au condensateur Cl. Toutefois, le suiveur consomme un peu de puissance et de surface. 30 La figure 7 est une courbe d'évolution du signal V(comp) fourni par le comparateur à hystérésis 70 en fonction du potentiel V(amp) et illustre le fonctionnement du comparateur à hystérésis 70. Le potentiel V(amp) est référencé à la masse prise égale à 0 V. Lorsque le potentiel V(amp) est à 0 V, le potentiel V(comp) 35 est à Vdd. Le potentiel V(comp) reste égal à Vdd lorsque V(amp) 3056857 B15188 - DD17142ST 18 augmente depuis 0 V jusqu'à ce que V(amp) dépasse un seuil Vthi- Le potentiel V(comp) bascule alors à O. Lorsque le potentiel V(amp) diminue depuis une valeur supérieure à Vthi, le potentiel V(comp) reste à 0 jusqu'à ce que V(amp) diminue en dessous d'un 5 seuil Vtlo- Le potentiel V(comp) bascule alors à Vdd. Les seuils Vthi et Vtlo sont données par les relations (4) suivantes : Vthi = V(ref) + hys/2 (4) Vtlo V(ref) - hys/2 hys = Vdd *R1/(R1+R2) 10 La figure 8 représente un mode de réalisation du graphe de fonctionnement du circuit sommateur 44 comprenant des états E0, El, E2, E3, E4 et E5. La succession d'états est répétée pour chaque trame. Le circuit sommateur 44 débute à l'état EO dans lequel 15 les signaux phl, ph2a et ph2b sont à "0". Le signal ph0 qui peut être fourni par un circuit extérieur à l'imageur térahertz, est à "1" ce qui remet à zéro la charge stockée dans le condensateur d'intégration Cint. Le séquenceur 62 passe par l'état EO une seule fois au début de la trame. L'état EO dure typiquement quelques 20 nanosecondes, cette durée pouvant être fixée par une bascule monostable. Le circuit sommateur 44 passe de l'état EO à l'état El lorsque le signal ech passe de l'état "0" à l'état "1". A l'état El, le signal phl est à "1", les signaux ph2a et ph2b étant à "0". 25 Le condensateur Cl est chargé avec la tension V(ana,ref). La durée de charge peut durer de 10 ns à 50 ns. Le circuit sommateur 44 passe de l'état El à l'état E2 lorsque le signal ech passe de l'état "1" à l'état "0" alors que le signal V(th) est égal à Vthi- A l'état E2, le signal ph2a est 30 à "1", les signaux phl et ph2b étant à "0". Il y a décharge du condensateur Cl et charge du condensateur Cint. Le potentiel V(amp) augmente. Le circuit sommateur 44 repasse de l'état E2 à l'état El lorsque le signal ech passe de l'état "0" à l'état "1". Le circuit sommateur 44 passe de l'état El à l'état E3 35 lorsque le signal ech passe de l'état "1" à l'état "0" alors que 3056857 B15188 - DD17142ST 19 le signal V(th) est à Vtlo- A l'état E3, le signal ph2b est à "1", les signaux phl et ph2a étant à "0". Il y a décharge du condensateur Cl et décharge du condensateur Cint. Le potentiel V(amp) diminue. Le circuit sommateur 44 repasse de l'état E3 à 5 l'état El lorsque le signal ech passe de l'état "0" à l'état "1". Le circuit sommateur 44 passe de l'état E2 à l'état E4 lorsque le signal V(amp) qui augmente atteint Vthi- A l'état E4, le signal V(comp) passe de Vdd à 0. De plus, le signal V(th) passe de Vthi à Vtlo et le signal numérique num est incrémenté de "1". 10 Le circuit sommateur 44 passe de l'état E3 à un état E5 lorsque le signal V(amp) qui diminue atteint Vtlo- A l'état E5, le signal V(comp) passe de 0 à Vdd. De plus, le signal V(th) passe de Vtlo à Vthi et le signal numérique num est incrémenté de "1". Le circuit sommateur 44 passe alors de l'état E5 à l'état E2. 15 Selon un autre mode de réalisation, le circuit sommateur 44 peut passer directement de l'état E2 à l'état E3 lorsque le signal V(amp) qui augmente atteint Vthi et que la décharge du condensateur Cl n'est pas complète. Selon un autre mode de réalisation, le circuit sommateur 20 44 peut passer directement de l'état E3 à l'état E2 lorsque le signal V(amp) qui diminue atteint Vtlo et que la décharge du condensateur Cl n'est pas complète. La résistance Rint a pour but de limiter le courant de décharge du condensateur Cl et est choisie telle que le produit 25 Rint.C1 soit inférieur à la période Tm d'au moins un facteur dix pour assurer la décharge complète du condensateur Cl entre deux échantillons. La figure 9 représente des courbes d'évolution en fonction du temps de la tension VC1, du courant Ici, du potentiel 30 V(amp) et du potentiel V(th). Les instants ta, tb, tc, td et te sont des instants successifs. A 8,85 10-4 s le potentiel V(th) est au seuil bas Vtlo égal à 0,5 V dans cet exemple. Aux instants ta et tb, le signal ech passe à "1" ce qui correspond à l'application d'un nouvelle échantillon vi en entrée 35 du circuit sommateur 44. Le circuit sommateur 44 passe alors 3056857 B15188 - DD17142ST 20 l'état El et ce qui correspond à la charge du condensateur Cl. On observe ainsi une augmentation en valeur absolue de la tension VC1 à chaque instant ta et tb. Le front descendant du signal ech commande le passage du sommateur 44 à l'état E3 puisque le signal 5 V(th) est à Vtlo- On observe donc la décharge du condensateur Cl avec une diminution en valeur absolue de la tension VC1 entre les instants ta et tb, et entre les instants tb et tc. A l'instant tc, le signal V(comp) bascule de l'état bas à l'état haut lorsque le potentiel V(amp) qui diminuait 10 jusqu'alors atteint le seuil bas Vtlo- Ceci correspond au passage de l'état E3 à l'état E5 dans lequel le compteur 72 incrémente le signal binaire num. En outre, le potentiel V(th) bascule alors de Vtlo à Vthi Le circuit sommateur 44 passe alors de l'état E5 à l'état E2 dans lequel la connexion du condensateur Cl est inversée 15 par rapport à celle de l'état E3. Le signe du courant Ici s'inverse, le condensateur continuant sa décharge et le potentiel V(amp) augmente après l'instant tc. Aux instants td et te, le signal ech passe à "1" ce qui correspond à l'application d'un nouvelle échantillon vi en entrée 20 du circuit sommateur 44. Le circuit sommateur 44 passe alors l'état El et donc la charge du condensateur Cl. On observe ainsi une augmentation en valeur absolue de la tension VC1 à chaque instant td et te. Le front descendant du signal ech commande le passage du sommateur 44 à l'état E2 puisque le signal V(th) est à 25 Vthi- On observe donc la décharge du condensateur Cl avec une diminution en valeur absolue de la tension VC1 entre les instants td et te. La figure 10 représente des courbes d'évolution en fonction du temps du signal V(ana), du signal V(amp) et du signal 30 V(th) sur une échelle de temps plus grande que la figure 9. En outre, la figure 10 représente une courbe d'évolution V(Qnum) en fonction du temps qui correspond au produit Cint*hys*num et une courbe d'évolution V(Qwit) en fonction du temps, obtenue par simulation, fournie par le circuit intégrateur ayant la structure 35 représentée en figure 1 en l'absence de contraintes physiques. En 3056857 B15188 - DD17142ST 21 figure 10, l'amplitude crête à crête du signal V(ana) varie rapidement dans le temps pour montrer le bon fonctionnement du circuit sommateur 44. Toutefois, dans le cas d'un imageur térahertz, le signal V(ana) évolue peu sur une trame. 5 Chaque pic du signal V(ana) correspond à la transmission au circuit sommateur 44 d'un nouvel échantillon vi à sommer. La courbe d'évolution du signal V(amp) traduit le repliement par le comparateur à hystérésis du signal de somme à déterminer. Chaque basculement du signal V(th) correspond à une incrémentation du 10 compteur binaire num. La différence entre les deux courbes V(Qnum) et V(Qwit) provient des imperfections du circuit électronique constituant le circuit de traitement et détermination de somme 40 (notamment le temps de commutation non nul de l'amplificateur Gl, du comparateur 15 K1 et des interrupteurs). Dans cet exemple, on obtient la charge calculée Qwit de 25 V.pF par le circuit de traitement et détermination de somme à 40 à l'instant t égal à lms, alors que toutes les tensions de ce circuit ont évolué en valeur absolue entre 0 et Vdda (par exemple 20 égal à 1,2 V). La figure 11 représente une courbe d'évolution de la charge électrique Qnum déterminée à partir du signal num fourni par le circuit de traitement et de détermination de somme 40 de la figure 3 dans le cas où la durée d'intégration Tint est égale 25 à 100 ms, avec des échantillons vi d'amplitude constante égale à 0,6 V, une fréquence de modulation fmod égale à 100 kHz, une tension d' hystérésis hys égale à 0,6 V et des capacités Cl et Cint égales à 1 pF. La valeur théorique attendue de la charge électrique est 30 donc égale au produit Cint.hys.104 soit 6000 V.pF. En figure 11, la courbe Qnum, à l'instant t égal à 100 ms, dépasse la valeur en ordonnée 5700 V.pF, soit 95 % de la valeur théorique. Comme pour l'exemple illustré en figure 10, la différence est due aux imperfections du circuit électronique constituant le circuit de 35 traitement et détermination de somme 40. 3056857 B15188 - DD17142ST 22 Le circuit sommateur 44 selon les modes de réalisation écrits précédemment permet de déterminer la somme où Qi est la charge d'un échantillon et est compris, par exemple, entre 1 fC et 500 fC et K est le nombre d'échantillons à sommer et est un 5 nombre entier supérieur strictement à 1, par exemple compris entre 1 et 10000. La résolution du circuit sommateur 44 correspond à la charge électrique minimale détectable Qmin qui est égale au produit Cint.hys. La charge électrique minimale Qmin est fixée 10 par la capacité d'intégration Cint et l'hystérésis hys. A titre d'exemple, par exemple Qmin est égal à 200 fC avec Cint égale à 1 pF et hys égal à 200 mV. De façon générale, la charge minimale Qmin peut être de l'ordre d'une centaine de femtocoulombs et la charge électrique 15 totale QpE peut être de l'ordre de plusieurs nanocoulombs. La dynamique mesurable est supérieure à 90 dB, de préférence supérieure à 100 dB. Le circuit sommateur 44 présente les avantages suivants : 20 - la dynamique du circuit sommateur 44 est élevée ; - le flux de transmission des échantillons au circuit sommateur 44 peut être sporadique ou régulier ; - l'amplitude des échantillons peut être variable ; - la consommation du circuit de traitement et 25 détermination de somme 40 peut être inférieure à 60 pW. Ceci permet de réaliser le circuit de traitement et détermination de somme 40 de façon intégrée avec le détecteur 30 ; et - le circuit sommateur 44 fournit directement un signal numérique, ce qui permet d'éviter l'utilisation d'un convertisseur 30 analogique/numérique. REVENDICATIONS1. Circuit sommateur (44) comprenant : un condensateur (Cl) ; un circuit de commutation (swll, swl2, sw2l, sw22, sw23, sw24) adapté à connecter le condensateur (Cl) entre un premier noeud (ana) et un deuxième noeud (ref), entre un troisième noeud (A) et le deuxième noeud dans un premier sens de connexion ou entre le troisième noeud (A) et le deuxième noeud dans un deuxième sens de connexion ; un intégrateur (68) relié au troisième noeud ; un comparateur à hystérésis (70) relié à la sortie de l'intégrateur ; et un compteur (72) relié à la sortie du comparateur à hystérésis. 2. Circuit sommateur selon la revendication 1, dans lequel l'intégrateur (68) est adapté à fournir un premier signal (V(amp)) et dans lequel le comparateur à hystérésis (70) est adapté à fournir un deuxième signal (V(comp)) à un premier état ou à un deuxième état selon le résultat de la comparaison du premier signal à un premier seuil (Vthi) ou à un deuxième seuil (Vtlo) 3. Circuit sommateur selon la revendication 2, dans lequel le compteur (72) est adapté à incrémenter un signal numérique (num) à chaque front montant et à chaque front descendant du deuxième signal (V(comp)). 4. Circuit sommateur selon l'une quelconque des revendications 1 à 3, dans lequel l'intégrateur (68) comprend un amplificateur opérationnel (G1). 5. Circuit sommateur selon l'une quelconque des revendications 1 à 4, dans lequel le circuit de commutation 30 comprend : un premier interrupteur (swll) reliant une première armature du condensateur (Cl) au premier noeud (ada) et commandé par un premier signal de commande (phl) ; 3056857 B15188 - DD17142ST 24 un deuxième interrupteur (swl2) reliant une deuxième armature du condensateur (Cl) au deuxième noeud (ref) et commandé par le premier signal de commande (phl) ; un troisième interrupteur (sw2l) reliant la première 5 armature du condensateur (Cl) au troisième noeud (A) et commandé par un deuxième signal de commande (ph2a) ; un quatrième interrupteur (sw22) reliant la deuxième armature du condensateur (Cl) au deuxième noeud (ref) et commandé par le deuxième signal de commande (ph2a) ; 10 un cinquième interrupteur (sw23) reliant la première armature du condensateur (Cl) au troisième noeud (A) et commandé par un troisième signal de commande (ph2b) ; et un sixième interrupteur (sw24) reliant la deuxième armature du condensateur (Cl) au deuxième noeud (ref) et commandé 15 par le troisième signal de commande (ph2b). 6. Circuit sommateur selon la revendication 5, comprenant en outre un séquenceur (62) adapté à commander les premier, deuxième, troisième, quatrième, cinquième et sixième interrupteurs (swll, swl2, sw2l, sw22, sw23, sw24) selon l'une 20 des configurations a), b) et c) suivantes : a) fermeture des premier et deuxième interrupteurs (swll, swl2) et ouverture des troisième, quatrième, cinquième et sixième interrupteurs (sw2l, sw22, sw23, sw24) ; b) fermeture des troisième et quatrième interrupteurs 25 (sw2l, sw22) et ouverture des premier, deuxième, cinquième et sixième interrupteurs (swll, swl2, sw23, sw24) ; et c) fermeture des cinquième et sixième interrupteurs (sw23, sw24) et ouverture des premier, deuxième, troisième et quatrième interrupteurs (swll, swl2, sw2l, sw22). 7. Circuit sommateur selon la revendication 6 dans son rattachement à la revendication 2, dans lequel le séquenceur (62) est adapté à commander les premier, deuxième, troisième, quatrième, cinquième et sixième interrupteurs (swll, swl2, sw2l, sw22, sw23, sw24) dans la configuration a) lorsqu'une nouvelle 3056857 B15188 - DD17142ST 25 valeur (vi) est appliquée entre les premier et deuxième noeuds (ana, ref). 8. Circuit sommateur selon la revendication 7, dans lequel le séquenceur (62) est adapté à commander les premier, 5 deuxième, troisième, quatrième, cinquième et sixième interrupteurs de la configuration b) à la configuration c) ou de la configuration c) à la configuration b) lorsque le signal (V(amp)) atteint le premier seuil (Vthi) ou le deuxième seuil (Vtlo) 10 9. Circuit de traitement et détermination de somme (40) comprenant un circuit de traitement (42) adapté à recevoir un signal analogique bruité (ui) et adapté à fournir une succession de valeurs constantes (vi) à partir du signal analogique bruité ; et 15 le circuit sommateur (44) selon l'une quelconque des revendications 1 à 8 adapté à recevoir la succession de valeurs constantes. 10. Circuit de traitement et détermination de somme selon la revendication 9, dans lequel le signal analogique (ui) 20 est un signal oscillant et dans lequel les valeurs constantes (vi) sont représentatives de l'amplitude crête à crête du signal analogique pour des oscillations successives. 11. Système de détection d'un rayonnement électromagnétique comprenant un détecteur du rayonnement 25 électromagnétique (30) et un circuit de traitement et détermination de somme (40) selon l'une quelconque des revendications 1 à 10. 12. Système de détection selon la revendication 11, comprenant une matrice de détecteurs (30) du rayonnement 30 électromagnétique et, pour chaque détecteur, un circuit de traitement et détermination de somme (40) selon l'une quelconque des revendications 1 à 10. 13. Système de détection selon la revendication 11 ou 12, dans lequel la fréquence du rayonnement électromagnétique est 35 comprise entre 100 GHz à 30 THz.